(57)【要約】【課題】サンプリング波形のＳ／Ｎを改善する。【解決手段】第１の入力端子２５０と第１の出力端子２６０と第１の制御信号Ｆｓ１で切り替わる第１のアナログスイッチ２１０と第１の蓄電器２３０とを含む第１の回路２００と、第１の入力端子２５０と第２の出力端子３６０と第２の制御信号Ｆｓ２で切り替わる第２のアナログスイッチ３１０と第２の蓄電器３３０とを含む第２の回路３００と、第１の出力端子２６０と接続された第３の入力端子４１０と第２の出力端子３６０と接続された第４の入力端子４２０と第３の出力端子４３０とを含み、第３の制御信号ＳＷにより切り替わるスイッチ回路４００と、第１の制御信号Ｆｓ１と第２の制御信号Ｆｓ２と第３の制御信号ＳＷとを出力する制御回路１００と、を含むサブサンプリングミキサ回路１。【選択図】図１
2010093467.tif 000002
【特許請求の範囲】
【請求項１】
第１の入力端子と第１の出力端子との間に接続され第１の制御信号が出力されている期間に導通状態となる第１のアナログスイッチと前記第１の出力端子に接続された第１の蓄電器とを含む第１の回路と、
前記第１の入力端子と第２の出力端子との間に接続され第２の制御信号が出力されている期間に導通状態となる第２のアナログスイッチと前記第２の出力端子に接続された第２の蓄電器とを含む第２の回路と、
前記第１の出力端子と接続された第３の入力端子と前記第２の出力端子と接続された第４の入力端子と第３の出力端子とを含み、第３の制御信号により前記第３の入力端子と前記第３の出力端子とが導通状態である第１の状態または前記第４の入力端子と前記第３の出力端子とが導通状態である第２の状態となるスイッチ回路と、
前記第１の制御信号と前記第２の制御信号と前記第３の制御信号とを出力する制御回路と、
を含み、
前記制御回路は、前記第１の制御信号の位相と前記第２の制御信号の位相とが異なるように出力し、前記第３の制御信号が前記第１の状態である期間に前記第２の制御信号を出力し、前記第３の制御信号が前記第２の状態である期間に前記第１の制御信号を出力する、
ことを特徴とするサブサンプリングミキサ回路。
【請求項２】
請求項１に記載のサブサンプリングミキサ回路において、前記制御回路は、発振器が出力するクロック信号を１／２に分周する分周器を含み、前記制御回路が出力する前記第１の制御信号の位相と前記第２の制御信号の位相とは１８０度異なることを特徴とするサブサンプリングミキサ回路。
【請求項３】
請求項１または２に記載のサブサンプリングミキサ回路を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力波形をサンプリングして出力するサブサンプリングミキサ回路及び電子機器に関する。
【背景技術】
【０００２】
例えば、特許文献１及び図３（Ａ）に示すような従来のサブサンプリングミキサ回路１０００では、サンプリングクロックＦＳがＨレベルの期間にアナログスイッチ１０１０がＯＮとなり、図３（Ｂ）に示すように、出力端子１０６０からはコンデンサ１０３０によって訛った無意味な波形ＲＦｏｕｔが出力される。一方、サンプリングクロックＦＳがＬレベルの期間にアナログスイッチ１０１０はＯＦＦとなり、直前にコンデンサ１０３０に保持された電圧が出力端子１０６０から出力される。
【０００３】
【特許文献１】米国特許第６６８７４９３号明細書（ＦＩＧ．１１２）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、実際に出力に必要な電圧は、アナログスイッチ１０１０がＯＦＦした時のコンデンサ１０３０に保持された電圧値のみであるが、従来のサブサンプリングミキサ回路１０００では、必要な電圧波形が不要な波形で分断されてしまい、出力のＳ／Ｎや周波数スペクトルが劣化するという課題がある。
【課題を解決するための手段】
【０００５】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【０００６】
［適用例１］
第１の入力端子と第１の出力端子との間に接続され第１の制御信号が出力されている期間に導通状態となる第１のアナログスイッチと前記第１の出力端子に接続された第１の蓄電器とを含む第１の回路と、前記第１の入力端子と第２の出力端子との間に接続され第２の制御信号が出力されている期間に導通状態となる第２のアナログスイッチと前記第２の出力端子に接続された第２の蓄電器とを含む第２の回路と、前記第１の出力端子と接続された第３の入力端子と前記第２の出力端子と接続された第４の入力端子と第３の出力端子とを含み、第３の制御信号により前記第３の入力端子と前記第３の出力端子とが導通状態である第１の状態または前記第４の入力端子と前記第３の出力端子とが導通状態である第２の状態となるスイッチ回路と、前記第１の制御信号と前記第２の制御信号と前記第３の制御信号とを出力する制御回路と、を含み、前記制御回路は、前記第１の制御信号の位相と前記第２の制御信号の位相とが異なるように出力し、前記第３の制御信号が前記第１の状態である期間に前記第２の制御信号を出力し、前記第３の制御信号が前記第２の状態である期間に前記第１の制御信号を出力する、ことを特徴とするサブサンプリングミキサ回路。
【０００７】
この構成によれば、第１の入力端子に入力される信号を第１の状態の期間に第２の回路によりサンプリングし、第１の回路の第１の蓄電器に保持された電圧が第３の出力端子から出力され、第１の入力端子に入力される信号を第２の状態の期間に第１の回路によりサンプリングし、第２の回路の第２の蓄電器に保持された電圧が第３の出力端子から出力されるので、入力された信号にサンプリング中の不要な波形が出力されることがなくなり、出力のＳ／Ｎや周波数スペクトルの劣化を防ぐことができる。
【０００８】
［適用例２］
上記に記載のサブサンプリングミキサ回路において、前記制御回路は、発振器が出力するクロック信号を１／２に分周する分周器を含み、前記制御回路が出力する前記第１の制御信号の位相と前記第２の制御信号の位相とは１８０度異なることを特徴とするサブサンプリングミキサ回路。
【０００９】
この構成によれば、第１の入力端子に入力される信号を第１の状態の期間に第２の回路によりサンプリングし、第１の回路の第１の蓄電器に保持された電圧が第３の出力端子から出力され、第１の入力端子に入力される信号を第２の状態の期間に第１の回路によりサンプリングし、第２の回路の第２の蓄電器に保持された電圧が第３の出力端子から出力されるので、入力された信号にサンプリング中の不要な波形が出力されることがなくなり、出力のＳ／Ｎや周波数スペクトルの劣化を防ぐことができる。
【００１０】
［適用例３］
上記に記載のサブサンプリングミキサ回路を備えたことを特徴とする電子機器。
【００１１】
この構成によれば、第１の入力端子に入力される信号を第１の状態の期間に第２の回路によりサンプリングし、第１の回路の第１の蓄電器に保持された電圧が第３の出力端子から出力され、第１の入力端子に入力される信号を第２の状態の期間に第１の回路によりサンプリングし、第２の回路の第２の蓄電器に保持された電圧が第３の出力端子から出力されるので、入力された信号にサンプリング中の不要な波形が出力されることがなくなり、出力のＳ／Ｎや周波数スペクトルの劣化を防ぐことができる電子機器を提供できる。
【発明を実施するための最良の形態】
【００１２】
以下、サブサンプリングミキサ回路の実施形態について図面に従って説明する。
【００１３】
（第１実施形態）
＜サブサンプリングミキサ回路の構成＞
先ず、第１実施形態に係るサブサンプリングミキサ回路の構成について、図１を参照して説明する。図１は、第１実施形態に係るサブサンプリングミキサ回路の構成を示す回路図である。
【００１４】
図１に示すように、サブサンプリングミキサ回路１は、制御回路１００と、第１の回路２００と、第２の回路３００と、スイッチ回路４００と、から構成されている。
【００１５】
制御回路１００は、発振器１１０と、１／２分周器を構成するフリップフロップ１２０，１３０及びインバータ１４０と、遅延素子１５０，１７０と、ＡＮＤ１６０，１８０と、から構成されている。発振器１１０が出力するクロック信号ＣＬＫは、フリップフロップ１２０のＣ端子と、インバータ１４０を介してフリップフロップ１３０のＣ端子に入力される。フリップフロップ１２０のＤ端子には、外部から信号Ｄが入力される。フリップフロップ１２０のＱ端子は、フリップフロップ１３０のＤ端子と接続されている。フリップフロップ１２０のＸＱ端子からは、第３の制御信号ＳＷが出力される。フリップフロップ１３０のＱ端子から出力される信号Ｑは、ＡＮＤ１６０の一方の入力端子と遅延素子１７０を介してＡＮＤ１８０の一方の入力端子に出力される。フリップフロップ１３０のＸＱ端子から出力される信号ＸＱは、遅延素子１５０を介してＡＮＤ１６０の他方の入力端子とＡＮＤ１８０の他方の入力端子に出力される。
【００１６】
ＡＮＤ１６０は、Ｑ信号と遅延素子１５０の出力信号ｄＸＱとを乗算した第１の制御信号Ｆｓ１を出力する。ＡＮＤ１８０は、ＸＱ信号と遅延素子１７０の出力信号ｄＱとを乗算した第２の制御信号Ｆｓ２を出力する。
【００１７】
第１の回路２００は、第１の入力端子２５０と第１の出力端子２６０との間に接続された第１のアナログスイッチであるトランスミッションゲート２１０と、第１の出力端子２６０に接続された第１の蓄電器であるコンデンサ２３０と、インバータ２４０と、から構成されている。トランスミッションゲート２１０の正極端子には第１の制御信号Ｆｓ１が入力され、負極端子にはインバータ２４０を介して第１の制御信号Ｆｓ１の反転信号が入力されている。トランスミッションゲート２１０は、第１の制御信号Ｆｓ１が出力されている期間、つまり第１の制御信号Ｆｓ１がＨレベルの期間に導通状態となり、第１の制御信号Ｆｓ１がＬレベルの期間に非導通状態となる。コンデンサ２３０は、トランスミッションゲート２１０が導通状態の期間に第１の入力端子２５０から入力される入力信号ＲＦｉｎの電圧を蓄電する。
【００１８】
第２の回路３００は、第１の入力端子２５０と第２の出力端子３６０との間に接続された第２のアナログスイッチであるトランスミッションゲート３１０と、第２の出力端子３６０に接続された第２の蓄電器であるコンデンサ３３０と、インバータ３４０と、から構成されている。トランスミッションゲート３１０の正極端子には第２の制御信号Ｆｓ２が入力され、負極端子にはインバータ３４０を介して第２の制御信号Ｆｓ２の反転信号が入力されている。トランスミッションゲート３１０は、第２の制御信号Ｆｓ２が出力されている期間、つまり第２の制御信号Ｆｓ２がＨレベルの期間に導通状態となり、第２の制御信号Ｆｓ２がＬレベルの期間に非導通状態となる。コンデンサ３３０は、トランスミッションゲート３１０が導通状態の期間に第１の入力端子２５０から入力される入力信号ＲＦｉｎの電圧を蓄電する。
【００１９】
スイッチ回路４００は、第３の入力端子４１０と第４の入力端子４２０と第３の出力端子４３０とを含み、第３の入力端子４１０は第１の出力端子２６０と接続され、第４の入力端子４２０は第２の出力端子３６０と接続されている。スイッチ回路４００は、第３の制御信号ＳＷがＨレベルの期間に第３の入力端子４１０と第３の出力端子４３０とが導通状態である第１の状態となり、第３の制御信号ＳＷがＬレベルの期間に第４の入力端子４２０と第３の出力端子４３０とが導通状態である第２の状態となる。
【００２０】
＜サブサンプリングミキサ回路の動作＞
次に、サブサンプリングミキサ回路の動作について図２を参照して説明する。図２は、サブサンプリングミキサ回路の動作を示すタイミング図である。
【００２１】
図２に示すように、発振器１１０は、時点ｔ０〜ｔ４で１周期となるクロック信号ＣＬＫを出力する。信号Ｄは、クロック信号ＣＬＫがＬレベルの期間である時点ｔ１でＬレベルからＨレベルに遷移し、次の時点ｔ５でＨレベルからＬレベルに遷移し、以降時点ｔ８，ｔ１１，ｔ１４・・・で繰り返されるように入力される。第３の制御信号ＳＷは、時点ｔ３でＨレベルからＬレベルに遷移し、時点ｔ６でＬレベルからＨレベルに遷移し、以降同様に繰り返される。信号Ｑは、時点ｔ０でＨレベルからＬレベルに遷移し、時点ｔ４でＬレベルからＨレベルに遷移し、以降同様に繰り返される。信号ＸＱは、信号Ｑの反転信号である。出力信号ｄＱは、信号Ｑを遅延素子１７０により時点ｔ１−ｔ０の時間遅延させた信号である。出力信号ｄＸＱは、信号ＸＱを遅延素子１５０により時点ｔ１−ｔ０の時間遅延させた信号である。
【００２２】
第１の制御信号Ｆｓ１は、信号Ｑと出力信号ｄＸＱとを乗算させた信号であるので、時点ｔ０〜ｔ４の期間はＬレベルとなり、時点ｔ４〜ｔ５の期間にＨレベルとなり、以降同様に繰り返される。第２の制御信号Ｆｓ２は、信号ＸＱと出力信号ｄＱとを乗算させた信号であるので、時点ｔ０〜ｔ１の期間はＨレベルとなり、時点ｔ１〜ｔ７の期間にＬレベルとなり、以降同様に繰り返される。図２に示すように、第１の制御信号Ｆｓ１の位相と第２の制御信号Ｆｓ２の位相は、１８０度異なるようにＨレベルの期間が現れる。
【００２３】
時点ｔ０〜ｔ３は、第３の制御信号ＳＷがＨレベルなので第１の状態であり、スイッチ回路４００は、第３の入力端子４１０と第３の出力端子４３０が導通状態となり、コンデンサ２３０に蓄電された電圧ｖ１の出力信号ＲＦｏ１が第３の出力端子４３０から出力信号ＲＦｏｕｔとして出力される。一方、時点ｔ０〜ｔ１はトランスミッションゲート３１０が導通状態なので、コンデンサ３３０に入力信号ＲＦｉｎが蓄電される。
【００２４】
時点ｔ３〜ｔ６は、第３の制御信号ＳＷがＬレベルなので第２の状態であり、スイッチ回路４００は、第４の入力端子４２０と第３の出力端子４３０が導通状態となり、コンデンサ３３０に蓄電された電圧ｖ２の出力信号ＲＦｏ２が第３の出力端子４３０から出力信号ＲＦｏｕｔとして出力される。一方、時点ｔ４〜ｔ５はトランスミッションゲート２１０が導通状態なので、コンデンサ２３０に入力信号ＲＦｉｎが蓄電される。
【００２５】
時点ｔ６〜ｔ９は、第３の制御信号ＳＷがＨレベルなので第１の状態であり、スイッチ回路４００は、第３の入力端子４１０と第３の出力端子４３０が導通状態となり、コンデンサ２３０に蓄電された電圧ｖ３の出力信号ＲＦｏ１が第３の出力端子４３０から出力信号ＲＦｏｕｔとして出力される。一方、時点ｔ７〜ｔ８はトランスミッションゲート３１０が導通状態なので、コンデンサ３３０に入力信号ＲＦｉｎが蓄電される。
【００２６】
以降、同様に繰り返され、図２に示すような階段状の出力信号ＲＦｏｕｔが出力される。
【００２７】
以上に述べた本実施形態によれば、以下の効果が得られる。
【００２８】
本実施形態では、第１の入力端子２５０に入力される入力信号ＲＦｉｎを第１の状態の期間に第２の回路３００のコンデンサ３３０にサンプリング（蓄電）し、第１の回路２００のコンデンサ２３０に保持された電圧が第３の出力端子４３０から出力信号ＲＦｏｕｔとして出力され、第１の入力端子２５０に入力される入力信号ＲＦｉｎを第２の状態の期間に第１の回路２００のコンデンサ２３０にサンプリングし、第２の回路３００のコンデンサ３３０に保持された電圧が第３の出力端子４３０から出力信号ＲＦｏｕｔとして出力されるので、入力信号ＲＦｉｎにサンプリング中の不要な波形が出力されることがなくなり、出力のＳ／Ｎや周波数スペクトルの劣化を防ぐことができる。
【００２９】
以上、サブサンプリングミキサ回路の実施形態を説明したが、こうした実施の形態に何ら限定されるものではなく、趣旨を逸脱しない範囲内において様々な形態で実施し得ることができる。以下、変形例を挙げて説明する。
【００３０】
（変形例１）サブサンプリングミキサ回路の変形例１について説明する。前記第１実施形態では、図１に示すような制御回路１００で説明したが、同様の第１の制御信号Ｆｓ１と第２の制御信号Ｆｓ２及び第３の制御信号ＳＷを出力できるのならば、別の回路構成でもかまわない。または、制御回路１００をマイクロコンピュータで実現することも可能である。
【００３１】
（変形例２）サブサンプリングミキサ回路の変形例２について説明する。サブサンプリングミキサ回路１を備えた電子機器として、ＧＰＳ受信機などが挙げられる。また、サブサンプリングミキサ回路１の第１の入力端子２５０の前段に、フリッカ雑音周波数でのゲインが低いバッファアンプ及びインピーダンス変換回路を持たせてもよい。さらに、サブサンプリングミキサ回路１の第３の出力端子４３０の後段に、インピーダンス変換回路と波形合成回路とを持たせてもよい。
【図面の簡単な説明】
【００３２】
【図１】第１実施形態に係るサブサンプリングミキサ回路の構成を示す回路図。
【図２】サブサンプリングミキサ回路の動作を示すタイミング図。
【図３】従来のサブサンプリングミキサ回路の構成を示す回路図及びタイミング図。
【符号の説明】
【００３３】
１…サブサンプリングミキサ回路、１００…制御回路、１１０…発振器、１２０，１３０…フリップフロップ、１４０…インバータ、１５０，１７０…遅延素子、１６０，１８０…ＡＮＤ、２００…第１の回路、２１０…トランスミッションゲート、２３０…コンデンサ、２４０…インバータ、２５０…入力端子、２６０…出力端子、３００…第２の回路、３１０…トランスミッションゲート、３３０…コンデンサ、３４０…インバータ、３６０…出力端子、４００…スイッチ回路、４１０…入力端子、４２０…入力端子、４３０…出力端子。
【図１】
2010093467.tif 000003
【図２】
2010093467.tif 000004
【図３】
2010093467.tif 000005