(57)【要約】【課題】自然で滑らかな動画撮像を可能とする撮像装置及び固体撮像素子の駆動方法を提供する。【解決手段】光電変換部３を含む画素部１００を多数有する撮像装置であって、画素部１００は、光電変換部３で発生した電荷を蓄積するための半導体基板上方に設けられたフローティングゲートＦＧを含む書き込みトランジスタＷＴと、フローティングゲートＦＧに蓄積された電荷を引き抜いて消去するための消去ゲートＥＧとを備え、画素部１００の光電変換部３で発生した電荷をフローティングゲートＦＧに蓄積させ、フローティングゲートＦＧに蓄積させた電荷に応じた信号を読み出すことなく、フローティングゲートＦＧに蓄積させた電荷を消去ゲートＥＧに排出するＥＧ排出駆動を行う制御部４０を備える。【選択図】図５
2010093550.tif 000002
【特許請求の範囲】
【請求項１】
光電変換部を含む画素部を多数有する撮像装置であって、
前記画素部は、前記光電変換部で発生した電荷を蓄積するための半導体基板上方に設けられた電荷蓄積部を含むトランジスタと、前記電荷蓄積部に蓄積された電荷を引き抜いて消去するための電荷消去用電極とを備え、
前記画素部の前記光電変換部で発生した電荷を前記電荷蓄積部に蓄積させ、前記電荷蓄積部に蓄積させた電荷に応じた信号を読み出すことなく、前記電荷蓄積部に蓄積させた電荷を前記電荷消去用電極に排出する電荷排出駆動を行う駆動手段を備える撮像装置。
【請求項２】
請求項１記載の撮像装置であって、
前記駆動手段が、露光期間中に前記光電変換部で発生して前記電荷蓄積部に蓄積された電荷に応じた信号を読み出し、その後に該電荷を前記電荷消去用電極に排出する信号読み出し・電荷消去駆動を行い、
動画撮像モード時、前記駆動手段が、前記電荷排出駆動を行って露光期間を開始した後に前記信号読み出し・電荷消去駆動を行う駆動を、複数の前記画素部からなるグループ毎に異なるタイミングで行う撮像装置。
【請求項３】
請求項２記載の撮像装置であって、
静止画撮像モード時、前記駆動手段が、全ての前記画素部の前記光電変換部で発生した電荷を前記半導体基板に同時に排出して全ての前記画素部で同時に露光を開始し、その後、前記信号読み出し・電荷消去駆動を前記グループ毎に異なるタイミングで行う撮像装置。
【請求項４】
請求項２記載の撮像装置であって、
静止画撮像モード時、前記駆動手段が、全ての前記グループで前記電荷排出駆動を同時に行って全ての前記画素部で同時に露光を開始し、その後、前記信号読み出し・電荷消去駆動を前記グループ毎に異なるタイミングで行う撮像装置。
【請求項５】
請求項１〜４のいずれか１項記載の撮像装置であって、
前記トランジスタが、前記電荷蓄積部に前記電荷を注入して蓄積させるための書き込みトランジスタであり、
前記駆動手段が、露光期間中に前記光電変換部で発生した電荷を、前記露光期間中に前記電荷蓄積部に注入するように前記書き込みトランジスタを駆動する撮像装置。
【請求項６】
請求項１〜４のいずれか１項記載の撮像装置であって、
前記トランジスタが、前記電荷蓄積部に前記電荷を注入して蓄積させるための書き込みトランジスタであり、
前記駆動手段が、露光期間中は前記光電変換部で発生した電荷の前記電荷蓄積部への注入を停止し、前記露光期間の終了後、前記露光期間中に前記光電変換部で発生した電荷を前記電荷蓄積部に注入するように前記書き込みトランジスタを駆動する撮像装置。
【請求項７】
請求項５又は６記載の撮像装置であって、
前記書き込みトランジスタが、ホットエレクトロン注入により前記電荷の注入を行う撮像装置。
【請求項８】
請求項５又は６記載の撮像装置であって、
前記書き込みトランジスタが、トンネルエレクトロン注入により前記電荷の注入を行う撮像装置。
【請求項９】
請求項１〜８のいずれか１項記載の撮像装置であって、
前記光電変換部が、前記半導体基板上方に設けられた光電変換膜である撮像装置。
【請求項１０】
請求項９記載の撮像装置であって、
前記光電変換膜がアモルファスシリコン、ＣＩＧＳ（銅-インジウム-ガリウム-セレン）系材料、又は有機材料で構成されている撮像装置。
【請求項１１】
光電変換部を含む画素部を多数有する固体撮像素子の駆動方法であって、
前記画素部は、前記光電変換部で発生した電荷を蓄積するための半導体基板上方に設けられた電荷蓄積部を含むトランジスタと、前記電荷蓄積部に蓄積された電荷を引き抜いて消去するための電荷消去用電極とを備え、
前記画素部の前記光電変換部で発生した電荷を前記電荷蓄積部に蓄積させ、前記電荷蓄積部に蓄積させた電荷に応じた信号を読み出すことなく、前記電荷蓄積部に蓄積させた電荷を前記電荷消去用電極に排出する電荷排出駆動を行う駆動ステップを備える固体撮像素子の駆動方法。
【請求項１２】
請求項１１記載の固体撮像素子の駆動方法であって、
動画撮像モード時、前記電荷排出駆動を行って露光期間を開始し、前記露光期間中に前記光電変換部で発生して前記電荷蓄積部に蓄積された電荷に応じた信号を読み出し、その後に該電荷を前記電荷消去用電極に排出する信号読み出し・電荷消去駆動を行う駆動を、複数の前記画素部からなるグループ毎に異なるタイミングで行う固体撮像素子の駆動方法。
【請求項１３】
請求項１２記載の固体撮像素子の駆動方法であって、
静止画撮像モード時、全ての前記画素部の前記光電変換部で発生した電荷を前記半導体基板に同時に排出して全ての前記画素部で同時に露光を開始し、その後、前記信号読み出し・電荷消去駆動を前記グループ毎に異なるタイミングで行う固体撮像素子の駆動方法。
【請求項１４】
請求項１２記載の固体撮像素子の駆動方法であって、
静止画撮像モード時、全ての前記グループで前記電荷排出駆動を同時に行って全ての前記画素部で同時に露光を開始し、その後、前記信号読み出し・電荷消去駆動を前記グループ毎に異なるタイミングで行う固体撮像素子の駆動方法。
【請求項１５】
請求項１１〜１４のいずれか１項記載の固体撮像素子の駆動方法であって、
前記トランジスタが、前記電荷蓄積部に前記電荷を注入して蓄積させるための書き込みトランジスタであり、
露光期間中に前記光電変換部で発生した電荷を、前記露光期間中に前記電荷蓄積部に注入するように前記書き込みトランジスタを駆動する固体撮像素子の駆動方法。
【請求項１６】
請求項１１〜１４のいずれか１項記載の固体撮像素子の駆動方法であって、
前記トランジスタが、前記電荷蓄積部に前記電荷を注入して蓄積させるための書き込みトランジスタであり、
露光期間中は前記光電変換部で発生した電荷の前記電荷蓄積部への注入を停止し、前記露光期間の終了後、前記露光期間中に前記光電変換部で発生した電荷を前記電荷蓄積部に注入するように前記書き込みトランジスタを駆動する固体撮像素子の駆動方法。
【請求項１７】
請求項１５又は１６記載の固体撮像素子の駆動方法であって、
ホットエレクトロン注入により前記電荷の注入が行われるように前記書き込みトランジスタを駆動する固体撮像素子の駆動方法。
【請求項１８】
請求項１５又は１６記載の固体撮像素子の駆動方法であって、
トンネルエレクトロン注入により前記電荷の注入が行われるように前記書き込みトランジスタを駆動する固体撮像素子の駆動方法。
【請求項１９】
請求項１１〜１８のいずれか１項記載の固体撮像素子の駆動方法であって、
前記光電変換部が、前記半導体基板上方に設けられた光電変換膜である固体撮像素子の駆動方法。
【請求項２０】
請求項１９記載の固体撮像素子の駆動方法であって、
前記光電変換膜がアモルファスシリコン、ＣＩＧＳ（銅−インジウム−ガリウム−セレン）系材料、又は有機材料で構成されている固体撮像素子の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換部を含む画素部を多数有する撮像装置に関する。
【背景技術】
【０００２】
フォトダイオード（ＰＤ）等の光電変換素子で発生した電荷を、電荷蓄積部として機能するフローティングゲート（ＦＧ）を有するＭＯＳトランジスタによって該ＦＧに注入して蓄積し、ＦＧに蓄積された電荷に応じた信号を外部に読み出すことで撮像を行う固体撮像装置が提案されている（特許文献１参照）。
【０００３】
特許文献１に記載の固体撮像装置は、全ての画素で同時に露光を開始する所謂グローバルシャッタで動作するものとなっている。この固体撮像装置は、露光期間の開始直前に半導体基板に高電圧を印加し、露光開始直前までに全てのＰＤで発生してここに蓄積されていた電荷を半導体基板に排出することで、全てのＰＤを同時に空にし、これを以って全てのＰＤの露光を開始するものとしている。
【０００４】
このようなグローバルシャッタ駆動は、写真のような１枚のみの静止画像データを取得する静止画撮像には適している。しかし、例えばビデオ映像のように静止画像データを高速で連続して取得する動画撮像の場合、１フレーム期間が（露光期間＋全ての画素のＦＧに蓄積された電荷に応じた信号を読み出す読み出し期間）となるため、１フレームあたりの時間が長くなる。その結果、フレームレートが低下し、高速の被写体を連続して撮像することが困難となる。また、ビデオ映像の表示は一般に線順次で行われるため、撮像系も線順次にしないと不自然な映像になってしまう。
【０００５】
特許文献１には、静止画撮像モードに最適なグローバルシャッタ駆動による駆動方法しか開示されておらず、動画撮像モードに適した駆動方法についての具体的開示はなされていない。
【０００６】
【特許文献１】特開２００２−２８０５３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、上記事情に鑑みてなされたものであり、自然で滑らかな動画撮像を可能とする撮像装置及び固体撮像素子の駆動方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の撮像装置は、光電変換部を含む画素部を多数有する撮像装置であって、前記画素部は、前記光電変換部で発生した電荷を蓄積するための半導体基板上方に設けられた電荷蓄積部を含むトランジスタと、前記電荷蓄積部に蓄積された電荷を引き抜いて消去するための電荷消去用電極とを備え、前記画素部の前記光電変換部で発生した電荷を前記電荷蓄積部に蓄積させ、前記電荷蓄積部に蓄積させた電荷に応じた信号を読み出すことなく、前記電荷蓄積部に蓄積させた電荷を前記電荷消去用電極に排出する電荷排出駆動を行う駆動手段を備える。
【０００９】
この構成により、例えば複数の画素部からなるグループ毎に光電変換部を空の状態にする所謂電子シャッタ制御が可能となる。このため、例えばライン毎に露光期間をずらすローリングシャッタ駆動が可能となり、自然で滑らかな動画撮像を実現することができる。
【００１０】
本発明の撮像装置は、前記駆動手段が、露光期間中に前記光電変換部で発生して前記電荷蓄積部に蓄積された電荷に応じた信号を読み出し、その後に該電荷を前記電荷消去用電極に排出する信号読み出し・電荷消去駆動を行い、動画撮像モード時、前記駆動手段が、前記電荷排出駆動を行って露光期間を開始した後に前記信号読み出し・電荷消去駆動を行う駆動を、複数の前記画素部からなるグループ毎に異なるタイミングで行う。
【００１１】
この構成により、グループ毎にタイミングをずらして電荷蓄積部内の電荷の消去を行うことができ、動画撮像に最適なローリングシャッタ動作を実現することができる。
【００１２】
本発明の撮像装置は、静止画撮像モード時、前記駆動手段が、全ての前記画素部の前記光電変換部で発生した電荷を前記半導体基板に同時に排出して全ての前記画素部で同時に露光を開始し、その後、前記信号読み出し・電荷消去駆動を前記グループ毎に異なるタイミングで行う。
【００１３】
この構成により、静止画撮像モード時には全ての画素部を同時に露光する所謂グローバルシャッタを実現することができ、動画撮像モード時にはグループ毎に露光期間をずらした所謂ローリングシャッタを実現することができる。このため、自然で滑らかな動画撮像と、歪みのない高画質の静止画撮像とを両立させることができる。
【００１４】
本発明の撮像装置は、静止画撮像モード時、前記駆動手段が、全ての前記グループで前記電荷排出駆動を同時に行って全ての前記画素部で同時に露光を開始し、その後、前記信号読み出し・電荷消去駆動を前記グループ毎に異なるタイミングで行う。
【００１５】
この構成により、静止画撮像モード時には全ての画素部を同時に露光する所謂グローバルシャッタを実現することができ、動画撮像モード時にはグループ毎に露光期間をずらした所謂ローリングシャッタを実現することができる。このため、自然で滑らかな動画撮像と、歪みのない高画質の静止画撮像とを両立させることができる。また、この構成により、静止画撮像、動画撮像のいずれの場合にも、半導体基板の電位変動がなくなるため、この電位変動に起因した半導体基板表面の酸化膜の劣化やトランジスタのソース・ドレイン接合部近傍の暗電流増加等を防ぐことができる。
【００１６】
本発明の撮像装置は、前記トランジスタが、前記電荷蓄積部に前記電荷を注入して蓄積させるための書き込みトランジスタであり、前記駆動手段が、露光期間中に前記光電変換部で発生した電荷を、前記露光期間中に前記電荷蓄積部に注入するように前記書き込みトランジスタを駆動する。
【００１７】
本発明の撮像装置は、前記トランジスタが、前記電荷蓄積部に前記電荷を注入して蓄積させるための書き込みトランジスタであり、前記駆動手段が、露光期間中は前記光電変換部で発生した電荷の前記電荷蓄積部への注入を停止し、前記露光期間の終了後、前記露光期間中に前記光電変換部で発生した電荷を前記電荷蓄積部に注入するように前記書き込みトランジスタを駆動する。
【００１８】
本発明の撮像装置は、前記書き込みトランジスタが、ホットエレクトロン注入により前記電荷の注入を行う。
【００１９】
本発明の撮像装置は、前記書き込みトランジスタが、トンネルエレクトロン注入により前記電荷の注入を行う。
【００２０】
本発明の撮像装置は、前記光電変換部が、前記半導体基板上方に設けられた光電変換膜である。
【００２１】
本発明の撮像装置は、前記光電変換膜がアモルファスシリコン、ＣＩＧＳ（銅-インジウム-ガリウム-セレン）系材料、又は有機材料で構成されている。
【００２２】
本発明の固体撮像素子の駆動方法は、光電変換部を含む画素部を多数有する固体撮像素子の駆動方法であって、前記画素部は、前記光電変換部で発生した電荷を蓄積するための半導体基板上方に設けられた電荷蓄積部を含むトランジスタと、前記電荷蓄積部に蓄積された電荷を引き抜いて消去するための電荷消去用電極とを備え、前記画素部の前記光電変換部で発生した電荷を前記電荷蓄積部に蓄積させ、前記電荷蓄積部に蓄積させた電荷に応じた信号を読み出すことなく、前記電荷蓄積部に蓄積させた電荷を前記電荷消去用電極に排出する電荷排出駆動を行う駆動ステップを備える。
【００２３】
本発明の固体撮像素子の駆動方法は、動画撮像モード時、前記電荷排出駆動を行って露光期間を開始し、前記露光期間中に前記光電変換部で発生して前記電荷蓄積部に蓄積された電荷に応じた信号を読み出し、その後に該電荷を前記電荷消去用電極に排出する信号読み出し・電荷消去駆動を行う駆動を、複数の前記画素部からなるグループ毎に異なるタイミングで行う。
【００２４】
本発明の固体撮像素子の駆動方法は、静止画撮像モード時、全ての前記画素部の前記光電変換部で発生した電荷を前記半導体基板に同時に排出して全ての前記画素部で同時に露光を開始し、その後、前記信号読み出し・電荷消去駆動を前記グループ毎に異なるタイミングで行う。
【００２５】
本発明の固体撮像素子の駆動方法は、静止画撮像モード時、全ての前記グループで前記電荷排出駆動を同時に行って全ての前記画素部で同時に露光を開始し、その後、前記信号読み出し・電荷消去駆動を前記グループ毎に異なるタイミングで行う。
【００２６】
本発明の固体撮像素子の駆動方法は、前記トランジスタが、前記電荷蓄積部に前記電荷を注入して蓄積させるための書き込みトランジスタであり、露光期間中に前記光電変換部で発生した電荷を、前記露光期間中に前記電荷蓄積部に注入するように前記書き込みトランジスタを駆動する。
【００２７】
本発明の固体撮像素子の駆動方法は、前記トランジスタが、前記電荷蓄積部に前記電荷を注入して蓄積させるための書き込みトランジスタであり、露光期間中は前記光電変換部で発生した電荷の前記電荷蓄積部への注入を停止し、前記露光期間の終了後、前記露光期間中に前記光電変換部で発生した電荷を前記電荷蓄積部に注入するように前記書き込みトランジスタを駆動する。
【００２８】
本発明の固体撮像素子の駆動方法は、ホットエレクトロン注入により前記電荷の注入が行われるように前記書き込みトランジスタを駆動する。
【００２９】
本発明の固体撮像素子の駆動方法は、トンネルエレクトロン注入により前記電荷の注入が行われるように前記書き込みトランジスタを駆動する。
【００３０】
本発明の固体撮像素子の駆動方法は、前記光電変換部が、前記半導体基板上方に設けられた光電変換膜である。
【００３１】
本発明の固体撮像素子の駆動方法は、前記光電変換膜がアモルファスシリコン、ＣＩＧＳ（銅−インジウム−ガリウム−セレン）系材料、又は有機材料で構成されている。
【発明の効果】
【００３２】
本発明によれば、自然で滑らかな動画撮像を可能とする撮像装置及び固体撮像素子の駆動方法を提供することができる。
【発明を実施するための最良の形態】
【００３３】
以下、本発明の一実施形態を説明するための固体撮像素子について図面を参照して説明する。この固体撮像素子は、デジタルカメラやデジタルビデオカメラ等の撮像装置に搭載して用いられるものである。
【００３４】
図１は、本発明の一実施形態を説明するための固体撮像素子の概略構成を示す平面模式図である。図２は、図１に示す画素部の概略構成を示す断面模式図である。図３は、図２に示す画素部の等価回路図である。
【００３５】
固体撮像素子１０は、同一平面上の行方向とこれに直交する列方向にアレイ状（ここでは正方格子状）に配列された多数の画素部１００を備える。
【００３６】
画素部１００は、Ｎ型シリコン基板１とこの上に形成されたＰウェル層２からなる半導体基板内に形成されたＮ型不純物層３を備える。Ｎ型不純物層３はＰウェル層２内に形成され、このＮ型不純物層３とＰウェル層２とのＰＮ接合により、光電変換部として機能するフォトダイオード（ＰＤ）が形成される。以下では、Ｎ型不純物層３のことを光電変換部３と言う。光電変換部３は、その表面に完全空乏化や暗電流抑制のためにＰ型不純物層９が形成された、所謂埋め込み型フォトダイオードとなっている。
【００３７】
半導体基板には、光電変換部３で発生した電荷に応じた電圧信号（以下、撮像信号ともいう）を外部に読み出すことが可能な読み出し部が形成されている。
【００３８】
この読み出し部は、書き込みトランジスタＷＴと、読み出しトランジスタＲＴと、消去ゲートＥＧとを備える。書き込みトランジスタＷＴと読み出しトランジスタＲＴとは、光電変換部３の右隣に少し離間して設けられた素子分離領域５によって分離されている。また、Ｐウェル層２内の画素部１００同士の構成要素は、素子分離領域８によって互いに分離されている。
【００３９】
素子分離法には、ＬＯＣＯＳ（Local Oxidation of Silicon）法、ＳＴＩ（Shallow Trench Isolation）法、及び高濃度不純物イオン注入による方法等が適用できる。
【００４０】
書き込みトランジスタＷＴは、ソース領域として機能する光電変換部３と、光電変換部３の右に離間して設けられた高濃度のＮ型不純物からなるドレイン領域である書き込みドレインＷＤと、光電変換部３と書き込みドレインＷＤとの間の半導体基板上方に酸化膜１１を介して設けられたゲート電極である書き込みコントロールゲートＷＧと、書き込みコントロールゲートＷＧと酸化膜１１との間に設けられたフローティングゲートＦＧとを備えたＭＯＳトランジスタ構造となっている。
【００４１】
書き込みコントロールゲートＷＧを構成する導電性材料は、例えばポリシリコンを用いることができる。リン（Ｐ）、砒素（Ａｓ）、ボロン（Ｂ）を高濃度にドープしたドープドポリシコンでも良い。あるいは、チタン（Ｔｉ）やタングステン（Ｗ）等の各種金属とシリコンを組み合わせたシリサイド（Silicide）やサリサイド（Self-alingn Silicide）でも良い。
【００４２】
読み出しトランジスタＲＴは、素子分離領域５の右隣に設けられた高濃度のＮ型不純物からなるドレイン領域である読み出しドレインＲＤと、読み出しドレインＲＤの右隣に少し離間して設けられたＮ型不純物からなるソース領域である読み出しソースＲＳと、読み出しドレインＲＤと読み出しソースＲＳとの間の半導体基板上方に酸化膜１１を介して設けられたゲート電極である読み出しコントロールゲートＲＧと、読み出しコントロールゲートＲＧと酸化膜１１との間に設けられたフローティングゲートＦＧとを備えたＭＯＳトランジスタ構造となっている。
【００４３】
読み出しコントロールゲートＲＧを構成する導電性材料は、書き込みコントロールゲートＷＧと同じものを用いることができる。読み出しドレインＲＤには列信号線１２が接続されている。読み出しソースＲＳにはグランド線が接続されている。読み出しドレインＲＤは、列信号線１２とオーミック接触が取れるように不純物濃度が調整されている。読み出しソースＲＳは、グランド線とオーミック接触が取れるように不純物濃度が調整されている。
【００４４】
フローティングゲートＦＧは、Ｐ型不純物層９と読み出しソースＲＳとの間の半導体基板上方に酸化膜１１を介して設けられた電気的に浮遊した電極である。フローティングゲートＦＧ上には酸化シリコン等の絶縁膜１９を介して書き込みコントロールゲートＷＧ及び読み出しコントロールゲートＲＧが設けられている。フローティングゲートＦＧを構成する導電性材料は、書き込みコントロールゲートＷＧと同じものを用いることができる。
【００４５】
尚、フローティングゲートＦＧは、書き込みトランジスタＷＴと読み出しトランジスタＲＴとで共通の一枚構成に限らず、書き込みトランジスタＷＴと読み出しトランジスタＲＴとでそれぞれ分離して設け、分離した２つのフローティングゲートＦＧを配線によって電気的に接続した構成としても良い。また、光電変換部３からフローティングゲートＦＧへの電荷注入が起こり易いように、書き込みコントロールゲートＷＧと光電変換部３を一部オーバーラップさせても良い。
【００４６】
書き込みコントロールゲートＷＧと読み出しコントロールゲートＲＧとの間の絶縁膜１９上には、フローティングゲートＦＧに蓄積された電荷を引き抜いてこれを消去するための電荷消去用電極ＥＧ（以下、消去ゲートＥＧという）が設けられている。消去ゲートＥＧは、書き込みコントロールゲートＷＧと同じ材料で構成することができる。
【００４７】
消去ゲートＥＧとフローティングゲートＦＧとの間の絶縁膜１９は、消去ゲートＥＧとフローティングゲートＦＧとの絶縁性能を維持しつつ、フローティングゲートＦＧ内の電荷を消去するために必要な電圧（Ｖｅ）を消去ゲートＥＧに印加したときに、フローティングゲートＦＧ内の電荷がトンネリングによって消去ゲートＥＧに移動できる程度の厚み（例えば１００Å以下、好ましくは３０〜１００Å）であれば良い。なお、電荷のトンネリングの効率を上げるため、米国特許４２７４０１２号明細書に開示されているように、フローティングゲートＦＧの消去ゲートＥＧと対向する表面に微小の凹凸を設けた構成とすることが好ましい。又は、消去ゲートＥＧのフローティングゲートＦＧと対向する表面に微小の凹凸を設けた構成としても良い。
【００４８】
この微小の凹凸は、フローティングゲートＦＧと消去ゲートＥＧ間の距離が局所的に１０〜９０Å、好ましくは１０〜７０Å程度となるように設ければ良い。つまり、凹凸の凸部分の先端と、それに対向するフローティングゲートＦＧ又は消去ゲートＥＧの表面との距離が１０〜９０Å、好ましくは１０〜７０Å程度となっていれば良い。
【００４９】
画素部１００は、図示しない遮光膜によって、光電変換部３の一部以外の領域に光が入射しない構造になっている。
【００５０】
固体撮像素子１０は、書き込みトランジスタＷＴ及び読み出しトランジスタＲＴの制御を行う制御部４０と、読み出しトランジスタＲＴの閾値電圧を検出する読み出し回路２０と、読み出し回路２０で検出された１ライン分の閾値電圧を撮像信号として信号線７０に順次読み出す制御を行う水平シフトレジスタ５０と、信号線７０に接続された出力アンプ６０とを備える。
【００５１】
読み出し回路２０は、列方向に並ぶ複数の画素部１００で構成される各列に対応して設けられており、対応する列の各画素部１００の読み出しドレインＲＤに列信号線１２を介して接続されている。又、読み出し回路２０は制御部４０にも接続されている。
【００５２】
読み出し回路２０は、図１（ｂ）に示すように、読み出し制御部２０ａと、センスアンプ２０ｂと、プリチャージ回路２０ｃと、ランプアップ回路２０ｄと、トランジスタ２０ｅ，２０ｆとを備えた構成となっている。
【００５３】
読み出し制御部２０ａは、画素部１００から撮像信号を読み出す際、トランジスタ２０ｆをオンしてプリチャージ回路２０ｃから画素部１００の読み出しドレインＲＤに列信号線１２を介してドレイン電圧（Ｖｒ）を供給する（プリチャージ）。次に、トランジスタ２０ｅをオンして画素部１００の読み出しドレインＲＤとセンスアンプ２０ｂを導通させる。
【００５４】
センスアンプ２０ｂは、画素部１００の読み出しドレインＲＤの電圧を監視し、この電圧が変化したことを検出し、ランプアップ回路２０ｄにその旨を通知する。例えば、プリチャージ回路２０ｃによってプリチャージされたドレイン電圧が降下したことを検出しセンスアンプ出力を反転させる。
【００５５】
ランプアップ回路２０ｄは、Ｎ−ｂｉｔカウンタを内蔵しており、制御部４０を介して画素部１００の読み出しコントロールゲートＲＧに漸増または漸減するランプ波形電圧を供給すると共に、ランプ波形電圧の値に対応するカウント値（Ｎ個の１、０の組み合わせ）を出力する。
【００５６】
読み出しコントロールゲートＲＧの電圧が読み出しトランジスタＲＴの閾値電圧を越えると読み出しトランジスタＲＴが導通し、このとき、プリチャージされていた列信号線１２の電位が降下する。これがセンスアンプ２０ｂによって検出されて反転信号が出力される。ランプアップ回路２０ｄは、この反転信号を受けた時点におけるランプ波形電圧の値に対応するカウント値を保持（ラッチ）する。これにより、デジタル値（１，０の組み合わせ）として閾値電圧の変化（撮像信号）を読み出すことができる。
【００５７】
水平シフトレジスタ５０により１つの水平選択トランジスタ３０が選択されると、その水平選択トランジスタ３０に接続されたランプアップ回路２０ｄで保持されているカウンタ値が信号線７０に出力され、これが撮像信号として出力アンプ６０から出力される。
【００５８】
なお、読み出し回路２０による読み出しトランジスタＲＴの閾値電圧の変化を読み出す方法としては上述したものに限らない。例えば、読み出しコントロールゲートＲＧと読み出しドレインＲＤに一定の電圧を印加した場合の読み出しトランジスタＲＴのドレイン電流を撮像信号として読み出しても良い。
【００５９】
制御部４０は、行方向に並ぶ複数の画素部１００からなる各ラインの各画素部１００の書き込みコントロールゲートＷＧ、読み出しコントロールゲートＲＧ、消去ゲートＥＧ、及び書き込みドレインＷＤに、それぞれ書き込み制御線、読み出し制御線、消去線、書き込みドレイン線を介して接続されている。書き込みドレインＷＤは、書き込みドレイン線とオーミック接触が取れるように不純物濃度が調整されている。
【００６０】
制御部４０は、書き込みトランジスタＷＴを制御して、光電変換部３で発生した電荷をフローティングゲートＦＧに注入して蓄積させる駆動を行う。フローティングゲートＦＧに電荷を注入する方法としては、チャンネルホットエレクトロン（ＣＨＥ）等のホットエレクトロンを用いてフローティングゲートＦＧに電荷を注入するホットエレクトロン注入と、ファウラ−ノルドハイム（Ｆ−Ｎ）トンネル電流等を用いてフローティングゲートＦＧにトンネリングによって電荷を注入するトンネルエレクトロン注入とがある。
【００６１】
また、制御部４０は、上述した方法で読み出しトランジスタＲＴを制御して、フローティングゲートＦＧに蓄積された電荷に応じた撮像信号を読み出す駆動を行う。
【００６２】
また、制御部４０は、各画素部１００の露光期間（１つの画像データを生成するための撮像信号を得るために光電変換部３を露光する期間）の開始直前までに光電変換部３で発生して蓄積された電荷を外部に排出して光電変換部３を空の状態にする電荷排出駆動と、フローティングゲートＦＧに蓄積された電荷を消去ゲートＥＧに排出して消去する電荷消去駆動とを行う。
【００６３】
電荷排出駆動としては、露光開始直前までに光電変換部３で発生した電荷を一旦フローティングゲートＦＧに注入し、該電荷に応じた撮像信号を読み出すことなく、フローティングゲートＦＧに注入した電荷を消去ゲートＥＧに排出するＥＧ排出駆動と、光電変換部３で発生した電荷を半導体基板に排出する基板排出駆動との２種類がある。
【００６４】
なお、図１では、制御部４０が固体撮像素子１０に内蔵されているが、制御部４０の機能を、固体撮像素子１０を搭載する撮像装置側に持たせても良い。
【００６５】
次に、以上のように構成された固体撮像素子の駆動方法を説明する。以下では、電荷注入をＣＨＥ注入によって行う場合について説明する。
【００６６】
（静止画撮像モード時の駆動方法）
図４は、図１に示す固体撮像素子の静止画撮像モード時の駆動方法を説明するためのタイミングチャートである。図４では、ｎライン目の画素部１００内の各部の電位変化と、（ｎ＋１）ライン目の画素部１００内の各部の電位変化とを時間と共に示してある。図４において、固体撮像素子の構成要素の名称の隣に記した「（ｎ）」や「（ｎ＋１）」は、それぞれ、ｎライン目、（ｎ＋１）ライン目の画素部１００内の構成要素であることを示している。なお、静止画撮像モード時には、固体撮像素子１０の全ての画素部１００で露光を同時に行って撮像を行う。
【００６７】
まず、露光開始前の時刻ｔ１において、制御部４０は、電子シャッタ動作として半導体基板の電位をＶｃｃにし、時刻ｔ１以前に全ての画素部１００の光電変換部３に蓄積された電荷を半導体基板に排出する（基板排出駆動）。この基板排出駆動により全ての画素部１００の光電変換部３には電荷が存在しない状態になる。フローティングゲートＦＧは時刻ｔ１以前に電荷の消去を行っているため、時刻ｔ１ではフローティングゲートＦＧ中にも電荷は蓄積されていない。従って、時刻ｔ１での排出動作により、全ての画素部１００の光電変換部３及びフローティングゲートＦＧのいずれにも電荷が蓄積されていない状態になる。
【００６８】
露光期間の開始タイミングである時刻ｔ２になると、制御部４０は、半導体基板の電位をＬｏｗレベルに設定する。また、全ての画素部１００の書き込みコントロールゲートＷＧの電位をＶｐｐに、書き込みドレインＷＤの電位をＶｃｃに設定する。このような電圧設定により、露光期間中に光電変換部３で発生した電荷は、酸化膜１１を通過してフローティングゲートＦＧへと注入される（ＣＨＥ注入）。
【００６９】
なお、読み出しドレインＲＤからの電荷の漏れ出しを抑えるために、露光期間中は全ての画素部１００の読み出しドレインＲＤの電圧をＬｏｗレベルに設定しておくことが好ましい。これにより、感度低下を防ぐことができる。
【００７０】
また、トンネルエレクトロン注入により電荷注入を行う場合には、露光期間中の書き込みドレインＷＤの電位をＬｏｗレベルに設定すれば良い。トンネルエレクトロン注入によりフローティングゲートＦＧに電荷を注入する駆動を採用した場合には、フローティングゲートＦＧへの電荷注入期間中に、書き込みドレインＷＤから暗電流が発生するのを抑えることができ、ノイズの少ない高画質の画像を提供することが可能になる。
【００７１】
このように、時刻ｔ２からｔ３の露光期間中には、全ての画素部１００で同時に電荷の蓄積が行われる。なお、光電変換部３で発生した電荷が速やかに且つ確実にフローティングゲートＦＧへと注入されるように、酸化膜１１の膜厚等は調整されている。
【００７２】
露光期間の終了タイミングである時刻ｔ３になると、制御部４０は、全ての画素部１００の書き込みコントロールゲートＷＧと書き込みドレインＷＤの電位をそれぞれＬｏｗレベルに設定する。これにより、時刻ｔ３以降に全ての画素部１００の光電変換部３で発生する電荷はフローティングゲートＦＧに注入されなくなり、電荷の蓄積が終了する。
【００７３】
ｎライン目の各画素部１００の撮像信号の読み出し期間の開始タイミングである時刻ｔ４（ｎ）になると、制御部４０は、ｎライン目の各画素部１００の読み出しドレインＲＤをプリチャージした後、ｎライン目の各画素部１００の読み出しコントロールゲートＲＧへのランプ波形電圧の印加を開始する（図では、読み出しコントロールゲートＲＧへの印加波形を簡略化している）。そして、ｎライン目の読み出しドレインＲＤの電位が降下した時点でのランプ波形電圧の値に対応するカウント値が各読み出し回路２０内で保持され、このカウント値が撮像信号として出力アンプ６０から出力される。
【００７４】
ｎライン目の各画素部１００からの撮像信号の出力が完了すると、制御部４０は、ｎライン目の各画素部１００の消去ゲートＥＧの電位をＶｅに設定する（時刻ｔ５（ｎ））。これにより、ｎライン目の各画素部１００のフローティングゲートＦＧ内に蓄積されていた電荷は、絶縁膜１９を通過して消去ゲートＥＧへと移動し、消去される。
【００７５】
次に、制御部４０は、ｎライン目の各画素部１００の消去ゲートＥＧの電位をＬｏｗレベルに戻して電荷消去駆動を終了すると共に、（ｎ＋１）ライン目の各画素部１００の読み出しドレインＲＤをプリチャージした後、（ｎ＋１）ライン目の各画素部１００の読み出しコントロールゲートＲＧへのランプ波形電圧の印加を開始して、（ｎ＋１）ライン目の各画素部１００から撮像信号を出力させる（時刻ｔ４（ｎ＋１））。
【００７６】
（ｎ＋１）ライン目の各画素部１００からの撮像信号の出力が完了すると、制御部４０は、（ｎ＋１）ライン目の各画素部１００の消去ゲートＥＧの電位をＶｅに設定する（時刻ｔ５（ｎ＋１））。これにより、（ｎ＋１）ライン目の各画素部１００のフローティングゲートＦＧ内に蓄積されていた電荷は、絶縁膜１９を通過して消去ゲートＥＧへと移動し、消去される。
【００７７】
このように、制御部４０は、撮像信号の読み出し及びフローティングゲートＦＧ内の電荷の消去をライン毎に（ｔ４（ｎ＋１）−ｔ４（ｎ））だけタイミングをずらして実施する。ライン毎に信号の読み出しを行うため、時刻ｔ３から信号読み出し開始までの読み出し待機期間はライン毎に異なり、最も長いラインにおいては１ｍｓｅｃを遥かに上回る期間にも及ぶ。このため、露光期間および読み出し待機期間に電荷の漏れ出しが起こらないように、酸化膜１１の構造が調整されている。
【００７８】
なお、全ての画素部１００から撮像信号を順次読み出した後、制御部４０は、全ての画素部１００の書き込みコントロールゲートＷＧ及び読み出しコントロールゲートＲＧの電位を−Ｖｐｐに設定し、半導体基板の電位をＶｃｃに設定して、全ての画素部１００のフローティングゲートＦＧに蓄積されていた電荷を半導体基板に排出するようにしても良い。この駆動を行うことにより、全ての画素部１００において、フローティングゲートＦＧ内の電荷を消去してから電荷の注入（露光）を開始するまでの時間を一様に揃えることができる。このため、フローティングゲートＦＧに蓄積されるノイズのばらつきを小さくすることができ、撮像信号の読み出し精度を向上させることができる。
【００７９】
（動画撮像モード時の駆動方法）
図５は、図１に示す固体撮像素子の動画撮像モード時の駆動方法を説明するためのタイミングチャートである。図５では、ｎライン目の画素部１００内の各部の電位変化と、（ｎ＋１）ライン目の画素部１００内の各部の電位変化とを時間と共に示してある。図５において、固体撮像素子の構成要素の名称の隣に記した「（ｎ）」や「（ｎ＋１）」は、それぞれ、ｎライン目、（ｎ＋１）ライン目の画素部１００内の構成要素であることを示している。なお、動画撮像モード時には、固体撮像素子１０のライン毎に露光の開始タイミングをずらして撮像を行う。
【００８０】
ｎライン目の各画素部１００の露光期間の開始タイミングである時刻ｔ３（ｎ）の前の時刻ｔ１（ｎ）になると、制御部４０は、ｎライン目の各画素部１００の書き込みドレインＷＤの電位をＶｃｃに設定し、書き込みコントロールゲートＷＧの電位をＶｐｐに設定する。これにより、時刻ｔ１（ｎ）以前にｎライン目の各画素部１００の光電変換部３で発生してここに蓄積されていた電荷は、フローティングゲートＦＧに注入される。
【００８１】
次に、制御部４０は、ｎライン目の各画素部１００の書き込みドレインＷＤと書き込みコントロールゲートＷＧの電位をそれぞれＬｏｗレベルに戻す（時刻ｔ２（ｎ））。次に、制御部４０は、ｎライン目の各画素部１００の消去ゲートＥＧの電位をＶｅに設定し、フローティングゲートＦＧ内に蓄積させた電荷に応じた信号を読み出すことなく、この電荷を消去ゲートＥＧへと排出して消去する（ＥＧ排出駆動）。このＥＧ排出駆動により、ｎライン目の各画素部１００の光電変換部３及びフローティングゲートＦＧのいずれにも電荷が蓄積されていない状態になる。
【００８２】
時刻ｔ３（ｎ）になると、制御部４０は、ｎライン目の各画素部１００の消去ゲートＥＧの電位をＬｏｗレベルに戻してフローティングゲートＦＧに電荷を蓄積可能な状態とし、更に、ｎライン目の各画素部１００の書き込みドレインＷＤの電位をＶｃｃに設定し、書き込みコントロールゲートＷＧの電位をＶｐｐに設定する。このような電圧設定により、露光期間中にｎライン目の各画素部１００の光電変換部３で発生した電荷は、酸化膜１１を通過してフローティングゲートＦＧへと注入される（ＣＨＥ注入）。
【００８３】
なお、読み出しドレインＲＤからの電荷の漏れ出しを抑えるために、露光期間中はｎライン目の画素部１００の読み出しドレインＲＤの電圧をＬｏｗレベルに設定しておくことが好ましい。これにより、感度低下を防ぐことができる。また、トンネルエレクトロン注入により電荷注入を行う場合には、露光期間中の書き込みドレインＷＤの電位をＬｏｗレベルに設定すれば良い。
【００８４】
ｎライン目の各画素部１００の露光期間の終了タイミングである時刻ｔ４（ｎ）になると、制御部４０は、ｎライン目の各画素部１００の書き込みコントロールゲートＷＧと書き込みドレインＷＤの電位をそれぞれＬｏｗレベルに設定する。これにより、時刻ｔ４（ｎ）以降にｎライン目の各画素部１００の光電変換部３で発生する電荷はフローティングゲートＦＧに注入されなくなり、電荷の蓄積が終了する。
【００８５】
ｎライン目の各画素部１００の撮像信号の読み出し期間の開始タイミングである時刻ｔ５（ｎ）になると、制御部４０は、ｎライン目の各画素部１００の読み出しドレインＲＤをプリチャージした後、ｎライン目の各画素部１００の読み出しコントロールゲートＲＧへのランプ波形電圧の印加を開始する。そして、ｎライン目の読み出しドレインＲＤの電位が降下した時点でのランプ波形電圧の値に対応するカウント値が各読み出し回路２０内で保持され、このカウント値が撮像信号として出力アンプ６０から出力される。
【００８６】
ｎライン目の各画素部１００から撮像信号を読み出した後、制御部４０は、ｎライン目の各画素部１００の消去ゲートＥＧの電位をＶｅに設定する（時刻ｔ６（ｎ））。これによりフローティングゲートＦＧに蓄積されていた電荷は、絶縁膜１９を通過して消去ゲートＥＧに全て排出される。
【００８７】
このように、制御部４０は、動画撮像モード時、露光期間が終了してから連続して、撮像信号の読み出しと、フローティングゲートＦＧ内の電荷の消去を行う。１ラインの撮像信号の読み出しと電荷消去にかかる時間をτとすると、制御部４０は、時刻ｔ１（ｎ）〜ｔ６（ｎ）の駆動をライン毎にタイミングτだけずらして実施する。時刻ｔ１（ｎ）〜時刻ｔ６（ｎ）の各々にτを足した時刻が、ｔ１（ｎ＋１）〜ｔ６（ｎ＋１）となっている。ライン毎に露光及び信号の読み出しを行うため、読み出し待機期間は不要である。
【００８８】
以上のように、固体撮像素子１０を搭載する撮像装置は、動画撮像モード時には、光電変換部３内の電荷の排出をＥＧ排出駆動によりライン毎にタイミングをずらして行い、フローティングゲートＦＧ内の電荷に応じた撮像信号の読み出し及び該電荷の消去をライン毎にタイミングをずらして行うことで、所謂ローリングシャッタ駆動を実現している。また、静止画撮像モード時には、光電変換部３内の電荷の排出を基板排出駆動により全ての画素部１００で同時に行い、フローティングゲートＦＧ内の電荷に応じた撮像信号の読み出し及び該電荷の消去をライン毎にタイミングをずらして行うことで、所謂グローバルシャッタ駆動を実現している。このように、動画撮像と静止画撮像とでそれぞれ最適な駆動を採用しているため、自然で滑らかな動画撮像と歪みのない静止画撮像とを両立させることができる。
【００８９】
また、駆動方法の変更だけで、動画撮像と静止画撮像とを最適な駆動で実現することができるため、製造コストの上昇を抑えることもできる。
【００９０】
次に、上述した固体撮像素子の駆動方法の変形例について説明する。
【００９１】
図６は、図４に示す静止画撮像モード時の駆動方法の変形例を説明するためのタイミングチャートである。図６では、ｎライン目の画素部１００内の各部の電位変化と、（ｎ＋１）ライン目の画素部１００内の各部の電位変化とを時間と共に示してある。図６において、固体撮像素子の構成要素の名称の隣に記した「（ｎ）」や「（ｎ＋１）」は、それぞれ、ｎライン目、（ｎ＋１）ライン目の画素部１００内の構成要素であることを示している。
【００９２】
図６に示した駆動方法は、図４に示した時刻ｔ１〜ｔ２の間に行われる基板排出駆動をＥＧ排出駆動に変更したものとなっている。
【００９３】
まず、全ての画素部１００の露光期間の開始タイミングである時刻ｔ２の前の時刻ｔ１になると、制御部４０は、ｎライン目の各画素部１００の書き込みドレインＷＤの電位をＶｃｃに設定し、書き込みコントロールゲートＷＧの電位をＶｐｐに設定する。これにより、時刻ｔ１以前にｎライン目の各画素部１００の光電変換部３で発生してここに蓄積されていた電荷は、フローティングゲートＦＧに注入される。
【００９４】
次に、制御部４０は、全ての画素部１００の書き込みドレインＷＤと書き込みコントロールゲートＷＧの電位をそれぞれＬｏｗレベルに戻す（時刻ｔ１’）。次に、制御部４０は、全ての画素部１００の消去ゲートＥＧの電位をＶｅに設定し（時刻ｔ１’’）、フローティングゲートＦＧ内に蓄積させた電荷に応じた信号を読み出すことなく、この電荷を消去ゲートＥＧへと排出して消去する（ＥＧ排出駆動）。このＥＧ排出駆動により、全ての画素部１００の光電変換部３及びフローティングゲートＦＧのいずれにも電荷が蓄積されていない状態になる。
【００９５】
露光期間の開始タイミングである時刻ｔ２以降の駆動は、図４の露光開始以降の駆動と同じである。
【００９６】
以上のように、静止画撮像モード時に図６に示した駆動方法を採用することで、静止画撮像モードと動画撮像モード時のいずれにおいても半導体基板の電位を変動させる必要がなくなる。このため、半導体基板の電位変動に起因する酸化膜１１の劣化や書き込みトランジスタＷＴ及び読み出しトランジスタＲＴのソース・ドレイン接合部近傍の暗電流増加等を防ぐことができる。
【００９７】
図４〜図６に示した駆動方法では、露光と、該露光時に光電変換部３で発生した電荷のフローティングゲートＦＧへの注入とを同時に行うものとした。しかし、この露光と電荷注入とはオーバーラップさせることなく、別々に実施するようにしても良い。以下、露光と電荷注入を分けて行う場合の固体撮像素子の駆動方法について説明する。
【００９８】
図７は、図６に示す静止画撮像モード時の駆動方法の変形例を説明するためのタイミングチャートである。図７では、ｎライン目の画素部１００内の各部の電位変化と、（ｎ＋１）ライン目の画素部１００内の各部の電位変化とを時間と共に示してある。図７において、固体撮像素子の構成要素の名称の隣に記した「（ｎ）」や「（ｎ＋１）」は、それぞれ、ｎライン目、（ｎ＋１）ライン目の画素部１００内の構成要素であることを示している。
【００９９】
図７に示した駆動方法は、図６に示した駆動方法が、露光とフローティングゲートＦＧへの電荷の注入とを同時に行っているのに対し、露光とフローティングゲートＦＧへの電荷の注入とを別々に行うように変更したものとなっている。
【０１００】
時刻ｔ２直前までの駆動は図４と同じである。
【０１０１】
撮影条件に基づく露光期間の開始タイミングである時刻ｔ２になると、制御部４０は、全ての画素部１００の書き込みコントロールゲートＷＧ及び書き込みドレインＷＤの電位をＬｏｗレベルとし、光電変換部３で発生した電荷が書き込みトランジスタＷＴによってフローティングゲートＦＧに注入されないようにする。このような電圧設定により、露光期間中に全ての画素部１００の光電変換部３で発生した電荷はそのまま光電変換部３に蓄積される。また、書き込みドレインＷＤの電位がＬｏｗレベルに設定されているため、書き込みドレインＷＤで発生する暗電流は小さくなる。また、書き込みコントロールゲートＷＧの電位もＬｏｗレベルに設定されているため、この暗電流がフローティングゲートＦＧに注入されることはなく、フローティングゲートＦＧへのノイズの混入は起こらない。
【０１０２】
露光期間の終了タイミング（書き込み期間の開始タイミング）である時刻ｔ２’になると、制御部４０は、全ての画素部１００の書き込みコントロールゲートＷＧの電位をＶｐｐに、書き込みドレインＷＤの電位をＶｃｃに設定する。このような電圧設定により、露光期間中に光電変換部３に蓄積された電荷は、酸化膜１１を通過してフローティングゲートＦＧへと注入される（ＣＨＥ注入）。なお、制御部４０は、書き込み期間中、読み出しドレインＲＤからの電荷の漏れ出しを抑えるために、全ての画素部１００の読み出しドレインＲＤの電圧をＬｏｗレベルに設定しておく。これにより、感度低下を防ぐことができる。
【０１０３】
なお、時刻ｔ２’からｔ２’’の書き込み期間には、書き込みドレインＷＤからの暗電流に起因するノイズがフローティングゲートＦＧへと注入されるリスクがある。しかし、書き込み期間は露光期間に比べて十分に短くてすむため、この期間に発生する暗電流に起因するノイズは無視できるほど小さくなる。また、書き込み期間において書き込みドレインＷＤの電位をＬｏｗレベルにして、トンネルエレクトロン注入により電荷をフローティングゲートＦＧに注入すれば、このノイズをより低減することができる。
【０１０４】
このように、時刻ｔ２からｔ２’の露光期間中には、全ての画素部１００で同時に電荷の蓄積が行われる。また、時刻ｔ２’からｔ２’’の書き込み期間中には、全ての画素部１００で同時にフローティングゲートＦＧへの電荷注入が行われる。なお、光電変換部３に蓄積された電荷が速やかに且つ確実にフローティングゲートＦＧへと注入されるように、酸化膜１１の膜厚等は調整されている。
【０１０５】
書き込み期間の終了タイミング（時刻ｔ２’’）になると、制御部４０は、全ての画素部１００の書き込みコントロールゲートＷＧと書き込みドレインＷＤの電位をそれぞれＬｏｗレベルに設定する。これにより、時刻ｔ２’’以降に全ての画素部１００の光電変換部３で発生する電荷はフローティングゲートＦＧに注入されなくなり、電荷の書き込みが終了する。書き込み期間終了後の駆動（ｔ４（ｎ）以降）は、図６のｔ４（ｎ）以降と同じである。
【０１０６】
図８は、図５に示す動画撮像モード時の駆動方法の変形例を説明するためのタイミングチャートである。図８では、ｎライン目の画素部１００内の各部の電位変化と、（ｎ＋１）ライン目の画素部１００内の各部の電位変化とを時間と共に示してある。図８において、固体撮像素子の構成要素の名称の隣に記した「（ｎ）」や「（ｎ＋１）」は、それぞれ、ｎライン目、（ｎ＋１）ライン目の画素部１００内の構成要素であることを示している。
【０１０７】
図８に示した駆動方法は、図５に示した駆動方法が、各ラインにおいて露光とフローティングゲートＦＧへの電荷の注入とを同時に行っているのに対し、露光とフローティングゲートＦＧへの電荷の注入とを別々に行うように変更したものとなっている。
【０１０８】
時刻ｔ３（ｎ）直前までの駆動は図５と同じである。撮影条件に基づく露光期間の開始タイミングである時刻ｔ３（ｎ）になると、制御部４０は、ｎライン目の各画素部１００の書き込みコントロールゲートＷＧ及び書き込みドレインＷＤの電位をＬｏｗレベルとし、ｎライン目の各画素部１００の光電変換部３で発生した電荷が書き込みトランジスタＷＴによってフローティングゲートＦＧに注入されないようにする。このような電圧設定により、露光期間中にｎライン目の各画素部１００の光電変換部３で発生した電荷はそのまま光電変換部３に蓄積される。また、書き込みドレインＷＤの電位がＬｏｗレベルに設定されているため、書き込みドレインＷＤで発生する暗電流は小さくなる。また、書き込みコントロールゲートＷＧの電位もＬｏｗレベルに設定されているため、この暗電流がフローティングゲートＦＧに注入されることはなく、フローティングゲートＦＧへのノイズの混入は起こらない。なお、露光期間中、読み出しドレインＲＤの電位はＶｃｃ又はＬｏｗレベルにしておく。
【０１０９】
ｎライン目の各画素部１００の露光期間の終了タイミング（書き込み期間の開始タイミング）である時刻ｔ４（ｎ）になると、制御部４０は、ｎライン目の各画素部１００の書き込みコントロールゲートＷＧの電位をＶｐｐに、書き込みドレインＷＤの電位をＶｃｃに設定する。このような電圧設定により、露光期間中にｎライン目の各画素部１００の光電変換部３に蓄積された電荷は、酸化膜１１を通過してフローティングゲートＦＧへと注入される（ＣＨＥ注入）。なお、制御部４０は、書き込み期間中、読み出しドレインＲＤからの電荷の漏れ出しを抑えるために、ｎライン目の各画素部１００の読み出しドレインＲＤの電圧をＬｏｗレベルに設定しておく。これにより、感度低下を防ぐことができる。書き込み期間中、書き込みドレインＷＤの電位をＬｏｗレベルにして、トンネルエレクトロン注入によりフローティングゲートＦＧへの電荷注入を行っても良い。
【０１１０】
ｎライン目の各画素部１００の書き込み期間の終了タイミング（時刻ｔ５（ｎ））になると、制御部４０は、ｎライン目の各画素部１００の書き込みコントロールゲートＷＧと書き込みドレインＷＤの電位をそれぞれＬｏｗレベルに設定する。これにより、時刻ｔ５（ｎ）以降に全ての画素部１００の光電変換部３で発生する電荷はフローティングゲートＦＧに注入されなくなり、電荷の書き込みが終了する。書き込み期間終了後の駆動は、図５の露光期間終了後の駆動と同じである。
【０１１１】
このように、制御部４０は、動画撮像モード時、露光期間が終了してから連続して、電荷の注入、撮像信号の読み出し、フローティングゲートＦＧ内の電荷の消去を行う。１ラインの電荷注入、撮像信号読み出し、及び電荷消去にかかる時間をτとすると、制御部４０は、時刻ｔ１（ｎ）〜ｔ７（ｎ）の駆動をライン毎にタイミングτだけずらして実施する。時刻ｔ１（ｎ）〜時刻ｔ７（ｎ）の各々にτを足した時刻が、ｔ１（ｎ＋１）〜ｔ７（ｎ＋１）となっている。
【０１１２】
図７、図８に示した駆動方法によれば、露光期間中はフローティングゲートＦＧへの電荷の注入が行われないため、露光期間中に発生するノイズがフローティングゲートＦＧに混入する可能性を低くすることができる。また、露光期間中に発生した電荷のフローティングゲートＦＧへの注入は、露光期間よりも十分に短い時間で行うことが可能である。このため、電荷を注入している期間（書き込み期間）におけるフローティングゲートＦＧへのノイズの混入は無視できる程度に小さくすることができる。この結果、ノイズを抑えた高画質撮像が可能となる。
【０１１３】
図４に示した駆動方法においても、露光期間中は書き込みコントロールゲートＷＧと書き込みドレインＷＤの電位をＬｏｗレベルとし、露光期間終了後に書き込みコントロールゲートＷＧの電位をＶｐｐ、書き込みドレインＷＤの電位をＶｃｃ又はＬｏｗレベルにしてフローティングゲートＦＧへの電荷の注入を行い、その後、該電荷に応じた撮像信号を読み出す方法を採用することができる。
【０１１４】
なお、以上の説明では、画素部１００が書き込みトランジスタＷＴと読み出しトランジスタＲＴの２つを含む構成を例にしたが、書き込みトランジスタＷＴと読み出しトランジスタＲＴのそれぞれの機能を１つのトランジスタで実現することも可能である。
【０１１５】
例えば、図２において、読み出しトランジスタＲＴを省略し、書き込みドレインＷＤに列信号線１２を介して読み出し回路２０を接続した構成としても良い。この構成の場合、例えば、図４〜８に示した駆動において、信号読み出し期間中に書き込みドレインＷＤの電位をＶｒに設定し、書き込みコントロールゲートＷＧにランプ波形電圧を印加することで撮像信号を読み出すことができる。
【０１１６】
読み出し部を１つのトランジスタで実現する場合には、そのトランジスタにＭＯＳ構造以外の構造も採用することができる。例えば、図２に示すフローティングゲートＦＧを窒化膜にし、書き込みコントロールゲートＷＧを該窒化膜上に直接形成したＭＮＯＳ型のトランジスタ構造や、図２に示すフローティングゲートＦＧを窒化膜にしたＭＯＮＯＳ型のトランジスタ構造であっても良い。ＭＮＯＳ型の場合は窒化膜と酸化膜１１からなる膜中のトラップ準位が、ＭＯＮＯＳ型の場合は窒化膜が、それぞれ電荷を蓄積する電荷蓄積部として機能する。
【０１１７】
また、以上の説明では、光電変換部３が半導体基板内に形成された例を説明したが、これに限らない。
【０１１８】
図９は、図１に示す固体撮像素子の画素部の別の構成例を示す断面模式図である。図９に示す画素部は、図２に示す画素部のＰ型不純物層９及び光電変換部３の代わりにＮ型不純物層３’を設けた構成になっている。Ｎ型不純物層３’は、書き込みトランジスタＷＴのソース領域として機能する。
【０１１９】
半導体基板上方には、画素部毎に分離された画素電極２４が形成されている。画素電極２４上には光電変換膜２１が形成され、光電変換膜２１上には対向電極２２が形成されている。対向電極２２上には入射光に対して透明な保護膜２３が形成されている。
【０１２０】
対向電極２２は、入射光を透過する導電性材料（例えば、ＩＴＯ等のような金属化合物や非常に薄い金属膜等）で構成されており、全ての画素部で共通の一枚構成となっている。光電変換膜２１は、入射光に応じて電荷を発生する有機又は無機の光電変換材料を含んで構成された膜であり、全ての画素部で共通の一枚構成となっている。光電変換膜２１としては、例えばアモルファスシリコン、ＣＩＧＳ（銅−インジウム−ガリウム−セレン）系材料等を用いることができる。
【０１２１】
なお、対向電極２２及び光電変換膜２１は、画素部１００毎に分離した構成としても良い。対向電極２２については、例えば、矩形の電極を共通配線した構造としても良い。
【０１２２】
Ｎ型不純物層３’は、アルミニウム等の導電性材料からなるプラグ１３を介して画素電極２４と接続されており、これにより、光電変換膜２１との電気的接続がなされている。
【０１２３】
このように構成された固体撮像素子では、露光期間が開始されると、露光期間中に光電変換膜２１で発生した電荷が画素電極２４、プラグ１３を通ってＮ型不純物層３’に移動する。そして、Ｎ型不純物層３’に移動した電荷が、酸化膜１１を通過してフローティングゲートＦＧへと注入される。
【０１２４】
このように、光電変換部が半導体基板上方に積層された構成の固体撮像素子であっても、上述したような効果を得ることができる。図９に示した構成によれば、光電変換部が読み出し部の上方に設けられているため、開口部を広く取ることができ、感度を向上させることができる。したがって、特に低照度において、高画質の画像を提供することが可能になる。
【０１２５】
なお、以上の説明では、取り扱い電荷（撮像信号として取り出す電荷）が電子の場合を想定しているが、取り扱い電荷が正孔の場合でも考え方は一緒である。取り扱い電荷が正孔の場合には、図面においてＮ領域とＰ領域を入れ替え、各部に印加する電圧の極性を逆にすれば良い。
【図面の簡単な説明】
【０１２６】
【図１】本発明の実施形態を説明するための固体撮像素子の概略構成を示す模式図
【図２】図１に示す画素部の概略構成を示す断面模式図
【図３】図１に示す画素部の等価回路図
【図４】図１に示す固体撮像素子の静止画撮像モード時の駆動方法を説明するためのタイミングチャート
【図５】図１に示す固体撮像素子の動画撮像モード時の駆動方法を説明するためのタイミングチャート
【図６】図４に示す固体撮像素子の静止画撮像モード時の駆動方法の変形例を説明するためのタイミングチャート
【図７】図６に示す静止画撮像モード時の駆動方法の変形例を説明するためのタイミングチャート
【図８】図５に示す動画撮像モード時の駆動方法の変形例を説明するためのタイミングチャート
【図９】図１に示す固体撮像素子の画素部の別の構成例を示す断面模式図
【符号の説明】
【０１２７】
３    光電変換部
１００  画素部
ＷＴ  書き込みトランジスタ
ＷＧ  書き込みコントロールゲート
ＷＤ  書き込みドレイン
ＲＴ  読み出しトランジスタ
ＲＧ  読み出しコントロールゲート
ＲＤ  読み出しドレイン
ＦＧ  フローティングゲート
【図１】
2010093550.tif 000003
【図２】
2010093550.tif 000004
【図３】
2010093550.tif 000005
【図４】
2010093550.tif 000006
【図５】
2010093550.tif 000007
【図６】
2010093550.tif 000008
【図７】
2010093550.tif 000009
【図８】
2010093550.tif 000010
【図９】
2010093550.tif 000011