(57)【要約】【課題】ピニング層の不純物濃度分布を深さ方向に急峻に形成して、暗電流を十分に抑制することを可能にする。【解決手段】第１基板１１上に堆積層からなるＰ型半導体層もしくはＮ型半導体層でピニング層１２を形成する工程と、前記ピニング層１２上に半導体層１３を形成する工程と、前記半導体層１３に入射光を光電変換して電気信号を得る光電変換部２１を形成する工程と、前記半導体層１３上に画素部のトランジスタと該画素部の周辺に配置される周辺回路部のトランジスタを形成した後、前記半導体層１３上に配線部１４を形成する工程と、前記配線部１４上に第２基板１５を張り合わせる工程と、前記第２基板を張り合わせた後に前記第１基板１１を除去する工程を有する。【選択図】図１
2010093229.tif 000002
【特許請求の範囲】
【請求項１】
第１基板上に堆積層からなるＰ型半導体層もしくはＮ型半導体層でピニング層を形成する工程と、
前記ピニング層上に半導体層を形成する工程と、
前記半導体層に入射光を光電変換して電気信号を得る光電変換部を形成する工程と、
前記半導体層上に画素部のトランジスタと該画素部の周辺に配置される周辺回路部のトランジスタを形成した後、前記半導体層上に配線部を形成する工程と、
前記配線部上に第２基板を張り合わせる工程と、
前記第２基板を張り合わせた後に前記第１基板を除去する工程を有する
固体撮像装置の製造方法。
【請求項２】
前記第１基板はエピタキシャル成長基板である
請求項１記載の固体撮像装置の製造方法。
【請求項３】
前記第１基板は、バルクのシリコン基板を用いる
請求項１記載の固体撮像装置の製造方法。
【請求項４】
前記Ｐ型半導体層もしくはＮ型半導体層は第１基板にエピタキシャル成長された層である
請求項１記載の固体撮像装置の製造方法。
【請求項５】
前記第１基板にエピタキシャル成長されたＰ型半導体層もしくはＮ型半導体層は第１基板と格子整合した臨界膜厚以下の層である
請求項４記載の固体撮像装置の製造方法。
【請求項６】
前記第１基板と格子整合した臨界膜厚以下の層であるＰ型半導体層もしくはＮ型半導体層はＰ型シリコンもしくはＮ型シリコンである
請求項５記載の固体撮像装置の製造方法。
【請求項７】
前記Ｐ型不純物はホウ素であり、Ｎ型不純物はリンもしくはヒ素もしくはアンチモンである
請求項６記載の固体撮像装置の製造方法。
【請求項８】
前記Ｐ型シリコンもしくはＮ型シリコンは、ゲルマニウムもしくは炭素を含む
請求項６記載の固体撮像装置の製造方法。
【請求項９】
前記第１基板と格子整合した臨界膜厚以下の層であるＰ型半導体層もしくはＮ型半導体層はＰ型ＣｕＧａＩｎＳ系混晶もしくはＮ型ＣｕＧａＩｎＳ系混晶からなるカルコパイライト系化合物半導体である
請求項５記載の固体撮像装置の製造方法。
【請求項１０】
前記第１基板にエピタキシャル成長されたＰ型半導体層もしくはＮ型半導体層は第１基板上に徐々に格子定数を変化させた層である
請求項４記載の固体撮像装置の製造方法。
【請求項１１】
前記第１基板上に徐々に格子定数を変化させた層であるＰ型半導体層もしくはＮ型半導体層はＰ型ＳｉＧｅＣもしくはＮ型ＳｉＧｅＣである
請求項１０記載の固体撮像装置の製造方法。
【請求項１２】
前記Ｐ型不純物はＢであり、Ｎ型不純物はＰもしくはヒ素もしくはアンチモンである
請求項１１記載の固体撮像装置の製造方法。
【請求項１３】
前記第１基板上に徐々に格子定数を変化させた層であるＰ型半導体層もしくはＮ型半導体層はＰ型ＣｕＧａＩｎＳ系混晶もしくはＮ型ＣｕＧａＩｎＳ系混晶からなるカルコパイライト系化合物半導体である
請求項１０記載の固体撮像装置の製造方法。
【請求項１４】
前記ピニング層上に形成された半導体層はエピタキシャル成長層である
請求項１記載の固体撮像装置の製造方法。
【請求項１５】
前記第１基板を除去する工程で、前記第１基板を除去加工して前記ピニング層を露出させるときに、
前記第１基板の除去加工を停止させる終点検知に前記ピニング層を用いる
請求項１記載の固体撮像装置の製造方法。
【請求項１６】
前記ピニング層を形成する工程は、
前記第１基板上に、第１不純物ドープ層、ノンドープ層からなるバッファ層、前記第１不純物ドープ層の不純物濃度よりも低い濃度のピニング層になる第２不純物ドープ層を順に積層する工程を有し、
前記第１基板を除去する工程は、
前記第１不純物ドープ層をストッパ層にして前記第１基板を除去する工程を有し、
前記第１基板を除去した後、
前記第１不純物ドープ層、前記バッファ層を除去して前記第２不純物ドープ層を露出させて前記第２不純物ドープ層をピニング層とする
請求項１記載の固体撮像装置の製造方法。
【請求項１７】
前記ピニング層を形成する工程は、
前記第１基板上に、第１不純物ドープ層、前記第１不純物ドープ層の不純物濃度よりも低い濃度のピニング層になる第２不純物ドープ層を順に積層する工程を有し、
前記第１基板を除去する工程は、
前記第１不純物ドープ層をストッパ層にして前記第１基板を除去する工程を有し、
前記第１基板を除去した後、
前記第１不純物ドープ層を除去して前記第２不純物ドープ層を露出させて前記第２不純物ドープ層をピニング層とする
請求項１記載の固体撮像装置の製造方法。
【請求項１８】
支持基板と、
前記支持基板上に形成された配線部と、
前記配線部上に形成されていて、入射光を光電変換して電気信号を得る光電変換部を備えた画素部と前記画素部の周辺に形成された周辺回路部を有する半導体層と、
前記半導体層上に堆積層で形成されていて、Ｐ型半導体層もしくはＮ型半導体層からなるピニング層を有する
固体撮像装置。
【請求項１９】
基板と、
前記基板上に堆積層で形成されたＰ型半導体層もしくはＮ型半導体層からなるピニング層と、
前記ピニング層上に形成された半導体層を有する
固体撮像装置の製造基板。
【請求項２０】
前記ピニング層は、ゲルマニウムもしくは炭素を含む
請求項１９記載の固体撮像装置の製造基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置の製造方法、固体撮像装置および固体撮像装置の製造基板に関するものである。
【背景技術】
【０００２】
現在の固体撮像素子は、フォトダイオードの入射光が入射される側に配線層が形成され、配線層側からフォトダイオードに入射光が照射される表面照射型のＣＭＯＳセンサが一般的である。
しかし、微細化が進むにつれ、配線ピッチが狭くなり、多層化も進むため、配線層が厚くなる。その結果、入射光をフォトダイオードに導く集光レンズとフォトダイオードとの距離が拡大し、斜め入射した光がフォトダイオードに届きにくくなる。
【０００３】
これを改善した固体撮像装置として、裏面照射型固体撮像素子がある（例えば、特許文献１参照。）。裏面照射型固体撮像素子では、斜め光に対する実効開口率が１００％であり、感度が向上される。
【０００４】
図９（１）に示すように、裏面照射型固体撮像素子には、絶縁層（ＢＯＸ層）１１２上に活性層１１３を有するＳＯＩ基板１１０が用いられる。
次に、図９（２）に示すように、イオン注入法によってＳＯＩ層である活性層１１３の下部に暗電流抑制のためのピニング層１１４を形成する。
次に、図９（３）に示すように、活性層１１３にフォトダイオード１２１を形成する。また、図示はしていないが、画素部のトランジスタ、周辺回路のトランジスタ等を形成する。さらに、配線（図示せず）および層間絶縁膜（図示せず）を積層して配線部１３１を形成する。
その後、図９（４）に示すように、配線部１３１側に支持基板１４０を張り合わせる。
次に、図９（５）に示すように、ＳＯＩ基板１１０を反転させ、ＳＯＩ基板１１０の基板部分１１１を研削し、図９（６）に示すように、絶縁層１１２を露出させる。この絶縁層１１２にて裏面研削の終点検知を行う。
【０００５】
次いで図１０（７）に示すように、上記絶縁層１１２（前記図９（６）参照）を除去して、上記ピニング層１１４が形成された活性層１１３を露出させる。
その後図１０（８）に示すように、上記活性層１１３上にカラーフィルター層１５１を形成し、さらに集光レンズ１５３を形成する。
【０００６】
しかし、イオン注入で活性層１１３下部に暗電流抑制のためのピニング層１１４を形成する際に、ドーパント濃度の深さ方向分布を急峻に形成できないため、暗電流の抑制が十分にできていなかった。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−１４２２２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
解決しようとする問題点は、ピニング層の不純物濃度分布を深さ方向に急峻に形成することが困難なため、暗電流を十分に抑制できない点である。
【０００９】
本発明は、ピニング層の不純物濃度分布を深さ方向に急峻に形成して、暗電流を十分に抑制することを可能にする。
【課題を解決するための手段】
【００１０】
本発明の固体撮像装置の製造方法は、第１基板上に堆積層からなるＰ型半導体層もしくはＮ型半導体層でピニング層を形成する工程と、前記ピニング層上に半導体層を形成する工程と、前記半導体層に入射光を光電変換して電気信号を得る光電変換部を形成する工程と、前記半導体層上に画素部のトランジスタと該画素部の周辺に配置される周辺回路部のトランジスタを形成した後、前記半導体層上に配線部を形成する工程と、前記配線部上に第２基板を張り合わせる工程と、前記第２基板を張り合わせた後に前記第１基板を除去する工程を有する。
【００１１】
本発明の固体撮像装置の製造方法では、堆積層からなるＰ型半導体層もしくはＮ型半導体層でピニング層を形成することから、ピニング層の深さ方向の不純物濃度分布は急峻な濃度勾配を有するものとなる。また、第１基板に安価なバルクシリコン基板を用いることができるので、低コストでの製造が可能になる。
【００１２】
本発明の固体撮像装置は、支持基板と、前記支持基板上に形成された配線部と、前記配線部上に形成されていて、入射光を光電変換して電気信号を得る光電変換部を備えた画素部と前記画素部の周辺に形成された周辺回路部を有する半導体層と、前記半導体層上に堆積層で形成されていて、Ｐ型半導体層もしくはＮ型半導体層からなるピニング層を有する。
【００１３】
本発明の固体撮像装置では、ピニング層が堆積層からなるＰ型半導体層もしくはＮ型半導体層で形成されていることから、ピニング層の深さ方向の不純物濃度分布は急峻な濃度勾配を有するものとなっている。
【００１４】
本発明の固体撮像装置の製造基板は、基板と、前記基板上に堆積層で形成されたＰ型半導体層もしくはＮ型半導体層からなるピニング層と、前記ピニング層上に形成された半導体層を有する。
【００１５】
本発明の固体撮像装置の製造基板では、ピニング層が堆積層からなるＰ型半導体層もしくはＮ型半導体層で形成されていることから、ピニング層の深さ方向の不純物濃度分布は急峻な濃度勾配を有するものとなっている。
【発明の効果】
【００１６】
本発明の固体撮像装置の製造方法は、ピニング層が深さ方向に急峻な濃度勾配を有するので、暗電流を十分に抑制することができる。
【００１７】
本発明の固体撮像装置は、ピニング層が深さ方向に急峻な濃度勾配を有するので、暗電流を十分に抑制することができる。
【００１８】
本発明の固体撮像装置の製造基板は、ピニング層が深さ方向に急峻な濃度勾配を有するので、この製造基板を用いて形成された固体撮像装置は、暗電流を十分に抑制することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１の実施の形態（固体撮像装置の製造方法の第１例）を示した製造工程断面図である。
【図２】本発明の第１の実施の形態（固体撮像装置の製造方法の第１例）を示した製造工程断面図である。
【図３】インパクトイオン化による雪崩現象を示す図である。
【図４】本発明の第１の実施の形態（固体撮像装置の製造方法の第２例）を示した製造工程断面図である。
【図５】本発明の第１の実施の形態（固体撮像装置の製造方法の第３例）を示した製造工程断面図である。
【図６】本発明の第２の実施の形態（固体撮像装置の一構成例）を示した概略斜視断面図である。
【図７】本発明の固体撮像装置を適用した一撮像装置例を示したブロック図である。
【図８】本発明の第３の実施の形態（固体撮像装置の製造基板の一構成例）を示した概略構成断面図である。
【図９】従来の固体撮像装置の製造工程の一例を示した製造工程断面図である。
【図１０】従来の固体撮像装置の製造工程の一例を示した製造工程断面図である。
【発明を実施するための形態】
【００２０】
以下、発明を実施するための最良の形態（以下、実施の形態とする）について説明する。
【００２１】
＜１．第１の実施の形態＞
［固体撮像装置の製造方法の第１例］
本発明の第１の実施の形態（固体撮像装置の製造方法の第１例）を、図１および図２の製造工程断面図によって説明する。図１および図２の製造工程図は、本発明の固体撮像装置の製造方法の主要部を模式的に示した図面である。また、ここで説明される固体撮像装置は、裏面照射型の固体撮像装置である。
【００２２】
図１（１）に示すように、第１基板１１に、例えばバルクのシリコン基板を用いる。もちろん、シリコン基板上にシリコンエピタキシャル成長層を形成したエピタキシャル成長基板を用いることもできる。
【００２３】
次に、図１（２）に示すように、上記第１基板１１上にＰ型半導体層もしくはＮ型半導体層でピニング層１２を形成する。このＰ型半導体層もしくはＮ型半導体層は、Ｐ型不純物もしくはＮ型不純物がドーピングされた半導体層で形成され、例えばエピタキシャル成長によって形成される不純物ドープトエピタキシャル成長層で形成される。
また、上記第１基板１１にエピタキシャル成長されたＰ型半導体層もしくはＮ型半導体層は、上記第１基板１１と格子整合した臨界膜厚以下の層で形成される。
さらに、上記第１基板１１と格子整合した臨界膜厚以下の層であるＰ型半導体層もしくはＮ型半導体層は、Ｐ型シリコンもしくはＮ型シリコンである。
上記臨界膜厚ｈcは、MatthewsとBlakesleeの式、すなわち（１）式で表されることが知られている。
【００２４】
【数１】
2010093229.tif 000003
【００２５】
上記（１）式では、ｈcが臨界膜厚、ａeがエピタキシャル成長層の格子定数、ａsが基板の格子定数、ｆが格子不整合の絶対値の最大値｜（ａs−ａe）／ａe｜、γがポアソン比を表す。臨界膜厚以下であれば欠陥が発生せず、暗電流を効果的に抑制できる。
【００２６】
後に説明する光電変換部を構成するフォトダイオードは、ホール蓄積層がＰ型層で形成され、そのＰ型層に接合して深さ方向に信号電荷蓄積層のＮ型層が形成される。このような電子をキャリアとして用いる構成の光電変換部が形成される場合には、上記ピニング層１２にはＰ型不純物がドーピングされたＰ型半導体層を用いる。
また、上記光電変換部を構成するフォトダイオードは、ホールをキャリアとして用いる構成に形成されてもよい。この構成では、光電変換部の導電型が上記とは逆になり、それにともなって上記ピニング層１２にはＮ型不純物がドーピングされたＮ型半導体層を用いる。
上記Ｐ型不純物には例えばホウ素を用い、上記Ｎ型不純物には例えばリンもしくはヒ素もしくはアンチモンを用いる。
【００２７】
上記ピニング層１２の不純物濃度は、例えば１０19ａｔｏｍｓ／ｃｍ3のオーダーとする。例えば３×１０19ａｔｏｍｓ／ｃｍ3とする。この程度の濃度であれば、ピニング層１２中の不純物の拡散は抑制できる。したがって、ピニング層１２界面近傍での不純物濃度分布は急峻な状態が維持される。
そして、上記ピニング層１２は、例えば４００ｎｍの厚さに形成される。
【００２８】
上記ピニング層１２を形成するには、例えば枚葉式もしくはバッチ式のエピタキシャルＣＶＤ装置を用いる。チャンバ容積は例えば５Ｌ〜２０Ｌである。
以下、２００ｍｍウエハ用の枚葉式エピタキシャルＣＶＤ装置で上記ピニング層１２を形成する成膜条件の一例を説明する。
【００２９】
まず、Ｐ型不純物のホウ素がIn-situドーピングされたドープトシリコンエピタキシャル成長層でピニング層１２を形成する一例を説明する。
エピタキシャル成長の原料ガスに、例えば、ジクロロシラン（ＤＣＳ）、ジボラン（Ｂ2Ｈ6（１％に水素（Ｈ2）で希釈））、塩化水素（ＨＣｌ）、水素（Ｈ2）を用いた。
上記ジクロロシランの供給流量は、例えば５０ｃｍ3／ｍｉｎ〜５００ｃｍ3／ｍｉｎとした。
上記ジボランの供給流量は、例えば５ｃｍ3／ｍｉｎ〜２００ｃｍ3／ｍｉｎとした。
上記塩化水素の供給流量は、例えば１５ｃｍ3／ｍｉｎ〜２００ｃｍ3／ｍｉｎとした。
上記水素の供給流量は、例えば１０Ｌ／ｍｉｎ〜３０Ｌ／ｍｉｎとした。
そして、エピタキシャル成長雰囲気の圧力を例えば１．３３ｋＰａ、エピタキシャル成長温度を例えば７５０℃に設定した。
【００３０】
次に、Ｎ型不純物のリンがIn-situドーピングされたシリコンからなる半導体層でピニング層１２を形成する一例を説明する。
エピタキシャル成長の原料ガスに、例えば、ジクロロシラン（ＤＣＳ）、ホスフィン（ＰＨ3）（１％に水素（Ｈ2）で希釈））、水素（Ｈ2）を用いた。
上記ジクロロシランの供給流量は、例えば５０ｃｍ3／ｍｉｎ〜５００ｃｍ3／ｍｉｎとした。
上記ホスフィンの供給流量は、例えば５ｃｍ3／ｍｉｎ〜２００ｃｍ3／ｍｉｎとした。
上記水素の供給流量は、例えば１０Ｌ／ｍｉｎ〜３０Ｌ／ｍｉｎとした。
そして、エピタキシャル成長雰囲気の圧力を例えば１０１ｋＰａ、エピタキシャル成長温度を例えば７５０℃〜８００℃に設定した。
【００３１】
次に、Ｎ型不純物のヒ素がIn-situドーピングされたドープトシリコンエピタキシャル成長層でピニング層１２を形成する一例を説明する。
エピタキシャル成長の原料ガスに、例えば、ジクロロシラン（ＤＣＳ）、アルシン（ＡｓＨ3）（１％に水素（Ｈ2）で希釈））、水素（Ｈ2）を用いた。
上記ジクロロシランの供給流量は、例えば５０ｃｍ3／ｍｉｎ〜５００ｃｍ3／ｍｉｎとした。
上記アルシンの供給流量は、例えば５ｃｍ3／ｍｉｎ〜２００ｃｍ3／ｍｉｎとした。
上記水素の供給流量は、例えば１０Ｌ／ｍｉｎ〜３０Ｌ／ｍｉｎとした。
そして、エピタキシャル成長雰囲気の圧力を例えば１０１ｋＰａ、エピタキシャル成長温度を例えば６５０℃〜７５０℃に設定した。
また、上記第１基板１１と格子整合した臨界膜厚以下の層であるＰ型半導体層もしくはＮ型半導体層は、Ｐ型ＳｉＧｅＣもしくはＮ型ＳｉＧｅＣで形成することもできる。
【００３２】
また、上記第１基板１１と格子整合した臨界膜厚以下の層であるＰ型半導体層もしくはＮ型半導体層は、Ｐ型ＣｕＧａＩｎＳ系混晶もしくはＮ型ＣｕＧａＩｎＳ系混晶からなるカルコパイライト系化合物半導体で形成することもできる。また、上記Ｐ型半導体層もしくはＮ型半導体層には、Ｐ型ＣｕＡｌＧａＩｎＳ系混晶もしくはＮ型ＣｕＡｌＧａＩｎＳ系混晶、Ｐ型ＣｕＡｌＧａＩｎＳＳｅ系混晶もしくはＮ型ＣｕＡｌＧａＩｎＳＳｅ系混晶等も用いることができる。
例えば、上記第１基板１１がシリコン基板の場合、例えば、ＣｕＧａ0.52Ｉｎ0.48Ｓ2、ＣｕＡｌ0.24Ｇａ0.23Ｉｎ0.53Ｓ2、ＣｕＡｌ0.36Ｇａ0.64Ｓ1.28Ｓｅ0.72等が格子整合する。
また、上記第１基板１１がＧａＡｓ基板の場合、例えば、Ｇａ0.52Ｉｎ0.48Ｐ、Ａｌ0.53Ｉｎ0.47Ｐ等が格子整合し、これらを上記Ｐ型半導体層もしくはＮ型半導体層に用いることもできる。
さらに、上記第１基板１１がＩｎＰ基板の場合、例えば、Ｇａ0.47Ｉｎ0.53Ａｓ、Ａｌ0.47Ｉｎ0.53Ａｓ等が格子整合し、これらを上記Ｐ型半導体層もしくはＮ型半導体層に用いることもできる。
【００３３】
さらに、上記第１基板１１にエピタキシャル成長されたＰ型半導体層もしくはＮ型半導体層は、上記第１基板１１上に徐々に格子定数を変化させた層であってもよい。
上記第１基板１１上に徐々に格子定数を変化させた層であるＰ型半導体層もしくはＮ型半導体層は、Ｐ型ＳｉＧｅＣもしくはＮ型ＳｉＧｅＣで形成することができる。
このＰ型不純物には例えばホウ素を用い、このＮ型不純物には例えばリンもしくはヒ素もしくはアンチモンを用いる。
【００３４】
または、上記第１基板１１上に徐々に格子定数を変化させた層であるＰ型半導体層もしくはＮ型半導体層は、Ｐ型ＣｕＧａＩｎＳ系混晶もしくはＮ型ＣｕＧａＩｎＳ系混晶等からなるカルコパイライト系化合物半導体で形成してもよい。
【００３５】
例えば、上記ピニング層１２には、シリコン（Ｓｉ）にゲルマニウムおよび炭素の両方もしくは一方がドーピングされたものを用いる。このように、ピニング層１２中にゲルマニウムおよび炭素の両方もしくは一方を含むことで、後に説明する第１基板１１を除去する工程で、ピニング層１２のストッパ層としての機能をさらに高めることができる。
例えばピニング層１２に炭素（Ｃ）がドーピングされていることで、炭化シリコンが形成され、これによって研磨やエッチングがピニング層１２表面で停止しやすくなる。
また例えばピニング層１２にゲルマニウムがドーピングされていても同様であり、シリコンゲルマニウムが形成され、これによって研磨やエッチングがピニング層１２表面で停止しやすくなる。
すなわち、第１基板１１を除去する研磨やエッチングでピニング層１２が研磨やエッチングされるのを防ぐことができる。
【００３６】
次に、Ｐ型不純物のホウ素がIn-situドーピングされたシリコンゲルマニウムからなる半導体層でピニング層１２を形成する一例を説明する。
エピタキシャル成長の原料ガスに、例えば、ジクロロシラン（ＤＣＳ）、ジボラン（Ｂ2Ｈ6（１％に水素（Ｈ2）で希釈））、ゲルマン（ＧｅＨ4）、水素（Ｈ2）を用いた。
上記ジクロロシランの供給流量は、例えば５０ｃｍ3／ｍｉｎ〜５００ｃｍ3／ｍｉｎとした。
上記ジボランの供給流量は、例えば５ｃｍ3／ｍｉｎ〜２００ｃｍ3／ｍｉｎとした。
上記ゲルマンの供給流量は、例えば５ｃｍ3／ｍｉｎ〜２００ｃｍ3／ｍｉｎとした。
上記水素の供給流量は、例えば１０Ｌ／ｍｉｎ〜３０Ｌ／ｍｉｎとした。
そして、エピタキシャル成長雰囲気の圧力を例えば１．３３ｋＰａ、エピタキシャル成長温度を例えば６５０℃〜７５０℃に設定した。
【００３７】
次に、Ｐ型不純物のホウ素がIn-situドーピングされた炭化シリコンからなる半導体層でピニング層１２を形成する一例を説明する。
エピタキシャル成長の原料ガスに、例えば、ジクロロシラン（ＤＣＳ）、ジボラン（Ｂ2Ｈ6（１％に水素（Ｈ2）で希釈））、モノメチルシラン（ＳｉＨ3ＣＨ）、水素（Ｈ2）を用いた。
上記ジクロロシランの供給流量は、例えば５０ｃｍ3／ｍｉｎ〜５００ｃｍ3／ｍｉｎとした。
上記ジボランの供給流量は、例えば５ｃｍ3／ｍｉｎ〜２００ｃｍ3／ｍｉｎとした。
上記モノメチルシランの供給流量は、例えば５ｃｍ3／ｍｉｎ〜２００ｃｍ3／ｍｉｎとした。
上記水素の供給流量は、例えば１０Ｌ／ｍｉｎ〜３０Ｌ／ｍｉｎとした。
そして、エピタキシャル成長雰囲気の圧力を例えば１．３３ｋＰａ、エピタキシャル成長温度を例えば６５０℃〜７５０℃に設定した。
【００３８】
次に、上記ピニング層１２上に半導体層１３を形成する。この半導体層１３は、エピタキシャル成長によって形成された半導体層で形成される。例えばエピタキシャル成長されたシリコン層で形成される。
【００３９】
ここで２００ｍｍウエハ用の枚葉式エピタキシャルＣＶＤ装置を用いて、上記半導体層１３をエピタキシャル成長されたシリコン層で形成する成膜条件の一例を以下に説明する。
エピタキシャル成長の原料ガスに、例えば、モノシラン（ＳｉＨ4）と水素（Ｈ2）を用いた。
上記モノシランの供給流量は、例えば５０ｃｍ3／ｍｉｎ〜５００ｃｍ3／ｍｉｎとした。
上記水素の供給流量は、例えば１０Ｌ／ｍｉｎ〜３０Ｌ／ｍｉｎとした。
そして、エピタキシャル成長雰囲気の圧力を例えば１．３３ｋＰａ、エピタキシャル成長温度を例えば７５０℃に設定した。
【００４０】
なお、上記ピニング層１２、半導体層１３を形成する一例では、２００ｍｍウエハ用の枚葉式エピタキシャルＣＶＤ装置の他に以下のようなエピタキシャルＣＶＤ装置を用いることができる。例えば、３００ｍｍウエハ用の枚葉式エピタキシャルＣＶＤ装置、２００ｍｍウエハ用のバッチ式エピタキシャルＣＶＤ装置、３００ｍｍウエハ用のバッチ式エピタキシャルＣＶＤ装置等である。すなわち、枚葉式、バッチ式、またウエハ径を問わず、エピタキシャルＣＶＤ装置を用いることができる。これらのエピタキシャルＣＶＤ装置は、チャンバ容積に対応（例えば比例）させて、上記プロセスガス流量を変更することで成膜することが可能となる。
また、上記ピニング層１２は、後の熱工程後に、その界面でのドーパントの濃度が、例えば１×１０16ａｔｏｍｓ／ｃｍ3であることが望ましい。このような濃度とすることで、特に青色波長で光電変換される電荷を効果的に蓄積することができる。
また、この半導体層１３は、上記ピニング層１２と格子整合した臨界膜厚以下の層で形成されてもよい。例えばＳｉＧｅＣもしくはＣｕＧａＩｎＳ系混晶もしくはＣｕＡｌＧａＩｎＳ系混晶もしくはＣｕＡｌＧａＩｎＳＳｅ系混晶等も用いることができる。
また、この半導体層１３は、上記ピニング層１２上に徐々に格子定数を変化させた層で形成されてもよい。例えばＳｉＧｅＣもしくはＣｕＧａＩｎＳ系混晶もしくはＣｕＡｌＧａＩｎＳ系混晶もしくはＣｕＡｌＧａＩｎＳＳｅ系混晶等も用いることができる。
【００４１】
上記Ｐ型半導体層もしくはＮ型半導体層を、Ｐ型ＣｕＧａＩｎＳ系混晶もしくはＮ型ＣｕＧａＩｎＳ系混晶からなるカルコパイライト系化合物半導体で形成する方法には以下のような方法がある。例えば、エピタキシャル成長法には、分子線エピタキシー法（ＭＢＥ：Molecular Beam Epitaxy）、有機金属気相成長法(ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition)、液相エピタキシー法（ＬＰＥ：Liquid Phase Epitaxy）などがあり、基本的にいかなる成膜方法であっても良い。
【００４２】
例えば、ＭＯＣＶＤ成長方法による製造方法では、原料ガスには以下の有機金属を用いる。一例として、Ｃｕにはアセチルアセトン銅（Ｃｕ(Ｃ5Ｈ7Ｏ2)2)、Ｇａにはトリメチルガリウム（Ｇａ（ＣＨ3）3）、Ｉｎにはトリメチルインジウム（Ｉｎ（ＣＨ3）3）、Ｓにはジメチルスルフィド（Ｓ（ＣＨ3）2）を用いる。
基板温度は、熱分解が可能となる４００℃〜１０００℃の範囲になる。
また、ＭＢＥ成長方法では、Ｃｕ、Ｇａ、Ｉｎ、Ｓの各単体原料をクヌーセンセルに入れて、これらを適切な温度に加熱することで各分子線を基板上に照射させることで結晶成長させる。
さらにガスソースＭＢＥのように、一部の原料にガスソースを用いてもよい。例えば、Ｓ原料として硫化水素（Ｈ2Ｓ）を使ってもよい。
【００４３】
次に、図１（３）に示すように、上記半導体層１３に、入射光を光電変換して電気信号を得る光電変換部２１を形成する。
【００４４】
また、図示はしていないが、上記半導体層１３に、上記光電変換部２１が形成される画素部のトランジスタ、この画素部周辺に形成される周辺回路部のトランジスタ等も形成される。
さらに、上記半導体層１３上に配線部１４を形成する。この配線部１４は、詳細を図示はしていないが、例えば、複数の配線からなる配線層が、層間絶縁膜を介して多層に積層され、配線層間の配線の接続にはコンタクトホール内に形成されたプラグが用いられている構成である。
上記層間絶縁膜には、酸化シリコン膜を用いる。そして、最上層の層間絶縁膜の表面は平坦化されていることが好ましい。
【００４５】
次に、図１（４）に示すように、上記配線部１４上に第２基板１５を張り合わせる。
上記配線部１４の最表面が平坦に形成された層間絶縁膜となっている。この層間絶縁膜は、例えば酸化シリコン膜で形成されている。この酸化シリコン膜表面と、シリコン基板で形成される第２基板１５表面とを張り合わせる。
【００４６】
次に、図１（５）に示すように、上記第１基板１１と上記第２基板１５の位置を反転させる。
【００４７】
次に、図１（６）に示すように、上記第１基板１１（前記図１（５）参照）を除去して、上記ピニング層１２を露出させる。上記除去加工は、例えば、研削によって行う。または第１基板１１のほとんどを研削によって除去した後、残りの第１基板１１を研磨もしくはエッチング、または研磨とエッチングによって除去する。研磨またはエッチングによって除去することで、鏡面加工が可能になる。
また、上記ピニング層１２中にゲルマニウムもしくは炭素を含ませることで、第１基板１１を除去する工程で、ピニング層１２がストッパ層としての機能をさらに高めることができる。
よって、上記ピニング層１２を第１基板１１の除去加工を停止させる終点検知に用いることができる。
【００４８】
次に、図２（７）に示すように、上記ピニング層１２上にカラーフィルター層３１（３１Ｒ）、３１（３１Ｇ）、３１（３１Ｂ）を形成する。通常、カラー画像を得る場合には、Ｒ（赤色）Ｇ（緑色）Ｂ（青色）の３色の上記カラーフィルター層３１を形成する。もちろん補色のカラーフィルター層を用いることもできる。
さらに、上記カラーフィルター層３１上に、入射光を光電変換部２１に導く集光レンズ３３が形成される。
このようにして、裏面照射型の固体撮像装置１が完成する。
上記第１基板１１やピニング層１２や半導体層１３はエピタキシャル層を用いたが、多結晶層もしくはアモルファス層を用いても良い。
【００４９】
上記固体撮像装置の製造方法では、ピニング層１２を堆積層からなるＰ型半導体層もしくはＮ型半導体層で形成することから、ピニング層１２の深さ方向の不純物濃度分布は急峻な濃度勾配を有するものとなる。よって、暗電流を十分に抑制することができる。また、第１基板１１にＳＯＩ基板よりも安価なバルクのシリコン基板を用いることから、安価な固体撮像装置１を提供することができる。
【００５０】
また、従来のようにイオン注入によりピニング層を形成した場合にはピニング層が厚くなってしまっていたが、本発明のように、堆積層からなるＰ型半導体層もしくはＮ型半導体層でピニング層１２を形成することからピニング層を薄くすることができる。このため、集光レンズ３３から光電変換部２１までの入射光の光路を短くすることができる。
よって、集光特性が向上し、またピニング層１２での光吸収が抑制されるので、感度の向上も図れる。
【００５１】
上記説明した製造方法では、ピニング層１２を形成する際に、ホウ素（Ｂ）をドープしたエピタキシャル成長層を用いている。この場合、アルカリ系薬液によるシリコン（Ｓｉ）エッチングによる十分な選択性確保に必要なホウ素（Ｂ）濃度は１×１０19／ｃｍ3程度である。このホウ素濃度のままピニング層１２として用いる場合、ホウ素（Ｂ）が高濃度に存在しているため、図３に示すように、ピニング層１２と光電変換部が形成される半導体層１３とのＰ／Ｎ界面電界の濃度が高くなりすぎて、インパクトイオン化による雪崩現象により、暗電流が増加する懸念がある。逆にピニング層１２として適切な１×１０17／ｃｍ3〜１×１０18／ｃｍ3の濃度のホウ素（Ｂ）ではシリコン（Ｓｉ）エッチング時の加工選択性が不十分である。その両方を解決する製造方法を、以下に説明する。
【００５２】
［固体撮像装置の製造方法の第２例］
本発明の第１の実施の形態（固体撮像装置の製造方法の第２例）を、図４の製造工程断面図によって説明する。図４の製造工程図は、本発明の固体撮像装置の製造方法の主要部を模式的に示した図面である。また、ここで説明される固体撮像装置は、裏面照射型の固体撮像装置である。
【００５３】
図４（１）に示すように、第１基板１１に、例えばバルクのシリコン基板を用いる。もちろん、シリコン基板上にシリコンエピタキシャル成長層を形成したエピタキシャル成長基板を用いることもできる。
次に、上記第１基板１１上に、第１不純物ドープ層７１、ノンドープ層からなるバッファ層７２、上記第１不純物ドープ層７１よりも低濃度の第２不純物ドープ層７３を順に形成する。
上記第１不純物ドープ層７１は、例えばＰ型不純物をドープした半導体層で形成される。例えば、シリコンを研磨加工した際に終点検知となる濃度のホウ素（Ｂ）がドープされたエピタキシャル成長層で形成される。上記ホウ素濃度は、加工選択性の観点から、１×１０19／ｃｍ3〜５×１０19／ｃｍ3とする。また膜厚は１μｍ以上３μｍ以下が望ましい。上記濃度範囲とすることで、シリコンとの十分な加工選択性が得られる。また、上記膜厚とすることで、シリコン加工時のストッパとなり得る。なお、３μｍよりも厚くしても、ストッパ機能は変わらないので、上限を３μｍとしている。
【００５４】
上記バッファ層７２は、例えば、ノンドープ・エピタキシャル成長層で形成される。このバッファ層７２の膜厚は３μｍ以下が望ましい。なお、３μｍよりも厚くしても、ストッパ機能は変わらないので、上限を３μｍとしている。
【００５５】
上記第２不純物ドープ層７３は、上記第１不純物ドープ層７１よりも低濃度のホウ素（Ｂ）がドープされたエピタキシャル成長層で形成される。ここで、前述したインパクトイオン化を防ぐ観点から、上記第２不純物ドープ層７３のホウ素（Ｂ）濃度は、１×１０17／ｃｍ3〜１×１０18／ｃｍ3、膜厚は１００ｎｍ〜５００ｎｍであることが望ましい。上記濃度範囲よりも濃度が低いと、ピニング効果が不十分になり、上記濃度よりも高いと、インパクトイオン化による雪崩減少が発生する可能性がある。
【００５６】
次に、上記第１不純物ドープ層７１、バッファ層７２、第２不純物ドープ層７３のエピタキシャル成長の具体的条件の一例を説明する。
上気エピタキシャル成長に使用する装置は、例えば、２００ｍｍ枚葉式エピタキシャルＣＶＤ装置であり、チャンバ容積は、例えば、５Ｌ−２０Ｌである。
【００５７】
上記第１不純物ドープ層７１のエピタキシャル成長条件は、圧力を１．３３ｋＰａ以上１０１．３ｋＰａ以下、成長温度を１０００℃以上１１５０℃以下に設定する。また、プロセスガスに、ジクロロシラン（ＳｉＨ2Ｃｌ2）、ジボラン（Ｂ2Ｈ6（５％Ｈ2希釈））、水素（Ｈ2）を用いる。それぞれの流量は、例えば、ＳｉＨ2Ｃｌ2を５００ｃｍ3／ｍｉｎ以上２０００ｃｍ3／ｍｉｎ以下、Ｂ2Ｈ6（５％Ｈ2希釈）を１ｃｍ3／ｍｉｎ以上１０ｓｃｍ3／ｍｉｎ以下、Ｈ2を１０Ｌ／ｍｉｎ以上３０Ｌ／ｍｉｎ以下とする。
【００５８】
また、上記バッファ層７２のエピタキシャル成長条件は、圧力を１．３３ｋＰａ以上１０１．３ｋＰａ以下、成長温度を１０００℃以上１１５０℃以下に設定する。また、プロセスガスに、ジクロロシラン（ＳｉＨ2Ｃｌ2）、ジボラン（Ｂ2Ｈ6（５％Ｈ2希釈））、水素（Ｈ2）を用いる。それぞれの流量は、例えば、ＳｉＨ2Ｃｌ2を５００ｃｍ3／ｍｉｎ以上２０００ｃｍ3／ｍｉｎ以下、Ｈ2を１０Ｌ／ｍｉｎ以上３０Ｌ／ｍｉｎ以下とする。
【００５９】
さらに、上記第２不純物ドープ層７３のエピタキシャル成長条件は、圧力を１．３３ｋＰａ以上１０１．３ｋＰａ以下、成長温度を１０００℃以上１１５０℃以下に設定する。また、プロセスガスに、ジクロロシラン（ＳｉＨ2Ｃｌ2）、水素（Ｈ2）を用いる。それぞれの流量は、例えば、ＳｉＨ2Ｃｌ2を５００ｃｍ3／ｍｉｎ以上２０００ｃｍ3／ｍｉｎ以下、Ｂ2Ｈ6（５％Ｈ2希釈）を０．０１ｃｍ3／ｍｉｎ以上０．１ｓｃｍ3／ｍｉｎ以下、Ｈ2を１０Ｌ／ｍｉｎ以上３０Ｌ／ｍｉｎ以下とする。
【００６０】
なお、シリコン（Ｓｉ）プリカーサガスは、上記ＳｉＨ2Ｃｌ2の代わりにＳｉＨ4もしくはＳｉＨＣｌ3もしくはＳｉＣｌ4を用いても構わない。
また、体積比からプロセスガス流量比を上記値とすることで、２００ｍｍバッチ式エピタキシャルＣＶＤ装置、３００ｍｍの枚葉、バッチ式エピタキシャルＣＶＤ装置にて実現することが可能である。
【００６１】
次に、上記第２不純物ドープ層７３上に半導体層１３を形成する。この半導体層１３は、エピタキシャル成長によって形成された半導体層で形成される。例えばエピタキシャル成長されたシリコン層で形成される。
【００６２】
ここで２００ｍｍウエハ用の枚葉式エピタキシャルＣＶＤ装置を用いて、上記半導体層１３をエピタキシャル成長されたシリコン層で形成する成膜条件の一例を以下に説明する。
エピタキシャル成長の原料ガスに、例えば、モノシラン（ＳｉＨ4）と水素（Ｈ2）を用いた。
上記モノシランの供給流量は、例えば５０ｃｍ3／ｍｉｎ〜５００ｃｍ3／ｍｉｎとした。
上記水素の供給流量は、例えば１０Ｌ／ｍｉｎ〜３０Ｌ／ｍｉｎとした。
そして、エピタキシャル成長雰囲気の圧力を例えば１．３３ｋＰａ、エピタキシャル成長温度を例えば７５０℃に設定した。
【００６３】
なお、上記第１不純物ドープ層７１、バッファ層７２、第２不純物ドープ層７３、半導体層１３を形成する一例では、２００ｍｍウエハ用の枚葉式エピタキシャルＣＶＤ装置の他に以下のようなエピタキシャルＣＶＤ装置を用いることができる。例えば、３００ｍｍウエハ用の枚葉式エピタキシャルＣＶＤ装置、２００ｍｍウエハ用のバッチ式エピタキシャルＣＶＤ装置、３００ｍｍウエハ用のバッチ式エピタキシャルＣＶＤ装置等である。すなわち、枚葉式、バッチ式、またウエハ径を問わず、エピタキシャルＣＶＤ装置を用いることができる。これらのエピタキシャルＣＶＤ装置は、チャンバ容積に対応（例えば比例）させて、上記プロセスガス流量を変更することで成膜することが可能となる。
また、ピニング層になる上記第２不純物ドープ層７３は、後の熱工程後に、その界面でのドーパントの濃度が、例えば１×１０16ａｔｏｍｓ／ｃｍ3となることが望ましい。このような濃度とすることで、特に青色波長で光電変換される電荷を効果的に蓄積することができる。
【００６４】
次に、図４（２）に示すように、上記半導体層１３に、入射光を光電変換して電気信号を得る光電変換部２１を形成する。
【００６５】
また、図示はしていないが、上記半導体層１３に、上記光電変換部２１が形成される画素部のトランジスタ、この画素部周辺に形成される周辺回路部のトランジスタ等も形成される。
さらに、上記半導体層１３上に配線部１４を形成する。この配線部１４は、詳細を図示はしていないが、例えば、複数の配線からなる配線層が、層間絶縁膜を介して多層に積層され、配線層間の配線の接続にはコンタクトホール内に形成されたプラグが用いられている構成である。
上記層間絶縁膜には、酸化シリコン膜を用いる。そして、最上層の層間絶縁膜の表面は平坦化されていることが好ましい。
【００６６】
次に、図４（３）に示すように、上記第１基板１１と上記配線部１４の位置を反転させた後、上記配線部１４側に第２基板１５を張り合わせる。このとき、上記配線部１４の最表面が平坦に形成された層間絶縁膜となっている。
なお、層間絶縁膜の表面が平坦化されていない場合には、図示したように、配線部１４の表面に層間絶縁膜７４を、例えば酸化シリコン膜で形成し、その表面を平坦化する。この層間絶縁膜７４表面と、シリコン基板で形成される第２基板１５表面とを張り合わせる。
【００６７】
次に、図４（４）に示すように、上記第１基板１１（前記図４（１）、（３）等参照）を除去し、第１不純物ドープ層７１を露出させる。この第１基板１１の除去には、例えば研削加工を用いる。いわゆる、裏面研削である。または第１基板１１のほとんどを研削によって除去した後、残りの第１基板１１を研磨もしくはエッチング、または研磨とエッチングによって除去する。例えば、エッチングは、アンモニア水を用いたシリコン（Ｓｉ）エッチングにより第１不純物ドープ層７１表面にてエッチング加工を停止させる。同様に、研磨（例えばＣＭＰ）の場合も、上記第１不純物ドープ層７１表面で研磨を停止させることができる。したがって、第１不純物ドープ層７１によって、第１基板１１の除去加工のバラつきを吸収することができる。
次に、残った上記第１不純物ドープ層７１を例えばフッ硝酸と酢酸の混合液を用いて選択的にエッチング除去する。そこで露出したバッファ層７２は、例えばＣＭＰによる仕上げ研磨にて除去する。図面では、バッファ層７２を除去する直前の状態を示した。
【００６８】
この結果、図４（５）に示すように、ピニング層１２となる第２不純物ドープ層７３が残され、露出される。
上記製造方法を行うことで、第１不純物ドープ層７１をストッパとした第１基板１１のシリコン（Ｓｉ）の選択的除去を可能にする。それとともに、ピニングに最適な不純物濃度を有する第２不純物ドープ層７３でピニング層１２を形成することができる。また、第１基板１１に安価なバルクシリコン基板を用いることが可能となる。
さらに、適切な濃度でピニング層１２を急峻な濃度プロファイルで形成することができるため、暗電流の効果的な抑制と感度低下の低減が可能となる。さらに、従来行っていたホウ素（Ｂ）のイオン注入工程を省略できる。
なお、上記第１不純物ドープ層７１中にゲルマニウムもしくは炭素を含ませることで、第１基板１１を除去する工程で、第１不純物ドープ層７１がストッパ層としての機能をさらに高めることができる。
【００６９】
次に、図４（６）に示すように、上記ピニング層１２上にカラーフィルター層３１（３１Ｒ）、３１（３１Ｇ）、３１（３１Ｂ）を形成する。通常、カラー画像を得る場合には、Ｒ（赤色）Ｇ（緑色）Ｂ（青色）の３色の上記カラーフィルター層３１を形成する。もちろん補色のカラーフィルター層を用いることもできる。
さらに、上記カラーフィルター層３１上に、入射光を各光電変換部２１に導く集光レンズ３３を形成する。
このようにして、裏面照射型の固体撮像装置１が完成する。
【００７０】
［固体撮像装置の製造方法の第３例］
本発明の第１の実施の形態（固体撮像装置の製造方法の第３例）を、図５の製造工程断面図によって説明する。図５の製造工程図は、本発明の固体撮像装置の製造方法の主要部を模式的に示した図面である。また、ここで説明される固体撮像装置は、裏面照射型の固体撮像装置である。
【００７１】
図５（１）に示すように、第１基板１１に、例えばバルクのシリコン基板を用いる。もちろん、シリコン基板上にシリコンエピタキシャル成長層を形成したエピタキシャル成長基板を用いることもできる。
次に、上記第１基板１１上に、第１不純物ドープ層７１、上記第１不純物ドープ層７１よりも低濃度の第２不純物ドープ層７３を順に形成する。
上記第１不純物ドープ層７１は、例えばＰ型不純物をドープした半導体層で形成される。例えば、シリコンを研磨加工した際に終点検知となる濃度のホウ素（Ｂ）がドープされたエピタキシャル成長層で形成される。上記ホウ素濃度は、加工選択性の観点から、１×１０19／ｃｍ3〜５×１０19／ｃｍ3とする。また膜厚は１μｍ以上３μｍ以下が望ましい。上記濃度範囲とすることで、シリコンとの十分な加工選択性が得られる。また、上記膜厚とすることで、シリコン加工時のストッパとなり得る。なお、３μｍよりも厚くしても、ストッパ機能は変わらないので、上限を３μｍとしている。
【００７２】
上記第２不純物ドープ層７３は、上記第１不純物ドープ層７１よりも低濃度のホウ素（Ｂ）がドープされたエピタキシャル成長層で形成される。ここで、前述したインパクトイオン化を防ぐ観点から、上記第２不純物ドープ層７３のホウ素（Ｂ）濃度は、１×１０17／ｃｍ3〜１×１０18／ｃｍ3、膜厚は１００ｎｍ〜５００ｎｍであることが望ましい。上記濃度範囲よりも濃度が低いと、ピニング効果が不十分になり、上記濃度よりも高いと、インパクトイオン化による雪崩減少が発生する可能性がある。
【００７３】
次に、上記第１不純物ドープ層７１、第２不純物ドープ層７３のエピタキシャル成長の具体的条件の一例は、上記第２例と同様である。
【００７４】
次に、上記第２不純物ドープ層７３上に半導体層１３を形成する。この半導体層１３は、エピタキシャル成長によって形成された半導体層で形成される。例えばエピタキシャル成長されたシリコン層で形成される。この成長条件は、前記第２例で説明したのと同様である。
【００７５】
次に、図５（２）に示すように、上記半導体層１３に、入射光を光電変換して電気信号を得る光電変換部２１を形成する。
【００７６】
また、図示はしていないが、上記半導体層１３に、上記光電変換部２１が形成される画素部のトランジスタ、この画素部周辺に形成される周辺回路部のトランジスタ等も形成される。
さらに、上記半導体層１３上に配線部１４を形成する。この配線部１４は、詳細を図示はしていないが、例えば、複数の配線からなる配線層が、層間絶縁膜を介して多層に積層され、配線層間の配線の接続にはコンタクトホール内に形成されたプラグが用いられている構成である。
上記層間絶縁膜には、酸化シリコン膜を用いる。そして、最上層の層間絶縁膜の表面は平坦化されていることが好ましい。
【００７７】
次に、図５（３）に示すように、上記第１基板１１と上記配線部１４の位置を反転させた後、上記配線部１４側に第２基板１５を張り合わせる。
上記配線部１４の最表面が平坦に形成された層間絶縁膜となっている。なお、層間絶縁膜の表面が平坦化されていない場合には、図示したように、配線部１４の表面に層間絶縁膜７４を、例えば酸化シリコン膜で形成し、その表面を平坦化する。この層間絶縁膜７４表面と、シリコン基板で形成される第２基板１５表面とを張り合わせる。
【００７８】
次に、図５（４）に示すように、上記第１基板１１（前記図５（１）〜（３）等参照）を除去し、第１不純物ドープ層７１を露出させる。この第１基板１１の除去には、例えば研削加工を用いる。いわゆる、裏面研削である。または第１基板１１のほとんどを研削によって除去した後、残りの第１基板１１を研磨もしくはエッチング、または研磨とエッチングによって除去する。例えば、エッチングは、アンモニア水を用いたシリコン（Ｓｉ）エッチングにより第１不純物ドープ層７１表面にてエッチング加工を停止させる。同様に、研磨（例えばＣＭＰ）の場合も、上記第１不純物ドープ層７１表面で研磨を停止させることができる。したがって、第１不純物ドープ層７１によって、第１基板１１の除去加工のバラつきを吸収することができる。
次に、残った上記第１不純物ドープ層７１を、例えばＣＭＰによる仕上げ研磨にて除去する。
この場合、第１不純物ドープ層７１の選択除去は行わないため、第１不純物ドープ層７１が残らないように仕上げ研磨の膜厚制御を精度良く行う必要がある。
【００７９】
この結果、図５（５）に示すように、ピニング層１２となる第２不純物ドープ層７３が残され、露出される。
上記製造方法を行うことで、第１不純物ドープ層７１をストッパとした第１基板１１のシリコン（Ｓｉ）の選択的除去を可能にする。それとともに、ピニングに最適な不純物濃度を有する第２不純物ドープ層７３でピニング層１２を形成することができる。また、第１基板１１に安価なバルクシリコン基板を用いることが可能となる。
さらに、適切な濃度でピニング層１２を急峻な濃度プロファイルで形成することができるため、暗電流の効果的な抑制と感度低下の低減が可能となる。さらに、従来行っていたホウ素（Ｂ）のイオン注入工程を省略できる。
なお、上記第１不純物ドープ層７１中にゲルマニウムもしくは炭素を含ませることで、第１基板１１を除去する工程で、第１不純物ドープ層７１がストッパ層としての機能をさらに高めることができる。
【００８０】
次に、図５（６）に示すように、上記ピニング層１２上にカラーフィルター層３１（３１Ｒ）、３１（３１Ｇ）、３１（３１Ｂ）を形成する。通常、カラー画像を得る場合には、Ｒ（赤色）Ｇ（緑色）Ｂ（青色）の３色の上記カラーフィルター層３１を形成する。もちろん補色のカラーフィルター層を用いることもできる。
さらに、上記カラーフィルター層３１上に、入射光を光電変換部２１に導く集光レンズ３３を形成する。
このようにして、裏面照射型の固体撮像装置１が完成する。
【００８１】
＜２．第２の実施の形態＞
［固体撮像装置の一構成例］
本発明の第２の実施の形態（固体撮像装置の一構成例）を、図６の概略斜視断面図によって説明する。図６は、本発明の固体撮像装置の主要部を模式的に示した図面である。また、ここで説明される固体撮像装置は、裏面照射型の固体撮像装置である。
【００８２】
図６に示すように、固体撮像装置１には、半導体層１３を有する。
上記半導体層１３には、例えばシリコンエピタキシャル成長層を用いる。
上記半導体層１３には、入射光を電気信号に変換する光電変換部（例えばフォトダイオード）２１が形成されている。また上記半導体層１３には、転送トランジスタ、リセットトランジスタ、増幅トランジスタ、選択トランジスタ等の画素内トランジスタ群２２（図面ではその一部を図示）等が形成されている。上記光電変換部２１と上記画素内トランジスタ群２２とで画素２０が形成されている。
この画素２０が、例えば複数行、複数列配列されて、画素部を構成している。
さらに、図示はしていないが、各光電変換部２１から読み出した信号電荷を処理する周辺回路部（図示せず）が形成されている。この周辺回路は、例えば各画素２０を駆動させる駆動回路、画素用垂直走査回路、タイミング発生回路、水平走査回路等がある。
【００８３】
上記各画素２０の周囲の一部、例えば行方向もしくは列方向の画素２０間には、素子分離領域１６が形成されている。
【００８４】
また、上記光電変換部２１が形成された半導体層１３の表面側（図面では半導体層１３の下面側）には配線部１４が形成されている。この配線部１４は、配線４２とこの配線４２を被覆する絶縁膜４１からなる。上記配線部１４には、支持基板１７（前記第１の実施の形態の第２基板１５に相当）が形成されている。この支持基板１７は、例えばシリコン基板からなる。
【００８５】
さらに、上記固体撮像装置１には、半導体層１３の裏面側にピニング層１２が形成されている。
上記光電変換部２１を構成するフォトダイオードは、光入射側にホール蓄積層のＰ型層で形成され、そのＰ型層に接合して深さ方向に信号電荷蓄積層のＮ型層が形成されている。このような電子をキャリアとして用いる構成の光電変換部が形成される場合には、上記ピニング層１２にはＰ型不純物がドーピングされる。
また、光電変換部を構成するフォトダイオードが、上記とは逆の導電型のホールをキャリアとして用いる構成で形成される場合には、上記ピニング層１２にはＮ型不純物がドーピングされる。
上記Ｐ型不純物には例えばホウ素を用い、上記Ｎ型不純物には例えばリンもしくはヒ素を用いる。
上記ピニング層１２の不純物濃度は、例えば１０19ａｔｏｍｓ／ｃｍ3のオーダーとする。例えば３×１０19ａｔｏｍｓ／ｃｍ3とする。この程度の濃度であれば、ピニング層１２中の不純物の拡散は抑制できる。
そして、上記ピニング層１２は、例えば４００ｎｍの厚さに形成される。
【００８６】
さらにこのピニング層１２（図面で上面側）上には、例えば光透過性の絶縁膜３２を介してカラーフィルター層３１が形成されている。カラー画像を得る場合には、通常、Ｒ（赤色）Ｇ（緑色）Ｂ（青色）の３色のカラーフィルター層３１（３１Ｒ）、３１（３１Ｇ）、３１（３１Ｂ）を形成する。もちろん上記以外の色のカラーフィルター層や補色のカラーフィルター層を用いることもできる。
さらに、上記カラーフィルター層３１上に、入射光を光電変換部２１に導く集光レンズ３３が形成されている。
【００８７】
次に、上記固体撮像装置１の適用例の一例を、図７のブロック図によって説明する。この撮像装置には、例えば、ビデオカメラ、デジタルスチルカメラ、携帯電話のカメラ等がある。
【００８８】
図７に示すように、撮像装置２００は、撮像部２０１に固体撮像装置２１０を備えている。この撮像部２０１の集光側には像を結像させる結像光学部２０２が備えられ、また、撮像部２０１には、それを駆動する駆動回路、固体撮像装置で光電変換された信号を画像に処理する信号処理回路等を有する信号処理部２０３が接続されている。また上記信号処理部によって処理された画像信号は画像記憶部（図示せず）によって記憶させることができる。このような撮像装置２００において、上記固体撮像装置２１０には、前記第１の実施の形態で説明した固体撮像装置１を用いることができる。
【００８９】
本発明の撮像装置２００では、本願発明の固体撮像装置１を用いることから、上記説明したのと同様に、安価な固体撮像装置１を提供することができる。また暗電流の発生を抑制できる固体撮像装置を用いているので、感度に優れ、高品位な映像を記録できるという利点がある。
【００９０】
なお、本発明の撮像装置２００は、上記構成に限定されることはなく、固体撮像装置を用いる撮像装置であれば如何なる構成のものにも適用することができる。
【００９１】
上記撮像装置２００はワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
ここで、撮像装置は、例えば、カメラや撮像機能を有する携帯機器のことを示す。また「撮像」は、通常のカメラ撮影時における像の撮りこみだけではなく、広義の意味として、指紋検出なども含むものである。
【００９２】
＜３．第３の実施の形態＞
［固体撮像装置の製造基板の一構成例］
本発明の第３の実施の形態（固体撮像装置の製造基板の一構成例）を、図８の概略構成断面図によって説明する。図８は、従来、ＳＯＩ基板を用いて形成されていた固体撮像装置の製造基板に代わるものとして好適な製造基板である。
【００９３】
図８に示すように、基板６１（第１の実施の形態の第１基板に相当）に、例えばバルクのシリコン基板を用いる。もちろん、シリコン基板上にシリコンエピタキシャル成長層を形成したエピタキシャル成長基板を用いることもできる。
【００９４】
上記基板６１上には、堆積層で形成されたＰ型半導体層もしくはＮ型半導体層からなるピニング層６２（第１の実施の形態のピニング層１２に相当）が形成されている。このＰ型半導体層もしくはＮ型半導体層は、Ｐ型不純物もしくはＮ型不純物がドーピングされた半導体層で形成され、例えばエピタキシャル成長によって形成される不純物ドープトエピタキシャル成長層で形成される。
また、上記基板６１にエピタキシャル成長されたＰ型半導体層もしくはＮ型半導体層は、上記基板６１と格子整合した臨界膜厚以下の層である。
さらに、上記基板６１と格子整合した臨界膜厚以下の層であるＰ型半導体層もしくはＮ型半導体層は、Ｐ型シリコンもしくはＮ型シリコンである。
【００９５】
上記Ｐ型不純物には例えばホウ素を用い、上記Ｎ型不純物には例えばリンもしくはヒ素もしくはアンチモンを用いる。
【００９６】
上記ピニング層６２の不純物濃度は、例えば１０19ａｔｏｍｓ／ｃｍ3のオーダーとする。例えば３×１０19ａｔｏｍｓ／ｃｍ3とする。この程度の濃度であれば、熱工程を実施しても、ピニング層６２中の不純物の拡散は抑制できる。
そして、上記ピニング層６２は、例えば４００ｎｍの厚さに形成される。
【００９７】
上記ピニング層６２の形成方法は、前記第１の実施の形態で説明した成膜方法を採用することができる。
【００９８】
また、上記基板６１と格子整合した臨界膜厚以下の層であるＰ型半導体層もしくはＮ型半導体層は、Ｐ型ＣｕＧａＩｎＳ系混晶もしくはＮ型ＣｕＧａＩｎＳ系混晶からなるカルコパイライト系化合物半導体で形成されていてもよい。また、上記Ｐ型半導体層もしくはＮ型半導体層には、Ｐ型ＣｕＡｌＧａＩｎＳ系混晶もしくはＮ型ＣｕＡｌＧａＩｎＳ系混晶、Ｐ型ＣｕＡｌＧａＩｎＳＳｅ系混晶もしくはＮ型ＣｕＡｌＧａＩｎＳＳｅ系混晶等もある。
例えば、上記第１基板１１がシリコン基板の場合、例えば、ＣｕＧａ0.52Ｉｎ0.48Ｓ2、ＣｕＡｌ0.24Ｇａ0.23Ｉｎ0.53Ｓ2、ＣｕＡｌ0.36Ｇａ0.64Ｓ1.28Ｓｅ0.72等が格子整合する。
また、上記第１基板１１がＧａＡｓ基板の場合、例えば、Ｇａ0.52Ｉｎ0.48Ｐ、Ａｌ0.53Ｉｎ0.47Ｐ等が格子整合し、これらを上記Ｐ型半導体層もしくはＮ型半導体層に用いることもできる。
さらに、上記第１基板１１がＩｎＰ基板の場合、例えば、Ｇａ0.47Ｉｎ0.53Ａｓ、Ａｌ0.47Ｉｎ0.53Ａｓ等が格子整合し、これらを上記Ｐ型半導体層もしくはＮ型半導体層に用いることもできる。
【００９９】
さらに、上記第１基板１にエピタキシャル成長されたＰ型半導体層もしくはＮ型半導体層は、上記基板６１上に徐々に格子定数を変化させた層であってもよい。
上記基板６１上に徐々に格子定数を変化させた層であるＰ型半導体層もしくはＮ型半導体層は、Ｐ型ＳｉＧｅＣもしくはＮ型ＳｉＧｅＣで形成されていてもよい。
このＰ型不純物には例えばホウ素を用い、このＮ型不純物には例えばリンもしくはヒ素もしくはアンチモンを用いる。
【０１００】
または、上記基板６１上に徐々に格子定数を変化させた層であるＰ型半導体層もしくはＮ型半導体層は、Ｐ型ＣｕＧａＩｎＳ系混晶もしくはＮ型ＣｕＧａＩｎＳ系混晶からなるカルコパイライト系化合物半導体で形成されていてもよい。
【０１０１】
例えば、上記ピニング層６２を、シリコン（Ｓｉ）にゲルマニウムおよび炭素の両方もしくは一方がドーピンしたものを用いる。このように、ピニング層６２中にゲルマニウムもしくは炭素を含むことで、基板６１を除去する工程で、ピニング層６２のストッパ層としての機能をさらに高めることができる。
例えばピニング層６２に炭素（Ｃ）がドーピングされていることで、炭化シリコンが形成され、これによって研磨やエッチングがピニング層６２表面で停止しやすくなる。
また例えばピニング層６２にゲルマニウムがドーピングされていても同様であり、シリコンゲルマニウムが形成され、これによって研磨やエッチングがピニング層６２表面で停止しやすくなる。
すなわち、基板６１を除去する研磨やエッチングでピニング層６２が研磨やエッチングされるのを防ぐことができる。
【０１０２】
上記Ｐ型不純物のホウ素がドーピングされたホウ素ドープトシリコンゲルマニウムでピニング層６２を形成する一例は、前記第１の実施の形態で説明したのと同様である。
【０１０３】
また、Ｐ型不純物のホウ素がドーピングされたホウ素ドープト炭化シリコンでピニング層６２を形成する一例は、前記第１の実施の形態で説明したのと同様である。
【０１０４】
上記ピニング層６２上には、半導体層６３（第１の実施の形態の半導体層１３に相当）が形成されている。
上記半導体層６３は、例えばシリコンエピタキシャル成長層で形成されている。このシリコンエピタキシャル成長層を形成する一例は、前記第１の実施の形態で説明したのと同様である。
このように、固体撮像装置の製造基板６が形成されている。
【０１０５】
上記構成の固体撮像装置の製造基板６を用いて、例えば、裏面照射型のＣＭＯＳセンサを形成する場合、上記ピニング層６２中にドーピングされる不純物は以下のように選択される。
【０１０６】
裏面照射型のＣＭＯＳセンサの光電変換部を構成するフォトダイオードは、ホール蓄積層がＰ型層で形成され、そのＰ型層に接合して深さ方向に信号電荷蓄積層のＮ型層が形成される。このような電子をキャリアとして用いる構成の光電変換部が形成される場合には、上記ピニング層６２にはＰ型不純物がドーピングされる。
また、上記光電変換部を構成するフォトダイオードは、ホールをキャリアとして用いる構成に形成されてもよい。この構成では、光電変換部の導電型が上記とは逆になり、それにともなって上記ピニング層６２にはＮ型不純物がドーピングされる。
【０１０７】
上記固体撮像装置の製造基板６では、基板６１にＳＯＩ基板よりも安価なバルクのシリコン基板を用いることから、安価な製造基板を提供することができる。また、ピニング層６２が堆積層からなるＰ型半導体層もしくはＮ型半導体層で形成されていることから、ピニング層６２の深さ方向の不純物濃度分布は急峻な濃度勾配を有するものとなっている。
よって、この製造基板６を用いて形成された固体撮像装置は、安価な製造基板で形成することができるので、固体撮像装置のコストを低減することができる。また、暗電流を十分に抑制することができるという利点がある。
【符号の説明】
【０１０８】
１…固体撮像装置、１１…第１基板、１２…ピニング層、１３…半導体層、１４…配線部、１５…第２基板、２１…光電変換部
【図１】
2010093229.tif 000004
【図２】
2010093229.tif 000005
【図３】
2010093229.tif 000006
【図４】
2010093229.tif 000007
【図５】
2010093229.tif 000008
【図６】
2010093229.tif 000009
【図７】
2010093229.tif 000010
【図８】
2010093229.tif 000011
【図９】
2010093229.tif 000012
【図１０】
2010093229.tif 000013