(57)【要約】      （修正有）【課題】入力信号の同相成分の電圧レベルの変化に対し安定した特性を有する差動増幅器を提供する。【解決手段】差動増幅器は、入力信号の差動成分及び同相成分に応じた電流Ｉ１２、Ｉ１３を生成する差動増幅部１１と、入力信号の同相成分に応じた同相電流Ｉ１Ａ、Ｉ１Ｂを生成する同相電流生成部１３と、電流Ｉ１２、Ｉ１３と同相電流Ｉ１Ａ、Ｉ１Ｂとを受け、電流Ｉ１２、Ｉ１３と同相電流Ｉ１Ａ、Ｉ１Ｂとの差分を増幅して出力する電流増幅部１２と、を有する。【選択図】図１
2010093772.tif 000002
【特許請求の範囲】
【請求項１】
入力信号の差動成分及び同相成分に応じて、差動電流と第１の同相電流からなる電流を生成する差動増幅部と、
前記入力信号の同相成分に応じた第２の同相電流を生成する同相電流生成部と、
前記差動電流と前記第１の同相電流からなる前記電流と前記第２の同相電流とを受け、前記差動電流と前記第１の同相電流からなる前記電流と前記第２の同相電流との差分を増幅して出力する電流増幅部と、
を有する差動増幅器。
【請求項２】
前記第２の同相電流は、前記第１の同相電流と大きさが等しい請求項１に記載の差動増幅器。
【請求項３】
前記同相電流生成部は、
前記差動増幅部の第１の差動対と同一導電型のトランジスタで構成され、ソース及びドレインがそれぞれ共通接続され、あるいは、エミッタ及びコレクタがそれぞれ共通接続される第２の差動対と、
前記第２の差動対のソース側又はエミッタ側の共通接続点に接続され、前記第２の差動対に対して第１の動作電流を与える第１の電流源と、
前記第２の差動対のドレイン側又はコレクタ側の共通接続点に接続され、前記第２の差動対に対して第２の動作電流を与える第２の電流源と、
前記ドレイン側又はコレクタ側の共通接続点に接続され、前記第１の動作電流と前記第２の動作電流との差分となる同相電流を受け、前記第２の同相電流として出力するカレントミラー回路と、
を有する請求項２に記載の差動増幅器。
【請求項４】
前記第１の差動対の一方の入力端子と前記第２の差動対の一方の入力端子は共通接続され、前記第１の差動対の他方の入力端子と前記第２の差動対の他方の入力端子は共通接続される請求項３に記載の差動増幅器。
【請求項５】
前記差動増幅部は、第１の差動増幅部と第２の差動増幅部を含み、
前記同相電流生成部は、第１の同相電流生成部と第２の同相電流生成部とを含み、
前記電流増幅部は、前記第１の差動増幅部及び前記第１の同相電流生成部に対応して設けられる第１の電流増幅部と、前記第２の差動増幅部及び前記第２の同相電流生成部に対応して設けられる第２の電流増幅部とを含み、
前記第１の差動増幅部と前記第１の同相電流生成部は、それぞれ第１の導電型のトランジスタによって構成される第１の差動対を有し、
前記第２の差動増幅部と前記第２の同相電流生成部は、それぞれ第２の導電型のトランジスタによって構成される第２の差動対を有し、
前記第１の電流増幅部の出力端子と前記第２の電流増幅部の出力端子とは、互いに共通接続される
請求項１乃至４のいずれか１項に記載の差動増幅器。
【請求項６】
前記第２の電流増幅部は、前記第１の差動増幅部において生成された差動電流と前記第２の差動増幅部において生成される差動電流とを受けて動作する請求項５に記載の差動増幅器。
【請求項７】
前記電流増幅部の出力電流を受け、前記出力電流を増幅して出力する出力バッファを有する請求項１乃至６のいずれか１項に記載の差動増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は差動増幅器に関し、特に入力部に差動対を有する差動増幅器に関する。
【背景技術】
【０００２】
電子回路では、信号の増幅や信号処理における演算を行うために差動増幅器が広く利用されている。差動増幅器の一例が非特許文献１に開示されている。非特許文献１に開示されている差動増幅器１００の回路図を図５に示す。
【０００３】
図５に示すように、差動増幅器１００は、トランジスタＭ１０１〜Ｍ１０９、Ｍ１０Ａ、Ｍ１０Ｂ、電圧源Ｖ１０１〜Ｖ１０４、入力端子ＩＰ、ＩＭ出力端子ＯＵＴ、電源端子ＶＤＤ、接地端子ＧＮＤを有する。ここで、トランジスタＭ１０１〜Ｍ１０７はＮＭＯＳトランジスタで構成され、トランジスタＭ１０８、Ｍ１０９、Ｍ１０Ａ、Ｍ１０ＢはＰＭＯＳトランジスタで構成される。
【０００４】
差動増幅器１００では、トランジスタＭ１０２、Ｍ１０３によって構成される差動対にトランジスタＭ１０１が電圧源Ｖ１０１の電圧に基づき生成する動作電流を供給する。そして、この動作電流に基づき差動対は、入力端子ＩＰ、ＩＭを介して入力される入力信号に応じた差動電流を生成する。差動電流は、電流Ｉ１０２、Ｉ１０３により構成される。また、差動増幅器１００では基準電流Ｉ１０Ａ、Ｉ１０Ｂを生成する、基準電流Ｉ１０ＡはトランジスタＭ１０Ａが電圧源Ｖ１０２の電圧に基づき生成し、基準電流Ｉ１０ＢはトランジスタＭ１０Ｂが電圧源Ｖ１０２の電圧に基づき生成する。基準電流Ｉ１０Ａ及び基準電流Ｉ１０Ｂは同じ電流値であるものとする。
【０００５】
そして、基準電流Ｉ１０Ａから電流Ｉ１０２を引いた電流が電流Ｉ１０８となる。電流Ｉ１０８はトランジスタＭ１０４、Ｍ１０５によって構成されるカレントミラー回路を介して電流Ｉ１０９となる。この電流Ｉ１０９は、出力端子ＯＵＴに対する引き込み出力電流となる。一方、基準電流Ｉ１０Ｂから電流Ｉ１０３を引いた電流が電流Ｉ１０８となる。電流Ｉ１０８は、出力端子ＯＵＴに対する吐き出し出力電流となる。このようにして、差動増幅器１００では、入力信号に基づき出力端子ＯＵＴに対する吐き出し出力電流と引き込み出力電流とを生成する。
【０００６】
なお、トランジスタＭ１０８、Ｍ１０９は、電圧源Ｖ１０３の電圧に基づきトランジスタＭ１０Ａ、Ｍ１０Ｂのドレインを定電圧に制御するものである。また、トランジスタＭ１０６、Ｍ１０７は、電圧源Ｖ１０４の電圧に基づきトランジスタＭ１０４、Ｍ１０５のドレインを定電圧に制御するものである。
【０００７】
ここで、差動増幅器１００の電流Ｉ１０２、Ｉ１０３、Ｉ１０５、Ｉ１０９及び電圧利得ａｖについて説明する。まず、電流Ｉ１０２は、トランジスタＭ１０２の相互コンダクタンスをｇｍ１０２、入力端子ＩＰから入力される入力信号をＶＩＰとすると（１）式で表すことができる。また、電流Ｉ１０３は、トランジスタＭ１０３の相互コンダクタンスをｇｍ１０３、入力端子ＩＭから入力される入力信号をＶＩＭとすると（２）式で表すことができる。なお、相互コンダクタンスｇｍ１０２、ｇｍ１０３は同じ値を有するものとする。
2010093772.tif 000003
2010093772.tif 000004
【０００８】
続いて、基準電流Ｉ１０Ａ、Ｉ１０Ｂは、（３）、（４）式で表すことができる。
2010093772.tif 000005
2010093772.tif 000006
【０００９】
そして、（１）式と（３）式より、引き込み出力電流Ｉ１０５は、（５）式で表すことができる。また、（２）式と（４）式より、吐き出し出力電流Ｉ１０９は、（６）式で表すことができる。
2010093772.tif 000007
2010093772.tif 000008
【００１０】
また、差動増幅器１００の出力電圧の差動成分ｖｏは、出力端子ＯＵＴに接続されるトランジスタＭ１０９のドレイン抵抗をＲｄｓ１０９、トランジスタＭ１０７のドレイン抵抗をＲｄｓ１０７とすると、（７）式で表すことができる。なお、（７）式においてｖｉｐは入力信号ＶＩＰの差動成分の信号レベルを示し、ｖｉｍは入力信号ＶＩＭの差動成分を示す。
2010093772.tif 000009
【００１１】
そして、差動増幅器１００の電圧利得ａｖは、（７）式の出力電圧より、（８）式によって表される。
2010093772.tif 000010
【非特許文献１】Behzad Razavi, "Design of Analog CMOS Integrated Circuit", McGraw-Hill Higher Education, 2002, pp325
【発明の開示】
【発明が解決しようとする課題】
【００１２】
（５）、（６）式より、差動増幅器１００において出力電圧や出力電流を決定する電流Ｉ１０５や電流Ｉ１０９を安定させるためには、相互コンダクタンスｇｍ１０２が一定値を維持する必要がある。また、電圧利得ａｖが安定であるためには相互コンダクタンスｇｍ１０２やドレイン抵抗Ｒｄｓ１０７、Ｒｄｓ１０９が一定値を維持する必要がある。
【００１３】
しかしながら、一般に差動増幅器１００を構成するトランジスタ（例えば、ＭＯＳＦＥＴ）の相互コンダクタンスｇｍ及びドレイン抵抗Ｒｄｓは、ドレイン電流ＩＤの変動に応じて値が変動する。ＭＯＳトランジスタのドレイン電流ＩＤは、ＭＯＳトランジスタの飽和領域動作では、チャネルのキャリア移動度をμ、単位面積のゲート容量をＣｏｘ、ゲート寸法をＷ／Ｌ、アーリー電圧をＶＡとした場合、（９）式で表される。
2010093772.tif 000011
【００１４】
そして、相互コンダクタンスｇｍ及びドレイン抵抗Ｒｄｓは、（９）式より算出することができる。相互コンダクタンスｇｍは（１０）式で表され、ドレイン抵抗Ｒｄｓは（１１）式で表される。
2010093772.tif 000012
2010093772.tif 000013
【００１５】
（１０）、（１１）式より、相互コンダクタンスｇｍ及びドレイン抵抗Ｒｄｓドレイン電流ＩＤの値に応じて変動することがわかる。また、入力信号ＶＩＰ、ＶＩＭの信号レベルが変動した場合、電流Ｉ１０１が安定した電流値を保っていたとしても、電流Ｉ１０２、Ｉ１０３が変動し、トランジスタＭ１０２の相互コンダクタンスｇｍ１０２が変動することがわかる。さらに、（５）、（６）式より、入力信号ＶＩＰ、ＶＩＭの信号レベルが変動した場合、電流Ｉ１０５及び電流Ｉ１０９が変動し、電流Ｉ１０５が流れるトランジスタＭ１０７のドレイン抵抗Ｒｄｓ１０７及び電流Ｉ１０９が流れるトランジスタＭ１０９のドレイン抵抗Ｒｄｓ１０９が変動する。
【００１６】
以上のことから、差動増幅器１００では、入力信号ＶＩＰ、ＶＩＭの信号レベルの変動により電圧利得ａｖが不安定になる問題がある。演算増幅器では、電圧利得と位相の周波数特性に関して、演算増幅回路の入力電圧等の動作状態に関係なく一定値を維持することが望ましい。特に、差動増幅器を用いて負帰還回路を構成する場合には差動増幅器を含む系の電圧利得と位相の周波数特性との関係が安定していることが極めて重要である。しかしながら、差動増幅器の安定性が低い場合、応用用途によってはこの安定性の維持が難しくなる問題がある。
【課題を解決するための手段】
【００１７】
本発明にかかる差動増幅器の一態様は、入力信号の差動成分及び同相成分に応じて、差動電流と第１の同相電流からなる電流を生成する差動増幅部と、前記入力信号の同相成分に応じた第２の同相電流を生成する同相電流生成部と、前記差動電流と前記第１の同相電流からなる前記電流と前記第２の同相電流とを受け、前記差動電流と前記第１の同相電流からなる前記電流と前記第２の同相電流との差分を増幅して出力する電流増幅部と、を有する。
【００１８】
本発明にかかる差動増幅器によれば、入力信号に含まれる同相成分を除去するため、同相電流生成部により同相成分を検出し、電流増幅部で同相成分を差し引いて出力する。そのため、電流増幅部から出力される出力電流は、入力信号の同相成分に関する変動がない。従って、本発明にかかる差動増幅器では、（８）式におけるドレイン抵抗の変動を抑制することができるため、入力信号の同相成分に起因した差動増幅器の特性変動を抑制することができる。
【発明の効果】
【００１９】
本発明にかかる差動増幅器によれば、入力信号の同相成分に関わらず特性を安定化させることができる。
【図面の簡単な説明】
【００２０】
【図１】実施の形態１にかかる差動増幅器の回路図である。
【図２】実施の形態２にかかる差動増幅器の回路図である。
【図３】実施の形態３にかかる差動増幅器の回路図である。
【図４】実施の形態４にかかる差動増幅器の回路図である。
【図５】従来の差動増幅器の回路図である。
【発明を実施するための最良の形態】
【００２１】
実施の形態１
以下、本発明の実施の形態について図面を参照して説明する。図１に実施の形態１にかかる差動増幅器１の回路図を示す。図１に示すように、差動増幅器１は、差動増幅部１１、電流増幅部１２、同相電流生成部１３、第１の基準電流源１４を有する。また、差動増幅器１は、電圧源Ｖ１１〜Ｖ１３を有する。電圧源Ｖ１１〜Ｖ１３は、差動増幅器１を構成するトランジスタに対して回路動作に応じた電圧を供給する。
【００２２】
差動増幅部１１は、入力信号の差動成分に応じて差動電流を生成する。入力信号は、入力端子ＩＰ、ＩＭを介して入力される。入力端子ＩＰを介して入力される信号を以下では入力信号ＶＩＰと称し、入力信号ＶＩＰのうち差動成分をｖｉｐと称す。また、入力端子ＩＭを介して入力される信号を以下では入力信号ＶＩＭと称し、入力信号ＶＩＭのうち差動成分をｖｉｍと称す。本実施の形態における差動電流は、電流Ｉ１２と電流Ｉ１３を含み、電流Ｉ１２が一方の差動電流となり、電流Ｉ１３が他方の差動電流となる。
【００２３】
電流増幅部１２は、差動電流と同相電流生成部１３において生成される同相電流とを受け、差動電流と同相電流との差分を増幅して出力する。同相電流生成部１３は、差動増幅部１１と同様に入力端子ＩＰ、ＩＭを介して入力信号を受ける。そして、同相電流生成部１３は、入力信号の同相成分に応じた同相電流を生成する。本実施の形態における同相電流は、電流Ｉ１Ａと電流Ｉ１Ｂとに等しく含まれているものとする。第１の基準電流源１４は、第１の基準電流Ｉ１８、Ｉ１９を生成する。第１の基準電流Ｉ１８、Ｉ１９は電流増幅部１２に与えられ、電流増幅部１２における電流増幅動作に用いられる。
【００２４】
次に、差動増幅器１の各ブロックの回路構成について詳細に説明する。まず、差動増幅部１１は、第１の差動対を構成するトランジスタＭ１２、Ｍ１３を有する。また、差動増幅部１１は、トランジスタＭ１１から動作電流の供給を受ける。本実施の形態では、トランジスタＭ１１〜Ｍ１３としてＮＭＯＳトランジスタを用いる。トランジスタＭ１２、Ｍ１３は、ソースが共通接続点で共通接続される。トランジスタＭ１２は、ゲートが入力端子ＩＰに接続され、ドレインから一方の差動電流Ｉ１２を出力する。トランジスタＭ１３は、ゲートが入力端子ＩＭに接続され、ドレインから他方の差動電流Ｉ１３を出力する。トランジスタＭ１１は、ソースが接地端子ＧＮＤに接続され、ゲートが電圧源Ｖ１１に接続され、ドレインが差動対の共通接続点に接続される。ここで、差動電流Ｉ１２は、トランジスタＭ１２の相互コンダクタンスをｇｍ１２とすると、（１２）式で表される。また、差動電流Ｉ１３は、トランジスタＭ１３の相互コンダクタンスをｇｍ１３とすると、（１３）式で表される。なお、相互コンダクタンスｇｍ１０２、ｇｍ１０３は同じ値を有するものとする。
2010093772.tif 000014
2010093772.tif 000015
【００２５】
第１の基準電流源１４は、トランジスタＭ１８、Ｍ１９を有する。本実施の形態では、トランジスタＭ１８、Ｍ１９としてＰＭＯＳトランジスタを用い、これらのトランジスタのサイズを実質的に同じサイズに設定する。トランジスタＭ１８は、ソースが電源端子ＶＤＤに接続され、ドレインから第１の基準電流Ｉ１８を出力する。第１の基準電流Ｉ１８は、トランジスタＭ１８のゲートに接続される電圧源Ｖ１２の電圧値に応じてトランジスタＭ１８により生成される。トランジスタＭ１９は、ソースが電源端子ＶＤＤに接続され、ドレインから第１の基準電流Ｉ１９を出力する。第１の基準電流Ｉ１９は、トランジスタＭ１９のゲートに接続される電圧源Ｖ１２の電圧値に応じてトランジスタＭ１９により生成される。
【００２６】
電流増幅部１２は、トランジスタＭ１４〜Ｍ１７を有する。本実施の形態では、トランジスタＭ１４、Ｍ１５はＮＭＯＳトランジスタで構成され、トランジスタＭ１６、Ｍ１７はＰＭＯＳトランジスタで構成される。なお、トランジスタＭ１４、Ｍ１５は同一サイズで設定され、トランジスタＭ１６、Ｍ１７は同一サイズで設定されるものとする。
【００２７】
トランジスタＭ１４、Ｍ１５は、カレントミラー回路を構成する。具体的には、トランジスタＭ１４、Ｍ１５は、ゲートが共通に接続され、ソースが接地端子ＧＮＤに共通接続される。また、トランジスタＭ１４は、ゲートとドレインとが互いに接続される。また、トランジスタＭ１４のドレインは、トランジスタＭ１６のドレインと接続される。トランジスタＭ１４のドレインとトランジスタＭ１６のドレインを接続するノードには、同相電流生成部１３において一方の同相電流Ｉ１Ａを出力するノードが接続される。トランジスタＭ１５のドレインは、出力端子ＯＵＴに接続される。また、トランジスタＭ１５のドレインには、同相電流生成部１３において他方の同相電流Ｉ１Ｂを出力するノードが接続される。
【００２８】
トランジスタＭ１６、Ｍ１７のゲートは共通接続され、電圧源Ｖ１３から電圧の供給を受ける。トランジスタＭ１６のソースは、トランジスタＭ１２のドレインに接続される。また、トランジスタＭ１６は、第１の基準電流源１４から第１の基準電流Ｉ１８の供給を受ける。トランジスタＭ１６は、第１の基準電流Ｉ１８を生成するトランジスタＭ１８のドレインを、電圧源Ｖ１３の電圧に応じた定電圧へ制御し、トランジスタＭ１８のソースドレイン間の電圧を安定化させる。また、トランジスタＭ１６は、第１の基準電流Ｉ１８から一方の差動電流Ｉ１２を引いた電流Ｉ１６をドレイン側から出力する。
【００２９】
トランジスタＭ１７のソースは、トランジスタＭ１３のドレインに接続される。また、トランジスタＭ１７は、第１の基準電流源１４から第１の基準電流Ｉ１９の供給を受ける。トランジスタＭ１７は、第１の基準電流Ｉ１９を生成するトランジスタＭ１９のドレインを、電圧源Ｖ１３の電圧に応じた定電圧に制御し、トランジスタＭ１９のソースドレイン間の電圧を安定化させる。また、トランジスタＭ１７は、第１の基準電流Ｉ１９から他方の差動電流Ｉ１３を引いた電流Ｉ１７をドレイン側から出力する。トランジスタＭ１７のドレインは、出力端子に接続される。
【００３０】
ここで、電流増幅部１２における各電流の関係は、（１４）式で表される。
2010093772.tif 000016
【００３１】
同相電流生成部１３は、トランジスタＭ１Ａ〜Ｍ１Ｈを有する。本実施の形態では、トランジスタＭ１Ａ〜Ｍ１ＦとしてＮＭＯＳトランジスタを用い、トランジスタＭ１Ｇ、Ｍ１ＨとしてＰＭＯＳトランジスタを用いる。また、トランジスタＭ１Ａ、Ｍ１Ｂは、トランジスタＭ１Ｃに対してｍ倍のトランジスタサイズが設定される。トランジスタＭ１Ｅ、Ｍ１Ｆは、第２の差動対を構成するため、同一のトランジスタサイズが設定される。
【００３２】
トランジスタＭ１Ｄは、ソースが接地端子ＧＮＤに接続され、ドレインが第２の差動対の共通接続点に接続され、ゲートに電圧源Ｖ１１が接続される。そして、トランジスタＭ１Ｄは、電圧源Ｖ１１の電圧に応じた第１の動作電流Ｉ１Ｄを生成し、第１の動作電流Ｉ１Ｄを第２の差動対を構成するトランジスタＭ１Ｅ、Ｍ１Ｆのソース側共通接続点に供給する。
【００３３】
トランジスタＭ１Ｅ、Ｍ１Ｆは、ソースが共通接続され、ドレインも共通接続される。トランジスタＭ１Ｅのゲートは、入力端子ＩＰに接続される。そして、トランジスタＭ１Ｅは、入力端子ＩＰを介して入力される入力信号ＶＩＰに応じて電流Ｉ１Ｅを生成する。トランジスタＭ１Ｆのゲートは入力端子ＩＭに接続される。そして、トランジスタＭ１Ｆは、入力端子ＩＭを介して入力される入力信号ＶＩＭに応じて電流Ｉ１Ｆを生成する。
【００３４】
トランジスタＭ１Ｈは、ソースが電源端子ＶＤＤに接続され、ドレインがトランジスタＭ１Ｅ、Ｍ１Ｆのドレイン側共通接続点に接続される。また、トランジスタＭ１Ｈは、ゲートに電圧源Ｖ１２が接続される。そして、トランジスタＭ１Ｈは、電圧源Ｖ１２の電圧値に応じて第２の動作電流Ｉ１Ｈを生成し、第２の動作電流Ｉ１Ｈを第２の差動対のドレイン側共通接続点に供給する。
【００３５】
トランジスタＭ１Ｇは、ソースが第２の差動対のドレイン側共通接続点に接続され、ドレインがトランジスタＭ１Ｃのドレインに接続される。また、トランジスタＭ１Ｇのゲートには電圧源Ｖ１３が接続される。トランジスタＭ１Ｇは、電圧源Ｖ１３の電圧値に応じた電圧にトランジスタＭ１Ｈのドレインを制御する。これにより、トランジスタＭ１Ｈのソースドレイン間の電圧を安定化させる。また、トランジスタＭ１Ｇは、第２の動作電流Ｉ１Ｈと第１の動作電流Ｉ１Ｄ（電流Ｉ１Ｅと電流Ｉ１Ｆとの和）との差分となる電流Ｉ１Ｇをドレインから出力する。
【００３６】
ここで、電流Ｉ１Ｅ、Ｉ１Ｆ、Ｉ１Ｇにつて説明する。電流Ｉ１Ｅは、トランジスタＭ１Ｅの相互コンダクタンスをｇｍ１Ｅとすると（１５）式で表される。電流Ｉ１Ｆは、トランジスタＭ１Ｆの相互コンダクタンスをｇｍ１Ｆとし、ｇｍ１Ｆ＝ｇｍ１Ｅとすると（１６）式で表される。また、電流Ｉ１Ｇは、各電流の関係から（１７）式で表される。
2010093772.tif 000017
2010093772.tif 000018
2010093772.tif 000019
【００３７】
トランジスタＭ１Ｃは、トランジスタＭ１Ａ、Ｍ１Ｂと共にカレントミラー回路を構成する。トランジスタＭ１Ｃは、ゲートがトランジスタＭ１Ａ、Ｍ１Ｂのゲートと共通接続される。さらに、トランジスタＭ１Ａ〜Ｍ１Ｃは、ソースが接地端子ＧＮＤに共通接続される。トランジスタＭ１Ｃは、ゲートとドレインが互いに接続される。また、トランジスタＭ１Ｃのドレインは、トランジスタＭ１Ｇのドレインに接続され、トランジスタＭ１Ｇのドレインから出力される電流Ｉ１Ｇを受ける。
【００３８】
トランジスタＭ１Ａは、ドレインがトランジスタＭ１４のドレインとトランジスタＭ１６のドレインとを接続するノードに接続される。そして、トランジスタＭ１Ａは、電流Ｉ１Ｇ及びトランジスタＭ１ＡとトランジスタＭ１Ｃのトランジスタサイズ比に基づいた一方の同相電流Ｉ１Ａを出力する。
【００３９】
トランジスタＭ１Ｂは、ドレインがトランジスタＭ１５のドレインとトランジスタＭ１７のドレインとを接続するノードに接続される。そして、トランジスタＭ１Ｂは、電流Ｉ１Ｇ及びトランジスタＭ１ＢとトランジスタＭ１Ｃのトランジスタサイズ比に基づいた他方の同相電流Ｉ１Ｂを出力する。
【００４０】
ここで、同相電流を考慮した場合の電流Ｉ１５、Ｉ１７について説明する。まず、電流Ｉ１６は、トランジスタＭ１ＡとトランジスタＭ１Ｃとのトランジスタサイズ比をｍとすると（１８）式によって表される。また、電流Ｉ１７は、トランジスタＭ１ＢとトランジスタＭ１Ｃとのトランジスタサイズ比をｍとすると（１９）式によって表される。
2010093772.tif 000020
2010093772.tif 000021
【００４１】
そして、（１８）式と（１９）式とに基づき、出力端子ＯＵＴに対する引き込み出力電流（例えば、電流Ｉ１５）及び吐き出し出力電流（例えば、電流Ｉ１７−電流Ｉ１Ｂ）は、それぞれ（２０）式及び（２１）式によって表される。
2010093772.tif 000022
2010093772.tif 000023
【００４２】
上記において説明した差動増幅器１では、出力電圧ｖｏは、トランジスタＭ１７のドレイン抵抗をＲｄｓ１７、トランジスタＭ１５のドレイン抵抗をＲｄｓ１５とすると（２２）式によって表される。
2010093772.tif 000024
2010093772.tif 000025
2010093772.tif 000026
【００４３】
そして、本実施の形態では、第１の差動対を構成するトランジスタＭ１２及びトランジスタＭ１３を同一の特性とし、第２の差動対を構成するトランジスタＭ１Ｅ及びトランジスタＭ１Ｆを同一の特性とする。そして、第１の差動対を構成するトランジスタの相互コンダクタンスと第２の差動対を構成するトランジスタの相互コンダクタンスを（２５）式の関係とする。
2010093772.tif 000027
【００４４】
この（２５）式で示す関係に基づき第１の差動対及び第２の差動対を構成することで、（２３）式及び（２４）式は、（２６）式となる。
2010093772.tif 000028
【００４５】
（２６）式より、本実施の形態にかかる差動増幅器１では、吐き出し出力電流及び吸い込み電流が入力信号の同相成分に関して同相成分の電圧レベルによらず一定の値を維持することがわかる。
【００４６】
上記の説明より、本実施の形態にかかる差動増幅器１では、第２の差動対で生成される電流Ｉ１Ｅ及び電流Ｉ１Ｆの和が、入力信号の差動成分によらず一定の値を保つ。一方、電流Ｉ１Ｅ及び電流Ｉ１Ｆの和は、入力信号の同相成分に比例する値を有する。そして、定電流となる第２の動作電流から電流Ｉ１Ｅ及び電流Ｉ１Ｆを引くことで、入力信号の同相成分に基づいた同相電流を生成する。一方、差動増幅部１１において生成される差動電流は、入力信号の差動成分による変動に加えて、入力成分の同相成分による変動がある。そこで、差動増幅器１では、差動増幅部１１で生成された差動電流から同相電流生成部１３において生成された同相電流を引くことで、出力電流の変動を入力信号の差動成分に応じたもののみとする。
【００４７】
これにより、本実施の形態にかかる差動増幅器１では、出力端子ＯＵＴに対する引き込み出力電流と吐き出し出力電流は入力信号の差動成分に応じた変動のみを示し、同相成分に対しては一定の値となる。このように、引き込み出力電流と吐き出し出力電流の同相成分が一定となることで、電圧利得ａｖの安定度に関わるトランジスタＭ１５及びトランジスタＭ１７のドレイン抵抗Ｒｄｓが入力信号の同相成分にかかわらず一定となる。そのため、差動増幅器１では、電圧利得ａｖ及びその特性を安定化させることができる。
【００４８】
なお、差動増幅器１では、第１の差動対と第２の差動対を構成するトランジスタ（例えば、トランジスタＭ１２、Ｍ１３及びトランジスタＭ１Ｅ、Ｍ１Ｆ）の相互コンダクタンスの特性を差動対毎に同じにする必要がある。しかし、差動対を構成するトランジスタを半導体のレイアウトにおいて隣接又は近い位置に配置することで、複数のトランジスタの相互コンダクタンスの相対精度を向上させることが可能となる。また、複数の差動対を隣接又は近い位置に配置することで差動対間の相互コンダクタンスの相対精度を向上させることができる。このようなことより、差動増幅器１では、相互コンダクタンスの整合性を図ることは比較的容易であり、同相電流生成部１３を用いることで入力信号の同相成分の変動に対して安定した特性を実現することができる。
【００４９】
実施の形態２
実施の形態２にかかる差動増幅器２の回路図を図２に示す。図２に示すように、差動増幅器２は、実施の形態１にかかる差動増幅器１の電流増幅部１２の出力に出力バッファ１５を追加したものである。そして、差動増幅器２は、出力バッファ１５を介して出力端子ＯＵＴが接続される。なお、差動増幅器２では、出力バッファ１５の追加に伴い、入力端子ＩＰ、ＩＭの接続が差動増幅器１とは反対になっている。
【００５０】
出力バッファ１５は、トランジスタＭ２０、出力電流源１６を有する。トランジスタＭ２０は、例えばＮＭＯＳトランジスタで形成される。トランジスタＭ２０は、ソースが接地端子ＧＮＤに接続され、ドレインが出力電流源１６に接続される。そして、トランジスタＭ２０と出力電流源１６との間のノードに出力端子ＯＵＴが接続される。また、トランジスタＭ２０のゲートは、電流増幅部１２の出力に接続される。出力電流源１６は、電源端子ＶＤＤと出力端子ＯＵＴとの間に接続される。
【００５１】
また、差動増幅器２では、出力端子ＯＵＴにおけるオフセット電圧を最小とするために電流Ｉ２０と出力電流源１６が出力する電流Ｉｓとが等しくなるように設定される。またトランジスタＭ２０は、電流増幅部１２の出力に応じて電流Ｉ２０を流す。本実施の形態では、ｎをトランジスタＭ１５（あるいはトランジスタＭ１４）とトランジスタＭ２０とのトランジスタサイズ比とすると、電流Ｉ２０と電流Ｉ１５との関係は（２７）式の通りとなる。
2010093772.tif 000029
【００５２】
なお、出力バッファ１５のトランジスタＭ２０への入力電圧は、トランジスタＭ２０の閾値付近の電圧であることが好ましい。トランジスタＭ２０の入力電圧が閾値電圧よりも遙かに大きな電圧となった場合、無信号時に出力電流源１６から接地端子ＧＮＤに流れる電流が大きくなり消費電力に無駄が生じるためである。本実施の形態では、無信号時にトランジスタＭ１４とＭ１５のドレイン電流Ｉ１４、Ｉ１５がほぼ等しくなる。そのため、無信号時にトランジスタＭ２０のゲートに入力される電圧は、トランジスタＭ１４の閾値電圧にほぼ等しくなる。そのため、トランジスタＭ２０の閾値電圧をトランジスタＭ１４の閾値電圧よりも若干高い電圧に設定することで、上記のような消費電力の無駄を抑制することができる。
【００５３】
実施の形態３
実施の形態３にかかる差動増幅器３の回路図を図３に示す。図３に示すように、差動増幅器３では、差動増幅器１、２において用いられるＮＭＯＳトランジスタで構成された差動増幅部１１（以下、便宜的に第１の差動増幅部と称す）に加えて、ＰＭＯＳトランジスタで構成された第２の差動増幅部２１を有する。これにより、差動増幅器３では差動増幅器１、２よりも広い入力電圧範囲に対応可能となる。
【００５４】
差動増幅器３では、差動増幅器１において用いられる第１の差動増幅部１１、電流増幅部（以下、便宜的に第１の電流増幅部と称す）１２、同相電流生成部（以下、便宜的に第１の同相電流生成部と称す）１３、第１の基準電流源１４に加えて、第２の差動増幅部２１、第２の電流増幅部２２、第２の同相電流生成部２３、第２の基準電流源２４を有する。
【００５５】
第２の差動増幅部２１、第２の電流増幅部２２、第２の同相電流生成部２３、第２の基準電流源２４では、第１の差動増幅部１１、第１の電流増幅部１２、第１の同相電流生成部１３、第１の基準電流源１４を構成するトランジスタに対応するトランジスタを、第１の差動増幅部１１、第１の電流増幅部１２、第１の同相電流生成部１３、第１の基準電流源１４を構成するトランジスタとは反対の極性のトランジスタで構成する。また、差動増幅器３では、電圧源Ｖ１３に対応した電圧源Ｖ１４が設けられる。
【００５６】
例えば、トランジスタＭ１１〜Ｍ１５及びトランジスタＭ１Ａ〜Ｍ１Ｆに対応するトランジスタＭ２１〜Ｍ２５及びトランジスタＭ２Ａ〜Ｍ２Ｆは、ＰＭＯＳトランジスタで構成される。また、トランジスタＭ１６〜Ｍ１９及びトランジスタＭ１Ｇ、Ｍ１Ｈに対応するトランジスタＭ２６〜Ｍ２９及びトランジスタＭ２Ｇ、Ｍ２ＨはＮＭＯＳトランジスタで構成される。
【００５７】
第２の差動増幅部２１、第２の電流増幅部２２、第２の同相電流生成部２３、第２の基準電流源２４の動作は、それぞれ第１の差動増幅部１１、第１の電流増幅部１２、第１の同相電流生成部１３、第１の基準電流源１４の動作に対応したものであり、扱われる電流の極性が異なるのみである。なお、差動増幅器３では、第１の電流増幅部１２の出力及び第２の電流増幅部２２の出力が出力端子ＯＵＴで共通に接続される。これにより、出力端子ＯＵＴでは、第１の電流増幅部１２の出力及び第２の電流増幅部２２の出力が合成される。
【００５８】
実施の形態３にかかる差動増幅器３では、入力信号のうち高電位側の信号を第１の差動増幅部１１、第１の電流増幅部１２、第１の同相電流生成部１３、第１の基準電流源１４を用いて増幅し、低電位側の入力信号を第２の差動増幅部２１、第２の電流増幅部２２、第２の同相電流生成部２３、第２の基準電流源２４で増幅する。これにより、広い入力電圧範囲に対応することが可能である。また、差動増幅器３を用いることで、入力電圧範囲及び出力電圧範囲として接地電位から電源電位までの範囲を有するいわゆるレイルトゥレイル（Rail to Rail）動作に対応することが可能である。
【００５９】
なお、差動増幅器３においても、出力端子ＯＵＴに接続されるトランジスタに流れる電流には入力信号による同相成分の変動がないため、差動増幅器の特性の安定性を向上させることが可能である。
【００６０】
実施の形態４
実施の形態４にかかる差動増幅器４の回路図を図４に示す。差動増幅器４は、実施の形態３にかかる差動増幅器３の変形例を示すものである。差動増幅器４は、第２の電流増幅部２２の変形例となる第２の電流増幅部２２ａを有する。
【００６１】
第２の電流増幅部２２ａは、トランジスタＭ２４、Ｍ２５が削除される。そして、トランジスタＭ２６のドレインにはトランジスタＭ２４のドレインに代えてトランジスタＭ１２のドレインが接続される。トランジスタＭ２７のドレインにはトランジスタＭ２５のドレインに代えてトランジスタＭ１３のドレインが接続される。また、トランジスタＭ２６のソースにはトランジスタＭ２Ａのドレインが接続される。トランジスタＭ２７のソースにはトランジスタＭ２Ｂのドレインが接続される。これにより、差動増幅器４では、トランジスタＭ２４、Ｍ２５を削除することで、回路面積の縮小を実現する。
【００６２】
ＮＭＯＳトランジスタとＰＭＯＳトランジスタとでは基本的に特性が異なる。そのため、入力信号ＶＩＰ、ＶＩＭに対する出力となるドレイン電流Ｉ１２、Ｉ１３とドレイン電流Ｉ２２、Ｉ２３とでは特性が異なる。設計段階においてＰＭＯＳトランジスタとＮＭＯＳトランジスタの特性を揃えたとしても、製造段階のばらつきによりＰＭＯＳトランジスタとＮＭＯＳトランジスタとを同一特性を実現することができないことから、このドレイン電流の差異を解消することは困難である。そのため、第１の差動増幅部１１と第２の差動増幅部２１とを完全な対称構成としなくても、差動増幅器の特性に与える影響は少ない。従って、差動増幅器４においても実施の形態３にかかる差動増幅器３と同等の性能を実現することが可能である。
【００６３】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、実施の形態３、４に示す差動増幅器に対して、実施の形態２で示した出力バッファ１５を加えることが可能である。この場合、入力端子の極性を反転させる必要がある。また、本発明にかかる差動増幅器は、バイポーラトランジスタを用いても構成することが可能である。この場合、Ｎチャネル型トランジスタをＮＰＮトランジスタで置き換え、Ｐチャネル型トランジスタをＰＮＰトランジスタで置き換える。このとき、バイポーラトランジスタのエミッタはＭＯＳＦＥＴのソースに相当し、バイポーラトランジスタのコレクタはＭＯＳＦＥＴのドレインに相当し、バイポーラトランジスタのベースはＭＯＳＦＥＴのゲートに相当する。
【符号の説明】
【００６４】
１〜４    差動増幅器
１１、２１    差動増幅部
１２、２２    電流増幅部
１３、２３、２３ａ    同相電流生成部
１４、２４    基準電流源
１５    出力バッファ
１６    出力電流源
Ｉ１２、Ｉ１３、Ｉ２２、Ｉ２３    差動電流
Ｉ１１、Ｉ１４〜Ｉ１９、Ｉ１Ｅ〜Ｉ１Ｇ、Ｉｓ、Ｉ２０、Ｉ２４〜Ｉ２９、Ｉ２Ｅ〜Ｉ２Ｇ    電流
Ｉ１Ａ、Ｉ１Ｂ、Ｉ２Ａ、Ｉ２Ｂ    同相電流
Ｉ１Ｄ、Ｉ１Ｈ、Ｉ２Ｄ、Ｉ２Ｈ    動作電流
ＩＰ、ＩＭ    入力端子
ＯＵＴ    出力端子
Ｍ１１〜Ｍ１Ｈ、Ｍ２１〜Ｍ２Ｈ、Ｍ１０１〜Ｍ１０９、Ｍ１０Ａ、Ｍ１０Ｂ    トランジスタ
Ｖ１１〜Ｖ１４、Ｖ１０１〜Ｖ１０４    電圧源
ＶＤＤ    電源端子
ＧＮＤ    接地端子
【図１】
2010093772.tif 000030
【図２】
2010093772.tif 000031
【図３】
2010093772.tif 000032
【図４】
2010093772.tif 000033
【図５】
2010093772.tif 000034