(57)【要約】【課題】ＤＵＴの種類に応じて効果的にコスト低減を図ることができる半導体試験装置を提供する。【解決手段】半導体試験装置１は、伝送ケーブルＣ１１〜Ｃ１４，Ｃ２１〜Ｃ２４を介して伝送されるべき信号（試験パターンＰ１〜Ｐ４及び測定結果Ｍ１〜Ｍ４）を多重化する多重化部１２，１６と、伝送ケーブルＣ１１〜Ｃ１４，Ｃ２１〜Ｃ２４を介して伝送された多重化された信号をそれぞれ分離する分離部１３，１７とを備える。上記多重化部１２，１６は伝送ケーブルの数及び最大データレートに応じて多重化する信号の組み合わせを変更することが可能であり、分離部１３，１７は多重化された信号を多重化部１２，１６における組み合わせに応じて分離する。【選択図】図１
2010223832.tif 000002
【特許請求の範囲】
【請求項１】
半導体デバイスの試験に用いられる複数の信号を伝送する伝送路を備える半導体試験装置において、
前記伝送路を介して伝送されるべき前記複数の信号を多重化し、前記伝送路の数及び前記伝送路の最大伝送速度に応じて多重化する信号の組み合わせを変更可能な多重化部と、
前記伝送路を介して伝送された多重化された信号を、前記多重化部における組み合わせに応じて分離する分離部と
を備えることを特徴とする半導体試験装置。
【請求項２】
前記多重化部は、前記半導体デバイスに印加する試験信号を生成するために用いられる試験パターンを発生するパターン発生部と、前記試験パターンを用いて前記試験信号を生成するドライバ部との間に設けられ、前記パターン発生部で発生した前記試験パターンを前記伝送路を介して前記ドライバ部に伝送するために用いられることを特徴とする請求項１記載の半導体試験装置。
【請求項３】
前記分離部は、前記多重化部と前記ドライバ部との間、及び前記ドライバ部の内部の何れか一方に設けられることを特徴とする請求項２記載の半導体試験装置。
【請求項４】
前記多重化部は、前記半導体デバイスから出力される信号を測定する測定部と、当該測定部の測定結果を格納する格納部との間に設けられ、前記測定部で得られた測定結果を前記格納部に伝送するために用いられることを特徴とする請求項１から請求項３の何れか一項に記載の半導体試験装置。
【請求項５】
前記分離部は、前記測定部と前記格納部との間に設けられる前記多重化部と前記格納部との間、及び前記格納部の内部の何れか一方に設けられることを特徴とする請求項４記載の半導体試験装置。
【請求項６】
前記伝送路は、数の増減が可能であることを特徴とする請求項１から請求項５の何れか一項に記載の半導体試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイスの試験を行う半導体試験装置に関する。
【背景技術】
【０００２】
半導体試験装置は、被試験対象としての半導体デバイス（以下、ＤＵＴ（Device Under Test）という）に試験信号を印加し、ＤＵＴから得られる信号を用いてＤＵＴの試験を行う。一般的に、半導体試験装置は、上記の試験信号を生成するために用いられる試験パターン等を発生するパターン発生部、試験パターンを用いて試験信号を生成するドライバ部、ＤＵＴから出力される信号を測定する測定部、及び測定部の測定結果を格納する格納部を備える。
【０００３】
上記の測定部としては、ＤＵＴから出力される信号と予め定められた期待値とを比較してパス／フェイルを判断するものや、ＤＵＴから出力される信号をサンプリングするものがある。前者の測定部を備える場合にはパス／フェイルの判断結果が測定結果として格納部に格納され、後者の測定部を備える場合にはＤＵＴから出力される信号の波形を示すデータが測定結果として格納部に格納される。
【０００４】
ここで、半導体試験装置においては、上記のパターン発生部とドライバ部とを接続する配線、及び測定部と格納部とを接続する配線が膨大になり、これら配線の数はＤＵＴに対して電気的に接続されるピン（テスタピン）の数に比例して増加する。配線数を削減する一般的な技術としては、複数の配線を介して送受信される信号を時分割多重により多重化する技術が挙げられる。以下の特許文献１には、光通信の技術分野に関する発明ではあるが、複数の系統の入力データを時分割多重により多重化してシリアルにデータとして送信する技術が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−２２３２０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、半導体試験装置の規模は、一般的にテスタピンの数と試験信号のデータレート（即ち、ＤＵＴから得られる信号のデータレート）とによって左右される。このため、ＤＵＴの試験を行う上で必要となる半導体試験装置の規模はＤＵＴの種類毎（ＤＵＴのピン数やデータレート毎）に様々である。ここで、ＤＵＴの種類毎に半導体試験装置の設計を行っていたのでは設計コストが膨大になる。このため、半導体試験装置は、ＤＵＴの種類に拘わらず試験を行う上で必須となる基本的な構成を備えており、ＤＵＴの種類に応じて規模の増減を可能にすることで様々な種類のＤＵＴに対応できるよう設計されている。
【０００７】
近年においては、半導体メモリに代表される半導体デバイスの低価格化により、半導体試験装置のコストを含めた半導体デバイスの試験に要するコストの低減が要求されている。このため、半導体試験装置には、ＤＵＴの試験を行う上で必要最小限の構成にまで規模を削減でき、これによりＤＵＴの種類に応じたコストの削減を効果的に実現し得ることが望まれている。
【０００８】
ここで、あるＤＵＴの試験に必要なテスタピンの総数が、半導体試験装置の設計仕様上におけるテスタピンの最大数よりも少ない場合には、半導体試験装置のコストを低減するために、前述したドライバ部、測定部、及び格納部がＤＵＴの試験に必要となる最小限の数まで削減される。また、これらの削減とともに、パターン発生部とドライバ部とを接続する配線及び測定部と格納部とを接続する配線も削減される。
【０００９】
しかしながら、ＤＵＴの試験を行う上で必要なデータレートが、半導体試験装置の設計仕様上における最大のデータレートよりも低い場合であっても、従来の半導体試験装置では削減可能な部位が少なくコスト低減の効果が低いという問題があった。ここで、データレートはＤＵＴの仕様又は試験仕様によって決定されるため、ＤＵＴの試験を行う上で必要となるデータレートに合わせてコストを削減することができれば、効果的に半導体試験装置のコスト低減を図ることができると考えられる。
【００１０】
本発明は上記事情に鑑みてなされたものであり、ＤＵＴの種類に応じて効果的にコスト低減を図ることができる半導体試験装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、本発明の半導体試験装置は、半導体デバイス（２０ａ〜２０ｄ）の試験に用いられる複数の信号（Ｐ１〜Ｐ４、Ｍ１〜Ｍ４）を伝送する伝送路（Ｃ１１〜Ｃ１４、Ｃ２１〜Ｃ２４）を備える半導体試験装置（１、２）において、前記伝送路を介して伝送されるべき前記複数の信号を多重化し、前記伝送路の数及び前記伝送路の最大伝送速度に応じて多重化する信号の組み合わせを変更可能な多重化部（１２、１６）と、前記伝送路を介して伝送された多重化された信号を、前記多重化部における組み合わせに応じて分離する分離部（１３、１７、３３）とを備えることを特徴としている。
この発明によると、伝送路を介して伝送されるべき複数の信号が伝送路の数及び伝送路の最大伝送速度に応じてた組み合わせをもって多重化部で多重化され、多重化部で多重化されて伝送路を介した信号が多重化部における組み合わせに応じて分離される。
また、本発明の半導体試験装置は、前記多重化部が、前記半導体デバイスに印加する試験信号を生成するために用いられる試験パターンを発生するパターン発生部（１１）と、前記試験パターンを用いて前記試験信号を生成するドライバ部（１４ａ〜１４ｄ、３１ａ〜３１ｄ）との間に設けられ、前記パターン発生部で発生した前記試験パターンを前記伝送路を介して前記ドライバ部に伝送するために用いられることを特徴としている。
また、本発明の半導体試験装置は、前記分離部が、前記多重化部と前記ドライバ部との間、及び前記ドライバ部の内部の何れか一方に設けられることを特徴としている。
また、本発明の半導体試験装置は、前記多重化部が、前記半導体デバイスから出力される信号（Ｓ２１〜Ｓ２４）を測定する測定部（１５ａ〜１５ｄ）と、当該測定部の測定結果を格納する格納部（１８ａ〜１８ｄ、３２ａ〜３２ｄ）との間に設けられ、前記測定部で得られた測定結果を前記格納部に伝送するために用いられることを特徴としている。
また、本発明の半導体試験装置は、前記分離部が、前記測定部と前記格納部との間に設けられる前記多重化部と前記格納部との間、及び前記格納部の内部の何れか一方に設けられることを特徴としている。
また、本発明の半導体試験装置は、前記伝送路が、数の増減が可能であることを特徴としている。
【発明の効果】
【００１２】
本発明によれば、伝送路を介して伝送されるべき複数の信号を伝送路の数及び伝送路の最大伝送速度に応じてた組み合わせをもって多重化部で多重化し、多重化部で多重化されて伝送路を介した信号を多重化部における組み合わせに応じて分離しており、上記の組み合わせは記伝送路の数及び伝送路の最大伝送速度に応じて変更可能である。このため、半導体デバイスの種類に応じて効果的にコスト低減を図ることができるという効果がある。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１実施形態による半導体試験装置の要部構成を示すブロック図である。
【図２】測定部１５ａ〜１５ｄ、多重化部１６、及び分離部１７の具体的な構成例を示すブロックである。
【図３】測定結果Ｍ１〜Ｍ４のデータレートが最大データレートである場合における多重化部１６及び分離部１７の動作を説明するための図である。
【図４】測定結果Ｍ１〜Ｍ４のデータレートが限定される場合における多重化部１６及び分離部１７の動作を説明するための図である。
【図５】本発明の第２実施形態による半導体試験装置の要部構成を示すブロック図である。
【図６】測定部１５ａ〜１５ｄ、多重化部１６、及び格納部３２ａ〜３２ｄの具体的な構成例を示すブロックである。
【発明を実施するための形態】
【００１４】
以下、図面を参照して本発明の実施形態による半導体試験装置について詳細に説明する。
【００１５】
〔第１実施形態〕
図１は、本発明の第１実施形態による半導体試験装置の要部構成を示すブロック図である。図１に示す通り、本実施形態の半導体試験装置１は、パターン発生部１１、多重化部１２、分離部１３、ドライバ部１４ａ〜１４ｄ、測定部１５ａ〜１５ｄ、多重化部１６、分離部１７、及び格納部１８ａ〜１８ｄを備えており、ＤＵＴ２０ａ〜２０ｄ（半導体デバイス）に試験信号Ｓ１１〜Ｓ１４を印加して得られる信号Ｓ２１〜Ｓ２４を用いてＤＵＴ２０ａ〜２０ｄの試験を行う。
【００１６】
尚、現在までに、同測数（並列して同時に試験を行うことが可能なＤＵＴの数）が数個程度のものから、数百個程度のものまで多種多様の半導体試験装置が開発されているが、本実施形態では、説明を簡単にするために、半導体試験装置１は、４個のＤＵＴ２０ａ〜２０ｄを同時に試験することができるものであるとする。また、説明を簡単にするために、ドライバ部１４ａ〜１４ｄ、測定部１５ａ〜１５ｄ、及び格納部１８ａ〜１８ｄは、ＤＵＴ２０ａ〜２０ｄに対応してそれぞれ設けられているものとする。
【００１７】
パターン発生部１１は、ＤＵＴ２０ａ〜２０ｄに印加される試験信号Ｓ１１〜Ｓ１４を生成するために用いられる試験パターンＰ１〜Ｐ４（複数の信号）を発生する。これらの試験パターンＰ１〜Ｐ４は同一のパターンであっても良く、互いに異なるパターンであっても良い。尚、図１では図示を省略しているが、パターン生成部１１は、ＤＵＴ２０ａ〜２０ｄから出力される信号Ｓ２１〜Ｓ２４を用いて測定部１５ａ〜１５ｄで行われるパス／フェイルの判定に用いられる期待値を生成するための期待値パターンも生成する。
【００１８】
多重化部１２は、パターン発生部１１から出力されて伝送ケーブルＣ１１〜Ｃ１４（伝送路）を介して伝送されるべき試験パターンＰ１〜Ｐ４を多重化する。ここで、伝送ケーブルＣ１１〜Ｃ１４は多重化部１２と分離部１３とを接続しており、パターン発生部１１から出力される試験パターンＰ１〜Ｐ４を分離部１３を介してドライバ部１４ａ〜１４ｄに伝送するために用いられる。
【００１９】
伝送ケーブルＣ１１〜Ｃ１４はその数を増減することができ、例えば多重化部１２と分離部１３が１本の伝送ケーブルＣ１１のみを用いて接続されることもあれば、４本の伝送ケーブルＣ１１〜Ｃ１４を用いて接続されることもある。このため、多重化部１２は、多重化部１２と分離部１３とを接続する伝送ケーブルの数と、その伝送ケーブルの最大伝送速度（データレート）とに応じて多重化する試験パターンＰ１〜Ｐ４の組み合わせを変更することが可能である。
【００２０】
分離部１３は、多重化部１２によって多重化されて伝送ケーブルＣ１１〜Ｃ１４を介して伝送された試験パターンを分離する。ここで、上述の通り、多重化部１２は多重化する試験パターンＰ１〜Ｐ４の組み合わせを変更することが可能であるため、分離部１３における分離方法も試験パターンＰ１〜Ｐ４の組み合わせに応じて変更可能である。つまり、分離部１３においては、分離部１３も伝送ケーブルＣ１１〜Ｃ１４を介して伝送された試験パターンがその組み合わせに応じて分離される。
【００２１】
ドライバ部１４ａ〜１４ｄは、分離部１３で分離された試験パターンＰ１〜Ｐ４を用いてＤＵＴ２０ａ〜２０ｄに印加する試験信号Ｓ１１〜Ｓ１４をそれぞれ生成する。尚、一般的に、ドライバ部１４ａ〜１４ｄでは試験パターンＰ１〜Ｐ４を用いてＤＵＴ２０ａ〜２０ｄの複数のピンに印加する複数の試験信号がそれぞれ生成される。図１においては説明を簡単にするために、ドライバ部１４ａ〜１４ｄの各々で生成される複数の信号をそれぞれ試験パターンＳ１１〜Ｓ１４として表している。
【００２２】
測定部１５ａ〜１５ｄは、ＤＵＴ２０ａ〜２０ｄから出力される信号Ｓ２１〜Ｓ２４と所定の比較電圧とを比較して得られる信号と、前述したパターン発生部１１から出力される期待値パターン（図示省略）を用いて生成される期待値とを比較してパス／フェイルを判定する。尚、一般的に、ＤＵＴ２０ａ〜２０ｄからも複数の信号が出力されるが、図１においては説明を簡単にするために、これらを信号Ｓ２１〜Ｓ２４として表している。これら測定部１５ａ〜１５ｄからは、上記のパス／フェイルの判定結果が測定結果Ｍ１〜Ｍ４（複数の信号）としてそれぞれ出力される。
【００２３】
多重化部１６は、測定部１５ａ〜１５ｄの各々から出力されて伝送ケーブルＣ２１〜Ｃ２４（伝送路）を介して伝送されるべき測定結果Ｍ１〜Ｍ４を多重化する。ここで、伝送ケーブルＣ２１〜Ｃ２４は多重化部１６と分離部１７とを接続しており、測定部１５ａ〜１５ｄから出力される測定結果Ｍ１〜Ｍ４の各々から出力される測定結果Ｍ１〜Ｍ４を分離部１７を介して格納部１８ａ〜１８ｄに伝送するために用いられる。
【００２４】
伝送ケーブルＣ２１〜Ｃ２４は、伝送ケーブルＣ１１〜Ｃ１４と同様に、その数を増減することができ、例えば多重化部１６と分離部１７が１本の伝送ケーブルＣ２１のみを用いて接続されることもあれば、４本の伝送ケーブルＣ２１〜Ｃ２４を用いて接続されることもある。このため、多重化部１６は、多重化部１６と分離部１７とを接続する伝送ケーブルの数と、その伝送ケーブルの最大伝送速度（データレート）とに応じて多重化する測定結果Ｍ１〜Ｍ４の組み合わせを変更することが可能である。
【００２５】
分離部１７は、多重化部１６によって多重化されて伝送ケーブルＣ２１〜Ｃ２４を介して伝送された測定結果を分離する。ここで、上述の通り、多重化部１６は多重化する測定結果Ｍ１〜Ｍ４の組み合わせを変更することが可能であるため、分離部１７における分離方法も測定結果Ｍ１〜Ｍ４の組み合わせに応じて変更可能である。つまり、分離部１７においては、分離部１７も伝送ケーブルＣ２１〜Ｃ２４を介して伝送された測定結果がその組み合わせに応じて分離される。
【００２６】
格納部１８ａ〜１８ｄは、半導体メモリ等の記憶装置を備えており、分離部１７で分離された測定結果Ｍ１〜Ｍ４をそれぞれ記憶装置に記憶する。尚、本実施形態では、パターン発生部１１とドライバ部１４ａ〜１４ｄとの間に多重化部１２及び分離部１３を備えるとともに、測定部１５ａ〜１５ｄと格納部１８ａ〜１８ｄとの間に多重化部１６及び分離部１７を備える構成について説明するが、多重化部１２及び分離部１３と多重化部１６及び分離部１７との何れか一方は省略されていても良い。
【００２７】
図２は、測定部１５ａ〜１５ｄ、多重化部１６、及び分離部１７の具体的な構成例を示すブロックである。図２に示す通り、測定部１５ａ〜１５ｄはコンパレータＣ１，Ｃ２を備える。測定部１５ａに設けられたコンパレータＣ１は、ＤＵＴ２０ａから出力される信号Ｓ２１と上限比較電圧ＥＨとを比較してその比較結果ＪＨを出力する。測定部１５ａに設けられたコンパレータＣ２は、ＤＵＴ２０ａから出力される信号Ｓ２１と下限比較電圧ＥＬとを比較してその比較結果ＪＬを出力する。測定部１５ａではこれら比較結果ＪＨ，ＪＬと前述した期待値とが比較されてパス／フェイルが判定される。
【００２８】
他の測定部１５ｂ〜１５ｄについても同様の比較が行われる。つまり、測定部１５ｂ〜１５ｄにおいて、ＤＵＴ２０ｂ〜２０ｄから出力される信号Ｓ２２〜Ｓ２４と上限比較電圧ＥＨ及び下限比較電圧ＥＬとがそれぞれ比較されて比較結果ＪＨ，ＪＬが求められる。そして、測定部１５ｂ〜１５ｄの各々で得られた比較結果ＪＨ，ＪＬと前述した期待値とが比較されてパス／フェイルがそれぞれ判定される。
【００２９】
多重化部１６は、マルチプレクサ１６ａ〜１６ｃを備える。マルチプレクサ１６ａは、測定部１５ａ〜１５ｄから出力される測定結果Ｍ１〜Ｍ４を入力としており、その出力端には伝送ケーブルＣ２１が接続される。このマルチプレクサ１６ａは、測定結果Ｍ１〜Ｍ４の何れか１つを多重化せずに出力し、或いはこれら測定結果Ｍ１〜Ｍ４の少なくとも２つを時分割多重して出力する。マルチプレクサ１６ｂは、測定部１５ｂ〜１５ｄから出力される測定結果Ｍ２〜Ｍ４を入力としており、その出力端には伝送ケーブルＣ２２が接続される。このマルチプレクサ１６ａは、測定結果Ｍ２〜Ｍ４の何れか１つを多重化せずに出力し、或いはこれら測定結果Ｍ２〜Ｍ４の少なくとも２つを時分割多重して出力する。
【００３０】
マルチプレクサ１６ｃは、測定部１５ｃ，１５ｄから出力される測定結果Ｍ３，Ｍ４を入力としており、その出力端には伝送ケーブルＣ２３が接続される。このマルチプレクサ１６ｃは、測定結果Ｍ３，Ｍ４の何れか一方を多重化せずに出力し、或いはこれら測定結果Ｍ３，Ｍ４を時分割多重して出力する。以上説明したマルチプレクサ１６ａ〜１６ｃに入力される測定結果を時分割多重するか否か、及びマルチプレクサ１６ａ，１６ｂにおいて時分割多重する測定結果の組み合わせは、多重化部１６と分離部１７とを接続する伝送ケーブルの本数及び最大データレートを考慮して設定することができる。尚、図２に示す通り、伝送ケーブルＣ２４は、マルチプレクサ１６ａ〜１６ｃの出力端には接続されず、一端が測定部１５ｄの出力端と接続され、他端が分離部１７に設けられたデマルチプレクサ１７ｃの１つの入力端に接続される。
【００３１】
分離部１７は、デマルチプレクサ１７ａ〜１７ｃを備える。デマルチプレクサ１７ａは、その入力端に伝送ケーブルＣ２１，Ｃ２２が接続され、その出力端に格納部１８ｂが接続される。尚、図２に示す通り、伝送ケーブルＣ２１は、格納部１８ａにも接続される。このデマルチプレクサ１７ａは、伝送ケーブルＣ２１，Ｃ２２の何れか一方を介して伝送された測定結果を分離せずにそのまま出力し、或いは時分割多重された測定結果の１つを分離して出力する。デマルチプレクサ１７ｂは、その入力端に伝送ケーブルＣ２１〜Ｃ２３が接続され、その出力端に格納部１８ｃが接続される。このデマルチプレクサ１７ｂは、伝送ケーブルＣ２１〜Ｃ２３の何れか１つを介して伝送された測定結果を分離せずにそのまま出力し、或いは時分割多重された測定結果の１つを分離して出力する。
【００３２】
デマルチプレクサ１７ｃは、その入力端に伝送ケーブルＣ２１〜Ｃ２４が接続され、その出力端に格納部１８ｄが接続される。このデマルチプレクサ１７ｃは、伝送ケーブルＣ２１〜Ｃ２４の何れか一方を介して伝送された測定結果を分離せずにそのまま出力し、或いは時分割多重された測定結果の１つを分離して出力する。以上説明したデマルチプレクサ１７ａ〜１７ｃに入力される測定結果を分離せずにそのまま出力するか否か、及び時分割多重された測定結果の何れを分離するかは、多重化部１６に設けられたマルチプレクサ１６ａ〜１６ｃに応じて設定される。尚、パターン発生部１１とドライバ部１３との間に設けられる多重化部１２及び分離部１３も、多重化部１６及び分離部１７とそれぞれ同様の構成である。
【００３３】
次に、以上の構成における半導体試験装置１の動作について説明する。尚、以下の説明では、半導体試験装置１の最大データレートが２００Ｍｂｐｓ（bit per second）であるとする。つまり、伝送ケーブルＣ１１〜Ｃ１４を介した試験パターンＰ１〜Ｐ４の最大データレート及び伝送ケーブルＣ２１〜Ｃ２４を介した測定結果Ｍ１〜Ｍ４の最大データレートが共に２００Ｍｂｐｓであるとする。
【００３４】
まず、図１を参照して半導体試験装置１の全体的な動作の流れについて簡単に説明する。パターン発生部１１から試験パターンＰ１〜Ｐ４が出力されると、多重化部１２及び分離部１３を順に介してドライバ部１４ａ〜１４ｄにそれぞれ入力される。試験パターンＰ１〜Ｐ４が入力されると、ドライバ部１４ａ〜１４ｄにおいて試験パターンＰ１〜Ｐ４を用いて試験信号Ｓ１１〜Ｓ１４が生成されて、ＤＵＴ２０ａ〜２０ｄにそれぞれ印加される。試験信号Ｓ１１〜Ｓ１４が印加されると、ＤＵＴ２０ａ〜２０ｄからは試験信号Ｓ１１〜Ｓ１４に応じた信号Ｓ２１〜Ｓ２４がそれぞれ出力される。
【００３５】
ＤＵＴ２０ａ〜２０ｄから出力された信号Ｓ２１〜Ｓ２２は、測定部１５ａ〜１５ｄに入力され、前述した上限比較電圧ＥＨ及び下限比較電圧ＥＬと比較されて比較結果ＪＨ，ＪＬが求められる。そして、測定部１５ｂ〜１５ｄの各々で得られた比較結果ＪＨ，ＪＬと前述した期待値とが比較されてパス／フェイルがそれぞれ判定される。測定部１５ａ〜１５ｄにおける判定結果は測定結果Ｍ１〜Ｍ４としてそれぞれ出力される。これら試験結果Ｍ１〜Ｍ４は、多重化部１６及び分離部１７を順に介して格納部１８ａ〜１８ｄにそれぞれ入力されて格納される。
【００３６】
次に、多重化部１６及び分離部１７の動作について詳細に説明する。以下では、測定結果Ｍ１〜Ｍ４のデータレートが最大データレートの２００Ｍｂｐｓである場合の動作、及び測定結果Ｍ１〜Ｍ４のデータレートを１００Ｍｂｐｓに限定した場合の動作を例に挙げて順に説明する。尚、以下に説明する多重化部１６及び分離部１７と同様の動作が多重化部１２及び分離部１３でも行われるが、重複を避けるため多重化部１２及び分離部１３の動作の説明は省略する。
【００３７】
〈データレートが最大データレートである場合の動作〉
図３は、測定結果Ｍ１〜Ｍ４のデータレートが最大データレートである場合における多重化部１６及び分離部１７の動作を説明するための図である。測定結果Ｍ１〜Ｍ４のデータレートが最大データレート（２００Ｍｂｐｓ）である場合には、図３（ａ）に示す通り、測定部１５ａ〜１５ｄから測定結果Ｍ１〜Ｍ４が２００Ｍｂｐｓのデータレートをもってそれぞれ出力される。
【００３８】
ここで、伝送ケーブルＣ２１〜Ｃ２４を介した測定結果Ｍ１〜Ｍ４の最大データレートは、前述した通り２００Ｍｂｐｓである。従って、測定結果Ｍ１〜Ｍ４のデータレートが最大データレート（２００Ｍｂｐｓ）である場合には、測定結果Ｍ１〜Ｍ４を多重化せずに個別に伝送する必要があり、多重化部１６と分離部１７との間は４本の伝送ケーブルＣ２１〜Ｃ２４で接続されている必要がある。また、かかる場合には、多重化部１６に設けられたマルチプレクサ１６ａ〜１６ｃは入力される測定結果を時分割多重しないように設定され、分離部１７に設けられるデマルチプレクサ１７ａ〜１７ｃは入力される測定結果を分離せずにそのまま出力するように設定される。
【００３９】
いま、図３（ｂ）に示す通り、「ａ１」，「ａ２」，「ａ３」，…なる測定結果Ｍ１、「ｂ１」，「ｂ２」，「ｂ３」，…なる測定結果Ｍ２、「ｃ１」，「ｃ２」，「ｃ３」，…なる測定結果Ｍ３、「ｄ１」，「ｄ２」，「ｄ３」，…なる測定結果Ｍ４がビットレート２００Ｍｂｐｓをもって測定部１５ａ〜１５ｄからそれぞれ同期して順に出力されるとする。これらの測定結果Ｍ１〜Ｍ４が多重化部１６に入力されてもマルチプレクサ１６ａ〜１６ｃによって時分割多重されない。このため、多重化部１６に入力された測定結果Ｍ１〜Ｍ４は同期した状態でそのまま多重化部１６から出力されることになる。
【００４０】
多重化部１６から出力された測定結果Ｍ１〜Ｍ４は、伝送ケーブルＣ２１〜Ｃ２４によって２００Ｍｂｐｓのデータレートでそれぞれ個別に伝送されて分離部１７に入力する。ここで、測定結果Ｍ１〜Ｍ４が分離部１７に入力されてもデマルチプレクサ１７ａ〜１７ｃによって分離されない。このため、分離部１６に入力された測定結果Ｍ１〜Ｍ４は、分離部１６からそのまま２００Ｍｂｐｓのデータレートで出力されて格納部１８ａ〜１８ｄにそれぞれ格納される。このように、測定結果Ｍ１〜Ｍ４のデータレートが最大データレートである場合には、図３（ｂ）に示す測定結果Ｍ１〜Ｍ４が時分割多重されることなく、伝送ケーブルＣ２１〜Ｃ２４によって個別に伝送される。
【００４１】
〈データレートが限定される場合の動作〉
図４は、測定結果Ｍ１〜Ｍ４のデータレートが限定される場合における多重化部１６及び分離部１７の動作を説明するための図である。測定結果Ｍ１〜Ｍ４のデータレートが最大データレートの半分（１００Ｍｂｐｓ）に限定される場合には、図４（ａ）に示す通り、測定部１５ａ〜１５ｄから測定結果Ｍ１〜Ｍ４が１００Ｍｂｐｓのデータレートをもってそれぞれ出力される。
【００４２】
ここで、伝送ケーブルＣ２１〜Ｃ２４を介した測定結果Ｍ１〜Ｍ４の最大データレートは、前述した通り２００Ｍｂｐｓである。従って、データレートが１００Ｍｂｐｓである測定結果Ｍ１〜Ｍ４から２つを選択して時分割多重しても伝送ケーブルＣ２１〜Ｃ２４の最大データレートを超えることはない。また、測定結果Ｍ１〜Ｍ４のうちから２つを選択して時分割多重するとともに残りの２つを時分割多重すれば、測定結果Ｍ１〜Ｍ４の伝送に必要な伝送ケーブルは２本のみで良い。このため、多重化部１６と分離部１７との間は、例えば図４に示す通り、２本の伝送ケーブルＣ２１，Ｃ２３で接続されていれば良い。
【００４３】
ここでは、測定結果Ｍ１と測定結果Ｍ２とが時分割多重され、測定結果Ｍ３と測定結果Ｍ４とが時分割多重される場合について考える。かかる場合には、多重化部１６に設けられたマルチプレクサ１６ａは入力される測定結果Ｍ１，Ｍ２を時分割多重するよう設定され、マルチプレクサ１６ｃは入力される２つの測定結果（測定結果Ｍ３，Ｍ４）を時分割多重するよう設定される。尚、マルチプレクサ１６ｂは使用されない。
【００４４】
また、デマルチプレクサ１７ａ〜１７ｃは、マルチプレクサ１６ａ〜１６ｃの設定に応じた設定がなされる。具体的には、デマルチプレクサ１７ａは、伝送ケーブルＣ２１を介して伝送された一方の測定結果（測定結果Ｍ２）を分離して出力するよう設定される。また、デマルチプレクサ１７ｂは伝送ケーブルＣ２３を介して伝送された一方の測定結果（測定結果Ｍ３）を分離して出力するよう設定され、デマルチプレクサ１７ｃは伝送ケーブルＣ２３を介して伝送された他方の測定結果（測定結果Ｍ４）を分離して出力するよう設定される。
【００４５】
いま、図４（ｂ）に示す通り、「ａ１」，「ａ２」，「ａ３」，…なる測定結果Ｍ１、「ｂ１」，「ｂ２」，「ｂ３」，…なる測定結果Ｍ２、「ｃ１」，「ｃ２」，「ｃ３」，…なる測定結果Ｍ３、「ｄ１」，「ｄ２」，「ｄ３」，…なる測定結果Ｍ４がビットレート１００Ｍｂｐｓをもって測定部１５ａ〜１５ｄからそれぞれ同期して順に出力されるとする。これらの測定結果Ｍ１〜Ｍ４が多重化部１６に入力されると、測定結果Ｍ１，Ｍ２がマルチプレクサ１６ａによって時分割多重され、測定結果Ｍ３，Ｍ４がマルチプレクサ１６ｃによって時分割多重される。
【００４６】
すると、多重化部１６からは、図４（ｃ）に示すデータレートが２００Ｍｂｐｓである時分割多重信号Ｍ１１，Ｍ１２が出力される。ここで、時分割多重信号Ｍ１１は、測定結果Ｍ１，Ｍ２が交互に現れる「ａ１」，「ｂ１」，「ａ２」，「ｂ２」，「ａ３」，「ｂ３」…なる信号である。また、時分割多重信号Ｍ１２は、測定結果Ｍ３，Ｍ４が交互に現れる「ｃ１」，「ｄ１」，「ｃ２」，「ｄ２」，「ｃ３」，「ｄ３」…なる信号である。
【００４７】
多重化部１６から出力された時分割多重信号Ｍ１１，Ｍ１２は、伝送ケーブルＣ２１，Ｃ２３によって２００Ｍｂｐｓのデータレートでそれぞれ伝送されて分離部１７に入力する。すると、時分割多重信号Ｍ１１は定信号Ｍ１と測定信号Ｍ２とに分離され、時分割多重信号Ｍ１２は定信号Ｍ３と測定信号Ｍ４とに分離される。分離されたこれらの測定信号Ｍ１〜Ｍ４は、１００Ｍｂｐｓのデータレートで出力されて格納部１８ａ〜１８ｄにそれぞれ格納される。このように、測定結果Ｍ１〜Ｍ４のデータレートが限定される場合には、図４（ｂ）に示す測定結果Ｍ１〜Ｍ４が多重化されて図４（ｃ）に示す時分割多重信号Ｍ１１，Ｍ１２が生成され、これら時分割多重信号Ｍ１１，Ｍ１２が伝送ケーブルＣ２１，Ｃ２３によって個別に伝送された後に、分離部１７によって図４（ｂ）に示す測定結果Ｍ１〜Ｍ４に分離される。
【００４８】
以上説明した通り、本実施形態では、測定結果Ｍ１〜Ｍ４をそれぞれ多重化部１６で時分割多重して伝送ケーブルＣ２１，Ｃ２３を介して伝送し、伝送ケーブルＣ２１，Ｃ２３を介して伝送された測定結果（時分割多重された測定結果）を分離部１７で分離している。ここで、時分割多重する測定結果Ｍ１〜Ｍ４の組み合わせと時分割多重された測定結果Ｍ１〜Ｍ４の分離方法は、多重化部１６と分離部１７とを接続する伝送ケーブルの数及び最大データレートに応じて変更することができる。このため、ＤＵＴの試験を行う上で必要となるデータレートに合わせて多重化部１６と分離部１７とを接続する伝送ケーブル（更には、多重化部１２と分離部１３とを接続する伝送ケーブル）を削減することができ、ＤＵＴの種類に応じて効果的にコスト低減を図ることができる。
【００４９】
〔第２実施形態〕
図５は、本発明の第２実施形態による半導体試験装置の要部構成を示すブロック図である。図５に示す通り、本実施形態の半導体試験装置２は、図１に示す半導体試験装置１が備える分離部１３，１７を省略するとともに、ドライバ部１４ａ〜１４ｄ及び格納部１８ａ〜１８ｄに代えてドライバ部３１ａ〜３１ｄ及び格納部３２ａ〜３２ｄを備えた構成である。ドライバ部３１ａ〜３１ｄは伝送ケーブルＣ１１〜Ｃ１４を介して多重化部１２に直接接続され、格納部３２ａ〜３２ｄは伝送ケーブルＣ２１〜Ｃ２４を介して多重化部１６に直接接続される。
【００５０】
図６は、測定部１５ａ〜１５ｄ、多重化部１６、及び格納部３２ａ〜３２ｄの具体的な構成例を示すブロックである。図６に示す通り、格納部３２ａ〜３２ｄは、インターリーブ制御部３３（分離部）及び記憶部３４，３５を備える。インターリーブ制御部３３は、１つの入力端と２つの出力端とを備えており、入力端から入力される信号を、２つの出力端から交互に出力する。従って、例えばデータレートが２００Ｍｂｐｓの信号がインターリーブ制御部３３の入力端に入力された場合には、データレートが１００Ｍｂｐｓの信号が各々の出力端から振り分け出力される。
【００５１】
格納部３２ａ〜３２ｄに設けられたインターリーブ制御部３３の入力端には、伝送ケーブルＣ２１〜Ｃ２４がそれぞれ接続される。また、記憶部３４，３５はインターリーブ制御部３３の出力端にそれぞれ接続されており、各々の出力端から出力される信号を記憶する。このように、本実施形態の半導体試験装置２が備える格納部３２ａ〜３２ｄは、いわば図１，図２に示す分離部１７の機能（入力される信号を分離する機能）が内部に設けられた構成である。
【００５２】
尚、図５に示すドライバ部３１ａ〜３１ｄも、上記の格納部３２ａ〜３２ｄと同様の構成である。つまり、図５に示すドライバ部３１ａ〜３１ｄは、格納部３２ａ〜３２ｄに設けられたインターリーブ制御部３３と、インターリーブ制御部３３から振り分け出力される試験パターンを入力とする複数のドライバ（図示省略）を備える構成であり、いわば図１，図２に示す分離部１３の機能（入力される信号を分離する機能）が内部に設けられた構成である。
【００５３】
上位構成において、測定部１５ａ〜１５ｄから出力される測定結果Ｍ１〜Ｍ４のデータレートが最大データレート（２００Ｍｂｐｓ）である場合には、第１実施形態と同様に、測定結果Ｍ１〜Ｍ４は多重化部１６で多重化されることなく４本の伝送ケーブルＣ２１〜Ｃ２４によって個別に伝送されて格納部３２ａ〜３２ｄにそれぞれ入力される。格納部３２ａ〜３２ｄに入力された測定結果Ｍ１〜Ｍ４は、格納部３２ａ〜３２ｄの各々においてインターリーブ制御部３３により振り分け出力されて記憶部３４，３５に交互に記憶される。尚、インターリーブ制御部３３から記憶部３４，３５の各々に振り分け出力される信号のデータレートはそれぞれ１００Ｍｂｐｓである。
【００５４】
また、測定部１５ａ〜１５ｄから出力される測定結果Ｍ１〜Ｍ４のデータレートが最大データレートの半分（１００Ｍｂｐｓ）に限定される場合には、第１実施形態と同様に、多重化部１６によって測定結果Ｍ１，Ｍ２が時分割多重されるとともに、測定結果Ｍ３，Ｍ４が時分割多重される。すると、多重化部１６からは、データレートが２００Ｍｂｐｓである時分割多重信号Ｍ１１，Ｍ１２が出力され（図４（ａ）参照）、伝送ケーブルＣ２１，Ｃ２３を介してそれぞれ伝送されて格納部３２ａ，３２ｃにそれぞれ入力される。
【００５５】
格納部３２ａ，３２ｃに入力された時分割多重信号Ｍ１１，Ｍ１２は、格納部３２ａ，３２ｃの各々においてインターリーブ制御部３３により振り分け出力されて記憶部３４，３５に交互に記憶される。ここで、時分割多重信号Ｍ１１は測定信号Ｍ１と測定信号Ｍ２とを時分割多重した信号であるため、測定信号Ｍ１は格納部３２ａに設けられた記憶部３４に記憶され、測定信号Ｍ２は格納部３２ａに設けられた記憶部３５に記憶される。また、時分割多重信号Ｍ１２は測定信号Ｍ３と測定信号Ｍ４とを時分割多重した信号であるため、測定信号Ｍ３は格納部３２ｃに設けられた記憶部３４に記憶され、測定信号Ｍ２は格納部３２ｃに設けられた記憶部３５に記憶される。
【００５６】
以上説明した通り、本実施形態では、測定結果Ｍ１〜Ｍ４をそれぞれ多重化部１６で時分割多重して伝送ケーブルＣ２１，Ｃ２３を介して伝送し、伝送ケーブルＣ２１，Ｃ２３を介して伝送された測定結果（時分割多重された測定結果）を格納部３２ａ，３２ｃに設けられたインターリーブ制御部３３で分離している。ここで、本実施形態においては、時分割多重する測定結果Ｍ１〜Ｍ４の組み合わせは、多重化部１６に接続される伝送ケーブルの数及び最大データレートに応じて変更することができる。
【００５７】
このため、ＤＵＴの試験を行う上で必要となるデータレートに合わせて多重化部１６に接続される伝送ケーブル（更には、多重化部１２に接続される伝送ケーブル）を削減することができ、ＤＵＴの種類に応じて効果的にコスト低減を図ることができる。また、本実施形態では、削減されるべき伝送ケーブルに接続される格納部（格納部３２ｂ、３２ｄ）を削減することも可能である。
【００５８】
以上、本発明の実施形態による半導体試験装置について説明したが、本発明は上述した実施形態に制限されることなく、本発明の範囲内で自由に変更が可能である。例えば、上記実施形態では、ＤＵＴ２０ａ〜２０ｄから出力される信号Ｓ２１〜Ｓ２４を用いてパス／フェイルを判定する測定部１５ａ〜１５ｄを備える半導体試験装置について説明したが、本発明はＤＵＴ２０ａ〜２０ｄから出力される信号Ｓ２１〜Ｓ２４をサンプリングする測定部を備える半導体試験装置にも適用することができる。
【００５９】
また、上述した実施形態では、パターン発生部１１から出力される試験パターンＰ１〜Ｐ４、及び測定部１５ａ〜１５ｄから出力される試験結果Ｍ１〜Ｍ４を時分割多重する例について説明したが、これらの何れか一方のみを時分割多重しても良く、またこれら以外の信号を時分割多重しても良い。つまり、本発明は、半導体試験装置において伝送路を介して伝送される任意の信号を時分割多重することが可能である。
【００６０】
また、上記実施形態では説明を簡単にするために、異なるＤＵＴから出力される信号に関連する信号（測定結果Ｍ１〜Ｍ４）を時分割多重する例について説明したが、同一のＤＵＴから出力される信号に関連する信号を時分割多重しても良い。例えば、図２に示す測定部１５ａ〜１５ｄで得られる比較結果ＪＨ，ＪＬを時分割多重しても良い。更に、伝送ケーブルの削減もＤＵＴを基準とした単位で行う必要は無く、任意の単位で行うことができる。
【００６１】
また、上記実施形態では、４つの測定信号Ｍ１〜Ｍ４のうちの測定信号Ｍ１，Ｍ２を時分割多重するとともに、残りの測定信号Ｍ３，Ｍ４を時分割多重する例について説明した。しかしながら、本発明は時分割多重することが可能な信号の最大数が「４」に制限される訳ではなく、また偶数の信号の時分割多重に制限される訳でもない。更に、時分割多重される前の信号のデータレートと、伝送ケーブルの最大データレートとの比は必ずしも整数である必要はない。
【符号の説明】
【００６２】
１，２            半導体試験装置
１１              パターン発生部
１２，１６        多重化部
１３，１７        分離部
１４ａ〜１４ｄ    ドライバ部
１５ａ〜１５ｄ    測定部
１８ａ〜１８ｄ    格納部
２０ａ〜２０ｄ    ＤＵＴ
３１ａ〜３１ｄ    ドライバ部
３２ａ〜３２ｄ    格納部
３３              インターリーブ制御部
Ｃ１１〜Ｃ１４    伝送ケーブル
Ｃ２１〜Ｃ２４    伝送ケーブル
Ｍ１〜Ｍ４        測定結果
Ｐ１〜Ｐ４        試験パターン
Ｓ２１〜Ｓ２４    信号
【図１】
2010223832.tif 000003
【図２】
2010223832.tif 000004
【図３】
2010223832.tif 000005
【図４】
2010223832.tif 000006
【図５】
2010223832.tif 000007
【図６】
2010223832.tif 000008