(57)【要約】【課題】最小受信感度を損なうことなく消費電力を抑えて、大入力信号を受信することを可能とするトランスインピーダンスアンプ（ＴＩＡ）を実現する。【解決手段】トランスインピーダンスアンプ１１は、ＰＤから出力された入力信号電流Ｉinに対応した出力信号電圧Ｖoutを出力する。ＴＩＡ１１のコア回路は、増幅回路１３と、増幅回路入出力を接続する帰還抵抗１２により構成されている。レベル検出回路１５が出力信号電圧Ｖoutの値を検出し、この値が大きくなると電流制御回路１４は、増幅回路１３の電流源トランジスタに流す電流を増加するように制御する。これにより、入力信号電流Ｉinの値の増加に対応して出力信号電圧Ｖoutの値が増加したときであっても、波形歪みや速度低下なく、信号等価処理をすることができる。【選択図】図１
2010016740.tif 000002
【特許請求の範囲】
【請求項１】
信号電流が入力されるとこの信号電流の値に応じた値の信号電圧を出力するトランスインピーダンスアンプにおいて、
ソース接地増幅回路と、電流源トランジスタを備えたソースフォロワ回路から構成された増幅回路と、
前記増幅回路の入力端子と出力端子との間に接続された帰還抵抗と、
前記増幅回路から出力される前記信号電圧の値を検出するレベル検出回路と、
前記レベル検出回路により検出した前記信号電圧の値に応じて前記電流源トランジスタに流れる電流の電流値を制御する電流制御回路と、
を有することを特徴とするトランスインピーダンスアンプ。
【請求項２】
請求項１のトランスインピーダンスアンプにおいて、
前記電流源トランジスタは、並列接続された複数のトランジスタにより構成されており、
前記電流制御回路は、前記複数のトランジスタに流れる電流の電流値を個別に制御することを特徴とするトランスインピーダンスアンプ。
【請求項３】
請求項１のトランスインピーダンスアンプにおいて、
前記電流源トランジスタは、制御端子が所定の電位に接続されたメインのトランジスタと、制御端子がスイッチを介して所定の電位に接続された少なくとも一つの調整用のトランジスタが並列接続されて構成されており、
前記電流制御回路は、前記複数のトランジスタに流れる電流の電流値を基に、前記スイッチの開閉を制御することを特徴とするトランスインピーダンスアンプ。
【請求項４】
信号電流が入力されるとこの信号電流の値に応じた値の信号電圧を出力するトランスインピーダンスアンプにおいて、
ソース接地増幅回路と電流源トランジスタを備えたソースフォロワ回路から構成された増幅回路と、前記増幅回路の入力端子と出力端子との間に接続された帰還抵抗とからなり、前記信号電流が入力されると前記信号電流の値に応じた値の第１の信号電圧を出力するトランスインピーダンスコア回路と、
ソース接地増幅回路と電流源トランジスタを備えたソースフォロワ回路から構成された増幅回路と、前記増幅回路の入力端子と出力端子との間に接続された帰還抵抗とからなり、参照電位となっている第２の信号電圧を出力するダミーコア回路と、
第１の信号電圧と第２の信号電圧を差動演算して正転信号電圧と反転信号電圧を出力する差動増幅回路と、
前記差動増幅回路から出力される正転信号電圧と反転信号電圧の値を検出するレベル検出回路と、
前記レベル検出回路により検出した前記信号電圧の値に応じて、前記トランスインピーダンスコア回路の前記電流源トランジスタと前記ダミーコア回路の前記電流源トランジスタのうち、少なくとも前記トランスインピーダンスコア回路の前記電流源トランジスタに流れる電流の電流値を制御する電流制御回路と、
を有することを特徴とするトランスインピーダンスアンプ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光伝送方式の光／電気変換を行う光受信回路において、信号等化を行うトランスインピーダンスアンプに関するものである。特に本願は、低電圧動作において小信号から大信号まで広い入力信号強度が受信可能なトランスインピーダンスアンプに関するものである。
【０００２】
具体的には、光基幹伝送システム、光アクセスシステム、光インターコネクション等の各種光伝送システムに用いられる光受信用ＩＣ、ならびにこれを用いた高速光受信モジュール、光送受信トランシーバなどに光受信回路として適用されるものである。
本発明は、光通信技術の進展とともに、高速化と低消費電力が求められる上記光受信回路において、高速・低電圧で動作可能なトランスインピーダンスアンプ（ＴＩＡ：Trans Impedance Amplifier）を提供するものである。
【背景技術】
【０００３】
光通信技術の進展とともに通信速度が高速化されるとともに、低電力化も求められている。一方、高速化に伴いトランジスタが微細化されると、線形動作範囲が狭くなり波形品質劣化が生じる。特に、大きな入力信号を受信する場合、トランスインピーダンスアンプの出力信号も大きくなるため、この波形品質劣化の影響が大きい。従来、波形品質劣化が生じないようにするためには、入力信号の大きさに対応したバイアス電流をトランスインピーダンスアンプに流す必要があった。
【０００４】
従来のトランスインピーダンスアンプの構成を図１３、図１４に示す。
図１３中において、記号１はトランスインピーダンスアンプ（ＴＩＡ）、記号２は帰還抵抗（Ｒf）、記号３は増幅回路、記号４はフォトディテクタ（ＰＤ）である。
【０００５】
従来のトランスインピーダンスアンプ１は、例えば図１４に示すように、トランジスタＭ１と負荷抵抗ＲLならびにエミッタ帰還抵抗ＲEから構成されたソース接地増幅回路Ｉと、このソース接地増幅回路Ｉの出力端子に接続されたトランジスタＭ２と電流源となるトランジスタＭ３から構成されるソースフォロワ回路ＩＩと、該ソースフォロワ回路ＩＩの出力端子と上記ソース接地増幅回路Ｉの入力端子との間に接続された帰還抵抗Ｒfから構成される。
【０００６】
つまり、図１３，図１４に示すように、増幅回路３が、ソース接地増幅回路Ｉとソースフォロワ回路ＩＩにより構成され、増幅回路３の入力端子と出力端子との間に帰還抵抗Ｒfが接続されて、トランスインピーダンスアンプ１が構成されている。
【０００７】
図１５に、図１３，図１４に示した従来のトランスインピーダンスアンプ１の基本的動作を示す。図１５は特に入力電流に対する出力電圧の関係を示した、トランスファー特性である。
トランスインピーダンスアンプ１では、一般的な反転アンプを例にとると、入力信号電流Ｉinが大きくなるにつれて、出力信号電圧Ｖoutは低くなる。これは、入力信号電流Ｉinが帰還抵抗Ｒfを流れ電圧降下が起きるためで、入力信号電流Ｉinの大きさに応じて、出力電圧振幅Ｖoutppの大きさが以下に示す式のように変化する。
Ｖoutpp＝Ｒf×Ｉrf                  （１）
【０００８】
また、図１４に示すような並列帰還型トランスインピーダンスアンプ１の出力信号電圧Ｖoutは、以下の式により求められる。ここで、Ｖreは直列帰還抵抗（エミッタ帰還抵抗）ＲEによる電圧降下、Ｖgs1はトランジスタＭ１の動作時のゲート−ソース間電位である。
Ｖout＝Ｖre＋Ｖgs1−Ｒf×Ｉin        （２）
【０００９】
しかしながら、ソース接地増幅回路Ｉとソースフォロワ回路ＩＩと帰還抵抗Ｒfから構成される並列帰還型トランスインピーダンスアンプ１では、入力信号電流Ｉinがさらに大きくなるとトランスファー曲線が飽和する。
これは、入力信号電流Ｉinは帰還抵抗Ｒfを介し後段のソースフォロワ回路ＩＩの電流源トランジスタＭ３に流れ込むが、入力信号電流Ｉinが大きくなると、ソースフォロワ回路ＩＩの電流源トランジスタＭ３が電流源として十分機能しなくなり、波形劣化や高速性能の劣化が生じるという問題があった。
【００１０】
図１５を用いて説明すると、（ａ）のように入力信号電流Ｉinが小さい場合には、入力信号電流振幅に応じた出力信号電圧Ｖoutが出力されるが、（ｂ）のように入力信号電流Ｉinが大きな場合には、出力信号電圧Ｖoutがリミットされてしまい波形歪みが生じる。
【００１１】
また、トランスインピーダンスアンプ１を構成するソースフォロワ回路ＩＩの電流源トランジスタＭ３に流れる電流Ｉd1は、ソースフォロワ回路ＩＩのトランジスタＭ２に流れる電流Ｉd0と、入力電流すなわち帰還抵抗Ｒfに流れる電流Ｉrfの和である。すなわち、
Ｉd1＝Ｉd0＋Ｉrf                   （３）
である。
従って、電流Ｉd1は一定値のため入力電流Ｉrfが大きくなると、ソースフォロワ回路ＩＩのトランジスタＭ２に流れる電流Ｉd0が小さくなってしまい、動作速度が低下するという問題がある。
【００１２】
上記について、並列帰還型ＴＩＡのソースフォロワ回路ＩＩにおける電流源トランジスタＭ３の動作について図１６に詳述する。
図１６（ａ）に示すように、大信号電流入力時に、動作点が定電流源として動作するＭＯＳ−ＦＥＴの飽和領域ではなく、オーム領域で動作すると、トランジスタＭ３が電流源として動作しなくなり、波形歪を生じ伝送特性が著しく劣化するという問題があった。
さらに、図１６（ｂ）に示すようなＭＯＳ−ＦＥＴの飽和領域で動作していても、入力信号電流Ｉinが大きくなるとソースフォロワ回路ＩＩのトランジスタＭ２に流れる電流Ｉd0が減少すると高周波特性が著しく劣化するという問題があった。特に、電源電圧ＶＤＤが低くなるとこの問題は顕著になる。
【００１３】
すなわち、トランスインピーダンスアンプ１において、大信号入力時にトランスインピーダンス変換利得が飽和し、波形歪みや高速性能が劣化するという問題があった。さらに、高速化に伴い高性能な微細トランジスタを用いると電源電圧が低くなりこの影響が大きくなるという問題があった。
【００１４】
【特許文献１】特開平８−４６４４４号
【非特許文献１】「ＰＯＮ用バースト伝送対応光受信技術」、中村誠、楳田洋太郎、遠藤潤、赤津佑史、ＮＴＴ技術ジャーナル、２００６年７月号、ｐ．４６−４９．
【発明の開示】
【発明が解決しようとする課題】
【００１５】
上記のように、従来のトランスインピーダンスアンプでは、大きな入力信号を受信した場合、出力信号がリミットされてしまう。また、非線形動作による波形歪みや、動作電流が低減することによる速度低下が引き起こされるという問題を有する。特に、低電圧動作においては、トランスインピーダンスアンプの線形動作範囲が狭くなるため、この問題が顕著である。
【００１６】
本発明の目的は以上の問題を解決し、低電圧で大きな入力信号を受信可能なトランスインピーダンスアンプを提供することにある。
【課題を解決するための手段】
【００１７】
上記課題を解決する本発明の構成は、
信号電流が入力されるとこの信号電流の値に応じた値の信号電圧を出力するトランスインピーダンスアンプにおいて、
ソース接地増幅回路と、電流源トランジスタを備えたソースフォロワ回路から構成された増幅回路と、
前記増幅回路の入力端子と出力端子との間に接続された帰還抵抗と、
前記増幅回路から出力される前記信号電圧の値を検出するレベル検出回路と、
前記レベル検出回路により検出した前記信号電圧の値に応じて前記電流源トランジスタに流れる電流の電流値を制御する電流制御回路と、
を有することを特徴とする。
【００１８】
また本発明の構成は、
前記のトランスインピーダンスアンプにおいて、
前記電流源トランジスタは、並列接続された複数のトランジスタにより構成されており、
前記電流制御回路は、前記複数のトランジスタに流れる電流の電流値を個別に制御することを特徴とする。
【００１９】
また本発明の構成は、
前記のトランスインピーダンスアンプにおいて、
前記電流源トランジスタは、制御端子が所定の電位に接続されたメインのトランジスタと、制御端子がスイッチを介して所定の電位に接続された少なくとも一つの調整用のトランジスタが並列接続されて構成されており、
前記電流制御回路は、前記複数のトランジスタに流れる電流の電流値を基に、前記スイッチの開閉を制御することを特徴とする。
【００２０】
また本発明の構成は、
信号電流が入力されるとこの信号電流の値に応じた値の信号電圧を出力するトランスインピーダンスアンプにおいて、
ソース接地増幅回路と電流源トランジスタを備えたソースフォロワ回路から構成された増幅回路と、前記増幅回路の入力端子と出力端子との間に接続された帰還抵抗とからなり、前記信号電流が入力されると前記信号電流の値に応じた値の第１の信号電圧を出力するトランスインピーダンスコア回路と、
ソース接地増幅回路と電流源トランジスタを備えたソースフォロワ回路から構成された増幅回路と、前記増幅回路の入力端子と出力端子との間に接続された帰還抵抗とからなり、参照電位となっている第２の信号電圧を出力するダミーコア回路と、
第１の信号電圧と第２の信号電圧を差動演算して正転信号電圧と反転信号電圧を出力する差動増幅回路と、
前記差動増幅回路から出力される正転信号電圧と反転信号電圧の値を検出するレベル検出回路と、
前記レベル検出回路により検出した前記信号電圧の値に応じて、前記トランスインピーダンスコア回路の前記電流源トランジスタと前記ダミーコア回路の前記電流源トランジスタのうち、少なくとも前記トランスインピーダンスコア回路の前記電流源トランジスタに流れる電流の電流値を制御する電流制御回路と、
を有することを特徴とする。
【発明の効果】
【００２１】
本発明のトランスインピーダンスアンプにより、光受信回路において、最小受信感度を損なうことなくかつ消費電力の増加を抑えて、大入力信号を受信することが可能となる。
本発明を用いれば、低電圧動作時に電力を不必要に増やさず波形品質や速度性能を改善できるので、基幹光伝送システムや光アクセスシステムの大容量かつ低電力化が可能となる。特に、発熱等により消費電力が課題となる複数チャネルが集積されるようなアレイ型ＩＣ、トランシーバにおいて高速・低電力化に有効である。
【発明を実施するための最良の形態】
【００２２】
前述した従来の問題を解決し、低電圧で大きな入力信号を受信可能なトランスインピーダンスアンプを実現するために、本願発明者は次のような実施の形態を案出した。
【００２３】
即ち、図１に示すように、トランスインピーダンスアンプ（ＴＩＡ）１１は、光信号を光電変換するフォトディテクタ（ＰＤ）１６から出力された光信号電流（入力信号電流）Ｉinを受信して、光信号電流（入力信号電流）Ｉinの値に応じた値の出力電圧信号Ｖoutを出力する。
このＴＩＡ１１は、増幅回路１３と、増幅回路１３の入力端子と出力端子の間に接続された帰還抵抗（Ｒf）１２と、増幅回路１３の出力端子に接続されたレベル検出回路１５と、該レベル検出回路１５の出力端子に接続された電流制御回路１４により構成した。
【００２４】
そして図４に示すように、増幅回路１３は、ソース接地増幅回路ＶＩと、ソースフォロワ回路ＶＩＩから構成され、電流制御回路１４の出力（制御信号）Ｖcが該ソースフォロワ回路ＶＩＩの電流源トランジスタＭ３のゲート端子に入力されて、電流源トランジスタＭ３に流れる電流Ｉd1の電流値を制御する構成とした。
【００２５】
本トランスインピーダンスアンプ１１は、ソースフォロワ回路ＶＩＩの電流源トランジスタＭ３に流れる電流Ｉd1の電流値を、入力信号電流Ｉinの大きさに応じて制御することにより、消費電力を抑え大信号入力の受信が可能である。
【００２６】
図２に動作の概要を示す。光信号がフォトディテクタ（ＰＤ）１６に入力されると、フォトディテクタ（ＰＤ）１６は光信号を入力信号電流（光信号電流）Ｉinに変換する。この入力信号電流Ｉinがトランスインピーダンスアンプ１１に入力される。
そうすると、トランスインピーダンスアンプ１１は、入力信号電流Ｉinを出力信号電圧Ｖoutにインピーダンス変換を行う。
【００２７】
このトランスインピーダンス変換は、図２に示す、ＴＩＡ１１のインピーダンス変換特性によって与えられる。すなわち、入力信号電流Ｉinに対する出力信号電圧Ｖoutの関係で表されるトランスファー特性によって、無信号時の直流動作点を基点にして入力信号電流Iinの大きさ（振幅の大きさ）に応じた大きさ（振幅の大きさ）の出力信号電圧ＶoutをＴＩＡ１１は出力する。
実際の回路においては、回路動作の制約からトランスファー特性は出力振幅が大きくなると出力振幅に制限がある。特に低電圧動作時では、トランスインピーダンスアンプ１１の出力線形範囲が狭くなるためこの影響が大きくなる。
【００２８】
ここで、トランスインピーダンスアンプ１１を構成するソースフォロワ回路ＶＩＩの電流源トランジスタＭ３に流れる電流Ｉd1の電流値を、入力信号電流Iinの振幅に応じて制御することにより、出力飽和せずに受信可能な入力信号電流を大きくすることができる。
【００２９】
即ち、入力信号電流Iinの振幅が大きくなると出力信号電圧Ｖoutの振幅が大きくなるので、レベル検出回路１５が、出力信号電圧Ｖoutの振幅を検出しこの検出値に応じた値のレベル検出信号ＶLを出力し、電流制御回路１４はレベル検出信号ＶLの値に応じた値の制御信号Ｖｃを出力し、この制御信号Ｖｃにより電流源トランジスタＭ３に流れる電流Ｉd1の電流値を大きくするように制御している。かかる制御により、出力飽和せずに受信可能な入力信号電流を大きくすることができる。
【００３０】
上記の手段により、トランスインピーダンスアンプ１１の入力信号電流Ｉinの大きさに応じて、ソースフォロワ回路ＶＩＩの電流源トランジスタＭ３に流せる電流Ｉd1の電流値を調整できるため、電流値を不必要に増やさず大信号入力時の波形特性を改善できるという効果がある。
【００３１】
さらに、上記手段において電流源トランジスタＭ３を複数用意し制御電圧をスイッチで切替え制御することにより、バーストデータの受信等において高速応答も可能である。
【００３２】
従って上記回路によれば、トランスインピーダンスアンプ１１において、従来技術では波形劣化を引き起こすような大信号入力に対しても、小信号受信時の消費電力を増加させることなく受信可能である。すなわち、低電圧で小さな信号から大きな信号まで広い入力信号振幅を受信可能なトランスインピーダンスアンプ１１を提供することができる。
【実施例１】
【００３３】
図３、図４、は、請求項１に記載の発明に係わるトランスインピーダンスアンプの具体的な実施例１を示す図である。
図３は実施例１の全体図で、図４は実施例１に係わる帰還抵抗と増幅回路からなるトランスインピーダンスコア回路の具体的な実施例を示したものである。
【００３４】
図３中において、記号１１はトランスインピーダンスアンプ、記号１２は帰還抵抗（Ｒf）、記号１３は増幅回路、記号１４は電流制御回路、記号１５はレベル検出回路、記号１６はフォトディテクタ（ＰＤ）である。
【００３５】
実施例１では、フォトディテクタ（ＰＤ）１６で光／電変換された入力信号電流Ｉinを受信し、出力電圧信号Ｖoutに変換するトランスインピーダンスコア回路の出力レベル（振幅）を検出し、その振幅の大きさに応じて、トランスインピーダンスアンプコア回路を構成するソースフォロワ回路ＶＩＩの電流源トランジスタＭ３の電流値を制御するようにしている。
【００３６】
図４に示すように、トランスインピーダンスアンプコア回路は、負荷抵抗ＲLとトランジスタＭ１とエミッタ帰還抵抗ＲEからなるソース接地増幅回路ＶＩと、該ソース接地増幅回路ＶＩの出力端子が入力端子に接続されたトランジスタＭ２と電流源トランジスタＭ３からなるソースフォロワ回路ＶＩＩと、帰還抵抗１２とから構成されている。
ソースフォロワ回路ＶＩＩの出力端子は前記ソース接地増幅回路ＶＩの入力端子に帰還抵抗Ｒfを介し接続され、さらにソースフォロワ回路ＶＩＩの電流源トランジスタＭ３のゲート端子が電流制御回路１４に接続されている。
そして電流制御回路１４の制御信号Ｖcによって、トランジスタＭ３に流れる電流の電流値を制御する構成としている。
【００３７】
図５、図６に、図３に示す回路の動作例を示した。
レベル検出回路１５は、トランスインピーダンスアンプ１１が出力する出力信号電圧Ｖoutの振幅（値）を検出し、検出した振幅（値）に対応したレベル検出信号ＶLを電流制御回路１４に送る。電流制御回路１４は、レベル検出信号ＶLに対応した制御信号Ｖｃをソースフォロワ回路ＶＩＩの電流源トランジスタＭ３に送る。電流源トランジスタＭ３は、入力される制御信号Ｖｃの値に応じて、このトランジスタＭ３に流す電流Ｉd1の電流値を制御する。
【００３８】
図６に示すように、入力信号電流Ｉinが大きくなると、出力信号電圧Ｖoutの振幅もそれに応じて大きくなる。
出力信号電圧Ｖoutの振幅が大きな場合には、レベル検出回路１５は出力信号電圧Ｖoutの振幅に対応したレベル検出信号ＶLを出力し、電流制御回路１４はこのレベル検出信号ＶLに対応した制御信号Ｖcを出力し、ソースフォロワ回路ＶＩＩの電流源トランジスタＭ３に流す電流の電流値を多くするように制御する。
【００３９】
上記動作により、図５に示すように、入力信号電流Ｉinが大きな場合には、トランスファ特性の線形範囲が広がり（低くなり）、大きな出力振幅（振幅の大きな出力信号電圧Ｖout）を出力しても信号リミットがかからず波形劣化を起こさずに信号出力が可能である。
【実施例２】
【００４０】
請求項２に対応する実施例２は、実施例１のトランスインピーダンスアンプ１１において、増幅回路１３を構成するソースフォロワ回路ＶＩＩの電流源トランジスタを複数個から構成し、該電流源トランジスタを並列接続し、各電流源トランジスタの各々のゲート端子に電流制御回路１４を接続し、電流制御回路１４により複数の電流源トランジスタに流れる電流を個別に制御する構成とした。
【００４１】
実施例２では、レベル検出信号ＶLに応じて電流制御回路１４により複数のゲート制御信号Ｖcを生成し、該複数の制御信号Ｖcは複数の並列接続された上記ソースフォロワ回路の電流源トランジスタのゲート端子に入力される。
【００４２】
例えば電流源トランジスタとして、並列接続した３つのトランジスタＭ３−１，Ｍ３−２、Ｍ３−３を採用し、電流制御回路１４は、レベル検出信号ＶLが小さいときには、１つのトランジスタＭ３−１のみをＯＮし、レベル検出信号ＶLが中程度になったときには、２つのトランジスタＭ３−１，Ｍ３−２をＯＮし、レベル検出信号ＶLが大きいときには、３つのトランジスタＭ３−１，Ｍ３−２，Ｍ３−３をＯＮするように制御する。
この結果、複数の電流源トランジスタに流れる電流値（各電流源トランジスタに流れる総和の電流値）を入力信号電流Ｉinの大きさに応じて段階的に制御することができる。
【実施例３】
【００４３】
図７、図８に、請求項３に係わる実施例３を示す。
図７中において、記号２１はトランスインピーダンスアンプ、記号２２は帰還抵抗Ｒf、記号２３は増幅回路、記号２４は電流制御回路、記号２５はレベル検出回路、記号２６はフォトディテクタ（ＰＤ）である。
【００４４】
実施例３では、トランスインピーダンスアンプコア回路の出力振幅（出力信号電圧Ｖoutの振幅）をモニタするレベル検出回路２５を備え、また、レベル検出回路２５から出力されるレベル検出信号ＶLの値に応じて増幅回路２３のソースフォロワ回路の電流源に流せる電流を制御する電流制御回路２４を備え、更に該電流源は複数のＭＯＳ−ＦＥＴ電流源より構成した。
これにより、レベル検出信号ＶLの大きさ、即ち、出力信号電圧Ｖoutの振幅に応じて、電流源をＯＮ／ＯＦＦ制御するようにした。
【００４５】
図８に、帰還抵抗（Ｒf）２２と増幅回路からなるトランスインピーダンスコア回路の具体的な構成例を示した。
トランスインピーダンスアンプコア回路は、負荷抵抗ＲLとトランジスタＭ１とエミッタ帰還抵抗ＲEからなるソース接地増幅回路ＸＩと、該ソース接地増幅回路ＸＩの出力端子が入力端子に接続されたトランジスタＭ２と並列に接続された複数の電流源トランジスタＭ３、トランジスタＭ４からなるソースフォロワ回路ＸＩＩと、帰還抵抗２２から構成されている。
そして、ソースフォロワ回路ＸＩＩの出力端子は、ソース接地増幅回路ＸＩの入力端子に帰還抵抗（Ｒf）２２を介し接続されている。
【００４６】
さらにソースフォロワ回路ＸＩＩの電流源トランジスタ（メインのトランジスタ）Ｍ３のゲート端子（制御端子）は、ソースフォロワ回路ＸＩＩに所定の電流を流すように、予め設定した所定の電位に設定された第一の参照電位Ｖref1に接続され、トランジスタ（調整用のトランジスタ）Ｍ４のゲート端子（制御端子）はスイッチ２７を介して、予め設定した所定の電位に設定された第二の参照電位Ｖref2に接続されている。
【００４７】
上記において、トランジスタＭ４のゲート端子と第二の参照電位Ｖref2を接続するスイッチ２７は、電流制御回路２４の切替え制御信号ＶSWによって、トランジスタＭ４に流れる電流をＯＮ／ＯＦＦ制御する構成としている。
具体的には、電流制御回路２４は、レベル検出信号ＶLの値が予め決めた値以上になったら、切替え制御信号ＶSWを出力してトランジスタＭ４をＯＮし、レベル検出信号ＶLの値が予め決めた値未満になったら、切替え制御信号ＶSWの出力を停止してトランジスタＭ４をＯＦＦする制御をする。
【００４８】
さらに、上記電流源トランジスタは、２個以上並列接続されていてもよく、電流制御回路２４が接続数に応じた切替え制御信号を出力する。
【００４９】
図９、図１０に上記に示す実施例３の具体的な動作例を示した。
レベル検出回路２５は、トランスインピーダンスアンプ２１が出力する出力信号電圧Ｖoutの振幅（値）を検出し、検出した振幅（値）に対応したレベル検出信号ＶLを電流制御回路２４に送る。電流制御回路２４は、レベル検出信号ＶLの値に応じて、電流源トランジスタＭ４に流れる電流のＯＮ／ＯＦＦを制御する切替え制御信号ＶSWを出力する。電流源トランジスタＭ４は、入力される制御信号ＶSWに応じてＯＮ／ＯＦＦ制御される。
【００５０】
図１０に示すように、例えば、入力信号電流Ｉinが大きくなると、出力信号電圧Ｖoutの振幅もそれに応じて大きくなる。そうすると、レベル検出回路２５は出力信号電圧Ｖoutの振幅に対応したレベル検出信号ＶLを出力し、このレベル検出信号ＶLがある設定した値以上になった場合には、電流制御回路２４は切替え制御信号ＶSWを出力し、ソースフォロワ回路ＸＩＩの電流源トランジスタＭ４をＯＮしてトランジスタＭ４に電流を流す。これによりソースフォロワ回路ＸＩＩの電流源に流れる電流がＩd1＋Ｉd2に増加する。
【００５１】
一方、入力信号電流Ｉinが小さくなると出力信号電圧Ｖoutの振幅が小さくなり、レベル検出信号ＶLも小さくなってある設定した値未満になった場合には、電流制御回路２４は切替え制御信号ＶSWの出力を停止し、ソースフォロワ回路ＸＩＩの電流源トランジスタＭ４をＯＦＦする。これによりソースフォロワ回路ＸＩＩの電流源に流れる電流がＩd1に戻る（減少する）。
【００５２】
上記動作により、図９に示すように入力信号電流Ｉinが大きな場合には、トランスファ特性の線形範囲を、切替え動作で広げることが可能となり、入力信号電流Ｉinの振幅変化に対し高速応答が可能である。
すなわち、パケットデータを扱うバースト信号伝送等において、大きな信号を受信してもトランスインピーダンスアンプにおいて、信号リミットがかからず波形劣化を起こさず信号出力が可能である。
【実施例４】
【００５３】
図１１に、請求項４に係わる実施例４を示す。
図１１中において、記号３１はトランスインピーダンスアンプ、記号３２は帰還抵抗（Ｒf）、記号３３は増幅回路、記号３４は電流制御回路、記号３５はレベル検出回路、記号３６はフォトディテクタ（ＰＤ）、記号３７はトランスインピーダンスアンプコア回路、記号３８は帰還抵抗、記号３９は増幅回路、記号４０はダミーコア回路、記号４１は差動増幅回路である。
【００５４】
トランスインピーダンスコア回路３７は、ソース接地増幅回路とソースフォロワ回路からなる増幅回路３１と、帰還抵抗３２とで構成されており、ソース接地増幅回路の出力端子とソースフォロワ回路の入力端子との間に帰還抵抗３２が介装されている。そして、電流制御回路３４から出力される制御信号Ｖｃにより、ソースフォロワ回路の電流源トランジスタに流れる電流値を制御するようにしている。
【００５５】
ダミーコア回路４０は、ソース接地増幅回路とソースフォロワ回路からなる増幅回路３９と、帰還抵抗３８とで構成されており、ソース接地増幅回路の出力端子とソースフォロワ回路の入力端子との間に帰還抵抗３８が介装されている。
このダミーコア回路４０の出力信号電圧Ｖout2は、直流電位であり、この直流電位は、トランスインピーダンスコア回路３７が無信号入力時に出力する出力信号電圧Ｖout1と同じ値となっている。本例では、ダミーコア回路４０から出力する出力信号電圧Ｖout2（直流電位）を参照電位として使用する。
【００５６】
差動増幅回路４１は、トランスインピーダンスコア回路３７から出力される第１の出力信号電圧Ｖout1と、ダミーコア回路４０から出力される第２の出力信号電圧Ｖout2を差動演算して、正転信号電圧Ｖoutと反転信号電圧Ｖout-invを出力する。
【００５７】
レベル検出回路３５は、正転信号電圧Ｖoutの振幅を示すレベル検出信号ＶLと、反転信号電圧Ｖout-invの振幅を示すレベル検出信号ＶL-invを出力する。
電流制御回路３４は、レベル検出信号ＶLとレベル検出信号ＶL-invを基に、制御信号Ｖcを出力する。
このような差動構成とすることにより、高速で安定した動作を得ることができる。
【００５８】
なお、増幅回路３３と増幅回路３４のソースフォロワ回路の電流源トランジスタを、それぞれ並列接続した複数のトランジスタで構成し、各トランジスタを実施例２と同様に制御信号Ｖｃにより個別に制御したり、実施例３（図７参照）と同様に切替え制御スイッチＶSWにより切替え制御したりするようにしてもよい。
【００５９】
図１２に、図１１に示す回路の動作例を示した。ダミーコア回路４０は、ＴＩＡコア回路３７の無信号入力時と同じ直流電位の出力信号電圧Ｖout2を出力し（図中波形（ａ））、この電位を参照電位とし、ＴＩＡコア回路３７の出力信号電圧Ｖout1とともに差動増幅回路４１に入力することにより、図１２（ｂ）に示す差動信号出力である正転信号電圧Ｖoutと反転信号電圧Ｖout-invを得る。
【００６０】
さらに、例えば正転信号電圧Ｖoutの平均値と、反転信号電圧Ｖoutのピーク値の差分を振幅情報として検出し、この検出信号の大きさに対応した制御信号Ｖcを求めて、電流制御回路３４によりＴＩＡコア回路３７のソースフォロワ回路の電流源トランジスタに流す電流値を制御する。
【００６１】
ダミーコア回路４０は、無信号入力時の直流電位を出力すればよいので、必ずしもダミーコア回路のソースフォロワ回路の電流源トランジスタを制御する必要はないが、電流制御回路３４から出力される制御信号Ｖｃにより、ダミーコア回路４０のソースフォロワ回路の電流源トランジスタに流れる電流値を制御する 構成とすることも可能である。
【００６２】
以上のとおり、本発明のトランスインピーダンスアンプによれば、大信号入力時においても波形品質を劣化することなく受信可能なトランスインピーダンスアンプを容易に実現できる。
【図面の簡単な説明】
【００６３】
【図１】本発明のトランスインピーダンスアンプを示す構成図。
【図２】本発明によるトランスインピーダンスアンプの入出力特性を示す特性図。
【図３】実施例１に係るトランスインピーダンスアンプを示す構成図。
【図４】実施例１に係る並列帰還型トランスインピーダンスアンプ回路を示す構成図。
【図５】実施例１に係るトランスインピーダンスアンプの入出力特性を示す特性図。
【図６】実施例１に係るトランスインピーダンスアンプの動作波形を示す波形図。
【図７】実施例３に係るトランスインピーダンスアンプを示す構成図。
【図８】実施例３に係る並列帰還型トランスインピーダンスアンプ回路を示す構成図。
【図９】実施例３に係るトランスインピーダンスアンプの入出力特性を示す特性図。
【図１０】実施例３に係るトランスインピーダンスアンプの動作波形を示す波形図。
【図１１】実施例４に係るトランスインピーダンスアンプを示す構成図。
【図１２】実施例４に係るトランスインピーダンスアンプの動作波形を示す波形図。
【図１３】従来のトランスインピーダンスアンプを示す構成図。
【図１４】従来の並列帰還型トランスインピーダンスアンプ回路を示す構成図。
【図１５】従来のトランスインピーダンスアンプの入出力特性を示す特性図。
【図１６】ＭＯＳ−ＦＥＴ電流源の動作点を示す説明図。
【符号の説明】
【００６４】
１１，２１，３１  トランスインピーダンスアンプ
１２，２２，３２，３８  帰還抵抗
１３，２３，３３，３９  増幅回路
１４，２４，３４  電流制御回路
１５，２５，３５  レベル検出回路
１６，２６，３６  フォトディテクタ
２７  スイッチ
３７  トランスインピーダンスアンプコア回路
４０  ダミーコア回路
４１  差動増幅回路
Ｉ，ＶＩ，ＸＩ  ソース接地増幅回路
ＩＩ，ＶＩＩ，ＸＩＩ  ソースフォロワ回路
ＶL  レベル検出信号
Ｖc  制御信号
ＶSW  切替え制御信号
【図１】
2010016740.tif 000003
【図２】
2010016740.tif 000004
【図３】
2010016740.tif 000005
【図４】
2010016740.tif 000006
【図５】
2010016740.tif 000007
【図６】
2010016740.tif 000008
【図７】
2010016740.tif 000009
【図８】
2010016740.tif 000010
【図９】
2010016740.tif 000011
【図１０】
2010016740.tif 000012
【図１１】
2010016740.tif 000013
【図１２】
2010016740.tif 000014
【図１３】
2010016740.tif 000015
【図１４】
2010016740.tif 000016
【図１５】
2010016740.tif 000017
【図１６】
2010016740.tif 000018