(57)【要約】【課題】データ転送効率の向上を図ることによって、全体としての処理効率を改善することができるシーケンス制御装置等を提供する。【解決手段】本発明のシーケンス制御装置は、パケットの送受信が可能な複数のモジュール２０ａ〜２０ｄと、モジュール２０ａ〜２０ｄを相互に接続するバックボード１０とを備え、バックボード１０を介してモジュール２０ａ〜２０ｄ間でパケットを転送しつつシーケンス制御を行うシーケンス制御装置１において、モジュール２０ａ〜２０ｄは、パケットをシリアル通信で送受信するシリアル伝送Ｉ／Ｆ回路２１ａ〜２１ｄをそれぞれ備えており、バックボード１０は、シリアル伝送Ｉ／Ｆ回路２１ａ〜２１ｄから送信されたパケットを転送先のモジュールにシリアル通信で転送するシリアル伝送スイッチ１１を備えることを特徴としている。【選択図】図１
2010152872.tif 000002
【特許請求の範囲】
【請求項１】
パケットの送受信が可能な複数のモジュール装置と、該モジュール装置を相互に接続する接続装置とを備え、該接続装置を介して前記モジュール装置間でパケットを転送しつつシーケンス制御を行うシーケンス制御装置において、
前記複数のモジュール装置は、パケットをシリアル通信で送受信するシリアル送受信部をそれぞれ備えており、
前記接続装置は、前記シリアル送受信部から送信されたパケットを転送先のモジュール装置にシリアル通信で転送するシリアル転送部を備える
ことを特徴とするシーケンス制御装置。
【請求項２】
前記シリアル転送部は、前記シリアル送受信部から送信されたパケットが転送されるシリアルバスと、
前記シリアル送受信部から送信されたパケットに格納されている転送先のモジュール装置を示す転送先情報を参照し、当該転送先情報に基づいて前記シリアルバスを介したパケットの転送制御を行う転送制御部と
を備えることを特徴とする請求項１記載のシーケンス制御装置。
【請求項３】
前記接続装置は、接続された前記モジュール装置を識別する識別部を備えており、
前記転送制御部は、前記識別部の識別結果を参照して前記パケットの転送制御を行う
ことを特徴とする請求項２記載のシーケンス制御装置。
【請求項４】
前記接続装置と前記モジュール装置とは、シリアル伝送線路を介して接続されることを特徴とする請求項１から請求項３の何れか一項に記載のシーケンス制御装置。
【請求項５】
前記シリアル伝送線路は、送受信線路で構成されており、前記シリアル転送部を介した前記モジュール装置間の通信は半二重通信で行われることを特徴とする請求項４記載のシーケンス制御装置。
【請求項６】
前記シリアル伝送線路は、一対の送信線路及び受信線路で構成されており、前記シリアル転送部を介した前記モジュール装置間の通信は全二重通信で行われることを特徴とする請求項４記載のシーケンス制御装置。
【請求項７】
前記接続装置は、前記シリアル転送部を複数備えており、
前記複数のシリアル転送部は、シリアル伝送線路で接続されている
ことを特徴とする請求項１から請求項３の何れか一項に記載のシーケンス制御装置。
【請求項８】
前記複数のモジュール装置は、少なくとも１つが前記シーケンス制御を実行する制御モジュール装置であり、
残りの少なくとも１つが前記シーケンス制御を行う上で必要なデータの入出力を行う入出力モジュール装置である
ことを特徴とする請求項１から請求項３の何れか一項に記載のシーケンス制御装置。
【請求項９】
前記入出力モジュール装置は、外部入力の状態を示すステータス情報を保持する保持部と、
予め設定された所定の条件が成立した場合に、前記保持部に保持されたステータス情報を、前記シリアル送受信部を介して前記制御モジュール装置に送信する送信制御部と
を備えることを特徴とする請求項８記載のシーケンス制御装置。
【請求項１０】
前記入出力モジュール装置は、予め設定された所定時間を計時する計時部を備えており、
前記送信制御部は、前記計時部で前記所定時間が計時された場合に、前記ステータス情報を前記制御モジュール装置に送信する
ことを特徴とする請求項９記載のシーケンス制御装置。
【請求項１１】
前記入出力モジュール装置は、前記保持部に保持されている前記ステータス情報の変化を検出する変化検出部を備えており、
前記送信制御部は、前記ステータス情報の変化が前記変化検出部で検出された場合に、前記保持部に保持された前記ステータス情報を前記制御モジュール装置に送信する
ことを特徴とする請求項９記載のシーケンス制御装置。
【請求項１２】
前記入出力モジュール装置は、前記ステータス情報を送信すべき旨を示す送信要求が前記制御モジュール装置によりなされたか否かを示す送信要求検出部を備えており、
前記送信制御部は、前記制御モジュール装置により前記送信要求がなされたことが前記送信要求検出部で検出された場合に、前記保持部に保持された前記ステータス情報を前記制御モジュール装置に送信する
ことを特徴とする請求項９記載のシーケンス制御装置。
【請求項１３】
前記接続装置は、接続された前記モジュール装置の接続状態をそれぞれ監視する監視部と、
前記監視部の監視結果を、前記複数のモジュール装置の少なくとも１つに通知する通知部と
を備えることを特徴とする請求項１から請求項３記載のシーケンス制御装置。
【請求項１４】
前記モジュール装置は、前記通知部によって通知される監視結果に基づいて、他のモジュール装置の状態を認識する認識部を備えることを特徴とする請求項８記載のシーケンス制御装置。
【請求項１５】
接続装置によって相互に接続されたモジュール装置間でパケットを転送しつつシーケンス制御を行うシーケンス制御装置で用いられるモジュール装置であって、
パケットをシリアル通信で送受信するシリアル送受信部と、
外部入力の状態を示すステータス情報を保持する保持部と、
予め設定された所定の条件が成立した場合に、前記保持部に保持されたステータス情報を、前記シリアル送受信部を介して前記接続装置によって接続された他のモジュール装置に送信する送信制御部と
を備えることを特徴とするモジュール装置。
【請求項１６】
予め設定された所定時間を計時する計時部を備えており、
前記送信制御部は、前記計時部で前記所定時間が計時された場合に、前記ステータス情報を前記他のモジュール装置に送信する
ことを特徴とする請求項１５記載のモジュール装置。
【請求項１７】
前記保持部に保持されている前記ステータス情報の変化を検出する変化検出部を備えており、
前記送信制御部は、前記ステータス情報の変化が前記変化検出部で検出された場合に、前記保持部に保持された前記ステータス情報を前記他のモジュール装置に送信する
ことを特徴とする請求項１５記載のモジュール装置。
【請求項１８】
前記ステータス情報を送信すべき旨を示す送信要求が前記他のモジュール装置によりなされたか否かを示す送信要求検出部を備えており、
前記送信制御部は、前記他のモジュール装置により前記送信要求がなされたことが前記送信要求検出部で検出された場合に、前記保持部に保持された前記ステータス情報を前記他のモジュール装置に送信する
ことを特徴とする請求項１５記載のモジュール装置。
【請求項１９】
複数のモジュール装置間でパケットを転送しつつシーケンス制御を行うシーケンス制御装置で前記モジュール装置を相互に接続するために用いられる接続装置であって、
接続された前記複数のモジュール装置の接続状態をそれぞれ監視する監視部と、
前記監視部の監視結果を、前記複数のモジュール装置の少なくとも１つに通知する通知部と
を備えることを特徴とする接続装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シーケンス制御を行うシーケンス制御装置、並びに当該装置で用いられるモジュール装置及び接続装置に関する。
本願は、２００８年１１月２６日に、日本に出願された特願２００８−３０１１２８号に基づき優先権を主張し、その内容をここに援用する。
【背景技術】
【０００２】
従来から、工場等に設けられる各種工業機器、家庭内で用いられる各種電気機器、その他の機器、装置、設備等を制御するためにシーケンス制御装置が広く用いられている。近年では、プログラムを変えることによって、実行させるシーケンス制御を容易に変更することができるプログラマブル・ロジック・コントローラ（ＰＬＣ）と呼ばれるシーケンス制御装置が多用されている。
【０００３】
上記のＰＬＣは、所定の機能がまとめられたモジュール装置（以下、単に「モジュール」ともいう）と、モジュール同士を接続するバックボードと呼ばれる接続装置とから構成され、バックボードに対するモジュールの増設や変更を行うことで機能の拡張や変更が可能なものが多い。尚、上記のモジュールとしては、例えば上記のプログラムに従ったシーケンス制御を実行するＣＰＵモジュールや、データの入出力を行う入出力モジュール等がある。
【０００４】
図８は、従来のＰＬＣの要部構成を示すブロック図である。図８に示す通り、従来のＰＬＣ１００は、バックボード１１０と複数のモジュール１２０ａ〜１２０ｃとを備えている。バックボード１１０は、モジュール１２０ａ〜１２０ｃが着脱される複数のコネクタと、コネクタに装着されたモジュール１２０ａ〜１２０ｃが電気的に接続されるパラレルバス１１１とを備える。
【０００５】
モジュール１２０ａ〜１２０ｃは、例えば上述したＣＰＵモジュール或いは入出力モジュール等であり、伝送線路Ｌ１〜Ｌ３を介してバックボード１０のパラレルバス１１１にそれぞれ接続される。これらモジュール１２０ａ〜１２０ｃは、伝送線路Ｌ１〜Ｌ３を介して送信されてくるパケットを受信するとともに、他のモジュールに送信すべきパケットを伝送線路Ｌ１〜Ｌ３を介して送信するバスＩ／Ｆ（インターフェイス）回路１２１ａ〜１２１ｃをそれぞれ備える。
【０００６】
上記構成において、例えばモジュール１２０ａからモジュール１２０ｂにパケットを転送する場合には、まずモジュール１２０ａがパスＩ／Ｆ回路１２１ａによって伝送線路Ｌ１を介してバックボード１１０にパケットを送信する。このパケットは、バックボード１１０のパラレルバス１１１及び伝送線路Ｌ２を順に介してモジュール１２０ｂに入力され、モジュール１２０ｂに設けられたバスＩ／Ｆ回路１２１ｂで受信される。
【０００７】
このように、従来のＰＬＣ１００は、パックボード１１０に設けられたパラレルバス１１１を介して、モジュール１２０ａ〜１２０ｃの間でパケットの転送を行っていた。尚、従来のＰＬＣの詳細については、例えば以下の特許文献１を参照されたい。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００７−３３５３６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところで、図８に示すＰＬＣ１００のように、複数のモジュール１２０ａ〜１２０ｃを、パラレルバス１１１を介して相互に接続する構成の場合には、バックボード１１０の設計及びモジュール１２０ａ〜１２０ｃの設計の何れもが簡単であるという利点がある。しかしながら、かかる構成ではパラレルバス１１１を複数のモジュール１２０ａ〜１２０ｃで共有するため、複数のデータ転送を同時に実行することはできない。このため、モジュール１２０ａ〜１２０ｃの間でデータの転送要求が競合した場合に、データ転送効率が低下するという問題がある。
【００１０】
また、従来のＰＬＣ１００では、複数のモジュール１２０ａ〜１２０ｃが１本のパラレルバス１１１に接続されるため、パラレルバス１１１を介して伝送される信号の波形に歪（クロストーク）が発生する。すると、データ転送速度を向上させることができず、高速化に限界があるという問題がある。更に、従来のＰＬＣ１００は、複数の信号線を備えるパラレルバス接続であるため、コネクタのピン数が必然的に多くなっていた。ここで、仮にデータ転送効率を高めることができたとしても、従来と同様の手順でデータを転送していたのでは処理に要する時間を短縮することができず、転送効率を高めたことによる利点を十分に活かすことができないと考えられる。
【００１１】
本発明は上記事情に鑑みてなされたものであり、データ転送効率の向上を図ることによって、全体としての処理効率を改善することができるシーケンス制御装置、並びに当該装置に用いられるモジュール装置及び接続装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、本発明のシーケンス制御装置は、パケットの送受信が可能な複数のモジュール装置（２０ａ〜２０ｄ、Ｍ１、Ｍ２、Ｍ１１、Ｍ１２）と、該モジュール装置を相互に接続する接続装置（１０、１０ａ、１０ｂ）とを備え、該接続装置を介して前記モジュール装置間でパケットを転送しつつシーケンス制御を行うシーケンス制御装置（１〜５）において、前記複数のモジュール装置は、パケットをシリアル通信で送受信するシリアル送受信部（２１ａ〜２１ｄ、４１、５１、７１、７２）をそれぞれ備えており、前記接続装置は、前記シリアル送受信部から送信されたパケットを転送先のモジュール装置にシリアル通信で転送するシリアル転送部（１１〜１３）を備えることを特徴としている。
また、本発明のシーケンス制御装置は、前記シリアル転送部が、前記シリアル送受信部から送信されたパケットが転送されるシリアルバス（３１）と、前記シリアル送受信部から送信されたパケットに格納されている転送先のモジュール装置を示す転送先情報を参照し、当該転送先情報に基づいて前記シリアルバスを介したパケットの転送制御を行う転送制御部（３２）とを備えることを特徴としている。
また、本発明のシーケンス制御装置は、前記接続装置が、接続された前記モジュール装置を識別する識別部（３３）を備えており、前記転送制御部が、前記識別部の識別結果を参照して前記パケットの転送制御を行うことを特徴としている。
また、本発明のシーケンス制御装置は、前記接続装置と前記モジュール装置とが、シリアル伝送線路（ＬＳ１〜ＬＳ４）を介して接続されることを特徴としている。
ここで、本発明のシーケンス制御装置は、前記シリアル伝送線路が、送受信線路で構成されており、前記シリアル転送部を介した前記モジュール装置間の通信は半二重通信で行われることを特徴としている。
或いは、本発明のシーケンス制御装置は、前記シリアル伝送線路が、一対の送信線路及び受信線路で構成されており、前記シリアル転送部を介した前記モジュール装置間の通信は全二重通信で行われることを特徴としている。
また、本発明のシーケンス制御装置は、前記接続装置が、前記シリアル転送部を複数備えており、前記複数のシリアル転送部が、シリアル伝送線路（ＬＳ１０）で接続されていることを特徴としている。
また、本発明のシーケンス制御装置は、前記複数のモジュール装置が、少なくとも１つが前記シーケンス制御を実行する制御モジュール装置であり、残りの少なくとも１つが前記シーケンス制御を行う上で必要なデータの入出力を行う入出力モジュール装置であることを特徴としている。
また、本発明のシーケンス制御装置は、前記入出力モジュール装置が、外部入力の状態を示すステータス情報を保持する保持部（５２）と、予め設定された所定の条件が成立した場合に、前記保持部に保持されたステータス情報を、前記シリアル送受信部を介して前記制御モジュール装置に送信する送信制御部（５７）とを備えることを特徴としている。
ここで、本発明のシーケンス制御装置は、前記入出力モジュール装置が、予め設定された所定時間を計時する計時部（５５）を備えており、前記送信制御部は、前記計時部で前記所定時間が計時された場合に、前記ステータス情報を前記制御モジュール装置に送信することを特徴としている。
或いは、本発明のシーケンス制御装置は、前記入出力モジュール装置が、前記保持部に保持されている前記ステータス情報の変化を検出する変化検出部（５４）を備えており、前記送信制御部は、前記ステータス情報の変化が前記変化検出部で検出された場合に、前記保持部に保持された前記ステータス情報を前記制御モジュール装置に送信することを特徴としている。
または、本発明のシーケンス制御装置は、前記入出力モジュール装置は、前記ステータス情報を送信すべき旨を示す送信要求が前記制御モジュール装置によりなされたか否かを示す送信要求検出部（５６）を備えており、前記送信制御部は、前記制御モジュール装置により前記送信要求がなされたことが前記送信要求検出部で検出された場合に、前記保持部に保持された前記ステータス情報を前記制御モジュール装置に送信することを特徴としている。
また、本発明のシーケンス制御装置は、前記接続装置が、接続された前記モジュール装置の接続状態をそれぞれ監視する監視部（６１ａ〜６１ｄ）と、前記監視部の監視結果を、前記複数のモジュール装置の少なくとも１つに通知する通知部（６２）とを備えることを特徴としている。
また、本発明のシーケンス制御装置は、前記モジュール装置が、前記通知部によって通知される監視結果に基づいて、他のモジュール装置の状態を認識する認識部（７１ａ、７２ａ）を備えることを特徴としている。
本発明のモジュール装置は、接続装置（１０）によって相互に接続されたモジュール装置間でパケットを転送しつつシーケンス制御を行うシーケンス制御装置（４）で用いられるモジュール装置（Ｍ２）であって、パケットをシリアル通信で送受信するシリアル送受信部（５１）と、外部入力の状態を示すステータス情報を保持する保持部（５２）と、予め設定された所定の条件が成立した場合に、前記保持部に保持されたステータス情報を、前記シリアル送受信部を介して前記接続装置によって接続された他のモジュール装置に送信する送信制御部（５７）とを備えることを特徴としている。
ここで、本発明のモジュール装置は、予め設定された所定時間を計時する計時部（５５）を備えており、前記送信制御部は、前記計時部で前記所定時間が計時された場合に、前記ステータス情報を前記他のモジュール装置に送信することを特徴としている。
若しくは、本発明のモジュール装置は、前記保持部に保持されている前記ステータス情報の変化を検出する変化検出部（５４）を備えており、前記送信制御部は、前記ステータス情報の変化が前記変化検出部で検出された場合に、前記保持部に保持された前記ステータス情報を前記他のモジュール装置に送信することを特徴としている。
または、本発明のモジュール装置は、前記ステータス情報を送信すべき旨を示す送信要求が前記他のモジュール装置によりなされたか否かを示す送信要求検出部（５６）を備えており、前記送信制御部は、前記他のモジュール装置により前記送信要求がなされたことが前記送信要求検出部で検出された場合に、前記保持部に保持された前記ステータス情報を前記他のモジュール装置に送信することを特徴としている。
本発明の接続装置は、複数のモジュール装置（Ｍ１１、Ｍ１２）間でパケットを転送しつつシーケンス制御を行うシーケンス制御装置（５）で前記モジュール装置を相互に接続するために用いられる接続装置（１０）であって、接続された前記複数のモジュール装置の接続状態をそれぞれ監視する監視部（６１ａ〜６１ｄ）と、前記監視部の監視結果を、前記複数のモジュール装置の少なくとも１つに通知する通知部（６２）とを備えることを特徴としている。
【発明の効果】
【００１３】
本発明によれば、パケットをシリアル通信で送受信するシリアル送受信部を備える複数のモジュール装置を、シリアル転送部を介して接続し、モジュール装置間におけるパケットをシリアル通信で転送しているため、複数のパケット転送を同時に行うことができ、データ転送効率を向上させることができるという効果がある。また、複数の信号線が必要となるパラレルバスを用いていないため、コネクタのピン数を削減することができるという効果がある。
また、本発明によれば、モジュール装置に設けられた保持部に保持された外部入力の状態を示すステータス情報を、予め設定された所定の条件が成立した場合に、シリアル送受信部を介して制御モジュール装置に送信している。或いは、接続されたモジュール装置の接続状態をそれぞれ監視する監視部と、監視部の監視結果を、複数のモジュール装置の少なくとも１つに通知する通知部とを接続装置に設けている。このため、従来に比べて処理に要する時間を短縮することができ、全体としての処理効率を改善することができるという効果がある。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１実施形態によるシーケンス制御装置の要部構成を示すブロック図である。
【図２】シリアル伝送スイッチ１１の要部構成を示すブロック図である。
【図３】モジュールアドレス識別部３３で作成されるテーブル情報の一例を示す図である。
【図４】本発明の第２実施形態によるシーケンス制御装置の要部構成を示すブロック図である。
【図５】本発明の第３実施形態によるシーケンス制御装置の要部構成を示すブロック図である。
【図６】本発明の第４実施形態によるシーケンス制御装置の要部構成を示すブロック図である。
【図７】本発明の第５実施形態によるシーケンス制御装置の要部構成を示すブロック図である。
【図８】従来のＰＬＣの要部構成を示すブロック図である。
【発明を実施するための形態】
【００１５】
以下、図面を参照して本発明の実施形態によるシーケンス制御装置並びにモジュール装置及び接続装置について詳細に説明する。尚、以下の説明では、本発明をシーケンス制御装置の一種であるプログラマブル・ロジック・コントローラ（ＰＬＣ）に適用した実施形態を例に挙げて説明する。
【００１６】
〔第１実施形態〕
図１は、本発明の第１実施形態によるシーケンス制御装置の要部構成を示すブロック図である。図１に示す通り、本実施形態によるシーケンス装置としてのＰＬＣ１は、バックボード１０（接続装置）と複数のモジュール２０ａ〜２０ｄ（モジュール装置）とを備えており、バックボード１０を介してモジュール２０ａ〜２０ｄの間でパケットを転送しつつ、予め作成されたプログラムに従ってシーケンス制御を行う。
【００１７】
バックボード１０は、モジュール２０ａ〜２０ｄが着脱される複数のコネクタと、コネクタに装着されたモジュール２０ａ〜２０ｄから送信されたパケットを転送先のモジュールにシリアル通信で転送するシリアル伝送スイッチ１１とを備える。バックボード１０に設けられたコネクタに装着されたモジュール２０ａ〜２０ｄは、シリアル伝送線路ＬＳ１〜ＬＳ４を介してバックボード１０のシリアル伝送スイッチ１１にそれぞれ接続される。
【００１８】
上記のシリアル伝送線路ＬＳ１〜ＬＳ４は、送受信線路、又は一対の送信線路及び受信線路によって構成される。シリアル伝送スイッチ１１を介したモジュール２０ａ〜２０ｄ間の通信は、シリアル伝送線路ＬＳ１〜ＬＳ４が送受信線路で構成される場合には半二重通信で行われ、シリアル伝送線路ＬＳ１〜ＬＳ４が一対の送信線路及び受信線路によって構成される場合には全二重通信で行われる。シリアル伝送線路ＬＳ１〜ＬＳ４を送受信線路で構成するか、或いは一対の送信線路及び受信線路によって構成するかはＰＬＣ１の設計段階で適宜選択可能である。
【００１９】
モジュール２０ａ〜２０ｄは、シーケンス制御を行う上で必要となる各種機能のうちの所定の機能がまとめられたものであり、バックボード１０に設けられたシリアル伝送スイッチ１１を介してパケットの送受信が可能である。尚、モジュール２０ａ〜２０ｄのうちの少なくとも１つは予め作成されたプログラムに従ったシーケンス制御を実行する機能がまとめられたＣＰＵモジュール（制御モジュール）であり、残りの少なくとも１つはデータの入出力を行う機能がまとめられた入出力モジュールである。これらモジュール２０ａ〜２０ｄの各々には、一意に定められたアドレスが割り振られており、このアドレスはモジュール２０ａ〜２０ｄの各々を特定するとともに、パケットの転送先や転送元を特定するために用いられる。
【００２０】
また、上記のモジュール２０ａ〜２０ｄは、パケットをシリアル通信で送受信するシリアル伝送Ｉ／Ｆ回路２１ａ〜２１ｄ（シリアル送受信部）をそれぞれ備える。これらシリアル伝送Ｉ／Ｆ回路２１ａ〜２１ｄは、具体的には、他のモジュールに送信すべきパケットをシリアル伝送回路ＬＳ１〜ＬＳ４を介してシリアル通信にてそれぞれ送信し、シリアル伝送回路ＬＳ１〜ＬＳ４を介して送信されてきたパケットをシリアル通信にてそれぞれ受信する。
【００２１】
次に、バックボード１０が備えるシリアル伝送スイッチ１１について詳細に説明する。図２は、シリアル伝送スイッチ１１の要部構成を示すブロック図である。図２に示す通り、シリアル伝送スイッチ１１は、シリアルバス３１、転送制御部３２、モジュールアドレス識別部３３（識別部）、及び記憶部３４を備える。シリアルバス３１は、バックボード１０のコネクタに装着されているモジュール２０ａ〜２０ｄが電気的に接続される複数のポートＰ１〜Ｐ４を備えており、これらポートＰ１〜Ｐ４を介して入出力されるパケット（モジュール２０ａ〜２０ｄのシリアル伝送Ｉ／Ｆ回路２１ａ〜２１ｄで送受信されるパケット）が転送されるバスである。
【００２２】
転送制御部３２は、シリアルバス３１に接続されており、シリアルバス３１を介して転送されるパケットの転送制御を行う。具体的には、ポートＰ１〜Ｐ４を介してシリアルバス３１に入力されるパケットのヘッダに格納されている転送先アドレス（パケットを転送すべきモジュールを特定するアドレス：転送先情報）を参照し、この転送先アドレスで特定されるモジュールが接続されたポートにパケットを転送する制御を行う。ここで、転送制御部３２は、パケットを転送すべきポートの特定を、記憶部３４に記憶されているテーブル情報（詳細は後述する）と上記の転送先アドレスとに基づいて行う。
【００２３】
モジュールアドレス識別部３３は、シリアルバス３１に接続されており、ポートＰ１〜Ｐ４に接続されたモジュール２０ａ〜２０ｄのアドレスを予め識別し、ポートＰ１〜Ｐ４とそのアドレスとの対応関係を示すテーブル情報を作成する。記憶部３４は、モジュールアドレス識別部３３によって作成されたテーブル情報を記憶する。図３は、モジュールアドレス識別部３３で作成されるテーブル情報の一例を示す図である。
【００２４】
図３に示す通り、モジュールアドレス識別部３３によって作成されるテーブル情報は、シリアルバス３１に設けられたポートＰ１〜Ｐ４のポート番号と、各ポートＰ１〜Ｐ４に接続されたモジュール２０ａ〜２０ｄを特定するアドレスとが対応付けられた情報である。例えば、図２中のポートＰ１にポート番号「１」が割り当てられており、このポートＰ１に接続されたモジュール２０ａに「０ｘ００１」なるアドレスが割り振られている場合には、図３に示す通り、ポート番号「１」とアドレス「０ｘ００１」とが対応付けられたテーブル情報が作成される。
【００２５】
次に、上記構成におけるＰＬＣ１の動作について説明する。尚、以下では、モジュール２０ａからモジュール２０ｂにパケットが転送されると同時に、モジュール２０ｄからモジュール２０ｃにパケットが転送される場合を例に挙げて説明する。まず、バックボード１０にモジュール２０ａ〜２０ｄが接続された状態でＰＬＣ１の電源を投入すると、初期設定動作が行われる。
【００２６】
この初期設定動作では、モジュールアドレス識別部３３によってシリアルバス３１のポートＰ１〜Ｐ４が順次サーチされ、ポートＰ１〜Ｐ４に接続されたモジュール２０ａ〜２０ｄのアドレスが識別される。そして、ポートＰ１〜Ｐ４と、ポートＰ１〜Ｐ４に接続されたモジュール２０ａ〜２０ｄのアドレスとの対応関係を示すテーブル情報（図３参照）が作成される。作成されたテーブル情報は記憶部３４に記憶される。
【００２７】
以上の初期設定動作が終了すると、次にバックボード１０を介したモジュール２０ａ〜２０ｄ間のパケットの転送が開始される。つまり、モジュール２０ａのシリアル伝送Ｉ／Ｆ回路２１ａから、モジュール２０ｂのアドレスが転送先アドレスとして格納されたパケットが送信されるとともに、モジュール２０ｄのシリアル伝送Ｉ／Ｆ回路２１ｄから、モジュール２０ｃのアドレスが転送先アドレスとして格納されたパケットが送信される。
【００２８】
モジュール２０ａのシリアル伝送Ｉ／Ｆ回路２１ａから送信されたパケットは、シリアル伝送線路ＬＳ１を介してバックボード１０のシリアル伝送スイッチ１１に入力され、ポートＰ１を介してシリアルバス３１に入力される。すると、パケットに格納された転送先アドレスが転送制御部３２によって参照される。転送制御部３２は、記憶部３４に記憶されたテーブル情報と参照して得られた転送先アドレスとに基づいて、パケットを転送すべきポートを特定する。ここでは、モジュール２０ｂのアドレスが転送先アドレスとして格納されているため、パケットを転送すべきポートとしてポートＰ２が特定される。
【００２９】
パケットを転送すべきポート（ポートＰ２）が特定されると、そのパケットは転送制御部３２の制御によってポートＰ２に転送される。ポートＰ２に転送されたパケットは、シリアル伝送線路ＬＳ２を介してモジュール２０ｂに入力され、モジュール２０ｂに設けられたシリアル伝送Ｉ／Ｆ回路２１ｂに受信される。尚、パケットが受信されると、そのパケットの内容に応じた処理がモジュール２０ｂ内で行われる。
【００３０】
他方、モジュール２０ｄのシリアル伝送Ｉ／Ｆ回路２１ｄから送信されたパケットは、シリアル伝送線路ＬＳ４を介してバックボード１０のシリアル伝送スイッチ１１に入力され、ポートＰ４を介してシリアルバス３１に入力される。すると、パケットに格納された転送先アドレスが転送制御部３２によって参照され、転送制御部３２は記憶部３４に記憶されたテーブル情報と参照して得られた転送先アドレスとに基づいて、パケットを転送すべきポート（ポートＰ３）を特定する。
【００３１】
パケットを転送すべきポート（ポートＰ３）が特定されると、そのパケットは転送制御部３２の制御によってポートＰ３に転送される。ポートＰ３に転送されたパケットは、シリアル伝送線路ＬＳ３を介してモジュール２０ｃに入力され、モジュール２０ｃに設けられたシリアル伝送Ｉ／Ｆ回路２１ｃに受信される。尚、パケットが受信されると、そのパケットの内容に応じた処理がモジュール２０ｃ内で行われる。
【００３２】
ここで、本実施形態のＰＬＣ１は、図８に示した従来のＰＬＣ１００と異なり、シリアル伝送スイッチ１１に設けられた転送制御部３２によってシリアルバス３１を介するパケットの転送を制御している。このため、本実施形態では、モジュール２０ａ，２０ｂ間のパケット転送、及びモジュール２０ｄ，２０ｃ間のパケット転送のように、複数のパケット転送を並行して行うことができる。
【００３３】
以上説明した通り、本実施形態では、シリアル伝送Ｉ／Ｆ回路２１ａ〜２１ｄを備えるモジュール２０ａ〜２０ｄを、シリアル伝送スイッチ１１を介した接続しているため、複数のパケット転送を同時に行うことができる。よって、一方のパケット転送が終了するまで他方のパケット転送が待ち状態になるといったことがなく、データ転送効率を向上させることができる。また、複数の信号線が必要となるパラレルバスを用いていないため、コネクタのピン数を削減することができる。
【００３４】
尚、以上説明した実施形態では、モジュールアドレス識別部３３を用いて、ポートＰ１〜Ｐ４に接続されているモジュール２０ａ〜２０ｄのアドレスをサーチする例について説明したが、モジュール２０ａ〜２０ｄの配置を常に固定することによってサーチを省略することができる。例えば、ポートＰ１にＣＰＵモジュールを配置し、ポートＰ２に入出力モジュールを配置し、ポートＰ３に通信を行う機能がまとめられた通信モジュールを配置し、これらモジュールの配置を常に固定するといった具合である。
【００３５】
このように、ポートＰ１〜Ｐ４に接続されたモジュールを予めバックボード１０側で把握することができるようにすれば、シリアル伝送スイッチ１１のモジュールアドレス識別部３３を省略することが可能であり、またパケットの転送に先だって行われるサーチも省略することができる。サーチが省略されれば初期設定動作に要する時間を短縮することができるため、サーチを行っていた場合に比べて早期にパケット転送を開始することができる。
【００３６】
〔第２実施形態〕
図４は、本発明の第２実施形態によるシーケンス制御装置の要部構成を示すブロック図である。尚、図４では図１に示したブロックと同じブロックについては同一の符号を付しており、その詳細な説明は省略する。図４に示す通り、本実施形態のシーケンス装置としてのＰＬＣ２は、図１に示すシリアル伝送スイッチ１１に加えてシリアル伝送スイッチ１２をバックボード１０に設け、これらシリアル伝送スイッチ１１，１２をシリアル伝送線路ＬＳ１０で接続した構成であり、より多くのモジュールを接続可能にしたものである。
【００３７】
シリアル伝送スイッチ１２は、図２に示すシリアル伝送スイッチ１１と同様の構成であり、シリアル伝送線路ＬＳ１０を介してシリアル伝送スイッチ１１との間で相互にパケットの送受信が可能である。シリアル伝送スイッチ１１，１２は、例えば８個のポートをそれぞれ備えている。このため、図１に示すＰＬＣ１はモジュールの最大接続数が８個であるのに対し、図４に示すＰＬＣ２はモジュールの最大接続数が１６個である。尚、図４では、シリアル伝送スイッチ１１に２つのモジュール２０ａ，２０ｂが接続され、シリアル伝送スイッチ１２に１つのモジュール２０ｃが接続された態様を図示している。
【００３８】
本実施形態のＰＬＣ２は、図１に示すＰＬＣ１に対して、バックボード１０にシリアル伝送スイッチ１２を追加するとともに、シリアル伝送スイッチ１１，１２をシリアル伝送線路ＬＳ１０で接続するだけでモジュールの最大接続数を増大させることができる。このため、例えばバックボード１０に１４個程度のコネクタ（モジュールが着脱されるコネクタ）を用意しておき、モジュールの数に応じてシリアル伝送スイッチ１２を設ける構成（図４に示す構成）にし、或いはシリアル伝送スイッチ１２を省略した構成（図１に示す構成）にする等、モジュールの数に応じて柔軟な対応をとることができる。尚、モジュールの数が更に増加する場合には、バックボード１０に設けられるシリアル伝送スイッチの数を３以上にすることも可能である。
【００３９】
〔第３実施形態〕
図５は、本発明の第３実施形態によるシーケンス制御装置の要部構成を示すブロック図である。尚、図５では、図４と同様に、図１に示したブロックと同じブロックについては同一の符号を付しており、その詳細な説明は省略する。図５に示す通り、本実施形態のシーケンス装置としてのＰＬＣ３は、シリアル伝送スイッチ１１を備えるバックボード１０ａと、シリアル伝送スイッチ１２を備えるバックボード１０ｂとを設け、シリアル伝送スイッチ１１，１２をシリアル伝送線路ＬＳ２０で接続した構成である。尚、図５では、シリアル伝送スイッチ１１に２つのモジュール２０ａ，２０ｂが接続され、シリアル伝送スイッチ１２に２つのモジュール２０ｃ，２０ｄが接続された態様を図示している。
【００４０】
バックボード１０ａ及びモジュール２０ａ，２０ｂで１つのＰＬＣユニットを構成することができ、バックボード１０ｂ及びモジュール２０ｃ，２０ｄで１つのＰＬＣユニットを構成することができる。本実施形態のＰＬＣ３は、これら複数のＰＬＣユニットを統合して１つのＰＬＣユニットとして動作させるものである。シリアル伝送スイッチ１１，１２は、シリアル伝送線路ＬＳ２０を介して相互にパケットの送受信が可能であるため、複数のＰＬＣユニットを１つに統合しても、データ転送効率が高いシステムを構築することができる。
【００４１】
〔第４実施形態〕
図６は、本発明の第４実施形態によるシーケンス制御装置の要部構成を示すブロック図である。尚、図６では図１に示したブロックと同じブロックについては同一の符号を付しており、その詳細な説明は省略する。図６に示す通り、本実施形態のシーケンス装置としてのＰＬＣ４は、バックボード１０、制御モジュールＭ１、及び入出力モジュールＭ２を備えており、入力リフレッシュを省略することによって、全体としての処理効率を改善するものである。
【００４２】
ここで、「入力リフレッシュ」とは、プログラムが実行（スキャン）される毎に行われ、センサやスイッチ等から得られる各種入力データを新たなものに一括して交換する処理をいう。図８に示す従来のＰＬＣ１００では、入力リフレッシュ時に、制御モジュール（例えば、モジュール１２０ａ）が、センサやスイッチ等が接続された入出力モジュール（例えば、モジュール１２０ｂ）から必要な入力データを読み出す処理が行われる。
【００４３】
このため、従来は入出力モジュールの数が多いと入力リフレッシュに要する時間が長くなる。また、従来は入力データが全く変化していない場合であっても定期的に入力リフレッシュが行われるため、無駄な処理が実行されて効率が悪い。本実施形態のＰＬＣ４は、従来行われていた入力リフレッシュを無くすことによって全体的な処理効率の改善を図るものである。尚、図６では説明を簡単にするために、１つの制御モジュールＭ１と１つの入出力モジュールＭ２を備える構成を図示しているが、制御モジュール及び入出力モジュールは複数設けられていても良い。
【００４４】
制御モジュールＭ１は、シリアル伝送Ｉ／Ｆ回路４１、ＣＰＵ（中央処理装置）４２、演算部４３、メモリ４４、及びバッファメモリ４５を備えており、入出力モジュールＭ２から得られたステータス情報（入出力モジュールＭ２の外部入力の状態を示す情報）を用い、予め作成されたプログラムに従ったシーケンス制御を実行する。シリアル伝送Ｉ／Ｆ回路４１は、例えば図１に示すモジュール２０ａに設けられたシリアル伝送Ｉ／Ｆ回路２１ａと同様のものである。ＣＰＵ４２は、制御モジュールＭ１の動作を統括して制御するとともに、入出力モジュールＭ２の動作モード（詳細は後述する）等の設定を行う。
【００４５】
演算部４３は、ＣＰＵ４２の制御の下で、メモリ４４に記憶されたステータス情報（入出力モジュールＭ２から得られたステータス情報）を用いて、予め作成されたプログラムに従ったシーケンス制御を実行する。メモリ４４は、例えば不揮発性の半導体メモリで実現され、演算部４３で実行されるプログラム、入出力モジュールＭ２から得られたステータス情報、その他の各種プログラムやデータを記憶する。バッファメモリＭ２は、例えば揮発性の半導体メモリで実現され、入出力モジュールＭ２から転送されてくるステータス情報を一時的に記憶する。
【００４６】
入出力モジュールＭ２は、シリアル伝送Ｉ／Ｆ回路５１、入力ステータスレジスタ５２（保持部）、割り込みステータスレジスタ５３、入力変化検出部５４（変化検出部）、タイマ５５（計時部）、入力ステータス更新要求検出部５６（送信要求検出部）、及び書き込みサイクル発行部５７（送信制御部）を備えており、制御モジュールＭ１のＣＰＵ４２によって設定された動作モードに応じて、自発的に或いは要求があった場合に外部入力の状態を示すステータス情報を制御モジュールＭ１に転送する。
【００４７】
シリアル伝送Ｉ／Ｆ回路５１は、例えば図１に示すモジュール２０ｂに設けられたシリアル伝送Ｉ／Ｆ回路２１ｂと同様のものである。入力ステータスレジスタ５２は、入出力モジュールＭ２の外部入力の状態を示すステータス情報を記憶する。入出力モジュールＭ２の外部入力としては、例えば入出力モジュールＭ２に接続されたセンサの計測結果や、スイッチのオン・オフ状態を示す信号等が挙げられる。入出力モジュールＭ２の外部入力が複数ある場合には、入力ステータスレジスタ５２には外部入力の各々の状態を示すステータス情報が複数記憶される。
【００４８】
割り込みステータスレジスタ５３は、入出力モジュールＭ２の外部入力のうち、状態の変化があった外部入力を示す情報である割り込み情報を記憶する。この割り込み情報は、制御モジュールＭ１のＣＰＵ４２に対して割り込みとして通知される。入力変化検出部５４は、入力ステータスレジスタ５２に記憶されているステータス情報の変化を検出し、ステータス情報の変化を検出した場合には、状態の変化があった外部入力を示す割り込み情報を割り込みステータスレジスタ５３に書き込むとともに、外部入力に状態の変化があった旨を示す検出信号を書き込みサイクル発行部５７に出力する。
【００４９】
タイマ５５は、制御モジュールＭ１のＣＰＵ４２によって予め設定された一定の時間（例えば、従来の入力リフレッシュが繰り返される時間間隔を示す時間）を繰り返し計時し、計時が終了する度に計時が終了した旨を示す計時終了信号を書き込みサイクル発行部５７に出力する。入力ステータス更新要求検出部５６は、制御モジュールＭ１からの入力ステータス更新要求（入力ステータスレジスタ５２に記憶されたステータス情報の読み出し要求：送信要求）の有無を検出し、入力ステータス更新要求を検出した場合には、その旨を示す検出信号を書き込みサイクル発行部５７に出力する。この入力ステータス更新要求検出部５６は、従来行われていた入力リフレッシュを可能とすることによって、従来のモジュールとの互換性を確保するために設けられる。
【００５０】
書き込みサイクル発行部５７は、入力変化検出部５４からの検出信号、タイマ５５からの計時終了信号、及び入力ステータス更新要求検出部５６からの検出信号の何れかが入力された場合に、入力ステータスレジスタ５２に記憶されたステータス情報をシリアル伝送Ｉ／Ｆ回路５１を介して制御モジュールＭ１に転送する書き込みサイクルを実行する。また、入力変化検出部５４からの検出信号が入力された場合には、割り込みステータスレジスタ５３に記憶された割り込み情報を、シリアル伝送Ｉ／Ｆ回路５１を介して制御モジュールＭ１のＣＰＵ４２に対して割り込みとして通知する制御を行う。
【００５１】
この書き込みサイクル発行部５７は、入出力モジュールＭ２の動作モードを規定する設定情報が格納されるレジスタ５７ａを備えている。ここで、入出力モジュールＭ２の動作モードには、（１）タイマ５５からの計時終了信号が入力された場合に上記の書き込みサイクルを実行する第１動作モード、（２）入力変化検出部５４からの検出信号が入力された場合に上記の書き込みサイクルを実行する第２動作モード、及び（３）入力ステータス更新要求検出部５６からの検出信号が入力された場合に上記の書き込みサイクルを実行する第３動作モードがある。尚、上記の割り込み情報の通知は、第２動作モードで行われる。これらの動作モードを規定する設定情報は、制御モジュールＭ１のＣＰＵ４２によって書き込まれる。
【００５２】
次に、上記構成におけるＰＬＣ４の動作について説明する。まず、バックボード１０に制御モジュールＭ１及び入出力モジュールＭ２が接続された状態でＰＬＣ４の電源を投入すると、初期設定動作が行われる。この初期設定動作では、制御モジュールＭ１のＣＰＵ４２によって、入出力モジュールＭ２の書き込みサイクル発行部５７が備えるレジスタ５７ａに設定情報が書き込まれる。尚、必要であれば、タイマ５５によって計時されるべき時間の設定もＣＰＵ４２によって行われる。以下、レジスタ５７ａに書き込まれた設定情報によって、入出力モジュールＭ２の動作モードが第１〜第３動作モードの各々に設定された場合の動作について順に説明する。
【００５３】
〈第１動作モード〉
入出力モジュールＭ２の動作モードが第１動作モードに設定されると、タイマ５５による計時が開始され、制御モジュールＭ１のＣＰＵ４２によって設定された時間が計時される度に、タイマ５５から書き込みサイクル発行部５７に対して計時終了信号が出力される。タイマからの計時終了信号が入力されると、書き込みサイクル発行部５７は入力ステータスレジスタ５２に記憶されているステータス情報を読み出し、シリアル伝送Ｉ／Ｆ回路５１を介して制御モジュールＭ１に転送する書き込みサイクルを実行する。
【００５４】
書き込みサイクルが実行されると、入力ステータスレジスタ５２から読み出されたステータス情報は、シリアル伝送Ｉ／Ｆ回路５１から送信されて、シリアル伝送線路ＬＳ２、バックボード１０のシリアル伝送スイッチ１１、及びシリアル伝送線路ＬＳ１を順に介して制御モジュールＭ１のシリアル伝送Ｉ／Ｆ回路４１で受信され、バッファメモリ４５に一時的に記憶される。バッファメモリ４５に一時的に記憶されたステータス情報は、プログラムに従った次のシーケンス制御が演算部４３で開始されるまでにメモリ４４に移動される。
【００５５】
このように、第１動作モードでは、入出力モジュールＭ２の外部入力の状態を示すステータス情報が一定の時間間隔で自動的に制御モジュールＭ１に転送される。このため、従来のように、プログラムを実行（スキャン）する毎に制御モジュールＭ１が入力リフレッシュを行う必要がない。また、入出力モジュールの数が多くとも、制御モジュールは各々の入出力モジュールから転送されてきたステータス情報を受信するだけであるため、従来のようにリフレッシュ動作に長時間を要するといった事態が生じない。よって、全体としての処理効率を改善することができる。
【００５６】
〈第２動作モード〉
入出力モジュールＭ２の動作モードが第２動作モードに設定されると、入力ステータスレジスタ５２に記憶されたステータス情報の変化の検出が入力変化検出部５４によって行われる。入力ステータス情報の変化が検出されると、入力変化検出部５４によって状態の変化があった外部入力を示す割り込み情報が割り込みステータスレジスタ５３に書き込まれるとともに、外部入力に状態の変化があった旨を示す検出信号が書き込みサイクル発行部５７に出力される。
【００５７】
入力変化検出部５４からの検出信号が入力されると、書き込みサイクル発行部５７は入力ステータスレジスタ５２に記憶されたステータス情報（変化のあったステータス情報）を読み出し、シリアル伝送Ｉ／Ｆ回路５１を介して制御モジュールＭ１に転送する書き込みサイクルを実行する。書き込みサイクルが実行されると、第１動作モードと同様に、ステータス情報がバックボード１０のシリアル伝送スイッチ１１等を介して制御モジュールＭ１のシリアル伝送Ｉ／Ｆ回路４１で受信され、バッファメモリ４５に一時的に記憶される。バッファメモリ４５に一時的に記憶されたステータス情報は、プログラムに従った次のシーケンス制御が演算部４３で開始されるまでにメモリ４４に移動される。
【００５８】
また、以上の書き込みサイクルと並行して、或いは以上の書き込みサイクルが実行される前又は実行された後に、割り込みステータスレジスタ５３に記憶された割り込み情報が書き込みサイクル発行部５７によって読み出され、シリアル伝送Ｉ／Ｆ回路５１を介して制御モジュールＭ１のＣＰＵ４２に対して割り込みとして通知される。かかる通知がなされることによって、制御モジュールＭ１のＣＰＵ４２は、外部モジュールＭ１で外部入力の状態変化があった旨、及びその状態変化があった外部入力の種類を特定することができる。
【００５９】
このように、第２動作モードでは、入出力モジュールＭ２の外部入力の状態を示すステータス情報の変化が検出された場合に、変化のあったステータス情報が自動的に制御モジュールＭ１に転送される。このため、従来のように、プログラムを実行（スキャン）する毎に制御モジュールＭ１が入力リフレッシュを行う必要がない。また、外部入力の状態が変化した場合にのみステータス情報がシリアル電送スイッチ１１を介して制御モジュールＭ１に転送されるため、従来のように不要なデータの転送が行われることもない。よって、全体としての処理効率を改善することができる。
【００６０】
〈第３動作モード〉
入出力モジュールＭ２の動作モードが第３動作モードに設定されると、制御モジュールＭ１からの入力ステータス更新要求の有無の検出が入力ステータス更新要求検出部５６によって行われる。制御モジュールＭ１からの入力ステータス更新要求が検出されると、その旨を示す検出信号が書き込みサイクル発行部５７に出力される。入力ステータス更新要求検出部５６の検出信号が入力されると、書き込みサイクル発行部５７は入力ステータスレジスタ５２に記憶されているステータス情報を読み出し、シリアル伝送Ｉ／Ｆ回路５１を介して制御モジュールＭ１に転送する書き込みサイクルを実行する。
【００６１】
書き込みサイクルが実行されると、第１動作モードと同様に、ステータス情報がバックボード１０のシリアル伝送スイッチ１１等を介して制御モジュールＭ１のシリアル伝送Ｉ／Ｆ回路４１で受信されてメモリ４４に記憶される。このように、第３動作モードでは、制御モジュールＭ１からの入力ステータス更新要求が検出された場合に、ステータス情報がその応答として制御モジュールＭ１に転送される。このため、従来行われていた入力リフレッシュが可能であり、従来のモジュールとの互換性を確保することができる。
【００６２】
〔第５実施形態〕
図７は、本発明の第５実施形態によるシーケンス制御装置の要部構成を示すブロック図である。尚、図７では図１又は図６に示したブロックと同じブロックについては同一の符号を付しており、その詳細な説明は省略する。図７に示す通り、本実施形態のシーケンス装置としてのＰＬＣ５は、バックボード１０、制御モジュールＭ１１、及び入出力モジュールＭ１２を備えており、制御モジュールＭ１１及び入出力モジュールＭ１２の故障や脱着を、専用の信号線を用いることなく短時間で検出するものである。
【００６３】
ここで、図８に示す従来のＰＬＣ１００では、入出力モジュール（例えば、モジュール１２０ｂ）に故障等が発生しで通信ができなくなった場合に、制御モジュール（例えば、モジュール１２０ａ）が予め設定されたパケットの受信時間が超過したか否か（タイムアウトが生じたか否か）を検出することにより障害発生の有無を判断している。このため、従来は障害発生の検出に時間を要していた。本実施形態のＰＬＣ５は、このようなタイムアウトを利用した手法とは異なる手法を用いることで、制御モジュールＭ１１及び入出力モジュールＭ１２の故障や脱着を短時間で検出している。
【００６４】
バックボード１０は、図１及び図６に示すシリアル伝送スイッチ１１に代えてシリアル伝送スイッチ１３を備える。このシリアル伝送スイッチ１３は、シリアル伝送スイッチ１１が備えるシリアルバス３１、転送制御部３２、モジュールアドレス識別部３３、及び記憶部３４に加えて、状態検出部６１ａ〜６１ｄ（監視部）及び状態通知部６２（通知部）を備える。状態検出部６１ａ〜６１ｄは、シリアル伝送線路ＬＳ１〜ＬＳ４を介して行われるシリアル通信の状況をそれぞれ検出し、検出結果を状態通知部６２に出力する。
【００６５】
状態通知部６２は、状態検出部６１ａ〜６１ｄの検出結果を収集し、その収集結果に応じた内容のパケットを制御モジュールＭ１１に対して送信する。状態通知部６２によって送信されるパケットは、状態通知部６２に設けられたメモリ６２ａに予め記憶されており、例えばシリアル伝送線路ＬＳ１〜ＬＳ４毎の異常発生を通知する情報が格納されたものや、正常状態への復帰を通知する情報が格納されたものが記憶されている。
【００６６】
尚、状態通知部６２は、制御モジュールＭ１１のみに上記のパケットを送信するだけではなく、必要に応じてマルチキャストやブロードキャストによってシリアルバス３１に接続されている全てのモジュールに送信することも可能である。制御モジュールＭ１１のみにパケットを送信するか、或いはシリアルバス３１に接続されている全てのモジュールにパケットを送信するかは、例えば初期設定動作にて制御モジュールＭ１１の制御によって設定される。
【００６７】
制御モジュールＭ１１は、シリアル伝送Ｉ／Ｆ回路７１を備えており、図６中の制御モジュールＭ１と同様に、予め作成されたプログラムに従ったシーケンス制御を実行する。シリアル伝送Ｉ／Ｆ回路７１は、図６中の制御モジュールＭ１が備えるシリアル伝送Ｉ／Ｆ回路４１に状態認識部７１ａ（認識部）を追加した構成である。この状態認識部７１ａは、シリアル伝送スイッチ１３の状態通知部６２から送信されるパケットに基づいて、入出力モジュールＭ１２等の他のモジュールの接続状態を認識する。
【００６８】
入出力モジュールＭ１２は、シリアル伝送Ｉ／Ｆ回路７２を備えており、図６中の入出力モジュールＭ２と同様に、自発的に或いは要求があった場合に外部入力の状態を示すステータス情報を制御モジュールＭ１１に転送する。シリアル伝送Ｉ／Ｆ回路７２は、図６中の入出力モジュールＭ２が備えるシリアル伝送Ｉ／Ｆ回路５１に状態認識部７２ｂ（認識部）を追加した構成である。この状態認識部７２ａも、状態認識部７１ａと同様に、シリアル伝送スイッチ１３の状態通知部６２から送信されるパケットに基づいて、制御モジュールＭ１１等の他のモジュールの接続状態を認識する。
【００６９】
次に、上記構成におけるＰＬＣ５の動作について説明する。尚、ここでは、ＰＬＣ５の電源が投入されたときに行われる処理設定動作によって、状態通知部６２から制御モジュールＭ１１のみにパケットが送信される設定がなされた場合を例に挙げて説明する。ＰＬＣ５の電源が投入されている状態で、入出力モジュールＭ１２のシリアル伝送Ｉ／Ｆ回路７２が故障したとする。
【００７０】
シリアル伝送Ｉ／Ｆ回路７２の故障によって、シリアル伝送線路ＬＳ２を介したシリアル通信がある時点を境にして全く行われなくなる。すると、状態検出部６１ｂによってシリアル伝送線路ＬＳ２を介したシリアル通信の異常が検出され、その検出結果が状態通知部６２に収集される。状態通知部６２は、収集した検出結果に基づいてシリアル伝送線路ＬＳ２の異常発生を通知する情報が格納されたパケットをメモリ６２ａから読み出し、シリアルバス３１を介して制御モジュールＭ１１に送信する。
【００７１】
状態通知部６２から送信されたパケットは、制御モジュールＭ１１のシリアル伝送Ｉ／／Ｆ回路７１で受信され、シリアル伝送Ｉ／Ｆ回路７１に設けられた状態認識部７１ａで、シリアル伝送線路ＬＳ２の異常発生が認識される。シリアル伝送線路ＬＳ２における異常発生が認識されると、制御モジュールＭ１１は、入出力モジュールＭ１２との間のパケットの転送は不可能であると判断し、入出力モジュールＭ１２との間のパケット転送を中止する。
【００７２】
以上説明した通り、本実施形態では、シリアル伝送線路ＬＳ１〜ＬＳ４を介して行われるシリアル通信の状況をそれぞれ検出する状態検出部６１ａ〜６１ｄと、これら状態検出部６１ａ〜６１ｄの検出結果に応じたパケットを制御モジュールＭ１１等に通知する状態通知部６２とを備えるシリアル伝送スイッチ１３をバックボード１０に設けている。このため、従来のようにタイムアウトを利用した手法を用いる必要はなく、制御モジュールＭ１１及び入出力モジュールＭ１２の故障や脱着を、専用の信号線を用いることなしに短時間で検出することができる。
【００７３】
また、シリアル伝送スイッチ１３の状態通知部６２から送信されるパケットに基づいて、他のモジュールの接続状態を認識する状態認識部（状態認識部７１ａ，７２ａ）をシリアルバス３１に接続される各モジュール（制御モジュールＭ１１，入出力モジュールＭ１２）に設けている。このため、モジュールの各々で他のモジュールの接続状況を判断することができ、例えば受信されることのない不要なパケットの送信を抑制することができる。また、シリアル伝送スイッチ１３の状態通知部６２から、正常状態への復帰を通知する情報が格納されたパケットが送信されてくれば、正常状態へ復帰したモジュールとの間のパケット転送を自動的に再開することもできる。これにより、全体としての処理効率を改善することができる。
【００７４】
以上、本発明の実施形態によるシーケンス制御装置並びにモジュール装置及び接続装置について説明したが、本発明は上記実施形態に制限されることなく、本発明の範囲内で自由に変更が可能である。例えば、上記実施形態ではシーケンス制御装置の一種であるＰＬＣに本発明を適用した例について説明したが、本発明はＰＬＣ以外のシーケンス制御装置にも適用可能である。
【産業上の利用可能性】
【００７５】
本発明は、工場等に設けられる産業ロボット等の各種工業機器、その他の各種機器、装置、設備等を制御する用途に広く利用することが可能である。特に、制御対象物の現在位置、速度、トルク等を測定し、この測定情報を参照しつつ制御対象物の位置決めを行う用途に利用されるのが好適である。
【符号の説明】
【００７６】
１〜５            ＰＬＣ
１０              バックボード
１０ａ，１０ｂ    バックボード
１１〜１３        シリアル伝送スイッチ
２０ａ〜２０ｄ    モジュール
２１ａ〜２１ｄ    シリアル伝送Ｉ／Ｆ回路
３１              シリアルバス
３２              転送制御部
３３              モジュールアドレス識別部
４１，５１        シリアル伝送Ｉ／Ｆ回路
５２              入力ステータスレジスタ
５４              入力変化検出部
５５              タイマ
５６              入力ステータス更新要求検出部
５７              書き込みサイクル発行部
６１ａ〜６１ｄ    状態検出部
６２              状態通知部
７１，７２        シリアル伝送Ｉ／Ｆ回路
７１ａ，７２ａ    状態認識部
ＬＳ１〜ＬＳ４    シリアル伝送線路
ＬＳ１０          シリアル伝送線路
Ｍ１，Ｍ１１      制御モジュール
Ｍ２，Ｍ１２      入出力モジュール
【図１】
2010152872.tif 000003
【図２】
2010152872.tif 000004
【図３】
2010152872.tif 000005
【図４】
2010152872.tif 000006
【図５】
2010152872.tif 000007
【図６】
2010152872.tif 000008
【図７】
2010152872.tif 000009
【図８】
2010152872.tif 000010