(57)【要約】【課題】画素外の光検出部による正確な光検出を実現し、焼き付き補正の適正化を図る。【解決手段】画素回路に対して、光検出部を配置する。光検出部は、画素回路の発光素子からの光を検出する光センサを含み、該光センサによる光検出情報を光検出線に出力する検出信号出力回路が形成されている。そして出力された光検出情報に基づいて画素回路に与える信号値を補正する。ここで、光検出部が光検出動作を行わない期間には、光検出部内の回路の全ノードを同電位（Ｖｃａｔ）とし、光センサやトランジスタの電気特性変動が起こらないようにする。【選択図】図１０
2010266491.tif 000002
【特許請求の範囲】
【請求項１】
信号線と所要数の走査線が交差する部分にマトリクス状に配置され、それぞれが発光素子を有する画素回路と、
上記各画素回路に信号値を与えて、各画素回路で信号値に応じた輝度の発光を行わせる発光駆動部と、
上記画素回路の上記発光素子からの光を検出する光センサを含み、該光センサによる光検出情報を光検出線に出力する検出信号出力回路が形成されている光検出部と、
上記光検出線に出力された光検出情報を検出し、該検出結果に応じた上記信号値の補正のための情報を上記発光駆動部に供給する補正情報生成部と、
上記光検出部が光検出動作を行わない期間において、上記検出信号出力回路の全ノードを同電位とする初期化制御部と、
を備えた表示装置。
【請求項２】
上記光検出部を構成する上記検出信号出力回路は、上記光センサの電流の変動分に応じた検出信号を上記光検出線に出力する検出信号出力用トランジスタを有して成る請求項１に記載の表示装置。
【請求項３】
上記光検出部を構成する上記検出信号出力回路は、さらに、上記検出信号出力用トランジスタの検出信号出力端を上記光検出線に接続する第１のスイッチングトランジスタと、上記検出信号出力用トランジスタのゲートノードを、所定の検出基準電位とされた基準電位供給線と接続して、上記検出信号出力用トランジスタのゲート電位を上記検出基準電位とする第２のスイッチングトランジスタとを備える請求項２に記載の表示装置。
【請求項４】
上記初期化制御部は、上記検出信号出力回路への電源電圧供給線の電位と、上記基準電位供給線の電位と、上記光検出線の電位とを同じ所定電位とし、上記第１，第２のスイッチングトランジスタをオンとさせ、その後、上記第１，第２のスイッチングトランジスタを制御する制御線電位も上記所定電位とすることで、上記検出信号出力回路の全ノードを同電位とする請求項３に記載の表示装置。
【請求項５】
上記画素回路は、上記発光素子として有機エレクトロルミネッセンス発光素子を備え、
上記初期化制御部は、上記光検出部が光検出動作を行わない期間において、上記検出信号出力回路の全ノードを、上記有機エレクトロルミネッセンス発光素子のカソード電圧と同電位とする請求項３に記載の表示装置。
【請求項６】
上記光検出部は、上記画素回路による通常映像表示開始前若しくは通常映像表示終了後に光検出動作を行う請求項１に記載の表示装置。
【請求項７】
上記光検出部は、通常映像表示期間において、間欠的な期間に光検出動作を行う請求項１に記載の表示装置。
【請求項８】
信号線と所要数の走査線が交差する部分にマトリクス状に配置され、それぞれが発光素子を有する画素回路と、
上記各画素回路に信号値を与えて、各画素回路で信号値に応じた輝度の発光を行わせる発光駆動部と、
上記画素回路の上記発光素子からの光を検出する光センサを含み、該光センサによる光検出情報を光検出線に出力する検出信号出力回路が形成されている光検出部と、
上記光検出線に出力された光検出情報を検出し、該検出結果に応じた上記信号値の補正のための情報を上記発光駆動部に供給する補正情報生成部と、
を備えた表示装置の光検出動作の制御方法として、
上記光検出部が光検出動作を行わない期間に、上記検出信号出力回路の全ノードを同電位とする光検出動作の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば有機エレクトロルミネッセンス素子（有機ＥＬ素子）等の自発光素子を画素回路に用いた表示装置と、その画素回路に対して設けられる光検出部の光検出動作の制御方法に関する。
【先行技術文献】
【特許文献】
【０００２】
【特許文献１】特表２００７−５０１９５３号公報
【特許文献２】特表２００８−５１８２６３号公報
【背景技術】
【０００３】
有機エレクトロルミネッセンス（ＥＬ：Electroluminescence）発光素子を画素に用いたアクティブマトリクス方式の表示装置では、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ：ＴＦＴ）によって制御する。有機ＥＬは電流発光素子のため、ＥＬ素子に流れる電流量をコントロールすることで発色の階調を得ている。
即ち有機ＥＬ素子を有する画素回路では、与えられた信号値電圧に応じた電流を有機ＥＬ素子に流すことで、信号値に応じた階調の発光が行われるようにしている。
【０００４】
このような有機ＥＬ素子を用いた表示装置など、自発光素子を用いた表示装置では、画素間の発光輝度のばらつきを無くして画面上に生じるムラを無くすことが重要である。
画素の発光輝度のばらつきは、パネル製造時の初期状態でも生じるが、経時変化によっても生じる。
有機ＥＬ素子は時間経過によって発光効率が低下してしまう。つまり同じ電流を流してもその発光輝度が時間と共に低下してしまうこととなる。
その結果、例えば図１７（ａ）のように、黒表示に白いＷＩＮＤＯＷパターンを表示した後再び白表示に戻すとＷＩＮＤＯＷパターンを表示した部分の輝度が暗くなるという焼き付きが発生してしまう。
【０００５】
このような状況に対処するものとして、上記特許文献１，２では、各画素回路内に光センサを配置して、光センサの検出値をパネル内でフィードバックして発光輝度を補正する方式や、光センサからシステムにフィードバックして補正する方式が開示されている。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、画素回路に対して、画素回路の発光素子による光を検出する光検出部を備え、光検出部で検出された光量情報に応じて信号値を補正することで、上記のような焼き付きが発生しないようにする表示装置を前提とする。そして、その場合に、光検出部が精度良く検出を行うことができるようにすることを目的とする。
【課題を解決するための手段】
【０００７】
本発明の表示装置は、信号線と所要数の走査線が交差する部分にマトリクス状に配置され、それぞれが発光素子を有する画素回路と、上記各画素回路に信号値を与えて、各画素回路で信号値に応じた輝度の発光を行わせる発光駆動部と、上記画素回路の上記発光素子からの光を検出する光センサを含み、該光センサによる光検出情報を光検出線に出力する検出信号出力回路が形成されている光検出部と、上記光検出線に出力された光検出情報を検出し、該検出結果に応じた上記信号値の補正のための情報を上記発光駆動部に供給する補正情報生成部と、上記光検出部が光検出動作を行わない期間において、上記検出信号出力回路の全ノードを同電位とする初期化制御部とを備える。
【０００８】
本発明の光検出動作の制御方法は、信号線と所要数の走査線が交差する部分にマトリクス状に配置され、それぞれが発光素子を有する画素回路と、上記各画素回路に信号値を与えて、各画素回路で信号値に応じた輝度の発光を行わせる発光駆動部と、上記画素回路の上記発光素子からの光を検出する光センサを含み、該光センサによる光検出情報を光検出線に出力する検出信号出力回路が形成されている光検出部と、上記光検出線に出力された光検出情報を検出し、該検出結果に応じた上記信号値の補正のための情報を上記発光駆動部に供給する補正情報生成部とを備えた表示装置の光検出動作の制御方法である。そして、上記光検出部が光検出動作を行わない期間に、上記検出信号出力回路の全ノードを同電位とする。
【０００９】
このような本発明では、光検出部が光検出動作を行わない期間において、光検出部の検出信号出力回路を構成するトランジスタや光センサに電圧がかかることがないようにできる。
【発明の効果】
【００１０】
本発明によれば、光検出部が光検出動作を行わない期間において、光検出部の検出信号出力回路の全ノードを同電位とすることで、検出信号出力回路を構成するトランジスタや光センサに電圧がかかることがないようにできる。このため光検出を行わない期間でトランジスタや光検出素子の電気的特性が変動しないようにできる。従って、光検出動作の際には、正常に光検出情報を検出し、信号値の補正のためのフィードバックを行うことができ、焼き付きのない均一な画質を得ることが可能となる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態の表示装置のブロック図である。
【図２】実施の形態の光検出部の配置の他の例の説明図である。
【図３】実施の形態の画素回路及び光検出部の回路図である。
【図４】実施の形態の光検出動作期間の説明図である。
【図５】実施の形態の光検出動作期間の説明図である。
【図６】実施の形態の光検出時の動作の説明図である。
【図７】実施の形態の光検出時の動作の等価回路図である。
【図８】実施の形態の光検出時の動作の等価回路図である。
【図９】実施の形態の光検出時の動作の等価回路図である。
【図１０】実施の形態の初期化状態の説明図である。
【図１１】実施の形態の初期化状態とする動作の説明の等価回路図である。
【図１２】実施の形態の初期化状態とする動作制御の説明図である。
【図１３】実施の形態の他の動作例の説明図である。
【図１４】実施の形態の画素回路及び光検出部の他の例の回路図である。
【図１５】本発明に至る過程で検討された構成の回路図である。
【図１６】本発明に至る過程で検討された構成の回路での動作波形図である。
【図１７】焼き付き補正の説明図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態について次の順序で説明する。
［１．表示装置の構成］
［２．本発明に至る過程で考慮された構成］
［３．実施の形態の回路構成］
［４．光検出動作期間］
［５．光検出動作及び初期化動作］
［６．変形例］
【００１３】
［１．表示装置の構成］
図１に実施の形態の有機ＥＬ表示装置の構成を示す。
この有機ＥＬ表示装置は、有機ＥＬ素子を発光素子とし、アクティブマトリクス方式で発光駆動を行う画素回路１０を含むものである。
図示のように、有機ＥＬ表示装置は、多数の画素回路１０が列方向と行方向（ｍ行×ｎ列）にマトリクス状に配列された画素アレイ２０を有する。なお、画素回路１０のそれぞれは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のいずれかの発光画素となり、各色の画素回路１０が所定規則で配列されてカラー表示装置が構成される。
【００１４】
各画素回路１０を発光駆動するための構成として、水平セレクタ１１、ライトスキャナ１２を備える。
また水平セレクタ１１により選択され、表示データとしての輝度信号の信号値（階調値）に応じた電圧を画素回路１０に供給する信号線ＤＴＬ（ＤＴＬ１、ＤＴＬ２・・・）が、画素アレイ上で列方向に配されている。信号線ＤＴＬ１、ＤＴＬ２・・・は、画素アレイ２０においてマトリクス配置された画素回路１０の列数分だけ配される。
【００１５】
また画素アレイ２０上において、行方向に書込制御線ＷＳＬ（ＷＳＬ１，ＷＳＬ２・・・）が配されている。書込制御線ＷＳＬは、画素アレイ２０においてマトリクス配置された画素回路１０の行数分だけ配される。
書込制御線ＷＳＬ（ＷＳＬ１，ＷＳＬ２・・・）はライトスキャナ１２により駆動される。ライトスキャナ１２は、設定された所定のタイミングで、行状に配設された各書込制御線ＷＳＬ１，ＷＳＬ２・・・に順次、走査パルスＷＳを供給して、画素回路１０を行単位で線順次走査する。
【００１６】
水平セレクタ１１は、ライトスキャナ１２による線順次走査に合わせて、列方向に配された信号線ＤＴＬ１、ＤＴＬ２・・・に対して、画素回路１０に対する入力信号としての信号値電位（Ｖｓｉｇ）を供給する。
【００１７】
各画素回路１０に対応して、光検出部３０が設けられる。光検出部３０は、内部に光センサと、光センサを含む検出信号出力回路を有しており、対応する画素回路１０の発光素子の発光光量の検出情報を出力する。
また、光検出部３０の動作を制御する検出動作制御部２１が設けられる。検出動作制御部２１からは制御線ＴＬａ（ＴＬａ１，ＴＬａ２・・・）、及び制御線ＴＬｂ（ＴＬｂ１，ＴＬｂ２・・・）が、各光検出部３０に対して配されている。
光検出部３０内の検出信号出力回路の構成については後述するが、制御線ＴＬａは、光検出部３０内の第１のスイッチングトランジスタＴ３に対して、そのオン／オフ制御のための制御パルスｐＴ３を供給する制御線となる。また制御線ＴＬｂは、光検出部３０内の第２のスイッチングトランジスタＴ４に対して、そのオン／オフ制御のための制御パルスｐＴ４を供給する制御線となる。
【００１８】
また各光検出部３０に対応して、例えば列方向に、光検出線ＤＥＴＬ（ＤＥＴＬ１、ＤＥＴＬ２・・・）が配設されている。この光検出線ＤＥＴＬは、光検出部３０が、検出情報としての電圧を出力するラインとされる。
各光検出線ＤＥＴＬ（ＤＥＴＬ１、ＤＥＴＬ２・・・）は、光検出ドライバ２２に導入されている。光検出ドライバ２２は、各光検出線ＤＥＴＬについての電圧検出を行うことで、各光検出部３０による光量検出情報を検出する。
【００１９】
光検出ドライバ２２は、各光検出部３０による各画素回路１０についての光量検出情報を、水平セレクタ１１内の信号値補正部１１ａに与える。
信号値補正部１１ａは、光量検出情報により、各画素回路１０内の有機ＥＬ素子の発光効率の劣化具合を判定し、それに応じて、各画素回路１０に与える信号値Ｖｓｉｇの補正処理を行う。
【００２０】
有機ＥＬ素子は時間経過によって発光効率が低下してしまう。つまり同じ電流を流してもその発光輝度が時間と共に低下してしまうこととなる。そこで本例の表示装置は、各画素回路１０の発光光量を検出し、これによって発光輝度の劣化を判定する。そして劣化具合に応じて信号値Ｖｓｉｇ自体を補正する。例えば或る電圧値Ｖ１としての信号値Ｖｓｉｇを与える場合に、発光輝度の低下具合に応じた補正値αを設定し、電圧値Ｖ１＋αとしての信号値Ｖｓｉｇを与えるように補正する。
このように検出した各画素回路１０の発光輝度の劣化を、信号値Ｖｓｉｇにフィードバックする補正を行うことで焼き付きを減少させる。
例えば図１７（ａ）のように焼き付きが発生してしまう状況で、図１７（ｂ）のように焼き付きを低減するものである。
【００２１】
なお図１には示していないが、画素回路１０及び光検出部３０には、所要の動作電源電圧を供給する電源線、基準電位を供給する基準電位線が接続される（図３に示す）。
検出動作制御部２１は、制御信号ｐＳＷとして、各光検出部３０への電源線、基準電位線等の電位の切換制御も行う。
【００２２】
ところで図１では、画素回路１０のそれぞれに対して光検出部３０が１つ設けられるように図示しているが、必ずしも画素回路１０の１つに対応して光検出部３０が１つ設けられるようにしなくてもよい。
例えば図２に示すように４つの画素回路１０に対して１つの光検出部３０を配置するなどのように、１つの光検出部３０が複数の画素回路１０に対応して光検出を行うような構成も考えられる。例えば、図２の画素回路１０ａ，１０ｂ，１０ｃ，１０ｄについての光検出を行う場合、画素回路１０ａ，１０ｂ，１０ｃ，１０ｄを順番に発光させながら順次光検出部３０ａで光検出を行うなどの手法を用いればよい。また、これら複数の画素回路１０について同時に発光させ、例えば画素回路１０ａ，１０ｂ，１０ｃ，１０ｄから成る画素ブロック単位で光量を検出するという手法をとってもよい。
【００２３】
［２．本発明に至る過程で考慮された構成］
ここで、本発明の実施の形態の回路構成及び動作を説明するのに先立って、本実施の形態の理解のため、本発明に至る過程で考慮された光検出部について述べておく。
図１５は、画素回路１０と、焼き付きの低減のために考えられた光検出部１００を示している。
【００２４】
画素回路１０は、駆動トランジスタＴｄ、サンプリングトランジスタＴｓ、保持容量Ｃｓ、及び有機ＥＬ素子１から成る。このような構成の画素回路１０については後述する。
このような画素回路１０の有機ＥＬ素子１の発光効率の低下を補正するために、固定電源（Ｖｃｃ）と光検出線ＤＥＬＴ間に光検出素子（光センサ）Ｓ１とスイッチングトランジスタＴ１が挿入された構成の光検出部１００を設ける。
【００２５】
この場合、例えばフォトダイオードによる光センサＳ１は、有機ＥＬ素子１の発光光量に応じたリーク電流を流すことになる。
一般に光を検出するダイオードは光を検出するとその電流が増加する。また、電流の増加量はダイオードに入射する光量によって変化する。具体的には光量が多ければ電流増加量は大きく、少なければ電流増加量は小さくなる。
この光センサＳ１を流れる電流は、スイッチングトランジスタＴ１が導通されることで光検出線ＤＥＴＬに流れる。
光検出線ＤＥＴＬに接続された外部ドライバ１０１は、光センサＳ１によって光検出線ＤＥＴＬに与えられた電流量を検出する。
外部ドライバ１０１が検出した電流値は検出情報信号に変換されて水平セレクタ１１に供給される。水平セレクタ１１では、検出情報信号から、画素回路１０に与えた信号値Ｖｓｉｇに対応する検出電流値となっているか否かを判別する。もし有機ＥＬ素子１の発光輝度が劣化していると、検出電流量が減少する。そのような場合は、信号値Ｖｓｉｇを補正するようにする。
【００２６】
図１６に光検出動作波形を示す。ここでは、光検出部１００が検出電流を外部ドライバ１０１に出力する期間（光検出期間）を１フレームとしている。
図１６の信号書込期間において、画素回路１０は走査パルスＷＳによってサンプリングトランジスタＴｓがオンとされ、水平セレクタ１１によって信号線ＤＴＬに与えられている信号値Ｖｓｉｇが入力される。この信号値Ｖｓｉｇは駆動トランジスタＴｄのゲートに入力され、容量Ｃｓに保持される。このため駆動トランジスタＴｄは、そのゲート・ソース間電圧に応じた電流を有機ＥＬ素子１に流し、有機ＥＬ素子１を発光させる。例えば現フレームは、白表示のための信号値Ｖｓｉｇが与えられたとすると、有機ＥＬ素子１は現フレームにおいて白レベルの発光を行う。
この白レベルの発光が行われるフレームにおいて、光検出部１００では制御パルスｐＴ１によってスイッチングトランジスタＴ１が導通される。このため、そして有機ＥＬ素子１の光を受けた光センサＳ１の電流変化が、光検出線ＤＥＴＬに反映される。
例えばその際の光センサＳ１に流れる電流量は、本来の発光光量であれば、図１６に実線で示すものである場合、有機ＥＬ素子１の劣化によって発光光量が低下していれば、例えば点線で示すようになる。
【００２７】
このような発光輝度の劣化に応じた電流変化が光検出線ＤＥＴＬに現れるため、外部ドライバ１０１では、この電流量を検出し、劣化具合の情報を得ることができる。そしてそれを水平セレクタ１１にフィードバックし、信号値Ｖｓｉｇを補正して、輝度劣化の補正を行う。このようにすれば、焼き付きを低減させることができる。
【００２８】
しかしながら、このような光検出方式では、次のような不都合な点が生じた。
光センサＳ１は、有機ＥＬ素子１の発光を受光してその電流を増加させる。この光センサＳ１としてのダイオードは、電流変化が大きいオフ領域（印加電圧：負で０Ｖ付近）を用いるのが望ましい。電流変化を的確に検知するためである。
ところが、このときの電流値は増加しているといっても、オン電流に対しては非常に小さいために精度よく輝度変化を検出するためには光検出線ＤＥＴＬの寄生容量を充電する時間が大きくなってしまう。例えば１フレームで精度良く電流変化を検出することは難しい。
この対策として光センサＳ１のサイズを大きくして電流量を大きくするということが考えられるが、サイズが大きくなるとそれだけ画素アレイ２０内での画素レイアウトに対して光検出部１００の占める割合は大きくなってしまう。
【００２９】
本実施の形態では、このような点を踏まえ、精度良く光検出を行うことができる光検出部３０を提供する。
そのために、光センサＳ１のサイズを大きくしなくても、光検出線ＤＥＴＬに適切な光量情報を出力できるようにし、さらにその構成において光検出部３０が光検出動作を行っていない期間に、光センサＳ１やトランジスタの特性変動を防止するための措置をとる。
【００３０】
［３．実施の形態の回路構成］
図１に示した実施の形態の画素回路１０及び光検出部３０の構成を図３に示す。
図３の画素回路１０は、ｎチャネルＴＦＴによるサンプリングトランジスタＴｓ、保持容量Ｃｓ、ｐチャネルＴＦＴによる駆動トランジスタＴｄ、有機ＥＬ素子１を有する。
図１で示したように画素回路１０は、信号線ＤＴＬと書込制御線ＷＳＬとの交差部に配される。信号線ＤＴＬはサンプリングトランジスタＴｓのドレインに接続され、書込制御線ＷＳＬはサンプリングトランジスタＴｓのゲートに接続されている。
【００３１】
駆動トランジスタＴｄ及び有機ＥＬ素子１は、電源電位Ｖｃｃとカソード電位Ｖｃａｔの間で直列に接続されている。
またサンプリングトランジスタＴｓ及び保持容量Ｃｓは、駆動トランジスタＴｄのゲートに接続されている。駆動トランジスタＴｄのゲート・ソース間電圧をＶｇｓで表わしている。
【００３２】
この画素回路１０では、水平セレクタ１１が信号線ＤＴＬに輝度信号に応じた信号値を印加するときに、ライトスキャナ１２が書込制御線ＷＳＬの走査パルスＷＳをＨレベルとすると、サンプリングトランジスタＴｓが導通して信号値が保持容量Ｃｓに書き込まれる。保持容量Ｃｓに書き込まれた信号値電位が駆動トランジスタＴｄのゲート電位となる。
ライトスキャナ１２が書込制御線ＷＳＬの走査パルスＷＳをＬレベルとすると、信号線ＤＴＬと駆動トランジスタＴｄとは電気的に切り離されるが、駆動トランジスタＴｄのゲート電位は保持容量Ｃｓによって安定に保持される。
そして電源電位Ｖｃｃから接地電位に向かって駆動電流Ｉｄｓが駆動トランジスタＴｄ及び有機ＥＬ素子１に流れる。
このとき電流Ｉｄｓは、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに応じた値となり、有機ＥＬ素子１はその電流値に応じた輝度で発光する。
つまりこの画素回路１０では、保持容量Ｃｓに信号線ＤＴＬからの信号値電位を書き込むことによって駆動トランジスタＴｄのゲート印加電圧を変化させ、これにより有機ＥＬ素子１に流れる電流値をコントロールして発色の階調を得る。
【００３３】
ｐチャネルＴＦＴによる駆動トランジスタＴｄのソースは電源Ｖｃｃに接続されており、常に飽和領域で動作するように設計されているので、駆動トランジスタＴｄは次の式１に示した値を持つ定電流源となる。
Ｉｄｓ＝（１／２）・μ・（Ｗ／Ｌ）・Ｃｏｘ・（Ｖｇｓ−Ｖｔｈ）2・・・（式１）
但し、Ｉｄｓは飽和領域で動作するトランジスタのドレイン・ソース間に流れる電流、μは移動度、Ｗはチャネル幅、Ｌはチャネル長、Ｃｏｘはゲート容量、Ｖｔｈは駆動トランジスタＴｄの閾値電圧を表している。
この式１から明らかな様に、飽和領域ではトランジスタのドレイン電流Ｉｄｓはゲート・ソース間電圧Ｖｇｓによって制御される。駆動トランジスタＴｄは、ゲート・ソース間電圧Ｖｇｓが一定に保持される為、定電流源として動作し、有機ＥＬ素子１を一定の輝度で発光させることができる。
【００３４】
ここで一般的に、有機ＥＬ素子１の電流−電圧特性は時間が経過すると劣化してしまう。そして画素回路１０においては、有機ＥＬ素子１の経時変化とともに、駆動トランジスタＴｄのドレイン電圧が変化してゆく。ところが画素回路１０ではゲート・ソース間電圧Ｖｇｓが一定であるので、有機ＥＬ素子１には一定量の電流が流れ、発光輝度は変化しない。つまり安定した階調制御ができる。
【００３５】
しかしながら、有機ＥＬ素子１は時間変化と共にその駆動電圧だけでなく、発光効率も低下してしまう。つまり同じ電流を流してもその発光輝度が時間と共に低下してしまうこととなる。その結果、上述した図１０（ａ）のように焼き付きが発生してしまう。
【００３６】
そこで光検出部３０を設け、発光輝度の劣化に応じた補正が行われるようにしている。
本例の光検出部３０としての検出信号出力回路は、図３に示すように光センサＳ１と、容量Ｃ１と、ｎチャネルＴＦＴによる検出信号出力用トランジスタＴ５，第１のスイッチングトランジスタＴ３，第２のスイッチングトランジスタＴ４、トランジスタＴ６を備える。
【００３７】
光センサＳ１は、電源線ＶＬ１と検出信号出力用トランジスタＴ５のゲートの間に接続されている。
この光センサＳ１は一般的にはＰＩＮダイオードやアモルファスシリコンを用いて作成されるが、光によってその電流量を変化させる素子であれば上記のものに限らず使用することができる。本例では例えばトランジスタのダイオード接続で構成されているものとする。
この光センサＳ１は、有機ＥＬ素子１で発光される光を検出するように配置されている。そして検出光量に応じて、その電流が増減する。具体的には有機ＥＬ素子１の発光光量が多ければ電流増加量は大きく、少なければ電流増加量は小さくなる。
【００３８】
容量Ｃ１は、電源線ＶＬ１と検出信号出力用トランジスタＴ５のゲートの間に接続されている。
検出信号出力用トランジスタＴ５は、ドレインが電源線ＶＬ１に接続されている。そしてソースがスイッチングトランジスタＴ３と接続されている。
スイッチングトランジスタＴ３は、検出信号出力用トランジスタＴ５のソースと光検出線ＤＥＴＬの間に接続されている。このスイッチングトランジスタＴ３のゲートは制御線ＴＬａに接続され、従って図１に示した検出動作制御部２１の制御パルスｐＴ３によってオン／オフされる。スイッチングトランジスタＴ３がオンとされることで、検出信号出力用トランジスタＴ５のソース電位が光検出線ＤＥＴＬに出力される構成となっている。
トランジスタＴ６はダイオード接続とされており、検出信号出力用トランジスタＴ５のソースとカソード電位Ｖｃａｔの間に接続されている。
スイッチングトランジスタＴ４は、そのドレイン及びソースが検出信号出力用トランジスタＴ５のゲートと基準電位線ＶＬ２の間に接続されている。このスイッチングトランジスタＴ４のゲートは、制御線ＴＬｂに接続され、従って図１に示した検出動作制御部２１の制御パルスｐＴ４によってオン／オフされる。スイッチングトランジスタＴ４がオンとされることで、検出信号出力用トランジスタＴ５のゲートに基準電位線ＶＬ２の電位が入力される構成となっている。
【００３９】
光検出ドライバ２２には、各光検出線ＤＥＴＬについて、その電位を検出する電圧検出部２２ａが設けられている。この電圧検出部２２ａによって、光検出部３０が出力した検出信号電圧を検出し、これを有機ＥＬ素子１の発光光量情報（輝度劣化の情報）として、図１の水平セレクタ１１（信号値補正部１１ａ）に供給する。
【００４０】
また電源線ＶＬ１には、スイッチＳＷ１によって、電源電圧Ｖｃｃとカソード電位Ｖｃａｔが選択的に供給される。
また基準電位線ＶＬ２には、スイッチＳＷ２によって、基準電圧Ｖｉｎｉとカソード電位Ｖｃａｔが選択的に供給される。
また光検出線ＤＥＴＬには、スイッチＳＷ３がオンとされることで、カソード電位Ｖｃａｔが供給される構成とされている。
スイッチＳＷ１、ＳＷ２，ＳＷ３はそれぞれ、検出動作制御部２１からの制御信号ｐＳＷ１、ｐＳＷ２，ｐＳＷ３によって切換制御される。
なお説明上の一例として、電源線ＶＬ１の電位は、スイッチＳＷ１によって電源電圧Ｖｃｃとカソード電位Ｖｃａｔに切り替えられるとしているが、実際にはスイッチＳＷ１による電源線ＶＬ１の電位切換は検出動作制御部２１の内部処理で行えばよい。つまり検出動作制御部２１が、期間に応じて、電源線ＶＬ１に電源電圧Ｖｃｃとカソード電位Ｖｃａｔを供給する構成とすればよい。基準電位線ＶＬ２の電位切換（スイッチＳＷ２の動作）も同様である。
【００４１】
［４．光検出動作期間］
図３に示した光検出部３０によって、画素回路１０の有機ＥＬ素子１の発光光量を検出する光検出動作が行われるが、まずここで、光検出部３０の光検出動作等の実行期間について説明する。
【００４２】
図４（ａ）は、通常映像表示終了後に光検出動作を行う例を示している。なお、「通常映像表示」とは、表示装置に供給された映像信号に基づく信号値Ｖｓｉｇを各画素回路１０に与えて、通常の動画や静止画としての映像表示を行っている状態を言うこととする。
【００４３】
図４（ａ）の場合、時点ｔ０で表示装置の電源がオンとされたとする。
ここで時点ｔ１までに電源投入時の各種初期動作が行われ、時点ｔ１から通常映像表示を開始するとする。
本例の場合、光検出部３０では、電源投入後、通常映像表示を開始する前の期間に、後述する初期化を行う。初期化とは、光検出部３０内の全ノードを同一電位（本例の場合カソード電位Ｖｃａｔ）とする動作をいう。
【００４４】
そして時点ｔ１以降、通常映像表示として、映像のフレームＦ１，Ｆ２・・・の表示が実行される。この間、光検出部３０は初期化状態を保つことになる。
時点ｔ２で通常映像表示が終了されるとする。例えば電源オフ操作が行われた場合などである。
この図４（ａ）の例の場合、この時点ｔ２以降で光検出部３０が光検出動作を実行する。
この場合、例えば１フレーム期間に１ライン分の画素についての光検出動作を行う。
例えば光検出動作を開始する場合、水平セレクタ１１は最初のフレームＦａでは、図４（ｂ）に示すように１ライン目を白表示とするような表示を各画素回路１０に実行させる。つまり１ライン目の画素回路１０のみ白表示（高輝度階調表示）を行わせ、他の全ての画素回路１０には黒表示を実行させるように、各画素回路１０に信号値Ｖｓｉｇを与える。
このフレームＦａの期間において、１ライン目の画素に対応する各光検出部３０は、対応する画素の発光光量を検出する。光検出ドライバ２２は、各列の光検出線ＤＥＴＬの電圧検出を行い、１ライン目の各画素の発光輝度情報を得る。そして、それを水平セレクタ１１にフィードバックする。
【００４５】
次のフレームＦｂでは、水平セレクタ１１は図４（ｂ）に示すように２ライン目を白表示とするような表示を各画素回路１０に実行させる。つまり２ライン目の画素回路１０のみ白表示（高輝度階調表示）を行わせ、他の全ての画素回路１０には黒表示を実行させる。
このフレームＦｂの期間において、２ライン目の画素に対応する光検出部３０は、対応する画素の発光光量を検出する。光検出ドライバ２２は、各列の光検出線ＤＥＴＬの電圧検出を行い、２ライン目の各画素の発光輝度情報を得る。そして、それを水平セレクタ１１にフィードバックする。
このような動作を、最終ラインまで続けていく。最終ラインの各画素の発光輝度情報を検出し、水平セレクタ１１にフィードバックした段階で、光検出動作は終了する。
水平セレクタ１１は、各画素の発光輝度情報に基づいて信号値補正処理を行う。
時点ｔ３で以上の光検出動作が完了したら、例えば表示装置の電源をオフにするなど、所要の処理を行う。
【００４６】
なお、各ラインの光検出動作において、該当ラインの画素に対応する光検出部３０が選択されるが、その選択は、検出動作制御部２１の制御パルスｐＴ３によって行われる。
即ち該当ラインの画素に対応する光検出部３０のみで、スイッチングトランジスタＴ３がオンとされることで、光検出線ＤＥＴＬには、他のラインの光検出部３０の情報は出力されないため、該当ラインの画素の光量検出が可能となる。
【００４７】
図５（ａ）は、通常映像表示実行中に、或る周期で光検出動作を行う例である。
例えば時点ｔ１０で通常映像表示が開始されたとする。光検出部３０による光検出動作は、この通常映像表示の開始とともに、１フレームの期間に１ライン毎行われる。即ち上記図４の時点ｔ２〜ｔ３で示した動作と同様の検出動作を行う。但し、各画素回路１０の表示は通常の映像表示の状態であり、図４（ｂ）のような光検出動作用の表示ではない。
１ライン目〜最終ラインまでについての光検出動作を完了したら、時点ｔ１１で光検出部３０の初期化を行う。そして、その後所定期間、初期化状態を維持する。
【００４８】
光検出動作は、所定周期毎に行うものとし、ある時点ｔ１２で、その検出動作周期のタイミングに至ったとすると、その時点ｔ１２から、同様に１ライン目〜最終ラインまでの光検出動作を行う。そして光検出動作を完了したら、時点ｔ１３で光検出部３０の初期化を行い、その後所定期間、初期化状態を維持する。
例えばこのように、通常映像表示実行中に並行して、所定周期で光検出動作を行うことも考えられる。
【００４９】
図５（ｂ）は、電源オン時に光検出動作を行う例である。
時点ｔ２０で表示装置の電源がオンとされたとする。ここで電源投入時の立ち上げ等の各種初期動作が行われた直後、時点ｔ２１から光検出動作を行う。即ち上記図４の時点ｔ２〜ｔ３で示した動作と同様の検出動作を行う。各画素回路１０についても、図４（ｂ）のように、各フレーム毎に、１ラインのみ白表示とする光検出動作用の表示を実行させる。
【００５０】
１ライン目〜最終ラインまでについての光検出動作を完了したら、時点ｔ２２で、水平セレクタ１１は各画素回路１０に対して通常映像表示を開始させる。光検出部３０では初期化を行う。そして、その後所定期間、初期化状態を維持する。
【００５１】
例えば以上のように、通常映像表示終了後、通常映像表示実行中、通常の映像表示開始前などに、光検出動作を行い、その検出に基づいて信号値補正処理を行うことで、発光輝度劣化に対応できる。
なお、例えば通常映像表示終了後と通常の映像表示開始前の両方で光検出動作を行うような例も考えられる。
【００５２】
通常映像表示終了後と通常の映像表示開始前の一方、又は両方で光検出動作を行う場合は、図４（ｂ）に示したような光検出動作用の表示を実行できるので、その白表示などの高い階調の発光で検出ができるという利点がある。また任意の階調の表示を実行させて階調毎の劣化具合を検出するようにもできる。
一方、通常映像表示実行中に行う場合、実際に表示中の映像内容は不定であるため、階調を特定して光検出動作を行うことができない。このため、検出値は、発光階調（その際に検出対象画素に与えた信号値Ｖｓｉｇ）を考慮したものとして判定し、信号値補正処理を行う必要がある。但し、通常映像表示実行中に繰り返し光検出動作及び補正処理ができることで、有機ＥＬ素子１の輝度劣化に対して、ほぼ常時対応できるという利点がある。
【００５３】
［５．光検出動作及び初期化動作］
光検出部３０による光検出動作及び初期化動作について説明する。
まず図６〜図９で光検出動作について説明する。例えば図４のように通常映像表示終了後に光検出動作を行うものとして述べる。
【００５４】
図６は光検出動作時の動作波形を示している。
ここでは、ライトスキャナ１２による走査パルスＷＳ、検出動作制御部２１による制御パルスｐＴ４，ｐＴ３、検出信号出力用トランジスタＴ５のゲート電圧、光検出線ＤＥＴＬに表れる電圧を示している。
【００５５】
図４で述べたように、光検出動作の際には、１フレーム期間に１つのラインの各画素回路１０に対して白発光を実行させ、その画素に対応する光検出部３０で発光光量検出を行う。図６は、検出対象とされた１つの画素回路１０に対する走査パルスＷＳと、その画素回路１０に対応する光検出部３０の動作波形となる。
【００５６】
光検出部３０では、まず検出準備期間として、制御パルスｐＴ４，ｐＴ３がＨレベルとされることでスイッチングトランジスタＴ３、Ｔ４がオンとされる。このときの状態を図７に示す。
なお、検出準備期間が開始されるときには、検出動作制御部２１による制御信号ｐＳＷ１，ｐＳＷ２，ｐＳＷ３によって、スイッチＳＷ１，ＳＷ２，ＳＷ３が図７のように制御されている。即ち電源線ＶＬ１＝電源電圧Ｖｃｃとされ、基準電位線ＶＬ２＝基準電圧Ｖｉｎｉとされる。また、光検出線ＤＥＴＬは、カソード電位Ｖｃａｔから切り離されている。
【００５７】
スイッチングトランジスタＴ４がオンとされることで、基準電圧Ｖｉｎｉが検出信号出力用トランジスタＴ５のゲートに入力する。
ここで基準電圧Ｖｉｎｉは検出信号出力用トランジスタＴ５、及びトランジスタＴ６のオンする電圧とされている。つまり基準電圧Ｖｉｎｉは、検出信号出力用トランジスタＴ５の閾値電圧ＶｔｈＴ５、トランジスタＴ６の閾値電圧ＶｔｈＴ６、カソード電圧Ｖｃａｔの和であるＶｔｈＴ５＋ＶｔｈＴ６＋Ｖｃａｔより大きい。このため図のように電流Ｉｉｎｉが流れ、スイッチングトランジスタＴ３もオンとされているため、光検出線ＤＥＴＬに電位Ｖｘが出力される。
検出準備期間は、このような動作で、図６に示すように、検出信号出力用トランジスタＴ５のゲート電位＝Ｖｉｎｉ，光検出線ＤＥＴＬの電位＝Ｖｘとなる。
【００５８】
１フレーム期間の表示のために、画素回路１０では信号書込が行われる。即ち図６の信号書込期間において、ライトスキャナ１２は、当該対象ラインの画素回路１０に対して走査パルスＷＳをＨレベルとし、サンプリングトランジスタＴｓを導通させる。このとき水平セレクタ１１は信号線ＤＴＬに白表示階調の信号値Ｖｓｉｇを与えている。これによって当該画素回路１０において有機ＥＬ素子１で白階調の発光が行われる。図８にこのときの状態を示す。
このとき、光センサＳ１は有機ＥＬ素子１の発光を受光し、そのリーク電流が変化するが、スイッチングトランジスタＴ４がオンしているため、検出信号出力用トランジスタＴ５のゲート電圧は基準電圧Ｖｉｎｉのままである。
【００５９】
信号書込終了後、ライトスキャナ１２は、走査パルスＷＳをＬレベルとし、サンプリングトランジスタＴｓをオフとする。
また検出動作制御部２１は、制御パルスｐＴ４をＬレベルとし、スイッチングトランジスタＴ４をオフする。この状態を図９に示す。
スイッチングトランジスタＴ４をオフすることで、光センサＳ１が有機ＥＬ素子１の発光を受光し、電源電圧Ｖｃｃからリーク電流を検出信号出力用トランジスタＴ５のゲートに流す。
この動作によって検出信号出力用トランジスタＴ５のゲート電圧は、図６に示すように基準電圧Ｖｉｎｉから上昇してゆき、それに伴って光検出線ＤＥＴＬの電位も電位Ｖｘから増加してゆく。この光検出線ＤＥＴＬの電位変化を、電圧検出部２２ａが検出する。この検出電位は、有機ＥＬ素子１の発光光量に応じたものとなる。換言すれば、特定の階調表示（例えば白表示）を画素回路１０で実行させているのであれば、検出電位は、有機ＥＬ素子１の劣化具合を表すものとなる。例えば光検出線ＤＥＴＬの電位変化として図６の実線は劣化がないとき、破線は劣化が生じているときとしている。
なお、光センサＳ１が受光する光量が多いほど、そこに流れる電流量は多くなるため、白表示のような高階調表示時における検出電圧は、低階調表示時における電圧よりも大きくなる。つまり高階調表示の方が正確な検出に有利である。
一定時間経過後、検出動作制御部２１が制御パルスｐＴ３をＬレベルとしてスイッチングトランジスタＴ３をオフとし、検出動作を終了する。
例えば１フレームでの該当ラインの各画素回路１０についての検出が以上のように行われる。
【００６０】
本例の光検出部３０の検出信号出力回路構成は、ソースフォロワ回路となっており、検出信号出力用トランジスタＴ５のゲート電圧が変動すればその変動分がソースに出力される構成となっている。つまり光センサＳ１のリーク電流変化による検出信号出力用トランジスタＴ５のゲート電圧の変化がソースから光検出線ＤＥＴＬに出力される。
また、検出信号出力用トランジスタＴ５のゲート・ソース間電圧Ｖｇｓは、その閾値電圧Ｖｔｈよりも大きくなるように設定されている。このため、出力される電流値は先に図１５に示した回路構成と比較して非常に大きく、光センサＳ１の電流値が小さくても検出信号出力用トランジスタＴ５を介することで、発光光量の検出情報を光検出ドライバ２２に出力することが可能となっている。
【００６１】
ここで、光検出部３０の検出信号出力回路を構成する光センサＳ１やトランジスタ（Ｔ３，Ｔ４，Ｔ５，Ｔ６）について考える。
一般にトランジスタは印加される電圧や入射する光等によってその閾値電圧や移動度が変化してしまう。具体的にはオン状態であればその閾値電圧は正方向へ、逆にオフであれば負方向へシフトしてしまうこととなる。
このため、光検出及びフィードバックを行うための光検出部３０を構成するトランジスタの閾値電圧や移動度の変化によって、外部の光検出ドライバ２２に出力される電圧が異なってしまうことがある。つまり有機ＥＬ素子１の発光輝度が同じでも異なる電圧が出力されてしまい、結果的に焼き付き補正が誤って行われる場合があり得る。
【００６２】
また、図４，図５で示したように、通常映像表示の終了後や開始前、或いは通常映像表示実行中に所定の周期で光検出動作を行う。この場合、有機ＥＬ素子１が発光している通常映像表示実行中に、トランジスタや光センサＳ１がオフ状態となっている時間が非常に長くなってしまう。すると、トランジスタの閾値電圧や移動度が変化してしまいやすいこととなり、有機ＥＬ素子１の発光輝度が同じでも異なる電圧が出力され、焼き付き補正が誤って行われる可能性が高くなる。
【００６３】
そこで本実施の形態では、光検出動作を行わない期間は、光検出部３０の検出信号出力回路の全ノードを同電位とする初期化を行うようにしている。
即ち図４，図５で述べたように、光検出動作を行わない期間に、全ノードを同電位とする初期化を行う。
【００６４】
初期化状態を図１０に示す。
初期化の際には、検出動作制御部２１による制御信号ｐＳＷ１，ｐＳＷ２，ｐＳＷ３によって、スイッチＳＷ１，ＳＷ２，ＳＷ３が図１０のように制御されている。即ち電源線ＶＬ１＝カソード電位Ｖｃａｔとされ、基準電位線ＶＬ２＝カソード電位Ｖｃａｔとされる。また、光検出線ＤＥＴＬもカソード電位Ｖｃａｔとされる。
光検出部３０内では、図示するように、検出信号出力用トランジスタＴ５のゲートノード、ソースノード、さらにスイッチングトランジスタＴ３、Ｔ４のゲートノードの全てがカソード電位Ｖｃａｔとされる。つまりこれは、光検出部３０の検出信号出力回路の全ノードがカソード電位Ｖｃａｔとなるように初期化した状態である。
なお、カソード電位Ｖｃａｔとするのは一例である。少なくとも上記各ノードが全て同電位となればよい。
【００６５】
このような初期化状態を実現するためには、図４，図５に示した初期化の際に、検出動作制御部２１が図１２の制御を行う。
制御信号ｐＳＷ３によりスイッチＳＷ３をオンとし、光検出線ＤＥＴＬ＝カソード電位Ｖｃａｔとする。なお、制御信号ｐＳＷ３は、スイッチＳＷ３を構成する例えばトランジスタのゲートに与えるものとし、そのゲート電位としてカソード電位Ｖｃａｔをオフ電位としておくことで、スイッチＳＷ３に関するゲート、ドレイン、ソースもカソード電位Ｖｃａｔとなる。
【００６６】
また図示していないが、検出動作制御部２１は上記のようにスイッチＳＷ１，ＳＷ２を制御して、電源線ＶＬ１＝カソード電位Ｖｃａｔとし、基準電位線ＶＬ２＝カソード電位Ｖｃａｔとする。
そして、制御パルスｐＴ４，ｐＴ３を、Ｈレベルとし、スイッチングトランジスタＴ３，Ｔ４をオンとする。その状態を図１１に示す。
図１１に示すように、スイッチングトランジスタＴ３がオンとなることで、光検出線ＤＥＴＬに与えられているカソード電位Ｖｃａｔが、検出信号出力用トランジスタＴ５のソースノードに入力される。
またスイッチングトランジスタＴ４がオンとされることで、基準電位線ＶＬ２に与えられているカソード電位Ｖｃａｔが、検出信号出力用トランジスタＴ５のゲートノードに入力される。
【００６７】
その後、検出動作制御部２１は、図１２のように制御パルスｐＴ４，ｐＴ３をＬレベル（カソード電位Ｖｃａｔ）とする。カソード電位Ｖｃａｔは、スイッチングトランジスタＴ３，Ｔ４のオフ電位に設定されているとする。
これにより、スイッチングトランジスタＴ３，Ｔ４の各ゲートノードもカソード電位Ｖｃａｔとなる。つまり、図１０の状態が実現されたことになる。
【００６８】
この図１０のような電圧設定とすることで、光検出部３０が動作しない期間は、トランジスタＴ３，Ｔ４，Ｔ５，Ｔ６、光センサＳ１に電圧がかかることがないため、それぞれの閾値電圧や移動度といった電気的特性が変化することがない。
よって光検出動作時には、トランジスタＴ３，Ｔ４，Ｔ５，Ｔ６、光センサＳ１の特性変化によって、有機ＥＬ素子１の発光輝度が同じでも異なる電圧が出力されるということがない。
【００６９】
以上のように本実施の形態では、光検出部３０が光検出動作を行わない期間には、その回路を構成するトランジスタＴ３，Ｔ４，Ｔ５，Ｔ６や光センサＳ１に電圧がかかることがなく、その電気的特性が変動することがない。これにより光検出動作は正常に行われ、焼き付き補正を正常に行うことができる。このため、焼き付きのない均一な画質を得ることが可能となる。
また、トランジスタＴ３，Ｔ４，Ｔ５，Ｔ６や光センサＳ１の電気的特性が変動することがないため、特性変動の補償のための回路構成を追加する必要もなく、光検出部３０における素子数を増加させることがない。このため高歩留まり化が実現できる。
【００７０】
［６．変形例］
以上、実施の形態について説明してきたが、本発明としては上記実施の形態に限られず、多様な変形例が考えられる。
【００７１】
例えば図５（ａ）のように通常映像表示中に所定周期で光検出動作を行う場合は、図１３のような動作波形とすればよい。
即ち、通常映像表示実行中に光検出動作を行っているときは、電源線ＶＬ１＝電源電圧Ｖｃｃ、基準電位線ＶＬ２＝基準電圧Ｖｉｎｉとしておく。
そして検出準備期間で対象の画素に対応する光検出部３０について制御パルスｐＴ４，ｐＴ３によりスイッチングトランジスタＴ３，Ｔ４をオンとし、上記図７の状態とする。なお図１３における走査パルスＷＳは、通常表示のための画素回路１０に対するラインスキャンを実行するものとなる。
そして当該ラインスキャンにより信号値Ｖｓｉｇが画素回路１０に書き込まれ、画素回路１０が発光開始した後（図８の状態）、スイッチングトランジスタＴ４をオフとして、図９の状態とし、上述同様に光検出動作を行う。
【００７２】
このような動作を例えば１フレーム期間に１ラインの光検出として行い、最終ラインの光検出動作が完了したら、まず電源線ＶＬ１＝カソード電位Ｖｃａｔ、基準電位線ＶＬ２＝カソード電位Ｖｃａｔとする。そしてスイッチングトランジスタＴ３，Ｔ４をオンとして、光検出部３０内にカソード電位Ｖｃａｔを入力する。その後、スイッチングトランジスタＴ３，Ｔ４のゲートに与える制御パルスｐＴ４，ｐＴ３もカソード電位Ｖｃａｔとする。これにより、初期化状態となる。この状態を、次の光検出動作を開始するまで維持すればよい。
【００７３】
図１４は、光検出部３０の回路構成の変形例である。
これは、トランジスタＴ６を、光検出線ＤＥＴＬに接続したものである。つまり光検出部３０からトランジスタＴ６を無くすことで、光検出部３０の構成を簡略化し、画素アレイ２０内に素子数の削減、配置構成の容易化を図るものである。
【００７４】
なお、画素回路１０の構成については全く上記例に限定されず、他にも多様な構成が採用できる。即ち本発明は画素回路構成にかかわらず、発光動作を行う画素回路を採用する表示装置であって、画素回路の外部に、その画素回路の発光光量を検出する光検出部を設ける表示装置に広く採用できる。
【符号の説明】
【００７５】
１  有機ＥＬ素子、１０  画素回路、１１  水平セレクタ、１１ａ  信号値補正部、１２  ライトスキャナ、２０  画素アレイ、２１  検出動作制御部、２２  光検出ドライバ、２２ａ  電圧検出部、３０  光検出部、Ｓ１  光センサ、Ｃ１  容量、Ｔ５  検出信号出力用トランジスタ、Ｔ３，Ｔ４  スイッチングトランジスタ、ＤＥＴＬ  光検出線、ＶＬ１  電源線、ＶＬ２  基準電位線
【図１】
2010266491.tif 000003
【図２】
2010266491.tif 000004
【図３】
2010266491.tif 000005
【図４】
2010266491.tif 000006
【図５】
2010266491.tif 000007
【図６】
2010266491.tif 000008
【図７】
2010266491.tif 000009
【図８】
2010266491.tif 000010
【図９】
2010266491.tif 000011
【図１０】
2010266491.tif 000012
【図１１】
2010266491.tif 000013
【図１２】
2010266491.tif 000014
【図１３】
2010266491.tif 000015
【図１４】
2010266491.tif 000016
【図１５】
2010266491.tif 000017
【図１６】
2010266491.tif 000018
【図１７】
2010266491.tif 000019