(57)【要約】【課題】共通バス方式を使用する場合において、低コストを実現するだけでなく、効率よくバスを使用して高パフォーマンスを実現できるバス調停装置を提供する。【解決手段】ＤＭＡデータ転送を制御するＤＭＡ制御手段によるＤＭＡアクセスと、ＣＰＵによるＣＰＵアクセスとの両方に共通で使用される共通バスと接続され、共通バスにおけるＤＭＡアクセスとＣＰＵアクセスとの間のバス調停を行うバス調停装置であって、ＣＰＵの処理量に応じて、ＤＭＡアクセスとＣＰＵアクセスとの間のバス調停の割合を変更する。【選択図】図１
2010015492.tif 000002
【特許請求の範囲】
【請求項１】
ＤＭＡデータ転送を制御するＤＭＡ制御手段によるＤＭＡアクセスと、ＣＰＵによるＣＰＵアクセスとの両方に共通で使用される共通バスに接続され、前記共通バスにおける前記ＤＭＡアクセスと前記ＣＰＵアクセスとの間のバス調停を行うバス調停装置であって、
前記ＣＰＵの処理量に応じて、前記ＤＭＡアクセスと前記ＣＰＵアクセスとの間のバス調停の割合を変更することを特徴とするバス調停装置。
【請求項２】
初期設定時に前記ＣＰＵアクセスの割合が高い設定にすることを特徴とする請求項１記載のバス調停装置。
【請求項３】
前記ＣＰＵが、ＰＤＬ処理、ネットワーク機能の処理、エンジン制御処理のうちいずれかを行う場合に、初期設定時に前記ＣＰＵアクセスの割合が高い設定にすることを特徴とする請求項２記載のバス調停装置。
【請求項４】
前記ＣＰＵアクセスの種類に応じて、前記バス調停の割合を変更することを特徴とする請求項１から３のいずれか１項に記載のバス調停装置。
【請求項５】
前記ＣＰＵアクセスの種類が非キャッシュ領域のアクセスであった場合、前記ＣＰＵアクセスの割合を増やすように前記バス調停の割合を変更することを特徴とする請求項４記載のバス調停装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、共通のバスを使用する複数の機能間においてバス使用権の調停を行うバス調停装置に関する。
【背景技術】
【０００２】
本発明に関連する技術例として、ＰＣ（Personal Computer）等の外部装置から大量の画像データの転送が行われるプリンタ装置について以下に説明する。プリンタ装置の中には、画像データ転送専用のバスと、もう一つのバスとを別々に設ける構成のものがある。もう一つのバスとは、画像データ転送以外のプログラムを実行するときにＣＰＵ（Central Processing Unit）が直接アクセスするデバイス（例えば、メモリ等）が接続されるバスである。このように２つのバスを別々に設ける構成により、画像データ転送以外のプログラムによるデータ通信の影響を受けずに、画像データの転送は実現されていた。なお、画像データ転送専用のバスの例としては、ＤＭＡ（Direct Memory Access）転送によるバスが挙げられる。しかしながら、このような２つのバスを別々に設ける構成では、プリンタ装置内の例えばシステムボード上のメインコントロールデバイスにおいて、画像データ転送専用のバスと、ＣＰＵが直接アクセスするデバイスが接続されるバスとの両方の信号線が必要となる。このように信号線数が増加することになると、各デバイスのピン数の増加を招くばかりではなく、コネクタの芯数アップやＰＷＢ（Printed Wiring Board）の面積アップに繋がることもあり、コストがかかってしまう。よって、上記２つのバスを別々に設ける構成には、高コストというデメリットがあった。
【特許文献１】特開平８−１７１５２８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
このようなデメリットを解消するため、例えばプリンタ装置において、画像データ転送専用のバスを設けずに、共通バスを設ける構成（共通バス方式）とすることにより、低コスト化を実現するケースがある。共通バスは上述した２つのバスの機能を併せ持つバスであるので、信号線数を増加する必要はない。ただし、共通バスを備える場合は、共通バスを使用する機能間でバス使用権の調停（以下、調停又はバス調停ともいう）を行う必要がある。しかしながら、調停は、一般的にバス調停の割合として固定の比率で行われるため、効率よくバスが使用されず、高パフォーマンスを実現できない場合があった。
【０００４】
なお、調停の技術例は、例えば特許文献１に開示されている。特許文献１の技術は、ＣＰＵとＤＭＡの調停を行う技術例であるが、調停時に一方の独占を防ぐための中断機能や中断可能かどうかの判断手段等を設けることを特徴とするものであり、調停の割合を変えられるものではない。すなわち、特許文献１の技術における調停も、バス調停の割合として固定の比率で行われるため、効率よくバスが使用されず、高パフォーマンスを実現できない場合がある。
【０００５】
本発明は、上記事情に鑑みてなされたものであり、共通バス方式を使用する場合において、低コストを実現するだけでなく、効率よくバスを使用して高パフォーマンスを実現できるバス調停装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
かかる目的を達成するために、本発明のバス調停装置は、ＤＭＡデータ転送を制御するＤＭＡ制御手段によるＤＭＡアクセスと、ＣＰＵによるＣＰＵアクセスとの両方に共通で使用される共通バスと接続され、共通バスにおけるＤＭＡアクセスとＣＰＵアクセスとの間のバス調停を行うバス調停装置であって、ＣＰＵの処理量に応じて、ＤＭＡアクセスとＣＰＵアクセスとの間のバス調停の割合を変更することを特徴とする。
【０００７】
また、本発明のバス調停装置において、初期設定時にＣＰＵアクセスの割合が高い設定にすることを特徴としてもよい。
【０００８】
また、本発明のバス調停装置において、ＣＰＵが、ＰＤＬ処理、ネットワーク機能の処理、エンジン制御処理のうちいずれかを行う場合に、初期設定時にＣＰＵアクセスの割合が高い設定にすることを特徴としてもよい。
【０００９】
また、本発明のバス調停装置において、ＣＰＵアクセスの種類に応じて、バス調停の割合を変更することを特徴としてもよい。
【００１０】
また、本発明のバス調停装置において、ＣＰＵアクセスの種類が非キャッシュ領域のアクセスであった場合、ＣＰＵアクセスの割合を増やすようにバス調停の割合を変更することを特徴としてもよい。
【発明の効果】
【００１１】
本発明によれば、共通バス方式を使用する場合において、低コストを実現するだけでなく、効率よくバスを使用して高パフォーマンスを実現できる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明を実施するための最良の形態について添付図面を参照して詳細に説明する。
【００１３】
〔第１の実施形態〕
まず、本発明の第１の実施形態について説明する。図１は、本発明の第１の実施形態の構成を示すブロック図である。図１に示す構成は、例としてプリンタ装置に備えられるものとする。図１に示すように、プリンタ装置は、ＭＡＩＮ ＡＳＩＣ（MAIN Application Specified IC。以下、ＡＳＩＣという）１、メモリ４、外部Ｉ／Ｆ Controller（以下、外部Ｉ／Ｆという）８、Code ＲＯＭ９、Font ＲＯＭ１０、バス（以下、共通バスともいう）１１を有する。
【００１４】
メモリ４は、ＤＭＡコントローラ３により、データの書き込み及び読み出しが行われる記憶媒体である。
【００１５】
バス１１は、ローカルバスからアクセスできるバスである。バス１１は、ＤＭＡ転送によりデータ転送を行うＤＭＡバスと、ＣＰＵ２が直接アクセスするデバイスが接続されるＣＰＵバスとの両方の機能を兼ね備えた共通バスである。バス１１には、ＣＰＵ２が直接アクセスするデバイスとして、Code ＲＯＭ９やFont ＲＯＭ１０等が接続される。また、バス１１には、プリンタ装置が外部装置（例えば、ＰＣ等）とデータ通信を行うための外部Ｉ／Ｆ８が接続される。外部Ｉ／Ｆ８の例としては、ＵＳＢ（Universal Serial Bus）ポート等が挙げられる。また、以下の説明では、ＤＭＡ転送により転送されるデータの例を画像データとする。
【００１６】
ＡＳＩＣ１は、ＣＰＵ２、ＤＭＡコントローラ３、ローカルバスコントローラ５、バス調停回路１２を有するＬＳＩ（Large Scale Integration）である。なお、ＤＭＡコントローラ３は、ＤＭＡ制御手段と呼ぶことができる。また、ローカルバスコントローラ５及びバス調停回路１２は、本発明のバス調停装置の一実施形態である。
【００１７】
ローカルバスコントローラ５は、バス１１と接続されるとともに、ＣＰＵバスを介してＣＰＵ２と、かつ、ＤＭＡバスを介してＤＭＡコントローラ３と、それぞれ接続される。
【００１８】
ＣＰＵ２は、ローカルバスコントローラ５経由で外部のデバイス（例えば、Code ＲＯＭ９やFont ＲＯＭ１０）にアクセスする。ＣＰＵ２は、各種プログラムが格納されたCode ＲＯＭ９に対しては常時アクセスを行う一方で、画像処理の際にはFont ＲＯＭ１０に対してアクセスを行う。なお、ＣＰＵ２は、読み込んだプログラムに従って、図１に示すデバイスだけではなく、図示しないデバイス（例えば、プリンタ用デバイス）を制御し、プリンタ装置の動作全体を制御する。
【００１９】
ＤＭＡコントローラ３は、ＤＭＡ転送を制御する。本実施形態では、ＤＭＡコントローラ３は、メモリ４に対し、データの書き込み及び読み出しを行う。ここで、ＤＭＡ転送による画像データの流れを説明する。外部Ｉ／Ｆ８から入力された画像データは、バス１１、ローカルバスコントローラ５、ＤＭＡバスを経由し、ＤＭＡコントローラ３によって取り込まれ、メモリ４に格納される。
【００２０】
バス調停回路１２は、ローカルバスコントローラ５を介して、ＣＰＵ２によるＣＰＵアクセスとＤＭＡコントローラ３によるＤＭＡアクセスの間の、バス１１におけるバス使用権の調停を行う。これは上述したように、バス１１がＤＭＡアクセスとＣＰＵアクセスとを共有する共通バスであるためである。また、バス調停回路１２は、ＣＰＵの処理状態（処理量）に応じて、ＤＭＡアクセス及びＣＰＵアクセスの間のバス調停の割合を変更する機能（調停割合変更機能）を有する。図６は、共通バスにおける調停の割合の変更を行う場合の設定例を示す表である。バス調停回路１２は、ＣＰＵ２の処理量に応じて、例えば図６に示す各設定１〜３のいずれかを選択し、調停の割合を変更する。これにより、バス調停回路１２は、従来のような固定の値ではなく、ＣＰＵの処理状態に応じた最適な値を調停の割合として設定し、バス１１の使用率を最適化する。なお、図６の設定１〜３は、例えばCode ＲＯＭ９又は図示しない記憶媒体に記憶されているものとする。
【００２１】
以上説明したように、本実施形態のバス調停装置（バス調停回路１２及びローカルバスコントローラ５）によれば、共通バス方式を使用する構成において、ＣＰＵの処理状態に応じて共通バスにおける調停の割合を変更し、最適な値を設定できる。よって、本実施形態のバス調停装置は、効率よく共通バスを使用することができ、高いパフォーマンスを引き出すことができる。
【００２２】
また、例えばプリンタ装置では、一般的に、モデル（機種）毎に専用のＬＳＩが設計、開発されることが多い。このような専用のＬＳＩにバス調停機能（バス調停装置）が設けられる場合、バス調停の割合もモデル毎に固定して設計されることになる。よって、例えば、ＣＰＵ負荷が少ないモデル用に調停の割合を固定して設計されたＬＳＩは、ＣＰＵ負荷が多いモデルに適用することは難しくなる。すなわち、専用のＬＳＩは、モデル間での使いまわしがきかなくなり、モデル毎に設計、開発が必要となるので、開発コストがかかるという問題があった。しかし、本実施形態のバス調停装置（バス調停回路１２及びローカルバスコントローラ５）によれば、共通バス方式を使用する構成において、ＣＰＵの処理状態に応じて共通バスにおける調停の割合を変更し、最適な値を設定できる。よって、本実施形態のバス調停装置は、ＣＰＵアクセス負荷の異なる様々な機種に使いまわしがきくようになり、新規ＬＳＩの開発工数を減らすことが可能となる。
【００２３】
また、本実施形態のプリンタ装置及びＬＳＩ（ＡＳＩＣ１）によれば、共通バスを使用することにより、ＬＳＩのピン数増加、コネクタのピン数アップ、ＰＷＢの面積アップなどのコストアップが発生しないので、低コストを実現できる。
【００２４】
〔第２の実施形態〕
次に、本発明の第２の実施形態について説明する。本実施形態の構成は、上記第１の実施形態で説明した図１と同じであるので、構成の詳細についての説明は省略する。
【００２５】
本実施形態では、ＣＰＵ２がＰＤＬ（Page Description Language）処理を行うモデルとする。このようなモデルでは、Code ＲＯＭ９の容量が増え、ＰＤＬ処理を行わないモデルに比べて、Code ＲＯＭ９へのＣＰＵアクセスが多くなる。また、ＰＤＬ処理では、Fontデータを使用するため、Font ＲＯＭ１０へのＣＰＵアクセスが多くなる。そこで、本実施形態では、バス調停回路１２は、外部Ｉ／Ｆ８からの画像データの転送速度とバランスのとれる値に調停の割合を設定して動作を行う。バス調停回路１２は、例えば図６に示す各設定の中から選択する場合、初期設定時にＣＰＵアクセスの割合が高い設定２を設定し動作する。
【００２６】
〔第３の実施形態〕
次に、本発明の第３の実施形態について説明する。図２は、本発明の第３の実施形態の構成を示すブロック図である。図２において、上記第１の実施形態で説明した図１と同じ部分には同一符号を付し、ここでの説明は省略する。図１の構成との違いは、図２では、ネットワーク機能としてＭＡＣ（Media Access Control）１３が追加されている点である。
【００２７】
図２に示すように、本実施形態では、ネットワーク機能としてのＭＡＣ１３が、共通バス１１に接続される構成となる。このようにネットワーク機能が追加された構成の場合、ネットワーク制御用のプログラムが他のプログラムに追加される形でCode ＲＯＭ９に格納されるため、Code ＲＯＭ９へのＣＰＵアクセスが増える。また、ＭＡＣ１３へのＣＰＵアクセスも必要となるため、全体的にＣＰＵアクセスが増えることになる。そこで、本実施形態では、バス調停回路１２は、上記第２の実施形態と同様に動作する。すなわち、バス調停回路１２は、例えば図６に示す各設定の中から選択する場合、初期設定時にＣＰＵアクセスの割合が高い設定２を設定し動作する。
【００２８】
〔第４の実施形態〕
次に、本発明の第４の実施形態について説明する。図３は、本発明の第４の実施形態の構成を示すブロック図である。図３において、上記第１の実施形態で説明した図１と同じ部分には同一符号を付し、ここでの説明は省略する。図１の構成との違いは、図３では、エンジン制御機能としてＥＮＧＣ（ENGine Controller）１４が追加されている点である。
【００２９】
図３に示すように、本実施形態では、エンジン制御機能としてのＥＮＧＣ１４が共通バス１１に接続される構成となる。このようにエンジン制御機能が追加された構成の場合、エンジン制御用のプログラムが他のプログラムに追加される形でCode ＲＯＭ９に格納されるため、Code ＲＯＭ９へのＣＰＵアクセスが増える。また、ＥＮＧＣ１４へのＣＰＵアクセスも必要となるため、全体的にＣＰＵアクセスが増えることになる。そこで、本実施形態では、バス調停回路１２は、上記第２の実施形態と同様に動作する。すなわち、バス調停回路１２は、例えば図６に示す各設定の中から選択する場合、初期設定時にＣＰＵアクセスの割合が高い設定２を設定し動作する。
【００３０】
〔第５の実施形態〕
次に、本発明の第５の実施形態について説明する。図４は、本発明の第５の実施形態の構成を示すブロック図である。図４において、上記第１の実施形態で説明した図１と同じ部分には同一符号を付し、ここでの説明は省略する。図１の構成との違いは、図４では、ＤＲＡＭ（Dynamic Random Access Memory）１７が接続された共通バス、バス調停回路１５、ＤＲＡＭバスコントローラ１６が追加されている点である。
【００３１】
図４に示すように、本実施形態では、ＤＲＡＭ１７がＤＭＡアクセス及びＣＰＵアクセスによりアクセスされる構成となっており、バス調停回路１５とＤＲＡＭバスコントローラ１６とでアクセス管理を行う共通バスの構成となっている。なお、バス調停回路１５及びＤＲＡＭバスコントローラ１６は、本発明のバス調停装置の一実施形態である。また、本実施形態では、ＣＰＵ２の中に、ＣＰＵアクセスの種類を判別する機能を備える。ＣＰＵアクセスの種類としては、例えば、キャッシュアクセス、非キャッシュアクセスなどが挙げられる。ＣＰＵ２は、判別したＣＰＵアクセスの種類に応じた要求をバス調停回路１５に出す。その要求を受けたバス調停回路１５は、ＣＰＵ２による判別結果を判断し、ＣＰＵアクセスの種類に応じたバス調停の割合でバスへのアクセスを許可する。
【００３２】
以下、図５〜図８を参照して、本実施形態の動作について説明する。図５は、図４における画像データの流れを示す図である。また、図７は、共通バスにおける調停の割合の変更を行う場合の設定例を示す表である。また、図８は、バス調停回路が調停の割合を設定するフローのフローチャートである。
【００３３】
まず、図５を参照して、外部Ｉ／Ｆ８から入ってきた画像データが全てＤＲＡＭ１７に入るまでの流れを説明する。転送対象の画像データは外部Ｉ／Ｆ８から入力されると、Ａの実線で示すルートで画像データが転送される。すなわち、画像データは、まずバス調停回路１２及びローカルバスコントローラ５の調停を経てＤＭＡコントローラ３に引き取られ、その後バス調停回路１５及びＤＲＡＭバスコントローラ１６の調停を経てＤＲＡＭ１７へ書き込まれる。本実施形態では、例として、画像データの大部分はＤＭＡ転送にて外部Ｉ／Ｆ８からＤＲＡＭ１７に転送されるが、ＤＭＡコントローラ３の機能制約により転送終了時における画像データの数バイトはＣＰＵ２で転送する必要があるものとする。
【００３４】
このように画像データをＣＰＵで転送する場合は、キャッシュ独自のトラブル（キャッシュ内部と物理メモリの内容の不一致）を防止するため、非キャッシュのアクセスによる転送を行うものとする。その場合、図５において、実線Ａで示すＤＭＡ転送が終了した後、Ｂの破線で示すルートで画像データが転送される。すなわち、画像データは、バス調停回路１２及びローカルバスコントローラ５の調停を経てＣＰＵ２に引き取られ、その後バス調停回路１５及びＤＲＡＭバスコントローラ１６の調停を経てＤＲＡＭ１７に書き込まれる。ここまで終了して、１サイクル分の画像データの転送が終了する。
【００３５】
ＣＰＵアクセスの種類が、例えばキャッシュアクセスか非キャッシュアクセスかの判別は、データ転送サイズ、コマンドが異なるので、ＣＰＵ２内部で容易に判断できる。また、画像データの転送以外のアクセスは全てキャッシュアクセスとなるものとする。
【００３６】
なお、画像データは１サイクル分全てＤＲＡＭ１７に転送が完了した時点で印字部（図示せず）に転送されるので、画像データ転送の最後に行われるＣＰＵアクセスによるデータ転送は、可能な限り早く終了することが望ましい。最後のＣＰＵアクセスを可能な限り早く行い、次処理（印字部への転送）を早く起動するために、ＣＰＵ２の非キャッシュアクセスに対してバス調停の優先度を高くすることで、印刷処理の高速化を実現できる。バス調停回路１２、１５は、例として図７の表に示す各設定１〜４の候補から選択する場合、設定４を設定することとなる。
【００３７】
次に、バス調停回路が調停の割合を選択するフローについて、図８を用いて説明する。選択対象となる調停の割合は、例として図７に示す各設定１〜４とする。
バス調停回路は、ＣＰＵアクセスの要求を受信する（ステップＳ１）。
バス調停回路は、受信した要求に基づいて、ＣＰＵ２のＣＰＵアクセス種類判断の結果がキャッシュアクセスか、又は、非キャッシュアクセスかどうかを判断する（ステップＳ２）。非キャッシュアクセスである場合（ステップＳ２／ＹＥＳ）、バス調停回路は、図７に示す各設定のうち設定４を選択し、設定する（ステップＳ６）。一方、キャッシュアクセスである場合（ステップＳ２／ＮＯ）、バス調停回路は、図７に示す各設定のうち設定１を選択し、設定する（ステップＳ３）。
ＣＰＵアクセスが終了した後（ステップＳ２２）、再び、受信したＣＰＵアクセスの要求に基づいて、ＣＰＵ２のＣＰＵアクセス種類判断の結果がキャッシュアクセスか、又は、非キャッシュアクセスかどうかを判断する（ステップＳ５）。非キャッシュアクセスである場合は（ステップＳ５／ＹＥＳ）、バス調停回路は、図７に示す各設定のうち設定１を選択し、設定して（ステップＳ７）、一連の処理を終了する。一方、キャッシュアクセスである場合（ステップＳ５／ＮＯ）、一連の処理を終了する。なお、図７に示す設定１は、デフォルトで設定されているべき設定である。
【００３８】
以上、本発明の各実施形態について説明したが、上記各実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変形が可能である。
【００３９】
例えば、上述した各実施形態における動作は、ハードウェア、または、ソフトウェア、あるいは、両者の複合構成によって実行することも可能である。
【００４０】
ソフトウェアによる処理を実行する場合には、処理シーケンスを記録したプログラムを、専用のハードウェアに組み込まれているコンピュータ内のメモリにインストールして実行させてもよい。あるいは、各種処理が実行可能な汎用コンピュータにプログラムをインストールして実行させてもよい。
【００４１】
例えば、プログラムは、記録媒体としてのハードディスクやＲＯＭ（Read Only Memory）に予め記録しておくことが可能である。あるいは、プログラムは、ＣＤ−ＲＯＭ(Compact Disc Read Only Memory)，ＭＯ(Magneto optical)ディスク，ＤＶＤ(Digital Versatile Disc)、磁気ディスク、半導体メモリなどのリムーバブル記録媒体に、一時的、あるいは、永続的に格納（記録）しておくことが可能である。このようなリムーバブル記録媒体は、いわゆるパッケージソフトウエアとして提供することが可能である。
【００４２】
なお、プログラムは、上述したようなリムーバブル記録媒体からコンピュータにインストールする他、ダウンロードサイトから、コンピュータに無線転送してもよい。または、ＬＡＮ(Local Area Network)、インターネットといったネットワークを介して、コンピュータに有線で転送してもよい。コンピュータでは、転送されてきたプログラムを受信し、内蔵するハードディスク等の記録媒体にインストールすることが可能である。
【００４３】
また、上記実施形態で説明した処理動作に従って時系列的に実行されるのみならず、処理を実行する装置の処理能力、あるいは、必要に応じて並列的にあるいは個別に実行するように構築することも可能である。
【産業上の利用可能性】
【００４４】
本発明は、複数の機能間で共通に使用される共通バスを使用し、共通バスにおける複数の機能間のバス使用権の調停を行う装置・機器、方法、システム等に適用できる。
【図面の簡単な説明】
【００４５】
【図１】本発明の第１及び第２の実施形態に係る構成を示すブロック図である。
【図２】本発明の第３の実施形態に係る構成を示すブロック図である。
【図３】本発明の第４の実施形態に係る構成を示すブロック図である。
【図４】本発明の第５の実施形態に係る構成を示すブロック図である。
【図５】本発明の第３の実施形態に係る構成におけるデータの流れを示すブロック図である。
【図６】本発明の第１〜第４の実施形態におけるバス調停装置により選択される各設定の例を示す表である。
【図７】本発明の第５の実施形態におけるバス調停装置により選択される各設定の例を示す表である。
【図８】本発明の第５の実施形態に係る動作を示すフローチャートである。
【符号の説明】
【００４６】
１    ＭＡＩＮ ＡＳＩＣ
２    ＣＰＵ
３    ＤＭＡコントローラ
４    メモリ
５    ローカルバスコントローラ
８    外部Ｉ／Ｆ Controller
９    Code ＲＯＭ
１０    Font ＲＯＭ
１１    バス
１２    バス調停回路
１３    ＭＡＣ
１４    ＥＮＧＣ
１５    バス調停回路
１６    ＤＲＡＭバスコントローラ
１７    ＤＲＡＭ
【図１】
2010015492.tif 000003
【図２】
2010015492.tif 000004
【図３】
2010015492.tif 000005
【図４】
2010015492.tif 000006
【図５】
2010015492.tif 000007
【図６】
2010015492.tif 000008
【図７】
2010015492.tif 000009
【図８】
2010015492.tif 000010