(57)【要約】      （修正有）【課題】導電端子を有する半導体装置の低コスト化及び信頼性向上を図る。【解決手段】複数の半導体チップ２を有する半導体ウエハを用意し、隣接する半導体チップ間の境界を跨る第１の配線５ｂが形成された前記半導体ウエハの表面側にガラス基板３を接着する工程と、前記半導体ウエハ裏面の前記境界部分をエッチングする工程と、前記エッチングにより露出した半導体チップ２の側面部及び裏面部上に絶縁膜１６ｂを形成する工程と、前記第１の配線５ｂをエッチングして前記境界から離間させる工程と、前記第１の配線５ｂに接続され、前記絶縁膜１６ｂに接するように前記半導体チップ２の側面部から裏面部に延在する第２の配線９ａを形成する工程と、前記第２の配線上に保護膜１０ｂを形成する工程と、前記境界に沿って個々の半導体装置に分断する工程と、を有することを特徴とする。【選択図】図１０
2010016395.tif 000002
【特許請求の範囲】
【請求項１】
複数の半導体チップを有する半導体ウエハを用意し、隣接する半導体チップ間の境界を跨る第１の配線が形成された前記半導体ウエハの表面側に支持体を接着する工程と、
前記半導体ウエハ裏面の前記境界部分をエッチングする工程と、
前記エッチングにより露出した半導体チップの側面部及び裏面部上に絶縁膜を形成する工程と、
前記第１の配線をエッチングして前記境界から離間させる工程と、
前記第１の配線に接続され、前記絶縁膜に接するように前記半導体チップの側面部から裏面部に延在する第２の配線を形成する工程と、
前記第２の配線上に保護膜を形成する工程と、
前記境界に沿って個々の半導体装置に分断する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項２】
複数の半導体チップを有する半導体ウエハを用意し、隣接する半導体チップ間の境界から離間して第１の配線が形成された前記半導体ウエハの表面側に支持体を接着する工程と、
前記半導体ウエハ裏面の前記境界部分をエッチングする工程と、
前記エッチングにより露出した半導体チップの側面部及び裏面部上に絶縁膜を形成する工程と、
前記第１の配線に接続され、前記絶縁膜に接するように前記半導体チップの側面部から裏面部に延在する第２の配線を形成する工程と、
前記第２の配線上に保護膜を形成する工程と、
前記境界に沿って個々の半導体装置に分断する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項３】
前記第２の配線を形成する工程は、当該第２の配線を前記半導体チップの側面部から露出した第１の配線の側面または裏面に接続することを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
【請求項４】
前記第２の配線を形成する工程は、当該第２の配線を前記半導体チップの側面部から露出した前記第１の配線の裏面及び側面に接続することを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
【請求項５】
前記エッチングする工程は、前記半導体チップの表面部よりも裏面部が小さくなるように前記半導体チップの側面部に傾斜部を形成することを特徴とする請求項１乃至請求項４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記絶縁膜を形成する工程は、当該絶縁膜の膜厚が略等しい膜厚となるように形成することを特徴とする請求項１乃至請求項５のいずれか１項に記載の半導体装置の製造方法。
【請求項７】
前記絶縁膜を形成する工程は、ＣＶＤ膜、有機膜から成る絶縁膜を形成することを特徴とする請求項１乃至請求項６のいずれか１項に記載の半導体装置の製造方法。
【請求項８】
前記支持体を接着する工程は、前記半導体ウエハ表面側にガラス、プラスチックから成る板材を接着することを特徴とする請求項１乃至請求項７のいずれか１項に記載の半導体装置の製造方法。
【請求項９】
さらに前記第２の配線上に導電端子を形成する工程と、を有することを特徴とする請求項１乃至請求項８のいずれか１項に記載の半導体装置の製造方法。
【請求項１０】
さらに前記導電端子下方の前記第２の配線下に緩衝部材を形成する工程と、を有することを特徴とする請求項１乃至請求項９のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ボール状の導電端子を有するＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）型の半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
近年、三次元実装技術として、また新たなパッケージ技術として、ＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）が注目されている。ＣＳＰとは、半導体チップの外形寸法と略同サイズの外形寸法を有する小型パッケージをいう。
【０００３】
従来より、ＣＳＰの一種として、ＢＧＡ型の半導体装置が知られている。このＢＧＡ型の半導体装置は、半田等の金属部材からなるボール状の導電端子をパッケージの一主面上に格子状に複数配列し、パッケージの他の面上に搭載される半導体チップと電気的に接続したものである。
【０００４】
そして、このＢＧＡ型の半導体装置を電子機器に組み込む際には、各導電端子をプリント基板上の配線パターンに圧着することで、半導体チップとプリント基板上に搭載される外部回路とを電気的に接続している。
【０００５】
このようなＢＧＡ型の半導体装置は、側部に突出したリードピンを有するＳＯＰ（Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｐａｃｋａｇｅ）やＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）等の他のＣＳＰ型の半導体装置に比べて、多数の導電端子を設けることが出来、しかも小型化できるという長所を有する。このＢＧＡ型の半導体装置は、例えば携帯電話機に搭載されるデジタルカメラのイメージセンサチップとしての用途がある。
【０００６】
図２２は、従来のＢＧＡ型の半導体装置の概略構成を成すものであり、図２２（Ａ）は、このＢＧＡ型の半導体装置の表面側の斜視図である。また、図２２（Ｂ）はこのＢＧＡ型の半導体装置の裏面側の斜視図である。
【０００７】
このＢＧＡ型の半導体装置１０１は、第１及び第２のガラス基板１０２、１０３の間に半導体チップ１０４がエポキシ樹脂１０５、１０５を介して封止されている。第２のガラス基板１０３の一主面上、即ちＢＧＡ型の半導体装置１０１の裏面上には、ボール状端子１０６が格子状に複数配置されている。
【０００８】
この導電端子１０６は、第２の配線１１０を介して半導体チップ１０４へと接続される。複数の第２の配線１１０には、それぞれ半導体チップ１０４の内部から引き出されたアルミニウム配線が接続されており、各ボール状端子１０６と半導体チップ１０４との電気的接続がなされている。
【０００９】
このＢＧＡ型の半導体装置１０１の断面構造について図２１を参照して更に詳しく説明する。図２１はダイシングラインに沿って、個々のチップに分割されたＢＧＡ型の半導体装置１０１の断面図を示している。
【００１０】
半導体チップ１０４の表面に配置された絶縁膜１０８上に第１の配線１０７が設けられている。この半導体チップ１０４は樹脂１０５によって第１のガラス基板１０２と接着されている。また、この半導体チップ１０４の裏面は、樹脂１０５によって第２のガラス基板１０３と接着されている。
【００１１】
そして、第１の配線１０７の一端は第２の配線１１０と接続されている。この第２の配線１１０は、第１の配線１０７の一端から第２のガラス基板１０３の表面に延在している。そして、第２のガラス基板１０３上に延在した第２の配線１１０上には、ボール状の導電端子１０６が形成されている。
【００１２】
次に、半導体装置１０１の製造工程を、図１７乃至図２１を参照しながら順次説明する。
【００１３】
図１７に示すように、複数の半導体チップ１０４を有する半導体ウエハを用意し、その表面にＳｉＯ２のような絶縁物で形成した絶縁膜１０８を形成する。そして、絶縁膜１０８上に、複数の半導体チップ１０４を個々のチップに切断するための境界（ダイシングライン）Ｓに跨るように第１の配線１０７を形成する。この境界Ｓは複数の半導体チップ１０４の境界である。
【００１４】
続いて、第１の配線１０７が形成された半導体チップ１０４の表面に、半導体チップ１０４を支持するための第１のガラス基板１０２を透明のエポキシ材の樹脂１０５を用いて接着する。
【００１５】
そして、半導体チップ１０４をバックグラインドしてチップ厚を薄くした後、半導体チップ１０４の裏面及び絶縁膜１０８を境界Ｓに沿ってエッチングし、第１の配線１０７を露出させる。
【００１６】
続いて、図１８に示すように、エッチングされた半導体チップ１０４、絶縁膜１０８の側面及び第１の配線１０７の露出部分をエポキシ材の樹脂１０５で覆い、この樹脂１０５を接着剤として、半導体チップ１０４の裏面に第２のガラス基板１０３を接着する。
【００１７】
次に、図１９に示すように、第２のガラス基板１０３側を境界Ｓに沿って、Ｖ字形にノッチングを施す。このノッチングは、ブレード等の切削器具を用いた切削加工である。このとき、ノッチングによって形成されたＶ字型の溝の深さは、第１の基板１０２に達する。これにより、第１の配線１０７は２つに分断され、その側面が露出される。
【００１８】
続いて、図２０に示すように、第２のガラス基板１０３及びノッチングで形成された切削面を覆うようにアルミニウム層を形成する。これにより、第１の配線１０７の露出面とアルミニウム層とが接続される。その後、アルミ配線を所定の配線パターンとなるようにパターニングして、第２の配線１１０を形成する。
【００１９】
次に、図２１に示すように、第２の配線１１０上に、ソルダーマスク等の保護膜１１１を形成する。その後、半田等の金属から成るボール状の導電端子１０６を保護膜１１１の開口部を介して第２の配線１１０上に形成する。続いて境界Ｓに沿ってダイシングを行う。これにより、図２２に示す従来のＢＧＡ型の半導体装置１０１が完成する。
【００２０】
上述した技術は、例えば以下の特許文献に記載されている。
【先行技術文献】
【特許文献】
【００２１】
【特許文献１】特許公表２００２-５１２４３６号公報
【発明の概要】
【発明が解決しようとする課題】
【００２２】
しかしながら、上述したＢＧＡ型の半導体装置１０１及びその製造プロセスにおいて、以下の欠点があった。
【００２３】
第１に、従来のＢＧＡ型の半導体装置１０１の製造プロセスは、第１のガラス基板１０２及び第２のガラス基板１０３という２枚の基板を用いているので、製造工程が複雑化すると共に、製造コストが高いという問題があった。
【００２４】
第２に、半導体チップ１０４の裏面に第２のガラス基板１０３を接着しているので、第１の配線１０７を分断するために、ノッチングという特殊な切削加工を行う必要があった。このため、第１の配線１０７の端部では、ノッチングを施した切削断面に異常（例えば、異物混入やコンタミネーション（汚染）の生成等）が生じていた。
【００２５】
第３に、第１の配線１０７の側面と第２の配線１１０との接触部分の長さがわずか２μｍ〜３μｍ程度しか設けられていないため、外部からストレス等が加わった場合、第１の配線１０７の側面と第２の配線１１０とが断線するおそれがあった。さらに、第１の配線１０７の側面はノッチングによる切削面となるため、第１の配線１０７の側面は荒れており、第２の配線１１０との接着性が悪い。
【００２６】
本発明は、以上の欠点に鑑み成されたものであり、低コストのＢＧＡ型の半導体装置１０１の製造方法を提供するものである。また、第１の配線１０７と第２の配線１１０との接続を良好にし、信頼性の高いＢＧＡ型の半導体装置１０１の製造方法を提供するものである。
【課題を解決するための手段】
【００２７】
本発明の半導体装置の製造方法は、複数の半導体チップを有する半導体ウエハを用意し、隣接する半導体チップ間の境界を跨る第１の配線が形成された前記半導体ウエハの表面側に支持体を接着する工程と、前記半導体ウエハ裏面の前記境界部分をエッチングする工程と、前記エッチングにより露出した半導体チップの側面部及び裏面部上に絶縁膜を形成する工程と、前記第１の配線をエッチングして前記境界から離間させる工程と、前記第１の配線に接続され、前記絶縁膜に接するように前記半導体チップの側面部から裏面部に延在する第２の配線を形成する工程と、前記第２の配線上に保護膜を形成する工程と、前記境界に沿って個々の半導体装置に分断する工程と、を有することを特徴とする。
【００２８】
また、本発明の半導体装置の製造方法は、複数の半導体チップを有する半導体ウエハを用意し、隣接する半導体チップ間の境界から離間して第１の配線が形成された前記半導体ウエハの表面側に支持体を接着する工程と、前記半導体ウエハ裏面の前記境界部分をエッチングする工程と、前記エッチングにより露出した半導体チップの側面部及び裏面部上に絶縁膜を形成する工程と、前記第１の配線に接続され、前記絶縁膜に接するように前記半導体チップの側面部から裏面部に延在する第２の配線を形成する工程と、前記第２の配線上に保護膜を形成する工程と、前記境界に沿って個々の半導体装置に分断する工程と、を有することを特徴とする。
【００２９】
さらに、前記第２の配線を形成する工程は、当該第２の配線を前記半導体チップの側面部から露出した第１の配線の側面または裏面に接続することを特徴とする。
【００３０】
また、前記第２の配線を形成する工程は、当該第２の配線を前記半導体チップの側面部から露出した前記第１の配線の裏面及び側面に接続することを特徴とする。
【００３１】
さらに、前記エッチングする工程は、前記半導体チップの表面部よりも裏面部が小さくなるように前記半導体チップの側面部に傾斜部を形成することを特徴とする。
【００３２】
さらに、前記絶縁膜を形成する工程は、当該絶縁膜の膜厚が略等しい膜厚となるように形成することを特徴とする。
【００３３】
また、前記絶縁膜を形成する工程は、ＣＶＤ膜、有機膜から成る絶縁膜を形成することを特徴とする。
【００３４】
さらに、前記支持体を接着する工程は、前記半導体ウエハ表面側にガラス、プラスチックから成る板材を接着することを特徴とする。
【００３５】
また、さらに前記第２の配線上に導電端子を形成する工程と、を有することを特徴とする。
【００３６】
また、さらに前記導電端子下方の前記第２の配線下に緩衝部材を形成する工程と、を有することを特徴とする。
【発明を実施するための最良の形態】
【００３７】
次に、本発明の実施形態について図面を参照しながら説明する。
【００３８】
図１（Ａ）は本発明の第１の実施形態に係るＢＧＡ型の半導体装置１ａを示した断面図である。
【００３９】
図１（Ａ）は一枚の半導体ウエハに形成されたＢＧＡ型の複数の半導体チップ２を境界Ｓに沿ってダイシングした状態を示したものである。ダイシング後の個々のＢＧＡ型の半導体装置１ａは、すべて同じものである。そこで、以下では、１個のＢＧＡ型の半導体装置１ａの構成について説明する。
【００４０】
半導体チップ２の表面に絶縁膜６ａが形成されており、この絶縁膜６ａ上に第１の配線５ａが形成されている。そして、その半導体チップ２の表面に、接着剤として樹脂４を用いてガラス基板３が接着されている。絶縁膜６ａは、例えば、シリコン酸化膜（ＳｉＯ２）、シリコン窒化膜（ＳｉＮ）、有機絶縁膜（ポリイミド等）等で形成されている。
【００４１】
半導体チップ２は、半導体ウエハ上に半導体製造プロセスによって複数形成されたものであり、例えばＣＣＤイメージセンサチップなどの集積回路チップである。ガラス基板３は、厚さ４００μｍ程度の透明性を有するガラス材の基板である。樹脂４は、例えば熱硬化性樹脂であるエポキシ樹脂であり、主に半導体チップ２とガラス基板３とを接着するための接着剤として、半導体チップ２の表面側の全面に塗布されたものであり、絶縁性を有するものである。
【００４２】
第１の配線５ａはアルミニウムやアルミニウム合金から成る金属パッドであり、半導体チップ２内の回路素子と電気的に接続されている。この第１の配線５ａは、複数の半導体チップ２の境界Ｓまで延在しているので、エクステンションパッド（Ｅｘｔｅｎｓｉｏｎ  Ｐａｄ）とも呼ばれる。
【００４３】
絶縁膜１６ａは、半導体チップ２の側面及び裏面を被覆する絶縁膜であり、例えば、シリコン酸化膜（ＳｉＯ２）、シリコン窒化膜（ＳｉＮ）、有機絶縁膜（ポリイミド等）等で形成されている。
【００４４】
また、半導体チップ２の裏面の絶縁膜１６ａ上の所定位置に、緩衝部材７が複数形成されている。この緩衝部材７は後述する導電端子８の下方に重なるように配置されるものであり、第２の配線９ａに導電端子８を形成する際の衝撃を緩和する。また、緩衝部材７は導電端子８の高さをある程度高くするという機能も有している。
【００４５】
第２の配線９ａは、絶縁膜１６ａ及び緩衝部材７の表面に形成された、アルミニウム又はアルミニウム合金から成る金属配線であり、第１の配線５ａの側面に第２の配線９ａが接続されている。
【００４６】
第１の配線５ａの側面と第２の配線９ａとの接触部分の長さは２μｍ〜３μｍ程度である。第１の配線５ａは、平面で見ると、幅広に形成されているためその接触部分の幅を広くとることができる。
【００４７】
そして、第２の配線９ａ上には保護膜１０ａが形成されており、保護膜１０ａの開口部を介して、ボール状の導電端子８が不図示のＮｉ，Ｃｕから成るメッキ層を介して第２の配線９ａ上に形成されている。
【００４８】
次に第２の実施形態について、図１（Ｂ）を参照して説明する。この実施形態と第１の実施形態の相違点は、第２の配線と第１の配線との接触部分の構造状にある。即ち、第１の実施形態によれば、第１の配線５ａの側面が第２の配線９ａと接触することで、これと電気的に接続されているのに対して、本実施形態によれば、第１の配線５ｂの裏面の一部が第２の配線９ｂと接触し、これと電気的に接続されている。ここで、第２の配線９ｂの表面と第１の配線５ｂの裏面の一部との接触部分の長さは２μｍ〜３μｍ程度である。
【００４９】
なお、本実施形態における絶縁膜６ｂ、１６ｂ、保護膜１０ｂはそれぞれ第１の実施形態における絶縁膜６ａ、１６ａ、保護膜１０ａに相当するものである。
【００５０】
第１及び第２の実施形態によれば、第２のガラス基板１０３を設けていないので、その分、従来例よりも低コストで、薄型の半導体装置が実現できる。
【００５１】
そして、第２のガラス基板１０３を削除したため、従来のようなブレードを用いた切削工程ではなく、エッチング処理により第１の配線５ａ，５ｂを分割できる。従って、第２の配線９ａ，９ｂが接触する第１の配線５ａ，５ｂの側面は、滑らかでかつクリーンな状態となり、接触部分の長さが２μｍ〜３μｍであっても、両者の電気的及び機械的な接続性が向上する。
【００５２】
次に、本発明の第３の実施形態について、図２を参照して説明する。同図において、図１と同一の構成要素には、同一符号を付し、その説明を省略する。
【００５３】
本実施形態は、前述した第２の実施形態に比して第１の配線５ｃと第２の配線９ｃとの接触部分が広く形成されている。例えばその接触部分の長さは、４μｍ〜６μｍ程度であるが、さらに長くてもよい。即ち、第１の配線５ｃの裏面における第２の配線９ｃとの接触部分を広く取るために、第１の配線５ｃは、その一部が絶縁膜１６ｃよりも半導体チップ２の外側に突出した突出部２０ｃを有している。
【００５４】
そして、第２の配線９ｃは半導体チップ２の側面から突出部２０ｃに延在して、Ｌ字形を成すように突出部２０ｃに広がって接触している。ここで、第２の配線９ｃと突出部２０ｃとの接着部の長さは、第１の配線５ｃの側面の長さよりも大きいことが好ましい。このため、第１の配線５ｃと第２の配線９ｃとの電気的及び機械的な接続性を更に向上させることができる。なお、本実施形態における絶縁膜６ｃ、１６ｃ、保護膜１０ｃはそれぞれ第１の実施形態における絶縁膜６ａ、１６ａ、保護膜１０ａに相当するものである。
【００５５】
次に、本発明の第４の実施形態について、図３を参照しながら説明する。
【００５６】
図３において、図１と同一の構成要素には、同一符号を付し、その説明を省略する。
【００５７】
本実施形態では、第１の配線５ｄの突出部２０ｄを設けることで、第１の配線５ｄと第２の配線９ｄとの接触部分を広く形成することに加えて、第１の配線５ｄの側面に第２の配線９ｄと接触する部分（以下、接触部ＳＣと称す）を構成することで、第１の配線５ｄと第２の配線９ｄとの電気的及び機械的な接続性を更に向上させることができる。
【００５８】
即ち、本実施形態によれば、第１の配線５ｄの裏面の一部と第２の配線９ｄとの接触面の長さは４μｍ〜６μｍ程度と広く形成され、これに加えて第２の配線９ｄは第１の配線５ｄの側面に接触している。なお、第２の配線９ｄが第１の配線５ｄの側面の全体に接触しても良い。
【００５９】
なお、第１及び第２の実施形態において、第２の配線９ａ，９ｂが第１の配線５ａ，５ｂの側面の一部又は全部に接触しても良い。
【００６０】
次に本発明の第１の実施形態に係る半導体装置の製造方法について、図４〜図８を参照しながら説明する。
【００６１】
まず、図４に示すように、複数の半導体チップ２を有する半導体ウエハを用意する。この半導体チップ２は例えばＣＣＤイメージセンサチップ等である。続いて、半導体チップ２の表面上の絶縁膜６ａを介して、半導体チップ２の境界（ダイシングライン）Ｓに跨るように第１の配線５ａを形成する。
【００６２】
続いて、図５に示すように、第１の配線５ａが形成された半導体チップ２上の絶縁膜６ａの表面に、ガラス基板３を透明なエポキシ材の樹脂４を用いて接着する。ガラス基板３は半導体チップ２の支持体として機能する。そして、半導体チップ２の裏面をバックグラインドしてチップ厚を薄くすると共に、半導体チップ２の裏面側から境界Ｓに沿って半導体チップ２及び絶縁膜６ａをエッチングし、第１の配線５ａの裏面の一部、好ましくはその中央部分を露出させる。なお、バックグラインドは本実施形態では必ずしも必要な処理ではない。
【００６３】
このように本工程では、従来のように半導体チップ２の裏面側にガラス基板を有する構成ではないため、コストダウンが図れる。また、製造工程数の削減が図れ、更に半導体装置自体の薄膜化が図れる。
【００６４】
続いて、図６に示すように、エッチングされた半導体チップ２の側面及び第１の配線５ａの露出部分を覆うように絶縁膜１６ａを形成する。この絶縁膜１６ａは、例えばＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：化学気相成長法）等により形成したシリコン酸化膜（ＳｉＯ２）やシリコン窒化膜（ＳｉＮ）、あるいは有機絶縁膜（ポリイミド等）等である。その膜厚は２μｍ程度である。
【００６５】
次に、図７（Ａ）に示すように絶縁膜１６ａの表面にレジスト１１を塗布し、露光・現像処理を行い、レジスト１１をマスクとして絶縁膜１６ａに異方性エッチングを行う。絶縁膜１６ａに境界Ｓを中心とした幅ｄ１の開口部１２を設け、第１の配線５ａの中央部分を露出させる。
【００６６】
その後、図７（Ｂ）に示すように、レジスト１１及び絶縁膜１６ａをマスクとして、再度異方性エッチングにて第１の配線５ａを完全にエッチングして第１の配線５ａを２つに分断させる。これにより、分断された第１の配線５ａの側面が露出される。
【００６７】
ここで、絶縁膜１６ａ及び第１の配線５ａをエッチングする際に２度のエッチングを行っているが、これに限らず、絶縁膜１６ａ及び第１の配線５ａを同じエッチングガスを用いて連続的にエッチングしてもよい。
【００６８】
続いて、レジスト１１を除去した後に半導体チップ２の裏面側の絶縁膜１６ａ上の所望位置に、緩衝部材７を複数形成する。説明上、緩衝部材７は１個の半導体チップ２に１つだけ図示した。この緩衝部材７は導電端子８が形成される位置に配置したものである。
【００６９】
その後、図８（Ａ）に示すように、半導体チップ２の裏面側から全体を被うようにアルミニウム又はアルミニウム合金をスパッタ法等にて金属層を形成する。
【００７０】
そして、図８（Ｂ）に示すように金属層上にレジスト（不図示）を形成し、これに露光・現像処理を施す。そして、そのレジストをマスクとして、樹脂４が露出するように、金属層をエッチングして、開口部１２（幅ｄ１）よりも幅の小さい開口部１３（幅ｄ２）を形成する（ｄ１＞ｄ２）。これにより、第１の配線５ａの側面に第２の配線９ａが接触され、両者は電気的及び機械的に接続される。ここで、第２の配線９ａの膜厚は２μｍ〜３μｍ程度となるように形成した。第１の配線５ａと第２の配線９ａとの接触部分の長さは、上述したように２μｍ〜３μｍ程度となる。
【００７１】
そして、図１（Ａ）に示すように、第２の配線９ａ上に、Ｎｉ，Ｃｕメッキを施した後に、ソルダーマスク等の保護膜１０ａを形成し、保護膜１０ａに開口部を形成し、この開口部を介してスクリーン印刷等により半田を塗布し、第２の配線９ａ上に導電端子８を形成する。続いて境界Ｓに沿ってダイシングを行う。これより、図１（Ａ）に示す本発明の第１の実施形態に係るＢＧＡ型の半導体装置１ａが完成する。
【００７２】
次に、本発明の第２の実施形態に係る半導体装置の製造方法について、図９及び図１０を参照しながら説明する。なお、図４、図５、図６に対応する工程については、本実施形態の製造方法と同様のため、その後の工程について説明する。
【００７３】
図９（Ａ）に示すように、半導体チップ２の裏面にレジスト１９を塗布し、これに露光・現像処理を行い、開口幅ｄ３を有する開口部２０を形成する。
【００７４】
その後、図９（Ｂ）に示すように、レジスト１９をマスクにして、第１の配線５ｂをエッチングして、第１の配線５ｂを２つに分断すると共に、開口幅ｄ３の開口部１４を形成する。そして、レジスト１９を除去する。ここで、図９（Ｂ）中の開口部１４の幅ｄ３は、図７（Ａ）の開口部１２の幅ｄ１よりも小さい。
【００７５】
その後、図１０に示すように、緩衝部材７を絶縁膜１６ｂ上の所定位置に形成した後、第２の配線９ｂを絶縁膜１６ｂの表面、第１の配線５ｂの裏面の一部及び側面、及び樹脂４の露出面及び緩衝部材７上に形成する。
【００７６】
そして、レジスト（不図示）を形成し、露光・現像処理を施し、開口部１４と同じ幅ｄ３の開口部を形成するように第２の配線９ｂをエッチングをする。これにより、図１（Ｂ）に示すように、第１の配線５ｂの裏面の一部と第２の配線９ｂとは接触部分の長さが２μｍ〜３μｍとなるように接触され、両者は電気的に接続される。ここで、第２の配線９ｂの膜厚は２μｍ〜３μｍ程度となるように形成した。
【００７７】
そして、第２の配線９ｂ上にＮｉ，Ｃｕメッキを施した後に、保護膜１０ｂを形成し、その保護膜１０ｂの所定位置に開口部を形成して、スクリーン印刷等により半田を開口部に塗布し、第２の配線９ｂ上に導電端子８を形成する。続いて複数の半導体チップ２の境界Ｓに沿ってダイシングを行う。これより図１（Ｂ）に示す本発明の第２の実施形態に係るＢＧＡ型の半導体装置１ｂが完成する。
【００７８】
上述した第１、２の実施形態の各製造方法では、従来例のようにブレードを用いたノッチングを行っていないので、第１の配線５ａ、５ｂの端部表面が荒れることがなく、またクリーンな状態を維持できる。従って、第１の配線５ａ、５ｂと第２の配線９ａ、９ｂとの接着性が向上する。
【００７９】
また、第１、第２の実施形態の製造方法では、第２の配線９ａ、９ｂを一旦広い範囲にスパッタ形成し、その後これをエッチングして２つに分断するという方法を採用した。これにより、第１の配線５ａ、５ｂと第２の配線９ａ、９ｂの接触する部分は２μｍ〜３μｍと従来例と同程度であっても、両者の電気的及び機械的な接続性が向上する。
【００８０】
なお、上述した第１、第２の実施形態の製造方法では、第１の配線５ａ、５ｂをエッチングして２つに分断した後に、これらに第２の配線９ａ、９ｂを接続しているが、第１の配線５ａ、５ｂと第２の配線９ａ、９ｂとを接続した後に、第１の配線５ａ、５ｂと第２の配線９ａ、９ｂとを共にエッチングして分断するものであってもよい。
【００８１】
次に本発明の半導体装置に係る第３の実施形態の製造方法について、図１１乃至図１６を参照しながら説明する。
【００８２】
複数の半導体チップ２を有する半導体ウエハを用意し、半導体チップ２の表面上の絶縁膜６ｃを介して、半導体チップ２の境界Ｓを挟んで第１の配線５ｃ、５ｃを一定の幅ｄ１１だけ離間して形成する。第１の配線５ｃ、５ｃは例えば半導体チップ２の最上層配線である。
【００８３】
続いて図１２に示すように、第１の配線５ｃ及び絶縁膜６ｃを介して、半導体チップ２上に透明なエポキシ材の樹脂４を塗布する。そして、樹脂４を接着剤として用いて、半導体チップ２の表面にガラス基板３を接着する。
【００８４】
そして、半導体チップ２をバックグラインドしてチップ厚を薄くすると共に、半導体チップ２の裏面側から境界Ｓに沿って、半導体チップ２及び絶縁膜６ｃをエッチングし、第１の配線５ｃ、５ｃの一部、及び樹脂４の一部を露出させる。ただし、このバックグラインドは本実施形態では必ずしも必要な処理ではない。
【００８５】
次に、図１３に示すように、半導体チップ２の裏面、半導体チップ２のエッチングされた側面、絶縁膜６ｃの側面、第１の配線５ｃ、５ｃ、及び露出された樹脂４上に、絶縁膜１６ｃをＣＶＤ法を用いて形成する。
【００８６】
次に、図１４（Ａ）に示すように、絶縁膜１６ｃの表面にレジスト１２を塗布し、露光・現像処理を行い、レジスト１２をマスクとして、絶縁膜１６ｃに異方性エッチングを施し、絶縁膜１６ｃに開口部１５を設ける。ここで、開口部１５内の第１の配線５ｃ、５ｃの露出面を突出部２０ｃと称す。開口部１５の幅をｄ１２とすると、幅ｄ１２は、第１の配線５ｃ，５ｃの間の間隔ｄ１１よりも広くなるように形成する。また、境界Ｓは開口部１５の略中央に位置する。
【００８７】
ここで、図１４（Ｂ）は、図１４（Ａ）の絶縁膜１６ｃをエッチングする際に離間した第１の配線５ｃ、５ｃ間に存在する樹脂４の一部がエッチングされたときの図である。この図１４（Ｂ）については後述する。
【００８８】
そして、レジスト１２を除去した後、図１５に示すように絶縁膜１６ｃ上に緩衝部材７を形成する。その後、絶縁膜１６ｃの表面、緩衝部材７の表面、第１の配線５ｃ、５ｃの露出面、樹脂４の露出面、にアルミニウム又はアルミニウム合金から成る金属をスパッタ法により形成する。そして、レジスト１８を金属層上に塗布し、露光・現像処理を行う。
【００８９】
その後、図１６に示すように、レジスト１８をマスクとして金属膜をエッチングして、開口部１７を設ける。ここで、開口部１７の幅をｄ１３とすると、幅ｄ１３は図１４（Ａ）（Ｂ）に示される開口部１５の幅ｄ１２よりも小さくなり、幅ｄ１３と間隔ｄ１１とは同じになる。つまり、突出部２０ｃの端部側面と第２の配線９ｃの端部側面とが一致する。
【００９０】
この後は、第１の実施形態に係る半導体装置の製造方法と同様の工程を経て、図２に示した本実施形態の半導体装置１ｃが完成する。
【００９１】
本実施形態では、第１の配線５ｃ、５ｃの間隙の幅ｄ１１よりも広い幅ｄ１２を有する開口部１５を形成し、これによって、第１の配線５ｃ、５ｃの突出部２０ｃの裏面を露出させる。そして、突出部２０ｃの裏面と第２の配線９ｃが広い接着面、例えば４〜６μｍ程度の長さを有するようにしている。なお、前記接着面が、６μｍ以上あれば更に接着強度が増すことになる。
【００９２】
次に、本発明の半導体装置に係る第４の実施形態の製造方法について、図１４（Ｂ）を参照しながら説明する。
【００９３】
本実施形態は、上述した第３の実施形態における図１４（Ａ）のエッチング方法について更に検討を加えたものである。
【００９４】
図１４（Ｂ）は、レジスト１２をマスクとして、絶縁膜１６ｄをエッチングした様子を示す断面図である。このエッチングの際に、オーバーエッチングを行うと、離間した第１の配線５ｄ、５ｄ間にある樹脂４の一部もエッチングされる。このエッチングはウエットエッチング又はドライエッチングであり、第１の配線５ｄ、５ｄをエッチングしないエッチャントを用いる。
【００９５】
この結果、第１の配線５ｄ、５ｄの側面の一部又は全部が露出される。その後レジスト１２を除去し、第３の実施形態と同じ工程を施すことで、図３に示す第２の配線９ｄが第１の配線５ｄ、５ｄの裏面及び側面に接触した構造の半導体装置１ｄが完成する。
【００９６】
なお、上記第１，第２，第３，第４の実施形態において、ガラス基板３の代わりに、プラスチックから成る板材を用いても良い。ただし、半導体チップ２がＣＣＤイメージセンサチップである場合には、光を透過する板材であることが必要である。
【００９７】
また、第１の配線５ａ，５ｂ，５ｃ，５ｄ及び第２の配線９ａ，９ｂ，９ｃ，９ｄはアルミニウム、アルミニウム合金に限らず、銅（Ｃｕ）であってもよい。
【図面の簡単な説明】
【００９８】
【図１】本発明の第１及び第２の実施形態に係る半導体装置を示す断面図である。
【図２】本発明の第３の実施形態に係る半導体装置を示す断面図である。
【図３】本発明の第４の実施形態に係る半導体装置を示す断面図である。
【図４】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図５】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図６】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図７】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図８】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図９】本発明の第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【図１０】本発明の第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【図１１】本発明の第３の実施形態に係る半導体装置の製造方法を示す断面図である。
【図１２】本発明の第３の実施形態に係る半導体装置の製造方法を示す断面図である。
【図１３】本発明の第３の実施形態に係る半導体装置の製造方法を示す断面図である。
【図１４】本発明の第３及び第４の実施形態に係る半導体装置の製造方法を示す断面図である。
【図１５】本発明の第３の実施形態に係る半導体装置の製造方法を示す断面図である。
【図１６】本発明の第３の実施形態に係る半導体装置の製造方法を示す断面図である。
【図１７】従来の半導体装置の製造方法を示す断面図である。
【図１８】従来の半導体装置の製造方法を示す断面図である。
【図１９】従来の半導体装置の製造方法を示す断面図である。
【図２０】従来の半導体装置の製造方法を示す断面図である。
【図２１】従来の半導体装置の製造方法を示す断面図である。
【図２２】従来の半導体装置を示す斜視図である。
【図１】
2010016395.tif 000003
【図２】
2010016395.tif 000004
【図３】
2010016395.tif 000005
【図４】
2010016395.tif 000006
【図５】
2010016395.tif 000007
【図６】
2010016395.tif 000008
【図７】
2010016395.tif 000009
【図８】
2010016395.tif 000010
【図９】
2010016395.tif 000011
【図１０】
2010016395.tif 000012
【図１１】
2010016395.tif 000013
【図１２】
2010016395.tif 000014
【図１３】
2010016395.tif 000015
【図１４】
2010016395.tif 000016
【図１５】
2010016395.tif 000017
【図１６】
2010016395.tif 000018
【図１７】
2010016395.tif 000019
【図１８】
2010016395.tif 000020
【図１９】
2010016395.tif 000021
【図２０】
2010016395.tif 000022
【図２１】
2010016395.tif 000023
【図２２】
2010016395.tif 000024