(57)【要約】【課題】画像信号電圧の振り幅を小さくした場合であっても、ゲート・ソース間電圧の振り幅を減少させることなく維持又は拡大させることが可能な画像表示装置を提供する。【解決手段】発光期間に発光する発光素子と、前記発光素子に供給される電流の電流値に対応した大きさの電荷が、書き込み期間に蓄積される第１容量素子と、前記第１容量素子に接続され、静電容量を高容量状態又は低容量状態に切替可能な第２容量素子と、を備え、前記第２容量素子は、前記書き込み期間において前記高容量状態に切り替えられ、前記発光期間において前記低容量状態に切り替えられる。【選択図】        図２
2010152165.tif 000002
【特許請求の範囲】
【請求項１】
発光期間に発光する発光素子と、
前記発光素子に供給される電流の電流値に対応した大きさの電荷が、書き込み期間に蓄積される第１容量素子と、
前記第１容量素子に接続され、静電容量を高容量状態又は低容量状態に切替可能な第２容量素子と、
を備え、
前記第２容量素子は、前記書き込み期間において前記高容量状態に切り替えられ、前記発光期間において前記低容量状態に切り替えられることを特徴とする画像表示装置。
【請求項２】
請求項１に記載の画像表示装置において、
前記第２容量素子に蓄積される電荷の一部が、前記発光期間に前記第１容量素子に移動することを特徴とすることを特徴とする画像表示装置。
【請求項３】
請求項１に記載の画像表示装置において、
前記第１容量素子に蓄積される電荷量は、前記第２容量素子に蓄積される電荷量に応じて変化することを特徴とする画像表示装置。
【請求項４】
請求項１に記載の画像表示装置において、
前記第１容量素子及び前記第２容量素子は、スイッチング素子を介して前記発光素子に供給される電流の電流値に対応した大きさの電荷を供給する画像信号線に接続され、
前記スイッチング素子がオン状態のときに、前記第２容量素子が前記高容量状態に切り替えられて、前記画像信号線から前記第１容量素子及び前記第２容量素子に電荷が供給され、前記スイッチング素子がオフ状態のときに、前記第２容量素子が前記低容量状態に切り替えられて、該第２容量素子に蓄積された電荷が前記第１容量素子に移動することを特徴とする画像表示装置。
【請求項５】
請求項１に記載の画像表示装置において、
前記第２容量素子の一端は、前記第１容量素子に接続されるとともに、該第２容量素子の他端は、該第２容量素子の静電容量を変化させる制御線に接続されていることを特徴とする画像表示装置。
【請求項６】
請求項５に記載の画像表示装置において、
前記制御線を介して前記スイッチング素子をオン状態又はオフ状態に切り替える信号が前記スイッチング素子に供給されることを特徴とする画像表示装置。
【請求項７】
請求項６に記載の画像表示装置において、
前記第２容量素子は、前記制御線を介して供給される前記スイッチング素子をオン状態とする信号に応じて前記高容量状態に切り替わり、前記スイッチング素子をオフ状態とする信号に応じて前記低容量状態に切り替わることを特徴とする画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬディスプレイ装置等の画像表示装置に関する。
【背景技術】
【０００２】
発光層に注入された正孔と電子とが再結合することにより発光する有機ＥＬ（Electro  Luminescence）素子を用いた画像表示装置が提案されている。かかる画像表示装置として、例えば、アモルファスシリコンや多結晶シリコン等で形成される薄膜トランジスタ（Thin  Film  Transistor；以下「ＴＦＴ」という）を含む画素回路と、有機発光ダイオード（Organic  Light  Emitting  Diode）等で形成される有機ＥＬ素子とで１つの画素を構成したものが知られている（例えば、特許文献１、特許文献２参照）。なお、特許文献１には、ゲート・ソース間電圧に応じて有機ＥＬ素子に流れる電流量を調整する駆動トランジスタと、駆動トランジスタのゲートに加える画像信号電圧を保持する容量素子とを備えた画像表示装置が開示されている。
【０００３】
【特許文献１】特開２００７−２０６２７３号公報
【特許文献２】特開２００６−２０９０７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載の画像表示装置では、駆動トランジスタのゲート・ソース間電圧の振り幅と画像信号電圧の振り幅とが対応しており、ゲート・ソース間電圧の振り幅を大きくしようとすると、画像信号電圧の振り幅を大きくしなければならないという問題がある。
【０００５】
本発明は、上記に鑑みてなされたものであって、画像信号電圧の振り幅を小さくした場合であっても、ゲート・ソース間電圧の振り幅を減少させることなく維持又は拡大させることが可能な画像表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一実施形態に係る画像表示装置は、発光期間に発光する発光素子と、前記発光素子に供給される電流の電流値に対応した大きさの電荷が、書き込み期間に蓄積される第１容量素子と、前記第１容量素子に接続され、静電容量を高容量状態又は低容量状態に切替可能な第２容量素子と、を備え、前記第２容量素子は、前記書き込み期間において前記高容量状態に切り替えられ、前記発光期間において前記低容量状態に切り替えられることを特徴とする。
また、本発明の一実施形態に係る画像表示装置では、前記第２容量素子に蓄積される電荷の一部が、前記発光期間に前記第１容量素子に移動することを特徴とする。
また、本発明の一実施形態に係る画像表示装置では、前記第１容量素子に蓄積される電荷量は、前記第２容量素子に蓄積される電荷量に応じて変化することを特徴とする。
また、本発明の一実施形態に係る画像表示装置では、前記第１容量素子及び前記第２容量素子は、スイッチング素子を介して前記発光素子に供給される電流の電流値に対応した大きさの電荷を供給する画像信号線に接続され、前記スイッチング素子がオン状態のときに、前記第２容量素子が前記高容量状態に切り替えられて、前記画像信号線から前記第１容量素子及び前記第２容量素子に電荷が供給され、前記スイッチング素子がオフ状態のときに、前記第２容量素子が前記低容量状態に切り替えられて、該第２容量素子に蓄積された電荷が前記第１容量素子に移動することを特徴とする。
また、本発明の一実施形態に係る画像表示装置では、前記第２容量素子の一端は、前記第１容量素子に接続されるとともに、該第２容量素子の他端は、該第２容量素子の静電容量を変化させる制御線に接続されていることを特徴とする。
また、本発明の一実施形態に係る画像表示装置では、前記制御線を介して前記スイッチング素子をオン状態又はオフ状態に切り替える信号が前記スイッチング素子に供給されることを特徴とする。
また、本発明の一実施形態に係る画像表示装置では、前記第２容量素子は、前記制御線を介して供給される前記スイッチング素子をオン状態とする信号に応じて前記高容量状態に切り替わり、前記スイッチング素子をオフ状態とする信号に応じて前記低容量状態に切り替わることを特徴とする。
【発明の効果】
【０００７】
本発明によれば、画像信号電圧の振り幅を小さくしたとしても、ゲート・ソース間電圧の振り幅を維持又は拡大させることが可能な画像表示装置を提供することができる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の一実施形態に係る画像表示装置を図面に基づいて詳細に説明する。なお、以下の実施形態によって本発明が限定されるものではない。
【０００９】
まず、以下の実施形態で用いる用語等について説明する。「電気的に接続される」という文言は、一方の部材と他方の部材とが配線等を介して常に導電可能に接続されている態様、及び一方の部材と他方の部材とが、導電性を有する配線等だけでなく、その他の部材によって間接的に接続されている態様の双方を含む意味で用いる。つまり、「電気的に接続される」という文言は、他の部材の状態（例えば、トランジスタのソースとドレインとの間で電流が流れ得る導電状態）に応じて、一方の部材と他方の部材とが配線及びその他の部材によって導電可能に接続される態様を含む意味で用いる。
【００１０】
また、「ゲート・ソース間電圧」とは、トランジスタのソースに対してゲートに印加される電圧のことを言い、適宜「Ｖgs」と表記する。
【００１１】
また、「閾値電圧」とは、トランジスタがオフ状態（所謂ドレイン電流が流れない状態）からオン状態（ドレイン電流が流れる状態）に移り変わるときの、境界となるゲート・ソース間電圧のことを意味する。
【００１２】
図１は、本実施形態に係る画像表示装置の構成を模式的に示した図である。同図に示したように、画像表示装置は、後述する画素回路１０がマトリクス状（二次元平面的）に配列された表示パネル２０と、当該表示パネル２０の駆動を制御する制御手段である制御回路３１、電源制御回路３２、制御線駆動回路３３及び画像信号線駆動回路３４とを備えている。なお、図２では、ｍ列ｎ行分の画素回路１０がマトリクス状に配列された例を示している。
【００１３】
表示パネル２０には、画面水平方向（図中行方向）に電源線２１、Ｔth制御線２３、走査線２４が配設されている。また、画面垂直方向（図中列方向）には、画像信号線２５が配設されている。ここで、電源線２１は、電源制御回路３２と電気的に接続されており、Ｔth制御線２３及び制御線としての走査線２４は、制御線駆動回路３３と電気的に接続されている。また、画像信号線２５は、画像信号線駆動回路３４と電気的に接続されている。なお、図示していないが表示パネル２０のグランドとなるＧＮＤ線２２が、画素回路１０の夫々に接続されているものとする。
【００１４】
制御回路３１は、例えば演算回路、論理回路などを内部に含むＩＣやカウンタなどの制御機器を用いて構成することができる。制御回路３１は、入力された画像データや、当該画像データを表示パネル２０に表示させるための電源（ＶgL、ＶgH、ＶDD、−Ｖp、ＶdH等）を、電源制御回路３２、制御線駆動回路３３及び画像信号線駆動回路３４から供給するタイミングを制御する。
【００１５】
電源制御回路３２は、例えばスイッチング素子などを内部に含むＩＣなどを用いて構成することができる。電源制御回路３２は、制御回路３１から入力されるクロック信号に基づき、自己の内部で生成した電力（電位）を電源線２１に印加するタイミングを制御する。
【００１６】
制御線駆動回路３３は、例えばスイッチング素子などを内部に含むＩＣなどを用いて構成することができる。制御線駆動回路３３は、制御回路３１から入力されるクロック信号に基づき、自己の内部で生成した各種制御信号をＴth制御線２３、走査線２４に印加するタイミングを制御する。
【００１７】
画像信号線駆動回路３４は、例えば演算回路などを内部に含むＩＣなどを用いて構成することができる。画像信号線駆動回路３４は、制御回路３１から入力される画像信号に基づき、当該画像信号に対応する電圧（以下、画像信号電圧と表記する）を生成するとともに、制御回路３１から入力されるクロック信号に基づき、生成した画像信号電圧を画像信号線２５に供給するタイミングを制御する。 
【００１８】
なお、図１の構成において、電源線２１、Ｔth制御線２３、走査線２４及び画像信号線２５、ならびに制御回路３１、電源制御回路３２、制御線駆動回路３３及び画像信号線駆動回路３４に関するレイアウトは、その一例を示すものであり、これらのレイアウトに限られるものではない。例えば、図１では、制御回路３１、電源制御回路３２、制御線駆動回路３３及び画像信号線駆動回路３４を表示パネル２０の外部に配置しているが、これらの回路の何れか又は全てを表示パネル２０の内部に配置する形態としてもよい。
【００１９】
＜画素回路の構成＞
図２は、図１に示した画素回路１０（１画素）の構成の一例を示した図である。図２に示したように、画素回路１０は、発光素子である有機ＥＬ素子ＯＬＥＤと、有機ＥＬ素子ＯＬＥＤを駆動するための駆動トランジスタＴdと、駆動トランジスタＴdの閾値電圧を検出する際に用いられる閾値電圧検出用トランジスタＴthと、スイッチング素子としてのスイッチングトランジスタＴsと、閾値電圧を保持する閾値電圧容量素子Ｃthと、有機ＥＬ素子ＯＬＥＤの輝度に対応する電荷が蓄積される第１容量素子Ｃs1と、静電容量が変化する第２容量素子Ｃs2と、を備える。なお、有機ＥＬ素子ＯＬＥＤは、逆電圧印加時にコンデンサとして機能するため、図２ではこれを有機ＥＬ素子容量Ｃoledとして等価的に表している。
【００２０】
駆動トランジスタＴdは、第１端子ｔ１１、第２端子ｔ１２及び第３端子ｔ１３を有している。第１端子ｔ１１は、閾値電圧容量素子Ｃthの第２電極１ｂと電気的に接続されている。また、第２端子ｔ１２は、有機ＥＬ素子ＯＬＥＤのカソード電極と電気的に接続されており、第３端子ｔ１３は、ＧＮＤ線２２と電気的に接続されている。ここで、第１端子ｔ１１はゲート電極（ゲート）に対応し、第２端子ｔ１２及び第３端子ｔ１３のうち何れか一方がドレイン電極（ドレイン）に、他方がソース電極（ソース）に対応する。なお、第２端子ｔ１２と第３端子ｔ１３との相対的な電位関係は、後述する各制御期間に応じて変動する。また、「ドレイン」及び「ソース」は、トランジスタの導電型及び相対的な電位関係によって定義される。
【００２１】
本実施形態で使用するｎ型のトランジスタにおいては、チャネル領域を挟んで配置された２つの端子（すわなち、第２端子ｔ１２と第３端子ｔ１３）のうち、高電位側の端子が「ドレイン」となり、低電位側の端子が「ソース」となる。また、ｐ型のトランジスタにおいては、チャネル領域を挟んで配置された２つの端子のうち、低電位側の端子が「ドレイン」となり、高電位側の端子が「ソース」となる。
【００２２】
駆動トランジスタＴdでは、第１端子ｔ１１に印加される電位、より詳細にはソースに対してゲートに印加される電圧値（ゲート・ソース間電圧）が調整されることで、ドレインとソースとの間に流れる電流量が調整される。そして、この第１端子ｔ１１に印加される電位により、ドレインとソースとの間において電流が流れ得る状態（オン状態）と、電流が流れ得ない状態（オフ状態）とが選択的に設定される。
【００２３】
有機ＥＬ素子ＯＬＥＤは、アノード電極とカソード電極との間に有機ＥＬ素子ＯＬＥＤの導通電圧以上の電位差が生じることにより、アノード電極とカソード電極との間の発光層に電流が流れ、該発光層が発光する。具体的に、アノード電極としては、アルミニウム、銀、銅又は金等の金属或いはこれらの合金等を用いることができる。また、カソード電極としては、インジウム錫酸化膜（ＩＴＯ）等の光透過性を有する導電材料、マグネシウム、銀、アルミニウム、カルシウム等の材料等を用いることができる。なお、発光層は、該発光層に注入された正孔と電子とが再結合することによって光を生じる。
【００２４】
有機ＥＬ素子ＯＬＥＤのアノード電極は、電源線２１と電気的に接続され、カソード電極は駆動トランジスタＴdの第２端子ｔ１２と電気的に接続されている。また、本実施形態で用いる画素回路１０では、有機ＥＬ素子ＯＬＥＤのアノード電極が、表示パネル２０を構成する全ての画素回路１０で共通となるコモンアノード型となっている。つまり、画素回路１０上に、アノード電極、発光層さらにカソード電極を順に形成した構造であって、且つアノード電極は全ての画素にて共通の電極である。
【００２５】
発光層としては、例えば、Ａｌｑ３（トリス（８−キノリノラト）アルミニウム錯体）等の発光性の材料で構成される。発光効率を高めるために、トリス［ピリジニル−ｋＮ−フェニル−ｋＣ］イリジウム等の有機金属化合物又クマリン等の色素をドーパント材料として、正孔輸送性又は電子輸送性を有するホスト材料にドープして発光層を構成してもよい。発光層を構成するドーパント材料の濃度は、例えば、０．５質量％以上２０質量％以下とする。正孔輸送性を有するホスト材料の例としては、α−ＮＰＤ、ＴＰＤ等がある。電子輸送性を有するホスト材料の例としては、ビス（２−メチル−８−キノリノラト）−４−（フェニルフェノラト）アルミニウム、１，４−フェニレンビス（トリフェニルシラン）、１，３−ビス（トリフェニルシリル）ベンゼン、１，３，５−トリ（９Ｈ−カルバゾール−９−イル）ベンゼン、ＣＢＰ、Ａｌｑ３又はＳＤＰＶＢｉ等がある。なお、発光層の各層を構成する材料は、発する光の色に応じて、適当な材料が選択される。赤色の光を発するドーパント材料の例としては、トリス（１−フェニルイソキノリナト−Ｃ２，Ｎ）イリジウム又はＤＣＪＴＢ等がある。緑色の光を発するドーパント材料の例としては、トリス［ピリジニル−ｋＮ−フェニル−ｋＣ］イリジウム又はビス［２−（２−ベンゾオキサゾリル）フェノラト］亜鉛（ＩＩ）等がある。青色の光を発するドーパント材料の例としては、ジスチリルアリーレン誘導体、ペリレン誘導体又はアゾメチン亜鉛錯体等がある。発光層は、１層構造に限られることはなく、複数層構造であってもよい。
【００２６】
閾値電圧検出用トランジスタＴthは、第１端子ｔ２１、第２端子ｔ２２及び第３端子ｔ２３を有している。第１端子ｔ２１は、Ｔth制御線２３と電気的に接続されている。第２端子ｔ２２は、駆動トランジスタＴdの第１端子ｔ１１と閾値電圧容量素子Ｃthの第２電極１ｂとを電気的に接続する配線に対して導電可能に接続されている。また、第３端子ｔ２３は、駆動トランジスタＴdの第２端子ｔ１２と有機ＥＬ素子ＯＬＥＤのカソード電極とを電気的に接続する配線に対して導電可能に接続されている。ここで、第１端子ｔ２１がゲート電極に対応し、第２端子ｔ２２及び第３端子ｔ２３の何れか一方がソース電極に、他方がドレイン電極に夫々対応する。なお、第２端子ｔ２２と第３端子ｔ２３との相対的な電位関係は、駆動トランジスタＴdと同様、後述する各制御期間に応じて変動する。
【００２７】
閾値電圧検出用トランジスタＴthでは、第１端子ｔ２１に印加される電位、より詳細にはソースに対してゲートに印加される電圧値（ゲート・ソース間電圧）が調整されることで、ドレインとソースとの間に流れる電流量が調整される。そして、この第１端子ｔ２１に印加される電位により、ドレインとソースとの間において電流が流れ得る状態（オン状態）と、電流が流れ得ない状態（オフ状態）とが選択的に設定される。
【００２８】
また、閾値電圧検出用トランジスタＴthは、自身がオン状態となったときに、駆動トランジスタＴdのゲートとドレインとを電気的に接続することができる。そして、駆動トランジスタＴdのゲート・ソース間電圧が駆動トランジスタＴdの閾値電圧Ｖthとなるまで、駆動トランジスタＴdのゲートからドレインに向かって電流が流れる。その結果、駆動トランジスタＴdの閾値電圧Ｖthが検出される。
【００２９】
つまり、閾値電圧検出用トランジスタＴthは、有機ＥＬ素子ＯＬＥＤの発光前において画素毎に駆動トランジスタＴdのゲート・ソース間電圧を閾値電圧Ｖthに基づいて設定することで、駆動トランジスタＴdにおける閾値電圧Ｖthのばらつきを補償するＶth補償機能を実現するために設けられている。なお、駆動トランジスタＴdのゲート・ソース間電圧が閾値電圧Ｖthとなったとき、駆動トランジスタＴdには電流が流れなくなるので、このときのゲート・ソース間電圧、即ちＶthが閾値電圧容量素子Ｃthに印加される。
【００３０】
スイッチングトランジスタＴsは、第１端子ｔ３１、第２端子ｔ３２及び第３端子ｔ３３を有している。第１端子ｔ３１は、走査線２４と電気的に接続されており、第２端子ｔ３２は、画像信号線２５と電気的に接続されている。また、第３端子ｔ３３は、閾値電圧容量素子Ｃthの第１電極１ａと電気的に接続されている。なお、第１端子ｔ３１はゲート電極に対応し、第２端子ｔ３２はドレイン電極に対応し、第３端子ｔ３３はソース電極に対応する。
【００３１】
スイッチングトランジスタＴsでは、第１端子ｔ３１に印加される電位、より詳細には走査線２４を介して第１端子ｔ３１と第３端子ｔ３３との間に印加される電圧値（ゲート・ソース間電圧）が調整されることで、ドレインとソースとの間に流れる電流量が調整される。そして、この第１端子ｔ３１に印加される電位により、ドレインとソースとの間において電流が流れ得る状態（オン状態）と、電流が流れ得ない状態（オフ状態）とが選択的に設定される。
【００３２】
上述した駆動トランジスタＴd、閾値電圧検出用トランジスタＴth及びスイッチングトランジスタＴsは、例えばＴＦＴによって構成される。なお、以下で参照する各図面においては、ＴＦＴのチャネルについて、そのタイプ（ｎ型又はｐ型）を明示していないが、ｎ型又はｐ型の何れかであり、本実施形態では、ｎ型のＴＦＴを用いるものとする。
【００３３】
閾値電圧容量素子Ｃthは、後述するＶth検出期間時に駆動トランジスタＴdの閾値電圧Ｖthに対応する電荷量を保持する機能を有する。なお、閾値電圧容量素子Ｃthの第１電極１ａは、スイッチングトランジスタＴsの第３端子ｔ３３と電気的に接続されている。また、第２電極１ｂは、駆動トランジスタＴdの第１端子ｔ１１（ゲート）と電気的に接続されている。
【００３４】
第１容量素子Ｃs1は、後述する書き込み期間時に画像信号電圧に応じた電荷量を保持する機能を有する。なお、第１容量素子Ｃs1の第１電極２ａは、スイッチングトランジスタＴsの第３端子ｔ３３と、閾値電圧容量素子Ｃthの第１電極１ａとを電気的に接続する配線に対して導電可能に接続されている。また、第２電極２ｂは、駆動トランジスタＴdの第３端子ｔ１３と、ＧＮＤ線２２とを電気的に接続する配線に対して導電可能に接続されている。
【００３５】
第２容量素子Ｃs2は、画像信号電圧の振り幅を大きくするための容量であり、第１電極３ａと第２電極３ｂとの間に挟まれた絶縁層Ｚ及びチャネル層ＣＮを備えている。第１電極３ａは、走査線２４と電気的に接続されており、第２電極３ｂは、スイッチングトランジスタＴsの第３端子ｔ３３と、閾値電圧容量素子Ｃthの第１電極１ａとを電気的に接続する配線に対して導電可能に接続されている。以下、図３、４を参照して、第２容量素子Ｃs2について説明する。
【００３６】
図３−１は、図２に示した第２容量素子Ｃs2の構成を示す模式平面図である。また、図３−２は、図２に示した第２容量素子Ｃs2の構成を示すＸ−Ｘ線視断面図である。第２容量素子Ｃs2は、第１電極３ａ、絶縁層Ｚ、チャネル層ＣＮ及び第２電極３ｂの順番で積層されている。第１電極３ａは、ＡｌやＡｌＮｄ、ＭｏＷ等の金属材料により形成されており、例えば、平面視形状が四角形状を有している。絶縁層Ｚは、第１電極３ａ上に配置されており、ＳｉＮ系やＳｉＯ系等の絶縁材料により形成されている。チャネル層ＣＮは、絶縁層Ｚと第２電極３ｂとの間で、且つ第２電極に接するように配置されており、ポリシリコンやアモルファスシリコン等の半導体材料により形成されている。第２電極３ｂは、第１電極３ａよりも小面積に形成されており、例えば、平面視形状が複数の櫛歯状部を有する形状等、外周形状がクランク状となった形状となっている。
【００３７】
ここで、チャネル層ＣＮは、第１電極３ａと第２電極３ｂとの電位差Ｖ１２（電位差Ｖ１２とは、第１電極３ａの電位をＶ１、第２電極３ｂの電位をＶ２とした場合、Ｖ１−Ｖ２をいう。以下同様）が小さい場合に、絶縁体となるという特性を備えている。したがって、この場合、絶縁層Ｚ及びチャネル層ＣＮが誘電体として作用し、第２容量素子Ｃs2は、第１電極３ａと第２電極３ｂとの重なり面積に比例した容量となる。
【００３８】
一方、第１電極３ａと第２電極３ｂとの電位差Ｖ１２が大きい場合、チャネル層ＣＮは、第２電極３ｂの直下及び近傍の部分が導体となるという特性を備えている。したがって、この場合、第２電極３ｂの櫛部分の隙間が十分に小さいため、第２電極３ｂの表面全体が導体となり、絶縁層Ｚのみが誘電体として作用し、第２容量素子Ｃs2は、第１電極３ａとチャネル層ＣＮとの重なり面積に比例した容量となる。
【００３９】
図４は、第２容量素子Ｃs2の単位面積あたりの容量の変化の一例を示したグラフである。同図において、特性線Ｌ１〜Ｌ３は、第１電極３ａと第２電極３ｂとの電位差Ｖ１２を−２０Ｖから２０Ｖに変化させた場合の、第２容量素子Ｃs2の単位面積あたりの容量を表している。
【００４０】
図４において、特性線Ｌ１は、図３−１、図３−２に示した第２電極３ｂにおける櫛部の幅Ｗを３μｍ、隙間Ｓを６μｍとした場合を表している。この特性線Ｌ１からわかるように、第２容量素子Ｃs2に印加される電位差Ｖ１２を二値制御することにより、第２容量素子Ｃs2の単位容量を異なる二つの値に切り替えることができる。例えば、特性線Ｌ１の例では、電位差Ｖ１２を約−１Ｖ以下とすることで低容量状態（Ｌ１では約７０μＦ／ｍ2）とし、電位差Ｖ１２を約２．５Ｖ以上とすることで高容量状態（Ｌ１では約１７０μＦ／ｍ2）とすることができる。以下、第２容量素子Ｃs2が低容量状態となる電位差Ｖ１２を低容量電位と呼び、第２容量素子Ｃs2が低容量状態にあるときの静電容量（第２容量素子Ｃs2を構成する全面分の容量）をＣs2offと表記する。また、第２容量素子Ｃs2が高容量状態となる電位差Ｖ１２を高容量電位と呼び、第２容量素子Ｃs2が高容量状態にあるときの静電容量をＣs2onと表記する。このように、第２容量素子Ｃs2の静電容量は、走査線２４の電位を制御することで、高容量状態と低容量状態とに変化させることができる。
【００４１】
なお、特性線Ｌ２及び特性線Ｌ３は、特性線Ｌ１との比較用にプロットされている。特性線Ｌ２は、第２電極３ｂを櫛形形状に代えて、第１電極３ａと同形状同面積の略四角板形状とした場合を表している。
【００４２】
ここで、特性線Ｌ１と特性線Ｌ２とを比較すると、特性線Ｌ１についての単位面積当たりの容量の最大値と最小値との差分ΔＣcは、特性線Ｌ２についての差分ΔＣc’よりも大きくとることができる。これは、第２電極３ｂの平面視形状を、複数の櫛歯状部を有する形状としたためであると推測される。第２電極３ｂの平面視形状が複数の櫛歯状部を有するとΔＣcを大きくすることができる理由は、第２電極３ｂの外周形状がクランク状をなしているため、第２電極３ｂに接するチャネル層ＣＮの面積が広くなり、第１電極３ａ及び第２電極３ｂの電位差を大きくした場合に導体となるチャネル層ＣＮの面積を広く確保することができるからである。
【００４３】
複数の櫛歯状部を有する場合、隣接する櫛歯状部の間隔は１０μｍ〜３０μｍに、櫛歯状部の線幅は３μｍ〜５μｍに夫々設定することが好ましい。また、特性線Ｌ３は、第２容量素子Ｃs2にチャネル層ＣＮを設けない場合を表し、第２容量素子Ｃs2の単位容量は、電位差Ｖ１２に係わらず一定である。なお、櫛歯状部の個数は一個であっても良い。
【００４４】
＜画素回路の動作＞
つぎに、図５〜図１０を参照して、画素回路１０の動作について説明する。なお、以下に説明する画素回路１０の動作は、図１に示した制御手段（制御回路３１、電源制御回路３２、制御線駆動回路３３及び画像信号線駆動回路３４）の制御により実現されるものである。また、図６〜図１０において、電流が流れない部位を破線で示している。
【００４５】
図５は、画素回路１０を駆動させる際の信号波形（駆動波形）の一例を示したタイミングチャートである。なお、図５では有機ＥＬ素子ＯＬＥＤを順次発光方式で発光させる際の信号波形を示している。ここで、順次発光方式とは、各画素回路に対するフレーム毎の画像信号電圧の書き込み制御及び各画素回路の発光制御を、Ｔth制御線２３又は走査線２４等の同一の制御線、或いは同一の電源線２１に共通に接続された画素回路のグループ毎（例えば一行毎、一列毎等）に順次行う方式である。本実施形態では、図１に示した表示パネル２０の一行毎に書き込み制御、発光制御が行われるものとする。
【００４６】
図５において、横軸が時刻を示し、上から順に、電源線２１に印加される電位、Ｔth制御線２３に印加される電位、走査線２４に印加される電位、画像信号線２５に印加される電位（画像信号電圧）、の波形を示している。なお、ＧＮＤ線２２は常にゼロ電位（０Ｖ）であるため、図示を省略している。
【００４７】
これら行毎のシーケンスでは、準備期間、閾値電圧検出期間、初期化期間、書き込み期間及び発光期間の５つの制御期間を１サイクルとしており、この１サイクルの制御により有機ＥＬ素子ＯＬＥＤが１回発光される。以下、各制御期間について説明する。
【００４８】
（準備期間）
まず、準備期間の動作について、図５及び図６を参照して説明する。準備期間では、電源線２１が低電位（−Ｖp）、Ｔth制御線２３が低電位（ＶgL）、走査線２４が高電位（ＶgH）、画像信号線２５が高電位（例えば画像信号の最大電位（ＶdH：１０Ｖあるいは１５Ｖなど））とされる。この制御により、図６に示すように、スイッチングトランジスタＴsがオン、閾値電圧検出用トランジスタＴthがオフ、駆動トランジスタＴdがオンとされる。その結果、ＧＮＤ線２２→駆動トランジスタＴd→有機ＥＬ素子容量Ｃoled→電源線２１という経路で電流が流れ、有機ＥＬ素子容量Ｃoledに電荷が蓄積される。
【００４９】
この準備期間において、有機ＥＬ素子容量Ｃoledに電荷を蓄積する理由は、後述する閾値電圧検出期間に駆動トランジスタＴdのドレイン電極とソース電極との間の電流（以下「Ｉｄｓ」と表記）が流れなくなる状態（すなわち駆動トランジスタＴdのゲート電極とソース電極との間の電位差が閾値電圧に等しい状態）を検出する際に、有機ＥＬ素子容量Ｃoledを、駆動トランジスタＴdのドレイン電極とソース電極との間に流す電流の供給源として作用させるためである。
【００５０】
（閾値電圧検出期間）
つぎに、閾値電圧検出期間の動作について、図５及び図７を参照して説明する。閾値電圧検出期間では、Ｔth制御線２３が高電位（ＶgH）とされ、Ｔth制御線２３が高電位となるタイミングに若干遅れて電源線２１がゼロ電位（０Ｖ）とされる一方で、走査線２４の高電位（ＶgH）が維持される。また、画像信号線２５は、この閾値電圧検出期間に移行する直前にゼロ電位（０Ｖ）とされ、当該電位が維持される。
【００５１】
この制御により、図７に示すように、閾値電圧検出用トランジスタＴthがオンとなり、駆動トランジスタＴdのゲート電極とドレイン電極とが接続される。その結果、駆動トランジスタＴdのソース電極に対するゲート電極の電位が閾値電圧Ｖthに達するまで有機ＥＬ素子容量Ｃoledおよび閾値電圧容量素子Ｃthに蓄積された電荷が放電され、駆動トランジスタＴd→ＧＮＤ線２２という経路で電流が流れる。
【００５２】
そして、駆動トランジスタＴdのゲート電極−ソース電極間の電位差が駆動トランジスタＴdの閾値電圧Ｖthに達すると、駆動トランジスタＴdがオフとなる。この時点で、閾値電圧容量素子Ｃthの両端には閾値電圧Ｖthの電圧が生じている。
【００５３】
なお、本実施形態では、電源線２１及びＧＮＤ線２２におけるゼロ電位を０Ｖとしているが、閾値電圧容量素子Ｃthに蓄えられる電圧をオフセットする電圧（＝電源線の基準電位）であればよく、これに限定されるものではない。また、画像信号線２５の電位をゼロ電位としているが、これは画像信号が０階調のときの輝度を規定するための電位、即ち、画像信号線２５の基準電位であればよく、これに限定されるものではない。
【００５４】
（初期化期間）
つぎに、初期化期間の動作について、図５及び図８を参照して説明する。初期化期間では、電源線２１のゼロ電位および走査線２４の高電位（ＶgH）が維持される一方で、Ｔth制御線２３が低電位（ＶgL）とされる。また、画像信号線２５には、例えば画像信号の最大電位（ＶdH）が供給される。このとき、図８に示すように、駆動トランジスタＴdが再度オンとなり、有機ＥＬ素子ＯＬＥＤ→駆動トランジスタＴd→接地線という経路で電流が流れ、有機ＥＬ素子容量Ｃoledに残存する電荷が放電される。この動作により、有機ＥＬ素子ＯＬＥＤ自身の残存電荷による発光への影響が回避される。
【００５５】
（書き込み期間）
つづいて、書き込み期間の動作について、図５及び図９を参照して説明する。この書き込み期間では、電源線２１のゼロ電位と、Ｔth制御線２３の低電位（ＶgL）とが維持される一方で、走査線２４による走査信号と画像信号線２５による画像信号に応じた所定のレベルの信号電位とが供給される。本実施形態にかかる書き込み処理では、全画素一括ではなく、走査線２４ごとの順次走査が行われる。この制御によって、画像信号線２５からはその画素に応じた画像信号電圧Ｖdata（≦ＶdH）が供給され、スイッチングトランジスタＴs→第１容量素子Ｃs1→ＧＮＤ線２２という経路で電流が流れ、第１容量素子Ｃs1には画像信号に応じた電荷量が保持される。なお、同図の網掛部は、画像信号に応じた所定電圧が印加されることを示すものである。
【００５６】
一方、走査線２４を介してスイッチングトランジスタＴsがオンとされると、第２容量素子Ｃs2にも画像信号電圧Ｖdataに応じた電流が流れ、画像信号に応じた電荷量が第２容量素子Ｃs2に蓄積される。ここで、走査線２４が高電位（ＶgH）のときに、第２容量素子Ｃs2の電位差Ｖ１２が高容量電位であったとすると、静電容量はＣs2onとなるため、第２容量素子Ｃs2はＣs2on分の電荷量を保持することになる。なお、順次走査の終了時には、走査線２４が低電位（ＶgL）とされるため、第２容量素子Ｃs2の静電容量はＣs2offに切り替えられる。このように、走査線２４は、高電位（ＶgH）状態のときに第２容量素子Ｃs2を高容量状態に切り替えるとともに、スイッチングトランジスタＴsをオン状態に切り替える。さらに、走査線２４は、低電位（ＶgL）状態のときに第２容量素子Ｃs2を低容量状態に切り替えるとともに、スイッチングトランジスタＴsをオフ状態に切り替える。
【００５７】
（発光期間）
最後に、発光期間の動作について、図５及び図１０を参照して説明する。発光期間では、電源線２１が電源電位（ＶDD）、画像信号線２５がゼロ電位とされる一方で、Ｔth制御線２３の低電位（ＶgL）、走査線２４の低電位（ＶgL）が維持される。このとき、駆動トランジスタＴdの閾値電圧を保持する閾値電圧容量素子Ｃthと、画像信号に応じた画像信号電圧を保持する第１容量素子Ｃs1と、第２容量素子Ｃs2との電圧の和が駆動トランジスタＴdのゲート電極とソース電極との間に印加される。これにより、図１０に示したように、駆動トランジスタＴdがオンとなり、有機ＥＬ素子ＯＬＥＤ→駆動トランジスタＴd→ＧＮＤ線２２という経路で電流が流れ、有機ＥＬ素子ＯＬＥＤが発光する。
【００５８】
駆動トランジスタＴdに流れる電流（Ｉｄｓ）は、駆動トランジスタＴdの構造および材質から決定される定数β、駆動トランジスタＴdのソース電極を基準とするゲート電極・ソース電極間の電位差Ｖgs、駆動トランジスタＴdの閾値電圧Ｖthを用いて次式で表すことができる。
Ｉｄｓ＝（β／２）・（Ｖgs−Ｖth）2      ・・・（１）
【００５９】
一方、この発光期間では、閾値電圧容量素子Ｃthに保持された閾値電圧（Ｖth）に加え、第１容量素子Ｃs1と第２容量素子Ｃs2との合成容量、即ち接続点Ａの電位ＶAが加算されて印加されるので、上記（１）式における電流Ｉｄｓは、
Ｉｄｓ＝（β／２）・（Ｖth＋ＶA−Ｖth）2
＝（β／２）・（ＶA）2      ・・・（２）
となり、理論的には、閾値電圧Ｖthに依存しない電流が得られる。また、一般に有機ＥＬ素子ＯＬＥＤは、該有機ＥＬ素子ＯＬＥＤに流れる電流密度と輝度が比例するため有機ＥＬ素子ＯＬＥＤの発光光度は自身に流れる電流にほぼ比例する。そのため、有機ＥＬ素子ＯＬＥＤは、閾値電圧Ｖthの変動の影響を受けない発光光度が得られる。
【００６０】
ここで、ＴＦＴ寄生容量がないとすると、駆動トランジスタＴdでの電位差Ｖgsは、下記式（３）で表される。なお、“ｄ”は駆動波形と画素回路の容量で決まるオフセット電圧である。
Ｖgs＝Ｖth＋ＶA＋ｄ      ・・・（３）
【００６１】
また、電位ＶAの値は、第１容量素子Ｃs1と、第２容量素子Ｃs2との電荷量保存則により、下記式（４）〜（６）を用いて導出できる。
【００６２】
まず、上述した書き込み期間において、第２容量素子Ｃs2が高容量状態にあるときの、接続点Ａでの第１容量素子Ｃs1と第２容量素子Ｃs2との合成容量Ｑは、下記式（４）で表すことができる。なお、Ｃs1cは第１容量素子Ｃs1の電気容量を意味している。
Ｑ＝（Ｃs1c＋Ｃs2on）Ｖdata−Ｃs2on・ＶgH      ・・・（４）
【００６３】
次に、上述した書き込み期間において、第２容量素子Ｃs2が低容量状態にあるときの、接続点Ａでの第１容量素子Ｃs1と第２容量素子Ｃs2との合成容量Ｑは、下記式（５）で表すことができる。
Ｑ＝（Ｃs1c＋Ｃs2off）ＶA−Ｃs2off・ＶgL      ・・・（５）
【００６４】
そして、発光期間時において、上記二つの容量状態での電荷量Ｑは保存されるため、電位ＶAは、上記式（４）、（５）を用いて下記式（６）により導出される。なお、ΔＣs2は、Ｃs2onとＣs2offとの差（Ｃs2on−Ｃs2off）である。
ＶA＝｛１＋ΔＣs2／（Ｃs1c＋Ｃs2off）｝Ｖdata−（Ｃs2on・ＶgH−Ｃs2off・ＶgL）／（Ｃs1c＋Ｃs2off）      ・・・（６）
【００６５】
ここで、式（６）の右辺第１項を参照すると、Ｖdataの係数が｛１＋ΔＣs2／（Ｃs1c＋Ｃs2off）｝であるため、ＶAの振り幅は画像信号電圧Ｖdata自体の振り幅より、Ｖdata・ΔＣs2／（Ｃs1c＋Ｃs2off）だけ大きくなる。また、式（６）の右辺第２項は定数項であるため、ＶAの振り幅には影響しない。したがって、第２容量素子Ｃs2を用いることで、電位差Ｖgsの振り幅を実質的に大きくすることができる。このように、第１容量素子Ｃs1に蓄積される電荷量は、第２容量素子Ｃs2に蓄積される電荷量の変化に基づいて変化する。
【００６６】
なお、第２容量素子Ｃs2の静電容量の大きさを走査線２４の電位変化に基づいて、変化させようとしたとき、第２容量素子Ｃs2を介して、第１容量素子Ｃs1の画素電位が変化する。かかる画素電位の変化、所謂突き抜けの影響が大きくなるが、Ｖgsの振り幅は、式（６）に示すように、輝度によらず一定であるため、表示パネルの設計時に予め突き抜けの影響を考慮して、画像信号電圧又走査線電位を設定すれば、突き抜けの影響を低減することができる。その結果、Ｖgsの振り幅を大きくした表示パネルを提供することができる。
【００６７】
なお、ＴＦＴ寄生容量がある場合であっても、上記式（６）の右辺第１項及び第２項に寄生容量に応じた係数が乗算されるのみであるため、ＴＦＴ寄生容量がない場合と同様にＶAの振り幅は画像信号電圧Ｖdata自体の振り幅より大きくすることができる。
【００６８】
以上のように、本実施形態の画像表示装置によれば、書き込み期間時に第２容量素子Ｃs2を高容量状態とし、発光期間時に第２容量素子Ｃs2を低容量状態とすることで、画像信号電圧の振り幅を変更せずに電位差Ｖgsの振り幅を大きくすることができるため、画像信号電圧の振り幅を小さくした場合であっても、ゲート・ソース間電圧の振り幅を減少させることなく維持又は拡大させることが可能となる。
【００６９】
以上、本発明に係る実施形態について説明したが、本発明はこれに限定されるものではなく、本発明の主旨を逸脱しない範囲での種々の変更、置換、追加等が可能である。例えば、上記実施形態では、画素回路１０をコモンアノード型の構成としたが、これに限らず、コモンカソード型の構成としてもよい。
【図面の簡単な説明】
【００７０】
【図１】画像表示装置の構成を模式的に示した図である。
【図２】図１に示した画素回路の構成の一例を示した図である。
【図３−１】図２に示した第２容量素子の構成を示す模式平面図である。
【図３−２】図２に示した第２容量素子の構成を示すＸ−Ｘ線視断面図である。
【図４】第２容量素子の容量変化の一例を示したグラフである。
【図５】画素回路を駆動させる際の信号波形（駆動波形）の一例を示したタイミングチャートである。
【図６】図５に示した準備期間時における画素回路の動作状態を示した図である。
【図７】図５に示した閾値電圧検出期間時における画素回路の動作状態を示した図である。
【図８】図５に示した初期化期間時における画素回路の動作状態を示した図である。
【図９】図５に示した書き込み期間時における画素回路の動作状態を示した図である。
【図１０】図５に示した発光期間時における画素回路の動作状態を示した図である。
【符号の説明】
【００７１】
１０  画素回路
２０  表示パネル
２１  電源線
２２  ＧＮＤ線
２３  Ｔth制御線
２４  走査線
２５  画像信号線
３１  制御回路
３２  電源制御回路
３３  制御線駆動回路
３４  画像信号線駆動回路
Ｃoled  有機ＥＬ素子容量
Ｃth  閾値電圧容量素子
Ｃs1  第１容量素子
Ｃs2  第２容量素子
ＯＬＥＤ  有機ＥＬ素子
Ｔd  駆動トランジスタ
Ｔs  スイッチングトランジスタ
Ｔth  閾値電圧検出用トランジスタ
【図１】
2010152165.tif 000003
【図２】
2010152165.tif 000004
【図３−１】
2010152165.tif 000005
【図３−２】
2010152165.tif 000006
【図４】
2010152165.tif 000007
【図５】
2010152165.tif 000008
【図６】
2010152165.tif 000009
【図７】
2010152165.tif 000010
【図８】
2010152165.tif 000011
【図９】
2010152165.tif 000012
【図１０】
2010152165.tif 000013