(57)【要約】【課題】Ｓｉ基板上のＧａＮ系半導体層の活性化アニールにおいて、Ｓｉ基板の昇華等を抑制しつつアニール処理することができる方法を提供する。【解決手段】Ｓｉ基板上にＧａＮ系半導体を形成した試料の全面を熱処理温度において安定な保護膜、例えばＳｉ2ＯxＮy（０＜ｘ≦１、１＜ｙ＜４）で被覆し、例えば、１０００℃以上の温度で熱処理する。【選択図】図１
2010016105.tif 000002
【特許請求の範囲】
【請求項１】
Ｓｉ基板上に窒化ガリウム系半導体層を形成した試料の熱処理方法において、
前記試料の全面を熱処理温度において安定な保護膜で被覆し、熱処理することを特徴とする熱処理方法。
【請求項２】
前記保護膜は、シリコン窒化物、シリコン酸窒化物、シリコン酸化物、窒素化合アルミニウム及びアルミナのうち少なくとも１種を含む材料からなる請求項１に記載の熱処理方法。
【請求項３】
前記保護膜は、シリコン酸窒化物Ｓｉ2ＯxＮy（０＜ｘ≦１、１＜ｙ＜４）からなる請求項１又は２に記載の熱処理方法。
【請求項４】
前記熱処理温度は、１１００℃以上である請求項１乃至３のいずれかに記載の熱処理方法。
【請求項５】
請求項１乃至４のいずれかに記載の熱処理方法であって、
前記Ｓｉ基板上に前記窒化ガリウム系半導体層を形成した試料の反りに応じて、前記上面及び前記下面に形成する前記保護膜の膜厚又は前記保護膜の材料の組成を調節し、前記試料の反りを調節することを特徴とする熱処理方法。
【請求項６】
窒化ガリウム系半導体装置の製造方法であって、
（１）Ｓｉ基板上に窒化ガリウム系半導体層をエピタキシャル形成する工程と、
（２）前記窒化ガリウム系半導体層にイオン注入を行う工程と、
（３）前記窒化ガリウム系半導体層に注入したイオンを活性化する熱処理を行う工程と、
を少なくとも含み、
前記熱処理工程（３）を請求項１乃至５のいずれか１項に記載の熱処理方法にて行う製造方法。
【請求項７】
前記熱処理工程（３）の後に、少なくとも前記窒化ガリウム系半導体層表面の前記保護膜を除去し、前記窒化ガリウム系半導体層の表面にオーミック電極を形成する工程を有する請求項６に記載の製造方法。
【請求項８】
前記保護膜を除去後、前記窒化ガリウム系半導体層の表面をフッ素系のガスを用いてプラズマ処理した後、前記オーミック電極を形成する請求項７に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＩＩ族窒化物半導体、特に窒化ガリウム系（以下、ＧａＮ系）半導体エピタキシャル薄膜等の熱処理方法に関する。また、本発明は、該熱処理方法を適用したＧａＮ系半導体デバイスの製造方法に関する。
【背景技術】
【０００２】
チャネル層にＩＩＩ族窒化物半導体であるＧａＮ系材料を用いた電界効果トランジスタ（ＧａＮ−ＦＥＴ）などでは、素子のアクセス抵抗あるいはオン抵抗を低減するために、ドーパントをイオン注入し、選択的にｎ層を形成することが行われている。イオン注入を行っただけでは、注入されたイオンは活性化されていないので、活性化させるために通常１３００℃に近い温度での活性化アニールを行う必要がある。活性化アニールに際しては、高温で基板２１ＧａＮ系材料２２から窒素が脱離することを防ぐために、アニール保護膜２３を試料トップ面に堆積する手法が一般に採用されている（図２）。
【０００３】
特許文献１では、ＩＩＩ族窒化物半導体の製造方法において窒素もイオン注入する技術が公開されているが、同時に、ＩＩＩ族窒化物半導体の上に保護膜を形成してから熱処理を行う技術も公開されている。ＩＩＩ族窒化物半導体の上に保護膜を形成することにより窒素の脱離を防いでいる。なお、該特許文献では基板は熱安定性にも優れるサファイア基板等が使用されている。
【特許文献１】特開２００２−１７６００４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ＧａＮ系デバイスは、通常サファイア基板等の高価な基板上に形成されるが、近年では、低コスト化のためにＳｉ基板上にＧａＮ系デバイスを形成するための開発が盛んになってきている。しかし、この場合において問題となるのは、Ｓｉ基板は１１００℃付近から昇華をはじめ、更に１４１０℃で融解（融点）してしまうことである（図３）。なお、Ｓｉの蒸気圧Ｐ［ＭＰａ］は近似的に、
Ｐ＝１０A-B/T(K)                      （１）
で与えられる。ここで、Ａ、Ｂは係数であり、Ｓｉの場合それぞれＡ＝１１．９８４、Ｂ＝２２５９２である。Ｔは温度（絶対温度、ケルビン）をあらわす。
【０００５】
しかし、上記特許文献１に記載の方法では、上面にのみ保護膜を形成しているため、Ｓｉ基板の昇華を防ぐことはできない。
【０００６】
したがって、本発明の目的は、Ｓｉ基板上のＧａＮ系半導体層の活性化アニールにおいて、Ｓｉ基板に影響を与えることなく安定に熱処理できる方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る熱処理方法は、
Ｓｉ基板上に窒化ガリウム系半導体層を形成した試料の熱処理方法において、
前記試料の全面を熱処理温度において安定な保護膜で被覆し、熱処理することを特徴とする。
また、本発明に係るＧａＮ系半導体デバイスの製造方法は、
（１）Ｓｉ基板上に窒化ガリウム系半導体層をエピタキシャル形成する工程と、
（２）前記窒化ガリウム系半導体層にイオン注入を行う工程と、
（３）前記窒化ガリウム系半導体層に注入したイオンを活性化する熱処理を行う工程と、
を少なくとも含み、
前記熱処理工程（３）を上記の熱処理方法にて行う製造方法である。
【発明の効果】
【０００８】
上記で説明したように、Ｓｉ基板上にＧａＮ系半導体層を形成した試料の活性化アニール前にその全面を保護膜で覆うことにより、ＧａＮ系半導体からの窒素の脱離を防ぐとともにＳｉ基板の昇華も防ぐことができる。
【０００９】
特に保護膜としてシリコン酸窒化膜Ｓｉ2ＯxＮy（ｘ、ｙの範囲はおよそ０＜ｘ≦１、１＜ｙ＜４）を用いた場合、該シリコン酸窒化膜はＳｉの融点１４１０℃でも昇華しないため、高温度（例えば１４１０℃）でも良好にアニール処理をすることができる。
【００１０】
かくして本発明の熱処理方法は、ＧａＮ系半導体デバイスの製造方法を大幅に進歩させることができ、電力制御用固体能動素子、あるいは高周波用固体能動素子などの発展に大きく寄与する。
【発明を実施するための最良の形態】
【００１１】
本発明者らは、Ｓｉ基板に形成したＧａＮ系半導体の熱処理（アニール処理）方法について鋭意検討を行ったところ、図１に示すように、Ｓｉ基板１１上にＧａＮ系半導体層１２を形成した試料の全面を保護膜１３で覆うことにより、熱処理時にＳｉ基板１１の昇華や融解等の問題が発生しないとこを見出し、本発明に至った。
【００１２】
そこで、本発明に係る熱処理方法は、
Ｓｉ基板上にＧａＮ系半導体層を形成した試料の熱処理方法において、
前記試料の全面を熱処理温度において安定な保護膜で被覆し、熱処理することを特徴とする。
【００１３】
以下、本発明について詳細に説明する。
【００１４】
上述のように、Ｓｉ基板上にＧａＮ等のＧａＮ系半導体層を形成した後、イオン注入が行われる。イオン注入は、例えばＧａＮならば、Ｇａ、Ｎ以外の元素がイオン注入され、例えばＳｉ、Ｇｅ、Ｍｇ、Ｚｎ、Ａｌ又はＩｎ等が注入される。その後、注入したイオンを活性化させるため、熱処理を行う。本発明は、その熱処理の際に、試料の全面を熱処理時の温度で安定な保護膜で被覆してから、熱処理を行うというものである。これにより、Ｓｉ基板の昇華を防ぐことができる。
【００１５】
本発明をより具体的に説明すると、本発明は、Ｓｉ基板の上にＧａＮ系半導体層をエピタキシャル形成する工程と、ＧａＮ系半導体層にイオン注入を行う工程と、Ｓｉ基板上にＧａＮ系半導体層を形成した試料の全面を前記保護膜で被覆する工程と、熱処理を行う工程と、を有す。
【００１６】
熱処理は、アルゴンなどの不活性ガスあるいは、窒素、アンモニアなど試料からの窒素脱離を防げるガスの雰囲気中で行うことが好ましい。また、熱処理温度は、特に限定されるものではないが、例えば１３００℃に近い温度で行われる。
【００１７】
（保護膜）
本発明における保護膜は、熱処理温度において安定な材料で構成される。ここで、「熱処理温度で安定な保護膜」とは、熱処理温度において昇華や融解等が起こらない材料で構成された保護膜を意味する。該保護膜で前記試料の全面を被覆することにより、Ｓｉ基板の昇華、融解等による影響を防ぐことができる。
【００１８】
保護膜を構成する材料としては、熱処理温度において安定な材料であれば特に限定されずに用いることができるが、例えば、シリコン窒化物Ｓｉ3Ｎ4、シリコン酸窒化物ＳｉＯＮ、シリコン酸化物ＳｉＯ2、窒素化合アルミニウムＡｌＮ及びアルミナＡｌ2Ｏ3のうち少なくとも１種を含む材料等が挙げられる。これらの例示した材料のうち、堆積後の加工や除去のしやすさの観点から、シリコン窒化物Ｓｉ3Ｎ4、シリコン酸窒化物ＳｉＯＮ、シリコン酸化物ＳｉＯ2が望ましい。しかし、シリコン酸化膜は１０００℃以上の高温で軟化し始めるので、熱処理温度が高温の場合はシリコン窒化物又はシリコン酸窒化物を用いることが望ましい。
【００１９】
さらに、本発明においては、保護膜の材料としては、シリコン酸窒化物がより好ましく、シリコン酸窒化物Ｓｉ2ＯxＮy（ｘ、ｙの範囲は、およそ０＜ｘ≦１、１＜ｙ＜４）であることが特に好ましい。シリコン酸窒化物からなる膜（以下、シリコン酸窒化膜と略す）は、例えばＣＶＤ法などにて成膜することができる。酸素をほとんど含まないシリコン窒化物からなる膜では、ピンホールが発生しやすい場合があることが知られている。ピンホールが生ずるとそこからＳｉ基板が昇華してしまう場合がある。一方、シリコン酸窒化膜はピンホールが発生し難いため好ましい。ピンホールが発生し難い理由は、特に本発明が限定されるものではないが、シリコン窒化膜は酸素を含むことによってＳｉ−Ｎ、Ｓｉ−Ｏ結合角に自由度が増えて膜中にピンホールが生成しにくくなり、膜のカバレッジ向上が達せられるためである。シリコン酸窒化膜Ｓｉ2ＯxＮyは、酸素の組成ｘがｘ＝１、窒素の組成ｙがｙ＝２のときが化学量論的組成であり、１３００℃付近で熱力学上最も安定なＳｉ2ＯＮ2となる（図４）。
【００２０】
（被覆方法）
本発明において、Ｓｉ基板上にＧａＮ系半導体層を形成した試料の全面を前記保護膜にて被覆する。つまり、試料の上面、下面及び側面に前記保護膜材料を堆積する。なお、構成上、上面はＧａＮ系半導体層の上面であり、下面はＳｉ基板の下面である。
【００２１】
また、上述のように、保護膜としては化学量論的なシリコン酸窒化膜であることが好ましい。このようなシリコン酸窒化膜は、Ｓｉの融点である１４１０℃でも昇華しないため、高温の熱処理においてもＳｉ基板の昇華を防ぐことができる。例えば、Ｓｉ基板上のＧａＮエピウエハを１４１０℃に達する直前の温度まで安定して活性化アニールすることができる。なお、該活性化アニールは、アルゴンなどの不活性ガスあるいは、窒素、アンモニアなど試料からの窒素脱離を防げるガスの雰囲気中で行うことができる。
【００２２】
また、試料の上面と下面とで保護膜の材料が異なっていても良い。例えば、上面をシリコン窒化膜とし、下面をシリコン酸窒化膜とすることができる。試料側面の保護膜は、通常、上面と下面の保護膜の成形時に同時に形成される。しかし、保護膜の形成効率を考慮すると、上面、下面及び側面の全てにおいて同一の保護膜材料を使用することが好ましい。
【００２３】
前記保護膜材料の堆積方法は、公知の方法により行うことができ、例えばプラズマＣＶＤ法や熱ＣＶＤ法を用いることができる。例えばシリコン酸窒化膜Ｓｉ2ＯxＮy（０＜ｘ≦１、１＜ｙ＜４）の堆積方法は、プラズマＣＶＤ法で十分であるが、熱ＣＶＤ法で堆積すれば更に好ましい。
【００２４】
活性化アニール後、フッ酸等を用いることでＧａＮ系半導体層表面の少なくとも一部の保護膜を除去し、オーミック電極を形成することで、ＧａＮ系デバイスを形成することができる。例えば、シリコン酸窒化膜Ｓｉ2ＯxＮy（０＜ｘ≦１、１＜ｙ＜４）の除去を行う必要がある場合には、４０％程度フッ化水素を含有するフッ酸で容易に除去することができる。その後ＧａＮ系半導体層表面を薄く、例えば、フッ素系ガスを用いたプラズマ処理等によりドライエッチングすれば、ＧａＮ系半導体層とオーミック金属とのオーミック接触も確実になる。
【００２５】
また、本発明においては、試料の反りに応じて、下面と上面の保護膜の組成や厚さを調節することによって、アニールによる試料の反りを低減することができる。この保護膜で被覆された試料を１３００℃近くまでアニールすると、Ｓｉ基板上のＧａＮ系半導体エピタキシャル薄膜試料では、アニール中にそのＳｉ基板が熱による塑性変形を生じるため、アニール後、保護膜を除去しても試料には反りの矯正効果が残る。
【００２６】
また、本発明におけるＧａＮ系半導体は、２元半導体である窒化ガリウム（ＧａＮ）と、任意成分としての窒化アルミニウム又は窒化インジウムとの組み合わせとして表現することができる。例えば、ＧａＮ系半導体は、Ｉｎx Ａｌy Ｇａ1-x-y Ｎ（０≦ｘ＜１、０≦ｙ＜１、０≦ｘ＋ｙ＜１）なる化学式において組成比ｘ及びｙをそれぞれの範囲内で変化させたすべての組成の半導体を含むものとすることができる。例えば、ＩｎＧａＮ（ｘ＝０．４、ｙ＝０）やＡｌＧａＮもＧａＮ系半導体に含まれる。更に、本発明では、ＧａＮ系半導体層は単層に限定されず、組成の異なるＧａＮ系半導体層の多層膜を用いてヘテロ接合を形成しても良い。
【実施例】
【００２７】
［実施例１］
３インチのＳｉ基板上に、ＭＯＣＶＤ法にて、ｉ−Ａｌ0.15Ｇａ0.85Ｎ／ｉ−ＧａＮヘテロ接合エピタキシャル膜を成長した。引き続く工程の目合わせマークを形成するため、本試料にレジストでパターニングした後、ドライエッチングによって試料表面にメサ段差を形成した。
【００２８】
試料を有機洗浄した後、試料に選択的にｎ＋層を形成するため、レジストで試料にパターニングした後、傾斜角度７度にて28Ｓｉのイオン注入（加速エネルギー１００ｋｅＶ、ドーズ量３Ｅ１５ｃｍ-2）を行った。
【００２９】
このままでは注入したドーパント28Ｓｉは活性化していないので、活性化アニールを行う必要がある。まず、保護膜を形成するため、試料のレジストを除去した後、試料の上面、下面、及び側面にシリコン酸窒化膜Ｓｉ2ＯxＮy（ｘ、ｙの範囲は、およそ０＜ｘ≦１、１＜ｙ＜４）をプラズマＣＶＤ法で１２０ｎｍ堆積した。なお、本検討ではピンホールは全く生じなかった。
【００３０】
次に、１０００℃以上１３００℃未満の温度（１０００℃、１０５０℃、１１００℃、１１５０℃、１２００℃、１２５０℃の６点）で、窒素雰囲気中で試料に活性化アニール（保持時間：３０秒から５分程度）を施した。
【００３１】
次に、保護膜を除去するため、試料を濃厚なフッ酸（フッ化水素４９％含有）に５分浸し、その後水洗した。
【００３２】
次に、試料にレジストでパターニングした後、塩酸で表面処理を行い、さらに、オーミック金属Ｔｉ／Ａｌ／Ｎｂ／Ａｕを蒸着した。その後試料にリフトオフ処理を施し、さらに８５０℃３０秒のＲＴＡにてアロイ化を行って、オーミック電極を形成した。
【００３３】
さらに、試料にレジストでパターニングし、傾斜角７度で14Ｎイオンを注入（１回目：１００ｋｅＶ、１Ｅ１４ｃｍ-2、２回目：２０ｋｅＶ、１Ｅ１４ｃｍ-2の２段注入）することによってアイソレーションを形成した。レジストを除去した後、ホール測定やＴＬＭパターンによる電気測定にて、試料の特性を評価した。
【００３４】
特性を評価したＴＥＧの断面構造を図５に示した。図５において、５１はＳｉ基板、５２ａはＧａＮ層、５２ｂはＡｌＧａＮ層、５４はオーミック電極を示す。オーミック電極下及び両オーミック電極間にはｎ＋の領域が形成されている。また、図６（ａ）には、シート抵抗の活性化アニール温度依存性を示した。活性化温度を上げるにつれ、シート抵抗は低下し、１２５０℃アニールでは、シート抵抗３５Ω／ｓｑと、良好な値を得た。また、図６（ｂ）には、コンタクト抵抗の活性化アニール温度依存性を示した。活性化温度を上げるにつれ、コンタクト抵抗は低下し、１２５０℃アニール時には、コンタクト抵抗として、０．１５Ω・ｍｍと、良好な値を得た。
【００３５】
一方、従来方法に基づき、試料裏面に保護膜を堆積しなかった試料では、活性化アニール温度が１０００℃以上では、Ｓｉ基板からのＳｉの昇華が激しく、活性化アニールそのものが正常に行えなかった。
【００３６】
［実施例２］
３インチＳｉ基板上に、ＭＯＣＶＤ法にて、ｉ−Ａｌ0.15Ｇａ0.85Ｎ／ｉ−ＧａＮヘテロ接合エピタキシャル膜を成長した。引き続く工程の目合わせマークを形成するため、本試料にレジストでパターニングした後、ドライエッチングによって試料表面にメサ段差を形成した。
【００３７】
試料を有機洗浄した後、試料に選択的にｎ+層を形成するため、レジストで試料にパターニングした後、傾斜角度７度にて28Ｓｉのイオン注入（加速エネルギー１００ｋｅＶ、ドーズ量３Ｅ１５ｃｍ-2）を行った。
【００３８】
このままでは注入したドーパント28Ｓｉは活性化していないので、活性化アニールを行う必要がある。まず、保護膜を形成するため、試料のレジストを除去した後、試料の上面、下面、及び側面にシリコン酸窒化膜Ｓｉ2ＯxＮy（ｘ、ｙの範囲はおよそ０＜ｘ≦１、１＜ｙ＜４）をプラズマＣＶＤ法で１２０ｎｍ堆積した。次に、１０００℃以上１３００℃未満の温度（１０００℃、１０５０℃、１１００℃、１１５０℃、１２００℃、１２５０℃の６点）で窒素雰囲気中で試料に活性化アニール（保持時間：３０秒から５分程度）を施した。
【００３９】
次に、保護膜を除去するため、試料を濃厚なフッ酸（フッ化水素４９％含有）に５分浸し、その後水洗した。
【００４０】
次に、試料にレジストでパターニングした後、塩酸で表面処理を行い、さらに、オーミック金属Ｔｉ／Ａｌ／Ｎｂ／Ａｕを蒸着した。その後試料にリフトオフ処理を施し、さらに８５０℃３０秒のＲＴＡにてアロイ化を行った。
【００４１】
さらに、試料にレジストでパターニングし、傾斜角７度で14Ｎイオンを注入（１回目：１００ｋｅＶ、１Ｅ１４ｃｍ-2、２回目：２０ｋｅＶ、１Ｅ１４ｃｍ-2の２段注入）することによってアイソレーションを形成した。レジストを除去した後、ホール測定やＴＬＭパターンによる電気測定にて、試料の特性を評価した。
【００４２】
試料の物理形状を見ると、ＧａＮ系エピタキシャル層に強い引っ張り応力が働き、試料は凹の反りを示している。例えば、厚さＤがＤ＝６００μｍ、口径ｌがｌ＝３インチのＳｉ基板上に成長したｉ−Ａｌ0.15Ｇａ0.85Ｎ／ｉ−ＧａＮヘテロ接合エピタキシャル膜のエピウエハの反り量δの値は、反りが大きい場合およそδ＝２０μｍである。
【００４３】
上述のようにＳｉ基板及びＩＩＩ族窒化物半導体に反りが発生してしまう場合があるが、本発明においては、保護膜材料やその組成、上面及び下面の膜厚を調整することで、その反りの発生を抑えることができる。以下、この方法について、シリコン酸窒化膜における場合を例に説明する。
【００４４】
プラズマＣＶＤでシリコン酸窒化物を成膜する場合、シリコンに対する窒素や酸素の組成比を調節することができる。そして、形成されるシリコン酸窒化物の組成によって、保護膜に発生する応力の値を制御することができる。図７には、プラズマＣＶＤにおけるシリコン酸窒化膜の成膜において、アルゴンによって３％に希釈したシランガスの流量によって、堆積したシリコン酸窒化膜の単位厚さあたりの引っ張り応力（Ｔｅｎｓｉｌｅ  Ｓｔｒｅｓｓ）がどのように変化するかを示した。ここで、窒素流量は１００ＳＣＣＭ、酸素流量は３ＳＣＣＭにそれぞれ固定で、プラズマ放電中のガス圧は１３３Ｐａに固定している。図７ではアンモニア（ＮＨ3）流量が、３０、４０、５０ＳＣＣＭの場合を示したが、例えば、希釈シランガス流量２４０ＳＣＣＭ、アンモニア流量５０ＳＣＣＭの場合に約３００［ＭＰａ］の引っ張り応力を得ることができることがわかる。
【００４５】
また、膜厚によっても発生する応力が異なってくることもわかっている。これらの特性から次に説明するように、試料の反りを矯正してほぼフラットにするために、保護膜材料の組成や上面及び下面の保護膜の膜厚を設計することができる。試料（保護膜なし）の基板(この場合Si)のヤング率、ポアソン比をそれぞれ、Ｅs、νsとする。試料の上面（ＧａＮ系エピタキシャル層側）又は下面（Ｓｉ基板側）に厚さｄのシリコン酸窒化膜を保護膜として堆積した場合、この保護膜に加わる単位厚さあたりの応力σを見積もると、近似的に、
【数１】
2010016105.tif 000003
（σ：応力、Ｅs：基板のヤング率、νs：基板のポアソン比、ｄ：保護膜の厚さ、Ｄ：Ｓｉ基板厚み、δ：基板の反り量、ｌ：基板口径）
で与えられる（Ｒｅｆ．権田監修：「薄膜作製応用ハンドブック」、ｐｐ．１７２−１７４、（株）エヌ・ティー・エス、１９９５．）。材料の具体的な特性パラメータを式（２）に入力すると、応力σの具体的な値は、保護膜厚さｄ＝１００ｎｍのとき、σ＝３ＧＰａとかなり大きい。しかし、ｄ＝１０００ｎｍのときは、σ＝３００ＭＰａと算出され、ちょうどこの厚さｄのとき、シリコン酸窒化膜の引っ張り応力の値とつりあうことになる。すなわち、試料の上面及び下面に堆積する保護膜の厚さは、下面のほうが上面よりｄ＝１０００ｎｍ厚ければよい。本実施例では、シリコン酸窒化膜を上面に５０ｎｍ堆積し、下面にはそれよりｄ＝１０００ｎｍ厚くして１０５０ｎｍを堆積した。かくして、保護膜の膜厚を最適化し、試料の反りを矯正した。
【００４６】
また、上面及び下面の保護膜の厚さで反りを矯正する方法を説明する図を図８に示す。（Ａ）はＳｉ基板及びＧａＮ半導体層であり、凹状に反りが発生している状態を示している。（Ｂ）（Ａ）の上面及び下面に保護膜を設けた図であり、下面の保護膜の方が厚く設けられている。保護膜としては例えばシリコン酸窒化物である。下面に厚く保護膜を設けたことにより、上面の応力よりも下面の応力が強く、反りが少し矯正されていることがわかる。（Ｃ）は、（Ｂ）の状態からさらに下面の保護膜を厚くした状態である。上面及びＳｉ基板の応力と下面の応力とがつり合っており、反りが矯正されている。なお、図では側面の保護膜は説明の簡略化のため省略されている。
【００４７】
したがって、下面と上面の保護膜の膜厚、あるいは組成を調節することによって、膜応力を調節することができ、試料（ウエハ）の反りを防ぎ、かつ、反りを矯正することができる。
【００４８】
［実施例３］
３インチのＳｉ基板上に、ＭＯＣＶＤ法にて、ｉ−Ａｌ0.15Ｇａ0.85Ｎ／ｉ−ＧａＮヘテロ接合エピタキシャル膜を成長した。引き続く工程の目合わせマークを形成するため、本試料にレジストでパターニングした後、ドライエッチングによって試料表面にメサ段差を形成した。
【００４９】
試料を有機洗浄した後、試料に選択的にｎ＋層を形成するため、レジストで試料にパターニングした後、傾斜角度７度にて28Ｓｉのイオン注入（加速エネルギー１００ｋｅＶ、ドーズ量３Ｅ１５ｃｍ-2）を行った。
【００５０】
このままでは注入したドーパント28Ｓｉは活性化していないので、活性化アニールを行う必要がある。まず、保護膜を形成するため、試料のレジストを除去した後、試料の上面、下面、及び側面にシリコン酸窒化膜Ｓｉ2ＯxＮy（ｘ、ｙの範囲は、およそ０＜ｘ≦１、１＜ｙ＜４）をプラズマＣＶＤ法で１２０ｎｍ堆積した。
【００５１】
次に、１０００℃以上１３００℃未満の温度（１０００℃、１０５０℃、１１００℃、１１５０℃、１２００℃、１２５０℃の６点）で窒素雰囲気中で試料に活性化アニール（保持時間：３０秒から５分程度）を施した。
【００５２】
次に、保護膜を除去するため、試料を濃厚なフッ酸（フッ化水素４９％含有）に５分浸し、その後水洗した。
【００５３】
次に、試料にレジストでパターニングした後、塩酸で表面処理を行い、さらに、オーミック金属Ｔｉ／Ａｌ／Ｎｂ／Ａｕを蒸着した。その後試料にリフトオフ処理を施し、さらに８５０℃３０秒のＲＴＡにてアロイ化を行った。
【００５４】
さらに、試料にレジストでパターニングし、傾斜角７度で14Ｎイオンを注入（１回目：１００ｋｅＶ、１Ｅ１４ｃｍ-2、２回目：２０ｋｅＶ、１Ｅ14ｃｍ-2の２段注入）することによってアイソレーションを形成した。レジストを除去した後、ホール測定やＴＬＭパターンによる電気測定にて、試料の特性を評価した。
【００５５】
試料の電気特性の評価及びＳＩＭＳ分析から、活性化アニール温度が１１００℃以上の場合には、試料表面にＳｉ系の変性層（保護膜由来）の残渣が生ずる場合があることがわかった。
【００５６】
このような場合においても、活性化アニール後に保護膜としてのシリコン酸窒化膜を除去したのち、試料表面にＣＦ4などのフッ素系のガスを用いてドライエッチングなどのプラズマ処理を施せば、試料とオーミック金属とのオーミック接触も良好にとれることが分かった。したがって、アニール後に保護膜の除去が必要な場合はフッ化水素酸（例えば４０％）で容易に除去でき、その後表面を薄くドライエッチすれば試料上のオーミック接触性も良好とすることができる。
【図面の簡単な説明】
【００５７】
【図１】本発明の製造方法を説明するための概略図（Ｓｉ基板及びＩＩＩ族窒化物半導体を保護膜で被覆した構成の断面概略図）である。
【図２】従来の製造方法を説明するための概略図である。
【図３】Ｓｉにおける温度と蒸気圧の関係を表す図である。
【図４】シリコン酸窒化物の熱平衡図である（ＰO2は、酸素の分圧、ＰN2は窒素の分圧、をそれぞれ表す）。
【図５】実施例における評価用ＴＥＧの断面構造を表す概略図である。
【図６】実施例における評価用ＴＥＧの電気特性を表す図である（（ａ）シート抵抗の活性化アニール温度依存性、（ｂ）コンタクト抵抗の活性化アニール温度依存性）。
【図７】プラズマCVDで堆積したシリコン酸窒化膜の引っ張り応力の、(アルゴンで３％に希釈した)シランガス流量依存性を示す図である。
【図８】上面及び下面の膜厚の制御で反りを矯正する方法の説明図である。（Ａ）Ｓｉ基板及びＧａＮ半導体層である。（Ｂ）（Ａ）の上面及び下面に保護膜を設けた図である。（Ｃ）（Ｂ）の下面にさらに保護膜を設けた図である。
【符号の説明】
【００５８】
１１    Ｓｉ基板
１２    ＧａＮ半導体層
１３    保護膜
５１    Ｓｉ基板
５２ａ  ＧａＮ層
５２ｂ  ＡｌＧａＮ層
５４    オーミック電極
８１    Ｓｉ基板
８２    ＧａＮ半導体層
８３    保護膜（上面）
８４    保護膜（下面）
【図１】
2010016105.tif 000004
【図２】
2010016105.tif 000005
【図３】
2010016105.tif 000006
【図４】
2010016105.tif 000007
【図５】
2010016105.tif 000008
【図６】
2010016105.tif 000009
【図７】
2010016105.tif 000010
【図８】
2010016105.tif 000011