(57)【要約】【課題】面積の増加を抑えた上で、組み合わせ回路の観測性を高めることができるスキャンテスト回路を提供する。【解決手段】スキャンテスト回路は、組み合わせ回路と、前記組み合わせ回路を介して縦続接続されているスキャンフリップフロップと、前記組み合わせ回路を介さずに、少なくとも一箇所の前記スキャンフリップフロップとその後段の前記組み合わせ回路との間に挿入接続されているフリップフロップと、を備え、制御信号に応じて通常動作とシフト動作とキャプチャ動作とを行い、前記キャプチャ動作時に、所定の観測対象回路における観測データを前記フリップフロップに入力し、前記シフト動作時と前記通常動作時に、前記フリップフロップの前段の回路の出力データを前記フリップフロップに入力する、セレクタを備える。【選択図】図４
2010223672.tif 000002
【特許請求の範囲】
【請求項１】
組み合わせ回路と、前記組み合わせ回路を介して縦続接続されているスキャンフリップフロップと、前記組み合わせ回路を介さずに、少なくとも一箇所の前記スキャンフリップフロップとその後段の前記組み合わせ回路との間に挿入接続されているフリップフロップと、を備え、制御信号に応じて通常動作とシフト動作とキャプチャ動作とを行う、スキャンテスト回路であって、
前記キャプチャ動作時に、所定の観測対象回路における観測データを前記フリップフロップに入力し、
前記シフト動作時と前記通常動作時に、前記フリップフロップの前段の回路の出力データを前記フリップフロップに入力する、
セレクタを備えることを特徴とする、スキャンテスト回路。
【請求項２】
前記スキャンフリップフロップは、
前記通常動作時と前記キャプチャ動作時に、その前段の前記組み合わせ回路の出力データをクロックに応じて取り込み、出力し、
前記シフト動作時に、その前段の前記スキャンフリップフロップ又は前記フリップフロップの出力データを前記クロックに応じて取り込み、出力し、
前記フリップフロップは、
前記通常動作時と前記シフト動作時に、その前段の回路の出力データを前記クロックに応じて取り込み、出力し、
前記キャプチャ動作時に、前記観測データを前記クロックに応じて取り込み、出力する、
ことを特徴とする、請求項１に記載のスキャンテスト回路。
【請求項３】
前記観測対象回路は、前記組み合わせ回路の何れかであることを特徴とする、請求項１又は請求項２に記載のスキャンテスト回路。
【請求項４】
前記観測対象回路の出力データが入力される論理回路を備え、
前記論理回路の出力データは、前記シフト動作時と前記キャプチャ動作時において一定値に固定されることを特徴とする、請求項１又は請求項２に記載のスキャンテスト回路。
【請求項５】
前記フリップフロップは、フリップフロップとして機能する前記スキャンフリップフロップを用いて構成されていることを特徴とする、請求項１から請求項４の何れかに記載のスキャンテスト回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スキャンテスト回路に関する。
【背景技術】
【０００２】
現在、大規模集積回路（以下ＬＳＩと称す）のテストの一つとしてスキャンテストが行われている。スキャンテストは、ＬＳＩの回路内にテスト回路を組み込んだスキャンテスト回路を使用して、次の様に行われる。即ち、ＬＳＩ内部の各組み合わせ回路に設定する内部データを外部入力端子から時系列的に入力して、入力されたデータに応じて各組み合わせ回路から出力されるデータをＬＳＩの外部出力端子から時系列的に出力させ、期待値と比較する。従って、各組み合わせ回路の良否を効率良くテストすることが出来る。
【０００３】
一般的に、ＬＳＩには複雑な組み合わせ回路と簡単な組み合わせ回路とが混在している。複雑な組み合わせ回路の故障検出率を向上させるためには、複雑な組み合わせ回路に同時に入力する複数のデータの組み合わせを順次変更して、各組み合わせの入力データに対応する各出力データと期待値とを比較する必要がある。そのため、一連のキャプチャ動作とシフト動作とを、複雑な組み合わせ回路への入力データの組み合わせ数だけ反復する必要があり、長いテスト時間を要していた。その結果、複雑な組み合わせ回路のテスト時間がＬＳＩ全体のテスト時間に大きな影響を与えていた。
【０００４】
複雑な組み合わせ回路の観測性を高めることにより、故障検出率を維持した上でテスト時間を短縮できる。観測性を高めるとは、ＬＳＩの外部から観測できなかったデータを観測できるようにすることを表す。
【０００５】
一方、スキャンテスト回路に組み込まれていなかった組み合わせ回路をスキャンテスト回路に組み込み、観測性を高めることにより、ＬＳＩの故障検出率を向上できる。
【０００６】
しかし、観測性を高めるためには、スキャンテスト専用のフリップフロップを追加することによってデータを観測できるようにする必要があるため、面積が増加していた。
【０００７】
なお、スキャンテスト回路は、例えば、特許文献１に記載される回路が知られている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００４−２７９２６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、面積の増加を抑えた上で、組み合わせ回路の観測性を高めることができるスキャンテスト回路を提供することにある。
【課題を解決するための手段】
【００１０】
本願発明の一態様によれば、組み合わせ回路と、前記組み合わせ回路を介して縦続接続されているスキャンフリップフロップと、前記組み合わせ回路を介さずに、少なくとも一箇所の前記スキャンフリップフロップとその後段の前記組み合わせ回路との間に挿入接続されているフリップフロップと、を備え、切り替え信号に応じて通常動作とシフト動作とキャプチャ動作とを行う、スキャンテスト回路であって、前記キャプチャ動作時に、所定の観測対象回路における観測データを前記フリップフロップに入力し、前記シフト動作時と前記通常動作時に、前記フリップフロップの前段の回路の出力データを前記フリップフロップに入力する、セレクタを備えることを特徴とする、スキャンテスト回路が提供される。
【発明の効果】
【００１１】
本発明によれば、面積の増加を抑え、組み合わせ回路の観測性を高めることができる。
【図面の簡単な説明】
【００１２】
【図１】スキャンテストを前提として同期設計を行った回路を示す回路図である。
【図２】第１の比較例のスキャンテスト回路の回路図である。
【図３】第２の比較例のスキャンテスト回路の回路図である。
【図４】本発明の第１の実施形態に係るスキャンテスト回路の回路図である。
【図５】本発明の第２の実施形態に係るスキャンテスト回路の回路図である。
【図６】本発明の第３の実施形態に係るスキャンテスト回路の回路図である。
【発明を実施するための形態】
【００１３】
本発明の実施形態の説明に先立ち、発明者らが知得するスキャンテスト回路について説明する。
【００１４】
一般に、スキャンテスト回路は、所定の機能を有する様に設計した回路を、設計ツールを使用してスキャンテストに対応する様に変更して得られる。この点について、図１，２を参照して説明する。
【００１５】
図１は、スキャンテストを前提として同期設計を行った回路を示す回路図である。この回路は、フリップフロップを縦続接続して、前後のフリップフロップの間、又はフリップフロップと外部入出力端子（図示せず）との間に組み合わせ回路を挿入接続した設計となっている。同図は、この回路の一部を示す。
【００１６】
具体的には、前段のフリップフロップ（図示せず）からのデータＩＮ１が、組み合わせ回路Ｃ１に入力される。組み合わせ回路Ｃ１の出力データはフリップフロップＦＦ１のＤ端子に入力される。フリップフロップＦＦ１の出力データはフリップフロップＦＦ２のＤ端子に入力される。フリップフロップＦＦ２の出力データは組み合わせ回路Ｃ２に入力される。組み合わせ回路Ｃ２の出力データはフリップフロップＦＦ３のＤ端子に入力される。フリップフロップＦＦ３の出力データＯＵＴ１は後段のフリップフロップ又は組み合わせ回路（図示せず）に入力される。
【００１７】
また、前段のフリップフロップ（図示せず）からのデータＩＮ２が、組み合わせ回路Ｃ３に入力される。組み合わせ回路Ｃ３の出力データはフリップフロップＦＦ４のＤ端子に入力される。フリップフロップＦＦ４の出力データは複雑な組み合わせ回路Ｃ４に入力される。複雑な組み合わせ回路Ｃ４の出力データはフリップフロップＦＦ５のＤ端子に入力される。フリップフロップＦＦ５の出力データは組み合わせ回路Ｃ５に入力される。組み合わせ回路Ｃ５の出力データはフリップフロップＦＦ６のＤ端子に入力される。フリップフロップＦＦ６の出力データＯＵＴ２は後段のフリップフロップ又は組み合わせ回路（図示せず）に入力される。
【００１８】
各フリップフロップＦＦ１〜ＦＦ６にはクロック信号が入力される。また、フリップフロップＦＦ１，ＦＦ２はシフトレジスタＳＲを構成する。シフトレジスタＳＲは、フリップフロップＦＦ１，ＦＦ２間に組み合わせ回路を有していない。
【００１９】
次に、設計ツールを使用して、図１の回路をスキャンテストに対応した回路に変更した一例について説明する。
【００２０】
図２は、第１の比較例のスキャンテスト回路の回路図である。図１の回路における各々のフリップフロップＦＦ１，ＦＦ３〜ＦＦ６は、スキャンフリップフロップＳＦＦ１，ＳＦＦ３〜ＳＦＦ６に変更されている。フリップフロップＦＦ２は変更されていない。各スキャンフリップフロップＳＦＦ１，ＳＦＦ３〜ＳＦＦ６の端子ＴＥ同士は接続されて、シフトイネーブル信号（Ｓｈｉｆｔ  Ｅｎａｂｌｅ：制御信号）が入力されている。スキャンフリップフロップＳＦＦ１の入力端子ＴＩには、前段のスキャンフリップフロップ（図示せず）からのデータＩＮ１２が入力される。スキャンフリップフロップＳＦＦ３は、入力端子ＴＩが前段のフリップフロップＦＦ２の出力端子Ｑに接続され、出力端子ＳＯからのデータＯＵＴ１２が後段の回路（図示せず）に入力される。スキャンフリップフロップＳＦＦ４の入力端子ＴＩには、前段のスキャンフリップフロップ（図示せず）からのデータＩＮ２２が入力される。スキャンフリップフロップＳＦＦ５は、入力端子ＴＩが前段のスキャンフリップフロップＳＦＦ４の出力端子ＳＯに接続される。スキャンフリップフロップＳＦＦ６は、入力端子ＴＩが前段のスキャンフリップフロップＳＦＦ５の出力端子ＳＯに接続され、出力端子ＳＯからのデータＯＵＴ２２が後段の回路（図示せず）に入力される。同図には、このようにして構成された２つのスキャンチェーンが示されている。その他の回路構成は、図１の回路と同一であるため、同一の要素に同一の符号を付して説明を省略する。
【００２１】
つまり、このスキャンテスト回路は、組み合わせ回路Ｃ１，Ｃ２を介して縦続接続されているスキャンフリップフロップＳＦＦ１，ＳＦＦ３と、組み合わせ回路Ｃ１，Ｃ２を介さずに、スキャンフリップフロップＳＦＦ１とその後段の組み合わせ回路Ｃ２との間に挿入接続されているフリップフロップＦＦ２と、を備える。
【００２２】
なお、一般に複雑な組み合わせ回路Ｃ４は複数の入力端子と複数の出力端子を備え、複数の入力端子に入力するデータの組み合わせを順次変更してスキャンテストする。しかし、ここでは、説明を明確化するため１つの入力端子と１つの出力端子のみを図示している。
【００２３】
スキャンフリップフロップＳＦＦ１，ＳＦＦ３〜ＳＦＦ６は、シフトイネーブル信号がローの時にクロックに応じて入力端子Ｄのデータを取り込んで出力端子Ｑ，ＳＯから出力し、シフトイネーブル信号がハイの時にクロックに応じて入力端子ＴＩのデータを取り込んで出力端子Ｑ，ＳＯから出力する。
【００２４】
つまり、このスキャンテスト回路は、通常動作時には、シフトイネーブル信号をローにして図１の回路と等価に動作する。また、スキャンテスト時には、シフトイネーブル信号をローにしてキャプチャ動作し、ハイにしてシフト動作する。
【００２５】
キャプチャ動作においては、通常動作時と同様に、各スキャンフリップフロップＳＦＦ１，ＳＦＦ３〜ＳＦＦ６は、それぞれの前段の各組み合わせ回路Ｃ１〜Ｃ５の出力データをクロックに応じて取り込み、出力する。シフト動作においては、各スキャンフリップフロップＳＦＦ１，ＳＦＦ３〜ＳＦＦ６は、それぞれの前段のスキャンフリップフロップＳＦＦ１，ＳＦＦ４，ＳＦＦ５又はフリップフロップＦＦ２の出力データをクロックに応じて取り込み、出力する。このシフト動作を繰り返し、キャプチャ動作において取り込まれたデータを次々にシフトして外部出力端子から取り出す。全てのデータを外部出力端子から取り出すためには、スキャンチェーンにおけるフリップフロップの段数に相当する数のクロックを入力する必要があるため、シフト動作はキャプチャ動作よりも長い時間を要する。
【００２６】
ここで、図１の様にフリップフロップＦＦ１，ＦＦ２間に組み合わせ回路を有していないシフトレジスタＳＲが存在する場合、設計ツールによる変更処理において、シフトレジスタＳＲにおける後段のフリップフロップＦＦ２はスキャンフリップフロップに変更されない。又は、一旦スキャンフリップフロップに変更された後、再度フリップフロップＦＦ２に変更される。
【００２７】
その理由は、フリップフロップＦＦ２がキャプチャ動作とシフト動作において同じデータ（スキャンフリップフロップＳＦ１の出力データ）を取り込むため、面積がフリップフロップよりも大きいスキャンフリップフロップを使用する必要がないからである。
【００２８】
即ち、このフリップフロップＦＦ２がキャプチャ動作において取り込むデータは、他のスキャンフリップフロップＳＦＦ１，ＳＦＦ３〜ＳＦＦ６とは異なり、組み合わせ回路の状態を反映していない。そのため、このフリップフロップＦＦ２は組み合わせ回路のテストに関しては有効に利用されていない。一般にスキャンテスト回路は複数のシフトレジスタを備えるため、そのシフトレジスタを構成している複数のフリップフロップが有効に利用されていない。
【００２９】
一方、スキャンテスト回路に変更するための設計ツールとして、上述の説明とは機能が異なり、全てのフリップフロップをスキャンフリップフロップに変更するものが使用されることもある。
【００３０】
次に、このような設計ツールを使用して、図１の回路をスキャンテストに対応した回路に変更した一例について説明する。
【００３１】
図３は、第２の比較例のスキャンテスト回路の回路図である。図２の第１の比較例のスキャンテスト回路と同一の構成要素には同一符号を付し、説明を省略する。
【００３２】
図３に示す様に、図１のシフトレジスタＳＲを構成する後段のフリップフロップＦＦ２はスキャンフリップフロップＳＦＦ２に変更されている。スキャンフリップフロップＳＦＦ２の端子ＴＥは接地され、入力端子ＴＩは出力端子Ｑに接続されている。この接続により、スキャンフリップフロップＳＦＦ２はフリップフロップＦＦ２と同様に動作する。即ち、このスキャンテスト回路は、図２の回路と同様に動作する。
【００３３】
以下に、図面を参照して本発明の実施形態について説明する。これらの実施形態は、本発明を限定するものではない。
【００３４】
（第１の実施形態）
図４を参照して、本発明の第１の実施形態について説明する。本実施形態は、キャプチャ動作時に、観測対象回路としての組み合わせ回路の内部データを、スキャンチェーンにおけるシフトレジスタの後段のフリップフロップに取り込める様にしたことを特徴の１つとする。
【００３５】
図４は、第１の実施形態に係るスキャンテスト回路の回路図である。この回路は、図２の回路に、次の構成を更に備える。セレクタＳは、一方の入力端子“０”が複雑な組み合わせ回路Ｃ４の中間点に接続され、他方の入力端子“１”がスキャンフリップフロップＳＦ１の出力端子Ｑに接続され、出力端子がフリップフロップＦＦ２の入力端子Ｄに接続されている。ＯＲ回路４０は、一方の入力端子にシフトイネーブル信号が入力され、他方の反転入力端子にスキャンモード信号（Ｓｃａｎ  Ｍｏｄｅ）が入力され、出力端子がセレクタＳの制御端子に接続されている。その他の回路構成は、図２のスキャンテスト回路と同一であるため、同一の要素に同一の符号を付して説明を省略する。
【００３６】
スキャンモード信号は、スキャンテスト時にハイに設定され、スキャンテスト時以外（つまり、通常動作時とスキャンテスト以外のテスト時）にローに設定される信号である。
【００３７】
スキャンモード信号がローの時（通常動作時）、セレクタＳは、シフトイネーブル信号に依存せず、入力端子“１”のデータをフリップフロップＦＦ２に出力する。
【００３８】
スキャンモード信号がハイ且つシフトイネーブル信号がローの時（キャプチャ動作時）、セレクタＳは入力端子“０”のデータをフリップフロップＦＦ２に出力する。
【００３９】
スキャンモード信号がハイ且つシフトイネーブル信号がハイの時（シフト動作時）、セレクタＳは入力端子“１”のデータをフリップフロップＦＦ２に出力する。
【００４０】
これにより、シフトレジスタＳＲにおける後段のフリップフロップＦＦ２は、キャプチャ動作時に、複雑な組み合わせ回路Ｃ４（観測対象回路）の中間点のデータ（観測データ）をクロックに応じて取り込める。即ち、セレクタＳを使用して、キャプチャ動作においてフリップフロップＦＦ２が観測する位置を変更し、複雑な組み合わせ回路Ｃ４の中間点のデータを観測できる。
【００４１】
通常動作時とシフト動作時においては、フリップフロップＦＦ２は、その前段の回路であるスキャンフリップフロップＳＦＦ１の出力データをクロックに応じて取り込むので、このスキャンテスト回路は図２の回路と同様に動作する。
【００４２】
この様に、本実施形態によれば、キャプチャ動作時に、入力端子が組み合わせ回路に接続されていない、シフトレジスタＳＲにおける後段のフリップフロップＦＦ２に複雑な組み合わせ回路Ｃ４の内部データを取り込める様にしたので、この内部データをスキャンテストにより観測できる。つまり、観測性を高められる。これにより、図２の回路と同等な故障検出率を維持した上で、組み合わせ回路Ｃ４に入力するデータの組み合わせ数を減らせる。そのため、キャプチャ動作と、テスト時間の大部分を占めるシフト動作との回数を減らせるため、テスト時間を短縮できる。
【００４３】
また、組み合わせ回路のテストに有効に利用されていなかったフリップフロップＦＦ２を内部データの観測に使用する様にしたので、内部データの観測のためにスキャンテスト専用のフリップフロップを新たに追加する必要がない。そのため、面積の増加を抑えられる。
【００４４】
なお、セレクタＳの配置は、設計ツールを使用して、図２の様なスキャンチェーンを構成した際に行える。例えば、設計ツールを使用して、ＬＳＩ内で最も遅延時間が長い組み合わせ回路Ｃ４を検索して、その組み合わせ回路Ｃ４内の任意のノードを指定して、セレクタＳの入力端子“０”と接続する様にすれば良い。
【００４５】
（第２の実施形態）
図５を参照して、本発明の第２の実施形態について説明する。本実施形態は、フリップフロップが全てスキャンフリップフロップに変更される設計ツールを使用して得られたスキャンテスト回路に関する。つまり、シフトレジスタにおける後段のフリップフロップがスキャンフリップフロップである点が第１の実施形態と異なる。
【００４６】
図５は、第２の実施形態に係るスキャンテスト回路の回路図である。この回路は、図４のスキャンテスト回路におけるフリップフロップＦＦ２の代わりに、フリップフロップとして機能するスキャンフリップフロップＳＦＦ２を備える。その他の回路構成は、図４のスキャンテスト回路と同一であるため、同一の要素に同一の符号を付して説明を省略する。
【００４７】
本実施形態によれば、全てのフリップフロップがスキャンフリップフロップに変更される設計ツールを使用した場合であっても、セレクタＳを使用してスキャンフリップフロップＳＦＦ２に入力されるデータを選択することにより、第１の実施形態と同様の効果を得られる。つまり、設計ツールの機能に依存せずに、観測性を高め、テスト時間を短縮できる。
【００４８】
（第３の実施形態）
図６を参照して、本発明の第３の実施形態について説明する。本実施形態は、スキャンテスト回路に組み込まれていなかった組み合わせ回路をスキャンテスト回路に組み込んだ場合に関する。
【００４９】
スキャンテスト実行時に、制御信号を一定値に固定しなければならない回路がある。この様な回路の一例として、前段のフリップフロップの出力データに基づいて制御される電源回路がある。この場合、スキャンテスト中に、前段のフリップフロップの出力データによらず、電源回路に入力される制御信号を一定値に固定する。本実施形態では、一例として、この様な電源回路を備えるスキャンテスト回路について説明する。
【００５０】
図６は、第３の実施形態に係るスキャンテスト回路の回路図である。電源制御回路６０は、前段の回路（図示せず）からのデータＩＮ３，ＩＮ１３を入力端子Ｄ，ＴＩに入力するスキャンフリップフロップＳＦＦ７と、スキャンフリップフロップＳＦＦ７の出力端子Ｑからの出力データを入力する組み合わせ回路Ｃ６と、組み合わせ回路Ｃ６の出力データＴ（観測データ）及びスキャンモード信号を入力する論理回路６１と、を備える。ここでは、論理回路６１はＯＲ回路である。スキャンフリップフロップＳＦＦ７は、スキャンテスト時のシフト動作によって、前段の回路等を介して所定のデータが入力される。論理回路６１の出力データは、電源回路７０の入力端子Ｄｉｎに入力される。
【００５１】
電源回路７０は、入力端子Ｄｉｎにハイのデータが入力された場合にオンして出力電圧ＯＵＴを出力し、ローのデータが入力された場合にオフする。
【００５２】
出力電圧ＯＵＴは、スキャンテスト中にも他の回路（図示せず）で使用される場合がある。そのため、電源回路７０はスキャンテスト中に出力電圧ＯＵＴを出力している必要がある。そこで、論理回路６１により、スキャンモード信号がハイの時（つまりシフト動作時とキャプチャ動作時）に、入力端子Ｄｉｎに入力されるデータはハイに固定される。
【００５３】
また、出力データＴは、スキャンフリップフロップＳＦＦ１とフリップフロップＦＦ２との間に挿入接続されているセレクタＳの入力端子“０”に入力される。その他の回路構成は、図４のスキャンテスト回路の一部と同一であるため、同一の要素に同一の符号を付して説明を省略する。
【００５４】
この様な構成により、出力データＴは、スキャンテスト時のキャプチャ動作によってフリップフロップＦＦ２に取り込まれ、シフト動作によってスキャンフリップフロップＳＦＦ３等を介して外部出力端子から出力され、観測できる。
【００５５】
以上の様に、本実施形態によれば、観測対象回路としての組み合わせ回路Ｃ６の出力データＴを、シフトレジスタＳＲにおける後段のフリップフロップＦＦ２に入力するようにしたので、スキャンテスト専用のフリップフロップを新たに追加せずに出力データＴを観測できる。従って、面積の増加を抑えた上で、観測性を高め、故障検出率を向上できる。また、スキャンチェーンにおけるフリップフロップの段数が変わらないため、シフト動作に要する時間も増加しない。従って、テスト時間の増加も抑えられる。
【００５６】
なお、本実施形態においては、論理回路６１としてＯＲ回路を用いた一例について説明したが、その他の回路を用いても良い。例えば、論理回路６１としてＮＯＲ回路を用いると、スキャンテスト時において、電源回路７０の入力端子Ｄｉｎに入力されるデータをローに固定して、電源回路７０の動作を停止させる事ができる。これは、次の様な場合に適用できる。スキャンテスト実行時には、スキャンテスト対象のフリップフロップ全てが動作するため、通常動作時よりも消費電流が多くなりやすい。そこで、外部のテスト装置などへの電流負荷を減らすため、上述の構成を用いて、電流を消費するスキャン非対象ブロック（アナログ回路など、ここでは電源回路７０）の動作を停止させる。
【００５７】
以上、本発明の実施形態を詳述してきたが、具体的な構成は上記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々に変形して実施することができる。
【００５８】
例えば、シフトレジスタＳＲは複数のフリップフロップを縦続接続して構成されていても良い。また、シフトレジスタＳＲはスキャンテスト回路内の複数箇所に設けられていても良い。これらの場合、各フリップフロップの入力にセレクタを設け、各セレクタに複数の観測対象回路のデータを入力することで、複数のデータを観測できる。従って、面積の増加を抑えた上で、観測性をより高めることができる。
【００５９】
また、第２の実施形態におけるセレクタＳの入力端子“０”に、第３の実施形態における組み合わせ回路Ｃ６の出力データＴを入力しても良い。
【符号の説明】
【００６０】
ＳＦＦ１〜ＳＦＦ７  スキャンフリップフロップ
ＦＦ２  フリップフロップ
Ｓ  セレクタ
ＳＲ  シフトレジスタ
Ｃ１〜Ｃ６  組み合わせ回路
４０  ＯＲ回路
６０  電源制御回路
６１  論理回路（ＯＲ回路）
７０  電源回路
【図１】
2010223672.tif 000003
【図２】
2010223672.tif 000004
【図３】
2010223672.tif 000005
【図４】
2010223672.tif 000006
【図５】
2010223672.tif 000007
【図６】
2010223672.tif 000008