(57)【要約】【課題】  デジタル位相変調に用いる位相回転演算を従来の半分以下の時間で行うことができる位相回転演算方法に関するものである。【解決手段】  デジタル信号処理装置が、デジタル変調処理に用いる複素数を所定の式に置換して２乗演算を行う置換演算部と、２乗演算の回数を制御する演算制御部とを有し、デジタル信号処理装置において動作するソフトウェアが、入力データである複素数に掛かる乗数を、底を２とする指数に展開するステップと、入力データである複素数の２乗演算を行うステップと、２乗演算の結果を、所定の複素数に置換するステップと、上記置換された式を入力データとして２乗演算を行うステップと、２条演算ステップと置換ステップが上記指数から１を減じた回数だけ繰り返されるように制御するステップと、を有する位相回転演算方法による。【選択図】図２
2010093481.tif 000002
【特許請求の範囲】
【請求項１】
デジタル信号処理装置を用いたデジタル位相変調における位相回転演算方法であって、
上記デジタル信号処理装置が、デジタル変調処理に用いる複素数を所定の式に置換して２乗演算を行う置換演算部と、前記２乗演算の回数を制御する演算制御部とを有し、
上記デジタル信号処理装置において動作するソフトウェアが、
入力データである複素数に掛かる乗数を、底を２とする指数に展開するステップと、
入力データである複素数の２乗演算を行うステップと、
上記２乗演算の結果を所定の複素数に置換するステップと、
上記置換された式を入力データとして２乗演算を行うステップと、
上記２条演算ステップと置換ステップが上記指数から１を減じた回数だけ繰り返されるように制御するステップと、を有することを特徴とする位相回転演算方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル位相変調における位相回転演算方法に関するものであって、詳しくは、従来の半分以下の時間で演算をすることができる位相回転演算方法に関するものである。
【背景技術】
【０００２】
デジタル位相変調の変調・復調処理はデジタル信号処理装置（以下「ＤＳＰ」）と、これによって動作するソフトウェアを用いて実行される。このデジタル位相変調処理において、デジタルデータの位相θからｎθ（ｎは整数）を求めるとき、複素掛け算により位相回転演算処理が行われる（例えば特許文献１を参照）。
【０００３】
例えば、デジタルデータとして「ｘ＋ｊ×ｙ＝ｅｊθ」（ｊは虚数単位）が与えられたとき、８θに相当するデータを得るには、「（ｅｊθ）８」を行うことになる。すなわち、位相回転演算とは複素数を所定の回数だけ乗じる、演算を行うことである。ここで「（ｅｊθ）８」は、上記のデータ（ｘ＋ｊ×ｙ）を８回乗じる演算であるので、式を展開すると、「（ｘ＋ｊ×ｙ）×（ｘ＋ｊ×ｙ）×（ｘ＋ｊ×ｙ）×（ｘ＋ｊ×ｙ）×（ｘ＋ｊ×ｙ）×（ｘ＋ｊ×ｙ）×（ｘ＋ｊ×ｙ）×（ｘ＋ｊ×ｙ）」となる。つまり、（ｅｊθ）８を求めるには、（ｘ＋ｊ×ｙ）を７回掛ける演算（７回の複素掛け算）をすることになる。
【０００４】
１回の複素掛け算「（ｘ＋ｊ×ｙ）×（ｘ＋ｊ×ｙ）」に着目すると、加減算が２回、乗算が４回行われている。そうすると、上記の７回の複素掛け算を行うには、加減算が１４回、乗算が２８回行うことが必要になる。一般に、ＤＳＰにおいて行う演算処理では、乗算を行うときにかかる負荷が加減算を行うときにかかる負荷の約１０倍であるので、乗算を１回行うことは、加減算を約１０回行うことに等しい演算時間を要する。すなわち、乗算は加減算に比べて１０倍の演算負荷がかかる。従って、上記のように「（ｅｊθ）８」をおこなうときには、７回の複素掛け算を行うために、加減算処理にすると約２９４回の演算処理を行うことに等しいといえる。このような多量の演算を高速に処理するには、より高速な演算処理を行うことができるＤＳＰを用いればよい。しかし、高速な演算処理を行うことができるＤＳＰは、その分、クロックが高速であるから消費電力が高く、また、高価である。そこで、出願人は、従来と同等の処理性能を有するＤＳＰを用いて、より高速に位相回転演算を行う方法を研究し、本発明を創作するに至った。その過程において、位相回転演算の高速化に着目した先行技術文献の調査も行ったが、そのような文献は発見できなかった。
【０００５】
【特許文献１】特開平０８−１６３１９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上記課題を鑑みてなされたもので、位相回転演算方法において、複素掛け算の乗算回数を実質的に減らすことで、従来と同様の結果を高速に得ることができる位相回転演算方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、デジタル信号処理装置を用いたデジタル位相変調処理における位相回転演算方法であって、上記デジタル信号処理装置が、デジタル変調処理に用いる複素数を所定の式に置換して２乗演算を行う置換演算部と、前記２乗演算の回数を制御する演算制御部とを有し、上記デジタル信号処理装置において動作するソフトウェアが、入力データである複素数に掛かる乗数を、底を２とする指数に展開するステップと、入力データである複素数の２乗演算を行うステップと、上記２乗演算の結果を、所定の複素数に置換するステップと、上記置換された式を入力データとして２乗演算を行うステップと、上記２条演算ステップと置換ステップが上記指数から１を減じた回数だけ繰り返されるように制御するステップと、を有することを主な特徴とする。
【発明の効果】
【０００８】
本発明によれば、位相回転演算にかかる時間を従来の半分以下にしつつ、同様の演算結果をえることができるので、安価なＤＳＰであっても従来よりも高速な演算処理を行うことができる。また、演算に用いるＤＳＰの消費電力を軽減し、経済的に有利な演算処理を行うことができるようになる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明に係る位相回転演算方法の実施形態の例について、図を用いて説明する。図１は、本発明の実施に用いるデジタル信号処理装置（ＤＳＰ）の機能構成の例を示すブロック図である。図１において、ＤＳＰ１０は、置換演算部１１、演算制御部１２を有してなる。これら置換演算部１１及び演算制御部１２は図示しないＲＯＭに記憶されているソフトウェアと、図示しないデータバスやレジスタなどのハードウェア構成によって実現される機能である。図１は、本発明の特徴を説明することに必要な機能のみを記載し、その他は、記載を省略している。
【００１０】
置換演算部１１は、位相回転演算に用いる複素掛け算処理を効率的に行うために、演算式を展開して最適な演算ステップを生成する。演算制御部１２は、置換演算部１１が生成した演算ステップの流れを制御する。
【００１１】
次に、本発明に係る位相回転演算方法を、上記ＤＳＰ１０によって実施するときに用いるソフトウェアの処理の流れについて図２のフローチャートを用いて説明する。図２において各処理ステップは、Ｓ１、Ｓ２・・・のように表す。ここでは、入力データが「ｘ＋ｊ×ｙ＝ｅｊθ（ｊは虚数単位）」であって、このデータにおける８θを算出する例を用いて説明する。
８θを求める演算式は、「ｅｊ８θ」すなわち「（ｘ＋ｊ×ｙ）θ」となる。
【００１２】
まず、上記演算式における指数を変数ａに格納する。ここで、変数ａには「８」が格納されることになる（Ｓ１）。
次に、変数ａに格納された値（８）になる、底を２としたときの指数を変数ｍに格納する。「８」は底を２とすると「２３」であらわされるので、変数ｍには「３」が格納される（Ｓ２）。
次に、演算のループ制御をするための変数ｎにゼロを格納して初期化する（Ｓ３）。
【００１３】
次に、入力データに対する２乗演算を行う。ここでは、（ｘ＋ｊ×ｙ）×（ｘ＋ｊ×ｙ）を行うことになるので、（ｘ２−ｙ２）＋ｊ×２ｘｙ（式１）が算出される（Ｓ４）。
次に、変数ｎの値と変数ｍの値から１を減じた値を比較して、変数ｎが変数ｍから１を減じた値以上であるか否かを判定する（Ｓ５）。ここでは、変数ｎの値は「０」、変数ｍの値から１を減じた値は「２」であるので、処理はＳ６に移行する（Ｓ５のＹ）。
次に、Ｓ４で算出された式１における（ｘ２−ｙ２）部分をｘｎ＋１すなわちｘ１に置換し、２ｘｙをｙｎ＋１すなわちｙ１に置換した式を生成する（Ｓ６、Ｓ７）。つまり、Ｓ７において「（ｘ１２−ｙ１２）＋ｊ×２ｘ１ｙ１」（式２）が生成されることになる。
【００１４】
次に、変数ｎの値に１を加えた値を新たな変数ｎの値として格納し、処理はＳ４に戻る（Ｓ８）。従って、Ｓ４において式２の２乗を算出することになる。その後、Ｓ５において上記と同様の判定処理を行う。ここでは、変数ｎの値は「１」であるから、処理はＳ６に移行する（Ｓ５のＹ）。Ｓ６において、式２における（ｘ１２−ｙ１２）をｘｎ＋１すなわちｘ２に置換し、２ｘ１ｙ１をｙｎ＋１すなわちｙ２に置換した式を生成する（Ｓ６、Ｓ７）。つまり、Ｓ７において「（ｘ２２−ｙ２２）＋ｊ×２ｘ２ｙ２」（式３）が生成されることになる。
【００１５】
次に、変数ｎの値に１を加えた値を新たな変数ｎの値として格納し、処理はｓ４に戻る（Ｓ８）。従って、Ｓ４において式３の２乗を算出することになる。その後、Ｓ５において、上記と同様の判定処理を行う。ここでは、変数ｎの値は「２」であるから、処理はＳ９に移行する（Ｓ５のＮ）。次に、式３による演算結果を出力して８θに相当する演算結果をえることができる（Ｓ９）。
【００１６】
本発明は上記のとおり、指数法則と式の展開を用いることで、より効果的な演算を行うことができるものである。すなわち、入力データｘ＋ｊｙ＝ｅｊθにおいて、８θを求める演算は（ｅｊθ）8を算出することである。この「（ｅｊθ）８」を指数法則によって展開すると、（ｅｊθ）８＝ｅ８ｊθ＝（ｅ2ｊθ）4＝（（ｅ2ｊθ）2）2である。また、「ｅ2ｊθ」は、「（ｅｊθ）2」であるから（ｘ＋ｊ×ｙ）×（ｘ＋ｊ×ｙ）＝（ｘ２−ｙ２）＋ｊ×２ｘｙ
となる。
すなわち、上記の処理フローの説明に用いた式１を２乗して得た式２を２乗することで、（ｅｊθ）8の演算を行うことができるようになるのであるから、式１において、乗算が４回、加減算が２回行われ、式２、式３においても同様であるので、（ｅｊθ）8を上記の処理フローによって演算するときは、乗算が１２回、加減算が９回行われることになる。乗算は加減算と比較して約１０倍の演算処理を必要とするので、約１２９回の演算処理を行うことになる。
【００１７】
上記のとおり本発明に係る位相回転演算方法によれば、従来と同じ演算処理を行った場合、半分以下の演算処理（２９３回→１２９回）で同じ結果を得ることができるので、演算効率が高く、また、高速な信号処理装置を使用せずとも、演算時間を半分以下にすることができるので、省電力を図ることができ、かつ、効率的な演算処理をおこなうことができるようになる。
【産業上の利用可能性】
【００１８】
本発明に係る位相回転演算方法は、デジタル位相変調方式を用いる通信、信号処理において適用できる。
【図面の簡単な説明】
【００１９】
【図１】本発明に係る位相回転演算方法を実行するデジタル信号処理装置の機能構成の例を示すブロック図である。
【図２】上記デジタル信号処理装置における演算処理の例を示すフローチャートである。
【符号の説明】
【００２０】
１１  置換演算部
１２  演算制御部
【図１】
2010093481.tif 000003
【図２】
2010093481.tif 000004