(57)【要約】【課題】複数のブロック転送要求があっても、ＣＰＵの待ち時間を短縮することができるバッファ装置を提供する。【解決手段】リード要求のリードアクセス対象領域がアクセス要求格納部１０に格納される各アクセス要求のアクセス対象領域と重なるか否かを照合して、リードアクセス対象領域がライト要求のライトアクセス対象領域と重なる場合、アクセス要求格納部１０から当該ライト要求が有するライトデータを取得してリードデータとしてＣＰＵ２へ返し、ＤＭＡ転送要求の転送元領域と重なる場合、当該ＤＭＡ転送要求に先行して当該リード要求を調停回路部１２へ発行し、ＤＭＡ転送要求の転送先領域と重なる場合、リードアクセス対象領域をＤＭＡ転送要求の転送元領域にアドレス変換したリード要求を調停回路部１２へ発行する。【選択図】図１
2010152837.tif 000002
【特許請求の範囲】
【請求項１】
ＣＰＵとメモリの間に設けられ、前記メモリへのライト要求を一時的に保持するバッファ装置において、
前記ＣＰＵから発行された前記ライト要求及びＤＭＡ転送要求を、先入れ先出しで格納するアクセス要求格納部と、
前記アクセス要求格納部から出力された前記ライト要求及び前記ＤＭＡ転送要求を振り分けるアクセス分配部と、
前記アクセス分配部で振り分けられた前記ＤＭＡ転送要求に従って前記メモリに対するＤＭＡ転送を制御するＤＭＡ制御部と、
前記メモリに対するリード要求、前記アクセス分配部で振り分けられた前記ライト要求及び前記ＤＭＡ制御部から発行されたＤＭＡ転送要求を入力し、各アクセス要求に従って前記メモリに対するアクセスを実行する調停回路部と、
前記ＣＰＵから発行された前記メモリに対するリード要求を入力し、当該リード要求のリードアクセス対象領域が前記アクセス要求格納部に格納されている各アクセス要求のアクセス対象領域と重なるか否かを照合して、前記ＤＭＡ転送要求の転送先領域と重なる場合、リードアクセス対象領域を前記ＤＭＡ転送要求の転送元領域にアドレス変換したリード要求を前記調停回路部へ発行するリードアクセス処理部とを備えたことを特徴とするバッファ装置。
【請求項２】
リードアクセス処理部は、リード要求のリードアクセス対象領域をＤＭＡ転送要求の転送元領域にアドレス変換すると、当該変換後のリードアクセス対象領域が、アクセス要求格納部に格納されている当該ＤＭＡ転送要求以降の各アクセス要求のアクセス対象領域と重なるか否かを照合することを特徴とする請求項１記載のバッファ装置。
【請求項３】
ＣＰＵから発行されたアクセス要求のアクセス対象領域が、アクセス要求格納部に格納されているアクセス要求のアクセス対象領域と重ならない場合、前記ＣＰＵから発行されたアクセス要求を前記アクセス要求格納部に格納されているアクセス要求に先行してアクセス分配部へ出力する格納制御部を備えたことを特徴とする請求項１又は請求項２記載のバッファ装置。
【請求項４】
格納制御部は、アクセス要求格納部に出力順でＤＭＡ転送要求が並んでいる場合、転送領域の重なりがないことを条件として、ＤＭＡ転送サイズの小さいＤＭＡ転送要求が先行するよう、前記アクセス要求格納部からの出力順を入れ替えることを特徴とする請求項３記載のバッファ装置。
【請求項５】
格納制御部は、アクセス要求格納部からＤＭＡ転送要求をアクセス分配部へ出力するにあたり、ＤＭＡ転送サイズが所定値以下となるようにＤＭＡ転送サイズを分割した新たなＤＭＡ転送要求を生成して、ＤＭＡ転送サイズが小さい順に前記アクセス要求格納部から出力することを特徴とする請求項３又は請求項４記載のバッファ装置。
【請求項６】
リードアクセス処理部は、所定のクロックに同期して、アクセス要求格納部から取り出したアクセス要求毎に照合し、照合結果に応じた処理を実行することを特徴とする請求項１から請求項５のうちのいずれか１項記載のバッファ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＣＰＵが実行時間の長いブロック転送命令を実行した際にＣＰＵに与える影響を小さく抑え、後続の処理を可能な限り実行することにより、処理時間の短縮を図るバッファ装置に関するものである。
【背景技術】
【０００２】
ＣＰＵの処理には、データをまとめて転送するブロック転送が含まれることが多い。ブロック転送の使用例としては、先行する処理が終了して次の処理へ移る際に、先行する処理の結果をブロック転送で後続の処理のワーク領域へ転送する場合や、通信を経由して受け取ったデータをまとめてワーク領域へコピーする場合、その逆にＣＰＵが処理した結果を通信で外部に送り出す場合等がある。
【０００３】
このブロック転送処理は、複数回のメモリアクセスで構成されるため実行時間が長い。また、ブロック転送には、一般的にＤＭＡＣ(Direct Memory Access Controller)が用いられるが、ＣＰＵが一旦ＤＭＡＣにブロック転送の指示を出すと、転送対象となるメモリが接続されているバスはＤＭＡが発行するアクセスに占有される。ＤＭＡＣを起動した後であっても、ＣＰＵが、ＤＭＡ対象メモリとは独立してアクセス可能な内蔵メモリやキャッシュを持っている場合には、後続の処理を継続することが可能な場合もある。しかしながら、ＤＭＡは、主メモリを対象に実施することが多く、ＤＭＡが終了するまで待たされる場合も多い。
【０００４】
一般的な方法として、ＤＭＡ転送を一旦中断し、ＣＰＵアクセスを優先する方法も存在するが、動作しているＤＭＡ対象領域にライトを行う場合やＤＭＡ転送先の領域からデータをリードする場合には、当該領域に対するＤＭＡが終了してからＣＰＵアクセスを発行しなければ、正しい結果を得ることができない。高速なシステムを構築するためには、このようなＤＭＡの実行時間短縮は大きな課題である。
【０００５】
特許文献１は、上述したＤＭＡ転送を一旦中断する方法に加え、ＤＭＡ転送先の領域へリードアクセスする場合に関して、ＣＰＵの待ち時間を減少させる方法を記載している。このＤＭＡ転送制御方法では、ＤＭＡ転送対象領域であっても、既に転送を完了している領域であればＤＭＡを一旦停止してＣＰＵアクセスを実施する。また、転送先領域へのリードアクセスの場合は、ＤＭＡを一旦中断してＣＰＵから要求があったアクセスアドレスを先にＤＭＡ転送し、その際に取得したデータをＣＰＵにリードデータとして渡して、中断したＤＭＡを再開する。これにより、ＤＭＡ実行中のＣＰＵアクセスに関して、待ち時間を短縮することが可能となる。
【０００６】
【特許文献１】特開２００４−１４５３７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述したＤＭＡ動作中に発生したＣＰＵアクセスを優先する方法では、ＤＭＡ要求が短時間に複数回発生した際には対応できないという課題があった。複数のＤＭＡ要求をＤＭＡＣでキューイングする場合、全てのＤＭＡ要求に対して後続の単発アクセスが先行して実行可能か否かを判断する必要があり、動作中のＤＭＡ要求に対してのみ特許文献１に記載された処理を実施しても、後続のＣＰＵアクセスは正しいデータは得られないため、先行するＤＭＡ処理が終了するまで待つ必要がある。
【０００８】
この発明は、上記のような課題を解決するためになされたもので、複数のＤＭＡ要求があっても、ＣＰＵの待ち時間を短縮することができ、かつＤＭＡ転送要求に関係があるＣＰＵアクセスであっても、先行するＤＭＡ処理を追い越して正しいデータを得ることができるバッファ装置を得ることを目的とする。
【課題を解決するための手段】
【０００９】
この発明に係るバッファ装置は、ＣＰＵから発行されたライト要求及びＤＭＡ転送要求を、先入れ先出しで格納するアクセス要求格納部と、アクセス要求格納部から出力されたライト要求及びＤＭＡ転送要求を振り分けるアクセス分配部と、アクセス分配部で振り分けられたＤＭＡ転送要求に従ってメモリに対するＤＭＡ転送を制御するＤＭＡ制御部と、メモリに対するリード要求、アクセス分配部で振り分けられたライト要求及びＤＭＡ制御部から発行されたＤＭＡ転送要求を入力し、各アクセス要求に従ってメモリに対するアクセスを実行する調停回路部と、ＣＰＵから発行されたメモリに対するリード要求を入力し、当該リード要求のリードアクセス対象領域がアクセス要求格納部に格納されている各アクセス要求のアクセス対象領域と重なるか否かを照合して、ＤＭＡ転送要求の転送先領域と重なる場合、リードアクセス対象領域をＤＭＡ転送要求の転送元領域にアドレス変換したリード要求を調停回路部へ発行するリードアクセス処理部とを備えるものである。
【発明の効果】
【００１０】
この発明によれば、リード要求のリードアクセス対象領域がアクセス要求格納部に格納されている各アクセス要求のアクセス対象領域と重なるか否かを照合して、リードアクセス対象領域がライト要求のライトアクセス対象領域と重なる場合、アクセス要求格納部から当該ライト要求が有するライトデータを取得してリードデータとしてＣＰＵへ返し、ＤＭＡ転送要求の転送元領域と重なる場合、当該ＤＭＡ転送要求に先行して当該リード要求を調停回路部へ発行し、ＤＭＡ転送要求の転送先領域と重なる場合、リードアクセス対象領域をＤＭＡ転送要求の転送元領域にアドレス変換したリード要求を調停回路部へ発行する。このようにすることで、ＣＰＵから後続して発行されたアクセス要求がアクセス要求格納部のアクセスを追い越すことにより、ＣＰＵの待ち時間を短縮することができ、かつ上記格納部に格納されているＤＭＡ転送要求の転送領域とアクセス対象領域が重なるリード要求であっても、短い時間で正しいリードデータを取得することが可能となる。
【発明を実施するための最良の形態】
【００１１】
実施の形態１．
図１は、この発明の実施の形態１によるバッファ装置を用いたメモリシステムの構成を示すブロック図である。図１において、このメモリシステムは、システムバスで互いに接続されたバッファ装置１、ＣＰＵ（中央処理装置、プロセッサともいう）２、ＣＰＵＩ／Ｆ部３、ＤＭＡ転送要求受付部４及びメモリ５を備え、バッファ装置１は、アクセス要求格納部１０、ＤＭＡ制御部１１、調停回路部１２、アクセス要求制御部（格納制御部）１３、リードアクセス処理部１４及びアクセス分配部１５を備える。ここで、ＤＭＡとは、ＣＰＵの命令（機械語）を使わず、メモリ間で直接データを転送することをいう。
【００１２】
ＣＰＵ２が発行したアクセスは、ＣＰＵＩ／Ｆ部３によってＤＭＡ転送要求受付部４とバッファ装置１に振り分けられる。ライト要求は、バッファ装置１内のアクセス要求格納部１０へ発行され、リード要求は、リードアクセス処理部１４へ発行される。ＤＭＡ転送要求受付部４では、ＣＰＵ２からＤＭＡ転送要求を分割された情報で受け付け、これら分割された情報の全てが揃った時点でバッファ装置１にＤＭＡ転送要求を発行する。
【００１３】
ライト要求とＤＭＡ転送要求は、アクセス要求格納部１０へ格納される。アクセス要求格納部１０は、ライト要求とＤＭＡ転送要求を複数受け付けることができるＦＩＦＯになっており、基本的には先に格納したアクセス要求から順番にアクセス分配部１５へ発行する。
【００１４】
また、ＦＩＦＯの全てのエントリは自由に参照可能とする。アクセス要求制御部１３は、アクセス要求格納部１０の動作を制御しており、先に示した基本動作以外にアクセス要求格納部１０内にあるＦＩＦＯの各エントリに対して新しい要求を挿入する、エントリ同士を入れ替えるといった処理が可能である。この機能については、実施の形態２以降で説明する。
【００１５】
（１）バッファ装置１の通常動作
バッファ装置１が、ＣＰＵ２が発行したライト要求を受けて通常動作する場合について説明する。ＣＰＵ２から発行されたライト要求は、ＣＰＵＩ／Ｆ部３を通ってアクセス要求格納部１０へ格納される。
【００１６】
ＣＰＵ２から見たライト要求は、バッファ装置１のアクセス要求格納部１０に格納された時点で終了であり、ＣＰＵＩ／Ｆ部３を経由してＣＰＵ２にＡＣＫ（アクセス終了）応答を返す。アクセス要求格納部１０が一杯でライト要求が受け付けられなかった場合は、ＣＰＵ２に対するＡＣＫ応答の出力を停止してＣＰＵ２を待ち状態とする。
【００１７】
このように、アクセス要求格納部１０がＣＰＵ２から発行されたライト要求を格納できる間は、ＣＰＵ２が、ＡＣＫ応答を受けて処理を先へ進めることが可能であるが、アクセス要求格納部１０が一杯になった時点で、最低１つはアクセス要求格納部１０が空くまで、ＣＰＵ２を待たせる必要がある。
【００１８】
（２）ＣＰＵ２がＤＭＡ転送要求を発行した場合
図１に示すように、ＤＭＡ転送要求受付部４は、転送元アドレスレジスタ４０、転送先アドレスレジスタ４１、転送データ数レジスタ４２及び転送開始レジスタ４３を備える。ＣＰＵ２が、ＣＰＵＩ／Ｆ部３を経由して、転送元アドレスレジスタ４０、転送先アドレスレジスタ４１、転送データ数レジスタ４２及び転送開始レジスタ４３を任意の順番で設定し、転送開始レジスタ４３へのライトアクセスをトリガとしてＤＭＡ転送要求をバッファ装置１へ転送する。ＤＭＡ転送要求受付部４は、内部のレジスタに対してＣＰＵ２からライト要求が発行されると、ＣＰＵ２に対してＡＣＫ応答を返す。
【００１９】
ＤＭＡ転送要求は、これまでに発行された他のライト要求とともにアクセス要求格納部１０に格納され、ＦＩＦＯの先頭にあるアクセス要求から処理される。ここで、アクセス要求格納部１０でアクセス要求を登録するテーブルが空いていない場合、ＤＭＡ転送要求受付部４が、転送開始レジスタ４３へのライト要求に対してＡＣＫ応答を返さないことにより、ＣＰＵ２を待ち状態に移行させる。なお、ＤＭＡ転送要求受付部４にある、バッファ装置１へ転送するＤＭＡ転送要求を生成するレジスタ４０〜４３の構成は一例である。
【００２０】
（３）アクセス要求格納部１０の詳細
図２は、図１中のアクセス要求格納部の構成を示す図であり、アクセス要求格納部１０は、アクセス要求に関する情報が登録されるテーブルデータで構成される。ここで、アクセス要求に関する情報は、フラグ１００、種別１０１、アドレス１０２、アドレスデータ１０３及び付加情報１０４の５つの項目情報からなる。これら項目情報の組み合わせをアクセス要求エントリ１０５と呼び、図２に示す例は、アクセス要求を８個受けられるＦＩＦＯを記載している。なお、図２では、８段のアクセス要求格納部１０に対して、ＦＩＦＯの先頭段をアクセス要求エントリ１０５−０とし、最後の段をアクセス要求エントリ１０５−７とする。
【００２１】
また、フラグ１００にはアクセス要求が有効であるか否かが設定され、種別１０１にはＤＭＡ転送要求とライト要求とを区別する識別情報が設定される。アドレス１０２には、ライト要求であればライトアドレスが設定され、ＤＭＡ転送要求であれば転送元アドレスが設定される。アドレスデータ１０３には、ライト要求であればライトデータが設定され、ＤＭＡ転送要求であれば転送先アドレスが設定される。
【００２２】
さらに、付加情報１０４には、ライト要求であれば、ライトデータを構成するアドレス指定されたバイトレーンの有効又は無効を示すバイトイネーブル情報が設定され、ＤＭＡ転送要求であると、ＤＭＡによってブロック転送されるサイズが設定される。アクセス要求格納部１０に格納されたアクセス要求は、図２中に矢印で示すように、先に格納された古いアクセス要求エントリ１０５−０のアクセス要求から順にアクセス発行される。
【００２３】
アクセス要求格納部１０に登録されたアクセス要求は、上述したアクセス発行順にアクセス分配部１５へ出力される。アクセス分配部１５では、ライト要求を調停回路部１２へ直接発行し、ＤＭＡ転送要求をＤＭＡ制御部１１へ発行する。ＤＭＡ転送要求を受けたＤＭＡ制御部１１によってＤＭＡが実行されると、ＤＭＡ制御部１１から多数のアクセス要求が調停回路部１２へ発行される。このように、ＤＭＡ転送に必要な情報をＦＩＦＯの１エントリとしてアクセス要求格納部１０に格納することにより、バッファ装置１を効率的に使用でき、バッファ装置１があふれる、すなわちアクセス要求がアクセス要求格納部１０の容量を超えてしまう確率を低く抑えることができる。
【００２４】
（４）リードアクセス処理の詳細
図１に示すように、リードアクセス処理部１４は、アドレス変換部１４１及びライトバッファ照合部１４２を備える。ＣＰＵ２からＣＰＵＩ／Ｆ部３を経由して発行されたリード要求は、このリードアクセス処理部１４へ通知される。アドレス変換部１４１は、リード要求を入力して、ライトバッファ照合部１４２に出力する。
【００２５】
ライトバッファ照合部１４２は、リードアクセス対象となるリードアドレスが、アクセス要求格納部１０に格納されているライト要求やＤＭＡ転送要求のアクセス対象領域に重なっていなければ、当該リード要求を調停回路部１２へ発行する。また、調停回路部１２では、リード要求、ライト要求及びＤＭＡ転送要求の順で優先度をつけて処理するため、リード要求は速やかに実行される。
【００２６】
一方、リードアドレスが、アクセス要求格納部１０に格納されているライト要求のアドレス（アドレス１０２に設定されるアドレス）と一致する場合、ライトバッファ照合部１４２は、アドレス変換部１４１を経由して、アクセス要求格納部１０のアドレスデータ１０３からライトデータを取得する。ライトバッファ照合部１４２では、取得したライトデータを、ＣＰＵＩ／Ｆ部３を経由してＣＰＵ２へリードデータとして返す。
【００２７】
また、ライト要求は、図２で示したように付加情報１０４としてバイトイネーブルを有するため、ライトバッファ照合部１４２は、一致したバイトレーンのデータをリードデータとして保持する。この後、ライトバッファ照合部１４２は、アクセス要求格納部１０の照合処理を継続して、リード要求されている全てのリードデータが揃った時点で照合処理を終了するとともに、リードデータをＣＰＵ２へ返す。
【００２８】
ライトバッファ照合部１４２は、アクセス要求格納部１０の照合処理によってリードデータが全て揃えば、実際にメモリ５へのアクセスは実行しない。リードデータが不足している場合、ライトバッファ照合部１４２は、調停回路部１２へリード要求を発行し、不足したデータをメモリ５から読み出したデータで補ってリードデータを生成する。
【００２９】
また、リードアドレスが、アクセス要求格納部１０に格納されているＤＭＡ転送要求の転送元領域（転送元アドレスと転送サイズで指定されるメモリ５の記憶領域）と重なる場合、ライトバッファ照合部１４２は、リード要求を先行して処理することが可能である。つまり、ライトバッファ照合部１４２が、調停回路部１２に指示することにより、メモリ５の当該転送元領域からリードデータを読み出し、ＣＰＵＩ／Ｆ部３を経由してＣＰＵ２へ返す。なお、ＤＭＡ転送要求の転送元領域はＤＭＡ処理では変わらないため、リードアクセスに対してアドレス変換処理を行う必要はない。
【００３０】
リードアドレスが、メモリ５のＤＭＡ転送先領域（転送先アドレスと転送サイズで指定されるメモリ５の記憶領域）に含まれている場合、ＤＭＡ転送とリードアクセスを実行する順序を入れ替えると、正しいデータが得られない可能性がある。この場合、アクセス要求格納部１０に格納されているＤＭＡ転送要求を使用して、ＤＭＡ転送先のアドレスをＤＭＡ転送元のアドレスに変換してリードアクセスを実施する。つまり、変換後のアドレスをリードアドレスとする。ここで、ＤＭＡ転送先領域には、ＤＭＡ転送元領域からデータがコピーされるので、ＤＭＡ転送前であっても、変換後のＤＭＡ転送元領域へリードアクセスすることによって、アクセスの発行順に関わらず、正しい値を得ることが可能である。
【００３１】
具体的には、アドレス変換部１４１が、ＤＭＡ転送要求の転送元アドレス及び転送先アドレスと、リード要求のリードアドレスとから、下記式（１）に従って転送元アドレスを算出し、このアドレスへのリード要求に置き換えて処理を継続する。ＤＭＡ転送要求にてアドレス変換が行われた場合、その後に継続されるライトバッファ照合部１４２の照合処理は、変換後のアドレスを用いて実施される。
変換後の転送元アドレス
＝リードアドレス−転送先アドレス＋転送元アドレス  ・・・（１）
【００３２】
図３は、図１中のリードアクセス処理部の動作例を示す図であり、アクセス要求格納部１０に８個のアクセス要求が格納されている状態でリード要求が発行された場合を示している。図３中のアドレス欄には、ライト要求に関しては、アクセス要求格納部１０に格納されているライトアドレスと、ＣＰＵ２がリードアクセス処理部１４へ発行したリードアドレスとが一致したか否かが「一致」又は「不一致」で判定され、ＤＭＡ転送要求に関しては、アクセス要求格納部１０に格納されているＤＭＡ転送情報の転送先領域とリードアドレスとが重なっているか否かが「含む」又は「含まない」で判定される。
【００３３】
ライトバッファ照合部１４２が、アクセス要求格納部１０に格納される情報を用いてリード要求と照合する際、アクセス要求格納部１０に格納されるアクセス要求を最も後に格納された新しい順から照合して、アドレスとバイトイネーブル情報によって該当するバイトレーンを抽出する。また、バイトレーン毎に新しいアクセス要求エントリ１０５を優先し、リードデータを生成する。
【００３４】
例えば、最も新しいアクセス要求エントリ１０５−７のライト要求は、ライトアドレス（アドレス１０２に設定されるライトアドレス）と、リードアドレスとが一致している。そこで、ライトバッファ照合部１４２は、当該ライト要求のライトデータ（データ１０３に設定されるライトデータ）のうち、バイトイネーブル（付加情報１０４に設定されるバイトイネーブル）情報によって有効となるバイトレーンを抽出して、リードデータを構成するリードデータバイト３として保持する。
【００３５】
次に、ライトバッファ照合部１４２は、バイトイネーブル情報に基づいて、リードデータバイト３に続いてリードデータを構成するリードデータバイト２に対応するバイトレーンが有効であることから、ライトデータから当該バイトレーンを抽出し、リードデータバイト２として保持する。
【００３６】
この後、アクセス要求エントリ１０５−７のライトデータにおいて、リードデータバイト２に続くリードデータバイト１に対応するバイトレーンが無効であるので、ライトバッファ照合部１４２は、次に新しいアクセス要求エントリ１０５−６のライト要求のバイトイネーブル情報から、リードデータバイト１に対応するバイトレーンが有効か否かを判定する。ここでは、当該バイトレーンが有効であるので、アクセス要求エントリ１０５−６のライトデータから当該バイトレーンを抽出し、リードバイト１として保持する。
【００３７】
アクセス要求エントリ１０５−６のライトデータにおいて、リードデータバイト１に続くリードデータバイト０に対応するバイトレーンが無効であるので、ライトバッファ照合部１４２は、次に新しいアクセス要求エントリ１０５−５の情報との間で照合処理を実行する。
【００３８】
ここで、アクセス要求エントリ１０５−５にはＤＭＡ転送要求が設定されており、リードアドレスが転送先領域に含まれているので、アドレス変換部１４１が、当該リードアドレス、アクセス要求エントリ１０５−５に設定される転送先アドレス及び転送元アドレスを用いて、上記式（１）から転送先アドレスを転送元アドレスに変換して、変換後のアドレスをリードアドレスとする（図３中アドレスが変わると表記）。
【００３９】
この後、ライトバッファ照合部１４２は、アドレス変換部１４１で算出された変換後のリードアドレスと、アクセス要求エントリ１０５−４のライト要求のライトアドレスとを照合して不一致と判定し、同様にアクセス要求エントリ１０５−３のライト要求のライトアドレスと照合して不一致と判定する。
【００４０】
アクセス要求エントリ１０５−２のライト要求のライトアドレスと変換後のリードアドレスとが一致する（図３中変わったアドレスと一致と表記）ので、ライトバッファ照合部１４２は、アクセス要求エントリ１０５−２のバイトイネーブル情報に基づいて、リードデータバイト０に対応するバイトレーンが有効であると判定し、アクセス要求エントリ１０５−２のライトデータから当該バイトレーンを抽出して、リードバイト０として保持する。なお、リードバイト３〜１に対応するバイトレーンについては、他のエントリにより既に保持されているので、バイトイネーブル情報で有効であっても保持されない。
【００４１】
この後、ライトバッファ照合部１４２は、アドレス変換部１４１で算出された変換後のリードアドレスと、アクセス要求エントリ１０５−１のライト要求のライトアドレスとを照合して不一致と判定し、同様にアクセス要求エントリ１０５−０のライト要求のライトアドレスと照合して不一致と判定する。このように、アクセス要求エントリ４からアクセス要求エントリ０までは、ライトバッファ照合部１４２が、アドレス変換部１４１により変換されたアドレスとの間で照合が行われる。
【００４２】
以上のように、この実施の形態１によれば、リード要求のリードアクセス対象領域がアクセス要求格納部１０に格納される各アクセス要求のアクセス対象領域と重なるか否かを照合して、リードアクセス対象領域がライト要求のライトアクセス対象領域と重なる場合、アクセス要求格納部１０から当該ライト要求が有するライトデータを取得してリードデータとしてＣＰＵ２へ返し、ＤＭＡ転送要求の転送元領域と重なる場合、当該ＤＭＡ転送要求に先行して当該リード要求を調停回路部１２へ発行し、ＤＭＡ転送要求の転送先領域と重なる場合、リードアクセス対象領域をＤＭＡ転送要求の転送元領域にアドレス変換したリード要求を調停回路部１２へ発行する。このようにすることにより、ＣＰＵ２から後続して発行されたアクセス要求が、アクセス要求格納部１０のアクセスを追い越すことができ、ＣＰＵ２の待ち時間を短縮することが可能である。また、アクセス要求格納部１０に格納されているＤＭＡ転送要求の転送領域とアクセス対象領域が重なるリード要求であっても、短い時間で正しいリードデータを取得することが可能となる。
【００４３】
また、この実施の形態１によれば、リードアクセス処理部１４が、リード要求のリードアクセス対象領域をＤＭＡ転送要求の転送元領域にアドレス変換すると、当該変換後のリードアクセス対象領域が、アクセス要求格納部１０に格納されている当該ＤＭＡ転送要求以降の各アクセス要求のアクセス対象領域と重なるか否かを照合するので、アドレス変換した後であっても、アクセス要求の発行順を制御することができる。また、アクセス要求がアクセス要求格納部１０の容量以上となる頻度を低く抑えることができる。
【００４４】
実施の形態２.
この実施の形態２では、ＤＭＡ転送要求やライト要求の中で順序を入れ替えても問題がないものについて、アクセス処理時間の短い要求から優先して実施するバッファ装置について説明する。
【００４５】
実施の形態２によるメモリシステムは、上記実施の形態１で図１を用いて説明したものと基本的な構成は同一であるが、アクセス要求制御部が、アクセス要求格納部にあるアクセス要求の実行順序を入れ替える処理を行う点で異なる。以降では、実施の形態２によるメモリシステムの各構成について、図１を用いて説明する。
【００４６】
図４は、この発明の実施の形態２によるアクセス要求制御部の動作例を示す図である。図４に示す例では、アクセス要求制御部１３が、アクセス要求格納部１０のアクセス要求エントリ１０５−７からアクセス要求エントリ１０５−４までのアクセス要求を無効とし、アクセス要求エントリ１０５−３に新しくライト要求を追加し、それまでにおけるアクセス要求エントリ１０５−２にライト要求を格納し、アクセス要求エントリ１０５−１，１０５−０にＤＭＡ転送要求を格納している。
【００４７】
（１）追い越し処理の概要
また、アクセス要求制御部１３は、アクセス要求格納部１０において、新しく追加されたアクセス要求エントリ１０５−３のフラグ１００に「新規」を設定する。この後、アクセス要求制御部１３は、フラグ１００が「新規」のライト要求については、一つ前のアクセス要求エントリ１０５−２のアクセス要求に対して追い越しが可能であるか否かを判定する。ここで、追い越しが可能であれば、アクセス要求エントリ１０５−３のライト要求を、一つ前のアクセス要求エントリ１０５−２のアクセス要求と入れ替える。この入れ替え処理は、追い越し不可と判定されるまで実行される。アクセス要求格納部１０において追い越し不可となった時点のアクセス要求エントリのフラグ１００が有効に変更される。
【００４８】
先行するアクセス要求エントリに対してライト要求が追い越し可能な条件としては、先行するアクセス要求エントリのライト要求やＤＭＡ転送要求についてのアクセス対象領域と、判定対象のアクセス要求エントリのライト要求におけるライト対象領域とが重なっていないことが挙げられる。
【００４９】
なお、アクセス要求制御部１３が、アクセス要求格納部１０にある全てのアクセス要求エントリのライト要求やＤＭＡ転送要求と追加すべきライト要求とのアクセス対象領域を一度に比較して、アクセス要求格納部１０内で当該追加すべきライト要求を挿入するアクセス要求エントリを特定するようにしてもよい。
【００５０】
上述したように、アクセス要求制御部１３は、ＣＰＵ２が発行したライト要求をアクセス要求格納部１０が受けると、当該ライト要求のライトアクセス対象領域とアクセス要求格納部１０のアクセス要求のアクセス対象領域とが重なるか否かによって挿入すべきアクセス要求エントリを決定する。
【００５１】
（２）複数のＤＭＡ転送要求がＦＩＦＯにエントリされている場合
ここで、アクセス要求格納部１０に複数のＤＭＡ転送要求がエントリされている場合、アクセス要求制御部１３は、アクセス要求格納部１０のテーブルにおいて、先に格納されている古いＤＭＡ転送要求から転送領域の判定を行い、新たに発行されたライト要求のライトアクセス対象領域と転送領域が重なっていないＤＭＡ転送要求については追い越し可能と判定する。ライト要求同士であっても同様に処理可能であり、先行するライト要求に対して新しく発行されたライト要求は領域が重ならない限り追い越し可能と判定される。
【００５２】
上述した判定条件では、ＣＰＵ２から新たに発行されたライト要求の対象アドレスが、アクセス要求格納部１０に格納されている全てのアクセス要求エントリ１０５のアクセス対象領域と全く一致しない（全く含まれない）場合であれば、アクセス要求格納部１０に格納されている全てのアクセス要求を追い越して調停回路部１２へ直接アクセスを発行することが可能である。しかしながら、ＤＭＡ制御部１１によってＤＭＡが実行中であると、当該ＤＭＡ転送要求との追い越し可否の判定が行われていないため、当該ＤＭＡの点祖領域とライト要求のアクセス対象領域が重なっていると、不具合が生じる可能性がある。
【００５３】
そこで、この実施の形態２では、アクセス要求格納部１０からアクセス分配部１５を経由してＤＭＡ制御部１１へＤＭＡ転送要求を出力するにあたり、アクセス要求制御部１３が、ＤＭＡ制御部１１へ出力するＤＭＡ転送要求を、アクセス要求格納部１０の先頭にあるアクセス要求エントリ１０５−０にも残しておく。
これにより、アクセス要求制御部１３は、ＤＭＡ制御部１１により実行されているＤＭＡ転送要求についても、アクセス要求エントリ１０５−０の転送領域と新たなライト要求のアクセス対象領域との比較により、上記と同様の手順で追い越し可否の判定を行うことが可能である。
なお、アクセス要求制御部１３は、ＤＭＡ制御部１１から当該ＤＭＡ転送要求の実行終了の通知を受けると、アクセス要求エントリ１０５−０に残したＤＭＡ転送要求を削除してＦＩＦＯを一段進める。
【００５４】
（３）ＤＭＡ転送要求受付部４からＤＭＡ転送要求が発行された際の処理
アクセス要求制御部１３は、ＤＭＡ転送要求受付部４から新たに発行されたＤＭＡ転送要求の転送領域と、アクセス要求格納部１０に先に格納されている古いアクセス要求のアクセス対象領域（ライト要求のライト対象領域若しくはＤＭＡ転送要求の転送領域）との比較を行い、新たなＤＭＡ転送要求の転送領域とアクセス対象領域が重なっていないアクセス要求については追い越し可能と判定する。
なお、ここでは、バッファ装置１を効率的に使用する観点から、新たに発行されたＤＭＡ転送要求で転送すべきデータの転送サイズ（付加情報１０４に設定されたサイズで特定可能）が、先行するＤＭＡ転送要求の転送サイズより小さい場合に限って追い越すこととする。
【００５５】
以上のように、この実施の形態２では、アクセス要求制御部１３が、ＣＰＵ２から発行されたアクセス要求のアクセス対象領域が、アクセス要求格納部１０に格納されているアクセス要求のアクセス対象領域と重ならない場合、ＣＰＵ２から発行されたアクセス要求をアクセス要求格納部１０に格納されているアクセス要求に先行してアクセス分配部１５へ出力する。このようにすることで、アクセス要求格納部１０で未使用のアクセス要求エントリ１０５を多く確保でき、処理時間の短い要求を優先して処理することが可能である。これにより、転送結果が異常にならない範囲、つまり転送領域が重ならない範囲で転送サイズの小さいＤＭＡ転送要求が転送サイズの大きい転送要求を追い越すこともできる。
【００５６】
実施の形態３．
上記実施の形態２では、ＤＭＡ制御部１１で実行中のＤＭＡ転送要求が、アクセス要求格納部１０のアクセス要求エントリ１０５−０にも残され、新たに発行されたライト要求のアクセス対象領域が、当該ＤＭＡ転送要求の転送領域と重ならなければ、追い越し可能と判定されて調停回路部１２へ直接発行することができた。
しかしながら、ＤＭＡ制御部１１は、一旦実行を開始したＤＭＡを中断することができないＤＭＡを実行中であれば、後続のＤＭＡ転送要求は、アクセス要求エントリ１０５−１以降に格納されたまま待つ必要があった。
そこで、この実施の形態３では、大きな転送サイズのＤＭＡ転送要求を分割して実行しながら、転送サイズの小さなＤＭＡ転送要求が発行された時点で実施するＤＭＡ転送要求を切り替えるようにしたものである。
【００５７】
実施の形態３によるメモリシステムは、上記実施の形態１で図１を用いて説明したものと基本的な構成は同一であるが、アクセス要求制御部が、アクセス要求格納部にあるアクセス要求の実行順序を入れ替える処理を行う点で異なる。以降では、実施の形態３によるメモリシステムの各構成について、図１を用いて説明する。
【００５８】
図５は、この発明の実施の形態３によるアクセス要求制御部の動作例を示す図である。実施の形態３によるアクセス要求制御部１３には、ＤＭＡ制御部１１に対して、ＤＭＡ転送要求を所定の転送サイズ毎に分割して実行させるための当該所定の転送サイズを規定するＤＭＡ最大実行サイズ情報１０６が設定されている。図５において、アクセス発行が進み、アクセス要求エントリ１０５−１に格納されているＤＭＡ転送要求をアクセス要求エントリ１０５−０へ移動する場合を考える。
【００５９】
このとき、アクセス要求制御部１３は、移動しようとしているＤＭＡ転送要求の付加情報１０４に設定された転送サイズが、ＤＭＡ最大実行サイズ情報１０６で規定される転送サイズを超えていれば、当該ＤＭＡ転送要求を、ＤＭＡ最大実行サイズ情報１０６で規定される転送サイズ分だけ分割して、先にアクセス要求エントリ１０５−０へ移動し、アクセス要求エントリ１０５−１に残したＤＭＡ転送要求に関するＤＭＡ情報を更新する。
【００６０】
アクセス要求エントリ１０５−０へ分割されて発行されたＤＭＡ転送要求は、フラグ１００、種別１０１、転送元アドレス１０２、転送先アドレス１０３の内容はそのままで、付加情報１０４に格納される転送サイズが、ＤＭＡ最大サイズ情報１０６に規定される転送サイズに変更される。
【００６１】
また、アクセス要求制御部１３は、アクセス要求エントリ１０５−１に残されるＤＭＡ転送要求についてフラグ１００及び種別１０１の内容をそのまま保持し、転送元アドレス１０２を「転送元アドレス１０２＋ＤＭＡ最大サイズ情報１０６で規定される転送サイズ」とし、転送先アドレス１０３を「転送先アドレス１０３＋ＤＭＡ最大サイズ情報１０６で規定される転送サイズ」とし、付加情報１０４を「転送サイズ−ＤＭＡ最大サイズ情報１０６で規定される転送サイズ」とする。
【００６２】
ＤＭＡ制御部１１は、アクセス要求エントリ１０５−０に格納されたＤＭＡ最大サイズ情報１０６に規定される所定の転送サイズ分のＤＭＡ転送要求を実行する。当該ＤＭＡが完了すると、アクセス要求制御部１３は、アクセス要求エントリ１０５−１に残したＤＭＡ転送要求の更新後の転送サイズが、ＤＭＡ最大実行サイズ情報１０６で規定される転送サイズを超えていれば、上述と同様の手順で、当該ＤＭＡ転送要求を、ＤＭＡ最大実行サイズ情報１０６で規定される転送サイズ分だけ分割して、先にアクセス要求エントリ１０５−０へ移動し、アクセス要求エントリ１０５−１に残したＤＭＡ転送要求に関するＤＭＡ情報を更新する。また、ＤＭＡ最大実行サイズ情報１０６で規定される転送サイズを超えていなければ、そのままアクセス要求エントリ１０５−０へ移動し、アクセス分配部１５へ出力する。
【００６３】
さらに、アクセス要求制御部１３は、ＤＭＡ制御部１１がＤＭＡを実行中、アクセス要求エントリ１０５−０に残されたＤＭＡ転送要求よりも小さい転送サイズのＤＭＡ転送要求がアクセス要求エントリ１０５−１に発行された場合、両ＤＭＡ転送要求の転送領域間に重なりがなければ、上記残されたＤＭＡ転送要求をアクセス要求エントリ１０５−１へ移動して、新たに発行されたＤＭＡ転送要求をアクセス要求エントリ１０５−０に移動する。
【００６４】
このように、アクセス要求制御部１３は、上記と同様にして、ＤＭＡ最大実行サイズ情報１０６で規定される転送サイズ以下のＤＭＡ転送要求に分割するとともに、新たに転送サイズが小さいＤＭＡ転送要求が発行されると、転送領域に重なりがなければ、転送サイズが小さい順にアクセス分配部１５へ出力するＤＭＡ転送要求を切り替える。
【００６５】
以上のように、この実施の形態３によれば、アクセス要求制御部１３が、アクセス要求格納部１０に出力順でＤＭＡ転送要求が並んでいる場合、転送領域の重なりがないことを条件として、ＤＭＡ転送サイズの小さいＤＭＡ転送要求が先行するようアクセス要求格納部１０からの出力順を入れ替える。特に、アクセス要求格納部１０からＤＭＡ転送要求をアクセス分配部１５へ出力するにあたり、ＤＭＡ転送サイズが所定値以下となるようにＤＭＡ転送サイズを分割した新たなＤＭＡ転送要求を生成して、ＤＭＡ転送サイズが小さい順にアクセス要求格納部１０から出力する。このように、大きな転送サイズのＤＭＡ転送要求を小さく区切って実行しながら、転送サイズの小さなＤＭＡ転送要求が発行された時点で実施するＤＭＡ転送要求を切り替えることによって、速やかにバッファ装置１の記憶領域を空けることが可能となる。
【００６６】
実施の形態４．
上記実施の形態１〜３では、リードアクセス処理部１４において、アドレス変換部１４１やライトバッファ照合部１４２にアクセス要求エントリと同じ数の照合回路が必要であるが、この実施の形態４は、リード要求に対する処理を複数のクロックにそれぞれ同期した処理に分割して実行することによって、１系統の照合回路として回路規模の削減を図っている。
【００６７】
実施の形態４によるメモリシステムは、上記実施の形態１で図１を用いて説明したものと基本的な構成は同一であるが、リードデータ処理部の構成が異なる。そこで、リードデータ処理部以外の構成については、図１を参照して説明する。
図６は、この発明の実施の形態４によるリードアクセス処理部の構成を示すブロック図である。図６において、実施の形態４によるリードアクセス処理部１４は、要求エントリセレクタ３１０、カウンタ３１１、制御回路３１２、セレクタ３１３、リードデータ抽出部３１４、アドレス変換部３１５、アドレス保持部３１６、リードアクセス発行回路３１７、及びデータ保持部３１８を備える。
【００６８】
要求エントリセレクタ３１０は、カウンタ３１１によるカウント動作に同期して、アクセス要求格納部１０のアクセス要求エントリ１０５−７〜１０５−０のうちから処理対象となるアクセス要求エントリ１０５を選択する。カウンタ３１１は、制御回路３１２によってカウント開始と停止が制御されるカウンタである。制御回路３１２は、リードアクセス処理部１４の全体動作を制御する。
【００６９】
セレクタ３１３は、リード要求のリードアドレス及びアドレス保持部３１６が保持するアドレスのうちから、照合処理に用いるアドレスを選択する。リードデータ抽出部３１４は、要求エントリセレクタ３１０で選択されたアクセス要求エントリ１０５のライト要求とセレクタ３１３で選択されたアドレスで規定されるアクセス範囲とが重なっているか判定し、重なっている場合には、アクセス要求エントリ１０５のライトデータから重なっている部分のバイトレーンのデータを抽出する。
【００７０】
アドレス変換部３１５は、セレクタ３１３で選択されたアドレスが、アクセス要求エントリ１０５のＤＭＡ転送要求の転送先領域に含まれている場合、転送先アドレスを転送元アドレスに変換してリードアドレスとする。アドレス保持部３１６は、ＣＰＵ２から発行されたリード要求のリードアドレス及びアドレス変換部３１５により変換された変換後のリードアドレスを保持する。リードアクセス発行回路３１７は、制御回路３１２の制御に従ってリード要求を調停回路部１２に発行する。データ保持部３１８は、リードデータ抽出部３１４で抽出されたバイトレーンのデータを保持し、全てのデータが揃った時点でリードアクセス発行回路３１７へ出力する。
【００７１】
次に動作について説明する。
（１）要求エントリセレクタ３１０によりライト要求が選択された場合
要求エントリセレクタ３１０は、カウンタ３１１によって生成されたクロック毎、即ちカウンタ３１１のカウント値を使用してアクセス要求格納部１０からアクセス要求エントリ１０５−７〜１０５−０の順で処理対象のアクセス要求エントリを選択する。
【００７２】
一方、セレクタ３１３は、ＣＰＵ２からＣＰＵＩ／Ｆ部３を経由して発行されたリード要求のリードアドレスを初回の照合処理にのみ使用し、２回目以降の照合処理にはアドレス保持部３１６に保持されるアドレスを使用する。つまり、セレクタ３１３は、ＣＰＵ２から発行されたリード要求のリードアドレスを入力してリードデータ抽出部３１４に出力することにより、初回の照合処理が実行され、当該リードアドレスはアドレス変換部３１５を経由してアドレス保持部３１６に保持される。セレクタ３１３は、アドレス保持部３１６に保持された上記リードアドレス又はアドレス変換部３１５で変換されたアドレスを選択してリードデータ抽出部３１４に出力することにより、２回目以降の照合処理が実行される。
【００７３】
リードデータ抽出部３１４は、セレクタ３１３によって選択されたリードアドレスで指定されるメモリ５の記憶領域と、要求エントリセレクタ３１０によって選択されたアクセス要求エントリ１０５のライト要求のライトアドレスで指定されるメモリ５の記憶領域とが重なっているか否かの照合処理を行う。このとき、両者が重なっていれば、リードデータ抽出部３１４は、当該アクセス要求エントリ１０５のライト要求のバイトイネーブル情報により有効とされた重なっている部分に対応するバイトレーンのデータをライトデータから抽出してデータ保持部３１８に出力する。
【００７４】
データ保持部３１８は、リードデータ抽出部３１４から入力したデータをリードバイトとして保持する。上述した照合処理は、データ保持部３１８において、リード要求されたデータが全て揃うまで、要求エントリセレクタ３１０で順に選択されたアクセス要求エントリ１０５のライト要求に対して実行される。
【００７５】
リードデータ抽出部３１４は、データ保持部３１８において、リード要求されたデータが全て揃った時点で、アクセス要求格納部１０から選択したアクセス要求エントリ１０５のライト要求に対する照合処理を終了する。このとき、データ保持部３１８は、全てのデータが揃ったリードデータを照合処理の完了通知とともに制御回路３１２へ出力する。制御回路３１２は、照合処理の完了通知を受けると、データ保持部３１８から入力したデータを、ＣＰＵＩ／Ｆ部３を経由してＣＰＵ２へ返す。
【００７６】
なお、データ保持部３１８は、要求エントリセレクタ３１０によってアクセス要求格納部１０から選択された全てのアクセス要求エントリ１０５に対する照合処理が終了した時点で、全てのデータが揃わなかった場合、その旨を制御回路３１２に通知する。制御回路３１２は、当該通知を受けると、上記照合処理で使用された、不足分のデータに対応するリードアドレスに関するリード要求の発行を指示するリードアクセス発行指示をリードアクセス発行回路３１７へ通知する。
【００７７】
リードアクセス発行回路３１７は、制御回路３１２から上記リードアクセス発行指示を受けると、不足分のデータのリードアドレスに関するリード要求を調停回路部１２へ発行する。調停回路部１２は、当該リード要求を実行して、不足分のデータをメモリ５から取得しデータ保持部３１８へ出力する。データ保持部３１８では、調停回路部１２から入力したデータでリードデータの不足分を補い、当該リードデータ及び処理が完了した旨を制御回路３１２に出力する。これにより、制御回路３１２は、データ保持部３１８から入力したデータを、ＣＰＵＩ／Ｆ部３を経由してＣＰＵ２へ返す。
【００７８】
（２）要求エントリセレクタ３１０によりＤＭＡ転送要求が選択された場合
アドレス変換部３１５は、要求エントリセレクタ３１０により選択されたアクセス要求エントリ１０５がＤＭＡ転送要求であると、セレクタ３１３によって選択されたリードアドレスが当該ＤＭＡ転送要求の転送先領域に含まれるか否かを判定し、含まれる場合は、上記実施の形態１と同様の手順で、当該ＤＭＡ転送要求におけるＤＭＡ転送先のアドレスをＤＭＡ転送元のアドレスに変換し、リードアドレスとしてアドレス保持部３１６に格納する。
【００７９】
以降、セレクタ３１３は、アドレス変換部３１６に保持された上記変換後のリードアドレスを選択してリードデータ抽出部３１４に出力する。これによって、以降に選択されたアクセス要求エントリ１０５のアクセス要求に対する照合処理には、上記変換後のリードアドレスが使用される。
【００８０】
なお、選択されたアクセス要求エントリ１０５がライト要求である場合や、ＤＭＡ転送要求の転送領域と全く無関係なリードアクセスである場合には、アドレス変換が実施されず、セレクタ３１３で選択されたアドレスをそのままアドレス保持部３１６で保持する。この処理によって、アドレス変換されたアドレスを次のアクセス要求エントリ１０５との照合に使用することが可能となる。
【００８１】
以上のように、この実施の形態４によれば、リードアクセス処理部１４が、所定のクロックに同期して、アクセス要求格納部１０から取り出したアクセス要求毎に照合し、照合結果に応じた処理を実行する。このように、リード要求に対する処理をクロック毎に実行することにより、リードアクセス処理部１４の回路規模を大幅に削減することができる。これまでのリードアクセス処理部１４には、アドレス変換部１４１やライトバッファ照合部１４２内に要求エントリと同じ数の照合回路が必要であったが、図６の構成にすることにより、１系統の照合回路によって実現することが可能である。
【図面の簡単な説明】
【００８２】
【図１】この発明の実施の形態１によるバッファ装置を用いたメモリシステムの構成を示すブロック図である。
【図２】図１中のアクセス要求格納部の構成を概略的に示す図である。
【図３】図１中のリードアクセス処理部の動作例を示す図である。
【図４】この発明の実施の形態２によるアクセス要求制御部の動作例を示す図である。
【図５】この発明の実施の形態３によるアクセス要求制御部の動作例を示す図である。
【図６】この発明の実施の形態４によるリードアクセス処理部の構成を示すブロック図である。
【符号の説明】
【００８３】
１  バッファ装置、２  ＣＰＵ、３，１５  ＣＰＵＩ／Ｆ部、４  ＤＭＡ転送要求受付部、５  メモリ、１０  アクセス要求格納部、１１  ＤＭＡ制御部、１２  調停回路部、１３  アクセス要求制御部（格納制御部）、１４  リードアクセス処理部、１５  アクセス分配部、４０  転送元アドレスレジスタ、４１  転送先アドレスレジスタ、４２  転送データ数レジスタ、４３  転送開始レジスタ、１００  フラグ、１０１  種別、１０２  アドレス、１０３  アドレスデータ、１０４  付加情報、１０５−０〜１０５−７  アクセス要求エントリ、１０６  ＤＭＡ最大サイズ情報、１４１，３１５  アドレス変換部、１４２  ライトバッファ照合部、３１０  要求エントリセレクタ、３１１  カウンタ、３１２  制御回路、３１３  セレクタ、３１４  リードデータ抽出部、３１６  アドレス保持部、３１７  リードアクセス発行回路、３１８  データ保持部。
【図１】
2010152837.tif 000003
【図２】
2010152837.tif 000004
【図３】
2010152837.tif 000005
【図４】
2010152837.tif 000006
【図５】
2010152837.tif 000007
【図６】
2010152837.tif 000008