(57)【要約】【課題】量産に適した半導体基板、及び当該半導体基板を用いた半導体装置を作製することを目的の一とする。【解決手段】支持基板上に絶縁層、第１の電極、第１の不純物半導体層を少なくとも有する積層体を形成し、第１の不純物半導体層上に一導電型を付与する不純物元素が添加された第１の半導体層を形成し、第１の半導体層上に、一導電型を付与する不純物元素が添加された第２の半導体層を、第１の半導体層とは異なる条件により形成し、固相成長法により、第１の半導体層及び第２の半導体層の結晶性を向上させて、第２の不純物半導体層を形成し、第２の不純物半導体層に、一導電型を付与する不純物元素を添加し、一導電型とは異なる導電型を付与する不純物元素を添加し、ゲート絶縁層を介してゲート電極層を形成し、ソース電極層又はドレイン電極層を形成する。【選択図】図９
2010016355.tif 000002
【特許請求の範囲】
【請求項１】
一導電型を付与する不純物元素が添加された単結晶半導体基板にイオンを照射して、前記単結晶半導体基板中に損傷領域を形成し、
前記単結晶半導体基板の表面上に、第１の電極及び絶縁層を形成し、
前記絶縁層と支持基板を密着させて前記単結晶半導体基板と前記支持基板を貼り合わせ、
前記損傷領域において前記単結晶半導体基板を分離させることにより、前記支持基板上に前記絶縁層、前記第１の電極、第１の不純物半導体層を少なくとも有する積層体を形成し、
前記第１の不純物半導体層上に前記一導電型を付与する不純物元素が添加された第１の半導体層を形成し、
前記第１の半導体層上に、前記一導電型を付与する不純物元素が添加された第２の半導体層を、前記第１の半導体層とは異なる条件により形成し、
固相成長法により、前記第１の半導体層及び前記第２の半導体層の結晶性を向上させて、第２の不純物半導体層を形成し、
前記第２の不純物半導体層に、前記一導電型を付与する不純物元素を添加してソース領域又はドレイン領域を形成し、前記一導電型とは異なる導電型を付与する不純物元素を添加してチャネル形成領域を形成し、
前記チャネル形成領域上にゲート絶縁層を介してゲート電極層を形成し、
前記ソース領域又はドレイン領域と電気的に接続するソース電極層又はドレイン電極層を形成することを特徴とする半導体装置の作製方法。
【請求項２】
請求項１において、
前記第１の不純物半導体層は高濃度不純物半導体層であり、
前記第２の不純物半導体層は低濃度不純物半導体層であることを特徴とする半導体装置の作製方法。
【請求項３】
請求項１又は２において、
前記第２の半導体層の結晶性より前記第１の半導体層の結晶性が高くなるように、前記第１の半導体層及び前記第２の半導体層を形成することを特徴とする半導体装置の作製方法。
【請求項４】
請求項１乃至３のいずれか一において、
前記第２の半導体層の水素濃度より前記第１の半導体層の水素濃度が低くなるように、前記第１の半導体層及び前記第２の半導体層を形成することを特徴とする半導体装置の作製方法。
【請求項５】
請求項１乃至４のいずれか一において、
前記第１の半導体層は、その厚さが１０ｎｍ以上５０ｎｍ以下となるように形成され、
前記第２の半導体層は、その厚さが３００ｎｍ以上となるように形成されることを特徴とする半導体装置の作製方法。
【請求項６】
請求項１乃至５のいずれか一において、
前記イオンとして、水素を含む原料ガスにより生成されるイオンを用いることを特徴とする半導体装置の作製方法。
【請求項７】
請求項１乃至６のいずれか一において、
前記第１の半導体層の形成は、シラン系ガスに対する水素ガスの流量比を５０倍以上とするプラズマ化学気相成長法により行われることを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
技術分野は、半導体装置の作製方法に関する。
【背景技術】
【０００２】
近年では、高性能デバイス用の半導体装置向けにＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板が用いられている。絶縁層上に形成された薄い単結晶シリコン層の特長を生かすことで、集積回路中のトランジスタ同士を完全に分離して形成することができ、またトランジスタを完全空乏型とすることができるため、高集積、高速駆動、低消費電力など付加価値の高い半導体集積回路が実現できる。
【０００３】
上記のようなＳＯＩ基板を製造する方法の１つに、水素イオン注入と剥離を組み合わせた、いわゆる水素イオン注入剥離法が知られている。水素イオン注入剥離法の代表的な工程を以下に示す。
【０００４】
はじめに、シリコン基板に水素イオンを注入することによって、基板表面から所定の深さにイオン注入層を形成する。次に、ベース基板（支持基板）となる別のシリコン基板を酸化して酸化シリコン層を形成する。その後、水素イオンを注入したシリコン基板と、ベース基板となる別のシリコン基板の酸化シリコン層とを密着させて、２枚のシリコン基板を貼り合わせる。そして、加熱処理を行うことにより、イオン注入層において一方のシリコン基板を分割して薄い単結晶シリコン層を形成する。
【０００５】
上述のような方法で形成される単結晶シリコン層は、通常、５０ｎｍ乃至３００ｎｍ程度であって、非常に薄い。このため、上述のような方法で形成される単結晶シリコン層は、高集積、低消費電力が要求されるトランジスタの用途には極めて適している。一方で、パワーデバイスや光電変換装置などの用途を考える場合、耐圧の向上、光電変換効率の向上などの観点から、単結晶シリコン層に対して一定の厚さが要求されることになる。
【０００６】
イオン注入剥離法を用いて形成される単結晶シリコン層の厚さは、主として、イオン注入の際の加速電圧に依存する。加速電圧を小さくすればイオン注入層は浅い領域に形成されるため、単結晶シリコン層は薄くなる。反対に、加速電圧を大きくすれば、単結晶半導体層は厚くなる。
【０００７】
このことから、単結晶半導体層を厚くするためには、単純に加速電圧を大きくすれば良いことが分かる。しかしながら、現実には、加速電圧を大きくして厚い単結晶半導体層を形成することは容易ではない。これは、量産に適した（大電流が実現可能な装置）イオンの注入装置を用いる場合、その制限から、加速電圧を一定以上に大きくすることができないことによる。電流が小さい装置を用いる場合には加速電圧を高めることが可能だが、所定のイオンの注入量を得るためには時間を要することになり、生産性の面で好ましくない。また、１００ｋＶを超える高電圧でイオンを加速させる場合には、有害な放射線が発生することもあり、安全性の面で問題がある。
【０００８】
上述のような問題を解消するため、エピタキシャル成長によって単結晶半導体層を厚膜化する方法が検討されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０００−３０９９５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
特許文献１に記載の方法は、水素イオン注入剥離法を用いて形成した単結晶半導体層に対して、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法などの方法を用いて単結晶半導体層を気相成長（気相エピタキシャル成長）により形成するというものである。しかしながら、このような方法で単結晶半導体層を形成する場合、その成膜速度を一定以上に高めることが難しい。これは、半導体装置の量産を考える場合には大きな問題となる。
【００１１】
上述のような問題点に鑑み、量産に適した方法で半導体基板を提供することを目的の一とする。または、資源を有効に活用しつつ、優れた特性の半導体基板を提供することを目的の一とする。または、当該半導体基板を用いて半導体装置（例えばパワーデバイス）を作製することを目的の一とする。
【課題を解決するための手段】
【００１２】
明細書等（少なくとも明細書、特許請求の範囲、図面を含む）において開示する発明の一態様では、固相成長（固相エピタキシャル成長）法を用いることで、生産性良く半導体基板を作製する。より具体的には、次のような工程により半導体基板を作製する。まず、単結晶半導体基板を薄片化して形成した単結晶半導体層に対し、結晶性が高い半導体層を薄く形成する。そして、この結晶性が高い半導体層上に、結晶性が低い半導体層を厚く形成する。その後、上述の積層構造に対して加熱処理などを施して、固相成長による厚い単結晶半導体層を形成する。
【００１３】
上記の「結晶性が高い半導体層」は、シラン系ガスと水素との混合ガスを用いて、プラズマＣＶＤ法により形成することができる。例えば、シラン系ガスに対して、流量比で５０倍以上、好ましくは１００倍以上の水素を含ませることで形成することができる。なお、上記「結晶性が高い半導体層」は、薄片化して形成された単結晶半導体層の結晶性の影響を大きく受けることになるため、上記の作製方法を特に気相成長（気相エピタキシャル成長）法と呼ぶこともできる。しかし、その結晶性は単結晶であることに限定されず、後に形成される「結晶性が低い半導体層」との関係において結晶性が高ければよい。
【００１４】
「結晶性が低い半導体層」は、どのような方法を用いて形成しても良い。例えば、上記「結晶性が高い半導体層」と同様に、シラン系ガスと水素との混合ガスを用いて、プラズマＣＶＤ法により形成することができる。この場合、上記の「結晶性が高い半導体層」の場合と比較して、成膜速度が高い条件を用いることが好ましい。例えば、シラン系ガスに対して、流量比で２倍以上２０倍以下（好ましくは５倍以上１５倍以下）の水素を含ませた原料ガスを用いて形成することができる。
【００１５】
そして、上記の半導体基板を用いて半導体装置、例えばパワーデバイスを作製する。ここでパワーデバイスとは、電力変換などに用いられる半導体装置であって、高耐圧化、大電流化、高速化されたものをいう。パワーデバイスとしては、例えば、パワーＭＯＳＦＥＴを挙げることができる。パワーＭＯＳＦＥＴは、他のパワーデバイスと比較して、スイッチング速度が大きく、比較的低電圧での変換効率が高いという特徴を有している。なお、パワーデバイスとしては他にも、整流ダイオード、パワートランジスタ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、サイリスタ、ゲートターンオフサイリスタ（ＧＴＯ）、トライアックなどがある。
【００１６】
開示する発明の一態様である半導体装置の作製方法の詳細は以下の通りである。
【００１７】
開示する発明の一態様である半導体装置の作製方法の一は、一導電型を付与する不純物元素が添加された単結晶半導体基板にイオンを照射して、単結晶半導体基板中に損傷領域を形成し、単結晶半導体基板の表面上に、第１の電極及び絶縁層を形成し、絶縁層と支持基板を密着させて単結晶半導体基板と支持基板を貼り合わせ、損傷領域において単結晶半導体基板を分離させることにより、支持基板上に絶縁層、第１の電極、第１の不純物半導体層を少なくとも有する積層体を形成し、第１の不純物半導体層上に一導電型を付与する不純物元素が添加された第１の半導体層を形成し、第１の半導体層上に、一導電型を付与する不純物元素が添加された第２の半導体層を、第１の半導体層とは異なる条件により形成し、固相成長法により、第１の半導体層及び第２の半導体層の結晶性を向上させて、第２の不純物半導体層を形成し、第２の不純物半導体層に、一導電型を付与する不純物元素を添加してソース領域又はドレイン領域を形成し、一導電型とは異なる導電型を付与する不純物元素を添加してチャネル形成領域を形成し、チャネル形成領域上にゲート絶縁層を介してゲート電極層を形成し、ソース領域又はドレイン領域と電気的に接続するソース電極層又はドレイン電極層を形成することを特徴としている。
【００１８】
上記において、第１の不純物半導体層は高濃度不純物半導体層とし、第２の不純物半導体層は低濃度不純物半導体層とすることが好ましい。
【００１９】
上記において、第２の半導体層の結晶性より第１の半導体層の結晶性が高くなるように、第１の半導体層及び第２の半導体層を形成することが好ましい。第２の半導体層の水素濃度より第１の半導体層の水素濃度が低くなるように、第１の半導体層及び第２の半導体層を形成しても良い。
【００２０】
また、上記において、第１の半導体層は、その厚さが１０ｎｍ以上１００ｎｍ以下となるように形成され、第２の半導体層は、その厚さが３００ｎｍ以上となるように形成されることが好ましい。
【００２１】
また、上記イオンとしては、水素を含む原料ガスにより生成されるイオンを用いると良い。第１の半導体層の形成は、シラン系ガスに対する水素ガスの流量比を５０倍以上とするプラズマ化学気相成長法により行われることが好ましい。
【００２２】
なお、明細書等において、単結晶とは、結晶構造が一定の規則性を持って形成されており、どの部分においても結晶軸が一定の方向を向いているものをいう。もっとも、開示する発明の一態様において、欠陥や格子歪みなどの規則性の乱れを除外するものではない。
【発明の効果】
【００２３】
開示する発明の一態様では、結晶性が低い半導体層（又は水素濃度が高い半導体層）を形成し、これを固相成長させることで、単結晶半導体層を厚膜化している。これにより、気相成長のみにより単結晶半導体層を形成する場合と比較して、成膜速度を高めることが可能であり、半導体装置の生産性が向上する。また、開示する発明の一態様では、単結晶半導体基板を薄片化して形成した単結晶半導体層上に結晶性半導体層（バッファー層と呼んでも良い）を形成した後、結晶性が低い半導体層（例えば非晶質半導体層など）を形成している。これにより、固相成長の際の加熱処理などにおける半導体層の剥離を防止することができる。つまり、十分な厚さを有する単結晶半導体層を歩留まり良く形成することができる。
【００２４】
また、開示する発明の一態様では、単結晶半導体基板から単結晶半導体層を厚く分離する必要がないため、イオン照射の際の加速電圧に起因する諸問題を解消することができる。また、単結晶半導体層を分離した後の単結晶半導体基板は繰り返し利用することができるため、半導体装置の製造コストを抑えることができる。
【００２５】
このように、開示する発明の一態様によって、優れた特性を有する半導体装置を生産性良く提供することができる。
【図面の簡単な説明】
【００２６】
【図１】半導体基板の作製工程を示す図である。
【図２】半導体基板の作製工程を示す図である。
【図３】半導体基板の作製工程を示す図である。
【図４】半導体基板の作製工程を示す図である。
【図５】半導体基板の作製工程を示す図である。
【図６】半導体基板の作製工程を示す図である。
【図７】半導体基板の作製工程を示す図である。
【図８】半導体装置の作製工程を示す図である。
【図９】半導体装置の平面図及び断面図である。
【図１０】半導体装置の作製工程を示す図である。
【図１１】半導体装置の作製工程を示す図である。
【図１２】実施例における観察結果を示す図である。
【発明を実施するための形態】
【００２７】
以下、実施の形態について、図面を用いて詳細に説明する。但し、発明は以下に示す実施の形態の記載内容に限定されず、明細書等において開示する発明の趣旨から逸脱することなく形態および詳細を様々に変更し得ることは当業者にとって自明である。また、異なる実施の形態に係る構成は、適宜組み合わせて実施することが可能である。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を用い、その繰り返しの説明は省略する。
【００２８】
（実施の形態１）
本実施の形態では、半導体装置に用いることができる半導体基板の作製方法の基本的な一例について、図１乃至図３を参照して説明する。
【００２９】
はじめに、支持基板１００を用意する（図１（Ａ）参照）。支持基板１００には、液晶表示装置などに使用されている透光性を有するガラス基板を用いることができる。ガラス基板としては、歪み点が５８０℃以上６８０℃以下（好ましくは、６００℃以上７００℃以下）であるものを用いると良い。また、ガラス基板は無アルカリガラス基板であることが好ましい。無アルカリガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。
【００３０】
なお、支持基板１００としては、ガラス基板の他、セラミック基板、石英基板やサファイア基板などの絶縁体でなる基板、珪素などの半導体でなる基板、金属やステンレスなどの導電体でなる基板などを用いることもできる。
【００３１】
本実施の形態においては示さないが、支持基板１００の表面に絶縁層を形成しても良い。該絶縁層を設けることにより、支持基板１００に不純物（アルカリ金属やアルカリ土類金属など）が含まれている場合には、当該不純物が半導体層へ拡散することを防止できる。絶縁層は単層構造でも良いし積層構造でも良い。絶縁層を構成する材料としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコンなどを挙げることができる。
【００３２】
ここで、酸化窒化物とは、その組成において、窒素よりも酸素の含有量（原子数）が多いものを示し、例えば、酸化窒化シリコンとは、酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の範囲で含まれるものをいう。また、窒化酸化物とは、その組成において、酸素よりも窒素の含有量（原子数）が多いものを示し、例えば、窒化酸化シリコンとは、酸素が５原子％以上３０原子％以下、窒素が２０原子％以上５５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が１０原子％以上２５原子％以下の範囲で含まれるものをいう。但し、上記範囲は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ  Ｆｏｒｗａｒｄ  Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合のものである。また、構成元素の含有比率の合計は１００原子％を超えない。
【００３３】
次に、単結晶半導体基板１１０を用意する。単結晶半導体基板１１０としては、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコンなどの第４属元素でなる半導体基板を用いることができる。もちろん、ガリウムヒ素、インジウムリンなどの化合物半導体でなる基板を用いてもよい。本実施の形態においては、単結晶半導体基板１１０として、単結晶シリコン基板を用いることとする。単結晶半導体基板１１０のサイズに制限は無いが、例えば、８インチ（２００ｍｍ）、１２インチ（３００ｍｍ）、１８インチ（４５０ｍｍ）といった円形の半導体基板を、矩形に加工して用いることができる。
【００３４】
上記の単結晶半導体基板１１０に対して各種処理を施して、損傷領域１１４、絶縁層１１６を形成する（図１（Ｂ）参照）。各種処理の詳細については図３を用いて後に説明する。なお、損傷領域１１４はイオンが導入された領域であり、該領域において単結晶半導体基板１１０を分離することが可能になる。このため、損傷領域１１４が形成される深さにより、単結晶半導体基板１１０から分離される単結晶半導体層の厚さが決定されることになる。本発明においては、損傷領域１１４を単結晶半導体基板１１０の表面から５０ｎｍ以上３００ｎｍ以下の深さに形成する。
【００３５】
また、絶縁層１１６は、貼り合わせに係る層であるから、その表面は、高い平坦性を有することが好ましい。このような絶縁層１１６としては、例えば、有機シランガスを用いて化学気相成長法により形成される酸化シリコン膜を用いることができる。また、酸化窒化シリコン膜や窒化酸化シリコン膜、酸化アルミニウム膜などを用いても良い。
【００３６】
その後、上記の支持基板１００と単結晶半導体基板１１０とを貼り合わせる（図１（Ｃ）参照）。具体的には、支持基板１００及び絶縁層１１６の表面を超音波洗浄などの方法で洗浄した後、支持基板１００の表面と絶縁層１１６の表面とが接触するように配置する。そして、支持基板１００の表面と絶縁層１１６の表面とが貼り合わせられるように、加圧処理を施す。貼り合わせのメカニズムとしては、ファン・デル・ワールス力が関わるメカニズムや、水素結合が関わるメカニズムなどが考えられる。
【００３７】
なお、上記の貼り合わせを行う前に、支持基板１００又は絶縁層１１６の表面を酸素プラズマ処理又はオゾン処理して、その表面を親水性にしても良い。この処理によって、支持基板１００又は絶縁層１１６表面の有機物等のゴミを除去することができる。また、支持基板１００又は絶縁層１１６の表面に水酸基が付加されるため、貼り合わせに係る界面に水素結合を形成することができる。
【００３８】
ここで、オゾン処理の一例を説明する。例えば、酸素を含む雰囲気下で紫外線（ＵＶ）を照射することにより、被処理体表面にオゾン処理を行うことができる。酸素を含む雰囲気下で紫外線を照射するオゾン処理は、ＵＶオゾン処理または紫外線オゾン処理などとも言われる。酸素を含む雰囲気下において、紫外線のうち２００ｎｍ未満の波長を含む光と２００ｎｍ以上の波長を含む光を照射することにより、オゾンを生成させるとともに、オゾンから一重項酸素を生成させることができる。紫外線のうち１８０ｎｍ未満の波長を含む光を照射することにより、オゾンを生成させるとともに、オゾンから一重項酸素を生成させることもできる。
【００３９】
酸素を含む雰囲気下で、２００ｎｍ未満の波長を含む光および２００ｎｍ以上の波長を含む光を照射することにより起きる反応例を示す。
Ｏ２＋ｈν（λ１ｎｍ）→Ｏ（３Ｐ）＋Ｏ（３Ｐ）      ・・・      （１）
Ｏ（３Ｐ）＋Ｏ２→Ｏ３                            ・・・      （２）
Ｏ３＋ｈν（λ２ｎｍ）→Ｏ（１Ｄ）＋Ｏ２            ・・・      （３）
【００４０】
上記反応式（１）において、酸素（Ｏ２）を含む雰囲気下で２００ｎｍ未満の波長（λ１ｎｍ）を含む光（ｈν）を照射することにより基底状態の酸素原子（Ｏ（３Ｐ））が生成する。次に、反応式（２）において、基底状態の酸素原子（Ｏ（３Ｐ））と酸素（Ｏ２）とが反応してオゾン（Ｏ３）が生成する。そして、反応式（３）において、生成されたオゾン（Ｏ３）を含む雰囲気下で２００ｎｍ以上の波長（λ２ｎｍ）を含む光が照射されることにより、励起状態の一重項酸素Ｏ（１Ｄ）が生成される。酸素を含む雰囲気下において、紫外線のうち２００ｎｍ未満の波長を含む光を照射することによりオゾンを生成させるとともに、２００ｎｍ以上の波長を含む光を照射することによりオゾンを分解して一重項酸素を生成する。上記のようなオゾン処理は、例えば、酸素を含む雰囲気下での低圧水銀ランプの照射（λ１＝１８５ｎｍ、λ２＝２５４ｎｍ）により行うことができる。
【００４１】
また、酸素を含む雰囲気下で、１８０ｎｍ未満の波長を含む光を照射することにより起きる反応例を示す。
Ｏ２＋ｈν（λ３ｎｍ）→Ｏ（１Ｄ）＋Ｏ（３Ｐ）      ・・・      （４）
Ｏ（３Ｐ）＋Ｏ２→Ｏ３                            ・・・      （５）
Ｏ３＋ｈν（λ３ｎｍ）→Ｏ（１Ｄ）＋Ｏ２            ・・・      （６）
【００４２】
上記反応式（４）において、酸素（Ｏ２）を含む雰囲気下で１８０ｎｍ未満の波長（λ３ｎｍ）を含む光を照射することにより、励起状態の一重項酸素Ｏ（１Ｄ）と基底状態の酸素原子（Ｏ（３Ｐ））が生成する。次に、反応式（５）において、基底状態の酸素原子（Ｏ（３Ｐ））と酸素（Ｏ２）とが反応してオゾン（Ｏ３）が生成する。反応式（６）において、生成されたオゾン（Ｏ３）を含む雰囲気下で１８０ｎｍ未満の波長（λ３ｎｍ）を含む光が照射されることにより、励起状態の一重項酸素と酸素が生成される。酸素を含む雰囲気下において、紫外線のうち１８０ｎｍ未満の波長を含む光を照射することによりオゾンを生成させるとともにオゾンまたは酸素を分解して一重項酸素を生成する。上記のようなオゾン処理は、例えば、酸素を含む雰囲気下でのＸｅエキシマＵＶランプの照射（λ３＝１７２ｎｍ）により行うことができる。
【００４３】
２００ｎｍ未満の波長を含む光により被処理体表面に付着する有機物などの化学結合を切断し、オゾンまたはオゾンから生成された一重項酸素により被処理体表面に付着する有機物、または化学結合を切断した有機物などを酸化分解して除去することができる。上記のようなオゾン処理を行うことで、被処理体表面の親水性および清浄性を高めることができ、接合を良好に行うことができる。
【００４４】
酸素を含む雰囲気下で紫外線を照射することによりオゾンが生成される。オゾンは、被処理体表面に付着する有機物の除去に効果を奏する。また、一重項酸素も、オゾンと同等またはそれ以上に、被処理体表面に付着する有機物の除去に効果を奏する。オゾン及び一重項酸素は、活性状態にある酸素の例であり、総称して活性酸素とも言われる。上記反応式等で説明したとおり、一重項酸素を生成する際にオゾンが生じる、またはオゾンから一重項酸素を生成する反応もあるため、ここでは一重項酸素が寄与する反応も含めて、便宜的にオゾン処理と称する。
【００４５】
次に、貼り合わせられた支持基板１００及び単結晶半導体基板１１０に対して加熱処理を施して、貼り合わせを強化する。この際の加熱温度は、損傷領域１１４における分離が進行しない温度とする必要がある。例えば、４００℃未満、好ましくは３００℃以下とすることができる。加熱処理時間については特に限定されず、処理速度と貼り合わせ強度との関係から最適な条件を適宜設定すればよい。本実施の形態においては、２００℃、２時間の加熱処理を施すこととする。ここで、貼り合わせに係る領域にマイクロ波を照射して、貼り合わせに係る領域のみを局所的に加熱することも可能である。なお、貼り合わせ強度に問題がない場合は、上記加熱処理を省略しても良い。
【００４６】
次に、単結晶半導体基板１１０を、損傷領域１１４にて、第１の単結晶半導体層１２０と単結晶半導体基板１３０とに分離する（図１（Ｄ）参照）。単結晶半導体基板１１０の分離は、加熱処理により行う。該加熱処理の温度は、支持基板１００の耐熱温度を目安にすることができる。例えば、支持基板１００としてガラス基板を用いる場合には、加熱温度は４００℃以上６５０℃以下とすることが好ましい。なお、上記加熱温度の上限は、支持基板１００の耐熱性に応じて適宜設定することが可能である。例えば、支持基板１００が７５０℃までの熱処理に耐えるのであれば、７５０℃以下の温度で加熱処理を行えばよい。本実施の形態においては、６００℃、２時間の加熱処理を施すこととする。
【００４７】
上述のような加熱処理を行うことにより、損傷領域１１４に形成された微小な空孔の体積変化が生じ、損傷領域１１４に亀裂が生ずる。その結果、損傷領域１１４において単結晶半導体基板１１０が分離する。絶縁層１１６は支持基板１００と貼り合わせられているので、支持基板１００上には単結晶半導体基板１１０から分離された第１の単結晶半導体層１２０が残存することになる。また、この加熱処理で、支持基板１００と絶縁層１１６の貼り合わせに係る界面が加熱されるため、当該界面に共有結合が形成され、支持基板１００と絶縁層１１６の結合力が一層向上する。なお、分離後の単結晶半導体基板１３０は、再生処理を行った後、再利用することができる。再生処理後の単結晶半導体基板１３０は、単結晶半導体層を得るための基板として用いてもよいし、その他の用途に用いても良い。単結晶半導体層を得るための基板として用いる場合には、１枚の単結晶半導体基板から複数の半導体基板を作製することができることになる。
【００４８】
上述のようにして形成された半導体基板において、第１の単結晶半導体層１２０の表面には、分離工程やイオン照射工程による欠陥が存在し、また、その平坦性は損なわれている。そこで、第１の単結晶半導体層１２０の欠陥修復処理又は表面平坦化処理を行っても良い。なお、以下に示す欠陥修復処理又は表面平坦化処理は必須の工程ではない。
【００４９】
欠陥修復処理や、表面平坦化処理としては、例えば、レーザ光照射を用いることができる。レーザ光を第１の単結晶半導体層１２０の上方から照射することで、第１の単結晶半導体層１２０上部が溶融し、その後、冷却、固化することで、欠陥が修復され、また、表面の平坦性が向上する。レーザ光の照射の際には、支持基板の耐熱温度の範囲内での加熱処理を伴うようにしても良い。支持基板を加熱することにより、欠陥の低減を効果的に進めることができる。
【００５０】
なお、上記レーザ光の照射による第１の単結晶半導体層１２０の溶融は、部分溶融とする。完全溶融とする場合には、液相となった後の無秩序な核発生により微結晶化し、結晶性が低下する可能性が高まるためである。一方で、部分溶融させることにより、溶融されていない固相部分から結晶成長が進行する。これにより、半導体層中の欠陥を減少させることができる。ここで、完全溶融とは、第１の単結晶半導体層１２０が下部界面付近まで溶融されて、液相となることをいう。他方、部分溶融とは、この場合、第１の単結晶半導体層１２０の上部は溶融して液相となるが、下部は溶融せずに固相のままであることをいう。
【００５１】
上記レーザ光の照射には、パルス発振レーザ光（パルスレーザ光）を用いることが好ましい。高エネルギーのパルスレーザ光を用いることで、部分溶融状態を作り出すことが容易となるためである。発振周波数は、１Ｈｚ以上１０ＭＨｚ以下程度とすることが好ましい。より好ましくは、１０Ｈｚ以上１ＭＨｚ以下である。上述のパルス発振レーザとしては、Ａｒレーザ、Ｋｒレーザ、エキシマ（ＡｒＦ、ＫｒＦ、ＸｅＣｌ）レーザ、ＣＯ２レーザ、ＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ＧｄＶＯ４レーザ、Ｙ２Ｏ３レーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、銅蒸気レーザ、金蒸気レーザ等を用いることができる。なお、部分溶融させるためにはパルスレーザ光を用いることが好ましいが、開示する発明の一態様はこれに限定して解釈されるものではない。すなわち、連続発振レーザ光（ＣＷレーザ光）の使用を除外するものではない。なお、ＣＷレーザ光の発振器としては、Ａｒレーザ、Ｋｒレーザ、ＣＯ２レーザ、ＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ＧｄＶＯ４レーザ、Ｙ２Ｏ３レーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、ヘリウムカドミウムレーザ等がある。
【００５２】
レーザ光の波長は、第１の単結晶半導体層１２０に吸収される波長とする必要がある。その波長は、レーザ光の表皮深さ（ｓｋｉｎ  ｄｅｐｔｈ）などを考慮して決定すればよい。例えば、２５０ｎｍ以上７００ｎｍ以下の範囲とすることができる。また、レーザ光のエネルギー密度は、レーザ光の波長、レーザ光の表皮深さ、第１の単結晶半導体層１２０の膜厚などを考慮して決定することができる。レーザ光のエネルギー密度は、例えば、３００ｍＪ／ｃｍ２以上８００ｍＪ／ｃｍ２以下の範囲とすればよい。なお、上記エネルギー密度の範囲は、第１の単結晶半導体層１２０の膜厚を２００ｎｍ程度とし、パルスレーザ光の発振器としてＸｅＣｌエキシマレーザー（波長：３０８ｎｍ）を用いた場合の一例である。
【００５３】
レーザ光の照射は、大気雰囲気のような酸素を含む雰囲気、または窒素雰囲気のような不活性雰囲気で行うことができる。不活性雰囲気中でレーザ光を照射するには、気密性のあるチャンバー内でレーザ光を照射し、このチャンバー内の雰囲気を制御すればよい。チャンバーを用いない場合は、レーザ光の被照射面に窒素ガスなどの不活性ガスを吹き付けることで、窒素雰囲気を形成することもできる。
【００５４】
なお、窒素などの不活性雰囲気でレーザ光の照射を行う方が、大気雰囲気で行うよりも第１の単結晶半導体層１２０の平坦性を向上させる効果は高い。また、大気雰囲気よりも不活性雰囲気の方がクラックやリッジの発生を抑える効果が高く、レーザ光の使用可能なエネルギー密度の範囲が広くなる。なお、レーザ光の照射は、真空中で行ってもよい。真空中でレーザ光を照射した場合には、不活性雰囲気における照射と同様の効果を得ることができる。
【００５５】
なお、本実施の形態においては、レーザ光の照射により欠陥の回復、表面の平坦化等を行う例について説明しているが、開示する発明の一態様はこれに限定されない。例えば、第１の単結晶半導体層１２０の表面をエッチング処理して欠陥を除去し、平坦性を向上させても良い。エッチング処理以外にも、例えば、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）などの研磨処理を適用することができる。
【００５６】
以上により、単結晶半導体基板１１０から分離して形成された第１の単結晶半導体層１２０を有する半導体基板を作製することができる。なお、以下の説明においては、上記の欠陥修復処理又は表面平坦化処理を施していない半導体基板を用いる場合について説明する（図１（Ｅ）参照）。
【００５７】
次に、第１の単結晶半導体層１２０上に第１の半導体層１２２Ａをエピタキシャル成長（気相成長、気相エピタキシャル成長）させる（図２（Ａ）参照）。すなわち、第１の半導体層１２２Ａは、第１の単結晶半導体層１２０の結晶性の影響を受けた半導体層である。ここで、第１の半導体層１２２Ａは、第１の単結晶半導体層１２０に合わせて材料を選択し、形成すればよい。第１の半導体層１２２Ａとしてシリコン層を形成する場合には、例えば、シラン系ガス（代表的にはシラン）と水素ガスとの混合ガスを原料として、プラズマＣＶＤ法により形成することができる。また、第１の半導体層１２２Ａは、５ｎｍ以上１００ｎｍ以下、好ましくは１０ｎｍ以上５０ｎｍ以下程度の厚さとなるように形成する。
【００５８】
上記原料ガスは、シラン系ガスに対する水素ガスの流量比を５０倍以上（好ましくは１００倍以上）とする混合ガスである。例えば、シラン（ＳｉＨ４）を４ｓｃｃｍ、水素を４００ｓｃｃｍで混合させて用いれば良い。水素ガスの流量を高めることにより、結晶性の高い半導体層を形成することができる。これにより、半導体層中の水素含有量を低減することができる。
【００５９】
なお、シラン系ガスとしては、上記のシランを用いることに限定されず、ジシラン（Ｓｉ２Ｈ６）その他を用いても良い。また、上記の原料ガスには、希ガスを添加してもよい。
【００６０】
プラズマＣＶＤ法を用いて第１の半導体層１２２Ａを形成する際のその他の条件は、周波数が１０ＭＨｚ乃至２００ＭＨｚ、電力が５Ｗ以上５０Ｗ以下、チャンバー内圧力が１０Ｐａ以上１０３Ｐａ以下、電極間隔（平行平板型の場合）が１５ｍｍ以上３０ｍｍ以下、支持基板１００の温度が２００℃以上４００℃以下であり、代表的には、それぞれ、６０ＭＨｚ、１５Ｗ、１００Ｐａ、２０ｍｍ、２８０℃である。なお、上記の成膜条件は一例に過ぎず、開示する発明の一態様はこれに限定して解釈されるものではない。ここで重要な点は、第１の半導体層１２２Ａとして結晶性の高い半導体層（又は水素濃度が低い半導体層、水素含有量が小さい半導体層）を形成することであるから、この目的を達成することができれば、どのような形成方法で第１の半導体層１２２Ａを形成しても構わない。
【００６１】
なお、第１の半導体層１２２Ａのエピタキシャル成長を行う前に、第１の単結晶半導体層１２０表面に形成されている自然酸化層などは除去しておくことが好ましい。これは、第１の単結晶半導体層１２０の表面に酸化層が存在する場合には、第１の単結晶半導体層１２０の結晶性の影響を受けたエピタキシャル成長を進行させることができず、第１の半導体層１２２Ａの結晶性が低下してしまうためである。ここで、上記の酸化層の除去は、フッ酸系の溶液などを用いて行うことができる。
【００６２】
次に、第１の半導体層１２２Ａ上に第２の半導体層１２２Ｂを形成する（図２（Ｂ）参照）。ここで、第２の半導体層１２２Ｂは、第１の半導体層１２２Ａに合わせて材料を選択し、形成する。また、第２の半導体層１２２Ｂは、２００ｎｍ以上（好ましくは４００ｎｍ以上）の厚さとなるように形成する。この場合においても、第１の半導体層１２２Ａ表面に形成されている酸化層は除去しておくことが好ましい。
【００６３】
第２の半導体層１２２Ｂは、第１の半導体層１２２Ａと比較して結晶性が低い半導体層とする。または、第２の半導体層１２２Ｂは、第１の半導体層１２２Ａと比較して水素濃度が高い半導体層（水素含有量が大きい半導体層）とする。このような第２の半導体層１２２Ｂとしては、例えば、非晶質半導体層を形成すればよい。
【００６４】
第２の半導体層１２２Ｂの形成方法は任意であるが、少なくとも第１の半導体層１２２Ａより成膜速度が高い条件で形成することが好ましい。例えば、シラン系ガス（代表的にはシラン）と水素ガスとの混合ガスを原料として、プラズマＣＶＤ法により第２の半導体層１２２Ｂを形成する場合には、シラン系ガスに対する水素ガスの流量比を２倍以上２０倍以下（好ましくは５倍以上１５倍以下）とすればよい。また、周波数を１０ＭＨｚ乃至２００ＭＨｚ、電力を５Ｗ以上５０Ｗ以下、チャンバー内圧力を１０Ｐａ以上１０３Ｐａ以下、電極間隔（平行平板型の場合）を１５ｍｍ以上３０ｍｍ以下、支持基板１００の温度を２００℃以上４００℃以下とすると良い。代表的には、シラン（ＳｉＨ４）の流量を２５ｓｃｃｍ、水素の流量を１５０ｓｃｃｍ、周波数を２７ＭＨｚ、電力を３０Ｗ、圧力を６６．６Ｐａ、電極間隔を２５ｍｍ、基板温度を２８０℃とする。なお、上記の成膜条件は一例に過ぎず、開示する発明の一態様はこれに限定して解釈されるものではない。ここで重要な点は、第２の半導体層１２２Ｂとして結晶性は低くとも（又は水素濃度が高くとも）成膜速度の高い半導体層を形成することであるから、この目的を達成することができれば、どのような形成方法で第２の半導体層１２２Ｂを形成しても構わない。
【００６５】
その後、熱処理を行い、固相エピタキシャル成長（固相成長）による第２の単結晶半導体層１２４を形成する（図２（Ｃ）参照）。なお、第１の半導体層１２２Ａは第２の単結晶半導体層１２４の下層領域１２４Ａに対応し、第２の半導体層１２２Ｂは第２の単結晶半導体層１２４の上層領域１２４Ｂに対応する。
【００６６】
上記の熱処理は、ＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）、炉（ファーネス）、ミリ波加熱装置などの熱処理装置を用いて行うことができる。熱処理装置の加熱方式としては抵抗加熱式、ランプ加熱式、ガス加熱式、電磁波加熱式などが挙げられる。レーザビームの照射や、熱プラズマジェットの照射を行っても良い。
【００６７】
一般的に、炉は外熱式であり、チャンバー内と被処理物は熱的に平衡状態となる。一方、ＲＴＡは、被処理物に直接エネルギーを与えることで瞬間的な加熱（急速加熱）を行うものであり、チャンバー内と被処理物は熱的に非平衡状態である。ＲＴＡ装置としては、ランプ加熱式のＲＴＡ（ＬＲＴＡ；Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、加熱された気体を用いるガス加熱式のＲＴＡ（ＧＲＴＡ；Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、又はランプ加熱式とガス加熱式の両方を備えたＲＴＡ装置等が挙げられる。
【００６８】
ＲＴＡ装置を用いる場合には、処理温度５００℃以上７５０℃以下、処理時間０．５分以上１０分以下とすることが好ましい。炉を用いる場合は、処理温度５００℃以上６５０℃以下、処理時間１時間以上４時間以下とすることが好ましい。もちろん、支持基板１００の耐熱温度等が許せばこの限りではない。
【００６９】
以上により、第１の単結晶半導体層１２０と第２の単結晶半導体層１２４の積層構造が形成される。ここで、第２の単結晶半導体層１２４を厚く（例えば、５００ｎｍ以上）形成するために、気相成長法のみを用いることは、成膜速度の点から好ましくない。一方で、固相成長法のみを用いて第２の単結晶半導体層１２４を形成する場合には、熱処理に起因する半導体層の剥離の問題が生じることになる。これは、成膜直後の半導体層（例えば、非晶質半導体層）が多量の水素を含有することに起因するものと考えられる。
【００７０】
本実施の形態では、気相成長により第１の半導体層１２２Ａ（結晶性が高い半導体層、水素濃度が低い半導体層、または成膜速度が低い製法による半導体層）を薄く形成した後、第２の半導体層１２２Ｂ（結晶性が低い半導体層、水素濃度が高い半導体層、または成膜速度が高い製法による半導体層）を厚く形成し、その後、固相成長を行うことで第２の単結晶半導体層１２４を形成している。これにより、成膜速度を確保しつつ、半導体層の剥離の問題を解消することができる。つまり、生産性良く、且つ、歩留まり良く、所定の厚さを有する単結晶半導体層を形成することができる。
【００７１】
このように、単結晶半導体層上に結晶性の高い半導体層と結晶性の低い半導体層の積層構造を形成し、その後固相成長させることで剥離の問題が低減されるのは、隣接する層同士の結晶性の差が小さくなることで、界面における原子同士の結合が強化され、密着性が高まることによると考えられる。
【００７２】
なお、本実施の形態においては、単結晶半導体層（第１の単結晶半導体層１２０）と結晶性が低い半導体層（第２の半導体層１２２Ｂ）との間に結晶性が高い半導体層（第１の半導体層１２２Ａ）を一層形成しているが、上述の理由を考えた場合、開示する発明の一態様をこれに限定して解釈する必要はない。つまり、単結晶半導体層と結晶性が低い半導体層との間に、結晶性が異なる半導体層を複数設ける構成としても良い。例えば、単結晶半導体層上に、結晶性が高い半導体層を形成し、その上に結晶性がやや高い半導体層を形成し、その上に結晶性が低い半導体層を形成する。このような構成とすることで、密着性をより向上させることが可能である。
【００７３】
また、界面における密着力という観点からは、上記積層構造は、できるだけ大気などに触れないように形成することが好ましい。例えば、第１の半導体層１２２Ａと第２の半導体層１２２Ｂを同一のチャンバー内で連続的に成膜しても良い。
【００７４】
以上により、厚膜化された単結晶半導体層を有する半導体基板を作製することができる。なお、本実施の形態においては第１の単結晶半導体層１２０の表面に平坦化処理を施していないため、第２の単結晶半導体層１２４の表面は、第１の単結晶半導体層１２０の表面の影響を強く受けたものとなっている。このため、必要がある場合には、第２の単結晶半導体層１２４の表面を平坦化しても良い。
【００７５】
また、本実施の形態では、支持基板１００上に絶縁層１１６を介して第１の単結晶半導体層１２０及び第２の単結晶半導体層１２４を形成する方法について説明しているが、開示する発明の一態様はこれに限定して解釈されるものではない。例えば、第１の単結晶半導体層１２０の下部に各種の機能を持たせた層（以下、機能層と呼ぶ）を設けても良い。例えば、導電性材料を含む層や、不純物元素を含有する層（不純物元素を含有する半導体層）などを機能層として形成することができる。
【００７６】
次に、図３を用いて、本実施の形態において用いる単結晶半導体基板１１０の加工方法について説明する。
【００７７】
まず、単結晶半導体基板１１０を用意する（図３（Ａ）参照）。単結晶半導体基板１１０の詳細については、図１の説明部分を参照することができるため、ここでは省略する。
【００７８】
単結晶半導体基板１１０を洗浄した後、単結晶半導体基板１１０の表面に絶縁層１１２を形成する。絶縁層１１２を設けない構成とすることもできるが、後のイオン打ち込みの際の単結晶半導体基板１１０の汚染及び表面の損傷を防ぐためには、絶縁層１１２を設けることが好ましい。絶縁層１１２の厚さは１０ｎｍ以上４００ｎｍ以下とすると良い。
【００７９】
絶縁層１１２を構成する材料としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコンなどを挙げることができる。絶縁層１１２の形成方法としては、ＣＶＤ法、スパッタ法、単結晶半導体基板１１０の酸化（又は窒化）による方法などがある。
【００８０】
次に、絶縁層１１２を介して、電界で加速されたイオンでなるイオンビーム１４０を単結晶半導体基板１１０に照射し、単結晶半導体基板１１０の表面から所定の深さの領域に、損傷領域１１４を形成する（図３（Ｂ）参照）。損傷領域１１４が形成される領域の深さは、イオンビーム１４０の加速エネルギーとイオンビーム１４０の入射角によって制御することができる。なお、損傷領域１１４は、イオンの平均侵入深さと同程度の深さの領域に形成されることになる。
【００８１】
上述の損傷領域１１４が形成される深さにより、単結晶半導体基板１１０から分離される単結晶半導体層の厚さが決定される。損傷領域１１４が形成される深さは、単結晶半導体基板１１０の表面から５００ｎｍ以下であり、好ましくは４００ｎｍ以下であり、より好ましくは５０ｎｍ以上３００ｎｍ以下である。損傷領域１１４を浅く形成することで、分離後の単結晶半導体基板が厚く残存するため、単結晶半導体基板の繰り返し利用回数を増加させることができる。ただし、損傷領域１１４を浅く形成する場合には、加速電圧を低くすることになるため、生産性などについての考慮が必要となる。
【００８２】
上記イオンの照射は、イオンドーピング装置やイオン注入装置を用いて行うことができる。イオン注入装置では、ソースガスを励起してイオン種を生成し、生成されたイオン種を質量分離して、所定の質量を有するイオン種を被処理物に照射する。イオンドーピング装置は、プロセスガスを励起してイオン種を生成し、生成されたイオン種を質量分離せずに被処理物に照射する。なお、質量分離機構を備えているイオンドーピング装置では、イオン注入装置と同様に、質量分離を伴うイオンの照射を行うこともできる。
【００８３】
イオンドーピング装置を用いる場合のイオンの照射工程は、例えば、以下の条件で行うことができる。
・加速電圧  １０ｋＶ以上１００ｋＶ以下（好ましくは３０ｋＶ以上８０ｋＶ以下）
・ドーズ量  １×１０１６／ｃｍ２以上４×１０１６／ｃｍ２以下
・ビーム電流密度  ２μＡ／ｃｍ２以上（好ましくは５μＡ／ｃｍ２以上、より好ましくは１０μＡ／ｃｍ２以上）
【００８４】
イオンドーピング装置を用いる場合、イオン照射工程のソースガスには水素を含むガスを用いることができる。該ガスを用いることによりイオン種としてＨ＋、Ｈ２＋、Ｈ３＋を生成することができる。水素ガスをソースガスとして用いる場合には、Ｈ３＋を多く照射することが好ましい。具体的には、例えば、イオンビーム１４０に、Ｈ＋、Ｈ２＋、Ｈ３＋の総量に対してＨ３＋イオンが７０％以上含まれるようにすることが好ましい。また、Ｈ３＋イオンの割合を８０％以上とすることがより好ましい。このようにＨ３＋の割合を高めておくことで、損傷領域１１４に１×１０２０ａｔｏｍｓ／ｃｍ３以上の濃度で水素を含ませることが可能である。これにより、損傷領域１１４における分離が容易になる。また、Ｈ３＋イオンを多く用いることで、Ｈ＋、Ｈ２＋を用いる場合よりもイオンの照射効率が向上する。つまり、イオン照射にかかる時間を短縮することができる。なお、ここではＨ３＋を多く用いる場合について説明しているが、Ｈ＋やＨ２＋の割合を高めて用いても問題はない。
【００８５】
イオン注入装置を用いる場合には、質量分離により、Ｈ３＋イオンが注入されるようにすることが好ましい。もちろん、Ｈ＋やＨ２＋を注入してもよい。ただし、イオン注入装置を用いる場合には、イオン種を選択して注入するため、イオンドーピング装置を用いる場合と比較して、イオン照射の効率が低下する場合がある。
【００８６】
イオン照射工程のソースガスには水素を含むガスの他に、ヘリウムやアルゴンなどの希ガス、フッ素ガスや塩素ガスに代表されるハロゲンガス、フッ素化合物ガス（例えば、ＢＦ３）などのハロゲン化合物ガスから選ばれた一種または複数種類のガスを用いることができる。ソースガスにヘリウムを用いる場合は、質量分離を行わないことで、Ｈｅ＋イオンの割合が高いイオンビーム１４０を作り出すことができる。このようなイオンビーム１４０を用いることで、損傷領域１１４を効率よく形成することができる。
【００８７】
また、複数回の照射工程を行うことで、損傷領域１１４を形成することもできる。この場合、イオン照射工程毎にソースガスを異ならせても良いし、同じソースガスを用いてもよい。例えば、ソースガスとして希ガスを用いてイオン照射を行った後、水素を含むガスをソースガスとして用いてイオン照射を行うことができる。また、初めにハロゲンガス又はハロゲン化合物ガスを用いてイオン照射を行い、次に、水素ガスを含むガスを用いてイオン照射を行うこともできる。
【００８８】
上記の損傷領域１１４を形成した後、絶縁層１１２を除去し、絶縁層１１６を形成する（図３（Ｃ）参照）。絶縁層１１６は、貼り合わせに係る層であるから、その表面は、高い平坦性を有することが好ましい。このような絶縁層１１６としては、例えば、有機シランガスを用いて化学気相成長法により形成される酸化シリコン層を用いることができる。また、窒化シリコン層を用いても良い。
【００８９】
ここで、絶縁層１１２を除去するのは、上記イオンの照射によって絶縁層１１２が損傷する可能性が高いためである。したがって、イオンの照射による絶縁層１１２の損傷が問題とならない場合には、絶縁層１１２上に絶縁層１１６を形成しても良い。又は、絶縁層１１２を絶縁層１１６として用いることもできる。
【００９０】
以上により、図１（Ｂ）に示される半導体基板が得られる。
【００９１】
（実施の形態２）
本実施の形態では、第１の単結晶半導体層の下部に、電極（又は配線）として機能する導電層を設ける場合の単結晶半導体基板の加工方法の一例について図４を参照して説明する。なお、実施の形態１と重複する部分についての詳細は省略する。
【００９２】
まず、単結晶半導体基板１１０を用意する（図４（Ａ）参照）。単結晶半導体基板１１０の詳細については、実施の形態１を参照することができるため、ここでは省略する。
【００９３】
単結晶半導体基板１１０を洗浄した後、単結晶半導体基板１１０の表面に絶縁層１１２を形成する。絶縁層１１２の詳細についても実施の形態１と同様である。
【００９４】
次に、絶縁層１１２を介して、電界で加速されたイオンでなるイオンビーム１４０を単結晶半導体基板１１０に照射し、単結晶半導体基板１１０の表面から所定の深さの領域に、損傷領域１１４を形成する（図４（Ｂ）参照）。詳細については実施の形態１を参照すればよい。
【００９５】
上記の損傷領域１１４を形成した後、絶縁層１１２を除去し、導電層１１８を形成する（図４（Ｃ）参照）。導電層１１８は、後の工程における熱処理に耐え得るものとする必要がある。このため、導電層１１８は、高融点金属材料を用いて形成することが好ましい。例えば、チタン、モリブデン、タングステン、タンタル、クロム、ニッケルなどを用いることができる。もちろん、アルミニウム、銅などの低抵抗材料を用いて導電層１１８を形成しても良い。また、前述の金属材料と、金属材料の窒化物との積層構造としても良い。例えば、窒化チタン層とチタン層の積層構造、窒化タンタル層とタンタル層の積層構造、窒化タングステン層とタングステン層の積層構造などを用いることができる。なお、導電層１１８は、蒸着法やスパッタリング法を用いて形成することができる。また、電極（又は配線）として用いる場合には、その厚さを１００ｎｍ以上とすることが好ましい。
【００９６】
次に、導電層１１８上に絶縁層１１６を形成する（図４（Ｄ）参照）。絶縁層１１６は、貼り合わせに係る層であるから、その表面は、高い平坦性を有することが好ましい。このような絶縁層１１６としては、例えば、有機シランガスを用いて化学気相成長法により形成される酸化シリコン層を用いることができる。また、窒化シリコン層を用いても良い。
【００９７】
絶縁層１１６を形成した後の工程については、実施の形態１と同様である（図１及び図２参照）。
【００９８】
なお、図４においては、単結晶半導体基板１１０上に絶縁層１１２を形成した後、イオンを照射して損傷領域１１４を形成し、その後、絶縁層１１２を除去して、導電層１１８及び絶縁層１１６を形成する場合について説明しているが、開示する発明の一態様はこれに限定されない。
【００９９】
例えば、単結晶半導体基板の表面上に導電層を形成し、該導電層の表面にイオンを照射して単結晶半導体基板の所定の深さの領域に損傷領域を形成した後、導電層上に絶縁層を形成することもできる。このように、イオン照射の前に導電層を形成することで、導電層を保護層として機能させることが可能であり、絶縁層１１２を別途設ける必要がなく、工程の短縮につながる。
【０１００】
以上により、単結晶半導体層の下部に電極（又は配線）として機能する導電層を有する半導体基板を提供することができる。なお、上記の導電層は、電極（又は配線）として機能させることに限定されない。例えば、その遮光機能を利用して、遮光層として用いても良い。また、上記導電層の形成と同様の方法で、不純物元素を含有する半導体層を形成しても良い。本実施の形態は、実施の形態１と組み合わせて用いることができる。
【０１０１】
（実施の形態３）
本実施の形態では、不純物半導体領域（第１の不純物半導体領域）と導電層の積層構造を形成する場合の単結晶半導体基板の加工方法について、図５を参照して説明する。なお、実施の形態１と重複する部分についての詳細は省略する。
【０１０２】
まず、単結晶半導体基板１１０を用意する（図５（Ａ）参照）。単結晶半導体基板１１０の詳細については、実施の形態１を参照することができるため、ここでは省略する。
【０１０３】
単結晶半導体基板１１０を洗浄した後、単結晶半導体基板１１０の表面に絶縁層１１２を形成する。絶縁層１１２の詳細についても実施の形態１と同様である。
【０１０４】
次に、単結晶半導体基板１１０に一導電型を付与する不純物元素を添加して、第１の不純物半導体領域１１９を形成する（図５（Ｂ）参照）。なお、単結晶半導体基板１１０上には絶縁層１１２が形成されているため、一導電型を付与する不純物元素は絶縁層１１２を通過して単結晶半導体基板１１０に添加されることになる。ここで、第１の不純物半導体領域１１９の厚さは、３０ｎｍ乃至２００ｎｍ、好ましくは５０ｎｍ乃至１００ｎｍ程度とする。
【０１０５】
上記一導電型を付与する不純物元素としては、例えば、リンなどを用いる。これにより、ｎ型の第１の不純物半導体領域１１９を形成することができる。もちろん、ボロンなどを用いてｐ型の第１の不純物半導体領域１１９を形成しても良い。なお、ここでは、イオンビーム１４２を照射して第１の不純物半導体領域１１９を形成する場合について示したが、開示する発明の一態様はこれに限定して解釈されない。例えば、第１の不純物半導体領域１１９を熱拡散法により形成しても良い。ただし、熱拡散法では９００℃程度又はそれ以上の高温処理が行われるため、損傷領域を形成する前に行うことが必要となる。又は、あらかじめ一導電型を付与する不純物元素が添加された単結晶半導体基板を用いて、上記不純物元素の添加を省略しても良い。
【０１０６】
なお、不純物元素の濃度については特に限定しないが、例えば、１×１０１９ａｔｏｍｓ／ｃｍ３以上５×１０２１ａｔｏｍｓ／ｃｍ３以下程度とすると良い。また、上記の方法により作製された第１の不純物半導体領域１１９は実質的に単結晶半導体である。
【０１０７】
次に、絶縁層１１２を介して、電界で加速されたイオンでなるイオンビーム１４０を単結晶半導体基板１１０に照射し、単結晶半導体基板１１０の表面（第１の不純物半導体領域１１９の表面）から所定の深さの領域に、損傷領域１１４を形成する（図５（Ｃ）参照）。詳細については実施の形態１を参照すればよい。
【０１０８】
上記の損傷領域１１４を形成した後、絶縁層１１２を除去し、導電層１１８を形成する（図５（Ｄ）参照）。導電層１１８は、後の工程における熱処理に耐え得るものとする必要がある。このため、導電層１１８は、高融点金属材料を用いて形成することが好ましい。例えば、チタン、モリブデン、タングステン、タンタル、クロム、ニッケルなどを用いることができる。また、前述の金属材料と、金属材料の窒化物との積層構造としても良い。例えば、窒化チタン層とチタン層の積層構造、窒化タンタル層とタンタル層の積層構造、窒化タングステン層とタングステン層の積層構造などを用いることができる。なお、導電層１１８は、蒸着法やスパッタリング法を用いて形成することができる。また、電極（又は配線）として用いる場合には、その厚さを１００ｎｍ以上とすることが好ましい。
【０１０９】
次に、導電層１１８上に絶縁層１１６を形成する（図５（Ｅ）参照）。絶縁層１１６は、貼り合わせに係る層であるから、その表面は、高い平坦性を有することが好ましい。このような絶縁層１１６としては、例えば、有機シランガスを用いて化学気相成長法により形成される酸化シリコン層を用いることができる。また、窒化シリコン層を用いても良い。
【０１１０】
なお、図５においては、単結晶半導体基板１１０上に絶縁層１１２を形成した後、単結晶半導体基板１１０に一導電型を付与する不純物元素を添加して第１の不純物半導体領域１１９を形成し、その後、イオンを照射して損傷領域１１４を形成し、絶縁層１１２を除去して、導電層１１８及び絶縁層１１６を形成する場合について説明しているが、開示する発明の一態様はこれに限定されない。
【０１１１】
例えば、以下に示すいずれの方法を採用することもできる。
【０１１２】
（１）単結晶半導体基板の表面に絶縁層を形成し、該絶縁層を介して単結晶半導体基板にイオン照射してその所定の深さの領域に損傷領域を形成した後、一導電型を付与する不純物元素を照射して第１の不純物半導体領域を形成する。絶縁層を除去した後、第１の不純物半導体領域上に導電層を形成し、該導電層上に絶縁層を形成する。この場合、不純物元素が添加されていない単結晶半導体基板にイオンを照射して損傷領域を形成することになるため、損傷領域のばらつき低減が実現される。
【０１１３】
（２）単結晶半導体基板の表面に導電層を形成する。該導電層を介して単結晶半導体基板に一導電型を付与する不純物元素を照射して、第１の不純物半導体層を形成する。さらに、導電層を介して単結晶半導体基板にイオンを照射してその所定の深さの領域に損傷領域を形成した後、導電層上に絶縁層を形成する。この場合、導電層が保護層として機能するため、保護層として機能する絶縁層を別途設ける必要がなく、工程の短縮につながる。
【０１１４】
（３）単結晶半導体基板の表面に導電層を形成する。導電層を介して単結晶半導体基板にイオンを照射してその所定の深さの領域に損傷領域を形成した後、一導電型を付与する不純物元素を照射して第１の不純物半導体領域を形成する。そして、導電層上に絶縁層を形成する。この場合にも、導電層が保護層として機能するため、保護層として機能する絶縁層を別途設ける必要がなく、工程の短縮につながる。
【０１１５】
以上により、不純物半導体領域（第１の不純物半導体領域）と導電層の積層構造を有する単結晶半導体基板を作製することができる。本実施の形態は、実施の形態１又は実施の形態２と適宜組み合わせて用いることができる。
【０１１６】
（実施の形態４）
本実施の形態では、半導体装置に用いることができる半導体基板の作製方法の一例について、図６及び図７を参照して説明する。なお、本実施の形態では、実施の形態３において作製した単結晶半導体基板を用いる。また、以下の説明において、実施の形態１乃至実施の形態３と重複する部分の詳細については省略する。
【０１１７】
はじめに、支持基板１００を用意する（図６（Ａ）参照）。支持基板１００の詳細については、実施の形態１を参照すればよい。
【０１１８】
次に、単結晶半導体基板１１０を用意する（図６（Ｂ）参照）。ここで用意される単結晶半導体基板１１０には、実施の形態３で示す加工が施されている。すなわち、単結晶半導体基板１１０には、損傷領域１１４、第１の不純物半導体領域１１９、導電層１１８、絶縁層１１６が設けられている。
【０１１９】
その後、上記の支持基板１００と単結晶半導体基板１１０とを貼り合わせる（図６（Ｃ）参照）。具体的には、支持基板１００及び絶縁層１１６の表面を超音波洗浄などの方法で洗浄した後、支持基板１００の表面と絶縁層１１６の表面とが接触するように配置する。そして、支持基板１００の表面と絶縁層１１６の表面とが貼り合わせられるように、加圧処理を施す。その他の詳細については、実施の形態１を参照することができる。
【０１２０】
次に、単結晶半導体基板１１０を、損傷領域１１４にて、第１の不純物半導体層１２１と単結晶半導体基板１３０とに分離する（図６（Ｄ）参照）。単結晶半導体基板１１０の分離は、加熱処理により行う。詳細については、実施の形態１を参照すればよい。
【０１２１】
上述のようにして形成された第１の不純物半導体層１２１の表面には、分離工程やイオン打ち込み工程による欠陥が存在し、また、その平坦性は損なわれている（図６（Ｅ）参照）。そこで、本実施の形態では、第１の不純物半導体層１２１の欠陥修復処理又は表面平坦化処理を行う。なお、当該欠陥修復処理又は表面平坦化処理が不要な場合には適宜省略しても良い。
【０１２２】
欠陥修復処理や、表面平坦化処理としては、例えば、レーザ光照射を用いることができる。レーザ光を第１の不純物半導体層１２１の上方から照射することで、第１の不純物半導体層１２１上部が溶融し、その後、冷却、固化することで、欠陥が修復され、また、表面の平坦性が向上する。レーザ光の照射の際には、支持基板の耐熱温度の範囲内における加熱を行う構成としても良い。支持基板を加熱することにより、欠陥の低減を効果的に進めることができる。
【０１２３】
なお、上記レーザ光の照射による第１の不純物半導体層１２１の溶融は、部分溶融とする。完全溶融とする場合には、液相となった後の無秩序な核発生により微結晶化し、結晶性が低下する可能性が高まるためである。一方で、部分溶融させることにより、溶融されていない固相部分から結晶成長が進行する。これにより、半導体層中の欠陥を減少させることができる。ここで、完全溶融とは、第１の不純物半導体層１２１が下部界面付近まで溶融されて、液相となることをいう。他方、部分溶融とは、この場合、第１の不純物半導体層１２１の上部は溶融して液相となるが、下部は溶融せずに固相のままであることをいう。なお、その他の条件などについては実施の形態１を参照することができる。
【０１２４】
以上により、欠陥が修復され、表面が平坦化された第１の不純物半導体層１２３を有する半導体基板を作製することができる（図６（Ｆ）参照）。
【０１２５】
次に、第１の不純物半導体層１２３上に第１の半導体層１２２Ａをエピタキシャル成長（気相成長、気相エピタキシャル成長）させる（図７（Ａ）参照）。すなわち、第１の半導体層１２２Ａは、第１の不純物半導体層１２３の結晶性の影響を受けた半導体層である。ここで、第１の半導体層１２２Ａは、第１の不純物半導体層１２３に合わせて材料を選択し、形成すればよい。第１の半導体層１２２Ａとしてシリコン層を形成する場合には、例えば、シラン系ガス（代表的にはシラン）と水素ガスとの混合ガスを原料として、プラズマＣＶＤ法により形成することができる。なお、上記の原料ガスには、第１の不純物半導体層１２３と同じ導電型を付与する不純物元素を添加しておくことが好ましい。もちろん、第１の半導体層１２２Ａを形成した後に不純物元素を添加しても良い。第１の半導体層１２２Ａ中の不純物濃度については特に限定しないが、第１の不純物半導体層１２３より低濃度とすることが好ましく、例えば、１×１０１５ａｔｏｍｓ／ｃｍ３以上１×１０１９ａｔｏｍｓ／ｃｍ３以下程度とすると良い。また、第１の半導体層１２２Ａは、５ｎｍ以上１００ｎｍ以下、好ましくは１０ｎｍ以上５０ｎｍ以下程度の厚さとなるように形成する。
【０１２６】
上記原料ガスは、シラン系ガスに対する水素ガスの流量比を５０倍以上（好ましくは１００倍以上）とする混合ガスである。例えば、シラン（ＳｉＨ４）を４ｓｃｃｍ、水素を４００ｓｃｃｍで混合させて用いれば良い。水素ガスの流量を高めることにより、結晶性の高い半導体層を形成することができる。これにより、半導体層中の水素含有量を低減することができる。詳細な条件については、実施の形態１を参照することができる。
【０１２７】
次に、第１の半導体層１２２Ａ上に第２の半導体層１２２Ｂを形成する（図７（Ｂ）参照）。ここで、第２の半導体層１２２Ｂは、第１の半導体層１２２Ａに合わせて材料を選択し、形成する。また、第２の半導体層１２２Ｂには、第１の半導体層１２２Ａと同様の不純物元素を添加する。不純物元素の濃度については、第１の半導体層１２２Ａと同程度とすることが好ましい。また、第２の半導体層１２２Ｂは、２００ｎｍ以上（好ましくは４００ｎｍ以上）の厚さとなるように形成する。
【０１２８】
第２の半導体層１２２Ｂは、第１の半導体層１２２Ａと比較して結晶性が低い半導体層とする。または、第２の半導体層１２２Ｂは、第１の半導体層１２２Ａと比較して水素濃度が高い半導体層（水素含有量が大きい半導体層）とする。このような第２の半導体層１２２Ｂとしては、例えば、非晶質半導体層を形成すればよい。詳細については、実施の形態１を参照することができる。
【０１２９】
その後、熱処理を行い、固相エピタキシャル成長（固相成長）による第２の不純物半導体層１２５を形成する（図７（Ｃ）参照）。なお、第１の半導体層１２２Ａは第２の不純物半導体層１２５の下層領域１２５Ａに対応し、第２の半導体層１２２Ｂは第２の不純物半導体層１２５の上層領域１２５Ｂに対応する。また、第２の不純物半導体層１２５は実質的に単結晶半導体である。熱処理の詳細についても、実施の形態１を参照することができる。
【０１３０】
以上により、第１の不純物半導体層１２３と第２の不純物半導体層１２５の積層構造が形成される。ここで、第２の不純物半導体層１２５を厚く（例えば、５００ｎｍ以上）形成するために、気相成長法のみを用いることは、成膜速度の点から好ましくない。一方で、固相成長法のみを用いて第２の不純物半導体層１２５を形成する場合には、熱処理に起因する半導体層の剥離の問題が生じることになる。これは、成膜直後の半導体層（例えば、非晶質半導体層）が多量の水素を含有することに起因するものと考えられる。
【０１３１】
本実施の形態では、気相成長により第１の半導体層１２２Ａ（結晶性が高い半導体層、水素濃度が低い半導体層）を薄く形成した後、第２の半導体層１２２Ｂ（結晶性が低い半導体層、水素濃度が高い半導体層）を厚く形成し、その後、固相成長を行うことで第２の不純物半導体層１２５を形成している。これにより、成膜速度を確保しつつ、半導体層の剥離の問題を解消することができる。つまり、生産性良く、且つ、歩留まり良く、所定の厚さを有する不純物半導体層（単結晶の不純物半導体層）を形成することができる。本実施の形態は、実施の形態１乃至実施の形態３と適宜組み合わせて用いることができる。
【０１３２】
（実施の形態５）
本実施の形態では、半導体装置の一例として、パワーＭＯＳＦＥＴの構成について図８及び図９を用いて説明する。なお、本実施の形態においては、実施の形態４に示す方法で作製した半導体基板を用いる場合について説明するが、開示する発明の一態様はこれに限定して解釈されるものではない。
【０１３３】
はじめに、図７（Ｃ）において示した半導体基板を用意する（図８（Ａ）参照）。該半導体基板は、支持基板１００上に絶縁層１１６、導電層１１８、第１の不純物半導体層１２３、第２の不純物半導体層１２５が順に積層された構造を有している。第２の不純物半導体層１２５の厚さは、素子に要求される耐圧によって適宜変更することができ、一例としては１μｍ以上である。また、第２の不純物半導体層１２５の不純物濃度は、第１の不純物半導体層１２３の不純物濃度より低くしておくことが望ましい。
【０１３４】
なお、本実施の形態においは、導電層１１８を第１の不純物半導体層１２３の下部全面に設ける構成としたが、開示する発明の一態様はこれに限られず、導電層１１８を選択的に設ける構成としても良い。本実施の形態に示すパワーＭＯＳＦＥＴにおいて、導電層１１８はドレイン電極層（又はソース電極層）として機能する。また、第１の不純物半導体層１２３はドレイン領域（又はソース領域）として機能する。
【０１３５】
次に、第２の不純物半導体層１２５にｐ型を付与する不純物元素（例えばボロンなど）及びｎ型を付与する不純物元素（例えばリンなど）を選択的に添加して、第２の不純物半導体層とは異なる導電型の領域２０２及び第２の不純物半導体層と同じ導電型の領域２０４を形成する（図８（Ｂ）参照）。ここで、領域２０２の一部は後のチャネル形成領域として機能し、領域２０４は後のソース領域（又はドレイン領域）として機能する。また、領域２０４の不純物濃度は第２の不純物半導体層の不純物濃度より高くなっている。
【０１３６】
領域２０２及び領域２０４を形成した後に、第２の不純物半導体層１２５上にゲート絶縁層２０６を形成し、該ゲート絶縁層２０６上にゲート電極層２０８を選択的に形成する。そして、該ゲート電極層２０８を覆うように絶縁層２１０を形成する（図８（Ｃ）参照）。ここで、ゲート電極層２０８は、少なくともその一部が領域２０４と重なりを有するように設けることが好ましい。これにより電界の集中が緩和されるため、耐圧を一層向上することができる。
【０１３７】
ゲート絶縁層２０６は、酸化シリコンや酸化窒化シリコン、窒化酸化シリコン、窒化珪素、酸化ハフニウム、酸化アルミニウム、酸化タンタル等の材料を用いて形成することができる。作製方法としては、プラズマＣＶＤ法やスパッタリング法、高密度プラズマ処理による酸化または窒化による方法などを挙げることができる。絶縁層２１０についても、ゲート絶縁層２０６と同様にして形成することができるが、ゲート絶縁層２０６とは異なる材料を用いても良い。例えば、有機材料を含む絶縁性材料などを用いることができる。
【０１３８】
ゲート電極層２０８は、導電層１１８と同様にして形成することができる。すなわち、チタン、モリブデン、タングステン、タンタル、クロム、ニッケル、アルミニウム、銅などの金属材料を用いて形成すると良い。または、前述の金属材料と、金属材料の窒化物との積層構造としても良い。
【０１３９】
続いて、絶縁層２１０及びゲート絶縁層２０６に開口を形成した後、領域２０４と電気的に接続される導電層２１２を形成する（図８（Ｄ）参照）。なお、導電層２１２はソース配線（又はドレイン配線）として機能する。
【０１４０】
絶縁層２１０及びゲート絶縁層２０６の開口は、マスクを用いた選択的なエッチングにより形成することができる。また、導電層２１２は、導電層１１８やゲート電極層２０８と同様にして形成すれば良い。
【０１４１】
以上により、いわゆるパワーＭＯＳＦＥＴを作製することができる。図９に、本実施の形態におけるパワーＭＯＳＦＥＴの平面図と断面図の関係を示す。図９（Ａ）は本実施の形態におけるパワーＭＯＳＦＥＴの断面図であり、図９（Ｂ）は平面図である。ここで、図９（Ａ）は、図９（Ｂ）のＡ−Ｂにおける断面に対応している。なお、図９（Ｂ）では簡単のため、ゲート絶縁層２０６、ゲート電極層２０８、絶縁層２１０、導電層２１２など、構成要素の一部を省略している。
【０１４２】
また、各層の位置関係や接続関係は、図９に示す構成に限定されない。例えば、ゲート電極層２０８の一部と導電層１１８を電気的に接続して、ゲート電極層２０８の一部を導電層１１８についての配線として機能させることも可能である。
【０１４３】
なお、本実施の形態においては、領域２０２及び領域２０４を円形としている（図９（Ｂ）参照）が、開示する発明の一態様はこれに限定されない。矩形としても良いし、その他の形状であっても良い。本実施の形態において示したように、領域２０２及び領域２０４を円形にすることで、チャネル長Ｌを均一にすることができる。これにより、チャネル形成領域における電界の集中を緩和することができるため、トランジスタの耐圧向上につながる。また、導電層１１８は、大電流を伴うトランジスタの廃熱の効率を向上するという効果を有する。
【０１４４】
本実施の形態は、実施の形態１乃至実施の形態４と適宜組み合わせて用いることができる。
【０１４５】
（実施の形態６）
本実施の形態では、実施の形態１などに示す方法で作製した半導体基板を用いた半導体装置の作製方法について、図１０及び図１１を参照して説明する。ここでは特に、ＣＭＯＳ構造に用いられるｎ型ＦＥＴ及びｐ型ＦＥＴを作製する場合について示すが、上記半導体基板を用いて作製される半導体素子はこれに限定されない。また、本実施の形態においては、実施の形態１に準ずる方法で作製した半導体基板を用いる場合について説明するが、開示する発明の一態様はこれに限定して解釈されるものではない。
【０１４６】
まず、実施の形態１などに従って半導体基板を得た後、第２の単結晶半導体層１２４上に素子分離絶縁層を形成するためのマスクとなる保護層３００を形成する（１０（Ａ）参照）。保護層３００には、酸化シリコン膜や窒化シリコン膜などを用いる。なお、本実施の形態において用いる半導体基板は、基本的に実施の形態１に従って作製されるものと同等であるが、第１の単結晶半導体層１２０と第２の単結晶半導体層１２４の界面、及び第２の単結晶半導体層１２４の表面が平坦化処理されている点において、実施の形態１に示す半導体基板とは異なっている。もちろん、平坦化処理が不要である場合には、特に平坦化処理を行わなくとも良いし、第１の単結晶半導体層１２０と第２の単結晶半導体層１２４の界面、又は第２の単結晶半導体層１２４の表面のいずれか一方にのみ、平坦化処理を行っても良い。
【０１４７】
第１の単結晶半導体層１２０及び第２の単結晶半導体層１２４には、しきい値電圧を制御するために、硼素、アルミニウム、ガリウムなどのｐ型不純物や、リン、ヒ素などのｎ型不純物を添加しておいても良い。例えば、ｐ型不純物として硼素を５×１０１７ｃｍ−３以上１×１０１８ｃｍ−３以下の濃度で添加することができる。なお、本実施の形態においては上記単結晶半導体層として単結晶シリコンを用いる場合について説明することとする。
【０１４８】
次いで、保護層３００をマスクとして用いてエッチングを行い、露出している領域の第２の単結晶半導体層１２４及び第１の単結晶半導体層１２０を除去する。もちろん、絶縁層１１６の一部を同時に除去する構成としてもよいし、第２の単結晶半導体層１２４の一部のみを除去する構成としても良い。そして、その後、絶縁層を堆積する。該絶縁層は、例えば、酸化シリコン膜とすることができる。この場合には、化学気相成長法をはじめとする各種成膜技術を用いて形成すればよい。該絶縁層は、第２の単結晶半導体層１２４に埋め込まれるように厚く堆積する。
【０１４９】
次に、単結晶半導体層１２４に重なる絶縁層の一部を研磨やエッチング等により除去する。そして、保護層３００を除去した後、上記絶縁層の一部からなる素子分離絶縁層３０２を残存させる（図１０（Ｂ）参照）。なお、本実施の形態においては、素子分離絶縁層３０２を設ける構成としているが、これに限定して解釈する必要はなく、素子分離絶縁層３０２を設けない構成としても良い。
【０１５０】
次に、絶縁層３０４を形成し、第１の絶縁膜上にゲート電極３０６を形成する（図１０（Ｃ）参照）。絶縁層３０４は後のゲート絶縁層として機能する。絶縁層３０４は、ＰＥＣＶＤ法やスパッタリング法などを用いて形成することができる。また、絶縁層３０４は、酸化シリコン、窒化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム又は酸化タンタルなどを用いて形成することが好ましい。なお、絶縁層３０４は、単層構造としても良いし、積層構造としても良い。ここでは、ＰＥＣＶＤ法を用いて第２の単結晶半導体層１２４の表面を覆う２０ｎｍ程度の厚さの酸化珪素膜を単層構造で形成する。
【０１５１】
絶縁層３０４の形成方法としては、他にも、高密度プラズマ処理による第２の単結晶半導体層１２４表面の酸化又は窒化などがある。該高密度プラズマ処理は、例えば、Ｈｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガス、酸素、窒素、水素、酸化窒素、アンモニアなどの混合ガスを用いて行うことができる。この場合、マイクロ波を用いてプラズマを励起することで、低電子温度で高密度のプラズマを生成することができる。プラズマ中の酸素ラジカル（ＯＨラジカルを含む）や窒素ラジカル（ＮＨラジカルを含む）によって、第２の単結晶半導体層１２４の表面を酸化又は窒化することにより、１ｎｍ以上５０ｎｍ以下（望ましくは５ｎｍ以上３０ｎｍ以下）の絶縁層を第２の単結晶半導体層１２４表面に形成することができる。
【０１５２】
なお、本実施の形態においては、第２の単結晶半導体層１２４に対して平坦化処理を施しているため、厚さ２０ｎｍ程度の絶縁層を用いても、十分なゲート耐圧を得ることができる。
【０１５３】
ゲート電極３０６には、耐熱性の高い材料を用いると好ましい。例えば、チタン、モリブデン、タングステン、タンタル、クロム、ニッケルなどを用いることができる。もちろん、アルミニウム、銅などの低抵抗材料を用いてゲート電極３０６を形成しても良い。
【０１５４】
なお、本実施の形態においては、ゲート電極３０６を単層構造としているが、積層構造としても良い。また、上記の材料を組み合わせて用いることもできる。この場合、例えば、チタンとアルミニウムの積層構造や、タングステンとアルミニウムの積層構造など、耐熱性の高い材料と低抵抗材料を組み合わせて用いるとよい。また、上記金属材料と、金属材料の窒化物との積層構造としても良い。例えば、窒化チタン層とチタン層の積層構造、窒化タンタル層とタンタル層の積層構造、窒化タングステン層とタングステン層の積層構造などを用いることができる。なお、ゲート電極３０６は、蒸着法やスパッタリング法などを用いて形成すればよい。
【０１５５】
次に、ゲート電極３０６をマスクとして用いて絶縁層３０４をエッチングし、ゲート絶縁層３０８を形成する。このエッチングの際に、素子分離絶縁層３０２の一部がエッチングされる。その後、ゲート電極３０６を覆う絶縁層３１０を形成する（図１０（Ｄ）参照）。
【０１５６】
次に、後のｎ型ＦＥＴとなる領域に、リン（Ｐ）や砒素（Ａｓ）などを低濃度にドーピングして第１の不純物領域３１２を形成し、後のｐ型ＦＥＴとなる領域に、硼素（Ｂ）などを低濃度にドーピングして第２の不純物領域３１４を形成する（図１１（Ａ）参照）。なお、ここでは絶縁層３１０を形成した後に不純物領域を形成する構成としているが、先に不純物領域を形成してから絶縁層３１０を形成する構成としても良い。
【０１５７】
その後、サイドウォール絶縁層３１６、及びサイドウォール絶縁層３１８を形成する（図１１（Ｂ）参照）。ｐ型ＦＥＴとなる領域のサイドウォール絶縁層３１８は、ｎ型ＦＥＴとなる領域のサイドウォール絶縁層３１６よりも幅を広くすると良い。
【０１５８】
次に、絶縁層３１０を部分的にエッチングして、第１の不純物領域３１２の表面及び第２の不純物領域３１４の表面を露出させる。この際、ゲート電極３０６の上面も露出されることになる。そして、ｎ型ＦＥＴとなる領域にリン（Ｐ）や砒素（Ａｓ）などを高濃度にドーピングして第３の不純物領域３２０を形成し、ｐ型ＦＥＴとなる領域に硼素（Ｂ）などを高濃度にドーピングして第４の不純物領域３２２を形成する（図１１（Ｃ）参照）。なお、ここでは絶縁層３１０を部分的にエッチングした後に不純物領域を形成する構成としているが、先に上記の不純物領域を形成してから絶縁層３１０をエッチングする構成としても良い。
【０１５９】
次に、層間絶縁層３２４を形成し、第３の不純物領域３２０及び第４の不純物領域３２２に達するコンタクトプラグ３２６及びコンタクトプラグ３２８を形成する。以上により、支持基板１００上に形成された単結晶半導体層を用いて、ｎ型ＦＥＴ３３０とｐ型ＦＥＴ３３２を作製することができる（図１１（Ｄ）参照）。
【０１６０】
これらのｎ型ＦＥＴ３３０とｐ型ＦＥＴ３３２を相補的に組み合わせることによってＣＭＯＳ構造を構成することができる。また、このような半導体素子を用いることで、様々な半導体装置を作製することが可能である。
【０１６１】
なお、単結晶半導体層（単結晶シリコン層）の厚みが３００ｎｍ以上である部分空乏型のＦＥＴでは、トランジスタのオン状態において形成されるチャネル領域の下部に、熱伝導度が絶縁体と比較して高い半導体（シリコン）が存在することになるため、チャネル領域が大電流によって発熱する場合であっても、熱を効果的に拡散することができる。これにより、チャネル領域の温度変化を抑え、トランジスタ特性の変化を抑制することができるため、大電流向けのデバイスとして好適である。また、単結晶半導体層（単結晶シリコン層）の厚みが３００ｎｍ以上になると、ＦＥＴに限らず、高速に動作するバイポーラトランジスタの形成も容易である。
【０１６２】
本実施の形態は、実施の形態１乃至実施の形態５と適宜組み合わせて用いることができる。
【実施例１】
【０１６３】
本実施例では、開示する発明の一態様である方法を用いてガラス基板上に形成された単結晶シリコン層の特性について、図１２を用いて説明する。
【０１６４】
まず、上記実施の形態において説明した方法を用いて、ガラス基板上に単結晶シリコン層を形成する。本実施例では、厚さ０．７ｍｍのガラス基板上に、厚さ５０ｎｍの酸化シリコン層と、厚さ５０ｎｍの窒化酸化シリコン層と、厚さ１２０ｎｍの単結晶シリコン層からなる積層構造を形成した。そして、その後、上記単結晶シリコン層上に、結晶性が高いシリコン層と、結晶性が低いシリコン層を順に形成した。
【０１６５】
結晶性が高いシリコン層の作製条件は、以下の通りである。
・成膜法：プラズマＣＶＤ
・原料ガス：シラン（４ｓｃｃｍ）＋水素（４００ｓｃｃｍ）
・電力（周波数）：１５Ｗ（６０ＭＨｚ）
・圧力：１００Ｐａ
・電極間隔：２０ｍｍ
・ガラス基板温度：２８０℃
・膜厚：２０ｎｍ
【０１６６】
また、結晶性が低いシリコン層の作製条件は、以下の通りである。
・成膜法：プラズマＣＶＤ
・原料ガス：シラン（２５ｓｃｃｍ）＋水素（１５０ｓｃｃｍ）
・電力（周波数）：３０Ｗ（２７ＭＨｚ）
・圧力：６６．６Ｐａ
・電極間隔：２５ｍｍ
・ガラス基板温度：２８０℃
・膜厚：４８０ｎｍ
【０１６７】
上記結晶性が低いシリコン層を作製した段階で、該結晶性が低いシリコン層の特性を観察した。具体的には、顕微鏡による半導体層の表面観察、ラマンスペクトル観察、ＥＢＳＰ（Ｅｌｅｃｔｒｏｎ  ＢａｃｋＳｃａｔｔｅｒｉｎｇ  Ｐａｔｔｅｒｎ）観察を行った。
【０１６８】
その後、固相成長（固相エピタキシャル成長）により、結晶性が高いシリコン層と結晶性が低いシリコン層を単結晶化した。具体的には、ガス加熱式のＲＴＡ（ＧＲＴＡ；Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置を用いて、６５０℃、６分の熱処理を行った。なお、本実施例で形成した結晶性が高いシリコン層は、極めて単結晶シリコンに近い性質を有しているため、上記の加熱処理によって結晶性が大きく変化することはない。もちろん、結晶性が高いシリコン層が単結晶シリコンに近い性質を有しない場合には、固相成長により単結晶化されることになる。また、この段階では、上記シリコン層の剥離は発生しなかった。上記の熱処理後、再度、表面観察、ラマンスペクトル観察、ＥＢＳＰ観察を行った。
【０１６９】
図１２に上記観察結果をまとめて示す。左列は熱処理前の観察結果であり、右列は熱処理後の観察結果である。これらの比較から、加熱処理の前後において、シリコン層の特性が大きく変化していることが分かる。例えば、加熱処理後のラマンスペクトルのピーク波数は５１９．１ｃｍ−１であり、また、そのピークが急峻である（半値全幅で５．３３ｃｍ−１）。さらに、ＥＢＳＰ観察より、結晶の配列が十分に整っており、実質的に単結晶化していることが分かる。
【０１７０】
以上の観察結果から、開示する発明の一態様において示した方法を用いることで、優れた特性の半導体装置を提供できると言える。
【０１７１】
（比較例）
比較のため、単結晶シリコン層に結晶性が低いシリコン層を直接形成して加熱処理を行った。なお、本比較例では、結晶性が高いシリコン層と結晶性が低いシリコン層の積層構造に代えて、結晶性が低いシリコン層（膜厚：５００ｎｍ）を用いているが、それ以外の条件については、上記実施例と同じ条件を採用した。
【０１７２】
加熱処理の結果、本比較例において、結晶性が低いシリコン層の剥離が発生した。これは、単結晶シリコン層と、結晶性が低いシリコン層との密着性が低いためと考えられる。本比較例によって、開示する発明の一態様である作製方法の有効性が確認できる。
【符号の説明】
【０１７３】
１００    支持基板
１１０    単結晶半導体基板
１１２    絶縁層
１１４    損傷領域
１１６    絶縁層
１１８    導電層
１１９    不純物半導体領域
１２０    単結晶半導体層
１２１    不純物半導体層
１２２Ａ    半導体層
１２２Ｂ    半導体層
１２３    不純物半導体層
１２４    単結晶半導体層
１２４Ａ    下層領域
１２４Ｂ    上層領域
１２５    不純物半導体層
１２５Ａ    下層領域
１２５Ｂ    上層領域
１３０    単結晶半導体基板
１４０    イオンビーム
１４２    イオンビーム
２０２    領域
２０４    領域
２０６    ゲート絶縁層
２０８    ゲート電極層
２１０    絶縁層
２１２    導電層
３００    保護層
３０２    素子分離絶縁層
３０４    絶縁層
３０６    ゲート電極
３０８    ゲート絶縁層
３１０    絶縁層
３１２    不純物領域
３１４    不純物領域
３１６    サイドウォール絶縁層
３１８    サイドウォール絶縁層
３２０    不純物領域
３２２    不純物領域
３２４    層間絶縁層
３２６    コンタクトプラグ
３２８    コンタクトプラグ
３３０    ｎ型ＦＥＴ
３３２    ｐ型ＦＥＴ
【図１】
2010016355.tif 000003
【図２】
2010016355.tif 000004
【図３】
2010016355.tif 000005
【図４】
2010016355.tif 000006
【図５】
2010016355.tif 000007
【図６】
2010016355.tif 000008
【図７】
2010016355.tif 000009
【図８】
2010016355.tif 000010
【図９】
2010016355.tif 000011
【図１０】
2010016355.tif 000012
【図１１】
2010016355.tif 000013
【図１２】
2010016355.tif 000014