(57)【要約】【課題】簡単な回路構成で、マスター側の主ＳＷのオン幅に対して、スレーブ側のオン幅を短くする。【解決手段】マスター側のオン幅制御手段が、出力電圧検出回路による電圧値によって、スイッチング素子のオン幅を制御するとともに、スレーブ側のオン幅制御手段が、出力電圧検出回路による電圧値から、マスター側のオン幅制御手段とスレーブ側のオン幅制御手段のオン幅の設定バラツキを補正するための電圧を減じた電圧値で、スイッチング素子のオン幅を制御する。【選択図】図１
2010016971.tif 000002
【特許請求の範囲】
【請求項１】
マスター側電源とスレーブ側電源とからなり、それぞれが、商用電源を整流する整流回路と、前記整流回路の出力をそれぞれ昇圧チョッピングする臨界型昇圧チョッピングコンバータと、該臨界型昇圧チョッピングコンバータの出力電圧を検出する出力電圧検出回路とを備えたインターリーブ型スイッチング電源において、
前記それぞれの臨界型昇圧チョッピングコンバータが、
前記整流回路の出力に接続され、チョーク巻線と制御巻線とからなるトランスと、
該トランスの他端と接地間に設けられたスイッチング素子と、
該スイッチング素子のオン／オフを制御する駆動回路と、
前記スイッチング素子のオン幅を制御するオン幅制御手段と、
を備え、
前記マスター側のオン幅制御手段が、前記出力電圧検出回路による電圧値によって、前記スイッチング素子のオン幅を制御するとともに、前記スレーブ側のオン幅制御手段が、前記出力電圧検出回路による電圧値から、前記マスター側のオン幅制御手段と前記スレーブ側のオン幅制御手段のオン幅の設定バラツキを補正するための電圧を減じた電圧値で、前記スイッチング素子のオン幅を制御することを特徴とするスイッチング電源。
【請求項２】
商用電源を整流する整流回路と、前記整流回路の出力をそれぞれ昇圧チョッピングするｎ（ｎ；正の整数）個の臨界型昇圧チョッピングコンバータと、該臨界型昇圧チョッピングコンバータの出力電圧を検出する出力電圧検出回路とを備えたインターリーブ型スイッチング電源において、
前記それぞれの臨界型昇圧チョッピングコンバータが、
前記整流回路の出力に接続され、チョーク巻線と制御巻線とからなるトランスと、
該トランスの他端と接地間に設けられたスイッチング素子と、
該スイッチング素子のオン／オフを制御する駆動回路と、
前記スイッチング素子のオン幅を制御するオン幅制御手段と、
を備え、
第１のオン幅制御手段が、前記出力電圧検出回路による電圧値によって、前記スイッチング素子のオン幅を制御するとともに、第ｋ（１≦ｋ≦ｎ）のオン幅制御手段が、前記出力電圧検出回路による電圧値から、前記第ｋのオン幅制御手段と前記第ｋ−１のオン幅制御手段のオン幅の設定バラツキを補正するための電圧を減じた電圧値で、前記スイッチング素子のオン幅を制御することを特徴とするスイッチング電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インターリーブ型スイッチング電源に関し、特に、臨界型昇圧チョッピングコンバータを並列に接続した場合に好適なスイッチング電源に関する。
【背景技術】
【０００２】
例えば、従来、この種のインターリーブ型スイッチング電源としては、図５に示すようなものが知られている。同図に示すように、このインターリーブ型スイッチング電源は、並列接続された２つの昇圧チョッパ回路１０１および１０２を有し、昇圧チョッパ回路１０１は、インダクタＬ１０１とスイッチング素子Ｑ１０１とダイオードＤ１０１とをＴ型接続し、昇圧チョッパ回路１０２は、インダクタＬ１０２とスイッチング素子Ｑ１０２とダイオードＤ１０２とをＴ型接続して構成されている。
【０００３】
このインターリーブ型スイッチング電源は、商用電源の交流を整流回路１１０で整流して得られる脈流を、制御部１２０による制御の下で、昇圧チョッパ回路１０１、１０２によりそれぞれ昇圧チョッピングし、それらの出力をキャパシタＣ１０１で平滑して負荷に供給するようになっており、商用電源の交流はラインフィルタ１３０を通じて供給される。
【０００４】
制御部１２０は、分圧抵抗Ｒ１０１、Ｒ１０２によって得られる昇圧チョッパ回路１０１、１０２の入力電圧の検出値ｅａ、電流検出抵抗Ｒ１００によって得られる昇圧チョッパ回路１０１、１０２の入力電流の検出値ｅｃおよび分圧抵抗Ｒ１０３、Ｒ１０４によって得られるキャパシタＣ１０１の出力電圧の検出値ｅｂに基づく制御信号Ｇ１、Ｇ２で、スイッチング素子Ｑ１０１、Ｑ１０２をそれぞれ制御する（例えば、特許文献１参照。）。
【０００５】
ところで、臨界型のチョッピングコンバータを有するインターリーブ型スイッチング電源では、スレーブ側のダイオードに流れる電流がゼロになり、スレーブ側スイッチング素子にかかる電圧が最少になる状態（Ｖｄｓ共振最下点）で、スレーブ側スイッチング素子へＯＮトリガが供給されることが理想的であるが、マスター側の主ＳＷのオン幅がスレーブ側の主ＳＷのオン幅より短い場合、図７のポイント「Ａ」に示すように、スレーブ側のダイオードに電流が流れている状態でスレーブ側スイッチング素子がＯＮし、スレーブ側電流連続モードになり、図６の「スレーブ側電流波形」に示すような電流波形になってしまう。
【０００６】
上記のような状態を回避するためには、マスター側の主ＳＷのオン幅に対して、スレーブ側のオン幅を短くする必要があり、図８に示すような回路が提案されている。
【特許文献１】特開平５−３２８７８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、図８に示すような回路では、図中、ポイント「Ｂ」に示すようなインターリーブを制御する特別の回路が必要となり、電源の構成自体が複雑で煩雑なものになるという問題がある。
【０００８】
そこで、本発明は、上述の課題を鑑みてなされたものであり、簡単な回路構成で、マスター側の主ＳＷのオン幅に対して、スレーブ側のオン幅を短くするスイッチング電源を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、上述の課題を解決するために、以下の事項を提案している。
【００１０】
（１）本発明は、マスター側電源とスレーブ側電源とからなり、それぞれが、商用電源を整流する整流回路（例えば、図１のＤ１０１に相当）と、前記整流回路の出力をそれぞれ昇圧チョッピングする臨界型昇圧チョッピングコンバータと、該臨界型昇圧チョッピングコンバータの出力電圧を検出する出力電圧検出回路（例えば、図１の出力電圧検出部２に相当）とを備えたインターリーブ型スイッチング電源において、前記それぞれの臨界型昇圧チョッピングコンバータが、前記整流回路の出力に接続され、チョーク巻線（例えば、図１のＮｐ１に相当）と制御巻線（例えば、図１のＮｃ１、Ｎｃ２に相当）とからなるトランス（例えば、図１のＴ１０１に相当）と、該トランスの他端と接地間に設けられたスイッチング素子（例えば、図１のＭＯＳ１、ＭＯＳ２に相当）と、該スイッチング素子のオン／オフを制御する駆動回路（例えば、図１のｄｒｉｖｅｒ部４、１４に相当）と、前記スイッチング素子のオン幅を制御するオン幅制御手段（例えば、図１のマスター側ＯＮ幅制御部３、スレーブ側ＯＮ幅制御部１３に相当）と、を備え、前記マスター側のオン幅制御手段が、前記出力電圧検出回路による電圧値によって、前記スイッチング素子のオン幅を制御するとともに、前記スレーブ側のオン幅制御手段が、前記出力電圧検出回路による電圧値から、前記マスター側のオン幅制御手段と前記スレーブ側のオン幅制御手段のオン幅の設定バラツキを補正するための電圧を減じた電圧値で、前記スイッチング素子のオン幅を制御することを特徴とするスイッチング電源を提案している。
【００１１】
この発明によれば、マスター側のオン幅制御手段が、出力電圧検出回路による電圧値によって、スイッチング素子のオン幅を制御するとともに、スレーブ側のオン幅制御手段が、出力電圧検出回路による電圧値から、マスター側のオン幅制御手段とスレーブ側のオン幅制御手段のオン幅の設定バラツキを補正するための電圧を減じた電圧値で、スイッチング素子のオン幅を制御することから、常に、マスター側の主ＳＷのオン幅に対して、スレーブ側のオン幅を短くすることができる。
【００１２】
（２）本発明は、商用電源を整流する整流回路（例えば、図２のＤ１０１に相当）と、前記整流回路の出力をそれぞれ昇圧チョッピングするｎ（ｎ；正の整数）個の臨界型昇圧チョッピングコンバータと、該臨界型昇圧チョッピングコンバータの出力電圧を検出する出力電圧検出回路（例えば、図２の出力電圧検出部２に相当）とを備えたインターリーブ型スイッチング電源において、前記それぞれの臨界型昇圧チョッピングコンバータが、前記整流回路の出力に接続され、チョーク巻線と制御巻線とからなるトランス（例えば、図２のＴ１０１に相当）と、該トランスの他端と接地間に設けられたスイッチング素子（例えば、図２のＭＯＳ１、ＭＯＳ２、ＭＯＳ３に相当）と、該スイッチング素子のオン／オフを制御する駆動回路（例えば、図２のｄｒｉｖｅｒ部４、１４、２４に相当）と、前記スイッチング素子のオン幅を制御するオン幅制御手段（例えば、図２のマスター側ＯＮ幅制御部３、スレーブ側ＯＮ幅制御部１３、２３に相当）と、を備え、第１のオン幅制御手段が、前記出力電圧検出回路による電圧値によって、前記スイッチング素子のオン幅を制御するとともに、第ｋ（１≦ｋ≦ｎ）のオン幅制御手段が、前記出力電圧検出回路による電圧値から、前記第ｋのオン幅制御手段と前記第ｋ−１のオン幅制御手段のオン幅の設定バラツキを補正するための電圧を減じた電圧値で、前記スイッチング素子のオン幅を制御することを特徴とするスイッチング電源を提案している。
【００１３】
この発明によれば、第１のオン幅制御手段が、出力電圧検出回路による電圧値によって、スイッチング素子のオン幅を制御するとともに、第ｋ（１≦ｋ≦ｎ）のオン幅制御手段が、出力電圧検出回路による電圧値から、第ｋのオン幅制御手段と第ｋ−１のオン幅制御手段のオン幅の設定バラツキを補正するための電圧を減じた電圧値で、スイッチング素子のオン幅を制御することから、ｎ個の臨界型昇圧チョッピングコンバータを並列に接続したインターリーブ型スイッチング電源においても、理想的な電流臨界型の電源を構成することができる。
【発明の効果】
【００１４】
本発明によれば、出力電圧検出回路による電圧値によって、スイッチング素子のオン幅を制御するとともに、出力電圧検出回路による電圧値から、マスター側のオン幅制御手段とスレーブ側のオン幅制御手段のオン幅の設定バラツキを補正するための電圧を減じた電圧値で、スイッチング素子のオン幅を制御することにより、簡単な回路構成により、スレーブ側電流連続動作を確実に回避することができるという効果がある。また、ｎ個の臨界型昇圧チョッピングコンバータを並列に接続したインターリーブ型スイッチング電源においても、同様の効果を得ることができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態について図面を参照しながら説明する。なお、本実施形態における構成要素は適宜、既存の構成要素等との置き換えが可能であり、また、他の既存の構成要素との組合せを含む様々なバリエーションが可能である。したがって、本実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。
【００１６】
＜第１の実施形態＞
図１、図３および図４を用いて、本発明のスイッチング電源に係る第１の実施形態について説明する。
【００１７】
＜スイッチング電源の構成＞
本実施形態に係るスイッチング電源は、図１に示すように、整流回路を構成するＤ１０１と、出力コンデンサＣ１２２と、マスター側の臨界型昇圧チョッピングコンバータとスレーブ側の臨界型昇圧チョッピングコンバータとから構成されている。
【００１８】
マスター側の臨界型昇圧チョッピングコンバータは、チョークコイルＮｐ１と制御巻線Ｎｃ１、Ｎｃ２とからなるトランスＴ１０１と、ダイオードＤ１０３と、ＯＮトリガ検出部１と、出力電圧検出部２と、マスター側ＯＮ幅制御部３と、ｄｒｉｖｅｒ部４と、過電流検出部５と、スイッチング素子であるＭＯＳ１とから構成から構成されている。
【００１９】
一方、スレーブ側の臨界型昇圧チョッピングコンバータは、チョークコイルＮｐ２と、ダイオードＤ１０４と、ＯＮトリガ検出部１１と、スレーブ側ＯＮ幅制御部１３と、ｄｒｉｖｅｒ部１４と、過電流検出部１５と、スイッチング素子であるＭＯＳ２とから構成から構成されている。さらに、出力電圧検出部２の出力とスレーブ側ＯＮ幅制御部１３との間には、ＯＮ幅減算部７が設けられている。
【００２０】
整流回路を構成するＤ１０１は、商用電源の交流を全波整流して得られる脈流をトランスＴ１のチョークコイルＮｐ１およびスレーブ側のチョークコイルＮｐ２に供給する。チョークコイルＮｐ１はおよびＮｐ２はともに、スイッチング素子ＭＯＳ１あるいはＭＯＳ２がＯＮの場合に、チョークコイルＮｐ１はおよびＮｐ２の端子間に印加される電圧により、電磁エネルギーを蓄積し、スイッチング素子ＭＯＳ１あるいはＭＯＳ２がＯＦＦの場合に、蓄積した電磁エネルギーをダイオードＤ１０３あるいはＤ１０４を介して、負荷に供給する。
【００２１】
トランスＴ１の制御巻線Ｎｃ１の一端は、抵抗Ｒ１０７を介して、マスター側のＯＮトリガ検出部１に接続され、チョークコイルＮｐを流れる電流に対応した信号をＯＮトリガ検出部１供給する。同様に、トランスＴ１の制御巻線Ｎｃ２の一端は、抵抗Ｒ１０８を介して、スレーブ側のＯＮトリガ検出部１１に接続され、チョークコイルＮｐ１を流れる電流に対応した信号をＯＮトリガ検出部１１供給する。この信号は、ＯＮトリガ検出部１、１１におけるスイッチング素子ＭＯＳ１あるいはＭＯＳ２をＯＮするためのトリガ信号となる。
【００２２】
ＯＮトリガ検出部１、１１は、制御巻線Ｎｃ１あるいはＮｃ２からの信号に基づいて、スイッチング素子ＭＯＳ１あるいはＭＯＳ２をＯＮするためのトリガ信号を検出する。具体的には、ＯＮトリガ検出部１は、ダイオードＤ１０３の電流がゼロとなるときに、チョークコイルＮｐ１と結合した制御巻線Ｎｃ１の振動を利用して、トリガ信号を検出し、ＯＮトリガ検出部１１は、スイッチング素子ＭＯＳ１がＯＦＦするタイミングで制御巻線Ｎｃ２の極性が反転するのを利用し、トリガ信号を検出する。
【００２３】
出力電圧検出部２は、例えば、出力電圧を検出するための抵抗の分圧値を基準電圧と比較して、その比較結果に応じて、出力電圧を検出し、検出された電圧は、マスター側ＯＮ幅制御部３に入力される。
【００２４】
マスター側ＯＮ幅制御部３は、出力電圧検出部において検出された電圧に基づいて、ＯＮ幅を制御するためのＯＦＦトリガパルスを生成する。
【００２５】
ドライバー部４、１４は、ＯＮトリガ検出部１、１１から供給されるＯＮトリガにより、スイッチング素子ＭＯＳ１あるいはＭＯＳ２に駆動パルスを供給し、マスター側ＯＮ幅制御部３またはスレーブ側ＯＮ幅制御部１３から供給されるＯＦＦトリガパルスにより、スイッチング素子ＭＯＳ１あるいはＭＯＳ２への駆動パルスをＯＦＦする。
【００２６】
過電流検出部５、１５は、スイッチング素子ＭＯＳ１あるいはＭＯＳ２がＯＮ状態のときに、抵抗によりスイッチング素子ＭＯＳ１あるいはＭＯＳ２を流れる電流を電圧に変換して検出し、この値と所定の閾値電圧とを比較して、過電流検出を行う。
【００２７】
ＯＮ幅減算部７は、出力電圧検出部２が検出した電圧に対して、マスター側ＯＮ幅制御部３とスレーブ側ＯＮ幅制御部１３のＯＮ幅の設定バラツキを補正するための電圧を減じた電圧をスレーブ側ＯＮ幅制御部１３に供給する。スレーブ側ＯＮ幅制御部１３は、ＯＮ幅減算部７から入力した電圧に基づいて、ＯＮ幅を制御するためのＯＦＦトリガパルスを生成する。
【００２８】
ここで、マスター側ＯＮ幅制御部３、スレーブ側ＯＮ幅制御部１３は、一般に、ＯＮ幅を制御するために、内部にタイマ回路を有しているが、このタイマ回路を構成する素子のバラツキにより、ＯＮ幅が変動し、マスター側のＯＮ幅がスレーブ側のＯＮ幅よりも短くなる場合がある。このとき、上述したような、スレーブ側電流連続モードが発生する。本実施形態では、これを回避するために、ＯＮ幅減算部７が、出力電圧検出部２が検出した電圧に対して、マスター側ＯＮ幅制御部３とスレーブ側ＯＮ幅制御部１３のＯＮ幅の設定バラツキを補正するための電圧を減じた電圧をスレーブ側ＯＮ幅制御部１３に供給して、常に、マスター側のＯＮ幅がスレーブ側のＯＮ幅よりも短くなるよう作用する。
【００２９】
＜動作波形＞
図３および図４は、本実施形態の動作波形を示している。図３は、上から順に、出力電圧波形、スレーブ側電流波形、マスター側電流波形をしめしており、図４は、スイッチング素子ＭＯＳ１あるいはＭＯＳ２に供給されるゲート信号と、マスター側、スレーブ側それぞれの電流波形を示している。
【００３０】
図４のポイント「Ｃ」に着目すると、スレーブ側のダイオードＤ１０４に流れる電流がゼロになってから、スレーブ側スイッチング素子がオンしており、スレーブ側電流連続モードの発生条件を回避できていることがわかる。このことは、図３の「スレーブ側電流波形」を見ても明らかである。
【００３１】
したがって、本実施形態によれば、ＯＮ幅減算部を設けて、マスター側のＯＮ幅をスレーブ側のＯＮ幅よりも長くすることにより、簡単な構成で、スレーブ側電流連続動作を確実に回避することができる。
【００３２】
＜第２の実施形態＞
次に、図２を用いて、本発明のスイッチング電源に係る第２の実施形態について説明する。
【００３３】
＜スイッチング電源の構成＞
本実施形態に係るスイッチング電源は、図２に示すように、整流回路を構成するＤ１０１と、出力コンデンサＣ１２２と、ｎ個の臨界型昇圧チョッピングコンバータが並列に接続されて構成されている。なお、各構成要素の機能は、第１の実施形態と同様であるため、詳細な説明は省略する。以下では、説明をわかりやすくするために、３個の臨界型昇圧チョッピングコンバータ（以下、図２の上側から順に、「第１の臨界型昇圧チョッピングコンバータ」、「第２の臨界型昇圧チョッピングコンバータ」、「第３の臨界型昇圧チョッピングコンバータ」という）が並列に接続されている場合を第１の実施形態と対比して説明する。
【００３４】
まず、第２の臨界型昇圧チョッピングコンバータでは、チョークコイルＮｐ２に対向して制御巻線Ｎｃ３が設けられており、その一端が、抵抗Ｒ１０９を介して、第３の臨界型昇圧チョッピングコンバータのＯＮトリガ検出部２１に接続されている。
【００３５】
また、第３の臨界型昇圧チョッピングコンバータのスレーブ側ＯＮ幅制御部２３には、出力電圧検出部２の出力電圧に対して、ＯＮ幅減算部７およびＯＮ幅減算部１７を介した電圧が入力されている。
【００３６】
ここで、ＯＮ幅減算部１７は、ＯＮ幅減算部７の出力電圧に対して、第２の臨界型昇圧チョッピングコンバータのスレーブ側ＯＮ幅制御部１３と第３の臨界型昇圧チョッピングコンバータのスレーブ側ＯＮ幅制御部２３のＯＮ幅の設定バラツキを補正するための電圧を減じた電圧をスレーブ側ＯＮ幅制御部２３に供給している。
【００３７】
したがって、第１の臨界型昇圧チョッピングコンバータにおけるＭＯＳ１のＯＮ幅と第２の臨界型昇圧チョッピングコンバータにおけるＭＯＳ２のＯＮ幅と第３の臨界型昇圧チョッピングコンバータにおけるＭＯＳ３のＯＮ幅との関係は、
ＭＯＳ１のＯＮ幅＞ＭＯＳ２のＯＮ幅＞ＭＯＳ３のＯＮ幅
となる。この関係は、臨界型昇圧チョッピングコンバータが３個以上、並列に接続された場合も同様である。
【００３８】
以上、説明したように、本実施形態によれば、ｎ個の臨界型昇圧チョッピングコンバータが並列に接続されて構成されたインターリーブ型スイッチング電源においても、ＯＮ幅減算部を設けて、それぞれのＯＮ幅について、上記のような関係を満足させることにより、簡単な構成で、スレーブ側電流連続動作を確実に回避することができる。
【００３９】
なお、本発明は、上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。
【図面の簡単な説明】
【００４０】
【図１】第１の実施形態に係るスイッチング電源の構成を示すブロック図である。
【図２】第２の実施形態に係るスイッチング電源の構成を示すブロック図である。
【図３】第１の実施形態に係るスイッチング電源における各部の波形図である。
【図４】第１の実施形態に係るスイッチング電源における各部の波形図である。
【図５】従来例に係るスイッチング電源の構成を示すブロック図である。
【図６】従来例に係るスイッチング電源における各部の波形図である。
【図７】従来例に係るスイッチング電源における各部の波形図である。
【図８】従来例に係るスイッチング電源の構成を示すブロック図である。
【符号の説明】
【００４１】
１、１１、２１・・・ＯＮトリガ検出部
２・・・出力電圧検出部
３・・・マスター側ＯＮ幅制御部
４、１４、２４・・・ｄｒｉｖｅｒ部
５、１５、２５・・・過電流検出部
１３、２３・・・スレーブ側ＯＮ幅制御部
７、１７・・・ＯＮ幅減算部
Ｃ１０８・・・入力コンデンサ
Ｃ１２２・・・出力コンデンサ
Ｄ１０１・・・整流回路
Ｄ１０３、Ｄ１０４、Ｄ１０５・・・ダイオード
ＭＯＳ１、ＭＯＳ２、ＭＯＳ３・・・スイッチング素子
Ｎｐ１、Ｎｐ２、Ｎｐ３・・・チョークコイル
Ｎｃ１、Ｎｃ２、Ｎｃ３、Ｎｃ４・・・制御巻線
Ｔ１０１・・・トランス
【図１】
2010016971.tif 000003
【図２】
2010016971.tif 000004
【図５】
2010016971.tif 000005
【図８】
2010016971.tif 000006
【図３】
2010016971.tif 000007
【図４】
2010016971.tif 000008
【図６】
2010016971.tif 000009
【図７】
2010016971.tif 000010