(57)【要約】【課題】クラックの発生によるノイズ電流の影響を抑制し、長波長領域の光に対する感度の向上を実現する固体撮像装置およびその製造方法を提供する。【解決手段】固体撮像装置は、第１の材料からなる半導体基板上に形成された光電変換素子２０６を含む画素を複数備える。光電変換素子２０６は、第１の材料からなり、凹部または凸部を有する第１の半導体部分と、第１の半導体部分の凹部上または凸部上に三次元状に積層され、第１の材料よりもバンドギャップエネルギーが小さい第２の材料で構成され、第１の半導体部分と同じ導電型の第２の半導体部分とを有している。【選択図】図２
2010251628.tif 000002
【特許請求の範囲】
【請求項１】
第１の材料からなる半導体基板上に形成された光電変換素子を含む画素を複数備えた固体撮像装置であって、
前記光電変換素子は、前記第１の材料からなり、凹部または凸部を有する第１の半導体部分と、前記第１の半導体部分の前記凹部上または前記凸部上に三次元状に積層され、前記第１の材料よりもバンドギャップエネルギーが小さい第２の材料で構成され、前記第１の半導体部分と同じ導電型の第２の半導体部分とを有している固体撮像装置。
【請求項２】
請求項１に記載の固体撮像装置において、
前記第１の半導体部分は前記凸部を有しており、
前記第２の半導体部分は前記第１の半導体部分の前記凸部上に積層されており、
前記光電変換素子は、
前記半導体基板に設けられた第２導電型の第１の半導体層の一部と、
前記第１の半導体層の一部上に設けられた第２の導電型の第２半導体層と、
前記第２の半導体層上に選択的に設けられた前記第１の材料からなる第２導電型の第３の半導体層と、
前記第２の半導体層上および第３の半導体層上に設けられた前記第２の材料からなる第２導電型の第４の半導体層とを有しており、
前記第１の半導体部分は前記第２の半導体層と、前記凸部である前記第３の半導体層とで構成されており、
前記第２の半導体部分は前記第４の半導体層で構成されていることを特徴とする固体撮像装置。
【請求項３】
請求項２に記載の固体撮像装置において、
前記第３の半導体層は、柱状構造、ストライプ構造、または平面視において格子状となる壁状構造を有していることを特徴とする固体撮像装置。
【請求項４】
請求項１に記載の固体撮像装置において、
前記第１の半導体部分は前記凹部を有しており、
前記第２の半導体部分は前記第１の半導体部分の前記凹部上に積層されており、
前記光電変換素子は、
前記半導体基板に設けられた第１導電型の第１の半導体層の一部と、
前記第１の半導体層の一部上に設けられ、上部に前記凹部が形成され、前記第１の半導体部分を構成する第２の半導体層と、
前記第２の半導体層上に設けられ、前記第２の半導体部分を構成する第４の半導体層とを有していることを特徴とする固体撮像装置。
【請求項５】
請求項４に記載の固体撮像装置において、
前記凹部は、前記第２の半導体層の上部を選択的にエッチングすることにより形成されていることを特徴とする固体撮像装置。
【請求項６】
請求項４または５に記載の固体撮像装置において、
前記凹部は穴状、または、溝状であって平面形状が格子状若しくはストライプ状であることを特徴とする固体撮像装置。
【請求項７】
請求項２〜６のうちいずれか１つに記載の固体撮像装置において、
前記光電変換素子は、前記第４の半導体層を覆う第１導電型の第５の半導体層をさらに有していることを特徴とする固体撮像装置。
【請求項８】
請求項１〜７のうちいずれか１つに記載の固体撮像装置において、
前記第１の材料はシリコンであり、
前記第２の材料はＳｉｘＧｅ（１−ｘ）（０≦ｘ＜１）であることを特徴とする固体撮像装置。
【請求項９】
第１の材料からなる半導体基板上に形成された光電変換素子を含む画素を複数備えた固体撮像装置の製造方法であって、
前記半導体基板に第１の導電型の第１の半導体層を形成する工程（ａ）と、
前記半導体基板のうち、前記第１の半導体層の上に位置する領域に第２導電型の第２の半導体層を形成する工程（ｂ）と、
前記第２の半導体層上に１つ以上の開口部を有する絶縁膜を形成する工程（ｃ）と、
前記第２の半導体層のうち前記開口部内に位置する領域上に、前記絶縁膜をマスクとして前記第１の材料を選択的にエピタキシャル成長させ、第２導電型の第３の半導体層を形成する工程（ｄ）と、
前記絶縁膜を除去した後、前記第２の半導体層上および前記第３の半導体層上に前記第１の材料よりもバンドギャップエネルギーが小さい第２の材料をエピタキシャル成長させ、第２導電型の第４の半導体層を三次元状に形成する工程（ｅ）とを備えている固体撮像装置の製造方法。
【請求項１０】
第１の材料からなる半導体基板上に形成された光電変換素子を含む画素を複数備えた固体撮像装置の製造方法であって、
前記半導体基板に第１の導電型の第１の半導体層を形成する工程（ａ）と、
前記半導体基板のうち、前記第１の半導体層の上に位置する領域に第２導電型の第２の半導体層を形成する工程（ｂ）と、
前記第２の半導体層上に１つ以上の開口部を有する絶縁膜を形成する工程（ｃ）と、
前記絶縁膜をマスクとして、前記第２の半導体層の上部のうち前記開口部内に位置する部分を選択的にエッチングすることで、前記第２の半導体層の上部に溝状の凹部を形成する工程（ｄ）と、
前記絶縁膜を除去した後に、前記凹部を含む前記第２の半導体層の上面上に前記第１の材料よりもバンドギャップエネルギーが小さい第２の材料をエピタキシャル成長させ、第２導電型の第４の半導体層を三次元状に形成する工程（ｅ）とを備えている固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板上に複数の画素を有する撮像領域が設けられた固体撮像装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、ＣＣＤ（Charge Coupled Device）やＭＯＳ（Metal Oxide Semiconductor）型固体撮像装置に対してセルサイズの縮小化、および近赤外長波長領域までの入射光に対する高感度化の要望が高まってきている。一般に、フォトダイオードで発生する電荷量は入射光の吸収量に依存する。シリコン基板の場合、１１００ｎｍ以下の波長領域の光が基板に吸収される。例えば、基板表面に入射した光の光量が半減する深さは、波長４５０ｎｍの青色光では０．３２μｍ、波長５５０ｎｍの緑色光では０．８０μｍ、波長７００ｎｍの赤色光では３．０μｍである。このように、波長が長い光ほど、基板深部まで透過する。
【０００３】
一般的にフォトダイオード領域は、不純物の注入および拡散により形成されている。そのため、長波長の光を完全に吸収できる範囲までフォトダイオードを拡げると横方向（基板上面と水平な方向）にも不純物が拡散するため、微細化が進む固体撮像装置においてフォトダイオードを基板深部に拡げることは困難となる。上記の不具合を解決する方法として、特許文献１に示すような従来技術がある。
【０００４】
図１１は、従来の固体撮像装置のフォトダイオード部分を示す断面図である。同図に示すように、フォトダイオードは、ｐ型領域１１２１の一部と、ｎ型領域（電荷蓄積領域）１１１２と、ｎ型単結晶半導体層１１７１とを有している。ｎ型単結晶半導体層１１７１はシリコンに比べて吸収係数が大きいゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）、ガリウム砒素（ＧａＡｓ）等で構成されている。これにより、シリコン基板１１１１の上方に設けられるｎ型単結晶半導体層１１７１の厚みを、ｎ型単結晶半導体層１１７１がシリコンで構成される場合に比べて薄くすることができる。あるいは、ｎ型単結晶半導体層１１７１をシリコン基板１１１１上方に拡げて厚くし、フォトダイオードの感度向上を図ることが可能である。なお、図１１において、符号１１２２はｐ型領域、符号１１１３はｎ型領域、符号１１２５はｐ型領域、符号１１４１は転送電極、符号１１３２、１１３５は絶縁膜、符号１１３４はスペーサ、符号１１５１は遮光膜、符号１１５２は遮光膜１１５１の開口部をそれぞれ示している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第２９５９４６０号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、図１１に示す従来の固体撮像装置では、格子定数の異なる材料をシリコン基板上に単結晶で成長させるので、感度向上のためにｎ型単結晶半導体層１１７１の膜厚を厚くするにつれてｎ型単結晶半導体層１１７１にクラックが発生しやすくなる。このため、クラックが生じた場合、これに起因して光が照射されない状況でも多くのノイズ電流（暗電流）が発生する。このノイズ電流は光の照射時にも生じ、特に低照度では、光電変換で発生した信号電荷をノイズ電荷が相殺するため、固体撮像装置の感度を向上させることが困難であるという不具合がある。
【０００７】
本発明は、上記の課題に鑑みてなされたもので、クラックの発生に伴うノイズ電流の発生を抑制し、長波長領域の光に対する感度の向上を実現する固体撮像装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記の課題を解決するため、本発明の固体撮像装置は、第１の材料からなる半導体基板上に形成された光電変換素子を含む画素を複数備えており、前記光電変換素子は、前記第１の材料からなり、凹部または凸部を有する第１の半導体部分と、前記第１の半導体部分の前記凹部上または前記凸部上に三次元状に積層され、前記第１の材料よりもバンドギャップエネルギーが小さい第２の材料で構成され、前記第１の半導体部分と同じ導電型の第２の半導体部分とを有している。第１の半導体部分は凹部のみまたは凸部のみを有していてもよいし、凹部と凸部の両方を有していてもよい。
【０００９】
この構成によれば、光電変換素子は第１の材料よりもバンドギャップエネルギーが小さい第２の材料で構成された第４の半導体層を有しているので、光電変換素子が第１の材料のみで構成される場合に比べて赤色光など長波長の光を吸収することができる上、その他の可視光も効率良く吸収することができる。さらに、第４の半導体層が三次元形状を有しているので、第４の半導体層の膜厚を厚くしなくても、入射光に対する第４の半導体層の実効的な膜厚を、第４の半導体層が平坦な場合に比べて厚くすることができる。そのため、より効果的に光電変換素子が光を吸収することができ、感度を向上させることができる。特に、第１の材料と第２の材料との格子不整合により第４の半導体層を厚く形成することが困難な場合であっても高感度な固体撮像装置を実現することが可能となる。この場合、第４の半導体層を厚くすることなく感度を向上させることができるので、クラックの発生が抑えられ、ノイズ電流が生じるのを抑えることができる。
【００１０】
前記第１の半導体部分は前記凸部を有しており、前記第２の半導体部分は前記第１の半導体部分の前記凸部上に積層されており、前記光電変換素子は、前記半導体基板に設けられた第２導電型の第１の半導体層の一部と、前記第１の半導体層の一部上に設けられた第２の導電型の第２半導体層と、前記第２の半導体層上に選択的に設けられた前記第１の材料からなる第２導電型の第３の半導体層と、前記第２の半導体層上および第３の半導体層上に設けられた前記第２の材料からなる第２導電型の第４の半導体層とを有しており、前記第１の半導体部分は前記第２の半導体層と、前記凸部である前記第３の半導体層とで構成されており、前記第２の半導体部分は前記第４の半導体層で構成されていてもよい。
【００１１】
前記第３の半導体層は、柱状構造、ストライプ構造、または平面視において格子状となる壁状構造を有していてもよい。
【００１２】
前記第１の半導体部分は前記凹部を有しており、前記第２の半導体部分は前記第１の半導体部分の前記凹部上に積層されており、前記光電変換素子は、前記半導体基板に設けられた第１導電型の第１の半導体層の一部と、前記第１の半導体層の一部上に設けられ、上部に前記凹部が形成され、前記第１の半導体部分を構成する第２の半導体層と、前記第２の半導体層上に設けられ、前記第２の半導体部分を構成する第４の半導体層とを有していてもよい。
【００１３】
前記凹部は、前記第２の半導体層の上部を選択的にエッチングすることにより形成されていてもよい。
【００１４】
前記凹部は穴状、または、溝状であって平面形状が格子状若しくはストライプ状であってもよい。
【００１５】
前記光電変換素子は、前記第４の半導体層を覆う第１導電型の第５の半導体層をさらに有していてもよい。
【００１６】
前記第１の材料はシリコンであり、前記第２の材料はＳｉｘＧｅ（１−ｘ）（０≦ｘ＜１）であってもよい。
【００１７】
本発明の第１の固体撮像装置の製造方法は、第１の材料からなる半導体基板上に形成された光電変換素子を含む画素を複数備えた固体撮像装置の製造方法であって、前記半導体基板に第１の導電型の第１の半導体層を形成する工程（ａ）と、前記半導体基板のうち、前記第１の半導体層の上に位置する領域に第２導電型の第２の半導体層を形成する工程（ｂ）と、前記第２の半導体層上に１つ以上の開口部を有する絶縁膜を形成する工程（ｃ）と、前記第２の半導体層のうち前記開口部内に位置する領域上に、前記絶縁膜をマスクとして前記第１の材料を選択的にエピタキシャル成長させ、第２導電型の第３の半導体層を形成する工程（ｄ）と、前記絶縁膜を除去した後、前記第２の半導体層上および前記第３の半導体層上に前記第１の材料よりもバンドギャップエネルギーが小さい第２の材料をエピタキシャル成長させ、第２導電型の第４の半導体層を三次元状に形成する工程（ｅ）とを備えている。
【００１８】
この方法によれば、第３の半導体層上に三次元状の第４の半導体層を形成することができるので、入射光に対する第４の半導体層の実効的な膜厚を大きくすることができ、高感度で且つ結晶欠陥に起因するノイズ電流の発生が抑えられた固体撮像装置を製造することができる。
【００１９】
本発明の第２の固体撮像装置の製造方法は、第１の材料からなる半導体基板上に形成された光電変換素子を含む画素を複数備えた固体撮像装置の製造方法であって、前記半導体基板に第１の導電型の第１の半導体層を形成する工程（ａ）と、前記半導体基板のうち、前記第１の半導体層の上に位置する領域に第２導電型の第２の半導体層を形成する工程（ｂ）と、前記第２の半導体層上に１つ以上の開口部を有する絶縁膜を形成する工程（ｃ）と、前記絶縁膜をマスクとして、前記第２の半導体層の上部のうち前記開口部内に位置する部分を選択的にエッチングすることで、前記第２の半導体層の上部に溝状の凹部を形成する工程（ｄ）と、前記絶縁膜を除去した後に、前記凹部を含む前記第２の半導体層の上面上に前記第１の材料よりもバンドギャップエネルギーが小さい第２の材料をエピタキシャル成長させ、第２導電型の第４の半導体層を三次元状に形成する工程（ｅ）とを備えている。
【００２０】
この方法によれば、上部に凹部を形成した第２の半導体層上に三次元状の第４の半導体層を形成することができるので、入射光に対する第４の半導体層の実効的な膜厚を大きくすることができ、高感度で且つ結晶欠陥に起因するノイズ電流の発生が抑えられた固体撮像装置を製造することができる。
【００２１】
なお、各凹部の縦方向断面の形状は特に限定されず、例えばＶ字状であってもよいし、Ｕ字状などであってもよい。
【発明の効果】
【００２２】
本発明の固体撮像装置およびその製造方法によれば、光電変換素子は第１の材料よりもバンドギャップエネルギーが小さい第２の材料で構成された第４の半導体層を有しているので、光電変換素子が第１の材料のみで構成される場合に比べて赤色光など長波長の光を吸収することができる上、その他の可視光も効率良く吸収することができる。さらに、第４の半導体層が三次元形状を有しているので、第４の半導体層の膜厚を厚くしなくても、入射光に対する第４の半導体層の実効的な膜厚を厚くすることができる。そのため、より効果的に光電変換素子が光を吸収することができる。よって、第４の半導体層でのクラックの発生を抑え、ノイズ電流の発生を抑えつつ長波長領域の光に対する感度を向上させることができる。
【図面の簡単な説明】
【００２３】
【図１】第１の実施形態に係るＭＯＳ型固体撮像装置の回路構成の一例を示す図である。
【図２】第１の実施形態に係る固体撮像装置の画素の一部の一例を示す断面図である。
【図３】Ｓｉ、ＳｉＧｅ（Ｇｅ組成比率４０％）、およびＧｅの吸収係数の波長依存性を示す図である。
【図４】Ｓｉ層上に所望の半導体層を形成する場合の、半導体層のＧｅ組成と臨界膜厚との関係を示す図である。
【図５】（ａ）〜（ｃ）は、第１の実施形態に係る固体撮像装置の製造工程を示す断面図である。
【図６】（ａ）〜（ｃ）は、第１の実施形態に係る固体撮像装置の製造工程を示す断面図である。
【図７】（ａ）〜（ｃ）は、第１の実施形態に係る固体撮像装置の製造工程を示す断面図である。
【図８】第２の実施形態に係る固体撮像装置の画素の一部の一例を示す断面図である。
【図９】（ａ）〜（ｄ）は、第２の実施形態に係る固体撮像装置の製造工程を示す断面図である。
【図１０】第３の実施形態に係る固体撮像装置の画素の一部を示す断面図である。
【図１１】従来の固体撮像装置のフォトダイオード部分を示す断面図である。
【発明を実施するための形態】
【００２４】
以下で説明するように、本発明の固体撮像装置は、画素中のフォトダイオードなどの光電変換部の構成に特徴を有しており、その回路構成としては、一般的なＭＯＳ型イメージセンサの回路構成を適用することができる。なお、本明細書中において「固体撮像装置」とは、半導体チップ上に設けられた光電変換素子を備え、画像信号を外部に出力するための装置を指すものとし、「撮像装置」とはデジタルスチルカメラ、デジタルビデオカメラ、携帯電話用カメラ、監視カメラ等、固体撮像装置を備えた撮像機器のことを指すものとする。
【００２５】
（第１の実施形態）
−固体撮像装置の回路構成−
図１は、本発明の第１の実施形態に係るＭＯＳ型固体撮像装置の回路構成の一例を示す図である。
【００２６】
同図に示すように、本実施形態の固体撮像装置は、複数個の画素２０１がマトリクス状に配置された撮像領域２０２と、画素を選択するための垂直シフトレジスタ２０３と、出力信号線２０４を介して画素２０１から出力された信号を伝達する水平シフトレジスタ２０５とを備えている。画素２０１は、例えばフォトダイオードである光電変換素子２０６と、光電変換素子２０６で生じた電荷をフローティングディフュージョン部（ＦＤ部）に転送するための転送トランジスタ２０７と、ＦＤ部に蓄積された電荷信号を増幅して出力信号線２０４に出力する増幅トランジスタ２０８と、一端が電源電圧供給部２０９に接続され、ＦＤ部の状態をリセットするリセットトランジスタ２１０と、増幅トランジスタ２０８によって増幅された信号を出力信号線２０４に出力するか否かを制御する選択トランジスタ２１１とを有している。
【００２７】
転送トランジスタ２０７のゲート電極、リセットトランジスタ２１０のゲート電極、および選択トランジスタ２１１のゲート電極は、各々垂直シフトレジスタ２０３により制御される出力パルス線２１２、２１３、２１４に接続されている。なお、これは画素の一例であり、少なくとも画素内に１つ以上の光電変換素子２０６が配置された回路構成であれば本発明の固体撮像装置に用いることができる。また、本実施形態の光電変換素子２０６の構造をＭＯＳ型固体撮像装置に適用することで周辺回路（垂直シフトレジスタ２０３、水平シフトレジスタ２０５、信号出力回路、カラムアンプ等）を撮像領域２０２と同一チップ上に設けることができるので、小面積化や信号処理時間の短縮等を図ることができるが、ＣＣＤ型固体撮像装置に適用することも可能である。
【００２８】
−固体撮像装置の構成−
図２は、本発明の第１の実施形態に係る固体撮像装置の画素の一部の一例を示す断面図である。ここでは、光電変換素子２０６、転送トランジスタ２０７のゲート電極１０およびＦＤ部１１を通る断面を示している。
【００２９】
本実施形態の固体撮像装置は、第１の材料（本実施形態では例えばシリコン）からなる半導体基板１２ａ上に形成された光電変換素子２０６を含む画素を複数備えている。光電変換素子２０６は、第１の材料からなり、凹部または凸部を有する第１の半導体部分と、第１の半導体部分の凹部上または凸部上に三次元状に積層され、第１の材料よりもバンドギャップエネルギーが小さい第２の材料（本実施形態では例えばシリコンゲルマニウムまたはゲルマニウム）で構成され、第１の半導体部分と同じ導電型の第２の半導体部分とを有している。ここで、第２の材料のバンドギャップエネルギーが小さいことは、第２の材料における光の吸収係数が第１の材料の吸収係数よりも大きいことを意味する。また、第１の半導体部分は凹部のみまたは凸部のみを有していてもよいし、凹部と凸部の両方を有していてもよい。
【００３０】
なお、本明細書において「半導体基板１２ａ」は、イオン注入等の工程を行う前の基板（ウエハ）を指し、「基板１２」は、第１の半導体層１３の下に位置し、半導体基板１２ａのうち不純物の注入を受けていない部分を指すものとする。
【００３１】
図２に示す例では、第１の半導体部分は第２の半導体層１４と第３の半導体層１５とで構成され、そのうち第３の半導体層１５は凸部を構成する。第２の半導体部分は第４の半導体層１６によって構成される。次に、固体撮像装置の構成をより具体的に説明する。
【００３２】
図２に示すように、本実施形態に係る固体撮像装置の画素内では、例えばシリコンからなる基板１２上に光電変換素子２０６が形成されている。光電変換素子２０６は、基板１２上に設けられたｐ−型の第１の半導体層１３の一部と、第１の半導体層１３の一部上に設けられたｎ型の第２の半導体層１４と、第２の半導体層１４上に設けられたｎ型の第３の半導体層１５と、第２の半導体層１４の上面上、第３の半導体層１５の上面上および側面上に設けられ、例えば単結晶のＳｉｘＧｅ（１−ｘ）（０≦ｘ＜１）からなるｎ型の第４の半導体層１６とを有している。
【００３３】
凸部を構成する第３の半導体層１５は、図２に示す縦断面が四辺形状となっているが、柱状構造、ストライプ構造、または平面視において格子状となる壁状構造を有している。
【００３４】
第１の半導体層１３の不純物濃度は１×１０１３〜１×１０１７（個／ｃｍ３）程度であり、第２の半導体層１４、第３の半導体層１５および第４の半導体層１６の不純物濃度は１×１０１３〜１×１０１８（個／ｃｍ３）程度である。
【００３５】
また、第２の半導体層１４の側面下部はｐ型のストッパー層１７、１９と接しており、第２の半導体層１４の側面上部はＳＴＩ構造を有する素子分離領域１８およびｐ型のストッパー層１９ａで囲まれている。
【００３６】
また、ｐ型のストッパー層１９ａの上に形成されたｐ型の表面層３１上には、不純物拡散層（図示せず）と、ゲート絶縁膜（図示せず）と、ゲート電極１０とを有する転送トランジスタ２０７が設けられている。素子分離領域１８の側面および底面は、厚みの薄いｐ＋型の側壁層３０で覆われている。素子分離領域１８上にはゲート電極１０と同じポリシリコン等で構成されたゲート配線２０が設けられている。ゲート電極１０およびゲート配線２０の側面上にはシリコン酸化膜２１が設けられ、光電変換素子２０６およびシリコン酸化膜２１の上には、シリコン酸化膜２２が設けられている。シリコン酸化膜２２の上およびゲート配線２０の上には、第１の層間絶縁膜２３、第２の層間絶縁膜２４がそれぞれ設けられている。
【００３７】
また、固体撮像装置には、ゲート電極１０に接続され、第１の層間絶縁膜２３を貫通するコンタクト２５と、コンタクト２５に接続され、第１の層間絶縁膜２３上に配置されたアルミニウム（Ａｌ）などからなる配線２６と、配線２６に接続され、第２の層間絶縁膜２４を貫通するコンタクト２７と、コンタクト２７に接続され、第２の層間絶縁膜２４上に配置された配線２８と、少なくとも配線２８上から第２の層間絶縁膜２４上に亘る保護膜２９とが設けられている。  
【００３８】
以上の構成を有する本実施形態の固体撮像装置の効果について説明する。
【００３９】
光電変換素子２０６に光が入射すると正孔と電子とが発生し、入射光量に応じた電荷（電子）が空乏層により形成されたｐｎ接合容量に蓄えられる。ここで、空乏層は、それぞれｐ型のストッパー層１９、１９ａ、第１の半導体層１３及び側壁層３０と、ｎ型の第２の半導体層１４との接合により生じる。
【００４０】
本実施形態の固体撮像装置においては第４の半導体層１６のＧｅ組成比率は任意に設定できるが、Ｇｅ組成比率を大きくすることで、波長が約１８００ｎｍまでの光を吸収させることができる。なお、本明細書中において「Ｇｅ組成比率」とは、半導体層を構成する原子（不純物原子を除く）のうちＧｅ原子が占める割合のことを指すものとする。
【００４１】
図３は、Ｓｉ、ＳｉＧｅ（Ｇｅ組成比率４０％）、およびＧｅの吸収係数の波長依存性を示す図である。同図に示すように、Ｓｉが吸収可能な波長の光についても、ＳｉＧｅおよびＧｅの吸収係数はシリコンの吸収係数よりも大きい。そのため、ＳｉＧｅまたはＧｅで構成された第４の半導体層１６を有する本実施形態の光電変換素子２０６では、光電変換素子がＳｉのみで形成される場合に比べて非常に感度が高くなっている。特に、Ｓｉを用いる場合に比べて長波長領域の光に対する感度が大きく改善されている。単結晶のＳｉＧｅおよびＧｅはＣＶＤ（Chemical Vapor Deposition）法を用いることでＳｉに比べて容易に形成することができる。また、Ｓｉからなる半導体層上に形成するＳｉＧｅまたはＧｅはマスクを用いれば所望の領域のみに選択的に成長させることができる。
【００４２】
ここで、第４の半導体層１６の厚みは任意に設定することができるが、受光感度の面からは、層が厚い方が光の吸収によって発生する電荷数を増加させることができるので好ましい。しかし、第４の半導体層１６のＧｅ組成比率は特に限定されないものの、Ｇｅの組成比率が大きくなると受光効率が向上する反面、第２の半導体層１４および第３の半導体層１５を構成するシリコンとの格子定数の差が大きくなって結晶欠陥が増加する。
【００４３】
図４は、Ｓｉ層上に所望の半導体層を形成する場合の、半導体層のＧｅ組成と臨界膜厚との関係を示す図である。図中の×印は結晶欠陥が生じうることを示している。図４から分かるように、第４の半導体層１６の膜厚が当該第４の半導体層１６のＧｅ組成比率での臨界膜厚を超えると結晶欠陥に起因したクラックが発生し、ノイズ電流が生じることにより感度の向上が十分に図れない。臨界膜厚はＧｅの組成比率が大きくなるほど小さくなり、例えばＧｅ組成比率が２０％の場合は臨界膜厚が約２００ｎｍであるのに対し、Ｇｅ組成比率が１００％の場合は臨界膜厚が約１ｎｍとなる。従って、第４の半導体層１６の膜厚は、当該第４の半導体層１６のＧｅ組成比率における臨界膜厚以下であることが好ましい。
【００４４】
本実施形態の固体撮像装置では、第４の半導体層１６が凸部を構成する第３の半導体層１５上および第２の半導体層１４の上面上に三次元状に形成されている。外部からの光は半導体基板１２ａの基板面に対して垂直方向または斜め方向に入射するので、第４の半導体層１６を平坦な形状にする場合に比べて光が通過する第４の半導体層１６の実効的な膜厚を大きくすることができる。例えば、第４の半導体層１６のうち、第３の半導体層１５の側面上に形成された部分に半導体基板１２ａの基板面に垂直な光が入射する場合には、第４の半導体層１６の当該部分の高さが実効的な膜厚となる。図２に示す場合には、第４の半導体層１６の当該部分の高さは、ほぼ第３の半導体層１５の厚みに等しくなっている。
【００４５】
上記の理由により、光の吸収係数が大きい第４の半導体層１６の膜厚が制限される場合であっても、第４の半導体層１６を平坦に形成するのに比べて第４の半導体層１６における光の吸収量を大幅に増加させることができる。このため、第４の半導体層１６の膜厚を臨界膜厚以下にした場合でも従来の固体撮像装置よりも光電変換素子２０６における光の吸収量を増やすことができるので、クラックの発生を抑え、ノイズ電流を発生させることなく光電変換素子２０６の感度を向上させることができる。特に、可視光の長波長領域や赤外領域の光に対する感度を顕著に向上させることができる。
【００４６】
なお、第３の半導体層１５は、上述のように１つ以上の柱状構造、ストライプ構造、または平面視において格子状となる壁状構造を有していてもよいが、少なくとも凸状に形成されていれば、これを覆う第４の半導体層１６を三次元形状にすることができる。第４の半導体層１６の縦断面も四辺形状に限られない。また、第３の半導体層１５の厚みを厚くしたり、柱状構造の個数を増やすことなどにより、第４の半導体層１６における光の吸収量を増やすことができるなど、第４の半導体層１６の膜厚を変えることなく光電変換素子２０６の感度を調節することが可能となる。第３の半導体層１５の厚みは、必要とされる感度に応じて決定することができる。
【００４７】
なお、第３の半導体層１５が複数の柱状構造等を有している場合、第４の半導体層１６の厚みによって、第３の半導体層の間隔を決定できる。例えば、Ｇｅ組成比率が２０％の場合、第４の半導体層１６の厚みを臨界膜厚と等しい約２００ｎｍとすると、第３の半導体層１５同士は約４００ｎｍ以上の間隔を空け、第２の半導体層上に形成されるのが好ましい。このようにすれば、第４の半導体層１６の実効的な厚さが入射する光の吸収長より大きくなる部分の割合が増え、より光電変換素子２０６の感度を向上することができる。ここで、「光の吸収長」とは、入射光の強度が１／ｅ（ｅは自然対数）に減衰する深さをいうものとする。
【００４８】
−固体撮像装置の製造方法−
次に、図２に示す第１の実施形態係る固体撮像装置の製造方法について、図面を参照しながら説明する。
【００４９】
図５（ａ）〜（ｃ）、図６（ａ）〜（ｃ）、および図７（ａ）〜（ｃ）は、第１の実施形態に係る固体撮像装置の製造工程を示す断面図である。
【００５０】
まず、図５（ａ）に示すように、シリコン等からなる半導体基板１２ａ上に厚さ１ｎｍ以上５０ｎｍ以下程度のシリコン酸化膜からなるパッド絶縁膜３０１と、厚さ５０ｎｍ以上４００ｎｍ以下のシリコン窒化物等からなる耐酸化性膜３０２とを順次形成する。次いで、パッド絶縁膜３０１および耐酸化性膜３０２上に所定の領域に開口を有するレジスト（図示せず）を形成し、当該レジストをマスクとしてエッチングを行うことにより、パッド絶縁膜３０１および耐酸化性膜３０２の一部を選択的に除去して半導体基板１２ａ上面の所定の領域を露出させる開口を形成し、その後レジストを除去する。なお、ここではレジストを除去せずに残しておいてもよい。また、本実施形態の方法では、ハードマスクである耐酸化性膜３０２の材料として、シリコン窒化物を用いているが、シリコン酸化物をハードマスクの材料として用いてもよい。また、耐酸化性膜３０２の代わりにレジスト膜を用いてもよい。
【００５１】
続いて、図５（ｂ）に示すように、耐酸化性膜３０２をマスクとしたドライエッチングを用いて半導体基板１２ａに溝を形成した後、ｐ＋型の側壁層３０をイオン注入によって形成する。次いで、溝を含む基板全面に絶縁膜を堆積し、耐酸化性膜３０２上に形成された絶縁膜を除去してから、耐酸化性膜３０２をエッチングにより除去する。
【００５２】
次に、図５（ｃ）に示すように、溝内にシリコン酸化膜等を埋め込むことで、一般的なＳＴＩ構造をとる素子分離領域１８を形成する。次いで、リソグラフィ法を用いて所望の領域に開口を有するレジストを形成し、これらのレジストを適宜用いて、第１の半導体層１３と第２の半導体層１４を形成する。
【００５３】
次に、図６（ａ）に示すように、リソグラフィ法を用いて所望の領域に開口を有するレジストを形成し、これらのレジストを適宜用いて、ｐ型のストッパー層１７、１９、１９ａ、ｐ型の表面層３１、ｎ型不純物を含むＦＤ部１１をイオン注入法により半導体基板１２ａ内に形成する。これらのイオン注入後、レジストを除去する。
【００５４】
続いて、図６（ｂ）に示すように、半導体基板１２ａ上にポリシリコン膜を堆積した後パターニングを行って、光電変換により発生した電荷をＦＤ部１１へ転送するためのゲート電極１０と、ゲート配線２０とを形成する。次いで、リソグラフィ法およびエッチング法を用いて、光電変換素子を形成するための領域に開口を有する厚さ１００ｎｍ程度のシリコン酸化膜２１を半導体基板１２ａ、ゲート電極１０、およびゲート配線２０上に形成する。ここで、シリコン酸化膜２１のうち、第２の半導体層１４上に設けられた部分の開口の幅は約２００ｎｍ程度とし、残膜の幅は約２００ｎｍとする。
【００５５】
次に、図６（ｃ）に示すように、シリコン酸化膜２１の開口部内の第２の半導体層１４上にＳｉを例えばＣＶＤ法により選択的にエピタキシャル成長させ、第３の半導体層１５を形成する。ここで第３の半導体層１５は、断面が四辺形である１つ以上の柱状構造をとっている。ただし、第３の半導体層１５は、ストライプ構造、または平面視において格子状となる壁状構造などを有していてもよい。柱状構造を有する第３の半導体層１５が、第２の半導体層１４上に１つのみ設けられていてもよい。また、第３の半導体層１５の厚みと互いに隣接する第３の半導体層１５間の間隔とは、第４の半導体層１６の厚みの設計値に依存する。図６（ｃ）に示す例では、第３の半導体層１５の形状は柱状であり、厚みは約５００ｎｍ、間隔は約２００ｎｍとしているが、これに限られるものではない。
【００５６】
次に、図７（ａ）で示すように、リソグラフィ法およびエッチング法を用いて、シリコン酸化膜２１のうち光電変換素子を形成するための領域上に位置する部分を除去し、第２の半導体層１４および第３の半導体層１５を覆うようにｎ型のＳｉＧｅまたはＧｅを例えばＣＶＤ法により選択的にエピタキシャル成長させ、第４の半導体層１６を形成する。これにより、第１の半導体層１３の一部、第２の半導体層１４、第３の半導体層１５、および第４の半導体層１６を有する光電変換素子２０６が形成されることになる。なお、第４の半導体層１６の厚さは例えば、Ｇｅ組成比率が２０％の場合、約１００〜２００ｎｍとする。ここで、第４の半導体層１６のＧｅ組成比率によって好ましい第４の半導体層１６の膜厚範囲は異なるが、第４の半導体層１６は少なくとも臨界膜厚を超えない程度の厚さであればよい。
【００５７】
本工程で用いるＣＶＤ法においては、基板温度を４００℃以上７００℃以下程度に加熱して、Ｓｉ２Ｈ６ガス、ＧｅＨ４を所望の組成になるように混合して半導体層をエピタキシャル成長させる。例えば、Ｇｅ組成比率が２５％であれば、Ｓｉ２Ｈ６／ＧｅＨ４＝０．２９程度になるように原料ガスを装置内に供給すればよい。なお、半導体層の導電型をｐ型にする際は、Ｂ２Ｈ６ガスを半導体層の成長時に混入する。また、半導体層の導電型をｎ型にする際は、ＰＨ３ガスを半導体層の成長時に混入すればよい。上述の条件で行うＣＶＤ法により、第３の半導体層１５、第４の半導体層１６は形成される。
【００５８】
続いて、図７（ｂ）に示すように、第４の半導体層１６を含む基板（作製中の固体撮像装置）の上面全体をシリコン酸化膜２２で覆い、第４の半導体層１６に含まれるＧｅがトランジスタ部（転送トランジスタ２０７等）や周辺回路へ拡散するのを防ぐ。
【００５９】
次に、図７（ｃ）に示すように、シリコン酸化膜２２をエッチバックまたはＣＭＰ等により平坦化してからリソグラフィ法およびエッチング法によりゲート電極１０およびゲート配線２０の上面を露出させ、公知の方法でゲート電極１０上およびゲート配線２０上にシリサイド層を形成する。その後、ＣＶＤ法等により第１の層間絶縁膜２３を形成する。次いで、ＣＭＰ（Chemical Mechanical Polishing）法により第１の層間絶縁膜２３の上面の平坦化を行う。そして、リソグラフィ法を用いてレジストのパターニングを行い、当該レジストを用いたドライエッチング法によりコンタクトホールを形成する。次いで、コンタクトホールにタングステン等の金属を公知の方法で埋め込むことにより、コンタクト２５を形成した後、ＣＭＰ法でコンタクト２５の上面を平坦化する。そして、アルミニウムなどからなる金属膜を第１の層間絶縁膜２３上に形成してから、リソグラフィ法およびドライエッチング法を用いて当該金属膜をパターニングすることにより、配線２６を形成する。
【００６０】
以後、配線層数を増やしたい場合には、上述したのと同様の方法で層間絶縁膜、コンタクト、配線を形成して、最終的に金属等の導電体からなるパッド領域（図示せず）を、リソグラフィ法およびドライエッチング法により形成する。以上のようにして、本実施形態の固体撮像装置は作製される。
【００６１】
なお、配線２６、２８（図２参照）が銅配線である場合には、一般的なダマシンプロセスあるいはデュアルダマシンプロセスを用いて配線２６、２８を形成できる。
【００６２】
（第２の実施形態）
図８は、本発明の第２の実施形態に係る固体撮像装置の画素の一部の一例を示す断面図である。ここでは、光電変換素子２０６、転送トランジスタ２０７のゲート電極１０およびＦＤ部１１を通る断面を示している。
【００６３】
本実施形態の固体撮像装置は、第１の材料（本実施形態では例えばＳｉ）からなる半導体基板１２ａ上に形成された光電変換素子２０６を含む画素を複数備えている。光電変換素子２０６は、第１の材料からなり、凹部を有する第１の半導体部分と、第１の半導体部分の凹部上に三次元状に積層され、第１の材料よりもバンドギャップエネルギーが小さい第２の材料（本実施形態では例えばＳｉＧｅまたはＧｅ）で構成され、第１の半導体部分と同じ導電型の第２の半導体部分とを有している。
【００６４】
図８に示す例では、第１の半導体部分は第２の半導体層１４で構成され、凹部は第２の半導体層１４の上部に形成されている。第２の半導体部分は第４の半導体層１６で構成される。次に、固体撮像装置の構成をより具体的に説明する。
【００６５】
図８に示すように、第２の実施形態に係る固体撮像装置の画素内では、シリコンからなる基板１２上に光電変換素子２０６が形成されている。光電変換素子２０６は、基板１２上に設けられたｐ−型の第１の半導体層１３の一部と、第１の半導体層１３の一部上に設けられたｎ型の第２の半導体層１４と、第２の半導体層１４の上面上に設けられ、例えば単結晶のＳｉｘＧｅ（１−ｘ）（０≦ｘ＜１）からなるｎ型の第４の半導体層１６とを有している。ただし、第４の半導体層１６には、必要に応じて炭素が含まれていてもよい。
【００６６】
第２の半導体層１４および第４の半導体層１６の不純物濃度は、１×１０１３〜１×１０１８（個／ｃｍ３）程度である。また、第１の半導体層１３の不純物濃度は１×１０１３〜１×１０１７（個／ｃｍ３）程度である。
【００６７】
本実施形態の固体撮像装置が第１の実施形態に係る固体撮像装置と異なる点は、第２の半導体層１４の上部に凹部が形成されており、この凹部を覆う第４の半導体層１６が三次元状に形成されていることにある。この効果については後述する。なお、凹部は穴状、または、溝状であって平面形状が格子状若しくはストライプ状であってもよい。
【００６８】
また、第２の半導体層１４の側面下部はｐ型のストッパー層１７、１９と接しており、第２の半導体層１４の側面上部はＳＴＩ構造を有する素子分離領域１８およびｐ型のストッパー層１９ａで囲まれている。
【００６９】
また、ｐ型のストッパー層１９ａの上に形成されたｐ型の表面層３１上には、不純物拡散層（図示せず）と、ゲート絶縁膜（図示せず）と、ゲート電極１０とを有する転送トランジスタ２０７が設けられている。素子分離領域１８の側面および底面は、厚みの薄いｐ＋型の側壁層３０で覆われている。素子分離領域１８上にはゲート電極１０と同じポリシリコン等で構成されたゲート配線２０が設けられている。ゲート電極１０およびゲート配線２０の側面上にはシリコン酸化膜２１が設けられ、光電変換素子２０６およびシリコン酸化膜２１の上には、シリコン酸化膜２２が設けられている。シリコン酸化膜２２の上およびゲート配線２０の上には、第１の層間絶縁膜２３、第２の層間絶縁膜２４がそれぞれ設けられている。
【００７０】
また、固体撮像装置には、ゲート電極１０に接続され、第１の層間絶縁膜２３を貫通するコンタクト２５と、コンタクト２５に接続され、第１の層間絶縁膜２３上に配置されたアルミニウム（Ａｌ）などからなる配線２６と、配線２６に接続され、第２の層間絶縁膜２４を貫通するコンタクト２７と、コンタクト２７に接続され、第２の層間絶縁膜２４上の配線２８と、少なくとも配線２８上から第２の層間絶縁膜２４上に亘る保護膜２９とが設けられている。
【００７１】
以上の構成を有する本実施形態の固体撮像装置の効果について説明する。
【００７２】
光電変換素子２０６に光が入射すると正孔と電子とが発生し、入射光量に応じた電荷（電子）がｐｎ界面から拡がる空乏層により形成されたｐｎ接合容量に蓄えられる。ここで、当該空乏層は、それぞれｐ型のストッパー層１９、１９ａ、第１の半導体層１３及び側壁層３０と、ｎ型の第２の半導体層１４との接合により生じる。
【００７３】
第４の半導体層１６のＧｅ組成比率は任意に設定できるが、Ｇｅ組成比率を大きくすることで、波長が約１８００ｎｍまでの光を吸収させることができる。
【００７４】
図３を用いて既に説明したように、ＳｉＧｅまたはＧｅは、Ｓｉでは吸収できない波長が１１００ｎｍ以上の長波長光を吸収できる。その上、Ｓｉが吸収可能な波長の光についても、ＳｉＧｅまたはＧｅの吸収係数はシリコンの吸収係数よりも大きいため、本実施形態の光電変換素子では非常に感度が高くなっている。特に、Ｓｉを用いる場合に比べて長波長領域の光に対する感度が大きく改善されている。単結晶のＳｉＧｅおよびＧｅはＣＶＤ（Chemical Vapor Deposition）法を用いることでＳｉに比べて容易に形成することができる。また、Ｓｉからなる半導体層上に形成するＳｉＧｅまたはＧｅはマスクを用いれば所望の領域のみに選択的に成長させることができる。
【００７５】
図４を用いて先に説明したように、Ｓｉからなる第２の半導体層１４上にＳｉＧｅまたはＧｅからなる第４の半導体層１６をエピタキシャル成長させる場合、ＳｉとＧｅとで格子定数が異なることから、臨界膜厚を越えると結晶欠陥に起因するクラックが発生する。そのため、第４の半導体層１６は臨界膜厚以下とすることが好ましい。従って、従来は第４の半導体層１６の厚みを厚くして感度の向上を図ることが困難であった。
【００７６】
本実施形態の固体撮像装置では、第４の半導体層１６が第２の半導体層１４に設けられた凹部上に三次元状に形成されている。外部からの光は半導体基板１２ａの基板面に対して垂直方向または斜め方向に入射するので、第４の半導体層１６を平坦な形状にする場合に比べて光が通過する第４の半導体層１６の実効的な膜厚を大きくすることができる。例えば、第４の半導体層１６のうち、第２の半導体層１４の上部に形成された凹部上に形成された部分に、当該凹部の斜面に平行な光が入射する場合には、凹部を構成する斜面の長さが第４の半導体層１６の当該部分の実効的な膜厚となる。
【００７７】
このため、光の吸収係数が大きい第４の半導体層１６の膜厚が制限される場合であっても、第４の半導体層１６を平坦に形成するのに比べて第４の半導体層１６における光の吸収量を大幅に増加させることができる。よって、光電変換素子２０６の感度は従来の固体撮像装置に比べ大きく向上している。特に、可視光の長波長領域や赤外領域の光に対する感度を顕著に向上させることができる。
【００７８】
なお、第２の半導体層１４の上部に形成された凹部は穴状、または、溝状であって平面形状が格子状若しくはストライプ状であってもよいなどであってもよいが、少なくとも凹状に形成されていれば、これを覆う第４の半導体層１６を三次元形状にすることができる。凹部は少なくとも１つ以上形成されていればよい。
【００７９】
なお、図８に示す構成の場合、第４の半導体層１６の厚みによって、第２の半導体層１４の上部に形成する溝の幅を決定できる。Ｇｅ組成比率が２０％の場合、第４の半導体層１６の厚みを臨界膜厚と等しい約２００ｎｍとすると、第２の半導体層１４に形成された溝の幅は約４００ｎｍ以上とし、溝同士の間隔は約４００ｎｍ以上程度の間隔を空けることができる。なお、溝の間隔は、単位面積あたりの溝の本数を増やした方が感度を高くできるので、パターニング可能な最小の幅に設定することが好ましい。このようにすれば、第４の半導体層１６の実効的な厚さが入射する光の吸収長より大きくなる部分の割合が増え、より光電変換素子２０６の感度を向上することができる。また、第２の半導体層１４に形成された溝の深さによって光の入射方向に応じた第４の半導体層１６の実効的な厚さが変わってくるので、当該溝の深さは要求される感度に合わせて設定すればよい。
【００８０】
なお、凹部を構成する溝は、フッ素系ガスを用いたドライエッチング、または、水酸化カリウム（ＫＯＨ）溶液やＴＭＡＨ（Tetra Methyl Ammonium Hydroxide）等を用いたウェットエッチングを第２の半導体層１４の上部に対して行うことで形成される。なお、ドライエッチングは異方性であるため、これを用いる場合には第２の半導体層１４は半導体基板１２ａの基板面に対してほぼ垂直にエッチングされ、ウェットエッチングは等方性なので、これを用いる場合には第２の半導体層１４は斜めにエッチングされる。
【００８１】
なお、本実施形態の固体撮像装置では、一例として第２の半導体層１４に形成された溝の深さを約１５０ｎｍとしている。また、図８では、ウェットエッチングで凹部を形成した場合の形状を示している。このような構成によれば、ノイズ電流を抑制したまま、感度を改善することができる。なお、第４の半導体層１６をＳｉＧｅで構成する場合、炭素原子（図示せず）を添加することもできる。第４の半導体層１６に炭素原子を添加した場合、暗時に発生する電荷数を低減できる。これは、Ｓｉ原子より大きいＧｅ原子を炭素原子が置換して、第４の半導体層１６内に生じる応力を減少させることができ、暗時電荷数の増加を誘発する欠陥領域を減少できるからである。
【００８２】
なお、以上で説明した例では配線２６、２８がアルミニウムなどの金属で構成されているが、銅あるいは銅を主成分とする金属で構成されていてもよい。この場合には、配線２６、２８はそれぞれ第１の層間絶縁膜２３の上部、および第２の層間絶縁膜２４の上部に埋め込まれる。また、コンタクト２５、２７はタングステン等の金属で構成されていてもよいが、銅配線を用いる場合には配線と一体的に形成された銅で構成されていてもよい。      
【００８３】
また、本実施形態の固体撮像装置において、画素を構成する半導体層の導電型をすべて逆にした場合であっても光電変換素子を機能させることができる。
【００８４】
以上のような構成を有する本実施形態の固体撮像装置を用いれば具体的に以下のような効果が実現できた。すなわち、図８に示す第２の実施形態の固体撮像装置では、格子定数の差によって発生するクラックに起因した暗時のノイズ電流を約２桁以上抑制することができた。そして、第４の半導体層１６の厚みを約５００ｎｍ、凹部同士の間隔を約５００ｎｍとし、Ｇｅ組成比率が２０％程度のＳｉＧｅで第４の半導体層１６を構成した場合、例えば波長８００ｎｍ以上の光に対する本実施形態の固体撮像装置の感度は約１．５倍程度に増加した。
【００８５】
この効果は本実施形態の一例に係る固体撮像装置での値であり、第４の半導体層１６中のＧｅ組成比率を高くすることや、第４の半導体層１６の厚みを厚くする、または第２の半導体層１４に形成された溝の深さを深くすることで更なる感度の改善が図られる。
【００８６】
−固体撮像装置の製造方法−
次に、図８に示す第２の実施形態に係る固体撮像装置の製造方法について、図面を参照しながら説明する。なお、ここでは一例としてウェットエッチングによって溝を形成する方法を示している。
【００８７】
図９（ａ）〜（ｄ）は、第２の実施形態に係る固体撮像装置の製造工程を示す断面図である。本実施形態の製造方法において、図５（ａ）から図６（ａ）までに示す工程は第１の実施形態に係る製造方法と同様であるので説明を省略し、第２の半導体層１４の上部を加工する工程以後を説明する。
【００８８】
まず、図９（ａ）に示すように、光電変換により発生した電荷をＦＤ部１１へ転送するためのゲート電極１０と、ゲート配線２０とを形成する。次いで、リソグラフィ法およびエッチング法を用いて、光電変換素子が形成される領域に開口を有する厚さ１００ｎｍ程度のシリコン酸化膜２１を基板（作製中の固体撮像装置）上に形成する。
【００８９】
次に、図９（ｂ）に示すように、シリコン酸化膜２１の開口部内の第２の半導体層１４の上部を、例えばＴＭＡＨ、ＫＯＨ溶液等をエッチャントとして、シリコン酸化膜２１をマスクとしてそれぞれ用いたウェットエッチングにより加工する。これにより、第２の半導体層１４の上部に凹部が形成される。
【００９０】
ここで、凹部の形状は、穴状、または、溝状であって平面形状が格子状若しくはストライプ状であってもよい。あるいは、第２の半導体層１４の上部が柱状になっていてもよい。凹部の形状は、シリコン酸化膜２１の開口の形状とエッチング方法によって変更することができる。ウェットエッチングを行った場合、半導体基板１２ａの結晶面によってエッチングレートが異なり、例えば（１００）面を主面とするシリコン基板を用いた場合、（１１１）面が現れるようにエッチングされる。ドライエッチングにより第２の半導体層１４を加工することも可能であり、この場合は半導体基板１２ａの基板面に垂直な方向にエッチングが進行する。従って、溝の断面はＶ字状だけでなくＵ字状であってもよい。
【００９１】
次に、図９（ｂ）に示すように、リソグラフィ法およびエッチング法を用いて、シリコン酸化膜２１のうち第２の半導体層１４上に設けられた部分を選択的に除去する。次いで、第２の半導体層１４の上面を覆うようにｎ型のＳｉＧｅまたはＧｅを例えばＣＶＤ法により選択的にエピタキシャル成長させ、第４の半導体層１６を形成する。これにより、第１の半導体層１３の一部、第２の半導体層１４、および第４の半導体層１６を有する光電変換素子２０６が形成されることになる。
【００９２】
続いて、図９（ｃ）に示すように、第４の半導体層１６を含む基板（作製中の固体撮像装置）の上面全体をシリコン酸化膜２２で覆い、第４の半導体層１６に含まれるＧｅがトランジスタ部や周辺回路へ拡散するのを防ぐ。
【００９３】
次に、図９（ｄ）に示すように、シリコン酸化膜２２を平坦化してからリソグラフィ法およびエッチング法によりゲート電極１０およびゲート配線２０の上面を露出させ、公知の方法でゲート電極１０上およびゲート配線２０上にシリサイド層を形成する。その後、ＣＶＤ法等により第１の層間絶縁膜２３を形成するＣＶＤ法等により第１の層間絶縁膜２３を形成する。その後、ＣＭＰ法により第１の層間絶縁膜２３の上面の平坦化を行う。そして、リソグラフィ法を用いてレジストのパターニングを行い、当該レジストを用いたドライエッチング法によりコンタクトホールを形成する。次いで、コンタクトホールにタングステン等の金属を公知の方法で埋め込むことにより、コンタクト２５を形成した後、ＣＭＰ法でコンタクト２５の上面を平坦化する。そして、アルミニウムなどからなる金属膜を第１の層間絶縁膜２３上に形成してから、リソグラフィ法およびドライエッチング法を用いて当該金属膜をパターニングすることにより、配線２６を形成する。
【００９４】
（第３の実施形態）
図１０は、本発明の第３の実施形態に係る固体撮像装置の画素の一部を示す断面図である。基本構造は第１の実施形態に係る固体撮像装置と同様であるが、本実施形態の固体撮像装置では、第４の半導体層１６を覆うｐ＋型の第５の半導体層５０がさらに備えられている。第５の半導体層５０の不純物濃度は１×１０15〜１×１０20（個／ｃｍ３）程度であり、第５の半導体層５０の厚みは５ｎｍ以上１００ｎｍ以下程度である。
【００９５】
本実施形態の固体撮像装置においては、第５の半導体層５０が第４の半導体層１６を覆っていることで、第５の半導体層５０まで空乏層が拡がるのが防がれ、暗時に光電変換素子２０６の上面近傍に発生する電荷の影響を低減することができる。その他の効果については第１の実施形態の固体撮像装置と同様である。
【００９６】
なお、図１０では第１の実施形態に係る固体撮像装置の第４の半導体層１６を覆う第５の半導体層５０を設ける例を示したが、図８に示す第２の実施形態に係る固体撮像装置において、第４の半導体層１６を覆う第５の半導体層５０が設けられていても上述の効果を得ることができる。
【００９７】
本実施形態の固体撮像装置は、図７（ａ）に示す工程で第４の半導体層１６を形成した後、第４の半導体層を覆うようにｐ＋型のＳｉ、ＳｉＧｅまたはＧｅからなる第５の半導体層５０をエピタキシャル成長させる。第５の半導体層５０がＳｉＧｅで構成される場合は、Ｓｉ２Ｈ６ガス、ＧｅＨ４を成長装置内に供給したまま、Ｂ２Ｈ６ガスの流量を供給し、Ｂ（ボロン）の原料ガスが高濃度に存在する条件で第５の半導体層５０を成長させればよい。
【産業上の利用可能性】
【００９８】
本発明の固体撮像装置およびその製造方法は、画像撮影を行う種々のデジタルカメラや携帯電話、ビデオカメラ、監視カメラ等の撮像装置およびその製造に有用である。
【符号の説明】
【００９９】
１０      ゲート電極
１１      ＦＤ部 
１２      基板
１２ａ    半導体基板
１３      第１の半導体層
１４      第２の半導体層
１５      第３の半導体層
１６      第４の半導体層
１７、１９、１９ａ    ストッパー層
１８      素子分離領域
２０      ゲート配線
２１      シリコン酸化膜
２２      シリコン酸化膜
２３      第１の層間絶縁膜
２４      第２の層間絶縁膜
２５、２７      コンタクト
２６、２８      配線
２９      保護膜
３０      側壁層
３１      表面層
５０      第５の半導体層
２０１      画素
２０２      撮像領域
２０３      垂直シフトレジスタ
２０４      出力信号線
２０５      水平シフトレジスタ
２０６      光電変換素子
２０７      転送トランジスタ
２０８      増幅トランジスタ
２０９      電源電圧供給部
２１０      リセットトランジスタ
２１１      選択トランジスタ
２１２、２１３、２１４  出力パルス線
３０１      パッド絶縁膜
３０２      耐酸化性膜
【図１】
2010251628.tif 000003
【図２】
2010251628.tif 000004
【図３】
2010251628.tif 000005
【図４】
2010251628.tif 000006
【図５】
2010251628.tif 000007
【図６】
2010251628.tif 000008
【図７】
2010251628.tif 000009
【図８】
2010251628.tif 000010
【図９】
2010251628.tif 000011
【図１０】
2010251628.tif 000012
【図１１】
2010251628.tif 000013