(57)【要約】【課題】ＵＡＲＴの仮想化を行うとともに、その仮想ＵＡＲＴに接続された非ＵＡＲＴデバイスがＯＳの管理下に入らないようにする情報処理装置およびエミュレーション方法を提供すること。【解決手段】本発明の一実施形態に係るエミュレーション方法は、非ＵＡＲＴデバイスを制御するコントローラが非ＵＡＲＴデバイスに対応する場合、コントローラが非ＵＡＲＴデバイスに非対応であるように、ＰＣＩデバイスコンフィギュレーションのケーパビリティポインタを書き換えるステップと、１つまたは複数のＵＡＲＴを仮想化するステップと、ハードウェア情報を変更して、仮想化された１つまたは複数のＵＡＲＴの存在をＯＳに認識させるステップとを具備する。【選択図】図４
2010152681.tif 000002
【特許請求の範囲】
【請求項１】
接続される非ＵＡＲＴデバイスを仮想ＵＡＲＴデバイスとして使用するための情報処理
装置であって、
前記非ＵＡＲＴデバイスを制御するコントローラが前記非ＵＡＲＴデバイスに対応する
場合、前記コントローラが前記非ＵＡＲＴデバイスに非対応であるように、ＰＣＩデバイ
スコンフィギュレーションのケーパビリティポインタを書き換える手段と、
１つまたは複数のＵＡＲＴを仮想化する手段と、
ハードウェア情報を変更して、前記仮想化された１つまたは複数のＵＡＲＴの存在を前
記情報処理装置で使用されるＯＳに認識させる手段と
を具備することを特徴とする情報処理装置。
【請求項２】
前記非ＵＡＲＴデバイスが接続されるポートをディセーブルする手段
をさらに具備することを特徴とする請求項１記載の情報処理装置。
【請求項３】
前記非ＵＡＲＴデバイスはＵＳＢ２デバッグデバイスであり、前記コントローラはＥＨ
ＣＩホストコントローラである
ことを特徴とする請求項１または２記載の情報処理装置。
【請求項４】
前記仮想化された１つまたは複数のＵＡＲＴは、ＯＳのデバッグポートとして使用され
る
ことを特徴とする請求項３記載の情報処理装置。
【請求項５】
前記仮想化された１つまたは複数のＵＡＲＴは、ＢＩＯＳのデバッグポートとして使用
される
ことを特徴とする請求項３記載の情報処理装置。
【請求項６】
情報処理装置に接続される非ＵＡＲＴデバイスを仮想ＵＡＲＴデバイスとして使用する
ためのＵＡＲＴのエミュレーション方法であって、
前記非ＵＡＲＴデバイスを制御するコントローラが前記非ＵＡＲＴデバイスに対応する
場合、前記コントローラが前記非ＵＡＲＴデバイスに非対応であるように、ＰＣＩデバイ
スコンフィギュレーションのケーパビリティポインタを書き換えるステップと、
１つまたは複数のＵＡＲＴを仮想化するステップと、
ハードウェア情報を変更して、前記仮想化された１つまたは複数のＵＡＲＴの存在を前
記情報処理装置で使用されるＯＳに認識させるステップと
を具備することを特徴とするエミュレーション方法。
【請求項７】
前記非ＵＡＲＴデバイスが接続されるポートをディセーブルするステップ
をさらに具備することを特徴とする請求項６記載のエミュレーション方法。
【請求項８】
前記非ＵＡＲＴデバイスはＵＳＢ２デバッグデバイスであり、前記コントローラはＥＨ
ＣＩホストコントローラである
ことを特徴とする請求項６または７記載のエミュレーション方法。
【請求項９】
前記仮想化された１つまたは複数のＵＡＲＴは、ＯＳのデバッグポートとして使用され
る
ことを特徴とする請求項８記載のエミュレーション方法。
【請求項１０】
前記仮想化された１つまたは複数のＵＡＲＴは、ＢＩＯＳのデバッグポートとして使用
される
ことを特徴とする請求項８記載のエミュレーション方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理装置に関し、詳細には、情報処理装置におけるＵＡＲＴエミュレー
ションに関する。
【背景技術】
【０００２】
パーソナルコンピュータ（ＰＣ）のような情報処理装置においては、その入出力インタ
フェースとして、シリアルポート、パラレルポート、ＩＳＡ（Industry Standard Archit
ecture）バス、およびＩＤＥ（Integrated Drive Electronics）インタフェースが存在し
ていた。今日の情報処理装置では、これらのインタフェースに加えて、ＵＳＢ（ユニバー
サルシリアルバス）、ＩＥＥＥ１３９４、ＰＣＩ（Peripheral Component Interconnect
）、および拡張ＩＤＥおよびＡＴＡ（AT Attachment）などが使用されている。
【０００３】
このようなコンピュータ入出力規格の進歩にもかかわらず、ＯＳ（オペレーティングシ
ステム）は、既存の汎用インタフェースにアクセスしなければならない場合がある。その
ような汎用インタフェースは、多くの環境下で安全に使用することができるインタフェー
スである。このような汎用インタフェースの１つとして、ＵＡＲＴ（Universal Asynchro
nous Receiver Transmitter）がある。ＵＡＲＴは、シリアル伝送線を介してデータを送
受信する。また、ＵＡＲＴは、ＰＣから送信されてくるパラレル信号をシリアル信号に変
換したり、周辺機器から送信されてくるシリアル信号をパラレル信号に変換したりする。
【０００４】
上記のような観点から、カーネル（ＯＳ）にアクセスする最良の方法は、ＵＡＲＴに接
続されたデバイスを使用することである。そのような状況に鑑みて、ＵＡＲＴを仮想化し
、その仮想ＵＡＲＴに接続された非ＵＡＲＴデバイスをＯＳのデバッグ用途に用いるエミ
ュレーションに関する技術が提案されている（特許文献１）。
【特許文献１】特開２００６−３０９７６４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、この既存のエミュレーション技術が適用された場合、非ＵＡＲＴデバイ
スがＯＳに認識され、ＯＳの管理下に置かれることになり、非ＵＡＲＴデバイスがＢＩＯ
Ｓ（Basic Input/Output System）などのファームウェアによる管理下から外れて、デバ
ッグが行えなくなる可能性がある。
【０００６】
本発明は、上述の事情を鑑みてなされたものであり、ＵＡＲＴの仮想化を行うとともに
、その仮想ＵＡＲＴに接続された非ＵＡＲＴデバイスがＯＳの管理下に入らないようにす
る情報処理装置およびエミュレーション方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上述の課題を解決するため、本発明の一態様は、接続される非ＵＡＲＴデバイスを仮想
ＵＡＲＴデバイスとして使用するための情報処理装置であって、前記非ＵＡＲＴデバイス
を制御するコントローラが前記非ＵＡＲＴデバイスに対応する場合、前記コントローラが
前記非ＵＡＲＴデバイスに非対応であるように、ＰＣＩデバイスコンフィギュレーション
のケーパビリティポインタを書き換える手段と、１つまたは複数のＵＡＲＴを仮想化する
手段と、ハードウェア情報を変更して、前記仮想化された１つまたは複数のＵＡＲＴの存
在を前記情報処理装置で使用されるＯＳに認識させる手段とを具備することを特徴とする
。
【０００８】
また、本発明の別の態様は、情報処理装置に接続される非ＵＡＲＴデバイスを仮想ＵＡ
ＲＴデバイスとして使用するためのＵＡＲＴのエミュレーション方法であって、前記非Ｕ
ＡＲＴデバイスを制御するコントローラが前記非ＵＡＲＴデバイスに対応する場合、前記
コントローラが前記非ＵＡＲＴデバイスに非対応であるように、ＰＣＩデバイスコンフィ
ギュレーションのケーパビリティポインタを書き換えるステップと、１つまたは複数のＵ
ＡＲＴを仮想化するステップと、ハードウェア情報を変更して、前記仮想化された１つま
たは複数のＵＡＲＴの存在を前記情報処理装置で使用されるＯＳに認識させるステップと
を具備することを特徴とする。
【発明の効果】
【０００９】
本発明によれば、ＵＡＲＴの仮想化を行うとともに、その仮想ＵＡＲＴに接続された非
ＵＡＲＴデバイスをＯＳの管理下に入らないようにすることができる。したがって、ＯＳ
稼働中も、非ＵＡＲＴデバイスを仮想ＵＡＲＴデバイスとして、安定して用いることが可
能となる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照しながら、本発明の実施形態について説明する。
【００１１】
まず、図１および図２を参照して、本発明の一実施形態に係る情報処理装置の構成につ
いて説明する。この情報処理装置は、例えばバッテリ駆動可能な携帯型ノートブック型パ
ーソナルコンピュータ１００（以下、コンピュータ１００と省略する）として実現される
。
【００１２】
図１は、ディスプレイユニットを開いた状態におけるコンピュータ１００の斜視図であ
る。コンピュータ１００は、本体ユニット１０１とディスプレイユニット１０２とから構
成される。ディスプレイユニット１０２には、ＬＣＤ（Liquid Crystal Display）１０３
から構成される表示装置が組み込まれている。ＬＣＤ１０３の表示部は、ディスプレイユ
ニット１０２のほぼ中央に配置されている。
【００１３】
ディスプレイユニット１０２は、本体ユニット１０１に支持されており、本体ユニット
１０１の上面が露出される開放位置と本体ユニット１０１の上面を覆う閉塞位置との間を
本体ユニット１０１に対して回動自在に取り付けられている。本体ユニット１０１は、薄
い箱形の筐体を有しており、本体ユニット１０１の上面には、コンピュータ１００をパワ
ーオン／オフするための電源ボタン１０４、キーボード（ＫＢ）１０５、およびタッチパ
ッド１０６などが配置されている。
【００１４】
また、本体ユニット１０１の例えば左側面には、各々に各種デバイスがそれぞれ取り外
し自在に接続可能な２つの接続ポート１０７、１０８が設けられている。これら接続ポー
ト１０７、１０８の各々は、例えば、ＵＳＢ規格に準拠したコネクタから構成されている
。これら接続ポート１０７、１０８の各々には、必要に応じて、例えばＵＳＢ規格に準拠
したデバイス（ＵＳＢデバイス）を接続することができる。
【００１５】
図２は、コンピュータ１００のシステム構成を示すブロック図である。
【００１６】
図２に示されるように、コンピュータ１００は、ＬＣＤ１０３、電源ボタン１０４、Ｋ
Ｂ１０５、タッチパッド１０６、ＣＰＵ２０１、メインメモリ２０２、ノースブリッジ２
０３、グラフィクスコントローラ２０４、ビデオメモリ（ＶＲＡＭ）２０５、サウスブリ
ッジ２０６、ＵＳＢコントローラ２０７、ハードディスクドライブ（ＨＤＤ）２１０、光
ディスクドライブ（ＯＤＤ）２１１、ＢＩＯＳ−ＲＯＭ２１２、エンベデッドコントロー
ラ／キーボードコントローラ（ＥＣ／ＫＢＣ）２１３、電源回路２２１、バッテリ２２２
、およびＡＣアダプタ２２３などを備えている。
【００１７】
ＣＰＵ２０１は、コンピュータ１００の動作全般を制御するプロセッサである。ＣＰＵ
２０１は、メインメモリ２０２にロードされたＯＳおよび各種アプリケーションプログラ
ムを実行する。このＯＳおよび各種アプリケーションプログラムは、ＨＤＤ２１０に搭載
される磁気ディスク記憶媒体（ハードディスク）や、ＯＤＤ２１１に装填される光ディス
ク記憶媒体に記憶されており、これら記憶媒体からメインメモリ２０２にロードされる。
【００１８】
また、ＣＰＵ２０１は、ＢＩＯＳ−ＲＯＭ２１２に格納されたＢＩＯＳプログラム２３
０（以下、ＢＩＯＳと呼ぶ）も実行する。ＢＩＯＳ−ＲＯＭ２１２は、プログラム書き換
え可能なように、フラッシュＥＥＰＲＯＭのような不揮発性メモリの形態をとる。
【００１９】
ＢＩＯＳ２３０は、コンピュータ１００の各種ハードウェアコンポーネントを制御する
プログラムであり、コンピュータ１００の起動時に、ＢＩＯＳ−ＲＯＭ２１２から読み出
される。また、このＢＩＯＳ２３０は、非ＵＡＲＴデバイスが仮想ＵＡＲＴデバイスとし
て使用され、かつ当該非ＵＡＲＴデバイスがＯＳの管理下に入らないようにするためのＵ
ＡＲＴエミュレーション処理を実行する。
【００２０】
ノースブリッジ２０３は、ＣＰＵ２０１のローカルバスと、サウスブリッジ２０６とを
接続するブリッジデバイスである。ノースブリッジ２０３は、メインメモリ２０２をアク
セス制御するメモリコントローラを備えている。また、ノースブリッジ２０３は、グラフ
ィクスコントローラ２０４も内蔵している。なお、代替として、ノースブリッジ２０３が
、ＡＧＰ（Accelerated Graphics Port）バスなどを介してグラフィクスコントローラと
通信する機能を有するようにしてもよい。
【００２１】
グラフィクスコントローラ２０４は、コンピュータ１００のディスプレイモニタとして
使用されるＬＣＤ１０３を制御するコントローラである。このグラフィクスコントローラ
２０４は、ＯＳまたはアプリケーションプログラムによってＶＲＡＭ２０５に書き込まれ
た表示データに対応する映像信号を、ＬＣＤ１０３に出力する。
【００２２】
サウスブリッジ２０６は、ＬＰＣ（Low Pin Count）バス上の各デバイスを制御する。
また、サウスブリッジ２０６は、ＵＳＢデバイス２０８、２０９を制御するためのＵＳＢ
コントローラ２０７と、ＨＤＤ２１０およびＯＤＤ２１１を制御するためのＩＤＥコント
ローラ（不図示）とを内蔵している。本実施形態に係るコンピュータ１００において、Ｕ
ＳＢコントローラ２０７としては、ＵＳＢ２．０規格に対応したＵＳＢコントローラであ
るＥＨＣＩホストコントローラが使用される。なお、ＵＳＢデバイス２０８、２０９とし
ては、例えば、ＵＳＢキーボード、ＵＳＢメモリ、ＵＳＢ光ディスクドライブ、ＵＳＢフ
レキシブルディスクドライブ、ＵＳＢ２デバッグデバイス（USB2 Debug Device）などが
ある。
【００２３】
ＨＤＤ２１０は、ハードディスクコントローラおよび磁気ディスク記憶媒体を有する記
憶装置である。この磁気ディスク記憶媒体には、ＯＳを含む各種ソフトウェアおよび各種
データが格納される。ＯＤＤ２１１は、ＤＶＤタイトルのようなビデオコンテンツが格納
されたＤＶＤや音楽データが格納されたＣＤなどの記憶媒体を駆動するためのドライブユ
ニットである。
【００２４】
ＥＣ／ＫＢＣ２１３は、電力管理のためのエンベデッドコントローラ（ＥＣ）と、ＫＢ
１０５およびタッチパッド１０６を制御するためのキーボードコントローラ（ＫＢＣ）と
が集積された１チップマイクロコンピュータである。ＥＣ／ＫＢＣ２１３は、コンピュー
タ１００の電源がオンされているかオフされているかに関わらず、電源回路２２１からの
電力によって常時電源がオンされている。このＥＣ／ＫＢＣ２１３は、ユーザによる電源
ボタン１０４の操作に応答して、電源回路２２１と協働してコンピュータ１００の電源を
オン／オフする。
【００２５】
電源回路２２１は、ＥＣ／ＫＢＣ２１３の制御の下、本体ユニット１０１内に設けられ
たバッテリ２２２からの電力、またはＡＣアダプタ２２３を介して供給される外部電源か
らの電力を用いて、各デバイスに電力を供給する。
【００２６】
次に、図３〜図５を参照して、図１に示したコンピュータ１００で使用されるＢＩＯＳ
２３０によって実行されるＵＡＲＴエミュレーション処理の例について説明する。なお、
以下では、非ＵＡＲＴデバイスとしてＵＳＢ２デバッグデバイスが用いられる例を想定し
ている。このＵＳＢ２デバッグデバイスは、特別なＵＳＢ２デバイスであり、ＵＳＢ２デ
バッグデバイスに対応したＥＨＣＩホストコントローラを用いると、通常のＵＳＢ２デバ
イスとは異なるレジスタを用いて通信が可能となるデバイスである。
【００２７】
図３は、ＢＩＯＳ２３０によってＬＣＤ１０３に表示されるセットアップ画面３００の
例を示している。このセットアップ画面３００は、ＵＡＲＴエミュレーション処理を有効
にするか否かをユーザに指定させるための画面である。このセットアップ画面３００上に
は、“USB2 Debug Device UART Emulation”という設定項目が表示される。ユーザによっ
て“USB2 Debug Device UART Emulation”=“Enabled”に設定されると、ＵＡＲＴエミュ
レーション処理の実行が許可され、コンピュータ１００のパワーオン後、ＵＡＲＴエミュ
レーション処理の実行がＢＩＯＳ２３０によって開始されることになる。すなわち、ユー
ザによって“USB2 Debug Device UART Emulation”=“Enabled”に設定された場合には、
仮想ＵＡＲＴデバイスとして非ＵＡＲＴデバイスを安定して使用できるようにする機能が
ＢＩＯＳ２３０に組み込まれる。
【００２８】
一方、ユーザによって“USB2 Debug Device UART Emulation”=“Disabled”に設定さ
れると、ＵＡＲＴエミュレーション処理の実行が禁止される。この場合、ＢＩＯＳ２３０
は、ＵＡＲＴエミュレーション処理を実行しない。したがって、“USB2 Debug Device UA
RT Emulation”=“Disabled”に設定されている場合、コンピュータ１００のパワーオン
後、ＢＩＯＳ２３０は、従来と同様の処理を行ってＯＳを起動する。
【００２９】
次に、図４のフローチャートを参照して、本コンピュータ１００のパワーオンに応答し
てＢＩＯＳ２３０がＯＳを起動するまでの、ＢＩＯＳ２３０によって実行される処理の例
を説明する。
【００３０】
本コンピュータ１００がパワーオンされると、最初にＣＰＵ２０１によってＢＩＯＳ２
３０が実行される。ＢＩＯＳ２３０は、まず、予め設定されている情報に基づいて、ＵＡ
ＲＴエミュレーションが有効であるか否かを判別する（ステップＳ４０１）。この情報は
、例えば図３に示したセットアップ画面３００を介してユーザにより設定された情報とす
ることができる。この情報は、ＵＡＲＴエミュレーション処理を行うか否か（すなわちＵ
ＡＲＴエミュレーションが有効か否か）を示すものであり、例えばＢＩＯＳ−ＲＯＭ２０
９に格納されている。
【００３１】
ＵＡＲＴエミュレーションが有効でないならば（ステップＳ４０１のＮＯ）、ＢＩＯＳ
２３０は、従来と同様、ハードウェアの初期化などを行ったあと、ＯＳを起動する（ステ
ップＳ４０５）。この場合、ＵＡＲＴエミュレーション処理は行われない。
【００３２】
一方、ＵＡＲＴエミュレーションが有効であるならば（ステップＳ４０１のＹＥＳ）、
ＢＩＯＳ２３０は、ＵＳＢ２デバッグデバイスが接続されるＵＳＢポートをディセーブル
（Disable）する（ステップＳ４０２）。これにより、ディセーブルされたＵＳＢポート
に対してＵＳＢデバイスが接続された場合でも、接続されたことをＯＳに認識させないよ
うにすることができる。このＵＳＢポートのディセーブル機能は、例えばインテル社のＩ
／Ｏコントローラハブ９（ＩＣＨ９）（サウスブリッジ２０６に対応）に内蔵されている
ＥＨＣＩホストコントローラにより実装されている。また、ＩＣＨ９はＵＳＢ２デバッグ
デバイスにも対応している。なお、ステップＳ４０２の処理は省略されてもよいが、この
処理を行うことで、非ＵＡＲＴデバイスであるＵＳＢ２デバッグデバイスをＯＳに認識さ
せないようにすることがより確実になる。
【００３３】
次に、ＢＩＯＳ２３０は、ＥＨＣＩホストコントローラがＵＳＢ２デバッグデバイスに
対応する場合には、ＥＨＣＩホストコントローラがＵＳＢ２デバッグデバイスに非対応で
あるように、ＰＣＩデバイスコンフィギュレーションのケーパビリティポインタ（capabi
lity pointer）を書き換える（ステップＳ４０３）。ステップＳ４０２の処理を行った場
合であっても、ＵＳＢ２デバッグデバイス用に用意されたＭＭＩＯ（メモリマップドＩＯ
）からのＵＳＢ２デバッグデバイスへのアクセスは可能であるので、例えばＷｉｎｄｏｗ
ｓ（登録商標）  ＶｉｓｔａのようなＯＳはＵＳＢ２デバッグデバイス対応のＥＣＨＩホ
ストコントローラを検出してしまうため、このステップＳ４０３の処理が必要となる。Ｏ
Ｓは、ＰＣＩデバイスコンフィギュレーションのケーパビリティポインタを参照して、Ｅ
ＨＣＩホストコントローラがＵＳＢ２デバッグデバイスに対応しているか否かを検出する
。したがって、ケーパビリティポインタを書き換えることによって、ＥＨＣＩホストコン
トローラは、ＵＳＢ２デバッグデバイスに非対応であるかのように、ＯＳに対して振舞う
ことができる。
【００３４】
次いで、ＢＩＯＳ２３０は、既存のＵＡＲＴエミュレーション処理を行い（ステップＳ
４０４）、その後、その他のハードウェアの初期化などを行ったあと、ＯＳを起動する（
ステップＳ４０５）。
【００３５】
次に、図５を参照して、ＢＩＯＳ２３０によって実行される、図４に示したステップＳ
４０４の既存のＵＡＲＴエミュレーション処理の例を説明する。
【００３６】
ＢＩＯＳ２３０は、まず、ＵＡＲＴを仮想化する（ステップＳ５０１）。このＵＡＲＴ
の仮想化は、メインメモリ２０２の一部分がハードウェアベースのＵＡＲＴの構造および
挙動を提供するように、そのメインメモリ２０２の一部分をマッピングすることで実現さ
れる。
【００３７】
次いで、ＢＩＯＳ２３０は、ＰｎＰ（プラグアンドプレイ）ファンクションやＡＣＰＩ
（Advanced Configuration and Power Interface）から報告されるハードウェア情報を変
更して、仮想ＵＡＲＴの存在をＯＳに認識させる（ステップＳ５０２）。
【００３８】
上記の処理の結果、ＯＳが起動されると、エミュレートされた仮想ＵＡＲＴは標準のＵ
ＡＲＴとして動作することになり、エミュレートされた仮想ＵＡＲＴを介して、コンピュ
ータ１００と、コンピュータ１００に接続された非ＵＡＲＴデバイスとの間で、データが
伝送されるようになる。
【００３９】
本実施形態では、仮想ＵＡＲＴデバイスとしてＵＳＢ２デバッグデバイスが用いられる
例について説明したが、このようなデバイスとしては、その他に、ディスクドライブ、ソ
リッドステートドライブ、ディスプレイデバイスなど様々なハードウェアが挙げられる。
これらのデバイスを仮想ＵＡＲＴデバイスとして使用する場合、コンピュータ１００は、
これらのデバイスを制御するコントローラを備えている必要がある。
【００４０】
また、本実施形態では、ＵＳＢ２デバッグデバイスを仮想ＵＡＲＴデバイスとして用い
るために、１つのＵＡＲＴをエミュレートする例を示したが、複数の仮想ＵＡＲＴデバイ
スを用いるために、複数のＵＡＲＴをエミュレートしてもよい。この場合、ＯＳは、エミ
ュレートされた複数の仮想ＵＡＲＴを介して、当該ＵＡＲＴに接続された仮想ＵＡＲＴデ
バイスに同時にアクセスすることができる。
【００４１】
また、ＵＳＢ２デバッグデバイスは、本発明を適用することにより実現した仮想ＵＡＲ
Ｔを、ＯＳのデバッグポートとして使用することもできるし、ＢＩＯＳのデバッグポート
として使用することもできる。
【００４２】
以上、本発明の好適な実施形態について説明したが、本発明は、上記実施形態そのまま
に限定されるものではなく、その要旨を逸脱しない範囲で構成要素を変形して具体化でき
る。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種
々の発明を形成できる。例えば、実施形態に示される全構成要素からいくつかの構成要素
を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい
。
【図面の簡単な説明】
【００４３】
【図１】本発明の一実施形態に係る情報処理装置を示す斜視図。
【図２】図１の情報処理装置のシステム構成を示すブロック図。
【図３】図１の情報処理装置で用いられるＢＩＯＳセットアップ画面の例を示す図。
【図４】図１の情報処理装置のパワーオンに応答してＢＩＯＳがＯＳを起動するまでの、ＢＩＯＳによって実行される処理の例を示すフローチャート。
【図５】図１の情報処理装置において、ＢＩＯＳによって実行される既存のＵＡＲＴエミュレーション処理の例を示すフローチャート。
【符号の説明】
【００４４】
１００…情報処理装置、１０１…本体ユニット、１０２…ディスプレイユニット、１０３
…ＬＣＤ（表示装置）、１０４…電源ボタン、１０５…キーボード、１０６…タッチパッ
ド、１０７…接続ポート、１０８…接続ポート、２０１…ＣＰＵ、２０２…メインメモリ
、２０３…ノースブリッジ、２０６…サウスブリッジ、２０７…ＵＳＢコントローラ、２
０８…ＵＳＢデバイス、２０９…ＵＳＢデバイス、２１２…ＢＩＯＳ−ＲＯＭ、２１３…
ＥＣ／ＫＢＣ、２３０…ＢＩＯＳ
【図１】
2010152681.tif 000003
【図２】
2010152681.tif 000004
【図３】
2010152681.tif 000005
【図４】
2010152681.tif 000006
【図５】
2010152681.tif 000007