(57)【要約】【課題】ガラス基板を使用したＳＯＩ基板上に形成しても、ゲート電極を形成する導電膜を成膜する際に該導電膜の加える応力により、ガラス基板上の絶縁膜及び半導体膜がはがれないような半導体装置の作製方法の提供を課題の一つとする。【解決手段】ボンド基板上に第１の絶縁膜を形成し、ボンド基板の表面からイオンを添加することによって脆化層を形成し、ボンド基板を、第１の絶縁膜を介してガラス基板と貼り合わせ、ボンド基板を脆化層において分離してガラス基板上に第１の絶縁膜を介して半導体膜を形成し、第１の絶縁膜及び半導体膜の周辺領域を除去してガラス基板の一部を露出させ、半導体膜、第１の絶縁膜及びガラス基板上に接してゲート絶縁膜を形成し、ゲート絶縁膜上に接して２層構造の積層導電膜を形成し、２層構造の積層導電膜として、上層に引っ張り応力を有する導電膜、下層に圧縮応力を有する導電膜を用いて半導体装置を作製する。【選択図】図４
2010093241.tif 000002
【特許請求の範囲】
【請求項１】
ボンド基板上に第１の絶縁膜を形成し、
前記ボンド基板の表面からイオンを添加することによって脆化層を形成し、
前記ボンド基板を、前記第１の絶縁膜を介してガラス基板と貼り合わせ、
前記ボンド基板を前記脆化層において分離して前記ガラス基板上に前記第１の絶縁膜を介して半導体膜を形成し、
前記第１の絶縁膜及び前記半導体膜の周辺領域を除去して前記ガラス基板の一部を露出させ、
前記半導体膜、前記第１の絶縁膜及び前記ガラス基板上に接してゲート絶縁膜を形成し、
前記ゲート絶縁膜上に接して積層導電膜を形成し、
前記積層導電膜は、引っ張り応力を有する導電膜及び圧縮応力を有する導電膜を含むことを特徴とする半導体装置の作製方法。
【請求項２】
ボンド基板上に第１の絶縁膜を形成し、
前記ボンド基板の表面からイオンを添加することによって脆化層を形成し、
前記ボンド基板を、前記第１の絶縁膜を介してガラス基板と貼り合わせ、
前記ボンド基板を前記脆化層において分離して前記ガラス基板上に前記第１の絶縁膜を介して半導体膜を形成し、
前記第１の絶縁膜及び前記半導体膜の周辺領域を除去して前記ガラス基板の一部を露出させ、
前記半導体膜、前記第１の絶縁膜及び前記ガラス基板上に接してゲート絶縁膜を形成し、
前記ゲート絶縁膜上に接して２層構造の積層導電膜を形成し、
前記２層構造の積層導電膜として、上層に引っ張り応力を有する導電膜、下層に圧縮応力を有する導電膜を用いることを特徴とする半導体装置の作製方法。
【請求項３】
ボンド基板上に第１の絶縁膜を形成し、
前記ボンド基板の表面からイオンを添加することによって脆化層を形成し、
ガラス基板上に第２の絶縁膜を形成し、
前記ボンド基板を、前記第１の絶縁膜を介して前記ガラス基板上の前記第２の絶縁膜と貼り合わせ、
前記ボンド基板を前記脆化層において分離して前記ガラス基板上に前記第１の絶縁膜及び前記第２の絶縁膜を介して半導体膜を形成し、
前記第１の絶縁膜、前記第２の絶縁膜及び前記半導体膜の周辺領域を除去して前記ガラス基板の一部を露出させ、
前記半導体膜、前記第１の絶縁膜及び前記ガラス基板上に接してゲート絶縁膜を形成し、
前記ゲート絶縁膜上に接して２層構造の積層導電膜を形成し、
前記２層構造の積層導電膜として、上層に引っ張り応力を有する導電膜、下層に圧縮応力を有する導電膜を用いることを特徴とする半導体装置の作製方法。
【請求項４】
請求項２又は請求項３において、
前記引っ張り応力を有する導電膜は、タングステン膜であり、
前記圧縮応力を有する導電膜は、窒化タンタル膜であることを特徴とする半導体装置の作製方法。
【請求項５】
ボンド基板上に第１の絶縁膜を形成し、
前記ボンド基板の表面からイオンを添加することによって脆化層を形成し、
前記ボンド基板を、前記第１の絶縁膜を介してガラス基板と貼り合わせ、
前記ボンド基板を前記脆化層において分離して前記ガラス基板上に前記第１の絶縁膜を介して半導体膜を形成し、
前記第１の絶縁膜及び前記半導体膜の周辺領域を除去して前記ガラス基板の一部を露出させ、
前記半導体膜、前記第１の絶縁膜及び前記ガラス基板上に接してゲート絶縁膜を形成し、
前記ゲート絶縁膜上に接して積層導電膜を形成し、
前記積層導電膜の有する応力の大きさが０．１ＧＰａ以下となる条件で成膜することを特徴とする半導体装置の作製方法。
【請求項６】
ボンド基板上に第１の絶縁膜を形成し、
前記ボンド基板の表面からイオンを添加することによって脆化層を形成し、
ガラス基板上に第２の絶縁膜を形成し、
前記ボンド基板を、前記第１の絶縁膜を介して前記ガラス基板上の前記第２の絶縁膜と貼り合わせ、
前記ボンド基板を前記脆化層において分離して前記ガラス基板上に前記第１の絶縁膜及び前記第２の絶縁膜を介して半導体膜を形成し、
前記第１の絶縁膜、前記第２の絶縁膜及び前記半導体膜の周辺領域を除去して前記ガラス基板の一部を露出させ、
前記半導体膜、前記第１の絶縁膜及び前記ガラス基板上に接してゲート絶縁膜を形成し、
前記ゲート絶縁膜上に接して積層導電膜を形成し、
前記積層導電膜の有する応力の大きさが０．１ＧＰａ以下となる条件で成膜することを特徴とする半導体装置の作製方法。
【請求項７】
請求項５又は請求項６において、
前記積層導電膜は、上層をタングステン膜とし、下層を窒化タンタル膜とする２層構造であることを特徴とする半導体装置の作製方法。
【請求項８】
請求項１、請求項２、請求項５のいずれか一項において、
前記周辺領域は、前記半導体膜の最外縁から、前記半導体膜の最外縁の１ｍｍ乃至１０ｍｍ内側までの帯状の領域とすることを特徴とする半導体装置の作製方法。
【請求項９】
請求項３、請求項６のいずれか一項において、
前記周辺領域は、前記第２の絶縁膜の最外縁から、前記半導体膜の最外縁の１ｍｍ乃至１０ｍｍ内側までの帯状の領域とすることを特徴とする半導体装置の作製方法。
【請求項１０】
請求項１乃至請求項９のいずれか一項において、
前記除去は、ドライエッチングによって行うことを特徴とする半導体装置の作製方法。
【請求項１１】
請求項１乃至請求項１０のいずれか一項において、
前記第１の絶縁膜は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜若しくは窒化酸化シリコン膜から選ばれた単数の膜又は複数の膜の積層であることを特徴とする半導体装置の作製方法。
【請求項１２】
請求項１１において、
前記酸化シリコン膜は、前記ボンド基板を熱酸化して形成されたものであることを特徴とする半導体装置の作製方法。
【請求項１３】
請求項３又は請求項６において、
前記第２の絶縁膜は、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜若しくは窒化酸化アルミニウム膜から選ばれた膜であることを特徴とする半導体装置の作製方法。
【請求項１４】
請求項１乃至請求項１３のいずれか一項において、
前記ボンド基板は、単結晶シリコン基板であることを特徴とする半導体装置の作製方法。
【請求項１５】
請求項１乃至請求項１４のいずれか一項において、
前記ガラス基板は、アルミノシリケートガラス、バリウムホウケイ酸ガラス、又はアルミノホウケイ酸ガラスであることを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁膜を介して半導体層の設けられた基板、特にＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を用いた半導体装置の作製方法に関する。
【背景技術】
【０００２】
近年、バルク状のシリコンウエハに代わり、絶縁表面に薄い単結晶半導体層が設けられたＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を使った集積回路が開発されている。絶縁膜上に形成された薄い単結晶シリコン膜の特長を活かすことで、集積回路中のトランジスタ同士を完全に分離して形成することができる。またトランジスタを完全空乏型とすることができるため、高集積、高速駆動、低消費電圧など付加価値の高い半導体集積回路を実現することができる。
【０００３】
ＳＯＩ基板を製造する方法の１つとして、スマートカット（登録商標）法が挙げられる。スマートカット法を用いることにより、シリコン基板上だけでなく、ガラス基板等の絶縁基板上に単結晶シリコン膜を有するＳＯＩ基板も作製できる（例えば、特許文献１参照）。スマートカット法を用いた、ガラス基板上に単結晶シリコン薄膜を有するＳＯＩ基板の作製方法の概要は以下のようになる。まず、単結晶シリコン片表面に二酸化珪素膜を形成する。次に、単結晶シリコン片に水素イオンを注入することによって単結晶シリコン片中の所定の深さに水素イオン打ち込み面を形成する。それから、二酸化珪素膜を介して、水素イオンを注入した単結晶シリコン片をガラス基板に接合させる。しかる後熱処理を施すことで、該水素イオン打ち込み面が劈開面となり、水素イオンを注入した単結晶シリコン片が薄膜状に分離し、接合させたガラス基板上に単結晶シリコン薄膜を形成することができる。このスマートカット法は水素イオン注入剥離法と呼ぶこともある。
【０００４】
また、スマートカット法等を用いてＳＯＩ基板を作製する際に、支持基板上の単結晶シリコン層及び貼合せ絶縁層の周辺部に不良が発生する恐れがある。そのため形成した単結晶シリコン層及び貼合せ絶縁層の周辺部を除去する技術が開示されている（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−８７６０６号公報
【特許文献２】特開２００４−２８１８７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ＳＯＩ基板の作製においては、絶縁膜の形成されたボンド基板をベース基板に貼り合わせて、ベース基板上に絶縁膜を介して半導体膜を形成する。しかし、絶縁膜の周辺領域におけるベース基板との密着性は、絶縁膜の中央部におけるベース基板との密着性と比較して低くなっている。このようなＳＯＩ基板を用いて薄膜トランジスタ（ＴＦＴ）のような半導体素子を作製すると、ゲート電極として用いる導電膜を成膜する際に、導電膜が加える応力にベース基板との密着力の低い絶縁膜周辺部が耐えきれず、ベース基板上の導電膜、絶縁膜及び半導体膜がはがれる恐れがある。はがれた導電膜、絶縁膜及び半導体膜は、パーティクルとして配線の分離されるべき領域間の電気的ショートや、電気的に接続されるべき箇所の分離などを引き起こし、配線パターン形成を阻害する原因となる。
【０００７】
特に、ベース基板としてガラス基板を用いた場合、シリコン基板と比較してガラス基板は平坦性が低く、反っていることもあるので、ベース基板上の絶縁膜と半導体膜がはがれる危険性はより高くなる。よって、特許文献２で単結晶シリコン層及び貼合せ絶縁層の周辺部を除去しているように、絶縁膜と半導体膜の周辺部を除去するだけでは、絶縁膜と半導体膜の剥離を防ぐことができない可能性がある。
【０００８】
本発明の一態様は上記の問題を鑑み、ガラス基板を使用したＳＯＩ基板上に形成しても、ゲート電極を形成する導電膜を成膜する際に該導電膜の加える応力により、ガラス基板上の絶縁膜及び半導体膜がはがれないような半導体装置の作製方法の提供を課題とする。
【課題を解決するための手段】
【０００９】
本発明の一態様に係る半導体装置は、ガラス基板上に成膜された絶縁膜及び半導体膜の周辺領域を除去してガラス基板の一部を露出し、ゲート電極を形成する導電膜として、引っ張り応力を有する導電膜と圧縮応力を有する導電膜を含む積層構造の導電膜を用いて作製する。
【００１０】
本発明の一態様に係る半導体装置の作製方法は、ボンド基板上に第１の絶縁膜を形成し、ボンド基板の表面からイオンを添加することによって脆化層を形成し、ボンド基板を、第１の絶縁膜を介してガラス基板と貼り合わせ、ボンド基板を脆化層において分離してガラス基板上に第１の絶縁膜を介して半導体膜を形成し、第１の絶縁膜及び半導体膜の周辺領域を除去してガラス基板の一部を露出させ、半導体膜、第１の絶縁膜及びガラス基板上に接してゲート絶縁膜を形成し、ゲート絶縁膜上に接して積層導電膜を形成し、積層導電膜は、引っ張り応力を有する導電膜及び圧縮応力を有する導電膜を含むことを特徴とする。
【００１１】
また、本発明の一態様に係る半導体装置の作製方法は、ボンド基板上に第１の絶縁膜を形成し、ボンド基板の表面からイオンを添加することによって脆化層を形成し、ボンド基板を、第１の絶縁膜を介してガラス基板と貼り合わせ、ボンド基板を脆化層において分離してガラス基板上に第１の絶縁膜を介して半導体膜を形成し、第１の絶縁膜及び半導体膜の周辺領域を除去してガラス基板の一部を露出させ、半導体膜、第１の絶縁膜及びガラス基板上に接してゲート絶縁膜を形成し、ゲート絶縁膜上に接して２層構造の積層導電膜を形成し、２層構造の積層導電膜として、上層に引っ張り応力を有する導電膜、下層に圧縮応力を有する導電膜を用いることを特徴とする。
【００１２】
また、本発明の一態様に係る半導体装置の作製方法は、ボンド基板上に第１の絶縁膜を形成し、ボンド基板の表面からイオンを添加することによって脆化層を形成し、ボンド基板を、第１の絶縁膜を介してガラス基板と貼り合わせ、ボンド基板を脆化層において分離してガラス基板上に第１の絶縁膜を介して半導体膜を形成し、第１の絶縁膜及び半導体膜の周辺領域を除去してガラス基板の一部を露出させ、半導体膜、第１の絶縁膜及びガラス基板上に接してゲート絶縁膜を形成し、ゲート絶縁膜上に接して積層導電膜を形成し、積層導電膜の有する応力の大きさが０．１ＧＰａ以下となる条件で成膜することを特徴とする。
【００１３】
なお、本発明の一態様に係る半導体装置の作製方法において、ガラス基板上に第２の絶縁膜を形成することがすることが好ましい。また、引っ張り応力を有する導電膜は、タングステン膜であり、圧縮応力を有する導電膜は、窒化タンタル膜であることが好ましい。また、積層導電膜は、上層をタングステン膜とし、下層を窒化タンタル膜とする２層構造であることが好ましい。また、周辺領域は、半導体膜又は第２の絶縁膜の最外縁から、半導体膜の最外縁の１ｍｍ乃至１０ｍｍ内側までの帯状の領域とすることが好ましい。また、半導体膜及び絶縁膜の除去はドライエッチングによって行うことが好ましい。
【００１４】
また、第１の絶縁膜は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜若しくは窒化酸化シリコン膜から選ばれた単数の膜又は複数の膜の積層であることが好ましい。また、酸化シリコン膜は、ボンド基板を熱酸化して形成されたものであることが好ましい。また、第２の絶縁膜は、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜若しくは窒化酸化アルミニウム膜から選ばれた膜であることが好ましい。また、ボンド基板は、単結晶シリコン基板であることが好ましい。また、ガラス基板は、アルミノシリケートガラス、バリウムホウケイ酸ガラス、又はアルミノホウケイ酸ガラスであることが好ましい。
【発明の効果】
【００１５】
本発明の一態様は、ガラス基板上に半導体膜を形成したＳＯＩ基板を用いても、ゲート電極として用いる導電膜を成膜する際に、該導電膜の有する応力によって、導電膜、半導体膜及び絶縁膜がはがれることが防止され、はがれた導電膜、絶縁膜及び半導体膜のパーティクルを原因とする配線パターン形成の阻害を防ぐことができるので、十分使用に耐えうる信頼性の高い半導体装置を作製することができる。また、半導体装置の作製途中で導電膜、半導体膜及び絶縁膜がはがれて歩留まりが低下することを防止することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の一態様に係るＳＯＩ基板の作製方法の一例を示す図。
【図２】本発明の一態様に係るＳＯＩ基板の作製方法の一例を示す図。
【図３】本発明の一態様に係るＳＯＩ基板の作製方法の一例を示す図。
【図４】本発明の一態様に係る半導体装置の作製方法の一例を示す図。
【図５】本発明の一態様に係る半導体装置の作製方法の一例を示す図。
【図６】本発明の一態様に係る半導体装置の作製方法の一例を示す図。
【図７】本発明の一態様に係る半導体装置の作製方法の一例を示す図。
【図８】本発明の一態様に係る半導体装置の作製方法の一例を示す平面図。
【図９】本発明の一態様に係る半導体装置の一例を示す図。
【図１０】本発明の一態様に係る半導体装置の一例を示す図。
【図１１】本発明の一態様に係る半導体装置を用いた表示装置の一例を示す図。
【図１２】本発明の一態様に係る半導体装置を用いた表示装置の一例を示す図。
【図１３】本発明の一態様に係る半導体装置を用いた電子機器を示す図。
【図１４】本発明の一態様に係る半導体装置を用いた電子機器を示す図。
【図１５】ガラス基板と下地絶縁膜の境界における光学顕微鏡写真。
【図１６】ガラス基板と下地絶縁膜の境界における光学顕微鏡写真。
【図１７】ガラス基板と下地絶縁膜の境界における光学顕微鏡写真。
【発明を実施するための形態】
【００１７】
以下、本発明の実施の形態について図面を参照しながら説明する。ただし、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本実施の形態の記載内容に限定して解釈されるものではない。なお、本明細書中の図面において、同一部分または同様な機能を有する部分には同一の符号を付し、その説明は省略する場合がある。
【００１８】
（実施の形態１）
本実施の形態に係る半導体装置の製造方法では、ボンド基板である半導体基板から分離させた半導体膜をベース基板に接合してＳＯＩ基板を製造する。そして、製造されたＳＯＩ基板を元に半導体装置を製造する。以下、図１乃至図６、図８を参照して、本実施の形態に係る半導体装置の製造方法の一つについて説明する。
【００１９】
まず図１（Ａ）のような、ボンド基板１００を準備する。ボンド基板１００としては、市販の半導体基板を用いることができ、例えば、シリコン、ゲルマニウムなどの単結晶半導体基板または多結晶半導体基板を用いることができる。その他に、ガリウムヒ素、インジウムリンなどの化合物半導体で形成された単結晶半導体基板または多結晶半導体基板を、ボンド基板１００として用いることができる。また、単結晶半導体基板は、ＣＺ（Ｃｚｏｃｈｒａｌｓｋｉ）法やＦＺ（Ｆｌｏａｔｉｎｇ  Ｚｏｎｅ）法を用いることで、作製することができる。
【００２０】
市販のシリコン基板としては、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）、直径１６インチ（４００ｍｍ）サイズの円形のものが代表的であるが、ボンド基板１００の形状は円形に限られるものではない。本実施の形態では、矩形状または多角形状のボンド基板１００を用いるのが好ましい。例えば、円形のシリコン基板を矩形状等に加工して、ボンド基板１００に用いることができる。なお、本明細書中で矩形状とは、正方形及び長方形を含むものとする。以下の説明では、ボンド基板１００として、単結晶シリコン基板を用いる場合について示す。
【００２１】
次に図１（Ｂ）に示すように、ボンド基板１００上に絶縁膜１０２を形成する。絶縁膜１０２は、単数の絶縁膜を用いたものであっても、複数の絶縁膜を積層して用いたものであっても良い。例えば本実施の形態では、酸化シリコンを絶縁膜１０２として用いる。絶縁膜１０２を構成する膜としては、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜などのシリコンを組成に含む絶縁膜を用いることが好ましい。また、あらかじめボンド基板１００の表面を、硫酸過水（ＳＰＭ）、アンモニア過水（ＡＰＭ）、塩酸過水（ＨＰＭ）、希フッ酸（ＤＨＦ）などを用いて洗浄しておくのが好ましい。
【００２２】
なお、本明細書において、酸化窒化シリコン膜とは、その組成として、窒素原子よりも酸素原子の数が多く、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ  Ｆｏｒｗａｒｄ  Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素原子より窒素原子の数が多く、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。但し、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。
【００２３】
酸化シリコンを絶縁膜１０２として用いる場合、絶縁膜１０２はシランと酸素、ＴＥＯＳ（テトラエトキシシラン）と酸素等の混合ガスを用い、熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ等の気相成長法によって形成することができる。この場合、絶縁膜１０２の表面を酸素プラズマ処理で緻密化しても良い。
【００２４】
また、有機シランガスを用いて化学気相成長法により作製される酸化シリコンを、絶縁膜１０２として用いても良い。有機シランガスとしては、テトラエトキシシラン（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。
【００２５】
また、ボンド基板１００を熱酸化することで得られる酸化膜で、絶縁膜１０２を形成することもできる。上記酸化膜を形成するための、熱酸化処理としては、ドライ酸化を用いても良いし、酸化雰囲気中にさらにハロゲンを含むガスを添加しても良い。ハロゲンを含むガスとして、ＨＣｌ、ＨＦ、ＮＦ３、ＨＢｒ、Ｃｌ２、ＣｌＦ、ＢＣｌ３、Ｆ２、Ｂｒ２などから選ばれた一種又は複数種ガスを用いることができる。なお、図１（Ｂ）では、ボンド基板１００の一方の面にしか絶縁膜１０２が形成されていないが、本実施の形態はこれに限定されない。ボンド基板１００を酸化することで得られる酸化膜によって絶縁膜１０２を形成する場合、ボンド基板１００を覆うように絶縁膜１０２が形成されていても良い。
【００２６】
例えば、酸素に対し塩化水素（ＨＣｌ）を０．５体積％乃至１０体積％（好ましくは２体積％）の割合で含む雰囲気中で、７００℃以上１１００℃以下の温度で熱処理を行う。例えば９５０℃程度で熱処理を行うとよい。処理時間は０．１時間乃至６時間、好ましくは２．５時間乃至３．５時間とすればよい。形成される酸化膜の膜厚は、１５ｎｍ乃至１１００ｎｍ、好ましくは５０ｎｍ乃至１５０ｎｍとするとよい。
【００２７】
このハロゲンを含む雰囲気での熱酸化処理により、酸化膜にハロゲンを含ませることができる。ハロゲンを１×１０１７ａｔｏｍｓ／ｃｍ３乃至１×１０２１ａｔｏｍｓ／ｃｍ３の濃度で酸化膜に含ませることにより、外因性不純物である重金属（例えば、Ｆｅ、Ｃｒ、Ｎｉ、Ｍｏ等）を酸化膜が捕獲するので、後に形成される半導体膜の汚染を防止することができる。また、酸化処理に含まれるハロゲンにより、ボンド基板１００の表面の欠陥が終端化されるため、酸化膜とボンド基板１００との界面の局在準位密度を低減することができる。
【００２８】
また、絶縁膜１０２に、ハロゲンを含む雰囲気での熱酸化処理などによって膜中に塩素等のハロゲンを含ませることにより、ボンド基板１００に悪影響を与える不純物（例えば、Ｎａ等の可動イオン）をゲッタリングすることができる。具体的には、絶縁膜１０２を形成した後に行われる熱処理により、ボンド基板１００に含まれる不純物が絶縁膜１０２に析出し、ハロゲン（例えば塩素原子）と反応して捕獲されることとなる。それにより絶縁膜１０２中に捕集した当該不純物を固定してボンド基板１００の汚染を防ぐことができる。また、絶縁膜１０２はガラス基板と貼り合わせた場合に、ガラスに含まれるＮａ等の不純物を固定する膜として機能しうる。
【００２９】
ベース基板としてガラス基板のような、アルカリ金属若しくはアルカリ土類金属などの半導体装置の信頼性を低下させる不純物を含む基板を用いる場合、上記不純物がベース基板からＳＯＩ基板の半導体膜に拡散することを防止できるような膜を、少なくとも１層以上、絶縁膜１０２が有することが好ましい。このような膜には、窒化シリコン膜、窒化酸化シリコン膜などがある。このような膜を絶縁膜１０２が有することで、絶縁膜１０２をバリア膜として機能させることができる。
【００３０】
窒化シリコン膜を絶縁膜１０２として用いる場合、シランとアンモニアの混合ガスを用い、プラズマＣＶＤ等の気相成長法によって形成することができる。また、窒化酸化シリコン膜を絶縁膜１０２として用いる場合、シランとアンモニアの混合ガス、またはシランと酸化窒素の混合ガスを用い、プラズマＣＶＤ等の気相成長法によって形成することができる。
【００３１】
例えば、絶縁膜１０２を単層構造のバリア膜として形成する場合、厚さ１５ｎｍ以上３００ｎｍ以下の窒化シリコン膜又は窒化酸化シリコン膜で形成することができる。
【００３２】
絶縁膜１０２を、バリア膜として機能する２層構造の膜とする場合は、上層は、バリア機能の高い絶縁膜で構成する。上層の絶縁膜は、例えば厚さ１５ｎｍ以上３００ｎｍ以下の窒化シリコン膜又は窒化酸化シリコン膜で形成することができる。これらの膜は、不純物の拡散を防止するブロッキング効果が高いが、内部応力が高い。そのため、ボンド基板１００と接する下層の絶縁膜には、上層の絶縁膜の応力を緩和する効果のある膜を選択することが好ましい。上層の絶縁膜の応力を緩和する効果のある絶縁膜として、酸化シリコン膜、酸化窒化シリコン膜およびボンド基板１００を熱酸化して形成した熱酸化膜などがある。下層の絶縁膜の厚さは５ｎｍ以上２００ｎｍ以下とすることができる。
【００３３】
例えば、絶縁膜１０２をブロッキング膜として機能させるために、酸化シリコン膜と窒化シリコン膜、酸化窒化シリコン膜と窒化シリコン膜、酸化シリコン膜と窒化酸化シリコン膜、酸化窒化シリコン膜と窒化酸化シリコン膜などの組み合わせで絶縁膜１０２を形成すると良い。
【００３４】
また、バリア膜として機能する２層構造の膜にさらにもう一層上に膜を形成して、絶縁膜１０２を３層構造としても良い。その場合、最上層の絶縁膜はベース基板との接合面となるので、平滑で親水性の高い表面を有するのが好ましい。よって、最上層の絶縁膜には、化学的気相反応により形成される絶縁膜が好ましく、酸化シリコン膜が好ましい。最上層の絶縁膜として、プラズマ励起ＣＶＤ法で酸化シリコン膜を形成する場合には、ソースガスに有機シランガスおよび酸素（Ｏ２）ガスを用いることが好ましい。ソースガスに有機シランを用いることで、プロセス温度が３５０℃以下で、平滑な表面を有する酸化シリコン膜を形成することができる。また、熱ＣＶＤ法を用いて、加熱温度が２００℃以上５００℃以下で形成されるＬＴＯ（低温酸化物、ｌｏｗ  ｔｅｍｐｅｒａｔｕｒｅ  ｏｘｉｄｅ）で形成することができる。ＬＴＯの形成には、シリコンソースガスにモノシラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）などを用い、酸素ソースガスに一酸化二窒素（Ｎ２Ｏ）などを用いることができる。また、最上層の絶縁膜の厚さは５ｎｍ以上５００ｎｍ以下とすることができ、より好ましくは１０ｎｍ以上２００ｎｍ以下とする。
【００３５】
例えば、最上層の絶縁膜を、ソースガスにＴＥＯＳとＯ２を用いて、酸化シリコン膜で形成する場合、ＴＥＯＳの流量１５ｓｃｃｍ、Ｏ２の流量７５０ｓｃｃｍ、成膜圧力１００Ｐａ、成膜温度３００℃、ＲＦ出力３００Ｗ、電源周波数１３．５６ＭＨｚとすれば良い。
【００３６】
なお、有機シランを用いて形成された酸化シリコン膜、または低温で成膜した窒化酸化シリコン膜などの、比較的低温で成膜された絶縁膜は、表面にＯＨ基を多く有する。ＯＨ基は水分子と水素結合することでシラノール基を形成して、ベース基板と絶縁膜とを低温で接合する。そして、最終的には共有結合であるシロキサン結合が、ベース基板と絶縁膜との間に形成される。よって、上記の有機シランを用いて形成された酸化シリコン膜、または比較的低温で成膜されたＬＴＯなどの絶縁膜は、Ｓｍａｒｔ  Ｃｕｔなどで用いられているＯＨ基が存在しない或いは飛躍的に少ない熱酸化膜よりも、低温での接合に向いていると言える。
【００３７】
次に図１（Ｃ）に示すように、ボンド基板１００に、電界で加速されたイオンでなるイオンビームを、矢印で示すように絶縁膜１０２を介してボンド基板１００に照射し、ボンド基板１００の表面から一定の深さの領域に、微小ボイドを有する脆化層１０４を形成する。脆化層１０４が形成される領域の深さは、イオンビームの加速エネルギーとイオンビームの入射角によって調節することができる。加速エネルギーは加速電圧などにより調節できる。イオンの平均侵入深さとほぼ同じ深さの領域に脆化層１０４が形成される。イオンを添加する深さで、後にボンド基板１００から分離される半導体膜１１２の厚さが決定される。脆化層１０４が形成される深さは、例えばボンド基板１００の表面から５０ｎｍ以上５００ｎｍ以下とすることができ、好ましい深さの範囲は５０ｎｍ以上２００ｎｍ以下、例えば１００ｎｍ程度とすると良い。なお、本実施の形態では、イオンの照射を絶縁膜１０２の形成後に行っているが、これに限られず、絶縁膜１０２の形成前にイオンの照射を行っても良い。ただし、絶縁膜１０２として、ボンド基板１００の熱酸化膜を用いる場合には、７００℃以上の高温で絶縁膜１０２を成膜するので、イオン照射の前に絶縁膜１０２の形成を行う必要がある。
【００３８】
イオンをボンド基板１００に照射するには、質量分離を伴わないイオンドーピング法で行うことがタクトタイムを短縮するという点で望ましいが、本実施の形態では質量分離を伴うイオン注入法を用いていても良い。イオンドーピング法は、イオンドーピング装置を用いて行うことができる。イオンドーピング装置の代表的な装置は、プロセスガスをプラズマ励起して生成された全ての種類のイオンをチャンバー内に配置された被処理体に照射する非質量分離型の装置である。非質量分離型の装置は、プラズマ中のイオンを質量分離しないで、全ての種類のイオンを被処理体に照射する。これに対して、イオン注入法に用いるイオン注入装置は質量分離型の装置である。イオン注入装置は、プラズマ中のイオンを質量分離し、ある特定の質量のイオンを被処理体に照射する装置である。
【００３９】
イオンドーピング装置の主要な構成は、被処理体を配置するチャンバー、所望のイオンを発生させるイオン源、およびイオンを加速し、照射するための加速機構である。イオン源は、所望のイオンを生成するためのソースガスを供給するガス供給装置、ソースガスを励起して、プラズマを生成するための電極などで構成される。プラズマを生成するための電極として、フィラメント型の電極や容量結合高周波放電用の電極などが用いられる。加速機構は、引出電極、加速電極、減速電極、接地電極等の電極など、およびこれらの電極に電力を供給するための電源などで構成される。加速機構を構成する電極には複数の開口やスリットが設けられており、イオン源で生成されたイオンは電極に設けられた開口やスリットを通過して加速される。なお、イオンドーピング装置の構成は上述したものに限定されず、必要に応じた機構が設けられる。
【００４０】
ソースガスに水素（Ｈ２）を用いる場合、水素ガスを励起してＨ＋、Ｈ２＋、Ｈ３＋を生成することができる。ソースガスから生成されるイオン種の割合は、プラズマの励起方法、プラズマを発生させる雰囲気の圧力、ソースガスの供給量などを調節することで、変化させることができる。イオンドーピング法でイオン照射を行う場合、イオンビームに、Ｈ＋、Ｈ２＋、Ｈ３＋の総量に対してＨ３＋が５０％以上含まれるようにすることが好ましく、Ｈ３＋の割合は８０％以上がより好ましい。Ｈ３＋の割合を５０％以上とすることで、イオンビームに含まれるＨ２＋イオンの割合が相対的に小さくなる。これによって、イオンビームに含まれる水素イオンの平均侵入深さのばらつきが小さくなるので、イオンの添加効率が向上し、タクトタイムを短縮することができる。
【００４１】
また、Ｈ３＋はＨ＋、Ｈ２＋に比べて質量が大きい。そのため、イオンビームにおいて、Ｈ３＋の割合が多い場合と、Ｈ＋、Ｈ２＋の割合が多い場合とでは、ドーピングの際の加速電圧が同じであっても、前者の場合の方が、ボンド基板１００の浅い領域に水素を添加することができる。また前者の場合、ボンド基板１００に添加される水素の、厚さ方向における濃度分布が急峻となるため、脆化層１０４の厚さ自体も薄くすることができる。
【００４２】
水素ガスを用いて、イオンドーピング法でイオン照射を行う場合、加速電圧１０ｋＶ以上２００ｋＶ以下、ドーズ量１×１０１６ｉｏｎｓ／ｃｍ２以上６×１０１６ｉｏｎｓ／ｃｍ２以下とする。イオンビームに含まれるイオン種及びその割合、絶縁膜１０２の膜厚にもよるが、脆化層１０４をボンド基板１００の深さ５０ｎｍ以上５００ｎｍ以下、好ましくは、５０ｎｍ以上２００ｎｍ以下、例えば１００ｎｍ程度の領域に形成することができる。
【００４３】
次に、絶縁膜１０２が形成されたボンド基板１００の表面処理を行う。絶縁膜１０２の表面処理は、オゾン水による洗浄、純水による超音波洗浄、純水と窒素による２流体ジェット洗浄、原子ビーム若しくはイオンビームの照射処理、オゾン処理、プラズマ処理、若しくはラジカル処理で行うことができる。又はこれらの方法を組み合わせて行うことができる。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。超音波洗浄はメガヘルツ超音波洗浄（メガソニック洗浄）が好ましい。また、洗浄において、一般的な洗浄剤を使ってもよい。以上の表面処理を行うことによって、有機物の除去と、絶縁膜１０２表面の親水性を向上させる表面の活性化処理を行うことができる。これによって、ボンド基板とベース基板の接合強度の向上を図ることができる。
【００４４】
ここで、オゾン処理の一例を説明する。例えば、酸素を含む雰囲気下で紫外線（ＵＶ）を照射することにより、被処理体表面にオゾン処理を行うことができる。酸素を含む雰囲気下で紫外線を照射するオゾン処理は、ＵＶオゾン処理または紫外線オゾン処理などとも言われる。酸素を含む雰囲気下において、紫外線のうち２００ｎｍ未満の波長を含む光と２００ｎｍ以上の波長を含む光を照射することにより、オゾンを生成させるとともに、オゾンから一重項酸素を生成させることができる。紫外線のうち１８０ｎｍ未満の波長を含む光を照射することにより、オゾンを生成させるとともに、オゾンから一重項酸素を生成させることもできる。
【００４５】
酸素を含む雰囲気下で、２００ｎｍ未満の波長を含む光および２００ｎｍ以上の波長を含む光を照射することにより起きる反応例を示す。
Ｏ２＋ｈν（λ１ｎｍ）→Ｏ（３Ｐ）＋Ｏ（３Ｐ）            （１）
Ｏ（３Ｐ）＋Ｏ２→Ｏ３                                    （２）
Ｏ３＋ｈν（λ２ｎｍ）→Ｏ（１Ｄ）＋Ｏ２                  （３）
【００４６】
上記反応式（１）において、酸素（Ｏ２）を含む雰囲気下で２００ｎｍ未満の波長（λ１ｎｍ）を含む光（ｈν）を照射することにより基底状態の酸素原子（Ｏ（３Ｐ））が生成される。次に、反応式（２）において、基底状態の酸素原子（Ｏ（３Ｐ））と酸素（Ｏ２）とが反応してオゾン（Ｏ３）が生成される。そして、反応式（３）において、生成されたオゾン（Ｏ３）を含む雰囲気下で２００ｎｍ以上の波長（λ２ｎｍ）を含む光が照射されることにより、励起状態の一重項酸素Ｏ（１Ｄ）が生成される。酸素を含む雰囲気下において、紫外線のうち２００ｎｍ未満の波長を含む光を照射することによりオゾンを生成させるとともに、２００ｎｍ以上の波長を含む光を照射することによりオゾンを分解して一重項酸素を生成する。上記のようなオゾン処理は、例えば、酸素を含む雰囲気下での低圧水銀ランプの照射（λ１＝１８５ｎｍ、λ２＝２５４ｎｍ）により行うことができる。
【００４７】
また、酸素を含む雰囲気下で、１８０ｎｍ未満の波長を含む光を照射することにより起きる反応例を示す。
Ｏ２＋ｈν（λ３ｎｍ）→Ｏ（１Ｄ）＋Ｏ（３Ｐ）            （４）
Ｏ（３Ｐ）＋Ｏ２→Ｏ３                                    （５）
Ｏ３＋ｈν（λ３ｎｍ）→Ｏ（１Ｄ）＋Ｏ２                  （６）
【００４８】
上記反応式（４）において、酸素（Ｏ２）を含む雰囲気下で１８０ｎｍ未満の波長（λ３ｎｍ）を含む光を照射することにより、励起状態の一重項酸素Ｏ（１Ｄ）と基底状態の酸素原子（Ｏ（３Ｐ））が生成する。次に、反応式（５）において、基底状態の酸素原子（Ｏ（３Ｐ））と酸素（Ｏ２）とが反応してオゾン（Ｏ３）が生成する。反応式（６）において、生成されたオゾン（Ｏ３）を含む雰囲気下で１８０ｎｍ未満の波長（λ３ｎｍ）を含む光が照射されることにより、励起状態の一重項酸素と酸素が生成される。酸素を含む雰囲気下において、紫外線のうち１８０ｎｍ未満の波長を含む光を照射することによりオゾンを生成させるとともにオゾンまたは酸素を分解して一重項酸素を生成する。上記のようなオゾン処理は、例えば、酸素を含む雰囲気下でのＸｅエキシマＵＶランプの照射（λ３＝１７２ｎｍ）により行うことができる。
【００４９】
２００ｎｍ未満の波長を含む光により被処理体表面に付着する有機物などの化学結合を切断する。そして、オゾンまたはオゾンから生成された一重項酸素により、被処理体表面に付着する有機物、または化学結合を切断された有機物などを、酸化分解して除去することができる。上記のようなオゾン処理を行うことで、被処理体表面の親水性および清浄性を高めることができ、接合を良好に行うことができる。
【００５０】
酸素を含む雰囲気下で紫外線を照射することによりオゾンが生成される。オゾンは、被処理体表面に付着する有機物の除去に効果を奏する。また、一重項酸素も、オゾンと同等またはそれ以上に、被処理体表面に付着する有機物の除去に効果を奏する。オゾン及び一重項酸素は、活性状態にある酸素の例であり、総称して活性酸素とも言われる。上記反応式等で説明したとおり、一重項酸素を生成する際にオゾンが生じる、またはオゾンから一重項酸素を生成する反応もあるため、ここでは一重項酸素が寄与する反応も含めて、便宜的にオゾン処理と称する。
【００５１】
次に、ベース基板となるガラス基板１０８とボンド基板１００との貼り合わせの準備を行う。ガラス基板１０８としては、アルミノシリケートガラス、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどの電子工業用に使われる各種ガラス基板を用いることができる。また、ガラス基板１０８として無アルカリガラス基板を用いると、不純物による半導体装置の汚染を抑えることができる。また、ガラス基板１０８は、酸化セリウムなどで研磨され、平坦性が良好な表面を有しているものを用いることが好ましい。ガラス基板１０８の表面が良好な平坦性を有するほど接合強度を高めることができる。よって、ガラス基板１０８の表面を接合面とする場合は、ガラス基板１０８の表面を研磨することで、接合強度が高まり接合不良を低減することができる。
【００５２】
また、ガラス基板１０８として、液晶パネルの製造用に開発されたマザーガラス基板を用いることが好ましい。マザーガラスとしては、例えば、第３世代（５５０ｍｍ×６５０ｍｍ）、第３．５世代（６００ｍｍ×７２０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍまたは、７３０ｍｍ×９２０ｍｍ）、第５世代（１１００ｍｍ×１３００ｍｍ）、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２８５０ｍｍ×３０５０ｍｍ）などのサイズの基板が知られている。大面積のマザーガラス基板をガラス基板１０８として用いてＳＯＩ基板を製造することで、ＳＯＩ基板の大面積化が実現できる。ＳＯＩ基板の大面積化が実現すれば、一度に多くのＩＣ、ＬＳＩ等のチップを製造することができ、１枚の基板から製造されるチップ数が増加するので、生産性を飛躍的に向上させることができる。
【００５３】
ガラス基板１０８の表面は、あらかじめ洗浄しておくことが好ましい。具体的には、塩酸過水（ＨＰＭ）、硫酸過水（ＳＰＭ）、アンモニア過水（ＡＰＭ）、希フッ酸（ＤＨＦ）等を用いて、ガラス基板１０８の超音波洗浄（メガヘルツ超音波洗浄）を行う。例えば、塩酸過水を用いて、ガラス基板１０８表面を超音波洗浄することが好ましい。また、２流体ジェット洗浄や、オゾン水による洗浄を行ってもよい。また、洗浄において、一般的なガラス洗浄液を使ってもよい。このような洗浄処理を行うことによって、ガラス基板１０８表面の平坦化や残存する研磨粒子の除去を行うことができる。
【００５４】
また、図２（Ａ）に示すように、ガラス基板１０８上に絶縁膜１０６を形成しておくのが好ましい。ガラス基板１０８の表面に絶縁膜１０６として、バリア膜として機能する窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などを形成しておくことで、ガラス基板１０８からボンド基板１００に、アルカリ金属やアルカリ土類金属などの不純物が入り込むのを防ぐことができる。膜厚は、１０ｎｍ以上２００ｎｍ以下、好ましくは５０ｎｍ以上１００ｎｍ以下の範囲で設けることが好ましい。なお、ガラス基板１０８は、その表面に絶縁膜１０６が必ずしも形成されている必要はない。
【００５５】
ガラス基板１０８上に絶縁膜１０６を形成する場合、絶縁膜１０２と同様に、絶縁膜１０６の表面にオゾン処理などの表面処理を行ってから貼り合わせを行うのが好ましい。
【００５６】
次に図２（Ｂ）に示すように、絶縁膜１０２がガラス基板１０８側を向くように、ボンド基板１００とガラス基板１０８を貼り合わせる。
【００５７】
貼り合わせは、ボンド基板１００表面の絶縁膜１０２とガラス基板１０８表面の絶縁膜１０６とを密着させてから、ガラス基板１０８の一箇所に０．１Ｎ／ｃｍ２乃至５００Ｎ／ｃｍ２、好ましくは１Ｎ／ｃｍ２乃至２０Ｎ／ｃｍ２程度の圧力を加える。ガラス基板１０８の圧力をかけた部分から絶縁膜１０２と絶縁膜１０６とが接合し始め、自発的に接合が形成されて全面におよび、ガラス基板１０８とボンド基板１００とが貼り合わされる。
【００５８】
接合はファン・デル・ワールス力を用いて行われているため、室温でも強固な接合が形成される。ボンド基板１００とガラス基板１０８とに圧力を加えることで、水素結合により強固な接合を形成することが可能である。なお、上記接合は低温で行うことが可能であるため、上述したようにガラス基板１０８は様々なものを用いることが可能である。
【００５９】
しかし、ボンド基板１００の周辺部には、エッジロールオフ（Ｅｄｇｅ  Ｒｏｌｌ  Ｏｆｆ：Ｅ．Ｒ．Ｏ．）と呼ばれる中央部より基板の厚みが薄く、平坦性の低い領域があるので、ボンド基板１００周辺部においてガラス基板１０８とボンド基板１００が貼り合わせられないことがある。
【００６０】
ガラス基板１０８にボンド基板１００を貼り合わせた後、絶縁膜１０２と絶縁膜１０６の接合界面での結合力を増加させるための加熱処理を行うことが好ましい。この処理温度は、脆化層１０４に亀裂を発生させない温度とし、２００℃以上４５０℃以下の温度範囲で処理することができる。また、この温度範囲で加熱しながら、ガラス基板１０８にボンド基板１００を貼り合わせてもよい。
【００６１】
加熱処理には、ＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、抵抗加熱炉、マイクロ波加熱装置を用いることができる。ＲＴＡ装置には、ＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置を用いることができる。接合界面での結合力を増加させるための加熱処理は、貼り合わせを行った装置或いは場所で、そのまま連続して行うことが好ましい。また、接合界面での結合力を増加させるための加熱処理からそのまま連続して、脆化層１０４を境としたボンド基板１００を分離する熱処理を行ってもよい。
【００６２】
通常、このような温度で熱処理を行った場合には、接合強度をある程度は増加させることは可能であるが、十分な接合強度を得ることは難しい。これは、ボンド基板とベース基板を接合させた後に熱処理を行うと、接合界面において脱水縮合反応が生じ共有結合が形成されることにより接合が強化されるが、脱水縮合反応を促進させるためには、脱水縮合反応により接合界面に生じる水分を高温で熱処理を行うことにより除去する必要があるためである。つまり、接合後の熱処理温度を高くすることにより、脱水縮合反応で接合界面に生じた水分を除去し接合強度を向上させることができるが、熱処理温度が低い場合には、脱水縮合反応で接合界面に生じた水分を効果的に除去できないため、脱水縮合反応が進まず接合強度を十分に向上させることができない。
【００６３】
一方で、絶縁膜１０２として、塩素原子等を含有させた酸化膜を用いた場合、絶縁膜１０２が水分を吸収し拡散させることができるため、接合後の熱処理を低温で行う場合であっても、脱水反応で接合界面に生じた水分を絶縁膜１０２へ吸収、拡散させ脱水反応を効率良く促進させることができる。この場合、ベース基板としてガラス等の耐熱性が低い基板を用いた場合であっても、絶縁膜１０２と絶縁膜１０６の接合強度を十分に向上させることが可能となる。また、バイアス電圧を印加してプラズマ処理を行うことにより、絶縁膜１０２の表面近傍にマイクロポアを形成し、水分を効果的に吸収し拡散させ、低温の熱処理であっても絶縁膜１０２と絶縁膜１０６の接合強度を向上させることができる。
【００６４】
なお、ボンド基板１００とガラス基板１０８とを貼り合わせるときに、接合面をゴミなどにより汚染されてしまうと、汚染部分は接合されなくなる。接合面の汚染を防ぐために、ボンド基板１００とガラス基板１０８との貼り合わせは、気密な処理室内で行うことが好ましい。また、ボンド基板１００とガラス基板１０８との貼り合わせるとき、処理室内を５．０×１０−３Ｐａ程度の減圧状態とし、接合処理の雰囲気を清浄にするようにしても良い。
【００６５】
次いで、ボンド基板１００に加熱処理を行うことで、脆化層１０４において隣接する微小ボイドどうしが結合して、微小ボイドの体積が増大する。その結果、脆化層１０４においてボンド基板１００が急激な反応を伴って分離し、図２（Ｃ）に示すように、ボンド基板１００は、半導体膜１１２と分離後のボンド基板１１０に分離する。絶縁膜１０２はガラス基板１０８表面の絶縁膜１０６に接合しているので、ガラス基板１０８上にはボンド基板１００から分離された半導体膜１１２が固定される。半導体膜１１２をボンド基板１００から分離するための加熱処理の温度は、ガラス基板１０８の歪み点を越えない温度とするのが好ましい。
【００６６】
この加熱処理も接合界面での結合力を増加させるための加熱処理と同様の装置を用いて行うことができる。つまり、加熱処理には、ＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、抵抗加熱炉、マイクロ波加熱装置を用いることができる。ＲＴＡ装置には、ＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置を用いることができる。
【００６７】
ＧＲＴＡ装置を用いる場合は、加熱温度５５０℃以上６５０℃以下、処理時間０．５分以上６０分以内とすることができる。抵抗加熱装置を用いる場合は、加熱温度２００℃以上６５０℃以下、処理時間２時間以上４時間以内とすることができる。
【００６８】
また、上記加熱処理は、マイクロ波などの高周波による誘電加熱を用いて行っても良い。誘電加熱による加熱処理は、高周波発生装置において生成された周波数３００ＭＨｚ乃至３ＴＨｚの高周波をボンド基板１００に照射することで行うことができる。具体的には、例えば、２．４５ＧＨｚのマイクロ波を９００Ｗ、１４分間照射することで、脆化層において隣接する微小ボイドどうしを結合させ、最終的にボンド基板１００を分離させることができる。
【００６９】
しかし、ボンド基板１００及び絶縁膜１０２の周辺部は、Ｅ．Ｒ．Ｏ．領域等によってガラス基板１０８と接合されていないことが多い。その状態でボンド基板１００から半導体膜１１２を分離させると、ガラス基板１０８と接合されていないボンド基板１００及び絶縁膜１０２の周辺部が分離後のボンド基板１１０に残存し、分離後のボンド基板１１０の周辺部に凸部が形成される。また、ガラス基板１０８上には、ボンド基板１００よりもサイズの小さい半導体膜１１２が貼り付けられるが、半導体膜１１２及び絶縁膜１０２の周辺領域も、接合強度が弱くなっている。
【００７０】
なお、分離後のボンド基板１１０は、化学的機械的研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）などの処理を施して、分離後のボンド基板１１０の周辺部に形成された凸部を除去し、再びボンド基板１００として使用するのが望ましい。再生した半導体基板は他の用途に用いてもよい。
【００７１】
次に、ガラス基板１０８上の半導体膜１１２、絶縁膜１０２及び絶縁膜１０６の周辺領域を除去し、半導体膜１１２より外側にガラス基板１０８の一部を露出させる。
【００７２】
半導体膜１１２及び絶縁膜１０２の周辺領域は結合力が弱くなっているため、そのままＳＯＩ基板としてＴＦＴの作製に用いると、ゲート電極として用いる導電膜を成膜する際に、導電膜の加える応力によって、半導体膜１１２及び絶縁膜１０２がはがれる恐れがある。特に、ベース基板が矩形状又は多角形状の場合、角の部分に応力が集中するため、半導体膜１１２及び絶縁膜１０２のはがれる危険性は高くなる。さらに、本実施の形態では、ベース基板としてガラス基板１０８を用いているので、ベース基板としてシリコン等の半導体基板を用いた場合と比較すると、ベース基板の平坦性が低く、基板が反っていることもある。故に、ガラス基板１０８上の半導体膜１１２及び絶縁膜１０２がはがれる危険性はより高くなる。よって、絶縁膜１０６との結合力が弱くなっている半導体膜１１２及び絶縁膜１０２の周辺領域をあらかじめ除去する必要がある。また、このとき半導体膜１１２及び絶縁膜１０２と共に絶縁膜１０６も除去してしまうのが好ましい。
【００７３】
半導体膜１１２、絶縁膜１０２及び絶縁膜１０６の周辺領域の除去は、フォトリソグラフィ法とエッチングを用いて行うのが好ましい。まず、図３（Ａ）に示すように、半導体膜１１２上にレジストマスク１１４を形成する。半導体膜１１２の周辺領域を除去できるように、レジストマスク１１４の形状は、半導体膜１１２の形状と同様で、最外縁が半導体膜１１２の内側になるようにする。レジストマスク１１４は、該レジストマスク１１４の最外縁が半導体膜１１２の最外縁から１ｍｍ乃至１０ｍｍ内側になるように形成するのが好ましい。例えば、該レジストマスク１１４の最外縁が半導体膜１１２の最外縁から６ｍｍ程内側になるようにレジストマスク１１４を形成するとよい。このとき、周辺露光装置を用いると、容易にレジストマスク１１４の形状を、半導体膜１１２の形状と同じで、最外縁が半導体膜１１２の内側になるように形成することが可能である。
【００７４】
矩形状のボンド基板１００を用いた場合、レジストマスク１１４の形状を、図８（Ａ）に示すような、半導体膜１１２の形状と同じで、最外縁が半導体膜１１２の内側になるような矩形状にして、周辺領域除去を行って、半導体膜１１２、絶縁膜１０２及び絶縁膜１０６を最外縁が周辺領域除去前の半導体膜１１２の内側になるような矩形状に形成しても良い。また、レジストマスク１１４の形状を、図８（Ｃ）に示すような４隅の角をとって丸みを持たせた矩形状にして、半導体膜１１２、絶縁膜１０２及び絶縁膜１０６を同様の形状にしても良い。
【００７５】
次に、レジストマスク１１４を用いて、図３（Ｂ）に示すように、半導体膜１１２、絶縁膜１０２及び絶縁膜１０６の周辺領域をエッチングによって除去する。このとき、平面形状は図８（Ｂ）に示すようになる。エッチングとしては、ドライエッチングまたはウェットエッチングを行うことができるが、ガラス基板１０８がエッチングされないようにするのが好ましい。フッ素系ガス、塩素系ガスなどを用いたドライエッチングによって、半導体膜１１２、絶縁膜１０２及び絶縁膜１０６を除去するのがより好ましい。
【００７６】
半導体膜１１２、絶縁膜１０２及び絶縁膜１０６の周辺領域のエッチングとしては、例えば、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）装置を用いて、平行平板のバイアスパワーを１５０Ｗ、チャンバー内圧力８００ｍＴｏｒｒ、エッチングガスにフッ素系ガスを用い、ガス流量をＳＦ６：Ｈｅ＝２８ｓｃｃｍ：１２ｓｃｃｍとして、半導体膜１１２を１１０秒間程度エッチングする。次に、平行平板のバイアスパワーを３００Ｗ、チャンバー内圧力２００ｍＴｏｒｒ、エッチングガスにフッ素系ガスを用い、ガス流量をＳＦ６：Ｈｅ＝２０ｓｃｃｍ：２０ｓｃｃｍとして、絶縁膜１０２および絶縁膜１０６を２分間エッチングする。
【００７７】
レジストマスク１１４を用いて、上記エッチング処理を行うことによって、半導体膜１１２、絶縁膜１０２及び絶縁膜１０６を上記のレジストマスク１１４と同様の形状に形成し、ガラス基板１０８の一部を露出させる。このとき、エッチングを行う、半導体膜１１２、絶縁膜１０２及び絶縁膜１０６の周辺領域としては、絶縁膜１０６の最外縁から、除去する以前の半導体膜１１２の最外縁の１ｍｍ乃至１０ｍｍ内側までの帯状の領域が好ましい。例えば、絶縁膜１０６の最外縁から、周辺領域を除去する以前の半導体膜１１２の最外縁の６ｍｍ程度内側までエッチングするとよい。ここで、半導体膜１１２を形成する際に露出された絶縁膜１０６についても、上記エッチング処理によって除去し、ガラス基板１０８の一部を露出させるのが好ましい。また、絶縁膜１０６を形成していない場合には、半導体膜１１２及び絶縁膜１０２の周辺領域として、半導体膜１１２の最外縁から、除去する以前の半導体膜１１２の最外縁の１ｍｍ乃至１０ｍｍ内側までの帯状の領域をエッチングするのが好ましい。
【００７８】
このように、半導体膜１１２、絶縁膜１０２及び絶縁膜１０６の周辺領域を除去することによって、半導体膜１１２及び絶縁膜１０２の絶縁膜１０６との結合力が弱い領域が除去されることになる。これにより、該半導体膜１１２、絶縁膜１０２及び絶縁膜１０６がガラス基板１０８上に形成されたＳＯＩ基板は、ＴＦＴ形成においてゲート電極形成に用いる導電膜を成膜する際に、導電膜の加える応力によって、該半導体膜１１２、絶縁膜１０２及び絶縁膜１０６がはがれる危険性が低減される。よって、半導体装置の作製途中で半導体膜１１２、絶縁膜１０２及び絶縁膜１０６がはがれて歩留まりが低下する危険性を低減し、十分使用に耐えうる信頼性の高い半導体装置を作製することができるようになる。
【００７９】
次に図３（Ｃ）に示すように、半導体膜１１２の表面を研磨等により平坦化しても良い。平坦化を行うことで、半導体膜と後に形成されるゲート絶縁膜の界面の特性を向上させることが出来る。具体的に研磨はＣＭＰまたは液体ジェット研磨などによって行うことができる。半導体膜１１２の厚さは、上記平坦化により薄膜化される。
【００８０】
また研磨ではなく、半導体膜１１２の表面をエッチングすることでも、半導体膜１１２の表面を平坦化することができる。エッチングには、例えば反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）法、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）エッチング法、ＥＣＲ（Ｅｌｅｃｔｒｏｎ  Ｃｙｃｌｏｔｒｏｎ  Ｒｅｓｏｎａｎｃｅ）エッチング法、平行平板型（容量結合型）エッチング法、マグネトロンプラズマエッチング法、２周波プラズマエッチング法またはヘリコン波プラズマエッチング法等のドライエッチング法を用いれば良い。
【００８１】
上記エッチングにより、後に形成される半導体素子にとって最適となる膜厚まで半導体膜１１２を薄膜化できるのみならず、半導体膜１１２の表面を平坦化することができる。
【００８２】
なお、ガラス基板１０８上に形成された半導体膜１１２は、脆化層１０４における分離、および脆化層１０４の形成によって、結晶欠陥が形成されている。また、その表面は平坦性が損なわれている。結晶欠陥の低減及び平坦性向上のために、半導体膜１１２にレーザ光を照射しても良い。
【００８３】
なお、レーザ光を照射する前に、ドライエッチングにより半導体膜１１２の表面を平坦化している場合、ドライエッチングにより半導体膜１１２の表面付近で結晶欠陥などの損傷が生じていることがある。しかし上記レーザ光の照射により、ドライエッチングにより生じる損傷をも補修することが可能である。
【００８４】
このレーザ光の照射工程では、ガラス基板１０８の温度上昇が抑えられるため、ガラス基板のような耐熱性の低い基板をガラス基板１０８に用いることが可能になる。レーザ光の照射によって半導体膜１１２は部分溶融させることが好ましい。完全溶融させると、液相となった半導体膜１１２での無秩序な核発生により、半導体膜１１２が再結晶化することとなり、半導体膜１１２の結晶性が低下するからである。部分溶融させることで、半導体膜１１２では、溶融されていない固相部分から結晶成長が進行する、いわゆる縦成長が起こる。縦成長による再結晶化によって、半導体膜１１２の結晶欠陥が減少され、結晶性が回復される。なお、半導体膜１１２が完全溶融状態であるとは、半導体膜１１２が絶縁膜１０２との界面まで溶融され、液体状態になっていることをいう。また、半導体膜１１２が部分溶融状態であるとは、上層が溶融して液相であり、下層が固相である状態をいう。
【００８５】
次にレーザ光を照射した後に、半導体膜１１２の表面をエッチングしても良い。レーザ光の照射後に半導体膜１１２の表面をエッチングする場合は、必ずしもレーザ光の照射を行う前に半導体膜１１２の表面をエッチングする必要はない。また、レーザ光の照射を行う前に半導体膜１１２の表面をエッチングした場合は、必ずしもレーザ光の照射後に半導体膜１１２の表面をエッチングする必要はない。また本実施の形態では、レーザ光の照射前と照射後の両方のタイミングでエッチングを行っても良い。
【００８６】
上記エッチングにより、後に形成される半導体素子にとって最適となる膜厚まで半導体膜１１２を薄膜化できるのみならず、半導体膜１１２の表面を平坦化することができる。
【００８７】
レーザ光を照射した後、半導体膜１１２に５００℃以上７００℃以下の加熱処理を行うことが好ましい。この加熱処理によって、レーザ光の照射で回復されなかった、半導体膜１１２の欠陥の消滅、半導体膜１１２の歪みの緩和をすることができる。この加熱処理には、ＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、抵抗加熱炉、マイクロ波加熱装置を用いることができる。ＲＴＡ装置には、ＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置を用いることができる。例えば、抵抗加熱炉を用いた場合は、６００℃で４時間程度加熱するとよい。
【００８８】
このようにして、本発明の一態様に係る半導体装置の作製に用いられるＳＯＩ基板を作製することができる。
【００８９】
続いて、上記のＳＯＩ基板を用いて本発明の一態様に係る半導体装置を作製する。図４乃至図６の図面を参照して、ｎチャネル型電界効果トランジスタ、およびｐチャネル型電界効果トランジスタを作製する方法を説明する。複数の薄膜トランジスタ（ＴＦＴ）を組み合わせることで、各種の半導体装置を形成することができる。
【００９０】
まず、半導体膜１１２に、ｎチャネル型電界効果トランジスタ及びｐチャネル型電界効果トランジスタの形成領域に合わせて、硼素、アルミニウム、ガリウムなどのｐ型不純物元素、若しくはリン、砒素などのｎ型不純物元素を添加することが好ましい。例えば、ｎチャネル型電界効果トランジスタの形成領域に対応してｐ型不純物元素を添加し、ｐチャネル型電界効果トランジスタの形成領域に対応してｎ型不純物元素を添加して、所謂ウェル領域を形成する。不純物イオンのドーズ量は１×１０１２ｉｏｎｓ／ｃｍ２乃至１×１０１４ｉｏｎｓ／ｃｍ２程度で行えばよい。さらに、電界効果トランジスタのしきい値電圧を制御する場合には、これらのウェル領域にｎ型不純物元素若しくはｐ型不純物元素を添加すればよい。
【００９１】
次に、エッチングにより、半導体膜１１２を素子分離して、図４（Ａ）に示すように半導体膜１１６及び半導体膜１１８を形成する。本実施の形態において、半導体膜１１６はｎチャネル型のＴＦＴを構成し、半導体膜１１８はｐチャネル型のＴＦＴを構成する。
【００９２】
次に図４（Ｂ）に示すように、半導体膜１１６、半導体膜１１８、絶縁膜１０２及びガラス基板１０８を覆うようにゲート絶縁膜１２０を形成する。ゲート絶縁膜１２０は、プラズマＣＶＤ法を用いて、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタル等を含む絶縁膜を、単層構造又は積層構造で形成することにより形成するのが好ましい。
【００９３】
プラズマＣＶＤ法以外の作製方法としては、スパッタリング法や、高密度プラズマ処理による半導体膜１１６及び半導体膜１１８の酸化または窒化による方法が挙げられる。高密度プラズマ処理は、例えば、ヘリウム、アルゴン、クリプトン、キセノンなどの希ガスと、酸素、酸化窒素（亜酸化窒素を含む）、アンモニア、窒素、水素などのガスの混合ガスを用いて行う。この場合、プラズマの励起をマイクロ波の導入により行うことで、低電子温度で高密度のプラズマを生成することができる。このような高密度のプラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体層の表面を酸化または窒化することにより、１ｎｍ以上２０ｎｍ以下、好ましくは２ｎｍ以上１０ｎｍ以下の絶縁層を半導体層に接するように形成する。なお、高密度プラズマ処理による半導体膜１１６及び半導体膜１１８の酸化または窒化によってゲート絶縁膜１２０を形成した場合、ゲート絶縁膜１２０は図４（Ｂ）とは異なり、半導体膜１１６及び半導体膜１１８のみを覆うように形成される。
【００９４】
上述した高密度プラズマ処理による半導体層の酸化または窒化は固相反応であるため、ゲート絶縁膜１２０と半導体膜１１６及び半導体膜１１８との界面準位密度をきわめて低くすることができる。また、高密度プラズマ処理により半導体層を直接酸化または窒化することで、形成される絶縁層の厚さのばらつきを抑えることが出来る。また、半導体層が結晶性を有するため、高密度プラズマ処理を用いて半導体層の表面を固相反応で酸化させる場合であっても、結晶粒界における不均一な酸化を抑え、均一性が良く、界面準位密度の低いゲート絶縁層を形成することができる。このように、高密度プラズマ処理により形成された絶縁膜をトランジスタのゲート絶縁膜の一部または全部に用いることで、特性のばらつきを抑制することができる。
【００９５】
プラズマ処理による絶縁膜の作製方法のより具体的な一例について説明する。亜酸化窒素（Ｎ２Ｏ）を、アルゴン（Ａｒ）を用いて１倍以上３倍以下（流量比）に希釈し、１０Ｐａ以上３０Ｐａ以下の圧力下で３ｋＷ以上５ｋＷ以下のマイクロ波（２．４５ＧＨｚ）電力を印加して、半導体膜１１６及び半導体膜１１８の表面を酸化または窒化させる。この処理により１ｎｍ以上１０ｎｍ以下（好ましくは２ｎｍ以上６ｎｍ以下）のゲート絶縁膜１２０の下層を形成する。さらに、亜酸化窒素（Ｎ２Ｏ）とシラン（ＳｉＨ４）を導入し、１０Ｐａ以上３０Ｐａ以下の圧力下で３ｋＷ以上５ｋＷ以下のマイクロ波（２．４５ＧＨｚ）電力を印加して気相成長法により酸化窒化シリコン膜を形成し、ゲート絶縁膜１２０の上層とする。このように、固相反応と気相成長法を組み合わせてゲート絶縁膜１２０を形成することにより界面準位密度が低く絶縁耐圧の優れたゲート絶縁膜１２０を形成することができる。なお、この場合においてゲート絶縁膜１２０は２層構造となる。
【００９６】
或いは、半導体膜１１６及び半導体膜１１８を熱酸化させることで、ゲート絶縁膜１２０を形成するようにしても良い。このような熱酸化を用いる場合には、耐熱性の比較的高いベース基板を用いることが好ましい。なお、半導体膜１１６及び半導体膜１１８の熱酸化によってゲート絶縁膜１２０を形成した場合、ゲート絶縁膜１２０は図４（Ｂ）とは異なり、半導体膜１１６及び半導体膜１１８のみを覆うように形成される。
【００９７】
なお、ゲート絶縁膜１２０は半導体層との界面を形成するため、酸化シリコン膜若しくは酸化窒化シリコン膜が界面となるように形成することが好ましい。これは、窒化シリコン膜又は窒化酸化シリコン膜のように酸素よりも窒素の含有量が多い膜を形成すると、トラップ準位が形成され界面特性が問題となる恐れがあるからである。
【００９８】
なお、水素を含むゲート絶縁膜１２０を形成し、その後、３５０℃以上４５０℃以下の温度による加熱処理を行うことで、ゲート絶縁膜１２０中に含まれる水素を半導体膜１１６及び半導体膜１１８中に拡散させるようにしても良い。この場合、ゲート絶縁膜１２０として、プラズマＣＶＤ法を用いた窒化シリコン又は窒化酸化シリコンを用いることができる。なお、プロセス温度は３５０℃以下とすると良い。このように、半導体膜１１６及び半導体膜１１８に水素を供給することで、半導体膜１１６中、半導体膜１１８中、ゲート絶縁膜１２０と半導体膜１１６の界面及びゲート絶縁膜１２０と半導体膜１１８の界面における欠陥を効果的に低減することができる。
【００９９】
次に、図４（Ｃ）に示すように、ゲート絶縁膜１２０を覆うように第１の導電膜１２２を成膜し、さらに第１の導電膜１２２を覆うように第２の導電膜１２４を成膜し、２層構造の積層導電膜１２５を形成する。第１の導電膜１２２及び第２の導電膜１２４はゲート電極を構成する２層構造の積層導電膜である。ここで、第１の導電膜１２２は、圧縮応力を有し、第２の導電膜１２４は同程度の大きさの引っ張り応力を有することが好ましい。また、第１の導電膜１２２は、引っ張り応力を有し、第２の導電膜１２４は同程度の大きさの圧縮応力を有していてもよい。第１の導電膜１２２の上に第２の導電膜１２４が形成された２層構造の積層導電膜１２５の有する応力の大きさが０．１ＧＰａ以下であることが好ましい。
【０１００】
上述したように、第１の導電膜１２２及び第２の導電膜１２４の下に形成される半導体膜１１６、半導体膜１１８、絶縁膜１０２及び絶縁膜１０６には、第１の導電膜１２２及び第２の導電膜１２４から応力を加えられる。絶縁膜１０６との結合力が弱い、半導体膜１１６及び半導体膜１１８の元となる半導体膜１１２、絶縁膜１０２の周辺領域は、上述の工程において除去した。しかし、第１の導電膜１２２と第２の導電膜１２４の２層構造の積層導電膜１２５が加える応力が大きい場合、それだけでは積層導電膜１２５、半導体膜１１６、半導体膜１１８及び絶縁膜１０２がはがれる危険性がある。
【０１０１】
そこで、第１の導電膜１２２の上に第２の導電膜１２４が形成された２層構造の積層導電膜１２５が加える応力を０．１ＧＰａ以下の低応力に抑えることが好ましい。そのため、本実施の形態では、第１の導電膜１２２が圧縮応力を有し、第２の導電膜１２４が引っ張り応力を有するようにして、第１の導電膜１２２が有する応力を第２の導電膜１２４が有する応力によって緩和して、２層構造の積層導電膜１２５を低応力にする。なお、本明細書で低応力とは、応力の絶対値の大きさが０に近い応力、具体的には、応力の絶対値の大きさが０．１ＧＰａ以下の応力を指す。また、加えられる応力が無い状態を応力０ＧＰａとするのに対して、引っ張り応力の大きさはプラスの符号を付けて表し、圧縮応力の大きさはマイナスを付けて表すものとする。
【０１０２】
第１の導電膜１２２及び第２の導電膜１２４から成る２層構造の積層導電膜１２５を低応力で成膜する条件について説明する。第１の導電膜１２２及び第２の導電膜１２４をスパッタリング法で形成する場合、成膜時の電力又は圧力を調整することにより、第１の導電膜１２２と第２の導電膜１２４の２層構造の積層導電膜１２５の応力を調整することができる。一般に、圧力を高くし、電力を低くすることで、応力を引っ張り応力の方向に大きくすることができ、圧力を低くし、電力を高くすることによって、応力を圧縮応力の方向に大きくすることができる。よって、第１の導電膜１２２が圧縮応力を有している場合には、第２の導電膜１２４を高圧力、低電力の条件で成膜することによって、第１の導電膜１２２と第２の導電膜１２４からなる２層構造の積層導電膜１２５を低応力で成膜することができる。ただし、この成膜条件は、成膜する導電膜の材質、導電膜の膜厚、成膜される基板の材質、基板温度などに依存するため、必ずしも上述の条件が成り立つとは限らない。
【０１０３】
例えば、第１の導電膜１２２として窒化タンタル膜を、第２の導電膜１２４としてタングステン膜を用いて、低応力の積層導電膜１２５を形成する場合には、以下のような条件でスパッタリングを行う。まず、タンタルをターゲットとして、成膜電力１ｋＷ、成膜圧力０．６Ｐａ、ガス流量Ａｒ（アルゴン）：Ｎ２（窒素）＝５０ｓｃｃｍ：１０ｓｃｃｍの条件で膜厚３０ｎｍの窒化タンタル膜を成膜する。ここで、上記条件で成膜した窒化タンタル膜は圧縮応力を有しているので、タングステン膜は引っ張り応力を有するように形成する。タングステンをターゲットとして、成膜電力４ｋＷ、成膜圧力２．０Ｐａ、基板温度２３０℃、アルゴンのガス流量１００ｓｃｃｍの条件で膜厚３７０ｎｍのタングステン膜を成膜する。上記条件で成膜されたタングステン膜は、引っ張り応力を有するので、窒化タンタル膜の有する圧縮応力を緩和し、低応力の積層導電膜１２５を形成することができる。
【０１０４】
第１の導電膜１２２及び第２の導電膜１２４には、タングステン、タンタル、チタン、モリブデン、アルミニウム、銅、クロム、或いはニオブ等から選択された元素、前述の元素を含む合金材料、前述の元素を含む化合物材料、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体材料などの導電材料を用いることができる。その際、第１の導電膜１２２の応力を、第２の導電膜１２４の応力が緩和するように、導電材料及びその成膜条件を適宜選択してやればよい。以上の導電材料をスパッタリング法やＣＶＤ法により、積層構造で形成する。導電膜の積層構造は、２層に限られるものではなく、３層以上の構造としても良い。本実施の形態では、ゲート電極を形成する積層導電膜１２５を、第１の導電膜１２２及び第２の導電膜１２４の２層構造で形成する。
【０１０５】
本実施の形態のように、第１の導電膜１２２及び第２の導電膜１２４の２層の積層構造でゲート電極を形成する場合は、例えば、窒化タンタル層とタングステン層、窒化チタン層とタングステン層、窒化モリブデン層とモリブデン層などの積層構造を形成することができる。窒化タンタル層とタングステン層との積層構造を形成すると、両者のエッチングレートに差がつけやすく、エッチングの選択比を高くできるため好ましい。なお、例示した２層の積層導電膜１２５において、先に記載した層（例えば窒化タンタル層）をゲート絶縁膜１２０上に接して形成することが好ましい。例えば、第１の導電膜１２２を２０ｎｍ乃至１００ｎｍの厚さで形成し、第２の導電膜１２４を１００ｎｍ乃至４００ｎｍの厚さで形成する。
【０１０６】
このように、ゲート電極を形成する導電膜を第１の導電膜１２２及び第２の導電膜１２４からなる積層導電膜１２５とし、第１の導電膜の有する応力を第２の導電膜の有する応力によって緩和することができる。これにより、第１の導電膜１２２及び第２の導電膜１２４の下層に形成される半導体膜１１６、半導体膜１１８及び絶縁膜１０２が、積層導電膜１２５の加える応力によってはがれる危険性が低減される。また、積層導電膜１２５が自身の有する応力によって、はがれる危険性も低減される。さらに、上述したように、半導体膜１１２、絶縁膜１０２及び絶縁膜１０６の周辺領域を除去しておくことによって、半導体膜１１２及び絶縁膜１０２の絶縁膜１０６との結合力が弱い領域が除去されるので、半導体膜１１６、半導体膜１１８及び絶縁膜１０２が、積層導電膜１２５の応力によってはがれる危険性が著しく低減される。よって、半導体装置の作製途中で積層導電膜１２５、半導体膜１１２、絶縁膜１０２及び絶縁膜１０６がはがれて歩留まりが低下することを防止し、十分使用に耐えうる信頼性の高い半導体装置を作製することができる。
【０１０７】
次に、第２の導電膜１２４の上にレジストマスク１２６及びレジストマスク１２８を選択的に形成する。それから、レジストマスク１２６及びレジストマスク１２８を用いて第１の導電膜１２２及び第２の導電膜１２４に第１のエッチング処理及び第２のエッチング処理を行う。
【０１０８】
まず、図４（Ｄ）に示すように、レジストマスク１２６及びレジストマスク１２８を用いた第１のエッチング処理により第１の導電膜１２２、第２の導電膜１２４を選択的にエッチングして、半導体膜１１６上に第１の導電膜１３０および第２の導電膜１３４を、半導体膜１１８上に第１の導電膜１３２及び第２の導電膜１３６を形成する。第１のエッチング処理では、第１の導電膜１３０、１３２および第２の導電膜１３４、１３６がテーパー（傾斜）を有する形状となるようにする。
【０１０９】
次に、図５（Ａ）に示すように、レジストマスク１２６及びレジストマスク１２８を用いた第２のエッチング処理により第２の導電膜１３４、１３６を選択的にエッチングして、半導体膜１１６上に第２の導電膜１３８を、半導体膜１１８上に第２の導電膜１４０を形成する。第２のエッチング処理では、異方性エッチングを行うことによって、第２の導電膜１３８、１４０のテーパーが垂直に近い形状となるようにする。なお、第２の導電膜１３８は第１の導電膜１３０よりも幅が小さくなるように形成する。同様に、第２の導電膜１４０は、第１の導電膜１３２よりも幅が小さくなるように形成する。ここで幅とは、キャリアがチャネル形成領域を流れる方向（ソース領域とドレイン領域を結ぶ方向）に平行な方向の長さのことを指す。このようにして、第１の導電膜１３０及び第２の導電膜１３８からなる２層構造のゲート電極１４２、並びに第１の導電膜１３２及び第２の導電膜１４０からなる２層構造のゲート電極１４４を形成する。
【０１１０】
第１のエッチング処理及び第２のエッチング処理に適用するエッチング法は適宜選択すればよいが、ＥＣＲ（Ｅｌｅｃｔｒｏｎ  Ｃｙｃｌｏｔｒｏｎ  Ｒｅｓｏｎａｎｃｅ）方式やＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合プラズマ）方式などの高密度プラズマ源を用いたドライエッチング装置を用いるとエッチング速度を向上できるため好ましい。第１のエッチング処理および第２のエッチング処理のエッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節することで、第１の導電膜１３０、１３２、及び第２の導電膜１３８、１４０の側面を所望のテーパー形状とすることができる。所望のゲート電極１４２、１４４を形成した後、レジストマスク１２６、１２８は除去すればよい。
【０１１１】
次に、図５（Ｂ）に示すように、半導体膜１１６を覆うようにレジストマスク１４６を選択的に形成する。そして、レジストマスク１４６をマスクとして、半導体膜１１８にｐ型不純物元素１４８を添加する。半導体膜１１８には、上方に形成された第１の導電膜１３２および第２の導電膜１４０がマスクとなって、自己整合的に一対の高濃度不純物領域１５０と、一対の低濃度不純物領域１５２と、チャネル形成領域１５４が形成される。
【０１１２】
ここでは、半導体膜１１８にｐチャネル型電界効果トランジスタを形成するため、ｐ型不純物元素１４８としては、硼素、アルミニウム、ガリウムなどのｐ型不純物元素を添加する。ここでは、ｐチャネル型電界効果トランジスタを形成するため、ｐ型不純物元素１４８として硼素を添加する。また、高濃度不純物領域１５０に、１×１０２０ａｔｏｍｓ／ｃｍ３乃至５×１０２１ａｔｏｍｓ／ｃｍ３程度の濃度で硼素が含まれるようにする。高濃度不純物領域１５０は、ソース領域又はドレイン領域として機能する。
【０１１３】
半導体膜１１８において、第１の導電膜１３２と重ならない領域に高濃度不純物領域１５０が形成され、第１の導電膜１３２と重なり、第２の導電膜１４０と重ならない領域に低濃度不純物領域１５２が形成され、第２の導電膜１４０と重なる領域にチャネル形成領域１５４が形成される。低濃度不純物領域１５２は、高濃度不純物領域１５０よりも低不純物濃度となる。
【０１１４】
レジストマスク１４６を除去した後、図５（Ｃ）に示すように、半導体膜１１８を覆うようにレジストマスク１５６を選択的に形成する。そして、レジストマスク１５６をマスクとして、半導体膜１１６にｎ型不純物元素１５８を添加する。半導体膜１１６には、上方に形成された第１の導電膜１３０および第２の導電膜１３８がマスクとなって、自己整合的に一対の高濃度不純物領域１６０と、一対の低濃度不純物領域１６２と、チャネル形成領域１６４が形成される。
【０１１５】
ここでは、半導体膜１１６にｎチャネル型電界効果トランジスタを形成するため、ｎ型不純物元素１５８としてリン、砒素などのｎ型不純物元素を添加する。例えばｎ型不純物元素１５８としてリンを添加し、高濃度不純物領域１６０に５×１０１９ａｔｏｍｓ／ｃｍ３乃至５×１０２０ａｔｏｍｓ／ｃｍ３程度の濃度でリンが含まれるようにする。高濃度不純物領域１６０は、ソース領域又はドレイン領域として機能する。
【０１１６】
半導体膜１１６において、第１の導電膜１３０と重ならない領域に高濃度不純物領域１６０が形成され、第１の導電膜１３０と重なり第２の導電膜１３８と重ならない領域に低濃度不純物領域１６２が形成され、第２の導電膜１３８と重なる領域にチャネル形成領域１６４が形成される。低濃度不純物領域１６２は、高濃度不純物領域１６０よりも低不純物濃度となる。
【０１１７】
なお、半導体膜１１８に高濃度不純物領域１５０、低濃度不純物領域１５２、チャネル形成領域１５４を形成し、半導体膜１１６に高濃度不純物領域１６０、低濃度不純物領域１６２、チャネル形成領域１６４を形成する順序などは本実施の形態に限られるものでなく、適宜変更することができる。また、半導体膜１１６、１１８に不純物領域（高濃度不純物領域１５０、低濃度不純物領域１５２、高濃度不純物領域１６０及び低濃度不純物領域１６２）形成後は、熱処理やレーザビームの照射などを適宜行うことにより、活性化（低抵抗化）するのが好ましい。
【０１１８】
次に、図６（Ａ）に示すように、ゲート電極１４２、ゲート電極１４４、およびゲート絶縁膜１２０上を覆う絶縁膜１６６を形成する。絶縁膜１６６は、ＣＶＤ法やスパッタリング法により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、又は窒化シリコン膜などを形成する。例えば、絶縁膜１６６として、プラズマＣＶＤ法により酸化窒化シリコン膜（膜厚５０ｎｍ）を形成する。次に、４００℃以上支持ガラス基板１０８の歪み点温度以下で熱処理を行うことで、不純物領域（高濃度不純物領域１５０、低濃度不純物領域１５２、高濃度不純物領域１６０及び低濃度不純物領域１６２）の活性化を行うことができる。例えば、窒素雰囲気下で４８０℃、１時間の熱処理を行う。絶縁膜１６６を形成した後に熱処理を行うことで、該熱処理によるゲート電極の酸化を防ぐことができる。なお、熱処理の際に雰囲気を制御することで、絶縁膜１６６を形成しなくともゲート電極の酸化を防ぐこともできる。
【０１１９】
次に、図６（Ｂ）に示すように、絶縁膜１６６上に、第１の層間絶縁膜１６８および第２の層間絶縁膜１７０を形成する。第１の層間絶縁膜１６８、第２の層間絶縁膜１７０としては、ＣＶＤ法やスパッタリング法により、酸化シリコン層、酸化窒化シリコン層、窒化シリコン層、又は窒化酸化シリコン層等を形成することができる。また、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル若しくはエポキシ等の有機材料、シロキサン樹脂等のシロキサン材料、又はオキサゾール樹脂などを用いて、スピンコート法などの塗布法により形成することができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。
【０１２０】
なお、ゲート電極１４２、１４４上層に形成される絶縁膜としては、水素を含有する絶縁膜を少なくとも１層形成し、熱処理を行うことにより、単結晶半導体膜に存在するダングリングボンドの水素終端化を図ることが好ましい。水素を含有する絶縁膜を形成した後、例えば３５０℃以上４７０℃以下、好ましくは４００℃以上４５０℃以下の処理温度で熱処理を行うことで、絶縁膜に含有された水素が熱処理により熱的に励起して拡散され、絶縁膜を通過して単結晶半導体膜に到達する。そして、到達した水素により単結晶半導体膜に存在するダングリングボンドが水素終端される。半導体層、特にチャネル形成領域にダングリングボンドが存在すると、完成するトランジスタの電気的特性に悪影響を与えかねないため、本実施の形態のように水素終端化を行うことは効果的である。水素終端化を行うことで、ゲート絶縁膜と単結晶半導体膜との界面特性の改善を図ることができる。
【０１２１】
水素を含有する絶縁膜は、プラズマＣＶＤ法により、水素を含む成膜用のプロセスガスを用いることで形成することができる。また、水素を含有する絶縁膜を形成しなくとも、水素を含む雰囲気中で熱処理を行うことにより、単結晶半導体膜の水素終端化を行うこともできる。例えば、第１の層間絶縁膜１６８として水素を含有する絶縁膜を形成し、その上層に第２の層間絶縁膜１７０を形成した後、水素終端する熱処理を行う。この場合、第２の層間絶縁膜１７０は、第１の層間絶縁膜１６８に含まれる水素が脱水素化しない成膜条件で成膜する。
【０１２２】
例えば、プラズマＣＶＤ法により、第１の層間絶縁膜１６８である窒化酸化シリコン膜（膜厚３００ｎｍ）と第２の層間絶縁膜１７０である酸化窒化シリコン膜（膜厚４５０ｎｍ）とを連続成膜する。窒化酸化シリコン膜は成膜用のプロセスガスとしてモノシラン、アンモニア、水素および酸化窒素を用いる。酸化窒化シリコン膜は成膜用のプロセスガスとしてモノシランと酸化窒素を用いる。また、処理温度は２００℃乃至３００℃程度とすることで、窒化酸化シリコン膜に含有される水素を脱水素化することなく、絶縁膜を形成できる。そして、第２の層間絶縁膜１７０を形成した後、窒素雰囲気下で４１０℃１時間の熱処理を行うことにより、単結晶半導体膜の水素終端化を行う。
【０１２３】
次に、図６（Ｃ）に示すように、第２の層間絶縁膜１７０、第１の層間絶縁膜１６８、絶縁膜１６６およびゲート絶縁膜１２０にコンタクトホールを形成し、該コンタクトホールを埋めるように配線１７２、配線１７４を形成する。ここでは、一対の高濃度不純物領域１６０それぞれに達する一対のコンタクトホールを形成し、該コンタクトホールを通じて高濃度不純物領域１６０に達する一対の配線１７２を形成する。同時に、一対の高濃度不純物領域１５０それぞれに達する一対のコンタクトホールを形成し、該コンタクトホールを通じて高濃度不純物領域１５０に達する一対の配線１７４を形成する。配線１７２、配線１７４は、ソース電極又はドレイン電極として機能する。配線１７２は高濃度不純物領域１６０と電気的に接続する。配線１７４は、高濃度不純物領域１５０と電気的に接続する。
【０１２４】
配線１７２、配線１７４は、アルミニウム、タングステン、チタン、タンタル、モリブデン、ニッケル、ネオジム、或いは銅等から選択された元素、前述の元素を含有する合金材料、又は前述の元素を含有する化合物材料を用いて形成する。前述の元素を含有する合金材料としては、例えば、チタンを含有したアルミニウム合金、ネオジムを含有したアルミニウム合金、シリコンを含有するアルミニウム合金（アルミニウムシリコンとも言われる）などが挙げられる。また、上記元素を含有する化合物としては、窒化タングステン、窒化チタン、窒化タンタルなどの窒化物が挙げられる。配線１７２、配線１７４は、上述の材料を用いてスパッタリング法やＣＶＤ法により全面に形成した後、選択的にエッチングして所望の形状に加工すればよい。また、配線１７２、配線１７４は、単層構造又は２層以上の積層構造で形成することができる。例えば、チタン層、窒化チタン層、アルミニウム層およびチタン層を順に積層した構造とすることができる。アルミニウム層をチタン層で挟む構成とすることで、耐熱性を向上させることができる。また、チタン層とアルミニウム層との間に形成する窒化チタン層はバリア層として機能できる。
【０１２５】
以上の工程により、単結晶半導体膜を有するＳＯＩ基板を用いてｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを有する半導体装置を作製することができる。
【０１２６】
本実施の形態に示すように、半導体膜１１２、絶縁膜１０２及び絶縁膜１０６の周辺領域を除去し、ゲート電極１４２及びゲート電極１４４を形成する導電膜を、圧縮応力を有する第１の導電膜１２２及び引っ張り応力を有する第２の導電膜１２４からなる積層導電膜１２５とすることによって、積層導電膜１２５の加える応力によって、積層導電膜１２５、半導体膜１１２、絶縁膜１０２及び絶縁膜１０６の剥離を防止でき、はがれた導電膜、絶縁膜及び半導体膜のパーティクルを原因とする配線パターン形成の阻害を防ぐことができる。よって、半導体装置の作製途中で半導体膜１１２、絶縁膜１０２及び絶縁膜１０６がはがれて歩留まりが低下する危険性を低減し、十分使用に耐えうる信頼性の高い半導体装置を作製することができるようになる。
【０１２７】
また、配線１７２および配線１７４を電気的に接続させることでｎチャネル型電界効果トランジスタとｐチャネル型電界効果トランジスタを電気的に接続させ、ＣＭＯＳトランジスタとすることもできる。
【０１２８】
なお本発明の一態様は、本実施の形態で説明したトランジスタを複数組み合わせて、マイクロプロセッサ、画像処理回路などの集積回路や、質問器とデータの送受信が非接触でできるＲＦタグ、半導体表示装置等、各種機能を有する半導体装置の作製に用いることができる。半導体表示装置には、液晶表示装置、有機発光素子（ＯＬＥＤ）に代表される発光素子を各画素に備えた発光装置、ＤＭＤ（Ｄｉｇｉｔａｌ  Ｍｉｃｒｏｍｉｒｒｏｒ  Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）等や、半導体膜を用いた回路素子を駆動回路に有しているその他の半導体表示装置がその範疇に含まれる。また、本実施の形態で示したトランジスタの構造は一例であり、図示した構造に限定されるものではない。
【０１２９】
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用いることができることとする。
【０１３０】
（実施の形態２）
本実施の形態では、実施の形態１とは異なり、サイドウォールを形成することによって、半導体膜中に高濃度不純物領域、低濃度不純物及びチャネル形成領域を形成する半導体装置の製造方法について図７を参照して説明する。
【０１３１】
まず、実施の形態１と同様の方法で、図４（Ｃ）に示されるように、ガラス基板１０８上に、絶縁膜１０６、絶縁膜１０２、半導体膜１１６及び半導体膜１１８を形成し、さらにその上をゲート絶縁膜１２０、第１の導電膜１２２、第２の導電膜１２４で覆う。
【０１３２】
次に、第２の導電膜１２４の上にレジストマスク１２６及びレジストマスク１２８を選択的に形成する。それから、レジストマスク１２６及びレジストマスク１２８を用いて第１の導電膜１２２及び第２の導電膜１２４にエッチング処理を行う。これにより、図７（Ａ）に示すように、半導体膜１１６上に第１の導電膜２００と第２の導電膜２０４から成る２層構造のゲート電極２０８と、半導体膜１１８上に第１の導電膜２０２と第２の導電膜２０６から成る２層構造のゲート電極２１０を形成する。このとき、実施の形態１とは異なり、ゲート電極２０８及びゲート電極２１０にテーパー形状を設けない方が好ましい。
【０１３３】
次に図７（Ｂ）に示すように、ゲート電極２０８及びゲート電極２１０をマスクとして一導電型を付与する不純物元素を半導体膜１１６及び半導体膜１１８に添加する。ここでは、半導体膜１１８にｐチャネル型電界効果トランジスタを形成するため、ｐ型不純物元素として、硼素、アルミニウム、ガリウムなどのｐ型不純物元素を添加する。そして、半導体膜１１６にｎチャネル型電界効果トランジスタを形成するため、ｎ型不純物元素として、リン、砒素などのｎ型不純物元素を添加する。なお、ｐ型を付与する不純物元素を半導体膜１１８に添加する際、ｎ型の不純物元素が添加される半導体膜１１６はマスク等で覆い、ｐ型を付与する不純物元素の添加が選択的に行われるようにする。また、ｎ型を付与する不純物元素を半導体膜１１６に添加する際、ｐ型の不純物元素が添加される半導体膜１１８はマスク等で覆い、ｎ型を付与する不純物元素の添加が選択的に行われるようにする。或いは、先に半導体膜１１６及び半導体膜１１８にｐ型もしくはｎ型のいずれか一方を付与する不純物元素を添加した後、一方の半導体膜のみに選択的により高い濃度でｐ型もしくはｎ型のうちの他方を付与する不純物元素のいずれか一方を添加するようにしても良い。上記不純物元素の添加により、自己整合的に、半導体膜１１６に低濃度不純物領域２１２、チャネル形成領域２１４が、半導体膜１１８に低濃度不純物領域２１６、チャネル形成領域２１８が形成される。
【０１３４】
次に、図７（Ｃ）に示すように、ゲート電極２０８の側面にサイドウォール２２０及びゲート電極２１０の側面にサイドウォール２２２を形成する。サイドウォール２２０及びサイドウォール２２２は、例えば、ゲート絶縁膜１２０及びゲート電極２０８及びゲート電極２１０を覆うように新たに絶縁膜を形成し、垂直方向を主体とした異方性エッチングにより、新たに形成された該絶縁膜を部分的にエッチングすることで、形成することが出来る。上記異方性エッチングにより、新たに形成された絶縁膜が部分的にエッチングされて、ゲート電極２０８の側面にサイドウォール２２０が、ゲート電極２１０の側面にサイドウォール２２２が形成される。なお上記異方性エッチングにより、ゲート絶縁膜１２０を部分的にエッチングしても良い。サイドウォール２２０及びサイドウォール２２２を形成するための絶縁膜は、プラズマＣＶＤ法やスパッタリング法等により、シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜や、有機樹脂などの有機材料を含む膜を、単層または積層して形成することができる。本実施の形態では、膜厚１００ｎｍの酸化シリコン膜をプラズマＣＶＤ法によって形成する。またエッチングガスとしては、ＣＨＦ３とヘリウムの混合ガスを用いることができる。なお、サイドウォール２２０及びサイドウォール２２２を形成する工程は、これらに限定されるものではない。
【０１３５】
次に図７（Ｄ）に示すように、ゲート電極２０８、ゲート電極２１０、サイドウォール２２０及びサイドウォール２２２をマスクとして、半導体膜１１６、半導体膜１１８に一導電型を付与する不純物元素を添加する。なお、半導体膜１１６、半導体膜１１８には、それぞれ先の工程で添加した不純物元素と同じ導電型の不純物元素をより高い濃度で添加する。なお、ｐ型を付与する不純物元素を半導体膜１１８に添加する際、ｎ型の不純物元素が添加される半導体膜１１６はマスク等で覆い、ｐ型を付与する不純物元素の添加が選択的に行われるようにする。また、ｎ型を付与する不純物元素を半導体膜１１６に添加する際、ｐ型の不純物元素が添加される半導体膜１１８はマスク等で覆い、ｎ型を付与する不純物元素の添加が選択的に行われるようにする。
【０１３６】
上記不純物元素の添加により、半導体膜１１６に、一対の高濃度不純物領域２２４と、一対の低濃度不純物領域２２６と、チャネル形成領域２２８とが自己整合的に形成される。また上記不純物元素の添加により、半導体膜１１８に、一対の高濃度不純物領域２３０と、一対の低濃度不純物領域２３２と、チャネル形成領域２３４とが自己整合的に形成される。高濃度不純物領域２２４、２３０はソース領域又はドレイン領域として機能し、低濃度不純物領域２２６、２３２はＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域として機能する。
【０１３７】
実施の形態１と同様に、半導体膜１１２、絶縁膜１０２及び絶縁膜１０６の周辺領域を除去し、ゲート電極２０８及びゲート電極２１０を形成する導電膜を、圧縮応力を有する第１の導電膜１２２及び引っ張り応力を有する第２の導電膜１２４からなる積層導電膜１２５としているので、積層導電膜１２５の加える応力によって、積層導電膜１２５、半導体膜１１２、絶縁膜１０２及び絶縁膜１０６の剥離を防止でき、はがれた導電膜、絶縁膜及び半導体膜のパーティクルを原因とする配線パターン形成の阻害を防ぐことができる。よって、半導体装置の作製途中で半導体膜１１２、絶縁膜１０２及び絶縁膜１０６がはがれて歩留まりが低下する危険性を低減し、十分使用に耐えうる信頼性の高い半導体装置を作製することができるようになる。
【０１３８】
以降の工程については、実施の形態１を参照することで半導体装置を作製することができる。
【０１３９】
（実施の形態３）
本実施の形態では、本発明の一態様を適用して作製した半導体装置の具体的な態様について、図９及び図１０を参照しながら、説明する。
【０１４０】
まず、半導体装置の一例として、マイクロプロセッサについて説明する。図９はマイクロプロセッサ５００の構成例を示すブロック図である。
【０１４１】
マイクロプロセッサ５００は、演算回路５０１（Ａｒｉｔｈｍｅｔｉｃ  ｌｏｇｉｃ  ｕｎｉｔ。ＡＬＵともいう。）、演算回路制御部５０２（ＡＬＵ  Ｃｏｎｔｒｏｌｌｅｒ）、命令解析部５０３（Ｉｎｓｔｒｕｃｔｉｏｎ  Ｄｅｃｏｄｅｒ）、割り込み制御部５０４（Ｉｎｔｅｒｒｕｐｔ  Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部５０５（Ｔｉｍｉｎｇ  Ｃｏｎｔｒｏｌｌｅｒ）、レジスタ５０６（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部５０７（Ｒｅｇｉｓｔｅｒ  Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース５０８（Ｂｕｓ  Ｉ／Ｆ）、読み出し専用メモリ（ＲＯＭ）５０９、およびＲＯＭインターフェース５１０を有している。
【０１４２】
バスインターフェース５０８を介してマイクロプロセッサ５００に入力された命令は、命令解析部５０３に入力され、デコードされた後、演算回路制御部５０２、割り込み制御部５０４、レジスタ制御部５０７、タイミング制御部５０５に入力される。演算回路制御部５０２、割り込み制御部５０４、レジスタ制御部５０７、タイミング制御部５０５は、デコードされた命令に基づき様々な制御を行う。
【０１４３】
演算回路制御部５０２は、演算回路５０１の動作を制御するための信号を生成する。また、割り込み制御部５０４は、マイクロプロセッサ５００のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を処理する回路であり、割り込み制御部５０４は、割り込み要求の優先度やマスク状態を判断して、割り込み要求を処理する。レジスタ制御部５０７は、レジスタ５０６のアドレスを生成し、マイクロプロセッサ５００の状態に応じてレジスタ５０６の読み出しや書き込みを行う。タイミング制御部５０５は、演算回路５０１、演算回路制御部５０２、命令解析部５０３、割り込み制御部５０４、およびレジスタ制御部５０７の動作のタイミングを制御する信号を生成する。例えば、タイミング制御部５０５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えている。図９に示すように、内部クロック信号ＣＬＫ２は他の回路に入力される。
【０１４４】
次に、非接触でデータの送受信を行う機能、および演算機能を備えた半導体装置の一例を説明する。図１０は、このような半導体装置の構成例を示すブロック図である。図１０に示す半導体装置は、無線通信により外部装置と信号の送受信を行って動作するコンピュータ（以下、「ＲＦＣＰＵ」という）と呼ぶことができる。
【０１４５】
図１０に示すように、ＲＦＣＰＵ５１１は、アナログ回路部５１２とデジタル回路部５１３を有している。アナログ回路部５１２として、共振容量を有する共振回路５１４、整流回路５１５、定電圧回路５１６、リセット回路５１７、発振回路５１８、復調回路５１９、変調回路５２０及び電源管理回路５３０を有している。デジタル回路部５１３は、ＲＦインターフェース５２１、制御レジスタ５２２、クロックコントローラ５２３、ＣＰＵインターフェース５２４、中央処理ユニット（ＣＰＵ）５２５、ランダムアクセスメモリ（ＲＡＭ）５２６、読み出し専用メモリ（ＲＯＭ）５２７を有している。
【０１４６】
ＲＦＣＰＵ５１１の動作の概要は以下の通りである。アンテナ５２８が受信した信号は共振回路５１４により誘導起電力を生じる。誘導起電力は、整流回路５１５を経て容量部５２９に充電される。この容量部５２９はセラミックコンデンサーや電気二重層コンデンサーなどのキャパシタで形成されていることが好ましい。容量部５２９は、ＲＦＣＰＵ５１１を構成する基板に集積されている必要はなく、他の部品としてＲＦＣＰＵ５１１に組み込むこともできる。
【０１４７】
リセット回路５１７は、デジタル回路部５１３をリセットし初期化する信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発振回路５１８は、定電圧回路５１６により生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。復調回路５１９は、受信信号を復調する回路であり、変調回路５２０は、送信するデータを変調する回路である。
【０１４８】
例えば、復調回路５１９はローパスフィルタで形成され、振幅変調（ＡＳＫ）方式の受信信号を、その振幅の変動をもとに、二値化する。また、送信データを振幅変調（ＡＳＫ）方式の送信信号の振幅を変動させて送信するため、変調回路５２０は、共振回路５１４の共振点を変化させることで通信信号の振幅を変化させている。
【０１４９】
クロックコントローラ５２３は、電源電圧または中央処理ユニット（ＣＰＵ）５２５における消費電流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路５３０が行っている。
【０１５０】
アンテナ５２８からＲＦＣＰＵ５１１に入力された信号は復調回路５１９で復調された後、ＲＦインターフェース５２１で制御コマンドやデータなどに分解される。制御コマンドは制御レジスタ５２２に格納される。制御コマンドには、読み出し専用メモリ（ＲＯＭ）５２７に記憶されているデータの読み出し、ランダムアクセスメモリ（ＲＡＭ）５２６へのデータの書き込み、中央処理ユニット（ＣＰＵ）５２５への演算命令などが含まれている。
【０１５１】
中央処理ユニット（ＣＰＵ）５２５は、ＣＰＵインターフェース５２４を介して読み出し専用メモリ（ＲＯＭ）５２７、ランダムアクセスメモリ（ＲＡＭ）５２６、制御レジスタ５２２にアクセスする。ＣＰＵインターフェース５２４は、中央処理ユニット（ＣＰＵ）５２５が要求するアドレスより、読み出し専用メモリ（ＲＯＭ）５２７、ランダムアクセスメモリ（ＲＡＭ）５２６、制御レジスタ５２２のいずれかに対するアクセス信号を生成する機能を有している。
【０１５２】
中央処理ユニット（ＣＰＵ）５２５の演算方式は、読み出し専用メモリ（ＲＯＭ）５２７にＯＳ（オペレーティングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の演算処理を行い、プログラムを使って、残りの演算を中央処理ユニット（ＣＰＵ）５２５が処理する方式を適用できる。
【０１５３】
本実施の形態のマイクロプロセッサ及びＲＦＣＰＵに用いる半導体装置の作製過程で、ガラス基板上に形成した半導体膜及び絶縁膜の周辺領域を除去し、ゲート電極を形成する導電膜を低応力の積層導電膜としてやることによって、積層導電膜の有する応力によって半導体膜及び絶縁膜がはがれることを防止することができる。それによって、十分使用に耐えうる信頼性の高い半導体装置を作製することができる。また、半導体装置の作製途中で半導体膜及び絶縁膜がはがれて歩留まりが低下することを防止することができる。
【０１５４】
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用いることができることとする。
【０１５５】
（実施の形態４）
本実施の形態では、上記実施の形態で示した半導体装置を適用して作製した表示装置について、図１１及び図１２を参照しながら、説明する。
【０１５６】
まず、液晶表示装置について、図１１を参照して説明する。図１１（Ａ）は液晶表示装置の画素の平面図であり、図１１（Ｂ）は、Ｊ−Ｋ切断線による図１１（Ａ）の断面図である。
【０１５７】
図１１（Ａ）に示すように、画素は、単結晶半導体膜３２０、単結晶半導体膜３２０と交差している走査線３２２、走査線３２２と交差している信号線３２３、画素電極３２４、画素電極３２４と単結晶半導体膜３２０を電気的に接続する電極３２８を有する。単結晶半導体膜３２０は、ガラス基板１０８上に設けられた単結晶半導体膜から形成された層であり、画素のＴＦＴ３２５を構成する。
【０１５８】
ＳＯＩ基板には上記実施の形態で示したＳＯＩ基板が用いられている。図１１（Ｂ）に示すように、ガラス基板１０８上に、第２の絶縁膜１０６及び第１の絶縁膜１０２を介して単結晶半導体膜３２０が積層されている。ＴＦＴ３２５の単結晶半導体膜３２０は、ＳＯＩ基板の単結晶半導体膜をエッチングにより素子分離して形成された膜である。単結晶半導体膜３２０には、チャネル形成領域３４０、不純物元素が添加されたｎ型の高濃度不純物領域３４１が形成されている。ＴＦＴ３２５のゲート電極は走査線３２２に含まれ、ソース電極およびドレイン電極の一方は信号線３２３に含まれている。
【０１５９】
層間絶縁膜３２７上には、信号線３２３、画素電極３２４および電極３２８が設けられている。層間絶縁膜３２７上には、柱状スペーサ３２９が形成されている。信号線３２３、画素電極３２４、電極３２８および柱状スペーサ３２９を覆って配向膜３３０が形成されている。対向基板３３２には、対向電極３３３、対向電極を覆う配向膜３３４が形成されている。柱状スペーサ３２９は、ガラス基板１０８と対向基板３３２の隙間を維持するために形成される。柱状スペーサ３２９によって形成される隙間に液晶層３３５が形成されている。信号線３２３および電極３２８と高濃度不純物領域３４１との接続部は、コンタクトホールの形成によって層間絶縁膜３２７に段差が生じるので、この接続部では液晶層３３５の液晶の配向が乱れやすい。そのため、この段差部に柱状スペーサ３２９を形成して、液晶の配向の乱れを防ぐ。
【０１６０】
次に、エレクトロルミネセンス表示装置（以下、ＥＬ表示装置という。）について図１２を参照して説明する。図１２（Ａ）はＥＬ表示装置の画素の平面図であり、図１２（Ｂ）は、Ｊ−Ｋ切断線による図１２（Ａ）の断面図である。
【０１６１】
図１２（Ａ）に示すように、画素は、ＴＦＴでなる選択用トランジスタ４０１、表示制御用トランジスタ４０２、走査線４０５、信号線４０６、および電流供給線４０７、画素電極４０８を含む。エレクトロルミネセンス材料を含んで形成される層（ＥＬ層）が一対の電極間に挟んだ構造の発光素子が各画素に設けられている。発光素子の一方の電極が画素電極４０８である。また、半導体膜４０３は、選択用トランジスタ４０１のチャネル形成領域、ソース領域およびドレイン領域が形成されている。半導体膜４０４は、表示制御用トランジスタ４０２のチャネル形成領域、ソース領域およびドレイン領域が形成されている。半導体膜４０３、４０４は、ベース基板上に設けられた単結晶半導体膜から形成された層である。
【０１６２】
選択用トランジスタ４０１において、ゲート電極は走査線４０５に含まれ、ソース電極またはドレイン電極の一方は信号線４０６に含まれ、他方は電極４１０として形成されている。表示制御用トランジスタ４０２は、ゲート電極４１２が電極４１１と電気的に接続され、ソース電極またはドレイン電極の一方は、画素電極４０８に電気的に接続される電極４１３として形成され、他方は、電流供給線４０７に含まれている。
【０１６３】
表示制御用トランジスタ４０２はｐチャネル型のＴＦＴである。図１２（Ｂ）に示すように、半導体膜４０４には、チャネル形成領域４５１、およびｐ型の高濃度不純物領域４５２が形成されている。なお、ＳＯＩ基板は、実施の形態で作製したＳＯＩ基板が用いられている。
【０１６４】
表示制御用トランジスタ４０２のゲート電極４１２を覆って、層間絶縁膜４２７が形成されている。層間絶縁膜４２７上に、信号線４０６、電流供給線４０７、電極４１１、４１３などが形成されている。また、層間絶縁膜４２７上には、電極４１３に電気的に接続されている画素電極４０８が形成されている。画素電極４０８は周辺部が絶縁性の隔壁層４２８で囲まれている。画素電極４０８上にはＥＬ層４２９が形成され、ＥＬ層４２９上には対向電極４３０が形成されている。補強板として対向基板４３１が設けられており、対向基板４３１は樹脂層４３２によりガラス基板１０８に固定されている。
【０１６５】
ＥＬ表示装置の階調の制御は、発光素子の輝度を電流で制御する電流駆動方式と、電圧でその輝度を制御する電圧駆動方式とがあるが、電流駆動方式は、画素ごとでトランジスタの特性値の差が大きい場合、採用することは困難であり、そのためには特性のばらつきを補正する補正回路が必要になる。ＳＯＩ基板の作製工程、およびゲッタリング工程を含む製造方法でＥＬ表示装置を作製することで、選択用トランジスタ４０１および表示制御用トランジスタ４０２は画素ごとに特性のばらつきがなくなるため、電流駆動方式を採用することができる。
【０１６６】
また、本実施の形態の半導体装置である、液晶表示装置及びＥＬ表示装置に用いる半導体装置の作製過程で、ガラス基板上に形成した半導体膜及び絶縁膜の周辺領域を除去し、ゲート電極を形成する導電膜を低応力の積層導電膜としてやることによって、積層導電膜の有する応力によって半導体膜及び絶縁膜がはがれることを防止することができる。それによって、十分使用に耐えうる信頼性の高い半導体装置を作製することができる。また、半導体装置の作製途中で半導体膜及び絶縁膜がはがれて歩留まりが低下することを防止することができる。
【０１６７】
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用いることができることとする。
【０１６８】
（実施の形態５）
本実施の形態では、上記実施の形態で示した半導体装置を適用して作製した電子機器について、図１３及び図１４を参照しながら、説明する。
【０１６９】
ＳＯＩ基板を用いることで、様々な電気機器を作製することができる。電気機器としては、テレビジョン、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポなど）、コンピュータ、ノート型コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍など）、記録媒体を備えた画像再生装置（具体的にはＤＶＤ（ｄｉｇｉｔａｌ  ｖｅｒｓａｔｉｌｅ  ｄｉｓｃ）などの記録媒体に記憶された音声データを再生し、かつ記憶された画像データを表示しうる表示装置を備えた装置）などが含まれる。それらの一例を図１３、図１４に示す。
【０１７０】
図１３は、携帯電話の一例であり、図１３（Ａ）が正面図、図１３（Ｂ）が背面図、図１３（Ｃ）が２つの筐体をスライドさせたときの正面図である。携帯電話７００は、筐体７０１及び筐体７０２二つの筐体で構成されている。携帯電話７００は、携帯電話と携帯情報端末の双方の機能を備えており、コンピュータを内蔵し、音声通話以外にも様々なデータ処理が可能な所謂スマートフォンである。
【０１７１】
携帯電話７００は、筐体７０１及び筐体７０２で構成されている。筐体７０１においては、表示部７０３、スピーカ７０４、マイクロフォン７０５、操作キー７０６、ポインティングデバイス７０７、表面カメラ用レンズ７０８、外部接続端子ジャック７０９及びイヤホン端子７１０等を備え、筐体７０２においては、キーボード７１１、外部メモリスロット７１２、裏面カメラ７１３、ライト７１４等により構成されている。また、アンテナは筐体７０１に内蔵されている。
【０１７２】
また、携帯電話７００には、上記の構成に加えて、非接触型ＩＣチップ、小型記録装置等を内蔵していてもよい。
【０１７３】
重なり合った筐体７０１と筐体７０２（図１３（Ａ）に示す。）は、スライドさせることが可能であり、スライドさせることで図１３（Ｃ）のように展開する。表示部７０３には、上記実施の形態で説明した表示装置の作製方法を適用した表示パネル又は表示装置を組み込むことが可能である。表示部７０３と表面カメラ用レンズ７０８を同一の面に備えているため、テレビ電話としての使用が可能である。また、表示部７０３をファインダーとして用いることで、裏面カメラ７１３及びライト７１４で静止画及び動画の撮影が可能である。
【０１７４】
スピーカ７０４及びマイクロフォン７０５を用いることで、携帯電話７００は、音声記録装置（録音装置）又は音声再生装置として使用することができる。また、操作キー７０６により、電話の発着信操作、電子メール等の簡単な情報入力操作、表示部に表示する画面のスクロール操作、表示部に表示する情報の選択等を行うカーソルの移動操作等が可能である。
【０１７５】
また、書類の作成、携帯情報端末としての使用等、取り扱う情報が多い場合は、キーボード７１１を用いると便利である。更に、重なり合った筐体７０１と筐体７０２（図１３（Ａ））をスライドさせることで、図１３（Ｃ）のように展開させることができる。携帯情報端末として使用する場合には、キーボード７１１及びポインティングデバイス７０７を用いて、円滑な操作でマウスの操作が可能である。外部接続端子ジャック７０９はＡＣアダプタ及びＵＳＢケーブル等の各種ケーブルと接続可能であり、充電及びパーソナルコンピュータ等とのデータ通信が可能である。また、外部メモリスロット７１２に記録媒体を挿入し、より大量のデータ保存及び移動が可能になる。
【０１７６】
筐体７０２の裏面（図１３（Ｂ））には、裏面カメラ７１３及びライト７１４を備え、表示部７０３をファインダーとして静止画及び動画の撮影が可能である。
【０１７７】
また、上記の機能構成に加えて、赤外線通信機能、ＵＳＢポート、テレビワンセグ受信機能、非接触ＩＣチップ又はイヤホンジャック等を備えたものであってもよい。
【０１７８】
図１４（Ａ）は表示装置であり、筐体８０１、支持台８０２、表示部８０３、スピーカー部８０４、ビデオ入力端子８０５等を含む。なお、表示装置は、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用装置が含まれる。
【０１７９】
図１４（Ｂ）はコンピュータであり、筐体８１２、表示部８１３、キーボード８１４、外部接続ポート８１５、マウス８１６等を含む。
【０１８０】
図１４（Ｃ）はビデオカメラであり、表示部８２２、外部接続ポート８２４、リモコン受信部８２５、受像部８２６、操作キー８２９等を含む。
【０１８１】
本実施の形態にて説明した各種電子機器は、半導体装置の作製過程で、ガラス基板上に形成した半導体膜及び絶縁膜の周辺領域を除去し、ゲート電極を形成する導電膜を低応力の積層導電膜としてやることによって、積層導電膜の有する応力によって半導体膜及び絶縁膜がはがれることを防止することができる。それによって、十分使用に耐えうる信頼性の高い半導体装置を作製することができる。また、半導体装置の作製途中で半導体膜及び絶縁膜がはがれて歩留まりが低下することを防止することができる。
【０１８２】
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用いることができることとする。
【実施例１】
【０１８３】
本実施例では、ＳＯＩ基板上に窒化タンタル膜とタングステン膜の積層導電膜を形成した際の半導体膜及び絶縁膜の膜はがれについて、ガラス基板上の半導体膜と絶縁膜の周辺領域の除去条件及び積層導電膜の成膜条件を変化させて比較を行った。ガラス基板上の半導体膜及び絶縁膜の除去については、半導体膜のみ周辺領域を除去する条件（半導体膜除去条件）と半導体膜と絶縁膜の両方の周辺領域を除去する条件（半導体膜及び絶縁膜除去条件）の２種類の除去条件で行い、さらに、積層導電膜の成膜については、積層導電膜が応力を有する成膜条件（通常成膜条件）と積層導電膜の有する応力が低応力となる成膜条件（低応力成膜条件）の２種類の成膜条件で行った。つまり、基板Ａ（半導体膜除去条件かつ通常成膜条件）、基板Ｂ（半導体膜除去条件かつ低応力成膜条件）、基板Ｃ（半導体膜及び絶縁膜除去条件かつ通常成膜条件）、基板Ｄ（半導体膜及び絶縁膜除去条件かつ低応力成膜条件）、の４種類の基板を作製し、ガラス基板の上面と絶縁膜の境界を光学顕微鏡で観察して、積層導電膜による半導体膜及び絶縁膜の膜はがれについて各基板で比較した。
【０１８４】
ボンド基板としては角５インチの矩形状単結晶シリコン基板を用いた。まず、単結晶シリコン基板上に、酸化窒化シリコン膜、窒化酸化シリコン膜の順番で、それぞれ５０ｎｍずつＣＶＤ法を用いて成膜し、絶縁膜を形成した。
【０１８５】
次に、窒化酸化シリコン膜の表面からイオンドーピング装置を用いて単結晶シリコン基板に水素をイオン化して照射した。本実施例では、水素をイオン化して照射することによって、単結晶シリコン基板に脆化層を形成した。イオンドーピングは加速電圧を３５ｋＶ、ドーズを２．２×１０１６ｉｏｎｓ／ｃｍ２として行った。
【０１８６】
次に、ＴＥＯＳガスを用いたＣＶＤ法によって、窒化酸化シリコン膜上に酸化シリコン膜を形成した。それから、単結晶シリコン基板を、該酸化シリコン膜を介してガラス基板に貼り合わせた。その後２００℃で１２０分の熱処理を行い、さらに、６００℃で１２０分の熱処理を行って、脆化層において単結晶シリコン基板を単結晶シリコン膜と残り部分である分離単結晶基板に分離した。このとき、単結晶シリコン膜の膜厚は１１５ｎｍ程度であった。以上より、ガラス基板上に酸化シリコン膜、窒化酸化シリコン膜及び酸化窒化シリコン膜からなる絶縁膜を介して単結晶シリコン膜が形成されたＳＯＩ基板を作製した。
【０１８７】
次に、フォトリソグラフィ法を用いて単結晶シリコン膜上にレジストマスクを形成した。レジストマスクの形状は、単結晶シリコン膜の形状と同じで、最外縁が単結晶シリコン膜の内側になるような形状とし、単結晶シリコン膜の最外縁とレジストマスクの最外縁の間の距離が６ｍｍとなるようにした。
【０１８８】
次に、単結晶シリコン膜にフッ素系ガスを用いて平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）装置でドライエッチングを施した。エッチング条件は、平行平板のバイアスパワー１５０Ｗ、チャンバー内圧力８００ｍＴｏｒｒ、ガス流量ＳＦ６：Ｈｅ＝２８ｓｃｃｍ：１２ｓｃｃｍ、エッチング時間１１０秒とした。さらに、基板Ｃと基板Ｄについては、絶縁膜にもドライエッチングを行った。エッチング条件は、平行平板のバイアスパワー３５０Ｗ、チャンバー内圧力２００ｍＴｏｒｒ、ガス流量ＳＦ６：Ｈｅ＝２０ｓｃｃｍ：２０ｓｃｃｍ、エッチング時間１２０秒とした。
【０１８９】
次に、レジストマスクをＯ２アッシングにより除去した後、単結晶シリコン膜の全面にドライエッチングを施し、膜厚を９５ｎｍ程度にした。それから、窒素雰囲気下において、単結晶シリコン膜にレーザ光を照射し、さらに、単結晶シリコン膜をエッチングして膜厚を６０ｎｍとした。
【０１９０】
次に、単結晶シリコン膜をパターン形成し、形成された島状単結晶シリコン膜を覆うように、ゲート絶縁膜を形成した。ゲート絶縁膜として、ＣＶＤ法を用いて酸化窒化シリコン膜を１０ｎｍ程度の膜厚で形成した。
【０１９１】
次に、ゲート電極を形成する導電膜として、下層が膜厚３０ｎｍの窒化タンタル膜で、上層が膜厚３７０ｎｍのタングステン膜である積層導電膜を、スパッタ法を用いて成膜する。積層導電膜の成膜は、基板Ａと基板Ｃは積層導電膜が応力を有する成膜条件（通常成膜条件）で行い、基板Ｂと基板Ｄは積層導電膜の有する応力が低応力となる成膜条件（低応力成膜条件）で行った。
【０１９２】
通常成膜条件では、まず、タンタルをターゲットとして、成膜電力１ｋＷ、成膜圧力０．６Ｐａ、ガス流量Ａｒ（アルゴン）：Ｎ２（窒素）＝５０ｓｃｃｍ：１０ｓｃｃｍの条件で膜厚３０ｎｍの窒化タンタル膜を成膜した。次に、タングステンをターゲットとして、成膜電力６ｋＷ、成膜圧力１．５Ｐａ、基板温度２３０℃、アルゴンのガス流量１００ｓｃｃｍの条件で膜厚３７０ｎｍのタングステン膜を成膜した。通常成膜条件で成膜した窒化タンタルとタングステンの積層導電膜の応力を測定すると−０．９８ＧＰａとなった。また、通常成膜条件でタングステン膜のみを膜厚４００ｎｍで成膜し、応力を測定すると、−０．２０ＧＰａとなった。
【０１９３】
低応力成膜条件では、窒化タンタル膜については、通常条件と同じように成膜する。この条件で成膜された窒化タンタル膜は圧縮応力を有するため、タングステン膜は圧縮応力を緩和する引っ張り応力を有するように成膜した。通常条件で成膜したタングステン膜より大きな引っ張り応力を有するように、低応力成膜条件では成膜電力を低くし、成膜圧力を高くした。よって、タングステンをターゲットとして、成膜電力４ｋＷ、成膜圧力２．０Ｐａ、基板温度２３０℃、アルゴンのガス流量１００ｓｃｃｍの条件で膜厚３７０ｎｍのタングステン膜を成膜した。低応力成膜条件で成膜した窒化タンタルとタングステンの積層導電膜の応力を測定すると−０．０９ＧＰａとなった。また、低応力成膜条件でタングステン膜のみを膜厚４００ｎｍで成膜し、応力を測定すると、０．７８ＧＰａとなった。
【０１９４】
よって、低応力成膜条件で成膜したタングステン膜は通常条件で成膜したタングステン膜より大きい引っ張り応力を有していることが分かる。そして、低応力成膜条件で成膜されたタングステン膜の引っ張り応力によって、窒化タンタル膜の圧縮応力が緩和され、低応力成膜条件で成膜された積層導電膜の応力が低応力となっていることが推測される。
【０１９５】
図１５（Ａ）及び図１５（Ｂ）は、基板Ａのガラス基板と絶縁膜との境界の光学顕微鏡写真である。図１５（Ａ）は倍率５０倍、図１５（Ｂ）は倍率５００倍である。写真の左側には、ガラス基板９００が露出されており、写真の右側には絶縁膜９０２が形成されている。積層導電膜９０４は圧縮応力によってはがれており、特に図１５（Ｂ）を見ると、積層導電膜９０４が圧縮応力によって浮き上がっているため、光学顕微鏡写真のピントがぼけている。また、図１５（Ａ）及び図１５（Ｂ）から、絶縁膜９０２中にも円形に膜はがれが起きてガラス基板が露出している部分９０６が多々見受けられる。ガラス基板９００と絶縁膜９０２の境界周辺部全域において、図１５（Ａ）及び図１５（Ｂ）のような状態であり、積層導電膜９０４が一部はがれていた。
【０１９６】
図１６（Ａ）及び図１６（Ｂ）は、基板Ｂのガラス基板と絶縁膜との境界の光学顕微鏡写真である。図１６（Ａ）は倍率５０倍、図１６（Ｂ）は倍率５００倍である。図１５と同様に写真の左側には、ガラス基板９１０が露出されており、写真の右側には絶縁膜９１２が形成されている。しかし、積層導電膜は浮き上がることなく、密着性よくガラス基板及び下地絶縁膜上に形成されている。これは、図１６（Ｂ）にピントのぼけた積層導電膜が写っていないことからも分かる。絶縁膜９１２中に小さく円形状に膜はがれを起こして、ガラス基板が露出している部分９１４はあるが、基板Ａと比較するとその面積は狭い。また、ガラス基板９１０と絶縁膜９１２の境界周辺部全域においては、積層導電膜及び下地絶縁膜の膜はがれは見受けられるが、基板Ａと比較すると、積層導電膜及び下地絶縁膜の膜はがれの面積は小さいものとなっている。
【０１９７】
図１７（Ａ）は、基板Ｃのガラス基板と絶縁膜との境界の光学顕微鏡写真である。倍率は５００倍である。写真の左側及び下側には、ガラス基板９２０が露出されており、写真の右上側には半導体膜９２２が形成されている。基板Ａと同様に積層導電膜９２４が圧縮応力によって浮き上がっているが、はがれた積層導電膜９２４の大きさは基板Ａと比較して小さく、はがれた積層導電膜９２４の間隔も大きいものとなっている。また、ガラス基板９２０と半導体膜９２２の境界周辺部全域においては、積層導電膜の膜がはがれていない部分も見られた。
【０１９８】
図１７（Ｂ）は、基板Ｄのガラス基板と絶縁膜との境界の光学顕微鏡写真である。倍率は５００倍である。写真の左側には、ガラス基板９３０が露出されており、写真の右側には半導体膜９３２が形成されている。積層導電膜は浮き上がることなく、密着性よくガラス基板及び半導体膜上に形成されている。また、半導体膜９３２及びその下層の絶縁膜がはがれて円形状にガラス基板が露出している部分も見られない。ガラス基板と半導体膜の境界周辺部全域において、ガラス基板上に絶縁膜、半導体膜、積層導電膜が全てはがれることなく形成されているのが観察された。
【０１９９】
以上より、ガラス基板上の絶縁膜及び半導体膜のガラス基板との接合力の弱い周辺領域を除去し、ゲート電極を形成する積層導電膜を低応力成膜条件で成膜することによって、積層導電膜が加える応力による絶縁膜、半導体膜及び積層導電膜の膜はがれを抑制する効果があることが確認された。
【符号の説明】
【０２００】
１００    ボンド基板
１０２    絶縁膜
１０４    脆化層
１０６    絶縁膜
１０８    ガラス基板
１１０    分離後のボンド基板
１１２    半導体膜
１１４    レジストマスク
１１６    半導体膜
１１８    半導体膜
１２０    ゲート絶縁膜
１２２    第１の導電膜
１２４    第２の導電膜
１２５    積層導電膜
１２６    レジストマスク
１２８    レジストマスク
１３０    第１の導電膜
１３２    第１の導電膜
１３４    第２の導電膜
１３６    第２の導電膜
１３８    第２の導電膜
１４０    第２の導電膜
１４２    ゲート電極
１４４    ゲート電極
１４６    レジストマスク
１４８    ｐ型不純物元素
１５０    高濃度不純物領域
１５２    低濃度不純物領域
１５４    チャネル形成領域
１５６    レジストマスク
１５８    ｎ型不純物元素
１６０    高濃度不純物領域
１６２    低濃度不純物領域
１６４    チャネル形成領域
１６６    絶縁膜
１６８    第１の層間絶縁膜
１７０    第２の層間絶縁膜
１７２    配線
１７４    配線
２００    第１の導電膜
２０２    第１の導電膜
２０４    第２の導電膜
２０６    第２の導電膜
２０８    ゲート電極
２１０    ゲート電極
２１２    低濃度不純物領域
２１４    チャネル形成領域
２１６    低濃度不純物領域
２１８    チャネル形成領域
２２０    サイドウォール
２２２    サイドウォール
２２４    高濃度不純物領域
２２６    低濃度不純物領域
２２８    チャネル形成領域
２３０    高濃度不純物領域
２３２    低濃度不純物領域
２３４    チャネル形成領域
３０２    単結晶半導体膜
３２０    単結晶半導体膜
３２２    走査線
３２３    信号線
３２４    画素電極
３２５    ＴＦＴ
３２７    層間絶縁膜
３２８    電極
３２９    柱状スペーサ
３３０    配向膜
３３２    対向基板
３３３    対向電極
３３４    配向膜
３３５    液晶層
３４０    チャネル形成領域
３４１    高濃度不純物領域
４０１    選択用トランジスタ
４０２    表示制御用トランジスタ
４０３    半導体膜
４０４    半導体膜
４０５    走査線
４０６    信号線
４０７    電流供給線
４０８    画素電極
４１０    電極
４１１    電極
４１２    ゲート電極
４１３    電極
４２７    層間絶縁膜
４２８    隔壁層
４２９    ＥＬ層
４３０    対向電極
４３１    対向基板
４３２    樹脂層
４５１    チャネル形成領域
４５２    高濃度不純物領域
５００    マイクロプロセッサ
５０１    演算回路
５０２    演算回路制御部
５０３    命令解析部
５０４    制御部
５０５    タイミング制御部
５０６    レジスタ
５０７    レジスタ制御部
５０８    バスインターフェース
５０９    専用メモリ
５１０    ＲＯＭインターフェース
５１１    ＲＦＣＰＵ
５１２    アナログ回路部
５１３    デジタル回路部
５１４    共振回路
５１５    整流回路
５１６    定電圧回路
５１７    リセット回路
５１８    発振回路
５１９    復調回路
５２０    変調回路
５２１    ＲＦインターフェース
５２２    制御レジスタ
５２３    クロックコントローラ
５２４    インターフェース
５２５    中央処理ユニット
５２６    ランダムアクセスメモリ
５２７    専用メモリ
５２８    アンテナ
５２９    容量部
５３０    電源管理回路
７００    携帯電話
７０１    筐体
７０２    筐体
７０３    表示部
７０４    スピーカ
７０５    マイクロフォン
７０６    操作キー
７０７    ポインティングデバイス
７０８    表面カメラ用レンズ
７０９    外部接続端子ジャック
７１０    イヤホン端子
７１１    キーボード
７１２    外部メモリスロット
７１３    裏面カメラ
７１４    ライト
８０１    筐体
８０２    支持台
８０３    表示部
８０４    スピーカー部
８０５    ビデオ入力端子
８１２    筐体
８１３    表示部
８１４    キーボード
８１５    外部接続ポート
８１６    マウス
８２２    表示部
８２４    外部接続ポート
８２５    リモコン受信部
８２６    受像部
８２９    操作キー
９００    ガラス基板
９０２    絶縁膜
９０４    積層導電膜
９０６    ガラス基板が露出している部分
９１０    ガラス基板
９１２    絶縁膜
９１４    ガラス基板が露出している部分
９２０    ガラス基板
９２２    半導体膜
９２４    積層導電膜
９３０    ガラス基板
９３２    半導体膜
【図１】
2010093241.tif 000003
【図２】
2010093241.tif 000004
【図３】
2010093241.tif 000005
【図４】
2010093241.tif 000006
【図５】
2010093241.tif 000007
【図６】
2010093241.tif 000008
【図７】
2010093241.tif 000009
【図８】
2010093241.tif 000010
【図９】
2010093241.tif 000011
【図１０】
2010093241.tif 000012
【図１１】
2010093241.tif 000013
【図１２】
2010093241.tif 000014
【図１３】
2010093241.tif 000015
【図１４】
2010093241.tif 000016
【図１５】
2010093241.tif 000017
【図１６】
2010093241.tif 000018
【図１７】
2010093241.tif 000019