(57)【要約】【課題】直交変調器または直交復調器の局発信号を９０度位相分配する際に、９０度位相分配器で発生した位相誤差を除去可能とし、広帯域かつ高精度の９０度位相分配機能を有する高周波回路を得る。【解決手段】正弦波信号が入力されて、正弦波信号と同じ周波数を有する第１の出力信号Ａと、正弦波信号に対して９０度の位相差を有する第２の出力信号Ｂとを生成する９０度位相分配器１１と、第１および第２の出力信号Ａ、Ｂを加算処理して出力端子１５から出力する加算回路１２と、第１および第２の出力信号Ａ、Ｂを減算処理して出力端子１６から出力する減算回路１３とを備えている。【選択図】図１
2010016702.tif 000002
【特許請求の範囲】
【請求項１】
正弦波信号が入力されて、前記正弦波信号と同じ周波数を有する第１の出力信号と、前記正弦波信号に対して９０度の位相差を有する第２の出力信号とを生成する９０度位相分配器と、
前記第１および第２の出力信号を加算処理して第１の出力端子から出力する加算回路と、
前記第１および第２の出力信号を減算処理して第２の出力端子から出力する減算回路と
を備えたことを特徴とする高周波回路。
【請求項２】
前記９０度位相分配器、前記加算回路および前記減算回路は、それぞれ差動型の素子からなり、
前記第１および第２の出力信号は、それぞれ、第１および第２の差動信号からなることを特徴とする請求項１に記載の高周波回路。
【請求項３】
前記９０度位相分配器は、ポリフェーズフィルタからなることを特徴とする請求項１または請求項２に記載の高周波回路。
【請求項４】
前記加算回路および前記減算回路は、それぞれ、前記第１および第２の差動信号が入力される各２つの入力端子を有する同一の回路構成からなり、前記各２つ入力端子のうちの一方の２つの入力端子を互いに逆接続することにより、互いに異なる加算機能および減算機能を実現することを特徴とする請求項２に記載の高周波回路。
【請求項５】
前記９０度位相分配器の出力電圧をそろえるための電圧制御回路を備えたことを特徴とする請求項１から請求項４までのいずれか１項に記載の高周波回路。
【請求項６】
請求項１から請求項５までのいずれか１項に記載の高周波回路を、直交変調器の局発信号の９０度位相分配器として用いたことを特徴とする高周波回路。
【請求項７】
請求項１から請求項５までのいずれか１項に記載の高周波回路を、直交復調器の局発信号の９０度位相分配器として用いたことを特徴とする高周波回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、無線通信などで使用される直交変調器、直交復調器などに用いられる高周波回路に関し、特に高精度かつ広帯域の９０度位相分配機能を備えた高周波回路に関するものである。
【背景技術】
【０００２】
従来から、無線通信において９０度位相分配器を備えた高周波回路としては、ポリフェーズフィルタ（ＰＰＦ）を９０度位相分配器として用い、２つのミキサと組み合わせて、直交変調器や直交復調器を形成する技術が提案されている。（たとえば、非特許文献１参照）
【０００３】
非特許文献１に記載の従来の高周波回路において、局発信号からの入力信号は、ＰＰＦにより、９０度の位相差を有する２つの差動信号へと分割され、それぞれミキサへと入力され、ベースバンド信号と混合されることにより、ＲＦ信号として取り出されている。
【０００４】
【非特許文献１】Ｋ．Ｎａｋａｊｉｍａ，Ｎ．Ｓｕｅｍａｔｓｕ，Ｋ．Ｍｕｒａｋａｍｉ，Ｔ．Ｔａｋａｇｉ，Ｈ．Ｎａｋａｓｅ，Ｙ．Ｉｓｏｔａ，Ｋ．Ｔｓｕｂｏｕｃｈｉ，“Ａ  ５ＧＨｚ−ｂａｎｄ  ＳｉＧｅ−ＭＭＩＣ  ｑｕａｄｒａｔｕｒｅ  ｍｏｄｕｌａｔｏｒ  ｕｓｉｎｇ  ａ  ｃｉｒｃｕｌａｒ  ｐｏｌｙｐｈａｓｅ  ｆｉｌｔｅｒ  ｆｏｒ  １Ｇｂｐｓ  ｔｒａｎｓｍｉｓｓｉｏｎ，”Ｍｉｃｒｏｗａｖｅ  Ｃｏｎｆｅｒｅｎｃｅ，２００５  Ｅｕｒｏｐｅａｎ．
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来の高周波回路では、非特許文献１に記載のＰＰＦが、広帯域にわたって出力される２つの出力信号（差動信号）の位相差を９０度に保つことが難しいという課題があった。
また、非特許文献１では、伝送線路を用いて位相を調節しているが、ある帯域を外れると、急激に位相誤差が劣化するという課題があった。
さらに、ＰＰＦを製造する際にプロセスのばらつきが生じた場合には、所望の周波数においても位相差が発生するので、これを補償するための回路を付加する必要性が生じるうえ、レイアウト上の工夫を行わなければならないという課題があった。
【０００６】
この発明は、上記のような課題を解決するためになされたもので、広帯域かつ高精度の９０度位相分配器を備えた高周波回路を得ることを目的とする。
【課題を解決するための手段】
【０００７】
この発明による高周波回路は、正弦波信号が入力されて、正弦波信号と同じ周波数を有する第１の出力信号と、正弦波信号に対して９０度の位相差を有する第２の出力信号とを生成する９０度位相分配器と、第１および第２の出力信号を加算処理して第１の出力端子から出力する加算回路と、第１および第２の出力信号を減算処理して第２の出力端子から出力する減算回路とを備えたものである。
【発明の効果】
【０００８】
この発明によれば、直交変調器または直交復調器の局発信号を９０度位相分配する際に、９０度位相分配器の後段に加算回路および減算回路を付加することにより、前段側の９０度位相分配器で発生した位相誤差を除去可能とし、広帯域かつ高精度の９０度位相分配器を備えた高周波回路を実現することができる。
【発明を実施するための最良の形態】
【０００９】
実施の形態１．
以下、この発明の実施の形態１について、図面を参照しながら詳細に説明する。
図１はこの発明の実施の形態１に係る高周波回路１０を示すブロック構成図である。
図１において、高周波回路１０は、外部発振器（図示せず）からの正弦波信号を取り込む入力端子１４と、入力された正弦波信号に基づいて第１および第２の出力信号Ａ、Ｂを生成する９０度位相分配器１１とを備えている。
【００１０】
また、高周波回路１０は、第１および第２の出力信号Ａ、Ｂを加算処理する加算回路１２と、第１および第２の出力信号Ａ、Ｂを減算処理する減算回路１３と、加算回路１２の演算結果を出力する第１の出力端子（以下、単に「出力端子」という）１５と、減算回路１３の演算結果を出力する第２の出力端子（以下、単に「出力端子」という）１６とを備えている。
【００１１】
９０度位相分配器１１からの２つの出力信号Ａ、Ｂのうち、第１の出力信号Ａは、入力された正弦波信号と同じ周波数を有し、第２の出力信号Ｂは、正弦波信号に対して９０度の位相差を有する。
【００１２】
次に、図１に示したこの発明の実施の形態１による動作について説明する。
外部発振器からの入力信号は、９０度位相分配器１１により第１および第２の出力信号Ａ、Ｂに変換され、加算回路１２および減算回路１３に入力される。
加算回路１２は、第１および第２の出力信号Ａ、Ｂの加算処理を行い、加算信号（Ａ＋Ｂ）を出力端子１５から出力する。また、減算回路１３は、第１および第２の出力信号Ａ、Ｂの減算処理を行い、減算信号（Ａ−Ｂ）を出力端子１６から出力する。
【００１３】
このように、９０度位相分配器１１の後段に加算回路１２および減算回路１３を付加することにより、前段の９０度位相分配器１１で発生した位相誤差が除去され、各出力端子１５、１６での位相差は９０度に維持される。
以下、加算回路１２および減算回路１３によって位相誤差が除去されることを、数式を用いて説明する。
【００１４】
９０度位相分配器１１から出力される第１および第２の出力信号Ａ、Ｂは、位相誤差αを考慮した場合、それぞれ、０度と９０＋α度との位相差を持っているものとする。
ここで、正弦波信号（時間ｔの関数）を出力する発振信号源の周波数ｆｃを用いると、第１および第２の出力信号Ａ、Ｂは、以下の式（１）、（２）で表される。
【００１５】
Ａ＝ｓｉｎ（ｆｃｔ）          ・・・（１）
Ｂ＝ｓｉｎ（ｆｃｔ＋９０＋α）・・・（２）
【００１６】
式（１）、（２）からなる出力信号Ａ、Ｂの加算結果（Ａ＋Ｂ）、減算結果（Ａ−Ｂ）は、それぞれ以下の式（３）、（４）で表される。
【００１７】
Ａ＋Ｂ＝２ｓｉｎ（ｆｃｔ＋４５＋０．５α）ｃｏｓ（４５＋０．５α）・・・（３）
Ａ−Ｂ＝２ｓｉｎ（ｆｃｔ＋４５＋０．５α＋９０）ｓｉｎ（４５＋０．５α）・・・（４）
【００１８】
式（３）、（４）から、第１および第２の出力信号Ａ、Ｂの位相誤差αは、振幅誤差へと変換され、実質的に除去されたことが分かる。
【００１９】
以上のように、この発明の実施の形態１によれば、９０度位相分配器１１の後段に加算回路１２および減算回路１３を付加したので、９０度位相分配器１１に生じた位相誤差を完全に除去することが可能となり、高位相精度を実現することが可能となる。
【００２０】
実施の形態２．
なお、上記実施の形態１（図１）では、それぞれ単相型の９０度位相分配器１１、加算回路１２および減算回路１３を用いたが、図２のように、それぞれ差動型の素子からなる差動型９０度位相分配器２１、差動型加算回路２２および差動型減算回路２３を用いてもよい。
【００２１】
図２はこの発明の実施の形態２に係る高周波回路２０を示すブロック構成図であり、前述（図１）と同様のものについては、前述と同一符号を付して、または符号の後に「ａ、ｂ」を付して、詳述を省略する。
図２において、高周波回路２０は、差動型の素子として、差動型９０度位相分配器２１と、差動型加算回路２２と、差動型減算回路２３とを用いた点が図１と異なる。
【００２２】
この場合、差動型９０度位相分配器２１には、外部発振器（図示せず）からの差動信号が入力端子１４ａ、１４ｂから入力され、差動型９０度位相分配器２１は、差動入力信号に基づいて第１および第２の差動信号Ａ、Ｂを出力する。
また、差動型加算回路２２は、第１および第２の差動信号Ａ、Ｂの加算結果（Ａ＋Ｂ）を出力端子１５ａ、１５ｂから出力し、差動型減算回路２３は、第１および第２の差動信号Ａ、Ｂの減算結果（Ａ−Ｂ）を出力端子１６ａ、１６ｂから出力する。
【００２３】
次に、図２に示したこの発明の実施の形態２による動作について説明する。
外部発振器からの差動入力信号は、差動型９０度位相分配器２１を介して第１および第２の差動信号Ａ、Ｂとなり、差動型加算回路２２において加算処理（Ａ＋Ｂ）が行われ、差動型減算回路２３において減算処理（Ａ−Ｂ）が行われる。
【００２４】
このように、差動型９０度位相分配器２１の後段に、差動型加算回路２２および差動型減算回路２３を付加することにより、前述と同様に、第１および第２の差動信号Ａ、Ｂに含まれる位相誤差を完全に除去することができ、出力端子１５ａ、１５ｂ、１６ａ、１６ｂからは、位相誤差のない差動信号が得られる。
また、この発明の実施の形態２によれば、差動型の素子（差動型９０度位相分配器２１、差動型加算回路２２、差動型減算回路２３）を用いることにより、外部からのノイズに強い高周波回路を実現することができる。
【００２５】
実施の形態３．
なお、上記実施の形態１、２（図１、図２）では、９０度位相分配器１１または差動型９０度位相分配器２１を用いたが、図３のように、ポリフェーズフィルタ（ＰＰＦ）３１を用いてもよい。
【００２６】
図３はこの発明の実施の形態３に係る高周波回路３０を示すブロック構成図であり、前述（図２）と同様のものについては、前述と同一符号を付して詳述を省略する。
図３において、高周波回路３０は、差動型９０度位相分配器２１としてＰＰＦ３１を用いた点が図２異なる。
【００２７】
なお、ここでは、代表的に図２の回路構成にＰＰＦ３１を用いた場合を示したが、図１の回路構成にＰＰＦ３１を用いられ得ることは言うまでもない。
すなわち、差動型の信号は、公知のバラン（Ｂａｌｕｎ）を用いて、容易に単相型へと変更することが可能なので、図１のように単相型の加算回路１２および減算回路１３であっても適用可能である。
【００２８】
次に、図３に示したこの発明の実施の形態３による動作について説明する。
外部発振器からの差動入力信号は、ＰＰＦ３１を介して第１および第２の差動信号Ａ、Ｂとなり、差動型加算回路２２において加算処理（Ａ＋Ｂ）が行われ、差動型減算回路２３において減算処理（Ａ−Ｂ）が行われる。
【００２９】
このように、ＰＰＦ３１の後段に、差動型加算回路２２および差動型減算回路２３を付加することにより、前述と同様に、第１および第２の差動信号Ａ、Ｂに含まれる位相誤差を完全に除去することができ、出力端子１５ａ、１５ｂ、１６ａ、１６ｂからは、位相誤差のない差動信号が得られる。
【００３０】
実施の形態４．
なお、上記実施の形態２（図２）では、差動型加算回路２２および差動型減算回路２３の具体的回路構成について特に言及しなかったが、図３のように、それぞれ同一構成の差動型演算回路４２を用いてもよい。
【００３１】
図４はこの発明の実施の形態４に係る高周波回路４０を示すブロック構成図であり、前述（図２）と同様のものについては、前述と同一符号を付して詳述を省略する。
図４において、高周波回路４０は、差動型９０度位相分配器２１の後段の加算回路および減算回路として、全く同じ回路構成の２つの差動型演算回路４２を備えた点が図２と異なる。
【００３２】
各差動型演算回路４２は、それぞれ、第１および第２の差動信号Ａ、Ｂが入力される各２つの入力端子を有し、各２つ入力端子のうちの一方の２つの入力端子を互いに逆接続する（互いに入れ替える）ことにより、互いに異なる加算機能および減算機能（差動型加算回路、差動型減算回路）を実現するように構成されている。
【００３３】
次に、図５および図６の回路図を参照しながら、図４に示したこの発明の実施の形態４による動作について説明する。
外部発振器からの入力信号は、差動型９０度位相分配器２１を介して第１および第２の差動信号Ａ、Ｂとなり、２つの差動型演算回路４２に入力される。
【００３４】
ここで、同一回路構成からなる２つの差動型演算回路４２は、片側の差動信号（たとえば、第２の差動信号Ｂ）の入力端子を互いに入れ替えて逆接続することにより、加算回路および減算回路の機能を実現し、加算処理（Ａ＋Ｂ）と減算処理（Ａ−Ｂ）とを行う。
【００３５】
第１の差動信号Ａを２つの単相信号（ａ＋）、（ａ−）とし、第２の差動信号Ｂを２つの単相信号（ｂ＋）、（ｂ−）として考えると、第１および第２の差動信号Ａ、Ｂは、以下の式（５）、（６）で表される。
【００３６】
Ａ＝（ａ＋）−（ａ−）  ・・・（５）
Ｂ＝（ｂ＋）−（ｂ−）  ・・・（６）
【００３７】
式（５）、（６）から、第１および第２の差動信号Ａ、Ｂの加算結果（Ａ＋Ｂ）は、以下の式（７）で表される。
【００３８】
Ａ＋Ｂ＝（ａ＋）＋（ｂ＋）−（ａ−）−（ｂ−）  ・・・（７）
【００３９】
また、第１および第２の差動信号Ａ、Ｂの減算結果（Ａ−Ｂ）は、以下の式（８）で表される。
【００４０】
Ａ−Ｂ＝（ａ＋）＋（ｂ−）−（ａ−）−（ｂ＋）  ・・・（８）
【００４１】
図５および図６は差動型演算回路４２の簡単な構成例を示す回路図であり、図５は加算回路として機能する場合、図６は減算回路として機能する場合をそれぞれ示している。
すなわち、図５（加算回路）においては、第１の差動信号Ａに対する２つの入力端子と、第２の差動信号Ｂに対する２つの入力端子とが同相関係にあり、出力端子１５ａ側の回路に各単相信号（ａ＋）および（ｂ＋）が入力され、出力端子１５ｂ側の回路に各単相信号（ａ−）および（ｂ−）が入力されている。
【００４２】
一方、図６（減算回路）においては、第１の差動信号Ａに対する２つの入力端子と、第２の差動信号Ｂに対する２つの入力端子とが逆相関係にあり、出力端子１６ａ側の回路に各単相信号（ａ＋）および（ｂ−）が入力され、出力端子１６ｂ側の回路に各単相信号（ａ−）および（ｂ＋）が入力されている。
これにより、加算回路および減算回路として同一構成の差動型演算回路４２を用いることが可能となる。
【００４３】
以上のように、この発明の実施の形態４によれば、前述（図２）の差動型加算回路２２および減算回路２３として、同一構成の２つの差動型演算回路４２を用いることができるので、レイアウトによる特性ばらつきを抑えることが可能となる。
【００４４】
実施の形態５．
なお、上記実施の形態１〜４（図１〜図４）では、加算処理結果および減算処理結果を最終出力信号としたが、図７のように、出力端子１５ａ、１５ｂ、１６ａ、１６ｂ（１５、１６）の前段側に、差動型９０度位相分配器２１（９０度位相分配器１１、ＰＰＦ３１）の出力電圧をそろえるための電圧制御回路５１ａ、５１ｂを挿入してもよい。
【００４５】
図７はこの発明の実施の形態５に係る高周波回路５０を示すブロック構成図であり、前述（図２）と同様のものについては、前述と同一符号を付して詳述を省略する。
図７において、高周波回路５０は、差動型加算回路２２および差動型減算回路２３の後段に、電圧制御回路５１ａ、５１ｂを備えている点が図２と異なる。
なお、ここでは、代表的に図２の回路構成に電圧制御回路５１ａ、５１ｂを用いた場合を示したが、図１〜図４のいずれの回路構成にも適用可能なことは言うまでもない。
【００４６】
次に、図７に示したこの発明の実施の形態５による動作について説明する。
外部発振器からの差動入力信号は、差動型９０度位相分配器２１を介して第１および第２の差動信号Ａ、Ｂとなり、差動型加算回路２２により加算処理（Ａ＋Ｂ）が行われ、差動型減算回路２３により減算処理（Ａ−Ｂ）が行われる。
【００４７】
最後に、差動型加算回路２２および差動型減算回路２３の後段に挿入された電圧制御回路５６ａ、５６ｂは、差動出力信号（加算結果および減算結果）の振幅をそろえた後に、出力端子１５ａ、１５ｂ、１６ａ、１６ｂから出力する。
【００４８】
このとき、差動型加算回路２２および差動型減算回路２３から出力される差動信号は、位相誤差が振幅誤差へと変換されるので、位相誤差が顕著に大きい場合には、信号の振幅差が大きな値となり、差動型９０度位相分配器２１の後段回路に対して悪影響を及ぼす可能性がある。
しかし、図７のように、電圧制御回路５１ａ、５１ｂを付加することにより、振幅誤差による悪影響を回避することができる。
【００４９】
以上のように、この発明の実施の形態５によれば、差動型９０度位相分配器２１（９０度位相分配器１１）の後段に電圧制御回路５１ａ、５１ｂを付加することにより、位相誤差によって生じた振幅誤差の悪影響を除去することが可能となる。
【００５０】
実施の形態６．
なお、上記実施の形態１〜５（図１〜図４、図７）では、９０度位相分配器１１（差動型９０度位相分配器２１）またはＰＰＦ３１を主要素とする高周波回路１０〜５０について説明したが、図８のように、上記実施の形態１〜５の高周波回路１０〜５０のいずれかからなる高周波回路６０を用いた直交変調器６６により高周波回路を構成してもよい。
図８はこの発明の実施の形態６に係る直交変調器６６（高周波回路）を示すブロック構成図であり、差動型の直交変調器の場合を示している。
【００５１】
図８において、直交変調器６６は、高周波回路６０（前述の９０度位相分配器１１、差動型９０度位相分配器２１、ＰＰＦ３１のいずれかを含む）と、高周波回路６０の入力側に接続された発振回路６１（外部発振器）と、高周波回路６０の出力側に接続されたミキサ６２ａ、６２ｂと、ミキサ６２ａ、６２ｂに設けられたＩＦまたはＢＢ入力端子６３ａ〜６３ｄと、ミキサ６２ａ、６２ｂの各出力信号を加算する加算器６４と、ＲＦ出力端子６５ａ、６５ｂとを備えている。
【００５２】
次に、図８に示したこの発明の実施の形態６に係る直交変調器６６の動作について説明する。
発振回路６１からの入力信号は、高周波回路６０を介して高精度の９０度位相差を有する差動出力信号に分配され、差動出力信号は、それぞれミキサ６２ａ、６２ｂによりＢＢ信号またはＩＦ信号へとミキシングされる。
また、ミキサ６２ａ、６２ｂの出力信号（ＢＢ信号またはＩＦ信号）は、加算器６４で加算され、ＲＦ信号として出力端子６５ａ、６５ｂから取り出される。
【００５３】
以上のように、この発明の実施の形態６によれば、上記実施の形態１〜５のいずれかの高周波回路６０を直交変調器６６に適用したので、高精度かつ広帯域の９０度位相分配器を備えた直交変調器６６（高周波回路）を実現することができる。
【００５４】
実施の形態７．
なお、上記実施の形態６（図８）では、前述の高周波回路のいずれかの高周波回路６０を直交変調器６６に適用したが、図９のように、直交復調器７６に適用してもよい。
図９はこの発明の実施の形態７に係る直交復調器７６（高周波回路）を示すブロック構成図であり、差動型の直交復調器の場合を示している。
【００５５】
図９において、直交変調器７６は、前述の高周波回路６０および発振回路６１と、高周波回路６０の出力側に接続されたミキサ７２ａ、７２ｂと、ミキサ７２ａ、７２ｂに設けられたＩＦまたはＢＢ出力端子７３ａ〜７３ｄと、ミキサ７２ａ、７２ｂへのＲＦ入力端子７５ａ、７５ｂとを備えている。
【００５６】
次に、図９に示したこの発明の実施の形態７に係る直交復調器７６の動作について説明する。
発振回路６１からの入力信号は、高周波回路６０を介して高精度の９０度位相差を有する差動出力信号に分配され、差動出力信号は、それぞれミキサ７２ａ、７２ｂにより、ＲＦ入力端子７５ａ、７５ｂからのＲＦ信号とミキシングされる。
ミキサ７２ａ、７２ｂの出力信号は、ＩＦまたはＢＢ信号として出力端子７３ａ〜７３ｄから取り出される。
【００５７】
以上のように、この発明の実施の形態７によれば、上記実施の形態１〜５のいずれかの高周波回路６０を直交復調器７６に適用したので、高精度かつ広帯域の９０度位相分配器を備えた直交復調器７６（高周波回路）を実現することができる。
【００５８】
次に、図１０〜図１４を参照しながら、上記実施の形態７のシミュレーションを行い、前述の実施の形態１〜５（図１〜図４、図７）に係る高周波回路の効果について、従来回路構成と対比させながら、さらに具体的に説明する。
【００５９】
図１０は従来の直交復調器シミュレーションモデル８６を示すブロック構成図であり、従来の差動型９０度位相分配器８１を直交復調器に用いた例を示している。
図１０において、差動型９０度位相分配器８１の入力側には、発振回路６１が設けられ、差動型９０度位相分配器８１の出力側には、トランジスタ回路により設計されて高周波信号を効率よく変復調するギルバートセルミキサ８２と、ローパスフィルタ８３とが設けられている。また、ローパスフィルタ８３には、ＢＢ出力端子７３ａ〜７３ｄおよびＲＦ入力端子７５ａ、７５ｂが設けられている。
【００６０】
ここで、シミュレーションとして、ＲＦ入力端子７５ａ、７５ｂから、通信速度５００Ｍｂｐｓで中心周波数５ＧＨｚのＱＰＳＫ（Ｑｕａｄｒａｔｕｒｅ  Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）信号が入力された場合のベースバンド信号を求める。なお、シミュレータとしては、ＡｇｉｌｅｎｔＴｅｃｈｎｏｌｏｇｉｅｓ社ＡＤＳを用い、ミキサとしては、ＴＳＭＣ社より提供の半導体モデルを使用し、ローパスフィルタ８３としては、理想的なガウスフィルタを用い、カットオフ周波数２ＧＨｚとする。
【００６１】
図１０内の差動型９０度位相分配器８１が理想的であった場合には、復調後の出力信号の位相誤差が０度となるので、ベースバンド信号は、サンプリングを行うと、図１１のように得られる。
【００６２】
図１１は位相誤差が０度の場合の説明図であり、差動型９０度位相分配器８１からの各差動信号Ａ、Ｂの電力が１［ｄＢｍ］で、位相が０度、９０度（位相差９０度）の場合の復調後の出力信号を示している。
図１１において、各サンプリング点を結線すると、ほぼ正方形（破線参照）となる。
【００６３】
一方、差動型９０度位相分配器８１が理想状態からずれて、位相誤差が１０度、２０度となった場合のベースバンド信号は、図１２、図１３のように、正方形から菱形（破線参照）へと変形していく。
図１２は各差動信号Ａ、Ｂの位相が５度、８５度（位相差８０度、位相誤差１０度）の場合、図１３は各差動信号Ａ、Ｂの位相が１０度、８０度（位相差７０度、位相誤差２０度）の場合を示している。
【００６４】
図１１〜図１３の各場合における誤り率特性をシミュレーションすると、図１４のように表される。
図１４において、横軸は、ディジタル変調信号におけるビットあたりの電力密度対雑音電力密度比［Ｅｂ／Ｎｏ］である。
【００６５】
また、図１４内の黒菱形でプロットされた特性曲線は、位相誤差０度の場合の誤り率、三角でプロットされた特性曲線は、位相誤差１０度の場合の誤り率、丸でプロットされた特性曲線は、位相誤差２０度の場合の誤り率である。
図１４から明らかなように、位相誤差が増大するにつれて、誤り率が増大して、直交復調器としての精度が劣化することが分かる。
【００６６】
次に、図１５〜図１８を参照しながら、上記実施の形態７に係る高周波回路６０を用いた場合についてシミュレーションを行う。
図１５はこの発明の実施の形態７に係る高周波回路６０を用いた場合の直交復調器シミュレーションモデル９６を示すブロック構成図である。
【００６７】
図１５において、従来回路構成（図１０）と異なる点は、差動型９０度位相分配器８１とギルバートセルミキサ８２との間に、加算回路９４および減算回路９５を挿入したことにある。
ここで、差動型９０度位相分配器８１からの各差動信号Ａ、Ｂに位相誤差αが生じた場合を考えると、位相誤差αは、前述の式（３）、（４）で示したように、加算回路９４および減算回路９５の処理により、振幅誤差へと変換される。
【００６８】
図１６、図１７は前述の図１２、図１３に対応しており、各差動信号Ａ、Ｂの位相誤差αが１０度、２０度になった場合のベースバンド信号を示す説明図である。
図１６、図１７において、加算回路９４および減算回路９５を挿入することにより、サンプリングされたベースバンド信号は、位相誤差が除去されて、ほぼ正方形（破線参照）で示される。
【００６９】
また、図１８は直交復調器シミュレーションモデル９６における誤り率特性を示す説明図であり、前述の特性（図１４）と比べると、位相誤差１０度、２０度の特性曲線（三角、丸参照）は、黒菱形の特性曲線とほぼ近似しており、誤り率特性が大幅に改善したことが分かる。
【図面の簡単な説明】
【００７０】
【図１】この発明の実施形態１に係る高周波回路を示すブロック構成図である。
【図２】この発明の実施形態２に係る高周波回路を示すブロック構成図である。
【図３】この発明の実施形態３に係る高周波回路を示すブロック構成図である。
【図４】この発明の実施形態４に係る高周波回路を示すブロック構成図である。
【図５】この発明の実施形態４による差動演算回路の加算回路構成例を示す回路図である。
【図６】この発明の実施形態４による差動演算回路の減算回路構成例を示す回路図である。
【図７】この発明の実施形態５に係る高周波回路を示すブロック構成図である。
【図８】この発明の実施形態６に係る直交変調器に適用した場合の高周波回路を示すブロック構成図である。
【図９】この発明の実施形態７に係る直交復調器に適用した場合の高周波回路を示すブロック構成図である。
【図１０】従来の差動型９０度位相分配器を用いた直交復調器シミュレーションモデルを示すブロック構成図である。
【図１１】図１０の直交復調器シミュレーションモデルにおける位相誤差０度の場合の復調出力を示す説明図である。
【図１２】図１０の直交復調器シミュレーションモデルにおける位相誤差１０度の場合の復調出力を示す説明図である。
【図１３】図１０の直交復調器シミュレーションモデルにおける位相誤差２０度の場合の復調出力を示す説明図である。
【図１４】図１０の直交復調器シミュレーションモデルにおける誤り率特性を示す説明図である。
【図１５】この発明の実施の形態７に係る高周波回路を用いた直交復調器シミュレーションモデルを示すブロック構成図である。
【図１６】図１５の直交復調器シミュレーションモデルにおける位相誤差１０度の場合の復調出力を示す説明図である。
【図１７】図１５の直交復調器シミュレーションモデルにおける位相誤差２０度の場合の復調出力を示す説明図である。
【図１８】図１５の直交復調器シミュレーションモデルにおける誤り率特性を示す説明図である。
【符号の説明】
【００７１】
１０、２０、３０、４０、５０、６０  高周波回路、１１  ９０度位相分配器、１２、９４  加算回路、１３、９５  減算回路、１４、１４ａ、１４ｂ  入力端子、１５、１５ａ、１５ｂ  出力端子（第１の出力端子）、１６、１６ａ、１６ｂ  出力端子（第２の出力端子）、２１  差動型９０度位相分配器、２２  差動型加算回路、２３  差動型減算回路、３１  ＰＰＦ（ポリフェーズフィルタ）、４２  差動型演算回路、５１ａ、５１ｂ  電圧制御回路、６１  発振回路、６２ａ、６２ｂ、７２ａ、７２ｂ  ミキサ、６３ａ〜６３ｄ  ＩＦまたはＢＢ入力端子、６４  加算器、６５ａ、６５ｂ  ＲＦ出力端子、６６  直交変調器、７３ａ〜７３ｄ  ＩＦまたはＢＢ出力端子、７５ａ、７５ｂ  ＲＦ入力端子、７６  直交復調器、８１  差動型９０度位相分配器、８２  ギルバートセルミキサ、８３  ローパスフィルタ、９６  直交復調器シミュレーションモデル、Ａ  第１の出力信号（差動信号）、Ｂ  第２の出力信号（差動信号）。
【図１】
2010016702.tif 000003
【図２】
2010016702.tif 000004
【図３】
2010016702.tif 000005
【図４】
2010016702.tif 000006
【図５】
2010016702.tif 000007
【図６】
2010016702.tif 000008
【図７】
2010016702.tif 000009
【図８】
2010016702.tif 000010
【図９】
2010016702.tif 000011
【図１０】
2010016702.tif 000012
【図１１】
2010016702.tif 000013
【図１２】
2010016702.tif 000014
【図１３】
2010016702.tif 000015
【図１４】
2010016702.tif 000016
【図１５】
2010016702.tif 000017
【図１６】
2010016702.tif 000018
【図１７】
2010016702.tif 000019
【図１８】
2010016702.tif 000020