(57)【要約】【課題】信号の伝搬速度を高速化できる構造を有する半導体装置を提供する。【解決手段】半導体装置は、第１の主面に形成された凹部３と、凹部３の底面に形成された第１の端子４と、第１の主面２に対抗する第２の主面５に形成された第２の端子６とを有する複数の基板１が積層された構造を含む。複数の基板１のうちの互いに上下に隣り合う基板１同士において、下側に位置する第１の基板１における第１の端子４と、上側に位置する第２の基板１における第２の端子６とは、突起電極７を介して電気的に接続されており、突起電極７と第１の基板１における凹部３の内壁又は凹部３の開口部の縁部との間には、空間１０が存在している。【選択図】図１
2010093032.tif 000002
【特許請求の範囲】
【請求項１】
第１の主面に形成された凹部と、
前記凹部の底面に形成された第１の端子と、
前記第１の主面に対抗する第２の主面に形成された第２の端子とを有する複数の基板が積層された構造を含む半導体装置であって、
前記複数の基板のうちの互いに上下に隣り合う基板同士において、下側に位置する第１の基板における前記第１の端子と、上側に位置する第２の基板における前記第２の端子とは、突起電極を介して電気的に接続されており、
前記突起電極と前記第１の基板における前記凹部の内壁又は前記凹部の開口部の縁部との間には、空間が存在している、ことを特徴する半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記凹部の開口部の縁部における前記第１の基板の厚さは、前記凹部の開口部を除いた領域における前記第１の基板の厚さよりも大きい、ことを特徴とする半導体装置。
【請求項３】
請求項１又は請求項２に記載の半導体装置において、
前記第１の基板における前記凹部の開口部と間隔を置いた領域には溝が形成されており、
前記溝における前記第１の基板の厚さは、前記溝を除いた領域における前記第１の基板の厚さよりも小さい、ことを特徴とする半導体装置。
【請求項４】
請求項１〜３のうちのいずれか１項に記載の半導体装置において、
前記第１の基板と前記第２の基板との間の隙間には、アンダーフィル樹脂が充填されていない構造を有する、ことを特徴とする半導体装置。
【請求項５】
請求項１〜３のうちのいずれか１項に記載の半導体装置において、
前記第１の基板と前記第２の基板との間の隙間には、アンダーフィル樹脂が充填されており、
前記第１の基板の凹部の内部に存在する前記空間内には、前記アンダーフィル樹脂が充填されていない構成を構造を有する、ことを特徴とする半導体装置。
【請求項６】
請求項５に記載の半導体装置において、
前記第１の基板の凹部の内部に存在する前記空間内には、気体が充填されている、ことを特徴とする半導体装置。
【請求項７】
請求項６に記載の半導体装置において、
前記気体は、酸素を含有しない、ことを特徴とする半導体装置。
【請求項８】
請求項１に記載記載の半導体装置において、
少なくとも前記第１の基板の凹部の内部に存在する前記空間には、気体が充填されており、
前記複数の基板全体が、シールドキャップによって密閉されている、ことを特徴とする半導体装置。
【請求項９】
請求項１〜８のうちのいずれか１項に記載の半導体装置において、
前記第１の端子、前記第２の端子、及び前記突起電極のうちの少なくともひとつは、金を含有しない材料からなる、ことを特徴とする半導体装置。
【請求項１０】
請求項１〜９のうちのいずれか１項に記載の半導体装置を製造する方法であって、
前記突起電極を前記第２の端子上に形成した後に、前記複数の基板を積層する工程を含む、ことを特徴とする半導体装置の製造方法。
【請求項１１】
請求項１〜９のうちのいずれか１項に記載の半導体装置を製造する方法であって、
前記突起電極を前記第１の端子上に形成した後に、前記複数の基板を積層する工程を含む、ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回基板、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）形成基板、又は、集積回路とＭＥＭＳとを混在させた集積基板が、貫通電極又は突起電極を用いて３次元的に積層された構成を有する半導体装置に関する。
【背景技術】
【０００２】
集積基板が貫通電極又は突起電極を用いて３次元的に積層された構成を有する従来の半導体装置について、図７を参照しながら説明する（例えば、特許文献１〜特許文献８参照）。
【０００３】
図７は、集積基板が３次元的に積層された構成を有する従来の半導体装置の構造を示す断面図である。
【０００４】
図７に示すように、複数の基板１０１が積層されており、各基板１０１における第１の面１０２には凹部１０３が形成されており、該凹部３の内部には第１の端子１０４が形成されている。一例として、基板１０１がシリコン基板である場合には、第１の面１０２は、シリコン基板の裏面研磨された面である。
【０００５】
基板１０１の第２の面１０５には、第２の端子１０６が形成されており、第２の端子１０６上には突起電極１０７が形成されている。また、基板１０１の第２の面１０５とは、基板１０１がシリコン基板である場合には集積回路が形成された面となる。積層された複数の基板１０１間では、突起電極１０７と第１の端子１０４とが電気的に接続させた構成になっている。
【０００６】
また、基板１０１は、シリコン基板であってもよいし、集積回路が表面に形成されていないインターポーザー基板を用いてもよい。インターポーザー基板を用いる場合、絶縁層はシリコン、樹脂、又はセラミックなどからなり、導体からなる配線パターンを複数の半導体素子の間に介在させることで電気的接続が行われている。
【０００７】
また、基板１０１には、半導体集積回路のみならず、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）素子が形成されていてもよいし、集積回路とＭＥＭＳとの両者が混在された構成を有する集積回路が形成されていてもよい。
【０００８】
また、第１の端子１０４は、凹部１０３の底面だけに形成されている場合、凹部１０３の内壁１０８だけに形成されている場合と、凹部１０３の底面及び内壁１０８の両方に形成されている場合のいずれであってもかまわない。そして、突起電極１０７と第１の端子１０４とを電気的に接続させるために、突起電極１０７が凹部１０３に挿入された構成となっている。
【０００９】
ここで、第１の端子１０４が、凹部１０３の底面だけに形成されている場合には、突起電極１０７と第１の端子１０４とが、凹部１０３の底面にて接触することにより、電気的接続が行われる。
【００１０】
次に、第１の端子１０４が、凹部１０３の内壁１０８だけに形成されている場合には、突起電極１０７と第１の端子１０４とが、凹部１０３の内壁１０８にて接触することにより、電気的接続が行われる。
【００１１】
次に、第１の端子１０４が、凹部１０３の底面及び凹部１０３の内壁１０８の両方に形成されている場合には、突起電極１０７と第１の端子１０４とが、凹部１０３の底面及び凹部１０３の内壁１０８のいずれかひとつ又は両方にて接触することにより、電気的接続が行われる。
【００１２】
以上のように、第１の端子１０４の形成位置に応じて電気的接続が行われるが、いずれの場合においても、突起電極１０７は、少なくとも、凹部１０３の開口部の縁部１０９又は内壁１０８に接触している構成となっている。
【００１３】
このような構成において、突起電極１０７が例えば塑性変形する金属バンプである場合には、接触時に、突起電極１０７が凹部１０３の開口部の縁部１０９から受ける圧力又は凹部１０３の内壁１０８から受ける圧力により、突起電極１０７は塑性変形し、凹部１０３と固着した構成になっている。また、突起電極１０７、第１の端子１０４、又は第２の端子１０６の酸化又は腐食などを防止するために、凹部１０３の内部を含む複数の基板１０１間の隙間１１０には、通常、アンダーフィル樹脂が充填されている（図示せず）。
【００１４】
以上説明したように、３次元的に積層された構成を有する従来の半導体装置は、複数の基板１０１間の電気的接続は、ワイヤボンディングで行う方式と比較すると、配線距離が劇的に短縮される構成を有している。これにより、集積回路の高速動作に対応した高いパフォーマンスと高周波特性の実現が期待される。
【特許文献１】特開２００６−２１０７４５号公報
【特許文献２】特開２００７−０１９４３０号公報
【特許文献３】特開２００１−２９１８２２号公報
【特許文献４】特許第３７２６５８６号
【特許文献５】特開２００７−２０７９８２号公報
【特許文献６】特許第３７３１３７８号
【特許文献７】特開平６−０６１４１９号公報
【特許文献８】特開２００５−２８６１８４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら、上記従来の半導体装置では、以下の問題が存在する。
【００１６】
まず、第１に、上記従来の半導体装置において、基板１０１としてシリコン基板を用いると、樹脂基板を用いる場合に比べて、信号の伝搬速度が非常に遅くなる。近似式による比較値を参照した場合、信号の伝搬速度が約０．６倍になる。これは、シリコンの比誘電率が、アンダーフィルの比誘電率に比べて大きいため、静電容量が増加して信号の遅延が生じることによる。
【００１７】
具体的に、上記近似式による比較は、例えば以下のように行うことができる。すなわち、シリコン基板内の配線における信号伝播速度をＶ(Silicon) 、樹脂基板内の配線における信号伝播速度をＶ(Resin)と表記する。シリコンの比誘電率ｋ（Silicon)が約１２．０、エポキシの比誘電率ｋ（Resin)が約４．５とした場合、信号の伝播速度の比は、Ｒｏｏｔ(ｋ（Resin) / ｋ（Silicon))＝約０．６になる。
【００１８】
また、第２に、凹部１０３の内部を含む複数の基板１０１間の隙間１１０にアンダーフィル樹脂を充填すると、充填しない場合に比べて、信号の伝搬速度が非常に遅くなることである。近似式による比較値を参照した場合、信号の伝搬速度が約０．５倍になる。これは、アンダーフィルの比誘電率が、空気を含む一般的な気体の比誘電率に比べて大きいため、静電容量が増加して信号の遅延が生じることによる。
【００１９】
具体的に、上記近似式による比較は、例えば以下のように行うことができる。すなわち、アンダーフィル樹脂内の配線における信号伝播速度をＶ(Resin) 、空気又は空気を除く気体中を通過する配線での信号伝播速度をＶ(Air)と表記する。アンダーフィルの比誘電率ｋ（Resin)が約４．５、空気を含む一般的な気体の比誘電率ｋ（Air)が約１．０とすると、信号の伝播速度の比は、Ｒｏｏｔ(ｋ（Air) / ｋ（Resin))＝約０．５になる。
【００２０】
さらに、第３に、金の高騰の傾向による材料費の上昇に対抗するため、金の使用を削減する必要がある。したがって、金ではなく、銅、錫、半田、銀、又はアルミなどの金を除く材料に変更する必要があるが、金を除く材料を用いる場合、突起電極１０７、第１の端子１０４、及び第２の端子１０６が酸化及び腐食しやすくなり、接続の信頼性が低下するという問題がある。
【００２１】
前記に鑑み、本発明の目的のひとつは、信号の伝搬速度を高速化できる構造を有する半導体装置及びその製造方法を提供することである。
【００２２】
また、本発明の別の目的は、物理的に可能な最高速度の信号伝搬を達成できる構造を有する半導体装置及びその製造方法を提供することである。
【００２３】
さらに、本発明の別の目的は、金の使用を削減しても、酸化及び腐食の発生を抑制できる構造を有する半導体装置及びその製造方法を提供することである。
【課題を解決するための手段】
【００２４】
前記の目的を達成するために、本発明の一側面の半導体装置は、第１の主面に形成された凹部と、凹部の底面に形成された第１の端子と、第１の主面に対抗する第２の主面に形成された第２の端子とを有する複数の基板が積層された構造を含む半導体装置であって、複数の基板のうちの互いに上下に隣り合う基板同士において、下側に位置する第１の基板における第１の端子と、上側に位置する第２の基板における第２の端子とは、突起電極を介して電気的に接続されており、突起電極と第１の基板における凹部の内壁又は凹部の開口部の縁部との間には、空間が存在している。
【００２５】
本発明の一側面の半導体装置によると、突起電極と凹部との間には空間が存在しており、従来例のようにシリコンが存在しないことにより、突起電極の周囲の比誘電率は、シリコンに比べて小さくなり、静電容量が減少して、信号を高速伝播させる効果が奏される。
【００２６】
本発明の一側面の半導体装置において、凹部の開口部の縁部における第１の基板の厚さは、凹部の開口部を除いた領域における第１の基板の厚さよりも大きい。
【００２７】
本発明の一側面の半導体装置において、第１の基板における凹部の開口部と間隔を置いた領域には溝が形成されており、溝における第１の基板の厚さは、溝を除いた領域における第１の基板の厚さよりも小さい。
【００２８】
このようにすると、アンダーフィル樹脂が基板間に充填される場合であっても、凹部の内部にアンダーフィル樹脂は流入せず、突起電極と凹部との間に空間を存在させることができる。また、アンダーフィル樹脂が充填されても、されなくても、比誘電率が約１．０の空間を存在させることができる。空間は例えば空気であり、空気の比誘電率が約１．０であるから、すなわち、比誘電率が約１．０の空間を存在させることができ、物理的に可能な最高速度の信号伝搬を達成する効果が奏される。
【００２９】
本発明の一側面の半導体装置において、第１の基板と第２の基板との間の隙間には、アンダーフィル樹脂が充填されていない構造を有する。
【００３０】
本発明の一側面の半導体装置において、第１の基板と第２の基板との間の隙間には、アンダーフィル樹脂が充填されており、第１の基板の凹部の内部に存在する空間内には、アンダーフィル樹脂が充填されていない構成を構造を有する。
【００３１】
このようにすると、アンダーフィル樹脂が充填されてもされなくても、凹部の内部にアンダーフィル樹脂は存在せず、凹部内の空間のみ選択的に、アンダーフィル樹脂の未充填領域とすることができる。空間は例えば空気であり、空気の比誘電率が約１．０であるから、すなわち、比誘電率が約１．０の空間を存在させることができ、物理的に可能な最高速度の信号伝搬を達成する効果が奏される。
【００３２】
本発明の一側面の半導体装置において、第１の基板の凹部の内部に存在する空間内には、気体が充填されている。
【００３３】
本発明の一側面の半導体装置において、気体は、酸素を含有しない。気体として、例えば、窒素、アルゴン、又はヘリウムなどの酸化や腐食などを防止する効果をもつものを用いるとよい。
【００３４】
このようにすると、金の使用を削減し、突起電極、第１の端子、又は、第２の端子を、銅、錫、半田、銀、又はアルミなどの金を除く材料に変更しても酸化又は腐食などが生じない。したがって、金を用いなくとも、低コストで接続の信頼性を維持するという効果が奏される。また、気体の比誘電率が約１．０であるから、すなわち、比誘電率が約１．０の空間を存在させることができ、物理的に可能な最高速度の信号伝搬を達成する効果が奏される。
【００３５】
本発明の一側面の半導体装置において、少なくとも第１の基板の凹部の内部に存在する空間には、気体が充填されており、複数の基板全体が、シールドキャップによって密閉されている。
【００３６】
このようにすると、金の使用を削減し、突起電極、第１の端子、又は第２の端子を、銅、錫、半田、銀、又はアルミなどの金を除く材料に変更しても酸化又は腐食などが生じない。したがって、金を用いなくとも、低コストで接続の信頼性を維持するという効果が奏される。
【００３７】
本発明の一側面の半導体装置において、第１の端子、第２の端子、及び突起電極のうちの少なくともひとつは、金を含有しない材料からなる。
【００３８】
このようにすると、金の使用を削減し、製造コストを削減するという効果が奏される。
【発明の効果】
【００３９】
本発明によると、信号の伝搬速度を高速化できる構造を有する半導体装置及びその製造方法が実現される。
【００４０】
また、物理的に可能な最高速度の信号伝搬を達成できる構造を有する半導体装置及びその製造方法が実現される。
【００４１】
さらに、金の使用を削減しても、酸化及び腐食の発生を抑制できる構造を有する半導体装置及びその製造方法が実現される。
【発明を実施するための最良の形態】
【００４２】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置及びその製造方法について、図面を参照しながら説明する。
【００４３】
図１は、本発明の第１の実施形態に係る３次元的に積層された構成を有する半導体装置の断面図を示している。
【００４４】
図１に示すように、本実施形態に係る半導体装置では、複数の基板１が３次元的に積層された構成を有し、基板１の第１の面２には凹部３が形成され、凹部３の内部には第１の端子４が形成されている。さらに、基板１の第２の面５には、第２の端子６が形成されている。上下に位置する基板１間において、一の基板１の第１の端子４と隣り合う基板１の第２の端子６とは、突起電極７を介して電気的に接続されており、突起電極７と凹部３の内壁８との間、又は、突起電極７と凹部３の開口部の縁部９との間には、空間１０を存在させている。
【００４５】
第１の端子４は、図上では、凹部３の底面だけに形成している場合を示しているが、凹部３の底面及び凹部３の内壁８の両方に形成していてもよい。第１の端子４が、凹部３の底面だけに形成されている場合であっても、第１の端子４が、凹部３の底面及び凹部３の内壁８の両方に形成されている場合であっても、本実施形態において、突起電極７と第１の端子４とは、凹部３の底面とのみ接続している構成を有している。
【００４６】
次に、上記本実施形態に係る半導体装置の製造方法及び構成材料について説明する。
【００４７】
まず、基板１の第２の面５における第２の端子６上に突起電極７を形成した後、各基板１を積層する。または、基板１における第１の端子４上に突起電極を形成した後、各基板１を積層することもできる。そして、第２の端子６上に突起電極７を形成する方法である場合には、突起電極は通常バンプと呼ぶことができ、一方、第１の端子４上に突起電極７を形成する方法である場合には、貫通ビアと呼ぶことができる。すなわち、本実施形態では、バンプを形成した基板１を凹部３を形成した隣り合う基板１に接続する工程によって製造することができ、また、凹部３の内部に貫通ビアを形成した基板１を隣り合う基板１に接続する工程によっても製造することができる。
【００４８】
また、基板１はシリコン基板であってもよいし、又は、集積回路を表面に形成していない、インターポーザー基板であってもよい。この場合、インターポーザー基板を用いる場合、絶縁層はシリコン、樹脂、又はセラミックなどからなり、導体からなる配線パターンを複数の半導体素子の間に介在させることで電気的接続が行われる。
【００４９】
また、集積回路は、半導体集積回路のみならず、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）素子を適用してもよいし、集積回路とＭＥＭＳとの両者を混在させた構成の集積回路であってもよい。ＭＥＭＳは、半導体集積回路製造技術とマイクロマシン加工技術とをシリコン基板に適用し、高度な寸法精度と加工精度とを有する超小型の振動子又は可動部を持つマイクロデバイスである。ＭＥＭＳの機能としては、共振子、フィルタ、伝送線路、インダクタ、スイッチ、又はアンテナなど非常に多くの種類があり、光通信、医療機器、センサー、又は無線通信などにも幅広く適用することができる。
【００５０】
また、凹部３の形成方法は、エッチング法、又はレーザー加工などを用いることができる。エッチング法は、フォトレジストパターンなどを形成し、基板１の第２の面５の側から、選択的エッチング処理を行うことなどによって形成することができる。
【００５１】
また、半導体素子の積層集積度を上げるため、電極の狭ピッチ化が必要とされており、例えば、第１の端子４のピッチが１００から５０ミクロンの場合には、貫通電極又は突起電極７の直径は約５０ミクロンから約２０ミクロンであることが必要である。突起電極７の形成法としては、めっき法、印刷法、又はスタッドバンプ法などがある。めっき法は、電解めっき又は無電解めっきによって形成する方法であり、印刷法は、半田ペーストを印刷し、その後、半田ペーストを溶融して半田バンプを形成するなどの方法である。また、半田ボールを積層基板上に供給し、半田ボールを溶融して半田バンプを形成するという方法もある。スタッドバンプ法はワイヤボンディングに用いるワイヤを電極上に打ち付け、引きちぎることで形成する方法である。
【００５２】
また、突起電極７と第１の端子４又は第２の端子６との電気的接続は、金属間結合、金属間の接触接続、又は導電性ペーストによる密着などによって行う。
【００５３】
また、積層された基板１の隙間の空気によって、突起電極７、第１の端子４及び第２の端子６が酸化又は腐食することを防止する必要があるため、基板１には、あらかじめ酸化・腐食防止剤を塗布しておくことが好ましい。または、基板１の積層後に、酸化・腐食防止剤を塗布してもよい。
【００５４】
以上のように、本実施形態に係る半導体装置及びその製造方法によると、突起電極７と凹部３との間には空間１０が設けられており、突起電極７は凹部３の底面とだけ接続している。この空間１０にはシリコンが存在しないことにより、突起電極７の周囲の比誘電率は、シリコンに比べて小さくなり、静電容量が減少して、信号を高速伝播させる効果が奏される。すなわち、比誘電率が約１．０の空間１０を存在させることができ、物理的に可能な最高速度の信号伝搬を達成する効果が奏される。
【００５５】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置及びその製造方法について、図面を参照しながら説明する。
【００５６】
図２（ａ）及び（ｂ）は、本発明の第２の実施形態に係る３次元的に積層された構成を有する半導体装置の断面図を示している。
【００５７】
図２（ａ）に示す本実施形態に係る半導体装置は、上記第１の実施形態に係る半導体装置と比べて、凹部３の開口部の縁部９に段差１ａがさらに設けられ、段差１ａを有する部分の基板１の厚さｈ１が、凹部３の開口部の縁部９を除く領域における基板１の厚さｈ２よりも大きくなっている点に特徴を有している。なお、本実施形態に係る半導体装置におけるその他の構造は、上記第１の実施形態に係る半導体装置における構造と同様であり、ここでは、その説明は省略する。
【００５８】
本実施形態に係る半導体装置は、基板１には段差１ａが存在しているため、図２（ｂ）に示すように、アンダーフィル樹脂１６を基板１間に充填しても、アンダーフィル樹脂１６は段差１ａによってせき止められて、凹部３の内部には流入しない。よって、突起電極７と凹部３との間には空間１０を存在させることができる。空間１０には、アンダーフィル樹脂１６が存在しないことにより、突起電極７の周囲の比誘電率は、アンダーフィル樹脂１６に比べて小さくなり、静電容量が減少して、信号を高速伝播させる効果が奏される。空間１０は一般的に空気よりなり、空気の比誘電率が約１．０であるから、すなわち、比誘電率が約１．０の空間１０を存在させることができ、物理的に可能な最高速度の信号伝搬を達成する効果が奏される。
【００５９】
ここで、凹部３の開口部の縁部９付近に厚さｈ１を有する段差１ａの形成は、凹部３の開口部の縁部９のみに段差１ａを設ける選択的エッチング法、レーザー加工、又は樹脂などの部分的な塗布によって行われる。
【００６０】
また、アンダーフィル樹脂１６の形成は、積層した基板１の隙間から充填する方法であってもよいし、基板１を積層する前に基板１の表面に塗布しておき、積層後、硬化する方法であってもよい。
【００６１】
なお、本実施形態に係る半導体装置の製造方法及び材料については、上述した通り、上記第１の実施形態に係る半導体装置での説明と同様であるため、ここではその説明は省略する。
【００６２】
−変形例−
以下、本発明の第２の実施形態に係る半導体装置の変形例について、図面を参照しながら説明する。
【００６３】
図３は、本実施形態に係る半導体装置の変形例における３次元的に積層された構成の半導体装置の断面図を示している。
【００６４】
図３に示すように、本変形例に係る半導体装置は、上記図２（ｂ）に示した半導体装置に比べて、突起電極７と凹部３の内壁８との間の空間１０には、アンダーフィル樹脂１６が充填されることなく、気体１７が充填されている点に特徴を有している。
【００６５】
ここで、気体１７としては、例えば、窒素、アルゴン、若しくはヘリウムなどの酸化又は腐食などを防止する効果を有する気体であって、酸素を含有しない気体を用いる。
【００６６】
一例として、気体１７として窒素を用いる場合には、窒素デシケーターなどの窒素雰囲気中で、上述した積層工程とアンダーフィル樹脂１６を充填する工程とを行うことにより、空間１０に気体１７を気密充填する。
【００６７】
また、気体１７の気圧は、真空に近いものであっても、大気圧よりも大きいものであってもよい。気体１７の気圧を設定する考え方の一例について説明する。例えば、３次元積層された半導体装置を配線基板にリフローして実装する場合を考えると、リフローにおいて、常温である２５℃〜２５０℃まで上昇させると、気体の状態方程式などを用いると、気体１７は約１．７倍の体積に膨張しようとすると言える。一例として、常温にて気体１７を０．５気圧に設定した場合には、約１．７倍に膨張しようとして空間１０内にて約１気圧になる。これは大気圧と同じであるから、アンダーフィル樹脂１６に対してダメージを与えることがなく、良好な気圧の設定値の１つであると言える。
【００６８】
このようにして、空間１０には、気体１７が存在することにより、突起電極７の周囲の比誘電率は、アンダーフィル樹脂１６に比べて小さくなり、静電容量が減少して信号を高速伝播させる効果が奏される。
【００６９】
気体１７の比誘電率が約１．０であることから、すなわち、比誘電率が約１．０の空間１０を存在させることができるため、物理的に可能な最高速度の信号伝搬を達成する効果が奏される。
【００７０】
さらに、金の使用を削減し、突起電極７、第１の端子４、第２の端子６を、銅、錫、半田、銀、又はアルミなどの金を除く材料に変更しても、酸化又は腐食などの発生を抑制できる。したがって、金を用いなくとも、低コストで接続の信頼性を維持できるという効果が奏される。
【００７１】
（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体装置及びその製造方法について、図面を参照しながら説明する。
【００７２】
図４（ａ）及び（ｂ）は、本発明の第３の実施形態に係る３次元的に積層された構成を有する半導体装置の断面図を示している。
【００７３】
図４（ａ）に示す本実施形態に係る半導体装置は、上記第２の実施形態に係る半導体装置と比べて、凹部３の開口部の縁部９に設けられた段差１ａの外周部に溝１ｂがさらに設けられ、溝部１ｂの部分の基板１の厚さｈ４が、段差１ａ及び溝部１ｂを除く領域における基板１の厚さｈ１よりも大きくなっている点に特徴を有している。なお、本実施形態に係る半導体装置におけるその他の構造は、上記第２の実施形態に係る半導体装置における構造と同様であり、ここでは、その説明は省略する。
【００７４】
本実施形態に係る半導体装置は、基板１には段差１ａ及び溝１ｂが存在しているため、図４（ｂ）に示すように、アンダーフィル樹脂１６を基板１間に充填しても、アンダーフィル樹脂１６は段差１ａ及び溝１ｂによってせき止められて、凹部３の内部には流入しない。よって、突起電極７と凹部３との間には空間１０を存在させることができる。空間１０には、アンダーフィル樹脂１６が存在しないことにより、突起電極７の周囲の比誘電率は、アンダーフィル樹脂１６に比べて小さくなり、静電容量が減少して、信号を高速伝播させる効果が奏される。空間１０は一般的に空気よりなり、空気の比誘電率が約１．０であるから、すなわち、比誘電率が約１．０の空間１０を存在させることができ、物理的に可能な最高速度の信号伝搬を達成する効果が奏される。
【００７５】
ここで、凹部３の開口部の縁部９付近に厚さｈ４を有する溝１ｂの形成は、段差１ａの外周部のみに溝１ｂを設ける選択的エッチング法、レーザー加工、又は樹脂などの部分的な塗布によって行われる。
【００７６】
また、アンダーフィル樹脂１６の形成は、上記第２の実施形態での説明と同様に、積層した基板１の隙間から充填する方法であってもよいし、基板１を積層する前に基板１の表面に塗布しておき、積層後、硬化する方法であってもよい。
【００７７】
なお、本実施形態に係る半導体装置の製造方法及び材料については、上述した通り、上記第２の実施形態に係る半導体装置での説明と同様であるため、ここではその説明は省略する。
【００７８】
なお、本実施形態において、基板１には段差１ａを設けることなく、溝１ｂのみを設ける構成であっても、アンダーフィル樹脂１６を基板１間に充填しても、アンダーフィル樹脂１６が溝１ｂによってせき止められる効果を期待できる。
【００７９】
−変形例−
以下、本発明の第３の実施形態に係る半導体装置の変形例について、図面を参照しながら説明する。
【００８０】
図５は、本実施形態に係る半導体装置の変形例における３次元的に積層された構成の半導体装置の断面図を示している。
【００８１】
図５に示すように、本変形例に係る半導体装置は、上記図４（ｂ）に示した半導体装置に比べて、突起電極７と凹部３の内壁８との間の空間１０には、アンダーフィル樹脂１６が充填されることなく、気体１７が充填されている点に特徴を有している。
【００８２】
ここで、気体１７としては、例えば、窒素、アルゴン、若しくはヘリウムなどの酸化又は腐食などを防止する効果を有する気体であって、酸素を含有しない気体を用いる。
【００８３】
一例として、気体１７として窒素を用いる場合には、窒素デシケーターなどの窒素雰囲気中で、上述した積層工程とアンダーフィル樹脂１６を充填する工程とを行うことにより、空間１０に気体１７を気密充填する。なお、気体１７の気圧は、上記第２の実施形態の変形例と同様である。
【００８４】
このようにして、空間１０には、気体１７が存在することにより、突起電極７の周囲の比誘電率は、アンダーフィル樹脂１６に比べて小さくなり、静電容量が減少して信号を高速伝播させる効果が奏される。
【００８５】
気体１７の比誘電率が約１．０であることから、すなわち、比誘電率が約１．０の空間１０を存在させることができるため、物理的に可能な最高速度の信号伝搬を達成する効果が奏される。
【００８６】
さらに、金の使用を削減し、突起電極７、第１の端子４、第２の端子６を、銅、錫、半田、銀、又はアルミなどの金を除く材料に変更しても、酸化又は腐食などの発生を抑制できる。したがって、金を用いなくとも、低コストで接続の信頼性を維持できるという効果が奏される。
【００８７】
（第４の実施形態）
以下、本発明の第４の実施形態に係る半導体装置について、図面を参照しながら説明する。
【００８８】
図６は、本発明の第４の実施形態に係る３次元的に積層された構成を有する半導体装置の断面図を示している。
【００８９】
本実施形態に係る半導体装置は、上記の第１〜第３の実施形態で説明した半導体装置を用い、積層された基板１間の隙間に気体１７が充填され、さらに、積層された基板１全体がシールドキャップ１８によって密閉されている。
【００９０】
なお、図６は、一例として、図１に示した半導体装置を用いた実施例を示しているが、その他の上記の半導体装置を適用することができる。また、上記実施形態で説明した部分と同様の部分の説明は省略する。
【００９１】
一例として、気体１７を窒素とする場合、窒素デシケーターなどの窒素雰囲気中で、積層工程と、アンダーフィル樹脂１６を充填する場合にはその充填工程とを行い、半田ボール２０を設けた実装基板１９上に積層された基板１全体をシールドキャップ１８により密閉する。
【００９２】
本実施形態の半導体装置によると、気体１７の比誘電率が約１．０であることから、すなわち、比誘電率が約１．０の空間１０が存在しているため、物理的に可能な最高速度の信号伝搬を達成する効果が奏される。
【００９３】
さらに、凹部３の底面に形成された第１の端子４、基板１の第２の面５に形成された第２の端子６、及び、第２の端子６上に形成された突起電極７のすべて又はいずれかが、金を含有しない材料を用いている。これにより、金の使用を削減し、突起電極７、第１の端子４、又は第２の端子６を、銅、錫、半田、銀、又はアルミなどの金を除く材料に変更しても、酸化又は腐食などが生じない。したがって、金を用いなくとも、低コストで接続の信頼性を維持するという効果が奏される。
【産業上の利用可能性】
【００９４】
本発明によると、超薄型の集積基板を、高い接続信頼性にて、３次元積層化することが可能になる。そのため、小型化、高速化、及び多機能化が加速度的に進む、携帯電話、パーソナルコンピュータ、ＩＣカード、ＰＤＡ、光通信機器、及び医療機器などの電子機器における、集積基板を貫通電極又は突起電極によりって次元的に積層された構成の半導体装置にとって極めて有用である。
【図面の簡単な説明】
【００９５】
【図１】本発明の第１の実施形態に係る半導体装置の断面図である。
【図２】（ａ）及び（ｂ）は、本発明の第２の実施形態に係る半導体装置の断面図である。
【図３】本発明の第２の実施形態の変形例に係る半導体装置の断面図である。
【図４】（ａ）及び（ｂ）は、本発明の第３の実施形態に係る半導体装置の断面図である。
【図５】本発明の第３の実施形態の変形例に係る半導体装置の断面図である。
【図６】本発明の第４の実施形態に係る半導体装置の断面図である。
【図７】従来に係る半導体装置の断面図である。
【符号の説明】
【００９６】
１    基板
２    第１の面
３    凹部
４    第１の端子
５    第２の面
６    第２の端子
７    突起電極
８    凹部の内壁
９    凹部の開口部の縁部
１０  空間
１ａ  段差
１ｂ  溝
１６  アンダーフィル樹脂
１７  気体
１８  シールドキャップ
１９  実装基板
２０  半田ボール
【図１】
2010093032.tif 000003
【図２】
2010093032.tif 000004
【図３】
2010093032.tif 000005
【図４】
2010093032.tif 000006
【図５】
2010093032.tif 000007
【図６】
2010093032.tif 000008
【図７】
2010093032.tif 000009