(57)【要約】【課題】クラスＤ増幅器へのＰＷＭ信号の印可のオン／オフ時にポップノイズを発生させないこと。【解決手段】パワー・オン状態になる又はアン・ミュート状態にされたことを示す第１状態を、またはパワー・オフにされ又はミュート状態にされる第２状態を検出する。第１状態検出時、それぞれ漸増する幅を有する複数のパルスとその後のデューティ５０％のパルス列を含む差動ＰＷＭ信号を生成してマルチプレクサ経由で増幅器に送り、オーディオ・プロセッサの出力が安定状態になるとこれを増幅器にマルチプレクサ経由で送る。第２状態検出時、オーディオ・プロセッサの出力が安定状態の場合に、それぞれ漸減する幅を有する複数のパルスとその後の無信号のパルス列を含む差動ＰＷＭ信号を生成し、同時に、この生成したパルスをマルチプレクサを介して増幅器に送る。ここで、漸増／漸減するパルスのパルス数と各幅は本発明に開示した方程式を満足する関係にある。【選択図】図２２
2010136339.tif 000002
【特許請求の範囲】
【請求項１】
Ｄ級増幅器に出力するための第１及び第２のＰＷＭ信号からなる差動ＰＷＭ信号を生成するＰＷＭ信号生成回路であって、
パワー・オンまたはパワー・オフ時に、もしくは、ミュートまたはアン・ミュート時に、幅が漸増する、もしくは、幅が漸減する複数のパルスを含む差動ＰＷＭ信号を出力するパルス発生器
を備え、
前記幅が漸増する複数のパルスは、幅の小さい方から大きい方に順番に前記第１及び第２のＰＷＭ信号に交互に割り付けられ、または、前記幅が漸減する複数のパルスは幅の大きい方から小さい方に順番に前記第１及び第２のＰＷＭ信号に交互に割り付けられることを特徴とするＰＷＭ信号生成回路。
【請求項２】
前記パルス発生器から出力される、デューティ５０％以外の前記幅が漸増するあるいは漸減する複数のパルスの幅の比率は、デューティ５０％のパルス幅を１とした場合に、
Ｔｓｗが差動ＰＷＭ信号の周期を表し、
ｉが漸増するパルス列の最初のパルスの立ち上がり点を０とし、次の遷移点を１，さらに後続する遷移点を２とした数値であり、
ｉ−１は低減された幅パルスの数を表し、
ｊが要求された信号の方程式を表し、ｊ＝１で積分された信号におけるオフセット・ゼロを算出する式を提供し、ｊ＝２で第２次積分された信号におけるオフセットのゼロを算出する式を提供し、ｊ＝３で第３次積分された信号におけるオフセットのゼロを算出する式を提供し、Ｊ＝ｎで、第ｎ次積分された信号におけるオフセットのゼロを表し、
Ｒｗｐｉ（ｉ＝１，２，…）を各パルス幅の比とすると、
【数１】
2010136339.tif 000016
【数２】
2010136339.tif 000017
【数３】
2010136339.tif 000018
の方程式によって、算出される
ことを特徴とする請求項１に記載のＰＷＭ信号生成回路。
【請求項３】
前記パルス発生器から出力される、デューティ５０％以外の前記幅が漸増するあるいは漸減する複数のパルスの幅の合計であって、前記第１のＰＷＭ信号に割り付けられるパルスの幅の極性と、前記第２のＰＷＭ信号に割り付けられるパルス幅の極性を互いに逆にした場合の合計の値の絶対値は、前記デューティ５０％のパルス列のパルスの幅の半分の値を有することを特徴とする請求項１に記載のＰＷＭ信号生成回路。
【請求項４】
前記パルス発生器から出力される、デューティ５０％以外の前記幅が漸増するあるいは漸減する複数のパルスが、２つの場合、前記第１のＰＷＭ信号に割り付けられた第１のパルスの幅と、前記第２のＰＷＭ信号に割り付けられた第２のパルスの幅と、の差は、前記デューティ５０％のパルス列のパルスの幅の半分であることを特徴とする請求項１に記載のＰＷＭ信号生成回路。
【請求項５】
前記パルス発生器は、
前記幅が漸増するあるいは漸減する複数のパルスとその後のデューティ５０％のパルス列を含む差動ＰＷＭ信号、または、前記幅が漸減するあるいは漸減する複数のパルスとその後の無信号を含む差動ＰＷＭ信号を出力することを特徴とする請求項１乃至４のいずれかに記載のＰＷＭ信号生成回路。
【請求項６】
オーディオ入力信号を表す差動ＰＷＭ信号が、前記デューティ５０％のパルス列と等しいデューティ５０％のパルス列を示すことを検出する検出回路と、
前記パルス発生器が出力する差動ＰＷＭ信号と前記オーディオ信号を表す差動ＰＷＭ信号を入力し、どちらか一方を選択して、前記Ｄ級増幅器に出力するマルチプレクサと、
を備えることを特徴とする請求項５に記載のＰＷＭ信号生成回路。
【請求項７】
パワー・オン／パワー・オフ状態、またはミュート／アン・ミュート状態を検出する状態検知部と、
前記状態検知部と前記検出回路の各出力信号に基づき、前記マルチプレクサを制御し、且つ前記パルス発生器における差動ＰＷＭ信号の生成を制御する制御部と、
を備えることを特徴とする請求項６に記載のＰＷＭ信号生成回路。
【請求項８】
前記制御部は、
前記状態検知部からパワー・オン状態又はアン・ミュート状態を示す第１の状態を検出した検出出力を入力すると、幅が漸増するあるいは漸減する複数のパルスとその後のデューティ５０％のパルス列を含む差動ＰＷＭ信号を発生させるように前記パルス発生器を制御し、
５０％のパルス列を出力中に、前記マルチプレクサの出力を、前記パルス発生器の出力から前記オーディオ信号を表す差動ＰＷＭ信号に、前記検出回路の出力に基づいて切り替えるように前記マルチプレクサを制御する
ことを特徴とする請求項７に記載のＰＷＭ信号生成回路。
【請求項９】
前記制御部は、
前記状態検知部からパワー・オフ状態又はミュート状態を示す第２の状態を検出した検出出力および前記検出回路の出力を入力すると、前記マルチプレクサの出力を、前記オーディオ信号を表す差動ＰＷＭ信号から前記パルス発生器の出力に切り換えるように前記マルチプレクサを制御し、
且つ、幅が漸減するあるいは漸減する複数のパルスと、その後の無信号を含む差動ＰＷＭ信号を発生させるように前記第１のパルス発生器を制御する
ことを特徴とする請求項７に記載のＰＷＭ信号生成回路。
【請求項１０】
請求項１乃至９のいずれかに記載のＰＷＭ信号生成回路を備えることを特徴とするＤ級増幅器。
【請求項１１】
Ｄ級増幅器を駆動する方法であって、
パワー・オンまたはパワー・オフ時に、もしくは、ミュートまたはアン・ミュート時に、幅が漸増するあるいは漸減する複数のパルスを含む差動ＰＷＭ信号を前記Ｄ級増幅器に出力し、
前記差動ＰＷＭ信号は第１及び第２のＰＷＭ信号を有し、
前記幅が漸増する複数のパルスは、幅の小さい方から大きい方に順番に前記第１及び第２のＰＷＭ信号に交互に割り付けられ、または、前記幅が漸減する複数のパルスは幅の大きい方から小さい方に順番に前記第１及び第２のＰＷＭ信号に交互に割り付けられることを特徴とする駆動方法。
【請求項１２】
前記パルス発生器から出力される、デューティ５０％以外の幅が漸増するあるいは漸減する複数のパルスの幅の比率は、デューティ５０％のパルス幅を１とした場合に、
Ｔｓｗが差動ＰＷＭ信号の周期を表し、
ｉが漸増するパルス列の最初のパルスの立ち上がり点を０とし、次の遷移点を１，さらに後続する遷移点を２とした数値であり、
ｉ−１は低減された幅パルスの数を表し、
ｊが要求された信号の方程式を表し、ｊ＝１で積分された信号におけるオフセット・ゼロを算出する式を提供し、ｊ＝２で第２次積分された信号におけるオフセットのゼロを算出する式を提供し、ｊ＝３で第３次積分された信号におけるオフセットのゼロを算出する式を提供し、Ｊ＝ｎで、第ｎ次積分された信号におけるオフセットのゼロを表し、
Ｒｗｐｉ（ｉ＝１，２，…）を各パルス幅の比とすると、
【数４】
2010136339.tif 000019
【数５】
2010136339.tif 000020
【数６】
2010136339.tif 000021
の方程式によって、算出される
ことを特徴とする請求項１１に記載の駆動方法。
【請求項１３】
前記パルス発生器から出力される、デューティ５０％以外の幅が漸増するあるいは漸減する複数のパルスの幅の合計であって、前記第１のＰＷＭ信号に割り付けられるパルスの幅の極性と、前記第２のＰＷＭ信号に割り付けられるパルス幅の極性を互いに逆にした場合の合計の値の絶対値は、前記デューティ５０％のパルス列のパルスの幅の半分の値を有することを特徴とする請求項１１に記載の駆動方法。
【請求項１４】
前記パルス発生器から出力される、デューティ５０％以外の幅の漸増するあるいは漸減する複数のパルスが、２つの場合、前記第１のＰＷＭ信号に割り付けられた第１のパルスの幅と、前記第２のＰＷＭ信号に割り付けられた第２のパルスの幅と、の差は、前記デューティ５０％のパルス列のパルスの幅の半分であることを特徴とする請求項１１に記載の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｄ級増幅器に出力するための２レベルの差動ＰＷＭ信号を生成するための回路であって、ポップノイズを低減する方法および装置に関する。
【背景技術】
【０００２】
現在では、多くの可聴周波数増幅器が、クラスＤの増幅器（Ｄ級増幅器）の形式を持つ傾向がある。その理由は、これらが非常に高い効率を持っていることである。これは、クラスＤの増幅器が、それほど多くのパワーを消費せず、同じ出力パワーに対して、クラスＡＢ増幅器などの従来の増幅器のように、それほど多くの熱を発生しない、ことを意味する。したがって、クラスＤの増幅器は、相対的に小さくすることができる。
【０００３】
クラスＤ増幅器は、パルス幅変調を使用する。パルス幅変調（ＰＷＭ）を使用して、アナログ音声信号またはデジタルのＰＣＭ信号が、アナログ音声信号の振幅またはデジタルのＰＣＭ信号の値の関数であるパルス信号に変換さる。アナログ・システムの場合に、パルス幅の調整された信号は、アナログ入力信号を、より高い周波数キャリアまたは変調信号によって変調することによって作成される。これは、例えば、対称的な、または鋸歯状の三角波とすることができる。パルス信号は、容易に、スイッチを使って増幅することができる。
【０００４】
クラスＤシステムの出力において、高周波のデジタル・パルス信号は、高周波スイッチング・ノイズを取り除くために、ローパス・フィルタによってフィルタされ、増幅された入力信号が取り出される。
【０００５】
図１は、音声入力が「０」である場合の、周期がＴｓｗの２レベルＰＷＭ信号を示す。これらの信号は、クラスＤ増幅器の出力ステージに印加される。
【０００６】
図２は、クラスＤ増幅器のいくつかの例を示す図であり、図２の（ａ）は、１つのパワー・ソースを有するハーフ・ブリッジ・タイプのクラスＤ増幅器の回路を示す図であり、図２の（ｂ）は２つのパワー・ソースを有するハーフ・ブリッジ・タイプのクラスＤ増幅器の回路を示す図であり、図２の（ｃ）は、１つのパワー・ソースを有するフルブリッジ・タイプのクラスＤ増幅器の回路を示す図である。ここで、図２の（ｃ）のＰＷＭＡ’は、ＰＷＭＡの逆極性であり、ＰＷＭＢ’はＰＷＭＢの逆極性であり、Ｍ１及びＭ３はＰＭＯＳトランジスタ、Ｍ２及びＭ４はＮＭＯＳトランジスタである。ここで、（ａ）のキャパシタＣ２を除く、インダクタＬおよびキャパシタＣは、高周波除去フィルタとして機能する。
【０００７】
図２に示すような、クラスＤ増幅器は、他の形式の増幅器に較べて、その特有な駆動形式に起因して、電源のオン／オフ時、あるいはミュートのオン／オフ時に、いわゆるポップノイズが発生する。ここで、ポップノイズは、一般には、いわゆるスピーカから“破裂音”として聞こえる、意図しない音あるいはノイズを意味する用語として一般に使用されている。本明細書では、クラスＤ増幅器の電源のオン／オフ時、あるいはミュートのオン／オフ時に発生する、信号源に含まれない、スピーカから発生するノイズ、あるいはスピーカの駆動信号に発生する電気的ノイズと定義する。
【０００８】
図３は、図２の回路例における、ポップノイズの例、および従来のポップノイズ対策を施した結果の例、を示す図である。ここで、図３の（ａ）は、何も対策が取られていない場合の、クラスＤ増幅器の駆動開始時の、クラスＤ増幅器の差動入力信号に重畳する形で示した図であって、図３（ａ）の上段は積分された入力信号、図３の（ａ）の中段は２次積分された入力信号、図３の（ａ）の下段はＡ−ｗｅｉｇｈｔ  ｆｉｌｔｅｒでフィルタされたスピーカ駆動電圧を示す図である。図３の（ａ）の上段は、細線で差動入力信号、太線で積分された入力信号を示し、中段の太線で２次積分された入力信号、下段の細線はフィルタされたＰＷＭ信号、例えば、スピーカそのものを駆動する信号を示し、太線は、これをＡ特性の聴感補正フィルタ（Ａ-weight filter）を通した後の信号を示す。
【０００９】
図３の（ｂ）は、幅が低減されたパルスが１つ、プレ・パルスとして組み込まれた場合のスタート・アップ時の、クラスＤ増幅器の差動の入力信号に重畳する形で示した、上段の積分された入力信号、中段の２次積分された入力信号、およびＡ−ｗｅｉｇｈｔ  ｆｉｌｔｅｒ（Ａ特性の聴感補正フィルタ）でフィルタされたスピーカ駆動電圧を示す図である。ここで、下段の細線は、スピーカ駆動電圧を示している。
【００１０】
ここで図３の（ａ）は、信号ＰＷＭＡとＰＷＭＢが出力ステージに印加されると、スピーカ電圧（Ｖｓｐ）上にオーバーシュートが現れることを示している。これにより、いわゆるポップノイズが生じ、スピーカを通して視聴者に聞こえることになる。これは、スピーカ電圧をＡ−ｗｅｉｇｈｔｅｄ  ｆｉｌｔｅｒによってフィルタリングすることによって、人間の聴感に比例した信号にすることができる。信号ＰＷＭＡとＰＷＭＢが出力ステージから削除されるときにも、同様な現象が起こることになる。このオーバーシュートを取り除くために、２レベルＰＷＭシステムの場合に、従来、最初のパルス（プレ・パルス）の幅を、次のパルス幅（デューティ５０％）の半分に低減することが行われている（たとえば、特許文献１参照）。図３の図３の（ｂ）は、この幅が低減されたプレ・パルスを印可することによって、オーバーシュートをかなり低減させることが可能であることを示している。
【００１１】
図からは、Ａ特性の聴感補正後のＶｓｐのレベルで比較した場合、対策無しの場合約０．４Ｖのピークツーピーク値が、上述した幅が低減されたプレ・パルスを加えた場合に、約０．０１５Ｖのピークツーピーク値（約１／２７に相当）になることを示している。
【００１２】
なお、上述で、信号ＰＷＭＡとＰＷＭＢが出力ステージに印加される前の状態では、言い換えれば、信号ＰＷＭＡとＰＷＭＢが出力ステージに印加されない状態では、図２に示す各トランジスタは、オフ状態に駆動されることを示している。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００４−３３６７６５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
上述した、幅が低減されたプレ・パルスの追加により、スタート・アップ時のオーバーシュートが相当低減されるものの、依然としてオーバーシュートが存在し、幾つかの場合では、たとえば、オーディオ信号が無音の状態の場合、容易に可聴可能であるという問題がある。したがって、より一層、オーバーシュートを低減することが望まれている。
【００１５】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、ＰＷＭ信号が出力ステージに印加されるとき、あるいはそこから削除されるときに、このようなことに起因するポップノイズを、より一層低減するためのＰＷＭ信号を生成する方法および装置を提供することにある。
【課題を解決するための手段】
【００１６】
本発明は、上述の目的を達成するために、請求項１に記載の発明は、Ｄ級増幅器に出力するための第１及び第２のＰＷＭ信号からなる差動ＰＷＭ信号を生成するＰＷＭ信号生成回路であって、パワー・オンまたはパワー・オフ時に、もしくは、ミュートまたはアン・ミュート時に、幅が漸増する、もしくは、幅が漸減する複数のパルスを含む差動ＰＷＭ信号を出力するパルス発生器を備え、上記幅が漸増する複数のパルスは、幅の小さい方から大きい方に順番に上記第１及び第２のＰＷＭ信号に交互に割り付けられ、または、上記幅が漸減する複数のパルスは幅の大きい方から小さい方に順番に上記第１及び第２のＰＷＭ信号に交互に割り付けられることを特徴とする。
【００１７】
また、請求項２に記載の発明は、上記パルス発生器から出力される、デューティ５０％以外の上記幅が漸増するあるいは漸減する複数のパルスの幅の比率は、デューティ５０％のパルス幅を１とした場合に、Ｔｓｗが差動ＰＷＭ信号の周期を表し、ｉが漸増するパルス列の最初のパルスの立ち上がり点を０とし、次の遷移点を１，さらに後続する遷移点を２とした数値であり、ｉ−１は低減された幅パルスの数を表し、ｊが要求された信号の方程式を表し、ｊ＝１で積分された信号におけるオフセット・ゼロを算出する式を提供し、ｊ＝２で第２次積分された信号におけるオフセットのゼロを算出する式を提供し、ｊ＝３で第３次積分された信号におけるオフセットのゼロを算出する式を提供し、Ｊ＝ｎで、第ｎ次積分された信号におけるオフセットのゼロを表し、Ｒｗｐｉ（ｉ＝１，２，…）を各パルス幅の比とすると、
【００１８】
【数１】
2010136339.tif 000003
【００１９】
【数２】
2010136339.tif 000004
【００２０】
【数３】
2010136339.tif 000005
【００２１】
の方程式によって、算出されることを特徴とする。
【００２２】
また、請求項３に記載の発明は、上記パルス発生器から出力される、デューティ５０％以外の上記幅が漸増するあるいは漸減する複数のパルスの幅の合計であって、上記第１のＰＷＭ信号に割り付けられるパルスの幅の極性と、上記第２のＰＷＭ信号に割り付けられるパルス幅の極性を互いに逆にした場合の合計の値の絶対値は、上記デューティ５０％のパルス列のパルスの幅の半分の値を有することを特徴とする。
【００２３】
また、請求項４に記載の発明は、上記パルス発生器から出力される、デューティ５０％以外の上記幅が漸増するあるいは漸減する複数のパルスが、２つの場合、上記第１のＰＷＭ信号に割り付けられた第１のパルスの幅と、上記第２のＰＷＭ信号に割り付けられた第２のパルスの幅と、の差は、上記デューティ５０％のパルス列のパルスの幅の半分であることを特徴とする。
【００２４】
また、請求項５に記載の発明は、上記パルス発生器は、上記幅が漸増するあるいは漸減する複数のパルスとその後のデューティ５０％のパルス列を含む差動ＰＷＭ信号、または、上記幅が漸減するあるいは漸減する複数のパルスとその後の無信号を含む差動ＰＷＭ信号を出力することを特徴とする。
【００２５】
また、請求項６に記載の発明は、オーディオ入力信号を表す差動ＰＷＭ信号が、上記デューティ５０％のパルス列と等しいデューティ５０％のパルス列を示すことを検出する検出回路と、上記パルス発生器が出力する差動ＰＷＭ信号と上記オーディオ信号を表す差動ＰＷＭ信号を入力し、どちらか一方を選択して、上記Ｄ級増幅器に出力するマルチプレクサと、を備えることを特徴とする。
【００２６】
また、請求項７に記載の発明は、パワー・オン／パワー・オフ状態、またはミュート／アン・ミュート状態を検出する状態検知部と、上記状態検知部と上記検出回路の各出力信号に基づき、上記マルチプレクサを制御し、且つ上記パルス発生器における差動ＰＷＭ信号の生成を制御する制御部と、を備えることを特徴とする。
【００２７】
また、請求項８に記載の発明は、上記制御部は、上記状態検知部からパワー・オン状態又はアン・ミュート状態を示す第１の状態を検出した検出出力を入力すると、幅が漸増するあるいは漸減する複数のパルスとその後のデューティ５０％のパルス列を含む差動ＰＷＭ信号を発生させるように上記パルス発生器を制御し、５０％のパルス列を出力中に、上記マルチプレクサの出力を、上記パルス発生器の出力から上記オーディオ信号を表す差動ＰＷＭ信号に、上記検出回路の出力に基づいて切り替えるように上記マルチプレクサを制御することを特徴とする。
【００２８】
また、請求項９に記載の発明は、上記制御部は、上記状態検知部からパワー・オフ状態又はミュート状態を示す第２の状態を検出した検出出力および上記検出回路の出力を入力すると、上記マルチプレクサの出力を、上記オーディオ信号を表す差動ＰＷＭ信号から上記パルス発生器の出力に切り換えるように上記マルチプレクサを制御し、且つ、幅が漸減するあるいは漸減する複数のパルスと、その後の無信号を含む差動ＰＷＭ信号を発生させるように上記第１のパルス発生器を制御することを特徴とする。
【００２９】
また、請求項１０に記載の発明は、Ｄ級増幅器であって、請求項１乃至９のいずれかに記載のＰＷＭ信号生成回路を備えることを特徴とする。
【００３０】
本発明は、上述の目的を達成するために、請求項１１に記載の発明は、Ｄ級増幅器を駆動する方法であって、パワー・オンまたはパワー・オフ時に、もしくは、ミュートまたはアン・ミュート時に、幅が漸増するあるいは漸減する複数のパルスを含む差動ＰＷＭ信号を上記Ｄ級増幅器に出力し、上記差動ＰＷＭ信号は第１及び第２のＰＷＭ信号を有し、上記幅が漸増する複数のパルスは、幅の小さい方から大きい方に順番に上記第１及び第２のＰＷＭ信号に交互に割り付けられ、または、上記幅が漸減する複数のパルスは幅の大きい方から小さい方に順番に上記第１及び第２のＰＷＭ信号に交互に割り付けられることを特徴とする。
【００３１】
また、請求項１２に記載の発明は、上記パルス発生器から出力される、デューティ５０％以外の幅が漸増するあるいは漸減する複数のパルスの幅の比率は、デューティ５０％のパルス幅を１とした場合に、Ｔｓｗが差動ＰＷＭ信号の周期を表し、ｉが漸増するパルス列の最初のパルスの立ち上がり点を０とし、次の遷移点を１，さらに後続する遷移点を２とした数値であり、ｉ−１は低減された幅パルスの数を表し、ｊが要求された信号の方程式を表し、ｊ＝１で積分された信号におけるオフセット・ゼロを算出する式を提供し、ｊ＝２で第２次積分された信号におけるオフセットのゼロを算出する式を提供し、ｊ＝３で第３次積分された信号におけるオフセットのゼロを算出する式を提供し、Ｊ＝ｎで、第ｎ次積分された信号におけるオフセットのゼロを表し、Ｒｗｐｉ（ｉ＝１，２，…）を各パルス幅の比とすると、
【００３２】
【数４】
2010136339.tif 000006
【００３３】
【数５】
2010136339.tif 000007
【００３４】
【数６】
2010136339.tif 000008
【００３５】
の方程式によって、算出されることを特徴とする。
【００３６】
また、請求項１３に記載の発明は、上記パルス発生器から出力される、デューティ５０％以外の幅が漸増するあるいは漸減する複数のパルスの幅の合計であって、上記第１のＰＷＭ信号に割り付けられるパルスの幅の極性と、上記第２のＰＷＭ信号に割り付けられるパルス幅の極性を互いに逆にした場合の合計の値の絶対値は、上記デューティ５０％のパルス列のパルスの幅の半分の値を有することを特徴とする。
【００３７】
また、請求項１４に記載の発明は、上記パルス発生器から出力される、デューティ５０％以外の幅の漸増するあるいは漸減する複数のパルスが、２つの場合、上記第１のＰＷＭ信号に割り付けられた第１のパルスの幅と、上記第２のＰＷＭ信号に割り付けられた第２のパルスの幅と、の差は、上記デューティ５０％のパルス列のパルスの幅の半分であることを特徴とする。
【発明の効果】
【００３８】
以上説明したように本発明によれば、ＰＷＭ信号がクラスＤの増幅器の出力ステージに印加されるとき、あるいはそこから削除されるときに、このようなことに起因するポップノイズを、従来例よりも、大幅に削減することができる。
【００３９】
さらに、対象とする増幅器のより高い要求レベルに応じて、低減される複数の幅パルスの数を増加させることにより、結果として生じるポップノイズのレベルを実質的に無視可能なレベルまで低減することができる。
【図面の簡単な説明】
【００４０】
【図１】２値のＰＷＭ信号の波形を示す図である。
【図２】クラスＤ増幅器のいくつかの例を示す図である。
【図３】従来例の場合の各信号を示す図である。
【図４】本発明における各信号を示す図である。
【図５】本発明における各信号を示す図である。
【図６】本発明における、幅が低減されたパルスのパルス幅の誤差を説明する図である。
【図７】シャット・ダウン時の複数の波形を示す図である。
【図８】同じ差動信号を作成する、差動のＰＷＭＡとＰＷＭＢの波形を示す図である。
【図９】本発明の実施形態によるクラスＤ増幅器の前段のブロック図を示す図である。
【図１０】図９に示すアンチポップノイズパルス発生器を示す図である。
【図１１】図９に示すアンチポップノイズ制御回路を示す図である。
【図１２】幅が低減された２つのパルスを使用する、ＰＷＭ信号のスタート・アップ時のタイムチャートのバージョン１を示す図である。
【図１３】幅が低減された２つのパルスを使用する、ＰＷＭ信号のアン・ミューティング時のタイムチャートのバージョン１は示す図である。
【図１４】幅が低減された２つのパルスを使用する、ＰＷＭ信号のシャット・ダウン時のタイムチャートのバージョン１を示す図である。
【図１５】幅が低減された２つのパルスを使用する、ＰＷＭ信号のミューティング時のタイムチャートのバージョン１を示す図である。
【図１６】幅が低減された２つのパルスの生成する、タイムチャートのバージョン１を示す図である。
【図１７】幅が低減された３つのパルスを使用するＰＷＭ信号のスタート・アップのタイムチャートのバージョン１を示す図である。
【図１８】幅が低減された３つのパルスを使用する、ＰＷＭのアン・ミューティングのタイムチャートのバージョン１を示す図である。
【図１９】幅が低減された３つのパルスを使用する、ＰＷＭ信号のシャット・ダウンのタイムチャートのバージョン１を示す図である。
【図２０】幅が低減された３つのパルスを使用する、ＰＷＭ信号のミューティングのタイムチャートのバージョン１を示す図である。
【図２１】幅が低減された３つのパルスの生成用のタイムチャートのバージョン１を示す図である。
【図２２】本発明による方法を示すフローチャートである。
【図２３】低減された複数の、幅パルスの相互の関係の例を示す図である。
【発明を実施するための形態】
【００４１】
以下、図面を参照して本発明の実施例について説明する。パルス幅変調信号として色々なタイプが存在するが、本発明では、２レベルの差動ＰＷＭ信号だけを考慮することにする。また、以下の説明において、ポップノイズが目立つのは無音時であるけれども、基本的には、スタート・アップやシャット・ダウン、あるいはミュートやアン・ミュートが、オーディオ信号が無音時でないときに行われることを前提にする。しかしながら、無音時でなくとも、極短時間、たとえば、本発明による、プレ・パルスあるいはポスト・パルスを挿入することを想定した場合、無音と見なすことが可能な期間、言い換えれば、たとえば、ＰＷＭ信号の数周期程度にわたってＰＷＭＡとＰＷＭＢが共に、デューティ５０％になる期間が存在する可能性は存在する。
【００４２】
したがって、以下においては、ポップノイズ対策が必要とされる無音と見なすことが可能な場合を含み、そうでない場合も考慮して説明する。また、以下では、挿入される幅が低減されたプレ・パルスを、デューティ５０％のパルスの前に挿入する場合はプレ・パルス、デューティ５０％のパルスの後に挿入する場合はポスト・パルスと呼んで、オーディオ・プロセッサからの信号パルスと区別することにする。また、ポスト・パルスに後続するデューティ５０％のパルスを含んで、ポスト・パルス列と呼ぶこともある。
【００４３】
（考察）
本発明は、ＰＷＭＡとＰＷＭＢを使用し、図２の（ｃ）の場合では、これらの逆極性のバージョンＰＷＭＡ’およびＰＷＭＢ’も使用し、差動出力ステージに適用される。
【００４４】
図３の（ａ）から理解されるように、幅が低減されたプレ・パルスがない場合、積分された差動ＰＷＭ（信号入力）は、オフセットを持っている。出力フィルタ（たとえば、図１の（ａ）のＬ１とＣ１）が、このオフセットをフィルタリングすることになり、その結果、スピーカ駆動電圧に大きいオーバーシュートが生じることになる。上述したように、図３の（ｂ）は、通常のパルス幅の半分の幅を有する、１つの幅が低減されたプレ・パルスを使うことが、このオフセットを取り除き、したがって、スピーカ電圧のオーバーシュートを低減させることになることを示している。これにより、スピーカ電圧の主要なオーバーシュートが消滅したことが分かる。しかしながら、そこには、最初のパルスに起因するオーバーシュートがなおも残存し、これは、容易に可聴可能なポップノイズをもたらす。この幅が低減されたプレ・パルスが、なお一層その幅が低減されたとしても、このオーバーシュートを取り除くことができるわけではない。
【００４５】
本発明者は、上述した課題の解決のためには、まず、積分された信号を安定させる（変動を無くす）べきであり、その後に、そのオフセットが最小化されるべきであると考えた。さらに、この解決策は、信号パワーが高次積分された信号にあることを突きとめた。幅が低減されたプレ・パルス一つの半分の信号からなる積分された信号を見ると、その信号がオフセットを持っていることが分かる。このオフセットが最小化されて、その信号が安定化されるならば、スピーカ駆動電圧のオーバーシュートがもっと減少することになることが分かる。上述した課題に対する研究における最終的な結論は、オフセットがより高次の積分された信号において低減され、高次の積分された信号が安定している（変動がなくなる）ならば、スピーカ電圧のオーバーシュートはより小さくなるであろう、と言うことである。
【００４６】
纏めれば、積分した信号からオフセットを最小化するだけの場合には、幅が低減されたプレ・パルス１つで十分であり、第２次積分された信号からオフセットを最小化するために、幅が低減されたプレ・パルス２つが必要になり、第３次積分された信号からオフセットを最小化するためには幅が低減されたプレ・パルス３つが必要になる、など、となる。
【００４７】
上述した解決策に対する最適解は、一般化された下記の方程式によって正確に算出することができる。
【００４８】
【数７】
2010136339.tif 000009
【００４９】
【数８】
2010136339.tif 000010
【００５０】
【数９】
2010136339.tif 000011
【００５１】
上記方程式において、そのタイム・ポイント（時刻）Ｔｉは、図４におけるタイム・ポイントの例と同じである。
【００５２】
図４は、３次の積分された信号までのオフセットが最小化される状況を示す図であるが、より多くの幅が低減されたプレ・パルスを使用する場合、より多くのタイム・ポイントで計算する必要がある。図４の幅が低減された３つのプレ・パルスの場合における、最後の２つの、Ｔ３とＴ４は、最初の信号パルスを作り上げる。
【００５３】
方程式の式（１−１）において、この式（ｅｑ０）は、積分されていない差動ＰＷＭ信号のタイム・ポイントＴｉとタイム・ポイントＴ（ｉ−１）の関係を示す。Ｔｓｗはパルスサイクルの幅である。
【００５４】
方程式において、ｉ’はタイム・ポイントの番号であり、したがってｉ−１’は幅が低減されたプレ・パルスの数である。ｊ’は要求された信号の方程式を選ぶ。これは、方程式の式（１−２）において、ｊ＝１であれば、この式（ｅｑｊ）は、第１次の積分された信号におけるオフセット・ゼロを算出する式を提供し、ｊ＝２の場合は、第２次の積分された信号パワーにおけるオフセットのゼロを算出する式を提供する。ｊ＝３の場合は、第３次の積分された信号パワーにおけるオフセットのゼロを算出する式を提供する。
【００５５】
図４の（ａ）は積分されていない差動ＰＷＭ信号を示し、図４の（ｂ）は第１次の積分された信号を示し、図４の（ｃ）は第２次の積分された信号を示し、図４の（ｄ）は第３次の積分された信号を示す。
【００５６】
複数のパルスの実際の幅は、パルスサイクルの幅Ｔｓｗに依存し、したがって、方程式の式（１−３）において、において、各パルス幅の比ＲＷｐｉは、最初の信号パルス幅（この信号のパルス幅は、１００％である）に関連して計算される。Ｔｓｗの幅を変更する場合、プレ・パルスの実際の幅は、これらの比によって容易に算出することができる。
【００５７】
方程式に隠された思想は、積分された信号内にオフセットを生じさせないために、ＰＷＭ信号が変化しなければならないタイム・ポイントで算出することである。まず。最初の信号パルスは、５０％のデューティ・サイクルを持たねばならない。これは方程式の式（１−１）となる。
【００５８】
重要なタイム・ポイントは、最初の信号パルスの変化点、図４の３つのプレ・パルスの場合では、Ｔ３とＴ４である。積分された信号にオフセットを持たせないためには、その信号のＴ３とＴ４の値が、すべての場合で互いに逆でなければならない。たとえば、図４では、
ｅｑ０（Ｔ３）＝−ｅｑ０（Ｔ４），
ｅｑ１（Ｔ３）＝−ｅｑ１（Ｔ４），
ｅｑ２（Ｔ３）＝−ｅｑ２（Ｔ４），および
ｅｑ３（Ｔ３）＝−ｅｑ３（Ｔ４）
でなければならない。
【００５９】
積分は、信号に９０°の位相シフトを与えるので、偶数次の積分信号は、これらのタイム・ポイントで、ゼロになるべきである。例えば、図４では、ｅｑ２（Ｔ３）＝−ｅｑ２（Ｔ４）＝０である。これは、方程式の式（１−２）が、奇数次と偶数次の積分信号に対して分離する理由である。全てのタイム・ポイントが算出され、幅が低減された複数のプレ・パルス間の最適比が、パルスサイクルの幅（Ｔｓｗ）を使用して算出することができる。これは、方程式の式（１−３）に表される。
【００６０】
ここで、幅が低減されたプレ・パルスの最適比が、幅が低減されたプレ・パルスが１つのみの場合に算出される必要がある場合、ｉ＝２であり、ｅｑ０（差動ＰＷＭ信号）とｅｑ１（積分信号）は、Ｔ１とＴ２（または、ＲＷｐｌ）を得て、解かれる必要がある。
【００６１】
２つの、幅が低減されたパルスの場合、ｉ＝３であり、ｅｑ０（差動ＰＷＭ信号）、ｅｑ１（積分信号）およびｅｑ２（２次積分信号）が、Ｔ１、Ｔ２、およびＴ３（または、ＲＷｐ１及びＲＷｐ２）などを得て、解かれる必要がある。幅が低減された２つのプレ・パルス（ｉ＝３，ｊ＝２）が所望される場合、方程式を使用して、各パルス比を計算すると、以下のようになる。
【００６２】
２つのプレ・パルス用の最適なパルス比は、
【００６３】
【数１０】
2010136339.tif 000012
【００６４】
となる。
【００６５】
この比は、図５の（ａ）で使用されている。図５の（ａ）は、上述で算出された幅が低減された２つのプレ・パルスを使用したときの、スピーカ電圧Ｖｓｐ上のオーバーシュートの結果を示す。
【００６６】
平坦で小さなオーバーシュートを生成するために、３つのプレ・パルスについて、この同じ計算をすることができる。これには、ｅｑ０，ｅｑ１，ｅｑ２およびｅｑ３についての４つの方程式が解かれねばならない。これらの方程式を解くと、以下のパルス幅比が導かれる。幅が低減された３つのプレ・パルス（ｉ＝４，ｊ＝３）の最適な比は、
【００６７】
【数１１】
2010136339.tif 000013
【００６８】
となる。
【００６９】
これらの比は、図５の（ｂ）で使用されている。図５の（ｂ）は、上述で算出された幅が低減された３つのプレ・パルスを使用したときの、スピーカ電圧Ｖｓｐ上のオーバーシュートの結果を示す。
【００７０】
理解されるように、より多くの数の、幅の低減されたパルスは、より小さなオーバーシュートをもたらす。
【００７１】
これらの計算は、幅が低減されたプレ・パルスのすべての数に対して実施することができる。もちろん、これらのパルスの幅に対する値が最適であることを言わねばならない。これらの値からの逸脱は、より大きいオーバーシュートをもたらすが、もちろん、オーバーシュートは、幅が低減されたパルスが使われない場合よりも、ずっと少なくなることになる。
【００７２】
また、上述した方程式から計算された最適な比のパルスに対して、それらの前に、付加的な小さなパルスを使用した場合、その積分された信号が、最小値にとどまる限り、付加的なパルスなしとほぼ同じオーバーシュートに近づくであろう。
【００７３】
図６は、この場合を示している。図６の（ａ）は、２つのプレ・パルスを使用した場合の、最適なアンチポップノイズの開始波形を示し。図６の（ｂ）は、大変小さな余分なプレ・パルスを含む、図６の（ａ）からの逸脱した状態のアンチポップノイズの開始波形を示している。
【００７４】
ここで、図６の（ａ）において、ＰＷＭＡのプレ・パルスのＲWp1は例えば３５％であり、ＰＷＭＢのプレ・パルスのＲＷｐ２は例えば８５％であって、ＰＷＭＢのプレ・パルスのＲＷｐ２からＰＷＭＡのプレ・パルスのＲＷｐ１を引いた値は、プレ・パルスの次にあるパルスサイクルのＲＷｐ３の半分であることが分かる。また、上述した３つのプレ・パルスの場合各パルス幅は、順に、２７．８％、７２．８％そして９５．０％である。これらのパルスは、順番に異なる極性を有するとすると、２７．８−７２．８＋９５＝５０（あるいは、−２７．８＋７２．８−９５＝−５０）となる。すなわち、極性を有するプレ・パルスの合計は、５０％になる。この場合の１００％は、デューティ５０％のパルス幅であり、極性を有するプレ・パルスの合計は、デューティ５０％のパルス幅の半分の幅を有する、ということができる。このことは、上述した２つのプレ・パルスの場合にも、３５−８５＝−５０（あるいは−３５＋８５＝５０）となり、同様のことが言える。４つ以上の場合にも、極性を有するプレ・パルスの合計が５０％になることになる。
【００７５】
この図から、理解されるように、本発明による、より多くの幅が低減されたプレ・パルスは、より小さいオーバーシュートをもたらすことになる。たとえば、幅が低減された２つのプレ・パルスを使用した場合、聴感補正されたＶｓｐは約０．００２８Ｖのピークツーピーク値を示し、幅が低減された３つのプレ・パルスを使用した場合に、約０．０００６Ｖのピークツーピーク値を示している。しかしながら、図５における聴感補正されたＶｓｐには、ＰＷＭの基本周波数成分信号が高周波除去のフィルタでの除去にもかかわらず、残留しており、そのレベル近くまで、ポップノイズが低減されているのが分かる。
【００７６】
図５に示した本発明によるポップノイズの低減を示す図において、これらのパルスの幅に対する値が最適であることはいうまでもない。これらの値における偏差は、より大きいオーバーシュートをもたらすが、もちろん、オーバーシュートは、幅が低減されたパルスが使われない場合よりも、ずっと少なくなることになる。また、さらなる付加的な小さなパルスをその前部に使用し、上述した方程式から計算された最適な比へのアプローチは、その付加的なパルスがない場合でも、その積分された信号が、最小値にとどまる限り、ほぼ同じオーバーシュートに近づくであろう。
【００７７】
上述した各例における、Ａ特性の聴感補正フィルタでフィルタした後のＶｓｐのピークツーピーク値を纏めると、以下のようになる。
【００７８】
【表１】
2010136339.tif 000014
【００７９】
上述した説明では、ＰＷＭ信号を印可する場合を説明した。これとは反対に、ＰＷＭ信号の印加を止めたり、ＰＷＭを含むシステムをシャット・ダウン（パワー・オフ）したりする場合にも、何らかの対策がとられないと、同じポップノイズが発生することになる。この理由は、信号を印可する場合と同じである。積分された信号のオフセットのバラツキは、このポップノイズへの大きな影響を与える。同じ、幅が低減されたプレ・パルスを、シャット・ダウンの場合にも採用することができる。スタートアップ・パルスに比較して、シャット・ダウンのためのパルスは、反対の順序にする必要がある。これは、ＰＷＭ信号が停止したとき、まず、最も大きい幅（ＲＷｐｉ）の、幅が低減されたポスト・パルスが適用される必要があることを意味している。次に、より幅が低減されたポスト・パルス（ＲＷｐ（ｉ−１）、．．、ＲＷｐ１）を印可する必要がある。上述した同じ方程式を、最適比を計算するために使用することができる。
【００８０】
図７は、ＰＷＭ信号が、システムをシャット・ダウン（パワー・オフ）した場合の、幅が低減された２つまたは３つのプレ・パルスを使用して、スピーカ電圧のオーバーシュートの影響を弱める際の、複数の波形を示している。ここで、図７（ａ）の上段は、幅が低減された２つのプレ・パルスが組み込まれたときの、シャット・ダウン時の、クラスＤ増幅器の差動入力信号、２次積分された入力信号、を示す図であり、図７（ａ）の下段は、Ａ−ｗｅｉｇｈｔ  ｆｉｌｔｅｒでフィルタをかけられたスピーカ駆動電圧、を示す図である。
【００８１】
図７の（ｂ）の上段は、幅が低減された３つのプレ・パルスが含まれているときの、シャット・ダウン時の、クラスＤ増幅器の差動の入力信号、２次の積分された入力信号、を示す図であり、図７（ｂ）の下段は、Ａ−ｗｅｉｇｈｔ  ｆｉｌｔｅｒでフィルタされたスピーカ駆動電圧を示す図である。
【００８２】
この発明は、差動のＰＷＭ信号ペア（ＰＷＭＡとＰＷＭＢ）の使用に対して有効である。この分析において、差動信号が、ポップノイズを減少させるために重要であることが、示されている。個々の信号、たとえばＰＷＭＡとＰＷＭＢの実際の波形よりも、それらの差動信号（ＰＷＭＡ−ＰＷＭＢ）は重要である。
【００８３】
図８は、同じ差動信号（ＰＷＭＡ−ＰＷＭＢ）を作成するＰＷＭＡとＰＷＭＢの個々の波形を示す。図８のａ）は、図２の全ての場合に適用可能であり、ここでは、ＰＷＭＡとＰＷＭＢの波形は、上方がＨレベル、下方がＬレベルを示し、ＰＷＭＡ−ＰＷＭＢの波形は、中央が差動信号が０であることを示している。図８のｂ）および図８のｃ）は、図２の（ｃ）で示す構成の出力ステージに適用できる。ここで、ｂ）におけるＰＷＭＡの幅Ｔｏｎｕ１ｂとＰＷＭＢの幅Ｔｏｎｕ１ａの時間的に重なる部分は、共に同じ信号であるので、差動信号としては存在しないことを示している。また、ｃ）においても、５０１ａと５０１ｂの時間的に重なる部分は、共に同じ信号であるので、差動信号としては存在しない。別のポイントは、どの信号（ＰＷＭＡまたはＰＷＭＢ）が、幅が低減された最初のプレ・パルスを持つか、どの信号（ＰＷＭＡまたはＰＷＭＢ）が音声信号から最初のパルスを持つかに依存することである。
【００８４】
幅が低減されたプレ・パルスが偶数の際は、ＰＷＭＡが音声信号から最初のパルスを持っている場合であって、ＰＷＭＡがまた、幅が低減された最初のプレ・パルスを有し、ＰＷＭＢが、幅が低減された２番目のプレ・パルスなどを有するときや、ＰＷＭＢが音声信号から最初のパルスを持っている場合、ＰＷＭＢが、また幅が低減された最初のプレ・パルスを有し、ＰＷＭＡが、幅が低減された２番目のプレ・パルスなどを有するとき、などが該当する。
【００８５】
さらに、幅が低減されたプレ・パルスが奇数の際は、ＰＷＭＡが音声信号から最初のパルスを持っている場合、ＰＷＭＢは、最初と幅が低減された３番目のプレ・パルスを有し、ＰＷＭＡは、幅が低減された２番目のプレ・パルスなどを持っているときや、ＰＷＭＢが音声信号から最初のパルスを有する場合、ＰＷＭＢが音声信号から最初のパルスを有する場合、ＰＷＭＡが、幅が低減された最初と３番目のプレ・パルスを有し、ＰＷＭＢは、幅が低減された２番目のプレ・パルスなどを有するとき、などが該当する。
【００８６】
（好適な実施例の詳細な説明）
以下に、上述したことを実施可能な、発明の実施形態について、詳細に説明する。
【００８７】
図９は、本発明の好適な実施例の、差動ＰＷＭ信号生成回路１００１の全体的なブロック図であり、アナログ形式またはデジタル形式のオーディオ信号から生成された音声信号ＡＵＤＩＯを入力して、上述したクラスＤの増幅器に差動ＰＷＭ信号ＰＷＭＡ、ＰＷＭＢを供給する部分を示している。
【００８８】
オーディオ・プロセッサ１０１及びパルス発生器１０７は、音声信号ＡＵＤＩＯを差動ＰＷＭ信号ＡＰＷＭＡ、ＡＰＷＭＢに変換する。オーディオ・プロセッサ１０１は、音声信号ＡＵＤＩＯを受けて、信号ＡＵＤＩＯＴをパルス発生器１０７及びゼロ検出回路１０４に出力するとともに、信号ＳＹＮＣをパルス発生器１０７、アンチポップノイズパルス発生器１０２及びアンチポップノイズ制御回路１０３に出力する。ここで、信号ＳＹＮＣは、音声信号ＡＵＤＩＯとアンチポップノイズパルス信号ＡＰＰＵＬＡ、ＡＰＰＩＬＢを同期させるための信号である。
【００８９】
ゼロ検出回路１０４は、オーディオ・プロセッサ１０１からの信号ＡＵＤＩＯＴを受けて、オーディオのＰＷＭ信号が安定した入力信号の場合を検出し、信号ＺＤＥＴを出力する。これは、ポップノイズを低減するための上述した幅が低減された複数のパルスが、デューティ５０％のパルス列からなる差動ＰＷＭ信号の印加、あるいは遮断を前提にしているためであり、そのような状態になる時点を検出する。この検出結果にもとづいて、幅が低減されたパルス信号からのオーディオのＰＷＭ信号への遷移、およびその反対の遷移がなされることになる。
【００９０】
アンチポップノイズ制御回路１０３は、パワー（ＰＷ）またはミュート（ＭＵＴＥ）のビット信号の変化を検出する。詳細には、これらの信号は、パワーのオン／オフ制御のためのステータス・ビットと、ミュート制御のためのステータス・ビットである。すなわち、これらの信号にもとづいて、実際のパワーのオン／オフ、ミュート制御が行われることになる。また、アンチポップノイズ制御回路１０３は、ゼロ検出回路１０４からの出力信号ＺＤＥＴ、オーディオ・プロセッサ１０１からの信号ＳＹＮＣ、パルス発生器１０７からの差動ＰＷＭ信号ＡＰＷＭＡ、ＡＰＷＭＢも入力し、最終的に、アンチポップノイズパルス発生器１０２を制御し、幅が低減されたパルス信号ＡＰＰＵＬＡ、ＡＰＰＩＬＢとオーディオの差動ＰＷＭ信号ＡＰＷＭＡ、ＡＰＷＭＢを選択するマルチプレクサ１０５と１０６とを制御する。
【００９１】
なお、図では、明らかにしていないが、マルチプレクサ１０５と１０６は、増幅器を含むシステムのパワー・オンによる初期設定において、アンチポップノイズ制御回路１０３によって、アンチポップノイズパルス発生器１０２の出力を増幅器に出力するように設定される。
【００９２】
アンチポップノイズパルス発生器１０２は、アンチポップノイズ制御回路１０３によって制御され、幅が低減されたパルス信号ＡＰＰＵＬＡ、ＡＰＰＩＬＢを生成する。
【００９３】
図１０は、アンチポップノイズパルス発生器１０２の、異なる２つのブロック図を示す。その２つのブロックのどちらが使用されるかは、図２の構成、例えば、ＮＭＯＳのみが使用されるか、ＮＭＯＳとＰＭＯＳが使用されか、及び出力信号のどの形式が使用されるか、に依存する。また、図１１は、アンチポップノイズ制御回路１０３のブロック図を示す。
【００９４】
図１１において、アンチポップノイズ制御回路１０３は、幅が低減されたパルスを発生させるための制御信号ＡＰＣＴＲＬと、幅が低減されたパルスとオーディオのＰＷＭ信号の間の選択用の制御信号ＡＰＳＥＬと、を生成する。
【００９５】
このブロックは、パワー・オンとパワー・オフの指示状態を示す信号ＰＷと、ミュート制御の状態を示す信号ＭＵＴＥを入力し、これらの状態の変化を検出するパワー・ビット／ミュート・ビット監視部３０１、オーディオ・プロセッサ１０１からの出力信号ＡＰＷＭＡ、ＡＰＷＭＢを入力し、最初のあるいは最後のパルスがどの信号上にあるかを検出するための信号ＤＥＴを作成するパルス検出部３０４、幅が低減されたパルスを作成するための制御信号ＡＰＣＴＲＬを作成するＡＰ制御信号生成部３０２、幅が低減されたパルスとオーディオのＰＷＭ信号を切り替える切換信号ＡＰＳＥＬを作成する選択信号生成部３０３がある。
【００９６】
ＡＰ制御信号生成部３０２、選択信号生成部３０３は、ゼロ検出回路１０４からの信号ＺＤＥＴと、パワー・ビット／ミュート・ビット監視部３０１からの信号ＰＭＤＥＴと、オーディオ・プロセッサ１０１からの出力信号ＳＹＮＣを入力する。更に、選択信号生成部３０３は、ＡＰ制御信号生成部３０２からの制御信号ＡＰＣＴＲＬを入力し、制御信号ＡＰＳＥＬを生成する。
【００９７】
ここで、最初のパルスとは、アンチポップノイズパルス発生器１０２からのパルスに後続するオーディオ・プロセッサ１０１の差動ＰＷＭ信号のパルスで、安定した信号（すなわち、デューティ５０％）のパルスを指す。また、最後のパルスとは、その後にアンチポップノイズパルス発生器１０２からのパルスを後続することになる、オーディオ・プロセッサ１０１の差動ＰＷＭ信号のパルスで、安定した信号（すなわち、デューティ５０％）のパルスを指す。
【００９８】
また、パルス検出部３０４から出力される信号ＤＥＴは、２つの差動信号のどちらに対して、最初のプレ・パルスを生成するかを決定するための信号であり、また、視点を変えれば、生成されるプレ・パルスとオーディオ・プロセッサ１０１の出力との間の位相関係を同期させるのに使用する信号でもある。パルス検出部３０４の出力信号ＤＥＴは、アンチポップノイズパルス発生器１０２からの最初のパルスを差動ＰＷＭ信号のどちらに出力するかを決定することになる。
【００９９】
図１０（ａ）において、アンチポップノイズパルス発生器１０２は、アンチポップノイズ制御回路１０３から信号ＡＰＣＴＲＬと信号ＤＥＴ、オーディオ・プロセッサ１０１から信号ＳＹＮＣを入力する。この信号ＡＰＣＴＲＬと信号ＤＥＴは、セット／クリア値制御部２０２を制御する。
【０１００】
セット／クリア値制御部２０２は、パルス発生器２０１を制御し、このパルス発生器２０１は、インバータ２０３とマルチプレクサ２０４とをともに使用して、最終的に、幅が低減された複数のパルスを作成する。
【０１０１】
パルス発生器２０１は、信号ＳＹＮＣをカウントするカウンタ２０７と、カウンタ２０７からのカウント結果である信号ＰＣＮＴ、セット／クリア値制御部２０２からの各信号ＰＵＬＳＥＴ、ＰＵＬＣＬＲ、ＳＥＬＶＡＬから信号ＡＰＰＵＬ、ＰＳＥＬを出力する発生器２０８と、からなる。
【０１０２】
必要に応じて、マルチプレクサ２０５と２０６が、２つのパルス信号を切り替えるために追加される。これは、ＡＰＷＭＡまたはＡＰＷＭＢのうちどの信号がパワーアップあるいはアン・ミュート時の最初のパルス、あるいは電源切断／ミュート時の最後のパルスを持っているかに依存する。
【０１０３】
図１０（ｂ）は、図１０（ａ）に対し、マルチプレクサ２０５の出力にインバータ２０９が付加されている。ここで、図１０（ａ）のアンチポップノイズパルス発生器１０２を用いる場合、後述する図１２−図２１のａ）となり、図１０（ｂ）のアンチポップノイズパルス発生器１０２を用いる場合、後述する図１２−図２１のｂ）となる。
【０１０４】
次に、アンチポップノイズ制御回路１０３から出力される信号ＡＰＳＥＬについて説明する。この信号ＡＰＳＥＬは、図９のマルチプレクサ１０５と１０６を制御し、オーディオ・プロセッサ１０１の出力またはアンチポップノイズパルス発生器１０２のプレ・パルスのどちらを最終的に出力するかを決定する。この信号は、概ね、パワー・オン直後およびパワー・オフ後では、プレ・パルスを出力するようにマルチプレクサ１０５および１０６を制御する。また、概ね、ミュート状態時にもプレ・パルスを出力するようにマルチプレクサ１０５および１０６を制御する。
【０１０５】
しかしながら、理解されるように、オーディオ・プロセッサ１０１の出力を出力するようにマルチプレクサ１０５および１０６を制御するタイミングは、ＰＭＤＥＴビットが、パワーがオンされたこと、あるいはシステムがＭＵＴＥ状態でなくなったこと示す場合であり、且つプレ・パルスを出力した後に、オーディオ・プロセッサ１０１のゼロ出力を検出した後となる。逆に、プレ・パルスを出力するようにマルチプレクサ１０５および１０６を制御するタイミングは、ＰＭＤＥＴビットが、パワーがオフされたこと、あるいはシステムがＭＵＴＥ状態になったこと示す場合でかつ信号ＺＤＥＴを受けてからのタイミングとなる。
【０１０６】
なお、当然ながら、実際のパワー・オン直後では、パワー・オンによる初期設定により、アンチポップノイズパルス発生器１０２のパルス出力が無信号状態となるように、アンチポップノイズ制御回路１０３により制御される。その後に、パワー・オンされたことを検出し、信号ＰＭＤＥＴから生成される信号ＡＰＣＴＲＬにより、アンチポップノイズ制御回路による制御動作が開始されることになる。
【０１０７】
また、アンチポップノイズパルス発生器１０２は、いわゆる、幅が低減されたパルスのみではなく、オーディオ・プロセッサ１０１の安定した信号出力と同じ、パルスを出力することも、無信号を出力することができる。パワー・オン後やアン・ミュート時に、幅が低減されたパルスを出力した後には、デューティ比５０％の差動信号を出力する。一方、パワー・オフ時、ミュート時には、幅が低減されたパルスを出力した後には、無信号を出力する。
【０１０８】
図２３は、幅が低減された複数のプレ・パルスの相互の関係の例を示す図である。幅が低減されたパルスは、幅が低減された３つのパルスがプレ・パルスとして生成される場合、図４を使用して説明したように、図２３の（ａ）と（ｂ）に示すように出力される。ここで（ａ）と（ｂ）は、位相が異なる場合を示している。ここでは、デューティ５０％の幅を１００％として示している。
【０１０９】
視点を変えると、幅が低減された３つのパルスがプレ・パルスとして生成される場合、パルス幅は、半周期を１００とした場合に、それぞれ、２７．８＋７２．８＋９５．０＝１９５．６である。したがって、オーディオ・プロセッサのデューティ５０％の波形の変化点を０（ゼロ）として、その半周期を１００とした場合に、２００−１９５．６＝４．４のタイム・ポイントから最初のパルスが始まり、３２．２（＝４．４＋２７．８）のタイム・ポイントで、最初のパルスが終了して第２のパルスが始まり、１０５．０（＝４．４＋２７．８＋７２．８）のタイム・ポイントで第２のパルスが終了して第３のパルスが始まり、２００のタイム・ポイントで第３のパルスが終了して第４のパルスが始まり、３００のタイム・ポイントで第４のパルスが終了することを示している。
【０１１０】
ここで、（ａ）の場合に、最初と第３のパルスはＰＷＭＡに、第２のパルスは、ＰＷＭＢに振り分けられることを示している。（ｃ）は、無音時（デューティ５０％の）の場合を、（ａ）および（ｂ）と同じ表現で示す図である。
【０１１１】
図２２は、上述した各ブロックをどのように制御するかを示すフローチャートである。クラスＤの増幅器を含むシステムがパワー・オンされるとＳ１０に進み、ここで、先ず、アンチポップノイズ制御回路１０３の状態が初期設定される。これにより、バージョン１の場合に、アンチポップノイズパルス発生器１０２は無信号を出力し、また、マルチプレクサ１０５および１０６がアンチポップノイズパルス発生器１０２の出力を増幅器に送るように設定される。
【０１１２】
この後、Ｓ２０に進み、アンチポップノイズ制御回路１０３が、信号ＤＥＴに従って、アンチポップノイズパルス発生器１０２を制御し、漸増するパルス幅を有する複数のパルスとその後のデューティ５０％のパルス列を含む差動ＰＷＭ信号を生成させる。このパルス列において、漸増するパルス幅を有する複数のパルスの期間は、あらかじめ動作仕様が設定されているので事前に判明している。たとえば、幅が低減された３つのパルスをプレ・パルスとして生成する場合、開始後、上述したように周期Ｔｓｗで完了する。
【０１１３】
所定数の、幅が低減されたパルスを出力した後に、オーディオ・プロセッサ１０１の出力が安定状態にあるか否かを信号ＺＤＥＴによって検出し、安定状態にある場合に、すなわち、変換された後の差動ＰＷＭ信号がデューティ５０パーセントの状態にある場合に、マルチプレクサ１０５および１０６に対して、増幅器へ出力を、アンチポップノイズパルス発生器１０２の出力からオーディオ・プロセッサ１０１から出力へ切り替える制御を実行する。実行後、Ｓ１６に進む、ここでミュートにされるべきかがチェックされ、そうでない場合に、Ｓ１８に進み、アン・ミュートにされるべきかがチェックされ、そうでない場合に、Ｓ２０に進む。Ｓ２０でパワー・オフ制御の有無がチェックされ、無の場合は、Ｓ１６に戻る。したがって、通常では、Ｓ１６、Ｓ１８、Ｓ２０、そして再びＳ１６に戻るノーマル・ループが繰り返されることになる。
【０１１４】
Ｓ１６でミュートにされるべき（ミュート状態になるように指示された）ことを検出すると、Ｓ３０に進み、ここで、先ず、オーディオ・プロセッサ１０１の出力が安定状態にあるか否かがチェックする。安定状態になると、信号ＤＥＴに従ってアンチポップノイズパルス発生器１０２からの信号を増幅器に送るように制御する。Ｓ３２では、Ｓ３０と同時に、アンチポップノイズ制御回路１０３が、信号ＤＥＴに従って、アンチポップノイズパルス発生器１０２を制御し、それぞれ漸減する幅を有する複数のパルスとその後の無信号を含む差動のＰＷＭ信号を出力させる。その後、上述したノーマル・ループに戻る。以後、アン・ミュートの制御を実行するまで、マルチプレクサ１０５および１０６は、増幅器に、アンチポップノイズパルス発生器１０２の出力（この場合は、無信号）を送り続けることになる。
【０１１５】
Ｓ１８で、アン・ミュート指示を受けると、Ｓ１２に戻り、パワー・オン時と同様の上述したＳ１２とＳ１４を実行する。ここで、アン・ミュート指示を受けてＳ１２に戻った場合、既に、マルチプレクサ１０５および１０６は、増幅器に、アンチポップノイズパルス発生器１０２の出力を送っているので、直ちに、アンチポップノイズパルス発生器１０２を制御して、プレ・パルスを発生させることができる。
【０１１６】
Ｓ２０で、パワー・オフを検出すると、Ｓ２２に進み、ミュート時と同様のＳ２２とＳ２４を実行し、終了する。Ｓ２２とＳ２４の処理は、それぞれＳ３０とＳ３２の処理と同じである。
【０１１７】
以上において、ミュート制御を、クラスＤの増幅器へのＰＷＭ信号の印加停止として実行する場合を示している。他の方法では、オーディオ信号のレベル制御で実行することもできる。したがって、上述したミュートをクラスＤの増幅器へのＰＷＭ信号の印加停止として実行することは必須ではない。
【０１１８】
上記のブロック図は、色々な場合に対応可能な本発明の一般的な実施形態のブロック図を示している。たとえば、上述した最初と最後のパルスは事前に一方に固定する形の変形も想定される。
【０１１９】
以下に記載される実施形態は、幅が低減された２つあるいは３つのパルスの場合であることを理解されたい。方程式を使用して前に説明したように、幅が低減されたパルスのより多くの幅を、算出することができ、以下の説明された例は、より多くの、幅が低減されたパルスを持つ場合にも容易に適応することができる。この明細書において、「幅が低減されたパルス」が言及される場合、それは、差動信号（ＰＷＭＡ、ＰＷＭＢ）のパルスに対して使用される。
【０１２０】
図１２−図２１で、各実施形態におけるタイミングチャートを示している。ここで、図１２−図１６、図１７−図２１は、無信号時に、ＰＷＭＡとＰＷＭＢは共に、増幅器のトランジスタをオフにする場合を示している。
【０１２１】
以下に、図１２−２１について、幅が低減されたパルス数と、スタート・アップ（パワー・オン）、アン・ミュート、シャット・ダウン（パワー・オフ）およびミュートの区分について表にする。
【０１２２】
【表２】
2010136339.tif 000015
【０１２３】
図１２、および図１７は、２つの異なるパワーアップ状況を示し、ａ）は、図２の（ａ）および（ｂ）のトランジスタＭ１とＭ２がＮＭＯＳの場合の信号ＰＷＭＡとＰＷＭＢを示し、ｂ）は、図２の（ａ）および（ｂ）のトランジスタＭ１がＰＭＯＳ、Ｍ２がＮＭＯＳの場合の信号ＰＷＭＡとＰＷＭＢを示す。
【０１２４】
図１３、および図１８は、２つの異なるアン・ミューティングの場合を示し、ａ）は、図２の（ａ）および（ｂ）のトランジスタＭ１とＭ２がＮＭＯＳの場合の信号ＰＷＭＡとＰＷＭＢを示し、ｂ）は、図２の（ａ）および（ｂ）のトランジスタＭ１がＰＭＯＳ、Ｍ２がＮＭＯＳの場合の信号ＰＷＭＡとＰＷＭＢを示す。図１２は、幅が低減された２つのパルスを使用するパワーアップの場合を示す。図１７は、幅が低減された３つのパルスを使用するパワーアップの場合を示す。
【０１２５】
図１３は、幅が低減された２つのパルスを使用するアン・ミューティングの場合を示す。図１８は、幅が低減された３つのパルスを使用するアン・ミューティングを示す。これらすべての場合、同じレスポンスを引き起こすことになる。
【０１２６】
ＭＵＴＥ信号がアン・ミュートであり、パワー・ビット（ＰＷ）上でパワー・オフからパワー・オンへの遷移が検出されると、あるいは、パワー・ビット（ＰＷ）がパワー・オン状態であり、ＭＵＴＥ信号上でミュートからアン・ミュートへの遷移が検出されると、信号ＳＹＮＣの立ち上がり時に、ＰＭＤＥＴビットは、パワーがオンされたこと、あるいはシステムがＭＵＴＥ状態でなくなったこと、を示す。この制御信号ＡＰＣＴＲＬは、セット／クリア値制御部２０２を制御することになる。
【０１２７】
このタイム・ポイントでは、ＡＰＳＥＬは、パワー・オンの初期設定でアンチポップノイズパルス発生器１０２の出力を増幅器へ出力するように設定されているか、または、ミューティング時には、ＡＰＳＥＬが、アンチポップノイズパルス発生器１０２の出力を増幅器へ出力するように設定されている。したがって、オーディオ・プロセッサ１０１の出力が安定した状態であるか否かに関係なく、このタイム・ポイントで、幅が低減されたパルスで且つそれぞれ漸増する幅を有する複数のパルスを作成するシーケンスが開始されることになる。幾つかの、幅が低減されたパルスの生成後も、５０％のデューティ・サイクルを持つ複数のパルスの生成が行われ、この状態は、オーディオ・プロセッサ１０１からの安定したオーディオ信号ＡＵＤＩＯＴがゼロ検出回路１０４によって検出されるまで維持される。このゼロ検出は、信号ＺＤＥＴによって示される。信号ＳＹＮＣの次の立ち上がり時で、信号ＡＰＳＥＬにより、幅が低減されたパルス信号ＡＰＰＵＬＡとＡＰＰＵＬＢからオーディオのＰＷＭ信号ＡＰＷＭＡとＡＰＷＭＢに切り替えられ、出力信号ＰＷＭＡとＰＷＭＢとして出力される。この場合、正確には、この切り替えは、切り替えられた最初のオーディオ信号がゼロ検出されたオーディオ信号となるように位相合わせされる。
【０１２８】
図１４、および図１９は、２つの異なるパワー・オフの場合を示し、ａ）は、図２の（ａ）および（ｂ）のトランジスタＭ１とＭ２がＮＭＯＳの場合の信号ＰＷＭＡとＰＷＭＢを示し、ｂ）は、図２の（ａ）および（ｂ）のトランジスタＭ１がＰＭＯＳ、Ｍ２がＮＭＯＳの場合の信号ＰＷＭＡとＰＷＭＢを示す。
【０１２９】
図１５、および図２０は、２つの異なるミューティングの場合を示し、ａ）は、図２の（ａ）および（ｂ）のトランジスタＭ１とＭ２がＮＭＯＳの場合の信号ＰＷＭＡとＰＷＭＢを示し、ｂ）は、図２の（ａ）および（ｂ）のトランジスタＭ１がＰＭＯＳ，Ｍ２がＮＭＯＳの場合の信号ＰＷＭＡとＰＷＭＢを示す。
【０１３０】
図１４は、幅が低減された２つのパルスを使用するパワー・オフの場合を示す。図１９は、幅が低減された３つのパルスを使用するパワー・オフの場合を示す。
【０１３１】
図１５は、幅が低減された２つのパルスを使用するミューティングの場合を示す。図２０は、幅が低減された３つのパルスを使用するミューティングの場合を示す。これらすべての場合、同じレスポンスを引き起こすことになる。
【０１３２】
ＭＵＴＥ信号がアン・ミュート状態であり、パワー・ビット（ＰＷ）上でパワー・オンからパワー・オフへの遷移が検出されると、あるいは、パワー・ビット（ＰＷ）がパワー・オン状態であり、ＭＵＴＥ信号上でアン・ミュートからミュートへの遷移が検出されると、信号ＳＹＮＣの立ち上がり時に、ＰＭＤＥＴビットは、パワーがオフされたこと、あるいはシステムがＭＵＴＥ状態に入ること、を示す。このタイム・ポイントでは、増幅器にはオーディオ・プロセッサ１０１の出力が送られている。したがって、オーディオ・プロセッサ１０１の出力が安定した状態であるかが、制御を進める上で重要になる。システムは、オーディオ・プロセッサ１０１からの安定したオーディオ信号ＡＵＤＩＯＴがゼロ検出回路１０４によって検出されるまで、すなわち、変換された差動ＰＷＭ信号がデューティ５０％のパルス列に成るまで、待機する。このゼロ検出は、信号ＺＤＥＴによって示される。
【０１３３】
信号ＳＹＮＣの次の立ち上がり時で、信号ＡＰＳＥＬにより、オーディオＰＷＭ信号ＡＰＷＭＡとＡＰＷＭＢから、幅が低減されたパルス信号ＡＰＰＵＬＡとＡＰＰＵＬＢに切り替えられ、出力信号ＰＷＭＡとＰＷＭＢとして出力し、幅が低減されたパルスを作成するシーケンスが開始される。幅が低減されたパルスの作成後は、パルスは生成されず、無信号となり、この状態が、たとえば、アン・ミュートされるまで、あるいはパワー・オフされるまで維持される。この制御信号ＡＰＣＴＲＬは、セット／クリア値制御部２０２を制御することになる。
【０１３４】
図１６、および図２１は、上述のすべての場合における、幅が低減されたパルスを作成する方法のタイムチャートを示す。簡単化のために、図２の（ａ）および（ｂ）のトランジスタＭ１とＭ２が、ＰＭＯＳである場合の、信号ＡＰＰＵＬＡとＡＰＰＵＬＢだけが説明される。
【０１３５】
これらの信号ＡＰＰＵＬＡとＡＰＰＵＬＢは、図２のａ）によって示されている。ＮＭＯＳトランジスタ用の信号を作成するためには、信号ＡＰＰＵＬＡだけが、ＰＭＯＳトランジスタを使うのに比べて、すべて逆にされる必要があり、これは、図２のｂ）によって示される。
【０１３６】
左側の図は、パワー・オンまたはアン・ミュートの場合を示す。パワー・オン／アン・ミュートへの遷移が信号ＰＭＤＥＴによって検出されると、制御信号ＡＰＣＴＲＬは一定の値に設定されて、パルス発生器２０１は起動される。制御信号ＡＰＣＴＲＬによって、信号ＰＵＬＳＥＴとＰＵＬＣＬＲが設定される。信号ＰＵＬＳＥＴは、信号ＡＰＰＵＬ上のパルスが何時立ち上がるかを示す。信号ＰＵＬＣＬＲは、信号ＡＰＰＵＬ上のパルスが何時立ち下がるかを示す。
【０１３７】
オーディオの信号のＡＰＷＭＡまたはＡＰＷＭＢ上の最初のパルス５００が、信号ＤＥＴによって検出されて示されている。信号ＤＥＴは、マルチプレクサ２０５と２０６を設定する。最初、パルス信号ＡＰＰＵＬＡとＡＰＰＵＬＢは、最初の、幅が低減されたパルス５０１が発生するまで、互いに独立である。パルス５０１が発生するタイム・ポイントから、これらのパルス信号は、互いに反転されたバージョンとなる。
【０１３８】
したがって、最初の時点で、２番目の、幅が低減されたパルス５０２を伝えることになる信号ラインは、バージョン１では「Ｌ」になり、バージョン２では「Ｈ」になり、この状態は、幅が低減された１番目のパルス５０１が発生するまで続く。この後、幅が低減された２番目のパルス５０２を伝える信号ラインは、信号ＡＰＰＵＬの反転されたバージョンに変更されることになる。信号ＰＳＥＬは、マルチプレクサ２０４を制御し、これは、反転された信号ＡＰＰＵＬと「Ｌ」または「Ｈ」との間で選択する。信号ＰＳＥＬ上の変化タイム・ポイントは、信号ＳＥＬＶＡＬによって決定される。すべての、幅が低減されたパルスが発生すると、信号ＡＰＣＴＲＬは、信号ＡＰＰＵＬ上で５０％のデューティ・サイクル・パルス信号を作成する値に設定される。
【０１３９】
図１６、および図２１の右側は、パワー・オフまたはミュートの場合を示す。パワー・オフ／ミュートへの遷移が信号ＰＭＤＥＴによって検出されると、オーディオの信号のＡＰＷＭＡまたはＡＰＷＭＢ上のＰＷＭタイミング・ウインドウ（Ｔｐｗｍ）における最後のパルスが検出されて、これが信号ＤＥＴによって指示される。
【０１４０】
信号ＡＵＤＩＯＴ上の安定した信号が信号ＺＤＥＴによって示されると、制御信号ＡＰＣＴＲＬはある値に設定され、パルス発生器２０１が起動される。信号ＡＰＣＴＲＬによって、信号ＰＵＬＳＥＴとＰＵＬＣＬＲが設定される。信号ＰＵＬＳＥＴは、信号ＡＰＰＵＬ上のパルスが何時立ち上がるかを示す。信号ＰＵＬＣＬＲは、信号ＡＰＰＵＬ上のパルスが何時立ち下がるかを示す。
【０１４１】
最初の時点で、パルス信号ＡＰＰＵＬＡとＡＰＰＵＬＢは、互いに反転したバージョンであり、これは、最後の、幅が低減されたパルス６０１が発生するまで続く。このタイム・ポイントから、パルス信号は互いに独立である。したがって、最初の時点で、最後から２番目の、幅が低減されたパルス６０２を伝える信号ラインは、最後の、幅が低減されたパルス６０１が発生するまで、信号ＡＰＰＵＬの反転されたバージョンになることになる。
【０１４２】
この後、最後から２番目の、幅が低減されたパルス６０２を伝える信号ラインは、バージョン１で「Ｌ」、バージョン２で「Ｈ」に変更されることになる。信号ＰＳＥＬは、マルチプレクサ２０４を制御し、このマルチプレクサ２０４は、反転された信号ＡＰＰＵＬと「Ｌ」または「Ｈ」との間で選択する。信号ＰＳＥＬ上の変化点は、信号ＳＥＬＶＡＬによって決定される。
【０１４３】
ここに、添付図面を参照して本発明を説明したが、本発明が、これらの実施形態そのものに制限されず、様々な変更と修正が、本発明の範囲と精神を逸脱せずに当業者によって、左右されることがあることを、理解されたい。このようなすべての変更と修正は、請求の範囲によって定義される発明の範囲の中に含まれることを意図している。
【符号の説明】
【０１４４】
１００１  差動ＰＷＭ信号生成回路
１０１  オーディオ・プロセッサ
１０２  アンチポップノイズパルス発生器
１０３  アンチポップノイズ制御回路
１０４  ゼロ検出回路
１０５、１０６  マルチプレクサ
１０７  パルス発生器
２０１  パルス発生器
２０２  セット／クリア値制御部
２０３  インバータ
２０４、２０５、２０６  マルチプレクサ
２０７  カウンタ
２０８  発生器
２０９  インバータ
３０１  パワー・ビット／ミュート・ビット監視部
３０２  ＡＰ制御信号生成部
３０３  選択信号生成部
３０４  パルス検出部
５０１  幅が低減された最初のパルス
５０２  幅が低減された２番目のパルス
５０３  幅が低減された３番目のパルス
５０４  Ｔｓｗ／２の幅のパルス
６０１  幅が低減された最後のパルス
６０２  最後から２番目の幅パルス
６０３  最後から３番目の幅パルス
６０４  Ｔｓｗ／２の幅のパルス
【図１】
2010136339.tif 000022
【図２】
2010136339.tif 000023
【図３】
2010136339.tif 000024
【図４】
2010136339.tif 000025
【図５】
2010136339.tif 000026
【図６】
2010136339.tif 000027
【図７】
2010136339.tif 000028
【図８】
2010136339.tif 000029
【図９】
2010136339.tif 000030
【図１０】
2010136339.tif 000031
【図１１】
2010136339.tif 000032
【図１２】
2010136339.tif 000033
【図１３】
2010136339.tif 000034
【図１４】
2010136339.tif 000035
【図１５】
2010136339.tif 000036
【図１６】
2010136339.tif 000037
【図１７】
2010136339.tif 000038
【図１８】
2010136339.tif 000039
【図１９】
2010136339.tif 000040
【図２０】
2010136339.tif 000041
【図２１】
2010136339.tif 000042
【図２２】
2010136339.tif 000043
【図２３】
2010136339.tif 000044