(57)【要約】【課題】ポートの接続対象を切り替えられるデータ転送制御装置及び電子機器を提供すること。【解決手段】アップストリームポート回路１０と、複数のダウンストリームポート回路６０−１〜６０−ｎと、ハブロジック回路４０と、を含む。複数のダウンストリームポート回路６０−１〜６０−ｎのうちの少なくとも１つとしてアップ／ダウンストリームポート回路６０−ｎが設けられる。そして、ハブモードでは、アップ／ダウンストリームポート回路６０−ｎがダウンストリームポート動作を行う。デバイスモードでは、アップストリームポート回路１０がアップ／ダウンストリームポート回路６０−ｎの物理層回路とのインターフェース処理を行い、アップ／ダウンストリームポート回路６０−ｎがアップストリームポート動作を行う。【選択図】図２
2010093437.tif 000002
【特許請求の範囲】
【請求項１】
アップストリームポート回路と、
複数のダウンストリームポート回路と、
前記アップストリームポート回路と前記複数のダウンストリームポート回路との間のデータ転送制御を行うハブロジック回路と、
を含み、
前記複数のダウンストリームポート回路のうちの少なくとも１つとしてアップ／ダウンストリームポート回路が設けられ、
ハブモードでは、前記アップストリームポート回路がアップストリームポート動作を行い、前記アップ／ダウンストリームポート回路がダウンストリームポート動作を行い、
デバイスモードでは、前記アップストリームポート回路が、前記アップ／ダウンストリームポート回路の物理層回路とのインターフェース処理を行い、前記アップ／ダウンストリームポート回路がアップストリームポート動作を行うことを特徴とするデータ転送制御装置。
【請求項２】
請求項１において、
前記アップストリームポート回路には、ホスト動作とデバイス動作を切り替え可能な第１のホスト／デバイスコントローラが接続され、
前記アップストリームポート回路は、
前記第１のホスト／デバイスコントローラのリンク層回路とのインターフェース処理を行い、
前記ハブモードでは、ホスト動作を行う前記第１のホスト／デバイスコントローラのリンク層回路と前記ハブロジック回路とのインターフェース処理を行い、
前記デバイスモードでは、デバイス動作を行う前記第１のホスト／デバイスコントローラのリンク層回路と前記アップ／ダウンストリームポート回路の物理層回路との間のインターフェース処理を行うことを特徴とするデータ転送制御装置。
【請求項３】
請求項２において、
前記アップ／ダウンストリームポート回路には、ホスト動作とデバイス動作を切り替え可能な第２のホスト／デバイスコントローラが接続され、
前記アップ／ダウンストリームポート回路は、
前記ハブモードでは、デバイス動作を行う前記第２のホスト／デバイスコントローラと前記ハブロジック回路とのインターフェース処理を行い、
前記デバイスモードでは、ホスト動作を行う前記第２のホスト／デバイスコントローラと前記アップストリームポート回路とのインターフェース処理を行うことを特徴とするデータ転送制御装置。
【請求項４】
請求項２において、
前記ハブモードでは、前記アップ／ダウンストリームポート回路にはデバイスが接続され、前記アップ／ダウンストリームポート回路が、前記デバイスと前記ハブロジック回路とのインターフェース処理を行い、
前記デバイスモードでは、前記アップ／ダウンストリームポート回路にはホストコントローラが接続され、前記アップ／ダウンストリームポート回路が、前記ホストコントローラと前記アップストリームポート回路とのインターフェース処理を行うことを特徴とするデータ転送制御装置。
【請求項５】
請求項２乃至４において、
前記アップストリームポート回路は、
前記第１のホスト／デバイスコントローラのリンク層回路とのインターフェース処理を行う第１のインターフェース回路を有し、
前記第１のインターフェース回路は、
前記第１のホスト／デバイスコントローラとULPI規格（UTMI+ Low Pin Interface）のバスで接続され、前記第１のホスト／デバイスコントローラのリンク層回路との間のULPIのインターフェース処理を行うことを特徴とするデータ転送制御装置。
【請求項６】
請求項５において、
前記アップストリームポート回路は、
前記第１のインターフェース回路のULPI規格のバスと前記アップ／ダウンストリームポート回路のバスとの間のラッパー処理を行うラッパー回路と、
前記第１のホスト／デバイスコントローラが前記アップ／ダウンストリームポート回路の物理層回路を制御するためのULPIレジスタと、
を有することを特徴とするデータ転送制御装置。
【請求項７】
請求項６において、
前記ラッパー回路は、
前記アップ／ダウンストリームポート回路とUTMI規格（USB2.0 Transceiver Macrocell Interface）のバスで接続され、前記第１のインターフェース回路のULPI規格のバスと前記アップ／ダウンストリームポート回路のUTMI規格のバスとの間のラッパー処理を行うことを特徴とするデータ転送制御装置。
【請求項８】
請求項７において、
前記ULPIレジスタのレジスタ値に基づいて前記ハブモードと前記デバイスモードの切り替え制御を行う切替制御回路を含むことを特徴とするデータ転送制御装置。
【請求項９】
請求項２乃至４において、
前記アップストリームポート回路は、
前記第１のホスト／デバイスコントローラのリンク層回路とのインターフェース処理を行う第１のインターフェース回路を有し、
前記第１のインターフェース回路は、
UTMI規格（USB2.0 Transceiver Macrocell Interface）のバスを介して第１のホスト／デバイスコントローラに接続され、UTMIのインターフェース処理を行うことを特徴とするデータ転送制御装置。
【請求項１０】
請求項２乃至９のいずれかにおいて、
前記アップストリームポート回路は、
前記第１のホスト／デバイスコントローラのリンク層回路とのインターフェース処理を行う第１のインターフェース回路と、
前記ハブロジック回路とのインターフェース処理を行う第２のインターフェース回路と、
前記第１のインターフェース回路のインターフェース信号と前記第２のインターフェース回路のインターフェース信号の変換処理を行う変換回路と、
を含むことを特徴とするデータ転送制御装置。
【請求項１１】
請求項１０において、
前記第２のインターフェース回路は、
前記ハブロジック回路とUTMI規格のバスで接続され、前記ハブロジック回路とのUTMIのインターフェース処理を行うことを特徴とするデータ転送制御装置。
【請求項１２】
請求項１０又は１１において、
前記変換回路は、
前記第１のホスト／デバイスコントローラからの受信データをバッファリングする受信バッファを有する受信回路と、
前記第１のホスト／デバイスコントローラへの送信データをバッファリングする送信バッファを有する送信回路と、
前記第１のインターフェース回路と前記第１のホスト／デバイスコントローラとを接続するバスの状態及び前記第２のインターフェース回路と前記ハブロジック回路とを接続するバスの状態を監視して、前記第１のホスト／デバイスコントローラと前記ハブロジック回路との間のデータ転送の制御を行う制御回路を含むことを特徴とするデータ転送制御装置。
【請求項１３】
請求項１０乃至１２のいずれかにおいて、
前記変換回路は、
前記第１のホスト／デバイスコントローラによる物理層回路の制御をエミュレーション処理するためのレジスタを有することを特徴とするデータ転送制御装置。
【請求項１４】
請求項１乃至１３のいずれかにおいて、
前記デバイスモードにおいて、前記ハブロジック回路が前記複数のダウンストリームポート回路をサスペンド状態に設定することを特徴とするデータ転送制御装置。
【請求項１５】
請求項１乃至１３のいずれかにおいて、
前記デバイスモードにおいて、前記ハブロジック回路が前記複数のダウンストリームポート回路をディスコネクト状態に設定することを特徴とするデータ転送制御装置。
【請求項１６】
請求項１乃至１５のいずれかに記載のデータ転送制御装置を含むことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ転送制御装置及び電子機器等に関する。
【背景技術】
【０００２】
近年USB2.0（Universal Serial Bus 2.0）等で規格化されたUSBによるシリアルインターフェースが普及している。例えば、パソコンと周辺機器の接続やプリンタとデジタルカメラの接続、カーナビゲーションシステムとポータブルオーディオの接続など電子機器同士を接続するインターフェースとして広く用いられている。
【０００３】
ところでUSBによるホストコントローラと複数のデバイスとの接続には、一般にハブが用いられる。すなわち、ハブのアップストリームポート回路にはUSBを介してホストコントローラが接続され、ハブのダウンストリームポート回路にはUSBを介して複数のデバイスが接続される。そして、ハブが複数のデバイスとのインターフェースを行う。
【０００４】
しかしながら、このような構成では、アップストリームポート回路の接続対象がホストコントローラに固定され、ダウンストリームポート回路の接続対象がデバイスに固定されるという課題があった。例えば、ホストコントローラとして動作できる電子機器をダウンストリームポート回路に接続したり、アップストリームポート側をデバイスとして動作させたりできないという課題があった。
【特許文献１】特開２００７−１７２５７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の幾つかの態様によれば、ポートの接続対象を切り替えられるデータ転送制御装置及び電子機器を提供できる。
【課題を解決するための手段】
【０００６】
本発明の一態様は、アップストリームポート回路と、複数のダウンストリームポート回路と、前記アップストリームポート回路と前記複数のダウンストリームポート回路との間のデータ転送制御を行うハブロジック回路と、を含み、前記複数のダウンストリームポート回路のうちの少なくとも１つとしてアップ／ダウンストリームポート回路が設けられ、ハブモードでは、前記アップストリームポート回路がアップストリームポート動作を行い、前記アップ／ダウンストリームポート回路がダウンストリームポート動作を行い、デバイスモードでは、前記アップストリームポート回路が、前記アップ／ダウンストリームポート回路の物理層回路とのインターフェース処理を行い、前記アップ／ダウンストリームポート回路がアップストリームポート動作を行うことを特徴とするデータ転送制御装置に関係する。
【０００７】
本発明の一態様によれば、ハブモードにおいて、アップ／ダウンストリームポート回路がダウンストリームポート回路に切り替わり、ハブロジック回路がアップストリームポート回路とダウンストリームポート回路とのデータ転送制御を行う。一方デバイスモードにおいて、アップ／ダウンストリームポート回路がアップストリームポート回路に切り替わり、アップストリームポート回路がアップ／ダウンストリームポート回路の物理層回路とのインターフェース処理を行う。
【０００８】
このように本発明の一態様では、ハブモードとデバイスモードを切り替えることができる。具体的には、ハブとしての動作とデバイス側の物理層回路としての動作を切り替えることができる。これにより、ホスト動作とデバイス動作を切り替え可能な接続対象をアップストリームポート回路及びアップ／ダウンストリームポート回路に接続できる。そして、接続対象のホスト動作とデバイス動作が切り替わった場合でもデータ転送できる。あるいは、アップストリームポート回路及びアップ／ダウンストリームポート回路の接続対象がホストコントローラからデバイスに差し替えられたり、デバイスからホストコントローラに差し替えられたりした場合でも、データ転送できる。
【０００９】
また本発明の一態様では、前記アップストリームポート回路には、ホスト動作とデバイス動作を切り替え可能な第１のホスト／デバイスコントローラが接続され、前記アップストリームポート回路は、前記第１のホスト／デバイスコントローラのリンク層回路とのインターフェース処理を行い、前記ハブモードでは、ホスト動作を行う前記第１のホスト／デバイスコントローラのリンク層回路と前記ハブロジック回路とのインターフェース処理を行い、前記デバイスモードでは、デバイス動作を行う前記第１のホスト／デバイスコントローラのリンク層回路と前記アップ／ダウンストリームポート回路の物理層回路との間のインターフェース処理を行ってもよい。
【００１０】
本発明の一態様によれば、アップストリームポート回路が物理層回路を介すことなく第１のホスト／デバイスコントローラのリンク層回路とのインターフェース処理を行う。これにより、第１のホスト／デバイスコントローラ側の物理層回路とアップストリームポート回路の物理層回路を省略できる。そのため、デバイスモードにおいて、アップ／ダウンストリームポート回路の物理層回路が、第１のホスト／デバイスコントローラのリンク層回路に対して物理層回路を介すことなくインターフェース処理される。これにより、アップ／ダウンストリームポート回路が第１のホスト／デバイスコントローラに対応する物理層回路として動作できる。
【００１１】
またアップストリームポート回路の物理層回路を省略できることで、回路規模を削減できる。さらにトランシーバでの信号ディレイを無くすことができるため、第１のホスト／デバイスコントローラとのデータ転送の伝搬遅延を削減できる。
【００１２】
また本発明の一態様では、前記アップ／ダウンストリームポート回路には、ホスト動作とデバイス動作を切り替え可能な第２のホスト／デバイスコントローラが接続され、前記アップ／ダウンストリームポート回路は、前記ハブモードでは、デバイス動作を行う前記第２のホスト／デバイスコントローラと前記ハブロジック回路とのインターフェース処理を行い、前記デバイスモードでは、ホスト動作を行う前記第２のホスト／デバイスコントローラと前記アップストリームポート回路とのインターフェース処理を行ってもよい。
【００１３】
これにより、アップ／ダウンストリームポート回路に第２のホスト／デバイスコントローラが接続された状態で第２のホスト／デバイスコントローラのホスト動作とデバイス動作を切り替えてデータ転送できる。あるいは、アップ／ダウンストリームポート回路にホスト動作を行う第２のホスト／デバイスコントローラを差し替えたり、デバイス動作を行う第２のホスト／デバイスコントローラを差し替えてデータ転送できる。
【００１４】
また本発明の一態様では、前記ハブモードでは、前記アップ／ダウンストリームポート回路にはデバイスが接続され、前記アップ／ダウンストリームポート回路が、前記デバイスと前記ハブロジック回路とのインターフェース処理を行い、前記デバイスモードでは、前記アップ／ダウンストリームポート回路にはホストコントローラが接続され、前記アップ／ダウンストリームポート回路が、前記ホストコントローラと前記アップストリームポート回路とのインターフェース処理を行ってもよい。
【００１５】
これにより、アップ／ダウンストリームポート回路にホストコントローラを接続したり、デバイスを接続してデータ転送できる。
【００１６】
また本発明の一態様では、前記アップストリームポート回路は、前記第１のホスト／デバイスコントローラのリンク層回路とのインターフェース処理を行う第１のインターフェース回路を有し、前記第１のインターフェース回路は、前記第１のホスト／デバイスコントローラとULPI規格（UTMI+ Low Pin Interface）のバスで接続され、前記第１のホスト／デバイスコントローラのリンク層回路との間のULPIのインターフェース処理を行ってもよい。
【００１７】
このようにすれば、第１のホスト／デバイスコントローラとの間を同期インターフェースであるULPI規格のバスで接続できる。これにより、同期化によるビットロスを削減できる。
【００１８】
また本発明の一態様では、前記アップストリームポート回路は、前記第１のインターフェース回路のULPI規格のバスと前記アップ／ダウンストリームポート回路のバスとの間のラッパー処理を行うラッパー回路と、前記第１のホスト／デバイスコントローラが前記アップ／ダウンストリームポート回路の物理層回路を制御するためのULPIレジスタと、を有してもよい。
【００１９】
このようにすれば、アップ／ダウンストリームポート回路のバスと第１のホスト／デバイスコントローラのULPI規格のバスとの間をラッパー処理できる。これにより、第１のホスト／デバイスコントローラに対応する物理層回路としての動作を実現できる。
【００２０】
また本発明の一態様では、前記ラッパー回路は、前記アップ／ダウンストリームポート回路とUTMI規格（USB2.0 Transceiver Macrocell Interface）のバスで接続され、前記第１のインターフェース回路のULPI規格のバスと前記アップ／ダウンストリームポート回路のUTMI規格のバスとの間のラッパー処理を行ってもよい。
【００２１】
このようにすれば、アップ／ダウンストリームポート回路のUTMIバスと第１のホスト／デバイスコントローラのULPI規格のバスとの間のラッパー処理を実現できる。
【００２２】
また本発明の一態様では、前記ULPIレジスタのレジスタ値に基づいて前記ハブモードと前記デバイスモードの切り替え制御を行う切替制御回路を含んでもよい。
【００２３】
このようにすれば、ハブモードどデバイスモードの切り替えを実現できる。例えば、アップストリームポート回路の動作の切替やアップ／ダウンストリームポート回路の動作の切替を実現できる。
【００２４】
また本発明の一態様では、前記アップストリームポート回路は、前記第１のホスト／デバイスコントローラのリンク層回路とのインターフェース処理を行う第１のインターフェース回路を有し、前記第１のインターフェース回路は、UTMI規格のバスを介して第１のホスト／デバイスコントローラに接続され、UTMIのインターフェース処理を行ってもよい。
【００２５】
このようにすれば、第１のホスト／デバイスコントローラとの間を同期インターフェースであるUTMI規格のバスで接続できる。これにより、同期化によるビットロスを削減できる。
【００２６】
また本発明の一態様では、前記アップストリームポート回路は、前記第１のホスト／デバイスコントローラのリンク層回路とのインターフェース処理を行う第１のインターフェース回路と、前記ハブロジック回路とのインターフェース処理を行う第２のインターフェース回路と、前記第１のインターフェース回路のインターフェース信号と前記第２のインターフェース回路のインターフェース信号の変換処理を行う変換回路と、を含んでもよい。
【００２７】
このようにすれば、物理層回路の省略を実現できる。すなわち変換回路の変換処理により、第１のホスト／デバイスコントローラとハブロジック回路との物理層回路を介したデータ転送をエミュレーション処理できる。そしてアップストリームポート回路は、第１のホスト／デバイスコントローラとハブロジック回路に対して物理層回路がある場合と同様のインターフェース処理を行うことができる。
【００２８】
また本発明の一態様では、前記第２のインターフェース回路は、前記ハブロジック回路とUTMI規格のバスで接続され、前記ハブロジック回路とのUTMIのインターフェース処理を行ってもよい。
【００２９】
このようにすれば、アップストリームポート回路とハブロジック回路とのインターフェース処理をUTMIで規格化されたインターフェース処理で行うことができる。
【００３０】
なお本発明の一態様では、前記第２のインターフェース回路が、前記ハブロジック回路とULPI規格のバスで接続され、前記ハブロジック回路とのULPIのインターフェース処理を行ってもよい。
【００３１】
また本発明の一態様では、前記変換回路は、前記第１のホスト／デバイスコントローラからの受信データをバッファリングする受信バッファを有する受信回路と、前記第１のホスト／デバイスコントローラへの送信データをバッファリングする送信バッファを有する送信回路と、前記第１のインターフェース回路と前記第１のホスト／デバイスコントローラとを接続するバスの状態及び前記第２のインターフェース回路と前記ハブロジック回路とを接続するバスの状態を監視して、前記第１のホスト／デバイスコントローラと前記ハブロジック回路との間のデータ転送の制御を行う制御回路を含んでもよい。
【００３２】
これにより、インターフェース信号の変換処理を実現できる。具体的には受信回路により受信データの変換処理を実現でき、送信回路により送信データの変換処理を実現できる。また制御回路が第１、第２のインターフェース回路のインターフェース信号を受けてデータ転送を制御できる。あるいは制御回路が、データ転送を制御するために第１、第２のインターフェース回路のインターフェース信号を制御することで、インターフェース信号の変換処理を実現できる。
【００３３】
また本発明の一態様では、前記変換回路は、前記第１のホスト／デバイスコントローラによる物理層回路の制御をエミュレーション処理するためのレジスタを有してもよい。
【００３４】
本発明の他の態様によれば、第１のホスト／デバイスコントローラによる物理層回路の制御のための制御信号をレジスタ値として保持できる。そして、このレジスタ値を用いることで第１のホスト／デバイスコントローラと物理層回路とのインターフェース処理をエミュレーション処理できる。
【００３５】
また本発明の一態様では、前記デバイスモードにおいて、前記ハブロジック回路が前記複数のダウンストリームポート回路をサスペンド状態に設定してもよい。
【００３６】
また本発明の一態様では、前記デバイスモードにおいて、前記ハブロジック回路が前記複数のダウンストリームポート回路をディスコネクト状態に設定してもよい。
【００３７】
このようにすれば、デバイスモードにおいて、複数のダウンストリームポート回路を介した複数のデバイスとのデータ転送を停止できる。
【００３８】
また本発明の他の態様では、上記のいずれかに記載のデータ転送制御装置を含むことを特徴とする電子機器に関係する。
【発明を実施するための最良の形態】
【００３９】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００４０】
１．ハブ（データ転送制御装置）
１．１．ハブの比較例
本実施形態を説明するために、最初に第１、第２の比較例について説明する。第１、第２の比較例は、ホストコントローラと複数のデバイスとをハブを介して接続し、USBのインターフェース処理によりデータ転送を行うための構成比較例である。
【００４１】
図１（Ａ）に第１の比較例を示す。第１の比較例は、ホストコントローラにトランシーバが内蔵される場合の構成比較例である。
【００４２】
具体的には、ハブはトランシーバPHY_HUB（物理層回路）、ハブロジック回路HUB_LC、ダウンストリームポート回路DP1〜DPn（ｎは自然数）を含む。トランシーバPHY_HUBには、ホストコントローラのトランシーバPHY_HOSTがUSBを介して接続される。トランシーバPHY_HUBには、ハブロジック回路HUB_LCがUTMI規格のバスで接続される。ダウンストリームポート回路DP1〜DPnは、それぞれトランシーバを含み、USBを介してデバイスDEV1〜DEVnと接続される。そして、ハブロジック回路HUB_LCがホストコントローラとデバイスDEV1〜DEVnとのデータ転送を制御する。
【００４３】
図１（Ｂ）に第２の比較例を示す。第２の比較例は、ホストコントローラとトランシーバが別チップで構成される場合の構成比較例である。
【００４４】
具体的には、ハブのトランシーバPHY_HUBには、ホストコントローラと別チップのトランシーバPHY_HOSTがUSBを介して接続される。トランシーバPHY_HOSTには、ULPI規格のバスを介してリンクコントローラLK_HOST（リンク層回路）が接続される。そして第１の比較例と同様に、ハブロジック回路HUB_LCが、ホストコントローラとデバイスDEV1〜DEVnとのデータ転送を制御する。
【００４５】
このように第１、第２の比較例では、ハブのアップストリームポート回路にはUSBを介してホストコントローラが接続され、ハブのダウンストリームポート回路にはUSBを介してデバイスが接続される。そのためポートの接続対象が、ホストコントローラ又はデバイスに固定されるという課題があった。すなわち、ポートの接続対象のデバイス動作とホスト動作を切り替えたり、ポートにホストコントローラとデバイスを差し替えたりできないという課題があった。
【００４６】
また第１の比較例では、ハブにはトランシーバPHY_HUBが内蔵され、ホストコントローラにはPHY_HOSTが内蔵される。そのため、ハブとホストコントローラの回路規模が増大するという課題があった。一方第２の比較例では、ハブにはトランシーバPHY_HUBが内蔵され、ホストコントローラには別チップのトランシーバPHY_HOSTが接続される。そのため、ハブの回路規模が増大し、配線基板の実装面積が増大するという課題があった。
【００４７】
１．２．ハブの構成例
図２に上記課題を解決できる本実施形態のハブ（広義には、データ転送制御装置）の構成例を示す。本実施形態は、アップストリームポート回路１０、ハブロジック回路４０、第１〜第ｎのダウンストリームポート回路６０−１〜６０−ｎ（複数のダウンストリームポート回路。ｎは自然数）を含む。
【００４８】
さらにダウンストリームポート回路６０−１〜６０−ｎは、そのうちの少なくとも１つとしてアップ／ダウンストリームポート回路を含む。以下では、少なくとも１つのアップ／ダウンストリームポート回路として１つのアップ／ダウンストリームポート回路６０−ｎを含む場合を例に説明する。但し本発明では、少なくとも１つのアップ／ダウンストリームポート回路として複数のアップ／ダウンストリームポート回路を含んでもよい。
【００４９】
なお、本発明のデータ転送制御装置はこの構成に限定されず、これらの構成要素のうちの一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００５０】
アップストリームポート回路１０は、例えば第１のホスト／デバイスコントローラHDC1（例えばCPU: Central Processing Unit）に接続される。そして、アップストリームポート回路１０は第１のインターフェース回路２０を含み、第１のインターフェース回路２０がホスト／デバイスコントローラHDC1のリンクコントローラLK_HDとのインターフェース処理を行う。
【００５１】
具体的には、第１のインターフェース回路２０は、トランシーバ（物理層回路）を介さずリンクコントローラLK_HDと直接接続される。そしてアップストリームポート回路１０は、ホスト／デバイスコントローラHDC1とハブロジック回路４０とのデータ送受信やインターフェース信号の変換処理を行う。あるいはアップストリームポート回路１０は、リンクコントローラLK_HDとアップ／ダウンストリームポート回路６０−ｎのトランシーバとのラッパー処理を行う。
【００５２】
例えばアップストリームポート回路１０は、ULPI規格（UTMI+ Low Pin Interface）のバスで第１のホスト／デバイスコントローラHDC1と接続される。また例えばアップストリームポート回路１０は、UTMI規格（USB2.0 Transceiver Macrocell Interface。UTMI+規格を含む。）のバスでハブロジック回路４０及びアップ／ダウンストリームポート回路６０−ｎと接続される。そしてアップストリームポート回路１０は、ULPIのインターフェース信号とハブロジック回路４０のUTMIのインターフェース信号との変換処理を行う。またULPIのインターフェース信号とアップ／ダウンストリームポート回路６０−ｎのUTMIのインターフェース信号とのラッパー処理を行う。
【００５３】
アップ／ダウンストリームポート回路６０−ｎは、例えば第２のホスト／デバイスコントローラHDC2とUSB（Universal Serial Bus。例えばUSB1.1、USB2.0に準拠したバス）を介して接続され、ホスト／デバイスコントローラHDC2とのUSBのインターフェース処理を行う。例えば、アップ／ダウンストリームポート回路６０−ｎは、UTMI規格に準拠したトランシーバにより構成できる。そしてUTMI規格のバスを介してハブロジック回路４０やアップストリームポート回路１０と接続され、ハブロジック回路４０やアップストリームポート回路１０とのUTMIのインターフェース処理を行う。
【００５４】
ダウンストリームポート回路６０−１〜６０−ｎ−１は、それぞれデバイスDEV1〜DEVn-1（複数のデバイス）とUSBを介して接続され、ハブロジック回路４０とデバイスDEV1〜DEVn-1とのUSBのインターフェース処理を行う。例えば、ダウンストリームポート回路６０−１〜６０−ｎ−１は、UTMI規格に準拠したトランシーバにより構成できる。そしてUTMI規格のバスを介してハブロジック回路４０に接続され、ハブロジック回路４０とのUTMIのインターフェース処理を行う。
【００５５】
ハブロジック回路４０は、ホスト／デバイスコントローラHDC1とデバイスDEV1〜DEVn-1との間のデータ転送制御及び、ホスト／デバイスコントローラHDC1とアップ／ダウンストリームポート回路６０−ｎの接続対象（例えばホスト／デバイスコントローラHDC2）との間のデータ転送制御を行う。具体的には、ハブロジック回路４０は、アップストリームポート回路１０のデータ転送を制御してリンクコントローラLK_HDとのデータ送受信を行う。またハブロジック回路４０は、ダウンストリームポート回路６０−１〜６０−ｎ−１のデータ転送を制御してデバイスDEV1〜DEVn-1とのデータ送受信を行う。あるいは、アップ／ダウンストリームポート回路６０−ｎのデータ転送を制御してアップ／ダウンストリームポート回路６０−ｎの接続対象（例えばホスト／デバイスコントローラHDC2）との間のデータ転送制御を行う。
【００５６】
例えば、ハブロジック回路４０は、デバイスの接続や切断を検出処理したり、ホスト／デバイスコントローラ、ホストコントローラ、デバイスとの接続処理や切断処理を行ったり、バスのエラー（fault）を検出処理したり、バスのエラーからの復帰処理を行ったりして、データ転送制御を行う。ここで図２のハブは、例えばUSB2.0規格に準拠するHSモード（High Speed Mode、480Mbps）、FSモード（Full Speed Mode、12Mbps）、LSモード（Low speed Mode、1.5Mbps）のデータ転送速度をサポートできる。この場合、ハブロジック回路４０は、例えばホスト／デバイスコントローラHDC1からのHSトランザクションをFSトランザクション又はLSトランザクションにトランスレート処理してダウンストリームポート回路に送信する。
【００５７】
ここで、ホスト／デバイスコントローラHDC1、HDC2は、ホスト動作とデバイス動作を切り替え可能であり、ホストコントローラとしてもデバイスとしても動作できる。例えばホスト動作として、ハブとの間の制御フローやデータ転送フローの管理を行う。一方デバイス動作として、例えばホストコントローラからのリクエストの処理やエニュメレーション処理を行う。例えばHDC1、HDC2は、電子機器等に設けられたモード切り替え用のスイッチからの信号を受けて、ホスト動作とデバイス動作を切り替えてもよい。あるいはハブとの接続時のネゴシエーションにより接続相手を認識し、その認識結果に基づいてホスト動作とデバイス動作を切り替えてもよい。またあるいはHDC1、HDC2はOTG規格（On-The-Go）に準拠してもよく、OTGによりホスト動作とデバイス動作を切り替えてもよい。
【００５８】
１．３．ハブモード、デバイスモード
図３（Ａ）、図３（Ｂ）を用いて、本実施形態の動作について説明する。
【００５９】
図３（Ａ）は、本実施形態のデータ転送制御装置がハブモードで動作する場合の接続構成例である。図３（Ａ）に示すように、本実施形態はハブモードにおいてハブとして動作する。具体的には、アップストリームポート回路１０がアップストリームポート動作を行う。またアップ／ダウンストリームポート回路６０−ｎがダウンストリームポート動作を行う。
【００６０】
より具体的には、ホスト／デバイスコントローラHDC1はホスト動作を行う。アップストリームポート回路１０は、アップストリームポート動作として、ホスト／デバイスコントローラHDC1とのULPIのインターフェース処理を行う。
【００６１】
また、ホスト／デバイスコントローラHDC2はデバイス動作を行う。アップ／ダウンストリームポート回路６０−ｎは、ダウンストリームポート動作として、デバイス動作を行うホスト／デバイスコントローラHDC2とのUSBのインターフェース処理を行う。
【００６２】
そしてハブロジック回路４０は、ホスト／デバイスコントローラHDC1とホスト／デバイスコントローラHDC2とのデータ転送を行う。またハブロジック回路４０は、ホスト／デバイスコントローラHDC1とデバイスDEV1〜DEVn-1とのデータ転送を行う。
【００６３】
図３（Ｂ）は、本実施形態のデータ転送制御装置がデバイスモードで動作する場合の接続構成例である。図３（Ｂ）に示すように、本実施形態のデータ転送制御装置はデバイスモードにおいて、ULPI規格のバスを有するトランシーバとして動作する。そして、ホスト／デバイスコントローラHDC1と本実施形態のデータ転送制御装置がUSBのデバイスとして動作する。
【００６４】
具体的には、アップストリームポート回路１０がアップ／ダウンストリームポート回路６０−ｎのトランシーバとのインターフェース処理を行う。またアップ／ダウンストリームポート回路６０−ｎはアップストリームポート動作を行う。
【００６５】
より具体的には、ホスト／デバイスコントローラHDC1はデバイス動作を行う。アップストリームポート回路１０は、アップ／ダウンストリームポート回路６０−ｎのトランシーバとのインターフェース処理として、ホスト／デバイスコントローラHDC1のULPIのバスとアップ／ダウンストリームポート回路６０−ｎのトランシーバのUTMIのバスとをラッパー処理する。
【００６６】
また、ホスト／デバイスコントローラHDC2はホスト動作を行う。アップ／ダウンストリームポート回路６０−ｎは、アップストリームポート動作として、ホスト／デバイスコントローラHDC2とのUSBのインターフェース処理を行う。
【００６７】
なおダウンストリームポート回路６０−１〜６０−ｎ−１は、デバイスモードにおいて、ハブロジック回路４０からの制御信号に基づいて例えばサスペンド状態やディスコネクト状態に設定される。
【００６８】
図４（Ａ）、図４（Ｂ）に本実施形態の接続変形例を示す。
【００６９】
図４（Ａ）に示すように、ハブモードにおいて、アップ／ダウンストリームポート回路６０−ｎにはデバイスDEVnが接続される。そして本実施形態は、ホスト動作を行うホスト／デバイスコントローラHDC1とデバイスDEV1〜DEVnとのデータ転送を行うハブとして動作する。
【００７０】
また図４（Ｂ）に示すように、デバイスモードにおいて、アップ／ダウンストリームポート回路６０−ｎにはホストコントローラHCが接続される。そして本実施形態が、ULPI規格のバスを有するトランシーバとして動作する。
【００７１】
なお図３（Ｂ）、図４（Ｂ）では、アップストリームポート回路１０がアップ／ダウンストリームポート回路６０−ｎに直接接続され、アップ／ダウンストリームポート回路６０−ｎとのインターフェース処理を行う場合を例に説明した。但し本発明では、アップストリームポート回路１０がハブロジック回路４０を介してアップ／ダウンストリームポート回路６０−ｎに接続され、アップ／ダウンストリームポート回路６０−ｎとのインターフェース処理を行ってもよい。
【００７２】
ところで、図１（Ａ）、図１（Ｂ）で説明したように、第１、第２の比較例ではポートの接続対象がホストコントローラ又はデバイスに固定されるという課題があった。
【００７３】
この点本実施形態によれば、ハブモードにおいて、アップ／ダウンストリームポート回路６０−ｎがダウンストリームポート回路に切り替わり、ハブロジック回路４０がアップストリームポート回路１０とダウンストリームポート回路６０−１〜６０−ｎとのデータ転送制御を行う。一方デバイスモードにおいて、アップ／ダウンストリームポート回路６０−ｎがアップストリームポート回路に切り替わり、アップストリームポート回路１０がアップ／ダウンストリームポート６０−ｎのトランシーバとのインターフェース処理を行う。
【００７４】
このように本実施形態では、ハブモードとデバイスモードを切り替えることができる。具体的には、ハブとしての動作とデバイス側のトランシーバとしての動作を切り替えることができる。これにより、ホスト動作とデバイス動作を切り替え可能なホスト／デバイスコントローラがポートに接続され、ホスト動作とデバイス動作が切り替わった場合でもデータ転送できる。あるいは、ポートの接続対象がホストコントローラからデバイスに差し替えられたり、デバイスからホストコントローラに差し替えられたりした場合でも、データ転送できる。
【００７５】
また本実施形態では、アップストリームポート回路１０には、ホスト／デバイスコントローラHDC1が接続され、アップストリームポート回路１０が、ホスト／デバイスコントローラHDC1のリンクコントローラLK_HDとのインターフェース処理を行う第１のインターフェース回路２０を有してもよい。
【００７６】
このように本実施形態では、第１のインターフェース回路２０がUSBを介すことなくリンクコントローラLK_HDとのインターフェース処理を直接行う。これにより、デバイスモードを実現できる。具体的には、アップ／ダウンストリームポート回路６０−ｎのトランシーバが、USBを介すことなくリンクコントローラLK_HDにインターフェース処理される。これにより、デバイス動作を行うホスト／デバイスコントローラHDC1のトランシーバとしての動作を実現できる。
【００７７】
ここで第１、第２の比較例では、ハブとホストコントローラがトランシーバを介して接続されるため、回路規模や実装面積が増大するという課題もあった。
【００７８】
この点本実施形態によれば、第１のインターフェース回路２０がリンクコントローラLK_HDとのインターフェース処理を直接行う。そのため第１、第２の比較例に比べて、トランシーバPHY_HOST、PHY_HUBを省略できる。これにより、ハブとホスト／デバイスコントローラHDC1の回路規模を削減したり、配線基板の実装面積を削減したりできる。さらにトランシーバが省略されることで、トランシーバでの信号ディレイを無くすこともできる。これにより、ハブとホスト／デバイスコントローラ間のデータ転送の伝搬遅延を削減することができる。
【００７９】
さらにハブとホストコントローラがUSBを介して接続される場合には、ハブ側とホストコントローラ側のクロック周波数差を吸収するために、転送データの同期化が必要であるという課題があった。
【００８０】
この点本実施形態によれば、第１のインターフェース回路２０が、ホスト／デバイスコントローラHDC1とULPI規格のバスで接続され、リンクコントローラLK_HDとの間のULPIのインターフェース処理を行ってもよい。そのため、ハブとホスト／デバイスコントローラHDC1を同期インターフェースであるULPIのインターフェースで接続できる。これにより、同期化によるビットロスを削減できる。また、クロック周波数差を吸収するためのバッファリングを行うエラスティシティバッファを省略して回路規模を削減できる。
【００８１】
但し本発明では、第１のインターフェース回路２０が、ホストコントローラHCとUTMI規格のバスで接続され、ホストコントローラHCのリンクコントローラLK_HOSTとの間のUTMIのインターフェース処理を行ってもよい。これにより、ハブロジック回路４０とホストコントローラHCを同期インターフェースであるUTMIのインターフェースで接続できる。そして、同期化によるビットロスを削減でき、エラスティシティバッファを省略して回路規模を削減できる。
【００８２】
２．アップストリームポート回路、切替制御回路
図５に、本実施形態の詳細な構成例を示す。なお以下では、図２等で説明したハブロジック回路等の各構成要素には、同じ符号を付して適宜説明を省略する。
【００８３】
図５に示す構成例は、アップストリームポート回路１０、ハブロジック回路４０、ダウンストリームポート回路６０−１〜６０−ｎ−１、アップ／ダウンストリームポート回路６０−ｎ、切替制御回路３２０、セレクタ３４０を含む。
【００８４】
さらにアップストリームポート回路１０は、第１のインターフェース回路２０、第２のインターフェース回路３０、変換回路１００、ラッパー回路３００、ULPIレジスタ３１０、セレクタ３３０を含む。
【００８５】
第１のインターフェース回路２０は、ULPIのインターフェース処理を行う。第１のインターフェース回路２０には、ULPIのバスを介して例えば図２のホスト／デバイスコントローラHDC1が接続される。
【００８６】
第２のインターフェース回路３０には、UTMIのバスを介してハブロジック回路４０が接続される。そして第２のインターフェース回路３０は、ハブロジック回路４０とのUTMIのインターフェース処理を行う。
【００８７】
変換回路１００は、トランシーバ（例えば図１（Ａ）、図１（Ｂ）のPHY_HOST、PHY_HUB）を介したデータ転送をエミュレーション処理するための回路である。具体的には、第１のインターフェース回路２０のULPIのインターフェース信号と第２のインターフェース回路３０のUTMIのインターフェース信号とを変換処理する。
【００８８】
ラッパー回路３００は、第１のインターフェース回路２０のULPIのインターフェース信号とアップ／ダウンストリームポート回路６０−ｎのUTMIのインターフェース信号とをラッパー処理する。
【００８９】
ULPIレジスタ３１０は、ラッパー回路３００によるラッパー処理のためのレジスタ値を設定する。ULPIレジスタ３１０は、例えば図２のホスト／デバイスコントローラHDC1がアップ／ダウンストリームポート回路６０−ｎのトランシーバを制御するためのレジスタ値を設定する。
【００９０】
セレクタ３３０は、ハブモードにおいて、第１のインターフェース回路２０のバスと変換回路１００のバスを電気的に接続する。一方デバイスモードにおいて、第１のインターフェース回路２０のバスとラッパー回路３００のバスを電気的に接続する。セレクタ３３０は、切替制御回路３２０からの切替制御信号HD_Selectに基づいてバスの切替を行う。
【００９１】
セレクタ３４０は、ハブモードにおいて、アップ／ダウンストリームポート回路６０−ｎのバスとハブロジック回路４０のバスを電気的に接続する。一方デバイスモードにおいて、アップ／ダウンストリームポート回路６０−ｎのバスとラッパー回路３００のバスを電気的に接続する。セレクタ３４０は、切替制御回路３２０からの切替制御信号HD_Selectに基づいてバスの切替を行う。
【００９２】
アップ／ダウンストリームポート回路６０−ｎは、切替制御回路３２０からの切替制御信号HD_Selectに基づいてアップストリームポート動作とダウンストリームポート動作を切り替える。アップ／ダウンストリームポート回路６０−ｎは、例えば図１３（Ａ）、図１３（Ｂ）で後述するトランシーバで実現できる。
【００９３】
切替制御回路３２０は、切替制御信号HD_Selectを出力してハブモードとデバイスモードを切り替える。具体的には切替制御回路３２０は、HD_Selectを第１の論理レベル（または第２の論理レベル）にしてハブモードに切り替える。一方HD_Selectを第２の論理レベル（または第１の論理レベル）にしてデバイスモードに切り替える。
【００９４】
例えば図５に示すように、ULPIレジスタ３１０が切替レジスタ３１２を含むことができる。切替レジスタ３１２は、例えばホスト／デバイスコントローラHDC1からのインターフェース信号に基づいてモード切り替えのためのレジスタ値を設定する。そして切替制御回路３２０が、切替レジスタ３１２のレジスタ値に基づいてHD_Selectを出力する。
【００９５】
なお切替制御回路３２０は、上記のように切替レジスタ３１２のレジスタ値に基づいてHD_Selectを出力してもよく、後述する変換回路１００のレジスタ１４０のレジスタ値に基づいてHD_Selectを出力してもよい。あるいは本発明のハブにはモード用端子が設けられてもよく、切替制御回路３２０がモード用端子からの信号に基づいてHD_Selectを出力してもよい。モード用端子には、例えばホスト／デバイスコントローラHDC1からモード切り替え用の信号が入力されてもよく、電子機器にモード切り替え用のスイッチが設けられ、そのスイッチから信号が入力されてもよい。
【００９６】
３．変換回路
３．１．変換回路の構成例
図６に変換回路１００の構成例を示す。変換回路１００は、第１のインターフェース回路２０、第２のインターフェース回路３０を制御してインターフェース信号を入出力させる。まず第１のインターフェース回路２０、第２のインターフェース回路３０について説明する。
【００９７】
第１のインターフェース回路２０は、ULPIのインターフェース信号data[7:0]、dir、stp、nxtの入出力を行う。具体的には、第１のインターフェース回路２０は、例えば図３（Ａ）のホスト／デバイスコントローラHDC1からの信号data[7:0]、stpを受けて変換回路１００に出力する。また、変換回路１００からの信号data[7:0]をHDC1に出力し、後述する制御回路１３０からの制御信号を受けて信号dir、nxtをHDC1に対して出力する。例えば第１のインターフェース回路２０は、ULPIのバスをドライブして信号data[7:0]、nxt、dirを出力するドライバや、ULPIのバスからの信号data[7:0]、stpを受信するレシーバにより構成できる。
【００９８】
第２のインターフェース回路３０は、UTMIのインターフェース信号DataIn[7:0]、DataOut[7:0]、TXValid、TXReady等の入出力を行う。具体的には、第２のインターフェース回路３０は、ハブロジック回路４０からの信号DataIn[7:0]、TXValid、XcvrSelect[1:0]、TermSelect、OpMode[1:0]等を受けて変換回路１００に対して出力する。また、変換回路１００からの信号DataOut[7:0]を受けてハブロジック回路４０に対して出力し、制御回路１３０からの制御信号を受けて信号TXReady、RXActive、RXValid、LineState[1:0]等をハブロジック回路４０に対して出力する。例えば第２のインターフェース回路３０は、第１のインターフェース回路２０と同様にデータドライバやデータレシーバにより構成できる。
【００９９】
そして変換回路１００は、受信回路１１０、送信回路１２０、制御回路１３０（バスステートコントローラ）、レジスタ１４０を含み、ホスト／デバイスコントローラHDC1との間のULPIのインターフェース信号とハブロジック回路４０との間のUTMIのインターフェース信号との変換処理を行う。
【０１００】
受信回路１１０は、HDC1からの受信データを変換処理してハブロジック回路４０に対して出力する。具体的には受信回路１１０は、HDC1からのULPIの受信データdata[7:0]を受けてハブロジック回路４０に対してUTMIの受信データDataOut[7:0]を出力する。より具体的には、受信回路１１０はHDC1からの受信データをバッファリングする受信バッファ１１２を有する。そして受信回路１１０は、制御回路１３０からの制御信号に基づいて、受信バッファ１１２への受信データの取り込みやハブロジック回路４０に対する受信データの転送を行う。
【０１０１】
送信回路１２０は、ハブロジック回路４０からの送信データを変換処理してHDC1に対して出力する。具体的には送信回路１２０は、ハブロジック回路４０からのUTMIの送信データDataIn[7:0]を受けてHDC1に対してULPIの送信データdata[7:0]を出力する。より具体的には送信回路１２０は、ハブロジック回路４０からの送信データをバッファリングする送信バッファ１２２を有する。そして送信回路１２０は、制御回路１３０からの制御信号に基づいて、送信バッファ１２２への送信データの取り込みやHDC1に対する送信データの転送を行う。
【０１０２】
制御回路１３０は、インターフェース信号の変換処理を制御する。具体的には、バスの受信状態や送信状態を検出処理することでバス状態を監視する。あるいは、データ転送を制御するためのインターフェース信号を検出処理することでバス状態を監視する。そして監視結果に基づいて、変換処理を制御する。より具体的には、制御回路１３０には、ULPIの信号stp、data[7:0]とUTMIの信号TXValid、DataIn[7:0]、OpMode[1:0]等が入力される。また制御回路１３０には、受信バッファ１１２のバッファリング状態を示す信号が受信回路１１０から入力される。制御回路１３０には、送信バッファ１２２のバッファリング状態を示す信号が送信回路１２０から入力される。そして制御回路１３０は、これらの信号に基づいて、変換回路１００がデータ受信状態かデータ送信状態かを認識する。制御回路１３０は、その認識結果に基づいて、受信回路１１０と送信回路１２０を制御する。また第１のインターフェース回路２０を制御してULPIの信号nxt、dirを出力させ、第２のインターフェース回路３０を制御してUTMIの信号TXReady、RXActive、RXValid等を出力させる。
【０１０３】
レジスタ１４０は、ホストコントローラHCによるトランシーバ（例えば図１（Ｂ）のPHY_HOST）の制御をエミュレーション処理するためのレジスタ値を設定する。具体的にはレジスタ１４０は、ULPI規格のバスの信号数の不足を補うために、例えばUTMIのインターフェース信号をレジスタ値として設定する。例えば、ホスト／デバイスコントローラHDC1がトランシーバの制御信号OpMode[1:0]、XcvrSelect[1:0]、TermSelect等をレジスタ１４０に書き込む。あるいは制御回路１３０がトランシーバPHY_HOSTからの信号をエミュレーション処理し、信号LineState[1:0]等をレジスタ１４０に書き込む。そしてHDC1は、レジスタ１４０にアクセスすることで、あたかもトランシーバPHY_HOSTが存在するかのように認識する。また制御回路１３０は、レジスタ１４０を参照してHDC1とのULPIのインターフェース信号を制御する。
【０１０４】
このように本実施形態によれば、変換回路１００が第１のインターフェース回路２０のインターフェース信号と第２のインターフェース回路３０のインターフェース信号の変換処理を行う。
【０１０５】
このようにすれば、トランシーバ（例えば図１（Ａ）、図１（Ｂ）のPHY_HOST、PHY_HUB）の省略を実現できる。すなわち、変換回路１００の変換処理により、トランシーバを介したデータ転送のエミュレーション処理を実現できる。例えばホスト／デバイスコントローラHDC1と変換回路１００の間では、PHY_HOSTが存在する場合と同様のインターフェース処理が実現できる。また変換回路１００とハブロジック回路４０の間では、PHY_HUBが存在する場合と同様のインターフェース処理が実現できる。
【０１０６】
また本実施形態によれば、変換回路１００が受信回路１１０と送信回路１２０を有してもよい。そして受信回路１１０が、ホスト／デバイスコントローラHDC1からの受信データをバッファリングする受信バッファ１１２を有してもよく、送信回路１２０が、ホスト／デバイスコントローラHDC1への送信データをバッファリングする送信バッファ１２２を有してもよい。
【０１０７】
これにより、転送データの変換処理を実現できる。そして、ハブロジック回路４０とホスト／デバイスコントローラHDC1のデータ転送を実現できる。具体的には、受信回路１１０により、ホスト／デバイスコントローラHDC1からの受信データの変換処理を実現できる。また送信回路１２０により、ホスト／デバイスコントローラHDC1への送信データの変換処理を実現できる。
【０１０８】
また本実施形態によれば、制御回路１３０が、第１のインターフェース回路２０のバスの状態及び第２のインターフェース回路３０のバスの状態を監視してもよい。そして、その監視結果に基づいて、ホスト／デバイスコントローラHDC1とハブロジック回路４０とのデータ転送の制御を行ってもよい。
【０１０９】
このようにすれば、バスの状態に基づいてデータ転送を制御できる。すなわち、第１のインターフェース回路２０のバスの状態に基づいて、ホスト／デバイスコントローラHDC1と変換回路１００とのデータ転送を制御できる。また第２のインターフェース回路３０のバスの状態に基づいて、変換回路１００とハブロジック回路４０とのデータ転送を制御できる。
【０１１０】
さらに本実施形態によれば、第１のインターフェース回路２０がホスト／デバイスコントローラHDC1とULPI規格のバスで接続され、ホスト／デバイスコントローラHDC1のリンクコントローラLK_HDとの間のULPIのインターフェース処理を行ってもよい。そして変換回路１００が、ホスト／デバイスコントローラHDC1によるトランシーバ（例えば図１（Ｂ）のPHY_HOST）の制御をエミュレーション処理するためのレジスタ１４０を有してもよい。
【０１１１】
このようにすれば、ホスト／デバイスコントローラHDC1によるトランシーバの制御のための信号をレジスタ値として設定できる。そして、ホスト／デバイスコントローラHDC1からのレジスタ書き込みや読み出しに応じて、レジスタ１４０がレジスタ値を設定したり、変換回路１００がレジスタ値からインターフェース信号を生成することで、エミュレーション処理を実現できる。
【０１１２】
３．２．変換処理の信号波形例
３．２．１．受信
図７に、変換処理の第１の信号波形例を示す。第１の信号波形例は、ハブモードおいて、ハブロジック回路４０がホスト／デバイスコントローラHDC1（ホスト動作）から受信データを受信する場合に、変換回路１００が行う変換処理の信号波形例である。
【０１１３】
図７のＡ１に示すように、HDC1がバスdata[7:0]に受信データを出力する。制御回路１３０はそれを検出すると、Ａ２に示すように、第１のインターフェース回路２０を制御して信号nxtをアクティブにする（アサートする、第１の論理レベルにする）。そして、受信バッファ１１２が受信データのバッファリングを開始する。またＡ３に示すように、第２のインターフェース回路３０を制御して信号RXActiveをアクティブにする。
【０１１４】
Ａ４に示すように、制御回路１３０は、受信バッファ１１２に受信データがバッファリングされたことを検出すると、第２のインターフェース回路３０を制御して信号RXValidをアクティブにする。そしてＡ５に示すように、RXActiveとRXValidがアクティブである期間において、ハブロジック回路４０に受信データが転送される。
【０１１５】
Ａ６に示すように、HDC1が受信データの出力を終了すると、Ａ７に示すように、HDC1が信号stpをアクティブにし、その後非アクティブにする（ネゲートする。第２の論理レベルにする）。Ａ８に示すように制御回路１３０は、信号stpがアクティブであることを検出すると、第１のインターフェース回路２０を制御して信号nxtを非アクティブにする。
【０１１６】
Ａ９に示すように、制御回路１３０が受信データの転送が終了したことを検出すると、Ａ１０、Ａ１１に示すように、第２のインターフェース回路３０を制御して信号RXActive、RXValidを非アクティブにする。
【０１１７】
なおＡ１２に示すように、データ転送中は、制御回路１３０が第２のインターフェース回路３０を制御して信号LineState[1:0]をJステートにする。
【０１１８】
また、変換回路１００が例えばHSモードでデータ転送を行う場合には、変換回路１００にはハブロジック回路４０からXcvrSelect[1:0]=（0,0）、TermSelect=0（0は、Ｌレベル又は第２の論理レベル）が入力される。変換回路１００が例えばトランシーバPHY_HUBのノーマルオペレーションモードをエミュレーション処理する場合には、変換回路１００にはハブロジック回路４０からOpMode[1:0]=（0,0）が入力される。
【０１１９】
３．２．２．送信
図８に、変換処理の第２の信号波形例を示す。第２の信号波形例は、ハブモードにおいて、ハブロジック回路４０がホスト／デバイスコントローラHDC1（ホスト動作）に対して送信データを送信する場合に、変換回路１００が行う変換処理の信号波形例である。
【０１２０】
図８のＢ１、Ｂ２に示すように、ハブロジック回路４０が信号TXValidをアクティブにし、変換回路１００に対して送信データを出力する。Ｂ３に示すように、制御回路１３０は、信号TXValidがアクティブになったのを受けて、第２のインターフェース回路３０を制御して信号TXReadyをアクティブにする。そして、送信バッファ１２２が送信データのバッファリングを開始する。
【０１２１】
Ｂ４に示すように、制御回路１３０は、信号TXValidがアクティブになったのを受けて、第１のインターフェース回路２０を制御して信号dirをアクティブにする。Ｂ５に示すように、制御回路１３０は、送信バッファ１２２に送信データがバッファリングされたことを検出すると、第１のインターフェース回路２０を制御して信号nxtをアクティブにする。そしてＢ６に示すように送信回路１２０は、送信データにターンアラウンド（turn around）を確保し、RXコマンド（RX CMD）を付加してHDC1に出力する。Ｂ７に示すように、制御回路１３０は、RXコマンドが出力されている期間においてnxtを非アクティブにする。
【０１２２】
なお送信回路１２０は、例えばレジスタ１４０に保持されたレジスタ値VbusState、LineState等を含むデータをRXコマンドとして出力する。送信回路１２０は、信号dirのアクティブ、非アクティブの変化点においてターンアラウンドを確保する。
【０１２３】
Ｂ８、Ｂ９に示すようにハブロジック回路４０は、送信データの出力を終了すると信号TXValidを非アクティブにする。Ｂ１０に示すように制御回路１３０は、信号TXValidが非アクティブになったのを受けて、第２のインターフェース回路３０を制御して信号TXReadyを非アクティブにする。
【０１２４】
Ｂ１１に示すように制御回路１３０は、送信データの転送が終了したことを検出すると、第１のインターフェース回路２０を制御して信号dirを非アクティブにする。Ｂ１２に示すように制御回路１３０は、送信データの転送が終了したことを検出すると、Ｂ１３に示すように、第１のインターフェース回路２０を制御して信号nxtを非アクティブにする。
【０１２５】
なお図７と同様に、信号LineState[1:0]がJステートにされ、変換回路１００には例えばXcvrSelect[1:0]=（0,0）、TermSelect=0、OpMode[1:0]=（0,0）が入力される。
【０１２６】
３．２．３．リセット動作
図９に、変換処理の第３の信号波形例を示す。第３の信号波形例は、ハブモードにおいて、トランシーバのリセット動作をエミュレーション処理する場合に、変換回路１００が行う変換処理の信号波形例である。
【０１２７】
図９のＣ１に示すように、ホスト／デバイスコントローラHDC1（ホスト動作）が変換回路１００に対してレジスタ書込み用のコマンドTX CMD（RegWr）を送信する。コマンドTX CMDを受けて、リセット用のオペレーションモードに対応するレジスタ値（例えばOpMode[1:0]=(1,0)）がレジスタ１４０に設定される。
【０１２８】
Ｃ２に示すように、ハブロジック回路４０は、LineState[1:0]に一定時間SE0（Single Ended Zero）が出力され、SOF（Start-of-Frame）が出力されないことを検出すると、Ｃ３に示すように、FSモードのターミネーションに対応するTermSelect=1（1は、Ｈレベル又は第１の論理レベル）を出力する。
【０１２９】
そしてＣ４に示すように、ハブロジック回路４０が変換回路１００に対してOpMode[1:0]=(1,0)を出力する。Ｃ５に示すように、ハブロジック回路４０が変換回路１００に対してデバイスチャープKを送信し、変換回路１００がLineState[1:0]をデバイスチャープKにする。Ｃ６に示すように、変換回路１００がHDC1に対して、LineState[1:0]が変化したことを知らせるためのコマンドRX CMDを送信する。
【０１３０】
Ｃ７に示すように、変換回路１００は、デバイスチャープKの送信終了後にLineState[1:0]をSE0にする。Ｃ８に示すように、変換回路１００がHDC1に対して、LineState[1:0]が変化したことを知らせるためのコマンドRX CMDを送信する。
【０１３１】
Ｃ９に示すように、HDC1が変換回路１００に対してコマンドTX CMD(NOPID)とホストチャープK/Jを送信する。Ｃ１０に示すように、変換回路１００がハブロジック回路４０にホストチャープK/Jを送信する。
【０１３２】
Ｃ１１に示すように、ハブロジック回路４０がHDC1のデータ転送速度を例えばHSモードであると判断し、HSモードのターミネーションに対応するTermSelect=0を出力する。Ｃ１２に示すように変換回路１００が、TermSelect=0を受けてLineState[1:0]をJステートにする。
【０１３３】
Ｃ１３に示すように、変換回路１００は、ホストチャープK/Jの送信終了後にLineState[1:0]をSE0にする。
【０１３４】
Ｃ１４に示すように、HDC1が変換回路１００に対してレジスタ書込み用のコマンドTX CMD（RegWr）を送信する。コマンドTX CMDを受けて、ノーマルオペレーションモードに対応するレジスタ値（例えばOpMode[1:0]=(0,0)）がレジスタ１４０に設定される。
【０１３５】
４．ラッパー回路
４．１．ラッパー回路の接続構成例
図１０にラッパー回路３００の接続構成例を示す。ラッパー回路３００は、第１のインターフェース回路２０を制御してインターフェース信号を入出力させる。またアップ／ダウンストリームポート回路６０−ｎ（トランシーバ）との間でインターフェース信号を入出力する。まず第１のインターフェース回路２０、アップ／ダウンストリームポート回路６０−ｎについて説明する。
【０１３６】
第１のインターフェース回路２０は、ULPIのインターフェース信号data[7:0]、dir、stp、nxtを入出力する。例えばホスト／デバイスコントローラHDC1からの信号data[7:0]、stpを受けてラッパー回路３００に出力する。また、ラッパー回路３００からの信号data[7:0]をHDC1に出力し、ラッパー回路３００からの制御信号を受けて信号dir、nxtをHDC1に対して出力する。
【０１３７】
アップ／ダウンストリームポート回路６０−ｎは、USBを介して例えば図３（Ｂ）のホスト／デバイスコントローラHDC2（あるいは図４（Ｂ）のホストコントローラHC）と接続され、HDC2とのシリアルデータ転送を行う。具体的には、HDC2からのシリアルデータを受けてUTMIのインターフェース信号DataOut[7:0]、TXReady、RXActive、RXValid、LineState[1:0]等をラッパー回路３００に対して出力する。またラッパー回路３００からのUTMIのインターフェース信号DataIn[7:0]、TXValid、XcvrSelect[1:0]、TermSelect、OpMode[1:0]等を受けてHDC2に対してシリアルデータを出力する。
【０１３８】
そしてラッパー回路３００は、これらのULPIのインターフェース信号とUTMIのインターフェース信号とをラッパー処理する。具体的には、第１のインターフェース回路２０からのdata[7:0]、stpを解析処理してDataIn[7:0]、TXValid、XcvrSelect[1:0]等を生成し、アップ／ダウンストリームポート回路６０−ｎに対して出力する。アップ／ダウンストリームポート回路６０−ｎからのDataOut[7:0]、TXReady、LineState[1:0]等を解析処理してdata[7:0]、dir、nxtを生成し、第１のインターフェース回路２０に対して出力する。またラッパー回路３００は、XcvrSelect[1:0]、TermSelect、OpMode[1:0]等（又はこれらの一部）をレジスタ値としてULPIレジスタ３１０に書き込む。あるいはそのレジスタ値を読み出してdata[7:0]、dir、nxtを生成する。例えばアップ／ダウンストリームポート回路６０−ｎをUTMI規格に準拠したUTMI+ PHYコアで構成し、ラッパー回路３００をULPI規格に準拠したULPI PHYラッパーで構成できる。
【０１３９】
４．２．ラッパー処理の信号波形例
図１１に、ラッパー処理の信号波形例を示す。図１１の信号波形例は、デバイスモードにおいて、アップ／ダウンストリームポート回路６０−ｎのリセット動作をラッパー回路３００がラッパー処理する場合の信号波形例である。
【０１４０】
図１１のＤ１に示すように、例えば図３（Ｂ）のホスト／デバイスコントローラHDC2（ホスト動作）からSOF（Start-of-Frame）無しのSE0（Single Ended Zero）が送信され、アップ／ダウンストリームポート回路６０−ｎからLineState[1:0]=SE0が出力される。
【０１４１】
Ｄ２に示すように、ホスト／デバイスコントローラHDC1（デバイス動作）により一定時間以上のLineState[1:0]=SE0が検出されると、ラッパー回路３００に対してレジスタ書込み用のコマンドTX CMD（RegWr）が送信される。Ｄ３に示すように、ラッパー回路３００から、FSモードのターミネーションに対応するTermSelect=1（1は、Ｈレベル又は第１の論理レベル）が出力される。
【０１４２】
Ｄ４に示すように、HDC1からラッパー回路３００に対してレジスタ書込み用のコマンドTX CMD（RegWr）が送信される。Ｄ５に示すように、ラッパー回路３００から、リセット用のオペレーションモードに対応するOpMode[1:0]=(1,0)（0は、Ｌレベル又は第２の論理レベル）が出力される。
【０１４３】
Ｄ６に示すように、HDC2からラッパー回路３００に対してTX CMD(NOPID)が送信され、その結果HDC2に対してチャープKが送信される。Ｄ７に示すように、アップ／ダウンストリームポート回路６０−ｎからLineState[1:0]としてデバイスチャープKが出力される。Ｄ８に示すように、チャープKの送信が終了すると、アップ／ダウンストリームポート回路６０−ｎからLineState[1:0]=SE0が出力される。Ｄ９に示すように、ラッパー回路３００からHDC1に対して、LineState[1:0]が変化したことを知らせるためのコマンドRX CMDが送信される。
【０１４４】
Ｄ１０に示すように、例えばHDC2がHSモードの場合、HDC2からホストチャープK/Jが送信される。アップ／ダウンストリームポート回路６０−ｎからラッパー回路３００に対して、LineState[1:0]としてホストチャープK/Jが出力される。Ｄ１１に示すように、ラッパー回路３００からHDC1に対して、LineState[1:0]が変化したことを知らせるためのコマンドRX CMDが送信される。
【０１４５】
Ｄ１２に示すように、Ｄ１１のコマンドRX CMDを受けてHDC1からレジスタ書込み用のコマンドTX CMD（RegWr）が送信される。Ｄ１３、Ｄ１４に示すように、ラッパー回路３００から、HSモードのターミネーションに対応するTermSelect=0が出力され、ノーマルオペレーションモードに対応するレジスタ値OpMode[1:0]=(0,0)が出力される。Ｄ１５に示すように、アップ／ダウンストリームポート回路６０−ｎからLineState[1:0]としてJステートが出力される。
【０１４６】
Ｄ１６に示すように、HDC2からのホストチャープK/Jの送信が終了すると、アップ／ダウンストリームポート回路６０−ｎからLineState[1:0]=SE0が出力される。Ｄ１７に示すように、ラッパー回路３００からHDC1に対して、LineState[1:0]が変化したことを知らせるためのコマンドRX CMDが送信される。
【０１４７】
５．ハブロジック回路
図１２にハブロジック回路４０の詳細な構成例を示す。ハブロジック回路４０は、トランザクショントランスレータ２００、ハブリピータロジック回路２１０、ハブステートマシン２２０、ハブコントローラ２３０、ルーティングロジック回路２４０、フレームタイマ２５０を含む。なお本発明のハブロジック回路は、図１２の構成に限定されず、その構成の一部省略したり、他の構成要素を追加する等の種々の変形実施が可能である。
【０１４８】
トランザクショントランスレータ２００は、アップストリームポート回路がホストコントローラ（またはホスト／デバイスコントローラ、以下同様）とHSモードで接続され、ダウンストリームポート回路（またはアップ／ダウンストリームポート回路、以下同様）がデバイス（またはホスト／デバイスコントローラ、以下同様）とFSモードまたはLSモードで接続された場合に、アップストリーム側のHSモードのトランザクションとダウンストリーム側のFSモードまたはLSモードのトランザクションとを変換処理する。
【０１４９】
ハブリピータロジック回路２１０は、アップストリームポート回路に接続されたホストコントローラとダウンストリームポート回路に接続されたデバイスのデータ転送速度のモードが同じ場合に、データ転送を行う。
【０１５０】
ハブステートマシン２２０は、ハブのステートを制御する。例えば、ポートとデバイスの接続や切断を検出処理する。あるいは、ポートのリセットや停止、復帰を制御する。
【０１５１】
ハブコントローラ２３０は、ハブとホストコントローラの通信を制御する。例えばエニュメレーションを行って、ハブのリソース情報や設定等をホストコントローラと交換する。また例えば、ホストコントローラからのリクエストを処理する。
【０１５２】
ルーティングロジック回路２４０は、トランザクショントランスレータ２００と各ダウンストリームポート回路とを接続する。あるいはルーティングロジック回路２４０は、ハブリピータロジック回路２１０と各ダウンストリームポート回路とを接続する。
【０１５３】
フレームタイマ２５０は、アップストリーム側のフレームとダウンストリーム側のフレームとの同期を取り、フレームインターバルの制御を行う。
【０１５４】
６．アップ／ダウンストリームポート回路
図１３（Ａ）、図１３（Ｂ）にアップ／ダウンストリームポート回路の構成例を示す。この構成例は、プルアップ抵抗Rpu、スイッチSW_Rpu、プルダウン抵抗Rpd1、Rpd2、スイッチSW_Rpd1、SW_Rpd2、スイッチSW_VBUS、HS（High Speed）カレントドライバHSD、LS/FS（Low Speed/Full Speed）ドライバLSD、抵抗Rs1、Rs2、HS差動データレシーバHSR、トランスミッションエンベロープディテクタSQL、LS/FS差動データレシーバLSR、ディスコネクションエンベロープディテクタDIS、シングルエンドレシーバDP_SER、DM_SERを含む。
【０１５５】
スイッチSW_Rpu、SW_Rpd1、SW_Rpd2は、信号HD_Select（例えば、図５の切替制御回路３２０からの切替制御信号HD_Select）に基づいて、オンオフ制御される。スイッチSW_VBUSは、信号HD_Selectに基づいてVBUS供給状態とVBUS検出状態が切り替えられる。ディスコネクションエンベロープディテクタDISは、信号HD_Selectに基づいてイネーブル状態またはディセーブル状態が切り替えられる。
【０１５６】
図１３（Ａ）は、ハブモードにおいてダウンストリームポート動作を行う場合の接続構成例である。図１３（Ａ）に示すように、ハブモードにおいて、スイッチSW_Rpd1、SW_Rpd2がオンされ、スイッチSW_Rpuがオフされる。そして、DPライン、DMラインが抵抗Rpd1、Rpd2を介してプルダウンされる。またスイッチSW_VBUSがVBUS供給状態に切り替えられ、アップ／ダウンストリームポート回路からVBUSが供給される。ディスコネクションエンベロープディテクタDISは、イネーブル状態に切り替えられ、HSディスコネクト状態を検出する。
【０１５７】
図１３（Ｂ）は、デバイスモードにおいてアップストリームポート動作を行う場合の接続構成例である。図１３（Ｂ）に示すように、デバイスモードにおいて、スイッチSW_Rpd1、SW_Rpd2がオフされ、スイッチSW_Rpuがオンされる。そして、DPラインが抵抗Rpuを介してプルアップされる。またスイッチSW_VBUSがVBUS検出状態に切り替えられ、アップ／ダウンストリームポート回路にはVBUSが供給される。ディスコネクションエンベロープディテクタDISは、ディセーブル状態に切り替えられる。
【０１５８】
なお図１３（Ａ）、図１３（Ｂ）では、本実施形態のハブがHS/FSモードで動作する場合に、デバイスモードにおいてDPラインがプルアップされる接続構成例について説明した。但し本発明では、ハブがLSモードで動作する場合に、デバイスモードにおいてDMラインが抵抗RpuとスイッチSW_Rpuを介してプルアップされもよい。
【０１５９】
７．電子機器
図１４に本実施形態のハブ（データ転送制御装置）が適用される電子機器の構成例を示す。例えば本実施形態のハブは、パソコン（PC:Personal Computer）、家庭用ゲーム機、カーナビゲーションシステム、プリンタ、テレビ、デジタルフォトフレーム、AVレコーダ／プレーヤ等の電子機器に適用できる。
【０１６０】
図１４の構成例は、ハブ５００、ＣＰＵ５１０（例えば、ホスト動作とデバイス動作を切り替え可能な第１のホスト／デバイスコントローラ）、デバイス５２０−１〜５２０−３、ＲＯＭ５３０（Read Only Memory）、ＲＡＭ５４０（Random Access Memory）、表示部５５０、操作部５６０を含む。
【０１６１】
ハブ５００とＣＰＵ５１０はULPIのバスを介して通信する。ハブ５００とデバイス５２０−１〜５２０−３はUSBを介して通信する。ＣＰＵ５１０とＲＯＭ５３０、ＲＡＭ５４０、表示部５５０、操作部５６０はCPUバスを介して通信する。表示部５５０は、例えば液晶パネル、EL（Electro Luminescence）パネル等で構成される。操作部５６０は、例えばマウス、キーボード、タッチパネル、ゲームコントローラ、赤外線受信部等で構成される。
【０１６２】
ハブ５００にはデバイス５２０−１〜５２０−３として、例えばHDD（Hard Disk Drive）、DVDドライブ、CDドライブ等の内蔵デバイスが接続されてもよい。あるいは、操作部５６０がUSBを介してハブ５００に接続されてもよい。また、USBメモリ、携帯オーディオプレーヤ、デジタルカメラ等の外付けのデバイスがUSBポートを介してハブ５００に接続されてもよい。
【０１６３】
またハブ５００にはデバイス（例えばデバイス５２０−３）として、ホスト動作とデバイス動作を切り替え可能な携帯オーディオプレーヤ、プリンタ、デジタルビデオカメラ、AVレコーダ／プレーヤ等（例えば、第２のホスト／デバイスコントローラ）が接続されててもよい。あるいは、ホストコントローラ（例えば図４（Ｂ）のホストコントローラHC）が接続されてもよい。
【０１６４】
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義又は同義な異なる用語（データ転送制御装置、制御回路、ホストコントローラ、リンク層回路、物理層回路等）と共に記載された用語（ハブ、バスステートコントローラ、ＣＰＵ、リンクコントローラ、トランシーバ等）は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また、変換回路、アップストリームポート回路、ハブロジック回路、ダウンストリームポート回路、データ転送制御装置、電子機器等の構成、動作も本実施形態で説明したものに限定に限定されず、種々の変形実施が可能である。また本実施形態では、ULPI、UTMI、USB2.0規格への本発明の適用例について説明したが、本発明は、これらの規格と同様の思想に基づく規格や、これらの規格を発展させた規格等にも適用できる。
【図面の簡単な説明】
【０１６５】
【図１】図１（Ａ）は第１の構成比較例、図１（Ｂ）は第２の構成比較例
【図２】本実施形態の構成例
【図３】図３（Ａ）、図３（Ｂ）は本実施形態の接続構成例
【図４】図４（Ａ）、図４（Ｂ）は本実施形態の接続変形例
【図５】本実施形態の詳細な構成例
【図６】変換回路の構成例
【図７】変換処理の第１の信号波形例
【図８】変換処理の第２の信号波形例
【図９】変換処理の第３の信号波形例
【図１０】ラッパー回路の接続構成例
【図１１】ラッパー処理の信号波形例
【図１２】ハブロジック回路の構成例
【図１３】図１３（Ａ）、図１３（Ｂ）はアップ／ダウンストリームポート回路の構成例
【図１４】電子機器の構成例
【符号の説明】
【０１６６】
１０  アップストリームポート回路、２０  第１のインターフェース回路、
４０  ハブロジック回路、６０−１  ダウンストリームポート回路、
６０−ｎ  アップ／ダウンストリームポート回路、
１００  変換回路、１１０  受信回路、１１２  受信バッファ、１２０  送信回路、
１２２  送信バッファ、１３０  制御回路、１４０  レジスタ、
２００  トランザクショントランスレータ、２１０  ハブリピータロジック回路、
２２０  ハブステートマシン、２３０  ハブコントローラ、
２４０  ルーティングロジック回路、２５０  フレームタイマ、
３００  ラッパー回路、３１０  ＵＬＰＩレジスタ、３１２  切替レジスタ、
３２０  切替制御回路、３３０，３４０  セレクタ、
５００  データ転送制御装置、５１０  ＣＰＵ、５２０−１〜５２０−３  デバイス、
５３０  ＲＯＭ、５４０  ＲＡＭ、５５０  表示部、５６０  操作部、
ＰＨＹ＿ＨＯＳＴ、ＰＨＹ＿ＨＵＢ  トランシーバ、
ＨＤＣ１  第１のホスト／デバイスコントローラ、ＬＫ＿ＨＤ  リンクコントローラ、
ＨＤＣ２  第２のホスト／デバイスコントローラ
【図１】
2010093437.tif 000003
【図２】
2010093437.tif 000004
【図３】
2010093437.tif 000005
【図４】
2010093437.tif 000006
【図５】
2010093437.tif 000007
【図６】
2010093437.tif 000008
【図７】
2010093437.tif 000009
【図８】
2010093437.tif 000010
【図９】
2010093437.tif 000011
【図１０】
2010093437.tif 000012
【図１１】
2010093437.tif 000013
【図１２】
2010093437.tif 000014
【図１３】
2010093437.tif 000015
【図１４】
2010093437.tif 000016