(57)【要約】【課題】半導体基板とガラス基板との陽極接合時に良好な接合が得られることを課題とする。【解決手段】第１の半導体基板１とガラス基板３とが陽極接合により接合され、かつガラス基板３と第２の半導体基板２とが接合されて積層される積層構造を有し、外部から与えられた物理量を静電容量の変化として検出する半導体センサにおいて、第１の半導体基板１と電気的に接続されて第２の半導体基板２に形成された電極領域８ａと、第１の半導体基板１を一方の電極とする静電容量の他方の電極を構成して第２の半導体基板２に形成された電極領域８ｂ、８ｃとを陽極接合時に電気的に接続して同電位とし、陽極接合後に切断されて電極領域８ａと電極領域８ｂ、８ｃとを電気的に分離する同電位配線１０を有することを特徴とする。【選択図】図１
2010223604.tif 000002
【特許請求の範囲】
【請求項１】
第１の半導体基板と絶縁性基板とが陽極接合により接合され、かつ前記絶縁性基板と第２の半導体基板とが接合されて積層される積層構造を有し、外部から与えられた物理量を静電容量の変化として検出する半導体センサにおいて、
前記第１の半導体基板と電気的に接続されて前記第２の半導体基板に形成された第１の電極領域と、前記第１の半導体基板を一方の電極とする静電容量の他方の電極を構成して前記第２の半導体基板に形成された第２の電極領域とを陽極接合時に電気的に接続して同電位とし、陽極接合後に切断されて前記第１の電極領域と前記第２の電極領域とを電気的に分離する同電位配線を
有することを特徴とする半導体センサ。
【請求項２】
前記同電位配線は、半導体センサが形成されるチップの端部に形成され、ダイシングにより切断される
ことを特徴とする請求項１に記載の半導体センサ。
【請求項３】
前記同電位配線は、半導体ウェハに形成された半導体センサの複数のチップに共通化されて形成されている
ことを特徴とする請求項１または２に記載の半導体センサ。
【請求項４】
第１の半導体基板と絶縁性基板とが陽極接合により接合され、かつ前記絶縁性基板と第２の半導体基板とが接合されて積層される積層構造を有し、外部から与えられた物理量を静電容量の変化として検出する半導体センサの製造方法において、
前記第１の半導体基板と電気的に接続されて前記第２の半導体基板に形成された第１の電極領域と、前記第１の半導体基板を一方の電極とする静電容量の他方の電極を構成して前記第２の半導体基板に形成された第２の電極領域とを電気的に接続する同電位配線を前記第２の半導体基板に形成する第１の工程と、
陽極接合により前記第１の半導体基板と前記絶縁性基板とを接合する際に、前記第１の半導体基板と、前記第２の半導体基板に形成された前記第１の電極領域ならびに第２の電極領域とを前記同電位配線により同電位に設定して陽極接合を行う第２の工程と、
陽極接合後に前記同電位配線を切断して、前記第１の電極領域と前記第２の電極領域とを電気的に分離する第３の工程と
を有することを特徴とする半導体センサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板と絶縁性基板との接合構造を有する半導体センサ及びその製造方法に関する。
【背景技術】
【０００２】
従来、この種の技術としては、例えば以下に示す文献に記載されたものが知られている（特許文献１参照）。この文献１には、加速度の印加により変位して加速度を検知する可動部が形成されたシリコン構造体とガラス部材とを陽極接合して可動部とガラス部材に形成された固定電極との間に静電容量を形成した静電容量型のセンサの製造技術が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平６−３４０４５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記従来のセンサに代表されるように、シリコンの半導体基板とガラスの絶縁性基板との接合には、両者の間に高電圧を印加する陽極接合が多用されていた。このような陽極接合においては、静電容量の対向する両電極間の容量ギャップとなる空間の間隔が狭いと、高電圧の印加時にこの空間で放電が生じやすくなっていた。そのため、放電が生じると十分な接合強度が得られず接合不良を招くおそれがあった。
【０００５】
そこで、本発明は、上記に鑑みてなされたものであり、その目的とするところは、陽極接合時に良好な接合が得られる半導体センサ及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明に係る半導体センサは、第１の半導体基板と絶縁性基板とが陽極接合により接合され、かつ絶縁性基板と第２の半導体基板とが接合されて積層される積層構造を有し、外部から与えられた物理量を静電容量の変化として検出する半導体センサにおいて、第１の半導体基板と電気的に接続されて第２の半導体基板に形成された第１の電極領域と、第１の半導体基板を一方の電極とする静電容量の他方の電極を構成して第２の半導体基板に形成された第２の電極領域とを陽極接合時に電気的に接続して同電位とし、陽極接合後に切断されて第１の電極領域と第２の電極領域とを電気的に分離する同電位配線を有することを第１の特徴とする。
【０００７】
本発明に係る半導体センサは、上記第１の特徴の半導体センサにおいて、同電位配線は、半導体センサが形成されるチップの端部に形成され、ダイシングにより切断されることを第２の特徴とする。
【０００８】
本発明に係る半導体センサは、上記第１または第２の特徴の半導体センサにおいて、同電位配線は、半導体ウェハに形成された半導体センサの複数のチップに共通化されて形成されていることを第３の特徴とする。
【０００９】
本発明に係る半導体センサの製造方法は、第１の半導体基板と絶縁性基板とが陽極接合により接合され、かつ絶縁性基板と第２の半導体基板とが接合されて積層される積層構造を有し、外部から与えられた物理量を静電容量の変化として検出する半導体センサの製造方法において、第１の半導体基板と電気的に接続されて第２の半導体基板に形成された第１の電極領域と、第１の半導体基板を一方の電極とする静電容量の他方の電極を構成して第２の半導体基板に形成された第２の電極領域とを電気的に接続する同電位配線を第２の半導体基板に形成する第１の工程と、陽極接合により第１の半導体基板と絶縁性基板とを接合する際に、第１の半導体基板と、第２の半導体基板に形成された第１の電極領域ならびに第２の電極領域とを同電位配線により同電位に設定して陽極接合を行う第２の工程と、陽極接合後に同電位配線を切断して、第１の電極領域と前記第２の電極領域とを電気的に分離する第３の工程とを有することを特徴とする。
【発明の効果】
【００１０】
本発明に係る第１の特徴の半導体センサでは、陽極接合時に第１の半導体基板と、第２の半導体基板に形成された第１の電極領域ならびに第２の電極領域とを同電位に設定することが可能となり、陽極接合時に放電が抑制されて、良好な接合を得ることができる。
【００１１】
本発明に係る第２の特徴の半導体センサでは、不要になった同電位配線を容易に切断することが可能となる。
【００１２】
本発明に係る第３の特徴の半導体センサにおいては、同電位配線を介して多数のチップに効率よくかつ簡便に陽極接合時の高電圧を印加することが可能となり、生産性を向上することが可能となる。
【００１３】
本発明に係る半導体センサの製造方法では、陽極接合時に第１の半導体基板と、第２の半導体基板に形成された第１の電極領域ならびに第２の電極領域とを同電位に設定することが可能となり、陽極接合時に放電が抑制されて、良好な接合を得ることができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施例１に係る半導体センサの構成を示す図である。
【図２−Ａ】本発明の実施例１に係る半導体センサの製造方法を示す工程図である。
【図２−Ｂ】本発明の実施例１に係る半導体センサの製造方法を示す工程図である。
【図２−Ｃ】本発明の実施例１に係る半導体センサの製造方法を示す工程図である。
【図２−Ｄ】本発明の実施例１に係る半導体センサの製造方法を示す工程図である。
【図３】本発明の実施例１に係る半導体センサにおいて形成される静電容量と、ボンディングワイヤが接続された様子を示す図である。
【図４】ウェハに形成された複数のチップにおいて共通化された同電位配線を示す図である。
【図５】本発明の実施例１における変形例に係る半導体センサの構成を示す図である。
【図６】図５に示す半導体センサが加速度を受けた際の様子を示す断面図である。
【発明を実施するための形態】
【００１５】
以下、図面を用いて本発明を実施するための実施例を説明する。
【実施例１】
【００１６】
図１は本発明の実施例１に係る半導体センサの構成を示す図である。図１に示す実施例１の半導体センサは、陽極接合により半導体基板と絶縁性基板とを接合した積層構造を有する半導体圧力センサであり、同図は陽極接合を行う前の構造を示しており、同図（ａ）は断面図、同図（ｂ）は平面図である。
【００１７】
図１において、半導体センサは、外部から与えられた圧力を静電容量の変化として検出する静電容量型の圧力センサとして機能し、例えばシリコンの第１の半導体基板１と第２の半導体基板２との間に絶縁性基板のガラス基板３を挟んだ積層構造で構成されている。      
【００１８】
第１の半導体基板１は、静電容量の一方の電極となる可動電極を構成し、検知しようとする圧力を受圧するセンサ部（感知部）となるダイヤフラム４が、基板が薄肉化されて形成されている。第１の半導体基板１が薄肉化されて形成されたダイヤフラム４の一方の表面側には、静電容量の容量ギャップとなる空間を構成する凹部５が形成されている。
【００１９】
ガラス基板３は、その一方の主面が第１の半導体基板１に形成された凹部５の開口側の一方の主面に陽極接合により接合され、接合により凹部５が密閉されて気密状態となり、静電容量の容量ギャップの空間を形成する。ガラス基板３には、貫通孔６（６ａ、６ｂ、６ｃ）が設けら、貫通孔６ａは、第１の半導体基板１に接合される部分に設けられ、貫通孔６ｂ、６ｃは、容量ギャップの空間に対向して設けられている。
【００２０】
これらの貫通孔６の内面、および第１の半導体基板１と接合される側のガラス基板３の一方の主面の貫通孔６の周縁には、電極引き出し用の電極膜７（７ａ、７ｂ、７ｃ）が形成されている。電極膜７ａは、第１の半導体基板１に接合して電気的に接続され、第１の半導体基板１の可動電極を第２の半導体基板２側に引き出す電極として機能する。電極膜７ｂ、７ｃは、第１の半導体基板１に形成されたダイヤフラム４に対向して静電容量の他方の電極となる固定電極を構成し、電極膜７ｃは圧力による静電容量（センサ容量）の変化を検出する検出電極を構成し、電極膜７ｂはダイヤフラム４のたわみによらない略一定の容量（参照容量）を検出する参照電極を構成する。なお、参照電極は備えていなくてもかまわない。
【００２１】
第２の半導体基板２は、その一方の主面がガラス基板３の他方の主面に接合されている。この接合は、例えば両者の間に高電圧を印加する陽極接合や、両者の間に低融点ガラスを介在させたスパッタリング法を用いることができる。第２の半導体基板２には、各電極膜７ａ、７ｂ、７ｃに対応して電気的に接続された電極領域８（８ａ、８ｂ、８ｃ）が形成さ、電極領域８ａは、第１の半導体基板１の可動電極を第２の半導体基板２側に引き出す引き出し電極として機能し、電極領域８ｂ、８ｃは、上記静電容量の他方の電極となる固定電極として機能する。各電極領域８ａ、８ｂ、８ｃには、それぞれ対応して電気的に接合された電極パッド９（９ａ、９ｂ、９ｃ）が形成されている。この電極パッド９には、外部の検出回路と可動電極ならびに固定電極とを電気的に接続する電気配線となる例えばボンディングワイヤが接続される。
【００２２】
各電極領域８ａ、８ｂ、８ｃは、センサが圧力を検出して機能する際にはそれぞれ電気的に分離されて構成される一方、少なくとも陽極接合時には同電位配線１０が共通に接続されて形成されている。この同電位配線１０は、第２の半導体基板２で形成された各電極領域８と一体的に形成され、各電極領域８ａ、８ｂ、８ｃを電気的に接続して各電極領域８ａ、８ｂ、８ｃを同電位（共通電位）に設定する機能を有する。
【００２３】
したがって、同電位配線１０は、電極膜７ａを介して第１の半導体基板１と電気的に接続された電極領域８ａと電極領域８ｂ、８ｃとを電気的に接続することになる。これにより、第１の半導体基板１と、第２の半導体基板２に接合されたガラス基板３とを陽極接合する際に、第１の半導体基板１と第２の半導体基板２との間に例えば５００Ｖ〜７００Ｖ程度の高電圧が印加されると、第１の半導体基板１の電位と各電極領域８ａ、８ｂ、８ｃの電位は同電位に設定されることになる。同電位配線１０は、陽極接合が終了した後、各電極領域８ａ、８ｂ、８ｃが電気的に分離されて独立して機能するように切断される。なお、この切断は、ウェハに形成された多数のセンサを個々のチップに分割する際のダイシング時に各電極領域８から一括して切断してチップから除去したり、もしくは各電極領域８が電気的に分離されるように単に同電位配線１０を切断するようにしてもよい。これにより、半導体圧力センサが実装されて機能する際には、各電極領域８ａ、８ｂ、８ｃはそれぞれ電気的に独立して機能することになる。
【００２４】
次に、図２（図２−Ａ〜図２−Ｄ）に示す製造工程図を参照して、上記構成の半導体センサの製造方法を説明する。
【００２５】
先ず、第２の半導体基板２を構成するシリコン基板と、ホウ珪酸ガラス等のガラス基板３を用意し（図２−Ａ（ａ（断面図）））、両者の間に５００Ｖ〜８００Ｖ程度の高電圧を印加して両者を陽極接合する（図２−Ａ（ｂ１（断面図）））。なお、両者の間に低融点ガラス２１を介してスパッタリング法により両者を接合するようにしてもよい（図２−Ａ（ｂ２（断面図）））。
【００２６】
その後、ガラス基板３の表面を研磨してガラス基板３の厚さを例えば１００μｍ程度にまで薄くする（図２−Ａ（ｃ（断面図）））。この研磨工程は、ガラスとシリコンとの熱膨張の差により基板の反りを低減するとともに、接合時に生じるおそれがある傷等の損傷を取り除いて表面を平滑化するためである。また、ガラス基板３を薄くすることで先に触れた貫通孔６の穴径を小さくしてセンサの小型化を可能にするためである。
【００２７】
次いで、ガラス基板３の一方の主面に、例えばガラスを選択的にブラスト加工することでガラス基板３を貫通して第２の半導体基板２に至る貫通孔６（６ａ、６ｂ、６ｃ）を形成する（図２−Ｂ（ｄ１（平面図））、（ｄ２（断面図）））。続いて、貫通孔６の内面、およびガラス基板３の一方の主面の貫通孔６の周縁、ならびに貫通孔６の底部の第２の半導体基板２に、スパッタリング法もしくは蒸着法によりそれぞれ電極膜７（７ａ、７ｂ、７ｃ）を形成する。さらに、各電極膜７に対応して第２の半導体基板２の表面に例えばアルミニウム等からなる電極パッド９（９ａ、９ｂ、９ｃ）を形成する（図２−Ｂ（ｅ１（平面図））、（ｅ２（断面図）））。
【００２８】
その後、各貫通孔６の底部に形成された電極膜７が接する第２の半導体基板２の周辺を、ＩＰＣエッチング等により深堀して選択的にエッチング除去し、センサの完成時に島状に分離されて周囲と電気的に分離される電極領域８（８ａ、８ｂ、８ｃ）と、各電極領域８に接合された同電位配線１０を一括形成する（図２−Ｃ（ｆ１（平面図））、（ｆ２（断面図）））。なお、チップのダイシング時に各電極領域８から同電位配線１０を切断してチップから除去する場合には、同電位配線１０はチップの端部に配置形成するのが好ましく、これによりダイシング時に同電位配線１０を容易に切り離すことが可能となる。
【００２９】
一方、第１の半導体基板１を構成するシリコン基板を用意し、基板の一方ならびに他方の主面を選択的にエッチングして除去することで、基板を薄肉化してダイヤフラム４を形成するとともに、ダイヤフラム４の受圧面とは逆の面の第１の半導体基板１に容量ギャップを構成する凹部５を形成する（図２−Ｃ（ｇ１（平面図））、（ｇ２（断面図）））。
【００３０】
次いで、図２−Ｃ（ｆ１），（ｆ２）に示す工程で形成された第２の半導体基板２とガラス基板３との接合体と、図２−Ｃ（ｇ１），（ｇ２）に示す工程でダイヤフラム４と凹部５が形成された第１の半導体基板１とを、両者を真空に限りなく近い雰囲気下で両者間に例えば５００Ｖ〜７００Ｖ程度の高電圧を印加して陽極接合する（図２−Ｃ（ｈ１（平面図））、（ｈ２（断面図）））。
【００３１】
このときに、第１の半導体基板１に印加された電圧は、図２−Ｃ（ｈ１），（ｈ２）に破線で示すように、第１の半導体基板１に接合された電極膜７ａを介して電極領域８ａに与えられ、かつ同電位配線１０ならびに電極領域８ｂ、８ｃを介して貫通孔６ｂ、６ｃの内面およびガラス基板３の表面に形成された電極膜７ｂ、７ｃに与えられる。これにより、容量ギャップとなる空間を挟んで対向する第１の半導体基板１と電極膜７ｂ、７ｃとは同電位となり、陽極接合時に容量ギャップにおける空間での放電を抑制することができる。
【００３２】
一方、電極膜７以外のガラス基板３には、第２の半導体基板２に印加された高電圧が与えられるので第１の半導体基板１とガラス基板３との間には安定して陽極接合を行うに足る電位差が生じ、第１の半導体基板１とガラス基板３とは正常に陽極接合される。これにより第１の半導体基板１に形成された凹部５はガラス基板３で密閉されて気密状態となり圧力センサの基準圧室が形成される。
【００３３】
このように、陽極接合時に容量ギャップの空間おける放電を抑制することで、従来のように放電が生じた場合に陽極接合時に印加される電位が不安定になるといった不具合は回避され、接合不良や、シリコン基板や電極膜の損傷といった不具合を回避することが可能となる。これにより、安定した陽極接合を実施することができ、良好な接合が得られ、容量ギャップの気密性を確保することができる。
【００３４】
このような陽極接合の工程が終了すると、ウェハ上に形成された多数のチップは、図２−Ｄ（ｉ）に示す破線に沿ってダイシングされて個々のチップに分割される（図２−Ｄ（ｉ）（平面図）））。このときに、同電位配線１０も各電極領域８から切り離されて除去され、各電極領域８は周囲と電気的に分離され、半導体センサのチップが完成する。
【００３５】
このようなチップは、実装される際には例えば図３（同図（ａ）は平面図、同図（ｂ）は断面図）に示すように、各電極領域８に形成された各電極パッド９に例えば金（Ａｕ）のボンディングワイヤ２２が接続され、このボンディングワイヤ２２を介してセンサの可動電極ならびに固定電極と、センサ容量２３ならびに参照容量２４の静電容量を検出する検出回路（図示せず）とが電気的に接続される。
【００３６】
なお、半導体ウェハ上に形成される多数のチップに対して、陽極接合時に高電圧を印加する手法とし、例えば図４（ａ）の断面図、同図（ｂ）の平面図に示すように、ウエハの一方の主面（図４では表面側）の端部に＋極側の高電圧を印加する印加端子３１を設け、この印加端子３１に各チップの同電位配線１０を共通化した同電位配線１０を延伸して接合する。このような構成において、印加端子３１に＋側の高電圧を印加することで、図４に破線で示すように多数のチップに＋極側の高電圧を共通に印加することができるとともに、同電位配線１０を介してウェハの他方の主面側（図４では裏面側）の第１の半導体基板１にも同時に＋極側の高電圧を印加することが可能となる。これにより、多数のチップに効率よくかつ簡便に高電圧を印加することが可能となり、生産性を向上することが可能となる。
【００３７】
なお、本発明の半導体センサは、圧力センサに限定されることはなく、半導体基板とガラス基板とを陽極接合した積層構造を有する加速度センサにも適用することが可能である。加速度センサに適用した場合には、例えば図５（ａ）の平面図、同図（ｂ）の断面図に示すように、先の図１に示す圧力センサのダイヤフラム４に代えて、ダイヤフラム４を形成した箇所に重り形状の質量を残して加速度により移動する重り４１を形成し、図６に示すように、センサに与えられた加速度により重り４１がガラス基板３側に移動することで静電容量が変化し、この静電容量の変化に基づいて加速度が検出される。
【００３８】
このような加速度センサにおいても、先の図１に示すと同様に同電位配線１０を設けることで、同様の効果を得ることができる。
【符号の説明】
【００３９】
１…第１の半導体基板
２…第２の半導体基板
３…ガラス基板
４…ダイヤフラム
５…凹部
６（６ａ，６ｂ）…貫通孔
７（７ａ，７ｂ，７ｃ）…電極膜
８（８ａ，８ｂ，８ｃ）…電極領域
９（９ａ，９ｂ，９ｃ）…電極パッド
１０…同電位配線
２１…低融点ガラス
２２…ボンディングワイヤ
２３…センサ容量
２４…参照容量
３１…印加端子
【図１】
2010223604.tif 000003
【図２−Ａ】
2010223604.tif 000004
【図２−Ｂ】
2010223604.tif 000005
【図２−Ｃ】
2010223604.tif 000006
【図２−Ｄ】
2010223604.tif 000007
【図３】
2010223604.tif 000008
【図４】
2010223604.tif 000009
【図５】
2010223604.tif 000010
【図６】
2010223604.tif 000011