(57)【要約】【課題】少ない階調の信号値出力で、より多段階の階調表現を行うことができるようにする。【解決手段】信号線駆動部（１１）は、画素回路に入力する信号値として、１水平期間内に複数の信号値Ｖｓｉｇ１，Ｖｓｉｇ２を信号線ＤＴＬに出力する。走査線駆動部（１２，１３）は、１水平期間内に信号線に出力される複数の各信号値を、それぞれ画素回路１０に順次導入させる。画素回路１０では、順次導入された複数の信号値を合成して表示用信号値を生成し、その表示用信号値に応じた階調の表示を行う。【選択図】図２
2010266494.tif 000002
【特許請求の範囲】
【請求項１】
１水平期間内に入力される複数の信号値を合成して表示用信号値を生成し、当該表示用信号値に応じた階調の表示を行う画素回路と、
上記画素回路がマトリクス状に配置される画素アレイ上で、列状に配設される信号線と、
上記画素アレイ上で行状に配設される走査線と、
各画素回路に与える信号値として、１水平期間内に複数の信号値を、上記信号線に出力する信号線駆動部と、
上記走査線を駆動して、上記信号線に発生された、１水平期間内における複数の信号値を、各行の上記画素回路に順次導入する走査線駆動部と、
を備えた表示装置。
【請求項２】
上記信号線駆動部は、１水平期間内に少なくとも第１，第２の信号値を、上記信号線に出力するとともに、
上記画素回路は、１水平期間内に入力される上記第１，第２の信号値の差分と、画素回路内に存在する容量の比により、上記第１，第２の信号値を合成して表示用信号値を生成する請求項１に記載の表示装置。
【請求項３】
上記画素回路は、
発光素子と、
上記発光素子に対して、入力された上記表示用信号値に応じた電流印加を行う駆動トランジスタと、
一端が、上記駆動トランジスタのゲートノードへの上記表示用信号値の入力点とされる容量と、
上記容量の上記一端と上記信号線の間に接続されるとともに、第１の走査線の電位で導通制御される第１のスイッチ素子と、
上記容量の他端と上記信号線の間に接続されるとともに、第２の走査線の電位で導通制御される第２のスイッチ素子と、
を有し、
上記走査線駆動部は、上記信号線に上記第１の信号値が出力されているときに、上記第１，第２のスイッチ素子を導通させて、上記容量の両端に、上記第１の信号値を入力し、さらに、上記信号線に上記第２の信号値が出力されているときに、上記第２のスイッチ素子のみを導通させて、上記容量の上記他端に上記第２の信号値を入力することで、上記入力点に、上記第１，第２の信号値が合成された上記表示用信号値が得られるようにする請求項２に記載の表示装置。
【請求項４】
上記駆動トランジスタ、上記第１のスイッチ素子、上記第２のスイッチ素子は、ｎチャネルＴＦＴで形成されている請求項３に記載の表示装置。
【請求項５】
上記画素回路は、
発光素子と、
上記発光素子に対して、入力された上記表示用信号値に応じた電流印加を行う駆動トランジスタと、
一端が上記信号線に接続されるとともに、第１の走査線の電位で導通制御される第１のスイッチ素子と、
第１の容量と、
一端が、上記駆動トランジスタのゲートノードへの上記表示用信号値の入力点となる第２の容量と、
一端と他端が、それぞれ上記第１の容量の一端と、上記第２の容量の一端との間に接続され、また上記一端と上記他端の一方が上記第１のスイッチ素子の他端と接続されているとともに、第２の走査線の電位で導通制御される第２のスイッチ素子と、
を有し、
上記走査線駆動部は、上記信号線に上記第１の信号値が出力されているときに、上記第１，第２のスイッチ素子を導通させて、上記第１の容量の一端と上記第２の容量の一端に、上記第１の信号値を入力し、次に上記信号線に上記第２の信号値が出力されているときに、上記第１のスイッチ素子のみを導通させて、上記第１の容量の一端もしくは上記第２の容量の一端のいずれか一方に、上記第２の信号値を入力し、その後、上記第２のスイッチ素子のみを導通させて、上記第１の容量の一端と上記第２の容量の一端を接続することで、上記入力点に、上記第１，第２の信号値が合成された上記表示用信号値が得られるようにする請求項２に記載の表示装置。
【請求項６】
上記第１のスイッチ素子の他端は、上記第１の容量の一端に接続されており、
上記走査線駆動部は、上記信号線に上記第１の信号値が出力されているときに、上記第１，第２のスイッチ素子を導通させて、上記第１の容量の一端と上記第２の容量の一端に、上記第１の信号値を入力し、次に上記信号線に上記第２の信号値が出力されているときに、上記第１のスイッチ素子のみを導通させて、上記第１の容量の一端に上記第２の信号値を入力し、その後、上記第２のスイッチ素子のみを導通させて、上記第１の容量の一端と上記第２の容量の一端を接続することで、上記入力点に、上記第１，第２の信号値が合成された上記表示用信号値が得られるようにする請求項５に記載の表示装置。
【請求項７】
上記走査線駆動部は、上記画素アレイ上の各水平ラインにおける上記第１の走査線と上記第２の走査線に、１水平期間分のタイミングだけ異なる共通波形の走査パルスを与える請求項５に記載の表示装置。
【請求項８】
上記第２の容量は、上記駆動トランジスタの寄生容量により構成される請求項５に記載の表示装置。
【請求項９】
上記第１のスイッチ素子の他端は、上記第２の容量の一端に接続されており、
上記走査線駆動部は、上記信号線に上記第１の信号値が出力されているときに、上記第１，第２のスイッチ素子を導通させて、上記第１の容量の一端と上記第２の容量の一端に、上記第１の信号値を入力し、次に上記信号線に上記第２の信号値が出力されているときに、上記第１のスイッチ素子のみを導通させて、上記第２の容量の一端に上記第２の信号値を入力し、その後、上記第２のスイッチ素子のみを導通させて、上記第１の容量の一端と上記第２の容量の一端を接続することで、上記入力点に、上記第１，第２の信号値が合成された上記表示用信号値が得られるようにする請求項５に記載の表示装置。
【請求項１０】
上記駆動トランジスタ、上記第１のスイッチ素子、上記第２のスイッチ素子は、ｎチャネルＴＦＴで形成されている請求項３に記載の表示装置。
【請求項１１】
上記画素回路は、上記駆動トランジスタの閾値電圧補正機能を有する請求項１に記載の表示装置。
【請求項１２】
上記画素回路は、上記駆動トランジスタの移動度補正機能を有する請求項１に記載の表示装置。
【請求項１３】
上記画素回路は、
液晶素子と、
一端が、上記液晶素子への上記表示用信号値の入力点とされる容量と、
上記容量の上記一端と上記信号線の間に接続されるとともに、第１の走査線の電位で導通制御される第１のスイッチ素子と、
上記容量の他端と上記信号線の間に接続されるとともに、第２の走査線の電位で導通制御される第２のスイッチ素子と、
を有し、
上記走査線駆動部は、上記信号線に上記第１の信号値が出力されているときに、上記第１，第２のスイッチ素子を導通させて、上記容量の両端に、上記第１の信号値を入力し、さらに、上記信号線に上記第２の信号値が出力されているときに、上記第２のスイッチ素子のみを導通させて、上記容量の上記他端に上記第２の信号値を入力することで、上記入力点に、上記第１，第２の信号値が合成された上記表示用信号値が得られるようにする請求項２に記載の表示装置。
【請求項１４】
上記画素回路は、
液晶素子と、
一端が上記信号線に接続されるとともに、第１の走査線の電位で導通制御される第１のスイッチ素子と、
第１の容量と、
一端が、上記液晶素子への上記表示用信号値の入力点となる第２の容量と、
一端と他端が、それぞれ上記第１の容量の一端と、上記第２の容量の一端との間に接続されているとともに、第２の走査線の電位で導通制御される第２のスイッチ素子と、
を有し、
上記走査線駆動部は、上記信号線に上記第１の信号値が出力されているときに、上記第１，第２のスイッチ素子を導通させて、上記第１の容量の一端と上記第２の容量の一端に、上記第１の信号値を入力し、次に上記信号線に上記第２の信号値が出力されているときに、上記第１のスイッチ素子のみを導通させて、上記第１の容量の一端もしくは上記第２の容量の一端のいずれか一方に、上記第２の信号値を入力し、その後、上記第２のスイッチ素子のみを導通させて、上記第１の容量の一端と上記第２の容量の一端を接続することで、上記入力点に、上記第１，第２の信号値が合成された上記表示用信号値が得られるようにする請求項２に記載の表示装置。
【請求項１５】
画素回路と、
上記画素回路がマトリクス状に配置される画素アレイ上で、列状に配設される信号線と、
上記画素アレイ上で行状に配設される走査線と、
各画素回路に与える信号値を、上記信号線に出力する信号線駆動部と、
上記走査線を駆動して、上記信号線に発生された信号値を各行の上記画素回路に導入する走査線駆動部と、
を有する表示装置の表示方法として、
上記信号線駆動部は、上記画素回路に入力する信号値として、１水平期間内に複数の信号値を上記信号線に出力し、
上記走査線駆動部は、１水平期間内に上記信号線に出力される上記複数の各信号値を、それぞれ画素回路に順次導入させ、
上記画素回路では、順次導入された上記複数の信号値を合成して表示用信号値を生成し、当該表示用信号値に応じた階調の表示を行う表示方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機エレクトロルミネッセンス素子（有機ＥＬ素子）や液晶素子を用いた画素回路がマトリクス状に配置された画素アレイを有する表示装置、及び表示方法に関する。
【先行技術文献】
【特許文献】
【０００２】
【特許文献１】特開２００３−２５５８５６
【特許文献２】特開２００３−２７１０９５
【背景技術】
【０００３】
例えば有機エレクトロルミネッセンス（ＥＬ：Electroluminescence）発光素子を画素に用いたアクティブマトリクス方式の表示装置が知られている。これは、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ：ＴＦＴ）によって制御する。即ち有機ＥＬは電流発光素子のため、ＥＬ素子に流れる電流量をコントロールすることで発色の階調を得ている。
【０００４】
図３５に従来の有機ＥＬ素子を用いた画素回路の例を示す。
なお、ここでは１つの画素回路しか示していないが、実際の表示装置では、図示するような画素回路がｍ×ｎのマトリクス状に配列され、各画素回路が水平セレクタ１０１、ライトスキャナ１０２により選択されて駆動されるものである。
【０００５】
この画素回路は、ｎチャネルＴＦＴによるサンプリングトランジスタＴｓ、保持容量Ｃｓ、ｐチャネルＴＦＴによる駆動トランジスタＴｄ、有機ＥＬ素子１を有する。この画素回路は、信号線ＤＴＬと書込制御線ＷＳＬとの交差部に配され、信号線ＤＴＬはサンプリングトランジスタＴｓの一端に接続され、書込制御線ＷＳＬはサンプリングトランジスタＴｓのゲートに接続されている。
駆動トランジスタＴｄ及び有機ＥＬ素子１は、電源電位Ｖｃｃと接地電位の間で直列に接続されている。またサンプリングトランジスタＴｓ及び保持容量Ｃｓは、駆動トランジスタＴｄのゲートに接続されている。駆動トランジスタＴｄのゲート・ソース間電圧をＶｇｓで表わしている。
【０００６】
この画素回路では、書込制御線ＷＳＬを選択状態とし、信号線ＤＴＬに輝度信号に応じた信号値を印加すると、サンプリングトランジスタＴｓが導通して信号値が保持容量Ｃｓに書き込まれる。保持容量Ｃｓに書き込まれた信号値電位が駆動トランジスタＴｄのゲート電位となる。
書込制御線ＷＳＬを非選択状態とすると、信号線ＤＴＬと駆動トランジスタＴｄとは電気的に切り離されるが、駆動トランジスタＴｄのゲート電位は保持容量Ｃｓによって安定に保持される。そして電源電位Ｖｃｃから接地電位に向かって駆動電流Ｉｄｓが駆動トランジスタＴｄ及び有機ＥＬ素子１に流れる。
このとき電流Ｉｄｓは、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに応じた値となり、有機ＥＬ素子１はその電流値に応じた輝度で発光する。
つまりこの画素回路の場合、保持容量Ｃｓに信号線ＤＴＬからの信号値電位を書き込むことによって駆動トランジスタＴｄのゲート印加電圧を変化させ、これにより有機ＥＬ素子１に流れる電流値をコントロールして発色の階調を得る。
【０００７】
ｐチャネルＴＦＴによる駆動トランジスタＴｄのソースは電源Ｖｃｃに接続されており、常に飽和領域で動作するように設計されているので、駆動トランジスタＴｄは次の（数１）に示した値を持つ定電流源となる。
【数１】
2010266494.tif 000003
但し、Ｉｄｓは飽和領域で動作するトランジスタのドレイン・ソース間に流れる電流、μは移動度、Ｗはチャネル幅、Ｌはチャネル長、Ｃｏｘはゲート容量、Ｖｔｈは駆動トランジスタＴｄの閾値電圧を表している。
【０００８】
この（数１）から明らかな様に、飽和領域ではトランジスタのドレイン電流Ｉｄｓはゲート・ソース間電圧Ｖｇｓによって制御される。駆動トランジスタＴｄは、ゲート・ソース間電圧Ｖｇｓが一定に保持される為、定電流源として動作し、有機ＥＬ素子１を一定の輝度で発光させることができる。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ここで駆動トランジスタＴｄのゲートに入力される電圧（信号値）は階調に応じた電圧となっている。一般に階調数が多いとそれだけ色再現性が高くなる。但し、階調数が多くなるとそれだけ水平セレクタ１０１の信号ドライバのサイズが大きくなってしまうため低コストという点では不利である。
さらに１階調分の電圧は白表示時と黒表示時の電圧（最大信号値電圧と最小信号値電圧）の差分と階調数で決定される。白表時時と黒表示時の電圧を変えずに階調数が増加すると１階調分の電圧も小さくなってしまい、信号ドライバの偏差等のバラツキによって画にはスジとなって現れてしまう。
その対策として最大信号値電圧と最小信号値電圧の差分を大きく設定すればいいが、その分信号ドライバの消費電力が増加してしまい、低コストという点では不利となる。
【００１０】
本発明はこのような点に鑑みて、水平セレクタが信号値として出力しうる階調数（信号値電圧の段階数）を越えて、多くの階調を表現して表示を実行できるようにするものである。即ち、水平セレクタの信号ドライバの電圧分解能（階調）や、最大信号値電圧と最小信号値電圧の範囲を変更しなくとも、より多階調の表示を実現できるようにすることを目的とする。
【課題を解決するための手段】
【００１１】
本発明の表示装置は、１水平期間内に入力される複数の信号値を合成して表示用信号値を生成し、当該表示用信号値に応じた階調の表示を行う画素回路と、上記画素回路がマトリクス状に配置される画素アレイ上で、列状に配設される信号線と、上記画素アレイ上で行状に配設される走査線と、各画素回路に与える信号値として、１水平期間内に複数の信号値を上記信号線に出力する信号線駆動部と、上記走査線を駆動して、上記信号線に発生された、１水平期間内における複数の信号値を、各行の上記画素回路に順次導入する走査線駆動部とを備える。
例えば上記信号線駆動部は、１水平期間内に少なくとも第１，第２の信号値を、上記信号線に出力するとともに、上記画素回路は、１水平期間内に入力される上記第１，第２の信号値の差分と、画素回路内に存在する容量の比により、上記第１，第２の信号値を合成して表示用信号値を生成する。
【００１２】
また上記画素回路は、発光素子と、上記発光素子に対して、入力された上記表示用信号値に応じた電流印加を行う駆動トランジスタと、一端が、上記駆動トランジスタのゲートノードへの上記表示用信号値の入力点とされる容量と、上記容量の上記一端と上記信号線の間に接続されるとともに、第１の走査線の電位で導通制御される第１のスイッチ素子と、上記容量の他端と上記信号線の間に接続されるとともに、第２の走査線の電位で導通制御される第２のスイッチ素子とを有する。そして上記走査線駆動部は、上記信号線に上記第１の信号値が出力されているときに、上記第１，第２のスイッチ素子を導通させて、上記容量の両端に、上記第１の信号値を入力し、さらに、上記信号線に上記第２の信号値が出力されているときに、上記第２のスイッチ素子のみを導通させて、上記容量の上記他端に上記第２の信号値を入力することで、上記入力点に、上記第１，第２の信号値が合成された上記表示用信号値が得られるようにする。
【００１３】
また上記画素回路は、発光素子と、上記発光素子に対して、入力された上記表示用信号値に応じた電流印加を行う駆動トランジスタと、一端が上記信号線に接続されるとともに、第１の走査線の電位で導通制御される第１のスイッチ素子と、第１の容量と、一端が、上記駆動トランジスタのゲートノードへの上記表示用信号値の入力点となる第２の容量と、一端と他端が、それぞれ上記第１の容量の一端と、上記第２の容量の一端との間に接続され、また上記一端と上記他端の一方が上記第１のスイッチ素子の他端と接続されているとともに、第２の走査線の電位で導通制御される第２のスイッチ素子とを有する。そして上記走査線駆動部は、上記信号線に上記第１の信号値が出力されているときに、上記第１，第２のスイッチ素子を導通させて、上記第１の容量の一端と上記第２の容量の一端に、上記第１の信号値を入力し、次に上記信号線に上記第２の信号値が出力されているときに、上記第１のスイッチ素子のみを導通させて、上記第１の容量の一端もしくは上記第２の容量の一端のいずれか一方に、上記第２の信号値を入力し、その後、上記第２のスイッチ素子のみを導通させて、上記第１の容量の一端と上記第２の容量の一端を接続することで、上記入力点に、上記第１，第２の信号値が合成された上記表示用信号値が得られるようにする。
【００１４】
また上記画素回路は、液晶素子と、一端が、上記液晶素子への上記表示用信号値の入力点とされる容量と、上記容量の上記一端と上記信号線の間に接続されるとともに、第１の走査線の電位で導通制御される第１のスイッチ素子と、上記容量の他端と上記信号線の間に接続されるとともに、第２の走査線の電位で導通制御される第２のスイッチ素子とを有する。そして上記走査線駆動部は、上記信号線に上記第１の信号値が出力されているときに、上記第１，第２のスイッチ素子を導通させて、上記容量の両端に、上記第１の信号値を入力し、さらに、上記信号線に上記第２の信号値が出力されているときに、上記第２のスイッチ素子のみを導通させて、上記容量の上記他端に上記第２の信号値を入力することで、上記入力点に、上記第１，第２の信号値が合成された上記表示用信号値が得られるようにする。
【００１５】
また上記画素回路は、液晶素子と、一端が上記信号線に接続されるとともに、第１の走査線の電位で導通制御される第１のスイッチ素子と、第１の容量と、一端が、上記液晶素子への上記表示用信号値の入力点となる第２の容量と、一端と他端が、それぞれ上記第１の容量の一端と、上記第２の容量の一端との間に接続されているとともに、第２の走査線の電位で導通制御される第２のスイッチ素子とを有する。そして上記走査線駆動部は、上記信号線に上記第１の信号値が出力されているときに、上記第１，第２のスイッチ素子を導通させて、上記第１の容量の一端と上記第２の容量の一端に、上記第１の信号値を入力し、次に上記信号線に上記第２の信号値が出力されているときに、上記第１のスイッチ素子のみを導通させて、上記第１の容量の一端もしくは上記第２の容量の一端のいずれか一方に、上記第２の信号値を入力し、その後、上記第２のスイッチ素子のみを導通させて、上記第１の容量の一端と上記第２の容量の一端を接続することで、上記入力点に、上記第１，第２の信号値が合成された上記表示用信号値が得られるようにする。
【００１６】
本発明の表示方法は、画素回路と、上記画素回路がマトリクス状に配置される画素アレイ上で、列状に配設される信号線と、上記画素アレイ上で行状に配設される走査線と、各画素回路に与える信号値を、上記信号線に出力する信号線駆動部と、上記走査線を駆動して、上記信号線に発生された信号値を各行の上記画素回路に導入する走査線駆動部とを有する表示装置の表示方法である。そして、上記信号線駆動部は、上記画素回路に入力する信号値として、１水平期間内に複数の信号値を上記信号線に出力し、上記走査線駆動部は、１水平期間内に上記信号線に出力される上記複数の各信号値を、それぞれ画素回路に順次導入させ、上記画素回路では、順次導入された上記複数の信号値を合成して表示用信号値を生成し、当該表示用信号値に応じた階調の表示を行う。
【００１７】
このような本発明では、複数の信号値、例えば第１，第２の信号値を１水平期間内に画素回路に与える。そして画素回路では、複数の信号値を、容量を用いて合成する。例えば第１，第２の信号値の差分と、画素回路内に存在する容量の比により、第１，第２の信号値を合成して表示用信号値を生成する。そして表示用信号値に応じた階調の表示を行う。これによって、複数の信号値の組合せによって、信号値が表現できる階調数よりも多くの階調の表示用信号値を作り出すことができ、信号値の分解能を越えた多数階調の表示が実現できる。
【発明の効果】
【００１８】
本発明によれば、画素回路内で、入力された複数の信号値を用いて階調を反映した表示用信号値を作り出すため、少ない信号階調数で多くの階調を表現できる。これによって装置構成（信号線駆動部）の高能力化、信号値電圧の範囲の拡大等を招かずに、より多階調の画像表示が可能となり、低コストで高い色再現性が実現できる。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施の形態の表示装置のブロック図である。
【図２】第１の実施の形態の画素回路の回路図である。
【図３】第１，第２，第６の実施の形態の動作波形の説明図である。
【図４】実施の形態の階調数増加の説明図である。
【図５】第２の実施の形態の画素回路の回路図である。
【図６】第３の実施の形態の画素回路の回路図である。
【図７】第３の実施の形態の動作波形の説明図である。
【図８】第４の実施の形態の画素回路の回路図である。
【図９】第４の実施の形態の動作波形の説明図である。
【図１０】第４の実施の形態の動作の等価回路図である。
【図１１】第４の実施の形態の変形例の動作波形の説明図である。
【図１２】第５の実施の形態の画素回路の回路図である。
【図１３】第５の実施の形態の動作波形の説明図である。
【図１４】第６の実施の形態の画素回路の回路図である。
【図１５】第７の実施の形態の画素回路の回路図である。
【図１６】第７、第９の実施の形態の動作波形の説明図である。
【図１７】第７の実施の形態の変形例の動作波形の説明図である。
【図１８】第７の実施の形態の変形例の走査線の説明図である。
【図１９】第８の実施の形態の画素回路の回路図である。
【図２０】第８の実施の形態の動作波形の説明図である。
【図２１】第９の実施の形態の画素回路の回路図である。
【図２２】第１０の実施の形態の画素回路の回路図である。
【図２３】第１０の実施の形態の動作波形の説明図である。
【図２４】第１１の実施の形態の画素回路の回路図である。
【図２５】第１１の実施の形態の動作波形の説明図である。
【図２６】第１１の実施の形態の変形例の動作波形の説明図である。
【図２７】第１２の実施の形態の画素回路の回路図である。
【図２８】第１２の実施の形態の動作波形の説明図である。
【図２９】第１２の実施の形態の動作の等価回路図である。
【図３０】第１２の実施の形態の動作の等価回路図である。
【図３１】第１３の実施の形態の画素回路の回路図である。
【図３２】第１３，第１４，第１５の実施の形態の動作波形の説明図である。
【図３３】第１４の実施の形態の画素回路の回路図である。
【図３４】第１５の実施の形態の画素回路の回路図である。
【図３５】従来の画素回路の回路図である。
【発明を実施するための形態】
【００２０】
以下、本発明の実施の形態について次の順序で説明する。
［１．有機ＥＬ表示装置の構成］
［２．画素回路及び動作］
＜２−１  第１の実施の形態＞
＜２−２  第２の実施の形態＞
＜２−３  第３の実施の形態＞
＜２−４  第４の実施の形態＞
＜２−５  第５の実施の形態＞
＜２−６  第６の実施の形態＞
＜２−７  第７の実施の形態＞
＜２−８  第８の実施の形態＞
＜２−９  第９の実施の形態＞
＜２−１０  第１０の実施の形態＞
＜２−１１  第１１の実施の形態＞
＜２−１２  第１２の実施の形態＞
［３．液晶表示装置への適用例］
＜３−１  第１３の実施の形態＞
＜３−２  第１４の実施の形態＞
＜３−３  第１５の実施の形態＞
［４．変形例］
【００２１】
［１．有機ＥＬ表示装置の構成］
第１〜第１２の実施の形態として、有機ＥＬ表示装置の例を説明するが、これらの実施の形態の有機ＥＬ表示装置の基本的な構成を図１に示す。なお、実施の形態によっては、全体構成が図１とは異なる場合があるが、異なる点についてはその都度説明する。
【００２２】
この有機ＥＬ表示装置は、有機ＥＬ素子を発光素子とし、アクティブマトリクス方式で発光駆動を行う画素回路１０を含むものである。
図示のように、有機ＥＬ表示装置は、多数の画素回路１０が列方向と行方向（ｍ行×ｎ列）にマトリクス状に配列された画素アレイ２０を有する。なお、画素回路１０のそれぞれは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のいずれかの発光画素となり、各色の画素回路１０が所定規則で配列されてカラー表示装置が構成される。
【００２３】
各画素回路１０を発光駆動するための構成として、水平セレクタ１１、第１ライトスキャナ１２、第２ライトスキャナ１３を備える。
また水平セレクタ１１により選択され、表示データとしての輝度信号の信号値（階調値）に応じた電圧を画素回路１０に供給する信号線ＤＴＬ１、ＤＴＬ２・・・が、画素アレイ上で列方向に配されている。信号線ＤＴＬ１、ＤＴＬ２・・・は、画素アレイ２０においてマトリクス配置された画素回路１０の列数分だけ配される。
【００２４】
また画素アレイ２０上において、行方向に第１の書込制御線ＷＳＬ１（ＷＳＬ１−１，ＷＳＬ１−２・・・）、第２の書込制御線ＷＳＬ２（ＷＳＬ２−１，ＷＳＬ２−２・・・）が配されている。これらの第１，第２の書込制御線ＷＳＬ１、ＷＳＬ２は、それぞれ、画素アレイ２０においてマトリクス配置された画素回路１０の行数分だけ配される。
【００２５】
書込制御線ＷＳＬ１（ＷＳＬ１−１，ＷＳＬ１−２・・・）は第１ライトスキャナ１２により駆動される。第１ライトスキャナ１２は、設定された所定のタイミングで、行状に配設された各書込制御線ＷＳＬ１−１，ＷＳＬ１−２・・・に順次、走査パルスＷＳ１（ＷＳ１−１，ＷＳ１−２・・・）を供給して、画素回路１０を行単位で線順次走査する。
書込制御線ＷＳＬ２（ＷＳＬ２−１，ＷＳＬ２−２・・・）は第２ライトスキャナ１３により駆動される。第２ライトスキャナ１３は、設定された所定のタイミングで、行状に配設された各書込制御線ＷＳＬ２−１，ＷＳＬ２−２・・・に順次、走査パルスＷＳ２（ＷＳ２−１，ＷＳ２−２・・・）を供給して、画素回路１０を行単位で線順次走査する。
なお第１，第２ライトスキャナ１２，１３は、クロックｃｋ及びスタートパルスｓｐに基づいて、走査パルスＷＳ１、ＷＳ１のタイミングを設定する。
【００２６】
水平セレクタ１１は、第１，第２ライトスキャナ１２，１３による線順次走査に合わせて、列方向に配された信号線ＤＴＬ１、ＤＴＬ２・・・に対して、画素回路１０に対する入力信号としての信号値電位を供給する。
ここで、水平セレクタ１１は１水平期間に信号値Ｖｓｉｇ１，Ｖｓｉｇ２を出力する。
【００２７】
水平セレクタ１１には、各信号線ＤＴＬ１，ＤＴＬ２・・・を駆動する信号ドライバを備えるが、その信号ドライバは、信号値Ｖｓｉｇとしての最大電圧値から最小電圧値までを階調数で分けた電圧値を出力する。最大電圧値とは、白表示（最も高輝度の表示）を画素回路１０に実行させる際の電圧値であり、最小電圧値とは、黒表示（最も低輝度の表示）を実行させる際の電圧値である。
そして信号ドライバの出力可能な階調数は、６４階調、１２８階調、２５６階調などに設計され、最大電圧値から最小電圧値までの電圧範囲も所定に設計されている。
各階調毎の信号値電圧の差は、最大電圧値から最小電圧値までの電圧範囲を階調数で割ったものとなる。
【００２８】
従来では、信号ドライバの出力階調数が、そのまま表示階調となる。
階調数を多くして、高い色再現性を実現するには、高性能な信号ドライバを採用して、出力階調数を多くする必要があった。また、１階調分の電圧差が小さくなると、信号ドライバのバラツキの悪影響が出やすいため、最大電圧値から最小電圧値までの電圧範囲を広くする必要もあった。
【００２９】
本実施の形態では、信号ドライバの出力階調数を多くしたり、電圧範囲は広げることなく、より多くの階調の表示を実現する。
このため、水平セレクタの各信号線ＤＴＬに対する信号ドライバは、それぞれｘ階調（例えば２５６階調等）としたままで、１水平期間に信号値Ｖｓｉｇ１，Ｖｓｉｇ２を出力するようにする。信号値Ｖｓｉｇ１，Ｖｓｉｇ２はともに、ｘ階調におけるいずれかの電圧値である。
そして、画素回路１０側で、信号値Ｖｓｉｇ１，Ｖｓｉｇ２を合成する。例えば画素回路１０は、１水平期間内に入力される信号値Ｖｓｉｇ１，Ｖｓｉｇ２の差分と、画素回路１０内に存在する容量の比により、信号値Ｖｓｉｇ１，Ｖｓｉｇ２を合成して表示用信号値を生成する。そして、その表示用信号値に応じて発光動作を行う。
つまり、２つの信号値Ｖｓｉｇ１，Ｖｓｉｇ２の組合せにより、（ｘ階調×（ｘ−１）階調）分の階調数の階調表示ができるようにするものである。例えば信号ドライバの出力階調数が６４階調であるとしたら、６４×６３＝４０３２階調の表示ができる。
【００３０】
なお、実施の形態においては、水平セレクタ１１が本発明請求項でいう信号線駆動部に相当する。
また第１ライトスキャナ１２，第２ライトスキャナ１３、更には後述する実施の形態で述べるドライブスキャナ１４、制御スキャナ２０〜２５，３０〜３５は、それぞれ請求項でいう走査線駆動部の要素となる。
また信号線ＤＴＬが請求項でいう信号線に相当する。
また書込制御線ＷＳＬ１、ＷＳＬ２、及び後述する実施の形態で述べる電源制御線ＤＳＬ、制御線Ｌ２０〜Ｌ２５，Ｌ３０〜Ｌ３５は、それぞれ請求項でいう走査線に相当する。
【００３１】
［２．画素回路及び動作］
＜２−１  第１の実施の形態＞
以下、各実施の形態について説明していく。第１〜第６の実施の形態における画素回路１０は、基本的には次の構成要素を有する。
【００３２】
まず自発光素子である有機ＥＬ素子１と、有機ＥＬ素子１に対して、表示用信号値に応じた電流印加を行う駆動トランジスタＴｄを備える。
また、一端が、駆動トランジスタＴｄのゲートノードへの表示用信号値の入力点とされる少なくとも１つの容量（例えば容量Ｃ２）を備える。
また容量Ｃ２の一端と信号線ＤＴＬの間に接続されるとともに、第１の走査線（書込制御線ＷＳＬ１）の電位（走査パルスＷＳ１）で導通制御される第１のスイッチ素子としてのサンプリングトランジスタＴｓ１を備える。
また、容量Ｃ２の他端と信号線ＤＴＬの間に接続されるとともに、第２の走査線（書込制御線ＷＳＬ２）の電位（走査パルスＷＳ２）で導通制御される第２のスイッチ素子としてのサンプリングトランジスタＴｓ２を有する。
そして走査線駆動部としての第１，第２ライトスキャナ１２、１３は、信号線ＤＴＬに信号値Ｖｓｉｇ１が出力されているときに、第１，第２のスイッチ素子であるサンプリングトランジスタＴｓ１、Ｔｓ２を導通させる。これにより容量Ｃ２の両端に、信号値Ｖｓｉｇ１を入力する。さらに第１，第２ライトスキャナ１２、１３は、信号線ＤＴＬに信号値Ｖｓｉｇ２が出力されているときに、第２のスイッチ素子であるサンプリングトランジスタＴｓ２のみを導通させて、容量Ｃ２の他端に信号値Ｖｓｉｇ２を入力する。これにより、駆動トランジスタＴｄのゲートノードへの入力点に、信号値Ｖｓｉｇ１，Ｖｓｉｇ２が合成された表示用信号値が得られるようにするものである。
【００３３】
第１の実施の形態について図２，図３により具体的に説明する。
図２に画素回路１０の構成例を示している。この画素回路１０が、図１の構成における画素回路１０のようにマトリクス配置される。なお、図２では簡略化のため、信号線ＤＴＬと書込制御線ＷＳＬ１，ＷＳＬ２が交差する部分に配される１つの画素回路１０のみを示している。
【００３４】
この画素回路１０は、有機ＥＬ素子１と、２個の容量Ｃ１，Ｃ２と、サンプリングトランジスタＴｓ１，Ｔｓ２と、駆動トランジスタＴｄとを有する。サンプリングトランジスタＴｓ１，Ｔｓ２はｎチャネル薄膜トランジスタ（ＴＦＴ）とされ、駆動トランジスタＴｄはｐチャネルＴＦＴとされている。
【００３５】
画素回路１０の発光素子は例えばダイオード構造の有機ＥＬ素子１とされ、アノードとカソードを備えている。有機ＥＬ素子１のカソードは所定の配線（カソード電位Ｖｃａｔ）に接続されている。
駆動トランジスタＴｄのドレイン・ソースは、有機ＥＬ素子１のアノードと電源Ｖｃｃラインの間に接続されている。
容量Ｃ１，Ｃ２は、駆動トランジスタＴｄのゲートノードと電源Ｖｃｃラインの間に直列接続されている。容量Ｃ１，Ｃ２の接続点をＡ点としている。
容量Ｃ１、Ｃ２の直列接続でゲート・ソース間電圧Ｖｇｓの保持容量を構成する。
サンプリングトランジスタＴｓ１は、そのドレインとソースが、駆動トランジスタＴｄのゲートノードと信号線ＤＴＬの間に接続されている。またサンプリングトランジスタＴｓ１のゲートは書込制御線ＷＳＬ１に接続されている。
サンプリングトランジスタＴｓ２は、そのドレインとソースが、Ａ点と信号線ＤＴＬの間に接続されている。またサンプリングトランジスタＴｓ２のゲートは書込制御線ＷＳＬ２に接続されている。
【００３６】
有機ＥＬ素子１の発光駆動は次のようになる。
ｐチャネルＴＦＴによる駆動トランジスタＴｄのソースは電源Ｖｃｃに接続されており、常に飽和領域で動作するように設計されているので、駆動トランジスタＴｄは上述した（数１）に示した値を持つ定電流源となる。
有機ＥＬ素子１に流れる電流は、駆動トランジスタＴｄのゲート・ソース間電圧に応じた値となり、有機ＥＬ素子１はその電流値に応じた輝度で発光する。そして、後述するように表示用信号値が駆動トランジスタＴｄのゲートノードに書き込まれることにより、駆動トランジスタＴｄのゲート印加電圧を変化させ、これにより有機ＥＬ素子１に流れる電流値をコントロールして発色の階調を得る。つまり表示用信号値に応じた階調の発光がなされる。
【００３７】
ここで、表示用信号値とは、信号線ＤＴＬから１水平期間内に入力される信号値Ｖｓｉｇ１，Ｖｓｉｇ２を合成して得られるものである。
図３により動作を説明する。
図３では、第１，第２ライトスキャナ１２、１３によって書込制御線ＷＳＬ１、ＷＳＬ２に与えられる走査パルスＷＳ１，ＷＳ２を示している。
またＤＴＬ入力信号として、水平セレクタ１１が信号線ＤＴＬに与える信号値電圧を示している。図示のように水平セレクタ１１は、１水平期間内に、１つの画素に対する信号値として、信号値Ｖｓｉｇ１，Ｖｓｉｇ２を順次、信号線ＤＴＬに出力する。
また、図３では駆動トランジスタＴｄのゲート電圧の変化と、ドレイン電圧（有機ＥＬ素子１のアノード電圧）の変化を実線で示し、点線で、Ａ点の電圧変化を示している。
【００３８】
時点ｔ１までは、前フレームの発光が行われている。発光時は、走査パルスＷＳ１，ＷＳ２は共にＬレベルで、サンプリングトランジスタＴｓ１、Ｔｓ２はオフとされている。駆動トランジスタＴｄは、ゲート・ソース間電圧Ｖｇｓに応じて上述の（数１）に示す電流をＥＬ素子に流している。
【００３９】
今回のフレームの発光のための動作が時点ｔ１から行われる。
水平セレクタ１１が信号線ＤＴＬに信号値Ｖｓｉｇ１という電位を供給している期間として、時点ｔ１に走査パルスＷＳ１，ＷＳ２は共にＨレベルとされ、サンプリングトランジスタＴｓ１、Ｔｓ２をオンとする。
これにより駆動トランジスタＴｄのゲートに信号値Ｖｓｉｇ１という電位が書き込まれる。駆動トランジスタＴｄのゲート電位がＶｓｉｇ１となることで、ゲート・ソース間電圧Ｖｇｓの値に変化が生じ、有機ＥＬ素子１のアノード電位は図示するように電位Ｖｘととなる。
なお、サンプリングトランジスタＴｓ２もオンのため、Ａ点についても信号値Ｖｓｉｇ１が書き込まれている。つまり容量Ｃ２の両端が信号値Ｖｓｉｇ１となる。
【００４０】
次に、時点ｔ２で走査パルスＷＳ１をＬレベルとしてサンプリングトランジスタＴｓ１のみをオフとし、サンプリングトランジスタＴｓ２はオン状態を継続させる。
なおサンプリングトランジスタＴｓ２についてはオン状態を継続させるのではなくてもよい。即ち時点ｔ２でサンプリングトランジスタＴｓ１、Ｔｓ２を同時にオフし、時点ｔ３に信号線電位が信号値Ｖｓｉｇ２となってから、サンプリングトランジスタＴｓ２のみをオンしてもよい。
いずれにしても、時点ｔ３で信号線電位が信号値Ｖｓｉｇ２となった後、サンプリングトランジスタＴｓ２のみがオンするようにする。
【００４１】
時点ｔ３で、水平セレクタ１１が信号線ＤＴＬに信号値Ｖｓｉｇ２を出力すると、サンプリングトランジスタＴｓ２のみがオンであるため、Ａ点に信号値Ｖｓｉｇ２が書き込まれ、Ａ点の電位はＶｓｉｇ１からＶｓｉｇ２へと変化する。そして、その変動量が容量Ｃ２を介して、駆動トランジスタＴｄのゲートに入力される。
この時の駆動トランジスタＴｄのゲートの電圧変化分（ΔＶ）は、次の（数２）で示される値となる。
【数２】
2010266494.tif 000004
ここで「Ｃｇ」は駆動トランジスタＴｄのゲートから見える容量として、ゲートと固定電位間の容量のうち、容量Ｃ２以外の全容量としている（図２に破線で示す）。
【００４２】
（数２）から分かるように、電圧変化分ΔＶは、容量Ｃ２、Ｃｇ、及び信号値Ｖｓｉｇ１，Ｖｓｉｇ２の差分から構成されており、このときの駆動トランジスタＴｄのゲート・ソース間電位はＶｓｉｇ１＋ΔＶとなる。
この動作によりゲート・ソース間電圧Ｖｇｓが再び変化するので、有機ＥＬ素子１のアノード電位は再び変化し、一定時間経過後に電位Ｖｙとなる。そして時点ｔ４で走査パルスＷＳ２をＬレベルとしてサンプリングトランジスタＴｓ２をオフし、信号書き込みを終了する。
【００４３】
以降、駆動トランジスタＴｄは、この場合のゲート・ソース間電圧Ｖｇｓ＝Ｖｓｉｇ１＋ΔＶに応じて上述の（数１）に示す電流をＥＬ素子に流し、有機ＥＬ素子１は、Ｖｓｉｇ１＋ΔＶに応じた階調の発光を行うことになる。
【００４４】
ここで有機ＥＬ素子１の発光時における駆動トランジスタＴｄのゲート電位について考える。前述の通り発光時の駆動トランジスタＴｄのゲート電位はＶｓｉｇ１＋ΔＶとなり、Ｖｓｉｇ１＜Ｖｓｉｇ１＋ΔＶ＜Ｖｓｉｇ２となっている。
つまりＶｓｉｇ１とＶｓｉｇ２という信号電圧を合成して新たな表示用信号値（Ｖｓｉｇ１＋ΔＶ）を画素内の駆動で作成したと言うことができる。
換言すれば水平セレクタ１１内の信号ドライバの出力数を増やさずに、階調を増やすことができるということである。
【００４５】
例えば図４に信号値と階調（発光輝度）の関係を示している。
信号値として出力される１階調の電圧幅がＶｗであるとする。水平セレクタ１１は、信号値Ｖｓｉｇ１，Ｖｓｉｇ２として、この電圧幅Ｖｗで設定された電圧値Ｖａ，Ｖｂ，Ｖｃ・・・を出力する。
単に信号値自体で階調が決まるとすると、信号値Ｖｓｉｇ＝Ｖａのときは階調Ｌａ、信号値Ｖｓｉｇ＝Ｖｂのときは階調Ｌｂというようになる。
ところが本例の場合は、信号値Ｖｓｉｇ２、Ｖｓｉｇ１の値の組合せによりΔＶの値が決められることで、信号値の１段階で表現される１階調内を、より細かな階調に細分化できる。図に例示するように、信号値Ｖｓｉｇ２、Ｖｓｉｇ１の値の組合せでΔＶの値をΔＶ１，ΔＶ２，ΔＶ３等とコントロールすることで、階調Ｌａ，Ｌｂの間を細分化した階調Ｌａｂ１，Ｌａｂ２，Ｌａｂ３等の階調表現が可能となる。
このように、水平セレクタ１１の信号ドライバの出力階調数を越えた、より多階調の表示階調表現が可能となる。
【００４６】
また、ΔＶの値は、信号値Ｖｓｉｇ２、Ｖｓｉｇ１の差分について容量Ｃ２、Ｃｇの比を乗算して決定されるため、細分化された１階調分の電圧が小さくなっても、比較的大きな信号値Ｖｓｉｇ２、Ｖｓｉｇ１の値で１階調分の電圧を表現することが可能となる。
【００４７】
なお、ΔＶ＝０とする場合もある。例えば図４の例で階調Ｌａ，Ｌｂ等を表示させたい場合である。この場合は、信号値Ｖｓｉｇ１＝Ｖｓｉｇ２とすればよい。
例えば階調Ｌａの発光を行わせる際には、水平セレクタ１１は、信号値Ｖｓｉｇ１＝Ｖｓｉｇ２＝Ｖａとすればよいことになる。このことは、後述する各実施の形態についても同様である。
【００４８】
以上のように本例では、容量カップリングを用いて階調を反映した信号電圧を画素内で作り出すため、少ない信号値の階調数で多くの階調を表現でき、信号ドライバの低コスト化が可能となり、高い色再現性も実現できる。
また、比較的大きなＶｓｉｇ２、Ｖｓｉｇ１の値で１階調分の電圧を表現することが可能であるので、階調数が増加しても最大信号電圧を高くする必要がなく、信号ドライバの低コスト化が実現できる。  
【００４９】
＜２−２  第２の実施の形態＞
第２の実施の形態の画素回路１０を図５に示す。
この場合、容量Ｃ２の一端は駆動トランジスタＴｄのゲートノードに接続され、他端はサンプリングトランジスタＴｓ２に接続される。
容量Ｃ１は、一端が駆動トランジスタＴｄのゲートノードに接続され、他端は電源Ｖｃｃラインに接続されている。
即ち、上記第１の実施の形態では、容量Ｃ１、Ｃ２の直列接続で保持容量を構成していたのに対して、この第２の実施の形態では、ゲート・ソース間電圧Ｖｇｓの保持容量は容量Ｃ１のみで構成している点が異なっている。
【００５０】
この画素回路１０の基本的な駆動方式は、図３で述べたものと同じである。即ち時点ｔ１〜ｔ２において、サンプリングトランジスタＴｓ１、Ｔｓ２をオンとする。これによって駆動トランジスタＴｄのゲートと図５中のＡ点に信号電圧Ｖｓｉｇ１を入力する。つまり容量Ｃ２の両端が信号値Ｖｓｉｇ１となる。
その後、第１ライトスキャナ１２は時点ｔ２でサンプリングトランジスタＴｓ１をオフし、水平セレクタ１１は時点ｔ３で信号線電位をＶｓｉｇ１からＶｓｉｇ２へ変化させる。
【００５１】
そして時点ｔ３〜ｔ４では、サンプリングトランジスタＴｓ２のみがオンであるため、Ａ点に信号値Ｖｓｉｇ２が入力される。
そのＡ点の電圧変化が容量Ｃ２を介して駆動トランジスタＴｄのゲートに入力される。
ゲート電圧はＶｓｉｇ１＋ΔＶとなる。
この場合のゲート電圧の変化量ΔＶは、次の（数３）で表される。
【数３】
2010266494.tif 000005
この場合の「Ｃｇ」は駆動トランジスタＴｄのゲートと固定電位間の容量のうち、容量Ｃ１，Ｃ２を除いたものとしている。
【００５２】
その後、駆動トランジスタＴｄは、この場合のゲート・ソース間電圧Ｖｇｓ＝Ｖｓｉｇ１＋ΔＶに応じて上述の（数１）に示す電流をＥＬ素子に流し、有機ＥＬ素子１は、Ｖｓｉｇ１＋ΔＶに応じた階調の発光を行う。
【００５３】
この例でも第１の実施の形態と同様の効果が得られる。
また、この第２の実施の形態の例は、第１の実施の形態に比較してΔＶの値が容量Ｃ１、Ｃ２、Ｃｇで決定されるため、小さな電圧を表現しやすいという利点がある。またサンプリングトランジスタＴｓ１、Ｔｓ２のリーク電流によって駆動トランジスタＴｄのゲート電位が変動しにくいという利点がある。
【００５４】
＜２−３  第３の実施の形態＞
第３の実施の形態を図６，図７で説明する。
これは閾値補正機能を有する画素回路に本発明を適用した場合の一例である。
この画素回路１０は、有機ＥＬ素子１、駆動トランジスタＴｄ、サンプリングトランジスタＴｓ１、Ｔｓ２、容量Ｃ１，Ｃ２による図２の構成に加えて、ｎチャネルＴＦＴによるスイッチングトランジスタＴ２０，Ｔ２１，Ｔ２２、及び容量Ｃ３を設けている。
また走査線駆動部として、第１，第２ライトスキャナ１２、１３に加えて制御スキャナ２０，２１，２２を設けている。
【００５５】
ｐチャネルＴＦＴによる駆動トランジスタＴｄのドレイン・ソースは、スイッチングトランジスタＴ２２を介して、有機ＥＬ素子１のアノードと電源Ｖｃｃラインの間に接続されている。
容量Ｃ１，Ｃ２は、容量Ｃ３を介して駆動トランジスタＴｄのゲートノードと電源Ｖｃｃラインの間に直列接続されている。
サンプリングトランジスタＴｓ１は、そのドレインとソースが、容量Ｃ３と信号線ＤＴＬの間に接続されている。
サンプリングトランジスタＴｓ２は、そのドレインとソースが、容量Ｃ１，Ｃ２の接続点であるＡ点と、信号線ＤＴＬの間に接続されている。
【００５６】
制御スキャナ２０は、制御線Ｌ２０に制御パルスＰ２０を与える。制御スキャナ２１は、制御線Ｌ２１に制御パルスＰ２１を与える。制御スキャナ２２は、制御線Ｌ２２に制御パルスＰ２２を与える。なお、制御線Ｌ２０、Ｌ２１、Ｌ２２は、図１の書込制御線ＷＳＬ１、ＷＳＬ２と同様に、画素アレイ２０においてマトリクス配置された画素回路１０の行数分だけ配される。
また第１，第２ライトスキャナ１２，１３、制御スキャナ２０，２１，２２は、クロックｃｋ及びスタートパルスｓｐに基づいて、走査パルスＷＳ１、ＷＳ２、制御パルスＰ２０，Ｐ２１，Ｐ２２のタイミングを設定する。
【００５７】
スイッチングトランジスタＴ２０は、そのドレイン・ソースが、容量Ｃ２の一端であって駆動トランジスタＴｄのゲートノードへの信号値入力点（Ｂ点）と、固定の基準電位Ｖｏｆｓの間に接続される。このスイッチングトランジスタＴ２０のゲートは制御線Ｌ２０に接続され、従ってスイッチングトランジスタＴ２０は制御スキャナ２０からの制御パルスＰ２０によって導通制御される。
スイッチングトランジスタＴ２１は、そのドレイン・ソースが、駆動トランジスタＴｄのゲート・ドレイン間に接続されている。このスイッチングトランジスタＴ２１のゲートは制御線Ｌ２１に接続され、従ってスイッチングトランジスタＴ２１は制御スキャナ２１からの制御パルスＰ２１によって導通制御される。
スイッチングトランジスタＴ２２は、そのドレイン・ソースが、駆動トランジスタＴｄと有機ＥＬ素子１のアノード間に接続されている。このスイッチングトランジスタＴ２２のゲートは制御線Ｌ２２に接続され、従ってスイッチングトランジスタＴ２２は制御スキャナ２２からの制御パルスＰ２２によって導通制御される。
【００５８】
図７に、この画素回路１０に対する駆動波形を示す。ここでは、制御パルスＰ２０，Ｐ２１，Ｐ２２、走査パルスＷＳ１，ＷＳ２、及びＤＴＬ入力信号を示している。
時点ｔ１０までは前フレームの発光が行われている。そして時点ｔ１０〜ｔ１８までの非発光期間において、時点ｔ１８以降の今回のフレームの発光のための動作が行われる。
【００５９】
時点ｔ１０までの発光期間では、スイッチングトランジスタＴ２２がオンとされており、駆動トランジスタＴｄのゲート・ソース間電圧に応じた電流が有機ＥＬ素子１に流されている。
時点ｔ１０で、制御スキャナ２２が制御パルスＰ２２をＬレベルとし、スイッチングトランジスタＴ２２をオフとする。これにより有機ＥＬ素子１への電流が止められ、消光される。
【００６０】
時点ｔ１１で、制御パルスＰ２２がＨレベルとされて、スイッチングトランジスタＴ２２がオンとなり、また時点ｔ１２で制御スキャナ２０，２１により制御パルスＰ２０、Ｐ２１がＨレベルとされて、スイッチングトランジスタＴ２０、Ｔ２１がオンとされる。そして時点ｔ１２〜ｔ１３で、閾値補正準備が行われる。
この期間では、スイッチングトランジスタＴ２０、Ｔ２１，Ｔ２２はそれぞれオン状態であり、容量Ｃ２，Ｃ３の中点電位（Ｂ点）が基準電圧Ｖｏｆｓに収束するように急上昇する。
一方、容量Ｃ３の電荷はスイッチングトランジスタＴ２１，Ｔ２２を通じて引き出され、有機ＥＬ素子１のアノード電位まで急低下する。すなわち、容量Ｃ３の両極間電圧は拡大する。この動作が容量Ｃ３の保持電圧をリセットする動作となる。
【００６１】
次に時点ｔ１３で制御パルスＰ２２がＬレベルとなり、スイッチングトランジスタＴ２２がオフする。そして時点ｔ１３〜ｔ１４で閾値補正が行われる。
即ち、オン状態にある駆動トランジスタＴｄのドレイン電流がスイッチングトランジスタＴ２１を通じて容量Ｃ３に流れ込む。これに伴い容量Ｃ３の保持電圧が小さくなる。
但し、容量Ｃ２，Ｃ３の中点電位（Ｂ点）は基準電圧Ｖｏｆｓのままである。一方、駆動トランジスタＴｄのゲート電圧は、容量Ｃ３の保持電圧の低下に伴って上昇する。
【００６２】
その後、ゲート電圧と電源電位Ｖｃｃとの電位差が駆動トランジスタＴｄの閾値電圧Ｖｔｈまで上昇すると、駆動トランジスタＴｄに流れる電流は非常に小さくなる。これに伴い、ゲート電圧の上昇もほとんど停止状態となる。
結果的に、容量Ｃ３には、電流駆動素子として機能する駆動トランジスタＴｄに固有の閾値電圧Ｖｔｈの補正に必要な電圧が格納される。
時点ｔ１４では、制御パルスＰ２０、Ｐ２１がＬレベルとなり、スイッチングトランジスタＴ２０、Ｔ２１がオフして閾値補正が終了される。
【００６３】
時点ｔ１５から信号値書込が行われる。
水平セレクタ１１が信号線ＤＴＬに信号値Ｖｓｉｇ１を供給している時点ｔ１５で、走査パルスＷＳ１，ＷＳ２がＨレベルとされ、サンプリングトランジスタＴｓ１、Ｔｓ２がオンとされる。
これにより、図中、Ａ点、Ｂ点に信号値Ｖｓｉｇ１が書き込まれる。
そして時点ｔ１６では、走査パルスＷＳ１がＬレベルとなり、サンプリングトランジスタＴｓ１がオフで、サンプリングトランジスタＴｓ２のみがオンを継続する。そして水平セレクタ１１が信号線ＤＴＬに信号値Ｖｓｉｇ２を供給することで、図６のＡ点に信号値Ｖｓｉｇ２が入力される。Ａ点の電位がＶｓｉｇ１からＶｓｉｇ２へと変化することで、その変動量が容量Ｃ２を介して、Ｂ点に入力される。なお容量Ｃ３には、閾値補正動作による電圧が保持されている。
【００６４】
結局、この場合、表示用信号値（Ｖｓｉｇ１＋ΔＶ）としてのΔＶは、
【数４】
2010266494.tif 000006
のようになる。なお、この場合の「Ｃｇ」は、駆動トランジスタＴｄのゲートと固定電位間の容量のうち、容量Ｃ３を除いたものとしている。
【００６５】
その後、時点ｔ１７で走査パルスＷＳ２がＬレベルとされてサンプリングトランジスタＴｓ２もオフとされ、時点ｔ１８で制御パルスＰ２２によってスイッチングトランジスタＴ２２がオンとされることで有機ＥＬ素子１の発光が開始される。
この場合、駆動トランジスタＴｄは、この場合のゲート・ソース間電圧Ｖｇｓ＝Ｖｓｉｇ１＋ΔＶに応じて上述の（数１）に示す電流をＥＬ素子に流し、有機ＥＬ素子１は、表示用信号値Ｖｓｉｇ１＋ΔＶに応じた階調の発光を行う。また、容量Ｃ３に保持された閾値電圧Ｖｔｈを基準として表示用信号値Ｖｓｉｇ１＋ΔＶが与えられることになるため、画素毎の駆動トランジスタＴｄの閾値電圧Ｖｔｈのバラツキの影響をキャンセルした発光動作が行われることになる。
【００６６】
この第３の実施の形態においても、第１，第２の実施の形態と同様、階調数を増加させることができ、低コストで高い色再現性を実現できる。
又この場合、閾値補正動作により、閾値電圧Ｖｔｈのバラツキの影響を受けない表示動作が実現できる。
【００６７】
なお、この第３の実施の形態の変形例として、容量Ｃ１とＣ２の接続点に、閾値電圧Ｖｔｈ保持用の容量Ｃ３を接続しても良い。即ち、図５に示した第２の実施の形態に準じた回路構成も可能である。
さらに、容量Ｃ３を２つの容量の直列接続で構成し、その一方（ゲートから遠い側の容量）に、上記例の容量Ｃ２の機能を持たせるようにしても良い。
また、図６では制御スキャナ２０，２１を別体のスキャナとしているが、１つのスキャナを共用することもできる。例えば１つの制御スキャナ２０及び制御線Ｌ２０で、スイッチングトランジスタＴ２０，Ｔ２１の導通制御を行うようにしても良い。
【００６８】
＜２−４  第４の実施の形態＞
第４の実施の形態を図８〜図１１を用いて説明する。
これは、駆動トランジスタＴｄとしてｎチャネルＴＦＴを用いるとともに、閾値補正を行う場合の例である。
【００６９】
この画素回路１０は、有機ＥＬ素子１、駆動トランジスタＴｄ、サンプリングトランジスタＴｓ１、Ｔｓ２、容量Ｃ１，Ｃ２、スイッチングトランジスタＴ２３，Ｔ２４，Ｔ２５を備えている。駆動トランジスタＴｄ、サンプリングトランジスタＴｓ１、Ｔｓ２、スイッチングトランジスタＴ２３，Ｔ２４はｎチャネルＴＦＴとされ、スイッチングトランジスタＴ２５はｐチャネルＴＦＴとされている。なお容量Ｃｅｌは有機ＥＬ素子１の寄生容量を示す。
また走査線駆動部として、第１，第２ライトスキャナ１２、１３に加えて制御スキャナ２３，２４，２５を設けている。
【００７０】
ｎチャネルＴＦＴによる駆動トランジスタＴｄのソースは有機ＥＬ素子１のアノードに接続され、ドレインはスイッチングトランジスタＴ２５を介して電源Ｖｃｃラインに接続されている。
容量Ｃ１，Ｃ２は、駆動トランジスタＴｄのゲート・ソース間に直列接続されている。
サンプリングトランジスタＴｓ１は、そのドレインとソースが、駆動トランジスタＴｄのゲートと信号線ＤＴＬの間に接続されている。
サンプリングトランジスタＴｓ２は、そのドレインとソースが、容量Ｃ１，Ｃ２の接続点であるＡ点と、信号線ＤＴＬの間に接続されている。
【００７１】
制御スキャナ２３は、制御線Ｌ２３に制御パルスＰ２３を与える。制御スキャナ２４は、制御線Ｌ２４に制御パルスＰ２４を与える。制御スキャナ２５は、制御線Ｌ２５に制御パルスＰ２５を与える。なお、制御線Ｌ２３、Ｌ２４、Ｌ２５は、図１の書込制御線ＷＳＬ１、ＷＳＬ２と同様に、画素アレイ２０においてマトリクス配置された画素回路１０の行数分だけ配される。
また第１，第２ライトスキャナ１２，１３、制御スキャナ２３，２４，２５は、クロックｃｋ及びスタートパルスｓｐに基づいて、走査パルスＷＳ１、ＷＳ２、制御パルスＰ２３，Ｐ２４，Ｐ２５のタイミングを設定する。
【００７２】
スイッチングトランジスタＴ２３は、そのドレイン・ソースが、駆動トランジスタＴｄのゲートと、固定の基準電位Ｖｏｆｓの間に接続される。このスイッチングトランジスタＴ２３のゲートは制御線Ｌ２３に接続され、従ってスイッチングトランジスタＴ２３は制御スキャナ２３からの制御パルスＰ２３によって導通制御される。
スイッチングトランジスタＴ２４は、そのドレイン・ソースが、駆動トランジスタＴｄのソースと固定の固定電位Ｖｓｓの間に接続される。このスイッチングトランジスタＴ２４のゲートは制御線Ｌ２４に接続され、従ってスイッチングトランジスタＴ２４は制御スキャナ２４からの制御パルスＰ２４によって導通制御される。
スイッチングトランジスタＴ２５は、そのドレイン・ソースが、駆動トランジスタＴｄと電源電位Ｖｃｃの間に接続されている。このスイッチングトランジスタＴ２５のゲートは制御線Ｌ２５に接続され、従ってスイッチングトランジスタＴ２５は制御スキャナ２５からの制御パルスＰ２５によって導通制御される。
【００７３】
図９に、この画素回路１０に対する駆動波形を示す。ここでは、制御パルスＰ２３，Ｐ２４，Ｐ２５、走査パルスＷＳ１，ＷＳ２、及びＤＴＬ入力信号を示している。
時点ｔ２０までは前フレームの発光が行われている。そして時点ｔ２０〜ｔ２９までの非発光期間において、時点ｔ２９以降の今回のフレームの発光のための動作が行われる。
【００７４】
時点ｔ２０までの発光期間では、制御パルスＰ２５がＬレベルでｐチャネルのスイッチングトランジスタＴ２５がオンとされており、駆動トランジスタＴｄに電圧Ｖｃｃが印加されている状態である。スイッチングトランジスタＴ２３，Ｔ２４及びサンプリングトランジスタＴｓ１、Ｔｓ２はオフである。
このため駆動トランジスタＴｄのゲート・ソース間電圧に応じた電流が有機ＥＬ素子１に流されて発光している。
時点ｔ２０で、制御スキャナ２５が制御パルスＰ２５をＨレベルとし、スイッチングトランジスタＴ２５をオフとする。これにより有機ＥＬ素子１への電流が止められ、消光される。
【００７５】
時点ｔ２１で、制御パルスＰ２４がＨレベルとされて、スイッチングトランジスタＴ２４がオンとなり、また時点ｔ２２で制御スキャナ２３により制御パルスＰ２３がＨレベルとされて、スイッチングトランジスタＴ２３がオンとされる。そして時点ｔ２２〜ｔ２３で、閾値補正準備が行われる。
即ち、スイッチングトランジスタＴ２４がオンされることで、駆動トランジスタＴｄのソース電位（有機ＥＬ素子１のアノード電位）が固定電位Ｖｓｓまで下がる。またスイッチングトランジスタＴ２３がオンされることで駆動トランジスタＴｄのゲート電位が基準電位Ｖｏｆｓまで下がる。その後、時点ｔ２３でスイッチングトランジスタＴ２４がオフとされる。なお、Ｖｓｓ＜Ｖｏｆｓ−Ｖｔｈと設定されている。
【００７６】
時点ｔ２４で、制御パルスＰ２５がＬレベルとされ、スイッチングトランジスタＴ２５がオンとされて閾値補正が開始される。
Ｖｓｓ＜Ｖｏｆｓ−Ｖｔｈと設定されていることで、駆動トランジスタＴｄはオン状態となっている。このとき駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓは、Ｖｏｆｓ−Ｖｓｓという値をとり、それに応じた電流が流れることになる。
ここで、有機ＥＬ素子１の等価回路は図のようにダイオードと容量で表される。アノード電位Ｖｅｌ≦Ｖｃａｔ＋Ｖｔｈｅｌ（有機ＥＬ素子１の閾値電圧）である限り、つまり有機ＥＬ素子１のリーク電流が駆動トランジスタＴｄに流れる電流よりもかなり小さい限り、駆動トランジスタＴｄの電流は容量Ｃ２、Ｃｅｌを充電するために使われる。
このときスイッチングトランジスタＴ２４はオフであって、駆動トランジスタＴｄのドレイン電流の電流路が遮断される為、有機ＥＬ素子１にかかる電圧Ｖｅｌは時間と共に上昇してゆく。
一定時間経過後、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓは閾値電圧Ｖｔｈをとる。このとき有機ＥＬ素子１にかかる電圧Ｖｅｌ＝Ｖｏｆｓ−Ｖｔｈ≦Ｖｃａｔ＋Ｖｔｈｅｌとなっている。
そしてゲート・ソース間に表れた電位差である駆動トランジスタＴｄの閾値電圧Ｖｔｈは容量Ｃ１、Ｃ２に保持されることになる。
【００７７】
時点ｔ２５では、スイッチングトランジスタＴ２５がオフとされる。これによってドレイン電流が流れなくなり、閾値補正動作が終了される。その後、スイッチングトランジスタＴ２３もオフとされる。
【００７８】
時点ｔ２６から信号値書込が行われる。
水平セレクタ１１が信号線ＤＴＬに信号値Ｖｓｉｇ１を供給している時点ｔ２６で、走査パルスＷＳ１，ＷＳ２がＨレベルとされ、サンプリングトランジスタＴｓ１、Ｔｓ２がオンとされる。このときの等価回路を図１０（ａ）に示す。図のように、駆動トランジスタＴｄのゲート及びＡ点に信号値Ｖｓｉｇ１が書き込まれる。
そして時点ｔ２７では、走査パルスＷＳ１がＬレベルとなり、サンプリングトランジスタＴｓ１がオフで、サンプリングトランジスタＴｓ２のみがオンを継続する。等価回路を図１０（ｂ）に示す。
このときに水平セレクタ１１が信号線ＤＴＬに信号値Ｖｓｉｇ２を供給することで、図１０（ｂ）のＡ点に信号値Ｖｓｉｇ２が入力される。Ａ点の電位がＶｓｉｇ１からＶｓｉｇ２へと変化することで、容量Ｃ１、Ｃ２を介して駆動トランジスタＴｄのゲートにΔＶという電圧が入力される。
この場合、表示用信号値（Ｖｓｉｇ１＋ΔＶ）としてのΔＶは、
【数５】
2010266494.tif 000007
のようになる。なお、この場合の「Ｃｇ」は、駆動トランジスタＴｄのゲートとソース電位間の容量のうち、容量Ｃ１，Ｃ２の系を除いたものである。また「Ｃｄ」は、駆動トランジスタＴｄと固定電源Ｖｃｃ間の容量を表している。
【００７９】
その後、時点ｔ２８で走査パルスＷＳ２がＬレベルとされてサンプリングトランジスタＴｓ２もオフとされる。
そして時点ｔ２９で制御パルスＰ２５によってスイッチングトランジスタＴ２５がオンとされることで有機ＥＬ素子１の発光が開始される。
この場合、駆動トランジスタＴｄは、この場合のゲート・ソース間電圧Ｖｇｓ＝Ｖｓｉｇ１＋ΔＶに応じて上述の（数１）に示す電流をＥＬ素子に流し、有機ＥＬ素子１は、表示用信号値Ｖｓｉｇ１＋ΔＶに応じた階調の発光を行う。また、ゲート・ソース間に保持された閾値電圧Ｖｔｈを基準として表示用信号値Ｖｓｉｇ１＋ΔＶが与えられることになるため、画素毎の駆動トランジスタＴｄの閾値電圧Ｖｔｈのバラツキの影響をキャンセルした発光動作が行われることになる。
【００８０】
この第４の実施の形態においても、第１〜第３の実施の形態と同様、階調数を増加させることができ、低コストで高い色再現性を実現できる。
又この場合、閾値補正動作により、閾値電圧Ｖｔｈのバラツキの影響を受けない表示動作が実現できる。
【００８１】
なお、この第４の実施の形態の変形例として、容量Ｃ１とＣ２の接続点に、駆動トランジスタＴｄのゲートを接続しても良い。即ち、図５に示した第２の実施の形態に準じた回路構成も可能である。
【００８２】
また、駆動方式の変形例として、図１１のような移動度補正を加えた動作も考えられる。図１１において、時点ｔ２７までは図９と同様である。
この場合、時点ｔ２７からサンプリングトランジスタＴｓ２のみがオンとされて信号値Ｖｓｉｇ２を書き込んでいるときに、時点ｔ２７−２として、制御パルスＰ２５をＬレベルとし、スイッチングトランジスタＴ２５をオンとする。これによって電源Ｖｃｃから電流を流し、駆動トランジスタＴｄのソース電圧を上昇させ、移動度補正を行っている。
【００８３】
このような移動度補正を加えることで、画素毎の駆動トランジスタＴｄの移動度のバラツキによる影響も排除した表示を行うことができる。
そして、閾値補正機能、移動度補正機能を有する画素回路においても少ない信号階調数で多くの階調を表現できるため、信号ドライバの低コスト化が可能となり、高い色再現性も実現できる。
【００８４】
なお、図１１ではサンプリングトランジスタＴｓ２をオンとして信号値Ｖｓｉｇ２を入力しているときに、スイッチングトランジスタＴ２５をオンとして移動度補正動作を行っているが他の方式もある。
例えばサンプリングトランジスタＴｓ１、Ｔｓ２をオンとして信号値Ｖｓｉｇ１を入力しているときのみに、スイッチングトランジスタＴ２５をオンとして移動度補正を行ってもよい。
また、信号値Ｖｓｉｇ１を入力しているときと、信号値Ｖｓｉｇ２を入力しているときのそれぞれにスイッチングトランジスタＴ２５をオンとして移動度補正を行ってもよい。
【００８５】
＜２−５  第５の実施の形態＞
第５の実施の形態を図１２，図１３で説明する。
この画素回路１０は、ｎチャネルＴＦＴによる駆動トランジスタＴｄ、サンプリングトランジスタＴｓ１、Ｔｓ２と、容量Ｃ１，Ｃ２と、有機ＥＬ素子１を備えている。
【００８６】
この場合、水平セレクタ１１は信号線ＤＴＬに、１水平期間に、信号値Ｖｓｉｇ１、Ｖｓｉｇ２を出力すると共に、基準電位Ｖｏｆｓを出力するものとされる。
また走査線駆動部として、第１，第２ライトスキャナ１２、１３に加えてドライブスキャナ１４が設けられる。
ドライブスキャナ１４は電源制御線ＤＳＬを駆動する。なお電源制御線ＤＳＬは、図１の書込制御線ＷＳＬ１、ＷＳＬ２と同様に、画素アレイ２０においてマトリクス配置された画素回路１０の行数分だけ配される。
【００８７】
ドライブスキャナ１４は、第１，第２ライトスキャナ１２，１３による線順次走査に合わせて、行状に配設された各電源制御線ＤＳＬに駆動電位（Ｖｃｃ）、初期電位（Ｖｓｓ）の２値に切り替わる電源電圧としての電源パルスＤＳを供給する。
なお第１，第２ライトスキャナ１２，１３、ドライブスキャナ１４は、クロックｃｋ及びスタートパルスｓｐに基づいて、走査パルスＷＳ１、ＷＳ２、電源パルスＤＳのタイミングを設定する。
【００８８】
ｎチャネルＴＦＴによる駆動トランジスタＴｄのソースは有機ＥＬ素子１のアノードに接続され、ドレインは電源制御線ＤＳＬに接続されている。
容量Ｃ１，Ｃ２は、駆動トランジスタＴｄのゲート・ソース間に直列接続されている。
サンプリングトランジスタＴｓ１は、そのドレインとソースが、駆動トランジスタＴｄのゲートと信号線ＤＴＬの間に接続されている。
サンプリングトランジスタＴｓ２は、そのドレインとソースが、容量Ｃ１，Ｃ２の接続点であるＡ点と、信号線ＤＴＬの間に接続されている。
【００８９】
図１３に、この画素回路１０に対する駆動波形を示す。ここでは、電源パルスＤＳ、走査パルスＷＳ１，ＷＳ２、及びＤＴＬ入力信号を示している。
まず水平セレクタ１１は信号線ＤＴＬに対し、図のＤＴＬ入力信号として示すように、１水平期間において基準電位Ｖｏｆｓ、信号値Ｖｓｉｇ１、Ｖｓｉｇ２を順次出力するものとされる。
時点ｔ３０までは前フレームの発光が行われている。そして時点ｔ３０〜ｔ３６までの非発光期間において、時点ｔ３６以降の今回のフレームの発光のための動作が行われる。
【００９０】
時点ｔ３０までの発光期間では、電源パルスＤＳ＝駆動電圧Ｖｃｃとされ、またサンプリングトランジスタＴｓ１、Ｔｓ２はオフである。
このため駆動トランジスタＴｄのゲート・ソース間電圧に応じた電流が有機ＥＬ素子１に流されて発光している。
【００９１】
前フレームの発光期間を終了させる時点ｔ３０では、ドライブスキャナ１４が電源制御線ＤＳＬへの駆動電圧Ｖｃｃの供給を止め、初期電圧Ｖｓｓとする。これによって有機ＥＬ素子１の発光が停止される。このとき駆動トランジスタＴｄのソース電位は初期化される。
【００９２】
次に、水平セレクタ１１により信号線ＤＴＬに基準電位Ｖｏｆｓが与えられている期間である時点ｔ３１で閾値補正準備として、走査パルスＷＳ１，ＷＳ２がＨレベルとされてサンプリングトランジスタＴｓ１，Ｔｓ２を導通させる。このとき、駆動トランジスタＴｄのゲート電位が基準値Ｖｏｆｓに固定されることになる。またソース電圧＝Ｖｓｓに固定されているため、ゲート・ソース間電圧Ｖｇｓ＝Ｖｏｆｓ−Ｖｓｓとなる。
時点ｔ３２で電源パルスＤＳ＝駆動電圧Ｖｃｃとされて閾値補正が開始される。
このとき、ソース電圧が上昇し、ゲート・ソース間電圧Ｖｇｓ＝閾値電圧Ｖｔｈとなる。その後、時点ｔ３３で走査パルスＷＳをＬレベルとし、閾値補正を終了する。
【００９３】
そして時点ｔ３４から、信号値の書込及び移動度補正が行われる。
水平セレクタ１１が信号線ＤＴＬに信号値Ｖｓｉｇ１を供給している時点ｔ３４で、走査パルスＷＳ１，ＷＳ２がＨレベルとされ、サンプリングトランジスタＴｓ１、Ｔｓ２がオンとされる。従って駆動トランジスタＴｄのゲート及び図１２のＡ点に信号値Ｖｓｉｇ１が書き込まれる。
そして時点ｔ３５では、走査パルスＷＳ１がＬレベルとなり、サンプリングトランジスタＴｓ１がオフで、サンプリングトランジスタＴｓ２のみがオンを継続する。
この状態で水平セレクタ１１が信号線ＤＴＬに信号値Ｖｓｉｇ２を供給することで、Ａ点に信号値Ｖｓｉｇ２が入力される。Ａ点の電位がＶｓｉｇ１からＶｓｉｇ２へと変化することで、容量Ｃ１、Ｃ２を介して駆動トランジスタＴｄのゲートにΔＶという電圧が入力される。
つまりこの場合も、表示用信号値（Ｖｓｉｇ１＋ΔＶ）が形成される。
なお、この信号値書込の際に、駆動電圧Ｖｃｃが与えられており、駆動トランジスタＴｄが電流を流すことでソース電圧を上昇させ、移動度補正も行なわれている。
【００９４】
その後、時点ｔ３６で走査パルスＷＳ２がＬレベルとされてサンプリングトランジスタＴｓ２もオフとされ、これ以降、有機ＥＬ素子１の発光が行われる。即ち有機ＥＬ素子１には、駆動トランジスタＴｄのゲート・ソース間電圧に応じた電流が流され、表示用信号値Ｖｓｉｇ＋ΔＶに応じた階調の発光を行う。
【００９５】
この第５の実施の形態においても、第１〜第４の実施の形態と同様、階調数を増加させることができ、低コストで高い色再現性を実現できる。
又この場合、閾値補正動作、移動度補正動作により、閾値電圧Ｖｔｈや移動度のバラツキの影響を受けない表示動作が実現できる。
また、図１２の画素回路構成は、駆動トランジスタＴｄ及びサンプリングトランジスタＴｓ１、Ｔｓ２の全てがｎチャネル型のＴＦＴにより構成される。このためＴＦＴ作成において従来のアモルファスシリコン（ａ−Ｓｉ）プロセスを用いることが可能になり、ＴＦＴ基板の低コスト化や大画面化という点で有利となる。
【００９６】
＜２−６  第６の実施の形態＞
第６の実施の形態の画素回路１０を図１４に示す。
これは、上記第５の実施の形態の回路構成を、図５に示した第２の実施の形態と同様の考え方で変形したものである。
【００９７】
即ち駆動トランジスタＴｄのゲートを容量Ｃ１，Ｃ２の接続点と接続する。容量Ｃ１は駆動トランジスタＴｄのゲート・ソース間に接続される。
サンプリングトランジスタＴｓ１は、そのドレインとソースが、駆動トランジスタＴｄのゲートと信号線ＤＴＬの間に接続されている。
サンプリングトランジスタＴｓ２は、そのドレインとソースが、容量Ｃ２と信号線ＤＴＬの間に接続されている。
【００９８】
この場合の画素回路１０の駆動波形は図１３と同様とすればよい。信号書込の際には、水平セレクタ１１が信号線ＤＴＬに信号値Ｖｓｉｇ１を供給している時点ｔ３４で、走査パルスＷＳ１，ＷＳ２がＨレベルとされ、サンプリングトランジスタＴｓ１、Ｔｓ２がオンとされる。従って駆動トランジスタＴｄのゲート及び図１４のＡ点に信号値Ｖｓｉｇ１が書き込まれる。
そして時点ｔ３５では、走査パルスＷＳ１がＬレベルとなり、サンプリングトランジスタＴｓ１がオフで、サンプリングトランジスタＴｓ２のみがオンを継続する。
この状態で水平セレクタ１１が信号線ＤＴＬに信号値Ｖｓｉｇ２を供給することで、Ａ点に信号値Ｖｓｉｇ２が入力される。Ａ点の電位がＶｓｉｇ１からＶｓｉｇ２へと変化することで、容量Ｃ２を介して駆動トランジスタＴｄのゲートにΔＶという電圧が入力される。つまりこの場合も、表示用信号値（Ｖｓｉｇ１＋ΔＶ）がゲートノードに形成されることになる。
この第６の実施の形態でも、第５の実施の形態と同様の効果が得られる。
【００９９】
＜２−７  第７の実施の形態＞
続いて第７の実施の形態を説明する。
なお、以下説明していく第７〜第１２の実施の形態における画素回路１０は、基本的には次の構成要素を有する。
【０１００】
発光素子として有機ＥＬ素子１を有する。そして発光素子に対して、入力された表示用信号値に応じた電流印加を行う駆動トランジスタＴｄを備える。
また一端が信号線ＤＴＬに接続されるとともに、第１の走査線（書込制御線ＷＳＬ１）の電位（走査パルスＷＳ１）で導通制御される第１のスイッチ素子としてのサンプリングトランジスタＴｓ１を備える。
また第１の容量として容量Ｃ１を備える。
また、一端が、駆動トランジスタＴｄのゲートノードへの表示用信号値の入力点となる第２の容量として容量Ｃ２を備える。
また、一端と他端が、それぞれ第１の容量（Ｃ１）の一端と、第２の容量（Ｃ２）の一端との間に接続された第２のスイッチ素子としてのサンプリングトランジスタＴｓ２を備える。このサンプリングトランジスタＴｓ２は、一端と他端の一方が第１のスイッチ素子（サンプリングトランジスタＴｓ１）の他端と接続されているとともに、第２の走査線（書込制御線ＷＳＬ２）の電位（走査パルスＷＳ２）で導通制御される。
【０１０１】
そして走査線駆動部である第１、第２ライトスキャナ１２、１３は、信号線ＤＴＬに信号値Ｖｓｉｇ１が出力されているときに、サンプリングトランジスタＴｓ１、Ｔｓ２を導通させ、第１の容量（Ｃ１）の一端と第２の容量（Ｃ２）の一端に、信号値Ｖｓｉｇ１を入力する。
次に信号線ＤＴＬに信号値Ｖｓｉｇ２が出力されているときに、サンプリングトランジスタＴｓ１のみを導通させて、第１の容量（Ｃ１）の一端もしくは第２の容量（Ｃ２）の一端のいずれか一方に、信号値Ｖｓｉｇ２を入力する。
その後、サンプリングトランジスタＴｓ２のみを導通させて、第１の容量（Ｃ１）の一端と第２の容量（Ｃ２）の一端を接続することで、上記入力点に、信号値Ｖｓｉｇ１，Ｖｓｉｇ２が合成された表示用信号値が得られるようにする。
【０１０２】
第７の実施の形態について図１５，図１６により具体的に説明する。
図１５に画素回路１０の構成例を示している。
この画素回路１０は、有機ＥＬ素子１と、２個の容量Ｃ１，Ｃ２と、サンプリングトランジスタＴｓ１，Ｔｓ２と、駆動トランジスタＴｄとを有する。サンプリングトランジスタＴｓ１，Ｔｓ２はｎチャネル薄膜トランジスタ（ＴＦＴ）とされ、駆動トランジスタＴｄはｐチャネルＴＦＴとされている。
【０１０３】
有機ＥＬ素子１のカソードは所定の配線（カソード電位Ｖｃａｔ）に接続されている。
駆動トランジスタＴｄのドレイン・ソースは、有機ＥＬ素子１のアノードと電源Ｖｃｃラインの間に接続されている。
容量Ｃ２は、駆動トランジスタＴｄのゲートノードと電源Ｖｃｃラインの間に接続されている。容量Ｃ２の一端をＢ点としている。
容量Ｃ１は、サンプリングトランジスタＴｓ１、Ｔｓ２の接続点と電源Ｖｃｃラインの間に接続されている。容量Ｃ１の一端をＡ点としている。
容量Ｃ２は駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓの保持容量を構成する。
サンプリングトランジスタＴｓ１は、そのドレインとソースが、Ａ点と信号線ＤＴＬの間に接続されている。このサンプリングトランジスタＴｓ１のゲートは書込制御線ＷＳＬ１に接続されている。
サンプリングトランジスタＴｓ２は、そのドレインとソースが、Ａ点とＢ点に接続されている。このサンプリングトランジスタＴｓ２のゲートは書込制御線ＷＳＬ２に接続されている。
【０１０４】
図１６により動作を説明する。
図１６では、第１，第２ライトスキャナ１２、１３によって書込制御線ＷＳＬ１、ＷＳＬ２に与えられる走査パルスＷＳ１，ＷＳ２を示している。
またＤＴＬ入力信号として、水平セレクタ１１が信号線ＤＴＬに与える信号値電圧を示している。図示のように水平セレクタ１１は、１水平期間内に、１つの画素に対する信号値として、信号値Ｖｓｉｇ１，Ｖｓｉｇ２を順次、信号線ＤＴＬに出力する。
また、駆動トランジスタＴｄのゲート電圧の変化と、ドレイン電圧（有機ＥＬ素子１のアノード電圧）の変化を実線で示し、点線で、Ａ点の電圧変化を示している。
【０１０５】
時点ｔ４１までは、前フレームの発光が行われている。発光時は、走査パルスＷＳ１，ＷＳ２は共にＬレベルで、サンプリングトランジスタＴｓ１、Ｔｓ２はオフとされている。駆動トランジスタＴｄは、ゲート・ソース間電圧Ｖｇｓに応じて上述の（数１）に示す電流をＥＬ素子に流している。
【０１０６】
今回のフレームの発光のための動作が時点ｔ４１から行われる。
水平セレクタ１１が信号線ＤＴＬに信号値Ｖｓｉｇ１を供給している期間として、時点ｔ４１に走査パルスＷＳ１，ＷＳ２は共にＨレベルとされ、サンプリングトランジスタＴｓ１、Ｔｓ２をオンとする。
これにより駆動トランジスタＴｄのゲート（Ｂ点）及びＡ点に信号値Ｖｓｉｇ１という電位が書き込まれる。駆動トランジスタＴｄのゲート電位がＶｓｉｇ１となることで、ゲート・ソース間電圧Ｖｇｓの値に変化が生じ、有機ＥＬ素子１のアノード電位は図示するように電位Ｖｘとなる。
【０１０７】
次に、時点ｔ４２で走査パルスＷＳ２をＬレベルとしてサンプリングトランジスタＴｓ２をオフとし、一方、サンプリングトランジスタＴｓ１はオン状態を継続させる。
なお、サンプリングトランジスタＴｓ１についてはオン状態を継続させなくてもよい。即ち時点ｔ４２でサンプリングトランジスタＴｓ１、Ｔｓ２を同時にオフし、時点ｔ４３に信号線電位が信号値Ｖｓｉｇ２となってから、サンプリングトランジスタＴｓ１のみをオンするようにしてもよい。
いずれにしても、時点ｔ４３で信号線電位が信号値Ｖｓｉｇ２となった後、サンプリングトランジスタＴｓ１のみがオンの状態となるようにする。
【０１０８】
時点ｔ４３で、水平セレクタ１１が信号線ＤＴＬに信号値Ｖｓｉｇ２を出力すると、サンプリングトランジスタＴｓ１のみがオンであるため、Ａ点に信号値Ｖｓｉｇ２が書き込まれ、Ａ点の電位はＶｓｉｇ１からＶｓｉｇ２へと変化する。
一定期間後の時点ｔ４４で、走査パルスＷＳ１をＬレベルとし、サンプリングトランジスタＴｓ１をオフとする。
【０１０９】
その後時点ｔ４５で、走査パルスＷＳ２をＨレベルとし、サンプリングトランジスタＴｓ２をオンとする。Ａ点とＢ点を接続しているサンプリングトランジスタＴｓ２がオンとされることで、容量Ｃ１と容量Ｃ２が接続され容量結合される。
このときの駆動トランジスタＴｄのゲートの電圧変化分（ΔＶ）は、次の（数６）で示される値となる。
【数６】
2010266494.tif 000008
ここで「Ｃｇ」は駆動トランジスタＴｄのゲートから見える容量Ｃ２以外の全容量としている（図７に点線で示す）。
（数６）から分かるように、電圧変化分ΔＶはＣ１、Ｃ２、Ｃｇ、及び信号値Ｖｓｉｇ１，Ｖｓｉｇ２の差分から構成されており、このときの駆動トランジスタＴｄのゲート・ソース間電位はＶｓｉｇ１＋ΔＶとなる。
【０１１０】
この動作によりゲート・ソース間電圧Ｖｇｓが再び変化するので、有機ＥＬ素子１のアノード電位は再び変化し、一定時間経過後に電位Ｖｙとなる。その後、走査パルスＷＳ２をＬレベルとしてサンプリングトランジスタＴｓ２をオフし、信号書き込みを終了する。
【０１１１】
以降、駆動トランジスタＴｄは、この場合のゲート・ソース間電圧Ｖｇｓ＝Ｖｓｉｇ１＋ΔＶに応じて上述の（数１）に示す電流を有機ＥＬ素子１に流し、有機ＥＬ素子１は、Ｖｓｉｇ１＋ΔＶに応じた階調の発光を行うことになる。
【０１１２】
有機ＥＬ素子１の発光時における駆動トランジスタＴｄのゲート電位はＶｓｉｇ１＋ΔＶとなり、Ｖｓｉｇ１＜Ｖｓｉｇ１＋ΔＶ＜Ｖｓｉｇ２となっている。つまりＶｓｉｇ１とＶｓｉｇ２という信号電圧を用いて新たな信号電圧Ｖｓｉｇ１＋ΔＶを画素内の駆動で作成したと言うことができる。即ちこの構成の場合も、信号ドライバの出力数を増やさずに階調を増やすことができるということである。
【０１１３】
以上のように本例では、容量結合を用いて階調を反映した信号電圧を画素内で作り出すため、少ない信号値の階調数で多くの階調を表現でき、信号ドライバの低コスト化が可能となり、高い色再現性も実現できる。
また、ΔＶの値は容量Ｃ１、Ｃ２とＣｇによって決定されるため、１階調分の電圧が小さくなっても比較的大きなＶｓｉｇ２、Ｖｓｉｇ１の値で１階調分の電圧を表現することが可能となる。このため階調数が増加しても最大信号電圧を高くする必要がなく、信号ドライバの低コスト化が実現できる。  
【０１１４】
図１７で、この第７の実施の形態の画素回路１０についての、他の駆動方式の例を説明する。
この図１７は、基本的な動作は上記図１６と同様であるが、サンプリングトランジスタＴｓ１、Ｔｓ２を制御する走査パルスＷＳを共通化するものである。
図のように、或る画素回路１０に対し、時点ｔ４１〜ｔ４４に、サンプリングトランジスタＴｓ１がオンとされるように走査パルス（ＰＬ２）が供給される。また時点ｔ４１〜ｔ４４にサンプリングトランジスタＴｓ２がオンとされるように走査パルス（ＰＬ１）が供給される。さらに、時点ｔ４５以降でサンプリングトランジスタＴｓ２がオンとされるように、走査パルス（ＰＬ２）が供給される。
この波形図からわかるように、サンプリングトランジスタＴｓ１、Ｔｓ２に与えられる走査パルスは、１Ｈ期間ずれたものとなっている。
【０１１５】
この場合、図１８のように１つのライトスキャナ１２が設けられればよい。ライトスキャナ１２から導出される各書込制御線ＷＳＬ−１、ＷＳＬ−２・・・は、それぞれ２行の各画素回路１０に対して配設されている。
例えば２行目の画素回路１０−２１、１０−２２、１０−２３・・・に注目すると、書込制御線ＷＳＬ−２とＷＳＬ−３が導入されている。書込制御線ＷＳＬ−２は、この画素回路１０−２１、１０−２２、１０−２３・・・におけるサンプリングトランジスタＴｓ１のゲートに接続される。書込制御線ＷＳＬ−１は、この画素回路１０−２１、１０−２２、１０−２３・・・におけるサンプリングトランジスタＴｓ２のゲートに接続される。
【０１１６】
例えば図１７の動作波形が、２行目の画素回路１０−２１に対するものであるとすると、時点ｔ４１からサンプリングトランジスタＴｓ１に与えられる走査パルスＰＬ２は、その画素回路１０の一段前の行の画素回路１０−１１における時点ｔ４６からサンプリングトランジスタＴｓ２に与えられる走査パルスＰＬ２と同じパルスである。
また画素回路１０−２１に対して時点ｔ４１からサンプリングトランジスタＴｓ２に与えられる走査パルスＰＬ１は、その画素回路１０の次の行の画素回路１０−３１における時点ｔ４０でサンプリングトランジスタＴｓ１に与えられる走査パルスＰＬ１と同じパルスである。なお、各画素回路１０において、発光期間中である時点ｔ４０の走査パルスＰＬ１でサンプリングトランジスタＴｓ１がオンとなるが、これは画素動作には影響ない。Ａ点の電位は変化するが、サンプリングトランジスタＴｓ２はオフであり、ゲート電位に影響を与えないためである。そして、その後の時点ｔ４１で、その画素回路１０に対する信号値Ｖｓｉｇ１が入力されるためである。
【０１１７】
このように、走査線駆動部として１つのライトスキャナ１２を設ける。そして画素アレイ上の各水平ラインにおける、サンプリングトランジスタＴｓ１の制御を行う走査線と、サンプリングトランジスタＴｓ２の制御を行う走査線に、１水平期間分のタイミングだけ異なる共通波形の走査パルスを与えるようにする。
これによっても図１６の場合と同様の動作を実現できる。その上で、ライトスキャナ１２を１つ設ければよいことで、表示装置の構成の簡略化、ゲートラインの簡略化、走査パルス発生制御の簡略化、高歩留まり化等を図ることができる。
【０１１８】
＜２−８  第８の実施の形態＞
第８の実施の形態を図１９、図２０で説明する。
図１９の画素回路１０は、上記図１５の画素回路から容量Ｃ２を削除したものである。この図１９の場合は、駆動トランジスタＴｄのゲートと固定電源Ｖｃｃ間の寄生容量Ｃｇを、容量Ｃ２の代わりに用いるものである。
【０１１９】
画素回路の駆動波形を図２０に示す。
基本的な動作は図１６で説明したものと同様である。即ち水平セレクタ１１が信号線ＤＴＬに信号値Ｖｓｉｇ１を供給している期間として、時点ｔ５１に走査パルスＷＳ１，ＷＳ２をＨレベルとしてサンプリングトランジスタＴｓ１、Ｔｓ２をオンとする。
これにより駆動トランジスタＴｄのゲート（Ｂ点）及びＡ点に信号値Ｖｓｉｇ１が書き込まれる。駆動トランジスタＴｄのゲート電位がＶｓｉｇ１となることで、ゲート・ソース間電圧Ｖｇｓの値に変化が生じ、有機ＥＬ素子１のアノード電位は図示するように電位Ｖｘとなる。
【０１２０】
次に、時点ｔ５２で走査パルスＷＳ２をＬレベルとしてサンプリングトランジスタＴｓ２をオフとし、サンプリングトランジスタＴｓ１はオン状態を継続させる。
時点ｔ５３で、水平セレクタ１１が信号線ＤＴＬに信号値Ｖｓｉｇ２を出力すると、サンプリングトランジスタＴｓ１のみがオンであるため、Ａ点に信号値Ｖｓｉｇ２が書き込まれ、Ａ点の電位はＶｓｉｇ１からＶｓｉｇ２へと変化する。
一定期間後の時点ｔ５４で、走査パルスＷＳ１をＬレベルとし、サンプリングトランジスタＴｓ１をオフとする。
【０１２１】
その後時点ｔ５５で、走査パルスＷＳ２をＨレベルとし、サンプリングトランジスタＴｓ２をオンとする。するとＡ点とＢ点が接続され容量Ｃ１、Ｃ２の容量結合により、駆動トランジスタＴｄのゲートはＶｓｉｇ１＋ΔＶとなる。
このときの駆動トランジスタＴｄのゲートの電圧変化分（ΔＶ）は、次の（数７）で示される値となる。
【数７】
2010266494.tif 000009
ここで「Ｃｇ」は駆動トランジスタＴｄのゲートと固定電位間の容量である。
（数７）から分かるように、電圧変化分ΔＶはＣ１、Ｃｇ、及び信号値Ｖｓｉｇ１，Ｖｓｉｇ２の差分から構成されており、このときの駆動トランジスタＴｄのゲート・ソース間電位はＶｓｉｇ１＋ΔＶとなる。
【０１２２】
この動作によりゲート・ソース間電圧Ｖｇｓが再び変化するので、有機ＥＬ素子１のアノード電位は再び変化し、一定時間経過後に電位Ｖｙとなる。
以降、駆動トランジスタＴｄは、この場合のゲート・ソース間電圧Ｖｇｓ＝Ｖｓｉｇ１＋ΔＶに応じて上述の（数１）に示す電流を有機ＥＬ素子１に流し、有機ＥＬ素子１は、Ｖｓｉｇ１＋ΔＶに応じた階調の発光を行うことになる。
【０１２３】
この図１９の回路構成の場合、ゲート・ソース間電圧の保持容量として容量Ｃ１を用いている。これは容量Ｃ１に比べて寄生容量Ｃｇが小さい場合、サンプリングトランジスタＴｓ１からのリーク電流によって駆動トランジスタＴｄのゲート電圧が容易に変位してしまい、画質不良が発生してしまう恐れがあるからである。
そのため図２０に示すように、サンプリングトランジスタＴｓ２は、時点ｔ５５で容量結合を行った後、継続してオン状態としている必要がある。
【０１２４】
この第８の実施の形態においても、第７の実施の形態と同様に、階調数を増加させることができ、低コストで高い色再現性を実現できる。
また画素内の容量Ｃ２を削減することができ、画素回路の簡略化、高歩留まり化が実現できる。
【０１２５】
＜２−９  第９の実施の形態＞
第９の実施の形態を図２１で説明する。
この図２１の画素回路１０が、図１５の第７の実施の形態と異なる点は、サンプリングトランジスタＴｓ１が、駆動トランジスタＴｄのゲート（Ｂ点）に接続されていることである。
【０１２６】
画素回路１０に対する駆動波形は図１６と同様となる。
即ちこの場合も、水平セレクタ１１が信号線ＤＴＬに信号値Ｖｓｉｇ１を供給している期間にサンプリングトランジスタＴｓ１、Ｔｓ２をオンとする。これにより駆動トランジスタＴｄのゲート（Ｂ点）及びＡ点に信号値Ｖｓｉｇ１が書き込まれる。
次に、サンプリングトランジスタＴｓ２をオフとし、サンプリングトランジスタＴｓ１はオン状態を継続させる。そして水平セレクタ１１が信号線ＤＴＬに信号値Ｖｓｉｇ２を出力することで、Ａ点に信号値Ｖｓｉｇ２が書き込まれ、Ａ点の電位はＶｓｉｇ１からＶｓｉｇ２へと変化する。
そしてサンプリングトランジスタＴｓ１をオフとし、その後、サンプリングトランジスタＴｓ２をオンとする。するとＡ点とＢ点が接続され容量Ｃ１、Ｃ２の容量結合されるにより、駆動トランジスタＴｄのゲートはＶｓｉｇ２＋ΔＶとなる。
【０１２７】
このときの駆動トランジスタＴｄのゲートの電圧変化分（ΔＶ）は、次の（数８）で示される値となる。
【数８】
2010266494.tif 000010
ここで「Ｃｇ」は駆動トランジスタＴｄのゲートと固定電位間の容量のうち容量Ｃ２を除いたものである。
この動作によりゲート・ソース間電圧Ｖｇｓ＝表示用信号値Ｖｓｉｇ２＋ΔＶとされ、駆動トランジスタＴｄは上述の（数１）に示す電流を有機ＥＬ素子１に流し、有機ＥＬ素子１は、Ｖｓｉｇ２＋ΔＶに応じた階調の発光を行うことになる。
この第９の実施の形態でも第７の実施の形態と同様の効果を得ることができる。
【０１２８】
＜２−１０  第１０の実施の形態＞
第１０の実施の形態を図２２，図２３で説明する。
これは閾値補正機能を有する画素回路に本発明を適用した場合の一例である。
この画素回路１０は、有機ＥＬ素子１、駆動トランジスタＴｄ、サンプリングトランジスタＴｓ１、Ｔｓ２、容量Ｃ１，Ｃ２による図１５の構成に加えて、ｎチャネルＴＦＴによるスイッチングトランジスタＴ３０，Ｔ３１，Ｔ３２、及び容量Ｃ３を設けている。
また走査線駆動部として、第１，第２ライトスキャナ１２、１３に加えて制御スキャナ３０，３１，３２を設けている。
【０１２９】
ｐチャネルＴＦＴによる駆動トランジスタＴｄのドレイン・ソースは、スイッチングトランジスタＴ３２を介して、有機ＥＬ素子１のアノードと電源Ｖｃｃラインの間に接続されている。
容量Ｃ３は、一端が駆動トランジスタＴｄのゲートに接続されている。
容量Ｃ２は、容量Ｃ３の他端（Ｂ点）と電源Ｖｃｃラインの間に接続されている。
容量Ｃ１は、サンプリングトランジスタＴｓ１、Ｔｓ２の接続点（Ａ点）と電源Ｖｃｃラインの間に接続されている。
容量Ｃ２は駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓの保持容量を構成する。容量Ｃ３は閾値電圧Ｖｔｈの保持に用いられる。
サンプリングトランジスタＴｓ１は、そのドレインとソースが、Ａ点と信号線ＤＴＬの間に接続されている。サンプリングトランジスタＴｓ２は、そのドレインとソースが、Ａ点とＢ点に接続されている。
【０１３０】
制御スキャナ３０は、制御線Ｌ３０に制御パルスＰ３０を与える。制御スキャナ３１は、制御線Ｌ３１に制御パルスＰ３１を与える。制御スキャナ３２は、制御線Ｌ３２に制御パルスＰ３２を与える。なお、制御線Ｌ３０、Ｌ３１、Ｌ３２は、図１の書込制御線ＷＳＬ１、ＷＳＬ２と同様に、画素アレイ２０においてマトリクス配置された画素回路１０の行数分だけ配される。
また第１，第２ライトスキャナ１２，１３、制御スキャナ３０，３１，３２は、クロックｃｋ及びスタートパルスｓｐに基づいて、走査パルスＷＳ１、ＷＳ２、制御パルスＰ３０，Ｐ３１，Ｐ３２のタイミングを設定する。
【０１３１】
スイッチングトランジスタＴ３０は、そのドレイン・ソースが、容量Ｃ２の一端であって駆動トランジスタＴｄのゲートノードへの信号値入力点（Ｂ点）と、固定の基準電位Ｖｏｆｓの間に接続される。このスイッチングトランジスタＴ３０は、そのゲートが制御線Ｌ３０に接続されており、従って制御スキャナ３０からの制御パルスＰ３０によって導通制御される。
スイッチングトランジスタＴ３１は、そのドレイン・ソースが、駆動トランジスタＴｄのゲート・ドレイン間に接続されている。このスイッチングトランジスタＴ３１は、そのゲートが制御線Ｌ３１に接続され、従って制御スキャナ３１からの制御パルスＰ３１によって導通制御される。
スイッチングトランジスタＴ３２は、そのドレイン・ソースが、駆動トランジスタＴｄと有機ＥＬ素子１のアノード間に接続されている。このスイッチングトランジスタＴ３２は、そのゲートが制御線Ｌ３２に接続され、従って制御スキャナ３２からの制御パルスＰ３２によって導通制御される。
【０１３２】
図２３に、この画素回路１０に対する駆動波形を示す。ここでは、制御パルスＰ３０，Ｐ３１，Ｐ３２、走査パルスＷＳ１，ＷＳ２、及びＤＴＬ入力信号を示している。
時点ｔ６０までは前フレームの発光が行われている。そして時点ｔ６０〜ｔ７０までの非発光期間において、時点ｔ７０以降の今回のフレームの発光のための動作が行われる。
【０１３３】
時点ｔ６０までの発光期間では、スイッチングトランジスタＴ３２がオンとされており、駆動トランジスタＴｄのゲート・ソース間電圧に応じた電流が有機ＥＬ素子１に流されている。
時点ｔ６０で、制御スキャナ３２が制御パルスＰ３２をＬレベルとし、スイッチングトランジスタＴ３２をオフとする。これにより有機ＥＬ素子１への電流が止められ、消光される。
【０１３４】
時点ｔ６１で、制御パルスＰ３２がＨレベルとされて、スイッチングトランジスタＴ３２がオンとなり、また時点ｔ６２で制御スキャナ３０，３１により制御パルスＰ３０、Ｐ３１がＨレベルとされて、スイッチングトランジスタＴ３０、Ｔ３１がオンとされる。そして時点ｔ６２〜ｔ６３で、閾値補正準備が行われる。
この期間では、スイッチングトランジスタＴ３０、Ｔ３１，Ｔ３２はそれぞれオン状態であり、容量Ｃ２，Ｃ３の中点電位（Ｂ点）が基準電圧Ｖｏｆｓに収束するように急上昇する。
一方、容量Ｃ３の電荷はスイッチングトランジスタＴ３１，Ｔ３２を通じて引き出され、有機ＥＬ素子１のアノード電位まで急低下する。すなわち、容量Ｃ３の両極間電圧は拡大する。この動作が容量Ｃ３の保持電圧をリセットする動作となる。
【０１３５】
次に時点ｔ６３で制御パルスＰ３２がＬレベルとなり、スイッチングトランジスタＴ３２がオフする。そして時点ｔ６３〜ｔ６４で閾値補正が行われる。
即ち、オン状態にある駆動トランジスタＴｄのドレイン電流がスイッチングトランジスタＴ３１を通じて容量Ｃ３に流れ込む。これに伴い容量Ｃ３の保持電圧が小さくなる。
但し、容量Ｃ２，Ｃ３の中点電位（Ｂ点）は基準電圧Ｖｏｆｓのままである。一方、駆動トランジスタＴｄのゲート電圧は、容量Ｃ３の保持電圧の低下に伴って上昇する。
【０１３６】
その後、ゲート電圧と電源電位Ｖｃｃとの電位差が駆動トランジスタＴｄの閾値電圧Ｖｔｈまで上昇すると、駆動トランジスタＴｄに流れる電流は非常に小さくなる。これに伴い、ゲート電圧の上昇もほとんど停止状態となる。
結果的に、容量Ｃ３には、電流駆動素子として機能する駆動トランジスタＴｄに固有の閾値電圧Ｖｔｈの補正に必要な電圧が格納される。
時点ｔ６４では、制御パルスＰ３０、Ｐ３１がＬレベルとなり、スイッチングトランジスタＴ３０、Ｔ３１がオフして閾値補正が終了される。
【０１３７】
時点ｔ６５から信号値書込が行われる。
水平セレクタ１１が信号線ＤＴＬに信号値Ｖｓｉｇ１を供給している時点ｔ６５で、走査パルスＷＳ１，ＷＳ２がＨレベルとされ、サンプリングトランジスタＴｓ１、Ｔｓ２がオンとされる。
これにより、図中、Ａ点、Ｂ点に信号値Ｖｓｉｇ１が書き込まれる。
そして時点ｔ６６では、走査パルスＷＳ２がＬレベルとなり、サンプリングトランジスタＴｓ２がオフで、サンプリングトランジスタＴｓ１のみがオンを継続する。そして水平セレクタ１１が信号線ＤＴＬに信号値Ｖｓｉｇ２を供給することで、Ａ点に信号値Ｖｓｉｇ２が入力される。
時点ｔ６７で、走査パルスＷＳ１をＬレベルとし、サンプリングトランジスタＴｓ１をオフとする。
【０１３８】
その後時点ｔ６８で、走査パルスＷＳ２をＨレベルとし、サンプリングトランジスタＴｓ２をオンとする。するとＡ点とＢ点が接続され容量Ｃ１、Ｃ２の容量結合により、Ｂ点はＶｓｉｇ１＋ΔＶとなる。
このときの駆動トランジスタＴｄのゲートに入力される電圧変化分（ΔＶ）は、次の（数９）で示される値となる。
【数９】
2010266494.tif 000011
この場合の「Ｃｇ」は、駆動トランジスタＴｄのゲートと固定電位間の容量のうち、容量Ｃ３を除いたものである。
【０１３９】
その後、時点ｔ６９で走査パルスＷＳ２がＬレベルとされてサンプリングトランジスタＴｓ２もオフとされ、時点ｔ７０で制御パルスＰ３２によってスイッチングトランジスタＴ３２がオンとされることで有機ＥＬ素子１の発光が開始される。
この場合、駆動トランジスタＴｄは、この場合のゲート・ソース間電圧Ｖｇｓ＝Ｖｓｉｇ１＋ΔＶに応じて上述の（数１）に示す電流をＥＬ素子に流し、有機ＥＬ素子１は、表示用信号値Ｖｓｉｇ１＋ΔＶに応じた階調の発光を行う。また、容量Ｃ３に保持された閾値電圧Ｖｔｈを基準として表示用信号値Ｖｓｉｇ１＋ΔＶが与えられることになるため、画素毎の駆動トランジスタＴｄの閾値電圧Ｖｔｈのバラツキの影響をキャンセルした発光動作が行われることになる。
【０１４０】
この第１０の実施の形態においても、第７の実施の形態と同様、階調数を増加させることができ、低コストで高い色再現性を実現できる。
又この場合、閾値補正動作により、閾値電圧Ｖｔｈのバラツキの影響を受けない表示動作が実現できる。
【０１４１】
なお、この第１０の実施の形態の変形例として、図２１に示した第９の実施の形態に準じた回路構成、即ちサンプリングトランジスタＴｓ１の一端をＢ点に接続する構成も可能である。
また、図２２では制御スキャナ３０，３１を別体のスキャナとしているが、１つのスキャナを共用することもできる。例えば１つの制御スキャナ３０及び制御線Ｌ３０で、スイッチングトランジスタＴ３０，Ｔ３１の導通制御を行うようにしても良い。
【０１４２】
＜２−１１  第１１の実施の形態＞
第１１の実施の形態を図２４，図２５を用いて説明する。
これは、駆動トランジスタＴｄとしてｎチャネルＴＦＴを用いるとともに、閾値補正を行う場合の例である。
【０１４３】
この画素回路１０は、有機ＥＬ素子１、駆動トランジスタＴｄ、サンプリングトランジスタＴｓ１、Ｔｓ２、容量Ｃ１，Ｃ２、スイッチングトランジスタＴ３３，Ｔ３４，Ｔ３５を備えている。駆動トランジスタＴｄ、サンプリングトランジスタＴｓ１、Ｔｓ２、スイッチングトランジスタＴ３３，Ｔ３４はｎチャネルＴＦＴとされ、スイッチングトランジスタＴ３５はｐチャネルＴＦＴとされている。なお容量Ｃｅｌは有機ＥＬ素子１の寄生容量を示す。
また走査線駆動部として、第１，第２ライトスキャナ１２、１３に加えて制御スキャナ３３，３４，３５を設けている。
【０１４４】
ｎチャネルＴＦＴによる駆動トランジスタＴｄのソースは有機ＥＬ素子１のアノードに接続され、ドレインはスイッチングトランジスタＴ３５を介して電源Ｖｃｃラインに接続されている。
容量Ｃ２は、駆動トランジスタＴｄのゲート・ソース間に接続されている。
容量Ｃ１は、駆動トランジスタＴｄのソースと、サンプリングトランジスタＴｓ１、Ｔｓ２の接続点（Ａ点）の間に接続されている。
サンプリングトランジスタＴｓ１は、そのドレインとソースが、Ａ点と信号線ＤＴＬの間に接続されている。
サンプリングトランジスタＴｓ２は、そのドレインとソースが、Ａ点と駆動トランジスタＴｄのゲート（Ｂ点）の間に接続されている。
【０１４５】
制御スキャナ３３は、制御線Ｌ３３に制御パルスＰ３３を与える。制御スキャナ３４は、制御線Ｌ３４に制御パルスＰ３４を与える。制御スキャナ３５は、制御線Ｌ３５に制御パルスＰ３５を与える。なお、制御線Ｌ３３、Ｌ３４、Ｌ３５は、図１の書込制御線ＷＳＬ１、ＷＳＬ２と同様に、画素アレイ２０においてマトリクス配置された画素回路１０の行数分だけ配される。
また第１，第２ライトスキャナ１２，１３、制御スキャナ３３，３４，３５は、クロックｃｋ及びスタートパルスｓｐに基づいて、走査パルスＷＳ１、ＷＳ２、制御パルスＰ３３，Ｐ３４，Ｐ３５のタイミングを設定する。
【０１４６】
スイッチングトランジスタＴ３３は、そのドレイン・ソースが、駆動トランジスタＴｄのゲートと、固定の基準電位Ｖｏｆｓの間に接続される。このスイッチングトランジスタＴ３３のゲートは制御線Ｌ３３に接続され、従ってスイッチングトランジスタＴ３３は制御スキャナ３３からの制御パルスＰ３３によって導通制御される。
スイッチングトランジスタＴ３４は、そのドレイン・ソースが、駆動トランジスタＴｄのソースと固定の固定電位Ｖｓｓの間に接続される。このスイッチングトランジスタＴ３４のゲートは制御線Ｌ３４に接続され、従ってスイッチングトランジスタＴ３４は制御スキャナ３４からの制御パルスＰ３４によって導通制御される。
スイッチングトランジスタＴ３５は、そのドレイン・ソースが、駆動トランジスタＴｄと電源電位Ｖｃｃの間に接続されている。このスイッチングトランジスタＴ３５のゲートは制御線Ｌ３５に接続され、従ってスイッチングトランジスタＴ３５は制御スキャナ３５からの制御パルスＰ３５によって導通制御される。
【０１４７】
図２５に、この画素回路１０に対する駆動波形を示す。ここでは、制御パルスＰ３３，Ｐ３４，Ｐ３５、走査パルスＷＳ１，ＷＳ２、及びＤＴＬ入力信号を示している。
時点ｔ７１までは前フレームの発光が行われている。そして時点ｔ７１〜ｔ８３までの非発光期間において、時点ｔ８３以降の今回のフレームの発光のための動作が行われる。
【０１４８】
時点ｔ７１までの発光期間では、制御パルスＰ３５がＬレベルでｐチャネルのスイッチングトランジスタＴ３５がオンとされており、駆動トランジスタＴｄに電圧Ｖｃｃが印加されている状態である。スイッチングトランジスタＴ３３，Ｔ３４及びサンプリングトランジスタＴｓ１、Ｔｓ２はオフである。
このため駆動トランジスタＴｄのゲート・ソース間電圧に応じた電流が有機ＥＬ素子１に流されて発光している。
時点ｔ７１で、制御スキャナ３５が制御パルスＰ３５をＨレベルとし、スイッチングトランジスタＴ３５をオフとする。これにより有機ＥＬ素子１への電流が止められ、消光される。
【０１４９】
時点ｔ７２で、制御パルスＰ３４がＨレベルとされて、スイッチングトランジスタＴ３４がオンとなり、また時点ｔ７３で制御スキャナ３３により制御パルスＰ３３がＨレベルとされて、スイッチングトランジスタＴ３３がオンとされる。そして時点ｔ７３〜ｔ７４で、閾値補正準備が行われる。
即ち、スイッチングトランジスタＴ３４がオンされることで、駆動トランジスタＴｄのソース電位（有機ＥＬ素子１のアノード電位）が固定電位Ｖｓｓまで下がる。またスイッチングトランジスタＴ３３がオンされることで駆動トランジスタＴｄのゲート電位（Ｂ点）が基準電位Ｖｏｆｓまで下がる。その後、時点ｔ７４でスイッチングトランジスタＴ３４がオフとされる。なお、Ｖｓｓ＜Ｖｏｆｓ−Ｖｔｈと設定されている。
【０１５０】
時点ｔ７５で、制御パルスＰ３５がＬレベルとされ、スイッチングトランジスタＴ３５がオンとされて閾値補正が開始される。
Ｖｓｓ＜Ｖｏｆｓ−Ｖｔｈと設定されていることで、駆動トランジスタＴｄはオン状態となっている。このとき駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓは、Ｖｏｆｓ−Ｖｓｓという値をとり、それに応じた電流が流れることになる。
有機ＥＬ素子１のアノード電位Ｖｅｌ≦Ｖｃａｔ＋Ｖｔｈｅｌ（有機ＥＬ素子１の閾値電圧）である限り（有機ＥＬ素子１のリーク電流が駆動トランジスタＴｄに流れる電流よりもかなり小さい）限り、駆動トランジスタＴｄの電流で容量Ｃ２、Ｃｅｌが充電される。
このときスイッチングトランジスタＴ３４はオフであって、駆動トランジスタＴｄのドレイン電流の電流路が遮断される為、有機ＥＬ素子１にかかる電圧Ｖｅｌは時間と共に上昇してゆく。
一定時間経過後、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓは閾値電圧Ｖｔｈをとる。このとき有機ＥＬ素子１にかかる電圧Ｖｅｌ＝Ｖｏｆｓ−Ｖｔｈ≦Ｖｃａｔ＋Ｖｔｈｅｌとなっている。
そしてゲート・ソース間に表れた電位差である駆動トランジスタＴｄの閾値電圧Ｖｔｈは容量Ｃ２に保持されることになる。
【０１５１】
時点ｔ７６では、スイッチングトランジスタＴ３５がオフとされる。これによってドレイン電流が流れなくなり、閾値補正動作が終了される。その後、時点ｔ７７でスイッチングトランジスタＴ３３もオフとされる。
【０１５２】
時点ｔ７８から信号値書込が行われる。
水平セレクタ１１が信号線ＤＴＬに信号値Ｖｓｉｇ１を供給している時点ｔ７８で、走査パルスＷＳ１，ＷＳ２がＨレベルとされ、サンプリングトランジスタＴｓ１、Ｔｓ２がオンとされる。このためＡ点（容量Ｃ１）、Ｂ点（容量Ｃ２）に信号値Ｖｓｉｇ１が書き込まれる。
【０１５３】
そして時点ｔ７９では、走査パルスＷＳ２がＬレベルとなり、サンプリングトランジスタＴｓ２がオフで、サンプリングトランジスタＴｓ１のみがオンを継続する。そして水平セレクタ１１が信号線ＤＴＬに信号値Ｖｓｉｇ２を供給することで、Ａ点に信号値Ｖｓｉｇ２が入力される。
時点ｔ８０で、走査パルスＷＳ１をＬレベルとし、サンプリングトランジスタＴｓ１をオフとする。
【０１５４】
その後時点ｔ８１で、走査パルスＷＳ２をＨレベルとし、サンプリングトランジスタＴｓ２をオンとする。するとＡ点とＢ点が接続され容量Ｃ１、Ｃ２の容量結合により、Ｂ点はＶｓｉｇ１＋ΔＶとなる。
【０１５５】
時点ｔ８２で走査パルスＷＳ２がＬレベルとされてサンプリングトランジスタＴｓ２もオフとされる。
そして時点ｔ８３で制御パルスＰ３５によってスイッチングトランジスタＴ３５がオンとされることで有機ＥＬ素子１の発光が開始される。
この場合、駆動トランジスタＴｄは、この場合のゲート・ソース間電圧Ｖｇｓ＝Ｖｓｉｇ１＋ΔＶに応じて上述の（数１）に示す電流をＥＬ素子に流し、有機ＥＬ素子１は、表示用信号値Ｖｓｉｇ１＋ΔＶに応じた階調の発光を行う。また、ゲート・ソース間に保持された閾値電圧Ｖｔｈを基準として表示用信号値Ｖｓｉｇ１＋ΔＶが与えられることになるため、画素毎の駆動トランジスタＴｄの閾値電圧Ｖｔｈのバラツキの影響をキャンセルした発光動作が行われることになる。
【０１５６】
この第１１の実施の形態においても、階調数を増加させることができ、低コストで高い色再現性を実現できる。
又この場合、閾値補正動作により、閾値電圧Ｖｔｈのバラツキの影響を受けない表示動作が実現できる。
なお、この第１１の実施の形態の変形例として、サンプリングトランジスタＴｓ１を、Ａ点ではなくＢ点と信号線ＤＴＬの間に接続することも考えられる。
【０１５７】
また、駆動方式の変形例として、図２６のような移動度補正を加えた動作も考えられる。図２６において、時点ｔ７８までは図２５と同様である。
この場合、時点ｔ７８からサンプリングトランジスタＴｓ１，ＴＳ２がオンとされて信号値Ｖｓｉｇ１を書き込んでいるときに、時点ｔ７８−２〜ｔ７８−３の間、制御パルスＰ３５をＬレベルとし、スイッチングトランジスタＴ３５をオンとする。これによって電源Ｖｃｃから電流を流し、駆動トランジスタＴｄのソース電圧を上昇させ、移動度補正を行っている。
なお、移動度補正の終了はスイッチングトランジスタＴ３５をオンの状態でサンプリングトランジスタＴｓ２をオフとしてもよい
【０１５８】
このような移動度補正を加えることで、画素毎の駆動トランジスタＴｄの移動度のバラツキによる影響も排除した表示を行うことができる。
そして、閾値補正機能、移動度補正機能を有する画素回路においても少ない信号階調数で多くの階調を表現できるため、信号ドライバの低コスト化が可能となり、高い色再現性も実現できる。
【０１５９】
＜２−１２  第１２の実施の形態＞
第１２の実施の形態を図２７〜図３０で説明する。
この画素回路１０は、ｎチャネルＴＦＴによる駆動トランジスタＴｄ、サンプリングトランジスタＴｓ１、Ｔｓ２と、容量Ｃ１，Ｃ２と、有機ＥＬ素子１を備えている。
【０１６０】
この場合、水平セレクタ１１は信号線ＤＴＬに、１水平期間に、信号値Ｖｓｉｇ１、Ｖｓｉｇ２を出力すると共に、基準電位Ｖｏｆｓを出力するものとされる。
また走査線駆動部として、第１，第２ライトスキャナ１２、１３に加えてドライブスキャナ１４が設けられる。
ドライブスキャナ１４は電源制御線ＤＳＬを駆動する。なお電源制御線ＤＳＬは、図１の書込制御線ＷＳＬ１、ＷＳＬ２と同様に、画素アレイ２０においてマトリクス配置された画素回路１０の行数分だけ配される。
ドライブスキャナ１４は、第１，第２ライトスキャナ１２，１３による線順次走査に合わせて、行状に配設された各電源制御線ＤＳＬに駆動電位（Ｖｃｃ）、初期電位（Ｖｓｓ）の２値に切り替わる電源電圧としての電源パルスＤＳを供給する。
【０１６１】
ｎチャネルＴＦＴによる駆動トランジスタＴｄのソースは有機ＥＬ素子１のアノードに接続され、ドレインは電源制御線ＤＳＬに接続されている。
容量Ｃ２は、駆動トランジスタＴｄのゲート・ソース間に接続されている。
容量Ｃ１は、駆動トランジスタＴｄのソースと、サンプリングトランジスタＴｓ１、Ｔｓ２の接続点（Ａ点）の間に接続されている。
サンプリングトランジスタＴｓ１は、そのドレインとソースが、Ａ点と信号線ＤＴＬの間に接続されている。
サンプリングトランジスタＴｓ２は、そのドレインとソースが、Ａ点と駆動トランジスタＴｄのゲート（Ｂ点）の間に接続されている。
【０１６２】
図２８に、この画素回路１０に対する駆動波形を示す。ここでは、電源パルスＤＳ、走査パルスＷＳ１，ＷＳ２、及びＤＴＬ入力信号を示している。
まず水平セレクタ１１は信号線ＤＴＬに対し、図のＤＴＬ入力信号として示すように、１水平期間において基準電位Ｖｏｆｓ、信号値Ｖｓｉｇ１、Ｖｓｉｇ２を順次出力するものとされる。
時点ｔ９０までは前フレームの発光が行われている。そして時点ｔ９０〜ｔ９８までの非発光期間において、時点ｔ９８以降の今回のフレームの発光のための動作が行われる。
【０１６３】
時点ｔ９０までの発光期間では、電源パルスＤＳ＝駆動電圧Ｖｃｃとされ、またサンプリングトランジスタＴｓ１、Ｔｓ２はオフである。
このため駆動トランジスタＴｄのゲート・ソース間電圧に応じた電流が有機ＥＬ素子１に流されて発光している。
【０１６４】
前フレームの発光期間を終了させる時点ｔ９０では、ドライブスキャナ１４が電源制御線ＤＳＬへの駆動電圧Ｖｃｃの供給を止め、初期電圧Ｖｓｓとする。これによって有機ＥＬ素子１の発光が停止される。このとき駆動トランジスタＴｄのソース電位は初期化される。
【０１６５】
次に、水平セレクタ１１により信号線ＤＴＬに基準電位Ｖｏｆｓが与えられている期間である時点ｔ９１で閾値補正準備として、走査パルスＷＳ１，ＷＳ２がＨレベルとされてサンプリングトランジスタＴｓ１，Ｔｓ２を導通させる。このとき、駆動トランジスタＴｄのゲート電位が基準値Ｖｏｆｓに固定されることになる。またソース電圧＝Ｖｓｓに固定されているため、ゲート・ソース間電圧Ｖｇｓ＝Ｖｏｆｓ−Ｖｓｓとなる。
時点ｔ９２で電源パルスＤＳ＝駆動電圧Ｖｃｃとされて閾値補正が開始される。
このとき、ソース電圧が上昇し、ゲート・ソース間電圧Ｖｇｓ＝閾値電圧Ｖｔｈとなる。その後、時点ｔ９３で走査パルスＷＳをＬレベルとし、閾値補正を終了する。
【０１６６】
そして時点ｔ９４から、信号値の書込及び移動度補正が行われる。
水平セレクタ１１が信号線ＤＴＬに信号値Ｖｓｉｇ１を供給している時点ｔ９４で、走査パルスＷＳ１，ＷＳ２がＨレベルとされ、サンプリングトランジスタＴｓ１、Ｔｓ２がオンとされる。図２９（ａ）にこのときの等価回路を示す。
このとき、駆動トランジスタＴｄのゲート（Ｂ点）及びＡ点に信号値Ｖｓｉｇ１が書き込まれる。
なお、このとき電源パルスＤＳ＝Ｖｃｃである電源制御線ＤＳＬから電流Ｉｄｓが流れる。有機ＥＬ素子１に流れる電流が、駆動電圧Ｖｃｃによる電流Ｉｄｓに対して十分小さい場合、つまり有機ＥＬ素子１がオフ領域にある状態であれば、有機ＥＬ素子１は容量Ｃｅｌであると見なすことができる。従って駆動トランジスタＴｄのソース電圧は駆動トランジスタＴｄの移動度に応じて上昇する。
一定期間経過後（時点ｔ９５）にサンプリングトランジスタＴｓ２がオフとされる際に、駆動トランジスタＴｄのソース電圧は図２９（ａ）に示すようにＶｘとなっている。
【０１６７】
移動度補正終了後、時点ｔ９５で走査パルスＷＳ２をＬレベルとしてサンプリングトランジスタＴｓ２をオフさせ、サンプリングトランジスタＴｓ１のみがオンを継続する。
図２９（ｂ）に示すように、この状態で水平セレクタ１１が信号線ＤＴＬに信号値Ｖｓｉｇ２を供給することで、Ａ点に信号値Ｖｓｉｇ２が入力される。
このとき、駆動トランジスタＴｄのゲートはフローティング状態となり、ソース電位の変化に応じてゲート電位も変化することとなる。具体的には電流Ｉｄｓによって駆動トランジスタＴｄのソース電圧はΔＶ１という電圧だけ変化したとすると、ゲート電位はＶｓｉｇ１＋ΔＶ１となる。
【０１６８】
さらに一定期間経過した時点ｔ９６で走査パルスＷＳ１をＬレベルとしてサンプリングトランジスタＴｓ１をオフする。これにより図３０（ａ）に示すように、容量Ｃ１とサンプリングトランジスタＴｓ１の接続端（Ａ点）も、駆動トランジスタＴｄのソース電位の変化に応じて変化することとなる。駆動トランジスタＴｄのソース電圧がＶｘ＋ΔＶ１＋ΔＶ２となったとすると、Ａ点はＶｓｉｇ２＋ΔＶ２、駆動トランジスタＴｄのゲートはＶｓｉｇ１＋ΔＶ１＋ΔＶ２となる。
最後に時点ｔ９７でサンプリングトランジスタＴｓ２を再びオンして容量結合によって駆動トランジスタＴｄのゲート電位を変化させる（図３０（ｂ））。これにより駆動トランジスタＴｄのゲート電圧はＶｙ、ソース電圧はＶｅｌという電位となり、時点ｔ９８以降は、駆動トランジスタＴｄのゲート・ソース間電圧に応じた電流Ｉｄｓ’’によって表示用信号値に応じた階調の発光を行う。
【０１６９】
この第１２の実施の形態においても、階調数を増加させることができ、低コストで高い色再現性を実現できる。又、閾値補正動作、移動度補正動作により、閾値電圧Ｖｔｈや移動度のバラツキの影響を受けない表示動作が実現できる。
また、図２７の画素回路構成は、駆動トランジスタＴｄ及びサンプリングトランジスタＴｓ１、Ｔｓ２の全てがｎチャネル型のＴＦＴにより構成される。このためＴＦＴ作成において従来のアモルファスシリコン（ａ−Ｓｉ）プロセスを用いることが可能になり、ＴＦＴ基板の低コスト化や大画面化という点で有利となる。
なお、この第１２の実施の形態の変形例として、サンプリングトランジスタＴｓ１を、Ａ点ではなくＢ点と信号線ＤＴＬの間に接続することも考えられる。
【０１７０】
［３．液晶表示装置への適用例］
＜３−１  第１３の実施の形態＞
続いて液晶表示装置としての実施の形態を説明する。
図３１に第１３の実施の形態の構成を示す。表示装置全体構成は、基本的には図１と同様である。
液晶画素回路１０Ｌに対する信号線駆動部として水平セレクタ１１が設けられる。水平セレクタ１１は信号線ＤＴＬに、１水平期間に、信号値Ｖｓｉｇ１、Ｖｓｉｇ２を出力する。
また走査線駆動部として、第１，第２ライトスキャナ１２、１３が設けられる。
【０１７１】
液晶画素回路１０Ｌは、ｎチャネルＴＦＴによるサンプリングトランジスタＴｓ１、Ｔｓ２と、容量Ｃ１，Ｃ２と、液晶素子Ｃｌｅを備えている。
容量Ｃ１は、一端が、液晶素子Ｃｌｅへの表示用信号値の入力点（Ｂ点）に接続される。そして容量Ｃ１，Ｃ２は、液晶素子Ｃｌｅへの表示用信号値の入力点（Ｂ点）と、共通電極Ｖｃｏｍの間に直列に接続されている。
第１のスイッチ素子となるサンプリングトランジスタＴｓ１は、容量Ｃ１の一端と信号線ＤＴＬの間に接続される。このサンプリングトランジスタＴｓ１のゲートは、第１の走査線である書込制御線ＷＳＬ１の電位（ＷＳ１）で導通制御される。
第２のスイッチ素子となるサンプリングトランジスタＴｓ２は、容量Ｃ１の他端（Ｃ１，Ｃ２の接続点であるＡ点）と、信号線ＤＴＬの間に接続される。このサンプリングトランジスタＴｓ２のゲートは、第２の走査線である書込制御線ＷＳＬ２の電位（ＷＳ２）で導通制御される。
そして第１，第２ライトスキャナ１２、１３は、信号線ＤＴＬに信号値Ｖｓｉｇ１が出力されているときに、サンプリングトランジスタＴｓ１、Ｔｓ２を導通させて、容量Ｃ１の両端に信号値Ｖｓｉｇ１を入力する。さらに、信号線ＤＴＬに信号値Ｖｓｉｇ２が出力されているときに、サンプリングトランジスタＴｓ２のみを導通させて、Ａ点に信号値Ｖｓｉｇ２を入力することで、入力点（Ｂ点）に、信号値Ｖｓｉｇ１，Ｖｓｉｇ２が合成された表示用信号値が得られるようにする。
【０１７２】
図３２（ａ）に動作制御波形を示す。
図３２では、第１，第２ライトスキャナ１２、１３によって書込制御線ＷＳＬ１、ＷＳＬ２に与えられる走査パルスＷＳ１，ＷＳ２を示している。またＤＴＬ入力信号として、水平セレクタ１１が信号線ＤＴＬに与える信号値電圧を示している。
【０１７３】
時点ｔ１００までは、前フレームの表示が行われている。
今回のフレームの表示のための動作が時点ｔ１００から行われる。
水平セレクタ１１が信号線ＤＴＬに信号値Ｖｓｉｇ１という電位を供給している期間として、時点ｔ１００に走査パルスＷＳ１，ＷＳ２は共にＨレベルとされ、サンプリングトランジスタＴｓ１、Ｔｓ２をオンとする。
これによりＡ点、Ｂ点に信号値Ｖｓｉｇ１が書き込まれる。
【０１７４】
次に、時点ｔ１０１で走査パルスＷＳ１をＬレベルとしてサンプリングトランジスタＴｓ１のみをオフとし、サンプリングトランジスタＴｓ２はオン状態を継続させる。
これにより、水平セレクタ１１が信号線ＤＴＬに信号値Ｖｓｉｇ２を出力すると、Ａ点に信号値Ｖｓｉｇ２が書き込まれ、Ａ点の電位はＶｓｉｇ１からＶｓｉｇ２へと変化する。そして、その変動量が容量Ｃ１を介して、Ｂ点に入力される。
この時のＢ点の電圧変化分（ΔＶ）は、次の（数１０）で示される値となる。
【数１０】
2010266494.tif 000012
ここで「Ｃｌｃ」は液晶素子Ｃｌｅの容量、「Ｃｇ」はＢ点から見える容量として、Ｃ１，Ｃｌｃ以外の容量としている。
（数１０）から分かるように、電圧変化分ΔＶは、容量Ｃ１、Ｃｌｃ、Ｃｇ、及び信号値Ｖｓｉｇ１，Ｖｓｉｇ２の差分から構成されており、液晶素子Ｃｌｅに印加される電位はＶｓｉｇ１＋ΔＶとなる。
この動作により液晶素子Ｃｌｅは表示用信号値Ｖｓｉｇ１＋ΔＶに応じて透過率が制御され、当該液晶画素回路１０Ｌによっては、表示用信号値Ｖｓｉｇ１＋ΔＶに応じた階調の表示が行われる。
【０１７５】
以上のように本例でも、容量カップリングを用いて階調を反映した信号電圧を画素内で作り出すため、少ない信号値の階調数で多くの階調を表現でき、信号ドライバの低コスト化が可能となり、高い色再現性も実現できる。
また、比較的大きなＶｓｉｇ２、Ｖｓｉｇ１の値で１階調分の電圧を表現することが可能であるので、階調数が増加しても最大信号電圧を高くする必要がなく、信号ドライバの低コスト化が実現できる。  
【０１７６】
＜３−２  第１４の実施の形態＞
第１４の実施の形態を図３３に示す。
この例の液晶画素回路１０Ｌも、ｎチャネルＴＦＴによるサンプリングトランジスタＴｓ１、Ｔｓ２と、容量Ｃ１，Ｃ２と、液晶素子Ｃｌｅを備えている。
第１のスイッチ素子としてのサンプリングトランジスタＴｓ１は、一端が信号線ＤＴＬに接続されるとともに、ゲートが第１の走査線（書込制御線ＷＳＬ１）に接続され、書込制御線ＷＳＬ１の電位（ＷＳ１）で導通制御される。
第２のスイッチ素子としてのサンプリングトランジスタＴｓ２は、一端と他端が、それぞれ液晶素子Ｃｌｅへの表示用信号値の入力点となるＢ点と、サンプリングトランジスタＴｓ１の他端と接続されている。そしてゲートが第２の走査線（書込制御線ＷＳＬ２）に接続され、書込制御線ＷＳＬ２の電位（ＷＳ２）で導通制御される。
容量Ｃ１は、サンプリングトランジスタＴｓ１、Ｔｓ２の接続点（Ａ点）と共通電極Ｖｃｏｍの間に接続されている。
容量Ｃ２は、Ｂ点と共通電極Ｖｃｏｍの間に接続されている。
【０１７７】
そして第１，第２ライトスキャナ１２、１３は、信号線ＤＴＬに信号値Ｖｓｉｇ１が出力されているときに、サンプリングトランジスタＴｓ１、Ｔｓ２を導通させて、容量Ｃ１の一端（Ａ点）と容量Ｃ２の一端（Ｂ点）に、信号値Ｖｓｉｇ１を入力する。
次に信号線ＤＴＬに信号値Ｖｓｉｇ２が出力されているときに、サンプリングトランジスタＴｓ１のみを導通させて、Ａ点に信号値Ｖｓｉｇ２を入力する。その後、サンプリングトランジスタＴｓ２のみを導通させて、容量Ｃ１の一端（Ａ点）と容量Ｃ２の一端（Ｂ点）を接続することで、入力点であるＢ点に信号値Ｖｓｉｇ１，Ｖｓｉｇ２が合成された表示用信号値が得られるようにする。
【０１７８】
図３２（ｂ）に動作制御波形を示す。
時点ｔ１１０までは、前フレームの表示が行われている。
今回のフレームの表示のための動作が時点ｔ１１０から行われる。
水平セレクタ１１が信号線ＤＴＬに信号値Ｖｓｉｇ１という電位を供給している期間として、時点ｔ１１０に走査パルスＷＳ１，ＷＳ２は共にＨレベルとされ、サンプリングトランジスタＴｓ１、Ｔｓ２をオンとする。
これによりＡ点、Ｂ点に信号値Ｖｓｉｇ１が書き込まれる。
【０１７９】
次に、時点ｔ１１１で走査パルスＷＳ２をＬレベルとしてサンプリングトランジスタＴｓ２のみをオフとし、サンプリングトランジスタＴｓ１はオン状態を継続させる。
これにより、水平セレクタ１１が信号線ＤＴＬに信号値Ｖｓｉｇ２を出力すると、Ａ点に信号値Ｖｓｉｇ２が書き込まれ、Ａ点の電位はＶｓｉｇ１からＶｓｉｇ２へと変化する。
その後時点ｔ１１２でサンプリングトランジスタＴｓ１をオフとし、時点ｔ１１３でサンプリングトランジスタＴｓ２をオンとする。
これにより容量結合によって液晶に印加するＢ点の電圧を変化させることができる。
この時のＢ点の電圧変化分（ΔＶ）は、次の（数１１）で示される値となる。
【数１１】
2010266494.tif 000013
（数１１）から分かるように、電圧変化分ΔＶは、容量Ｃ１、Ｃ２、Ｃｌｃ、Ｃｇ、及び信号値Ｖｓｉｇ１，Ｖｓｉｇ２の差分から構成されており、液晶素子Ｃｌｅに印加される電位はＶｓｉｇ１＋ΔＶとなる。
この動作により液晶素子Ｃｌｅは表示用信号値Ｖｓｉｇ１＋ΔＶに応じて透過率が制御され、当該液晶画素回路１０Ｌによっては、表示用信号値Ｖｓｉｇ１＋ΔＶに応じた階調の表示が行われる。
従って、上記第１３の実施の形態と同様の効果が得られる。
【０１８０】
＜３−３  第１５の実施の形態＞
第１５の実施の形態を図３４に示す。
この図３４の画素回路１０が、図３３の第１４の実施の形態と異なる点は、サンプリングトランジスタＴｓ１が、Ｂ点に接続されていることである。
液晶画素回路１０Ｌに対する駆動波形は図３２（ｂ）と同様となる。
【０１８１】
この場合、第１，第２ライトスキャナ１２、１３は、信号線ＤＴＬに信号値Ｖｓｉｇ１が出力されているときに、サンプリングトランジスタＴｓ１、Ｔｓ２を導通させて、容量Ｃ１の一端（Ａ点）と容量Ｃ２の一端（Ｂ点）に、信号値Ｖｓｉｇ１を入力する。
次に信号線ＤＴＬに信号値Ｖｓｉｇ２が出力されているときに、サンプリングトランジスタＴｓ１のみを導通させて、Ｂ点に信号値Ｖｓｉｇ２を入力する。その後、サンプリングトランジスタＴｓ２のみを導通させて、容量Ｃ１の一端（Ａ点）と容量Ｃ２の一端（Ｂ点）を接続することで、入力点であるＢ点に信号値Ｖｓｉｇ１，Ｖｓｉｇ２が合成された表示用信号値が得られるようにする。
この第１５の実施の形態によっても、上記第１３、第１４の実施の形態と同様の効果が得られる。
【０１８２】
［４．変形例］
以上、各種実施の形態について説明してきたが、本発明としてはさらに多様な変形例が考えられる。
例えば各実施の形態では、１水平期間に２つの信号値Ｖｓｉｇ１，Ｖｓｉｇ２を出力するものとして説明したが、３つ以上の信号値を１水平期間内に出力することも可能である。即ち、３つ以上の信号値を画素回路内で合成させて、表示用信号値を生成することで、少ない信号ドライバの出力階調でも、さらに精細な階調の表示を実現できる。
【符号の説明】
【０１８３】
１  有機ＥＬ素子、１０  画素回路、１０Ｌ  液晶画素回路、１１  水平セレクタ、１２  第１ライトスキャナ、１３  第２ライトスキャナ  １４  ドライブスキャナ、２０〜２５，３０〜３５  制御スキャナ、２０  画素アレイ、Ｃ１，Ｃ２  容量、Ｔｓ１，Ｔｓ２  サンプリングトランジスタ、Ｔｄ  駆動トランジスタ、Ｔ２０〜Ｔ２５，Ｔ３０〜Ｔ３５  スイッチングトランジスタ、ＤＴＬ  信号線、ＷＳＬ１，ＷＳＬ２  書込制御線、Ｌ２０〜Ｌ２５，Ｌ３０〜Ｌ３５  制御線、Ｃｌｃ  液晶素子
【図１】
2010266494.tif 000014
【図２】
2010266494.tif 000015
【図３】
2010266494.tif 000016
【図４】
2010266494.tif 000017
【図５】
2010266494.tif 000018
【図６】
2010266494.tif 000019
【図７】
2010266494.tif 000020
【図８】
2010266494.tif 000021
【図９】
2010266494.tif 000022
【図１０】
2010266494.tif 000023
【図１１】
2010266494.tif 000024
【図１２】
2010266494.tif 000025
【図１３】
2010266494.tif 000026
【図１４】
2010266494.tif 000027
【図１５】
2010266494.tif 000028
【図１６】
2010266494.tif 000029
【図１７】
2010266494.tif 000030
【図１８】
2010266494.tif 000031
【図１９】
2010266494.tif 000032
【図２０】
2010266494.tif 000033
【図２１】
2010266494.tif 000034
【図２２】
2010266494.tif 000035
【図２３】
2010266494.tif 000036
【図２４】
2010266494.tif 000037
【図２５】
2010266494.tif 000038
【図２６】
2010266494.tif 000039
【図２７】
2010266494.tif 000040
【図２８】
2010266494.tif 000041
【図２９】
2010266494.tif 000042
【図３０】
2010266494.tif 000043
【図３１】
2010266494.tif 000044
【図３２】
2010266494.tif 000045
【図３３】
2010266494.tif 000046
【図３４】
2010266494.tif 000047
【図３５】
2010266494.tif 000048