(57)【要約】【課題】特性表示ムラのない画像表示を実現できるＥＬ表示装置を提供する。【解決手段】ＥＬ素子８１に供給する電流を決定する駆動トランジスタ１４と、駆動トランジスタ１４のゲート電圧を保持するための容量Ｃｓとを具備し、容量Ｃｓの一方の第１の電極には、駆動トランジスタ１４のゲート電極に接続され、容量Ｃｓの他方の第２の電極には、第１の電源と第２の電源が交互に接続され、駆動トランジスタ１４にソース信号線１０からの信号が印加される第１の期間には基準電圧の電源が接続され、駆動トランジスタ１４がＥＬ素子８１に電流を供給する第２の期間においてＥＬアノード電源が接続される。【選択図】      図１
2010266848.tif 000002
【特許請求の範囲】
【請求項１】
ＥＬ素子を有する画素が、マトリクス状に形成されたＥＬ表示装置であって、
前記ＥＬ素子に供給する電流を決定する駆動トランジスタと、
前記駆動トランジスタのゲート電圧を保持するための容量と、
を具備し、
前記容量の一方の第１の電極には、前記駆動トランジスタのゲート電極が接続され、
前記容量の他方の第２の電極には、（１）前記駆動トランジスタにソース信号線からの信号が印加される第１の期間において第１の電源が接続され、（２）前記駆動トランジスタが前記ＥＬ素子に電流を供給する第２の期間において第２の電源が接続される、
ことを特徴とするＥＬ表示装置。
【請求項２】
前記第１の電源が、基準電圧を供給する、
ことを特徴とする請求項１に記載のＥＬ表示装置。
【請求項３】
前記基準電圧が、前記ソース信号線から供給される信号の電圧と同期して変化する、
ことを特徴とする請求項３に記載のＥＬ表示装置。
【請求項４】
前記第１の電源と前記第２の電源を交互に接続する切り替え部を有する、
ことを特徴とする請求項１に記載のＥＬ表示装置。
【請求項５】
前記切り替え部が、前記画素毎に形成されている、
ことを特徴とする請求項４に記載のＥＬ表示装置。
【請求項６】
前記切り替え部が、前記マトリクス状に形成された一行、又は、複数行の全ての前記画素の前記第１の電源と前記第２の電源を交互に接続する、
ことを特徴とする請求項５に記載のＥＬ表示装置。
【請求項７】
マトリクス状に形成された複数の画素と、
前記各画素に含まれるＥＬ素子と、
前記ＥＬ素子に供給する電流を決定する駆動トランジスタと、
前記駆動トランジスタのゲート電圧を保持するための容量と、
を具備したＥＬ表示装置の駆動方法において、
前記容量の一方の第１の電極に、前記駆動トランジスタのゲート電極を接続し、
前記容量の他方の第２の電極に、（１）前記駆動トランジスタにソース信号線からの信号が印加される第１の期間において第１の電源を接続し、（２）前記駆動トランジスタが前記ＥＬ素子に電流を供給する第２の期間において第２の電源を接続する、
ことを特徴とするＥＬ表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機又は無機エレクトロルミネッセンス（ＥＬ）素子などを用いるＥＬ表示パネルなどの自発光表示パネルを用いたＥＬ表示装置及びその駆動方法に関するものである。
【背景技術】
【０００２】
電気光学変換物質として有機ＥＬ材料又は無機ＥＬ材料を用いたアクティブマトリクス型の画像表示装置は、画素に書き込まれる電流に応じて発光輝度が変化する。ＥＬ表示装置は、各画素に発光素子を有する自発光型である。ＥＬ表示装置は、液晶表示パネルに比べて画像の視認性が高い、発光効率が高い、バックライトが不要、応答速度が速い等の利点を有する。
【０００３】
有機ＥＬ（ＰＬＥＤ、ＯＬＥＤ、ＯＥＬ）パネルは、アクティブマトリクス方式の開発が行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ、ＴＦＴ）によって制御するものであり、例えば特許文献１、２が提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−２５５８５６号公報
【特許文献２】特開２００３−２７１０９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＥＬ表示パネルは、低温又は高温ポリシリコンからなるトランジスタアレイを用いてパネルを構成する。しかし、有機ＥＬ素子は、ポリシリコントランジスタアレイのトランジスタ特性にバラツキがあると、表示ムラが発生する。
【０００６】
すなわち、ＥＬ素子に駆動電流を供給する駆動用トランジスタに特性バラツキがあると、変換される電流信号にもバラツキが発生する。通常、トランジスタは５０％以上の特性バラツキがある。そのために、駆動用トランジスタの特性バラツキが表示ムラとして表示され、画像表示品位を低下させるという問題点があった。
【０００７】
そこで本発明は、特性表示ムラのない画像表示を実現できるＥＬ表示装置及びその駆動方法を提供する。
【課題を解決するための手段】
【０００８】
本発明は、ＥＬ素子を有する画素が、マトリクス状に形成されたＥＬ表示装置であって、前記ＥＬ素子に供給する電流を決定する駆動トランジスタと、前記駆動トランジスタのゲート電圧を保持するための容量と、を具備し、前記容量の一方の第１の電極には、前記駆動トランジスタのゲート電極が接続され、前記容量の他方の第２の電極には、（１）前記駆動トランジスタにソース信号線からの信号が印加される第１の期間において第１の電源が接続され、（２）前記駆動トランジスタが前記ＥＬ素子に電流を供給する第２の期間において第２の電源が接続される、ことを特徴とするＥＬ表示装置である。
【発明の効果】
【０００９】
本発明によれば、特性表示ムラのない画像表示を実現できる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施例１のＥＬ表示装置の画素の構成図である。
【図２】実施例１のＥＬ表示装置の駆動方法の説明図である。
【図３】参考例のＥＬ表示装置の画素の構成図である。
【図４】実施例１のＥＬ表示装置の画素の構成図である。
【図５】ＥＬ表示装置の電源の構成図である。
【図６】ＥＬ表示装置の電源の構成図である。
【図７】ＥＬ表示装置の画素の構成図である。
【図８】ＥＬ表示装置の画素の構成図である。
【図９】ＥＬ表示装置の駆動方法を示した図である。
【図１０】ＥＬ表示装置の画素の構成図である。
【図１１】図１０の画素の駆動方法の説明図である。
【図１２】ＥＬ表示装置の画素の構成図である。
【図１３】ＥＬ表示装置の画素の構成図である。
【図１４】図１２、図１３の画素の駆動方法の説明図である。
【図１５】ＥＬ表示装置の画素の構成図である。
【図１６】図１５の画素の駆動方法の説明図である。
【図１７】ＥＬ表示装置の画素の構成図である。
【図１８】ＥＬ表示装置の画素の構成図である。
【図１９】図１７の画素の駆動方法の説明図である。
【図２０】ＥＬ表示装置の画素の構成図である。
【図２１】ＥＬ表示装置に用いる電源発生部のブロック図である。
【図２２】ＥＬ表示装置において、電源発生部からアレー基板への配線引き回しを示した図。
【図２３】ＥＬ表示装置において、電源発生部からアレー基板への配線引き回しを示した図。
【図２４】図１の画素構成において映像信号書き込み時の等価回路を示した図である。
【図２５】図１の画素構成においてＥＬ素子発光時の等価回路を示した図である。
【図２６】アナログデジタル変換部の回路構成を示した図である。
【図２７】ＥＬアノード電源と基準電圧を切り替える切り替え部を２行分共通にしたときの画素の構成図である。
【図２８】図２７の回路構成における各スイッチの動作を示した図である。
【図２９】ＥＬ表示装置の電流駆動方式による画素回路を示した図である。
【図３０】図２９の画素回路におけるＥＬアノード電源が変動した時の駆動トランジスタゲート電圧の変動を示した図である。
【図３１】ＥＬ表示装置に電流及び電圧出力を有するソースドライバを適用した構成を示した図である。
【図３２】図２９の画素回路における電源回路の構成を示した図である。
【図３３】図２９の画素回路における駆動方法を示した図である。
【図３４】図３１の回路構成におけるアナログ出力及び画素回路の動作を示した図である。
【図３５】ｎ型駆動トランジスタを用いた画素回路を示した図である。
【図３６】図３の画素回路における節点Ａの電圧変化を示した図である。
【図３７】ＥＬ表示装置におけるＥＬアノード電源配線とを示した図である。
【図３８】ＥＬ表示装置の画素回路を示した図である。
【図３９】参考例の図３の画素回路の動作を示した図である。
【図４０】図３７における駆動用トランジスタ１４のゲート電圧の変化を（ａ）画素１０６ｂ、（ｂ）画素１０６ｅで示した図である。
【図４１】基準電圧とアナログ電源が異なる場合の電源発生部からアレー基板への配線を示した図である。
【図４２】ＥＬ表示装置の画素回路を示した図。
【図４３】ＥＬ表示装置の画素回路を示した図。
【図４４】図４２の画素回路における動作を示した図である。
【図４５】図４３の画素回路における動作を示した図である。
【図４６】黒挿入率に対する寿命の関係を示した図である。
【図４７】図４２、図４３の画素回路で点灯期間、非点灯期間のＥＬ素子、スイッチの動作を示した図である。
【図４８】１行毎に白及び黒を表示する表示パターンを示した図である。
【図４９】図４８の表示パターンにおけるＥＬ素子に電流を供給するスイッチとＥＬアノード電源及びＥＬカソード電源の電流値の変化を示した図である。
【図５０】点灯率に対して表示輝度を変化させる動作を示した図である。
【図５１】１行毎白黒を変化させたパターンのうち左側の一部を全行白に下パターンと電流値の変化を示した図である。
【図５２】複数行の基準電圧ラインに線順次で電圧を印加するための回路を示した図である。
【図５３】図２７の画素構成におけるゲートドライバ及び各画素のスイッチへの信号配線を示した図である。
【図５４】図３８の画素構成における駆動波形を示した図である。
【図５５】実施例１のＥＬ表示装置を用いたシステムの構成を示した図である。
【図５６】実施例１のＥＬ表示装置を用いたビデオカメラを示した図である。
【図５７】実施例１のＥＬ表示装置を用いたデジタルカメラを示した図である。
【図５８】実施例１のＥＬ表示装置を用いた携帯情報端末を示した図である。
【図５９】実施例１のＥＬ表示装置の構成図である。
【図６０】信号線選択駆動機能を有するＥＬ表示装置の画素回路を示した図である。
【図６１】図６０の回路における駆動波形を示した図である。
【図６２】信号線選択機能及び偶数奇数行で異なるソース信号線を有する画素回路を示した図である。
【図６３】図６２の画素回路における駆動波形を示した図である。
【図６４】実施例２のＥＬ表示装置の画素回路を示した図である。
【図６５】実施例２のＥＬ表示装置の画素回路を示した図である。
【図６６】実施例２のＥＬ表示装置の画素回路を示した図である。
【図６７】実施例２のＥＬ表示装置のタイミングチャートである。
【図６８】実施例２のＥＬ表示装置の画素回路を示した図である。
【図６９】図６８の動作波形図である。
【図７０】実施例２のＥＬ表示装置の画素回路を示した図である。
【図７１】実施例２のｎ型の駆動トランジスタの画素回路を示した図である。
【図７２】実施例３のＥＬ表示装置の画素回路における駆動波形を示した図である。
【図７３】実施例４のＥＬ表示装置の画素回路を示した図である。
【図７４】実施例４のＥＬ表示装置の画素回路における駆動波形を示した図である。
【図７５】実施例５のＥＬ表示装置の画素回路を示した図である。
【図７６】実施例５のＥＬ表示装置の画素回路における駆動波形を示した図である。
【図７７】実施例５の変形例のＥＬ表示装置の画素回路を示した図である。
【発明を実施するための形態】
【００１１】
まず、参考例のＥＬ表示装置について図３、図３６、図３７、図３９、図４０を用いて説明する。
【００１２】
図３は、参考例のＥＬ表示装置における１画素当たりの回路を示した図である。ここでスイッチ１５〜１９は、一般的にはトランジスタで作成される。
【００１３】
図３９に図３の画素回路における１フレームの動作を示す。１フレーム間では、初期化期間２１、映像信号書き込み及び閾値補正２２、発光期間２３、非発光期間２４からなる。各スイッチの動作は、ハイレベルを導通状態、ローレベルを非導通状態で記載している。
【００１４】
初期化期間では、次の閾値補正の動作を迅速に行うために、駆動トランジスタ１４のゲート電圧（節点１４）に初期化電源３１（ＶＩＮＩ）を印加する。ドレイン電流を流すために、駆動トランジスタ１４がｐ型のトランジスタであれば低い電圧を、ｎ型のトランジスタであれば高い電圧を印加する。
【００１５】
次に映像信号書き込み及び閾値補正期間２２において、ソース信号線１０から表示したい階調に応じた電圧が画素に書き込まれる。図３９のスイッチの動作によると、駆動トランジスタ１４のソース電圧に、ソース信号線電圧が印加され、駆動トランジスタ１４のゲート電圧（節点Ａ）には、ソース信号線電圧から駆動トランジスタ１４の閾値電圧だけ低い電圧が印加される。ＥＬアノード電源１３と映像信号書き込み及び閾値補正期間２２の節点Ａとの電位差が蓄積容量Ｃｓにより１フレーム間保持される。
【００１６】
次の発光期間２３において、蓄積容量Ｃｓに蓄えられた電荷に基づいて駆動トランジスタ１４に電流が流れ、ＥＬ素子８１が発光する。
【００１７】
非発光状態２４は、必ずしも必要ではないが、スイッチ１９を非導通状態とすれば、ＥＬ素子８１に電流が流れる、非発光状態となる。液晶パネルでの黒挿入と同様な視覚効果を持たせることが可能である。
【００１８】
節点Ａの電圧は、図３６に示すように変化する。
【００１９】
ＥＬアノード電源１３を図３７の３７１に示すように配線して表示装置を作成すると、表示パターンによってはＥＬ素子８１に大きな電流を流すためにＥＬアノード配線３７１に大きな電流が流れることがある。配線抵抗が存在することから、ＥＬアノード電圧１３は画素によって異なる電圧が供給されることがある。例えば画素１０６ｂでは、供給源から近いため電位降下が少なくＰＶＤＤ１の電圧となり、画素１０６ｅでは供給源から遠いため電位降下が多くＰＶＤＤ２の電圧となることがある。
【００２０】
一方でソース信号線から供給される電圧は、電流が小さいことから配線抵抗による影響は少なく、ソースドライバから出力される電圧にばらつきがない場合には全ての画素で同一の電圧（例えばＶＳ）が画素に印加される。
【００２１】
図４０に画素１０６ｂ及び画素１０６ｅの節点Ａの電圧変化を示す。
【００２２】
図４０（ａ）には画素１０６ｂ、図４０（ｂ）には画素１０６ｅについて記載している。節点Ａの電圧は、どちらの画素も同一の電圧が印加される。ここで駆動トランジスタ１４の特性は同一としているが、ＥＬアノード電圧１３が異なる。
【００２３】
そうすると、蓄積容量Ｃｓに印加される電圧は、同一の階調を書き込んでいるにもかかわらず、画素１０６ｂではＶＷＲ１、画素１０６ｅではＶＷＲ２となる。発光期間では、蓄積容量Ｃｓに印加される電圧に基づいて、駆動トランジスタ１４のドレイン電流が流れることから、画素１０６ｂと画素１０６ｅでは、ＥＬ素子８１に流れる電流が異なり、同一階調入力に対して、異なる輝度で表示してしまう。
【実施例１】
【００２４】
次に、本願発明に係る実施例１のＥＬ表示装置を図１、図２、図４〜図６３を用いて説明する。
【００２５】
図１は、本実施例のＥＬ表示装置の回路構成を示す。図３の参考例の画素回路に対して、基準電圧１２を追加し、蓄積容量Ｃｓの節点Ａと別の電極の電圧を、ＥＬアノード電源１３と切り替えて印加できる構成にしたことが特徴である。
【００２６】
図２に図１の回路構成における動作を示す。
【００２７】
初期化期間２１においては、節点Ａに初期化電源３１を印加する。このときスイッチ１１はどちらの電源を選択してもよい。次の映像信号書き込み及び閾値補正期間２２の初期状態において、駆動トランジスタ１４にドレイン電流が十分流れるような節点Ａの電圧になるように初期化電源３１を設定しておけばよいためである。初期化期間２１においては、スイッチ１１を介して基準電圧１２、ＥＬアノード電圧１３いずれが選択されていたとしても、画素内部に電流を流す経路がなく、各配線とも配線抵抗があったとしてもどの画素であっても同一の電圧を供給することができる。
【００２８】
次に、映像信号書き込み及び閾値補正期間２２において、スイッチ１１は基準電圧１２を選択する。等価回路は図２４のように表される。スイッチ１６は非導通状態かつ、画素回路で接続されているのは蓄積容量Ｃｓのみであるため、基準電圧１２に電流は流れない。そのため全ての画素において同一の電圧を供給することが可能である。蓄積容量Ｃｓには、（基準電圧１２の電圧）−（（ソース信号線１０から供給された電圧）−（駆動トランジスタ１４の閾電圧））分の電荷が蓄積される。
【００２９】
最後に、発光期間２３では、スイッチ１１はＥＬアノード電圧１３を選択する。駆動トランジスタ１４は蓄積容量Ｃｓに蓄えられた電圧に基づいてドレイン電流をＥＬ素子８１に流し込む。このとき、電流を供給する電源はＥＬアノード電源１３及びＥＬカソード電源２０である。基準電圧１２は画素回路と電気的に接続されておらず、発効期間２３においても電流は流れない。等価回路を図２５に示す。
【００３０】
１フレーム間において、いずれの期間でも基準電圧１２から画素に大電流を供給する必要がなく、図３７に示すような画素配列で、３７１と同様な配線を行ったとしても、全ての画素においてほぼ同一の電圧を供給することができる。
【００３１】
これにより映像信号書き込み及び閾値補正期間２２において、ソース信号線１０から同一の電圧が供給され、かつ駆動トランジスタ１４の閾値電圧が同一であったときに、蓄積容量Ｃｓに蓄えられる電圧のずれがなくなり、ソース信号線１０の電圧及び駆動トランジスタ１４の閾値電圧ばらつきに応じた電圧を蓄積容量Ｃｓに蓄えられるようになりＥＬアノード電源線３７１の配線抵抗が原因の輝度変化を防止することが可能となった。
【００３２】
ＥＬアノード電源線３７１の配線抵抗を大きくしてもよく、より細い配線での引き回しが可能となり、狭額縁設計や、より小さな画素面積の画素回路でも配線設計が可能となる。
【００３３】
また同一配線幅であった場合には、配線層の膜厚を薄くしてもよい。配線層形成時間を短縮することが可能であり、低コスト化することができる。
【００３４】
ＥＬアノード電源線３７１の配線抵抗が大きくなり、画素内部に到達するまでに電圧降下が大きくなったとしても発光期間２３における等価回路図２５において、節点Ｂ、節点Ｃの電圧が低下し、節点Ａについても節点Ｂの変動と同様に電圧が低下する。従って駆動トランジスタ１４のゲートソース間電圧については配線抵抗による電圧効果の影響を受けず一定となり、輝度変化がおきない構成となっている。
【００３５】
図１のように切り替え部１１を用いて蓄積容量Ｃｓの一端の電源を切り替える方式では、基準電圧１２とＥＬアノード電源１３の電源電圧を変化させることも可能である。画素に映像信号を書き込む際の基準電圧１２は輝度に影響するが、ＥＬ素子８１に電流を流す際には、ＥＬアノード電源１３及びＥＬカソード電源２０はどの電圧であってもよい。電位差については、少なくともＥＬ素子８１に必要な電圧と、駆動トランジスタ１４が電流源として動作するのに必要なソースドレイン間電圧の和以上あればよい。
【００３６】
図３６に示すように、ＥＬアノード電源１３を用いる発光期間においては、ＥＬアノード電源１３の電圧が変動しても、蓄積容量Ｃｓに蓄えられる電荷は保持されており常に一定のゲートソース間電圧が駆動トランジスタ１４に印加されるため、ＥＬ素子８１に流れる電流は一定である。
【００３７】
ＥＬアノード電源１３、カソード電源１４が任意の電源でよいことから、いずれか一方を０Ｖ（グランドレベル）にすることも可能である。０Ｖとすると、電圧発生部を作成する必要がなくなり、電源回路を削減することができる。
【００３８】
図４はＥＬカソード電源１４を０Ｖにした（ＧＮＤと表記）回路を示す。図４の回路構成によれば、電源ＩＣは図５（ｂ）のようにでき、図１の回路に対する電源回路（図５（ａ））に対して、１電源少なくすることができ、低コスト化、部品点数の削減による省スペース化が実現できる。特にＥＬアノード電源もしくはＥＬカソード電源は大電流容量が必要であり、他の電源に比べて大きな回路面積を占めるため１電源分の削減は効果がある。
【００３９】
ここで図３の構成で、ＥＬカソード電源２０を０Ｖにすることは、ソースドライバの出力部の耐圧を１０Ｖ以上の高耐圧プロセスにするか、ＥＬアノード電源とカソード電源間の電位差を６Ｖ以下にする必要がある。
【００４０】
ソースドライバの出力が最大電圧となるのは黒表示時の時で、ＥＬアノード電源１３とソース信号線１０の電圧が同一で、閾値補正動作を十分に行った場合に、黒が表示される。ＥＬアノード電源１３に対してソース信号線１０電圧が高いほど、ＥＬ素子８１に電流が流れなくなり、ソース信号線１０電圧が低いほど電流がたくさん流れる。
【００４１】
アナログ電源４１は、ＥＬアノード電源１３以上の電圧であることが、黒表示を実施し深い黒を表示するためには必要である。
【００４２】
アナログ電源４１はドライバＩＣの耐圧によって最大値が決定し、ドライバＩＣの出力段の規模を小さくかつ、出力端子間の偏差を小さくすることを考えると６Ｖ程度が最大である。
【００４３】
アノード電圧１３を６Ｖに設定すると、ＥＬ素子８１と駆動トランジスタ１４はあわせて６Ｖ以内で動作する必要がある。しかし、ＥＬ素子８１は３Ｖ以上必要であり、また、駆動トランジスタ１４は１Ｖでも動作するが、６〜１０ビットの信号を１Ｖ振幅で映像信号書き込み時に印加しなければならず、分解能が不足するため、３〜５Ｖ程度あることが好ましい。
【００４４】
これにより図３の構成に対して図１、図４の構成とすることで、配線の微細化による狭額縁設計もしくはより１画素当たりの面積の小さい表示装置に適用もしくは、製膜時間が短くなり製造コストが削減できる表示装置が実現できる。また、図４の構成では電源回路を小さくすることができ、低コスト、省面積、またパネル部から外部フレキシブル基板への出力信号数が減ることで実装コスト、フレキシブル基板コストも削減が実現できる。
【００４５】
電源回路については、理論上ソース信号線の最大電圧は黒表示時に基準電圧１２を印加すればよく、デジタルアナログ変換部４２の電源を基準電圧１２と共通にして図６に示すようにさらに１電源減らすことも可能である。
【００４６】
なお図５（ｂ）の構成により、アナログ電源４１と基準電圧１２を個別に構成し、アナログ電源４１に対して基準電圧１２の電圧を低く、設定してもよい。
【００４７】
映像信号書き込み及び閾値補正期間２２において、駆動トランジスタ１４のソース電極の電圧としてより高い電圧を印加することができ、映像信号書き込み及び閾値補正期間２２終了後の節点Ａの電圧がより高くなり、蓄積容量Ｃｓに蓄えられる電荷量が少なくなる。
【００４８】
発光期間２３における駆動トランジスタ１４のドレイン電流が小さくなることからより黒が深い表示を実現することができる。
【００４９】
また、閾値補正が十分に実行できず、節点Ａの電位上昇が不完全であったとしても、アナログ電源４１と基準電圧１２の電位差分だけ発光期間２３における駆動トランジスタのソースゲート間電圧が小さくなっており、黒表示時における黒浮きが発生しない利点がある。
【００５０】
図５（ｂ）の構成でアナログ電源４１と基準電圧１２を個別に生成する場合には、２つの電源が別々に電圧変動した場合に、画素毎に異なる電位差となって輝度ばらつきが発生することがある。
【００５１】
電源の揺れによる輝度ばらつきを防止するために、電源回路として図２１（ａ）に示すような電源発生方法が有効である。アナログ電圧発生部２１１において、ソースドライバのデジタルアナログ変換部で用いるガンマ電圧を発生する。同時にアナログ電圧発生部２１１から発生した電圧を元に基準電圧発生部２１２で、基準電圧１２を発生する。基準電圧１２は、アナログ電圧４１に対して常に一定電圧だけ低下した電圧を出力する回路構成とすることで、アナログ電源４１と基準電圧１２が連動して電圧変化することで、個別に変動することによる輝度ばらつきを抑えることができる。映像信号書き込み及び閾値補正期間２２において、階調電圧と基準電圧１２の電位差はどの画素でも同一階調であれば同一となるためである。
【００５２】
デジタルアナログ変換部４２及びガンマ電圧発生部の構成を図２６に示す。ガンマ電圧を発生するための電源を基準電圧１２と連動して変化するアナログ電源４１で発生する。図２６では最高電圧及び最低電圧とも電子ボリューム２６１によって変化できる構成を示し、最高電圧、最低電圧ともアナログ電源４１の電圧の変動に応じて、同一設定であっても電圧が変化する構成である。
【００５３】
各階調に対応する電圧は電子ボリューム２６１の出力を利用して２６２に示す抵抗分割により生成されるためアナログ電源４１に連動して電圧が変化する。ソースドライバの各出力に設けられたセレクタ２６３により映像信号をソース信号線に出力する電圧に変換する。
【００５４】
ソース信号線への階調信号出力はアナログ電源４１に連動して出力される。
【００５５】
以上の構成により、ソース信号線電圧と、基準電圧１２は一方の電圧の変動に連動して他方の電圧が変化することから、配線抵抗や外部ノイズなどによって電圧が変化したとしても、蓄積容量Ｃｓには一定の電圧を蓄えることができる。なお、駆動トランジスタ１４の特性が同一かつ映像信号振幅が同一の条件であることが好ましい。
【００５６】
従って、実施例１の画素回路によれば、映像信号の階調及び駆動トランジスタ１４の特性にのみに従って蓄積容量Ｃｓに電荷が保持されるようになることから、電源変動に強い表示装置を実現することが可能となった。
【００５７】
なお、基準電圧１２とＥＬアノード電源１３が同一電圧値であるときは図２１（ｂ）に示すように、１つの基準電圧発生部２１２から分配して利用してもよい。ＥＬアノード電流変動と配線抵抗による電位変動の影響を防止するために、図４１に示すように、ＥＬアノード電源１３と基準電圧１２はなるべく電源出力部から近接した場所で分岐し、個別に配線することがよい。
【００５８】
電力低減及び電源回路を小型化するために、最大電流を抑制する電流抑制駆動方法がある。画面全体の表示パターンを検出し、最大電流値である全画素が最大輝度で点灯する場合には、全画素の輝度を一定値低下させる。低下率は、表示部の点灯割合によって変化させ、最大である白画面時に、最大低下させ、点灯割合が少ないほど、低下率を少なくして、黒画面の時には、入力信号の通りに点灯させる（図５０参照）。
【００５９】
全画素の輝度を一定値低下させる方法として、スイッチ１６、１９、１０３などを制御して、ＥＬ素子８１に電流が流れない期間を１フレームの間に設ける方法がある。図３９において非発光期間２４を設ける方法である。非発光期間２４が長いほど輝度を低下させることができる。１フレーム内の発光期間２３と非発光期間２４の割合を変化させることで、図５０のように低下率を変化させることができる。
【００６０】
しかし図３のような画素構成では、図４８に示すような１行毎に白（４８１）、黒（４８２）を繰り返す表示パターンにおいて、図４９（ａ）に示すように１水平走査期間毎に発光期間２３と非発光期間２４を繰り返した場合に、ＥＬアノード電源１３及びＥＬカソード電源２０に流れる電流は、図５０（ｂ）に示すように大きく変動する。これは、表示パターンの垂直方向の周期と、発光及び非発光期間の周期が一致するときに特に大きくなり、白表示となる４８１の行のスイッチと黒表示となる４８２の行のスイッチがそれぞれ同時に動作し、半分の行の画素が白を表示する電流が流れるときと、半分の行の画素が黒を表示する電流が流れるときが交互に実施される。黒表示のときは何行の画素でも電流はほぼ０であり、白表示の時はこの場合、Ｉｗの電流が流れる。白表示と黒表示では電流が大きく異なるため、ＥＬ電源の電流が大きく変動する。白（３０〜１００ｍＡ程度）と黒（０ｍＡ）が１水平走査期間毎に流れる。
【００６１】
ここで図５１（ａ）の表示パターンのように画面の一部を白表示にして、図４９（ａ）のようにスイッチを動作させると、ＥＬ素子８１に流れる電流は図５１（ｂ）に示すように変化する。
【００６２】
参考例の画素構成の場合、４８１表示行と、４８２表示行でＥＬアノード電源１３に流れる電流が変化し、配線抵抗によって、縦方向に白表示が連続する５１１の領域において、１行全てが白となる５１２と黒表示部を含む５１３においては、映像信号書き込み及び特性補正期間２２においてＥＬアノード電源１３の電圧が異なり、同一映像信号に対する電圧をソース信号線から供給しても、輝度が異なる問題が発生し、発光期間と非発光期間を設けるような図４９（ａ）の制御をすることが不可能であった。非発光期間がなければ、１フレームの間同一にＥＬ素子に電流が流れることから図４９（ｂ）、図５１（ｂ）のような電流変化は発生しない。
【００６３】
本実施例によれば、ＥＬアノード電圧１３の電圧が変動しても輝度が変わらないことから、図４９（ａ）に示すようなスイッチ動作を実施することが可能である。
【００６４】
これにより図５０に示す電流抑制機能を、スイッチ１９などの動作によって非発光期間の長さを調整することで実施することが可能となる利点がある。
【００６５】
更に非発光期間２４を設けられることは、黒表示期間を設けることが可能ともいえる。黒表示期間を設けることの利点として、動画応答性が向上する利点がある。ホールド型の表示装置であるが、間欠的に点灯させることでインパルス型のＣＲＴのような表示が可能となる。動画応答性の向上は、応答速度が速い有機ＥＬ素子の特性を引き出す点で有効である。
【００６６】
図１もしくは図４の構成に対して、切り替え部１１とスイッチ１６を図７に示す切り換え部７１及び７２としてもよい。
【００６７】
切り替え部７１と７２はオンオフが逆となり、初期化２１、映像信号書き込み及び閾値補正２２の期間では７１が導通状態、発光期間２３では７２が導通状態となるようにすればよい。アナログ電源４１はこれまでの説明同様基準電圧１２と共通であってもよい。
【００６８】
基準電圧１２を利用した画素回路において、１画素当たりのスイッチの数を削減するための第１の方式を図８に示す。各スイッチの動作を図９に示す。
【００６９】
図７の構成に対してスイッチ１９を削除している。
【００７０】
初期化期間９１において、初期化電源３１を駆動トランジスタ１４のゲート電極に印加する。切り替え部７２は非導通状態、ソース信号線からの信号を取り込むスイッチ１７も非導通状態であることから、駆動トランジスタ１４はゲート電極の電圧によらずドレイン電流は流れない。更にスイッチ１８を導通状態とすることで、初期化電源３１がＥＬ素子８１のアノード電極に印加される。初期化電源３１の電圧が、ＥＬ素子８１のカソード電極よりも低い電圧になるように設定することでＥＬ素子８１に逆バイアス電圧が印加され電流が流れることはない。これにより図７の構成でスイッチ１９を非導通状態としていたことと同様な動作を実現できる。
【００７１】
次に映像信号書き込み及び特性補正期間９２において、ソース信号線１０から映像信号に対応した電圧が駆動トランジスタ１４のソース電極に印加される。節点Ａの電圧はソース信号線１０の電圧から閾値電圧分だけ下がった電圧まで上昇する。期間９２ではスイッチ１８は導通状態なので節点Ｄも節点Ａと同一電位となる。ＥＬ素子８１に印加される電圧は節点Ｄの電圧であり、ＥＬ素子８１の閾電圧よりも節点Ｄの電圧が低ければ、ＥＬ素子８１に電流が流れず、スイッチ１９が非導通状態と同様に駆動トランジスタ１４のオフセットキャンセル動作が可能である。
【００７２】
点灯期間９３ではスイッチ７２を導通状態で他のスイッチを非導通状態とすることでＥＬ素子８１に蓄積容量Ｃｓに蓄えられた電荷に応じた駆動トランジスタ１４のドレイン電流が流れ発光する。
【００７３】
非点灯状態にするには非点灯期間９４に示すように、ＥＬ電源からの電源供給経路を遮断するようにスイッチ７２を非導通状態とすればよい。
【００７４】
スイッチ７１は導通状態でも非導通状態でもよく、制御しやすいほうにすればよい。
【００７５】
映像信号を書き込む際に、ＥＬ素子８１に閾値電圧以上の電圧が印加されないように、駆動トランジスタ１４のチャネルサイズ及びソース信号線１０の電圧範囲を決定すれば、スイッチ１９が不要となり、１画素回路当たりのトランジスタ数を１つ減らすことができ、より小さな画素面積にも対応が可能となった。
【００７６】
図４の回路からスイッチ１９を削除しても同様の効果が得られる。
【００７７】
蓄積容量Ｃｓの駆動トランジスタの１４ゲート電極と接続される電極と異なる電極の電圧を切り替える機能を有する画素回路規模を小さくしたものを図１０に示す。
【００７８】
図１０は図８の回路のうち、節点Ｃの電圧を切り替える機能を１行毎に共通にして、１行に対して１つの切り替え回路１０２としたことが特徴である。これにより画素回路１０６に含まれるスイッチの数を図８に対して２つ削減することが可能となった。
【００７９】
図１１に示すように各スイッチを動作させることで、図８と同様な映像信号書き込み及び特性補正、点灯が可能である。
【００８０】
図８の節点Ｃの電圧を行毎に切り替える動作は、スイッチ１９が存在する図１、図４の構成でも同様に実施が可能である。図１２に回路構成を示す。
【００８１】
図１２と図１０の異なる点は、スイッチ１９の存在により、書き込み及び特性補正期間９２において、スイッチ１９を非導通状態とすることで閾値補正をすることである。
【００８２】
図１０に対して１画素当たりのトランジスタ数が１つ増加するが、ＥＬカソード電圧２０を０Ｖを含む任意の電圧に設定でき、ＥＬ素子８１の閾値電圧に関係なく、ソース信号線１０の振幅を決めることが可能である。ＥＬカソード電圧２０が任意の電圧にできることからＥＬアノード電圧１３についても同様に任意の電圧で設計が可能である。
【００８３】
ＥＬアノード電源１３と基準電圧１２を同一電圧に設計すれば、配線抵抗による電位降下を除けば、基準電圧ライン１０１の電圧は１フレーム間ほぼ同一電圧となることから、基準電圧ライン１０１での電位変動が少なく、電位変動による他の配線へのカップリングノイズを生成することがなくなる点で優位である。
【００８４】
図１２でも他の発明と同様に、ドライバのアナログ電源４１と基準電圧１２を共用してもよいし、同一の電圧発生部から一方の電源のみ電圧をドロップさせる構成としてもよい。
【００８５】
図１３は図１２の構成に対して、スイッチ１０２の一端の電源をＥＬアノード電圧１３と直接接続するのではなく、基準電圧ライン１０１と接続したことが特徴である。基準電圧ライン１０１を介してＥＬアノード電源１３を供給することで画素回路１０６内部にＥＬアノード電源１３用の配線が不要となり、配線数の削減効果によりレイアウトが容易となる。
【００８６】
図１３の構成においても、同一行の画素では、基準電圧１２もしくはＥＬアノード電源１３を切り替え部１０２によって切り替える構成なので、映像信号の書き込みを行っている際には基準電圧１２が画素回路１０６に供給される。図１４からスイッチ１０３は非導通状態であることから、基準電圧１２から画素回路へ電流を供給する経路はなく、これまでの発明と同様に、配線抵抗があったとしても電圧降下が少なく、画素の場所、書き込み階調によらず一定の基準電圧１２を供給することができ、電圧変動による輝度ムラの発生を防止することができる。
【００８７】
一方で表示期間では、ＥＬアノード電源１３が画素回路に供給されることから、大電流はＥＬアノード電源１３の配線のみに流れ、切り替え部１０２と基準電圧ライン１０１を介して、蓄積容量Ｃｓ及びスイッチ１０３を介して電圧が供給される。
【００８８】
駆動トランジスタ１４のゲートソース間電圧は蓄積容量Ｃｓに蓄えられた電圧で規定されるので、ＥＬアノード電源１３が変動しても駆動トランジスタ１４のドレイン電流は変化しない。よってＥＬアノード電源１３については配線抵抗を気にしなくてもよく、細い配線もしくは膜厚が薄い配線でも設計が可能である。
【００８９】
切り替え部１０２についてはＥＬアノード電源１３のスイッチのみなるべく低抵抗で作成することがよい。抵抗が高すぎると、電圧低下量が大きく、ＥＬ素子８１に十分電圧を印加できるような電圧にするためにＥＬアノード電源１３の電圧を高くしなければならなくなり、消費電力が大きくなるので、切り替え部１０２についてはオン抵抗を小さくすることが好ましい。
【００９０】
切り替え部１０２の制御は、画素回路１０６のシーケンスと同期して行われるため、スイッチ１５、１７〜１９、１０３の制御と同様にシフトレジスタによる順次走査を行って全行の動作をさせることが可能である。
【００９１】
図１２及び図１３の構成は、図１０のようなスイッチ１９がない構成であっても同様に実施が可能である。
【００９２】
図１５は図１０の構成を元に、初期化を行う初期化電源３１を駆動トランジスタ１４のゲート電極ではなく、スイッチ１５１を介してＥＬ素子８１のアノード電極に入力できる構成としたことが特徴である。図１６に図１５の回路構成における１フレーム間の信号波形を示す。
【００９３】
図１５の回路構成によれば初期化電源３１をＥＬ素子８１のアノード電極に入力できるため、初期化電源３１をＥＬ素子８１のカソード電極よりも低い電圧で入力することで、ＥＬ素子８１に逆バイアスを印加できることが特徴である。
【００９４】
ＥＬ素子８１に逆バイアス電圧を印加すると、印加しない場合に比べて発光輝度が初期の半分以下で定義されるＥＬ寿命が長くなるという利点がある。
【００９５】
本実施例では、非発光期間を設けることが可能であり、図４７においても、初期化・書き込み期間を除いた表示期間４７２において、点灯期間４７３と非点灯期間４７４を設けている。この例では交互に均等に配置しているが、任意の割合で、任意の長さで配置してもよい。前半を点灯期間４７３、後半を非点灯期間４７４としてもよい。また電流抑制制御により、１フレーム毎に割合が変化することもある。
【００９６】
図１５の構成では、非点灯期間４７４においてスイッチ１５１を導通状態とすることでＥＬ素子８１に逆バイアス電圧を印加できることが特徴である（図４７に図示）。
【００９７】
このときスイッチ１０３、１７、１８は非導通状態で節点Ａの電圧は変化しないことから、蓄積容量Ｃｓに蓄えられる電荷も変化しない。
【００９８】
これにより非点灯期間４７４のあと再び点灯期間４７３を実施することが可能である。非点灯期間４７４から点灯期間４７３へはスイッチ１５１を非導通状態とした後に、スイッチ１０３を導通状態とすればよい。映像信号書き込み期間４７１で蓄積容量Ｃｓに蓄えられた電荷を元にＥＬ素子８１が発光する。非点灯期間４７４を何回はさんだとしても、再び初期化及び映像信号書き込みを行わない限りは点灯期間４７３では同一の輝度でＥＬ素子８１が発光する。
【００９９】
図１０の回路構成では、非点灯期間において初期化電源ＶＩＮＩ（３１）を印加すると蓄積容量Ｃｓに初期化電圧が印加され、輝度が変化するため、表示期間４７２のうちの最後の点灯期間４７３実施後にしか逆バイアスを印加できないが、図１５の回路構成では、非点灯期間４７４であればいつでも初期化電源３１によるＥＬ素子８１への逆バイアスの印加が実施可能である。
【０１００】
逆バイアス電圧の印加により、逆バイアスを印加せずに黒挿入を行った場合の、黒挿入率に対する寿命の関係（図４６の曲線４６１参照）が、図４６の曲線４６２に示すように改善する効果が得られた。黒挿入率０のときは逆バイアスを印加できないため、参考例と本実施例では同一となる。
【０１０１】
図１５に示す、非点灯期間に逆バイアス電圧を印加する画素として図４２や図４３の構成でも実施が可能である。
【０１０２】
図４２の画素構成の場合、図４４に示すようにスイッチを動作させる。ＥＬ素子８１と駆動トランジスタ１４の間にスイッチ１９が存在し、点灯期間では導通状態、非点灯期間ではＥＬ素子８１に逆バイアスを印加しない場合にはスイッチ１９は非導通状態でよいが、ＥＬ素子８１に逆バイアスを印加する場合には、非点灯期間であるがスイッチ１９及びスイッチ１５１を導通状態としてＥＬ素子８１のアノード電極に初期化電源３１を印加する。このとき駆動トランジスタ１４に電流が流れることを防止するためスイッチ１０３は非導通状態であることが望ましい。
【０１０３】
初期化電源３１を入力するスイッチ１５１は、ＥＬ素子８１とスイッチ１９の間に設けてもよい。このときの画素回路を示したものが図４３である。動作を図４５に示す。非点灯期間にスイッチ１５１を導通状態にすれば、スイッチ１９が非導通状態であることからＥＬ素子８１に逆バイアス電圧が印加される。初期化期間１９１で、スイッチ１５１のほか、スイッチ１９及びスイッチ１８を介して駆動トランジスタ１４のゲート電圧を初期化する必要があり、スイッチ１８及び１９が初期化期間１９１でも導通状態となることが特徴である。
【０１０４】
図１５、図４２、図４３のような回路構成において、ＥＬアノード電源１３は基準電圧ライン１０１から、同一行画素において全て供給してもよい。図１５の画素構成の場合の例を図１７に示す。図４２、図４３でも同様の構成が考えられる。
【０１０５】
初期化期間において、駆動トランジスタ１４のゲート電圧を初期化する方法として、初期化電源３１を用意し、画素回路１０６に初期化電圧を入力する方法を示してきた。
【０１０６】
本実施例において、更なる回路規模の縮小のために、初期化電源３１及び初期化電源用の配線、スイッチ１５をなくすために、初期化電源３１と同様に低い電圧であるＥＬカソード電源２０を駆動トランジスタ１４の初期化に利用する。
【０１０７】
図１８にＥＬカソード電源２０を利用して駆動トランジスタ１４の初期化を行うための回路例を示す。図１８の回路は、初期化電源３１がなく、ＥＬカソード電源２０をＥＬ素子１８、スイッチ１８及び１８１を介して節点Ａに初期化電圧を印加することを特徴とするものである。
【０１０８】
図１９に１フレーム間の動作を示す。
【０１０９】
初期化期間１９１では、スイッチ１７及び１０３を非導通状態として、駆動トランジスタ１４のドレイン電流が流れないようにする。更にスイッチ１８及び１８１を導通状態とする。ＥＬ素子１８に順方向電圧が印加されるが、電流が流れないため、ＥＬ素子１８には閾値電圧以下の電圧しか発生しない。節点Ｄは、最も高い電圧が印加される場合においても、（ＥＬカソード電源２０）＋（ＥＬ素子１８閾値電圧）の電圧しか印加されない。従来初期化を行っていた節点Ａの電圧は節点Ｄの電圧と同一であることから、ＥＬカソード電源２０を十分低い電圧に設定しておけば、節点Ａに低い電圧を印加することができ、初期化が可能である。基準電圧ライン１０１には基準電圧１２を印加する。
【０１１０】
次に書き込み期間１９２において、ソース信号線からスイッチ１７及び１８を介して駆動トランジスタ１４に映像信号に応じた電圧を印加する。
【０１１１】
点灯期間１９３において、ＥＬアノード電源１３から駆動トランジスタ１４及びＥＬ素子８１を介してＥＬカソード電源２０に電流を流すことで、書き込み期間１９２において書き込まれた電圧に応じた電流がＥＬ素子８１に流れ、所定の輝度で発光する。
【０１１２】
非点灯期間１９４は黒挿入を実施する場合に行われ、必ずしも必要なものではない。スイッチ１０３もしくは１８１の少なくとも一方のスイッチが非導通状態となれば、ＥＬ素子８１に電流を流す経路がなくなるため非点灯状態を実現することができ、非点灯期間１９４を挿入することで動画視認性を改善する効果を有する。
【０１１３】
以上の動作により初期化電源３１がなくても、所定階調電圧を駆動トランジスタ１４の特性ばらつきに応じて書き込むことが可能となり、電源配線１本及びスイッチ１つをなくしたより画素回路が小さい表示装置が実現できた。
【０１１４】
図１８においては、電圧変動を考慮してソースドライバのガンマ電圧を基準電圧１２から生成した例を示しているが、図２１の電源構成を利用して図２０に示すようにソースドライバのガンマ電圧をアナログ電源４１としても同様に実施が可能である。
【０１１５】
図２０の回路構成の場合、図２１（ｂ）の構成電源ＩＣ２２１を作成する場合には、図２２に示すように電源ＩＣ２２１からアナログ電源４１と基準電圧発生部２１２からもう１電源発生し出力する。基準電圧発生部２１２は、ＥＬアノード電圧１３と基準電圧１２の元となる電圧で、前述の通り配線抵抗及び負荷電流変動による電圧変動の影響をなくすため電源ＩＣ２２１近傍で配線２２２及び２２３に分離される。
【０１１６】
基準電圧１２は、配線２２２で、切り替え部１０２に供給され、ＥＬアノード電圧１３は配線２２３で、切り替え部１０２及び画素回路１０６を含む表示領域２２４に入力される。配線２２２と２２３はなるべく電源ＩＣ２２１近傍で分岐するように設計し、配線抵抗が高くなるアレー基板２２５上に配線されるまでに分岐させることが好ましい。
【０１１７】
図１８の回路構成のように基準電圧１２をドライバＩＣのアナログ電源として用いる場合には配線２２２からドライバＩＣに電源供給するようにすればよい。図２０の構成に対して、１電源出力少ないことから、電源ＩＣ２２１において、基準電圧及びアナログ電源用として出力端子を設けて図２３に示すような配線としてもよい。この場合、電源ＩＣ２２１のバンプ抵抗の影響も排除することが可能である。
【０１１８】
切り替え部１０２は複数の行分まとめて１回路で実施してもよい。切り替え部１０２の制御はシフトレジスタなどによって実施される。図５２に示すような構成である。表示行数分のシフトレジスタと切り替え部１０２が必要である。
【０１１９】
基準電圧ライン１０１の信号電圧変化は１行毎に順に走査していくものである。初期化及び映像信号書き込み期間では基準電圧１２が印加され、点灯及び非点灯期間ではＥＬアノード電源１３が印加される。
【０１２０】
この電圧切り替え期間を複数の行で同一にできれば、切り替え部１０２は複数行毎に１つ、シフトレジスタのレジスタ段数も複数行毎に１つで済み表示領域周辺に配置される回路が簡略化でき額縁が小さい表示装置を提供できる。
【０１２１】
２行毎に切り替え部を配置した例を図２７及び図２８に示す。
【０１２２】
図２７の回路構成において、２行分の基準電圧ライン１０１の電圧が同一となることから、基準電圧ライン１０１の電圧が基準電圧１２となる期間を接続される２行分の画素のいずれか一方が初期化期間１９１、映像信号書きこみ及び特性補正期間１９２であるときとする。１行ずつ順次走査することから図２８に示すように切り替え部１０２は３水平走査期間中、基準電圧を選択することとなる。
【０１２３】
２行のうちの先に走査される行（ここでは１行目）では、初期化期間１９１ａ、書き込み期間１９２ａのあと次の１水平走査期間では書き込みや点灯もせずに蓄積容量Ｃｓの電荷を保持する休止期間２８１ａとなる。休止期間２８１ａののち点灯期間１９３となり必要に応じて非点灯期間１９４を実施する。
【０１２４】
２行のうちの後に走査される行（ここでは２行目）では、１行目の書き込みを終えた次の水平走査期間で書き込み期間となることから、１行目が休止期間２８１の間に書き込み期間１９２ｂを設ける。
【０１２５】
初期化期間は書き込み期間１９２ｂの前の２水平走査期間のいずれかで実施すればよい。少なくとも１水平走査期間実施すればよいので、２水平走査期間とも実施してもよい。図２８においては、書き込み期間１９２ｂの前の水平走査期間で初期化期間１９１ｂとし、その前の水平走査期間では、休止期間２８１ｂとして動作している。
【０１２６】
２行目の動作は、休止期間２８１ｂ、初期化期間１９１ｂ、書き込み期間１９２ｂ、点灯期間１９３、必要に応じ非点灯期間１９４となる。
【０１２７】
図２８の信号波形から、同一タイミングで動作する信号をまとめることが可能である。またスイッチ１７及び１８を制御する信号はスイッチ１５を制御する信号の１水平走査期間後に入力されればよく、線順次走査であることを考慮すると、スイッチ１７の信号は１行後に走査されるスイッチ１５の信号を用いて動作すればよい。
【０１２８】
これにより図５３に示されるように３本のシフトレジスタで図２７の画素構成の回路を動作させることができる。
【０１２９】
３本のシフトレジスタのうち、切り替え部１０２及びスイッチ１０３と１８１は２行毎同時に動作することから、シフトレジスタの出力としても２行毎つまり半分の出力があればよい。これにより２つのシフトレジスタ（５３１ｂ及び５３１ｃ）はシフトレジスタの段数が半分でよく、回路を小さくすることができる。
【０１３０】
本実施例における蓄積容量Ｃｓの一端の電圧を、書き込み時と点灯時で異なる電源から供給する方式は、電流駆動方式であっても適用が可能である。
【０１３１】
参考例の電流駆動画素回路の例を図３０（ａ）に示す。ここではカレントコピア型の回路で説明を行うが、カレントミラー型の回路構成でも同様である。映像信号書き込み時の動作が同じであるためである。
【０１３２】
図３０（ａ）の画素において、書き込みを行う際にはスイッチ１７及び１８が導通状態、スイッチ１８１は非導通状態である。階調に応じた電流Ｉ１が電流源３０１から供給される。電流Ｉ１がドレイン電流となる駆動トランジスタ１４のゲートソース間特性に基づいて節点Ａの電圧が決定される。ここでＥＬアノード電源の電圧が、ＥＬアノード電源１からＥＬアノード電源２に変化した（図３０（ｂ））とすると、駆動トランジスタ１４のゲートソース間電圧を保つために、節点Ａの電圧をＥＬアノード電圧の変化分だけ変化させる必要がある。
【０１３３】
節点Ａの電圧は図３０（ｃ）に示すようにＶＧ１からＶＧ２に変化させる必要がある。これにはソース信号線の浮遊容量２９１に蓄えられた電荷の充放電を伴い、電流源３０１の電流Ｉ１が小さい場合には、電流源３０１によりソース信号線及び節点Ａの電圧をＶＧ２まで変化させるのに時間がかかる。ＶＧ２まで変化するまでに、書き込み時間が終了する（例えば時間ｔ２）と所定とは異なる電圧が節点Ａに蓄積され、駆動トランジスタ１４のゲートソース間電圧が所定と異なる電圧となり、発光時にＥＬ素子８１に流れる電流が所定電流と異なってしまう問題がある。
【０１３４】
本実施例では図２９に示す回路で図３３に示す動作により、駆動トランジスタ１４のソース電圧を書き込み時と点灯時で切り替えて利用するようにして、書き込み時に基準電圧１２を用い、電圧変動が少ない状況で書き込みを行うことで、節点Ａへ正しい電圧を印加し、ＥＬアノード電圧が変動しても、表示輝度に影響が出ない構成とした。
【０１３５】
これによりＥＬアノード電源はＥＬ素子８１に電流を供給するための大電流出力機能があれば、出力電圧が負荷電流によって変動してもよい回路構成をとることが可能となた。
【０１３６】
電流駆動の場合、ソース信号線電圧は、駆動トランジスタ１４及び電流源３０１の電流によって決められるため、電圧により書き込みを行う場合のようにガンマ電圧が基準電圧と同時に変動する構成でなくてもよい。電流源３０１によって出力される電流に対して、ソース信号線電圧が最大となる電圧が出力できる電流源であればデジタルアナログ変換部の電源はアナログ電源４１であっても何であっても構わない。従って電源回路は図３２に示すようにアナログ電源４１、基準電圧１２、ＥＬアノード電源１３はそれぞれ独立に作成され生成してもよい。電源数を削減するために共通構成であってもよい。但しＥＬアノード電源１３の電圧変動の影響を受けないように設計する必要がある。
【０１３７】
電流駆動で問題となる低階調（低電流）表示時での所定階調が書き込みにくいことに対して、図３１に示すようにソースドライバ部でデジタルアナログ変換部４２に、電流出力用のＤＡＣ（電流ＤＡＣ部３１２）の他に電圧出力用のＤＡＣ（電圧ＤＡＣ部３１１）を設けて、浮遊容量２９１があっても容易に電圧変化が可能な電圧ＤＡＣ部３１１の出力により、まず所定階調付近までソース信号線及び節点Ａの電圧を変化させ、駆動トランジスタ１４の特性ばらつきに対応し、次に電流ＤＡＣ部３１２により、駆動トランジスタ１４の特性と電流ＤＡＣ部３１２の出力電流に応じた電圧まで節点Ａ電圧を変化させる方法がある。
【０１３８】
電圧ＤＡＣ部３１１により、必要な電圧まで高速に電位変化させ、電流ＤＡＣ部３１２により最終電圧値まで微調整をすることで、低電流出力時でもすばやく所定電流が駆動トランジスタ１４に流れる状態にまで変化させるものである。
【０１３９】
図３２の出力を持つソースドライバ及び画素構成であっても実施例１による蓄積容量及び駆動トランジスタ１４のソース電圧を、書き込み時と発光時で切り替えて使用する方法は有効である。
【０１４０】
特に電圧ＤＡＣ部３１１出力時は、これまでのソース信号線に階調に応じた電圧を印加する方法と同様で、ソースドライバから節点Ａに対して階調に応じた電圧が印加される。駆動トランジスタ１４のソース電極に印加される電圧と節点Ａとの電位差によって駆動トランジスタ１４のドレイン電流が決定される。このため、書き込み時における駆動トランジスタ１４のソース電極は、常に安定した電圧が供給される必要がある。
【０１４１】
そこで切り替え部１０２において、図３４に示すように、書き込み期間１９２中基準電圧１２が画素に印加される動作とした。
【０１４２】
また、ソースドライバのアナログ電源４１については、基準電圧１２と同一の電源から生成するなどして、基準電圧１２とアナログ電源４１が同じように電位揺れするような構成とする必要がある。
【０１４３】
これにより、全画素において書き込み期間１９２で駆動トランジスタ１４のソース電位と、ソースドライバの電圧ＤＡＣ出力による節点Ａの電圧は安定して供給されるようになり、電位変動による駆動トランジスタ１４のソースゲート間電圧の変動がなくなり、表示ムラのない表示装置が実現できた。
【０１４４】
さらに表示ムラの少ない装置を実現するためには、発光期間においても駆動トランジスタ１４のゲートソース間電圧変動がなるべく少ない回路が好ましい。
【０１４５】
図１０、図１２の画素構成の場合、ＥＬアノード電源配線及び画素の点灯パターンによって、切り替え部１０２を介して供給されるＥＬアノード電源１３と画素回路１０６のＥＬアノード電源１３が異なる配線から供給されるため必ずしも一致した電圧とならない場合がある。
【０１４６】
ある列のみが最大輝度で点灯し、他の画素列では最低輝度であったとすると、最大輝度で点灯する列では、ＥＬアノード電源１３は供給部から最も遠い画素で電位降下は他の画素列よりも大きくなる。
【０１４７】
この状態で切り替え部１０２を介して基準電圧ライン１０１からＥＬアノード電源１３を供給し点灯期間９３となった場合に、ある列のみが、画素回路１０６にあるＥＬアノード電源電圧が異なることで、駆動トランジスタ１４のソース電位が異なり、駆動トランジスタのソースゲート間電圧が変化することで、ドレイン電流が異なり、ＥＬ素子８１による輝度が所定値よりも異なることが発生する。
【０１４８】
図３８は列毎の画素の輝度が大きく異なった場合でも、所定電流が流れるように、ＥＬアノード電源１３を発光時に、駆動トランジスタ１４のソース及び蓄積容量Ｃｓに印加するようにしたものである。スイッチ１６が増える分回路規模は大きくなるが、特定列のＥＬアノード電源１３の電圧が変化して駆動トランジスタ１４のソース電位が例えばＶ２変化したとしても、スイッチ１６を介して蓄積容量Ｃｓの電位もＶ２変化し、結果として節点Ａの電圧もＶ２変化し、駆動トランジスタ１４のソースゲート間電圧はＥＬアノード電源１３の電位変動に無関係としたものである。（図５４に動作を示す。）
特定列のみが他の列に対して高輝度もしくは低輝度になった場合には、輝度が変化するのみで全ての列が同一輝度で顕著な輝度ムラに比べて、視認しにくいため、最高輝度や、ＥＬアノード電源１３の配線長、パネルサイズ、垂直走査線数に応じて、図３８もしくは図１０、図１２等の画素構成を選択すればよい。
【０１４９】
なお、図３８で示した画素回路１０６は、実施例１でこれまで示した画素回路であっても同様に適用が可能である。
【０１５０】
本実施例の画素回路は、図５９に示すような表示パネルに適用が可能である。図５９では偏光板５９３を使用しているが、外光反射による視認性が確保できれば、偏光板がなくてもよい。封止部５９２については、アレイ基板２２５上に形成された有機ＥＬ素子８１を含む回路が空気中の酸素や水分から保護できる構成であれば、薄膜による保護膜であってもよいし、別途ガラス基板やプラスチック基板を用いて、上面を保護し、アレイ基板２２５とシール剤等で接続するような構成としてもよい。
【０１５１】
駆動ＩＣ５９５についてはアレイ基板上に実装されているが、フレキシブル基板上に実装されていても、アレイ基板２２５上に直接回路形成されたものであってもよい。コントロールＩＣや電源回路を内蔵していてもよい。
【０１５２】
コントロールＩＣや電源回路はフレキシブル基板５９４上に実装してもよい。
【０１５３】
フレキシブル基板５９４によってシステム側と接続され、電源及び表示する映像データがやり取りされる。図５５に、システム側の回路構成例を示す。
【０１５４】
このようにして作成された表示パネルは図５６、図５７、図５８に示すような機器に搭載される。
【０１５５】
また基準電圧ライン１０１は表示色毎に別の配線を用いてもよい。ＥＬ素子８１の発光色によって、必要な電圧が異なる場合に、ＥＬアノード電源１３を表示色毎に異なる電圧とするような場合に適用可能である。表示色毎に設けると、配線数が多くなるが、電圧値が低下する色がある分消費電力を下げることが可能である。
【０１５６】
駆動トランジスタ１４についても全てｐ型トランジスタで説明を行ったが、ｎ型トランジスタであっても同様に実施が可能である。図１の画素回路をｎ型の駆動トランジスタ３５４で形成した回路を図３５に示す。駆動トランジスタ３５４のドレイン電流の流れる方向が逆転するため、ＥＬ素子８１の接続が反転し、ＥＬアノード電源１３とＥＬカソード電源２０が入れ替わる。電圧の高低と白黒の関係も逆にすればよい。
【０１５７】
他の画素回路でも同様に電圧関係の反転、ＥＬ素子接続を逆にする等で実施することが可能である。
【０１５８】
本実施例は、複数のソース信号線１０に対して１つのソースドライバを順に接続していく信号線選択駆動方式にも適用可能である。
【０１５９】
図６０に示すように、ソースドライバの出力６０２に対して、３つのソース信号線１０ａ、１０ｂ、１０ｃを接続して動作させることが可能である。なお、３つのソース千号線でなくても２以上のソース信号線であれば実現可能である。
【０１６０】
図６１に示すように３つの信号線に対して順番に信号出力することからソース信号線１０ａと１０ｂと１０ｃでは、信号が入力される時間が異なる。セレクタ６０１により信号が書き込まれるまでは、当該画素の１行前のデータがソース信号線上に残っており、誤った信号が書き込まれてしまう。そこで少なくとも対象となる画素に対応する信号が書き込まれるまでは、ソース信号線から画素に書き込むことはできずスイッチ１７は書き込み及び特性補正期間９２であっても非導通状態である必要がある。
【０１６１】
特性補正をする時間が画素毎に異なると輝度が変わってしまうことから、各画素とも全て同一にそろえる必要がある。そこで図６１に示すように選択を行う全ての画素に対してセレクタ６０１が選択を行った後の期間６１４でスイッチ１７を導通状態として、特性補正の期間をそろえるようにしている。
【０１６２】
書き込み及び特性補正期間９２において、スイッチ１７の導通期間が短くなっているほかは全て同じ動作でこれまで説明した画素の動作が可能であり、ＥＬアノード電源線の電圧降下の影響を少なくした表示装置が実現可能である。
【０１６３】
更に本実施例では図６２に示すような偶数行と奇数行で異なるソース信号線を用い、例えば３ソース信号線選択駆動の場合、偶数行用と奇数行用で合計６本のソース信号線をセレクタ６２１により制御する方式であっても実施例１の各画素に対して適用が可能である。
【０１６４】
セレクタ６２１及びソースドライバからの出力６０２とスイッチ１７の動作を図６３に示す。ソース信号線１０のデータは２水平走査期間毎に変化することから、始めの１水平走査期間で、ソースドライバの出力電圧６０２をソース信号線１０に順に書き込み（ソース信号線へ書き込み期間６３１）、次の１水平走査期間でソース信号線１０から画素回路へスイッチ１７を導通状態にさせて、画素へ信号書き込み及び特性補正を行うようにしている（期間６３２に相当）。
【０１６５】
このようにすると時間がかかる特性補正動作に対してほぼ１水平走査期間の間で実施することが可能となり、画素に信号が十分所望の電圧まで書込みができる利点がある。更に本実施例による画素回路１０６を用いることでＥＬ素子１８へ供給する電源の配線抵抗による輝度変化を防止できる効果を発揮する。
【０１６６】
信号線選択駆動によりソースドライバの出力数が減り、かつソースドライバから表示部への配線数が減ることで、引き回し線数が少なくなり、表示部外側の額縁に相当する領域での配線が減り、狭額縁設計が可能である。ＥＬ素子への電源配線を細くできる本実施例の画素回路と組み合わせると更に額縁が小さくなり、図５６〜図５８に示すような小型映像表示端末において、筐体を表示領域と同じ大きさに近くなるまで小型化できる利点がある。
【実施例２】
【０１６７】
本願発明の実施例２のＥＬ表示装置について図６４〜図７１を用いて説明する。
【０１６８】
図６４は、本実施例のＥＬ表示装置において、異なる画素回路１０６に適用させた場合の回路を示したものである。
【０１６９】
図６４の画素回路１０６は、駆動トランジスタ１４のゲート電極にソース信号線１０からの電圧をスイッチ１７を介して入力し、ＥＬアノード電源１３とソース信号線１０の電圧差により、駆動トランジスタ１４のドレイン電流が決定される。駆動トランジスタ１４のドレインがスイッチ１９を介してＥＬ素子８１に接続されており、駆動トランジスタ１４のドレイン電流が、ＥＬ素子８１の発光輝度を決定する。
【０１７０】
スイッチ１７においてソース信号線１０からの映像信号を蓄積容量Ｃｓに蓄える際には、蓄積容量Ｃｓの一端の電圧を基準電圧１２として、ＥＬ素子８１に電流を供給するＥＬアノード電源１３と異なる電圧とすることで、配線抵抗による電圧変化の影響をなくし、書き込み期間において、蓄積容量Ｃｓに蓄えられる電圧をソース信号線１０から供給される電圧に基づいて印加する。これにより、表示パターン、輝度によらずソース信号線１０の電圧に基づいた映像信号に対応する電圧が、蓄積容量Ｃｓに蓄えられる。
【０１７１】
点灯期間において、基準電圧ライン１０１に、ＥＬアノード電源１３を印加することで、駆動トランジスタ１４のソース電極と同一の電圧を印加し、駆動トランジスタ１４のソースゲート間に蓄積容量Ｃｓに蓄えられた電圧を印加させる。
【０１７２】
駆動トランジスタ１４のソース電極は、ＥＬアノード電源１３に接続しなくても、図６５に示すように基準電圧ライン１０１に接続し、点灯期間において切り替え部１０２を介してＥＬアノード電源１３から電流を供給するようにしても同様に実施が可能である。
【０１７３】
なお図６４においてスイッチ１９は、非点灯期間が必要なければ、省くことも可能である。
【０１７４】
更に画素１０６において駆動トランジスタ１０４にバイアス電圧が印加され、駆動トランジスタ１０４のゲート電圧ドレイン電流特性がシフトする現象が発生することに対して、初期化電源６６１を用意し、非点灯期間において、駆動トランジスタ１４のゲート電極に初期化電源６６１を入力し、逆バイアス電圧を印加することで、特性シフトを軽減することがある（図６６参照）
本実施例におけるタイミングチャートを図６７に示す。図６６の画素回路においては、駆動トランジスタ１４の電圧電流特性シフトを補償するため、映像信号を書き込む前に、初期化期間６７１を設け、駆動トランジスタ１４のゲート電極に初期化電源６６１の電圧を印加する。初期化電源６６１の電圧は、ＥＬアノード電源１３よりも高い電圧もしくは、ソース信号線１０に印加される最低電圧よりも低い電圧を入力することで実施する。電圧差が大きいほど短期間で、特性シフトの補償効果を得ることが可能である。
【０１７５】
図６７のタイミングチャートで、スイッチ１９は初期化期間６７１ではオフ状態としているが、ＥＬアノード電源１３よりも高い電圧を入力している場合にはオフ状態としても良い。駆動トランジスタ１４のドレイン電流が流れないため、スイッチ１９の状態によらずＥＬ素子８１は非点灯となるためである。
【０１７６】
同様に書き込み期間６７２においてスイッチ１９はオンとしてもよい。
【０１７７】
基準電圧ライン１０１は、初期化期間６７１において、ＥＬアノード電源１３、基準電圧１２のいずれでもよいし、切り替え部１０２の構成によっては、どの電源とも接続しない状態であってもよい。
【０１７８】
図６４及び図６５のように駆動トランジスタ１４と映像信号を取り込むスイッチ１７及び蓄積容量Ｃｓで構成される画素回路において、ＥＬ素子８１に流れる電流によっては、配線抵抗により発光期間においてＥＬアノード電源１３の電圧が低下することがある。
【０１７９】
そこで図６８に示すように、ＥＬアノード電源１３を横方向ばかりでなく、縦方向にも配線し、上下左右から電源を供給することで配線抵抗及び電流値を小さくし、画素回路１０６に入力されるまでのＥＬアノード電源１３の電圧降下を小さくするようにした。
【０１８０】
基準電圧ライン１０１に基準電圧１２が印加される期間に、ＥＬアノード電源１２が印加されないように、スイッチ６８１を追加し、切り替え部１０２と連動して動作するようにする。
【０１８１】
図６９に動作波形を示す。
【０１８２】
書き込み期間６９１においては、スイッチ１９及びスイッチ６８１は非導通状態としてＥＬアノード電源１３からの電源供給を遮断し、基準電圧１２により蓄積容量Ｃｓの電位を支える。同時にスイッチ１７によりソース信号線１０の電圧が蓄積容量Ｃｓの他端の電位を支えることで、ＥＬアノード電源１３の配線抵抗による電圧降下の影響を排し、表示パターンなどによる輝度変化を防止することが可能である。
【０１８３】
発光期間６９２においては、切り替え部１０２を介して１行分の画素にＥＬアノード電源１３からの電流供給のみならず、列方向からも配線６８２によりＥＬアノード電源を供給し、スイッチ６８１を導通状態とすることで、少なくとも２方向から電流が供給されることで、１配線当たりの電流が減少することや、電源から画素回路１０６までの配線抵抗値が減少することで、画素回路１０６内部に供給されるＥＬアノード電源１３の電圧降下が少ない表示装置を作成することが可能となり、ＥＬアノード電源１３の電流値（表示パターン）による輝度の変化の少ない表示装置が実現可能である。
【０１８４】
また、配線抵抗による電圧降下が減少した分、電源回路出力部での出力電圧値を低下させることができ（０．０５〜０．２Ｖ）、表示装置の消費電力の削減に効果がある。
【０１８５】
図６８においては、表示部の左及び上から電源を供給する構成例が示されているが、右からまたは下から供給しても良いし、左右両方に切り替え部１０２を配して、両側から給電する方法を用いても良い。
【０１８６】
同様に配線６８２についても上下いずれか一方もしくは上下両側からＥＬアノード電源１３を供給してもよい。
【０１８７】
ＥＬアノード電源の配線６８２のみで、配線抵抗による電圧降下を無視できるほど小さく設計できる場合には、図７０に示すように、切り替え部１０２の入力は基準電圧１２のみで、ＥＬアノード電源は列方向のみからの供給であっても良い。
【０１８８】
本実施例は、駆動トランジスタ１４がｐ型でＥＬアノード電源１３に対して実施することと同様に、図７１に示すような駆動トランジスタ１４がｎ型であっても同様に実施が可能である。
【０１８９】
駆動トランジスタ１４がｎ型の場合蓄積容量ＣｓはＥＬカソード電源と接続されることから、基準電圧ライン１０１は、基準電圧１２とＥＬカソード電源間で切り替えを行う構成とすればよい。
【実施例３】
【０１９０】
次に、実施例３のＥＬ表示装置について、図７２を用いて説明する。
【０１９１】
図６５〜図６８に示す実施例２のＥＬ表示装置においては、基準電圧１２及びＥＬアノード電源１３の電圧値を変更させて表示することが可能である。
【０１９２】
電圧が可変できることを利用すると、書き込み期間と発光期間で駆動トランジスタ１４のゲート電圧を変化させることが可能となる。
【０１９３】
例えば、これまでの構成で、基準電圧１２及びＥＬアノード電源１３をソースドライバのアナログ出力部の耐圧である５Ｖとし、ＥＬ素子８１が白輝度を発光するのに必要な電圧を用意するためにＥＬカソード電源を−５Ｖとすることがあった。
【０１９４】
ＥＬ表示装置を駆動するのに、ＥＬアノード電源１３及びＥＬカソード電源の２電源を作成する必要があり、また、ＥＬカソード電源１２は負電圧を生成する電源であることから、入力電圧に対して所定の電圧を生成するための変換効率が悪く、電源回路でのロスが大きい回路であった。
【０１９５】
そこで、本実施例では、図７２に示すように、書き込み期間７２１においては、ソースドライバのアナログ出力部の耐圧に対応して基準電源１２の電圧を５Ｖで供給し、ソースドライバからの映像信号電圧を０〜５Ｖの範囲で書き込みを行う。
【０１９６】
次に発光期間７２２において、ＥＬアノード電源１２の電圧を１０Ｖとして、基準電圧ライン１０１に印加する。
【０１９７】
駆動トランジスタ１４のゲート電圧（節点６５１）の電圧は、スイッチ１７が発光期間７２２の間は非導通状態であることから、書き込み期間７２１の間に蓄積容量Ｃｓに蓄えられた電圧を維持しながら、基準電圧ライン１０１の電圧変化に応じて、図７２の７２４に示すように変化する。
【０１９８】
節点６５１の電圧は発光期間中は、基準電源１２の電圧以上の電位に保たれる。ソース信号線への映像信号電圧が２Ｖであれば、８Ｖとなる。
【０１９９】
ＥＬ素子８１に必要な電圧が６Ｖであるとすると、ＥＬカソード電源の電圧を０Ｖとしても、駆動トランジスタ１４のゲートドレイン電圧は２Ｖ程度あり、駆動トランジスタ１４は定電流源として動作が可能である。
【０２００】
本実施例では、図６５〜図６８に示すＥＬ表示装置を用い、基準電源１２とＥＬアノード電源１３の電圧を異ならせることで、耐圧の低いソースドライバを用いた場合でも、映像信号振幅を低くしたまま、負電源をなくすものである。また、ＥＬカソード電源２０は不要となる。
【０２０１】
これにより電源生成効率は高効率な生成が可能であるＥＬアノード電源１３のみとなり、ＥＬアノード電源１３の電圧が高くなるが、表示装置としての消費電力が小さな回路を実現することが可能となる。
【実施例４】
【０２０２】
次に、実施例４のＥＬ表示装置について、図７３〜図７４を用いて説明する。
【０２０３】
実施例３のＥＬ表示装置より更に電力を下げるためには、ＥＬアノード電源１３の電圧を表示色毎に変化させ、ＥＬ素子８１の電圧が低い表示色では、ＥＬアノード電源１３の電圧を下げる方法がある。
【０２０４】
図７３に本実施例の回路構成を示す。この構成であると、基準電圧ライン１０１を表示色毎に別に配置し、ＥＬアノード電源１３の電圧を個別に設定できる。
【０２０５】
図７４に示すように青色のＥＬ素子８１に比べて赤色のＥＬ素子８１に必要な電圧が低い場合には、ＥＬアノード電源１３は青色の１０１ｃの電圧に対して、１０１ａに示すような電圧にすることで、（赤色ＥＬ素子８１に流れる電流）×（ＥＬアノード電源の電圧差）分の電力を削減することが可能である。
【０２０６】
また、基準電圧ライン１０１を表示色毎に分離することで、流れる電流が少なくなり、配線抵抗による電圧降下の影響が少なくなり、電力を小さくすることが可能となる。
【０２０７】
ＥＬカソード電源については、０Ｖとしてもよいし、負電源であってもよい。変換効率としては改善しないが、従来の方式に比べて表示色毎に必要最低限でＥＬ素子８１に電圧を印加していることから、低電力化を実現できる。
【実施例５】
【０２０８】
次に、実施例５のＥＬ表示装置について、図７５〜図７７を用いて説明する。
【０２０９】
図６６において、駆動トランジスタ１４の特性シフトを防止するため、初期化電源６６１を画素回路内にスイッチ６６２を形成する方法を説明した。
【０２１０】
一方、本実施例では、基準電圧ライン１０１の電圧を変動させて、駆動トランジスタ１４のゲート電圧を変動させることができることを利用して、図７５に示すように、初期化電源６６１を基準電圧ライン１０１に入力できるようにした。
【０２１１】
図７６に、本実施例の動作方法を示す。１フレーム前の表示状態に対して、初期化期間７６１において、基準電圧ライン１０１の電圧を初期化電源６６１にする。スイッチ１７、スイッチ１９は非導通状態とする。駆動トランジスタ１４のソース電圧を高くしておく必要があるので、ＥＬアノード電源１３を供給する。これによって図７５の節点Ａは、基準電圧ライン１０１の電圧変化とともに低下する。節点Ａの電圧は蓄積容量Ｃｓに蓄えられる電荷によって異なる。十分低い電圧が印加できればよい（駆動トランジスタ１４のゲートソース間電圧を大きくする）ため、最も蓄積容量に電荷が蓄えられない黒表示後における蓄積容量Ｃｓの電荷量の場合に、節点Ａの電圧が図６６における初期化電源となればよい。初期化電源６６１の電圧を調整することで、節点Ａの電圧の設定が可能である。ここで、駆動トランジスタ１４のソース電極はＥＬアノード電源を用いた例で記載しているが、切り替え手段７７１を用いて別の電源を入力するようにしても良い。駆動トランジスタ１４のゲート−ソース電極間に大きな電圧が印加される構成であればどのような方式であっても良い。図７７に変形例の回路を示す。
【０２１２】
駆動トランジスタの特性補償を実施する方法としては、駆動トランジスタ１４のゲート電圧にソース及びドレイン電極よりも高い電圧を印加して初期化しても良い。この場合には、初期化電源６６１は基準電圧よりも高くし、Ａ点電圧が、ソースドライバから供給される電圧よりも高い電圧になるようにすればよい。電圧が高いほど高速に補償が可能であるので、初期化電源は好ましくはＥＬアノード電源よりも高い電圧を印加する。
【０２１３】
これにより初期化期間７６１において駆動トランジスタ１４のソースゲート間電圧に、駆動トランジスタ１４の特性補償が行える大きな電圧を印加することが可能である。なお、ゲート電極に負極性、正極性いずれでも可能である。
【０２１４】
初期化期間７６１は、少なくとも１水平走査期間、好ましくは１フレームの１０〜５０％の期間で実施されることが好ましい。初期化期間７６１を短くするには、初期化電源６６１の電源を、駆動トランジスタ１４のソースゲート間電圧の絶対値が大きくなるように印加することが必要である。ソース電極に対して、絶対値が５Ｖ以上となることが好ましい。最大電圧は大きいほど短時間で実施が可能であるが、駆動トランジスタ１４の耐圧以下に設定される必要がある。
【０２１５】
初期化期間７６１が終了した後に、映像信号に基づいた電圧を画素に書き込む書き込み期間７６２を有する。
【０２１６】
書き込み期間７６２においてスイッチ１７を導通状態、切り替え部１０２は基準電圧１２を選択することで、蓄積容量Ｃｓには映像信号に基づいた電圧が印加され、かつ他の画素の点灯パターンによらず変化しない電圧が印加される。
【０２１７】
映像信号書き込み後、点灯期間７６３において、切り替え部１０２はＥＬアノード電源１３を選択し、基準電圧ライン１０１にＥＬアノード電源電圧が入力され、スイッチ１９を導通状態とすることでＥＬ素子８１が映像信号に応じて発光する。
【０２１８】
図７６の例では、１フレームが、初期化期間７６１、書き込み期間７６２、点灯期間７６３で構成される例を示しているが、黒挿入を実施するために非点灯期間を設けるようにしても良い。この場合、点灯期間７６３の任意の期間において、スイッチ１９を非導通状態とすることで実現可能である。複数回に分割して入力することも可能である。
【０２１９】
初期化期間７６１では、非点灯状態であることから、非点灯期間を初期化期間７６１によって実施してもよい。
【０２２０】
電気的に接続、非接続を切り替えることができれば、トランジスタでなくても実施が可能である。図面では便宜上スイッチで記載している。
【変更例】
【０２２１】
トランジスタの場合、ｎ型でもｐ型でも適用可能である。ＴＦＴばかりでなく、バイポーラトランジスタでも同様に実現が可能である。またＴＦＴについても、ポリシリコン、結晶シリコン、アモルファスシリコン、酸化物半導体など構成材料によらず同様に実施が可能である。
【０２２２】
本実施例は、それぞれの発明に対して組み合わせて実施することが可能である。組み合わせて実施することで、複数の効果を組み合わせて、また選択して得ることが可能である。
【０２２３】
また、本実施形態におけるＥＬ表示装置の画素は、単色の画素構成、赤緑青の３色、赤緑青白の４色、シアンイエローマゼンダの３色、ペンタイル画素構成等、表示色を問わず適用が可能である。
【０２２４】
また、図１４、図１６で、１列分の画素構成が記載されているが、これは、ストライプ状に形成されていても、デルタ配列に形成されていても、ソース信号線が共通の複数の画素があれば同様に適用が可能である。
【産業上の利用可能性】
【０２２５】
本発明に係るＥＬ表示装置は、ＥＬ素子用の電源の電圧変動があっても表示ムラなく表示が可能となり、良好な画像表示を実現できる。
【符号の説明】
【０２２６】
１０  ソース信号線
１１  切り替え部
１２  基準電圧
１３  ＥＬアノード電源
１４  駆動トランジスタ
１５  初期化電源入力用スイッチ
１６  電流供給用スイッチ
１７  ソース信号線電圧取り込み用スイッチ
１８  駆動トランジスタ特性補正用スイッチ
１９  ＥＬ素子に電流供給用スイッチ
２０  ＥＬカソード電源
３１  初期化電源
１０６  画素回路
【図１】
2010266848.tif 000003
【図２】
2010266848.tif 000004
【図３】
2010266848.tif 000005
【図４】
2010266848.tif 000006
【図５】
2010266848.tif 000007
【図６】
2010266848.tif 000008
【図７】
2010266848.tif 000009
【図８】
2010266848.tif 000010
【図９】
2010266848.tif 000011
【図１０】
2010266848.tif 000012
【図１１】
2010266848.tif 000013
【図１２】
2010266848.tif 000014
【図１３】
2010266848.tif 000015
【図１４】
2010266848.tif 000016
【図１５】
2010266848.tif 000017
【図１６】
2010266848.tif 000018
【図１７】
2010266848.tif 000019
【図１８】
2010266848.tif 000020
【図１９】
2010266848.tif 000021
【図２０】
2010266848.tif 000022
【図２１】
2010266848.tif 000023
【図２２】
2010266848.tif 000024
【図２３】
2010266848.tif 000025
【図２４】
2010266848.tif 000026
【図２５】
2010266848.tif 000027
【図２６】
2010266848.tif 000028
【図２７】
2010266848.tif 000029
【図２８】
2010266848.tif 000030
【図２９】
2010266848.tif 000031
【図３０】
2010266848.tif 000032
【図３１】
2010266848.tif 000033
【図３２】
2010266848.tif 000034
【図３３】
2010266848.tif 000035
【図３４】
2010266848.tif 000036
【図３５】
2010266848.tif 000037
【図３６】
2010266848.tif 000038
【図３７】
2010266848.tif 000039
【図３８】
2010266848.tif 000040
【図３９】
2010266848.tif 000041
【図４０】
2010266848.tif 000042
【図４１】
2010266848.tif 000043
【図４２】
2010266848.tif 000044
【図４３】
2010266848.tif 000045
【図４４】
2010266848.tif 000046
【図４５】
2010266848.tif 000047
【図４６】
2010266848.tif 000048
【図４７】
2010266848.tif 000049
【図４８】
2010266848.tif 000050
【図４９】
2010266848.tif 000051
【図５０】
2010266848.tif 000052
【図５１】
2010266848.tif 000053
【図５２】
2010266848.tif 000054
【図５３】
2010266848.tif 000055
【図５４】
2010266848.tif 000056
【図５５】
2010266848.tif 000057
【図５８】
2010266848.tif 000058
【図６０】
2010266848.tif 000059
【図６１】
2010266848.tif 000060
【図６２】
2010266848.tif 000061
【図６３】
2010266848.tif 000062
【図６４】
2010266848.tif 000063
【図６５】
2010266848.tif 000064
【図６６】
2010266848.tif 000065
【図６７】
2010266848.tif 000066
【図６８】
2010266848.tif 000067
【図６９】
2010266848.tif 000068
【図７０】
2010266848.tif 000069
【図７１】
2010266848.tif 000070
【図７２】
2010266848.tif 000071
【図７３】
2010266848.tif 000072
【図７４】
2010266848.tif 000073
【図７５】
2010266848.tif 000074
【図７６】
2010266848.tif 000075
【図７７】
2010266848.tif 000076
【図５６】
2010266848.tif 000077
【図５７】
2010266848.tif 000078
【図５９】
2010266848.tif 000079