(57)【要約】【課題】低電圧で動作可能で、かつ出力電流遮断時時のリーク電流が少ない定電流回路を提供することにある。【解決手段】定電流回路１０におけるカレントミラー部１０Ｃは、負荷回路６に接続され、供給される基準電流に基づいて負荷回路６の電流を制御する。半導体スイッチ部１０Ｓは、カレントミラー部１０Ｃと接地極の間に配置され、カレントミラー部１０Ｃに供給される基準電流と負荷回路６の電流をそれぞれ遮断する。【選択図】図１
2010266926.tif 000002
【特許請求の範囲】
【請求項１】
負荷回路に接続され、供給される基準電流に基づいて該負荷回路の電流を制御するカレントミラー部と、
前記カレントミラー部と電源又は接地極の間に配置され、前記基準電流と前記負荷回路の電流をそれぞれ遮断する半導体スイッチ部と、
を備えることを特徴とする定電流回路。
【請求項２】
前記半導体スイッチ部は、
導通状態を判定する第１の閾値電位が、前記カレントミラー部を構成する半導体素子が有する第２の閾値電位より大きな値である
ことを特徴とする請求項１に記載の定電流回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流の出力を制御する定電流回路に関する。
【背景技術】
【０００２】
携帯端末をはじめとした携帯可能な装置が普及している。携帯可能な装置では、電池を電源として動作させることが一般的であり、消費電力を低減するために電源電圧が低く設定されている。また、電池を電源とする装置では、消費電力を低減させることが、装置の小型化や連続動作時間を延長するために必要になる。
そのような携帯可能な装置においても、定電流制御された電流を供給する定電流回路にカレントミラー回路が広く用いられている。カレントミラー回路の基本的な構成では、常時一定の電流を出力する構成であることから、常時電力が消費される回路となる。
また、携帯可能な装置の中には、全ての構成を機能させずに一部の構成を機能させることにより必要な機能を実現できるものがある。そのような装置では、必要とされる構成だけを動作させるように切り替えて、同時に動作する構成を縮退しても必要な機能を実現することが可能である。
カレントミラー回路に接続される負荷回路の動作を制御する場合において、その負荷回路の動作の切り替えは、カレントミラー回路の出力電流を制御して、機能を停止させる負荷回路への電流を遮断することにより行う。このように構成の切り替えを行うことにより、必要としない構成が機能することにより無駄に消費される電流を低減させることができる（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−５２８７９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１などに示される図３、４の回路では、カレントミラー回路が負荷回路に供給する電流を遮断した場合であってもリーク電流が生じてしまう場合がある。
図３の回路例の問題を説明する。この図には、定電流回路３０として、対となるＦＥＴ  ＭＮ１１、ＭＮ１２によって構成されるカレントミラー部３０Ｃと、カレントミラー部３０Ｃを構成するＦＥＴ  ＭＮ１１、ＭＮ１２のゲートに接地電位を供給するＦＥＴ  ＭＮ１３が示されている。また、カレントミラー部３０Ｃには、基準電流源５から基準電流Ｉ１が供給され、供給された基準電流Ｉ１に応じてカレントミラー部３０Ｃが制御する出力電流Ｉ２が設定される。
【０００５】
カレントミラー部３０Ｃを動作させ出力電流Ｉ２を所定の値に制御する場合には、ＦＥＴ  ＭＮ１３は、ＯＦＦ（遮断）状態とし、カレントミラー部３０Ｃに供給される基準電流Ｉ１に応じてＦＥＴ  ＭＮ１１、ＭＮ１２のゲート電圧が変化し、負荷回路６に所定の値の出力電流Ｉ２を出力する。
カレントミラー部３０Ｃの出力電流Ｉ２を遮断する場合には、基準電流Ｉ１を遮断した上で、ＦＥＴ  ＭＮ１３をＯＮ（導通）状態とし、カレントミラー部３０Ｃを構成するＦＥＴ  ＭＮ１１、ＭＮ１２のゲート電圧を接地電位にする。
【０００６】
また、低い電源電圧で回路を動作させる場合には、扱う信号の振幅を確保するため、構成するＦＥＴの閾値電圧を低く設定することが行われる。カレントミラー部３０Ｃにおいて、ＦＥＴ  ＭＮ１１とＭＮ１２の閾値電圧を小さくすることにより、カレントミラー回路として正常動作できる電圧範囲が広くなる。
しかしながら、カレントミラー部３０Ｃでは、閾値電圧の小さなＦＥＴを用いて構成すると、ゲートに印加する電圧を接地電位として出力電流を遮断しようとしても、ＦＥＴ  ＭＮ１２を完全に遮断状態にすることができずにリーク電流が生じるという問題がある。
図４は、図３に示したＮ型ＦＥＴをＰ型ＦＥＴに代え、相補の回路構成として示したものであり、同じようにカレントミラー部４０Ｃの出力を遮断させようとしてもリーク電流が発生するという同じ問題がある。
本発明は、上記問題を解決すべくなされたもので、その目的は、低電圧で動作可能で、かつ出力電流遮断時のリーク電流が少ない定電流回路を提供することにある。
【課題を解決するための手段】
【０００７】
上記問題を解決するために、本発明は、負荷回路に接続され、供給される基準電流に基づいて該負荷回路の電流を制御するカレントミラー部と、前記カレントミラー部と電源又は接地極の間に配置され、前記基準電流と前記負荷回路の電流をそれぞれ遮断する半導体スイッチ部と、を備えることを特徴とする定電流回路である。
【０００８】
また、本発明は、上記発明において、前記半導体スイッチ部は、導通状態を判定する第１の閾値電位が、前記カレントミラー部を構成する半導体素子が有する第２の閾値電位より大きな値であることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、定電流回路では、カレントミラー部が、負荷回路に接続され、供給される基準電流に基づいて負荷回路の電流を制御する。半導体スイッチ部は、カレントミラー部と電源又は接地極の間に配置され、カレントミラー部に供給される基準電流と負荷回路の電流をそれぞれ遮断する。
これにより、カレントミラー部に供給される基準電流と負荷回路の電流をそれぞれ遮断することにより、消費電力を低減可能な定電流回路を提供できる。
【図面の簡単な説明】
【００１０】
【図１】本実施形態による定電流回路を示すブロック図（その１）である。
【図２】同実施形態における定電流回路を示すブロック図（その２）である。
【図３】従来の実施形態における定電流回路を示すブロック図（その１）である。
【図４】従来の実施形態における定電流回路を示すブロック図（その２）である。
【発明を実施するための形態】
【００１１】
（第１実施形態）
以下、本発明の一実施形態による定電流回路について説明する。
図１は、本実施形態による定電流回路及び定電流回路を含む半導体装置を示すブロック図である。
図に示される定電流回路１０は、接地電位並びに基準電流源５と負荷回路６に接続されている。定電流回路１０は、基準電流源５や負荷回路６とともに半導体装置１００に含んで構成することができる。
基準電流源５は、一端が電源に接続され、他端が定電流回路１０に接続される。基準電流源５は、基準とする基準電流Ｉ１を定電流回路１０に供給する。
負荷回路６は、一端が電源に接続され、他端が定電流回路１０に接続される。負荷回路６の電流は、定電流回路１０により定電流制御された電流Ｉ２になる。
【００１２】
定電流回路１０は、カレントミラー部１０Ｃと半導体スイッチ部１０Ｓを備える。カレントミラー部１０Ｃは、ｎチャネル電界効果型トランジスタ（ＦＥＴ  ＭＮ）１とＦＥＴ  ＭＮ２を備える。半導体スイッチ部１０Ｓは、ＦＥＴ  ＭＮ３とＦＥＴ  ＭＮ４を備える。
【００１３】
この図に示される定電流回路１０における接続を整理する。
カレントミラー部１０ＣにおけるＦＥＴ  ＭＮ１は、基準電流源５に接続されたドレインがゲートと接続される。ＦＥＴ  ＭＮ２は、ドレインが負荷回路６に接続され、ゲートがＦＥＴ  ＭＮ１のゲートに接続される。
半導体スイッチ部１０ＳにおけるＦＥＴ  ＭＮ３は、ドレインがＦＥＴ  ＭＮ１のソースに接続され、ソースは接地電位とされ、ゲートは端子ＴＢ１に接続される。ＦＥＴ  ＭＮ４は、ドレインがＦＥＴ  ＭＮ２のソースに接続され、ソースは接地電位とされ、ゲートは端子ＴＢ１に接続される。
【００１４】
この構成により、端子ＴＢ１に入力する信号ＳＤバーの電圧によって、半導体スイッチ部１０Ｓの状態が設定される。
端子ＴＢ１に入力される信号ＳＤバーの電圧を所定の電圧より高く設定して半導体スイッチ部１０ＳをＯＮ状態とする。これにより、カレントミラー部１０Ｃを動作させ負荷回路６の電流Ｉ２を所定の電流に制御できる。半導体スイッチ部１０ＳをＯＮ状態とするには、端子ＴＢ１にＦＥＴ  ＭＮ３とＭＮ４の閾値電圧ＶＴＨＳＷより高いゲート・ソース間電圧ＶＧＳを印加する。このとき、半導体スイッチ部１０ＳにおけるＦＥＴ  ＭＮ３とＭＮ４のドレイン電圧ＶＤＳＯＮを小さな値にすることにより、カレントミラー部１０Ｃは、半導体スイッチ部１０Ｓの影響を受けることなく半導体スイッチ部１０Ｓを介さずに直接接地電位が接続されたように動作させることができる。
【００１５】
端子ＴＢ１に入力される信号ＳＤバーの電圧を所定の電圧より低く設定して半導体スイッチ部１０ＳをＯＦＦ状態とすることにより、カレントミラー部１０Ｃの動作を停止して負荷回路６の電流Ｉ２を遮断できる。半導体スイッチ部１０ＳをＯＦＦ状態とするには、端子ＴＢ１にＦＥＴ  ＭＮ３とＭＮ４の閾値電圧ＶＴＨＳＷより低いゲート・ソース間電圧ＶＧＳを印加する。このとき、半導体スイッチ部１０ＳにおけるＦＥＴ  ＭＮ３とＭＮ４を確実にＯＦＦ状態にすることにより、カレントミラー部１０Ｃには、リーク電流が流れないようにできる。
【００１６】
本実施形態では、電源電圧が低く設定された場合においても安定に動作する制御範囲を広く確保するために、カレントミラー部１０ＣのＦＥＴ  ＭＮ１、ＭＮ２の閾値電圧ＶＴＨＣＭを低く設定すると仮定する。
また、半導体スイッチ部１０Ｓを確実にＯＦＦさせるためには、ＦＥＴ  ＭＮ３とＭＮ４の閾値電圧ＶＴＨＳＷを高く設定する。この閾値電圧ＶＴＨＳＷを高く設定することにより、半導体スイッチ部１０Ｓが遮断すべき場合に、遮断しきれずに発生するリーク電流を低減することができる。
【００１７】
半導体スイッチ部１０ＳのＯＮ抵抗を下げるため、ＦＥＴ  ＭＮ３とＭＮ４のソースを接地電位とすることにより、ＦＥＴ  ＭＮ３とＭＮ４における基板バイアス効果の影響を回避する。そして、このＦＥＴ  ＭＮ３とＭＮ４の閾値電圧ＶＴＨＳＷを高く設定しても、端子ＴＢ１から供給される信号ＳＤバーの“Ｈ（ハイ）”レベルを電源電圧に設定する。
【００１８】
ＦＥＴ  ＭＮ１とＭＮ２は、ＦＥＴ  ＭＮ３とＭＮ４のドレイン電圧ＶＤＳＯＮ分だけ、ソース電位が高くなる。ただし、ＦＥＴ  ＭＮ３とＭＮ４のゲート幅を基準電流Ｉ１、負荷回路６の電流Ｉ２に応じて十分大きく設定することで、そのドレイン電圧ＶＤＳＯＮを十分小さくできる。また、ＦＥＴ  ＭＮ１とＭＮ２は、ゲートが中間電位での動作になることから基板バイアス効果の影響を受けるが、閾値電圧を低く設定できるので低電圧でも動作可能である。
そのため、定電流回路１０では、閾値電圧が高いＦＥＴで構成された従来回路における電源電圧より電源電圧を低く設定しても定電流制御を行うことができる。また、定電流回路１０では、ＦＥＴ  ＭＮ１とＭＮ２の閾値電圧を低く設定したことにより、負荷回路６の端子間電圧の変動範囲を確保することができる。
【００１９】
上記の実施形態に示したように、カレントミラー部１０Ｃの電流は、半導体スイッチ部１０Ｓによってそれぞれ遮断することができることから、負荷回路６への電流を遮断するときのリーク電流は発生しなくなる。
【００２０】
（第２実施形態）
以下、本発明の第２実施形態による定電流回路について説明する。
図２は、本実施形態による定電流回路及び定電流回路を含む半導体装置を示すブロック図である。
図に示される定電流回路２０は、電源並びに基準電流源７と負荷回路８に接続されている。定電流回路２０は、基準電流源７や負荷回路８とともに半導体装置２００に含んで構成することができる。
基準電流源７は、一端が接地電位とされ、他端が定電流回路２０に接続される。基準電流源７は、基準とする基準電流Ｉ１を定電流回路２０に供給する。
負荷回路８は、一端が接地電位とされ、他端が定電流回路２０に接続される。負荷回路８の電流は、定電流回路２０により定電流制御された電流Ｉ２に制御される。
【００２１】
定電流回路２０は、カレントミラー部２０Ｃと半導体スイッチ部２０Ｓを備える。カレントミラー部２０Ｃは、Ｐチャネル電界効果型トランジスタ（ＦＥＴ  ＭＰ）１とＦＥＴ  ＭＰ２を備える。半導体スイッチ部２０Ｓは、ＦＥＴ  ＭＰ３とＦＥＴ  ＭＰ４を備える。
【００２２】
この図に示される定電流回路２０における接続を整理する。
カレントミラー部２０ＣにおけるＦＥＴ  ＭＰ１は、基準電流源７に接続されたドレインがゲートと接続される。ＦＥＴ  ＭＰ２は、ドレインが負荷回路８に接続され、ゲートがＦＥＴ  ＭＰ１のゲートに接続される。
半導体スイッチ部２０ＳにおけるＦＥＴ  ＭＰ３は、ドレインがＦＥＴ  ＭＰ１のソースに接続され、ソースは電源に接続され、ゲートは端子ＴＢ２に接続される。ＦＥＴ  ＭＰ４は、ドレインがＦＥＴ  ＭＰ２のソースに接続され、ソースは電源に接続され、ゲートは端子ＴＢ２に接続される。
【００２３】
この構成により、端子ＴＢ２に入力する信号ＳＤの電圧によって、半導体スイッチ部２０Ｓの状態が設定される。
端子ＴＢ２に入力される信号ＳＤの電圧を所定の電圧より低く設定して半導体スイッチ部２０ＳをＯＮ状態とする。これにより、カレントミラー部２０Ｃを動作させ負荷回路８の電流Ｉ２を所定の電流に制御できる。半導体スイッチ部２０ＳをＯＮ状態とするには、端子ＴＢ２にＦＥＴ  ＭＰ３とＭＰ４の閾値電圧ＶＴＨＳＷより高いゲート・ソース間電圧ＶＧＳを印加する。このとき、半導体スイッチ部２０ＳにおけるＦＥＴ  ＭＰ３とＭＰ４のドレイン・ソース電圧ＶＤＳＯＮを小さな値にすることにより、カレントミラー部２０Ｃは、半導体スイッチ部２０Ｓの影響を受けることなく半導体スイッチ部２０Ｓを介さずに直接電源に接続されたように動作させることができる。
【００２４】
また、端子ＴＢ２に入力される信号ＳＤの電圧を所定の電圧より高く設定して半導体スイッチ部２０ＳをＯＦＦ状態とすることにより、カレントミラー部２０Ｃの動作を停止して負荷回路８の電流Ｉ２を遮断できる。半導体スイッチ部２０ＳをＯＦＦ状態とするには、端子ＴＢ２にＦＥＴ  ＭＰ３とＭＰ４の閾値電圧ＶＴＨＳＷより低いゲート・ソース間電圧ＶＧＳを印加する。このとき、半導体スイッチ部２０ＳにおけるＦＥＴ  ＭＰ３とＭＰ４を確実にＯＦＦ状態にすることにより、カレントミラー部２０Ｃには、リーク電流が流れないようにできる。
【００２５】
本実施形態における構成は、前述の図１の構成と相補の関係にあり、第１実施形態に示した構成に準じてＦＥＴの閾値を選択することにより、カレントミラー部２０Ｃの電流は、半導体スイッチ部２０Ｓによってそれぞれ遮断することができることから、負荷回路８への電流を遮断するときのリーク電流は発生しなくなる。
【００２６】
なお、本発明は、上記の各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更可能である。本発明の定電流回路における、カレントミラー部の構成では、ＦＥＴのゲート部のチャネル幅、チャネル長をそれぞれ選択することにより、電流Ｉ１と電流Ｉ２の比を設定することができる。また、接続される負荷回路の数に応じてカレントミラー部とスイッチ部のＦＥＴを追加することにより、回路数を増やすことができる。
また、本実施形態で示した定電流回路１０（２０）は、基準電流源５（７）や負荷回路６（８）とともに半導体装置に含んで構成することができる。
【００２７】
なお、本発明の定電流回路は、定電流回路１０、２０に相当する。また、本発明の負荷回路は、負荷回路６、８に相当する。また、本発明のカレントミラー部は、カレントミラー部１０Ｃ、２０Ｃに相当する。また、本発明の半導体スイッチ部は、半導体スイッチ部１０Ｓ、２０Ｓに相当する。また、本発明の半導体装置は、半導体装置１００、２００に相当する。
【符号の説明】
【００２８】
１００  半導体装置、５  基準電流回路、６  負荷回路、１０  定電流回路、
１０Ｃ  カレントミラー部、１０Ｓ  半導体スイッチ部、
ＭＮ１、ＭＮ２、ＭＮ３、ＭＮ４  ｎチャネル電界効果型トランジスタ（ＦＥＴ）
【図１】
2010266926.tif 000003
【図２】
2010266926.tif 000004
【図３】
2010266926.tif 000005
【図４】
2010266926.tif 000006