(57)【要約】【課題】他の性能を落とさずに低消費電力化ＬＳＩ及びＬＳＩの低消費電力化を達成する半導体集積回路装置を提供すること。【解決手段】低消費電力化ＬＳＩ１０１は、経年劣化の少ない動作初期の段階は、主に基準電圧から経年劣化マージンに相当する電圧を差し引いた動作電圧値を記憶し、経年劣化が進むとともに同一性能を保証するため段階的に動作電圧値が基準電圧に近づいていく動作電圧値を記憶する経年劣化係数テーブル１０４を備え、電源電圧制御部１０２は、不揮発記憶装置１０５に記憶された実使用時間と経年劣化係数テーブル１０４の値から最適な前記動作電圧値を求め、この動作電圧値を基に電源電圧を変化させる。【選択図】図３
2010016653.tif 000002
【特許請求の範囲】
【請求項１】
電源電圧により動作するトランジスタを集積した半導体集積回路装置であって、
電源電圧の印加時間を実使用時間として計測する実使用時間計測手段と、
計測された実使用時間を記憶する記憶手段と、
前記電源電圧印加時間と前記トランジスタの動作速度を保証するための動作電圧との関係をあらかじめ記憶する経年劣化係数テーブルと、
前記記憶手段に記憶された実使用時間と前記経年劣化係数テーブルの値から最適な前記動作電圧値を求め、この動作電圧値を基に前記電源電圧を変える電源電圧制御手段と、
を備える半導体集積回路装置。
【請求項２】
前記経年劣化係数テーブルは、経年劣化の少ない動作初期の段階は、基準電圧から経年劣化マージンに相当する電圧を差し引いた動作電圧値を記憶し、経年劣化が進むとともに同一性能を保証するため段階的に動作電圧値が基準電圧に近づいていく動作電圧値を記憶する請求項１記載の半導体集積回路装置。
【請求項３】
前記電源電圧制御手段は、経年劣化による速度劣化分を電圧に換算し、使用開始初期の段階は動作電源電圧を下げ、経年劣化に応じて電圧を上げていく請求項１記載の半導体集積回路装置。
【請求項４】
基板電圧を供給する電源を備え、
前記電源電圧制御手段は、前記記憶手段に記憶された実使用時間と前記経年劣化係数テーブルの値から最適な前記基板電圧値を求め、この基板電圧値を基に前記基板電圧を変える請求項１記載の半導体集積回路装置。
【請求項５】
前記電源電圧制御手段は、経年劣化による速度劣化分を基板電圧に換算し、使用開始初期の段階は基板に逆バイアスをかけてリーク電流を削減し、使用時間に応じて経年による速度劣化分を相殺する分だけ基板電圧を上げていく請求項４記載の半導体集積回路装置。
【請求項６】
前記実使用時間計測手段は、外部から供給される電源電圧印加時間を計測する請求項１記載の半導体集積回路装置。
【請求項７】
前記実使用時間計測手段は、外部から時間情報を受け取る受信手段と、
出荷時間を記憶する出荷時間記憶手段とを備え、
取得した現時間情報から前記出荷時間を差し引くことで実使用時間を算出する請求項１記載の半導体集積回路装置。
【請求項８】
前記記憶手段は、電源オフ時に通算の経年劣化時間を記憶する不揮発記憶装置である請求項１記載の半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置に係り、詳細には、低消費電力ＬＳＩ及びＬＳＩの低消費電力化手法の改良に関する。
【背景技術】
【０００２】
システムＬＳＩは、高速処理／高速通信に対する市場の要求と半導体製造プロセスの微細化技術の進展に伴い、半導体素子の高速化と搭載トランジスタの増大によって高性能化を実現してきた。Ｇｏｒｄｅｎ  Ｍｏｏｒｅの提唱したムーアの法則によれば、半導体チップの上に集積されるトランジスタの数は２年毎に倍増すると言われている。近年になってムーアの法則に限界が近づいている。その根拠の１つがＬＳＩの消費電力の増大である。既にモバイル製品分野ではＬＳＩの低消費電力化が重要な課題となっている。バッテリ駆動ではないサーバやホーム製品分野においても消費電力の増大に伴う発熱が問題となっておりＬＳＩの低消費電力化が大きな課題となっている。
【０００３】
システムＬＳＩにおける消費電力には大きく分けて、トランジスタのスイッチングに起因するダイナミック電力とリーク電力に区別される。ＣＭＯＳ回路におけるダイナミック電力Ｐｄは、次式（１）で表される。
Ｐｄ＝αＣＶ２ｆ        …（１）
但し、α：スイッチング確立、Ｃ：負荷容量、Ｖ：電源電圧、ｆ：動作周波数
【０００４】
プロセスの微細化に伴い電源電圧Ｖは低電圧化が進み、単位トランジスタ当たりでみるとダイナミック電力は低減されてきた。しかし、近年ではＶｔｈの低下に伴うリーク電流の増大に起因してプロセスが進化しても電源電圧Ｖを下げられない傾向にあり、プロセスの微細化に伴う高集積化高速化によって、ＬＳＩとしてみるとダイナミック電力Ｐｄは増大する傾向にある。ダイナミック電力を削減する技術としては、スイッチング不要な箇所のクロックを停止するクロックゲーティング、ＬＳＩ内部で複数の電源電圧を使い分けるマルチ電源、処理負荷に応じて動的に電圧と周波数を変更するＤＶＦＳ（Dynamic Voltage and Frequency Scaling）などが使用されている。
【０００５】
一方、リーク電流は、サブスレッショルドリーク電流、ゲートリーク電流、ジャンクションリーク電流などに分類される。低い電圧で同一性能を保持するためにはゲート酸化膜厚を薄くしてしきい値電圧Ｖｔｈを低くする必要があり、その結果微細化によりサブスレッショルドリーク電流、ゲートリーク電流は増加してきた。それに加え、高速化による低Ｖｔセルの採用や高集積化による素子数の増大、電力密度の増大による自己発熱などの影響により、ＬＳＩとして見た場合のリーク電力は近年激増している。特に対策を講じなければ６５ｎｍ以下のプロセス世代ではリーク電流はダイナミック電力と同程度の割合を占めると言われる程に大きくなっている。リーク電力を削減する技術としては、Ｈｉｇｈ−ｋ絶縁膜採用、複数種類のＶｔｈのトランジスタを使い分けるマルチＶｔｈ、ＬＳＩ内部を複数の電源ドメインに分割し不要なドメインの電源を遮断する電源遮断、基板電源にバイアスをかけＶｔｈを制御する基板バイアス制御などが使われている。
【０００６】
また、プロセスの微細化に伴いＶｔｈが低くなると、Ｖｔｈのばらつき量の絶対値が従来と同じでも、それがＶｔｈに占める割合は大きくなるため、トランジスタの性能ばらつきが増大するという課題も発生している。
【０００７】
特許文献１には、ＬＳＩ内部に性能測定回路を設け、ＬＳＩ検査時に回路機能モジュールの動作速度、消費電力などを測定し、記憶しておく半導体集積回路装置が開示されている。特許文献１に記載の装置は、個々のチップ毎に製造ばらつきを考慮し、同一性能で最も低消費電力にできる周波数や電源電圧、基板バイアスを選択する。
【特許文献１】特開２００４−２２８４１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、Ｖｔｈのばらつきには製造上のばらつきの他、経年劣化による変動もある。例えば、ＭＯＳＦＥＴのチャネルで発生するホットキャリアがゲート絶縁膜に注入捕捉されてＶｔｈの変動（速度劣化)をもたらすのはその一例である。したがって、ＬＳＩを規定の期間中動作保証するためには、このような半導体デバイスの経年劣化を考慮した設計と検査が必要である。そのため、設計では経年変化による速度劣化分をあらかじめ設計マージンとして付加した設計を行うのが一般的である。また検査では、設計マージンを検査電圧からあらかじめ差し引いて検査することで規定期間中の動作を保証するなどの手法が採られている。
【０００９】
このように経年劣化を考慮したＬＳＩは規定された動作期間を保証すべき設計係数を付加する必要があるため以下のような課題が存在していた。
【００１０】
第１には、経年劣化により動作速度が遅くなった場合を想定した設計を行うため、経年劣化が発生していない使用開始初期の段階においては、不要な速度マージンが存在する。すなわち使用開始初期の段階ではデバイスの実力よりも高い電圧値で動作している。
【００１１】
第２には、経年劣化が発生していない使用開始初期の段階でも経年劣化後と同じ電圧値で動作させた場合、経年劣化に従い最適な動作電圧で動作させた場合と比較して経年劣化度がより大きくなってしまう。
【００１２】
特許文献１で開示されている低消費電力化手法は、製造ばらつきについては考慮されているものの経年劣化によるこれらの課題に対しては解決策を提示できていない。
【００１３】
本発明は、かかる点に鑑みてなされたものであり、他の性能を落とさずに低消費電力化ＬＳＩ及びＬＳＩの低消費電力化を達成する半導体集積回路装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明の半導体集積回路装置は、電源電圧により動作するトランジスタを集積した半導体集積回路装置であって、電源電圧の印加時間を実使用時間として計測する実使用時間計測手段と、計測された実使用時間を記憶する記憶手段と、前記電源電圧印加時間と前記トランジスタの動作速度を保証するための動作電圧との関係をあらかじめ記憶する経年劣化係数テーブルと、前記記憶手段に記憶された実使用時間と前記経年劣化係数テーブルの値から最適な前記動作電圧値を求め、この動作電圧値を基に前記電源電圧を変える電源電圧制御手段と、を備える構成を採る。
【発明の効果】
【００１５】
本発明によれば、経年劣化の少ない動作初期の段階では経年劣化マージン分だけ低い電圧で動作させることにより、他の性能を落とさずに低消費電力化ＬＳＩ及びＬＳＩの低消費電力化を達成することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００１７】
（原理説明）
まず、本発明の基本的な考え方について説明する。
【００１８】
図１は、実使用時間に対するトランジスタ劣化量を示す図であり、横軸に実使用時間、縦軸にトランジスタ劣化量［％］をとる。
【００１９】
図１では、使用開始時の初期劣化量Ｙ（０）から、時間が経過するに従い劣化量が増えていき、最終的に製品保証期間Ｘ（図１ａ．参照）の時点Ｙ（Ｘ）まで劣化が進むことを示している。使用開始時の初期劣化量Ｙ（０）から製品保証期間Ｘの時点Ｙ（Ｘ）までがＸ年使用によるトランジスタ劣化量である（図１ｂ．参照）。
【００２０】
ここで、使用開始時点での劣化量が０ではなくＹ（０）であるのは、以下の理由による。すなわち、通常ＬＳＩの検査では、初期不良をスクリーニングするためのバーンイン試験を行う。このため使用開始時点でも一定の劣化が発生する。したがって、製品保障期間Ｘの実使用時間により発生する劣化量は、Ｙ（Ｘ）−Ｙ（０）となる。これを設計の観点で言い換えると、ＬＳＩはＹ（Ｘ）の速度劣化が生じても動作可能なようにマージンを付与して設計する必要があり、出荷前の時点Ｙ（０）においてもＹ（Ｘ）の劣化を考慮した検査が必要であるということである。
【００２１】
図２は、実使用時間に対するトランジスタ動作下限電圧を示す図である。図２は、図１のグラフの縦軸をトランジスタの動作電圧に置き換えたものである。図２中の曲線は、動作下限電圧（Ｖ.limit）であり、ＬＳＩを正常に動作させるためにはＶ.limit以上の電圧を供給する必要があることを示している。図２から明らかなように、使用開始時、すなわち実使用による劣化がない時は、速度劣化がない分、ＬＳＩはより低電圧Ｖ（０）で動作させることが可能である。そして時間の経過に伴い、動作下限電圧（Ｖ.limit）は上がっていき、最終的にＶ（Ｘ）を供給することが必要となる。このため、従来は製品保証期間Ｘでの動作下限電圧Ｖ（Ｘ）よりも電圧が低くならないように、基準動作電圧Ｖ.Refを与える必要があった。
【００２２】
ここで、基準動作電圧Ｖ.Refと、動作下限電圧Ｖ.limitとを比較してみると、特に使用開始初期の段階ではＶ.RefとＶ.limitの差が大きいことがわかる。本発明者は、この点に着目し、設定電圧をＶ.Newのように一定期間で更新していく。つまり設計初期の段階では、Ｖ（０）に限りなく近い値で電圧を設定し、低電圧で動作させ、経年劣化が進むにつれ、Ｖ.limitよりも低くならないように電圧値を定期的に更新し、最終的にＶ.Refに近づくように電圧を設定する。図２ｂ．に示す網掛け部分が削減可能な電圧値となる。
【００２３】
このようにして経年劣化の少ない動作初期の段階では経年劣化マージン分だけ低い電圧で動作することで性能を落とさずに低消費電力化を達成することが可能となる。
【００２４】
（実施の形態１）
図３は、上記基本的な考え方に基づく本発明の実施の形態１に係る半導体集積回路装置の構成を示すブロック図である。本実施の形態は、ＭＯＳＦＥＴを集積した低消費電力化ＬＳＩに適用した例である。
【００２５】
図３において、低消費電力化ＬＳＩ１０１は、電源電圧制御部１０２、実使用時間計測部１０３、経年劣化係数テーブル１０４、不揮発記憶装置１０５、及び電源１０６を備えて構成される。
【００２６】
図３は、必要最小限の機能ブロックを示したものであり、実際のＬＳＩには前記機能ブロック以外にも複数の機能ブロックが存在する。また、低消費電力化ＬＳＩ１０１には、外部電源１０７よりシステム電源１１０とパワーオンリセット１０９が供給されている。また、低消費電力化ＬＳＩ１０１には、ＲＴＣ（Real Time Clock）１０８より実使用時間計測部１０３に対して低速クロック１１１が供給されている。
【００２７】
電源電圧制御部１０２は、外部電源１０７からのパワーオンリセット１０９及び、実使用時間計測部１０３と経年劣化係数テーブル１０４の値に基づいて、低消費電力化ＬＳＩ１０１の電源電圧印加時間に応じた最適な動作電圧値を求め、この動作電圧値を基に電源電圧を変化させる。具体的には、電源電圧制御部１０２は、実使用時間計測部１０３と経年劣化係数テーブル１０４の情報を用いて電源１０６に対して使用時間に応じた最適な動作電圧を指示する。特に、電源電圧制御部１０２は、経年劣化による速度劣化分を電圧に換算し、使用開始初期の段階は動作電源電圧を下げ、経年劣化に応じて電圧を上げていく電源電圧制御を行う。また、電源電圧制御部１０２は、不揮発記憶装置１０５に記憶されている経年劣化時間を最新の値に定期的に更新する。
【００２８】
実使用時間計測部１０３は、外部電源１０７からのパワーオンリセット１０９及び、低消費電力化ＬＳＩ１０１の電源電圧印加時間を実使用時間として計測する。特に、実使用時間計測部１０３は、外部からＬＳＩへ供給される電源電圧印加時間を計測する。
【００２９】
経年劣化係数テーブル１０４は、電源電圧印加時間とトランジスタの動作速度を保証するための動作電圧との関係をあらかじめテーブル値として記憶する。すなわち、経年劣化係数テーブル１０４には、経年劣化の少ない動作初期の段階は、主に基準電圧から経年劣化マージンに相当する電圧を差し引いた動作電圧値が記憶されており、経年劣化が進むとともに同一性能を保証するため段階的に動作電圧値が基準電圧に近づいていく動作電圧値を記憶する。
【００３０】
不揮発記憶装置１０５は、実使用時間計測部１０３において計測された実使用時間を記憶する。具体的には、不揮発記憶装置１０５は、計測された経年劣化時間を定期的に記憶及び更新するため、外部電源１０７がシャットオフされても通算の経年劣化時間を記憶する。不揮発記憶装置１０５は、例えばＥＥＰＲＯＭ等の不揮発性メモリにより構成される。
【００３１】
電源１０６は、外部電源１０７からシステム電源１１０が供給され、このシステム電源１１０を基に供給低消費電力化ＬＳＩ１０１の内部に動作電源電圧を可変で供給する。電源１０６は、電源電圧制御部１０２により報知された動作電圧値を基に電源電圧を変化させることができる。
【００３２】
以下、上述のように構成された半導体集積回路装置の動作について説明する。
【００３３】
まず、外部電源１０７よりシステム電源１１０が投入され、低消費電力化ＬＳＩ１０１の動作電源電圧が昇圧される。電源安定後、パワーオンリセット１０９が解除され電源電圧制御部１０２と実使用時間計測部１０３が動作を開始する。実使用時間計測部１０３は、ＲＴＣ１０８から供給される低速クロック１１１を用いて時間をカウントする。なお、ここでは時間計測手段として便宜上ＲＴＣ１０８から供給される低速クロックを用いる例を示したが、時間を計測できるものであればよい。
【００３４】
次に、実使用時間計測部１０３は、ある一定周期時間を計測すると電源電圧制御部１０２に割り込み信号１１２を供給する。電源電圧制御部１０２は、割り込み信号１１２を検出すると、不揮発記憶装置１０５から記憶されている実使用時間を読み出し、実使用時間計測部１０３で計測された値と足し合わせて現在の使用時間を算出する。そして、電源電圧制御部１０２は、経年劣化係数テーブル１０４を参照し、算出した使用時間に対応する最適な動作電圧を見つけ出す。その後、電源電圧制御部１０２は、電源１０６に対して電源電圧制御信号１１３を報知する。また、算出した実使用時間は、不揮発記憶装置１０５に書き込まれる。
【００３５】
電源１０６は、電源電圧制御信号１１３の指示により電源電圧１１４を変更する。このサイクルを定期的に繰り返し、経年劣化時間に応じて動作電圧が変化するように制御する。
【００３６】
このようにして経年劣化の少ない動作初期の段階では経年劣化マージン分だけ低い電圧で動作することで性能を落とさずに低消費電力化を達成することが可能となる。
【００３７】
以上説明したように、本実施の形態によれば、低消費電力化ＬＳＩ１０１は、経年劣化の少ない動作初期の段階は、主に基準電圧から経年劣化マージンに相当する電圧を差し引いた動作電圧値を記憶し、経年劣化が進むとともに同一性能を保証するため段階的に動作電圧値が基準電圧に近づいていく動作電圧値を記憶する経年劣化係数テーブル１０４を備え、電源電圧制御部１０２は、不揮発記憶装置１０５に記憶された実使用時間と経年劣化係数テーブル１０４の値から最適な前記動作電圧値を求め、この動作電圧値を基に電源電圧を変化させるので、他の性能を落とさずに低消費電力化ＬＳＩ１０１の低消費電力化を達成することができる。すなわち、使用開始初期の段階では速度マージン分だけより低電圧でも動作させることが可能となる。また、経年劣化に従い最適な動作電圧に設定することにより経年劣化を緩和することを可能となる。これにより、あらかじめ設計時に必要な速度マージンを減らすことができるため、設計時において回路自体をより小面積／低消費電力に設計することができる。
【００３８】
本実施の形態では、経年劣化による速度マージンを電圧に換算し、動作電源電圧から差し引くことで性能を落とすことなく使用初期段階におけるデバイスの低消費電力化を達成する。また、動作電源電圧を使用開始初期に低く設定できるため、その分使用時間に対する経年劣化度を緩和することができ、デバイスの長寿命化を図ることができる。逆に動作保証年数が決まっている場合は、この緩和分を考慮することで設計時に必要な速度マージンを減らすことができるため、設計した回路自体をより小面積／低消費電力に設計することが可能である。
【００３９】
なお、本実施の形態では、実使用時間計測部１０３から割り込み信号１１２を供給しているが、電源電圧制御部１０２が別の信号をトリガにして実使用時間計測部１０３の値を読みに行ってもよい。
【００４０】
（実施の形態２）
実施の形態１は、実使用時間計測部１０３及びＲＴＣ１０８を用いる場合について説明した。実施の形態２では、実使用時間計測部１０３の代わりに、有線／無線ネットワークから時間情報を受け取る受信部を用いる半導体集積回路装置について説明する。
【００４１】
図４は、本発明の実施の形態２に係る半導体集積回路装置の構成を示すブロック図である。図３と同一構成部分には同一符号を付して重複箇所の説明を省略する。
【００４２】
図４において、低消費電力化ＬＳＩ２０１は、電源電圧制御部２０２、ベースバンド信号処理部２１３、経年劣化係数テーブル１０４、不揮発記憶装置２０５、及び電源１０６を備えて構成される。
【００４３】
図４は、必要最小限の機能ブロックを示したものであり、実際のＬＳＩには前記機能ブロック以外にも複数の機能ブロックが存在する。また、低消費電力化ＬＳＩ２０１には、外部電源１０７よりシステム電源１１０とパワーオンリセット１０９が供給されている。また、低消費電力化ＬＳＩ２０１のベースバンド信号処理部２１３には、ＲＦ受信部２１２及びアンテナ２１１が接続される。
【００４４】
以下、上述のように構成された半導体集積回路装置の動作について説明する。
【００４５】
ＲＦ受信部２１２は、図示しない無線ネットワークからアンテナ２１１を介してＲＦ信号２１４を受信する。ＲＦ受信部２１２は、受信した時間情報を含むベースバンド信号２１５をベースバンド信号処理部２１３に出力する。
【００４６】
ベースバンド信号処理部２１３は、ＲＦ受信部２１２により受信された無線ネットワークからの時間情報を受け取る。
【００４７】
不揮発記憶装置２０５は、図３の不揮発記憶装置１０５の機能に加えて、ＬＳＩ検査時にあらかじめ出荷時間を記憶する。
【００４８】
電源電圧制御部２０２は、図３の電源電圧制御部１０２の機能に加えて、ＲＦ受信部２１２が受信した時間情報と不揮発記憶装置２０５に記憶されている出荷時間との差分から実時間の計測を行う。
【００４９】
このように、本実施の形態によれば、ＲＦ受信部２１２において取得した現時間情報からＬＳＩ出荷時間を差し引くことで実使用時間を算出することができ、実施の形態１と同様の効果、すなわち他の性能を落とさずに低消費電力化ＬＳＩ１０１の低消費電力化を達成することができる。
【００５０】
また、低消費電力化ＬＳＩ２０１内部に、図３の実使用時間計測部１０３を設置しなくてもよく、ＲＴＣ１０８も不要であるため、回路の簡素化と低コスト化を図ることができる。例えば、低消費電力化ＬＳＩ２０１が携帯電話機のような通信端末に搭載される場合には、これらの通信装置のベースバンド信号処理部を使用することができる。
【００５１】
なお、本実施の形態では、無線ネットワークから時間情報を受け取る場合を例に採り説明しているが、有線ネットワークであってもよい。
【００５２】
（実施の形態３）
図５は、本発明の実施の形態３に係る半導体集積回路装置の構成を示すブロック図である。図３と同一構成部分には同一符号を付して重複箇所の説明を省略する。
【００５３】
図５において、低消費電力化ＬＳＩ３０１は、電源電圧制御部１０２、実使用時間計測部１０３、経年劣化係数テーブル１０４、及び不揮発記憶装置１０５を備えて構成される。
【００５４】
低消費電力化ＬＳＩ３０１には、外部電源３０７よりシステム電源１１０とパワーオンリセット１０９が供給されている。また、電源電圧制御部１０２は、外部電源３０７に対して電源電圧制御信号３１３を出力する。
【００５５】
これにより、低消費電力化ＬＳＩ３０１は、外部電源３０７により内部電源電圧が供給され、図３に示す電源１０６が不要になる。
【００５６】
（実施の形態４）
図６は、本発明の実施の形態４に係る半導体集積回路装置の構成を示すブロック図である。図５と同一構成部分には同一符号を付して重複箇所の説明を省略する。
【００５７】
図６において、低消費電力化ＬＳＩ４０１は、電源電圧制御部１０２、実使用時間計測部１０３、及び経年劣化係数テーブル１０４を備えて構成される。
【００５８】
低消費電力化ＬＳＩ４０１は、外部デバイスとして不揮発記憶装置４０５を使用する。
【００５９】
不揮発記憶装置４０５は、図３の不揮発記憶装置１０５と同様に、実使用時間計測部１０３において計測された実使用時間を記憶する。不揮発記憶装置４０５は、外部電源３０７がシャットオフされても通算の経年劣化時間を記憶しておく。
【００６０】
このように、不揮発記憶装置４０５が、低消費電力化ＬＳＩ４０１内部ではなく外部デバイスで構成されていてもよい。
【００６１】
（実施の形態５）
図７は、本発明の実施の形態５に係る半導体集積回路装置の構成を示すブロック図である。図５と同一構成部分には同一符号を付して重複箇所の説明を省略する。
【００６２】
図７において、低消費電力化ＬＳＩ５０１は、電源電圧制御部５０２、実使用時間計測部１０３、経年劣化係数テーブル５０４、不揮発記憶装置１０５、及び基板電圧出力電源５０６を備えて構成される。
【００６３】
経年劣化係数テーブル５０４は、電源電圧印加時間とトランジスタの動作速度を保証するための基板電圧との関係をあらかじめ記憶する。
【００６４】
基板電圧出力電源５０６は、低消費電力化ＬＳＩ５０１内部の基板電圧を供給する。また、基板電圧出力電源５０６は、電源電圧制御部５０２、実使用時間計測部１０３、及び経年劣化係数テーブル５０４、及び不揮発記憶装置１０５に対して内部電源電圧５１４を供給する。また、電源電圧制御部５０２は、基板電圧出力電源５０６に対して電源電圧制御信号５１３を出力する。
【００６５】
電源電圧制御部５０２は、実使用時間計測部１０３と経年劣化係数テーブル５０４の値に基づいて、低消費電力化ＬＳＩ５０１の電源電圧印加時間に応じた最適な基板電圧値を基板電圧出力電源５０６に報知する。基板電圧出力電源５０６は、報知された基板電圧値を基に基板電圧を変化させる。
【００６６】
このように、本実施の形態によれば、電源電圧制御部５０２は、前記各実施の形態のように動作電源電圧を制御するのではなく、基板バイアスを制御する。すなわち使用開始初期の段階は基板に逆バイアスをかけてリーク電流を削減し、使用時間に応じて経年による速度劣化分を相殺する分だけ基板電圧を上げていく。基板電源にバイアスをかけＶｔｈを制御する基板バイアス制御に適用して好適である。したがって、前記各実施の形態の場合と同様に、動作電源電圧を使用開始初期に低く設定できるため、その分使用時間に対する経年劣化度を緩和することができ、デバイスの長寿命化を図ることができる。逆に動作保証年数が決まっている場合は、この緩和分を考慮することで設計時に必要な速度マージンを減らすことができるため、設計した回路自体をより小面積／低消費電力に設計することが可能である。
【００６７】
なお、本実施の形態と前記各実施の形態とを組合わせてよいことは勿論である。
【００６８】
以上の説明は本発明の好適な実施の形態の例証であり、本発明の範囲はこれに限定されることはない。例えば、上記各実施の形態は、ＭＯＳＦＥＴを集積化した半導体集積回路装置の場合に適用しているが、ＣＭＯＳ回路、それを用いた低消費電力化ＬＳＩの場合も同様の効果を得ることができる。
【００６９】
また、上記各実施の形態では半導体集積回路装置という名称を用いたが、これは説明の便宜上であり、低消費電力化ＬＳＩ、半導体集積回路、ＬＳＩの低消費電力化方法等であってもよいことは勿論である。
【００７０】
さらに、上記半導体集積回路装置を構成する各回路部、例えば劣化係数テーブル等の種類、数及び接続方法などは前述した実施の形態に限られない。
【産業上の利用可能性】
【００７１】
本発明に係る半導体集積回路装置は、動作時間の長寿命化が求められるモバイル分野の製品に有用であるばかりでなく、低消費電力化が求められるサーバやホーム用製品に対しても広く適用され得るものである。
【図面の簡単な説明】
【００７２】
【図１】本発明の実使用時間に対するトランジスタ劣化量を示す図
【図２】本発明の実使用時間に対するトランジスタ動作下限電圧を示す図
【図３】本発明の実施の形態１に係る半導体集積回路装置の構成を示すブロック図
【図４】本発明の実施の形態２に係る半導体集積回路装置の構成を示すブロック図
【図５】本発明の実施の形態３に係る半導体集積回路装置の構成を示すブロック図
【図６】本発明の実施の形態４に係る半導体集積回路装置の構成を示すブロック図
【図７】本発明の実施の形態５に係る半導体集積回路装置の構成を示すブロック図
【符号の説明】
【００７３】
１０１，２０１，３０１，４０１，５０１  低消費電力化ＬＳＩ
１０２，２０２，５０２  電源電圧制御部
１０３  実使用時間計測部
１０４，５０４  経年劣化係数テーブル
１０５，２０５，４０５  不揮発記憶装置
１０６  電源
１０７，３０７  外部電源
１０８  ＲＴＣ
２１１  アンテナ
２１２  ＲＦ受信部
２１３  ベースバンド信号処理部
５０６  基板電圧出力電源
【図１】
2010016653.tif 000003
【図２】
2010016653.tif 000004
【図３】
2010016653.tif 000005
【図４】
2010016653.tif 000006
【図５】
2010016653.tif 000007
【図６】
2010016653.tif 000008
【図７】
2010016653.tif 000009