(57)【要約】【課題】半導体層の形成工程においてバッファ層が消失すること無く、且つ、簡便な方法で基板を化合物半導体層から剥離させることができ、発光特性に優れた発光素子が歩留まり良く高効率で得られる窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体素子の積層構造及び窒化ガリウム系化合物半導体発光素子を提供する。【解決手段】基板２１上に、ＺｎＯバッファ層２２及びＡｌＮバッファ層２３をこの順で積層するバッファ層形成工程と、ＡｌＮバッファ層２３上に、窒化ガリウム系化合物からなる半導体層を形成する半導体層形成工程と、ＺｎＯバッファ層２２を除去することにより、基板２１を剥離する除去工程とを備える。【選択図】図３
2010093186.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、ＺｎＯバッファ層及びＡｌＮバッファ層をこの順で積層するバッファ層形成工程と、
前記ＡｌＮバッファ層上に、窒化ガリウム系化合物からなる半導体層を形成する半導体層形成工程と、
前記ＺｎＯバッファ層を除去することにより、前記基板を剥離する除去工程と、を備えることを特徴とする窒化ガリウム系化合物半導体発光素子の製造方法。
【請求項２】
前記バッファ層形成工程は、前記ＺｎＯバッファ層を、分子線エピタキシー（ＭＢＥ）法、パルスレーザデポジション（ＰＬＤ）法、スパッタ法の内の何れかの方法を用いて形成することを特徴とする請求項１に記載の窒化ガリウム系化合物半導体発光素子の製造方法。
【請求項３】
前記バッファ層形成工程は、前記ＺｎＯバッファ層を、スパッタ法を用いて形成することを特徴とする請求項２に記載の窒化ガリウム系化合物半導体発光素子の製造方法。
【請求項４】
前記バッファ層形成工程は、前記ＡｌＮバッファ層を、分子線エピタキシー（ＭＢＥ）法、パルスレーザデポジション（ＰＬＤ）法、スパッタ法の内の何れかの方法を用いて形成することを特徴とする請求項１〜請求項３の何れか１項に記載の窒化ガリウム系化合物半導体発光素子の製造方法。
【請求項５】
前記バッファ層形成工程は、前記ＡｌＮバッファ層を、スパッタ法を用いて形成することを特徴とする請求項４に記載の窒化ガリウム系化合物半導体発光素子の製造方法。
【請求項６】
前記バッファ層形成工程は、前記ＡｌＮバッファ層を、窒素源として窒素（Ｎ２）ガスを用い、６００℃以下の温度で成膜することを特徴とする請求項４又は請求項５に記載の窒化ガリウム系化合物半導体発光素子の製造方法。
【請求項７】
前記バッファ層形成工程は、前記基板上において、前記ＡｌＮバッファ層を前記ＺｎＯバッファ層よりも平面視で大きく成膜することにより、前記ＡｌＮバッファ層が前記ＺｎＯバッファ層の表面及び側面を覆うように形成することを特徴とする請求項１〜請求項６の何れか１項に記載の窒化ガリウム系化合物半導体発光素子の製造方法。
【請求項８】
前記除去工程は、エッチング法を用いて前記ＺｎＯバッファ層を溶解除去することを特徴とする請求項１〜請求項７の何れか１項に記載の窒化ガリウム系化合物半導体発光素子の製造方法。
【請求項９】
前記除去工程は、ＨＣｌ又はシュウ酸を用いたエッチング法によって前記ＺｎＯバッファ層を溶解除去することを特徴とする請求項８に記載の窒化ガリウム系化合物半導体発光素子の製造方法。
【請求項１０】
前記半導体層形成工程は、前記ＡｌＮバッファ層の上に、ｎ型半導体層、発光層及びｐ型半導体層を順次積層することによって半導体層を形成することを特徴とする請求項１〜請求項９の何れか１項に記載の窒化ガリウム系化合物半導体発光素子の製造方法。
【請求項１１】
前記半導体層形成工程は、さらに、前記ＡｌＮバッファ層と前記ｎ型半導体層との間に下地層を形成することを特徴とする請求項１０に記載の窒化ガリウム系化合物半導体発光素子の製造方法。
【請求項１２】
前記下地層及び／又は前記ｎ型半導体層を、有機金属化学気相蒸着（ＭＯＣＶＤ）法を用いて形成することを特徴とする請求項１１に記載の窒化ガリウム系化合物半導体発光素子の製造方法。
【請求項１３】
前記ｎ型半導体層と前記下地層との合計膜厚を、１５μｍ以下として形成することを特徴とする請求項１１又は請求項１２に記載の窒化ガリウム系化合物半導体発光素子の製造方法。
【請求項１４】
前記ｎ型半導体層と前記下地層との合計膜厚を、１０μｍ以下として形成することを特徴とする請求項１１又は請求項１２に記載の窒化ガリウム系化合物半導体発光素子の製造方法。
【請求項１５】
前記ｎ型半導体層と前記下地層との合計膜厚を、４μｍ以下として形成することを特徴とする請求項１１又は請求項１２に記載の窒化ガリウム系化合物半導体発光素子の製造方法。
【請求項１６】
前記半導体層形成工程と前記除去工程との間において、前記半導体層の前記ｐ型半導体層側に、Ｓｉの酸化物又は窒化物からなる支持基板を接合する支持基板接合工程が備えられていることを特徴とする請求項１０〜請求項１５の何れか１項に記載の窒化ガリウム系化合物半導体発光素子の製造方法。
【請求項１７】
前記除去工程の後に、前記半導体層の前記ｎ型半導体層側に負極を形成し、次いで、前記負極に仮貼付基板を貼着した後、前記支持基板を剥離することによって前記半導体層のｐ型半導体層側を露出させ、次いで、露出したｐ型半導体層上に正極を形成した後、前記仮貼付基板を前記負極から剥離する電極形成工程が備えられていることを特徴とする請求項１６に記載の窒化ガリウム系化合物半導体発光素子の製造方法。
【請求項１８】
前記半導体層形成工程と前記除去工程との間において、前記半導体層の前記ｐ型半導体層側に、Ｓｉからなる支持基板を接合する支持基板接合工程が備えられていることを特徴とする請求項１０〜請求項１５の何れか１項に記載の窒化ガリウム系化合物半導体発光素子の製造方法。
【請求項１９】
前記半導体層形成工程と前記除去工程との間において、前記半導体層の前記ｐ型半導体層側に、金属メッキからなる正極を形成するメッキ工程が備えられていることを特徴とする請求項１０〜請求項１５の何れか１項に記載の窒化ガリウム系化合物半導体発光素子の製造方法。
【請求項２０】
前記除去工程の後に、前記半導体層の前記ｎ型半導体層側に負極を形成する負極形成工程が備えられていることを特徴とする請求項１８又は請求項１９に記載の窒化ガリウム系化合物半導体発光素子の製造方法。
【請求項２１】
基板と、
前記基板上に順次積層されて設けられるＺｎＯバッファ層及びＡｌＮバッファ層と、
前記ＡｌＮバッファ層上に形成され、窒化ガリウム系化合物からなる半導体層とが備えられることを特徴とする窒化ガリウム系化合物半導体素子の積層構造。
【請求項２２】
前記基板が、サファイア、シリコン、ＳｉＣ、スピネルの内の何れかからなることを特徴とする請求項２１に記載の窒化ガリウム系化合物半導体素子の積層構造。
【請求項２３】
前記ＺｎＯバッファ層が単結晶のＺｎＯからなることを特徴とする請求項２１又は請求項２２に記載の窒化ガリウム系化合物半導体素子の積層構造。
【請求項２４】
前記ＺｎＯバッファ層の表面がＺｎ極性であることを特徴とする請求項２１〜請求項２３の何れか１項に記載の窒化ガリウム系化合物半導体素子の積層構造。
【請求項２５】
前記ＺｎＯバッファ層の膜厚が１０〜１０００ｎｍの範囲であることを特徴とする請求項２１〜請求項２４の何れか１項に記載の窒化ガリウム系化合物半導体素子の積層構造。
【請求項２６】
前記ＡｌＮバッファ層が単結晶のＡｌＮからなることを特徴とする請求項２１〜請求項２５の何れか１項に記載の窒化ガリウム系化合物半導体素子の積層構造。
【請求項２７】
前記ＡｌＮバッファ層が柱状結晶を有する多結晶のＡｌＮからなることを特徴とする請求項２１〜請求項２６の何れか１項に記載の窒化ガリウム系化合物半導体素子の積層構造。
【請求項２８】
前記ＡｌＮバッファ層の膜厚が１０〜１００ｎｍの範囲であることを特徴とする請求項２１〜請求項２７の何れか１項に記載の窒化ガリウム系化合物半導体素子の積層構造。
【請求項２９】
前記基板上において、前記ＡｌＮバッファ層が前記ＺｎＯバッファ層よりも平面視で大きく形成されており、前記ＡｌＮバッファ層が前記ＺｎＯバッファ層の表面及び側面を覆うように形成されていることを特徴とする請求項２１〜請求項２８の何れか１項に記載の窒化ガリウム系化合物半導体素子の積層構造。
【請求項３０】
前記半導体層が、前記ＡｌＮバッファ層の上に、ｎ型半導体層、発光層及びｐ型半導体層が順次積層されてなることを特徴とする請求項２１〜請求項２９に記載の窒化ガリウム系化合物半導体素子の積層構造。
【請求項３１】
前記半導体層が、さらに、前記ＡｌＮバッファ層と前記ｎ型半導体層との間に設けられる下地層を備えていることを特徴とする請求項３０に記載の窒化ガリウム系化合物半導体素子の積層構造。
【請求項３２】
前記下地層と前記ｎ型半導体層との合計膜厚が１５μｍ以下であることを特徴とする請求項３１に記載の窒化ガリウム系化合物半導体素子の積層構造。
【請求項３３】
前記下地層と前記ｎ型半導体層との合計膜厚が１０μｍ以下であることを特徴とする請求項３１に記載の窒化ガリウム系化合物半導体素子の積層構造。
【請求項３４】
前記下地層と前記ｎ型半導体層との合計膜厚が４μｍ以下であることを特徴とする請求項３１に記載の窒化ガリウム系化合物半導体素子の積層構造。
【請求項３５】
請求項３０〜請求項３４の何れか１項に記載の窒化ガリウム系化合物半導体素子の積層構造に備えられる前記ＺｎＯバッファ層及び前記基板が除去されることにより、前記ＡｌＮバッファ層が露出した構成の積層構造が用いられてなり、
さらに、前記ＡｌＮバッファ層の少なくとも一部が除去されて露出した前記ｎ型半導体層上に負極が設けられるとともに、前記ｐ型半導体層上に正極が設けられてなることを特徴とする窒化ガリウム系化合物半導体発光素子。
【請求項３６】
請求項１〜請求項２０の何れか１項に記載の製造方法によって得られる窒化ガリウム系化合物半導体発光素子。
【請求項３７】
請求項３５又は請求項３６に記載の窒化ガリウム系化合物半導体発光素子が用いられてなることを特徴とするランプ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光ダイオード（ＬＥＤ）、レーザダイオード（ＬＤ）、電子デバイス等に、好適に用いられる窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体素子の積層構造及び窒化ガリウム系化合物半導体発光素子、並びにランプに関する。
【背景技術】
【０００２】
窒化ガリウム系化合物等のＩＩＩ族窒化物半導体は、可視光から紫外光領域の範囲に相当するエネルギーの直接遷移型のバンドギャップを有し、発光効率に優れていることから、発光ダイオード（ＬＥＤ）やレーザダイオード（ＬＤ）等の半導体発光素子として製品化され、各種用途で使用されている。また、電子デバイスに用いた場合でも、ＩＩＩ族窒化物半導体は、従来のＩＩＩ−Ｖ族化合物半導体を用いた場合に比べ、優れた特性を有する電子デバイスが得られる。
【０００３】
従来、ＩＩＩ族窒化物半導体の単結晶ウェーハとしては、異なる材料の単結晶ウェーハ上に結晶を成長させて得る方法が一般的である。このような、異種基板と、その上にエピタキシャル成長させるＩＩＩ族窒化物半導体結晶との間には、大きな格子不整合が存在する。例えば、サファイア（Ａｌ２Ｏ３）基板上に窒化ガリウム（ＧａＮ）を成長させた場合、両者の間には１６％の格子不整合が存在し、ＳｉＣ基板上に窒化ガリウムを成長させた場合には、両者の間に６％の格子不整合が存在する。一般に、上述のような大きな格子不整合が存在する場合、基板上に結晶を直接エピタキシャル成長させることが困難となり、また、成長させた場合であっても結晶性の良好な結晶が得られないという問題がある。
【０００４】
また、サファイア基板を発光素子に用いた場合、上述のような格子不整合の問題の他、絶縁性材料であることや、熱伝導性が低い等の問題点がある。例えば、サファイア基板は絶縁性基板であるため、一般的なＬＥＤで採用されているようなチップの上下に電極を形成する、所謂上下電極構造を採用することが出来ない。このため、発光素子チップを一定以下のサイズに小型化するのには限界があるという問題がある。また、サファイア基板は熱伝導性が低いことから、印加された電力によって発生する熱を放散することが困難となり、チップの温度が上昇して発光特性を低下させてしまうという問題がある。
【０００５】
このような問題を解決するため、例えば、化合物半導体層からサファイア基板を剥離してＬＥＤを作製する技術が提案されている。例えば、研磨されたサファイア基板の裏面にレーザを照射し、サファイア基板とＧａＮとの界面に存在する転位が集中した層にレーザを吸収させ、発熱させて破壊することにより、サファイア基板を剥離する方法等が提案されている。しかしながら、このような方法では、サファイア基板を均一に剥離するための制御が困難なため、発光素子の特性や収率が安定しないという問題がある。また、レーザによって結晶が破壊されることでダメージが生じるため、発光素子の特性が低下する等の問題がある。このため、サファイア基板とＧａＮの格子不整合を解消するためのバッファ層の開発が求められるとともに、レーザ照射等の衝撃の大きな方法によらずにサファイア基板をＧａＮから剥離する方法が求められていた。
【０００６】
上述のような、サファイア基板とＧａＮの格子不整合の解消、並びにレーザ照射によらないサファイア基板の剥離の両方を実現できる技術として、ＺｎＯからなるバッファ層を用いることが提案されている。
まず、バッファ層を２重バッファ層として構成し、基板上に形成される低温成長の第１バッファ層としてＺｎＯを用い、この上に、略単結晶の第２バッファ層として、Ｇａ及びＩｎを含有しない窒化物を用いることが提案されている（例えば、特許文献１、２を参照）。
【０００７】
また、基板上にスペーサ層を形成し、このスペーサ層上に化合物半導体層を形成した後、光照射によってスペーサ層に光を吸収させることで基板を剥離する技術が提案されている（例えば、特許文献３、４を参照）。特許文献３、４によれば、上記スペーサ層として、サファイア基板上にスパッタ法で成膜されたＺｎＯの上に、有機金属化学気相蒸着（ＭＯＣＶＤ）法を用いて、ＧａＮ又はＡｌ０．１Ｇａ０．９Ｎを形成した構成とすることが記載されている。このように、特許文献３、４によれば、ＺｎＯ上に、ＭＯＣＶＤ法等の方法によって窒化物を積層する技術とされている。
【０００８】
しかしながら、ＺｎＯは高温での化学的安定性が低く、また、ＮＨ３等を用いる成膜方法の環境に曝されると、急激に反応作用が生じて結晶性が低下するという特性がある。このため、特許文献１〜４に記載の技術を用いた場合には、ＺｎＯの上の各層を形成する工程において、ＺｎＯの結晶性が低下し、さらには消失する虞があるという問題がある。
【０００９】
一方、基板上にＺｎ１−ｘＭｇｘＯ（０≦ｘ≦０．３）バッファ層を形成し、この上に陽イオン極性となるように窒化物バッファ層を形成し、この上に、ＨＶＰＥ法によって窒化物層を成長させ、リフトオフしてＧａＮ基板を製造する技術が提案されている（例えば、特許文献５を参照）。また、特許文献５によれば、ＺｎＯバッファ層を分子線エピタキシー（ＭＢＥ）法で形成し、その上にＧａＮバッファ層をＭＢＥ法で形成することが記載されている。このように、ＭＢＥ法を用いることにより、ＺｎＯバッファ層上に低温で窒化物バッファ層を形成することができるので、窒化物バッファ層を形成する際のＺｎＯバッファ層の消失を防止することが可能となる。
【００１０】
しかしながら、特許文献５に記載の技術のように、ＭＢＥ法を用いて各バッファ層を形成した場合、ＭＢＥ法は超高真空状態の維持が難しく量産向きの成膜方法でないため、製造効率が大きく低下するという問題がある。
また、特許文献５のように、ＨＶＰＥ法を用いてＧａＮからなる下地層を成長させた場合、膜厚を厚くしないと良好な結晶性の結晶を得ることができないことから、必然的に下地層が厚くなるという問題がある。このように下地層を厚く形成した場合には、基板の反りが大きくなるので、その後の工程処理が困難になり、また、成膜の長時間を要するので、高い生産性を確保するのが困難であるという問題が生じる。
【００１１】
また、基板上に形成されたＺｎＯ層を、エッチング溶液によって溶解除去することで基板を剥離する技術が提案されている（例えば、特許文献６を参照）。
しかしながら、特許文献６に記載の技術では、ＡｌＮバッファ層上にＺｎＯ層が形成され、この上にＧａＮからなる化合物半導体層が形成された構成なので、ＧａＮの成膜時にＺｎＯ層が高温に曝される。このため、上記同様、化合物半導体層の形成工程においてＺｎＯ層の結晶性が低下し、場合によってはＺｎＯが消失する虞があるという問題があった。
【特許文献１】特開２０００−１３３８４２号公報
【特許文献２】特開２００４−４８０７６号公報
【特許文献３】特開２００３−２１８４７０号公報
【特許文献４】特開２００７−１３１９１号公報
【特許文献５】特開２００８−７４６７１号公報
【特許文献６】特開２００７−９５８４５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明は上記課題に鑑みてなされたものであり、半導体層の形成工程においてバッファ層が消失すること無く、且つ、簡便な方法で基板を化合物半導体層から剥離させることができ、発光特性に優れた発光素子が歩留まり良く高効率で得られる窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体素子の積層構造及び窒化ガリウム系化合物半導体発光素子を提供することを目的とする。
さらに、上記の窒化ガリウム系化合物半導体発光素子を用いた、発光特性に優れるランプを提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明者等は、上記問題を解決するために鋭意研究を重ね、本発明を完成した。
即ち、本発明は以下に関する。
【００１４】
［１］  基板上に、ＺｎＯバッファ層及びＡｌＮバッファ層をこの順で積層するバッファ層形成工程と、前記ＡｌＮバッファ層上に、窒化ガリウム系化合物からなる半導体層を形成する半導体層形成工程と、前記ＺｎＯバッファ層を除去することにより、前記基板を剥離する除去工程と、を備えることを特徴とする窒化ガリウム系化合物半導体発光素子の製造方法。
［２］  前記バッファ層形成工程は、前記ＺｎＯバッファ層を、分子線エピタキシー（ＭＢＥ）法、パルスレーザデポジション（ＰＬＤ）法、スパッタ法の内の何れかの方法を用いて形成することを特徴とする上記［１］に記載の窒化ガリウム系化合物半導体発光素子の製造方法。
［３］  前記バッファ層形成工程は、前記ＺｎＯバッファ層を、スパッタ法を用いて形成することを特徴とする上記［２］に記載の窒化ガリウム系化合物半導体発光素子の製造方法。
［４］  前記バッファ層形成工程は、前記ＡｌＮバッファ層を、分子線エピタキシー（ＭＢＥ）法、パルスレーザデポジション（ＰＬＤ）法、スパッタ法の内の何れかの方法を用いて形成することを特徴とする上記［１］〜［３］の何れか１項に記載の窒化ガリウム系化合物半導体発光素子の製造方法。
［５］  前記バッファ層形成工程は、前記ＡｌＮバッファ層を、スパッタ法を用いて形成することを特徴とする上記［４］に記載の窒化ガリウム系化合物半導体発光素子の製造方法。
［６］  前記バッファ層形成工程は、前記ＡｌＮバッファ層を、窒素源として窒素（Ｎ２）ガスを用い、６００℃以下の温度で成膜することを特徴とする上記［４］又は［５］に記載の窒化ガリウム系化合物半導体発光素子の製造方法。
［７］  前記バッファ層形成工程は、前記基板上において、前記ＡｌＮバッファ層を前記ＺｎＯバッファ層よりも平面視で大きく成膜することにより、前記ＡｌＮバッファ層が前記ＺｎＯバッファ層の表面及び側面を覆うように形成することを特徴とする上記［１］〜［６］の何れか１項に記載の窒化ガリウム系化合物半導体発光素子の製造方法。
【００１５】
［８］  前記除去工程は、エッチング法を用いて前記ＺｎＯバッファ層を溶解除去することを特徴とする上記［１］〜［７］の何れか１項に記載の窒化ガリウム系化合物半導体発光素子の製造方法。
［９］  前記除去工程は、ＨＣｌ又はシュウ酸を用いたエッチング法によって前記ＺｎＯバッファ層を溶解除去することを特徴とする上記［８］に記載の窒化ガリウム系化合物半導体発光素子の製造方法。
［１０］  前記半導体層形成工程は、前記ＡｌＮバッファ層の上に、ｎ型半導体層、発光層及びｐ型半導体層を順次積層することによって半導体層を形成することを特徴とする上記［１］〜［９］の何れか１項に記載の窒化ガリウム系化合物半導体発光素子の製造方法。
［１１］  前記半導体層形成工程は、さらに、前記ＡｌＮバッファ層と前記ｎ型半導体層との間に下地層を形成することを特徴とする上記［１０］に記載の窒化ガリウム系化合物半導体発光素子の製造方法。
［１２］  前記下地層及び／又は前記ｎ型半導体層を、有機金属化学気相蒸着（ＭＯＣＶＤ）法を用いて形成することを特徴とする上記［１１］に記載の窒化ガリウム系化合物半導体発光素子の製造方法。
［１３］  前記ｎ型半導体層と前記下地層との合計膜厚を、１５μｍ以下として形成することを特徴とする上記［１１］又は［１２］に記載の窒化ガリウム系化合物半導体発光素子の製造方法。
［１４］  前記ｎ型半導体層と前記下地層との合計膜厚を、１０μｍ以下として形成することを特徴とする上記［１１］又は［１２］に記載の窒化ガリウム系化合物半導体発光素子の製造方法。
［１５］  前記ｎ型半導体層と前記下地層との合計膜厚を、４μｍ以下として形成することを特徴とする上記［１１］又は［１２］に記載の窒化ガリウム系化合物半導体発光素子の製造方法。
【００１６】
［１６］  前記半導体層形成工程と前記除去工程との間において、前記半導体層の前記ｐ型半導体層側に、Ｓｉの酸化物又は窒化物からなる支持基板を接合する支持基板接合工程が備えられていることを特徴とする上記［１０］〜［１５］の何れか１項に記載の窒化ガリウム系化合物半導体発光素子の製造方法。
［１７］  前記除去工程の後に、前記半導体層の前記ｎ型半導体層側に負極を形成し、次いで、前記負極に仮貼付基板を貼着した後、前記支持基板を剥離することによって前記半導体層のｐ型半導体層側を露出させ、次いで、露出したｐ型半導体層上に正極を形成した後、前記仮貼付基板を前記負極から剥離する電極形成工程が備えられていることを特徴とする上記［１６］に記載の窒化ガリウム系化合物半導体発光素子の製造方法。
［１８］  前記半導体層形成工程と前記除去工程との間において、前記半導体層の前記ｐ型半導体層側に、Ｓｉからなる支持基板を接合する支持基板接合工程が備えられていることを特徴とする上記［１０］〜［１５］の何れか１項に記載の窒化ガリウム系化合物半導体発光素子の製造方法。
［１９］  前記半導体層形成工程と前記除去工程との間において、前記半導体層の前記ｐ型半導体層側に、金属メッキからなる正極を形成するメッキ工程が備えられていることを特徴とする上記［１０］〜［１５］の何れか１項に記載の窒化ガリウム系化合物半導体発光素子の製造方法。
［２０］  前記除去工程の後に、前記半導体層の前記ｎ型半導体層側に負極を形成する負極形成工程が備えられていることを特徴とする上記［１８］又は［１９］に記載の窒化ガリウム系化合物半導体発光素子の製造方法。
【００１７】
［２１］  基板と、前記基板上に順次積層されて設けられるＺｎＯバッファ層及びＡｌＮバッファ層と、前記ＡｌＮバッファ層上に形成され、窒化ガリウム系化合物からなる半導体層とが備えられることを特徴とする窒化ガリウム系化合物半導体素子の積層構造。
［２２］  前記基板が、サファイア、シリコン、ＳｉＣ、スピネルの内の何れかからなることを特徴とする上記［２１］に記載の窒化ガリウム系化合物半導体素子の積層構造。
［２３］  前記ＺｎＯバッファ層が単結晶のＺｎＯからなることを特徴とする上記［２１］又は［２２］に記載の窒化ガリウム系化合物半導体素子の積層構造。
［２４］  前記ＺｎＯバッファ層の表面がＺｎ極性であることを特徴とする上記［２１］〜［２３］の何れか１項に記載の窒化ガリウム系化合物半導体素子の積層構造。
［２５］  前記ＺｎＯバッファ層の膜厚が１０〜１０００ｎｍの範囲であることを特徴とする上記［２１］〜［２４］の何れか１項に記載の窒化ガリウム系化合物半導体素子の積層構造。
［２６］  前記ＡｌＮバッファ層が単結晶のＡｌＮからなることを特徴とする上記［２１］〜［２５］の何れか１項に記載の窒化ガリウム系化合物半導体素子の積層構造。
［２７］  前記ＡｌＮバッファ層が柱状結晶を有する多結晶のＡｌＮからなることを特徴とする上記［２１］〜［２６］の何れか１項に記載の窒化ガリウム系化合物半導体素子の積層構造。
［２８］  前記ＡｌＮバッファ層の膜厚が１０〜１００ｎｍの範囲であることを特徴とする上記［２１］〜［２７］の何れか１項に記載の窒化ガリウム系化合物半導体素子の積層構造。
［２９］  前記基板上において、前記ＡｌＮバッファ層が前記ＺｎＯバッファ層よりも平面視で大きく形成されており、前記ＡｌＮバッファ層が前記ＺｎＯバッファ層の表面及び側面を覆うように形成されていることを特徴とする上記［２１］〜［２８］の何れか１項に記載の窒化ガリウム系化合物半導体素子の積層構造。
［３０］  前記半導体層が、前記ＡｌＮバッファ層の上に、ｎ型半導体層、発光層及びｐ型半導体層が順次積層されてなることを特徴とする上記［２１］〜［２９］に記載の窒化ガリウム系化合物半導体素子の積層構造。
［３１］  前記半導体層が、さらに、前記ＡｌＮバッファ層と前記ｎ型半導体層との間に設けられる下地層を備えていることを特徴とする上記［３０］に記載の窒化ガリウム系化合物半導体素子の積層構造。
［３２］  前記下地層と前記ｎ型半導体層との合計膜厚が１５１２μｍ以下であることを特徴とする上記［３１］に記載の窒化ガリウム系化合物半導体素子の積層構造。
［３３］  前記下地層と前記ｎ型半導体層との合計膜厚が１０μｍ以下であることを特徴とする上記［３１］に記載の窒化ガリウム系化合物半導体素子の積層構造。
［３４］  前記下地層と前記ｎ型半導体層との合計膜厚が４μｍ以下であることを特徴とする上記［３１］に記載の窒化ガリウム系化合物半導体素子の積層構造。
【００１８】
［３５］  上記［３０］〜［３４］の何れか１項に記載の窒化ガリウム系化合物半導体素子の積層構造に備えられる前記ＺｎＯバッファ層及び前記基板が除去されることにより、前記ＡｌＮバッファ層が露出した構成の積層構造が用いられてなり、さらに、前記ＡｌＮバッファ層の少なくとも一部が除去されて露出した前記ｎ型半導体層上に負極が設けられるとともに、前記ｐ型半導体層上に正極が設けられてなることを特徴とする窒化ガリウム系化合物半導体発光素子。
［３６］  上記［１］〜［２０］の何れか１項に記載の製造方法によって得られる窒化ガリウム系化合物半導体発光素子。
［３７］  上記［３５］又は［３６］に記載の窒化ガリウム系化合物半導体発光素子が用いられてなることを特徴とするランプ。
【発明の効果】
【００１９】
本発明の窒化ガリウム系化合物半導体発光素子の製造方法によれば、基板上にＺｎＯバッファ層及びＡｌＮバッファ層をこの順で積層するバッファ層形成工程と、ＡｌＮバッファ層上に、窒化ガリウム系化合物からなる半導体層を形成する半導体層形成工程と、ＺｎＯバッファ層をエッチング除去することによって基板を剥離する除去工程とを備える方法なので、半導体層形成工程において、ＮＨ３を用いたり、高温による成膜処理を行なったりした場合でも、ＺｎＯバッファ層の結晶性の低下や、溶解による消失等が生じることが無い。また、ＺｎＯバッファ層をエッチング除去することで、容易に基板を剥離することができる。これにより、発光特性に優れた窒化ガリウム系化合物半導体発光素子を、歩留まり良く高い生産性で製造することが可能となる。
【００２０】
また、本発明の窒化ガリウム系化合物半導体の積層構造によれば、基板と、該基板上に順次積層されて設けられるＺｎＯバッファ層及びＡｌＮバッファ層と、該ＡｌＮバッファ層上に形成され、窒化ガリウム系化合物からなる半導体層とが備えられた積層構造なので、各層の結晶性に優れるとともに、容易な基板の剥離を可能にするものとなる。このような積層構造を用いて窒化ガリウム系化合物半導体発光素子を製造することにより、歩留まり及び生産性に優れるとともに、発光特性に優れた窒化ガリウム系化合物半導体発光素子を得ることが可能となる。
【００２１】
また、本発明の窒化ガリウム系化合物半導体発光素子によれば、上記本発明の窒化ガリウム系化合物半導体発光素子の製造方法によって製造され、また、上記本発明の窒化ガリウム系化合物半導体の積層構造に備えられるＺｎＯバッファ層及び基板が除去されることにより、ＡｌＮバッファ層が露出した構成の積層構造が用いられてなり、さらに、ＡｌＮバッファ層の少なくとも一部が除去されて露出したｎ型半導体層上に負極が設けられるとともに、ｐ型半導体層上に正極が設けられてなるものなので、発光特性及び生産効率に優れたものとなる。
【００２２】
さらに、本発明のランプは、本発明の窒化ガリウム系化合物半導体発光素子を用いたものであるので、優れた発光特性を備えたものとなる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明に係る窒化ガリウム系化合物半導体発光素子（以下、発光素子と略称することがある）の製造方法、窒化ガリウム系化合物半導体素子の積層構造（以下、半導体積層構造と略称することがある）及び窒化ガリウム系化合物半導体発光素子、並びにランプの一実施形態について、図面を適宜参照して説明する。
図１は本実施形態の窒化ガリウム系化合物半導体発光素子の一例を示す断面模式図であり、図２は本実施形態の窒化ガリウム系化合物半導体の積層構造の断面模式図、図３〜図１２は窒化ガリウム系化合物半導体発光素子（窒化ガリウム系化合物半導体の積層構造）の製造方法を説明する工程図、図１３及び図１４は発光素子の他の例を示す断面模式図、図１５は、本実施形態の窒化ガリウム系化合物半導体発光素子が用いられてなるランプの模式断面図、図１６は本実施形態の窒化ガリウム系化合物半導体の積層構造のＸ線ピーク値の測定グラフである。尚、以下の説明において参照する図面は、窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体素子の積層構造及び窒化ガリウム系化合物半導体発光素子、並びにランプを説明する図面であって、図示される各部の大きさや厚さや寸法等は、実際の窒化ガリウム系化合物半導体発光素子等の寸法関係とは異なっている。
【００２４】
［窒化ガリウム系化合物半導体発光素子］
本実施形態の発光素子１は、図１に示すように上下電極型のものであり、正極４と、正極４の上に配置された半導体層１１と、半導体層１１上に配置された負極９と、から概略構成されている。また、半導体層１１は、正極４側から順に、ｐ型半導体層６、発光層７及びｎ型半導体層８の各層が積層されてなる。また、図示例の発光素子１においては、ｐ型半導体層６と正極４との間に、さらに反射性ｐ型電極層５が備えられている。
【００２５】
また、半導体層１１の上面は、発光層７からの光を外部に取り出す光取出面１１ａとされており、この光取出面１１ａ上には負極９が形成されている。また、光取出面１１ａはエッチング等の手段によって粗面化されており、これにより発光素子１の光取出効率がより高められている。
【００２６】
さらに、図１に示す例の発光素子１は、半導体層１１の側面１１ｂと光取り出し面１１ａ側の外周部分に、例えばＳｉＯ２等の絶縁性材料からなる保護用の絶縁膜１０が形成されている。このような絶縁膜１０を形成することによって、例えば半導体層１１の側面１１ｂに異物が付着した場合でも、異物によるｎ型半導体層８とｐ型半導体層６との短絡が防止される。
また、図示例の発光素子１は、光取出面１１ａの外周部分と絶縁膜１０との間に、後述の窒化ガリウム系化合物半導体素子の積層構造２（図２（ａ）参照）並びに発光素子の製造方法において説明するＡｌＮバッファ層２３の一部が残留している。
【００２７】
また、本実施形態の発光素子１は、詳細を後述するが、図２（ａ）に示すような本実施形態の半導体積層構造２を用いて得ることができる。具体的には、半導体積層構造２からＺｎＯバッファ層２２を除去することによって基板２１を剥離し、さらに、ＡｌＮバッファ層２３の少なくとも一部を除去する。そして、露出したｎ型半導体層８上に負極９を設けるとともに、ｐ型半導体層６側に反射性ｐ型電極層５を介して正極４を設けることで、本実施形態の発光素子１が得られる。
【００２８】
負極（ｎ型電極）９は、半導体層１１のｎ型半導体層８とオーミック接触することによって、半導体層１１の負極となっている。負極９としては、例えば、ｎ型半導体層８に接するＣｒ膜と、Ｃｒ膜に積層されたＴｉ膜と、Ｔｉ膜に積層されたＡｕ膜とからなる３層構造等を採用することが可能であるが、本発明において用いられる負極は、このような構成には限定されない。例えば、負極は、各膜が積層されてなる４層以上の多層構造や、あるいは単層、２層構造等として構成してもよく、その他、負極の膜質や層構造は適宜採用することが可能である。
この負極９は、後述するように、光取出面１１ａをプラズマで処理した後に各膜を順次積層することによって形成され、これによりアニール処理を施すことなくｎ型半導体層８との間でオーミック接触が得られるようになっている。
【００２９】
なお、例えば、ＡｌＮバッファ層２３にドーピングを施して導電性を持たせて構成とした場合には、ＡｌＮバッファ層２３を除去せず、該ＡｌＮバッファ層２３に負極９を形成することも可能である。
【００３０】
次に、正極４は、後述のｐ型半導体層６と接続されるｐ型電極であるとともに、本実施形態の発光素子１の基体となるものであり、本実施形態で説明する例では、反射性ｐ型電極層５を介してｐ型半導体層６と接続される。
正極４に用いられる材料としては特に限定されず、通常、窒化ガリウム系化合物半導体発光素子等の半導体分野において用いられる電極材料を何ら制限無く用いることができ、例えば、ＣｕやＡｌ等からなるメタルウェーハ等が挙げられる。また、正極４に用いる材料としては、電気抵抗が低く熱伝導性が高いものを用いることが、上下電極構造の発光素子１の電極（基体）の材質として好ましい。
【００３１】
上述のような材料からなる正極４の厚さとしては、半導体ウェーハの基体としての強度や、後述のダイシング工程における分割性を考慮した場合、例えば、１００μｍ以上２００μｍ未満とすることが好ましい。正極４の厚さが１００μｍ未満だと強度が低下し、また、２００μｍ以上だと、ダイシング工程における分割（チップ化）が困難となる虞がある。
【００３２】
なお、正極は、例えば、Ｓｉからなる基板を用い、Ｎｉ及びＡｕ等の接合層を介してｐ型半導体層６（反射性ｐ型電極層５）側と接合する構成とすることも可能である。このような場合には、後述の製造方法に備えられる支持基板接合工程において、Ｓｉ基板からなる支持基板をｐ型半導体層側と接合し、剥離することなく発光素子の基体として用いるとともに、そのまま正極（図１の正極４参照）として用いることができる。
【００３３】
また、正極は、金属メッキからなる金属層として構成することも可能である。このような場合には、例えば、半導体層１１及び反射性ｐ型電極層５側にシード層を設け、このシード層を下地として、電気メッキ法によって金属メッキからなる正極を形成することができる。正極を金属メッキから構成した場合、材質はＣｕとすることが好ましい。Ｃｕは常温でメッキすることが可能であり、メッキ形成時に熱膨張の影響を受け難く、また、電気抵抗が低く熱伝導性が高い点においても、上下電極構造の発光素子１の正極（基体）の材質として好ましい。
また、本実施形態では、上述したような基体としての機能を兼ね備えた電極４を設けることにより、発光素子１の放熱効率が高められるという効果も得られる。
【００３４】
次に、反射性ｐ型電極層５は、上述したように、半導体層１１に備えられるｐ型半導体層６と正極４との間に設けられる。
反射性ｐ型電極層５は、正極４と電気的に接続されており、これによって正極４が反射性ｐ型電極層５の取出電極となっている。また、反射性ｐ型電極層５及び正極４と、負極９とは、半導体層１１の厚み方向において反対側に配置された関係になっている。これにより本実施形態の発光ダイオード１は、所謂上下電極構造の発光ダイオードとなっている。
【００３５】
また、本実施形態で説明する反射性ｐ型電極層５は、半導体層１１に接するオーミックコンタクト層と、オーミックコンタクト層に接する反射層と、反射層に接する相互拡散防止層とから構成される。反射層を備えることによって、反射性ｐ型電極層５は、発光層７から発した光を光取出面１１ａ側に反射させる反射層となっている。
この反射性ｐ型電極層５は、例えば、オーミックコンタクト層をＲＦスパッタリング法によって積層し、反射層及び相互拡散防止層は例えばＤＣスパッタリング法を用いて積層することによって形成され、これによりアニール処理を施すことなくｐ型半導体層６との間でオーミック接触が得られるようになっている。
【００３６】
オーミックコンタクト層に要求される性能としては、ｐ型半導体層６との接触抵抗が小さいことが必須である。オーミックコンタクト層の材料はｐ型半導体層６との接触抵抗の観点から、Ｐｔ、Ｒｕ、Ｏｓ、Ｒｈ、Ｉｒ、Ｐｄ等の白金族またはＡｇが好ましく、Ｐｔ，Ｉｒ，ＲｈまたはＲｕがより好ましく、Ｐｔが特に好ましい。Ａｇを用いることは良好な反射を得るためには好ましいが、接触抵抗はＰｔよりも高い。したがって、それほど低い接触抵抗が要求されない用途にはＡｇを用いることも可能である。オーミックコンタクト層の厚さは、低接触抵抗を安定して得るために０．１ｎｍ以上とすることが好ましい。さらに好ましくは１ｎｍ以上であり、均一な接触抵抗が得られる。
【００３７】
オーミックコンタクト層には、Ａｇ合金、Ａｌ合金などの反射層が積層されている。Ｐｔ，Ｉｒ，Ｒｈ、Ｒｕ、ＯＳ，ＰｄなどはＡｇ合金と比較すると可視光から紫外領域の反射率が低い。したがって、発光層７からの光が十分に反射せずに出力の高い素子を得ることが難しい。この場合、オーミックコンタクト層を光が十分に透過するほどに薄く形成し、Ａｇ合金などの反射層を形成して反射光を得る方が、良好なオーミック接触が得られ、かつ出力の高い素子を作成することができる。この場合、オーミックコンタクト層の膜厚は３０ｎｍ以下とすることが好ましい。さらに好ましくは１０ｎｍ以下である。反射層の膜厚は良好な反射率を得るために０．１ｎｍ以上とすることが好ましい。さらに好ましくは１ｎｍ以上であり、均一な密着性が得られる。Ａｇ合金はマイグレーションを起こしやすいので薄い方が好ましい。したがって、膜厚は２００ｎｍ以下にすることが好ましい。
【００３８】
相互拡散防止層は、反射層の構成元素と正極４の構成元素との相互拡散を防止するために形成される。相互拡散防止層としては、例えば、Ｐｔ等を用いることが好ましい。
【００３９】
次に、半導体層１１は、上述したように、ｐ型半導体層６と発光層７とｎ型半導体層８とから概略構成されている。
ｐ型半導体層６、発光層７及びｎ型半導体層８を構成する材料としては、窒化ガリウム系（ＧａＮ系）単結晶、ＧａＰ系単結晶、ＧａＡｓ系単結晶、ＺｎＯ系単結晶など周知の半導体発光材料を用いることができるが、後述するサファイア単結晶や、ＳｉＣ単結晶等からなる基板に対してエピタキシャル成長可能な点において、窒化ガリウム系化合物半導体単結晶が好ましい。
【００４０】
窒化ガリウム系化合物半導体単結晶からなる半導体層としては、例えば一般式ＡｌＸＧａＹＩｎＺＮ１−ＡＭＡ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｚ≦１で且つ、Ｘ＋Ｙ＋Ｚ＝１。記号Ｍは窒素（Ｎ）とは別の第Ｖ族元素を表し、０≦Ａ＜１である。）で表わされるＧａＮ系半導体が多数知られており、本発明においても、それら周知のＧａＮ系半導体を含めて一般式ＡｌＸＧａＹＩｎＺＮ１−ＡＭＡ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｚ≦１で且つ、Ｘ＋Ｙ＋Ｚ＝１。記号Ｍは窒素（Ｎ）とは別の第Ｖ族元素を表し、０≦Ａ＜１である。）で表わされるＧａＮ系半導体を何ら制限なく用いることができる。
【００４１】
ｎ型半導体層８は、ｎ型コンタクト層と、発光層７に接するｎ型クラッド層とが積層されて構成される。ｎ型コンタクト層は、後述の下地層２７及び／又はｎ型クラッド層を兼ねることも可能である。
【００４２】
ｎ型コンタクト層としては、後述の下地層と同様にＡｌＸＧａ１―ＸＮ層（０≦ｘ≦１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましい。また、ｎ型コンタクト層にはｎ型不純物がドープされていることが好ましく、ｎ型不純物を１×１０１７〜１×１０１９／ｃｍ３、好ましくは１×１０１８〜１×１０１９／ｃｍ３の濃度で含有すると、負極９との良好なオーミック接触の維持、クラック発生の抑制、良好な結晶性の維持の点で好ましい。ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅであり、より好ましくはＳｉである。
ｎ型コンタクト層を構成するＧａＮ系半導体は、後述の下地層と同一組成であることが好ましく、ｎ型コンタクト層と下地層との合計の膜厚を１〜２０μｍ、好ましくは２〜１５μｍ、さらに好ましくは３〜１２μｍの範囲に設定することが好ましい。ｎ型コンタクト層と下地層との合計の膜厚が上記範囲にあると、半導体の結晶性が良好に維持される。
【００４３】
ｎ型コンタクト層と発光層７との間には、ｎ型クラッド層を設けることが好ましい。ｎ型コンタクト層の表面に生じた平坦性の悪化を埋めることできるからである。ｎ型クラッド層はＡｌＧａＮ、ＧａＮ、ＧａＩｎＮなどで形成することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。ｎ型クラッド層をＧａＩｎＮで形成する場合には、発光層７のＧａＩｎＮのバンドギャップよりも大きくすることが望ましいことは言うまでもない。
ｎ型クラッド層の膜厚は、特に限定されないが、好ましくは０．００５〜０．５μｍであり、より好ましくは０．００５〜０．１μｍである。ｎ型クラッド層のｎ型ドーパント濃度は１×１０１７〜１×１０２０／ｃｍ３が好ましく、より好ましくは１×１０１８〜１×１０１９／ｃｍ3である。ドーパント濃度がこの範囲であると、良好な結晶性の維持および素子の動作電圧低減の点で好ましい。
【００４４】
また、本実施形態においては、図２（ｂ）に示す例の半導体積層構造２Ａのように、ＡｌＮバッファ層２３とｎ型半導体層８との間に下地層２７が設けられた構成とすることもできる。下地層２７をＡｌＮバッファ層２３の上に形成することにより、その上のｎ型半導体層８をはじめ、半導体層１１の結晶性が向上するという効果が得られる。
【００４５】
下地層２７はＡｌＸＧａ１―ＸＮ層（０≦ｘ≦１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましい。その膜厚は０．１μｍ以上、好ましくは０．５μｍ以上、さらに好ましくは１μｍ以上である。この膜厚以上にした方が結晶性の良好なＡｌＸＧａ１―ＸＮ層が得られやすい。
【００４６】
また、下地層２７の膜厚としては、ｎ型半導体層８との合計膜厚で１５μｍ以下とすることが好ましく、１０μｍ以下とすることがより好ましく、４μ以下とすることが最も好ましい。下地層２７とｎ型半導体層８との合計膜厚を蒸気範囲とすることにより、基板の反りを防止するとともに、高い生産性を維持できるという効果が得られる。
【００４７】
下地層２７にはｎ型不純物を１×１０１７〜１×１０１９／ｃｍ３の範囲内であればドープしても良いが、アンドープ（＜１×１０１７／ｃｍ３）の方が良好な結晶性の維持という点で好ましい。ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅであり、より好ましくはＳｉである。
【００４８】
次に、ｎ型半導体層８の下側に積層される発光層７としては、ＧａＮ系半導体、好ましくはＧａ１−ｓＩｎｓＮ（０＜ｓ＜０．４）のＧａＮ系半導体からなる発光層が本発明では通常用いられる。発光層７の膜厚としては、特に限定されないが、例えば、好ましくは１〜１０ｎｍであり、より好ましくは２〜６ｎｍである。発光層７の膜厚が上記範囲であると発光出力の点で好ましい。
また、発光層７は、上記のような単一量子井戸（ＳＱＷ）構造の他に、上記Ｇａ１−ｓＩｎｓＮを井戸層として、この井戸層よりバンドギャップエネルギーが大きいＡｌｃＧａ１−ｃＮ（０≦ｃ＜０．３）障壁層とからなる多重量子井戸（ＭＱＷ）構造としてもよい。また、井戸層および障壁層には、不純物をドープしてもよい。
【００４９】
次に、ｐ型半導体層６は、発光層７に接するｐ型クラッド層と、ｐ型コンタクト層とが積層されて構成される。しかし、ｐ型コンタクト層がｐ型クラッド層を兼ねてもよい。
ｐ型クラッド層としては、発光層７のバンドギャップエネルギーより大きくなる組成であり、発光層７へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、ＡｌｄＧａ１−ｄＮ（０＜ｄ≦０．４、好ましくは０．１≦ｄ≦０．３）のものが挙げられる。ｐ型クラッド層が、このようなＡｌＧａＮからなると、発光層７へのキャリアの閉じ込めの点で好ましい。ｐ型クラッド層の膜厚は、特に限定されないが、好ましくは１〜４００ｎｍであり、より好ましくは５〜１００ｎｍである。ｐ型クラッド層のｐ型ドーパント濃度は、１×１０１８〜１×１０２１／ｃｍ３が好ましく、より好ましくは１×１０１９〜１×１０２０／ｃｍ３である。ｐ型ドーパント濃度が上記範囲であると、結晶性を低下させることなく良好なｐ型結晶が得られる。
【００５０】
ｐ型コンタクト層は、少なくともＡｌｅＧａ１−ｅＮ（０≦ｅ＜０．５、好ましくは０≦ｅ≦０．２、より好ましくは０≦ｅ≦０．１）を含んでなるＧａＮ系半導体層である。Ａｌ組成が上記範囲であると、良好な結晶性の維持および反射性ｐ型電極層５との良好なオーミック接触の点で好ましい。ｐ型不純物（ドーパント）を１×１０１８〜１×１０２１／ｃｍ３の濃度で、好ましくは５×１０１９〜５×１０２０／ｃｍ３の濃度で含有していると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましい。ｐ型不純物としては、特に限定されないが、例えば好ましくはＭｇが挙げられる。膜厚は、特に限定されないが、０．０１〜０．５μｍが好ましく、より好ましくは０．０５〜０．２μｍである。膜厚がこの範囲であると、発光出力の点で好ましい。
【００５１】
［窒化ガリウム系化合物半導体素子の積層構造］
本実施形態の窒化ガリウム系化合物半導体素子の積層構造（半導体積層構造）２は、図２（ａ）の断面図に示すように、基板２１と、該基板２１上に順次積層されて設けられるＺｎＯバッファ層２２及びＡｌＮバッファ層２３と、該ＡｌＮバッファ層２３上に形成されて窒化ガリウム系化合物からなる半導体層１１とが備えられ、概略構成される（図２（ｂ）に示す例も参照）。
【００５２】
また、上述したように、図２（ａ）に示すような本実施形態の半導体積層構造２からＺｎＯバッファ層２２を除去して基板２１を剥離した積層構造を用いることで、上述した本実施形態の発光素子１を得ることができる。具体的には、さらに、ＺｎＯバッファ層２２及び基板２１の除去によって露出したＡｌＮバッファ層２３の少なくとも一部（図１に示す発光素子１の例ではＡｌＮバッファ層２３全体）を除去する。そして、露出したｎ型半導体層８上に負極９を設け、ｐ型半導体層６側に反射性ｐ型電極層５を介して正極４を設けた構成とすることにより、上記本実施形態の発光素子１が得られる。
以下、半導体積層構造２について詳述するが、以下の説明において、上述した本実施形態の発光素子１と共通する構成については、その詳しい説明を省略する。
【００５３】
［基板］
本実施形態の半導体積層構造２において、基板２１に用いる材料としては、サファイアを用いることが最も好ましい。サファイアからなる基板２１上にＺｎＯバッファ層２２及びＡｌＮバッファ層２３を形成することで、さらにその上に、結晶性に優れた窒化ガリウム系化合物半導体結晶を成長させることが可能となる。
また、サファイアは化学的に安定であるため、後述の発光素子の製造方法で説明するような、ＺｎＯバッファ層２２をエッチングする除去工程において、エッチングされて崩れること等が無いことから非常に好適である。
また、基板２１の材料としては、上記サファイアの他、シリコン、ＳｉＣ、スピネル等を採用することが、ＺｎＯバッファ層２２及びＡｌＮバッファ層２３上に結晶性の良好な窒化ガリウム系化合物半導体結晶を成長させることができる点で好ましい。また、本発明においては、発光素子を構成するのに充分な結晶性を有する窒化ガリウム系化合物半導体結晶を形成することが可能な基板材料であれば、如何なる材料の基板も用いることが可能である。
【００５４】
［ＺｎＯバッファ層］
本実施形態の半導体積層構造２に備えられるＺｎＯバッファ層２２は、基板２１上に形成されるバッファ層である。
ＺｎＯバッファ層２２は、単結晶のＺｎＯからなることが好ましい。また、ＺｎＯバッファ層２２は、例えば、柱状結晶の集合体のように、単結晶粒を基本単位とする結晶構造（多結晶）としても構わない。しかしながら、ＺｎＯバッファ層２２を柱状結晶の集合体で構成した場合、基板２１に対して並行な格子面が揃っており、基板２１に対して並行でない格子面についても一定の配向性を有していることが必要となる。このような配向性は、非対称面Ｘ線測定法によって測定することが可能であるが、少なくとも、６回対称を示すピークが現れることが必要である。
【００５５】
また、ＺｎＯは極性を有しているが、ＺｎＯバッファ層２２の表面（最表面）２２ａがＺｎ極性であることが好ましい。
【００５６】
ＺｎＯバッファ層２２の成膜方法としては、特に制限されず、如何なる方法を採用しても良い。特に、ＺｎＯバッファ層２２を、基板２１との格子整合性に優れた層として積層できる方法としては、例えば、ＭＢＥ法、ＰＬＤ法、スパッタ法、ＣＶＤ法、イオンプレーティング法等が挙げられる。これらの中でも、装置が安価で、且つ、安定した生産性が期待できる方法としては、ＰＬＤ法、スパッタ法、イオンプレーティング法が挙げられる。
【００５７】
また、ＺｎＯバッファ層２２の膜厚は、１０〜１０００ｎｍの範囲であることが好ましい。ＺｎＯバッファ層２２の膜厚が１０ｎｍ未満だと、基板２１を構成する材料、例えばサファイアの影響を遮断することができず、その上に積層される層が歪んだ結晶となる虞がある。また、ＺｎＯバッファ層２２の膜厚が１０００ｎｍを超えると、表面２２ａに凹凸を生じる虞がある。また、ＺｎＯバッファ層２２の膜厚は、５０〜５００ｎｍの範囲であることがより好ましく、８０〜３００ｎｍの範囲であることが最も好適である。
【００５８】
［ＡｌＮバッファ層］
本実施形態の半導体積層構造２に備えられるＡｌＮバッファ層２３は、基板２１上に形成されたＺｎＯバッファ層２２の上に積層されるバッファ層である。
ＡｌＮバッファ層２３は、ＺｎＯバッファ層２２と同様、単結晶のＡｌＮからなることが好ましいが、柱状結晶の集合体のように、単結晶粒を基本単位とする結晶構造（多結晶）としても構わない。このような多結晶構造の中でも、六角柱を基本構造とする柱状結晶の集合体であることが好ましい。
【００５９】
また、ＡｌＮバッファ層２３は、基板２１上において、ＺｎＯバッファ層２２よりも平面視で大きく形成されており、ＡｌＮバッファ層２３がＺｎＯバッファ層２２の表面２２ａ及び側面２２ｂを覆うように形成されていることが好ましい。これにより、ＡｌＮバッファ層２３によってＺｎＯバッファ層２２を反応性ガス等から保護するコート層としての作用が得られる。
ＡｌＮバッファ層２３に隙間が生じ、ＺｎＯバッファ層２２の表面２２ａ又は側面２２ｂの一部が露出した状態だと、半導体層１１を成膜する際に、反応性の原料ガスが表面２２ａに接触し、ＺｎＯバッファ層２２に対してダメージを与える虞がある。
【００６０】
ＡｌＮバッファ層２３の成膜方法としては、反応性の高い原料を使用せず、且つ、低い温度で成膜プロセスを行う方法とすることが必要となる。ここで、反応性の高い原料とは、ＮＨ３やＨ２等の原料ガスであり、低い温度とは７００℃以下の成膜温度を言う。つまり、ＡｌＮバッファ層２３の成膜には、ＭＢＥ法、ＰＬＤ法、スパッタ法、イオンプレーティング法等の物理成膜法を用いることが好ましい。これらの中でも、装置が安価で、且つ、安定した生産性が期待できる方法としては、ＰＬＤ法、スパッタ法、イオンプレーティング法が挙げられる。
【００６１】
また、ＡｌＮバッファ層２３の膜厚は、１０〜１００ｎｍの範囲であることが好ましい。ＡｌＮバッファ層２３の膜厚が１０ｎｍ未満だと、基板２１上においてＺｎＯバッファ層２２を完全に覆うことが困難となる。また、ＡｌＮバッファ層２３の膜厚が１００ｎｍを超えると、表面２３ａに凹凸が生じる虞がある。
【００６２】
また、ＺｎＯバッファ層２２上にＡｌＮのような窒化物を成膜した場合、その界面に、Ｚｎ、Ａｌ、Ｏ、Ｎ等が混じり合った反応層である、アモルファス又は多結晶の層が形成されることがあり、例えば、ＴＥＭ等の方法によって確認することができる。このような反応層は、ＡｌＮのような窒化物の成膜中に、ＺｎＯがダメージを受けて分解することで、成長中の膜と混じり合って形成するものである。従って、本実施形態では、上述の如く、反応性の高い原料を使用せず、且つ、低い温度でＡｌＮバッファ層２３を成膜することにより、ＺｎＯバッファ層２２とＡｌＮバッファ層２３との界面に、上記反応層が形成されることが無い。
【００６３】
［窒化ガリウム系化合物半導体発光素子の製造方法］
次に、図３〜図１２を参照して、本発明に係る窒化ガリウム系化合物半導体発光素子の製造方法について説明する（図１の発光素子１、図２（ａ）、（ｂ）の半導体積層構造２、２Ａ、図１３の発光素子３も参照）。
本実施形態の発光素子１の製造方法は、基板２１上に、ＺｎＯバッファ層２２及びＡｌＮバッファ層２３をこの順で積層するバッファ層形成工程と、ＡｌＮバッファ層２３上に、窒化ガリウム系化合物からなる半導体層１１を形成する半導体層形成工程と、ＺｎＯバッファ層２２を除去することにより、基板２１を剥離する除去工程と、を備える方法である。
なお、本実施形態で説明する製造方法は、発光素子を製造する手順の一例であり、以下に説明する各工程については、最終的に得られる発光素子の仕様や生産性等を考慮しながら、例えば、工程順を適宜入れ替えた方法とすることも可能である。
【００６４】
＜製造方法の一例＞
以下に、本実施形態の発光素子の製造方法の一例について、各工程を詳細に説明する。
本例では、上記各工程に加え、さらに、半導体層形成工程と除去工程との間において、半導体層１１のｐ型半導体層６側（図５に示す例では、反射性ｐ型電極層５側）に支持基板（正極４）を貼着する支持基板接合工程が備えられている。また、本例では、上記除去工程を行った後、複数の半導体層１１の各側面（周囲面）１１ｂに、保護用の絶縁膜１０を形成する絶縁膜形成工程が設けられており、さらに、絶縁膜形成工程と電極形成工程との間において、ｎ型半導体層８の光取出面１１ａを粗面化する粗面化工程が設けられている。またさらに、本例では、電極形成工程の後に、正極４を切断することによってウェーハを素子単位に分割する分割工程が設けられている。
【００６５】
『バッファ層形成工程』
バッファ層形成工程においては、図３（ａ）〜図３（ｃ）に示すように、ｃ面からなる主面２１ａを備えサファイアからなる基板２１を用意し、この基板２１上に、ＺｎＯバッファ層２２及びＡｌＮバッファ層２３を、以下に説明する各手順によって順次積層する。
【００６６】
「ＺｎＯバッファ層」
まず、基板２１の主面２１ａ上に、ＺｎＯ単結晶からなるＺｎＯバッファ層２２を形成する。
具体的には、図３（ａ）〜図３（ｂ）に示すように、基板２１の主面２１ａに、ＭＢＥ法、ＰＬＤ法、スパッタ法、ＣＶＤ法、イオンプレーティング法等の内、何れかの方法を用いてＺｎＯバッファ層２２を成膜する。また、ＺｎＯバッファ層２２の成膜方法としては、装置が安価で、且つ、安定した生産性が期待できる点で、ＰＬＤ法、スパッタ法、イオンプレーティング法が好ましく、スパッタ法を用いることが最も好ましい。
バッファ層形成工程では、上記方法を採用することにより、ＺｎＯバッファ層２２を、基板２１との格子整合性に優れた層として積層できる。
【００６７】
「ＡｌＮバッファ層」
次に、ＺｎＯバッファ層２２の上に、ＡｌＮ単結晶からなるＡｌＮバッファ層２３を形成する。
具体的には、図３（ｃ）に示すように、ＺｎＯバッファ層２２の表面２２ａに、ＺｎＯバッファ層２２を成膜する際と同様、ＭＢＥ法、ＰＬＤ法、スパッタ法、イオンプレーティング法等の内、何れかの物理成膜法を用いてＡｌＮバッファ層２３を成膜する。ＡｌＮバッファ層２３を、結晶性に優れた単結晶ＡｌＮから成膜する方法としては、反応性の高い原料を使用せず、且つ、低い温度で成膜プロセスを行う方法とすることが必要となるが、このような方法としては、上記各方法が挙げられる。また、上記各方法の中でも、装置が安価で、且つ、安定した生産性が期待できる点で、ＰＬＤ法、スパッタ法、イオンプレーティング法が好ましく、スパッタ法を用いることが最も好ましい。ここで、本発明において説明する反応性の高い原料とは、ＮＨ３やＨ２等の原料ガスであり、低い温度とは７００℃以下の成膜温度を言う。
【００６８】
本実施形態のバッファ層形成工程においては、ＡｌＮバッファ層２３を形成する際、窒素源として窒素（Ｎ２）ガスを用いることが好ましい。上述したように、結晶性に優れた単結晶のＡｌＮを成膜する場合、ＮＨ３やＨ２等の反応性の高い原料を使用することは好ましくないが、窒素源として窒素ガスを用いることが、反応性が高くない点及び低コストである点等から好ましい。
また、ＡｌＮバッファ層２３を形成する際の成膜温度は、上述したように、結晶性に優れた単結晶ＡｌＮを成膜するためには低い温度とする必要があり、７００℃以下の成膜温度とすることが好ましく、６００℃以下とすることがより好ましい。
【００６９】
なお、本実施形態のバッファ層形成工程では、ＺｎＯバッファ層２２とＡｌＮバッファ層２３を同じ方法で成膜しても良いし、異なる方法で成膜しても構わない。ＺｎＯバッファ層２２とＡｌＮバッファ層２３を同じ方法で成膜する場合には、同じチャンバを用いて、成膜条件や原料ガスを都度切り替える方法としても良いし、異なるチャンバを用いて基板の搬出入を行なうことにより、それぞれの膜を別々に成膜する方法としても良い。但し、原料ガスの切り替えや成膜温度の変更等に伴う待ち時間を考慮した場合、それぞれ異なる専用のチャンバを用いて成膜することが好ましい。
【００７０】
また、本実施形態のバッファ層形成工程では、基板２１上において、ＡｌＮバッファ層２３をＺｎＯバッファ層２２よりも平面視で大きく成膜し、ＡｌＮバッファ層２３がＺｎＯバッファ層２２の表面２２ａ及び側面２２ｂを覆うように形成することが好ましい。
基板２１上にＺｎＯバッファ層２２を成膜した際、その外周部分において、側面２２ｂの露出が不可避となり、反応性のガスに接触する虞がある。このため、ＺｎＯバッファ層２２の側面２２ａも、ＡｌＮバッファ層２３によって覆われていることが好ましい。具体的には、基板２１の主面２１ａにおいて、ＺｎＯバッファ層２２を成膜する領域を若干小さくし、ＡｌＮバッファ層２３によって表面２２ａ及び側面２２ｂの両方を覆うことが可能な構成とすれば良い。この場合、例えば、ＺｎＯバッファ層２２を成膜する際、ウェーハの外周部を治具等でマスクして成膜処理を行なう等の方法を採用できる。
【００７１】
『半導体層形成工程』
次に、半導体層形成工程では、図４（ａ）〜図４（ｃ）に示すように、基板２１上のＡｌＮバッファ層２３の上に、窒化ガリウム系化合物からなるｎ型半導体層８、発光層７及びｐ型半導体層６を順次積層して半導体層１１を形成する。また、本実施形態では、半導体層形成工程が、半導体層１１の形成が終了した後、ｐ型半導体層６上に反射性ｐ型電極層５を積層する工程を含む例を説明する。
【００７２】
具体的には、まず、図４（ａ）に示すように、ＡｌＮバッファ層２３上に、ｎ型半導体層８、発光層７及びｐ型半導体層６を順次積層する。
ｎ型半導体層８にはｎ型ドーパントとしてＳｉ等をドープさせることが望ましく、ｐ型半導体層６にはｐ型ドーパントとしてＭｇ等をドープさせることが望ましい。
【００７３】
この際、半導体層１１を構成するｎ型半導体層８、発光層７及びｐ型半導体層６の成長方法は特に限定されず、スパッタリング法、ＭＯＣＶＤ（有機金属化学気相成長法）、ＨＶＰＥ（ハイドライド気相成長法）、ＭＢＥ（分子線エピタキシー法）、などＧａＮ系半導体を成長させることが知られている全ての方法を適用できる。好ましい成長方法としては、膜厚制御性、量産性の観点からスパッタリング法またはＭＯＣＶＤ法である。
【００７４】
スパッタリング法では、Ｇａを含むターゲットを用いるとともに、プラズマガスとしてアルゴンと窒素の混合ガスを用いて、所謂リアクティブスパッタリング法によってＧａＮ系半導体を形成することが好ましい。
また、ＭＯＣＶＤ法では、キャリアガスとして水素（Ｈ２）または窒素（Ｎ２）、ＩＩＩ族原料であるＧａ源としてトリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡ）またはトリエチルアルミニウム（ＴＥＡ）、Ｉｎ源としてトリメチルインジウム（ＴＭＩ）またはトリエチルインジウム（ＴＥＩ）、Ｖ族原料であるＮ源としてアンモニア（ＮＨ3）、ヒドラジン（Ｎ２Ｈ４）などが用いられる。また、ドーパントとしては、ｎ型にはＳｉ原料としてモノシラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）を、Ｇｅ原料としてゲルマンガス（ＧｅＨ４）や、テトラメチルゲルマニウム（（ＣＨ３）４Ｇｅ）やテトラエチルゲルマニウム（（Ｃ２Ｈ５）４Ｇｅ）等の有機ゲルマニウム化合物を利用できる。
ＭＢＥ法では、元素状のゲルマニウムもドーピング源として利用できる。ｐ型にはＭｇ原料としては例えばビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）またはビスエチルシクロペンタジエニルマグネシウム（ＥｔＣｐ２Ｍｇ）を用いればよい。
【００７５】
なお、本実施形態では、図２（ｂ）に示す例のように、ｎ型半導体層８を形成する前に、ＡｌＮバッファ層２３の表面２３ａ上に下地層２７を形成し、この下地層２７上にｎ型半導体層８を積層する方法とすることができる。ＡｌＮバッファ層２３とｎ型半導体層８との間に下地層２７を形成することにより、ｎ型半導体層８をはじめ、半導体層１１の結晶性が向上するという効果が得られる。
【００７６】
次に、図４（ｂ）に示すように、上記手順にて基板２１上において順次積層されたｎ型半導体層８、発光層７及びｐ型半導体層６に加え、ＺｎＯバッファ層２２並びにＡｌＮバッファ層２３を複数の積層体として分割し、分離溝１２を形成する。
【００７７】
具体的には、半導体層１１を構成するｐ型半導体層６上にマスクを形成し、図４（ｂ）に示すように、ドライエッチング等の手段によってｐ型半導体層６、発光層７及びｎ型半導体層８からなる積層体を格子状にエッチングして分割する。エッチングによる処理は、基板２１が露出した時点で終了する。これにより、ｐ型半導体層６、発光層７、ｎ型半導体層８、ＡｌＮバッファ層２３及びＺｎＯバッファ層２２からなる積層体を、分離溝１２に沿って複数に分割された積層体とする。
【００７８】
なお、本発明では、上記バッファ層形成工程において、予め、基板２１上にＺｎＯバッファ層２２及びＡｌＮバッファ層２３を積層した後、この上に、半導体層１１を構成するｎ型半導体層８、発光層７及びｐ型半導体層６の各々を形成する。即ち、基板２１としてサファイア基板を用い、ｎ型半導体層８としてＧａＮを形成する場合には、基板２１とｎ型半導体層８との格子定数が１０％以上も異なる。本発明では、基板２１とｎ型半導体層８との中間の格子定数を有するＡｌＮ、ＺｎＯからなるＡｌＮバッファ層２３及びＺｎＯバッファ層２２を用いることで、ｎ型半導体層８を構成するＧａＮの結晶性を向上させることが可能となる。
【００７９】
また、本実施形態の半導体層形成工程においては、図２（ｂ）に示す例のように、さらに、ＡｌＮバッファ層２３とｎ型半導体層８との間に、下地層２７を形成する方法としても良い。また、下地層２７を形成する方法としては、ＭＯＣＶＤ法を用いることが、結晶性の良好な層が得られる点から好ましい。
また、半導体層形成工程においては、ｎ型半導体層８と下地層２７との合計膜厚を、１５μｍ以下として形成することが好ましく、１０μｍ以下として形成することがより好ましく、４μｍ以下として形成することが最も好ましい。
【００８０】
「反射性ｐ型電極層の形成」
次に、本例においては、図４（ｃ）に示すように、ｐ型半導体層６上に、フォトリソグラフィ技術によって、オーミックコンタクト層、反射層及び相互拡散防止層を順次積層し、パターニングすることにより、反射性ｐ型電極層５を形成する。また、図示例の反射性ｐ型電極層５は、ｐ型半導体層６上において、平面視でｐ型半導体層６よりも小さく、縁部６１を除いた略中央付近に形成されている。
【００８１】
オーミックコンタクト層をｐ型半導体層６上に形成するにあたり、ＲＦ放電によるスパッタリング成膜法で形成することが好ましい。ＲＦ放電によるスパッタリング成膜法を用いることで、蒸着法やＤＣ放電のスパッタリング成膜法を用いるより接触抵抗の低い電極を形成できる。即ち、ＲＦ放電によるスパッタリング成膜法でオーミックコンタクト層を形成することによって、オーミックコンタクト層にｐ型半導体層６の構成元素が混在し、ｐ型半導体層６にはオーミックコンタクト層の構成元素が混在することになり、これによりオーミックコンタクト層とｐ型半導体層６とがオーミック接合される。
【００８２】
ＲＦ放電によるスパッタリング成膜では、イオンアシスト効果により、ｐ型半導体層６に付着したスパッタ原子にエネルギーを与え、ｐ型半導体、例えばＭｇドープのｐ−ＧａＮとの間で表面拡散を促す作用があると考えられる。さらに、上記成膜においては、ｐ型半導体層６の最表面原子にもエネルギーを与え、半導体材料、例えばＧａがオーミックコンタクト層に拡散することを促す作用もあると考えられる。
【００８３】
ＲＦ放電による成膜では、初期において、接触抵抗を下げる効果を持つが、膜厚を大きくすると、その膜が疎であるために反射率の点ではＤＣ放電による成膜に比べて劣る。そこで、接触抵抗を低く保った範囲で薄膜化して光透過率を上げたオーミックコンタクト層をＲＦ放電により形成し、その上に反射層及び相互拡散防止層をＤＣ放電により形成することが好ましい。
【００８４】
スパッタリングは、従来公知のスパッタリング装置を用いて従来公知の条件を適宜選択して実施することができる。半導体層１１、ＡｌＮバッファ層２３及びＺｎＯバッファ層２２を積層した基板２１をチャンバ内に収容し、基板温度を室温から５００℃の範囲に設定する。基板加熱は特に必要としないが、オーミックコンタクト層の構成元素およびｐ型半導体層６の構成元素の拡散を促進するために適度に加熱しても良い。チャンバ内は真空度が１０−４〜１０−７Ｐａとなるまで排気する。スパッタリング用ガスとしては、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ等が使用できる。入手の容易さからＡｒとするのが望ましい。これらの内の一つのガスをチャンバ内に導入し、０．１〜１０Ｐａにしたのち放電を行う。好ましくは０．２〜５Ｐａの範囲に設定する。供給する電力は０．２〜２．０ｋＷの範囲が好ましい。この際、放電時間と供給電力を調節することによって、形成する層の厚さを調節することができる。
【００８５】
「半導体積層構造の形成」
本実施形態の発光素子１の製造方法においては、上述したバッファ層形成工程〜半導体層形成工程を行なうことにより、基板２１上に、ＺｎＯバッファ層２２、ＡｌＮバッファ層２３及び半導体層１１が順次積層されてなる、本実施形態の半導体積層構造２が得られる（図４（ｃ）を参照）。
なお、本実施形態においては、図４（ｃ）に示すような複数の半導体積層構造２を形成した後、半導体層１１の各側面に予め保護膜を形成しておくことが、その後の工程において、半導体層１１を保護できる点から好ましい。
【００８６】
そして、本実施形態の製造方法では、さらに、以下に説明するような工程を実施することで、半導体積層構造２からＺｎＯバッファ層２２及び基板２１を除去し、正極４及び負極９を形成することにより、本実施形態の発光素子１を製造する。
【００８７】
『支持基板接合工程』
次に、支持基板接合工程では、図５に示すように、半導体層１１のｐ型半導体層６側に支持基板（正極４）を貼着する。
具体的には、図５に示すように、半導体層１１のｐ型半導体層６側、つまり反射性ｐ型電極層５に、Ｓｉからなる導電性の支持基板として正極４を接合する。このように、支持基板として、Ｓｉからなる正極４を用いた場合には、半導体層１１側に対し、金属接合層によって接合する方法とすることができる。
【００８８】
本例では、後述の除去工程の前に、基板２１を剥離した積層体の取り扱いを容易にするため、予め、半導体層１１側に支持基板として正極４を接合しておく必要がある。このように、積層体を支持するための基板を設ける方法としては、本実施形態のように正極４を接合する方法の他、後述する本実施形態の他の例のように、例えば、半導体層１１側に、金属メッキからなる支持基板（図１１（ａ）、（ｂ）中の正極４０を参照）を形成する方法が挙げられる。このような構成とした場合には、金属メッキが導電性を有することから、支持基板をそのまま電極、即ち正極として用いることが可能となる。
【００８９】
なお、支持基板は必ずしも導電性を有している必要は無いが、本実施形態のように、Ｓｉ基板等の導電性を有する支持基板を用いれば、そのまま正極４として用いることができる。この場合、半導体積層構造の表裏面に電極を有する、所謂バーティカル構造の発光素子（ＬＥＤ）を構成できる点から好適である。このように、Ｓｉ等からなる導電性の支持基板を用い、そのまま支持基板を正極４として用いる場合には、正極４が、例えば、Ｎｉ及びＡｕからなる接合層を介してｐ型半導体層側に接合された構成とすることができる。
【００９０】
また、金属メッキ等、金属からなる支持基板を用いる場合には、ＺｎＯバッファ層２２及び基板２１の除去工程の前に、支持基板の表面を保護層等で覆う必要がある。この際に保護層として用いる材料としては、ＳｉＯ２、ＳｉＮ、Ａｌ２Ｏ３、ＡｌＮ等の酸化物又は窒化物の他、ＮｉＰ等を用いることも可能である。
【００９１】
また、本実施形態で用いる支持基板としては、上述のような導電性のものには限定されず、例えば、Ｓｉの酸化物又は窒化物等の絶縁性の材料から構成することも可能である。  具体的には、詳細な図示を省略するが、半導体層１１のｐ型半導体層６側、つまり反射性ｐ型電極層５に、Ｓｉの酸化物又は窒化物からなる支持基板を接着等の方法によって接合する方法とすることができる。
【００９２】
『除去工程』
次に、除去工程では、図６（ａ）〜図６（ｃ）に示すように、ＺｎＯバッファ層２２を除去することにより、基板２１を剥離する。
具体的には、図６（ａ）〜図６（ｂ）に示すように、例えば、酸等のエッチング液を用いたエッチング法（ケミカルリフトオフ法）によってＺｎＯバッファ層２２を溶解させ、除去する。そして、図６（ｃ）に示すように、ＺｎＯバッファ層２２の溶失に伴い、基板２１が、半導体層１１及びＡｌＮバッファ層２３側から剥離される。
【００９３】
本実施形態の除去工程では、ＺｎＯバッファ層２２の溶解に用いるエッチング液として、ＨＣｌ又はシュウ酸を用いることが好ましい。ＨＣｌ又はシュウ酸を用いてエッチング処理することにより、ＺｎＯバッファ層２２を効率良く確実に除去することができ、ひいては、基板２１を容易に半導体層１１及びＡｌＮバッファ層２３側から剥離することが可能となる。
【００９４】
また、除去工程では、ＺｎＯバッファ層２２に対してエッチング液を効率的に接触させることにより、工程の効率化を図ることが可能となる。
ここで、通常、ＺｎＯバッファ層２２が成膜されない基板２１の外周部には、密集した結晶膜は成膜されないため、単に積層体をエッチング液に浸漬するだけでも基板２１の剥離は可能である。しかしながら、基板２１上へのＺｎＯバッファ層２２及びＡｌＮバッファ層２３の成膜状態によっては、基板２１の外周部を研削してからエッチング液に浸漬させた方が良い場合もある。例えば、本実施形態で説明する例のように、ＡｌＮバッファ層２３がＺｎＯバッファ層２２の表面２２ａ及び側面２２ｂを覆うように形成した場合等が挙げられる。
【００９５】
一方、４インチ以上等の大口径の基板を用いた場合、外周部からのエッチング液の浸透のみでは、ＺｎＯバッファ層２２を溶かしきるのに長時間を要する。この場合には、半導体層１１側から基板２１に到達する穴を形成し、エッチング液をＺｎＯバッファ層２２に短時間で浸透させる方法とすることも可能である。
【００９６】
『絶縁膜形成工程』
次に、絶縁膜形成工程では、図７に示すように、半導体層１１の各側面（周囲面）１１ｂに、保護用の絶縁膜１０を形成する。
具体的には、図７に示すように、ＣＶＤ法やスパッタ法等の手段によって、ＳｉＯ２からなる絶縁膜１０を、各半導体層１１の側面１１ｂと、各半導体層１１の光取り出し面１１ａの外周部分を覆うように形成する。半導体層１１の全体に絶縁膜１０を形成し、光取出面１１ａの中央部以外の部分にレジストを形成し、ドライエッチングすることで、目的の絶縁膜１０を形成できる。
なお、絶縁膜１０は、少なくとも、半導体層１１の側面１１ｂと光取り出し面１１ａの外周部分に形成されていれば良い。また、本発明で参照する各図面（図８〜１０、図１２）においては、符号を明示するために、図中の半導体層等の側面における絶縁膜を意図的に削除して表しているが、本発明に係る発光素子は、各側面において絶縁膜が連続的に存在するものである。
【００９７】
『粗面化工程』
次に、粗面化工程では、ｎ型半導体層８の光取出面１１ａを粗面化する。
具体的には、図８に示すように、加熱したＫＯＨ溶液またはＴＭＡＨ（Ｔｅｔｒａｍｅｔｈｙｌ  ａｍｍｏｎｉｕｍ  ｈｙｄｒｏｘｉｄｅ）溶液に浸漬して、光取出面１１ａの中央の絶縁膜１０に被覆されずに露出している部分のＡｌＮバッファ層２３を除去し、また、下地層（図２（ｂ）の下地層２７を参照）が設けられている場合には、この下地層を除去するとともに、ｎ型半導体層８の光取出面１１ａを粗面化する。
なお、ＡｌＮバッファ層２３及び下地層の除去、並びに光取出面１１ａの粗面化には、ＰＥＣ（ｐｈｏｔｏ  ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ  ｅｔｃｈ）を使用することもでき、また、ドライエッチングを適用することもできる。
【００９８】
なお、上述したＡｌＮバッファ層２３の除去操作は、ｎ型半導体層８上に後述の負極９を形成するための操作であるが、ＡｌＮバッファ層２３をドープした構成とすれば、ＡｌＮバッファ層２３上に負極９を形成することも可能であり、この除去操作は不要となる。
また、下地層が設けられている場合、上記の下地層の除去操作は、下地層がアンドープ層である場合に必要な操作であって、下地層にＳｉ等がドープされている場合には、上記ＡｌＮバッファ層２３の場合と同様、下地層の除去操作は不要である。
また、本例においては、光取出面１１ａの粗面化に用いる加熱したＫＯＨ溶液またはＴＭＡＨ溶液と使用して、ＡｌＮバッファ層２３及び下地層を除去する例を説明しているが、これには限定されない。例えば、ＡｌＮバッファ層２３及び下地層を、レーザ照射等によって熱分解させて除去する方法としても良く、適宜採用すれば良い。
【００９９】
また、本実施形態の粗面化工程では、ＡｌＮバッファ層２３及び下地層の除去操作において、例えば、パターニングによって負極９形成領域のみを除去する方法とすることも可能であり、適宜採用すれば良い。
【０１００】
『電極形成工程』
次に、電極形成工程においては、図９に示すように、半導体層１１のｎ型半導体層８に負極９を形成する。
具体的には、まず、半導体層１１を含む半導体ウェーハをプラズマドライエッチング装置のチャンバに収納し、ｎ型半導体層８中のドーパント元素と同一の元素を含有するエッチングガスからなる反応ガスをチャンバ内に供給し、半導体層１１の上方においてプラズマを発生させ、エッチングガスを含むプラズマを光取出面１１ａに暴露させる。
【０１０１】
この際に用いるエッチングガスとしては、ｎ型半導体層８中のドーパント元素がケイ素（Ｓｉ）の場合は、エッチングガスとしてハロゲン化ケイ素を用いることが好ましく、具体的にはＳｉＣｌ４またはＳｉＦ４が好ましい。
また、反応ガスを導入した際のチャンバ内の圧力は、例えば０．２〜２Ｐａの範囲にすることが好ましく、エッチングガスの流量は１５ｓｃｃｍ〜５０ｓｃｃｍの範囲が好ましく、プラズマのパワーは１２０Ｗ程度が好ましく、バイアスは５０Ｗ程度が好ましく、処理時間は１５０秒程度がよい。
このようなエッチング処理を行うことによって、ｎ型半導体層８の表面近傍にエッチングガスに含まれるＳｉが打ち込まれて、表面近傍のＳｉ濃度が高められると考えられる。
【０１０２】
次に、図９に示すように、プラズマ処理後のｎ型半導体層８の上に負極９を形成する。負極９としては、例えば、Ｃｒ膜、Ｔｉ膜及びＡｕ膜を順次積層して形成することができるであるが、これには限定されず、負極９の材質や積層構造は、適宜採用することが可能である。また、このような負極９の形成処理は、例えば、スパッタリング法や蒸着法を用いればよい。
【０１０３】
上記の如く、ｎ型半導体層８の表面をプラズマで処理してから負極９を構成する各層を積層することにより、負極９とｎ型半導体層８とをオーミック接触させることができる。この場合、負極９の形成後のアニールを必要としない。むしろ、アニールすることによって電気特性を悪化させてしまうことがあり、また、反射膜のＡｇ合金がマイグレーションを起こし、反射率が低下するので好ましくない。
【０１０４】
なお、本例では、上述の支持基板接合工程で説明したように、正極４を導電性の支持基板から構成し、反射性ｐ型電極層５上に接合することによって形成する例を説明しているが、本発明ではこれには限定されない。例えば、後述の本実施形態の製造方法の他の例において詳細するが、正極４を、メッキ法を用いて、ｐ型半導体層６上（反射性ｐ型電極層５上）に金属メッキ層として形成しても良い。
【０１０５】
また、本例では、Ｓｉからなる導電性の支持基板を用いることで正極４を構成した例を説明しているが、上述した通り、このような例には限定されず、例えば、Ｓｉの酸化物又は窒化物等の絶縁性材料からなる支持基板を用いる方法とすることも可能である。このような場合には、例えば、絶縁性材料からなる支持基板を除去した後、反射性ｐ型電極層５上に正極４を形成する方法とすることができる。
このような方法とする場合、具体的には、詳細な図示を省略するが、例えば、以下に説明するような方法とすることができる。
【０１０６】
まず、ｎ型半導体層８側に形成した負極９に、例えば、ガラス（石英）基板等からなる仮貼付基板を、接着材等で貼着した後、従来公知の方法によって仮貼付基板を剥離し、ｐ型半導体層６上の反射性ｐ型電極層５を露出させる。
次いで、ｐ型半導体層６上において露出した反射性ｐ型電極層５の上に、例えば、ＣｕやＡｌ等からなるメタルウェーハ等を反射性ｐ型電極層５上に接合することにより、正極を形成する。そして、上記手順で正極を形成した後、負極９に貼着した仮貼付基板を従来公知の方法によって剥離し、負極９を露出させる方法とすることができる。
【０１０７】
なお、本実施形態では、上述したように、ＡｌＮバッファ層２３にドーピングを施して導電性を持たせた構成とした場合には、ＡｌＮバッファ層２３を除去せず、該ＡｌＮバッファ層２３に負極９を形成することも可能である。
【０１０８】
また、例えば、Ｓｉの酸化物又は窒化物からなる絶縁性の支持基板を用いた場合、この支持基板に貫通孔を形成し、該貫通孔に正極を取り付ける方法とすることも可能である。
【０１０９】
『分割工程』
次に、分割工程では、図９〜図１０に示すように、基体である正極４を、複数に分割された半導体層１１に沿って切断する。
具体的には、図９に示すように、正極４上に形成された複数の半導体層１１の各々の間の分断溝１２に沿って、例えば、レーザスクライブ法を用いて正極４にレーザを照射して切断する。
【０１１０】
また、このようなレーザスクライブ法による分割を行なう場合、例えば、ダイシング用のテーブル上に粘着テープを貼り付けた状態とし、この上にウェーハを貼着設置して行なう方法とすることができる。このような方法で分割を行なうことにより、レーザスクライブによって切断された複数の発光素子を傷めることなく容易に分割し、取り出すことが可能となる。また、テーブル上に粘着テープを貼り付けた状態で分割工程を行なうことにより、レーザによるテーブルの焼付を防止することも可能となる。
このようなダイシング工程を行なうことにより、図１０（図１も参照）に示すような、複数の発光素子１が得られる。
【０１１１】
＜製造方法の他の例＞
以下、本発明の発光素子の製造方法の他の例について、各工程を詳細に説明する。なお、本例においては、上述したような本実施形態の製造方法の一例と共通する構成については共通の符号を付与するとともに共通の図面を用いて説明し、また、各例において共通する工程については、図面やその詳しい説明を省略する。
【０１１２】
本例の発光素子３の製造方法は、上記本実施形態の製造方法の一例において設けられている電極形成工程に代わり、半導体層形成工程と除去工程との間において、半導体層１１のｐ型半導体層６側に、金属メッキからなる正極４０を形成するメッキ工程が備えられている点において、上述した本実施形態の発光素子１の製造方法の一例とは異なる。
また、本例では、バッファ層形成工程〜半導体層形成工程については、上記製造方法の一例と共通であるので、上記したメッキ工程以降の工程を中心に説明する。
【０１１３】
また、本例の方法によって製造される発光素子は、図１３に示す発光素子３のように、正極４０が、反射性ｐ型電極層５上に形成されるシード層４２と、該シード層４２上に形成される金属メッキ層４１とからなる点で、上記製造方法の一例によって得られる発光素子１とは、正極の構成が異なるものである。
【０１１４】
『メッキ工程』
本例では、上記本実施形態の製造方法の一例と同様のバッファ層形成工程〜半導体層形成工程を行った後、図１１（ａ）、（ｂ）に示すように、ｐ型半導体層６の上の反射性ｐ型電極性５上に、金属メッキ層４１及びシード層４２からなる正極４０を形成する。
【０１１５】
具体的には、まず、図１１（ａ）に示すように、反射性ｐ型電極性５上に、金属メッキ層４１の下地となるシード層４２を形成する。この際、反射性ｐ型電極性５を覆うようにＴｉ膜とＴａ膜とＣｕ膜とを順次積層してシード層４２を形成する。なお、シード層４２は、Ｎｉ膜とＡｕ膜とＴｉ膜とＴａ膜とＣｕ膜とを順次積層して形成しても良く、あるいは、Ｃｕからなる単層膜としても良い。ここで、Ｔａ膜は、金属メッキ層４１をなすＣｕのバリアとして機能する。
【０１１６】
なお、シード層４２を形成する際、基板２１上の複数の半導体層１１の各々の間に設けられた分離溝１２には、予め、レジスト層２６を埋設した状態とする。そして、複数の半導体層１１に備えられる反射性ｐ型電極層５とレジスト層２６を覆うように、シード層４２を形成する。
【０１１７】
また、シード層４２は、発光素子の構成部材として必ずしも必須な積層膜ではなく、半導体層１１に備えられる反射性ｐ型電極層５にメッキの下地層としての機能を持たせることができれば、シード層４２は省略してもよい。
【０１１８】
次に、図１１（ｂ）に示すように、シード層４２を覆うように金属メッキ層４１を形成する。金属メッキ層４１の形成は、シード層４２に電流を印加しつつ電気メッキ法で行うことができる。
金属メッキ層４１の材質は、シード層４２の材質に対応するものが好ましく、本実施形態では、金属メッキ層４１を、シード層４２のＣｕ膜と同じ材質であるＣｕを用いて形成することが好ましい。Ｃｕは常温でメッキすることが可能であり、メッキ層形成時に熱膨張の影響を受け難い。また、Ｃｕは、電気抵抗が低く熱伝導性が高い点においても上下電極構造の発光素子３の基体の材質として好ましい。
【０１１９】
『負極形成工程』
次に、本例の製造方法においては、除去工程の後に、半導体層１１のｎ型半導体層８側に負極９を形成する負極形成工程が備えられている。
具体的には、図１２に示すように、上記本実施形態の製造方法の一例で説明した電極形成工程と同様の手順を用いて、上記粗面化工程においてＡｌＮバッファ層２３（及び下地層）の少なくとも一部を除去することで露出したｎ型半導体層８の光取出面１１ａに、負極９を形成する。
【０１２０】
また、本例においても、上記本実施形態の製造方法の一例における電極形成工程と同様、ＡｌＮバッファ層２３（及び下地層）をドープした構成とすれば、これら各層を除去することなく、ＡｌＮバッファ層２３上に負極９を形成することが可能である。
【０１２１】
次に、本例では、除去工程、絶縁膜形成工程、粗面化工程及び分割工程については、上記した本実施形態の製造方法の一例と同様の方法を用いることができる。
また、本例では、負極９形成のためにＡｌＮバッファ層２２をｎ型半導体層８上から除去した後、さらに、複数の半導体層１１の各々の間の分離溝１２内に埋設されたレジスト層２６を、アッシング処理等によって除去する方法を採用することができる。
本実施形態の発光素子の製造方法の他の例によれば、上記各工程により、図１３に示すような上下電極型の発光素子３が得られる。
【０１２２】
以上説明したような本実施形態の窒化ガリウム系化合物半導体発光素子の製造方法によれば、基板２１上にＺｎＯバッファ層２２及びＡｌＮバッファ層２３をこの順で積層するバッファ層形成工程と、ＡｌＮバッファ層２３上に窒化ガリウム系化合物からなる半導体層１１を形成する半導体層形成工程と、ＺｎＯバッファ層２２をエッチング除去することによって基板２１を剥離する除去工程とを備える方法なので、半導体層形成工程において、ＮＨ３を用いたり、高温による成膜処理を行なったりした場合でも、ＺｎＯバッファ層２２の結晶性の低下や、溶解による消失等が生じることが無い。また、ＺｎＯバッファ層２２をエッチング除去することで、容易に基板２１を剥離することができる。これにより、発光特性に優れた発光素子１（３）を、歩留まり良く高い生産性で製造することが可能となる。
【０１２３】
なお、本実施形態の製造方法においては、図１に示すような上下電極構造の発光素子を製造する例を挙げて説明しているが、これには限定されず、例えば、図１４に示す例のように、半導体層の同一面側に電極が形成されてなる、所謂フリップチップ型の発光素子に適用することも可能である。
【０１２４】
［ランプ］
以上説明したような、本発明に係る上下電極型の発光素子１（図１を参照）と蛍光体とを組み合わせることにより、当業者周知の手段を用いてランプを構成することができる。従来から、発光素子と蛍光体と組み合わせることによって発光色を変える技術が知られており、本発明では、このような技術を何ら制限されることなく採用することが可能である。
例えば、蛍光体を適正に選定することにより、発光素子より長波長の発光を得ることも可能となり、また、発光素子自体の発光波長と蛍光体によって変換された波長とを混ぜることにより、白色発光を呈するランプとすることもできる。
また、ランプとしては、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等、何れの用途にも用いることができる。
【０１２５】
例えば、図１５に示す例のように、上下電極型の発光素子１を砲弾型に実装する場合には、２本のフレームの内の一方（図１５ではフレーム８１）に発光素子１を銀ペーストなどの導電性接着材で接着して発光素子１の正極４（図１に示す符号４参照）をフレーム８１に接合し、発光素子１の負極９（図１に示す符号９参照）をワイヤー８３でフレーム８２に接合する。そして、透明な樹脂からなるモールド８４で発光素子１の周辺を封止することにより、図１５に示すような砲弾型のランプ８０を作製することができる。
上述のような本発明のランプ８０は、本発明に係る発光ダイオードの製造方法によって得られる発光素子１が用いられてなるものなので、発光特性等に優れたものとなる。
【０１２６】
［その他の半導体素子（デバイス）］
本発明で得られ、優れた結晶性を備える窒化ガリウム系化合物半導体の積層構造（図２（ａ）、（ｂ）の半導体積層構造２、２Ａの他、図１の発光素子１も参照）は、上述のような発光ダイオード（ＬＥＤ）やレーザダイオード（ＬＤ）等の発光素子に備えられる半導体層の他、太陽電池や受光素子等の光電気変換素子、又は、ＨＢＴ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）やＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）等の電子デバイスの積層構造にも応用することができる。これらの半導体素子は、各種構造のものが多数知られており、本発明に係る窒化ガリウム系化合物半導体の積層構造は、これら周知の素子構造を含めて何ら制限されない。
【実施例】
【０１２７】
次に、本発明の窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体素子の積層構造及び窒化ガリウム系化合物半導体発光素子を、実施例および比較例を示してより詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。
【０１２８】
［実施例１］
図１に、本実施例で作製した窒化ガリウム系化合物半導体発光素子の断面模式図を示す。本例では、サファイアからなる基板２１のｃ面上に、ＲＦスパッタ法を用いて、ＺｎＯ単結晶からなるとともにＺｎ極性を有するＺｎＯバッファ層２２を形成し、その上に、同様のＲＦスパッタ法を用いて、ＡｌＮ単結晶からなるＡｌＮバッファ層２３を形成し、さらにその上に、ＭＯＣＶＤ法を用いて、ＳｉドープＧａＮからなる下地層を形成した。次いで、この下地層の上に、ＭＯＣＶＤ法を用いて、ｎ型半導体層８を構成するｎ型コンタクト層及びｎ型クラッド層を積層し、さらに、発光層７及びｐ型半導体層６を積層して半導体層１１を形成することにより、半導体積層構造２を作製した。そして、この半導体積層構造２において、ｐ型半導体層６上に反射性ｐ型電極層５を形成し、この反射性ｐ型電極層５の上に、Ａｕ−Ａｕ接合を用いてＳｉからなる支持基板２４を接合した。その後、エッチング液として塩酸を用いてＺｎＯバッファ層２２を除去することで基板２１を剥離、除去し、さらに、ＡｌＮバッファ層２３及び下地層を除去した後、露出したｎ型半導体層８上に負極９を形成した。また、半導体層１１のｐ型半導体層６側、つまり反射性ｐ型電極５には正極４を接合した。
【０１２９】
『バッファ層形成工程』
バッファ層形成工程においては、ＺｎＯバッファ層２２及びＡｌＮバッファ層２３を、２つのチャンバを真空トランスファで接続した構成のスパッタ装置を用いて形成した。
【０１３０】
まず、表面を鏡面研磨した直径２インチの（０００１）ｃ面サファイアからなる基板２１を、チャンバ中へ導入した。この際、ターゲットとしては、ＺｎＯからなるものを用いた。
そして、チャンバ内で基板２１を５００℃まで加熱し、窒素ガスを導入しながらチャンバ内の圧力を１．０Ｐａに保持し、基板２１側に高周波バイアスを印加し、窒素プラズマに晒すことによって基板２１表面を洗浄した。その後、スパッタ装置のチャンバ内の圧力を６．０×１０−６Ｐａまで減圧した。
【０１３１】
（ＺｎＯバッファ層の形成）
次いで、基板２１の温度はそのままに、スパッタ装置内にアルゴン及び窒素ガスを導入した。そして、高周波バイアスをＺｎＯターゲット側に印加し、炉内の圧力を０．５Ｐａに保ち、Ａｒガスに対して２５％の酸素を導入した条件下で、サファイアからなる基板２１上に、ＺｎＯからなる単結晶のＺｎＯバッファ層２２を成膜した。そして、予め測定した成膜速度（０．８ｎｍ／ｓ）に従い、規定した時間の処理により、５００ｎｍのＺｎＯ（ＺｎＯバッファ層２２）を成膜後、プラズマ動作を停止し、基板２１をトランスファチャンバへ搬出した。
【０１３２】
（ＡｌＮバッファ層の形成）
次に、ＺｎＯバッファ層２２が形成された基板２１をＡｌＮ成膜用のチャンバ内へ導入した。この際、チャンバ内の基板加熱用のヒータを予め５００℃に加熱し、温度を安定させるために、そのまま一定時間保持した。
次いで、スパッタ装置内にアルゴン及び窒素ガスを導入した。そして、高周波バイアスをＡｌＮターゲット側に印加し、炉内の圧力を０．５Ｐａに保ち、Ａｒガスと窒素ガスを、ガス全体における窒素の比を７５％とした条件で導入しつつ、サファイアからなる基板２１上に、ＡｌＮ単結晶からなるＡｌＯバッファ層２３を成膜した。そして、予め測定した成膜速度（０．０６７ｎｍ／ｓ）に従い、規定した時間の処理により、４０ｎｍのＡｌＮ（ＡｌＮバッファ層２３）を成膜後、プラズマ動作を停止し、基板２１の温度を低下させた。
【０１３３】
そして、基板２１上に形成した、ＺｎＯバッファ層２２上のＡｌＮバッファ層２３の表面のＸ線ロッキングカーブ（ＸＲＣ）を、Ｘ線測定装置（スペクトリス社製、型番：Ｘ‘ｐｅｒｔ  Ｐｒｏ  ＭＲＤ）を用いて測定した。この測定は、ＣｕＫα線Ｘ線発生源を光源として用いて行なった。この結果、ＺｎＯバッファ層２２上に形成されたＡｌＮバッファ層２３のＸＲＣ半値幅は０．１°と優れた特性を示しており、ＺｎＯバッファ層２２及びＡｌＮバッファ層２３が良好に配向していることが確認できた。
【０１３４】
『ｎ型半導体層の形成』
（下地層の形成）
次いで、ＺｎＯバッファ層２２及びＡｌＮバッファ層２３が成膜された基板２１をスパッタ装置内から取り出してＭＯＣＶＤ装置内に搬送し、ＡｌＮバッファ層２３上に、以下の手順でＧａＮからなる下地層を成膜した。
まず、当該基板２１を反応炉（ＭＯＣＶＤ装置）内に導入した。次いで、反応炉内に窒素ガスを流通させた後、ヒータを作動させて、基板温度を室温から５００℃に昇温した。そして、基板の温度を５００℃に保ったまま、ＮＨ３ガスおよび窒素ガスを流通させて、気相成長反応炉内の圧力を９５ｋＰａとした。続いて、基板温度を１０００℃まで昇温させ、基板の表面をサーマルクリーニング（ｔｈｅｒｍａｌ  ｃｌｅａｎｉｎｇ）した。なお、サーマルクリーニングの終了後も、気相成長反応炉内への窒素ガスの供給を継続させた。
【０１３５】
その後、アンモニアガスの流通を続けながら、水素雰囲気中で基板の温度を１１００℃に昇温させるとともに、反応炉内の圧力を４０ｋＰａとした。基板温度が１１００℃で安定するのを確認した後、トリメチルガリウム（ＴＭＧ）及びシラン（ＳｉＨ４）の、気相成長反応炉内への供給を開始し、バッファ層１２上に下地層１４ａを構成するＳｉをドープした窒化ガリウム系化合物半導体（ＧａＮ）を成膜する工程を開始した。このようにしてＧａＮを成長させた後、ＴＭＧ及びシランの配管のバルブを切り替え、原料の反応炉への供給を終了してＧａＮの成長を停止した。
以上の工程により、基板２１上に成膜された単結晶ＺｎＯからなるＺｎＯバッファ層２２、及び、単結晶ＡｌＮからなるＡｌＮバッファ層２３の上に、Ｓｉドープで８μｍの膜厚のＧａＮからなる下地層を成膜した。
【０１３６】
（ｎ型コンタクト層の形成）
下地層の形成に引き続き、同じＭＯＣＶＤ装置によってＧａＮからなるｎ型コンタクト層を形成した。ｎ型コンタクト層には、下地層と同様にＳｉをドープした。Ｓｉのドーパント濃度を下地層では２．５×１０１８ｃｍ−３、ｎ型コンタクト層では５×１０１８ｃｍ−３とした。また、この際の結晶成長は、Ｓｉのドーパント原料のＳｉＨ４の流量を変えた点を除き、下地層と同じ条件によって行った。
【０１３７】
そして、上記条件で成膜された下地層及びｎ型コンタクト層の積層構造について、表面のＸＲＣ半値幅を上記同様の方法で測定したところ、（０００２）面が７０ａｒｃｓｅｃ、（１０-１０）面が３５０ａｒｃｓｅｃであり、結晶性に優れることが認められた。
【０１３８】
上記工程により、表面に逆スパッタを施したサファイアからなる基板２１上に、単結晶ＺｎＯからなるＺｎＯバッファ層２２、及び、単結晶ＡｌＮからなるＡｌＮバッファ層２３を形成し、その上に、２．５×１０１８ｃｍ−３のキャリア濃度を有する８μｍのＳｉドープＧａＮからなるｎ型下地層と、５×１０１８ｃｍ−３のキャリア濃度を持つ２μｍのＳｉドープＧａＮからなるｎ型コンタクト層を形成した。成膜後に装置内から取り出した基板は無色透明であり、ＧａＮ層（ここではｎ型コンタクト層）の表面は鏡面であった。
【０１３９】
（ｎ型クラッド層の形成）
上記手順でｎ型コンタクト層を成長させた基板をＭＯＣＶＤ装置に導入した後、アンモニアを流通させながら、キャリアガスを窒素として、基板温度を７６０℃へ低下させた。
この際、炉内の温度の変更を待つ間に、ＳｉＨ４の供給量を設定した。流通させるＳｉＨ４の量については事前に計算を行い、Ｓｉドープ層の電子濃度が４×１０１８ｃｍ−３となるように調整した。アンモニアはそのままの流量で炉内へ供給し続けた。
【０１４０】
次いで、アンモニアをチャンバ内に流通させながら、ＳｉＨ４ガスと、バブリングによって発生させたＴＭＩ及びＴＥＧの蒸気を炉内へ流通させ、Ｇａ０．９９Ｉｎ０．０１Ｎからなる層を１．７ｎｍ、ＧａＮからなる層を１．７ｎｍで各々成膜した。このような成膜処理を１９サイクル繰り返した後、最後に、Ｇａ０．９９Ｉｎ０．０１Ｎからなる層を１．７ｎｍで再度、成長させた。また、この工程処理を行なっている間は、ＳｉＨ４の流通を継続した。これにより、ＳｉドープのＧａ０．９９Ｉｎ０．０１ＮとＧａＮの超格子構造からなるｎ型クラッド層を形成した。
【０１４１】
『発光層の形成』
次いで、上記手順で作製したｎ型クラッド層上に、ＭＯＣＶＤ法により、発光層７を積層した。
発光層７は、ＧａＮからなる障壁層と、Ｇａ０．９２Ｉｎ０．０８Ｎからなる井戸層とから構成され、多重量子井戸構造を有する。この発光層７の形成にあたっては、ＳｉドープのＧａＩｎＮとＧａＮの超格子構造からなるｎ型クラッド層上に、まず、障壁層を形成し、この障壁層上に、Ｇａ０．９２Ｉｎ０．０８Ｎからなる井戸層を形成した。本例では、このような積層手順を６回繰り返した後、６番目に積層した井戸層上に、７番目の障壁層を形成し、多重量子井戸構造を有する発光層７の両側に障壁層を配した構造とした。
【０１４２】
まず、基板温度は７６０℃のままでＴＥＧとＳｉＨ４の炉内への供給を開始し、所定の時間ＳｉをドープしたＧａＮからなる初期障壁層を０．８ｎｍ形成し、ＴＥＧとＳｉＨ４の供給を停止した。その後、サセプタの温度を９２０℃に昇温した。そして、ＴＥＧとＳｉＨ４の炉内への供給を再開し、基板温度９２０℃のままで、さらに、１．７ｎｍの中間障壁層の成長を行った後、ＴＥＧとＳｉＨ４の炉内供給を停止した。続いて、サセプタ温度を７６０℃に下げ、ＴＥＧとＳｉＨ４の供給を開始し、さらに、３．５ｎｍの最終障壁層の成長を行った後、再びＴＥＧとＳｉＨ４の供給を停止して、ＧａＮ障壁層の成長を終了した。上述のような３段階の成膜処理により、初期障壁層、中間障壁層及び最終障壁層の３層からなり、総膜厚が６ｎｍのＳｉドープＧａＮからなる障壁層を形成した。ＳｉＨ４の量は、Ｓｉ濃度が１×１０１７ｃｍ−３になるように調整した。
【０１４３】
上記障壁層の成長終了後、ＴＥＧとＴＭＩを炉内へ供給して井戸層の成膜処理を行ない、３ｎｍの膜厚を成すＧａ０．９２Ｉｎ０．０８Ｎ層（井戸層）を形成した。
そして、Ｇａ０．９２Ｉｎ０．０８Ｎからなる井戸層の成長終了後、ＴＥＧの供給量の設定を変更した。引き続いて、ＴＥＧおよびＳｉＨ4の供給を再開し、２層目の障壁層の形成を行なった。
上述のような手順を６回繰り返すことにより、６層のＳｉドープＧａＮからなる障壁層と、６層のＧａ０．９２Ｉｎ０．０８Ｎからなる井戸層を形成した。
【０１４４】
そして、６層目のＧａ０．９２Ｉｎ０．０８Ｎからなる井戸層を形成した後、引き続いて７層目の障壁層の形成を行った。７層目の障壁層の形成処理においては、まず、ＳｉＨ４の供給を停止し、アンドープＧａＮからなる初期障壁層を形成した後、ＴＥＧの炉内への供給を続けたままで基板温度を９２０℃に昇温し、この基板温度９２０℃にて規定の時間で中間障壁層の成長を行なった後、ＴＥＧの炉内への供給を停止した。続いて、基板温度を７６０℃に下げ、ＴＥＧの供給を開始し、最終障壁層の成長を行った後、再びＴＥＧの供給を停止し、障壁層の成長を終了した。これにより、初期障壁層、中間障壁層及び最終障壁層の３層からなり、総膜厚が４ｎｍのアンドープＧａＮからなる障壁層を形成した。
【０１４５】
以上の手順にて、厚さが不均一な井戸層と、厚さが均一な井戸層を含んだ多重量子井戸構造の発光層７を形成した。
【０１４６】
『ｐ型半導体層の形成』
上述の各工程に引き続き、同じＭＯＣＶＤ装置を用いて、４層のノンドープのＡｌ０．０６Ｇａ０．９４Ｎと３層のＭｇをドープしたＧａＮよりなる超格子構造を持つｐ型クラッド層を成膜し、更に、その上に膜厚が２００ｎｍのＭｇドープＧａＮからなるｐ型コンタクト層を成膜し、ｐ型半導体層６とした。
【０１４７】
まず、ＮＨ３ガスを供給しながら基板温度を９７５℃へ昇温した後、この温度でキャリアガスを窒素から水素に切り替えた。続いて、基板温度を１０５０℃に変更した。そして、炉内へＴＭＧとＴＭＡを供給することにより、ノンドープのＡｌ０．０６Ｇａ０．９４Ｎからなる層２.５ｎｍを成膜した。引き続き、インターバルを取らずに、ＴＭＡのバルブを閉じてＣｐ２Ｍｇのバルブを開け、ＭｇをドープしたＧａＮの層を２．５ｎｍ成膜した。
以上のような操作を３回繰り返し、最後にアンドープＡｌ０．０６Ｇａ０．９４Ｎの層を形成することにより、超格子構造よりなるｐ型クラッド層を形成した。
【０１４８】
その後、Ｃｐ２ＭｇとＴＭＧのみを炉内へ供給して、２００ｎｍのｐ型ＧａＮよりなるｐ型コンタクト層を形成することにより、ｐ型半導体層６を形成した。
【０１４９】
上述のようにして作製した発光素子（ＬＥＤ）用のエピタキシャルウェーハは、ｃ面を有するサファイアからなる基板２１上に、単結晶ＺｎＯからなるＺｎＯバッファ層２２及び単結晶ＡｌＮからなるＡｌＮバッファ層２３を形成し、その上に、基板２１側から順に、８μｍのアンドープＧａＮ層（下地層）、５×１０１８ｃｍ−３の電子濃度を持つ２μｍのＳｉドープＧａＮとからなるｎ型コンタクト層、４×１０１８ｃｍ−３のＳｉ濃度を有し、２０層の１．７ｎｍのＧａ０．９９Ｉｎ０．０１Ｎと１９層の１．７ｎｍのＧａＮからなる超格子構造を有するクラッド層（ｎ型クラッド層）、ＧａＮ障壁層に始まってＧａＮ障壁層に終わり、層厚が６ｎｍとされた６層のＳｉドープのＧａＮからなる障壁層と、層厚が３ｎｍとされた６層のノンドープのＧａ０．９２Ｉｎ０．０８Ｎからなる井戸層と、ノンドープのＧａＮからなる最上位障壁層とからなる多重量子井戸構造（発光層７）、膜厚が２．５ｎｍのノンドープＡｌ０．０６Ｇａ０．９４Ｎからなる４つの層と、膜厚が２．５ｎｍのＭｇドープＡｌ０．０１Ｇａ０．９９Ｎからなり超格子構造を有する３つの層から構成されるｐ型クラッド層、及び、膜厚が２００ｎｍのＭｇドープＧａＮからなるｐ型コンタクト層から構成されるｐ型半導体層６を積層した構造を有する。
【０１５０】
『反射性ｐ型電極層の形成』
次いで、半導体層１１のｐ型半導体層６側に、反射性ｐ型電極層５を形成した。具体的には、まず、酸により洗浄したｐ側半導体層６の表面に、一般的なフォトリソグラフィの手法により、反射性ｐ型電極層５を形成する領域以外の部分にレジスト膜を形成した。
次に、この基板をスパッタ装置の真空チャンバ内へ導入し、順次、オーミック接触形成のためのＰｔ層、光反射のためのＡｇ合金層、支持基板２４の接合のためのＡｕ合金層を形成することにより、反射性ｐ型電極層５を形成した。そして、最後にレジスト膜を除去した。
【０１５１】
『分離溝の形成』
次いで、半導体層１１に、反射性ｐ型電極層５側から基板２１にまで達する分離溝１２を形成した。具体的には、フォトリソグラフィにより、分離溝を形成する領域のみを露出させた保護膜を形成し、縦横にレーザスクライブを施すことにより、基板２１まで達する溝を形成した。この際、レーザスクライブによって発生した「デブリ」と呼ばれる残渣は、燐酸処理によって除去した。そして、保護膜を除去した。
【０１５２】
『支持基板の接合』
次いで、半導体層１１のｐ型半導体層６側、つまり反射性ｐ型電極層５に、Ｓｉからなる支持基板２４を、接着によって反射性ｐ型電極層５上に接合した。なお、Ｓｉからなる支持基板２４には、最表面をＡｕ合金とする接合層を予め形成しておき、活性化接合法によって接合した。なお、本実施例においては、上記構成により、支持基板２４が正極として機能する。
【０１５３】
『ＺｎＯバッファ層及び基板の除去』
次いで、塩酸をエッチング液として用いてＺｎＯバッファ層２２を溶解させ、除去するとともに、これに伴い、基板２１を半導体層１１及びＡｌＮバッファ層２３側から剥離させた。この際、ウェーハを塩酸に含浸させる前に、グルービングと呼ぶ手法により、ウェーハの複数の場所に細い径のドリルを用いて基板２１まで達する孔を形成し、この孔を通じてエッチング液がＺｎＯバッファ層２２まで行き渡るようにした。
【０１５４】
『光取出面の粗面化』
次いで、光取出面１１ａのＡｌＮバッファ層２３及びｎ型半導体層８を構成する下地層を除去するとともに、ｎ型半導体層８の光取出面１１ａを粗面化した。
具体的には、ｎ型半導体層８の光取出面１１ａを、加熱したＫＯＨ溶液に浸漬することにより、ＡｌＮバッファ層２３及び下地層を除去し、さらに、光取出面１１ａを粗面化した。
【０１５５】
『負極（ｎ型電極）の形成』
次いで、以下に説明するような手順により、ｎ型半導体層８側に負極（ｎ型電極）９を形成した。
具体的には、まず、一般的に知られたフォトリソグラフィの手法により、負極９を形成する領域以外の部分にレジストによる保護膜を形成し、レジスト膜の形成されていない領域のｎ型半導体層８の上に、スパッタ法によって負極９を形成した。
【０１５６】
『絶縁膜の形成』
次いで、スパッタ法を用いて、ＳｉＯ２からなる絶縁膜１０を、各半導体層１１の側面１１ｂと、各半導体層１１の光取り出し面１１ａの外周部分を覆うように形成した。
具体的には、半導体層１１の全体に絶縁膜１０を形成した後、光取出面１１ａの中央部以外の部分にレジストを形成し、ドライエッチングすることにより、上記形状の絶縁膜１０とした。
【０１５７】
『素子単位への分割』
次いで、基体である支持基板２４を、複数に分割された半導体層１１に沿って切断し、半導体層１１が積層されたウェーハを素子単位に分割した。
具体的には、正極４上に形成された複数の半導体層１１の各々の間の分断溝１２に沿って、レーザスクライブ法によって支持基板２４にレーザを照射し、切断した。
これにより、図１１（図１も参照）に示すような、複数の発光素子１を作製した。
【０１５８】
『ＬＥＤ（ランプ）の作成』
次いで、上記各実施例の方法で得られた発光素子１を用いてＬＥＤ（ランプ）を作製した。
具体的には、図１５に示すように、上述の手順で正極４及び負極９の各電極が形成された発光素子１を用い、２本のフレームの内の一方（図１５ではフレーム８１）に発光素子１を銀ペーストなどの導電性接着材で接着して発光素子１の正極４（図１に示す符号４参照）をフレーム８１に接合し、負極９（図１に示す符号９参照）をワイヤー８３でフレーム８２に接合した。そして、透明な樹脂からなるモールド８４で発光素子１の周辺を封止することにより、砲弾型のランプ８０を作製した。
【０１５９】
上述のようにして作製したランプ８０のｐ側（正極４）およびｎ側（負極９）の電極間に順方向電流を流したところ、電流２０ｍＡにおける順方向電圧は３．１Ｖであった。また、ｎ型半導体層８の光取出面１１ａを通して発光状態を観察したところ、発光波長は４５０ｎｍであり、発光出力は３５ｍＷを示した。このようなランプ（発光素子）の特性は、作製したウェーハのほぼ全面から作製された発光素子について、ばらつきなく得られた。
【０１６０】
［実施例２］
本比較例においては、上記実施例１と同じＬＥＤ積層構造を有する半導体基板（図２（ａ）等を参照）を用いて、図１４に例示するようなフリップチップ型の発光素子５０を作製した。具体的には、上記実施例１における『ｐ型半導体層の形成』迄においては、下地層をアンドープとした点を除き、同様の手順によって半導体ウェーハを作製し、その後、以下に説明する手順によって発光素子並びにランプを作製した。
【０１６１】
『正極（ｐ型電極）の形成』
上記実施例１の『ｐ型半導体層の形成』迄と同様の工程により、図示略の基板上に各層が形成されたウェーハを用い、実施例１と同様に、半導体層のｐ型半導体層５６側に、反射性ｐ型電極層５５を形成し、引き続き、その上に正極（ｐ型電極）５４を形成した。
具体的には、まず、酸によって洗浄したｐ側半導体層５６の表面に、一般的なフォトリソグラフィ手法により、正極５４を形成する領域以外の部分にレジスト膜を形成した。
次いで、この基板をスパッタ装置の真空チャンバ内に導入し、順次、オーミック接触形成のためのＰｔ層、光反射のためのＡｇ合金層、支持基板接合のためのＡｕ合金層を形成することにより、反射性ｐ型電極層５５を形成し、引き続き、反射性ｐ型電極層５５上に正極５４を形成した。
【０１６２】
『負極（ｎ型電極）の形成』
次いで、以下に説明するような手順により、ｎ型半導体層５８に負極５９を形成した。
具体的には、まず、一般的に知られたフォトリソグラフィの手法により、負極５９を形成する領域以外の部分にレジストによる保護膜を形成し、ＳｉＣｌ４のみからなるガスを用い、ドライエッチング法により、レジスト膜の形成されていない領域のｐ型半導体層５６及び発光層５７に加え、ｎ型半導体層５８の一部を除去してｎ型半導体層５８を露出させた。次いで、湿式処理によって露出したｎ型半導体層５８の表面の汚れを除去した後、ｎ型半導体層５８上に、スパッタ法によって負極５９を形成した。負極５９の最表面には、正極５４と同様、支持基板との接合のためのＡｕ接合層を形成し、高さが、最終的に正極５４の最表面の高さと略一致するように、各電極の厚さを設計、調整した。そして、最後にレジスト膜を除去した。
【０１６３】
『分離溝の形成』
次いで、半導体層に、正極５４側から基板まで達する分離溝を形成した。具体的には、フォトリソグラフィにより、分離溝を形成する領域のみを露出させた保護膜を形成し、縦横にレーザスクライブを施すことにより、基板にまで達する分離溝を形成した。この際、レーザスクライブによって発生した「デブリ」と呼ばれる残渣は、燐酸処理によって除去した。そして、保護膜を除去した。
【０１６４】
『素子単位への分割』
次いで、基板を、複数に分割された半導体層に沿って切断し、半導体層が積層されたウェーハを素子単位に分割した。
具体的には、半導体層に形成されたチップパターンの各々の間の分断溝に沿って、レーザスクライブ法によって基板側からレーザを照射し、切断した。
【０１６５】
『支持基板の接合』
次いで、分割されたチップを、サファイア面を上にして、Ｇｅからなる支持基板５１上に載置し、共晶接合によって接合した。具体的には、絶縁性のＧｅからなる基板の表面上に、Ａｕ合金によって図示略の配線パターンが形成されたものを支持基板５１として用い、半導体層のｐ型半導体層５６側の正極５４と、負極５９の最表層に形成された接合層と、支持基板５１上の配線のパターンとを一致させて載せ、パルスヒーティング法と呼ばれる方法によって接合した。
【０１６６】
『ＺｎＯバッファ層及び基板の除去』
次いで、塩酸をエッチング液として用いて図示略のＺｎＯバッファ層を溶解させ、除去するとともに、これに伴い、基板を半導体層及びＡｌＮバッファ層５３側から剥離させた。
【０１６７】
『光取出面の粗面化』
次いで、光取出面のＡｌＮバッファ層５３及び図示略の下地層を除去するとともに、ｎ型半導体層５８の光取出面を粗面化した。
具体的には、ｎ型半導体層５８の光取出面を、加熱したＫＯＨ溶液に浸漬することにより、ＡｌＮバッファ層５３及び下地層を除去し、さらに、光取出面を粗面化した。
【０１６８】
『絶縁膜の形成』
次いで、スパッタ法を用いて、ＳｉＯ２からなる絶縁膜を、各半導体層の側面と、各半導体層の光取り出し面の外周部分を覆うように形成した。
具体的には、半導体層の全体に絶縁膜を形成した後、光取出面の中央部以外の部分にレジストを形成し、ドライエッチングすることにより、上記形状の絶縁膜とした。
これにより、図示略のフリップチップ型とされた複数の発光素子を作製した。
【０１６９】
『ＬＥＤ（ランプ）の作成』
次いで、上記各実施例の方法で得られた発光素子を用いてＬＥＤ（ランプ）を作製した（図１５も参照）。
具体的には、支持基板に描かれた配線パターンのワイヤボンディング領域にワイヤボンドすることにより、通常の２ワイヤチップと同様にしてリードフレームに配線した。そして、透明な樹脂からなるモールドで発光素子の周辺を封止することにより、ＳＭＤ型のパッケージを作製した。
【０１７０】
上述のようにして作製したパッケージのｐ側（正極）およびｎ側（負極）の電極間に順方向電流を流したところ、電流２０ｍＡにおける順方向電圧は３．１Ｖであった。また、ｎ型半導体層８の光取出面１１ａを通して発光状態を観察したところ、発光波長は４４７ｎｍであり、発光出力は３０ｍＷを示した。このようなランプ（発光素子）の特性は、作製したウェーハのほぼ全面から作製された発光素子について、ばらつきなく得られた。
【０１７１】
［比較例］
本比較例においては、サファイアからなる基板のｃ面上にＺｎＯバッファ層を形成した後、ＡｌＮバッファ層を形成せずに半導体層を形成した点を除き、上記実施例１と同様手順を用いて発光素子を作製する各工程を実施した。
【０１７２】
しかしながら、本比較例では、ＭＯＣＶＤ法を用いて半導体層を構成する下地層（ｎ型半導体層）を形成した後に、この積層構造を確認したところ、基板上にＺｎＯバッファ層が残っておらず、基板上において、ＧａＮが形成されていることが認められた。しかしながら、このＧａＮは、ウェーハに対して若干の刺激を与えるだけで基板から剥離してしまうことが明らかとなった。これは、ＺｎＯバッファ層上に、ＭＯＣＶＤ法によって半導体層を成長させる際、ＺｎＯバッファ層が昇華してしまったため、ＧａＮが安定した状態で成膜されなかったものと考えられる。このため、本比較例においては、その後のＸＲＣ半値幅等の測定が不可能となった。
【０１７３】
［実験例］
本実験例においては、まず、上記実験例１と同様の条件で、サファイアからなる基板上にＺｎＯバッファ層を形成したサンプル基板と、さらにその上にＡｌＮバッファ層を形成したサンプル基板を作製した。そして、これらのサンプル基板を、プラズマ発生機構を持つ真空チャンバに収容し、温度を変えて窒素プラズマに曝し、チャンバ内において各々処理されたサンプル基板のＸ線ピーク値を測定し、この結果を図１６のグラフに示した。
【０１７４】
図１６のグラフに示すように、ＺｎＯバッファ層のみを成膜したサンプル基板（□印）では、処理温度が５００℃程度でＺｎＯのＸ線ピーク強度の低下が生じ、７００℃以上の処理温度ではＺｎＯの膜厚が減少することが認められた。また、この際、例えダメージが抑制された場合であっても、ＺｎＯバッファ層表面に反応層が生じることが明らかとなった。
これに対し、ＺｎＯバッファ層上にＡｌＮバッファ層を形成させたサンプル基板（◇印）においては、処理温度が１０００℃近い温度であっても、ＺｎＯのＸ線ピーク強度に大きな変化は見られなかった。
本実験例より、ＺｎＯは、プラズマ状態やアンモニア等の活性化された窒素原子種に高温で接触することにより、分解を生じるということが言える。さらに、ＺｎＯバッファ層上をＡｌＮバッファ層で覆うことにより、この分解反応を抑制することが可能であることが明らかとなった。
【０１７５】
以上の結果により、本発明に係る窒化ガリウム系化合物半導体発光素子の製造方法が、化合物半導体層の形成工程においてバッファ層が消失すること無く、且つ、簡便な方法で基板を化合物半導体層から剥離させることができ、歩留まり良く高効率で発光素子を製造できることが明らかである。また、本発明に係る窒化ガリウム系化合物半導体発光素子が、発光特性に優れることが明らかである。
【図面の簡単な説明】
【０１７６】
【図１】本発明に係る窒化ガリウム系化合物半導体発光素子の一例を示す断面模式図である。
【図２】本発明に係る窒化ガリウム系化合物半導体の積層構造の一例を示す断面模式図である。
【図３】本発明に係る窒化ガリウム系化合物半導体発光素子の製造方法の一例を説明する工程図である。
【図４】本発明に係る窒化ガリウム系化合物半導体発光素子の製造方法の一例を説明する工程図である。
【図５】本発明に係る窒化ガリウム系化合物半導体発光素子の製造方法の一例を説明する工程図である。
【図６】本発明に係る窒化ガリウム系化合物半導体発光素子の製造方法の一例を説明する工程図である。
【図７】本発明に係る窒化ガリウム系化合物半導体発光素子の製造方法の一例を説明する工程図である。
【図８】本発明に係る窒化ガリウム系化合物半導体発光素子の製造方法の一例を説明する工程図である。
【図９】本発明に係る窒化ガリウム系化合物半導体発光素子の製造方法の一例を説明する工程図である。
【図１０】本発明に係る窒化ガリウム系化合物半導体発光素子の製造方法の一例を説明する工程図である。
【図１１】本発明に係る窒化ガリウム系化合物半導体発光素子の製造方法の他の例を説明する工程図である。
【図１２】本発明に係る窒化ガリウム系化合物半導体発光素子の製造方法の他の例を説明する工程図である。
【図１３】本発明に係る窒化ガリウム系化合物半導体発光素子の他の例を示す断面模式図である。
【図１４】本発明に係る窒化ガリウム系化合物半導体発光素子の他の例を示す断面模式図である。
【図１５】本発明に係る窒化ガリウム系化合物半導体発光素子を用いて構成したランプの一例を示す断面模式図である。
【図１６】本発明に係る窒化ガリウム系化合物半導体の積層構造の実施例を説明する図であり、積層構造のＸ線測定のピーク値を示すグラフである。
【符号の説明】
【０１７７】
１、３、５０…窒化ガリウム系化合物半導体発光素子、２、２Ａ…窒化ガリウム系化合物半導体の積層構造（半導体積層構造）、４、４０、５４…正極、５、５５…反射性ｐ型電極層、６、５６…ｐ型半導体層、７、５７…発光層、８、５８…ｎ型半導体層、９、５９…負極、１１…半導体層、１１ａ…光取出面、２１…基板、２２…ＺｎＯバッファ層、２２ａ…表面（ＺｎＯバッファ層）、２２ｂ…側面（ＺｎＯバッファ層）、２３、５３…ＡｌＮバッファ層、２７…下地層、４１…金属メッキ層（正極）、４２…シード層（正極）
【図１】
2010093186.tif 000003
【図２】
2010093186.tif 000004
【図３】
2010093186.tif 000005
【図４】
2010093186.tif 000006
【図５】
2010093186.tif 000007
【図６】
2010093186.tif 000008
【図７】
2010093186.tif 000009
【図８】
2010093186.tif 000010
【図９】
2010093186.tif 000011
【図１０】
2010093186.tif 000012
【図１１】
2010093186.tif 000013
【図１２】
2010093186.tif 000014
【図１３】
2010093186.tif 000015
【図１４】
2010093186.tif 000016
【図１５】
2010093186.tif 000017
【図１６】
2010093186.tif 000018