(57)【要約】【課題】異なる基準電圧を出力する複数の回路を搭載しない場合でも、時間軸計測型Ａ／Ｄ変換器（ＴＡＤ）の出力値を補正することができる固体撮像装置を提供する。【解決手段】入射された光量に応じた電圧を出力する有効画素１５と、有効画素１５が出力する電圧以下の一定電圧を出力する飽和画素１３と、有効画素１５が出力する電圧以上の一定電圧を出力するＯＢ画素１１と、有効画素１５と飽和画素１３とＯＢ画素１１とが出力する電圧をＡＤ変換するＡＤ変換部１００と、飽和画素１３が出力する電圧とＯＢ画素１１が出力する電圧とに基づいて有効画素１５が出力した電圧のＡＤ変換結果を補正する補正部５０と、アナログ信号処理部３０と、ＡＤ変換部１００と、を備える。【選択図】図１
2010251828.tif 000002
【特許請求の範囲】
【請求項１】
入射された光量に応じた電圧を出力する第１の画素と、
前記第１の画素が出力する電圧以下の一定電圧を出力する第２の画素と、
前記第１の画素が出力する電圧以上の一定電圧を出力する第３の画素と、
前記第１から前記第３の画素が出力する電圧をＡＤ変換するＡＤ変換部と、
前記第２の画素が出力する電圧のＡＤ変換結果と前記第３の画素が出力する電圧のＡＤ変換結果とに基づいて前記第１の画素が出力した電圧のＡＤ変換結果を補正する補正部と、
を備えることを特徴とする固体撮像装置。
【請求項２】
前記第２の画素又は前記第３の画素は、所定の期間以上、蓄積部がリセットされない画素であることを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記第２の画素又は前記第３の画素は、光電変換素子が遮光された画素であることを特徴とする請求項１に記載の固体撮像装置。
【請求項４】
前記第２の画素又は前記第３の画素は、光電変換素子を備えない画素あるいは光電変換素子から電圧を読み出さない画素であることを特徴とする請求項１に記載の固体撮像装置。
【請求項５】
前記第２の画素が出力する電圧から前記第３の画素が出力する電圧までの範囲を分割した電圧を出力する電位生成部と、
前記第２の画素が出力する電圧と前記第３の画素が出力する電圧と前記分割した電圧とに基づいて前記第１の画素が出力する電圧のＡＤ変換結果を補正する補正部、
を備えることを特徴とする請求項１に記載の固体撮像装置。
【請求項６】
前記補正部は、前記第１の画素が出力する電圧を受信する前に、他の画素から電圧を受信することを特徴とする請求項１に記載の固体撮像装置。
【請求項７】
前記ＡＤ変換部は、走行するパルスを前記第１から第３の画素が出力するそれぞれの電圧に応じて遅延させる遅延素子が多段に連結されたパルス遅延部と、前記パルス遅延部を走行する前記パルスの周回数を計数するカウンタと、を備えることを特徴とする請求項１に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタルスチルカメラ、カムコーダ、内視鏡に適用される、固体撮像装置に関する。
【背景技術】
【０００２】
近年、デジタルスチルカメラ、カムコーダ、内視鏡に代表される撮像装置には、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）イメージセンサ（以下、ＣＣＤと称する）や、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサ（以下、ＣＭＯＳと称する）に代表される固体撮像装置が搭載されている。これらの撮像装置は国内外で普及しており、さらなる小型化、低消費電力化への要求が高まっている。
【０００３】
時間軸計測（Ｔｉｍｅ  ｔｏ  Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ）（以下、ＴＤＣと称する）型Ａ／Ｄ変換器を搭載した固体撮像装置がある。このＴＤＣ型Ａ／Ｄ変換器（以下、ＴＡＤと称する）は、画素から出力された電圧（以下、画素信号と称する）に応じた周波数のパルスを出力し、このパルスをカウンタがカウントすることで、画素信号をＡ／Ｄ変換することができる。２次元の行列状に画素を配置した領域（以下、画素ブロックと称する）に、このＴＡＤを配置することによって、ＴＡＤが画素信号を高Ｓ／ＮにＡ／Ｄ変換する固体撮像装置が示されている（例えば、特許文献１参照)。
【０００４】
しかしながら、ＴＡＤは非直線の入出力特性を有するため、出力値に対して直線補正を行うことが必要である。そのため従来は、画素信号を例えば相関二重サンプリング（Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ）（以下、ＣＤＳと称する）処理し、その処理結果である電圧を高低で分割して、各分割範囲に対して変換式を用いてＴＡＤの出力値を補正していた（例えば、特許文献２参照)。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−２８７８７９号公報
【特許文献２】特開２００４−２７４１５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、ＴＡＤの出力値を補正するには異なる基準電圧を参照する必要があるため、従来の固体撮像装置は異なる基準電圧を出力する複数の回路を設けていた。このため固体撮像装置の回路規模が増大し、消費電力も増加してしまうという問題があった。また従来は、ＴＡＤの出力値を補正する固体撮像装置に好適な構成例も示されたことがなかった。
【０００７】
本発明は、前記の諸点に鑑みてなされたものであり、異なる基準電圧を出力する複数の回路を搭載しない場合でも、ＴＡＤの出力値を補正することができる固体撮像装置を提供することを目的としている。
【課題を解決するための手段】
【０００８】
本発明は、入射された光量に応じた電圧を出力する第１の画素と、前記第１の画素が出力する電圧以下の一定電圧を出力する第２の画素と、前記第１の画素が出力する電圧以上の一定電圧を出力する第３の画素と、前記第１から前記第３の画素が出力する電圧をＡＤ変換するＡＤ変換部と、前記第２の画素が出力する電圧のＡＤ変換結果と前記第３の画素が出力する電圧のＡＤ変換結果とに基づいて前記第１の画素が出力する電圧を補正する補正部と、を備えることを特徴とする固体撮像装置である。
【０００９】
また本発明は、前記第２の画素又は前記第３の画素が、所定の期間以上、蓄積部がリセットされない画素であることを特徴とする固体撮像装置である。
【００１０】
また本発明は、前記第２の画素又は前記第３の画素が、光電変換素子が遮光された画素であることを特徴とする固体撮像装置である。
【００１１】
また本発明は、前記第２の画素又は前記第３の画素が、光電変換素子を備えない画素あるいは光電変換素子から電圧を読み出さない画素であることを特徴とする固体撮像装置である。
【００１２】
また本発明は、前記第２の画素が出力する電圧から前記第３の画素が出力する電圧までの範囲を分割した電圧を出力する電位生成部と、前記第２の画素が出力する電圧と前記第３の画素が出力する電圧と前記分割した電圧とに基づいて前記第１の画素が出力する電圧のＡＤ変換結果を補正する補正部、を備えることを特徴とする固体撮像装置である。
【００１３】
また本発明は、前記補正部が、前記第１の画素が出力する電圧を受信する前に、他の画素から電圧を受信することを特徴とする固体撮像装置である。
【００１４】
また本発明は、前記ＡＤ変換部が、走行するパルスを前記第１から第３の画素が出力するそれぞれの電圧に応じて遅延させる遅延素子が多段に連結されたパルス遅延部と、前記パルス遅延部を走行する前記パルスの周回数を計数するカウンタと、を備えることを特徴とする固体撮像装置である。
【発明の効果】
【００１５】
本発明によれば、固体撮像装置が、異なる種類の複数の画素から画素信号を取得し、取得した画素信号から所望の基準電圧を作り出すことで、異なる基準電圧を出力する複数の回路を搭載しなくとも、ＴＡＤの出力値を補正することができるため、撮像画質を低下させることなく固体撮像装置の回路規模と消費電力を削減することができる。
【図面の簡単な説明】
【００１６】
【図１】第１の実施の形態における固体撮像装置のブロック図である。
【図２】ＡＤ変換部（ＴＡＤ）１００のブロック図である。
【図３】電位生成部６０の構成例を示す図である。
【図４】画素選択動作タイミングと、各ＡＤ変換部への入力電圧（ＶＩＮ）と、各カウンタのカウント動作と、補正部５０へのＡ／Ｄ変換結果転送タイミングと、補正部５０の補正処理タイミングと、を示したタイムチャートである。
【図５】ＡＤ変換部１００の入出力特性を示す図である。
【図６】第２の実施の形態における固体撮像装置のブロック図である。
【図７】ＡＤ変換部（ＴＡＤ）５００のブロック図である。
【図８】電位生成部４６０の構成例を示す図である。
【図９】画素選択動作タイミングと、各ＡＤ変換部への入力電圧（ＶＩＮ）と、各カウンタのカウント動作と、補正部４５０へのＡ／Ｄ変換結果転送タイミングと、補正部４５０の補正処理タイミングと、を示したタイムチャートである。
【図１０】ＡＤ変換部５００の入出力特性を示す図である。
【発明を実施するための形態】
【００１７】
[第１の実施の形態]
本発明の実施の形態について図面を参照して詳細に説明する。図１は、本実施の一形態による固体撮像装置のブロック図である。図１において、固体撮像装置は、撮像部１０と、垂直駆動部２０と、垂直選択線２１から２３と、アナログ信号処理部３０と、補正部５０と、水平信号線５１と、電位生成部６０と、制御部７０と、水平駆動部８０と、信号処理駆動部９０と、垂直信号線８１から８２と、水平転送制御線８３から８４と、Ｓｔａｒｔ信号入力線９２と、駆動制御線９１と、ＡＤ変換部（ＴＡＤ）１００と、ＡＤ変換部（ＴＡＤ）２００と、を備える。
【００１８】
垂直駆動部２０は、制御部７０から制御され、垂直選択線２１から２３のいずれかに垂直選択信号をのせることによって、撮像部１０が備える画素を行単位で選択する。また垂直駆動部２０は、選択された画素から画素信号を出力させ、画素信号をアナログ信号処理部３０に入力させる。
【００１９】
信号処理駆動部９０は、制御部７０から制御され、駆動制御線９１によってアナログ信号処理部３０を駆動する。また信号処理駆動部９０は、Ｓｔａｒｔ信号入力線９２によって、ＡＤ変換部１００を駆動する。同様に信号処理駆動部９０は、Ｓｔａｒｔ信号入力線９２によって、ＡＤ変換部２００を駆動する。水平駆動部８０は、水平転送制御線８３と水平転送制御線８４によって、ＡＤ変換部１００、２００の出力を補正部５０へ出力する。ＡＤ変換部１００の動作ついては、図２で後述する。
【００２０】
撮像部１０は、ＯＢ画素１１から１２と、飽和画素１３から１４と、有効画素１５から１６と、を備える。撮像部１０には、これら複数の画素が行列状に２次元配置されている。各画素は、個々に例えばフォトダイオード、フォトゲート、フォトトランジスタなどの光電変換素子（不図示）と、トランジスタ回路（不図示）を備える。各画素は、垂直駆動部２０により、垂直選択線２１から２３のいずれかによって選択されると、画素信号をアナログ信号処理部３０に出力する。なお撮像部１０に配置される画素の数は、図１に示された個数（３行２列）に限られず、より多く配置してよい。その場合、画素の数に応じて、ＡＤ変換部（ＴＡＤ）等の数を増減してもよい。また各画素の２次元配置は行列状に限られず、例えば各画素が三角状に配置された、いわゆるデルタ配置でもよい。
【００２１】
ＯＢ画素１１から１２は、前述の光電変換素子（不図示）に光が当たらないようアルミ薄膜等により遮光処理を施した光学的ブラック（Ｏｐｔｉｃａｌ  Ｂｌａｃｋ）画素である。選択されたＯＢ画素は、この遮光処理により一定電圧の画素信号をアナログ信号処理部３０に出力する。
【００２２】
飽和画素１３から１４は、所定の期間以上、前述のトランジスタ回路の電荷蓄積部（不図示）をリセットしないようにしたことで、電荷が飽和状態となっている画素である。選択された飽和画素は、この飽和状態により一定電圧の画素信号をアナログ信号処理部３０に出力する。
【００２３】
有効画素１５から１６は、入射光量に応じた電圧の画素信号を出力する画素である。選択された有効画素は、画素信号をアナログ信号処理部３０に出力する。なお画素信号は、アナログ信号処理部３０に入力される前にトランジスタ回路（不図示）によって増幅されるようにしてもよい。
【００２４】
アナログ信号処理部３０は、駆動制御線９１を介して信号処理駆動部９０によって駆動され、画素から出力された画素信号をＣＤＳ処理する。ここで、ＯＢ画素から出力された画素信号をアナログ信号処理部３０でＣＤＳ処理することで得られる電圧（以下、ＯＢ画素信号電圧と称する）と、飽和画素から出力された画素信号をアナログ信号処理部３０でＣＤＳ処理することで得られる電圧（以下、飽和画素信号電圧と称する）と、有効画素から出力された画素信号をアナログ信号処理部３０でＣＤＳ処理することで得られる電圧（以下、有効画素信号電圧と称する）と、を比較すると、このうち最も高い電圧がＯＢ画素信号電圧となり、最も低い電圧が飽和画素信号電圧となるよう、各画素は構成されているものとする。
【００２５】
最終的に画像処理等に用いられるのは有効画素信号電圧のＡ／Ｄ変換結果であって、この有効画素信号電圧のＡ／Ｄ変換結果を補正するために、補正部５０は、ＯＢ画素信号電圧のＡ／Ｄ変換結果と、飽和画素信号電圧のＡ／Ｄ変換結果と、を用いる。
【００２６】
図２は、ＡＤ変換部（ＴＡＤ）１００のブロック図である。ＡＤ変換部１００は、垂直信号線８１と、Ｓｔａｒｔ信号入力線９２と、水平転送制御線８３と、水平信号線５１と、パルス遅延部１１０と、カウンタ１２０と、ラッチ部１３０と、ラッチ＆エンコーダ部１４０と、信号処理部１５０と、を備える。
【００２７】
ＡＤ変換部２００は、ＡＤ変換部１００と同構成を有する。パルス遅延部１１０は、ＡＤ変換部２００のパルス遅延部２１０（不図示）に対応し、カウンタ１２０は、ＡＤ変換部２００のカウンタ２２０（不図示）に対応し、信号処理部１５０は、ＡＤ変換部２００の信号処理部２５０（不図示）に対応し、ラッチ部１３０は、ＡＤ変換部２００のラッチ部２３０（不図示）に対応する。
【００２８】
パルス遅延部１１０は、Ｓｔａｒｔ信号入力線９２と、アナログ信号処理部３０の出力または電位生成部６０の出力と、ＡＮＤ回路１１１（遅延素子）と、遅延回路１１２から１１６（遅延素子）と、を備える。パルス遅延回路１１０は、Ｓｔａｒｔ信号入力線９２が接続されるＡＮＤ回路１１１と、入力電圧を遅延させて出力する遅延回路１１２から１１６と、がリング状に多段連結されている。また遅延回路１１６の出力は、ＡＮＤ回路１１１に入力される。なお、遅延回路の数は図２に示す５個に限らなくてもよい。
【００２９】
パルス遅延部１１０は、パルスを出力する指示を制御部７０から信号処理駆動部９０を介して受信する。パルス遅延部１１０には、ＨｉｇｈレベルのＳｔａｒｔ信号が、信号処理駆動部９０からＳｔａｒｔ信号入力線９２を介して入力される。ＨｉｇｈレベルのＳｔａｒｔ信号が、パルス遅延部１１０に入力されると、リング状に接続されているＡＮＤ回路１１１と、遅延回路１１２から１１６と、においてパルスが周回走行する。パルス遅延部１１０は、垂直信号線８１を介してアナログ信号処理部３０から入力された電圧（ＶＩＮ）と、基準電圧（グランド電位）（不図示）と、の差分に応じた周波数のパルスを、カウンタ１２０に出力する。パルス遅延部１１０は、Ｓｔａｒｔ信号入力線９２から入力されるＳｔａｒｔ信号がＬｏｗレベルになると、パルスの出力を停止する。
【００３０】
カウンタ１２０は、パルス遅延部１１０を走行するパルスの周回数をカウントし、カウント値（計数）を記憶する。ここでカウンタ１２０は、前回のカウント値を「０」クリアしてからカウントを開始する。ラッチ部１３０は、Ｓｔａｒｔ信号入力線９２から入力されるＳｔａｒｔ信号がＬｏｗレベルになったことを検出すると、カウンタ１２０からカウント値を取得する。さらにラッチ部１３０は、信号処理部１５０にカウント値を出力する。
【００３１】
ラッチ＆エンコーダ部１４０は、Ｓｔａｒｔ信号入力線９２から入力されるＳｔａｒｔ信号がＬｏｗレベルになる直前に、パルス遅延部１１０において周回走行するパルスの到達位置を検出（ラッチ）し、周回走行しているパルスがＡＮＤ回路１１１から何段目の遅延回路に到達しているかを示す周回走行データを、信号処理部１５０に出力する。さらに信号処理部１５０は、ラッチ＆エンコーダ部１４０から周回走行データを取得する。
【００３２】
信号処理部１５０は、ラッチ＆エンコーダ部１４０から取得した周回走行データを下位ビットに配置し、さらに周回走行データよりも上位ビットにラッチ部１３０から取得したカウント値を配置して、画素信号電圧のＡ／Ｄ変換結果として補正部５０に出力する。補正部５０は、上位ビットに配置されたカウント値、および下位ビットに配置された周回走行データを画素信号電圧のＡ／Ｄ変換結果として使用できる。
【００３３】
このように、ＡＤ変換部１００とＡＤ変換部２００は入力された電圧をＡ／Ｄ変換する。信号処理部１５０は、水平駆動部８０の水平転送制御線８３を介して、制御部７０からＡ／Ｄ変換結果の出力指示を受信する。出力指示を受信した信号処理部１５０は、水平信号線５１を介してＡ／Ｄ変換結果を補正部５０に出力する。
【００３４】
図３に、電位生成部６０の構成例を示す。電位生成部６０は、ＯＢ画素信号電圧出力部６４と、飽和画素信号電圧出力部６５と、抵抗器６１と、抵抗器６２と、バッファ６３と、を備える。ＯＢ画素信号電圧出力部６４は、アナログ信号処理部３０から入力されるＯＢ画素信号電圧を記憶する。また、ＯＢ画素信号電圧出力部６４は、制御部７０の指示によってＯＢ画素信号電圧と同じ電圧を出力する。飽和画素信号電圧出力部６５は、アナログ信号処理部３０から入力される飽和画素信号電圧を記憶する。また飽和画素信号電圧出力部６５は、制御部７０の指示によって飽和画素信号電圧と同じ電圧を出力する。
【００３５】
電位生成部６０が備える抵抗器６１と抵抗器６２は、同じ電気抵抗値を持つ。これにより電位生成部６０は、ＯＢ画素信号電圧と飽和画素信号電圧との中点電圧をバッファ６３から出力する。バッファ６３は、中点電圧に対してインピーダンス調整を行い、ＡＤ変換部１００とＡＤ変換部２００に、それぞれ中点電圧を出力する。
【００３６】
補正部５０は、ＯＢ画素信号電圧をＡ／Ｄ変換した結果と、飽和画素信号電圧をＡ／Ｄ変換した結果と、中点電圧をＡ／Ｄ変換した結果と、有効画素信号電圧をＡ／Ｄ変換した結果と、をＡＤ変換部１００とＡＤ変換部２００から入力され、これらを記憶する。また補正部５０は、ＯＢ画素信号電圧のＡ／Ｄ変換結果と、飽和画素信号電圧のＡ／Ｄ変換結果と、中点電圧をＡ／Ｄ変換した結果と、を用いて、有効画素信号電圧のＡ／Ｄ変換結果を補正する。補正の算出については、図５で後述する。制御部７０は、前述のように各ブロックの制御を行う。
【００３７】
図４は、画素選択動作タイミングと、各ＡＤ変換部への入力電圧（ＶＩＮ）と、各カウンタのカウント動作と、補正部５０へのＡ／Ｄ変換結果転送タイミングと、補正部５０の補正処理タイミングと、を示したタイムチャートである。
【００３８】
制御部７０は、ＯＢ画素１１とＯＢ画素１２を選択するよう垂直駆動部２０に指示をする。垂直駆動部２０は、垂直選択線２１に垂直選択信号をのせることによってＯＢ画素１１とＯＢ画素１２を行単位で選択する。次に制御部７０は、ＯＢ画素１１とＯＢ画素１２からそれぞれ画素信号を出力させるよう、垂直駆動部２０に指示をする（ステップＳ１）。
【００３９】
垂直駆動部２０は、ＯＢ画素１１から画素信号を出力させ、垂直信号線８１を介して画素信号をアナログ信号処理部３０に入力させる。また垂直駆動部２０は、ＯＢ画素１２から画素信号を出力させ、垂直信号線８２を介して画素信号をアナログ信号処理部３０に入力させる。
【００４０】
制御部７０は、ＣＤＳ処理を行うためにアナログ信号処理部３０の駆動を信号処理駆動部９０に指示する。アナログ信号処理部３０は、信号処理駆動部９０によって駆動され、ＯＢ画素１１からの画素信号をＣＤＳ処理し、ＯＢ画素信号電圧をＡＤ変換部１００のパルス遅延部１１０と電位生成部６０に出力する。同様に、アナログ信号処理部３０は、ＯＢ画素１２からの画素信号をＣＤＳ処理し、ＯＢ画素信号電圧をＡＤ変換部２００のパルス遅延部２１０（不図示）と電位生成部６０に出力する。電位生成部６０は、ＯＢ画素信号電圧出力部６４に、それぞれのＯＢ画素信号電圧を記憶する（ステップＳ２）。
【００４１】
パルス遅延部１１０は、入力されたＯＢ画素信号電圧（ＶＩＮ）と、基準電圧（グランド電位）（不図示）と、の差分に応じた周波数のパルスを、カウンタ１２０に出力する。カウンタ１２０は、このパルスをカウントし、カウント値を記憶する。パルス遅延部１１０は、Ｓｔａｒｔ信号入力線９２から入力されるＳｔａｒｔ信号がＬｏｗレベルになると、パルスの出力を停止する。ラッチ部１３０は、Ｓｔａｒｔ信号入力線９２から入力されるＳｔａｒｔ信号がＬｏｗレベルになると、信号処理部１５０にカウント値を出力する。ラッチ＆エンコーダ部１４０は、Ｓｔａｒｔ信号入力線９２から入力されるＳｔａｒｔ信号のダウンエッジを検出し、Ｓｔａｒｔ信号がＬｏｗレベルになる直前に、周回走行データを保持し、保持した周回走行データを信号処理部１５０に出力する。信号処理部１５０は、ラッチ＆エンコーダ部１４０から取得した周回走行データを下位ビットに配置し、さらに周回走行データよりも上位ビットにラッチ部１３０から取得したカウント値を配置して、Ａ／Ｄ変換結果として記憶する（ステップＳ３）。
【００４２】
制御部７０は、ＡＤ変換部１００の信号処理部１５０に水平転送制御線８３を介してＡ／Ｄ変換結果の出力を指示する。信号処理部１５０は、水平信号線５１を介してＡ／Ｄ変換結果を補正部５０に出力する。同様に制御部７０は、ＡＤ変換部２００の信号処理部２５０（不図示）に水平転送制御線８４を介してＡ／Ｄ変換結果の出力を指示する。信号処理部２５０（不図示）は、水平信号線５１を介してＡ／Ｄ変換結果を補正部５０に出力する。補正部５０は、ＡＤ変換部１００とＡＤ変換部２００がＯＢ画素信号電圧をそれぞれＡ／Ｄ変換した結果を記憶する（ステップＳ４）。
【００４３】
制御部７０は、飽和画素１３と飽和画素１４を選択するよう垂直駆動部２０に指示をする。垂直駆動部２０は、垂直選択線２２に垂直選択信号をのせることによって飽和画素１３と飽和画素１４を選択する。次に制御部７０は、飽和画素１３と飽和画素１４からそれぞれ画素信号を出力させるよう、垂直駆動部２０に指示をする（ステップＳ５）。
【００４４】
垂直駆動部２０は、飽和画素１３から画素信号を出力させ、垂直信号線８１を介してアナログ信号処理部３０に入力させる。また、垂直駆動部２０は、飽和画素１４から画素信号を出力させ、垂直信号線８２を介してアナログ信号処理部３０に入力させる。
【００４５】
制御部７０は、ＣＤＳ処理を行うためにアナログ信号処理部３０の駆動を信号処理駆動部９０に指示する。アナログ信号処理部３０は、信号処理駆動部９０により駆動され、飽和画素１３からの画素信号をＣＤＳ処理し、飽和画素信号電圧をＡＤ変換部１００と電位生成部６０に出力する。同様に、アナログ信号処理部３０は、飽和画素１４からの画素信号をＣＤＳ処理し、飽和画素信号電圧をＡＤ変換部２００と電位生成部６０に出力する（ステップＳ６）。電位生成部６０は、飽和画素信号電圧出力部６５に、それぞれの飽和画素信号電圧を記憶する。
【００４６】
パルス遅延部１１０は、入力された飽和画素信号電圧（ＶＩＮ）と、基準電圧（グランド電位）（不図示）と、の差分に応じた周波数のパルスを、カウンタ１２０に出力する。以降はステップＳ３と同様の処理により、信号処理部１５０はＡ／Ｄ変換結果を記憶する（ステップＳ７）。
【００４７】
制御部７０は、ＡＤ変換部１００の信号処理部１５０に水平転送制御線８３を介してＡ／Ｄ変換結果の出力を指示する。以降はステップＳ４と同様の処理により、補正部５０は、ＡＤ変換部１００とＡＤ変換部２００が飽和画素信号電圧をそれぞれＡ／Ｄ変換した結果を記憶する（ステップＳ８）。
【００４８】
制御部７０は、ＯＢ画素信号電圧と飽和画素信号電圧との中点電圧の出力を、電位生成部６０に指示する（ステップＳ９）。電位生成部６０は、ＯＢ画素信号電圧と飽和画素信号電圧との中点電圧を、パルス遅延部１１０とパルス遅延部２１０（不図示）に出力する（ステップＳ１０）。
【００４９】
パルス遅延部１１０は、入力された中点電圧（ＶＩＮ）と、基準電圧（グランド電位）（不図示）と、の差分に応じた周波数のパルスを、カウンタ１２０に出力する。以降はステップＳ３と同様の処理により、信号処理部１５０はＡ／Ｄ変換結果を記憶する（ステップＳ１１）。
【００５０】
制御部７０は、ＡＤ変換部１００の信号処理部１５０に水平転送制御線８３を介してＡ／Ｄ変換結果の出力を指示する。以降はステップＳ４と同様の処理により、補正部５０は、ＡＤ変換部１００とＡＤ変換部２００が中点電圧をそれぞれＡ／Ｄ変換した結果を記憶する（ステップＳ１２）。
【００５１】
制御部７０は、有効画素１５と飽和画素１６を選択するよう垂直駆動部２０に指示をする。垂直駆動部２０は、垂直選択線２３に垂直選択信号をのせることによって有効画素１５と有効画素１６を選択する。次に制御部７０は、有効画素１５と有効画素１６からそれぞれ画素信号を出力させるよう、垂直駆動部２０に指示をする（ステップＳ１３）。
【００５２】
垂直駆動部２０は、有効画素１５から画素信号を出力させ、垂直信号線８１を介してアナログ信号処理部３０に入力させる。また垂直駆動部２０は、有効画素１６から画素信号を出力させ、垂直信号線８２を介してアナログ信号処理部３０に入力させる。
【００５３】
制御部７０は、ＣＤＳ処理を行うためにアナログ信号処理部３０の駆動を信号処理駆動部９０に指示する。アナログ信号処理部３０は、信号処理駆動部９０により駆動され、有効画素１５からの画素信号をＣＤＳ処理し、有効画素信号電圧をＡＤ変換部１００に出力する。またアナログ信号処理部３０は、有効画素１６からの画素信号をＣＤＳ処理し、有効画素信号電圧をＡＤ変換部２００に出力する（ステップＳ１４）。ここで、ＴＡＤの出力値を補正するために用いる中点電圧は、ＯＢ画素信号電圧と飽和画素信号電圧との中点電圧なので、中点電圧の出力には有効画素信号電圧を用いる必要はないため、電位生成部６０は有効画素信号電圧を記憶しなくてよい。
【００５４】
パルス遅延部１１０は、入力された有効画素信号電圧（ＶＩＮ）と、基準電圧（グランド電位）（不図示）と、の差分に応じた周波数のパルスを、カウンタ１２０に出力する。以降はステップＳ３と同様の処理により、信号処理部１５０はＡ／Ｄ変換結果を記憶する（ステップＳ１５）。
【００５５】
制御部７０は、ＡＤ変換部１００の信号処理部１５０に水平転送制御線８３を介してＡ／Ｄ変換結果の出力を指示する。以降はステップＳ４と同様の処理により、補正部５０は、ＡＤ変換部１００とＡＤ変換部２００が有効画素信号電圧をそれぞれＡ／Ｄ変換した結果を記憶する（ステップＳ１６）。
【００５６】
このように補正部５０は、ＴＡＤの出力値を補正するために必要な、ＯＢ画素信号電圧のＡ／Ｄ変換結果、中点電圧のＡ／Ｄ変換結果、飽和画素信号電圧のＡ／Ｄ変換結果、を予め取得してから、有効画素信号電圧のＡ／Ｄ変換結果を取得し、この有効画素信号電圧のＡ／Ｄ変換結果を補正する（ステップＳ１７）。なお、有効画素信号電圧のＡ／Ｄ変換結果を先に取得して予め記憶し、後からＯＢ画素信号電圧のＡ／Ｄ変換結果、中点電圧のＡ／Ｄ変換結果、飽和画素信号電圧のＡ／Ｄ変換結果、を取得する、としてもよい。
【００５７】
有効画素信号電圧をＡ／Ｄ変換した結果を補正部５０が補正する処理について説明する。図５は、ＡＤ変換部１００の入出力特性を示す図である。ＡＤ変換部１００は、垂直信号線８１から入力される電圧（ＶＩＮ）が、飽和画素信号電圧からＯＢ画素信号電圧までの範囲で上がると、その入力電圧に正比例する理想直線３０１とは異なる入出力特性曲線３００に示されるＡ／Ｄ変換結果を出力する。またＡＤ変換部２００も、ＡＤ変換部１００と同じような入出力特性を備えているものとする。
【００５８】
中点電圧と入出力特性曲線３００が交差する点と、飽和画素信号電圧と入出力特性曲線３００が交差する点と、を結ぶ直線を近似直線３０２とする。また、中点電圧と入出力特性曲線３００が交差する点と、ＯＢ画素信号電圧と入出力特性曲線３００が交差する点と、を結ぶ直線を近似直線３０３とする。補正部５０は、この近似直線３０２と近似直線３０３を用いてＴＡＤの出力値の補正を行う。
【００５９】
補正部５０が補正に用いる変換式は、例えば前述の［特許文献２］の［数８］を用いると、入力信号電圧をＡ／Ｄ変換した結果Ｘが、ＭＩＮ≦Ｘ≦Ｃ場合は［数１］で表される。また、入力信号電圧をＡ／Ｄ変換した結果Ｘが、Ｃ≦Ｘ≦ＭＡＸ１の場合は［数２］で表される。
【００６０】
【数１】
2010251828.tif 000003
【００６１】
【数２】
2010251828.tif 000004
【００６２】
補正部５０は、有効画素１５からの有効画素信号電圧をＡ／Ｄ変換した結果と、有効画素１６からの有効画素信号電圧をＡ／Ｄ変換した結果と、を変換式により補正し、それぞれ補正後の有効画素信号電圧Ａ／Ｄ変換結果を記憶する。以降は、画像処理部（不図示）等によって、補正後の有効画素信号電圧Ａ／Ｄ変換結果を用いた画像処理等が行われる。
【００６３】
[第２の実施の形態]
本発明の第２の実施の形態について図面を参照して詳細に説明する。図６は、第２の実施の形態による固体撮像装置のブロック図である。図６において、固体撮像装置は、撮像部４００と、垂直駆動部４２０と、垂直選択線４２１から４２２と、アナログ信号処理部４３０と、補正部４５０と、水平信号線４５１と、電位生成部４６０と、制御部４７０と、水平駆動部４８０と、信号処理駆動部４９０と、垂直信号線４８１から４８３と、Ｓｔａｒｔ信号入力線４９１と、駆動制御線４９２と、ＡＤ変換部（ＴＡＤ）５００と、アナログ信号出力線５０１と、を備える。
【００６４】
垂直駆動部４２０は、制御部４７０から制御される。垂直駆動部４２０は、垂直選択線４２１から４２２のいずれかに垂直選択信号をのせることによって、撮像部４００が備える画素を行単位で選択する。また垂直駆動部４２０は、選択された画素から画素信号を出力させ、画素信号をアナログ信号処理部４３０に入力させる。
【００６５】
信号処理駆動部４９０は、制御部４７０から制御され、駆動制御線４９２によってアナログ信号処理部４３０を駆動する。信号処理駆動部４９０は、Ｓｔａｒｔ信号入力線４９１によって、ＡＤ変換部５００を駆動する。
【００６６】
水平駆動部４８０は、制御部４７０から制御され、駆動制御線４８６から４８８によってアナログ信号処理部４３０を駆動する。
【００６７】
撮像部４００は、ＯＢ画素４０１から４０３と、ダミー画素（以下、ＤＭ画素と称する）４０４と、飽和画素４０５と、有効画素４０６と、を備える。撮像部４００には、これら複数の画素が行列状に２次元配置されている。ＤＭ画素４０４を除く各画素は、個々に例えばフォトダイオード、フォトゲート、フォトトランジスタなどの光電変換素子（不図示）と、トランジスタ回路（不図示）を備え、垂直選択線４２１から４２２のいずれかによってその画素が選択されると、画素信号を、アナログ信号処理部４３０に出力する。
【００６８】
ＯＢ画素４０１から４０３は、それぞれ図１の各ＯＢ画素と同構成を有する。飽和画素４０５は、図１の各飽和画素と同構成を有する。有効画素４０６は、図１の各有効画素と同構成を有する。ＤＭ画素４０４は、光電変換素子を備えていない画素である。あるいはＤＭ画素４０４が光電変換素子を備えていたとしても、光電変換素子から画素信号（電圧）を読み出さない画素である。ＤＭ画素４０４は、例えば電源電圧と同じ電圧を出力する回路等（不図示）を備える。垂直選択線４２２により選択されたＤＭ画素は、ＯＢ画素よりも高い一定電圧の画素信号をそれぞれアナログ信号処理部４３０に出力する。
【００６９】
アナログ信号処理部４３０は、第１の実施形態の場合と同様に、駆動制御線４９２を介して信号処理駆動部４９０によって駆動され、各駆動制御線に対応する各画素信号をＣＤＳ処理し、ＣＤＳ処理結果である画素信号電圧をアナログ信号出力線５０１を介してＡＤ変換部５００に出力する。ここで、ＤＭ画素４０４から出力された画素信号をアナログ信号処理部４３０でＣＤＳ処理することで得られる電圧を、以下、ＤＭ画素信号電圧と称する。
【００７０】
また、最終的に画像処理等に用いられるのは有効画素信号電圧のＡ／Ｄ変換結果であって、この有効画素信号電圧のＡ／Ｄ変換結果を補正するために、ＤＭ画素信号電圧のＡ／Ｄ変換結果と、飽和画素信号電圧のＡ／Ｄ変換結果と、が用いられる。
【００７１】
図７は、ＡＤ変換部（ＴＡＤ）５００のブロック図である。ＡＤ変換部５００は、アナログ信号出力線５０１と、Ｓｔａｒｔ信号入力線４９１と、水平信号線４５１と、パルス遅延部５１０と、カウンタ５２０と、ラッチ部５３０と、ラッチ＆エンコーダ部５４０と、信号処理部５５０と、を備える。
【００７２】
ここで、アナログ信号出力線５０１（ＶＩＮ）は、図２のＶＩＮに対応し、Ｓｔａｒｔ信号入力線４９１は、図２のＳｔａｒｔ信号入力線９２に対応し、信号処理部５５０は、図２の信号処理部１５０に対応する。また信号処理部５５０は、図１の信号処理部１５０と異なり水平転送制御線を備えなくてもよい。それ以外では、ＡＤ変換部５００はＡＤ変換部１００と同構成を有する。
【００７３】
パルス遅延部５１０は、ＡＤ変換部１００のパルス遅延部１１０に対応し、カウンタ５２０は、ＡＤ変換部１００のカウンタ１２０に対応し、ラッチ部５３０は、ＡＤ変換部１００のラッチ部１３０に対応し、ラッチ＆エンコーダ部５４０は、ＡＤ変換部１００のラッチ＆エンコーダ部１４０に対応し、信号処理部５５０は、ＡＤ変換部１００の信号処理部１５０に対応する。
【００７４】
また信号処理部５５０は、信号処理駆動部４９０からの駆動信号によって制御され、水平信号線４５１を介してＡ／Ｄ変換結果を補正部４５０に出力する。
【００７５】
図８に、電位生成部４６０の構成例を示す。電位生成部４６０は、ＤＭ画素信号電圧出力部４６４と、飽和画素信号電圧出力部４６５と、抵抗器４６１と、抵抗器４６２と、バッファ４６３と、を備える。ＤＭ画素信号電圧出力部４６４は、アナログ信号処理部４３０から入力されるＤＭ画素信号電圧を記憶する。また、ＤＭ画素信号電圧出力部４６４は、制御部４７０の指示によってＤＭ画素信号電圧と同じ電圧を出力する。飽和画素信号電圧出力部４６５は、アナログ信号処理部４３０から入力される飽和画素信号電圧を記憶する。また飽和画素信号電圧出力部４６５は、制御部４７０の指示によって飽和画素信号電圧と同じ電圧を出力する。
【００７６】
電位生成部４６０が備える抵抗器４６１と抵抗器４６２は、同じ電気抵抗値を持つ。これにより電位生成部４６０は、ＤＭ画素信号電圧と飽和画素信号電圧との中点電圧をバッファ４６３から出力する。バッファ４６３は、中点電圧に対してインピーダンス調整を行い、ＡＤ変換部５００に中点電圧を出力する。
【００７７】
補正部４５０は、ＡＤ変換部５００から、ＤＭ画素信号電圧をＡ／Ｄ変換した結果と、飽和画素信号電圧をＡ／Ｄ変換した結果と、中点電圧をＡ／Ｄ変換した結果と、有効画素信号電圧をＡ／Ｄ変換した結果と、を入力され記憶する。また補正部４５０は、ＤＭ画素信号電圧のＡ／Ｄ変換結果と、飽和画素信号電圧のＡ／Ｄ変換結果と、を用いて、有効画素信号電圧のＡ／Ｄ変換結果を補正する。補正の算出については、図１０で後述する。制御部７０は、前述のように各ブロックの制御を行う。
【００７８】
図９は、画素選択動作タイミングと、各ＡＤ変換部への入力電圧（ＶＩＮ）と、各カウンタのカウント動作と、補正部４５０へのＡ／Ｄ変換結果転送タイミングと、補正部４５０の補正処理タイミングと、を示したタイムチャートである。
【００７９】
制御部４７０は、ＯＢ画素４０１から４０３を選択するよう垂直駆動部４２０に指示をする。垂直駆動部４２０は、垂直選択線４２１に垂直選択信号をのせることによってＯＢ画素４０１から４０３を行単位で選択する。次に制御部４７０は、ＯＢ画素４０１から４０３に画素信号を順次出力させるよう、垂直駆動部４２０に指示をする（ステップＳ１００）。
【００８０】
垂直駆動部４２０は、ＯＢ画素４０１から画素信号を出力させ、垂直信号線４８１を介して画素信号をアナログ信号処理部４３０に入力させる（ステップＳ１０１）。
【００８１】
制御部４７０は、ＣＤＳ処理を行うためにアナログ信号処理部４３０の駆動を信号処理駆動部４９０と水平駆動部４８０に指示する。アナログ信号処理部４３０は、信号処理駆動部４９０と水平駆動部４８０によって駆動され、ＯＢ画素４０１からの画素信号をＣＤＳ処理し、ＯＢ画素信号電圧をＡＤ変換部５００のパルス遅延部５１０に出力する（ステップＳ１０２）。
【００８２】
パルス遅延部５１０は、入力されたＯＢ画素信号電圧（ＶＩＮ）と、基準電圧（グランド電位）（不図示）と、の差分に応じた周波数のパルスを、カウンタ５２０に出力する（ステップＳ１０３）。カウンタ５２０は、このパルスをカウントし、カウント値を記憶する。パルス遅延部１１０は、Ｓｔａｒｔ信号入力線４９１から入力されるＳｔａｒｔ信号がＬｏｗレベルになると、パルスの出力を停止する。ラッチ部５３０は、Ｓｔａｒｔ信号入力線４９１から入力されるＳｔａｒｔ信号がＬｏｗレベルになると、信号処理部５５０にカウント値を出力する。ラッチ＆エンコーダ部５４０は、Ｓｔａｒｔ信号入力線４９１から入力されるＳｔａｒｔ信号がＬｏｗレベルになる直前に、周回走行データを保持し、保持した周回走行データを信号処理部５５０に出力する。信号処理部１５０は、ラッチ＆エンコーダ部５４０から取得した周回走行データを下位ビットに配置し、さらに周回走行データよりも上位ビットにラッチ部５３０から取得したカウント値を配置して、Ａ／Ｄ変換結果として記憶する。信号処理部５５０は、補正部４５０にＡ／Ｄ変換結果を出力する。補正部４５０は、Ａ／Ｄ変換結果を記憶する（ステップＳ１０４）。
【００８３】
垂直駆動部４２０は、ＯＢ画素４０２から画素信号を出力させ、垂直信号線４８２を介して画素信号をアナログ信号処理部４３０に入力させる（ステップＳ１０５）。
【００８４】
制御部４７０は、ＣＤＳ処理を行うためにアナログ信号処理部４３０の駆動を信号処理駆動部４９０と水平駆動部４８０に指示する。アナログ信号処理部４３０は、信号処理駆動部４９０と水平駆動部４８０によって駆動され、ＯＢ画素４０２からの画素信号をＣＤＳ処理し、ＯＢ画素信号電圧をＡＤ変換部５００のパルス遅延部５１０に出力する（ステップＳ１０６）。
【００８５】
パルス遅延部５１０は、入力されたＯＢ画素信号電圧（ＶＩＮ）と、基準電圧（グランド電位）（不図示）と、の差分に応じた周波数のパルスを、カウンタ５２０に出力する。ラッチ＆エンコーダ部５４０は、Ｓｔａｒｔ信号入力線４９１から入力されるＳｔａｒｔ信号がＬｏｗレベルになる直前に、周回走行データを保持し、保持した周回走行データを信号処理部５５０に出力する（ステップＳ１０７）。ステップＳ１０４と同様の動作により、信号処理部１５０はＡ／Ｄ変換結果を記憶する。信号処理部５５０は、補正部４５０にＡ／Ｄ変換結果を出力する。補正部４５０は、Ａ／Ｄ変換結果を記憶する（ステップＳ１０８）。
【００８６】
垂直駆動部４２０は、ＯＢ画素４０３から画素信号を出力させ、垂直信号線４８３を介して画素信号をアナログ信号処理部４３０に入力させる（ステップＳ１０９）。
【００８７】
制御部４７０は、ＣＤＳ処理を行うためにアナログ信号処理部４３０の駆動を信号処理駆動部４９０と水平駆動部４８０に指示する。アナログ信号処理部４３０は、信号処理駆動部４９０と水平駆動部４８０によって駆動され、ＯＢ画素４０３からの画素信号をＣＤＳ処理し、ＯＢ画素信号電圧をＡＤ変換部５００のパルス遅延部５１０に出力する（ステップＳ１１０）。
【００８８】
パルス遅延部５１０は、入力されたＯＢ画素信号電圧（ＶＩＮ）と、基準電圧（グランド電位）（不図示）と、の差分に応じた周波数のパルスを、カウンタ５２０に出力する。ラッチ＆エンコーダ部５４０は、Ｓｔａｒｔ信号入力線４９１から入力されるＳｔａｒｔ信号がＬｏｗレベルになる直前に、周回走行データを保持し、保持した周回走行データを信号処理部５５０に出力する（ステップＳ１１１）。ステップＳ１０４と同様の動作により、信号処理部５５０はＡ／Ｄ変換結果を記憶する。信号処理部５５０は、補正部４５０にＡ／Ｄ変換結果を出力する。補正部４５０は、Ａ／Ｄ変換結果を記憶する（ステップＳ１１２）。
【００８９】
制御部４７０は、ＤＭ画素４０４と、飽和画素４０５と、有効画素４０６と、を選択するよう垂直駆動部４２０に指示をする。垂直駆動部４２０は、垂直選択線４２２に垂直選択信号をのせることによって、ＤＭ画素４０４と、飽和画素４０５と、有効画素４０６と、を行単位で選択する。次に制御部４７０は、ＤＭ画素４０４と、飽和画素４０５と、有効画素４０６と、に画素信号を順次出力させるよう、垂直駆動部４２０に指示をする（ステップＳ１１３）。
【００９０】
垂直駆動部４２０は、ＤＭ画素４０４から画素信号を出力させ、垂直信号線４８１を介して画素信号をアナログ信号処理部４３０に入力させる（ステップＳ１１４）。
【００９１】
制御部４７０は、ＣＤＳ処理を行うためにアナログ信号処理部４３０の駆動を信号処理駆動部４９０と水平駆動部４８０に指示する。アナログ信号処理部４３０は、信号処理駆動部４９０と水平駆動部４８０によって駆動され、ＤＭ画素４０４からの画素信号をＣＤＳ処理し、ＯＢ画素信号電圧よりも高い電圧であるＤＭ画素信号電圧をＡＤ変換部５００のパルス遅延部５１０と、電位生成部４６０に出力する。電位生成部４６０は、ＤＭ画素信号電圧出力部４６４にＤＭ画素信号電圧を記憶する（ステップＳ１１５）。
【００９２】
パルス遅延部５１０は、入力されたＤＭ画素信号電圧（ＶＩＮ）と、基準電圧（グランド電位）（不図示）と、の差分に応じた周波数のパルスを、カウンタ５２０に出力する。ラッチ＆エンコーダ部５４０は、Ｓｔａｒｔ信号入力線４９１から入力されるＳｔａｒｔ信号がＬｏｗレベルになる直前に、周回走行データを保持し、保持した周回走行データを信号処理部５５０に出力する（ステップＳ１１６）。ステップＳ１０４と同様の動作により、信号処理部５５０はＡ／Ｄ変換結果を記憶する。信号処理部５５０は、補正部４５０にＡ／Ｄ変換結果を出力する。補正部４５０は、Ａ／Ｄ変換結果を記憶する（ステップＳ１１７）。
【００９３】
垂直駆動部４２０は、飽和画素４０５から画素信号を出力させ、垂直信号線４８２を介して画素信号をアナログ信号処理部４３０に入力させる（ステップＳ１１８）。
【００９４】
制御部４７０は、ＣＤＳ処理を行うためにアナログ信号処理部４３０の駆動を信号処理駆動部４９０と水平駆動部４８０に指示する。アナログ信号処理部４３０は、信号処理駆動部４９０と水平駆動部４８０によって駆動され、飽和画素４０５からの画素信号をＣＤＳ処理し、ＯＢ画素信号電圧よりも低い電圧である飽和画素信号電圧をＡＤ変換部５００のパルス遅延部５１０と、電位生成部４６０に出力する。電位生成部４６０は、飽和画素信号電圧出力部４６５に飽和画素信号電圧を記憶する（ステップＳ１１９）。
【００９５】
パルス遅延部５１０は、入力された飽和画素信号電圧（ＶＩＮ）と、基準電圧（グランド電位）（不図示）と、の差分に応じた周波数のパルスを、カウンタ５２０に出力する。ラッチ＆エンコーダ部５４０は、Ｓｔａｒｔ信号入力線４９１から入力されるＳｔａｒｔ信号がＬｏｗレベルになる直前に、周回走行データを保持し、保持した周回走行データを信号処理部５５０に出力する（ステップＳ１２０）。ステップＳ１０４と同様の動作により、信号処理部５５０はＡ／Ｄ変換結果を記憶する。信号処理部５５０は、補正部４５０にＡ／Ｄ変換結果を出力する。補正部４５０は、Ａ／Ｄ変換結果を記憶する（ステップＳ１２１）。
【００９６】
制御部４７０は、ＤＭ画素信号電圧と飽和画素信号電圧との中点電圧の出力を、電位生成部４６０に指示する（ステップＳ１２２）。電位生成部４６０は、ＤＭ画素信号電圧と飽和画素信号電圧との中点電圧を、パルス遅延部５１０に出力する（ステップＳ１２３）。
【００９７】
パルス遅延部５１０は、入力された中点電圧（ＶＩＮ）と、基準電圧（グランド電位）（不図示）と、の差分に応じた周波数のパルスを、カウンタ５２０に出力する。ラッチ＆エンコーダ部５４０は、Ｓｔａｒｔ信号入力線４９１から入力されるＳｔａｒｔ信号がＬｏｗレベルになる直前に、周回走行データを保持し、保持した周回走行データを信号処理部５５０に出力する（ステップＳ１２４）。ステップＳ１０４と同様の動作により、信号処理部５５０はＡ／Ｄ変換結果を記憶する。信号処理部５５０は、補正部４５０にＡ／Ｄ変換結果を出力する。補正部４５０は、Ａ／Ｄ変換結果を記憶する（ステップＳ１２５）。
【００９８】
垂直駆動部４２０は、有効画素４０６から画素信号を出力させ、垂直信号線４８３を介して画素信号をアナログ信号処理部４３０に入力させる（ステップＳ１２６）。
【００９９】
制御部４７０は、ＣＤＳ処理を行うためにアナログ信号処理部４３０の駆動を信号処理駆動部４９０と水平駆動部４８０に指示する。アナログ信号処理部４３０は、信号処理駆動部４９０と水平駆動部４８０によって駆動され、有効画素４０６からの画素信号をＣＤＳ処理し、有効画素信号電圧をＡＤ変換部５００のパルス遅延部５１０に出力する（ステップＳ１２７）。ここで、ＴＡＤの出力値を補正するために用いる中点電圧は、ＤＭ画素信号電圧と飽和画素信号電圧との中点電圧なので、中点電圧の出力には有効画素信号電圧を用いる必要はないため、電位生成部４６０は有効画素信号電圧を記憶しなくてよい。
【０１００】
パルス遅延部５１０は、入力された有効画素信号電圧（ＶＩＮ）と、基準電圧（グランド電位）（不図示）と、の差分に応じた周波数のパルスを、カウンタ５２０に出力する。ラッチ＆エンコーダ部５４０は、Ｓｔａｒｔ信号入力線４９１から入力されるＳｔａｒｔ信号がＬｏｗレベルになる直前に、周回走行データを保持し、保持した周回走行データを信号処理部５５０に出力する（ステップＳ１２８）。ステップＳ１０４と同様の動作により、信号処理部５５０はＡ／Ｄ変換結果を記憶する。信号処理部５５０は、補正部４５０にＡ／Ｄ変換結果を出力する。補正部４５０は、Ａ／Ｄ変換結果を記憶する（ステップＳ１２９）。
【０１０１】
このように補正部４５０は、ＴＡＤの出力値を補正するために必要な、ＤＭ画素信号電圧のＡ／Ｄ変換結果、中点電圧のＡ／Ｄ変換結果、飽和画素信号電圧のＡ／Ｄ変換結果、を予め取得してから、有効画素信号電圧のＡ／Ｄ変換結果を取得し、この有効画素信号電圧のＡ／Ｄ変換結果を補正する（ステップＳ１３０）。なお、有効画素信号電圧のＡ／Ｄ変換結果を先に取得して予め記憶し、後からＤＭ画素信号電圧のＡ／Ｄ変換結果、中点電圧のＡ／Ｄ変換結果、飽和画素信号電圧のＡ／Ｄ変換結果、を取得する、としてもよい。
【０１０２】
有効画素信号電圧をＡ／Ｄ変換した結果を補正部４５０が補正する処理について説明する。図１０は、ＡＤ変換部５００の入出力特性を示す図である。ＡＤ変換部５００は、アナログ信号出力線５０１から入力される電圧（ＶＩＮ）が、飽和画素信号電圧からＤＭ画素信号電圧までの範囲で上がると、その入力電圧に正比例する理想直線６０１とは異なる入出力特性曲線６００に示されるＡ／Ｄ変換結果を出力する。
【０１０３】
中点電圧と入出力特性曲線６００が交差する点と、飽和画素信号電圧と入出力特性曲線６００が交差する点と、を結ぶ直線を近似直線６０２とする。また、中点電圧と入出力特性曲線６００が交差する点と、ＤＭ画素信号電圧と入出力特性曲線６００が交差する点と、を結ぶ直線を近似直線６０３とする。補正部４５０は、この近似直線６０２と近似直線６０３を用いてＴＡＤの出力値の補正を行う。
【０１０４】
補正部４５０が補正に用いる変換式は、例えば前述の［特許文献２］の［数８］を用いると、入力信号電圧をＡ／Ｄ変換した結果Ｘが、ＭＩＮ≦Ｘ≦Ｃの場合は［数３］で表される。また、入力信号電圧をＡ／Ｄ変換した結果Ｘが、Ｃ≦Ｘ≦ＭＡＸ２の場合は［数４］で表される。
【０１０５】
【数３】
2010251828.tif 000005
【０１０６】
【数４】
2010251828.tif 000006
【０１０７】
補正部４５０は、有効画素４０６からの有効画素信号電圧をＡ／Ｄ変換した結果を変換式により補正し、補正後の有効画素信号電圧Ａ／Ｄ変換結果を記憶する。以降は、画像処理部（不図示）等によって、補正後の有効画素信号電圧Ａ／Ｄ変換結果を用いた画像処理等が行われる。
【０１０８】
以上のようにすれば、固体撮像装置が、異なる種類の複数の画素から画素信号を取得し、取得した画素信号から所望の基準電圧を作り出すことで、異なる基準電圧を出力する複数の回路を搭載しなくとも、ＴＡＤの出力値を補正することができるため、撮像画質を低下させることなく固体撮像装置の回路規模と消費電力を削減することができる。
【０１０９】
以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
【０１１０】
例えば、最も低い電圧がＯＢ画素信号電圧となり、最も高い電圧が飽和画素信号電圧となるよう、各画素が構成されていてもよい。
【０１１１】
また、本発明に記載の第１の画素は、有効画素１５から１６に対応し、第２の画素は、飽和画素１３から１４と飽和画素４０５に対応し、第３の画素は、ＯＢ画素１１から１２とＤＭ画素４０４に対応し、電位生成部は、電位生成部６０と電位生成部４６０に対応し、補正部は、補正部５０と補正部４５０に対応し、ＡＤ変換部は、アナログ信号処理部３０と、アナログ信号処理部４３０と、ＡＤ変換部１００と、ＡＤ変換部２００と、ＡＤ変換部５００と、蓄積部は、電荷蓄積部に対応する。
【０１１２】
また、図４、図９に示す各ステップを実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより、通信端末の実行処理を行ってもよい。なお、ここでいう「コンピュータシステム」とは、ＯＳ（Ｏｐｅｒａｔｉｎｇ  Ｓｙｓｔｅｍ）や周辺機器等のハードウェアを含むものであってもよい。
【０１１３】
また、「コンピュータシステム」は、ＷＷＷシステムを利用している場合であれば、ホームページ提供環境（あるいは表示環境）も含むものとする。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、フラッシュメモリ等の書き込み可能な不揮発性メモリ、ＣＤ−ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。
【０１１４】
さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムが送信された場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリ（例えばＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ））のように、一定時間プログラムを保持しているものも含むものとする。
また、上記プログラムは、このプログラムを記憶装置等に格納したコンピュータシステムから、伝送媒体を介して、あるいは、伝送媒体中の伝送波により他のコンピュータシステムに伝送されてもよい。ここで、プログラムを伝送する「伝送媒体」は、インターネット等のネットワーク（通信網）や電話回線等の通信回線（通信線）のように情報を伝送する機能を有する媒体のことをいう。
また、上記プログラムは、前述した機能の一部を実現するためのものであっても良い。
さらに、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル（差分プログラム）であっても良い。
【産業上の利用可能性】
【０１１５】
本発明は、デジタルスチルカメラ、カムコーダ、内視鏡に適用される、固体撮像装置に好適である。
【符号の説明】
【０１１６】
１０…撮像部  １１から１２…ＯＢ画素  １３から１４…飽和画素  １５から１６…有効画素 ２０…垂直駆動部 ２１から２３…垂直選択線 ３０…アナログ信号処理部  ５０…補正部  ５１…水平信号線  ６０…電位生成部  ６１から６２…抵抗器  ６３…バッファ  ６４…ＯＢ画素信号電圧出力部  ６５…飽和画素信号電圧出力部  ７０…制御部  ８０…水平駆動部  ８１から８２…垂直信号線  ８３から８４…水平転送制御線  ９０…信号処理駆動部  ９１…駆動制御線  ９２…Ｓｔａｒｔ信号入力線  １００…ＡＤ変換部（ＴＡＤ）  １１０…パルス遅延部  １１１…ＡＮＤ回路  １１２から１１６…遅延回路  １２０…カウンタ  １３０…ラッチ部  １４０…ラッチ＆エンコーダ部  １５０…信号処理部  ２００…ＡＤ変換部（ＴＡＤ）  ３００…入出力特性曲線  ３０１…理想直線  ３０２…近似直線  ３０３…近似直線  ４００…撮像部  ４０１から４０３…ＯＢ画素  ４０４…ＤＭ画素  ４０５…飽和画素  ４０６…有効画素  ４２０…垂直駆動部 ４２１から４２３…垂直選択線 ４３０…アナログ信号処理部  ４５０…補正部  ４５１…水平信号線  ４６０…電位生成部  ４６１から６２…抵抗器  ４６３…バッファ  ４６４…ＤＭ画素信号電圧出力部  ４６５…飽和画素信号電圧出力部  ４７０…制御部  ４８０…水平駆動部  ４８１から４８３…垂直信号線  ４８６から４８８…駆動制御線  ４９０…信号処理駆動部  ４９１…Ｓｔａｒｔ信号入力線  ４９２…駆動制御線  ５００…ＡＤ変換部（ＴＡＤ）  ５０１…アナログ信号出力線  ５１１０…パルス遅延部  ５１１…ＡＮＤ回路  ５１２から５１６…遅延回路  ５２０…カウンタ  ５３０…ラッチ部  ５４０…ラッチ＆エンコーダ部  ５５０…信号処理部  ６００…入出力特性曲線  ６０１…理想直線  ６０２…近似直線  ６０３…近似直線
【図１】
2010251828.tif 000007
【図２】
2010251828.tif 000008
【図３】
2010251828.tif 000009
【図４】
2010251828.tif 000010
【図５】
2010251828.tif 000011
【図６】
2010251828.tif 000012
【図７】
2010251828.tif 000013
【図８】
2010251828.tif 000014
【図９】
2010251828.tif 000015
【図１０】
2010251828.tif 000016