(57)【要約】【課題】従来の半導体装置では、エミッタ拡散層等を形成する際のマスクずれにより、デバイスサイズが縮小され難く、高耐圧化が達成され難いという問題があった。【解決手段】本発明の半導体装置では、エミッタ領域としてのＰ型の拡散層１８の周囲には、ＬＯＣＯＳ酸化膜１４、１５、Ｎ型の拡散層２２、２３が形成される。Ｎ型の拡散層２２、２３の周囲には、コレクタ領域としてのＰ型の拡散層１９、２０が、Ｎ型の拡散層２２、２３と離間して形成される。この構造により、Ｐ型の拡散層１８〜２０、Ｎ型の拡散層２２、２３が位置精度良く形成され、ベース領域幅Ｗｂ１が狭められ、高耐圧の横型ＰＮＰトランジスタが形成される。【選択図】図１
2010016299.tif 000002
【特許請求の範囲】
【請求項１】
半導体層と、前記半導体層に形成されるエミッタ拡散層、ベース導出拡散層及びコレクタ拡散層とを有する半導体装置において、
前記半導体層表面にはフィールド酸化膜が形成され、前記フィールド酸化膜は、前記エミッタ拡散層の外周囲に配置される第１のフィールド酸化膜と、前記コレクタ拡散層の内周囲に配置される第２のフィールド酸化膜とを有し、
前記第１のフィールド酸化膜下方の前記半導体層には、前記エミッタ拡散層と接合領域を有する拡散層が形成されることを特徴とする半導体装置。
【請求項２】
前記第１のフィールド酸化膜及び前記接合領域を有する拡散層は、前記エミッタ拡散層の囲むように配置され、前記コレクタ拡散層は、前記接合領域を有する拡散層を囲むように、前記接合領域を有する拡散層から離間して配置されることを特徴とする請求項１に記載の半導体装置。
【請求項３】
半導体層上に絶縁層を形成し、前記絶縁層に開口部が設けられるように、前記絶縁層を選択的に除去する工程と、
前記絶縁層をマスクの一部として用い、前記開口部を介して前記半導体層にエミッタ拡散層と接合領域を有する拡散層を形成した後、前記絶縁層をマスクとして用い、前記開口部に対応する位置の前記半導体層にフィールド酸化膜を形成する工程と、
前記絶縁層を除去した後、前記フィールド酸化膜をマスクの一部として用い、前記半導体層にエミッタ拡散層及びコレクタ拡散層を形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項４】
前記フィールド酸化膜は、前記エミッタ拡散層の外周囲に配置される第１のフィールド酸化膜と、前記コレクタ拡散層の内周囲に配置される第２のフィールド酸化膜とを有し、
前記エミッタ拡散層を形成する工程では、前記第１のフィールド酸化膜を用いた自己整合技術により、前記半導体層に不純物をイオン注入することを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記コレクタ拡散層を形成する工程では、前記第２のフィールド酸化膜を用いた自己整合技術により、前記半導体層に不純物をイオン注入することを特徴とする請求項４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、横型ＰＮＰトランジスタの高耐圧化を実現する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
従来の半導体装置の一実施例として、下記の横型ＰＮＰトランジスタが知られている。図６（Ａ）は、横型ＰＮＰトランジスタの平面図であり、図６（Ｂ）は、図６（Ａ）のＢ−Ｂ線方向の断面図である。
【０００３】
図６（Ａ）に示す如く、横型ＰＮＰトランジスタ５１では、エミッタ領域としてのＰ型の拡散層５２の周囲に、例えば、円環状のコレクタ領域としてのＰ型の拡散層５３が形成される。そして、コレクタ領域の周囲にはベース導出領域としてのＮ型の拡散層５４が形成される。
【０００４】
図６（Ｂ）に示す如く、Ｐ型の半導体基板５５上には、Ｎ型のエピタキシャル層５６が形成される。Ｎ型のエピタキシャル層５６には、エミッタ領域としてのＰ型の拡散層５２、コレクタ領域としてのＰ型の拡散層５３及びベース導出領域としてのＮ型の拡散層５４が形成される。そして、エピタキシャル層５６は、ベース領域として用いられる。尚、Ｐ型の拡散層５２、５３及びＮ型の拡散層５４は、それぞれレジスト層をマスクとして用い、イオン注入法により形成される（例えば、特許文献１参照。）。
【０００５】
従来の半導体装置の一実施例として、下記の横型ＰＮＰトランジスタが知られている。図７は横型ＰＮＰトランジスタの断面図である。
【０００６】
図７に示す如く、横型ＰＮＰトランジスタ６１では、Ｐ型の半導体基板６２上にＮ型のエピタキシャル層６３が形成される。Ｎ型のエピタキシャル層６３には、エミッタ領域としてのＰ型の拡散層６４、コレクタ領域としてのＰ型の拡散層６５及びベース導出領域としてのＮ型の拡散層６６が形成される。そして、Ｐ型の拡散層６５の内周側には、Ｎ型の拡散層６７が形成され、Ｐ型の拡散層６５とＮ型の拡散層６７とはＰＮ接合領域を形成する。尚、Ｐ型の拡散層６４、６５及びＮ型の拡散層６７は、それぞれレジスト層をマスクとして用い、イオン注入法により形成される（例えば、特許文献２参照。）。
【特許文献１】特開２００４−９５７８１号公報（第４−５頁、第１図）
【特許文献２】特開２００７−８１３２８号公報（第３−４頁、第１−２図）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従来の半導体装置では、図６（Ｂ）に示すように、エミッタ領域としてのＰ型の拡散層５２の周囲にコレクタ領域としてのＰ型の拡散層５３が配置される。横型ＰＮＰトランジスタ５１では、耐圧特性を向上させるため、Ｎ型のエピタキシャル層５６がベース領域として用いられる。そして、エピタキシャル層５６は、分離領域としてのＰ型の拡散層５７により複数の島領域に区分される。エピタキシャル層５６の不純物濃度は、他の島領域に形成された素子との関係により、比較的低濃度となる。この構造により、横型ＰＮＰトランジスタ５１のコレクタ−エミッタ領域間の耐圧（Ｖｃｅｏ）を向上させるためには、コレクタ−エミッタ領域間のベース領域幅Ｗｂ２を広げる必要がある。そして、横型ＰＮＰトランジスタ５１のデバイスサイズが縮小され難いという問題がある。
【０００８】
また、従来の半導体装置では、図７に示すように、エミッタ領域としてのＰ型の拡散層６４の周囲にコレクタ領域としてのＰ型の拡散層６５が配置される。コレクタ−エミッタ領域間のエピタキシャル層６３が、ベース領域として用いられるため、横型ＰＮＰトランジスタ６１の電流増幅率（Ｈｆｅ）は高くなり易い。そして、Ｎ型の拡散層６７が、Ｐ型の拡散層６５の内周側に配置されることで、ベース領域での不純物濃度は高濃度となりベース電流は増大し、電流増幅率（Ｈｆｅ）は調整し易くなる。しかしながら、Ｎ型の拡散層６７によりコレクタ−エミッタ領域間のベース領域幅Ｗｂ３は狭められるが、横型ＰＮＰトランジスタ６１のコレクタ−エミッタ領域間の耐圧（Ｖｃｂｏ）が低減します。そして、横型ＰＮＰトランジスタ６１のコレクタ−エミッタ領域間の耐圧（Ｖｃｅｏ）を向上させ難いという問題がある。
【０００９】
また、従来の半導体装置の製造方法では、レジスト層（図示せず）をイオン注入の際のマスクとして用い、Ｐ型の拡散層６４、６５及びＮ型の拡散層６７を形成する。この製造方法により、Ｐ型の拡散層６４、６５を形成する際のマスクずれ幅とＮ型の拡散層６７を形成する際のマスクずれ幅とを考慮する必要がある。つまり、横型ＰＮＰトランジスタ６１の耐圧特性等の諸特性を満たすためには、予め、上記２回のマスクずれ幅を考慮する必要があり、横型ＰＮＰトランジスタ６１のデバイスサイズが縮小され難いという問題がある。
【課題を解決するための手段】
【００１０】
上述した各事情に鑑みて成されたものであり、本発明の半導体装置では、半導体層と、前記半導体層に形成されるエミッタ拡散層、ベース導出拡散層及びコレクタ拡散層とを有する半導体装置において、前記半導体層表面にはフィールド酸化膜が形成され、前記フィールド酸化膜は、前記エミッタ拡散層の外周囲に配置される第１のフィールド酸化膜と、前記コレクタ拡散層の内周囲に配置される第２のフィールド酸化膜とを有し、前記第１のフィールド酸化膜下方の前記半導体層には、前記エミッタ拡散層と接合領域を有する拡散層が形成されることを特徴とする。従って、本発明では、ベース領域幅Ｗｂ１が、所望の範囲に調整され易く、Ｎ型の拡散層が位置精度良く形成され、高耐圧な横型ＰＮＰトランジスタが形成される。
【００１１】
また、本発明の半導体装置の製造方法では、半導体層上に絶縁層を形成し、前記絶縁層に開口部が設けられるように、前記絶縁層を選択的に除去する工程と、前記絶縁層をマスクの一部として用い、前記開口部を介して前記半導体層にエミッタ拡散層と接合領域を有する拡散層を形成した後、前記絶縁層をマスクとして用い、前記開口部に対応する位置の前記半導体層にフィールド酸化膜を形成する工程と、前記絶縁層を除去した後、前記フィールド酸化膜をマスクの一部として用い、前記半導体層にエミッタ拡散層及びコレクタ拡散層を形成する工程とを有することを特徴とする。従って、本発明では、フィールド酸化膜及びフィールド酸化膜を形成する際のマスクを用いることで、位置精度良く各拡散層を形成でき、高耐圧な横型ＰＮＰトランジスタを形成できる。
【発明の効果】
【００１２】
本発明では、フィールド酸化膜を用いてエミッタ拡散層及びコレクタ拡散層が形成される。この構造により、コレクタ−エミッタ領域間のベース領域幅が狭められ、横型ＰＮＰトランジスタのデバイスサイズが縮小される。
【００１３】
また、本発明では、エミッタ拡散層の周囲には、Ｎ型の拡散層が、ＰＮ接合領域を有するように形成される。この構造により、横型ＰＮＰトランジスタの電流増幅率を調整し易く、耐圧特性が向上される。
【００１４】
また、本発明では、フィールド酸化膜及びフィールド酸化膜を形成する際のマスクを利用してエミッタ拡散層等を形成する。この製造方法により、エミッタ拡散層等を位置精度良く形成でき、横型ＰＮＰトランジスタのデバイスサイズを縮小できる。
【００１５】
また、本発明では、フィールド酸化膜を形成する際のマスクを利用してＮ型の拡散層を形成する。この製造方法により、ベース領域幅を狭めつつ、ベース電流を増大させることができる。
【発明を実施するための最良の形態】
【００１６】
以下に、本発明の第１の実施の形態である半導体装置について、図１を参照し説明する。図１（Ａ）は、本実施の形態の横型ＰＮＰトランジスタを説明するための平面図である。図１（Ｂ）は、本実施の形態の横型ＰＮＰトランジスタを説明し、図１（Ａ）の平面図のＡ−Ａ線方向の断面図である。
【００１７】
図１（Ａ）に示す如く、実線１は、分離領域の端部を示し、実線１により囲まれた領域が横型ＰＮＰトランジスタの形成領域となる。実線２、３により囲まれる領域は、コレクタ領域としてのＰ型の拡散層を示す。点線４、５により囲まれる領域（以下、点線４、５と呼ぶ。）は、コレクタ領域の内周側に形成されるＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）酸化膜を示す。点線６、７により囲まれる領域（以下、点線６、７と呼ぶ。）は、エミッタ領域の外周側に形成されるＬＯＣＯＳ酸化膜を示す。実線８、９により囲まれる領域（以下、実線８、９と呼ぶ。）は、ＬＯＣＯＳ酸化膜の下方に形成されるＮ型の拡散層を示す。実線９により囲まれる領域は、エミッタ領域としてのＰ型の拡散層を示す。実線１０により囲まれる領域は、ベース導出領域としてのＮ型の拡散層を示す。尚、実線９は、上記ＬＯＣＯＳ酸化膜下方のＮ型の拡散層とエミッタ領域としてのＰ型の拡散層とが、ＰＮ接合領域を形成する領域を示す。
【００１８】
図示したように、ＬＯＣＯＳ酸化膜（点線６、７）が、エミッタ領域としてのＰ型の拡散層を囲むように、例えば、四辺形状にて形成される。同様に、Ｎ型の拡散層（実線８、９）が、ＬＯＣＯＳ酸化膜（点線６、７）の下方に、例えば、四辺形状にて形成される。そして、ＬＯＣＯＳ酸化膜（点線４、５）が、Ｎ型の拡散層（実線８、９）を囲むように、例えば、四辺形状にて形成される。コレクタ領域としてのＰ型の拡散層が、ＬＯＣＯＳ酸化膜（点線４、５）の外周側に、例えば、四辺形状にて形成される。
【００１９】
図１（Ｂ）を用いて、横型ＰＮＰトランジスタの構成について説明する。
【００２０】
Ｎ型のエピタキシャル層１２は、Ｐ型の単結晶シリコン基板１１上に形成される。そして、Ｎ型の埋込層１３は、基板１１とエピタキシャル層１２とに渡り形成される。
【００２１】
ＬＯＣＯＳ酸化膜１４〜１７が、エピタキシャル層１２に形成される。ＬＯＣＯＳ酸化膜１４〜１７の平坦部では、その膜厚が、例えば、３０００〜５０００Å程度となる。上述したように、ＬＯＣＯＳ酸化膜１４、１５は一環状に形成され、ＬＯＣＯＳ酸化膜１６、１７も一環状に形成される。そして、ＬＯＣＯＳ酸化膜１４〜１７は、同一マスク（同一工程）により形成されるため、それぞれの離間距離は位置精度良く形成される。尚、本実施の形態では、ＬＯＣＯＳ法により形成されるＬＯＣＯＳ酸化膜に限定するものでなく、厚い熱酸化膜（フィールド酸化膜）でも良い。
【００２２】
Ｐ型の拡散層１８が、エピタキシャル層１２に形成される。Ｐ型の拡散層１８は、エミッタ領域として用いられる。詳細は後述するが、Ｐ型の拡散層１８は、ＬＯＣＯＳ酸化膜１４、１５を用いた自己整合技術により形成されるため、ＬＯＣＯＳ酸化膜１４、１５に対して位置精度良く配置される。
【００２３】
Ｐ型の拡散層１９、２０が、エピタキシャル層１２に形成される。Ｐ型の拡散層１９、２０は、コレクタ領域として用いられ、上述したように、一環状に形成される。詳細は後述するが、エミッタ領域と対面する側のＰ型の拡散層１９、２０は、ＬＯＣＯＳ酸化膜１６、１７を用いた自己整合技術により形成されるため、ＬＯＣＯＳ酸化膜１６、１７に対して位置精度良く配置される。
【００２４】
Ｎ型の拡散層２１が、エピタキシャル層１２に形成される。Ｎ型の拡散層２１は、ベース導出領域として用いられる。そして、コレクタ−エミッタ領域間のエピタキシャル層１２は、ベース領域として用いられる。
【００２５】
Ｎ型の拡散層２２、２３が、ＬＯＣＯＳ酸化膜１４、１５下方のエピタキシャル層１２に形成される。上述したように、Ｎ型の拡散層２２、２３は、Ｐ型の拡散層１８の周囲に一環状に形成され、Ｐ型の拡散層１８と接合領域を形成する。そして、Ｎ型の拡散層２２、２３は、コレクタ−エミッタ領域間のエミッタ領域側に配置され、エミッタ領域近傍のベース領域の不純物濃度が高くなる。
【００２６】
シリコン酸化膜２４及び絶縁層２５が、エピタキシャル層１２上に形成される。そして、シリコン酸化膜２４及び絶縁層２５にコンタクトホール２６〜２９が形成される。
【００２７】
コンタクトホール２６〜２９には、アルミ合金、例えば、Ａｌ−Ｓｉ−Ｃｕ膜が選択的に形成され、コレクタ電極３０、３２、エミッタ電極３１及びベース電極３３が形成される。
【００２８】
上述したように、エミッタ領域としてのＰ型の拡散層１８は、ＬＯＣＯＳ酸化膜１４、１５に対して位置精度良く配置される。コレクタ領域としてのＰ型の拡散層１９、２０は、エミッタ領域と対向する側において、ＬＯＣＯＳ酸化膜１６、１７に対して位置精度良く配置される。そして、ＬＯＣＯＳ酸化膜１４〜１７は、同一工程（同一マスク）にて形成されるため、ＬＯＣＯＳ酸化膜１４、１５とＬＯＣＯＳ酸化膜１６、１７間は、所望の離間距離となる。この構造により、コレクタ−エミッタ領域間のベース領域幅Ｗｂ１は、ＬＯＣＯＳ酸化膜１４〜１７間の離間距離により決まり、Ｐ型の拡散層１８〜２０を形成する際のマスクずれ幅を考慮する必要がない。そして、ベース領域幅Ｗｂ１を狭めることで、横型ＰＮＰトランジスタのデバイスサイズが縮小される。
【００２９】
更に、Ｎ型の拡散層２２、２３は、ＬＯＣＯＳ酸化膜１４〜１７を形成する際のマスクであるシリコン窒化膜３８（図３参照）を用いて形成される。そのため、Ｎ型の拡散層２２、２３は、ＬＯＣＯＳ酸化膜１４、１５に対して位置精度良く配置され、Ｐ型の拡散層１８に対しても位置精度良く配置される。その結果、Ｎ型の拡散層２２、２３を形成する際のマスクずれ幅を考慮する必要がなく、ベース領域幅Ｗｂ１を狭めることができる。そして、Ｎ型の拡散層２２、２３の形成位置のずれにより、横型ＰＮＰトランジスタのコレクタ−ベース領域間の耐圧（Ｖｃｂｏ）が劣化することなく、横型ＰＮＰトランジスタのデバイスサイズが縮小される。
【００３０】
また、Ｎ型の拡散層２２、２３は、Ｐ型の拡散層１８の周囲に位置精度良く形成され、両拡散層によりＰＮ接合領域が形成される。先ず、Ｎ型の拡散層２２、２３が、ベース領域幅Ｗｂ１間に配置されることで、ベース領域での不純物濃度が高くなり、ベース電流が増大する。そして、ベース領域幅Ｗｂ１を狭めつつ、横型ＰＮＰトランジスタの電流増幅率（Ｈｆｅ）が、例えば、１００〜２００の範囲に調整され易くなる。次に、Ｎ型の拡散層２２、２３が、位置精度良くエミッタ領域側に配置されることで、横型ＰＮＰトランジスタのコレクタ−ベース領域間の耐圧（Ｖｃｂｏ）が劣化することを防止できる。そして、横型ＰＮＰトランジスタのコレクタ−エミッタ領域間の耐圧（Ｖｃｅｏ）は、主に、電流増幅率（Ｈｆｅ）に反比例し、コレクタ−ベース領域間の耐圧（Ｖｃｂｏ）に比例する。この構造により、横型ＰＮＰトランジスタのデバイスサイズを増大させることなく、コレクタ−エミッタ領域間の耐圧（Ｖｃｅｏ）が向上される。
【００３１】
尚、本実施の形態では、エミッタ領域の周囲に、例えば、四辺形状によりＬＯＣＯＳ酸化膜１４〜１７、Ｎ型の拡散層２２、２３及びコレクタ領域が配置される場合について説明したが、この場合に限定するものではない。例えば、ＬＯＣＯＳ酸化膜１４〜１７、Ｎ型の拡散層２２、２３及びコレクタ領域が、エミッタ領域の周囲に円環状に配置される場合でも良い。
【００３２】
また、ＬＯＣＯＳ酸化膜１４〜１７、Ｎ型の拡散層２２、２３及びコレクタ領域が、エミッタ領域を完全に囲むように形成される場合について説明したが、この場合に限定するものではない。例えば、ＬＯＣＯＳ酸化膜１４〜１７、Ｎ型の拡散層２２、２３及びコレクタ領域が、エミッタ領域の周囲にコの字形状に配置される場合でも、ＬＯＣＯＳ酸化膜１４〜１７及びシリコン窒化膜３８を用いて拡散層を形成することで、同様な効果を得ることができる。
【００３３】
また、ＬＯＣＯＳ酸化膜１４〜１７形成用のマスク（シリコン窒化膜３８）及びＬＯＣＯＳ酸化膜１４〜１７を用いて、Ｎ型の拡散層２２、２３とＰ型の拡散層１８〜２０を形成する場合について説明したが、この場合に限定するものではない。例えば、半導体層表面にＳＴＩ法により、ＬＯＣＯＳ酸化膜の代わりに厚い絶縁層を形成することもできる。この場合にも、そのマスクとしてシリコン窒化膜が用いられ、該シリコン窒化膜及び厚い酸化膜を利用して、位置精度良く、Ｎ型の拡散層２２、２３とＰ型の拡散層１８〜２０を形成することもできる。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【００３４】
次に、本発明の第２の実施の形態である半導体装置の製造方法について、図２〜図５を参照し説明する。図２〜図５は、本実施の形態における横型ＰＮＰトランジスタの製造方法を説明するための断面図である。尚、図２〜図５では、図１に示す横型ＰＮＰトランジスタの製造方法について説明し、同一の構成部材は同一の符番とする。
【００３５】
先ず、図２に示す如く、Ｐ型の単結晶シリコン基板１１（ウエハ）を準備する。基板１１上にＮ型のエピタキシャル層１２を形成する。このとき、基板１１及びエピタキシャル層１２には、分離領域としてのＰ型の埋込層３４、３５及びＮ型の埋込層１３を形成する。また、エピタキシャル層１２には、分離領域としてのＰ型の拡散層３６、３７を形成し、Ｐ型の拡散層３６、３７は、Ｐ型の埋込層３４、３５と連結する。
【００３６】
次に、図３に示す如く、エピタキシャル層１２表面に、例えば、１５０〜３５０Å程度のシリコン酸化膜２４を形成する。そして、シリコン酸化膜２４上にシリコン窒化膜３８を形成する。そして、ＬＯＣＯＳ酸化膜１４〜１７（図４参照）の形成領域に開口部が設けられるように、シリコン窒化膜３８を選択的に除去する。
【００３７】
次に、シリコン窒化膜３８上にフォトレジスト３９を形成する。そして、Ｎ型の拡散層４０、４１が形成される領域上のフォトレジスト３９に開口部を形成する。その後、シリコン窒化膜３８及びフォトレジスト３９をマスクとして用い、エピタキシャル層１２の表面からＮ型不純物、例えば、リン（Ｐ）を加速電圧９０〜１１０ｋｅＶ、導入量１．０×１０１３〜１．０×１０１５／ｃｍ２でイオン注入する。その後、フォトレジスト３９を除去し、リン（Ｐ）を熱拡散し、Ｎ型の拡散層２２、２３（図４参照）を形成する。
【００３８】
この製造方法により、Ｎ型の拡散層２２、２３は、ＬＯＣＯＳ酸化膜１４、１５を形成するためのシリコン窒化膜３８を用いて自己整合技術により形成され、Ｎ型の拡散層２２、２３は、ＬＯＣＯＳ酸化膜１４、１５に対して位置精度良く形成される。
【００３９】
次に、図４に示す如く、シリコン窒化膜３８（図３参照）をマスクとして用い、シリコン酸化膜２４上から、例えば、８００〜１２００℃程度のスチーム酸化により、酸化膜付けを行う。同時に、基板１１全体に熱処理を与え、エピタキシャル層１２にＬＯＣＯＳ酸化膜１４〜１７を形成する。その後、シリコン窒化膜３８を除去する。
【００４０】
次に、エピタキシャル層１２上にフォトレジスト４２を形成する。そして、Ｐ型の拡散層４３〜４５が形成される領域上のフォトレジスト４２に開口部を形成する。その後、ＬＯＣＯＳ酸化膜１４〜１７及びフォトレジスト４２をマスクとして用い、エピタキシャル層１２の表面から、Ｐ型不純物、例えば、ホウ素（Ｂ）を加速電圧９０〜１８０ｋｅＶ、導入量０．５×１０１４〜１．０×１０１６／ｃｍ２でイオン注入する。
【００４１】
次に、図５に示す如く、フォトレジスト４２（図４参照）を除去し、ホウ素（Ｂ）を熱拡散し、Ｐ型の拡散層１８〜２０を形成する。この製造方法により、Ｐ型の拡散層１８〜２０は、ＬＯＣＯＳ酸化膜１４〜１７を用いて自己整合技術により形成され、Ｐ型の拡散層１８〜２０は、ＬＯＣＯＳ酸化膜１４〜１７に対して位置精度良く形成される。
【００４２】
次に、所望の形成方法により、Ｎ型の拡散層２１を形成する。その後、シリコン酸化膜２４上に絶縁層２５として、例えば、ＰＳＧ膜等を堆積する。そして、例えば、ＣＨＦ３またはＣＦ４系のガスを用いたドライエッチングにより、シリコン酸化膜２４及び絶縁層２５にコンタクトホール２６〜２９を形成する。コンタクトホール２６〜２９には、アルミ合金、例えば、Ａｌ−Ｓｉ−Ｃｕ膜を選択的に形成し、コレクタ電極３０、３２、エミッタ電極３１及びベース電極３２を形成する。
【図面の簡単な説明】
【００４３】
【図１】本発明の実施の形態における半導体装置を説明するための（Ａ）平面図、（Ｂ）断面図である。
【図２】本発明の実施の形態における半導体装置の製造方法を説明するための断面図である。
【図３】本発明の実施の形態における半導体装置の製造方法を説明するための断面図である。
【図４】本発明の実施の形態における半導体装置の製造方法を説明するための断面図である。
【図５】本発明の実施の形態における半導体装置の製造方法を説明するための断面図である。
【図６】従来の実施の形態における半導体装置を説明するための（Ａ）平面図、（Ｂ）断面図である。
【図７】従来の実施の形態における半導体装置を説明するための断面図である。
【符号の説明】
【００４４】
１１  Ｐ型の単結晶シリコン基板
１２  エピタキシャル層
２２  Ｎ型の拡散層
２３  Ｎ型の拡散層
１４  ＬＯＣＯＳ酸化膜
１５  ＬＯＣＯＳ酸化膜
【図１】
2010016299.tif 000003
【図２】
2010016299.tif 000004
【図３】
2010016299.tif 000005
【図４】
2010016299.tif 000006
【図５】
2010016299.tif 000007
【図６】
2010016299.tif 000008
【図７】
2010016299.tif 000009