(57)【要約】【課題】ＣＰＵの処理負荷を軽減すると共に、データを高速にダウンロードすることができる信号処理装置及び信号処理システムを提供する。【解決手段】外部ＣＰＵ１２から自動ダウンロード開始指示が入力されると、自動ダウンロード開始フラグ出力部２２は自動ダウンロード開始フラグを出力する。外部メモリダウンロードアドレス制御部２６は先頭アドレスをロードし順次インクリメントしながらダウンロード対象ブロックに対応する設定データのみを出力させるように制御信号を出力する。ダウンロード先レジスタ/テーブルメモリ指定制御部３０はマスク設定に基づいて書込指示を出力する。書込指示により、外部メモリ１４からダウンロードされた設定データが対応する機能ブロック３６に書込まれる。【選択図】図１
2010152666.tif 000002
【特許請求の範囲】
【請求項１】
複数の記憶手段の各々毎にダウンロードされるデータが予め格納されている外部のメモリから前記データの出力を開始させる開始アドレスを外部の制御手段から入力する開始アドレス入力手段と、
前記外部の制御手段から入力されたダウンロード開始指示に基づいて開始信号を出力し、前記外部の制御手段により指定された記憶手段にダウンロードすべきデータのダウンロードが終了すると終了信号を出力する信号出力手段と、
前記信号出力手段から出力された前記開始信号が入力されると、前記外部の制御手段により指定された記憶手段にダウンロードすべきデータのバイト数に対応するデータについて前記開始アドレス入力手段に入力された前記開始アドレスから出力させるデータ出力指示を、前記外部のメモリに出力し、前記終了信号が入力されると、前記データ出力指示の出力を停止する、出力指示手段と、
前記外部の制御手段により指定された記憶手段以外の前記記憶手段へのデータの書込みを禁止すると共に、前記信号出力手段から出力された前記開始信号が入力されると、前記外部の制御手段により指定された記憶手段に前記データを書込むように前記記憶手段に書込指示を出力する書込指示手段と、
を備えた信号処理装置。
【請求項２】
前記開始アドレス設定手段、前記信号出力手段、前記出力指示手段、及び前記書込指示手段は、前記集積回路基板上に形成されている、
請求項１に記載の信号処理装置。
【請求項３】
前記出力指示手段は、前記外部の制御手段からの前記指定信号により指定された記憶手段にダウンロードすべきデータのバイト数分の前記データ出力指示を前記外部のメモリに出力したことを知らせるデータ出力指示終了信号を前記信号出力手段に出力し、前記信号出力手段は前記データ出力指示終了信号に基づいて前記終了信号を出力する、
請求項１または請求項２に記載の信号処理装置。
【請求項４】
前記外部のメモリは、前記外部の制御手段により指定された記憶手段にダウンロードすべきデータが前記開始アドレスから順次格納されており、前記出力指示手段は、前記外部の制御手段により指定された記憶手段にダウンロードすべきデータのバイト数の合計に対応するバイト数分のデータを、前記開始アドレスから出力させる前記データ出力指示を前記外部のメモリに出力する、
請求項１から請求項３のいずれか１項に記載の信号処理装置。
【請求項５】
前記開始アドレス入力手段には、前記外部のメモリに格納されている全部の前記データの先頭アドレスが当該データ毎に入力され、
前記外部の制御手段により指定された記憶手段にダウンロードすべきデータ毎に前記開始アドレスを前記開始アドレス入力手段から読込むように前記出力指示手段を制御する開始アドレス読込制御手段をさらに備え、
前記出力指示手段は、前記外部の制御手段により指定された記憶手段にダウンロードすべきデータ毎に当該データのバイト数に対応するデータを、当該データの前記開始アドレスから出力させるデータ出力指示を前記外部のメモリに出力する、
請求項１から請求項３のいずれか１項に記載の信号処理装置。
【請求項６】
前記請求項１から請求項５のいずれか１項に記載の信号処理装置に含まれる複数の記憶手段の各々毎にダウンロードされるデータが予め格納されているメモリと、
前記メモリに格納された前記データの出力を開始させる開始アドレス、前記データのダウンロード先となる記憶手段の指定、及びダウンロード開始指示を出力する制御手段と、
前記制御手段から入力された前記開始アドレス、記憶手段の指定、及びダウンロード開始指示に基づいて、前記メモリに格納されている前記データを指定された記憶手段に書込む、前記請求項１から請求項５のいずれか１項に記載の信号処理装置と、
を備えた信号処理システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリから自動でダウンロードしたデータに基づいて信号処理を行う、信号処理装置及び信号処理システムに関するものである。
【背景技術】
【０００２】
一般に、制御部となるＣＰＵを内蔵せずに、外部のＣＰＵの制御により、ダウンロードした初期値等の設定データ等に基づいて処理部でハードワイヤード処理（ソフト的にマイクロプログラムで処理するのではなく、命令処理を直接論理回路により処理する方式、ワイヤードロジック処理）を実行する、ＬＳＩ等の信号処理装置や信号処理システムがある。
【０００３】
このような信号処理装置（ＬＳＩ）において、内部のレジスタやテーブルメモリに設定データ等を設定する場合は、ＬＳＩ外部に設けられたＣＰＵが、周辺機器として有する外部ＩＯパラレルバスや、Ｉ２Ｃ（Ｉｎｔｅｒ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）やＳＰＩ（Ｓｅｒｉａｌ  ＰｅｒｉｐｈｅｒａｌＩｎｔｅｒｆａｃｅ）等のシリアルバスを介して、設定対象である内部のレジスタやテーブルメモリに順次ダウンロードしたデータを書込む、書込処理を実行する。
【０００４】
当該書込処理により外部ＣＰＵにかかる処理負荷を軽減させる技術として、アドレスを自動インクリメントさせながらデータを書込む技術がある（例えば、特許文献１参照）。
【０００５】
特許文献１に記載の技術では、例えば、設定データのダウンロード先となる内部のレジスタやテーブルメモリが多数ある場合、外部ＣＰＵが当該内部のレジスタやテーブルメモリ設定を実行することで、外部ＣＰＵの時間設定用プログラムメモリ領域を多く使用する等の処理負荷が大きくなり、外部ＣＰＵが実行すべき他の処理の妨げとなる場合がある。また、外部ＣＰＵに設定データが格納されている場合、外部ＣＰＵにおけるデータ占有率が大きくなる場合がある。これらのような場合、システム全体のパフォーマンスを下げてしまうという問題が生じる。
【０００６】
そこで、特許文献２に記載の技術では、映像処理用の各モードに対応した略全ての内部のレジスタの制御データ（設定データ）を、外部のＲＯＭに保有し、外部ＣＰＵから処理装置への処理指令により、当該制御データを内部のレジスタに格納する。
【特許文献１】特開平０２−２９２６５５号公報）
【特許文献２】特開２００３−１０８９９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記特許文献２に記載の技術では、単に、外部のＲＯＭに保有している略全ての内部レジスタの設定データを当該内部レジスタに格納するだけであるため、例えば、外部ＣＰＵからの処理指令による処理の際に変更されない設定があり、既に内部レジスタに記憶されている設定データを用いることができるため、当該設定データについてはダウンロードする必要がない場合でも、当該設定データについても他の設定データと共にダウンロードされる。すなわち、ダウンロードが不用な設定データであってもダウンロードされる。不用な設定データをダウンロードする時間がかかるため、ダウンロードに時間がかかるという問題が生じる。
【０００８】
本発明は、上記課題を解消するためになされたものでＣＰＵの処理負荷を軽減すると共に、データを高速にダウンロードすることができる信号処理装置及び信号処理システムを提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、請求項１に記載の信号処理装置は、複数の記憶手段の各々毎にダウンロードされるデータが予め格納されている外部のメモリから前記データの出力を開始させる開始アドレスを外部の制御手段から入力する開始アドレス入力手段と、前記外部の制御手段から入力されたダウンロード開始指示に基づいて開始信号を出力し、前記外部の制御手段により指定された記憶手段にダウンロードすべきデータのダウンロードが終了すると終了信号を出力する信号出力手段と、前記信号出力手段から出力された前記開始信号が入力されると、前記外部の制御手段により指定された記憶手段にダウンロードすべきデータのバイト数に対応するデータについて前記開始アドレス入力手段に入力された前記開始アドレスから出力させるデータ出力指示を、前記外部のメモリに出力し、前記終了信号が入力されると、前記データ出力指示の出力を停止する、出力指示手段と、前記外部の制御手段により指定された記憶手段以外の前記記憶手段へのデータの書込みを禁止すると共に、前記信号出力手段から出力された前記開始信号が入力されると、前記外部の制御手段により指定された記憶手段に前記データを書込むように前記記憶手段に書込指示を出力する書込指示手段と、を備える。
【００１０】
このように本実施の形態の信号処理装置では、開始アドレス入力手段は、複数の記憶手段の各々毎にダウンロードされるデータが予め格納されている外部のメモリからデータの出力を開始させる開始アドレスを外部の制御手段から入力する。信号出力手段は、外部の制御手段から入力されたダウンロード開始指示に基づいて開始信号を出力し、外部の制御手段により指定された記憶手段にダウンロードすべきデータのダウンロードが終了すると終了信号を出力する。信号出力手段は、指定された記憶手段にダウンロードすべきデータのダウンロードが終了すると終了信号を出力する。出力指示手段は、外部のメモリに、指定された記憶手段にダウンロードすべきデータのバイト数に対応するデータについて開始アドレスから出力させるデータ出力指示を、開始信号が入力されると出力し、終了信号が入力されると停止する。書込指示手段は、指定された記憶手段以外へのデータの書込みを禁止すると共に、開始信号が入力されると、指定された記憶手段にデータを書込むように記憶手段に書込指示を出力する。
【００１１】
本実施の形態の信号処理装置は、外部ＣＰＵにより開始アドレスの設定及びデータがダウンロードされる記憶手段の指定を行われると、ダウンロード開始指示の入力により、データを指定された記憶手段のみにダウンロードする。従って、外部のＣＰＵがデータのダウンロードのために時間やプログラム容量を取られることを防止すると共に、ダウンロード量を低減することができるため、外部ＣＰＵの処理負荷を軽減すると共に、データを高速にダウンロードすることができる。
【００１２】
請求項２に記載の信号処理装置は、請求項１に記載の信号処理装置において、前記開始アドレス設定手段、前記信号出力手段、前記出力指示手段、及び前記書込指示手段は、前記集積回路基板上に形成されている。
【００１３】
請求項３に記載の信号処理装置は、請求項１または請求項２に記載の信号処理装置において、前記出力指示手段は、前記外部の制御手段からの前記指定信号により指定された記憶手段にダウンロードすべきデータのバイト数分の前記データ出力指示を前記外部のメモリに出力したことを知らせるデータ出力指示終了信号を前記信号出力手段に出力し、前記信号出力手段は前記データ出力指示終了信号に基づいて前記終了信号を出力する。
【００１４】
請求項４に記載の信号処理装置は、請求項１から請求項３のいずれか１項に記載の信号処理装置において、前記外部のメモリは、前記外部の制御手段により指定された記憶手段にダウンロードすべきデータが前記開始アドレスから順次格納されており、前記出力指示手段は、前記外部の制御手段により指定された記憶手段にダウンロードすべきデータのバイト数の合計に対応するバイト数分のデータを、前記開始アドレスから出力させる前記データ出力指示を前記外部のメモリに出力する。
【００１５】
請求項５に記載の信号処理装置は、請求項１から請求項３のいずれか１項に記載の信号処理装置において、前記開始アドレス入力手段には、前記外部のメモリに格納されている全部の前記データの先頭アドレスが当該データ毎に入力され、前記外部の制御手段により指定された記憶手段にダウンロードすべきデータ毎に前記開始アドレスを前記開始アドレス入力手段から読込むように前記出力指示手段を制御する開始アドレス読込制御手段をさらに備え、前記出力指示手段は、前記外部の制御手段により指定された記憶手段にダウンロードすべきデータ毎に当該データのバイト数に対応するデータを、当該データの前記開始アドレスから出力させるデータ出力指示を前記外部のメモリに出力する。
【００１６】
請求項６に記載の信号処理システムは、前記請求項１から請求項５のいずれか１項に記載の信号処理装置に含まれる複数の記憶手段の各々毎にダウンロードされるデータが予め格納されているメモリと、前記メモリに格納された前記データの出力を開始させる開始アドレス、前記データのダウンロード先となる記憶手段の指定、及びダウンロード開始指示を出力する制御手段と、前記制御手段から入力された前記開始アドレス、記憶手段の指定、及びダウンロード開始指示に基づいて、前記メモリに格納されている前記データを指定された記憶手段に書込む、前記請求項１から請求項５のいずれか１項に記載の信号処理装置と、を備える。
【発明の効果】
【００１７】
本発明によれば、ＣＰＵの処理負荷を軽減すると共に、データを高速にダウンロードすることができることができる、という効果が得られる。
【発明を実施するための最良の形態】
【００１８】
［第１の実施の形態］
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００１９】
本実施の形態の信号処理システムについて詳細に説明する。図１は、本実施の形態の信号処理システムの概略構成の一例を示す機能ブロック図である。なお、本実施の形態の信号処理装置１６は、具体的一例として、ハードワイヤード処理部３８で画像信号や音声信号の処理等を行う信号処理装置である。
【００２０】
本実施の形態の信号処理システム１０は、外部ＣＰＵ１２、外部メモリ１４、及び信号処理装置（ＬＳＩ）１６を備えて構成されている。
【００２１】
外部ＣＰＵ１２は、ＲＯＭやＲＡＭ（いずれも図示省略）等を有しており、ＲＯＭ等に格納された信号処理プログラム等の制御プログラムにより、入力された外部情報に基づいて、信号処理システム１０全体の制御を行う。なお、本実施の形態では、外部ＣＰＵ１２が請求項に記載の外部の制御手段に対応する。
【００２２】
外部メモリ１４は、レジスタ／テーブルメモリ３４の機能ブロック３６にダウンロードするための設定データ（詳細後述）が信号処理の際に予め格納されるものであり、具体的一例としては、フラッシュメモリ等が挙げられる。なお、本実施の形態では、外部メモリ１４が請求項に記載の外部のメモリに対応する。
【００２３】
信号処理装置１６は、インターフェイス２０、自動ダウンロード開始フラグ出力部２２、外部メモリダウンロード開始アドレス設定部２４、外部メモリダウンロードアドレス制御部２６、外部メモリアクセスタイミング制御部２８、ダウンロード先レジスタ／テーブルメモリ指定制御部３０、ダウンロードデータライトタイミング制御部３２、レジスタ／テーブルメモリ３４、及びハードワイヤード処理部３８を備えて構成されている。
【００２４】
本実施の形態の信号処理装置１６は、インターフェイス２０、自動ダウンロード開始フラグ出力部２２、外部メモリダウンロード開始アドレス設定部２４、外部メモリダウンロードアドレス制御部２６、外部メモリアクセスタイミング制御部２８、ダウンロード先レジスタ／テーブルメモリ指定制御部３０、ダウンロードデータライトタイミング制御部３２、レジスタ／テーブルメモリ３４、及びハードワイヤード処理部３８の各回路が半導体集積回路基板１８上に形成されたＬＳＩ（Ｌａｒｇｅ−ｓｃａｌｅ  ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）である。
【００２５】
なお、本実施の形態では、自動ダウンロード開始フラグ出力部２２が請求項に記載の信号出力手段に対応し、外部メモリダウンロード開始アドレス設定部２４が請求項に記載の開始アドレス入力手段に対応し、外部メモリダウンロードアドレス制御部２６及び外部メモリアクセスタイミング制御部２８が請求項に記載の出力指示手段に対応し、ダウンロード先レジスタ/テーブルメモリ指定制御部３０及びダウンロードデータライトタイミング制御部３２が請求項に記載の書込指示手段に対応する。
【００２６】
インターフェイス２０は、信号処理装置１６の自動ダウンロード開始フラグ出力部２２、外部メモリダウンロード開始アドレス設定部２４、及びダウンロード先レジスタ／テーブルメモリ指定制御部３０と外部ＣＰＵ１２を仲介するものである。
【００２７】
自動ダウンロード開始フラグ出力部２２には、外部メモリダウンロードアドレス制御部２６、外部メモリアクセスタイミング制御部２８、ダウンロード先レジスタ/テーブルメモリ指定制御部３０、及びダウンロードデータライトタイミング制御部３２が接続されている。自動ダウンロード開始フラグ出力部２２は、外部ＣＰＵ１２のダウンロード開始指示に基づいて開始信号である自動ダウンロード開始フラグ（開始フラグ「１」）を出力し、ダウンロードが完了すると自動ダウンロード開始フラグをリセットし、終了信号である終了フラグ（終了フラグ「０」）を出力するものである。
【００２８】
外部メモリダウンロード開始アドレス設定部２４は、外部ＣＰＵ１２により、外部メモリ１４からデータの出力を開始させるためのダウンロード開始アドレス（以下、開始アドレスという）が設定される。
【００２９】
外部メモリダウンロードアドレス制御部２６は、外部メモリダウンロード開始アドレス設定部２４から開始アドレスをロードするように接続されている。外部メモリダウンロードアドレス制御部２６は、開始アドレスからダウンロードするデータのバイト数分のデータを出力するように、ダウンロード先レジスタ/テーブルメモリ指定制御部３０のマスク設定（詳細後述）に基づいて外部メモリ１４のダウンロードアドレスを制御する。また、ダウンロードデータのバイト数分のデータが出力されたことを自動ダウンロード開始フラグ出力部２２に知らせるデータ出力指示終了信号を出力する。
【００３０】
外部メモリアクセスタイミング制御部２８は、自動ダウンロード開始フラグ出力部２２及び外部メモリダウンロードアドレス制御部２６の制御回路から入力された開始信号（自動ダウンロード開始フラグ）から、外部メモリ１４へのアクセスタイミングを生成し、生成したタイミングで外部メモリ１４にアクセスし、外部メモリ１４から設定データを出力させるためのデータ出力指示である制御信号を出力する。
【００３１】
ダウンロード先レジスタ/テーブルメモリ指定制御部３０には、ダウンロードされた設定データを書込む機能ブロック３６（ダウンロード対象ブロック）がレジスタ/テーブルメモリ３４に含まれる複数の機能ブロック３６のうちの何れであるかを指示する指示が外部ＣＰＵ１２により入力し、ダウンロード対象外の機能ブロックに設定データの書込みを禁止するためのマスク設定がされる。
【００３２】
ダウンロードデータライトタイミング制御部３２は、自動ダウンロード開始フラグ出力部２２及びダウンロード先レジスタ/テーブルメモリ指定制御部３０の制御回路から入力された開始信号（自動ダウンロード開始フラグ）から、レジスタ/テーブルメモリ３４へのライトタイミングを生成し、生成したタイミングで外部メモリ１４から出力された設定データを書込むように、レジスタ/テーブルメモリ３４に書込指示である制御信号を出力する。
【００３３】
レジスタ/テーブルメモリ３４は、ハードワイヤード処理部３８で信号処理を行うために用いられる機能毎に機能ブロック３６を複数備えて構成されており、各機能ブロック３６が、記憶手段に対応するレジスタ/テーブルメモリを含んでいる。図１では、具体的説明のため、機能ブロック１（機能ブロック３６１）、機能ブロック２（機能ブロック３６２）、及び機能ブロック３（機能ブロック３６３）を図示している。なお、機能ブロック１〜３の個々を区別する場合は１〜３の符号を付して称し、総称する場合は、単に機能ブロック（機能ブロック３６）と称する。機能ブロック３６の具体的例としては、タイマ機能や、描画用データメモリ、画像表示機能、音声出力機能等が挙げられる。各機能ブロック毎に対応する設定データが予め定められており、外部メモリ１４から当該設定データがハードワイヤード処理部３８で行われる処理に応じてダウンロードされる。
【００３４】
ハードワイヤード処理部３８は、レジスタ/テーブルメモリ３４に接続されており、レジスタ/テーブルメモリ３４の設定データに基づいてハードワイヤード処理（信号処理）を実行する。
【００３５】
次に、本実施の形態の信号処理システム１０の動作について詳細に説明する。
【００３６】
まず、本実施の形態の外部ＣＰＵ１２の動作について説明する。図２は、外部ＣＰＵ１２で実行される信号処理の一例を示すフローチャートである。
【００３７】
ステップ１００では、レジスタ/テーブルメモリ３４の各機能ブロック３６毎にダウンロードする設定データを準備し、外部メモリ１４に格納する。図３に、外部メモリ１４に格納された設定データの具体的一例を示す。ここでは、機能ブロック１にダウンロードするための４バイトの設定データ、機能ブロック２にダウンロードするための６バイトの設定データ、及び機能ブロック３にダウンロードするための５バイトの設定データが先頭アドレス「０００１」から１バイトずつ、順次格納されている。
【００３８】
なお、使用環境や所定の条件等に応じた複数の種類のパターンの設定データを各機能ブロック３６にダウンロードさせたい場合は、当該複数の設定データ各々毎にアドレス等を変更して外部メモリ１４に格納する。
【００３９】
次のステップ１０２では、外部メモリダウンロード開始アドレス設定部２４に、格納した設定データのうち最初（先頭）の設定データの先頭アドレスを出力し、開始アドレスとして設定する。図３に示したように設定データが格納されている場合は、アドレス「０００１」がダウンロード開始アドレスとして設定される。
【００４０】
なお、ステップ１００の処理（外部メモリ１４に設定データの格納）及びステップ１０２の処理（開始アドレスの設定）は、予め行っておいてもよい。
【００４１】
次のステップ１０４では、ダウンロード先レジスタ/テーブルメモリ指定制御部３０に外部メモリ１４からダウンロードされた設定データをいずれの機能ブロック３６に書込むかについて、設定データの書込みを指示するダウンロード対象ブロック及び設定データの書込みを禁止するダウンロード対象外ブロック（マスク）を設定する。なお、本実施の形態では、具体的一例として、機能ブロック１及び３がダウンロード対象ブロック、機能ブロック２がダウンロード対象外ブロックである場合について、以下に説明する。
【００４２】
次のステップ１０６では、外部メモリ１４内に格納されている設定データの並べ替えを行う。本実施の形態では、先頭アドレスから、ダウンロード対象ブロックの設定データのみをダウンロード対象ブロック順に順次格納し、ダウンロード対象外ブロックの設定データは、全てのダウンロード対象ブロックが格納された後に、格納する。すなわち、ダウンロード対象外ブロックの設定データは、ダウンロード完了アドレスの次のアドレスから格納する。設定データの並べ替えの具体的一例を図４に示す。ここでは、並べ替えにより、機能ブロック１の設定データの後に、機能ブロック３の設定データが格納され、ダウンロード完了アドレス「０００９」の次のアドレス「００１０」から機能ブロック２の設定データが格納された状態になる。
【００４３】
なお、外部メモリ１４に格納されている全部の設定データをダウンロードする場合（ダウンロード対象外ブロックが無い場合）は、ステップ１０４の処理及びステップ１０６の処理は行わなくて良い。
【００４４】
次のステップ１０８では、ＬＳＩ１６にダウンロードを実行させるために、自動ダウンロード開始フラグ出力部２２にダウンロード開始指示を出力し、開始フラグ「１」をセットさせた後、本処理を終了する。
【００４５】
なお、使用環境や所定の条件等に応じた複数の種類のパターンの設定データを各機能ブロック３６にダウンロードさせたい場合は、外部から入力される使用環境や所定の条件等を示す外部情報に基づいて、対応する設定データを対応する機能ブロック３６にダウンロードさせるように、上記ステップ１０４〜１０８の処理を繰り返すようにすればよい。
【００４６】
次に、本実施の形態の信号処理装置であるＬＳＩ１６全体の動作を詳細に説明する。図５は、ＬＳＩ１６全体の動作の流れの一例を示したフローチャートである。
【００４７】
ステップ２００では、外部ＣＰＵ１２（ステップ１０２の処理）から、外部メモリダウンロード開始アドレス設定部２４に先頭アドレスが入力し、開始アドレスに設定される。設定の具体的一例を図６に示す。外部メモリダウンロード開始アドレス設定部２４は例えば、レジスタであり、図６に示すように、開始アドレス「０００１」が設定される。
【００４８】
次のステップ２０２では、外部ＣＰＵ１２（ステップ１０４の処理）により、ダウンロード先レジスタ/テーブルメモリ指定制御部３０にダウンロード対象ブロック及びダウンロード対象外ブロック（マスク）の設定がされる。また、各機能ブロック毎の設定データのバイト数が入力され、マスク設定と共に格納される。本実施の形態のマスク設定の具体定一例を図７に示す。本実施の形態では、ダウンロード対象ブロックはマスク設定が「１」であり、ダウンロード対象外ブロックはマスク設定が「０」である。
【００４９】
ここでダウンロード対象ブロック及びダウンロード対象外ブロックについて具体的例を挙げて説明する。例えば、ハードワイヤード処理により表示されている画像の表示先や音声の出力先を変更する場合では、画像表示機能ブロックや音声出力機能ブロックの設定データのみを変更すればよいため、画像表示機能ブロックや音声出力機能ブロックがダウンロード対象ブロックとなり、表示先に関する設定データがダウンロードされ、それ以外の機能ブロック３６がダウンロード対象外ブロックとなる。また、例えば、表示されている画像の色等を変える場合では、描画機能ブロックがダウンロード対象ブロックとなり、色テーブルデータや色データ等の描画関連の設定データがダウンロードされ、それ以外の機能ブロック３６がダウンロード対象外ブロックとなる。また、例えば、現在表示されている画像を異なる情報を表す画像に切替えて表示させる場合は、画像を表示させるために必要な機能ブロック３６がダウンロード対象ブロックとなり、切替えられる設定データがダウンロードされ、それ以外の機能ブロック３６がダウンロード対象外ブロックとなる。
【００５０】
すなわち、本実施の形態では、変更される設定データのみが対応する機能ブロック３６にダウンロードされ、変更されない設置データに関してはダウンロードが禁止される。
【００５１】
なお、本実施の形態では、このように機能ブロック毎にマスク設定を行っているが、１つの機能ブロックに対して複数の設定データが対応する場合は、機能ブロック毎に加えて設定データ毎にマスク設定を行うようにするとよい。
【００５２】
次のステップ２０４では、外部ＣＰＵ１２（ステップ１０８の処理）により、自動ダウンロード開始フラグ出力部２２にダウンロード開始指示が入力され、開始フラグがセットされる。本実施の形態では、自動ダウンロード開始フラグ出力部２２は、レジスタであり、ダウンロード開始指示が入力されるとフラグが開始フラグ「１」にセットされ開始信号として出力され、自動ダウンロードが開始される。指定された全部の設定データのダウンロードが完了するとフラグが終了フラグ「０」にリセットされ終了信号として出力され、ダウンロード処理が終了する。従って、本ステップにより、設定データの自動ダウンロードが開始される。
【００５３】
次のステップ２０６では、自動ダウンロード開始フラグ出力部２２が自動ダウンロード開始フラグ（フラグ「１」）を開始信号として出力する。
【００５４】
次のステップ２０８では、外部メモリダウンロード開始アドレス設定部２４に設定されている開始アドレスが、外部メモリダウンロードアドレス制御部２６にロードされる。
【００５５】
次のステップ２１０では、外部メモリダウンロードアドレス制御部２６がダウンロード先レジスタ/テーブルメモリ指定制御部３０のマスク設定（図７）に基づいて外部メモリ１４からダウンロードする全設定データの全データ数（バイト数）を算出する。図７に示した具体的一例では、４バイト＋５バイト＝９バイトをダウンロードするデータの全バイト数として算出する。
【００５６】
次のステップ２１２では、外部メモリダウンロードアドレス制御部２６に基づいて、外部メモリアクセスタイミング制御部２８から、生成されたアクセスタイミングで開始アドレス、チップイネーブル（ＣＥ）信号、及びリードイネーブル（ＲＥ）信号等の制御信号をデータ出力指示として外部メモリ１４に出力する。
【００５７】
当該制御信号に基づいて、外部メモリ１４からダウンロードすべき設定データがレジスタ/テーブルメモリ３４に出力される。
【００５８】
次のステップ２１４では、ダウンロードデータライトタイミング制御部３２がダウンロード先レジスタ/テーブルメモリ指定制御部３０のマスク設定から、ダウンロード対象ブロックのダウンロードデータを書込む書込アドレスを取得する。
【００５９】
次のステップ２１６では、生成されたライトタイミングで、ダウンロードデータライトタイミング制御部３２から、ダウンロード対象ブロックに、外部メモリ１４から入力されたダウンロードデータ（設定データ）を書込ませる書込指示を出力する。
【００６０】
次のステップ２１８では、ステップ２１６の書込指示により、ダウンロード対象ブロックの所定のアドレスに、対応する設定データが書込まれる。
【００６１】
次のステップ２２０では、全設定データのダウンロードが完了したか否か判断する。本実施の形態の自動ダウンロードでは、外部メモリダウンロードアドレス制御部２６でダウンロード開始アドレスから出力させるアドレスをインクリメントしながら、外部メモリ１４に設定データの出力を指示する。本実施の形態では具体的には、ダウンロードしたデータのバイト数をインクリメントしながら、カウントし、ステップ２１０で算出したバイト数まで達したら（算出したバイト数分まで制御信号を出力したら）、全設定データのダウンロードが完了したと判断する。まだ算出したバイト数まで達していない場合はステップ２２２へ進み、アドレスをインクリメントし、ステップ２１２に戻り、インクリメントしたアドレスに格納されているデータを出力させるための制御信号を外部メモリ１４に出力し、外部メモリ１４から出力された設定でデータを対応する機能ブロックのアドレスに書込む処理を繰り返す。一方、算出したバイト数（本実施の形態では、９バイト）まで達した場合、ステップ２２４へ進み、データ出力終了信号を出力して自動ダウンロード開始フラグ出力部２２のフラグをリセットする。これにより、自動ダウンロード開始フラグ出力部２２からは終了信号である終了フラグ「０」が出力される。
【００６２】
これにより次のステップ２２６では、自動ダウンロード開始フラグ出力部２２から出力された終了信号に基づいて自動ダウンロードを停止する。終了信号が入力されると、外部メモリダウンロードアドレス制御部２６ではアドレスインクリメントが停止する。また、外部メモリアクセスタイミング制御部２８では外部メモリ１４へのアクセスが停止し、データ出力指示である制御信号の出力が停止する。
【００６３】
これらの処理により本実施の形態では、レジスタ/テーブルメモリ３４の機能ブロック１に４バイトの設定データが書込まれ、機能ブロック３に５バイトの設定データが書込まれた状態になる。
【００６４】
そして次のステップ２２８では、ハードワイヤード処理部３８でレジスタ/テーブルメモリ３４の機能ブロック３６に基づいてハードワイヤード処理が実行され、画像信号や音声信号等が処理された後、ＬＳＩ１６による信号処理が終了する。
【００６５】
以上説明したように本実施の形態では、ＬＳＩ１７のハードワイヤード処理部３８で画像信号や音声信号等のハードワイヤード処理を行うための設定データをレジスタ/テーブルメモリ３４の機能ブロック３６に自動ダウンロードする際に、予め外部メモリ１４に設定データを機能ブロック毎に対応付けて格納しておく。外部ＣＰＵ１２は、設定データのダウンロード対象となる機能ブロック３６をダウンロード先レジスタ/テーブルメモリ指定制御部３０に指定し、ダウンロード先レジスタ/テーブルメモリ指定制御部３０には、ダウンロード対象ブロック及び設定データの書込みを禁止するダウンロード対象外ブロックを設定するためのマスク設定がされる。外部ＣＰＵ１２は、ダウンロードする設定データがアドレス間隔を空けずに順次格納された状態になるように外部メモリ１４に格納されている設定データを並べ替える。自動ダウンロード開始フラグ出力部２２に、外部ＣＰＵ１２からダウンロード開始指示が入力されると、ダウンロード開始フラグ「１」が開始信号として出力され、当該開始信号に基づいてダウンロードが実行される。外部メモリダウンロードアドレス制御部２６は外部メモリダウンロード開始アドレス設定部２４からロードした先頭アドレスから順次アドレスを１バイトずつインクリメントしながら制御信号を外部メモリアクセスタイミング制御部２８に出力し、外部メモリアクセスタイミング制御部２８は生成されたアクセスタイミングで外部メモリ１４に設定データを出力させるためのデータ出力指示である制御信号を出力する。当該制御信号により外部メモリ１４は、設定データをレジスタ/テーブルメモリ３４に出力する。一方、ダウンロード先レジスタ/テーブルメモリ指定制御部３０は、マスク設定に基づいてダウンロードされた設定データを書込む機能ブロック３６の書込アドレスをダウンロードデータライトタイミング制御部３２に出力し、ダウンロードデータライトタイミング制御部３２は生成されたライトタイミングで、ダウンロードされた設定データを対応する機能ブロック３６の書込アドレスに書込む書込み指示を出力する。外部メモリダウンロードアドレス制御部２６で全データ分のバイト数のインクリメントが終了すると、データ出力指示終了信号が自動ダウンロード開始フラグ出力部２２に出力され、これにより自動ダウンロード開始フラグ出力部２２は、ダウンロードが完了したと判断し自動ダウンロード開始フラグ出力部２２のフラグをリセットし、終了信号（終了フラグ「０」）を出力する。当該終了信号に基づいて自動ダウンロードが停止する。ハードワイヤード処理部３８は、ダウンロードされた設定データに基づいて、画像信号や音声信号等のハードワイヤード処理を行う。
【００６６】
このように本実施の形態では、自動ダウンロード処理をＬＳＩ１６が実行するため、外部ＣＰＵ１２は、予め外部メモリ１４への設定データの格納、先頭アドレス及びマスク設定、格納されている設定データの並べ替えを行った後は、自動ダウンロード開始指示を出力するだけでよく、外部ＣＰＵ１２に処理負荷をかけずに、大量のデータ数の設定が必要な画像信号や音声信号を対応する機能ブロック３６のレジスタ群及びテーブルメモリへ設定（ダウンロード）でき、ハードワイヤード処理により画像信号や音声信号の信号処理を行うことができる。
【００６７】
従って、外部ＣＰＵ１２は設定データのダウンロードのために時間やプログラム容量を取られることなく、本来メインで実行すべき作業等、他の処理が実行できるようになる。これにより、システムの効率的な動作が可能になる。
【００６８】
また、本実施の形態のＬＳＩ１６では、ダウンロード先レジスタ/テーブルメモリ指定制御部３０のマスク設定に基づいて設定データの出力指示及び書込指示を行うため、ダウンロードする必要が無い設定データをダウンロードしてしまうことがなく、必要な設定データのみ外部メモリ１４から出力させ、対応する機能ブロック３６に書込む。従って、ダウンロードに係る時間を高速化することができる。
【００６９】
また、本実施の形態では、外部メモリダウンロードアドレス制御部２６が外部メモリ１４に順次格納された設定データをインクリメントすることにより、連続して設定データの出力指示を行い書込みを実行しているため、外部ＣＰＵ１２で機能ブロック３６のレジスタ毎やテーブルメモリアドレス毎に設定データの書込みを実行するより、比較的高速に書込みを行うことができる。
【００７０】
なお、機能ブロック３６の数や機能、設定データのバイト数等は具体的一例であり、特に限定されず、その他の態様であってもよい。
【００７１】
また、フラッシュメモリ等の不揮発性のメモリである外部メモリ１４に、予め設定データを格納しておくことにより、外部メモリ１４に設定データを再設定する処理を要しないようにすることができる。
【００７２】
また、本実施の形態では、自動ダウンロード開始フラグ出力部２２に設定されたダウンロード開始フラグ（開始信号）により自動ダウンロードの実行が制御されるが、これに限らず、インターフェイス２０等を介して外部から入力された制御信号（フラグ）により自動ダウンロードの実行が制御されてもよい。
【００７３】
また、本実施の形態では、ＬＳＩ１６の内部に備えられたレジスタ/テーブルメモリ３４の機能ブロック３６にダウンロードされた設定データを書込んでいるが、これに限らず、外部に設けられたメモリ等に設定データをダウンロードして書込むようにしてもよい。なお、この場合は、書込み対象となるメモリに対応するインターフェイスをさらに備え、当該インターフェイスを介して処理を行うようにすればよい。
【００７４】
また、本実施の形態では、画像信号及び音声信号の処理をハードワイヤード処理部３８で行う信号処理装置（ＬＳＩ）１６について詳細に説明したがこれに限らず、他の信号の処理をハードワイヤード処理部３８で行うものであってもよいし、ハードワイヤード処理部３８以外の信号処理部を設け、他の信号の信号処理を行うものであってもよい。
【００７５】
また、本実施の形態のＬＳＩ１６は、内部にＣＰＵを搭載せずに、外部のＣＰＵ１２により制御されるものであるがこれに限らず、内部にＣＰＵを搭載し、当該内部ＣＰＵにより制御されるものであってもよい。この場合であっても当該内部ＣＰＵの処理負荷が低減されるため、設定データを機能ブロック３６に自動ダウンロードしている間に、当該内部ＣＰＵでは、本来メインで実行すべき作業等、他の処理が実行できるようになる。
【００７６】
［第２の実施の形態］
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００７７】
なお、本実施の形態の信号処理システム及び信号処理装置の構成及び動作は、第１の実施の形態と略同様であるため、ここでは異なる部分のみ詳細に説明し、第１の実施の形態と同一部分には同一符号を付して詳細な説明を省略する。また、具体的一例として、第１の実施の形態と同様に設定データが外部メモリ１４に格納され、ダウンロード対象ブロックが機能ブロック１、３であり、ダウンロード対象外ブロックが機能ブロック２である場合について詳細に説明する。
【００７８】
本実施の形態の信号処理システムの概略構成の一例を示す機能ブロック図を図８に示す。本実施の形態の信号処理システム１１の信号処理装置であるＬＳＩ１７は、第１の実施の形態の信号処理システム１０の構成にさらに、アドレスロード制御部４０を備えて構成されている。なお、本実施の形態では、アドレスロード制御部４０が請求項に記載の開始アドレス読込制御手段に対応する。
【００７９】
アドレスロード制御部４０は、自動ダウンロード開始フラグ出力部２２及びダウンロード先レジスタ/テーブルメモリ指定制御部３０に接続されており、外部メモリダウンロード開始アドレス設定部２４から外部メモリダウンロードアドレス制御部２６への開始アドレスのロードを制御するものである。
【００８０】
また、本実施の形態の外部メモリダウンロード開始アドレス設定部２４には、機能ブロック３６ごとに、外部メモリ１４に格納されている設定データの先頭アドレスがそれぞれ各機能ブロック３６の開始アドレスとして設定されている。
【００８１】
また、本実施の形態の外部メモリダウンロードアドレス制御部２６は、ダウンロード対象ブロック毎に、外部メモリ１４のダウンロードアドレスを制御する。
【００８２】
次に、本実施の形態の信号処理システム１１の動作について詳細に説明する。
【００８３】
まず、本実施の形態の外部ＣＰＵ１２の動作について説明する。図９は、本実施の形態の外部ＣＰＵ１２で実行される信号処理の一例を示すフローチャートである。
【００８４】
ステップ３００では、第１の実施の形態（図２ステップ１００）と同様に、外部メモリ１４に設定データを格納する。
【００８５】
次のステップ３０２では、外部メモリダウンロード開始アドレス設定部２４に全部の機能ブロック毎に対応する設定データの先頭アドレスを開始アドレスとして設定する。本実施の形態では、第１の実施の形態と同様に、図１０に示すように設定データが格納されているため、機能ブロック１はアドレス「０００１」、機能ブロック２はアドレス「０００５」、機能ブロック３はアドレス「００１１」がそれぞれ開始アドレスとして設定される。
【００８６】
なお、第１の実施の形態と同様にステップ３００の処理及びステップ３０２の処理は、予め行っておいてもよい。
【００８７】
次のステップ３０４では、第１の実施の形態（図２ステップ１０４）と同様に、ダウンロード先レジスタ/テーブルメモリ指定制御部３０にダウンロード対象ブロック及びダウンロード対象外ブロック（マスク）の設定を行う。
【００８８】
次のステップ３０６では、第１の実施の形態（図２ステップ１０８）と同様に、自動ダウンロード開始フラグ出力部２２に、開始フラグ「１」をセットさせた後、本処理を終了する。
【００８９】
このように、本実施の形態では、ダウンロード対象となるか否かにかかわらず、外部メモリ１４の設定データの並べ替えを行わない。
【００９０】
次に、本実施の形態のＬＳＩ１７全体の動作を詳細に説明する。図１１は、本実施の形態のＬＳＩ１７全体の動作の流れの一例を示したフローチャートである。
【００９１】
ステップ４００では、外部ＣＰＵ１２（ステップ３０２の処理）により、外部メモリダウンロード開始アドレス設定部２４に開始アドレスが設定される。設定の具体的一例を図１２に示す。
【００９２】
次のステップ４０２では、第１の実施の形態（図５）のステップ２０２〜２０６の処理と同様にして、ダウンロード先レジスタ/テーブルメモリ指定制御部３０にマスクの設定がされ、自動ダウンロード開始フラグ出力部２２に開始フラグ「１」がセットされ、自動ダウンロード開始フラグ出力部２２から開始フラグ「１」が開始信号として出力する。
【００９３】
次のステップ４０４では、外部メモリダウンロード開始アドレス設定部２４に設定されている最初のダウンロード対象ブロックの開始アドレスが、アドレスロード制御部４０の制御により外部メモリダウンロードアドレス制御部２６にロードされる。
【００９４】
次のステップ４０６では、第１の実施の形態（図５ステップ２１２）と同様に外部メモリダウンロードアドレス制御部２６に基づいて外部メモリアクセスタイミング制御部２８からＣＥ信号及びＲＥ信号等の制御信号をデータ出力指示として外部メモリ１４に出力する。
【００９５】
当該制御信号に基づいて、外部メモリ１４からダウンロードすべき設定データがレジスタ/テーブルメモリ３４に出力される。
【００９６】
次のステップ４０８では、第１の実施の形態（図５ステップ２１４）と同様に、ダウンロードデータライトタイミング制御部３２がダウンロード先レジスタ/テーブルメモリ指定制御部３０のマスク設定（図７）から、最初のダウロード対象ブロックの書込アドレスを取得する。
【００９７】
次のステップ４１０では、第１の実施の形態（図５ステップ２１６）と同様に、ダウンロードデータライトタイミング制御部３２から、ダウンロード対象ブロックにダウンロードデータを書込ませる書込指示を出力する。
【００９８】
次のステップ４１２では、第１の実施の形態（図５ステップ２１８）と同様に、ダウンロード対象ブロックの所定のアドレスに、対応する設定データが書込まれる。
【００９９】
次のステップ４１４では、ダウンロードが完了したか否か判断する。ここでは、１つのダウンロード対象ブロックに対応する設定データのダウンロードが完了したか否か判断する。具体的には、外部メモリダウンロードアドレス制御部２６で開始アドレスから完了アドレスまでアドレスをインクリメントしたか（完了アドレスまで制御信号を出力したか）、により判断する。例えば、ダウンロード対象ブロックが機能ブロック１の場合では、開始アドレス「０００１」から完了アドレス「０００４」までインクリメントした場合は、機能ブロック１のダウンロードが完了したと判断する。完了していない場合はステップ４１６へ進み、アドレスをインクリメントし、ステップ４０６に戻り、インクリメントしたアドレスに格納されているデータを出力させるための制御信号を外部メモリ１４に出力し、外部メモリ１４から出力された設定データを対応する機能ブロックのアドレスに書込む処理を繰り返す。一方、ダウンロードが完了した場合は、ステップ４１８へ進む。
【０１００】
ステップ４１８では、外部ＣＰＵ１２からダウンロードするように指定された全データのダウンロードが完了したか否か判断する。すなわち、指定された機能ブロック全部の設定データのダウンロードが完了したか否か判断する。まだダウンロードが行われていない機能ブロックがある場合はステップ４２０へ進み、次のダウンロード対象ブロックに対応する設定データの開始アドレスが、アドレスロード制御部４０の制御により外部メモリダウンロードアドレス制御部２６にロードされ、ステップ４０６に戻り、次のダウンロード対象ブロックに対応する設定データのダウンロードを繰り返す。一方、全てのダウンロード対象ブロックに対する設定データのダウンロードが完了した場合はステップ４２２に進み、第1の実施の形態（図５ステップ２２４）と同様に、データ出力指示終了信号を出力して自動ダウンロード開始フラグ出力部２２のフラグをリセットする。これにより、自動ダウンロード開始フラグ出力部２２からは終了信号である終了フラグ「０」が出力される。
【０１０１】
次のステップ４２４では、第１の実施の形態（図５ステップ２２６）と同様に、自動ダウンロード開始フラグ出力部２２から出力された終了信号に基づいて自動ダウンロード停止し、当該終了信号が入力されると、外部メモリダウンロードアドレス制御部２６ではアドレスインクリメントが停止し、外部メモリアクセスタイミング制御部２８では外部メモリ１４へのアクセスが停止し、データ出力指示である制御信号の出力が停止する。
【０１０２】
そして次のステップ４２６では、第１の実施の形態（図ステップ２２８）と同様に、ハードワイヤード処理部３８でハードワイヤード処理が実行された後、ＬＳＩ１７による信号処理が終了する。
【０１０３】
以上説明したように本実施の形態では、外部メモリダウンロード開始アドレス設定部２４に全部の機能ブロック毎に、対応する設定データが格納されている外部メモリ１４の先頭アドレスが開始アドレスとして設定されており、アドレスロード制御部４０が、ダウンロード対象ブロックの開始アドレスをロードするよう制御し、外部メモリダウンロードアドレス制御部２６は、ダウンロード対象ブロック頃に、ロードされた開始アドレスから完了アドレスまでインクリメントしながら制御信号を出力する。
【０１０４】
このように本実施の形態では、外部メモリ１４に格納されている設定データの格納順にかかわらず、設定データを出力させることができるため、外部メモリ１４に格納されている設定データを並べ替える必要がない。従って、設定データの並べ替えにかかる処理負荷が低減される。
【図面の簡単な説明】
【０１０５】
【図１】本発明の第１の実施の形態に係る信号処理システムの概略構成の一例を示す機能ブロック図である。
【図２】本発明の第１の実施の形態に係る外部ＣＰＵで実行される信号処理の一例を示すフローチャートである。
【図３】本発明の第１の実施の形態に係る外部メモリに格納されている設定データの具体的一例を説明するための説明図である。
【図４】本発明の第１の実施の形態に係る外部メモリに格納されている設定データの並び替えを説明するための説明図である。
【図５】本発明の第１の実施の形態に係るＬＳＩ（信号処理装置）の全体の動作の流れの一例を示すフローチャートである。
【図６】本発明の第１の実施の形態に係る外部メモリダウンロード開始アドレス設定部の開始アドレスの設定の具体定一例を説明するための説明図である。
【図７】本発明の第１の実施の形態に係るダウンロード先レジスタ/テーブルメモリ指定制御部のマスク設定の具体的一例を説明するための説明図である。
【図８】本発明の第２の実施の形態に係る信号処理システムの概略構成の一例を示す機能ブロック図である。
【図９】本発明の第２の実施の形態に係る外部ＣＰＵで実行される信号処理の一例を示すフローチャートである。
【図１０】本発明の第２の実施の形態に係る外部メモリに格納されている設定データにおける開始アドレスを説明するための説明図である。
【図１１】本発明の第２の実施の形態に係るＬＳＩ（信号処理装置）の全体の動作の流れの一例を示すフローチャートである。
【図１２】本発明の第２の実施の形態に係る外部メモリダウンロード開始アドレス設定部の開始アドレスの設定の具体定一例を説明するための説明図である。
【符号の説明】
【０１０６】
１０、１１  信号処理システム
１２  外部ＣＰＵ  （外部の制御手段）
１４  外部メモリ  （外部のメモリ）
１６、１７  信号処理装置（ＬＳＩ）
１８  半導体集積回路基板
２２  自動ダウンロード開始フラグ出力部  （信号出力手段）
２４  外部メモリダウンロード開始アドレス設定部  （開始アドレス入力手段）
２６  外部メモリダウンロードアドレス制御部  （出力指示手段）
２８  外部メモリアクセスタイミング制御部  （出力指示手段）
３０  ダウンロード先レジスタ／テーブルメモリ指定制御部  （書込指示手段）
３２  ダウンロードデータライトタイミング制御部  （書込指示手段）
３４  レジスタ／テーブルメモリ
３６  機能ブロック  （記憶手段）
３８  ハードワイヤード処理部
４０  アドレスロード制御部  （開始アドレス読込制御手段）
【図１】
2010152666.tif 000003
【図２】
2010152666.tif 000004
【図３】
2010152666.tif 000005
【図４】
2010152666.tif 000006
【図５】
2010152666.tif 000007
【図６】
2010152666.tif 000008
【図７】
2010152666.tif 000009
【図８】
2010152666.tif 000010
【図９】
2010152666.tif 000011
【図１０】
2010152666.tif 000012
【図１１】
2010152666.tif 000013
【図１２】
2010152666.tif 000014