(57)【要約】【課題】従来の半導体集積回路の不良救済手段は、機能ブロックの良品チップ切出しや、配線の切断など多くの加工工程が必要で、コストが嵩む。また冗長回路構成にする場合は、チップ面積の増大による歩留まり悪化や製品の小型化が阻害される。【解決手段】チップ内の複数機能ブロックへ信号を授受する信号配線と電気接続された外部接続用バンプを備えた第１の半導体チップと、  チップ内の複数機能ブロックへ信号を授受する信号配線と電気接続され、かつ第１の半導体チップのバンプ配置と鏡面対称に配設された外部接続用パッドとを備えた第２の半導体チップとをそれぞれの表面を向かい合わせてバンプとパッドが接触するように結合し、バンプとパッドに電気接続された第１の半導体チップと第２の半導体チップそれぞれに属する信号配線がバンプとパッドの接触部で電気接続される構成にする。【選択図】図２
2010016122.tif 000002
【特許請求の範囲】
【請求項１】
チップ内に配設された複数の機能ブロックと、この機能ブロックへ信号授受をするブロック間信号配線と、チップ表面に配設され、信号配線に電気的に接続された外部接続用のバンプとを備えた第１の半導体チップと、
同じく、チップ内に配設された複数の機能ブロックと、この機能ブロックへ信号授受をするブロック間信号配線と、チップ表面に配設され、信号配線と電気的に接続され、かつ第１の半導体チップにおけるバンプの配置と鏡面対称となるように配設された外部接続用パッドとが設けられた第２の半導体チップとを備え、
第１の半導体チップと第２の半導体チップそれぞれの表面を向かい合わせにしてバンプとパッドが接触するように結合し、バンプとパッドに電気的に接続された第１の半導体チップと第２の半導体チップそれぞれに属するブロック間信号配線がバンプとパッドの接触部で電気的に接続される構成にされることを特徴とする半導体集積回路。
【請求項２】
第２の半導体チップに形成される機能ブロックとブロック間信号配線が、第１の半導体チップに形成される機能ブロックとブロック間信号配線に互いに鏡面対称となるように配設されることを特徴とする請求項１記載の半導体集積回路。
【請求項３】
第１の半導体チップと第２の半導体チップそれぞれに配設される外部接続用のバンプおよびパッドは、それぞれの半導体チップ上のブロック間信号配線上に形成されることを特徴とする請求項１または請求項２に記載の半導体集積回路。
【請求項４】
第１の半導体チップと第２の半導体チップそれぞれに配設される外部接続用のバンプおよびパッドにそれぞれ接続されるブロック間信号配線への機能ブロックからの出力信号の制御を機能ブロック外部からの信号で行う出力信号制御素子を備えることを特徴とする請求項１乃至請求項３の何れか１項に記載の半導体集積回路。
【請求項５】
第１の半導体チップと第２の半導体チップそれぞれに配設された外部接続用のバンプおよびパッドに接続されるブロック間信号配線から信号を入力する機能ブロックの入力側に複数の信号入力素子と、この複数の信号入力素子の出力側に機能ブロック外部からどの信号入力素子の出力を入力するか選択できる選択回路を備えることを特徴とする請求項１乃至請求項３の何れか１項に記載の半導体集積回路。
【請求項６】
第１の半導体チップと第２の半導体チップの少なくとも何れか一方に、自己の半導体チップ内部の機能ブロックの出力信号と、バンプとパッドの接続を通して観測できる向かい合わせに結合された他方の半導体チップの対応する機能ブロックの出力信号を比較し、比較結果を内部信号として保持、または機能ブロック外部に信号出力する比較回路を備えることを特徴とする請求項１乃至請求項４の何れか１項に記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は半導体集積回路に関し、特に不良救済手段や故障に備えた冗長回路の形成などに関するものである。
【背景技術】
【０００２】
半導体チップ上に回路を構成した半導体集積回路では不良チップの発生はウェハ当たりの歩留まりに直接影響し、半導体集積回路のコストを引き上げる原因となっている。不良チップの救済方法の一つとして、特許文献１に示されるようなチップ上の不良となった機能ブロックに、該当する機能ブロックの良品チップを重ねて電気的に接続する方法などが提案されている。
【０００３】
一方で大規模な半導体集積回路が、自動車や航空機、宇宙産業等の安定して正常動作することを求められる分野で使用されることが求められている。このような分野では半導体集積回路の故障がフィールドにおいて確実に検出され誤動作が起こらないことが求められ、クロックスキューの小さいクロックツリー回路を構成するためにクロック配線とバッファを、バッファや配線距離が一定なパネルの組合せで構成する方法（例えば、特許文献１）などが提案されている。
【０００４】
【特許文献１】特開平5-136331号公報  第2頁〜4頁、第１図
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来の半導体集積回路の不良救済手段として提案されている方法は、機能ブロックの良品チップの切出しや、配線の切断などの多くのチップ加工工程が必要で、チップ加工コストが嵩むという理由により普及していない。
【０００６】
さらに従来の半導体集積回路で、故障に備えた冗長回路構成にしようとした場合には、同一チップ内に冗長回路を形成する方法や同一機能のチップを実装基板上に並べて構成する方法などが用いられるが、いずれもチップ面積の増大による歩留まりの悪化や実装基板の面積増大により製品の小型化が阻害されるなどの問題点があった。
【０００７】
この発明は上記のような問題点を解決するためになされたもので、半導体集積回路の歩留まりを効果的に改善するとともに、同一の手段を用いて冗長回路構成を低コストに実現することを目的とする。
【課題を解決するための手段】
【０００８】
この発明に係る半導体集積回路は、
チップ内に配設された複数の機能ブロックと、この機能ブロックへ信号授受をするブロック間信号配線と、チップ表面に配設され、信号配線に電気的に接続された外部接続用のバンプとを備えた第１の半導体チップと、
同じく、チップ内に配設された複数の機能ブロックと、この機能ブロックへ信号授受をするブロック間信号配線と、チップ表面に配設され、信号配線と電気的に接続され、かつ第１の半導体チップにおけるバンプの配置と鏡面対称となるように配設された外部接続用パッドとが設けられた第２の半導体チップとを備え、
第１の半導体チップと第２の半導体チップそれぞれの表面を向かい合わせにしてバンプとパッドが接触するように結合し、バンプとパッドに電気的に接続された第１の半導体チップと第２の半導体チップそれぞれに属するブロック間信号配線がバンプとパッドの接触部で電気的に接続される構成にされる。
【発明の効果】
【０００９】
この発明に係る半導体集積回路によれば、
２つの鏡面対称に構成された半導体チップの不良品を不良ブロックを補完するような組合せで張り合わせて一つの半導体集積回路を構成することにより、不良チップを救済し２つの不良チップから一つの良品半導体集積回路を得ることが出来る。
また、他の発明においては、半導体集積回路を構成するに当たり、あらかじめ半導体チップ内部に、ブロック間信号配線への機能ブロックからの出力信号の制御を機能ブロック外部からの信号で行う出力信号制御素子や、機能ブロックの入力側に複数のブロック間信号配線から信号を入力する複数の信号入力素子と、この複数の信号入力素子の出力側に機能ブロック外部からどの信号入力素子の出力を入力するか選択できる選択回路や、複数の機能ブロックの出力信号を比較し、比較結果を内部信号として保持、または機能ブロック外部に信号出力する比較回路等の所望の構成を行っておけば、半導体チップ上の配線の機能ブロックの切出しや配線の切断といった物理的な加工は必要ない。
【発明を実施するための最良の形態】
【００１０】
実施の形態１．
図１はこの発明の実施の形態１による半導体集積回路を構成する半導体チップの表面から見た概略の構成を示す構成図である。
図１において、半導体チップ１はチップ内部に機能ブロック２、機能ブロック３、機能ブロック４を持つ。機能ブロックと機能ブロックの間はブロック間信号配線５によって電気的に接続される。半導体チップ１はブロック間信号配線５の上に接触して形成され、ブロック間信号配線５と電気的に接続された外部接続用のバンプ６を持つ。外部接続用のバンプ６の形成箇所はブロック間信号配線５の上とは限らず、ブロック間信号配線５と電気的に接続されていればよい。
半導体チップ１０１は半導体チップ１と全く同一の構成要素を持っている。つまり機能ブロック１０２、機能ブロック１０３、機能ブロック１０４、ブロック間信号配線１０５、外部接続用のパッド１０６を持つ。半導体チップ１０１は半導体チップ１を製造するためのマスクを裏表逆に使用することによって製造される。このため半導体チップ１０１の配線配置は半導体チップ１の配線配置の鏡面対称の関係となっている。
【００１１】
バンプとは半導体チップ表面に形成されて別の半導体チップあるいは接続基板などと直接信号をやり取りする突起状の端子のことを言い、蒸着、めっき、印刷などのプロセスで形成される。ここではバンプの材質や形成方法については特に限定しない。
【００１２】
この発明の実施の形態１による半導体集積回路は半導体チップ１と半導体チップ１０１の表面を向かい合わせに張り合わせて構成される。図２はこの発明の実施の形態１による半導体集積回路の概略の構成を示す垂直断面図である。
半導体チップ１の表面に形成される外部接続用のバンプ６と半導体チップ１０１の表面に形成される外部接続用のパッド１０６はこれまで説明したようにチップ上の鏡面対称の位置に配置されるので、図２のように向かい合わせにチップ上に多数配置されるバンプ６とパッド１０６が対応するもの同士が接触するように張り合わせることが出来る。このように構成した半導体集積回路２０１においてはバンプ６とパッド１０６の接触により、ブロック間信号配線５とブロック間信号配線１０５が電気的に接続される。
【００１３】
図３はバンプ６とパッド１０６が接触することで半導体チップ１と半導体チップ１０１の間で電気的に接続されて構成される機能ブロック間の接続部分の電気回路の回路図を示したものである。
図３では半導体チップ１上に配置される機能ブロック３から信号が出力され機能ブロック４に入力されるブロック間信号配線の回路を示している。出力側の機能ブロック３は、出力側に出力信号制御素子としての出力バッファ１０および同じく出力信号制御素子としての出力バッファ１１を備え、この出力バッファ１０および出力バッファ１１は入力側が機能ブロック３の出力信号端子１７に接続される。
【００１４】
入力側の機能ブロック４は出力バッファ１０の信号を受信する信号入力素子としての入力バッファ１２および出力バッファ１１の信号を受信する信号入力素子としての入力バッファ１３を備え、入力バッファ１２および入力バッファ１３の出力信号を比較する比較回路１４と、入力バッファ１２および入力バッファ１３の出力信号をいずれかを選択して出力する選択回路１５を備える。
【００１５】
さらに半導体チップ１上には出力バッファ１０，１１の出力状態の切り替え、および比較回路１４の比較結果による選択回路１５への切り替え指示を行う制御観測部１６を備える。
【００１６】
半導体チップ１と鏡面対称に構成された半導体チップ１０１も半導体チップ１と同一構成であり、出力信号制御素子としての出力バッファ１１０および出力信号制御素子としての出力バッファ１１１、信号入力素子としての入力バッファ１１２および同じく信号入力素子としての入力バッファ１１３を備え、比較回路１１４、選択回路１１５、さらに制御観測部１１６を備える。また、出力バッファ１１０および出力バッファ１１１の入力側が機能ブロック１０３の出力信号端子１１７に接続される。
半導体チップ１および半導体チップ１０１のそれぞれ対応する配線や機能ブロックを構成する素子は、鏡面対称で配置される以外は全く同一の設計・製造過程で製作されるため、その特性に有意な違いはない。
【００１７】
次に動作について説明する。
半導体チップ１および半導体チップ１０１はそれぞれシリコンウェハー表面に回路形成する一般的な半導体プロセスにより製造される。どちらのチップにおいてもチップ単体として良品が得られた場合はチップ単体でパッケージ化し出荷することが可能である。
ここで半導体チップ１および半導体チップ１０１において一部に不良があった場合を考える。スキャンテストなどの不良検出および診断の手段を使い半導体チップ１は機能ブロック３のみに不良が存在していたとする。一方、半導体チップ１０１においては同様の不良検出および診断手段で機能ブロック１０４の不良が検出されたとした場合の例を元に動作を説明する。この場合、機能ブロック１０３および機能ブロック４は正常な機能を持つためこれらの機能ブロックを組み合わせることで正常な半導体チップ１あるいは半導体チップ１０１と同じ機能をもつ半導体集積回路を得ることが出来る。
【００１８】
具体的には、半導体チップ１の出力バッファ１１をオフにし、選択回路１５を入力バッファ１３側を選択するように制御観測部１６から制御し、半導体チップ１０１の出力バッファ１１１をオンにするように制御観測部１１６から設定する。これにより正常動作可能な機能ブロック１０３と機能ブロック４の間の信号接続が確保される。半導体チップ１および半導体チップ１０１それぞれの機能ブロック間を上記のように適切に設定することで半導体チップの不良を救済することが出来る。
なお、図３においては、説明を簡単にするため、出力バッファ１１からのブロック間信号配線５上の外部接続用のバンプ６と出力バッファ１１１からのブロック間信号配線１０５上の外部接続用パッド１０６とが接続されている例を示したが、図１に示す全ての外部接続用のバンプ６と外部接続用パッド１０６とが接続されていてもよい。その場合は比較回路１４・１１４、選択回路１５・１１５、および制御観測部１６・１１６が適切な動作をする。
【００１９】
このようにして得られた半導体集積回路２０１は適当なパッケージ等に封止され、あるいはボードに直接実装された後に封止されるなどして様々な電子機器の構成部品として使用される。
【００２０】
以上のように２つの鏡面対称に構成された半導体チップの不良品を不良ブロックを補完するような組合せで張り合わせて一つの半導体集積回路を構成することにより、不良チップを救済し２つの不良チップから一つの良品半導体集積回路を得ることが出来る。半導体集積回路を構成するに当たり、あらかじめ半導体チップ内部に所望の構成を行っておけば、半導体チップ上の配線の機能ブロックの切出しや配線の切断といった物理的な加工は必要ない。
【００２１】
実施の形態２．
以上の実施の形態１は２つの半導体チップ両方の一部分の機能ブロックが不良チップである場合の実施例を示したが、同じ構成で良品半導体チップを組合わせて半導体集積回路を構成することも可能である。
このようにした場合は同一回路が２つ構成された冗長半導体集積回路として使用する。図３において、出力バッファ１０をオンし選択回路１５を入力バッファ１２側に切替えることで、半導体チップ１は接続されている半導体１０１とは独立して動作することができる。
【００２２】
半導体１０１についても同様に出力バッファ１１０と選択回路１１５を制御することで独立して動作することが可能である。この動作中に適当なタイミングで出力バッファ１１１をオンに制御すると、半導体チップ１内部の比較回路１４では、半導体チップ１上の信号値と対応する半導体チップ１０１上の信号値を比較し、制御観測部１６で比較結果を読み取ることが可能となる。半導体チップ１と半導体チップ１０１が同一入力に対して独立に正常動作している場合は、比較結果は常に一致するはずである。比較結果が一致しない場合を検出することにより２つの半導体チップのどちらかに異常が発生したことを検知することができる。異常が検出された場合、ビルトインセルフテストなどのテスト手段と組合わせてどちらのチップに故障があるかを判別することにより、実施の形態１で説明した不良ブロックの分離手段を使用して片方の半導体チップの不良ブロックのみの機能を使用しないように構成し、その他の機能ブロックについては冗長構成を保ち、比較回路１４や比較回路１１４のチップ相互比較を有効にしたまま半導体集積回路の搭載された装置を使用し続けることができる。
【００２３】
なお、以上の実施の形態の説明では説明が煩雑にならないように半導体チップ表面のバンプのあるひとつに着目した動作を記述しているが、実際は半導体チップ上の別のバンプにも同様の製造工程を適用することにより効果が得られるものである。また説明に使用した図にはバンプの数がごく小数しか記載していないが、本発明の主旨はバンプの数による所はなく、バンプは比較回路、選択回路および制御観測部の動作との兼ね合いにより多数でも小数でも構成することが可能である。
【産業上の利用可能性】
【００２４】
自動車や航空機、宇宙産業等の安定して正常動作することを求められる分野で使用される半導体集積回路に利用可能性であり、特に大規模な半導体集積回路においては利便性が高い。
【図面の簡単な説明】
【００２５】
【図１】この発明の実施の形態１による半導体集積回路を構成する半導体チップの概略構成を示す平面図である。
【図２】この発明の実施の形態１による半導体集積回路の概略構成を示す垂直断面図である。
【図３】この発明の実施の形態１による半導体集積回路に形成される電気回路の概略構成を示す回路図である。
【符号の説明】
【００２６】
１  第１の半導体チップ、２・３・４・１０２・１０３・１０４  機能ブロック、５・１０５  ブロック間信号配線、６  バンプ、１０６  パッド、１０・１１・１１０・１１１  出力バッファ、１２・１３・１１２・１１３  入力バッファ、１４・１１４  比較回路、１５・１１５  選択回路、１６・１１６  制御観測部、１０１  第２の半導体チップ、２０１  半導体集積回路。
【図１】
2010016122.tif 000003
【図２】
2010016122.tif 000004
【図３】
2010016122.tif 000005