(57)【要約】【課題】オーバーフロードレイントランジスタのドレイン端子から光電変換部に蓄積された電荷が過剰に溢れることを防止することができる固体撮像装置を提供することを課題とする。【解決手段】光電変換部（１０１）と、転送トランジスタ（１０２）と、出力トランジスタ（１０４）と、リセットトランジスタ（１０３）と、ソース端子が前記光電変換部に接続され、前記光電変換部に蓄積された電荷を排出するオーバーフロードレイントランジスタ（１０６）とを有する複数の画素が、複数の行及び複数の列にアレイ状に配置された固体撮像装置であって、最終選択行以外の行の前記オーバーフロードレイントランジスタのドレイン端子は、１行後に選択される行の前記出力トランジスタのドレイン端子、又は１行後に選択される行の前記リセットトランジスタのドレイン端子、の少なくとも一方のドレイン端子と同一のアクティブ領域で構成される。【選択図】図１
2010136110.tif 000002
【特許請求の範囲】
【請求項１】
光を電荷に変換して蓄積する光電変換部と、
ソース端子が前記光電変換部に接続され、前記光電変換部に蓄積された電荷を読み出す転送トランジスタと、
ゲート端子が前記転送トランジスタのドレイン端子に接続され、前記ゲート端子の電荷を増幅する出力トランジスタと、
ソース端子が前記転送トランジスタの前記ドレイン端子及び前記出力トランジスタの前記ゲート端子に接続され、所定電圧にリセットするリセットトランジスタと、
ソース端子が前記光電変換部に接続され、前記光電変換部に蓄積された電荷を排出するオーバーフロードレイントランジスタとを有する複数の画素が、複数の行及び複数の列にアレイ状に配置された固体撮像装置であって、
前記転送トランジスタによる読み出し時に前記複数の行から１行を順次選択する行選択手段を有し、
最終選択行以外の行の前記オーバーフロードレイントランジスタのドレイン端子は、１行後に選択される行の前記出力トランジスタのドレイン端子、又は１行後に選択される行の前記リセットトランジスタのドレイン端子、の少なくとも一方のドレイン端子と同一のアクティブ領域で構成されることを特徴とする固体撮像装置。
【請求項２】
前記画素は、容量素子と、前記出力トランジスタの前記ゲート端子と前記容量素子との間の導通を制御するスイッチトランジスタとを有することを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記オーバーフロードレイントランジスタのドレイン端子は、電源電圧ノードに接続されることを特徴とする請求項１又は２記載の固体撮像装置。
【請求項４】
前記オーバーフロードレイントランジスタのドレイン端子は、抵抗を介して電源電圧ノードに接続されることを特徴とする請求項３記載の固体撮像装置。
【請求項５】
前記オーバーフロードレイントランジスタのドレイン端子に接続される前記抵抗及び容量は、ローパスフィルタを構成することを特徴とする請求項４記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スキャナ、ビデオカメラ、デジタルスチルカメラ、車載用カメラ、監視カメラ等に用いられる固体撮像装置に関するものである。
【背景技術】
【０００２】
従来の固体撮像装置では、画素が信号電荷の排出機能を有する技術として、ラテラル（横型）オーバーフロードレインを用いる方式が提案されている。ラテラルオーバーフロードレインの目的はダイナミックレンジの拡大と混色の防止等である（特許文献１参照）。
【０００３】
【特許文献１】特開２００６−００５４８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特許文献１において、ラテラルオーバーフロードレインを有する画素ではオーバーフロードレインを構成するトランジスタ（以下、オーバーフロードレイントランジスタと称す）のドレイン領域は電源電圧としている。また、出力トランジスタ及びリセットトランジスタのドレイン領域も電源電圧である。
【０００５】
したがって、レイアウト面積を小さくするためには、出力トランジスタもしくはリセットトランジスタのドレイン領域、もしくはその両方と、オーバーフロードレイントランジスタのドレイン領域を同一のアクティブ領域で構成することが有効である。
【０００６】
ここで本発明者は、以下のことを見出した。信号読み出し時もしくはリセット時に、出力トランジスタもしくはリセットトランジスタに過渡的な電流が流れ、トランジスタのドレイン領域が過度的に電圧変動する。そのため、オーバーフロードレイントランジスタのドレイン領域を同一のアクティブ領域で構成した場合、オーバーフロードレイントランジスタのドレイン電圧も変動し、光電変換部に蓄積された電荷が過剰に排出されてしまうことを見出した。
【０００７】
以下、本現象を更に詳細に説明する。出力トランジスタから信号を出力する際、垂直出力線を駆動するために、出力トランジスタに過渡的な電流が流れる。出力トランジスタのドレイン端子に電源電圧を供給する配線は有限のインピーダンスを有するため、ドレイン端子の電圧は過度的に変動する。
【０００８】
この出力トランジスタのドレイン領域とオーバーフロードレイントランジスタのドレイン領域が同一のアクティブ領域である場合、オーバーフロードレイントランジスタのドレイン領域の電圧も同時に変動する。
【０００９】
電圧が低下した時は、オーバーフロードレイントランジスタが電流を流しにくくなるため電荷が過剰に排出することは無い。しかし、低下した電圧が所望の電圧に戻る際、オーバーシュートが発生すると、オーバーフロードレイントランジスタが電流を流しやすくなるため、蓄積動作中の光電変換部に蓄積された電荷が過剰に排出される。
【００１０】
オーバーフロードレイントランジスタのドレイン領域がリセットトランジスタのドレイン領域と同一のアクティブ領域である場合も同様に、リセット動作時にリセットトランジスタに流れる電流が過渡的に変動する。これにより、オーバーフロードレイントランジスタのドレイン電圧が変動する。
【００１１】
本現象は光電変換部が飽和状態もしくは飽和に近い状態の時に顕著に発生し、オーバーフロードレイントランジスタの微小なドレイン電圧の変動によって、電子が過剰に排出されてしまう。フォトダイオードが飽和に近いレベルに達していない時は、多少のドレイン電圧の変動では光電変換部から電荷が排出されることはない。
【００１２】
したがって本現象は画素毎の飽和電荷量のばらつきと、高輝度時のリニアリティ低下の原因となり、画質を劣化させる。
【００１３】
本現象は画素の微細化に伴い、レイアウト面積削減のためにオーバーフロードレイントランジスタのドレイン領域と、出力トランジスタのドレインもしくはリセットトランジスタのドレインを共通のアクティブ領域で構成することにより新たに発生する課題である。
【００１４】
オーバーフロードレイントランジスタのチャネル長を大きくすること、オーバーフロードレイントランジスタのドレイン領域を独立のアクティブ領域とすることが対策として考えられるが、これらの対策では光電変換部の面積が小さくなり、画質劣化の一因となる。
【００１５】
本発明の目的は、電源電圧の変動の影響を受けオーバーフロードレイントランジスタのドレイン端子から光電変換部に蓄積された電荷が溢れることを防止することができる固体撮像装置を提供することである。
【課題を解決するための手段】
【００１６】
本発明の固体撮像装置は、光を電荷に変換して蓄積する光電変換部と、ソース端子が前記光電変換部に接続され、前記光電変換部に蓄積された電荷を読み出す転送トランジスタと、ゲート端子が前記転送トランジスタのドレイン端子に接続され、前記ゲート端子の電荷を増幅する出力トランジスタと、ソース端子が前記転送トランジスタの前記ドレイン端子及び前記出力トランジスタの前記ゲート端子に接続され、所定電圧にリセットするリセットトランジスタと、ソース端子が前記光電変換部に接続され、前記光電変換部に蓄積された電荷を排出するオーバーフロードレイントランジスタとを有する複数の画素が、複数の行及び複数の列にアレイ状に配置された固体撮像装置であって、前記転送トランジスタによる読み出し時に前記複数の行から１行を順次選択する行選択手段を有し、最終選択行以外の行の前記オーバーフロードレイントランジスタのドレイン端子は、１行後に選択される行の前記出力トランジスタのドレイン端子、又は１行後に選択される行の前記リセットトランジスタのドレイン端子、の少なくとも一方のドレイン端子と同一のアクティブ領域で構成されることを特徴とする。
【発明の効果】
【００１７】
オーバーフロードレイントランジスタのドレイン端子の過度的電圧変動を抑制し、光電変換部の電荷の過剰排出を低減することができる。その結果、画素毎の飽和電荷量のばらつきを抑え、高輝度信号入力時のリニアリティ低下を抑制できる。また同時に限られた画素あたりのスペース内で光電変換部のレイアウト面積を大きくとることが可能となり、画質劣化を防止できる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施形態について図面を用いて詳細に説明する。
（第１の実施形態）
図１は本発明の第１の実施形態による固体撮像装置を示す等価回路図であり、複数の行及び複数の列に配置された画素の内、２行２列の画素を記載している。また図２は図１に対応する固体撮像装置のレイアウト図であり、図３は図１の固体撮像装置の信号を読み出すタイミング図である。
【００１９】
図１において、ｐｉｘ１１、ｐｉｘ１２、ｐｉｘ２１、ｐｉｘ２２はそれぞれ単位画素である。１０１は、光を電荷に変換して蓄積する光電変換部であるフォトダイオードである。１０２は、フォトダイオード１０１に蓄積された電荷を読み出す転送トランジスタである。１０３は、出力トランジスタ１０４のゲートを所定電圧にリセットするリセットトランジスタである。１０４は、信号を増幅し出力する出力トランジスタである。１０５は、垂直出力線ＶＯＵＴと出力トランジスタ１０４の出力とを導通制御するセレクトトランジスタである。１０６は、ゲート電圧ＶＯＦＤに応じて信号電荷を排出するオーバーフロードレイントランジスタである。
【００２０】
各列の垂直出力線ＶＯＵＴにはそれぞれ電流源１１０が設けられており、選択した行の出力トランジスタ１０４によるソースフォロア回路の負荷となる。
【００２１】
以下、図３のタイミング図を用いて本実施形態における画素の動作を詳細に説明する。なお、本実施形態のトランジスタは全てＮＭＯＳトランジスタとして説明する。
【００２２】
読み出し動作に先だって、図３の時刻ｔ１より前に所定の露光期間が経過しており、フォトダイオード１０１には光強度に応じた光電荷が蓄積されているものとする。この所定の露光期間においてフォトダイオード１０１の飽和電荷量に近いもしくは飽和電荷量を超える光電荷が発生した場合は、オーバーフロードレイントランジスタ１０６から信号電荷が排出される。
【００２３】
時刻ｔ１において、行選択パルスＳＥＬ（１）がハイレベルになり、単位画素ｐｉｘ１１及び、ｐｉｘ１２のセレクトトランジスタ１０５がオンとなる。続いて、時刻ｔ２で画素リセットパルスＲＥＳ（１）がローレベルとなり、リセットトランジスタ１０３がオフする。出力トランジスタ１０４のゲート端子とリセットトランジスタ１０３のソース端子及び転送トランジスタ１０２のドレイン端子からなる、フローティングディフュージョン領域（以下ＦＤと称する）の寄生容量のリセットが解除される。出力トランジスタ１０４は垂直出力線ＶＯＵＴ１及びＶＯＵＴ２にソースフォロア出力し、時刻ｔ３にノイズレベルとしてそれぞれサンプリングする。
【００２４】
続いて、時刻ｔ４〜ｔ５の間、転送パルスＴＸ（１）がハイレベルになり、転送トランジスタ１０２がオンし、フォトダイオード１０１に蓄積された信号電荷をＦＤへ転送する。この結果ＦＤの電位は、転送された電荷をＱｆｄ、ＦＤの寄生容量の値をＣｆｄとすると、Ｑｆｄ／Ｃｆｄ分、時刻ｔ３のレベルから低下する。時刻ｔ６に垂直出力線ＶＯＵＴの電圧を明時レベルとしてサンプリングする。
【００２５】
このようにしてサンプリングしたノイズレベルと明時レベルの差分信号を取ることで、出力トランジスタ１０４の閾値電圧Ｖｔｈばらつきとリセットトランジスタ１０３のリセット時に発生する画素毎のばらつきを、それぞれ打ち消した信号を得ることができる。
【００２６】
時刻ｔ７〜ｔ８の間、パルスＲＥＳ（１）及びＴＸ（１）がハイレベルとなり、リセットトランジスタ１０３及び転送トランジスタ１０２がオンし、次のフレームの蓄積に備えて、フォトダイオード１０１及びＦＤをリセットする。
【００２７】
続いて、時刻ｔ９において行選択パルスＳＥＬ（１）がローレベル、行選択パルスＳＥＬ（２）がハイレベルになる。これにより、単位画素ｐｉｘ１１、ｐｉｘ１２の行のセレクトトランジスタ１０５がオフ、単位画素ｐｉｘ２１、ｐｉｘ２２のセレクトトランジスタ１０５がオンとなる。この後、時刻ｔ１０〜ｔ１６において、時刻ｔ２〜ｔ８の単位画素ｐｉｘ１１、ｐｉｘ１２と同様の読み出し動作を行う。
【００２８】
ここで、時刻ｔ１、ｔ９ではセレクトトランジスタ１０５がオンとなり、出力トランジスタ１０４が垂直出力線ＶＯＵＴを駆動するために、電流源１１０の電流よりも大きな電流が過渡的に流れる。このとき出力トランジスタ１０４のドレイン電圧が過度的に変動する。
【００２９】
本実施形態においては、図１及び図２に示すように出力トランジスタ１０４のドレイン領域を１行前のオーバーフロードレイントランジスタ１０６のドレイン領域と共通アクティブ領域で構成している。例えば図１においては、単位画素ｐｉｘ２１の出力トランジスタ１０４とリセットトランジスタ１０３のドレイン領域は、単位画素ｐｉｘ１１のオーバーフロードレイントランジスタ１０６のドレイン領域と共通アクティブ領域で形成されている。
【００３０】
これにより出力トランジスタ１０４がセレクトトランジスタ１０５で選択されたときの出力トランジスタ１０４のドレイン電圧変動は、一行前の画素のオーバーフロードレイントランジスタ１０６のドレイン端子ヘと伝わる。例えば、時刻ｔ９における単位画素ｐｉｘ２１、ｐｉｘ２２の出力トランジスタ１０４のドレイン電圧変動は、単位画素ｐｉｘ１１、ｐｉｘ１２のオーバーフロードレイントランジスタ１０６のドレイン端子へと伝播される。このとき、単位画素ｐｉｘ１１、ｐｉｘ１２はフォトダイオード１０１をリセットした後１行分の蓄積時間のみしか経過していない。そのため、フォトダイオード１０１が飽和レベルには達しておらずオーバーフロードレイントランジスタ１０６のドレイン電圧変動により、画素の電荷が溢れ出だす可能性は低い。
【００３１】
一方、単位画素ｐｉｘ２１、ｐｉｘ２２の出力トランジスタ１０４とリセットトランジスタ１０３のドレイン領域と単位画素ｐｉｘ１１、ｐｉｘ１２のオーバーフロードレイントランジスタ１０６のドレイン領域は、図２に示すように同一の活性領域からなる。この活性領域は更に電源電圧を供給するための金属配線で接続されている。この配線はすべての画素に共通な配線であり、配線の寄生容量及び配線に繋がっているトランジスタのソースドレインの寄生容量は通常数ｐＦ程度となる。
【００３２】
また配線とアクティブ領域を接続するコンタクトは有限のコンタクト抵抗がある。なおコンタクト抵抗は図１ではＣＮＴ抵抗と表記している。したがって、このコンタクト抵抗Ｒと寄生容量Ｃとで、ＣＲのローパスフィルタが形成される。
【００３３】
仮にコンタクト抵抗Ｒを１００Ω、寄生容量Ｃを２０ｐＦとすると、カットオフ周波数ｆｐは、次式のようになる。
【００３４】
ｆp=1/(2×3.14×C×R)=1/(2×3.14×20p×100）≒80MHz
【００３５】
同一行の出力トランジスタ１０４とリセットトランジスタ１０３のドレイン領域の電圧変動はこのローパスフィルタを経由してオーバーフロードレイントランジスタ１０６のドレイン領域に接続される。そのため、出力トランジスタ１０４の周波数の高い過度的な電圧変動の影響を受けにくい。
【００３６】
ローパスフィルタの有無におけるドレイン領域の電圧変動の様子を図７に示す。図７の時刻ｔ９は図３における時刻ｔ９である。
【００３７】
ローパスフィルタなしの波形は、時刻ｔ９における、単位画素ｐｉｘ１１のオーバーフロードレイントランジスタ１０６のドレイン領域の電圧変動に相当し、オーバーシュートが生じる。ローパスフィルタ有りの波形は、単位画素ｐｉｘ２１のオーバーフロードレイントランジスタ１０６のドレイン領域の電圧変動に相当し、オーバーシュートを防止できる。
【００３８】
オーバーフロードレイントランジスタ１０６の電荷の過剰な排出はドレイン電圧が、所定の電圧よりも上昇した時に発生するため、電圧変動のオーバーシュート分を低減させることができれば十分な効果が得られる。
【００３９】
ローパスフィルタがない場合、時刻ｔ９等の信号読み出し時又はリセット時に、出力トランジスタ１０４又はリセットトランジスタ１０３に過渡的な電流が流れ、トランジスタ１０４又は１０３のドレイン領域が過度的に電圧変動し、オーバーシュートが発生する。すると、オーバーフロードレイントランジスタ１０６が電流を流しやすくなるため、蓄積動作中のフォトダイオード１０１に蓄積された電荷が過剰に排出される。これに対し、本実施形態のように、ローパスフィルタを設けることにより、出力トランジスタ１０４及びリセットトランジスタ１０３のドレイン領域における電圧変動のオーバーシュートを防止することができる。これにより、蓄積動作中のフォトダイオード１０１に蓄積された電荷が過剰に排出されることを防止できる。
【００４０】
なお、単位画素ｐｉｘ２１、ｐｉｘ２２の出力トランジスタ１０４とリセットトランジスタ１０３のドレイン領域と単位画素ｐｉｘ１１、ｐｉｘ１２のオーバーフロードレイントランジスタ１０６のドレイン領域は、それぞれが異なる活性領域を有し、互いに金属配線によって接続されている構成でもよい。
【００４１】
（第２の実施形態）
図４は本発明の第２の実施形態による固体撮像装置を示す等価回路図であり、複数の行及び複数の列に配置された画素の内、２行２列の画素を記載している。また図５は図４に対応する固体撮像装置のレイアウト図であり、図６は図４の固体撮像装置の信号を読み出すタイミング図である。
【００４２】
図４、図５において図１、図２と同一の機能を有するものに関しては、同一番号を付しているため詳細な説明を省略する。１０８はＦＤに接続可能な容量素子であり、１０７は容量素子１０８をＦＤに接続制御するためのスイッチトランジスタである。
【００４３】
スイッチトランジスタ１０７のゲート端子の電圧ＣＳＳＥＬがハイレベルの時、容量素子１０８はＦＤに接続され、電圧ＣＳＳＥＬがローレベル時、容量素子１０８はＦＤに対して非接続状態となる。
【００４４】
容量素子１０８の容量値をＣｓとし、転送トランジスタ１０２で転送した信号電荷を電圧変換するＦＤの容量をＦＤＣ２とすると、次式のようになる。ここで、Ｃｆｄは、ＦＤの寄生容量値である。
【００４５】
ＣＳＳＥＬ＝ハイレベル時、  ＦＤＣ２＝Ｃｆｄ＋Ｃｓ
ＣＳＳＥＬ＝ローレベル時、  ＦＤＣ２＝Ｃｆｄ
【００４６】
読み出し動作に先だって、図６のタイミング図における時刻ｔ１より前に所定の露光時間が経過し、フォトダイオード１０１には光強度に応じた光電荷が蓄積されているものとする。この所定の露光期間においてフォトダイオード１０１の飽和電荷量を超える光電荷が発生した場合は、転送トランジスタ１０２を通って溢れ出す。蓄積期間中、電圧ＣＳＳＥＬはハイレベルであり、漏れ出した信号電荷の一部は容量素子１０８に蓄積される。
【００４７】
以下、図６のタイミング図を用いて本実施形態における画素の動作を詳細に説明する。時刻ｔ１において行選択パルスＳＥＬ（１）がハイレベルになり、単位画素ｐｉｘ１１及び、ｐｉｘ１２の行のセレクトトランジスタ１０５がオンとなる。同時に、電圧ＣＳＳＥＬ（１）がローレベルとなり、スイッチトランジスタ１０７がオフし、選択行の容量素子１０８をＦＤから切り離す。容量素子１０８には漏れ出した信号電荷の一部が保持される。
【００４８】
次に、時刻ｔ２〜ｔ３にかけて画素リセットパルスＲＥＳが一定期間ハイレベルとなり、ＦＤを所定のリセットレベルにリセットした後解除する。このＦＤのリセットが解除された後の垂直出力線ＶＯＵＴの電圧を時刻ｔ４にノイズレベルとしてサンプリングする。
【００４９】
続いて、時刻ｔ５〜ｔ６にかけて、転送パルスＴＸ（１）が一定期間ハイレベルとなり、フォトダイオード１０１に蓄積された信号電荷をＦＤ領域へ転送する。この結果ＦＤの電位は、転送された電荷をＱｆｄとすると、Ｑｆｄ／Ｃｆｄだけ時刻ｔ４のレベルより低下する。
【００５０】
出力トランジスタ１０４はソースフォロア動作をし、ＦＤ電位の変動に対応した電圧が、垂直出力線ＶＯＵＴ上に現れる。この値を時刻ｔ７に明時レベルとしてサンプリングする。
【００５１】
次に、時刻ｔ８で、電圧ＣＳＳＥＬ（１）をハイレベルとして容量素子１０８とＦＤを再び接続する。ＦＤと容量素子１０８には、転送された信号電荷と容量素子１０８に保持された溢れ電荷の総和が保持される。
【００５２】
容量素子１０８に保持させた溢れ電荷をＱｃｓとするとＦＤの電位は、（Ｑｆｄ＋Ｑｃｓ）／（Ｃｆｄ＋Ｃｓ）だけ時刻ｔ４のレベルから低下する。
【００５３】
出力トランジスタ１０４はソースフォロア動作をし、変動に対応した電圧が、垂直出力線ＶＯＵＴ上には高輝度時出力として現れる。この値を時刻ｔ９に高輝度レベルとしてサンプリングする。
【００５４】
次のフレームの蓄積に備えて時刻ｔ１０で信号ＲＥＳ（１）とＴＸ（１）、電圧ＣＳＳＥＬ（１）をハイレベルとし、フォトダイオード１０１及びＦＤ、容量素子１０８をリセットする。時刻ｔ１１でパルスＲＥＳ（１）、ＴＸ（１）を共にローレベルとし、次の蓄積を開始する。
【００５５】
このようにしてサンプリングしたノイズレベルと明時レベルの差分信号を取ることで、出力トランジスタ１０４の閾値電圧Ｖｔｈばらつきとリセットトランジスタのリセット時に発生する画素毎のばらつきを、それぞれ打ち消した信号を得ることができる。
【００５６】
また、ノイズレベルと高輝度レベルの差分信号からフォトダイオード１０１の飽和電荷量を超える信号出力を得ることができ、ダイナミックレンジの拡大が可能となる。
【００５７】
時刻ｔ１２において、行選択パルスＳＥＬ（１）がローレベル、行選択パルスＳＥＬ（２）がハイレベルとなる。これにより、単位画素ｐｉｘ１１、ｐｉｘ１２の行のセレクトトランジスタ１０５がオフ、単位画素ｐｉｘ２１、ｐｉｘ２２のセレクトトランジスタ１０５がオンとなる。この後選択した行の単位画素ｐｉｘ２１、ｐｉｘ２２において、既に説明した単位画素ｐｉｘ１１、ｐｉｘ１２の読み出し動作と同様の駆動を行う。
【００５８】
本実施形態に示した読み出し方式においては、時刻ｔ３においてＦＤをリセットする際、ＦＤの容量ＦＤＣ２に蓄積した電荷がリセットトランジスタ１０３のドレイン端子へと流れる。この電流によってリセットトランジスタ１０３のドレイン端子電圧が過度的に変動する。
【００５９】
リセットトランジスタ１０３のドレイン領域は１行前のオーバーフロードレイントランジスタ１０６のドレイン領域と接続している。このため、リセットトランジスタ１０３のドレイン端子電圧の過度的な変動は、一行前の画素のオーバーフロードレイントランジスタ１０６のドレイン端子へ伝わる。一行前の画素は一行分の蓄積時間のみしか経過していないため、フォトダイオード１０１が飽和レベルには達しておらずオーバーフロードレイントランジスタ１０６のドレイン電圧変動により、画素の電荷が溢れ出だす可能性は低い。
【００６０】
第１及び第２の実施形態によれば、画素が排出機能を有する固体撮像装置において、固体撮像装置駆動時におけるオーバーフロードレイントランジスタ１０６のドレイン領域の過度的電圧変動を抑制し、電荷の過剰排出を低減することができる。その結果、画素毎の飽和電荷量のばらつきを抑え、高輝度信号入力時のリニアリティ低下を抑制できる。また同時に限られた単位画素あたりのスペース内で光電変換部のレイアウト面積を大きくとることが可能となり、画質劣化を防止できる。本実施形態の固体撮像装置は、電子シャッタ動作を行う場合やダイナミックレンジを拡大する場合などに好適に用いられる。
【００６１】
第１及び第２の実施形態の固体撮像装置では、複数の画素ｐｉｘ１１〜ｐｉｘ２２が、複数の行及び複数の列にアレイ状に配置されている。各画素は、光電変換部１０１、転送トランジスタ１０２、出力トランジスタ１０４、リセットトランジスタ１０３及びオーバーフロードレイントランジスタ１０６を有する。光電変換部１０１は、光を電荷に変換して蓄積する。転送トランジスタ１０２は、ソース端子が光電変換部１０１に接続され、光電変換部１０１に蓄積された電荷を読み出す。出力トランジスタ１０４は、ゲート端子が転送トランジスタ１０２のドレイン端子に接続され、そのゲート端子の電荷を増幅する。リセットトランジスタ１０３は、ソース端子が転送トランジスタ１０２のドレイン端子及び出力トランジスタ１０４のゲート端子に接続され、所定電圧にリセットする。オーバーフロードレイントランジスタ１０６は、ソース端子が光電変換部１０１に接続され、光電変換部１０１に蓄積された電荷を排出する。オーバーフロードレイントランジスタ１０６のゲート電圧ＶＯＦＤは、固定されている。セレクトトランジスタ１０５は、行選択手段であり、行選択パルスＳＥＬに応じて、転送トランジスタ１０２による読み出し時に複数の行から１行を順次選択する。最終選択行以外の行のオーバーフロードレイントランジスタ１０６のドレイン端子は、１行後に選択される行の出力トランジスタ１０４のドレイン端子、又は１行後に選択される行のリセットトランジスタ１０３のドレイン端子に接続される。すなわち、オーバーフロードレイントランジスタ１０６のドレイン端子は、１行後の行の出力トランジスタ１０４のドレイン端子又は１行後の行のリセットトランジスタ１０３のドレイン端子、の少なくとも一方のドレイン端子と同一のアクティブ領域で構成される。
【００６２】
オーバーフロードレイントランジスタ１０６のドレイン端子は、電源電圧ノードＶＤＤに接続される。具体的には、オーバーフロードレイントランジスタ１０６のドレイン端子は、抵抗（コンタクト抵抗）Ｒを介して電源電圧ノードＶＤＤに接続される。オーバーフロードレイントランジスタ１０６のドレイン端子に接続される抵抗（コンタクト抵抗）Ｒ及び容量（寄生容量）Ｃは、ローパスフィルタを構成する。
【００６３】
第２の実施形態では、画素ｐｉｘ１１〜ｐｉｘ２２は、容量素子１０８と、出力トランジスタ１０４のゲート端子と容量素子１０８との間の導通を制御するスイッチトランジスタ１０７とを有する。
【００６４】
第１及び第２の実施形態によれば、オーバーフロードレイントランジスタのドレイン端子の過度的電圧変動を抑制し、光電変換部の電荷の過剰排出を低減することができる。その結果、画素毎の飽和電荷量のばらつきを抑え、高輝度信号入力時のリニアリティ低下を抑制できる。また同時に限られた画素あたりのスペース内で光電変換部のレイアウト面積を大きくとることが可能となり、画質劣化を防止できる。
【００６５】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【図面の簡単な説明】
【００６６】
【図１】本発明の第１の実施形態による固体撮像装置を示す等価回路図である。
【図２】本発明の第１の実施形態による固体撮像装置を示すレイアウト図である。
【図３】本発明の第１の実施形態による固体撮像装置を示すタイミング図である。
【図４】本発明の第２の実施形態による固体撮像装置を示す等価回路図である。
【図５】本発明の第２の実施形態による固体撮像装置を示すレイアウト図である。
【図６】本発明の第２の実施形態による固体撮像装置を示すタイミング図である。
【図７】本発明の第１の実施形態による固体撮像装置でのドレイン領域の電圧変動を示すグラフである。
【符号の説明】
【００６７】
１０１  フォトダイオード
１０２  転送トランジスタ
１０３  リセットトランジスタ
１０４  出力トランジスタ
１０５  セレクトトランジスタ
１０６  オーバーフロードレイントランジスタ
１０７  スイッチトランジスタ
１０８  容量素子
１１０  電流源
【図１】
2010136110.tif 000003
【図２】
2010136110.tif 000004
【図３】
2010136110.tif 000005
【図４】
2010136110.tif 000006
【図５】
2010136110.tif 000007
【図６】
2010136110.tif 000008
【図７】
2010136110.tif 000009