(57)【要約】【課題】複数のスイッチング素子間の絶縁性を確保しつつ、複数のスイッチング素子の放熱性を十分に確保することができる半導体装置並びにそれに使用される放熱体を提供する。【解決手段】半導体装置１において、ダイパット２上に第１のスイッチング素子１１及び第２のスイッチング素子１２が搭載される。第１のスイッチング素子１１はダイパッド２に直接接合され、第２のスイッチング素子１２は放熱体５を介してダイパット２に搭載される。放熱体５は、放熱性に優れたシリコン基板５１を主体に構成されている。【選択図】図１
2010251556.tif 000002
【特許請求の範囲】
【請求項１】
第１の表面に第１の主電極を有し、前記第１の表面に対向する第２の表面に第２の主電極を有する第１のスイッチング素子と、
第３の表面に第３の主電極を有し、前記第３の表面に対向する第４の表面に第４の主電極を有する第２のスイッチング素子と、
第５の表面を有しこの第５の表面に第１の領域及び第２の領域を有するダイパッドと、
第６の表面及びそれに対向する第７の表面を有し前記第６の表面に第３の領域及び第４の領域を有するシリコン基板、前記第３の領域に配設された第１のパッド電極、及び前記第４の領域に配設され前記第１のパッド電極に電気的に接続された第２のパッド電極を有する放熱体と、を備え、
前記ダイパッドの前記第１の領域において前記第５の表面に前記第２の主電極を電気的に接続して前記第１のスイッチング素子を搭載し、
前記第２の領域において前記第５の表面に前記シリコン基板の前記第７の表面を向かい合わせて前記放熱体を搭載し、
前記シリコン基板の前記第１のパッド電極において前記第４の主電極を電気的に接続して前記第２のスイッチング素子を搭載したことを特徴とする半導体装置。
【請求項２】
前記放熱体は、
前記シリコン基板と、
前記シリコン基板の前記第６の表面上において前記第３の領域及び前記第４の領域に配設された絶縁膜と、
前記第３の領域から前記第４の領域に渡って前記絶縁膜上に配設され、前記第１のパッド電極、又は前記第１のパッド電極及び前記第２のパッド電極を構成する第１の金属層と、
前記シリコン基板の前記第７の表面上に配設され、前記ダイパッドの前記第５の表面に接合するための第２の金属層と、
を更に備えたことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記ダイパッドの前記第１の領域において前記第５の表面に前記第１のスイッチング素子の前記第２の主電極を接合する第１の半田と、
前記放熱体の前記第１のパッド電極に前記第２のスイッチング素子の前記第４の主電極を接合する第２の半田と、
前記放熱体の前記第２のパッド電極に電気的に接続される配線と、
を更に備えたことを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記第１のスイッチング素子の前記第１の主面に配設された第１の制御電極と、
前記第２のスイッチング素子の前記第３の主面に配設された第２の制御電極と、を備え、
前記第１のスイッチング素子の前記第１の制御電極は第１の入力端子に接続され、前記第２の主電極は第１の電源端子に接続され、
前記第２のスイッチング素子の前記第２の制御電極は第２の入力端子に接続され、前記第３の主電極は第２の電源端子に接続され、
前記第１のスイッチング素子の前記第１の主電極は前記放熱体の前記第１のパッド電極及び前記第２のパッド電極を通して前記第２のスイッチング素子の第４の主電極に接続されることを特徴とする請求項１乃至請求項３のいずれかに記載の半導体装置。
【請求項５】
第１の表面及びそれに対向する第２の表面を有するシリコン基板と、
前記シリコン基板の前記第１の表面上に配設された絶縁膜と、
前記絶縁膜上の互いに異なる領域に配設され、第１のパッド電極及びこの第１のパッド電極に電気的に接続された第２のパッド電極を構成する第１の金属層と、
前記シリコン基板の前記第２の表面上に配設された接合するための第２の金属層と、
を備えたことを特徴とする放熱体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び放熱体に関し、特に複数のスイッチング素子をダイパッド上に搭載する半導体装置及びそれに使用される放熱体に関する。
【背景技術】
【０００２】
家電モータの駆動回路、車載モータの駆動回路等において、直流を交流に変換する１つの回路としてハーフブリッジ回路が知られている。ハーフブリッジ回路は２つのゲート駆動回路と２つのスイッチング素子とによって構築されている。
【０００３】
２つのスイッチング素子にはＭＯＳＦＥＴ（metal oxide semiconductor field effect transistor）やＩＧＢＴ（insulated gate bipolar transistor）が使用されている。この２つのスイッチング素子は１つのモールドパッケージ内に納められ、半導体装置として製品化がなされている。
【０００４】
下記特許文献１には、この種の半導体装置に好適なマルチチップパッケージ構造を有する電力素子が開示されている。この電力素子は、リードフレーム上に絶縁テープを介在してスイッチング素子であるトランジスタチップ、コントロールＩＣチップのそれぞれを並べて取り付けている。絶縁テープにはポリイミドが使用され、この絶縁テープとの接着には導電性接着剤が使用されている。
【０００５】
また、下記特許文献２には、集積回路装置が開示されている。この集積回路装置は、分割された引き出しリード上にそれぞれ電力トランジスタを配置している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００１−１１０９８６号公報
【特許文献２】実開昭４９−４７５６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記特許文献１及び特許文献２においては、以下の点について配慮がなされていなかった。
【０００８】
特許文献１に係る電力素子はトランジスタチップとその制御を行うコントロールＩＣチップとを組み合わせた回路構成である。トランジスタチップの動作に伴う発熱量は大きいので、リードフレームに直接取り付ければ、トランジスタチップの放熱性を十分に確保することができ、トランジスタチップの発熱に伴う特性劣化を防止することができる。一方、コントロールＩＣチップの動作に伴う発熱量は小さいので、放熱性を特に確保する必要がなく、リードフレーム上に絶縁テープを介してコントロールＩＣチップを取り付ければ、コントロールＩＣチップとトランジスタチップとの絶縁性を確保することができる。
【０００９】
ところが、２つのスイッチング素子を有するハーフブリッジ回路を構築する場合、一方のスイッチング素子をリードフレームに直接取り付け、他方のスイッチング素子をリードフレーム上に絶縁テープを介して取り付けると、絶縁テープの放熱性が悪いので、他方のスイッチング素子の放熱性を十分に確保することができない。このため、他方のスイッチング素子の発熱に伴う特性劣化が発生し、一方、他方のそれぞれのスイッチング素子の特性にばらつきが生じるので、ハーフブリッジ回路に適した特性を得ることが難しかった。
【００１０】
また、特許文献２に係る集積回路装置を応用すれば、分割された引き出しリード上にそれぞれスイッチング素子を配置すれば、ハーフブリッジ回路は構築することができる。ところが、分割された引き出しリード間に絶縁のために離間スペースが必要であり、限られたモールド樹脂内においては分割された個々の引き出しリード自体のボリュームが小さくなる。つまり、引き出しリードにおいては放熱性を十分に確保することができないので、スイッチング素子の発熱に伴う特性劣化を避けることが難しい。
【００１１】
本発明は上記課題を解決するためになされたものである。従って、本発明は、複数のスイッチング素子間の絶縁性を確保しつつ、複数のスイッチング素子の放熱性を十分に確保することができる半導体装置並びにそれに使用される放熱体を提供することである。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、本発明の実施例に係る第１の特徴は、半導体装置において、第１の表面に第１の主電極を有し、第１の表面に対向する第２の表面に第２の主電極を有する第１のスイッチング素子と、第３の表面に第３の主電極を有し、第３の表面に対向する第４の表面に第４の主電極を有する第２のスイッチング素子と、第５の表面を有しこの第５の表面に第１の領域及び第２の領域を有するダイパッドと、第６の表面及びそれに対向する第７の表面を有し第６の表面に第３の領域及び第４の領域を有するシリコン基板、第３の領域に配設された第１のパッド電極、及び第４の領域に配設され第１のパッド電極に電気的に接続された第２のパッド電極を有する放熱体と、を備え、ダイパッドの第１の領域において第５の表面に第２の主電極を電気的に接続して第１のスイッチング素子を搭載し、第２の領域において第５の表面にシリコン基板の第７の表面を向かい合わせて放熱体を搭載し、シリコン基板の第１のパッド電極において第４の主電極を電気的に接続して第２のスイッチング素子を搭載したことである。
【００１３】
第１の特徴に係る半導体装置において、放熱体は、シリコン基板と、シリコン基板の第６の表面上において第３の領域及び第４の領域に配設された絶縁膜と、第３の領域から第４の領域に渡って絶縁膜上に配設され、第１のパッド電極、又は第１のパッド電極及び第２のパッド電極を構成する第１の金属層と、シリコン基板の第７の表面上に配設され、ダイパッドの第５の表面に接合するための第２の金属層とを更に備えることが好ましい。
【００１４】
第１の特徴に係る半導体装置において、ダイパッドの第１の領域において第５の表面に第１のスイッチング素子の第２の主電極を接合する第１の半田と、放熱体の第１のパッド電極に第２のスイッチング素子の第４の主電極を接合する第２の半田と、放熱体の第２のパッド電極に電気的に接続される配線とを更に備えることが好ましい。
【００１５】
第１の特徴に係る半導体装置において、第１のスイッチング素子の第１の主面に配設された第１の制御電極と、第２のスイッチング素子の第３の主面に配設された第２の制御電極と、を備え、第１のスイッチング素子の第１の制御電極は第１の入力端子に接続され、第２の主電極は第１の電源端子に接続され、第２のスイッチング素子の第２の制御電極は第２の入力端子に接続され、第３の主電極は第２の電源端子に接続され、第１のスイッチング素子の第１の主電極は、放熱体の第１のパッド電極及び第２のパッド電極を通して第２のスイッチング素子の第４の主電極に接続されることが好ましい。
【００１６】
本発明の実施例に係る第２の特徴は、放熱体において、第１の表面及びそれに対向する第２の表面を有するシリコン基板と、シリコン基板の第１の表面上に配設された絶縁膜と、絶縁膜上の互いに異なる領域に配設され、第１のパッド電極及びこの第１のパッド電極に電気的に接続された第２のパッド電極を構成する第１の金属層と、シリコン基板の第２の表面上に配設された接合するための第２の金属層とを備える。
【発明の効果】
【００１７】
本発明によれば、複数のスイッチング素子間の絶縁性を確保しつつ、複数のスイッチング素子の放熱性を十分に確保することができる半導体装置並びにそれに使用される放熱体を提供することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施例１に係る半導体装置の要部拡大断面図である。
【図２】図１に示す半導体装置の封止体の一部分を除いた平面図である。
【図３】実施例１に係る半導体装置の放熱体の拡大断面図である。
【図４】図３に示す放熱体の拡大平面図である。
【図５】実施例１に係る半導体装置の回路構成図である。
【図６】実施例１の変形例に係る半導体装置の要部拡大断面図である。
【図７】本発明の実施例２に係る半導体装置の回路構成図である。
【図８】実施例２に係る半導体装置の封止体の一部分を除いた平面図である。
【図９】図８に示す放熱体の拡大平面図である。
【図１０】本発明の実施例３に係る半導体装置の回路構成図である。
【図１１】実施例３に係る半導体装置の封止体の一部分を除いた平面図である。
【発明を実施するための形態】
【００１９】
次に、図面を参照して、本発明の実施例を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、現実のものとは異なる。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている場合がある。
【００２０】
また、以下に示す実施例はこの発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は各構成部品の配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
【００２１】
（実施例１）
本発明の実施例１は、ハーフブリッジ回路を構築する２つのスイッチング素子が１つの封止体により封止された半導体装置を説明するものである。
【００２２】
［半導体装置の回路構成］
図５に示すように、実施例１に係る半導体装置は、第１のスイッチング素子ＳＷ１と第２のスイッチング素子ＳＷ２とを備えている。第１のスイッチング素子ＳＷ１及び第２のスイッチング素子ＳＷ２はハーフブリッジ回路を構築するスイッチング素子である。第１のスイッチング素子ＳＷ１、第２のスイッチング素子ＳＷ２のそれぞれには実施例１においてパワーＭＯＳＦＥＴが使用されている。なお、パワーＭＯＳＦＥＴに必ずしも限定されるものではなく、第１のスイッチング素子ＳＷ１及び第２のスイッチング素子ＳＷ２にはＩＧＢＴを使用することができる。
【００２３】
第１のスイッチング素子ＳＷ１は、第１の主電極（例えばソース電極）、第２の主電極（例えばドレイン電極）及び第１の制御電極（例えばゲート電極）を有する。同様に、第２のスイッチング素子ＳＷ２は、第３の主電極（例えばソース電極）、第４の主電極（例えばドレイン電極）及び第２の制御電極（例えばゲート電極）を有する。
【００２４】
第１のスイッチング素子ＳＷ１の第１の制御電極は第１の入力端子ＩＮ１に接続され、第１の主電極は、第２のスイッチング素子ＳＷ２の第４の主電極に接続されるとともに出力端子ＯＵＴに接続され、第２の主電極は電源端子（ドレイン電源）Ｐ１に接続される。第２のスイッチング素子ＳＷ２の第２の制御電極は第２の入力端子ＩＮ２に接続され、第３の主電極は第２の電源端子（ソース電源）Ｐ２に接続される。
【００２５】
［半導体装置のデバイス構造］
図１乃至図４に示すように、実施例１に係る半導体装置１は、第１の表面１１Ａに第１の主電極１１１を有し、第１の表面１１Ａに対向する第２の表面１１Ｂに第２の主電極１１２を有する第１のスイッチング素子（ＳＷ１）１１と、第３の表面１２Ａに第３の主電極１２１を有し、第３の表面１２Ａに対向する第４の表面１２Ｂに第４の主電極１２２を有する第２のスイッチング素子（ＳＷ２）１２と、第５の表面２Ａを有しこの第５の表面２Ａに第１の領域２０１及び第２の領域２０２を有するダイパッド２と、第６の表面５Ａ及びそれに対向する第７の表面５Ｂを有し第６の表面５Ａに第３の領域５０１及び第４の領域５０２を有するシリコン基板５１、第３の領域５０１に配設された第１のパッド電極５３１、及び第４の領域５０２に配設され第１のパッド電極５３１に電気的に接続された第２のパッド電極５３２を有する放熱体５とを備えている。そして、半導体装置１は、ダイパッド２の第１の領域２０１において第５の表面２Ａに第２の主電極１１２を電気的に接続して第１のスイッチング素子１１を搭載し、第２の領域２０２において第５の表面２Ａにシリコン基板５１の第７の表面５Ａを向かい合わせて放熱体５を搭載し、放熱体５の第１のパッド電極５３１において第４の主電極１２２を電気的に接続して第２のスイッチング素子１２を搭載している。
【００２６】
図２に示すように、ダイパッド２の一側面（図２中、下辺に沿った側面）の中央部にはリード２３が一体に接続されている。このリード２３の左側には、ダイパット２に離間され電気的に分離されたリード２１及び２２が配列されている。リード２３の右側には、ダイパッド２に離間され電気的に分離されたリード２４及び２５が配列されている。ダイパッド２と、それに搭載された第１のスイッチング素子１１、第２のスイッチング素子１２及び放熱体５と、リード２１−２５のインナー部分は封止体９によって気密に封止されている。この半導体装置１は、必ずしもこの端子数に限定されるものではないが、実施例１において５端子（５ピン）を有するモールド型パッケージにより構成されている。
【００２７】
ダイパッド２は、第１のスイッチング素子１１及び第２のスイッチング素子１２を搭載するとともに、それらの動作によって発生する熱を放熱する放熱板としての機能を有する。ダイパッド２は、電気伝導性に優れ、かつ熱伝導性に優れた、例えばＣｕ、Ｃｕ合金、Ｆｅ−Ｎｉ合金等の板材により構成されている。ダイパッド２は、必ずしもこの数値に限定されるものではないが、図２中、縦方向の長辺の長さを例えば１６ｍｍ−１８ｍｍに設定し、横方向の短辺の長さを例えば１２ｍｍ−１６ｍｍに設定している。ダイパット２の第５の表面２Ａと対向する裏面２Ｂは封止体９から露出され、放熱効果が高められている。ダイパッド２の第５の表面５Ａから裏面５Ｂまでの厚さは例えば１．８ｍｍ−２．２ｍｍに設定されている。なお、ダイパッド２の裏面２Ｂは必ずしも露出される必要はなく、実施例１に係る半導体装置１はダイパット２の第５の表面２Ａ並びに裏面２Ｂを封止体９により被覆するフルモールドタイプであってもよい。
【００２８】
リード２１−２５のアウター部分は封止体９からその外側に延伸されている。ここでは、特に限定されるものではないが、ピン挿入型の半導体装置１が構築されている。リード２１は第１の入力端子ＩＮ１として使用され、リード２２は第１のスイッチング素子１１及び第２のスイッチング素子１２に共通の出力端子ＯＵＴとして使用されている。リード２３は第１の電源端子Ｐ１として使用され、リード２３とダイパット２とは一体に形成されているので、ダイパッド２には第１の電源端子Ｐ１から供給される電圧が印加されるようになっている。リード２４は第２の電源端子Ｐ２として使用され、リード２５は第２の入力端子ＩＮ２として使用されている。リード２１−２５は、基本的にはダイパット２と同一リードフレームから切断若しくは成形されたものであり、ダイパッド２と同一材料により構成されている。リード２１−２５の厚さはダイパッド２の厚さよりも薄く例えば０．５ｍｍ−０．８ｍｍに設定されている。
【００２９】
第１のスイッチング素子１１は、第１の主面１１Ａ及び第２の主面１１Ｂを有する基板１１０と、第１の主面１１Ａ上に配設された第１の主電極１１１及び第１の制御電極１１３と、第２の主面１１Ｂに配設された第２の主電極１１２とを備えている。基板１１０は例えば単結晶シリコン基板であり、この単結晶シリコン基板に例えばソース領域、ドレイン領域及びゲート電極を有するパワーＭＯＳＦＥＴが構築されている。第１の主電極１１１及び第１の制御電極１１３には例えばＡｌ合金が使用されている。第２の主電極１１２には、導電性を有し、基板１１０とのオーミック性を有し、半田との濡れ性が良好な、例えばＮｉ、Ｔｉ−Ｎｉ等の金属や合金を使用することができる。第２の主電極１１２は、必ずしも単層膜に限定されるものではなく、例えばＮｉとＴｉとの積層膜であってもよい。
【００３０】
第２のスイッチング素子１２は、第１のスイッチング素子１１と同一構造であり、第３の主面１２Ａ及び第４の主面１２Ｂを有する基板１２０と、第３の主面１２Ａ上に配設された第３の主電極１２１及び第２の制御電極１２３と、第４の主面１２Ｂに配設された第４の主電極１２２とを備えている。基板１２０、第３の主電極１２１、第２の制御電極１２３、第４の主電極１２２のそれぞれは、第１のスイッチング素子１１の基板１１０、第１の主電極１１１、第１の制御電極１２３、第２の主電極１１２のそれぞれと同一材料により構成されている。第１のスイッチング素子１１、第２のスイッチング素子１２は、必ずしもこの数値に限定されるものではないが、図２中、例えば縦方向の長さを３．０ｍｍ−４．０ｍｍ、横方向の長さを３．０ｍｍ−４．５ｍｍ、厚さを０．２ｍｍ−０．４ｍｍに設定している。
【００３１】
放熱体５は、特に図３及び図４に詳細に示すように、第２のスイッチング素子１２を搭載し、この第２のスイッチング素子１２をダイパッド２の第５の主面２Ａ上に搭載しつつ、第２のスイッチング素子１２の動作によって発生する熱をダイパッド２側に放熱する機能を有する。従って、放熱体５は、その厚さ方向において熱伝導性に優れ、絶縁体又は高抵抗体としての機能も備えている。
【００３２】
放熱体５は、第６の表面（図３中、上側表面）５Ａ及び第７の表面（図３中、下側裏面）５Ｂを有するシリコン基板５１と、シリコン基板５１の第６の表面５Ａ上に配設された絶縁膜５２と、絶縁膜５２上の互いに異なる第３の領域５０１及び第４の領域５０２に配設され、第１のパッド電極５３１及びこの第１のパッド電極５３１に電気的に接続された第２のパッド電極５３２を構成する第１の金属層５３と、シリコン基板５１の第７の表面５Ｂ上に配設された接合するための第２の金属層５５とを備える。更に、放熱体５は、第６の表面５Ａ側において、第３の領域５０１及び第４の領域５０２部分が開口され、それ以外の絶縁膜５２上及び第１の金属層５３上に配設された保護膜５４を備えている。
【００３３】
シリコン基板５１は、放熱体５のベース基材であり、ポリイミド樹脂等の樹脂、セラミックス基板等の絶縁基板のそれぞれに比べて小さな熱伝導率を有し、熱伝導性に優れている。また、シリコン基板５１は第１のスイッチング素子１１の基板１１０や第２のスイッチング素子１２の基板１２０と同一材料であり、安価に入手することができ、半導体製造プロセスを利用して放熱体５を容易に製作することができる。シリコン基板５１は、電気伝導を目的として使用するものではなく、放熱機能を有する第２のスイッチング素子１２のベース基板、実装基板若しくは中間基板として使用されるので、単結晶に限らず、多結晶や非晶質であってもよい。また、シリコン基板５１に代えてそれと同等の機能並びに特性を有する炭化シリコン（ＳｉＣ）等の化合物半導体を使用することができる。シリコン基板５１は、第２のスイッチング素子１２を搭載し（第３の領域５０１）、かつ第２のスイッチング素子１２と第１のスイッチング素子１１との接続領域（第４の領域５０２）を必要とするので、第２のスイッチング素子１２に比べて一回り平面サイズを大きく設定している。例えばシリコン基板５１は、図２中、縦方向の長さを例えば６．０ｍｍ−８．５ｍｍ、横方向の長さを例えば４．０ｍｍ−６．５ｍｍ、厚さを例えば０．２ｍｍ−０．６ｍｍに設定している。
【００３４】
絶縁膜５２は、シリコン基板５１と第２のスイッチング素子１２の第４の主電極１２２との間の電気的な分離を行うことを目的として、ここでは第６の主面５Ａの全域に配設されている。絶縁膜５２は、樹脂やセラミックスに比べて小さな熱伝導率を有し、半導体製造プロセスにおいて簡易に形成することができる、シリコン酸化膜又はシリコン窒化膜により形成される。絶縁膜５２は、電気的な絶縁性を確保しつつ、熱伝導性を高めるために、例えば１．０μｍ−３．０μｍの比較的薄い膜厚により形成されている。なお、電気的な絶縁が必要なく、又耐圧を必要としない場合、絶縁膜５２は必ずしも必要なく、放熱体５をシリコン基板５１の抵抗値が支配的となる高抵抗体として機能させてもよい。
【００３５】
第１の金属層５３は、第２のスイッチング素子１２の第２の主電極１２２に電気的に接続するための第１のパッド電極５３１と、この第１のパッド電極５３１をシリコン基板５１の第６の表面上において第３の領域５０１から第４の領域５０２まで引き出し第４の領域５０２において第１のスイッチング素子１１の第１の主電極１１１に接続するための第２のパッド電極５３２とを構成する。第１の金属層５３には、例えば第２のスイッチング素子１２の第４の主電極１２２との間の半田を使用した接合性を高めつつ、熱伝導性を高めるためにＮｉが使用される。Ｎｉは例えばめっき法又はスパッタリング法により成膜され、Ｎｉの膜厚は例えば０．５μｍ−１．０μｍに設定される。
【００３６】
保護膜５４は、第１のパッド電極５３１、第２のパッド電極５３２のそれぞれの表面の保護、他の部分との電気的な分離並びに半田の流出を防止するダムを目的として構成されている。保護膜６には例えばポリイミド樹脂、ソルダーレジスト等を使用することができる。
【００３７】
実施例１に係る半導体装置１は、これらの構成を備え、ダイパッド２の第１の領域２０１において第５の表面２Ａ上に第１の半田３１を介して第１のスイッチング素子１１の第２の主電極１１２を接合するとともに電気的に接続している。ダイパッド２の第２の領域２０２において第５の表面２Ａ上には第２の半田３２を介して放熱体５の第２の金属層５５が接合されるとともに、ダイパッド２に放熱体５が熱的に結合される。この放熱体５の第１のパッド電極５３１には、第２のスイッチング素子１２の第４の主電極１２２が第３の半田３３を介して接合されるとともに電気的に接続される。第１の半田３１−第３の半田３３には電気伝導性に優れかつ熱伝導性に優れた例えばＰｂ−Ｓｎ半田を実用的に使用するこができる。
【００３８】
第１のスイッチング素子１１の第１の制御電極１１３は配線７１を通してリード２１に電気的に接続され、第１の主電極１１１は配線７２を通してリード２２に接続される。配線７１、７２には例えばＣｕ、Ｃｕ合金、Ｆｅ−Ｎｉ合金等の導電性を有する細長い板材により構成されたストラップリードが使用されている。配線７１と第１の制御電極１１３、リード２１のそれぞれとの間は第４の半田３５により接合されるとともに電気的に接続される。配線７２と第１の主電極１１１、リード２２のそれぞれとの間は同様に第４の半田３５により接合されるとともに電気的に接続される。第４の半田３５には例えばＰｂ−Ｓｎ半田を実用的に使用することができる。
【００３９】
第２のスイッチング素子１２の第２の制御電極１２３は配線７４を通してリード２５に電気的に接続され、第３の主電極１２１は配線７３を通してリード２４に接続される。配線７３、７４は配線７１、７２と同様にストラップリードにより構成されている。また、配線７３、７４の接続にも同様に第４の半田３５が使用されている。
【００４０】
そして、放熱体５の第２のパッド電極５３２は配線７５を通してリード２２に電気的に接続される。配線７５は配線７１等と同様にストラップリードにより構成され、この配線７５の接続には第４の半田３５が使用される。また、第１の主電極１１１は、リード２２を介さずに第２のパッド電極５３２に直接配線してもよい。
【００４１】
［半導体装置の特徴］
このように構成される実施例１に係る半導体装置１においては、シリコン基板５１をベース基材とする放熱体５を備えたので、複数の第１のスイッチング素子１１と第２のスイッチング素子１２との間の絶縁性（若しくは高抵抗性）を確保しつつ、熱伝導性に優れたシリコン基板５１を利用し、複数の第１のスイッチング素子１１及び第２のスイッチング素子１２の放熱性を十分に確保することができる。従って、第１のスイッチング素子１１、第２のスイッチング素子１２のそれぞれの特性の熱によるばらつきを抑制することができるので、ハーフブリッジ回路に適した特性を実現することができる。
【００４２】
更に、実施例１に係る半導体装置１においては、放熱体５を備えたことにより、ダイパッド２の第１の領域２０１と第２の領域２０２との間を空間的に分割する必要はなく、双方の間を連結し、ダイパッド２のボリュームを増加することができるので、ダイパッド２を利用した放熱性をより一層向上することができる。
【００４３】
［変形例］
本発明の実施例１に係る変形例は、前述の半導体装置１において、放熱体５の構成を変えた例を説明するものである。変形例に係る半導体装置１は、基本的な構成は前述の実施例１に係る半導体装置１と同様であるが、図６に示すように、放熱体５の第２のパッド電極５３２上に第３の金属層５７が配設されている。配線７５、又はすべての配線７１−７５はボンディングワイヤにより構成されている。
【００４４】
このボンディングワイヤには例えばＡｌワイヤ、Ａｕワイヤ、Ｃｕワイヤ等が使用される。ボンディングワイヤはボンディング装置を用いて第２のパッド電極５３２、リード２２等に機械的にかつ電気的に接続される。
【００４５】
放熱体５の第２のパッド電極５３２上に配設された第３の金属層５７は配線７５とのボンダビリティを向上する機能を有する。この第３の金属層５７には例えばＡｌ膜、Ａｌ合金膜等を使用することができる。
【００４６】
このように構成される実施例１の変形例に係る半導体装置１においては、前述の実施例１に係る半導体装置１により得られる効果と同様の効果を奏することができる。
【００４７】
（実施例２）
本発明の実施例２は、前述の実施例１に係る半導体装置１において、スイッチング素子をＩＧＢＴに代えた例を説明するものである。
【００４８】
［半導体装置の回路構成］
図７に示すように、実施例２に係る半導体装置１は、基本的には実施例１に係る半導体装置１と同様にハーフブリッジ回路を構築するが、第１のスイッチング素子ＳＷ１、第２のスイッチング素子ＳＷ２のそれぞれにＩＧＢＴを使用している。更に、第１のスイッチング素子ＳＷ１の主電極間にはこの第１のスイッチング素子ＳＷ１に電気的に並列に第１のダイオードＤ１が挿入されている。同様に、第２のスイッチング素子ＳＷ２の主電極間にはこの第２のスイッチング素子ＳＷ２に電気的に並列に第２のダイオードＤ２が挿入されている。第１のダイオードＤ１、第２のダイオードＤ２はいずれも例えば整流ダイオード（ＦＲＤ）である。
【００４９】
［半導体装置のデバイス構造］
実施例２に係る半導体装置１は、図８に示すように、ダイパッド２の第１の領域２０１にＩＧＢＴにより構成された第１のスイッチング素子（ＳＷ）１１及び第１のダイオード（Ｄ１）１３を搭載し、第２の領域２０２に放熱体５を搭載している。第１のスイッチング素子１１、第１のダイオード１３、放熱体５のそれぞれの搭載方式は前述の実施例１に係る半導体装置１の第１のスイッチング素子１１の搭載方式と同様である。
【００５０】
放熱体５は、図８及び図９に示すように、シリコン基板５１の第６の表面５Ａ上の第３の領域５０１に第１のパッド電極５３１及び同一層でかつ同一導電性材料により構成された第３のパッド電極５３３を有し、第４の領域５０２に第２のパッド電極５３２を有する。第１のパッド電極５３１には第２のスイッチング素子１２が搭載され、第３のパッド電極５３３には第２のダイオード１４が搭載される。第２のスイッチング素子１２、第２のダイオード１４のそれぞれの搭載方式は前述の実施例１に係る半導体装置１の第２のスイッチング素子１２の搭載方式と同様である。
【００５１】
第１のダイオード１３の一方の主電極（ここではアノード電極）はダイパッド２を通してリード２３に電気的に接続され、他方の主電極（ここではカソード電極）は配線７２を通してリード２２に電気的に接続される。第２のダイオード１４の一方の主電極（ここではアノード電極）は放熱体５の第３のパッド電極５３３、第２のパッド電極５３２、配線７５のそれぞれを通してリード２２に電気的に接続され、他端の主電極（ここではカソード電極）は配線７３を通してリード２４に電気的に接続される。配線７２、７５のそれぞれには、前述の実施例１及びその変形例に係る半導体装置１の配線７１等と同様にストラップリード又はボンディングワイヤが使用される。
【００５２】
このように構成される実施例２に係る半導体装置１においては、前述の実施例１に係る半導体装置１により得られる効果と同様の効果を奏することができる。
【００５３】
（実施例３）
本発明の実施例３は、前述の実施例２に係る半導体装置１において、フルブリッジ回路の構築に好適な例を説明するものである。
【００５４】
［半導体装置の回路構成］
図１０に示すように、実施例３に係る半導体装置１は、前述の図７に示す実施例２に係る半導体装置１のハーフブリッジ回路と同様の第１のハーフブリッジ回路ＨＢＣ１及び第２のハーフブリッジ回路ＨＢＣ２の２個を備えている。つまり、実施例３に係る半導体装置１においてはフルブリッジ回路を構築することができる。
【００５５】
［半導体装置のデバイス構造］
図１１に示すように、実施例３に係る半導体装置１は、第１のハーフブリッジ回路ＨＢＣ１を構築する前述の図８に示すダイパッド２、第１のスイッチング素子１１、放熱体５及び第２のスイッチング素子１２と、第２のハーフブリッジ回路ＨＢＣ２を構築する同様に図８に示すダイパッド２、第１のスイッチング素子１１、放熱体５及び第２のスイッチング素子１２とを１つの封止体９により封止したものである。実施例３において、半導体装置１は、２組のリード２１−２５を配列しており、合計１０端子を備えている。
【００５６】
このように構成される実施例３に係る半導体装置１においては、前述の実施例１に係る半導体装置１により得られる効果と同様の効果を奏することができる。
【００５７】
（その他の実施例）
上記のように、本発明を実施例１乃至実施例３によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものでない。本発明は様々な代替実施の形態、実施例及び運用技術に適用することができる。
【産業上の利用可能性】
【００５８】
本発明は、複数のスイッチング素子間の絶縁性を確保しつつ、複数のスイッチング素子の放熱性を十分に確保することができる半導体装置並びにそれに使用される放熱体に広く適用可能である。
【符号の説明】
【００５９】
１…半導体装置
１１、ＳＷ１…第１のスイッチング素子
１１１…第１の主電極
１１２…第２の主電極
１１３…第１の制御電極
１２、ＳＷ２…第２のスイッチング素子
１２１…第３の主電極
１２２…第４の主電極
１２３…第２の制御電極
２…ダイパッド
２１−２５…リード
５…放熱体
５１…シリコン基板
５２…絶縁膜
５３…第１の金属層
５３１…第１のパッド電極
５３２…第２のパッド電極
５３３…第３のパッド電極
５４…保護膜
５５…第１の金属層
９…封止体
Ｄ１…第１のダイオード
Ｄ２…第２のダイオード
ＨＢＣ１…第１のハーフブリッジ回路
ＨＢＣ２…第２のハーフブリッジ回路
【図１】
2010251556.tif 000003
【図２】
2010251556.tif 000004
【図３】
2010251556.tif 000005
【図４】
2010251556.tif 000006
【図５】
2010251556.tif 000007
【図６】
2010251556.tif 000008
【図７】
2010251556.tif 000009
【図８】
2010251556.tif 000010
【図９】
2010251556.tif 000011
【図１０】
2010251556.tif 000012
【図１１】
2010251556.tif 000013