(57)【要約】【課題】スイッチング周波数を変化させることなく、一周期内においてスイッチング素子ごとに１個のパルスを印加することでＤＣＤＣコンバータの出力電圧を制御する。【解決手段】フェーズシフト制御部１２は、ＤＣＤＣコンバータの出力電圧が一定に保たれるように、直流電源Ｅｉをバイパスさせる転流期間ｔｃｏｍを制御しながら、スイッチング素子Ｑ１〜Ｑ４を一定の周期Ｔでオン／オフさせることで、直流電源Ｅｉにて発生された電圧が共振回路２ａにかからないようにする期間と、直流電源Ｅｉにて発生された電圧が共振回路２ａに印加される期間とを交互に繰り返す。【選択図】      図１
2010011625.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子のスイッチング動作に基づいて直流を矩形波に変換する直交変換部と、
直交変換部から出力された矩形波を共振させる共振回路と、
前記共振回路にて共振された共振電流を直流に変換する交直変換部と、
前記直流が極性を交互に反転されながら前記共振回路に印加されるように前記スイッチング素子のスイッチング動作を制御するとともに、前記共振回路に印加される直流の極性が反転される間の期間に前記直流が前記共振回路に印加されるのをバイパスさせるように前記スイッチング素子のスイッチング動作を制御するスイッチング制御部とを備えることを特徴とするＤＣＤＣコンバータ。
【請求項２】
スイッチング素子のスイッチング動作に基づいて直流を矩形波に変換する直交変換部と、
直交変換部から出力された矩形波を共振させる共振回路と、
前記共振回路にて共振された共振電流を変圧するトランスと、
前記トランスにて変圧された共振電流を直流に変換する交直変換部と、
前記直流が極性を交互に反転されながら前記共振回路に印加されるように前記スイッチング素子のスイッチング動作を制御するとともに、前記共振回路に印加される直流の極性が反転される間の期間に前記直流が前記共振回路に印加されるのをバイパスさせるように前記スイッチング素子のスイッチング動作を制御するスイッチング制御部とを備えることを特徴とするＤＣＤＣコンバータ。
【請求項３】
前記スイッチング素子は、
前記直流の正極側と前記共振回路の高電位側との間に接続された第１のスイッチング素子と、
前記直流の負極側と前記共振回路の高電位側との間に接続された第２のスイッチング素子と、
前記直流の正極側と前記共振回路の低電位側との間に接続された第３のスイッチング素子と、
前記直流の負極側と前記共振回路の低電位側との間に接続された第４のスイッチング素子とを備え、
前記スイッチング制御部は、位相差が１８０度かつデューティ比が５０％になるように前記第１のスイッチング素子と前記第２のスイッチング素子をオン／オフ制御し、位相差が１８０度かつデューティ比が５０％になるとともに、前記第１のスイッチング素子と前記第２のスイッチング素子に対して０度より大きく１８０度より小さな範囲内で位相がずれるように前記第３のスイッチング素子と前記第４のスイッチング素子をオン／オフ制御することを特徴とする請求項１または２に記載のＤＣＤＣコンバータ。
【請求項４】
前記スイッチング素子は、
前記直流の正極側と前記共振回路の高電位側との間に接続された第１のスイッチング素子と、
前記直流の負極側と前記共振回路の高電位側との間に接続された第２のスイッチング素子と、
前記直流の正極側と前記共振回路の低電位側との間に接続された第３のスイッチング素子と、
前記直流の負極側と前記共振回路の低電位側との間に接続された第４のスイッチング素子とを備え、
前記スイッチング制御部は、１周期内において所定の期間間隔を置いて交互にオンするように前記第２のスイッチング素子と前記第４のスイッチング素子をオン／オフ制御し、前記第２のスイッチング素子と前記第４のスイッチング素子の反転動作をそれぞれ行うように前記第１のスイッチング素子と前記第３のスイッチング素子をオン／オフ制御することを特徴とする請求項１または２に記載のＤＣＤＣコンバータ。
【請求項５】
前記スイッチング素子は、
前記直流の正極側と前記共振回路の高電位側との間に接続された第１のスイッチング素子と、
前記直流の負極側と前記共振回路の高電位側との間に接続された第２のスイッチング素子と、
前記直流の正極側と前記共振回路の低電位側との間に接続された第３のスイッチング素子と、
前記直流の負極側と前記共振回路の低電位側との間に接続された第４のスイッチング素子とを備え、
前記スイッチング制御部は、１周期内において所定の期間間隔を置いて交互にオンするように前記第１のスイッチング素子と前記第３のスイッチング素子をオン／オフ制御し、前記第１のスイッチング素子と前記第３のスイッチング素子の反転動作をそれぞれ行うように前記第２のスイッチング素子と前記第４のスイッチング素子をオン／オフ制御することを特徴とする請求項１または２に記載のＤＣＤＣコンバータ。
【請求項６】
交流を直流に変換する交直変換回路と、
前記交直変換回路から出力された直流を昇圧または降圧して出力する請求項１から５のいずれか１項に記載のＤＣＤＣコンバータとを備えることを特徴とするスイッチング電源。
【請求項７】
請求項１から５のいずれか１項に記載のＤＣＤＣコンバータと、
前記ＤＣＤＣコンバータから出力された直流を蓄えるバッテリと、
直流を交流に変換するインバータとを備えることを特徴とする無停電電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＤＣＤＣコンバータ、スイッチング電源および無停電電源装置に関し、特に、電流共振回路を用いたＤＣＤＣコンバータの出力電圧制御方式に適用して好適なものである。
【背景技術】
【０００２】
電流共振回路を用いたＤＣＤＣコンバータでは、出力電圧を変化させるためにスイッチング周波数を制御する方法がある。ここで、このＤＣＤＣコンバータの電圧ゲイン（出力電圧と入力電圧との比）は、共振周波数の近傍をピークとして、そこから裾を引くような周波数特性を持つことから、入力変動や負荷変動に対してスイッチング周波数を変化させることで、出力電圧を一定に保つことができる。
【０００３】
また、例えば、特許文献１には、電流共振並列形のスイッチング電源の制御方法において、軽負荷時に余分なエネルギーを供給しないよう、共振電流を低減させ、スイッチング素子のストレスや回路損失が最小になるようにするため、出力負荷電流が軽減した際、共振コンデンサ電圧が上昇し共振電流が増大することにより回路損失が増大する現象を防止するよう環流回路を設け、共振回路の両端子を結ぶ閉回路を形成し、充電極性を一旦反転させ、あるいは零電圧にしてから動作を開始させる方法が開示されている。
【０００４】
【特許文献１】特開平５−１３７３３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、出力電圧を一定に保つために、スイッチング周波数を変化させる方法では、軽負荷時に必要となる電圧ゲインが得られるようにするためには、スイッチング周波数を定常動作時の数倍まで上昇させる必要がある。このため、スイッチング損失やトランスの鉄損が増大し、変換効率が低下するという問題があった。
【０００６】
また、特許文献１に開示された方法では、ＰＷＭ制御に加え、スイッチング素子をオンさせるためのパルスを新たに付加する必要がある。このため、スイッチング素子のオン／オフ制御が複雑化するとともに、パルス間の間隔が狭くなり、スイッチング素子や駆動回路を高速化する必要があることから、コストアップを招くという問題があった。
【０００７】
そこで、本発明の目的は、スイッチング周波数を変化させることなく、一周期内においてスイッチング素子ごとに１個のパルスを印加することで出力電圧を制御することが可能なＤＣＤＣコンバータ、スイッチング電源および無停電電源装置を提供することである。
【課題を解決するための手段】
【０００８】
上述した課題を解決するために、請求項１記載のＤＣＤＣコンバータによれば、スイッチング素子のスイッチング動作に基づいて直流を矩形波に変換する直交変換部と、直交変換部から出力された矩形波を共振させる共振回路と、前記共振回路にて共振された共振電流を直流に変換する交直変換部と、前記直流が極性を交互に反転されながら前記共振回路に印加されるように前記スイッチング素子のスイッチング動作を制御するとともに、前記共振回路に印加される直流の極性が反転される間の期間に前記直流が前記共振回路に印加されるのをバイパスさせるように前記スイッチング素子のスイッチング動作を制御するスイッチング制御部とを備えることを特徴とする。
【０００９】
また、請求項２記載のＤＣＤＣコンバータによれば、スイッチング素子のスイッチング動作に基づいて直流を矩形波に変換する直交変換部と、直交変換部から出力された矩形波を共振させる共振回路と、前記共振回路にて共振された共振電流を変圧するトランスと、前記トランスにて変圧された共振電流を直流に変換する交直変換部と、前記直流が極性を交互に反転されながら前記共振回路に印加されるように前記スイッチング素子のスイッチング動作を制御するとともに、前記共振回路に印加される直流の極性が反転される間の期間に前記直流が前記共振回路に印加されるのをバイパスさせるように前記スイッチング素子のスイッチング動作を制御するスイッチング制御部とを備えることを特徴とする。
【００１０】
また、請求項３記載のＤＣＤＣコンバータによれば、前記スイッチング素子は、前記直流の正極側と前記共振回路の高電位側との間に接続された第１のスイッチング素子と、前記直流の負極側と前記共振回路の高電位側との間に接続された第２のスイッチング素子と、前記直流の正極側と前記共振回路の低電位側との間に接続された第３のスイッチング素子と、前記直流の負極側と前記共振回路の低電位側との間に接続された第４のスイッチング素子とを備え、前記スイッチング制御部は、位相差が１８０度かつデューティ比が５０％になるように前記第１のスイッチング素子と前記第２のスイッチング素子をオン／オフ制御し、位相差が１８０度かつデューティ比が５０％になるとともに、前記第１のスイッチング素子と前記第２のスイッチング素子に対して０度より大きく１８０度より小さな範囲内で位相がずれるように前記第３のスイッチング素子と前記第４のスイッチング素子をオン／オフ制御することを特徴とする。
【００１１】
また、請求項４記載のＤＣＤＣコンバータによれば、前記スイッチング素子は、前記直流の正極側と前記共振回路の高電位側との間に接続された第１のスイッチング素子と、前記直流の負極側と前記共振回路の高電位側との間に接続された第２のスイッチング素子と、前記直流の正極側と前記共振回路の低電位側との間に接続された第３のスイッチング素子と、前記直流の負極側と前記共振回路の低電位側との間に接続された第４のスイッチング素子とを備え、前記スイッチング制御部は、１周期内において所定の期間間隔を置いて交互にオンするように前記第２のスイッチング素子と前記第４のスイッチング素子をオン／オフ制御し、前記第２のスイッチング素子と前記第４のスイッチング素子の反転動作をそれぞれ行うように前記第１のスイッチング素子と前記第３のスイッチング素子をオン／オフ制御することを特徴とする。
【００１２】
また、請求項５記載のＤＣＤＣコンバータによれば、前記スイッチング素子は、前記直流の正極側と前記共振回路の高電位側との間に接続された第１のスイッチング素子と、前記直流の負極側と前記共振回路の高電位側との間に接続された第２のスイッチング素子と、前記直流の正極側と前記共振回路の低電位側との間に接続された第３のスイッチング素子と、前記直流の負極側と前記共振回路の低電位側との間に接続された第４のスイッチング素子とを備え、前記スイッチング制御部は、１周期内において所定の期間間隔を置いて交互にオンするように前記第１のスイッチング素子と前記第３のスイッチング素子をオン／オフ制御し、前記第１のスイッチング素子と前記第３のスイッチング素子の反転動作をそれぞれ行うように前記第２のスイッチング素子と前記第４のスイッチング素子をオン／オフ制御することを特徴とする。
【００１３】
また、請求項６記載のスイッチング電源によれば、交流を直流に変換する交直変換回路と、前記交直変換回路から出力された直流を昇圧または降圧して出力する請求項１から５のいずれか１項に記載のＤＣＤＣコンバータとを備えることを特徴とする。
また、請求項７記載の無停電電源装置によれば、請求項１から５のいずれか１項に記載のＤＣＤＣコンバータと、前記ＤＣＤＣコンバータから出力された直流を蓄えるバッテリと、直流を交流に変換するインバータとを備えることを特徴とする。
【発明の効果】
【００１４】
以上説明したように、本発明によれば、直流が共振回路に印加されるのをバイパスさせるようにスイッチング素子のスイッチング動作を制御することで、直流電源から発生されたエネルギーが共振回路に伝わらない期間を設けることができる。このため、入力変動や負荷変動が発生した場合においても、スイッチング周波数を変化させることなく、出力電圧を一定に保つことが可能となるとともに、ＰＷＭ制御に加え、スイッチング素子をオンさせるためのパルスを新たに付加する必要がなくなる。この結果、軽負荷時においても、スイッチング損失やトランスの鉄損の増大を抑制しつつ、必要な電圧ゲインを得ることが可能となるとともに、スイッチング素子や駆動回路を高速化する必要がなくなり、コストアップを抑制しつつ、変換効率を向上させることができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施形態に係るＤＣＤＣコンバータについて図面を参照しながら説明する。
図１は、本発明の第１実施形態に係るＤＣＤＣコンバータの概略構成を示すブロック図である。
図１において、ＤＣＤＣコンバータには、直交変換回路１ａ、共振回路２ａ、トランスＴ１、交直変換回路３ａおよびフェーズシフト制御部１２が設けられている。ここで、直交変換回路１ａは、スイッチング素子Ｑ１〜Ｑ４のスイッチング動作に基づいて直流を矩形波に変換することができる。共振回路２ａは、直交変換回路１ａから出力された矩形波を共振させることができる。トランスＴ１は、共振回路２ａにて共振された共振電流を変圧することができる。交直変換回路３ａは、トランスＴ１にて変圧された共振電流を直流に変換することができる。フェーズシフト制御部１２は、直流が極性を交互に反転されながら共振回路２ａに印加されるようにスイッチング素子Ｑ１〜Ｑ４のスイッチング動作を制御するとともに、共振回路２ａに印加される直流の極性が反転される間の期間に直流が共振回路２ａに印加されるのをバイパスさせるようにスイッチング素子Ｑ１〜Ｑ４のスイッチング動作を制御することができる。
【００１６】
そして、直交変換回路１ａの前段には、直流電源Ｅｉが接続され、直流電源Ｅｉには入力コンデンサＣｉｎが並列に接続されている。また、直交変換回路１ａの後段には、共振回路２ａが接続され、共振回路２ａの後段には、トランスＴ１を介して交直変換回路３ａが接続されている。そして、交直変換回路３ａの出力側には、負荷抵抗ＲＬが接続されるとともに、ＤＣＤＣコンバータの出力電圧を検出する出力電圧検出部１１が接続されている。
【００１７】
具体的には、直交変換回路１ａには、スイッチング素子Ｑ１〜Ｑ４が設けられている。そして、スイッチング素子Ｑ１、Ｑ２は互いに直列に接続されるとともに、スイッチング素子Ｑ３、Ｑ４は互いに直列に接続されている。そして、スイッチング素子Ｑ１、Ｑ２の直列回路は、直流電源Ｅｉに並列に接続されるとともに、スイッチング素子Ｑ３、Ｑ４の直列回路は、直流電源Ｅｉに並列に接続されている。また、スイッチング素子Ｑ１〜Ｑ４には、ダイオードＤｑ１〜Ｄｑ４がそれぞれ並列に接続されるとともに、コンデンサＣｑ１〜Ｃｑ４がそれぞれ並列に接続されている。
【００１８】
なお、スイッチング素子Ｑ１〜Ｑ４としては、例えば、電界効果トランジスタまたはＩＧＢＴ（ｉｎｓｕｌａｔｅｄ  ｇａｔｅ  ｂｉｐｏｌａｒ  ｔｒａｎｓｉｓｔｏｒ）などを用いることができる。また、コンデンサＣｑ１〜Ｃｑ４は、電界効果トランジスタのドレイン−ソース間容量などで代用してもよいし、ダイオードＤｑ１〜Ｄｑ４は、電界効果トランジスタのソース−チャネル間接合などで代用してもよい。
【００１９】
また、共振回路２ａには、共振インダクタＬｒおよび共振コンデンサＣｒが設けられるとともに、高電位側端子Ｖａおよび低電位側端子Ｖｂが設けられている。そして、高電位側端子Ｖａは、スイッチング素子Ｑ１、Ｑ２の接続点に接続されるとともに、低電位側端子Ｖｂは、スイッチング素子Ｑ３、Ｑ４の接続点に接続されている。そして、高電位側端子Ｖａと低電位側端子Ｖｂとの間には、共振インダクタＬｒと共振コンデンサＣｒとがトランスＴ１の一次巻線ｎ１を介して直列に接続されている。ここで、トランスＴ１の一次巻線ｎ１には、一次インダクタンスＬｍが並列に接続されている。
【００２０】
また、交直変換回路３ａには、整流ダイオードＤ１、Ｄ２および出力コンデンサＣｏが設けられている。そして、整流ダイオードＤ１のアノードは、二次巻線ｎ３の一端に接続されるとともに、整流ダイオードＤ１のカソードは、出力コンデンサＣｏを介して二次巻線ｎ３の他端に接続されている。また、整流ダイオードＤ２のアノードは、二次巻線ｎ２の一端に接続されるとともに、整流ダイオードＤ２のカソードは、整流ダイオードＤ１のカソードに接続されている。
【００２１】
また、出力コンデンサＣｏには、負荷抵抗ＲＬが並列に接続されるとともに、出力コンデンサＣｏの両端には、出力電圧検出部１１が接続されている。そして、出力電圧検出部１１の出力は、フェーズシフト制御部１２に入力されている。
【００２２】
そして、直流電源Ｅｉにて発生された直流は直交変換回路１ａに印加される。また、ＤＣＤＣコンバータの出力電圧は出力電圧検出部１１にて検出され、フェーズシフト制御部１２に入力される。そして、フェーズシフト制御部１２は、ＤＣＤＣコンバータの出力電圧が一定に保たれるように、直流電源Ｅｉをバイパスさせる転流期間ｔｃｏｍを制御しながら、スイッチング素子Ｑ１〜Ｑ４を一定の周期Ｔでオン／オフさせることで、直流電源Ｅｉから印加された直流を交流に変換し、共振回路２ａに出力する。ここで、フェーズシフト制御部１２は、スイッチング素子Ｑ１〜Ｑ４を一定の周期Ｔでオン／オフさせる場合、直流電源Ｅｉにて発生された電圧が共振回路２ａにかからないようにする期間と、直流電源Ｅｉにて発生された電圧が共振回路２ａに印加される期間とを交互に繰り返すことができる。
【００２３】
なお、直流電源Ｅｉにて発生された電圧が共振回路２ａにかからないようにする場合、フェーズシフト制御部１２は、スイッチング素子Ｑ２、Ｑ４をオフした上で、スイッチング素子Ｑ１、Ｑ３をオンすることができる。あるいは、スイッチング素子Ｑ１、Ｑ３をオフした上で、スイッチング素子Ｑ２、Ｑ４をオンすることができる。
【００２４】
また、直流電源Ｅｉにて発生された電圧が共振回路２ａに印加されるようにする場合、フェーズシフト制御部１２は、スイッチング素子Ｑ２、Ｑ３をオフした上で、スイッチング素子Ｑ１、Ｑ４をオンすることができる。あるいは、スイッチング素子Ｑ１、Ｑ４をオフした上で、スイッチング素子Ｑ２、Ｑ３をオンすることができる。例えば、フェーズシフト制御部１２は、位相差が１８０度かつデューティ比が５０％になるようにスイッチング素子Ｑ１、Ｑ２をオン／オフ制御し、位相差が１８０度かつデューティ比が５０％になるとともに、スイッチング素子Ｑ１、Ｑ２に対して０度より大きく１８０度より小さな範囲内で位相がずれるようにスイッチング素子Ｑ３、Ｑ４をオン／オフ制御することができる。
【００２５】
そして、直交変換回路１ａにて生成された矩形波が共振回路２ａに入力されると、その矩形波が共振回路２ａにて共振されながら、トランスＴ１に出力される。そして、共振回路２ａにて共振された共振電流がトランスＴ１に入力されると、トランスＴ１の一次巻線ｎ１と二次巻線ｎ２、ｎ３との間の巻線比に応じて昇圧または降圧され、交直変換回路３ａに入力される。
【００２６】
そして、交直変換回路３ａにおいて、トランスＴ１から出力された交流が整流ダイオードＤ１、Ｄ２にて整流された後、出力コンデンサＣｏにて平滑され、負荷抵抗ＲＬに供給される。
【００２７】
これにより、入力変動や負荷変動が発生した場合においても、スイッチング周波数を変化させることなく、ＤＣＤＣコンバータの出力電圧を一定に保つことが可能となるとともに、ＰＷＭ制御に加え、スイッチング素子Ｑ１〜Ｑ４をオンさせるためのパルスを新たに付加する必要がなくなる。この結果、軽負荷時においても、スイッチング損失やトランスＴ１の鉄損の増大を抑制しつつ、必要な電圧ゲインを得ることが可能となるとともに、スイッチング素子Ｑ１〜Ｑ４や駆動回路を高速化する必要がなくなり、コストアップを抑制しつつ、変換効率を向上させることができる。
【００２８】
図２は、図１のスイッチング素子Ｑ１〜Ｑ４のオン／オフのタイミングと、Ｖａ−Ｖｂ間電圧との関係を示す図、図３−１は、図２の時刻ｔ１−ｔ２の期間における電流経路を示す図、図３−２は、図２の時刻ｔ２−ｔ３の期間における電流経路を示す図、図３−３は、図２の時刻ｔ３−ｔ４の期間における電流経路を示す図、図３−４は、図２の時刻ｔ４−ｔ５の期間における電流経路を示す図である。
【００２９】
図２の時刻ｔ１において、スイッチング素子Ｑ３をオフ、スイッチング素子Ｑ４をオンしたまま、スイッチング素子Ｑ１をオン、スイッチング素子Ｑ２をオフすることで、図３−１に示すように、直流電源Ｅｉ→スイッチング素子Ｑ１→共振インダクタＬｒ→一次巻線ｎ１→共振コンデンサＣｒ→スイッチング素子Ｑ４→直流電源Ｅｉという経路で電流が流れ、共振回路２ａの高電位側端子Ｖａと低電位側端子Ｖｂとの間には、直流電源Ｅｉにて発生された直流が印加される。
【００３０】
次に、時刻ｔ２において、スイッチング素子Ｑ１をオン、スイッチング素子Ｑ２をオフしたまま、スイッチング素子Ｑ３をオン、スイッチング素子Ｑ４をオフすることで、図３−２に示すように、スイッチング素子Ｑ３→スイッチング素子Ｑ１→共振インダクタＬｒ→一次巻線ｎ１→共振コンデンサＣｒ→スイッチング素子Ｑ３という経路で電流が流れ、直流電源Ｅｉがバイパスされることから、共振回路２ａの高電位側端子Ｖａと低電位側端子Ｖｂとの間には、０Ｖが印加される。
【００３１】
そして、共振回路２ａの高電位側端子Ｖａと低電位側端子Ｖｂとの間に０Ｖが印加されている場合、共振回路２ａにて共振動作を継続させつつ、交直変換回路３ａへの電力供給量を抑制することができ、ＤＣＤＣコンバータの出力電圧を低下させることができる。
【００３２】
次に、時刻ｔ３において、スイッチング素子Ｑ３をオン、スイッチング素子Ｑ４をオフしたまま、スイッチング素子Ｑ１をオフ、スイッチング素子Ｑ２をオンすることで、図３−３に示すように、直流電源Ｅｉ→スイッチング素子Ｑ３→共振コンデンサＣｒ→一次巻線ｎ１→共振インダクタＬｒ→スイッチング素子Ｑ２→直流電源Ｅｉという経路で電流が流れ、共振回路２ａの高電位側端子Ｖａと低電位側端子Ｖｂとの間には、直流電源Ｅｉにて発生された直流が反転されて印加される。
次に、時刻ｔ４において、スイッチング素子Ｑ１をオフ、スイッチング素子Ｑ２をオンしたまま、スイッチング素子Ｑ３をオフ、スイッチング素子Ｑ４をオンすることで、図３−４に示すように、スイッチング素子Ｑ２→スイッチング素子Ｑ４→共振コンデンサＣｒ→一次巻線ｎ１→共振インダクタＬｒ→スイッチング素子Ｑ２という経路で電流が流れ、直流電源Ｅｉがバイパスされることから、共振回路２ａの高電位側端子Ｖａと低電位側端子Ｖｂとの間には、０Ｖが印加される。
【００３３】
そして、以上の動作を一周期Ｔとして繰り返すことで、直流電源Ｅｉから印加された直流が交流に変換され、共振回路２ａに出力される。
【００３４】
ここで、直流電源Ｅｉにて発生された電圧が共振回路２ａにかからない期間を転流期間ｔｃｏｍ、直流電源Ｅｉにて発生された電圧が共振回路２ａに印加される期間を導通期間ｔｏｎとすると、ｔｏｎ＋ｔｃｏｍ＝Ｔ／２とすることができる。そして、フェーズシフト制御部１２は、出力電圧検出部１１にて検出された出力電圧に基づいて導通期間ｔｏｎを制御することで、入力変動や負荷変動が発生した場合においても、スイッチング周波数を変化させることなく、ＤＣＤＣコンバータの出力電圧が一定に保つことができる。
【００３５】
図４は、負荷変動が存在する場合における図１のスイッチング素子Ｑ１〜Ｑ４のスイッチング周波数と電圧ゲインとの関係を示す図である。
図４において、例えば、図１の共振回路２ａの共振周波数ｆｓｗが１００ｋＨｚであるとすると、図１のＤＣＤＣコンバータの電圧ゲインは、共振周波数ｆｓｗの近傍をピークとして、そこから裾を引くような周波数特性を持つ。このため、スイッチング素子Ｑ１〜Ｑ４のスイッチング周波数を変化させることで、電圧ゲインを変化させることができ、入力変動や負荷変動に対して出力電圧を一定に保つことができる。
ここで、例えば、定格出力電圧が得られる電圧ゲインを１とすると、定常動作点Ｐ１を動作周波数２００ｋＨｚに設定することができる。
【００３６】
一方、電圧ゲインの周波数特性は、負荷の大きさによって変動し、負荷が軽くなるに従って電圧ゲインの周波数特性がＡ３→Ａ２→Ａ１と変化する。ここで、軽負荷時において、例えば、入力電圧が１．２倍に上昇した場合、出力電圧を一定にするには、電圧ゲインを１／１．２＝０．８３に低下させる必要がある。そして、スイッチング素子Ｑ１〜Ｑ４のスイッチング周波数を変化させることで、電圧ゲインを０．８３に低下させる場合、スイッチング素子Ｑ１〜Ｑ４のスイッチング周波数を２００ｋＨｚから８００ｋＨｚに上昇させる必要があり、スイッチング損失やトランスＴ１の鉄損が大幅に上昇する。
【００３７】
これに対して、図２の導通期間ｔｏｎを制御することで、電圧ゲインを０．８３に低下させる場合、スイッチング素子Ｑ１〜Ｑ４のスイッチング周波数を変化させる必要がなくなることから、スイッチング損失やトランスＴ１の鉄損の上昇を抑制することができる。
【００３８】
図５は、導通角Ｄを変化させた場合における図１のスイッチング素子Ｑ１〜Ｑ４のスイッチング周波数と電圧ゲインとの関係を示す図である。
図５において、導通角Ｄをｔｏｎ／Ｔとすると、スイッチング素子Ｑ１〜Ｑ４のスイッチング周波数が一定である場合においても、導通角Ｄを小さくすることで、電圧ゲインが低下することが判る。
【００３９】
例えば、電圧ゲインを１から０．８に低下させる場合、スイッチング周波数による制御ならば、９５ｋＨｚから２８０ｋＨｚに上昇させる必要があるのに対し、導通角Ｄによる制御ならば、０．５から０．１にすればよいことが判る。
図６−１〜図６−３は、同一入力電圧で負荷電流が変化した場合において導通角Ｄを変化させた時の電流波形を示す図である。なお、図６−１は、負荷電流Ｉｏが１００％、図６−２は、負荷電流Ｉｏが５０％、図６−３は、負荷電流Ｉｏが５％の場合を示す。また、入力電圧Ｖｉｎは３７５Ｖで共通、スイッチング周波数ｆｓｗは９０ｋＨｚで共通として、出力電圧Ｖｏｕｔが４８Ｖになるように制御した。また、電流波形としては、１次共振インダクタ電流ｉＬｒ（図１の共振インダクタＬｒに流れる電流）、トランス励磁電流ｉＬｍ（図１の一次インダクタンスＬｍに流れる電流）および二次電流ｉ２（図１の整流ダイオードＤ１、Ｄ２に流れる電流）を示した。
【００４０】
図６−１〜図６−３において、負荷電流Ｉｏが１００％の場合には導通角Ｄを５０％、負荷電流Ｉｏが５０％の場合には導通角Ｄを３５％、負荷電流Ｉｏが５％の場合には導通角Ｄを３０％とすることで、出力電圧Ｖｏｕｔを４８Ｖに維持できた。
図７−１〜図７−３は、同一負荷で入力電圧が変化した場合において導通角Ｄを変化させた時の電流波形を示す図である。なお、図７−１は、入力電圧Ｖｉｎが４５０Ｖ、図７−２は、入力電圧Ｖｉｎが４１３Ｖ、図７−３は、入力電圧Ｖｉｎが３７０Ｖの場合を示す。また、負荷電流Ｉｏは５０％で共通、スイッチング周波数ｆｓｗは９０ｋＨｚで共通として、出力電圧Ｖｏｕｔが４８Ｖになるように制御した。
【００４１】
図７−１〜図７−３において、入力電圧Ｖｉｎが４５０Ｖの場合には導通角Ｄを１８％、入力電圧Ｖｉｎが４１３Ｖの場合には導通角Ｄを２４％、入力電圧Ｖｉｎが３７０Ｖの場合には導通角Ｄを３５％とすることで、出力電圧Ｖｏｕｔを４８Ｖに維持できた。
【００４２】
図８−１〜図８−３は、高入力電圧で負荷電流が変化した場合において導通角Ｄを変化させた時の電流波形を示す図である。なお、図８−１は、負荷電流Ｉｏが１００％、図８−２は、負荷電流Ｉｏが５０％、図８−３は、負荷電流Ｉｏが５％の場合を示す。また、入力電圧Ｖｉｎは４５０Ｖで共通、スイッチング周波数ｆｓｗは１３０ｋＨｚで共通として、出力電圧Ｖｏｕｔが４８Ｖになるように制御した。
【００４３】
図８−１〜図８−３において、負荷電流Ｉｏが１００％の場合には導通角Ｄを４０％、負荷電流Ｉｏが５０％の場合には導通角Ｄを３２％、負荷電流Ｉｏが５％の場合には導通角Ｄを１３％とすることで、出力電圧Ｖｏｕｔを４８Ｖに維持できた。
【００４４】
図９は、本発明の第２実施形態に係るＤＣＤＣコンバータの概略構成を示すブロック図である。
図９において、このＤＣＤＣコンバータには、直交変換回路１ｂ、共振回路２ｂ、トランスＴ１、交直変換回路３ｂおよびフェーズシフト制御部１２が設けられている。ここで、直交変換回路１ｂは、図１の直交変換回路１ａと同様の構成である。また、共振回路２ｂには、共振インダクタＬｒ２および共振コンデンサＣｒ２が設けられている。そして、高電位側端子Ｖａと低電位側端子Ｖｂとの間には、共振インダクタＬｒ２と共振コンデンサＣｒ２との直列回路が接続されるとともに、共振コンデンサＣｒ２には、一次インダクタンスＬｍが並列に接続されている。
【００４５】
また、交直変換回路３ｂには、整流ダイオードＤ１、Ｄ２、平滑コイルＬ１および出力コンデンサＣｏが設けられている。そして、整流ダイオードＤ１のアノードは、二次巻線ｎ３の一端に接続されるとともに、整流ダイオードＤ１のカソードは、平滑コイルＬ１および出力コンデンサＣｏを順次介して二次巻線ｎ３の他端に接続されている。また、整流ダイオードＤ２のアノードは、二次巻線ｎ２の一端に接続されるとともに、整流ダイオードＤ２のカソードは、整流ダイオードＤ１のカソードに接続されている。
【００４６】
そして、直流電源Ｅｉにて発生された直流は直交変換回路１ｂに印加される。また、ＤＣＤＣコンバータの出力電圧は出力電圧検出部１１にて検出され、フェーズシフト制御部１２に入力される。そして、フェーズシフト制御部１２は、ＤＣＤＣコンバータの出力電圧が一定に保たれるように、直流電源Ｅｉをバイパスさせる転流期間ｔｃｏｍを制御しながら、スイッチング素子Ｑ１〜Ｑ４を一定の周期Ｔでオン／オフさせることで、直流電源Ｅｉから印加された直流を交流に変換し、共振回路２ｂに出力する。なお、スイッチング素子Ｑ１〜Ｑ４のオン／オフのタイミングは、図２と同様に設定することができる。
【００４７】
そして、直交変換回路１ｂにて生成された交流が共振回路２ｂに入力されると、その交流が共振回路２ｂにて共振されながら、トランスＴ１に出力される。そして、共振回路２ｂにて共振された共振信号がトランスＴ１に入力されると、トランスＴ１の一次巻線ｎ１と二次巻線ｎ２、ｎ３との間の巻線比に応じて昇圧または降圧され、交直変換回路３ｂに入力される。
【００４８】
そして、交直変換回路３ｂにおいて、トランスＴ１から出力された交流が整流ダイオードＤ１、Ｄ２にて整流された後、平滑コイルＬ１および出力コンデンサＣｏにて平滑され、負荷抵抗ＲＬに供給される。
【００４９】
これにより、共振回路２ｂにて並列共振される場合においても、スイッチング損失やトランスＴ１の鉄損の増大を抑制しつつ、入力変動や負荷変動に応じた必要な電圧ゲインを得ることが可能となるとともに、スイッチング素子Ｑ１〜Ｑ４や駆動回路を高速化する必要がなくなり、コストアップを抑制しつつ、変換効率を向上させることができる。
【００５０】
図１０は、本発明の第３実施形態に係るＤＣＤＣコンバータの概略構成を示すブロック図である。
図１０において、このＤＣＤＣコンバータには、直交変換回路１ｃ、共振回路２ｃ、交直変換回路３ｃおよびフェーズシフト制御部１２が設けられている。ここで、直交変換回路１ｃは、図１の直交変換回路１ａと同様の構成である。
【００５１】
また、共振回路２ｃには、共振インダクタＬｒ３および共振コンデンサＣｒ３が設けられている。また、交直変換回路３ｃには、整流ダイオードＤ３〜Ｄ６および出力コンデンサＣｏが設けられている。
【００５２】
そして、整流ダイオードＤ３、Ｄ５は互いに直列に接続されるとともに、整流ダイオードＤ４、Ｄ６は互いに直列に接続されている。そして、整流ダイオードＤ３、Ｄ５の直列回路は、出力コンデンサＣｏに並列に接続されるとともに、整流ダイオードＤ４、Ｄ６の直列回路は、出力コンデンサＣｏに並列に接続されている。
【００５３】
また、高電位側端子Ｖａと整流ダイオードＤ３、Ｄ５の接続点との間には、共振インダクタＬｒ３が接続されるとともに、低電位側端子Ｖｂと整流ダイオードＤ４、Ｄ６の接続点との間には、共振コンデンサＣｒ３が接続されている。
【００５４】
そして、直流電源Ｅｉにて発生された直流は直交変換回路１ｃに印加される。また、ＤＣＤＣコンバータの出力電圧は出力電圧検出部１１にて検出され、フェーズシフト制御部１２に入力される。そして、フェーズシフト制御部１２は、ＤＣＤＣコンバータの出力電圧が一定に保たれるように、直流電源Ｅｉをバイパスさせる転流期間ｔｃｏｍを制御しながら、スイッチング素子Ｑ１〜Ｑ４を一定の周期Ｔでオン／オフさせることで、直流電源Ｅｉから印加された直流を交流に変換し、共振回路２ｃに出力する。なお、スイッチング素子Ｑ１〜Ｑ４のオン／オフのタイミングは、図２と同様に設定することができる。
【００５５】
そして、直交変換回路１ｃにて生成された交流が共振回路２ｃに入力されると、その交流が共振回路２ｃにて共振されながら、交直変換回路３ｃに入力される。
【００５６】
そして、交直変換回路３ｃにおいて、共振回路２ｃから出力された交流が整流ダイオードＤ３〜Ｄ６にて整流された後、出力コンデンサＣｏにて平滑され、負荷抵抗ＲＬに供給される。
【００５７】
これにより、トランスＴ１を用いることなく、共振回路２ｃと交直変換回路３ｃとが直接接続されている場合においても、入力変動や負荷変動に応じた必要な電圧ゲインを得ることが可能となるとともに、スイッチング素子Ｑ１〜Ｑ４や駆動回路を高速化する必要がなくなり、コストアップを抑制しつつ、変換効率を向上させることができる。
【００５８】
図１１は、本発明の第４実施形態に係るＤＣＤＣコンバータの概略構成を示すブロック図である。
図１１において、このＤＣＤＣコンバータには、図１のＤＣＤＣコンバータのフェーズシフト制御部１２の代わりにＰＷＭ制御部１３が設けられている。ここで、ＰＷＭ制御部１３は、１周期Ｔ内において転流期間ｔｃｏｍを置いて交互にオンするようにスイッチング素子Ｑ２、Ｑ４をオン／オフ制御し、スイッチング素子Ｑ２、Ｑ４の反転動作をそれぞれ行うようにスイッチング素子Ｑ１、Ｑ３をオン／オフ制御することができる。
【００５９】
そして、直流電源Ｅｉにて発生された直流は直交変換回路１ａに印加される。また、ＤＣＤＣコンバータの出力電圧は出力電圧検出部１１にて検出され、ＰＷＭ制御部１３に入力される。そして、ＰＷＭ制御部１３は、ＤＣＤＣコンバータの出力電圧が一定に保たれるように、直流電源Ｅｉをバイパスさせる転流期間ｔｃｏｍを制御しながら、スイッチング素子Ｑ１〜Ｑ４を一定の周期Ｔでオン／オフさせることで、直流電源Ｅｉから印加された直流を矩形波に変換し、共振回路２ａに出力する。
【００６０】
そして、直交変換回路１ａにて生成された矩形波が共振回路２ａに入力されると、その交流が共振回路２ａにて共振されながら、トランスＴ１に出力される。そして、共振回路２ａにて共振された共振信号がトランスＴ１に入力されると、トランスＴ１の一次巻線ｎ１と二次巻線ｎ２、ｎ３との間の巻線比に応じて昇圧または降圧され、交直変換回路３ａに入力される。
【００６１】
そして、交直変換回路３ａにおいて、トランスＴ１から出力された交流が整流ダイオードＤ１、Ｄ２にて整流された後、平滑コイルＬ１および出力コンデンサＣｏにて平滑され、負荷抵抗ＲＬに供給される。
【００６２】
図１２は、図１１のスイッチング素子Ｑ１〜Ｑ４のオン／オフにタイミングと、Ｖａ−Ｖｂ間電圧との関係を示す図である。
図１２の時刻ｔ１において、スイッチング素子Ｑ１をオン、スイッチング素子Ｑ２をオフしたまま、スイッチング素子Ｑ３をオフ、スイッチング素子Ｑ４をオンすることで、直流電源Ｅｉ→スイッチング素子Ｑ１→共振インダクタＬｒ→一次巻線ｎ１→共振コンデンサＣｒ→スイッチング素子Ｑ４→直流電源Ｅｉという経路で電流が流れ、共振回路２ａの高電位側端子Ｖａと低電位側端子Ｖｂとの間には、直流電源Ｅｉにて発生された直流が印加される。
【００６３】
次に、時刻ｔ２において、スイッチング素子Ｑ１をオン、スイッチング素子Ｑ２をオフしたまま、スイッチング素子Ｑ３をオン、スイッチング素子Ｑ４をオフすることで、スイッチング素子Ｑ３→スイッチング素子Ｑ１→共振インダクタＬｒ→一次巻線ｎ１→共振コンデンサＣｒ→スイッチング素子Ｑ３という経路で電流が流れ、直流電源Ｅｉがバイパスされることから、共振回路２ａの高電位側端子Ｖａと低電位側端子Ｖｂとの間には、０Ｖが印加される。
【００６４】
次に、時刻ｔ３において、スイッチング素子Ｑ３をオン、スイッチング素子Ｑ４をオフしたまま、スイッチング素子Ｑ１をオフ、スイッチング素子Ｑ２をオンすることで、直流電源Ｅｉ→スイッチング素子Ｑ３→共振コンデンサＣｒ→一次巻線ｎ１→共振インダクタＬｒ→スイッチング素子Ｑ２→直流電源Ｅｉという経路で電流が流れ、共振回路２ａの高電位側端子Ｖａと低電位側端子Ｖｂとの間には、直流電源Ｅｉにて発生された直流が反転されて印加される。
【００６５】
次に、時刻ｔ４において、スイッチング素子Ｑ３をオン、スイッチング素子Ｑ４をオフしたまま、スイッチング素子Ｑ１をオン、スイッチング素子Ｑ２をオフすることで、スイッチング素子Ｑ３→スイッチング素子Ｑ１→共振インダクタＬｒ→一次巻線ｎ１→共振コンデンサＣｒ→スイッチング素子Ｑ３という経路で電流が流れ、直流電源Ｅｉがバイパスされることから、共振回路２ａの高電位側端子Ｖａと低電位側端子Ｖｂとの間には、０Ｖが印加される。
【００６６】
そして、以上の動作を一周期Ｔとして繰り返すことで、直流電源Ｅｉから印加された直流が矩形波に変換され、共振回路２ａに出力される。
【００６７】
これにより、スイッチング素子Ｑ２、Ｑ４のデューティ比を５０％より小さくした場合においても、スイッチング損失やトランスＴ１の鉄損の増大を抑制しつつ、入力変動や負荷変動に応じた必要な電圧ゲインを得ることが可能となるとともに、スイッチング素子Ｑ１〜Ｑ４や駆動回路を高速化する必要がなくなり、コストアップを抑制しつつ、変換効率を向上させることができる。
【００６８】
なお、ＰＷＭ制御部１３は、１周期Ｔ内において転流期間ｔｃｏｍを置いて交互にオンするようにスイッチング素子Ｑ１、Ｑ３をオン／オフ制御し、スイッチング素子Ｑ１、Ｑ３の反転動作をそれぞれ行うようにスイッチング素子Ｑ２、Ｑ４をオン／オフ制御するようにしてもよい。
【００６９】
図１３は、本発明の第５実施形態に係る図１１のスイッチング素子Ｑ１〜Ｑ４のオン／オフのタイミングと、Ｖａ−Ｖｂ間電圧との関係を示す図である。
図１３の時刻ｔ１において、スイッチング素子Ｑ１をオフ、スイッチング素子Ｑ２をオンしたまま、スイッチング素子Ｑ３をオン、スイッチング素子Ｑ４をオフすることで、直流電源Ｅｉ→スイッチング素子Ｑ３→共振コンデンサＣｒ→一次巻線ｎ１→共振インダクタＬｒ→スイッチング素子Ｑ２→直流電源Ｅｉという経路で電流が流れ、共振回路２ａの高電位側端子Ｖａと低電位側端子Ｖｂとの間には、直流電源Ｅｉにて発生された直流が印加される。
【００７０】
次に、時刻ｔ２において、スイッチング素子Ｑ１をオフ、スイッチング素子Ｑ２をオンしたまま、スイッチング素子Ｑ３をオフ、スイッチング素子Ｑ４をオンすることで、スイッチング素子Ｑ２→スイッチング素子Ｑ４→共振コンデンサＣｒ→一次巻線ｎ１→共振インダクタＬｒ→スイッチング素子Ｑ２という経路で電流が流れ、直流電源Ｅｉがバイパスされることから、共振回路２ａの高電位側端子Ｖａと低電位側端子Ｖｂとの間には、０Ｖが印加される。
【００７１】
次に、時刻ｔ３において、スイッチング素子Ｑ３をオフ、スイッチング素子Ｑ４をオンしたまま、スイッチング素子Ｑ１をオン、スイッチング素子Ｑ２をオフすることで、直流電源Ｅｉ→スイッチング素子Ｑ１→共振インダクタＬｒ→一次巻線ｎ１→共振コンデンサＣｒ→スイッチング素子Ｑ４→直流電源Ｅｉという経路で電流が流れ、共振回路２ａの高電位側端子Ｖａと低電位側端子Ｖｂとの間には、直流電源Ｅｉにて発生された直流が反転されて印加される。
【００７２】
次に、時刻ｔ４において、スイッチング素子Ｑ３をオフ、スイッチング素子Ｑ４をオンしたまま、スイッチング素子Ｑ１をオフ、スイッチング素子Ｑ２をオンすることで、スイッチング素子Ｑ２→スイッチング素子Ｑ４→共振コンデンサＣｒ→一次巻線ｎ１→共振インダクタＬｒ→スイッチング素子Ｑ２という経路で電流が流れ、直流電源Ｅｉがバイパスされることから、共振回路２ａの高電位側端子Ｖａと低電位側端子Ｖｂとの間には、０Ｖが印加される。
【００７３】
そして、以上の動作を一周期Ｔとして繰り返すことで、直流電源Ｅｉから印加された直流が交流に変換され、共振回路２ａに出力される。
【００７４】
これにより、スイッチング素子Ｑ１、Ｑ３のデューティ比を５０％より小さくした場合においても、スイッチング損失やトランスＴ１の鉄損の増大を抑制しつつ、入力変動や負荷変動に応じた必要な電圧ゲインを得ることが可能となるとともに、スイッチング素子Ｑ１〜Ｑ４や駆動回路を高速化する必要がなくなり、コストアップを抑制しつつ、変換効率を向上させることができる。
【００７５】
なお、上述した第４実施形態および第５実施形態では、共振回路２ａとして、直列共振回路を用いる方法について説明したが、図９に示したように、共振回路２ａとして、並列共振回路を用いるようにしてもよい。
【００７６】
また、上述した第４実施形態および第５実施形態では、共振回路２ａと交直変換回路３ａとの間にトランスＴ１を接続する方法について説明したが、図１０に示したように、トランスＴ１を用いることなく、共振回路２ａと交直変換回路３ａとを直接接続するようにしてもよい。
【００７７】
また、第１実施形態、第２実施形態、第４実施形態および第５実施形態では、交直変換回路３ａとしてセンタータップ方式を用いる方法について説明したが、全波整流方式を用いるようにしてもよい。
【００７８】
また、上述した実施形態では、スイッチング素子Ｑ１、Ｑ２のオン／オフを互いに単に反転させるとともに、スイッチング素子Ｑ３、Ｑ４のオン／オフを互いに単に反転させる方法について説明したが、貫通電流が流れるのを防止するため、スイッチング素子Ｑ１、Ｑ２のオン／オフにデッドタイムを設けるようにしてもよいし、スイッチング素子Ｑ３、Ｑ４のオン／オフにデッドタイムを設けるようにしてもよい。
【００７９】
また、上述した実施形態では、出力電圧検出部１１にて検出された出力電圧に基づいて導通期間ｔｏｎを制御することで、ＤＣＤＣコンバータの出力電圧を調整する方法について説明したが、導通期間ｔｏｎを制御する方法と、スイッチング素子Ｑ１〜Ｑ４のスイッチング周波数を制御する方法とを併用してもよい。例えば、定常動作時には、周波数制御を行い、定常動作時よりも入力電圧が高く、負荷が軽い時に導通期間制御を行うようにしてもよい。デジタル制御に導通期間制御を用いる場合、周波数制御との切り替えは任意の時間に行うことが可能となることから、設計の自由度を向上させることができる。
【００８０】
また、上述したＤＣＤＣコンバータは、スイッチング素子のオン／オフを行うことで電力変換を行うスイッチング電源や、交流入力に異常が生じた際にバッテリからのバックアップ電力に移行する無停電電源装置などに用いることができる。
【図面の簡単な説明】
【００８１】
【図１】本発明の第１実施形態に係るＤＣＤＣコンバータの概略構成を示すブロック図である。
【図２】図１のスイッチング素子Ｑ１〜Ｑ４のオン／オフのタイミングと、Ｖａ−Ｖｂ間電圧との関係を示す図である。
【図３−１】図２の時刻ｔ１−ｔ２の期間における電流経路を示す図である。
【図３−２】図２の時刻ｔ２−ｔ３の期間における電流経路を示す図である。
【図３−３】図２の時刻ｔ３−ｔ４の期間における電流経路を示す図である。
【図３−４】図２の時刻ｔ４−ｔ５の期間における電流経路を示す図である。
【図４】負荷変動が存在する場合における図１のスイッチング素子Ｑ１〜Ｑ４のスイッチング周波数と電圧ゲインとの関係を示す図である。
【図５】導通角Ｄを変化させた場合における図１のスイッチング素子Ｑ１〜Ｑ４のスイッチング周波数と電圧ゲインとの関係を示す図である。
【図６−１】同一入力電圧で負荷電流が変化した場合において導通角Ｄを変化させた時の電流波形を示す図である。
【図６−２】同一入力電圧で負荷電流が変化した場合において導通角Ｄを変化させた時の電流波形を示す図である。
【図６−３】同一入力電圧で負荷電流が変化した場合において導通角Ｄを変化させた時の電流波形を示す図である。
【図７−１】同一負荷で入力電圧が変化した場合において導通角Ｄを変化させた時の電流波形を示す図である。
【図７−２】同一負荷で入力電圧が変化した場合において導通角Ｄを変化させた時の電流波形を示す図である。
【図７−３】同一負荷で入力電圧が変化した場合において導通角Ｄを変化させた時の電流波形を示す図である。
【図８−１】高入力電圧で負荷電流が変化した場合において導通角Ｄを変化させた時の電流波形を示す図である。
【図８−２】高入力電圧で負荷電流が変化した場合において導通角Ｄを変化させた時の電流波形を示す図である。
【図８−３】高入力電圧で負荷電流が変化した場合において導通角Ｄを変化させた時の電流波形を示す図である。
【図９】本発明の第２実施形態に係るＤＣＤＣコンバータの概略構成を示すブロック図である。
【図１０】本発明の第３実施形態に係るＤＣＤＣコンバータの概略構成を示すブロック図である。
【図１１】本発明の第４実施形態に係るＤＣＤＣコンバータの概略構成を示すブロック図である。
【図１２】図１１のスイッチング素子Ｑ１〜Ｑ４のオン／オフにタイミングと、Ｖａ−Ｖｂ間電圧との関係を示す図である。
【図１３】本発明の第５実施形態に係る図１１のスイッチング素子Ｑ１〜Ｑ４のオン／オフのタイミングと、Ｖａ−Ｖｂ間電圧との関係を示す図である。
【符号の説明】
【００８２】
Ｅｉ  直流電源
Ｃｉｎ  入力コンデンサ
Ｑ１〜Ｑ４  スイッチング素子
Ｄ１、Ｄ２  整流ダイオード
Ｄｑ１〜Ｄｑ４  ダイオード
Ｃｑ１〜Ｃｑ４  コンデンサ
Ｌｒ、Ｌｒ２、Ｌｒ３  共振インダクタ
Ｃｒ、Ｃｒ２、Ｃｒ３  共振コンデンサ
Ｔ１  トランス
Ｌｍ  一次インダクタンス
ｎ１  一次巻線
ｎ２、ｎ３  二次巻線
Ｃｏ  出力コンデンサ
ＲＬ  負荷抵抗
Ｌ１  平滑コイル
１ａ〜１ｃ  直交変換回路
２ａ〜２ｃ  共振回路
３ａ〜３ｃ  交直変換回路
１１  出力電圧検出部
１２  フェーズシフト制御部
１３  ＰＷＭ制御部
【図１】
2010011625.tif 000003
【図２】
2010011625.tif 000004
【図３−１】
2010011625.tif 000005
【図３−２】
2010011625.tif 000006
【図３−３】
2010011625.tif 000007
【図３−４】
2010011625.tif 000008
【図４】
2010011625.tif 000009
【図５】
2010011625.tif 000010
【図６−１】
2010011625.tif 000011
【図６−２】
2010011625.tif 000012
【図６−３】
2010011625.tif 000013
【図７−１】
2010011625.tif 000014
【図７−２】
2010011625.tif 000015
【図７−３】
2010011625.tif 000016
【図８−１】
2010011625.tif 000017
【図８−２】
2010011625.tif 000018
【図８−３】
2010011625.tif 000019
【図９】
2010011625.tif 000020
【図１０】
2010011625.tif 000021
【図１１】
2010011625.tif 000022
【図１２】
2010011625.tif 000023
【図１３】
2010011625.tif 000024