(57)【要約】      （修正有）【課題】薄膜が形成された基板を接合層によって接合された半導体装置の、基板と薄膜の熱膨張係数が異なることによって生じる基板のうねりに起因する薄膜と接合層の界面剥離や接合層のクラック等の発生を防止し、信頼性及び寿命を向上させることが可能な半導体装置を提供する。【解決手段】半導体素子１２と基板１１とが接合層１３によって接合された半導体装置１０であって、基板にはその外表面に薄膜１５が形成され、薄膜のうち、半導体素子１２と非接合な部分の薄膜には亀裂１７が形成され、基板上の薄膜は亀裂によって断続的に配置されている。これにより、半導体素子が発熱して基板の温度が上昇しても容易に変形することができ、基板にうねりが発生することがなくなる。【選択図】図１
2010251457.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と基板とが接合層によって接合された半導体装置であって、
前記基板にはその外表面に薄膜が形成され、
前記薄膜のうち、前記半導体素子と非接合な部分の薄膜には亀裂が形成され、前記基板上の薄膜は前記亀裂によって断続的に配置されていることを特徴とする半導体装置。
【請求項２】
半導体素子と基板とが接合層によって接合された半導体装置であって、
前記基板にはその外表面に薄膜が形成され、
前記薄膜のうち、前記半導体素子と非接合な部分の薄膜には一定幅を有する溝状空間部が形成され、前記基板上の薄膜は前記溝状空間部によって断続的に配置されていることを特徴とする半導体装置。
【請求項３】
半導体素子と基板とが接合層によって接合された半導体装置であって、
前記基板には、前記半導体素子との接合面及びその周辺部に薄膜が形成されていることを特徴とする半導体装置。
【請求項４】
前記半導体素子は複数設けられ、当該複数の半導体素子が１つの前記基板に接合されていることを特徴とする請求項１〜３のいずれか一項に記載の半導体装置。
【請求項５】
前記基板のうち前記薄膜が形成される表面部分の０.２％耐力は、同一温度の下で、前記薄膜及び前記接合層の各々の０.２％耐力と同じ若しくはそれ以下に設定されていることを特徴とする請求項１〜４のいずれか一項に記載の半導体装置。
【請求項６】
半導体素子と基板とが接合層によって接合された半導体装置を製造する際に、
前記基板の外表面に薄膜を形成し、
前記薄膜のうち前記半導体素子と非接合となる部分の薄膜に、機械的な圧力又は熱応力によって亀裂を形成することを特徴とする半導体装置の製造方法。
【請求項７】
半導体素子と基板とが接合層によって接合された半導体装置を製造する際に、
前記基板の外表面に薄膜を形成し、
熱を付加することによって、前記薄膜と前記基板との間に化合物層を成長させ、
前記薄膜のうち前記半導体素子と非接合となる部分の薄膜に対して、機械的な圧力又は熱応力に加えることによって、前記化合物層から当該薄膜にかけて亀裂を形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子と基板とが接合層によって接合された半導体装置、及びその半導体装置の製造方法に関する。
【背景技術】
【０００２】
一般に、半導体素子（チップ）と基板を接合する際には、はんだが用いられる。このようなはんだは、半導体素子と基板との間に熱膨張係数差があるため、温度変化が加わることによって発生する応力をはんだ自身が歪むことによって緩和するというメリットを有する反面、その繰り返しによって、Coffin-Manson則（非線形材料の低サイクル疲労特性として歪と疲労寿命の関係を示す法則）で示されるように、はんだ自身に劣化が発生するというデメリットを有する。
【０００３】
具体的には、実使用時、半導体素子の発熱によって半導体装置全体に温度変化が加わると、熱膨張係数が異なる半導体素子と基板との間に変位（伸長差）が発生し、これにより、半導体素子と基板間に存在するはんだには熱応力と熱歪が生じる。そして、半導体素子の発熱が繰り返されることによってはんだの劣化が進み、遂には疲労寿命に達してはんだにクラックが発生する。
【０００４】
上記半導体装置においては、半導体素子で生じた熱の一部をはんだを介して基板側へ伝達し放熱しているが、はんだにクラックが発生すると、そのクラックによって放熱経路が遮断され、半導体素子が高温に晒されてしまうという問題点がある。
【０００５】
このような問題点に対して、従来の半導体装置におけるより一層の寿命向上と、はんだが使用できないような高温で使われる次世代の半導体装置の信頼性を確保することを目的として、半導体素子と基板の接合材料の強度特性を指定することにより、半導体素子と基板間の変位を主に接合層ではなく基板側の金属で吸収するようにした構造が提案されている（例えば、特許文献１参照）。
【０００６】
すなわち、上記特許文献１では、接合層の０.２％耐力を基板金属の０.２％耐力と同じ若しくはそれ以上とすることにより、半導体素子と基板間の変位を接合層に代わって主に基板金属で受け止めることが可能となっている。そして引用文献１では、最終的な破壊を、接合層と比較して靱性が高く良好な疲労特性を示す基板金属において発生させる構造となっており、これにより、高い温度サイクル耐久性が期待できる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００８−４１７０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、基板や半導体素子の接合面には、通常、薄膜（メッキ層）が形成されている場合が多い。このような薄膜が形成されている場合、薄膜と基板金属は熱膨張係数が異なり、互いに熱変形挙動を拘束するため、これが要因となって基板にうねりを発生させることがある。その結果、このうねりが接合層の厚み方向での引張力となって、薄膜と接合層の界面剥離や、接合層にクラック発生を引き起こし、半導体装置の信頼性及び寿命の低下の要因となっている。
【０００９】
本発明は、上記問題点を解消するために成されたもので、その目的は、信頼性及び寿命を向上させることが可能な半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明の半導体装置は、半導体素子と基板とが接合層によって接合されている。そして、本発明の半導体装置においては、前記基板にはその外表面に薄膜が形成され、前記薄膜のうち、前記半導体素子と非接合な部分の薄膜には亀裂が形成され、前記基板上の薄膜は前記亀裂によって断続的に配置されていることを特徴としている。
【発明の効果】
【００１１】
本発明によれば、半導体素子と非接合な部分の薄膜に予め亀裂が形成され、当該薄膜は亀裂によって分割されて断続的に配置されているので、半導体素子が発熱して基板の温度が上昇したとき、基板は容易に変形（伸長）することができる。これにより、基板にうねりが発生することはなく、また、うねりによって生じる接合層と薄膜との界面剥離や、接合層におけるクラック発生を防止することができ、半導体装置の信頼性及び寿命を飛躍的に向上させることが可能となる。
【図面の簡単な説明】
【００１２】
【図１】実施例１による半導体装置の縦断面図である。
【図２】図１に示した半導体装置の基板の平面図である。
【図３】半導体素子の各部位における歪みと応力の関係を示す図である。
【図４】実施例２による半導体装置の縦断面図である。
【図５】図４に示した半導体装置の基板の平面図である。
【図６】実施例３による半導体装置の縦断面図である。
【図７】図６に示した半導体装置の基板の平面図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施例を図面に従って説明する。
【実施例】
【００１４】
《実施例１》
図１及び図２は実施例１を示しており、図１は半導体装置の縦断面図、図２は半導体装置の基板の平面図である。図１に示すように、半導体装置１０は、基板１１と半導体素子（チップ）１２とを備え、基板１１と半導体素子１２とは接合層１３によって互いに接合されている。ここでは、半導体素子１２は２個設けられ、これら２個の半導体素子１２は１つの基板１１に接合されている。また、半導体素子１２は平面視で矩形状を成している（図２参照）。
【００１５】
基板１１は、基板金属１４と、基板金属１４の外表面に形成された薄膜１５とからなっている。薄膜１５は、基板金属１４の外表面全体を覆うように形成されている。基板１１は、例えば、一般的なパワーモジュールに使用されているアルミナセラミックス板１６にAl（アルミニウム）を接合したAl回路付きセラミックス絶縁基板からなっている。基板金属１４はAl回路であり、また、薄膜１５はAl回路上にメッキ処理法によって形成されたNi/Agメッキ層からなっている。
【００１６】
半導体素子１２は、次世代パワー半導体デバイスとしてのSiCチップであり、また、接合層１３としては、Agナノペーストを利用した低温高耐熱接合法によって形成されるAg接合層が用いられている。
【００１７】
上述したように、薄膜１５は、基板金属１４の外表面全体を覆うように形成されており、その薄膜１５のうち、半導体素子１２と非接合な部分の薄膜に亀裂１７が形成されている。具体的には、図２に示すように、各半導体素子１２の周囲に相当する部分の薄膜１５に、平面視で矩形状の亀裂１７がそれぞれ形成されている。各亀裂１７は、薄膜１５の厚さ方向（図１の上下方向）に、つまり、接合層１３に接する表面側から、基板金属１４に接する裏面側まで薄膜１５を貫通して形成されている。また、各亀裂１７は、対向壁面がほぼ接触した状態であり、対向壁面間には隙間は存在していない。
【００１８】
このように構成された半導体装置１０において、動作時の半導体素子１２の自己発熱や、半導体装置１０が置かれている環境の温度変化などによって局部的に温度差が生じ、それによって、異種材接合面には熱応力が発生する。すなわち、基板１１においては、薄膜１５及び基板金属１４が互いに異なる材料からなっており、薄膜１５と基板金属１４との界面に熱応力が発生する。
【００１９】
この場合、本実施例の半導体装置１０では、半導体素子１２と非接合な部分の薄膜１５に予め亀裂１７が形成されているので、例えば、低温から高温に変化した場合でも、熱膨張係数が薄膜１５よりも大きい基板金属１４は、亀裂１７の直下では自由に伸びることが可能である。これにより、薄膜１５と基板金属１４の界面に生じる応力や、それによって生じる基板金属１４のうねりを抑制することができる。また、接合層１３と薄膜１５との界面近傍に生じる応力も低減でき、界面剥離や接合層１３におけるクラックの発生を防止することができる。その結果、半導体装置１０の信頼性向上を図ることが可能となる。
【００２０】
また、本実施例の半導体装置１０では、基板金属１４がAl回路で、接合層１３がAg接合層であるから、図３に示すように、同一温度の下で、０.２％耐力は基板金属１４の方が接合層１３よりも小さい値になっている。さらに、基板金属１４がAl回路で、薄膜１５がNi/Agメッキ層であるから、同一温度の下で、０.２％耐力は基板金属１４の方が薄膜１５よりも小さい値になっている。これらにより、半導体素子１２と基板１１の熱膨張係数差による変位（伸長差）を、接合層１３や薄膜１５と比較して靱性が高く良好な繰返し疲労特性を有する基板金属１４の歪によって吸収させることができ、半導体装置１０の信頼性を飛躍的に向上させることが可能となる。なお、基板金属１４の０.２％耐力と薄膜１５の０.２％耐力を同じに設定してもよいし、また、基板金属１４の０.２％耐力と接合層１３の０.２％耐力を同じに設定してもよい。
【００２１】
以上のように本実施例によれば、半導体装置１０の信頼性をより一層向上させることが可能である。
【００２２】
また、本実施例によれば、１つの基板１１に半導体素子１２が２個設けられているので、高性能の半導体装置１０を実現することができる。
【００２３】
次に、半導体装置１０の製造方法について説明する。
【００２４】
先ず、基板１１としてアルミナセラミックス板にAlを接合したAl回路付きセラミックス絶縁基板を用意し、基板金属１４としてのAl回路に、薄膜１５としてのNi/Agメッキ層をメッキ処理法によって形成する。その後、基板１１の温度を例えば３００℃に上昇させることで、Al回路とNi/Agメッキ層の熱膨張係数差から生じる熱応力によって、Ni/Agメッキ層に矩形状の亀裂１７を２箇所に形成する。そして最後に、基板１１のNi/Agメッキ層のうち、矩形状の亀裂１７の内側箇所に半導体素子１２を実装する。
【００２５】
また、上記製造方法のうち、Ni/Agメッキ層の形成後に、先端が矩形状を成した突起物をNi/Agメッキ層に当てることにより、Ni/Agメッキ層に矩形状の亀裂１７を機械的に形成し、その後、半導体素子１２を実装するようにしてもよい。
【００２６】
さらに、上記製造方法のうち、Ni/Agメッキ層の形成後に、基板１１の温度を例えば５００℃に上昇させることで、Al回路とNi/Agメッキ層との間に薄い金属間化合物を形成させる。そして、冷却による残留応力または押圧力によって、金属間化合物の層からNi/Agメッキ層にかけて亀裂１７を形成し、その後、半導体素子１２を実装するようにしてもよい。
【００２７】
上記の各製造方法によれば、薄膜１５に亀裂１７を容易に形成することが可能となる。
【００２８】
《実施例２》
図４及び図５は実施例２を示しており、図４は半導体装置の縦断面図、図５は半導体装置の基板の平面図である。本実施例では、図４に示すように、亀裂１７（図１及び図２参照）の代わりに、一定幅（図４において左右方向の幅）を有する溝状空間部２１が形成されている。溝状空間部２１は、平面視で半導体素子１２の外周に沿って矩形状に形成されている（図５参照）。
【００２９】
また、溝状空間部２１は、薄膜１５の厚さ方向（図の上下方向）に、すなわち、接合層１３に接する表面側から、基板金属１４に接する裏面側まで薄膜１５を貫通して形成されている。溝状空間部２１は一定の幅を有しているので、２つの対向壁面は接触しておらず、対向壁面間には隙間が形成されている。
【００３０】
そして、薄膜１５は、溝状空間部２１によって断続的に配置されている。また、半導体素子１２との接合面においては、薄膜１５はその表面サイズが半導体素子１２の底面の大きさに合致している。
【００３１】
溝状空間部２１は、例えば、薄膜１５をそれぞれ形成した後に、エッチングなどの化学的な表面処理や研磨などの機械的な処理によって形成することが可能である。また、所定部分にマスクをつけた状態で、基板金属１４の表面にメッキすることによっても、溝状空間部２１を形成することができる。
【００３２】
本実施例の場合も、半導体素子１２としては、次世代の高耐熱半導体装置に搭載されるSiCチップが用いられ、また、接合層１３としては、Agナノペーストを利用した低温高耐熱接合法によって形成されるAg接合層が用いられている。
【００３３】
上記構成の半導体装置２０においては、特に半導体装置２０が低温に変化した場合でも、薄膜１５より熱膨張係数の大きい基板金属１４が、溝状空間部２１の近傍領域で自由に収縮することが可能である。これにより、薄膜１５と基板金属１４の界面に生じる応力及びうねりを抑制することができる。また、接合層１３と薄膜１５の界面近傍に生じる応力も低減でき、界面剥離や接合層１３へのクラックの発生を防止できる。その結果、半導体装置２０の信頼性を向上させることが可能である。
【００３４】
《実施例３》
図６及び図７は実施例３を示しており、図６は半導体装置の縦断面図、図７は半導体装置の基板の平面図である。本実施例では、図６に示すように、基板１１には、半導体素子１２との接合面及びその周辺部に薄膜１５が設けられている。すなわち、本実施例においては、半導体素子１２の下方及びその周辺にのみ薄膜１５が形成されており、その他の部分では基板金属１４が露出した状態となっている。
【００３５】
半導体素子１２は、Si（シリコン）などからなるパワー半導体デバイスとして一般的なIGBT（Insulated Gate Bipolar Transister）チップやダイオードで構成されている。接合層１３は、高い降伏強度の得られるCuSnはんだによって形成された合金層である。
【００３６】
このように構成された半導体装置３０において、動作時の半導体素子１２の自己発熱や、半導体装置３０が置かれている環境の温度変化などによって局部的に温度差が生じ、それによって、異種材接合面には熱応力が発生する。すなわち、薄膜１５及び基板金属１４は互いに異なる材料で構成されており、薄膜１５と基板金属１４との界面には熱応力が発生する。
【００３７】
この場合、本実施例の半導体装置３０では、半導体素子１２の下方及びその周辺にのみ薄膜１５が形成されているので、例えば、低温から高温に変化した場合、薄膜１５よりも熱膨張係数の大きい基板金属１４は、薄膜１５が存在しない領域では自由に伸びることが可能である。これにより、薄膜１５と基板金属１４との界面に生じる応力や、それによって生じる基板金属１４のうねりを抑制することができる。また、チップコーナー部周辺における接合層１３と薄膜１５との界面近傍に生じる応力も低減でき、界面剥離や接合層１３におけるクラックの発生を防止することができる。その結果、半導体装置３０の信頼性向上を図ることが可能となる。
【００３８】
また、本実施例の半導体装置３０では、基板金属１４がAl回路で、接合層１３がCuSnはんだ合金層であるから、図３の場合と同様に、同一温度の下で、０.２％耐力は基板金属１４の方が接合層１３よりも小さい値になっている。さらに、基板金属１４がAl回路で、薄膜１５がNi/Agメッキ層であるから、同一温度の下で、０.２％耐力は基板金属１４の方が薄膜１５よりも小さい値になっている。これらにより、半導体素子１２と基板１１の熱膨張係数差による変位（伸長差）を、接合層１３や薄膜１５と比較して靱性が高く良好な繰返し疲労特性を有する基板金属１４の歪によって吸収させることができ、半導体装置３０の信頼性を飛躍的に向上させることが可能になる。なお、基板金属１４の０.２％耐力と薄膜１５の０.２％耐力を同じに設定してもよいし、また、基板金属１４の０.２％耐力と接合層１３の０.２％耐力を同じに設定してもよい。
【００３９】
以上、本発明の実施例を図面により詳述してきたが、上記各実施例は本発明の例示にしか過ぎないものであり、本発明は上記各実施例の構成にのみ限定されるものではない。本発明の要旨を逸脱しない範囲の設計の変更等があっても、本発明に含まれることは勿論である。
【００４０】
例えば、上記各実施例では、半導体素子１２が２個設けられている場合について説明したが、半導体素子１２は１個でもよいし、３個以上設けられていてもよい。
【符号の説明】
【００４１】
１０，２０，３０  半導体装置
１１  基板
１２  半導体素子
１３  接合層
１４  基板金属
１５  基板側薄膜
１７  亀裂
２１  溝状空間部
【図１】
2010251457.tif 000003
【図２】
2010251457.tif 000004
【図３】
2010251457.tif 000005
【図４】
2010251457.tif 000006
【図５】
2010251457.tif 000007
【図６】
2010251457.tif 000008
【図７】
2010251457.tif 000009