(57)【要約】【課題】負荷断線の誤検出を防止すると共に、断線と駆動トランジスタ両端の短絡とを判別して検出できる負荷駆動装置を提供する。【解決手段】制御回路１０が、負荷２の両端の電圧を差動増幅する差動増幅回路９の出力電圧に基づきＦＥＴ３を制御してロウサイド方式で駆動する場合、第１コンパレータ１１は、負荷２とＦＥＴ３のドレイン電圧ＶｄをＦＥＴ３のフルオン電圧よりも低い第１閾値電圧Ｖ１と比較し、第２コンパレータ１２は、ドレイン電圧Ｖｄを、差動増幅回路７を構成するオペアンプ６の非反転入力端子電圧Ｖ＋よりも高い第２閾値電圧Ｖ２と比較する。ＡＮＤゲート１６は、トランジスタ１７によりＦＥＴ３がオフされている期間に、ドレイン電圧Ｖｄが第１閾値電圧Ｖ１を上回り、第２閾値電圧Ｖ２を下回っている場合に断線を検出し、ＡＮＤゲート１５は、ドレイン電圧Ｖｄが第１，第２閾値電圧Ｖ１，Ｖ２を何れも下回っている場合に地絡を検出する。【選択図】図１
2010015539.tif 000002
【特許請求の範囲】
【請求項１】
制御信号に基づいて、負荷の両端の電圧を差動増幅回路によりフィードバックして、電源とグランドとの間に負荷と直列に接続される駆動トランジスタを制御し、前記負荷を駆動する負荷駆動装置において、
前記負荷が断線した可能性，若しくは、前記駆動トランジスタの両端が短絡した可能性が生じた場合に、前記駆動トランジスタをオフさせるトランジスタオフ手段と、
このトランジスタオフ手段により前記駆動トランジスタがオフされている期間に、前記共通接続点の電位を所定の閾値電圧と比較することで、前記負荷の断線を検出する断線検出手段と、前記駆動トランジスタの短絡状態を検出する短絡検出手段とを備えたことを特徴とする負荷駆動装置。
【請求項２】
前記負荷が、前記駆動トランジスタによりロウサイド駆動される場合、
前記短絡検出手段は、前記共通接続点の地絡状態を検出する地絡検出手段として構成され、
前記共通接続点の電位を、前記駆動トランジスタのフルオン電圧よりも低い電圧に設定される第１閾値電圧と比較する第１比較手段と、
前記共通接続点の電位を、前記差動増幅回路を構成するオペアンプの前記電源側の入力端子電圧よりも高い電圧に設定される第２閾値電圧と比較する第２比較手段とを備え、
前記トランジスタオフ手段は、前記第１比較手段により、前記共通接続点の電位が前記第１閾値電圧を下回ったことが検出されると前記駆動トランジスタをオフさせ、
前記断線検出手段は、前記共通接続点の電位が前記第１閾値電圧を上回っていると共に前記第２閾値電圧を下回っている場合に断線を検出し、
前記地絡検出手段は、前記共通接続点の電位が前記第１閾値電圧を下回っている場合に地絡を検出することを特徴とする請求項１記載の負荷駆動装置。
【請求項３】
前記負荷が、前記駆動トランジスタによりロウサイド駆動される場合、
前記短絡検出手段は、前記共通接続点の地絡状態を検出する地絡検出手段として構成され、
前記負荷と前記駆動トランジスタとの共通接続点の電位を、前記駆動トランジスタのフルオン電圧よりも低い電圧に設定される第１閾値電圧と比較する第１比較手段と、
前記共通接続点の電位を、前記差動増幅回路を構成するオペアンプの前記電源側の入力端子電圧よりも高い電圧に設定される第２閾値電圧と比較する第２比較手段と、
前記共通接続点の電位を、前記第１閾値電圧よりも高く、前記差動増幅回路を構成するオペアンプの前記電源側の入力端子電圧よりも低い電圧に設定される第３閾値電圧と比較する第３比較手段を備え、
前記トランジスタオフ手段は、前記第１比較手段により、前記共通接続点の電位が前記第１閾値電圧を下回ったことが検出されると、前記駆動トランジスタをオフさせ、
前記断線検出手段は、前記共通接続点の電位が前記第２閾値電圧を下回っていると共に前記第３閾値電圧を上回っている場合に断線を検出し、
前記地絡検出手段は、前記共通接続点の電位が前記第２閾値電圧及び前記第３閾値電圧を何れも下回っている場合に地絡を検出することを特徴とする請求項１記載の負荷駆動装置。
【請求項４】
前記第１比較手段により、前記共通接続点の電位が前記第１閾値電圧を下回ったことが検出されると、その時点から一定時間が経過した後監視信号をアクティブにすると共に、前記第２比較手段により、前記共通接続点の電位が前記第２閾値電圧を下回ったことが検出されると前記監視信号をインアクティブにする監視タイマを備え、
前記トランジスタオフ手段は、前記監視信号がアクティブになっている期間に、前記駆動トランジスタをオフさせることを特徴とする請求項２又は３記載の負荷駆動装置。
【請求項５】
前記負荷が、前記駆動トランジスタによりハイサイド駆動される場合、
前記短絡検出手段は、前記共通接続点の天絡状態を検出する天絡検出手段として構成され、
前記共通接続点を所定電圧にプルアップするために接続されるプルアップ抵抗素子と、
前記駆動トランジスタの端子電圧を検出するための監視用差動増幅回路と、
この監視用差動増幅回路の出力電圧を、ゼロレベルの近傍に設定される監視用閾値電圧と比較する監視用比較手段と、
前記共通接続点の電位を、前記駆動トランジスタがフルオン状態となった場合の前記共通接続点の電圧よりも高い電圧に設定される第１閾値電圧と比較する第１比較手段と、
前記共通接続点の電位を、前記プルアップ抵抗素子及び前記制御用の差動増幅回路の電源側入力端子に接続されている抵抗素子の抵抗値に応じて決まる前記電源電圧の分圧電位よりも低い電圧に設定される第２閾値電圧と比較する第２比較手段とを備え、
前記トランジスタオフ手段は、監視用差動増幅回路の出力電圧が、前記監視用閾値電圧を下回った場合に前記駆動トランジスタをオフさせ、
前記断線検出手段は、前記共通接続点の電位が前記第１閾値電圧を下回っていると共に前記第２閾値電圧を上回っている場合に断線を検出し、
前記天絡検出手段は、前記共通接続点の電位が前記第１閾値電圧を上回っている場合に天絡を検出することを特徴とする請求項１記載の負荷駆動装置。
【請求項６】
前記負荷が誘導性である場合、
前記負荷と並列に接続され、前記駆動用トランジスタがオフされた期間に遅れ電流を通電させるためにオンされる同期整流用トランジスタと、
前記天絡検出手段が天絡を検出した場合に、前記同期整流用トランジスタを強制的にオフさせる短絡保護手段とを備えたことを特徴とする請求項５記載の負荷駆動装置。
【請求項７】
前記監視用比較手段により、監視用差動増幅回路の出力電圧が、前記監視用閾値電圧を下回ったことが検出されると、その時点から一定時間が経過した後監視信号をアクティブにすると共に、前記第１比較手段により、前記共通接続点の電位が前記第１閾値電圧を上回ったことが検出されると前記監視信号をインアクティブにする監視タイマを備え、
前記トランジスタオフ手段は、前記監視信号がアクティブになっている期間に、前記駆動トランジスタをオフさせることを特徴とする請求項５又は６記載の負荷駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源とグランドとの間に負荷と直列に接続される駆動トランジスタを制御して、前記負荷を駆動する負荷駆動装置に関する。
【背景技術】
【０００２】
特許文献１には、電源とグランドとの間に負荷と共にＮチャネルＭＯＳＦＥＴを直列に接続し、そのＦＥＴをスイッチング制御して負荷を通電制御する構成が開示されている。また、この構成では、負荷とＦＥＴとの共通接続点であるドレイン電圧を監視し、負荷の断線が発生した場合には電流が流れなくなり、ドレイン電圧が異常低下したことで断線を検出するようにしている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特公昭５８−２２２５５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、ＦＥＴのオン抵抗が数ｍΩである場合に、例えば断線検出の電流閾値を１Ａ程度とすると、その場合のドレイン−ソース間電圧は数ｍＶと微小なレベルになる。そのため、ノイズが印加された場合に発生する誘起電圧などにより誤検出し易くなるという問題がある。一方、誤検出を回避するため閾値を大きくしても、ＦＥＴの駆動対象としての負荷が、例えば燃料ポンプ用のモータである場合、燃料がなくなることでモータが空転状態になるとやはり通電電流は減少するので、その空転を断線として検出するおそれがある。更に、ドレインが地絡した場合も、断線と同様にＦＥＴの通電電流が減少するため、地絡と断線との判別ができないことも問題となる。
【０００５】
本願明は上記事情に鑑みてなされたものであり、その目的は、負荷断線の誤検出を防止すると共に、断線と駆動トランジスタ両端の短絡とを判別して検出できる負荷駆動装置を提供することにある。
【課題を解決するための手段】
【０００６】
請求項１記載の負荷駆動装置によれば、負荷の両端の電圧を差動増幅する差動増幅回路の出力電圧に基づき駆動トランジスタを制御して負荷を駆動する場合、断線検出手段，及び短絡検出手段は、トランジスタオフ手段によって駆動トランジスタがオフされている期間に、共通接続点の電位を所定の閾値電圧と比較することで、負荷の断線，駆動トランジスタの両端の短絡をそれぞれ検出する。すなわち、負荷断線が発生して駆動トランジスタがオフされた場合の共通接続点の電位Ｖｄは、差動増幅回路の入力端子側の構成に応じて決まるので、閾値電圧を所定の条件を満たすように設定すれば負荷断線を検出できる。
【０００７】
また、上記駆動トランジスタの両端が短絡している場合、電位Ｖｄは電源電圧若しくはグランド電位に等しくなるため、駆動トランジスタのオフ期間にその条件を判定すれば短絡を検出できる。尚、ここで「駆動トランジスタの両端が短絡」とは、トランジスタ素子自体のショート破壊を意味するものではなく、外的要因によってトランジスタの端子間が短絡することを意味する。
そして、例えば負荷としてのモータが空転するような状態（すなわち、モータにとって無負荷の状態）になると通電電流が減少して共通接続点の電位Ｖｄが変化するが、負荷の駆動系は健全であるから、駆動トランジスタをオフさせれば電位Ｖｄは直ちに電源電圧若しくはグランド電位に等しくなる。従って、この場合に、負荷断線や短絡を誤検出することを回避できる。
【０００８】
請求項２記載の負荷駆動装置によれば、負荷をロウサイド駆動方式によって駆動する場合、第１比較手段は、負荷と駆動トランジスタとの共通接続点の電位Ｖｄを、駆動トランジスタのフルオン電圧よりも低い第１閾値電圧Ｖ１と比較し、第２比較手段は、共通接続点の電位Ｖｄを、差動増幅回路を構成するオペアンプの電源側に接続される入力端子の電圧Ｖ＋よりも高い第２閾値電圧Ｖ２と比較する。尚、「駆動トランジスタのフルオン電圧」とは、駆動トランジスタがフルオン状態（飽和状態）となっている場合に、負荷電流が流れている端子間に現れる電圧である。
【０００９】
そして、断線検出手段は、トランジスタオフ手段によって駆動トランジスタがオフされている期間に、共通接続点の電位Ｖｄが第１閾値電圧Ｖ１を上回っていると共に第２閾値電圧Ｖ２を下回っている場合に断線を検出する。すなわち、差動増幅回路を構成する場合、オペアンプの電源側入力端子の電圧Ｖ＋は電源電圧を抵抗で分圧した電位であり、負荷断線が発生して駆動トランジスタがオフされた場合の電位Ｖｄは、イマジナリショート作用によってオペアンプの電源側入力端子の電圧Ｖ＋に等しくなる。よって第１、第２の閾値電圧を条件［Ｖ１＜Ｖｄ＝Ｖ＋＜Ｖ２］を満たすように設定することで、前記条件の成立によって負荷断線を検出することができる。
【００１０】
また、地絡検出手段は、共通接続点の電位Ｖｄが第１閾値電圧Ｖ１を下回っている場合に地絡を検出する。すなわち、共通接続点が地絡している場合は、電位Ｖｄはグランド電位に等しくなるため、駆動トランジスタのオフ期間に条件［Ｖｄ＜Ｖ１］が成立すれば地絡を検出することができる。そして、例えば負荷としてのモータが空転するような状態（すなわち、モータにとって無負荷の状態）になると通電電流が減少して、共通接続点の電位Ｖｄが第１閾値電圧Ｖ１を下回るようになり、トランジスタオフ手段が駆動トランジスタをオフさせる。しかし、負荷の駆動系は健全であるから、駆動トランジスタをオフさせれば電位Ｖｄは直ちに電源電圧に等しくなる。従って、駆動トランジスタのオフ期間に上記電圧条件は成立しないため、この場合に負荷断線や地絡を誤検出することはない。
【００１１】
請求項３記載の負荷駆動装置によれば、第３比較手段は、共通接続点の電位Ｖｄを、第１閾値電圧Ｖ１よりも高く、差動増幅回路を構成するオペアンプの電源側入力端子の電圧Ｖ＋よりも低い第３閾値電圧Ｖ３と比較し、断線検出手段は、共通接続点の電位Ｖｄが第２閾値電圧Ｖ２を下回っていると共に、第３閾値電圧Ｖ３を上回っている場合に断線を検出し、地絡検出手段は、電位Ｖｄが第２，第３閾値電圧Ｖ２，Ｖ３の何れも下回っている場合に地絡を検出する。
【００１２】
すなわち、第１閾値電圧Ｖ１は、駆動トランジスタのフルオン電圧よりも低い電圧に設定されるため、共通接続点が地絡した場合における地絡経路のインピーダンスが高い場合には、電位Ｖｄがそれほど低下せず、［Ｖ１＜Ｖｄ］となることも想定される。そこで、第３閾値電圧Ｖ３を［Ｖ１＜Ｖ３＜Ｖ＋］となるように設定すれば、地絡経路のインピーダンスが高い場合でも、電圧条件［Ｖｄ＜Ｖ３＜Ｖ２］が成立することで地絡を検出することができる。また、負荷断線の場合、駆動トランジスタがオフされた状態での電位Ｖｄは、オペアンプの電源側入力端子の電圧Ｖ＋に等しくなることで第３閾値電圧Ｖ３を上回るので、電圧条件［Ｖ３＜Ｖｄ＜Ｖ２］が成立することで、請求項１の場合と同様に負荷断線が検出できる。
【００１３】
請求項４記載の負荷駆動装置によれば、監視タイマは、共通接続点の電位Ｖｄが、第１比較手段によって第１閾値電圧Ｖ１を下回ったことが検出されると、その時点から一定時間の経過後に監視信号をアクティブにし、第２比較手段によって第２閾値電圧Ｖ２を下回ったことが検出されると監視信号をインアクティブにする。そして、トランジスタオフ手段は、監視信号がアクティブ状態となる期間に駆動トランジスタをオフさせる。
【００１４】
すなわち、監視タイマがない場合、上述したように、例えば負荷としてのモータが空転するような状態では、その状態が解消されるまでの間に、第１比較手段による条件［Ｖｄ＜Ｖ１］の検出と、トランジスタオフ手段による駆動トランジスタのオフとが短時間に繰り返される。すると、駆動系が健全であるにもかかわらず、負荷に対する印加電圧が正常状態の電圧よりも見掛け上低下することになる。また、駆動トランジスタのオンオフが繰り返されることで、スイッチング損失が増加する。そこで、監視タイマによって、条件［Ｖｄ＜Ｖ１］が成立してから一定時間の間は、駆動トランジスタをオン状態に維持させれば、負荷への印加電圧が見掛け上低下することを抑制できると共に、スイッチング損失の増加も抑制できる。
【００１５】
請求項５記載の負荷駆動装置によれば、負荷を駆動トランジスタによりハイサイド駆動する場合、監視用比較手段は、監視用差動増幅回路により出力される駆動トランジスタの端子電圧をゼロレベルの近傍に設定される監視用閾値電圧Ｖ３と比較し、トランジスタオフ手段は、監視用差動増幅回路の出力電圧が監視用閾値電圧Ｖ３を下回った場合に駆動トランジスタをオフさせる。そして、第１比較手段は、共通接続点の電位Ｖｄを、駆動トランジスタがフルオン状態となった場合の共通接続点の電圧よりも高い第１閾値電圧Ｖ１と比較し、第２比較手段は、電位Ｖｄを、プルアップ抵抗素子及び制御用の差動増幅回路の電源側入力端子に接続されている抵抗素子の抵抗値に応じて決まる電源電圧の分圧電位よりも低い第２閾値電圧Ｖ２と比較する。尚、プルアップ抵抗素子の抵抗値は、負荷の抵抗値に比較して十分大きくなるように設定する。
【００１６】
すなわち、負荷断線が発生して駆動トランジスタがオフされた場合の電位Ｖｄは、電源電圧を、プルアップ抵抗素子と、制御用の差動増幅回路を構成するオペアンプの電源側入力端子に接続される抵抗素子とで分圧した電位となる。よってこの時、第１、第２の閾値電圧が条件［Ｖ１＞Ｖｄ＞Ｖ２］を満たすように設定すれば、前記条件の成立によって負荷断線を検出できる。また、天絡検出手段は、共通接続点の電位Ｖｄが第１閾値電圧Ｖ１を上回っている場合に天絡を検出する。すなわち、共通接続点が天絡した場合、電位Ｖｄは電源電圧に等しくなるため、駆動トランジスタのオフ期間に条件［Ｖｄ＞Ｖ１］が成立すれば天絡を検出できる。
【００１７】
そして、例えば負荷としてのモータが空転するような状態（すなわち、モータにとって無負荷の状態）になると通電電流が減少して、共通接続点の電位Ｖｄが第１閾値電圧Ｖ１を上回るようになり、トランジスタオフ手段が駆動トランジスタをオフさせる。しかし、負荷の駆動系は健全であるから、駆動トランジスタをオフさせれば電位Ｖｄは直ちにグランド電位に等しくなる。従って、駆動トランジスタのオフ期間に上記電圧条件は成立しないため、この場合に負荷断線や天絡を誤検出することはない。
【００１８】
請求項６記載の負荷駆動装置によれば、誘導性の負荷と並列に接続され、駆動用トランジスタがオフされた期間に遅れ電流を通電させるためにオンされる同期整流用トランジスタを備える場合、短絡保護手段は、天絡検出手段が天絡を検出すると同期整流用トランジスタを強制的にオフさせる。一般に、遅れ電流を通電させるには、負荷に対して並列にフリーホイールダイオードを接続するが、それに替えて同期整流用トランジスタを接続し、駆動用トランジスタがオフされた期間に当該トランジスタをオンさせれば、その低いオン抵抗により、遅れ電流が流れることにより発生する損失を、ダイオードの順方向電圧に応じて発生する分よりも低減できる。
【００１９】
しかしながら、駆動トランジスタと負荷との共通接続点が天絡した状態で同期整流用トランジスタがオンすると、当該トランジスタを介して電源，グランド間に短絡電流が流れ、同期整流用トランジスタが破壊されるおそれがある。そこで、短絡保護手段が、天絡が検出されると同期整流用トランジスタを強制的にオフさせることで、当該トランジスタを保護することができる。
【００２０】
請求項７記載の負荷駆動装置によれば、監視タイマは、監視用比較手段により、監視用差動増幅回路の出力電圧が閾値電圧Ｖ３を下回ったことが検出されると、その時点から一定時間が経過した後監視信号をアクティブにすると共に、第１比較手段により、共通接続点の電位Ｖｄが閾値電圧Ｖ１を上回ったことが検出されると監視信号をインアクティブにし、トランジスタオフ手段は、監視信号がアクティブになっている期間に駆動トランジスタをオフさせる。したがって、ハイサイド駆動方式の場合も、請求項４と同様の効果を得ることができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の第１実施例であり、負荷駆動装置の構成を示す図
【図２】回路動作を示すタイミングチャート
【図３】本発明の第２実施例を示す図１相当図
【図４】第１〜第３閾値電圧の設定レベルを説明する図
【図５】図２相当図
【図６】本発明の第３実施例を示す図１相当図
【図７】本発明の第４実施例を示す図１相当図
【図８】図２相当図
【図９】本発明の第５実施例を示す図１相当図
【図１０】図２相当図
【図１１】本発明の第６実施例を示す図１相当図
【発明を実施するための形態】
【００２２】
（第１実施例）
以下、本発明をロウサイド駆動方式の負荷駆動装置に適用した場合の第１実施例について図１及び図２を参照して説明する。図１は、負荷駆動装置の回路構成を示すものである。電源１とグランドとの間には、負荷２とＮチャネルＭＯＳＦＥＴ（駆動トランジスタ）３との直列回路が接続されている。負荷としては、例えば車両の燃料ポンプを構成するポンプモータ（ＤＣモータ）を想定している。また、負荷２に対しては並列に、フリーホイールダイオード３０が接続されている。電源１と、ＦＥＴ３のドレインとは、それぞれ抵抗素子４，５を介してオペアンプ６（ＯＰ１）の非反転入力端子，反転入力端子に接続されている。
【００２３】
オペアンプ６の非反転入力端子は、抵抗素子７を介してグランドに接続され、反転入力端子は、抵抗素子８を介してオペアンプ６の出力端子に接続されており、オペアンプ６を中心として差動増幅回路９が構成されている。オペアンプ６の出力端子は、制御回路１０の入力端子に接続されている。制御回路１０は、外部より与えられる制御信号と、差動増幅回路９により検出される負荷２の端子電圧とに応じて、ＦＥＴ３のゲートにゲート信号を与えて駆動制御（リニア制御又はＰＷＭ制御）する。
【００２４】
ＦＥＴ３のドレインは、第１，第２コンパレータ１１，１２（ＣＰ１：第１比較手段，ＣＰ２：第２比較手段）の反転入力端子に接続されており、これらのコンパレータ１１，１２の非反転入力端子には、閾値電圧Ｖ１，Ｖ２が与えられている。閾値電圧Ｖ１は、ＦＥＴ３がフルオン状態となった場合のドレイン電圧（ドレイン−ソース間電圧）よりも低くなるレベルに設定し、閾値電圧Ｖ２は、ＦＥＴ３がオフした場合のオペアンプ６の非反転入力端子の電圧をＶ＋，抵抗素子４，７の抵抗値をそれぞれＲ４，Ｒ７とすると、
Ｖ＋＝（＋Ｂ）×Ｒ７／（Ｒ４＋Ｒ７）    …（１）
よりも高くなるように設定する。
【００２５】
第１コンパレータ１１の出力端子は、監視タイマ１３のイネーブル端子に接続されていると共に、３入力ＡＮＤゲート１５（短絡検出手段，地絡検出手段）の入力端子の１つに接続され、更にＮＯＴゲート１４を介して３入力ＡＮＤゲート１６（断線検出手段）の入力端子の１つに接続されている。また、第２コンパレータ１２の出力端子は、監視タイマ１３のリセット端子（負論理）に接続されていると共に、３入力ＡＮＤゲート１５，１６の入力端子の１つにそれぞれ接続されている。
【００２６】
ＦＥＴ３のゲートとグランドとの間には、ＮＰＮトランジスタ１７（トランジスタオフ手段）が接続されており、トランジスタ１７のベースには、監視タイマ１３の出力端子が接続されている。監視タイマ１３は、第１コンパレータ１１の出力信号レベルがハイになると計時動作を開始し、一定時間が経過すると、自身の出力端子をハイレベルにして監視信号をアクティブとし、トランジスタ１７をオンさせるようになっている。そして、監視タイマ１３は、第２コンパレータ１２の出力信号がロウレベルになるとリセットされ、監視信号をインアクティブにする。
また、ＦＥＴ３のゲートは、ＮＯＴゲート１８を介して、ＡＮＤゲート１５，１６の入力端子の１つに接続されている。ＡＮＤゲート１５，１６の出力信号は、それぞれハイアクティブの断線検出信号，地絡検出信号となる。以上が、負荷駆動装置１９を構成している。
【００２７】
次に、本実施例の作用について図２も参照して説明する。図２は、負荷駆動装置１９の回路動作を示すタイミングチャートである。制御回路１０は、外部より与えられる制御信号がハイレベル（ＯＮ）になると、ＦＥＴ３の制御を開始する（図２（ａ）参照）。図２（ｄ）に示すように、ＦＥＴ３のドレイン電圧Ｖｄは、ＦＥＴ３がオフの場合は電源１の電圧＋Ｂに等しく、制御回路１０によってオンされると、ＦＥＴ３のオン抵抗と通電電流とに応じた電圧となる。図２（ｄ）において、閾値電圧Ｖ１よりも若干高いレベルを示すドレイン電圧は、ＦＥＴ３をリニア制御でフルオン状態とした場合（定常フルオン電圧）に対応する。この時、第２コンパレータ１２の出力信号はハイレベルとなる（図２（ｈ））。
【００２８】
＜負荷断線検出＞
この状態から、負荷断線（負荷２とＦＥＴ３のドレインとの間の断線）が発生した場合を想定する（図２（ｂ）（１））。尚、図２（ｂ）の「負荷電流」は、ＦＥＴ３を介して流れる電流とする。すると、ＦＥＴ３のドレイン電圧がグランドレベル（＜Ｖ１）に低下して、第１コンパレータ１１の出力信号はハイレベルとなり（図２（ｄ），（ｅ））、監視タイマ１３は、上記出力信号の立上がりから一定時間が経過すると、監視信号をハイレベルにする（図２（ｆ））。すると、トランジスタ１７がオンしてＦＥＴ３のゲートはロウレベルとなり、ＦＥＴ３はオフする。
【００２９】
この時、ＦＥＴ３のドレイン電圧Ｖｄは、オペアンプ６のイマジナリショート作用によってその非反転入力端子の電位Ｖ＋に等しくなるため、条件［Ｖｄ＜Ｖ２］が成立する。したがって、監視信号がアクティブとなっている期間に、条件［Ｖ１＜Ｖｄ＜Ｖ２］が成立するので、ＡＮＤゲート１６の出力信号がハイレベルとなって「負荷断線」が検出される（図２（ｈ）（２））。
尚、制御回路１０がＦＥＴ３をＰＷＭ制御している場合には、トランジスタ１７が存在しなくても、フィードバック制御の結果によってＦＥＴ３はオフされるため、同様に断線検出が行われる。
【００３０】
負荷断線が解消されて正常な状態に回復すると（図２（ｂ）（３））、ドレイン電圧Ｖｄは、電源電圧＋Ｂに上昇するので、第２コンパレータ１２の出力信号はロウレベルとなる（図２（ｇ））。すると、監視タイマ１３がリセットされて（図２（ｆ））、ＦＥＴ３の制御が可能な状態に戻る。
【００３１】
＜地絡検出＞
次に、負荷２のグランド側端子（マイナス線），ＦＥＴ３のドレインが地絡した場合の動作について説明する（図２（ｂ）（４））。この場合も、ＦＥＴ３のドレイン電圧がグランドレベル（＜Ｖ１）に低下して、第１コンパレータ１１の出力信号はハイレベルとなり、監視タイマ１３は、一定時間の経過後に監視信号をハイレベルにして、ＦＥＴ３はオフする。
【００３２】
この時、ＦＥＴ３のドレイン電圧Ｖｄはグランドレベルのままとなるため、条件［Ｖｄ＜Ｖ１］が成立し、第１コンパレータ１１の出力信号はハイレベルを維持する。したがって、監視信号がアクティブとなっている期間に条件［Ｖｄ＜Ｖ１，Ｖｄ＜Ｖ２］が成立するので、ＡＮＤゲート１５の出力信号がハイレベルとなって「地絡」が検出される（図２（ｉ）（５））。
地絡が解消されて正常な状態に回復すると（図２（ｂ）（６））、ドレイン電圧Ｖｄは電源電圧＋Ｂに上昇して、第２コンパレータ１２の出力信号はロウレベルとなり（図２（ｇ））、監視タイマ１３がリセットされて（図２（ｆ））、ＦＥＴ３の制御が可能な状態に戻る。
【００３３】
＜モータ空転の場合＞
次に、燃料タンク中の燃料がなくなり、負荷２であるポンプモータが空転状態となった場合の動作について説明する（図２（ｂ）（７））。燃料ポンプの吸い込み対象がなくなることでポンプモータが空転状態になると、負荷２に流れる電流が減少するため、ＦＥＴ３のドレイン電圧Ｖｄは、定常フルオン電圧，閾値電圧Ｖ１を下回り、第１コンパレータ１１の出力信号はハイレベルとなる（図２（ｄ），（ｇ））。そして、監視信号がアクティブとなってＦＥＴ３がオフされると、ドレイン電圧Ｖｄは、電源電圧＋Ｂに上昇するため、第２コンパレータ１２の出力信号はロウレベルとなって監視タイマ１３はリセットされる。
空転状態が継続する間は、上記の動作を反復する。この場合、監視信号がアクティブとなっている期間は、第１コンパレータ１１，１２の出力信号は何れもロウレベルとなっているので、ＡＮＤゲート１５，１６の出力信号は何れもハイレベルにならず、「断線検出」，「地絡検出」の何れも行われない。
【００３４】
＜ノイズ印加の場合＞
次に、ノイズの印加によってＦＥＴ３のドレイン電圧Ｖｄが閾値電圧Ｖ１を下回り、第１コンパレータ１１が誤検出した場合を説明する。この場合も、上記＜モータ空転＞と同様に第１コンパレータ１１の出力信号はハイレベルとなるが（図２（ｇ）（９））、監視信号がアクティブとなってＦＥＴ３がオフされると、ドレイン電圧Ｖｄは電源電圧＋Ｂに上昇するため、第２コンパレータ１２の出力信号はロウレベルとなって監視タイマ１３はリセットされ、「断線検出」，「地絡検出」の何れも行われない。
【００３５】
以上のように本実施例によれば、制御回路１０が、負荷２の端子電圧を差動増幅する差動増幅回路９の出力電圧に基づきＦＥＴ３を制御してロウサイド駆動方式で駆動する場合、第１コンパレータ１１は、負荷２とＦＥＴ３との共通接続点であるドレインの電圧Ｖｄを、ＦＥＴ３のフルオン電圧よりも低い第１閾値電圧Ｖ１と比較し、第２コンパレータ１２は、ドレイン電圧Ｖｄを、差動増幅回路７を構成するオペアンプ６の非反転入力端子の電圧Ｖ＋よりも高い第２閾値電圧Ｖ２と比較する。そして、ＡＮＤゲート１６は、トランジスタ１７によってＦＥＴ３がオフされている期間に、ドレイン電圧Ｖｄが第１閾値電圧Ｖ１を上回っていると共に第２閾値電圧Ｖ２を下回っている場合に断線を検出するようにした。したがって、条件［Ｖ１＜Ｖｄ＜Ｖ２］の成立により、負荷断線を検出することができる。
【００３６】
また、ＡＮＤゲート１５は、ドレイン電圧Ｖｄが第１，第２閾値電圧Ｖ１，Ｖ２を何れも下回っている場合に地絡を検出するので、条件［Ｖｄ＜Ｖ１，Ｖｄ＜Ｖ２］の成立によって負荷断線を検出することができる。そして、負荷２としてのモータが空転するような状態（すなわち、モータにとって無負荷の状態）になっても、ＦＥＴ３をオフさせればドレイン電圧Ｖｄは直ちに電源電圧＋Ｂに等しくなるから、この場合に負荷断線や地絡を誤検出することは防止できる。
【００３７】
また、監視タイマ１３は、ドレイン電圧Ｖｄが、第１コンパレータ１１によって第１閾値電圧Ｖ１を下回ったことが検出されると、その時点から一定時間の経過後に監視信号をアクティブにし、第２コンパレータ１２によって第２閾値電圧Ｖ２を下回ったことが検出されると監視信号をインアクティブにする。そして、トランジスタ１７は、監視信号がアクティブ状態となる期間にオンしてＦＥＴ３をオフさせるので、モータが空転状態となった場合に、印加電圧が正常状態の電圧よりも見掛け上低下することを抑制し、ＦＥＴ３におけるスイッチング損失の増加も抑制できる。
【００３８】
（第２実施例）
図３乃至図５は本発明の第２実施例を示すものであり、第１実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。第２実施例の負荷駆動装置２１は、第１実施例の構成に第３コンパレータ２２（ＣＰ３，第３比較手段）を追加して構成されている。第３コンパレータ２２の非反転入力端子に与えられている第３閾値電圧Ｖ３は、図４に示すように、第１閾値電圧Ｖ１よりも高く、且つ（１）式で表されるオペアンプ６の非反転入力端子の電位Ｖ＋よりも低くなるように設定されている。
そして、第１コンパレータ１１の出力信号は、監視タイマ１３のイネーブル端子だけに与えられており、それに替えて、ＮＯＴゲート１４の入力端子とＡＮＤゲート１５の入力端子には、第３コンパレータ２２の出力信号が与えられている。
【００３９】
次に、第２実施例の作用について図５を参照して説明する。図５は、第１実施例の図２相当図である。
＜負荷断線検出＞
第２実施例の場合、負荷断線が発生すると（図５（ｂ）（１））。第１コンパレータ１１は第１実施例と同様に動作して監視タイマ１３を起動する。そして、トランジスタ１７がオンしてＦＥＴ３はオフする。この時、ＦＥＴ３のドレイン電圧Ｖｄは、オペアンプ６の非反転入力端子の電位Ｖ＋に等しくなるため、条件［Ｖｄ＞Ｖ３］が成立する（図５（ｊ）。したがって、監視信号がアクティブとなっている期間に条件［Ｖ３＜Ｖｄ＜Ｖ２］が成立するので、ＡＮＤゲート１６の出力信号がハイレベルとなって、第１実施例と同様に「負荷断線」が検出される（図５（ｈ）（２））。
【００４０】
＜地絡検出＞
次に、ＦＥＴ３のドレインが地絡した場合に、地絡経路のインピーダンスが比較的高い状態を想定する。ドレイン電圧Ｖｄが地絡によってＶ１に低下すると（図５（ｂ）（４））、第１実施例と同様に監視タイマが起動し駆動トランジスタをオフする。このとき地絡経路のインピーダンスが比較的高いことによって［Ｖｄ＞Ｖ１］となるが、第１コンパレータ１１と別に第３コンパレータ２２を設け第３閾値電圧Ｖ３を高く設定することで、地絡検出条件［Ｖｄ＜Ｖ３，Ｖｄ＜Ｖ２］が成立し、第２コンパレータ１２，第３コンパレータ２２の出力信号は何れもハイレベルとなっているので、ＡＮＤゲート１５の出力信号がハイレベルとなって「地絡」が検出される（図５（ｉ）（５））。尚、＜モータ空転＞，＜ノイズ印加＞の場合の動作は、第１実施例と同様である。
【００４１】
以上のように第２実施例によれば、第３コンパレータ２２は、ＦＥＴ３のドレイン電圧Ｖｄを、第１閾値電圧Ｖ１よりも高く、差動増幅回路９を構成するオペアンプ６の非反転入力端子の電圧Ｖ＋よりも低い第３閾値電圧Ｖ３と比較し、ＡＮＤゲート１５は、ドレイン電圧Ｖｄが第２閾値電圧Ｖ２，第３閾値電圧Ｖ３の何れも下回っている場合に地絡を検出するようにした。
したがって、地絡経路のインピーダンスが高い場合でも地絡を検出することができる。すなわち、図４に示すように、地絡状態の検出する電圧範囲を、第１実施例の負荷駆動装置１９よりも拡げることができる。また、負荷断線の場合は、ＦＥＴ３がオフされた状態での電位Ｖｄは、オペアンプ６の非反転入力端子の電圧Ｖ＋に等しくなることで第３閾値電圧Ｖ３を上回るので、第１実施例の場合と同様に検出することができる。
【００４２】
（第３実施例）
図６は本発明の第３実施例を示すものであり、第１実施例と異なる部分について説明する。第３実施例の負荷駆動装置１９ａは、第１実施例のＡＮＤゲート１５を２入力のＡＮＤゲート１５ａに置き換えたもので、コンパレータ１２の出力端子は、ＡＮＤゲート１６及び監視タイマ１３のみに接続されている。すなわち、地絡が発生した場合、ドレイン電圧Ｖｄが第１閾値電圧Ｖ１を下回った状態になれば、より高い電圧に設定されている第２閾値電圧Ｖ２も当然に下回っているので、この構成によっても地絡の発生を確実に検出できる。
【００４３】
（第４実施例）
図７及び図８は本発明の第４実施例を示すものであり、第１実施例と異なる部分について説明する。第３実施例は、本発明をハイサイド駆動方式に適用した場合を示す。負荷２の一端はグランドに接続されており、電源と、負荷２の他端との間には、ＰチャネルＭＯＳＦＥＴ（駆動トランジスタ）３１が接続されている。電源と、ＦＥＴ３１のドレインとの間には、抵抗素子３２（プルアップ抵抗素子）が接続されており、負荷２には並列にフリーホイールダイオード３３が接続されている。尚、抵抗素子３２の抵抗値は、負荷２の抵抗値よりも十分高くなるように設定されており、例えば後者が１Ω程度であれば前者は１００ｋΩ程度にする。
【００４４】
差動増幅回路９は、負荷２の両端であるＦＥＴ３１のドレイン，グランド間に接続されており、差動増幅回路９の増幅出力信号は、制御回路３４に与えられている。制御回路３４は、第１実施例の制御回路１０に替わり、外部より与えられる制御信号に応じてＦＥＴ３１にゲート信号を与える。
【００４５】
差動増幅回路３５（監視用差動増幅回路）は、差動増幅回路９と同様に、抵抗素子３６〜３９とオペアンプ４０とで構成されており、各入力端子は抵抗素子３２の両端にそれぞれ接続されている。差動増幅回路３５の出力端子は、コンパレータ４１の反転入力端子に接続されており、コンパレータ４１（監視用比較手段）の非反転入力端子には、第３閾値電圧Ｖ３が与えられている。そして、コンパレータ４１の出力端子は、監視タイマ１３に代わる監視タイマ４２の入力端子に接続されている。監視タイマ４２のロウアクティブ出力端子は、トランジスタオフ手段であるＰＮＰトランジスタ４３のベースに接続されており、トランジスタ４３のエミッタは電源に接続され、コレクタはＦＥＴ３１のゲートに接続されている。
【００４６】
コンパレータ１１，１２の非反転入力端子は、ＦＥＴ３１のドレインに共通に接続されており、それぞれの反転入力端子には、第１，第２閾値電圧Ｖ１，Ｖ２が与えられている。尚、第３実施例における第１〜第３閾値電圧Ｖ１〜Ｖ３は、第１，第２実施例における第１〜第３閾値電圧Ｖ１〜Ｖ３とは異なる電圧である。コンパレータ１２の出力信号は、監視タイマ４２にリセット信号として与えられている。
【００４７】
ＡＮＤゲート１５（天絡検出手段）の各入力端子には、ＦＥＴ３１のゲート，コンパレータ１１，１２の出力端子がそれぞれ接続されており、ＡＮＤゲート１６の各入力端子には、ＦＥＴ３１のゲート，コンパレータ１２の出力端子，ＮＯＴゲート１４の出力端子がそれぞれ接続されている。そして、ＡＮＤゲート１５，１６の出力端子からは、それぞれ天絡検出信号，断線検出信号が出力されるようになっている。以上が負荷駆動装置４４を構成している。
【００４８】
次に、第４実施例の作用について図８も参照して説明する。第１閾値電圧Ｖ１は、ＦＥＴ３１がフルオン状態となった場合のドレイン電圧Ｖｄよりも高い電圧に設定されており、第２閾値電圧Ｖ２は、ＦＥＴ３１がオフの場合に、電源電圧＋Ｂを、抵抗素子３２，４，７で分圧した電位よりも低い電圧に設定されている。また、第３閾値電圧Ｖ３は、モータ空転時のＦＥＴ３１のオン電圧を、差動増幅回路３５により増幅した電位より低い電圧に設定されている。
【００４９】
制御回路３４は、外部より与えられる制御信号がハイレベル（ＯＮ）になると、ＦＥＴ３の制御を開始する（図８（ａ）参照）。図８（ｄ）に示すように、ＦＥＴ３１のドレイン電圧Ｖｄは、ＦＥＴ３１がオフの場合はグランド電位に等しく、制御回路３４によってオンされると、電源電圧＋ＢよりＦＥＴ３１のオン電圧を減じた電圧となる。図８（ｄ）において、閾値電圧Ｖ１よりも若干低いレベルを示すドレイン電圧Ｖｄは、ＦＥＴ３１をフルオン状態とした場合（定常フルオン電圧）に対応する。この時、第２コンパレータ１２の出力信号はハイレベルとなる（図８（ｈ））。
【００５０】
＜負荷断線検出＞
この状態から、負荷断線（負荷２とＦＥＴ３１のドレインとの間の断線）が発生した場合を想定する（図８（ｂ）（１））。すると、ＦＥＴ３１のドレイン電圧が電源電圧＋Ｂ（＞Ｖ１）に上昇して、第１コンパレータ１１及び第３コンパレータ４１の出力信号はハイレベルとなり（図８（ｄ），（ｅ），（ｇ））、監視タイマ４２は、上記出力信号の立上がりから一定時間が経過すると、監視信号をロウレベルにする（図８（ｆ））。すると、トランジスタ４３がオンしてＦＥＴ３１のゲートはハイレベルとなり、ＦＥＴ３１はオフする。
【００５１】
この時、ＦＥＴ３１のドレイン電圧Ｖｄは、電源電圧＋Ｂを、抵抗素子３２，４，７で分圧した電位となるので、第２閾値電圧Ｖ２より高くなり、条件［Ｖｄ＞Ｖ２］が成立する。したがって、監視信号がアクティブ（ロウ）となっている期間に、条件［Ｖ２＜Ｖｄ＜Ｖ１］が成立するので、ＡＮＤゲート１６の出力信号がハイレベルとなって「負荷断線」が検出される（図８（ｉ）（２））。尚、制御回路３４がＦＥＴ３１をＰＷＭ制御している場合には、トランジスタ４３が存在しなくても、フィードバック制御の結果によってＦＥＴ３１はオフされるため、同様に断線検出が行われる。
【００５２】
負荷断線が解消されて正常な状態に回復すると（図８（ｂ）（３））、ドレイン電圧Ｖｄはグランドレベルとなるので、第２コンパレータ１２の出力信号はロウレベルとなる（図８（ｈ））。すると、監視タイマ４２がリセットされて（図８（ｆ））、ＦＥＴ３１の制御が可能な状態に戻る。
【００５３】
＜天絡検出＞
次に、負荷２の電源側端子（プラス線），ＦＥＴ３１のドレインが電源に短絡する、いわゆる天絡した場合の動作について説明する（図８（ｂ）（４））。この場合も、ＦＥＴ３１のドレイン電圧が電源電圧＋Ｂ（＞Ｖ１）となるので、第３コンパレータ４１の出力信号はハイレベルとなり、監視タイマ４２は、一定時間の経過後に監視信号をロウレベルにして、ＦＥＴ３１はオフする。
【００５４】
この時、ＦＥＴ３１のドレイン電圧Ｖｄは電圧＋Ｂのままとなるため、条件［Ｖｄ＞Ｖ１］が成立し、第１コンパレータ１１の出力信号はハイレベルを維持する。したがって、監視信号がアクティブとなっている期間に、条件［Ｖｄ＞Ｖ１，Ｖｄ＞Ｖ２］が成立するので、ＡＮＤゲート１５の出力信号がハイレベルとなって「天絡」が検出される（図８（ｊ）（５））。尚、実質的に必要な条件は［Ｖｄ＞Ｖ１］であるから、第３実施例と同様にＡＮＤゲート１５をＡＮＤゲート１５ａに置き換えて、第２コンパレータ１２の出力信号の参照を省いても良い。
天絡が解消されて正常な状態に回復すると（図８（ｂ）（６））、ドレイン電圧Ｖｄはグランドレベルとなり、第２コンパレータ１２の出力信号はロウレベルとなり（図８（ｈ））、監視タイマ４２がリセットされて（図８（ｆ））ＦＥＴ３１の制御が可能な状態に戻る。
【００５５】
＜モータ空転の場合＞
燃料タンク中の燃料がなくなり、負荷２であるポンプモータが空転状態となった場合（図８（ｂ）（７））は負荷２に流れる電流が減少するため、ＦＥＴ３１のドレイン電圧Ｖｄは、閾値電圧Ｖ１を上回り、第１コンパレータ１１の出力信号はハイレベルとなる（図８（ｄ），（ｇ））。そして、監視信号がアクティブとなってＦＥＴ３１がオフされると、ドレイン電圧Ｖｄはグランドレベルになるため、第２コンパレータ１２の出力信号はロウレベルとなって監視タイマ４２はリセットされる。
【００５６】
空転状態が継続する間は、上記の動作を反復する。この場合、監視信号がアクティブとなっている期間は、第１コンパレータ１１，１２の出力信号は何れもロウレベルとなっているので、ＡＮＤゲート１５，１６の出力信号は何れもハイレベルにならず、「断線検出」，「天絡検出」の何れも行われない。
【００５７】
＜ノイズ印加の場合＞
次に、ノイズの印加によってＦＥＴ３１のドレイン電圧Ｖｄが閾値電圧Ｖ１を上回り、第１コンパレータ１１が誤検出した場合を説明する。この場合も、上記＜モータ空転＞と同様に第１コンパレータ１１の出力信号はハイレベルとなるが（図８（ｇ）（９））、監視信号がアクティブとなってＦＥＴ３１がオフされると、ドレイン電圧Ｖｄはグランドレベルとなるため、第２コンパレータ１２の出力信号はロウレベルとなって監視タイマ４２はリセットされ、「断線検出」，「天絡検出」の何れも行われない。
【００５８】
以上のように第４実施例によれば、負荷２をＦＥＴ３１によりハイサイド駆動する場合、コンパレータ４１は、差動増幅回路３５により出力されるＦＥＴ３１の端子電圧をゼロレベルの近傍に設定される監視用閾値電圧Ｖ３と比較し、トランジスタ４３は、差動増幅回路３５の出力電圧が監視用閾値電圧Ｖ３を下回った場合にＦＥＴ３１をオフさせる。
【００５９】
そして、コンパレータ１１は、ドレイン電圧Ｖｄを、ＦＥＴ３１がフルオン状態となった場合のドレイン電圧Ｖｄよりも高い第１閾値電圧Ｖ１と比較し、コンパレータ１２は、ドレイン電圧Ｖｄを、抵抗素子３２と、差動増幅回路９の非反転入力端子に接続されている抵抗素子４及び７の抵抗値に応じて決まる電源電圧の分圧電位よりも低い第２閾値電圧Ｖ２と比較する。したがって、ＡＮＤゲート１６が条件［Ｖ１＞Ｖｄ＞Ｖ２］の成立を判定することで負荷断線を検出することができる。
【００６０】
また、ＡＮＤゲート１５は、ＦＥＴ３１のオフ期間に，共通接続点の電位Ｖｄが第１，第２閾値電圧Ｖ１，Ｖ２を何れも上回っている場合に（実質的には、第１閾値電圧Ｖ１を上回っている場合に），条件［Ｖｄ＞Ｖ１］の成立により天絡を検出することができる。そして、負荷２としてのモータが空転するような状態になっても、ＦＥＴ３１をオフさせればドレイン電圧Ｖｄは直ちに略グランド電位に等しくなるから、この場合に負荷断線や天絡の誤検出を防止できる。
【００６１】
また、監視タイマ４２は、コンパレータ４１により、差動増幅回路３５の出力電圧が閾値電圧Ｖ３を下回ったことが検出されると、その時点から一定時間が経過した後監視信号をアクティブにすると共に、コンパレータ１１により、ドレイン電圧Ｖｄが第１閾値電圧Ｖ１を上回ったことが検出されると監視信号をインアクティブにし、トランジスタオフ手段９は、監視信号がアクティブになっている期間にＦＥＴ３１をオフさせる。したがって、ハイサイド駆動方式の場合も、監視タイマ４２によって第１実施例と同様の効果を得ることができる。
【００６２】
（第５実施例）
図９及び図１０は本発明の第５実施例を示すものであり、第４実施例と異なる部分について説明する。第５実施例では、抵抗素子３２によりＦＥＴ３１のドレインを電源電圧＋Ｂにプルアップしていたが、第５実施例の負荷駆動装置４４ａでは、電源電圧＋Ｂよりも低い電圧に設定される定電圧Ｖccにプルアップしている。その他構成は第５実施例と同様である。
図１０は図８相当図であるが、回路動作も基本的には第５実施例と同様であり、負荷断線が発生し、ＡＮＤゲート１６の出力信号がハイレベルとなる期間（２）において、ＦＥＴ３１のドレイン電位がＶccに等しくなる点のみが異なる。以上のように構成される第５実施例による場合も、第４実施例と同様の効果が得られる。
【００６３】
（第６実施例）
図１１は本発明の第６実施例を示すものであり、第４実施例と異なる部分について説明する。第６実施例の負荷駆動装置４５では、フリーホイールダイオード３３に替えて、ＮチャネルＭＯＳＦＥＴ４６（同期整流用トランジスタ）が接続されており、ＦＥＴ４６のオンオフ制御は、制御回路３４に替わる制御回路４７によって行われる。また、ＦＥＴ４６のゲートとグランドとの間には、ＮＰＮトランジスタ４８（短絡保護手段）が接続されており、トランジスタ４８のベースはＡＮＤゲート１５の出力端子に接続されている。
【００６４】
次に、第６実施例の作用について説明する。ＦＥＴ４６は、制御回路４７によりＦＥＴ３１がオフする期間にオンされ、フリーホイールダイオード３３の代わりに遅れ電流を流す経路を形成する。ダイオード３３に遅れ電流を流すと順方向電圧Ｖｆが発生するため、Ｖｆ×（遅れ電流）分が損失となる。一方、ＦＥＴ４６をオンして遅れ電流を流すと、ＦＥＴ４６のオン抵抗が低いので、ソース−ドレイン間電圧は順方向電圧Ｖｆよりも低くなる。したがって、ダイオード３３を用いる場合よりも損失を低減できる。
【００６５】
ところが、第４実施例で説明したように、負荷２に天絡が発生した場合にＦＥＴ４６がオンすると、ドレイン−ソース間には電源からグランドへ過大な短絡電流が流れてしまい、ＦＥＴ４６が破壊されるおそれがある。そこで第６実施例では、天絡が検出されてＡＮＤゲート１５の出力端子がハイレベルになった場合は、トランジスタ４８をオンさせてＦＥＴ４６を強制的にオフさせることで、ＦＥＴ４６が破壊されることを防止する。
【００６６】
本発明は上記し且つ図面に記載した実施例にのみ限定されるものではなく、以下のような変形または拡張が可能である。
監視タイマ１３は、必要に応じて設ければ良い。
駆動トランジスタは、バイポーラトランジスタや、ＩＧＢＴであっても良い。
トランジスタオフ手段を、ＭＯＳＦＥＴで構成しても良い。
第４実施例において、負荷２と抵抗素子３２との抵抗比は、ＦＥＴ３１がオフしている期間に負荷２に通電される電流値の影響を実質的に無視できる範囲であれば、適宜変更して良い。
第６実施例において、トランジスタ４８は必要に応じて設ければ良い。
負荷は、車両用の燃料ポンプモータに限ることはなく、直流電流を通電してロウサイド方式で駆動されるものであれば適用が可能である。
【符号の説明】
【００６７】
図面中、１は電源、２は負荷、３はＮチャネルＭＯＳＦＥＴ（駆動トランジスタ）、６はオペアンプ、９は差動増幅回路、１０は制御回路、１１，１２は第１，第２コンパレータ（第１，第２比較手段）、１３は監視タイマ、１５はＡＮＤゲート（短絡検出手段，地絡検出手段，天絡検出手段）、１６はＡＮＤゲート（断線検出手段）、１７はＮＰＮトランジスタ（トランジスタオフ手段）、１９，２１は負荷駆動装置、２２は第３コンパレータ（第３比較手段）、３１はＰチャネルＭＯＳＦＥＴ（駆動トランジスタ）、３２は抵抗素子（プルアップ抵抗素子）、３５は差動増幅回路（監視用差動増幅回路）、４１はコンパレータ（監視用比較手段）、４２は監視タイマ、４３はＰＮＰトランジスタ（トランジスタオフ手段）、４４，４５は負荷駆動装置、４６はＮチャネルＭＯＳＦＥＴ（同期整流用トランジスタ）、４８はＮＰＮトランジスタ（短絡保護手段）を示す。
【図１】
2010015539.tif 000003
【図２】
2010015539.tif 000004
【図３】
2010015539.tif 000005
【図４】
2010015539.tif 000006
【図５】
2010015539.tif 000007
【図６】
2010015539.tif 000008
【図７】
2010015539.tif 000009
【図８】
2010015539.tif 000010
【図９】
2010015539.tif 000011
【図１０】
2010015539.tif 000012
【図１１】
2010015539.tif 000013