(57)【要約】【課題】電子機器の製造特性を向上させること。【解決手段】ＥＬパネル１を製造する過程で、スイッチトランジスタ５と駆動トランジスタ６の電極を形成する際に、その電極材料によって形成する短絡体５０を、基板１０の略中央からの放射線方向に沿うように折り返されてなる折返形状とすることによって、バンク１３を形成するためにポリイミド系樹脂材料溶液をスピンコートによって塗布する工程において、短絡体５０の配置によらず、その溶液を略真円状に拡散させて各領域Ｒに略均一に塗布して成膜することを可能にした。【選択図】図１
2010152059.tif 000002
【特許請求の範囲】
【請求項１】
基板上の複数の領域毎に、光学素子、前記光学素子を駆動する駆動回路をそれぞれ備える電子機器の製造方法であって、
少なくとも前記駆動回路の電極となる材料を含み、前記複数の領域を連続的に繋ぐとともに、前記駆動回路の電極と結線されている前記電子機器の複数の配線が電気的に接続され、幅方向に複数の空隙部を有する短絡体を形成する工程と、
前記複数の領域に液体をスピンコートにより塗布する工程と、
を備えることを特徴とする電子機器の製造方法。
【請求項２】
前記短絡体は、前記基板の外側と内側に向かい交互に折り返されてなる折返形状に形成されていることを特徴とする請求項１に記載の電子機器の製造方法。
【請求項３】
前記短絡体は、前記基板の略中央からの放射線方向に沿い折り返されていることを特徴とする請求項２に記載の電子機器の製造方法。
【請求項４】
前記短絡体と前記配線とは、導電体を介して接続されていることを特徴とする請求項１〜３の何れか一項に記載の電子機器の製造方法。
【請求項５】
基板上の電子機器の複数の配線が電気的に接続される短絡体であって、
当該短絡体は、幅方向に複数の空隙部を有することを特徴とする短絡体。
【請求項６】
前記短絡体は、前記基板の外側と内側に向かい交互に折り返されてなる折返形状であることを特徴とする請求項５に記載の短絡体。
【請求項７】
前記短絡体は、前記基板の略中央からの放射線方向に沿い折り返されていることを特徴とする請求項６に記載の短絡体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器の製造方法及び短絡体に関する。
【背景技術】
【０００２】
従来、アクティブマトリクス基板において、その基板上に形成された薄膜トランジスタが静電気によって破壊されてしまうことを防止するために接続する導電体層に関する技術が知られている（例えば、特許文献１参照。）。
【０００３】
また近年、携帯電話機などの電子機器の表示デバイスとして、自発光素子である複数のＥＬ（Electro Luminescence）発光素子をマトリクス状に配列したＥＬ発光パネルが知られており、そのＥＬ発光パネルの製造に際し、例えば、図１９に示すように、基板１０上にレイアウトされた複数（図中、９つ）のＥＬ発光パネル１を形成し、各ＥＬ発光パネル１を切り離すことで、ＥＬ発光パネル１を製造するという手法がとられることがある。
このＥＬ発光パネル１が切り離されるまでの間、各パネル１は導電材料からなるショートバー（短絡体）４０に電気的に接続されており、静電気から各パネル１が保護されるようになっている。
【特許文献１】特開平１１−２３１３４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記従来技術のショートバー４０は、例えば、ＥＬ発光パネル１の電極部分を形成する際に同材料により形成される導電体であり、このショートバー４０が形成された後にスピンコート法による液体の塗布工程がある。
このショートバー４０は、十分低抵抗にするために、比較的広い、例えば約１ｍｍ以上の幅の比較的平滑な表面の金属層であるため、パネル１のショートバー４０部分とその他の部分との液体の濡れ性に差があり、ショートバー４０の表面での液体の拡散性がパネル１のその他の部分よりも低いので、スピンコート法等により塗布される液体の広がりにばらつきが生じて塗布むらが生じやすいといった問題があった。
【０００５】
本発明の課題は、電子機器の製造特性を向上させることである。
【課題を解決するための手段】
【０００６】
以上の課題を解決するため、本発明の一の態様は、
基板上の複数の領域毎に、光学素子、前記光学素子を駆動する駆動回路をそれぞれ備える電子機器の製造方法であって、
少なくとも前記駆動回路の電極となる材料を含み、前記複数の領域を連続的に繋ぐとともに、前記駆動回路の電極と結線されている前記電子機器の複数の配線が電気的に接続され、幅方向に複数の空隙部を有する短絡体を形成する工程と、
前記複数の領域に液体をスピンコートにより塗布する工程と、を備えることを特徴とする。
好ましくは、前記短絡体は、前記基板の外側と内側に向かい交互に折り返されてなる折返形状に形成されている。
また、好ましくは、前記短絡体は、前記基板の略中央からの放射線方向に沿い折り返されている。
また、好ましくは、前記短絡体と前記配線とは、導電体を介して接続されている。
【０００７】
本発明の他の態様によれば、
基板上の電子機器の複数の配線が電気的に接続される短絡体であって、
当該短絡体は、幅方向に複数の空隙部を有することを特徴とする。
好ましくは、前記短絡体は、前記基板の外側と内側に向かい交互に折り返されてなる折返形状である。
また、好ましくは、前記短絡体は、前記基板の略中央からの放射線方向に沿い折り返されている。
【発明の効果】
【０００８】
本発明によれば、電子機器の製造特性を向上させることができる。
【発明を実施するための最良の形態】
【０００９】
以下に、本発明を実施するための好ましい形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。
なお、本実施形態においては、電子機器としてＥＬパネルを適用し、本発明について説明する。
【００１０】
図１は、基板１０上にレイアウトされた複数（図中、９つ）の領域Ｒ毎に形成されたＥＬパネル１を示す平面図である。
このＥＬパネル１は、複数の光学素子（後述するＥＬ素子８）と、複数の駆動回路である薄膜トランジスタ（後述するスイッチトランジスタ５と駆動トランジスタ６）を備えており、薄膜トランジスタのスイッチングなどに従って各光学素子（発光素子）の発光量が切り替えられるようになっている。
【００１１】
図１に示すように、複数の領域Ｒは短絡体５０によって繋がれており、各ＥＬパネル１の周囲は連続的に繋がれた短絡体５０によって囲われている。
各ＥＬパネル１は、配線群Ｔを介して短絡体５０に電気的に接続され、各ＥＬパネル１が同電位に保たれることで、静電気から保護されるようになっている。
【００１２】
短絡体５０は、ＥＬパネル１の製造過程において、ＥＬパネル１における発光素子や薄膜トランジスタの電極などの材料によって形成される導電性を有する部材である。
この短絡体５０は、図１に示すように、図中縦方向の４本のショートバー５０ａと、図中横方向の４本のショートバー５０ｂが略直交するように配されてなり、９つの領域Ｒを繋いで囲う枠状に形成されている。
短絡体５０における各ショートバー５０ａ、５０ｂは、それぞれ基板１０の外側と内側に向かい交互に折り返されてなる折返形状を有し、特に短絡体５０においては、基板１０の略中央からの放射線方向に沿うように折り返されている。このため、短絡体５０は、各ショートバー５０ａ、５０ｂの幅方向に複数の空隙部５０ｃを有している。
なお、ショートバー５０ａは、図中短絡体５０の横方向の幅ｗ１（約１．５〜３．０ｍｍ）の間で折り返されており、ショートバー５０ａの幅は幅ｗ１より短く、ショートバー５０ｂは、図中短絡体５０の縦方向の幅ｗ２（約１．５〜３．０ｍｍ）の間で折り返されており、ショートバー５０ｂの幅は幅ｗ２より短い。
【００１３】
このように、短絡体５０（ショートバー５０ａ、５０ｂ）を折返形状とすることで、その短絡体５０が折り返されてなる間に空隙部５０ｃが形成されるため、その空隙部５０ｃと短絡体５０部分との凹凸が連続することとなる。短絡体５０の形状に凹凸がある方がべたな平滑面であるよりも短絡体５０に接触する液体の界面エネルギーが下がるので、短絡体５０部分の濡れ性が向上する。ショートバー５０ａ、５０ｂの各幅方向における空隙部５０ｃの幅は、ショートバー５０ａ、５０ｂの各幅の１／３以上であることが好ましい。
そして、ＥＬパネル１の製造過程において、基板１０に対する略中央に滴下された液体をスピンコートにより塗り広げる際に、液体が各領域ＲにおけるＥＬパネル１部分と短絡体５０部分とを同じように広がり、基板１０の外側に向かって拡散するようになる。
特に、基板１０に対する略中央に滴下された液体がスピンコート前に自然拡散する際、液体がＥＬパネル１部分と短絡体５０部分とを同じように広がって略真円状に拡散することによって、スピンコートした際に各領域Ｒに均一に液体を塗布することが可能になっている。
【００１４】
なお、折返形状を有する短絡体５０とＥＬパネル１の各配線Ｔとが電気的な接続がなされるように、図２に示すように、短絡体５０とＥＬパネル１の配線群Ｔとは、比較的細い直線状のショートバーである導電体５５を介して接続されている。
この導電体５５を介することにより、短絡体５０の折り返しによる空隙部５０ｃがあっても、配線群Ｔと短絡体５０とを確実に接続することができる。導電体５５の幅は、ショートバー５０ａ、５０ｂの幅以下で、導電体５５の幅及びショートバー５０ａの幅の和は短絡体５０の横方向の幅ｗ１より短く、導電体５５の幅及びショートバー５０ｂの幅の和は、短絡体５０の縦方向の幅ｗ２より短い。そして、導電体５５及びショートバー５０ａの連結部分の幅ｗ３は、短絡体５０の横方向の幅ｗ１より短く、導電体５５及びショートバー５０ｂの連結部分の幅ｗ４は、短絡体５０の縦方向の幅ｗ２より短い。このため、各連結部分において液体が比較的乗り越えやすい構造となっている。
【００１５】
そして、基板１０上に形成された各ＥＬパネル１をそれぞれ短絡体５０から分断するように切り離すことで、９つのＥＬパネル１が完成するようになっている。
【００１６】
図３は、ＥＬパネル１における複数の画素Ｐの配置構成を示す平面図であり、図４は、ＥＬパネル１の概略構成を示す平面図である。
【００１７】
図３、図４に示すように、ＥＬパネル１には、例えば、Ｒ（赤），Ｇ（緑），Ｂ（青）をそれぞれ発光する複数の画素Ｐが所定のパターンでマトリクス状に配置されている。
このＥＬパネル１には、複数の走査線２が行方向に沿って互いに略平行となるよう配列され、複数の信号線３が平面視して走査線２と略直交する列方向に沿って互いに略平行となるよう配列されている。また、隣り合う走査線２の間において電圧供給線４が走査線２に沿って設けられている。そして、これら各走査線２と隣接する二本の信号線３と各電圧供給線４とによって囲われる範囲が、画素Ｐに相当する。
また、ＥＬパネル１には、走査線２、信号線３、電圧供給線４の上方に覆うように、格子状の隔壁であるバンク１３が設けられている。このバンク１３によって囲われてなる略長方形状の複数の開口部１３ａが画素Ｐごとに形成されており、この開口部１３ａ内に、後述する画素電極８ａ、正孔注入層８ｂ、インターレイヤー８ｃ、発光層８ｄが設けられている。
【００１８】
図５は、アクティブマトリクス駆動方式で動作するＥＬパネル１の一画素に相当する回路を示した回路図である。
【００１９】
図５に示すように、ＥＬパネル１には、走査線２と、走査線２と交差する信号線３と、走査線２に沿う電圧供給線４とが設けられており、このＥＬパネル１の一画素Ｐにつき、薄膜トランジスタであるスイッチトランジスタ５と、薄膜トランジスタである駆動トランジスタ６と、キャパシタ７と、光学素子（発光素子）であるＥＬ素子８とが設けられている。
【００２０】
各画素Ｐにおいては、スイッチトランジスタ５のゲートが走査線２に接続され、スイッチトランジスタ５のドレインとソースのうちの一方が信号線３に接続され、スイッチトランジスタ５のドレインとソースのうちの他方がキャパシタ７の一方の電極及び駆動トランジスタ６のゲートに接続されている。駆動トランジスタ６のソースとドレインのうちの一方が電圧供給線４に接続され、駆動トランジスタ６のソースとドレインのうち他方がキャパシタ７の他方の電極及びＥＬ素子８のアノードに接続されている。なお、全ての画素ＰのＥＬ素子８のカソードは、一定電圧Ｖcomに保たれている（例えば、接地されている）。スイッチトランジスタ５及び駆動トランジスタ６は、ともにｎチャネル型でもよく、ともにｐチャネル型でもよく、一方がｎチャネル型で他方がｐチャネル型であってもよい。
【００２１】
また、このＥＬパネル１の周囲において各走査線２が走査ドライバに接続され、各電圧供給線４が一定電圧源又は適宜電圧信号を出力するドライバに接続され、各信号線３がデータドライバに接続され、これらドライバによってＥＬパネル１がアクティブマトリクス駆動方式で駆動される。電圧供給線４には、一定電圧源又はドライバによって所定の電力が供給される。
なお、走査線２、信号線３、電圧供給線４は、図１に示す状態においては、それぞれドライバを通じて配線Ｔに結線されており、その配線Ｔを介して短絡体５０に電気的に接続されている。
【００２２】
次に、ＥＬパネル１と、その画素Ｐの回路構造について、図６〜図９を用いて説明する。
ここで、図６は、ＥＬパネル１の一画素Ｐに相当する平面図であり、図７は、図６のVII−VII線に沿った面の矢視断面図、図８は、図６のVIII−VIII線に沿った面の矢視断面図である。図９は、図１のIX−IX線に沿った面の矢視断面図である。
なお、図６においては、電極及び配線を主に示す。また、図９は、図７に示す画素部分に相当している。
【００２３】
図６に示すように、スイッチトランジスタ５及び駆動トランジスタ６は、信号線３に沿うように配列され、スイッチトランジスタ５の近傍にキャパシタ７が配置され、駆動トランジスタ６の近傍にＥＬ素子８が配置されている。また、当該画素に対応する走査線２及び電圧供給線４の間に、スイッチトランジスタ５、駆動トランジスタ６、キャパシタ７及びＥＬ素子８が配置されている。
【００２４】
図６〜図８に示すように、基板１０上の一面にゲート絶縁膜１１が成膜されており、スイッチトランジスタ５、駆動トランジスタ６及びそれら周囲のゲート絶縁膜１１の上に層間絶縁膜１２が成膜されている。信号線３はゲート絶縁膜１１と基板１０との間に形成され、走査線２及び電圧供給線４はゲート絶縁膜１１と層間絶縁膜１２との間に形成されている。
【００２５】
また、図６、図８に示すように、スイッチトランジスタ５は、逆スタガ構造の薄膜トランジスタである。このスイッチトランジスタ５は、ゲート電極５ａ、ゲート絶縁膜１１、半導体膜５ｂ、チャネル保護膜５ｄ、不純物半導体膜５ｆ，５ｇ、ドレイン電極５ｈ、ソース電極５ｉ等を有するものである。
【００２６】
ゲート電極５ａは、基板１０とゲート絶縁膜１１の間に形成されている。このゲート電極５ａは、例えば、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜、ＡｌＴｉＮｄ合金膜またはＭｏＮｂ合金膜からなる。また、ゲート電極５ａの上に絶縁性のゲート絶縁膜１１が成膜されており、そのゲート絶縁膜１１によってゲート電極５ａが被覆されている。
ゲート絶縁膜１１は、例えば、シリコン窒化物又はシリコン酸化物からなる。このゲート絶縁膜１１上であってゲート電極５ａに対応する位置に真性な半導体膜５ｂが形成されており、半導体膜５ｂがゲート絶縁膜１１を挟んでゲート電極５ａと相対している。
半導体膜５ｂは、例えば、アモルファスシリコン又は多結晶シリコンからなり、この半導体膜５ｂにチャネルが形成される。また、半導体膜５ｂの中央部上には、絶縁性のチャネル保護膜５ｄが形成されている。このチャネル保護膜５ｄは、例えば、シリコン窒化物又はシリコン酸化物からなる。
また、半導体膜５ｂの一端部の上には、不純物半導体膜５ｆが一部チャネル保護膜５ｄに重なるようにして形成されており、半導体膜５ｂの他端部の上には、不純物半導体膜５ｇが一部チャネル保護膜５ｄに重なるようにして形成されている。そして、不純物半導体膜５ｆ，５ｇはそれぞれ半導体膜５ｂの両端側に互いに離間して形成されている。なお、不純物半導体膜５ｆ，５ｇはｎ型半導体であるが、これに限らず、ｐ型半導体であってもよい。
不純物半導体膜５ｆの上には、ドレイン電極５ｈが形成されている。不純物半導体膜５ｇの上には、ソース電極５ｉが形成されている。ドレイン電極５ｈ，ソース電極５ｉは、例えば、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜又はＡｌＴｉＮｄ合金膜からなる。
チャネル保護膜５ｄ、ドレイン電極５ｈ及びソース電極５ｉの上には、保護膜となる絶縁性の層間絶縁膜１２が成膜され、チャネル保護膜５ｄ、ドレイン電極５ｈ及びソース電極５ｉが層間絶縁膜１２によって被覆されている。そして、スイッチトランジスタ５は、層間絶縁膜１２によって覆われるようになっている。層間絶縁膜１２は、例えば、厚さが１００ｎｍ〜２００ｎｍの窒化シリコン又は酸化シリコンからなる。
【００２７】
また、図６、図７、図９に示すように、駆動トランジスタ６は、逆スタガ構造の薄膜トランジスタである。この駆動トランジスタ６は、ゲート電極６ａ、ゲート絶縁膜１１、半導体膜６ｂ、チャネル保護膜６ｄ、不純物半導体膜６ｆ，６ｇ、ドレイン電極６ｈ、ソース電極６ｉ等を有するものである。
【００２８】
ゲート電極６ａは、例えば、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜、ＡｌＴｉＮｄ合金膜またはＭｏＮｂ合金膜からなり、ゲート電極５ａと同様に基板１０とゲート絶縁膜１１の間に形成されている。そして、ゲート電極６ａは、例えば、シリコン窒化物又はシリコン酸化物からなるゲート絶縁膜１１によって被覆されている。
このゲート絶縁膜１１の上であって、ゲート電極６ａに対応する位置に、チャネルが形成される半導体膜６ｂが、例えば、アモルファスシリコン又は多結晶シリコンにより形成されている。この半導体膜６ｂはゲート絶縁膜１１を挟んでゲート電極６ａと相対している。
半導体膜６ｂの中央部上には、絶縁性のチャネル保護膜６ｄが形成されている。このチャネル保護膜６ｄは、例えば、シリコン窒化物又はシリコン酸化物からなる。
また、半導体膜６ｂの一端部の上には、不純物半導体膜６ｆが一部チャネル保護膜６ｄに重なるようにして形成されており、半導体膜６ｂの他端部の上には、不純物半導体膜６ｇが一部チャネル保護膜６ｄに重なるようにして形成されている。そして、不純物半導体膜６ｆ，６ｇはそれぞれ半導体膜６ｂの両端側に互いに離間して形成されている。なお、不純物半導体膜６ｆ，６ｇはｎ型半導体であるが、これに限らず、ｐ型半導体であってもよい。
不純物半導体膜６ｆの上には、ドレイン電極６ｈが形成されている。不純物半導体膜６ｇの上には、ソース電極６ｉが形成されている。ドレイン電極６ｈ，ソース電極６ｉは、例えば、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜、ＡｌＴｉＮｄ合金膜またはＭｏＮｂ合金膜からなる。
チャネル保護膜６ｄ、ドレイン電極６ｈ及びソース電極６ｉの上には、保護膜となる絶縁性の層間絶縁膜１２が成膜され、チャネル保護膜６ｄ、ドレイン電極６ｈ及びソース電極６ｉが層間絶縁膜１２によって被覆されている。そして、駆動トランジスタ６は、層間絶縁膜１２によって覆われるようになっている。
【００２９】
キャパシタ７は、図６、図８に示すように、対向する一対の電極７ａ、７ｂ及びそれらの間に介在する誘導体としてのゲート絶縁膜１１を有している。そして、一方の電極７ａは、基板１０とゲート絶縁膜１１との間に形成され、他方の電極７ｂは、ゲート絶縁膜１１と層間絶縁膜１２との間に形成されている。
なお、キャパシタ７の電極７ａは、駆動トランジスタ６のゲート電極６ａに一体に連なり接続されており、キャパシタ７の電極７ｂは、駆動トランジスタ６のソース電極６ｉに一体に連なり接続されている。また、駆動トランジスタ６のドレイン電極６ｈが電圧供給線４に一体に連なっている。
【００３０】
なお、信号線３、キャパシタ７の電極７ａ、スイッチトランジスタ５のゲート電極５ａ及び駆動トランジスタ６のゲート電極６ａは、基板１０に一面に成膜された導電膜であるゲートメタル層をフォトリソグラフィー法及びエッチング法等によって形状加工することで一括して形成されたものである。
また、走査線２、電圧供給線４、キャパシタ７の電極７ｂ、スイッチトランジスタ５のドレイン電極５ｈ，ソース電極５ｉ及び駆動トランジスタ６のドレイン電極６ｈ，ソース電極６ｉは、ゲート絶縁膜１１等に一面に成膜された導電膜であるソース、ドレインメタル層をフォトリソグラフィー法及びエッチング法等によって形状加工することで形成されたものである。
【００３１】
また、ゲート絶縁膜１１には、ゲート電極５ａと走査線２とが重なる領域にコンタクトホール１１ａが形成され、ドレイン電極５ｈと信号線３とが重なる領域にコンタクトホール１１ｂが形成され、ゲート電極６ａとソース電極５ｉとが重なる領域にコンタクトホール１１ｃが形成されており、コンタクトホール１１ａ〜１１ｃ内に導電性のコンタクトプラグ２０ａ〜２０ｃがそれぞれ埋め込まれている。コンタクトプラグ２０ａによってスイッチトランジスタ５のゲート５ａと走査線２が電気的に導通し、コンタクトプラグ２０ｂによってスイッチトランジスタ５のドレイン電極５ｈと信号線３が電気的に導通し、コンタクトプラグ２０ｃによってスイッチトランジスタ５のソース電極５ｉとキャパシタ７の電極７ａが電気的に導通するとともにスイッチトランジスタ５のソース電極５ｉと駆動トランジスタ６のゲート電極６ａが電気的に導通する。このコンタクトプラグ２０ａ〜２０ｃを介することなく、走査線２が直接ゲート電極５ａと接触し、ドレイン電極５ｈが信号線３と接触し、ソース電極５ｉがゲート電極６ａと接触してもよい。
【００３２】
画素電極８ａは、ゲート絶縁膜１１を介して基板１０上に設けられており、画素Ｐごとに独立して形成されている。ＥＬパネル１が、ＥＬ素子８の光を基板１０から出射するボトムエミッション型の場合、この画素電極８ａは透明電極であって、例えば、錫ドープ酸化インジウム（ＩＴＯ）、亜鉛ドープ酸化インジウム、酸化インジウム（Ｉｎ2Ｏ3）、酸化スズ（ＳｎＯ2）、酸化亜鉛（ＺｎＯ）又はカドミウム−錫酸化物（ＣＴＯ）の少なくともいずれかを含む。ＥＬパネル１が、ＥＬ素子８の光を後述する対向電極８ｅを透過して出射するトップエミッション型の場合、画素電極８ａは、上述した透明電極となる層及びその層の下に直接、あるいは透明絶縁膜を介したＡｌ膜、Ａｌ合金膜又はＣｒ膜等の光反射層の積層構造でもよい。このとき、光反射層は、ソース、ドレインメタル層によって形成されてもよい。なお、画素電極８ａは一部、駆動トランジスタ６のソース電極６ｉに重なり、画素電極８ａとソース電極６ｉが接続している。
【００３３】
そして、図６〜図８に示すように、層間絶縁膜１２が、走査線２、信号線３、電圧供給線４、スイッチトランジスタ５、駆動トランジスタ６、画素電極８ａの周縁部、キャパシタ７の電極７ｂ及びゲート絶縁膜１１を覆うように形成されている。
この層間絶縁膜１２には、各画素電極８ａの中央部が露出するように開口部１２ａが形成されている。そのため、層間絶縁膜１２は平面視して格子状に形成されている。
【００３４】
ＥＬ素子８は、図６、図７、図９に示すように、アノードとなる第一電極としての画素電極８ａと、画素電極８ａの上に形成されたキャリア輸送層としての正孔注入層８ｂと、正孔注入層８ｂの上に形成されたキャリア輸送層の一部として機能するインターレイヤー８ｃと、インターレイヤー８ｃの上に形成されたキャリア輸送層としての発光層８ｄと、発光層８ｄの上に形成された第二電極としての対向電極８ｅとを備えている。対向電極８ｅは全画素Ｐに共通の単一電極（カソード）であり、全画素Ｐに連続して形成されている。
【００３５】
正孔注入層８ｂは、例えば、遷移金属酸化物からなる層であって、画素電極８ａから発光層８ｄに向けて正孔を注入するキャリア注入層である。この正孔注入層８ｂには、遷移金属酸化物である酸化モリブデン、酸化バナジウム、酸化タングステン、酸化チタン等を用いることができ、特に酸化モリブデンであることが好ましい。
【００３６】
インターレイヤー８ｃは、例えば、ポリフルオレン系材料からなる電子輸送抑制層であって、順バイアスが印加されたときに電子が発光層８ｄから正孔注入層８ｂ側へ移動することを抑制する機能を有する。
【００３７】
発光層８ｄは、画素Ｐ毎にＲ（赤），Ｇ（緑），Ｂ（青）のいずれかを発光する有機材料を含み、例えば、ポリフルオレン系発光材料やポリフェニレンビニレン系発光材料等の共役二重結合ポリマーからなり、対向電極８ｅから供給される電子と、正孔注入層８ｂから注入される正孔との再結合に伴い発光する層である。このため、Ｒ（赤）を発光する画素Ｐ、Ｇ（緑）を発光する画素Ｐ、Ｂ（青）を発光する画素Ｐは、それぞれ発光層８ｄの発光材料が異なる。画素ＰのＲ（赤），Ｇ（緑），Ｂ（青）のパターンは、デルタ配列であってもよく、また縦方向に同色画素が配列されるストライプパターンであってもよい。
【００３８】
対向電極８ｅは、ＥＬパネル１がボトムエミッション型の場合、例えば、Ｍｇ、Ｃａ、Ｂａ、Ｌｉ等の仕事関数が４．０ｅＶ以下、好ましくは３．０ｅＶ以下であり、３０ｎｍ以下の厚さの低仕事関数層と、シート抵抗を下げるために低仕事関数層上に設けられた厚さが１００ｎｍ以上のＡｌ膜やＡｌ合金膜等の光反射層との積層構造とすることができる。
また、ＥＬパネル１がトップエミッション型の場合、対向電極８ｅは、上記低仕事関数層と、その低仕事関数層上に設けられた、例えば、錫ドープ酸化インジウム（ＩＴＯ）、亜鉛ドープ酸化インジウム、酸化インジウム（Ｉｎ2Ｏ3）、酸化スズ（ＳｎＯ2）、酸化亜鉛（ＺｎＯ）又はカドミウム−錫酸化物（ＣＴＯ）等からなる透明導電層との積層構造とすることができる。
この対向電極８ｅは全ての画素Ｐに共通した電極であり、発光層８ｄなどとともに後述するバンク１３を被覆している。
【００３９】
バンク１３は、層間絶縁膜１２上に形成された隔壁であって、例えば、感光性のポリイミド系樹脂材料など、絶縁性の樹脂材料からなる。バンク１３は、インターレイヤー８ｃや発光層８ｄを湿式法により形成するに際して、インターレイヤー８ｃや発光層８ｄとなる材料が溶媒に溶解または分散された液状体が隣接する画素Ｐに流出しないようにする隔壁として機能するものである。
【００４０】
そして、バンク１３および層間絶縁膜１２によって発光部位となる発光層８ｄが画素Ｐごとに仕切られている。
このバンク１３の開口部１３ａ内において、正孔注入層８ｂ、インターレイヤー８ｃ、発光層８ｄが、画素電極８ａ上に積層されている。
例えば、図７に示すように、バンク１３の開口部１３ａ内における画素電極８ａ上には、正孔注入層８ｂが積層されている。
そして、各開口部１３ａにおける正孔注入層８ｂ上に、インターレイヤー８ｃとなる材料が含有される液状体を塗布し、基板１０ごと加熱してその液状体を乾燥させ成膜させた化合物膜が形成され、インターレイヤー８ｃとして積層されている。
さらに、各開口部１３ａにおけるインターレイヤー８ｃ上に、発光層８ｄとなる材料が含有される液状体を塗布し、基板１０ごと加熱してその液状体を乾燥させ成膜させた化合物膜が形成され、発光層８ｄとして積層されている。
なお、この発光層８ｄとバンク１３を被覆するように対向電極８ｅが設けられている（図７参照）。
【００４１】
このＥＬパネル１は、次のように駆動されて発光する。
全ての電圧供給線４に所定レベルの電圧が印加された状態で、走査ドライバによって走査線２に順次オン電圧が印加されることで、これら走査線２に接続されたスイッチトランジスタ５が順次選択される。
各走査線２がそれぞれ選択されている時に、データドライバによって階調に応じたレベルの電圧が全ての信号線３に印加されると、その選択されている走査線２に対応するスイッチトランジスタ５がオンになっていることから、その階調に応じたレベルの電圧が駆動トランジスタ６のゲート電極６ａに印加される。
この駆動トランジスタ６のゲート電極６ａに印加された電圧に応じて、駆動トランジスタ６のゲート電極６ａとソース電極６ｉとの間の電位差が定まって、駆動トランジスタ６におけるドレイン−ソース電流の大きさが定まり、ＥＬ素子８がそのドレイン−ソース電流に応じた明るさで発光する。
その後、その走査線２の選択が解除されると、スイッチトランジスタ５がオフとなるので、駆動トランジスタ６のゲート電極６ａに印加された電圧にしたがった電荷がキャパシタ７に蓄えられ、駆動トランジスタ６のゲート電極６ａとソース電極６ｉ間の電位差は保持される。
このため、駆動トランジスタ６は選択時と同じ電流値のドレイン−ソース電流を流し続け、ＥＬ素子８の発光輝度を維持するようになっている。
【００４２】
次に、ＥＬパネル１の製造方法について、図９に示す断面図部分を例に説明する。
【００４３】
まず、基板１０上にゲートメタル層をスパッタリングで堆積させ、フォトリソグラフィーによりパターニングして信号線３、キャパシタ７の電極７ａ、スイッチトランジスタ５のゲート電極５ａ及び駆動トランジスタ６のゲート電極６ａを形成する。また、そのゲートメタル層によって、各領域Ｒの周囲に短絡体第一層５１及び導電体５５の第一層を形成する。ここで信号線３は、配線Ｔの一部であり、導電体５５の第一層及び短絡体第一層５１と一体的に形成されている。
【００４４】
次いで、プラズマＣＶＤによって窒化シリコン等のゲート絶縁膜１１を堆積する。なお、各領域Ｒの周囲である短絡体５０が形成される部分はフォトリソグラフィーでパターニングし、短絡体第一層５１を露出させる。
次いで、半導体膜５ｂ、６ｂとなるアモルファスシリコン等の半導体層、チャネル保護膜５ｄ、６ｄとなる窒化シリコン等の絶縁層を連続して堆積後、フォトリソグラフィーによってチャネル保護膜５ｄ、６ｄをパターン形成し、不純物半導体膜５ｆ，５ｇ、６ｆ，６ｇとなる不純物層を堆積後、フォトリソグラフィーによって不純物層及び半導体層を連続してパターニングして不純物半導体膜５ｆ，５ｇ、６ｆ，６ｇ、半導体膜５ｂ、６ｂを形成する。
そして、フォトリソグラフィーによって、ゲート絶縁膜１１に、ＥＬパネル１の一辺に位置する走査ドライバに接続するための各走査線２の外部接続端子を開口するコンタクトホール（図示せず）及びコンタクトホール１１ａ〜１１ｃを形成する。次いで、コンタクトホール１１ａ〜１１ｃ内にコンタクトプラグ２０ａ〜２０ｃを形成する。このコンタクトプラグの形成工程は省略されてもよい。
【００４５】
次いで、ＥＬパネル１がボトムエミッション型の場合、ＩＴＯ等の透明導電膜を堆積してからパターニングして画素電極８ａを形成する。このとき、画素電極８ａは、一側辺周縁が不純物半導体膜６ｇの一側辺周縁上に重なるように形成されている。また、そのＩＴＯ等の透明導電膜によって、短絡体第一層５１上に短絡体第二層５２を形成するとともに導電体５５の第二層を形成する。
その後、スイッチトランジスタ５のドレイン電極５ｈ，ソース電極５ｉ及び駆動トランジスタ６のドレイン電極６ｈ，ソース電極６ｉとなるソース、ドレインメタル層を堆積して適宜パターニングして、走査線２、電圧供給線４、キャパシタ７の電極７ｂ、スイッチトランジスタ５のドレイン電極５ｈ，ソース電極５ｉ及び駆動トランジスタ６のドレイン電極６ｈ，ソース電極６ｉを形成する。このとき、画素電極８ａの上記一側辺周縁上にソース電極６ｉの一側辺周縁が重なって相互に接続されている。また、そのソース、ドレインメタル層によって、短絡体第二層５２上に短絡体第三層５３及び導電体５５の第三層を形成する。ここで走査線２は、配線Ｔの一部であり、導電体５５の第三層及び短絡体第三層５３と一体的に形成されている。
【００４６】
そして、図１０に示すように、基板１０上に短絡体第一層５１、短絡体第二層５２、短絡体第三層５３が積層されてなる短絡体５０が形成される。なお、この短絡体５０の幅（折返し幅）は約１．５〜３．０ｍｍあり、図示では判り難いがＥＬパネル１の１画素分に比して、十分に大きなサイズを有している。
また、配線Ｔ部分および導電体５５部分は、短絡体５０と同材料により形成されて、短絡体５０と予め接続された状態に形成されている。
このため、以降の製造工程中に局所的に基板１０上に静電気が発生しても、短絡体５０によって分散されるとともに短絡体５０に接続されたアースにより放電され、ＥＬパネル１の破壊又は損傷を防止できる。※※短絡体５０は、基板１０の中央からの放射線方向に沿うように折り返されてなる折返形状を有しているので、基板１０等との間の静電容量を大きく設定することができ、トランジスタへの電荷集中を緩和できる。
【００４７】
なお、ＥＬパネル１がトップエミッション型の場合、不純物半導体膜５ｆ，５ｇ、６ｆ，６ｇ、半導体膜５ｂ、６ｂを形成して、引き続きソース、ドレインメタル層を堆積後、パターニングして、走査線２、電圧供給線４、キャパシタ７の電極７ｂ、スイッチトランジスタ５のドレイン電極５ｈ，ソース電極５ｉ及び駆動トランジスタ６のドレイン電極６ｈ，ソース電極６ｉに加えて、画素電極８ａが形成される領域に光反射膜を形成してもよい。光反射膜は、ソース電極６ｉと連続して形成されていることになる。その後、ＩＴＯ等の透明導電膜を堆積してからパターニングして画素電極８ａを光反射膜上に形成する。ここで、ソース電極６ｉの一側辺周縁上に画素電極８ａの一側辺周縁が重なって相互に接続されている。
また、ＥＬパネル１がトップエミッション型の場合、ソース、ドレインメタル層以外の他の光反射膜（銀又はＡｌ等）を用いてもよい。この場合、不純物半導体膜５ｆ，５ｇ、６ｆ，６ｇ、半導体膜５ｂ、６ｂを形成後、上記他の光反射膜及びＩＴＯ等の透明導電膜を連続して堆積してから、フォトリソグラフィーによって一括してともに画素電極８ａの形状にパターニングし、次いで、ソース、ドレインメタル層を堆積後、パターニングして、走査線２、電圧供給線４、キャパシタ７の電極７ｂ、スイッチトランジスタ５のドレイン電極５ｈ，ソース電極５ｉ及び駆動トランジスタ６のドレイン電極６ｈ，ソース電極６ｉを形成してもよい。ソース、ドレインメタル層以外の他の光反射膜は、透明導電膜とともに、短絡体第二層５２の一部であり且つ導電体５５の第二層の一部であってもよい。ここで電極８ａの一側辺周縁上にソース電極６ｉの一側辺周縁画素が重なって相互に接続されている。また、上記他の光反射膜を堆積後にパターニングしてからＩＴＯ等の透明導電膜を堆積してからパターニングしてもよい。このとき、透明導電膜をウェットエッチングする際のエッチャントで上記他の光反射膜が浸食される恐れがある場合、上記他の光反射膜の上面のみならず側面にも透明導電膜が残るように上記他の光反射膜より一回り大きく透明導電膜をパターニングすればよい。また、光反射膜を透明導電膜とともに画素電極８ａの一部として構成する必要がなければ、画素電極形成領域において、上記他の光反射膜、透明絶縁膜、透明導電膜の三層構造になるようにしてもよい。
【００４８】
次いで、図１１に示すように、スイッチトランジスタ５や駆動トランジスタ６等を覆うように、気相成長法により窒化シリコン等の絶縁膜を成膜し、その絶縁膜をフォトリソグラフィーでパターニングすることで画素電極８ａの中央部が露出する開口部１２ａを有する層間絶縁膜１２を形成する。この開口部１２ａとともに、図示しない走査線２の外部接続端子、ＥＬパネル１の一辺に位置するデータドライバに接続するための各信号線３の外部接続端子及び電圧供給線４の外部接続端子をそれぞれ開口する複数のコンタクトホールを形成する。
【００４９】
次いで、図１２に示すように、ポリイミド系の感光性樹脂材料（１３）を基板１０の上面側に成膜する。
例えば、ポジ型の感光性ポリイミド系樹脂材料の溶液である、東レ株式会社製「フォトニースＤＷ−１０００」をスピンコートにて成膜した。
特に、本実施形態の場合、短絡体５０は、図１に示すように、基板１０の略中央からの放射線方向に沿うように折り返されてなる折返形状を有しているので、ポリイミド系樹脂材料溶液が基板１０に対する略中央に滴下された後、放射状に拡散する際に拡散方向に直交する方向の短絡体５０の実質的な幅である幅ｗ３、ｗ４が短く設定されている。このため、短絡体５０の幅方向の濡れ性が改善され、ポリイミド系樹脂材料溶液が容易に短絡体５０を乗り越えて略真円状に広がりやすく、更にスピンコートにより基板１０を回転するときの遠心力によって各領域Ｒに略均一に拡散するようになるので、各領域Ｒにポリイミド系樹脂材料溶液を略均一に塗布して成膜することができる。
そして、そのポリイミド系樹脂材料を成膜した後、プリベークを行った。
【００５０】
次いで、図１３に示すように、成膜した感光性樹脂材料（１３）にフォトマスクを用いて露光を行った後に現像処理して、画素電極８ａが露出する開口部１３ａを有する格子状のバンク１３を形成する。
例えば、本実施形態の場合、成膜された感光性樹脂材料（１３）を所定のマスクパターンで露光処理後、水酸化テトラメチルアミン（ＴＭＡＨ）水溶液で現像処理することにより、開口部１３ａに相当する部分の樹脂材料を溶出させて開口部１３ａを形成し、バンク１３を形成した。
なお、形成されたバンク１３と、そのバンク１３の開口部１３ａに露出する画素電極８ａの表面の洗浄を行った後、そのバンク１３が形成された基板１０を乾燥して、１８０℃〜２５０℃でポストベークを行うことで、バンク１３を焼成する。
【００５１】
次いで、図１４に示すように、スパッタリング法、真空蒸着法などにより、例えば酸化モリブデンなどからなる正孔注入性の遷移金属酸化物層を成膜して、画素電極８ａ上に正孔注入層８ｂを形成する。
例えば、本実施形態の場合、酸化モリブデンを蒸着法で３０ｎｍの厚みに成膜し、画素電極８ａ及びバンク１３を覆う正孔注入層８ｂを形成した。
【００５２】
次いで、図１５に示すように、バンク１３の開口部１３ａ内における正孔注入層８ｂ上に、電子ブロッキング性を示すインターレイヤー８ｃを構成するポリフルオレン系の化合物を含む有機材料がテトラリン、テトラメチルベンゼン、メシチレン等の有機溶媒に溶解または分散された液状体を、分離した複数の液滴として吐出するインクジェット方式又は連続した液流を流し出すノズルプリント方式により塗布し乾燥させることで、正孔注入層８ｂ上にインターレイヤー８ｃを積層して形成する。
更に、図１５に示すように、バンク１３の開口部１３ａ内におけるインターレイヤー８ｃ上に、発光層８ｄを構成するポリパラフェニレンビニレン系あるいはポリフルオレン系の有機発光材料が水或いはテトラリン、テトラメチルベンゼン、メシチレン等の有機溶媒に溶解または分散された液状体をインクジェット方式又はノズルプリント方式により塗布し乾燥させることで、インターレイヤー８ｃ上に発光層８ｄを積層して形成する。なお、本実施形態の場合、発光試験用として緑色のポリフルオレン系発光材料をキシレンに溶かした液状体を開口部１３ａ内のインターレイヤー８ｃ上に塗布して発光層８ｄを形成した。また、インターレイヤー８ｃを設けずに正孔注入層８ｂ上に直接発光層８ｄを積層した構造であってもよい。バンク１３は、短絡体５０によって凹凸の少ない均等な厚さに形成されているため、発光層８ｄやインターレイヤー８ｃとなる液状体がバンク１３を乗り越えて漏出することがないので、発光層８ｄの厚さが不均一になることがなく良好なパターニングが可能となる。特に、発光層８ｄが、各列毎に異なる色に発光する異なる材料によって形成されている場合、異なる色の材料がバンク１３によって混じらなくてすむ。
【００５３】
次いで、図９に示すように、バンク１３の上の正孔注入層８ｂの上面と、バンク１３の開口部１３ａ内の発光層８ｄの上面に、対向電極８ｅを一面に成膜し、発光層８ｄを覆う対向電極８ｅを形成する。
例えば、本実施形態の場合、Ｃａを蒸着法で３０ｎｍの厚みに成膜した後、さらに、低抵抗であり安定した性状を有するＡｌを蒸着法で５００ｎｍの厚みに成膜して、対向電極８ｅを形成した。
この対向電極８ｅが成膜されたことで、ＥＬ素子８が形成されて、ＥＬパネル１が製造される。
そして、基板１０上に形成された各ＥＬパネル１をそれぞれ短絡体５０から分断するように切り離すことで、ＥＬパネル１が完成する。
【００５４】
以上のように、本実施形態によれば、ＥＬパネル１を製造する過程で、スイッチトランジスタ５と駆動トランジスタ６の電極を形成する際に、その電極材料によって短絡体５０を形成することができる。
特に、短絡体５０は、基板１０の略中央からの放射線方向に沿うように折り返されてなる折返形状を有しているので、バンク１３を形成するためにポリイミド系樹脂材料溶液をスピンコートによって塗布する際に、短絡体５０の配置によらず、その溶液が略真円状に広がって各領域Ｒに略均一に拡散するようになるので、従来のように過剰な溶液の塗布を行わなくても、各領域Ｒにポリイミド系樹脂材料溶液を略均一に塗布して成膜することができる。そして、均一に成膜されたポリイミド系樹脂材料から好適なバンク１３を形成することができる。
従って、基板１０上に複数のＥＬパネル１をレイアウトして製造する際に、スピンコートによる液体の塗布工程を好適に行うことができ、各ＥＬパネル１の物性を安定させることができるので、ＥＬパネル１の生産性、製造特性を向上させることが可能になる。
【００５５】
なお、本発明は上記実施形態に限られるものではない。
例えば、図１６に示す短絡体６０のように、図中縦方向に延在し、横方向に折り返されてなる４本のショートバー６０ａと、図中横方向に延在し、縦方向に折り返されてなる４本のショートバー６０ｂが略直交するように配されているものであってもよい。このため、短絡体６０は、各ショートバー６０ａ、６０ｂの幅方向に複数の空隙部６０ｃを有し、これら空隙部６０ｃとショートバー６０ａ、６０ｂとの段差により凹凸が形成されている。
このような短絡体６０であっても、基板１０に対する略中央に滴下された液体をスピンコートにより塗り広げる際に、液体が各領域ＲにおけるＥＬパネル１部分と短絡体６０部分とを同じように広がり、基板１０の外側に向かって略均一に拡散するようになる。
【００５６】
また、図１７に示す短絡体７０のように、図中縦方向に延在し、横方向（ショートバーの幅方向）に長い無数の略矩形状のスリットが形成された４本のショートバー７０ａと、図中横方向に延在し、縦方向（ショートバーの幅方向）に長い無数の略矩形状のスリットが形成された４本のショートバー７０ｂが略直交するように配されているものであってもよい。なお、約１．５〜３．０ｍｍ幅のショートバーに、例えば、数十〜数百μｍの幅（短辺幅）のスリットである空隙部７０ｃが無数に形成されている。このため、これら空隙部７０ｃとショートバー７０ａ、７０ｂとの段差により凹凸が形成されている。空隙部７０ｃは、正方形でも、平行四辺形でもよく、また四角形以外の多角形であってもよい。このような構造の場合、図１の構造と比べてショートバーの実質的な長さが短くなるため、配線抵抗を低く抑えることができる。
また、図１８に示す短絡体８０のように、図中縦方向に延在し、無数の略円形（真円形、楕円形）の孔である空隙部８０ｃが形成された４本のショートバー８０ａと、図中横方向に延在し、無数の略円形（真円形、楕円形）の孔である空隙部８０ｃが形成された４本のショートバー８０ｂが略直交するように配されているものであってもよい。なお、約１．５〜３．０ｍｍ幅のショートバーに、例えば、数十〜数百μｍの径の孔が無数に形成されている。
このように、短絡体７０、８０の幅方向の表面にスリットや孔である空隙部による凹凸が形成されていれば、その短絡体７０、８０の表面の濡れ性が向上するので、基板１０に対する略中央に滴下された液体をスピンコートにより塗り広げる際に、液体が各領域ＲにおけるＥＬパネル１部分と短絡体部分とを同じように広がり、基板１０の外側に向かって略均一に拡散するようになる。また図１の構造と比べてショートバーの実質的な長さが短くなるため、配線抵抗を低く抑えることができる。
【００５７】
なお、以上の実施の形態においては、バンク１３となるポリイミド系樹脂材料溶液をスピンコートにより塗布して成膜する例を挙げて説明したが、本発明はこれに限定されるものではなく、例えば、平坦化膜を形成するためにアクリル樹脂材料溶液をスピンコートする場合であっても、本発明に係る短絡体５０（６０、７０、８０）であれば、略均一に塗布し成膜することができる。
また平坦化膜以外にも、例えば複数の画素Ｐにおいて共通の正孔輸送層となるとして遷移金属酸化物の代わりにＰＥＤＯＴ（ポリエチレンジオキシチオフェン）及びＰＳＳ（ポリスチレンスルホン酸）の混合物を含む液状体をスピンコートによって均一に成膜して形成してもよい。
【００５８】
また、以上の実施の形態において、発光装置を表示装置であるＥＬパネルに適用した場合を例に説明したが、本発明はこれに限定されるものではなく、例えば、露光装置、光アドレッシング装置、照明装置、液晶表示装置などに本発明を適用してもよい。
【００５９】
また、その他、具体的な細部構造等についても適宜に変更可能であることは勿論である。
【図面の簡単な説明】
【００６０】
【図１】基板上にレイアウトされたＥＬパネルと、そのＥＬパネルが接続される短絡体を示す平面図である。
【図２】ＥＬパネルの配線と短絡体の接続部分を示す拡大図である。
【図３】ＥＬパネルの画素の配置構成を示す平面図である。
【図４】ＥＬパネルの概略構成を示す平面図である。
【図５】ＥＬパネルの一画素に相当する回路を示した回路図である。
【図６】ＥＬパネルの一画素を示した平面図である。
【図７】図６のVII−VII線に沿った面の矢視断面図である。
【図８】図６のVIII−VIII線に沿った面の矢視断面図である。
【図９】図１のIX−IX線に沿った面の矢視断面図である。
【図１０】基板の上面側に形成された薄膜トランジスタを示す断面図である。
【図１１】基板の上面側に形成された薄膜トランジスタと層間絶縁膜を示す断面図である。
【図１２】基板の上面側に成膜されたバンクとなる材料層を示す断面図である。
【図１３】基板の上面側に形成されたバンクを示す断面図である。
【図１４】バンク及び開口部内に形成された正孔注入層を示す断面図である。
【図１５】開口部内に形成された正孔注入層及びインターレイヤー及び発光層を示す断面図である。
【図１６】短絡体の変形例を示す平面図である。
【図１７】短絡体の変形例を示す平面図である。
【図１８】短絡体の変形例を示す平面図である。
【図１９】従来のショートバー（短絡体）を示す平面図である。
【符号の説明】
【００６１】
１      ＥＬパネル（電子機器）
５      スイッチトランジスタ（薄膜トランジスタ、駆動回路）
６      駆動トランジスタ（薄膜トランジスタ、駆動回路）
８      ＥＬ素子（光学素子）
８ａ    画素電極
８ｂ    正孔注入層
８ｃ    インターレイヤー
８ｄ    発光層
８ｅ    対向電極
１０    基板
１１    ゲート絶縁膜
１２    層間絶縁膜
１３    バンク
５０、６０、７０、８０  短絡体
５０ｃ、６０ｃ、７０ｃ、８０ｃ  空隙部
５５    導電体
Ｒ      領域
Ｔ      配線
【図１】
2010152059.tif 000003
【図２】
2010152059.tif 000004
【図３】
2010152059.tif 000005
【図４】
2010152059.tif 000006
【図５】
2010152059.tif 000007
【図６】
2010152059.tif 000008
【図７】
2010152059.tif 000009
【図８】
2010152059.tif 000010
【図９】
2010152059.tif 000011
【図１０】
2010152059.tif 000012
【図１１】
2010152059.tif 000013
【図１２】
2010152059.tif 000014
【図１３】
2010152059.tif 000015
【図１４】
2010152059.tif 000016
【図１５】
2010152059.tif 000017
【図１６】
2010152059.tif 000018
【図１７】
2010152059.tif 000019
【図１８】
2010152059.tif 000020
【図１９】
2010152059.tif 000021