(57)【要約】【課題】装置内部の温度に応じてＤＲＡＭに対するアクセス制御を適切に実行することが可能な表示装置の提供を目的とする。【解決手段】ＤＲＡＭに記憶されたデーターを使用して駆動を行う表示装置において、ＤＲＡＭと接続して同ＤＲＡＭに対するアクセスを制御するとともに、同アクセスにおける信号の同期を調整する位相制御部を備えるメモリー制御部と、電力を供給するための電源回路と、電源回路の温度を電圧値として検出する温度検出部と、温度検出部の検出値が所定の値を外れる場合は、メモリー制御部の位相制御部に対して各信号の同期調整を実行させる制御部と、を有する。【選択図】図１
2010266585.tif 000002
【特許請求の範囲】
【請求項１】
ＤＲＡＭに記憶されたデーターを使用して駆動を行う表示装置において、
前記ＤＲＡＭと接続して同ＤＲＡＭに対するアクセスを制御するとともに、同アクセスにおける信号の同期を調整する位相制御部を備えるメモリー制御部と、
電力を供給するための電源回路と、
前記電源回路の温度を電圧値として検出する温度検出部と、
前記温度検出部の検出値が所定の値を外れる場合は、前記メモリー制御部の位相制御部に対して各信号の同期調整を実行させる制御部と、を有することを特徴とする表示装置。
【請求項２】
前記温度検出部は、サーミスターを備えて構成されることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記ＤＲＡＭは、ＤＤＲ２ＲＡＭであることを特徴とする請求項１又は請求項２のいずれかに記載の表示装置。
【請求項４】
前記温度検出部は、前記電源回路における前記制御部に電力を供給する供給ラインに並列に接続されたサーミスターと、このサーミスターの出力側でプルアップ接続された抵抗とを備え、前記サーミスターの出力側が前記制御部に接続されて構成されることを特徴とする請求項２又は請求項３のいずれかに記載の表示装置。
【請求項５】
前記位相制御部は、前記メモリー制御部から出力されるライト信号又はリード信号の位相を変化させて同期を調整することを特徴とする請求項１〜請求項４のいずれか一項に記載の表示装置。
【請求項６】
前記位相制御部は、前記ライト信号又はリード信号の位相を設定するためのパラメーターを保持しており、前記パラメーターを変更することで同期を調整することを特徴とする請求項５に記載の表示装置。
【請求項７】
ＤＲＡＭに記憶されたデーターを使用して駆動を行う表示装置において、
前記ＤＲＡＭに記憶されたデーター用いて所定の処理を行なうメインコントローラーと、
前記メインコントローラーと前記ＤＲＡＭとの間に介在して、前記メインコントローラーによる前記ＤＲＡＭに対するアクセスを制御するとともに、同アクセスの際に出力されるライト信号又はリード信号の位相を変化させて同期を調整する位相制御部を備えるメモリー制御部と、
前記メインコントローラーに電力を供給するための電源回路と、
前記電源回路における前記メインコントローラーに電力を供給する供給ラインに並列に接続されたサーミスターと、このサーミスターの出力側でプルアップ接続された抵抗とを備え、前記サーミスターの出力側が前記メインコントローラーに接続された温度検出部と、を有し、
前記メインコントローラーは、前記サーミスターの出力側から出力された信号の電圧値が所定の温度範囲である場合は、前記メモリー制御部に対して信号の同期を調整させず、前記サーミスターの出力側から出力された信号の電圧値が所定の温度範囲を外れる場合は、前記メモリー制御部の位相制御部に対して各信号の同期調整を実行させることを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＲＡＭと接続可能な表示装置に関し、特に、ＤＲＡＭにアクセスするための信号の出力タイミングを変化させることが可能な表示装置に関する。
【背景技術】
【０００２】
従来、ＤＲＡＭ等のメモリーと接続可能な表示装置が開示されている。例えば、演算部は、インターフェースを介して取得したデーター、又はプログラムをこのメモリーに記憶し、以後このメモリーをワークテーブルとして所定の処理を実行する。
【０００３】
上記したメモリーは、その駆動が装置内部の温度に影響されることがある。例えば、コンデンサーによりデーターを保持するＤＲＡＭにおいては、このコンデンサーの電圧を保持するためにセルフリフレッシュを行う必要がある。一方、装置内部の温度に起因して、このＤＲＡＭのセルフリフレッシュが効果的に行われない場合があり、この課題を解決するために装置内部の温度に応じた最適なセルフリフレッシュを行う装置が開示されている（例えば、特許文献１−５参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−１７２５２６号公報
【特許文献２】特開２００５−２３５３６２号公報
【特許文献３】特開２００４−２９５９４６号公報
【特許文献４】特開２００３−１３２６７６号公報
【特許文献５】特開昭６３−１３１３９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
メモリーに対するアクセス制御は、同期信号を用いて制御されている。即ち、同期信号の立ち上がり又は立下りに同期させて、コマンド信号及びデーター信号をメモリーに送信することでメモリーに対するアクセスを制御している。また、メモリーの記憶領域の大容量化に伴い、メモリーに対するアクセス速度を向上させるために、同期信号の立ち上がり及び立下り周期にそれぞれ同期させて信号を送受信することで、アクセス速度を向上させるＤＤＲ２ＲＡＭも市販化されている。
【０００６】
上記したメモリーに対するアクセス制御においても、ＤＲＡＭにおける温度依存性に起因して、アクセス制御が適切に実施されない場合があった。
【０００７】
本発明は、上記課題にかんがみてなされたもので、装置内部の温度に応じてＤＲＡＭに対するアクセス制御を適切に実行することが可能な表示装置の提供を目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明では、ＤＲＡＭに記憶されたデーターを使用して駆動を行う表示装置において、前記ＤＲＡＭと接続して同ＤＲＡＭに対するアクセスを制御するとともに、同アクセスにおける信号の同期を調整する位相制御部を備えるメモリー制御部と、電力を供給するための電源回路と、前記電源回路の温度を電圧値として検出する温度検出部と、前記温度検出部の検出値が所定の値を外れる場合は、前記メモリー制御部の位相制御部に対して各信号の同期調整を実行させる制御部と、を有する構成としてある。
【０００９】
上記のように構成された発明では、ＤＲＡＭに記憶されたデーターを使用して駆動を行う表示装置において、メモリー制御部は、ＤＲＡＭと接続して同ＤＲＡＭに対するアクセスを制御するとともに、同アクセスにおける信号の同期を調整する位相制御部を備え、電源回路は、表示装置の各部に電力を供給し、温度検出部は、電源回路の温度を電圧値として検出し、制御部は、温度検出部の検出値が所定の範囲である場合は、メモリー制御部に対して信号の同期を調整させず、温度検出部の検出値が所定の値を外れる場合は、メモリー制御部の位相制御部に対して各信号の同期調整を実行させる。
そのため、温度依存性があるメモリーに対しても、装置内部の温度に応じて同期調整を行うため、適切にアクセス制御を実行することができる。
【００１０】
また、温度検出部の具体的な構成の一例として、前記温度検出部は、サーミスターにより構成されてもよい。
上記のように構成された発明では、サーミスターにより周辺温度を検出するため、簡易な構成により温度検出部を具体化することができる。
【００１１】
そして、ＤＲＡＭの一例として、前記ＤＲＡＭは、ＤＤＲ２ＲＡＭであってもよい。
上記のように構成された発明では、ＤＤＲ２ＲＡＭを備える表示装置に対して本発明を適応することができる。
【００１２】
更に、温度検出部の具体的な構成の一例として、前記温度検出部は、前記電源回路における前記制御部に電力を供給する供給ラインに並列に接続されたサーミスターと、このサーミスターの出力側でプルアップ接続された抵抗とを備え、前記サーミスターの出力側が前記制御部に接続されて構成される構成としてもよい。
【００１３】
また、位相制御部がアクセス制御を調整する具体的な構成の一例として、前記位相制御部は、前記メモリー制御部から出力されるライト信号又はリード信号の位相を変化させて同期を調整する構成としてもよい。
【００１４】
そして、位相制御部が同期を調整する具体的な構成の一例として、前記位相制御部は、前記ライト信号又はリード信号の位相を設定するためのパラメーターを保持しており、前記パラメーターを変更する構成としてもよい。
【００１５】
更に、本発明の他の局面として、ＤＲＡＭに記憶されたデーターを使用して駆動を行う表示装置において、前記ＤＲＡＭに記憶されたデーター用いて所定の処理を行なうメインコントローラーと、前記メインコントローラーと前記ＤＲＡＭとの間に介在して、前記メインコントローラーによる前記ＤＲＡＭに対するアクセスを制御するとともに、同アクセスの際に出力されるライト信号又はリード信号の位相を変化させて同期を調整する位相制御部を備えるメモリー制御部と、前記メインコントローラーに電力を供給するための電源回路と、前記電源回路における前記メインコントローラーに電力を供給する供給ラインに並列に接続されたサーミスターと、このサーミスターの出力側でプルアップ接続された抵抗とを備え、前記サーミスターの出力側が前記メインコントローラーに接続された温度検出部と、を有し、前記メインコントローラーは、前記サーミスターの出力側から出力された信号の電圧値が所定の温度範囲である場合は、前記メモリー制御部に対して信号の同期を調整させず、前記サーミスターの出力側から出力された信号の電圧値が所定の温度範囲を外れる場合は、前記メモリー制御部の位相制御部に対して各信号の同期調整を実行させる構成としてもよい。
【発明の効果】
【００１６】
以上説明したように本発明によれば、温度依存性があるメモリーに対しても、適切にアクセス制御を実行することができる。
また請求項２にかかる発明によれば、簡易な構成により温度検出部を具体化することができる。
そして請求項３にかかる発明によれば、ＤＤＲ２ＲＡＭを備える表示装置に対して本発明を適応することができる。
【図面の簡単な説明】
【００１７】
【図１】第１の実施形態に係る表示装置１００を説明するブロック図である。
【図２】本実施形態に係る表示装置１００の要部を説明するためのブロック構成図である。
【図３】位相制御部７１によるライト信号の位相変化を説明するためのイメージ図である。
【図４】本実施形態に係る電源回路５０を説明する図である。
【図５】メインコントローラー８０のＡ／Ｄ変換部８５に入力される信号の波形と、電源回路５０周辺の温度との関係を説明するためのグラフである。
【図６】本発明に係る処理を説明するためのフローチャートである。
【図７】第２の実施形態に係る表示装置１００の要部を説明するためのブロック構成図である。
【発明を実施するための形態】
【００１８】
以下、図を参照しつつ下記の順序に従って本発明の実施形態を説明する。
１．第１の実施形態：
２．第２の実施形態：
３．その他の実施形態：
【００１９】
１．第１の実施形態：
図１は、第１の実施形態に係る表示装置１００を説明するブロック図である。表示装置１００は、以下の要部を備えて構成されている。メインコントローラー（制御部）８０は、表示装置１００における主たる制御を実行する。より具体的には、入力ＩＦ９１を介して取得された映像データーに対する信号処理や、各部の駆動を統一的に制御する。このとき、メインコントローラーは、ＤＲＡＭ３０をワークエリアとして所定の処理を行う。また、メモリー制御部７０は、ＤＲＡＭ３０とメインコントローラー８０との間に介在して、同ＤＲＡＭ３０に対するアクセスを制御する。また、表示パネル９２は、メインコントローラー８０により出力された映像データーを用いて映像を表示する。更に、電源回路５０は、各部に対して電力を供給する。
【００２０】
上記構成の表示装置１００では、入力ＩＦ９１を介して表示装置１００に取得された映像データーは、メインコントローラー８０によりＤＲＡＭ３０に記憶された後、このＤＲＡＭ３０上で所定の処理を施される。このとき、メモリー制御部７０は、メインコントローラー８０とＤＲＡＭ３０との間のアクセスを同期信号に同期させつつ制御する。
【００２１】
更に、本実施形態に係る表示装置１００では、電源回路５０の温度を電圧値として検出する温度検出部４０を有し、電源回路５０の周辺温度を温度検出信号として、メインコントローラー８０に送信する。そのため、メインコントローラー８０は、上記温度検出信号を受信して、メモリー制御部７０に対してメモリー制御における各信号の位相を調整させる。即ち、メインコントローラー８０は、メモリー制御部７０に対して、装置内部の温度変化によって発生する各信号の同期の乱れを調整させ、最適なアクセス制御を実行させる。以下に、表示装置１００の構成をより詳細に説明する。
【００２２】
図２は、本実施形態に係る表示装置１００の要部を説明するためのブロック構成図である。メインコントローラー８０は、以下の要部を備えて構成される。ＣＰＵ８１は、メインコントローラー８０における主たる制御を実行する。また、Ｉ／Ｏコントローラー８２は、入力ＩＦ９１を制御し、映像データー等をメインコントローラー８０に受け入れる。そして、映像処理部８３は、ＤＲＡＭ３０に記憶される映像データーに対して画像処理を実行する。また、Ａ／Ｄ変換部８５は、温度検出部４０から送信された電源回路５０の温度を示す温度検出信号をデジタルデーターに変換し、ＣＰＵ８１にバス８６を通じて出力する。
【００２３】
ＲＯＭ８４には、ＣＰＵ８１が所定の処理を実行するためのプログラムが記憶されている。ＣＰＵ８１は、所定のオペレーションシステム下で、上記プログラムを実行することで、Ａ／Ｄ変換部８５から送信された温度検出信号に応じて、メモリー制御部７０にパラメーターの更新を実行させる機能を実現する。
【００２４】
メモリー制御部７０は、ＲＡＭＩ／Ｆ６１とバス６２を介して接続されている。また、メモリー制御部７０は、以下の要部を備えて構成されている。コントローラー７２は、ＤＲＡＭ３０にデーターを読み出させるためのリード信号、ＤＲＡＭ３０にデーターを記憶させるためのライト信号、及びデーターを、前記バス６２を介してＤＲＡＭ３０に送信する。位相制御部７１は、メモリー７１ａに複数のパラメーターを保持しており、このパラメーターを参照することで、リード信号及びライト信号の位相を変化させる。ここで、位相制御部７１は、表示装置１００の出荷時に予め設定されたデフォルトのパラメーターを参照するよう設定されている（以下、位相制御部が参照するパラメーターを参照パラメーターと記載する）。
【００２５】
本実施形態では、位相制御部７１が保持するパラメーターは、電源回路の温度毎にその値が設定されており、位相制御部７１は、メインコントローラー８０から送信される制御信号に応じて、参照パラメーターを変更する。
【００２６】
ＲＡＭＩ／Ｆ６１は、ＤＲＡＭ３０を表示装置１００に対して着脱可能であって、アクセス可能に接続させる。バス６２は、制御信号を送信するためのコントロールバス６２ａと、ＤＲＡＭ３０の記憶領域を指定するアドレスバス６２ｂと、データーを送信するためのデータバス６２ｃと、で構成されている。メモリー制御部７０は、リード信号、又はライト信号をコントロールバス６２ａを通じてＤＲＡＭ３０に送信し、データバス６２ｃを通じて送信されるデーターの書き込み又は読み出しを実行させる。また、コントロールバス６２ａを通じて送信されるリード信号及びライト信号は、メモリー制御部７０内部で生成される同期信号に同期して送信される。
【００２７】
本実施形態に係るＤＲＡＭ３０は、ＤＤＲ２ＲＡＭにより構成され、メモリー制御部７０内部で生成される同期信号の立ち上がり及び立下り周期に同期して、リード信号及びライト信号を受信することができる。
【００２８】
図３は、位相制御部７１によるライト信号の位相変化を説明するためのイメージ図である。図３では、ライト信号のみを例示して説明を行うが、リード信号に対しても同様である。また、図３では、位相制御部７１は、同期信号の立ち上がり及び立ち下り周期に同期するライト信号の立ち上がり周期を、パラメーターを変更することにより周期：ａだけ遅延させて出力させている。
【００２９】
図４は、本実施形態に係る電源回路５０を説明する図である。図３に示すように、電源回路５０は、整流回路５１と、平滑化回路５２と、スイッチングトランス５３とを、備えて構成されている。また、スイッチングトランス５３の二次側回路５４は、メインコントローラー８０のＣＰＵ８１を駆動させる３．３Ｖの電圧を生成する。
【００３０】
本発明に係る温度検出部４０は、サーミスター４０ａと、サーミスター４０ａの出力側をプルアップ接続する抵抗：Ｒ１とで構成されている。また、サーミスター４０ａは、入力側で二次側回路５４の３．３ボルト出力ライン５４ａに並列に接続され、出力側でメインコントローラー８０のＡ／Ｄ変換部８５に接続されている。
【００３１】
図５は、メインコントローラー８０のＡ／Ｄ変換部８５に入力される信号の波形と、電源回路５０周辺の温度との関係を説明するためのグラフである。電源回路内５０の周辺温度が低い場合（Ｔ０〜Ｔ１）は、サーミスター４０ａは高抵抗として働くので、Ａ／Ｄ変換部８５に３．３Ｖを分圧して生成した温度検出信号：Ｖｄｅｔは入力されない。一方、周辺温度が高くなると（Ｔ１〜Ｔ４）、サーミスター４０ａの内部抵抗が下がり、Ａ／Ｄ変換部８５に温度検出信号：Ｖｄｅｔが入力される。
【００３２】
温度検出信号：Ｖｄｅｔは、サーミスター４０ａが検出した電源回路５０の温度に応じて規定される電圧値を備える信号であり、メインコントローラー８０のＣＰＵ８１は、Ａ／Ｄ変換部８５を介して、この温度検出信号：Ｖｄｅｔから、電源回路５０の温度を検出する。ここで、電源回路５０は、スイッチングトランス５３等発熱部位を多く備えて構成されているため、この電源回路５０の温度を検出することで、装置内部の温度を近似的に検出することが可能となる。
【００３３】
図６は、本発明に係る処理を説明するためのフローチャートである。以下図６を参照しつつ、メインコントローラー８０におけるメモリー制御部７０のチューニングを説明する。
【００３４】
Ａ／Ｄ変換部８５を通じてＣＰＵ８１が温度検出信号：Ｖｄｅｔを受信すると（ステップＳ１１０）、ＣＰＵ８１は、レジスター８１ａのフラグを参照する（ステップＳ１２０）。ここで、ＣＰＵ８１が参照する「フラグ」とは、メモリー制御部７０における前回のチューニング結果を反映するためにＣＰＵ８１のレジスター８１ａに記憶される情報である。即ち、レジスター８１ａにフラグとして「１」が記憶されている場合は、前回のチューニングにおいて、参照パラメーターを変更したことを意味している。一方、レジスター８１ａにフラグとして「０」が記憶されている場合は、前回のチューニングにおいて、参照パラメーターはデフォルトのままであることを意味している。
【００３５】
レジスター８１ａにフラグとして「０」が記憶されている場合（ステップＳ１３０）、ＣＰＵ８１は、温度検出信号：Ｖｄｅｔが示す温度が、一定の範囲に収まるか否かを判断する（ステップＳ１４０）。ここで、ＣＰＵ８１は、温度検出信号：Ｖｄｅｔが示す検出温度：Ｔｄｅｔを、メモリー制御部７０がデフォルトのパラメーターで正常に機能することができる下限の温度：Ｔ１と、上限の温度：Ｔ２との間に収まるか否かを判断する。
【００３６】
ステップＳ１４０において、Ｔ１＜Ｔｄｅｔ＜Ｔ２である場合は、ＣＰＵ８１は、レジスター８１ａのフラグを更新して（ステップＳ１９０）処理を終了する。ここで、参照パラメーターはデフォルトのままであるため、ＣＰＵ８１はフラグを「０」に維持する。
【００３７】
また、レジスター８１ａにフラグとして「０」が記憶され（ステップＳ１３０）、また、検出温度：Ｔｄｅｔが、一定の範囲に収まらない場合は（ステップＳ１４０）、ＣＰＵ８１は、メモリー制御部７０に対して参照パラメーターを変更させるための制御信号を出力する（ステップＳ１５０）。ここで、制御信号は、検出温度：Ｔｄｅｔを示す情報と、ＣＰＵ８１のフラグ値を含んで構成されている。
【００３８】
メモリー制御部７０のコントローラー７２は、上記制御信号を受信すると、位相制御部７１に対して、参照パラメーターを検出温度：Ｔｄｅｔ及びフラグ値に相当するパラメーターに更新させる。
【００３９】
そして、ステップＳ１３０で、レジスター８１ａにフラグとして「１」が記憶されている場合は、ＣＰＵ８１は、検出温度：Ｔｄｅｔが、一定の範囲に収まるか否かを判断する（ステップＳ１６０）。ここで、フラグ値が「１」である場合は、メモリー制御部７０の位相制御部７１の参照パラメーターはデフォルトのものから変更されており、Ｔ１＜Ｔｄｅｔ＜Ｔ２となる場合は、参照パラメーターをデフォルトのパラメーターに変更する必要が生じる。
【００４０】
ステップＳ１５０で検出温度：Ｔｄｅｔが、一定の範囲に収まる場合は、ＣＰＵ８１は、メモリー制御部７０に対して参照パラメーターをデフォルトのパラメーターに戻すよう制御信号を出力する（ステップＳ１７０）。
【００４１】
更に、ステップＳ１５０で検出温度：Ｔｄｅｔが、一定の範囲に収まらない場合は、ＣＰＵ８１は、メモリー制御部７０に対して参照パラメーターを検出温度：Ｔｄｅｔに相当するパラメーターに変更するよう制御信号を出力する。以後、位相制御部７１は、変更後の参照パラメーターを用いて、ＤＲＡＭ３０に対するアクセス制御を実行する。以上、第１の実施形態を説明した。
【００４２】
２．第２の実施形態：
上記した第１の実施形態では、温度検出部４０が検出した温度に応じて、メモリー制御部７０から出力される信号の位相を調整するパラメーターを変更することにより同期を調整した。しかしながら、位相制御部７１を、ＰＬＬ（Phase Locked Loop）回路により構成し、リード信号及びライト信号から、同期信号に同期した新たな信号を生成する構成としてもよい。
【００４３】
図７は、第２の実施形態に係る表示装置１００の要部を説明するためのブロック構成図である。図７に示すメインコントローラー８０は、温度検出信号から出力される温度検出信号：Ｖｄｅｔの値に応じて、メモリー制御部７０に対して位相制御部７１を駆動させるか否かの切り替え信号を送信する。例えば、温度検出信号：Ｖｄｅｔが示す検出温度：Ｖｄｅｔが一定の範囲に収まらない場合は、まず、メインコントローラー８０は、メモリー制御部７０に対して切り替え信号を送信する。そして、メモリー制御部７０は、この切り替え信号により位相制御部（ＰＬＬ回路）７１を駆動させてコントローラー７２から同期信号に同期するよう新たなライト信号及びリード信号を生成する。以上、第２の実施形態を説明した。
【００４４】
３．その他の実施形態：
本発明は様々な変形例が存在する。
例えば、メインコントローラー８０とメモリー制御部７０とが別々のブロックとして存在することは一例であり、メインコントローラー８０内部にメモリー制御部７０を実装する構成であってもよい。
【００４５】
また、温度検出部４０が実装される位置は一例であり、温度検出部が他の位置に実装されていてもよい。
【００４６】
なお、本発明は上記実施例に限られるものでないことは言うまでもない。当業者であれば言うまでもないことであるが、
・上記実施例の中で開示した相互に置換可能な部材および構成等を適宜その組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術であって上記実施例の中で開示した部材および構成等と相互に置換可能な部材および構成等を適宜置換し、またその組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術等に基づいて当業者が上記実施例の中で開示した部材および構成等の代用として想定し得る部材および構成等と適宜置換し、またその組み合わせを変更して適用すること
は本発明の一実施例として開示されるものである。
【符号の説明】
【００４７】
４０…温度検出部、４０ａ…サーミスター、５０…電源回路、５１…整流回路、５２…平滑化回路、５３…スイッチングトランス、５４…二次側回路、５４ａ…３.３ボルト出力ライン、６２…バス、６２ａ…コントロールバス、６２ｂ…アドレスバス、６２ｃ…データバス、７０…メモリー制御部、７１…位相制御部、７１ａ…メモリー、７２…コントローラー、８０…メインコントローラー、８１…ＣＰＵ、８１ａ…レジスター、８２…Ｉ／Ｏコントローラー、８３…映像処理部、８４…ＲＯＭ、８５…Ａ／Ｄ変換部、８６…バス、９１…入力ＩＦ、９２…表示パネル、１００…表示装置
【図１】
2010266585.tif 000003
【図２】
2010266585.tif 000004
【図３】
2010266585.tif 000005
【図４】
2010266585.tif 000006
【図５】
2010266585.tif 000007
【図６】
2010266585.tif 000008
【図７】
2010266585.tif 000009