(57)【要約】【課題】樹脂による封止構造を有する半導体装置の熱応力による破損を防止する。【解決手段】本発明による半導体装置１００は、配線基板３と、配線基板３に導体バンプ４を介して回路面２が接合された半導体チップ１と、配線基板３と回路面２との間を封止するアンダーフィル樹脂５とを具備する。アンダーフィル樹脂５は、回路面２の裏面８の少なくとも一部を被覆している。【選択図】図９
2010251625.tif 000002
【特許請求の範囲】
【請求項１】
配線基板と、
前記配線基板に導体バンプを介して回路面が接合された半導体チップと、
前記配線基板と前記回路面との間を封止するアンダーフィル樹脂と、
を具備し、
前記アンダーフィル樹脂は、前記回路面の裏面の少なくとも一部を被覆している
半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記アンダーフィル樹脂は、前記半導体チップの側面から、前記裏面の少なくとも一部にかけて連続的に被覆している
半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置において、
前記アンダーフィル樹脂は、前記裏面における全周を被覆する
半導体装置。
【請求項４】
配線基板に、導体バンプを介して半導体チップの回路面を接合するステップと、
前記配線基板と前記回路面との間にアンダーフィル樹脂を封止するステップと、
前記半導体チップにおいて、前記回路面の裏面の少なくとも一部を、前記アンダーフィル樹脂で被覆するステップと
を具備する
半導体装置の製造方法。
【請求項５】
請求項４に記載の半導体装置の製造方法において、
前記アンダーフィル樹脂で被覆するステップは、
前記半導体チップの側面から、前記回路面の裏面の少なくとも一部にかけて連続的に前記アンダーフィル樹脂で被覆するステップを備える
半導体装置の製造方法。
【請求項６】
請求項４又は５に記載の半導体装置の製造方法において、
前記アンダーフィル樹脂で被覆するステップは、
前記裏面における全周を前記アンダーフィルで被覆するステップを備える
半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、及び半導体装置の製造方法に関し、特に樹脂封止構造を有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
導体バンプを介して配線基板に装着される半導体チップ（例示：フリップチップ）では、通常、半導体チップと配線基板との間をアンダーフィル樹脂によって封止している。図１〜図３を参照して従来技術における樹脂封止の一例を説明する。
【０００３】
図１は、特開２００６−２４６５７に記載の半導体装置の構造を示す断面図である（特許文献１参照）。図１を参照して、特許文献１には、半導体チップ１０と配線基板３０との間を低応力樹脂５１で封止し、更にその上を高剛性樹脂５２で封止することで、熱応力印加時（樹脂封止時やパッケージ組立時）のパッケージの歪みとチップ側面に作用する応力を抑える技術が記載されている。これにより、熱応力印加時において半導体チップ１０内における層間膜で発生するクラックを防止することができる。
【０００４】
図２は、特開２００６−２９４６８８に記載の半導体装置の構造を示す断面図である（特許文献２参照）。図２を参照して、特許文献２に記載の半導体チップ１１の側面の一部は、レーザダイシングによって切り取られて斜面部１１Ａを形成する。斜面部１１Ａを含む半導体チップ１１と配線基板３０との間は樹脂材料５０によって封止されている。特許文献２では、クラックの原因をチップ側面に内在するダイシングクラックであると想定している。このため、半導体チップ１１の側面の一部をレーザダイシング（ステルスダイシング）によって斜めに切り取ることで、ダイシングクラックが除去される。これにより、ダイシングクラックに起因して発生する半導体チップにおけるクラックを防止することができる。
【０００５】
図３は、Ｍｅｃｈａｎｉｓｍｓ  ｏｆ  Ｄｉｅ  ａｎｄ  Ｕｎｄｅｒｆｉｌｌ  Ｃｒａｃｋｉｎｇ  ｉｎ  Ｆｌｉｐ  Ｃｈｉｐ  ＰＢＧＡ  Ｐａｃｋａｇｅ，  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  Ａｄｖａｎｃｅｄ  Ｐａｃｋａｇｉｎｇ  Ｍａｔｅｒｉａｌｓ，ｐ２０１，Ｓａｍｓｕｎｇ  Ｅｌｅｃｔｒｏｎｉｃｓ  Ｃｏ．に記載の半導体装置の構造を示す断面図である（非特許文献１参照）。図３を参照して、非特許文献１では、半導体チップ１０と配線基板３０との間の封止樹脂５３を減量することで、チップ側面のアンダーフィル端に発生する応力を緩和してクラックの発生を防止している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−２４６５７
【特許文献２】特開２００６−２９４６８８
【非特許文献】
【０００７】
【非特許文献１】Ｍｅｃｈａｎｉｓｍｓ  ｏｆ  Ｄｉｅ  ａｎｄ  Ｕｎｄｅｒｆｉｌｌ  Ｃｒａｃｋｉｎｇ  ｉｎ  Ｆｌｉｐ  Ｃｈｉｐ  ＰＢＧＡ  Ｐａｃｋａｇｅ，  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  Ａｄｖａｎｃｅｄ  Ｐａｃｋａｇｉｎｇ  Ｍａｔｅｒｉａｌｓ，ｐ２０１，Ｓａｍｓｕｎｇ  Ｅｌｅｃｔｒｏｎｉｃｓ  Ｃｏ．
【発明の概要】
【発明が解決しようとする課題】
【０００８】
半導体チップと基板との間が樹脂封止された構造の半導体装置では、熱応力によって半導体チップ内にクラックが発生することがある。この際、クラックが半導体チップ内部の回路素子を破壊して製品不良を引き起こしてしまう。以下、図４から図６を参照して熱応力によるクラックの発生メカニズムについて説明する。
【０００９】
図４は、一般的な樹脂封止構造を有する半導体装置２００の構造を示す断面図である。図４を参照して、半導体チップ１０の回路面２０は、導体バンプ４０を介して配線基板３０に接続される。半導体チップ１０と配線基板３０との間は、アンダーフィル樹脂５０によって封止されている。又、配線基板３０は、半導体チップ１０が接続される面と反対側の面上に他の配線と接続するための導体バンプ４１を有しても良い。
【００１０】
図５は、加熱された半導体装置２００の変形（反り）の様子を示す概念断面図である。図５を参照して、半導体装置２００が加熱されると、その構造上、半導体チップ１０に発生する熱応力とアンダーフィル樹脂５０に発生する熱応力との相違により、半導体チップ１０の中心付近がチップ方向（図５におけるＹ軸正方向）に盛り上がり、周辺部分が配線基板方向（図５におけるＹ軸負方向）に引き下がる。すなわち、半導体装置２００は、断面構造上、チップ方向（Ｙ軸正方向）に凸状となるように変形する。このような熱応力による変形状態は、実製品やシミュレーションで既に判明している。
【００１１】
図６は、従来技術による半導体チップ１０及びアンダーフィル樹脂５０に加わる熱応力の大きさを示す拡大断面図である。図６を参照して、半導体チップ１０においてチップの上面８０側（シリコン基板側）の領域を領域Ａ、側面９０側の領域を領域Ｂとし、アンダーフィル樹脂５０において側面９０に接触する領域を領域Ｃとする。各領域に加わる熱応力の大きさは、領域Ｂ、領域Ａ、領域Ｃの順に大きくなる。すなわち、半導体チップ１０内における側面９０近傍の領域Ｂに加わる熱応力は、その周辺の領域Ａ、領域Ｃよりも小さくなる。このため、半導体装置２００内では、半導体チップ１０の側面９０に接触するアンダーフィル樹脂５０の端部付近で発生する応力７０が最大となり、その方向はアンダーフィル樹脂５０の斜面に沿って配線基板方向（図６に示す矢印の方向）に作用する。
【００１２】
この応力７０により、応力の大きい領域Ａと応力の小さい領域Ｂとの間の境界においてクラック６０が生じる。応力７０の方向は、側面９０に対し所定の角度を有しているため、クラック６０は、半導体チップ１０の内部方向に成長する。詳細には、クラック６０は、側面９０とアンダーフィル樹脂５０とが接触する領域の端部付近から回路面２０の中央付近に至る方向に成長する。このため、クラック６０によって半導体チップ１０内の回路領域が切断されて回路不良となり、同現象の市場環境での発生が懸念された。
【００１３】
非特許文献１に記載の方法では、図７に示すようにアンダーフィル樹脂５０をチップの上端まで塗布しないため、熱応力印加時に側面９０に発生する応力の大きさそのものが小さくなる。しかし、半導体装置内において熱応力印加時に応力が最大となる箇所や応力の方向は、図６に示す一例と変わっていない。従って、過度な熱応力によってクラックが発生した場合は、図６に示す一例と同様の問題を起こすという危険が残されている。又、近年の回路層間膜は機械的応力が低下していることに加え、樹脂量が少ないほど応力が最大となる箇所が回路層間膜に近くなる。この場合、非特許文献１の技術では、クラックによる回路破壊の可能性は高まることが予想される。
【課題を解決するための手段】
【００１４】
上記の課題を解決するために、本発明は、以下に述べられる手段を採用する。その手段を構成する技術的事項の記述には、［特許請求の範囲］の記載と［発明を実施するための形態］の記載との対応関係を明らかにするために、［発明を実施するための形態］で使用される番号・符号が付加されている。ただし、付加された番号・符号は、［特許請求の範囲］に記載されている発明の技術的範囲を限定的に解釈するために用いてはならない。
【００１５】
本発明による半導体装置（１００）は、配線基板（３）と、配線基板（３）に導体バンプ（４）を介して回路面（２）が接合された半導体チップ（１）と、配線基板（３）と回路面（２）との間を封止するアンダーフィル樹脂（５）とを具備する。アンダーフィル樹脂（５）は、回路面（２）の裏面（８）の少なくとも一部を被覆している。
【００１６】
本発明では、回路面（２）の裏面（８）の一部を被覆するアンダーフィル樹脂（５）によって、半導体チップ（１）内で発生する熱応力の大きさ及び大きさが制御される。これにより、熱応力に起因するクラックが、半導体チップ（１）内の回路領域を回避するように、当該クラックの発生場所や成長方向が制御される。
【００１７】
又、本発明による半導体装置（１００）の製造方法は、配線基板（３）に、導体バンプ（４）を介して半導体チップ（１）の回路面（２）を接合するステップと、配線基板（３）と回路面（１）との間にアンダーフィル樹脂（５）を封止するステップと、半導体チップ（１）において、回路面（２）の裏面の少なくとも一部を、アンダーフィル樹脂（５）で被覆するステップとを具備する。
【発明の効果】
【００１８】
本発明によれば、樹脂による封止構造を有する半導体装置の熱応力による破損を防止することができる。
【図面の簡単な説明】
【００１９】
【図１】図１は、従来技術による半導体装置の構造の一例を示す断面図である。
【図２】図２は、従来技術による半導体装置の構造の他の一例を示す断面図である。
【図３】図３は、従来技術による半導体装置の構造の更に他の一例を示す断面図である。
【図４】図４は、一般的な樹脂封止構造を有する半導体装置の構造を示す断面図である。
【図５】図５は、加熱された半導体装置の変形の様子を示す概念断面図である。
【図６】図６は、従来技術による半導体チップ及びアンダーフィル樹脂に加わる熱応力の大きさを示す拡大断面図である。
【図７】図７は、他の従来技術による半導体チップ及びアンダーフィル樹脂に加わる熱応力の大きさを示す拡大断面図である。
【図８】図８は、本発明による半導体装置の構造の一例を示す概略平面図である。
【図９】図９は、本発明による半導体装置の構造を示す概略断面図である。
【図１０Ａ】図１０Ａは、本発明による半導体装置の製造工程を示す断面図である。
【図１０Ｂ】図１０Ｂは、本発明による半導体装置の製造工程を示す断面図である。
【図１０Ｃ】図１０Ｃは、本発明による半導体装置の製造工程を示す断面図である。
【図１０Ｄ】図１０Ｄは、本発明による半導体装置の製造工程を示す断面図である。
【図１１】図１１は、半導体チップ及びアンダーフィル樹脂に加わる熱応力の大きさを示す拡大断面図である。
【図１２】図１２は、半導体チップ及びアンダーフィル樹脂に加わる熱応力の大きさを示す拡大断面図である。
【図１３】図１３は、本発明による半導体装置の構造の他の一例を示す概略平面図である。
【発明を実施するための形態】
【００２０】
以下、添付図面を参照しながら本発明の実施の形態を説明する。図面において同一、又は類似の参照符号は、同一、類似、又は等価な構成要素を示している。
【００２１】
（半導体装置１００の構造）
図８及び図９を参照して、本発明による半導体装置１００の構造を説明する。図８は、本発明による半導体装置１００の構造の一例を示す概略平面図である。図９は、本発明による半導体装置１００の構造を示す概略断面図である。図９では、図８に示すＤ−Ｄ’断面が示される。
【００２２】
半導体装置１００は、配線基板３と、配線基板３に導体バンプ４を介して回路面２が接合された半導体チップ１を具備する。回路面２と配線基板３との間は、アンダーフィル樹脂５によって封止されている。アンダーフィル樹脂５は、回路面２の裏面（ここでは半導体チップ１におけるシリコン基板側の表面、以下、チップ上面８と称す）の少なくとも一部に接触している。
【００２３】
配線基板３は、絶縁性を有する有機樹脂等によって形成され、その内部に所定の配線構造を有する。又、この配線構造は、チップ搭載面に設けられた電極（パッド）を介して半導体チップ１（導体バンプ４）に接合される。更に、配線基板３は、チップ搭載面の裏面に設けられた外部電極７（導体バンプ）を介して図示しないマザーボード等の実装基板に接続される。
【００２４】
半導体チップ１は、配線基板３のチップ搭載面に実装される。詳細には、半導体チップ１は、シリコン基板上に回路素子が形成された回路領域を備える。回路領域側のチップ表面（回路面２）には外部の電極と接続するための電極パッドが設けられる。回路面２に設けられた電極パッドは、導体バンプ４を介して配線基板３のチップ搭載面に設けられた電極パッドに接合される。これにより、半導体チップ１内の回路素子間や、半導体チップ１と他の半導体チップとの間が、配線基板３を介して接続される。
【００２５】
導体バンプ４及び外部電極７は、金属等の導電材料を用いた導体ボールである。例えば、導体バンプ４及び外部電極７として半田ボールが好適に利用される。導体バンプ４及び外部電極７は、Ａｕ、Ｃｕ、Ｎｉ等の金属バンプでも良い。
【００２６】
アンダーフィル樹脂５は、従来と同様のアンダーフィル樹脂（例えばエポキシ樹脂）が好適に用いられる。アンダーフィル樹脂５は、半導体チップ１の回路面２と配線基板３のチップ搭載面との間を封止する。これにより、導体バンプ４の表面、回路面２、配線基板３のチップ搭載面は、アンダーフィル樹脂５によって被覆される。又、アンダーフィル樹脂５は、半導体チップ１の側面９から、回路面２の裏面であるチップ上面８（図９を参照して、半導体チップ１のＹ方向上面）の一部に至る領域を連続的に被覆している。すなわち、本発明では、アンダーフィル樹脂５によって半導体チップ１の側面９のみならずチップ上面８まで塗布されている。図８に示す一例では、アンダーフィル樹脂５によって、チップ上面８の外周領域が被覆されているが、これに限らずチップ上面８の全面が被覆されても良い。
【００２７】
熱応力の分散を考慮して、アンダーフィル樹脂５は、図８に示すようにチップ上面８の外周領域の全周を連続的に被覆することが好ましいが、外周領域の一部が露出していても構わない。ただし、この場合、熱応力の集中を防ぐため、アンダーフィル樹脂５によって被覆されるチップ上面８上の領域は、平面構造において左右上下対称となることが好ましい。例えば、図１３に示すように、側面９同士が交差する角の領域付近のチップ上面８がアンダーフィル樹脂５によって被覆されても良い。この場合、４つの角の領域は、それぞれ対向しているため、熱応力の不均衡が発生し難くなる。
【００２８】
チップ上面８に被覆されたアンダーフィル樹脂５の厚さは、チップ内部に発生する応力の大きさを適切にでき、半導体装置１００のサイズを考慮した厚さが好適である。
【００２９】
（半導体装置１００の製造方法）
次に、図１０Ａから図１０Ｄを参照して、本発明による半導体装置１００の製造方法を説明する。図１０Ａから図１０Ｄは、本発明による半導体装置１００の製造方法を示す図である。
【００３０】
図１０Ａを参照して、半導体チップ１の回路面２に設けられた電極パッド１０ａに導体バンプ４が取り付けられる。図１０Ｂを参照して、半導体チップ１と配線基板３とを位置合わせし、導体バンプ４と配線基板３のチップ搭載面上に設けられた電極パッド１０ｂとを接合する。図１０Ｃを参照して、半導体チップ１が接合された配線基板３を、樹脂封止用ステージ２１上に設置する。そして、樹脂ノズルを用いてアンダーフィル樹脂５を配線基板３と半導体チップ１との間に充填する。通常、毛細管現象によりアンダーフィル樹脂５は、半導体チップ１と配線基板３との間に充填されるが、半導体チップ１と配線基板３との間隙をアンダーフィル樹脂５で充填するため樹脂封止用ステージ２１を傾けても良い。図１０Ｄを参照して、半導体チップ１と配線基板３との間を充填後、引き続き、半導体チップ１の側面９及びチップ上面８の一部（例えば外周領域）にアンダーフィル樹脂５を塗布する。これまでの動作により、アンダーフィル樹脂５は、回路面２、側面９及びチップ上面８の一部（外周領域）に連続して被覆（接触）するように塗布される。チップ上面８の所定の領域に所定の厚さのアンダーフィル樹脂膜が形成されると、樹脂の供給を停止する。以降、樹脂封止用ステージ２１によって配線基板３及び半導体チップ１を加熱してアンダーフィル樹脂５を硬化させる。
【００３１】
以上の工程の後、配線基板３に外部電極７を取り付けて（図示なし）、図８及び図９に示す半導体装置１００が形成される。
【００３２】
（半導体装置１００におけるクラックの発生原理）
以上のような構造により、本発明による半導体装置１００では、半導体チップ１に加わる熱応力の大きさ及び方向が、チップ上面を被覆するアンダーフィル樹脂５によって、従来とは異なる大きさ及び方向に制御される。これにより、従来発生していた半導体チップの反りや、クラックの発生を防止することができる。又、応力の大きさ及び方向が変更されることで、発生したクラックがチップ内の回路領域を避ける方向に成長する。これによりクラックによる回路破壊を回避することができる。
【００３３】
以下、図１１及び図１２を参照して、本発明による半導体装置１００におけるクラックの発生原理について詳細に説明する。図１１及び図１２は、半導体チップ１及びアンダーフィル樹脂５に加わる熱応力の大きさを示す拡大断面図である。図１１では、図９に示す領域Ｅを拡大した断面図が示される。図１２では、図９に示す領域Ｆを拡大した断面図が示される。
【００３４】
図１１を参照して、図９に示す構造の半導体装置１００に対しシミュレーションを行った結果、熱応力印加時に半導体装置１００内で応力が最大となる箇所は、チップ上面８とアンダーフィル樹脂５の接点となり、その向きはアンダーフィル樹脂５に沿って、水平方向やや上向きに作用する。以下、詳細に説明する。チップ上面８において、アンダーフィル樹脂５が被覆されていない領域を領域Ｇ、アンダーフィル樹脂５が被覆されている領域を領域Ｈとし、チップ上面８に被覆されたアンダーフィル樹脂５を領域Ｉとする。各領域に加わる熱応力の大きさは、領域Ｉ、領域Ｈ、領域Ｇの順に大きくなる。このため、半導体チップ１に加わる最大の熱応力（応力７１）は、チップ上面８を被覆するアンダーフィル樹脂５の端部領域（領域Ｉと領域Ｇの境界付近）に発生する。又、応力７１の方向は、アンダーフィル樹脂５の表面に沿って、側面９に向かう方向となる。図９を参照して、チップ上面８上のアンダーフィル樹脂５の端部領域の厚さは、側面９に近い領域の厚さよりも薄い。このため、応力７１の方向は、チップ上面８に対して水平な方向よりもやや上向き（Ｙ軸正方向上向き）に作用する。
【００３５】
又、チップ上面８付近の領域Ｈの応力は、チップ上面８に接触するアンダーフィル樹脂５（領域Ｉ）の応力よりも大きいため、半導体チップ１に加わる応力７２は、上面８に向かう方向に作用するものと予想される。このため、応力７１、７２によって半導体チップ１内でクラックが発生する場合、その多くは、チップ上面８近傍で発生し、チップの側面９に向かう方向に成長する。従って、本発明では、半導体チップ１内でクラックが生じても、当該クラックはシリコン基板内で発生・成長するため、回路を切断する可能性は無く製品不良を引き起こすことはない。
【００３６】
図１２を参照して、クラックの発生し易いチップ上面８と側面９とで形成される角領域における応力について説明する。図９に示す構造の半導体装置１００に対しシミュレーションを行った結果、チップ上面８と側面９とで形成される角の領域（以下、角領域と称す）では、チップ上面８に被覆したアンダーフィル樹脂５から半導体チップ１に向けて応力７３が発生する。以下、詳細に説明する。チップ上面８と側面９とで形成される角領域を領域Ｊ、アンダーフィル樹脂５において領域Ｊに接触する領域を領域Ｋ、領域Ｋからアンダーフィル樹脂５の角領域に向かって外側の領域を、順に領域Ｌ、領域Ｍとする。各領域に加わる熱応力の大きさは、領域Ｋが最も大きく、次いで領域Ｌ、領域Ｍ及び領域Ｊの順となる。このため、チップ上面８付近の領域Ｋから領域Ｊに向けて、側面９に沿った方向に応力７３が作用する。図１２に示す角領域において応力７３によってクラックが発生した場合、当該クラック６はチップの側面９に沿う方向又はチップ上面８から側面９に向かう方向に成長する。従って、従って、本発明では、半導体チップ１の角領域でクラックが生じても、当該クラックは回路を切断する可能性は無く製品不良を引き起こすことはない。
【００３７】
以上のように、本発明では、半導体チップ１内にクラックが発生しても、その発生箇所はシリコン基板側の表面（チップ上面８）近傍となり、クラックの成長方向は側面９に概平行となる。このため、発生したクラックが回路領域に達することは少なく、熱応力に起因するクラックによってチップ内の回路が破壊されることを回避することができる。
【００３８】
すなわち、本発明では、クラックが発生しても半導体装置１００にはチップ下面の回路を切断するような致命的なダメージにはならない点で優れている。又、本発明は、条件の最適化に非特許文献１にあるような層間膜剥離に代表される潜在的な危険がない点においても優れている。
【００３９】
又、特許文献１では、各パッケージによって２つの樹脂について少なくともアンダーフィル形状、ガラス転移温度、熱膨張率、剛性の最低でも４つのパラメータについて最適条件を検討しなければならない。すなわち、これらのパラメータに対する評価実験が困難であり、異なる樹脂を封止するには生産工数が多く複雑である。一方、本発明では、アンダーフィル樹脂５として、通常利用されるガラス転移温度、熱膨張率、剛性の樹脂材料を利用できる。本発明で変更するパラメータはアンダーフィル形状のみである。すなわち、半導体チップ１の上面にアンダーフィル樹脂５を塗布する工程を加えるのみである。このため、樹脂材料の検討を必要とせず、生産工程を複雑化することがないため、半導体装置１００の生産コストの上昇を抑制しつつ市場での信頼性を改善することができる。
【００４０】
すなわち、本発明は、現状の技術を流用することで実現可能である。又、アンダーフィル形状の最適条件を決める場合、パラメータはアンダーフィル形状のみなので試験工数が削減できる点で優れている。更に、アンダーフィル樹脂５として、複数の樹脂を使う必要はないので、組立工数についても優れている。
【００４１】
更に、本発明では、特許文献２にあるようなダイシング工程を必要としない。このため、ダイシングのための半導体チップの面積ロスや、パッケージのための工程数を増加させることなく、熱応力に起因するクラックによる回路破壊を防止することができる。
【００４２】
以上、本発明の実施の形態を詳述してきたが、具体的な構成は上記実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。
【符号の説明】
【００４３】
１：半導体チップ
２：回路面
３：配線基板
４：導体バンプ
５：アンダーフィル樹脂
６：クラック
７：外部電極
８：チップ上面
９：側面
【図１】
2010251625.tif 000003
【図２】
2010251625.tif 000004
【図３】
2010251625.tif 000005
【図４】
2010251625.tif 000006
【図５】
2010251625.tif 000007
【図６】
2010251625.tif 000008
【図７】
2010251625.tif 000009
【図８】
2010251625.tif 000010
【図９】
2010251625.tif 000011
【図１０Ａ】
2010251625.tif 000012
【図１０Ｂ】
2010251625.tif 000013
【図１０Ｃ】
2010251625.tif 000014
【図１０Ｄ】
2010251625.tif 000015
【図１１】
2010251625.tif 000016
【図１２】
2010251625.tif 000017
【図１３】
2010251625.tif 000018