(57)【要約】【課題】パッドと半導体チップとの接続部分への応力の集中を防止することをができる半導体装置およびその製造方法を提供する。【解決手段】半導体チップ２の最表面には、パッシベーション膜４が形成されている。パッシベーション膜４には、その下層に設けられた配線３の一部を露出させる開口５が形成されている。半導体チップ２上には、ポリイミド層６が積層されている。ポリイミド層６には、配線３における開口５を介してパッシベーション膜４から露出する部分と対向する位置に、それを厚さ方向に貫通する貫通孔７が形成されている。ポリイミド層６における貫通孔７の周辺部分８上および貫通孔７内には、その表面上に外部接続端子１２が配置されるパッド９が形成されている。ポリイミド層６は、貫通孔７の周辺部分８が局所的に厚く形成されている。【選択図】図１
2010016224.tif 000002
【特許請求の範囲】
【請求項１】
配線を備えており、前記配線の一部を露出させる開口を有するパッシベーション膜が最表面に形成された半導体チップと、
前記半導体チップ上に積層されており、前記配線における前記開口を介して前記パッシベーション膜から露出する部分と対向する位置に貫通孔を有する樹脂層と、
前記樹脂層における前記貫通孔の周辺部分上および前記貫通孔内に形成され、その表面上に外部接続端子が配置されるパッドとを含み、
前記樹脂層の前記周辺部分は、前記樹脂層における前記周辺部分以外の部分よりも厚く形成されている、半導体装置。
【請求項２】
前記パッドの側面は、前記樹脂層における前記周辺部分と前記周辺部分以外の部分との厚さの相違により形成される側面とほぼ面一をなしている、請求項１に記載の半導体装置。
【請求項３】
配線の一部を露出させる開口を有するパッシベーション膜が最表面に形成された半導体チップ上に、樹脂材料を供給し、第１樹脂層を形成する工程と、
前記第１樹脂層が少なくとも前記配線における前記開口を介して前記パッシベーション膜から露出する部分上に選択的に残るように、前記第１樹脂層をパターニングする工程と、
前記第１樹脂層のパターニングの後、前記半導体チップ上に、樹脂材料を供給し、第２樹脂層を形成する工程と、
前記第１樹脂層および前記第２樹脂層において、前記配線における前記開口を介して前記パッシベーション膜から露出する部分と対向する位置に、前記第１樹脂層および前記第２樹脂層を連続して貫通する貫通孔を形成する工程と、
前記第２樹脂層における前記貫通孔の周辺部分上および前記貫通孔内に導電性材料を堆積させて、その表面上に外部接続端子が配置されるパッドを形成する工程とを含む、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＷＬＣＳＰ（Wafer Level Chip Size Package：ウエハレベルチップサイズパッケージ）が採用された半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
最近、ＷＬＣＳＰが採用された半導体装置（以下、この項および次項において、単に「ＷＬＣＳＰ」という。）は、半導体装置のメーカ各社から提供されている。ＷＬＣＳＰでは、複数のチップが集合したウエハ状態でパッケージング工程が完了され、ダイシングによって切り出された個々のチップのサイズがパッケージサイズとなる。
従来から提供されているＷＬＣＳＰでは、半導体チップ上に再配線およびこれを被覆する封止樹脂層が形成され、封止樹脂層にポストが埋設されて、そのポストを介して封止樹脂層の表面に配置される外部接続端子と再配線とが電気的に接続された構造のものが一般的である。しかし、最近では、再配線、封止樹脂層およびポストを省略した、いわゆるポストレス構造が注目されている。
【０００３】
ポストレス構造のＷＬＣＳＰは、図４に示すように、半導体チップ１０１を備えている。半導体チップ１０１の最表面には、パッシベーション膜１０２が形成されている。パッシベーション膜１０２の下層には、配線１０３が形成され、パッシベーション膜１０２には、配線１０３の一部を露出させる開口１０４が形成されている。
半導体チップ１０１上には、ポリイミド層１０５が積層されている。ポリイミド層１０５は、パッシベーション膜１０２の表面の全域を覆い、さらに開口１０４内に入り込んでいる。ポリイミド層１０５の表面は、平坦面に形成されている。そして、ポリイミド層１０５には、開口１０４内に入り込んだ部分に、貫通孔１０６が厚さ方向に貫通して形成されている。
【０００４】
配線１０３における貫通孔１０６に臨む部分上には、パッド１０７が形成されている。パッド１０７は、貫通孔１０６を埋め尽くし、その周縁部がポリイミド層１０５上に乗り上がっている。
パッド１０７上には、半田ボール１０８が配置される。この半田ボール１０８が実装基板上の基板パッドに接続されることによって、ＷＬＣＳＰの実装基板への実装（実装基板に対するＷＬＣＳＰの電気的および機械的な接続）が達成される。
【特許文献１】特開２００４−２０７２６８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
半導体チップ１０１の基体は、たとえば、シリコンからなる。一方、実装基板の基体は、たとえば、ガラスエポキシ樹脂からなる。ガラスエポキシ樹脂の熱膨張係数は、シリコンの熱膨張係数よりも大きい。そのため、ＷＬＣＳＰの実装基板への実装時または実装後に、それらに熱が加えられると、実装基板が半導体チップ１０１よりも大きく延び、半田ボール１０６が実装基板につられて倒れるように変形する。その後、ＷＬＣＳＰおよび実装基板の温度が低下すると、これに伴って半導体チップ１０１および実装基板が熱収縮し、半田ボール１０６の変形が元に戻る。
【０００６】
半田ボール１０６が倒れるように変形すると、パッド１０７と配線１０３との接続部分に大きな応力が生じる。そのため、半田ボール１０６の変形および復元が繰り返されると、大きな応力が繰り返し生じることにより、パッド１０７および／または配線１０３におけるパッド１０７との接続部分が破壊されるおそれがある。
そこで、本発明の目的は、パッドと配線との接続部分に半導体チップおよび実装基板の熱膨張量差が原因で生じる応力を軽減することができる、半導体装置およびその製造方法を提供することである。
【課題を解決するための手段】
【０００７】
前記の目的を達成するための請求項１記載の発明は、配線を備えており、前記配線の一部を露出させる開口を有するパッシベーション膜が最表面に形成された半導体チップと、前記半導体チップ上に積層されており、前記配線における前記開口を介して前記パッシベーション膜から露出する部分と対向する位置に貫通孔を有する樹脂層と、前記樹脂層における前記貫通孔の周辺部分上および前記貫通孔内に形成され、その表面上に外部接続端子が配置されるパッドとを含み、前記樹脂層の前記周辺部分は、前記樹脂層における前記周辺部分以外の部分よりも厚く形成されている、半導体装置である。
【０００８】
この構成によれば、半導体チップの最表面には、パッシベーション膜が形成されている。パッシベーション膜には、その下層に設けられた配線の一部を露出させる開口が形成されている。半導体チップ上には、樹脂層が積層されている。樹脂層には、配線における開口を介してパッシベーション膜から露出する部分と対向する位置に、それを厚さ方向に貫通する貫通孔が形成されている。樹脂層における貫通孔の周辺部分上および貫通孔内には、その表面上に外部接続端子が配置されるパッドが形成されている。
【０００９】
樹脂層は、貫通孔の周辺部分が局所的に厚く形成されている。これにより、半導体チップの実装基板への実装時またはその実装後に、半導体チップおよび実装基板に熱膨張量差が生じ、パッド上に配置される外部接続端子が倒れるように変形しても、その変形によりパッドに生じる応力を樹脂層における貫通孔の周辺部分で受けることができる。その結果、パッドと配線との接続部分に生じる応力を軽減することができる。よって、パッドおよび／または配線におけるパッドとの接続部分の破壊（疲労破壊）を抑制することができる。
【００１０】
請求項２に記載のように、前記パッドの側面は、前記樹脂層における前記周辺部分と前記周辺部分以外の部分との厚さの相違により形成される側面とほぼ面一をなしていてもよい。
請求項３に記載の発明は、配線の一部を露出させる開口を有するパッシベーション膜が最表面に形成された半導体チップ上に、樹脂材料を供給し、第１樹脂層を形成する工程と、前記第１樹脂層が少なくとも前記配線における前記開口を介して前記パッシベーション膜から露出する部分上に選択的に残るように、前記第１樹脂層をパターニングする工程と、前記第１樹脂層のパターニングの後、前記半導体チップ上に、樹脂材料を供給し、第２樹脂層を形成する工程と、前記第１樹脂層および前記第２樹脂層において、前記配線における前記開口を介して前記パッシベーション膜から露出する部分と対向する位置に、前記第１樹脂層および前記第２樹脂層を連続して貫通する貫通孔を形成する工程と、前記第２樹脂層における前記貫通孔の周辺部分上および前記貫通孔内に導電性材料を堆積させて、その表面上に外部接続端子が配置されるパッドを形成する工程とを含む、半導体装置の製造方法である。
【００１１】
この製造方法により、請求項１に記載の半導体装置を製造することができる。
【発明を実施するための最良の形態】
【００１２】
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係る半導体装置の模式的な断面図である。
半導体装置１には、ポストレス構造のＷＬＣＳＰが採用されている。
半導体装置１は、平面視四角形状のシリコン基板を基体とする半導体チップ２を備えている。シリコン基板上には、アルミニウムなどの金属材料からなる配線３が所定のパターンで形成されている。半導体チップ２の最表面には、パッシベーション膜４が形成されている。パッシベーション膜４は、たとえば、酸化シリコン（ＳｉＯ２）または窒化シリコン（ＳｉＮ）からなる。パッシベーション膜４には、配線３の一部を露出させる開口５が形成されている。
【００１３】
半導体チップ２上には、感光性ポリイミドからなるポリイミド層６が積層されている。ポリイミド層６は、パッシベーション膜４の表面の全域を覆い、さらに開口５内に入り込んでいる。ポリイミド層６における開口５内に入り込んだ部分には、貫通孔７が厚さ方向に貫通して形成されている。そして、ポリイミド層６における貫通孔７の周辺部分８は、ポリイミド層６における周辺部分８以外の部分よりも厚く形成されている。たとえば、周辺部分８以外の部分は、１〜１０μｍの厚さを有し、周辺部分８は、１１〜２０μｍの厚さを有している。
【００１４】
配線３における貫通孔７に臨む部分上には、アルミニウムなどの金属材料からなるパッド９が形成されている。パッド９は、貫通孔７を埋め尽くし、その周縁部がポリイミド層６に乗り上がっている。パッド９の側面１０は、ポリイミド層６における周辺部分８と周辺部分８以外の部分との厚さの相違により形成される側面１１とほぼ面一をなしている。
パッド９上には、ボール状の外部接続端子１２が配置される。外部接続端子１２は、たとえば、半田からなる。外部接続端子１２が図示しない実装基板上の基板パッドに接続されることにより、半導体装置１の実装基板への実装（実装基板に対する電気的および機械的な接続）が達成される。
【００１５】
図２Ａ〜２Ｆは、半導体装置の製造方法を説明するための模式的な断面図である。
半導体装置１の製造は、半導体チップ２の基体であるシリコン基板がウエハをなす状態で進められる。半導体チップ２（ウエハ）の最表面には、パッシベーション膜４が形成されている。パッシベーション膜４の下層には、各半導体チップ２に対応する領域において、配線３が所定のパターンで形成されている。
【００１６】
まず、図２Ａに示すように、フォトリソグラフィおよびエッチングにより、パッシベーション膜４において配線３と対向する部分に、開口５が形成される。
次に、パッシベーション膜４の表面および配線３における開口５に臨む部分上に、ポリアミド酸が塗布される。そして、そのポリアミド酸がイミド化されることにより、図２Ｂに示すように、パッシベーション膜４の表面および配線３における開口５に臨む部分上に、第１ポリイミド層２１が形成される。
【００１７】
その後、図２Ｃに示すように、フォトリソグラフィにより、第１ポリイミド層２１がパターニングされる。このパターニングにより、第１ポリイミド層２１は、開口５内および開口５の周辺部分上に選択的に残され、それ以外の部分から除去される。
その後、ＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法により、パッシベーション膜４および第１ポリイミド層２１上に、ポリアミド酸が堆積される。そして、そのポリアミド酸がイミド化されることにより、図２Ｄに示すように、パッシベーション膜４および第１ポリイミド層２１上に、第２ポリイミド層２２が形成される。第２ポリイミド層２２は、第１ポリイミド層２１と一体化し、第１ポリイミド層２１とともにポリイミド層６をなす。これにより、ポリイミド層６において、第１ポリイミド層２１および第２ポリイミド層２２からなる部分（周辺部分）８は、第２ポリイミド層２２のみからなる部分よりも大きい厚さを有する。
【００１８】
次に、図２Ｅに示すように、フォトリソグラフィおよびエッチングにより、ポリイミド層６に、貫通孔７が形成される。
次いで、スパッタ法により、貫通孔７内を含むポリイミド層６上に、パッド９の材料からなる金属膜（図示せず）が形成される。そして、図２Ｆに示すように、フォトリソグラフィおよびエッチングにより、その金属膜が選択的に除去され、ポリイミド層６における貫通孔７の周辺部分８上に、パッド９が形成される。
【００１９】
その後、パッド９上に、外部接続端子１２が配置される。そして、ウエハ内の各半導体チップ２間に設定されたダイシングラインに沿って、パッシベーション膜４およびポリイミド層６とともにウエハが切断（ダイシング）されることにより、図１に示す半導体装置１が得られる。
以上のように、半導体チップ２の最表面には、パッシベーション膜４が形成されている。パッシベーション膜４には、その下層に設けられた配線３の一部を露出させる開口５が形成されている。半導体チップ２上には、ポリイミド層６が積層されている。ポリイミド層６には、配線３における開口５を介してパッシベーション膜４から露出する部分と対向する位置に、それを厚さ方向に貫通する貫通孔７が形成されている。ポリイミド層６における貫通孔７の周辺部分８上および貫通孔７内には、その表面上に外部接続端子１２が配置されるパッド９が形成されている。
【００２０】
ポリイミド層６は、貫通孔７の周辺部分８が局所的に厚く形成されている。これにより、半導体チップ２の実装基板への実装時またはその実装後に、半導体チップ２および実装基板に熱膨張量差が生じ、パッド９上に配置される外部接続端子１２が倒れるように変形しても、その変形によりパッド９に生じる応力をポリイミド層６における貫通孔７の周辺部分８で受けることができる。その結果、パッド９と配線３との接続部分に生じる応力を軽減することができる。よって、パッド９および／または配線３におけるパッド９との接続部分の破壊（疲労破壊）を抑制することができる。
【００２１】
図３Ａ〜３Ｆは、半導体装置の他の製造方法を説明するための模式的な断面図である。
半導体装置１の製造は、半導体チップ２の基体であるシリコン基板がウエハをなす状態で進められる。半導体チップ２（ウエハ）の最表面には、パッシベーション膜４が形成されている。パッシベーション膜４の下層には、各半導体チップ２に対応する領域において、配線３が所定のパターンで形成されている。
【００２２】
まず、図３Ａに示すように、フォトリソグラフィおよびエッチングにより、パッシベーション膜４において配線３と対向する部分に、開口５が形成される。
次に、ＣＶＤ法により、パッシベーション膜４の表面および配線３における開口５に臨む部分上に、ポリアミド酸が堆積される。そして、そのポリアミド酸がイミド化されることにより、図３Ｂに示すように、パッシベーション膜４の表面および配線３における開口５に臨む部分上に、配線３と対向する部分の表面が配線３に対応して盛り上がった形状のポリイミド層３１が形成される。
【００２３】
その後、図３Ｃに示すように、フォトリソグラフィおよびエッチングにより、ポリイミド層３１におけるその表面が盛り上がった部分上に、マスク３２が選択的に形成される。そして、フォトリソグラフィにより、ポリイミド層３１におけるマスク３２から露出した部分が所定の厚さ分だけ除去される。これにより、ポリイミド層３１は、配線３と対向する部分（周辺部分）８がそれ以外の部分よりも厚く形成されたポリイミド層６となる。その後、マスク３２は、ポリイミド層６上から除去される。
【００２４】
次に、図３Ｄに示すように、フォトリソグラフィおよびエッチングにより、ポリイミド層６に、貫通孔７が形成される。
次いで、図３Ｅに示すように、スパッタ法により、貫通孔７内を含むポリイミド層６上にパッド９の材料からなる金属膜３３が形成される。そして、マスク３２の形成に使用したレチクル（フォトマスク）と同じものを用いたフォトリソグラフィおよびエッチングにより、金属膜３３上に、マスク３４が形成される。
【００２５】
そして、図３Ｆに示すように、マスク３４を介して金属膜３３がエッチングされることにより、パッド９が形成される。
その後、パッド９上に、外部接続端子１２が配置される。そして、ウエハ内の各半導体チップ２間に設定されたダイシングラインに沿って、パッシベーション膜４およびポリイミド層６とともにウエハが切断（ダイシング）されることにより、図１に示す半導体装置１が得られる。
【００２６】
この方法では、ポリイミド層３１の選択的な除去のためのマスク３２と、金属膜３３の選択的な除去のためのマスク３４とを、同一のレチクルを用いたフォトリソグラフィおよびエッチングにより形成することができる。そのため、半導体装置１の製造に必要なレチクルの数を低減することができ、半導体装置１の製造コストの削減を図ることができる。
以上、本発明の実施形態について説明したが、本発明は、他の形態で実施することもできる。たとえば、樹脂層が感光性ポリイミドからなるポリイミド層６である場合を取り上げたが、樹脂層は、感光性ポリイミド以外の材料からなる層であってもよく、その材料として、ポリアミドイミドおよびエポキシ樹脂などを例示することができる。
【００２７】
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【図面の簡単な説明】
【００２８】
【図１】図１は、本発明の一実施形態に係る半導体装置の模式的な断面図である。
【図２Ａ】図２Ａは、半導体装置の他の製造方法による製造途中の工程を示す模式的な断面図である。
【図２Ｂ】図２Ｂは、図２Ａの次の工程を示す模式的な断面図である。
【図２Ｃ】図２Ｃは、図２Ｂの次の工程を示す模式的な断面図である。
【図２Ｄ】図２Ｄは、図２Ｃの次の工程を示す模式的な断面図である。
【図２Ｅ】図２Ｅは、図２Ｄの次の工程を示す模式的な断面図である。
【図２Ｆ】図２Ｆは、図２Ｅの次の工程を示す模式的な断面図である。
【図３Ａ】図３Ａは、半導体装置の他の製造方法による製造途中の工程を示す模式的な断面図である。
【図３Ｂ】図３Ｂは、図３Ａの次の工程を示す模式的な断面図である。
【図３Ｃ】図３Ｃは、図３Ｂの次の工程を示す模式的な断面図である。
【図３Ｄ】図３Ｄは、図３Ｃの次の工程を示す模式的な断面図である。
【図３Ｅ】図３Ｅは、図３Ｄの次の工程を示す模式的な断面図である。
【図３Ｆ】図３Ｆは、図３Ｅの次の工程を示す模式的な断面図である。
【図４】従来の半導体装置の模式的な断面図である。
【符号の説明】
【００２９】
１      半導体装置
２      半導体チップ
３      配線
４      パッシベーション膜
５      開口
６      ポリイミド層
７      貫通孔
８      周辺部分
９      パッド
１０    側面
１１    側面
１２    外部接続端子
２１    第１ポリイミド層
２２    第２ポリイミド層
３１    ポリイミド層
【図１】
2010016224.tif 000003
【図２Ａ】
2010016224.tif 000004
【図２Ｂ】
2010016224.tif 000005
【図２Ｃ】
2010016224.tif 000006
【図２Ｄ】
2010016224.tif 000007
【図２Ｅ】
2010016224.tif 000008
【図２Ｆ】
2010016224.tif 000009
【図３Ａ】
2010016224.tif 000010
【図３Ｂ】
2010016224.tif 000011
【図３Ｃ】
2010016224.tif 000012
【図３Ｄ】
2010016224.tif 000013
【図３Ｅ】
2010016224.tif 000014
【図３Ｆ】
2010016224.tif 000015
【図４】
2010016224.tif 000016