(57)【要約】【課題】消費電力を低減することができるようにする。【解決手段】ELパネル１０１の画素アレイ部１１１には、Ｎ×Ｍ個の画素１２１−（１，１）乃至１２１−（Ｎ，Ｍ）が行列状に配置されて構成されている。画素１２１−（Ｎ，Ｍ）は、サンプリング用トランジスタ３１、駆動用トランジスタ３２、蓄積容量３３、発光素子３４、発光素子容量３４B、および補助容量３５Aを有している。画素２１では、補助容量３５Aの一方の電極が、前段の画素１２１−（Ｎ，Ｍ−１）の電源線ＤＳＬ−（Ｍ−１）と接続されている。本発明は、例えば、有機EL素子を用いた表示装置に適用できる。【選択図】図９
2010266554.tif 000002
【特許請求の範囲】
【請求項１】
画素が行列状に複数配置されている画素アレイ部と、
行方向の前記画素に共通に配線され、前記画素の行数と同数の配線数を有する電源線および走査線と
を備え、
前記画素は、
ダイオード特性を有し、駆動電流に応じて発光する発光素子と、
映像信号をサンプリングするサンプリング用トランジスタと、
前記駆動電流を前記発光素子に供給する駆動用トランジスタと、
前記発光素子のアノードと前記駆動用トランジスタのゲートに接続され、所定の電位を保持する蓄積容量と、
前記発光素子のアノードと、列方向に隣接する隣接画素の前記電源線または前記走査線に接続され、所定の電位を保持する補助容量と
を少なくとも有する
表示装置。
【請求項２】
各行の前記画素に前記電源線を介して、所定の電源電位を供給する電源供給部をさらに備え、
前記電源供給部は、前記画素の移動度補正中に、前記補助容量が接続されている前記隣接画素の前記電源線の電源電位を一時的に低下させる
請求項１に記載の表示装置。
【請求項３】
前記電源供給部は、前記蓄積容量への映像信号の信号電位の書き込み終了後の移動度補正中に、前記補助容量が接続されている前記隣接画素の前記電源線の電源電位を一時的に低下させる
請求項２に記載の表示装置。
【請求項４】
前記電源供給部は、前記蓄積容量への映像信号の信号電位の書き込み終了後、前記補助容量が接続されている前記隣接画素の前記電源線の電源電位を緩やかに低下させる
請求項３に記載の表示装置。
【請求項５】
前記電源供給部は、前記蓄積容量への映像信号の信号電位の書き込み終了後の前記駆動用トランジスタのソース電位がほぼ一定となるように、前記補助容量が接続されている前記隣接画素の前記電源線の電源電位を緩やかに低下させる
請求項４に記載の表示装置。
【請求項６】
画素が行列状に複数配置されている画素アレイ部と、行方向の前記画素に共通に配線され、前記画素の行数と同数の配線数を有する電源線と、各行の前記画素に前記電源線を介して、所定の電源電位を供給する電源供給部とを備え、前記画素は、ダイオード特性を有し、駆動電流に応じて発光する発光素子と、映像信号をサンプリングするサンプリング用トランジスタと、前記駆動電流を前記発光素子に供給する駆動用トランジスタと、前記発光素子のアノードと前記駆動用トランジスタのゲートに接続され、所定の電位を保持する蓄積容量と、前記発光素子のアノードと、列方向に隣接する隣接画素の前記電源線に接続され、所定の電位を保持する補助容量とを少なくとも有する表示装置の、
前記電源供給部が、前記画素の移動度補正中に、前記補助容量が接続されている前記隣接画素の前記電源線の電源電位を一時的に低下させる
駆動制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置および駆動制御方法に関し、特に、消費電力を低減することができるようにする表示装置および駆動制御方法に関する。
【背景技術】
【０００２】
発光素子として有機EL(ELectro Luminescent)素子を用いた平面自発光型のパネル（ELパネル）の開発が近年盛んになっている。有機EL素子は、ダイオード特性を有し、有機薄膜に電界をかけると発光する現象を利用した素子である。有機EL素子は、印加電圧が１０Ｖ以下で駆動するため低消費電力であり、自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易であるという特長を有する。また、有機EL素子の応答速度は数μｓ程度と非常に高速であるので、ELパネルでは動画表示時の残像が発生しないという利点がある。
【０００３】
ELパネルの中でも、とりわけ駆動素子として薄膜トランジスタ（TFT）を各画素に集積形成したアクティブマトリクス型のパネルの開発が盛んである。アクティブマトリクス型ELパネルは、例えば、特許文献１乃至５に記載されている。
【０００４】
ところで、一般的に、有機EL素子のＩ−Ｖ特性（電流−電圧特性）は、時間が経過すると劣化（いわゆる、経時劣化）することが知られている。有機EL素子を電流駆動する駆動トランジスタとして特にＮチャネル型のTFTを用いた画素回路では、有機EL素子のＩ−Ｖ特性が経時劣化すると、駆動トランジスタのゲート−ソース間電圧Ｖｇｓが変化する。駆動トランジスタのソース電極側は有機EL素子に接続されているので、この駆動トランジスタのゲート−ソース間電圧Ｖｇｓの変化により、有機EL素子の発光輝度が変化する。
【０００５】
このことについてより具体的に説明する。駆動トランジスタのソース電極側に有機EL素子が接続されている場合、駆動トランジスタのソース電位は、駆動トランジスタと有機EL素子の動作点で決まる。
【０００６】
図１は、駆動トランジスタと有機EL素子の動作点を示す図である。図１の横軸は、駆動トランジスタのドレイン−ソース間電圧Ｖｄｓを表し、縦軸は、駆動トランジスタのソース‐ドレイン間電流Ｉｄｓを表す。
【０００７】
初期状態では、図１Ａに示される位置に、駆動トランジスタと有機EL素子の動作点があるとする。そして、有機EL素子のＩ−Ｖ特性が劣化すると、駆動トランジスタと有機EL素子の動作点が、図１Ｂに示されるように変化してしまうために、駆動トランジスタのゲート電極に同じ電圧を印加したとしても駆動トランジスタのソース電位が変化する。これにより、駆動トランジスタのソース−ゲート間電圧Ｖｇｓが変化するために、駆動トランジスタに流れる電流値が変化する。その結果、有機EL素子に流れる電流値も変化するために、有機EL素子の発光輝度が変化することになる。
【０００８】
また、特にポリシリコンTFTを用いた画素回路では、有機EL素子のＩ−Ｖ特性の経時劣化に加えて、駆動トランジスタのトランジスタ特性が経時的に変化したり、製造プロセスのばらつきによってトランジスタ特性が画素ごとに異なったりする。すなわち、画素個々に駆動トランジスタのトランジスタ特性にばらつきがある。トランジスタ特性としては、駆動トランジスタの閾値電圧Ｖｔｈや、駆動トランジスタのチャネルを構成する半導体薄膜の移動度μ（以下、単に、「駆動トランジスタの移動度μ」と称する）等が挙げられる。
【０００９】
駆動トランジスタのトランジスタ特性は、次の式（１）で表すことができる。
【００１０】
【数１】
2010266554.tif 000003
【００１１】
ここで、Ｉｄｓは駆動トランジスタのソース‐ドレイン間電流であり、Ｖｇｓは駆動トランジスタのゲート‐ソース間電圧を表す。また、Ｌはチャネル長を表し、Ｗはゲート幅を表し、Ｃｏｘは単位面積あたりのゲート酸化膜容量を表す。
【００１２】
駆動トランジスタの閾値電圧Ｖｔｈや移動度μが画素ごとに異なると、式（１）から明らかなように画素ごとに駆動トランジスタに流れる電流値Ｉｄｓにばらつきが生じる。その結果、駆動トランジスタのゲート電極に画素間で同じ電圧を印加しても、有機EL素子の発光輝度に画素間でばらつきが生じる。これにより、画面のユニフォーミティ（均一性）が損なわれる。
【００１３】
そこで、有機EL素子のＩ−Ｖ特性の経時劣化や、駆動トランジスタのトランジスタ特性の経時変化等の影響を受けることなく、有機EL素子の発光輝度を一定に維持するために、各種の補正（補償）機能を画素回路に持たせたものがある（例えば、特許文献６参照）。
【００１４】
補正機能としては、有機EL素子の特性変動に対する補償機能、駆動トランジスタの閾値電圧Ｖｔｈの変動に対する補正機能、駆動トランジスタの移動度μの変動に対する補正機能などが挙げられる。以下、駆動トランジスタの閾値電圧Ｖｔｈの変動に対する補正を「閾値補正」と呼び、駆動トランジスタの移動度μの変動に対する補正を「移動度補正」と呼ぶこととする。
【００１５】
このように、画素回路の各々に、各種の補正機能を持たせることで、有機EL素子のＩ−Ｖ特性の経時劣化や、駆動トランジスタのトランジスタ特性の経時変化の影響を受けることなく、有機EL素子の発光輝度を一定に保つことができる。その結果、表示装置の表示品質を向上できる。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開２００３−２５５８５６号公報
【特許文献２】特開２００３−２７１０９５号公報
【特許文献３】特開２００４−１３３２４０号公報
【特許文献４】特開２００４−０２９７９１号公報
【特許文献５】特開２００４−０９３６８２号公報
【特許文献６】特開２００６−１３３５４２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１７】
しかしながら、移動度補正は、駆動トランジスタのソース電位を上昇させながら駆動トランジスタのソース−ゲート間電圧Ｖｇｓをそろえる。そのため、発光時の駆動トランジスタのソース−ゲート間電圧Ｖｇｓは、入力された映像信号の信号電位から、移動度補正による駆動トランジスタのソース電位の上昇分を、差し引いたものとなる。従って、移動度補正による駆動トランジスタのソース電位の上昇分を考慮すると、入力する映像信号の信号電位としては、より高いものが必要となっていた。これにより、消費電力が大きくなってしまうという問題があった。
【００１８】
本発明は、このような状況に鑑みてなされたものであり、消費電力を低減することができるようにするものである。
【課題を解決するための手段】
【００１９】
本発明の表示装置は、画素が行列状に複数配置されている画素アレイ部と、行方向の前記画素に共通に配線され、前記画素の行数と同数の配線数を有する電源線および走査線とを備え、前記画素は、ダイオード特性を有し、駆動電流に応じて発光する発光素子と、映像信号をサンプリングするサンプリング用トランジスタと、前記駆動電流を前記発光素子に供給する駆動用トランジスタと、前記発光素子のアノードと前記駆動用トランジスタのゲートに接続され、所定の電位を保持する蓄積容量と、前記発光素子のアノードと、列方向に隣接する隣接画素の前記電源線または前記走査線に接続され、所定の電位を保持する補助容量とを少なくとも有する。
【００２０】
本発明の表示装置においては、行列状に複数配置されている画素の補助容量が、前記発光素子のアノードと、列方向に隣接する隣接画素の電源線または走査線と接続されている。
【００２１】
本発明の駆動制御方法は、画素が行列状に複数配置されている画素アレイ部と、行方向の前記画素に共通に配線され、前記画素の行数と同数の配線数を有する電源線と、各行の前記画素に前記電源線を介して、所定の電源電位を供給する電源供給部とを備え、前記画素は、ダイオード特性を有し、駆動電流に応じて発光する発光素子と、映像信号をサンプリングするサンプリング用トランジスタと、前記駆動電流を前記発光素子に供給する駆動用トランジスタと、前記発光素子のアノードと前記駆動用トランジスタのゲートに接続され、所定の電位を保持する蓄積容量と、前記発光素子のアノードと、列方向に隣接する隣接画素の前記電源線に接続され、所定の電位を保持する補助容量とを少なくとも有する表示装置の、前記電源供給部が、前記画素の移動度補正中に、前記補助容量が接続されている前記隣接画素の前記電源線の電源電位を一時的に低下させる。
【００２２】
本発明の駆動制御方法においては、移動度補正中の画素の補助容量が接続されている、列方向に隣接する隣接画素の電源線の電源電位が一時的に低下される。
【発明の効果】
【００２３】
本発明の一側面によれば、消費電力を低減することができる。また、本発明の一側面によれば、より高い発光輝度を得ることができる。
【図面の簡単な説明】
【００２４】
【図１】駆動トランジスタと有機EL素子の動作点を示す図である。
【図２】本発明の基本となる表示装置の構成例を示すブロック図である。
【図３】図２のELパネルの各画素の色の配列を示す図である。
【図４】図２の画素の等価回路の構成を示したブロック図である。
【図５】図２の画素のパターンレイアウトを示す平面図である。
【図６】図２の画素のパターンレイアウトを示す断面図である。
【図７】図２の画素の動作を説明するタイミングチャートである。
【図８】本発明を適用した表示装置の一実施の形態の構成例を示すブロック図である。
【図９】ＥＬパネルの第１の実施の形態の構成例を示すブロック図である。
【図１０】図９の画素の動作を説明するタイミングチャートである。
【図１１】書き込み＋移動度補正期間のばらつきと発光輝度のばらつきの関係を示す図である。
【図１２】書き込み＋移動度補正期間のばらつきと発光輝度のばらつきの関係を示す図である。
【図１３】ＥＬパネルの第２の実施の形態の構成例を示すブロック図である。
【図１４】図１３の画素の動作を説明するタイミングチャートである。
【図１５】図１３の画素の動作を説明するタイミングチャートである。
【図１６】図１３の電源スキャナの構成例を示している。
【図１７】ＥＬパネルの第３の実施の形態の構成例を示すブロック図である。
【図１８】図１７の画素の動作を説明するタイミングチャートである。
【発明を実施するための形態】
【００２５】
［本発明の基本となる表示装置の形態］
最初に、本発明の理解を容易にし、且つ、背景を明らかにするため、本発明の基本となる表示装置の構成と動作について図２乃至図４？？を参照して説明する。
【００２６】
図２は、本発明の基本となる表示装置の構成例を示すブロック図である。
【００２７】
図２の表示装置１は、例えば、テレビジョン受像機などであり、入力された映像信号に対応する映像をELパネル１０に表示する。ELパネル１０は、自発光素子としての有機EL(ELectro Luminescent) 素子を用いたパネルである。ELパネル１０は、ソースドライバおよびゲートドライバとからなるドライバIC(Integrated Circuit)を含むパネルモジュールとして表示装置１に組み込まれている。また、表示装置１は、図示せぬ電源回路、画像LSI(Large Scale Integration)なども有している。なお、表示装置１のELパネル１０は、携帯電話機、デジタルスチルカメラ、デジタルビデオカメラ、プリンタ等の表示部としても利用することができる。
【００２８】
ELパネル１０は、複数の画素２１を有する画素アレイ部１１、水平セレクタ（ＨＳＥＬ）１２、ライトスキャナ（ＷＳＣＮ）１３、および電源スキャナ（ＤＳＣＮ）１４を含むように構成されている。
【００２９】
画素アレイ部１１には、Ｎ×Ｍ個（Ｎ,Ｍは相互に独立した１以上の整数値）の画素２１−（１，１）乃至２１−（Ｎ，Ｍ）が行列状に配置されて構成されている。なお、図２では、紙面の制約上、画素２１−（１，１）乃至２１−（Ｎ，Ｍ）の一部のみが示されている。
【００３０】
また、ELパネル１０は、Ｍ本の走査線ＷＳＬ−１乃至Ｍ、Ｍ本の電源線ＤＳＬ−１乃至Ｍ、およびＮ本の映像信号線ＤＴＬ−１乃至Ｎも有する。
【００３１】
なお、以下において、走査線ＷＳＬ−１乃至Ｍそれぞれを特に区別する必要がない場合、単に、走査線ＷＳＬと称する。また、映像信号線ＤＴＬ−１乃至Ｎそれぞれを特に区別する必要がない場合、単に、映像信号線ＤＴＬと称する。画素２１−（１，１）乃至２１−（Ｎ，Ｍ）および電源線ＤＳＬ−１乃至Ｍについても同様に、画素２１および電源線ＤＳＬと称する。
【００３２】
水平セレクタ１２、ライトスキャナ１３、および電源スキャナ１４は、画素アレイ部１１を駆動する駆動部として動作する。
【００３３】
画素２１−（１，１）乃至２１−（Ｎ，Ｍ）のうちの第１行目の画素２１−（１，１）乃至２１−（Ｎ，１）は、走査線ＷＳＬ−１でライトスキャナ１３と、電源線ＤＳＬ−１で電源スキャナ１４とそれぞれ接続されている。また、画素２１−（１，１）乃至２１−（Ｎ，Ｍ）のうちの第Ｍ行目の画素２１−（１，Ｍ）乃至２１−（Ｎ，Ｍ）は、走査線ＷＳＬ−Ｍでライトスキャナ１３と、電源線ＤＳＬ−Ｍで電源スキャナ１４とそれぞれ接続されている。即ち、１本の走査線ＷＳＬおよび電源線ＤＳＬは、行方向の画素２１に共通に配線されている。画素２１−（１，１）乃至２１−（Ｎ，Ｍ）の行方向に並ぶその他の画素２１についても同様の接続となっている。
【００３４】
また、画素２１−（１，１）乃至２１−（Ｎ，Ｍ）のうちの第１列目の画素２１−（１，１）乃至２１−（１，Ｍ）は、映像信号線ＤＴＬ−１で水平セレクタ１２と接続されている。画素２１−（１，１）乃至２１−（Ｎ，Ｍ）のうちの第Ｎ列目の画素２１−（Ｎ，１）乃至２１−（Ｎ，Ｍ）は、映像信号線ＤＴＬ−Ｎで水平セレクタ１２と接続されている。即ち、１本の映像信号線ＤＴＬは、列方向の画素２１に共通に配線されている。画素２１−（１，１）乃至２１−（Ｎ，Ｍ）の列方向に並ぶその他の画素２１についても同様である。
【００３５】
ライトスキャナ１３は、走査線ＷＳＬ−１乃至Ｍに水平周期（１Ｆ）で順次選択制御信号を供給して画素２１を行単位で線順次走査する。電源スキャナ１４は、線順次走査に合わせて電源線ＤＳＬ−１乃至Ｍに高電位Ｖｃｃ１または低電位Ｖｓｓ（図７）の電源電位を供給する。水平セレクタ１２は、線順次走査に合わせて各水平期間内（１Ｆ）で映像信号に対応する信号電位Ｖｓｉｇと基準電位Ｖｏｆｓ（図７）とを切換えて列状の映像信号線ＤＴＬ−１乃至Ｍに供給する。
【００３６】
［ELパネル１０の画素２１の配列構成］
図３は、ELパネル１０の各画素２１が発光する色の配列を示している。
【００３７】
なお、図３では、走査線ＷＳＬおよび電源線ＤＳＬが画素２１の下側から接続されている点が図２と異なる。走査線ＷＳＬ、電源線ＤＳＬ、および映像信号線ＤＴＬが画素２１とどの側面から接続されるかは、配線レイアウトに応じて適宜変更することができる。水平セレクタ１２、ライトスキャナ１３、および電源スキャナ１４の画素アレイ部１１に対する配置についても同様に、適宜変更することができる。
【００３８】
画素アレイ部１１の各画素２１は、赤（Ｒ）、緑（Ｇ）、または青（Ｂ）のいずれかの色を発光する。そして、各色は、例えば、行方向には赤、緑、青の順となり、列方向には同一の色となるように配列されている。従って、各画素２１は、いわゆる副画素（サブピクセル）に相当し、行方向（図面左右方向）に並ぶ赤、緑、および青の３つの画素２１で表示単位としての１画素が構成される。なお、ELパネル１０の色の配列が図３に示した配列に限定されるものではない。
【００３９】
［ELパネル１０の画素２１の詳細回路構成］
図４は、ELパネル１０に含まれるＮ×Ｍ個の画素２１のうちの１つの画素２１を拡大することにより、画素２１の等価回路（画素回路）の構成を示したブロック図である。
【００４０】
なお、図４の画素２１が、画素２１−（ｎ，ｍ）（ｎ＝１，２，・・・，Ｎ，ｍ＝１，２，・・・，Ｍ）であるとすると、走査線ＷＳＬ、映像信号線ＤＴＬ、および電源線ＤＳＬのそれぞれは、次のようになる。即ち、図４の走査線ＷＳＬ、映像信号線ＤＴＬ、および電源線ＤＳＬは、画素２１−（ｎ，ｍ）に対応する走査線ＷＳＬ−ｎ、映像信号線ＤＴＬ−ｎ、および電源線ＤＳＬ−ｍとなる。
【００４１】
図４の画素２１は、サンプリング用トランジスタ３１、駆動用トランジスタ３２、蓄積容量３３、発光素子３４、および補助容量３５を有する。また、図４では、発光素子３４が有する容量成分も、発光素子容量３４Bとして示してある。ここで、蓄積容量３３、発光素子容量３４B、および補助容量３５の容量値は、それぞれ、Cs,Coled、およびCsubである。
【００４２】
サンプリング用トランジスタ３１のゲートは、走査線ＷＳＬと接続され、サンプリング用トランジスタ３１のドレインは、映像信号線ＤＴＬと接続される。また、サンプリング用トランジスタ３１のソースは、駆動用トランジスタ３２のゲートと接続されている。
【００４３】
駆動用トランジスタ３２のソース及びドレインの一方は、発光素子３４のアノードに接続され、他方が、電源線ＤＳＬに接続される。蓄積容量３３は、駆動用トランジスタ３２のゲートと発光素子３４のアノードに接続されている。また、発光素子３４のカソードは所定の電位Ｖｃａｔに設定されている配線３６に接続されている。この電位ＶｃａｔはGNDレベルであり、従って、配線３６は接地配線である。
【００４４】
補助容量３５は、発光素子３４の容量成分、即ち発光素子容量３４Bを補うために設けられ、発光素子３４と並列に接続されている。即ち、補助容量３５の一方の電極は、発光素子３４のアノード側に接続され、他方の電極は、発光素子３４のカソード側と接続される。このように補助容量３５を設け、所定の電位を保持させることにより、駆動用トランジスタ３２の入力ゲインを向上させることができる。ここで、駆動用トランジスタ３２の入力ゲインとは、図７を参照して後述する書き込み＋移動度補正期間Ｔ5における駆動用トランジスタ３２のゲート電位Ｖｇの上昇量に対するソース電位Ｖｓの上昇量の比率である。
【００４５】
サンプリング用トランジスタ３１および駆動用トランジスタ３２は、いずれもＮチャネル型トランジスタである。よって、サンプリング用トランジスタ３１および駆動用トランジスタ３２は、低温ポリシリコンよりも安価に作成できるアモルファスシリコンで作成することができる。これにより、画素回路の製造コストをより安価にすることができる。勿論、サンプリング用トランジスタ３１および駆動用トランジスタ３２は、低温ポリシリコンや単結晶シリコンで作成しても構わない。
【００４６】
発光素子３４は、有機EL素子で構成される。有機EL素子はダイオード特性を有する電流発光素子である。よって、発光素子３４は、供給される電流値Ｉｄｓに応じた階調の発光を行う。
【００４７】
以上のように構成される画素２１において、サンプリング用トランジスタ３１が、走査線ＷＳＬからの選択制御信号に応じてオン（導通）し、映像信号線ＤＴＬを介して階調に応じた信号電位Ｖｓｉｇの映像信号をサンプリングする。蓄積容量３３は、映像信号線ＤＴＬを介して水平セレクタ１２から供給された電荷を蓄積して保持する。駆動用トランジスタ３２は、高電位Ｖｃｃ１にある電源線ＤＳＬから電流の供給を受け、蓄積容量３３に保持された信号電位Ｖｓｉｇに応じて駆動電流Ｉｄｓを発光素子３４に流す（供給する）。発光素子３４に所定の駆動電流Ｉｄｓが流れることにより、画素２１が発光する。
【００４８】
画素２１は、閾値補正機能を有する。閾値補正機能とは、駆動用トランジスタ３２の閾値電圧Ｖｔｈに相当する電圧を蓄積容量３３に保持させる機能である。閾値補正機能を発揮させることで、ELパネル１０の画素毎のばらつきの原因となる駆動用トランジスタ３２の閾値電圧Ｖｔｈの影響をキャンセルすることができる。
【００４９】
また、画素２１は、上述した閾値補正機能に加え、移動度補正機能も有する。移動度補正機能とは、蓄積容量３３に信号電位Ｖｓｉｇを保持する際、駆動用トランジスタ３２の移動度μに対する補正を信号電位Ｖｓｉｇに加える機能である。
【００５０】
さらに、画素２１は、ブートストラップ機能も備えている。ブートストラップ機能とは、駆動用トランジスタ３２のソース電位Ｖｓの変動にゲート電位Ｖｇを連動させる機能である。ブートストラップ機能の発揮により、駆動用トランジスタ３２のゲートとソース間電圧Ｖｇｓを一定に維持することが出来る。
【００５１】
［画素２１のパターンレイアウト］
図５および図６を参照して、図４の画素２１のパターンレイアウトについて説明する。
【００５２】
図５は、画素２１のパターンレイアウトを示す平面図である。図５左側は、TFTを構成する層（TFT層）のパターンレイアウトを示し、図５右側は、TFT層より上側の層を主に示している。
【００５３】
図６は、図５に示されるＡＡ’線の断面図である。なお、図６において、TFT層の図示は簡略化されている。
【００５４】
画素２１は、３層の金属層と、多結晶シリコン膜を形成する半導体層を含む。以下では、画素２１のTFT層を形成する支持基板４０（図６）に最も近い側から、第１乃至第３の金属層と呼び、多結晶シリコン膜を形成する半導体層をシリコン層と呼ぶことにする。
【００５５】
図５左側に示されるように、画素２１を横断する走査線ＷＳＬと電源線ＤＳＬは、第２の金属層で形成される。また、画素２１を縦断する映像信号線ＤＴＬは、走査線ＷＳＬおよび電源線ＤＳＬと交差しない部分については第２の金属層で形成され、走査線ＷＳＬおよび電源線ＤＳＬと交差する部分については第１の金属層で形成される。
【００５６】
サンプリング用トランジスタ３１に注目すると、サンプリング用トランジスタ３１のドレイン電極およびソース電極は第２の金属層で形成され、ゲート電極は第１の金属層で形成される。そして、サンプリング用トランジスタ３１のドレイン電極およびソース電極とゲート電極との間にシリコン層が形成される。シリコン層は、サンプリング用トランジスタ３１のドレイン電極およびソース電極としての第２の金属層と接続されている。
【００５７】
駆動用トランジスタ３２に注目すると、駆動用トランジスタ３２のドレイン電極およびソース電極は第２の金属層で形成され、ゲート電極は第１の金属層で形成される。そして、駆動用トランジスタ３２のドレイン電極およびソース電極とゲート電極との間にシリコン層が形成される。シリコン層は、駆動用トランジスタ３２のドレイン電極およびソース電極としての第２の金属層と接続されている。
【００５８】
蓄積容量３３は、第１の金属層とシリコン層とを対向させることにより構成されている。第１の金属層で形成されている蓄積容量３３の一方の電極は、第２の金属層を介して、サンプリング用トランジスタ３１のソース電極と接続されている。シリコン層で形成されている蓄積容量３３の他方の電極は、駆動用トランジスタ３２のソース電極を形成する第２の金属層と接続されている。駆動用トランジスタ３２のソース電極を形成する第２の金属層は、第３の金属層としてのアノード層４１（図６）と接続されているので、結局、シリコン層で形成されている蓄積容量３３の他方の電極は、発光素子３４のアノードと接続されている。
【００５９】
補助容量３５も、第１の金属層とシリコン層とを対向させることにより構成されている。補助容量３５の一方の電極は、蓄積容量３３の他方の電極と共通のシリコン層で形成されているため、アノード層４１と接続されている。補助容量３５の他方の電極は、第２の金属層と接続され、この第２の金属層は、電気的にはカソード電位Ｖｃａｔとなっている第３の金属層（アノード層４１）と接続されている。
【００６０】
そして、図５右側および図６に示されるように、第３の金属層としてのアノード層４１の上に、有機EL層４２が形成され、さらにその上にカソード透明膜が形成されている。
【００６１】
画素２１は、以上のように構成することができる。
【００６２】
［ELパネル１０の画素２１の動作の説明］
図７は、画素２１の動作を説明するタイミングチャートである。
【００６３】
図７は、同一の時間軸（図面横方向）に対する走査線ＷＳＬ、電源線ＤＳＬ、および映像信号線ＤＴＬの電位変化と、それに対応する駆動用トランジスタ３２のゲート電位Ｖｇ及びソース電位Ｖｓの変化を示している。
【００６４】
図７において、時刻ｔ１までの期間は、前の水平期間（１Ｆ）の発光がなされている発光期間Ｔ１である。
【００６５】
発光期間Ｔ１が終了した時刻ｔ１から時刻ｔ３までは、駆動用トランジスタ３２のゲート電位Ｖｇ及びソース電位Ｖｓを初期化することで閾値電圧補正動作の準備を行う閾値補正準備期間Ｔ２である。
【００６６】
閾値補正準備期間Ｔ２では、時刻ｔ１において、電源スキャナ１４が、電源線ＤＳＬの電位を高電位Ｖｃｃ１から低電位Ｖｓｓに切換える。ここで、発光素子３４の閾値電圧をＶｔｈｅｌとする。このとき、低電位Ｖｓｓを、Ｖｓｓ＜Ｖｔｈｅｌ＋Ｖｃａｔとすると、駆動用トランジスタ３２のソース電位Ｖｓが低電位Ｖｓｓにほぼ等しくなるために、発光素子３４は逆バイアス状態となって消光する。
【００６７】
次に、時刻ｔ２において、ライトスキャナ１３が、走査線ＷＳＬの電位を高電位に切換え、サンプリング用トランジスタ３１をオンさせる。これにより、駆動用トランジスタ３２のゲート電位Ｖｇが基準電位Ｖｏｆｓにリセットされる。駆動用トランジスタ３２のソース電位Ｖｓは、時刻ｔ１から時刻ｔ２にかけて、映像信号線ＤＴＬの低電位Ｖｓｓにリセットされる。
【００６８】
このとき、駆動用トランジスタ３２のゲート−ソース間電圧Ｖｇｓは、（Ｖｏｆｓ−Ｖｓｓ）となる。ここで、（Ｖｏｆｓ−Ｖｓｓ）が駆動用トランジスタ３２の閾値電圧Ｖｔｈよりも大きくないと、次の閾値補正処理を行うことができない。そのため、（Ｖｏｆｓ−Ｖｓｓ）＞Ｖｔｈの関係を満たすように、基準電位Ｖｏｆｓおよび低電位Ｖｓｓが設定されている。
【００６９】
時刻ｔ３から時刻ｔ４までは、閾値補正動作を行う閾値補正期間Ｔ３である。閾値補正期間Ｔ３では、時刻ｔ３において、電源スキャナ１４により、電源線ＤＳＬの電位が高電位Ｖｃｃ１に切換えられ、閾値電圧Ｖｔｈに相当する電圧が、駆動用トランジスタ３２のゲートとソースとの間に接続された蓄積容量３３に書き込まれる。即ち、電源線ＤＳＬの電位が高電位Ｖｃｃ１に切換えられることにより駆動用トランジスタ３２のソース電位Ｖｓが上昇し、閾値補正期間Ｔ３の時刻ｔ４までに、駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓが、閾値電圧Ｖｔｈに等しくなる。
【００７０】
なお、閾値補正期間Ｔ３では、発光素子３４がカットオフ状態となるようにカソード電位Ｖｃａｔが設定されているため、駆動用トランジスタ３２のドレイン−ソース間電流Ｉｄｓは蓄積容量３３側に流れ、発光素子３４側には流れない。
【００７１】
時刻ｔ４から時刻ｔ６までの書き込み＋移動度補正準備期間Ｔ４では、走査線ＷＳＬの電位が高電位から低電位に一旦切換えられる。このとき、サンプリング用トランジスタ３１がオフされるため、駆動用トランジスタ３２のゲートがフローティング状態となる。しかし、駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓが、閾値電圧Ｖｔｈに等しいため、駆動用トランジスタ３２はカットオフ状態にある。従って、駆動用トランジスタ３２にドレイン−ソース間電流Ｉｄｓは流れない。
【００７２】
そして、時刻ｔ４から時刻ｔ６の間の時刻ｔ５において、水平セレクタ１２が、映像信号線ＤＴＬの電位を基準電位Ｖｏｆｓから階調に応じた信号電位Ｖｓｉｇに切換える。
【００７３】
その後、時刻ｔ６から時刻ｔ７までの書き込み＋移動度補正期間Ｔ５において、映像信号の書き込みと移動度補正動作が同時に行われる。即ち、時刻ｔ６から時刻ｔ７までの間、走査線ＷＳＬの電位が高電位に設定され、これにより、階調に応じた信号電位Ｖｓｉｇが閾値電圧Ｖｔｈに足し込まれる形で蓄積容量３３に書き込まれる。また、移動度補正用の電圧△Ｖが蓄積容量３３に保持された電圧から差し引かれる。
【００７４】
移動度補正中の駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓ’は、次式（２）で表すことができる。
【数２】
2010266554.tif 000004
【００７５】
そして、書き込み＋移動度補正期間Ｔ５終了時点の時刻ｔ７における駆動用トランジスタ３２のソース電位Ｖｓの上昇量△Ｖが△Ｖａであるとする。この場合、移動度補正後の駆動用トランジスタ３２のゲート‐ソース間電圧ＶｇｓをＶａとすると、Ｖａ＝（Ｖｓｉｇ＋Ｖｔｈ−△Ｖａ）となる。
【００７６】
移動度補正中と移動度補正後の駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓを比較すると、移動度補正は、駆動用トランジスタ３２のソース電位Ｖｓを上昇させるものであるため、Ｖｇｓ’＞Ｖａの関係が成り立つ。
【００７７】
なお、式（２）によれば、移動度補正によるソース電位Ｖｓの上昇量△Ｖが
【数３】
2010266554.tif 000005
で表すことができるので、画素２１に補助容量３５を設けたことにより、設けない場合と比べて上昇量△Ｖを小さくすることができることがわかる。即ち、補助容量３５は、発光素子３４の容量成分を補い、上昇量△Ｖを小さくすることによって、駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓを拡大させる。駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓを拡大させることにより、必要とされる発光輝度が同一である場合、階調に応じて与える信号電位Ｖｓｉｇをより低減させることができる。即ち、消費電力を低減させることができる。
【００７８】
書き込み＋移動度補正期間Ｔ５終了後の時刻ｔ７において、走査線ＷＳＬの電位が低電位に戻される。これにより、駆動用トランジスタ３２のゲートは、映像信号線ＤＴＬから切り離されるため、フローティング状態となる。駆動用トランジスタ３２のゲートがフローティング状態にあるときは、駆動用トランジスタ３２のゲート−ソース間に蓄積容量３３が接続されていることにより、駆動用トランジスタ３２のソース電位Ｖｓの変動に連動してゲート電位Ｖｇも変動する。このように、駆動用トランジスタ３２のゲート電位Ｖｇが、ソース電位Ｖｓの変動に連動して変動する動作が、蓄積容量３３によるブートストラップ動作である。
【００７９】
時刻ｔ７以降、駆動用トランジスタ３２のゲートがフローティング状態になり、駆動用トランジスタ３２のドレイン−ソース間電流Ｉｄｓが駆動電流として発光素子３４に流れ始めることにより、駆動電流Ｉｄｓに応じて発光素子３４のアノード電位が上昇する。また、ブートストラップ動作により、駆動用トランジスタ３２のゲート電位Ｖｇも同様に上昇する。即ち、駆動用トランジスタ３２のゲート‐ソース間電圧Ｖａ＝（Ｖｓｉｇ＋Ｖｔｈ−△Ｖａ）を一定に維持したまま、駆動用トランジスタ３２のゲート電位Ｖｇ及びソース電位Ｖｓが上昇する。そして、発光素子３４のアノード電位が（Ｖｔｈｅｌ＋Ｖｃａｔ）を超えたとき、発光素子３４が発光を開始する。
【００８０】
書き込み＋移動度補正期間Ｔ５終了後の時刻ｔ７時点で、閾値電圧Ｖｔｈと移動度μの補正が終了しているため、発光素子３４の発光輝度は駆動用トランジスタ３２の閾値電圧Ｖｔｈや移動度μのばらつきの影響を受けることがない。即ち、発光素子３４は、駆動用トランジスタ３２の閾値電圧Ｖｔｈや移動度μのばらつきの影響を受けずに、信号電位Ｖｓｉｇに応じた各画素同一の発光輝度で発光する。
【００８１】
そして、時刻ｔ７から所定時間経過後の時刻ｔ８において、映像信号線ＤＴＬの電位が、信号電位Ｖｓｉｇから基準電位Ｖｏｆｓに落とされる。
【００８２】
以上のようにして、ELパネル１０の各画素２１では、駆動用トランジスタ３２の閾値電圧Ｖｔｈや移動度μのばらつきの影響を受けることがなく、発光素子３４を発光させることができる。従って、ELパネル１０を用いた表示装置１では、高品位な画質を得ることができる。
【００８３】
また、ELパネル１０の各画素２１では、補助容量３５を設けない場合と比べてソース電位Ｖｓの上昇量△Ｖａを小さくすることができ、これにより、駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓを拡大させることができる。そして、駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓを拡大させることにより、階調に応じて与える信号電位Ｖｓｉｇをより低減させることができるので、消費電力を低減させることができる。
【００８４】
ところで、移動度補正は、駆動用トランジスタ３２のソース電位Ｖｓを上昇させながら駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓをそろえる。そのため、発光時の駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓは、映像信号書き込み終了後のゲート‐ソース間電圧Ｖｇｓから、移動度補正によるソース電位Ｖｓの上昇量△Ｖａを差し引いた（Ｖｓｉｇ＋Ｖｔｈ−△Ｖａ）となる。従って、移動度補正によるソース電位Ｖｓの上昇量△Ｖａを、ELパネル１０よりも、さらに小さくすることができれば、消費電力をより低減させることができる。
【００８５】
［本発明を適用した表示装置の構成］
そこで、上述した図２の表示装置１を基本として、より低い信号電位Ｖｓｉｇの映像信号で、図２の表示装置１における場合と同一の輝度の表示を可能とした表示装置について、以下に説明する。
【００８６】
即ち、図８は、本発明を適用した表示装置の一実施の形態を示すブロック図である。
【００８７】
図８の表示装置１００は、図２のELパネル１０を改善したELパネル１０１を有する表示装置である。表示装置１００は、図２のELパネル１０に代えて、ELパネル１０１が設けられている以外は、図２で説明した表示装置１と同様の構成を有する。
【００８８】
ELパネル１０１において、表示装置１と対応する部分については同一の符号を付してあり、その説明については適宜省略し、ELパネル１０と異なる部分について説明する。
【００８９】
ELパネル１０１は、複数の画素１２１を有する画素アレイ部１１１、水平セレクタ１２、ライトスキャナ１３、および電源スキャナ１１４を含むように構成されている。
【００９０】
画素アレイ部１１１は、ELパネル１０と同様に、Ｎ×Ｍ個の画素１２１−（１，１）乃至１２１−（Ｎ，Ｍ）が行列状に配置されて構成されている。なお、上述の例と同様に、画素１２１−（１，１）乃至１２１−（Ｎ，Ｍ）を特に区別する必要がない場合には、単に画素１２１と称する。
【００９１】
図８のELパネル１０１では、図９を参照して後述するが、画素１２１と電源スキャナ１１４との電源線ＤＳＬの接続が、図２のELパネル１０と異なる。そのため、電源スキャナ１１４も、図２の電源スキャナ１４とは異なる駆動を行う。
【００９２】
そこで、画素１２１と電源スキャナ１１４との電源線ＤＳＬの接続、および、電源スキャナ１１４の駆動について、図９を参照して説明する。
【００９３】
［ELパネル１０１の第１の実施の形態］
図９は、ＥＬパネル１０１の第１の実施の形態の構成例を示すブロック図である。
【００９４】
図９では、ELパネル１０１に含まれるＮ×Ｍ個の画素１２１のうち、列方向に並ぶ２つの画素１２１の等価回路であって、画素１２１−（Ｎ，Ｍ−１）と画素１２１−（Ｎ，Ｍ）の構成を示している。なお、図示しないその他の画素１２１も、この画素１２１−（Ｎ，Ｍ−１）と画素１２１−（Ｎ，Ｍ）と同様の構成を有している。
【００９５】
画素１２１−（Ｎ，Ｍ）は、サンプリング用トランジスタ３１、駆動用トランジスタ３２、蓄積容量３３、発光素子３４、発光素子容量３４B、および補助容量３５Aを有している。
【００９６】
画素１２１−（Ｎ，Ｍ）の線順次走査の順番で前段（１行前）となる画素１２１−（Ｎ，Ｍ−１）も、サンプリング用トランジスタ３１、駆動用トランジスタ３２、蓄積容量３３、発光素子３４、発光素子容量３４B、および補助容量３５Aを有している。
【００９７】
従って、ELパネル１０１の画素１２１の構成要素自体は、図４を参照して説明したELパネル１０の画素２１と同様である。ただし、補助容量３５Aの一方の電極の接続先が図４を参照して説明したELパネル１０の画素２１とは異なる。
【００９８】
即ち、画素２１では、同じ画素内のカソード側と接続されていた補助容量３５Aの一方の電極が、画素１２１−（Ｎ，Ｍ）では、その前段の画素１２１−（Ｎ，Ｍ−１）の電源線ＤＳＬ−（Ｍ−１）と接続されている。画素１２１−（Ｎ，Ｍ−１）の補助容量３５Aも同様に、発光素子３４のアノードと接続されている側と反対の電極は、図示せぬ画素１２１−（Ｎ，Ｍ−２）の電源線ＤＳＬ−（Ｍ−２）と接続されている。
【００９９】
電源スキャナ１１４は、画素１２１−（Ｎ，Ｍ）の水平期間（１Ｆ）に、電源線ＤＳＬ−Ｍの電源電位だけでなく、補助容量３５Aの一方の電極が接続されている画素１２１−（Ｎ，Ｍ−１）の電源線ＤＳＬ−（Ｍ−１）の電源電位も、所定期間、変更する。また、電源スキャナ１１４は、画素１２１−（Ｎ，Ｍ−１）の水平期間に、電源線ＤＳＬ−（Ｍ−１）の電源電位だけでなく、画素１２１−（Ｎ，Ｍ−２）の電源線ＤＳＬ−（Ｍ−２）の電源電位も、所定期間、変更する。
【０１００】
［ELパネル１０１の画素１２１の動作の説明］
図９に示した２つの画素１２１−（Ｎ，Ｍ−１）と画素１２１−（Ｎ，Ｍ）のうちの画素１２１−（Ｎ，Ｍ）を例に、画素１２１の動作について、図１０を参照して説明する。
【０１０１】
図１０では、図７と同様の、画素１２１−（Ｎ，Ｍ）と接続された走査線ＷＳＬ−Ｍ、電源線ＤＳＬ−Ｍ、および映像信号線ＤＴＬ−Ｍ、並びに、駆動用トランジスタ３２のゲート電位Ｖｇ及びソース電位Ｖｓに加えて、電源線ＤＳＬ−（Ｍ−１）の電位も示している。
【０１０２】
時刻ｔ１１から時刻ｔ１６まで動作は、図７の時刻ｔ１から時刻ｔ６まで動作と同様であるので、その説明は省略する。
【０１０３】
書き込み＋移動度補正期間Ｔ５として、時刻ｔ１６において、ライトスキャナ１３が、走査線ＷＳＬ−Ｍの電位を高電位に切換え、サンプリング用トランジスタ３１をオンさせる。これにより、映像信号の書き込みと移動度補正が同時に開始される。即ち、階調に対応する信号電位Ｖｓｉｇが閾値電圧Ｖｔｈに足し込まれる形で蓄積容量３３に書き込まれる。また、移動度補正用の電圧△Ｖが蓄積容量３３に保持された電圧から差し引かれる。
【０１０４】
同時に開始された映像信号の書き込みと移動度補正のうち、映像信号の書き込みが終了したとき以降の時刻ｔ１７において、電源スキャナ１４が、電源線ＤＳＬ−（Ｍ−１）の電位を高電位Ｖｃｃ１から△Ｖｄｓだけ低下させる。その後、時刻ｔ１７から△Ｔ時間経過後の時刻ｔ１８において、電源スキャナ１４が、電源線ＤＳＬ−（Ｍ−１）の電位を、再び高電位Ｖｃｃ１に戻す。
【０１０５】
ここで、時刻ｔ１６から時刻ｔ１７までの移動度補正による駆動用トランジスタ３２のソース電位Ｖｓの上昇量が△Ｖ１であるとする。この場合、時刻ｔ１７における駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓは、Ｖｓｉｇ＋Ｖｔｈ−△Ｖ１となる。
【０１０６】
時刻ｔ１７において、電源線ＤＳＬ−（Ｍ−１）の電位が、高電位Ｖｃｃ１から△Ｖｄｓだけ低下したことにより、駆動用トランジスタ３２のソース電位Ｖｓが△Ｖ１だけ降下する。即ち、電源線ＤＳＬ−（Ｍ−１）の電位が、高電位Ｖｃｃ１から△Ｖｄｓだけ低下したことにより、それまでの移動度補正による駆動用トランジスタ３２のソース電位Ｖｓの上昇量△Ｖ１がリセットされる。
【０１０７】
しかし、時刻ｔ１７から時刻ｔ１８までの△Ｔ時間においても、移動度補正動作は継続しているため、移動度補正動作が終了する時刻ｔ１８までの間に、駆動用トランジスタ３２のソース電位Ｖｓがさらに△Ｖ２だけ上昇する。その結果、移動度補正動作が終了する時刻ｔ１８における駆動用トランジスタ３２のゲート‐ソース間電圧ＶｇｓがＶｂとなる。
【０１０８】
ここで、時刻ｔ１７における駆動用トランジスタ３２のソース電位Ｖｓの降下量△Ｖ１から、時刻ｔ１７から時刻ｔ１８までの△Ｔ時間におけるソース電位Ｖｓの上昇量△Ｖ２を差し引いた差（△Ｖ１−△Ｖ２）の電圧を△Ｖｓとする。この場合、時刻ｔ１８以降の駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｂは、図７における場合より、電圧△Ｖｓだけ、駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓが大であるので、Ｖｂ＝Ｖａ＋△Ｖｓと表すことができる。
【０１０９】
また、電源線ＤＳＬ−（Ｍ−１）の電位の降下量△Ｖｄｓによる駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓへの寄与分である電圧△Ｖｓは、次の式（３）で表すことができる。
【０１１０】
【数４】
2010266554.tif 000006
【０１１１】
その結果、時刻ｔ１８における駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓ（＝Ｖｂ）は、次式（４）で表すことができる。
【０１１２】
【数５】
2010266554.tif 000007
【０１１３】
時刻ｔ１８からの発光期間Ｔ６では、ELパネル１０と同様に、駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓ＝Ｖｂを一定に維持したまま、駆動用トランジスタ３２のゲート電位Ｖｇ及びソース電位Ｖｓが上昇し、発光する。
【０１１４】
従って、ELパネル１０１を採用した表示装置１００では、図７のELパネル１０における場合（Ｖａ）よりも、さらに電圧△Ｖｓだけ駆動電圧Ｖｇｓを拡大させることができる。これにより、必要とされる発光輝度が同一である場合、階調に応じて与える信号電位Ｖｓｉｇをより低減させることができる。即ち、消費電力を低減させることができる。また、移動度補正時間を図７における場合よりも長く確保することができ、信号電位Ｖｓｉｇを変化させない場合には、より高い発光輝度を得ることができる。
【０１１５】
[書き込み＋移動度補正期間Ｔ５のばらつきと発光輝度ばらつきの関係]
ところで、上述したELパネル１０１は、画素１２１の移動度補正期間中に、前段の画素１２１の電源線ＤＳＬの電位を△Ｖｄｓだけ低下させることにより、駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓを、△Ｖｄｓに対応する電圧△Ｖｓだけ拡大した。
【０１１６】
しかし、図１０の駆動制御では、書き込み＋移動度補正期間Ｔ５中の駆動用トランジスタ３２のソース電位Ｖｓの上昇率（傾き）自体は、図７における場合と変化していない。
【０１１７】
ここで、移動度補正のみによる駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓの変化は、書き込み＋移動度補正期間Ｔ５の最初の時刻ｔ１６からの経過時刻ｔを変数とする次式（５）で表すことができる。
【０１１８】
【数６】
2010266554.tif 000008
式（５）において、βは、式（６）のように、駆動用トランジスタ３２の係数部分を置き換えた値である。
【数７】
2010266554.tif 000009
なお、式（５）におけるＶｇｓ（０）は、ｔ＝０としたときの駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓを表す。
【０１１９】
従って、式（５）によれば、時刻ｔが大きくなると、駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓは小さくなる。換言すれば、書き込み＋移動度補正期間Ｔ５が長くなれば、駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓは小さくなる。そして、駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓが小さくなれば、発光輝度は低くなる。
【０１２０】
図１１は、書き込み＋移動度補正期間Ｔ５内の経過時刻ｔと、駆動用トランジスタ３２のドレイン−ソース間電流Ｉｄｓとの関係を示している。
【０１２１】
上述したように、書き込み＋移動度補正期間Ｔ５では、ELパネル１０１は、信号電位Ｖｓｉｇの書き込みと移動度補正を同時に行っている。そのため、図１１の時刻ｔａまでの駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓは、信号電位Ｖｓｉｇの書き込みによる上昇と、移動度補正による下降とが相殺され、全体としては緩やかに上昇する。これに対応して、図１１の曲線１３１のドレイン−ソース間電流Ｉｄｓも、時刻ｔａまでは時刻ｔに応じて上昇する。
【０１２２】
そして、信号電位Ｖｓｉｇの書き込みが終了する時刻ｔａ以降、駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓは、移動度補正によるソース電位Ｖｓの上昇のみが作用するため、徐々に小さくなる。これに対応して、図１１の曲線１３１が示すドレイン−ソース間電流Ｉｄｓも、時刻ｔａ以降は時刻ｔに応じて下降する。そして、この時刻ｔａ以降の曲線１３１の傾きが、図７の書き込み＋移動度補正期間Ｔ５中の駆動用トランジスタ３２のソース電位Ｖｓの上昇率（傾き）に対応する。
【０１２３】
ここで、書き込み＋移動度補正期間Ｔ５は、図７及び図１０を参照してわかるように、走査線ＷＳＬの電位を高電位とする期間と対応する。従って、サンプリング用トランジスタ３１のトランジスタ特性や、その周辺回路の特性値にばらつきが発生すれば、書き込み＋移動度補正期間Ｔ５自体にもばらつきが生じる。
【０１２４】
例えば、ある画素２１では、図１１に示す時刻ｔｂで書き込み＋移動度補正期間Ｔ５が終了し、他のある画素２１では、時刻ｔｃで書き込み＋移動度補正期間Ｔ５が終了したとする。即ち、サンプリング用トランジスタ３１のトランジスタ特性などのばらつきにより、２つの画素２１の書き込み＋移動度補正期間Ｔ５に△ｔの時間差が生じたとする。この場合、この２つの画素２１どうしは、閾値補正や移動度補正が行われていたとしても、ドレイン−ソース間電流Ｉｄｓに△Ｉｄｓ１の差が発生することになる。このドレイン−ソース間電流Ｉｄｓの差△Ｉｄｓ１は、そのまま、発光輝度の差となる。
【０１２５】
従って、上述したＥＬパネル１０１の第１の実施の形態では、ライトスキャナ１３が出力する選択制御信号のパルス幅が△ｔばらつくことにより、発光輝度にばらつきが生じる余地がある。
【０１２６】
そこで、以下に説明するＥＬパネル１０１の第２の実施の形態では、ライトスキャナ１３が出力する選択制御信号のパルス幅にばらつきが生じても、発光輝度のばらつきを抑制するように構成されている。
【０１２７】
図１２は、後述するＥＬパネル１０１の第２の実施の形態における、書き込み＋移動度補正期間Ｔ５内の経過時刻ｔと、ドレイン−ソース間電流Ｉｄｓとの関係を示している。
【０１２８】
ＥＬパネル１０１の第２の実施の形態では、図１２の曲線１４１で示されるように、時刻ｔａ以降の傾きが、図１１の曲線１３１よりも緩やかになるような構成が採用される。このようにすることで、ライトスキャナ１３が出力する選択制御信号のパルス幅に、上述した△ｔのばらつきが発生したとしても、ドレイン−ソース間電流Ｉｄｓの差△Ｉｄｓ２は、△Ｉｄｓ１よりも小さくなる。
【０１２９】
図１２の曲線１４１のように、時刻ｔａ以降の曲線の傾きを曲線１３１よりも緩やかにするためには、時刻ｔａ以降の駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓの低下を緩やかにすればよい。換言すれば、書き込み＋移動度補正期間Ｔ５中の駆動用トランジスタ３２のソース電位Ｖｓの上昇率（傾き）を緩やか、理想的には、ゼロとすればよい。
【０１３０】
[ＥＬパネル１０１の第２の実施の形態]
図１３は、ＥＬパネル１０１の第２の実施の形態の構成例を示すブロック図である。
【０１３１】
図１３のＥＬパネル１０１は、図９の電源スキャナ１１４に代えて、電源スキャナ１１４Ａが設けられている点のみが、第１の実施の形態である図９のＥＬパネル１０１と相違する。
【０１３２】
[図１３のＥＬパネル１０１の画素１２１の動作の説明]
図１４を参照して、図１３の電源スキャナ１１４Ａによる電源線ＤＳＬの電位の制御について説明する。
【０１３３】
即ち、図１４は、ＥＬパネル１０１の第２の実施の形態における画素１２１−（Ｎ，Ｍ）の動作を説明するタイミングチャートである。
【０１３４】
図１４の時刻ｔ２１乃至時刻ｔ２９は、図１０の時刻ｔ１１乃至時刻ｔ１９にそれぞれ対応し、図１１に示される画素１２１の動作は、基本的には、図１０に示した画素１２１の動作と同様である。ただし、書き込み＋移動度補正期間Ｔ５の時刻ｔ２７から、電源線ＤＳＬ−（Ｍ−１）の電位が、時間の経過とともに緩やかに低下し、時刻ｔ２８の時点で中間電位Ｖｃｃ２となっている点が異なる。また、この相違点により、駆動用トランジスタ３２のソース電位Ｖｓが、時刻ｔ２７から時刻ｔ２８までの間は、ほぼ同一となっている。
【０１３５】
図１５を参照して、ＥＬパネル１０１の第１の実施の形態と第２の実施の形態の相違部分についてさらに説明する。
【０１３６】
図１５は、図１４の時刻ｔ２１乃至時刻ｔ２９について、時間軸方向に拡大した図である。なお、見やすくするため、縮尺は適宜調整してある。
【０１３７】
上述したように、時刻ｔ２１から時刻ｔ２７までの期間は、画素１２１は、図１０の時刻ｔ１１乃至時刻ｔ１７と同様に動作する。
【０１３８】
そして、時刻ｔ２７において、電源スキャナ１１４Ａは、電源線ＤＳＬ−（Ｍ−１）の電位を、時刻ｔ２８の時点で中間電位Ｖｃｃ２となるように、高電位Ｖｃｃ１から緩やかに低下させる。
【０１３９】
図１０を参照して説明したように、電源線ＤＳＬ−（Ｍ−１）の電位を低下させると、駆動用トランジスタ３２のソース電位Ｖｓが低下する。従って、電源線ＤＳＬ−（Ｍ−１）の電位を緩やかに低下させることにより、駆動用トランジスタ３２のソース電位Ｖｓをほぼ一定に保つことができる。逆に言うと、時刻ｔ２７から時刻ｔ２８までの期間、駆動用トランジスタ３２のソース電位Ｖｓがほぼ一定となるように、電源線ＤＳＬ−（Ｍ−１）の電源電位の立ち下がりの傾斜、および、時刻ｔ２８における中間電位Ｖｃｃ２が、設定される。
【０１４０】
時刻ｔ２７から時刻ｔ２８までの駆動用トランジスタ３２のソース電位Ｖｓがほぼ一定であれば、図１２の曲線１４１のように時刻ｔａ以降の曲線の傾きが緩やかになる。曲線の傾きが緩やかになれば、ライトスキャナ１３による選択制御信号のパルス幅がばらつき、書き込み＋移動度補正期間Ｔ５がばらついたとしても、発光輝度のばらつきを抑制することができる。
【０１４１】
図１５において、書き込み＋移動度補正期間Ｔ５における駆動用トランジスタ３２のソース電位Ｖｓの上昇量が△Ｖ３であるとすると、時刻ｔ２８の駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓは、（Ｖｓｉｇ＋Ｖｔｈ−△Ｖ３）となる。
【０１４２】
図１５には、時刻ｔ２７以降のＥＬパネル１０における駆動用トランジスタ３２のソース電位Ｖｓの変化を点線で示してある。図１３のＥＬパネル１０１の駆動制御によれば、時刻ｔ２７以降の駆動用トランジスタ３２のソース電位Ｖｓの上昇が極力抑えられているため、基本ＥＬパネル１０と比べて、駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓが拡大していることがわかる。従って、ＥＬパネル１０１の第２の実施の形態においても、信号電位Ｖｓｉｇをより低減させることができ、消費電力を低減させることができる。
【０１４３】
[電源スキャナ１１４Ａの構成例]
図１６は、図１５を参照して説明したような電源電位の制御を行う電源スキャナ１１４Ａの構成例を示している。
【０１４４】
なお、図１６では、電源スキャナ１１４Ａの、画素１２１−（Ｎ，Ｍ−１）と画素１２１−（Ｎ，Ｍ）に対応する部分のみが示されている。
【０１４５】
電源スキャナ１１４Ａは、所定の電源電位を、画素１２１−（Ｎ，Ｍ）の電源線ＤＳＬ−Ｍに供給する出力回路１５１−Ｍと、画素１２１−（Ｎ，Ｍ−１）の電源線ＤＳＬ−（Ｍ−１）に供給する出力回路１５１−（Ｍ−１）を有している。
【０１４６】
出力回路１５１−Ｍと出力回路１５１−（Ｍ−１）は、同様の構成を有しているため、出力回路１５１−（Ｍ−１）についてのみ説明する。
【０１４７】
出力回路１５１−（Ｍ−１）は、２つのＰチャネル型トランジスタ１６１および１６２と、１つのＮチャネル型トランジスタ１６３とから構成されている。
【０１４８】
出力回路１５１−（Ｍ−１）のＰチャネル型トランジスタ１６１は、ソースが電源電位Ｖｃｃ１に接続されており、ゲートに入力される制御信号が低電位（Lo）であるとき導通して、電源電位Ｖｃｃ１を電源線ＤＳＬ−（Ｍ−１）に供給する。
【０１４９】
出力回路１５１−（Ｍ−１）のＰチャネル型トランジスタ１６２は、ソースが電源電位Ｖｃｃ２に接続されており、ゲートに入力される制御信号が低電位（Lo）であるとき導通して、電源電位Ｖｃｃ２を電源線ＤＳＬ−（Ｍ−１）に供給する。
【０１５０】
出力回路１５１−（Ｍ−１）のＮチャネル型トランジスタ１６３は、ソースが電源電位Ｖｓｓに接続されており、ゲートに入力される制御信号が高電位（Hi）であるとき導通して、電源電位Ｖｓｓを電源線ＤＳＬ−（Ｍ−１）に供給する。
【０１５１】
出力回路１５１−（Ｍ−１）において、Ｐチャネル型トランジスタ１６２のトランジスタサイズを、Ｐチャネル型トランジスタ１６１より小さいサイズとすれば、Ｎチャネル型トランジスタ１６３が導通したときの中間電位Ｖｃｃ２への低下が緩やかとなる。一方、Ｐチャネル型トランジスタ１６２のトランジスタサイズが、Ｐチャネル型トランジスタ１６１のトランジスタサイズと同サイズであれば、中間電位Ｖｃｃ２への低下が急峻となる。従って、Ｐチャネル型トランジスタ１６２のトランジスタサイズを調整することにより、時刻ｔ２７から時刻ｔ２８までの期間、駆動用トランジスタ３２のソース電位Ｖｓがほぼ一定となるような電源電位の立ち下がりの傾斜および中間電位Ｖｃｃ２の設定が可能である。
【０１５２】
[ＥＬパネル１０１の第３の実施の形態]
次に、ＥＬパネル１０１の第３の実施の形態について説明する。
【０１５３】
図１７は、ＥＬパネル１０１の第３の実施の形態の構成例を示すブロック図である。
【０１５４】
図１７のＥＬパネル１０１は、第１の実施の形態である図９のＥＬパネル１０１と比較すると、補助容量３５Aの一方の電極の接続先が異なり、それ以外は第１の実施の形態と同様の構成を有している。
【０１５５】
即ち、第１の実施の形態では、画素１２１−（Ｎ，Ｍ）の補助容量３５Aの一方の電極が、前段の画素１２１−（Ｎ，Ｍ−１）の電源線ＤＳＬ−（Ｍ−１）と接続されていたが、第３の実施の形態では、前段の画素１２１−（Ｎ，Ｍ−１）の走査線ＷＳＬ−（Ｎ，Ｍ−１）と接続されている。画素１２１−（Ｎ，Ｍ−１）の補助容量３５Aも同様に、発光素子３４のアノードと接続されている側と反対の電極は、図示せぬ画素１２１−（Ｎ，Ｍ−２）の走査線ＷＳＬ−（Ｍ−２）と接続されている。画素アレイ部１１１の図示せぬその他の画素１２１の補助容量３５Aも同様に、一方の電極が前段の画素１２１の走査線ＷＳＬと接続とされている。
【０１５６】
図１８は、ＥＬパネル１０１の第３の実施の形態における画素１２１−（Ｎ，Ｍ）の動作を説明するタイミングチャートである。
【０１５７】
ＥＬパネル１０１の第３の実施の形態における画素１２１の駆動制御は、上述した基本のＥＬパネル１０の画素２１の駆動制御と変わらない。
【０１５８】
即ち、画素１２１−（Ｎ，Ｍ）の発光期間Ｔ１およびＴ６以外の期間の時刻ｔ４１から時刻ｔ４８まで動作は、図７に示した基本のＥＬパネル１０の時刻ｔ１から時刻ｔ８まで動作と同じである。
【０１５９】
しかし、ＥＬパネル１０１の第３の実施の形態では、画素１２１−（Ｎ，Ｍ）の補助容量３５Aの一方の電極が、前段の画素１２１−（Ｎ，Ｍ−１）の走査線ＷＳＬ−（Ｎ，Ｍ−１）と接続されている。そのため、時刻ｔ４１より前の画素１２１−（Ｎ，Ｍ−１）に対する走査線ＷＳＬ−（Ｎ，Ｍ−１）の電位変化に応じて、駆動用トランジスタ３２のゲート電位Ｖｇ及びソース電位Ｖｓが変化する。
【０１６０】
具体的には、時刻ｔ３１において、走査線ＷＳＬ−（Ｎ，Ｍ）に対する時刻ｔ４１の制御と同様に、ライトスキャナ１３が、走査線ＷＳＬの電位を高電位に切換え、サンプリング用トランジスタ３１をオンさせる。また、時刻ｔ３２において、ライトスキャナ１３が、走査線ＷＳＬの電位を低電位に切換え、サンプリング用トランジスタ３１をオフさせる。
【０１６１】
さらに時刻ｔ３４において、ライトスキャナ１３は、サンプリング用トランジスタ３１をオンさせ、時刻ｔ３５においてオフさせる。
【０１６２】
走査線ＷＳＬの電位が変化すると、その変化に応じて、走査線ＷＳＬ−（Ｎ，Ｍ−１）と補助容量３５Aを介して接続されている駆動用トランジスタ３２のソースの電位Ｖｓも変動する。すると、駆動用トランジスタ３２のソースと蓄積容量３３を介して接続されている駆動用トランジスタ３２のゲートの電位Ｖｇも連動して変化する。
【０１６３】
しかし、図１を参照して説明したように、駆動用トランジスタ３２のソース電位Ｖｓは、駆動用トランジスタ３２と発光素子３４の動作点で決まるため、変動した駆動用トランジスタ３２のゲート電位Ｖｇ及びソース電位Ｖｓは元の電位に戻る。従って、画素１２１−（Ｎ，Ｍ）の動作に影響はない。
【０１６４】
従って、ＥＬパネル１０１の第３の実施の形態では、ELパネル１０と同様に、補助容量３５を設けない場合と比べて上昇量△Ｖａを小さくすることができ、これにより、駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓを拡大させることができる。そして、駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓを拡大させることにより、階調に応じて与える信号電位Ｖｓｉｇをより低減させることができるので、消費電力を低減させることができる。
【０１６５】
また、補助容量３５を設けることにより移動度補正動作を行う際の充電（補助容量３５および発光素子容量３４Bへの蓄積）に時間がかかるようになり、駆動用トランジスタ３２のソースの電位Ｖｓの上昇が遅くなる。即ち、駆動用トランジスタ３２のソース電位Ｖｓの上昇率も緩やかとなるので、ライトスキャナ１３が出力する選択制御信号のパルス幅のばらつき△ｔによる発光輝度のばらつきも小さくすることができる。
【０１６６】
本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
【０１６７】
上述した例では、画素１２１の補助容量３５Aの一方の電極が、同列で前段の画素１２１の電源線ＤＳＬまたは走査線ＷＳＬと接続されるようになされていた。しかし、画素１２１の補助容量３５Aの一方の電極を、同列で後段（線順次走査の順番で１行後）の画素１２１の電源線ＤＳＬまたは走査線ＷＳＬと接続されるようにしてよもよい。即ち、補助容量３５Aの、発光素子３４のアノードと接続されている側と反対の電極は、列方向に隣接する画素１２１の電源線ＤＳＬと接続されればよい。
【０１６８】
また、画素１２１は、図９に示したように、２個のトランジスタと２個のキャパシタからなる画素回路（以下、２Ｔｒ／２Ｃ画素回路と称する）で構成されていたが、その他の回路構成を採用することもできる。
【０１６９】
その他の画素１０１の回路構成として、例えば、次のような回路構成を採用できる。即ち、２Ｔｒ／２Ｃ画素回路に、第１乃至第３のトランジスタを加えた、５個のトランジスタと２個のキャパシタの構成（以下、５Ｔｒ／２Ｃ画素回路とも称する）を採用することもできる。５Ｔｒ／２Ｃ画素回路を採用した画素１２１では、水平セレクタ１２から映像信号線ＤＴＬを介してサンプリング用トランジスタ３１に供給される信号電位がＶｓｉｇ固定となる。その結果、サンプリング用トランジスタ３１は駆動用トランジスタ３２への信号電位Ｖｓｉｇの供給をスイッチングする機能としてのみ動作する。また、電源線ＤＳＬを介して駆動用トランジスタ３２に供給される電位が、高電位Ｖｃｃ１と中間電位Ｖｃｃ２となる。そして、追加された第１のトランジスタは、駆動用トランジスタ３２への高電位Ｖｃｃ１の供給をスイッチングする。第２のトランジスタは、駆動用トランジスタ３２への低電位Ｖｓｓの供給をスイッチングする。また、第３のトランジスタは、駆動用トランジスタ３２への基準電位Ｖｏｆｓの供給をスイッチングする。
【０１７０】
また、その他の画素１２１の回路構成としては、２Ｔｒ／２Ｃ画素回路と５Ｔｒ／２Ｃ画素回路の中間的な回路構成を採用することもできる。即ち、４個のトランジスタと２個のキャパシタからなる構成（４Ｔｒ／２Ｃ画素回路）や、３個のトランジスタと１個のキャパシタからなる構成（３Ｔｒ／２Ｃ画素回路）を採用することもできる。４Ｔｒ／２Ｃ画素回路としては、例えば、５Ｔｒ／２Ｃ画素回路の第３のトランジスタを省略し、水平セレクタ１２からサンプリング用トランジスタ３１に供給する信号電位をＶｓｉｇとＶｏｆｓでパルス化するなどの構成を取ることができる。
【符号の説明】
【０１７１】
３１  サンプリング用トランジスタ，  ３２  駆動用トランジスタ，  ３３  蓄積容量，  ３４  発光素子，  ３５Ａ  補助容量，１００  表示装置，  １０１  ELパネル，  １１１  画素アレイ部，  １１４，１１４A  電源スキャナ，  １２１−（１，１）乃至１２１−（Ｎ，Ｍ）  画素，  ＤＳＬ−１乃至Ｍ  電源線，  ＷＳＬ−１乃至Ｍ  走査線
【図１】
2010266554.tif 000010
【図２】
2010266554.tif 000011
【図３】
2010266554.tif 000012
【図４】
2010266554.tif 000013
【図５】
2010266554.tif 000014
【図６】
2010266554.tif 000015
【図７】
2010266554.tif 000016
【図８】
2010266554.tif 000017
【図９】
2010266554.tif 000018
【図１０】
2010266554.tif 000019
【図１１】
2010266554.tif 000020
【図１２】
2010266554.tif 000021
【図１３】
2010266554.tif 000022
【図１４】
2010266554.tif 000023
【図１５】
2010266554.tif 000024
【図１６】
2010266554.tif 000025
【図１７】
2010266554.tif 000026
【図１８】
2010266554.tif 000027