(57)【要約】  【課題】  検査コストを低減し、製品化までの時間を短縮し、欠陥デバイスが合格デバイスとして通過してしまう誤りの率を低下できる集積回路の検査の方法、装置及びシステムを提供する。  【解決手段】  本発明の装置では、共通の基板に、複数の被検査デバイス（ＤＵＴ）と、複数の比較装置が設けられる。この複数のＤＵＴは、すべて同一の入力刺激で動作し、各々が実行結果を発生する。この実行結果は比較装置で比較されて、比較特徴が生成され、その特徴により、欠陥のある被検査デバイスを検出する。【選択図】  図４
2010223960.tif 000002
【特許請求の範囲】
【請求項１】
共通の基板上の同一機能を有する複数の超小型電子回路を並行に検査するための集積回路検査方法であって、前記基板は半導体ウェハ、集積回路チップ、又は回路基板であり、該集積回路検査方法は、
入力パスを通じて、前記基板上の同一機能を有する複数の被検査デバイスに同一の刺激を供給するステップと、
複数の比較装置を利用して、複数の被検査デバイスの結果を並行して互いに比較するステップと、
出力パスを通じて、前記比較の結果及び前記複数の被検査デバイスの配置情報を出力するステップと、
前記比較の結果及び配置情報に基づいて、比較結果が等しく、又は一致している被検査デバイスを合格ユニットとして、比較結果が等しくなく、又は一致していない被検査デバイスを欠陥の疑いのあるユニットとして、前記被検査デバイスを分類するステップと、
を含むことを特徴とする集積回路検査方法。
【請求項２】
共通の基板上の同一機能を有する複数の超小型電子回路を並行に検査するための集積回路検査方法であって、前記基板は半導体ウェハ、集積回路チップ、又は回路基板であり、該集積回路検査方法は、
入力パスを通じて、前記基板上の同一機能を有する複数の被検査デバイスに同一の刺激を供給するステップと、
複数の比較装置を利用して、複数の被検査デバイスの結果を並行して前記入力パスから伝送された予想結果と比較するステップと、
出力パスを通じて、前記比較の結果及び前記複数の被検査デバイスの配置情報を出力するステップと、
前記比較の結果及び配置情報に基づいて、比較結果が等しく、又は一致している被検査デバイスを合格ユニットとして、比較結果が等しくなく、又は一致していない被検査デバイスを欠陥の疑いのあるユニットとして、前記被検査デバイスを分類するステップと、
を含むことを特徴とする集積回路検査方法。
【請求項３】
同一機能を有する複数の被検査ダイを含む半導体ウェハであって、前記複数のダイ又はダイ内の機能が同一である機能ブロックは被検査デバイスであり、前記ウェハは、さらに半導体製造工程で製造された補助検査装置を含み、該補助検査装置は、一部が被検査デバイス内部に位置し、又は完全に被検査デバイスの外部に位置し、前記半導体ウェハは、
補助検査装置の電源供給ポートに接続された電力供給回路と、
前記複数の被検査デバイスの入力ポートに接続され、かつ、予想結果がある場合には、該予想結果を比較装置の１つの入力ポートに送るのにも使用される入力パスと、
２つの入力ポートのうちの一方の入力ポートが、１つの被検査デバイスの出力ポートに接続され、前記２つの入力ポートのうちの他方の入力ポートが、他の被検査デバイスの対応する出力ポート、又は予想結果を伝送する入力パスに接続された比較装置と、
前記比較装置の出力ポートに接続され、前記比較装置の出力結果を一時的に保存するレジスタ回路と、
複数のレジスタ回路に接続され、対応する比較装置の結果及び対応する被検査デバイスの配置情報を出力する出力回路と、
を備えたことを特徴とする半導体ウェハ。
【請求項４】
被検査ダイの外部に位置する補助検査装置の電気的接続は、ウェハ切断後に、完全に切断されることを特徴とする請求項３に記載の半導体ウェハ。
【請求項５】
前記被検査デバイスは、電磁波方式によって無線で電力が供給されることを特徴とする請求項３に記載の半導体ウェハ。
【請求項６】
前記電力供給回路は、前記複数の被検査デバイスの電源入力ポートにも接続されることを特徴とする請求項３に記載の半導体ウェハ。
【請求項７】
前記電力供給回路は、ハードワイヤ接続、可変スイッチ接続、又はハードワイヤ接続及び可変スイッチ接続の組合せで構成することを特徴とする請求項３に記載の半導体ウェハ。
【請求項８】
データ信号及び制御信号は、有線相互接接続された入力パスを介して、又は電磁波による無線伝送によって、又は有線相互接続と電磁波との組合せによって、該ウェハ上の複数の被検査デバイスに伝送されることを特徴とする請求項３に記載の半導体ウェハ。
【請求項９】
入力パスと前記被検査デバイス又は前記比較装置との接続は、ハードワイヤ接続のみ、可変スイッチ接続のみ、又はハードワイヤ接続及び可変スイッチ接続の組合せで構成されることを特徴とする請求項８に記載の半導体ウェハ。
【請求項１０】
前記入力パスは、さらに、信号を変換後して入力ポートに伝送するために前記被検査デバイスに接続された比較装置を備えたことを特徴とする請求項３に記載の半導体ウェハ。
【請求項１１】
前記比較装置は、前記複数の被検査デバイスの出力信号をサンプリングして、それらを並行して前記入力パスから入力された予想結果と比較するのに用いられ、又は数被検査デバイス出力信号をサンプリングして、それらを相互に比較するのに用いられることを特徴とする請求項３に記載の半導体ウェハ。
【請求項１２】
前記比較装置は、さらに、前記被検査デバイスに接続して比較の前に出力信号を変換する変換装置を備えたことを特徴とする請求項３に記載の半導体ウェハ。
【請求項１３】
前記比較装置は、さらに、前記比較の結果を時間別及び空間別に分類して圧縮する結果分類圧縮装置を備えたことを特徴とする請求項３に記載の半導体ウェハ。
【請求項１４】
前記被検査デバイスのポートを入力又は検査と出力との双方向に使用可能であり、かつ該ポートが出力ポートとして使用されるときは、該ポートに接続された対応する入力パスが高インピーダンスに設定されることを特徴とする請求項３に記載の半導体ウェハ。
【請求項１５】
前記出力回路は、ハードワイヤ接続のみ、可変スイッチ接続のみ、又はハードワイヤ接続及び可変スイッチ接続の組合せで構成されることを特徴とする請求項３に記載の半導体ウェハ。
【請求項１６】
前記補助検査装置は、コンピューター自動レイアウト配線ソフトウェアを用いることで、少数の基本セルから、部分的に自動で、又は完全に自動で作成されることを特徴とする請求項３に記載の半導体ウェハ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路分野に属し、具体的には、集積回路の並行検査の方法、装置及びシステムに関する。
【背景技術】
【０００２】
典型的な半導体製造工程では、一枚の薄く均一な半導体材料ウェハ（wafer）に複数の同一の矩形の集積回路ダイ（die）が製造される。ウェハ上のこれらのダイは、幅６０~８０ミクロンのスクライブライン（scribe line）によって分離される。スクライブラインには、しばしばフォトマスク（photo mask）アライメントマーク（alignment mark）及びウェハ合格検査（wafer acceptance test, ＷＡＴ）装置が配置される。
【０００３】
製造工程において、フォトリソグラフィ装置は、１度に１つのステッパーフィールド（stepper field）を露光する。各ステッパーフィールドには、１つ又は複数のダイが含まれる。ウェハ上のダイは、すべての製造工程が完了した後に検査される。ウェハ検査装置（wafer prober）は、検査において、プローブカード（probe card）を介して、ダイ上の電極パッド（pad）に接触させて、検査プログラムに基づく検査刺激（testing stimulation）をダイに伝達する。この入力に対するダイの結果出力は、プローブカードから検査器（tester）に送られ、予想結果（expected result）と比較される。両者が一致する場合は、測定されたダイの機能は正確であるとされる。１度に１つダイが測定される。
【０００４】
合格のダイ及び不合格のダイの配置は、後続のパッケージングに備えて、インクでマークされるか、又はウェハマップ（wafermap）と呼ばれるファイルに保存される。全ての検査が完了した後に、ウェハは、ダイを分離するために、スクライブラインに沿って切断される。検査に合格したダイは、チップにパッケージングされ、不合格のダイは廃棄される。パッケージングされたチップは、通常は、再度検査されて、機能上問題のないウェハが顧客に届けられる。
【０００５】
図１は、一般的なウェハ検査（wafer test）の工程を示す図である。被検査ウェハ１０１は、ウェハ検査装置１０２に置かれる。テスター１０３は、検査ベクター発生器１０４により生成された検査刺激を、ケーブル１０５、ブローブカード１０７に取り付けられた検査ヘッド１０６を介して、被検査ダイ１０８に送る。そして、被検査ダイの出力は、プローブカード１０７によって読み取られ、検査ヘッド１０６、出力ケーブル１１１を介して、検査器１０３に送られ、そのダイの機能性を判断するために、比較器１０９にて予想結果１１０と比較される。
【０００６】
集積回路の製造工程の発展に伴って、ウェハのサイズは１インチから１２インチまで増大した。最近では、１枚のウェハに１万個以上のダイを収めることが可能である。しかしながら、高価な検査チャネル（testing channel）による制限によって、１度に１つのダイしか検査できず、ウェハ検査の工程は、依然として直列的である。ウェハの検査時間は、ウェハ上のダイの数量に正比例する。検査時間が長くなるほど、検査コストが高くなる。プローブ（probe）が１つのダイから他のダイに移動するのに要する時間は、１００ｍｓ〜２５０ｍｓであり、この移動の間には検査が行われないため、この時間は無駄になる。これによって更に検査時間が増えて、検査コストが上昇する。検査及びパッケージングのコストは、通常は、集積回路の生産コスト全体の２５％〜３０％を占める。今日では、コストは、５０％にも達する。
【０００７】
これに加えて、検査器と被検査ダイとの間の大きな接続遅延のため、この検査は、低周波数でしか行うことができない。
【０００８】
マルチ・サイト検査は、並行検査によってこの問題を解決するための一種の試みである。この解決方法は、利用可能な検査装置のチャネル数（通常は、各検査器につき、チャネル数は１２８〜１０２４である）によって制限される。被検査ダイは、今日では、通常は数百もの電極パッドを有しており、これによってマルチ・サイト検査は、典型的には１度に２〜４個のダイに制限される。チャネルの価格が高く、チャネルの増加によって検査装置のコストが上昇することから、検査コスト全体は大幅には低くならない。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上述したように、従来の集積回路の検査方法、装置及びシステムは、検査チャネル数の制限により、１度に１つ又は数個の被検査デバイスしか検査できず、大規模な同時並行の比較は不可能である。検査チャネル数の制限は、検査効率上昇の障害となっている。
【課題を解決するための手段】
【００１０】
本発明は、共通の基板（common substrate）上の同一機能を有する複数の超小型電子回路（microelectronic circuit）を並行（parallel）に検査するための方法、装置及びシステムを提供する。この共通基板は、すべて同一の検査刺激が与えられる複数の被検査デバイス（device under test、ＤＵＴ）を含んでいる。これらの複数の被検査デバイスの出力は、欠陥デバイスを特定するために、比較装置によって、予想結果と比較され、又は互いに対応する出力と比較される。本発明によって、検査チャンネルを基本的に増加させないで、数千個の被検査デバイスの並行検査験を実現できる。
【００１１】
本発明は、共通の基板上の同一機能を有する複数の超小型電子回路を並行に検査するための集積回路検査方法を提供する。ここでいう基板は、ウェハ（wafer）、パッケージ化された集積回路（packaged integrated circuit）、又は回路基板であってよい。この検査方法は、以下のステップを含む。
（ａ）入力分配パスを通じて、前記基板上の同一機能を有する複数の被検査デバイスに同一の刺激（stimulation）を供給する。
（ｂ）複数の比較装置を利用して、複数の被検査デバイスの対応する出力を並行して比較する。
（ｃ）出力パスを通じて、前記比較の結果及び配置情報を読み出す。
（ｄ）読み出された比較の結果及び配置情報に基づいて、比較結果が等しく、又は一致している被検査デバイスが正常ユニットグループに属し、比較結果が等しくなく、又は一致していない被検査デバイスが被疑欠陥ユニットグループに属するように、被検査デバイスを分類する。
【００１２】
本発明は、共通の基板上の同一機能を有する複数の超小型電子回路を並行に検査するための集積回路検査方法を提供する。ここでいう基板は、ウェハ、パッケージ化された集積回路、又は回路基板であってよい。この検査方法は、以下のステップを含む。
（ａ）入力分配パスを通じて、前記基板上の同一機能を有する複数の被検査デバイスに同一の刺激を供給する。
（ｂ）複数の比較装置によって、前記被検査デバイスの出力と入力パスから入力された対応する予想結果とを並行して比較する。
（ｃ）出力パスを通じて、前記比較の結果及び配置情報を読み出す。
（ｄ）読み出された比較の結果及び配置情報に基づいて、比較結果が等しく、又は一致している被検査デバイスが正常ユニットグループに属し、比較結果が等しくなく、又は一致していない被検査デバイスが被疑欠陥ユニットグループに属するように、被検査デバイスを分類する。
【００１３】
本発明は、同一機能を有する複数のダイを含むウェハを提供する。ここでいうダイ、又はダイにおける同一の機能を有する機能モジュールは、被検査デバイスである。このウェハは、補助検査装置も含んでいる。この補助検査装置は、一部が被検査デバイスに位置していてよく、完全に被検査デバイスの外部に位置していてもよい。このウェハは、以下を含む。
（ａ）補助検査装置の電源供給ポートに接続された電力供給回路
（ｂ）複数の被検査デバイスの入力ポートに接続され、かつ、予想結果による方法を用いる場合に、予想結果を比較装置の１つの入力ポートに送るのにも使用される入力パス
（ｃ）１つの入力ポートが１つの被検査デバイスの出力ポートに接続され、他の入力ポートが他の被検査デバイスの対応（corresponding）する出力ポートに接続され、又は予想結果を伝送する入力パスに接続された比較装置
（ｄ）出力パスと前記比較装置の出力ポートに接続され、比較装置の出力結果を保存するレジスタ回路
（ｅ）複数のレジスタ回路に接続され、比較装置の対応する結果及び対応する被検査デバイスの配置情報を読み出す出力パス
【００１４】
本発明のウェハの補助検査装置が被検査デバイスの内部にある場合には、この補助検査装置を正常稼動モードにおい無効（disable）にできる。この補助検査装置が被検査デバイスの外部にある場合、補助検査置と被検査デバイスとの電気接続はウェハを切断した後に、完全に切断される。
【００１５】
本発明の検査に必要な予備検査パッドは、ダイの内部、スクライブライン又はダイのコーナーパッド（corner pad）若しくはダイの未接続パッド（non-connection pad）の位置、又はスクライブライン（scribe line）内に設置できる。検査の際には、プローブはウェハ上の単一又は複数のダイの通常のパッド又は予備検査パッドに接続して、入力パスが電源及び検査信号をウェハ上のすべての又は選択されたダイに送る。
【００１６】
本発明のウェハ上の被検査デバイスは、電磁波を利用して、ワイヤレスで電力供給を受けることができる。
【００１７】
本発明のウェハ上の電力供給回路は、複数の被検査ユニットの電源パッドにも接続されてよい。
【００１８】
本発明のウェハ上の電力供給回路は、ハードワイヤ接続のみ、可変（configurable）スイッチパスのみ、又はハードワイヤ接続と設定可能なスイッチ回路の組合せで構成できる。
【００１９】
本発明のウェハ上の入力パスは、被検査デバイス信号入力側に接続する有線相互接続回路電気接続、電磁波直接発信方式、又は有線相互接続回路電気接続と電磁波直接発信の混合方式で、データ信号及び制御信号をウェハ上の複数の被検査デバイスに発信できる。
【００２０】
被検査デバイスと比較装置とを接続する本発明のウェハは、ハードワイヤ接続のみ、可変スイッチ接続のみ、又はハードワイヤ接続と可変スイッチ接続の組合せで構成できる。
【００２１】
本発明のウェハ上の入力パスは、さらに、前記被検査デバイスに接続する変換装置を含んでよい。この変換装置には、デジタル信号をアナログ信号に変換するＤ／Ａコンバータ、及びアナログ信号をデジタル信号に変換するＡ／Ｄコンバータが含まれるが、これらに限られない。
【００２２】
外部装置によって、可変設定をパラレル又はシリアルに伝送することで、本発明のウェハ上の有線接続された可変スイッチパスを再構成できる。入力刺激、制御信号、又は予想結果を取り込む場合には、被検査デバイスの入力に対応するスイッチがＯＮとなり、被検査デバイスの出力に対応するスイッチはＯＦＦとなる。入力パスが適切に構成されると、ウェハ上の複数の被検査デバイスは、同一の入力刺激によって駆動する。このような構成は、刺激源から引き出されたスイッチをＯＮにし、刺激源に向かうスイッチをＯＦＦにすることで実現できる。
【００２３】
一実施の形態では、有線接続された可変スイッチパスは、前記被検査デバイスの対応する入力ポートとの間でスイッチオフされるバッファで構成される。入力パスが適切に構成されると、ウェハ上の複数の被検査デバイスは、同一の入力刺激によって駆動される。このような構成は、刺激源から引き出された前記スイッチング可能なバッファをＯＮにし、刺激源に向かう前記スイッチング可能なバッファをＯＦＦにすることで実現できる。
【００２４】
本発明のウェハ上の比較装置は、複数の被検査ユニットのすべての出力信号をサンプリングするのに用いられ、かつ、それらを予想結果と比較し、又はサンプリングされた出力信号を互いに比較するのに用いられる。
【００２５】
本発明のウェハ上の比較装置は、前記被検査デバイスに接続されて比較の前に出力信号を変換する変換装置を有していてよい。
【００２６】
本発明のウェハ上の比較装置は、時間的かつ空間的に比較結果を蓄積して比較するのに用いる結果比較装置を有していてよい。この時間的な蓄積とは、比較装置の出力結果を蓄積、保存するために、比較装置が、前記被検査デバイスに接続する蓄積（accumulate）回路を含んでよいことを意味する。空間的な蓄積とは、複数の隣り合う同一の比較結果を１つの結果にまとめることを意味する。
【００２７】
本発明のウェハ上の被検査デバイスの並行検査に用いる比較装置は、被検査デバイスの入力ポートから出力信号をサンプリングして、変換し、これら信号と予想結果を比較し、又は他の被検査デバイスの対応する信号と比較する。すべての入力ポートには、同一の刺激が与えられる。この出力信号は、被検査デバイスの出力ポートからの信号、又は被検査デバイスの内部信号であってよい。サンプルは、デジタル信号及びアナログ信号を含むが、それらに限られず、どのような形式の信号であってもよい。前記の変換は、電流、電圧、インピーダンスなどのアナログ信号からデジタル信号への変換、又はデジタル信号からアナログ信号への変換を含むが、それらに限られない。前記の比較は、被検査デバイスの実行結果と入力された予想結果との並行比較、又は各被検査デバイスの実行結果の相互の並行比較であってよい。
【００２８】
本発明を利用し、ダイの並行検査を行う際には、単一又は複数の被検査デバイスの単一又は複数の出力信号のサンプリングと判断を行うことで、例えば、電源断路によって被検査デバイスが稼動不能であるのに実行結果が有効となる等の比較結果の誤った報告を防止できる。この単一又は複数の出力信号は、単一又は複数のデジタル出力ビット、又は単一又は複数の出力ポートであってよい。この複数の出力ビット又は出力ポートは、異なる被検査デバイスからのものであってよい。前記のサンプリング及び判断は、前記の単一又は複数の出力信号に基づいてウェハ上のみで実施されてよく、又は外部装置がウェハからサンプリングされた単一又は複数の実行結果を判断してよい。前記機能モジュールは、カウンタを含むがそれに限らない。前記判断方法には、カウンタが記録した信号変化回数が期待値と一致するかの検査を含むが、それに限らない。
【００２９】
一実施の形態では、このマイクロプロセッサのデータ出力パスのある桁の信号が、前記のカウンタによって、サンプリングされて判断される。カウンタには保存機能があり、記録数値を保存できる。カウンタの初期値は零であり、検査パターンを起動させると、カウンタは、各クロック周期でその信号の論理値をサンプリングする。サンプリングされた信号が論理ハイになる度に、カウンタが自動的に１だけ増加する。検査が完了した後に、カウンタに保存した数値と期待値とが一致した場合は、その検査結果は有効になる。カウンタに保存した数値が期待値と一致しない場合は、その検査結果は無効となり、又は被検査デバイスが不良であるとする。
【００３０】
被検査デバイスの直流（ＤＣ）特性の検査の場合には、検査で得られた直流特性値を比較した後、要求を満足するか否かを判断してよい。この比較には、基準直流特性との比較、複数の被検査デバイスの直流特性の相互比較を含むが、それらに限られない。
【００３１】
前記比較装置は、サンプリング及び比較の機能のみを有していてよく、サンプリング、変換、及び比較の機能を有していてもよい。本発明の比較装置は、まず実行結果をサンプリングしてから、サンプリングしたサンプルを比較してよく、又は、まず実行結果との比較を行ってから、最終結果として比較結果をサンプリングしてもよい。
【００３２】
前記比較装置は、性能の合格／不合格を判断する機能を有していてよい。予想結果と比較する場合の具体的な判断方法は次の通りである。被検査デバイスの出力信号と予想結果が等しく、又は一致しているときは、その被検査デバイスは有効デバイスであると判断する。被検査デバイスの出力信号と予想結果が等しくなく、又は一致していないときは、その被検査デバイスは欠陥デバイスであると判断する。被検査デバイスが互いに比較される場合の具体的な判断方法は次の通りである。被検査デバイスの出力信号が他の被検査デバイスの対応する出力信号と等しく、又は一致しているときは、その被検査デバイスは有効デバイスであると判断する。被検査デバイスの出力信号が他の被検査デバイスの対応する出力信号と等しくなく、又は一致していないときは、その被検査デバイスは欠陥デバイスである疑いがあると判断する。被疑欠陥デバイスは、簡単な規則に従い、さらに判断できる。この判断は、被検査デバイスを含むウェハで実現でき、また、被検査デバイスを含むウェハ以外でも実現できる。被検査デバイスの有効デバイスの数は欠陥デバイスより大幅に多いことから、欠陥の疑いがあるデバイスについては、必要に応じ、従来のシングルダイ検査を行って、本当に欠陥デバイスであるか否かを確定できる。
【００３３】
本発明のダイのポート（port）は、入出力双方向（bi-directional）ポートであり、かつこのポートが出力モードにあるときは、このポートに接続する入力パスは高インピーダンスに設定される。プローブが直接に接触する被検査デバイスの入力及び検査／出力の双方向ポートは、この双方向ポートを検査するための別の出力ポートを有していてよい。前記入力及び検査／出力の双方向ポート及び別の出力ポートは何れも比較装置に接続している。
【００３４】
本発明のウェハ上の出力パスは、ハードワイヤ接続のみ、可変スイッチパスのみ、又はハードワイヤ接続と可変スイッチパスの組合せで構成できる。
【００３５】
本発明の検査装置は、出力パス及びプローブカードを通じて、比較装置の結果及びウェハ上の複数の被検査デバイスのダイの配置情報を含むウェハマップを読み出すことができる。この出力パスは、可変式又は固定式であってよい。この出力パスが可変式である場合は、各出力パスは単一又は複数の比較装置に接続される。複数の出力パスは、それらの間のスイッチがＯＮとなっているときは、互いに接続されて単一の出力パスとなることができ、また、それらの間のスイッチがＯＦＦになっているときは複数の出力パスとして扱うことができる。断路接続スイッチを配置することによって、スイッチの両側の異なる出力パスを接続すると、それぞれ独立する出力パスになる。本発明の出力パスが固定接続で構成される場合は、接続スイッチを省略できる。
【００３６】
出力回路からの読出方式には、複数のプローブで取り上げられた信号の、単一の出力パスによるシリアル出力、複数の出力パスによるパラレル出力、及びその両方を含むが、それらに限られない。単一の出力パスの場合には、１セットのプローブピンがあれば、シリアルシフト方式で順に全体の出力情報を取得できる。複数出力パスの場合には、複数プローブピンが、複数の読出情報を並行して取得し、又は単一又は複数のプローブピンが順次に比較結果を取得する。
【００３７】
前記出力パスの読出情報は、被検査デバイスに欠陥があるかを判断するものであり、又は単に被検査デバイスの出力ポートに対応する比較装置が出力する比較結果である。
【００３８】
本発明のウェハ上の被検査デバイスを並行に検査するための入力パス及び出力パスは、１回ですべての設定情報を連続して入力することで設定され、又は設定情報を１つずつ入力することで設定される。そうして、この入力パスは、入力刺激と予想結果を、プローブが接触している被検査デバイスから他のすべての被検査デバイスに送ることができ、この出力パスは、他のすべての被検査デバイスのすべての検査結果を、プローブが接触している被検査デバイスに送ることができる。本発明の入力パス及び出力パスの設計の信頼性は、被検査デバイスより高い。パスの機能性を確認するために、入力パス及び出力パスが構成された後に、セルフ検査が実行されてもよい。このプレ検査が不合格となったら、新たな入力パス及び出力パスを再設定するために、他の被検査デバイスに移動して、改めてセルフ検査が行われる。例えば、入力パス及び出力パスにセルフ検査を行うために、セルフ検査刺激は、入力パスを介して各被検査デバイスに与えられて、出力パスを介して直列に読み出される。
【００３９】
本発明の並行検査のための入力パスは、ダイを含むウェハ上に配置できる。ウェハ被検査デバイスの並行検査に用いる入力チャネルが被検査デバイスを含む前記ウェハに位置できる、ウェハ上の入力パスの配置には、被検査デバイス内部へ配置する場合、部分的に被検査デバイス内部に配置する場合、部分的に前記ウェハの被検査デバイス外部に配置する場合、及びすべてを前記ウェハの被検査デバイス外部に配置する場合を含むが、それらに限られない。入力パス又は出力パスを構成する接続ワイヤは、スクライブライン内、又はダイ内部に配置でき、又はダイを通過させることができる。スクライブライン内にある装置及び接続線が、ダイの切断の際に、ダイの通常の機能に影響を与えることなく、自動に切除される。コーナーパッド又は未接続パッドの位置にある検査パッドの機能にも影響を与えない。このウェハで、アライメントマークをダイのコーナーパッド位置に移動できる。補助検査装置は、ダイの内部、又はスクライブライン内においてウェハ合格検査（ＷＡＴ）のための構成と空間を共有して配置することができ、他のウェハに設置することもできる。ＷＡＴと空間を共有する場合は、ＷＡＴのための構成を避けるか、又はある位置で一部のＷＡＴのための構成（例えばＷＡＴのための構成における刺激入力のためのプローブパッド）を共有することで空間を共有できる。
【００４０】
また、検査をより正確にするために、スクライブライン内に、被検査ダイの出力が駆動する負荷の模擬のためのコンデンサーを設置してもよい。
【００４１】
本発明のウェハにある補助検査装置の一部又はすべてのレイアウト（layout）は、コンピューター自動レイアウト配線ソフトウェア（place and route tool）を用いて、少数（a few）の基本セル（basic cells）に基づいて、自動作成できる。
【００４２】
本発明は、同一機能の複数の被検査機能モジュールを含む集積回路チップを提供する。この同一機能の複数の被検査機能モジュールは、被検査デバイスである。集積回路チップは、補助検査装置も含んでいる。この補助検査装置は、集積回路チップが検査モード（test mode）にあるときにのみ稼動する。検査モードは、同一の入力刺激を並行に与えることを含むが、それに限られない。この補助検査装置は、一部が被検査デバイス内部に位置してよく、全部又は一部が被検査デバイスの外部に位置してもよい。この集積回路チップは、以下を含む。
（ａ）補助検査装置の電力供給ポートに接続する電力供給回路
（ｂ）複数の被検査デバイスの入力ポートに接続し、予想結果の方法を採用する場合には、比較装置の１つのポートに予想結果を伝送するのにも用いられる入力回路
（ｃ）１つの入力ポートが１つの被検査デバイスの出力ポートに接続され、他の入力ポートが他の被検査デバイスの対応する出力ポート、又は予想結果を入力する入力パスに接続される比較装置
（ｄ）比較装置の出力ポートおよび出力パスに接続し、比較装置の出力結果を保存するレジスタ
（ｅ）複数の比較装置の出力ポートに接続し、対応する比較装置の比較結果及び対応被検査デバイスの配置情報を出力する出力回路
【００４３】
本発明の集積回路チップの入力回路は、被検査デバイスの入力ポートに接続された有線相互接続回路による電気的接続によって、データ信号及び制御信号を集積回路チップにある被検査デバイスに送信できる。
【００４４】
本発明の集積回路チップの入力回路は、前記被検査デバイスに接続して、信号を入力ポートに送信する前に変換するための変換装置も含んでいてよい。
【００４５】
本発明の集積回路チップの入力回路、被検査デバイス、及び比較装置の間の接続は、ハードワイヤ接続、可変スイッチ接続、又はハードワイヤ接続および可変スイッチ接続の組合せであってよい。
【００４６】
本発明の集積回路チップにおける前記データ信号及び制御信号を発生させる検査刺激源は、前記集積回路チップの外部、又は前記集積回路チップの内部に配置されてよく、又は外部で検査刺激を発生させた後に前記集積回路チップに保存してもよい。
【００４７】
本発明の比較装置は、比較の前に信号を変換する変換機を含んでいてよい。
【００４８】
本発明の集積回路チップの比較装置は、比較の結果を時間及び空間の観点から分類して圧縮する結果分類圧縮装置を含んでいてよい。
【００４９】
本発明の集積回路チップの出力回路は、ハードワイヤ接続、可変スイッチ接続、又はハードワイヤ接続及び可変スイッチ接続の組合せであってよい。
【００５０】
本発明の被検査デバイスの基板における配置情報及びそれに対応する比較器の結果は、集積回路チップの出力回路を通じて出力されてよく、又は集積回路チップ内部のメモリに保存されてよい。
【００５１】
本発明の集積回路チップは、前記のメモリに保存された検査結果に従って、欠陥のある被検査機能モジュールにマークをし、余剰の正常な機能モジュールが利用可能である場合に、ソフトウェアシステム又はハードウェアシステムによって、欠陥のある機能モジュールを余剰の正常な機能モジュールに置き換えることで、自己修復を実現する。
【００５２】
本発明が提供する集積回路の並行検査の方法、装置及びシステムと、既存の方法、装置及びシステムとの本質的な相違は、下記の通りである。
【００５３】
１．本発明によれば、入力パスを通じて、同一の検査刺激及び／又は予想結果を、基板の特定領域に配置されたすべての被検査デバイスに１度に送ることができるが、従来の方法、装置及びシステムは、検査刺激及び／又は予想結果を１度に１つの被検査デバイスにしか送れず、複数のマルチ・サイト検査を採用しても、本質的にはシリアル検査であり、すべての被検査デバイスを並行に検査することはできない。
【００５４】
２．本発明によれば、基板の特定領域に配置されたすべての被検査デバイスを並行して検査できるが、従来の方法、装置及びシステムは、被検査デバイスを順に検査することしかできない。
【００５５】
３．本発明における比較には、すべての被検査デバイスの出力信号と予想結果との並行比較を採用できるが、従来の方法、装置及びシステムは、１つの被検査デバイスの出力信号と予想結果とを比較することしかできない。
【００５６】
４．本発明における比較は、有効性が分かっていない被検査デバイスの出力信号の並行比較を採用できるが、従来の方法、装置及びシステムは、被検査デバイスの出力信号と、検査装置に保存された値や既知の有効なデバイスの実行結果を含む既知の参照値とを比較することしかできない。
【発明の効果】
【００５７】
現在、集積回路の検査分野の傾向として、以下の主な三つ特徴がある。
１．検査コスト（Test Cost）の低減
２．製品化までの時間（Time to Market）の短縮
３．百万分の一レートの欠陥部（Defective Parts Per Million）の減少
【００５８】
本発明の並行検査の方法を採用することで、入力刺激によって、単一又は複数の集積回路を検査できる。プローブカード又はパッケージ化された集積回路の移動に要する時間をＭとして、検査刺激に必要な時間をＬとして、検査の結果や特性を読み出す時間をＲとすると（ここで、ＲはＭ＋Ｌより小さい）、本発明の方法には、Ｍ＋Ｌ＋Ｎ＊Ｒの検査時間しかかからない。そして、１度に１回の検査をする従来の方法では、Ｎ＊（Ｍ＋Ｌ）の検査時間がかかる。従って、本発明の方法によれば、検査時間を短縮でき、それによって大幅に検査コストを低減できる。また、製品化までの時間も短縮される。刺激の実行時間を大幅に短縮できることから、刺激の長さを増加することができ、刺激の実行時間が大幅に短縮されるので、検査範囲を増大でき、それによって百万分の一レートの欠陥部を減少できる。本発明の方法には、他の検査チャネル数は不要であるので、それによって検査コストを低減できる。比較装置がウェハ上に集積される場合には、検査ケーブルを伝送される高周波信号の伝送遅延を避けることができる。そのため、更に高い周波で検査を行う低級の検査装置に、高周波の高性能検査を行わせることができる。
【図面の簡単な説明】
【００５９】
【図１】図１は、従来の一般的なウェハ検査の説明図である。
【図２】図２は、本発明の共通基板集積回路検査装置が予想結果を有する場合のウェハ検査のフローチャートである。
【図３】図３は、本発明の共通基板集積回路検査装置が予想結果を有しない場合のウェハ検査のフローチャートである。
【図４】図４は、ダイの出力と予想結果とを比較する構成を示す図である。
【図５】図５は、ダイの出力を相互に比較する構成を示す図である。
【図６（ａ）】図６（ａ）は、比較器が被検査ダイ内にある実施の形態を示す図である。
【図６（ｂ）】図６（ｂ）は、比較器が被検査ダイの外部にある実施の形態を示す図である。
【図７（ａ）】図７（ａ）は、すべての被検査デバイスの性能を検査する状況を示す図である。
【図７（ｂ）】図７（ｂ）は、部分的に欠陥を有する被検査デバイスを検査する状況を示す図である。
【図７（ｃ）】図７（ｃ）は、完全に欠陥を有する被検査デバイスを検査する状況を示す図である。
【図８】図８は、比較アナログ信号の実行結果を示す図である。
【図９】図９は、本発明における電力供給の実施の形態を示す図である。
【図１０（ａ）】図１０（ａ）は、隣接する被検査デバイスとの関係を示す平面図である。
【図１０（ｂ）】図１０（ｂ）は、３つのダイの拡大図である。
【図１１（ａ）】図１１（ａ）は、本発明の構成方法の具体例を示す図である。
【図１１（ｂ）】図１１（ｂ）は、ノード１４０８、１４０３、１４０６の接続を示す図である。
【図１２（ａ）】図１２（ａ）は、ウェハ検査入力チャンネルの実施の形態を示す図である。
【図１２（ｂ）】図１２（ｂ）は、ウェハの比較／判断結果出力回路を示す図である。
【図１３】図１３は、無線周波数ダイのウェハ検査を示す図である。
【図１４】図１４は、マルチ演算ユニット又はマルチコア集積回路チップの内部検査構造を示す図である。
【図１５】図１５は、ダイの出力と比較器との接続を示す図である。
【図１６】図１６は、被検査ダイに対するＤＣ検査の実施の形態を示す図である。
【図１７】図１７は、集積回路チップにおける複数の機能ブロックの検査結果を保存するのに用いる検査結果テーブルの実施の形態を示す図である。
【発明を実施するための形態】
【００６０】
本発明は、複数の形式の修正と代替によって拡大される。明細書では、一部の具体的な実施の形態を用いて詳細な説明を行うが、発明者の発想は本発明の以下の特定の実施の形態に限られないと理解すべきである。逆に、発明者の発想は、特許請求の範囲の記載内容の精神又はその範囲内での改善、並びに同等効果の変換及び修正について保護される。
【００６１】
本発明の技術的思想は、構造と機能が同じである複数の被検査集積回路／ダイ／機能チップに、同一の入力刺激を与え、それぞれの実行結果を生じさせ、その実行結果を、並行に相互比較し、又は並行に予想結果と比較し、欠陥のある集積回路／ダイ／機能チップを検出することである。
【００６２】
図２は、本発明の共通基板集積回路検査装置が予想結果を有する場合のウェハ検査のフローチャートである。本実施の形態の比較装置は、合格／不合格の判断機能を含んでいない。まず、ステップ２０２で検査刺激が入力され、次にステップ２０３ですべての被検査デバイスが並行に検査される。ステップ２０５で、各被検査デバイスの実行結果がサンプリングされ、サンプリングされた出力が予想値と比較され、その比較結果が記録される。サンプリング及び比較の頻度は、検査精度の要求に基づいて決定される。サンプリングされたすべての出力の比較が完了すると、ステップ２０６で、最終検査結果が、すべての被検査デバイスの位置情報及び対応する検査結果とともに生成される。ステップ２０７では、被検査デバイスの位置情報及び対応する検査結果が出力される。
【００６３】
図３は、本発明の共通基板集積回路検査装置が予想結果を有しない場合のウェハ検査のフローチャートである。本実施の形態の比較装置は、合格／不合格の判断機能を含んでいる。まず、ステップ３０２で検査刺激が入力され、次にステップ３０３ですべての被検査デバイスが並行に検査される。ステップ３０４で、各被検査デバイスの実行結果がサンプリングされ、サンプリングされた出力が他の被検査デバイスの対応するサンプルと比較され、その比較結果の特徴が記録される。サンプリング及び比較の頻度は、検査精度の要求に基づいて決定される。サンプリングされたすべての出力の比較が完了すると、ステップ３０６で、最終検査結果が確定する。ステップ３０７では、被検査デバイスの位置情報及び対応する検査結果が出力される。比較結果の特徴は、欠陥のあるユニット又は欠陥の疑いのあるユニットの座標情報である。欠陥の疑いのあるユニットは、共通基板集積回路検査が完了した後に、必要に応じて再検査を行うか、又は単純に欠陥ユニットとする。欠陥ユニットに対しては、物理的な方法でマークをすることができる。
【００６４】
図４は、ダイの出力と予想結果とを比較する構成を示す図である。入力刺激４０１は、有線相互接続４０２、並びにいずれも右方向に伝送するよう構成された双方向スイッチ４０３及び双方向スイッチ４０４を通って、入力パッド４０６、入力パッド４０７、及び入力パッド４０８を介してダイ４０９、ダイ４１０、及びダイ４１１に伝送される。予想結果４１２は左から伝送され、有線相互接続４１３、並びに右に伝送するよう構成された双方向スイッチ４４３及び双方向スイッチ４４４を通って、比較器４１４、比較器４１５、及び比較器４１６に伝送される。ダイ４０９、ダイ４１０、及びダイ４１１の実行結果も、それぞれ出力パッド４２５、出力パッド４２６、及び出力パッド４２７を介して比較器４１４、比較器４１５、及び比較４１６に伝送される。比較器４１４、比較器４１５、及び比較器４１６の比較／判断の結果は、それぞれ特徴レジスタ４１７、特徴レジスタ４１８、及び特徴レジスタ４１９に保存される。特徴レジスタの初期値は、いずれも外部制御信号によって設定され、又は自ら生成した信号によって設定される。特徴レジスタは、対応する比較器が、該比較器に対する２組の入力が等しくなく、又は一致しないことを示しているときには、その値が変化し、対応するダイは欠陥の疑いがあるダイであるとマークされる。特徴レジスタ４１７、特徴レジスタ４１８、特徴レジスタ４１９、及びその他の特徴レジスタは、シフトレジスタのチェーン４２０となって接続され、被検査ダイの位置情報及び対応する比較／判断の結果を出力する。刺激４０１は、入力パッド４０６、入力パッド４０７、及び入力パッド４０８を用いることなく、金属線によってダイの内部ブロックに直接に誘起することができる。ダイの出力も、出力パッド４２５、出力パッド４２６、出力パッド４２７を用いることなく、金属線によって内部ブロックから直接ダイの外部に流すことができる。比較器は、単一又は複数の入力を有していてよい。
【００６５】
図５は、ダイの出力を相互に比較する構成を示す図である。入力刺激５０１は、有線接続５０２、並びにいずれも右方向に伝送するよう構成された双方向スイッチ５０３及び双方向スイッチ５０４を通って、入力パッド５０５、入力パッド５０６、及び入力パッド５０７を介して、ダイ５０８、ダイ５０９、及びダイ５１０に伝送される。ダイ５０９の下側の出力は、出力パッド５０２から比較器５１４及び比較器５１５に伝送される。ダイ５０８の下側の出力は、出力パッド５１１から比較器５１４に伝送されるとともに、ダイ５０９の出力と比較されるために、比較器５１５にも伝送される。比較器５１４及び比較器５１５の比較／判断の結果は、それぞれ特徴レジスタ５１６及び特徴レジスタ５１７に保存される。特徴レジスタの初期値は、いずれも外部制御信号によって設定され、又は自ら生成した信号によって設定される。特徴レジスタは、対応する比較器が、該比較器に対する２組の入力が等しくなく、又は一致しないことを示しているときには、その値が変化し、対応するダイは欠陥の疑いがあるダイであるとしてマークされる。前記の対応するダイは、隣接ダイの出力と１度でも一致しなければ、欠陥の疑いがあるとしてマークされる。特徴レジスタ５１６、特徴レジスタ５１７、及び他の特徴レジスタは、シフトレジスタのチェーン５１８となって接続され、被検査ダイの位置情報及び対応する比較／判断の結果を出力する。刺激５０１は、入力パッド５０５、入力パッド５０６、及び入力パッド５０７を用いることなく、金属線によって内部ブロックに直接に誘起することができる。ダイの出力も、出力パッド５１１、５１２、５１３を用いることなく、金属線によって内部ブロックから直接外部に流すことができる。比較器は、単一又は複数の入力を有していてよい。
【００６６】
図６（ａ）は、比較器が被検査ダイ内にある実施の形態を示す図である。予想結果、実行結果、又は隣接ダイの入力は、伝送ネットワーク６０１及び入出力バッファ（I/O pin）６０２のパッド６０３を通じて、被検査ダイに伝送され、比較器６０５の対応する実行結果６０４と比較される。このとき、入出力バッファ６０２において、出力ドライバー６０６は高インピーダンスに設定され、ドライバー６０８は能動化される。
【００６７】
図６（ｂ）は、比較器が被検査ダイの外部にある実施の形態を示す図である。被検査ダイの実行結果６１１は、出力ドライバー６１２、及びその出力パッド６１３を介して比較器６１４に出力され、予想結果又は隣接ダイの実行結果６１５と比較される。
【００６８】
図７は、検査工程において欠陥ウェハを判断する方法を示す図である。この図において、各被検査デバイスの四辺の実行結果は、比較器により、それぞれ隣接する被検査デバイスの対応する辺の実行結果と比較される。ここで、白色の比較装置は、比較結果が等しく、又は一致している場合を示し、黒色の比較装置は、比較結果が等しくなく、又は一致していない場合を示している。本実施の形態では、欠陥ダイを判断する装置は、ウェハ上、又はウェハ検査装置に設けることができる。
【００６９】
図７（ａ）は、すべての被検査デバイスが正常である場合の検査状況を示しており、被検査デバイス７０１の四辺の実行結果は、接続線７０７により、それぞれ被検査デバイス７０２、被検査デバイス７０３、被検査デバイス７０４、被検査デバイス７０５の対応する辺の実行結果と比較される。比較器７０６は、白色であり、被検査デバイス７０１及び被検査デバイス７０４の対応する辺の比較結果が等しく、又は一致していることを示している。被検査デバイス７０１は、四辺すべての比較結果が等しく、又は一致しており、よって合格ウェハであると判断される。
【００７０】
図７（ｂ）は、部分的に欠陥を有する被検査デバイスを検査する状況を示す図である。被検査デバイス７１１の四辺の実行結果は、それぞれ被検査デバイス７１２、被検査デバイス７１３、被検査デバイス７１４、及び被検査デバイス７１５の対応する辺の実行結果と比較される。ここで、比較器７１６は、ワイヤ７１８を介して被検査デバイス７１１の出力と接続されており、黒色に塗られて、被検査デバイス７１１及び被検査デバイス７１２との比較結果が等しくなく、又は一致しないことを示している。比較器７１７は、ワイヤ７１９を介して被検査デバイス７１１と接続されており、黒色に塗られて、被検査デバイス７１１及び被検査デバイス７１４との比較結果が等しくなく、又は一致しないことを示している。被検査デバイス７１１と被検査デバイス７１３のそれぞれの対応する辺の比較結果、及び被検査デバイス７１１と被検査デバイス７１５のそれぞれの対応する辺の比較結果は、等しく、又は一致するので、被検査デバイス７１１は部分的に欠陥を有すると判断される。
【００７１】
図７（ｃ）は、完全に欠陥を有する被検査デバイスを検査する状況を示す図である。被検査デバイス７２１の四辺の実行結果は、それぞれ被検査デバイス７２２、被検査デバイス７２３、被検査デバイス７２４、及び被検査デバイス７２５の対応する辺の実行結果と比較される。比較結果は何れも等しくなく、又は一致していない。比較器７２６、比較器７２７、比較器７２８、比較器７２９、比較器７３０、比較器７３１、比較器７３２、及び比較器７３３は、すべて黒に塗られている。ここで、ワイヤ７３４は、被検査デバイス７２１と比較器７２６との間に用いられる。このため、被検査デバイス７２１は、不合格であると判断される。複数の出力ポートの複数の比較結果は、それらの比較結果の論理和をとることにより、単一の比較結果として空間的に圧縮される。加算器で複数セットの比較結果を加算することによっても、比較結果時間的に１つに圧縮される。この比較及び空間的及び時間的な圧縮によって、圧縮した後、出力パッドの帯域幅の要求を低減でき、それによって検査過程をスピードアップできる。
【００７２】
図８は、比較アナログ信号の実行結果を示す図である。Ａ／Ｄコンバータ９０２は、ウェハ９０１のアナログの実行結果をサンプリングしてデジタル信号に変換する。デジタル比較器９０３は、両デジタル信号を比較して、比較／判断の結果を特徴レジスタ９０４に保存する。ウェハ９０１への入力は、元からのアナログ信号、又はＤ／Ａコンバータによってデジタル入力から変換されたアナログ信号であってよい。
【００７３】
図９は、本発明における電力供給の実施の形態を示す図である。ダイ１００１のすべての電源パッド１００２は、グローバル電源ネットワーク１００３に直接接続され、又は区分けされたローカル電源ネットワークの１つと接続される。ダイにおけるすべての接地パッド１００４も、グローバル接地ネットワーク１００５に直接接続され、又は区分けされたローカル接地ネットワークの１つと接続される。グローバルネットワーク又は区分けされたローカルネットワーク内の接地パッドは、互いに接続されてよい。一方、各電源パッドは、大型ＰＭＯＳデバイスを介してグローバル電源ネットワーク又は区分けされた電源ネットワークに接続されてよい。このＰＭＯＳデバイスのゲートは、再設定のためのネットワークに接続されて、各ダイの電源供給のＯＮ／ＯＦＦを制御してよい。ここで、前記のパッドは、金属でできており、ダイ上又はダイの外部に配置され、金属線によって前述の構成に接続される。
【００７４】
図１０は、被検査デバイスの出力が互いに比較される場合の入出力パスの構成の実施の形態を示す図である。図１０（ａ）は、隣接する被検査デバイスとの関係を示す平面図であり、図１０（ｂ）は、３つのダイの拡大図である。プローブカード１３１６のプローブピンは、ダイ１３１１のパッドに接触して、入力刺激を送り込む。入力刺激は、複数の基本伝送デバイス１０３０からなる相互接続パス１３０２を通じて、ダイ１３１０及び１３１２に伝送される。構成ネットワークによる制御の下、基本伝送デバイス１３０３の双方向スイッチ１３０４は、信号を左から右へ（又は右から左へ）、又は上から下へ（又は下から上へ）伝送し、ウェハの任意のダイに接触したプローブからの入力刺激を、ウェハ上のすべての他のダイに伝送するよう、能動化する。双方向スイッチ１３０４は、入力刺激を伝送する際には一の方向にセットされ、出力比較を伝送する際には他の方向にセットされる。上述の一の方向の伝送の場合には、双方向スイッチ１３０４の伝送方向は、構成メモリ１３０８のみで設定され、又は被検査デバイスの入出力制御出力パッド１３０９と構成メモリ１３０８の共同によって設定される。基本伝送デバイス１３０３のドライバー（driver）１３０５は、通過する信号をバッファリングすることで、信号減衰を最小化する。予想される減衰が小さい場合には、ドライバー１３０５を省略してよい。相互接続パスにラッチを設置し、パイプライン方式で信号を伝送してよい。結果比較の際には、双方向スイッチ１３０４は両方向ともＯＦＦにされ、パッド１３０１の出力は、比較のために比較器１３０６に入力される。本実施の形態のパッド１３０１は、入出力パッドであり、純粋な入力パッド、又は出力パッドは、この実施の形態の一部である。
【００７５】
図１１は、本発明の設定方法の実施の形態を示す図である。有線相互接続パスと出力パスとは、異なる接続形態を有しているべきである。入力パスは、入力刺激を、プローブの接触位置から四方へ、最短ルートで伝送すべきであるのに対して、出力パスは、すべての被検査デバイスを直列に通過するべきである。入力及び出力のための有線パスの伝送方向は、ノードごとに異なっていてよい。本実施の形態の目的は、直列設定の方式で、すべての被検査デバイスの比較／判断結果をプローブの接触箇所に伝送する直列の出力パスを設けるとともに、プローブが接触する被検査デバイスから四方に入力刺激を伝送する入力パスを設けることである。採用する方式は、１度に１つのノードを配置し、次のノードを決定して、次の設定情報を伝送して、プローブが接触する位置からすべての被検査デバイスを通過するチェーンを構成するという方式である。設定情報は、このチェーンのすべてのノードに伝送される。この設定情報には、相互接続回路及び出力パスの構成のための設定情報が含まれる。具体的な実現方法は、図１１（ａ）に示すように、プローブ１４０１の位置からネットワーク１４０２を介して設定情報及びクロック信号１４２７をすべてのノードに直列伝送するという方法である。ノード１４０８には、クロック信号とノード設定情報１４２７が上から伝送され、構成メモリ１３０８及び出力方向構成レジスタ１４０７を設定する。構成メモリ１３０８は、刺激信号の伝送方向を制御する。出力方向構成レジスタ１４０７は、ノード１４０８にて出力回路の伝送方向を制御する。出力方向構成レジスタ１４０７の内容は、右の比較／判断結果出力回路の設定を示している。右の比較／判断結果出力回路は、右方向のシグナル信号伝送チャンネル、設定情報伝送チャンネル、及び前記の方向とは逆の比較／判断結果伝送チャンネルを含んでいる。構成メモリ１３０８の内容は、上から下への入力刺激１４１４の伝送を示している。各ノードにおいて、構成メモリ１３０８と出力方向構成レジスタ１４０７の内容は、いったん設定された後は、変更されず、このノードを伝送される後続の設定によって内容が変更されることはない。但し、電力供給がなくなり、又は外部からリセット信号を受けた場合には、この内容は初期値にリセットされる。このようにして、クロック信号とノード設定情報は、必要に応じて、ノード設定情報及びクロック信号のパス１４２７、１４１５、１４０５、１４２０を通じて、１度に前記のチェーンの各ノードに伝送される。同時に、入力刺激の伝送方向とともに比較／判断結果伝送パス１４２９、１４３０及び１４３１からなる逆方向の比較／判断結果出力回路が構成される。図１１（ｂ）は、ノード１４０８、１４０３、１４０６の接続を示す図である。
【００７６】
図１２（ａ）は、ウェハ検査入力チャンネルの実施の形態を示す図である。この図は、平面図である。プローブカード１５０１は、ウェハ１５０２上の入力チャンネル１５０３を通じて、入力刺激を各ダイ１５０４に伝送する。ここで、入力チャネル１５０３は、入力チャンネルパスを変更するよう構成されてよい。この構成により、プローブカード１５０１が物理的に移動することなく、検査刺激を伝送でき、検査時間を節約できる。また、領域ごとの検査のためにウェハの一部に検査刺激を伝送してもよい。
【００７７】
図１２（ｂ）は、ウェハの比較／判断結果出力回路の実施の形態を示す図である。被検査ウェハ１５０２には、比較／判断結果出力回路１５０５がある。被検査ダイ上のすべての特徴レジスタはこの出力回路に接続しており、１つのシフトレジスタを形成している。比較又は判断の結果は、プローブカード１５０１を移動することなく、シフトレジスタからビット単位で取得できる。比較又は判断の結果は、設定によって特定の領域から取得できる。比較／判断結果出力回路１５０５を構成した後に、入力チャンネル及び比較／判断結果出力回路の正確性を確保するために、プレ検査を行ってよい。入力は、ノード１５０６を介して、プローブカード１５０１から比較／判断結果出力回路に伝送されてよい。等しい又は一致する入力及び信号がノード１５０７から得られたらプレ検査は合格となり、そうでなければプレ検査は不合格となるプレ検査が不合格となった場合には、プローブカード１５０１を他の被検査ダイに移動することで入力チャネル及び比較／判断結果出力回路を再設定することができ、この場合は繰り返しセルフ検査が行われる。セルフ検査では、まず、入力パスを介して、セルフ検査用刺激を被検査ダイに伝送し、そして比較／判断結果出力回路からビット単位で検査刺激を取得する。
【００７８】
図１２（ａ）と図１２（ｂ）は、図１１における入力チャンネル及び比較／判断結果出力回路を採用している。
【００７９】
図１３は、無線周波数ダイのウェハ検査を示す図である。図のような、無線周波数のウェハ検査をする場合、プローブカード１７０３には、ウェハ１７０１上の（ダイ１７０２のような）被検査ダイの入力アンテナに一対一に対応して、（受信アンテナ及び結合装置１７０４のような）受信アンテナ又は結合装置がある。検査刺激及び電力は、プローブカード内のアンテナから、電磁波の転送方法により、（無線周波数被検査ダイ１７０２のような）被検査ダイに伝送される。（無線周波数被検査ダイ１７０２のような）被検査ダイに検査刺激が与えられ、その結果はウェハの接続線を通じて、比較装置に伝送される。比較又は判断の結果は、（無線周波数被検査ダイ１７０２のような）被検査ダイから得られた結果を互いに比較することによって得ることができ、又は被検査ダイから得た結果を予想結果と比較することで得ることができる。比較又は判断の結果は、プローブカードの出力プローブを介してマーキング装置に伝送されることで、無線周波数ダイのウェハ検査が実現される。検査刺激と電力は、区分け方式で被検査ダイに伝送される。アンテナを有するウェハに対しては、電磁波伝送方式で直接検査刺激及び電力を伝送する。
【００８０】
図１４は、マルチ演算ユニット又はマルチコア集積回路チップの内部検査構造を示す図である。図のような、マルチ演算ユニット・複数マルチコア集積回路ダイ２０１１の内部では、検査刺激発生器２００１より検査刺激を発生して、（２００２、２００４、２００７、２００９のような）各被検査ダイに転送する。（２００２、２００４、２００７、２００９のような）被検査ダイは、マルチ演算ユニット又はマルチコア集積回路チップの演算ユニット又はプロセッサ・コアである。（２００２、２００４、２００７、２００９のような）各被検査ダイは、検査刺激を実行する。結果は、関連する（２００３、２００５、２００６、２００８のような）比較器に転送され、相互比較によって比較又は判断の結果が生成される。検査の結果は、特徴レジスタ２０１０に記録される。上記のすべてのステップによって、マルチ演算ユニット又はマルチコアの検査が実現される。本実施の形態では、被検査の結果は、相互比較による検査であり、実際には、実行結果を予想結果と比較することでも実現できる。
【００８１】
図１５は、ダイの出力と比較器との接続を示す図である。比較器２１０３及び２１０４は、スクライブライン内のカット領域２１０７及びカット領域２１０９にある。ウェハ２１０１及び２１０２の出力パッド２１１０及び２１０８、並びに比較器２１０３及び２１０４間のワイヤは、確実にカットされる領域２１０５を通過する。これによって、比較器が、ダイを検査する際にのみ作動することが保証される。ウェハが切断された後には、ダイの出力パッドと比較器との間のワイヤが切断されるので、比較器の負荷は出力パッドには発生しない。
【００８２】
図１６は、被検査ダイに対するＤＣ検査の実施の形態を示す図である。本実施の形態において、被検査ダイ２３０１のパッド又は半田球２３０２は、電流源２３０２に接続されている。検査において、電流源２３０３は、パッド又は半田球２３０２を介して、被検査ダイ２３０１に所定の電力を供給する。このとき、パッド又は半田球２３０２には、対応するアース（ＧＮＤ）と比較して電位差が生じ、パッド又は半田球２３０２の電圧値は、Ａ／Ｄコンバータ２３０４を介して取得される。この直流電圧値は、基準直流特性電圧値と比較することで、該直流特性値が要求を満足するか否かを判断できる。
【００８３】
図１７は、集積回路チップにおける複数の機能ブロックの検査結果を保存するのに用いる検査結果テーブルの実施の形態を示す図である。検査結果テーブル２６０１では、各ユニット２６０２について対応する機能ブロックの検査ステータスが保存されている。ここで、「？」は、当該ブロックがまだ検査されていないこと示しており、「Ｘ」は、検査で不合格となったブロックを示しており、「０」は、検査に合格したブロックを示している。この検査結果テーブルは、集積回路チップの内部に設けられてよく、又は集積回路チップの外部に設けられてもよい。その記録メディアは、揮発性であっても、不揮発性であってもよく、また、１度しか書き込めないものであっても、複数回書き込めるものであってもよい。欠陥のある機能ブロックを同一機能の余剰ブロックに置き換えることで、生産性が向上し、システムの機能を正常に維持し、自己復機能を実現できる。
【産業上の利用可能性】
【００８４】
本発明は、検査コストを低減し、製品化までの時間を短縮し、欠陥デバイスが合格デバイスとして通過してしまう誤りの率を低下できるという効果を有し、集積回路の検査の方法、装置及びシステムとして有用である。
【図１】
2010223960.tif 000003
【図２】
2010223960.tif 000004
【図３】
2010223960.tif 000005
【図４】
2010223960.tif 000006
【図５】
2010223960.tif 000007
【図６（ａ）】
2010223960.tif 000008
【図６（ｂ）】
2010223960.tif 000009
【図７（ａ）】
2010223960.tif 000010
【図７（ｂ）】
2010223960.tif 000011
【図７（ｃ）】
2010223960.tif 000012
【図８】
2010223960.tif 000013
【図９】
2010223960.tif 000014
【図１０（ａ）】
2010223960.tif 000015
【図１０（ｂ）】
2010223960.tif 000016
【図１１（ａ）】
2010223960.tif 000017
【図１１（ｂ）】
2010223960.tif 000018
【図１２（ａ）】
2010223960.tif 000019
【図１２（ｂ）】
2010223960.tif 000020
【図１３】
2010223960.tif 000021
【図１４】
2010223960.tif 000022
【図１５】
2010223960.tif 000023
【図１６】
2010223960.tif 000024
【図１７】
2010223960.tif 000025