(57)【要約】【課題】耐圧が比較的低いトランジスタにより昇圧電圧を得る昇圧回路および半導体集積回路装置を提供する。【解決手段】昇圧回路は、第１及び第２トランジスタと、第１コンデンサと、第１駆動回路と、第２コンデンサと、第１制御部と、第２制御部とを具備する昇圧手段に、基準電圧と、電源電圧と、昇圧クロック信号とを供給して、電源電圧を昇圧した前記第２電圧を生成する。第１及び第２トランジスタは、第１電圧と第２電圧との間に直列に接続される。第１コンデンサは、第１トランジスタと第２トランジスタとの接続ノードに一端が接続される。第１駆動回路は、第１コンデンサの他端の電圧を昇圧する。第２コンデンサは、第２電圧と基準電圧との間に接続される。第１制御部は、第１トランジスタの導通／非導通を制御する。第２制御部は、第１電圧と第２電圧とを入力して、第２トランジスタの導通／非導通を制御する。【選択図】図７
2010093919.tif 000002
【特許請求の範囲】
【請求項１】
第１電圧と第２電圧との間に直列に接続される第１及び第２トランジスタと、
前記第１トランジスタと前記第２トランジスタとの接続ノードに一端が接続される第１コンデンサと、
前記第１コンデンサの他端の電圧を昇圧する第１駆動回路と、
前記第２電圧と基準電圧との間に接続される第２コンデンサと、
前記第１トランジスタの導通／非導通を制御する第１制御部と、
前記第１電圧と前記第２電圧とを入力して、前記第２トランジスタの導通／非導通を制御する第２制御部と
を具備する昇圧手段に、
前記基準電圧と、電源電圧と、昇圧クロック信号とを供給して、前記電源電圧を昇圧した前記第２電圧を生成するチャージポンプ型の昇圧回路。
【請求項２】
前記第２制御部は、前記第１電圧と前記第２電圧との間に直列に接続される第３及び第４トランジスタを備え、
前記第３トランジスタと前記第４トランジスタとの接続ノードは、前記第２トランジスタのゲートに接続され、前記第２トランジスタの導通／非導通を前記第１電圧と前記第２電圧との間で制御する
請求項１に記載の昇圧回路。
【請求項３】
前記第１制御部は、前記接続ノードの電圧と、前記第１電圧より低い第３電圧とが供給され、前記接続ノードの電圧と前記第３電圧との間の電圧を出力し、前記第１トランジスタの導通／非導通を制御する第２駆動回路を備える
請求項１または請求項２に記載の昇圧回路。
【請求項４】
複数の前記昇圧手段を具備し、
前記複数の昇圧手段のうちの第１昇圧手段は、前記第１昇圧手段の前記第１電圧として前記電源電圧が供給されて、前記第１昇圧手段の前記第２電圧を生成し、
前記複数の昇圧手段のうちの第ｎ昇圧手段は、前記第ｎ昇圧手段の前記第１電圧として第ｎ−１昇圧手段の前記第２電圧が供給されて、前記第ｎ昇圧手段の前記第２電圧を生成する
請求項１から請求項３のいずれかに記載の昇圧回路。
【請求項５】
複数の前記昇圧手段を具備し、
前記複数の昇圧手段のうちの第１昇圧手段は、前記第１昇圧手段の前記第１電圧として前記電源電圧が供給され、前記第１昇圧手段の前記第３電圧として前記基準電圧が供給されて、前記第１昇圧手段の前記第２電圧を生成し、
前記複数の昇圧手段のうちの第ｎ昇圧手段は、前記第ｎ昇圧手段の前記第１電圧として第ｎ−１昇圧手段の前記第２電圧が供給され、前記第ｎ昇圧手段の前記第３電圧として前記第ｎ−１昇圧手段の前記第１電圧が供給されて、前記第ｎ昇圧手段の前記第２電圧を生成する
請求項３に記載の昇圧回路。
【請求項６】
前記昇圧クロック信号は、
前記第１駆動回路及び前記第２制御部に供給される第１クロック信号と、
前記第１制御部に供給される第２クロック信号と
を含み、
前記第１クロック信号の立ち下がりタイミングは、前記第２クロック信号の立ち上がりタイミングから所定の時間遅延し、前記第２クロック信号の立ち下がりタイミングは、前記第１クロック信号の立ち上がりタイミングから前記所定の時間遅延している
請求項１から請求項５のいずれかに記載の昇圧回路。
【請求項７】
複数の前記昇圧手段を具備し、
前記複数の昇圧手段のうちの第１昇圧手段は、
前記第１昇圧手段の前記接続ノードの電圧と、前記第１昇圧手段の前記第１駆動回路の出力電圧とが供給されて前記第１昇圧手段の前記第１トランジスタの導通／非導通を制御する第３駆動回路を前記第１昇圧手段の前記第１制御部に備え、
前記第１昇圧手段の前記第１電圧として前記電源電圧が供給されて、前記第１昇圧手段の前記第２電圧を生成し、
前記複数の昇圧手段のうちの第ｎ昇圧手段は、
前記第ｎ昇圧手段の前記接続ノードの電圧と、前記第ｎ−１昇圧手段の前記接続ノードの電圧とが供給されて前記第ｎ昇圧手段の前記第１トランジスタの導通／非導通を制御する第４駆動回路を前記第ｎ昇圧手段の前記第１制御部に備え、
前記第ｎ昇圧手段の前記第１電圧として第ｎ−１昇圧手段の前記第２電圧が供給されて、前記第ｎ昇圧手段の前記第２電圧を生成する
請求項１または請求項２に記載の昇圧回路。
【請求項８】
前記昇圧クロック信号は、
前記第２駆動回路と前記第２制御部とに供給される第１クロック信号と、
前記第１駆動回路に供給される第２クロック信号と
を含み、
前記第１クロック信号の立ち上がりタイミングは、前記第２クロック信号の立ち上がりタイミングより所定の時間早く、前記第１クロック信号の立ち下がりタイミングは、前記第２クロック信号の立ち下がりタイミングより前記所定の時間遅い
請求項１または請求項２に記載の昇圧回路。
【請求項９】
前記昇圧クロック信号は、
前記第２駆動回路と前記第２制御部とに供給される第１クロック信号と、
前記第１駆動回路に供給される第２クロック信号と、
前記第３駆動回路に供給される第３クロック信号と
を含み、
前記第１クロック信号の立ち上がりタイミングは、前記第２クロック信号の立ち上がりタイミングより所定の時間早く、前記第１クロック信号の立ち下がりタイミングは、前記第２クロック信号の立ち下がりタイミングより前記所定の時間遅く、
前記第３クロック信号の立ち上がりタイミングは、前記第２クロック信号の立ち上がりタイミングより前記所定の時間遅く、前記第３クロック信号の立ち下がりタイミングは、前記第２クロック信号の立ち下がりタイミングより前記所定の時間早い
請求項７に記載の昇圧回路。
【請求項１０】
請求項１から請求項９のいずれかに記載の昇圧回路を具備する半導体装置。
【請求項１１】
請求項１から請求項９のいずれかに記載の昇圧回路と、
前記昇圧クロック信号を生成する昇圧クロック生成回路と
を具備する半導体装置。
【請求項１２】
第１電圧と第２電圧との間に直列に接続される第１及び第２トランジスタと、
前記第１トランジスタと前記第２トランジスタとの接続ノードに一端が接続される第１コンデンサと、
前記第１コンデンサの他端の電圧を昇圧する第１駆動回路と、
前記第２電圧と基準電圧との間に接続される第２コンデンサと
を備え、前記電源電圧を昇圧した前記第２電圧を生成する昇圧回路の制御方法であって、
前記第１トランジスタと前記第２トラジスタとの接続ノードの電圧に基づいて前記第１トランジスタの導通／非導通を制御するステップと、
前記第２電圧と前記第１電圧とに基づいて前記第２トランジスタの導通／非導通を制御するステップと、
前記基準電圧と、電源電圧とを供給するステップと、
昇圧クロック信号を供給するステップと
を具備する
昇圧回路の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、昇圧回路及び昇圧回路を搭載する半導体集積回路装置に関する。
【背景技術】
【０００２】
近年の低電圧電源化に伴い、駆動に必要な電圧が昇圧回路により生成されることが多くなっている。例えば、液晶ディスプレイを駆動するＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）ドライバＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）の電源回路においては、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を使用したチャージポンプ方式の昇圧回路が用いられることがある。この昇圧回路に入力される電源電圧は、ドライバＩＣに電源電圧を供給する電源系システムの構成により異なっている。したがって、同じドライバＩＣでも種々の入力電源電圧が供給される可能性があり、幅広い入力電源電圧を効率よく昇圧出力しながら、昇圧回路の基板面積を縮小化する技術が望まれている。
【０００３】
このような昇圧回路は、例えば、特開２００５−３０４１２６号公報に開示されている。図１に、その昇圧回路９０の構成が示される。昇圧回路９０は、ＰチャネルＭＯＳトランジスタＰ９１１〜Ｐ９１４と、コンデンサＣ１〜Ｃ４と、ＰチャネルＭＯＳトランジスタＰ９２１、Ｐ９２３と、ＮチャネルＭＯＳトランジスタＮ９２１、Ｎ９２３と、ゲート制御部５００、６００、７００、８００とを具備する。
【０００４】
トランジスタＰ９１１〜Ｐ９１４は、電源電圧ＶＤＣ１と昇圧電圧ＶＤＣ３との間に直列に接続され、チャージポンプのスイッチ動作を行う。コンデンサＣ１〜Ｃ４は、これらのトランジスタに接続され、チャージポンプのチャージを保持する。コンデンサＣ１は、トランジスタＰ９１１、Ｐ９１２の接続ノードと、インバータ９２１の出力ノードとの間に接続される。コンデンサＣ２は、トランジスタＰ９１２、Ｐ９１３の接続ノードと、電圧ＶＳＳとの間に接続される。コンデンサＣ３は、トランジスタＰ９１３、Ｐ９１４の接続ノードと、インバータ９２３の出力ノードとの間に接続される。コンデンサＣ４は、電源電圧ＶＤＣ３と電源電圧ＶＳＳとの間に接続される。
【０００５】
トランジスタＰ９２１及びトランジスタＮ９２１は、インバータ９２１を構成する。トランジスタＰ９２３及びトランジスタＮ９２３は、インバータ９２３を構成する。ゲート制御部５００、６００、７００、８００は、トランジスタＰ９１１〜Ｐ９１４にゲート電圧ＶＧ１〜ＶＧ４をそれぞれ供給する。
【０００６】
ゲート制御部５００は、インバータ５２１〜５２３と、レベルシフタ５３１とを備える。ゲート制御部５００は、昇圧クロック信号ＶＩＮ２を入力して、トランジスタＰ９１１にゲート電圧ＶＧ１を印加する。ゲート制御部６００は、インバータ６２１〜６２３と、レベルシフタ６３１とを備える。ゲート制御部６００は、昇圧クロック信号ＶＩＮ１を入力して、トランジスタＰ９１２にゲート電圧ＶＧ２を印加する。ゲート制御部７００は、インバータ７２１〜７２３と、レベルシフタ７３１とを備える。ゲート制御部７００は、昇圧クロック信号ＶＩＮ２を入力して、トランジスタＰ９１３にゲート電圧ＶＧ３を印加する。ゲート制御部８００は、インバータ８２１〜８２３と、レベルシフタ８３１とを備える。ゲート制御部８００は、昇圧クロック信号ＶＩＮ１を入力して、トランジスタＰ９１４にゲート電圧ＶＧ４を印加する。
【０００７】
昇圧クロック信号ＶＩＮ１及びＶＩＮ２は、ハイレベル電圧を電源電圧ＶＤＣ１とし、ローレベル電圧を電源電圧ＶＳＳとする信号である。レベルシフタ５３１及び６３１は、この昇圧クロック信号ＶＩＮ１及びＶＩＮ２のハイレベル電圧を電圧ＶＤＣ１から電圧ＶＤＣ２にレベルシフトする。また、レベルシフタ７３１及び８３１は、昇圧クロック信号ＶＩＮ１及びＶＩＮ２のハイレベル電圧を電圧ＶＤＣ１から電圧ＶＤＣ３にレベルシフトする。
【０００８】
トランジスタＰ９１１及びＰ９１２と、インバータ９２１と、コンデンサＣ１及びＣ２とは、第１の昇圧手段を形成し、トランジスタＰ９１３及びＰ９１４と、インバータ９２３と、コンデンサＣ３及びＣ４とは、第２の昇圧手段を形成する。この昇圧回路９０は、昇圧クロック信号ＶＩＮ１及びＶＩＮ２が供給されてチャージポンプ動作を行い、第１の昇圧手段が電源電圧ＶＤＣ１を昇圧して電源電圧ＶＤＣ２を生成し、さらに、第２の昇圧手段が電源電圧ＶＤＣ２を昇圧して電源電圧ＶＤＣ３を生成する。
【０００９】
ここでは、説明を簡単にするために、基準電圧となる電源電圧ＶＳＳを０ボルト（接地電位）とし、電源電圧ＶＤＣ１をＶボルト（例えば、２．８ボルト）とする。また、昇圧回路９０が理想的に動作するものとして、電源電圧ＶＤＣ２は２Ｖボルト（例えば、５．６ボルト）に、電源電圧ＶＤＣ３は３Ｖボルト（例えば、８．４ボルト）に昇圧されるものとして説明される。また、トランジスタの耐圧をＶ程度（例えば３ボルト）、２Ｖ程度（例えば６ボルト）、３Ｖ程度（例えば９ボルト）として、それぞれの耐圧を有するトランジスタを、低耐圧トランジスタ、中耐圧トランジスタ、高耐圧トランジスタと呼ぶことにする。
【００１０】
図２に、レベルシフタ５３１、６３１、７３１、８３１（総称してｎ３１とする）の構成例が示される。レベルシフタｎ３１は、ＰチャネルＭＯＳトランジスタＰ３１、Ｐ３２と、ＮチャネルＭＯＳトランジスタＮ３１、Ｎ３２とを備える。ＮチャネルＭＯＳトランジスタＮ３１、Ｎ３２のゲートに、それぞれクロック信号ＶＩＮＰ、ＶＩＮＮが入力される。クロック信号ＶＩＮＮは、クロック信号ＶＩＮＰを反転した信号である。
【００１１】
トランジスタＰ３１とトランジスタＮ３１とは電源電圧ＶＤＤと電源電圧ＶＳＳとの間に直列に接続され、トランジスタＰ３１、Ｎ３１のドレイン同士の接続ノードは、トランジスタＰ３２のゲートに接続される。トランジスタＰ３２とトランジスタＮ３２とは電源電圧ＶＤＤと電源電圧ＶＳＳとの間に直列に接続され、トランジスタＰ３２、Ｎ３２のドレイン同士の接続ノードは、トランジスタＰ３１のゲートに接続される。このノードからハイレベル電圧が電圧ＶＤＤにレベルシフトされた出力信号ＶＬＳＯが取り出される。
【００１２】
レベルシフタ５３１、６３１の電源電圧ＶＤＤとして、電圧ＶＤＣ２（２Ｖボルト）が供給される。したがって、レベルシフタ５３１、６３１において、各トランジスタのゲート・ソース間、またはゲート・ドレイン間には２Ｖボルトの電圧が印加される。低耐圧トランジスタのゲート・ソース間耐圧がＶボルト程度であるとすると、耐圧が不足する。すなわち、レベルシフタ５３１、６３１の各トランジスタには、ゲート・ソース間耐圧が２Ｖボルト程度の中耐圧トランジスタを使用する必要がある。
【００１３】
また、レベルシフタ７３１、８３１の電源電圧ＶＤＤとして、電圧ＶＤＣ３が供給され、電圧ＶＤＣ３は３Ｖボルトである。したがって、レベルシフタ７３１、８３１において、各トランジスタのゲート・ソース間、またはゲート・ドレイン間には３Ｖボルトの電圧が印加される。中耐圧トランジスタのゲート・ソース間耐圧が２Ｖボルト程度であるとすると、耐圧が不足する。すなわち、レベルシフタ７３１、８３１の各トランジスタには、ゲート・ソース間耐圧が３Ｖボルト程度の高耐圧トランジスタを使用する必要がある。
【００１４】
図３に、インバータ５２１〜５２３、６２１〜６２３、７２１〜７２３、８２１〜８２３の構成が示される。各インバータは、電源電圧ＶＤＤ１とＶＤＤ０との間に、直列に接続されるＰチャネルＭＯＳトランジスタＰ２０とＮチャネルＭＯＳトランジスタＮ２０とを有する。トランジスタＰ２０、Ｎ２０のゲートに入力信号ＩＮＰＵＴが印加され、トランジスタＰ２０、Ｎ２０のドレインの接続ノードから出力信号ＯＵＴＰＵＴが取り出される。インバータ５２１、６２１、７２１、８２１の場合、電源電圧ＶＤＤ１として電圧ＶＤＣ１が供給され、電源電圧ＶＤＤ０として電圧ＶＳＳが供給される。インバータ５２２〜５２３、６２２〜６２３の場合、電源電圧ＶＤＤ１として電圧ＶＤＣ２が供給され、電源電圧ＶＤＤ０として電圧ＶＳＳが供給される。インバータ７２２〜７２３、８２２〜８２３は、電源電圧ＶＤＤ１として電圧ＶＤＣ３が供給され、電源電圧ＶＤＤ０として電圧ＶＤＣ１が供給される。
【００１５】
インバータ５２１、６２１、７２１、８２１は、電源電圧ＶＤＣ１及び電源電圧ＶＳＳが供給され、クロック信号ＶＩＮ１、ＶＩＮ２を反転させる反転動作を行う。したがって、インバータ５２１、６２１、７２１、８２１には、低耐圧トランジスタを使用することができる。また、インバータ５２２〜５２３、６２２〜６２３は、電源電圧ＶＤＣ２及び電源電圧ＶＳＳが供給され、レベルシフタ５３１、６３１の出力バッファとして機能する。したがって、インバータ５２２〜５２３、６２２〜６２３には、中耐圧トランジスタを使用する必要がある。さらに、インバータ７２２〜７２３、８２２〜８２３は、電源電圧ＶＤＣ３及び電源電圧ＶＤＣ１が供給されて動作する。インバータ７２２、８２２は、電源電圧ＶＤＣ３と電源電圧ＶＳＳとの間で変移する信号をレベルシフタ７３１、８３１から入力する。インバータ７２２、８２２は、この入力信号のローレベル電圧を電源電圧ＶＳＳから電源電圧ＶＤＣ１にレベルシフトする。インバータ７２２、８２２に含まれるトランジスタのゲート・ソース間電圧、または、ゲート・ドレイン間電圧は、３Ｖボルト（例えば８．４ボルト）になるため、中耐圧トランジスタでは耐圧が不足し、高耐圧トランジスタを使用する必要がある。また、インバータ７２３、８２３は、インバータ７２２、８２２から出力される電圧ＶＤＣ１〜ＶＤＣ３で変移する信号を反転する。
【００１６】
次に、昇圧回路９０の動作を説明する。トランジスタＰ９１１〜Ｐ９１４のスイッチング動作と、インバータ９２１及び９２３のクロック信号を反転する動作により、コンデンサＣ１及びＣ３の充放電が繰り返される。それに伴って、電荷がコンデンサＣ２、Ｃ４に移動し、チャージポンプ動作が行われる。すなわち、トランジスタＰ９１１を介してコンデンサＣ１が充電され、トランジスタＰ９１２を介してコンデンサＣ１の電荷がコンデンサＣ２に移動し、コンデンサＣ２が充電される。コンデンサＣ２の電圧ＶＤＣ２が次第に立ち上がり、定常状態において電源電圧ＶＤＣ１の約２倍（２Ｖボルト）に達する。また、トランジスタＰ９１３を介してコンデンサＣ３が充電され、トランジスタＰ９１４を介してコンデンサＣ３の電荷がコンデンサＣ４に移動し、コンデンサＣ４が充電される。コンデンサＣ４の電圧ＶＤＣ３が次第に立ち上がり、定常状態において電源電圧ＶＤＣ１の約３倍（３Ｖボルト）に達する。
【００１７】
図４に、定常状態に達した後の昇圧回路９０の各部の電圧変化を示す波形が示される。昇圧クロック信号ＶＩＮ１（図４（ａ））及びＶＩＮ２（図４（ｂ））は、互いに逆相の信号であり、ハイレベル電圧がＶボルト、ローレベル電圧が０ボルトである。
【００１８】
レベルシフタ５３１及び６３１は、昇圧クロック信号ＶＩＮ２、ＶＩＮ１のハイレベルをレベルシフトし、ハイレベル電圧が２Ｖボルト、ローレベル電圧が０ボルトの信号が得られる。この信号は、トランジスタＰ９１１のゲート電圧ＶＧ１（図４（ｆ））、トランジスタＰ９１２のゲート電圧ＶＧ２（図４（ｅ））として供給される。トランジスタＰ９１１、Ｐ９１２は、ゲート電圧がハイレベルのときオフし、ローレベルのときオンする。これにより、コンデンサＣ１の両端の電圧ＶＰ１、ＶＭ１は、図４（ｈ）に示されるように、２Ｖボルト〜Ｖボルト間、Ｖボルト〜０ボルト間で変化する。
【００１９】
また、レベルシフタ７３１及び８３１は、昇圧クロック信号ＶＩＮ２、ＶＩＮ１のハイレベルをレベルシフトし、ハイレベル電圧を３Ｖボルトにする。その信号をインバータ７２２、８２２がローレベル電圧をＶボルトにレベルシフトし、トランジスタＰ９１３のゲートに印加されるゲート電圧ＶＧ３（図４（ｄ））と、トランジスタＰ９１４のゲートに印加されるゲート電圧ＶＧ４（図４（ｃ））とが得られる。トランジスタＰ９１３、Ｐ９１４は、ゲート電圧がハイレベルのときオフし、ローレベルのときオンする。これにより、図４（ｇ）に示されるように、コンデンサＣ３の両端の電圧ＶＰ３、ＶＭ３は、３Ｖボルト〜２Ｖボルト間、Ｖボルト〜０ボルト間で変化する。
【００２０】
ここで、トランジスタＰ９１３のゲート電圧ＶＧ３、トランジスタＰ９１４のゲート電圧ＶＧ４は最大で３Ｖボルトになるが、最小電圧は０ボルトではなく、電圧ＶＤＣ１すなわちＶボルトとなる。また、トランジスタＰ９１３、Ｐ９１４のソース又はドレイン電圧は、２Ｖボルト〜３Ｖボルトである。
【００２１】
図５に、各トランジスタのノード間電圧が示される。図５（ａ）に示されるように、トランジスタＰ９１２、Ｐ９１４のゲート・ソース（ドレイン）間電圧（ＶＧ２−ＶＤＣ２、ＶＧ４−ＶＤＣ３）は、０ボルト〜−２Ｖボルト間で変化する。また、トランジスタＰ９１２、Ｐ９１４のゲート・ドレイン（ソース）間電圧（ＶＧ２−ＶＰ１、ＶＧ４−ＶＰ３）は、図５（ｂ）に示されるように、Ｖボルト〜−２Ｖボルト間で変化する。さらに、トランジスタＰ９１２、Ｐ９１４のソース・ドレイン間電圧（ＶＤＣ２−ＶＰ１、ＶＤＣ３−ＶＰ３）は、図５（ｃ）に示されるように、Ｖボルト〜０ボルト間で変化する。
【００２２】
また、トランジスタＰ９１１、Ｐ９１３のゲート・ソース（ドレイン）間電圧（ＶＧ１−ＶＰ１、ＶＧ３−ＶＰ３）は、図５（ｄ）に示されるように、Ｖボルト〜−２Ｖボルト間で変化する。トランジスタＰ９１１、Ｐ９１３のゲート・ドレイン（ソース）間電圧（ＶＧ１−ＶＤＣ１、ＶＧ３−ＶＤＣ２）は、図５（ｅ）に示されるように、Ｖボルト〜−Ｖボルト間で変化する。さらに、トランジスタＰ９１１、Ｐ９１３のソース・ドレイン間電圧（ＶＰ１−ＶＤＣ１、ＶＰ３−ＶＤＣ２）は、図５（ｆ）に示されるように、Ｖボルト〜０ボルト間で変化する。
【００２３】
図５から分かるように、トランジスタＰ９１３、Ｐ９１４のゲート・ソース（ドレイン）間電圧、及び、ドレイン・ソース間電圧の最大値は、２Ｖボルトである。また、トランジスタＰ９１１、Ｐ９１２のゲート・ソース（ドレイン）間電圧、及び、ドレイン・ソース間電圧の最大値も２Ｖボルトである。したがって、チャージポンプ動作を行うトランジスタＰ９１１〜Ｐ９１４は、ゲート・ソース（ドレイン）間耐圧が２Ｖボルト程度の中耐圧トランジスタである必要がある。
【００２４】
このように、昇圧回路９０では、供給される電源電圧ＶＤＣ１がＶボルト（例えば２．８ボルト）の場合、チャージポンプ動作を行うトランジスタＰ９１１〜Ｐ９１４のゲート・ソース（ドレイン）間電圧の最大値は、２Ｖボルト（例えば５．６ボルト）の電圧が印加されるが、低耐圧トランジスタのゲート・ソース間耐圧がＶボルト程度（例えば３ボルト）であると、ゲート電圧がその値を超えてしまうため、中耐圧トランジスタを使用しなければならない。しかしながら、中耐圧トランジスタは、低耐圧トランジスタよりもサイズが大きく、中耐圧トランジスタを使用すると基板面積は増加し、チップサイズが大きくなってコストの上昇を招く。
【００２５】
また、この昇圧回路９０では、供給される電源電圧ＶＤＣ１が高い場合、例えば、電圧Ｖ＝３〜５ボルト程度の場合、その約２倍の昇圧電圧は、２Ｖ＝６〜１０ボルトとなる。このようなチャージポンプ動作を行うトランジスタＰ９１１〜Ｐ９１４は、さらに高い耐圧を要求され、高耐圧トランジスタを使用しなければならなくなる。このため、チップサイズがさらに大きくなる。
【００２６】
このように、昇圧回路９０の構成では、チャージポンプ動作を行うトランジスタＰ９１１〜Ｐ９１４が、供給される電源電圧ＶＤＣ１に対して、約２倍以上の耐圧が必要であるため、チップサイズの縮小化に難点がある。
【００２７】
【特許文献１】特開２００５−３０４１２６号公報
【発明の開示】
【発明が解決しようとする課題】
【００２８】
本発明は、耐圧が比較的低いトランジスタにより昇圧電圧を得る昇圧回路および半導体集積回路装置を提供する。
【課題を解決するための手段】
【００２９】
以下に、［発明を実施するための最良の形態］で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００３０】
本発明の観点では、チャージポンプ型の昇圧回路は、第１（Ｐ１１／Ｐ１３）及び第２トランジスタ（Ｐ１２／Ｐ１４）と、第１コンデンサ（Ｃ１／Ｃ３）と、第１駆動回路（２１／２３）と、第２コンデンサ（Ｃ２／Ｃ４）と、第１制御部（１００／３００、１０１／３０１）と、第２制御部（２００／４００）とを具備する昇圧手段に、基準電圧（ＶＳＳ）と、電源電圧（ＶＤＣ１）と、昇圧クロック信号とを供給して、電源電圧を昇圧した前記第２電圧を生成する。第１（Ｐ１１／Ｐ１３）及び第２トランジスタ（Ｐ１２／Ｐ１４）は、第１電圧（ＶＤＣ１／ＶＤＣ２）と第２電圧（ＶＤＣ２／ＶＤＣ３）との間に直列に接続される。第１コンデンサ（Ｃ１／Ｃ３）は、第１トランジスタ（Ｐ１１／Ｐ１３）と第２トランジスタ（Ｐ１２／Ｐ１４）との接続ノードに一端が接続される。第１駆動回路（２１／２３）は、第１コンデンサ（Ｃ１／Ｃ３）の他端の電圧を昇圧する。第２コンデンサ（Ｃ２／Ｃ４）は、第２電圧（ＶＤＣ２／ＶＤＣ３）と基準電圧（ＶＳＳ）との間に接続される。第１制御部（１００／３００、１０１／３０１）は、第１トランジスタ（Ｐ１１／Ｐ１３）の導通／非導通を制御する。第２制御部（２００／４００）は、第１電圧（ＶＤＣ１／ＶＤＣ２）と第２電圧（ＶＤＣ２／ＶＤＣ３）とを入力して、第２トランジスタ（Ｐ１２／Ｐ１４）の導通／非導通を制御する。
【００３１】
本発明の他の観点では、半導体装置は、上述の昇圧回路を具備する。また、本発明の他の観点では、昇圧回路の制御方法は、第１及び第２トランジスタを制御するステップを具備し、電源電圧を昇圧した第２電圧を生成する昇圧回路の制御方法である。昇圧回路は、第１（Ｐ１１／Ｐ１３）及び第２トランジスタ（Ｐ１２／Ｐ１４）と、第１コンデンサ（Ｃ１／Ｃ３）と、第１駆動回路（２１／２３）と、第２コンデンサ（Ｃ２／Ｃ４）とを備える。第１（Ｐ１１／Ｐ１３）及び第２トランジスタ（Ｐ１２／Ｐ１４）は、第１電圧（ＶＤＣ１／ＶＤＣ２）と第２電圧（ＶＤＣ２／ＶＤＣ３）との間に直列に接続される。第１コンデンサ（Ｃ１／Ｃ３）は、第１トランジスタ（Ｐ１１／Ｐ１３）と第２トランジスタ（Ｐ１２／Ｐ１４）との接続ノードに一端が接続される。第１駆動回路（２１／２３）は、第１コンデンサ（Ｃ１／Ｃ３）の他端の電圧を昇圧する。第２コンデンサ（Ｃ２／Ｃ４）は、第２電圧（ＶＤＣ２／ＶＤＣ３）と基準電圧（ＶＳＳ）との間に接続される。第１トランジスタ（Ｐ１１／Ｐ１３）の導通／非導通を制御するステップでは、第１トランジスタ（Ｐ１１／Ｐ１３）と第２トラジスタ（Ｐ１２／Ｐ１４）との接続ノードの電圧（ＶＰ１／ＶＰ３）に基づいて、第１トランジスタ（Ｐ１１／Ｐ１３）の導通／非導通が制御される。第２トランジスタ（Ｐ１２／Ｐ１４）の導通／非導通を制御するステップでは、第２電圧（ＶＤＣ２／ＶＤＣ３）と第１電圧（ＶＤＣ１／ＶＤＣ２）とに基づいて、第２トランジスタ（Ｐ１２／Ｐ１４）の導通／非導通が制御される。
【発明の効果】
【００３２】
本発明によれば、耐圧が比較的低いトランジスタにより昇圧電圧を得る昇圧回路および半導体集積回路装置を提供することができる。耐圧の低いとトランジスタを使用することにより、チップサイズを小さくすることができ、コストを低減することができる。
【発明を実施するための最良の形態】
【００３３】
図面を参照して本発明の実施の形態を説明する。ここでは、基準となる電圧レベルが明示されない場合、各ノードの電圧は、電源電圧ＶＳＳ（０ボルト）を基準として記載する。
【００３４】
本発明の第１の実施の形態に係る昇圧回路１０は、図６に示されるように、昇圧クロック生成回路１２から昇圧クロック信号ＶＩＮ１１、ＶＩＮ２１を供給され、電源電圧ＶＤＣ１を約２倍に昇圧した電圧ＶＤＣ２、約３倍に昇圧した電圧ＶＤＣ３を生成する。
【００３５】
昇圧回路１０は、図７に示されるように、ＰチャネルＭＯＳトランジスタＰ１１〜Ｐ１４と、コンデンサＣ１〜Ｃ４と、インバータ２１、２３と、ゲート制御部１００、２００、３００、４００とを具備する。
【００３６】
トランジスタＰ１１〜Ｐ１４は、電源電圧ＶＤＣ１と昇圧電圧ＶＤＣ３との間に直列に接続され、チャージポンプ動作のスイッチとして動作する。コンデンサＣ１〜Ｃ４は、これらのトランジスタに接続され、チャージポンプ動作の電荷を保持する。コンデンサＣ１は、トランジスタＰ１１、Ｐ１２の接続ノード（電圧ＶＰ１）と、インバータ２１の出力ノード（電圧ＶＭ１）との間に接続される。コンデンサＣ２は、トランジスタＰ１２、Ｐ１３の接続ノード（電圧ＶＤＣ２）と、電圧ＶＳＳとの間に接続される。コンデンサＣ３は、トランジスタＰ１３、Ｐ１４の接続ノード（電圧ＶＰ３）と、インバータ２３の出力ノード（電圧ＶＭ３）との間に接続される。コンデンサＣ４は、電圧ＶＤＣ３と電圧ＶＳＳとの間に接続される。
【００３７】
インバータ２１は、ＰチャネルＭＯＳトランジスタＰ２１とＮチャネルＭＯＳトランジスタＮ２１とを備え、昇圧クロック信号ＶＩＮ１１を入力してコンデンサＣ１の両端の電圧を同時に変化させる電圧ＶＭ１を生成する。インバータ２３は、ＰチャネルＭＯＳトランジスタＰ２３とＮチャネルＭＯＳトランジスタＮ２３とを備え、昇圧クロックＶＩＮ１１を入力してコンデンサＣ３の両端の電圧を同時に変化させる電圧ＶＭ３を生成する。インバータ２１、２３には、電源電圧ＶＤＣ１が供給される。
【００３８】
ゲート制御部１００は、インバータ１２１〜１２３とレベルシフタ１３１とを備え、昇圧クロック信号ＶＩＮ２１を入力してトランジスタＰ１１のゲートに印加する電圧ＶＧ１を生成する。昇圧クロック信号ＶＩＮ２１は、電源電圧ＶＤＣ１と電源電圧ＶＳＳとの間で変化する。レベルシフタ１３１は、その昇圧クロック信号ＶＩＮ２１と、インバータ１２１からその反転信号とを入力し、電源電圧ＶＤＣ２と電源電圧ＶＳＳとの間で変化するようにレベルシフトしてインバータ１２２に出力する。インバータ１２２は、反転した信号をインバータ１２３に出力する。インバータ１２３は、さらに反転した信号をゲート電圧ＶＧ１としてトランジスタＰ１１のゲートに印加する。インバータ１２１には電源電圧ＶＤＣ１、ＶＳＳが供給され、インバータ１２２とレベルシフタ１３１には電源電圧ＶＤＣ２、ＶＳＳが供給され、インバータ１２３には電源電圧ＶＰ１、ＶＳＳが供給される。
【００３９】
ゲート制御部２００は、インバータ２２１〜２２２と、レベルシフタ２３１と、ＰチャネルＭＯＳトランジスタＰ２４１〜Ｐ２４２とを備え、昇圧クロック信号ＶＩＮ１１を入力してトランジスタＰ１２のゲートに印加する電圧ＶＧ２を生成する。昇圧クロック信号ＶＩＮ１１は、電源電圧ＶＤＣ１と電源電圧ＶＳＳとの間で変化する。レベルシフタ２３１は、その昇圧クロック信号ＶＩＮ１１と、インバータ２２１からその反転信号とを入力し、電源電圧ＶＤＣ２と電源電圧ＶＳＳとの間で変化するようにレベルシフトしてトランジスタＰ２４１のゲート及びインバータ２２２に出力する。インバータ２２２は、反転した信号をトランジスタＰ２４２のゲートに印加する。インバータ２２１には電源電圧ＶＤＣ１、ＶＳＳが供給され、レベルシフタ２３１及びインバータ２２２には電源電圧ＶＤＣ２、ＶＳＳが供給される。また、トランジスタＰ２４１には電源電圧ＶＤＣ１、トランジスタＰ２４２には電源電圧ＶＤＣ２が供給される。トランジスタＰ２４１、Ｐ２４２の接続ノードがトランジスタＰ１２のゲートに接続されるため、トランジスタＰ１２のゲートには電圧ＶＤＣ１または電圧ＶＤＣ２が印加されることになる。
【００４０】
ゲート制御部３００は、インバータ３２１〜３２３とレベルシフタ３３１とを備え、昇圧クロック信号ＶＩＮ２１を入力してトランジスタＰ１３のゲートに印加する電圧ＶＧ３を生成する。レベルシフタ３３１は、昇圧クロック信号ＶＩＮ２１と、インバータ３２１からその反転信号とを入力し、電源電圧ＶＤＣ３と電源電圧ＶＳＳとの間で変化するようにレベルシフトしてインバータ３２２に出力する。インバータ３２２は反転した信号をインバータ３２３に出力する。インバータ３２３は、さらに反転した信号をゲート電圧ＶＧ３としてトランジスタＰ１３のゲートに印加する。インバータ３２１には電源電圧ＶＤＣ１、ＶＳＳが供給され、インバータ３２２及びレベルシフタ３３１には電源電圧ＶＤＣ３、ＶＳＳが供給され、インバータ３２３には電源電圧ＶＰ３、ＶＤＣ１が供給される。
【００４１】
ゲート制御部４００は、インバータ４２１〜４２２とレベルシフタ４３１とＰチャネルＭＯＳトランジスタＰ４４１〜Ｐ４４２とを備え、昇圧クロック信号ＶＩＮ１１を入力してトランジスタＰ１４のゲートに印加する電圧ＶＧ４を生成する。レベルシフタ４３１は、昇圧クロック信号ＶＩＮ１１と、インバータ４２１からその反転信号とを入力し、電源電圧ＶＤＣ３と電源電圧ＶＳＳとの間で変化するようにレベルシフトしてトランジスタＰ４４１のゲート及びインバータ４２２に出力する。インバータ４２２は、反転した信号をトランジスタＰ４４２のゲートに印加する。インバータ４２１には電源電圧ＶＤＣ１、ＶＳＳが供給され、レベルシフタ４３１及びインバータ４２２には電源電圧ＶＤＣ３、ＶＳＳが供給される。また、トランジスタＰ４４１には電源電圧ＶＤＣ２、トランジスタＰ４４２には電源電圧ＶＤＣ３が供給される。トランジスタＰ４４１、Ｐ４４２の接続ノードがトランジスタＰ１４のゲートに接続されるため、トランジスタＰ１４のゲートには電圧ＶＤＣ２または電圧ＶＤＣ３が印加されることになる。
【００４２】
第１の昇圧手段は、トラジスタＰ１１、Ｐ１２と、インバータ２１と、コンデンサＣ１、Ｃ２とを含む。第２の昇圧手段は、トランジスタＰ１３、Ｐ１４と、インバータ２３と、コンデンサＣ３、Ｃ４とを含む。この昇圧回路１０は、昇圧クロック信号ＶＩＮ１１及びＶＩＮ２１が入力されてチャージポンプ動作を行い、第１の昇圧手段が電源電圧ＶＤＣ１を昇圧して電源電圧ＶＤＣ２を生成し、さらに、第２の昇圧手段が電源電圧ＶＤＣ２を昇圧して電源電圧ＶＤＣ３を生成する。ここでは、説明を簡単にするために、基準電圧となる電源電圧ＶＳＳが０ボルト（接地電圧）であり、電源電圧ＶＤＣ１がＶボルト（例えば、２．８ボルト）であり、電源電圧ＶＤＣ２が２Ｖボルト（例えば、５．６ボルト）になり、電源電圧ＶＤＣ３が３Ｖボルト（例えば、８．４ボルト）になるものとする。また、トランジスタの耐圧をＶ程度（例えば３ボルト）、２Ｖ程度（例えば６ボルト）、３Ｖ程度（例えば９ボルト）として、それぞれの耐圧を有するトランジスタを、低耐圧トランジスタ、中耐圧トランジスタ、高耐圧トランジスタと呼ぶことにする。
【００４３】
レベルシフタ１３１、２３１、３３１、４３１（総称してｎ３１とする）は、図２に示されるように、ＰチャネルＭＯＳトランジスタＰ３１、Ｐ３２と、ＮチャネルＭＯＳトランジスタＮ３１、Ｎ３２とを備える。トランジスタＮ３１、Ｎ３２のゲートに、それぞれクロック信号ＶＩＮＰ、ＶＩＮＮが入力される。クロック信号ＶＩＮＮは、クロック信号ＶＩＮＰを反転した信号である。このレベルシフタｎ３１は、背景技術で説明されたレベルシフタと同じ構成であるが、他の構成であってもよい。
【００４４】
トランジスタＰ３１とトランジスタＮ３１とは電源電圧ＶＤＤと電源電圧ＶＳＳとの間に直列に接続され、トランジスタＰ３１及びＮ３１のドレイン同士の接続ノードは、トランジスタＰ３２のゲートに接続される。トランジスタＰ３２、トランジスタＮ３２は、電源電圧ＶＤＤと電源電圧ＶＳＳとの間に直列に接続される。トランジスタＰ３２、Ｎ３２のドレイン同士の接続ノードは、トランジスタＰ３１のゲートに接続される。このノードからハイレベルが電圧ＶＤＤにレベルシフトされた出力信号ＶＬＳＯが取り出される。
【００４５】
レベルシフタ１３１、２３１の場合、電源電圧ＶＤＤとして電源電圧ＶＤＣ２が供給される。したがって、レベルシフタ１３１、２３１において、各トランジスタのゲート・ソース間、または、ゲート・ドレイン間に、２Ｖボルトの電圧が印加される。そのため、低耐圧トランジスタのゲート・ソース間耐圧がＶボルト程度であるとすると、耐圧が不足する。すなわち、レベルシフタ１３１、２３１の各トランジスタには、ゲート・ソース間耐圧が２Ｖボルト程度の中耐圧トランジスタを使用する必要がある。
【００４６】
また、レベルシフタ３３１、４３１の場合、電源電圧ＶＤＤとして電源電圧ＶＤＣ３が供給される。したがって、レベルシフタ３３１、４３１において、各トランジスタのゲート・ソース間、または、ゲート・ドレイン間に、３Ｖボルトの電圧が印加される。中耐圧トランジスタのゲート・ソース間耐圧が２Ｖボルト程度であるとすると、耐圧が不足する。すなわち、レベルシフタ３３１及び４３１の各トランジスタには、ゲート・ソース間耐圧が３Ｖボルト程度の高耐圧トランジスタを使用する必要がある。
【００４７】
図３に、インバータ１２１〜１２３、２２１〜２２２、３２１〜３２３、４２１〜４２２の構成が示される。インバータは、電源電圧ＶＤＤ１とＶＤＤ０との間に、ＰチャネルＭＯＳトランジスタＰ２０とＮチャネルＭＯＳトランジスタＮ２０とが直列に接続される。それぞれのトランジスタのゲートに入力信号ＩＮＰＵＴが印加され、それぞれのドレインの接続ノードから出力信号ＯＵＴＰＵＴが取り出される。
【００４８】
インバータ１２１、２２１、３２１、４２１の場合、電源電圧ＶＤＤ１として電圧ＶＤＣ１（Ｖボルト）が供給され、電源電圧ＶＤＤ０として電圧ＶＳＳが供給される。したがって、これらのインバータのトランジスタは、低耐圧トランジスタを使用することができる。また、インバータ１２２、２２２の場合、電源電圧ＶＤＤ１として電源電圧ＶＤＣ２（最大２Ｖボルト）が供給され、電源電圧ＶＤＤ０として電源電圧ＶＳＳが供給される。したがって、これらのインバータのトランジスタは、中耐圧トランジスタを使用する必要がある。さらに、インバータ３２２、４２２の場合、電源電圧ＶＤＤ１として電源電圧ＶＤＣ３（最大３Ｖボルト）が供給され、電源電圧ＶＤＤ０として電源電圧ＶＳＳが供給される。したがって、これらのインバータのトランジスタは、高耐圧トランジスタを使用する必要がある。
【００４９】
インバータ１２３の場合は、電源電圧ＶＤＤ１としてトランジスタＰ１１、Ｐ１２の接続ノードの電圧ＶＰ１が供給され、電源電圧ＶＤＤ０として電源電圧ＶＳＳが供給される。したがって、インバータ１２３の入力がローレベル（ＶＳＳ）になると、出力は電圧ＶＰ１のレベルになる。インバータ１２３の出力は、トランジスタＰ１１のゲートに接続されている。そのため、インバータ１２３の入力にローレベル電圧（ＶＳＳ）が印加されると、トランジスタＰ１１はオフ状態（電気的に非導通状態）になる。インバータ１２３の入力がハイレベル（ＶＤＣ２）になると、出力はローレベル（ＶＳＳ）になり、トランジスタＰ１１はオン状態（電気的に導通状態）になる。インバータ１２３が備える各トランジスタには、ゲート・ソース間またはゲート・ドレイン間に、２Ｖボルトの電圧が印加されるため、中耐圧トランジスタを使用する必要がある。
【００５０】
インバータ３２３の場合は、電源電圧ＶＤＤ１としてトランジスタＰ１３、Ｐ１４の接続ノードの電圧ＶＰ３が供給され、電源電圧ＶＤＤ０として電源電圧ＶＤＣ１が供給される。したがって、インバータ３２３の入力がローレベル（電圧ＶＳＳ）の場合、出力電圧ＶＧ３は電圧ＶＰ３になる。インバータ３２３の出力は、トランジスタＰ１３のゲートに接続されている。そのため、インバータ３２３の入力にローレベル電圧（電圧ＶＳＳ）が印加されると、トランジスタＰ１３はオフ状態になる。インバータ３２３の入力がハイレベル（電圧ＶＤＣ３）の場合、トランジスタＮ２０は電源電圧ＶＤＤ０をローレベル電圧として出力する。したがって、出力電圧ＶＧ３はローレベル（電圧ＶＤＣ１）になり、トランジスタＰ１３はオン状態になる。インバータ３２３が備える各トランジスタには、ゲート・ソース（ドレイン）間に３Ｖボルトが印加されるため、高耐圧トランジスタを使用する必要がある。
【００５１】
トランジスタＰ２４２及びＰ２４１は、電源電圧ＶＤＣ２と電源電圧ＶＤＣ１との間に直列に接続される。トランジスタＰ２４２、Ｐ２４１の接続ノードは、トランジスタＰ１２のゲートに接続される。トラジスタＰ２４１のゲートは、レベルシフタ２３１の出力に直接接続され、トランジスタＰ２４２のゲートは、インバータ２２２を介してレベルシフタ２３１の出力に接続される。トラジスタＰ２４１及びトランジスタＰ２４２のゲートに印加される信号は、電源電圧ＶＤＣ２と電源電圧ＶＳＳとの間で変化する。したがって、トランジスタＰ２４１及びトランジスタＰ２４２のゲートには、互いに逆相の関係にあるクロック信号が印加されることになり、一方がオン状態のときに他方はオフ状態となるように動作する。トランジスタＰ２４１がオン状態のときは、電圧ＶＤＣ１がトランジスタＰ１２のゲートに印加され、トランジスタＰ２４２がオン状態のときは、電圧ＶＤＣ２がトランジスタＰ１２のゲートに印加される。すなわち、トランジスタ２４１は、レベルシフタ２３１から出力される出力信号をスライスし、ローレベルを電源電圧ＶＳＳから電源電圧ＶＤＣ１にシフトさせるレベルシフト手段として機能する。トランジスタＰ１２は、ゲート電圧ＶＧ２が電圧ＶＤＣ２のときオフ状態になり、ゲート電圧ＶＧ２が電圧ＶＤＣ１のときオン状態になる。したがって、トランジスタＰ２４１がオン状態のとき、トランジスタＰ１２はオン状態になり、トランジスタＰ２４２がオン状態のとき、トランジスタＰ１２はオフ状態になる。
【００５２】
ここで、昇圧動作の開始時の動作を説明する。第１の昇圧手段のチャージポンプ動作が開始される前、電圧ＶＤＣ２は電源電圧ＶＤＣ１に等しいものとする。すなわち、コンデンサＣ２を電源電圧ＶＤＣ１まで充電した状態で昇圧動作が開始される。
【００５３】
トランジスタＰ２４１、Ｐ２４２のゲート電圧は、電源電圧ＶＤＣ２及び電源電圧ＶＳＳが供給されているレベルシフタ２３１及びインバータ２２２の出力であり、昇圧クロックＶＩＮ１１に応じて電圧ＶＤＣ２と電圧ＶＳＳとの間で変化する。すなわち、トランジスタＰ２４１、Ｐ２４２のゲート電圧のローレベルは電源電圧ＶＳＳであり、トランジスタＰ２４１、Ｐ２４２の一方はオン状態になる。チャージポンプ動作の開始時、電圧ＶＤＣ２＝電源電圧ＶＤＣ１であるから、トランジスタＰ２４１、Ｐ２４２のどちらか一方がオン状態になって、トランジスタＰ１２のゲートに電圧ＶＤＣ１を与える。したがって、チャージポンプ動作の開始時、トランジスタＰ１２のゲート電圧ＶＧ２が不安定状態にならず、トランジスタＰ１２のスイッチング動作が正常に機能する。なお、動作開始時、トランジスタＰ１２のゲート電圧ＶＧ２が不定状態であると、トランジスタＰ１２がオン状態にならず、コンデンサＣ１の電荷をコンデンサＣ２へチャージすることができないため、チャージポンプ動作が正常に行われない。
【００５４】
昇圧クロック信号ＶＩＮ１１がローレベルのとき、トランジスタＰ２４１がオン状態となって、トランジスタＰ１２のゲートに電圧ＶＤＣ１を供給する（ＶＧ２＝ＶＤＣ１）。それとともに、インバータ２１の出力は、ハイレベルになって、コンデンサＣ１との接続ノードの電圧ＶＭ１を引き上げ（ＶＭ１＝ＶＤＣ１）、コンデンサＣ１とトランジスタＰ１１との接続ノードの電圧ＶＰ１を押し上げる（ＶＰ１＝ＶＭ１＋ＶＤＣ１＝２・ＶＤＣ１）。したがって、トランジスタＰ１２はオン状態になり、コンデンサＣ１からコンデンサＣ２へ電荷が移動して、コンデンサＣ２は充電され、電圧ＶＤＣ２は上昇する。
【００５５】
トランジスタＰ２４１、Ｐ２４２では、ゲート・ソース（ドレイン）間に２Ｖボルトの電圧が印加されるため、中耐圧トランジスタを使用する必要がある。しかし、トランジスタＰ１２では、ゲート・ソース（ドレイン）間及びソース・ドレイン間にＶボルトの電圧が印加されるに過ぎず、低耐圧トランジスタを使用することができる。
【００５６】
一方、トランジスタＰ４４２及びＰ４４１は、電源電圧ＶＤＣ３と電源電圧ＶＤＣ２との間に直列に接続される。トランジスタＰ４４２及びＰ４４１の接続ノードは、トランジスタＰ１４のゲートに接続される。トランジスタＰ４４１のゲートは、レベルシフタ４３１の出力に直接接続され、トランジスタＰ４４２のゲートは、インバータ４２２を介してレベルシフタ４３１の出力に接続される。トランジスタＰ４４１及びトランジスタＰ４４２のゲートに印加される信号は、電源電圧ＶＤＣ３と電源電圧ＶＳＳとの間で変化する。したがって、トランジスタＰ４４１及びＰ４４２のゲートには、互いに逆相の関係になるクロック信号が印加されることになり、一方がオン状態のときに他方はオフ状態となるように動作する。トランジスタＰ４４１がオン状態のときは、電圧ＶＤＣ２がトランジスタＰ１４のゲートに印加され、トランジスタＰ４４２がオン状態のときは、電圧ＶＤＣ３がトランジスタＰ１４のゲートに印加される。すなわち、トランジスタＰ４４１は、レベルシフタ４３１から出力される出力信号をスライスし、ローレベルを電源電圧ＶＳＳから電源電圧ＶＤＣ２にシフトさせるレベルシフト手段として機能する。トランジスタＰ１４は、ゲート電圧ＶＧ４が電圧ＶＤＣ３のときオフ状態になり、ゲート電圧ＶＧ４が電圧ＶＤＣ２のときオン状態にある。したがって、トランジスタＰ４４１がオン状態のとき、トランジスタＰ１４はオン状態になり、トランジスタＰ４４２がオン状態のとき、トランジスタＰ１４はオフ状態になる。
【００５７】
ここで、昇圧動作の開始時の動作を説明する。第２の昇圧手段のチャージポンプ動作が開始される前、電圧ＶＤＣ２は電源電圧ＶＤＣ２に等しいものとする。すなわち、コンデンサＣ４を電源電圧ＶＤＣ２まで充電した状態で昇圧動作が開始される。
【００５８】
トランジスタＰ４４１、Ｐ４４２のゲート電圧は、電源電圧ＶＤＣ３及び電源電圧ＶＳＳが供給されているレベルシフタ４３１及びインバータ４２２の出力であり、昇圧クロックＶＩＮ１１に応じて電圧ＶＤＣ３と電圧ＶＳＳとの間で変化する。すなわち、トランジスタＰ４４１、Ｐ４４２のゲート電圧のローレベルは電源電圧ＶＳＳであり、トランジスタＰ４４１、Ｐ４４２の一方はオン状態になる。チャージポンプ動作の開始時、電圧ＶＤＣ３＝電源電圧ＶＤＣ２であるから、トランジスタＰ４４１、Ｐ４４２のどちらか一方がオン状態になって、トランジスタＰ１４のゲートに電圧ＶＤＣ２を与える。したがって、チャージポンプ動作の開始時、トランジスタＰ１４のゲート電圧ＶＧ４が不安定状態にならず、トランジスタＰ１４のスイッチング動作が正常に機能する。なお、動作開始時、トランジスタＰ１４のゲート電圧ＶＧ４が不定状態であると、トランジスタＰ１４がオン状態にならず、コンデンサＣ３の電荷をコンデンサＣ４へチャージすることができないため、チャージポンプ動作が正常に行われない。
【００５９】
昇圧クロック信号ＶＩＮ１１がローレベルのとき、トランジスタＰ４４１がオン状態となって、トランジスタＰ１４のゲートに電圧ＶＤＣ２を供給する（ＶＧ４＝ＶＤＣ２）。それとともに、インバータ２３の出力は、ハイレベルになって、コンデンサＣ３との接続ノードの電圧ＶＭ３を引き上げ（ＶＭ３＝ＶＤＣ１）、コンデンサＣ３とトランジスタＰ１３との接続ノードの電圧ＶＰ３を押し上げる（ＶＰ３＝ＶＭ３＋ＶＤＣ２＝３・ＶＤＣ１）。したがって、トランジスタＰ１４はオン状態になり、コンデンサＣ３からコンデンサＣ４へ電荷が移動して、コンデンサＣ４は充電され、電圧ＶＤＣ３は上昇する。
【００６０】
トランジスタＰ４４１、Ｐ４４２では、ゲート・ソース（ドレイン）間に３Ｖボルト（例えば８．４ボルト）の電圧が印加されるため、高耐圧トランジスタを使用する必要がある。しかし、トランジスタＰ１４では、ゲート・ソース（ドレイン）間及びソース・ドレイン間にＶボルト（例えば２．８ボルト）の電圧が印加されるに過ぎず、低耐圧トランジスタを使用することができる。
【００６１】
次に、図８及び図９を参照して、昇圧回路１０の定常状態における動作が説明される。図８、図９に、昇圧回路１０の各部の電圧波形が示される。昇圧回路１０は、トランジスタＰ１１〜Ｐ１４のスイッチング動作と、インバータ２１、２３の反転動作とによってコンデンサＣ１及びＣ３の充放電を繰り返し、それに伴うコンデンサＣ１、Ｃ３からコンデンサＣ２、Ｃ４への電荷の移動によりチャージポンプ動作を行う。その結果、トランジスタＰ１２を介してコンデンサＣ２が充電される。コンデンサＣ２の電圧ＶＤＣ２が次第に立ち上がり、定常状態において電源電圧ＶＤＣ１の約２倍（２Ｖボルト）に達する。また、トランジスタＰ１４を介してコンデンサＣ４が充電され、コンデンサＣ４の電圧ＶＤＣ３が次第に立ち上がり、定常状態において、電源電圧ＶＤＣ１の約３倍（３Ｖボルト）に達する。
【００６２】
昇圧クロック生成回路１２は、昇圧クロック信号ＶＩＮ１１と、昇圧クロック信号ＶＩＮ２１とを生成し、昇圧回路１０に供給する。昇圧クロック信号ＶＩＮ１１は、図８（ａ）に示されるように、立ち下がりタイミングが昇圧クロック信号ＶＩＮ２１の立ち上がりタイミングよりΔｔ１遅れている。昇圧クロック信号ＶＩＮ２１は、図８（ｂ）に示されるように、立ち下がりタイミングが昇圧クロック信号ＶＩＮ１１の立ち上がりタイミングよりΔｔ１遅れている。Δｔ１は、トランジスタＰ１１、Ｐ１２の接続ノードの電圧ＶＰ１の立ち下がり遷移時間、及び、トランジスタＰ１３、Ｐ１４の接続ノードの電圧ＶＰ３の立ち下がり遷移時間を考慮して、これらの遷移時間以上になるように設定される。昇圧クロック生成回路１２は、Δｔ１を調整できるように構成されることが好ましい。
【００６３】
図８（ａ）及び（ｂ）に示されるように、昇圧クロック信号ＶＩＮ１１及びＶＩＮ２１は、Ｖボルトと０ボルトとの間で変化する。インバータ２１、２３の出力ＶＭ１、ＶＭ３は、図８（ｈ）、（ｇ）に示されるように、昇圧クロック信号ＶＩＮ１１に応答して０ボルトとＶボルトとの間で変化する。トランジスタＰ１１、Ｐ１３のゲートには、昇圧クロック信号ＶＩＮ２１がゲート制御部１００、３００によりレベルシフトされた信号ＶＧ１、ＶＧ３が印加される（図８（ｆ）、（ｄ））。
【００６４】
レベルシフタ１３１により昇圧クロック信号ＶＩＮ２１のハイレベルがシフトされ、２Ｖボルトと０ボルトとの間で変化する信号が生成される。この信号は、電源電圧ＶＤＣ２が供給されるインバータ１２２により反転され、電源電圧ＶＰ１が供給されるインバータ１２３によりさらに反転される。電源電圧ＶＰ１は、インバータ２１の出力に一端が接続されるコンデンサＣ１の他端の電圧であり、図８（ｈ）に示されるように、昇圧クロック信号ＶＩＮ１１に応じて変化する。したがって、ゲート制御部１００では、図８（ｆ）に示されるように、２Ｖ−１Ｖ−０ボルトの間で変化するゲート電圧ＶＧ１が生成され、トランジスタＰ１１のゲートに印加される。
【００６５】
また、レベルシフタ２３１により昇圧クロック信号ＶＩＮ１１のハイレベルがレベルシフトされ、トランジスタＰ２４１によりローレベルがレベルシフトされる。したがって、図８（ｅ）に示されるように、電源電圧ＶＤＣ１と電源電圧ＶＤＣ２との間で変化するゲート電圧ＶＧ２がトランジスタＰ１２のゲートに印加される。
【００６６】
レベルシフタ３３１により昇圧クロック信号ＶＩＮ２１のハイレベルがシフトされ、３Ｖボルトと０ボルトとの間で変化する信号が生成される。この信号は、電源電圧ＶＤＣ３が供給されるインバータ３２２により反転され、電源電圧ＶＰ３が供給されるインバータ３２３によりさらに反転される。電源電圧ＶＰ３は、インバータ２３の出力に一端が接続されるコンデンサＣ３の他端の電圧であり、図８（ｇ）に示されるように、昇圧クロック信号ＶＩＮ１１に応じて変化する。したがって、ゲート制御部３００では、図８（ｄ）に示されるように、３Ｖ−２Ｖ−１Ｖボルトの間で変化するゲート電圧ＶＧ３が生成され、トランジスタＰ１３のゲートに印加される。
【００６７】
また、レベルシフタ４３１により昇圧クロック信号ＶＩＮ１１のハイレベルがレベルシフトされ、トランジスタＰ４４１によりローレベルがレベルシフトされる。したがって、図８（ｃ）に示されるように、電源電圧ＶＤＣ２と電源電圧ＶＤＣ３との間で変化するゲート電圧ＶＧ４（３Ｖボルト−２Ｖボルト間で変化）がトランジスタＰ１４のゲートに印加される。
【００６８】
トランジスタＰ１４のゲート電圧ＶＧ４は、図８（ｃ）に示されるように、最大３Ｖボルトの電圧が印加されるが、最小のゲート電圧ＶＧ４は２Ｖボルトである。また、トランジスタＰ１４のソース電圧またはドレイン電圧は、２Ｖボルト〜３Ｖボルトである。ゲート・ソース（ドレイン）間電圧の最大値は、図９（ａ）、（ｂ）に示されるように、±Ｖ（例えば±２．８）ボルトである。図９（ａ）には、トランジスタＰ１４のゲート・ソース（ドレイン）間電圧（ＶＧ４−ＶＤＣ３）の波形が、図９（ｂ）には、トランジスタＰ１４のゲート・ドレイン（ソース）間電圧（ＶＧ４−ＶＰ３）の波形が示される。また、トランジスタＰ１４のソース・ドレイン間電圧（ＶＤＣ３−ＶＰ３）は、図９（ｃ）に示されるように、最大Ｖボルトである。
【００６９】
トランジスタＰ１３のゲート電圧ＶＧ３は、図８（ｄ）に示されるように、最大３Ｖボルトの電圧が印加されるが、最小のゲート電圧ＶＧ３はＶボルトである。また、トランジスタＰ１３のソース電圧またはドレイン電圧は、２Ｖボルト〜３Ｖボルトである。ここで、昇圧クロック信号ＶＩＮ１１及びＶＩＮ２１の立ち下がり遅延タイミングΔｔ１は、トランジスタＰ１４とＰ１３との接続ノードの電圧ＶＰ３の立ち下がり遷移時間以上となるように調整されている。そのため、電圧ＶＰ３が２Ｖボルトになってから、トランジスタＰ１３のゲート電圧ＶＧ３が最小のＶボルトになる。したがって、図９（ｄ）、（ｅ）に示されるように、ゲート・ソース（ドレイン）間電圧の最大値は、±Ｖボルトとなる。なお、図９（ｄ）には、トランジスタＰ１３のゲート・ソース（ドレイン）間電圧（ＶＧ３−ＶＰ３）の波形が示され、図９（ｅ）には、トランジスタＰ１３のゲート・ドレイン（ソース）間電圧（ＶＧ３−ＶＤＣ２）の波形が示される。また、トランジスタＰ１３のソース・ドレイン間電圧（ＶＰ３−ＶＤＣ２）は、図９（ｆ）に示されるように、最大Ｖボルトである。
【００７０】
トランジスタＰ１２のゲート電圧ＶＧ２は、図８（ｅ）に示されるように、最大２Ｖボルトの電圧が印加されるが、最小のゲート電圧ＶＧ２はＶボルトである。また、トランジスタＰ１２のソース電圧またはドレイン電圧は、Ｖボルト〜２Ｖボルトである。ゲート・ソース（ドレイン）間電圧の最大値は、図９（ａ）、（ｂ）に示されるように、±Ｖボルト（例えば±２．８ボルト）である。なお、図９（ａ）には、トランジスタＰ１２のゲート・ソース（ドレイン）間電圧（ＶＧ２−ＶＤＣ２）の波形が示され、図９（ｂ）には、トランジスタＰ１２のゲート・ドレイン（ソース）間電圧（ＶＧ２−ＶＰ１）の波形が示される。また、トランジスタＰ１２のソース・ドレイン間電圧（ＶＤＣ２−ＶＰ１）は、図９（ｃ）に示されるように、最大Ｖボルトである。
【００７１】
トランジスタＰ１１のゲート電圧ＶＧ１は、図８（ｆ）に示されるように、最大２Ｖボルトであり、最小のゲート電圧ＶＧ１は０ボルトである。また、トランジスタＰ１１のソース電圧またはドレイン電圧は、Ｖボルト〜２Ｖボルトである。ここで、昇圧クロック信号ＶＩＮ１１及びＶＩＮ２１の立ち下がり遅延タイミングΔｔ１は、トランジスタＰ１２とＰ１１との接続ノードの電圧ＶＰ１の立ち上がり遷移時間以上となるように調整されている。そのため、電圧ＶＰ１がＶボルトになってから、トランジスタＰ１１のゲート電圧ＶＧ１が最小の０ボルトになる。したがって、図９（ｄ）、（ｅ）に示されるように、ゲート・ソース（ドレイン）間電圧の最大値は、±Ｖボルトとなる。なお、図９（ｄ）には、トランジスタＰ１１のゲート・ドレイン（ソース）間電圧（ＶＧ１−ＶＰ１）の波形が示され、図９（ｅ）には、トランジスタＰ１１のゲート・ドレイン（ソース）間電圧（ＶＧ１−ＶＤＣ１）の波形が示される。また、トランジスタＰ１１のソース・ドレイン間電圧（ＶＰ１−ＶＤＣ１）は、図９（ｆ）に示されるように、最大Ｖボルトである。
【００７２】
このように、昇圧回路１０は、電源電圧ＶＤＣ２、ＶＤＣ１間に直列に接続されたトランジスタＰ２４１、Ｐ２４２の接続ノードが、コンデンサＣ１からコンデンサＣ２への電荷移動の経路となるトランジスタＰ１２のゲートに接続されるため、トランジスタＰ１２のゲート・ソース（ドレイン）間及びソース・ドレイン間の電圧印加を最大で±Ｖボルトに抑えることができる。このため、トランジスタＰ１２は、入力信号を供給するトランジスタと同じ耐圧の低耐圧トランジスタを使用することができる。
【００７３】
さらに、第１の昇圧手段のチャージポンプ動作の開始前に、電源電圧ＶＤＣ２と電源電圧ＶＤＣ１とが同電圧となっている状態においても、トランジスタＰ２４２のゲート電圧及びトランジスタＰ２４２のゲート電圧のローレベルは、電源電圧ＶＳＳとなるため、トランジスタＰ２４２、Ｐ２４１のうちのどちらか一方がオン（電気的に導通）する。そのため、第１の昇圧手段のチャージポンプ動作の開始時において、トランジスタＰ１２のゲート電圧ＶＧ２が不定状態とならず、トランジスタＰ１２のスイッチング動作が正常に機能する。トランジスタＰ１２のゲート電圧ＶＧ２が不定状態であると、トランジスタＰ１２がオンせず、コンデンサＣ１の電荷を、電源電圧ＶＤＣ２を保持するコンデンサＣ２へ移動する放電動作が行われず、チャージポンプ動作が正常に行われない。
【００７４】
トランジスタＰ１２のゲート電圧ＶＧ２がトランジスタＰ２４１のオンにより、電源電圧ＶＤＣ１が供給される。さらに、インバータ２１の反転動作によって、コンデンサＣ１の接続ノードの電圧ＶＰ１が、電源電圧ＶＤＣ１の約２倍（２Ｖボルト）となると、電源電圧ＶＤＣ２を保持するコンデンサＣ２への放電動作が行われる。
【００７５】
同様に、電源電圧ＶＤＣ３、ＶＤＣ２間に直列に接続されたトランジスタＰ４４１、Ｐ４４２の接続ノードが、コンデンサＣ３からコンデンサＣ４への電荷移動の経路となるトランジスタＰ１４のゲートに接続されるため、トランジスタＰ１４のゲート・ソース（ドレイン）間及びソース・ドレイン間の電圧印加を最大で±Ｖボルトに抑えることができる。このため、トランジスタＰ１４は、入力信号を供給するトランジスタと同じ耐圧の低耐圧トランジスタを使用することができる。
【００７６】
さらに、第２の昇圧手段のチャージポンプ動作の開始前に、電源電圧ＶＤＣ３と電源電圧ＶＤＣ２とが同電圧となっている状態においても、トランジスタＰ４４２のゲート電圧及びトランジスタＰ４４１のゲート電圧のローレベルは電源電圧ＶＳＳとなるので、トランジスタＰ４４２、Ｐ４４１のうちのどちらか一方がオン（電気的に導通）する。そのため、第２の昇圧手段のチャージポンプ動作の開始時において、トランジスタＰ１４のゲート電圧ＶＧ４が不定状態とならず、トランジスタＰ１４のスイッチング動作が正常に機能する。トランジスタＰ１４のゲート電圧ＶＧ４が不定状態であると、トランジスタＰ１４がオンせず、コンデンサＣ３の電荷を、電源電圧ＶＤＣ３を保持するコンデンサＣ４へ放電する放電動作が行われず、チャージポンプ動作が正常に行われない。トランジスタＰ１４のゲート電圧ＶＧ４がトランジスタＰ４４１のオンにより、電源電圧ＶＤＣ２が供給される。さらに、インバータ２３の反転動作によって、コンデンサＣ３の接続ノードの電圧ＶＰ３が、電源電圧ＶＤＣ１の約３倍（３Ｖボルト）となると、電源電圧ＶＤＣ３を保持するコンデンサＣ４への放電動作が行われる。
【００７７】
一方、第１の昇圧手段において、電源電圧ＶＤＣ１からコンデンサＣ１への充電動作を行うトランジスタＰ１１のゲート電圧ＶＧ１は、最大で２Ｖボルトとなるが、最小のゲート電圧ＶＧ１は０ボルトであり、ソース又はドレイン電圧はＶボルト〜２Ｖボルトである。ここで、昇圧クロック信号ＶＩＮ１１及びＶＩＮ２１の立ち下がり遅延タイミングΔｔ１は、トランジスタＰ１１及びＰ１２の接続ノードの電圧ＶＰ１の立ち下がり遷移時間以上となるように調整される。そのため、電圧ＶＰ１がＶボルトとなってから、トランジスタＰ１１のゲート電圧ＶＧ１が最小の０ボルトとなる。したがって、図９（ｄ）、（ｅ）に示されるように、ゲート・ソース間電圧、又は、ゲート・ドレイン間電圧である電圧（ＶＧ１−ＶＰ１）及び電圧（ＶＧ１−ＶＤＣ１）の最大値は、±Ｖボルトである。このため、トランジスタＰ１１は、入力信号を供給するトランジスタと同じ耐圧の低耐圧トランジスタを使用することができる。
【００７８】
同様に、第２の昇圧手段において、電源電圧ＶＤＣ２からコンデンサＣ３への充電動作を行うトランジスタＰ１３のゲート電圧ＶＧ３は、最大で３Ｖボルトとなるが、最小のゲート電圧ＶＧ３はＶボルトであり、ソース又はドレイン電圧は２Ｖボルト〜３Ｖボルトである。ここで、昇圧クロック信号ＶＩＮ１１及びＶＩＮ２１の立ち下がり遅延タイミングΔｔ１は、トランジスタＰ１４及びＰ１３の接続ノードの電圧ＶＰ３の立ち下がり遷移時間以上となるように調整される。そのため、電圧ＶＰ３が２Ｖボルトとなってから、トランジスタＰ１３のゲート電圧ＶＧ２が最小のゲート電圧のＶボルトとなる。したがって、図９（ｄ）、（ｅ）に示されるように、ゲート・ソース間電圧、又は、ゲート・ドレイン間電圧である電圧（ＶＧ３−ＶＰ３）及び電圧（ＶＧ３−ＶＤＣ２）の最大値は、±Ｖボルトである。このため、トランジスタＰ１３は、入力信号を供給するトランジスタと同じ耐圧の低耐圧トランジスタを使用することができる。
【００７９】
したがって、チャージポンプ動作を行うトランジスタＰ１１〜Ｐ１４として、ゲート・ソース間耐圧がＶボルト程度（例えば３ボルト）の低耐圧トランジスタを使用することができる。中耐圧トランジスタを耐圧が約１／２の低耐圧トランジスタに変更することにより、トランジスタサイズを小さくする（例えば１／２以下）ことができる。特に、トランジスタＰ１１〜Ｐ１４は、電流を多く流すトランジスタであり、サイズ縮小化の効果は大きい。すなわち、幅広い入力電源電圧範囲にわたって、入力信号を供給するトランジスタの耐圧を満足するデバイスを選定することにより、チャージポンプ動作を行うトランジスタＰ１１〜Ｐ１４の耐圧も最適なものとすることができる。したがって、昇圧回路の基板面積を縮小化しつつ、効率のよい昇圧出力を得ることができる。
【００８０】
次に、本発明の第２の実施の形態に係る昇圧回路が説明される。昇圧回路２０は、図１０に示されるように、昇圧クロック生成回路２２から昇圧クロック信号ＶＩＮ１１〜ＶＩＮ１３を供給され、電源電圧ＶＤＣ１を約２倍に昇圧した電源電圧ＶＤＣ２、約３倍に昇圧した電源電圧ＶＤＣ３を生成する。図１１に、昇圧回路２０の構成が示される。図７に示される第１の実施の形態に係る昇圧回路１０と同じ構成要素に関しては、同じ符号を付してその詳細な説明を省略する。ここでは、説明を簡単にするために、基準電圧となる電源電圧ＶＳＳが０ボルト（接地電圧）であり、電源電圧ＶＤＣ１がＶボルト（例えば、２．８ボルト）であるとする。また、昇圧回路２０が理想的に動作するものとして、電源電圧ＶＤＣ２は２Ｖボルト（例えば、５．６ボルト）に、電源電圧ＶＤＣ３は３Ｖボルト（例えば、８．４ボルト）に昇圧されるものとして説明される。また、トランジスタの耐圧をＶ程度（例えば３ボルト）、２Ｖ程度（例えば６ボルト）、３Ｖ程度（例えば９ボルト）として、それぞれの耐圧を有するトランジスタを、低耐圧トランジスタ、中耐圧トランジスタ、高耐圧トランジスタと呼ぶことにする。
【００８１】
昇圧回路２０は、図１１に示されるように、ＰチャネルＭＯＳトランジスタＰ１１〜Ｐ１４と、コンデンサＣ１〜Ｃ４と、インバータ２１、２３と、ゲート制御部１０１、２００、３０１、４００とを具備する。第１の実施の形態との違いは、ゲート制御部１００、３００がゲート制御部１０１、３０１に置き換わり、インバータ２３を駆動する昇圧クロック信号ＶＩＮ１１と異なる昇圧クロック信号ＶＩＮ１２によってインバータ２１が駆動されることである。
【００８２】
ゲート制御回路１０１は、電源電圧ＶＰ１、ＶＭ１が供給されるインバータ１２４を備える。インバータ１２４には、昇圧クロック信号ＶＩＮ１３が入力され、インバータ１２４によって反転されてレベルシフトされた信号（電圧ＶＧ１）がトランジスタＰ１１のゲートに印加される。
【００８３】
インバータ１２４は、図３に示されるように、他のインバータと同様の構成である。電源電圧ＶＤＤ１としてトランジスタＰ１１、Ｐ１２の接続ノードの電圧ＶＰ１が供給され、電源電圧ＶＤＤ０としてインバータ２１の出力ノードの電圧ＶＭ１が供給される。インバータ１２４の入力信号は、電源電圧ＶＤＣ１と電源電圧ＶＳＳとの間で変化する昇圧クロック信号ＶＩＮ１３である。インバータ１２４としては、中耐圧トランジスタを使用する必要がある。
【００８４】
ゲート制御回路３０１は、電源電圧ＶＰ３、ＶＰ１が供給されるインバータ３２４を備える。インバータ３２４の入力ノードには、電源電圧ＶＤＣ２が接続され、出力ノードは、トランジスタＰ１３のゲートに接続される（電圧ＶＧ３）。
【００８５】
インバータ３２４は、図３に示されるように、通常のインバータと同様の構成である。電源電圧ＶＤＤ１としてトランジスタＰ１３、Ｐ１４の接続ノードの電圧ＶＰ３が供給され、電源電圧ＶＤＤ０としてトランジスタＰ１１、Ｐ１２の接続ノードの電圧ＶＰ１が供給される。インバータ３２４の入力信号として、電源電圧ＶＤＣ２が入力ノードに入力される。インバータ３２４においては、ＮチャネルＭＯＳトランジスタＮ２０は、中耐圧トランジスタを使用する必要があるが、ＰチャネルＭＯＳトランジスタは、低耐圧トランジスタを使用することができる。
【００８６】
ここで、第１の昇圧手段は、トランジスタＰ１１、Ｐ１２と、インバータ２１と、コンデンサＣ１、Ｃ２とを含む。第２の昇圧手段は、トランジスタＰ１３、Ｐ１４と、インバータ２３と、コンデンサＣ３、Ｃ４とを含む。
【００８７】
昇圧回路２０は、昇圧クロック信号ＶＩＮ１１〜ＶＩＮ１３が供給されてチャージポンプ動作を行って昇圧電圧を得る。第１の昇圧手段が電源電圧ＶＤＣ１を昇圧して電源電圧ＶＤＣ２を生成し、第２の昇圧手段が電源電圧ＶＤＣ２を昇圧して電源電圧ＶＤＣ３を生成する。
【００８８】
次に、図１２、図１３を参照して、昇圧回路２０の動作を説明する。図１２、図１３には、昇圧回路２０の定常状態における各部の電圧波形が示される。昇圧回路２０は、トランジスタＰ１１〜Ｐ１４のスイッチング動作と、インバータ２１、２３の反転動作とによってコンデンサＣ１及びＣ３の充放電を繰り返し、それに伴うコンデンサＣ１、Ｃ３からコンデンサＣ２、Ｃ４への電荷の移動によりチャージポンプ動作を行う。その結果、トランジスタＰ１２のドレイン（ソース）からコンデンサＣ２に電荷が充電される。コンデンサＣ２の電圧ＶＤＣ２が次第に立ち上がり、定常状態において電源電圧ＶＤＣ１の約２倍（２Ｖボルト）に達する。また、トランジスタＰ１４のドレイン（ソース）からコンデンサＣ４に電荷が充電され、コンデンサＣ４の電圧ＶＤＣ３が次第に立ち上がり、定常状態において、電源電圧ＶＤＣ１の約３倍（３Ｖボルト）に達する。
【００８９】
昇圧クロック生成回路２２は、図１２（ａ）〜（ｃ）に示されるように、Ｖボルトと０ボルトとの間で変化する昇圧クロック信号ＶＩＮ１１〜ＶＩＮ１３を生成し、昇圧回路２０に供給する。図１２（ｂ）に示される昇圧クロック信号ＶＩＮ１２を基準とすると、昇圧クロック信号ＶＩＮ１１は、図１２（ａ）に示されるように、昇圧クロック信号ＶＩＮ１２より立ち上がりタイミングをΔｔ２だけ早め、立ち下がりタイミングをΔｔ２だけ遅らせた信号である。昇圧クロック信号ＶＩＮ１３は、図１２（ｃ）に示されるように、昇圧クロック信号ＶＩＮ１２より立ち上がりタイミングをΔｔ２だけ遅らせ、立ち下がりタイミングをΔｔ２だけ早めた信号である。
【００９０】
Δｔ２で示される時間は、トランジスタＰ１１、Ｐ１２の接続ノードの電圧ＶＰ１の立ち上がり／立ち下がり遷移時間、トランジスタＰ１３及びＰ１４の接続ノードの電圧ＶＰ３の立ち上がり／立ち下がり遷移時間以上となるように、調整される。なお、この遅延時間Δｔ２は、電圧ＶＰ１の立ち上がり／立ち下がり遷移時間、電圧ＶＰ３の立ち上がり／立ち下がり遷移時間により異なる時間であってもよい。
【００９１】
昇圧クロック信号ＶＩＮ１１が入力されるゲート制御部２００、４００の動作は、第１の実施の形態で説明された動作と同じであり、説明を省略する。
【００９２】
ゲート制御部１０１では、昇圧クロック信号ＶＩＮ１２に応じてインバータ１２４の電源電圧ＶＰ１、ＶＭ１が変化するため（図１２（ｉ））、インバータ１２４の出力信号も変化する。インバータ１２４は、入力ノードにハイレベルの信号が印加されると電圧ＶＭ１を出力し、ローレベルの信号が印加されると電圧ＶＰ１を出力する。インバータ１２４には、昇圧クロック信号ＶＩＮ１３が入力されるため、インバータ１２４から出力される電圧ＶＧ１は、図１２（ｇ）に示されるように、昇圧クロック信号ＶＩＮ１１が立ち上がって２Δｔ２経過後に電圧ＶＭ１と同じ０ボルトになる。このとき、トランジスタＰ１１のゲート電圧ＶＧ１が電圧ＶＭ１（０ボルト）であるから、トランジスタＰ１１はオン状態になり、コンデンサＣ１が電源電圧ＶＤＣ１によって充電される。
【００９３】
その後、電圧ＶＧ１は、昇圧クロック信号ＶＩＮ１３が立ち下がるとともにインバータ１２４の出力が反転して一旦電圧ＶＰ１と同じＶボルトになり、トランジスタＰ１１はオフ状態になる。さらに、電圧ＶＧ１は、Δｔ２経過後の昇圧クロックＶＩＮ１２の立ち下がりに応じて電圧ＶＰ１とともに２Ｖボルトになる。
【００９４】
ここで、トランジスタＰ１１のゲート電圧ＶＧ１は、最大２Ｖボルトになるが、最小０ボルトである。また、トランジスタＰ１１のソース電圧またはドレイン電圧は、Ｖボルト〜２Ｖボルトである。図１３（ｆ）に電圧（ＶＧ１−ＶＰ１）の波形が示され、図１３（ｈ）に電圧（ＶＧ１−ＶＤＣ１）の波形が示される。これらに示されるように、トランジスタＰ１１のゲート・ソース（ドレイン）間電圧、すなわち電圧（ＶＧ１−ＶＰ１）及び電圧（ＶＧ１−ＶＤＣ１）の最大値は、±Ｖボルト（例えば±２．８ボルト）である。
【００９５】
（ゲート制御部３０１）
昇圧クロックＶＩＮ１１がハイレベルになってΔｔ２経過後、ゲート制御部３０１では、インバータ３２４に供給される電圧ＶＰ３は、図１２（ｈ）に示されるように、電圧ＶＤＣ２と同じ電圧（２Ｖボルト）になる。このとき、昇圧クロック信号ＶＩＮ２がハイレベルになり、インバータ３２４に供給される電圧ＶＰ１が、図１２（ｉ）に示されるように、２ＶボルトからＶボルト（電圧ＶＤＣ１）になる。そのため、入力ノードに電圧ＶＤＣ２が接続されているインバータ３２４は、図１２（ｅ）に示されるように、低い電源電圧として供給される電圧ＶＰ１（Ｖボルト）を出力し、トランジスタＰ１３のゲートに印加する（ＶＧ３）。これにより、トランジスタＰ１３はオン状態になり、コンデンサＣ３は、電圧ＶＤＣ２になるまで充電される。
【００９６】
また、昇圧クロック信号ＶＩＮ１２がローレベルになると、図１２（ｉ）に示されるように、電圧ＶＰ１は２Ｖボルトになる。インバータ３２４は、入力ノードに電圧ＶＤＣ２（２Ｖボルト）が印加されているため、図１２（ｅ）に示されるように、高い電源電圧として供給されている電圧ＶＰ３（３Ｖボルト）を出力し、トランジスタＰ１３のゲートに印加する。トランジスタＰ１３は、オフ状態になる。その後、昇圧クロック信号ＶＩＮ１１がローレベルとなって、コンデンサＣ３の両端それぞれの電圧ＶＰ３、ＶＭ３は、図１２（ｈ）に示されるように、立ち上がる。
【００９７】
ここで、トランジスタＰ１３のゲート電圧ＶＧ３は、最大３Ｖボルトとなり、最小Ｖボルトとなる。また、ソース（ドレイン）電圧は、２Ｖボルト〜３Ｖボルトである。図１３（ｅ）、（ｇ）に示されるように、ゲート・ソース（ドレイン）間電圧の最大値は、±Ｖボルト（例えば±２．８ボルト）である。なお、図１３（ｅ）に、トランジスタＰ１３のゲート・ドレイン（ソース）間電圧（ＶＧ３−ＶＰ３）の波形が示され、図１３（ｇ）に、トランジスタＰ１３のゲート・ソース（ドレイン）間電圧（ＶＧ３−ＶＤＣ２）が示される。
【００９８】
したがって、チャージポンプ動作を行うトランジスタＰ１１〜Ｐ１４として、ゲート・ソース間耐圧がＶボルト程度（例えば３ボルト）の低耐圧トランジスタを使用することができる。その耐圧は、入力信号を供給するトランジスタの耐圧と同程度でよい。このように、第２の実施の形態に係る昇圧回路２０は、第１の実施の形態に係る昇圧回路１０よりもゲート電圧制御用の回路を削減することができ、基板面積をさらに縮小化することができる。
【００９９】
また、ここでは、第１、第２の昇圧手段により、２倍、３倍の昇圧電圧を得る実施の形態を説明したが、さらに、同様の昇圧手段を配置するとより高い電圧の昇圧電圧を得ることができる。
【０１００】
以上説明したように、本発明によれば、チャージポンプ動作を行うトランジスタＰ１１〜Ｐ１４として、ゲート・ソース間耐圧が入力信号を供給するトランジスタと同程度のトランジスタを使用することができる。これにより、幅広い入力電源電圧を効率よく昇圧出力しながら、かかる昇圧回路の基板面積を縮小化することができる。
【図面の簡単な説明】
【０１０１】
【図１】昇圧回路の構成例を示す回路図である。
【図２】レベルシフタの構成例を示す回路図である。
【図３】インバータの構成例を示す回路図である。
【図４】昇圧回路の各部の電圧変化を示す図である。
【図５】各トランジスタのノード間電圧を示す図である。
【図６】本発明の第１の実施の形態に係る半導体装置の昇圧電源部を示す図である。
【図７】本発明の第１の実施の形態に係る昇圧回路の構成を示す図である。
【図８】本発明の第１の実施の形態に係る昇圧回路の各部の電圧変化を示す図である。
【図９】本発明の第１の実施の形態に係る昇圧回路の各トランジスタのノード間電圧を示す図である。
【図１０】本発明の第２の実施の形態に係る半導体装置の昇圧電源部を示す図である。
【図１１】本発明の第２の実施の形態に係る昇圧回路の構成を示す図である。
【図１２】本発明の第２の実施の形態に係る昇圧回路の各部の電圧変化を示す図である。
【図１３】本発明の第２の実施の形態に係る昇圧回路の各トランジスタのノード間電圧を示す図である。
【符号の説明】
【０１０２】
１０、２０  昇圧回路
１２、２２  昇圧クロック生成回路
２１、２３  インバータ
１００、２００、３００、４００  ゲート制御回路
１２１〜１２４、２２１〜２２２、３２１〜３２４、４２１〜４２２  インバータ
１３１、２３１、３３１、４３１  レベルシフタ
Ｐ１１〜Ｐ１４  ＰチャネルＭＯＳトランジスタ
Ｐ２０、Ｐ２１、Ｐ２３、Ｐ３１、Ｐ３２  ＰチャネルＭＯＳトランジスタ
Ｐ２４１、Ｐ２４２、Ｐ４４１、Ｐ４４２  ＰチャネルＭＯＳトランジスタ
Ｎ２０、Ｎ２１、Ｎ２３、Ｎ３１、Ｎ３２  ＮチャネルＭＯＳトランジスタ
Ｃ１〜Ｃ４  コンデンサ
５００、６００、７００、８００  ゲート制御回路
５３１、６３１、７３１、８３１  レベルシフタ
５２１〜５２３、６２１〜６２３、７２１〜７２３、８２１〜８２３  インバータ
９２１、９２３  インバータ
Ｐ９１１〜Ｐ９１４  ＰチャネルＭＯＳトランジスタ
Ｐ９２１、Ｐ９２３  ＰチャネルＭＯＳトランジスタ
Ｎ９２１、Ｎ９２３  ＮチャネルＭＯＳトランジスタ
Ｐ２０、Ｐ３１、Ｐ３２  ＰチャネルＭＯＳトランジスタ
Ｎ２０、Ｎ３１、Ｎ３２  ＮチャネルＭＯＳトランジスタ
【図１】
2010093919.tif 000003
【図２】
2010093919.tif 000004
【図３】
2010093919.tif 000005
【図４】
2010093919.tif 000006
【図５】
2010093919.tif 000007
【図６】
2010093919.tif 000008
【図７】
2010093919.tif 000009
【図８】
2010093919.tif 000010
【図９】
2010093919.tif 000011
【図１０】
2010093919.tif 000012
【図１１】
2010093919.tif 000013
【図１２】
2010093919.tif 000014
【図１３】
2010093919.tif 000015