(57)【要約】【課題】活性層の界面特性が向上できる薄膜トランジスタ、その製造方法及び薄膜トランジスタを備える平板表示装置を提供する。【解決手段】基板と、前記基板上に形成されたソース電極及びドレイン電極と、前記ソース電極及びドレイン電極と一部重なり、酸化物半導体からなる活性層と、ゲート絶縁層によって前記活性層と絶縁されるゲート電極と、前記活性層の上部面及び下部面のうちの少なくとも一面に形成された界面安定化層とを有し、前記界面安定化層は３.０〜８.０ｅＶのバンドギャップを有する酸化物からなる。【選択図】図１
2010016347.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成されたソース電極及びドレイン電極と、
前記ソース電極及びドレイン電極と一部重なり、酸化物半導体からなる活性層と、
ゲート絶縁層によって前記活性層と絶縁されるゲート電極と、
前記活性層の上部面及び下部面のうちの少なくとも一面に形成された界面安定化層とを有し、
前記界面安定化層は３.０〜８.０ｅＶのバンドギャップを有する酸化物からなる薄膜トランジスタ。
【請求項２】
前記酸化物半導体は、酸化亜鉛（ＺｎＯ）を含むことを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記酸化物半導体にガリウム（Ｇａ）、インジウム（Ｉｎ）、錫（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、カドミウム（Ｃｄ）、銀（Ａｇ）、銅（Ｃｕ）、ゲルマニウム（Ｇｅ）及びバナジウム（Ｖ）のうちの少なくとも１つのイオンがドーピングされることを特徴とする請求項２に記載の薄膜トランジスタ。
【請求項４】
前記界面安定化層は、ＳｉＯｘ、ＳｉＮ、ＳｉＯｘＮｙ、ＳｉＯｘＣｙ、ＳｉＯｘＣｙＨｚ、ＳｉＯｘＦｙ、ＧｅＯｘ、ＡｌＯｘ、ＧａＯｘ、ＳｂＯ、ＺｒＯｘ、ＨｆＯｘ、ＴａＯｘ、ＹＯｘ、ＶＯｘ、ＭｇＯｘ、ＣａＯｘ、ＢａＯｘ、ＳｒＯｘ及びＳＯＧからなる群より選択されることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項５】
前記界面安定化層の水素濃度は、１０+１９／cm３以下であることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項６】
基板上にソース電極及びドレイン電極を形成する段階と、
前記ソース電極及びドレイン電極を含む上部に界面安定化層及び酸化物半導体層を形成する段階と、
前記酸化物半導体層をパターニングして活性層を形成する段階と、
前記活性層を含む上部にゲート絶縁層を形成する段階と、
前記活性層上部の前記ゲート絶縁層上にゲート電極を形成する段階と
を含み、
前記界面安定化層は３.０〜８.０ｅＶのバンドギャップを有する酸化物で形成する薄膜トランジスタの製造方法。
【請求項７】
前記界面安定化層は、ＳｉＯｘ、ＳｉＮ、ＳｉＯｘＮｙ、ＳｉＯｘＣｙ、ＳｉＯｘＣｙＨｚ、ＳｉＯｘＦｙ、ＧｅＯｘ、ＧｄＯｘ、ＡｌＯｘ、ＧａＯｘ、ＳｂＯ、ＺｒＯｘ、ＨｆＯｘ、ＴａＯｘ、ＹＯｘ、ＶＯｘ、ＭｇＯｘ、ＣａＯｘ、ＢａＯｘ、ＳｒＯｘ及びＳＯＧからなる群より選択されることを特徴とする請求項６に記載の薄膜トランジスタの製造方法。
【請求項８】
前記界面安定化層は、物理蒸着方法により形成することを特徴とする請求項７に記載の薄膜トランジスタの製造方法。
【請求項９】
前記界面安定化層は、１０〜２０Åの厚さで形成することを特徴とする請求項６に記載の薄膜トランジスタの製造方法。
【請求項１０】
前記酸化物半導体は、酸化亜鉛（ＺｎＯ）を含むことを特徴とする請求項６に記載の薄膜トランジスタの製造方法。
【請求項１１】
前記酸化物半導体にガリウム（Ｇａ）、インジウム（Ｉｎ）、錫（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、カドミウム（Ｃｄ）、銀（Ａｇ）、銅（Ｃｕ）、ゲルマニウム（Ｇｅ）、ガドリニウム（Ｇｄ）及びバナジウム（Ｖ）のうちの少なくとも１つのイオンがドーピングされることを特徴とする請求項１０に記載の薄膜トランジスタの製造方法。
【請求項１２】
前記活性層を形成する段階で前記界面安定化層をパターニングすることを特徴とする請求項６に記載の薄膜トランジスタの製造方法。
【請求項１３】
前記活性層上に界面安定化層を形成する段階を更に含むことを特徴とする請求項６に記載の薄膜トランジスタの製造方法。
【請求項１４】
前記界面安定化層は、ＳｉＯｘ、ＳｉＮ、ＳｉＯｘＮｙ、ＳｉＯｘＣｙ、ＳｉＯｘＣｙＨｚ、ＳｉＯｘＦｙ、ＧｅＯｘ、ＧｄＯｘ、ＡｌＯｘ、ＧａＯｘ、ＳｂＯ、ＺｒＯｘ、ＨｆＯｘ、ＴａＯｘ、ＹＯｘ、ＶＯｘ、ＭｇＯｘ、ＣａＯｘ、ＢａＯｘ、ＳｒＯｘ及びＳＯＧからなる群より選択されることを特徴とする請求項１３に記載の薄膜トランジスタの製造方法。
【請求項１５】
前記界面安定化層は、物理蒸着方法により形成することを特徴とする請求項１４に記載の薄膜トランジスタの製造方法。
【請求項１６】
基板上にソース電極及びドレイン電極を形成する段階と、
前記ソース電極及びドレイン電極を含む上部に酸化物半導体層及び界面安定化層を形成する段階と、
前記界面安定化層及び酸化物半導体層をパターニングして活性層を形成する段階と、
前記活性層を含む上部にゲート絶縁層を形成する段階と、
前記活性層上部の前記ゲート絶縁層上にゲート電極を形成する段階とを含み、
前記界面安定化層は３.０〜８.０ｅＶのバンドギャップを有する酸化物で形成する薄膜トランジスタの製造方法。
【請求項１７】
前記酸化物半導体は、酸化亜鉛（ＺｎＯ）を含むことを特徴とする請求項１６に記載の薄膜トランジスタの製造方法。
【請求項１８】
前記酸化物半導体にガリウム（Ｇａ）、インジウム（Ｉｎ）、錫（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、カドミウム（Ｃｄ）、銀（Ａｇ）、銅（Ｃｕ）、ゲルマニウム（Ｇｅ）、ガドリニウム（Ｇｄ）及びバナジウム（Ｖ）のうちの少なくとも１つのイオンがドーピングされることを特徴とする請求項１７に記載の薄膜トランジスタの製造方法。
【請求項１９】
前記界面安定化層は、ＳｉＯｘ、ＳｉＮ、ＳｉＯｘＮｙ、ＳｉＯｘＣｙ、ＳｉＯｘＣｙＨｚ、ＳｉＯｘＦｙ、ＧｅＯｘ、ＧｄＯｘ、ＡｌＯｘ、ＧａＯｘ、ＳｂＯ、ＺｒＯｘ、ＨｆＯｘ、ＴａＯｘ、ＹＯｘ、ＶＯｘ、ＭｇＯｘ、ＣａＯｘ、ＢａＯｘ、ＳｒＯｘ及びＳＯＧからなる群より選択されることを特徴とする請求項１６に記載の薄膜トランジスタの製造方法。
【請求項２０】
前記界面安定化層は、物理蒸着方法により形成することを特徴とする請求項１６に記載の薄膜トランジスタの製造方法。
【請求項２１】
前記界面安定化層は、５０〜５０００Åの厚さで形成することを特徴とする１６に記載の薄膜トランジスタの製造方法。
【請求項２２】
多数の第１導電線と第２導電線により多数の画素が画定され、各画素に供給される信号を制御する薄膜トランジスタ及び薄膜トランジスタと連結される第１電極が形成された第１基板と、
第２電極が形成された第２基板と、
前記第１電極と第２電極との間の封止された空間に注入される液晶層とを有し、
前記薄膜トランジスタは前記第１基板上に形成されたソース電極及びドレイン電極と、
前記ソース電極及びドレイン電極と一部重なり、酸化物半導体からなる活性層と、
ゲート絶縁層によって前記活性層と絶縁されるゲート電極と、
前記活性層の上部面及び下部面のうちの少なくとも一面に形成された界面安定化層とを有し、
前記界面安定化層は３.０〜８.０ｅＶのバンドギャップを有する酸化物からなる平板表示装置。
【請求項２３】
前記酸化物半導体は、酸化亜鉛（ＺｎＯ）を含むことを特徴とする請求項２２に記載の薄膜トランジスタ。
【請求項２４】
前記酸化物半導体にガリウム（Ｇａ）、インジウム（Ｉｎ）、錫（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、カドミウム（Ｃｄ）、銀（Ａｇ）、銅（Ｃｕ）、ゲルマニウム（Ｇｅ）、ガドリニウム（Ｇｄ）及びバナジウム（Ｖ）のうちの少なくとも１つのイオンがドーピングされることを特徴とする請求項２３に記載の薄膜トランジスタ。
【請求項２５】
前記界面安定化層は、ＳｉＯｘ、ＳｉＮ、ＳｉＯｘＮｙ、ＳｉＯｘＣｙ、ＳｉＯｘＣｙＨｚ、ＳｉＯｘＦｙ、ＧｅＯｘ、ＧｄＯｘ、ＡｌＯｘ、ＧａＯｘ、ＳｂＯ、ＺｒＯｘ、ＨｆＯｘ、ＴａＯｘ、ＹＯｘ、ＶＯｘ、ＭｇＯｘ、ＣａＯｘ、ＢａＯｘ、ＳｒＯｘ及びＳＯＧからなる群より選択されることを特徴とする請求項２２に記載の薄膜トランジスタ。
【請求項２６】
第１電極、有機薄膜層及び第２電極からなる有機電界発光素子と、前記有機電界発光素子の動作を制御するための薄膜トランジスタが形成された第１基板と、
前記第１基板に対向するように配置された第２基板とを有し、
前記薄膜トランジスタは前記第１基板上に形成されたソース電極及びドレイン電極と、
前記ソース電極及びドレイン電極と一部重なり、酸化物半導体からなる活性層と、
ゲート絶縁層によって前記活性層と絶縁されるゲート電極と、
前記活性層の上部面及び下部面のうちの少なくとも一面に形成された界面安定化層とを有し、
前記界面安定化層は３.０〜８.０ｅＶのバンドギャップを有する酸化物からなる平板表示装置。
【請求項２７】
前記酸化物半導体は、酸化亜鉛（ＺｎＯ）を含むことを特徴とする請求項２６に記載の平板表示装置。
【請求項２８】
前記酸化物半導体にガリウム（Ｇａ）、インジウム（Ｉｎ）、錫（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、カドミウム（Ｃｄ）、銀（Ａｇ）、銅（Ｃｕ）、ゲルマニウム（Ｇｅ）、ガドリニウム（Ｇｄ）及びバナジウム（Ｖ）のうちの少なくとも１つのイオンがドーピングされることを特徴とする請求項２７に記載の平板表示装置。
【請求項２９】
前記界面安定化層は、ＳｉＯｘ、ＳｉＮ、ＳｉＯｘＮｙ、ＳｉＯｘＣｙ、ＳｉＯｘＣｙＨｚ、ＳｉＯｘＦｙ、ＧｅＯｘ、ＧｄＯｘ、ＡｌＯｘ、ＧａＯｘ、ＳｂＯ、ＺｒＯｘ、ＨｆＯｘ、ＴａＯｘ、ＹＯｘ、ＶＯｘ、ＭｇＯｘ、ＣａＯｘ、ＢａＯｘ、ＳｒＯｘ及びＳＯＧからなる群より選択されることを特徴とする請求項２６に記載の平板表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は酸化物半導体を活性層とする薄膜トランジスタ、その製造方法及び薄膜トランジスタを備える平板表示装置に関し、より詳しくは、活性層の一面又は両面に界面安定化層（interfacial stability layer）が備えられた薄膜トランジスタ、その製造方法及び薄膜トランジスタを備える平板表示装置に関する。
【背景技術】
【０００２】
一般に、薄膜トランジスタ（Thin Film Transistor；ＴＦＴ）はチャネル領域、ソース領域及びドレイン領域を提供する活性層と、チャネル領域の上部に形成され、ゲート絶縁層によって活性層と電気的に絶縁されるゲート電極からなる。
【０００３】
このように構成される薄膜トランジスタの活性層は、概ね非晶質シリコンやポリシリコンのような半導体物質で形成される。活性層が非晶質シリコンで形成されれば、移動度が低いため、高速で動作する駆動回路の実現が難しくなる。そして、活性層がポリシリコンで形成されれば、移動度は高いものの、閾電圧が不均一になり、別途の補償回路が追加されなければならないという問題点がある。
【０００４】
また、低温ポリシリコン（Low Temperature Poly-Silicon；ＬＴＰＳ）を用いた従来の薄膜トランジスタの製造方法は、レーザ熱処理などのような高価な費用のかかる工程が含まれるため、設備投資及び管理費用が高くなり、大面積の基板に適用し難いという問題点がある。
【０００５】
このような問題点を解決するために、最近は酸化物半導体を活性層として用いる研究が進められている。
【０００６】
下記の特許文献１には酸化亜鉛（zinc oxide；ＺｎＯ）又は酸化亜鉛（ＺｎＯ）を主成分とする酸化物半導体を活性層として用いた薄膜トランジスタが開示されている。
【０００７】
酸化亜鉛（ＺｎＯ）を主成分とする酸化物半導体は、非晶質の形態でありながら、移動度が高いため、安定的な材料であると評価されている。このような酸化物半導体を活性層として用いれば、別途の工程装置を追加で購入しなくても既存の装置を用いて薄膜トランジスタを製造できる。また、酸化物半導体は、低温で蒸着が可能であり、イオン注入が不要である上に、スパッタリング方法で蒸着できるため、大面積の基板にも適用可能である。
【０００８】
しかしながら、酸化物半導体を活性層とする薄膜トランジスタは、構造及び工程条件に応じて電気的特性が変化され易いため、信頼性が低いという問題点がある。特に、定電圧又は定電流の駆動時に閾電圧が時間に応じて正（＋）の方向に変化するが、このような現象の主因は活性層とゲート絶縁層又は活性層と保護層の界面劣化による電荷トラップ（charge trapping）であると推定される。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００４−２７３６１４号
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明は上記事情に鑑みてなされたものであって、その目的は、活性層の界面特性が向上できる薄膜トランジスタ、その製造方法及び薄膜トランジスタを備える平板表示装置を提供することにある。
【００１１】
本発明の他の目的は、活性層の界面における電荷トラップを防止できる薄膜トランジスタ、その製造方法及び薄膜トランジスタを備える平板表示装置を提供することにある。
【００１２】
本発明の更に別の目的は、電気的特性及び信頼性の高い薄膜トランジスタ、その製造方法及び薄膜トランジスタを備える平板表示装置を提供することにある。
【課題を解決するための手段】
【００１３】
前記目的を達成するために、本発明の一側面に係る薄膜トランジスタは、基板と、前記基板上に形成されたソース電極及びドレイン電極と、前記ソース電極及びドレイン電極と一部重なり、酸化物半導体からなる活性層と、ゲート絶縁層によって前記活性層と絶縁されるゲート電極と、前記活性層の上部面及び下部面のうちの少なくとも一面に形成された界面安定化層とを有し、前記界面安定化層は３.０〜８.０ｅＶのバンドギャップを有する酸化物からなる。
【００１４】
本発明の他の側面に係る薄膜トランジスタの製造方法は、基板上にソース電極及びドレイン電極を形成する段階と、前記ソース電極及びドレイン電極を含む上部に界面安定化層及び酸化物半導体層を形成する段階と、前記酸化物半導体層をパターニングして活性層を形成する段階と、前記活性層を含む上部にゲート絶縁層を形成する段階と、前記活性層上部の前記ゲート絶縁層上にゲート電極を形成する段階とを含み、前記界面安定化層は３.０〜８.０ｅＶのバンドギャップを有する酸化物で形成する。
【００１５】
本発明の別の側面に係る薄膜トランジスタの製造方法は、基板上にソース電極及びドレイン電極を形成する段階と、前記ソース電極及びドレイン電極を含む上部に酸化物半導体層及び界面安定化層を形成する段階と、前記界面安定化層及び酸化物半導体層をパターニングして活性層を形成する段階と、前記活性層を含む上部にゲート絶縁層を形成する段階と、前記活性層上部の前記ゲート絶縁層上にゲート電極を形成する段階とを含み、前記界面安定化層は３.０〜８.０ｅＶのバンドギャップを有する酸化物で形成する。
【００１６】
また、本発明の更に別の側面に係る薄膜トランジスタを備える平板表示装置は、多数の第１導電線と第２導電線により多数の画素が画定され、各画素に供給される信号を制御する薄膜トランジスタ及び薄膜トランジスタと連結される第１電極が形成された第１基板と、第２電極が形成された第２基板と、前記第１電極と第２電極との間の封止された空間に注入される液晶層とを有し、前記薄膜トランジスタは前記第１基板上に形成されたソース電極及びドレイン電極と、前記ソース電極及びドレイン電極と一部重なり、酸化物半導体からなる活性層と、ゲート絶縁層によって前記活性層と絶縁されるゲート電極と、前記活性層の上部面及び下部面のうちの少なくとも一面に形成された界面安定化層とを有し、前記界面安定化層は３.０〜８.０ｅＶのバンドギャップを有する酸化物からなる。
【００１７】
更に、本発明の他の側面に係る薄膜トランジスタを備える平板表示装置は、第１電極、有機薄膜層及び第２電極からなる有機電界発光素子と、前記有機電界発光素子の動作を制御するための薄膜トランジスタが形成された第１基板と、前記第１基板に対向するように配置された第２基板とを有し、前記薄膜トランジスタは前記第１基板上に形成されたソース電極及びドレイン電極と、前記ソース電極及びドレイン電極と一部重なり、酸化物半導体からなる活性層と、ゲート絶縁層によって前記活性層と絶縁されるゲート電極と、前記活性層の上部面及び下部面のうちの少なくとも一面に形成された界面安定化層とを有し、前記界面安定化層は３.０〜８.０ｅＶのバンドギャップを有する酸化物からなる。
【発明の効果】
【００１８】
本発明によれば、薄膜トランジスタは活性層の一面又は両面に界面安定化層が備えられる。酸化物を含む界面安定化層はゲート絶縁層及び保護層と同質性を有するため、化学的に高い界面安全性を維持できるという効果を奏する。また、酸化物を含む界面安定化層は活性層と同等であるか、活性層より大きいバンドギャップを有するため、物理的に電荷トラップを抑止すると同時に活性層を保護することができる。従って、高い界面安全性と電荷移動度により閾電圧の変化のような電気的特性の変化が最小化され、温度及び時間による信頼性の低下が防止され得る。本発明の薄膜トランジスタを平板表示装置に適用する場合には、安定した電気的特性によって更に向上した画質を実現できる。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１実施形態に係る薄膜トランジスタを説明する断面図である。
【図２】本発明の第２実施形態に係る薄膜トランジスタを説明する断面図である。
【図３】本発明の第３実施形態に係る薄膜トランジスタを説明する断面図である。
【図４ａ】本発明に係る薄膜トランジスタの製造方法を説明する断面図である。
【図４ｂ】本発明に係る薄膜トランジスタの製造方法を説明する断面図である。
【図４ｃ】本発明に係る薄膜トランジスタの製造方法を説明する断面図である。
【図４ｄ】本発明に係る薄膜トランジスタの製造方法を説明する断面図である。
【図５ａ】本発明に係る薄膜トランジスタの信頼性測定結果を説明するグラフである。
【図５ｂ】本発明に係る薄膜トランジスタの信頼性測定結果を説明するグラフである。
【図６ａ】本発明に係る薄膜トランジスタのストレス測定結果を説明するグラフである。
【図６ｂ】本発明に係る薄膜トランジスタのストレス測定結果を説明するグラフである。
【図６ｃ】本発明に係る薄膜トランジスタのストレス測定結果を説明するグラフである。
【図７】本発明に係る薄膜トランジスタを備える平板表示装置の一実施形態を説明する斜視図である。
【図８ａ】本発明に係る薄膜トランジスタを備える平板表示装置の他の実施形態を説明する平面図である。
【図８ｂ】本発明に係る薄膜トランジスタを備える平板表示装置の他の実施形態を説明する断面図である。
【図９】図８ａの有機電界発光素子を説明する断面図である。
【発明を実施するための形態】
【００２０】
下記の詳細な説明には、本発明の特定の実施形態だけを詳細に記載する。本発明の技術分野において通常の知識を有する者は、本発明の技術的思想から逸脱しない範囲内で下記の実施形態を多様に変形できる。従って、添付する図面と説明は、本発明を説明するだけであって、これら添付する図面と説明によって本発明が限定されるものではない。また、１つの構成要素が他の構成要素と「接触している」ということはそれがその他の構成要素と直接接触するか、１つ以上の要素を２つの間に介在させて間接的に接触していることを意味する。また、ある要素が他の要素に「結合されている」ということは、それがその他の要素に直接的に連結されているか、１つ以上の要素を２つの間に介在させて間接的に連結されていることを意味する。以下で同じ参照番号は同じ構成要素を意味する。
【００２１】
図１は、本発明の第１実施形態に係る薄膜トランジスタを説明する断面図であって、上部ゲート構造の一例を示す。
【００２２】
基板１０上にバッファ層１１が形成され、バッファ層１１上にソース電極１２ａ及びドレイン電極１２ｂが形成される。ソース電極１２ａ及びドレイン電極１２ｂを含む基板１０上には酸化物半導体からなる活性層１３及び界面安定化層１４が順次形成される。活性層１３を含む上部にはゲート絶縁層１５が形成され、活性層１３上部のゲート絶縁層１５上にはゲート電極１６が形成される。
【００２３】
図２は、本発明の第２実施形態に係る薄膜トランジスタを説明する断面図であって、上部ゲート構造の他の例を示す。
【００２４】
基板２０上にバッファ層２１が形成され、バッファ層２１上にソース電極２２ａ及びドレイン電極２２ｂが形成される。ソース電極２２ａ及びドレイン電極２２ｂを含む基板２０上には界面安定化層２３及び酸化物半導体からなる活性層２４が順次形成される。活性層２４を含む上部にはゲート絶縁層２５が形成され、活性層２４上部のゲート絶縁層２５上にはゲート電極２６が形成される。
【００２５】
図３は、本発明の第３実施形態に係る薄膜トランジスタを説明する断面図であって、上部ゲート構造の更に他の例を示す。
【００２６】
基板３０上にバッファ層３１が形成され、バッファ層３１上にソース電極３２ａ及びドレイン電極３２ｂが形成される。ソース電極３２ａ及びドレイン電極３２ｂを含む基板３０上には界面安定化層３３、酸化物半導体からなる活性層３４及び界面安定化層３５が順次形成される。活性層３４を含む上部にはゲート絶縁層３６が形成され、活性層３４上部のゲート絶縁層３６上にはゲート電極３７が形成される。
【００２７】
前記実施形態において、活性層１３、２４、３４は両側部がソース電極１２ａ、２２a、３２ａ及びドレイン電極１２ｂ、２２ｂ、３２ｂと一部重なり、、チャネル領域がゲート電極１６、２６、３７と重なるように配置される。活性層１３、２４、３４を構成する酸化物半導体は、酸化亜鉛（ＺｎＯ）を含み、ガリウム（Ｇａ）、インジウム（Ｉｎ）、錫（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、カドミウム（Ｃｄ）、銀（Ａｇ）、銅（Ｃｕ）、ゲルマニウム（Ｇｅ）、ガドリニウム（Ｇｄ）及びバナジウム（Ｖ）のうちの少なくとも１つのイオンがドーピングされ得る。活性層１３、２４、３４は、例えば、ＺｎＯ、ＺｎＧａＯ、ＺｎＩｎＯ、ＺｎＳｎＯ、ＧａＩｎＺｎＯ、ＣｄＯ、ＩｎＯ、ＧａＯ、ＳｎＯ、ＡｇＯ、ＣｕＯ、ＧｅＯ、ＧｄＯ、ＨｆＯなどで形成される。
【００２８】
界面安定化層１４、２３、３３、３５は、活性層１３、２４、３４と同等であるか、活性層１３、２４、３４より大きいバンドギャップ、例えば、３.０〜８.０ｅＶのバンドギャップを有する酸化物であって、ＳｉＯｘ、ＳｉＮ、ＳｉＯｘＮｙ、ＳｉＯｘＣｙ、ＳｉＯｘＣｙＨｚ、ＳｉＯｘＦｙ、ＧｅＯｘ、ＧｄＯｘ、ＡｌＯｘ、ＧａＯｘ、ＳｂＯ、ＺｒＯｘ、ＨｆＯｘ、ＴａＯｘ、ＹＯｘ、ＶＯｘ、ＭｇＯｘ、ＣａＯｘ、ＢａＯｘ、ＳｒＯｘ及びＳＯＧ（spin on glass）からなる群より選択されることができる。
【００２９】
図１〜図３に示すように、本発明の薄膜トランジスタは、活性層１３、２４、３４の一面又は両面に界面安定化層１４、２３、３３、３５が備えられる。界面安定化層１４、２３、３３、３５は、３.０〜８.０ｅＶのバンドギャップを有する酸化物からなる。界面安定化層１４、２３、３３、３５のバンドギャップが活性層１３、２４、３４のバンドギャップ、例えば、３.０ｅＶより小さければ電荷が容易に抜け出すため、チャネルのキャリアを効果的に利用できなくなり、バンドギャップが８.０ｅＶより大きくなれば、高い絶縁特性により電気的特性が低下する。酸化物を含む界面安定化層１４、２３、３３、３５は、ゲート絶縁層１５、２５、３６及び保護層（図示せず）と同質性を有するため、化学的に高い界面安全性を維持し、活性層１３、２４、３４と同等であるか、活性層１３、２４、３４より大きいバンドギャップを有するため、物理的に電荷トラップを抑止する。
【００３０】
電荷トラップの抑止効果を高めるためには、界面安定化層１４、２３、３３、３５の水素濃度を１０+１９／cm３以下に調節することが好ましい。界面安定化層１４、２３、３３、３５の水素濃度が１０+１９／cm３より高ければ、水素が活性層１３、２４、３４の表面部に侵入（拡散）してトラップとして作用するため、活性層１３、２４、３４の電気的特性が低下し得る。界面安定化層１４、２３、３３、３５の水素濃度を１０+１９／cm３以下に調節するためには、化学蒸着方法よりはスパッタリング蒸着方法のような物理蒸着方法を利用することが好ましい。
【００３１】
また、本発明の界面安定化層１４、２３、３３、３５は、チャネル領域の活性層１３、２４、３４を保護すると同時に後続する熱処理過程でキュアリング（curing）効果を高めるため、活性層１３、２４、３４の被害を回復させる役割もする。
【００３２】
活性層２４、３４と、ソース電極２２ａ、３２ａ及びドレイン電極２２ｂ、３２ｂとの間に介在される界面安定化層２３及び３３は、ソース電極２２ａ、３２ａ及びドレイン電極２２ｂ、３２ｂと活性層１３、２４、３４の接触抵抗が低く維持されるように１００Å以下の厚さ、好ましくは１０〜２０Åの厚さで形成されることが好ましい。そして、活性層１３、３４上部面の界面安定化層１４、３５は、活性層１３、３４を十分に保護し、界面安全性を維持できるように５０〜５０００Åの厚さで形成されることが好ましい。
【００３３】
上記の通りに構成された本発明に係る薄膜トランジスタの製造方法を図４ａ〜図４ｄを通じて詳細に説明すれば、以下の通りである。説明の便宜上、図３の構造を例に挙げて説明する。
【００３４】
まず、図４ａに示すように、基板３０上にＭｏ、ＭｏＷ、Ａｌ、ＡｌＡｄ、ＡｌＬｉＬａなどで導電層を形成した後、パターニングしてソース電極３２ａ及びドレイン電極３２ｂを形成する。このとき、不純物の拡散などを防止するために、基板３０上にバッファ層３１を形成し、バッファ層３１上にソース電極３２ａ及びドレイン電極３２ｂを形成できる。基板３０としては、シリコン（Ｓｉ）などの半導体基板、ガラスやプラスチックなどの絶縁基板又は金属基板を用いることができる。
【００３５】
次に、図４ｂに示すように、ソース電極３２ａ及びドレイン電極３２ｂを含む基板３０上に界面安定化層３３、酸化物半導体層３４及び界面安定化層３５を順次形成する。界面安定化層３３、３５は、活性層３４と同等であるか、活性層３４より大きいバンドギャップ、例えば、３.０〜８.０ｅＶのバンドギャップを有する酸化物であって、ＳｉＯｘ、ＳｉＮ、ＳｉＯｘＮｙ、ＳｉＯｘＣｙ、ＳｉＯｘＣｙＨｚ、ＳｉＯｘＦｙ、ＧｅＯｘ、ＧｄＯｘ、ＡｌＯｘ、ＧａＯｘ、ＳｂＯ、ＺｒＯｘ、ＨｆＯｘ、ＴａＯｘ、ＹＯｘ、ＶＯｘ、ＭｇＯｘ、ＣａＯｘ、ＢａＯｘ、ＳｒＯｘ及びＳＯＧからなる群より選択されることができる。
【００３６】
シリコン酸化物（ＳｉＯｘ）及びアルミニウム酸化物（ＡｌＯｘ）は、高周波（ＲＦ）又は直流（ＤＣ）スパッタリングなどの物理的な方法で蒸着できる。高周波（ＲＦ）スパッタリング方法でアルミニウム酸化物（ＡｌＯｘ）を蒸着する場合、酸素比を４〜１０％に調節すれば、温度、ゲートバイアス（ＤＣ bias）などのストレスに対して信頼性に優れた界面安定化層３３、３５を得ることができる。
【００３７】
次に、図４ｃに示すように、界面安定化層３５、活性層３４及び界面安定化層３３を順次パターニングして酸化物半導体からなる活性層３４を形成する。このとき、酸化物半導体層３４下部面の界面安定化層３３はパターニングしないこともできる。
【００３８】
次に、図４ｄに示すように、活性層３４を含む上部にＳｉＯ２、ＳｉＮｘ、ＧａＯ３などでゲート絶縁層３６を形成する。そして、ゲート絶縁層３６上にＡｌ、Ｃｒ、ＭｏＷなどで導電層を形成した後、パターニングして活性層３４上部のゲート絶縁層３６上にゲート電極３７を形成する。
【００３９】
図５ａには、本発明に係る薄膜トランジスタの信頼性測定結果を示す。この測定結果は、界面安定化層をアルミニウム酸化物（ＡｌＯｘ）で形成した場合の結果である。温度を常温から１００℃に増加させた後も閾電圧（Ｖｔｈ）、スロップファクタ（slop-factor）、オフ電流（off current）が殆ど変化しない優れた信頼性を示す。それに対し、図５ｂはプラズマ化学気相蒸着（ＰＥＣＶＤ）方法でシリコン酸化物（ＳｉＯｘ）を蒸着して界面安定化層を形成した場合の信頼性測定結果である。この場合、温度が増加するにつれて閾電圧（Ｖｔｈ）が負の方向に変化し、スロップファクタが劣化した。
【００４０】
図６ａ及び図６ｂは、本発明に係る薄膜トランジスタのストレス測定結果であって、図６ａはゲート電極に１５Ｖの電圧（ＶＧＳ）を１時間印加した場合であり、図６ｂはゲート電極に−１５Ｖの電圧（ＶＧＳ）を１時間印加した場合である。図６ａの場合に０.５Ｖの閾電圧（Ｖｔｈ）のシフト変化を示し、図６ｂの場合には−０．７Ｖの閾電圧（Ｖｔｈ）のシフト変化を示した。それに対し、図６ｃは界面安定化層をシリコン酸化物（ＳｉＯｘ）で形成した場合であって、シリコン酸化物（ＳｉＯｘ）は一般的なポリシリコン薄膜トランジスタの製造に適用される方法で、９００℃の温度で乾燥式（Ｏ２）又は湿式（Ｈ２Ｏ）熱酸化方法による熱酸化物（ＳｉＯ２）を用いた。ゲート電極に１５Ｖの電圧（ＶＧＳ）を１時間印加した場合に２.１Ｖの閾電圧（Ｖｔｈ）の変化が、ゲート電極に−１５Ｖの電圧（ＶＧＳ）を１時間印加した場合には−２．８Ｖの閾電圧（Ｖｔｈ）の変化が示された。従って、図６ａ及び図６ｂの結果を通じて薄膜トランジスタの信頼性が従来に比べて顕著に改善されることが分かる。
【００４１】
本発明の薄膜トランジスタは、平板表示装置に適用されることができる。図７は、本発明に係る薄膜トランジスタを備える平板表示装置の一実施形態を説明する斜視図であって、画像を表示する表示パネル１００を中心に概略的に説明する。
【００４２】
表示パネル１００は、対向配置された２つの基板１１０、１２０と、２つの基板１１０、１２０との間に介在された液晶層１３０とからなり、基板１１０にマトリックス状に配列された多数のゲート線１１１とデータ線１１２により画素領域１１３が画定される。
【００４３】
ゲート線１１１とデータ線１１２とが交差する部分の基板１１０には各画素に供給される信号を制御する薄膜トランジスタ１１４及び薄膜トランジスタ１１４と連結された画素電極１１５が形成される。薄膜トランジスタ１１４は、図１〜図３のうちの１つの構造を有し、図４ａ〜図４ｄを参照して説明した本発明の製造方法によって製造されることができる。
【００４４】
また、基板１２０にはカラーフィルタ１２１及び共通電極１２２が形成される。そして、基板１１０、１２０の背面には偏光板１１６、１２３がそれぞれ形成され、偏光板１１６の下部には光源としてバックライト（図示せず）が配置される。
【００４５】
一方、表示パネル１００の画素領域１１３の周辺には表示パネル１００を駆動させるための駆動部（ＬＣＤ Drive ＩＣ;図示せず）が実装される。駆動部は外部から提供される電気的信号を走査信号及びデータ信号に変換してゲート線とデータ線に供給する。
【００４６】
図８ａ及び図８ｂは、本発明に係る薄膜トランジスタを備える平板表示装置の他の実施形態を説明する平面図及び断面図であって、画像を表示する表示パネル２００を中心に概略的に説明する。
【００４７】
図８ａを参照すれば、基板２１０は、画素領域２２０と、画素領域２２０周辺の非画素領域２３０とに画定される。画素領域２２０の基板２１０には走査ライン２２４及びデータライン２２６の間にマトリックス方式で連結された多数の有機電界発光素子３００が形成される。そして、非画素領域２３０の基板２１０には画素領域２２０の走査ライン２２４及びデータライン２２６から延びた走査ライン２２４及びデータライン２２６、有機電界発光素子３００の動作のための電源供給ライン（図示せず）、そしてパッド２２８を介して外部から提供された信号を処理して走査ライン２２４及びデータライン２２６に供給する走査駆動部２３４及びデータ駆動部２３６が形成される。
【００４８】
図９に示すように、有機電界発光素子３００は、アノード電極３１７及びカソード電極３２０と、アノード電極３１７及びカソード電極３２０の間に形成された有機薄膜層３１９とからなる。有機薄膜層３１９は、正孔輸送層、有機発光層及び電子輸送層が積層された構造で形成され、正孔注入層と電子注入層が更に含まれることができる。また、有機電界発光素子３００の動作を制御するための薄膜トランジスタと、信号を維持させるためのキャパシタとが更に含まれることができる。
【００４９】
薄膜トランジスタは、図１〜図３のうちの１つの構造を有し、図４ａ〜図４ｄを参照して説明した本発明の製造方法によって製造され得る。薄膜トランジスタを含む有機電界発光素子３００を図８ａ及び図９を通じて更に詳細に説明すれば、以下の通りである。
【００５０】
基板２１０上にバッファ層３１が形成され、画素領域２２０のバッファ層３１上にソース電極３２ａ及びドレイン電極３２ｂが形成される。このとき、画素領域２２０にはソース電極３２ａ及びドレイン電極２２ｂと連結されるデータライン２２６が形成される。そして、非画素領域２３０には画素領域２２０のデータライン２２６から延びるデータライン２２６及び外部から信号の提供を受けるためのパッド２２８が形成されることができる。
【００５１】
ソース電極３２ａ及びドレイン電極３２ｂを含む基板２１０上には界面安定化層３３、酸化物半導体からなる活性層３４及び界面安定化層３５が順次形成される。そして、活性層３４を含む上部にはゲート絶縁層３６が形成され、活性層３４上部のゲート絶縁層３６上にはゲート電極３７が形成される。このとき、画素領域２２０にはゲート電極３７と連結される走査ライン２２４が形成される。そして、非画素領域２３０には画素領域２２０の走査ライン２２４から延びる走査ライン２２４及び外部から信号の提供を受けるためのパッド２２８が形成されることができる。
【００５２】
上記の通りに構成された有機電界発光素子３００上には表面の平坦化のために平坦化層３８が形成され、平坦化層３８及びゲート絶縁層３６にはソース電極３２ａ又はドレイン電極３２ｂが露出するようにビアホールが形成され、ビアホールを介してソース電極３２ａ又はドレイン電極３２ｂと連結されるアノード電極３１７が形成される。
【００５３】
アノード電極３１７の一部領域（発光領域）が露出するように平坦化層３８上に画素定義膜３１８が形成され、露出したアノード電極３１７上に有機薄膜層３１９が形成される。また、有機薄膜層３１９を含む画素定義膜３１８上にカソード電極３２０が形成される。
【００５４】
図８ｂを参照すれば、上記の通りに有機電界発光素子３００が形成された基板２１０の上部には画素領域２２０を封止させるための封止基板４００が配置され、封止材４１０により封止基板４００が基板２１０に貼り合わされて表示パネル２００が完成する。
【００５５】
以上説明したように、本発明の最も好ましい実施の形態について説明したが、本発明は、上記記載に限定されるものではなく、特許請求の範囲に記載され、又は明細書に開示された発明の要旨に基づき、当業者において様々な変形や変更が可能であることはもちろんであり、斯かる変形や変更が、本発明の範囲に含まれることは言うまでもない。
【符号の説明】
【００５６】
１０、２０、３０、２１０  基板
１１、２１、３１  バッファ層
１２ａ、２２ａ、３２ａ  ソース電極
１２ｂ、２２ｂ、３２ｂ  ドレイン電極
１３、２４、３４  活性層
１４、２３、３３、３５  界面安定化層
１５、２５、３６  ゲート絶縁層
１６、２６、３７  ゲート電極
１００  表示パネル
１１１  ゲート線
１１２  データ線
１１３  画素領域
１１４  薄膜トランジスタ
１１５  画素電極
１３０  液晶層
２２０  画素領域
２２４  走査ライン
２２６  データライン
２３０  非画素領域
３００  有機電界発光素子
【図１】
2010016347.tif 000003
【図２】
2010016347.tif 000004
【図３】
2010016347.tif 000005
【図４ａ】
2010016347.tif 000006
【図４ｂ】
2010016347.tif 000007
【図４ｃ】
2010016347.tif 000008
【図４ｄ】
2010016347.tif 000009
【図６ａ】
2010016347.tif 000010
【図６ｂ】
2010016347.tif 000011
【図６ｃ】
2010016347.tif 000012
【図７】
2010016347.tif 000013
【図８ａ】
2010016347.tif 000014
【図８ｂ】
2010016347.tif 000015
【図９】
2010016347.tif 000016
【図５ａ】
2010016347.tif 000017
【図５ｂ】
2010016347.tif 000018
【手続補正書】
【提出日】平成21年4月13日(2009.4.13)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
界面安定化層１４、２３、３３、３５は、活性層１３、２４、３４と同等であるか、活性層１３、２４、３４より大きいバンドギャップ、例えば、３.０〜８.０ｅＶのバンドギャップを有する酸化物であって、ＳｉＯｘ、ＳｉＯｘＮｙ、ＳｉＯｘＣｙ、ＳｉＯｘＣｙＨｚ、ＳｉＯｘＦｙ、ＧｅＯｘ、ＧｄＯｘ、ＡｌＯｘ、ＧａＯｘ、ＳｂＯ、ＺｒＯｘ、ＨｆＯｘ、ＴａＯｘ、ＹＯｘ、ＶＯｘ、ＭｇＯｘ、ＣａＯｘ、ＢａＯｘ、ＳｒＯｘ及びＳＯＧ（spin on glass）からなる群より選択されることができる。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正の内容】
【００３４】
まず、図４ａに示すように、基板３０上にＭｏ、ＭｏＷ、Ａｌ、ＡｌＮｄ、ＡｌＬｉＬａなどで導電層を形成した後、パターニングしてソース電極３２ａ及びドレイン電極３２ｂを形成する。このとき、不純物の拡散などを防止するために、基板３０上にバッファ層３１を形成し、バッファ層３１上にソース電極３２ａ及びドレイン電極３２ｂを形成できる。基板３０としては、シリコン（Ｓｉ）などの半導体基板、ガラスやプラスチックなどの絶縁基板又は金属基板を用いることができる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
次に、図４ｂに示すように、ソース電極３２ａ及びドレイン電極３２ｂを含む基板３０上に界面安定化層３３、酸化物半導体層３４及び界面安定化層３５を順次形成する。界面安定化層３３、３５は、活性層３４と同等であるか、活性層３４より大きいバンドギャップ、例えば、３.０〜８.０ｅＶのバンドギャップを有する酸化物であって、ＳｉＯｘ、ＳｉＯｘＮｙ、ＳｉＯｘＣｙ、ＳｉＯｘＣｙＨｚ、ＳｉＯｘＦｙ、ＧｅＯｘ、ＧｄＯｘ、ＡｌＯｘ、ＧａＯｘ、ＳｂＯ、ＺｒＯｘ、ＨｆＯｘ、ＴａＯｘ、ＹＯｘ、ＶＯｘ、ＭｇＯｘ、ＣａＯｘ、ＢａＯｘ、ＳｒＯｘ及びＳＯＧからなる群より選択されることができる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【００３９】
図５ａには、本発明に係る薄膜トランジスタの信頼性測定結果を示す。この測定結果は、界面安定化層をアルミニウム酸化物（ＡｌＯｘ）で形成した場合の結果である。温度を常温から１００℃に増加させた後も閾電圧（Ｖｔｈ）、Ｓ−ファクタ（sub-threshold slop-factor）、オフ電流（off current）が殆ど変化しない優れた信頼性を示す。それに対し、図５ｂはプラズマ化学気相蒸着（ＰＥＣＶＤ）方法でシリコン酸化物（ＳｉＯｘ）を蒸着して界面安定化層を形成した場合の信頼性測定結果である。この場合、温度が増加するにつれて閾電圧（Ｖｔｈ）が負の方向に変化し、Ｓ−ファクタが劣化した。
【手続補正５】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成されたソース電極及びドレイン電極と、
前記ソース電極及びドレイン電極と一部重なり、酸化物半導体からなる活性層と、
ゲート絶縁層によって前記活性層と絶縁されるゲート電極と、
前記活性層の上部面及び下部面のうちの少なくとも一面に形成された界面安定化層とを有し、
前記界面安定化層は３.０〜８.０ｅＶのバンドギャップを有する酸化物からなる薄膜トランジスタ。
【請求項２】
前記酸化物半導体は、酸化亜鉛（ＺｎＯ）を含むことを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記酸化物半導体にガリウム（Ｇａ）、インジウム（Ｉｎ）、錫（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、カドミウム（Ｃｄ）、銀（Ａｇ）、銅（Ｃｕ）、ゲルマニウム（Ｇｅ）及びバナジウム（Ｖ）のうちの少なくとも１つのイオンがドーピングされることを特徴とする請求項２に記載の薄膜トランジスタ。
【請求項４】
前記界面安定化層は、ＳｉＯｘ、ＳｉＯｘＮｙ、ＳｉＯｘＣｙ、ＳｉＯｘＣｙＨｚ、ＳｉＯｘＦｙ、ＧｅＯｘ、ＡｌＯｘ、ＧａＯｘ、ＳｂＯ、ＺｒＯｘ、ＨｆＯｘ、ＴａＯｘ、ＹＯｘ、ＶＯｘ、ＭｇＯｘ、ＣａＯｘ、ＢａＯｘ、ＳｒＯｘ及びＳＯＧからなる群より選択されることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項５】
前記界面安定化層の水素濃度は、１０+１９／cm３以下であることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項６】
基板上にソース電極及びドレイン電極を形成する段階と、
前記ソース電極及びドレイン電極を含む上部に界面安定化層及び酸化物半導体層を形成する段階と、
前記酸化物半導体層をパターニングして活性層を形成する段階と、
前記活性層を含む上部にゲート絶縁層を形成する段階と、
前記活性層上部の前記ゲート絶縁層上にゲート電極を形成する段階と
を含み、
前記界面安定化層は３.０〜８.０ｅＶのバンドギャップを有する酸化物で形成する薄膜トランジスタの製造方法。
【請求項７】
前記界面安定化層は、ＳｉＯｘ、ＳｉＯｘＮｙ、ＳｉＯｘＣｙ、ＳｉＯｘＣｙＨｚ、ＳｉＯｘＦｙ、ＧｅＯｘ、ＧｄＯｘ、ＡｌＯｘ、ＧａＯｘ、ＳｂＯ、ＺｒＯｘ、ＨｆＯｘ、ＴａＯｘ、ＹＯｘ、ＶＯｘ、ＭｇＯｘ、ＣａＯｘ、ＢａＯｘ、ＳｒＯｘ及びＳＯＧからなる群より選択されることを特徴とする請求項６に記載の薄膜トランジスタの製造方法。
【請求項８】
前記界面安定化層は、物理蒸着方法により形成することを特徴とする請求項７に記載の薄膜トランジスタの製造方法。
【請求項９】
前記界面安定化層は、１０〜２０Åの厚さで形成することを特徴とする請求項６に記載の薄膜トランジスタの製造方法。
【請求項１０】
前記酸化物半導体は、酸化亜鉛（ＺｎＯ）を含むことを特徴とする請求項６に記載の薄膜トランジスタの製造方法。
【請求項１１】
前記酸化物半導体にガリウム（Ｇａ）、インジウム（Ｉｎ）、錫（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、カドミウム（Ｃｄ）、銀（Ａｇ）、銅（Ｃｕ）、ゲルマニウム（Ｇｅ）、ガドリニウム（Ｇｄ）及びバナジウム（Ｖ）のうちの少なくとも１つのイオンがドーピングされることを特徴とする請求項１０に記載の薄膜トランジスタの製造方法。
【請求項１２】
前記活性層を形成する段階で前記界面安定化層をパターニングすることを特徴とする請求項６に記載の薄膜トランジスタの製造方法。
【請求項１３】
前記活性層上に界面安定化層を形成する段階を更に含むことを特徴とする請求項６に記載の薄膜トランジスタの製造方法。
【請求項１４】
前記界面安定化層は、ＳｉＯｘ、ＳｉＯｘＮｙ、ＳｉＯｘＣｙ、ＳｉＯｘＣｙＨｚ、ＳｉＯｘＦｙ、ＧｅＯｘ、ＧｄＯｘ、ＡｌＯｘ、ＧａＯｘ、ＳｂＯ、ＺｒＯｘ、ＨｆＯｘ、ＴａＯｘ、ＹＯｘ、ＶＯｘ、ＭｇＯｘ、ＣａＯｘ、ＢａＯｘ、ＳｒＯｘ及びＳＯＧからなる群より選択されることを特徴とする請求項１３に記載の薄膜トランジスタの製造方法。
【請求項１５】
前記界面安定化層は、物理蒸着方法により形成することを特徴とする請求項１４に記載の薄膜トランジスタの製造方法。
【請求項１６】
基板上にソース電極及びドレイン電極を形成する段階と、
前記ソース電極及びドレイン電極を含む上部に酸化物半導体層及び界面安定化層を形成する段階と、
前記界面安定化層及び酸化物半導体層をパターニングして活性層を形成する段階と、
前記活性層を含む上部にゲート絶縁層を形成する段階と、
前記活性層上部の前記ゲート絶縁層上にゲート電極を形成する段階とを含み、
前記界面安定化層は３.０〜８.０ｅＶのバンドギャップを有する酸化物で形成する薄膜トランジスタの製造方法。
【請求項１７】
前記酸化物半導体は、酸化亜鉛（ＺｎＯ）を含むことを特徴とする請求項１６に記載の薄膜トランジスタの製造方法。
【請求項１８】
前記酸化物半導体にガリウム（Ｇａ）、インジウム（Ｉｎ）、錫（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、カドミウム（Ｃｄ）、銀（Ａｇ）、銅（Ｃｕ）、ゲルマニウム（Ｇｅ）、ガドリニウム（Ｇｄ）及びバナジウム（Ｖ）のうちの少なくとも１つのイオンがドーピングされることを特徴とする請求項１７に記載の薄膜トランジスタの製造方法。
【請求項１９】
前記界面安定化層は、ＳｉＯｘ、ＳｉＯｘＮｙ、ＳｉＯｘＣｙ、ＳｉＯｘＣｙＨｚ、ＳｉＯｘＦｙ、ＧｅＯｘ、ＧｄＯｘ、ＡｌＯｘ、ＧａＯｘ、ＳｂＯ、ＺｒＯｘ、ＨｆＯｘ、ＴａＯｘ、ＹＯｘ、ＶＯｘ、ＭｇＯｘ、ＣａＯｘ、ＢａＯｘ、ＳｒＯｘ及びＳＯＧからなる群より選択されることを特徴とする請求項１６に記載の薄膜トランジスタの製造方法。
【請求項２０】
前記界面安定化層は、物理蒸着方法により形成することを特徴とする請求項１６に記載の薄膜トランジスタの製造方法。
【請求項２１】
前記界面安定化層は、５０〜５０００Åの厚さで形成することを特徴とする１６に記載の薄膜トランジスタの製造方法。
【請求項２２】
多数の第１導電線と第２導電線により多数の画素が画定され、各画素に供給される信号を制御する薄膜トランジスタ及び薄膜トランジスタと連結される第１電極が形成された第１基板と、
第２電極が形成された第２基板と、
前記第１電極と第２電極との間の封止された空間に注入される液晶層とを有し、
前記薄膜トランジスタは前記第１基板上に形成されたソース電極及びドレイン電極と、
前記ソース電極及びドレイン電極と一部重なり、酸化物半導体からなる活性層と、
ゲート絶縁層によって前記活性層と絶縁されるゲート電極と、
前記活性層の上部面及び下部面のうちの少なくとも一面に形成された界面安定化層とを有し、
前記界面安定化層は３.０〜８.０ｅＶのバンドギャップを有する酸化物からなる平板表示装置。
【請求項２３】
前記酸化物半導体は、酸化亜鉛（ＺｎＯ）を含むことを特徴とする請求項２２に記載の薄膜トランジスタ。
【請求項２４】
前記酸化物半導体にガリウム（Ｇａ）、インジウム（Ｉｎ）、錫（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、カドミウム（Ｃｄ）、銀（Ａｇ）、銅（Ｃｕ）、ゲルマニウム（Ｇｅ）、ガドリニウム（Ｇｄ）及びバナジウム（Ｖ）のうちの少なくとも１つのイオンがドーピングされることを特徴とする請求項２３に記載の薄膜トランジスタ。
【請求項２５】
前記界面安定化層は、ＳｉＯｘ、ＳｉＯｘＮｙ、ＳｉＯｘＣｙ、ＳｉＯｘＣｙＨｚ、ＳｉＯｘＦｙ、ＧｅＯｘ、ＧｄＯｘ、ＡｌＯｘ、ＧａＯｘ、ＳｂＯ、ＺｒＯｘ、ＨｆＯｘ、ＴａＯｘ、ＹＯｘ、ＶＯｘ、ＭｇＯｘ、ＣａＯｘ、ＢａＯｘ、ＳｒＯｘ及びＳＯＧからなる群より選択されることを特徴とする請求項２２に記載の薄膜トランジスタ。
【請求項２６】
第１電極、有機薄膜層及び第２電極からなる有機電界発光素子と、前記有機電界発光素子の動作を制御するための薄膜トランジスタが形成された第１基板と、
前記第１基板に対向するように配置された第２基板とを有し、
前記薄膜トランジスタは前記第１基板上に形成されたソース電極及びドレイン電極と、
前記ソース電極及びドレイン電極と一部重なり、酸化物半導体からなる活性層と、
ゲート絶縁層によって前記活性層と絶縁されるゲート電極と、
前記活性層の上部面及び下部面のうちの少なくとも一面に形成された界面安定化層とを有し、
前記界面安定化層は３.０〜８.０ｅＶのバンドギャップを有する酸化物からなる平板表示装置。
【請求項２７】
前記酸化物半導体は、酸化亜鉛（ＺｎＯ）を含むことを特徴とする請求項２６に記載の平板表示装置。
【請求項２８】
前記酸化物半導体にガリウム（Ｇａ）、インジウム（Ｉｎ）、錫（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、カドミウム（Ｃｄ）、銀（Ａｇ）、銅（Ｃｕ）、ゲルマニウム（Ｇｅ）、ガドリニウム（Ｇｄ）及びバナジウム（Ｖ）のうちの少なくとも１つのイオンがドーピングされることを特徴とする請求項２７に記載の平板表示装置。
【請求項２９】
前記界面安定化層は、ＳｉＯｘ、ＳｉＯｘＮｙ、ＳｉＯｘＣｙ、ＳｉＯｘＣｙＨｚ、ＳｉＯｘＦｙ、ＧｅＯｘ、ＧｄＯｘ、ＡｌＯｘ、ＧａＯｘ、ＳｂＯ、ＺｒＯｘ、ＨｆＯｘ、ＴａＯｘ、ＹＯｘ、ＶＯｘ、ＭｇＯｘ、ＣａＯｘ、ＢａＯｘ、ＳｒＯｘ及びＳＯＧからなる群より選択されることを特徴とする請求項２６に記載の平板表示装置。
【手続補正６】
【補正対象書類名】図面
【補正対象項目名】図５ａ
【補正方法】変更
【補正の内容】
【図５ａ】
2010016347.tif 000019
【手続補正７】
【補正対象書類名】図面
【補正対象項目名】図５ｂ
【補正方法】変更
【補正の内容】
【図５ｂ】
2010016347.tif 000020
【手続補正８】
【補正対象書類名】図面
【補正対象項目名】図６ｃ
【補正方法】変更
【補正の内容】
【図６ｃ】
2010016347.tif 000021