(57)【要約】【課題】変調器の個数を減らすことで、部品コストの上昇を抑えるとともに、回路規模の増大を防ぐ。【解決手段】演算部３０と、変調部４０と、多重部５０とを備えて構成される。演算部３０は、入力された、チャネル数Ｎに等しい個数の符号化送信データＳ１０３−１〜Ｎを加算して加算データＳ１０５を生成し、及び、加算データを２進数で表現した２進数データの桁数Ｍに等しい個数のビット送信データであって、それぞれ対応する桁の値を示すビット送信データＳ１０７−１〜Ｍを生成する。変調部４０は、２進数データの桁数Ｍに等しい個数の変調器４２−１〜Ｍを備え、第ｋの変調器（ｋは１以上Ｍ以下の整数）は、第ｋのビット送信データＳ１０７−ｋを変調して、振幅レベルが２ｋ−１である第ｋのビット変調信号Ｓ１０９−ｋを生成する。多重部は、第１〜Ｍのビット変調信号Ｓ１０９−１−Ｍを多重して符号分割多重信号を生成する。【選択図】図１
2010016622.tif 000002
【特許請求の範囲】
【請求項１】
入力された、チャネル数Ｎ（Ｎは２以上の整数）に等しい個数の符号化送信データを加算して加算データを生成し、及び、該加算データを２進数で表現したときの桁数Ｍ（Ｍは１以上の整数）に等しい個数のビット送信データであって、それぞれ対応する桁の値を示す前記ビット送信データを生成する演算部と、
前記桁数Ｍに等しい個数の変調器を備える変調部であって、第ｋの変調器（ｋは１以上Ｍ以下の整数）は、第ｋのビット送信データを変調して、振幅レベルが２ｋ−１である第ｋのビット変調信号を生成する前記変調部と、
第１〜Ｍのビット変調信号を多重して符号分割多重信号を生成する多重部と
を備えることを特徴とする符号分割多重信号送信装置。
【請求項２】
入力された、チャネル数Ｎ（Ｎは２以上の整数）に等しい個数の符号化送信データを加算して加算データを生成する加算手段、及び、前記加算データを２進数で表現したときの桁数Ｍ（Ｍはは１以上の整数）に等しい個数のビット送信データであって、それぞれ対応する桁の値を示す前記ビット送信データを生成するビット選択手段を有する演算部と、
前記桁数Ｍに等しい個数の変調器を備える変調部であって、第ｋの変調器（ｋは１以上Ｍ以下の整数）は、第ｋのビット送信データを変調して、振幅レベルが２ｋ−１である第ｋのビット変調信号を生成する前記変調部と、
第１〜Ｍのビット変調信号を多重して符号分割多重信号を生成する多重部と
を備えることを特徴とする符号分割多重信号送信装置。
【請求項３】
オフセット調整部をさらに備え、
前記演算部は、前記チャネル数Ｎに応じたオフセット調整量Ａ（Ｎ）を、式（１）を用いて算出するオフセット算出手段をさらに有し、
前記オフセット調整部は、前記オフセット算出手段で算出されたオフセットＡ（Ｎ）に応じて、前記符号分割多重信号のオフセットを調整する
ことを特徴とする請求項２に記載の符号分割多重信号送信装置。
Ａ（Ｎ）＝０．５×（２ａ＋１−１−Ｎ）           （１）
（ａは、２ａ≦Ｎ≦２ａ＋１−１を満たす整数）
【請求項４】
入力された、チャネル数Ｎ（Ｎは２以上の整数）に等しい個数の符号化送信データを加算して加算データを生成する過程と、
前記加算データを２進数で表現したときの桁数Ｍ（Ｍは１以上の整数）に等しい個数のビット送信データであって、それぞれ対応する桁の値を示す前記ビット送信データを生成する過程と、
第ｋのビット送信データ（ｋは１以上Ｍ以下の整数）を変調して、振幅レベルが２ｋ−１である第ｋのビット変調信号を生成する過程と、
第１〜Ｍのビット変調信号を多重して符号分割多重信号を生成する過程と
を備えることを特徴とする符号分割多重方法。
【請求項５】
前記チャネル数Ｎに応じたオフセット調整量Ａ（Ｎ）を、式（１）を用いて算出する過程と、
前記オフセット調整量Ａ（Ｎ）に応じて、前記符号分割多重信号のＤＣレベルを調整する過程と
を備えることを特徴とする請求項４に記載の符号分割多重方法。
Ａ（Ｎ）＝０．５×（２ａ＋１−１−Ｎ）           （１）
（ａは、２ａ≦Ｎ≦２ａ＋１−１を満たす整数）
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、符号分割多重通信の送信側で用いられる符号分割多重信号送信装置及び符号分割多重方法に関するものである。
【背景技術】
【０００２】
符号分割多重（ＣＤＭ：Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘｉｎｇ）技術を利用したネットワークシステムは、同一のタイムスロットに複数の送信データを多重することを可能にする。ＣＤＭ技術を用いることで、タイムスロットなどの通信資源を節約しつつ、大容量のデータ通信を行うことができるので、主に移動体通信において実用化されている。
【０００３】
図４を参照して、ＣＤＭ通信で用いられるＣＤＭ信号送信装置の従来例を説明する。図４は、ＣＤＭ信号送信装置の従来例を示す概略図である（例えば、特許文献１参照）。
【０００４】
ＣＤＭ信号送信装置１２には、チャネル数Ｎの送信データ（図中、矢印Ｓ１０１−１〜Ｎで示す。）が入力される。各送信データＳ１０１−１〜Ｎは、符号化部２０に設けられているエンコーダ２２−１〜Ｎにおいて、それぞれ、対応するチャネルの符号で符号化される。０又は１の２値信号である、符号化された符号化送信データ（図中、矢印Ｓ１０３−１〜Ｎで示す。）は、変調部４４に送られる。
【０００５】
変調部４４は、チャネル数Ｎに等しい個数の変調器４６−１〜Ｎを備えている。各変調器４６−１〜Ｎは、符号化送信データＳ１０３−１〜Ｎを振幅変調することにより変調信号（図中、矢印Ｓ１１０−１〜Ｎで示す。）を生成する。この従来例のＣＤＭ信号送信装置１２では、各変調器４６−１〜Ｎでの振幅変調の大きさが等しく設定されていて、変調信号Ｓ１１０−１〜Ｎの振幅レベルは互いに等しくなる。変調部４４で生成された変調信号Ｓ１１０−１〜Ｎは、多重部５０に送られる。
【０００６】
多重部５０は、各変調信号Ｓ１１０−１〜Ｎを多重して符号分割多重信号（図中、矢印Ｓ１１１で示す。）を生成する。チャネル数Ｎの送信データＳ１０１−１〜Ｎから得られる符号分割多重信号Ｓ１１１は、０、１、２、…、Ｎのいずれかの値をとる（Ｎ＋１）値信号となる。
【特許文献１】特開２００４−８０３８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ここで、上述した従来例のＣＤＭ送信装置は、送信データのチャネル数Ｎと同数の変調器が必要となる。このため、チャネル数Ｎが増加すると、変調器の数が増加するので、部品コストが上昇する。また、多重部の回路規模が大きくなり、製造が困難になる。
【０００８】
そこで、この出願に係る発明者が鋭意研究を行ったところ、チャネル数Ｎの送信データを加算して得られた加算データを生成し、この加算データを２進数で表現したときの桁数Ｍに等しい個数のビット送信データであって、それぞれ対応する桁の値を示すビット送信データを変調する構成にすることにより、変調器の個数を減らすことが出来ることを見出した。
【０００９】
この発明は、上述の問題点に鑑みてなされたものであり、この発明の目的は、変調器の個数を減らすことで、部品コストの上昇を抑えるとともに、回路規模の増大を防ぐＣＤＭ信号送信装置及びＣＤＭ方法を提供することである。
【課題を解決するための手段】
【００１０】
上述した目的を達成するために、この発明の符号分割多重信号送信装置は、演算部と、変調部と、多重部とを備えて構成される。
【００１１】
演算部は、入力された、チャネル数Ｎ（Ｎは２以上の整数）に等しい個数の符号化送信データを加算して加算データを生成し、及び、加算データを２進数で表現したときの桁数Ｍ（Ｍは１以上の整数）に等しい個数のビット送信データであって、それぞれ対応する桁の値を示すビット送信データを生成する。
【００１２】
変調部は、２進数データの桁数Ｍに等しい個数の変調器を備えている。第ｋの変調器（ｋは１以上Ｍ以下の整数）は、第ｋのビット送信データを変調して、振幅レベルが２ｋ−１である第ｋのビット変調信号を生成する。
【００１３】
多重部は、第１〜ｋのビット変調信号を多重して符号分割多重信号を生成する。
【００１４】
上述した符号分割多重信号送信装置の実施にあたり、好ましくは、演算部が、入力された、チャネル数Ｎに等しい個数の符号化送信データを加算して加算データを得る加算手段、及び、加算データを２進数で表現したときの桁数Ｍに等しい個数のビット送信データであって、それぞれ対応する桁の値を示すビット送信データを生成するビット選択手段を有するのが良い。
【００１５】
また、上述した符号分割多重信号送信装置の好適実施形態によれば、符号分割多重信号送信装置がオフセット調整部をさらに備え、演算部がオフセット算出手段をさらに有するのが良い。ここで、オフセット算出手段は、チャネル数Ｎに応じたオフセットＡ（Ｎ）を、式（１）を用いて算出する。
【００１６】
Ａ（Ｎ）＝０．５×（２ａ＋１−１−Ｎ）                  （１）
（ａは、２ａ≦Ｎ≦２ａ＋１−１を満たす整数）
また、オフセット調整部は、オフセット算出手段で算出されたオフセットＡ（Ｎ）に応じて、符号分割多重信号のＤＣレベルを調整する。
【００１７】
また、上述した目的を達成するために、この発明の符号分割多重方法は、以下の過程を備えている。
【００１８】
先ず、入力された、チャネル数Ｎに等しい個数の符号化送信データを加算して加算データを生成する。次に、加算データを２進数で表現したときの桁数Ｍに等しい個数のビット送信データであって、それぞれ対応する桁の値を示すビット送信データを生成する。次に、第ｋのビット送信データ（ｋは１以上Ｍ以下の整数）を変調して、振幅レベルが２ｋ−１である第ｋのビット変調信号を生成する。次に、第１〜ｋのビット変調信号を多重して符号分割多重信号を生成する。
【００１９】
上述した符号分割多重方法の好適実施形態によれば、チャネル数Ｎに応じたオフセットＡ（Ｎ）を、上述の式（１）を用いて算出する過程と、オフセットＡ（Ｎ）に応じて、符号分割多重信号のＤＣレベルを調整する過程とを備えるのが良い。
【発明の効果】
【００２０】
この発明の符号分割多重信号送信装置及び符号分割多重方法によれば、チャネル数Ｎの送信データを加算して得られた加算データを生成し、この加算データを２進数で表現したときの桁数Ｍに等しい個数のビット送信データであって、それぞれ対応する桁の値を示すビット送信データを変調する構成にしている。このように構成すれば、必要な変調器の個数は、桁数Ｍに等しい個数となり、変調器の個数を減らすことが出来る。
【００２１】
チャネル数Ｎに対して、加算データを２進数で表現したときの桁数Ｍは、Ｎ＋１≦２Ｍ  （Ｍ≧ｌｏｇ２（Ｎ＋１））を満たす最小の整数となる。例えば、チャネル数Ｎが１５のとき、変調器の個数は４個で良い。
【００２２】
また、符号分割多重信号送信装置がオフセット調整部をさらに備え、演算部がオフセット算出手段をさらに有する構成にすれば、チャネル数Ｎに応じて符号分割多重信号にＤＣオフセットが生じた場合であっても、その補正を容易に行うことができる。
【発明を実施するための最良の形態】
【００２３】
以下、図を参照して、この発明の実施の形態について説明するが、この発明が理解できる程度に概略的に示したものに過ぎない。また、以下、この発明の好適な構成例につき説明するが、単なる好適例にすぎない。従って、この発明は以下の実施の形態に限定されるものではなく、この発明の構成の範囲を逸脱せずにこの発明の効果を達成できる多くの変更又は変形を行うことができる。
【００２４】
図１を参照して、この発明の符号分割多重（ＣＤＭ：Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘｉｎｇ）信号送信装置を説明する。図１は、この発明のＣＤＭ信号送信装置の構成例を示す概略図である。ＣＤＭ信号送信装置１０には、チャネル数Ｎ（Ｎは２以上の整数）に等しい個数の送信データ（図中、矢印Ｓ１０１−１〜Ｎで示す。）が入力され、これら送信データＳ１０１−１〜ＮからＣＤＭ信号を生成する。
【００２５】
ＣＤＭ信号送信装置１０は、符号化部２０、演算部３０、変調部４０、多重部５０及びオフセット調整部６０を備えて構成される。
【００２６】
ＣＤＭ信号送信装置１０に入力された送信データＳ１０１−１〜Ｎは、符号化部２０に送られる。符号化部２０は、チャネル数Ｎに等しい個数のエンコーダ２２−１〜Ｎを有している。第１〜Ｎのエンコーダ２２−１〜Ｎは、それぞれ固有の符号を有していて、第１〜Ｎの送信データＳ１０１−１〜Ｎを符号化して、第１〜Ｎの符号化送信データ（図中、矢印Ｓ１０３−１〜Ｎで示す。）を生成する。第１〜Ｎの符号化送信データＳ１０３−１〜Ｎは、第１〜Ｎの送信データＳ１０１−１〜Ｎが符号拡散されたものであり、０又は１のいずれかの値を示すチップを符号長に対応する個数だけ有している。第１〜Ｎの符号化送信データＳ１０３−１〜Ｎは、演算部３０に送られる。
【００２７】
なお、エンコーダ２２−１〜Ｎは、ＣＤＭ技術を用いた通信システムで通常用いられるものと同様に構成にすればよく、ここでは説明を省略する。
【００２８】
演算部３０は、加算手段３２、ビット選択手段３４及びオフセット算出手段３６を有する。演算部３０は、例えば、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）を用いて構成することができる。
【００２９】
加算手段３２は、演算部３０に入力された、チャネル数Ｎに等しい個数の符号化送信データＳ１０３−１〜Ｎをチップごとに加算して加算データ（図中、矢印Ｓ１０５で示す。）を生成する。各符号化送信データＳ１０１３−１〜Ｎは、それぞれ０又は１の２値をとる。このため、加算データＳ１０５は、チップごとに０〜Ｎのいずれかの値をとる、（Ｎ＋１）値信号となる。
【００３０】
ビット選択手段３４は、加算データＳ１０５を２進数で表現したときの桁数Ｍ（Ｍは１以上の整数）に等しい個数のビット送信データ（図中、矢印Ｓ１０７−１〜Ｍで示す。）を生成する。なお、以下の説明において、加算データＳ１０５を２進数で表現したものを２進数データと称することもある。
【００３１】
各ビット送信データＳ１０７−１〜Ｍは、それぞれ対応する桁の値を示す電気信号である。すなわち、第１〜Ｍのビット送信データＳ１０７−１〜Ｍは、それぞれ２進数データの２０〜２Ｍ−１の桁の値を示す。
【００３２】
ここで、２進数データの桁数Ｍは、入力された送信データＳ１０１−１〜Ｎのチャネル数Ｎに対して、Ｎ＋１≦２Ｍを満たす最小の整数で与えられる。例えば、チャネル数Ｎが１５のとき、２進数データの桁数Ｍは４となる。
【００３３】
変調部４０は、２進数データの桁数Ｍに等しい個数の変調器４２−１〜Ｍを備えて構成される。ここで、第ｋの変調器４２−ｋ（ｋは１以上Ｍ以下の整数）は、第ｋのビット送信データＳ１０７−ｋを変調して、振幅レベルが２ｋ−１である第ｋのビット変調信号（図中、矢印Ｓ１０９−ｋで示す。）を生成する。第１〜Ｍのビット変調信号Ｓ１０９−１〜Ｍは、多重部５０に送られる。
【００３４】
なお、第１〜Ｍの変調器４２−１〜Ｍは、所望の振幅に変調できる機能を有していれば良く、当業者ならば従来周知の技術を用いて容易に構成することができる。
【００３５】
多重部５０は、第１〜Ｍのビット変調信号Ｓ１０９−１〜Ｍを多重して符号分割多重信号（図中、矢印Ｓ１１１で示す。）を生成する。
【００３６】
図２を参照して、ＣＤＭ信号送信装置１０の動作を説明する。図２は、チャネル数Ｎが３のときの例を示している。チャネル数Ｎが３のとき、符号化送信データＳ１０３−１〜３を加算して得られる加算データＳ１０５は、チップごとに０〜３のいずれかの値をとる。従って、加算データＳ１０５を２進数で表現すると、桁数Ｍは２になる。
【００３７】
図２は、チャネル数Ｎが３のときの、符号分割多重方法を説明するためのタイミングチャートである。図２（Ａ）〜（Ｉ）は、横軸及び縦軸に、それぞれ時間及び信号強度を任意単位で取って示している。図２（Ａ）〜（Ｃ）は、それぞれ第１〜３の符号化送信データＳ１０３−１〜３を示している。図２（Ｄ）は、加算データＳ１０５を示している。図２（Ｅ）及び（Ｆ）は、それぞれ第１及び第２のビット送信データＳ１０７−１及び２を示している。図２（Ｇ）及び（Ｈ）は、第１及び第２の変調信号Ｓ１０９−１及び２を示している。図２（Ｉ）は、ＣＤＭ信号Ｓ１１１を示している。
【００３８】
第１の送信データＳ１０１−１が、第１のエンコーダ２２−１で符号拡散されて得られた第１の符号化送信データＳ１０３−１を“１０１００１０１”とする（図２（Ａ））。第２の送信データＳ１０１−２が、第２のエンコーダ２２−２で符号拡散されて得られた第２の符号化送信データＳ１０３−２を“１１００００１１”とする（図２（Ｂ））。また、第３の送信データＳ１０１−３が、第３のエンコーダ２２−３で符号拡散されて得られた第３の符号化送信データＳ１０３−３を“１００１０１１０”とする（図２（Ｃ））。
【００３９】
加算手段３２は、第１〜３の符号化送信データＳ１０３−１〜３をチップごとに加算して加算データＳ１０５を得る（図２（Ｄ））。加算データＳ１０５は、“３１１１０２２２”となる。
【００４０】
ビット選択手段３４は、加算データＳ１０５から第１〜２のビット送信データＳ１０７−１〜２を生成する。
【００４１】
第１のビット送信データＳ１０７−１は、加算データＳ１０５を２進数で表現した２進数データの２０の桁の値を示す信号であり、“１１１１００００”となる（図２（Ｅ））。第２のビット送信データＳ１０７−２は、２進数データの２１の桁の値を示す信号であり、“１００００１１１”となる（図２（Ｆ））。
【００４２】
第１の変調器４２−１は、第１のビット送信データＳ１０７−１を変調して、第１のビット変調信号Ｓ１０９−１を生成する（図２（Ｇ））。この第１のビット変調信号Ｓ１０９−１の振幅レベルは、１（＝２０）である。
【００４３】
第２の変調器４２−２は、第２のビット送信データＳ１０７−２を変調して、第２のビット変調信号Ｓ１０９−２を生成する（図２（Ｈ））。この第２のビット変調信号Ｓ１０９−２の振幅レベルは、２（＝２１）である。
【００４４】
多重部５０は、第１〜２のビット変調信号Ｓ１０９−１〜２を多重してＣＤＭ信号Ｓ１１１を生成する（図２（Ｉ））。このＣＤＭ信号Ｓ１１１の振幅レベルは０〜３となる。
【００４５】
以上説明したように、この発明の符号分割多重信号送信装置及び符号分割多重方法によれば、チャネル数Ｎの送信データを加算して得られた加算データを、２進数で表現した２進数データの桁数Ｍに等しい個数のビット送信データであって、それぞれ対応する桁の値を示すビット送信データを変調する構成としている。このように構成すれば、必要な変調器の個数は、２進数データの桁数Ｍとなるので、変調器の個数を減らすことが出来る。チャネル数Ｎに対して、２進数データの桁数Ｍは、Ｎ＋１≦２Ｍを満たす最小の整数で与えられるので、例えば、チャネル数Ｎが１５のとき、変調器の個数は４個で良い。また、多重部５０で多重される信号の数が減るので、多重部５０の回路規模を小さくすることができる。
【００４６】
次に、図１に示すオフセット調整手段６０と、演算部３０が備えるオフセット算出手段３６とについて説明する。
【００４７】
オフセット算出手段３６は、チャネル数Ｎに応じたオフセット調整量Ａ（Ｎ）を、式（１）を用いて算出する。
【００４８】
Ａ（Ｎ）＝０．５×（２ａ＋１−１−Ｎ）           （１）
（ｋは、２ａ≦Ｎ≦２ａ＋１−１を満たす整数）
オフセット調整手段６０は、このオフセット算出手段３６で算出されたオフセット調整量Ａ（Ｎ）に応じて、ＣＤＭ信号Ｓ１１１のオフセットを調整する。
【００４９】
以下、オフセットＡ（Ｎ）を算出する式（１）について説明する。
【００５０】
第１〜Ｎの符号化送信データＳ１０３−１〜Ｎを加算して生成される加算データＳ１０５において、振幅レベルｉ（ｉは０以上Ｎ以下の整数）が出現する確率をＰ（ｉ）とする。ここで、０と１の２値を取る信号において、１が出現する確率をマーク率ｒと呼ぶ。このとき、第１〜Ｎの符号化送信データＳ１０３−１〜Ｎのマーク率ｒが全て等しく０．５であると仮定すると、Ｐ（ｉ）は２項分布に従うので、Ｐ（ｉ）は、Ｐ（ｉ）＝ＮＣｉ／２Ｎで表される。
【００５１】
また、振幅レベルｉを２進数で表現したときの、２ｊの桁（ｊは０以上ｉ以下の整数）の値をＱｊ（ｉ）とすると、第１〜Ｎのビット送信データＳ１０７−１〜Ｍのマーク率ｒｊは、以下の式（２）で表される。
【００５２】
【数１】
2010016622.tif 000003
【００５３】
例えば、Ｎ＝３のとき、Ｐ（０）＝３Ｃ０／２３＝１／８、Ｐ（１）＝３Ｃ１／２３＝３／８、Ｐ（２）＝３Ｃ２／２３＝３／８、及び、Ｐ（３）＝３Ｃ３／２３＝１／８となる。また、Ｑｊ（ｉ）は、Ｑ０（０）＝０、Ｑ０（１）＝１、Ｑ０（２）＝０、Ｑ０（３）＝１、Ｑ１（０）＝０、Ｑ１（１）＝０、Ｑ１（２）＝１、及び、Ｑ１（３）＝１となる。
【００５４】
従って、上記の式（２）を用いると、第１のビット送信データＳ１０９−１のマーク率ｒ０は、ｒ０＝１／８×０＋３／８×１＋３／８×０＋１／８×１＝１／２となる。また、第２のビット送信データＳ１０９−２のマーク率ｒ１は、ｒ１＝１／８×０＋３／８×０＋３／８×１＋１／８×１＝１／２となる。
【００５５】
上記の式（２）を用いて、Ｎ＝４の場合について同様に計算すると、第１のビット送信データＳ１０７−１のマーク率ｒ０は、ｒ０＝１／２となり、第２のビット送信データＳ１０７−２のマーク率ｒ１はｒ１＝５／８となり、及び、第３のビット送信データＳ１０７−３のマーク率ｒ２は、ｒ２＝１／１６となる。一般にマーク率ｒが０．５以外の値を取る信号は、直流成分（ＤＣ）についてのオフセット、すなわちＤＣオフセットが生じる。このＣＤＭ信号送信装置で生成されるＣＤＭ信号では、このＤＣオフセットが重畳されるため、ＣＤＭ信号Ｓ１１１のＤＣレベルが変動する場合がある。例えば、第１の変調器４２−１で生成される第１のビット変調信号Ｓ１０９−１の振幅レベルを１としたときに、Ｎ＝４の場合について、ＣＤＭ信号のＤＣオフセットＤ（Ｎ）を計算すると、Ｄ（Ｎ）＝−１．５（＝２０×（１／２−０．５）＋２１×（５／８−０．５）＋２２×（１／１６−０．５））となる。
【００５６】
同様に、チャネル数Ｎが１から１６のそれぞれについて、マーク率ｒｊ及びＤＣオフセットＤ（Ｎ）を計算する。図３に、チャネル数に対するマーク率ｒｊ及びＤＣオフセットＤ（Ｎ）の計算結果を示す。図３は、横軸にチャネル数Ｎを取り、縦軸にマーク率ｒｊ及びＤＣオフセットＤ（Ｎ）を取って示している。図３では、符号Ｉ〜Ｖはそれぞれ、２０〜２４の桁のマーク率ｒ０〜ｒ４を示している。また、符号ＶＩは、ＤＣオフセットＤ（Ｎ）を示している。
【００５７】
チャネル数ＮがＮ＝２ｂ−１（ｂは整数）を満たすとき、マーク率ｒｊは０．５となり、チャネル数ＮがＮ＝２ｂ−１を満たさないとき、マーク率ｒｊは０．５以外の値となる。
【００５８】
マーク率ｒｊが０．５以外の値をとると、ＤＣオフセットＤ（Ｎ）が０以外の値を取るので、ＣＤＭ信号Ｓ１１１のレベルが変動してしまい、データの誤りが発生する恐れがある。
【００５９】
そこで、オフセット調整手段６０と、演算部３０が備えるオフセット算出手段３６とを用いてオフセット調整を行う。
【００６０】
オフセット算出手段３６で算出されたオフセット調整量Ａ（Ｎ）は、ＤＣオフセットＤ（Ｎ）を相殺するものであり、上記式（１）で表すことができる。
【００６１】
オフセット算出手段３６で算出されたオフセット調整量Ａ（Ｎ）は、ディジタル信号（図１中、矢印Ｓ１１３で示す。）としてオフセット調整部６０に送られる。オフセット調整部６０に送られたオフセット信号Ｓ１１３は、ディジタル−アナログ変換器（ＤＡＣ：Ｄｅｇｉｔａｌ−ｔｏ−Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ）６２でアナログ直流電圧信号に変換される。アナログ直流電圧信号は、コイル６４を通過し、ＣＤＭ信号Ｓ１１１と重畳され、調整後のＣＤＭ信号（図中、Ｓ１１５で示す。）がＣＤＭ信号送信装置１０から出力される。この結果、ＣＤＭ信号Ｓ１１１のＤＣレベルが変動する場合に、オフセット調整がなされる。
【００６２】
なお、上記の式（１）は、演算部３０を構成するＦＰＧＡに予めプログラミングされている。また、チャネル数Ｎに対応するＡ（Ｎ）を予め計算した結果のテーブルを任意好適な記憶手段に読出し自在に格納しておき、オフセット算出手段３６が、チャネル数Ｎに対応するオフセット調整量Ａ（Ｎ）を読み出す構成にしても良い。
【００６３】
以上説明したように、符号分割多重信号送信装置がオフセット調整部をさらに備え、演算部がオフセット算出手段をさらに有する構成にすれば、チャネル数Ｎに応じて符号分割多重信号にＤＣオフセットが生じた場合であっても、その補正を容易に行うことができる。
【００６４】
図１は、チャネル数Ｎを加算手段３２にて計数してオフセット算出手段３６に送る構成例を示しているが、この構成になんら限定されるものではない。チャネル数計数手段を演算部３０内に別途設けるなどしても良い。
【図面の簡単な説明】
【００６５】
【図１】符号分割多重信号送信装置の概略構成図である。
【図２】符号分割多重方法を説明するためのタイミングチャートである。
【図３】チャネル数に対するマーク率及びオフセット量を示す概略図である。
【図４】従来の符号分割多重信号送信装置の概略構成図である。
【符号の説明】
【００６６】
１０    ＣＤＭ信号送信装置
２０    符号化部
２２    エンコーダ
３０    演算部
３２    加算手段
３４    ビット選択手段
３６    オフセット算出手段
４０    変調部
５０    多重部
６０    オフセット調整部
６２    ディジタル−アナログ変換器（ＤＡＣ）
６４    コイル
【図１】
2010016622.tif 000004
【図２】
2010016622.tif 000005
【図３】
2010016622.tif 000006
【図４】
2010016622.tif 000007