(57)【要約】      （修正有）【課題】より少ないピン配置(fewer pin outs)で、更により高いビット深度(higher bit depth)を実現できる干渉系変調器を提供する。【解決手段】光変調器は干渉系表示エレメント４０の行列のアレイとして配列されている。各エレメントは、サブ行のサブエレメント４２、４４、４６に分割される。アレイ接続線は、アレイ中の表示エレメントの１行に対応する１接続線と共に、表示エレメントに操作信号を伝える。サブアレイ接続線(sub-array connection lines)は、各アレイ接続線に電気的に接続する。グレースケール変調(gray scale modulation)をもたらすために、スイッチ５６、５８は、各アレイ接続線からサブ行に操作信号を伝える。【選択図】図３
2010266875.tif 000002
【特許請求の範囲】
【請求項１】
各エレメントが１以上のサブ行の１以上のサブエレメントに分割されている、行と列の干渉系表示エレメントを備えるアレイと；
１接続線が前記アレイの表示エレメントの１行に対応する、前記表示エレメントに操作信号を伝えるように構成されたアレイ接続線と；
各アレイ接続線に電気的に接続されたサブアレイ接続線と；
イメージデータ変調を生じさせるために、各アレイ接続線から前記サブ行に前記操作信号を伝えるように構成された複数のスイッチと；
を備える光変調器。
【請求項２】
各エレメントの前記サブ行は、赤サブエレメントと緑サブエレメントと青サブエレメントとを備える、請求項１記載の光変調器。
【請求項３】
各エレメントは更に３つの列接続線を備え、各１つは、各エレメントにおける前記赤サブエレメント用、前記緑サブエレメント用、前記青サブエレメント用である、請求項１記載の光変調器。
【請求項４】
前記スイッチはマイクロエレクトロメカニカルエレメントを備える、請求項１記載の光変調器。
【請求項５】
ｖ１以上のスイッチは１以上の干渉系変調エレメントを備える、請求項１記載の光変調器。
【請求項６】
選択されたサブエレメントが偏向される時に前記選択されたサブエレメントが前記アレイ接続線からの前記操作信号を前記選択されたサブエレメントから隣接するサブエレメントに移動させるように構成されたサブエレメント、を備える請求項１記載の光変調器。
【請求項７】
１以上のスイッチは半導体トランジスタスイッチを備える、請求項１記載の光変調器。
【請求項８】
干渉系光変調器の製造方法であって、
行と列に配列された干渉系表示エレメントのアレイを設けることと、なお各表示エレメントは、
サブエレメントの、表示のための所望ビット深度に依存する所定の数のサブ行と、
各サブ行内の、前記表示のための所望の数の色に対応する所定の数のサブ列と、
を備えている；
各接続線が前記アレイの１行に対応するように、各行に対しアレイ接続線を配置することと；
各行に対する前記アレイ接続線と前記アレイの前記対応する行の前記サブ行の１つとの間に電気接続を設けることと；
を備える方法。
【請求項９】
各行に対するアレイ接続線を配置することは、前記アレイとドライバデバイスとの間のアレイ接続線を配置することを更に備える、請求項８記載の方法。
【請求項１０】
前記アレイ接続線との間に電気接続を設けることは、1セットのマイクロエレクトロメカニカル スイッチとの接続を設けることを更に備える、請求項８記載の方法。
【請求項１１】
前記アレイ接続線との間に電気接続を設けることは、１セットの半導体スイッチとの接続を設けることを更に備える、請求項８記載の方法。
【請求項１２】
前記マイクロエレクトロメカニカル スイッチは、干渉系表示エレメントに似た構成のスイッチを更に備える、請求項１０記載の方法。
【請求項１３】
電気接続を設けることは、サブ行のサブエレメントを偏向させることを更に備え、そうすることによって前記サブエレメントと隣接するサブエレメントとの間に接続を形成する、請求項８記載の方法。
【請求項１４】
各エレメントが所定の数のサブエレメントを備える、行と列に配列された干渉系表示エレメントのアレイと、なおここでは、サブエレメントの前記の数は所望のビット深度によって決定され、各エレメントはほぼ同じサイズである；
前記電気接続がサブエレメントカスケード接続を形成するような、前記サブエレメント間の電気接続と；
表示エレメントの各行に対応するアレイ接続線と、なおここでは、各アレイ接続線は各表示エレメント中のサブエレメントに電気接続される；
を備える光変調器。
【請求項１５】
各表示エレメント内の所定の数のサブエレメントカスケード接続を更に備え、前記所定の数は色の所望の数である、請求項１４記載の光変調器。
【請求項１６】
各サブエレメントカスケード接続にアドレス指定パルスを供給するアドレス指定回路を更に備え、アクティブになる前記カスケード接続中のサブエレメントの数は前記アドレス指定パルスの長さに依存する、請求項１４記載の光変調器。
【請求項１７】
光変調器の製造方法であって、
各エレメントが所定の数のサブエレメントの少なくとも１サブエレメントカスケード接続を備える、行と列に配列された干渉系表示エレメントのアレイを設けることと；
１行中の各サブエレメントカスケード接続の中の第１エレメントを、その行のための対応する接続線に電気接続することと；
を備える方法。
【請求項１８】
少なくとも１サブエレメントカスケード接続を有する干渉系エレメントのアレイを設けることを更に備え、各所望の色に対しサブエレメントカスケード接続を設けることを更に備える、請求項１７記載の方法。
【請求項１９】
各行に対する前記接続線をドライバデバイスに電気的に接続することを更に備える、請求項１７記載の方法。
【請求項２０】
各エレメントが所定の数のサブエレメントを備える、干渉系表示エレメントのドライバデバイス上のサブエレメントは、表示情報の異なるバイナリ重みに対応してサイズが異なり、サブエレメントの前記の数は、所望のビット深度に依存する、
光変調器。
【請求項２１】
前記所定の数のサブエレメントは、４サブエレメントと、１／２サイズの第１サブエレメントと、１／４サイズの第２サブエレメントと、１／８サイズの第３サブエレメントと、１／１６サイズの第４サブエレメントとを、更に備える請求項２０記載の光変調器。
【請求項２２】
前記サブエレメントの各々に対する接続線を、更に備える請求項２０記載の光変調器。
【請求項２３】
各表示エレメントに対する１接続線と、前記表示エレメントと前記サブエレメントとの間に電気的に接続された１セットのスイッチと、を更に備え、前記光変調器は、ピクセルの重み付けを生成するために必要とされるサブエレメントが表示情報に従いアクティブな状態にされるように構成されている、請求項２０記載の光変調器。
【請求項２４】
光変調器の製造方法であって、
干渉系表示エレメントのアレイを設けることと；
各表示エレメント内に、表示エレメントの１／２にほぼ等しいサイズのサブエレメントを形成することと；
各サブエレメントが次に最も大きいエレメントのサイズの１／２にほぼ等しいサイズを有する、サブエレメントを所望されるように形成することと；
を備える方法。
【請求項２５】
各サブエレメントに対し接続線を形成することを更に備える、請求項２４記載の方法。
【請求項２６】
各表示エレメントに対し接続線を形成することと、前記接続線と前記サブエレメントとの間の電気的接続の中に多重化スイッチを供給することと、を更に備える請求項２４記載の方法。
【請求項２７】
光変調器を操作する方法であって、
１行の表示エレメントのための行選択信号を受け取ることと、
所定の数のサブエレメントがアクティブ状態にされるように、前記行選択信号を所定時間の期間、サブエレメントのアレイに送ることと、
を備える、方法。
【請求項２８】
異なる値の、偏差対時間と偏差対電圧を有するエレメントのアレイと；
アドレス指定パルスの電圧レベルと時間期間に依存して、異なる組み合わせのエレメントが選択可能な方法で切り替わるように、変化する電圧レベルと時間の前記アドレス指定パルスをエレメントのアレイに供給するためのアドレス指定線と；
を備える光変調器。
【請求項２９】
エレメントの前記アレイ中の１行に対しアドレス指定する１つを提供するように、アドレス指定線が配置されている、前記請求項２８記載の光変調器。
【請求項３０】
異なる値の、偏差対時間と偏差対電圧を生じさせるように、エレメントの前記アレイが異なる機械的構造を有している、前記請求項２８記載の光変調器。
【請求項３１】
異なる値の、偏差対時間と偏差対電圧を生じさせるように、エレメントの前記アレイは、異なる膜圧を有している、請求項２８記載の光変調器。
【発明の詳細な説明】
【背景技術】
【０００１】
ｉＭｏＤＴＭのような干渉系変調器(interferometric modulators)は、変調器前面部に当たる光の自己干渉(the self-interference)を制御することによって光を変調する。これらのタイプの変調器は、典型的には、少なくとも１つの移動可能な又は偏向可能な壁 (wall)を有する空洞(cavity)を使用する。この偏向可能な壁は、空洞の前部壁(the front wall)に平行な面を通って進む(moves through) − 該壁は、変調器の前部表面(the front surface)に当たる光によって最初に遭遇される(encountered)。典型的には少なくとも一部金属から成り高い反射性の移動可能な壁が、空洞の前部表面に向かい移動するとき、空洞内の光の自己干渉が発生し、前部(the front)と移動可能壁との間の可変距離が、前部表面で空洞から出る光の色に影響を与える。干渉系変調器は普通直視型デバイスであるので、前部表面は、典型的には、観察者によって見られるイメージが現れる表面である。
【０００２】
典型的には、干渉系変調器は、支持体の上方に形成されるメンブレン(membranes)で構成され、支持体は、イメージの画素(picture element)（ピクセル）に対応する個々の機械的なエレメント(elements)を定義する。白黒の間で切り替わる表示のようなモノクロ表示では、１つのエレメントが１つのピクセルに対応するかもしれない。カラー表示では、３つのエレメントが各ピクセルを構成し、赤、緑、青に対し各一つであるかもしれない。個々のエレメントは、所望のピクセル反射率を生み出すように別々に制御される。
【０００３】
動作の1例では、電圧が空洞の移動可能な壁に加えられ、それが前部表面に静電気的に引きつけられる原因となり、前部表面が次に観察者によって見られるピクセルの色に影響を与える。正確で反復可能な機械的性質を備えた変調器を生産するのには困難さが存在するので、特定の加えられたアナログ電圧は、干渉系空洞の後ろでミラーとして作動する移動可能な壁の特定のアナログ変位(specific analog displacement)を生み出す。正確で反復可能な色の組合せを生産するために、典型的な変調器は、移動可能なミラーのバイナリ変位(binary displacement)のみを使用する。このモードの動作においては、任意の与えられた移動可能なミラー壁(mirror-wall)が、それが上述した色状態の1つを生み出すその静止状態か、それが黒の光学状態を生み出すそのフルに偏向された状態か、のいずれかの状態で、静止している(at rest)のが見られるであろう。
【０００４】
このように、これらのバイナリに操作された変調器は、モノクロ変調器の場合における白と黒のような、ピクセル当たり２つのグレイレベルのみを、或いは、カラー変調器の場合における例えば赤、緑、青、黄、マゼンタ、黒、及び白のような、ピクセル当たり８色を、表示することが可能である。モノクロ表示において更なる中間調(shades of gray)を、又カラー表示の場合において更なる色を、表示することが望ましい。ピクセル当たり単一のモノクロミラー或いはピクセル当たり三色のミラーのアナログ偏向を制御することは、途方もなく困難であり得るので、より複雑なピクセル構造を持った変調器アーキテクチャを考え出すことが必要になる。
【図面の簡単な説明】
【０００５】
【図１】図１は、干渉系変調器の１例を示す。
【図２】図２は、その対応する接続リードを含む、エリア支配ＬＣＤ変調器ピクセルの先行技術インプリメンテーションを示す。
【図３】図３は、低減されたリードを有するエリアアレイを使用する干渉系変調器の１実施例を示す。
【図４】図４は、多重干渉系用のタイミング図を示す。
【図５】図５は、低減されたリードを有するエリアアレイ変調を使用する干渉系変調器の別の実施例を示す。
【図６】図６は、等しく重み付けされた領域を使用する干渉系変調器のタイミング図を示す。
【図７】図７は、エリアアレイ変調を使用する干渉系変調器の別の実施例を示す。
【図８ａ】図８ａは、電気的にカスケード接続された干渉系変調器エレメントの１実施例を示す。
【図８ｂ】図８ｂは、電気的にカスケード接続された干渉系変調器エレメントの１実施例を示す。
【図８ｃ】図８ｃは、電気的にカスケード接続された干渉系変調器エレメントの１実施例を示す。
【図９】図９は、スイッチとして使用される干渉系変調器エレメントに似ている不具合状態エレメントの１実施例を示す。
【図１０】図１０は、電圧パルスの期間及び振幅を変えることによって、不具合状態エレメントが、どのようにして選択的にアドレスされることが出来るのかを例示するグラフを示す。
【詳細な説明】
【０００６】
本発明の実施例は、図面を参照しながら開示内容を読むことにより最もよく理解され得る。
【０００７】
図１は、干渉系光変調器(an interferometric light modulator)の１例を示す。この特定の例はｉＭｏＤＴＭである。しかし、どんな干渉系変調器も、本発明の実施例を利用し得る。ｉＭｏＤＴＭ変調器への限定或いは制限は含蓄されておらず、或いは意図されていない。
【０００８】
変調器は、典型的に、行(rows)と列(column)に配列された個々のエレメント(individual elements)のアレイ(an array)で構成されている。図１の中で示される１エレメントは、透明な基板１０上、典型的にはガラス、の上に電極層１２を有している。変調器の光学的に共振する干渉系空洞の一表面１４は、電極層上に作られ、そして、酸化被膜１６がこの表面を被覆する。ミラー(mirror)２０、空洞の平行表面(the parallel surface)、は空洞の上方に支持部(supports)１８によって浮いている(suspended)。動作時、ガラス基板上の電極が活性化される時、ミラー２０はガラス基板の方へ静電気的に引きつけられる。ミラー２０の偏差(the deflection)は、空洞のディメンションを変更し、空洞内の光が干渉によって変調される(modulated)原因となる。
【０００９】
直視型表示からの結果として生じる画素(picture element)（ピクセル）は、図１の中で示されるもののようなエレメントから構成されているであろう。無偏向状(an undeflected state)におけるミラー２０を備えたこれらの変調器エレメントの各々は、明るい(bright)、又は「ＯＮ」、であろう。ミラー２０が、空洞の前部表面(the front surface)に向かい、空洞の中にそのフルデザイン深さ(its full design depth)移動する時、空洞の変化によって、結果として生じるピクセルが「ダーク(dark)」又はＯＦＦになる。カラーピクセル(color pixels)の場合は、個々の変調するエレメントのＯＮ状態は、白、赤、緑、青、或いは変調器構成(the modulation configuration)及び表示カラースキーム(the display color scheme)に依存する他の色であり得る。最も典型的には、単一のカラーピクセルは、干渉系青の光(interferometric blue light)を生成する複数の変調器エレメント、干渉系赤の光(interferometric red light)を生成する同様の数の変調器エレメント、干渉系緑の光(interferometric green light)を生成する同様の数の変調器エレメントから構成されるであろう。表示情報に応じてミラーを移動させることによって、変調器はフルカラーのイメージ(full color images)を生成できる。
【００１０】
最も基本的な表示は、ピクセル内で与えられた色(a given color)の全ての変調器エレメントを同時に活性化し、その結果、ピクセル当たり８色が可能である。現在の発明(the current invention)は、ピクセル内で、与えられた色の幾つかのエレメントの活性化を、与えられた同じ色の他のエレメントとは別に(separately)、提供する。これは、赤の光の複数の強度(multiple intensities)、青の光の複数の強度及び緑の光の複数の強度が、与えられたピクセル内で混ぜられる(mixed)ことを可能とする。
【００１１】
同様のタイプのエリアに重み付けされた変調器(area-weighted modulation)は、他のタイプの表示で実行されている。例えば、米国特許第５，４９９,０３７号の図９に対応する図２は、エリアに重み付けされた方法(an area-weighted method)を示す。この例においては、６つの電極、横の接続リード(horizontal connecting leads)として形成された３つ及び縦の接続リード(vertical connecting leads)として形成された３つ、でアドレスされる９つの別々のピクセルエレメントを含むサブピクセル(a subpixel)を生成することによって、１６レベルの強度が提供される。この方法で形成されたフルカラーピクセル (a full-color pixel)は、９縦リード、赤用の３、緑用の３、そして青用の３、又、図２で示される同じ３横リードを有したかもしれない。このピクセルは４０９６の色（１６ｘ１６ｘ１６）を提供する、が、８色を提供する４リードを持ったピクセルよりもより一層複雑な表示システムに結果としてなる１２のリードを持っている。
【００１２】
干渉系変調器の個々のエレメントは、バイナリモードにおいて、静止状態(a quiescent state)では明るく、フルに偏向された状態(a fully deflected state)ではダークに、動作する傾向があるので、アナログ動作は容易には利用可能ではない。従って、干渉系変調器は、エリア支配下の方法(an area-ruled method)の動作を活用できる(benefit from)可能性がある。干渉系変調器のアプリケーションに独自に適する(uniquely suited)、エリア支配下の動作の方法(a method of area-ruled operation)を提供することが本発明の実施例の１つの目的であり、それは、以前のインプリメンテーションによって要求された複雑さを低減する。
【００１３】
より少ないピン配置(fewer pin outs)を必要とするが更により高いビット深度(higher bit depth)を提供できる、干渉系変調器エリア支配アーキテクチャの一実施例が、図３に示される。ドライバデバイス５０は、表示行(display row)当たり１つの出力ピンを有しており、接続線(a connection line)が、各ドライバーデバイスアウトプットピン(each driver device output pin)と変調器アレイの対応する行の間で設けられている。単一の行接続は、表示エレメント(the display element)のサブ行(the sub-rows)を備えるサブエレメント(the sub-elements)間で多重化される。用語、表示エレメントは、全表示表面のあるアリアを特定するためにここで導入されている。表示エレメントは、サブエレメントの集合(collection)であり、それは、典型的には、画像情報のコヒーレントなセット(a coherent set of image information)を示す表示の一部に分解する(resolve)。最も典型的な表示エレメントは、結果として生じるイメージにおける単一のピクセルに対応するであろう。図３の中の表示エレメント４０は、４０がピクセルを表わす場合、典型的には、各色、例えば赤、緑、及び青、に対し１つの、３列、４２、４４及び４６、に分割されている。
【００１４】
図３中のシステムを理解するために、出力１からスタートし、そのあと出力２、等と進むシーケンシャルパターンで、ドライバ５０の行選択出力が典型的にアクティブ(active)になると考えてください。タイミング信号が行５をアクティブにする時、スイッチ５６が閉じ(closes)、スイッチ５８が開き(become open)、アクティブなドライバのピン電圧が、サブエレメント４２ａ、４４ａ及び４６ａのサブ行に加えられるようになる。同時に、サブエレメント４２ａ、４４ａ及び４６ａに、表示エレメント４０に関連した現在のイメージコンテンツに適切な状態に切り替えさせるために、図３には示されていないドライバデバイスに接続されているかもしれない、データ線４３、４５、及び４７が、適切な電圧で駆動される。
【００１５】
サブエレメント４２ａ、４２ｂ及び４２ｃがそれらの新しくアドレスされたポジションに達したらすぐに、スイッチ５６は開き、スイッチ５８は閉じる。直ちに、その後、スイッチ５７が閉じ、スイッチ５９が開き、そして、データ線４３、４５及び４７が、サブピクセル(sub-pixels)４２ｂ、４４ｂ及び４６ｂに対する適切な値に駆動される。３つのデータ線が表示エレメント４０中の１２のサブピクセルを更新するために４つの異なるデータセットで駆動されるまで、このシーケンスは続く。その後、このシーケンスは行６、７、等に対し繰り返す。
【００１６】
図３において示されるように、タイミング／スイッチ活性化信号（the timing/switch-activation signal）は表示(the display)全体にわたって全ての他の行と共有されるので、そのため、任意の行の第1サブ行がアクティブである時、全ての行の第１サブ行に対するスイッチは切り替わる、そして、第２、第３及び第４のサブ行に対してなど(and so on for the second, third, and fourth sub-rows)。然しながら、アクティブな行に対するドライバ出力ピンだけが、アクティブなアドレス指定電圧レベルで電圧が加えられる(energized)。アクティブな行がデータ選択電圧に上げられる一方、全ての非アクティブな行は、非選択バイアス電圧に保持される。このように、アクティブなサブ行を除く全てのサブ行の中のエレメントは、タイミング信号の状態とは無関係の、従ってサブ行内のスイッチのポジションとは無関係の、同じ、非選択電圧を見る。最大限に低い電力消費が望まれる場合には、非アクティブな、行選択スイッチの切り換えは、マスキング回路(masking circuits)で避けられることが出来るであろうことに、注目されるべきである。
【００１７】
図３から見られることができるように、タイミング信号線に接続された他のスイッチ同様に、スイッチ５６及び５８は、図１の中で示されるもののような、干渉系エレメントに似た、マイクロエレクトロメカニカル デバイス(microelectromechanical devices)であるように製造される。アレイは、干渉系表示エレメントを作るためにマイクロエレクトロメカニカルな処理を受けるので、アレイを囲むエリア中のこれらの「追加の(extra)」エレメントを製造することは、余分な(extra)複雑さをもたらさないであろうし、或いは、デバイスのコストを必ずしも上げないであろう。干渉系エレメントの製造には似ていない (not similar)方法で製造されるマイクロエレクトロメカニカル スイッチ、及び、変調器のガラス基板上に堆積される薄いシリコン膜を使用して製造されるより従来の電子スイッチを含む、但しこれらに限定されない、他のタイプのスイッチで、サブ行を多重化することは可能である。
【００１８】
ここで使用される用語「に似ている(similar to)」は、電極(electrode)、空洞(cavity)、及び空洞上に浮いたミラー(a mirror suspended over the cavity)、の同じ基本的構造(the same basic structure)を有するデバイスを意味する。電気的なスイッチを構築する場合、干渉系の変調エレメント(an interferometric modulating element)においてガラス基板の近くに製造される光学上の機能(the optical functionality)は要求されず、又、この光学上の機能を除去することが望ましいかもしれない。光学的共振空洞(the optically resonant cavity)の前壁(the front wall)を形成するために使用される導電層及び／又はアドレス指定電極を製造するために使用される薄膜層(the thin film layers)から製造されることが最もありそうな、２つの導電性エリアに、十分な偏差で(at full deflection)、ミラーが接しにくる（従って電気的に接続する）ことのみが要求される。これは、干渉系エレメントが動作するかもしれない方法とは異なり、それが、スイッチ構造が、表示エレメントと同じ(the same)というよりは寧ろ、「に似ている(similar to)」理由である。
【００１９】
行５の１つの可能な動作用のタイミング図が、図４の中で示される。ｔ０で、行４の信号は、変調器から見られるように、ｈｉｇｈである。ｔ１で、行４の信号はｌｏｗとなり、行５がアクティブとなる。同様に、行５Ａの線はアクティブになる。ｔ２で、行５Ａはｌｏｗとなり、行５Ｂはアクティブになる。これは、行５Ｃ及び５Ｄに対し、連続して続く。
【００２０】
この実施例は、結果として、アレイとドライバとの間の接続数の減少（a reduced number of connections)をもたらす。サブ行の中における個々のサブエレメントを駆動するのに必要な接続は、変調器アレイの周辺エリアに作られ、ドライバデバイスに、各サブエレメントに対し別々の出力ピンを供給することを要求するのではなく、寧ろ、それらにアレイを備えた「オンチップ」(‘on-chip’ with the array)をもたらす。
【００２１】
図３において示されるサブエレメントは、ほぼ等しいエリアであるように図示されている。別の有用な幾何学(geometry)は、相互に対しバイナリな「物理的な」重み付け(binary 'physical' weighting relative to each other)を有するサブエレメントを使用する。図７の表示エレメント７０において見られることができるように、４つのそのようなサブエレメントのみを使って、４のビット深度(a bit depth of 4)が提供されている。例えば、エリア７８は、表示エレメント７０のフルサイズの半分にほぼ等しいサイズを有している。サブエレメント７４は、次に大きいサブエレメント、この例では、サブエレメント７８、の半分にほぼ等しいサイズを有しており、サブエレメント７４にはフルサイズ表示エレメントの４分の１のサイズが与えられている。各それに続くサブエレメントは、次に大きいサブエレメントのサイズの半分にほぼ等しいサイズを有している。サブエレメント７２は、７４のそれの半分、或いは７０の１／８である。
【００２２】
異なる物理的なサイズを有するエレメントは、所定の色強度(a given color intensity)を有する全体の表示ピクセルを実現するために必要に応じ、アクティブ状態にされる。以下のテーブルは、各色強度レベルに対する参照番号によって、ＯＮサブエレメントを示している。
【表１】
2010266875.tif 000003
【００２３】
ここでは、図３の多重化技術(the multiplexing technique)によってアドレスされるとして説明されているが、エリア重み付けのこのインプリメンテーションは、上記に説明された多重化技術とは切り離して使用されることができる。増加した相互接続の複雑さは結果として生じるであろう、しかし、多くのシステムにおいて許容されるであろう。
【００２４】
別の実施例においては、４のビット深度は、表示エレメント用の各サブ列(each sub-column)を１６（２４）サブエレメントに分割することによって達成される。各サブ列における１６のサブエレメントの各セットは、カスケーディング式に(in a cascading fashion)一緒に接続されており、従って、「サブエレメントカスケード接続(sub-element cascades)」と呼ばれる。個々のカスケード接続されたサブエレメントは、図３に示されるもののような電気的スイッチ(electrical switches)と干渉系変調エレメント(interferometric modulating elements)の両方として機能するように製造されることが出来る。或いは、個々の干渉系サブエレメントは、直接隣接して製造される電気的スイッチを有し得る。
【００２５】
４ビットの深さのためのサブエレメントカスケード接続を有する表示エレメント６０の１例が、図５の中で示される。３行の列線は、サブエレメントカスケード接続の第１エレメントに接続し；サブエレメント６１ｒは赤カスケード接続における第１エレメント、６１ｇは緑カスケード接続におけるもの、６１ｂは青カスケード接続におけるものであり、最後のエレメントは、赤カスケード接続の６１５ｒ及び６１６である。色強度の制御は、列線に加えられるアドレシング指定パルスの幅によって提供される。これは、図８及び図９の中で示される２つの可能なサブエレメント構成を見ることにより、最もよく理解されることが出来る。
【００２６】
図８ａにおいては、図５中で示されるサブエレメント６１ｒ、６２ｒ、及び６３ｒのような、サブ列のサブエレメントメンバー(sub-element members of a sub-colum)が、断面図で示されている。干渉系空洞(the interferometric cavity)は、浮いた(suspended)移動可能なミラーエレメント(mirror elements)例えば８２と、前部表面光学膜スタック(the front surface optical film stacks)例えば８４とによって、定義される。このケースでは、浮いた移動可能エレメントは又、図３において示されるスイッチがしたような、スイッチの接触器(the contactor of a switch)としても機能する。光学膜スタックに隣接し、各サブエレメント内に配置されているのは、導電性エレメント８６ａ−８６ｅである。移動可能なミラー８２が光学膜スタックに接してくる(comes in contact)時、サブエレメントは１つの光学状態から第２光学状態に切り替わっている(has switched)。更に、移動可能なミラーが今、導体８６ａを導体８６ｂに接続するので、回路は完成する。
【００２７】
サブエレメントカスケード接続は、動いているミラー８４及び固定接触子８６ａにアドレス電圧の１つの極性を加えることにより、アドレスされる。アドレス電圧の第２極性は、光学膜スタック８４の下方又は内の、電極に加えられる。結果として生じる電位差は、ミラー８２を偏向(deflect)させ、図８ｂの中で示されるように導体８６ａと８６ｂの間の接続を完成する。導体８６ｂ（ミラー８２を通して）に今加えられている第１電圧極性によって、ミラー９２は、図８ｃの中で示されるように、最後には偏向するであろう。カスケード接続されたミラーの全てが崩壊する(collapse)まで、或いはアドレスパルスが取り除かれるまで、このプロセスは続くであろう。従って、アドレスパルスの時間期間(the time duration)（又はパルス幅）を制御することによって、表示エレメントの反射する強度は制御される。
【００２８】
図６は、夫々１２、１３、及び３の明度(color values)を有するサブエレメントのカスケード接続の３つの連続するアドレス指定シーケンスのタイミング図を示す。０の明度は「黒」又はＯＦＦであり、又、１６の明度は、カスケード接続の全てのサブエレメントがｏｎであることを表わすであろう。アドレス指定パルスはトップ線(the top line)において示される。見られることが出来るように、アドレスパルスの時間期間が増加するにつれ、より多くのミラーエレメントがアクティブ状態にされ、「黒」又はＯＦＦ状態に移動する。第1アドレスパルスの間に、４つのエレメントが「黒」状態へ移動し、１２の明度が実現される − １２のエレメントは、ブライト状態で残される。図５の観点からみると、これは、「黒」状態に連続的に切り替わる、サブエレメント６１ｒ、６２ｒ、６３ｒ、及び６４に対応するかもしれない。
【００２９】
第２アドレス指定の間は、アドレスパルスはより短く、３つのエレメントだけが「黒」状態に切り替わる。最後のアドレス指定においては、１３のエレメントが、３のかなりダークな反射率明度(a fairly dark reflectance color value of three)を残す「黒」状態に切り替わる。タイミング図における不連続は、ミラーがそれらのアドレスされた状態で残る比較的長い期間（典型的にビデオ用語の「フレーム時間(frame time)」）を表わす。観察者の目が、エリア重み付け強度値(the area weighted intensity value)に印象付けられるのは、この積分時間(integration time)の間である。
【００３０】
各フレーム時間の終わりで、図６は、再びアドレスされる前に、ミラーの全てがそれらの静止ポジションにリセットされることを示す。このリセットが必要でないように、干渉系デバイスをアドレスすることは可能である。アドレス指定の各「線時間(line time)」の間に起こる切り換え動作にウエイトを置くこと(to emphasize)がここに含まれている。サブエレメントカスケード接続における第1エレメントがＯＮになるようにさせるために、アドレスパルスはある最小の時間期間を超過しなければならない、ということに注目されるべきである。サブエレメントの応答時間よりも短い、過渡信号のような、非常に短いアドレス指定パルスは、第１サブエレメントを切り替えさせないであろう。
【００３１】
一旦、アドレスパルスが、第1サブエレメントが切り替わるのに十分に長くアクティブであったならば、アドレス指定信号は、アレイ中の次のエレメントに「伝えられる(passed on)」。再び、アドレスパルスは、第２のエレメントを切り替わらせるのに十分に、第1エレメントの切り替わり後に長くアクティブであらなければならない。サブエレメントの応答時間がほぼ同じであると仮定されるので、サブエレメントカスケード接続は、疑似信号(spurious signals)に対する比較的高い耐性(a relatively high immunity)を供給している間に０Ｎとするために、所望の数のサブエレメントを供給するように制御可能であるべきである。累積効果は、表示エレメントに、結果として生じるピクセルにおいて適切な色強度を形成させることである。このように、４のビット密度(a bit density)を有する表示エレメントは、特別の(extra)接続線或いはドライバデバイスからの特別の接続を少しもしないで可能となった。
【００３２】
上記に説明されたカスケード効果(cascade effect)は、電気的スイッチングカスケード接続自体(the electrical switching cascade itself)と同様に表示の光学機能の両方を供給する、移動可能なミラーエレメントに基づく。図９の中で示される別の実施例は、光学エレメントと同時に切り替わる１０２のような分離した電気スイッチ(a separate electrical switch)を、１００のような各干渉系サブエレメントに隣接して提供するためのものである。図９の実施例は、マイクロメカニカル スイッチ(a micromechanical switch)を示すが、シリコン或いは他の半導体トランジスタスイッチのような他のタイプのスイッチは、同様に使用されてもよい。このように、光学エレメントのパラメーターと電気エレメントのパラメーターとは、別々に最適化されることができる。図９のシステムのアドレス指定波形及び明度結果は、図８のシステムによって提供されるものと同一である。図８及び９のシステムは、両方とも、時間をかけて変調器の動作(behavior)を制御することによって、異なるレベルのビット深度を得る例である。
【００３３】
図１０において、アドレス指定パルスの電圧レベルと同様にそれらのパルスの時間期間も変えることによって、ビット深度スイッチングのための移動可能なミラーアドレス指定のもっと洗練された制御(a more refined control)がインプリメントされることが出来ることを図示するように、グラフが提供されている。図１０は、幾つかの個別の移動ミラーからなる(consisting of)表示エレメントに適用される。ミラーは、名前ｂｌ、ｂ２、ｂ３などによって表示される。ミラーエレメント自体と同様にミラーの機械的支持構成(the mechanical support structure)は、異なるレート対時間(different rates versus time)で、又、異なる変位対給与電圧(different displacements versus applied voltage)で、個別のミラーが偏向することを可能にする、例えば膜厚及び膜内の残留応力(residual stress)を変更するような、多くの異なる技術を使って製造されることが出来る。
【００３４】
図１０において示されるように、電圧Ｖ１の短い印加後に可動エレメントｂ１が偏向する(deflect)。ミラーｂ２が、よりゆっくりと応答し、Ｖ１のより長い印加の後にアクティブな状態になるであろう。ミラーｂ１及びｂ３の両方共、Ｖ２の短い印加に応答するであろう、そして、ミラーｂ４は、他のミラーのどれも応答できないＶ２の非常に急速な印加に応答することが可能である。このように、ミラーの様々な組合せ(various combinations of mirrors)は、時間／電圧スペース(the time/voltage space)においてアドレスパルスを整形することにより(by shaping)、偏向されることができる、ここで、用語「組合せ(combination)」は、単一のエレメントのスイッチングを含む。もしこれらのミラーが図７の中で示されるエリアのような異なるエリアを持っている場合、そのときは、単一のペアの電気接続を有したマルチ−セグメント 表示エレメント(a multi-segment display element)をアドレス指定することにより、多数の輝度レベル(multiple brightness levels)が達成されることが出来る。
【００３５】
これらの方法の全てにおいて、単一ビットをはるかに越える強度ビット深度(intensity bit depths)を提供する代替方法が、干渉系エレメントのために実現されることができる。
【００３６】
上記のインプリメンテーションは、１６レベルの色強度(16 levels of color intensity)を有する、４のビット深度(a bit-depth of 4)に関して述べられたが、これらの実施例は１よりも大きい任意のビット深度に対して使用されることが出来る。
【００３７】
従って、干渉系変調器におけるエリアアレイ変調(area array modulation)及び低減されたリード数(reduced lead count)のための方法及び装置の特定の実施例がこのポイントを押さえて説明されているが、添付の特許請求の範囲に記載された範囲を除き、そのような特定の言及が本発明の範囲上の限定として見なされることは意図されていない。
【図１】
2010266875.tif 000004
【図２】
2010266875.tif 000005
【図３】
2010266875.tif 000006
【図４】
2010266875.tif 000007
【図５】
2010266875.tif 000008
【図６】
2010266875.tif 000009
【図７】
2010266875.tif 000010
【図８ａ】
2010266875.tif 000011
【図８ｂ】
2010266875.tif 000012
【図８ｃ】
2010266875.tif 000013
【図９】
2010266875.tif 000014
【図１０】
2010266875.tif 000015
【手続補正書】
【提出日】平成22年7月14日(2010.7.14)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
干渉系光変調器の製造方法であって、
行と列に配列された干渉系表示エレメントのアレイを設けることと、なお各表示エレメントは、
サブエレメントの、表示のための所望ビット深度に依存する所定の数のサブ行と、
各接続線が前記アレイの１行に対応するように、各行に対するアレイ接続線を配置する、各サブ行内の所定の数のサブ列と、
を備えている；
各行に対する前記アレイ接続線と前記アレイの前記対応する行の前記サブ行の１つとの間に電気接続を設けることと；
を備える方法。
【請求項２】
前記のサブ列の所定の数は、表示のための色の所望の数に対応する、請求項１記載の方法。
【請求項３】
前記の各行に対するアレイ接続線を配置することは、前記アレイとドライバデバイスとの間のアレイ接続線を配置することを更に備える、請求項１記載の方法。
【請求項４】
前記の前記アレイ接続線との間に電気接続を設けることは、1セットのマイクロエレクトロメカニカル スイッチとの接続を設けることを更に備える、請求項１記載の方法。
【請求項５】
前記マイクロエレクトロメカニカル スイッチは、干渉系表示エレメントに似た構成のスイッチを更に備える、請求項４記載の方法。
【請求項６】
前記の前記アレイ接続線との間に電気接続を設けることは、１セットの半導体スイッチとの接続を設けることを更に備える、請求項１記載の方法。
【請求項７】
前記の電気接続を設けることは、サブ行のサブエレメントを偏向させることを更に備え、そうすることによって前記サブエレメントと隣接するサブエレメントとの間に接続を形成する、請求項１記載の方法。
【請求項８】
請求項１記載の方法によって作られた光変調器。
【請求項９】
複数の干渉系変調器と、
操作信号を前記干渉系変調器の少なくとも１つに伝えるように構成された少なくとも１つのアレイ接続線と、
を備え、前記干渉系変調器の少なくとも１つは、前記アレイ接続線を少なくとも１つの他の干渉系変調器に選択的に接続するように構成されている、光変調器。
【請求項１０】
電気接続がサブエレメントカスケード接続を形成するように、干渉系変調器間に前記電気接続を更に備える、請求項９記載の光変調器。
【請求項１１】
各エレメントは所定の数のサブエレメントカスケード接続を備え、前記のカスケード接続の所定の数は、前記エレメント中の色の数に対応する、請求項９記載の光変調器。
【請求項１２】
各サブエレメントカスケード接続にアドレス指定パルスを供給するアドレス指定回路を更に備え、アクティブになるカスケード接続中のサブエレメントの数はアドレス指定パルスの長さに依存する、請求項１１記載の光変調器。
【請求項１３】
表示エレメントと前記干渉系変調器との間に電気接続された１セットのスイッチを更に備え、
１以上の前記干渉系変調器は、表示情報の異なるバイナリ重みに対応してサイズが異なり、干渉系変調器の前記の数は、所望のビット深度に依存し、
前記アレイ接続線は、各表示エレメントに対し１接続線を備え、
ピクセルの重み付けを作るために必要とされる干渉系変調器が表示情報に従ってアクティブな状態にされるように、前記光変調器が構成されている、
請求項９記載の光変調器。
【請求項１４】
行と列に配列された干渉系表示エレメントのアレイを設けることと、なお、少なくとも１つのサブエレメントが、前記アレイ接続線を少なくとも１つの他のサブエレメントに接続させる電気接続を選択的に形成するように構成されるように、少なくとも１つのサブエレメントカスケード接続の所定の数のサブエレメントを、各エレメントは有している；
一行における各サブエレメントカスケード接続中の第１エレメントを、その行のための対応する接続線に電気的に接続することと；
を備える、光変調器製造の方法。
【請求項１５】
前記少なくとも１つのサブエレメントカスケード接続は、所望の色の各々に対し少なくとも１つのサブエレメントカスケード接続を備える、請求項１４記載の方法。
【請求項１６】
各行に対する前記接続線をドライバデバイスに電気的に接続させることを、更に備える請求項１４記載の方法。
【請求項１７】
各サブエレメントは、表面積を有する単一の移動可能な層を備えており、前記表面積は、表示情報の異なるバイナリ重みに対応しており、サブエレメントの前記の数は、所望のビット深度に依存する、請求項１４記載の方法。
【請求項１８】
少なくとも１つの干渉系エレメントは４サブエレメント、前記少なくとも１つのエレメントのサイズのほぼ２分の１のサイズの第１サブエレメントと、前記少なくとも１つのエレメントのサイズのほぼ４分の１のサイズの第２サブエレメントと、前記少なくとも１つのエレメントのサイズのほぼ８分の１の第３サブエレメントと、前記少なくとも１つのエレメントのサイズのほぼ１６分の１のサイズの第４サブエレメントと、を備える請求項１７記載の方法。
【請求項１９】
前記方法は更に、
各エレメント内に２分の１のエレメントにほぼ等しいサイズのサブエレメントを形成することと；
希望に応じ更なるサブエレメントを形成することと、なお、各更なるサブエレメントは、別のサブエレメントの次の最も大きな移動可能な層の２分の１にほぼ等しい表面積を有する；
を備える、請求項１４記載の方法。
【請求項２０】
各表示エレメントに対し接続線を形成することと、前記接続線と前記サブエレメントとの間の電気接続線においてマルチプレックシング スイッチを設けることと、を更に供える請求項１９記載の方法。
【請求項２１】
前記移動可能な層はミラーを備える請求項１９記載の方法。
【請求項２２】
請求項１４記載の方法によって作られた光変調器。
【請求項２３】
複数の干渉系光変調器の状態を設定するための電圧パルスを備える操作信号を生成することを備え、
前記操作信号は、前記操作信号に応じて前記複数の干渉系変調器の一部分の前記状態を設定し、前記一部分は前記電圧パルスの幅に基づき選択される、
光変調器を制御する方法。
【請求項２４】
前記干渉系変調器の前記一部分の前記状態を設定することは、前記信号を、前記干渉系変調器の第２の前記部分を使用する前記干渉系変調器の第１の前記部分に切り替えること、を備える請求項２３記載の方法。
【請求項２５】
前記切り替えることは、少なくとも１つのスイッチの前記状態を制御するために制御信号を供給すること、を備える請求項２３記載の方法。
【請求項２６】
光を干渉分光法により変調する複数の手段と、なおここで、前記の光を干渉分光法により変調する手段は行及び列を定義するアレイに配置されている；
操作信号を伝える手段と；
前記伝える手段を、光変調手段の前記行の選択された１つに切り替える手段と；
を備え、
前記切り替える手段は、
複数のスイッチと、
前記スイッチを制御するように構成された複数の接続線と、
を備える光変調器。
【請求項２７】
光を干渉分光法により変調する複数の手段と；
操作信号を前記光変調手段の少なくとも１つに伝える手段と、なおここでは、前記光変調手段の前記少なくとも１つは、前記伝える手段を少なくとも１つの他の光変調手段に選択的に接続するように構成されている；
を備える光変調器。
【請求項２８】
前記の光を干渉分光法により変調する複数の手段は、行と列に配列された表示エレメントのアレイを備え、各エレメントは、所定の数の前記干渉系光変調手段を備えており、前記干渉系光変調手段の前記数は、所望のビット深度によって決定されており、各エレメントは、ほぼ同じサイズである、請求項２７記載の光変調器。
【請求項２９】
前記伝える手段は、表示エレメントの各行に対応するアレイ接続線を備え、各アレイ接続線は、各表示エレメント中のサブエレメントに電気的に接続される、請求項２８記載の光変調器。
【請求項３０】
光を干渉分光法により変調する前記１以上の手段の内の１つを、光を干渉分光法により変調する前記１以上の手段の内の少なくとも１つの他に電気的に接続する手段を、更に備える請求項２７記載の光変調器。
【請求項３１】
前記電気的に接続する手段は、
電気接続がサブエレメントカスケード接続を形成するように、前記サブエレメント間の前記電気接続を備える、
請求項３０記載の光変調器。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正の内容】
【０００４】
このように、これらのバイナリに操作された変調器は、モノクロ変調器の場合における白と黒のような、ピクセル当たり２つのグレイレベルのみを、或いは、カラー変調器の場合における例えば赤、緑、青、黄、マゼンタ、黒、及び白のような、ピクセル当たり８色を、表示することが可能である。モノクロ表示において更なる中間調(shades of gray)を、又カラー表示の場合において更なる色を、表示することが望ましい。ピクセル当たり単一のモノクロミラー或いはピクセル当たり三色のミラーのアナログ偏向を制御することは、途方もなく困難であり得るので、より複雑なピクセル構造を持った変調器アーキテクチャを考え出すことが必要になる。
［要約］
一実施例においては、行及び列を定義するアレイに配列されている複数の干渉系変調器(interferometric modulators)と、操作信号(an operating signal)を前記干渉系変調器に伝えるように構成された(configured)複数の接続線と、前記操作信号を干渉系変調器の前記行のうちの選択された１つ(a selected one of the rows of interferometric modulators)に切り換えるように構成された複数のスイッチと、を含む光変調器(a light modulator)が提供される。
別の実施例においては、光変調器を制御する方法が提供され、前記方法は、行及び列を定義するアレイに配列される複数の干渉系光変調器の状態を設定するための操作信号を生成することと、前記操作信号を、光干渉系光変調器の前記行のうちの選択された１つに切り換えることと、を含む。
別の実施例においては、干渉系光変調器を製造する方法が提供され、前記方法は、行と列に配列された干渉系表示エレメントのアレイを設けることと、なお各表示エレメントは、サブエレメントの、表示のための所望ビット深度(a desired bit-depth)に依存する所定の数のサブ行と、各接続線が前記アレイの１行に対応するように、各行に対するアレイ接続線を配置する、各サブ行内の所定の数のサブ列と、を備えている；各行に対する前記アレイ接続線と前記アレイの前記対応する行の前記サブ行の１つとの間に電気接続を設けることと；を含む。
別の実施例においては、複数の干渉系変調器と、操作信号を前記干渉系変調器の少なくとも１つに伝えるように構成された少なくとも１つのアレイ接続線と、を含み、前記干渉系変調器の少なくとも１つは、前記アレイ接続線を少なくとも１つの他の干渉系変調器に選択的に接続するように構成されている、光変調器が提供される。
別の実施例においては、光変調器を製造する方法が提供され、前記方法は、行と列に配列された干渉系表示エレメントのアレイを設けることと、なお、少なくとも１つのサブエレメントが、前記アレイ接続線を少なくとも１つの他のサブエレメントに接続させる電気接続を、選択的に形成するように構成されるように、少なくとも１つのサブエレメントカスケード接続の所定の数のサブエレメントを、各エレメントは有している；一行における各サブエレメントカスケード接続中の第１エレメントを、その行のための対応する接続線に電気的に接続することと；を含む。
別の実施例においては、光変調器を制御する方法が提供され、前記方法は、複数の干渉系光変調器の状態を設定するための電圧パルスを含む操作信号を生成することを含み、前記操作信号は、前記操作信号に応じて前記複数の干渉系変調器の一部分の前記状態を設定し、前記一部分は前記電圧パルスの幅に基づき選択される。
別の実施例においては、光を干渉分光法により変調する(interferometrically modulating light)複数の手段と、なおここで、前記の光を干渉分光法により変調する手段は行及び列を定義するアレイに配置されている；操作信号を伝える手段と；前記伝える手段を、光変調手段の前記行の選択された１つに切り替える手段と；を含む、光変調器が提供される。
別の実施例においては、光を干渉分光法により変調する複数の手段と；操作信号を前記光変調手段の少なくとも１つに伝える手段と、なおここでは、前記光変調手段の前記少なくとも１つは、前記伝える手段を少なくとも１つの他の光変調手段に選択的に接続するように構成されている；を含む光変調器が提供される。更なる実施例においては、前記変調器は、光を干渉分光法により変調する前記１以上の手段の内の１つ(one)を、光を干渉分光法により変調する前記１以上の手段の内の少なくとも１つの他(at least one other)に電気的に接続する手段、を含む。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正の内容】
【００３７】
従って、干渉系変調器におけるエリアアレイ変調(area array modulation)及び低減されたリード数(reduced lead count)のための方法及び装置の特定の実施例がこのポイントを押さえて説明されているが、添付の特許請求の範囲に記載された範囲を除き、そのような特定の言及が本発明の範囲上の限定として見なされることは意図されていない。
以下に、本願発明の当初の特許請求の範囲に記載された発明を付記する。
[１］
各エレメントが１以上のサブ行の１以上のサブエレメントに分割されている、行と列の干渉系表示エレメントを備えるアレイと；
１接続線が前記アレイの表示エレメントの１行に対応する、前記表示エレメントに操作信号を伝えるように構成されたアレイ接続線と；
各アレイ接続線に電気的に接続されたサブアレイ接続線と；
イメージデータ変調を生じさせるために、各アレイ接続線から前記サブ行に前記操作信号を伝えるように構成された複数のスイッチと；
を備える光変調器。
[２］
各エレメントの前記サブ行は、赤サブエレメントと緑サブエレメントと青サブエレメントとを備える、[１]記載の光変調器。
[３］
各エレメントは更に３つの列接続線を備え、各１つは、各エレメントにおける前記赤サブエレメント用、前記緑サブエレメント用、前記青サブエレメント用である、[１]記載の光変調器。
[４］
前記スイッチはマイクロエレクトロメカニカルエレメントを備える、[１]記載の光変調器。
[５］
１以上のスイッチは１以上の干渉系変調エレメントを備える、[１]記載の光変調器。
[６］
選択されたサブエレメントが偏向される時に前記選択されたサブエレメントが前記アレイ接続線からの前記操作信号を前記選択されたサブエレメントから隣接するサブエレメントに移動させるように構成されたサブエレメント、を備える[１]記載の光変調器。
[７］
１以上のスイッチは半導体トランジスタスイッチを備える、[１]記載の光変調器。
[８］
干渉系光変調器の製造方法であって、
行と列に配列された干渉系表示エレメントのアレイを設けることと、なお各表示エレメントは、
サブエレメントの、表示のための所望ビット深度に依存する所定の数のサブ行と、
各サブ行内の、前記表示のための所望の数の色に対応する所定の数のサブ列と、
を備えている；
各接続線が前記アレイの１行に対応するように、各行に対しアレイ接続線を配置することと；
各行に対する前記アレイ接続線と前記アレイの前記対応する行の前記サブ行の１つとの間に電気接続を設けることと；
を備える方法。
[９］
各行に対するアレイ接続線を配置することは、前記アレイとドライバデバイスとの間のアレイ接続線を配置することを更に備える、[８]記載の方法。
[１０］
前記アレイ接続線との間に電気接続を設けることは、1セットのマイクロエレクトロメカニカル スイッチとの接続を設けることを更に備える、[８]記載の方法。
[１１］
前記アレイ接続線との間に電気接続を設けることは、１セットの半導体スイッチとの接続を設けることを更に備える、[８]記載の方法。
[１２］
前記マイクロエレクトロメカニカル スイッチは、干渉系表示エレメントに似た構成のスイッチを更に備える、[１０]記載の方法。
[１３］
電気接続を設けることは、サブ行のサブエレメントを偏向させることを更に備え、そうすることによって前記サブエレメントと隣接するサブエレメントとの間に接続を形成する、[８]記載の方法。
[１４］
各エレメントが所定の数のサブエレメントを備える、行と列に配列された干渉系表示エレメントのアレイと、なおここでは、サブエレメントの前記の数は所望のビット深度によって決定され、各エレメントはほぼ同じサイズである；
前記電気接続がサブエレメントカスケード接続を形成するような、前記サブエレメント間の電気接続と；
表示エレメントの各行に対応するアレイ接続線と、なおここでは、各アレイ接続線は各表示エレメント中のサブエレメントに電気接続される；
を備える光変調器。
[１５］
各表示エレメント内の所定の数のサブエレメントカスケード接続を更に備え、前記所定の数は色の所望の数である、[１４]記載の光変調器。
[１６］
各サブエレメントカスケード接続にアドレス指定パルスを供給するアドレス指定回路を更に備え、アクティブになる前記カスケード接続中のサブエレメントの数は前記アドレス指定パルスの長さに依存する、[１４]記載の光変調器。
[１７］
光変調器の製造方法であって、
各エレメントが所定の数のサブエレメントの少なくとも１サブエレメントカスケード接続を備える、行と列に配列された干渉系表示エレメントのアレイを設けることと；
１行中の各サブエレメントカスケード接続の中の第１エレメントを、その行のための対応する接続線に電気接続することと；
を備える方法。
[１８］
少なくとも１サブエレメントカスケード接続を有する干渉系エレメントのアレイを設けることを更に備え、各所望の色に対しサブエレメントカスケード接続を設けることを更に備える、[１７]記載の方法。
[１９］
各行に対する前記接続線をドライバデバイスに電気的に接続することを更に備える、[１７]記載の方法。
[２０］
各エレメントが所定の数のサブエレメントを備える、干渉系表示エレメントのドライバデバイス上のサブエレメントは、表示情報の異なるバイナリ重みに対応してサイズが異なり、サブエレメントの前記の数は、所望のビット深度に依存する、
光変調器。
[２１］
前記所定の数のサブエレメントは、４サブエレメントと、１／２サイズの第１サブエレメントと、１／４サイズの第２サブエレメントと、１／８サイズの第３サブエレメントと、１／１６サイズの第４サブエレメントとを、更に備える[２０]記載の光変調器。
[２２］
前記サブエレメントの各々に対する接続線を、更に備える[２０]記載の光変調器。
[２３］
各表示エレメントに対する１接続線と、前記表示エレメントと前記サブエレメントとの間に電気的に接続された１セットのスイッチと、を更に備え、前記光変調器は、ピクセルの重み付けを生成するために必要とされるサブエレメントが表示情報に従いアクティブな状態にされるように構成されている、[２０]記載の光変調器。
[２４］
光変調器の製造方法であって、
干渉系表示エレメントのアレイを設けることと；
各表示エレメント内に、表示エレメントの１／２にほぼ等しいサイズのサブエレメントを形成することと；
各サブエレメントが次に最も大きいエレメントのサイズの１／２にほぼ等しいサイズを有する、サブエレメントを所望されるように形成することと；
を備える方法。
[２５］
各サブエレメントに対し接続線を形成することを更に備える、[２４]記載の方法。
[２６］
各表示エレメントに対し接続線を形成することと、前記接続線と前記サブエレメントとの間の電気的接続の中に多重化スイッチを供給することと、を更に備える[２４]記載の方法。
[２７］
光変調器を操作する方法であって、
１行の表示エレメントのための行選択信号を受け取ることと、
所定の数のサブエレメントがアクティブ状態にされるように、前記行選択信号を所定時間の期間、サブエレメントのアレイに送ることと、
を備える、方法。
[２８］
異なる値の、偏差対時間と偏差対電圧を有するエレメントのアレイと；
アドレス指定パルスの電圧レベルと時間期間に依存して、異なる組み合わせのエレメントが選択可能な方法で切り替わるように、変化する電圧レベルと時間の前記アドレス指定パルスをエレメントのアレイに供給するためのアドレス指定線と；
を備える光変調器。
[２９］
エレメントの前記アレイ中の１行に対しアドレス指定する１つを提供するように、アドレス指定線が配置されている、前記[２８]記載の光変調器。
[３０］
異なる値の、偏差対時間と偏差対電圧を生じさせるように、エレメントの前記アレイが異なる機械的構造を有している、前記[２８]記載の光変調器。
[３１］
異なる値の、偏差対時間と偏差対電圧を生じさせるように、エレメントの前記アレイは、異なる膜圧を有している、[２８]記載の光変調器。
【外国語明細書】
2010266875000001.pdf