(57)【要約】      （修正有）【課題】被検出体が極めて薄い場合であっても外乱の影響を受けることなく、また、被検出体の配置間隔に適応し、被検出体を正確に検出できる光電センサおよび光電センサシステムを得る。【解決手段】光電センサは、投光部と受光部を有し、投光部と受光部との間の被検出体の有無を受光部の受光信号の強度変化として検出する。作動することを選択された前記受光部は、前記投光部から前記被検出体を交差することなく前記受光部に至る投光信号と、前記投光部から前記被検出体を交差して前記受光部に至る投光信号を受光する。そして、前記被検出体により減衰しない受光信号と、前記被検出体により減衰する受光信号のレベル差を比較し、被検出体の有無情報を検出する。【選択図】図１
2010223776.tif 000002
【特許請求の範囲】
【請求項１】
投光部と受光部を有し、投光部と受光部との間の被検出体の有無を受光部の受光信号の強度変化として検出し、
作動することを選択された前記受光部は、前記投光部から前記被検出体を交差することなく前記受光部に至る投光信号と、前記投光部から前記被検出体を交差して前記受光部に至る投光信号を受光し、
前記被検出体により減衰しない受光信号と、前記被検出体により減衰する受光信号のレベル差を比較し、被検出体の有無情報を検出することを特徴とする光電センサ。
【請求項２】
前記受光部は、前記作動することの選択を行う判定手段を備えている請求項１に記載の光電センサ。
【請求項３】
前記受光部と前記投光部の複数が所定の間隔で配置され、前記被検出体を交差することなく前記受光部に至る投光信号を生成する前記投光部とは異なる前記投光部が、同一の前記受光部に対し、前記被検出体を交差して前記受光部に至る投光信号を生成する請求項１又は２に記載の光電センサ。
【請求項４】
請求項１〜３の何れかに記載の光電センサを備え、
一連の前記投光部は伝送クロックのタイミングで順次作動して前記投光タイミング信号を創出し、一連の前記受光部は伝送クロックのタイミングで順次作動して前記受光タイミング信号を創出し、作動選択データを前記伝送クロックのタイミングに同期して判断する光電センサシステム。
【請求項５】
前記作動選択データは、上位親局から前記受光部に送信される請求項４に記載の光電センサシステム。
【請求項６】
一連の前記投光部と一連の前記受光部の複数が共通のデータ信号線に接続され、前記被検出体の有無情報を、前記上位親局に伝達することを特徴とする請求項５に記載の光電センサシステム。
【請求項７】
前記作動選択データは、一連の前記受光部に接続された管理子局から前記受光部に伝達される請求項４〜６に記載の光電センサシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、投光素子と受光素子の間に被検出体が存在する時の受光信号レベルの差によって、被検出体の有無を検出する光電センサおよび光電センサシステムに関する。
【背景技術】
【０００２】
投光素子と受光素子の間に被検出体が存在する時の受光信号レベルの差によって、被検出体の有無を検出する光電センサおよび光電センサシステムにおいて、対をなす投光素子と受光素子は、投光素子から受光素子に至る光路が被検出体の軸線に対し平行となるように配置されるのが通常である。しかしながら、被検出体の厚みが小さい場合、例えば、被検出体が薄い平板の場合、被検出体の軸線に対し平行となる光路は当該被検出体に遮られることなく、従って、被検出体を検出できない、ということがあった。そこで、特開平８‐１４８９８１号公報（特許文献１）には、複数の投光部と受光部が対向して配置された多光軸光電センサにおいて、投光信号を発する投光部と異なる段に配置された受光部で検出する方法が提案されている。
【０００３】
この方法によれば、投光部から受光部に至る光路は水平方向に対し角度を持つことに、すなわち、斜めになるので、薄い平板状の被検出体がその軸線を水平にして配置された場合であっても、光路が被検出体に遮られることとなり、その検出が可能となる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平８−１４８９８１公報報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところが、被検出体が極めて薄い場合には、上記特許文献１で開示された方法によっても検出できない場合があった。また、被検出体が光路を遮った場合であっても、被検出体が半透明の場合は受光部における受光レベルの変化が小さく、受光部周辺における照明や反射光などの外乱の影響を受けて検出結果が不正確になるという問題もあった。
【０００６】
更にまた、需要者の要求が多様化した近年、生産数量の調整や生産方式の変更などの理由により、保管場所に収容される被検出体の配置間隔が変わる場合、上記特許文献１で開示された方法による検出を行うには、投光部どうしおよび受光部どうしの配置間隔の変更が必要となる問題があった。
【０００７】
そこで、本発明は、被検出体が極めて薄い場合であっても外乱の影響を受けることなく、また、被検出体の配置間隔に適応し、被検出体を正確に検出できる光電センサおよび光電センサシステムを得ることを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る光電センサは、投光部と受光部を有し、投光部と受光部との間の被検出体の有無を受光部の受光信号の強度変化として検出する。作動することを選択された前記受光部は、前記投光部から前記被検出体を交差することなく前記受光部に至る投光信号と、前記投光部から前記被検出体を交差して前記受光部に至る投光信号を受光する。そして、前記被検出体により減衰しない受光信号と、前記被検出体により減衰する受光信号のレベル差を比較し、被検出体の有無情報を検出する。
【０００９】
前記受光部は、前記作動することの選択を行う判定手段を備えていてもよい。
【００１０】
前記受光部と前記投光部の複数が所定の間隔で配置され、前記被検出体を交差することなく前記受光部に至る投光信号を生成する前記投光部とは異なる前記投光部が、同一の前記受光部に対し、前記被検出体を交差して前記受光部に至る投光信号を生成するものであってもよい。
【００１１】
本発明に係る光電センサシステムは、前記光電センサを備え、一連の前記投光部は伝送クロックのタイミングで順次作動して前記投光タイミング信号を創出する。一連の前記受光部は伝送クロックのタイミングで順次作動して前記受光タイミング信号を創出し、作動選択データを前記伝送クロックのタイミングに同期して判断する。
【００１２】
本発明の光電センサシステムにおいて、前記作動選択データは、上位親局から前記受光部に送信されてもよく、また、その場合、一連の前記投光部と一連の前記受光部の複数が共通のデータ信号線に接続され、前記被検出体の有無情報を、前記上位親局に伝達するものであってもよい。
【００１３】
更に、本発明の光電センサシステムにおいて、前記作動選択データは、一連の前記受光部に接続された管理子局から前記受光部に伝達されてもよい。
【発明の効果】
【００１４】
本発明に係る光電センサでは、受光部をストレートセンサおよびクロスセンサとして機能させ、すなわち、被検出体に遮られることのない投光信号（ストレート信号）を受けるセンサ（ストレートセンサ）、および、被検出体が投光部と受光部の間に存在する時には被検出体に遮られる投光信号（クロス信号）を受けるセンサ（クロスセンサ）として機能させ、これらストレートセンサとクロスセンサの信号を比較することによって、被検出体の有無を検出する。この際、クロスセンサとしての受光部は、投光部から被検出体を交差して受光部に至る投光信号を受光するため、その受光信号は、被検出体が存在する場合、減衰する。また、二つの検出結果を比較することにより、すなわち、２つの受光信号の差分をとることにより外乱の影響を排除できる。従って、被検出体が極めて薄い場合であっても、外乱の影響を受けることなく被検出体を正確に検出できる。更に、受光部を、複数を並べて配置し、所定の受光部についてのみ作動することを選択すれば、被検出体の配置間隔に適応した検出を行うことができる。
【００１５】
受光部を複数並べて配置する場合の具体的態様として、受光部とともに投光部の複数を所定の間隔で配置すればよい。なお、この態様においては、被検出体を交差することなく受光部に至る投光信号を生成する投光部とは異なる投光部が、同一の受光部に対し、被検出体を交差して受光部に至る投光信号を生成するものとなる。この場合、受光部と投光部を配置する間隔を、適用が予定される最小ピッチとしておけば、作動する受光部を適宜選択することにより、物理的に適用ピッチに応じた加工、取付をすることなく、光電センサが適用される状況に応じたピッチに変更できる。すなわち、被検出体の配置間隔に適応した検出を行うことが可能となる。また、この場合、最小ピッチを共通させることで、この光電センサやこの光電センサを使用したシステムの標準化が可能になるという利点もある。
【００１６】
本発明に係る光電センサシステムでは、上記本発明に係る光電センサを使用しているため、被検出体が極めて薄い場合であっても、外乱の影響を受けることなく、また、被検出体の配置間隔に適応し、被検出体を正確に検出できる。更に、共通のデータ信号線を利用した伝送機能を利用すれば、受光部が得た被検出体の有無情報を上位の制御装置等において一括して把握し、また、上位の制御装置等から各受光部に対し配置間隔に適応した指示をすることが可能となる。
【００１７】
作動することの選択は、受光部が判定手段を備えるものであればその判定手段を使用して行っても良い。判定手段とは、受光部が作動することの選択をなされたかどうかを判定するための何らかの仕組みを備えたものであればよい。例えば、公知のスイッチ機構であってもよく、その場合は回路の物理的なオンオフ状態により判定がなされることになる。また、判定手段は、判断プログラムであってもよく、その場合は作動選択データとして受光部に入力されたデータ値により判定がなされることになる。
【００１８】
ただし、受光部が備える判定手段を直接設定する場合、複数の受光部について個々に設定作業を行う必要がある。これに対し、光電センサをシステムとして構成し、作動選択データを上位親局から送信し、或いは管理子局から伝達することとすれば、複数の受光部について、個々の作業を行うことなく、一括した設定が可能となる。なお、管理子局とは、一連の受光部に接続され、親局によることなくこれら受光部の設定や制御を行う機能を備えた装置であり、この管理子局から受光部へ作動選択データを伝達するための通信は、受光部と上位親局との通信とは異なるものとなる。
【図面の簡単な説明】
【００１９】
【図１】本発明に係る光電センサの実施形態の構成図である。
【図２】同光電センサが被検出体の配置間隔に適応した検出を行うための子局入力部の選択例を示す図である。
【図３】同光電センサを備えた光電センサシステムのブロックダイヤ図である。
【図４】同光電センサシステムにおける親局のシステム構成図である。
【図５】センサ設定データの具体例を模式的に示す図である。
【図６】同親局から送信される制御信号の構成を模式的に示す図である。
【図７】同光電センサシステムにおける管理子局の機能ブロック図である。
【図８】同光電センサシステムにおける管理子局のシステムブロック図である。
【図９】同光電センサシステムにおける子局出力部の機能ブロック図である。
【図１０】同光電センサシステムにおける子局出力部のシステムブロック図である。
【図１１】同光電センサシステムにおける子局入力部のシステム構成図である。
【図１２】同光電センサシステムにおける子局入力部のシステムブロック図である。
【図１３】図２のパターン１に対応する各子局入力部が受光するストレート信号とクロス信号を模式的に示す図である。
【図１４】図２のパターン３に対応する各子局入力部が受光するストレート信号とクロス信号を模式的に示す図である。
【図１５】伝送信号のタイムチャート図である。
【図１６】ＳＴＢ０信号とＳＵＤＡＴＡのタイムチャート図である。
【図１７】親局の動作フローチャート図である。
【図１８】管理子局プログラムＰＲＧ１のフローチャート図である。
【図１９】子局出力部プログラムＰＲＧ２Ｌのフローチャート図である。
【図２０】子局入力部プログラムＰＲＧ２Ｐのフローチャート図である。
【図２１】図２０に継続する子局入力部プログラムＰＲＧ２Ｐのフローチャート図である。
【発明を実施するための形態】
【００２０】
以下、本発明に係る光電センサおよびその光電センサを備える光電センサシステムの実施形態を、図面を参照しながら説明する。
【００２１】
図１に示すように、この光電センサ１１は、子局出力部１２ａと子局入力部１２ｂの複数で構成されている。子局出力部１２ａどうし、および子局入力部１２ｂどうしは、子局間接続３４によってカスケード接続されている。子局間接続３４にはコネクタ３３が用いられており、接続の簡素化が図られている。なお、子局出力部１２ａおよび子局入力部１２ｂの連結数に制限はなく必要に応じて必要な数を連結することができるが、図１には便宜上５つのみを示すこととする。
【００２２】
子局出力部１２ａは本発明の投光部に相当し、投光素子ＬＤを備える。一方、子局入力部１２ｂは本発明の受光部に相当し、受光素子ＰＤを備える。そして、この光電センサ１１によれば、例えば、棚構造の棚のどこに被検出体が存在しているかを把握することができ、半導体ウエハや液晶パネルなどの保管されている棚位置や状況を把握するために使用できる。半導体ウエハや液晶パネルなどの被検出体３５は、これら子局出力部１２ａと子局入力部１２ｂとの間に収容され、子局入力部１２ｂは、子局出力部１２ａの投光素子ＬＤからストレート信号とクロス信号を受光する。
【００２３】
例えば、図１に示す複数の子局入力部１２ｂの初段（図１において最も下に配置されたもの、以下＃１という）においては、＃１の子局出力部１２ａの投光素子ＬＤからの投光信号を、ストレート信号として受ける。また、＃１の次の段（以下、＃２という）に配置された子局出力部１２ａの投光素子ＬＤからの投光信号を、クロス信号として受ける。この際、クロス信号は、被検出体３５が存在する場合、減衰するため、その減衰により被検出体３５の存在を検出することができる。また、ストレート信号とクロス信号を比較することにより、すなわち、２つの受光信号の差分をとることにより外乱の影響を排除し、外乱の影響を受けることなく被検出体３５を正確に検出できる。なお、子局出力部１２ａと子局入力部１２ｂとは十分に離れて配置されているため、ストレート信号とクロス信号の投光素子ＬＤから受光素子ＰＤに至る距離はほぼ等しいとみなしてよい。
【００２４】
子局入力部１２ｂは、また、検出の指示情報により作動する。すなわち、並べて配置された複数の子局入力部１２ｂの中から動作させるものを選択し、その選択した子局入力部１２ｂのみに検出の指示を行うことにより、被検出体３５の配置間隔に適応した検出を行うことができる。
【００２５】
図２は、被検出体の配置間隔に適応した検出を行うための子局入力部の選択例を示す図である。なお、図２において、並べて表示される３つの光電センサは、検出指示の３つのパターンを示すものであり、並列に配置されていることを意味するものではない。また、図２において、＃２の次の段に配置されているものを＃３、それ以降も同様に＃４、＃５などと表示するものとする。
【００２６】
図２に示すように、被検出体３５の配置間隔が予め設定されている最小ピッチとなるパターン１では、全ての子局入力部１２ｂが選択され、これら全てに検出の指示を行う。このパターン１は、図１に示す状態と同じである。なお、図２において、投光素子ＬＤおよび受光素子ＰＤは、作動の選択がされたものが黒、作動の選択がされていないものが白で表されている。
【００２７】
被検出体３５の配置間隔が、予め設定されている最小ピッチの２倍となるパターン２では、奇数段、すなわち、＃１、＃３、＃５の子局入力部１２ｂが選択される。子局出力部１２ａについては、所定の配置関係にあるものを作動させることとする選択を行う。例えば、＃１の子局入力部１２ｂであれば、＃１の子局出力部１２ａからストレート信号を受け、＃３の子局出力部１２ａからクロス信号を受けることとする。作動のタイミングは公知のタイミング調整手法によって行えばよいが、投光信号の生成が不要となる子局出力部１２ａ、このパターン２でいえば偶数段の子局出力部１２ａについては作動させる必要はなく、奇数段のみが、投光動作を行うものとして選択されている。
【００２８】
被検出体３５の配置間隔が不規則なパターン３では、その不規則なパターンに適応するような選択がなされており、具体的には、＃１、＃４、＃６の子局入力部１２ｂが選択されている。この場合、＃１の子局入力部１２ｂは、＃１の子局出力部１２ａからストレート信号を受け、＃４の子局出力部１２ａからクロス信号を受けることとする。また、＃４の子局入力部１２ｂは、＃４の子局出力部１２ａからストレート信号を受け、＃６の子局出力部１２ａからクロス信号を受けることとする。更に、＃６の子局入力部１２ｂは、＃６の子局出力部１２ａからストレート信号を受け、＃８の子局出力部１２ａからクロス信号を受けることとする。このように、複数を並べて配置された子局入力部１２ｂのうち所定のもののみを動作させるものとして選択することにより、被検出体３５の配置間隔に適応した検出を行うことができる。
【００２９】
＃１の子局出力部１２ａおよび子局入力部１２ｂには、渡り配線１３を介し管理子局１０ａ、１０ｂが接続されている。また、複数の子局出力部１２ａおよび子局入力部１２ｂの各々、および管理子局１０ａ、１０ｂは、共通のデータ信号線であるＤＰ信号線７およびＤＮ信号線８と接続されている。ＤＰ信号線７およびＤＮ信号線８には、親局６が接続され、更に、親局６には制御部１が接続され、図３に示す光電センサシステムを構成している。
【００３０】
図３および図４に示すように、制御部１と親局６は並列信号により高速でデータの授受を行っている。制御部１から親局６に対しては、出力ユニット２から並列（パラレル）出力信号である制御信号データ４と、検出動作を行わせる子局入力部１２ｂを指定するためのセンサ選択信号データ９が送出される。また、親局６のパラレル入力信号は、制御部１の入力ユニット３が、監視信号データ５として受信する。親局６は、ＤＰ信号線７およびＤＮ信号線８を介し、複数の子局出力部１２ａと子局入力部１２ｂの各々、および管理子局１０ａ、１０ｂとデータを共有している。そして、制御部１が親局６を介し、全ての制御・監視データを掌握できる構成となっている。
【００３１】
図４に示すように、親局６は、出力データ部６１、センサ設定データ部６２、タイミング発生部６３、親局出力部６４、親局入力部６５、および入力データ部６６を備える。出力データ部６１は、制御部１の出力ユニット２から制御信号データ４として受けた並列信号を親局出力部６４へ引き渡す。また、センサ設定データ部６２は、センサ設定データＳＵＤＡＴＡを記憶し、制御部１の出力ユニット２から受けたセンサ選択信号データ９に基づいて選択されたセンサ設定データＳＵＤＡＴＡを親局出力部６４へ引き渡す。図５に、センサ設定データの具体例を示す。このセンサ設定データは、図２に示した子局入力部１２ｂの選択例に対応するものである。図中Ｄ１は＃１のデータであることを意味し、＃２、＃３についても同様である。なお、図５において、ＳＵＤＡＴＡ１、ＳＵＤＡＴＡ２、ＳＵＤＡＴＡ３は、それぞれ、図２のパターン１、パターン２およびパターン３に対応するものであり、これらのうちの一組が、前記センサ設定データＳＵＤＡＴＡとして親局出力部６４へ引き渡される。
【００３２】
タイミング発生部６３は、発振回路（ＯＳＣ）７１とタイミング発生手段７２からなり、ＯＳＣ７１からクロック信号の基本信号を得たタイミング発生手段７２が、クロック信号を生成し親局出力部６４に引き渡す。親局出力部６４は、制御データ発生手段７３とラインドライバ７４からなり、制御データ発生手段７３が、出力データ部６１およびセンサ設定データ部６２から受けたデータと、タイミング発生部６３から受けたクロック信号に基づき制御信号を生成し、ラインドライバ７４を介してＤＰ信号線７およびＤＮ信号線８に送出する。制御データ発生手段７３で生成される制御信号は、図６に示すように、スタート信号ＳＴＢ０とこれに続くセンサ設定データＳＵＤＡＴＡ、およびスタート信号ＳＴＢ０より短いスタート信号ＳＴＢ１とこれに続くセンサ”ｏｎ”／”ｏｆｆ”データ部で構成され、センサ設定データＳＵＤＡＴＡは本発明の作動選択データに相当するもので、新たなピッチに適応させるためのセンサ設定を行うときに、全ての子局出力部１２ａ、子局入力部１２ｂに一斉同報される。センサ”ｏｎ”／”ｏｆｆ”データ部は、システムの作動中に繰り返し伝送される。ラインドライバ７４は、また、ＤＣ２４Ｖ電源７５から電源供給を受け、制御信号とともに、ＤＰ信号線７およびＤＮ信号線８を経由し、システム全体に電源を供給する。
【００３３】
親局入力部６５は監視信号検出手段７６と監視データ抽出手段７７で構成され、入力データ部６６へ入力データ信号を送出する。監視信号検出手段７６は、ＤＰ信号線７およびＤＮ信号線８を経由して子局入力部１２ｂから送出されたデータ信号を検出する。子局入力部１２ｂから送出されるデータ信号は、被検出体３５の有無を電流の有無で表現した監視データであり、スタート信号ＳＴＢ１が送信された後、各子局入力部１２ｂから順次受け取るものとなっている。監視データは、タイミング発生手段７２の信号に同期して監視データ抽出手段７７で抽出され、直列の入力データ信号として入力データ部６６に送出される。入力データ部６１は、親局入力部６５から受け取った入力データ信号を並列信号に変換し、監視信号データ５として制御部１の入力ユニット３へ送出する。
【００３４】
親局６は、また、伝送インターフェイス回路として、伝送ブリーダ電流回路６７を有する。伝送ブリーダ電流回路６７は、親局出力部６４内のラインドライバ７４に接続されており、制御データ発生手段７３から受けた制御データをタイミング発生手段７２から送られるクロック信号と共に外部信号接続部（Ｄ＋側）６８を経由してＤＰ信号線７に、また、外部信号接続部（Ｄ−側）６９を経由してＤＮ信号線８に送出する。
【００３５】
図７はこの光電センサシステムにおける管理子局の機能ブロック図、図８は管理子局のシステムブロック図である。なお、子局出力部１２ａに接続される管理子局１０ａと、子局入力部１２ｂに接続される管理子局１０ｂの機能ブロック図は同一となるため、図７、図８は双方を示すものとし、管理子局を示す符号は１０とする。
【００３６】
図７に示すように、管理子局１０では、まず、ＤＰ信号線７、ＤＮ信号線８から伝送されてくる電力を重畳した伝送信号から自局の電力を得るためのコンデンサとダイオードから成る電源部によって電力を生成する。信号線７、８に重畳されている電力は、ダイオードを経由してコンデンサに充電され、電源電圧Ｖｃｃを得る。この電源電圧Ｖｃｃが、管理子局１０内の電源として賄われる。この伝送信号に電力を重畳し、自局の電力を得る方式は、配線の省略、所謂省配線を実現している。同時に、管理子局１０は、ＤＰ信号線７、ＤＮ信号線８からＣＫ信号を抽出し、ＭＣＵ１５に引き渡す。
【００３７】
ＭＣＵ１５は、ＤＰ信号線７、ＤＮ信号線８を介して伝送されてくる、伝送信号に含まれる長い周期のスタート信号と短い周期の伝送クロックのうち長い周期のスタート信号ＳＴＢ１を認識し、Ｔｏｕｔ端子２４からＴＤ０信号を＃１の子局入力部１２ａまたは子局出力部１２ｂにカスケード信号として送出する。このＭＣＵ１５は、ＣＰＵ１８、ＲＡＭ１９、ＲＯＭ２０からなり、ＲＯＭ２０内部に記憶保持されたプログラムＰＲＧ１に従って後述のプログラムフローチャート図の流れに従って作動する。ＣＰＵ１８は、内部クロック発生回路を有し、この内部クロックによってＭＣＵ１５内の制御を果たしている。
【００３８】
図８に示すように、ＣＰＵ１８はＩ／Ｏバス２１に接続している。ＭＣＵ１５は、電源投入時の起動と共にＲＯＭ２０内部の初期化プログラムによって初期化された後、ＲＯＭ２０内に記憶されているプログラムＰＲＧ１によって、システムが作動を開始する。ＲＡＭ１９はプログラムＰＲＧ１のワークＲＡＭである。ＣＰＵ１８は続く子局へのカスケード信号である信号ＴＤ０をそれぞれＩ／Ｏバス２１を介して外部との信号受け渡しを行う。
【００３９】
図９は子局出力部のシステム構成図、図１０は子局出力部のシステムブロック図である。なお、管理子局と同じ機能を備える構成部分には同符号を付すものとする。また、図６および図７はｎ段目の、すなわち＃ｎの子局出力部を示すものとし、以後、ｎ段目の子局出力部を＃Ａｎと示すものとする。
【００４０】
既述のように、子局出力部１２ａはＤＰ信号線７、ＤＮ信号線８に接続されており、まず、ＳＴＢ０信号を受けた後に、一斉同報データであるＳＵＤＡＴＡを受信し、ＲＡＭ１９のＳＵＤＡＴＡエリアに記憶する。続いて、ＳＴＢ１信号の後のＣＫに同期してアドレスを順次アドレッシングする。また、順次アドレッシングする毎に、ＳＵＤＡＴＡのＤ１〜Ｄ８の「１」「０」を順次チェックする。なお、子局出力部１２ａも前記管理子局１０と同様に、ＤＰ信号線７、ＤＮ信号線８を介して伝送されてくる伝送信号から自局電源を生成する。
【００４１】
一方、Ｔｉ端子２７からは、＃Ａｎ−１からのカスケード信号としてＴＤｎ−１信号を受取り、このときのＳＵＤＡＴＡのｂｉｔが「１」なら、有効子局出力部となり、ＣＰＵ１８がＬｄ端子３２から投光素子ＬＤｎに信号を送出し、投光素子ＬＤｎが投光信号を生成する。なお、ＬＤｎは＃Ａｎの投光素子を示すものとし、以下の説明においても同様に、発光素子および受光素子にはその段数に対応した番号を付与するものとする。例えば、＃１の投光素子はＬＤ１と、＃２の受光素子はＰＤ２となる。また、この実施例ではＳＵＤＡＴＡのｂｉｔが「１」であるときのみ投光することとしているが、ＳＵＤＡＴＡに関係なく、各投光素子ＬＤ１〜ＬＤ８を順次投光することとしてもよい。
【００４２】
ＴＤｎ−１信号を受けた＃Ａｎは、また、続く＃Ａｎ＋１にＴｏｕｔ端子２４を介してＴＤｎ信号を送出する。すなわち、次段にカスケード接続された子局出力部１２ａに対し、カスケード信号として、ＴＤｎ信号を出力する。なお、管理子局１０ａに続けて接続されている＃Ａ１は、管理子局１０ａからカスケード信号であるＴＤ０信号をＴｉ端子２７から受取り、続く＃Ａ２にＴｏｕｔ端子２４を介してＴＤ１信号を送出することになる。
【００４３】
ＭＣＵ１５は、起動と共にＲＯＭ２０内部の初期化プログラムによって初期化された後、ＲＯＭ２０内に記憶しているプログラムＰＲＧ２Ｌによって、システムが作動を開始する。そして、独自のクロック信号発生回路を有し、このクロック信号をもとにＲＡＭ１９、ＲＯＭ２０およびＩ／Ｏバス２１を介してＩ／Ｏ制御を行う。また、ＲＡＭ１９内にデータ領域を有し、Ｉ／Ｏバス２１を介して、ＣＫ端子２２からのＣＫ信号を受け付け、Ｔｉ端子２７からのＴＤｎ−１信号を受け付け、更に、Ｔｏｕｔ端子２４、およびＬｄ端子３２の出力動作を行い、外部に対する信号の受け渡しを行う。ＣＰＵ１８は、また、ＣＫ端子２２を監視し、自局の投光タイミングであるＴＤｎ−１信号をＴｉ端子２７から取り込んだことを確認し、Ｌｄ端子３２から投光素子ＬＤｎに信号を送出し投光信号を生成する。
【００４４】
図１１は子局入力部のシステム構成図、図１２は子局入力部のシステムブロック図である。なお、図９、図１０と同様に、管理子局と同じ機能を備える構成部分には同符号を付すものとする。また、図１１および図１２はｎ段目の、すなわち＃ｎの子局入力部を示すものとし、以後、ｎ段目の子局入力部を＃Ｂｎと示すものとする。
【００４５】
既述のように、子局入力部１２ｂも、子局出力部１２ａと同様にＤＰ信号線７、ＤＮ信号線８に接続されており、まず、ＳＴＢ０信号を受けた後に、一斉同報データであるＳＵＤＡＴＡを受信し、ＲＡＭ１９のＳＵＤＡＴＡエリアに記憶する。続いて、ＳＴＢ１の後のＣＫに同期してアドレスを順次アドレッシングする。また、順次アドレッシング毎に、ＳＵＤＡＴＡのＤ１〜Ｄ８の「１」「０」を順次チェックする。なお、子局入力部１２ｂも前記管理子局１０と同様に、ＤＰ信号線７、ＤＮ信号線８を介して伝送されてくる伝送信号から自局電源を生成する。
【００４６】
一方、Ｔｉ端子２７からは、＃Ｂｎ−１からのカスケード信号としてＴＤｎ−１信号を受取り、このときのＳＵＤＡＴＡのｂｉｔが「１」なら、有効子局入力部となり、ＣＰＵ１８がＥＮ端子２９からＥＮ信号をＡ／Ｄ変換器１６に送出し、Ａ／Ｄ変換器１６からの信号を取り込む。こととき、ＳＵＤＡＴＡにおける最初の「１」の時はストレート信号として受光し、そのデータ値（ＡＤ変換データ）をＲＡＭ１９に記憶する。そして、２番目の「１」の時はクロス信号として受光し、そのデータをＲＡＭ１９に記憶する。例えば、図５に示すＳＵＤＡＴＡ３がＳＵＤＡＴＡである場合の＃４の子局入力部１２ｂでは、自局の段であるＤ４が「１」であることから、ＴＤ３信号を受け取ったとき、ＳＵＤＡＴＡのｂｉｔは「１」となる。従って、Ａ／Ｄ変換器からの信号をストレート信号として受光する。続いて、＃６が動作するタイミングにおいて、ＳＵＤＡＴＡのｂｉｔは２番目の「１」（Ｄ６の値）となるから、このとき、Ａ／Ｄ変換器からの信号をクロス信号として受光する。
【００４７】
図１３および図１４は、各子局入力部１２ｂが受光するストレート信号とクロス信号を模式的に示す図である。なお、図１３および図１４において、ＡＤＡＴは、各受光信号をＡ／Ｄ変換して得られるデータを意味し、ＡＤＡＴｎｓは＃ｎの投光素子ＬＤｎからのストレート信号をＡ／Ｄ変換して得られたデータを、ＡＤＡＴｎｃは＃ｎの投光素子ＬＤｎからのクロス信号をＡ／Ｄ変換して得られたデータを表す。例えば、ＡＤＡＴ３ｃは、＃３の投光素子ＬＤ３からのクロス信号をＡ／Ｄ変換して得られたデータである。
【００４８】
図１３は、パターン１に対応するもので、ＳＵＤＡＴは全て「１」となっている。そして、ＳＵＤＡＴＡのＤ１〜Ｄ８の各ｂｉｔ「１」を受けて、ＬＤ１〜ＬＤ８（全ての投光素子）が投光信号を発し、＃Ｂ１では、ＬＤ１からストレート信号を、ＬＤ２からクロス信号を受光する。以下、同様に＃Ｂｎでは、ＬＤｎからストレート信号を、ＬＤｎ＋１からクロス信号を受光する。
【００４９】
図１４はパターン３に対応するもので、ＳＵＤＡＴは＃１、＃４、＃６、＃８で「１」となっている。そして、ＳＵＤＡＴＡのＤ１、Ｄ４、Ｄ６、Ｄ８の各ｂｉｔ「１」を受けて、ＬＤ１、ＬＤ４、ＬＤ６、ＬＤ８が投光信号を発し、＃Ｂ１では、ＬＤ１からストレート信号を、ＬＤ４からクロス信号を受光する。同様に、＃Ｂ４では、ＬＤ４からストレート信号を、ＬＤ６からクロス信号を受光し、＃Ｂ６では、ＬＤ６からストレート信号を、ＬＤ８からクロス信号を受光する。
【００５０】
ストレート信号とクロス信号の２つの信号データは、それらの差を変化分として、所定の閾値（Ｋ閾値）と比較される。被検出体３５が存在しないとき、２つのデータはほぼ同じで差分は生じないため、データの差が閾値以上の値であれば、被検出体３５があると判断される。周囲の照度による影響、例えば電灯の影響は、ストレート信号とクロス信号の双方が同様に受けるため、これらの信号データの差であれば、周囲の照度の影響を受けにくいものとなる。被検出体３５の有無は、電流信号としてＩｏｕｔ端子３１から出力される。出力はＴＤｎ−１信号を受けたタイミングで行われるが、既述のように、クロス信号はＴＤｎ−１信号を受けた後ＳＵＤＡＴにおいて２番目の「１」のときに受けることから、ＴＤｎ−１信号を受けたタイミングでは被検出体３５の有無を判断することはできない。そのため、Ｉｏｕｔ端子３１から出力されるデータの内容（被検出体３５の有無）は、その前のセンサ”ｏｎ”／”ｏｆｆ”データ（ＳＴＢ１とこれに続くＣＫ信号）に応じて検出した内容となる。なお、センサ”ｏｎ”／”ｏｆｆ”データは、既述のように、繰り返し送受信されている。
【００５１】
ＴＤｎ−１信号を受けた＃Ｂｎは、また、続く＃Ｂｎ＋１にＴｏｕｔ端子２４を介してＴＤｎ信号を送出する。すなわち、次段にカスケード接続された子局入力部１２ｂに対し、カスケード信号として、ＴＤｎ信号を出力する。なお、管理子局１０ｂに続けて接続されている＃Ｂ１は、管理子局１０ｂからカスケード信号であるＴＤ０信号をＴｉ端子２７から受取り、続く＃Ｂ２にＴｏｕｔ端子２４を介してＴＤ１信号を送出することになる。
【００５２】
ＭＣＵ１５は、起動と共にＲＯＭ２０内部の初期化プログラムによって初期化された後、ＲＯＭ２０内に記憶しているプログラムＰＲＧ２Ｐによって、システムが作動を開始する。そして、独自のクロック信号発生回路を有し、このクロック信号をもとにＲＡＭ１９、ＲＯＭ２０およびＩ／Ｏバス２１を介してＩ／Ｏ制御を行う。また、ＲＡＭ１９内にデータ領域を有し、Ｉ／Ｏバス２１を介して、ＣＫ端子２２からのＣＫ信号を受け付け、Ｔｉ端子２７からのＴＤｎ−１信号を受け付け、Ｔｏｕｔ端子２４、およびＩｏｕｔ端子３１、の出力動作を行い、外部に対する信号の受け渡しを行う。ＣＰＵ１８は、また、ＣＫ端子２２を監視し、自局の受光タイミングであるＴＤｎ−１信号をＴｉ端子２７から取り込んだことを確認し、ＥＮ端子２９からＡ／Ｄ変換器１６に信号を送出しＡ／Ｄ変換された投光信号のデータを受け入れる。
【００５３】
Ａ／Ｄ変換器１６から受け入れた信号は、ＡＤＡＴｎｓ（ストレート信号データ）およびＡＤＡＴｎｃ（クロス信号データ）としてＲＡＭ１９に記憶保持する。ＣＰＵ１８は、これら記憶保持されたデータの差分を演算し、更に閾値との比較演算を行い、差分データをΔＡＤＡＴｎとして、被検出体３５の有無判定結果を物体検出データＣｎとしてＲＡＭ１９の記憶エリアに記憶保持する。例えば、図１の＃Ｂ１では、被検出体３５が有りとして検出され、Ｃ１が「ｏｎ」（電流オン）とされ記憶される。
【００５４】
次に、図１５を参照しながら、上記信号の授受タイミングについて詳述する。図１５は、伝送信号のタイムチャート図である。
図１５において、最上段は電源を重畳したＤＰ信号線７、ＤＮ信号線８上の伝送信号を示す。この伝送信号は、通常のセンサシステムクロックサイクルより周期の長いスタートビット（Ｓｔａｒｔ  Ｂｉｔ）である信号ＳＴＢ１を起点としてサイクル動作する。例えば、ＳＴＢ１後のアドレスのデータ長さが１ビットである場合、図のように、１ビット目がアドレス１（ＡＤＲＳ１、＃１に対応）、２ビット目がアドレス２（ＡＤＲＳ２、＃２に対応）となり、子局入力部または子局入出力部の数だけ続き再びＳＴＢ１に戻る。なお、アドレスのデータ長さには幅を持たせてもよく、その場合のアドレスデータは、アドレス幅毎のデータの区切りとなる。
【００５５】
新たなピッチに適応させるためのセンサ設定を行うときに一斉同報されるセンサ設定データＳＵＤＡＴＡは、ＳＴＢ１の前に、ＳＴＢ１より長いＳＴＢ０に続けて送信される。図１６は、ＳＴＢ０とＳＵＤＡＴＡのタイムチャート図である。ＳＵＤＡＴＡは、図のように、ＳＴＢ０後の１ビット目がアドレス１（ＡＤＲＳ１）、２ビット目がアドレス２（ＡＤＲＳ２）となり、子局入力部または子局入出力部の数だけ続く。ＳＵＤＡＴＡの各アドレスにおけるデータの値は、高電圧期間の幅の違いにより、すなわち、図１６の破線で示す波形と実線で示す波形とで異なる２値を示している。この実施例では、実線で示す波形（高電圧期間の幅が小さい場合）をデータ「０」、破線で示す波形（高電圧期間の幅が大きい場合）をデータ「１」としているが、その逆としてもよい。なお、ＳＵＤＡＴＡは、子局出力部１２ａおよび子局入力部１２ｂに取り込まれるのみとなる。
【００５６】
図１５の２段目のＣＫ信号は、伝送クロック信号であり、０Ｖ（“ｏｆｆ”データ）から５Ｖ（“ｏｎ”データ）の波高値を有する。
次段のＴＤ０信号は、管理子局１０から送出されたカスケード信号であり、このＴＤ０信号の後に、ＴＤ１信号からＴＤｎまでのそれぞれが、カスケード信号として１クロック毎に続く。また、ＣＫ信号の立ち下がりに同期してＬｄ端子３２から投光素子ＬＤ１に送出される信号（以後、ＬＤ１信号というものとし、他の投光素子ＬＤｎについても同様とする。）が立ち上がり、半クロックの投光信号となる。続く伝送クロックサイクルで、ＬＤ２信号が立ち上がり、半クロックの投光信号となる。さらに続く伝送クロックサイクルで、ＬＤ３信号が立ち上がり、半クロックの投光信号となる。以後同様にＬＤｎ＋１信号まで立ち上がる。ＬＤｎ＋１信号もまた半クロックの投光信号となる。
【００５７】
投光信号からのストレート信号およびクロス信号を受けた受光素子ＰＤ１は受光信号としてＰＤ１信号を出力し、受光素子ＰＤ２、ＰＤ３も同様に、ＰＤ２信号、ＰＤ３信号を生成する。そして、以後同様に受光素子ＰＤｎまで受光信号を生成する。ＰＤ１信号は、投光素子ＬＤ１からのストレート信号あるいは投光素子ＬＤ２からのクロス信号を受光した結果生成され、続くＰＤ２信号も、投光素子ＬＤ２からのストレート信号あるいは投光素子ＬＤ３からのクロス信号を受光した結果生成される。さらにＰＤｎ信号まで、投光素子ＬＤｎからのストレート信号あるいは投光素子ＬＤｎ＋１からのクロス信号を受光した結果生成され、それぞれ受光レベルが記憶領域に記憶される。なお、図中のＰＤｎ信号において、破線で示す波高値の低い部分は、被検出体によって投光信号が減衰した状態を示す。
【００５８】
ＰＤ１信号に基づいて検出された被検出体３５の有無は、Ｉｏｕｔ端子３１から電流信号Ｉｏｕｔ１として出力される。以下、Ｉｏｕｔ端子３１から出力される電流信号をＩｏｕｔｎ信号とする。このＩｏｕｔ１信号は、ＴＤ０信号の有り（“ｏｎ”データ）とクロック信号ＣＫの“ｏｆｆ”データのアンド条件で出力され、Ｉｏｕｔ２信号はＴＤ１信号の有り（“ｏｎ”データ）とクロック信号ＣＫの“ｏｆｆ”データのアンド条件で、以下同様に、Ｉｏｕｔｎ信号はＴＤｎ−１信号の有り（“ｏｎ”データ）とクロック信号ＣＫの“ｏｆｆ”データのアンド条件でで出力される。ただし、既述のように、Ｉｏｕｔｎ信号の内容（被検出体３５の有無）は、その前のセンサ”ｏｎ”／”ｏｆｆ”データに応じて検出した内容となる。図１５において、想像線で示されているＩｏｕｔｎ信号は、同じタイミングで生成されるＬＤｎ信号やＰＤｎ信号に対するものではなく、その前の周期の結果であることを意味している。
【００５９】
次に、親局６における信号受理、信号出力に関する具体的動作をフローに沿って説明する。図１７は、親局の動作フローチャート図である。
親局６は、電源の立ち上がりでスタートし（Ｓ１）、イニシャル処理を行う（Ｓ２）。次に入力データ部６１から制御部１へ出力を行い（Ｓ３）、制御部１からデータを受け入れる（Ｓ４）。そして、制御部１からセンサ選択信号データ９の入力があるかどうか（センサ設定データ部６２にセンサ選択信号データ９が入力されたかどうか）を判断し（Ｓ５）、センサ選択信号データ９が入力された場合は、まずＳＴＢ０を送信し（Ｓ６）続けてＳＵＤＡＴＡを送信する（Ｓ７）。ＳＵＤＡＴＡに続けてＳＴＢ１が送信されるが（Ｓ８）、センサ選択信号の入力が無い場合は、ＳＴＢ０およびＳＵＤＡＴＡが送信されることなくＳＴＢ１が送信される。そして、ＳＴＢ１に続けてセンサ”ｏｎ”／”ｏｆｆ”データ部（ＩＯデータ部）の送受信が行われ（Ｓ９）、このとき受信したＩｏｕｔｎ信号が入力データ部６１から制御部１へ出力される（Ｓ３）。そして、再び制御部１からデータを受け入れ（Ｓ４）、同様の送受信を繰り返す。なお、センサ選択信号データ９は、新たなピッチに適応させるためのセンサ設定を行うときにのみ入力されるため、以降の動作では、ＳＴＢ１の送信（Ｓ８）、ＩＯデータ部の送受信（Ｓ９）、制御部１への出力（Ｓ３）、制御部１からの受け入れ（Ｓ４）が繰り返し行われることになる。
【００６０】
次に、管理子局１０における信号受理、信号出力に関する具体的動作をプログラムＰＲＧ１のフローに沿って説明する。図１８は、管理子局プログラムＰＲＧ１のフローチャート図である。
プログラムＰＲＧ１は、電源の立ち上がりでスタート（Ｓ１１）し、イニシャル処理Ｓ１２を行い、まず、スタートビットの検出を行う（Ｓ１３）。なお、ここでは、ＳＴＢ０、ＳＴＢ１のどちらであっても検出される。スタートビットが検出されたら、アドレスカウンタをリセットし（Ｓ１４）、Ｔｏｕｔ端子２４の出力を“ｏｎ”とし、ＴＤ０信号を出力する（Ｓ１５）。続いて、ＣＫ信号の立下りを判定し（Ｓ１６）、ＣＫ信号の立下がりがあったら、検出したスタートビットがＳＴＢ１であるかどうかの判定を行う（Ｓ１７）。ＳＴＢ１でない場合、すなわち、ＳＴＢ０である場合にはＴｏｕｔ端子２４の出力を“ｏｆｆ”とし（Ｓ１８）、再びスタートビットの検出（Ｓ１３）に戻る。ＳＴＢ１であれば、アドレスカウンタに１を加算し（Ｓ１９）、ＣＫ端子２２が”ｏｎ”となったら（Ｓ２０）Ｔｏｕｔ端子２４の出力を“ｏｆｆ”とし（Ｓ２１）、再びスタートビットの検出（Ｓ１３）に戻る。つまり、所定のＴＤ０信号が形成される。
【００６１】
次に、子局出力部１２ａにおける信号受理、信号出力に関する具体的動作をプログラムＰＲＧ２Ｌのフローに沿って説明する。図１９は、子局出力部プログラムＰＲＧ２Ｌのフローチャート図である。
プログラムＰＲＧ２Ｌは、電源の立ち上がりでスタートし（Ｓ３１）、イニシャル処理Ｓ３２を行い、まず、スタートビットの検出を行う（Ｓ３３）。ここでも、前記Ｓ１３ステップと同様に、ＳＴＢ０、ＳＴＢ１のどちらであっても検出される。スタートビットが検出されたら、アドレスカウンタをリセットし（Ｓ３４）、ＣＫ信号の立下りを判定する（Ｓ３５）。そして、ＣＫ信号の立下がりがあったら、検出したスタートビットがＳＴＢ０とＳＴＢ１のどちらであるかの判定を行う（Ｓ３６）。ＳＴＢ０であれば、ＳＵＤＡＴＡの受信を開始し（Ｓ３７）、受信が完了したら（Ｓ３８）それをＲＡＭ１９に格納し、再びスタートビットの検出（Ｓ３３）に戻る。ＳＴＢ１であれば、アドレスカウンタに１を加算する（Ｓ４０）。
【００６２】
アドレスカウンタに１を加算したら、続いて、Ｔｉ端子２４が”ｏｎ”であるか、すなわち、カスケード信号の入力があるかどうかを判断する（Ｓ４１）。Ｔｉ端子２４が”ｏｎ”でなければ、次のクロックＣＫ信号の立ち下がりで再びアドレスカウンタに１を加算し、Ｔｉ端子２４が”ｏｎ”であるかどうかの判断を繰り返す（Ｓ４２、Ｓ４０、Ｓ４１）。Ｔｉ端子２４が”ｏｎ”であることが確認された場合は、そのときのアドレスカウンタ値ｎに対応するＳＵＤＡＴＡ値ＤｎのＢｉｔが”１”であるかどうかを判断する（Ｓ４２ｂ）。そして、Ｂｉｔが”１”であれば、ＬＤｎ信号を”ｏｎ”とし（Ｓ４３）、ＣＫ端子２２が“ｏｎ”であるかどうかの判断を行う（Ｓ４４）。Ｂｉｔが”１”でなければ、ＬＤｎ信号を”ｏｎ”とすることなく（投光素子ＬＤｎを発光させることなく）ＣＫ端子２２が“ｏｎ”であるかどうかの判断を行う（Ｓ４４）。
【００６３】
Ｓ４４ステップにおいて、ＣＫ端子２２が“ｏｎ”でなければ”ｏｎ”となるまで同じ判断を繰り返し、“ｏｎ”となったときにＬＤｎ信号を“ｏｆｆ”とする（Ｓ４５）。なお、ＤｎのＢｉｔが”１”でない場合は、ＬＤｎ信号の”ｏｆｆ”の状態が継続されることになる。そして、Ｔｏｕｔ端子２４の出力を“ｏｎ”としてＴＤｎ信号を出力し（Ｓ４６）、次のＣＫ信号の立ち下がりでアドレスカウントに１を加算する（Ｓ４７、Ｓ４８）。アドレスカウンタに１が加算されたら、次のクロックでＣＫ端子２２が“ｏｎ”となり次第Ｔｏｕｔ端子２４の出力を”ｏｆｆ”とし（Ｓ４９、Ｓ５０）、Ｓ３３ステップの先頭に戻る。つまり、所定のＴＤｎ信号が形成される。
【００６４】
次に、子局入力部１２ｂにおける信号受理、信号出力に関する具体的動作をプログラムＰＲＧ２Ｐのフローに沿って説明する。図２０および図２１は、子局入力部プログラムＰＲＧ２Ｐのフローチャート図である。
プログラムＰＲＧ２Ｐは、電源の立ち上がりでスタートし（Ｓ５１）、イニシャル処理Ｓ５２を行い、まず、スタートビットの検出を行う（Ｓ５３）。ここでも、前記Ｓ１３ステップやＳ３３ステップと同様に、ＳＴＢ０、ＳＴＢ１のどちらであっても検出される。スタートビットが検出されたら、アドレスカウンタをリセットし（Ｓ５４）、ＣＫ信号の立下りを判定する（Ｓ５５）。そして、ＣＫ信号の立下がりがあったら、検出したスタートビットがＳＴＢ０とＳＴＢ１のどちらであるかの判定を行う（Ｓ５６）。ＳＴＢ０であれば、ＳＵＤＡＴＡの受信を開始し（Ｓ５７）、受信が完了したら（Ｓ５８）それをＲＡＭ１９に格納し（Ｓ５９）、再びスタートビットの検出（Ｓ５３）に戻る。ＳＴＢ１であれば、アドレスカウンタに１を加算する（Ｓ６０）。
【００６５】
アドレスカウンタに１を加算したら、続いて、Ｔｉ端子２４が”ｏｎ”であるか、すなわち、カスケード信号の入力があるかどうかを判断する（Ｓ６１）。Ｔｉ端子２４が”ｏｎ”でなければ、次のクロックＣＫ信号の立ち下がりで再びアドレスカウンタに１を加算し、Ｔｉ端子２４が”ｏｎ”であるかどうかの判断を繰り返す（Ｓ６２、Ｓ６０、Ｓ６１）。Ｔｉ端子２４が”ｏｎ”であることが確認された場合は、そのときのアドレスカウンタ値ｎに対応するＳＵＤＡＴＡ値ＤｎのＢｉｔが”１”であるかどうかを判断する（Ｓ６３）。そして、Ｂｉｔが”１”であれば、被検出体３５の有無判定結果である物体検出データＣｎが”ｏｎ”であるかどうかを判断し（Ｓ６４）、”ｏｎ”であればＩｏｕｔ端子３１からの出力を”ｏｎ”と（Ｓ６５）、そうでなければＩｏｕｔ端子３１からの出力を”ｏｆｆ”とする（Ｓ６６）。また、Ｂｉｔが”１”でなければ、物体検出データＣｎについての判断を行うことなく後述のＳ６９ステップへと移行する。なお、Ｓ６４ステップにおいて判断の対象となる物体検出データＣｎは、その判断が行われるときに送受信するセンサ”ｏｎ”／”ｏｆｆ”データに対するものではなく、前の周期で送受信したセンサ”ｏｎ”／”ｏｆｆ”データに対するもの（１周期遅れたもの）となる。
【００６６】
Ｉｏｕｔ端子３１の調整（Ｓ６５又はＳ６６）を行った後、ＥＮ端子２９の出力を”ｏｎ”とし（Ｓ６７）、Ａ／Ｄ変換器１６に信号を送出し、このときＡ／Ｄ変換器１６から受け入れた信号のデータＡＤＡＴｎをＡＤＡＴｎｓ（ストレート信号データ）としてＲＡＭ１９に記憶保持する（Ｓ６８）。そして、次のクロックでＣＫ端子２２が“ｏｎ”となり次第ＥＮ端子２９の出力を”ｏｆｆ”とする（Ｓ６９、Ｓ７０）。続けて、Ｔｏｕｔ端子２４の出力を“ｏｎ”としてＴＤｎ信号を出力し（Ｓ７３）、Ｉｏｕｔ端子３１からの出力を”ｏｆｆ”とする（Ｓ７２）。なお、Ｉｏｕｔ端子３１の出力が前記Ｓ６６ステップで既に”ｏｆｆ”とされている場合は、Ｓ７２ステップにおいてその状態が継続されることになる。
【００６７】
続いて、次のクロックＣＫ信号の立ち下がりで再びアドレスカウンタに１を加算し（Ｓ７３、Ｓ７４）、そのときのアドレスカウンタ値ｎに対応するＳＵＤＡＴＡ値ＤｎのＢｉｔが”１”であるかどうかを判断する（Ｓ７５）。ここで、Ｂｉｔが”１”でない場合は、ＣＫ端子２２が”ｏｎ”となるタイミングでＴｏｕｔ端子２４の出力を“ｏｆｆ”としてＳ７３ステップの先頭に戻り（Ｓ７６、Ｓ７７）、Ｂｉｔが”１”となるまで同じ処理を繰り返す（Ｓ７３、Ｓ７４、Ｓ７５、Ｓ７６、Ｓ７７）。Ｂｉｔが”１”となったら、ＥＮ端子２９の出力を”ｏｎ”とし（Ｓ７８）、Ａ／Ｄ変換器１６に信号を送出し、このときＡ／Ｄ変換器１６から受け入れた信号のデータＡＤＡＴｎをＡＤＡＴｎｃ（クロス信号データ）としてＲＡＭ１９に記憶保持する（Ｓ７９）。そして、次のクロックでＣＫ端子２２が“ｏｎ”となり次第ＥＮ端子２９の出力を”ｏｆｆ”とし（Ｓ８０、Ｓ８１）、Ｔｏｕｔ端子２４の出力を“ｏｆｆ”とする（Ｓ８２）。なお、前記Ｓ７７ステップでＴｏｕｔ端子２４の出力が既に“ｏｆｆ”とされている場合、Ｓ８２ステップにおいてその状態が継続されることになる。
【００６８】
続いて、ＡＤＡＴｎｓ（ストレート信号データ）とＤＡＴｎｃ（クロス信号データ）差分データをΔＡＤＡＴｎとしてＲＡＭ１９に記憶保持し（Ｓ８３）、この差分データΔＡＤＡＴｎと閾値Ｋとの比較演算を行い（Ｓ８４）、差分データΔＡＤＡＴｎが閾値Ｋよりも大きければ物体検出データＣｎを”ｏｎ”とする（Ｓ８５）。一方、差分データΔＡＤＡＴｎが閾値Ｋよりも小さければ物体検出データＣｎを”ｏｆｆ”とする（Ｓ８６）。そして、前記Ｓ５３ステップの先頭に戻り、上記処理を繰り返す。なお、Ｓ８５ステップ或いはＳ８６ステップで決定された物体検出データＣｎの内容は、次のＳＴＢ１を受信した後のＳ６４ステップで判断されることになる。
【００６９】
なお、この実施例において、受光部が作動することを選択するための作動選択データは、親局６のセンサ設定データ部６２に記憶され、受光部に相当する子局入力部１２ｂに対し親局６から送信されているが、これを管理子局１０ｂに記憶し、そこから送信することとしてもよい。また、子局入力部１２ｂに作動選択用のスイッチ（判定手段）を設け、このスイッチにより直接設定することとしてもよい。スイッチによる設定は、複数の子局入力部１２ｂについて個々に作業を行う必要がある反面、当初の設定から少し異なる選択を一時的に行う場合、例えば、所定の子局入力部１２ｂを１つだけ一時的に作動させたい場合に、全体の設定を変えることなく簡単な操作で対応できるため有効である。
【符号の説明】
【００７０】
１  制御部                  ２  出力ユニット              ３  入力ユニット    
４  制御信号データ          ５  監視信号データ            ６  親局
７  ＤＰ信号線              ８  ＤＮ信号線            ９  センサ選択信号データ
１０  管理子局              １１  光電センサ              １２ａ  子局入力部
１２ｂ  子局出力部          １３  渡り配線                １５  ＭＣＵ
１６  Ａ／Ｄ変換器          １７  カスケード線            １８  ＣＰＵ
１９  ＲＡＭ                ２０  ＲＯＭ                  ２１  Ｉ／Ｏバス
２２  ＣＫ端子              ２４  Ｔｏｕｔ端子            ２７  Ｔｉ端子
２９  ＥＮ端子              ３１  Ｉｏｕｔ端子            ３２  Ｌｄ端子
３３  コネクタ              ３４  子局間接続              ３５  被検出体
６１  出力データ部          ６２  センサ設定データ部      ６３  タイミング発生部
６４  親局出力部            ６５  親局入力部              ６６  入力データ部
６７  伝送部リーダ電流回路  ６８  ＤＰ端子                ６９  ＤＮ端子
７１  発信器              ７２  タイミング発生手段      ７３  制御データ発生手段
７４  ラインドライバ        ７５  ＤＣ電源                ７６  監視信号検出手段
７７  監視データ抽出手段  
【図１】
2010223776.tif 000003
【図２】
2010223776.tif 000004
【図３】
2010223776.tif 000005
【図４】
2010223776.tif 000006
【図５】
2010223776.tif 000007
【図６】
2010223776.tif 000008
【図７】
2010223776.tif 000009
【図８】
2010223776.tif 000010
【図９】
2010223776.tif 000011
【図１０】
2010223776.tif 000012
【図１１】
2010223776.tif 000013
【図１２】
2010223776.tif 000014
【図１３】
2010223776.tif 000015
【図１４】
2010223776.tif 000016
【図１５】
2010223776.tif 000017
【図１６】
2010223776.tif 000018
【図１７】
2010223776.tif 000019
【図１８】
2010223776.tif 000020
【図１９】
2010223776.tif 000021
【図２０】
2010223776.tif 000022
【図２１】
2010223776.tif 000023