(57)【要約】【課題】複数の電源回路の起動のタイミングを自由にコントロールできるようにする電源装置の制御回路を提供する。【解決手段】セット端子Ｓとリセット端子Ｒとを有し、出力端子Ｑに各々の電源回路を接続して各々の前記電源回路の動作の開始を制御するＮ個のアールエスフリップフロップＦＦ−１〜アールエスフリップフロップＦＦ−Ｎを備える。また、Ｎ個の動作開始時定数回路を備える。各々の動作開始時定数回路は、抵抗ＲＳ−1とコンデンサＣＳ−１、抵抗ＲＳ−２とコンデンサＣＳ−２、抵抗ＲＳ−ＮとコンデンサＣＳ−Ｎ、とで構成されている。そして、各々のセット端子Ｓに各々の動作開始時定数回路出を接続し、各々の動作開始時定数回路の入力側には電源回路の動作を開始する信号を供給する起動停止信号入力端子Ｔを備えている。【選択図】図３
2010016920.tif 000002
【特許請求の範囲】
【請求項１】
セット端子とリセット端子とを有し、出力端子に各々の電源回路を接続して各々の前記電源回路の動作の開始を制御する複数個のアールエスフリップフロップと、
各々の前記セット端子に出力側が接続される複数個の動作開始時定数回路と、
複数個の前記動作開始時定数回路の入力側に接続され、前記電源回路の動作を開始する信号を供給する起動停止信号入力端子と、を備える電源装置の制御回路。
【請求項２】
さらに、各々の前記リセット端子に出力側が接続され、入力側に前記起動停止信号入力端子からの前記電源回路の動作を停止する信号が供給される複数個の動作停止時定数回路を備える請求項１に記載の電源装置の制御回路。
【請求項３】
前記動作開始時定数回路が抵抗とコンデンサで形成される１次遅れ回路である請求項１に記載の電源装置の制御回路。
【請求項４】
前記動作開始時定数回路が抵抗とコンデンサで形成される１次遅れ回路であり、前記動作停止時定数回路が抵抗とコンデンサで形成される１次遅れ回路である請求項２に記載の電源装置の制御回路。
【請求項５】
セット端子とリセット端子とを有する複数個のアールエスフリップフロップと、
複数個の前記アールエスフリップフロップの出力の各々に接続される複数個の電源回路と、
各々の前記セット端子に出力側が接続される複数個の動作開始時定数回路と、
複数個の前記動作開始時定数回路の入力側に接続され、前記電源回路の動作を開始する信号を供給する起動停止信号入力端子と、を備える電源装置。
【請求項６】
さらに、各々の前記リセット端子に出力側が接続され、入力側に前記起動停止信号入力端子からの前記電源回路の動作を停止する信号が供給される複数個の動作停止時定数回路を備える請求項５に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置の制御回路及び電源装置に関する。
【背景技術】
【０００２】
近年のデジタル家電装置（デジタル家庭電気装置、以下において装置と省略して用いる）等において、装置内部において複数の異なる電圧を必要とする事が多い。例えば、装置の内部で用いられる大規模集積回路（ＬＳＩ）に供給される電圧を発生する電源の例でも複数個の電圧を使用している。すなわち、大規模集積回路を動作させるに際して、Ｉ／Ｏ電源（入出力インターフェイス回路に電力を供給する電源）、コア電源（処理回路に電力を供給する電源）、メモリ電源（記憶素子回路に電力を供給する電源）などが必要とされる。装置の内部では、このような複数の電圧によって動作させられるＬＳＩが多数用いられる。しかも、集積回路の適正な動作を確保するために、これらの異なる電圧を供給するための各々の電源の立ち上げや立ち下げの順番及び各々の集積回路への電源供給の順番（電源シーケンス）が装置の適正動作の観点から決められている場合が多い。このような電源シーケンスを制御するためには、例えば、マイコン（マイクロプロセッサ）を使用して、各々の電源を連鎖的に起動する等の処理を行っている。マイコンを使用する場合においては、電源シーケンスを制御する必要がある電源の数に応じたマイコンのポート（入出力端子）の数が必要とされるが、ポートの数には制限があり、電源シーケンスを制御できる電源の数には制限があった。また、マイコンを使用することなく連鎖的に各々の電源を立ち上げるような方式では、各々の電源の起動タイミングを変更する場合には、ハードウエアの構成の変更、すなわち、パターン変更が必要となり適応性に欠けその対応が煩雑であった。
【０００３】
【特許文献１】特開２００４−１８０３８５号公報
【特許文献２】特開２００６−３１１７４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は上述した課題に鑑み、複数の電源回路の起動のタイミングを自由にコントロールできるようにする電源装置の制御回路を提供し、そのような制御回路を用いた電源装置を提供するものである。
【課題を解決するための手段】
【０００５】
本発明の電源装置の制御回路は、セット端子とリセット端子とを有し、出力端子に各々の電源回路を接続して各々の前記電源回路の動作の開始を制御する複数個のアールエスフリップフロップと、各々の前記セット端子に出力側が接続される複数個の動作開始時定数回路と、複数個の前記動作開始時定数回路の入力側に接続され、前記電源回路の動作を開始する信号を供給する起動停止信号入力端子と、を備える。
【０００６】
本発明の電源装置は、セット端子とリセット端子とを有する複数個のアールエスフリップフロップと、複数個の前記アールエスフリップフロップの出力の各々に接続される複数個の電源回路と、各々の前記セット端子に出力側が接続される複数個の動作開始時定数回路と、複数個の前記動作開始時定数回路の入力側に接続され、前記電源回路の動作を開始する信号を供給する起動停止信号入力端子と、を備える。
【発明の効果】
【０００７】
本発明によれば、複数個のアールエスフリップフロップと各々のセット端子に接続される複数個の動作開始時定数回路とを備えて、複数の電源の起動のタイミングを自由にコントロールできるようにする電源装置の制御回路を提供することができる。また、そのような制御回路を用いた電源装置を提供できる。
【発明を実施するための最良の形態】
【０００８】
発明を実施するための最良の形態について以下、図面を参照して説明をする。
【０００９】
（電源装置の制御回路の原理）
図１は、実施形態の電源装置の制御回路の原理を説明するための図である。図１を参照して実施形態の電源装置の制御回路の原理を説明する。
【００１０】
図１に示す回路は、ＲＳフリップフロップＦＦ（アールエスフリップフロップＦＦ）とＲＣ積分回路（抵抗コンデンサ積分回路）とスイッチ素子ＳＷ−１とスイッチ素子ＳＷ−２とで構成されている。アールエスフリップフロップＦＦは、入力端子として、セット端子Ｓとリセット端子Ｒとを有しており、出力端子として非反転端子Ｑと反転端子Ｑ＊とを有している。一方のＲＣ積分回路（動作開始時定数回路）は抵抗ＲＳとコンデンサＣＳとで形成され、他方のＲＣ積分回路（動作停止時定数回路）は抵抗ＲＲとコンデンサＣＲとで形成されている。スイッチ素子ＳＷ−１とスイッチ素子ＳＷ−２とは同時に同期して動作をする２回路２接点のスイッチ素子である。非反転端子Ｑには、制御の対象となる回路としての電源回路が接続され、非反転端子Ｑから出力される信号によって電源回路が動作の開始（オン）または、動作の停止（オフ）のいずれかに制御される。
【００１１】
一方のＲＣ積分回路は１次遅れ回路として機能するように抵抗ＲＳとコンデンサＣＳとが接続されている。つまり、抵抗ＲＳとコンデンサＣＳとの接続点はセット端子Ｓに接続され、抵抗ＲＳのコンデンサＣＳに接続されない側は、スイッチ素子ＳＷ−１に接続されている。また、他方のＲＣ積分回路も同様に、１次遅れ回路として機能するように抵抗ＲＲとコンデンサＣＲとが接続されている。つまり、抵抗ＲＲとコンデンサＣＲとの接続点はリセット端子Ｒに接続され、抵抗ＲＲのコンデンサＣＲに接続されない側は、スイッチ素子ＳＷ−２に接続されている。
【００１２】
図１（Ａ）と図１（Ｂ）とを参照して図１に示す回路の動作を説明する。図１（Ａ）は、非反転端子Ｑに接続される電源回路を動作の開始（オン）となるように制御する状態の回路を表し、図１（Ｂ）は、非反転端子Ｑに接続される電源回路を動作の停止（オフ）となるように制御する状態の回路を表すものである。
【００１３】
図２は図１に示す回路の動作を説明するための図である。図２（Ａ）の縦軸はコンデンサＣＳの両端の電圧、すなわち、セット端子Ｓに印加される電圧である電圧ＶＳを表すものである。図２（Ａ）の横軸は時間の経過である時刻ｔを示すものであり、縦軸と横軸とが交わる点は時刻０を示すものである。ここで、時刻０はスイッチ素子ＳＷ−１とスイッチ素子ＳＷ−２とをオン（ＯＮ）（図１を参照）とする時刻である。
【００１４】
ＲＣ積分回路のコンデンサＣＳがセット端子Ｓに接続されており、時刻０でスイッチ素子ＳＷ−１をオンとしても、セット端子Ｓの電圧である電圧ＶＳは図２（Ａ）に示すようにゆっくりと上昇する。そして、最終的には電圧Ｅに達する。ここで電圧Ｅはスイッチ素子ＳＷ−１に接続された電源Ｅから出力される電圧である。
【００１５】
図２（Ｂ）の縦軸は非反転端子Ｑから出力される信号の電圧である電圧ＶＱを示す。図２（Ｂ）の横軸は時間の経過である時刻ｔを示し、図２（Ａ）の時間軸と同一のスケールで時刻が示されている。図２（Ａ）に示す閾値電圧ＶＴＨよりも電圧ＶＳが上回ったときに、図２（Ｂ）に示すようにアールエスフリップフロップＦＦの非反転端子Ｑの電圧ＶＱはローレベルからハイレベルへと変化する。時間τ１は、スイッチ素子ＳＷ−１とスイッチ素子ＳＷ−２とをオン（ＯＮ）側に倒した後から電圧ＶＱがローレベルからハイレベルへと変化するまでの時間である。抵抗ＲＳの抵抗値をＲＳ１、コンデンサＣＳのキャパシタンス値をＣＳ１とすると、時間τ１が、ＲＳ１×ＣＳ１＝τ１（時定数τ１）と等しくなるように閾値電圧ＶＴＨの大きさは予め定められている。なお、ＲＳ１×ＣＳ１＝τ１の条件における電圧ＶＳ、電圧ＶＱの各々は実線で示されている。抵抗ＲＳの抵抗値をＲＳ２、コンデンサＣＳのキャパシタンス値をＣＳ２と変化させた場合には、時定数が変わるので、この時定数τ２（τ２＝ＲＳ２×ＣＳ２）に応じた時間τ２で電圧ＶＱがローレベルからハイレベルへと変化する。抵抗値をＲＳ２、キャパシタンス値をＣＳ２と変化させた場合の時定数の異なりに対応して電圧ＶＱとこれに対応する電圧ＶＳとが、図２（Ａ）と図２（Ｂ）の各々において破線で示すものとして得られる。ここで、時定数τ２＞時定数τ１である。
【００１６】
上述したようにして、抵抗ＲＳの抵抗値とンデンサＣＳのキャパシタンス値との積で定義される時定数（動作開始時定数）の値を調整することができる。そして、スイッチ素子ＳＷ−１とスイッチ素子ＳＷ−２とをオン（ＯＮ）として電圧ＶＱがローレベルからハイレベルへと変化するまでの時間を任意に調整することができる。
【００１７】
以上は、セット端子Ｓに印加される電圧ＶＳについての説明であるが、リセット端子Ｒに印加される電圧についても同様のことが言える。すなわち、抵抗ＲＲとコンデンサＣＲとで時定数（動作停止時定数回路）の値が定まり、この時定数に応じてリセットの動作が行われるまでの時間は定まるようにされている。すなわち、スイッチ素子ＳＷ−１とスイッチ素子ＳＷ−２とをオフ（ＯＦＦ）として電圧ＶＱがハイレベルからローレベルへと変化するまでの時間が動作停止時定数に応じて定まる。
【００１８】
非反転端子Ｑからの出力を制御の対象となる電源回路、より詳細には、電源ドライブ用の集積回路のイネーブル端子に接続することで、電源回路を動作させるか否かを制御することができる。ここで、抵抗ＲＳとコンデンサＣＳとで定まる時定数の値を調整することによって、電源回路がオンとなるオンタイミングを調整することができる。また、抵抗ＲＲとコンデンサＣＲとで定まる時定数の値を調整することによって、電源回路がオフとなるオフタイミングを調整することができる。なお、電源回路が動作開始（オン）となるとは、電源回路から所定電圧値が得られる状態となることを言い、電源回路が動作停止（オフ）となるとは、電源回路から所定電圧値が得られない状態となることを言うものである。
【００１９】
（実施形態の電源装置の制御回路）
図３は、実施形態の電源装置の制御回路を示す図である。つまり、図３に示す回路は以下のような構成を有している。セット端子Ｓとリセット端子Ｒとを有し、出力端子Ｑを有する複数個のアールエスフリップフロップＦＦ−１〜アールエスフリップフロップＦＦ−Ｎを備えている。そして、出力端子Ｑに制御対象となる各々の電源回路である電源回路１〜電源回路Ｎのいずれかを接続している。また、各々のセット端子Ｓに出力側が接続される複数個の動作開始時定数回路と、複数個の動作開始時定数回路の入力側に接続され、各々の電源回路の動作を開始する信号であるオン／オフ信号を供給する起動停止信号入力端子Ｔと、を備えている。ここで、動作開始時定数回路は、抵抗ＲＳ−１とコンデンサＣＳ−１、抵抗ＲＳ−２とコンデンサＣＳ−２、抵抗ＲＳ−ＮとコンデンサＣＳ−Ｎ、で各々が構成され、複数個であるＮ個で構成されている。以上が、この制御回路に接続される電源回路の動作の開始を制御する構成部分である。
【００２０】
図３に示す回路はこの制御回路に接続される電源回路の動作の停止を制御する構成部分も、さらに、備えている。つまり、各々のリセット端子Ｒに出力側が接続され、入力側に起動停止信号入力端子Ｔからの電源回路の動作を停止する信号であるオン／オフ信号が供給される複数個の動作停止時定数回路を備える。ここで、動作停止時定数回路は、抵抗ＲＲ−１とコンデンサＣＲ−１、抵抗ＲＲ−２とコンデンサＣＲ−２、抵抗ＲＲ−ＮとコンデンサＣＲ−Ｎ、で各々が構成され、複数個であるＮ個で構成されている。
【００２１】
図３で示す回路は、図１に示す原理回路を複数個内蔵してパッケージ化したものである。図３では、制御回路はＮ個とされている。各々の制御回路の時定数の調整は、コンデンサＣＳ−１〜コンデンサＣＳ−ＮとコンデンサＣＲ−１〜コンデンサＣＲ−Ｎとを外部に接続出来るよう端子を設けて、これらのコンデンサのキャパシタンス値を調整して行われる。コンデンサＣＳ−１〜コンデンサＣＳ−Ｎは動作開始時定数回路の時定数を設定し、コンデンサＣＲ−１〜コンデンサＣＲ−Ｎは動作停止時定数回路の時定数を設定する。
【００２２】
図３に示す回路では、抵抗ＲＳ−１、抵抗ＲＲ−１、及び外付けとされるコンデンサＣＳ−１とコンデンサＣＲ−１とによって第１の制御回路の動作開始時定数回路及び動作停止時定数回路が形成されている。また、抵抗ＲＳ−２、抵抗ＲＲ−２、及び外付けとされるコンデンサＣＳ−２とコンデンサＣＲ−２とによって第２の制御回路の動作開始時定数回路及び動作停止時定数回路が形成されている。また、抵抗ＲＳ−Ｎ、抵抗ＲＲ−Ｎ、及び外付けとされるコンデンサＣＳ−ＮとコンデンサＣＲ−Ｎとによって第Ｎの制御回路の動作開始時定数回路及び動作停止時定数回路が形成されている。つまり、Ｎ個の動作開始時定数とＮ個の動作停止時定数とを各々独立に制御できるＮ個の制御回路が１つのパッケージの中に構成されている。
【００２３】
原理図におけるスイッチ素子ＳＷ−１に替えて、ピーチャンネルモストランジスタ−1（ＰＭＯＳ−1）、エヌチャンネルモストランジスタ−1（ＮＭＯＳ−1）が用いられる。また、スイッチ素子ＳＷ−２に替えて、ピーチャンネルモストランジスタ−２（ＰＭＯＳ−２）、エヌチャンネルモストランジスタ−２（ＮＭＯＳ−２）が用いられている。ＰＭＯＳ−1のドレインとＮＭＯＳ−1のドレインと抵抗ＲＳ−１〜抵抗ＲＳ−Ｎとは相互に接続されて、原理図のスイッチ素子ＳＷ−１と同様の動作をする。また、ＭＯＳ−２のドレインとＮＭＯＳ−２のドレインと抵抗ＲＲ−１〜抵抗ＲＲ−Ｎとは相互に接続されて、原理図のスイッチ素子ＳＷ−２と同様の動作をする。
【００２４】
また、ＰＭＯＳ−1のゲートとＮＭＯＳ−1のゲートとはインバータ素子の出力に接続されており、ＰＭＯＳ−２のゲートとＮＭＯＳ−２のゲートとはインバータ素子の入力に接続されている。そして、インバータ素子の入力には、起動停止信号入力端子Ｔを介して起動信号であるオン／オフ信号の中のオン信号（ハイレベル信号）が入力される。また、インバータ素子の入力には、起動停止信号入力端子Ｔを介して停止信号であるオン／オフ信号の中のオフ信号（ローレベル信号）が入力される。また、ＰＭＯＳ−1のソースとＰＭＯＳ−２のソースとには安定化電源回路ＲＥＧを介して電力が供給されるようになされている。また、ＮＭＯＳ−1のソースとＮＭＯＳ−２のソースとは接地されている。
【００２５】
図３に示す電源装置の制御回路の動作を順に説明する。まず、起動停止信号入力端子Ｔに電源回路の動作を開始する信号を供給する場合の動作を説明する。起動停止信号入力端子Ｔに接続されたインバータ素子の入力として動作を開始する信号としてのオン信号、すなわち、ハイレベル信号が入力されると、ＰＭＯＳ−１とＮＭＯＳ−２とが導通し抵抗ＲＳ−1〜抵抗ＲＳ−Ｎの各々に電圧が加わる。そして、アールエスフリップフロップＦＦ−１〜アールエスフリップフロップＦＦ−Ｎの各々のセット端子Ｓの電圧が各々の動作時定数の大きさに応じてゆっくりと上昇する。つまり、抵抗ＲＳ−1とコンデンサＣＳ−１の抵抗値とキャパシタンス値で定まる時定数で徐々にアールエスフリップフロップＦＦ−１のセット端子Ｓの電圧は上昇する。その結果、アールエスフリップフロップＦＦ−１の非反転端子Ｑがハイレベルとなり、反転端子Ｑ＊がローレベルとなる。同様に、抵抗ＲＳ−２とコンデンサＣＳ−２の抵抗値とキャパシタンス値で定まる時定数で徐々にアールエスフリップフロップＦＦ−２のセット端子Ｓの電圧は上昇する。その結果、アールエスフリップフロップＦＦ−２の非反転端子Ｑがハイレベルとなり、反転端子Ｑ＊がローレベルとなる。同様に、抵抗ＲＳ−ＮとコンデンサＣＳ−Ｎの抵抗値とキャパシタンス値で定まる時定数で徐々にアールエスフリップフロップＦＦ−Ｎのセット端子Ｓの電圧は上昇する。その結果、アールエスフリップフロップＦＦ−Ｎの非反転端子Ｑがハイレベルとなり、反転端子Ｑ＊がローレベルとなる。このようにして、第１の制御回路から第Ｎの制御回路までの非反転端子Ｑがハイレベルとなる。このときに、インバータ素子の入力としてオン信号を印加して非反転端子Ｑがハイレベルとなるまでの時間は各々の制御回路の動作開始時定数の値に応じて制御回路毎に制御できることとなる。
【００２６】
次に、起動停止信号入力端子Ｔに電源回路の動作を停止する信号を供給する場合の動作を説明する。起動停止信号入力端子Ｔに接続されたインバータ素子の入力として動作を停止する信号であるオフ信号、すなわち、ローレベル信号が入力されると、ＰＭＯＳ−２とＮＭＯＳ−１とが導通し抵抗ＲＲ−1〜抵抗ＲＲ−Ｎの各々に電圧が加わる。そして、アールエスフリップフロップＦＦ−１〜アールエスフリップフロップＦＦ−Ｎの各々のリセット端子Ｒの電圧が時定数を有して上昇する。上述したように、抵抗ＲＲ−1とコンデンサＣＲ−１の抵抗値とキャパシタンス値で定まる時定数で徐々にアールエスフリップフロップＦＦ−１のリセット端子Ｒの電圧は上昇する。その結果、アールエスフリップフロップＦＦ−１の非反転端子Ｑがローレベルとなる。同様に、抵抗ＲＳ−２とコンデンサＣＳ−２の抵抗値とキャパシタンス値で定まる時定数で徐々にアールエスフリップフロップＦＦ−２のリセット端子Ｒの電圧は上昇する。その結果、アールエスフリップフロップＦＦ−２の非反転端子Ｑがローレベルとなる。同様に、抵抗ＲＳ−ＮとコンデンサＣＳ−Ｎの抵抗値とキャパシタンス値で定まる時定数で徐々にアールエスフリップフロップＦＦ−２のリセット端子Ｒの電圧は上昇する。その結果、アールエスフリップフロップＦＦ−Ｎの非反転端子Ｑがローレベルとなる。このようにして、第１の制御回路から第Ｎの制御回路までの非反転端子Ｑがローレベルとなる。このときに、インバータ素子の入力としてオフ信号を印加して非反転端子Ｑがローレベルとなるまでの時間は各々の制御回路の動作停止時定数の値に応じて制御回路毎に制御できることとなる。
【００２７】
第１の制御回路の非反転端子Ｑから出力される信号ＶＱ１は電源回路１へ供給され、第２の制御回路の非反転端子Ｑから出力される信号ＶＱ２は電源回路２へ供給され、第Ｎの制御回路の非反転端子Ｑから出力される信号ＶＱＮは電源回路Ｎへ供給される。
【００２８】
図４は複数個の電源回路を有する実施形態の電源装置を示す図である。この電源装置は、電源回路１から電源回路ＮまでのＮ個の電源回路を有する電子装置の電源部を模式的に示すものである。電源回路１〜電源回路Ｎは降圧型（バックコンバータ）として構成されている。電源回路１は、電力スイッチ素子Ｑ１、インダクタＬ１、コンデンサＣ１、ダイオードＤ１、電力スイッチ素子Ｑ１を制御するための電源ドライブ用の集積回路である集積回路ＩＣ１を有している。集積回路ＩＣ１は、イネーブル端子ＥＮ、ドライブ端子Ｄを有しており、イネーブル端子ＥＮには信号ＶＱ１が印加されるようになされ、ドライブ端子Ｄはスイッチ素子Ｑ１を制御するようになされている。同様に、電源回路２は、電力スイッチ素子Ｑ２、インダクタＬ２、コンデンサＣ２、ダイオードＤ２、電力スイッチ素子Ｑ２を制御するための電源ドライブ用の集積回路である集積回路ＩＣ２を有している。集積回路ＩＣ２は、イネーブル端子ＥＮ、ドライブ端子Ｄを有しており、イネーブル端子ＥＮには信号ＶＱ２が印加されるようになされ、ドライブ端子Ｄはスイッチ素子Ｑ２を制御するようになされている。また、電源回路Ｎは、電力スイッチ素子ＱＮ、インダクタＬＮ、コンデンサＣＮ、ダイオードＤＮ、電力スイッチ素子ＱＮを制御するための電源ドライブ用の集積回路である集積回路ＩＣＮを有している。集積回路ＩＣＮは、イネーブル端子ＥＮ、ドライブ端子Ｄを有しており、イネーブル端子ＥＮには信号ＶＱＮが印加されるようになされ、ドライブ端子Ｄはスイッチ素子ＱＮを制御するようになされている。
【００２９】
このようにして、Ｎ個の電源ドライブ用の集積回路ＩＣ１〜集積回路ＩＣＮの各々のイネーブル端子ＥＮに信号ＶＱ１〜信号ＶＱＮを供給する。そして、電源回路１〜電源回路Ｎの各々について、その出力電圧である出力電圧ｅ１、出力電圧ｅ２〜出力電圧ｅＮのオンとなる時間とオフとなる時間の各々を管理できることとなる。この場合において、オンとなる時間は、電源装置の制御回路については電源起動信号（オン／オフ信号）をオンにした後、第１の制御回路から第Ｎの制御回路の非反転端子Ｑの出力の各々がハイレベルとなるまでの時間である。また、オンとなる時間は、電源装置については電源起動信号（オン／オフ信号）をオンにした後、電源回路から所定電圧値が得られる状態となるまでの時間である。そして、この両方の時間は、各々のセット端子Ｓに接続された抵抗とコンデンサとで定まる時定数に応じた時間である。
【００３０】
また、オフとなる時間は、電源装置の制御回路については電源起動信号をオフにした後、第１の制御回路から第Ｎの制御回路の非反転端子Ｑの出力の各々がローレベルとなるまでの時間である。また、オフとなる時間は、電源装置については電源起動信号をオフにした後、電源回路から所定電圧値が得られない状態となるまでの時間である。そして、この両方の時間は、各々のリセット端子Ｒに接続された抵抗とコンデンサとで定まる時定数に応じた時間である。
【００３１】
上述した個数Ｎの値は任意の整数個とできる。そして、実施形態の制御回路を用いることによって、1個の電源起動信号でＮ個の複数個の電源回路の立ち上がりと立ち下がりの電圧シーケンスを自由に設定できる。このようにして、マイコンにより制御する場合に問題となるマイコンのポートの消費の問題を生じることがない。また、コンデンサのみで、容易に電源シーケンスの設定値の調整が出来るので、設計も容易になる。
【００３２】
また、上述した説明においては、例えば、図３を参照して電源装置の制御回路について説明を行ってきたが、図３に示す電源装置の制御回路と図４に示す電源回路とを有する電源装置として装置を構成することも当然に可能である。この場合において、電源回路は図４に示す降圧型の電源のみならず、昇圧型の電源、昇降圧型の電源、トランスを用いる電源のいずれであっても良いことは言うまでもない。この場合には、1個の電源起動信号でＮ個の複数個の電源回路を有する電源装置において各々の電源回路の立ち上がりと立ち下がりの電圧シーケンスを自由に設定できる。
【図面の簡単な説明】
【００３３】
【図１】実施形態の電源装置の制御回路の原理を説明するための図である。
【図２】図１に示す回路の動作を説明するための図である。
【図３】実施形態の電源装置の制御回路を示す図である。
【図４】複数個の電源回路を有する実施形態の電源装置を示す図である。
【符号の説明】
【００３４】
Ｑ１、Ｑ２、ＱＮ  電力スイッチ素子、Ｑ  非反転端子、Ｃ１、Ｃ２、ＣＮ、ＣＲ−１、ＣＲ−２、ＣＲ−Ｎ、ＣＳ−１、ＣＳ−２、ＣＳ−Ｎ  コンデンサ、  Ｄ  ドライブ端子、  Ｄ１、Ｄ２、ＤＮ  ダイオード、  ＥＮ    イネーブル端子、  ＦＦ−1、  ＦＦ−２、ＦＦ−Ｍ  アールエスフリップフロップ、  ＩＣ１-１、ＩＣ１-２、ＩＣ１-Ｎ    集積回路、  Ｌ１、Ｌ２、ＬＮ  インダクタ  、  ＲＲ−１、ＲＲ−２、ＲＲ−Ｎ、ＲＳ−１、ＲＳ−２、ＲＳ−Ｎ  抵抗、  Ｓ  セット端子
【図１】
2010016920.tif 000003
【図２】
2010016920.tif 000004
【図３】
2010016920.tif 000005
【図４】
2010016920.tif 000006