(57)【要約】【課題】入力振幅の変動に適応可能なＡＤＣを設けることで、光受信機の回路規模及び消費電力を削減する。【解決手段】光受信機は、第１及び第２の変換手段、モニタ手段、及び制御手段を備える。第１の変換手段は、受信した光信号を電気信号に変換して出力し、第２の変換手段は、電気信号をリファレンス電圧と比較することで、電気信号をデータ信号に変換して出力する。モニタ手段は、電気信号をモニタしてモニタ情報を出力し、制御手段は、モニタ情報に基づいてリファレンス電圧を制御する。【選択図】図１
2010093656.tif 000002
【特許請求の範囲】
【請求項１】
受信した光信号を電気信号に変換して出力する第１の変換手段と、
前記電気信号をリファレンス電圧と比較することで、該電気信号をデータ信号に変換して出力する第２の変換手段と、
前記電気信号をモニタしてモニタ情報を出力するモニタ手段と、
前記モニタ情報に基づいて前記リファレンス電圧を制御する制御手段と
を備えることを特徴とする光受信機。
【請求項２】
前記モニタ手段は、前記電気信号の電流値をモニタし、該電流値の情報を前記モニタ情報として出力することを特徴とする請求項１記載の光受信機。
【請求項３】
前記第１の変換手段は、フォトダイオードと、該フォトダイオードとバイアス電圧の間に設けられた抵抗器を含み、前記モニタ手段は、該抵抗器に流れる電流値をモニタし、該電流値の情報を前記モニタ情報として出力することを特徴とする請求項２記載の光受信機。
【請求項４】
前記モニタ手段は、前記電気信号のパワーをモニタし、該パワーの情報を前記モニタ情報として出力することを特徴とする請求項１記載の光受信機。
【請求項５】
前記モニタ手段は、前記電気信号のピーク値をモニタし、該ピーク値の情報を前記モニタ情報として出力することを特徴とする請求項１記載の光受信機。
【請求項６】
前記モニタ手段は、前記電気信号の振幅をモニタし、該振幅の情報を前記モニタ情報として出力することを特徴とする請求項１記載の光受信機。
【請求項７】
第２の変換手段は、クロック信号に同期して前記電気信号をリファレンス電圧と比較することで第１のデータ信号を出力する第１のアナログ／デジタル変換手段と、反転クロック信号に同期して前記電気信号をリファレンス電圧と比較することで第２のデータ信号を出力する第２のアナログ／デジタル変換手段を含むことを特徴とする請求項１乃至６のいずれかに記載の光受信機。
【請求項８】
受信した光信号を電気信号に変換して出力する第１の変換手段と、
前記電気信号をリファレンス電圧と比較することで、該電気信号をデータ信号に変換して出力する第２の変換手段と、
前記電気信号をモニタしてモニタ情報を出力するモニタ手段と、
前記モニタ情報に基づいて前記リファレンス電圧を制御する制御手段と
を備えることを特徴とするデータ信号生成回路。
【請求項９】
光信号を受信するステップと、
前記光信号を電気信号に変換するステップと、
前記電気信号をモニタしてモニタ情報を取得するステップと、
前記モニタ情報に基づいてリファレンス電圧を制御するステップと、
前記電気信号を前記リファレンス電圧と比較することで、該電気信号をデータ信号に変換するステップと
を備えることを特徴とする光受信方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光受信機及び光受信方法に関する。
【背景技術】
【０００２】
図１６は、従来の光通信システムで用いられる一般的な光受信機の構成例を示している。この光受信機は、P-intrinsic-N-Photodiode（ＰＩＮ−ＰＤ、ピンフォトダイオード）１１、Trans-Impedance Amplifier （ＴＩＡ、トランスインピーダンス増幅器）１２、Limiting Amplifier（ＬＩＡ、制限増幅器）１３、及びDecision Circuit（ＤＥＣ、識別回路）１４を備える。
【０００３】
ＰＩＮ−ＰＤ１１は、受信した光信号を電気信号に変換して出力し、ＴＩＡ１２は、電流／電圧変換を行い、ＬＩＡ１３は、変換された電気信号を増幅してＤＥＣ１４に出力する。ＤＥＣ１４は、クロック信号に同期してデータ信号を生成する。
【０００４】
図１７は、別の一般的な光受信機の構成例を示している。この光受信機は、図１６の構成においてＬＩＡ１３をAutomatic Gain Controller （ＡＧＣ、自動利得制御器）１５に置き換えた構成を有する。
【０００５】
ＡＧＣ１５は、ＴＩＡ１２から出力される電気信号を増幅してＤＥＣ１４に出力する。このとき、ＡＧＣ１５の利得は、ＤＥＣ１４に出力される信号のレベルが一定になるように制御される。
【０００６】
従来の光受信機では、ほとんどの場合、入力される光信号がＤＥＣ１４に到達するまでシリアル信号として処理されている。また、低入力パワーの光信号に対して十分な性能を実現するために、ＴＩＡ１２、ＬＩＡ１３、又はＡＧＣ１５のような高利得の電気増幅部を備えている。
【０００７】
図１８は、従来のコヒーレントデジタル光受信機の構成例を示している。この際、高速光伝送を実現するために、Dual Polarization-Differential Quadrature Phase Sift Keying （ＤＰ−ＤＱＰＳＫ、二重偏波差動４値位相変調）、ＤＰ−ＱＰＳＫ等の変調方式が適用される。
【０００８】
このデジタル光受信機は、光ハイブリッド２１、ＰＩＮ−ＰＤ２２−１〜２２−４、ＴＩＡ２３−１〜２３−４、ＡＧＣ２４−１〜２４−４、Analog-to-Digital Convertor（ＡＤＣ、アナログ／デジタル変換器）２５−１〜２５−４、及びDigital Signal Processor（ＤＳＰ、デジタル信号処理回路）２６−１〜２６−４を備える。
【０００９】
光ハイブリッド２１には、２つの偏波を含む信号光と２つの偏波を含む局発光が入力される。光ハイブリッド２１は、２つの偏波の各々について信号光と局発光を混合し、互いに直交する２つの位相成分を２つのＰＩＮ−ＰＤ２２にそれぞれ出力する。一方の偏波の２つの位相成分はＰＩＮ−ＰＤ２２−１及び２２−２に出力され、他方の偏波の２つの位相成分はＰＩＮ−ＰＤ２２−３及び２２−４に出力される。
【００１０】
ＰＩＮ−ＰＤ２２、ＴＩＡ２３、及びＡＧＣ２４の動作は、図１７の場合と同様である。各ＡＤＣ２５は、ＡＧＣ２４から出力される電気信号をサンプリングクロック信号に同期してサンプリングし、デジタルデータ信号を生成する。各ＤＳＰ２６は、ＡＤＣ２５から出力されるデータ信号を用いて信号処理を行う。
【００１１】
コヒーレントデジタル光受信機に使用されるＡＤＣとしては、例えば、高速処理を実現できるフラッシュ型ＡＤＣが知られている。
【非特許文献１】Young-Chan JANG et al., “An 8-GS/s 4-Bit 340 mW CMOS Time Interleaved Flash Analog-to-Digital Converter”, IEICE TRANS. FUNDAMENTALS, VOL.E87-A, NO.2 FEBRUARY 2004, pp.350-356
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上述した従来のデジタル光受信機には、次のような問題がある。
図１８に示したような、高速光伝送のために位相変調を採用したデジタル光受信機では、ＰＩＮ−ＰＤからＤＳＰまでの間においてそれぞれの位相成分を並列に処理している。このため、ＴＩＡ及びＡＧＣ等の電気増幅部が並列数分必要となり、回路規模及び消費電力の増大が無視できなくなる。
【００１３】
その一方で、Non Return to Zero（ＮＲＺ、非零復帰変調）を採用する１０Ｇｂｉｔ／ｓのビットレートの光受信機と比較すると、光ハイブリッドを設けたことによる挿入損失が大きい。また、１０Ｇｂｉｔ／ｓの光受信機とは異なり、Avalanche Photodiode（ＡＰＤ）も実用化されていない。
【００１４】
これらの違いを考慮すると、デジタル光受信機の前段に光前置増幅器が設けられる可能性が高く、従来の光受信機よりも大きな光パワーがＰＩＮ−ＰＤに入力されることが期待できる。この利点を生かして回路規模及び消費電力の削減を優先させると、高利得のＴＩＡ及びＡＧＣを省略する構成が想定される。
【００１５】
図１９は、このようなコヒーレントデジタル光受信機の構成例を示している。このデジタル光受信機は、光ハイブリッド３１、ＰＩＮ−ＰＤ３２−１〜３２−４、ＡＤＣ３３−１〜３３−４、及びＤＳＰ３４−１〜３４−４を備える。図１８の構成と比較すると、ＴＩＡ及びＡＧＣが省略されていることが分かる。
【００１６】
しかし、図１９の構成では、各ＰＩＮ−ＰＤ３２の出力信号が直接各ＡＤＣ３３に入力されるため、受信する光信号のパワーに応じてＡＤＣ３３の入力振幅を制御することができない。
【００１７】
図２０は、デジタル光受信機に使用されるフラッシュ型ＡＤＣの構成例を示している。このＡＤＣは、並列に配置されたクロックドコンパレータ４１−１〜４１−４を備える。各クロックドコンパレータ４１−ｉ（ｉ＝１〜４）は、クロック信号ＣＬＯＣＫに同期して、アナログ信号ＤＡＴＡとリファレンス電圧ｒｅｆｉを比較する。そして、アナログ信号ＤＡＴＡのレベルがリファレンス電圧ｒｅｆｉより高ければ、ハイレベル（Ｈ）を出力し、それ以外の場合はローレベル（Ｌ）を出力する。これにより、クロック信号ＣＬＯＣＫに同期した並列データ信号が生成される。
【００１８】
図２１は、フラッシュ型ＡＤＣの別の構成例を示している。このＡＤＣは、並列に配置されたクロックドコンパレータ４１−１〜４１−４と、抵抗器４２−１〜４２−３を備える。抵抗器４２−１〜４２−３は、リファレンス電圧ＲＥＦＥＲＥＮＣＥを抵抗分割することで、各クロックドコンパレータ４１−ｉに入力されるリファレンス電圧を生成する。クロックドコンパレータ４１−１〜４１−４の動作は、図２０の場合と同様である。
【００１９】
図２０及び図２１に示したＡＤＣは、複数のクロックドコンパレータを並列に並べた構成を有し、これらのクロックドコンパレータがそれぞれ異なるリファレンス電圧を用いて
比較結果を出力することで、ＡＤ変換を行っている。このため、ＡＤ変換の分解能はコンパレータの並列数で決まり、コンパレータの数を増やすと消費電力の増加に繋がる。
【００２０】
図１９に示したように、デジタル光受信機では高速なＡＤＣを複数個並列に使用する必要がある。その一方で、光トランシーバの機能上、消費電力は可能な限り抑圧する必要がある。
【００２１】
図２２及び図２３は、ＡＤＣのリファレンス電圧Ｌ０〜Ｌ６と入力されるアナログ信号の関係を示している。
ＡＤＣ前段のＡＧＣを省略した場合、図２２の矢印５１が示すように、アナログ信号の入力振幅が減少するため、ＡＤＣ実効分解能が減少する。逆に、図２３の矢印５２が示すように、想定していたものより大きな振幅のアナログ信号が入力されると、ＡＤＣの出力信号が追随できず、情報の一部が失われてしまう。
【００２２】
この問題に対する対策としては、想定される入力振幅の変動に合わせて過剰にクロックドコンパレータを設けることが考えられるが、この場合、消費電力が増大する不都合がある。
【００２３】
本発明の課題は、入力振幅の変動に適応可能なＡＤＣを設けることで、光受信機の回路規模及び消費電力を削減することである。
【課題を解決するための手段】
【００２４】
開示の光受信機は、第１及び第２の変換手段、モニタ手段、及び制御手段を備える。第１の変換手段は、受信した光信号を電気信号に変換して出力し、第２の変換手段は、電気信号をリファレンス電圧と比較することで、電気信号をデータ信号に変換して出力する。モニタ手段は、電気信号をモニタしてモニタ情報を出力し、制御手段は、モニタ情報に基づいてリファレンス電圧を制御する。
【００２５】
第１の変換手段は、電気信号を第２の変換手段に出力し、第２の変換手段は、電気信号のレベルをリファレンス電圧と比較し、比較結果に応じた値を有するデータ信号を出力する。モニタ手段は、モニタ情報を制御手段に出力し、制御手段は、モニタ情報の変化に応じてリファレンス電圧を変更する。
【発明の効果】
【００２６】
開示の光受信機によれば、電気信号の変動に応じてモニタ情報が変化するため、電気信号の変動に応じてＡＤＣのリファレンス電圧を適切に変更することができる。したがって、ＡＤＣ前段にＡＧＣ等の電気増幅部を設ける必要がなくなり、光受信機の回路規模及び消費電力を削減することが可能になる。
【発明を実施するための最良の形態】
【００２７】
以下、図面を参照しながら、最良の実施形態を詳細に説明する。
図１は、実施形態のデジタル光受信機におけるデータ信号生成回路の構成例を示している。このデータ信号生成回路は、受光部１０１、ＡＤＣ１０２、及び制御回路１０３を備える。
【００２８】
受光部１０１は、入力される光信号を光電変換により電気信号に変換し、ＡＤＣ１０２に出力するとともに、変換後の電気信号のモニタ情報を制御回路１０３に出力する。制御回路１０３は、モニタ情報に基づいてリファレンス電圧を決定し、ＡＤＣ１０２に出力する。ＡＤＣ１０２は、入力されるリファレンス電圧に応じて電気信号をデジタルデータ信号に変換し、出力する。
【００２９】
受光部１０１において変換後の電気信号をモニタし、モニタ情報に応じてＡＤＣ１０２のリファレンス電圧を可変にすることで、電気信号の振幅の変動に応じてＡＤＣの入力電圧幅を制御することができる。
【００３０】
図２は、図１９のデジタル光受信機において図１のデータ信号生成回路を採用した構成例を示している。このデジタル光受信機は、光ハイブリッド２０１、受光部２０２−１〜２０２−４、ＡＤＣ２０３−１〜２０３−４、ＤＳＰ２０４−１〜２０４−４、及び制御回路（ＣＯＮＴ）２０５−１〜２０５−４を備える。
【００３１】
受光部２０２、ＡＤＣ２０３、及びＣＯＮＴ２０５は、図１の受光部１０１、ＡＤＣ１０２、及び制御回路１０３にそれぞれ対応する。ＡＤＣ２０３としては、例えば、フラッシュ型ＡＤＣが用いられる。
【００３２】
光ハイブリッド２０１及び各ＤＳＰ２０４の動作は、図１８の光ハイブリッド２１及び各ＤＳＰ２６と同様である。
各受光部２０２は、光ハイブリッド２０１から出力される光信号を電気信号に変換し、各ＡＤＣ２０３に出力するとともに、その電気信号のモニタ情報を各ＣＯＮＴ２０５に出力する。各ＣＯＮＴ２０５は、モニタ情報に基づいてリファレンス電圧を決定し、各ＡＤＣ２０２に出力する。各ＡＤＣ２０２は、入力されるリファレンス電圧に応じて電気信号をデジタルデータ信号に変換し、各ＤＳＰ２０４に出力する。
【００３３】
次に、図３から図１５までを参照しながら、図２のデジタル光受信機におけるデータ信号生成回路の様々な構成例を説明する。
図３は、受光部２０２−ｊ（ｊ＝１〜４）に流れる電流をモニタする構成例を示している。受光部２０２−ｊは、モニタ回路３１１、抵抗器３１２、キャパシタ３１３、ＰＩＮ−ＰＤ３１４、及び負荷抵抗器３１５を含む。
【００３４】
抵抗器３１２の一方の端子にはバイアス電圧ＶＢが印加され、抵抗器３１２の他方の端子はバイアス安定化のためのキャパシタ３１３の一方の端子が接続される。キャパシタ３１３の他方の端子は接地されている。
【００３５】
ＰＩＮ−ＰＤ３１４のカソードは、抵抗器３１２及びキャパシタ３１３の間に接続され、アノードは出力端子に接続されている。出力端子は、負荷抵抗器３１５の一方の端子に接続され、負荷抵抗器３１５の他方の端子は接地されている。
【００３６】
ＰＩＮ−ＰＤ３１４が光信号を受光すると、負荷抵抗器３１５に電流が流れ、出力端子からＡＤＣ２０３−ｊにアナログ信号ＤＡＴＡが出力される。モニタ回路３１１は、抵抗器３１２の両端に接続され、抵抗器３１２に流れる電流の値をモニタすることで、間接的に負荷抵抗器３１５に流れる電流の値をモニタする。そして、得られた電流値の情報をＣＯＮＴ２０５−ｊに出力する。
【００３７】
ＣＯＮＴ２０５−ｊは、入力される電流値の情報に基づいてリファレンス電圧ＲＥＦＥＲＥＮＣＥを決定し、ＡＤＣ２０３−ｊに印加する。リファレンス電圧ＲＥＦＥＲＥＮＣＥは、例えば、電流値に比例する値に設定される。
【００３８】
ＡＤＣ２０３−ｊは、並列に配置されたクロックドコンパレータ３２１−１〜３２１−４と、抵抗器３２２−１〜３２２−３を含む。抵抗器３２２−１〜３２２−３は、リファレンス電圧ＲＥＦＥＲＥＮＣＥを抵抗分割することで、各クロックドコンパレータ３２１−ｉ（ｉ＝１〜４）に入力されるリファレンス電圧を生成する。
【００３９】
各クロックドコンパレータ３２１−ｉは、サンプリングクロック源３０１から出力されるクロック信号ＣＬＯＣＫに同期して、アナログ信号ＤＡＴＡとリファレンス電圧を比較する。そして、アナログ信号ＤＡＴＡのレベルがリファレンス電圧より高ければ、Ｈを出力し、それ以外の場合はＬを出力する。これにより、クロック信号ＣＬＯＣＫに同期した並列データ信号が生成される。
【００４０】
なお、図３では省略されているが、実際には図４に示すように、ＡＤＣ２０３−ｊには抵抗器３２２−４も含まれている。抵抗器３２２−４の一方の端子は抵抗器３２２−３に接続され、抵抗器３２２−４の他方の端子は接地されている。したがって、抵抗器３２２−１〜３２２−４は、リファレンス電圧ＲＥＦＥＲＥＮＣＥを抵抗分割することで、各クロックドコンパレータ３２１−ｉに入力されるリファレンス電圧ｒｅｆｉを生成する。
【００４１】
例えば、リファレンス電圧ＲＥＦＥＲＥＮＣＥが１Ｖであり、抵抗器３２２−１〜３２２−４の抵抗値がすべて同じである場合、クロックドコンパレータ３２１−１〜３２１−４に入力されるリファレンス電圧ｒｅｆ１〜ｒｅｆ４の値は次のようになる。
ｒｅｆ１＝１０００ｍＶ
ｒｅｆ２＝７５０ｍＶ
ｒｅｆ３＝５００ｍＶ
ｒｅｆ４＝２５０ｍＶ
【００４２】
また、受光部２０２−ｊの抵抗器３１２の抵抗値を１Ωとし、モニタ回路３１１が検出した、抵抗器３１２の両端間の信号の振幅を４０ｍＶとすると、負荷抵抗器３１５に流れる電流の値は４０ｍＡとなる。ここで、負荷抵抗器３１５の抵抗値を５０Ωとすると、アナログ信号ＤＡＴＡの振幅Ｖｏｕｔは次のようになる。
Ｖｏｕｔ＝４０ｍＡ×５０Ω＝２０００ｍＶｐｐ
【００４３】
この場合、リファレンス電圧ＲＥＦＥＲＥＮＣＥを、例えば、１６００ｍＶに設定することで、２０００ｍＶｐｐのアナログ信号に適応したＡＤ変換を行うことができる。そこで、モニタ回路３１１は、検出した信号振幅４０ｍＶを電流値の情報としてＣＯＮＴ２０５−ｊに出力し、ＣＯＮＴ２０５−ｊは、４０ｍＶに比例定数４０を乗算してリファレンス電圧１６００ｍＶを算出する。
【００４４】
リファレンス電圧ＲＥＦＥＲＥＮＣＥとして１６００ｍＶが印加された場合、リファレンス電圧ｒｅｆ１〜ｒｅｆ４の値は次のようになる。
ｒｅｆ１＝１６００ｍＶ
ｒｅｆ２＝１２００ｍＶ
ｒｅｆ３＝８００ｍＶ
ｒｅｆ４＝４００ｍＶ
なお、抵抗器３２２−１〜３２２−４の抵抗値は必ずしも同じである必要はない。
【００４５】
図５は、受光部２０２−ｊから出力されるアナログ信号ＤＡＴＡのパワーをモニタする構成例を示している。図５の受光部２０２−ｊは、図３の受光部２０２−ｊからモニタ回路３１１を除いた構成を有する。図５のＡＤＣ２０３−ｊの構成は、図３の場合と同様で
ある。
【００４６】
パワーモニタ回路５０１は、受光部２０２−ｊの出力端子に接続され、アナログ信号ＤＡＴＡのパワーをモニタする。そして、得られたパワーの情報をＣＯＮＴ２０５−ｊに出力する。
【００４７】
ＣＯＮＴ２０５−ｊは、入力されるパワーの情報に基づいてリファレンス電圧ＲＥＦＥＲＥＮＣＥを決定し、ＡＤＣ２０３−ｊに印加する。リファレンス電圧ＲＥＦＥＲＥＮＣＥは、例えば、パワーが大きいほど大きな値に設定される。
【００４８】
図６は、受光部２０２−ｊから出力されるアナログ信号ＤＡＴＡのピーク値をモニタする構成例を示している。図６の受光部２０２−ｊの構成は、図５の場合と同様であり、図６のＡＤＣ２０３−ｊの構成は、図３の場合と同様である。
【００４９】
ピークモニタ回路６０１は、受光部２０２−ｊの出力端子に接続され、アナログ信号ＤＡＴＡのピーク値をモニタする。そして、得られたピーク値の情報をＣＯＮＴ２０５−ｊに出力する。
【００５０】
ＣＯＮＴ２０５−ｊは、入力されるピーク値の情報に基づいてリファレンス電圧ＲＥＦＥＲＥＮＣＥを決定し、ＡＤＣ２０３−ｊに印加する。リファレンス電圧ＲＥＦＥＲＥＮＣＥは、例えば、ピーク値に比例する値に設定される。
【００５１】
図７は、受光部２０２−ｊから出力されるアナログ信号ＤＡＴＡのパワーをモニタする別の構成例を示している。図７の受光部２０２−ｊは、図５の受光部２０２−ｊにパワーモニタ回路７０１を追加した構成を有する。図７のＡＤＣ２０３−ｊの構成は、図３の場合と同様である。このように、受光部２０２−ｊにパワーモニタ回路７０１を内蔵することも可能である。
【００５２】
図８は、受光部２０２−ｊから出力されるアナログ信号ＤＡＴＡのピーク値をモニタする別の構成例を示している。図８の受光部２０２−ｊは、図６の受光部２０２−ｊにピークモニタ回路８０１を追加した構成を有する。図８のＡＤＣ２０３−ｊの構成は、図３の場合と同様である。このように、受光部２０２−ｊにピークモニタ回路８０１を内蔵することも可能である。
【００５３】
図９は、受光部２０２−ｊから出力されるアナログ信号ＤＡＴＡの振幅をモニタする構成例を示している。図９の受光部２０２−ｊは、図５の受光部２０２−ｊに振幅モニタ回路９０１を追加した構成を有する。図９のＡＤＣ２０３−ｊの構成は、図３の場合と同様である。
【００５４】
振幅モニタ回路９０１の第１の端子は、受光部２０２−ｊの出力端子に接続され、第２の端子は接地され、第３の端子はＣＯＮＴ２０５−ｊに接続されている。振幅モニタ回路９０１は、アナログ信号ＤＡＴＡの振幅をモニタし、得られた振幅の情報をＣＯＮＴ２０５−ｊに出力する。
【００５５】
ＣＯＮＴ２０５−ｊは、入力される振幅の情報に基づいてリファレンス電圧ＲＥＦＥＲＥＮＣＥを決定し、ＡＤＣ２０３−ｊに印加する。リファレンス電圧ＲＥＦＥＲＥＮＣＥは、例えば、振幅に比例する値に設定される。
【００５６】
図１０は、受光部２０２−ｊに流れる電流をモニタする別の構成例を示している。図１０の受光部２０２−ｊは、図３の受光部２０２−ｊからモニタ回路３１１を除いて、シャント抵抗器１００１及びモニタ回路１００２を追加した構成を有する。図１０のＡＤＣ２０３−ｊの構成は、図３の場合と同様である。
【００５７】
シャント抵抗器１００１の一方の端子は、負荷抵抗器３１５に接続され、他方の端子は接地されている。モニタ回路１００２は、シャント抵抗器１００１の両端に接続され、シャント抵抗器１００１に流れる電流の値をモニタすることで、負荷抵抗器３１５に流れる電流の値をモニタする。そして、得られた電流値の情報をＣＯＮＴ２０５−ｊに出力する。
【００５８】
図１１は、受光部２０２−ｊに流れる電流をモニタする、さらに別の構成例を示している。図１１の受光部２０２−ｊは、図３の受光部２０２−ｊにカップリングキャパシタ１１０１を追加した構成を有する。図１１のＡＤＣ２０３−ｊの構成は、図３の場合と同様である。
【００５９】
カップリングキャパシタ１１０１の一方の端子は、ＰＩＮ−ＰＤ３１４のアノードに接続され、他方の端子は、受光部２０２−ｊの出力端子に接続されている。カップリングキャパシタ１１０１を設けることで、アナログ信号ＤＡＴＡから直流成分を除去することができる。
【００６０】
図５〜図１０の受光部２０２−ｊにも、同様のカップリングキャパシタを追加することが可能である。
図１２は、受光部２０２−ｊから出力されるアナログ信号ＤＡＴＡのピーク値をモニタする、さらに別の構成例を示している。図１２の受光部２０２−ｊは、図８の受光部２０２−ｊにカップリングキャパシタ１２０１を追加した構成を有する。図１２のＡＤＣ２０３−ｊの構成は、図３の場合と同様である。
【００６１】
カップリングキャパシタ１２０１の一方の端子は、ＰＩＮ−ＰＤ３１４のアノードに接続され、他方の端子は、受光部２０２−ｊの出力端子に接続されている。この場合、ピークモニタ回路８０１は、ＰＩＮ−ＰＤ３１４とカップリングキャパシタ１２０１の間に接続される。
【００６２】
図７の受光部２０２−ｊにも、同様のカップリングキャパシタを追加することが可能である。
図１３は、受光部２０２−ｊから出力されるアナログ信号ＤＡＴＡのピーク値をモニタする、さらに別の構成例を示している。図１３の受光部２０２−ｊは、図８の受光部２０２−ｊにカップリングキャパシタ１３０１を追加した構成を有する。図１２のＡＤＣ２０３−ｊの構成は、図３の場合と同様である。
【００６３】
カップリングキャパシタ１３０１の一方の端子は、ＰＩＮ−ＰＤ３１４のアノードに接続され、他方の端子は、受光部２０２−ｊの出力端子に接続されている。この場合、ピークモニタ回路８０１は、カップリングキャパシタ１３０１と出力端子の間に接続される。
【００６４】
図７の受光部２０２−ｊにも、同様のカップリングキャパシタを追加することが可能である。
図１４は、ＡＤＣ２０３−ｊの別の構成例を示している。図１４のＡＤＣ２０３−ｊは、図３のＡＤＣ２０３−ｊにおいて、抵抗器３２２−１〜３２２−３を可変抵抗器１４０１−１〜１４０１−３に置き換えた構成を有する。
【００６５】
この場合、可変抵抗器１４０１−１〜１４０１−３の抵抗値を変化させることで、クロックドコンパレータ３２１−１〜３２１−４に入力されるそれぞれのリファレンス電圧を調整することができる。
【００６６】
図５〜図１３のＡＤＣ２０３−ｊにも、同様の構成を採用することが可能である。
図１５は、図３のＡＤＣ２０３−ｊを２個のＡＤＣ１５０１−ｊ及び１５０２−ｊに置き換えた構成例を示している。インバータ１５０３は、サンプリングクロック源３０１から出力されるクロック信号ＣＬＯＣＫを反転して、反転クロック信号ＩＣＬＯＣＫを生成する。
【００６７】
ＡＤＣ１５０１−ｊは、並列に配置されたクロックドコンパレータ１５１１−１〜１５１１−４と、可変抵抗器１５１２−１〜１５１２−３を含み、サンプリングクロック源３０１から出力されるクロック信号ＣＬＯＣＫに同期して並列データ信号を出力する。
【００６８】
ＡＤＣ１５０２−ｊは、並列に配置されたクロックドコンパレータ１５３１−１〜１５３１−４と、可変抵抗器１５３２−１〜１５３２−３を含み、インバータ１５０３から出力される反転クロック信号ＩＣＬＯＣＫに同期して並列データ信号を出力する。
【００６９】
ＣＯＮＴ２０５−ｊは、受光部２０２−ｊから出力される電流値の情報に基づいてリファレンス電圧ＲＥＦＥＲＥＮＣＥを決定し、ＡＤＣ１５０１−ｊ及び１５０２−ｊに印加する。
【００７０】
このような構成によれば、サンプリングクロック源３０１が生成するクロック信号ＣＬＯＣＫの立上りエッジ及び立下りエッジの両方のタイミングでデータ信号を出力することができる。したがって、クロック信号ＣＬＯＣＫの周波数を、設計上要求されるデータレートの半分の周波数に低減することが可能になる。
【００７１】
可変抵抗器１５１２−１〜１５１２−３及び１５３２−１〜１５３２−３の代わりに固定抵抗器を用いても構わない。また、図５〜図１３のＡＤＣ２０３−ｊを、図１５のＡＤＣ１５０１−ｊ及び１５０２−ｊに置き換えることも可能である。
【００７２】
図３及び図５〜図１５に示したＡＤＣ２０３−ｊ、１５０１−ｊ、及び１５０２−ｊでは４個のクロックドコンパレータを用いているが、クロックドコンパレータの数は４個に限られるわけではない。また、受光部２０２−ｊの構成は、図３及び図５〜図１３に示したものに限られるわけではなく、光受信機の仕様に応じて変更することが許容される。
【００７３】
以上、図１から図１５までを参照しながら説明した実施形態に関し、さらに以下の付記を開示する。
（付記１）
受信した光信号を電気信号に変換して出力する第１の変換手段と、
前記電気信号をリファレンス電圧と比較することで、該電気信号をデータ信号に変換して出力する第２の変換手段と、
前記電気信号をモニタしてモニタ情報を出力するモニタ手段と、
前記モニタ情報に基づいて前記リファレンス電圧を制御する制御手段と
を備えることを特徴とする光受信機。
（付記２）
前記モニタ手段は、前記電気信号の電流値をモニタし、該電流値の情報を前記モニタ情報として出力することを特徴とする付記１記載の光受信機。
（付記３）
前記第１の変換手段は、フォトダイオードと、該フォトダイオードとバイアス電圧の間に設けられた抵抗器を含み、前記モニタ手段は、該抵抗器に流れる電流値をモニタし、該電流値の情報を前記モニタ情報として出力することを特徴とする付記２記載の光受信機。
（付記４）
前記第１の変換手段は、前記電気信号の出力端子と、該出力端子に接続された負荷抵抗器と、該負荷抵抗器に接続されたシャント抵抗器を含み、前記モニタ手段は、該シャント抵抗器に流れる電流値をモニタし、該電流値の情報を前記モニタ情報として出力することを特徴とする付記２記載の光受信機。
（付記５）
前記モニタ手段は、前記電気信号のパワーをモニタし、該パワーの情報を前記モニタ情報として出力することを特徴とする付記１記載の光受信機。
（付記６）
前記モニタ手段は、前記電気信号のピーク値をモニタし、該ピーク値の情報を前記モニタ情報として出力することを特徴とする付記１記載の光受信機。
（付記７）
前記モニタ手段は、前記電気信号の振幅をモニタし、該振幅の情報を前記モニタ情報として出力することを特徴とする付記１記載の光受信機。
（付記８）
第２の変換手段は、クロック信号に同期して前記電気信号をリファレンス電圧と比較することで第１のデータ信号を出力する第１のアナログ／デジタル変換手段と、反転クロック信号に同期して前記電気信号をリファレンス電圧と比較することで第２のデータ信号を出力する第２のアナログ／デジタル変換手段を含むことを特徴とする付記１乃至７のいずれかに記載の光受信機。
（付記９）
受信した光信号を電気信号に変換して出力する第１の変換手段と、
前記電気信号をリファレンス電圧と比較することで、該電気信号をデータ信号に変換して出力する第２の変換手段と、
前記電気信号をモニタしてモニタ情報を出力するモニタ手段と、
前記モニタ情報に基づいて前記リファレンス電圧を制御する制御手段と
を備えることを特徴とするデータ信号生成回路。
（付記１０）
光信号を受信するステップと、
前記光信号を電気信号に変換するステップと、
前記電気信号をモニタしてモニタ情報を取得するステップと、
前記モニタ情報に基づいてリファレンス電圧を制御するステップと、
前記電気信号を前記リファレンス電圧と比較することで、該電気信号をデータ信号に変換するステップと
を備えることを特徴とする光受信方法。
【図面の簡単な説明】
【００７４】
【図１】データ信号生成回路のブロック図である。
【図２】実施形態のデジタル光受信機の構成図である。
【図３】第１のデータ信号生成回路の構成図である。
【図４】リファレンス電圧の抵抗分割を示す図である。
【図５】第２のデータ信号生成回路の構成図である。
【図６】第３のデータ信号生成回路の構成図である。
【図７】第４のデータ信号生成回路の構成図である。
【図８】第５のデータ信号生成回路の構成図である。
【図９】第６のデータ信号生成回路の構成図である。
【図１０】第７のデータ信号生成回路の構成図である。
【図１１】第８のデータ信号生成回路の構成図である。
【図１２】第９のデータ信号生成回路の構成図である。
【図１３】第１０のデータ信号生成回路の構成図である。
【図１４】第１１のデータ信号生成回路の構成図である。
【図１５】第１２のデータ信号生成回路の構成図である。
【図１６】従来の第１の光受信機の構成図である。
【図１７】従来の第２の光受信機の構成図である。
【図１８】従来のデジタル光受信機の構成図である。
【図１９】回路規模及び消費電力を削減した仮想的なデジタル光受信機の構成図である。
【図２０】従来の第１のフラッシュ型ＡＤＣの構成図である。
【図２１】従来の第２のフラッシュ型ＡＤＣの構成図である。
【図２２】ＡＤＣの入力振幅が減少した場合を示す図である。
【図２３】ＡＤＣの入力振幅が増加した場合を示す図である。
【符号の説明】
【００７５】
１１、２２−１、２２−２、２２−３、２２−４、３２−１、３２−２、３２−３、３２−４、２０２−１、２０２−２、２０２−３、２０２−４、３１４  ＰＩＮ−ＰＤ
１２、２３−１、２３−２、２３−３、２３−４  ＴＩＡ
１３  ＬＩＡ
１４  ＤＥＣ
１５、２４−１、２４−２、２４−３、２４−４  ＡＧＣ
２１、３１、２０１  光ハイブリッド
２５−１、２５−２、２５−３、２５−４、３３−１、３３−２、３３−３、３３−４、１０２、２０３−１、２０３−２、２０３−３、２０３−４、２０３−ｊ、１５０１−ｊ、１５０２−ｊ  ＡＤＣ
２６−１、２６−２、２６−３、２６−４、３４−１、３４−２、３４−３、３４−４、２０４−１、２０４−２、２０４−３、２０４−４  ＤＳＰ
４１−１、４１−２、４１−３、４１−４、３２１−１、３２１−２、３２１−３、３２１−４、１５１１−１、１５１１−２、１５１１−３、１５１１−４、１５３１−１、１５３１−２、１５３１−３、１５３１−４  クロックドコンパレータ
４２−１、４２−２、４２−３、３１２、３２２−１、３２２−２、３２２−３、３２２−４  抵抗器
５１、５２  矢印
１０１、２０２−ｊ  受光部
１０３、２０５−１、２０５−２、２０５−３、２０５−４、２０５−ｊ  制御回路
３０１  サンプリングクロック源
３１１、１００２  モニタ回路
３１３  キャパシタ
３１５  負荷抵抗器
５０１、７０１  パワーモニタ回路
６０１、８０１  ピークモニタ回路
９０１  振幅モニタ回路
１００１  シャント抵抗器
１１０１、１２０１、１３０１  カップリングキャパシタ
１４０１−１、１４０１−２、１４０１−３、１５１２−１、１５１２−２、１５１２−３、１５３２−１、１５３２−２、１５３２−３  可変抵抗器
１５０３  インバータ
【図１】
2010093656.tif 000003
【図２】
2010093656.tif 000004
【図３】
2010093656.tif 000005
【図４】
2010093656.tif 000006
【図５】
2010093656.tif 000007
【図６】
2010093656.tif 000008
【図７】
2010093656.tif 000009
【図８】
2010093656.tif 000010
【図９】
2010093656.tif 000011
【図１０】
2010093656.tif 000012
【図１１】
2010093656.tif 000013
【図１２】
2010093656.tif 000014
【図１３】
2010093656.tif 000015
【図１４】
2010093656.tif 000016
【図１５】
2010093656.tif 000017
【図１６】
2010093656.tif 000018
【図１７】
2010093656.tif 000019
【図１８】
2010093656.tif 000020
【図１９】
2010093656.tif 000021
【図２０】
2010093656.tif 000022
【図２１】
2010093656.tif 000023
【図２２】
2010093656.tif 000024
【図２３】
2010093656.tif 000025