(57)【要約】【課題】比較的低速・低分解能の基準信号生成部を用いて安価かつ低消費電力のレーダ送受信ＩＣの実現に好適なＦＭＣＷ信号生成器を提供する。【解決手段】ＰＬＬを用いたＦＭＣＷ信号生成器は、周波数変調連続波（ＦＭＣＷ）信号を所定の分周比で分周して分周信号を生成する分周器と、周波数がｆｃ±Δｆの範囲にわたりＰＬＬのループ時定数以下の第１の時間間隔で離散的に掃引され、かつ該掃引が前記ループ時定数以上の第２の時間間隔で周期的に繰り返される基準信号を生成する基準信号生成部と、前記分周信号と前記基準信号とを比較し、前記分周信号と前記基準信号との位相差に対応した比較結果信号を生成する比較部と、前記比較結果信号をフィルタリングして制御電圧信号を生成するループフィルタと、前記制御電圧信号により発振周波数が制御され、前記ＦＭＣＷ信号を生成する電圧制御発振器とを有する。【選択図】  図１
2010071899.tif 000002
【特許請求の範囲】
【請求項１】
ＰＬＬを用いた周波数変調連続波（ＦＭＣＷ）信号生成器において、
ＦＭＣＷ信号を所定の分周比で分周して分周信号を得る分周器と、
周波数がｆｃ±Δｆ（但し、ｆｃは中心周波数、Δｆは周波数掃引幅を表す）の範囲において前記ＰＬＬのループ時定数以下の第１の時間間隔で離散的に掃引される基準信号を、前記ループ時定数以上の第２の時間間隔で周期的に生成する基準信号生成部と、
前記分周信号と前記基準信号とを比較し、前記分周信号と前記基準信号との位相差に対応した比較結果信号を生成する比較部と、
前記比較結果信号をフィルタリングして制御電圧信号を生成するループフィルタと、
前記制御電圧信号により発振周波数が制御され、前記ＦＭＣＷ信号を生成する電圧制御発振器と、
を具備することを特徴とするＦＭＣＷ信号生成器。
【請求項２】
前記電圧制御発振器は、前記制御電圧信号により前記発振周波数がＮ×（ｆｃ±Δｆ）（但し、Ｎは前記分周比を表す）の範囲を前記第２の時間間隔の周期で変化するように制御されることを特徴とする請求項１に記載のＦＭＣＷ信号生成器。
【請求項３】
前記基準信号生成部は、
前記ｆｃ±Δｆの範囲内で離散的に変化する周波数に対応したデジタル値を発生するデジタル信号処理器と、
前記デジタル値をアナログ信号に変換するデジタル−アナログ変換器と、
前記アナログ信号からエイリアス成分を除去して前記基準信号を得るアンチエイリアスフィルタと、
を含むダイレクトデジタル周波数シンセサイザ（ＤＤＦＳ）であり、
前記ＤＤＦＳの動作周波数は前記第１の時間間隔の逆数の整数倍であることを特徴とする請求項１に記載のＦＭＣＷ信号生成器。
【請求項４】
前記基準信号生成部は、
前記（ｆｃ±Δｆ）−ｆｒ（但し、ｆｒは固定周波数）の範囲にわたり離散的に変化する周波数に対応したデジタル値を生成するデジタル信号処理器と、
前記デジタル値をアナログ信号に変換するデジタル−アナログ変換器と、
前記アナログ信号からエイリアス成分を除去するアンチエイリアスフィルタと、
前記アンチエイリアスフィルタからの出力信号と固定周波数ｆｒの単一トーン信号との乗算を行って前記基準信号を得るミキサと、
を含むことを特徴とする請求項１に記載のＦＭＣＷ信号生成器。
【請求項５】
前記ループフィルタはローパスフィルタであり、当該ローパスフィルタの回路定数は前記ループ時定数が第１の時間間隔と第２の時間間隔との間に設定されるように定められることを特徴とする請求項１に記載のＦＭＣＷ信号生成器。
【請求項６】
ＰＬＬを用いた周波数変調連続波（ＦＭＣＷ）信号生成器において、
ＦＭＣＷ信号を所定の分周比で分周して分周信号を生成する分周器と、
周波数がｆｃ±Δｆ（但し、ｆｃは中心周波数、Δｆは周波数掃引幅を表す）の範囲において第１の時間間隔で離散的に掃引される基準信号を第２の時間間隔で周期的に生成する基準信号生成部と、
前記分周信号と前記基準信号とを比較し、前記分周信号と前記基準信号との位相差に対応した比較結果信号を生成する比較部と、
前記比較結果信号をフィルタリングして制御電圧信号を生成するループフィルタと、
前記制御電圧信号により発振周波数が制御され、前記ＦＭＣＷ信号を生成する電圧制御発振器と、を具備し、
前記ＰＬＬのループ時定数は、前記第１の時間間隔と前記第２の時間間隔との間に設定されることを特徴とするＦＭＣＷ信号生成器。
【請求項７】
請求項１または６のいずれか１項記載のＦＭＣＷ信号生成器と、
前記ＦＭＣＷ信号生成器により生成されたＦＭＣＷ信号を所要の電力まで増幅して送信信号を得る電力増幅器と、
前記送信信号を空間に向けて送信し、対象物により反射された信号を受信して受信信号を得るアンテナユニットと、
前記受信信号を増幅して増幅信号を得る前置増幅器と、
前記増幅信号と前記ＦＭＣＷ信号との乗算を行い、出力信号を得るミキサ回路と、
を具備することを特徴とするレーダ装置。
【請求項８】
前記アンテナユニットは、前記送信信号を空間に向けて送信する送信アンテナと、前記対象物により反射された信号を受信する受信アンテナとを含む請求項７記載のレーダ装置。
【請求項９】
前記アンテナユニットは、前記送信信号を空間に向けて送信し、また前記対象物により反射された信号を受信するアンテナと、前記アンテナと前記電力増幅器及び前記前置増幅器との間に挿入され、前記電力増幅器の出力と前記前置増幅器の入力とを分離する送受分離器とを含む請求項８記載のレーダ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＦＭＣＷ信号生成器及びそれを用いたレーダ装置に関する。
【背景技術】
【０００２】
無線信号を用いるレーダ装置の一つに、周波数変調連続波（frequency modulated continuous wave：ＦＭＣＷ）信号を用いるＦＭＣＷレーダ装置がある。ＦＭＣＷレーダ装置では、レーダ装置の送信機から送信されたＦＭＣＷ信号が対象物により反射され、その反射波がレーダ装置の受信機によって受信される。受信機では、反射波の受信信号と受信時に送信機から送信されている送信信号（ＦＭＣＷ信号）との乗算を行うことにより、乗算器からの出力信号の周波数が受信信号と送信信号の時間差により決定されることを利用して、対象物との距離や相対速度などの測定を行う。このようなレーダ用途のＦＭＣＷ信号は、時間に対しほぼ直線的に周波数が掃引（sweep）されることが要求される。
【０００３】
一般に、このような周波数掃引を可能とするＦＭＣＷ信号生成器は、ＦＭＣＭ信号の離散的な周波数を表すデジタル値を生成するデジタル信号処理器（digital signal processor：ＤＳＰ）と、当該デジタル値をアナログ信号に変換するデジタル−アナログ変換器（digital-to-analog converter：ＤＡＣ）及びアンチエイリアシングフィルタを含むダイレクトデジタル周波数シンセサイザ（direct digital frequency synthesizer：ＤＤＦＳ）によって実現される。実際にレーダで使用する周波数帯域のＦＭＣＷ信号を生成するには、ＤＤＦＳの出力信号とキャリア周波数の信号とをミキシングする手法（非特許文献１）や、ＤＤＦＳの出力信号を位相の基準信号とした、分周器をループに含むＰＬＬを用いる手法（非特許文献２）が知られている。
【非特許文献１】S. Plata “FMCW Radar Transmitter Based on DDS Synthesis” (International Conference on Microwaves, Radar & Wireless Communications, 2006)
【非特許文献２】A. Stelzer, et.al “Fast 77 GHz Chirps with Direct Digital Synthesis and Phase Locked Loop” (Asia-Pacific Microwave Conference 2005)
【発明の開示】
【発明が解決しようとする課題】
【０００４】
一般に、ＦＭＣＷレーダ装置においてＦＭＣＷ信号のＦＭ変調幅（周波数掃引幅）は、数百ＭＨｚ以上であることが要求される。非特許文献１に記載の方法を用いた場合、このようなＦＭ変調幅を実現するためにＤＤＦＳは非常に高いクロック周波数で動作しなければならない。すなわち、ＤＤＦＳには極めて高い動作周波数が要求される。
【０００５】
一方、非特許文献２のように分周器（分周比をＮとする）をループ中に含むＰＬＬを用い、ＤＤＦＳの出力信号を基準信号としてＰＬＬに与えると、基準信号の周波数はＦＭＣＷ信号の周波数のＮ分の１でよい。このため、ＤＤＦＳの動作周波数は非特許文献１の手法に比較すると大きく低減される。
【０００６】
しかしながら、ＦＭＣＷレーダ装置の近距離分解能を例えば０．５ｍ程度とすると、ＦＭＣＷ信号の周波数は０．５ｍ×２の距離を電波が進む時間間隔（３．３ｎｓ程度）で掃引される必要がある。この場合、ＰＬＬは最低でも６００ＭＨｚ以上で動作する必要がある。すなわち、基準信号の周波数が６００ＭＨｚ以上である必要がある。さらに、ＰＬＬへの基準信号生成部に用いるＤＤＦＳ内のＤＡＣにおいて、量子化雑音改善のためにｎ倍オーバーサンプリングを行う場合、ＤＤＦＳはｎ×６００ＭＨｚという非常に高い周波数で動作することが必要となる。
【０００７】
このように非特許文献１及び２に記載された従来の手法に基づくＦＭＣＷ信号生成器では、ＰＬＬのための基準信号生成部の動作周波数が非常に高くなる。このため、安価なＣＭＯＳプロセスを用いた１チップレーダ送受信ＩＣや、低消費電力のレーダ送受信ＩＣの実現が非常に困難であった。
【０００８】
本発明は、比較的低速・低分解能の基準信号生成部を用いて安価かつ低消費電力のレーダ送受信ＩＣの実現に好適なＦＭＣＷ信号生成器及びこれを用いたＦＭＣＷレーダ装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一観点によると、周波数変調連続波（ＦＭＣＷ）信号を所定の分周比で分周して分周信号を生成する分周器と、周波数がｆｃ±Δｆ（但し、ｆｃは中心周波数、Δｆは周波数掃引幅を表す）の範囲においてＰＬＬのループ時定数以下の第１の時間間隔で離散的に掃引される基準信号を、前記ループ時定数以上の第２の時間間隔で周期的に生成する基準信号生成部と、前記分周信号と前記基準信号とを比較し、前記分周信号と前記基準信号との位相差に対応した比較結果信号を生成する比較部と、前記比較結果信号をフィルタリングして制御電圧信号を生成するループフィルタと、前記制御電圧信号により発振周波数が制御され、前記ＦＭＣＷ信号を生成する電圧制御発振器と、を具備するＰＬＬを用いた周波数変調連続波（ＦＭＣＷ）信号生成器が提供される。
【００１０】
本発明の他の観点によると、周波数がｆｃ±Δｆ（但し、ｆｃは中心周波数、Δｆは周波数掃引幅を表す）の範囲において第１の時間間隔で離散的に掃引される基準信号を第２の時間間隔で周期的に生成する基準信号生成部と、前記分周信号と前記基準信号とを比較し、前記分周信号と前記基準信号との位相差に対応した比較結果信号を生成する比較部と、前記比較結果信号をフィルタリングして制御電圧信号を生成するループフィルタと、前記制御電圧信号により発振周波数が制御され、前記ＦＭＣＷ信号を生成する電圧制御発振器と、を具備し、ＰＬＬのループ時定数は、前記第１の時間間隔と前記第２の時間間隔との間に設定されることを特徴とする、ＰＬＬを用いた周波数変調連続波（ＦＭＣＷ）信号生成器が提供される。
【発明の効果】
【００１１】
本発明によれば、基準信号生成部が比較的低速動作であっても、精度の高いＦＭＣＷ信号を生成することができ、ＦＭＣＷ信号生成器のＣＭＯＳなどによる集積回路化及び回路の低消費電力化を実現することが可能となる。
【００１２】
また、本発明に係るＦＭＣＷ信号はレーダ装置、特に車載用衝突防止レーダに応用が可能であり、低消費電力で衝突防止レーダに要求される距離測定精度を容易に満たすことができる。
【発明を実施するための最良の形態】
【００１３】
以下、図面を参照して本発明の実施形態について説明する。  
（第１の実施形態）  
図１に示されるように、本発明の第１の実施形態に係るＦＭＣＷ信号生成器１００は、位相周波数検出器（Phase Frequency Detector：ＰＦＤ）１１０、チャージポンプ（Charge Pump：ＣＰ）１２０、ループフィルタ（Loop Filter：ＬＦ）１３０、電圧制御発振器（Voltage Controlled Oscillator：ＶＣＯ）１４０、分周器（Divider：ＤＩＶ）１５０及び基準信号生成部１６０を有する。
【００１４】
基準信号生成部１６０は、図２に示されるように周波数が第１の時間間隔Ｔ１で離散的にｆｃ±Δｆ（但し、ｆｃは中心周波数、Δｆは周波数掃引幅を表す）の範囲において掃引される基準信号ＲＥＦを第２の時間間隔Ｔ２で周期的に生成する。ここでＴ１＜Ｔ２である。
【００１５】
位相周波数検出器１１０及びチャージポンプ１２０は、基準信号生成部１６０から出力される基準信号ＲＥＦと分周器１５０から出力される分周信号との比較を行う比較部を形成し、基準信号ＲＥＦと分周信号との位相差に対応した比較結果信号を出力する。すなわち、位相周波数検出器１１０では基準信号ＲＥＦと分周信号との周波数及び位相の差を検出し、この差に対応した検出信号を出力する。位相周波数検出器１１０からの検出信号はチャージポンプ１２０によって昇圧され、比較結果信号が生成される。周波数検出信号を比較結果信号はループフィルタ１３０によりフィルタリングされ、ループフィルタ１３０においてＶＣＯ１４０の発振周波数を制御するための制御電圧信号が生成される。
【００１６】
位相周波数比較器１１０、チャージポンプ１２０、ループフィルタ１３０、ＶＣＯ１４０及び分周器１５０は、ＰＬＬ(Phase-Locked Loop)を形成している。ＶＣＯ１４０の発振周波数は、ループフィルタ１３０からの制御電圧信号に応じて制御される。これによって、基準信号生成部１６０から出力される基準信号ＲＥＦに同期した所望のＦＭＣＷ信号がＶＣＯ１４０から出力される。
【００１７】
ここで、ＰＬＬのループ時定数（閉ループ時定数）τは、第１の時間間隔Ｔ１と第２の時間間隔Ｔ２との間に設定されている。言い換えれば、基準信号生成部１６０は周波数がｆｃ±Δｆの範囲にわたりループ時定数τ以下の第１の時間間隔Ｔ１で離散的に掃引される基準信号ＲＥＦをループ時定数τ以上の第２の時間間隔Ｔ２で周期的に生成する。例えば、第１の時間間隔Ｔ１を１０μｓ、第２の時間間隔Ｔ２を５００μｓとすると、ループ時定数τは１０μｓ〜５００μｓの間の値をとる。
【００１８】
ＦＭＣＷ信号の周波数は、図３に示されるように第２の時間間隔Ｔ２に相当する所望の周期でほぼ直線的に変化することが要求される。すなわち、ＦＭＣＷ信号の周波数掃引は、周期Ｔ２で繰り返されることが要求される。本実施形態によれば、ＦＭＣＷ信号生成器に含まれるＰＬＬのループ時定数τがＴ２よりも短いことから、ＦＭＣＷ信号の周波数掃引を所望の周期Ｔ２で繰り返し行うことが可能である。
【００１９】
一方、基準信号生成部１６０から出力される基準信号ＲＥＦの周波数は、第１の時間間隔Ｔ１で離散的に掃引される。ここで、ループ時定数τは第１の時間間隔Ｔ１よりも長いことから、基準信号ＲＥＦの離散的な周波数掃引時の急激な周波数変化は、ＰＬＬによって平滑化され、結果的にＶＣＯ１４０に与えられる制御電圧信号の時間変化も滑らかになる。
【００２０】
従って、第１の時間間隔Ｔ１をＦＭＣＷレーダで要求される最短の周波数切り替わり時間より長くしても、ＶＣＯ１４０の発振周波数はＮ×（ｆｃ±Δｆ）の範囲を第２の時間間隔Ｔ２の周期で、かつほぼ直線的に変化する。この結果、第２の時間間隔Ｔ２での周波数の傾きの変化にも追従可能な図３に示したようなＦＭＣＷ信号を生成することができる。
【００２１】
以上のように第１の実施形態によれば、ループ時定数τをＴ１≦τ≦Ｔ２の条件を満たすように設定することにより、基準信号生成部１６０が比較的低速動作であっても、精度の高いＦＭＣＷ信号を生成することができる。このため、ＦＭＣＷ信号生成器のＣＭＯＳなどによる集積回路化及び回路の低消費電力化を実現することができる。
【００２２】
（第２の実施形態）  
次に、図４を用いて本発明の第２の実施形態について説明する。第２の実施形態に係るＦＭＣＷ信号生成器２００では、第１の実施形態における基準信号生成部１６０がダイレクトデジタル周波数シンセサイザ（ＤＤＦＳ）２６０によって実現されている。
【００２３】
ＤＤＦＳ２６０は、図５に示すようにデジタル信号処理器（digital signal processor：ＤＳＰ）２６１と、デジタル−アナログ変換器（digital to analog converter：ＤＡＣ）２６２及びアンチエイリアスフィルタ２６３を含む。
【００２４】
ＤＳＰ２６１では、ｆｃ±Δｆの範囲にわたり第１の時間間隔Ｔ１で離散的に変化する周波数に対応したデジタル値が生成される。ＤＳＰ２６１により生成されるデジタル値は、ＤＡＣ２６２によりアナログ信号に変換され、さらにアンチエイリアスフィルタ２６３によりエイリアス成分が除去される。この結果、周波数がｆｃ±Δｆの範囲にわたり第１の時間間隔Ｔ１で離散的に掃引されるアナログの信号、すなわち第１の実施形態における基準信号生成部１６０から出力される基準信号ＲＥＦが生成される。
【００２５】
基準信号ＲＥＦによってＦＭＣＷ信号の所望の周波数変化を与えるために、ＤＤＦＳ２６０の動作周波数は基準信号ＲＥＦのとりうる最高周波数（ナイキスト周波数）以上に設定される。従って、第１の時間間隔Ｔ１はナイキスト周波数の逆数に等しくなる。また、ＤＡＣ２６２の量子化雑音を削減するために、ＤＡＣ２６２の動作周波数（サンプリング周波数）をナイキスト周波数の２倍に対してさらにＮ（整数）倍する、すなわちＤＡＣ２６２がＮ倍オーバーサンプリングを行う場合もある。
【００２６】
本実施形態では、基準信号生成部１６０がＤＤＦＳ２６０によって実現され、第１の時間間隔Ｔ１がナイキスト周波数によって決定されるほかは、第１の実施形態と同様の動作を行うことにより、所望のＦＭＣＷ信号を出力する。従って、第１の実施形態と同様にループ時定数τは第１の時間間隔Ｔ１と第２の時間間隔Ｔ２との間に設定される。
【００２７】
具体的な数値例を挙げると、例えば基準信号ＲＥＦの最高周波数が１００ｋＨｚの場合、サンプリング定理を満たすためＤＤＦＳ２６０の動作周波数（ＤＡＣ２６２のサンプリング周波数）は２００ｋＨｚに設定される。これはＤＡＣ２６２のオーバーサンプル比Ｎが１の場合、すなわちＤＡＣ２６２のサンプリング周波数が２００ｋＨｚの場合であり、第１の時間間隔Ｔ１は１／２００ｋＨｚ＝５μｓとなる。一方、第２の時間間隔Ｔ２は例えば５００μｓに設定される。このときループ時定数τは、５μｓと５００μｓとの間に設定される。
【００２８】
以上述べたように、第２の実施形態によればＤＤＦＳ２６０の動作周波数（ＤＡＣ２６２のサンプリング周波数）、すなわち第１の時間間隔Ｔ１の逆数を下げても、精度の高いＦＭＣＷ信号を生成することができるため、ＣＭＯＳなどによる集積回路化および回路の低消費電力化が実現できる。
【００２９】
（第３の実施形態）  
次に、図６を用いて本発明の第３の実施形態について説明する。第３の実施形態に係るＦＭＣＷ信号生成器３００は、基準信号生成部３６０がＤＤＦＳ２６０、単一トーン信号発生器３６１及び単側波帯（ＳＳＢ）ミキサ３６２によって実現される。ＤＤＦＳ２６０は、第２の実施形態と同様、図５に示したようにＤＳＰ２６１、ＤＡＣ２６２及びアンチエイリアスフィルタ２６３によって構成される。
【００３０】
但し、本実施形態ではＤＤＦＳ２６０からは第１及び第２の実施形態で説明した基準信号ＲＥＦではなく、基準信号ＲＥＦの周波数ｆｃ±Δｆをある固定周波数ｆｒだけ下げた周波数（ｆｃ±Δｆ）−ｆｒの信号が出力される。すなわち、ＤＤＦＳ２６０においては、まずＤＳＰ２６１により（ｆｃ±Δｆ）−ｆｒの範囲にわたって第１の時間間隔Ｔ１で離散的に変化する周波数に対応したデジタル値が生成され、これがＤＡＣ２６２によりアナログ信号に変換され、アンチエイリアスフィルタ２６３を介してＤＤＦＳ２６０から出力される。ここで、例えばｆｒ＝ｆｃ−Δｆとすれば、ＤＤＦＳ２６０からは最低周波数（ｆｃ−Δｆ）−ｆｒ＝０、最高周波数（ｆｃ＋Δｆ）−ｆｒ＝２Δｆ、すなわち所望のＦＭＣＷ信号のＦＭ周波数偏移分０〜２Δｆのみの信号が出力される。
【００３１】
単一トーン信号発生器３６１は、第１の実施形態における基準信号ＲＥＦの周波数ｆｃ±ΔｆとＤＤＦＳ２６０からの出力信号の周波数（ｆｃ±Δｆ）−ｆｒとの差の固定周波数ｆｒの単一トーン信号を発生する。ＳＳＢミキサ３６２では、ＤＤＦＳ２６０からの出力信号と単一トーン信号発生器３６１からの単一トーン信号との乗算が行われる。この結果、ＳＳＢミキサ３６２から第１及び第２の実施形態における基準信号生成部１６０からの出力信号と同様、周波数がｆｃ±Δｆの範囲にわたり第１の時間間隔Ｔ１で離散的に掃引され、かつその掃引が第２の時間間隔Ｔ２で周期的に繰り返される基準信号ＲＥＦが出力される。こうしてＳＳＢミキサ３６２から出力される基準信号ＲＥＦは、第１及び第２の実施形態と同様にＰＬＬに与えられ、ＦＭＣＷ信号が生成される。
【００３２】
第３の実施形態によると、ＤＤＦＳ２６０の動作周波数をさらに下げることが可能となる。例えば、基準信号ＲＥＦの周波数をｆｃ＝１００ｋＨｚ（キャリア周波数）を中心にΔｆ＝１０ｋＨｚだけ変化させるとすれば、ｆｒ＝ｆｃ−ΔｆとしたときＤＤＦＳ２６０から出力される信号の周波数は最低周波数（ｆｃ−Δｆ）−ｆｒ＝０、最高周波数（ｆｃ＋Δｆ）−ｆｒ＝２０ｋＨｚとなり、単一トーン信号発生器３６１から出力される単一トーン信号の周波数ｆｒは９０ｋＨｚとなる。従って、第３の実施形態においてＤＤＦＳ２６０に必要な動作周波数は、ＤＤＦＳ２６０から出力される信号の最高周波数が２０ｋＨｚであるから、２０ｋＨｚ×２＝４０ｋＨｚであり、第２の実施形態の場合の（１００Ｈｚ＋１０ｋＨｚ）×２＝２２０ｋＨｚに比べて大きく低減される。
【００３３】
単一トーン信号発生器３６１は、水晶発振器等により容易に実現可能である。従って、単一トーン信号発生器３６１は例えばＤＡＣ２６２のようなデジタル回路へのクロック信号源としても利用することが可能であるため、単一トーン信号発生器３６１による消費電流の増大、使用部品の増加及び面積の増加は発生しない。
【００３４】
第３の実施形態における基準信号生成部３６０以降の構成は、第１及び第２の実施形態と同様である。また、ループ時定数τは第１及び第２の実施形態と同様、第１の時間間隔Ｔ１と第２の時間間隔Ｔ２との間に設定される。例えば上記の例の場合、第１の時間間隔Ｔ１はＤＡＣ２６２のサンプリング間隔１／４０ｋＨｚ＝２５μｓに等しいから、ＦＭＣＷ信号の周波数掃引の周期Ｔ２が５００μｓである場合、ループ時定数τは２５μｓ〜５００μｓの間の値に設定される。
【００３５】
（第４の実施形態）  
次に、図７を用いて本発明の第４の実施形態について説明する。第４の実施形態に係るＦＭＣＷ信号生成器４００では、第１の実施形態におけるループフィルタ１３０として、チャージポンプ１２０の出力端子とＶＣＯ１４０の制御入力端子を接続する線とグラウンド端子との間に並列に接続されたキャパシタ３３１及び抵抗３３２を有するローパスフィルタ（ＬＰＦ）３３０が用いられる。ＬＰＦ３３０によりチャージポンプ１２０からの比較結果信号が平滑化され、ＶＣＯ１４０の制御電圧信号が生成される。なお、ループフィルタ１３０として他の構成のＬＰＦを用いてもよいし、必要な特性が満たされればＬＰＦ以外のフィルタを用いてもよい。
【００３６】
ＰＬＬのループ時定数τを含むループ特性は、ＶＣＯ１４０の感度Ｋｖ、チャージポンプ１２０の感度Ｋｐ、分周器１５０の分周比Ｎ及びループフィルタ１３０の回路定数によって表される。ここで、ループフィルタ１３０が図７に示すようなキャパシタ３３１（容量Ｃとする）と抵抗３３２（抵抗値Ｒとする）で構成される一次のＬＰＦ３３０である場合、ＰＬＬ全体の伝達関数は次式で表される。
【００３７】
【数１】
2010071899.tif 000003
【００３８】
なお、ｓ＝ｊω（ω：信号の角周波数）である。
【００３９】
式（１）の伝達関数が極（分母が０）となる角周波数の逆数、すなわちＰＬＬのループ時定数τは前記の定数Ｋｖ，Ｋｐ，Ｎ，Ｃ及びＲで決定され、第１の時間間隔Ｔ１と第２の時間間隔Ｔ２との間の値となるように設定される。
【００４０】
ループフィルタ１３０がＬＰＦ３３０である場合、ＰＬＬのループ特性の適否によってＦＭＣＷ信号の周波数掃引特性は図８及び図９に示すように変化する。図９は、ループ時特性が適切に設定されていない場合であり、チャージポンプ１２０からの比較結果信号が十分平滑化されないため、ＦＭＣＷ信号の周波数掃引特性は良好でない。
【００４１】
一方、ループ時定数τが適切に設定されている場合、すなわちＴ１≦τ≦Ｔ２に正しく設定されている場合には、チャージポンプ１２０からの比較結果信号が十分平滑化されることにより、図８に示すようにＦＭＣＷ信号の周波数は直線的に掃引され、良好な掃引特性が得られる。
【００４２】
（第５の実施形態）  
次に、図１０を用いて本発明の第５の実施形態について説明する。図１０は、第１乃至第４の実施形態で説明したいずれかのＦＭＣＷ信号生成器５１０を含むＦＭＣＷレーダ装置５００を示している。
【００４３】
ＦＭＣＷ信号生成器５１０から出力されるＦＭＣＷ信号は、電力増幅器５２０により所要の電力まで増幅され、送信信号が生成される。送信信号は、送信アンテナ５３０によって空間に向けて送信される。送信された信号は図示しない対象物によって反射され、反射された信号は受信アンテナ５４０によって受信される。受信アンテナ５４０から得られる受信信号は、低雑音増幅器のような前置増幅器５５０によって電圧増幅が行われる。
【００４４】
ミキサ回路５６０では、前置増幅器５５０から出力される増幅信号とＦＭＣＷ信号生成器５１０から出力されるＦＭＣＷ信号との乗算が行われる。これによりミキサ回路５６０から、レーダ装置から対象物までの距離に依存した周波数を持つ正弦波信号がレーダ出力端子５７０へ出力される。
【００４５】
図１０では、送信アンテナ５３０と受信アンテナ５４０を別々に設けているが、図１１に示すようにアイソレータやデュプレクサのような送受分離器５９０を使用することにより、送信・受信間で一つのアンテナ５８０を共有することも可能である。また、必要に応じて送受信機ともに増幅器を追加したり、フィルタを使用したりすることも可能である。
【００４６】
以上のように第５の実施形態によれば、第１〜第４の実施形態で説明したような低消費電力のＦＭＣＷ信号生成器を用いることにより、回路の消費電力を従来に比べ大きく減らして低消費電力でありながらも、精度の高いＦＭＣＷレーダ装置を実現することが可能である。
【００４７】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【００４８】
【図１】本発明の第１の実施形態に係るＦＭＣＷ信号生成器を示すブロック図
【図２】同実施形態における基準信号の説明図
【図３】同実施形態におけるＦＭＣＷ信号の説明図
【図４】本発明の第２の実施形態に係るＦＭＣＷ信号生成器を示すブロック図
【図５】ダイレクトデジタル周波数シンセサイザ（ＤＤＦＳ）を示す図
【図６】本発明の第３の実施形態に係るＦＭＣＷ信号生成器を示すブロック図
【図７】本発明の第４の実施形態に係るＦＭＣＷ信号生成器を示すブロック図
【図８】ＰＬＬのループ時定数が適切に設定された場合の基準信号及びＦＭＣＷ信号について説明する図
【図９】ＰＬＬループ特性の設定が不適切な場合の基準信号及びＦＭＣＷ信号について説明する図
【図１０】本発明の第５の実施形態に係るＦＭＣＷレーダ装置を示すブロック図
【図１１】本発明の第５の実施形態に係るＦＭＣＷレーダ装置の変形例を示すブロック図
【符号の説明】
【００４９】
１００・・・ＦＭＣＷ信号生成器
１１０・・・位相周波数比較器
１２０・・・チャージポンプ
１３０・・・ループフィルタ
１４０・・・電圧制御発振器
１５０・・・分周器
１６０・・・基準信号生成部
２００・・・ＦＭＣＷ信号生成器
２６０・・・ダイレクトデジタル周波数シンセサイザ
２６１・・・デジタル信号処理器
２６２・・・デジタル−アナログ変換器
２６３・・・アンチエイリアスフィルタ
３００・・・ＦＭＣＷ信号生成器
３３０・・・ループフィルタ
３６０・・・基準信号生成部
３６１・・・単一トーン信号発生器
３６２・・・ＳＳＢミキサ
４００・・・ＦＭＣＷ信号生成器
５００・・・ＦＭＣＷレーダ装置
５１０・・・ＦＭＣＷ信号生成器
５２０・・・電力増幅器
５３０・・・送信アンテナ
５４０・・・受信アンテナ
５５０・・・前置増幅器
５６０・・・ミキサ回路
５７０・・・レーダ出力端子
５８０・・・送受共用アンテナ
５９０・・・送受分離器
【図１】
2010071899.tif 000004
【図２】
2010071899.tif 000005
【図３】
2010071899.tif 000006
【図４】
2010071899.tif 000007
【図５】
2010071899.tif 000008
【図６】
2010071899.tif 000009
【図７】
2010071899.tif 000010
【図８】
2010071899.tif 000011
【図９】
2010071899.tif 000012
【図１０】
2010071899.tif 000013
【図１１】
2010071899.tif 000014