(57)【要約】【課題】画素毎の駆動トランジスタの閾値電圧変動具合の差を低減し、電流劣化の差による焼き付きの低減を実現する。【解決手段】非発光期間と発光期間とから成る１サイクルの発光動作期間に、発光素子の発光動作を終了させた後、駆動トランジスタのゲートを所定電位に固定し、駆動トランジスタのドレイン・ソース間に駆動電圧を印加して、駆動トランジスタのゲート・ソース間電圧を初期化する。そして駆動トランジスタのゲート電位の固定を解除し、また駆動トランジスタのドレイン・ソース間への駆動電圧印加を終了させて、ゲート・ソース間電圧の初期化状態を維持する。その後、閾値補正等を行って、発光動作を行う。つまり非発光期間中の閾値補正に至る前の期間は、発光階調にかかわらず、ゲート・ソース間電圧が一定とされているようにする。【選択図】図６
2010266493.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも、発光素子と、ドレイン・ソース間に駆動電圧が印加されることで上記発光素子に対してゲート・ソース間に与えられた信号値に応じた電流印加を行う駆動トランジスタと、上記駆動トランジスタのゲート・ソース間に接続され入力された信号値を保持する保持容量とを有する画素回路の駆動方法として、
非発光期間と発光期間とから成る１サイクルの発光動作期間に、
上記発光素子の発光動作を終了させる第１ステップと、
上記駆動トランジスタのゲートを所定電位に固定し、上記駆動トランジスタのドレイン・ソース間に駆動電圧を印加して、上記駆動トランジスタのゲート・ソース間電圧を初期化する第２ステップと、
上記駆動トランジスタのゲート電位の固定を解除し、また上記駆動トランジスタのドレイン・ソース間への駆動電圧印加を終了させて、上記ゲート・ソース間電圧の初期化状態を維持する第３ステップと、
上記駆動トランジスタのゲートを上記基準電位に固定し、上記駆動トランジスタのドレイン・ソース間に駆動電圧を印加して、上記駆動トランジスタのゲート・ソース間電圧が、上記駆動トランジスタの閾値電圧となるように閾値補正を行う第４ステップと、
上記保持容量に信号値としての電圧を与えるとともに、上記駆動トランジスタの移動度補正動作を実行させる第５ステップと、
上記信号値が反映された駆動トランジスタのゲート・ソース間電圧に応じた電流を上記発光素子に流して、上記信号値に応じた輝度による上記発光素子の発光が実行させる第６ステップと、
を行う画素回路の駆動方法。
【請求項２】
上記第２ステップでは、上記駆動トランジスタのゲートを所定電位に固定したうえで、上記駆動トランジスタのドレイン・ソース間に駆動電圧を印加して、上記駆動トランジスタのゲート・ソース間電圧が、上記駆動トランジスタの閾値電圧となるように初期化する請求項１に記載の画素回路の駆動方法。
【請求項３】
上記第２ステップで上記駆動トランジスタのゲートを固定する上記所定電位は、上記第４ステップで上記駆動トランジスタのゲートを固定する上記基準電位と同電位である請求項２に記載の画素回路の駆動方法。
【請求項４】
上記第１ステップでは、上記駆動トランジスタのドレイン・ソース間への駆動電圧印加を終了させることで、上記発光素子の発光動作を終了させる請求項１に記載の画素回路の駆動方法。
【請求項５】
上記第１ステップでは、上記駆動トランジスタのゲート・ソース間電圧を閾値電圧未満とすることで、上記発光素子の発光動作を終了させ、その後、上記駆動トランジスタのドレイン・ソース間への駆動電圧印加を終了させる請求項１に記載の画素回路の駆動方法。
【請求項６】
少なくとも、発光素子と、ドレイン・ソース間に駆動電圧が印加されることで上記発光素子に対してゲート・ソース間に与えられた信号値に応じた電流印加を行う駆動トランジスタと、上記駆動トランジスタのゲート・ソース間に接続され入力された信号値を保持する保持容量とを有する画素回路が、マトリクス状に配置された画素アレイと、
上記画素アレイの各画素回路の上記保持容量に信号値を与えて、各画素回路の発光素子に信号値に応じた輝度の発光を行わせる発光駆動部と、
を備え、
上記発光駆動部は、上記画素回路に、非発光期間と発光期間とから成る１サイクルの発光動作として、
上記発光素子の発光動作を終了させ、
上記駆動トランジスタのゲートを所定電位に固定し、上記駆動トランジスタのドレイン・ソース間に駆動電圧を印加して、上記駆動トランジスタのゲート・ソース間電圧を初期化し、
上記駆動トランジスタのゲート電位の固定を解除し、また上記駆動トランジスタのドレイン・ソース間への駆動電圧印加を終了させて、上記ゲート・ソース間電圧の初期化状態を維持させ、
上記駆動トランジスタのゲートを上記基準電位に固定し、上記駆動トランジスタのドレイン・ソース間に駆動電圧を印加して、上記駆動トランジスタのゲート・ソース間電圧が、上記駆動トランジスタの閾値電圧となるように閾値補正を行わせ、
上記保持容量に信号値としての電圧を与えるとともに、上記駆動トランジスタの移動度補正動作を実行させ、
上記信号値が反映された駆動トランジスタのゲート・ソース間電圧に応じた電流を上記発光素子に流して、上記信号値に応じた輝度による上記発光素子の発光を実行させる表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素回路の駆動方法と、画素回路がマトリクス状に配置された画素アレイを有する表示装置に関する。
【先行技術文献】
【特許文献】
【０００２】
【特許文献１】特開２００３−２５５８５６
【特許文献２】特開２００３−２７１０９５
【背景技術】
【０００３】
有機エレクトロルミネッセンス（ＥＬ：Electroluminescence）発光素子を画素に用いたアクティブマトリクス方式の表示装置では、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ：ＴＦＴ）によって制御する。即ち有機ＥＬは電流発光素子のため、ＥＬ素子に流れる電流量をコントロールすることで発色の階調を得ている。
【０００４】
図１２（ａ）に従来の有機ＥＬ素子を用いた画素回路の例を示す。
なお、ここでは１つの画素回路しか示していないが、実際の表示装置では、図示するような画素回路がｍ×ｎのマトリクス状に配列され、各画素回路が水平セレクタ１０１、ライトスキャナ１０２により選択されて駆動されるものである。
【０００５】
この画素回路は、ｎチャネルＴＦＴによるサンプリングトランジスタＴｓ、保持容量Ｃｓ、ｐチャネルＴＦＴによる駆動トランジスタＴｄ、有機ＥＬ素子１を有する。この画素回路は、信号線ＤＴＬと書込制御線ＷＳＬとの交差部に配され、信号線ＤＴＬはサンプリングトランジスタＴｓの一端に接続され、書込制御線ＷＳＬはサンプリングトランジスタＴｓのゲートに接続されている。
駆動トランジスタＴｄ及び有機ＥＬ素子１は、電源電位Ｖｃｃと接地電位の間で直列に接続されている。またサンプリングトランジスタＴｓ及び保持容量Ｃｓは、駆動トランジスタＴｄのゲートに接続されている。駆動トランジスタＴｄのゲート・ソース間電圧をＶｇｓで表わしている。
【０００６】
この画素回路では、書込制御線ＷＳＬを選択状態とし、信号線ＤＴＬに輝度信号に応じた信号値を印加すると、サンプリングトランジスタＴｓが導通して信号値が保持容量Ｃｓに書き込まれる。保持容量Ｃｓに書き込まれた信号値電位が駆動トランジスタＴｄのゲート電位となる。
書込制御線ＷＳＬを非選択状態とすると、信号線ＤＴＬと駆動トランジスタＴｄとは電気的に切り離されるが、駆動トランジスタＴｄのゲート電位は保持容量Ｃｓによって安定に保持される。そして電源電位Ｖｃｃから接地電位に向かって駆動電流Ｉｄｓが駆動トランジスタＴｄ及び有機ＥＬ素子１に流れる。
このとき電流Ｉｄｓは、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに応じた値となり、有機ＥＬ素子１はその電流値に応じた輝度で発光する。
つまりこの画素回路の場合、保持容量Ｃｓに信号線ＤＴＬからの信号値電位を書き込むことによって駆動トランジスタＴｄのゲート印加電圧を変化させ、これにより有機ＥＬ素子１に流れる電流値をコントロールして発色の階調を得る。
【０００７】
ｐチャネルＴＦＴによる駆動トランジスタＴｄのソースは電源Ｖｃｃに接続されており、常に飽和領域で動作するように設計されているので、駆動トランジスタＴｄは次の式１に示した値を持つ定電流源となる。
Ｉｄｓ＝（１／２）・μ・（Ｗ／Ｌ）・Ｃｏｘ・（Ｖｇｓ−Ｖｔｈ）2・・・（式１）
但し、Ｉｄｓは飽和領域で動作するトランジスタのドレイン・ソース間に流れる電流、μは移動度、Ｗはチャネル幅、Ｌはチャネル長、Ｃｏｘはゲート容量、Ｖｔｈは駆動トランジスタＴｄの閾値電圧を表している。
この式１から明らかな様に、飽和領域ではトランジスタのドレイン電流Ｉｄｓはゲート・ソース間電圧Ｖｇｓによって制御される。駆動トランジスタＴｄは、ゲート・ソース間電圧Ｖｇｓが一定に保持される為、定電流源として動作し、有機ＥＬ素子１を一定の輝度で発光させることができる。
【０００８】
ここで図１２（ｂ）に、有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性の経時変化を示す。実線で示す曲線が初期状態時の特性を示し、破線で示す曲線が経時変化後の特性を示している。一般的に、有機ＥＬ素子のＩ−Ｖ特性は、図示するように時間が経過すると劣化してしまう。そして図１２（ａ）の画素回路においては、有機ＥＬ素子１の経時変化とともに、駆動トランジスタＴｄのドレイン電圧が変化してゆく。ところが図１２（ａ）の画素回路ではゲート・ソース間電圧Ｖｇｓが一定であるので、有機ＥＬ素子１には一定量の電流が流れ、発光輝度は変化しない。つまり安定した階調制御ができる。
【０００９】
一方、駆動トランジスタＴｄをｎチャネル型のＴＦＴにより構成することができれば、ＴＦＴ作成において従来のアモルファスシリコン（ａ−Ｓｉ）プロセスを用いることが可能になる。これにより、ＴＦＴ基板の低コスト化が可能となる。
図１３（ａ）は、図１２（ａ）に示した画素回路のｐチャネルＴＦＴである駆動トランジスタＴｄをｎチャネルＴＦＴに置き換えた構成を示している。
この画素回路では、駆動トランジスタＴｄのドレイン側が電源電位Ｖｃｃに接続され、ソースは有機ＥＬ素子１のアノードに接続されており、ソースフォロワ回路を形成している。
【００１０】
ところが、このように駆動トランジスタＴｄをｎチャネルＴＦＴに置き換えた場合は、ソースが有機ＥＬ素子１に接続されてしまうため、図９（ｂ）に示したような有機ＥＬ素子１の経時変化とともにゲート・ソース間電圧Ｖｇｓが変化してしまう。これにより、有機ＥＬ素子１に流れる電流量が変化し、その結果発光輝度は変化してしまう。つまり適切な階調制御ができなくなる。
また、アクティブマトリクス型の有機ＥＬディスプレイは、有機ＥＬ素子１の特性変動に加え、画素回路を構成するｎチャネル型ＴＦＴの閾値電圧も経時的に変化する。前述の式１から明らかな様に、駆動トランジスタＴｄの閾値電圧Ｖｔｈが変動すると、ドレイン電流Ｉｄｓが変化してしまう。これにより、ＥＬ素子に流れる電流量が変化し、その結果発光輝度は変化してしまう。また、画素ごとに駆動トランジスタＴｄの閾値、移動度は異なっているため、式１に応じて、電流値にバラツキが生じ、発光輝度も画素ごとに変化してしまう。
【００１１】
有機ＥＬ素子の経時劣化、駆動トランジスタの特性バラツキによる発光輝度への影響を防ぎ、かつ素子数が少ない回路としては、図１３（ｂ）に示す回路が提案されている。
これは、保持容量Ｃｓを駆動トランジスタＴｄのゲート・ソース間に接続している。また、ドライブスキャナ１０３により電源制御線ＤＳＬに、駆動電圧Ｖｃｃと初期電圧Ｖｓｓを交互に与える構成とされている。つまり、駆動トランジスタＴｄに所定タイミングで駆動電圧Ｖｃｃと初期電圧Ｖｓｓを与える構成である。
【００１２】
図１４に、図１３（ｂ）の画素回路の動作波形を示す。なお、駆動トランジスタＴｄのゲート電圧変化、ソース電圧変化を示しているが、実線は高階調表示（例えば白表示）の場合、点線は低階調表示（例えば黒に近い表示）の場合を示している。
まず前フレームの発光期間を終了させる時点ｔ１００で、ドライブスキャナ１０３が電源制御線ＤＳＬに初期電圧Ｖｓｓを与え、駆動トランジスタＴｄのソース電位を初期化する。
そして水平セレクタ１０１により信号線ＤＴＬに基準値電位Ｖｏｆｓが与えられている期間である時点ｔ１０１で、ライトスキャナ１０２がサンプリングトランジスタＴｓを導通させて駆動トランジスタＴｄのゲート電位を基準値Ｖｏｆｓに固定する。その状態で時点ｔ１０２〜ｔ１０３にドライブスキャナ１０３によって、駆動トランジスタＴｄへの駆動電圧Ｖｃｃの印加を行うことで、保持容量Ｃｓに駆動トランジスタＴｄの閾値電圧Ｖｔｈを保持させる。つまり閾値補正動作が行われる。
【００１３】
その後、水平セレクタ１０１により信号線ＤＴＬに信号値電位が与えられる期間（時点ｔ１０４〜ｔ１０５）に、ライトスキャナの制御によりサンプリングトランジスタＴｓを導通させ、信号値を保持容量Ｃｓに書き込ませる。このとき、駆動トランジスタＴｄの移動度補正も行われる。
その後、保持容量Ｃｓに書き込まれた信号値に応じた電流が有機ＥＬ素子１に流れることで、信号値に応じた輝度による発光が行われる。
この動作により、駆動トランジスタＴｄの閾値や移動度のバラツキの影響がキャンセルされる。また駆動トランジスタＴｄのゲート・ソース間電圧は一定値に保たれているので有機ＥＬ素子１に流れる電流は変化しない。よって有機ＥＬ素子１のＩ−Ｖ特性が劣化しても、一定電流Ｉｄｓが常に流れ続け、発光輝度が変化することはない。
【発明の概要】
【発明が解決しようとする課題】
【００１４】
ここで、高階調表示と低階調表示における駆動トランジスタＴｄ及び有機ＥＬ素子１の電圧について考える。
図１４に高／低階調表示時における駆動トランジスタＴｄのゲート、ソースの電圧を示した。図示のように閾値補正期間、閾値補正準備期間を除く期間においては、ゲート・ソース間電圧Ｖｇｓは高階調表示ならば大きく（ＶｇｈＨ）、低階調表示ならば小さく（ＶｇｈＬ）なっている。
一般にＴＦＴは、そのゲート・ソース間電圧Ｖｇｓに応じて閾値電圧Ｖｔｈの変動が起こる。
図１４の場合、ゲート・ソース間電圧Ｖｇｓは、高階調表示のときは非発光期間において電圧ＶｇｓＨとなっている。一方、低階調表示のときは、非発光期間において電圧ＶｇｓＬとなる。このように非発光期間において階調によりゲート・ソース間電圧Ｖｇｓが変動していると、実線の高階調表示を多く行っている画素では、点線の低階調表示を多く行っている画素に比べ、経時変化による駆動トランジスタＴｄの閾値電圧Ｖｔｈの変動が大きくなる。
【００１５】
さらにここでソース電位の変動に対するゲート電位の変動について考える。図１３（ｂ）に示す画素回路は、駆動トランジスタＴｄのゲート・ソース間に容量Ｃｓが形成されているために、前述のようにソース電位が変動してもゲート・ソース間電位Ｖｇｓが一定に保たれることとなる。
しかしながら駆動トランジスタＴｄ及びサンプリングトランジスタＴｓには図１５（ａ）に示すように寄生容量（Ｃｇｄ、Ｃｇｓ、Ｃｗｓ）が存在する。このため厳密にはソース電圧の変動ΔＶｓに対してゲート電圧の変動値ΔＶｇは次の式２で示すような変動値となる。
ΔＶｇ＝｛（Ｃｓ＋Ｃｇｓ）／（Ｃｓ＋Ｃｇｓ＋Ｃｇｄ＋Ｃｗｓ）｝×ΔＶｓ
＝ｇ・ΔＶｓ                                            ・・・（式２）
なお、ｇは（Ｃｓ＋Ｃｇｓ）／（Ｃｓ＋Ｃｇｓ＋Ｃｇｄ＋Ｃｗｓ）を表しており、いわゆるブートストラップゲインと呼ばれる値である。
そしてゲート・ソース間電圧Ｖｇｓの変動値ΔＶｇｓは、
ΔＶｇｓ＝ｇ・ΔＶｓ−ΔＶｓ
＝−（１−ｇ）ΔＶｓ                                  ・・・（式３）
となる。つまりゲート・ソース間電圧Ｖｇｓは、ソース電圧Ｖｓの変動前後で（１−ｇ）×ΔＶｓだけ変動することとなる。
【００１６】
このため、駆動トランジスタＴｄの閾値電圧Ｖｔｈの変動や有機ＥＬ素子１の発光電圧変動に対して、パネルの信号電圧−電流特性は図１５に示すように高電圧側へシフトした形となる。なおこの図のパネル電流とは、有機ＥＬ素子１に流れる電流と考えればよい。
図示のように、初期には信号値Ｖｓｉｇ０に対して電流Ｉ０であったものが、低階調表示の多い画素では経時変化としてΔＶＬのシフトで信号値Ｖｓｉｇ０に対して電流Ｉ１となる。一方高階調表示の多い画素では、同じ時間の経時変化としてΔＶＨのシフトが発生し信号値Ｖｓｉｇ０に対して電流Ｉ２となる。例えばテレビジョン放送で時刻を表示している部分の画素は、高階調の白表示を行っている時間がかなり長くなるが、このような画素では、駆動トランジスタＴｄの閾値変動が顕著となる。
【００１７】
そして、低階調表示が多い画素と、高階調表示が多い画素では、図１５（ｂ）のように一定時間経過後での同じ信号値に対する電流値が異なるものとなり、これは、いわゆる焼き付きの原因となる。
前述のように、図１４に示す動作においては、閾値補正期間、閾値補正準備期間を除く期間においては、高階調表示と低階調表示におけるゲート・ソース間電圧Ｖｇｓの差が顕著に現れてしまうので焼き付きに対しては非常に不利である。
発光期間では、ゲート・ソース間電圧Ｖｇｓが信号値に応じたものとされ、これによって階調が表現されるため、ゲート・ソース間電圧Ｖｇｓが画素毎に異なるものとなることは仕方がない。しかし非発光期間においても比較的長時間、ゲート・ソース間電圧Ｖｇｓの差が大きいまま維持されることで、画素毎の閾値電圧の変動具合の差を助長してしまうことになるためである。
【００１８】
そこで本発明は、画素毎の駆動トランジスタＴｄの閾値電圧変動具合の差を低減し、電流劣化の差による焼き付きの低減を実現することを目的とする。
【課題を解決するための手段】
【００１９】
本発明の画素回路の駆動方法は、少なくとも、発光素子と、ドレイン・ソース間に駆動電圧が印加されることで上記発光素子に対してゲート・ソース間に与えられた信号値に応じた電流印加を行う駆動トランジスタと、上記駆動トランジスタのゲート・ソース間に接続され入力された信号値を保持する保持容量とを有する画素回路の駆動方法である。そして、非発光期間と発光期間とから成る１サイクルの発光動作期間に、上記発光素子の発光動作を終了させる第１ステップと、上記駆動トランジスタのゲートを所定電位に固定し、上記駆動トランジスタのドレイン・ソース間に駆動電圧を印加して、上記駆動トランジスタのゲート・ソース間電圧を初期化する第２ステップと、上記駆動トランジスタのゲート電位の固定を解除し、また上記駆動トランジスタのドレイン・ソース間への駆動電圧印加を終了させて、上記ゲート・ソース間電圧の初期化状態を維持する第３ステップと、上記駆動トランジスタのゲートを上記基準電位に固定し、上記駆動トランジスタのドレイン・ソース間に駆動電圧を印加して、上記駆動トランジスタのゲート・ソース間電圧が、上記駆動トランジスタの閾値電圧となるように閾値補正を行う第４ステップと、上記保持容量に信号値としての電圧を与えるとともに、上記駆動トランジスタの移動度補正動作を実行させる第５ステップと、上記信号値が反映された駆動トランジスタのゲート・ソース間電圧に応じた電流を上記発光素子に流して、上記信号値に応じた輝度による上記発光素子の発光が実行させる第６ステップとを行う。
【００２０】
また本発明の表示装置は、少なくとも、発光素子と、ドレイン・ソース間に駆動電圧が印加されることで上記発光素子に対してゲート・ソース間に与えられた信号値に応じた電流印加を行う駆動トランジスタと、上記駆動トランジスタのゲート・ソース間に接続され入力された信号値を保持する保持容量とを有する画素回路が、マトリクス状に配置された画素アレイと、上記画素アレイの各画素回路の上記保持容量に信号値を与えて、各画素回路の発光素子に信号値に応じた輝度の発光を行わせる発光駆動部とを備える。そして上記発光駆動部は、上記画素回路に、非発光期間と発光期間とから成る１サイクルの発光動作として上記第１ステップから第６ステップの動作を実行させる。
【００２１】
このような本発明では、非発光期間において、画素回路の駆動トランジスタのゲート・ソース間電圧が初期化されることで、発光期間の表示階調によらずに、画素毎のゲート・ソース間電圧が一定となる。つまり非発光期間において、画素毎のゲート・ソース間電圧の差が生じないようにできる。
【発明の効果】
【００２２】
本発明によれば、高階調／低階調表示によらず、非発光期間における閾値補正に関する動作に至るまでの駆動トランジスタのゲート・ソース間電圧を一定化することができ、画素毎の高階調／低階調表示による閾値変動の差を小さくできる。つまり発光素子に流れる電流の経時変化の差分を小さくすることができる。これによって電流劣化の差による焼き付きの低減を実現することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施の形態の表示装置の構成の説明図である。
【図２】実施の形態の表示装置の画素回路の説明図である。
【図３】本発明に至る過程の画素回路動作の説明図である。
【図４】本発明に至る過程の画素回路動作の説明図である。
【図５】本発明に至る過程の画素回路動作の説明図である。
【図６】実施の形態の画素回路動作の説明図である。
【図７】実施の形態の画素回路動作の説明のための等価回路図である。
【図８】実施の形態の画素回路動作の説明のための等価回路図及び特性図である。
【図９】実施の形態の画素回路動作の説明のための等価回路図である。
【図１０】実施の形態の画素回路動作の説明のための等価回路図及び特性図である。
【図１１】他の実施の形態の画素回路動作の説明図である。
【図１２】従来の画素回路の説明図である。
【図１３】従来の画素回路の説明図である。
【図１４】従来の画素回路の動作の説明図である。
【図１５】ソース電位変動に対するゲート電位変動及び経時劣化の説明図である。
【発明を実施するための形態】
【００２４】
以下、本発明の実施の形態について次の順序で説明する。
［１．表示装置及び画素回路の構成］
［２．本発明に至る過程で考慮された画素回路動作］
［３．実施の形態の画素回路動作］
［４．他の実施の形態の画素回路動作］
【００２５】
［１．表示装置及び画素回路の構成］
図１に実施の形態の有機ＥＬ表示装置の構成を示す。
この有機ＥＬ表示装置は、有機ＥＬ素子を発光素子とし、アクティブマトリクス方式で発光駆動を行う画素回路１０を含むものである。
図示のように、有機ＥＬ表示装置は、多数の画素回路１０が列方向と行方向（ｍ行×ｎ列）にマトリクス状に配列された画素アレイ２０を有する。なお、画素回路１０のそれぞれは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のいずれかの発光画素となり、各色の画素回路１０が所定規則で配列されてカラー表示装置が構成される。
【００２６】
各画素回路１０を発光駆動するための構成として、水平セレクタ１１、ドライブスキャナ１２、ライトスキャナ１３を備える。
また水平セレクタ１１により選択され、表示データとしての輝度信号の信号値（階調値）に応じた電圧を画素回路１０に供給する信号線ＤＴＬ１、ＤＴＬ２・・・が、画素アレイ上で列方向に配されている。信号線ＤＴＬ１、ＤＴＬ２・・・は、画素アレイ２０においてマトリクス配置された画素回路１０の列数分だけ配される。
【００２７】
また画素アレイ２０上において、行方向に書込制御線ＷＳＬ１，ＷＳＬ２・・・、電源制御線ＤＳＬ１，ＤＳＬ２・・・が配されている。これらの書込制御線ＷＳＬ及び電源制御線ＤＳＬは、それぞれ、画素アレイ２０においてマトリクス配置された画素回路１０の行数分だけ配される。
【００２８】
書込制御線ＷＳＬ（ＷＳＬ１，ＷＳＬ２・・・）はライトスキャナ１３により駆動される。
ライトスキャナ１３は、設定された所定のタイミングで、行状に配設された各書込制御線ＷＳＬ１，ＷＳＬ２・・・に順次、走査パルスＷＳ（ＷＳ１，ＷＳ２・・・）を供給して、画素回路１０を行単位で線順次走査する。
【００２９】
電源制御線ＤＳＬ（ＤＳＬ１，ＤＳＬ２・・・）はドライブスキャナ１２により駆動される。ドライブスキャナ１２は、ライトスキャナ１３による線順次走査に合わせて、行状に配設された各電源制御線ＤＳＬ１，ＤＳＬ２・・・に電源パルスＤＳ（ＤＳ１，ＤＳ２・・・）を供給する。電源パルスＤＳ（ＤＳ１，ＤＳ２・・・）は駆動電位（Ｖｃｃ）、初期電位（Ｖｓｓ）の２値に切り替わる電源電圧とされる。
なおドライブスキャナ１２，ライトスキャナ１３は、クロックｃｋ及びスタートパルスｓｐに基づいて、走査パルスＷＳ、電源パルスＤＳのタイミングを設定する。
【００３０】
水平セレクタ１１は、ライトスキャナ１３による線順次走査に合わせて、列方向に配された信号線ＤＴＬ１、ＤＴＬ２・・・に対して、画素回路１０に対する入力信号としての信号値電位（Ｖｓｉｇ）と基準値電位（Ｖｏｆｓ）を供給する。
【００３１】
図２に画素回路１０の構成例を示している。この画素回路１０が、図１の構成における画素回路１０のようにマトリクス配置される。
なお、図２では簡略化のため、信号線ＤＴＬと書込制御線ＷＳＬ及び電源制御線ＤＳＬが交差する部分に配される１つの画素回路１０のみを示している。
【００３２】
この画素回路１０は、発光素子である有機ＥＬ素子１と、１個の保持容量Ｃｓと、サンプリングトランジスタＴｓ、駆動トランジスタＴｄとしての薄膜トランジスタ（ＴＦＴ）とで構成されている。
【００３３】
保持容量Ｃｓは、一方の端子が駆動トランジスタＴｄのソースに接続され、他方の端子が同じく駆動トランジスタＴｄのゲートに接続されている。
画素回路１０の発光素子は例えばダイオード構造の有機ＥＬ素子１とされ、アノードとカソードを備えている。有機ＥＬ素子１のアノードは駆動トランジスタＴｄのソースに接続され、カソードは所定の配線（カソード電位Ｖｃａｔ）に接続されている。
【００３４】
サンプリングトランジスタＴｓは、そのドレインとソースの一端が信号線ＤＴＬに接続され、他端が駆動トランジスタＴｄのゲートに接続される。
またサンプリングトランジスタＴｓのゲートは書込制御線ＷＳＬに接続されている。
駆動トランジスタＴｄのドレインは電源制御線ＤＳＬに接続されている。
【００３５】
有機ＥＬ素子１の発光駆動は、基本的には次のようになる。
信号線ＤＴＬに信号電位Ｖｓｉｇが印加されたタイミングで、サンプリングトランジスタＴｓが書込制御線ＷＳＬによってライトスキャナ１３から与えられる走査パルスＷＳによって導通される。これにより信号線ＤＴＬからの入力信号Ｖｓｉｇが保持容量Ｃｓに書き込まれる。
駆動トランジスタＴｄは、ドライブスキャナ１２によって駆動電位Ｖｃｃが与えられている電源制御線ＤＳＬからの電流供給により、保持容量Ｃｓに保持された信号電位に応じた電流Ｉｄｓを有機ＥＬ素子１に流し、有機ＥＬ素子１を発光させる。
【００３６】
つまり、各フレーム期間において、画素回路１０に信号値（階調値）Ｖｓｉｇが保持容量Ｃｓに書き込まれる動作が行われるが、これにより表示すべき階調に応じて駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓが決まる。
駆動トランジスタＴｄは飽和領域で動作することで有機ＥＬ素子１に対して定電流源として機能し、ゲート・ソース間電圧Ｖｇｓに応じた電流ＩELを有機ＥＬ素子１に流す。これによって有機ＥＬ素子１では、階調値に応じた輝度の発光が行われる。
【００３７】
［２．本発明に至る過程で考慮された画素回路動作］
本発明は、上述したように画素毎の駆動トランジスタＴｄの閾値電圧変動具合の差を低減し、電流劣化の差による焼き付きの低減を実現することを目的とする。
そして、経時変化として閾値電圧変動具合の差が生ずるのは、高階調表示の際と低階調表示の際とで、駆動トランジスタＴｄのゲート・ソース間電圧の差が生じることで、高階調表示を多く行う画素で変化の進行が顕著となることによる。
【００３８】
但し、発光期間では、ゲート・ソース間電圧Ｖｇｓが信号値に応じたものとされ、これによって階調が表現されるため、ゲート・ソース間電圧Ｖｇｓが画素毎に異なるものとなることは動作原理上やむを得ない。しかし非発光期間においてもゲート・ソース間電圧Ｖｇｓの差が大きいまま維持されることで、画素毎の閾値電圧の変動具合の差を助長してしまっている。
【００３９】
そこで、画素毎の閾値電圧変動具合の差を小さくするには、非発光期間において、高階調表示／低階調表示にかかわらず、駆動トランジスタＴｄのゲート・ソース間電圧の差を無くすことが有効である。
【００４０】
従来は、図１４の時点ｔ１００〜ｔ１０１期間、つまり閾値補正準備を開始するまでの期間においては、高階調表示の際のゲート・ソース間電圧＝ＶｇｓＨ、低階調表示の際のゲート・ソース間電圧＝ＶｇｓＬとなっていた。このようにゲート・ソース間電圧の差が生じる期間が長時間に至ると、高階調表示を長く行う画素と、低階調表示を長く行う画素との間での閾値変動の差が顕著になる。
すると逆に、この閾値補正準備を開始するまでの期間において、高階調表示／低階調表示に関わらず、ゲート・ソース間電圧を一定化できれば、閾値変動具合の差を低減できることになる。
【００４１】
このため、非発光期間において閾値補正に関する動作（閾値補正準備）を行うまでの期間に、表示階調によらずにゲート・ソース間電圧Ｖｇｓを一定にする動作方式が各種考えられた。
以下、図３，図４，図５では、それぞれこのような目的で考慮された画素回路動作について説明する。
【００４２】
なお、以下の図３，図４，図５、及び後述する実施の形態の画素回路動作としての図６，図１１では、書込制御線ＷＳＬを介してライトスキャナ１３によってサンプリングトランジスタＴｓのゲートに与えられる走査パルスＷＳを示している。
また電源制御線ＤＳＬを介してドライブスキャナ１２から供給される電源パルスＤＳを示している。電源パルスＤＳとしては駆動電圧Ｖｃｃ又は初期電圧Ｖｓｓが与えられる。
また、ＤＴＬ入力信号として、水平セレクタ１１によって信号線ＤＴＬに与えられる電位を示す。当該電位は信号値Ｖｓｉｇ及び基準値Ｖｏｆｓによる電位となる。
また、Ｔｄゲート、Ｔｄソースとして、駆動トランジスタＴｄのゲート電圧の変化とソース電圧の変化を示している。
また、ゲート電圧とソース電圧の変化については、実線が高階調表示の場合、点線が低階調表示の場合としている。
【００４３】
図３の画素回路動作について説明する。
時点ｔ３０まで前フレームの発光が行われており、時点ｔ３０から今回のフレームの１サイクルの発光動作が行われる。
時点ｔ３０で電源パルスＤＳ＝初期電位Ｖｓｓとされる。これによって駆動トランジスタＴｄのゲート電圧、ソース電圧が低下する。ソース電位＝Ｖｓｓとなり、ゲート電位は直前のゲート・ソース間電圧Ｖｇｓに応じて低下する。
このように電源パルスＤＳ＝初期電位Ｖｓｓとされ、駆動電圧Ｖｃｃの供給が止められることで、有機ＥＬ素子１は消光され、非発光期間となる。
【００４４】
ここで、時点ｔ３１〜ｔ３２の期間に、走査パルスＷＳをＨレベルとし、サンプリングトランジスタＴｓを導通させる。この期間は、信号線ＤＴＬには水平セレクタ１１によって基準値Ｖｏｆｓが与えられている。
つまりこの場合、駆動トランジスタＴｄのゲート電圧が基準値Ｖｏｆｓに初期化される。そしてソース電圧＝Ｖｓｓに固定されているため、ゲート・ソース間電圧Ｖｇｓ＝Ｖｏｆｓ−Ｖｓｓとなる。
従って、高階調表示／低階調表示に関わらず、ゲート・ソース間電圧Ｖｇｓは一定となる（高階調表示の際のゲート・ソース間電圧ＶｇｓＨ＝低階調表示の際のゲート・ソース間電圧ＶｇｓＬ）。
【００４５】
その後、この状態が維持される。そして信号線ＤＴＬに基準値Ｖｏｆｓが与えられている時点ｔ３３で、走査パルスＷＳをＨレベルとし、サンプリングトランジスタＴｓを導通させ、閾値補正準備を行う。
時点ｔ３４で電源パルスＤＳ＝駆動電位Ｖｃｃとし、閾値補正を開始する。このとき、ソース電圧が上昇し、ゲート・ソース間電圧Ｖｇｓ＝閾値電圧Ｖｔｈとなる。時点ｔ３５で走査パルスＷＳをＬレベルとし、閾値補正を終了する。
そして時点ｔ３６として、信号線ＤＴＬに信号値Ｖｓｉｇが与えられているときに走査パルスＷＳをＨレベルとし、サンプリングトランジスタＴｓを導通させ、信号値Ｖｓｉｇの書込及び移動度補正が行われる。信号値Ｖｓｉｇは保持容量Ｃｓに書き込まれる。
その後、時点ｔ３７で走査パルスＷＳがＬレベルとされてサンプリングトランジスタＴｓがオフとされ、これ以降、有機ＥＬ素子１の発光が行われる。即ち有機ＥＬ素子１には、駆動トランジスタＴｄのゲート・ソース間電圧に応じた電流が流され、信号値Ｖｓｉｇに応じた階調の発光を行う。
【００４６】
以上のように図３の画素回路動作は、非発光期間が開始された後、信号線ＤＴＬの電位が基準値ＶｏｆｓのときにサンプリングトランジスタＴｓをオンして、駆動トランジスタＴｄのゲート・ソース間電位を階調に関係なく初期化するというものである。
これによって、低階調表示／高階調表示によるゲート・ソース間電圧Ｖｇｓの差が生ずる期間を短くできる。
ところが、図１４と比較してわかるように、低階調表示を行っている場合では、非発光期間におけるゲート・ソース間電圧Ｖｇｓが従来より大きくなってしまう。このため、低階調表示を行う画素での電流劣化が必要以上に進行してしまうという難点がある。
【００４７】
次に図４は、走査パルスＷＳによって消光を行う方式の例である。
時点ｔ４０まで前フレームの発光が行われており、時点ｔ４０〜ｔ４１の期間に走査パルスＷＳをＨレベルとして消光を行う。即ち信号線ＤＴＬが基準値ＶｏｆｓとされているときにサンプリングトランジスタＴｓをオンして、駆動トランジスタＴｄのゲート電圧を基準値Ｖｏｆｓとする。つまり駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓをその閾値電圧Ｖｔｈ以下にして、有機ＥＬ素子１への電流が流れなくなることで消光される。ソース電圧は有機ＥＬ素子１の閾値電圧Ｖｔｈｅｌ＋カソード電圧Ｖｃａｔとなる。
その後時点ｔ４２で電源パルスＤＳ＝初期電位Ｖｓｓとなることで、ゲート電圧、ソース電圧は図のように変化する。
【００４８】
この場合も、高階調表示／低階調表示に関わらず、ゲート・ソース間電圧Ｖｇｓは一定となる（高階調表示の際のゲート・ソース間電圧ＶｇｓＨ＝低階調表示の際のゲート・ソース間電圧ＶｇｓＬ）。
なお、時点ｔ４３〜ｔ４７の動作は、図３の時点ｔ３３〜ｔ３７と同様である。
【００４９】
この動作によっても低階調表示／高階調表示によるゲート・ソース間電圧Ｖｇｓの差が生ずる期間を短くできる。
しかしながら、図４の場合、消光時に駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓをその閾値電圧以下にして消光を行うために、電源制御線ＤＳＬの電源パルス＝初期電位Ｖｓｓの時に、有機ＥＬ素子１にかかる逆バイアス電圧が小さくなってしまう。
【００５０】
一般に逆バイアス電圧が小さくなってしまうと、有機ＥＬ素子１の効率の劣化が大きくなってしまう。このため、低階調表示／高階調表示によるゲート・ソース間電圧Ｖｇｓの差が生ずる期間を短くし、一定時間経過後の電流の劣化の差を小さくしても、輝度の劣化が大きくなってしまう。
これに対しては、電源制御線ＤＳＬの電源パルスＤＳで与える電圧を初期電位Ｖｓｓより小さくして、有機ＥＬ素子１にかかる逆バイアス電圧を大きくすることもできる。しかしそうすると、電源電圧の振幅が従来よりも必要となってしまい、電源電圧を出力する素子の耐圧という点で不利である。
【００５１】
図５の画素回路動作は、図３，図４の動作方式を合わせたものである。
時点ｔ５０まで前フレームの発光が行われており、時点ｔ５０〜ｔ５１の期間に走査パルスＷＳをＨレベルとして消光を行う。即ち図４の場合と同じく、駆動トランジスタＴｄのゲート電圧を基準値Ｖｏｆｓとし、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓをその閾値電圧Ｖｔｈ以下にして、有機ＥＬ素子１への電流が流れなくなるようにする。ソース電圧は有機ＥＬ素子１の閾値電圧Ｖｔｈｅｌ＋カソード電圧Ｖｃａｔとなる。
その後時点ｔ５２で電源パルスＤＳ＝初期電位Ｖｓｓとなることで、ゲート電圧、ソース電圧は図のように変化する。
【００５２】
また信号線ＤＴＬに水平セレクタ１１によって基準値Ｖｏｆｓが与えられている時点ｔ５３〜ｔ５４の期間に、走査パルスＷＳをＨレベルとして電圧初期化を行う。
この場合、駆動トランジスタＴｄのゲート電圧が基準値Ｖｏｆｓに初期化される。また電源パルスＤＳは初期電位Ｖｓｓであり、ソース電圧はＶｓｓに固定される。ゲート・ソース間電圧Ｖｇｓ＝Ｖｏｆｓ−Ｖｓｓとなる。従って、高階調表示／低階調表示に関わらず、ゲート・ソース間電圧Ｖｇｓは一定となる。
なお、時点ｔ５５〜ｔ５９の動作は、図３の時点ｔ３３〜ｔ３７と同様である。
【００５３】
この場合は、図３の例と同様に、低階調表示を行っている場合では、時点ｔ５３〜ｔ５６の期間、非発光期間におけるゲート・ソース間電圧Ｖｇｓが従来より大きくなってしまう。このため、低階調表示を行う画素での電流劣化が進行が従来より進みやすい。
また、時点ｔ５２〜ｔ５３の期間は、図４の例と同様に、有機ＥＬ素子１にかかる逆バイアス電圧が小さくなってしまう。
【００５４】
以上のように、図３，図４，図５の動作例は、非発光期間において閾値補正に関する動作（閾値補正準備）を行うまでの期間に、表示階調によらずにゲート・ソース間電圧Ｖｇｓを一定にしている。このため、画素毎の駆動トランジスタＴｄの閾値電圧変動具合の差を低減し、電流劣化の差による焼き付きの低減を実現することはできる。この点で、有用な回路動作といえる。しかしながらそれぞれについて述べたように、若干の難点が存在している。
そこで、本実施の形態としては、これらの回路動作の難点をも考慮して、より有用な画素回路動作を実現するものとしてなされた。
【００５５】
［３．実施の形態の画素回路動作］
図６に実施の形態の画素回路動作を示す。図７〜図１０の等価回路等と合わせて、実施の形態の画素回路動作を詳細に説明する。
【００５６】
図６の時点ｔ０までは、前フレームの発光が行われている。この発光状態の等価回路は図７（ａ）のようになる。
電源制御線ＤＳＬには駆動電圧Ｖｃｃが供給されている。サンプリングトランジスタＴｓはオフした状態である。このとき駆動トランジスタＴｄは飽和領域で動作するように設定されているため、有機ＥＬ素子１に流れる電流Ｉｄｓは駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに応じて、上述した式１に示される値をとる。
【００５７】
図６の時点ｔ０から、今回のフレームの発光のための１サイクルの動作が行われる。
この１サイクルは、次のフレームにおける時点ｔ０に相当するタイミングまでの期間となる。
時点ｔ０では、ドライブスキャナ１２が電源制御線ＤＳＬを初期電圧Ｖｓｓとする。
初期電圧Ｖｓｓは、有機ＥＬ素子１の閾値Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和よりも小さく設定されている。つまりＶｓｓ＜Ｖｔｈｅｌ＋Ｖｃａｔである。
これにより有機ＥＬ素子１は消光し、図７（ｂ）のように、電源制御線ＤＳＬに向けて電流が流れ、有機ＥＬ素子１のアノードは初期電圧Ｖｓｓに充電される。図６でいえば、駆動トランジスタＴｄのソース電圧は初期電圧Ｖｓｓまで低下する。
【００５８】
時点ｔ１〜ｔ３の期間に、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓの初期化が行われる。
時点ｔ１では、水平セレクタ１１によって信号線ＤＴＬが基準値Ｖｏｆｓの電位とされている。この信号線ＤＴＬが基準値Ｖｏｆｓの電位とされている期間に、走査パルスＷＳをＨレベルとし、サンプリングトランジスタＴｓをオンとする。すると、図７（ｃ）のように、駆動トランジスタＴｄのゲートに基準値Ｖｏｆｓが印加され、ゲート電圧＝Ｖｏｆｓとなる。有機ＥＬ素子１のアノードは初期電圧Ｖｓｓのままである。
このとき、駆動トランジスタＴｄのゲート・ソース間電圧は、閾値電圧Ｖｇｓ以上に十分開かれた状態となる。
【００５９】
次に時点ｔ２で、電源制御線ＤＳＬの電源パルスＤＳ＝駆動電圧Ｖｃｃとされる。これにより図８（ａ）のように、電源制御線ＤＳＬから有機ＥＬ素子１のアノードに向けて電流が流れる。
有機ＥＬ素子１の等価回路は図示するようにダイオードと容量Ｃｅｌで表される。このため、有機ＥＬ素子１のアノード電位Ｖｅｌについて、Ｖｅｌ≦Ｖｃａｔ＋Ｖｔｈｅｌである限り、駆動トランジスタＴｄの電流は保持容量Ｃｓと容量Ｃｅｌを充電するために使われる。Ｖｅｌ≦Ｖｃａｔ＋Ｖｔｈｅｌである限りとは、有機ＥＬ素子１のリーク電流が駆動トランジスタＴｄに流れる電流よりもかなり小さいという意味である。
【００６０】
この時アノード電位Ｖｅｌ（駆動トランジスタＴｄのソース電位）は、時間と共に図８（ｂ）のように上昇してゆく。一定時間経過後、駆動トランジスタＴｄのゲート・ソース間電圧はＶｔｈという値をとる。
この時、Ｖｅｌ＝Ｖｏｆｓ−Ｖｔｈ≦Ｖｃａｔ＋Ｖｔｈｅｌとなっている。その後、時点ｔ３で走査パルスＷＳがＬレベルとなり、サンプリングトランジスタＴｓがオフとなって当該Ｖｇｓ初期化動作を完了する。また時点ｔ４で、電源パルスＤＳ＝初期電位Ｖｓｓとする。（図８（ｃ））。
【００６１】
即ち図６に示すように、この時点ｔ３のときに、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓが、閾値電圧Ｖｔｈに初期化されたことになる。
そして時点ｔ４で電源制御線ＤＳＬを駆動電圧Ｖｃｃから初期電位Ｖｓｓに切り替えることで、駆動トランジスタＴｄのゲート電圧、ソース電圧が低下する。ソース電位＝Ｖｓｓとなり、ゲート電位は直前のゲート・ソース間電圧Ｖｇｓ（＝Ｖｔｈ）に応じて低下する。
つまり、高階調表示／低階調表示にかかわらず、ゲート・ソース間電圧Ｖｇｓ＝閾値電圧Ｖｔｈとして初期化される。そしてこの状態が、時点ｔ５で閾値補正準備を開始するまで維持されることになる。
【００６２】
その後、時点ｔ５〜ｔ６の期間に、閾値補正動作の準備を行う。即ち信号値ＤＴＬ＝基準値Ｖｏｆｓとされているときに、走査パルスＷＳをＨレベルとし、サンプリングトランジスタＴｓをオンとする（図９（ａ））。
これによって、図６から分かるように、駆動トランジスタＴｄのゲート電位が基準値Ｖｏｆｓの電位とされる。
この時、電源制御線ＤＳＬは初期電位Ｖｓｓのままであるので、駆動トランジスタＴｄのゲート・ソース間電圧はＶｏｆｓ−Ｖｓｓという値をとる。
【００６３】
このように、駆動トランジスタＴｄのゲート電位とソース電位を、駆動トランジスタＴｄの閾値電圧Ｖｔｈよりも十分に大きくすることが閾値補正動作のための準備となる。なお従って、Ｖｏｆｓ−Ｖｓｓ＞Ｖｔｈとなるように、基準値Ｖｏｆｓ及び初期電圧Ｖｓｓが設定されている必要がある。
【００６４】
時点ｔ６〜ｔ７において閾値補正動作が行われる。
この場合、電源制御線ＤＳＬの電源パルスＤＳが駆動電圧Ｖｃｃとされる。これにより図９（ｂ）のように電流が流れる。
この場合も、有機ＥＬ素子１のリーク電流が駆動トランジスタＴｄに流れる電流よりもかなり小さい限り、駆動トランジスタＴｄの電流は保持容量Ｃｓと容量Ｃｅｌを充電するために使われる。
この時アノード電位Ｖｅｌ（駆動トランジスタＴｄのソース電位）は、時間と共に、先に図８（ｂ）に示したように上昇してゆく。一定時間経過後、駆動トランジスタＴｄのゲート・ソース間電圧はＶｔｈという値をとる。この時、Ｖｅｌ＝Ｖｏｆｓ−Ｖｔｈ≦Ｖｃａｔ＋Ｖｔｈｅｌとなっている。
その後、時点ｔ７で走査パルスＷＳをＬレベルとし、サンプリングトランジスタＴｓがオフとなって閾値補正動作を完了する（図９（ｃ））。
【００６５】
そして信号線電位がＶｓｉｇとなった後、時点ｔ８で走査パルスＷＳをＨレベルとし、サンプリングトランジスタＴｓをオンして、駆動トランジスタＴｄのゲートに信号値Ｖｓｉｇを入力する（図１０（ａ））。
信号値Ｖｓｉｇは階調に応じた電圧となっている。駆動トランジスタＴｄのゲート電位はサンプリングトランジスタＴｓをオンしているために信号値Ｖｓｉｇの電位となるが、電源制御線ＤＳＬが駆動電圧Ｖｃｃとなっていることで電流が流れ、ソース電位は時間とともに上昇してゆく。
【００６６】
このとき、駆動トランジスタＴｄのソース電圧が有機ＥＬ素子１の閾値電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和を越えなければ、駆動トランジスタＴｄの電流は保持容量Ｃｓと容量Ｃｅｌを充電するのに使用される。つまり有機ＥＬ素子１のリーク電流が駆動トランジスタＴｄに流れる電流よりもかなり小さければという条件である。
そしてこのときは、駆動トランジスタＴｄの閾値補正動作は完了しているため、駆動トランジスタＴｄが流す電流は移動度μを反映したものとなる。
具体的にいうと、移動度が大きいものはこの時の電流量が大きく、ソースの上昇も早い。逆に移動度が小さいものは電流量が小さく、ソースの上昇は遅くなる。図１０（ｂ）に移動度の大小によるソース電圧の上昇を示している。
これによって駆動トランジスタＴｄのゲート・ソース間電圧は移動度を反映して小さくなり、一定時間経過後に完全に移動度を補正するＶｇｓとなる。
【００６７】
このように時点ｔ８〜ｔ９は、保持容量Ｃｓへの信号値Ｖｓｉｇの書込と移動度補正が行われる。
そして時点ｔ９では、走査パルスＷＳが立ち下がり、サンプリングトランジスタＴｓがオフとなって信号値書込が終了し、有機ＥＬ素子１を発光させる。
【００６８】
駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓは一定であるので、図１０（ｃ）のように駆動トランジスタＴｄは一定電流Ｉｄｓ’を有機ＥＬ素子１に流す。Ｂ点（有機ＥＬ素子１のアノード電位）Ｖｅｌは、有機ＥＬ素子１に電流Ｉｄｓ’が流れる電圧Ｖｘまで上昇し、有機ＥＬ素子１は発光する。
その後、次の発光サイクル（次のフレームの時点ｔ０）となるまで、発光が継続される。
【００６９】
なお、このような動作において、有機ＥＬ素子１は発光時間が長くなるとそのＩ−Ｖ特性は変化してしまう。そのため図中Ｂ点の電位も変化する。
しかしながら、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓは一定値に保たれているので、有機ＥＬ素子１に流れる電流は変化しない。よって有機ＥＬ素子１のＩ−Ｖ特性が劣化しても、一定電流が常に流れ続け、ＥＬ素子の輝度が変化することはない。
【００７０】
そして上記実施の形態の画素回路動作によれば、表示階調によらずに非発光期間のゲート・ソース間電圧Ｖｇｓを一定にしている。このため、画素毎の駆動トランジスタＴｄの閾値電圧変動具合の差を低減し、電流劣化の差による焼き付きの低減を実現できる。その上で、上記図３，図４，図５で生じた難点も解消されている。
【００７１】
まず、時点ｔ１〜ｔ３で駆動トランジスタＴｄのゲート・ソース間電圧を、その閾値電圧Ｖｔｈとなるように初期化している。そして、閾値補正準備を開始する時点ｔ５まで、即ち非発光期間における大部分の期間において、ゲート・ソース間電圧Ｖｇｓ＝閾値電圧Ｖｔｈの状態が維持されるようにしている。
つまり、高階調表示を行っているか、低階調表示を行っているかによらず、非発光期間における閾値補正に関する動作に至るまでの駆動トランジスタのゲート・ソース間電圧を一定化することができる。
このため。画素毎の高階調／低階調表示による駆動トランジスタＴｄの閾値変動の差を小さくできる。つまり発光素子に流れる電流の経時変化の差分を小さくすることができる。これによって電流劣化の差による焼き付きの低減を実現することができる。
【００７２】
また、ゲート・ソース間電圧Ｖｇｓの初期化動作は、実質的には閾値補正動作と同様の動作となっている。有機ＥＬ素子１の消光後にこのような初期化動作を行うことで、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓを、従来動作として図１４に示した場合のゲート・ソース間電圧Ｖｇｓよりも小さくできる。
例えば図１４において低階調表示の際には、閾値補正準備に至るまでの期間、ゲート・ソース間電圧ＶｇｓＬとなっている。これに対し本例の場合、ゲート・ソース間電圧Ｖｇｓは、ゲート・ソース間電圧ＶｇｓＬよりも小さい閾値電圧Ｖｔｈとなる。
【００７３】
先に述べたとおり、一般にＴＦＴは、そのゲート・ソース間電圧Ｖｇｓに応じて閾値電圧Ｖｔｈの変動が起こる。そして、ゲート・ソース間電圧Ｖｇｓが大きいほど、閾値電圧Ｖｔｈの変動具合は大きくなる。
すると本例の場合は、図１４における低階調表示の際よりも、閾値電圧Ｖｔｈの変動具合を小さくできることになる。この点で本例の動作は、図３で述べた難点も生ぜず、経時劣化に対して非常に有利な動作と言える。
【００７４】
さらに本例の場合、ゲート・ソース間電圧Ｖｇｓの初期化後、時点ｔ４で電源制御線ＤＳＬを初期電位Ｖｓｓとすることで、有機ＥＬ素子１にかかる逆バイアス電圧を、従来の図１４に示す動作の場合と同じ電圧（Ｖｓｓ）とすることができる。
つまり、従来と比較して、図４で述べたような有機ＥＬ素子１の効率の劣化が大きくなるという不利な点も生じない。
【００７５】
以上のとおり、本実施の形態の画素回路動作によれば、高階調表示／低階調表示による電流劣化の差による焼き付きの低減を実現する。そして非発光期間における駆動トランジスタＴｄのゲート・ソース間電圧を小さくできて劣化進行を小さくでき、さらに有機ＥＬ素子１にかかる逆バイアス電圧も電源振幅を変えることなく従来の駆動と同等とすることができる。
【００７６】
［４．他の実施の形態の画素回路動作］
図１１に、実施の形態の他の画素回路動作例を示す。
これは、有機ＥＬ素子１の消光を電源制御線ＤＳＬの電源パルスＤＳによるものではなく、走査パルスＷＳにより行う例である。
【００７７】
時点ｔ１０まで前フレームの発光が行われており、時点ｔ１０〜ｔ１１の期間に走査パルスＷＳをＨレベルとして消光を行う。即ち信号線ＤＴＬが基準値ＶｏｆｓとされているときにサンプリングトランジスタＴｓをオンして、駆動トランジスタＴｄのゲート電圧を基準値Ｖｏｆｓとする。
つまり駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓをその閾値電圧Ｖｔｈ以下にして、有機ＥＬ素子１への電流が流れなくすることで消光させる。ソース電圧は有機ＥＬ素子１の閾値電圧Ｖｔｈｅｌ＋カソード電圧Ｖｃａｔとなる。
【００７８】
その後時点ｔ１２で電源パルスＤＳ＝初期電位Ｖｓｓとなることで、ゲート電圧、ソース電圧は図のように低下する。
【００７９】
時点ｔ１３〜ｔ１５の期間に、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓの初期化が行われる。
時点ｔ１３では、水平セレクタ１１によって信号線ＤＴＬが基準値Ｖｏｆｓの電位とされている。この信号線ＤＴＬが基準値Ｖｏｆｓの電位とされている期間に、走査パルスＷＳをＨレベルとし、サンプリングトランジスタＴｓをオンとする。すると、駆動トランジスタＴｄのゲートに基準値Ｖｏｆｓが印加され、ゲート電圧＝Ｖｏｆｓとなる。有機ＥＬ素子１のアノードは初期電圧Ｖｓｓとなる（上記図７（ｃ）と同様）。
このとき、駆動トランジスタＴｄのゲート・ソース間電圧は、閾値電圧Ｖｇｓ以上に十分開かれた状態となる。
【００８０】
次に時点ｔ１４で、電源制御線ＤＳＬの電源パルスＤＳ＝駆動電圧Ｖｃｃとされる。これにより電源制御線ＤＳＬから有機ＥＬ素子１のアノードに向けて電流が流れる（図８（ａ）と同様）。
この場合、有機ＥＬ素子１のアノード電位Ｖｅｌについて、Ｖｅｌ≦Ｖｃａｔ＋Ｖｔｈｅｌである限り、駆動トランジスタＴｄの電流は保持容量Ｃｓと容量Ｃｅｌを充電するために使われる。結局、アノード電位Ｖｅｌ（駆動トランジスタＴｄのソース電位）は、時間と共に上昇し、一定時間経過後、駆動トランジスタＴｄのゲート・ソース間電圧はＶｔｈという値をとる。
その後、時点ｔ１５で走査パルスＷＳがＬレベルとなり、サンプリングトランジスタＴｓがオフとなって当該Ｖｇｓ初期化動作を完了する。また時点ｔ１６で、電源パルスＤＳ＝初期電位Ｖｓｓとする。（図８（ｃ）と同様）。
【００８１】
即ち図１１に示すように、時点ｔ１５のときに、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓが、閾値電圧Ｖｔｈに初期化される。そして時点ｔ１６で電源制御線ＤＳＬを駆動電圧Ｖｃｃから初期電位Ｖｓｓに切り替えることで、駆動トランジスタＴｄのゲート電圧、ソース電圧が低下する。ソース電位＝Ｖｓｓとなり、ゲート電位は直前のゲート・ソース間電圧Ｖｇｓ（＝Ｖｔｈ）を保って低下する。
つまり、高階調表示／低階調表示にかかわらず、ゲート・ソース間電圧Ｖｇｓ＝閾値電圧Ｖｔｈとして初期化される。そしてこの状態が、時点ｔ１７で閾値補正準備を開始するまで維持されることになる。
時点ｔ１７以降は、上記図６の時点ｔ５以降の動作と同様である。
【００８２】
このような動作例であっても、高階調表示／低階調表示に関わらず、非発光期間において駆動トランジスタＴｄのゲート・ソース間電圧が同じになっている時間を長くすることができる。このため高階調表示／低階調表示による電流の経時変化の差分をより小さくすることができ、図６の実施の形態と同様の効果を得ることができる。
特にこの図１１の例は、消光タイミングを走査パルスＷＳによって決める方式を採用する場合に適切な例となる。
【００８３】
以上、実施の形態について説明してきたが、本発明としてはさらに多様な変形例が考えられる。
例えば図６では時点ｔ６〜ｔ７、図１１の例では時点ｔ１８〜ｔ１９に閾値補正を行うようにしているが、閾値補正期間を複数回に分割して閾値補正を行う例も考えられる。
また、画素回路については図２の回路構成を挙げたが、他の回路構成も考えられる。
即ち、少なくとも有機ＥＬ素子１等の発光素子と、発光素子にゲート・ソース間に与えられた信号値に応じた電流印加を行う駆動トランジスタＴｄと、駆動トランジスタのゲート・ソース間の保持容量Ｃｓを有する画素回路の駆動方法として本発明は好適である。
【符号の説明】
【００８４】
１  有機ＥＬ素子、１０  画素回路、１１  水平セレクタ、１２  ドライブスキャナ、１３  ライトスキャナ、２０  画素アレイ、Ｃｓ  保持容量、Ｔｓ  サンプリングトランジスタ、Ｔｄ  駆動トランジスタ
【図１】
2010266493.tif 000003
【図２】
2010266493.tif 000004
【図３】
2010266493.tif 000005
【図４】
2010266493.tif 000006
【図５】
2010266493.tif 000007
【図６】
2010266493.tif 000008
【図７】
2010266493.tif 000009
【図８】
2010266493.tif 000010
【図９】
2010266493.tif 000011
【図１０】
2010266493.tif 000012
【図１１】
2010266493.tif 000013
【図１２】
2010266493.tif 000014
【図１３】
2010266493.tif 000015
【図１４】
2010266493.tif 000016
【図１５】
2010266493.tif 000017