(57)【要約】【課題】直流試験を行うための設定が変更された場合であっても半導体デバイスに印加される直流信号の変動を高い精度で測定することができる直流試験装置等を提供する。【解決手段】直流試験装置１は、直流試験を実施するアナログ回路１９と、直流試験を実施させるためにアナログ回路１９に対して行うべき制御を示すコマンドを出力するＣＰＵ１１と、ＣＰＵ１１からのコマンドを記憶する設定コマンドバッファ１３ａ及び測定コマンドバッファ１３ｂと、設定コマンドバッファ１３ａから読み出したコマンドに基づいてＤＵＴ４０に印加すべき直流信号をアナログ回路１９に生成させる制御を行う設定コマンド制御部１４ａと、設定コマンド制御部１４ａに連動して動作し、測定コマンドバッファ１３ｂから読み出したコマンドに基づいて、ＤＵＴ４０に現れる直流信号をアナログ回路１９に測定させる制御を行う測定コマンド制御部１４ｂとを備える。【選択図】図１
2010266371.tif 000002
【特許請求の範囲】
【請求項１】
半導体デバイスに直流信号を印加して当該半導体デバイスに現れる直流信号を測定する直流試験を実施する試験部と、当該試験部を制御する試験制御部とを備える直流試験装置において、
前記試験制御部から出力されて、前記直流試験を実施させるために前記試験部に対して行うべき制御を示すコマンドを記憶する記憶部と、
前記記憶部から読み出したコマンドに基づいて、前記半導体デバイスに印加すべき直流信号を前記試験部に生成させる制御を行う第１制御部と、
前記第１制御部に連動して動作し、前記記憶部から読み出したコマンドに基づいて、前記半導体デバイスに現れる直流信号を前記試験部に測定させる制御を行う第２制御部と
を備えることを特徴とする直流試験装置。
【請求項２】
前記記憶部に記憶されるコマンドは、前記試験制御部又は前記第１制御部から出力されるトリガ信号に同期して実行すべきものであるか否かを示す第１フラグ情報と、
前記第２制御部の動作を前記第１制御部に連動させるためのトリガ信号をコマンドの実行後に出力するか否かを示す第２フラグ情報と
が付加されたものであることを特徴とする請求項１記載の直流試験装置。
【請求項３】
前記第１，第２制御部は、前記記憶部から読み出したコマンドに、前記トリガ信号に同期して実行すべきものである旨を示す第１フラグ情報が付されていた場合には、前記試験制御部又は前記第１制御部から前記トリガ信号が出力されたときに当該コマンドを実行し、
前記第１制御部は、前記記憶部から読み出したコマンドに前記トリガ信号を出力する旨を示す第２フラグ情報が付されていた場合には、当該コマンドを実行した後に前記第２制御部に対して前記トリガ信号を出力する
ことを特徴とする請求項２記載の直流試験装置。
【請求項４】
前記記憶部に記憶されるコマンドは、前記第１，第２フラグ情報に加えて、コマンドの実行終了を前記試験制御部に通知するか否かを示す第３フラグ情報が付加されたものであることを特徴とする請求項２又は請求項３記載の直流試験装置。
【請求項５】
前記第１，第２制御部は、前記記憶部から読み出したコマンドに実行終了を前記試験制御部に通知すべき旨を示す第３フラグ情報が付されていた場合には、当該コマンドの実行が終了したときに前記試験制御部に対してコマンドの実行終了を示す終了信号を出力することを特徴とする請求項４記載の直流試験装置。
【請求項６】
半導体デバイスに試験信号を印加して得られる信号を用いて前記半導体デバイスの試験を行う半導体試験装置において、
前記直流信号を前記試験信号として前記半導体デバイスに印加して前記半導体デバイスの直流試験を実施する請求項１から請求項５の何れか一項に記載の直流試験装置を備えることを特徴とする半導体試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイスに対する直流試験を行う直流試験装置、及び当該装置を備える半導体試験装置に関する。
【背景技術】
【０００２】
半導体試験装置を用いた半導体デバイス（以下、ＤＵＴ（Device Under Test）という）の試験は、直流試験と交流試験とに大別される。直流試験とは、ＤＵＴの特定のピンに直流信号を印加したときに測定される直流信号が予め定められた規格内であるか否かを判定する試験であり、交流試験とは、パルス状の試験信号をＤＵＴに印加したときに、期待通りの信号が得られるか否かを判定する試験である。
【０００３】
上記の直流試験は、電圧印加電流測定試験（ＶＦＩＭ試験）、電流印加電圧測定試験（ＩＦＶＭ試験）、及び電流印加電流測定試験（ＩＦＩＭ試験）に大別される。ＶＦＩＭ試験とは、ＤＵＴの特定のピンに電圧を印加したときにそのピンから出力される電流を測定する試験である。また、ＩＦＶＭ試験とはＤＵＴの特定のピンに電流を供給したときにそのピンに現れる電圧を測定する試験であり、ＩＦＩＭ試験とはＤＵＴの特定のピンに電流を供給したときにそのピンから出力される電流を測定する試験である。尚、ＤＵＴの特定のピンに電圧を印加したときにそのピンとは異なるピンに現れる電圧を測定する電圧印加電圧測定試験（ＶＦＶＭ試験）もある。
【０００４】
上記の直流試験を行うために、半導体試験装置には直流試験装置が設けられている。この直流試験装置は、ＤＵＴに印加すべき直流信号（例えば、直流電圧）を生成するディジタル／アナログ変換器（ＤＡＣ）、ＤＡＣの出力端とＤＵＴのピンとの間を接続状態又は開放状態にするリレー、及びＤＵＴから出力される信号をディジタル信号に変換するアナログ／ディジタル変換器（ＡＤＣ）等からなるアナログ回路と、アナログ回路を制御する制御装置（ＣＰＵ：中央処理装置）とを備える。
【０００５】
この直流試験装置において、直流試験が実施されるときには、ＤＵＴの直流試験を行うために必要となるアナログ回路に対する各種設定及び各種制御が制御装置によって行われる。具体的には、ＤＡＣの出力電圧の設定及びリレーの状態の設定、並びに、ＤＡＣからの直流信号の出力タイミング、リレーの切替タイミング、及びＡＤＣの測定タイミング（サンプリングのタイミング）の制御が行われる。尚、以下の特許文献１には、被試験デバイスの電源電圧を高速で且つ正確に測定できる電源電流測定ユニットの一例が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００１−３２４５５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、従来の直流試験装置では、上述の通り、直流試験を行うために必要なアナログ回路に対する各種設定及び各種制御が全て制御装置によって行われており、直流試験を行うために必要な各種設定と各種制御とを同時に行うことができない。このため、従来の直流試験装置は、ＤＡＣやリレーの設定の変更等によって生ずる直流信号の変動（ＤＵＴに印加される直流信号の変動）を測定（モニタ）することができないという問題がある。
【０００８】
また、従来の直流試験装置は、制御装置（ＣＰＵ）の負荷状態によって、上記の各種制御を行うタイミングが変動することがある。このため、ＤＵＴに対して同じ試験項目を繰り返す反復試験等において制御タイミングを同条件に設定することが困難であるという問題がある。更に、ＤＵＴの数や制御対象（ＤＡＣ、リレー、ＡＤＣ等）の数が増加すると、その分だけ制御装置の負荷が増えるため、タイミング精度がより悪化してしまうとという問題がある。
【０００９】
本発明は上記事情に鑑みてなされたものであり、直流試験を行うための設定が変更された場合であっても半導体デバイスに印加される直流信号の変動を高い精度で測定することができる直流試験装置、及び当該装置を備える半導体試験装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明の直流試験装置は、半導体デバイス（４０）に直流信号を印加して当該半導体デバイスに現れる直流信号を測定する直流試験を実施する試験部（１９）と、当該試験部を制御する試験制御部（１１）とを備える直流試験装置（１、２）において、前記試験制御部から出力されて、前記直流試験を実施させるために前記試験部に対して行うべき制御を示すコマンドを記憶する記憶部（１３ａ、１３ｂ）と、前記記憶部から読み出したコマンドに基づいて、前記半導体デバイスに印加すべき直流信号を前記試験部に生成させる制御を行う第１制御部（１４ａ）と、前記第１制御部に連動して動作し、前記記憶部から読み出したコマンドに基づいて、前記半導体デバイスに現れる直流信号を前記試験部に測定させる制御を行う第２制御部（１４ｂ）とを備えることを特徴としている。
この発明によると、試験部に直流試験を実施させるために試験制御部から出力されて記憶部に記憶されたコマンドが第１制御部によって読み出されて半導体デバイスに印加すべき直流信号を試験部に生成させる制御が行われるとともに、記憶部から読み出されたコマンドが第１制御部に連動して動作する第２制御部によって読み出されて半導体デバイスに現れる直流信号を試験部に測定させる制御が行われる。
また、本発明の直流試験装置は、前記記憶部に記憶されるコマンドが、前記試験制御部又は前記第１制御部から出力されるトリガ信号（Ｔｒ１、Ｔｒ３）に同期して実行すべきものであるか否かを示す第１フラグ情報と、前記第２制御部の動作を前記第１制御部に連動させるためのトリガ信号（Ｔｒ３）をコマンドの実行後に出力するか否かを示す第２フラグ情報とが付加されたものであることを特徴としている。
また、本発明の直流試験装置は、前記第１，第２制御部が、前記記憶部から読み出したコマンドに、前記トリガ信号（Ｔｒ１、Ｔｒ３）に同期して実行すべきものである旨を示す第１フラグ情報が付されていた場合には、前記試験制御部又は前記第１制御部から前記トリガ信号（Ｔｒ１、Ｔｒ３）が出力されたときに当該コマンドを実行し、前記第１制御部が、前記記憶部から読み出したコマンドに前記トリガ信号（Ｔｒ３）を出力する旨を示す第２フラグ情報が付されていた場合には、当該コマンドを実行した後に前記第２制御部に対して前記トリガ信号（Ｔｒ３）を出力することを特徴としている。
また、本発明の直流試験装置は、前記記憶部に記憶されるコマンドが、前記第１，第２フラグ情報に加えて、コマンドの実行終了を前記試験制御部に通知するか否かを示す第３フラグ情報が付加されたものであることを特徴としている。
また、本発明の直流試験装置は、前記第１，第２制御部が、前記記憶部から読み出したコマンドに実行終了を前記試験制御部に通知すべき旨を示す第３フラグ情報が付されていた場合には、当該コマンドの実行が終了したときに前記試験制御部に対してコマンドの実行終了を示す終了信号（Ｓ１、Ｓ２）を出力することを特徴としている。
本発明の半導体試験装置は、導体デバイス（４０）に試験信号を印加して得られる信号を用いて前記半導体デバイスの試験を行う半導体試験装置において、前記直流信号を前記試験信号として前記半導体デバイスに印加して前記半導体デバイスの直流試験を実施する上記の何れかに記載の直流試験装置を備えることを特徴としている。
【発明の効果】
【００１１】
本発明によれば、試験部に直流試験を実施させるために試験制御部から出力されて記憶部に記憶されたコマンドを第１制御部が読み出して半導体デバイスに印加すべき直流信号を試験部に生成させる制御を行うとともに、記憶部から読み出したコマンドを第１制御部に連動して動作する第２制御部が読み出して半導体デバイスに現れる直流信号を試験部に測定させる制御を行っており、半導体デバイスに印加すべき直流信号を試験部に生成させる制御と半導体デバイスに現れる直流信号を試験部に測定させる制御とを並行して行うことができるため、直流試験を行うための設定が変更された場合であっても半導体デバイスに印加される直流信号の変動を高い精度で測定することができるという効果がある。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１実施形態による直流試験装置の要部構成を示すブロック図である。
【図２】本発明の第１実施形態における設定コマンドバッファ及び測定コマンドバッファの記憶内容の一例を示す図である。
【図３】本発明の第１実施形態による直流試験装置の第１動作例を示すタイミングチャートである。
【図４】本発明の第１実施形態における設定コマンドバッファ及び測定コマンドバッファの記憶内容の他の例を示す図である。
【図５】本発明の第１実施形態による直流試験装置の第２動作例を示すタイミングチャートである。
【図６】本発明の第２実施形態による直流試験装置の要部構成を示すブロック図である。
【図７】本発明の第２実施形態における設定コマンドバッファ及び測定コマンドバッファの記憶内容の一例を示す図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照して本発明の実施形態による直流試験装置及び半導体試験装置について詳細に説明する。尚、以下に説明する直流試験装置は、半導体デバイス（ＤＵＴ）に試験信号を印加して得られる信号に基づいてＤＵＴの試験を行う半導体試験装置に設けられているものとする。ここで、上記の半導体デバイスは、例えばＳＯＣ（System On a Chip）である。
【００１４】
〔第１実施形態〕
図１は、本発明の第１実施形態による直流試験装置の要部構成を示すブロック図である。図１に示す通り、本実施形態の直流試験装置１は、ＣＰＵ１１（試験制御部）、メモリ１２、設定コマンドバッファ１３ａ（記憶部）、測定コマンドバッファ１３ｂ（記憶部）、設定コマンド制御部１４ａ（第１制御部）、測定コマンド制御部１４ｂ（第２制御部）、タイマ１５ａ，１５ｂ、ＤＡＣ制御部１６、リレー制御部１７、ＡＤＣ制御部１８、アナログ回路１９（試験部）、測定データバッファ２０、内部トリガレジスタ２１ａ，２１ｂ、外部トリガ検出回路２２、及びＯＲ回路２３ａ，２３ｂを備えており、ＤＵＴ４０（半導体デバイス）に対する直流試験を行う。
【００１５】
ＣＰＵ１１は、半導体試験装置に設けられたバスＢ１及び直流試験装置１の内部に設けられた内部バスＢ２に接続されており、半導体試験装置が備えるコントローラ（図示省略）の制御の下で直流試験装置１の動作を統括して制御する。具体的には、メモリ１２に記憶された命令を読み出してコマンドに変換し、内部バスＢ２を介して設定コマンドバッファ１３ａ，１３ｂに出力することにより、直流試験装置１の動作を統括して制御する。また、ＣＰＵ１１は、ＤＵＴ４０に対する直流信号の印加を開始させる場合、或いはＤＵＴ４０に現れる直流信号の測定を開始させる場合に、内部バスＢ２を介して内部トリガレジスタ２１ａ，２１ｂにアクセスしてトリガ信号を書き込む。
【００１６】
メモリ１２は、ＲＡＭ（Random Access Memory）等の記憶装置であって、ユーザによって作成された試験プログラム（ＤＵＴ４０の試験を実行するためのプログラム）の内容に応じた各種命令を記憶する。このメモリ１２に記憶される各種命令は、アナログ回路１９で直流試験を実施させるためにアナログ回路１９に対して行うべき制御を示す命令であり、半導体試験装置が備える不図示のコントローラからバスＢ１及びＣＰＵ１１を介してメモリ１２に入力されるものである。
【００１７】
設定コマンドバッファ１３ａは、ＣＰＵ１１から出力されるコマンドのうち、ＤＵＴ４０に印加すべき直流信号をアナログ回路１９に生成させるコマンドを記憶する。これに対し、測定コマンドバッファ１３ｂは、ＣＰＵ１１から出力されるコマンドのうち、ＤＵＴ４０に現れる直流信号をアナログ回路１９に測定させるコマンドを記憶する。図２は、本発明の第１実施形態における設定コマンドバッファ及び測定コマンドバッファの記憶内容の一例を示す図である。
【００１８】
図２（ａ），図２（ｂ）に示す通り、設定コマンドバッファ１３ａ及び測定コマンドバッファ１３ｂには、コマンドとコマンドに付加される情報とがレコード形式で記憶される。１つのレコードは、コマンド自体が格納されるフィールドＦ１、コマンドに関連するパラメータが格納されるフィールドＦ２、トリガ同期フラグ（第１フラグ情報）が格納されるフィールドＦ３、及びトリガ発行フラグ（第２フラグ情報）が格納されるフィールドＦ４からなる。
【００１９】
ここで、上記のトリガ同期フラグは、ＣＰＵ１１又は設定コマンド制御部１４ａから出力されるトリガ信号（トリガ信号Ｔｒ１〜Ｔｒ３）に同期して実行すべきコマンドであるか否かを示すフラグである。また、上記のトリガ発行フラグは、測定コマンド制御部１４ｂの動作を設定コマンド制御部１４ａに連動させるためのトリガ信号Ｔｒ３を、コマンドの実行後に出力するか否かを示すフラグである。上記のトリガ同期フラグは、値が「１」である場合にトリガ信号（トリガ信号Ｔｒ１〜Ｔｒ３）に同期して実行すべきコマンドであることを意味し、上記のトリガ発行フラグは、値が「１」である場合にトリガ信号Ｔｒ３をコマンドの実行後に出力することを意味する。
【００２０】
図２（ａ）に示す通り、設定コマンドバッファ１３ａは、アナログ回路１９に設けられるＤＡＣ３１の出力電圧を設定する「ＤＡＣ設定コマンド」、アナログ回路１９に設けられるリレー３２の開閉状態を設定する「リレー設定コマンド」、及びアナログ回路１９で行われる処理の間の待ち時間を設定する「ウェイトコマンド」等を記憶する。また。図２（ｂ）に示す通り、測定コマンドバッファ１３ｂは、アナログ回路１９に設けられるＡＤＣ３３に測定を開始させる「ＡＤＣ実行コマンド」等を記憶する。尚、上記の「ウェイトコマンド」も測定コマンドバッファ１３ｂに記憶されることがある。
【００２１】
設定コマンド制御部１４ａは、設定コマンドバッファ１３ａに記憶されたコマンドを順次読み出し、読み出したコマンドに応じてタイマ１５ａ、ＤＡＣ制御部１６、又はリレー制御部１７を制御する。ここで、設定コマンド制御部１４ａは、設定コマンドバッファ１３ａから読み出したコマンドに付加されたトリガ同期フラグの値が「１」である場合には、ＯＲ回路２３ａからトリガ信号Ｔｒ１が出力された後にそのコマンドを実行する。また、設定コマンドバッファ１３ａから読み出したコマンドに付加されたトリガ発行フラグの値が「１」である場合には、そのコマンドを実行した後に、測定コマンド制御部１４ｂに対してトリガ信号Ｔｒ３を出力する。
【００２２】
測定コマンド制御部１４ｂは、測定コマンドバッファ１３ｂに記憶されたコマンドを順次読み出し、読み出したコマンドに応じてタイマ１５ｂ及びＡＤＣ制御部１８を制御する。ここで、測定コマンド制御部１４ｂは、測定コマンドバッファ１３ｂから読み出したコマンドに付加されたトリガ同期フラグの値が「１」である場合には、ＯＲ回路２３ｂからトリガ信号Ｔｒ２が出力された後にそのコマンドを実行する。尚、測定コマンド制御部１４ｂは、設定コマンド制御部１４ａとは異なり、トリガ発行フラグに基づいたトリガ信号Ｔｒ３の出力は行わない。
【００２３】
タイマ１５ａ、１５ｂは、設定コマンド制御部１４ａ及び測定コマンド制御部１４ｂの制御の下で、「ウェイトコマンド」が実行される際の待ち時間をそれぞれ計時する。ＤＡＣ制御部１６は、設定コマンド制御部１４ａの制御の下で、ＤＡＣ３１の出力電圧の設定及びその出力タイミングを制御する。リレー制御部１７は、設定コマンド制御部１４ａの制御の下で、リレー３２の開閉状態の設定及び開閉のタイミングを制御する。ＡＤＣ制御部１８は、測定コマンド制御部１４ｂの制御の下で、ＡＤＣ３３の測定タイミング（サンプリングのタイミング）を制御するとともに、ＡＤＣ３３から出力される測定データを想定データバッファ２０に出力する。
【００２４】
アナログ回路１９は、ＤＡＣ（ディジタル／アナログ変換器）３１、リレー３２、及びＡＤＣ（アナログ／ディジタル変換器）３３を備えており、ＤＡＣ制御部１６、リレー制御部１７、及びＡＤＣ制御部１８の制御の下で、ＤＵＴ４０に直流信号を印加してＤＵＴ４０に現れる直流信号を測定する直流試験を実施する。ＤＡＣ３１は、ＤＡＣ制御部１６の制御によって設定された電圧を、ＤＡＣ制御部１６の制御によって規定されるタイミングで出力する。
【００２５】
リレー３２は、リレー制御部１７の制御によって設定される開状態又は閉状態への切り替えを、リレー制御部１７の制御によって規定されるタイミングで行う。尚、このリレー３２としては、機械式のリレー及び電子式のリレーの何れをも用いることができる。ＡＤＣ３３は、ＡＤＣ制御部１８の制御によって規定されるタイミングで、ＤＵＴ４０から出力される信号を測定する（サンプリングする）。測定データバッファ２０は、ＤＲＡＭ（Dynamic ＲＡＭ）等のメモリであり、ＡＤＣ制御部１８から出力される測定データを記憶する。
【００２６】
内部トリガレジスタ２１ａ，２１ｂは、ＣＰＵ１１から出力されるトリガ信号（内部トリガ）を記憶する。ここで、内部トリガレジスタ２１ａは、ＣＰＵ１１から出力されるトリガ信号のうち、ＤＵＴ４０に対する直流信号の印加をアナログ回路１９に開始させるためのトリガ信号を記憶する。これに対し、内部トリガレジスタ２１ｂは、ＣＰＵ１１から出力されるトリガ信号のうち、ＤＵＴ４０に現れる直流信号の測定をアナログ回路１９に開始させるためのトリガ信号を記憶する。
【００２７】
外部トリガ検出回路２２は、バスＢ１を介して直流試験装置１に入力されるトリガ信号（外部トリガ）を検出する。本実施形態では、この外部トリガ検出回路２２が設けられていることにより、直流試験装置１の外部に設けられた装置（例えば、半導体試験装置が備える不図示のコントローラ）が、ＤＵＴ４０に対する直流信号の印加、或いはＤＵＴ４０に現れる直流信号の測定を開始させることが可能である。
【００２８】
ＯＲ回路２３ａは、内部トリガレジスタ２１ａに記憶されたトリガ信号と外部トリガ検出回路２２の検出結果とのＯＲ（論理和）を演算し、その演算結果をトリガ信号Ｔｒ１として設定コマンド制御部１４ａに出力する。ＯＲ回路２３ｂは、内部トリガレジスタ２１ｂに記憶されたトリガ信号と外部トリガ検出回路２２の検出結果とのＯＲを演算し、その演算結果をトリガ信号Ｔｒ２として測定コマンド制御部１４ｂに出力する。
【００２９】
次に、上記構成における直流試験装置１の動作について説明する。以下では、理解を容易にするために、まずＤＵＴ４０に対する直流信号の印加を行った後でＤＵＴ４０に現れる直流信号を測定する基本的な動作例（第１動作例）について説明し、次いでＤＡＣ３１やリレー３２の設定の変更に伴って生ずる直流信号（ＤＵＴ４０に印加される直流信号）の変動を測定する動作例（第２動作例）について説明する。
【００３０】
［第１動作例］
図３は、本発明の第１実施形態による直流試験装置の第１動作例を示すタイミングチャートである。尚、本動作例に係る直流試験の実施に先立って、直流試験を行うための命令（ユーザによって作成された試験プログラムに基づいた命令）が不図示のテスタコントローラから出力される。この命令は、バスＢ１を介してＣＰＵ１１に入力されてメモリ１２に記憶される。
【００３１】
直流試験装置１の動作が開始されると、まずＣＰＵ１１がメモリ１２に記憶された命令を順次読み出してコマンドに変換し、変換したコマンドをその種類に応じて設定コマンドバッファ１３ａ及び測定コマンドバッファ１３ｂにそれぞれ記憶する。ここでは、以上の処理によって、設定コマンドバッファ１３ａ及び測定コマンドバッファ１３ｂには、図２（ａ），（ｂ）に示すコマンド等が記憶されたとする。
【００３２】
具体的には、ＤＡＣ３１の出力電圧をＶ１に設定する「ＤＡＣ設定コマンド」、リレー３２を閉状態（ＯＮ状態）に設定する「リレー設定コマンド」、及び時間Ｔ１だけ処理を待つ「ウェイトコマンド」がレコードＲ１１〜Ｒ１３として設定コマンドバッファ１３ａにそれぞれ記憶される。また、ＡＤＣ３３に測定を開始させる「ＡＤＣ実行コマンド」がレコードＲ２１として測定コマンド制御部１４ｂに記憶される。ここで、レコードＲ１１，Ｒ２１のフィールドＦ３には値が「１」であるトリガ同期フラグが格納されており、レコードＲ１３のフィールドＦ４には値が「１」であるトリガ発行フラグが格納されている点に注意されたい。
【００３３】
設定コマンドバッファ１３ａにコマンドが記憶されると、設定コマンド制御部１４ａは、最初に記憶されたコマンド（レコードＲ１１の内容）を設定コマンドバッファ１３ａから読み出して、そのコマンドの内容を解釈する。ここでは、フィールドＦ１の内容からコマンドの種類が「ＤＡＣ設定コマンド」であり、フィールドＦ２の内容からＤＡＣ３１に設定すべき出力電圧がＶ１であり、フィールドＦ３の内容からトリガ信号Ｔｒ１に同期して実行すべきコマンドである旨を解釈する。設定コマンド制御部１４ａは、かかる解釈の結果に基づいて、トリガ信号Ｔｒ１が入力されるまで「ＤＡＣ設定コマンド」の実行を待つ待ち状態になる。
【００３４】
同様に、測定コマンドバッファ１３ｂにコマンドが記憶されると、測定コマンド制御部１４ｂは、最初に記憶されたコマンド（レコードＲ２１の内容）を測定コマンドバッファ１３ｂから読み出して、そのコマンドの内容を解釈する。ここでは、フィールドＦ１の内容からコマンドの種類が「ＡＤＣ実行コマンド」であり、フィールドＦ３の内容からトリガ信号（トリガ信号Ｔｒ２，Ｔｒ３）に同期して実行すべきコマンドである旨を解釈する。測定コマンド制御部１４ｂは、かかる解釈の結果に基づいて、トリガ信号（トリガ信号Ｔｒ２，Ｔｒ３）が入力されるまで「ＡＤＣ実行コマンド」の実行を待つ待ち状態になる。
【００３５】
設定コマンド制御部１４ａ及び測定コマンド制御部１４ｂが共に待ち状態である場合に、ＣＰＵ１１が内部バスＢ２を介して内部トリガレジスタ２１ａにアクセスしてトリガ信号を書き込むと、ＯＲ回路２３ａを介して設定コマンド制御部１４ａにトリガ信号Ｔｒ１が出力される（時刻ｔ１１）。トリガ信号Ｔｒ１が入力されると、設定コマンド制御部１４ａは、ＤＡＣ制御部１６に対して、ＤＡＣ３１の出力電圧をＶ１に設定すべき旨を示すデータとロード要求とを出力する。
【００３６】
これらのデータ及びロード要求を受け取ると、ＤＡＣ制御部１６は、ＤＡＣ３１に対してデータを転送し、転送が終了してからロード要求を出力する。これによりＤＡＣ３１からの直流信号の出力が開始され（時刻ｔ１２）、所定時間（セトリング時間）経過後にＤＡＣ３１から出力される直流信号の電圧がＶ１になる。ＤＡＣ制御部１６は、ＤＡＣ３１に対してロード信号を出力した後に、ＤＡＣ３１に対する制御が終了した旨を示す制御終了信号を設定コマンド制御部１４ａに出力する。
【００３７】
ＤＡＣ制御部１６からの制御終了信号が入力されると、設定コマンド制御部１４ａは、次に記憶されたコマンド（レコードＲ１２の内容）を設定コマンドバッファ１３ａから読み出して、そのコマンドの内容を解釈する。ここでは、フィールドＦ１の内容からコマンドの種類が「リレー設定コマンド」であり、フィールドＦ２の内容から設定すべきリレー３２の状態が閉状態（ＯＮ状態）である旨を解釈する。設定コマンド制御部１４ａは、かかる解釈の結果に基づき、リレー３２を閉状態に設定すべき旨を示すデータとロード要求とをリレー制御部１７に出力する。
【００３８】
これらのデータ及びロード要求を受け取ると、リレー制御部１７は、リレー３２に対してデータを転送し、転送が終了してからロード要求を出力する。これによってリレー３２が閉状態（ＯＮ状態）になり（時刻ｔ１３）、電圧がＶ１である直流信号がＤＵＴ４０に印加される。リレー制御部１７は、リレー３２に対してロード信号を出力した後に、リレーに対する制御が終了した旨を示す制御終了信号を設定コマンド制御部１４ａに出力する。
【００３９】
リレー制御部１７からの制御終了信号が入力されると、設定コマンド制御部１４ａは、次に記憶されたコマンド（レコードＲ１３の内容）を設定コマンドバッファ１３ａから読み出して、そのコマンドの内容を解釈する。ここでは、フィールドＦ１の内容からコマンドの種類が「ウェイトコマンド」であり、フィールドＦ２の内容から待ち時間（ウェイト時間）がＴ１であり、フィールドＦ４の内容からコマンドの実行後にトリガ信号Ｔｒ３を出力すべきコマンドである旨を解釈する。設定コマンド制御部１４ａは、かかる解釈の結果に基づき、待ち時間Ｔ１を示すデータと計時開始要求とをタイマ１５ａに出力する。
【００４０】
これらのデータ及び計時開始要求を受け取るとタイマ１５ａが計時を開始する。そして、受け取ったデータで示される時間の計時が終了すると、計時が終了した旨を示す計時終了信号を設定コマンド制御部１４ａに出力する。タイマ１５ａからの計時終了信号が入力されると、設定コマンド制御部１４ａは、レコードＲ１３のフィールドＦ４に値が「１」であるトリガ発行フラグが格納されているため、測定コマンド制御部１４ｂに対してトリガ信号Ｔｒ３を出力する（時刻ｔ１４）。
【００４１】
トリガ信号Ｔｒ３が入力されると、測定コマンド制御部１４ｂは、先に読み出した「ＡＤＣ実行コマンド」の実行を開始し、ＡＤＣ制御部１８に対して、コンバージョン開始命令を出力する。コンバージョン開始命令を受け取ると、ＡＤＣ制御部１８は、コンバージョン信号をＡＤＣ３３に出力して、ＤＵＴ４０に現れる直流信号の測定（サンプリング）を実行させる（時刻ｔ１５）。ＡＤＣ３３で測定された測定データは、ＡＤＣ制御部１８に出力されて、ＡＤＣ制御部１８によって測定データバッファ２０に格納される。
【００４２】
測定データバッファ２０に格納された測定データは、ＣＰＵ１１によって読み出されてメモリ１２内の測定データ格納領域（図示省略）に格納される。このメモリ１２に格納された測定データは、試験プログラムに基づく所定のタイミング、或いはユーザからの指示があったタイミングで読み出され、ＤＵＴ４０のパス／フェイル（良／不良）を判定するために用いられる。
【００４３】
以上説明した通り、本動作例では、設定コマンド制御部１４ａがＣＰＵ１１からのトリガ信号に基づくトリガ信号Ｔｒ１によってＤＵＴ４０に印加すべき直流信号をアナログ回路１９に生成させる制御を開始し、かかる制御が終了した時点で測定コマンド制御部１４ｂに対してトリガ信号Ｔｒ３を出力し、測定コマンド制御部１４ｂがトリガ信号Ｔｒ３に基づいてＤＵＴ４０に現れる直流信号をアナログ回路１９に測定させる制御を開始している。このように、本実施形態の直流試験装置１は、設定コマンド制御部１４ａと測定コマンド制御部１４ｂとが連動して動作することによって、ＤＵＴ４０に印加すべき直流信号の生成及びＤＵＴ４０に現れる直流信号の測定が順に行われる。
【００４４】
［第２動作例］
本動作例においても、第１動作例と同様に、直流試験の実施に先立って直流試験を行うための命令が不図示のテスタコントローラから出力されてメモリ１２に記憶される。そして、直流試験装置１の動作が開始されると、ＣＰＵ１１がメモリ１２に記憶された命令を順次読み出してコマンドに変換し、図４に示す通り、変換したコマンドをその種類に応じて設定コマンドバッファ１３ａ及び測定コマンドバッファ１３ｂにそれぞれ記憶する。図４は、本発明の第１実施形態における設定コマンドバッファ及び測定コマンドバッファの記憶内容の他の例を示す図である。
【００４５】
図４に示す通り、本動作例では、リレー３２を閉状態（ＯＮ状態）に設定する「リレー設定コマンド」がレコードＲ３１として設定コマンドバッファ１３ａに記憶される。また、ＤＡＣ３１の出力電圧をＶ１に設定する「ＤＡＣ設定コマンド」及び時間Ｔ１だけ処理を待つ「ウェイトコマンド」、ＤＡＣ３１の出力電圧をＶ２に設定する「ＤＡＣ設定コマンド」及び時間Ｔ２だけ処理を待つ「ウェイトコマンド」、並びにＤＡＣ３１の出力電圧をＶ３に設定する「ＤＡＣ設定コマンド」及び時間Ｔ３だけ処理を待つ「ウェイトコマンド」がレコードＲ３２〜Ｒ３７として設定コマンドバッファ１３ａにそれぞれ記憶される。
【００４６】
また、ＡＤＣ３３に測定を連続して実行させる「ＡＤＣ連続実行コマンド」がレコードＲ４１として測定コマンド制御部１４ｂに記憶される。ここで、レコードＲ３１，Ｒ３２，Ｒ４１のフィールドＦ３には値が「１」であるトリガ同期フラグが格納されており、レコードＲ３７のフィールドＦ４には値が「１」であるトリガ発行フラグが格納されている点に注意されたい。
【００４７】
設定コマンドバッファ１３ａにコマンドが記憶されると、設定コマンド制御部１４ａは、最初に記憶されたコマンド（レコードＲ３１の内容）を設定コマンドバッファ１３ａから読み出して、そのコマンドの内容を解釈する。ここでは、フィールドＦ１の内容からコマンドの種類が「リレー設定コマンド」であり、フィールドＦ２の内容から設定すべきリレー３２の状態が閉状態（ＯＮ状態）であり、フィールドＦ３の内容からトリガ信号Ｔｒ１に同期して実行すべきコマンドである旨を解釈する。設定コマンド制御部１４ａは、かかる解釈の結果に基づいて、トリガ信号Ｔｒ１が入力されるまで「リレー設定コマンド」の実行を待つ待ち状態になる。
【００４８】
同様に、測定コマンドバッファ１３ｂにコマンドが記憶されると、測定コマンド制御部１４ｂは、最初に記憶されたコマンド（レコードＲ４１の内容）を測定コマンドバッファ１３ｂから読み出して、そのコマンドの内容を解釈する。ここでは、フィールドＦ１の内容からコマンドの種類が「ＡＤＣ連続実行コマンド」であり、フィールドＦ３の内容からトリガ信号（トリガ信号Ｔｒ２，Ｔｒ３）に同期して実行すべきコマンドである旨を解釈する。測定コマンド制御部１４ｂは、かかる解釈の結果に基づいて、トリガ信号（トリガ信号Ｔｒ２，Ｔｒ３）が入力されるまで「ＡＤＣ連続実行コマンド」の実行を待つ待ち状態になる。
【００４９】
設定コマンド制御部１４ａ及び測定コマンド制御部１４ｂが共に待ち状態である場合に、ＣＰＵ１１が内部バスＢ２を介して内部トリガレジスタ２１ｂにアクセスしてトリガ信号を書き込むと、図５に示す通り、ＯＲ回路２３ｂを介して測定コマンド制御部１４ｂにトリガ信号Ｔｒ２が出力される（時刻ｔ２１）。図５は、本発明の第１実施形態による直流試験装置の第２動作例を示すタイミングチャートである。
【００５０】
トリガ信号Ｔｒ２が入力されると、測定コマンド制御部１４ｂは、先に読み出した「ＡＤＣ連続実行コマンド」の実行を開始し、ＡＤＣ制御部１８に対して、測定間隔を示すコンバージョン間隔データと連続コンバージョン開始命令とを出力する。これらコンバージョン間隔データ及び連続コンバージョン開始命令を受け取ると、ＡＤＣ制御部１８は、コンバージョン信号をＡＤＣ３３に出力して、ＤＵＴ４０に現れる直流信号の測定（サンプリング）を開始させる（時刻ｔ２２）。
【００５１】
ＡＤＣ３３に測定を開始させると、ＡＤＣ制御部１８は、図５に示す通り、コンバージョン信号を所定の時間間隔（コンバージョン間隔データで示される時間間隔）で定期的にＡＤＣ３３に出力し、ＤＵＴ４０に現れる直流信号を測定させる。ＡＤＣ３３で測定された測定データはＡＤＣ制御部１８に出力され、ＡＤＣ制御部１８によって測定データバッファ２０に順次格納される。尚、長期に亘る測定を行う場合には、測定データバッファ２０の容量が不足することが考えられる。この場合には、測定データバッファ２０をいわばリングバッファとして用い、最も先に格納したデータから順次新たなデータに更新しても良い。
【００５２】
以上の測定が行われている最中に、ＣＰＵ１１が内部バスＢ２を介して内部トリガレジスタ２１ａにアクセスしてトリガ信号を書き込むと、ＯＲ回路２３ａを介して設定コマンド制御部１４ａにトリガ信号Ｔｒ１が出力される（時刻ｔ２３）。このトリガ信号Ｔｒ１が入力されると、設定コマンド制御部１４ａは、先に読み出した「リレー設定コマンド」を実行し、リレー３２を閉状態に設定すべき旨を示すデータとロード要求とをリレー制御部１７に出力する。
【００５３】
これらのデータ及びロード要求を受け取ると、リレー制御部１７は、リレー３２に対してデータを転送し、転送が終了してからロード要求を出力する。これによってリレー３２が閉状態（ＯＮ状態）になる（時刻ｔ２４）。リレー制御部１７は、リレー３２に対してロード信号を出力した後に、リレーに対する制御が終了した旨を示す制御終了信号を設定コマンド制御部１４ａに出力する。
【００５４】
リレー制御部１７からの制御終了信号が入力されると、設定コマンド制御部１４ａは、次に記憶されたコマンド（レコードＲ３２の内容）を設定コマンドバッファ１３ａから読み出し、そのコマンドの内容を解釈する。ここでは、フィールドＦ１の内容からコマンドの種類が「ＤＡＣ設定コマンド」であり、フィールドＦ２の内容からＤＡＣ３１に設定すべき出力電圧がＶ１であり、フィールドＦ３の内容からトリガ信号Ｔｒ１に同期して実行すべきコマンドである旨を解釈する。設定コマンド制御部１４ａは、かかる解釈の結果に基づいて、トリガ信号Ｔｒ１が入力されるまで「ＤＡＣ設定コマンド」の実行を待つ待ち状態になる。
【００５５】
ここで、リレー３２の制御の後に行われる「ＤＡＣ設定コマンド」の実行を待つようにしているのは、リレー３２の切り替えに要する時間を考慮したためである。つまり、リレー３２の切り替えが行われている最中に、ＤＡＣ３２からの直流信号の出力を開始すると、直流信号がＤＵＴ４０に印加されるタイミングを精度良く制御できなくなるため、リレー３２の切り替えが確実に行われるまで「ＤＡＣ設定コマンド」の実行を待っている。尚、リレー３２の切り替えに要する時間が極めて短い場合には、リレーの制御が終了してから直ちに次の「ＤＡＣ設定コマンド」を実行しても良い。
【００５６】
設定コマンド制御部１４ａが待ち状態である場合に、ＣＰＵ１１が内部バスＢ２を介して内部トリガレジスタ２１ａにアクセスしてトリガ信号を書き込むと、図５に示す通り、ＯＲ回路２３ａを介して設定コマンド制御部１４ａにトリガ信号Ｔｒ１が出力される（時刻ｔ２５）。トリガ信号Ｔｒ１が入力されると、設定コマンド制御部１４ａは、先に読み出した「ＤＡＣ設定コマンド」を実行し、ＤＡＣ制御部１６に対して、ＤＡＣ３１の出力電圧をＶ１に設定すべき旨を示すデータとロード要求とを出力する。
【００５７】
これらのデータ及びロード要求を受け取ると、ＤＡＣ制御部１６は、ＤＡＣ３１に対してデータを転送し、転送が終了してからロード要求を出力する。これによりＤＡＣ３１からの直流信号の出力が開始され（時刻ｔ２６）、所定時間（セトリング時間）経過後にＤＡＣ３１から出力される直流信号の電圧がＶ１になる。この直流信号は、リレー３２を介してＤＵＴ４０に印加される。ＤＡＣ制御部１６は、ＤＡＣ３１に対してロード信号を出力した後に、ＤＡＣ３１に対する制御が終了した旨を示す制御終了信号を設定コマンド制御部１４ａに出力する。
【００５８】
ＤＡＣ制御部１６からの制御終了信号が入力されると、設定コマンド制御部１４ａは、次に記憶されたコマンド（レコードＲ３３の内容）を設定コマンドバッファ１３ａから読み出して、そのコマンドの内容を解釈する。ここでは、フィールドＦ１の内容からコマンドの種類が「ウェイトコマンド」であり、フィールドＦ２の内容から待ち時間（ウェイト時間）がＴ１である旨を解釈する。設定コマンド制御部１４ａは、かかる解釈の結果に基づき、待ち時間Ｔ１を示すデータと計時開始要求とをタイマ１５ａに出力する。
【００５９】
これらのデータ及び計時開始要求を受け取るとタイマ１５ａが計時を開始する。そして、受け取ったデータで示される時間の計時が終了すると、計時が終了した旨を示す計時終了信号を設定コマンド制御部１４ａに出力する。タイマ１５ａからの計時終了信号が入力されると、設定コマンド制御部１４ａは、次に記憶されたコマンド（レコードＲ３４の内容）を設定コマンドバッファ１３ａから読み出して、そのコマンドの内容を解釈する。ここでは、フィールドＦ１の内容からコマンドの種類が「ＤＡＣ設定コマンド」であり、フィールドＦ２の内容からＤＡＣ３１に設定すべき出力電圧がＶ２である旨を解釈する。
【００６０】
設定コマンド制御部１４ａは、かかる解釈の結果に基づいてＤＡＣ３１の出力電圧をＶ２に設定すべき旨を示すデータとロード要求とをＤＡＣ制御部１６に出力し、ＤＡＣ制御部１６は、これらデータとロード要求とに基づいてＤＡＣ３１の出力電圧をＶ２にする制御を行う（時刻ｔ２７）。この制御が終了すると、設定コマンド制御部１４ａは、次に記憶されたコマンド（レコードＲ３５の内容）を設定コマンドバッファ１３ａから読み出して、タイマ１５ａを制御して時間Ｔ２を計時させる。
【００６１】
以下同様に、設定コマンド制御部１４ａによるＤＡＣ制御部１６の制御によってＤＡＣ３１の出力電圧がＶ３に設定され（時刻ｔ２８）、設定コマンド制御部１４ａによるタイマ１５ａの制御によって時間Ｔ３が計時される。ここで、図４（ａ）を参照すると、時間Ｔ３を計時する「ウェイトコマンド」が格納されたレコードＲ３７のフィールドＦ４には値が「１」であるトリガ発行フラグが格納されているため、設定コマンド制御部１４ａは測定コマンド制御部１４ｂに対してトリガ信号Ｔｒ３を出力する（時刻ｔ２９）。
【００６２】
トリガ信号Ｔｒ３が入力されると、測定コマンド制御部１４ｂは、ＡＤＣ制御部１８の制御の下で継続して実行されているＡＤＣ３３の測定を停止させる連続コンバージョン終了命令をＡＤＣ制御部１８に出力する。この連続コンバージョン終了命令を受け取ると、ＡＤＣ制御部１８は、ＡＤＣ３３に対するコンバージョン信号の出力を停止した上で、制御が終了した旨を示す制御終了信号を測定コマンド制御部１４ｂに出力する。
【００６３】
以上の処理が終了すると、測定データバッファ２０に格納された測定データがＣＰＵ１１によって読み出されてメモリ１２内の測定データ格納領域（図示省略）に格納される。このメモリ１２に格納された測定データは、試験プログラムに基づく所定のタイミング、或いはユーザからの指示があったタイミングで読み出され、ＤＵＴ４０のパス／フェイル（良／不良）を判定するために用いられる。
【００６４】
以上説明した通り、本動作例では、測定コマンド制御部１４ｂがＣＰＵ１１からのトリガ信号に基づくトリガ信号Ｔｒ２によってＤＵＴ４０に現れる直流信号をアナログ回路１９に測定させる制御を一定の時間間隔で行い、かかる制御が行われている最中に設定コマンド制御部１４ａがＣＰＵ１１からのトリガ信号に基づくトリガ信号Ｔｒ１によってＤＵＴ４０に印加すべき直流信号をアナログ回路１９に生成させる制御を開始している。そして、直流信号を生成させる制御が終了すると、設定コマンド制御部１４ａが測定コマンド制御部１４ｂに対してトリガ信号Ｔｒ３を出力し、測定コマンド１４ｂの制御を終了させている。このため、ＤＵＴ４０の直流試験を行うためのＤＡＣ３１やリレー３２の設定が変更された場合であってもＤＵＴ４０に印加される直流信号の変動を高い精度で測定することができる。
【００６５】
〔第２実施形態〕
図６は、本発明の第２実施形態による直流試験装置の要部構成を示すブロック図である。図６に示す通り、本実施形態の直流試験装置２は、図１に示す第１実施形態による直流試験装置１が備える設定コマンド制御部１４ａ及び測定コマンド制御部１４ｂに代えて設定コマンド制御部２４ａ及び測定コマンド制御部２４ｂを設けるとともに、新たに割込生成部２５を追加した構成であり、アナログ回路１９の制御の終了をＣＰＵ１１に通知できるようにしたものである。
【００６６】
設定コマンド制御部２４ａ及び測定コマンド制御部２４ｂは、図１に示す設定コマンド制御部１４ａ及び測定コマンド制御部１４ｂとほぼ同様のものであるが、コマンドを実行する度に実行終了を示す実行終了信号Ｓ１，Ｓ２（終了信号）を外部に出力可能である点が設定コマンド制御部１４ａ及び測定コマンド制御部１４ｂとは相違する。割込生成部２５は、設定コマンド制御部２４ａから出力される実行終了信号Ｓ１及び測定コマンド制御部２４ｂから出力される実行終了信号Ｓ２に基づいて、コマンドの実行終了をＣＰＵ１１に割り込みとして通知する割込信号Ｓ３を生成する。
【００６７】
ここで、上記の設定コマンド制御部２４ａ及び測定コマンド制御部２４ｂは、設定コマンドバッファ１３ａ及び測定コマンドバッファ１３ｂに記憶されるコマンドに付加されている割込通知フラグ（第３フラグ情報）に基づいて実行終了信号Ｓ１，Ｓ２を外部に出力する。図７は、本発明の第２実施形態における設定コマンドバッファ及び測定コマンドバッファの記憶内容の一例を示す図である。
【００６８】
図７（ａ），（ｂ）に示す通り、設定コマンドバッファ１３ａ及び測定コマンドバッファ１３ｂには、第１実施形態と同様に、コマンドとコマンドに付加される情報とがレコード形式で記憶される。しかしながら、本実施形態では、１つのレコードが、コマンド自体が格納されるフィールドＦ１、コマンドに関連するパラメータが格納されるフィールドＦ２、トリガ同期フラグが格納されるフィールドＦ３、及びトリガ発行フラグが格納されるフィールドＦ４に加えて、割込通知フラグが格納されるフィールドＦ５からなる。
【００６９】
上記の割込通知フラグは、値が「１」である場合にＣＰＵ１１に対してコマンドの実行終了を示す実行終了信号を出力することを意味する。従って、図７（ａ）に示す例では、レコードＲ５１の「リレー設定コマンド」の実行が終了した時点で設定コマンド制御部２４ａから実行終了信号Ｓ１が出力され、図７（ｂ）に示す例では、レコードＲ６１の「ＡＤＣ連続実行コマンド」の実行が終了した時点で測定コマンド制御部２４ｂから実行終了信号Ｓ２が出力されることになる。これら実行終了信号Ｓ１，Ｓ２の少なくとも一方が出力されると、割込生成部２５において割込信号Ｓ３が出力されてＣＰＵ１１に出力される。
【００７０】
割込信号Ｓ３によって、ＣＰＵ１１はアナログ回路１９に対する制御の全てが終了する前に、コマンドの実行状況を知ることができる。これにより、例えばある制御が終了した時点でＣＰＵ１１が次の処理を実行し、或いは次の制御を実行させることができ、処理の間の待ち時間を削減して試験に要する時間を短縮することができる。例えば、「ＡＤＣ実行コマンド」の実行終了が通知された場合には、ＣＰＵ１１が測定データバッファ２０に格納されている測定データの読み出しを直ちに開始することで、試験に要する時間を短縮することができる。また、ある制御が開始されてから一定時間経過しても割込信号Ｓ３が入力されない場合には、ＣＰＵ１１がアナログ回路１９で生じた異常が生じたと判断し、試験を中断することも可能である。これにより、早期に異常に対する対策を行うことができる。
【００７１】
以上、本発明の実施形態による直流試験装置及び半導体試験装置について説明したが、本発明は上述した実施形態に制限されることなく、本発明の範囲内で自由に変更が可能である。例えば、上記実施形態では、ＣＰＵ１１から出力されるトリガ信号に基づいて設定コマンド制御部１４ａ及び測定コマンド制御部１４ｂの動作を制御する例について説明したが、バスＢ１を介して外部から入力されるトリガ信号を用いても同様の制御を行うことができる。また、設定コマンドバッファ１３ａと測定コマンドバッファ１３ｂとは別々のメモリで実現する必要は必ずしもなく、これらををまとめて１つのメモリで実現しても良い。
【００７２】
本発明の直流試験装置は、設定コマンド制御部１４ａの動作を開始させるトリガ信号、或いは測定コマンド制御部１４ｂの動作を開始させるトリガ信号を内部トリガレジスタ２１ａ，２１ｂに書き込んだ後は、基本的には設定コマンド制御部１４ａ又は測定コマンド制御部１４ｂによってアナログ回路１９が制御され、ＣＰＵ１１がアナログ回路１９を制御する必要はない。このため、トリガ信号の書き込みを行った後は、ＣＰＵ１１が他の処理（例えば、アナログ回路１９を制御するための次の命令をメモリ１２に格納する処理）を行うことができ、これによってもＤＵＴ４０の試験に要する時間を短縮することができる。
【００７３】
尚、本発明の半導体試験装置は、メモリの試験を行うメモリテスタといわれる半導体試験装置、半導体論理回路を試験するロジックテスタといわれる半導体試験装置、ＬＣＤ（Liquid Crystal Display：液晶表示ディスプレイ）の駆動ドライバを試験するトライバテスタといわれる半導体試験装置、その他の各種の半導体試験装置であってよく、本発明の直流試験装置はこれらの何れにも適用可能である。
【符号の説明】
【００７４】
１，２            直流試験装置
１１              ＣＰＵ
１３ａ            設定コマンドバッファ
１３ｂ            測定コマンドバッファ
１４ａ            設定コマンド制御部
１４ｂ            測定コマンド制御部
１９              アナログ回路
４０              ＤＵＴ
Ｓ１，Ｓ２        実行終了信号
Ｔｒ１〜Ｔｒ３    トリガ信号
【図１】
2010266371.tif 000003
【図２】
2010266371.tif 000004
【図３】
2010266371.tif 000005
【図４】
2010266371.tif 000006
【図５】
2010266371.tif 000007
【図６】
2010266371.tif 000008
【図７】
2010266371.tif 000009