(57)【要約】【課題】動作性能及び信頼性を向上させた半導体装置の作製方法を提供する。【解決手段】単結晶シリコン基板の一部からなる単結晶シリコン薄膜を、単結晶シリコン基板を熱酸化して得られた第１の酸化シリコン膜上に有し、第１の酸化シリコン膜が、シリコン基板上に設けられた第２の酸化シリコン膜に貼り合わされたシリコン基板を用いる半導体装置の作製方法であって、単結晶シリコン薄膜から複数の島状シリコン層を形成し、複数の島状シリコン層の熱酸化工程後に、複数の島状シリコン層上にポリシリコンでなるゲート電極を形成し、ゲート電極の側面にサイドウォールを形成し、複数の島状シリコン層にソース領域及びドレイン領域を形成し、ゲート電極、ソース領域、ドレイン領域に金属膜を形成し、加熱してゲート電極、ソース領域、ドレイン領域にシリサイドを形成し、複数の島状シリコン層を覆って、層間絶縁膜を形成する半導体装置の作製方法を提供する。【選択図】図５
2010016391.tif 000002
【特許請求の範囲】
【請求項１】
単結晶シリコン基板の一部からなる単結晶シリコン薄膜を、前記単結晶シリコン基板を熱酸化して得られた第１の酸化シリコン膜上に有し、前記第１の酸化シリコン膜が、シリコン基板上に設けられた第２の酸化シリコン膜に貼り合わされた前記シリコン基板を用いる半導体装置の作製方法であって、
前記単結晶シリコン薄膜から複数の島状シリコン層を形成し、
前記複数の島状シリコン層の熱酸化工程後に、前記複数の島状シリコン層上にポリシリコンでなるゲート電極を形成し、
前記ゲート電極の側面にサイドウォールを形成し、
前記複数の島状シリコン層にソース領域及びドレイン領域を形成し、
前記ゲート電極、前記ソース領域、前記ドレイン領域に金属膜を形成し、加熱して前記ゲート電極、前記ソース領域、前記ドレイン領域にシリサイドを形成し、
前記複数の島状シリコン層を覆って、層間絶縁膜を形成することを特徴とする半導体装置の作製方法。
【請求項２】
請求項１において、前記第１の酸化シリコン膜は、０．０５μｍから０．５μｍであることを特徴とする半導体装置の作製方法。
【請求項３】
支持基板上の薄い第１の酸化シリコン膜と、
前記第１の酸化シリコン膜より厚い熱酸化膜からなる第２の酸化シリコン膜を表面に有する、水素を導入した単結晶シリコン基板を、前記第１の酸化シリコン膜に貼り付け、分断して得られた単結晶シリコン薄膜と、を有する前記支持基板を用いる半導体装置の作製方法であって、
前記単結晶シリコン薄膜から複数の島状シリコン層を形成し、
前記複数の島状シリコン層の熱酸化工程後に、前記複数の島状シリコン層上にポリシリコンでなるゲート電極を形成し、
前記ゲート電極の側面にサイドウォールを形成し、
前記複数の島状シリコン層にソース領域及びドレイン領域を形成し、
前記ゲート電極、前記ソース領域、前記ドレイン領域に金属膜を形成し、加熱して前記ゲート電極、前記ソース領域、前記ドレイン領域にシリサイドを形成し、
前記複数の島状シリコン層を覆って、層間絶縁膜を形成することを特徴とする半導体装置の作製方法。
【請求項４】
請求項３において、前記第２の酸化シリコン膜は、０．０５μｍから０．５μｍであることを特徴とする半導体装置の作製方法。
【請求項５】
第１の酸化シリコン膜を有するシリコン基板と、
熱酸化膜からなる第２の酸化シリコン膜を有し、水素を導入した単結晶シリコン基板とを用い、
前記第１の酸化シリコン膜と前記第２の酸化シリコン膜とを貼り合わせて前記単結晶シリコン基板を分断して前記シリコン基板上に単結晶シリコン薄膜を作製し、前記貼り合わせ界面が前記単結晶シリコン薄膜より前記シリコン基板に近い前記シリコン基板を用いる半導体装置の作製方法であって、
前記単結晶シリコン薄膜から複数の島状シリコン層を形成し、
前記複数の島状シリコン層の熱酸化工程後に、前記複数の島状シリコン層上にポリシリコンでなるゲート電極を形成し、
前記ゲート電極の側面にサイドウォールを形成し、
前記複数の島状シリコン層にソース領域及びドレイン領域を形成し、
前記ゲート電極、前記ソース領域、前記ドレイン領域に金属膜を形成し、加熱して前記ゲート電極、前記ソース領域、前記ドレイン領域にシリサイドを形成し、
前記複数の島状シリコン層を覆って、層間絶縁膜を形成することを特徴とする半導体装置の作製方法。
【請求項６】
請求項５において、前記第２の酸化シリコン膜は、０．０５μｍから０．５μｍであることを特徴とする半導体装置の作製方法。
【請求項７】
請求項１乃至請求項６のいずれか一項において、前記金属膜はコバルト、チタンまたはタングステンであることを特徴とする半導体装置の作製方法。
【請求項８】
請求項１乃至請求項７のいずれか一項において、前記層間絶縁膜は窒化シリコン膜からなることを特徴とする半導体装置の作製方法。
【請求項９】
単結晶シリコン基板の一部からなる単結晶シリコン薄膜を、前記単結晶シリコン基板を熱酸化して得られた第１の酸化シリコン膜上に有し、前記第１の酸化シリコン膜が、シリコン基板上に設けられた第２の酸化シリコン膜に貼り合わされた前記シリコン基板を用いる半導体装置の作製方法であって、
前記単結晶シリコン薄膜から複数の島状シリコン層を形成し、
前記複数の島状シリコン層の熱酸化工程後に、熱酸化により形成されたゲート絶縁膜上にポリシリコンでなるゲート電極を形成することを特徴とする半導体装置の作製方法。
【請求項１０】
請求項９において、前記第１の酸化シリコン膜は、０．０５μｍから０．５μｍであることを特徴とする半導体装置の作製方法。
【請求項１１】
支持基板上の薄い第１の酸化シリコン膜と、
前記第１の酸化シリコン膜より厚い熱酸化膜からなる第２の酸化シリコン膜を表面に有する、水素を導入した単結晶シリコン基板を、前記第１の酸化シリコン膜に貼り付け、分断して得られた単結晶シリコン薄膜と、を有する前記支持基板を用いる半導体装置の作製方法であって、
前記単結晶シリコン薄膜から複数の島状シリコン層を形成し、
前記複数の島状シリコン層の熱酸化工程後に、熱酸化により形成されたゲート絶縁膜上にポリシリコンでなるゲート電極を形成することを特徴とする半導体装置の作製方法。
【請求項１２】
請求項１１において、前記第２の酸化シリコン膜は、０．０５μｍから０．５μｍであることを特徴とする半導体装置の作製方法。
【請求項１３】
第１の酸化シリコン膜を有するシリコン基板と、
熱酸化膜からなる第２の酸化シリコン膜を有し、水素を導入した単結晶シリコン基板とを用い、
前記第１の酸化シリコン膜と前記第２の酸化シリコン膜とを貼り合わせて前記単結晶シリコン基板を分断して前記シリコン基板上に単結晶シリコン薄膜を作製し、前記貼り合わせ界面が前記単結晶シリコン薄膜より前記シリコン基板に近い前記シリコン基板を用いる半導体装置の作製方法であって、
前記単結晶シリコン薄膜から複数の島状シリコン層を形成し、
前記複数の島状シリコン層の熱酸化工程後に、熱酸化により形成されたゲート絶縁膜上にポリシリコンでなるゲート電極を形成することを特徴とする半導体装置の作製方法。
【請求項１４】
請求項１３において、前記第２の酸化シリコン膜は、０．０５μｍから０．５μｍであることを特徴とする半導体装置の作製方法。
【請求項１５】
請求項３または１１において、前記支持基板はシリコン基板であることを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は絶縁表面を有する基板上に形成された単結晶シリコン薄膜を用いた薄膜トラン
ジスタ（以下、ＴＦＴと呼ぶ）の作製方法を提供するものであり、ＴＦＴで構成された半
導体回路を含む半導体装置の作製方法に関する。
【０００２】
なお、本明細書中において半導体装置とは半導体特性を利用することで機能しうる装置全
般を指し、液晶表示装置に代表される電気光学装置、ＴＦＴを集積化した半導体回路、ま
たその様な電気光学装置や半導体回路を部品として含む電子機器をもその範疇に含むもの
とする。
【背景技術】
【０００３】
近年、ＶＬＳＩ技術が飛躍的な進歩を遂げる中で低消費電力を実現するＳＯＩ（Silicon 
on Insulator）構造が注目されている。この技術は従来バルク単結晶シリコンで形成され
ていたＦＥＴの活性領域（チャネル形成領域）を、単結晶シリコン薄膜とする技術である
。
【０００４】
ＳＯＩ基板では単結晶シリコン上に酸化シリコンでなる埋め込み酸化膜が存在し、その上
に単結晶シリコン薄膜が形成される。この様なＳＯＩ基板の作製方法は様々な方法が知ら
れているが、最近では貼り合わせＳＯＩ基板が注目されている。貼り合わせＳＯＩ基板と
は、その名の通り２枚のシリコン基板を貼り合わせることでＳＯＩ構造を実現するもので
ある。この技術は将来的にはガラス基板などの上にも単結晶シリコン薄膜を形成できる可
能性がある。
【０００５】
その貼り合わせＳＯＩ基板の中でも最近特に注目されているのがSmart-Cut（SOITEC社の
登録商標）と呼ばれる技術である。Smart-Cut法は１９９６年にフランスのSOITEC社で開
発された技術であり、水素脆化を利用した貼り合わせＳＯＩ基板の作製方法である。Smar
t-Cut法の詳細な技術に関しては、「工業調査会,電子材料８月号,pp.83〜87,1997」に詳
しい。
【０００６】
また、他の方法としてＥＬＴＲＡＮ（キャノンの登録商標）と呼ばれる技術が知られてい
る。この技術は多孔質シリコン層の選択性エッチングを利用したＳＯＩ基板の作製方法で
ある。ＥＬＴＲＡＮ法の詳細な技術に関しては、「T.Yonehara,K.Sakaguchi and T.Hamag
uchi:Appl.Phys.Lett.43[3],253（1983）」に詳しい。
【０００７】
どちらの方法を用いても基板上に所望の厚さの単結晶シリコン薄膜を形成することが可能
である。しかしながら、両方法ともに２枚の基板を貼り合わせる工程において高温の熱処
理を行うため、形成された単結晶シリコン薄膜には強い応力が発生し、残存してしまうと
いった問題がある。
【０００８】
この時の応力が単結晶シリコン薄膜で形成されたＴＦＴの活性層に残ってしまうと、キャ
リアのトラップ準位として働いたり、ＴＦＴ特性の経時変化を招く要因ともなりうる。こ
の問題点は、Smart-Cut法やＥＬＴＲＡＮ法を用いる上で非常に重要な問題点であり、根
本的な解決が要求されている。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本願発明は上記問題点を解決するための手段を提供するものであり、Smart-Cut法やＥＬ
ＴＲＡＮ法で形成された単結晶シリコン薄膜から応力に起因する準位や欠陥を除去するた
めの方法を提供することを課題とする。
【００１０】
そして、その様な単結晶シリコン薄膜を用いたＴＦＴの動作性能の向上、延いてはＴＦＴ
を用いた半導体回路や電気光学装置の動作性能の向上や信頼性の向上を課題とする。さら
に、その様な半導体回路や電気光学装置を搭載した電子機器の動作性能の向上や信頼性の
向上を課題とする。
【課題を解決するための手段】
【００１１】
本明細書で開示する発明の構成は、主表面上に酸化シリコン膜を有する第１単結晶シリコ
ン基板に対して主表面側から水素を添加し、水素添加層を形成する第１工程と、前記第１
単結晶シリコン基板と支持体となる第２基板とを前記酸化シリコン膜を介して貼り合わせ
る第２工程と、第１熱処理により前記第１単結晶シリコン基板を分断する第３工程と、前
記第３工程によって前記第２基板の上に残存した単結晶シリコン薄膜に対して第２熱処理
を行う第４工程と、前記単結晶シリコン薄膜の主表面を平坦化する第５工程と、前記単結
晶シリコン薄膜をパターニングして島状シリコン層を形成する第６工程と、前記島状シリ
コン層に対して熱酸化処理を行う第７工程と、を有することを特徴とする。
【００１２】
また、他の発明の構成は、主表面上に酸化シリコン膜を有する第１単結晶シリコン基板に
対して主表面側から水素を添加し、水素添加層を形成する第１工程と、前記第１単結晶シ
リコン基板と支持体となる第２基板とを前記酸化シリコン膜を介して貼り合わせる第２工
程と、第１熱処理により前記第１単結晶シリコン基板を分断する第３工程と、前記第３工
程によって前記第２基板の上に残存した単結晶シリコン薄膜の主表面を平坦化する第４工
程と、前記単結晶シリコン薄膜をパターニングして島状シリコン層を形成する第５工程と
、前記島状シリコン層に対して熱酸化処理を行う第６工程と、を有することを特徴とする
。
【００１３】
また、他の発明の構成は、第１単結晶シリコン基板を陽極酸化することにより多孔質シリ
コン層を形成する第１工程と、前記多孔質シリコン層上に単結晶シリコン薄膜をエピタキ
シャル成長させる第２工程と、前記単結晶シリコン薄膜上に酸化シリコン膜を形成する第
３工程と、前記第１単結晶シリコン基板と支持体となる第２基板とを前記酸化シリコン膜
を介して貼り合わせる第４工程と、前記第１単結晶シリコン基板及び前記第２基板に対し
て第１熱処理を行う第５工程と、前記第１単結晶シリコン基板を前記多孔質シリコン層が
露呈するまで研磨する第６工程と、前記多孔質シリコン層を除去し、前記単結晶シリコン
薄膜を露呈させる第７工程と、前記単結晶シリコン薄膜をパターニングして島状シリコン
層を形成する第８工程と、前記島状シリコン層に対して熱酸化処理を行う第９工程と、を
有することを特徴とする。
【００１４】
また、他の発明の構成は、第１単結晶シリコン基板を陽極酸化することにより多孔質シリ
コン層を形成する第１工程と、前記多孔質シリコン層上に単結晶シリコン薄膜をエピタキ
シャル成長させる第２工程と、前記単結晶シリコン薄膜上に酸化シリコン膜を形成する第
３工程と、前記第１単結晶シリコン基板と支持体となる第２基板とを前記酸化シリコン膜
を介して貼り合わせる第４工程と、前記第１単結晶シリコン基板を前記多孔質シリコン層
が露呈するまで研磨する第５工程と、前記多孔質シリコン層を除去し、前記単結晶シリコ
ン薄膜を露呈させる第６工程と、前記単結晶シリコン薄膜をパターニングして島状シリコ
ン層を形成する第７工程と、前記島状シリコン層に対して熱酸化処理を行う第８工程と、
を有することを特徴とする。
【００１５】
なお、前記熱酸化処理は１０５０〜１１５０℃（代表的には１１００℃）の温度で行われ
る。１１００℃付近を超えるとSi-O-Si結合の応力緩和が起こり貼り合わせ界面が安定化
する。
【００１６】
また、上記構成において、前記熱酸化処理はハロゲン元素を含む酸化性雰囲気中で行われ
ることが好ましい。ハロゲン元素を含む酸化性雰囲気としては酸素と塩化水素（ＨＣｌ）
の混合ガスや酸素と三フッ化窒素（ＮＦ3）の混合ガスなどを用いると良い。
【００１７】
勿論、他の方法としてドライＯ2酸化、ウェットＯ2酸化、スチーム（水蒸気）酸化、パイ
ロジェニック酸化（水素燃焼酸化）、酸素分圧酸化などを用いることも可能である。
【００１８】
以上の様な構成からなる本願発明であるが、最も重要な要旨は、Smart-Cut法やＥＬＴＲ
ＡＮ法を用いて形成した単結晶シリコン薄膜でなる島状シリコン層に対して高い温度での
熱処理工程を施すことにある。こうすることによって単結晶シリコン層中の応力が緩和さ
れ、ＴＦＴの活性層中から応力歪みに起因するトラップ準位や欠陥を除去することができ
る。
【００１９】
従って、最終的な活性層の結晶性を元の単結晶の状態にほぼ回復させ、ＴＦＴの動作性能
及び信頼性を向上させることが可能となり、ＴＦＴで半導体回路を構成する全ての半導体
装置の動作性能及び信頼性を向上させることができる。
【発明の効果】
【００２０】
Smart-Cut法やＥＬＴＲＡＮ法に代表される貼り合わせＳＯＩ技術で単結晶シリコン薄膜
を形成するにあたって、形成されたシリコン層内部の結晶性をほぼ完全な単結晶に回復す
ることができる。即ち、ＴＦＴの活性層としてトラップ準位や欠陥の殆どない単結晶シリ
コン薄膜を用いることが可能となる。
【００２１】
従って、基板上に形成された複数のＴＦＴの動作性能及び信頼性を大幅に向上させること
が可能となる。また、それに伴い複数のＴＦＴで回路を構成した半導体回路、電気光学装
置、さらには半導体回路や電気光学装置を搭載した電子機器の動作性能及び信頼性の向上
を実現することができる。
【図面の簡単な説明】
【００２２】
【図１】島状シリコン層の形成工程を示す図。
【図２】島状シリコン層の形成工程を示す図。
【図３】島状シリコン層の形成工程を示す図。
【図４】島状シリコン層の形成工程を示す図。
【図５】ＴＦＴの作製工程を示す図。
【図６】半導体回路の構成を示す図。
【図７】半導体回路の構成を示す図。
【図８】電子機器の構成を示す図。
【発明を実施するための形態】
【００２３】
本願発明の実施の形態について、以下に記載する実施例でもって詳細な説明を行うことと
する。
【実施例１】
【００２４】
本願発明の構成について、図１、図２を用いて説明する。まず、単結晶シリコン基板１０
１を用意する。次いで熱酸化処理を行い、その主表面（素子形成面）に酸化シリコン膜１
０２を形成する。膜厚は実施者が適宜決定すれば良いが、0.05〜0.5μmとすれば良い。こ
の酸化シリコン膜１０２は後にＳＯＩ基板の埋め込み酸化膜として機能する。（図１（Ａ
））
【００２５】
次に、単結晶シリコン基板１０１の主表面側から酸化シリコン膜１０２を通して水素を添
加する。この場合、水素イオンの形でイオンインプランテーション法を用いて水素添加を
行えば良い。勿論、水素の添加工程を他の手段で行うことも可能である。こうして水素添
加層１０３が形成される。本実施例では水素イオンを１×１０16〜１×１０17atoms/cm2
のドーズ量で添加する。（図１（Ｂ））
【００２６】
なお、水素添加層１０３が形成される深さは後に単結晶シリコン薄膜の膜厚を決定するた
め、精密な制御が必要である。本実施例では単結晶シリコン基板１０１の主表面と水素添
加層１０３との間に５０nm厚の単結晶シリコン層が残る様に水素添加プロファイルの深さ
方向の制御を行っている。
【００２７】
次に、単結晶シリコン基板１０１と絶縁表面を有する基板（第２基板）とを貼り合わせる
。第２基板としては、表面に薄い酸化シリコン膜を設けた基板が代表的に用いられる。基
板はシリコン基板、石英基板、セラミックス基板、結晶化ガラス基板など、耐熱性の高い
基板が用いられる。本実施例では薄い酸化シリコン膜１０４を設けたシリコン基板１０５
を用いる。（図１（Ｃ））
【００２８】
この時、貼り合わせ界面は親水性の高い酸化シリコン膜同士となるので、両表面に含まれ
た水分の反応により水素結合で接着される。
【００２９】
次に、４００〜６００℃（典型的には５００℃）の熱処理（第１熱処理）を行う。この熱
処理により水素添加層１０３では微小空乏の体積変化が起こり、水素添加層１０３に沿っ
て破断面が発生する。これにより第１単結晶シリコン基板１０１は分断され、第２基板の
上には酸化シリコン膜１０２と単結晶シリコン薄膜１０６が残される。（図２（Ａ））
【００３０】
次に、第２熱処理工程として１０５０〜１１５０℃の温度範囲でファーネスアニール工程
を行う。この工程では貼り合わせ界面において、Si-O-Si結合の応力緩和が起こり、貼り
合わせ界面が安定化する。即ち、単結晶シリコン薄膜１０６を第２基板１０４上に完全に
接着させるための工程となる。本実施例ではこの工程を１１００℃２時間で行う。
【００３１】
こうして貼り合わせ界面が安定化することで埋め込み酸化膜１０７が画定する。
なお、図２（Ｂ）において埋め込み酸化膜１０７中の点線は、貼り合わせ界面を示してお
り、界面が強固に接着されたことを意味している。
【００３２】
次に、単結晶シリコン薄膜１０６の表面を研磨工程によって平坦化する。研磨工程は公知
のあらゆる手段を用いることができるが、ＣＭＰ（ケミカルメカニカルポリッシング）と
呼ばれる研磨技術を用いれば良い。
【００３３】
次に、単結晶シリコン薄膜１０６をパターニングして、後にＴＦＴの活性層となる島状シ
リコン層１０８を形成する。（図２（Ｃ））
【００３４】
ここまでの工程は通常のSmart-Cut法と同じである。本願発明の重要な構成は、この後に
続く熱酸化工程である。
【００３５】
次に、複数の島状シリコン層１０８に対して熱酸化処理を行う。この熱酸化処理により島
状シリコン層１０８の内部に存在していたトラップ準位や欠陥が消滅し、結晶性の回復し
た島状シリコン層１０９が形成される。なお、１１０で示されるのは熱酸化処理によって
形成された酸化シリコン膜である。この酸化シリコン膜１１０はＴＦＴのゲート絶縁膜と
して活用しても良い。
【００３６】
この熱酸化処理は酸化性雰囲気であれば良いが、好ましくはハロゲン元素を含む酸化性雰
囲気で行うと良い。本実施例では三フッ化窒素（ＮＦ3）を含む酸素雰囲気で、８００℃
２時間の熱酸化処理を行う。
【００３７】
この工程の目的は、島状シリコン層１０８の内部に残存する応力を緩和することにある。
その点について説明する。
【００３８】
図２（Ｂ）の工程で高い温度での熱処理を加える際、単結晶シリコン薄膜１０６には強い
応力がかかり、その結果、薄膜内部には応力に起因するトラップ準位や欠陥が発生する。
このトラップ準位や欠陥はパターニングして活性層となった後でも残存してしまう。この
様なトラップ準位は言うまでもなくキャリア（電子又は正孔）の移動を妨げる原因となり
、ＴＦＴ特性を著しく低下させてしまう。
【００３９】
しかしながら、本願発明の構成では図２（Ｄ）の熱酸化工程を行うことにより島状シリコ
ン層内部のトラップ準位や欠陥が消滅するのでＴＦＴ特性の大幅な向上及び信頼性の向上
を実現することができる。
【実施例２】
【００４０】
本実施例は実施例１の作製工程の順序を変えた場合の例である。途中までは実施例１と同
様であるので説明は省略する。
【００４１】
まず、実施例１と同様の手順で図２（Ａ）の基板分断工程までを終了させる。次に、第２
基板上に残存した単結晶シリコン薄膜をＣＭＰ等の手段により研磨して平坦化したら、パ
ターニング工程を行って島状シリコン層を形成する。
【００４２】
そして、島状シリコン層を形成したら、その状態で熱酸化処理を行う。即ち、貼り合わせ
界面の安定化と島状シリコン層内のトラップ準位や欠陥の低減とを同一の熱処理（温度範
囲は１０５０〜１１５０℃）で一度に行ってしまうことが本実施例の特徴となる。
【００４３】
この様に、実施例１では、貼り合わせ界面の安定化のための第２熱処理工程と、トラップ
準位や欠陥の低減のための熱酸化工程とを分けて行っていたが、本実施例によれば両工程
を兼ねることで工程数を削減することができる。
【実施例３】
【００４４】
実施例１及び実施例２ではSmart-Cut法により形成した単結晶シリコン薄膜中からトラッ
プ準位や欠陥を低減する例を示したが、本願発明は他の貼り合わせＳＯＩ技術で形成され
た単結晶シリコン薄膜に対しても有効である。
【００４５】
本実施例では、貼り合わせＳＯＩ技術の一つであるＥＬＴＲＡＮ法で形成された単結晶シ
リコン薄膜に対して本願発明を適用した場合の例について図３、図４を用いて説明する。
【００４６】
まず、単結晶シリコン基板３０１を用意し、その主表面を陽極酸化することにより多孔質
シリコン層３０２を形成する。陽極酸化工程はフッ酸とエタノールの混合溶液中で行えば
良い。ＥＬＴＲＡＮ法自体が公知であるので詳細な説明はここでは省略する。
【００４７】
そして、その多孔質シリコン層３０２上にエピタキシャル成長により１００nm厚の単結晶
シリコン薄膜３０３を形成する。（図３（Ａ））
【００４８】
単結晶シリコン薄膜３０３を形成したら、熱酸化工程を行って単結晶シリコン薄膜上に１
００nm厚の酸化シリコン膜３０４を形成する。この酸化シリコン膜３０４は後にＳＯＩ基
板の埋め込み酸化膜として機能する。また、この熱酸化工程により単結晶シリコン薄膜３
０５の膜厚は５０nmとなる。（図３（Ｂ））
【００４９】
次に、表面に薄い酸化シリコン膜３０６を形成したセラミックス基板（第２基板）３０７
と、前述の単結晶シリコン基板３０１とを貼り合わせる。（図３（Ｃ）
）
【００５０】
貼り合わせが終了したら、次に１０５０〜１１５０℃の温度で熱処理工程を行い、酸化シ
リコン同士でなる貼り合わせ界面の安定化を行う。本実施例ではこの熱処理工程を１１０
０℃２時間で行う。なお、実施例１でも説明した様に、点線で示しているのは完全に接着
された貼り合わせ界面である。（図３（Ｄ））
【００５１】
次に、ＣＭＰ等の機械的な研磨により単結晶シリコン基板３０１を裏面側から研磨し、多
孔質シリコン層３０２が露呈したところで研磨を終了する。こうして図４（Ａ）の状態を
得る。
【００５２】
次に、多孔質シリコン層３０２をウェットエッチングして選択的に除去する。用いるエッ
チャントはフッ酸水溶液と過酸化水素水溶液との混合溶液が良い。４９％ＨＦと３０％Ｈ
2Ｏ2を１：５で混合した溶液は、単結晶シリコン層と多孔質シリコン層との間で１０万倍
以上の選択比を持つことが報告されている。
【００５３】
こうして図４（Ｂ）の状態が得られる。この状態ではセラミックス基板３０７上に埋め込
み酸化膜３０８（厳密には酸化シリコン膜３０４及び３０６との積層膜）が設けられ、そ
の上に単結晶シリコン薄膜３０５が形成された状態を得る。
【００５４】
次に、単結晶シリコン薄膜３０５に対してパターニングを施し、島状シリコン層３０９を
形成する。勿論、この島状シリコン層は基本的にＴＦＴの活性層として利用することにな
る。（図４（Ｃ））
【００５５】
ここまで説明した数値条件等は本実施例に限定されるものではなく、公知のＥＬＴＲＡＮ
法の技術をそのまま利用することができる。
【００５６】
島状シリコン層３０９を形成したら、本願発明の特徴である熱酸化工程を行う。
本実施例では酸素雰囲気中に塩化水素ガスを混合した状態で、９５０℃３０分の熱酸化処
理を行う。勿論、塩化水素以外に三フッ化窒素等、他のハロゲン系ガスを混合しても良い
。また、ドライ酸素、ウェット酸素等、公知の熱酸化雰囲気であっても構わない。（図４
（Ｄ））
【００５７】
こうして島状シリコン層３０９内のトラップ準位や欠陥が消滅し、内部にキャリアの移動
を妨げる要因のない単結晶シリコン層からなる島状シリコン層３１０を形成することがで
きる。また、この時形成される酸化シリコン膜３１１はそのままＴＦＴのゲート絶縁膜と
して用いることもできる。
【００５８】
以上の様にして、欠陥等のない島状シリコン層を形成し、それを活性層とするＴＦＴを作
製することでＴＦＴの動作性能及び信頼性を大幅に向上することができる。そして、それ
に伴いＴＦＴを用いた半導体回路、電気光学装置、さらには電子機器の動作性能及び信頼
性をも向上することができる。
【実施例４】
【００５９】
本実施例は実施例３の作製工程の順序を変えた場合の例である。途中までは実施例３と同
様であるので説明は省略する。
【００６０】
まず、実施例３と同様の手順で図３（Ｃ）の貼り合わせ工程までを終了させる。
次に、図３（Ｄ）の熱処理工程を行わずにそのまま図４（Ａ）に示した研磨工程に進む。
そして、図４（Ｃ）のパターニング工程まで終了させる。
【００６１】
そして、島状シリコン層を形成したら、その状態で熱酸化処理を行う。即ち、貼り合わせ
界面の安定化と島状シリコン層内のトラップ準位や欠陥の低減とを同一の熱処理（温度範
囲は１０５０〜１１５０℃）で一度に行ってしまうことが本実施例の特徴となる。
【００６２】
この様に、実施例３では、貼り合わせ界面の安定化のための熱処理工程と、トラップ準位
や欠陥の低減のための熱酸化工程とを分けて行っていたが、本実施例によれば両工程を兼
ねることで工程数を削減することができる。
【実施例５】
【００６３】
本実施例では、実施例１乃至実施例４の構成を用いて形成された島状シリコン層を用いて
ＴＦＴを作製する場合について図５を用いて説明する。
【００６４】
まず、実施例１乃至実施例４のいずれかの作製工程に従って島状シリコン層５０１を形成
する。なお、本実施例では島状シリコン層５０１中のトラップ準位や欠陥を除去するため
の熱酸化工程と同時にゲート絶縁膜（酸化シリコン膜）５０２を形成する。そしてゲート
絶縁膜５０２上にｎ型ポリシリコン膜でなるゲート電極５０３を形成する。（図５（Ａ）
）
【００６５】
次に、ゲート電極５０３をマスクとして自己整合的にｎ型またはｐ型を付与する不純物を
添加する。本実施例ではｎ型ＴＦＴを作製する例とし、不純物としてリンを添加する。勿
論、ｐ型ＴＦＴを形成するならばボロンを添加すれば良い。この工程により不純物領域５
０４を形成する。（図５（Ｂ））
【００６６】
また、ゲート電極直下のシリコン層中に逆導電型不純物（例えばｎ型ＴＦＴに対してはボ
ロン）を添加してＴＦＴのしきい値電圧を制御することも有効である。
この不純物はゲート電極上からスルードープによって添加しても良いし、ゲート電極形成
前に予め添加しておいても良い。
【００６７】
こうして図５（Ｂ）の状態が得られたら、次に酸化シリコン膜でなるサイドウォール（サ
イドスペーサー）５０５を形成する。サイドウォール５０５は公知の異方性エッチング技
術を用いることで形成できる。
【００６８】
サイドウォール５０５を形成した後、再びリンの添加工程を行い、前述の不純物領域５０
４よりも濃度の高い不純物領域を形成する。この二度に渡る不純物添加工程を経て、ソー
ス領域５０６、ドレイン領域５０７、ＬＤＤ領域５０８、チャネル形成領域５０９が画定
する。（図５（Ｃ））
【００６９】
次に、熱アニール工程を行い、前工程で添加した不純物の活性化と、添加時のダメージに
よるシリコン層の損傷の回復とを行う。この熱アニール工程はファーネスアニール、レー
ザーアニール、ランプアニールのいずれかの手段を単独又は併用して行えば良い。
【００７０】
次に、図５（Ｃ）の状態で全面をコバルト膜（図示せず）で覆い、熱アニール処理を行っ
てコバルトシリサイド層５１０を形成する。コバルト以外にもチタン、タングステン等の
金属膜を用いることもできる。この工程は公知のサリサイド技術であるので詳細な説明は
省略する。
【００７１】
次に、樹脂材料でなる層間絶縁膜５１１を１μmの厚さに形成する。層間絶縁膜５１１と
しては、他にも酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜を用いても良い
し、これらの絶縁膜を積層しても良い。
【００７２】
次に、層間絶縁膜５１１にコンタクトホールを形成してアルミニウムを主成分とする材料
でなるソース配線５１２及びドレイン配線５１３を形成する。最後に素子全体に対して水
素雰囲気中で３５０℃２時間のファーネスアニールを行い、水素化を完了する。
【００７３】
こうして、図５（Ｄ）に示す様なＴＦＴが得られる。なお、本実施例で説明した構造は一
例であって本願発明を適用しうるＴＦＴ構造はこれに限定されない。従って、公知のあら
ゆるトップゲート構造のＴＦＴに対して適用可能である。
【００７４】
さらに、図５（Ｄ）の構造においてドレイン配線５１３と電気的に接続する画素電極（図
示せず）を公知の手段で形成すればアクティブマトリクス型表示装置の画素スイッチング
素子を形成することも容易である。
【００７５】
即ち、本願発明は液晶表示装置やＥＬ（エレクトロルミネッセンス）表示装置などの電気
光学装置の作製方法としても非常に有効な技術である。
【００７６】
この様に、本願発明はあらゆる構造のＴＦＴに対して適用可能であり、本願発明を利用し
て様々な半導体回路を構築することができる。即ち、本願発明はＴＦＴでもって形成され
た半導体回路を含むあらゆる半導体装置に対して適用できると言える。
【実施例６】
【００７７】
本実施例では、実施例５の作製工程に従って形成されたＴＦＴでもって半導体回路を構成
した液晶表示装置の例を図６に示す。画素ＴＦＴ（画素スイッチング素子）の作製方法や
セル組工程は公知の手段を用いれば良いので詳細な説明は省略する。
【００７８】
図６において１１は絶縁表面を有する基板、１２は画素マトリクス回路、１３はソースド
ライバー回路、１４はゲイトドライバー回路、１５は対向基板、１６はＦＰＣ（フレキシ
ブルプリントサーキット）、１７は信号処理回路である。
【００７９】
信号処理回路１７としては、Ｄ／Ａコンバータ、γ補正回路、信号分割回路などの従来Ｉ
Ｃで代用していた様な処理を行う回路を形成することができる。勿論、ガラス基板上にＩ
Ｃチップを設けて、ＩＣチップ上で信号処理を行うことも可能である。
【００８０】
さらに、本実施例では液晶表示装置を例に挙げて説明しているが、アクティブマトリクス
型の表示装置であればＥＬ（エレクトロルミネッセンス）表示装置やＥＣ（エレクトロク
ロミックス）表示装置に本願発明を適用することも可能であることは言うまでもない。
【００８１】
なお、本実施例に示した液晶表示装置を作製するにあたって、実施例１乃至実施例４のい
ずれの構成を採用しても構わない。
【実施例７】
【００８２】
本願発明は従来のＩＣ技術全般に適用することが可能である。即ち、現在市場に流通し
ている全ての半導体回路に適用できる。例えば、ワンチップ上に集積化されたＲＩＳＣプ
ロセッサ、ＡＳＩＣプロセッサ等のマイクロプロセッサに適用しても良いし、Ｄ／Ａコン
バータ等の信号処理回路から携帯機器（携帯電話、ＰＨＳ、モバイルコンピュータ）用の
高周波回路に適用しても良い。
【００８３】
図７に示すのは、マイクロプロセッサの一例である。マイクロプロセッサは典型的には
ＣＰＵコア２１、ＲＡＭ２２、クロックコントローラ２３、キャッシュメモリー２４、キ
ャッシュコントローラ２５、シリアルインターフェース２６、Ｉ／Ｏポート２７等から構
成される。
【００８４】
勿論、図７に示すマイクロプロセッサは簡略化した一例であり、実際のマイクロプロセ
ッサはその用途によって多種多様な回路設計が行われる。
【００８５】
しかし、どの様な機能を有するマイクロプロセッサであっても中枢として機能するのは
ＩＣ（Integrated Circuit）２８である。ＩＣ２８は半導体チップ２９上に形成された集
積化回路をセラミック等で保護した機能回路である。
【００８６】
そして、その半導体チップ２９上に形成された集積化回路を構成するのが本願発明の構
造を有するＮチャネル型ＴＦＴ３０、Ｐチャネル型ＴＦＴ３１である。
なお、基本的な回路はＣＭＯＳ回路を最小単位として構成することで消費電力を抑えるこ
とができる。
【００８７】
また、本実施例に示したマイクロプロセッサは様々な電子機器に搭載されて中枢回路と
して機能する。代表的な電子機器としてはパーソナルコンピュータ、携帯型情報端末機器
、その他あらゆる家電製品が挙げられる。また、車両（自動車や電車等）の制御用コンピ
ュータなども挙げられる。
【実施例８】
【００８８】
本願発明の電気光学装置は、様々な電子機器のディスプレイとして利用される。
その様な電子機器としては、ビデオカメラ、スチルカメラ、プロジェクター、プロジェク
ションＴＶ、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュー
タ、携帯情報端末（モバイルコンピュータ、携帯電話等）など
【００８９】
図８（Ａ）は携帯電話であり、本体２００１、音声出力部２００２、音声入力部２００３
、表示装置２００４、操作スイッチ２００５、アンテナ２００６で構成される。本願発明
を音声出力部２００２、音声入力部２００３、表示装置２００４やその他の信号制御回路
に適用することができる。
【００９０】
図８（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０
３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本願発
明を表示装置２１０２、音声入力部２１０３やその他の信号制
【００９１】
図８（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カ
メラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示装置２２０５で構成され
る。本願発明は表示装置２２０５やその他の信号制御回路に適用できる。
【００９２】
図８（Ｄ）はヘッドマウントディスプレイであり、本体２３０１、表示装置２３０２、バ
ンド部２３０３で構成される。本発明は表示装置２３０２やその他の信号制御回路に適用
することができる。
【００９３】
図８（Ｅ）はリア型プロジェクターであり、本体２４０１、光源２４０２、表示装置２４
０３、偏光ビームスプリッタ２４０４、リフレクター２４０５、２４０６、スクリーン２
４０７で構成される。本発明は表示装置２４０３やその他の信号制御回路に適用すること
ができる。
【００９４】
図８（Ｆ）はフロント型プロジェクターであり、本体２５０１、光源２５０２、表示装置
２５０３、光学系２５０４、スクリーン２５０５で構成される。本発明は表示装置２５０
３やその他の信号制御回路に適用することができる。
【００９５】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用すること
が可能である。
【図１】
2010016391.tif 000003
【図２】
2010016391.tif 000004
【図３】
2010016391.tif 000005
【図４】
2010016391.tif 000006
【図５】
2010016391.tif 000007
【図６】
2010016391.tif 000008
【図７】
2010016391.tif 000009
【図８】
2010016391.tif 000010