(57)【要約】      （修正有）【課題】負荷急変時に、スイッチング電源装置の出力電圧低下を抑えることができるスイッチング電源装置を提供する。【解決手段】制御回路１１０は、電源電圧生成回路２５，２６からの信号を受取るべく結合された制御端子ＣＯＮＴＲＯＬと、制御端子ＣＯＮＴＲＯＬが受取った電圧信号Ｖｃｃに応じて、スイッチング素子１のスイッチング動作を調整するスイッチ制御回路２０と、制御端子ＣＯＮＴＲＯＬに接続されたダミー負荷回路１００を備えた。【選択図】図１
2010093922.tif 000002
【特許請求の範囲】
【請求項１】
第１の直流電圧を発生する電圧源に接続された電源のエネルギー伝達要素に結合されるスイッチング素子と、前記スイッチング素子のスイッチング動作を制御する制御回路と、前記第１の直流電圧のスイッチングにより第２の直流電圧を出力電圧として生成する出力電圧生成回路と、前記第２の直流電圧を安定化制御する出力電圧制御回路と、前記出力電圧制御回路により安定化制御された信号を、前記制御回路による前記第１の直流電圧のスイッチングを制御する為の信号と、前記制御回路の電源電圧を生成する電源電圧生成回路を備えたスイッチング電源装置において、
前記制御回路は、前記電源電圧生成回路からの信号を受取るべく結合された制御端子と、前記制御端子が受取った電圧信号に応じて、前記スイッチング素子のスイッチング動作を調整するスイッチ制御回路と、前記制御端子に接続されたダミー負荷回路を備えた、スイッチング電源装置。
【請求項２】
前記制御回路は、一定周波数の信号を出力する発振器と、前記スイッチング素子を流れる電流を検出し、素子電流検出信号として出力する電流検出回路と、前記制御端子電圧と基準電圧との差からなる誤差電圧信号を生成して出力する誤差増幅器と、前記素子電流検出信号と前記誤差電圧信号とを比較し、比較した比較信号を出力する比較器と、比較信号に応じて前記スイッチング素子のデューティサイクルを調整するスイッチング信号制御回路、を具備する請求項１記載のスイッチング電源装置。
【請求項３】
前記制御回路は、前記スイッチング素子を流れる電流を検出し、素子電流検出信号として出力する電流検出回路と、前記素子電流検出信号と基準電圧とを比較し、比較した比較信号を出力する比較器と、比較器の出力信号により前記スイッチング素子の最大電流を制限するスイッチング素子電流制限回路と、前記制御端子電圧と基準電圧との差からなる誤差電圧信号を生成して出力する誤差増幅器と、誤差増幅器の出力信号に応じて、前記スイッチング素子の周波数を制御する周波数制御回路、を具備する請求項１記載のスイッチング電源装置。
【請求項４】
前記ダミー負荷回路は、前記制御端子が基準の設定電圧を下回った後、一定時間のみ前記ダミー負荷回路を導通させる導通時間制御回路を具備する請求項１〜３記載のスイッチング電源装置。
【請求項５】
前記制御回路は、前記誤差電圧信号のレベルを検出して下限電圧値と上限電圧値と、を切り換えて出力する軽負荷検出用比較器と、該軽負荷検出用比較器の出力信号に応じて動作し、前記誤差電圧信号が前記下限電圧値よりも小さい場合には前記スイッチング素子が発振することを停止し、前記誤差電圧信号が前記上限電圧値よりも大きい場合には前記スイッチング素子の発振を再開するゲート手段とを含む軽負荷検出回路とを具備する請求項２記載のスイッチング電源装置。
【請求項６】
前記制御端子が基準電圧を下回り、かつ前記誤差電圧信号が前記上限電圧値よりも大きい場合、前記ダミー負荷回路を導通させることを特徴とする請求項４記載のスイッチング電源装置。
【請求項７】
前記制御端子が基準電圧を下回った後、前記スイッチング素子が設定した回数発振した後、前記ダミー負荷回路を導通させることを特徴とする請求項４記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源装置であり特に、負荷急変時における出力電圧変動を抑制できるスイッチング電源装置に関する。
【背景技術】
【０００２】
従来のスイッチング電源装置について図面を参照しながら説明する。
【０００３】
図１３は入力側と出力側とが電気的に絶縁された従来のスイッチング電源用半導体装置を用いたスイッチング電源装置の回路構成を示している。スイッチング電源用半導体装置は、例えば、パワーＭＯＳＦＥＴ等からなるスイッチング素子１と、該スイッチング素子１を制御する制御回路５０とを有している。
【０００４】
図１３に示すスイッチング電源装置において、例えば、主入力端子に入力される商用電源からの交流電流は、ダイオードブリッジ等からなる整流器２１により整流される。続いて、入力コンデンサ２２により平滑化されて直流電圧Ｖinとなり、電力変換用のトランス２３に入力される。トランス２３は、１次巻線２３ａ、補助巻線２３ｂ及び２次巻線２３ｃを有しており、生成された直流電圧Ｖinが１次巻線２３ａに入力される。
【０００５】
トランス２３の１次巻線２３ａに入力された直流電圧Ｖinは、スイッチング素子１により制御される。このとき、スイッチング素子１のスイッチング動作によって、トランス２３の２次巻線２３ｃに電磁誘導による起電力が発生する。
【０００６】
２次巻線２３ｃに発生した起電力による電流は、２次巻線２３ｃと接続されたダイオード２６及び出力コンデンサ２７により整流され且つ平滑化されて、出力電圧Ｖｏの直流電力として負荷２８に供給される。
【０００７】
トランス２３の補助巻線２３ｂにも起電力が発生し、補助巻線２３ｂから出力される交流電流は、ダイオード２４及びコンデンサ２５からなる電源電圧生成回路７０により整流及び平滑化されて制御端子電圧Ｖccが生成される。
【０００８】
制御端子電圧Ｖccにより駆動される制御回路５０は、スイッチング素子１のゲートに制御信号を出力する。ここで、制御端子電圧Ｖccは、トランス２３の２次巻線２３ｃから負荷２８に供給される出力電圧Ｖｏと比例しており、該出力電圧Ｖｏを安定させる帰還信号としても用いられる。
【０００９】
制御回路５０は、スイッチング素子１に印加するスイッチング信号を出力する発振器６と、制御端子電圧Ｖccと基準電圧との差からなる誤差電圧信号ＶＥＡＯを出力する誤差増幅器３と、スイッチング素子１を流れるスイッチング素子電流ＩＤを検出して素子電流検出信号ＶＣＬを出力する素子電流検出回路１３と、誤差電圧信号ＶＥＡＯと素子電流検出信号ＶＣＬとを比較し、比較結果を出力する比較器５と、比較信号に基づいてスイッチング信号の出力を制御するスイッチング信号制御回路２０とを有している。
【００１０】
スイッチング信号制御回路２０は、セット端子に発振器６からのクロック信号８を受け、リセット端子に比較器５の出力信号を受けるＲＳフリップフロップ回路９と、入力端子に発振器６からの最大デューティサイクル信号７を受け、他の入力端子にＲＳフリップフロップ回路９からの出力信号を受けるＮＡＮＤ回路１０と、ＮＡＮＤ回路１０の出力信号を受け、これを反転増幅して制御信号を出力するゲートドライバ１２とから構成されている。
【００１１】
以下、前記のように構成されたスイッチング電源装置の動作を説明する。
【００１２】
図１３において、まず、装置が起動された直後には、商用電源からの交流電流が整流器２１に入力されると、入力された交流電流が整流器２１と入力コンデンサ２２とにより、整流且つ平滑化されて直流電圧Ｖinに変換され、変換された直流電圧Ｖinはトランス２３の１次巻線２３ａに印加される。このとき、直流電圧Ｖinは、制御回路５０に含まれる内部電流供給回路２を介して電流が供給され、電源電圧生成回路７０のコンデンサ２５が充電される。
【００１３】
その後、電源電圧生成回路７０において、制御端子電圧Ｖccが制御回路５０の起動電圧にまで達すると、制御回路５０が動作を開始する。これにより、スイッチング素子１へのスイッチング動作の制御が開始されると共に、起動・停止回路１１が内部電流供給回路２を停止する。
【００１４】
制御回路５０は、負荷２８に対する出力電圧Ｖｏが所定の電圧で安定化するように、制御端子電圧Ｖccに基づいてスイッチング素子１によるスイッチング動作を制御する。具体的には、負荷２８に対する出力電圧Ｖｏと制御端子電圧Ｖccとをトランス２３の補助巻線２３ｂと２次巻線２３ｃの巻線比に比例した電圧とすると共に、比較器５に、誤差増幅器３からの誤差電圧信号ＶＥＡＯと、素子電流検出回路１３からの素子電流検出信号ＶＣＬとを比較し、両信号ＶＥＡＯ、ＶＣＬが互いに等しくなったときに、ＲＳフリップフロップ回路９のリセット端子にハイレベルの出力信号を出力するようにしている。
【００１５】
次に、図１４のタイミングチャートに示すように、時刻ｔ４０〜ｔ４１の負荷電流減少時において、負荷２８に対する電流供給量が減り、負荷供給電流Ｉｏが低下すると、出力電圧Ｖｏが若干上昇する。これを受けて、帰還側の電源電圧生成回路７０の制御端子電圧Ｖccも上昇し、誤差増幅器３からの誤差電圧信号ＶＥＡＯが低下する。
【００１６】
負荷電流減少時、誤差電圧信号ＶＥＡＯが低下した状態で、誤差電圧信号ＶＥＡＯと素子電流検出信号ＶＣＬとが等しくなると、比較器５からＲＳフリップフロップ回路９のリセット端子にリセット信号が出力されるため、ＮＡＮＤ回路１０からは、定常負荷時よりも早いタイミングでスイッチング素子１をオフ状態とする信号が出力される。その結果、スイッチング素子１は、スイッチング動作時におけるオン状態となる時間が短くなるため、スイッチング素子１を流れるスイッチング素子電流ＩＤが減少する。
【００１７】
このように、従来のスイッチング電源装置における制御回路５０は、出力電圧Ｖｏと比例した制御端子電圧Ｖccに応じて、スイッチング素子１のデューティサイクルを制御することにより、負荷２８に供給される負荷供給電流Ｉｏの変化に対して出力電圧Ｖｏを安定させている。
【特許文献１】特許第３４３４７８８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
しかしながら、前記従来のスイッチング電源装置では、図１５の時刻ｔ５１のように負荷供給電流Ｉｏが増加時には出力電圧および電源電圧生成回路７０の制御端子電圧Ｖccが低下することでスイッチング素子１を流れるスイッチング素子電流ＩＤを上昇させ、出力電圧の低下を抑制するが、制御端子電圧Ｖccの低下スピードはコンデンサ２５と制御回路５０での消費電流Ｉｃｃにより決定される為、負荷電流が急激に変化した場合は制御端子電圧Ｖccの低下が負荷電流の変化スピードに追従できず、十分なスイッチング素子電流を出力できない為、時刻ｔ５２のように過渡的な出力電圧低下を起こす問題がある。更にコンデンサ２５は電源電圧安定化の為、大きな容量値を必要とし、この制御端子電圧Ｖccの低下スピードの遅れによる出力電圧低下がより顕著に現れてしまう。本発明は、このような問題を解決するものであり、その目的は負荷電流急変時の出力電圧変動を抑制できるスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【００１９】
本発明の請求項１に記載のスイッチング電源装置は、第１の直流電圧を発生する電圧源に接続された電源のエネルギー伝達要素に結合されるスイッチング素子と、前記スイッチング素子のスイッチング動作を制御する制御回路と、前記第１の直流電圧のスイッチングにより第２の直流電圧を出力電圧として生成する出力電圧生成回路と、前記第２の直流電圧を安定化制御する出力電圧制御回路と、前記出力電圧制御回路により安定化制御された信号を、前記制御回路による前記第１の直流電圧のスイッチングを制御する為の信号として前記制御回路に伝達する制御信号伝達回路と、前記制御回路の電源電圧を生成する電源電圧生成回路を備えたスイッチング電源装置において、前記制御回路は、前記制御信号伝達回路からの信号を含む前記電源電圧生成回路からの信号を受取るべく結合された制御端子と、前記制御端子が受取った電圧信号に応じて、前記スイッチング素子のスイッチング動作を調整するスイッチ制御回路と、前記制御端子に接続されたダミー負荷回路を備え、前記ダミー負荷回路は、前記制御端子が基準電圧を下回った場合、導通させることを特徴とする。前記ダミー負荷回路が導通させることにより、前記制御端子電圧の低下が早くなり、負荷急変時の応答性が改善する。
【００２０】
本発明の請求項２に記載のスイッチング電源装置は、請求項１記載のスイッチング電源装置であって、前記制御回路は、一定周波数の信号を出力する発振器と、前記スイッチング素子を流れる電流を検出し、素子電流検出信号として出力する電流検出回路と、前記制御端子電圧と基準電圧との差からなる誤差電圧信号を生成して出力する誤差増幅器と、前記素子電流検出信号と前記誤差電圧信号とを比較し、比較した比較信号を出力する比較器と、比較信号に応じて前記スイッチング素子のデューティサイクルを調整するスイッチング信号制御回路を備え、前記制御端子電圧に応じて、前記スイッチング素子のデューティサイクルを調整することで、前記出力電圧の安定を行うことを特徴とする。
【００２１】
本発明の請求項３に記載のスイッチング電源装置は、請求項１記載のスイッチング電源装置であって、前記制御回路は、前記スイッチング素子を流れる電流を検出し、素子電流検出信号として出力する電流検出回路と、前記素子電流検出信号と基準電圧とを比較し、比較した比較信号を出力する比較器と、比較器の出力信号により前記スイッチング素子の最大電流を制限するスイッチング素子電流制限回路と、前記制御端子電圧と基準電圧との差からなる誤差電圧信号を生成して出力する誤差増幅器と、誤差増幅器の出力信号に応じて、前記スイッチング素子の周波数を制御する周波数制御回路を備え、前記制御端子電圧に応じて、前記スイッチング素子の周波数を制御することで、前記出力電圧の安定を行うことを特徴とする。
【００２２】
本発明の請求項５に記載のスイッチング電源装置は、請求項２記載のスイッチング電源装置であって、前記制御回路は、前記誤差電圧信号のレベルを検出して下限電圧値と上限電圧値と、を切り換えて出力する軽負荷検出用比較器と、該軽負荷検出用比較器の出力信号に応じて動作し、前記誤差電圧信号が前記下限電圧値よりも小さい場合には前記スイッチング素子が発振することを停止し、前記誤差電圧信号が前記上限電圧値よりも大きい場合には前記スイッチング素子の発振を再開するゲート手段とを含む軽負荷検出回路を備え、軽負荷時に前記スイッチング素子を間欠発振させることで、前記スイッチング電源装置の軽負荷時の消費電力を削減することを特徴とする。
【００２３】
本発明の請求項６に記載のスイッチング電源装置は、請求項４に記載のスイッチング電源装置であって、前記制御端子が基準電圧を下回り、かつ前記誤差電圧信号が前記上限電圧値よりも大きい場合、前記ダミー負荷回路を導通させることで、前記制御回路の軽負荷時の消費電力を削減することを特徴とする。
【００２４】
本発明の請求項７に記載のスイッチング電源装置は、請求項４に記載のスイッチング電源装置であって、前記制御端子が基準電圧を下回った後、前記スイッチング素子が設定した回数発振した後、前記ダミー負荷回路を導通させることで、前記スイッチング素子の間欠発振時の前記制御回路の消費電力を削減することを特徴とする。
【発明の効果】
【００２５】
本発明のスイッチング電源装置は上記構成を有し、制御端子電圧Ｖccが一定以下になった際に制御回路の消費電流Ｉｃｃを増加させる機能を設けることにより、負荷急変時の出力電圧変動を抑制できるといった効果がある。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施の形態を示すスイッチング電源装置について、図面を参照しながら具体的に説明する。
【００２７】
（第１の実施形態）
本発明の実施の形態１のスイッチング電源装置を説明する。
【００２８】
図２は本発明の実施の形態１のスイッチング電源装置における半導体装置の一構成例を示す回路図である。なお、図２において、図１３に示す従来のスイッチング電源装置と同一の構成要素については、同一の符号を付して説明を省略する。
【００２９】
スイッチング素子１とスイッチング素子１のスイッチング動作を制御する制御回路１１０を備え、その制御回路１１０内にはダミー負荷回路１００が制御端子および誤差増幅器３の出力に接続されており、ダミー負荷回路１００は比較器１０１、抵抗１０２、Ｐ型ＭＯＳＦＥＴ１０３から構成されており、図２に示すように各回路が接続されている。
【００３０】
以上のように構成された、スイッチング電源装置の負荷電流急変時の動作を、図９を用いて説明する。図９は図２の各部の動作波形を説明したタイムチャートである。図１３に示す従来のスイッチング電源装置との動作の違いは、この負荷急変時の動作となる。
【００３１】
時刻ｔ１において負荷電流ＩＯが増加した際に、制御端子電圧が低下し、制御端子電圧に応じた誤差増幅器３からの出力信号が、時刻ｔ２で一定電圧（ＶＥＡＯ１）以上になると比較器１０１からローレベルの信号がＰ型ＭＯＳＦＥＴ１０３に入力され、Ｐ型ＭＯＳＦＥＴ１０３が導通することで、制御回路１１０の消費電流Ｉｃｃが増加する。これにより負荷電流が増加した際の制御端子電圧が急激に低下し、誤差増幅器３からの出力信号ＶＥＡＯが急激に大きくなる。この出力信号ＶＥＡＯと素子電流検出信号ＶＣＬとが等しくなると、比較器５からＲＳフリップフロップ回路９のリセット端子にリセット信号が出力されるため、ＮＡＮＤ回路１０からは出力信号ＶＥＡＯが大きくなるにつれて、スイッチング素子１のオン状態開始から遅いタイミングでスイッチング素子１をオフ状態とする信号が出力される。その結果、スイッチング素子１は、スイッチング動作時におけるオン状態となる時間が長くなるため、スイッチング素子１を流れるスイッチング素子電流ＩＤが増加する。
【００３２】
その結果、出力電圧は上昇するように働くことから、負荷急変時の出力電圧変動を抑制できる。また、Ｐ型ＭＯＳＦＥＴ１０３に流れる電流量を制御することで、スイッチング電源装置は安定したスイッチング動作を実現できる。
【００３３】
（第２の実施形態）
本発明の実施の形態２のスイッチング電源装置を説明する。
【００３４】
図４は本発明の実施の形態２のスイッチング電源装置における半導体装置の一構成例を示す回路図である。なお、図４において、図２に示す本発明の実施の形態１のスイッチング電源装置と同一の構成要素については、同一の符号を付して説明を省略する。
【００３５】
スイッチング素子１とスイッチング素子１のスイッチング動作を制御する制御回路１５０を備え、その制御回路１５０内にはダミー負荷回路１３０が制御端子、誤差増幅器３の出力および導通時間制御回路１４０の出力に接続されており、ダミー負荷回路１３０は比較器１３１、ＮＯＲ回路１３２、インバータ１３３、抵抗１３４、Ｐ型ＭＯＳＦＥＴ１３５が図に示すように各回路が接続されている。
【００３６】
導通時間制御回路１４０はダミー負荷回路１３０に接続されており、導通時間制御回路１４０は定電流源１４１、Ｐ型ＭＯＳＦＥＴ１４２、Ｎ型ＭＯＳＦＥＴ１４３、コンデンサ１４４から構成されており、図４に示すよう各回路が接続されている。定電流源１４１、Ｐ型ＭＯＳＦＥＴ１４２、Ｎ型ＭＯＳＦＥＴ１４３、コンデンサ１４４により、比較器の出力よりも一定時間（Ｔ１）遅延した信号を出力し、ＮＯＲ回路１３２に入力する。
【００３７】
以上のように構成された、スイッチング電源装置の負荷電流急変時の動作を、図１０を用いて説明する。図１０は図４の各部の動作波形を説明したタイムチャートである。図２に示す第１の実施例との動作の違いは、この導通時間制御回路による動作である。
【００３８】
時刻ｔ１１において負荷電流ＩＯが増加した際に、制御端子電圧が低下し、制御端子に応じた誤差増幅器３からの出力信号が、時刻ｔ１２で一定電圧（ＶＥＡＯ１）以上になると比較器１３１からローレベルの信号が、ＮＯＲ回路１３２と導通時間制御回路１４０に入力される。ここで、導通時間制御回路１４０により、一定時間遅延した信号が、ＮＯＲ回路１３２に入力される。ＮＯＲ回路１３２に入力された信号とインバータ１３３を介してＰ型ＭＯＳＦＥＴ１３５に入力され、誤差増幅器３の出力が時刻ｔ１２で一定電圧（ＶＥＡＯ１）以上になった後、時刻ｔ１５までの一定期間のみＰ型ＭＯＳＦＥＴ１３５を導通することで、制御回路１５０の消費電流Ｉｃｃが増加する。これにより負荷電流が増加した際の制御端子電圧が急激に低下し、誤差増幅器３からの出力信号ＶＥＡＯが急激に大きくなる。この出力信号ＶＥＡＯと素子電流検出信号ＶＣＬとが等しくなると、比較器５からＲＳフリップフロップ回路９のリセット端子にリセット信号が出力されるため、ＮＡＮＤ回路１０からは出力信号ＶＥＡＯが大きくなるにつれて、スイッチング素子１のオン状態開始から遅いタイミングでスイッチング素子１をオフ状態とする信号が出力される。その結果、スイッチング素子１は、スイッチング動作時におけるオン状態となる時間が長くなるため、スイッチング素子１を流れるスイッチング素子電流ＩＤが増加する。
【００３９】
その結果、出力電圧は上昇するように働くことから、負荷急変時の出力電圧変動を抑制できる。また、Ｐ型ＭＯＳＦＥＴ１３５に流れる電流量を制御することで、スイッチング電源装置は安定したスイッチング動作を実現できる。
【００４０】
（第３の実施形態）
本発明の実施の形態３のスイッチング電源装置を説明する。
【００４１】
図６は本発明の実施の形態３のスイッチング電源装置における半導体装置の一構成例を示す回路図である。なお、図６において、図２に示す本発明の実施の形態１のスイッチング電源装置と同一の構成要素については、同一の符号を付して説明を省略する。
【００４２】
スイッチング素子１とスイッチング素子１のスイッチング動作を制御する制御回路１９０を備え、その制御回路１９０内にはダミー負荷回路１７０が制御端子、誤差増幅器３の出力および軽負荷間欠発振回路１８０の出力に接続されており、ダミー負荷回路１７０は比較器１７１、インバータ１７２、ＮＡＮＤ回路１７３、抵抗１７４、Ｐ型ＭＯＳＦＥＴ１７５が図に示すように各回路が接続されている。
【００４３】
軽負荷間欠発振回路１８０は誤差増幅器３の出力、発振器６の出力８、ＲＳフリップフロップ回路９およびダミー負荷回路１７０に接続されている。
【００４４】
以上のように構成された、スイッチング電源装置の負荷電流急変時の動作を、図１１を用いて説明する。図１１は図６の各部の動作波形を説明したタイムチャートである。
【００４５】
誤差信号３からの出力信号が軽負荷間欠発振回路に入力され、誤差信号３からの出力信号ＶＥＡＯがヒステリシス特性を持つ基準電圧ＶＥＡＯ２より小さい場合、スイッチング素子１の発振を停止、基準電圧ＶＥＡＯ２より大きい場合、スイッチング素子１を発振させるという間欠動作を行う。ここで、ＮＡＮＤ回路１７３には軽負荷間欠発振回路からの出力とインバータ１７２を介して比較器１７１の出力が入力され、時刻ｔ２３において負荷電流ＩＯが増加した際に、制御端子電圧が低下し、制御端子に応じた誤差増幅器３からの出力信号が、時刻ｔ２４で一定電圧（ＶＥＡＯ１）より大きく、かつ一定電圧（ＶＥＡＯ２）より大きい場合にＰ型ＭＯＳＦＥＴ１７５を導通することで、制御回路１９０の消費電流Ｉｃｃが増加する。これにより負荷電流が増加した際の制御端子電圧が急激に低下し、誤差増幅器３からの出力信号ＶＥＡＯが急激に大きくなる。この出力信号ＶＥＡＯと素子電流検出信号ＶＣＬとが等しくなると、比較器５からＲＳフリップフロップ回路９のリセット端子にリセット信号が出力されるため、ＮＡＮＤ回路１０からは出力信号ＶＥＡＯが大きくなるにつれて、スイッチング素子１のオン状態開始から遅いタイミングでスイッチング素子１をオフ状態とする信号が出力される。その結果、スイッチング素子１は、スイッチング動作時におけるオン状態となる時間が長くなるため、スイッチング素子１を流れるスイッチング素子電流ＩＤが増加する。
【００４６】
その結果、出力電圧は上昇するように働くことから、負荷急変時の出力電圧変動を抑制できる。一方負荷電流ＩＯが小さい場合、制御端子電圧が上昇し、誤差増幅器３からの出力信号ＶＥＡＯが基準電圧ＶＥＡＯ２より小さい場合、Ｐ型ＭＯＳＦＥＴ１７５を非導通にすることで、軽負荷間欠発振時の制御回路１９０の消費電流Ｉｃｃの増加を抑制できる。また、Ｐ型ＭＯＳＦＥＴ１３５に流れる電流量を制御することで、スイッチング電源装置は安定したスイッチング動作を実現できる。
【００４７】
（第４の実施形態）
本発明の実施の形態４のスイッチング電源装置を説明する。
【００４８】
図８は本発明の実施の形態４のスイッチング電源装置における半導体装置の一構成例を示す回路図である。なお、図８において、図６に示す本発明の実施の形態３のスイッチング電源装置と同一の構成要素については、同一の符号を付して説明を省略する。
【００４９】
スイッチング素子１とスイッチング素子１のスイッチング動作を制御する制御回路２３０を備え、その制御回路２３０内にはダミー負荷回路２１０が制御端子およびカウンタ回路２２０の出力に接続されており、ダミー負荷回路２１０は抵抗２１１、Ｐ型ＭＯＳＦＥＴ２１２が図に示すように各回路が接続されている。
【００５０】
カウンタ回路２２０はゲートドライバ１２の出力、軽負荷間欠発振回路１８０の出力およびＰ型ＭＯＳＦＥＴ２１２に接続されている。
【００５１】
以上のように構成された、スイッチング電源装置の負荷電流急変時の動作を、図１２を用いて説明する。図１２は図８の各部の動作波形を説明したタイムチャートである。図６に示す第３の実施例との動作の違いは、このカウンタ回路による動作である。
【００５２】
軽負荷間欠発振回路１８０からの出力信号およびゲートドライバ１２から発振信号が、カウンタ回路２２０に入力され、軽負荷間欠発振回路１８０からの出力信号が一定電圧（ＶＥＡＯ２）以上になるとカウンタ回路２２０に入力されたゲートドライバ１２からの発振信号がカウントされる。カウンタ回路２２０で、ゲートドライバ１２からの発振信号からスイッチング素子１の発振回数をカウントし、時刻ｔ３１、ｔ３５、ｔ４１のように軽負荷間欠発振回路１８０からの出力信号が一定電圧（ＶＥＡＯ２）以上になった後、スイッチング素子１の発振回数が一定回数（Ｎ回）発振後にＰ型ＭＯＳＦＥＴ２１２を導通させ、制御回路の消費電流Ｉｃｃを増加させる。また、時刻ｔ３２、ｔ３９、ｔ４２のようにＰ型ＭＯＳＦＥＴ２１２は軽負荷間欠発振回路１８０からの出力信号が一定電圧（ＶＥＡＯ２）以下になると非導通となる。これにより、負荷電流が増加した際の制御端子電圧が急激に低下し、誤差増幅器３からの出力信号ＶＥＡＯが急激に大きくなる。この出力信号ＶＥＡＯと素子電流検出信号ＶＣＬとが等しくなると、比較器５からＲＳフリップフロップ回路９のリセット端子にリセット信号が出力されるため、ＮＡＮＤ回路１０からは出力信号ＶＥＡＯが大きくなるにつれて、スイッチング素子１のオン状態開始から遅いタイミングでスイッチング素子１をオフ状態とする信号が出力される。その結果、スイッチング素子１は、スイッチング動作時におけるオン状態となる時間が長くなるため、スイッチング素子１を流れるスイッチング素子電流ＩＤが増加する。
【００５３】
その結果、出力電圧は上昇するように働くことから、負荷急変時の出力電圧変動を抑制できる。一方負荷電流ＩＯが小さい場合、スイッチング素子１は間欠発振となり、スイッチング素子１の発振回数が一定回数（Ｎ回）より少ない場合は、Ｐ型ＭＯＳＦＥＴ２１３を非導通にすることで、軽負荷間欠発振時の制御回路１９０の消費電流Ｉｃｃの増加を抑制できる。また、Ｐ型ＭＯＳＦＥＴ２１３に流れる電流量を制御することで、スイッチング電源装置は安定したスイッチング動作を実現できる。
【産業上の利用可能性】
【００５４】
本発明のスイッチング電源装置は、負荷急変時の出力電圧変動抑制を必要とする電源装置に有用である。
【図面の簡単な説明】
【００５５】
【図１】本発明の実施の形態１のスイッチング電源装置を示す回路図
【図２】本発明の実施の形態１のスイッチング電源半導体装置の構成を示す回路図
【図３】本発明の実施の形態２のスイッチング電源装置を示す回路図
【図４】本発明の実施の形態２のスイッチング電源半導体装置の構成を示す回路図
【図５】本発明の実施の形態３のスイッチング電源装置を示す回路図
【図６】本発明の実施の形態３のスイッチング電源半導体装置の構成を示す回路図
【図７】本発明の実施の形態４のスイッチング電源装置を示す回路図
【図８】本発明の実施の形態４のスイッチング電源半導体装置の構成を示す回路図
【図９】本発明の実施の形態１のスイッチング電源装置の負荷急変時の動作を説明するためのタイムチャート
【図１０】本発明の実施の形態２のスイッチング電源装置の負荷急変時の動作を説明するためのタイムチャート
【図１１】本発明の実施の形態３のスイッチング電源装置の負荷急変時の動作を説明するためのタイムチャート
【図１２】本発明の実施の形態４のスイッチング電源装置の負荷急変時の動作を説明するためのタイムチャート
【図１３】従来のスイッチング電源装置の一例を示す回路図
【図１４】従来のスイッチング電源装置の動作を説明するためのタイムチャート
【図１５】従来のスイッチング電源装置の負荷急変時の動作を説明するためのタイムチャート
【符号の説明】
【００５６】
１  スイッチング素子
２  内部電流供給回路
３  誤差増幅器
４  過電流保護回路
５  比較器
６  発振器
９  ＲＳフリップフロップ回路
１０、１７３  ＮＡＮＤ回路
１１  起動・停止回路
１２  ゲートドライバ
１３  素子電流検出回路
２０  スイッチング信号制御回路
２１  整流器
２２  入力コンデンサ
２３  トランス
２３ａ  １次巻線
２３ｂ  補助巻線
２３ｃ  ２次巻線
２４、２６  ダイオード
２５、２７、１４４  コンデンサ
２８  負荷
５０、１１０、１５０、１９０、２３０  制御回路
７０  電源電圧生成回路
１００、１３０、１７０、２１０  ダミー負荷回路
１０１、１３１、１７１  比較器
１０２、１３４、１７４、２１１  抵抗
１０３、１３５、１４２、１７５、２１２  Ｐ型ＭＯＳＦＥＴ
１３２  ＮＯＲ回路
１３３、１７２  インバータ
１４０  導通時間制御回路
１４１  定電流源
１４３  Ｎ型ＭＯＳＦＥＴ
１８０  軽負荷間欠発振回路
２２０  カウンタ回路
【図１】
2010093922.tif 000003
【図２】
2010093922.tif 000004
【図３】
2010093922.tif 000005
【図４】
2010093922.tif 000006
【図５】
2010093922.tif 000007
【図６】
2010093922.tif 000008
【図７】
2010093922.tif 000009
【図８】
2010093922.tif 000010
【図９】
2010093922.tif 000011
【図１０】
2010093922.tif 000012
【図１１】
2010093922.tif 000013
【図１２】
2010093922.tif 000014
【図１３】
2010093922.tif 000015
【図１４】
2010093922.tif 000016
【図１５】
2010093922.tif 000017