(57)【要約】      （修正有）【課題】不揮発性記憶素子と、容量素子若しくは抵抗素子とを有するシステムＩＣの製造方法を提供する。【解決手段】半導体基板の主面の素子分離領域５上に下部電極１０ｃが設けられ、かつ下部電極１０ｃ上にＯＮＯ膜１１，１２，１３からなる誘電体膜を介在して上部電極１９ｃが設けられた容量素子Ｃを有する半導体集積回路装置であって、半導体基板の主面の素子分離領域５と下部電極１０ｃとの間に耐酸化性膜８、及び下部電極１０ｃと上部電極１９ｃとの間に耐酸化性膜１２を有する。【選択図】図４
2010093274.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の主面の第１の領域に形成された不揮発性記憶素子と、前記半導体基板の主面の第２の領域に形成されたＭＩＳＦＥＴと、前記半導体基板の主面の素子分離領域上に形成された抵抗素子とを有する半導体集積回路装置の製造方法であって、
熱処理を施して、前記半導体基板の主面の第１の領域に酸化シリコン膜を形成する（ａ）工程と、
前記（ａ）工程の後、前記酸化シリコン膜、及び前記半導体基板の主面の素子分離領域を覆うようにして第１の窒化シリコン膜を形成する（ｂ）工程と、
前記（ｂ）工程の後、前記半導体基板の主面の第１の領域、及び前記半導体基板の主面の素子分離領域を覆うようにして前記第１の窒化シリコン膜上に第１のシリコン膜を形成する（ｃ）工程と、
前記（ｃ）工程の後、前記半導体基板の主面の素子分離領域を覆うようにして前記第１のシリコン膜上に第２の窒化シリコン膜を形成する（ｄ）工程と、
前記（ｄ）工程の後、前記第２の窒化シリコン膜、及び前記第１のシリコン膜をパターンニングして、前記半導体基板の主面の第１の領域上に前記不揮発性記憶素子のゲート電極を形成すると共に、前記半導体基板の主面の素子分離領域上における前記第１の窒化シリコン膜上に、上面が前記第２の窒化シリコン膜で覆われた前記抵抗素子を形成する（ｅ）工程と、
前記（ｅ）工程の後、熱処理を施して、前記半導体基板の主面の第２の領域に酸化シリコン膜からなるゲート絶縁膜を形成する（ｆ）工程と、
前記（ｆ）工程の後、前記ゲート絶縁膜を覆うようにして第２のシリコン膜を形成する（ｇ）工程と、
前記（ｇ）工程の後、前記第２のシリコン膜をパターンニングして、前記ゲート絶縁膜上に前記ＭＩＳＦＥＴのゲート電極を形成する（ｈ）工程とを有することを特徴とする半導体集積回路装置の製造方法。
【請求項２】
請求項１に記載の半導体集積回路装置の製造方法において、
前記（ｂ）工程の後であって、前記（ｃ）工程の前に、前記第１の窒化シリコン膜上に酸化シリコン膜を形成する工程を更に有することを特徴とする半導体集積回路装置の製造方法。
【請求項３】
請求項１または２の何れか１項に記載の半導体集積回路装置の製造方法において、
前記素子分離領域を形成する工程は、
前記半導体基板に溝を形成する工程と、
前記溝内を含む前記半導体基板上に絶縁膜を堆積する工程と、
前記絶縁膜を研磨することで、前記溝内に前記絶縁膜を埋め込む工程とを有することを特徴とする半導体集積回路装置の製造方法。
【請求項４】
半導体基板の主面の第１領域に形成された不揮発性記憶素子と、前記半導体基板の主面の第２領域に形成されたＭＩＳＦＥＴと、前記半導体基板の主面の素子分離領域上に形成された抵抗素子とを有する半導体集積回路装置であって、
前記不揮発性記憶素子は、
前記第１領域の前記半導体基板上に形成された電荷蓄積膜と、
前記電荷蓄積膜上に形成された第１ゲート電極とを有し、
前記ＭＩＳＦＥＴは、
前記第２領域の前記半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成された第２ゲート電極とを有し、
前記容量素子は、
前記素子分離領域上に形成された第１窒化シリコン膜と、
前記第１窒化シリコン膜上に形成された前記抵抗素子とを有し、
前記不揮発性記憶素子の前記電荷蓄積膜および前記抵抗素子の前記第１窒化シリコン膜は、同層の膜で形成されており、
前記不揮発性記憶素子の前記第１ゲート電極および前記抵抗素子は、同層の第１シリコン膜で形成されていることを特徴とする半導体集積回路装置。
【請求項５】
請求項４に記載の半導体集積回路装置において、
前記素子分離領域は、前記半導体基板に形成された溝内に絶縁膜を埋め込むことで形成されていることを特徴とする半導体集積回路装置。
【請求項６】
請求項４または５の何れか１項に記載の半導体集積回路装置において、
前記不揮発性記憶素子のデータの書き込み動作は、前記電荷蓄積膜中のトラップに電子を注入することで行なわれることを特徴とする半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造技術に関し、特に、不揮発性記憶素子と、容量素子若しくは抵抗素子とを有するシステムＩＣ（Ｉntegrated Ｃircuit）に適用して有効な技術に関するものである。
【背景技術】
【０００２】
半導体集積回路装置として、例えばフラッシュメモリあるいはＥＥＰＲＯＭ（Ｅlectrically Ｅrasable Ｐrogrammable Ｒead Ｏnly Ｍemory）と呼称される不揮発性記憶装置が知られている。このフラッシュメモリにおいては、１つの不揮発性記憶素子でメモリセルを構成した１トランジスタ方式のメモリセルや、１つの不揮発性記憶素子と一つの選択用ＭＩＳＦＥＴ（Ｍetal Ｉnsulator Ｓemiconductor Ｆield Ｅffect Ｔransistor）とを直列に接続した２トランジスタ方式のメモリセルが知られている。また、不揮発性記憶素子においては、半導体基板と制御ゲート電極との間の浮遊ゲート電極（フローディングゲート電極）に情報を記憶させる浮遊ゲート型（フローティングゲート型）、半導体基板とゲート電極との間のゲート絶縁膜にＮＯ（窒化膜／酸化膜：Ｎitride／Ｏxide）膜を使用し、このゲート絶縁膜に情報を記憶させるＭＮＯＳ（Ｍetal Ｎitride Ｏxide Ｓemiconductor）型、半導体基板とゲート電極との間のゲート絶縁膜にＯＮＯ（酸化膜／窒化膜／酸化膜：Ｏxide／Ｎitride／Ｏxide）膜を使用し、このゲート絶縁膜に情報を記憶させるＭＯＮＯＳ（Ｍetal Ｏxide Ｎitride Ｏxide Ｓemiconductor）型等が知られている。また、浮遊ゲート型においては、浮遊ゲート電極と制御ゲート電極との間の層間絶縁膜にＯＮＯ膜を使用したものも知られている。
【０００３】
一方、半導体集積回路装置の中には、ＭＩＳＦＥＴ等の能動素子だけでなく、一般的には抵抗素子、容量素子等の受動素子も多数存在する。例えば遅延回路、負荷素子、発振回路、電源安定用パスコン（バイパスコンデンサ）等に使用されている。抵抗素子や容量素子においても、様々な構造のものが知られている。例えば、抵抗素子としては、半導体基板に不純物を導入して形成された拡散抵抗素子や、多結晶シリコン膜で形成されたポリシリコン抵抗素子等が知られている。容量素子としては、半導体基板に不純物を導入して形成された半導体領域（不純物拡散領域）を下部電極とし、この下部電極上に誘電体膜を介在して設けられた導電膜を上部電極とする容量素子や、半導体基板の主面の素子分離領域上に設けられた導電膜を下部電極とし、この下部電極上に誘電体膜を介在して設けられた導電膜を上部電極とする容量素子等が知られている。また、容量素子においては、誘電体膜に前述のＯＮＯ膜を使用した容量素子も知られている。
【０００４】
なお、本発明に関連する公知文献としては、下記の特許文献１（特開２０００−２６９４４９号公報）、及び特許文献２（特開２０００−１６４８３５号公報）がある。特許文献１には、フローティングゲート構造の不揮発性メモリ、及び容量素子を有する半導体集積回路装置の製造技術が開示されている。特許文献２には、フローティングゲート構造の不揮発性メモリ、高耐圧トランジスタ、及び低耐圧トランジスタを有する集積回路の製造技術が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−２６９４４９号公報
【特許文献２】特開２０００−１６４８３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
近年、マルチメディア、情報通信等の最先端技術分野においては、マイクロコンピュータ、ＤＲＡＭ、ＡＳＩＣ（Ａpplication Ｓpecific Ｉntegrated Ｃircuit）、フラッシュメモリ等をワンチップ内に混載したシステムオンチップ構造を実現することによって、データ転送速度の高速化、省スペース（実装密度向上）、低消費電力化を図る動きが活発になっている。
【０００７】
フラッシュメモリアレイ、及びマイコン等の論理演算回路を内蔵するシステムオンチップの場合、例えば、３．３Ｖの外部電源を用いて、その外部電源電圧３．３Ｖで駆動させる複数のＭＩＳＦＥＴと、低消費、高速化のために、降圧回路により１．８Ｖの第１内部電源電圧を発生させ、その第１内部電源電圧で駆動させる複数のＭＩＳＦＥＴとが必要とされる。そして、更に、昇圧回路により１０Ｖ〜１２Ｖの第２内部電源電圧を発生させ、その第２内部電源電圧（１０〜１２Ｖ）でフラッシュメモリアレイ中の選択されたメモリセルへの書き込み等のために駆動させる複数のＭＩＳＦＥＴが必要とされる。以下、前者のような３．３Ｖ或いは１．８Ｖで駆動させるＭＩＳＦＥＴを低耐圧ＭＩＳＦＥＴと称し、後者のような１０〜１２Ｖで駆動させるＭＩＳＦＥＴを高耐圧ＭＩＳＦＥＴと称する。これら低耐圧ＭＩＳＦＥＴ、及び高耐圧ＭＩＳＦＥＴは、夫々１つの半導体基板（半導体チップ）内にＣＭＯＳ構成（ｐ型ＭＩＳＦＥＴとｎ型ＭＩＳＦＥＴとのペア）で内蔵される。
【０００８】
一方、携帯型カードに搭載されるシステムＬＳＩは、レギュレータ、中央演算処理装置（ＣＰＵ：Ｃentral Ｐrocessing Ｕnit）、入出力回路（Ｉ／Ｏ）、システムコントローラ、ウォッチドックタイマ、乱数発生器、ＲＯＭ（Ｒead Ｏnly Ｍemory）、ＲＡＭ（Ｒandom Ａccess Ｍemory）及びＥＥＰＲＯＭ等によって構成されている。レギュレータ、Ｉ／Ｏ、及びＥＥＰＲＯＭでは、複数の高耐圧ＭＩＳＦＥＴが使用されている。また、ウォッチドックタイマ、ＥＥＰＲＯＭの中のタイマでは、複数の抵抗素子が使用されている。また、電源電圧の安定化を図るために、複数のバイパスコンデンサが使用されている。
【０００９】
本発明者は、システムＬＳＩについて検討した結果、以下の問題点を見出した。
第１層目の多結晶シリコン膜で容量素子の下部電極を形成し、第２層目の多結晶シリコン膜で容量素子の上部電極、低耐圧及び高耐圧ＭＩＳＦＥＴのゲート電極を形成する場合、基板の主面の素子分離領域上に下部電極を形成した後、熱処理を施して酸化シリコン膜からなるゲート絶縁膜を形成することになる。このゲート絶縁膜の形成時に、下部電極の側面から、下部電極と素子分離領域との間の界面に沿って酸化シリコン膜からなるバーズビークが形成される。基板の主面の素子分離領域は、通常、酸化シリコン膜で形成されている。熱処理時におけるＯ２、Ｈ２Ｏ等の酸化剤は、酸化シリコン膜中を通り抜ける。従って、ゲート絶縁膜の形成時において、下部電極の側面から、下部電極と素子分離領域との間の界面に沿って伸びる酸化シリコン膜のバーズビークが形成される。
【００１０】
このバーズビークの形成により、下部電極の周縁が持ち上げられ、下部電極の下面が凸となる反りが下部電極に発生するため、素子分離領域から下部電極が剥がれ易くなる。このような不具合は、システムＬＳＩの高集積化や多機能化に伴う容量素子の微細化が進むにつれて顕著になるため、容量素子の小型化が困難になる。また、システムＬＳＩの歩留まり低下、信頼性の低下の要因にもなる。
【００１１】
基板の素子分離領域上に第１層目の多結晶シリコン膜で抵抗素子を形成し、第２層目の多結晶シリコン膜で低耐圧及び高耐圧ＭＩＳＦＥＴのゲート電極を形成する場合においても、前述のバーズビークは形成される。このバーズビークの形成により、抵抗素子の抵抗値にバラツキが生じてしまう。このバーズビークによる抵抗値のバラツキは、抵抗素子の微細化に伴って顕著になるため、幅を狭くして高抵抗の抵抗素子を形成することが困難になる。
【００１２】
ＭＩＳＦＥＴのチャネル長は、高集積化による微細化に伴って短くなる。チャネル長が短くなると、ソース領域及びドレイン領域からの空乏層がゲート電極下に張り出し、チャネル形成領域の電位障壁が下がる。その結果、閾値電圧（Ｖｔｈ）が下がり、ソース領域／ドレイン領域間の電圧（Ｖｄｓ）を少し増やしただけでドレイン電流（Ｉｄｓ）が増加して定電流領域が得られなくなる。更に、電圧Ｖｄｓを増やすと、ドレイン領域及びソース領域からの空乏層が接触するパンチスルー状態となり、ドレイン電流Ｉｄｓが急増する。即ち、ドレイン領域／ソース領域間の耐圧が下がる。また、ゲート電圧（Ｖｇ）が閾値電圧Ｖｔｈよりも低い状態で流れるドレイン電流（サブスレッショルド電流）が増えるため、「ＯＦＦ」状態におけるリーク電流が増加する。
【００１３】
このような、ドレイン領域／ソース領域間の耐圧劣化及び「ＯＦＦ状態」におけるリーク電流の増加は、ＭＩＳＦＥＴが形成されるウエル領域の不純物濃度、即ち、チャネル形成領域の不純物濃度を上げることによって抑制することができる。従って、低耐圧ＭＩＳＦＥＴが形成される低圧系ウエル領域の表面不純物濃度は、高耐圧ＭＩＳＦＥＴが形成される高圧系ウエル領域の表面不純物濃度よりも高く設定される。
【００１４】
ウエル領域は、通常、ゲート絶縁膜の形成工程前に形成される。一方、ＯＮＯ型不揮発性記憶素子のゲート絶縁膜は、下層および上層の酸化膜が一般的には熱酸化によって形成される。従って、ＯＮＯ型不揮発性記憶素子のゲート絶縁膜を形成する工程の前に低圧系ウエル領域を形成した場合、低圧系ウエル領域が熱処理される回数が多くなる。低圧系ウエル領域の表面不純物濃度は、高圧系ウエル領域の表面不純物濃度よりも高いため、熱処理の回数が多くなると、低圧系ウエル領域の表面不純物濃度が下がってしまい、低耐圧ＭＩＳＦＥＴの特性が変わってしまう。
【００１５】
本発明の目的は、占有面積が小さく、容量が大きい容量素子を実現することが可能な技術を提供することにある。
【００１６】
本発明の目的は、高抵抗の抵抗素子を実現することが可能な技術を提供することにある。
【００１７】
本発明の目的は、低耐圧ＭＩＳＦＥＴの特性に影響を与えずに高耐圧ＭＩＳＦＥＴを形成することが可能な技術を提供することにある。
【００１８】
本発明の目的は、半導体集積回路装置の製造歩留まりの向上を図ることが可能な技術を提供することにある。
【００１９】
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【課題を解決するための手段】
【００２０】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
（１）半導体基板の主面の素子分離領域上に下部電極が設けられ、かつ前記下部電極上に誘電体膜を介在して上部電極が設けられた容量素子を有する半導体集積回路装置であって、
前記半導体基板の主面の素子分離領域と前記下部電極との間、及び前記下部電極と前記上部電極との間に耐酸化性膜（例えば窒化シリコン膜）を有する。
【００２１】
（２）半導体基板の主面の素子形成領域上にゲート絶縁膜を介在してゲート電極が設けられたＭＩＳＦＥＴと、半導体基板の主面の素子分離領域上に下部電極が設けられ、かつ前記下部電極上に誘電体膜を介在して上部電極が設けられた容量素子を有する半導体集積回路装置の製造方法であって、
半導体基板の主面の素子分離領域上に第１の耐酸化性膜（例えば窒化シリコン膜）を介在して前記下部電極が設けられ、かつ前記下部電極の上面が第２の耐酸化性膜（例えば窒化シリコン膜）で覆われた状態で、熱処理を施して前記半導体基板の主面の素子形成領域に酸化シリコン膜からなる前記ゲート絶縁膜を形成する工程を有する。
【００２２】
（３）半導体基板の主面の第１の領域に形成された不揮発性記憶素子と、前記半導体基板の主面の第２の領域に形成されたＭＩＳＦＥＴと、前記半導体基板の主面の素子分離領域上に形成された容量素子とを有する半導体集積回路装置の製造方法であって、
熱処理を施して、前記半導体基板の主面の第１の領域に酸化シリコン膜を形成する（ａ）工程と、
前記（ａ）工程の後、前記酸化シリコン膜、及び前記半導体基板の主面の素子分離領域を覆うようにして第１の窒化シリコン膜を形成する（ｂ）工程と、
前記（ｂ）工程の後、前記半導体基板の主面の第１の領域、及び前記半導体基板の主面の素子分離領域を覆うようにして前記第１の窒化シリコン膜上に第１のシリコン膜を形成する（ｃ）工程と、
前記（ｃ）工程の後、前記半導体基板の主面の素子分離領域を覆うようにして前記第１のシリコン膜上に第２の窒化シリコン膜を形成する（ｄ）工程と、
前記（ｄ）工程の後、前記第２の窒化シリコン膜、及び前記第１のシリコン膜をパターンニングして、前記半導体基板の主面の第１の領域上に前記不揮発性記憶素子のゲート電極を形成すると共に、前記半導体基板の主面の素子分離領域上における前記第１の窒化シリコン膜上に、上面が前記第２の窒化シリコン膜で覆われた前記容量素子の下部電極を形成する（ｅ）工程と、
前記（ｅ）工程の後、熱処理を施して、前記半導体基板の主面の第２の領域に酸化シリコン膜からなるゲート絶縁膜を形成する（ｆ）工程と、
前記（ｆ）工程の後、前記ゲート絶縁膜、及び前記下部電極上の第２の窒化シリコン膜を覆うようにして第２のシリコン膜を形成する（ｇ）工程と、
前記（ｇ）工程の後、前記第２のシリコン膜をパターンニングして、前記ゲート絶縁膜上に前記ＭＩＳＦＥＴのゲート電極を形成すると共に、前記下部電極上の前記第２の窒化シリコン膜上に前記容量素子の上部電極を形成する（ｈ）工程とを有する。
【００２３】
（４）半導体基板の主面の素子分離領域上に設けられた抵抗素子を有する半導体集積回路装置であって、
前記半導体基板の主面の素子分離領域と前記抵抗素子との間、及び前記抵抗素子上に耐酸化性膜（例えば窒化シリコン膜）を有する。
【００２４】
（５）半導体基板の主面の素子形成領域上にゲート絶縁膜を介在してゲート電極が設けられたＭＩＳＦＥＴと、半導体基板の主面の素子分離領域上に設けられた抵抗素子を有する半導体集積回路装置の製造方法であって、
半導体基板の主面の素子分離領域上に第１の耐酸化性膜（例えば窒化シリコン膜）を介在して前記抵抗素子が設けられ、かつ前記抵抗素子の上面が第２の耐酸化性膜（例えば窒化シリコン膜）で覆われた状態で、熱処理を施して前記半導体基板の主面の素子形成領域に酸化シリコン膜からなる前記ゲート絶縁膜を形成する工程を有する。
【００２５】
（６）半導体基板の主面の第１の領域に形成された不揮発性記憶素子と、前記半導体基板の主面の第２の領域に形成されたＭＩＳＦＥＴと、前記半導体基板の主面の素子分離領域上に形成された抵抗素子とを有する半導体集積回路装置の製造方法であって、
熱処理を施して、前記半導体基板の主面の第１の領域に酸化シリコン膜を形成する（ａ）工程と、
前記（ａ）工程の後、前記酸化シリコン膜、及び前記半導体基板の主面の素子分離領域を覆うようにして第１の窒化シリコン膜を形成する（ｂ）工程と、
前記（ｂ）工程の後、前記半導体基板の主面の第１の領域、及び前記半導体基板の主面の素子分離領域を覆うようにして前記第１の窒化シリコン膜上に第１のシリコン膜を形成する（ｃ）工程と、
前記（ｃ）工程の後、前記半導体基板の主面の素子分離領域を覆うようにして前記第１のシリコン膜上に第２の窒化シリコン膜を形成する（ｄ）工程と、
前記（ｄ）工程の後、前記第２の窒化シリコン膜、及び前記第１のシリコン膜をパターンニングして、前記半導体基板の主面の第１の領域上に前記不揮発性記憶素子のゲート電極を形成すると共に、前記半導体基板の主面の素子分離領域上における前記第１の窒化シリコン膜上に、上面が前記第２の窒化シリコン膜で覆われた前記抵抗素子を形成する（ｅ）工程と、
前記（ｅ）工程の後、熱処理を施して、前記半導体基板の主面の第２の領域に酸化シリコン膜からなるゲート絶縁膜を形成する（ｆ）工程と、
前記（ｆ）工程の後、前記ゲート絶縁膜を覆うようにして第２のシリコン膜を形成する（ｇ）工程と、
前記（ｇ）工程の後、前記第２のシリコン膜をパターンニングして、前記ゲート絶縁膜上に前記ＭＩＳＦＥＴのゲート電極を形成する（ｈ）工程とを有する。
【００２６】
（７）半導体基板の主面の素子形成領域上にゲート絶縁膜を介在してゲート電極が設けられたＭＩＳＦＥＴと、
半導体基板の主面の素子分離領域上に下部電極が設けられ、かつ前記下部電極上に誘電体膜を介在して上部電極が設けられた容量素子と、
前記半導体基板の主面の素子分離領域上に設けられた抵抗素子とを有する半導体集積回路装置の製造方法であって、
半導体基板の主面の素子分離領域上に第１の耐酸化性膜（例えば窒化シリコン膜）を介在して前記下部電極及び抵抗素子が設けられ、かつ前記下部電極の上面及び前記抵抗素子の上面が第２の耐酸化性膜（例えば窒化シリコン膜）で覆われた状態で、熱処理を施して前記半導体基板の主面の素子形成領域に酸化シリコン膜からなる前記ゲート絶縁膜を形成する工程を有する。
【００２７】
（８）半導体基板の主面の第１の領域に形成された不揮発性記憶素子と、
前記半導体基板の主面の第２の領域に形成されたＭＩＳＦＥＴと、
前記半導体基板の主面の第１の素子分離領域上に形成された容量素子と、
前記半導体基板の主面の第２の素子分離領域上に形成された抵抗素子とを有する半導体集積回路装置の製造方法であって、
熱処理を施して、前記半導体基板の主面の第１の領域に酸化シリコン膜を形成する（ａ）工程と、
前記（ａ）工程の後、前記酸化シリコン膜、及び前記半導体基板の主面の第１及び第２の素子分離領域を覆うようにして第１の窒化シリコン膜を形成する（ｂ）工程と、
前記（ｂ）工程の後、前記半導体基板の主面の第１の領域、及び前記半導体基板の主面の第１及び第２の素子分離領域を覆うようにして前記第１の窒化シリコン膜上に第１のシリコン膜を形成する（ｃ）工程と、
前記（ｃ）工程の後、前記半導体基板の主面の第１及び第２の素子分離領域を覆うようにして前記第１のシリコン膜上に第２の窒化シリコン膜を形成する（ｄ）工程と、
前記（ｄ）工程の後、前記第２の窒化シリコン膜、及び前記第１のシリコン膜をパターンニングして、前記半導体基板の主面の第１の領域上に前記不揮発性記憶素子のゲート電極、前記半導体基板の主面の第１の素子分離領域上における前記第１の窒化シリコン膜上に、上面が前記第２の窒化シリコン膜で覆われた前記容量素子の下部電極、並びに、前記半導体基板の主面の第２の素子分離領域上における前記第１の窒化シリコン膜上に、上面が前記第２の窒化シリコン膜で覆われた前記抵抗素子を形成する（ｅ）工程と、
前記（ｅ）工程の後、熱処理を施して、前記半導体基板の主面の第２の領域に酸化シリコン膜からなるゲート絶縁膜を形成する（ｆ）工程と、
前記（ｆ）工程の後、前記下部電極上及び前記抵抗素子上の第２の窒化シリコン膜、並びに前記ゲート絶縁膜を覆うようにして第２のシリコン膜を形成する（ｇ）工程と、
前記（ｇ）工程の後、前記第２のシリコン膜をパターンニングして、前記ゲート絶縁膜上に前記ＭＩＳＦＥＴのゲート電極、及び前記下部電極上の前記第２の窒化シリコン膜上に前記容量素子の上部電極を形成する（ｈ）工程とを有する。
【００２８】
（９）半導体基板の主面の第１の領域に不揮発性記憶素子と、
前記半導体基板の主面の第２の領域に設けられた第１のＭＩＳＦＥＴと、
前記第１のＭＩＳＦＥＴよりも動作電圧が低い第２のＭＩＳＦＥＴであって、前記半導体基板の主面の第３の領域に設けられた第２のＭＩＳＦＥＴとを有する半導体集積回路装置の製造方法であって、
前記半導体基板の主面の第１の領域に熱酸化膜を含むゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記半導体基板の主面の第２の領域に第１のウエル領域を形成する工程と、
前記半導体基板の主面の第３の領域に第２のウエル領域を形成する工程とを有し、
前記第２のウエル領域の形成工程は、前記ゲート電極を形成した後に実施する。
【発明の効果】
【００２９】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
本発明によれば、占有面積が小さく、容量が大きい容量素子を実現することができる。
本発明によれば、高抵抗の抵抗素子を実現することができる。
本発明によれば、低耐圧ＭＩＳＦＥＴの特性に影響を与えずに高耐圧ＭＩＳＦＥＴを形成することができる。
本発明によれば、半導体集積回路装置の製造歩留まりの向上を図ることができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の一実施形態である半導体集積回路装置の概略構成を示す模式的断面図である。
【図２】図１の一部（メモリセル部）を拡大した模式的断面図である。
【図３】図１の一部（高耐圧ｐＭＩＳ部及び抵抗素子部）を拡大した模式的断面図である。
【図４】図１の一部（低耐圧ｐ型ＭＩＳ部及び容量素子部）を拡大した模式的断面図である。
【図５】本発明の一実施形態である半導体集積回路装置に構成された回路ブロック図である。
【図６】図５のＥＥＰＲＯＭの概略構成を示す回路図ある。
【図７】図５におけるパスコンの概略説明図である。
【図８】本発明の一実施形態の容量素子において、上部電極に正電圧を印加した時のリーク電流特性を示す図である。
【図９】本発明の一実施形態の容量素子において、上部電極に負電圧を印加した時のリーク電流特性を示す図である。
【図１０】本発明の一実施形態の容量素子の上部電極電圧依存性を示す図である。
【図１１】本発明の一実施形態の抵抗素子において、抵抗値の多結晶シリコン幅依存性を示す図である。
【図１２】本発明の一実施形態である半導体集積回路装置の製造工程中における模式的断面図である。
【図１３】図１２に続く半導体集積回路装置の製造工程中における模式的断面図である。
【図１４】図１３に続く半導体集積回路装置の製造工程中における模式的断面図である。
【図１５】図１４に続く半導体集積回路装置の製造工程中における模式的断面図である。
【図１６】図１５に続く半導体集積回路装置の製造工程中における模式的断面図である。
【図１７】図１６に続く半導体集積回路装置の製造工程中における模式的断面図である。
【図１８】図１７に続く半導体集積回路装置の製造工程中における模式的断面図である。
【図１９】図１８に続く半導体集積回路装置の製造工程中における模式的断面図である。
【図２０】図１９に続く半導体集積回路装置の製造工程中における模式的断面図である。
【図２１】図２０に続く半導体集積回路装置の製造工程中における模式的断面図である。
【図２２】図２１に続く半導体集積回路装置の製造工程中における模式的断面図である。
【図２３】図２２に続く半導体集積回路装置の製造工程中における模式的断面図である。
【図２４】図２３に続く半導体集積回路装置の製造工程中における模式的断面図である。
【図２５】図２４に続く半導体集積回路装置の製造工程中における模式的断面図である。
【図２６】図２５に続く半導体集積回路装置の製造工程中における模式的断面図である。
【図２７】図２６に続く半導体集積回路装置の製造工程中における模式的断面図である。
【図２８】図２７に続く半導体集積回路装置の製造工程中における模式的断面図である。
【発明を実施するための形態】
【００３１】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。また、断面図においては、図面を見易くするため、断面を現すハッチングを一部省略している場合がある。
本実施形態では、半導体集積回路装置として、例えばＩＣカードに内蔵されて使用されるシステムＬＳＩに本発明を適用した例について説明する。
図１は、本実施形態のシステムＬＳＩの概略構成を示す模式的断面図であり、
図２は、図１の一部（メモリセル部）を拡大した模式的断面図であり、
図３は、図１の一部（高耐圧ｐＭＩＳ部及び抵抗素子部）を拡大した模式的断面図であり、
図４は、図１の一部（低耐圧ｐ型ＭＩＳ部及び容量素子部）を拡大した模式的断面図であり、
図５は、本実施形態のシステムＬＳＩの概略構成を示す回路ブロック図であり、
図６は、図５のＥＥＰＲＯＭの概略構成を示す回路図あり、
図７は、図１の容量素子の使用形態の一例を示すブロック図である。
【００３２】
図５に示すように、本実施形態のシステムＬＳＩは、レギュレータ、中央演算処理装置（ＣＰＵ）、入出力回路（Ｉ／Ｏ）、システムコントローラ、ウォッチドックタイマ、乱数発生器、ＲＯＭ、ＲＡＭ、及びＥＥＰＲＯＭ等を半導体チップ１Ａに搭載した構成になっている。
【００３３】
前記システムＬＳＩを構成するＥＥＰＲＯＭは、例えばＩＣカードのデータメモリとして使用され、半導体チップ１Ａに搭載された図６に示すような昇圧回路を通じて書き換え（消去及び書き込み）用の高電圧（−Ｖｐｐ）が供給されるようになっている。昇圧回路は、１．８−５Ｖの外部電源電圧をＥＥＰＲＯＭ以外の低圧ロジック用にレギュレータにより降圧された１．５Ｖを昇圧して−１０．５Ｖを発生する。その際、数１０ｐＦの容量素子を用いた多段のチャージポンプ回路により出力ノードに高電圧を供給している。
【００３４】
その他、半導体チップ１Ａ内には、図７に示すように、外部電源Ｖｃｃをレギュレートした内部電源ＶｄｄとＶｓｓ（０Ｖ）との間に、内部電源電圧安定化用にパスコン（バイパスコンデンサ）と呼ばれる容量素子Ｃが多数接続されている。この容量素子Ｃは、各回路ブロック（モジュール）間の配線チャネル領域において、配線の下に配置されることが多い。
【００３５】
なお、前記システムＬＳＩは、基本的に、ｎチャネル導電型ＭＩＳＦＥＴと、ｐチャネル導電型ＭＩＳＦＥＴとを組み合わせたＣＭＩＳデバイス構成になっている。このＣＭＩＳデバイスは、通常、ＣＭＯＳと呼ばれている。
【００３６】
また、１．８Ｖで駆動されるＭＩＳＦＥＴや、３．３Ｖで駆動されるＭＩＳＦＥＴのような相対的に低い電圧駆動のＭＩＳＦＥＴは、高速化のためデバイス構造も微細化される。従って、このようなＭＩＳＦＥＴはゲート耐圧も低い。以下、このようなＭＩＳＦＥＴを低耐圧ＭＩＳＦＥＴと言う。
【００３７】
また、１２Ｖで駆動されるＭＩＳＦＥＴのような相対的に高い電圧駆動のＭＩＳＦＥＴは、ゲート耐圧も高くされる。以下、このようなＭＩＳＦＥＴを高耐圧ＭＩＳＦＥＴと言う。
【００３８】
次に、前記システムＬＳＩの具体的な構造について、図１乃至図４を用いて説明する。図１には、メモリセルＭｅ、低耐圧ｐ型ＭＩＳＦＥＴ−ＱＬｐ、抵抗素子１０ｂ、高耐圧ｐ型ＭＩＳＦＥＴ−ＱＨｐ、及び容量素子Ｃを示している。メモリセルＭｅは、前記ＥＥＰＲＯＭのメモリセルアレイに使用されており、低耐圧ｐ型ＭＩＳＦＥＴ−ＱＬｐは、前記中央演算処理装置等に使用されており、抵抗素子１０ｂは、前記ウォッチドックタイマ等に使用されており、高耐圧ｐ型ＭＩＳＦＥＴ−ＱＨｐは、レギュレータ、入出力回路、ＥＥＰＲＯＭの周辺回路等に使用されており、容量素子Ｃは、前述のバイパスコンデンサとして使用されている。
【００３９】
図１乃至図４に示すように、システムＬＳＩは、半導体基板として例えばｐ型の単結晶シリコンから半導体基板１（以下、単に基板と呼ぶ）を主体に構成されている。基板１の主面には、素子分離領域５によって区画された複数の素子形成領域が設けられている。素子形成領域としては、メモリセル形成領域、低耐圧ＭＩＳ形成領域、高耐圧ＭＩＳ形成領域等を含む。素子分離領域５は、例えば周知のＳＴＩ（Ｓhallow Ｔrench Ｉsolation）技術によって形成されている。ＳＴＩ技術による素子分離領域５は、基板１の主面に浅溝（例えば３００［ｎｍ］程度の深さの溝）を形成し、その後、基板１の主面上に例えば酸化シリコン膜からなる絶縁膜をＣＶＤ（Ｃhemical Ｖapor Ｄeposition）法で形成し、その後、絶縁膜が浅溝の内部に選択的に残るようにＣＭＰ（化学的機械研磨：Ｃｈemical Ｍechanical Ｐolishing）法で平坦化することによって形成される。
【００４０】
図１及び図２に示すように、基板１の主面のメモリセル形成領域にはｎ型ウエル領域２が形成され、このｎ型ウエル領域２の中には高圧系ｐ型ウエル領域４が形成されている。また、基板１の主面のメモリセル形成領域には、メモリセルＭｅが形成されている。メモリセルＭｅは、１つの不揮発性記憶素子Ｑｍと、この不揮発性記憶素子Ｑｍに直列に接続された１つの選択用ＭＩＳＦＥＴ−Ｑｓとで構成されている。
【００４１】
図１及び図３に示すように、基板１の主面の低圧ｐＭＩＳ形成領域には、ｎ型ウエル領域２が形成され、このｎ型ウエル領域２の中には低圧系ｎ型ウエル領域１４が形成されている。また、基板１の主面の低圧ｐＭＩＳ形成領域には、低耐圧ｐ型ＭＩＳＦＥＴ−ＱＬｐが形成されている。
【００４２】
図１及び図３に示すように、基板１の主面の素子分離領域５上には抵抗素子１０ｂが形成され、この抵抗素子１０ｂが形成された素子分離領域５の下には、低圧系ｐ型ウエル領域１５が形成されている。以下、抵抗素子１０ｂが形成された素子分離領域５を第１の素子分離領域と言う。
【００４３】
図１及び図４に示すように、基板１の主面の高圧ｐＭＩＳ形成領域には、ｎ型ウエル領域２が形成され、このｎ型ウエル領域２の中には高圧系ｎ型ウエル領域３が形成されている。また、基板１の高圧ｐＭＩＳ形成領域には、高耐圧ｐ型ＭＩＳＦＥＴ−ＱＨｐが形成されている。
【００４４】
図１及び図４に示すように、基板１の主面の素子分離領域５上には、容量素子Ｃが形成され、この容量素子Ｃが形成された素子分離領域５の下には、高圧系ｐ型ウエル領域４が形成されている。以下、容量素子Ｃが形成された素子分離領域５を第２の素子分離領域と言う。
【００４５】
なお、寄生チャネルを防止するため、高圧系ｐ型ウエル領域４と低圧系ｎ型ウエル領域１４との間、高圧系ｎ型ウエル領域３と高圧系ｐ型ウエル領域４との間等にｎ型ウエル領域３ａが形成されている。
【００４６】
図２に示すように、不揮発性記憶素子Ｑｍは、主に、チャネル形成領域、ゲート絶縁膜１６、ゲート電極（メモリゲート電極）１０ａ、ソース領域及びドレイン領域を有する構成になっている。ゲート絶縁膜１６は基板１の主面に設けられ、ゲート電極１０ａは基板１の主面上にゲート絶縁膜１６を介在して設けられ、チャネル形成領域はゲート電極１０ａの直下における基板の表層部、具体的には高圧系ｐ型ウエル領域４の表層部に設けられている。ソース領域及びドレイン領域は、チャネル形成領域のチャネル長方向における両側にチャネル形成領域を挟むようにして設けられている。
【００４７】
不揮発性記憶素子Ｑｍのソース領域及びドレイン領域は、エクステンション領域である一対のｎ型半導体領域２１、及びコンタクト領域である一対のｎ型半導体領域２５を有する構成になっている。ｎ型半導体領域２１は、ゲート電極１０ａに整合して形成されている。ｎ型半導体領域２５は、ゲート電極１０ａの側壁に設けられたサイドウォールスペーサ２４に整合して形成されており、ｎ型半導体領域２１よりも高い不純物濃度になっている。
【００４８】
不揮発性記憶素子Ｑｍは、高圧系ｐ型ウエル領域４（基板）とゲート電極１０ａとの間のゲート絶縁膜１６にＯＮＯ（酸化膜／窒化膜／酸化膜：Ｏxide／Ｎitride／Ｏxide）膜を使用し、このゲート絶縁膜１６に情報を記憶させるＭＯＮＯＳ（Ｍetal Ｏxide Ｎitride Ｏxide Ｓemiconductor）型で構成されている。本実施形態の不揮発性記憶素子Ｑｍは、ゲート絶縁膜１６に、酸化シリコン膜／窒化シリコン膜／酸化シリコン膜からなるＯＮＯ膜を使用している。
【００４９】
図２に示すように、選択用ＭＩＳＦＥＴ−Ｑｓは、主に、チャネル形成領域、ゲート絶縁膜１７、ゲート電極１９ａ、ソース領域及びドレイン領域を有する構成になっている。ゲート絶縁膜１７は基板１の主面に設けられ、ゲート電極１９ａは基板１の主面上にゲート絶縁膜１７を介在して設けられ、チャネル形成領域はゲート電極１９ａの直下における基板の表層部、具体的には高圧系ｐ型ウエル領域４の表層部に設けられている。ソース領域及びドレイン領域は、チャネル形成領域のチャネル長方向における両側にチャネル形成領域を挟むようにして設けられている。
【００５０】
選択用ＭＩＳＦＥＴ−Ｑｓのソース領域及びドレイン領域は、エクステンション領域である一対のｎ型半導体領域２１、及びコンタクト領域である一対のｎ型半導体領域２５を有する構成になっている。ｎ型半導体領域２１は、ゲート電極１９ａに整合して形成されている。ｎ型半導体領域２５は、ゲート電極１９ａの側壁に設けられたサイドウォールスペーサ２４に整合して形成されている。
【００５１】
不揮発性記憶素子Ｑｍの閾値電圧は、ゲート絶縁膜１６の窒化シリコン膜中のトラップに電子が多く捕獲されていれば高くなり、ゲート電極１０ａと一体に形成されたワード線の電位が高くなってもトランジスタは「ＯＮ」しない。ゲート絶縁膜１６の窒化シリコン膜中のトラップに電子がいなくなれば閾値電圧は下がり、「ＯＮ」する。ゲート絶縁膜１６の窒化シリコン膜中に電子を注入する（書込み）には、ゲート電極１０ａに正の電圧（例えば１．５Ｖ）を印加し、高圧系ｐ型ウエル領域４に負の高電圧（例えば−１０．５Ｖ）を印加して、チャネル形成領域（高圧系ｐ型ウエル領域４）からゲート絶縁膜１６の酸化シリコン膜をトンネルさせて行われる。逆に、消去する場合は、ゲート電極１０ａに負の高電圧（例えば−８．５Ｖ）を印加し、高圧系ｐ型ウエル領域４に正の電圧（例えば１．５Ｖ）を印加して、ゲート絶縁膜１６の窒化シリコン膜中の電子をトンネル効果によってチャネル形成領域（高耐圧ｐ型ウエル領域４）に放出させて、かつチャネル形成領域から窒化シリコン膜中に正孔をトンネル注入させることで行われる。
【００５２】
図３に示すように、低耐圧ｐ型ＭＩＳＦＥＴ−ＱＬｐは、主に、チャネル形成領域、ゲート絶縁膜１８、ゲート電極１９ｂ、ソース領域及びドレイン領域を有する構成になっている。ゲート絶縁膜１８は基板１の主面に設けられ、ゲート電極１９ｂは基板１の主面上にゲート絶縁膜１８を介在して設けられ、チャネル形成領域はゲート電極１９ｂの直下における基板の表層部、具体的には低圧系ｎ型ウエル領域１４の表層部に設けられている。ソース領域及びドレイン領域は、チャネル形成領域のチャネル長方向における両側にチャネル形成領域を挟むようにして設けられている。
【００５３】
低耐圧ｐ型ＭＩＳＦＥＴ−ＱＬｐのソース領域及びドレイン領域は、エクステンション領域である一対のｐ型半導体領域２３、及びコンタクト領域である一対のｐ型半導体領域２６を有する構成になっている。ｐ型半導体領域２３は、ゲート電極１９ｂに整合して形成されている。ｐ型半導体領域２６は、ゲート電極１９ｂの側壁に設けられたサイドウォールスペーサ２４に整合して形成されており、ｐ型半導体領域２３よりも高い不純物濃度になっている。
【００５４】
図３に示すように、抵抗素子１０ｂは、互いに反対側に位置する一方の端部及び他方の端部に、上層の配線を接続するためのコンタクト領域が設けられている。この抵抗素子１０ｂは、例えば多結晶シリコン膜を主体に構成されている。
【００５５】
図４に示すように、高耐圧ｐ型ＭＩＳＦＥＴ−ＱＨｐは、主に、チャネル形成領域、ゲート絶縁膜１７、ゲート電極１９ｄ、ソース領域及びドレイン領域を有する構成になっている。ゲート絶縁膜１７は基板１の主面に設けられ、ゲート電極１９ｂは基板１の主面上にゲート絶縁膜１７を介在して設けられ、チャネル形成領域はゲート電極１９ｄの直下における基板の表層部、具体的には高圧系ｎ型ウエル領域３の表層部に設けられている。ソース領域及びドレイン領域は、チャネル形成領域のチャネル長方向における両側にチャネル形成領域を挟むようにして設けられている。
【００５６】
高耐圧ｐ型ＭＩＳＦＥＴ−ＱＨｐのソース領域及びドレイン領域は、エクステンション領域である一対のｐ型半導体領域２２、及びコンタクト領域である一対のｐ型半導体領域２６を有する構成になっている。ｐ型半導体領域２２は、ゲート電極１９ｄに整合して形成されている。ｐ型半導体領域２６は、ゲート電極１９ｄの側壁に設けられたサイドウォールスペーサ２４に整合して形成されており、ｐ型半導体領域２２よりも高い不純物濃度になっている。
【００５７】
図４に示すように、容量素子Ｃは、基板１の主面の第２の素子分離領域上に設けられた下部電極１０ｃと、この下部電極１０ｃ上に誘電体膜を介在して設けられた上部電極１９ｃとを有する構成になっている。本実施形態の容量素子Ｃは、誘電体膜として、酸化シリコン膜１１／窒化シリコン膜１２／酸化シリコン膜１３からなるＯＮＯ膜を使用している。第２の素子分離領域の下の高圧系ｐ型ウエル領域４は、容量素子Ｃへ影響を及ぼさないように、一定電位（例えば０Ｖ）に固定される。
【００５８】
不揮発性記憶素子Ｑｍのゲート電極１０ａ、抵抗素子１０ｂ、容量素子Ｃの下部電極１０ｃは、例えば第１層目の多結晶シリコン膜を主体に形成されている。選択用ＭＩＳＦＥＴ−Ｑｓのゲート電極１９ａ、低耐圧ｐ型ＭＩＳＦＥＴ−ＱＬｐのゲート電極１９ｂ、容量素子Ｃの上部電極１９ｃ、高耐圧ｐ型ＭＩＳＦＥＴ−ＱＨｐのゲート電極１９ｄは、例えば第２層目の多結晶シリコン膜を主体に形成されている。これらの第１層目及び第２層目の多結晶シリコン膜には、抵抗値を低減する不純物が導入されている。
【００５９】
不揮発性記憶素子Ｑｍのゲート絶縁膜１６において、下層の酸化シリコン膜は例えば１．８［ｎｍ］程度の厚さ、窒化シリコン膜は例えば１５［ｎｍ］程度の厚さ、上層の酸化シリコン膜は例えば３［ｎｍ］程度の厚さになっている。これら上層及び下層の酸化シリコン膜は、例えば熱酸化法によって形成されている。
【００６０】
選択用ＭＩＳＦＥＴ−Ｑｓ、高耐圧ｐ型ＭＩＳＦＥＴ−ＱＨｐのゲート絶縁膜１７は、例えば１８［ｎｍ］程度の厚さで形成され、低耐圧ｐ型ＭＩＳＦＥＴ−ＱＬｐのゲート絶縁膜１７は例えば３．７［ｎｍ］程度の厚さで形成されている。これらゲート絶縁膜１６及び１７は例えば熱酸化法によって形成されている。
【００６１】
不揮発性記憶素子Ｑｍのゲート長は例えば５００［ｎｍ］程度、選択用ＭＩＳＦＥＴ−Ｑｓのゲート長は例えば４００［ｎｍ］程度、低耐圧ｐ型ＭＩＳＦＥＴ−ＱＬｐのゲート長は例えば１６０［ｎｍ］程度、高耐圧ｐ型ＭＩＳＦＥＴ−ＱＨｐのゲート長は例えば９００［ｎｍ］程度になっている。
【００６２】
図２、図３及び図４に示すように、不揮発性記憶素子Ｑｍ、選択用ＭＩＳＦＥＴ−Ｑｓ、低耐圧ｐ型ＭＩＳＦＥＴ−ＱＬｐ、高耐圧ｐ型ＭＩＳＦＥＴ−ＱＨｐ、容量素子Ｃ、抵抗素子１０ｂにおいて、ゲート電極（１０ａ，１９ａ，１９ｂ，１９ｄ）の表面、半導体領域（２５，２６）の表面、上部電極１９ｃの表面、下部電極１０ｃのコンタクト領域の表面、並びに抵抗素子１０ｂの互いに反対側に位置する２つのコンタクト領域の表面には、低抵抗化を図るため、金属・半導体反応層であるシリサイド層２８が形成されている。これらのシリサイド層２８は、例えば、サリサイド（Ｓalicide：Ｓelf Ａligned Ｓilicide）技術により、サイドウォールスペーサ２４に整合して形成されている。
【００６３】
基板１の主面上には、前述の能動素子及び受動素子を覆うようにして、例えば酸化シリコン膜からなる層間絶縁膜２９が設けられている。半導体領域２５，２６上には、層間絶縁膜２９の表面からシリサイド層２８に到達するソース・ドレイン用コンタクト孔が設けられ、このソース・ドレイン用コンタクト孔の内部には導電性プラグ３０が埋め込まれている。半導体領域２５，２６は、シリサイド層２８及び導電性プラグ３０を介在して、層間絶縁膜２９上を延在する配線３１と電気的に接続されている。
【００６４】
ゲート電極１９ａ，１９ｂ，１９ｄ上には、図示していないが、層間絶縁膜２９の表面からシリサイド層２８に到達するゲート用コンタクト孔が設けられ、このゲート用コンタクト孔の内部には導電性プラグ３０が埋め込まれている。ゲート電極１９ａ，１９ｂ，１９ｄは、シリサイド層２８及び導電性プラグ３０を介在して、層間絶縁膜２９上を延在する配線３１と電気的に接続されている。
【００６５】
上部電極１９ｃ上には、層間絶縁膜２９の表面からシリサイド層２８に到達する上部電極用コンタクト孔が設けられ、この上部電極用コンタクト孔の内部には導電性プラグ３０が埋め込まれている。上部電極１９ｃは、シリサイド層２８及び導電性プラグ３０を介在して、層間絶縁膜２９上を延在する配線３１と電気的に接続されている。
【００６６】
下部電極１０ｃのコンタクト領域上には、層間絶縁膜２９の表面からシリサイド層２８に到達する下部電極用コンタクト孔が設けられ、この下部電極用コンタクト孔の内部には導電性プラグ３０が埋め込まれている。下部電極１０ｃは、シリサイド層２８及び導電性プラグ３０を介在して、層間絶縁膜２９上を延在する配線３１と電気的に接続されている。
【００６７】
抵抗素子１０ｂの一方及び他方のコンタクト領域上には、層間絶縁膜２９の表面からシリサイド層２８に到達する抵抗用コンタクト孔が夫々設けられ、この抵抗用コンタクト孔の内部には導電性プラグ３０が埋め込まれている。抵抗素子１０ｂの一方及び他方のコンタクト領域は、シリサイド層２８及び導電プラグ３０を介在して、層間絶縁膜２９上を延在する配線３１と電気的に接続されている。
【００６８】
図４に示すように、容量素子Ｃの下部電極１０ｃと、基板１の主面の第２の素子分離領域（素子分離絶縁膜）との間には、耐酸化性膜として例えば窒化シリコン膜８が設けられ、この窒化シリコン膜８と下部電極１０ｃとの間には、例えば酸化シリコン膜９が設けられている。即ち、容量素子Ｃの下部電極１０ｃは、基板１の主面の第２の素子分離領域上に、窒化シリコン膜８からなる耐酸化性膜を介在して設けられている。本実施形態において、窒化シリコン膜８は、不揮発性記憶素子Ｑｍのゲート絶縁膜１６の窒化シリコン膜と同一工程で形成され、酸化シリコン膜９は、不揮発性記憶素子Ｑｍのゲート絶縁膜１６の上層の酸化シリコン膜と同一工程で形成されている。
【００６９】
容量素子Ｃにおいて、図４に示すように、下部電極１０ｃは、上部電極１９ｃよりも大きい平面サイズで形成されている。これは、下部電極１０ｃに上層の配線を接続し易くするためである。従って、下部電極１０ｃには、上層の配線を接続するためのコンタクト領域が設けられている。また、容量素子Ｃの占有面積は、下部電極１０ｃの平面サイズによって決まる。
【００７０】
容量素子Ｃの誘電体膜は、前述したように、酸化シリコン膜１１／窒化シリコン膜１２／酸化シリコン膜１３からなるＯＮＯ膜で形成されている。従って、下部電極１０ｃと上部電極１９ｃとの間には、窒化シリコン膜１２からなる耐酸化性膜が設けられている。
【００７１】
窒化シリコン膜８は例えば１５［ｎｍ］程度の厚さ、酸化シリコン膜９は例えば３［ｎｍ］程度の厚さ、酸化シリコン膜１１は例えば６［ｎｍ］程度の厚さ、窒化シリコン膜１２は例えば２６［ｎｍ］程度の厚さ、酸化シリコン膜１３は例えば１［ｎｍ］程度の厚さになっている。この場合の単位面積当たりの容量は１．９［ｆＦ／μｍ２］程度であり、１００［μｍ］角では１９［ｐＦ］となる。
【００７２】
容量素子Ｃの誘電体膜を流れるリーク電流は、十分小さいことが望ましい。図８は、上部電極と下部電極との間における誘電体膜の面積が１８０００［μｍ２］の容量素子Ｃにおいて、上部電極に正電圧を印加した時のリーク電流特性を示す図である。窒化シリコン膜１２の膜厚をパラメータとしている。図８に示すように、窒化シリコン膜１２の膜厚が厚いほどリーク電流は減少するが、１０［Ｖ］程度からリーク電流が顕著となる。
【００７３】
図９は、図８と同じ面積の容量素子Ｃにおいて、上部電極に負電圧を印加した時のリーク電流特性を示す図である。窒化シリコン膜１２をパラメータとしている。図９に示すように、窒化シリコン膜１２の膜厚が２６［ｎｍ］であれば−１４［Ｖ］までリーク電流はほとんど流れない。図５及び図６のＥＥＰＲＯＭで高電圧の絶対電圧は１２［Ｖ］であるので、上部電極を負電圧として用いることが望ましい。電源電圧安定化用のバイパスコンデンサとして用いる場合には極性は問わない。リーク電流に極性依存性があるのは、酸化シリコン膜１１の膜厚が６［ｎｍ］、酸化シリコン膜１３の膜厚が１［ｎｍ］と非対称であるためである。
【００７４】
図１０は、容量素子Ｃの上部電極電圧依存性を示す図である。図１０に示すように、負電圧側で容量値が減少するのは、下部電極が空乏化するためである。窒化シリコン膜１２の膜厚が薄いほど負電圧側で容量値の減少が大きいのも、下部電極がより空乏化し易いためである。基板に形成された半導体領域を下部電極とするＭＯＳ型容量素子と比較して、印加電圧依存性が極めて小さいことが特徴である。
【００７５】
図３に示すように、抵抗素子１０ｂと、基板１の主面の第１の素子分離領域との間には、耐酸化性膜として例えば窒化シリコン膜８が設けられ、この窒化シリコン膜８と、抵抗素子１０ｂとの間には、例えば酸化シリコン膜９が設けられている。即ち、抵抗素子１０ｂは、基板１の主面の第１の素子分離領域上に窒化シリコン膜８からなる耐酸化性膜を介在して設けられている。本実施形態において、窒化シリコン膜８は、不揮発性記憶素子Ｑｍのゲート絶縁膜１６の窒化シリコン膜と同一工程で形成され、酸化シリコン膜９は、不揮発性記憶素子Ｑｍのゲート絶縁膜１６の上層の酸化シリコン膜と同一工程で形成されている。
【００７６】
図１乃至図４に示すように、低圧系ｎ型ウエル領域１４は、高圧系ｎ型ウエル領域３よりも浅く形成されており、低圧系ｎ型ウエル領域１４の表面濃度は、高圧系ｎ型ウエル領域３の表面濃度よりも高く（濃く）なっている。低圧系ｐ型ウエル領域１５は、高圧系ｐ型ウエル領域４よりも浅く形成されており、低圧系ｐ型ウエル領域１５の表面濃度は、高圧系ｐ型ウエル領域４の表面濃度よりも高く（濃く）なっている。
【００７７】
次に、本実施形態の半導体集積回路装置の製造について、図１２乃至図２８を用いて説明する。図１２乃至図２８は、半導体集積回路装置の製造工程中における模式的断面図である。
【００７８】
まず、比抵抗１０［Ωｃｍ］を有する単結晶シリコンからなる基板１を準備し、その後、図１２に示すように、基板１の主面に素子形成領域を区画する素子分離領域５を形成する。素子分離領域５は、例えば周知のＳＴＩ技術を用いて形成する。具体的には、素子分離領域５は、基板１の主面に浅溝（例えば３００［ｎｍ］程度の深さの溝）を形成し、その後、基板１の主面上に例えば酸化シリコン膜からなる絶縁膜をＣＶＤ法で形成し、その後、絶縁膜が浅溝の内部に選択的に残るようにＣＭＰ法で平坦化することによって形成される。この工程において、基板１の主面の素子形成領域には、例えば酸化シリコン膜からなるバッファ絶縁膜６が形成される。
【００７９】
次に、基板１の主面に、ウエル領域を形成するための不純物を選択的にイオン注入し、その後、不純物を活性化させる熱処理を施して、図１３に示すように、ｎ型ウエル領域２、高圧系ｎ型ウエル領域３、寄生チャネル防止用のｎ型ウエル領域３ａ、及び高圧系ｐ型ウエル領域４を形成する。
【００８０】
ｎ型ウエル領域２を形成するための不純物としては、例えばリン（Ｐ）を使用する。このリンは、加速エネルギが２ＭｅＶ，ドーズ量が５．０×１０１２［atoms／cm２］の条件でイオン注入する。
高圧系ｎ型ウエル領域３を形成するための不純物としては、例えばリン（Ｐ）及び二フッ化ボロン（ＢＦ２）を使用する。
このリンのイオン注入は、
加速エネルギーが１ＭｅＶ，ドーズ量が８．０×１０１２［atoms／cm２］、
加速エネルギーが４６０ＫｅＶ，ドーズ量が５．０×１０１１［atoms／cm２］、
加速エネルギーが１８０ＫｅＶ，ドーズ量が１．０×１０１２［atoms／cm２］の条件で行う。
また、この二フッ化ボロンのイオン注入は、エネルギーが１００ＫｅＶ，ドーズ量が１．５×１０１２［atoms／cm２］の条件で行う。
【００８１】
高圧系ｐ型ウエル領域４を形成するための不純物としては、例えばボロン（Ｂ）及び二フッ化ボロン（ＢＦ２）を使用する。
このボロンのイオン注入は、
加速エネルギーが５００ＫｅＶ，ドーズ量が８．０×１０１２［atoms／cm２］、
加速エネルギーが１５０ＫｅＶ，ドーズ量が１．８×１０１２［atoms／cm２］、
加速エネルギーが  ５０ＫｅＶ，ドーズ量が１．２×１０１２［atoms／cm２］の条件で行う。
また、この二フッ化ボロンのイオン注入は、加速エネルギーが１００ＫｅＶ，ドーズ量が２．５×１０１２［atoms／cm２］の条件で行う。
高耐圧系ｎ型及びｐ型ウエル領域を形成するための二フッ化ボロンは、閾値電圧調整用として注入される。
【００８２】
この工程において、基板１の主面のメモリセル形成領域にｎ型ウエル領域２及び高圧系ｐ型ウエル領域４が形成される。また、基板１の主面の低耐圧ｐＭＩＳ形成領域、並びに第１の素子分離領域下に、ｎ型ウエル領域２が形成される。また、基板１の主面の高耐圧ｐＭＩＳ形成領域にｎ型ウエル領域２及び高圧系ｎ型ウエル領域３が形成される。また、基板１の主面の第２の素子分離領域下に、ｎ型ウエル領域２、及び高耐圧系ｐ型ウエル領域４が形成される。また、基板１の主面に寄生チャネル防止用のｎ型ウエル領域３ａが形成される。
【００８３】
次に、基板１の主面のメモリセル形成領域におけるバッファ絶縁膜６の一部（不揮発性記憶素子が形成される領域）をエッチングによって選択的に除去し、その後、窒素で希釈した酸素雰囲気中で基板に熱処理を施して、図１４に示すように、前記バッファ絶縁膜６の一部が除去された不揮発性記憶素子形成領域に、例えば１．８［ｎｍ］程度の厚さの極めて薄い酸化シリコン膜７を形成する。
【００８４】
次に、図１５に示すように、酸化シリコン膜７上、第１及び第２の素子分離領域上を含む基板１の主面上の全面に、例えば１８［ｎｍ］程度の厚さの窒化シリコン膜８をＣＶＤ法で形成し、その後、スチーム雰囲気中で基板１に熱処理を施して、図１５に示すように、窒化シリコン膜８の表面に、例えば３［ｎｍ］程度の厚さの酸化シリコン膜９を形成する。この工程において、窒化シリコン膜８の膜厚は、１８［ｎｍ］から１５［ｎｍ］程度に減少する。また、この工程において、メモリセル形成領域の高圧系ｐ型ウエル領域４上に、不揮発性記憶素子Ｑｍのゲート絶縁膜として、ＯＮＯ（酸化シリコン膜７／窒化シリコン膜８／酸化シリコン膜９）膜が形成される。
【００８５】
次に、図１６に示すように、メモリセル形成領域上、第１及び第２の素子分離領域上を含む酸化シリコン膜９上の全面に、例えば２００［ｎｍ］程度の厚さの第１層目の多結晶シリコン膜１０をＣＶＤ法で形成し、その後、多結晶シリコン膜１０に、抵抗値を低減する不純物（例えばリン（Ｐ））をイオン注入し、その後、不純物を活性化させる熱処理を施す。
【００８６】
次に、図１７に示すように、第１及び第２の素子分離領域上を含む多結晶シリコン膜１０上の全面に、多結晶シリコン膜１０の表面から酸化シリコン膜１１、窒化シリコン膜１２、酸化シリコン膜１３を順次ＣＶＤ法で形成する。酸化シリコン膜１１は例えば６［ｎｍ］程度の膜厚、窒化シリコン膜１２は例えば２６［ｎｍ］程度の膜厚、酸化シリコン膜１３は例えば７０［ｎｍ］程度の膜厚で形成する。
【００８７】
次に、酸化シリコン膜１３、窒化シリコン膜１２、酸化シリコン膜１１、多結晶シリコン膜１０を順次パターンニングして、図１８に示すように、メモリセル形成領域に不揮発性記憶素子Ｑｍのゲート電極１０ａ、第１の素子分離領域上に抵抗素子１０ｂ、第２の素子分離領域上に容量素子Ｃの下部電極１０ｃを形成する。酸化シリコン膜１３、窒化シリコン膜１２、及び酸化シリコン膜１１のパターンニングは、酸化シリコン膜１３上に例えばフォトレジスト膜からなるマスクを形成し、その後、このマスクを用いて順次行う。多結晶シリコン膜１０のパターンニングは、酸化シリコン膜１３、窒化シリコン膜１２、及び酸化シリコン膜１１からなるＯＮＯ膜をマスクにして行う。
【００８８】
この工程において、基板１の主面のメモリセル形成領域上に、ＯＮＯ（酸化シリコン膜７／窒化シリコン膜８／酸化シリコン膜９）膜からなるゲート絶縁膜１６を介在して不揮発性記憶素子Ｑｍのゲート電極１０ａが形成される。
【００８９】
また、基板１の主面の第１の素子分離領域上に、窒化シリコン膜８からなる耐酸化性膜を介在し、上面が窒化シリコン膜１２からなる耐酸化性膜で覆われた抵抗素子１０ｂが形成される。
【００９０】
また、基板１の主面の第２の素子分離領域上に、窒化シリコン膜８からなる耐酸化性膜を介在し、上面が窒化シリコン膜１２からなる耐酸化性膜で覆われた容量素子Ｃの下部電極１０ｃが形成される。
【００９１】
また、下部電極１０ｃ上に、容量素子Ｃの誘電体膜として使用されるＯＮＯ（酸化シリコン膜１１／窒化シリコン膜１２／酸化シリコン膜１３）膜が形成される。
【００９２】
また、この工程において、多結晶シリコン膜１０のパターンニング時のオーバーエッチングにより、抵抗素子１０ｂ上及び下部電極１０ｃ上の酸化シリコン膜１３、並びに、抵抗素子１０ｂ及び下部電極１０ｃの周囲における酸化シリコン膜９の膜厚が薄くなる。
【００９３】
次に、図１９に示すように、ゲート電極１０ａ、抵抗素子１０ｂ、及び下部電極１０ｃの周囲における窒化シリコン膜８を除去し、その後、基板１の主面に、低圧系ウエル領域を形成するための不純物を選択的にイオン注入し、その後、不純物を活性化させる熱処理を施して、図２０に示すように、低耐圧ｐＭＩＳ形成領域に低圧系ｎ型ウエル領域１４、第１の素子分離領域の下に低圧系ｐ型ウエル領域１５を形成する。
【００９４】
低圧系ｎ型ウエル領域１４を形成するための不純物としては、例えばリン（Ｐ）を使用する。
このリンのイオン注入は、
加速エネルギーが３６０ＫｅＶ，ドーズ量が２．０×１０１３［atoms／cm２］、
加速エネルギーが１００ＫｅＶ，ドーズ量が１．５×１０１２［atoms／cm２］、
加速エネルギーが４０ＫｅＶ，ドーズ量が８．０×１０１２［atoms／cm２］の条件で行う。
低圧系ｐ型ウエル領域１５を形成するための不純物としては、例えばボロン（Ｂ）及び二フッ化ボロン（ＢＦ２）を使用する。
このボロンのイオン注入は、
加速エネルギーが２００ＫｅＶ，ドーズ量が１．５×１０１３［atoms／cm２］、
加速エネルギーが１２０ＫｅＶ，ドーズ量が５．０×１０１２［atoms／cm２］、
加速エネルギーが  ５０ＫｅＶ，ドーズ量が１．５×１０１２［atoms／cm２］の条件で行う。
また、この二フッ化ボロンのイオン注入は、加速エネルギーが６０ＫｅＶ，ドーズ量が２．０×１０１３［atoms／cm２］の条件で行う。
低圧系ｐ型ウエル領域を形成するための二フッ化ボロンは、閾値電圧調整用として注入される。
【００９５】
ここで、低圧系ウエル領域（１４，１５）の形成は、不揮発性記憶素子Ｑｍのゲート絶縁膜を形成した後に行っている。従って、低圧系ウエル領域は、酸化シリコン膜７の形成時の熱処理、及び酸化シリコン膜９の形成時の熱処理を受けないため、低圧系ウエル領域が熱処理される回数を減らすことができる。
【００９６】
次に、高圧系ｐ型ウエル領域４上、低圧系ｎ型ウエル領域１４上、及び高圧系ｎ型ウエル領域３上のバッファ絶縁膜６を除去し、その後、基板１に熱処理を施して、図２１に示すように、高圧系ｐ型ウエル領域４上、低圧系ｎ型ウエル領域１４上、及び高圧系ｎ型ウエル領域３上に、例えば１８［ｎｍ］程度の厚さの厚い酸化シリコン膜からなるゲート絶縁膜１７を形成する。バッファ絶縁膜６の除去により、抵抗素子１０ｂ上及び下部電極１０ｃ上の酸化シリコン膜１３の膜厚が薄くなる。
【００９７】
この工程において、下部電極１０ｃと第２の素子分離領域との間には、窒化シリコン膜８からなる耐酸化性膜が設けられているため、下部電極１０ｃの下面の酸化を抑制することができる。また、下部電極１０ｃの上面は、誘電体膜中の窒化シリコン膜１２からなる耐酸化性膜で覆われているため、下部電極１０ｃの酸化を抑制することができる。
【００９８】
また、この工程において、抵抗素子１０ｂと第１の素子分離領域との間には、窒化シリコン膜８からなる耐酸化性膜が設けられているため、抵抗素子１０ｂの下面の酸化を抑制することができる。また、抵抗素子１０ｂの上面は、窒化シリコン膜１２からなる耐酸化性膜で覆われているため、抵抗素子１０ｂの酸化を抑制することができる。
【００９９】
次に、低圧系ｎ型ウエル領域１４上のゲート絶縁膜１７を選択的に除去し、その後、基板１に熱処理を施して、図２２に示すように、低圧系ｎ型ウエル領域１４上に、例えば３．７［ｎｍ］程度の厚さの薄い酸化シリコン膜からなるゲート絶縁膜１８を形成する。この熱処理によりゲート絶縁膜１７の膜厚は１８［ｎｍ］から１９［ｎｍ］になり、抵抗素子１０ｂ上及び下部電極１０ｃ上の酸化シリコン膜１３の膜厚は１［ｎｍ］となる。
【０１００】
この工程において、下部電極１０ｃと第２の素子分離領域との間には、窒化シリコン膜８からなる耐酸化性膜が設けられているため、下部電極１０ｃの下面の酸化を抑制することができる。また、下部電極１０ｃの上面は、誘電体膜中の窒化シリコン膜１２からなる耐酸化性膜で覆われているため、下部電極１０ｃの酸化を抑制することができる。
【０１０１】
また、この工程において、抵抗素子１０ｂと第１の素子分離領域との間には、窒化シリコン膜８からなる耐酸化性膜が設けられているため、抵抗素子１０ｂの下面の酸化を抑制することができる。また、抵抗素子１０ｂの上面は、窒化シリコン膜１２からなる耐酸化性膜で覆われているため、抵抗素子１０ｂの酸化を抑制することができる。
【０１０２】
次に、図２３に示すように、ゲート絶縁膜１７及び１８上、並びに下部電極１０ｃ上における酸化シリコン膜１３上を含む基板１の主面上の全面に、例えば２５０［ｎｍ］程度の厚さの第２層目の多結晶シリコン膜１９をＣＶＤ法で形成し、その後、多結晶シリコン膜１９に抵抗値を低減する不純物をイオン注入し、その後、不純物を活性化させる熱処理を施し、その後、図２３に示すように、多結晶シリコン膜１９上の全面に、例えば７０［ｎｍ］程度の厚さの酸化シリコン膜２０をＣＶＤ法で形成する。
【０１０３】
次に、酸化シリコン膜２０、及び多結晶シリコン膜１９を順次パターンニングして、図２４に示すように、メモリセル形成領域のゲート絶縁膜１７上に選択用ＭＩＳＦＥＴ−Ｑｓのゲート電極１９ａ、低耐圧ＭＩＳ形成領域のゲート絶縁膜１８上に低耐圧ｐ型ＭＩＳＦＥＴ−ＱＬｐのゲート電極１９ｂ、高耐圧ｐＭＩＳ形成領域のゲート絶縁膜１７上に、高耐圧ｐ型ＭＩＳＦＥＴ−ＱＨｐのゲート電極１９ｄ、下部電極１０ｃ上におけるＯＮＯ膜上に上部電極１９ｃを形成する。
【０１０４】
次に、メモリセル形成領域の高圧系ｐ型ウエル領域４に不純物（例えばリン）、低耐圧ｐＭＩＳ形成領域の低圧系ｎ型ウエル領域１４に不純物（例えば二フッ化ボロン、及びパンチスルーストッパ用のリン）、高耐圧ｐＭＩＳ形成領域の高圧系ｎ型ウエル領域３に不純物（例えば二フッ化ボロン）を選択的にイオン注入して、図２５に示すように、メモリセル形成領域の高圧系ｐ型ウエル領域４にゲート電極１０ａに整合したｎ型半導体領域（エクステンション領域）２１及びゲート電極１９ａに整合したｎ型半導体領域（エクステンション領域）２１、低耐圧ｐＭＩＳ形成領域の低圧系ｎ型ウエル領域１４にゲート電極１９ｂに整合したｐ型半導体領域（エクステンション領域）２３、高耐圧ｐＭＩＳ形成領域の高圧系ｎ型ウエル領域３にゲート電極１９ｄに整合したｐ型半導体領域（エクステンション領域）２２を形成する。
【０１０５】
次に、図２６に示すように、ゲート電極１０ａ，１９ａ，１９ｂ，１９ｄの側壁に、サイドウォールスペーサ２４を形成する。サイドウォールスペーサ２４は、基板１の主面上の全面に例えば酸化シリコン膜からなる絶縁膜をＣＶＤ法で形成し、その後、絶縁膜にＲＩＥ（Ｒeactive Ｉon Ｅtching）等の異方性エッチングを施すことによって形成される。この工程において、サイドウォールスペーサ２４は、ゲート電極に整合して形成される。また、サイドウォールスペーサ２４は、抵抗素子１０ｂ、下部電極１０ｃ、及び上部電極１９ｃの側壁にも形成される。
【０１０６】
次に、メモリセル形成領域の高圧系ｐ型ウエル領域４に不純物（例えばリン及び砒素）を選択的にイオン注入して、図２７に示すように、メモリセル形成領域の高圧系ｐ型ウエル領域４に、サイドウォールスペーサ２４に整合したｎ型半導体領域（コンタクト領域）２５を形成する。また、低耐圧ｐＭＩＳ形成領域の低圧系ｎ型ウエル領域１４、及び高耐圧ｐＭＩＳ形成領域の高圧系ｎ型ウエル領域に不純物（例えば二フッ化ボロン、及びボロン）を選択的にイオン注入して、図２７に示すように、低耐圧ｐＭＩＳ形成領域の低圧系ｎ型ウエル領域１４、及び高耐圧ｐＭＩＳ形成領域の高圧系ｎ型ウエル領域に、サイドウォールスペーサ２４に整合したｐ型半導体領域（コンタクト領域）２６を形成する。
【０１０７】
次に、自然酸化膜等を除去して、ゲート電極（１０ａ，１９ａ，１９ｂ，１９ｄ）の表面、抵抗素子１０ｂのコンタクト領域の表面、下部電極１０ｃのコンタクト領域の表面、及び上部電極１９ｃの表面を露出させた後、これらの表面上を含む基板１の主面上の全面に高融点金属膜として例えばコバルト膜２７をスパッタ法で形成し、その後、半導体領域（２５，２６）のシリコン（Ｓｉ）、ゲート電極（１０ａ，１９ａ，１９ｂ，１９ｄ）のＳｉ、抵抗素子１０ｂのコンタクト領域におけるＳｉ、下部電極１０ｃのコンタクト領域におけるＳｉ、並びに上部電極１９ｃのＳｉと、コバルト膜２７のＣｏとを反応させる熱処理を施して、図２８に示すように、半導体領域（２５，２６）の表面、ゲート電極（１０ａ，１９ａ，１９ｂ，１９ｄ）の表面、抵抗素子１０ｂのコンタクト領域の表面、下部電極１０ｃのコンタクト領域の表面、並びに上部電極１９ｃの表面に、金属・半導体反応層であるシリサイド（ＣｏＳｉ）層２８を形成する。シリサイド層２８は、サイドウォールスペーサ２４に整合して形成される。
【０１０８】
次に、シリサイド層２８が形成された領域以外の未反応のコバルト膜２７を選択的に除去し、その後、シリサイド層２８を活性化（ＣoＳｉ２）させる熱処理を施す。
【０１０９】
この工程により、不揮発性記憶素子Ｑｍ、選択用ＭＩＳＦＥＴ−Ｑｓ、低耐圧ｐ型ＭＩＳＦＥＴ−ＱＬｐ、高耐圧ｐ型ＭＩＳＦＥＴ−ＱＨｐ、抵抗素子１０ｂ、並びに容量素子Ｃがほぼ完成する。
【０１１０】
次に、前述の能動素子上及び受動素子上を含む基板１の主面上の全面に例えば酸化シリコン膜からなる層間絶縁膜２９をＣＶＤ法で形成し、その後、層間絶縁膜２９の表面をＣＭＰ法で平坦化する。
【０１１１】
次に、層間絶縁膜２９の表面からシリサイド層２８に到達するソース・ドレイン用コンタクト孔、ゲート用コンタクト孔、抵抗素子用コンタクト孔、下部電極用コンタクト孔、及び上部電極用コンタクト孔を形成し、その後、これらのコンタクト孔の内部に、金属等の導電物を埋め込んで導電性プラグ３０を形成し、その後、層間絶縁膜２９上に配線３１を形成することにより、図１乃至図４に示す構造となる。
【０１１２】
図１１は、抵抗素子１０ｂにおいて、抵抗値の多結晶シリコン幅依存性を示す図である。抵抗素子１０ｂ上の窒化シリコン膜１２の堆積時における膜厚をパラメータとしている。図１１に示すように、窒化シリコン膜１２の膜厚が厚くなるほど、工程中の多結晶シリコン膜の側面からの酸化が抑えられ、細線効果が抑制されている。多結晶シリコン膜の幅を１［μｍ］以下に細くしようとすると、窒化シリコン膜１２の堆積時の膜厚は２４［ｎｍ］以上が望ましい。
【０１１３】
このように、本実施形態によれば、以下の効果が得られる。
基板１の主面の第２の素子分領域と下部電極１０ｃとの間に窒化シリコン膜８からなる耐酸化性膜が設けられ、下部電極１０ｃの上面が窒化シリコン膜１２からなる耐酸化性膜で覆われた状態で、熱処理を施して基板１の主面に酸化シリコン膜からなるゲート絶縁膜１７及び１８を形成することにより、下部電極１０ｃの下面及び上面の酸化を抑制することができ、更に、下部電極１０ｃの側面から下部電極１０ｃと第２の素子分離領域との間の界面に沿って伸びるバーズビークの発生を抑制することができるため、バーズビークに起因する下部電極１０ｃの反りを抑制することができ、下部電極１０ｃが剥がれるといった不具合を抑制することができる。この結果、占有面積が小さく、容量が大きい容量素子Ｃを実現することができる。
【０１１４】
また、占有面積が小さく、容量が大きい容量素子Ｃを搭載したシステムＬＳＩを高歩留まりで製造することができる。
【０１１５】
また、第２の素子分離領域と下部電極１０ｃとの間の耐酸化性膜は、不揮発性記憶素子Ｑｍのゲート絶縁膜中の窒化シリコン膜８と同一工程で形成され、下部電極１０ｃ上の耐酸化性膜は、容量素子Ｃの誘電体膜中の窒化シリコン膜１２であるため、製造工程数を増加することなく、占有面積が小さく、容量が大きい容量素子Ｃを実現することができると共に、容量が大きい容量素子Ｃを搭載したシステムＬＳＩを高歩留まりで製造することができる。
【０１１６】
基板１の主面の第１の素子分領域と抵抗素子１０ｂとの間に窒化シリコン膜８からなる耐酸化性膜が設けられ、抵抗素子１０ｂの上面が窒化シリコン膜１２からなる耐酸化性膜で覆われた状態で、熱処理を施して基板１の主面に酸化シリコン膜からなるゲート絶縁膜１７及び１８を形成することにより、抵抗素子１０ｂの下面及び上面の酸化を抑制することができるため、第１層目の多結晶シリコン膜１０で抵抗素子１０ｂを形成しても、高抵抗の抵抗素子１０ｂを安定して形成することができる。
【０１１７】
また、第１素子分離領域と抵抗素子１０ｂとの間の耐酸化性膜は、不揮発性記憶素子Ｑｍのゲート絶縁膜中の窒化シリコン膜８と同一工程で形成され、抵抗素子１０ｂ上の耐酸化性膜は、容量素子Ｃの誘電体膜中の窒化シリコン膜１２と同一工程で形成されるため、製造工程数を増加することなく、高抵抗の抵抗素子１０ｂを安定して形成することができる。
【０１１８】
不揮発性記憶素子ＱｍのＯＮＯ膜からなるゲート絶縁膜１６を形成した後、低圧系ウエル領域（１４，１５）を形成することにより、低圧系ウエル領域が熱処理される回数を減らすことができるため、低圧系ウエル領域の表面不純物濃度の低下を抑制することができる。この結果、通常の低耐圧ＭＩＳＦＥＴの特性に影響を与えずに、高耐圧ＭＩＳＦＥＴを形成することができる。
【０１１９】
以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【符号の説明】
【０１２０】
１…ｐ型半導体基板、２…ｎ型ウエル領域、３…高圧系ｎ型ウエル領域、３ａ…ｎ型ウエル領域、４…高圧系ｐ型ウエル領域、５…素子分離領域、６…バッファ絶縁膜、７…酸化シリコン膜、８…窒化シリコン膜、９…酸化シリコン膜、
１０…多結晶シリコン膜、１０ａ…ゲート電極、１０ｂ…抵抗素子、１０ｃ…下部電極、
１１…酸化シリコン膜、１２…窒化シリコン膜、１３…酸化シリコン膜、
１４…低圧系ｎ型ウエル領域、１５…低圧系ｐ型ウエル領域、
１６，１７，１８…ゲート絶縁膜、
１９…多結晶シリコン膜、１９ａ，１９ｂ，１９ｄ…ゲート電極、１９ｃ…上部電極、
２０…酸化シリコン膜、２１，２５…ｎ型半導体領域、２２，２３，２６…ｐ型半導体領域、２４…サイドウォールスペーサ、２７…コバルト膜、２８…シリサイド層、２９…層間絶縁膜、３０…導電性プラグ、３１…配線、
ＱＨｐ…高耐圧ｐ型ＭＩＳＦＥＴ、ＱＬｐ…低耐圧ｐ型ＭＩＳＦＥＴ、
Ｍｅ…メモリセル、Ｑｍ…不揮発性記憶素子（ＭＯＮＯＳ型）、Ｑｓ…選択用ＭＩＳＦＥＴ（高耐圧ｎ型ＭＩＳＦＥＴ）。
【図１】
2010093274.tif 000003
【図２】
2010093274.tif 000004
【図３】
2010093274.tif 000005
【図４】
2010093274.tif 000006
【図５】
2010093274.tif 000007
【図６】
2010093274.tif 000008
【図７】
2010093274.tif 000009
【図８】
2010093274.tif 000010
【図９】
2010093274.tif 000011
【図１０】
2010093274.tif 000012
【図１１】
2010093274.tif 000013
【図１２】
2010093274.tif 000014
【図１３】
2010093274.tif 000015
【図１４】
2010093274.tif 000016
【図１５】
2010093274.tif 000017
【図１６】
2010093274.tif 000018
【図１７】
2010093274.tif 000019
【図１８】
2010093274.tif 000020
【図１９】
2010093274.tif 000021
【図２０】
2010093274.tif 000022
【図２１】
2010093274.tif 000023
【図２２】
2010093274.tif 000024
【図２３】
2010093274.tif 000025
【図２４】
2010093274.tif 000026
【図２５】
2010093274.tif 000027
【図２６】
2010093274.tif 000028
【図２７】
2010093274.tif 000029
【図２８】
2010093274.tif 000030