(57)【要約】【課題】３相交流電源に適用される場合と単相交流電源に適用される場合とで、同様の制御ロジックに基づいて制御を行うことができる整流回路を提供すること。【解決手段】３相交流電源１１の各相の出力側にリアクトル１２ａ，１２ｂ，１２ｃを介して接続される全波整流回路１３と、全波整流回路１３の出力端子間に接続される２つの電解コンデンサ１４ａ，１４ｂとを備え、２つの電解コンデンサ１４ａ，１４ｂは直列に接続され、２つの電解コンデンサ１４ａ，１４ｂの接続点と３相交流電源１１の中性点Ｎとが接続され、全波整流回路１３の各相の入力側と電解コンデンサ１４ａ，１４ｂの接続点Ｃとが第１スイッチング素子１６ａ，１６ｂ，１６ｃを介して接続された整流回路１を提供する。【選択図】図１
2010110179.tif 000002
【特許請求の範囲】
【請求項１】
３相交流電源の各相の出力側にリアクトルを介して接続される全波整流回路と、
前記全波整流回路の出力端子間に接続される複数のコンデンサと
を備え、
複数の前記コンデンサは互いに直列に接続され、
前記コンデンサのいずれかの接続点と前記３相交流電源の中性点とが接続され、
前記全波整流回路の各相の入力側と前記コンデンサのいずれかの接続点とが第１スイッチング素子を介して接続された整流回路。
【請求項２】
前記コンデンサのいずれかの接続点と前記３相交流電源の中性点とが第２スイッチング素子を介して接続されており、
負荷が予め設定されている所定の閾値以下の場合に、前記第１スイッチング素子及び前記第２スイッチング素子がオフ状態とされ、
前記負荷が前記閾値を超えた場合に、前記第２スイッチング素子がオン状態とされる請求項１に記載の整流回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、整流回路に関するものである。
【背景技術】
【０００２】
従来、アクティブ力率改善回路を備える整流回路が知られている。図６に、単相交流電源に適用されるアクティブ力率改善回路を備える整流回路の一構成例を示す。このタイプの整流回路では、スイッチＳ１を高速駆動することにより、高効率な電力供給を実現している。
また、例えば、特許文献１には、図７に示すような３相交流電源に適用される整流回路が開示されている。具体的には、特許文献１には、３相ダイオード全波整流回路１０２の各入力端子と平滑用コンデンサＣ１０１，Ｃ１０２の接続点とを双方向スイッチＳ１０１，Ｓ１０２，Ｓ１０３を介して接続した整流回路が開示されている。この整流回路では、三相交流電圧のゼロクロス点を検出し、このゼロクロスに基づいて該当する相の双方向スイッチをＯＮさせるべく制御信号を出力することで、１周期が１２ステップの電圧波形で構成されるようにしている。
【特許文献１】特許第３４２２２１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、上記特許文献１に開示されている整流回路（図７参照）では、３相ダイオード全波整流回路に入力される入力電流波形（ここでは、任意の１相を選択している）は、図８に示されるような波形となる。また、図６に示した単相交流電源に適用される整流回路において、全波整流回路に入力される入力電流波形は、図９に示されるような波形となる。これら入力電流波形は、それぞれの整流回路が備えるスイッチング素子を開状態としたときの波形を示している。
【０００４】
このように、特許文献１に開示されている図７に示された整流回路では、全波整流回路に入力される各相の交流電流波形（図８参照）が単相交流電源に適用される整流回路における全波整流回路の入力電流波形（図９参照）と異なるため、単相の場合と、３相交流の場合とで、異なる制御ロジックを組まなければならず、労力を要していた。
【０００５】
本発明は、上記問題を解決するためになされたもので、３相交流電源に適用される場合と単相交流電源に適用される場合とで、同様の制御ロジックに基づく制御が可能な整流回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明は以下の手段を採用する。
本発明は、３相交流電源の各相の出力側にリアクトルを介して接続される全波整流回路と、前記全波整流回路の出力端子間に接続される複数のコンデンサとを備え、複数の前記コンデンサは互いに直列に接続され、前記コンデンサのいずれかの接続点と前記３相交流電源の中性点とが接続され、前記全波整流回路の各相の入力端子と前記コンデンサのいずれかの接続点とが第１スイッチング素子を介して接続された整流回路を提供する。
【０００７】
このような構成によれば、コンデンサのいずれかの接続点と３相交流電源の中性点とが接続されているので、全波整流回路に入力される電流波形を、例えば、図９に示される波形、つまり、単相の交流電源に適用した場合とほとんど同一とすることができる。
これにより、３相交流電源に適用した場合であっても、単相交流電源の場合と同様の制御ロジックに従って、各相に対応する第１スイッチング素子のオンオフを制御することが可能となる。この結果、単相高調波技術を３相交流電源にもそのまま転用することができ、制御ロジックの開発に要する労力を軽減することができる。
【０００８】
上記整流回路において、前記コンデンサのいずれかの接続点と前記３相交流電源の中性点とが第２スイッチング素子を介して接続されており、負荷が予め設定されている所定の閾値以下の場合に、前記第１スイッチング素子及び前記第２スイッチング素子がオフ状態とされ、前記負荷が前記閾値を超えた場合に、前記第２スイッチング素子がオン状態とされることとしてもよい。
【０００９】
このように、負荷が閾値以下の場合には、第１スイッチング素子及び第２スイッチング素子をオフ状態とするので、スイッチングによる電力損失を抑えることができる。この結果、効率を向上させることができる。
【発明の効果】
【００１０】
本発明によれば、３相交流電源に適用される場合と単相交流電源に適用される場合とで、同様の制御ロジックに基づいて制御を行うことができるという効果を奏する。
【発明を実施するための最良の形態】
【００１１】
以下に、本発明に係る整流回路の一実施形態について、図面を参照して説明する。
〔第１の実施形態〕
図１は、本実施形態に係る第１の実施形態に係る整流回路の概略構成を示したブロック図である。図１に示すように、本実施形態に係る整流回路１は、３相交流電源１１の各相の出力側にリアクトル１２ａ，１２ｂ，１２ｃを介して接続される全波整流回路１３と、全波整流回路１３の出力端子間に接続される２つの電解コンデンサ１４ａ，１４ｂとを備えている。２つの電解コンデンサ１４ａ，１４ｂは、例えば、同じ静電容量を有し、直列に接続されている。また、全波整流回路１３の出力端子間には、負荷１５が接続されている。
【００１２】
また、整流回路１において、３相交流電源１１の中性点Ｎと電解コンデンサ１４ａ，１４ｂの接続点Ｃとが接続されているとともに、全波整流回路１３の各相の入力側と電解コンデンサ１４ａ，１４ｂの接続点Ｃとが第１スイッチング素子１６ａ，１６ｂ，１６ｃを介してそれぞれ接続されている。
具体的には、３相交流電源１１の中性点Ｎと電解コンデンサ１４ａ，１４ｂの接続点Ｃとが接続ラインＬ１により接続されている。また、全波整流回路１３の各相に対応する入力端子が第１スイッチング素子１６ａ，１６ｂ，１６ｃを介して、接続ラインＬ１に接続されている。
【００１３】
３相交流電源１１の電圧ゼロクロス点は、ゼロクロス検出部１７により検出され制御部２０へ出力される。３相交流電源１１のうち任意の一相に流れる電流は、電流検出部１８により検出され、負荷電流として制御部２０に出力される。また、全波整流回路１３の出力電圧が直流電圧検出部１９により検出され、制御部２０に出力される。制御部２０は、これらの入力情報に基づいて、第１スイッチング素子１６ａ，１６ｂ，１６ｃのオンオフを制御する。
【００１４】
ここで、図２に第１スイッチング素子１６ａ，１６ｂ，１６ｃをオフ状態とした場合の全波整流回路１３の入力電流波形（１相を任意に選択）を示す。図２において、横軸は時間、縦軸は電流値を示している。図２に示すように、本実施形態に係る整流回路１において、全波整流回路１３に入力される電流波形は、図９に示した単相交流電源に適用した場合の入力電流波形とほとんど変わらないことがわかる。
これにより、３相交流電源に適用した場合であっても、単相交流電源に適用した場合と同様の制御ロジックに従って、各相に対応する第１スイッチング素子のオンオフを制御することが可能となる。
【００１５】
また、図３に本実施形態に係る整流回路を採用した場合の全波整流回路１３の入力電流の高調波成分の一例を示す。図３において、横軸は高周波成分の次数、縦軸は電流値を示している。図３に示すように、入力電流に含まれる高調波成分のレベルは低く、全ての次数においてＩＥＣの規格値を下回っていることがわかる。
【００１６】
〔第２の実施形態〕
次に、本発明の第２の実施形態について、図４を用いて説明する。
本実施形態に係る整流回路は、上述した第１の実施形態における整流回路において、３相交流電源１１の中性点Ｎと電解コンデンサ１４ａ，１４ｂの接続点Ｃとを接続する接続ラインＬ１に第２スイッチング素子３０が設けられている。
図４では、第２スイッチング素子３０は、接続ラインＬ１において、スイッチング素子１６ａ，１６ｂ，１６ｃの接続点よりも３相交流電源側に設けられているが、この配置に限定されず、例えば、スイッチング素子１６ａ，１６ｂ，１６ｃの接続点よりも電解コンデンサ側に設けられていてもよい。
【００１７】
制御部２０は、電流検出部１８から入力される負荷電流と予め登録されている閾値とを比較し、負荷電流が閾値以下である場合には、第１スイッチング素子１６ａ，１６ｂ，１６ｃ及び第２スイッチング素子３０をオフ状態とし、これらスイッチング素子のオンオフ制御を行わない。これにより、図４に示した整流回路は、図５に示した回路構成となる。
【００１８】
このように、負荷が小さく、直流電圧の降下も小さい範囲、特に、第１スイッチング素子１６ａ，１６ｂ，１６ｃのオンオフ制御を行わなくても入力電流に含まれる高調波成分のレベルがＩＥＣの規格値を下回る範囲においては、第１スイッチング素子１６ａ，１６ｂ，１６ｃ及び第２スイッチング素子３０をオフ状態とするので、スイッチングによる電力損失を低減することができる。これにより、効率を向上させることができる。
【００１９】
一方、負荷電流が閾値を上回った場合には、第２スイッチング素子３０をオン状態として、３相交流電源１１の中性点Ｎと電解コンデンサ１４ａ，１４ｂの接続点とを接続し、かつ、第１スイッチング素子１６ａ，１６ｂ，１６ｃを電圧ゼロクロス点及び負荷電流に基づいてオンオフ制御する。
これにより、負荷が所定のレベルを超えることにより、図５に示した回路構成では高周波成分を規定値（例えば、ＩＥＣ規格値）以下に低減しきれない状態となった場合には、上述した第１の実施形態に係る整流回路と同様の回路構成及び制御ロジックに基づいて作動することにより、運転に必要な直流電圧を維持し、入力電流に含まれる高周波成分をＩＥＣ規定値以下とすることができる。
【００２０】
上述したように、本実施形態に係る整流回路によれば、負荷レベルが低く、図５に示した回路構成のように、スイッチング素子を利用しないパッシブ型の回路構成であっても入力電流に含まれる高周波成分をＩＥＣ等で規定された所定の規定値以下とすることができる場合には、第１スイッチング素子１６ａ，１６ｂ，１６ｃ及び第２スイッチング素子３０をオフ状態とする。これにより、スイッチングによる電力損失を抑え、効率を向上させることができる。
【００２１】
なお、第２スイッチング素子３０のオンオフを切り替える負荷電流の閾値については、入力電流に含まれる高周波成分のレベルと規格値とに基づいて又は運転に必要な直流電圧に基づいて設定すればよい。
なお、上記第１及び第２の実施形態では、スイッチング素子１６ａ，１６ｂ，１６ｃを接続ラインＬ１に接続し、３相交流電源の中性点Ｎとスイッチング素子１６ａ，１６ｂ，１６ｃと接続点Ｃとを同一の接続ラインＬ１によって接続したが、これに代えて、それぞれ別個の接続ラインによって、３相交流電源の中性点Ｎと接続点Ｃとが、また、スイッチング素子１６ａ，１６ｂ，１６ｃと接続点Ｃとが接続されていてもよい。
【図面の簡単な説明】
【００２２】
【図１】本発明の第１の実施形態に係る整流回路の概略構成を示す回路図である。
【図２】本発明の第１の実施形態に係る整流回路が備える第１及び第２スイッチング素子をオフ状態としたときの全波整流回路に入力される入力電圧波形を示した図である。
【図３】本発明の第１の実施形態に係る整流回路を適用した場合の入力電流に含まれる高調波成分を示した図である。
【図４】本発明の第２の実施形態に係る整流回路の概略構成を示す回路図である。
【図５】図４に示した回路図において、第１及び第２スイッチング素子をオフ状態としたときの回路構成を示した図である。
【図６】従来の単相交流電源に適用される整流回路の概略構成を示した図である。
【図７】従来の３相交流電源に適用される整流回路の概略構成を示した図である。
【図８】図７に示した整流回路において全波整流回路に入力される入力電圧波形を示した図である。
【図９】図６に示した整流回路において全波整流回路に入力される入力電圧波形を示した図である。
【符号の説明】
【００２３】
１  整流回路
１１  ３相交流電源
１２ａ，１２ｂ，１２ｃ  リアクトル
１３  全波整流回路
１４ａ，１４ｂ  電解コンデンサ
１５  負荷
１６ａ，１６ｂ，１６ｃ  第１スイッチング素子
１７  ゼロクロス検出部
１８  電流検出部
１９  直流電圧検出部
２０  制御部
３０  第２スイッチング素子
Ｌ１  接続ライン
【図１】
2010110179.tif 000003
【図２】
2010110179.tif 000004
【図３】
2010110179.tif 000005
【図４】
2010110179.tif 000006
【図５】
2010110179.tif 000007
【図６】
2010110179.tif 000008
【図７】
2010110179.tif 000009
【図８】
2010110179.tif 000010
【図９】
2010110179.tif 000011