(57)【要約】【課題】バイポーラトランジスタのリーク電流をキャンセルする。【解決手段】電流供給回路１０は、第１電流Ｉ１と第２電流Ｉ２を隣接する回路２０に供給する。第１トランジスタＱ１は、第１電流Ｉ１の経路上に設けられる。第２トランジスタＱ２は、第２電流Ｉ２の経路上に設けられ、そのベースに第１トランジスタＱ２と共通のバイアス電圧Ｖｂｉａｓを受ける。第２トランジスタＱ２は、第１トランジスタＱ１よりもサイズが小さい。ダミートランジスタＱ３は、そのコレクタが第２トランジスタＱ２のコレクタと共通に接続される。ダミートランジスタＱ３はオフ状態となるようにバイアスされる。【選択図】図２
2010016052.tif 000002
【特許請求の範囲】
【請求項１】
第１電流と第２電流を隣接する回路に供給する電流供給回路であって、
前記第１電流の経路上に設けられた第１バイポーラトランジスタと、
前記第２電流の経路上に設けられ、そのベースに前記第１バイポーラトランジスタと共通のバイアス電圧を受け、前記第１バイポーラトランジスタよりもサイズが小さい第２バイポーラトランジスタと、
そのコレクタが前記第２バイポーラトランジスタのコレクタと共通に接続されたダミーバイポーラトランジスタと、
を備えることを特徴とする電流供給回路。
【請求項２】
前記第２バイポーラトランジスタと前記ダミーバイポーラトランジスタのサイズの合計が、前記第１バイポーラトランジスタのサイズと略等しく設計されることを特徴とする請求項１に記載の電流供給回路。
【請求項３】
前記ダミーバイポーラトランジスタのサイズは、前記ダミーバイポーラトランジスタのリーク電流が、前記第１バイポーラトランジスタのリーク電流と前記第２バイポーラトランジスタのリーク電流の差分と略等しくなるように設計されることを特徴とする請求項１に記載の電流供給回路。
【請求項４】
前記ダミーバイポーラトランジスタのエミッタは、そのベースと接続されることを特徴とする請求項１から３のいずれかに記載の電流供給回路。
【請求項５】
前記第１バイポーラトランジスタ、前記第２バイポーラトランジスタ、前記ダミーバイポーラトランジスタは、Ｐ型半導体基板上に形成されたＮＰＮ型であることを特徴とする請求項１から３のいずれかに記載の電流供給回路。
【請求項６】
前記第１バイポーラトランジスタ、前記第２バイポーラトランジスタ、前記ダミーバイポーラトランジスタは、Ｎ型半導体基板上に形成されたＰＮＰ型であることを特徴とする請求項１から３のいずれかに記載の電流供給回路。
【請求項７】
入力電圧を所定のしきい値電圧と比較し、比較結果に応じた出力電圧を生成する電圧比較回路であって、
そのベースに前記入力電圧が印加された第１バイポーラトランジスタと、
そのベースに前記入力電圧が印加された第２バイポーラトランジスタと、
前記第１バイポーラトランジスタのエミッタと前記第２バイポーラトランジスタのエミッタの間に設けられた第１抵抗と、
前記第２バイポーラトランジスタのエミッタと第１固定電圧端子の間に設けられた第２抵抗と、
前記第１バイポーラトランジスタのコレクタと第２固定電圧端子の間に設けられた第３トランジスタと、
前記第２バイポーラトランジスタのコレクタと前記第２固定電圧端子の間に設けられ、前記第３トランジスタと制御端子が共通に接続された第４トランジスタと、
そのコレクタが前記第２バイポーラトランジスタのコレクタと共通に接続されたダミーバイポーラトランジスタと、
を備えることを特徴とする電圧比較回路。
【請求項８】
前記第２バイポーラトランジスタと前記ダミーバイポーラトランジスタのサイズの合計が、前記第１バイポーラトランジスタのサイズと略等しく設計されることを特徴とする請求項７に記載の電圧比較回路。
【請求項９】
前記ダミーバイポーラトランジスタのサイズは、前記ダミーバイポーラトランジスタのリーク電流が、前記第１バイポーラトランジスタのリーク電流と前記第２バイポーラトランジスタのリーク電流の差分と略等しくなるように設計されることを特徴とする請求項７に記載の電圧比較回路。
【請求項１０】
前記ダミーバイポーラトランジスタのエミッタは、そのベースと接続されることを特徴とする請求項７から９のいずれかに記載の電圧比較回路。
【請求項１１】
前記第１バイポーラトランジスタ、前記第２バイポーラトランジスタ、前記ダミーバイポーラトランジスタは、Ｐ型半導体基板上に形成されたＮＰＮ型であることを特徴とする請求項７から９のいずれかに記載の電圧比較回路。
【請求項１２】
前記第１バイポーラトランジスタ、前記第２バイポーラトランジスタ、前記ダミーバイポーラトランジスタは、Ｎ型半導体基板上に形成されたＰＮＰ型であることを特徴とする請求項７から９のいずれかに記載の電圧比較回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バイポーラトランジスタに発生するリーク電流をキャンセルする技術に関する。
【背景技術】
【０００２】
さまざまな電子機器に搭載されるＩＣ（Integrated Circuit）には、電流、電圧を利用したさまざまな信号処理を実現するために、トランジスタや抵抗、キャパシタなどが集積化されている。
【０００３】
図１（ａ）、（ｂ）は、ＩＣにおいて利用される回路の構成を示す図である。図１（ａ）のトランジスタＱ１、Ｑ２はいずれもＮＰＮ型のバイポーラトランジスタであり、その他の回路素子とともにＰ型の半導体基板上に集積化される。トランジスタＱ１、Ｑ２のベースは共通に接続されており、バイアス電圧Ｖｂｉａｓが印加されている。トランジスタＱ１、Ｑ２のペアは、コレクタに供給される第１電流Ｉ１、第２電流Ｉ２を、隣接する回路ブロック（以下、隣接回路）２０に供給する機能を有することから、本明細書において、このペアを電流供給回路３０と称する。隣接回路２０は、電流Ｉ１、Ｉ２の値が等しい状態で動作する回路であってもよいし、電流Ｉ１とＩ２の値を比較する回路であってもよく、その機能は限定されない。
【０００４】
理想的には、トランジスタＱ１、Ｑ２のコレクタ電流は、エミッタ電流と等しいため、Ｉ１＝Ｉ１’、Ｉ２＝Ｉ２’が成り立つ。しかしながら現実の回路においては、トランジスタＱ１、Ｑ２のコレクタには寄生容量Ｃｐが接続される場合がある。図１（ｂ）は、Ｐ型半導体基板上に形成されたＮＰＮ型バイポーラトランジスタの構成を示す断面図である。図示のごとく、Ｐ型基板（Ｐ−ＳＵＢ）と、コレクタ領域の間には、寄生容量Ｃｐが存在する。
【特許文献１】特開２００７−１９３６２３号公報
【特許文献２】特開平１０−９９６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
Ｐ型半導体基板の電位が変動したり、トランジスタＱ１、Ｑ２のコレクタの電位が変化するとき、電流Ｉ１、Ｉ２の一部が、寄生容量Ｃｐを充放電するためのリーク電流Ｉｌｅａｋ１、Ｉｌｅａｋ２として流れる。つまり、
Ｉ１’＝Ｉ１−Ｉｌｅａｋ１
Ｉ２’＝Ｉ２−Ｉｌｅａｋ２
となる。リーク電流Ｉｌｅａｋ１、Ｉｌｅａｋ２の大きさは、トランジスタＱ１、Ｑ２のサイズに依存するため、トランジスタＱ１とＱ２のサイズが異なる場合、電流Ｉ１’とＩ２’の関係が、電流Ｉ１とＩ２の関係と相関がとれなくなり、隣接回路２０が所望の処理、動作を実行できなくなり、あるいは誤動作するおそれがある。
【０００６】
本発明は係る課題に鑑みてなされたものであり、その目的は、リーク電流の影響を抑制した回路の提供にある。
【課題を解決するための手段】
【０００７】
本発明のある態様は、第１電流と第２電流を隣接する回路に供給する電流供給回路に関する。この電流供給回路は、第１電流の経路上に設けられた第１バイポーラトランジスタと、第２電流の経路上に設けられ、そのベースに第１バイポーラトランジスタと共通のバイアス電圧を受け、第１バイポーラトランジスタよりもサイズが小さい第２バイポーラトランジスタと、そのコレクタが第２バイポーラトランジスタのコレクタと共通に接続されたダミーバイポーラトランジスタと、を備える。
【０００８】
この態様によると、ダミーバイポーラトランジスタのベースを、ダミーバイポーラトランジスタが実質的にオフするレベルにバイアスすることにより、第１バイポーラトランジスタと第２バイポーラトランジスタそれぞれのリーク電流の差分を、ダミーバイポーラトランジスタのリーク電流によってキャンセルすることができ、隣接する回路にリーク電流が及ぼす影響を抑制できる。
【０００９】
第２バイポーラトランジスタとダミーバイポーラトランジスタのサイズの合計は、第１バイポーラトランジスタのサイズと略等しく設計されてもよい。この場合、リーク電流をさらに正確にキャンセルできる。
なお、一般にトランジスタなどの回路素子は、所定のプロセスルールに則って設計されるため、サイズを完全に等しく設計することが不可能な場合もある。本明細書において、「略等しい」とは完全に同一でないことを許容する趣旨であり、たとえばプロセスルールが許容する範囲で可能な限りサイズが等しい状態をいう。
【００１０】
別の観点から見ると、ダミーバイポーラトランジスタのサイズは、ダミーバイポーラトランジスタのリーク電流が、第１バイポーラトランジスタと第２バイポーラトランジスタのリーク電流の差分と略等しくなるように設計されてもよい。
【００１１】
ダミーバイポーラトランジスタのエミッタは、そのベースと接続されてもよい。この場合、ダミーバイポーラトランジスタを確実にオフ状態とすることができる。
【００１２】
第１バイポーラトランジスタ、第２バイポーラトランジスタ、ダミーバイポーラトランジスタは、Ｐ型半導体基板上に形成されたＮＰＮ型であってもよい。
【００１３】
第１バイポーラトランジスタ、第２バイポーラトランジスタ、ダミーバイポーラトランジスタは、Ｎ型半導体基板上に形成されたＰＮＰ型であってもよい。
【００１４】
本発明の別の態様は、入力電圧を所定のしきい値電圧と比較し、比較結果に応じた出力電圧を生成する電圧比較回路に関する。この電圧比較回路は、そのベースに入力電圧が印加された第１バイポーラトランジスタと、そのベースに入力電圧が印加された第２バイポーラトランジスタと、第１バイポーラトランジスタのエミッタと第２バイポーラトランジスタのエミッタの間に設けられた第１抵抗と、第２バイポーラトランジスタのエミッタと第１固定電圧端子の間に設けられた第２抵抗と、第１バイポーラトランジスタのコレクタと第２固定電圧端子の間に設けられた第３トランジスタと、第２バイポーラトランジスタのコレクタと第２固定電圧端子の間に設けられ、第３トランジスタと制御端子が共通に接続された第４トランジスタと、そのコレクタが第２バイポーラトランジスタのコレクタと共通に接続されたダミーバイポーラトランジスタと、を備える。
【００１５】
この態様において、第２バイポーラトランジスタのコレクタ電圧は、入力電圧と第１抵抗と第２抵抗の比率で定まるしきい値電圧との比較結果に応じて変化する。ダミーバイポーラトランジスタのベースを、ダミーバイポーラトランジスタが実質的にオフするレベルにバイアスすることにより、第１バイポーラトランジスタと第２バイポーラトランジスタそれぞれのリーク電流の差分を、ダミーバイポーラトランジスタのリーク電流によってキャンセルすることができる。その結果、しきい値電圧が変動するのを抑制することができる。
【００１６】
第２バイポーラトランジスタとダミーバイポーラトランジスタのサイズの合計は、第１バイポーラトランジスタのサイズと略等しく設計されてもよい。
【００１７】
ダミーバイポーラトランジスタのサイズは、ダミーバイポーラトランジスタのリーク電流が、第１バイポーラトランジスタのリーク電流と第２バイポーラトランジスタのリーク電流の差分と略等しくなるように設計されてもよい。
【００１８】
ダミーバイポーラトランジスタのエミッタは、そのベースと接続されてもよい。
【００１９】
第１バイポーラトランジスタ、第２バイポーラトランジスタ、ダミーバイポーラトランジスタは、Ｐ型半導体基板上に形成されたＮＰＮ型であってもよい。
【００２０】
第１バイポーラトランジスタ、第２バイポーラトランジスタ、ダミーバイポーラトランジスタは、Ｎ型半導体基板上に形成されたＰＮＰ型であってもよい。
【００２１】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２２】
本発明によれば、バイポーラトランジスタのリーク電流の影響を抑制できる。
【発明を実施するための最良の形態】
【００２３】
図２は、実施の形態に係る電流供給回路１０の構成を示す回路図である。電流供給回路１０は、第１電流Ｉ１、第２電流Ｉ２を受け、これらを隣接する回路に供給する。電流供給回路１０は、Ｐ型半導体基板上に形成されたＮＰＮ型の第１トランジスタＱ１、第２トランジスタＱ２、ダミートランジスタＱ３を備える。
【００２４】
第１トランジスタＱ１は、第１電流Ｉ１の経路上に設けられる。第２トランジスタＱ２は、第２電流Ｉ２の経路上に設けられる。第１トランジスタＱ１および第２トランジスタＱ２それぞれのベースには、共通のバイアス電圧Ｖｂｉａｓが印加される。第２トランジスタＱ２のサイズは、第１トランジスタＱ１のサイズより小さく設計される。トランジスタのサイズとは、エミッタ面積またはコレクタ面積をいう。
【００２５】
ダミートランジスタＱ３は、そのコレクタが第２トランジスタＱ２のコレクタと共通に接続される。ダミートランジスタＱ３のベースは、ダミートランジスタＱ３がオフ状態となるようにバイアスされる。図２の回路では、ダミートランジスタＱ３のベースエミッタ間をショートすることによりオフ状態にバイアスされるが、ダミートランジスタＱ３のベースを、接地電位に固定してもよい。
【００２６】
電流供給回路１０は、第１トランジスタＱ１のエミッタ電流Ｉ１’および第２トランジスタＱ２のエミッタ電流Ｉ２’を、隣接回路２０へと供給する。隣接回路２０は、第１電流Ｉ１’およびＩ２’を受けて信号処理を行う。信号処理は限定されないが、たとえば、電流Ｉ１’とＩ２’の比較処理であってもよいし、隣接回路２０内部のバイアス電流として利用してもよい。
【００２７】
ダミートランジスタＱ３のサイズが、第１トランジスタＱ１と第２トランジスタＱ２のサイズの差に等しくなるように、言い換えれば、第２トランジスタＱ２とダミートランジスタＱ３のサイズの合計が、第１トランジスタＱ１のサイズと略等しく設計することが好ましい。
第１トランジスタＱ１、第２トランジスタＱ２、ダミートランジスタＱ３のサイズの比を、ｍ：ｎ：ｋ（ｍ、ｎ、ｋは実数）とすると、
ｋ＝ｍ−ｎ
となるように設計する。
【００２８】
バイポーラトランジスタのコレクタ電流のうち、エミッタ電流に寄与しないリーク電流の量は、図１（ａ）に示されるコレクタ−基板間の寄生容量Ｃｐに応じた成分と、トンネル効果に起因するリーク成分の和で与えられる。したがって、リーク電流の合計は、トランジスタサイズに比例すると考えられる。
【００２９】
つまり、ｋ＝ｍ−ｎを満たすように設計することにより、第１トランジスタＱ１におけるリーク電流Ｉｌｅａｋ１と、第２トランジスタＱ２およびダミートランジスタＱ３のリーク電流の合計を等しくすることができる。
【００３０】
なお、ダミートランジスタＱ３と第２トランジスタＱ２のサイズの合計を、第１トランジスタＱ１のサイズと等しく設計しても、別の要因によってリーク電流の合計が等しくならないかもしれない。この場合、ダミートランジスタＱ３のサイズは、第１トランジスタＱ１、第２トランジスタＱ２のサイズに拘泥されることなく、ダミートランジスタＱ３のリーク電流Ｉｌｅａｋ３が、第１トランジスタＱ１のリーク電流Ｉｌｅａｋ１と第２トランジスタＱ２のリーク電流Ｉｌｅａｋ２の差分と略等しくなるように設計される。
【００３１】
以上が電流供給回路１０の構成である。続いてその動作を説明する。ダミートランジスタＱ３はオフ状態となるようバイアスされるため、第２電流Ｉ２のうち、ダミートランジスタＱ３側に流れ込む電流は、ダミートランジスタＱ３のリーク電流Ｉｌｅａｋ３の成分のみとなる。
【００３２】
したがって、電流供給回路１０に供給される第１電流Ｉ１’、第２電流Ｉ２’はそれぞれ、
Ｉ１’＝Ｉ１−Ｉｌｅａｋ１    …（１）
Ｉ２’＝Ｉ２−（Ｉｌｅａｋ２−Ｉｌｅａｋ３）    …（２）
となる。
【００３３】
隣接回路２０が、第１電流Ｉ１’と第２電流Ｉ２’の大小関係を比較する回路であったり、第１電流Ｉ１’と第２電流Ｉ２’をバイアスとして平衡状態で動作するような回路である場合、２つの電流それぞれの絶対値ではなく、それらの電流の差分（Ｉ１’−Ｉ２’）の量が重要となる。式（１）、（２）の右辺同士、左辺同士を引き算すると、
Ｉ１’−Ｉ２’＝Ｉ１−Ｉ２−Ｉｌｅａｋ１＋（Ｉｌｅａｋ２−Ｉｌｅａｋ３）  …（３）
を得る。
【００３４】
上述のように、ダミートランジスタＱ３のサイズを最適化することにより、
Ｉｌｅａｋ３≒Ｉｌｅａｋ１−Ｉｌｅａｋ２    …（４）
を実現できる。式（３）に式（４）を代入すると、
Ｉ１’−Ｉ２’≒Ｉ１−Ｉ２
を得る。
【００３５】
したがって、隣接回路２０は、電流供給回路１０の内部で発生するリーク電流の影響を受けることなく、信号処理を実行することができる。
【００３６】
図３は、電流供給回路１０を利用した電圧比較回路２２の構成を示す回路図である。電圧比較回路２２は、入力電圧Ｖｉｎを所定のしきい値電圧Ｖｔと比較し、比較結果に応じた出力電圧Ｖｏｕｔを生成する。
【００３７】
図３において、電流供給回路１０の構成は図２のそれと同様であり、第１トランジスタＱ１、第２トランジスタＱ２の共通のバイアス電圧として、比較対象となる入力電圧Ｖｉｎが入力されている。図３では各トランジスタの寄生容量を含むリーク経路は省略されている。たとえば、第１トランジスタＱ１、第２トランジスタＱ２、ダミートランジスタＱ３のサイズ比は、３：１：２である。
【００３８】
第１抵抗Ｒ１は、第１トランジスタＱ１のエミッタと第２トランジスタＱ２のエミッタの間に設けられる。第２抵抗Ｒ２は、第２トランジスタＱ２のエミッタと第１固定電圧端子（接地端子）の間に設けられる。
【００３９】
第３トランジスタＭ３は、第１トランジスタＱ１のコレクタと、第２の固定電圧端子（電源端子ＶＤＤ）の間に設けられる。第３トランジスタＭ３と第４トランジスタＭ４は、ゲート（制御端子）が共通に接続されてカレントミラー回路を形成しており、回路の平衡状態において等しい第１電流Ｉ１、第２電流Ｉ２を電流供給回路１０へと供給する。第３トランジスタＭ３および第４トランジスタＭ４はバイポーラトランジスタであってもよい。
【００４０】
以上が電圧比較回路２２の構成である。図２の電圧比較回路２２によれば、入力電圧Ｖｉｎが抵抗Ｒ１、Ｒ２のサイズ比に応じて定まるしきい値電圧Ｖｔ付近のとき、電流Ｉ１とＩ２が略等しい平衡状態となり、出力電圧Ｖｏｕｔは電源電圧Ｖｄｄと接地電圧（０Ｖ）の中点付近のレベルとなる。入力電圧Ｖｉｎがしきい値電圧Ｖｔよりわずかでも高くなるか低くなると、第１電流Ｉ１と第２電流Ｉ２の平衡状態が崩れ、出力電圧Ｖｏｕｔが電源電圧Ｖｄｄ付近のハイレベルまたは接地電圧（０Ｖ）付近のローレベルに遷移する。
【００４１】
このような電圧比較回路２２において、第１トランジスタＱ１と第２トランジスタＱ２のリーク電流に不整合が生ずると、第１電流Ｉ１と第２電流Ｉ２が等しく無い状態で平衡状態となる。すなわち、しきい値電圧Ｖｔが所望の値からずれてしまい、電圧比較の精度が劣化する。
この問題に対して、実施の形態に係る電圧比較回路２２では、電流供給回路１０にダミートランジスタＱ３を設けることにより、リーク電流の差分をキャンセルできるため、入力電圧Ｖｉｎとしきい値電圧Ｖｔを正確に比較することができる。
【００４２】
上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００４３】
図２、図３では、電流供給回路１０をＰ型半導体基板上に形成したＮＰＮ型バイポーラトランジスタである場合を説明したが本発明はこれに限定されない。たとえばＮＰＮ型をＰＮＰ型で置換するとともに、電源端子と接地端子とを天地反転した回路形式とした場合にも適用することができる。この場合、バイポーラトランジスタはＮ型の半導体基板上に形成される。
【図面の簡単な説明】
【００４４】
【図１】図１（ａ）、（ｂ）は、ＩＣにおいて利用される回路の構成を示す図である。
【図２】実施の形態に係る電流供給回路の構成を示す回路図である。
【図３】電流供給回路を利用した電圧比較回路の構成を示す回路図である。
【符号の説明】
【００４５】
１０…電流供給回路、Ｑ１…第１トランジスタ、Ｑ２…第２トランジスタ、Ｑ３…ダミートランジスタ、Ｍ３…第３トランジスタ、Ｍ４…第４トランジスタ、Ｉ１…第１電流、Ｉ２…第２電流、２０…隣接回路、２２…電圧比較回路、Ｒ１…第１抵抗、Ｒ２…第２抵抗。
【図１】
2010016052.tif 000003
【図２】
2010016052.tif 000004
【図３】
2010016052.tif 000005