(57)【要約】【課題】従来のリソグラフィシミュレーションのための装置および方法によると、リソグラフィ処理の完全なプロセスシミュレートおよび／また解析ができないという課題があった。【解決手段】本発明は、アプリケーションに特化したハードウェアアクセラレータを含んでいるリソグラフィシミュレーション装置構造を利用しており、および、マスクデザインの実証、描写および／または検査を容易にし加速する処理手法を利用している。この処理装置は、デザインが最終ウェーハパターン上の望ましい結果を提供しおよび／または達成することを実証するため詳細なシミュレーションと完全なリソグラフィ過程の描写を含んでいる。装置は、データを取り扱う際に、分岐と内部従属を持っている事例に基づくロジックを実行する一般目的のコンピュータデバイスと計算が集中しているタスクの多くを実行するアクセラレータ装置を含んでいる。【選択図】図５
2010266900.tif 000002
【特許請求の範囲】
【請求項１】
所定の構成の多数のポリゴンを含んでいるリソグラフィックデザインをシミュレートするための装置であって、
多数のポリゴンをピクセルベースのビットマップ表現に変換するためのマイクロプロセッササブシステムと、
前記マイクロプロセッササブシステムと対になって、該リソグラフィックデザインのピクセルベースのビットマップ表現を使用して該リソグラフィックデザインの空間イメージの少なくとも一部分を計算するためのアクセラレータサブシステムと
を含み、該ピクセルベースのビットマップはピクセルデータを含んでおり、該ピクセルデータのそれぞれは所定のピクセルサイズを有しているピクセルを表現しており、該アクセラレータサブシステム中のハードウェアアクセラレータサブシステムはピクセルデータを並列に処理するために構成されている多数のプログラマブルゲートアレイを有していることを特徴とする装置。
【請求項２】
前記ピクセルベースのビットマップが、多数のポリゴンを表しているグレイレベルのイメージであることを特徴とする請求項１に記載の装置。
【請求項３】
前記所定のピクセルサイズが、リソグラフィックデザインの空間イメージ中のナイキスト周波数よりも大きいことを特徴とする請求項１に記載の装置。
【請求項４】
前記所定のピクセルサイズが、リソグラフィクツールの投影光学機器の波長と開口数を使用することで決定されることを特徴とする請求項１に記載の装置。
【請求項５】
前記リソグラフィックデザインが超解像度技術を含むこと、および前記マイクロプロセッササブシステムが、超解像度技術を含んでいる多数のポリゴンを、ピクセルベースのビットマップ表現それ自体に変換することを特徴とする請求項１に記載の装置。
【請求項６】
さらに多数の前記アクセラレータサブシステムを含み、
該アクセラレータサブシステムのそれぞれは、前記マイクロプロセッササブシステムと対になり、
該アクセラレータサブシステムのそれぞれは、ピクセルベースのビットマップの部分に対応している前記リソグラフィックデザインの空間イメージを、それに関連しているピクセルデータを使用して、計算するため、ピクセルベースのビットマップの部分に提供されることを特徴とする請求項１に記載の装置。
【請求項７】
前記マイクロプロセッササブシステムが多数のマイクロプロセッサを含み、該マイクロプロセッサは少なくともひとつの関連した前記アクセラレータサブシステムと対になっていることを特徴とする請求項６に記載の装置。
【請求項８】
多数の前記アクセラレータサブシステムのそれぞれが、前記空間イメージの対応する部分を生成するため、ピクセルデータを使用し、高速フーリエ変換を実行することを特徴とする請求項７に記載の装置。
【請求項９】
前記アクセラレータサブシステムが、前記リソグラフィックデザインによってウェーハ上に形成されたレジストの中に空間イメージを計算すること、および前記アクセラレータサブシステムが、前記リソグラフィックデザインのピクセルベースのビットマップ表現と、リソグラフィックツールの投影と照射の光学特性を表している行列の係数とを使用して、レジスト上に該空間イメージを計算することを特徴とする請求項１に記載の装置。
【請求項１０】
前記アクセラレータサブシステムが、前記リソグラフィックデザインによってウェーハ上に形成されたパターンを計算すること、および前記アクセラレータサブシステムが、前記リソグラフィックデザインのピクセルベースのビットマップ表現と、リソグラフィックツールの投影と照射の光学特性を表している行列の前記係数とを使用して、ウェーハ上の該パターンを計算することを特徴とする請求項９に記載の装置。
【請求項１１】
前記マイクロプロセッササブシステムと前記アクセラレータサブシステムと対になって、前記ウェーハ上の計算されたパターンと望ましい、所定のパターンとを比較する処理システムをさらに含むことを特徴とする請求項１０に記載の装置。
【請求項１２】
前記マイクロプロセッササブシステムと前記アクセラレータサブシステムと対になって、前記ウェーハ上の計算されたパターンを使用して、前記リソグラフィックデザインのＣＤを決定する処理システムをさらに含むことを特徴とする請求項１０に記載の装置。
【請求項１３】
前記マイクロプロセッササブシステムと前記アクセラレータサブシステムと対になって、前記ウェーハ上の計算されたパターンを使用して、前記リソグラフィックデザインのエッジ配置を決定する処理システムをさらに含むことを特徴とする請求項１０に記載の装置。
【請求項１４】
前記マイクロプロセッササブシステムと前記アクセラレータサブシステムと対になって、リソグラフィックツールの投影と照射の光学特性を表している行列の前記係数の変化に対する応答で計算されたウェーハ上のパターンを使用して、印刷感度を決定する処理システムをさらに含むことを特徴とする請求項１０に記載の装置。
【請求項１５】
リソグラフィックツールの投影と照射の光学特性を表している行列の前記係数が、ひとつまたは複数の焦点、線量、開口数、照射開口および収差を表していることを特徴とする請求項１４に記載の装置。
【請求項１６】
前記処理システムが、前記印刷感度を使用してリソグラフィックツールの投影と照射の光学特性の変数の集合を決定することを特徴とする請求項１５に記載の装置。
【請求項１７】
前記マイクロプロセッササブシステムと前記アクセラレータサブシステムと対になって、前記計算されたウェーハ上のパターンと望ましい、所定のパターンとの間を比較した応答で前記リソグラフィックデザイン内のエラーを発見する処理システムをさらに含むことを特徴とする請求項１０に記載の装置。
【請求項１８】
前記処理システムは、エラーを発見する応答で、前記リソグラフィックデザインの中のエラーを訂正するため前記リソグラフィックデザインに対する修正を決定することを特徴とする請求項１７に記載の装置。
【請求項１９】
リソグラフィックデザインをシミュレートするための装置であって、
該リソグラフィックデザインをピクセルベースのビットマップ表現に変換するためのマイクロプロセッササブシステムと、
多数のアクセラレータサブシステムと
を含み、該マイクロプロセッササブシステムは、その中に多数のマイクロプロセッサを含み、該ピクセルベースのビットマップはピクセルデータを含んでおり、該ピクセルデータのそれぞれは所定のピクセルサイズを有しているピクセルを表現しており、該アクセラレータサブシステムのそれぞれはピクセルデータを並列に処理するために構成されている多数のプログラマブル集積回路を含み、および該アクセラレータサブシステムのそれぞれはリソグラフィックデザインのピクセルベースのビットマップ表現の対応する部分を使用してリソグラフィックデザインの空間イメージの部分を計算するため、関連したマイクロプロセッサに接続されていることを特徴とする装置。
【請求項２０】
前記リソグラフィックデザインが、所定の構成に配置された多数のポリゴンを含んでいることを特徴とする請求項１９に記載の装置。
【請求項２１】
前記ピクセルベースのビットマップが、多数のポリゴンを表しているグレイレベルのイメージであることを特徴とする請求項２０に記載の装置。
【請求項２２】
前記所定のピクセルサイズが、リソグラフィックデザインの空間イメージ中のナイキスト周波数よりも大きいことを特徴とする請求項１９に記載の装置。
【請求項２３】
前記所定のピクセルサイズが、リソグラフィックツールの投影光学装置の波長と開口数を使用することで決定されることを特徴とする請求項１９に記載の装置。
【請求項２４】
前記リソグラフィックデザインが超解像度技術を含むこと、および前記マイクロプロセッササブシステムが、超解像度技術を含んでいる多数のポリゴンを、ピクセルベースのビットマップ表現それ自体に変換することを特徴とする請求項１９に記載の装置。
【請求項２５】
多数の前記アクセラレータサブシステムが、前記空間イメージの対応する部分を生成するため、ピクセルデータを使用し、高速フーリエ変換を実行することを特徴とする請求項１９に記載の装置。
【請求項２６】
前記アクセラレータサブシステムが、前記リソグラフィックデザインによってウェーハ上に形成されたレジストの中に空間イメージを計算すること、および前記アクセラレータサブシステムが、前記リソグラフィックデザインのピクセルベースのビットマップ表現と、リソグラフィックツールの投影と照射の光学特性を表している行列の係数とを使用して、レジスト上に該空間イメージを計算することを特徴とする請求項１９に記載の装置。
【請求項２７】
前記アクセラレータサブシステムが、前記リソグラフィックデザインによってウェーハ上に形成されたパターンを計算すること、および前記アクセラレータサブシステムが、前記リソグラフィックデザインのピクセルベースのビットマップ表現と、リソグラフィックツールの投影と照射の光学特性を表している行列の前記係数とを使用して、ウェーハ上の該パターンを計算することを特徴とする請求項２６に記載の装置。
【請求項２８】
前記マイクロプロセッササブシステムと前記アクセラレータサブシステムと対になって、前記ウェーハ上の計算されたパターンと望ましい、所定のパターンと比較する処理システムをさらに含むことを特徴とする請求項２７に記載の装置。
【請求項２９】
前記マイクロプロセッササブシステムと前記アクセラレータサブシステムと対になって、前記ウェーハ上の計算されたパターンを使用して、前記リソグラフィックデザインのＣＤを決定する処理システムをさらに含むことを特徴とする請求項２７に記載の装置。
【請求項３０】
前記マイクロプロセッササブシステムと前記アクセラレータサブシステムと対になって、前記ウェーハ上の計算されたパターンを使用して、前記リソグラフィックデザインのエッジ配置を決定する処理システムをさらに含むことを特徴とする請求項２７に記載の装置。
【請求項３１】
前記マイクロプロセッササブシステムと前記アクセラレータサブシステムと対になって、リソグラフィックツールの投影と照射の光学特性を表している行列の前記係数の変化に対する応答で計算されたウェーハ上のパターンを使用して、印刷感度を決定する処理システムをさらに含むことを特徴とする請求項２７に記載の装置。
【請求項３２】
リソグラフィックツールの投影と照射の光学特性を表している行列の前記係数が、ひとつまたは複数の焦点、線量、開口数、照射開口および収差を表していることを特徴とする請求項３１に記載の装置。
【請求項３３】
前記処理システムが、前記印刷感度を使用してリソグラフィックツールの投影と照射の光学特性の変数の集合を決定することを特徴とする請求項３２に記載の装置。
【請求項３４】
前記マイクロプロセッササブシステムと前記アクセラレータサブシステムと対になって、前記計算されたウェーハ上のパターンと望ましい、所定のパターンとの間を比較した応答で前記リソグラフィックデザイン内のエラーを発見する処理システムをさらに含むことを特徴とする請求項２７に記載の装置。
【請求項３５】
前記処理システムは、エラーを発見する応答で、前記リソグラフィックデザインの中のエラーを訂正するため前記リソグラフィックデザインに対する修正を決定することを特徴とする請求項３４に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リソグラフィック装置と方式の性能を、測定する、検査する、描写する、シミュレートするおよび／または評価するために使用される装置と方式に関する。より詳細には、ひとつの特徴として、リソグラフィック装置と処理方式（例えば、半導体製造／処理環境の中で提供される装置および方式）の光学特性と影響を測定する、検査する、描写する、シミュレートするおよび／または評価するために使用される装置と方式に関する。
【背景技術】
【０００２】
簡潔にいえば、半導体産業の中でマイクロリソグラフィ（または簡単にリソグラフィ）は、半導体ウェーハ（例えば、シリコンまたはガリウム砒素ウェーハ）上に回路パターンを印刷する処理である。現在、光学リソグラフィは、大規模な半導体製造において、主流を成す技術である。そのようなリソグラフィは、ウェーハ上のレジストを露出するため可視光から遠紫外線スペクトルの光を利用する。将来、極端紫外線（ＥＵＶ）と軟Ｘ線が利用される可能性がある。露出に続いて、レジストはレリーフイメージを発生させるために現像される。
【０００３】
光学リソグラフィの中で、フォトマスク（しばしばマスクまたはレティクルと呼ばれる）は、電子ビームまたはレーザビームのような直接作画のツールを使用して最初に書かれる。光学リソグラフィのための典型的なフォトマスクは、一辺が６から８インチ（約１５から約２０ｃｍ）で、約１００ｎｍの薄さの金属層（例えばクロム）で表面がコーティングされたガラス（または石英）板からなる。チップパターンは金属層中にエッチングされる。そのため、光を通す必要がある。金属層がエッチングされていない領域は光の通過を阻止する。このようにパターンは半導体ウェーハ上に投影される。
【０００４】
フォトマスクは、ウェーハ上に望ましい回路パターンを作成するために使用され、決まったパターンと特徴を含む。ウェーハ上にマスクイメージを投影するために使用されるツールは、ステッパまたはスキャナ（以下共通に、“光学リソグラフィック機器”、“スキャナ”または“ステッパ”と呼ばれる）と呼ばれる。図１を参照して、従来のステッパである光学投影リソグラフィック装置１０のブロック図の図解であり、照射源１２、照射瞳フィルタ１４、レンズサブシステム１６ａ〜ｃ、マスク１８、投影瞳フィルタ２０およびマスク１８の空間イメージが投影されるウェーハ２２を含んでいる。
【０００５】
図１を参照して、後方から、照射源１２は、例えばＵＶ（紫外線）またはＤＵＶ（遠紫外線）の波長で動作するレーザ源である。光線は、照射瞳１４に入射する前に拡散され、かき乱される。照射瞳１４は、簡単な丸い開口であるか、または軸はずし照射に対して最適に設計された形状を持っている。軸はずし照射は、例えば環状照射（つまり、瞳は望ましい内半径と外半径を有しているリングである）、四重照射（つまり、瞳は、瞳平面の４つの四分円の中に４つの開口部を持っている）もしくは双極照射のような他の形状を含んでいる。図２Ａと図２Ｂはそれぞれ環状照射と四重照射を例として表している。
【０００６】
続けて図１を参照して、照射瞳１４の後、光は照射光学機器（例えばレンズサブシステム１６ａ）通過し、フォトマスク（またはマスク）１８上に入射する。マスク１８は、投影光学機器によってウェーハ２２上に描かれる回路パターンを含んでいる。ウェーハ２２上の望ましいパターンサイズは、ますます小さくなってきて、そのパターンは互いにますます近づくようになり、リソグラフィック処理はますます大変になってきている。イメージングの品質を向上させる努力の中で、現在の処理技術は、超解像度技術（RET：Resolution Enhancement Technology）を利用しており、例として、近接効果補正（OPC：Optical Proximity Correction）、位相シフト法(PSM：Phase Shift Mask)、軸外照明（OAI：Off Axis Illumination）、集光器と出口瞳フィルタ、および多重照射（例えばＦＬＥＸ）を適用した技術を利用している。
【０００７】
ＲＥＴ技術の多くはマスク１８上に直接適用される。例えば、ＯＰＣとＰＳＭは、光の波を修正し（１）投影光学機器のイメージング特性の欠陥を補償する。例えばＯＰＣ技術は光の干渉による光学近接効果を補償するために使用される。および／また、ＯＰＣとＰＳＭは、（２）イメージング品質を増加させるため望ましい光の干渉を利用する。例えば、位相シフト法技術は、解像度を増加する近接パターン間の位相シフトを生成するために使用される。
【０００８】
注目すべきことに、マスク１８は、それ自身の製造過程のせいで“完全”でない可能性がある。例えば、マスク１８の角はシャープでなく丸いかもしれないし、および／また線幅は、設計値から歪を持っているかもしれないし、その歪は望ましい線幅と近接パターンに依存しているかもしれない。これらのマスク１８の欠陥は最終のイメージング品質に影響を及ぼす。
【０００９】
投影光学機器（例えばレンズサブシステム１６ｂと１６ｃ、および投影瞳フィルタ２０）はウェーハ２２上にマスク１８を映す。ここで、投影光学機器は投影瞳フィルタ２０を含む。瞳２０は、投影光学装置を通過することができるマスクパターンの最大空間周波数を制限する。開口率またはＮＡとよばれる数値はしばしば瞳２０を特徴づける。瞳２０の形を変えるＲＥＴ技術も提案されており、それは一般的に瞳フィルタリングと呼ばれている。瞳フィルタリングは、光線通過時の振幅と位相の両方の調整を含む。
【００１０】
光の波長が一定で、現在の技術はウェーハ２２上に印刷された最小の線幅よりも大きい波長を利用しているため、イメージング処理中に典型的で重大な光学干渉と回折が起こる。イメージング処理はマスク１８のパターンの完全な複製ではない。現在の技術は、このイメージング処理をモデル化するため物理理論を利用している。さらに、現在のリソグラフィツールの高いＮＡ値により、光の異なった偏光は異なったイメージング品質を提供する。より正確にこの処理をモデル化するため、ベクトルベースモデルが使用される。
【００１１】
投影光学機器は回折制限される。しかしながら投影光学機器の中でレンズサブシステム１６ｃはしばしば完全に“完璧”ではない。それらの欠陥は、収差としてモデル化される。それは、しばしば瞳平面でのある望まれない位相変調として分離され、ゼルニケ係数の集合によって表される。光が最終的にウェーハ２２の表面に到達した後、それらはさらにウェーハ２２上のコーティング（例えば、フォトレジスト）と干渉する。ここで、違ったレジストの薄さ、レジストの違った光学特性（例えば、その屈折率）およびレジストの下の違った物質的スタック（例えば、下層反射防止膜(BARC：Bottom Anti-Reflection Coating)）はさらにイメージング特性それ自身に影響を与える。それらの影響のいくつかは瞳平面での変調によって分離される。
【００１２】
レジストがイメージによって露出され、その後焼結され、現像されたとき、レジストは複雑な化学的物理的変化を受ける傾向にある。第一原理と経験モデルは、これらの処理をシミュレートするため発展してきた。
【００１３】
マスク、ＲＥＴを実装するマスクを含む、の特別な実装を設計、評価するため、およびステッパの設定と特性を組み合わせたＲＥＴデザインによるウェーハ上の印刷パターンの品質に対する影響を決定するため、コンピュータシミュレーションが、予想されるおよび／または期待される結果を模倣するために利用されている。注目すべきことに、物理モデルはリソグラフィ処理のほとんど全てのステップで発展しており、それはマスク作成、照射からウェーハ上のイメージまでのステッパのイメージング経路、およびレジストの露出と現像を含んでいる。
【００１４】
現在、リソグラフィシミュレーションの要求に取り組む多くのコンピュータソフトウェア方式がある。例えば、物理的化学的処理の詳細なシミュレーションを処理する第一原理モデルを基にしたシミュレーションソフトウェアがある。しかし、極端に遅いため、チップデザインの極端に小さい範囲（数ミクロン平方のオーダ）に制限させる。例えば、Sigma-C社(キャンベル(Campbell)，カリフォルニア(California)，米国(USA))から“SOLID-C”が、KLA-Tencor社(サンノゼ(San Jose)，カリフォルニア(California)，米国(USA))から“Prolith”が提供されている。より速く計算しシミュレーション結果を提供するコンピュータソフトウェアがあるが、そのようなソフトウェア（例えば、Mentor-Graphics社(ウィルソンビル(Wilsonville)，オレゴン(Oregon)，米国(USA))からCalibre）は経験によるモデルを使用しており、実験データに較正されている。経験によるモデルを使用した“速い”シミュレーションでさえフルチップレベルのシミュレーションに、多くの日と日に１０時間を要求する。
【００１５】
さらに、より十分にリソグラフィ処理を理解し、設計し、解析し、および／または予測するため、完全なプロセス、照射からマスクまで、イメージングまで、レジストまでがシミュレートおよび／また解析されるべきであり、またされなければならない。複雑なモデルおよび大きな量の設計データ（今日のＶＬＳＩの設計データはレイヤ当たり１０ＧＢに達する）のため、一般用途のマイクロプロセッサでの力ずくの計算は、不恰好で、多くの時間を必要としがちである。さらに非常に専門化されたメインフレームを利用することは、大きな投資を必要とし、それによって処理を不経済にする。
【００１６】
従来の装置と取り組みのひとつ、いくつかまたはすべての欠点を打ち負かすリソグラフィック装置と処理方式の効果および／または相互作用と同様に、光学特性および／または性質のリソグラフィシミュレーション、検査、描写、および／または評価の速度を速める装置と方式に対する要求がある。ＲＥＴデザインの実証、描写および／または検査を容易にする装置と方式に対する要求があり、その要求には、ＲＥＴデザインが最終的なウェーハパターン上に望ましい結果を提供および／または達成することを実証するため、完全なリソグラフィ処理の詳細なシミュレーションを含んでいる。
【００１７】
さらに、迅速にＲＥＴデザインとフォトリソグラフィック機器の最適化と処理のシミュレート、描写、検査、実証および／または実行する装置と方式に対する要求も存在する（例えば、その最適化と処理には、クリティカルディメンション（ＣＤ、つまり集積回路設計のクリティカルラインの線幅）、ラインエンドプルバック、ひとつ、いくつかまたはすべての場所でのひとつ、いくつかまたはすべてのパターンの輪郭配置エラーおよび／または印刷感度のような処理の変動（マスクエラー、フォーカス、線量、開口数、照射開口および／または収差）がある）。
【発明の概要】
【発明が解決しようとする課題】
【００１８】
上述したごとき従来のリソグラフィシミュレーションのための装置および方法によると、多くの時間が必要とされるため、リソグラフィ処理の完全なプロセス、照射からマスクまで、イメージングまで、レジストまでがシミュレートおよび／また解析ができないという課題があった。
従って本発明の目的は、迅速にリソグラフィ処理をシミュレートする装置および方法を提供することにある。
【課題を解決するための手段】
【００１９】
ここに記載され図示された多くの発明がある。1つの特徴として、本発明は、リソグラフィック装置と処理方式の効果および／または相互作用と同様に、光学特性および／または性質のリソグラフィシミュレーション、検査、描写、および／または評価の速度を速める装置と方法である。最初の主要な特徴として、本発明は、所定の構成の中に配置された多数のポリゴン（超解像度技術を含んでも含まなくてもよい）を含むリソグラフィックデザインをシミュレートするための装置と方法である。発明のこの特徴としての装置は、多数のポリゴンをピクセルベースのビットマップ（たとえば、２、４、８、．．．６４、１２８、２５６またはグレイレベルのようなマルチレベルイメージ）に変換するマイクロプロセッササブシステムを含む。ピクセルベースのビットマップは、ピクセルデータを含み、それぞれのピクセルデータは、所定のピクセルサイズを有するピクセルを表現している。
【００２０】
装置はさらにアクセラレータサブシステムを含んでおり、マイクロプロセッササブシステムと対になって、リソグラフィックデザインのピクセルベースのビットマップ表現を使用して、リソグラフィックデザインの空間イメージの少なくとも一部分を計算する。アクセラレータサブシステムは、並列にピクセルデータを処理するように構成された多数のプログラマブルゲートアレイを含んでいる。
【００２１】
１つの実施態様で、ピクセルサイズは、リソグラフィックデザインの空間イメージのナイキスト周波数よりも大きい可能性があり、および／またはリソグラフィクツールの投影光学機器の波長と開口率を使用して決められる可能性もある。
【００２２】
他の実施態様で、装置は多数のアクセラレータサブシステムを含んでおり、それぞれのアクセラレータサブシステムは、マイクロプロセッササブシステムと対になっており、ピクセルベースのビットマップの部分に提供される。それぞれのアクセラレータサブシステムは、ピクセルベースのビットマップの部分に対応するリソグラフィックデザインの空間イメージを、それに関連しているピクセルデータを使用して計算する。多数のアクセラレータサブシステムは、１つの実施態様で、ピクセルデータを使用しながら、空間イメージの対応する場所を生成するため、それぞれが高速フーリエ変換を行う。注目すべきことに、これらの態様でマイクロプロセッササブシステムは、多数のマイクロプロセッサを含んでおり、それぞれのマイクロプロセッサは少なくともひとつのアクセラレータサブシステムと対になる。
【００２３】
アクセラレータサブシステムもまた、リソグラフィックデザインのピクセルベースのビットマップ表現と、リソグラフィックツールの投影と照射の光学特性を表している行列の係数とを使用しながら、ウェーハ上に形成されたレジストの中の空間イメージを計算する可能性もある。
【００２４】
アクセラレータサブシステムは、リソグラフィックデザインのピクセルベースのビットマップ表現と、リソグラフィックツールの投影と照射の光学特性を表している行列の係数とを使用しながら、リソグラフィックデザインによってウェーハ上に形成されたパターンを計算する可能性もある。
【００２５】
本発明の装置は、ウェーハ上の計算されたパターンと、望ましい所定のパターンとを比較するため、マイクロプロセッササブシステム、アクセラレータサブシステムと対になった処理システムも含む可能性がある。処理システムは、付け加えてまたはその代わりに（１）リソグラフィックデザインのＣＤを決める、（２）ウェーハ上の計算されたパターンと、望ましい／所定のパターンとの間の比較に対する応答で、リソグラフィックデザインの中からエラーを発見する、および／また（３）ウェーハ上の計算されたパターンを使用しながら、リソグラフィックデザインの輪郭配置を決定する可能性がある。注目すべきことに、エラーを発見するための応答で、処理システムは、リソグラフィックデザインのエラーを訂正するためリソグラフィックデザインに対する修正を決定する可能性がある。
【００２６】
さらに、処理システムは、リソグラフィックツールの投影と照射の光学特性を表現している行列の係数の変化に対する応答で計算されたウェーハ上のパターンを使用して、印刷感度を設定する。リソグラフィックツールの投影と照射の光学特性を表現している行列の係数は、焦点、線量、開口数、照射開口および収差の一つまたは複数を表している。実際、処理システムは、印刷感度を使用し、リソグラフィックツールの投影と照射の光学特性の機器の変数の集合を決定する可能性がある。
【００２７】
もうひとつの主要な態様で、本発明は、リソグラフィックデザイン（所定の構成に配置された多数のポリゴン（超解像度技術を含んでも含まなくてもよい）を含んでいる）をシミュレートする装置と方法である。装置はマイクロプロセッササブシステムを有しており、それは多数のマイクロプロセッサを含み、リソグラフィックデザインをピクセルベースのビットマップ（例えば、２、４、８、．．．６４、１２８、２５６またはグレイレベルのようなマルチレベルイメージ）に変換する。ピクセルベースのビットマップは、ピクセルデータを含み、それぞれのピクセルデータは、所定のピクセルサイズ（例えば、リソグラフィクツールの投影光学機器の波長と開口率を使用して決められたおよび／またはリソグラフィ設計の空間イメージのナイキスト周波数よりも大きい）を有するピクセルを表している。
【００２８】
装置はさらに多数のアクセラレータサブシステムを有しており、それぞれのアクセラレータサブシステムは、並列にピクセルデータを処理するように構成された多数のプログラマブル集積回路を有している。さらに、それぞれのアクセラレータサブシステムは、リソグラフィックデザインのビットマップ表現に対応する部分を使用して、リソグラフィックデザインの空間イメージを計算するため、関連したマイクロプロセッサに接続されている。ある態様では、アクセラレータサブシステムのそれぞれは、ピクセルデータを使用し、空間イメージの対応する部分を生成するため、高速フーリエ変換を行う。
【００２９】
多数のアクセラレータサブシステムは、ひとつの実施態様で、リソグラフィックデザインのピクセルベースのビットマップ表現と、リソグラフィックツールの投影と照射の光学特性を表している行列の係数とを使用しながら、ウェーハ上に形成されたレジスト中の空間イメージを計算する。他の態様では、アクセラレータサブシステムは、リソグラフィックデザインのピクセルベースのビットマップ表現と、リソグラフィックツールの投影と照射の光学特性を表している行列の係数とを使用しながら、リソグラフィックデザインによってウェーハ上に形成されたパターンを計算する。
【００３０】
装置はさらに、マイクロプロセッササブシステム、アクセラレータサブシステムと対になった処理システムも含む可能性があり、（１）ウェーハ上の計算されたパターンと望ましい／所定のパターンとの間を比較する、および／または（２）ウェーハ上の計算されたパターンを使用しながら、リソグラフィックデザインのＣＤを決める、および／または（３）ウェーハ上の計算されたパターンを使用しながら、リソグラフィックデザインの輪郭配置を決定する、および／または（４）リソグラフィックツールの投影と照射の光学特性（投影と照射の光学機器の焦点、線量、開口数、照射開口、および収差の一つまたは複数）を表現している行列の係数の変化に対する応答で計算されたウェーハ上のパターンを使用して、印刷感度を設定する。実際、処理システムは、印刷感度を使用しながら、リソグラフィックツールの投影と照射の光学機器の変数の集合を決定する可能性がある。
【００３１】
さらに処理システムは、（付け加えてまたはその代わりに）計算されたウェーハ上のパターンと望ましい／所定のパターンとの間の比較に対する応答で、リソグラフィックデザインの中からエラーを発見する。エラーを発見する応答で、処理システムは、リソグラフィックデザインのエラーを訂正するためリソグラフィックデザインに対する修正を決定する可能性がある。
【００３２】
もう一度、ここに記載され図示された多くの発明がある。本発明の課題を解決するための手段は、本発明の範囲を網羅していない。さらに課題を解決するための手段は、発明を制限することを意図していなく、このように解釈されるべきでない。本発明のある態様、特徴、属性および効果は、課題を解決するための手段に記載されている一方、本発明の異なったおよび／または同じ態様、特徴、属性および／または効果は、記載、図示および請求項から明らかであると解釈されるべきである。
【図面の簡単な説明】
【００３３】
以下の詳細な記載の中に参照として、添付の図面が作られている。それらの図面は本発明の異なった特徴を表している。その中で、同じ構成、成分、材料および／または要素を表している参照数字が割り当てられており、違った図の中でも同じにラベル付けされている。図の中に示された以外のさまざまな構造、成分、材料および／または要素の組み合わせは、予想されるものであり、本発明の範囲内にあると理解される。
【００３４】
【図１】屈折光学機器（ステッパとして言及される）を有するステップアンドリピートまたはステップアンドスキャン光学リソグラフィ装置の中の光学経路の図式の表現である。マスクは、縮小レンズシステムによってウェーハ上にイメージされる回路パターンを含んでいる。
【図２】２Ａと２Ｂはそれぞれ、代表的な従来技術の環状と四重の照射瞳を図示している。
【図３】本発明のある特徴のある態様によるリソグラフィックシミュレーション装置の図式のブロックダイアグラムである。
【図４】本発明のある特徴のある態様によるシミュレーション処理のフローチャートである。
【図５】本発明のある特徴のある態様によるリソグラフィックシミュレーション装置の図式のブロックダイアグラムである。
【図６】本発明のある特徴のある態様による図５のアクセラレータサブシステム構造の図式のブロックダイアグラムである。
【図７】本発明のある特徴のある態様によるＤ：Ｔ検査処理のフローチャートである。
【発明を実施するための形態】
【００３５】
ここに記載され図示された多くの発明がある。ひとつの特徴として本発明は、リソグラフィックデザイン、方式および／または装置をシミュレートする、実証する、検査する、描写する、決定するおよび／または評価する方式と装置、および／またはそれらの中で使用される構成部分またはそれらによって実行される個々の機能に向けられている。ひとつの態様で、本発明は、リソグラフィック装置と処理方式の効果および／または影響と同様に、光学特性および／また性質のリソグラフィシミュレーション、検査、描写、および／また評価を加速する装置と方法である。ここで、ひとつの態様で、本発明は、アプリケーションに特化したハードウェアアクセラレータを含んでいるリソグラフィシミュレーション装置構造を利用しており、および、マスクデザイン、例えば、ＲＥＴデザイン、の実証、描写および／または検査を容易にし加速する処理手法を利用している。この処理装置は、デザインが最終ウェーハパターン上の望ましい結果を提供しおよび／または達成することを実証するため詳細なシミュレーションと完全なリソグラフィ過程の描写を含んでいる。装置は、（１）データを取り扱う際に、分岐と内部従属を持っている事例に基づくロジックを実行する一般目的のコンピュータデバイスと（２）計算が集中しているタスクの多くを実行するアクセラレータ装置を含んでいる。
【００３６】
特に図３を参照して、ひとつの実施態様では、一般目的タイプのコンピュータ装置１１２は、装置１１０の全ての操作のジョブを管理し取り扱うように、プログラムされおよび／また構成される。例えば、アクセラレータ装置１１６による解析と変換のためのデザインデータベースを分割する操作がある。さらに、一般目的のタイプのコンピュータデバイス１１２は、例えばクライアントコンピュータ（図示されていない）を通して、ユーザまたはオペレータ（つまり、外部の世界）と相互作用の手助けをする。クライアントコンピュータは、ジョブのセットアップおよび／または結果のレビュー／解析のため、オペレータまたはユーザに装置１１０にアクセスすることを提供する。
【００３７】
続けて図３を参照して、アクセラレータ装置１１６は、データを取り扱う際に分岐と内部従属を持っている事例に基づくロジックを実行するようにプログラムされている。ここで、従来のリソグラフィックシミュレーションとデザインの装置／技術の特徴を表すポリゴン（または類似のもの）パターンを処理し、操作するため、アクセラレータ装置１１６はマイクロプロセッササブシステムを含んでいる。典型的なデザインの中に多くのポリゴンがあり、ポリゴンの異なった型とケースがあるため、装置１１０は、事例に基づくロジック（例えば、“if this case, then；else if, then 等”）を操作するプログラムまたはルーチンが実装されたアクセラレータ装置１１６のマイクロプロセッササブシステムを利用する。
【００３８】
アクセラレータ装置１１６はさらに、適切にプログラムされ構成されたアクセラレータサブシステム（アプリケーションに特化したハードウェアアクセラレータを含んでいる）を含んで、ピクセルベースのイメージを処理（例えば、ピクセルベースのグレイレベルイメージシミュレーション）を実行するマイクロプロセッササブシステムと対になっている。ピクセルベースのイメージ処理は、ピクセルベースの計算、例えばフィルタリング、再マッピング、フーリエ変換または他のタイプの変換、を含んでいる。これらのピクセルベースの計算の中で、データの相互依存は最小限化され、パラレルおよびパイプライン計算の実装を容易にしている。
【００３９】
図４を参照して、本発明のひとつの態様で、リソグラフィシミュレーション、検査、描写および／または評価の処理は、ピクセルベースのリソグラフィシミュレーションを含んでいる。デザインデータベースがポリゴンまたは類似のものに基づいているそれらの例では、装置１１０はポリゴンベースのデータベース（特定のデザインを含んでいる）をピクセルベース（ボックス１２０と１２２参照）のイメージに変換する。ポリゴン（または類似のもの）をマルチレベルイメージ（例えば、２、４、８、．．．６４、１２８、２５６またはグレイレベルイメージ）に変換するための技術に多くのものがある。そのような技術は、現在知られているまたは、後で開発されたものであろうと、本発明の範囲に含まれる。例えば変換のひとつの方法は２つの主な処理を含んでいる。
（１）スキャンライン処理または技術を使用しながらサブピクセルバイナリビットマップを満たす。サブピクセルサイズは、最終的なピクセルサイズの部分、例えばピクセルの１／８、であるように選択できる。それぞれのサブピクセルに対して、もしサブピクセルがポリゴンの中にあればサブピクセルは１で満たされ、さもなければ０で満たされる。さらに洗練された技術はディザリングを含み、それは、サブピクセルサイズを減少させることなしに、塗りつぶし解像度を増加させることができる。しかし、サブピクセルの近傍がポリゴンのエッジ（それゆえ、ポリゴンの完全に内部または完全に外部のどちらでもない）であった場合、あるサブピクセルは１として、他は０として満たされる。ディザリングは標準的なコンピュータグラフィック技術である。および／また、
（２）アンチエイリアスフィルタをサブピクセルバイナリビットマップに適用し、さらに同時にビットマップイメージをピクセルサイズマルチレベルイメージ（例えば、グレイレベルイメージ）にするダウンサンプルを適用する。アンチエイリアスフィルタは、イメージ処理の標準的な技術であり、エイリアスを避けるため、ダウンサンプリング前にイメージの空間周波数帯を制限するために使用される。アンチエイリアスフィルタの設計は、ダウンサンプリング後周波数帯のなかに折り返される周波数成分を最小化することが必要である。
【００４０】
ポリゴンをグレイイメージに変換する二つの技術を使用することによる重要な効果は、ポリゴンのオーバラップは自動的に処理されることである。つまり、ポリゴン構造のオーバラップがあるとき、サブピクセルは、オーバラップしたエリアにあるとき２回１で満たされ（またはオーバラップが２つ以上のポリゴンを含むとき複数回１で満たされ）、最終的に満たされる値は１のままである。任意のオーバラップは、変換処理の間で自動的に解決される。
【００４１】
このイメージ変換ステップの中で重要な判断は、ピクセルサイズの選択である。ここで、より大きなピクセルサイズを実施するほど、下流または後の処理でより少ない計算量という結果になり、またより大きなイメージ処理エラーを引き起こす。ひとつの態様では、ピクセルサイズは、それが空間イメージの中のナイキスト周波数より上のイメージをサンプルできるように選ばれる。次のことが、光学リソグラフィ科学の中でよく知られている。照射、部分コヒーレントおよび／またはマスク上のＲＥＴ（例えば、ＯＰＣとＰＳＭ）に関わらず、ウェーハ平面上での光の強度分布の最大の空間周波数は、２×ＮＡ／λで特徴付けられる。ここでＮＡはステッパ投影光学機器の開口数であり、λはイメージングに使用されている波長である。イメージ処理において、サンプリング周波数がオリジナルイメージに存在する最大空間周波数の２倍以上のとき、サンプルされたイメージからオリジナルが再構成可能であることもよく知られている。これはナイキスト定理として知られ、オリジナルイメージの中に存在する最大空間周波数の２×は、ナイキスト周波数と呼ばれる。さらにこの関係を使用して、ステッパの中の空間イメージに対するナイキストサンプリング率は４×ＮＡ／λとなる。このようにピクセルサイズはｐ＝λ／（４×ＮＡ）かより小さくなる。例えば、１９３ｎｍの波長とＮＡ＝０．６５に対して、ピクセルサイズｐは７４ｎｍかそれより小さくなる。２４８ｎｍの波長とＮＡ＝０．６５に対して、ピクセルサイズｐは９５ｎｍかそれより小さくなる。
【００４２】
上記に記載されたピクセルサイズの選択はウェーハでの空間イメージレベルであることに注意すべきである。あるステッパの実施では、マスクからウェーハにイメージされるとき、イメージサイズを縮小し、マスク上のピクセルサイズは調整される。例えば、ステッパの縮小比が４×ならば、マスク上のナイキストサンプリングピクセルサイズはウェーハ上で４×に大きくなる。したがって、これらの環境の下で、サンプリングピクセルサイズは調整される。
【００４３】
変換されたピクセルベースのグレイイメージはマスクを表している。マスクＲＥＴ（例えば、ＯＰＣとＰＳＭ）はこのイメージの中に組み入れられる。ＲＥＴの特徴はポリゴンデータベースの典型的な部分であるからである。例えば、ＯＰＣに関しては、装飾は典型的な追加のポリゴンであり、それらは自動的にグレイレベルイメージの部分になる。ＰＳＭに関しては、０と１８０度の２つのタイプの位相のみが存在した場合、サブピクセルビットマップは、ポリゴンからビットマップの変換の間１８０度位相の範囲内は−１で満たされ、最終のグレイレベルイメージは正と負の両方の値を含む。実際、ＰＳＭがちょうど０と１８０度以外の位相差を含む場所では、ビットマップの値は対応する位相因子を含み、グレイレベルイメージは複素数からなり、複素数は実部と虚部を含んでいる。
【００４４】
上で言及したようにデザインデータベース（ポリゴンまたは類似のものからなる）をピクセルデータベースのイメージ（ボックス１２０と１２２参照）への変換は、アクセラレータ装置１１６のマイクロプロセッササブシステムによって実行および／または達成される。
【００４５】
ひとつの態様で、アンチエイリアスフィルタ技術は組み込むことができる（ボックス１２２参照）。つまり、アンチエイリアスフィルタは線形操作として組み込まれるため、異なった位相層は、バイナリビットマップに変換され、その後独立にマルチレベルイメージ（例えば、グレイレベルイメージ）に変換され、独立した位相因子を掛けられて、最終的なマルチレベルイメージ（例えば、グレイレベルイメージ）を得るため複素ピクセル値と共に加算される。ひとつの態様でアンチエイリアスフィルタ技術（ボックス１２２）は、ポリゴンデザインデータベースのバイナリビットマップイメージ（ボックス１２０の出力）を使用してアクセラレータ装置１１６によって実行および／または達成される。
【００４６】
図４の参照を続けて、デザインデータベースがグレイレベルイメージに変換された後、ひとつの態様では、そのイメージがイメージの中の体系的なマスクエラーをモデル化するための処理に適用される（ボックス１２４参照）。例えば、共通のマスクエラーは歪とコーナのまるめを含んでおり、これはマスク製作の過程、例えば、電子線(ebeam)の近接効果とレジスト現像、での欠陥から引き起こされる。コーナまるめは、マスク上のコーナはシャープでなく丸まっている（例えば、書き込みビームスポットの有限のサイズ、およびレジスト現像のローパス効果によって引き起こされる）という事実として言及され、すべてのコーナに対して例えば、まっすぐなエッジの９０度の交点を置き換えるため１／４円を使用し、エッジの丸め効果を導入することによってモデル化することができる。
【００４７】
歪は、実際の線幅とデザイン値との差として言及することができる（例えば、レジストの過現像または不十分な現像によって引き起こされる）。注目すべきことに、その差はデザインされた線幅と近傍のパターンに依存する（例えば、電子線の近接効果によって引き起こされる）。歪はしばしば、近接効果に対する主な原因となるパターンのサイズとパターンの近傍とに依存する膨張値または侵食値と共に、イメージ上のグレイレベル形態素操作によってモデル化されることができる。これらの手法はイメージ処理のスキルのある人にはよく知られている。
【００４８】
注目すべきことに、マスクエラーのモデリング関数（ボックス１２４）は、オプションでもよい、そのため、点線で表されている。例えば、マスクが高い品質の技術で作成されている例では、マスクエラーによる最終的な影響は無視できる。さらにこのマスクエラーのモデリングは実装される必要はない。
【００４９】
さらにこのマスクエラーのモデリング関数（ボックス１２４）は、ひとつの実施態様で、例えば、上で記載したポリゴンデザインデータベースのビットマップイメージを使用して、アクセラレータシステム１１６のアクセラレータサブシステムによって実行および／または達成される。
【００５０】
図４の参照を続けて、次の処理は、投影光学装置を通過し、設計された照射体系の基で空間イメージをモデル化することである（ボックス１２６参照）。物理的イメージングモデルは光学科学でよく確定されており、スカラまたはベクトルイメージングモデルが使用される。光学リソグラフィが高ＮＡ装置（高ＮＡは一般に０．６より大きいＮＡを表す）に移行するため、ベクトルモデルはもっと重要になる。過去１０年間を通して、計算をスピードアップさせるための様々な手段が発展してきた。
【００５１】
ひとつの例は、全イメージングング系を、重要性を減少させて、一連のコヒーレントイメージング系に分解することである。つまり、投影と照射光学装置によって定まるが、マスクパターンそれ自身とは独立している伝送クロス係数（TCC：Transmission Cross Coefficient）と呼ばれる行列の固有値をより小さくしていくことである。分解されたコヒーレント系はしばしば固有系と呼ばれる。要求の正確さに依存して、様々な数の固有系が含まれる。空間イメージ計算の主流は、空間イメージを生成するため、前と後ろの両方で、高速フーリエ変換（ＦＦＴ）を使用することである。回折限界光学イメージング系はすぐにフーリエ変換の列として描写されるため、デザインの空間イメージを作成するためＦＦＴを使用することは有利になる。ピクセルベースのイメージに適用されたとき、それらの全ての変換は通常のピクセルベースの計算になる。
【００５２】
さらに、ひとつの態様で、例えば、もし追加の処理（例えば、アンチエイリアスフィルタ技術１２２および／またはエラーマスクモデル１２４）があれば追加の処理によって修正されたポリゴンデザインデータベースのビットマップイメージを使用して、空間イメージの生成（ボックス１２６）は、アクセラレータサブシステム１１６によって実行されおよび／また達成される。
【００５３】
空間イメージの生成／計算１２６の間、ウェーハの表面のレジストスタック係数（例えば、薄さ、ＢＡＲＣおよび／または屈折率）は、ＴＣＣ方程式の中に組み入れられる。さまざまなノンマスクＲＥＴ技術、例えば軸はずし照射と瞳フィルタリング、はＴＣＣ方程式計算の一部として組み入れられる。さらに、光学特性、例えば収差および／または光散乱、の欠点も、理想的な場合から瞳フィルタリングをそれ相当に修正することによって、空間イメージ方程式の中に組み入れられる。
【００５４】
図４の参照を続けて、レジスト中の空間イメージはレジストそれ自身を露出することに対して責任を負っている。厳格な第一原理モデリング（つまり、レジストシミュレーション１２８）に対して、レジスト内部の空間イメージの３Ｄ濃度分布が利用される。レジストモデリングのある態様に対して、ひとつの平面状の２Ｄ空間イメージ分布、例えばウェーハ表面より上のある距離の空間イメージ、が利用される。計算された空間イメージで多くの異なったレジストモデルが適用される。レジストモデルは物理的化学的処理でシミュレートおよび／またはモデル化され、最終的な現像されたレジストエッジ場所および／またはレジスト外形を予想する。注目すべきことに、それらの全てのモデルとモデリング技術は、現在知られていようと後で開発されようと、本発明の範囲内に含まれる。
【００５５】
ひとつの態様で、レジストモデルパラメータを実証し正しく調整するため、エッジ場所および／またはエッジ外形は、実験的結果、例えば、計量ツール（例えば、ＣＤ−ＳＥＭ，光学ＣＤツール）によって測定されたＳＥＭイメージ、ＣＤ値と比較される。
【００５６】
注目すべきことに、レジストモデリングは通常のピクセルベースの計算、例えば、フィルタリング、再マッピングに変形される。そしてそれゆえハードウェアアクセラレーションに適切である。そのように、ある実施態様でのレジストモデリングまたはシミュレーション（ボックス１２８）は、例えば直接ポリゴンデザインデータベース（ボックス１２０参照）のバイナリビットマップイメージを使用すること、または、追加の処理（例えば、アンチエイリアスフィルタリング技術１２２、マスクエラーモデリング１２４）によって修正されたポリゴンデザインデータベースのビットマップイメージ、またはそれらによって作成された空間イメージ（ボックス１２６参照）を直接、使用することで、アクセラレータサブシステム１１６によって実行されおよび／または達成される。
【００５７】
次の操作は、図４中の点線のボックスにも図示されている、基盤エッチング処理のモデル化である（ボックス１３０参照）。エッチング処理は、リソグラフィから分離しおよび独立した処理のため、この操作はしばしば、本リソグラフィシミュレーションおよび／または解析に不必要である。しかしながら、エッチング処理は本発明の中に組み込むことができる。
【００５８】
基盤エッチング処理のシミュレーションはピクセルベースの処理に変形することもできる（ボックス１３０）。そのようにひとつの実施態様で、エッチングシミュレーションは、例えば直接ポリゴンデザインデータベース（ボックス１２０参照）のバイナリビットマップイメージを使用すること、または、追加の処理（例えば、アンチエイリアスフィルタリング技術１２２、マスクエラーモデリング１２４および／またはレジストシミュレーション１２８）によって修正されたポリゴンデザインデータベースのビットマップイメージ、またはそれらによって作成された空間イメージ（ボックス１２６参照）を直接、使用することで、アクセラレータサブシステム１１６によって実行されおよび／または達成される。
【００５９】
図４の参照を続けて、デザインのエッジ位置の決定および／または識別の後、ウェーハ上の印刷パターンは決定され、検査され、描写され、および／または評価される（ボックス１３２参照）。識別されたエッジポイントを接続することによって、シミュレートされたウェーハパターンは構築される。それらの予想されたウェーハパターンは様々なアプリケーション、例えば、ＲＥＴデザインが実際にそのゴールに達していて、生成されたエラーを有していないことを確かめるためデザインターゲット（つまりウェーハ上の望ましいパターン）と比較するアプリケーション、で使用される。様々なおよび／または適切なアプリケーション（ボックス１３４）の議論は以下で詳細に与えられる。
【００６０】
本発明のひとつの実施態様でハードウェアアクセラレーションは、ハードウェア（例えば、計算エンジン、通信チップおよび／またはメモリを含んでいるエレクトリックボード）を使用する技術して言及され、ハードウェアは、一般目的のマイクロプロセッサをベースとした計算デバイスよりもピクセルベースタイプの計算に対してより効果的である。アクセラレータハードウェアは、高度に構成され、特別にプログラムされた一般目的のコンピュータデバイス（例えば、一般目的のマイクロプロセッサおよび／またはプログラマブルロジックデバイス）で実装され、そして、マイクロプロセッサから重要な計算処理を肩代わりする。このように、装置はより並列にパイプラインの形式でデータをシミュレートする計算を行う。
【００６１】
例えば、図３を参照して、ひとつの実施形態の中で、アクセラレータシステム１１６のマイクロプロセッササブシステムは、経験に基づいた論理、例えば、ビットマップ表現をポリゴンに変換、に依存するそれらの計算を取り扱い、一方、アクセラレータシステム１１６のアクセラレータサブシステムは、少ない（つまり、ほとんどないからまったくない）内部依存のデータの計算を取り扱う。このようにこの構成の中で、アクセラレーションサブシステムによって行われる計算に集中した仕事は、並列化されパイプラインの形式で行われる。例として、イメージフィルタリング（図４のボックス１２２）、フーリエ変換のようなイメージ変換（図４のボックス１２６）および／またはレジストモデリング／シミュレーション（図４のボックス１２８）がある。
【００６２】
図５を参照して、ひとつの実施形態の中で、装置１１０はひとつまたは複数の一般タイプの計算装置１１２、例えば、アプリケーション処理装置１１４ａとフロントエンド処理装置１１４ｂを含んでいる。アプリケーション処理装置１１４ａは、装置１１０のすべての処理のジョブの管理を取り扱うため適切に構成されている。特にひとつの実施形態の中で、アプリケーション処理装置１１４ａはアプリケーション処理デバイス１３６とアプリケーションＳＣＳＩ  ＲＡＩＤ１３８ａを含んでいる。アプリケーション処理デバイス１３６は、システム１１０のさまざまなコンポーネントの操作の管理を提供するため、適切にプログラムされている。ここで、例えば、アプリケーション処理デバイス１３６はアクセラレータ装置１１６のさまざまのコンポーネントのためにデザインデータベースを分割するようにプログラミングされている。それによって、アクセラレータ装置１１６のコンポーネントによって実行される独立したジョブ、関数またはプロセスが特定化される。ＳＣＳＩ  ＲＡＩＤハードディスクアレイ１３８ａは、アプリケーション処理デバイス１３６によって使用されるプログラムとデータ（例えば、デザインデータベース）のためのストレージを供給する。
【００６３】
フロントエンド処理装置１１４ｂは、フロントエンド処理デバイス１４０を含み、それは例えばジョブセットアップおよび／または結果をレビュー／解析するため装置１１０に対してアクセスするオペレータまたはユーザに提供されるクライアントコンピュータ（図示されていない）を通して、ユーザまたはオペレータ（つまり外部の世界）との直接相互作用を扱い、実行するように適切にプログラミングされている。フロントエンド処理デバイスと関連づけられたＳＣＳＩ  ＲＡＩＤディスクアレイ１３８ｂは、大きな容量のストレージデバイスであるべきである。ハードディスクアレイ１３８ｂは多くのシミュレーションジョブのイメージと結果を格納するために用いられるからである。フロントエンド処理装置１１４ｂも、アプリケーションＳＣＳＩ  ＲＡＩＤ１３８ａ（例えば、デザインデータベース）からまたはそこへデータを提供または引き出すため、アプリケーション処理装置１１４ａと通信し、さらにユーザまたはオペレータによって指示されたようにジョブを開始するため、アプリケーション処理装置１１４ａに指示をする。
【００６４】
図５の参照を続けて、アプリケーション処理装置１１４ａとフロントエンド処理装置１１４ｂはアクセラレータ装置１１６と例えば、高速スイッチ（例えば、ギガビットイーサネット（登録商標）スイッチ１４２ａと１４２ｂ）を通して接続されている。スイッチ１４２ａと１４２ｂはDell 5224 Power Connectであってもよい、Dell Computer社(オースチン(Austin)，テキサス(Texas)，米国(USA))で製造され提供されている。Dell 5224 Power Connectの組み込みと操作は、アプリケーションノート、テクニカル／ジャーナル記事とデータシートの中で詳細に述べられている。ここでの参照によってそれらのすべては組み込まれる。
【００６５】
ひとつの実施態様で、すべてまたはほとんどすべての実際の計算に集中しているタスクはアクセラレータ装置１１６、特にひとつまたは複数のアクセラレータコンポーネント１１６ａ〜ｎによって実行される。本発明のこの構造は、アクセラレータハードウェアコンポーネント１１６ａ〜ｎの数を変化させることによって、スケーラブルな計算能力を可能とする。さらにこの構成はシステム全体のフォルトトレランスを可能にしまたは強化もする。例えば、一定のアクセラレータハードウェアコンポーネント１１６ａ〜ｎが落ちた場合、そのジョブは他のアクセラレータハードウェアコンポーネント１１６ａ〜ｎに再割り当てされる。このようにシステム１１０は操作状況／状態を維持する。
【００６６】
特に、アクセラレータ装置１１６はひとつまたは複数のアクセラレータコンポーネント１１６ａ〜ｎを含んでおり、それぞれは、ひとつのマイクロプロセッササブシステム１４４ａ〜ｎ（ひとつまたは複数のマイクロプロセッサを含んでいる）、ひとつまたは複数のアクセラレータサブシステム１４６ａ〜ｎ、および関連したマイクロプロセッササブシステム１４４ａ〜ｎと対になったローカルまたは常駐のメモリストレージ１４８ａ〜ｎを有している。ハードウェアアクセラレーション能力の大きさまたは量は、実行する計算の大きさまたは量に依存し、マイクロプロセッササブシステム１４４ａ〜ｎと等しい。
【００６７】
ひとつの実施態様でマイクロプロセッササブシステム１４４ａ〜ｎはそれぞれ、Intel社(サンタクララ(Santa Clara)，カリフォルニア(California)，米国(USA))によって製造された２つのＸｅｏｎ（商標）マイクロプロセッサを含む。アクセラレータサブシステム１４６ａ〜ｎは、それぞれ多数の特定用途向けＩＣ（ＡＳＩＣ）、特別目的のＤＳＰ集積回路および／またはプログラマブルゲートアレイ（例えば、利用者書き込み可能ゲートアレイ（ＦＰＧＡ））を含む。事実、アクセラレータサブシステム１４６ａ〜ｎのそれぞれは、多重のアクセラレータサブシステムを含む。例えば、図５に表示されているようにアクセラレータサブシステム１４６ａは、アクセラレータサブシステム１４６ａ１〜１４６ａｘのすべてを含む。このように最大に利用するとき、アクセラレータサブシステム１４６ａ〜ｎのそれぞれは、およそ２５個のＸｅｏｎマイクロプロセッサの計算能力を有している。
【００６８】
バス１５０ａ〜ｎは、マイクロプロセッササブシステム１４４ａ〜ｎと関連したアクセラレータサブシステム１４６ａ〜ｎ間の高速通信を容易にする。バス１５０ａ〜ｎでの通信プロトコルと技術は、ＰＣＩ，ＰＣＩＸまたは他の高速通信プロトコルと技術である。実際、任意の高速技術は、現在知られているまたは、後で開発されたものであろうと、バス１５０ａ〜ｎに実装可能である。注目すべきことに、ひとつの実施態様で、バスインターフェイスは、ＩＢＭ社（アーモンク(Armonk)，ニューヨーク(New York)，米国(USA)）の21P100BGC PCI-X bridge(64ビット/133MHz)を使用することで実装可能である。21P100BGCの実装と操作はアプリケーションノート、テクニカル／ジャーナル記事とデータシートの中で詳細に述べられている。ここでの参照によってそれらのすべては組み込まれる。
【００６９】
図６を参照して、ひとつの実施態様で、それぞれのアクセラレータサブシステム１４６ａ〜ｎは、多数のプログラマブルロジックＩＣ１５２ａ〜ｘ例えば、ハイエンドＦＰＧＡ、を含む。それは、バス（例えば、64ビット／266MHz）を通して、関連した高速メモリ１５４ａ〜ｘ（例えば、Micron社(ボイジ(Boise)，アイダホ(Idaho)，米国(USA))のDDR SDRAM，MT46V2M32V1）と対になっている。ひとつの実施態様で、４つのＦＰＧＡが実装され、それぞれは３００万個のゲートを含んでいる。ＦＰＧＡは、Xilinx社(サンノゼ(San Jose)，カリフォルニア(California)，米国(USA))で製造されたXC2V3000である。XC2V3000の実装と操作はアプリケーションノート、テクニカル／ジャーナル記事とデータシートの中で詳細に述べられている。ここでの参照によってそれらのすべては組み込まれる。
【００７０】
プログラマブルロジック１５２ａ〜ｘは、データの内部依存が少ない（つまり、ほとんどからまったくない）計算のすべてまたはほとんどすべてを実行するように適切にプログラムされ構成されている。計算の例として、アンチエイリアスフィルタ技術（図４のボックス１２２）、マスクエラーモデリング（図４のボックス１２４）、空間イメージ生成（図４のボックス１２６）、レジストシミュレーション（図４のボックス１２８）および／またはウェーハパターン生成プロセス（図４のボックス１３２）がある。このように、プログラマブルロジック１５２ａ〜ｘは経験に基づくロジック、例えば、ポリゴンのバイナリビットマップへの変換（図４のボックス１２０）、に強く依存する仕事に適用されない。
【００７１】
図６の参照を続けて、それぞれのアクセラレータサブシステム１４６ａ〜ｎは、関連した不揮発性メモリ１５８（例えば、Intel社(サンタクララ(Santa Clara)，カリフォルニア(California)，米国(USA))のフラッシュメモリTE28F128J3A-150）と対になったプログラマブルロジック１５６、例えば、多機能プログラマブル論理素子（ＣＰＬＤ）、をさらに含む。ひとつの実施態様でＣＰＬＤはXilinx社(サンノゼ(San Jose)，カリフォルニア(California)，米国(USA))で製造されたXCR3384XL-10TQ144である。要するにＣＰＬＤはフラッシュメモリからＦＰＧＡコードに変換することによってＦＰＧＡをプログラムするために使用される。XCR3384XL-10TQ144の実装と操作はアプリケーションノート、テクニカル／ジャーナル記事とデータシートの中で詳細に述べられている。ここでの参照によってそれらのすべては組み込まれる。
【００７２】
ひとつの実施態様でアクセラレータサブシステム１４６ａ〜ｎにより実行されるまたは可能性のある計算は、例えば、アンチエイリアスフィルタリングとダウンサンプリング、空間イメージ計算のためのＦＦＴ、イメージフィルタリングおよび／またはレジストモデリングの中のしきい値操作を含んでいる。マイクロプロセッササブシステム１４４ａ〜ｎによって扱われる計算は、ポリゴンのバイナリビットマップへの変換、アプリケーションプログラムまたはプロセス（例えば、比較によるＲＥＴ検証、欠陥の吸収）を含んでいる。マイクロプロセッササブシステム１４４ａ〜ｎとアクセラレーションサブシステム１４６ａ〜ｎ間の計算タスクの分配はアプリケーションに依存して、アプリケーションからアプリケーションでジョブからジョブで変化する。最適な分配はアクセラレータサブシステム１４６ａ〜ｎとマイクロプロセッササブシステム１４４ａ〜ｎで計算時間がつりあっていることである。結果として、どちらのサブシステムも他のサブシステムからの結果を待っている待ち時間を費やさない。
【００７３】
ひとつの実施形態で、アプリケーション処理装置１１４ａ、フロントエンド処理装置１１４ｂおよびアクセラレータ装置１１６を含む装置１１０のコンポーネントはラックマウントシステムとして一緒にマウントされる。
【００７４】
装置１１０は、リソグラフィック装置と処理方式の影響および／または相互作用と同様に、光学特性および／または性質のリソグラフィシミュレーション、検査、描写、および／または評価を高速に行う能力を有する。装置１１０は、多くのアプリケーション、例えばリソグラフィックデザイン、技術および／または装置の実証、検査、描写および／または評価、それらによって実行される個々の関数、それらの中で使用されるコンポーネント、で使用される。アプリケーションのいくつかは下記にリストされ記載されている。このアプリケーションのリストは網羅的なものでないことに注意すべきである。実際、装置１１０は、リソグラフィシミュレーション、半導体デザインおよび／また製造の検査、描写、および／または評価に依存するすべてのアプリケーションの中で使用される。そしてそのようなアプリケーションは、現在知られているまたは、後で開発されたものであろうと、本発明の範囲に含まれると意図される。
【００７５】
ひとつのアプリケーションの中で装置１１０は高速ＲＥＴ実証、検査および／または描写のために実装される。ＲＥＴ実証は、ＲＥＴデザインが最終のウェーハパターンの中で望ましい、予期されるおよび／または受け入れられる結果に達成しているかを実証するため、完全なリソグラフィ処理の詳細なシミュレーションを使用する手続きとして言及される。ウェーハ２２上の望ましい、予期されるおよび／または受け入れられる結果は通常、デザインデータベースの部分であり、時々、レファレンス層またはデザインターゲット層として言及される。後段ＲＥＴデザインデータベースもデザインデータベースの部分である。後段ＲＥＴデザインデータベースを使用しシミュレートされたウェーハパターンを得た後、ウェーハパターンはレファレンス層と比較され、偏差は強調され、描写されおよび／または解析される。
【００７６】
さらに、層間の描写および／または解析は重ね合わせマージンを決定するために利用される。例えば、コンタクトとポリ層間の重ね合わせはＩＣ製造にとって危険である。非常に小さいまたは少ない重ねあわせは、より低いチップ生産を引き起こす。本発明は二つの関連しているまたは関連していない層間の重ねあわせマージンの量を解析するためにも使用される。例えば、それらが一致するようにシミュレートされたウェーハとレジストパターンを比較することによって行う。注目すべきことに、マージンが非常に小さい位置または場所は、例えば、より詳細な解析のため強調される。
【００７７】
本発明を使用したＲＥＴデザインのシミュレーションおよび／または描写の速さは、ＲＥＴ実証をプロセスウィンドウ（つまり、焦点と照射線量の中で受け入れ可能なリソグラフィ処理変動）の中でひとつ、いくつかまたは全ての異なった点で実施されることを可能とする。ＲＥＴデザインがプロセスウィンドウ（線量と焦点の組み合わせ）のある点または与えられた点で受け入れられる一方、プロセスウィンドウの他の点で非常に大きな偏差を生ずるかもしれない。そのように、より完璧で徹底的なＲＥＴデザイン実証は、リソグラフィプロセスウィンドウ内の全ての点での解析および／またはシミュレーションを含む。
【００７８】
注目すべきことに、本発明は、焦点と線量以上の多くの他のプロセスパラメータ、例えば照射、マスクエラー、ステッパ収差および／またはレジストの薄さ、を含むため、プロセスウィンドウを一般化できる。この状況の中でプロセスウィンドウは高次元空間中の量になる。
【００７９】
エッジ配置、ラインエンド配置、ライン切断／橋絡、ＣＤエラーおよび／またはウェーハ上のエッジ配置によって決定される任意の他のエラーにもかかわらず、本発明は、プロセス変動、例えば、マスクエラー、焦点、線量、開口率、照射開口、収差または他のプロセスパラメータ、に対するウェーハパターンの印刷感度を解析するためにも利用される。印刷感度は、プロセスパラメータ変化に対するウェーハパターンエラーからの微分係数として言及される。解析はプロセスパラメータの中にちいさな変化を導入することによって達成され、結果のウェーハパターンの描写を解析する。感度が高くなればなるほど、デザインの堅牢さは悪くなる。
【００８０】
例えば、ＣＤ感度に関して、本発明は、対応するプロセスパラメータに対するＣＤ感度として、次の微分係数を解析するために利用される。
・dCD_on_wafer/dCD_error_on_mask、ここでdは微分係数を表す。この特別な感度は、マスク上のＣＤエラー（CD_error_on_mask）に対するウェーハ上のＣＤ（CD_on_wafer）の微分係数である。つまり、CD_error_on_mask内の単位変化量に対するCD_on_waferの変化量である。この感度はしばしばＭＥＥＦと呼ばれる。つまり、マスクエラー強調係数(Mask Error Enhancement Factor)である。二つのサブケースが使用される。
−大域マスクエラーＭＥＥＦ。このケースの中でマスク上の全てのパターンは同時にバイアスされる。この感度は、マスク全体にわたってマスクバイアス変動に関係する。
−局所マスクエラーＭＥＥＦ。このケースの中でマスク上のひとつの局所的パターンのみがＣＤエラーを持っていると仮定される。このエラーはマスク欠陥に関係する。
・dCD/dFocus_of_stepper、つまり、ステッパ焦点に対するウェーハ上のＣＤ感度。
・dCD/dDose_of_stepper、つまり、ステッパの照射線量に対するウェーハ上のＣＤ感度。
・dCD/dAberration_of_stepper、つまり、ステッパの収差に対するウェーハ上のＣＤ感度。
・dCD/dIllumination_pupil_of_stepper、ステッパ上の照射瞳（例えば、そのサイズと形状、瞳の中の照射分布）に対するウェーハ上のＣＤ感度。
・dCD/dNA_of_stepper、つまり、ステッパの開口数に対するウェーハ上のＣＤ感度。
・dCD/dThickness_of_resist、つまり、ウェーハのレジスト薄さに対するウェーハ上のＣＤ感度。
・dCD/Refractive_index_of_resist、つまり、ウェーハ上のレジスト屈折率に対するウェーハ上のＣＤ感度。
・dCD/dResist_stack、つまり、レジストスタックパラメータ（例えばＢＡＲＣの薄さ）に対するウェーハ上のＣＤ感度。
・dCD/dFlare_of_stepper、つまり、ステッパのフレア量に対するウェーハ上のＣＤ感度。
・dCD/dResist_processing_parameters、つまり、レジスト処理パラメータ（例えば、レジスト焼結時間、レジスト現像時間）に対するウェーハ上のＣＤ感度。
【００８１】
上記感度値は、製造可能性設計つまりＤＦＭ計量として言及される。本発明では、ＤＦＭ測量はプロセス感度検査を実行するため、およびデザイン中のプロセスの弱点を決定するために利用される。つまり、本発明は、あるしきい値を超えた感度を持っているデザインの位置を確認するために使用される。このＤＦＭ計量の追加関数は、以下を含んでいる。
・因子間の相互作用と因子を乱すキー感度を確認するＡＮＯＶＡ解析（実験結果の統計的解析をする標準の技術である）。
・線量と焦点のウィンドウをこえた完全なプロセスウィンドウ決定。
・プロセスウィンドウを制限しているデザイン位置を確認。
・プロセスウィンドウを強調するデザイン修正推奨の提供。
【００８２】
上記全ての解析と実証／検査は、特別なまたは一部のステッパまたはスキャナのただひとつまたは一般的な特性に対して実施されることに注目すべきである。例えば、ウェーハ製造施設は、多くの同じまたは異なったステッパを持っており、それぞれのステッパは、自身の収差または特性の“署名”を含んでいる。そのような収差または特性の集合は、個々のステッパに対してデザインの適切さを解析するため、シミュレーションプロセス（例えば、空間イメージ（図４のボックス１２６参照）生成の間）の中に組み入れられる。複数のステッパに対するシミュレーションは特別なデザインのための最もよいステッパを選択するために使用される。
【００８３】
ＲＥＴ実証、マルチプロセスポイント解析、プロセス感度解析、および上で述べた全ての他の解析は、ユーザの必要に応じて、フルチップデザインまたは局所的範囲内のどちらにでも適用できることにも注目すべきである。局所化された範囲は、相互作用の解析とレビューに対して特に有効である。例えば、回路デザイン者は、局所化された領域の解析を、小さな領域のライブラリのデザイン微調整に、またはフルチップデザインが完成する前に小さな領域のデザイン微調整に使用する。
【００８４】
速いシミュレーションはリソグラフィ設定の最適化の中で使用されることが可能である。それは、例えば、高められたおよび／または最適な(i)照射とＮＡ設定(ii)レジスト処理パラメータ（例えば、焼結時間、現像時間）および(iii)レジストスタックデザイン（例えば、レジストの薄さ、ＢＡＲＣ層の構造）を探すことがある。
【００８５】
事実、速いシミュレーションは、それ自身ＲＥＴデザインの中または間で使用されることが可能である。つまり、例えばエッジ転置に関して、ウェーハ上の望ましいパターンと比較することにより、ウェーハ上のパターンに高められた結果を提供および作成する高められたおよび／または最適なＲＥＴ装飾を探すことである。ＲＥＴデザインは同時にプロセスウィンドウサイズとＤＦＭ計量も最適化する。ＲＥＴ実証および／または検査の間、このデザイン能力は、欠陥のあるデザイン位置でＲＥＴデザインを推奨された修正を作り出すためにも使用されることが可能である。
【００８６】
さらに、本発明はＲＥＴ装飾とリソグラフィ設定の協同の最適化、協同の向上にも利用されることができる。例えば、ＯＰＣデザインは、照射手順で協同の最適化が行われる。ＯＰＣデザインと一緒に適切な照射を選択すること（つまり、同時に照射とＯＰＣデザインを最適化する）により、本発明は最終パターン品質と堅牢性を犠牲にすることなく、ＯＰＣ装飾を単純化する。注目すべきことに、このアプローチはマスク作成の複雑さを減少させ、それゆえマスクコストを減少させる。
【００８７】
本発明は他のＲＥＴ技術、例えば多重露出、の実装を高めるおよび／または最適化することにも使用されることもできる。多重露出は、多重の露出通過のなかでパターンを焼く技術として言及される。その結果それぞれの露出は、パターン間の相互作用（例えば、パターン間の増加した距離に依存する）を減少させ、パターンの部分のみを印刷する。“二重露出”と呼ばれるすでに存在するひとつの技術は、ｘとｙ方向にパターンを分割し、それらに対して、個々に、ｘとｙの双極照射を利用する。２回の露出または決まった数の露出と仮定すると、最適な分割はｘおよびｙ方向の分割のように単純ではなく、回路パターンそれ自身に依存する。本発明は、多重露出のためのチップパターンの最適な分割を探すためまたは解析するために使用されることができる。例えば、全ての露出は同じ照射を利用するかもしれないし、または処理を高めるまたは／および最適化するため、照射はそれぞれの露出に対して異なるかもしれない。
【００８８】
照射分割協同最適化は、さらにリソグラフィの品質と堅牢さを向上させる。さらに最適化は、他のリソグラフィパラメータ、例えば、ＯＰＣデザイン、ＮＡ、瞳フィルタリング、と一緒に協同最適化も含む。注目すべきことに、それらの最適化と協同最適化は本発明のシステムと技術を使用することによって高められる。
【００８９】
さらに、本発明の装置は、半導体工場の中で使用されているプロセスパラメータを備え付けたとき、工場からチップデザイン顧客への“大使”として役立つことができる。つまり、装置は、決定的な処理とツール情報を大切に保護し、工場固有の処理の詳細に直接アクセスすることなしに、特別な工場パートナに対してデザインを評価する、測定するおよび最適化するため、工場のチップデザイン顧客によって使用される。
【００９０】
さらに本発明の装置と技術は、計量ツールにそのシミュレーション結果をフィードフォワードすることができる。つまり、装置の結果は、マスクショップとウェーハ製造施設の異なった計量および検査ツールに提供される。例として、それは、“状況に敏感な”マスクデザインと製造を定めることに有効であり、例えば無反応の領域は検査の許容誤差が緩められる。ウェーハ製造施設のなかで存在する計量および検査資源に関心を集めることを助け、その結果彼らは“限界の領域”に集中する。限界の領域には、例えば、多重プロセスウィンドウ検査とプロセス感度検査で確認されたそれらのＲＥＴ弱点に対して、計量ツールを使用した物理的ＲＥＴデザイン検査がある。
【００９１】
本発明の装置と技術は、リアルタイムのウェーハパターン検査を行うため、従来のマスク検査装置（例えば、KLA-TencorCorporation社(サンノゼ(San Jose)，カリフォルニア(California)，米国(USA))からのTeraScan DUV Reticle Inspection System）と組み合わせることが可能である。例えば従来のリソグラフィおよび／またはマスク検査装置は高解像度のマスクのイメージを獲得する。獲得された高解像度イメージは、ウェーハ上に印刷されたマスクパターンの空間イメージより高い、マスクパターンの解像度を持っている。従来のリソグラフィおよび／またはマスク検査装置は、マスク上に配列されたパターンに関して、より多くのデータ、明細および／または情報を提供する。これらの高解像度のイメージは、レジスト中および／または基盤エッチング後のどちらかの予期されるウェーハパターンをシミュレートする、解析するおよび描写するため、本発明の装置に提供される。そして、それはウェーハ上の望ましい回路パターンと順番に比較される。偏差があるとき、欠陥は確認される。マスクが望ましい後段ＲＥＴデザインに沿って作られている事を確かめることだけでなく、マスク上のＲＥＴデザインの実現がウェーハ上の望ましい結果を生成するかを確かめる。この検査モードは、Ｄ：ＤまたはＤ：ＤＢ検査である現在のマスク検査の産業慣習と異なっている。この検査モードは、デザインターゲットとレジスト中またはパターンエッチング後のシミュレートされたウェーハと比較されるため、それゆえ、Ｄ：Ｔ（Die-To-Target）検査モードを実現する。図７は典型的なＤ：Ｔ検査のプロセスフローを図示している。
【００９２】
Ｄ：Ｔ検査モードは、後段ＲＥＴデザインデータベースを使うことを必要としない。かわりにＤ：Ｔ検査モードは、ウェーハ上のレジスト中またはエッチング後のパターンまたはイメージをシミュレートするため、後段ＲＥＴデータとしてマスク検査ツールによって獲得された高解像度イメージを使用する。Ｄ：Ｔ検査技術は、ウェーハ上のデザインターゲットパターンと比較するため、シミュレートされたレジスト中またはエッチング後のパターンを利用する。
【００９３】
Ｄ：Ｔ検査モードは、マスクに対するピクセルの印刷可能性について非常に力強い検査方法である。それは、印刷されたウェーハ回路パターンに影響する欠陥を獲得するのみであり、厄介な欠陥（つまり、チップ生産に影響を与えない欠陥）として知られているウェーハ回路パターンを変化させないそれらの欠陥を報告しないからである。厄介な欠陥を除去することによって、Ｄ：Ｔ検査は、不必要なマスクの“スクラップ”を縮小し、マスク生産を向上しおよび／またはマスクコストを減ずる。Ｄ：Ｔは、Ｄ：ＤまたはＤ：ＤＢ検査の発見しきい値より“した”であるが、リソグラフィ光学機器（例えば、ステッパまたはスキャナ）とウェーハレジスト処理とを組み合わせるときウェーハ回路パターンに影響を及ぼすマスク欠陥の獲得、発見および／または確認もする。それゆえウェーハ生産の損失の可能性を減少させる。
【００９４】
注目すべきことに、Ｄ：Ｔ検査技術は、ＲＥＴデザインの追加的、不正確および／または未発見の欠陥を発見するため、Ｄ：ＤＢ検査技術と統合および／または結合することができる。例えば、Ｄ：Ｔ検査技術が重要な欠陥を発見および／または確認したところで、Ｄ：ＤＢ検査技術はマスク上の欠陥または欠陥のある領域を発見および／または確認しない（つまり、マスクは後段ＲＥＴデータベースにしたがってデザインされているように見える）。それは、欠陥のある領域で、ＲＥＴデザインが、エラーを含むまたはエラーの中にあるように見える（つまり、マスクがこのデザインにしたがって生産されたとしても、このデザインは望ましいウェーハパターンを生産しない）。
【００９５】
別の点で、Ｄ：Ｔ検査はマスクの検査性を向上させることができる。小さく、複雑なＯＰＣ特性は、従来のＤ：ＤまたはＤ：ＤＢ検査を非常に困難なことにしている。多くの小さなＯＰＣ特性は、“欠陥”（つまり、誤った欠陥）として目印がつけられ、検査性を減少させ、それゆえＯＰＣデザインの中に制約を生じさせる。Ｄ：Ｔ検査で、高解像度イメージが、ウェーハ上のレジスト中またはエッチング後のパターンをシミュレートするため直接使用されており、そこでは、すべてのちいさなＯＰＣ特性は取り除かれている。デザインターゲットとの比較では、ちいさなＯＰＣ特性は含まず、それゆえ、誤った欠陥は減少される。
【００９６】
注目すべきことに、KLA-Tencor Corporation社のTeraScan DUV Reticle Inspection System製品文献、アプリケーションノート、テクニカル／ジャーナル記事およびオペレータマニュアルは、ここで参照によって組み込まれる。
【００９７】
本発明によるマスク検査技術の他の実施態様で、米国特許出願  第１０／３９０，８０６号（リソグラフィプロセスのモニタリングとコントロールのための装置および方法（以下、特許文献１））で記載されおよび図示されている装置、デバイスおよび／または技術は、本発明のなかの発明と組み合わせて、光学リソグラフィック装置、方法および／または関連したサブシステム（例えば、光学サブシステムおよびフォトマスクと一緒に用いられている機器のコントロールサブシステム）を測定するため、検査するため、描写するためおよび／または評価するために利用することができる。この点で特許文献１の装置と技術を使用して集められおよび／またはサンプルとして抽出された空間イメージは、シミュレートおよび／または予想されたウェーハパターンと比較するため、本発明の装置に提供される。この方式で本発明の装置は、後段ＲＥＴデータベースとリソグラフィ機器の光学設定を使用して、シミュレートされた空間イメージを提供する（注目すべきことに、もし空間イメージのみが必要とされる場合、レジスト現像と基盤エッチングシミュレートは省略される）。そして、特許文献１の装置と技術は、リソグラフィ機器の内部から獲得された実際の空間イメージを提供する。これは、それらの間の偏差／欠陥を確認にするため、ピクセル基底ごとに行われる。
【００９８】
特にマスク検査技術は、シミュレートされたリソグラフィックデザインとリソグラフィックデザインの計測された空間イメージを使用して、リソグラフィックデザインの中の欠陥を発見または確認する。この方法はリソグラフィックデザインのピクセルベースビットマップ表現を生成することを含んでいる。その中で、ピクセルベースビットマップはピクセルデータを含み、およびそれぞれのピクセルデータは、すでに決定されたピクセルサイズ（上で記載した）を持っているピクセルを表現している。この方法は、リソグラフィックデザインのピクセルベースビットマップ表現を使用して、リソグラフィックデザインのシミュレートされた空間イメージを生成する。
【００９９】
この方法はさらに、リソグラフィックデザインの測定された空間イメージを生成するため、イメージデータを測定することも含み、その中で、測定された空間イメージは、ウェーハ平面状でリソグラフィックツールによって作成されたリソグラフィックデザインのピクセルベースのビットマップ表現である。その後、この方法は、リソグラフィックデザインの中の潜在的なエラーを発見するため、リソグラフィックデザインの測定された空間イメージとリソグラフィックデザインのシミュレートされた空間イメージとを比較する。さらにこの方法は、データベースの中に含まれる望ましい、すでに決定されたパターンとリソグラフィックデザインのシミュレートされた空間イメージとの比較をも行う。
【０１００】
上記で記載したように、リソグラフィックデザインのピクセルベースのビットマップ表現は、所定の形状の中に配置された多数のポリゴンをピクセルベースのビットマップ表現に変換することを含んでいる。ピクセルベースのビットマップは、多数のポリゴンを表現しているグレイレベルイメージであってもよい。
【０１０１】
さらに、ピクセルサイズは、上で記載したように決定される。ひとつの実施態様でピクセルサイズは、リソグラフィックデザインの空間イメージ中のナイキスト周波数よりも大きく、および／または開口数とリソグラフィックツールの投影光学機器の波長を使用して決定される。
【０１０２】
もちろん、この方法は、本発明の装置の実施態様のひとつまたは複数に提供することができる。実際、他の検査技術との関連で上に記載した全ての実施態様、発明、特徴および／または技術は、リソグラフィックデザインの測定された空間イメージとシミュレートされたリソグラフィックデザインを使用して、リソグラフィックデザインの中の欠陥を発見または明確にするマスク検査技術の中に組み込むことがことができる。簡潔さのために、それらの議論は繰り返さない。
【０１０３】
注目すべきことに、上で言及したように、特許文献１の中で記載されおよび図示された発明は、マスク検査のために実際のウェーハパターンを集めるために利用される。簡潔さのために、これらの議論はここで繰り返さない。しかしながら、むしろ、特許文献１の完全な内容、例えば、発明の全ての特徴、属性、選択、材料および効果は、この中で参照によって組み込まれることは特に記載される。
【０１０４】
この中で記載されおよび図示された発明は多くある。この発明のある態様、特徴、材料、構成、属性および効果は記載されおよび図示されている一方、本発明の異なったおよび／または同じ態様、特徴、材料、構成、属性および効果は、記載、図示および請求項から明らかであると解釈されるべきである。このように、ここで記載されおよび図示された態様、特徴、材料、構成、属性および効果は網羅的ではなく、異なっているまたは同じ態様、特徴、材料、構成、属性および効果は、本発明の範囲に含まれると解釈されるべきである。
【０１０５】
特にひとつの適用の中で、この装置は、ＲＥＴデザインの速い実証と確認を容易にし、可能にする。これは、最終のウェーハパターン上の望ましい／予想される結果との関連を含んでいるＲＥＴデザインを実証し、描写しおよび／または解析するため、完全なリソグラフィ処理の詳細なシミュレーションを使用する手順に関係する。
【符号の説明】
【０１０６】
１０  光学投影リソグラフィック装置
１２  照射源
１４  照射瞳フィルタ
１６ａ〜ｃ  レンズサブシステム
１８  マスク
２０  投影瞳フィルタ
２２  ウェーハ
１１０  装置
１１２  一般目的タイプのコンピュータ装置
１１４ａ  アプリケーション処理装置
１１４ｂ  フロントエンド処理装置
１１６  アクセラレータ装置
１１６ａ〜ｎ  アクセラレータコンポーネント
１１８  スイッチ
１３６  アプリケーション処理デバイス
１３８ａ  アプリケーションＳＣＳＩ  ＲＡＩＤ
１３８ｂ  フロントエンドＳＣＳＩ  ＲＡＩＤ
１４０  フロントエンド処理デバイス
１４２ａ  ダウンストリームデータスイッチ（ギガビットイーサネット（登録商標））
１４２ｂ  アップストリームデータスイッチ（ギガビットイーサネット（登録商標））
１４４ａ〜ｎ  マイクロプロセッササブシステム
１４６ａ１〜ｎｘ  アクセラレータサブシステム
１４８ａ〜ｎ  メモリストレージ
１５０ａ〜ｎ  バス
１５２ａ〜ｘ  プログラマブルロジック
１５４ａ〜ｘ  高速メモリ
１５６  プログラマブルロジック
１５８  不揮発性メモリ
【図１】
2010266900.tif 000003
【図２】
2010266900.tif 000004
【図３】
2010266900.tif 000005
【図４】
2010266900.tif 000006
【図５】
2010266900.tif 000007
【図６】
2010266900.tif 000008
【図７】
2010266900.tif 000009
【外国語明細書】
2010266900000001.pdf