(57)【要約】【課題】半導体基板上方の光電変換素子で発生した電荷を読み出す際、光電変換素子と半導体基板との接続部に電荷が残留してしまうのを防ぐ。【解決手段】基板１上方に積層された一対の電極１４，１６とこれに挟まれる光電変換層１５とを含む光電変換素子Ｐをそれぞれ有する複数の画素を含む固体撮像素子３０と、固体撮像素子３０を駆動する駆動部３５とを備える撮像装置であって、該画素が、基板１内に設けられ電極１４と電気的に接続される接続部３と、接続部３に隣接して設けられ該接続部３の電位に対して電位障壁となる電位障壁部７と、電位障壁部７に隣接して設けられ光電変換層１５で発生した電荷が接続部３及び電位障壁部７を介して蓄積される第一の電荷蓄積部４と、第一の電荷蓄積部４に蓄積された電荷に応じた信号を出力する信号出力回路とを含み、駆動部３５は、接続部３に電荷を注入して、接続部３と電位障壁部７を同電位にする駆動を行う。【選択図】図４
2010016593.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上方に積層された一対の電極とこれに挟まれる光電変換層とを含む光電変換素子をそれぞれ有する複数の画素を含む固体撮像素子と、前記固体撮像素子を駆動する駆動手段とを備える撮像装置であって、
前記画素が、前記半導体基板内に設けられ、前記一対の電極の一方と電気的に接続される接続部と、前記半導体基板内に前記接続部に隣接して設けられ、該接続部の電位に対して電位障壁となる電位障壁部と、前記半導体基板内に前記電位障壁部に隣接して設けられ、前記光電変換層で発生した電荷が前記接続部及び前記電位障壁部を介して蓄積される第一の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷に応じた信号を出力する信号出力回路とを含み、
前記駆動手段は、前記接続部に電荷を注入して、前記接続部と前記電位障壁部を同電位にする駆動を行う撮像装置。
【請求項２】
請求項１記載の撮像装置であって、
前記駆動手段は、前記信号出力回路を構成するリセットトランジスタのドレインの電位を前記電位障壁部の電位よりも下降又は上昇させて前記接続部に電荷を注入し、前記電荷の注入後、前記ドレインの電位を既定の電位に戻し、この動作によって発生した不要電荷を前記ドレインに排出することで前記接続部と前記電位障壁部を同電位にする撮像装置。
【請求項３】
請求項１記載の撮像装置であって、
前記画素が、前記接続部をドレインとするトランジスタであって、前記接続部に電荷を注入するための電荷注入トランジスタを備え、
前記駆動手段は、前記電荷注入トランジスタのソースの電位を、前記電荷注入トランジスタのゲートの電位よりも下降又は上昇させて、前記ソースから前記接続部に電荷を注入し、前記電荷の注入後、前記ソースの電位を既定の電位に戻し、この動作によって発生した不要電荷を前記信号出力回路を構成するリセットトランジスタのドレインに排出することで前記接続部と前記電位障壁部を同電位にする撮像装置。
【請求項４】
請求項１記載の撮像装置であって、
前記画素が、前記接続部をドレインとするトランジスタであって、前記接続部に電荷を注入するための電荷注入トランジスタを備え、
前記駆動手段は、前記電荷注入トランジスタのゲートの電位を、前記電荷注入トランジスタのソースの電位よりも上昇又は下降させて、前記ソースから前記接続部に電荷を注入し、前記電荷の注入後、前記ゲートの電位を既定の電位に戻し、この動作によって発生した不要電荷を前記信号出力回路を構成するリセットトランジスタのドレインに排出することで前記接続部と前記電位障壁部を同電位にする撮像装置。
【請求項５】
請求項２〜４のいずれか１項記載の撮像装置であって、
前記駆動手段が、前記接続部と前記電位障壁部を同電位にした状態で前記固体撮像素子の露光を開始し、前記露光の終了と共に、前記電位障壁部の電位を、前記露光中の電位よりも低く又は高くし、前記露光によって得られた信号の出力後から前記駆動において前記不要電荷を排出するまでに、前記電位障壁部の電位を、前記露光中の電位に戻す撮像装置。
【請求項６】
請求項１〜５のいずれか１項記載の撮像装置であって、
前記画素が、前記半導体基板内に設けられ、前記信号出力回路を構成する出力トランジスタのゲートに接続された第二の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷を前記第二の電荷蓄積部に転送する電荷転送手段とを備える撮像装置。
【請求項７】
請求項６記載の撮像装置であって、
前記第一の電荷蓄積部が埋め込み型の蓄積部である撮像装置。
【請求項８】
請求項１〜７のいずれか１項記載の撮像装置であって、
前記光電変換層が有機材料で構成されている撮像装置。
【請求項９】
半導体基板上方に積層された一対の電極とこれに挟まれる光電変換層とを含む光電変換素子をそれぞれ有する複数の画素を含む固体撮像素子の駆動方法であって、
前記画素が、前記半導体基板内に設けられ、前記一対の電極の一方と電気的に接続される接続部と、前記半導体基板内に前記接続部に隣接して設けられ、該接続部の電位に対して電位障壁となる電位障壁部と、前記半導体基板内に前記電位障壁部に隣接して設けられ、前記光電変換層で発生した電荷が前記接続部及び前記電位障壁部を介して蓄積される第一の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷に応じた信号を出力する信号出力回路とを含み、
前記接続部に電荷を注入して、前記接続部と前記電位障壁部を同電位にする駆動ステップを有する固体撮像素子の駆動方法。
【請求項１０】
請求項９記載の固体撮像素子の駆動方法であって、
前記駆動ステップでは、前記信号出力回路を構成するリセットトランジスタのドレインの電位を前記電位障壁部の電位よりも下降又は上昇させて前記接続部に電荷を注入し、前記電荷の注入後、前記ドレインの電位を既定の電位に戻し、この動作によって発生した不要電荷を前記ドレインに排出することで前記接続部と前記電位障壁部を同電位にする固体撮像素子の駆動方法。
【請求項１１】
請求項９記載の固体撮像素子の駆動方法であって、
前記画素が、前記接続部をドレインとするトランジスタであって、前記接続部に電荷を注入するための電荷注入トランジスタを備え、
前記駆動ステップでは、前記電荷注入トランジスタのソースの電位を、前記電荷注入トランジスタのゲートの電位よりも下降又は上昇させて、前記ソースから前記接続部に電荷を注入し、前記電荷の注入後、前記ソースの電位を既定の電位に戻し、この動作によって発生した不要電荷を前記信号出力回路を構成するリセットトランジスタのドレインに排出することで前記接続部と前記電位障壁部を同電位にする固体撮像素子の駆動方法。
【請求項１２】
請求項９記載の固体撮像素子の駆動方法であって、
前記画素が、前記接続部をドレインとするトランジスタであって、前記接続部に電荷を注入するための電荷注入トランジスタを備え、
前記駆動ステップでは、前記電荷注入トランジスタのゲートの電位を、前記電荷注入トランジスタのソースの電位よりも上昇又は下降させて、前記ソースから前記接続部に電荷を注入し、前記電荷の注入後、前記ゲートの電位を既定の電位に戻し、この動作によって発生した不要電荷を前記信号出力回路を構成するリセットトランジスタのドレインに排出することで前記接続部と前記電位障壁部を同電位にする固体撮像素子の駆動方法。
【請求項１３】
請求項１０〜１２のいずれか１項記載の固体撮像素子の駆動方法であって、
前記接続部と前記電位障壁部を同電位にした状態で前記固体撮像素子の露光を開始し、前記露光の終了と共に、前記電位障壁部の電位を、前記露光中の電位よりも低く又は高くするステップを有し、
前記露光によって得られた信号の出力後から前記駆動ステップにおいて前記不要電荷を排出するまでに、前記電位障壁部の電位を前記露光中の電位に戻す固体撮像素子の駆動方法。
【請求項１４】
請求項９〜１３のいずれか１項記載の固体撮像素子の駆動方法であって、
前記画素が、前記半導体基板内に設けられ、前記信号出力回路を構成する出力トランジスタのゲートに接続された第二の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷を前記第二の電荷蓄積部に転送する電荷転送手段とを備える固体撮像素子の駆動方法。
【請求項１５】
請求項１４記載の固体撮像素子の駆動方法であって、
前記第一の電荷蓄積部が埋め込み型の蓄積部である固体撮像素子の駆動方法。
【請求項１６】
請求項９〜１５のいずれか１項記載の固体撮像素子の駆動方法であって、
前記光電変換層が有機材料で構成されている固体撮像素子の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板上方に積層された一対の電極とこれに挟まれる光電変換層とを含む光電変換素子をそれぞれ有する複数の画素を含む固体撮像素子と、前記固体撮像素子を駆動する駆動手段とを備える撮像装置に関する。
【背景技術】
【０００２】
特許文献１には、ＭＯＳトランジスタ回路による信号読み出し回路が形成された半導体基板と、半導体基板の上に積層され入射光量に応じた電荷を発生する光電変換膜と、半導体基板の表面に設けられ電荷を半導体基板の表面に導く配線が接続される接続部と、接続部に近接して設けられ接続部の電荷に対して一定電位障壁となる電位障壁手段と、電位障壁手段に近接して設けられ信号読み出し回路を構成する出力トランジスタのゲートに接続される電荷蓄積部とを備える固体撮像素子が開示されている。
【０００３】
このような構成によれば、光電変換膜で発生した電荷を出力トランジスタのゲートにスムーズに流し、出力トランジスタのゲートから見て、電荷が蓄積する部分の実効的な静電容量が小さくなり、信号電圧が大きくなり、高感度の出力信号を得ることができる。
【０００４】
図１０は、特許文献１に開示された固体撮像素子の動作を説明するための図であり、半導体基板内の断面ポテンシャルを示した図である。
固体撮像素子の１画素から信号を得るには、まず、電荷蓄積部に蓄積されていた電荷をリセットドレインに排出してリセットする（時刻Ｔ０）。このとき、図示したように、電荷蓄積部内にはリセット動作に伴って発生するノイズ電荷であるリセットノイズＮ１が蓄積される。リセットが完了すると光電変換膜の露光が開始され、この露光によって発生した電荷Ｑが接続部から電位障壁を通って電荷蓄積部へと蓄積される（時刻Ｔ１）。そして、この露光期間中に電荷蓄積部に蓄積された電荷量に応じた信号が信号読み出し回路から出力される。信号出力後は、時刻Ｔ２に示すように再びリセット動作が行われ、電荷蓄積部にはリセットノイズＮ２が蓄積されて、この状態で次の露光が開始される。
【０００５】
固体撮像素子から出力される信号を処理する信号処理回路には、信号に対して相関二重サンプリング処理を施す相関二重サンプリング（ＣＤＳ）回路が含まれる。このＣＤＳ回路では、リセットノイズに応じた信号と、リセットノイズが含まれる電荷に応じた信号との２つをサンプリングし、双方の差分を取ることで、リセットノイズを除去することが行われる。
【０００６】
時刻Ｔ１で得られた撮像信号から、時刻Ｔ０で得られたリセットノイズＮ１に応じた信号を減算することで、リセットノイズを完全に除去することが可能である。このような処理を行うには、ＣＤＳ回路において、時刻Ｔ０の時点で固体撮像素子から出力される信号をサンプリングし（サンプリングＳＰ１）、時刻Ｔ２の時点で固体撮像素子から出力される信号をサンプリングして（サンプリングＳＰ２）、双方の差分を取る必要がある。しかし、サンプリングＳＰ１からサンプリングＳＰ２までの時間は露光期間と同じであり、ＣＤＳ回路は全画素からの信号を順次処理する必要があるため、このような時間間隔で信号をサンプリングしていると、固体撮像素子から出力されてくる信号に対して処理が追いつかなくなってしまう。
【０００７】
そこで、従来では、時刻Ｔ１の時点でサンプリングした信号から、時刻Ｔ２の時点でサンプリング（サンプリングＳＰ３）した信号を減算することで、リセットノイズの除去（完全には除去できないが一部は除去できる）を行っている。サンプリングＳＰ２とサンプリングＳＰ３の時間間隔は露光期間に比べて十分に短いため、全画素からの信号に対してＣＤＳ処理を問題なく行うことができる。
【０００８】
【特許文献１】特開２００５−２６８４７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
接続部の電位を決定する電荷は、熱拡散により、接続部から電荷蓄積部へと常に流れ出ている。一方で、接続部には、配線や光電変換膜等の部材が接続されているため、この部材を介して光電変換膜で発生した電荷が流れ込んだり、接続部と基板の接合部分で発生した電荷が流れ込んだりしてくる。このため、接続部からの熱拡散による電荷の流出は、熱拡散によって接続部から流出する単位時間当たりの電荷量と、配線等を介して接続部に流入してくる単位時間当たりの電荷量とが一致したとき（このときを平衡状態という）に、見かけ上、停止する。
【００１０】
時刻ｔ（＜平衡状態に到達する時間ｔｅｑ）までに、接続部から熱励起により周辺領域に拡散する電荷総量ΔＱは次式（１）で示される。
ΔＱ∝ｌｎ（１＋αｔ）  ・・・（１）
だたし、αは比例係数
【００１１】
図１０の時刻Ｔ０に示すように、平衡状態になった結果、電位障壁と接続部が同電位となっていれば理想的であり、このような画素も存在するが、平衡状態において接続部の電位が電位障壁の電位よりも高くなってしまう画素も存在する。図１１は、このような画素のポテンシャルを示したものである。図１１に示すように、接続部の電位を決定する電荷は、ΔＱだけ減少して、接続部の電位が電位障壁よりも高くなってしまう。
【００１２】
図１１に示した状態で露光を開始すると、光電変換膜で発生した電荷Ｑの一部が接続部に残留するため、電荷蓄積部に移動する電荷量、即ち外部に読み出される信号量は、ΔＱ分減少し、残像の原因となる。
【００１３】
更に、入射光量に対する信号出力特性は、接続部の電位、つまり接続部のポテンシャル井戸の深さに依存し、ポテンシャル井戸の深さは、接続部の電荷の熱拡散量に依存し、熱拡散量は接続部に流れ込む電流量に依存し、接続部に流れ込む電流量は光電変換膜から接続部に流れ込む電流量に依存し、ポテンシャル井戸の深さが時間と共に変動することから、入射光量に対する信号出力が一意に決まらず、単純に予めの補正情報を保持し、それを用いてリニアリティ補正を行うということが出来ない。
【００１４】
本発明は、上記事情に鑑みてなされたものであり、半導体基板上方に設けられた光電変換素子を含む固体撮像素子を有する撮像装置において、光電変換素子と半導体基板との接続部に電荷が残留してしまうのを防いで残像を防止すると共にリニアリティ補正を可能にすることを目的とする。
【課題を解決するための手段】
【００１５】
本発明の撮像装置は、半導体基板上方に積層された一対の電極とこれに挟まれる光電変換層とを含む光電変換素子をそれぞれ有する複数の画素を含む固体撮像素子と、前記固体撮像素子を駆動する駆動手段とを備える撮像装置であって、前記画素が、前記半導体基板内に設けられ、前記一対の電極の一方と電気的に接続される接続部と、前記半導体基板内に前記接続部に隣接して設けられ、該接続部の電位に対して電位障壁となる電位障壁部と、前記半導体基板内に前記電位障壁部に隣接して設けられ、前記光電変換層で発生した電荷が前記接続部及び前記電位障壁部を介して蓄積される第一の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷に応じた信号を出力する信号出力回路とを含み、前記駆動手段は、前記接続部に電荷を注入して、前記接続部と前記電位障壁部を同電位にする駆動を行う。
【００１６】
この構成により、接続部と電位障壁部を同電位にした状態で露光を行うことが可能となり、露光中に光電変換層で発生した電荷の一部が接続部に残留するのを防いで、残像の発生を防ぐことができる。又、露光開始時の接続部の電位が（電位障壁部と同電位となることにより）既知となるため出力信号の基準レベルを設定することができる。この結果、入射光量に対する信号出力特性のリニアリティ補正が可能となり、信号出力特性を線形にすることができる。
【００１７】
本発明の撮像装置は、前記駆動手段は、前記信号出力回路を構成するリセットトランジスタのドレインの電位を前記電位障壁部の電位よりも下降又は上昇させて前記接続部に電荷を注入し、前記電荷の注入後、前記ドレインの電位を既定の電位に戻し、この動作によって発生した不要電荷を前記ドレインに排出することで前記接続部と前記電位障壁部を同電位にする。
【００１８】
この構成により、特別な素子を付加することなく、リセット電圧の制御だけで接続部と電位障壁部を同電位にすることができる。
【００１９】
本発明の撮像装置は、前記画素が、前記接続部をドレインとするトランジスタであって、前記接続部に電荷を注入するための電荷注入トランジスタを備え、前記駆動手段は、前記電荷注入トランジスタのソースの電位を、前記電荷注入トランジスタのゲートの電位よりも下降又は上昇させて、前記ソースから前記接続部に電荷を注入し、前記電荷の注入後、前記ソースの電位を既定の電位に戻し、この動作によって発生した不要電荷を前記信号出力回路を構成するリセットトランジスタのドレインに排出することで前記接続部と前記電位障壁部を同電位にする。
【００２０】
この構成により、リセットドレインの電位を制御して電荷を注入する場合と比べて、電位変化を小さくすることができるため、低消費電力化が可能となる。
【００２１】
本発明の撮像装置は、前記画素が、前記接続部をドレインとするトランジスタであって、前記接続部に電荷を注入するための電荷注入トランジスタを備え、前記駆動手段は、前記電荷注入トランジスタのゲートの電位を、前記電荷注入トランジスタのソースの電位よりも上昇又は下降させて、前記ソースから前記接続部に電荷を注入し、前記電荷の注入後、前記ゲートの電位を既定の電位に戻し、この動作によって発生した不要電荷を前記信号出力回路を構成するリセットトランジスタのドレインに排出することで前記接続部と前記電位障壁部を同電位にする。
【００２２】
この構成により、リセットドレインの電位を制御して電荷を注入する場合と比べて、電位変化を小さくすることができるため、低消費電力化が可能となる。
【００２３】
本発明の撮像装置は、前記駆動手段が、前記接続部と前記電位障壁部を同電位にした状態で前記固体撮像素子の露光を開始し、前記露光の終了と共に、前記電位障壁部の電位を、前記露光中の電位よりも低く又は高くし、前記露光によって得られた信号の出力後から前記駆動において前記不要電荷を排出するまでに、前記電位障壁部の電位を、前記露光中の電位に戻す。
【００２４】
この構成により、露光終了後、その露光によって第一の電荷蓄積部に蓄積された電荷に応じた信号が読み出されるまでの間に、接続部から第一の電荷蓄積部に熱拡散によって移動する電流量を極力減らすことができ、低ノイズ化を実現することができる。
【００２５】
本発明の撮像装置は、前記画素が、前記半導体基板内に設けられ、前記信号出力回路を構成する出力トランジスタのゲートに接続された第二の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷を前記第二の電荷蓄積部に転送する電荷転送手段とを備える。又、前記第一の電荷蓄積部が埋め込み型の蓄積部である。
【００２６】
この構成により、リセットノイズを正確に除去することが可能となる。又、第一の電荷蓄積部から第二の電荷蓄積部に電荷を完全転送することができる。
【００２７】
本発明の撮像装置は、前記光電変換層が有機材料で構成されている。
【００２８】
本発明の固体撮像素子の駆動方法は、半導体基板上方に積層された一対の電極とこれに挟まれる光電変換層とを含む光電変換素子をそれぞれ有する複数の画素を含む固体撮像素子の駆動方法であって、前記画素が、前記半導体基板内に設けられ、前記一対の電極の一方と電気的に接続される接続部と、前記半導体基板内に前記接続部に隣接して設けられ、該接続部の電位に対して電位障壁となる電位障壁部と、前記半導体基板内に前記電位障壁部に隣接して設けられ、前記光電変換層で発生した電荷が前記接続部及び前記電位障壁部を介して蓄積される第一の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷に応じた信号を出力する信号出力回路とを含み、前記接続部に電荷を注入して、前記接続部と前記電位障壁部を同電位にする駆動ステップを有する。
【００２９】
本発明の固体撮像素子の駆動方法は、前記駆動ステップでは、前記信号出力回路を構成するリセットトランジスタのドレインの電位を前記電位障壁部の電位よりも下降又は上昇させて前記接続部に電荷を注入し、前記電荷の注入後、前記ドレインの電位を既定の電位に戻し、この動作によって発生した不要電荷を前記ドレインに排出することで前記接続部と前記電位障壁部を同電位にする。
【００３０】
本発明の固体撮像素子の駆動方法は、前記画素が、前記接続部をドレインとするトランジスタであって、前記接続部に電荷を注入するための電荷注入トランジスタを備え、前記駆動ステップでは、前記電荷注入トランジスタのソースの電位を、前記電荷注入トランジスタのゲートの電位よりも下降又は上昇させて、前記ソースから前記接続部に電荷を注入し、前記電荷の注入後、前記ソースの電位を既定の電位に戻し、この動作によって発生した不要電荷を前記信号出力回路を構成するリセットトランジスタのドレインに排出することで前記接続部と前記電位障壁部を同電位にする。
【００３１】
本発明の固体撮像素子の駆動方法は、前記画素が、前記接続部をドレインとするトランジスタであって、前記接続部に電荷を注入するための電荷注入トランジスタを備え、前記駆動ステップでは、前記電荷注入トランジスタのゲートの電位を、前記電荷注入トランジスタのソースの電位よりも上昇又は下降させて、前記ソースから前記接続部に電荷を注入し、前記電荷の注入後、前記ゲートの電位を既定の電位に戻し、この動作によって発生した不要電荷を前記信号出力回路を構成するリセットトランジスタのドレインに排出することで前記接続部と前記電位障壁部を同電位にする。
【００３２】
本発明の固体撮像素子の駆動方法は、前記接続部と前記電位障壁部を同電位にした状態で前記固体撮像素子の露光を開始し、前記露光の終了と共に、前記電位障壁部の電位を、前記露光中の電位よりも低く又は高くするステップを有し、前記露光によって得られた信号の出力後から前記駆動ステップにおいて前記不要電荷を排出するまでに、前記電位障壁部の電位を前記露光中の電位に戻す。
【００３３】
本発明の固体撮像素子の駆動方法は、前記画素が、前記半導体基板内に設けられ、前記信号出力回路を構成する出力トランジスタのゲートに接続された第二の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷を前記第二の電荷蓄積部に転送する電荷転送手段とを備える。又、前記第一の電荷蓄積部が埋め込み型の蓄積部である。
【００３４】
本発明の固体撮像素子の駆動方法は、前記光電変換層が有機材料で構成されている。
【発明の効果】
【００３５】
本発明によれば、半導体基板上方に設けられた光電変換素子を含む固体撮像素子を有する撮像装置において、光電変換素子と半導体基板との接続部に電荷が残留してしまうのを防いで残像を防止すると共にリニアリティ補正を可能にすることができる。
【発明を実施するための最良の形態】
【００３６】
以下、本発明の実施形態について図面を参照して説明する。
【００３７】
（第一実施形態）
図１は、本発明の第一実施形態である固体撮像素子の１画素分の断面模式図である。本実施形態の固体撮像素子は、図１に示す１画素を同一平面上で１次元状又は二次元状に複数配置した構成となっている。以下では、図１に示す１画素を、行（水平）方向とこれに直交する列（垂直）方向に二次元状に配列した構成を例にして説明する。
図１に示す固体撮像素子は、半導体基板であるｐ型シリコン基板１（以下、基板１という）と、基板１上方にゲート絶縁膜２及び絶縁層１０を介して積層された光電変換素子Ｐとを備える。
【００３８】
光電変換素子Ｐは、絶縁層１０上に形成された下部電極１４と、下部電極１４上に形成された光電変換層１５と、光電変換層１５上に形成された上部電極１６とを含む構成となっている。
【００３９】
上部電極１６には、その上方から被写体からの入射光が入射される。上部電極１６は、光電変換層１５に入射光を入射させる必要があるため、入射光に対して透明なＩＴＯ等の導電性材料で構成される。上部電極１６は、全画素で共通の一枚構成であるが、画素毎に分割してあっても良い。
【００４０】
下部電極１４は、画素毎に分割された薄膜であり、透明又は不透明の導電性材料（ＩＴＯやアルミニウム等）で構成される。
【００４１】
光電変換層１５は、入射光のうちの特定の波長域を吸収して、吸収した光量に応じた電荷を発生する有機又は無機の光電変換材料で構成された層である。光電変換層１５を、緑色の波長域の光を吸収してこれに応じた電荷を発生する光電変換材料（例えばキナクリドン）で構成することで、可視光モノクロ撮像が可能となる。光電変換層１５を、赤外の波長域の光を吸収してこれに応じた電荷を発生する光電変換材料（例えばフタロシアニン系有機材料やナフタロシアニン系有機材料）で構成することで、赤外光モノクロ撮像が可能となる。
【００４２】
基板１内には下部電極１４と電気的に接続されたｎ型不純物層からなる接続部３が設けられている。接続部３と下部電極１４とは、ゲート絶縁膜２及び絶縁層１０内に埋設された導電性材料からなるコンタクト配線１１によって接続されている。
【００４３】
接続部３の隣には、接続部３と反対導電型のｐ型の電位障壁部７が設けられている。電位障壁部７は、接続部３に対して電位障壁となる電位障壁手段として機能する。
【００４４】
電位障壁部７の隣には、コンタクト配線１１から接続部３に達し、ここから電位障壁部７を通って移動してきた電荷を蓄積するための第一の電荷蓄積部４が設けられている。第一の電荷蓄積部４は、接続部３と同じ導電型のｎ型不純物層で構成されている。
【００４５】
第一の電荷蓄積部４の表面には、第一の電荷蓄積部４と反対導電型のｐ型不純物を注入してなるｐ型不純物層４ａが形成されている。第一の電荷蓄積部４の表面にｐ型不純物層４ａを形成しておくことで、第一の電荷蓄積部４が基板最表面ではなく基板内部に設けられた所謂埋め込み型となり、基板内部に電荷が蓄積される。この結果、基板表面で発生する暗電流の混入を抑制することができ、Ｓ／Ｎを向上させることができる。又、第一の電荷蓄積部４およびｐ型不純物層４ａの不純物濃度を調整して、第一の電荷蓄積部４を完全空乏化することで、所謂完全転送が可能になる。
【００４６】
電位障壁部７上方には、接続部３をソースとし、第一の電荷蓄積部４をドレインとするトランジスタのゲート電極７ａが、ゲート絶縁膜２を介して設けられている。このゲート電極７ａは、外部から固定の電圧が印加されるようになっている。以下、ゲート電極７ａをバリアゲート７ａという。
【００４７】
第一の電荷蓄積部４の隣には少し離間して第二の電荷蓄積部５が設けられている。第二の電荷蓄積部５は、接続部３と同じ導電型のｎ型不純物層で構成されている。
【００４８】
第一の電荷蓄積部４と第二の電荷蓄積部５との間の基板１上方には、第一の電荷蓄積部４をソースとし、第二の電荷蓄積部５をドレインとするトランジスタのゲート電極８が、ゲート絶縁膜２を介して設けられている。このゲート電極８は、第一の電荷蓄積部４に蓄積された電荷を第二の電荷蓄積部５に転送する電荷転送手段として機能する。以下、ゲート電極８を転送ゲート８という。この転送ゲート８に高電圧の電荷転送パルスが印加されると、第一の電荷蓄積部４に蓄積された電荷が第二の電荷蓄積部５に転送される。第一の電荷蓄積部４を完全空乏化することが好ましく、このようにすることで第一の電荷蓄積部４にある電荷は第二の電荷蓄積部５に完全転送される。
【００４９】
第二の電荷蓄積部５の隣には少し離間して、接続部３と同じ導電型のｎ型不純物層からなるリセットドレイン６が設けられている。リセットドレイン６には、可変のリセットドレイン電圧が外部から印加できるようになっている。
【００５０】
第二の電荷蓄積部５とリセットドレイン６との間の基板１上方には、第二の電荷蓄積部５をソースとし、リセットドレイン６をドレインとするリセットトランジスタのゲート電極（以下、リセットゲートという）９が、ゲート絶縁膜２を介して設けられている。リセットゲート９に高電圧のリセットパルスを印加すると、第二の電荷蓄積部５に蓄積された電荷がリセットドレイン６へと排出される。
【００５１】
基板１には、更に、第二の電荷蓄積部５に蓄積された電荷に応じた信号を出力するＭＯＳトランジスタからなる公知の信号出力回路が、画素毎に設けられている。この信号出力回路には、上記リセットトランジスタも含まれる。
【００５２】
図２は、図１に示す１画素分の等価回路を示した図である。
図２に示すように、信号出力回路は、リセットトランジスタの他に出力トランジスタ５ａと行選択トランジスタ５ｂとを備える。出力トランジスタ５ａは、そのゲートが第二の電荷蓄積部５に接続され、そのドレインが電源に接続され、そのソースが行選択トランジスタ５ｂのドレインに接続されている。出力トランジスタ５ａは、第二の電荷蓄積部５に蓄積された電荷の電荷量に応じた電圧信号を出力するものである。
【００５３】
行選択トランジスタ５ｂは、そのゲートに行選択パルスが印加されると、出力トランジスタ５ａから出力された電圧信号を信号線に出力する。各画素に設けられた信号出力回路に行選択パルスが行毎に順次印加されることで、全ての画素から信号が出力される。
【００５４】
図３は、第一実施形態の固体撮像素子を搭載する撮像装置の構成例を示した図である。
図３に示す撮像装置は、図１に示す画素をアレイ状に配置した固体撮像素子３０と、固体撮像素子３０の各画素から得られる信号に相関二重サンプリング（ＣＤＳ）処理を行ってリセットノイズを除去するＣＤＳ回路３１と、ＣＤＳ回路３１の出力信号をデジタル信号に変換するＡ／Ｄ変換器３２と、Ａ／Ｄ変換器３２から出力されるデジタル信号に所定のデジタル信号処理を施して画像データを生成するデジタル信号処理部３３と、デジタル信号処理部３３で生成された画像データが記録される記録メディア３４と、固体撮像素子３０を駆動する駆動部３５と、撮像装置全体を統括制御するシステム制御部３６とを備える。尚、固体撮像素子３０、ＣＤＳ回路３１、及びＡ／Ｄ変換器３２は１チップ（１ＩＣ）の中に組み込まれていても良い。
【００５５】
駆動部３５は、リセットドレイン電圧の可変制御、リセットゲート９へのリセットパルス印加制御、電荷転送ゲート８への電荷転送パルス印加制御、行選択トランジスタ５ｂへの行選択パルス印加制御等を行う。
【００５６】
このように構成された撮像装置では、スルー画像を得るための撮影、動画撮影、ＡＥ・ＡＦを行うための撮影等を行う撮影モード時、スルー画像等の画像を生成するための露光を開始する直前に、熱拡散によって接続部３に形成されてしまっているポテンシャル井戸に電荷を注入して、接続部３と電位障壁部７を同電位にした後、露光を開始するようにしている。以下、接続部３と電位障壁部７を同電位にするときの撮像装置の動作を説明する。以下では、取り扱い電荷を電子として説明する。このため、以降で説明に用いるポテンシャル図は、図中の上から下に向かって電位が高くなっているものとして図示している。
【００５７】
図４は、第一実施形態の固体撮像素子の行方向に並ぶ画素からなるライン（ｉライン目）の各画素における撮影モード時において接続部３と電位障壁部７を同電位にするときの動作を示す図であり、各時刻におけるｉライン目の各画素の基板１内の断面ポテンシャルを示した図である。
まず、時刻Ｔ０[ｉ]の状態を初期状態とする。初期状態とは、ｉライン目の各画素の転送ゲート８に電荷転送パルスが印加されておらず、ｉライン目の各画素のリセットゲート９にリセットパルスが印加されておらず、ｉライン目の各画素のリセットドレイン６の電位が既定値（第一の電荷蓄積部４の電位よりも十分に高い値）になっている状態である。初期状態では、接続部３の電荷が、熱拡散によりΔＱだけ減少している。
【００５８】
この初期状態から、駆動部３５は、リセットドレイン電圧を低くして、ｉライン目の各画素のリセットドレイン６の電位を電位障壁部７の電位よりも低くすると共に、ｉライン目の各画素の転送ゲート８に電荷転送パルスを印加し、ｉライン目の各画素のリセットゲート９にリセットパルスを印加する。これにより、第二の電荷蓄積部５、第一の電荷蓄積部４、及び接続部３にリセットドレイン６から電荷が注入される。そして、リセットドレイン６から接続部３までが全てリセットドレイン６と同電位になり、熱拡散によって接続部３に形成されていたポテンシャル井戸は、注入された電荷によって完全に埋められる。（時刻Ｔ１[ｉ]）。
【００５９】
次に、駆動部３５は、リセットドレイン電圧を初期状態の値に戻して、ｉライン目の各画素のリセットドレイン６の電位を既定値に戻す。これにより、リセットドレイン６から注入された電荷のうち、接続部３のポテンシャル井戸に埋められた電荷以外の不要電荷が、リセットドレイン６に排出される（時刻Ｔ２[ｉ]）。
【００６０】
次に、駆動部３５は、ｉライン目の各画素の転送ゲート８への電荷転送パルスの印加と、ｉライン目の各画素のリセットゲート９へのリセットパルスの印加を停止し、この状態を以って露光を開始し、露光中に光電変換層１５で発生した電荷を、第一の電荷蓄積部４に蓄積させる（時刻Ｔ３[ｉ]）。
【００６１】
露光終了後、駆動部３５は、ｉライン目の各画素の第二の電荷蓄積部５に存在しているリセットノイズＮに応じたリセットノイズ信号（ｄａｒｋ）を信号出力回路から出力させる。出力されたリセットノイズ信号（ｄａｒｋ）はＣＤＳ回路３１にてサンプリングされる。
次に、駆動部３５は、ｉライン目の各画素の転送ゲート８に電荷転送パルスを印加して、第一の電荷蓄積部４から第二の電荷蓄積部５に電荷を転送する。そして、ｉライン目の各画素の第二の電荷蓄積部５に転送された電荷に応じた撮像信号（Ｓｉｇ）を信号出力回路から出力させる。出力された撮像信号（Ｓｉｇ）はＣＤＳ回路３１にてサンプリングされ、（Ｓｉｇ）−（ｄａｒｋ）の処理がなされて、リセットノイズＮに応じた信号が除去される。
次に、駆動部３５は、ｉライン目の各画素のリセットゲート９にリセットパルスを印加する。これにより、ｉライン目の各画素の第二の電荷蓄積部５に存在していた電荷はリセットドレイン６に排出される。そして、駆動部３５は、ｉライン目の各画素の転送ゲート８への電荷転送パルスの印加と、ｉライン目の各画素のリセットゲート９へのリセットパルスの印加を停止して初期状態に戻る。
【００６２】
駆動部３５は、以上の駆動を、ｉの値が異なる各ライン毎にタイミングをずらしながら行う。
【００６３】
尚、時刻Ｔ１[ｉ]において、転送ゲート８への電荷転送パルスの印加を省略しても、接続部３に電荷を注入することは可能である。この場合、時刻Ｔ２[ｉ]において、転送ゲート８への電荷転送パルスの印加と、リセットゲート９へのリセットパルスの印加を行って不要電荷を排出すれば良い。又、時刻Ｔ１[ｉ]において、リセットドレイン６の電位を、リセットゲート９の電位よりも低くすれば、リセットゲート９へのリセットパルスの印加を省略することができる。この場合も、時刻Ｔ２[ｉ]において、転送ゲート８への電荷転送パルスの印加と、リセットゲート９へのリセットパルスの印加を行って不要電荷を排出すれば良い。
【００６４】
以上のように、本実施形態の撮像装置によれば、リセットドレイン６から接続部３に電荷を注入することで、接続部３と電位障壁部７を同電位にした状態で露光を行うことが可能となり、露光中に光電変換層１５で発生した電荷の一部が接続部３に残留するのを防いで、残像の発生を防ぐことができる。又、露光開始時の接続部３の電位が（電位障壁部７と同電位になることにより）既知となるため、出力信号の基準レベルを設定することができる。この結果、入射光量に対する信号出力特性のリニアリティ補正が可能となり、信号出力特性を線形にすることができる。
【００６５】
尚、接続部３と電位障壁部７に電位差がある状態で露光が行われると、光電変換層１５からどれだけの電荷が入力されたのか判断がつかなくなる。その結果、入射光量に対する信号出力特性に線形性が保てなくなる。又、図４に示した初期状態において、接続部３の電位は、それまでに接続部３を通った電荷の量や時間等によって随時変動する。このため、入射光量に対する出力特性に規則性がなくなり、リニアリティ補正が行えない状態となる。しかも、画素毎にこの電位は変動する。
【００６６】
これに対して、本駆動方法を採用すれば、接続部３と電位障壁部７が同電位となった状態で露光が行われるため、信号の基準レベルが設定可能となる。したがって、入射光量に対する出力特性に規則性を持たせることができ、リニアリティをシステム的に補正することは可能となる。
【００６７】
図５は、第一実施形態の駆動方式を採用した場合の信号蓄積時間に対する信号出力特性の概念図である。
予め、本特性を撮像システムに記録しておけば、システム的にリニアリティ補正が可能となり、入射光量に対する信号出力特性を線形にすることができる。熱励起による放出電流量は時間と共に指数関数的に減少（（式１）参照）し、放出電流量が、接続部３に流れ込む電流量（暗電流＋被写体に応じた信号電流）と釣り合った時に熱平衡状態に達し、熱励起による放出電流量は見かけ上０となる。よって、入力信号に対する出力特性も図５のように信号蓄積時間の関数となる。このように、信号蓄積時間（露光時間）と出力電荷量を知ることができれば、図５に示したグラフから、信号電流量を知ることができるため、リニアリティ補正が可能となる。
【００６８】
（第二実施形態）
第一実施形態の駆動方式では、露光によって発生した電荷に応じた信号を出力させている期間において、接続部３から第一の電荷蓄積部４に熱拡散によって電荷が流入してしまい、これがノイズとなる可能性がある。本実施形態では、このノイズの発生を防止することのできる駆動方式について説明する。
【００６９】
本実施形態の撮像装置は、その基本構成は第一実施形態と同様であり、駆動部３５が、バリアゲート７ａに印加する電圧を可変制御して、電位障壁部７の電位を可変制御することができるようになっている点が異なっている。
【００７０】
図６は、第二実施形態の固体撮像素子を搭載する撮像装置の撮影モード時の動作を示す図であり、ｉライン目の各画素の各時刻における基板１内の断面ポテンシャルを示した図である。
まず、時刻Ｔ０[ｉ]の状態を初期状態とする。初期状態とは、ｉライン目の各画素の電位障壁部７の電位が露光期間中に設定すべき露光電位よりも十分小さな第一の電位になっており、ｉライン目の各画素の転送ゲート８に電荷転送パルスが印加されておらず、ｉライン目の各画素のリセットゲート９にリセットパルスが印加されておらず、ｉライン目の各画素のリセットドレイン６の電位が既定値（第一の電荷蓄積部４の電位よりも十分に高い値）になっている状態である。初期状態では、接続部３の電荷が熱拡散により減少しており、接続部３にポテンシャル井戸が形成されている。又、第二の電荷蓄積部５には、直前のリセット動作によって発生したリセットノイズＮが蓄積されている。尚、露光電位及び第一の電位は設計時に任意に決められた値である。
【００７１】
この初期状態から、駆動部３５は、リセットドレイン電圧を低くして、ｉライン目の各画素のリセットドレイン６の電位を露光電位よりも低くすると共に、ｉライン目のバリアゲート７ａに印加する電圧を高くして、ｉライン目の各画素の電位障壁部７の電位を露光電位にし、ｉライン目の各画素の転送ゲート８に電荷転送パルスを印加し、ｉライン目の各画素のリセットゲート９にリセットパルスを印加する。
【００７２】
これにより、第二の電荷蓄積部５、第一の電荷蓄積部４、及び接続部３にはリセットドレイン６から電荷が注入される。そして、リセットドレイン６から接続部３までが全てリセットドレイン６と同電位になり、熱拡散によって接続部３に形成されていたポテンシャル井戸は、注入された電荷によって完全に埋められる。（時刻Ｔ１[ｉ]）。
【００７３】
次に、駆動部３５は、リセットドレイン電圧を初期状態の値に戻して、ｉライン目の各画素のリセットドレイン６の電位を既定値に戻す。これにより、リセットドレイン６から注入された電荷のうち、接続部３のポテンシャル井戸に埋められた電荷以外の不要電荷（露光電位よりも低い電位を形成している接続部３の電荷を含む）が、リセットドレイン６に排出されて、接続部３と電位障壁部７が同電位となる（時刻Ｔ２[ｉ]）。
【００７４】
次に、駆動部３５は、ｉライン目の各画素の転送ゲート８への電荷転送パルスの印加と、ｉライン目の各画素のリセットゲート９へのリセットパルスの印加を停止し、この状態を以って露光開始とし、露光期間中に光電変換層１５で発生した電荷を第一の電荷蓄積部４に蓄積させる（時刻Ｔ３[ｉ]，Ｔ４[ｉ]）。光電変換層１５で発生した電荷Ｑは、接続部３に到達し、電位障壁部７を介して第一の電荷蓄積部４へと蓄積される。このとき、第二の電荷蓄積部５には、直前のリセット動作によるリセットノイズＮのみが蓄積された状態となる。
【００７５】
設定された露光期間の終了時刻になると、駆動部３５は、バリアゲート７ａに印加する電圧を低くして、ｉライン目の各画素の電位障壁部７の電位を第一の電位（初期状態の値）に戻す。このとき、接続部３と電位障壁部７には大きな電位差（露光電位と第一の電位の差に等しい）が発生するため、接続部３からの熱拡散による第一の電荷蓄積部４への電荷の流入は無視できるほどに微量となる。尚、露光電位と第一の電位の差は、接続部３から第一の電荷蓄積部４に流入する電流量が無視できるほど小さくなるような値に設定しておけば良い。
【００７６】
駆動部３５は、電位障壁部７の電位を第一の電位にした後、ｉライン目の各画素の第二の電荷蓄積部５に存在しているリセットノイズＮに応じたリセットノイズ信号（ｄａｒｋ）を信号出力回路から出力させる（時刻Ｔ５[ｉ]）。このリセットノイズ信号（ｄａｒｋ）はＣＤＳ回路３１にてサンプリングされる。
【００７７】
次に、駆動部３５は、ｉライン目の各画素の転送ゲート８に電荷転送パルスを印加して、ｉライン目の各画素の第一の電荷蓄積部４に蓄積されていた電荷Ｑを第二の電荷蓄積部５に転送する（時刻Ｔ６[ｉ]）。
【００７８】
電荷Ｑの転送が完了した後、駆動部３５は、ｉライン目の各画素の第二の電荷蓄積部５に存在している電荷（Ｑ＋Ｎ）に応じた撮像信号（ｓｉｇ）を信号出力回路から出力させる。この撮像信号（ｓｉｇ）はＣＤＳ回路３１にてサンプリングされ、（ｓｉｇ）−（ｄａｒｋ）の処理が行われてリセットノイズＮに応じた信号だけが除去される。
【００７９】
次に、駆動部３５は、ｉライン目の各画素のリセットゲート９にリセットパルスを印加する。これにより、ｉライン目の各画素の第二の電荷蓄積部５に存在していた電荷（Ｑ＋Ｎ）はリセットドレイン６に排出される（時刻Ｔ７[ｉ]）。そして、駆動部３５は、ｉライン目の各画素の転送ゲート８への電荷転送パルスの印加と、ｉライン目の各画素のリセットゲート９へのリセットパルスの印加を停止する（時刻Ｔ８[ｉ]）。そして初期状態に戻る。
【００８０】
駆動部３５は、Ｔ０[ｉ]〜Ｔ８[ｉ]までの駆動を、ｉの値が異なる各ライン毎にタイミングをずらしながら行う。
【００８１】
以上のように、本実施形態の撮像装置によれば、信号出力回路による信号の出力中（図６の時刻Ｔ５[ｉ]〜Ｔ６[ｉ]）に、接続部３から第一の電荷蓄積部４に電荷が移動してくるのを防ぐことができる。このため、この電荷によるノイズを抑制することができ、高画質撮影を行うことが可能となる。
【００８２】
又、本実施形態の撮像装置によれば、露光期間に発生した電荷を一時的に記憶しておく第一の電荷蓄積部４が設けられているため、リセットノイズ信号（ｄａｒｋ）のサンプリングと、撮像信号（ｓｉｇ）のサンプリングとを図６の時刻Ｔ５[ｉ]とＴ６[ｉ]の間の、固体撮像素子の露光期間よりも短い微小な時間間隔で実施することができ、撮像信号に含まれるリセットノイズに起因するノイズ信号を正確に除去することが可能となる。
【００８３】
又、本実施形態の固体撮像素子によれば、光電変換素子Ｐが基板１内ではなく基板１上方に設けられているため、第一の電荷蓄積部４を追加するだけの十分なスペースを基板１内に確保することができる。基板１内にフォトダイオードを形成する一般的な固体撮像素子の場合、第一の電荷蓄積部４を基板内に追加してしまうと、フォトダイオードのためのスペースを維持することが難しくなり、感度の低下が懸念されてしまう。又、感度を維持しようとすれば、画素数の低下やチップサイズの増大等が懸念されてしまう。本実施形態の固体撮像素子によればこのような懸念が生じることはない。
【００８４】
尚、図６の説明では、時刻Ｔ１[ｉ]の時点で電位障壁部７の電位を露光電位にしているが、電位障壁部７の電位を露光電位にするタイミングは、時刻Ｔ６[ｉ]で信号の出力が完了してから、時刻Ｔ２[ｉ]で不要電荷の排出が完了するまでの間であればいつでも良い。
【００８５】
例えば、時刻Ｔ７[ｉ]の後に電位障壁部７の電位を露光電位にしておき、初期状態で電位障壁部７が露光電位となっていても良い。又、時刻Ｔ１[ｉ]において、電位障壁部７の電位を第一の電位のままにしておき、リセットドレイン６の電位を第一の電位よりも低くして接続部３に電荷を注入する。そして、時刻Ｔ２[ｉ]で、電位障壁部７を露光電位にし、電荷転送パルス及びリセットパルスを印加することで、不要電荷を排出するようにしても良い。
【００８６】
（第三実施形態）
本実施形態では、第一実施形態で説明した撮像装置において、接続部３と電位障壁部７を同電位にする別の方法について説明する。
【００８７】
図７は、本発明の第三実施形態の撮像装置に搭載される固体撮像素子の１画素分の断面模式図である。図７において図１と同じ構成には同一符号を付してある。
図７に示す固体撮像素子は、図１に示す固体撮像素子に、接続部３に電荷を注入するための電荷注入トランジスタを追加した構成となっている。
この電荷注入トランジスタは、接続部３と、基板１内の接続部３の隣に少し離間して設けられたｎ型不純物層１８と、接続部３とｎ型不純物層１８の間の基板１上方にゲート絶縁膜２を介して設けられたゲート電極１７とから構成されている。
【００８８】
接続部３は電荷注入トランジスタのドレインとして機能し、ｎ型不純物層１８は電荷注入トランジスタのソースとして機能し、ゲート電極１７は電荷注入トランジスタのゲートとして機能する。以下、ｎ型不純物層１８を電荷注入ソース１８といい、ゲート電極１７を電荷注入ゲート１７という。
【００８９】
本実施形態の撮像装置の構成は、図３に示したものと同様である。ただし、本実施形態の撮像装置の駆動部３５は、電荷注入ソース１８に接続される電源を制御して、電荷注入ソース１８の電位を、電荷注入ゲート１７下の基板１の電位よりも高い高電位と、電荷注入ゲート１７下の基板１の電位よりも低い低電位との２種類の電位のいずれかとなるように制御する機能を有する。
【００９０】
以下、接続部３と電位障壁部７を同電位にするときの撮像装置の動作を説明する。
【００９１】
図８は、第三実施形態の固体撮像素子のｉライン目の各画素において接続部３と電位障壁部７を同電位にするときの動作を示す図であり、ｉライン目の各画素の各時刻における基板１内の断面ポテンシャルを示した図である。
まず、時刻Ｔ０[ｉ]の状態を初期状態とする。初期状態とは、ｉライン目の各画素の電荷注入ソース１８の電位が高電位となっており、ｉライン目の各画素の転送ゲート８に電荷転送パルスが印加されておらず、ｉライン目の各画素のリセットゲート９にリセットパルスが印加されておらず、ｉライン目の各画素のリセットドレイン６の電位が既定値（第一の電荷蓄積部４の電位よりも十分に高い値）になっている状態である。初期状態では、接続部３の電荷が熱拡散により減少している。
【００９２】
この初期状態から、駆動部３５は、ｉライン目の各画素の電荷注入ソース１８の電位を低電位にする。これにより、接続部３及び第一の電荷蓄積部４には電荷注入ソース１８から電荷が注入される。そして、電荷注入ソース１８から第一の電荷蓄積部４までが全て電荷注入ソース１８と同電位になり、熱拡散によって接続部３に形成されていたポテンシャル井戸は、注入された電荷によって完全に埋められる。（時刻Ｔ１[ｉ]）。
【００９３】
次に、駆動部３５は、ｉライン目の各画素の電荷注入ソース１８の電位を高電位に戻すと共に、ｉライン目の各画素の転送ゲート８に電荷転送パルスを印加し、ｉライン目の各画素のリセットゲート９にリセットパルスを印加する。これにより、電荷注入ソース１８から注入された電荷のうち、接続部３のポテンシャル井戸に埋められた電荷以外の不要電荷が、リセットドレイン６に排出される（時刻Ｔ２[ｉ]）。
【００９４】
次に、駆動部３５は、ｉライン目の各画素の転送ゲート８への電荷転送パルスの印加と、ｉライン目の各画素のリセットゲート９へのリセットパルスの印加を停止し、この状態を以って露光を開始し、露光中に光電変換層１５で発生した電荷を、第一の電荷蓄積部４に蓄積させる（時刻Ｔ３[ｉ]）。露光終了後の動作は第一実施形態と同じであるため説明を省略する。
【００９５】
以上のように、電荷注入トランジスタを用いることでも、接続部３と電位障壁部７を同電位にした状態で露光を行うことができる。電荷注入ソース１８の電位変化は、第一実施形態で説明したリセットドレイン６の電位変化よりも小さくてすむため、第一実施形態の撮像装置と比べると消費電力を削減することができる。
【００９６】
尚、第三実施形態の撮像装置においても、第二実施形態で説明した電位障壁部７の電位を可変制御する方法を組み合わせることで、ノイズを低減することができる。この場合、図８の時刻Ｔ３[ｉ]で露光が開始され、この露光が終了した時点で、電位障壁部７の電位を、露光期間中の電位よりも十分に低い電位にする。そして、信号の出力が完了してから時刻Ｔ２[ｉ]の不要電荷排出までの間（例えば、図８の時刻Ｔ０[ｉ]の直前や時刻Ｔ１[ｉ]又はＴ２[ｉ]のとき）に、電位障壁部の電位を、露光期間中の電位と同じにすれば良い。
【００９７】
（第四実施形態）
本実施形態では、第一実施形態で説明した撮像装置において、接続部３と電位障壁部７を同電位にする別の方法について説明する。
本実施形態の撮像装置の構成は、第三実施形態で説明したものと同様である。ただし、本実施形態の撮像装置の駆動部３５は、電荷注入ソース１８の電位は固定とし、電荷注入ゲート１７の電位を、電荷注入ソース１８の電位よりも高い高電位と、電荷注入ソース１８の電位よりも低い低電位との２種類の電位のいずれかとなるように制御する。
【００９８】
以下、接続部３と電位障壁部７を同電位にするときの撮像装置の動作を説明する。
【００９９】
図９は、第四実施形態の固体撮像素子のｉライン目の各画素において接続部３と電位障壁部７を同電位にするときの動作を示す図であり、ｉライン目の各画素の各時刻における基板１内の断面ポテンシャルを示した図である。
まず、時刻Ｔ０[ｉ]の状態を初期状態とする。初期状態とは、ｉライン目の各画素の電荷注入ゲート１７の電位が低電位となっており、ｉライン目の各画素の転送ゲート８に電荷転送パルスが印加されておらず、ｉライン目の各画素のリセットゲート９にリセットパルスが印加されておらず、ｉライン目の各画素のリセットドレイン６の電位が既定値（第一の電荷蓄積部４の電位よりも十分に高い値）になっている状態である。初期状態では、接続部３の電荷が熱拡散により減少している。
【０１００】
この初期状態から、駆動部３５は、ｉライン目の各画素の電荷注入ゲート１７の電位を高電位にする。これにより、接続部３及び第一の電荷蓄積部４には電荷注入ソース１８から電荷が注入される。そして、電荷注入ソース１８から第一の電荷蓄積部４までが全て電荷注入ソース１８と同電位になり、熱拡散によって接続部３に形成されていたポテンシャル井戸は、注入された電荷によって完全に埋められる。（時刻Ｔ１[ｉ]）。
【０１０１】
次に、駆動部３５は、ｉライン目の各画素の電荷注入ゲート１７の電位を低電位に戻すと共に、ｉライン目の各画素の転送ゲート８に電荷転送パルスを印加し、ｉライン目の各画素のリセットゲート９にリセットパルスを印加する。これにより、電荷注入ソース１８から注入された電荷のうち、接続部３のポテンシャル井戸に埋められた電荷以外の不要電荷が、リセットドレイン６に排出される（時刻Ｔ２[ｉ]）。
【０１０２】
次に、駆動部３５は、ｉライン目の各画素の転送ゲート８への電荷転送パルスの印加と、ｉライン目の各画素のリセットゲート９へのリセットパルスの印加を停止し、この状態を以って露光を開始し、露光中に光電変換層１５で発生した電荷を、第一の電荷蓄積部４に蓄積させる（時刻Ｔ３[ｉ]）。露光終了後の動作は第一実施形態と同じであるため説明を省略する。
【０１０３】
以上のように、電荷注入トランジスタを用いることでも、接続部３と電位障壁部７を同電位にした状態で露光を行うことができる。電荷注入ゲート１７の電位変化は、第一実施形態で説明したリセットドレイン６の電位変化よりも小さくてすむため、第一実施形態の撮像装置と比べると消費電力を削減することができる。
【０１０４】
尚、第四実施形態の撮像装置においても、第二実施形態で説明した電位障壁部７の電位を可変制御する方法を組み合わせることで、ノイズを低減することができる。即ち、図９の時刻Ｔ３[ｉ]で露光が開始され、この露光が終了した時点で、電位障壁部７の電位を、露光期間中の電位よりも十分に低い電位にする。そして、信号の出力が完了してから時刻Ｔ２[ｉ]で不要電荷排出が行われるまでの間（例えば、図９の時刻Ｔ０[ｉ]の直前や時刻Ｔ１[ｉ]又はＴ２[ｉ]のとき）に、電位障壁部の電位を、露光期間中の電位と同じにするようにすれば良い。
【０１０５】
これまでの説明では、露光期間中に発生した電荷を、第一の電荷蓄積部４に一時的に蓄積するものとすることで、リセットノイズを正確に除去できるものとした。しかし、リセットノイズの除去精度を求めないのであれば、第一の電荷蓄積部４を設けない構成としても、第一〜第四実施形態の駆動方式を採用することは可能である。
【０１０６】
この場合の固体撮像素子は、図１及び図７に示した固体撮像素子において、転送ゲート８をリセットゲート９に変更し、第二の電荷蓄積部５をリセットドレイン６に変更し、第一の電荷蓄積部４に出力トランジスタ５ａのゲートを接続した構成とすれば良い。尚、この構成にする場合、第一の電荷蓄積部４表面のｐ型不純物層４ａは削除する。このような構造であっても、リセットドレイン電位を可変制御したり、電荷注入トランジスタを設けたりすることで、残像を防止して高画質の撮影が可能となる。
【０１０７】
尚、カラー固体撮像素子の高感度化を目指すためには、光電変換層１５の分光特性がブロードなものよりも、ある特定の波長領域の光のみを吸収し光電変換するタイプのものの方が有利である。なぜなら、分光特性がブロードなタイプは、カラー画像を取得する場合において色分解を行うためにカラーフィルタを用いる必要があるために、カラーフィルタを透過する光以外の光はフィルタに吸収され利用できないのに対し、ある特定の波長領域の光（例えば緑光）のみを吸収し光電変換するタイプのものは、その他の光（青光、赤光）を透過する為、例えば吸収光の異なる光電変換層を積層するなどの工夫を行えば、透過光を利用可能となり、光利用効率向上によって高感度化に有利となるからである。このため、第一〜第四実施形態で説明した光電変換層１５は、有機材料によって構成することが、撮像素子の高感度化を図る上で望ましい。
【０１０８】
又、有機材料で構成した光電変換層は、無機材料で構成した光電変換層に比べて厚みが薄い（300nm程度）ため、光電変換層の容量が大きくなる。つまり、接続部３に付随する容量が大きくなるため、熱拡散による流出電荷量ΔＱも相対的に大きくなる（Ｑ＝ＣＶより）。故に、上述した駆動方式は、有機材料で構成された光電変換層を用いた場合に大きな効果を発揮する。
【０１０９】
又、ここまで、信号出力回路がｎＭＯＳトランジスタ回路によって構成される場合を例に、ポテンシャル図を用いて駆動方法を説明してきたが、信号出力回路がｐＭＯＳトランジスタ回路であってもｎＭＯＳの場合と極性が逆になる以外は考え方は全く同じであるため、説明を省略する。ちなみに、光電変換層１５からの電荷が電子である場合はｎＭＯＳにて信号読み出し回路を形成し、正孔である場合はｐＭＯＳにて信号読み出し回路を形成すれば良い。
【０１１０】
又、以上の説明では、取り扱い電荷を電子としたが、これを正孔とした場合には、上記説明で用いた各ポテンシャル図を、図中の下から上に向かって電位が高くなっているものとして見れば良い。つまり、上記説明において、電位の大小関係を逆に読めば良い。又、上記説明において、ｎ型層とｐ型層を全て逆にすれば良い。
【図面の簡単な説明】
【０１１１】
【図１】本発明の第一実施形態である固体撮像素子の１画素分の断面模式図
【図２】図１に示す１画素分の等価回路を示した図
【図３】第一実施形態の固体撮像素子を搭載する撮像装置の構成例を示した図
【図４】第一実施形態の固体撮像素子のｉライン目の各画素において接続部３と電位障壁部７を同電位にするときの動作を示す図
【図５】第一実施形態の駆動方式を採用した場合の信号蓄積時間に対する信号出力特性の概念図
【図６】第二実施形態の固体撮像素子を搭載する撮像装置の撮影モード時の動作を示す図
【図７】本発明の第三実施形態である固体撮像素子の１画素分の断面模式図
【図８】第三実施形態の固体撮像素子のｉライン目の各画素において接続部３と電位障壁部７を同電位にするときの動作を示す図
【図９】第四実施形態の固体撮像素子のｉライン目の各画素において接続部３と電位障壁部７を同電位にするときの動作を示す図
【図１０】特許文献１に開示された固体撮像素子の動作を説明するための図
【図１１】熱拡散による接続部電位の変動を示した図
【符号の説明】
【０１１２】
１    シリコン基板
３    接続部
４    第一の電荷蓄積部
７    電位障壁部
１４  下部電極
１５  光電変換層
１６  上部電極
Ｐ    光電変換素子
３０  固体撮像素子
３５  駆動部
【図１】
2010016593.tif 000003
【図２】
2010016593.tif 000004
【図３】
2010016593.tif 000005
【図４】
2010016593.tif 000006
【図５】
2010016593.tif 000007
【図６】
2010016593.tif 000008
【図７】
2010016593.tif 000009
【図８】
2010016593.tif 000010
【図９】
2010016593.tif 000011
【図１０】
2010016593.tif 000012
【図１１】
2010016593.tif 000013