(57)【要約】【課題】ＡＤＣとＤＡＣとを備えた半導体集積回路のテストにおいて、外部のノイズの影響を低減し、テストの精度を向上させること。【解決手段】半導体集積回路１０は、直列に接続されたＡＤＣ１１とＤＡＣ１３とを備える。ＡＤＣ１１とＤＡＣ１３のうちの一方に対して供給されたリファレンス電圧を他方に対するリファレンス電圧として供給する。例えば、切換回路１５は、ＤＡＣ１３に対するリファレンス電圧を遮断して、ＡＤＣ１１に対して供給されたリファレンス電圧を供給する。【選択図】図１
2010093577.tif 000002
【特許請求の範囲】
【請求項１】
直列に接続されたアナログデジタル変換回路とデジタルアナログ変換回路とを備え、
前記アナログデジタル変換回路と前記デジタルアナログ変換回路のうちの一方に対して供給されたリファレンス電圧を他方に対するリファレンス電圧として供給することを特徴とする半導体集積回路。
【請求項２】
前記アナログデジタル変換回路と前記デジタルアナログ変換回路のうちの一方に対して供給されたリファレンス電圧を他方に対するリファレンス電圧として供給する切換回路を備えることを特徴とする、請求項１に記載の半導体集積回路。
【請求項３】
直列に接続されたアナログデジタル変換回路とデジタルアナログ変換回路とを備える半導体集積回路のテスト方法であって、
前記アナログデジタル変換回路と前記デジタルアナログ変換回路のうちの一方に対して供給されたリファレンス電圧を他方に対するリファレンス電圧として供給する工程を含むことを特徴とする半導体集積回路のテスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路及びそのテスト方法に関し、特に、アナログデジタル変換回路とデジタルアナログ変換回路とを備えた半導体集積回路及びそのテスト方法に関する。
【背景技術】
【０００２】
半導体集積回路（ＬＳＩ）であって、その外部に電源又は信号源を有するものをテストする場合には、テスト時において、電圧や信号がＬＳＩ内部の複数の回路ユニットに対して、ばらつきなく供給されることが求められる。
【０００３】
特許文献１には、アナログ回路とデジタル回路を内蔵したアナログデジタル混載の半導体集積回路において、アナログ回路を高い精度で評価するテスト技術が記載されている。
【０００４】
【特許文献１】特開２００３−２５８６３５号公報（図３）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
以下の分析は、本発明者によってなされたものである。従来のＬＳＩテストの方法として、デジタルアナログ変換回路（Ｄｉｇｉｔａｌ  ｔｏ  Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ、ＤＡＣ）とアナログデジタル変換回路（Ａｎａｌｏｇ  ｔｏ  Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ、ＡＤＣ）とを直列に接続し、ＤＡＣとＡＤＣをテストする回路がある。
【０００６】
図２は、従来の半導体集積回路の構成を示すブロック図である。図２を参照すると、半導体集積回路は、ＡＤＣ３１、判定回路３２、ＤＡＣ３３、切換回路（スイッチ）３４を備える。テスト時において、スイッチ３４は、ＤＡＣ３３の出力端子をＡＤＣ３１の入力端子に接続する。半導体集積回路３０の外部の評価装置４０は、判定回路３２を制御して、ＤＡＣ３３の入力としてＡＤＣ３１から出力された値とその期待値とを比較して、それらが一致するか否かに基づいて、ＡＤＣ３１及びＤＡＣ３３の良否を判定する。半導体集積回路３０は、ＤＡＣ３３の出力端子とＡＤＣ３１の入力端子との接続を、半導体集積回路３０の内部において行うことによって、外部のノイズの影響などによるテスト結果のばらつきを防いでいる。
【０００７】
半導体集積回路３０の内部における端子同士を、半導体集積回路３０の内部において接続する場合には、ばらつきを回避することができる。しかしながら、半導体集積回路３０の外部に設けた評価装置４０からテスト用の信号や電圧をＡＤＣ３１及びＤＡＣ３３に供給する場合には、半導体集積回路３０の外部からの影響によって、供給される信号や電圧においてばらつきが生じる。
【０００８】
図２を参照すると、半導体集積回路３０は、入力端子３６及び入力端子３７からリファレンス電圧の供給を受ける。供給されるリファレンス電圧は、リファレンス電源（非図示）から入力端子３６及び３７に至るまでの間に外部ノイズの影響を受ける。ここで、リファレンス電源から入力端子３６及び３７への経路は異なっていることから、各入力端子３６、３７に供給される電圧に対するノイズの影響も異なるものとなる。また、リファレンス電源から入力端子３６及び３７に至るまでの経路長が異なる場合には、電圧降下の大きさも異なる。これらの要因により、半導体集積回路３０におけるテストの精度が低下するという問題がある。
【０００９】
なお、特許文献１には、ＤＡＣの出力端子とＡＤＣの入力端子との間に所定の電位を供給する回路（特許文献１の図３）が記載されている。しかし、電位が供給される箇所は、ＤＡＣの出力とＡＤＣの入力との間であることから、かかる回路により、上記の問題を解決することはできない。
【００１０】
そこで、ＡＤＣとＤＡＣとを備えた回路のテストにおいて、外部のノイズの影響を低減し、テストの精度を向上させることが課題となる。
【課題を解決するための手段】
【００１１】
本発明の第１の視点に係る半導体集積回路は、
直列に接続されたアナログデジタル変換回路とデジタルアナログ変換回路とを備え、
前記アナログデジタル変換回路と前記デジタルアナログ変換回路のうちの一方に対して供給されたリファレンス電圧を他方に対するリファレンス電圧として供給する。
【００１２】
本発明の第２の視点に係るテスト方法は、
直列に接続されたアナログデジタル変換回路とデジタルアナログ変換回路とを備える半導体集積回路のテスト方法であって、
前記アナログデジタル変換回路と前記デジタルアナログ変換回路のうちの一方に対して供給されたリファレンス電圧を他方に対するリファレンス電圧として供給する工程を含む。
【発明の効果】
【００１３】
テスト時のＡＤＣとＤＡＣのＬＳＩ外部のリファレンス電圧供給経路を共通にすることにより、半導体集積回路の外部においてノイズから受ける影響とＩＲドロップの影響は、ＡＤＣとＤＡＣとの間でばらつくことがない。ＡＤＣとＤＡＣとの間でノイズの影響が同一であることから、これらのノイズの影響は相殺し、ばらつきの少ない精度の高いテストが可能となる。
【発明を実施するための最良の形態】
【００１４】
本発明の実施形態に係る半導体集積回路について、図面を参照して説明する。図１は、本実施形態に係る半導体集積回路の構成を示すブロック図である。図１を参照すると、半導体集積回路１０は、直列に接続されたアナログデジタル変換回路（ＡＤＣ）１１とデジタルアナログ変換回路（ＤＡＣ）１３とを備える。アナログデジタル変換回路１１とデジタルアナログ変換回路１３の一方に対するリファレンス電圧として、他方に対して供給されたリファレンス電圧を供給する。
【００１５】
また、半導体集積回路は切換回路１５を備えることが好ましい。切換回路１５は、アナログデジタル変換回路１１とデジタルアナログ変換回路１３の一方に対するリファレンス電圧を遮断して、他方に対して供給されたリファレンス電圧を供給する。
【００１６】
半導体集積回路１０における判定回路１２及び切換回路１４、並びに、評価装置２０の動作については、図２に示した従来のものと同様である。
【実施例】
【００１７】
図１は、本発明の実施例に係る半導体集積回路１０の構成を示すブロック図である。図１を参照すると、半導体集積回路１０はスイッチ１５を備える。半導体集積回路１０の内部に設けたスイッチ１５によって入力端子１７からＤＡＣ１３へのリファレンス電圧の供給を切り離し、ＡＤＣ１１のリファレンス電圧１と共通とする。これにより、テスト時に、ＤＡＣ１３に対するリファレンス電圧を評価装置２０から供給する必要がなくなり、評価装置２０からリファレンス電圧１のみを供給することによってテストが可能となる。スイッチ１５以外の構成は従来の構成（図２）と同様である。
【００１８】
ＡＤＣとＤＡＣとを直列に接続するとともに、リファレンス電圧を共通とした半導体集積回路１０のテスト方法について説明する。テスト時において、切換回路１４は、ＤＡＣ１３の出力端子とＡＤＣ１１の入力端子を導通状態とする。また、切換回路１５を駆動して、端子１７から入力されるＤＡＣ１３に対する通常時のリファレンス電圧の供給を遮断し、端子１６から入力されたＡＤＣ１１のリファレンス電圧をＤＡＣ１３にも供給する。この状態において、ＤＡＣ１３への入力とされるＡＤＣ１１からの出力とその期待値とを比較し、一致した場合にはＡＤＣ１１とＤＡＣ１３はいずれも正常に動作しているものと判定することができる。
【００１９】
ＡＤＣ１１とＤＡＣ１３のリファレンス電圧はテスト時にともに安定している必要がある。上記のように、半導体集積回路１０内部の切換回路１５によってＤＡＣ１３のリファレンス電圧をＡＤＣ１１のリファレンス電圧と共通にすることによってテストの精度を向上させることができる。図１を参照すると、テスト時において、ＡＤＣ１１とＤＡＣ１３との間で、リファレンス電圧の入力経路が半導体集積回路１０外部から入力端子１６まで共通となったため、半導体集積装置１０外部で受けるノイズの影響は、ＡＤＣ１１とＤＡＣ１３との間で等価となる。したがって、外部のノイズによるばらつきを抑えることが可能となる。また、リファレンス電圧を供給する経路が等しくなったことにより、電圧降下もＡＤＣ１１とＤＡＣ１３との間で同一となり、その影響は互いに相殺する。さらに、ＤＡＣ１３のリファレンス電圧の供給を遮断したことにより、ＡＤＣ１１に対するリファレンス電圧と相互に干渉してノイズ源となる問題も解消される。
【００２０】
本発明により、ばらつきの少ないテストが可能となるため、半導体集積回路のテスト結果の信頼性が向上する。以上の記載は実施例に基づいて行ったが、本発明は、上記実施例に限定されるものではない。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施形態に係る半導体集積回路の構成を示すブロック図である。
【図２】従来の半導体集積回路の構成を示すブロック図である。
【符号の説明】
【００２２】
１０、３０  半導体集積回路
１１、３１  アナログデジタル変換回路（ＡＤＣ）
１２、３２  判定回路
１３、３３  デジタルアナログ変換回路（ＤＡＣ）
１４、１５、３４  切換回路（スイッチ）
１６、１７、３６、３７  入力端子
２０、４０  評価装置
【図１】
2010093577.tif 000003
【図２】
2010093577.tif 000004