(57)【要約】  【課題】三相電力変換装置におけるスイッチング制御で必要な制御回路を簡略化することでコストダウンを図る。  【解決手段】三相交流ラインの相電流を検出する相電流検出回路１７と、各相ラインのインダクタ１０〜１２と、スイッチング素子を備えた三相ブリッジコンバータ１３と、スイッチング素子をスイッチングさせる制御部２２と、三相交流電圧のゼロクロスポインを検出するゼロクロスポイン検出回路１６と、相電流検出回路１７で検出した相電流値と制御部から指示される上限／下限のリミット電流値とをヒステリシスに比較し、この比較結果に対応してスイッチング信号を出力するヒステリシスコンパレータ１７とを備え、制御部２２は、上限／下限のリミット電流値を出力すると共に、スイッチング信号とゼロクロスポイン検出回路１６で検出した三相交流の位相とに対応してスイッチング素子を制御する。【選択図】図１
2010110109.tif 000002
【特許請求の範囲】
【請求項１】
三相交流ラインの相電流を検出する相電流検出回路と、各相のラインに直列に設けられたインダクタと、前記三相交流ラインのうち２つのラインを前記インダクタを介して短絡／開放するスイッチング素子と、前記スイッチング素子を予め決められたシーケンスでスイッチングさせる制御部とを備えた三相電力変換装置において、
前記三相交流電圧の位相を検出する位相検出回路と、前記相電流検出回路で検出した少なくとも１相を流れる相電流値と前記制御部から指示される１種類の目標電流値とに対応してスイッチング信号を出力するスイッチングパルス発生手段とを設け、
前記制御部は、前記スイッチング素子のスイッチング期間を、前記位相検出回路で検出した三相交流の位相とそれぞれ対応する相電圧のゼロクロスポイントから位相角１／３πの期間内で制御すると共に、
前記スイッチング信号と前記位相検出回路で検出した前記三相交流の位相とに対応して前記スイッチング素子を制御することを特徴とする三相電力変換装置。
【請求項２】
前記三相電力変換装置に接続される負荷の電圧を検出する負荷電圧検出手段を設け、
前記制御部は、前記目標電流値を前記負荷の電圧に対応して前記目標電流値を直線的に増加、又は減少させるように出力することを特徴とする請求項１記載の三相電力変換装置。
【請求項３】
前記制御部の指示により前記スイッチングパルス発生手段の前記スイッチング信号を記録・再生するタイミング記録／再生手段を設け、
前記制御部は、少なくとも１つの前記相電流を用いて出力した前記スイッチングパルス発生手段の前記スイッチング信号を前記タイミング記録／再生手段で記録し、同タイミング記録／再生手段で再生した前記スイッチング信号を用いて、他の前記相と対応する前記スイッチング素子を制御することを特徴とする請求項１または請求項２記載の三相電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、三相電圧を入力して整流し、リアクタの短絡制御により電力を変換する、三相電力変換装置に係わり、より詳細には、各相毎のリアクタの短絡制御回路に関する。
【背景技術】
【０００２】
従来、３相交流入力電力を受電してその３相交流電圧よりも高い直流電圧を負荷に供給する装置として、図６に示すような回路構成のものがある。図６により従来装置を説明する。先ず制御回路９について説明すると、誤差増幅器９Ａは平滑用コンデンサ７の両端の電圧、つまり直流出力電圧と基準値との差を増幅してなる誤差信号を出力する。線間電圧−相電圧変換器９Ｂはそれぞれの線間電圧を対応する相電圧信号に変換する。
【０００３】
Ｕ相電圧は、図７（１），（４）で示すようにＵ−Ｖ相間電圧の位相を３０度遅延した正弦波電圧となる。Ｖ相電圧及びＷ相電圧も図７（２）と（５）、図７（３）と（６）でそれぞれ示すように、Ｖ−Ｗ相間電圧，Ｗ−Ｕ相間電圧の位相をそれぞれ３０度遅延した正弦波電圧となる。相間電圧−相電圧変換器９Ｂからの各相電圧信号は、乗算器９Ｃにおいて誤差増幅器９Ａからの誤差信号と掛け算され、それら乗算された信号は比較回路９Ｆに送られる。
【０００４】
基準パルス発生器９Ｅは３相全波整流回路６のスイッチング半導体素子Ｑ１〜Ｑ６のオン時点を決める基準パルスを発生する。その基準パルスの周波数は、例えば２０ｋＨｚである。比較回路９Ｆは、電流検出回路４からの各相ラインを流れる電流に対応する各電流検出信号と乗算器９Ｃからの各相の信号とを比較し、３相全波整流回路６のスイッチング半導体素子Ｑ１〜Ｑ６のターンオフ時点を決めるＡＶＲ信号を同期論理回路９Ｇに与える。
【０００５】
休止信号発生回路９Ｈは、線間電圧−相電圧変換器９Ｂからの各相電圧信号を受けて、各相のスイッチング半導体素子の動作を休止させるため、休止信号を各相電圧の１周期（２π）においてπ／３〜２π／３及び４π／３〜５π／３の期間のみ発生する。この休止信号は前述のように、その休止信号の開始と終了は各相電圧に関連して決められるのに対して、高周波のＡＶＲ信号の開始と終了は固定周波数の基準パルスと出力電圧値に関連して決められる。したがって、休止信号の開始と終了はＡＶＲ信号に対して任意に発生する。
【０００６】
休止設定回路９Ｉは、休止信号発生回路９Ｈからの休止信号の開始と終了を基準パルスに同期させるものである。休止設定回路９Ｉは、比較回路９Ｆの出力であるＡＶＲ信号が存在する途中で休止信号発生回路９Ｈから休止信号を受けるとき、その休止信号の開始端を基準パルスに同期させる。また、比較回路９Ｆ出力のＡＶＲ信号が存在する途中で休止信号発生回路９Ｈから休止信号が終了するとき、その終了端を基準パルスに同期させる。
【０００７】
同期論理回路９Ｇは、ＡＶＲ信号を比較回路９Ｆから入力されると共に、休止設定信号を休止設定回路９Ｉから入力され、休止設定信号が入力されている間はＡＶＲ信号を駆動回路１０へ供給するのを休止する。休止設定信号もＡＶＲ信号も基準パルスに同期しているので、休止開始時と休止終了時にＡＶＲ信号のパルス幅が不要に欠けることはない。駆動回路１０は、同期論理回路９Ｇからの制御信号により、あらかじめ決められたシーケンスで各スイッチング半導体素子を駆動する。
【０００８】
次にスイッチング半導体素子Ｑ１〜Ｑ６の１周期Ｔの動作説明を行う。先ずその概略を説明すると、３相交流入力の周波数（５０／６０Ｈｚ）に比べて十分に高い周波数、例えば２０ｋＨｚの駆動信号ａ，ｂ，ｃ，ｄ，ｅ，ｆは、図７（７）〜（１２）の高レベルで示されるほぼ６０°に相当する制御可能な各期間において、駆動回路１０からそれぞれスイッチング半導体素子Ｑ１〜Ｑ６の制御端子に印加される。したがって、スイッチング半導体素子Ｑ１〜Ｑ６は図７（７）〜（１２）の高レベルで示される制御可能な各期間において高周波でスイッチング動作を行う。
【０００９】
この回路では、各相電圧が正極性のときスイッチング半導体素子Ｑ２、Ｑ４、Ｑ６が対応する相電圧のほぼ０〜６０度及び１２０〜１８０度の範囲で高周波スイッチング動作を行い、また各相電圧が負極性のときスイッチング半導体素子Ｑ１、Ｑ３、Ｑ５が対応する相電圧のほぼ１８０〜２４０度及び３００〜３６０度の範囲で高周波スイッチング動作を行う。
【００１０】
したがって、スイッチング半導体素子Ｑ１〜Ｑ６は相電圧のピーク値を中心に両側にほぼ３０度高周波スイッチング動作を休止する。時刻ｔ０直前では各相の昇圧用インダクタ５Ｕ，５Ｖ，５Ｗを流れる電流の値は、それぞれゼロ、−Ｉ，＋Ｉであるものとする。また、各相の電流は従来と同様に各相電圧と同相になるよう制御される。
【００１１】
時刻ｔ０でスイッチング半導体素子Ｑ２，Ｑ６が高周波スイッチング動作を開始するとこのスイッチング動作によりインダクタに蓄えられるエネルギーは、Ｕ相入力電流の増加分となって、相ライン２Ｕから昇圧用インダクタ５Ｕ→スイッチング半導体素子Ｑ２→ダイオードＤ４→昇圧用インダクタ５Ｖ→相ライン２Ｖに流れる。また、Ｗ相入力電流は相ライン２Ｗから昇圧用インダクタ５Ｗ→スイッチング半導体素子Ｑ６→ダイオードＤ４→昇圧用インダクタ５Ｖ→相ライン２Ｖに流れる。Ｖ相入力電流はＵ相入力電流とＷ相入力電流との和である。
【００１２】
そしてＵ相入力電流が乗算器９Ｃで決められた基準値に達すると、スイッチング半導体素子Ｑ２がターンオフし、昇圧用インダクタ５Ｕに蓄えられたエネルギーは相ライン２Ｕ→ダイオードＤ１→平滑用コンデンサ７又は負荷８→ダイオードＤ４→昇圧用インダクタ５Ｖ→相ライン２Ｖ→相ライン２Ｕに流れ、負荷側に放出されて減少して行く。
【００１３】
次にＷ相入力電流が基準値に達すると、スイッチング半導体素子Ｑ６がターンオフし、昇圧用インダクタ５Ｗに蓄えられたエネルギーは相ライン２Ｗ→ダイオードＤ５→平滑用コンデンサ７又は負荷８→ダイオードＤ４→昇圧用インダクタ５Ｖ→相ライン２Ｖ→相ライン２Ｗに流れ、負荷側に放出されて減少して行く。以後、時刻ｔ１までこの動作モードでスイッチング動作が行われ、Ｕ相電流は正弦波状に増加し、Ｗ相電流は正弦波状に減少する。
【００１４】
図７に示すように、時刻ｔ１でＵ相電流はＩ，Ｖ相電流は−Ｉ、Ｗ相電流はゼロとなり、スイッチング半導体素子Ｑ３、Ｑ５が前述と同様に高周波スイッチング動作を開始する。次に時刻ｔ２でＵ相電流はＩ，Ｖ相電流はゼロ、Ｗ相電流は−Ｉとなり、スイッチング半導体素子Ｑ２、Ｑ４が前述と同様に高周波スイッチング動作を開始する。さらに、時刻ｔ３でＵ相電流はゼロ，Ｖ相電流はＩ、Ｗ相電流は−Ｉとなり、スイッチング半導体素子Ｑ１、Ｑ５が前述と同様に高周波スイッチング動作を開始する。
【００１５】
また、時刻ｔ４でＵ相電流は−Ｉ，Ｖ相電流はＩ、Ｗ相電流はゼロとなり、スイッチング半導体素子Ｑ４、Ｑ６が前述と同様に高周波スイッチング動作を開始する。時刻ｔ５でＵ相電流は−Ｉ，Ｖ相電流はゼロ、Ｗ相電流はＩとなり、スイッチング半導体素子Ｑ１、Ｑ３が前述と同様に高周波スイッチング動作を開始する。そして再びスイッチング半導体素子Ｑ２，Ｑ６が高周波動作を行う周期となる。以上の動作を繰り返すように各スイッチング半導体素子を制御している（例えば、特許文献１参照。）。
【００１６】
しかしながら、三相電圧の各相毎に負荷電圧のフィードバックによるリアクタのスイッチング制御を行うため、乗算器、比較回路、休止信号発生回路、休止設定回路、同期論理回路などについて、それぞれ３系統の回路を用意しなければならないために回路が複雑になり、コストが上昇してしまうという問題があった。
【特許文献１】特許第３３１５５８６号公報（第３−４頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【００１７】
本発明は以上述べた問題点を解決し、三相電力変換装置におけるスイッチング制御で必要な制御回路を簡略化することでコストダウンを図ることを目的とする。
【課題を解決するための手段】
【００１８】
本発明は上述の課題を解決するため、三相交流ラインの相電流を検出する相電流検出回路と、各相のラインに直列に設けられたインダクタと、前記三相交流ラインのうち２つのラインを前記インダクタを介して短絡／開放するスイッチング素子と、前記スイッチング素子を予め決められたシーケンスでスイッチングさせる制御部とを備えた三相電力変換装置において、
前記三相交流電圧の位相を検出する位相検出回路と、前記相電流検出回路で検出した少なくとも１相を流れる相電流値と前記制御部から指示される１種類の目標電流値とに対応してスイッチング信号を出力するスイッチングパルス発生手段とを設け、
前記制御部は、前記スイッチング素子のスイッチング期間を、前記位相検出回路で検出した三相交流の位相とそれぞれ対応する相電圧のゼロクロスポイントから位相角１／３πの期間内で制御すると共に、
前記スイッチング信号と前記位相検出回路で検出した前記三相交流の位相とに対応して前記スイッチング素子を制御することを特徴とする三相電力変換装置。
【００１９】
また、前記三相電力変換装置に接続される負荷の電圧を検出する負荷電圧検出手段を設け、前記制御部は、前記目標電流値を前記負荷の電圧に対応して前記目標電流値を直線的に増加、又は減少させるように出力する。
【００２０】
また、前記制御部の指示により前記スイッチングパルス発生手段の前記スイッチング信号を記録・再生するタイミング記録／再生手段を設け、
前記制御部は、少なくとも１つの前記相電流を用いて出力した前記スイッチングパルス発生手段の前記スイッチング信号を前記タイミング記録／再生手段で記録し、同タイミング記録／再生手段で再生した前記スイッチング信号を用いて、他の前記相と対応する前記スイッチング素子を制御する。
【発明の効果】
【００２１】
以上の手段を用いることにより、本発明による三相電力変換装置によれば、
請求項１に係わる発明は、三相電力変換装置でのスイッチングによる電流制御を、各相電圧のゼロクロスポイントから位相角１／３πの期間内だけスイッチング制御を行う。この期間は他の相の制御と時間的に重ならないので１相分の回路でよい。また、位相角１／３πまでしか制御しないので目標電流値として非正弦波（直線など）での代用が可能な為、高価な乗算器が不要になる。さらに、目標電流値を３つの相に対して１種類だけ用いるため、回路を簡略化してコストダウンを図ることができる。
【００２２】
請求項２に係わる発明は、目標電流値を徐々に増加、又は徐々に減少させるように直線的な変化としている。そして、この傾きを負荷電圧に対応して対応して調整するため、相電流を負荷電圧に対応して調整することができる。各相電圧のゼロクロスポイントから位相角１／３π以内は、目標とするサイン波電流波形が直線で近似できるため、目標とするサイン波電流波形が大小に変化しても、傾きの調整だけで追従可能であり、結果的に簡単な回路で目標電流を指示できる。
【００２３】
請求項３に係わる発明は、少なくとも１つの相と対応するスイッチングデータで、他の相も制御するため、３つの相全てを制御する場合よりも回路が簡単になる。また、基準となるスイッチングデータは位相角でπ毎に抽出し、この抽出結果を位相角でπの期間に存在する他の相のスイッチングデータとして使用するため、短期間に負荷変動の少ない圧縮機のモータ負荷などに対して比較的精度の高い制御を行うことができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施の形態を、添付図面に基づいた実施例として詳細に説明する。なお、各実施例でＲ相、Ｓ相、Ｔ相の電源を組み合わせて三相電源を構成している。これは背景技術で説明したＵ、Ｖ、Ｗの端子に印加される電圧と対応している。また、本発明では後述するように、線間電圧を相電圧に変換して検出する回路を備えており、また、本発明は各相電圧を基準にして制御を行うため、線間電圧の図示と説明を省略し、各相電圧を基準にして説明する。なお、各相電圧は各線間電圧に対して位相角で３０度遅れている。
【実施例１】
【００２５】
図１は本発明による三相電力変換装置の実施例を示すブロック図である。
【００２６】
この三相電力変換装置は、Ｒ相、Ｓ相、Ｔ相の電源がそれぞれ接続される入力端子１、２、３と、この各入力端子にそれぞれ接続されるＲ相ライン７、Ｓ相ライン８、Ｔ相ライン９と、それぞれの相ラインの電流を検出する電流センサ４、５、６と、各相ラインにそれぞれ一端を接続されたリアクタ１０、１１、１２と、並列にダイオードが接続された２つのＮＰＮ型トランジスタ（スイッチング素子）をトーテムポール型に接続し、この２つのトランジスタの接続点にリアクタ１０、１１、１２の他端を１つずつ接続し、合計３組のトーテムポール型トランジスタを備えた三相ブリッジコンバータ１３と、３組のトーテムポールの上段トランジスタの各コレクタ端子に接続された＋端子２３と、３組のトーテムポールの下段トランジスタのエミッタ端子に接続された−端子２４と、＋端子２３に一端が、また、他端が−端子２４にそれぞれ接続された平滑コンデンサ２５とを備えている。なお、−端子２４と＋端子２３との間に図示しない負荷、例えば空気調和機に備えられた圧縮機の電動機を駆動するインバータ回路等が接続される。
【００２７】
また、この三相電力変換装置は、３組の線間電圧を３組の相電圧として検出する相電圧検出回路１５と、同相電圧検出回路１５から出力される各相電圧のゼロクロスポイントを検出するゼロクロスポイント検出回路１６と、電流センサ４、５、６が接続され、相電流を検出する相電流検出回路１７と、相電流検出回路１７から出力される各相電流の極性を＋極性として絶対値化する絶対値化回路１８と、絶対値化回路１８から出力される各相の電流値と、指示された上限リミット、及び下限リミットの電流値とを比較し、各相の電流値が各リミットを越えた時にオン又はオフのパルス信号を出力するヒステリシスコンパレータ１９と、ヒステリシスコンパレータ１９の出力パルスと各相許可信号との論理積を行い、三相ブリッジコンバータ１３内の各相毎に指定されたトランジスタを選択・駆動するＳＷ素子選択回路２０と、−端子２４と＋端子２３との間の負荷電圧を検出するＤＣ電圧検出回路１４と、ヒステリシスコンパレータ１９に上限／下限のリミット電流値を与える目標電流指示回路２１と、ゼロクロスポイント検出回路１６からの信号と検出した負荷電圧を入力し、これらの信号に基づいてＳＷ素子選択回路２０へスイッチング許可信号を、また、目標電流指示回路２１へ目標電流値の指示を行う制御部２２とを備えている。
【００２８】
なお、ヒステリシスコンパレータ１９はスイッチングパルス発生手段の１つである。ヒステリシスコンパレータ１９は２つの目標電流値と１つの電流測定値とを比較して、この比較結果に対応してスイッチングパルスを発生させるものであるが、ヒステリシスコンパレータ１９の代わりに図示しないＰＷＭ（Pulse Width Modulation）回路を用いてもよい。また、ヒステリシスコンパレータ１９やＰＷＭ回路は、所定のプログラムとこれを実行するマイコンとでも構成可能である。従って、これらがスイッチングパルス発生手段である。
【００２９】
この場合、目標電流値は１つであり、この目標電流値と電流測定値との比較結果により、ＰＷＭ回路から出力するパルス幅を変化させる制御を行う。なお、ＰＷＭ回路を用いる場合は、目標電流指示回路２１の入力は１つの目標電流値であり、出力は１つの目標電流値と対応する１つの電圧信号である。ＰＷＭ回路では絶対値化回路１８から出力される各相の電流値と対応する電圧と、目標電流指示回路２１から出力される目標電流値と対応する電圧信号とを入力し、目標電流値と対応する電圧信号よりも各相の電流値と対応する電圧が大きい場合はＰＷＭ回路の出力パルスのオンデューティパルス幅を狭くし、目標電流値と対応する電圧信号よりも各相の電流値と対応する電圧が小さい場合はＰＷＭ回路のオンデューティパルス幅を広くする。
【００３０】
相電圧検出回路１５は、Ｒ相ライン７、Ｓ相ライン８、Ｔ相ライン９の各ラインごとに１つの検出回路が設けられており、Ｒ相ライン７−Ｓ相ライン８の間の線間電圧をＲ相の相電圧、Ｓ相ライン８−Ｔ相ライン９の間の線間電圧をＳ相の相電圧、Ｔ相ライン９−Ｒ相ライン７の間の線間電圧をＴ相の相電圧としてそれぞれ変換・検出している。
【００３１】
ゼロクロスポイント検出回路１６は、相電圧検出回路１５から出力される３つ各相電圧のゼロクロスポイントを検出し、そのタイミングを制御部２２へ出力している。従って、制御部２２では、各相電圧の位相を把握することができる。なお、相電圧検出回路１５とゼロクロスポイント検出回路１６とで位相検出回路を構成している。
【００３２】
相電流検出回路１７は、電流センサ４、５、６が検出した各センサの信号をそれぞれ入力し、入力した相電流値と対応する電圧信号を各相ごとにそれぞれ出力している。
【００３３】
なお、この電流センサを含めた回路が相電流検出回路１７になる。さらに、三相の内、二相の電流値が測定できれば、三相目は算出できるため、二相分だけの回路構成でもよい。
【００３４】
絶対値化回路１８は、相電流検出回路１７から出力される各相電流と対応する電圧信号を入力し、逆方向に流れる相電流、つまり、ゼロクロスポイントを基準としてマイナス側に振れる各相電流と対応する電圧信号をプラス側の電圧として置き換える。具体的には、入力した各相電流と対応する電圧信号を全波整流することで入力した信号を絶対値化して出力する。
【００３５】
ヒステリシスコンパレータ１９は、目標電流指示回路２１から出力される２つの信号、つまり、各相電流を制御する目標電流である上限リミット電流値、及び下限リミット電流値とに対応する２つの電圧信号を入力する。また、ヒステリシスコンパレータ１９は、絶対値化回路１８で絶対値化された各相電流と対応する電圧信号を入力し、この各相電流と対応する電圧信号と、上限リミットと下限のリミット電流値と対応する電圧信号とを比較する。
【００３６】
ヒステリシスコンパレータ１９は、検出した相電流が下限のリミット電流値より小さい場合に、ヒステリシスコンパレータ１９の出力信号をオン（＋５ボルト）にする。また、検出した相電流が上限リミット電流値より大きい場合にヒステリシスコンパレータ１９の出力信号をオフ（０ボルト）にする。このヒステリシスコンパレータ１９の出力信号のオン／オフ（スイッチング信号）により、ＳＷ素子選択回路２０を介して三相ブリッジコンバータ１３のトランジスタがスイッチングされる。なお、このヒステリシスコンパレータ１９の動作原理については後で詳細に説明する。
【００３７】
目標電流指示回路２１は、例えばＤ／Ａコンバータを備えており、制御部２２から目標とする上限リミット電流値と下限リミット電流値とを入力し、これと対応するそれぞれの電圧値としてヒステリシスコンパレータ１９へ出力する。なお、各リミット電流値が制御部２２から間欠的に送られる場合は、適度な時定数を持たせて電圧を出力するとよい。
【００３８】
一方、制御部２２は、ゼロクロスポイント検出回路１６からの信号を入力することで、各相電圧の位相を把握している。そして、各相電圧ごとにゼロクロスポイントから位相角で１／６πの期間（スイッチング期間）、目標電流指示回路２１へ目標とする上限リミット電流値と下限リミット電流値とを指示する。なお、この各リミット値はＤＣ電圧検出回路１４から出力される負荷電圧信号によって逐次、値が変更される。この制御については後で詳細に説明する。
【００３９】
また、制御部２２は前述したスイッチング期間の間、スイッチング許可信号をスイッチングの『許可』として、各相電圧ごとにＳＷ素子選択回路２０へ出力している。なお、ＤＣ電圧検出回路１４は、マイコン内蔵のＡ／Ｄコンバータを利用し、このマイコンが特定のプログラムを実行することでも実現可能である。従って、ＤＣ電圧検出回路１４が負荷電圧検出手段である。
【００４０】
ＳＷ素子選択回路２０は、ヒステリシスコンパレータ１９から出力されるオン／オフのパルス信号と、制御部２２から出力されるスイッチング許可信号との論理積の結果に基づいて６種類の素子スイッチング信号を三相ブリッジコンバータ１３へ出力する。三相ブリッジコンバータ１３では、この６種類の素子スイッチング信号と対応する６個のトランジスタがそれぞれスイッチングされ、これに対応して各相の各リアクタの電気エネルギーが蓄積／放出制御される。
【００４１】
三相ブリッジコンバータ１３は、トランジスタＱ１のエミッタ端子とトランジスタＱ２のコレクタ端子とを接続した組と、トランジスタＱ３のエミッタ端子とトランジスタＱ４のコレクタ端子とを接続した組と、トランジスタＱ５のエミッタ端子とトランジスタＱ６のコレクタ端子とを接続した組とのトーテムポール型のスイッチング素子群を３組備えている。また、各トランジスタのコレクタ端子とエミッタ端子との間にそれぞれ、１つのダイオードＤ１〜Ｄ６が接続されている。各ダイオードは各トランジスタのコレクタ端子にカソード端子が、また、各トランジスタのエミッタ端子には各ダイオードのアノード端子がそれぞれ接続されている。
【００４２】
そして、トランジスタＱ１のエミッタ端子とトランジスタＱ２のコレクタ端子との接続点にはリアクタ１０の一端が、トランジスタＱ３のエミッタ端子とトランジスタＱ４のコレクタ端子との接続点にはリアクタ１１の一端が、トランジスタＱ５のエミッタ端子とトランジスタＱ６のコレクタ端子との接続点にはリアクタ１２の一端が、それぞれ接続されている。また、トランジスタＱ１、Ｑ３、Ｑ５の各コレクタ端子は＋端子２３に、トランジスタＱ２、Ｑ４、Ｑ６の各エミッタ端子は−端子２４にそれぞれ接続されている。
【００４３】
なお、Ｒ相ラインのスイッチングとは、リアクタ１０とリアクタ１１とが三相ブリッジコンバータ１３内のトランジスタがオン／オフすることにより短絡／開放されることである。Ｒ相の場合、トランジスタＱ１がオフ、トランジスタＱ２がオンすることで、Ｒ相の入力端子１→リアクタ１０→トランジスタＱ２→ダイオードＤ４→リアクタ１１→Ｓ相の入力端子２の短絡ループで増加方向の電流が流れ、リアクタ１０とリアクタ１１とにエネルギーが蓄積される。一方、トランジスタＱ２がオフすることで、Ｒ相の入力端子１→リアクタ１０→ダイオードＤ１→平滑コンデンサ２５→＋端子２３（ここに接続された負荷）へリアクタ１０、１１からエネルギーが放出される。
【００４４】
同様に、Ｓ相ラインのスイッチングとは、リアクタ１１とリアクタ１２とが、また、Ｔ相ラインのスイッチングとは、リアクタ１２とリアクタ１０とが三相ブリッジコンバータ１３内のトランジスタがオン／オフすることによりそれぞれ短絡／開放されることであり、Ｓ相の場合、トランジスタＱ３、Ｑ４とが、Ｔ相の場合、トランジスタＱ５、Ｑ６とが、それぞれＲ相の場合のトランジスタＱ２、Ｑ１に対応した動作を行う。
【００４５】
なお、トランジスタＱ１、Ｑ３、Ｑ５は各相の蓄積／放出の電流の向きが前述した説明と逆の場合、つまり、各相電圧が負の電圧である場合に、トランジスタＱ２、Ｑ４、Ｑ６と同様に制御される。
【００４６】
次に本発明の特徴である相電流を目標とする値に制御する構成を説明する。図５は本発明による三相電力変換装置のスイッチングタイミングの制御原理を説明するタイムチャートである。代表としてＲ相電圧を用いて説明する。
【００４７】
図５（１）はＲ相電圧を、また、図５（２）はＲ相電流を、図５（３）はヒステリシスコンパレータ１９から出力される信号を、図５（４）は負荷電圧をそれぞれ示している。なお、図５（２）のＲ相電流で点線の電流波形は、絶対値化回路１８でマイナス側の電流波形をプラス側へ変換して絶対値化した波形を示している。
【００４８】
図５（２）に示すように、本実施例では各相電圧のゼロクロスポイントを基準として、ここから位相角で１／６π（３０度）だけスイッチング素子のスイッチングを行う構成にしているが、本発明では全ての相の中で次のゼロクロスポイントが来るまでの期間、つまり、１／３π（６０度）までの期間でスイッチングを行うことができる。
【００４９】
制御部２２はＲ相電圧のゼロクロスポイントを監視し、このタイミングで制御すべき電流目標とする目電流値を上限と下限の値の中心の値とするように規定した上限リミット電流値（正の閾値）と下限リミット電流値（負の閾値）とを目標電流指示回路２１へ出力を開始する。ただし、図５（２）の上限／下限リミット（直線の点線）に示すように、この目電流値は、相電流のゼロクロスポイントから時間の経過と共に値が直線状に変化するため、制御部２２は連続、又は、間欠的に上限リミット電流値と下限リミット電流値とを目標電流指示回路２１へ出力する必要がある。
【００５０】
そして、この上限／下限リミットの点線で示す目標電流値の変化は直線的に傾斜しており、この傾斜角度は負荷電圧の値によって一定期間毎に修正される。負荷電圧が標準電圧（設計値）より低い場合は、これを補うように相電流を多く流す必要があり、負荷電圧が標準電圧より高い場合はこれを修正するように相電流を少なくする必要がある。従って、負荷電圧が低めの場合は目標電流の傾斜角度を大きく（目標電流値を短時間に大きな変化に）、負荷電圧が高めの場合は目標電流の傾斜角度を小さく（目標電流値を長めの時間で小さな変化に）するようにしている。この制御は制御部２２で行われる。なお、この負荷電圧の変動は負荷の種類によって異なるが、例えば空気調和機の圧縮機用モータを駆動する場合などは負荷電圧変動の周期が比較的長く、入力電源の電源周期の５周期程度毎に目標電流値を確認・再設定すればよい。
【００５１】
図５（２）において、ヒステリシスコンパレータ１９は、目標電流値と検出した相電流の差分を取り出し、この差分が前述した正の閾値（上限リミット電流値）を越えるまで出力信号をオン状態で維持し、正の閾値を越えたら出力信号をオフする。また、ヒステリシスコンパレータ１９は、目標電流値と検出した相電流の差分を取り出し、この差分が前述した負の閾値（下限リミット電流値）を下まわるまで出力信号をオフ状態で維持し、負の閾値を下まわったら出力信号をオンする機能を備えている。従ってヒステリシスコンパレータ１９の出力信号はオン／オフとなるスイッチング信号である。
【００５２】
このヒステリシスコンパレータ１９から出力されるスイッチング信号により三相ブリッジコンバータ１３のトランジスタがスイッチングされ、対応する各相ラインの各リアクタでエネルギーが蓄積／放出される。この結果は各相電流の変化として相電流検出回路１７で検出されてフィードバックが行われ、結果的に各相電流を上限リミット電流値と下限リミット電流値との間になるように電流制御が行われる。
【００５３】
次に図２を用いて実施例１の全体動作を説明する。図２は本発明による三相電力変換装置の動作を説明するタイムチャートである。横軸はｔ０〜ｔ１２まで１２区間に区分けされており、各区間は位相角で１／３πである。縦軸は各回路の信号を示しており、図２（１）はＲ相電圧を、図２（２）はＳ相電圧を、図２（３）はＴ相電圧をそれぞれ示している。
【００５４】
また、図２（４）〜図２（６）は、制御部２２からそれぞれ出力されるスイッチング許可信号であり、図２（４）はＲ相を、図２（５）はＳ相を、図２（６）はＴ相をそれぞれ示している。そして、図２（７）〜図２（９）は、ヒステリシスコンパレータ１９からそれぞれ出力されるスイッチング信号であり、図２（７）はＲ相、図２（８）はＳ相、図２（９）はＴ相の信号をそれぞれ示している。また、図２（１０）はＲ相電流を、図２（１１）はＳ相電流を、図２（１２）はＴ相電流をそれぞれ示している。
図２（１）〜図２（３）に示すように、Ｒ相電圧を基準とすると、Ｓ相電圧はこれより位相角で２／３π遅れており、さらにＴ相電圧はこれから２／３π遅れている。そして、図２（４）〜図２（６）に示すように、各相電圧はそのゼロクロスポイントがπ毎の周期で現れる。なお、前述したように本実施例ではゼロクロスポイントから１／６πの期間だけスイッチングを行うため、各スイッチング許可信号は１／６π幅の許可信号をπの周期で現れるように制御部２２が出力する。
【００５５】
図２（７）〜図２（９）に示すように、制御部２２が指示する上限／下限のリミット電流値と、現在の各相電流値に従ってヒステリシスコンパレータ１９からスイッチング信号が連続的に出力される。各相ごとにスイッチング許可信号とヒステリシスコンパレータ１９からのスイッチング信号とがＳＷ素子選択回路２０で論理積演算されるため、三相ブリッジコンバータ１３のトランジスタは１／６πの期間だけスイッチング動作を行う。
【００５６】
ところで、リアクタを備えた電力変換装置は交流電源を整流し、この整流した電圧を平滑コンデンサで平滑する構成が基本である。この場合、平滑コンデンサは充電されて一定の電圧となっている。従って、もし前述した電流制御を行わない場合には、整流された電圧がこの平滑コンデンサの電圧以上にならないと電流が流れないため、一般的には各相のピーク電圧付近（位相角で１／３π〜２／３πの付近）と、リアクタに蓄積されたエネルギーが放出される各相のピーク電圧以降から次のゼロクロスポイント付近、つまり、位相角で２／３π〜πまでの期間のみ電流が流れることになる。
【００５７】
ところが、前述した電流制御を行った場合には、図２（１０）〜図２（１２）に示すように、本来であれば電流が流れないゼロクロスポイントから位相角で１／６πの期間に強制的に電流を流すようにしているため、力率の改善と高調波の低減を行うようになっている。
【００５８】
以上説明したように、三相電力変換装置でのスイッチングによる電流制御を、各相電圧のゼロクロスポイントから位相角１／３π以内だけスイッチング制御を行う。この期間は他の相の制御と時間的に重ならないので１相分の回路でよい。また、位相角１／３πまでしか制御しないので目標電流値として非正弦波（直線など）での代用が可能な為、高価な乗算器が不要になる。さらに、目標電流値を３つの相に対して１種類だけ用いるため、回路を簡略化してコストダウンを図ることができる。
【００５９】
また、目標電流値を徐々に増加、又は徐々に減少させるように直線的な変化としている。そして、この傾きを負荷電圧に対応して対応して調整するため、相電流を負荷電圧に対応して調整することができる。各相電圧のゼロクロスポイントから位相角１／３π以内は、目標とするサイン波電流波形が直線で近似できるため、目標とするサイン波電流波形が大小に変化しても、傾きの調整だけで追従可能であり、結果的に簡単な回路で目標電流を指示できる。
【００６０】
また、上限／下限のリミット電流値からなる目標電流値を徐々に増加、又は徐々に減少させるように直線的な変化としている。このように傾きを持った２つの目標電流値の間に入るように、実際の電流値を制御するため、背景技術で説明した基準パルス発生器のような特定周波数の周波数発振器が不要であり、簡単なスイッチング回路とすることができる。また、スイッチングパルス発生手段にヒステリシスコンパレータを用いた場合は、スイッチング周波数が逐次変化するため、高周波ノイズ成分が分散され、結果的にノイズレベルが減少する。
【実施例２】
【００６１】
次に図３と図４とを用いて実施例１の構成をさらに簡略化してコストダウンを図った構成を説明する。なお、実施例１と同じ構成や機能を有するものは同じ番号を付与し、詳細な説明を省略する。
【００６２】
実施例１との相違点は相電流検出回路１７’と絶対値化回路１８’とヒステリシスコンパレータ１９’での各処理が３系統でなく１系統にしたことにある。本来であれば実施例１で説明したように、Ｒ相ライン７、Ｓ相ライン８、Ｔ相ライン９の各ラインごとに対応して、前述の各回路が必要であるが、空気調和機の圧縮機など、短期間に負荷変動の少ない圧縮機のモータ負荷などの場合、電源の周波数の５周期程度の期間であれば急激な負荷変動はないと考えられる。
【００６３】
そこで、例えばＲ相ライン７の相電流のみ検出し、これによるヒステリシスコンパレータ１９’出力信号をデータとして一時的に記録し、この記録したヒステリシスコンパレータ１９’出力信号のデータを所定のタイミングで再生することで、Ｓ相とＴ相と対応する三相ブリッジコンバータ１３内の各ストランジスタをスイッチングするようにしている。なお、記録されるデータはＲ相ライン７に限るものでなく、Ｓ相ライン８やＴ相ライン９のデータを用いてもよい。
【００６４】
次に図３のブロック図を用いて図１の回路との相違点を中心に説明する。相電流検出回路１７’と絶対値化回路１８’とヒステリシスコンパレータ１９’は前述のようにＲ相ライン７の１系統のみの回路である。そして、ヒステリシスコンパレータ１９’とＳＷ素子選択回路２０の間にタイミング記録／再生回路２６が設けられている。
【００６５】
このタイミング記録／再生回路２６は２つの機能を有しており、制御部２２の動作指示信号を入力し、これに従って２つの機能を選択して実行する。１つ目は入力信号をそのままスルーで出力し、同時にタイミング記録／再生回路２６内部に時系列で記録する機能である。２つ目はタイミング記録／再生回路２６内部に記録した信号を時系列で再生して出力する機能である。
【００６６】
つまり、Ｒ相ライン７で実行した動作を時系列で記録し、Ｓ相ライン８とＴ相ライン９との制御では、記録しておいたＲ相ライン７でのスイッチング信号を用いて制御する構成になっている。なお、タイミング記録／再生回路２６はマイコンとこれに内蔵されたメモリを用いて、このマイコンが特定のプログラムを実行することでも実現可能である。従って、このタイミング記録／再生回路２６がタイミング記録／再生手段である。
【００６７】
なお、実施例１で説明したように、ヒステリシスコンパレータ１９の代わりに図示しないＰＷＭ回路を用いてもよい。詳細な説明は実施例１で説明しているので、ここでの説明を省略する。
【００６８】
次に図４のタイムチャートを用いて、図３の回路の動作を説明する。図４（１）〜図４（７）までと、図４（１０）〜図４（１２）までは、図２（１）〜図２（７）までと、図２（１０）〜図２（１２）までと同じ動作であるため、説明を省略する。
【００６９】
図４（９）はタイミング記録／再生回路２６に対して、制御部２２から出力される動作指示信号である。前述したように、図４（４）のＲ相スイッチング許可信号において『許可』のタイミングで『記録』と『スルー』を指示し、図４（５）のＳ相スイッチング許可信号における『許可』のタイミングで『再生』を、また、図４（６）のＴ相スイッチング許可信号における『許可』のタイミングで『再生』をそれぞれ指示している。
【００７０】
従って、図４（８）のタイミング記録／再生回路出力に示すように、Ｒ相ライン７で実施されたスイッチング制御が、Ｓ相ライン８とＴ相ライン９のでも同じように行われる。Ｒ相ライン７用の記録は、このラインのゼロクロスポイント、つまり、１／２周期（π）ごとの短期間に行われるため、他の相の相電流が負荷によって変動したとしても、この状態をＲ相ライン７用の記録に迅速に反映させ、この結果でＳ相とＴ相のスイッチング制御にフィードバック可能である。
【００７１】
以上説明したように、少なくとも１つの相と対応するスイッチングデータ（ヒステリシスコンパレータ１９の出力）で、他の相も制御するため、３つの相全てを制御する場合よりも回路が簡単になる。また、基準となるスイッチングデータは位相角でπ毎に抽出し、この抽出結果を位相角でπの期間に存在する他の相のスイッチングデータとして使用するため、短期間に負荷変動の少ない圧縮機のモータ負荷などに対して、比較的精度の高い制御を行うことができる。
【００７２】
また、実施例１と２では、三相ブリッジコンバータを用いているが、これに限るものでなく、三相整流器と各相の線間のスイッチング回路とを組み合わせた回路でもよい。さらに、制御部やＳＷ素子選択回路や絶対値化回路やヒステリシスコンパレータや目標電流指示回路をハードウェアで構成しているが、これに限るものでなく、これらを部分的にマイコンで実現したり、これら全てを１つのマイコンで実現してもよい。また、ＤＣ電圧検出回路をハードウェアで実現しているが、これもマイコンに内蔵ののＡ／Ｄ変換回路を流用してもよい。
【００７３】
また、実施例１と２では、ゼロクロスポイント直後からスイッチングの制御を開始しているが、これに限るものでなく、ゼロクロスポイントから位相角で１／３π以内の期間であれば任意のタイミングでスイッチングの制御を行ってもよい。
【００７４】
また、三相ブリッジコンバータ内のスイッチング素子のスイッチング回数を各相のスイッチング許可信号の『許可』期間毎にカウントし、このカウント回数によって相電流を制限するようにしてもよい。これにより、各相のスイッチング許可信号の『許可』期間が終了したために極端に短時間のスイッチング素子駆動パルスが発生する場合を防止し、素子の保護を図ることができる。また、回数を制限することにより相電流を直接制限することができ、スイッチングによる損失を低減できる。（スイッチング回数が少ない方が損失が小さい）
また、実施例１では三相分の相電流を検出しているが、これに限るものでなく、例えば相電流検出回路１７に出力信号の切替回路を設け、処理に必要な相電流に対応して測定した相電流を逐次切り替えて出力するようにしてもよい。この場合、制御部２２から出力されるスイッチング許可信号の指示に従って相電流検出回路１７の出力信号を切り替えるようにすればよい。
【図面の簡単な説明】
【００７５】
【図１】本発明による三相電力変換装置の実施例を示すブロック図である。
【図２】本発明による三相電力変換装置の動作を説明するタイムチャートである。
【図３】本発明による三相電力変換装置の別の実施例を示すブロック図である。
【図４】本発明による別の三相電力変換装置の動作を説明するタイムチャートである。
【図５】本発明による三相電力変換装置のスイッチングタイミングの制御原理を説明するタイムチャートである。
【図６】従来の三相電力変換装置を示すブロック図である。
【図７】従来の三相電力変換装置の動作を示すタイムチャートである。
【符号の説明】
【００７６】
１、２、３  入力端子
４、５、６  電流センサ
７Ｒ相ライン
８Ｓ相ライン
９Ｔ相ライン
１０、１１、１２  リアクタ
１３  三相ブリッジコンバータ
１４  ＤＣ電圧検出回路（負荷電圧検出手段）
１５  相電圧検出回路
１６  ゼロクロスポイント検出回路
１７、１７’  相電流検出回路
１８、１８’  絶対値化回路
１９、１９’  ヒステリシスコンパレータ（スイッチングパルス発生手段）
２０  ＳＷ素子選択回路
２１  目標電流指示回路
２２  制御部
２３  端子
２４  端子
２５  平滑コンデンサ
２６  タイミング記録／再生回路（タイミング記録／再生手段）
【図１】
2010110109.tif 000003
【図２】
2010110109.tif 000004
【図３】
2010110109.tif 000005
【図４】
2010110109.tif 000006
【図５】
2010110109.tif 000007
【図６】
2010110109.tif 000008
【図７】
2010110109.tif 000009