(57)【要約】【課題】高Ｑ値が得られ、インダクタンス値の可変範囲が広いインダクタンス素子を提供する。【解決手段】インダクタンス素子は、交互に配置した第１のビーム及び第２のビームの端部同士を連結部により連結してメアンダ状に形成され、前記第１のビームの一部が基板に固定された導電性パターンと、前記導電性パターンの前記第１のビームに凹状の変形、又は前記第２のビームに凸状の変形を付与することにより、前記導電性パターンをソレノイド状に保持する変形付与膜とを備える。【選択図】図１
2010093195.tif 000002
【特許請求の範囲】
【請求項１】
交互に配置した第１のビーム及び第２のビームの端部同士を連結部により連結してメアンダ状に形成され、前記第１のビームの一部が基板に固定された導電性パターンと、
前記導電性パターンの前記第１のビームに凹状の変形、又は前記第２のビームに凸状の変形を付与することにより、前記導電性パターンをソレノイド状に保持する変形付与膜とを備えたインダクタンス素子。
【請求項２】
前記変形付与膜は、前記導電性パターンに対し相対的に引っ張り性又は圧縮性の残留応力を有するものである請求項１に記載のインダクタンス素子。
【請求項３】
前記基板の前記導電性パターンに対向する領域に一体として形成され、電圧が印加されることにより前記変形付与膜による前記凹状又は前記凸状の変形量を制御する駆動電極を備えた請求項１に記載のインダクタンス素子。
【請求項４】
前記基板の前記導電性パターンに対向する領域に分割して形成され、選択的に電圧が印加されることにより前記変形付与膜による前記凹状又は前記凸状の変形量を制御する複数の駆動電極を備えた請求項１に記載のインダクタンス素子。
【請求項５】
前記導電性パターンの前記連結部は、前記第１及び第２のビームよりも狭い幅を有する請求項３又は４に記載のインダクタンス素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インダクタンス素子に関する。
【背景技術】
【０００２】
インダクタンス素子は、例えば、携帯端末の無線フロントエンドにおける電圧制御発振器（ＶＣＯ）、フィルタ、整合回路などに使用されている。こうした用途では、ロスの低減、消費電流の低減、及び位相ノイズの低減を実現するために高Ｑ値のインダクタンス素子が求められる。また、マルチバンドＶＣＯ等の用途では、インダクタンス値を可変できるインダクタンス素子が望ましい。また、ＣＭＯＳチップにインダクタンス素子を組み込む場合等には、ＣＭＯＳプロセスを用いてインダクタンス素子を製造している（例えば、特許文献１参照。）。
【０００３】
特許文献１に記載されたインダクタンス素子の製造方法は、基板上に犠牲層を堆積するステップと、圧縮応力を有するポリシリコン層でループとループの両端を支持する一対のサポートを形成するステップと、ループ及びサポート上に低い応力を有する金属層を堆積するステップと、犠牲層を除去するステップとからなる。犠牲層を除去することにより、ポリシリコン層が伸長してループが基板から持ち上がり、基板とループとの間の相互作用（電気的損失、誘電性結合、寄生キャパシランス）をほぼ無視できるレベルまで低減することができる。
【０００４】
【特許文献１】特開２００７−２０１４８８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、高Ｑ値が得られ、インダクタンス値の可変範囲が広いインダクタンス素子を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一態様は、交互に配置した第１のビーム及び第２のビームの端部同士を連結部により連結してメアンダ状に形成され、前記第１のビームの一部が基板に固定された導電性パターンと、前記導電性パターンの前記第１のビームに凹状の変形、又は前記第２のビームに凸状の変形を付与することにより、前記導電性パターンをソレノイド状に保持する変形付与膜とを備えたインダクタンス素子を提供する。
【発明の効果】
【０００７】
本発明によれば、高Ｑ値が得られ、インダクタンス値の可変範囲が広いインダクタンス素子を提供することができる。
【発明を実施するための最良の形態】
【０００８】
［第１の実施の形態］
図１〜図５は、本発明の第１の実施の形態に係るインダクタンス素子の概略の構成を示し、図１は斜視図、図２は平面図、図３は図２のＡ−Ａ断面図、図４は図２のＢ−Ｂ断面図、図５は図２のＣ−Ｃ断面図である。なお、図１乃至図５では、グランドの図示を省略している。
【０００９】
このインダクタンス素子１は、図２の平面図において、メアンダ状（Meander：ジグザグ状に曲がった形状）に形成された導電性パターン２と、導電性パターン２に凹状変形付与膜としての凹状の変形を付与する第１の膜３Ａと、導電性パターン２に凸状の変形を付与する凸状変形付与膜としての第２の膜４Ａとを備える。導電性パターン２は、第１及び第２の膜３Ａ，４Ａにより空中でソレノイド状に保持され、ソレノイドコイルを構成している。
【００１０】
導電性パターン２は、交互に配置された第１のビーム２ｃ及び第２のビーム２ｅと、第１のビーム２ｃ及び第２のビーム２ｅの端部同士を連結する連結部２ｄとを有し、第１のビーム２ｃの一部がアンカー部５で基板１００の絶縁膜１０１上に形成された第１及び第２のポート１０２Ａ，１０２Ｂ及び座部１０３に固定されている。導電性パターン２は、例えば、銅、アルミニウム、金等の導電性材料から形成される。第１のビーム２ｃと第２のビーム２ｅは、本実施の形態では、図２において平行に配置されているが、平行でなくてもよい。また、第１のビーム２ｃは、座部１０３を用いずにアンカー部５で基板１００側に固定してもよい。
【００１１】
基板１００は、本実施の形態では、シリコン基板を用いるが、シリコン基板に限られず、ガラス、ＧａＡｓ等を用いることができる。
【００１２】
第１及び第２のポート１０２Ａ，１０２Ｂ及び座部１０３は、例えば、銅、アルミニウム、金等の導電性材料からなる第１のメタルから形成される。
【００１３】
第２の膜４Ａは、導電性パターン２の第２のビーム２ｅの上面２ａに形成され、第２のビーム２ｅに対し相対的に圧縮性（compressive）の残留応力を有する。例えば、第２のビーム２ｅが圧縮性の残留応力を有している場合は、第２の膜４Ａは、第２のビーム２ｅよりも大きい圧縮性の残留応力を有する。また、第２のビーム２ｅが残留応力を有していない場合は、第２の膜４Ａは、圧縮性の残留応力を有する。また、第２のビーム２ｅが引っ張り性の残留応力を有している場合は、第２の膜４Ａは、第２のビーム２ｅよりも小さい引っ張り性の残留応力を有するか、圧縮性の残留応力を有する。第２の膜４Ａは、例えば、ＳｉＮ、ＳｉＯ２等の絶縁体やＴｉ，ＴｉＮ等の金属等からなり、ＣＶＤ（Chemical Vapour Deposition）法、スパッタ法等により形成することができる。スパッタ法により第２の膜４Ａを形成する場合には、スパッタ条件を変えることにより、第２の膜４Ａに所望の圧縮性又は引っ張り性の残留応力を与えることができる。
【００１４】
第１の膜４Ａは、導電性パターン２の第１のビーム２ｃの上面２ａに形成され、第１のビーム２ｃに対し相対的に引っ張り性（tensile）の残留応力を有する。例えば、第１のビーム２ｃが引っ張り性の残留応力を有している場合は、第１の膜４Ａは、第１のビーム２ｃよりも大きい引っ張り性の残留応力を有する。また、第１のビーム２ｃが残留応力を有していない場合は、第１の膜４Ａは、引っ張り性の残留応力を有する。また、第１のビーム２ｃが圧縮性の残留応力を有している場合は、第１の膜４Ａは、第１のビーム２ｃよりも小さい圧縮性の残留応力を有するか、引っ張り性の残留応力を有する。第１の膜４Ａは、例えば、ＳｉＮ、ＳｉＯＮ等の絶縁体やＴｉ，ＴｉＮ等の金属等からなり、ＣＶＤ法、スパッタ法等により形成することができる。スパッタ法により第１の膜４Ａを形成する場合には、スパッタ条件を変えることにより、第１の膜４Ａに所望の引っ張り性又は圧縮性を与えることができる。
【００１５】
（インダクタンス素子の製造方法）
次に、インダクタンス素子１の製造方法の一例について説明する。基板１００上の絶縁膜１０１上に第１のメタルを形成し、この第１のメタルをパターニングして第１及び第２のポート１０２Ａ，１０２Ｂ、座部１０３及びグランドを形成する。次に、絶縁膜１０１上に第１の犠牲層を形成し、エンチングにより第１及び第２のポート１０２Ａ，１０２Ｂ、座部１０３及びグランドを露出させる。次に、第１の犠牲層の上に第２のメタルを形成し、この第２のメタルをパターニングして導電性パターン２を形成するとともに、第１のビーム２ｃの一部をアンカー部５で第１及び第２のポート１０２Ａ，１０２Ｂ及び座部１０３に固定する。次に、導電性パターン２の第１のビーム２ｃの上面２ａに凹変形付与膜４を形成し、第２のビーム２ｅの上面２ａに第２の膜４Ａを形成する。次に、導電性パターン２上に第２の犠牲層を形成し、第２の犠牲層の表面にキャップ層を形成し、キャップ層に複数の抜き穴を形成する。複数の抜き穴から第１及び第２の犠牲層を除去することにより、キャップ層の内部が空洞となり、導電性パターン２は、基板１００から浮いた状態でソレノイドコイルを構成する。犠牲層は、例えば、ポリイミド、ポリシリコン、ＳｉＯ２等を用いることができる。導電性パターン２をソレノイド状に形成する方法は、他の実施の形態で詳細に説明する。なお、キャップ層の内部は、空気の他に、Ｎ２等の不活性ガス、真空でもよい。
【００１６】
（インダクタンス素子の動作）
図６は、導電性パターン２を模式的に示し、図６（ａ）は、斜視図、図６（ｂ）は、図６（ａ）のＤ方向から見た図である。導電性パターン２は、図６（ａ）に示すように、ソレノイドコイルを構成している。第１のポート１０３Ａに高周波の電気信号を入力して、導電性パターン２に電流を流すと、図６に示すように、磁束Ｂの向きが基板１００と平行になるように磁界が形成される。このため基板１００への磁束Ｂの注入が少なく、渦電流が生じにくいため、ロスが小さい（すなわちＱ値の高い）インダクタンス素子ができる。図６（ｂ）において、第１のビーム２ｃ、連結部２ｄ及び第２のビーム２ｅで囲まれた面積、すなわちソレノイドコイルの内側の面積をＳとすると、インダクタンス値Ｌは、
Ｌ＝ａｎ２Ｓ
となる（ａは定数、ｎは巻き数）。巻き数ｎを変えれば様々なインダクタンス値を実現することができる。また、凹部である第１のビーム２ｃ、凸部である第２のビーム２ｅの反りを大きくすれば、面積Ｓが増加し、大きなインダクタンス値を得ることができる。
【００１７】
（第１の実施の形態の効果）
第１の実施の形態によれば、ＣＭＯＳプロセスとの整合性が良好で、ＭＥＭＳ技術、ＣＭＯＳ技術等を用いて本インダクタンス素子を製造することができる。また、基板への磁束の注入が少なく、渦電流が生じ難いため、高いＱ値が得られる。
【００１８】
導電性パターン２の凸状に変形した最も高い箇所と導電性パターン２の凹状に変形した最も低い箇所との高さ方向のギャップは、例えば３０μｍ程度となる。この高さ方向のギャップの大きさは、導電性パターン２、第１及び第２の膜３Ａ，４Ａの残留応力で調整可能である。
【００１９】
（変形例）
図７は、第１及び第２の膜の変形例を示す要部断面図である。
【００２０】
図７（ａ）に示すように、導電性パターン２の凸状の部分である第２のビーム２ｅの上面２ａに圧縮性の残留応力を有する第２の膜４Ａを形成する代わりに、第２のビーム２ｅの下面２ｂに引っ張り性の残留応力を有する第２の膜４Ｂを形成してもよい。
【００２１】
また、図７（ｂ）に示すように、導電性パターン２の凹状の部分である第１のビーム２ｃの上面２ａに引っ張り性の残留応力を有する第１の膜３Ａを形成する代わりに、第１のビーム２ｃの下面２ｂに圧縮性の残留応力を有する第１の膜３Ｂを形成してもよい。
【００２２】
また、導電性パターン２の凸状の第２のビーム２ｅ及び凹状の第１のビーム２ｃのいずれか一方の部分を図７（ｃ）に示すような平坦な導電性パターン２の部分としてもよい。
【００２３】
また、図７（ｄ）に示すように、導電性パターン２の凸状の部分である第２のビーム２ｅの上面２ａに圧縮性の残留応力を有する第２の膜４Ａを形成するとともに、第２のビーム２ｅの下面２ｂに引っ張り性の残留応力を有する第２の膜４Ｂを形成してもよい。
【００２４】
また、図７（ｅ）に示すように、導電性パターン２の凹状の部分である第１のビーム２ｃの上面２ａに引っ張り性の残留応力を有する第１の膜３Ａを形成するとともに、第１のビーム２ｃの下面２ｂに圧縮性の残留応力を有する第１の膜３Ｂを形成してもよい。
【００２５】
以上のように凹状、凸状、平坦状の構造を任意に組み合わせてソレノイド形状を構成することができる。例えば、第２のビーム２ｅを図３に示す構造とし、第１のビーム２ｃを図７（ｂ）、（ｃ）又は（ｅ）に示す構造とした組合せが考えられる。また、第２のビーム２ｅを図７（ａ）、（ｃ）又は（ｄ）に示す構成とし、第１のビーム２ｃを図４に示す構造とした組合せが考えられる。また、第２のビーム２ｅを図７（ａ）に示す構成とし、第１のビーム２ｃを図７（ｂ）、（ｃ）、（ｅ）又は図４に示す構造とした組合せ等が考えられる。
【００２６】
第１のビーム２ｃ及び第２のビーム２ｅのそれぞれに第１の膜、第２の膜を設けなくても、例えば、第１のビーム２ｃにのみ第１の膜を設け、第２のビーム２ｅに第２の膜を設けないという構成にしてもよく、第２のビームにのみ第２の膜を設け、第１のビーム２ｃには第１の膜を設けないという構成にしてもよい。
【００２７】
［第２の実施の形態］
図８は、本発明の第２の実施の形態に係るインダクタンス素子の概略の構成を示す平面図である。なお、第２の実施の形態の製造方法及び動作は、第１の実施の形態と同様であるので、それらの説明を省略する。
【００２８】
本実施の形態のインダクタンス素子１は、第１の実施の形態とは、第１の膜を省いた点が主に異なり、図８の平面図においてメアンダ状に形成された導電性パターン２と、導電性パターン２に凸状の変形を付与する第２の膜４Ａとを備える。導電性パターン２は、第２の膜４Ａにより空中でソレノイド状に保持され、ソレノイドコイルを構成している。
【００２９】
導電性パターン２は、交互に配置された第１のビーム２ｃ及び第２のビーム２ｅと、第１のビーム２ｃ及び第２のビーム２ｅの端部同士を連結する連結部２ｄとを有し、第１のビーム２ｃの一部がアンカー部５で基板の絶縁膜（図示省略）上に形成された第１及び第２のポート１０２Ａ，１０２Ｂ及び座部１０３に固定されている。図８において、１０４Ａ，１０４Ｂは、基板の絶縁膜上に形成されたインピーダンス（５０Ω）用のグランドである。なお、第１のビーム２ｃは、座部１０３を用いずにアンカー部５で基板１００側に固定してもよい。
【００３０】
連結部２ｄは、第１のビーム２ｃが凹状に、第２のビーム２ｅが凸状に変形しやすいように、幅を第１のビーム２ｃ及び第２のビーム２ｅよりも小さくして、剛性を小さくしている。なお、連結部２ｄの厚さを第１のビーム２ｃ及び第２のビーム２ｅよりも薄くしてもよい。これにより、第１のビーム２ｃの反りを大きくすることができる。
【００３１】
（第２の実施の形態の効果）
第２の実施の形態によれば、連結部２ｄの剛性を第１のビーム２ｃ及び第２のビーム２ｅよりも小さくしているので、第１の膜を用いなくても、第２のビーム２ｅを凸状に変形することができる。なお、第２の膜を省略し第１の膜のみを用いてもよい。
【００３２】
［第３の実施の形態］
図９は、本発明の第３の実施の形態に係るインダクタンス素子の概略の構成を示す平面図である。図１０は、本発明の第３の実施の形態に係るインダクタンス素子の駆動電極を示す平面図である。図１０は、本発明の第３の実施の形態に係るインダクタンス素子の駆動電極を示す平面図である。図１１は図９のＥ−Ｅ断面図、図１２は図９のＦ−Ｆ断面図である。なお、第３の実施の形態の製造方法は、後述する第４の実施の形態と同様であるので、その説明を省略する。
【００３３】
本実施の形態のインダクタンス素子１は、インダクタンス値を可変としたものであり、図９の平面図においてメアンダ状に形成された導電性パターン２と、導電性パターン２に凹状の変形を付与する第１の膜３Ａと、導電性パターン２に凸状の変形を付与する第２の膜４Ａと、導電性パターン２の対向する領域に一体として形成された駆動電極１０５とを備える。導電性パターン２は、第１及び第２の膜３Ａ，４Ａにより空中でソレノイド状に保持され、ソレノイドコイルを構成している。駆動電極１０５は、図９では図示を省略しているが、図１０、図１１に示すように、導電性パターン２と接触しないように絶縁膜１０８で被覆されている。
【００３４】
導電性パターン２は、図９に示すように、交互に配置された第１のビーム２ｃ及び第２のビーム２ｅと、第１のビーム２ｃ及び第２のビーム２ｅの端部同士を連結する連結部２ｄとを有し、第１のビーム２ｃの一部がアンカー部５で基板の絶縁膜（図示省略）上に形成された第１及び第２のポート１０２Ａ，１０２Ｂ及び座部１０３に固定されている。導電性パターン２は、例えば、銅、アルミニウム、金等の導電性材料から形成される。連結部２ｄは、第２の実施の形態と同様に、幅を第１のビーム２ｃ及び第２のビーム２ｅよりも小さくしている。なお、第１のビーム２ｃは、座部１０３を用いずにアンカー部５で基板１００側に固定してもよい。
【００３５】
基板上には、図９、図１０に示すように、第１及び第２のポート１０２Ａ，１０２Ｂ、座部１０３、グランド１０４Ａ，１０４Ｂ、駆動電極１０５及び駆動電極用パッド１０６が形成されている。
【００３６】
駆動電極１０５は、図１０に示すように、交互に配置された第１のビーム１０５ｃ及び第２のビーム１０５ｅと、第１のビーム１０５ｃ及び第２のビーム１０５ｅの端部同士を連結する連結部１０５ｄとを有し、連結部１０５ｄ間を連結部１０５ｆにより連結し、接続端子１０５ｇを１つの連結部１０５ｄから導出している。駆動電極１０５は、例えば、銅、アルミニウム、金等の導電性材料から形成される。
【００３７】
駆動電極用パッド１０６は、図９、図１０に示すように、例えば、ボンディングワイヤによって接続されるパッド部１０６ａと、駆動電極１０５の連結部１０５ｄに接続される接続部１０６ｂとから構成され、例えば、銅、アルミニウム、金等の導電性材料から形成される。
【００３８】
駆動電極１０５の連結部１０５ｄと駆動電極用パッド１０６の接続部１０６ｂとは、導電性の接続線１０７で接続される。
【００３９】
図１３は、インダクタンス値の変化の様子を示す模式図である。図１３（ａ）に示すように、駆動電極用パッド１０６と座部１０３との間に電圧を印加していないときの面積ＳをＳ０とする。図１３（ｂ）に示すうように、駆動電極用パッド１０６と座部１０３との間に電圧Ｖ＝Ｖ１（Ｖ１＞０）を印加すると、静電引力によって面積Ｓは電圧０のときよりも小さくなる（Ｓ＝Ｓ１（＜Ｓ０））。図１３（ｃ）に示すように、さらに電圧を大きくすると（Ｖ＝Ｖ２（＞Ｖ１）、面積Ｓはさらに小さくなる（Ｓ＝Ｓ２（＜Ｓ１））。図１３（ｄ）に示すように、さらに電圧を大きくすると（Ｖ＝Ｖ３（＞Ｖ２）、面積Ｓはほとんど無くなる。
【００４０】
（第３の実施の形態の効果）
第３の実施の形態によれば、インダクタンス素子１のソレノイドコイルの内側の面積Ｓを制御して広い可変範囲でインダクタンス値で可変することができる。
【００４１】
［第４の実施の形態］
図１４は、本発明の第４の実施の形態に係るインダクタンス素子の概略の構成を示す平面図である。図１５は、本発明の第４の実施の形態に係るインダクタンス素子の駆動電極を示す平面図である。
【００４２】
本実施の形態のインダクタンス素子１は、１組の第１のビーム２ｃ及び第２のビーム２ｅ毎に個別に電圧を印加し、面積を個別に可変としたものであり、図１４の平面図においてメアンダ状に形成された導電性パターン２と、導電性パターン２に凹状の変形を付与する第１の膜３Ａと、導電性パターン２に凸状の変形を付与する第２の膜４Ａと、導電性パターン２の対向する領域に分割して形成された駆動電極１０５とを備える。導電性パターン２は、第１及び第２の膜３Ａ，４Ａにより空中でソレノイド状に保持され、ソレノイドコイルを構成している。
【００４３】
導電性パターン２は、第１のビーム２ｃの一部がアンカー部５で基板の絶縁膜（図示省略）上に形成された第１及び第２のポート１０２Ａ，１０２Ｂ及び座部１０３に固定されている。１０４Ａ，１０４Ｂは、基板の絶縁膜上に形成されたインピーダンス（５０Ω）用のグランドである。なお、第１のビーム２ｃは、座部１０３を用いずにアンカー部５で基板１００側に固定してもよい。
【００４４】
基板上には、図１４、図１５に示すように、第１及び第２のポート１０２Ａ，１０２Ｂ、座部１０３、グランド１０４Ａ，１０４Ｂ、駆動電極１０５及び駆動電極用パッド１０６が形成されている。
【００４５】
駆動電極１０５は、図１５に示すように、交互に配置された第１のビーム１０５ｃ及び第２のビーム１０５ｅと、第１のビーム１０５ｃ及び第２のビーム１０５ｅの端部同士を連結する連結部１０５ｄとを有し、駆動電極用パッド１０６側の複数の連結部１０５ｄから接続端子１０５ｇをそれぞれ導出している。
【００４６】
駆動電極用パッド１０６は、図９、図１０に示すように、例えば、ボンディングワイヤによって接続されるパッド部１０６ａと、駆動電極１０５の連結部１０５ｄに接続される接続部１０６ｂとから構成されている。
【００４７】
駆動電極１０５の複数の連結部１０５ｄと駆動電極用パッド１０６の複数の接続部１０６ｂとは、それぞれ接続線１０７で接続される。
【００４８】
（第４の実施の形態の製造方法）
図１６Ａ（ａ）〜（ｄ）、図１６Ｂ（ｅ）〜（ｇ）は、本発明の第４の実施の形態に係るインダクタンス素子の製造方法の一例を示す断面図である。
【００４９】
図１６（ａ）に示すように、基板１００上に絶縁膜１０１を形成し、絶縁膜１０１上に第１のメタルを形成し、この第１のメタルをパターニングして第１及び第２のポート１０２Ａ，１０２Ｂ、座部１０３、グランド１０４Ａ，１０４Ｂ、駆動電極１０５及び駆動電極用パッド１０６を形成し、その上にポリイミド等からなる第１の犠牲層１０９を形成する。第１の犠牲層１０９をエッチングして第１のメタルの駆動電極１０５を除く部分を露出させる。
【００５０】
次に、図１６（ｂ）に示すように、第１の犠牲層１０９上に第２のメタルをスパッタ等により形成し、この第２のメタルをパターニングして導電性パターン２を形成するとともに、第１のビーム２ｃの一部をアンカー部５で第１及び第２のポート１０２Ａ，１０２Ｂ及び座部１０３に固定する。
【００５１】
次に、図１６（ｃ）に示すように、第１の犠牲層１０９上に導電性パターン２を覆うようにポリイミド等からなる第２の犠牲層１１０を形成する。第１及び第２の犠牲層１０９，１１０は、後述する犠牲層１０９，１１０の除去工程を容易に行えるようにするため、同じ材料を用いるのが好ましい。
【００５２】
次に、図１６（ｄ）に示すように、第２の犠牲層１１０の表面にＳｉＮ等からなる第１のキャップ層１１１をスパッタ法、ＣＶＤ法、蒸着法等により形成し、第１のキャップ層１１１に複数の抜き穴１１１ａをフォトリソグラフィー法、ドライエンチング法等を用いて形成する。
【００５３】
次に、図１６（ｅ）に示すように、第１及び第２の犠牲層１０９、１１０をドライエンチング等により第１のキャップ層１１１の抜き穴１１１ａからエッチング除去する。これにより、第１のキャップ層１１１の内部は、空洞となり、第１及び第２の膜３Ａ，４Ａに内在している残留応力が開放され、第１のビーム２ｃが凹状に変形し、第２のビーム２ｅが凸状に変形し、この結果、導電性パターン２は空中でソレノイド状に変形する。なお、第１のキャップ層１１１の内部は、空気の他に、Ｎ２等の不活性ガス、真空でもよい。
【００５４】
次に、図１６（ｆ）に示すように、第１のキャップ層１１１の表面にＳｉＮ等からなる第２のキャップ層１１２を形成し、第２のキャップ層１１２の表面にモールド樹脂１１３でモールドする。第２のキャップ層１１２は、第１のキャップ層１１１と同様の材料、同様の形成方法によって成膜することができる。
【００５５】
（第４の実施の形態の効果）
第４の実施の形態によれば、駆動電極を分割して別々にバイアスできるので、デジタル可変インダクタを提供することができる。
【００５６】
なお、本発明は、上記各実施の形態に限定されず、その発明の要旨を逸脱しない範囲内で種々変形実施が可能である。
【図面の簡単な説明】
【００５７】
【図１】図１は、本発明の第１の実施の形態に係るインダクタンス素子の概略の構成を示す斜視図である。
【図２】図２は、本発明の第１の実施の形態に係るインダクタンス素子の概略の構成を示す平面図である。
【図３】図３は、図２のＡ−Ａ断面図である。
【図４】図４は、図２のＢ−Ｂ断面図である。
【図５】図５は、図５は図２のＣ−Ｃ断面図である。
【図６】図６は、導電性パターンを模式的に示し、（ａ）は斜視図、（ｂ）は（ａ）のＤ方向から見た図である。
【図７】図７（ａ）〜（ｅ）は、第１及び第２の膜の変形例を示す要部断面図である。
【図８】図８は、本発明の第２の実施の形態に係るインダクタンス素子の概略の構成を示す平面図である。
【図９】図９は、本発明の第３の実施の形態に係るインダクタンス素子の概略の構成を示す平面図である。
【図１０】図１０は、本発明の第３の実施の形態に係るインダクタンス素子の駆動電極を示す平面図である。
【図１１】図１１は、図９のＥ−Ｅ断面図である。
【図１２】図１２は、図９のＦ−Ｆ断面図である。
【図１３】図１３（ａ）〜（ｄ）は、インダクタンス値の変化の様子を示す模式図である。
【図１４】図１４は、本発明の第４の実施の形態に係るインダクタンス素子の概略の構成を示す平面図である。
【図１５】図１５は、本発明の第４の実施の形態に係るインダクタンス素子の駆動電極を示す平面図である。
【図１６Ａ】図１６Ａ（ａ）〜（ｄ）は、本発明の第４の実施の形態に係るインダクタンス素子の製造方法の一例を示す断面図である。
【図１６Ｂ】図１６Ｂ（ｅ）〜（ｇ）は、本発明の第４の実施の形態に係るインダクタンス素子の製造方法の一例を示す断面図である。
【符号の説明】
【００５８】
１…インダクタンス素子、２…導電性パターン、２ａ…上面、２ｂ…下面、２ｃ…第１のビーム、２ｄ…連結部、２ｅ…第２のビーム、３Ａ，３Ｂ…第１の膜、４Ａ，３Ｂ…第２の膜、５…アンカー部、１００…基板、１０１…絶縁膜、１０２Ａ…第１のポート、１０２Ｂ…第２のポート、１０３…座部、１０４Ａ，１０４Ｂ…グランド、１０５…駆動電極、１０５ｃ…第１のビーム、１０５ｄ…連結部、１０５ｅ…第２のビーム、１０５ｆ…連結部、１０５ｇ…接続端子、１０６…駆動電極用パッド、１０６ａ…パッド部、１０６ｂ…接続部、１０７…接続線、１０８…絶縁膜、１０９，１１０…犠牲層、１１１…第１のキャップ層、１１１ａ…抜き穴、１１２…第２のキャップ層、１１３…モールド樹脂
【図１】
2010093195.tif 000003
【図２】
2010093195.tif 000004
【図３】
2010093195.tif 000005
【図４】
2010093195.tif 000006
【図５】
2010093195.tif 000007
【図６】
2010093195.tif 000008
【図７】
2010093195.tif 000009
【図８】
2010093195.tif 000010
【図９】
2010093195.tif 000011
【図１０】
2010093195.tif 000012
【図１１】
2010093195.tif 000013
【図１２】
2010093195.tif 000014
【図１３】
2010093195.tif 000015
【図１４】
2010093195.tif 000016
【図１５】
2010093195.tif 000017
【図１６Ａ】
2010093195.tif 000018
【図１６Ｂ】
2010093195.tif 000019