(57)【要約】【課題】  入力電圧が立ち上がるときだけではなく、過電流または地絡によって出力電圧が低下した状態から、正常な状態に復帰するときにも、オーバーシュートの発生を抑制することができるレギュレータ装置およびそれを備える電子機器を提供する。【解決手段】  入力電圧に基づいて基準電圧を生成する基準電圧生成部１３と、出力電圧を分圧した分圧電圧を生成する分圧電圧生成部１４と、ＲＣフィルタ回路部１５と、ＲＣフィルタ回路部１５のコンデンサＣｆの電圧、および分圧電圧生成部１４によって生成された電圧が入力されるエラーアンプ２２を備え、エラーアンプ２２の出力に応じて、入力電圧を予め定める電圧値を有する電圧に変換して、出力部１２に与える電圧変換部１６と、出力部１２の電圧が低下したときに、ＲＣフィルタ回路部１５のコンデンサＣｆの電圧を低下させる電圧調整部１７とを備えている。【選択図】      図３
2010015471.tif 000002
【特許請求の範囲】
【請求項１】
入力部と出力部とを有し、前記入力部から入力される電圧の電圧値を変換して、前記出力部から出力するレギュレータ装置であって、
前記入力部から入力される電圧に基づいて基準電圧を生成する基準電圧生成部と、
前記出力部の電圧を分圧した分圧電圧を生成する分圧電圧生成部と、
抵抗素子およびコンデンサを備え、前記基準電圧が前記コンデンサに与えられるＲＣフィルタ回路部と、
前記ＲＣフィルタ回路部の前記コンデンサの電圧、および分圧電圧生成部によって生成された分圧電圧が入力される誤差増幅器を備え、該誤差増幅器の出力に応じて、前記入力部から入力される電圧を予め定める電圧値を有する電圧に変換して、出力部に与える電圧変換部と、
前記出力部の電圧が低下したときに、前記ＲＣフィルタ回路部の前記コンデンサの電圧を低下させる電圧調整部とを備えていることを特徴とするレギュレータ装置。
【請求項２】
前記誤差増幅器は、前記予め定める基準電圧が与えられる基準入力端子と、前記分圧電圧が与えられるフィードバック端子とを備え、
前記電圧調整部は、前記出力部の電圧の低下に伴って前記分圧電圧が低下したときに、前記基準入力端子とグランドとを導通させるスイッチング素子によって形成されることを特徴とする請求項１に記載のレギュレータ装置。
【請求項３】
前記分圧電圧生成部は、複数の抵抗素子が直列に接続される第１の抵抗素子群と、複数の抵抗素子が直列に接続され、第１の抵抗素子群と並列に接続される第２の抵抗素子群とを備え、
前記誤差増幅器に与えられる分圧電圧と、前記スイッチング素子に与えられる分圧電圧とは、異なる抵抗素子群によって生成されることを特徴とする請求項２に記載のレギュレータ装置。
【請求項４】
前記誤差増幅器は、前記予め定める基準電圧が与えられる基準入力端子と、前記分圧電圧が与えられるフィードバック端子とを備え、
前記電圧調整部は、前記基準入力端子にアノードが接続され、カソードに前記分圧電圧が与えられるダイオードによって形成されていることを特徴とする請求項１に記載のレギュレータ装置。
【請求項５】
前記分圧電圧生成部は、複数の抵抗素子が直列に接続される第１の抵抗素子群と、複数の抵抗素子が直列に接続され、第１の抵抗素子群と並列に接続される第２の抵抗素子群とを備え、
前記誤差増幅器に与えられる分圧電圧と、前記ダイオードのカソードに与えられる分圧電圧とは、異なる抵抗素子群によって生成されることを特徴とする請求項４に記載のレギュレータ装置。
【請求項６】
前記出力部と前記スイッチング素子の前記分圧電圧が与えられる部位との間に接続されるコンデンサをさらに含むことを特徴とする請求項２または３に記載のレギュレータ装置。
【請求項７】
前記スイッチング素子の前記分圧電圧が与えられる部位にカソードが接続され、グランドにアノードが接続される第２のダイオードを備えていることを特徴とする請求項４または５に記載のレギュレータ装置。
【請求項８】
前記基準電圧生成部と、前記分圧電圧生成部と、前記ＲＣフィルタ回路部と、前記電圧変換部と、前記電圧調整部との少なくとも一部が集積回路によって形成されていることを特徴とする請求項１〜７のいずれか１つに記載のレギュレータ装置。
【請求項９】
請求項１〜８のいずれか１つに記載のレギュレータ装置を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源起動時、電源変動時、または負荷変動時などで、出力される電圧のオーバーシュートが抑制されたレギュレータ装置およびそれを備える電子機器に関する。
【背景技術】
【０００２】
図１は、従来の技術のレギュレータ装置１を示す回路図である。レギュレータ装置１は、シリーズレギュレータであって、基準電圧生成部２と、出力トランジスタ３と、エラーアンプ４と、分圧用の抵抗素子Ｒ１，Ｒ２と、出力用のコンデンサＣとを備えている。
【０００３】
基準電圧生成部２は、入力される電圧に基づいて予め定める基準電圧ＶＲＥＦを生成する。出力トランジスタ３は、バイポーラトランジスタによって形成され、レギュレータ装置１の入力部５と出力部６との間に設けられる。出力トランジスタ３のエミッタは入力部５に接続され、コレクタは出力部６に接続されている。また出力トランジスタ３のベースは、エラーアンプ４の出力端子に接続されている。
【０００４】
エラーアンプ４は、基準電圧が与えられる基準入力端子と、分圧用の抵抗素子Ｒ１，Ｒ２によって分圧された電圧が与えられるフィードバック端子とを備える。ここでは、基準入力端子は非反転入力端子であり、フィードバック端子は反転入力端子としている。
【０００５】
分圧用の抵抗素子Ｒ１，Ｒ２は、出力部６とグランドとの間で直列に接続されている。分圧用の抵抗素子Ｒ１，Ｒ２の接続部分が、前記フィードバック端子に接続されている。出力用のコンデンサＣは、出力部６とグランドとの間に接続されて、出力部６から出力される電圧の急激な変動を抑制する。
【０００６】
レギュレータ装置１は、さらに、電源から所定の電圧が入力される電源起動時、電源の電圧が変動する電源変動時、または負荷の抵抗値が変動する負荷変動時などで、出力される電圧が所望の電圧よりも高くなってしまう、いわゆるオーバーシュートが発生してしまうことを抑制するために、オーバーシュート抑制用のＲＣフィルタ回路部７を備えている。ＲＣフィルタ回路部７は、遅延回路であって、抵抗素子Ｒｆと、コンデンサＣｆとを備えている。抵抗素子Ｒｆの一方の接続端子は、基準電圧生成部２に接続され、他方の接続端子は基準入力端子およびコンデンサＣｆの一方の接続端子に接続されている。コンデンサＣｆの他方の接続端子は、グランドに接続されている。
【０００７】
図２は、レギュレータ装置１の入力部５に入力される電圧（ＶＩＮ）と、基準電圧生成部２が生成する基準電圧（ＶＲＥＦ）と、エラーアンプ４の基準入力端子に与えられる電圧（ＶＲ）と、出力部６から出力される電圧（ＶＯＵＴ）とのそれぞれの波形を示す図である。図２において、横軸は時間を示し、縦軸はそれぞれの電圧についての電圧値を示している。ＶＩＮが時刻ｔ１で０Ｖから予め定める電圧値に立ち上がると、ＶＲＥＦは、これに伴って速やかに立ち上がるが、ＶＲは、ＲＣフィルタ回路部７の時定数によって緩やかに立ち上がる。このためＶＯＵＴについても時刻ｔ１からの立ち上がりが緩やかになり、ＶＯＵＴが予め定める電圧値に上昇するまでに図２に参照符８で指し示すような急激な電圧が上昇しても、ＶＯＵＴが予め定める電圧値を超えてしまうことが抑制される。
【０００８】
また従来の技術の電力制御装置では、複数の通電対象の一部がオン状態で、別の通電対象をオン状態にする場合、およびオン状態にある複数の通電対象の一部をオフ状態にする場合などで、電流の急激な増減を抑制するために、複数の通電対象に電力を供給する電力供給手段と通電対象との間が接続あるいは遮断に切り換えられる前に、電力供給手段の出力電圧を所定の立ち下がり定数で所定値以下に降下させる電圧降下手段を備えている（たとえば特許文献１参照）。
【０００９】
【特許文献１】特開平１０−１９８４３９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
図１に示すレギュレータ装置１では、ＶＩＮが立ち上がるときのオーバーシュートの発生を抑制することができるが、レギュレータ装置１の出力が過電流状態であったり、出力部６が地絡した状態から予め定める電圧値の電圧を出力する正常な状態に復帰したりする場合には、オーバーシュートが発生して、ＶＯＵＴが予め定める電圧値を超えてしまうおそれがある。
【００１１】
また特許文献１に記載される技術では、予め定められて通電対象への電力の供給の切換に応じて生じる電流の急激な増減を抑制することはできるが、通電対象への電力の供給の切換とは無関係に過電流状態となったり、通電対象が地絡した状態となったりする場合では、同様にオーバーシュートが発生してしまうおそれがある。
【００１２】
したがって本発明の目的は、入力電圧が立ち上がるときだけではなく、過電流または地絡によって出力電圧が低下した状態から、正常な状態に復帰するときにも、オーバーシュートの発生を抑制することができるレギュレータ装置およびそれを備える電子機器を提供することである。
【課題を解決するための手段】
【００１３】
本発明（１）は、入力部と出力部とを有し、前記入力部から入力される電圧の電圧値を変換して、前記出力部から出力するレギュレータ装置であって、
前記入力部から入力される電圧に基づいて基準電圧を生成する基準電圧生成部と、
前記出力部の電圧を分圧した分圧電圧を生成する分圧電圧生成部と、
前記基準電圧生成部によって生成された基準電圧、および分圧電圧生成部によって生成された分圧電圧を比較する比較部を備え、該比較部の比較結果に応じて、前記入力部から入力される電圧を予め定める電圧値を有する電圧に変換して、出力部に与える電圧変換部と、
抵抗素子およびコンデンサを備え、前記基準電圧を前記比較部に遅延して与えるＲＣフィルタ回路部と、
前記出力部の電圧が低下したときに、前記ＲＣフィルタ回路部の前記コンデンサの電圧を低下させる電圧調整部とを備えていることを特徴とするレギュレータ装置である。
また本発明（９）は、前記レギュレータ装置を備える電子機器である。
【発明の効果】
【００１４】
本発明（１）によれば、ＲＣフィルタ回路部は、基準電圧生成部によって生成された基準電圧を遅延して比較部に与えることができる。これによって、入力部から入力される電圧が急激に立ち上がったとしても、比較部で比較に用いられる基準電圧の急激な立ち上がりを抑制することができ、入力される電圧の立ち上がりに起因するオーバーシュートを抑制することができる。
【００１５】
また出力部の電圧が予め定める電圧値となっている定常状態では、コンデンサの電圧は基準電圧生成部によって生成される基準電圧に等しく保たれているが、出力部の電圧が低下すると、電圧調整部が、ＲＣフィルタ回路部のコンデンサの電圧を低下させることによって、比較部で比較に用いられる電圧の電圧値を低下させることができる。出力部の電圧が低下すると、分圧電圧生成部によって生成された電圧が低下してしまうが、これとともにＲＣフィルタ回路部の前記コンデンサの電圧も低下し、定常状態に復帰すると、前記コンデンサの電圧が緩やかに上昇することによって、出力部からの出力が過電流となる状態、または地絡した状態から、定常状態に復帰するときであっても、オーバーシュートが発生してしまうことを抑制することができる。
【００１６】
また本発明（９）によれば、前述したレギュレータ装置を備えることによって、レギュレータ装置から出力される電圧のオーバーシュートが抑制されるので、レギュレータ装置から出力される電圧が供給される電子機器の各部において、安定した動作が確保され、信頼性の向上された電子機器を実現することができる。
【発明を実施するための最良の形態】
【００１７】
図３は、本発明の実施の一形態のレギュレータ装置１０の構成を示す回路図である。レギュレータ装置１０は、シリーズレギュレータであって、入力部１１および出力部１２と、基準電圧生成部１３と、分圧電圧生成部１４と、ＲＣフィルタ回路部１５と、電圧変換部１６と、電圧調整部１７と、出力用のコンデンサ１８とを備えている。
【００１８】
レギュレータ装置１０は、入力部１１から入力される電圧の電圧値を変換して、出力部１２から出力する。入力部１１は、バッテリなどの直流電源１９に接続される。本発明の各実施の形態における接続は、直接接続されてもよく、または導電性を有する配線部材を介して電気的に接続されてもよい。入力部１１には、直流電源１９が入力される。以後、入力部１１に入力される電圧を入力電圧という。出力部１２には、出力部１２から出力される電圧が印加されて動作する負荷回路が接続される。以後、出力部１２から出力される電圧を出力電圧という。
【００１９】
基準電圧生成部１３は、入力部１１とグランドとに接続され、入力電圧に基づいて予め定める基準電圧ＶＲＥＦを生成する。基準電圧生成部１３は、たとえば複数の抵抗素子を備え、入力される電圧を分圧することによって予め定める基準電圧ＶＲＥＦを生成する。
【００２０】
分圧電圧生成部１４は、出力部１２に接続され、出力部１２の電圧を分圧した分圧電圧を生成する。分圧電圧生成部１４は、２つの抵抗素子Ｒ１，Ｒ２を備えている。抵抗素子Ｒ１，Ｒ２は、出力部１２とグランドとの間で直列に接続されている。抵抗素子Ｒ１の一方の端子が出力部１２に接続され、他方の端子が抵抗素子Ｒ２の一方の端子に接続される。また抵抗素子Ｒ２の他方の端子がグランドに接続されている。抵抗素子Ｒ１，Ｒ２の抵抗値は、予め定める基準電圧ＶＲＥＦの電圧値と、レギュレータ装置１０が出力すべき出力電圧の電圧値に応じて設定されている。
【００２１】
ＲＣフィルタ回路部１５は、遅延回路であって、抵抗素子Ｒｆと、コンデンサＣｆとを備えている。抵抗素子Ｒｆの一方の接続端子は、基準電圧生成部１３に接続され、他方の接続端子はコンデンサＣｆの一方の接続端子に接続されている。コンデンサＣｆの他方の接続端子は、グランドに接続されている。
【００２２】
電圧変換部１６は、出力トランジスタであるＰＮＰ型のバイポーラトランジスタ２１と、誤差増幅器（以下、エラーアンプという）２２とを備えている。バイポーラトランジスタ２１のエミッタは入力部１１に接続され、コレクタは出力部１２に接続され、ベースはエラーアンプ２２に接続されている。
【００２３】
エラーアンプ２２は、２つの入力端子を有し、２つの入力端子のうちの一方は、予め定める基準電圧が与えられる基準入力端子２３であり、他方は、分圧電圧生成部１４からの分圧電圧が与えられるフィードバック端子２４である。ここでは基準入力端子２３は、反転入力端子であり、フィードバック端子２４は、非反転入力端子である。エラーアンプ２２の出力端子２５は、バイポーラトランジスタ２１のベースに接続されている。基準入力端子２３は、コンデンサＣｆの一方の端子および抵抗素子Ｒｆの一方の端子にそれぞれ接続されている。したがって基準入力端子２３には、コンデンサＣｆの両端子間に生じる電圧が印加される。
【００２４】
フィードバック端子２４は、抵抗素子Ｒ１，Ｒ２の接続部位に接続されている。出力電圧をＶＯＵＴとし、フィードバック端子２４に入力される分圧電圧をＦＢとすると、定常状態では、ＦＢは、式（１）を満たす。
ＦＢ＝ＶＯＵＴ×Ｒ２／（Ｒ１＋Ｒ２）                            …（１）
【００２５】
電圧調整部１７は、出力部１２の電圧が低下したときに、ＲＣフィルタ回路部１５のコンデンサＣｆの電圧を低下させる。具体的には電圧調整部１７は、ＰＮＰ型のバイポーラトランジスタＱ１によって形成されている。バイポーラトランジスタＱ１のエミッタは、エラーアンプ２２の基準入力端子２３に接続され、コレクタはグランドに接続され、ベースは、エラーアンプ２２のフィードバック端子２４に接続されている。
【００２６】
出力用のコンデンサ１８は、出力部１２とグランドとの間に接続されて、出力部１２から出力される電圧の急激な変動を抑制する。
【００２７】
図４は、レギュレータ装置１０の出力部１２の出力電圧（ＶＯＵＴ）と、エラーアンプ２２のフィードバック端子２４に与えられる電圧（ＶＲ）と、エラーアンプ２２の基準入力端子２３に与えられる電圧（ＶＲ）とのそれぞれの波形を示す図である。ここでは、定常状態で動作しているときに、出力部１２が所定の時間Ｔ１の間、地絡した状態となり、再び定常状態で動作する場合について示している。ここでレギュレータ装置１０の出力電圧の電圧値は、定常状態でＶａであるとする。
【００２８】
時刻ｔ０では、定常状態であって、ＶＯＵＴ＝Ｖａとなり、ＦＢ＝Ｖａ×Ｒ２／（Ｒ１＋Ｒ２）となり、ＶＲ＝ＶＲＥＦとなっている。時刻ｔ１において、出力部１２が地絡するとＶＯＵＴがグランド（ＧＮＤ）レベルに低下し、またＦＢについてもグランドレベルに低下する。またバイポーラトランジスタＱ１のベースの電圧がグランド（ＧＮＤ）レベルに低下するので、コンデンサＣｆに蓄積されている電荷が放出されて、ＶＲの電圧値は、グランドレベルからバイポーラトランジスタＱ１のベースエミッタ間の電圧の電圧値であるＶＢＥとなる。
【００２９】
時刻ｔ０から時間Ｔ１が経過して、時刻ｔ２で地絡した状態が解消されると、コンデンサＣｆに電荷が蓄積され始め、コンデンサＣｆの両端子間の電圧が、抵抗素子Ｒｆの抵抗値とコンデンサＣｆの容量によって定められる時定数に応じて、緩やかに上昇する。このためにＦＢおよびＶＯＵＴについても、グランドレベルから緩やか上昇し、ＶＯＵＴ＝Ｖａに復帰するまでの間で、図４の参照符２６で示すように、ＶＯＵＴが瞬間的に上昇する。抵抗素子Ｒｆの抵抗値とコンデンサＣｆの容量とは、ＶＯＵＴの電圧値がグランドレベルからＶａに復帰する途中で、瞬間的に上昇したとしても、この瞬間的に上昇したＶＯＵＴの電圧値がＶａ以下となるように選ばれる。これによってＶＯＵＴが瞬間的に上昇しても、ＶＯＵＴ＜Ｖａとなるので、ＶＯＵＴがＶａを超えて大きくなってしまうことが抑制され、すなわちオーバーシュートを抑制することができる。
【００３０】
またレギュレータ装置１０では、入力電圧が立ち上がるときには、図１および２に示すレギュレータ装置１と同様に動作するので、入力電圧が立ち上がるときのオーバーシュートを抑制することができる。
【００３１】
図５は、本発明の実施のさらに他の形態のレギュレータ装置３０の構成を示す回路図である。レギュレータ装置３０は、スイッチングレギュレータであって、レギュレータ装置１０とは基本的に電圧変換部１６の構成のみが異なり、その他の構成は、レギュレータ装置１０と同様であるので、同様の構成には同様の参照符号を付してその説明を省略する。
【００３２】
レギュレータ装置３０は、入力部１１および出力部１２と、基準電圧生成部１３と、分圧電圧生成部１４と、ＲＣフィルタ回路部１５と、電圧変換部１６ａと、電圧調整部１７と、出力用のコンデンサ１８とを備えている。
【００３３】
電圧変換部１６ａは、出力トランジスタであるＰチャネルの電界効果型トランジスタ３１と、エラーアンプ２２と、スイッチング制御部３２と、ダイオードＤ１と、コイルＬ１とを備えている。電界効果型トランジスタ３１は、ＭＯＳ（Metal Oxide Semiconductor
）トランジスタによって実現されている。電界効果型トランジスタ３１のソースは、入力部１１に接続され、ドレインは、ダイオードＤ１のカソードと、コイルＬ１の一方の端子とに接続されている。ダイオードＤ１のアノードは、グランドに接続されている。コイルＬ１の他方の端子は、出力部１２に接続されている。
【００３４】
エラーアンプ２２の出力端子２５は、スイッチング制御部３２に接続されている。スイッチング制御部３２は、エラーアンプ２２の出力端子２５から与えられる信号に応じて、電界効果型トランジスタ３１のゲートにスイッチング信号を与え、電界効果型トランジスタ３１をオンオフ制御する。これによって、入力電圧を、予め定める電圧値の出力電圧に変換することができる。
【００３５】
以上のようなレギュレータ装置３０は、レギュレータ装置１０とは電圧変換部１６の構成が異なるのみであって、前述した実施の形態と同様の効果を達成することができる。
【００３６】
図６は、本発明の実施のさらに他の形態のレギュレータ装置４０の構成を示す回路図である。レギュレータ装置４０は、シリーズレギュレータであって、図３に示すレギュレータ装置１０とは電圧調整部１７の構成のみが異なり、その他の構成はレギュレータ装置１０と同様であるので、同様の構成には同様の参照符号を付してその説明を省略する。レギュレータ装置４０の電圧調整部１７ａは、ＰチャネルのＭＯＳトランジスタＱ２によって形成されている。ＭＯＳトランジスタＱ２のソースは、基準入力端子２３に接続され、ドレインはグランドに接続され、ゲートは、フィードバック端子２４に接続されている。このような構成であっても、出力部１２が地絡した状態となって、ＶＯＵＴが低下したときには、コンデンサＣｆに蓄積された電荷が放出されて、前述したレギュレータ装置１０と同様に動作し、同様の効果を達成することができる。
【００３７】
本発明の実施のさらに他の形態のレギュレータ装置では、図５に示すレギュレータ装置３０において、このレギュレータ装置３０の電圧調整部１７に代えて、図６に示すレギュレータ装置４０の電圧調整部１７ａを備える構成としてもよい。このような構成であっても、出力部１２が地絡した状態となって、ＶＯＵＴが低下したときには、コンデンサＣｆに蓄積された電荷が放出されて、前述したレギュレータ装置３０と同様に動作し、同様の効果を達成することができる。
【００３８】
図７は、本発明の実施のさらに他の形態のレギュレータ装置５０の構成を示す回路図である。レギュレータ装置５０は、シリーズレギュレータであって、図３に示すレギュレータ装置１０とは電圧調整部１７の構成のみが異なり、その他の構成はレギュレータ装置１０と同様であるので、同様の構成には同様の参照符号を付してその説明を省略する。レギュレータ装置５０の電圧調整部１７ｂは、ダイオードＤ２によって形成されている。ダイオードＤ２のアノードは、基準入力端子２３に接続され、カソードは、フィードバック端子２４に接続されている。ただし、レギュレータ装置６０では、ＶＯＵＴがグランドレベルになった場合でも、ＶＲは以下の式（２）で定められる電圧までしか低下しない。
ＶＲ＝(ＶＲＥＦ・(Ｒ１//Ｒ２)＋Ｒｆ・ＶＦ)/(Ｒｆ＋Ｒ１//Ｒ２)  …（２）
ただし、ＶＯＵＴ＝０のとき
【００３９】
式（２）において、ＶＲＥＦは、予め定める基準電圧であり、Ｒ１は抵抗素子Ｒ１の抵抗値であり、Ｒ２は抵抗素子Ｒ２の抵抗値であり、Ｒｆは抵抗素子Ｒｆの抵抗値であり、ＶＦはダイオードＤ２の立ち上がり電圧であり、Ｒ１//Ｒ２は、抵抗素子Ｒ１，Ｒ２によって形成される並列回路の合成抵抗を示す。ここで、抵抗素子Ｒ１，Ｒ２の抵抗値が抵抗素子Ｒｆの抵抗値と比較して大きいと、ＶＲが十分ににくくならず、オーバーシュートの抑制効果が低下するので、抵抗素子Ｒｆの抵抗値は、抵抗素子Ｒ１，Ｒ２の抵抗値よりも十分に大きな値とし、好ましくは１０倍以上大きな値とする。これによって、出力部１２が地絡した状態となってＶＯＵＴが低下したときには、レギュレータ装置６０においても、コンデンサＣｆに蓄積された電荷が放出されて、前述したレギュレータ装置１０と同様に動作し、同様の効果を達成することができる。ダイオードＤ２の順方向の降下電圧は、前述したバイポーラトランジスタＱ１のエミッタベース間の電圧ＶＢＥとほぼ等しいので、ＶＲは、図４に示す波形とほぼ等しくなる。
【００４０】
本発明の実施のさらに他の形態のレギュレータ装置では、図５に示すレギュレータ装置３０において、このレギュレータ装置３０の電圧調整部１７に代えて、図７に示すレギュレータ装置５０の電圧調整部１７ｂを備える構成としてもよい。このような構成であっても、出力部１２が地絡した状態となって、ＶＯＵＴが低下したときには、コンデンサＣｆに蓄積された電荷が放出されて、前述したレギュレータ装置３０と同様に動作し、同様の効果を達成することができる。
【００４１】
図８は、本発明の実施のさらに他の形態のレギュレータ装置６０の構成を示す回路図である。レギュレータ装置６０は、シリーズレギュレータであって、図３に示すレギュレータ装置１０とは分圧電圧生成部１４の構成のみが異なり、その他の構成はレギュレータ装置１０と同様であるので、同様の構成には同様の参照符号を付してその説明を省略する。レギュレータ装置６０の分圧電圧生成部１４ａは、第１の抵抗素子群である前述した抵抗素子Ｒ１，Ｒ２に加えて、第２の抵抗素子群である抵抗素子Ｒ３，Ｒ４を備えている。抵抗素子Ｒ３，Ｒ４は、出力部１２とグランドとの間で直列に接続されている。抵抗素子Ｒ３の一方の端子が出力部１２に接続され、他方の端子が抵抗素子Ｒ４の一方の端子に接続される。また抵抗素子Ｒ４の他方の端子がグランドに接続されている。抵抗素子Ｒ３，Ｒ４が出力電圧を分圧する分圧比は、分圧電圧生成部１４の抵抗素子Ｒ１，Ｒ２が出力電圧を分圧する分圧比とほぼ等しく、抵抗素子Ｒ１，Ｒ２，Ｒ３，Ｒ４の抵抗値をそれぞれＲ１，Ｒ２，Ｒ３，Ｒ４とすると、Ｒ３／Ｒ４≒Ｒ１／Ｒ２に設定されている。より好ましくは、Ｒ３／Ｒ４＝Ｒ１／Ｒ２に設定する。
【００４２】
フィードバック端子２４は、抵抗素子Ｒ１，Ｒ２の接続部位に接続されているが、バイポーラトランジスタＱ１のベースは、フィードバック端子２４および抵抗素子Ｒ１，Ｒ２の接続部位には接続されず、抵抗素子Ｒ３，Ｒ４の接続部位に接続されている。このような構成であっても、出力部１２が地絡した状態となって、ＶＯＵＴが低下したときには、コンデンサＣｆに蓄積された電荷が放出されて、前述したレギュレータ装置１０と同様に動作し、同様の効果を達成することができる。
【００４３】
またレギュレータ装置１０では、抵抗素子Ｒ１，Ｒ２が、エラーアンプ２２に適切な帰還電流を流すための抵抗値に選ばれているので、これらの抵抗値を、バイポーラトランジスタＱ１を駆動するための電流を流すために適切な抵抗値に設定することができない場合があるが、レギュレータ装置６０では、抵抗素子Ｒ１，Ｒ２とは別に抵抗素子Ｒ３，Ｒ４を設けることによって、抵抗素子Ｒ３，Ｒ４の抵抗値を、バイポーラトランジスタＱ１を駆動するための電流を流すために適切な抵抗値に設定することができるようになり、より最適な設計を実現することができる。
【００４４】
本発明の実施のさらに他の形態のレギュレータ装置では、図５に示すレギュレータ装置３０において、このレギュレータ装置３０の分圧電圧生成部１４に代えて、図８に示すレギュレータ装置５０の分圧電圧生成部１４ａを備える構成としてもよい。ここでフィードバック端子２４は、抵抗素子Ｒ１，Ｒ２の接続部位に接続されているが、バイポーラトランジスタＱ１のベースは、フィードバック端子２４および抵抗素子Ｒ１，Ｒ２の接続部位には接続されず、抵抗素子Ｒ３，Ｒ４の接続部位に接続されている。このような構成であっても、出力部１２が地絡した状態となって、ＶＯＵＴが低下したときには、コンデンサＣｆに蓄積された電荷が放出されて、前述したレギュレータ装置３０と同様に動作し、同様の効果を達成することができ、またレギュレータ装置６０のように、抵抗素子Ｒ３，Ｒ４の抵抗値を、バイポーラトランジスタＱ１を駆動するための電流を流すために適切な抵抗値に設定することができるようになり、より最適な設計を実現することができる。
【００４５】
本発明の実施のさらに他の形態のレギュレータ装置では、前述した分圧電圧生成部１４ａを備えるレギュレータ装置において、バイポーラトランジスタＱ１を、ＰチャネルのＭＯＳトランジスタＱ２に代えて構成してもよく、ダイオードＤ２に代えて構成してもよい。バイポーラトランジスタＱ１を、ＰチャネルのＭＯＳトランジスタＱ２に代える場合には、ＭＯＳトランジスタＱ２のソースは、基準入力端子２３に接続され、ドレインはグランドに接続され、ゲートは、抵抗素子Ｒ３，Ｒ４の接続部位に接続される。また電圧調整部１７ｃのバイポーラトランジスタＱ１を、ダイオードＤ２に代える場合には、ダイオードＤ２のアノードは、基準入力端子２３に接続され、カソードは、抵抗素子Ｒ３，Ｒ４の接続部位に接続される。このような構成であっても、バイポーラトランジスタＱ１を用いる場合と同様の効果を達成することができる。
【００４６】
図９は、本発明の実施のさらに他の形態のレギュレータ装置７０の構成を示す回路図である。レギュレータ装置７０は、シリーズレギュレータであって、図８に示すレギュレータ装置６０とは電圧調整部１７の構成のみが異なり、その他の構成はレギュレータ装置６０と同様であるので、同様の構成には同様の参照符号を付してその説明を省略する。レギュレータ装置６０の電圧調整部１７ｃは、図８に示すレギュレータ装置６０の電圧調整部１７の構成に付加して、コンデンサＣ１を備えている。すなわち電圧調整部１７ｄは、バイポーラトランジスタＱ１と、コンデンサＣ１とを備えている。
【００４７】
コンデンサＣ１の一方の端子は出力部１２に接続され、他方の端子はバイポーラトランジスタＱ１のベースに接続されている。すなわちコンデンサＣ１は、抵抗素子Ｒ３に並列に接続されている。
【００４８】
過電流またはハーフショートによって、出力電圧ＶＯＵＴが瞬時に低下するとバイポーラトランジスタＱ１のベースの電圧ＶＢは、コンデンサＣ１によって急激に引き下げられ、同時にエラーアンプの基準入力端子２３に与えられる電圧ＶＲも引き下げられる。
【００４９】
図１０は、レギュレータ装置７０の出力部１２の出力電圧（ＶＯＵＴ）と、バイポーラトランジスタＱ１のベースに与えられる電圧（ＶＢ）と、エラーアンプ２２の基準入力端子２３に与えられる電圧（ＶＲ）とのそれぞれの波形を示す図である。ここでは、定常状態で動作しているときに、出力部１２が所定の時間Ｔ２の間、ハーフショートした状態となり、再び定常状態で動作する場合について示している。ここでレギュレータ装置７０の出力電圧の電圧値は、定常状態で５ボルト（Ｖ）であるとする。また定常状態におけるＶＢ（≒ＶＲＥＦ）が１．２５Ｖであり、バイポーラトランジスタＱ１のベースエミッタ電圧ＶＢＥを０．７Ｖとする。
【００５０】
時刻ｔ０では、定常状態であって、ＶＯＵＴ＝５Ｖとなり、ＶＢ＝ＶＲ＝１．２５Ｖとなっている。時刻ｔ１において、出力部１２がハーフショートするとＶＯＵＴが５Ｖとグランド（ＧＮＤ）レベルとの間の半分まで低下し、すなわちＶＯＵＴ＝２．５Ｖまで低下したとする。このときＶＢが−１．２５Ｖまで低下し、これに伴って、ＶＲが−１．２５＋０．７＝−０．５５Ｖまで低下して、ＶＢとＶＲとは、グランドレベル以下まで引き下げられる。
【００５１】
時刻ｔ０から時間Ｔ２が経過して、時刻ｔ２でハーフショートが解消されると、ＶＲはＲＣフィルタ回路部１５の時定数に応じて緩やかに上昇する。ＲＣフィルタ回路部１５の時定数は、抵抗素子Ｒｆの抵抗値をＲｆとし、コンデンサＣｆの容量をＣｆとするとＲｆ×Ｃｆである。またＶＢについても、抵抗素子Ｒ３，Ｒ４およびコンデンサＣ１から成る回路の時定数に応じて、時刻ｔ２から緩やかに上昇する。抵抗素子Ｒ３，Ｒ４およびコンデンサＣ１から成る回路の時定数は、抵抗素子Ｒ２の抵抗値をＲ２とし、抵抗素子Ｒ３の抵抗値をＲ３とし、コンデンサＣ１の容量をＣ１とすると、（Ｒ３//Ｒ４）×Ｃ１で表される。ここで、Ｒ３//Ｒ４は、抵抗素子Ｒ３，Ｒ４によって形成される並列回路の合成抵抗を示す。以上のような動作によって、時刻ｔ２からのＶＯＵＴの上昇も緩やかになり、これによってＶＯＵＴが定常状態の電圧に戻るまでに、図１０の参照符７１で示すように、ＶＯＵＴが瞬間的に上昇しても、ＶＯＵＴ＜５Ｖとなるので、ＶＯＵＴが５Ｖを超えて大きくなってしまうことが抑制され、すなわちオーバーシュートを抑制することができる。
【００５２】
前述した各実施の形態では、過電流または地絡の状態となることによって、出力電圧がグランドレベルまで低下した場合には、有効であるが、ハーフショートまたは瞬時の低下などによって、出力電圧がグランドレベルまで低下しない場合、たとえば定常状態における出力電圧の１／２程度しか低下しない場合には、有効であるとは言えないが、レギュレータ装置７０では、ハーフショートまたは瞬時の低下などによって、出力電圧がグランドレベルまで低下しない場合であっても、オーバーシュートを抑制することができる。
【００５３】
本発明の実施のさらに他の形態のレギュレータ装置では、図５に示すレギュレータ装置３０において、このレギュレータ装置３０の電圧調整部１７に代えて、図１０に示すレギュレータ装置７０の電圧調整部１７ｃを備え、レギュレータ装置３０の分圧電圧生成部１４に代えて、図１０に示すレギュレータ装置７０の分圧電圧生成部１４ａを備える構成としてもよい。このような構成であっても、出力部１２が地絡した状態となって、ＶＯＵＴが低下したときには、コンデンサＣｆに蓄積された電荷が放出されて、前述したレギュレータ装置３０と同様に動作し、同様の効果を達成することができ、さらに図１０に示すレギュレータ装置１０と同様に、ハーフショートまたは瞬時の低下などによって、出力電圧がグランドレベルまで低下しない場合であっても、オーバーシュートを抑制することができる。
【００５４】
本発明の実施のさらに他の形態のレギュレータ装置では、前述の各実施の形態における電圧調整部１７ｄのバイポーラトランジスタＱ１を、ＰチャネルのＭＯＳトランジスタＱ２に代えて構成してもよく、ダイオードＤ２に代えて構成してもよい。電圧調整部１７ｃのバイポーラトランジスタＱ１を、ＰチャネルのＭＯＳトランジスタＱ２に代える場合には、ＭＯＳトランジスタＱ２のソースは、基準入力端子２３に接続され、ドレインはグランドに接続され、ゲートは、抵抗素子Ｒ３，Ｒ４の接続部位に接続される。また電圧調整部１７ｃのバイポーラトランジスタＱ１を、ダイオードＤ２に代える場合には、ダイオードＤ２のアノードは、基準入力端子２３に接続され、カソードは、抵抗素子Ｒ３，Ｒ４の接続部位に接続される。このような構成であっても、電圧調整部１７ｃと同様に動作して、同様の効果を達成することができる。
【００５５】
図１１は、本発明の実施のさらに他の形態のレギュレータ装置８０の構成を示す回路図である。レギュレータ装置８０は、シリーズレギュレータであって、図３に示すレギュレータ装置１０とは電圧調整部１７の構成のみが異なり、その他の構成はレギュレータ装置１０と同様であるので、同様の構成には同様の参照符号を付してその説明を省略する。レギュレータ装置８０の電圧調整部１７ｄは、図３に示す電圧調整部１７の構成に加えて、位相補償用のコンデンサＣ２を備える構成である。
【００５６】
コンデンサＣ２の一方の端子は、出力部１２に接続され、他方の端子はフィードバック端子２４およびバイポーラトランジスタＱ１のベースに接続されている。またレギュレータ装置８０は、レギュレータ装置７０において、抵抗素子Ｒ３を抵抗素子Ｒ１と兼用し、抵抗素子Ｒ４を抵抗素子Ｒ２と兼用する構成である。したがって、基本的にレギュレータ装置８０は、抵抗素子Ｒ１，Ｒ２と、抵抗素子Ｒ３，Ｒ４とを別々に設けることによって生じる効果を除いて、レギュレータ装置７０と同様の効果を達成することができる。
【００５７】
本発明の実施のさらに他の形態のレギュレータ装置では、図５に示すレギュレータ装置３０において、このレギュレータ装置３０の電圧調整部１７に代えて、図１１に示すレギュレータ装置８０の電圧調整部１７ｄを備える構成としてもよい。このような構成であっても、前述したレギュレータ装置７０と同様の効果を達成することができる。
【００５８】
本発明の実施のさらに他の形態のレギュレータ装置では、前述の各実施の形態における電圧調整部１７ｄのバイポーラトランジスタＱ１を、ＰチャネルのＭＯＳトランジスタＱ２に代えて構成してもよい。電圧調整部１７ｄのバイポーラトランジスタＱ１を、ＰチャネルのＭＯＳトランジスタＱ２に代える場合には、ＭＯＳトランジスタＱ２のソースは、基準入力端子２３に接続され、ドレインはグランドに接続され、ゲートは、抵抗素子Ｒ３，Ｒ４の接続部位に接続される。このような構成であっても、電圧調整部１７ｃと同様に動作して、同様の効果を達成することができる。
【００５９】
図１２は、本発明の実施のさらに他の形態のレギュレータ装置９０の構成を示す回路図である。レギュレータ装置９０は、シリーズレギュレータであって、図９に示すレギュレータ装置７０とは電圧調整部１７ｃの構成のみが異なり、その他の構成はレギュレータ装置７０と同様であるので、同様の構成には同様の参照符号を付してその説明を省略する。レギュレータ装置９０の電圧調整部１７ｅは、図９に示すレギュレータ装置７０の電圧調整部１７ｃの構成に付加して、ダイオードＤ３を備えている。すなわち電圧調整部１７ｅは、抵抗素子Ｒ３，Ｒ４と、バイポーラトランジスタＱ１と、コンデンサＣ１と、ダイオードＤ３とを備えている。
【００６０】
ダイオードＤ３のアノードは、グランドに接続され、カソードは、バイポーラトランジスタＱ１のベースに接続されている。すなわちダイオードＤ３は、抵抗素子Ｒ４に並列に接続されている。前述した図９に示すレギュレータ装置７０では、コンデンサＣ１を備えているので、エラーアンプ２２の基準入力端子２３に与えられる電圧（ＶＲ）がグランドレベル以下に引き下げられる。基準入力端子２３に負電圧が入力されることが好ましくないエラーアンプ２２が用いられる場合には、電圧調整部１７ｅのようにダイオードＤ３を備える構成とする。これによって、過電流またはハーフショートによってＶＯＵＴが瞬時に低下し、バイポーラトランジスタＱ１のベースの電圧ＶＢが、コンデンサＣ１によって急激に引き下げられたときに、ダイオードＤ３によってバイポーラトランジスタＱ１のベースの電圧ＶＢが、ダイオードＤ３の立ち上がり電圧（−ＶＦ）にクランプされる。これによってエラーアンプ２２の基準入力端子２３は０Ｖ程度にクランプされ、エラーアンプ２２に負電圧が入力されてしまうことが抑制され、エラーアンプ２２の誤動作を抑制することができる。したがって、信頼性の向上されたレギュレータ装置が実現される。
【００６１】
本発明の実施のさらに他の形態のレギュレータ装置では、図５に示すレギュレータ装置３０において、このレギュレータ装置３０の電圧調整部１７に代えて、図１２に示すレギュレータ装置９０の電圧調整部１７ｆを備え、レギュレータ装置３０の分圧電圧生成部１４に代えて、図１２に示すレギュレータ装置９０の分圧電圧生成部１４ａを備える構成としてもよい。このような構成であっても、前述したレギュレータ装置３０，９０と同様の効果を達成することができる。
【００６２】
本発明の実施のさらに他の形態のレギュレータ装置では、前述の各実施の形態における電圧調整部１７ｅのバイポーラトランジスタＱ１を、ＰチャネルのＭＯＳトランジスタＱ２に代えて構成してもよい。電圧調整部１７ｅのバイポーラトランジスタＱ１を、ＰチャネルのＭＯＳトランジスタＱ２に代える場合には、ＭＯＳトランジスタＱ２のソースは、基準入力端子２３に接続され、ドレインはグランドに接続され、ゲートは、抵抗素子Ｒ３，Ｒ４の接続部位に接続される。このような構成であっても、電圧調整部１７ｅと同様に動作して、同様の効果を達成することができる。
【００６３】
図１３は、本発明の実施のさらに他の形態のレギュレータ装置１００の構成を示す回路図である。レギュレータ装置１００は、シリーズレギュレータであって、図１１に示すレギュレータ装置８０とは電圧調整部１７ｆの構成のみが異なり、その他の構成はレギュレータ装置８０と同様であるので、同様の構成には同様の参照符号を付してその説明を省略する。レギュレータ装置１００の電圧調整部１７ｆは、図１１に示す電圧調整部１７ｄの構成に加えて、ダイオードＤ３を備える構成である。ダイオードＤ３のアノードは、グランドに接続され、カソードは、バイポーラトランジスタＱ１のベースに接続されている。すなわちダイオードＤ３は、抵抗素子Ｒ２に並列に接続されている。またレギュレータ装置１００は、レギュレータ装置９０において、抵抗素子Ｒ３を抵抗素子Ｒ１と兼用し、抵抗素子Ｒ４を抵抗素子Ｒ２と兼用する構成である。したがって、基本的にレギュレータ装置１００は、抵抗素子Ｒ１，Ｒ２と、抵抗素子Ｒ３，Ｒ４とを別々に設けることによって生じる効果を除いて、レギュレータ装置９０と同様の効果を達成することができる。
【００６４】
本発明の実施のさらに他の形態のレギュレータ装置では、図５に示すレギュレータ装置３０において、このレギュレータ装置３０の電圧調整部１７に代えて、図１３に示すレギュレータ装置１００の電圧調整部１７ｆを備える構成としてもよい。このような構成であっても、前述したレギュレータ装置１００と同様の効果を達成することができる。
【００６５】
本発明の実施のさらに他の形態のレギュレータ装置では、前述の各実施の形態における電圧調整部１７ｆのバイポーラトランジスタＱ１を、ＰチャネルのＭＯＳトランジスタＱ２に代えて構成してもよい。電圧調整部１７ｆのバイポーラトランジスタＱ１を、ＰチャネルのＭＯＳトランジスタＱ２に代える場合には、ＭＯＳトランジスタＱ２のソースは、基準入力端子２３に接続され、ドレインはグランドに接続され、ゲートは、抵抗素子Ｒ３，Ｒ４の接続部位に接続される。このような構成であっても、電圧調整部１７ｆと同様に動作して、同様の効果を達成することができる。
【００６６】
図１４は、本発明の実施のさらに他の形態のレギュレータ装置１１０の構成を示す回路図である。レギュレータ装置１１０は、図３に示すレギュレータ装置１０と同様の回路構成であるが、基準電圧生成部１３と、分圧電圧生成部１４と、ＲＣフィルタ回路部１５の抵抗素子Ｒｆと、電圧変換部１６と、電圧調整部１７とが集積回路によって形成されている。このように集積化することによって、レギュレータ装置を小形化することができ、汎用性を向上させることができる。
【００６７】
図１５は、本発明の実施のさらに他の形態のレギュレータ装置１２０の構成を示す回路図である。レギュレータ装置１２０は、基本的には、図１３に示すレギュレータ装置１００に類似し、レギュレータ装置１００においてコンデンサＣ２の他方の端子と、エラーアンプ２２のフィードバック端子２４との間に抵抗素子Ｒ５が接続される構成である。抵抗素子Ｒ５によって、抵抗素子Ｒ１とは独立して、コンデンサＣ１の両端子間の電圧を調整することができ、またレギュレータ装置１００と同様の効果を達成することができる。
【００６８】
またレギュレータ装置１２０では、基準電圧生成部１３と、電圧変換部１６の電界効果型トランジスタ３１、スイッチング制御部３２およびエラーアンプ２２と、電圧調整部のバイポーラトランジスタＱ１およびダイオードＤ３とが集積回路によって形成されている。このように集積化することによって、レギュレータ装置を小形化することができ、汎用性を向上させることができる。
【００６９】
また本発明の実施のさらに他の形態では、前述した各実施の形態のレギュレータ装置において、基準電圧生成部１３と、分圧電圧生成部１４と、ＲＣフィルタ回路部１５と、電圧変換部１６と、電圧調整部１７との少なくとも一部が集積回路によって形成される構成としてもよい。
【００７０】
図１６は、本発明に実施の一形態の電子機器１３０を示すブロック図である。電子機器１３０は、レギュレータ装置１３１と、レギュレータ装置１３１の出力電圧が印加されて動作する回路部１３２を含んで構成される。回路部１３２は、たとえばマイクロコンピュータなどである。レギュレータ装置３１１は、前述した各実施の形態のうちのいずれか１つによって構成されている。このような電子機器１３０では、レギュレータ装置１３１から出力される電圧のオーバーシュートが抑制されるので、レギュレータ装置１３１から出力される電圧が供給される回路部１３２において、安定した動作が確保され、信頼性が向上される。
【図面の簡単な説明】
【００７１】
【図１】従来の技術のレギュレータ装置１を示す回路図である。
【図２】レギュレータ装置１の入力部５に入力される電圧（ＶＩＮ）と、基準電圧生成部２が生成する基準電圧（ＶＲＥＦ）と、エラーアンプ４の基準入力端子に与えられる電圧（ＶＲ）と、出力部６から出力される電圧（ＶＯＵＴ）とのそれぞれの波形を示す図である。
【図３】本発明の実施の一形態のレギュレータ装置１０の構成を示す回路図である。
【図４】レギュレータ装置１０の出力部１２の出力電圧（ＶＯＵＴ）と、エラーアンプ２２のフィードバック端子２４に与えられる電圧（ＦＢ）と、エラーアンプ２２の基準入力端子２３に与えられる電圧（ＶＲ）とのそれぞれの波形を示す図である。
【図５】本発明の実施のさらに他の形態のレギュレータ装置３０の構成を示す回路図である。
【図６】本発明の実施のさらに他の形態のレギュレータ装置４０の構成を示す回路図である。
【図７】本発明の実施のさらに他の形態のレギュレータ装置５０の構成を示す回路図である。
【図８】本発明の実施のさらに他の形態のレギュレータ装置６０の構成を示す回路図である。
【図９】本発明の実施のさらに他の形態のレギュレータ装置７０の構成を示す回路図である。
【図１０】レギュレータ装置７０の出力部１２の出力電圧（ＶＯＵＴ）と、バイポーラトランジスタＱ１のベースに与えられる電圧（ＶＢ）と、エラーアンプ２２の基準入力端子２３に与えられる電圧（ＶＲ）とのそれぞれの波形を示す図である。
【図１１】本発明の実施のさらに他の形態のレギュレータ装置８０の構成を示す回路図である。
【図１２】本発明の実施のさらに他の形態のレギュレータ装置９０の構成を示す回路図である。
【図１３】本発明の実施のさらに他の形態のレギュレータ装置１００の構成を示す回路図である。
【図１４】本発明の実施のさらに他の形態のレギュレータ装置１１０の構成を示す回路図である。
【図１５】本発明の実施のさらに他の形態のレギュレータ装置１２０の構成を示す回路図である。
【図１６】本発明に実施の一形態の電子機器１３０を示すブロック図である。
【符号の説明】
【００７２】
１０，３０，４０，５０，６０，７０，８０，９０，１００，１１０，１２０，１３１  レギュレータ装置
１１  入力部
１２  出力部
１３  基準電圧生成部
１４  分圧電圧生成部
１５  ＲＣフィルタ回路部
１６  電圧変換部
１７  電圧調整部
２１  バイポーラトランジスタ
２２  誤差増幅器
２３  基準入力端子
２４  フィードバック端子
３１  電界効果型トランジスタ
３２  スイッチング制御部
１３０  電子機器
Ｃ，Ｃ１，Ｃ２，Ｃｆ  コンデンサ
Ｄ１，Ｄ２，Ｄ３，Ｄｆ  コンデンサ
Ｑ１  バイポーラトランジスタ
Ｑ２  ＭＯＳトランジスタ
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒｆ  抵抗素子
【図１】
2010015471.tif 000003
【図２】
2010015471.tif 000004
【図３】
2010015471.tif 000005
【図４】
2010015471.tif 000006
【図５】
2010015471.tif 000007
【図６】
2010015471.tif 000008
【図７】
2010015471.tif 000009
【図８】
2010015471.tif 000010
【図９】
2010015471.tif 000011
【図１０】
2010015471.tif 000012
【図１１】
2010015471.tif 000013
【図１２】
2010015471.tif 000014
【図１３】
2010015471.tif 000015
【図１４】
2010015471.tif 000016
【図１５】
2010015471.tif 000017
【図１６】
2010015471.tif 000018