(57)【要約】【課題】  ファンアウトパターンの中の導電線間の経路の長さの差を減少、またはなくす、２つ以上のファンアウト域を有するファンアウトパターンを提供する。【解決手段】  ２つのファンアウト域を有するファンアウトパターンでは、例えば、第１ファンアウト域は、ＩＣ側の２つの隣接する導電線間の間隙ＳＩを中間間隙ＳＭに拡大し、第２ファンアウト域は、この中間間隙ＳＭを画素域側の間隙ＳＰに更に拡大する。この２つのファンアウト域を用いると、第１ジグザグ形の拡張は、ＩＣ側と第１ファンアウト域の間の一部の導電線に用いられ、第２ジグザグ形の拡張は、第１ファンアウト域と第２ファンアウト域の間の一部の導電線に用いられる。一般的には、第２ジグザグ形の拡張部分のジグザグ形の帯状幅は、第１ジグザグ形の拡張部分のジグザグ形の帯状幅より広い。【選択図】      図４Ａ
2010016400.tif 000002
【特許請求の範囲】
【請求項１】
第１電子デバイスと第２電子デバイスの間の導通接続に用いられる方法であって、
前記第１電子デバイスは、隣接した端子の間に第１間隙を有する複数の第１導通接続端子を含み、
前記第２電子デバイスは、隣接した端子の間に前記第１間隙より大きい第２間隙を有する複数の第２導通接続端子を含み、
前記導通接続は、前記第１導通接続端子を対応する前記第２導通接続端子に接続させる複数の導電線により形成された接続パターンを有し、
前記接続パターンは、前記第１導通接続端子に接続した導電線の第１端部、前記第２導通接続端子に接続した導電線の第２端部、前記第１端部と前記第２端部の間に設置された複数のファンアウト域、前記複数のファンアウト域の間に設置された複数の中間領域を有し、
前記ファンアウト域は少なくとも前記第１端部に近い第１ファンアウト域、第２ファンアウト域、および前記第２端部に近い第３ファンアウト域を含み、
前記方法は、
前記第１導通接続端子からの前記導電線を、第１ファンアウト域で外向きに拡張し、隣接した導電線間の間隙を、前記第１間隙より大きい第３間隙に増加するステップ、
前記第１ファンアウト域からの前記導電線を、第１中間領域で前記第２端部に向けて延ばすステップ、
前記第１中間領域からの前記導電線を前記第２端部に向けて第２ファンアウト域で外向きに拡張し、隣接した導電線間の間隙を前記第３間隙より大きい第４間隙に更に増加するステップ、
前記第２ファンアウト域からの前記導電線を、第２中間領域で前記第２端部に向けて更に延ばすステップ、および
前記第２中間領域からの前記導電線を前記第２端部に向けて第３ファンアウト域で外向きに拡張し、隣接した導電線間の間隙を前記第４間隙より大きい第５間隙に更に増加するステップを含み、
前記第１中間領域での少なくとも一部の前記複数の導電線が第１つづら折れパターンにされ、前記第２中間領域での少なくとも一部の前記複数の導電線が第２つづら折れパターンにされ、前記第１つづら折れパターンの帯状幅が前記第２つづら折れパターンの帯状幅より狭い、一部の前記複数の導電線の長さを増加する導通接続方法。
【請求項２】
前記第５間隙は、前記第２間隙と基本的に等しい請求項１に記載の導通接続方法。
【請求項３】
少なくとも１つの前記ファンアウト域での一部の前記導電線が、第３つづら折れパターンにされる請求項１又は請求項２に記載の導通接続方法。
【請求項４】
第１電子デバイスと第２電子デバイスの間の導通接続を配する電気コネクタであって、
前記第１電子デバイスは、隣接した端子の間に第１間隙を有する複数の第１導通接続端子を含み、
前記第２電子デバイスは、隣接した端子の間に前記第１間隙より大きい第２間隙を有する複数の第２導通接続端子を含み、
前記電気コネクタは、
接続パターンで設置された複数の導電線により前記第１導通接続端子を対応する前記第２導通接続端子に接続させ、
前記接続パターンは、前記第１導通接続端子に接続した導電線の第１端部、前記第２導通接続端子に接続した導電線の第２端部、前記第１端部と前記第２端部の間に設置された複数のファンアウト域、前記複数のファンアウト領域の間に設置された複数の中間領域を有し、
前記複数のファンアウト域と前記複数の中間領域は、
前記第１導通接続端子からの前記導電線が外向きに拡張され、隣接した導電線間の間隙を、前記第１間隙より大きい第３間隙に増加される前記第１ファンアウト域、
前記第１ファンアウト域からの前記導電線が、前記第２端部に向けて延びる第１中間領域、
前記第１中間領域からの前記導電線が前記第２端部に向けて外向きに拡張され、隣接した導電線間の間隙を前記第３間隙より大きい第４間隙に更に増加される第２ファンアウト域、
前記第２ファンアウト域からの前記導電線が、前記第２端部に向けて更に延びる第２中間領域、および、
前記第２中間領域からの前記導電線が前記第２端部に向けて外向きに拡張され、隣接した導電線間の間隙を前記第４間隙より大きい第５間隙に更に増加される第３ファンアウト域を含み、
前記第１中間領域での少なくとも一部の前記複数の導電線が第１つづら折れパターンにされ、前記第２中間領域での少なくとも一部の前記複数の導電線が第２つづら折れパターンにされ、前記第１つづら折れパターンの帯状幅が前記第２つづら折れパターンの帯状幅より狭い、一部の前記複数の導電線の長さを増加する電気コネクタ。
【請求項５】
前記第５間隙は、前記第２間隙と基本的に等しい請求項４に記載の電気コネクタ。
【請求項６】
少なくとも１つの前記ファンアウト域での一部の前記導電線が、第３つづら折れパターンにされる請求項４又は請求項５に記載の電気コネクタ。
【請求項７】
基板、
前記基板の上に設置された複数の第１導通接続端子を有し、前記第１導通接続端子の隣接した接続端子間に第１間隙を有する第１電子デバイス、
前記基板の上に設置された複数の第２導通接続端子を有し、前記第２導通接続端子の隣接した接続端子間に前記第１間隙より大きい第２間隙を有する第２電子デバイス、
前記第１電子デバイスと前記第２電子デバイスの間の導通接続を配する電気コネクタを含む電子モジュール、
ここで、前記電気コネクタは、
接続パターンで設置された複数の導電線により前記第１導通接続端子を対応する前記第２導通接続端子に接続させ、前記接続パターンは、前記第１導通接続端子に接続した導電線の第１端部と、前記第２導通接続端子に接続した導電線の第２端部と、前記第１端部と前記第２端部の間に設置された複数のファンアウト域と前記複数のファンアウト域の間に設置された複数の中間領域を有し、
前記複数のファンアウト域と前記複数の中間領域は、
前記第１導通接続端子からの前記導電線が外向きに拡張され、隣接した導電線間の間隙を、前記第１間隙より大きい第３間隙に増加される前記第１ファンアウト域、
前記第１ファンアウト域からの前記導電線が、前記第２端部に向けて延びる第１中間領域、
前記第１中間領域からの前記導電線が前記第２端部に向けて外向きに拡張され、隣接した導電線間の間隙を前記第３間隙より大きい第４間隙に更に増加される第２ファンアウト域、
前記第２ファンアウト域からの前記導電線が、前記第２端部に向けて更に延びる第２中間領域、および、
前記第２中間領域からの前記導電線が前記第２端部に向けて外向きに拡張され、隣接した導電線間の間隙を前記第４間隙より大きい第５間隙に更に増加される第３ファンアウト域を含み、
前記第１中間領域での少なくとも一部の前記複数の導電線が第１つづら折れパターンにされ、前記第２中間領域での少なくとも一部の前記複数の導電線が第２つづら折れパターンにされ、前記第１つづら折れパターンの帯状幅が前記第２つづら折れパターンの帯状幅より狭い一部の前記複数の導電線の長さを増加する電子モジュール。
【請求項８】
前記第５間隙は、前記第２間隙と基本的に等しい請求項７に記載の電子モジュール。
【請求項９】
少なくとも１つの前記ファンアウト域での一部の前記導電線が、第３つづら折れパターンにされる請求項７又は請求項８に記載の電子モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子デバイス間の電気コネクタに関し、詳細には、ドライバＩＣとディスプレイパネルの画素域間等の電子コネクタに関する。
【背景技術】
【０００２】
例えば、液晶ディスプレイパネルのディスプレイパネルは、通常、画素域と画素域に接続した複数のデータラインＤＬとゲートラインＧＬを含む。図１に示すように、これらのデータラインとゲートラインは、複数の集積回路ドライバ、またはドライバＩＣ（例えば、データドライバＩＣ１０、またはゲートドライバＩＣ２０）に接続される。図２に示すように、全てのドライバＩＣは、複数の導電性パッドを有するボンドパッド域２１０を含み、複数の導電線を画素域のコネクタ域２２０に接続する。ＩＣ側の隣接する導電線間の間隙ＳＩが画素域側の隣接する導電線の間隙ＳＰよりはるかに小さいことから、ファンアウト（ｆａｎ−ｏｕｔ；扇形展開状（中心部から外に向けて扇のように広がっている状態））のパターンが導電線をＩＣ側から画素域に拡張させるのに用いられる。このファンアウトのパターンでは、パターン側の導電線は、常に中間部分の導電線より長い。例えば、導電線Ａは、導電線Ｂより短く、導電線Ｂは、導電線Ｃより短い。仮に、導電線が同じ材料より構成され、且つ、同じ厚さと広さを有する場合、長い方の導電線の抵抗値は、短い方の導電線の抵抗値より大きい。
【０００３】
図３に示すように、ファンアウトパターンの導電線間の抵抗値の差を減少するために、異なるジグザグ形経路のパターンが中間部分の導電線に用いられる。特に、直線部とつづら折れ部（九十九折れ部またはワインディング部）を有する拡張コネクタパターンが挙げられており（特許文献１参照）、直線部とつづら折れ部の導電線は、異なる材質により構成されている。また、つづら折れ部の導電線は、例えば、波状とリッジ形状などの複数の異なるつづら折れ形状を含むことができる。
【０００４】
また、各導電線が幅の広い導電線部に接続された幅の狭い導電線部を有したファンアウトパターンが挙げられており（特許文献２参照）、幅の広い導電線部の長さを調整することで抵抗値を減少または増加し、導電線間の抵抗値の差を減少することができる。
【０００５】
また、各導電線が幅の狭い導電線部、幅の広い導電線部と、幅の狭い導電線部と幅の広い導電線部の間に位置された中間幅を有する傾斜導電線部を有したファンアウトパターンが挙げられている（特許文献３参照）。
【０００６】
ドライバが大量のデータライン及びゲートラインのいずれか又は両方を駆動する時、導電線の幅を変更、または幅の広い導電線部の幅を調整して、ファンアウトパターンの導電線間の抵抗値の差を減少することは適さない。ここで、ファンアウトパターンで異なるジクザグ経路を用いて抵抗値の差を減少することができる。図３に示すように、ジグザグ形経路ＺＳは、導電線の経路の長さが直線の両側に拡張されるようにさせることができる。この拡張域は、図３の帯状幅（ｓｗａｔｈ
ｗｉｄｔｈ；ひと刈りで得られる草束状の幅）を表している。例えば、導電線Ａは、ジグザグ形の経路拡張を有することから、帯状幅ＷＡを有し、導電線Ｂは、帯状幅ＷＢを有する。導電線Ｃ、Ｄと、Ｅは、帯状幅ＷＣ、ＷＤと、ＷＥをそれぞれ有する。一般的には、ジグザグ形経路の長さは、帯状幅に伴って増加する。よって、導電線間の抵抗値の差を減少するために、ファンアウトパターンでは、中間導電線のジグザグ形の帯状幅は、両側の導電線のジグザグ形の帯状幅より広くなる。図３に示すように、ＷＡは、ＷＣより広く、ＷＣは、ＷＤと、ＷＥより広い。よって、導電線の経路の長さの差は、減少され、または、ほぼ取り除かれることができる。しかし、表示域に接続するドライバＩＣの導電線の数が増えることから、１つのファンアウト域しか有さないファンアウトパターン（例えば、図３に示すパターン）のジグザグ形経路は、導電線間の抵抗値の差を効果的に減少することができない可能性がある。
よって、ジグザグ形経路の長さの範囲を増加する異なるファンアウトパターンを配する必要がある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】米国特許第６，１０４，４６５号
【特許文献２】米国特許第５，４９９，１３１号
【特許文献３】米国特許第５，７５７，４５０号
【発明の概要】
【発明が解決しようとする課題】
【０００８】
以上を鑑みて、本発明は、ファンアウトパターンの中の導電線間の経路の長さの差を減少またはなくす、２つ以上のファンアウト域を有するファンアウトパターンを提供する。よって、例えば、ドライバＩＣとディスプレイパネルの間の導電線が２つ以上のジグザグ形の帯状幅を有することができる。
【課題を解決するための手段】
【０００９】
２つのファンアウト域を有するファンアウトパターンでは、例えば、第１ファンアウト域は、ＩＣ側の２つの隣接する導電線間の間隙ＳＩを中間間隙ＳＭに拡大し、第２ファンアウト域は、この中間間隙ＳＭを画素域側の間隙ＳＰに更に拡大するようにされている。この２つのファンアウト域を用いると、第１ジグザグ形の拡張は、ＩＣ側と第１ファンアウト域の間の一部の導電線に用いられ、第２ジグザグ形の拡張は、第１ファンアウト域と第２ファンアウト域の間の一部の導電線に用いられる。一般的には、第２ジグザグ形の拡張部分のジグザグ形の帯状幅は、第１ジグザグ形の拡張部分のジグザグ形の帯状幅より広い。
【００１０】
本発明はまた、ファンアウト域が拡張するように、ファンアウトパターンに第２ファンアウト域と画素域の間に用いられた１つまたは１つ以上のファンアウト域を配することができる。
【発明の効果】
【００１１】
本発明によれば、２つ以上のファンアウト域を有するファンアウトパターンがドライバＩＣとディスプレイパネルの間に用いられ、ファンアウトパターンの中の導電線間の経路の長さの差を減少又はなくす。よって、ドライバＩＣとディスプレイパネルの間の一部の導電線が２つ以上のジグザグ形の帯状幅を有することができる。
【図面の簡単な説明】
【００１２】
【図１】従来のディスプレイパネルの画素域のデータラインとゲートラインに導通接続された複数のデータドライバとゲートドライバを表す概略図である。
【図２】導電線を用いてドライバのボンドパッド域と画素域の少なくとも一部に接続する従来のファンアウトパターンを表す概略図である。
【図３】従来のファンアウトパターンの典型的なジグザグ形経路の長さの延長を表す概略図である。
【図４Ａ】導電線を用いてドライバのボンドパッド域と画素域の少なくとも一部に接続する、本発明の実施例に基づいたファンアウトパターンを表す概略図である。
【図４Ｂ】導電線を用いてドライバのボンドパッド域と画素域の少なくとも一部に接続する、本発明の実施例に基づいたファンアウトパターンを表す概略図である。
【図５】本発明の実施例に基づいたファンアウトパターンの典型的なジグザグ形経路の長さの延長・拡張の態様を表す概略図である。
【図６】本発明の他の実施例に基づいたファンアウトパターンを表す概略図である。
【図７】本発明に基づいたファンアウトパターンに設置された複数の導電線によって画素域に導通接続された複数のドライバを有するディスプレイパネルを表す概略図である。
【図８Ａ】ファンアウトパターンに用いることができる、ジグザグ形パターンを現す概略図である。
【図８Ｂ】ファンアウトパターンに用いることができる、他の１つのジグザグ形パターンを現す概略図である。
【図９】ファンアウト域の中の１つ、または１つ以上の追加のジグザグ形パターンを現す概略図である。
【発明を実施するための形態】
【００１３】
本発明についての目的、特徴、長所が一層明確に理解されるよう、以下に実施例（実施形態）を例示し、図面を参照にして、詳細に説明する。
【実施例】
【００１４】
本発明は、ファンアウトパターンに設置された複数の導電線を用いてドライバＩＣとディスプレイパネルの画素域の間の導電接続を配する。特に、本発明の実施例に基づいたファンアウトパターンは、２つ、または２つ以上のファンアウト域を有して、２つ、または２つ以上の隣接する導電線間の幅を拡大する。図４Ａ、図４Ｂに示すように、第１ファンアウト域ＦＳ１は、ＩＣ側の２つの隣接する導電線間の間隙ＳＩを中間間隙ＳＭに拡大し、第２ファンアウト域ＦＳ２は、この中間間隙ＳＭを画素域側の間隙ＳＰに更に拡大する。この２つの段階の間隙の拡大方式を用いて、ジグザグ形経路を少なくとも２つの部分に用いることができる。図５に示すように、第１ジグザグ形経路部ＺＳ１は、ドライバ側と第１ファンアウト域ＦＳ１の間にほぼ位置付けされることができ、且つ、第２ジグザグ形経路部ＺＳ２は、第１ファンアウト域ＦＳ１と第２ファンアウト域ＦＳ２の間にほぼ位置付けされることができる。一般的に、同じ導電線では、第１ジグザグ形経路部ＺＳ１のジグザグ形帯状幅は、第２ジグザグ形経路部ＺＳ２のジグザグ形帯状幅より狭い。例えば、導電線Ａでの第１ジグザグ形経路部ＺＳ１のジグザグ形帯状幅ＷＡ１は、第２ジグザグ形経路部ＺＳ２のジグザグ形帯状幅ＷＡ２より狭い。よって、例えば、導電線Ａと導電線Ｆの間の抵抗値の差を減少したい時、帯状幅ＷＡ１と帯状幅ＷＡ２を同時に用いて導電線Ａの経路の長さを増加することが、１つの帯状幅ＷＡ１を単独に用いてそれを行うことより効果的である。
【００１５】
ＩＣ側の導電線間隙ＳＩと画素域側の導電線間隙ＳＰの間の差と、ＩＣと画素域の間の距離に基づいて２つ以上のファンアウト域を有することで２つ以上のジグザグ形経路部ＺＳが用いられることができる。図６に示すように、例えば、３つのファンアウト域ＦＳを有して、３段階の導電線間隔を拡大することができる。図６に示すように、第１ファンアウト域ＦＳ１は、ＩＣ側の導電線間隙ＳＩを第１中間間隙ＳＭ１に拡大し、第２ファンアウト域ＦＳ２は、この第１中間間隙ＳＭ１を第２中間間隙ＳＭ２に拡大する。続いて、第３ファンアウト域ＦＳ３は、第２中間間隙ＳＭ２を画素域側の間隙ＳＰに拡大するのに用いられる。この３段階の間隙の拡大方法を用いて、ジグザグ形経路は、少なくとも３つの部分に用いることができる。図６に示すように、第１ジグザグ形経路部ＺＳ１は、ほぼＩＣ側と第１ファンアウト域ＦＳ１の間に位置付けされ、第２ジグザグ形経路部ＺＳ２は、ほぼ第１ファンアウト域ＦＳ１と第２ファンアウト域ＦＳ２の間に位置付けされ、且つ、第３ジグザグ形経路部ＺＳ３は、ほぼ第２ファンアウト域ＦＳ２と第３ファンアウト域ＦＳ３の間に位置付けされる。一般的に、第１ジグザグ形経路部ＺＳ１のジグザグ形帯状幅は、第２ジグザグ形経路部ＺＳ２の同じ導電線のジグザグ形帯状幅より狭く、第２ジグザグ形経路部ＺＳ２のジグザグ形帯状幅は、第３ジグザグ形経路部ＺＳ３の同じ導電線のジグザグ形帯状幅より狭い。
【００１６】
総じて言えば、本発明に基づいたディスプレイパネルでは、複数のドライバＩＣは、画素域に導通接続されるが、ドライバＩＣを画素域に導通接続するのに用いられる導電線は、１つまたは１つ以上のファンアウトパターンの中に設置される。少なくとも１つのファンアウトパターンは、少なくとも２つのファンアウト域を有する。例えば、図７に示すように、例えば、データドライバＩＣ７１０またはゲートドライバＩＣ７２０の各ドライバＩＣを画素域の一部に接続する導電線は、２つのファンアウト域を有するファンアウトパターンの中に設置されることができる。よって、図５に示すように、２つのジグザグ形経路部も各ファンアウトパターンの中に用いることができる。
【００１７】
図５に示すジグザグ形経路パターンは、本発明の概念の説明のために用いられたものであることをここに注釈する。一般的に、ジグザグ形経路パターンは、導電線をつづら折れした路線に沿って直線の両側に拡張させ、導電線の経路の長さを増加することができる。よって、電気抵抗をそれに伴って増加することができる。つづら折れした路線は、図８Ａに示す直線部を接続することを含むこともできる。つづら折れした路線は、図８Ｂに示す波状のパターンとすることもできる。つづら折れした路線は、図８Ａと図８Ｂに示す繰り返しのパターンとすることができるが、不規則とすることもできる。また、一部の導電線はその他の導電線より広くすることもできる。例えば、画素域側に近い導電線Ｆまたは導電線Ｅの一部は、導電線の電気抵抗を減少するために、ＩＣ側に近い同一の導電線より広くすることもできる。また、１つまたは１つ以上のファンアウト域の中に追加ジグザグ形パターン（ＡＺ）を用いることで導電線の経路の長さを増加することもできる。図９に示すように、第１ファンアウト域ＦＳ１の中に第１追加ジグザグ形経路部ＡＺＳ１を用いることができる。同様に、第２ファンアウト域ＦＳ２の中に第２追加ジグザグ形経路部ＡＺＳ２を用いることができる。
【００１８】
本発明は、ファンアウトパターンに設置された導電線間の経路の長さの差を減少する方法を挙げており、当該方法を用いてドライバＩＣを少なくともディスプレイパネルの画素域の一部に導通接続することができる。当業者によく知られているように、本発明は、２つの電子モジュールまたはデバイスを導通接続するファンアウトパターンに設置された導電線に適用されることもできる。
【００１９】
以上、本発明の好適な実施例を例示したが、これは本発明を限定するものではなく、本発明の精神及び範囲を逸脱しない限り、当業者であれば行い得る変更や修飾を付加することは可能である。従って、本発明が保護を請求する範囲は、特許請求の範囲を基準とする。
【産業上の利用可能性】
【００２０】
本発明によれば、ファンアウトパターンの中の導電線間の経路の長さの差を減少又はなくすことができ、ファンアウトパターンの導電線間の抵抗値の差を減少させることができる。
【符号の説明】
【００２１】
１０  データドライバＩＣ
２０  ゲートドライバＩＣ
ＤＬ  データライン
ＧＬ  ゲートライン
２１０  ボンドパッド域
２２０  コネクタ域
ＳＩ、ＳＭ、ＳＰ、ＳＭ１、ＳＭ２  導電線間隔
ＺＳ  ジグザグ形経路部
Ａ−Ｆ  導電線
ＷＡ、ＷＡ１、ＷＡ２、ＷＢ、ＷＣ、ＷＤ、ＷＥ  帯状幅
ＦＳ１  第１ファンアウト域
ＦＳ２  第２ファンアウト域
ＦＳ３  第３ファンアウト域
ＺＳ１  第１ジグザグ形経路部
ＺＳ２  第２ジグザグ形経路部
ＺＳ３  第３ジグザグ形経路部
７１０  データドライバＩＣ
７２０  ゲートドライバＩＣ
ＡＺＳ１  第１追加ジグザグ形経路部
ＡＺＳ２  第２追加ジグザグ形経路部
【図１】
2010016400.tif 000003
【図２】
2010016400.tif 000004
【図３】
2010016400.tif 000005
【図４Ａ】
2010016400.tif 000006
【図４Ｂ】
2010016400.tif 000007
【図５】
2010016400.tif 000008
【図６】
2010016400.tif 000009
【図７】
2010016400.tif 000010
【図８Ａ】
2010016400.tif 000011
【図８Ｂ】
2010016400.tif 000012
【図９】
2010016400.tif 000013