(57)【要約】【課題】高周波数動作時の表皮効果によるＱ値減少を抑制し、また、厚いインダクタ配線層を高精度且つ高信頼性をもって形成できるインダクタとその製造方法を提供する。【解決手段】  金属層からなり且つ螺旋状の平面形状に形成されたインダクタＡｌ配線１１１を備え、インダクタＡｌ配線１１１は、側壁が順テーパ形状のＮＳＧ１１９内に埋め込まれ、且つ、インダクタＡｌ配線１１１断面形状をＵ字型として、高周波動作時の表皮効果によるＱ値減少を抑制する。【選択図】  図１
2010016240.tif 000002
【特許請求の範囲】
【請求項１】
金属からなり且つ螺旋状の平面形状に形成されたインダクタ配線を備え、
前記インダクタ配線は、半導体基板の上に設けられた絶縁膜内に埋め込まれ、且つ、断面形状がＵ字型に形成されていることを特徴とするインダクタ。
【請求項２】
前記インダクタ配線が埋め込まれた部分の前記絶縁膜の断面形状は、順テーパ形状であることを特徴とする請求項１に記載のインダクタ。
【請求項３】
前記絶縁膜は、ノンドープトシリケートガラスからなることを特徴とする請求項１または２に記載のインダクタ。
【請求項４】
半導体基板の上に、絶縁層を設ける工程（ａ）と、
前記絶縁膜に、螺旋状の平面形状に形成された凹部を形成する工程（ｂ）と、
横断面の形状がＵ字形状となるようにインダクタ配線を前記凹部内に設ける工程（ｃ）とを備えていることを特徴とするインダクタの製造方法。
【請求項５】
前記工程（ｂ）では、前記絶縁膜の上面から凹むにつれて幅狭となるように、前記凹部を前記絶縁膜に形成することを特徴とする請求項４に記載のインダクタの製造方法。
【請求項６】
前記工程（ａ）では、高密度プラズマＣＶＤ法を用いてノンドープトシリケートガラスからなる前記絶縁層を形成することを特徴とする請求項４または５に記載のインダクタの製造方法。
【請求項７】
前記工程（ｃ）は、
前記凹部を有する前記絶縁膜上に、金属層を形成する工程（ｃ１）と、
前記絶縁膜の前記上面のうち前記凹部が形成されていない部分が露出するまで、前記金属層を除去する工程（ｃ２）とを有し、
前記工程（ｃ１）では、前記金属層のうち前記凹部の底面上に形成された部分の上面は、前記絶縁膜の前記上面のうち前記凹部が形成されていない部分よりも下となることを特徴とする請求項４から６の何れか一つに記載のインダクタの製造方法。
【請求項８】
前記工程（ｃ２）では、テトラメチルグアニジン水溶液を用いたウェットエッチングにより、前記金属層を除去することを特徴とする請求項７に記載のインダクタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はインダクタとその製造方法に関し、特に半導体基板上に形成された絶縁膜に金属層が形成されてなるインダクタとその製造方法に関する。
【背景技術】
【０００２】
近年、携帯電話機などの通信機器に用いられる高周波回路の高性能化が要求されている。この高周波回路用のＬＳＩ（large‐scale integrated circuit）に搭載される重要な受動素子のひとつにインダクタがある。
【０００３】
以下、従来のインダクタについて図５（ａ）及び（ｂ）を参照して説明する。図５（ａ）は螺旋状のインダクタの平面図を示し、図５（ｂ）は、図５（ａ）のVB−VB線における断面を示している。
【０００４】
図５（ａ）に示すように、インダクタ２０は、インダクタ配線１１が螺旋状のコイル形状となった構造を有する。また、その外側端子１１ａはヴィア１２内に設けられた導電性材料を介して下層配線１４に接続しており、内側端子１１ｂはヴィア１３内に設けられた導電性材料を介して下層配線１５に接続しており、下層配線１４、１５により電気的引き出しがなされている。また、図５（ｂ）に示すように、ＭＯＳ（metal oxide semiconductor）トランジスタ、バイポーラトランジスタの能動素子を有する半導体基板１上には、ＬＳＩの多層配線層１０が形成され、多層配線層１０上には、絶縁層１６が設けられており、インダクタ２０（インダクタ配線１１）は、絶縁層１６上に形成されており、インダクタ配線１１を幅方向に切断する断面形状は矩形である。
【０００５】
次に、螺旋状のインダクタの特性について説明する。一般にインダクタの特性を表す指標として、Ｑ値（Quality Factor）が用いられている。例えば、直列共振ＬＣ回路において、Ｑ値は共振周波数におけるインダクタ値を回路の直列抵抗で割った値により決定され、次の（式１）の形に表される。
【０００６】
Ｑ＝ωＬ／Ｒ  ……  （式１）
（式１）において、ωは２πｆ、πは円周率、ｆは周波数、Ｌはインダクタンス値、Ｒは抵抗値である。
【０００７】
Ｑ値が大きな値であるほど、インダクタの電気特性が良く、また、Ｑ値が大きいことは回路の低消費電力化に寄与する。（式１）からわかるように、Ｑ値を向上するには、抵抗値Ｒを低減する必要がある。
【０００８】
しかし、駆動周波数が高くなると、表皮効果によりインダクタ配線の表面（図５（ｂ）のインダクタ配線１１のように断面が方形であれば、上面、下面及び両側面）近傍に電流が集中する傾向がある。その結果、高周波動作時には、インダクタ配線の抵抗成分が大きくなってしまい、Ｑ値が減少してしまう。この問題は、携帯電話機などで使用される１〜６ＧＨｚの周波数帯においても生じる。この問題を解決するには、インダクタ配線の表面積を大きくする手段が効果的である。例えば、表面積を大きくするために、インダクタ配線の断面形状をＵ字型とする方法が、特許文献１に記載されている。
【０００９】
一方、インダクタ配線を厚くすることによって抵抗値Ｒを低減する手段があるが、インダクタ配線が厚くなると、配線の加工が困難になる。厚みあるインダクタ配線がアルミ合金膜（Ａｌ合金膜）より形成される場合では、Ａｌ合金膜をエッチングする際に、レジストのエッチング耐性の問題で、レジストを厚くする必要がある。これにより、エッチング時にＡｌ合金膜側壁へのレジスト分解生成物が増加し、Ａｌ合金膜側壁への生成物付着による配線形状裾引きやポリマー等の側壁残渣物増加が起こる。そのため、厚みある金属配線を高精度、高信頼性をもって形成することが困難である。この解決方法は、例えば、特許文献２に提案されている。
【特許文献１】特許２７０１８０５号公報
【特許文献２】特開２００２−２１７３７２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
前記のように、インダクタの動作周波数が高周波領域では、表皮効果によってＱ値が減少してしまうという問題が起きる。
【００１１】
また、分厚いインダクタ配線層を高精度且つ高信頼性をもって形成することは困難であった。
【００１２】
本発明は、前記に鑑み、これまでとは異なる新たな手段によって、動作周波数が高周波領域での表皮効果によるＱ値減少を抑制できるインダクタを提供し、さらに、膜厚の大きいインダクタ配線層を高精度且つ高信頼性をもって形成するインダクタの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
前記の目的を達成するため、本発明に係るインダクタは、金属からなり且つ螺旋状の平面形状に形成されたインダクタ配線を備え、インダクタ配線は、半導体基板の上に設けられた絶縁膜内に埋め込まれ、且つ、断面形状がＵ字型に形成されている。ここで、螺旋状の平面形状は、別の言い方をすると、渦巻き線状である。
【００１４】
本発明に係るインダクタでは、インダクタ配線が埋め込まれた部分の絶縁膜の断面形状は、順テーパ形状であることが好ましい。なお、順テーパ形状とは、先細となるテーパ形状であり、本明細書の場合には凹むにつれて幅狭なテーパ形状である。
【００１５】
また、本発明に係るインダクタの製造方法は、半導体基板の上に絶縁層を設ける工程（ａ）と、絶縁膜に螺旋状の平面形状に形成された凹部を形成する工程（ｂ）と、横断面の形状がＵ字形状となるようにインダクタ配線を凹部内に設ける工程（ｃ）とを備えている。
【００１６】
本発明に係るインダクタの製造方法では、工程（ｂ）では、絶縁膜の上面から凹むにつれて幅狭となるように、凹部を絶縁膜に形成することが好ましい。
【００１７】
本発明に係るインダクタの製造方法では、工程（ａ）では、高密度プラズマＣＶＤ法を用いてノンドープトシリケートガラスからなる絶縁層を形成することが好ましい。
【発明の効果】
【００１８】
本発明に係るインダクタによれば、インダクタ配線の断面形状がＵ字型であるので、インダクタ配線の表面積を増加させることができる。よって、高周波動作時に表皮効果によるインダクタ配線表面近傍への電流集中が生じても、インダクタ配線の抵抗成分の増加を抑制することができるので、Ｑ値の減少を抑制可能なインダクタを実現することできる。
【００１９】
また、本発明に係るインダクタの製造方法によると、高精度且つ高信頼性をもってインダクタを製造することができる。
【００２０】
さらに、インダクタ配線の断面形状がＵ字型であるのでインダクタ配線の表面積が増加するために、インダクタ配線の放熱効果を奏するのでインダクタ配線自体の温度上昇を抑えられ、インダクタの信頼性を向上させることができる。
【発明を実施するための最良の形態】
【００２１】
（第１の実施形態）
以下、本発明の第１の実施形態に係るインダクタについて、図面を参照しながら説明する。
【００２２】
図１（ａ）は、本実施形態のインダクタ１００の平面形状を示す図であり、図１（ｂ）は、図１（ａ）のIB−IB線における断面を示す図である。
【００２３】
図１（ａ）に示す通り、インダクタ１００は、インダクタＡｌ配線１１１が螺旋状のコイル形状となっており、インダクタＡｌ配線１１１はノンドープトシリケートガラス（以下では、「ＮＳＧ」という。なおＮＳＧは、non-doped silicate glassの略であり、特許請求の範囲における「絶縁膜」である。）膜１１９に埋め込まれた構造を有する。インダクタＡｌ配線１１１は、外側の末端において外側端子１１１ａを有しており、外側端子１１１ａはヴィア１１２内に設けられた導電性材料を介して上層配線１１４に接続している。同様に、内側の末端においてインダクタＡｌ配線１１１は内側端子１１１ｂを有しており、内側端子１１１ｂはヴィア１１３内に設けられた導電性材料を介して上層配線１１５に接続している。
【００２４】
また、図１（ｂ）に示すように、ＭＯＳトランジスタまたはバイポーラトランジスタの能動素子を有する半導体基板１上には、ＬＳＩの多層配線層１０が形成されており、多層配線層１０上には、絶縁層１１６が設けられている。絶縁層１１６上にはシリコン酸化膜１１７が設けられており、シリコン酸化膜１１７には螺旋状の平面形状に形成され且つ横断面における形状が矩形状である溝１１８が形成されている。矩形状の溝１１８の内側には、ＮＳＧ膜１１９が形成されており、ＮＳＧ膜１１９の表面には、順テーパ状の溝１２０が形成されている。そして、インダクタＡｌ配線１１１が溝１２０の内側に形成され、さらに、インダクタＡｌ配線１１１の上面の中央部には溝１２１が形成されている。これにより、インダクタＡｌ配線１１１の横断面における形状はＵ字状である。インダクタＡｌ配線１１１の溝１２１の一部分にはヴィア１１２およびヴィア１１３が設けられており（図１（ｂ）にはヴィア１１２は示されてない）、インダクタＡｌ配線１１１の上面およびＮＳＧ膜１１９の上面にはシリコン酸化膜１２３が設けられている。なお、シリコン酸化膜１２３はヴィア１１２，１１３の底面上にはそれぞれ設けられておらず、これにより、インダクタＡｌ配線１１１は、ヴィア１１２，１１３内に設けられた導電性材料を介してそれぞれ上層配線１１４，１１５に接続されている。
【００２５】
図２〜図４は、本実施形態のインダクタ１００の製造方法を示す工程断面図であり、図１（ａ）のIB−IB線における断面位置で示されている。
【００２６】
まず、図２（ａ）のように、ＭＯＳトランジスタまたはバイポーラトランジスタの能動素子を有する半導体基板１上に、ＬＳＩの多層配線層１０および絶縁層１１６を順に形成する。
【００２７】
次に、図２（ｂ）のように、絶縁層１１６上に、約２〜３μｍの厚さのシリコン酸化膜１１７を形成する。その後、通常のフォトリソグラフィー技術を用いて、シリコン酸化膜１１７に横断面の形状が矩形状である溝１１８を形成する。溝１１８の深さは、シリコン酸化膜１１７の厚さによるが、約１．５〜２．５μｍである。また、図示していないが、溝１１８は、シリコン酸化膜１１７の上面上において螺旋状の平面形状となっている。その後、高密度プラズマＣＶＤ（chemical vapor deposition）法によりＮＳＧ膜を成膜すると（工程（ａ））、図２（ｃ）に示すように、溝１１８を有するシリコン酸化膜１１７上にＮＳＧ膜１１９が形成される。このとき、ＮＳＧ膜１１９には順テーパ状の溝１２０が形成される（工程（ｂ））。
【００２８】
次に、Ａｌ合金膜（金属層）を全面にスパッタ法などにより１．５〜３μｍの厚さで成膜する（工程（ｃ１））。この成膜のとき、ＮＳＧ膜１１９に形成された溝１２０の断面形状は順テーパ状なので、Ａｌ合金層１１１ｃは均一な厚さで成膜される。よって、図３（ａ）に示すように、Ａｌ合金層１１１ｃのうち溝１２０の底面上に設けられた部分の上面は、ＮＳＧ膜１１９の上面のうち溝１２０が形成されていない部分よりも下であり、Ａｌ合金層１１１ｃのうち溝１２０の内面上に設けられた部分の中央には、凹部が形成される。
【００２９】
その後、スピンコート法によってレジストを塗布すると、Ａｌ合金層１１１ｃの凹部内にはレジスト１２２が厚く形成され、Ａｌ合金層１１１ｃのうち凹部が形成されていない部分にはレジスト１２２が薄く形成される。よって、図３（ｂ）のように表面は平坦になる。
【００３０】
そして、ＢＢｒ３およびＣｌ２を用いてガス反応性イオンエッチングを施す（工程（ｃ２））。このとき、ＢＢｒ３／ＢＢｒ３＋Ｃｌ２を約６０％とすると、Ａｌ合金層１１１ｃとレジスト１２２とのエッチング速度がほぼ等しくなり、表面が平坦の状態でエッチングが進行する。ＮＳＧ膜１１９の上面のうち溝１２０が形成されていない部分が露出した時点でエッチングを止めると、図４（ａ）のように、ＮＳＧ膜１１９の溝１２０に埋め込まれ且つ横断面の形状がＵ字形状であるＡｌ合金のインダクタＡｌ配線１１１が形成される（工程（ｃ））。なお、ここでは、図４（ａ）のように、インダクタＡｌ配線１１１の溝１２１内にレジスト１２２ａが残っている。そこで、溝１２１内に残った１２２ａをＯ２アッシングなどにより除去する。
【００３１】
次に、シリコン酸化膜１２３を表面に形成した後、ＬＳＩの高周波回路に繋がる外側端子および内側端子の位置でシリコン酸化膜１２３を開口させ、最後に、通常の配線形成によりヴィア１１３内に設けられた導電性材料を介して上層配線１１５を形成しヴィア１１２内に設けられた導電性材料を介して上層配線１１４を形成する。これにより、図４（ｂ）のようなインダクタが形成される。
【００３２】
前記の実施形態のインダクタによると、インダクタＡｌ配線１１１の横断面形状がＵ字型であるので、インダクタＡｌ配線１１１の表面積が増加し、高周波動作時の表皮効果による配線の高抵抗化を抑制できる。よって、インダクタのＱ値を大きくすることができる。
【００３３】
また、前記実施形態のインダクタでは、インダクタＡｌ配線１１１はＮＳＧ膜１１９内に埋め込まれている。よって、インダクタＡｌ配線１１１の側壁にエッチング時に生じた残渣物が付着することを防止できる。また、Ａｌ合金層の上側よりも下側の方がエッチングされにくいことに起因して、インダクタＡｌ配線１１１の下側の方が上側よりも若干幅広となる（裾拡がりの形状となる）ことも抑制することができる。よって、高精度且つ信頼性の高いインダクタを形成することができる。
【００３４】
具体的には、前記実施形態のインダクタの製造方法では、Ａｌ合金層１１１ｃがＮＳＧ膜１１９内に埋め込まれている状態でＡｌ合金層１１１ｃをエッチングしている。よって、エッチング中にはＡｌ合金層１１１ｃの側壁が露出していないので、エッチング残渣物がＡｌ合金層１１１ｃの側壁に付着することを抑制できる。また、Ａｌ合金層１１１ｃの側壁はエッチングされないので、インダクタＡｌ配線１１１の下側の方が上側よりも若干幅広となる（裾拡がりの形状となる）ことも抑制することができる。
【００３５】
さらに、インダクタＡｌ配線１１１の断面形状がＵ字型となってインダクタＡｌ配線１１１の表面積が増加することで、インダクタＡｌ配線１１１が放熱効果を奏する。これにより、インダクタＡｌ配線１１１自体の温度上昇を抑えることができ、インダクタの信頼性を向上させることができる。
【００３６】
また、本実施形態のインダクタの製造方法では、図３（ａ）に示すように、Ａｌ合金層１１１ｃのうち溝１２０の底面上に設けられた部分の上面は、ＮＳＧ膜１１９の上面のうち溝１２０が形成されていない部分よりも下である。従って、図４（ａ）に示す工程においてＮＳＧ膜１１９の上面のうち溝１２０が形成されていない部分が露出した時点でＡｌ合金層１１１ｃのエッチングを停止すると、断面Ｕ字状のインダクタＡｌ配線１１１を形成することができる。
【００３７】
なお、前記実施形態では、図３（ｂ）から図４（ａ）を得るのに（インダクタＡｌ配線１１１を形成する際に）反応性イオンエッチングを用いたが、テトラメチルグアニジン水溶液を用いたウェットエッチングを用いてもよい。
【産業上の利用可能性】
【００３８】
以上説明したように、本発明はインダクタ、及び、インダクタを形成する方法等に有用であり、通信機器等に用いられるＬＳＩに応用できる。
【図面の簡単な説明】
【００３９】
【図１】第１の実施形態に係るインダクタを示す平面図と断面図
【図２】第１の実施形態に係るインダクタの製造方法の各工程を示す断面図
【図３】第１の実施形態に係るインダクタの製造方法の各工程を示す断面図
【図４】第１の実施形態に係るインダクタの製造方法の各工程を示す断面図
【図５】従来のインダクタを示す平面図と断面図
【符号の説明】
【００４０】
１                          半導体基板 
１０                        多層配線層 
１００                      インダクタ 
１１１                      インダクタＡｌ配線 
１１１ａ                    外側端子 
１１１ｂ                    内側端子 
１１１ｃ                    Ａｌ合金層 
１１２，１１３              ヴィア 
１１４，１１５              上層配線 
１１６                      絶縁層 
１１７，１２３              シリコン酸化膜 
１１８，１２０，１２１      溝 
１１９                      ＮＳＧ膜（絶縁膜） 
１２２，１２２ａ            レジスト 
【図１】
2010016240.tif 000003
【図２】
2010016240.tif 000004
【図３】
2010016240.tif 000005
【図４】
2010016240.tif 000006
【図５】
2010016240.tif 000007