(57)【要約】【課題】半導体基板上方の光電変換素子で発生した電荷を読み出す際、光電変換素子と半導体基板との接続部に電荷が残留してしまうのを防ぐ。【解決手段】基板１上方に積層された一対の電極１４，１６とこれに挟まれる光電変換層１５とを含む光電変換素子Ｐをそれぞれ有する複数の画素を含む固体撮像素子３０と、固体撮像素子３０を駆動する駆動部３５とを備える撮像装置であって、該画素が、基板１内に設けられ電極１４と電気的に接続される接続部３と、接続部３に隣接して設けられ該接続部３の電位に対して電位障壁となる電位障壁部７と、電位障壁部７に隣接して設けられ光電変換層１５で発生した電荷が接続部３及び電位障壁部７を介して蓄積される第一の電荷蓄積部４と、第一の電荷蓄積部４に蓄積された電荷に応じた信号を出力するＭＯＳトランジスタにより構成される信号出力回路とを含み、駆動部３５は、電位障壁部７の電位を可変制御する。【選択図】図２
2010016594.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上方に積層された一対の電極とこれに挟まれる光電変換層とを含む光電変換素子をそれぞれ有する複数の画素を含む固体撮像素子と、前記固体撮像素子を駆動する駆動手段とを備える撮像装置であって、
前記画素が、前記半導体基板内に設けられ、前記一対の電極の一方と電気的に接続される接続部と、前記半導体基板内に前記接続部に隣接して設けられ、該接続部の電位に対して電位障壁となる電位障壁部と、前記半導体基板内に前記電位障壁部に隣接して設けられ、前記光電変換層で発生した電荷が前記接続部及び前記電位障壁部を介して蓄積される第一の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷に応じた信号を出力する信号出力回路とを含み、
前記駆動手段は、前記電位障壁部の電位を可変制御して、前記接続部と前記電位障壁部を同電位にする同電位駆動を行う撮像装置。
【請求項２】
請求項１記載の撮像装置であって、
前記駆動手段が、前記同電位駆動時、前記電位障壁部の電位が該同電位駆動開始直前の前記接続部の電位よりも高く又は低くなるように制御し、該制御によって前記接続部から溢れた不要電荷を、前記信号出力回路を構成するリセットトランジスタのドレインに排出する撮像装置。
【請求項３】
請求項２記載の撮像装置であって、
前記駆動手段が、前記接続部と前記電位障壁部を同電位にした状態で前記固体撮像素子の露光を開始し、前記露光の終了と共に、前記電位障壁部の電位を、前記露光中の電位よりも低く又は高くする撮像装置。
【請求項４】
請求項２又は３記載の撮像装置であって、
前記同電位駆動時において設定する前記電位障壁部の電位を決定する電位決定モードを有し、
前記駆動手段は、前記電位決定モード時、前記光電変換層から前記接続部に入射光に応じた電荷が流れ込まない状態とし、この状態で前記電位障壁部の電位を所定の値“Ｖ_ｏｎ”にしたときに前記第一の電荷蓄積部に蓄積される電荷に応じた信号を前記信号出力回路から出力させる駆動を、前記駆動を１回行う毎に前記所定の値“Ｖ_ｏｎ”を“Ｖ_ｓｔｅｐ”だけ増加又は減少させて、全ての前記画素の前記信号出力回路から前記信号が出力されるようになるまで繰り返し行い、全ての前記画素の前記信号出力回路から前記信号が出力された時点での前記所定の値“Ｖ_ｏｎ”を、前記同電位駆動時に設定する前記電位障壁部の電位とする撮像装置。
【請求項５】
請求項４記載の撮像装置であって、
前記電位決定モードを、電源が投入されたときに実行する撮像装置。
【請求項６】
請求項４記載の撮像装置であって、
前記電位決定モードを、電源投入後、一定時間毎に実行する撮像装置。
【請求項７】
請求項１〜６のいずれか１項記載の撮像装置であって、
前記画素が、前記半導体基板内に設けられ、前記信号出力回路を構成する出力トランジスタのゲートに接続された第二の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷を前記第二の電荷蓄積部に転送する電荷転送手段とを備える撮像装置。
【請求項８】
請求項７記載の撮像装置であって、
前記第一の電荷蓄積部が埋め込み型の蓄積部である撮像装置。
【請求項９】
請求項１〜８のいずれか１項記載の撮像装置であって、
前記光電変換層が有機材料で構成されている撮像装置。
【請求項１０】
半導体基板上方に積層された一対の電極とこれに挟まれる光電変換層とを含む光電変換素子をそれぞれ有する複数の画素部を含む固体撮像素子の駆動方法であって、
前記画素が、前記半導体基板内に設けられ、前記一対の電極の一方と電気的に接続される接続部と、前記半導体基板内に前記接続部に隣接して設けられ、該接続部の電位に対して電位障壁となる電位障壁部と、前記半導体基板内に前記電位障壁部に隣接して設けられ、前記光電変換層で発生した電荷が前記接続部及び前記電位障壁部を介して蓄積される第一の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷に応じた信号を出力する信号出力回路とを含み、
前記電位障壁部の電位を可変制御して、前記接続部と前記電位障壁部を同電位にする同電位駆動ステップを有する固体撮像素子の駆動方法。
【請求項１１】
請求項１０記載の固体撮像素子の駆動方法であって、
前記同電位駆動ステップでは、前記電位障壁部の電位が該ステップ開始直前の前記接続部の電位よりも高く又は低くなるように制御し、該制御によって前記接続部から溢れた不要電荷を、前記信号出力回路を構成するリセットトランジスタのドレインに排出する固体撮像素子の駆動方法。
【請求項１２】
請求項１１記載の固体撮像素子の駆動方法であって、
前記接続部と前記電位障壁部を同電位にした状態で前記固体撮像素子の露光を開始し、前記露光の終了と共に、前記電位障壁部の電位を、前記露光中の電位よりも低く又は高くする固体撮像素子の駆動方法。
【請求項１３】
請求項１１又は１２記載の固体撮像素子の駆動方法であって、
前記同電位駆動ステップにおいて設定する前記電位障壁部の電位を決定する際、前記光電変換層から前記接続部に入射光に応じた電荷が流れ込まない状態とし、この状態で前記電位障壁部の電位を所定の値“Ｖ_ｏｎ”にしたときに前記第一の電荷蓄積部に蓄積される電荷に応じた信号を前記信号出力回路から出力させる駆動を、前記駆動を１回行う毎に前記所定の値“Ｖ_ｏｎ”を“Ｖ_ｓｔｅｐ”だけ増加又は減少させて、全ての前記画素の前記信号出力回路から前記信号が出力されるようになるまで繰り返し行い、全ての前記画素の前記信号出力回路から前記信号が出力された時点での前記所定の値“Ｖ_ｏｎ”を、前記同電位駆動ステップにおいて設定する前記電位障壁部の電位とする固体撮像素子の駆動方法。
【請求項１４】
請求項１３記載の固体撮像素子の駆動方法であって、
前記電位の決定を、前記固体撮像素子を搭載する撮像装置の電源が投入されたときに実行する固体撮像素子の駆動方法。
【請求項１５】
請求項１３記載の固体撮像素子の駆動方法であって、
前記電位の決定を、前記固体撮像素子を搭載する撮像装置の電源投入後、一定時間毎に実行する固体撮像素子の駆動方法。
【請求項１６】
請求項１０〜１５のいずれか１項記載の固体撮像素子の駆動方法であって、
前記画素が、前記半導体基板内に設けられ、前記信号出力回路を構成する出力トランジスタのゲートに接続された第二の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷を前記第二の電荷蓄積部に転送する電荷転送手段とを備える固体撮像素子の駆動方法。
【請求項１７】
請求項１６記載の固体撮像素子の駆動方法であって、
前記第一の電荷蓄積部が埋め込み型の蓄積部である固体撮像素子の駆動方法。
【請求項１８】
請求項１０〜１７のいずれか１項記載の固体撮像素子の駆動方法であって、
前記光電変換層が有機材料で構成されている固体撮像素子の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板上方に積層された一対の電極とこれに挟まれる光電変換層とを含む光電変換素子をそれぞれ有する複数の画素を含む固体撮像素子と、前記固体撮像素子を駆動する駆動手段とを備える撮像装置に関する。
【背景技術】
【０００２】
特許文献１には、ＭＯＳトランジスタ回路による信号読み出し回路が形成された半導体基板と、半導体基板の上に積層され入射光量に応じた電荷を発生する光電変換膜と、半導体基板の表面に設けられ電荷を半導体基板の表面に導く配線が接続される接続部と、接続部に近接して設けられ接続部の電荷に対して一定電位障壁となる電位障壁手段と、電位障壁手段に近接して設けられ信号読み出し回路を構成する出力トランジスタのゲートに接続される電荷蓄積部とを備える固体撮像素子が開示されている。
【０００３】
このような構成によれば、光電変換膜で発生した電荷を出力トランジスタのゲートにスムーズに流し、出力トランジスタのゲートから見て、電荷が蓄積する部分の実効的な静電容量が小さくなり、信号電圧が大きくなり、高感度の出力信号を得ることができる。
【０００４】
図９は、特許文献１に開示された固体撮像素子の動作を説明するための図であり、半導体基板内の断面ポテンシャルを示した図である。
固体撮像素子の１画素から信号を得るには、まず、電荷蓄積部に蓄積されていた電荷をリセットドレインに排出してリセットする（時刻Ｔ０）。このとき、図示したように、電荷蓄積部内にはリセット動作に伴って発生するノイズ電荷であるリセットノイズＮ１が蓄積される。リセットが完了すると光電変換膜の露光が開始され、この露光によって発生した電荷Ｑが接続部から電位障壁を通って電荷蓄積部へと蓄積される（時刻Ｔ１）。そして、この露光期間中に電荷蓄積部に蓄積された電荷量に応じた信号が信号読み出し回路から出力される。信号出力後は、時刻Ｔ２に示すように再びリセット動作が行われ、電荷蓄積部にはリセットノイズＮ２が蓄積されて、この状態で次の露光が開始される。
【０００５】
固体撮像素子から出力される信号を処理する信号処理回路には、信号に対して相関二重サンプリング処理を施す相関二重サンプリング（ＣＤＳ）回路が含まれる。このＣＤＳ回路では、リセットノイズに応じた信号と、リセットノイズが含まれる電荷に応じた信号との２つをサンプリングし、双方の差分を取ることで、リセットノイズを除去することが行われる。
【０００６】
時刻Ｔ１で得られた撮像信号から、時刻Ｔ０で得られたリセットノイズＮ１に応じた信号を減算することで、リセットノイズを完全に除去することが可能である。このような処理を行うには、ＣＤＳ回路において、時刻Ｔ０の時点で固体撮像素子から出力される信号をサンプリングし（サンプリングＳＰ１）、時刻Ｔ２の時点で固体撮像素子から出力される信号をサンプリングして（サンプリングＳＰ２）、双方の差分を取る必要がある。しかし、サンプリングＳＰ１からサンプリングＳＰ２までの時間は露光期間と同じであり、ＣＤＳ回路は全画素からの信号を順次処理する必要があるため、このような時間間隔で信号をサンプリングしていると、固体撮像素子から出力されてくる信号に対して処理が追いつかなくなってしまう。
【０００７】
そこで、従来では、時刻Ｔ１の時点でサンプリングした信号から、時刻Ｔ２の時点でサンプリング（サンプリングＳＰ３）した信号を減算することで、リセットノイズの除去を行っている（完全には除去できないが一部は除去できる）。サンプリングＳＰ２とサンプリングＳＰ３の時間間隔は露光期間に比べて十分に短いため、全画素からの信号に対してＣＤＳ処理を問題なく行うことができる。
【０００８】
【特許文献１】特開２００５−２６８４７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
接続部の電位を決定する電荷は、熱拡散により、接続部から電荷蓄積部へと常に流れ出ている。一方で、接続部には、配線や光電変換膜等の部材が接続されているため、この部材を介して光電変換膜で発生した電荷が流れ込んだり、接続部と基板の接合部分で発生した電荷が流れ込んだりしてくる。このため、接続部からの熱拡散による電荷の流出は、熱拡散によって接続部から流出する単位時間当たりの電荷量（電流量）と、配線等を介して接続部に流入してくる単位時間当たりの電荷量とが一致したとき（このときを平衡状態という）に、見かけ上、停止する。
【００１０】
時刻ｔ（＜平衡状態に到達する時間ｔｅｑ）までに、接続部から熱励起により周辺領域に拡散する電荷総量ΔＱは次式（１）で示される。
ΔＱ∝ｌｎ（１＋αｔ）  ・・・（１）
だたし、αは比例係数
【００１１】
図９の時刻Ｔ０に示すように、平衡状態になった結果、電位障壁と接続部が同電位となっていれば理想的であり、このような画素も存在するが、平衡状態において接続部の電位が電位障壁の電位よりも高くなってしまう画素も存在する。図１０は、このような画素のポテンシャルを示したものである。図１０に示すように、接続部の電位を決定する電荷は、ΔＱだけ減少して、接続部の電位が電位障壁よりも高くなってしまう。
【００１２】
図１０に示した状態で露光を開始すると、光電変換膜で発生した電荷Ｑの一部が接続部に残留するため、電荷蓄積部に移動する電荷量、即ち外部に読み出される信号量は、ΔＱ分減少し、残像の原因となる。
【００１３】
更に、入射光量に対する信号出力特性は、接続部の電位、つまり接続部のポテンシャル井戸の深さに依存し、ポテンシャル井戸の深さは、接続部の電荷の熱拡散量に依存し、熱拡散量は接続部に流れ込む電流量に依存し、接続部に流れ込む電流量は光電変換膜から接続部に流れ込む電流量に依存し、ポテンシャル井戸の深さが時間と共に変動することから、入射光量に対する信号出力が一意に決まらず、単純に予めの補正情報を保持し、それを用いてリニアリティ補正を行うということが出来ない。
【００１４】
本発明は、上記事情に鑑みてなされたものであり、半導体基板上方に設けられた光電変換素子を含む固体撮像素子を有する撮像装置において、光電変換素子と半導体基板との接続部に電荷が残留してしまうのを防いで残像を防止すると共にリニアリティ補正を可能にすることを目的とする。
【課題を解決するための手段】
【００１５】
本発明の撮像装置は、半導体基板上方に積層された一対の電極とこれに挟まれる光電変換層とを含む光電変換素子をそれぞれ有する複数の画素を含む固体撮像素子と、前記固体撮像素子を駆動する駆動手段とを備える撮像装置であって、前記画素が、前記半導体基板内に設けられ、前記一対の電極の一方と電気的に接続される接続部と、前記半導体基板内に前記接続部に隣接して設けられ、該接続部の電位に対して電位障壁となる電位障壁部と、前記半導体基板内に前記電位障壁部に隣接して設けられ、前記光電変換層で発生した電荷が前記接続部及び前記電位障壁部を介して蓄積される第一の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷に応じた信号を出力する信号出力回路とを含み、前記駆動手段は、前記電位障壁部の電位を可変制御して、前記接続部と前記電位障壁部を同電位にする同電位駆動を行う。
【００１６】
この構成により、電位障壁部の電位を変えることで接続部と電位障壁部を同電位にした状態で露光を行うことが可能となり、露光中に光電変換層で発生した電荷の一部が接続部に残留するのを防いで、残像の発生を防ぐことができる。又、露光開始時の接続部の電位が（電位障壁部と同電位となることにより）既知となるため、出力信号の基準レベルを設定することができる。この結果、入射光量に対する信号出力特性のリニアリティ補正が可能となり、信号出力特性を線形にすることができる。
【００１７】
本発明の撮像装置は、前記駆動手段が、前記同電位駆動時、前記電位障壁部の電位が該同電位駆動開始直前の前記接続部の電位よりも高く又は低くなるように制御し、該制御によって前記接続部から溢れた不要電荷を、前記信号出力回路を構成するリセットトランジスタのドレインに排出する。
【００１８】
この構成により、接続部の電位と電位障壁部の電位を同一にした状態で露光を行うことが可能となる。
【００１９】
本発明の撮像装置は、前記接続部と前記電位障壁部を同電位にした状態で前記固体撮像素子の露光を開始し、前記露光の終了と共に、前記電位障壁部の電位を、前記露光中の電位よりも低く又は高くする。
【００２０】
この構成により、信号読み出し期間中に接続部から第一の電荷蓄積部に電荷が流入するのを防ぐことができ、ノイズを低減することができる。
【００２１】
本発明の撮像装置は、前記同電位駆動時において設定する前記電位障壁部の電位を決定する電位決定モードを有し、前記駆動手段は、前記電位決定モード時、前記光電変換層から前記接続部に入射光に応じた電荷が流れ込まない状態とし、この状態で前記電位障壁部の電位を所定の値“Ｖ_ｏｎ”にしたときに前記第一の電荷蓄積部に蓄積される電荷に応じた信号を前記信号出力回路から出力させる駆動を、前記駆動を１回行う毎に前記所定の値“Ｖ_ｏｎ”を“Ｖ_ｓｔｅｐ”だけ増加又は減少させて、全ての前記画素の前記信号出力回路から前記信号が出力されるようになるまで繰り返し行い、全ての前記画素の前記信号出力回路から前記信号が出力された時点での前記所定の値“Ｖ_ｏｎ”を、前記同電位駆動時に設定する前記電位障壁部の電位とする。
【００２２】
この構成により、同電位駆動時、全ての画素において、電位障壁部の電位を接続部の電位よりも高く又は低くなるように制御することができ、全ての画素で接続部と電位障壁部を同電位にすることができる。
【００２３】
本発明の撮像装置は、前記電位決定モードを、電源が投入されたときに実行する。
【００２４】
電源が投入された時点では接続部の電位が安定しているため、電源投入時に電位の決定を行うことで、その決定精度を向上させることができる。
【００２５】
本発明の撮像装置は、前記電位決定モードを、電源投入後、一定時間毎に実行する。
【００２６】
接続部の電位は撮像装置の使用時間によって変動するため、一定時間毎に電位を決定することで、接続部での残留電荷の発生を常に防止することができる。
【００２７】
本発明の撮像装置は、前記画素が、前記半導体基板内に設けられ、前記信号出力回路を構成する出力トランジスタのゲートに接続された第二の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷を前記第二の電荷蓄積部に転送する電荷転送手段とを備える。又、前記第一の電荷蓄積部が埋め込み型の蓄積部である。
【００２８】
この構成により、リセットノイズを正確に除去することが可能となる。又、第一の電荷蓄積部から第二の電荷蓄積部に電荷を完全転送することができる。
【００２９】
本発明の撮像装置は、前記光電変換層が有機材料で構成されている。
【００３０】
本発明の固体撮像素子の駆動方法は、半導体基板上方に積層された一対の電極とこれに挟まれる光電変換層とを含む光電変換素子をそれぞれ有する複数の画素部を含む固体撮像素子の駆動方法であって、前記画素が、前記半導体基板内に設けられ、前記一対の電極の一方と電気的に接続される接続部と、前記半導体基板内に前記接続部に隣接して設けられ、該接続部の電位に対して電位障壁となる電位障壁部と、前記半導体基板内に前記電位障壁部に隣接して設けられ、前記光電変換層で発生した電荷が前記接続部及び前記電位障壁部を介して蓄積される第一の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷に応じた信号を出力する信号出力回路とを含み、前記電位障壁部の電位を可変制御して、前記接続部と前記電位障壁部を同電位にする同電位駆動ステップを有する。
【００３１】
本発明の固体撮像素子の駆動方法は、前記同電位駆動ステップでは、前記電位障壁部の電位が該ステップ開始直前の前記接続部の電位よりも高く又は低くなるように制御し、該制御によって前記接続部から溢れた不要電荷を、前記信号出力回路を構成するリセットトランジスタのドレインに排出する。
【００３２】
本発明の固体撮像素子の駆動方法は、前記接続部と前記電位障壁部を同電位にした状態で前記固体撮像素子の露光を開始し、前記露光の終了と共に、前記電位障壁部の電位を、前記露光中の電位よりも低く又は高くする。
【００３３】
本発明の固体撮像素子の駆動方法は、前記同電位駆動ステップにおいて設定する前記電位障壁部の電位を決定する際、前記光電変換層から前記接続部に入射光に応じた電荷が流れ込まない状態とし、この状態で前記電位障壁部の電位を所定の値“Ｖ_ｏｎ”にしたときに前記第一の電荷蓄積部に蓄積される電荷に応じた信号を前記信号出力回路から出力させる駆動を、前記駆動を１回行う毎に前記所定の値“Ｖ_ｏｎ”を“Ｖ_ｓｔｅｐ”だけ増加又は減少させて、全ての前記画素の前記信号出力回路から前記信号が出力されるようになるまで繰り返し行い、全ての前記画素の前記信号出力回路から前記信号が出力された時点での前記所定の値“Ｖ_ｏｎ”を、前記同電位駆動ステップにおいて設定する前記電位障壁部の電位とする。
【００３４】
本発明の固体撮像素子の駆動方法は、前記電位の決定を、前記固体撮像素子を搭載する撮像装置の電源が投入されたときに実行する。
【００３５】
本発明の固体撮像素子の駆動方法は、前記電位の決定を、前記固体撮像素子を搭載する撮像装置の電源投入後、一定時間毎に実行する。
【００３６】
本発明の固体撮像素子の駆動方法は、前記画素が、前記半導体基板内に設けられ、前記信号出力回路を構成する出力トランジスタのゲートに接続された第二の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷を前記第二の電荷蓄積部に転送する電荷転送手段とを備える。又、前記第一の電荷蓄積部が埋め込み型の蓄積部である。
【００３７】
本発明の固体撮像素子の駆動方法は、前記光電変換層が有機材料で構成されている。
【発明の効果】
【００３８】
本発明によれば、半導体基板上方に設けられた光電変換素子を含む固体撮像素子を有する撮像装置において、光電変換素子と半導体基板との接続部に電荷が残留してしまうのを防いで残像を防止すると共にリニアリティ補正を可能にすることができる。
【発明を実施するための最良の形態】
【００３９】
以下、本発明の実施形態について図面を参照して説明する。
【００４０】
（第一実施形態）
図１は、本発明の第一実施形態である固体撮像素子の１画素分の断面模式図である。本実施形態の固体撮像素子は、図１に示す１画素を同一平面上で１次元状又は二次元状に複数配置した構成となっている。以下では、図１に示す１画素を、行（水平）方向とこれに直交する列（垂直）方向に二次元状に配列した構成を例にして説明する。
図１に示す固体撮像素子は、半導体基板であるｐ型シリコン基板１（以下、基板１という）と、基板１上方にゲート絶縁膜２及び絶縁層１０を介して積層された光電変換素子Ｐとを備える。
【００４１】
光電変換素子Ｐは、絶縁層１０上に形成された下部電極１４と、下部電極１４上に形成された光電変換層１５と、光電変換層１５上に形成された上部電極１６とを含む構成となっている。
【００４２】
上部電極１６には、その上方から被写体からの入射光が入射される。上部電極１６は、光電変換層１５に入射光を入射させる必要があるため、入射光に対して透明なＩＴＯ等の導電性材料で構成される。上部電極１６は、全画素で共通の一枚構成であるが、画素毎に分割してあっても良い。
【００４３】
下部電極１４は、画素毎に分割された薄膜であり、透明又は不透明の導電性材料（ＩＴＯやアルミニウム等）で構成される。
【００４４】
光電変換層１５は、入射光のうちの特定の波長域を吸収して、吸収した光量に応じた電荷を発生する有機又は無機の光電変換材料で構成された層である。光電変換層１５を、緑色の波長域の光を吸収してこれに応じた電荷を発生する光電変換材料（例えばキナクリドン）で構成することで、可視光モノクロ撮像が可能となる。光電変換層１５を、赤外の波長域の光を吸収してこれに応じた電荷を発生する光電変換材料（例えばフタロシアニン系有機材料やナフタロシアニン系有機材料）で構成することで、赤外光モノクロ撮像が可能となる。
【００４５】
基板１内には下部電極１４と電気的に接続されたｎ型不純物層からなる接続部３が設けられている。接続部３と下部電極１４とは、ゲート絶縁膜２及び絶縁層１０内に埋設された導電性材料からなるコンタクト配線１１によって接続されている。
【００４６】
接続部３の隣には、接続部３と反対導電型のｐ型の電位障壁部７が設けられている。電位障壁部７は、接続部３に対して電位障壁となる電位障壁手段として機能する。
【００４７】
電位障壁部７の隣には、コンタクト配線１１から接続部３に達し、ここから電位障壁部７を通って移動してきた電荷を蓄積するための第一の電荷蓄積部４が設けられている。第一の電荷蓄積部４は、接続部３と同じ導電型のｎ型不純物層で構成されている。
【００４８】
第一の電荷蓄積部４の表面には、第一の電荷蓄積部４と反対導電型のｐ型不純物を注入してなるｐ型不純物層４ａが形成されている。第一の電荷蓄積部４の表面にｐ型不純物層４ａを形成しておくことで、第一の電荷蓄積部４が基板最表面ではなく基板内部に設けられた所謂埋め込み型となり、基板内部に電荷が蓄積される。この結果、基板表面で発生する暗電流の混入を抑制することができ、Ｓ／Ｎを向上させることができる。又、第一の電荷蓄積部４およびｐ型不純物層４ａの不純物濃度を調整して第一の電荷蓄積部４を完全空乏化することで、所謂完全転送が可能になる。
【００４９】
電位障壁部７上方には、接続部３をソースとし、第一の電荷蓄積部４をドレインとするトランジスタのゲート電極７ａが、ゲート絶縁膜２を介して設けられている。このゲート電極７ａは、外部から可変の電圧が印加されるようになっており、ここから、電位障壁部７の電位を可変制御できるようになっている。以下、ゲート電極７ａをバリアゲート７ａという。
【００５０】
第一の電荷蓄積部４の隣には少し離間して第二の電荷蓄積部５が設けられている。第二の電荷蓄積部５は、接続部３と同じ導電型のｎ型不純物層で構成されている。
【００５１】
第一の電荷蓄積部４と第二の電荷蓄積部５との間の基板１上方には、第一の電荷蓄積部４をソースとし、第二の電荷蓄積部５をドレインとするトランジスタのゲート電極８が、ゲート絶縁膜２を介して設けられている。このゲート電極８は、第一の電荷蓄積部４に蓄積された電荷を第二の電荷蓄積部５に転送する電荷転送手段として機能する。以下、ゲート電極８を転送ゲート８という。この転送ゲート８に高電圧の電荷転送パルスが印加されると、第一の電荷蓄積部４に蓄積された電荷が第二の電荷蓄積部５に転送される。第一の電荷蓄積部４を完全空乏化することが好ましく、このようにすることで、第一の電荷蓄積部４にある電荷は第二の電荷蓄積部５に完全転送される。
【００５２】
第二の電荷蓄積部５の隣には少し離間して、接続部３と同じ導電型のｎ型不純物層からなるリセットドレイン６が設けられている。第二の電荷蓄積部５とリセットドレイン６との間の基板１上方には、第二の電荷蓄積部５をソースとし、リセットドレイン６をドレインとするリセットトランジスタのゲート電極（以下、リセットゲートという）９が、ゲート絶縁膜２を介して設けられている。リセットゲート９に高電圧のリセットパルスを印加すると、第二の電荷蓄積部５に蓄積された電荷がリセットドレイン６へと排出される。
【００５３】
基板１には、更に、第二の電荷蓄積部５に蓄積された電荷に応じた信号を出力するＭＯＳトランジスタからなる信号出力回路が、画素毎に設けられている。この信号出力回路には、上記リセットトランジスタも含まれる。
【００５４】
図２は、図１に示す１画素分の等価回路を示した図である。
図２に示すように、信号出力回路は、リセットトランジスタの他に出力トランジスタ５ａと行選択トランジスタ５ｂとを備える。出力トランジスタ５ａは、そのゲートが第二の電荷蓄積部５に接続され、そのドレインが電源に接続され、そのソースが行選択トランジスタ５ｂのドレインに接続されている。出力トランジスタ５ａは、第二の電荷蓄積部５に蓄積された電荷の電荷量に応じた電圧信号を出力するものである。
【００５５】
行選択トランジスタ５ｂは、そのゲートに行選択パルスが印加されると、出力トランジスタ５ａから出力された電圧信号を信号線に出力する。各画素に設けられた信号出力回路に行選択パルスが行毎に順次印加されることで、全ての画素から信号が出力される。
【００５６】
図３は、第一実施形態の固体撮像素子を搭載する撮像装置の構成例を示した図である。
図３に示す撮像装置は、図１に示す画素をアレイ状に配置した固体撮像素子３０と、固体撮像素子３０の各画素から得られる信号に相関二重サンプリング（ＣＤＳ）処理を行ってリセットノイズを除去するＣＤＳ回路３１と、ＣＤＳ回路３１の出力信号をデジタル信号に変換するＡ／Ｄ変換器３２と、Ａ／Ｄ変換器３２から出力されるデジタル信号に所定のデジタル信号処理を施して画像データを生成するデジタル信号処理部３３と、デジタル信号処理部３３で生成された画像データが記録される記録メディア３４と、固体撮像素子３０を駆動する駆動部３５と、撮像装置全体を統括制御するシステム制御部３６とを備える。尚、固体撮像素子３０、ＣＤＳ回路３１、及びＡ／Ｄ変換器３２は１チップ（１ＩＣ）の中に組み込まれていても良い。
【００５７】
駆動部３５は、バリアゲート７ａへの電圧印加制御、リセットゲート９へのリセットパルス印加制御、電荷転送ゲート８への電荷転送パルス印加制御、行選択トランジスタ５ｂへの行選択パルス印加制御等を行う。
【００５８】
このように構成された撮像装置のスルー画像を得るための撮影、動画撮影、ＡＥ・ＡＦを行うための撮影等を行う撮影モード時の動作について説明する。以下では、取り扱い電荷を電子として説明する。このため、以降で説明に用いるポテンシャル図は、図中の上から下に向かって電位が高くなっているものとして図示している。
図４は、第一実施形態の固体撮像素子の行方向に並ぶ画素からなるライン（ｉライン目）の各画素における撮影モード時の動作を示す図であり、各時刻における基板１内の断面ポテンシャルを示した図である。
ｉライン目の各画素における前フレームの露光期間によって光電変換層１５で発生した電荷に応じた信号の出力が完了した後、ｉライン目の各画素の基板１内のポテンシャルは時刻Ｔ０[ｉ]に示すような初期状態となる。
【００５９】
初期状態とは、ｉライン目の各画素の電位障壁部７の電位が露光期間中に設定される露光電位（初期状態における接続部３の電位よりも高い電位、この値は後述する電位決定モードで予め決められた値）よりも十分に低い第一の電位となるようにｉライン目の各画素のバリアゲート７ａに第一の電圧が印加されており、ｉライン目の各画素の転送ゲート８に電荷転送パルスが印加されておらず、ｉライン目の各画素のリセットゲート９にリセットパルスが印加されていない状態である。初期状態では、第２の電荷蓄積部５に、初期状態の直前に行われたリセット動作によるリセットノイズＮ１が蓄積されている。
【００６０】
初期状態から、駆動部３５は、電位障壁部７の電位が露光電位となるように、ｉライン目の各画素のバリアゲート７ａに第二の電圧（＞第一の電圧）を印加すると共に、ｉライン目の各画素の転送ゲート８に電荷転送パルスを印加し、ｉライン目の各画素のリセットゲート９にリセットパルスを印加する。これにより、接続部３と電位障壁部７は同電位となり、接続部３に存在していた不要電荷及びリセットノイズＮ１がリセットドレイン６へと排出される（時刻Ｔ１[ｉ]）。
【００６１】
次に、駆動部３５は、ｉライン目の各画素の転送ゲート８への電荷転送パルスの印加と、ｉライン目の各画素のリセットゲート９へのリセットパルスの印加を停止する。これを以って露光期間（スルー画像等の画像の生成を行うための露光を行う期間）が開始され、光電変換層１５で発生した電荷Ｑが接続部３に到達し、この電荷Ｑが電位障壁部７を介して第一の電荷蓄積部４へと蓄積される（時刻Ｔ２[ｉ]）。このとき、第二の電荷蓄積部５には、直前のリセット動作によるリセットノイズＮ２のみが蓄積された状態となる。
【００６２】
設定された露光期間の終了時刻になると、駆動部３５はｉライン目の各画素のバリアゲート７ａに第一の電圧を印加して電位障壁部７の電位を初期状態のときの値に戻す。このとき、接続部３と電位障壁部７には大きな電位差（露光電位と第一の電位の差に等しい）が発生するため、接続部３からの熱拡散による第一の電荷蓄積部４への電荷の流入は無視できるほどに微量となる。尚、露光電位と第一の電位の差は、接続部３から第一の電荷蓄積部４に流入する電流量が無視できるほど小さくなるような値に設定しておけば良い。
【００６３】
駆動部３５は、電位障壁部７の電位を初期状態の値に戻した後、ｉライン目の各画素の第二の電荷蓄積部５に存在しているリセットノイズＮ２に応じたリセットノイズ信号（ｄａｒｋ）を信号出力回路から出力させる（時刻Ｔ３[ｉ]）。このリセットノイズ信号（ｄａｒｋ）はＣＤＳ回路３１にてサンプリングされる。
【００６４】
次に、駆動部３５は、ｉライン目の各画素の転送ゲート８に電荷転送パルスを印加して、ｉライン目の各画素の第一の電荷蓄積部４に蓄積されていた電荷Ｑを第二の電荷蓄積部５に転送する（時刻Ｔ４[ｉ]）。
【００６５】
電荷Ｑの転送が完了した後、駆動部３５は、ｉライン目の各画素の第二の電荷蓄積部５に存在している電荷（Ｑ＋Ｎ２）に応じた撮像信号（ｓｉｇ）を信号出力回路から出力させる。この撮像信号（ｓｉｇ）はＣＤＳ回路３１にてサンプリングされ、（ｓｉｇ）−（ｄａｒｋ）の処理が行われてリセットノイズＮ２に応じた信号だけが除去される。
【００６６】
次に、駆動部３５は、ｉライン目の各画素のリセットゲート９にリセットパルスを印加する。これにより、ｉライン目の各画素の第二の電荷蓄積部５に存在していた電荷（Ｑ＋Ｎ２）はリセットドレイン６に排出される（時刻Ｔ５[ｉ]）。そして、駆動部３５は、ｉライン目の各画素の転送ゲート８への電荷転送パルスの印加と、ｉライン目の各画素のリセットゲート９へのリセットパルスの印加を停止し（時刻Ｔ６[ｉ]）、初期状態に戻る。
【００６７】
駆動部３５は、Ｔ０[ｉ]〜Ｔ６[ｉ]までの駆動を、ｉの値が異なる各ライン毎にタイミングをずらしながら行う。
【００６８】
尚、時刻Ｔ４[ｉ]で撮像信号（ｓｉｇ）を出力させた後、転送ゲート８への電荷転送パルスの印加を停止して時刻Ｔ６[ｉ]の状態にしても良い。
【００６９】
以上のように、本実施形態の撮像装置によれば、バリアゲート７ａに印加する電圧を可変制御することで、接続部３と電位障壁部７を同電位にした状態で露光を行うことが可能となり、露光中に光電変換層１５で発生した電荷Ｑの一部が接続部３に残留するのを防いで、残像の発生を防ぐことができる。又、露光開始時の接続部３の電位が（電位障壁部７と同電位になることにより）既知となるため、出力信号の基準レベルを設定することができる。この結果、入射光量に対する信号出力特性のリニアリティ補正が可能となり、信号出力特性を線形にすることができる。
【００７０】
尚、接続部３と電位障壁部７に電位差がある状態で露光が行われると、光電変換層１５からどれだけの電荷Ｑが入力されたのか判断がつかなくなる。その結果、入射光量に対する信号出力特性に線形性が保てなくなる。又、図４に示した初期状態において、接続部３の電位は、それまでに接続部３を通った電荷Ｑの量や暗電流電荷の量、時間等によって随時変動する。このため、入射光量に対する出力特性に規則性がなくなり、リニアリティ補正が行えない状態となる。しかも、画素毎にこの電位は変動する。
【００７１】
これに対して、本駆動方法を採用すれば、接続部３と電位障壁部７が同電位となった状態で露光が行われるため、信号の基準レベルが設定可能となる。このため、入射光量に対する信号出力特性に線形性を保つことは出来ないが、入射光量に対する出力特性に規則性を持たせることができ、リニアリティをシステム的に補正することは可能となる。
【００７２】
図５は、第一実施形態の駆動方式を採用した場合の信号蓄積時間に対する信号出力特性の概念図である。
予め、本特性を撮像システムに記録しておけば、システム的にリニアリティ補正が可能となり、入射光量に対する信号出力特性を線形にすることができる。熱励起による放出電流量は時間と共に指数関数的に減少（（式１）参照）し、放出電流量が、接続部３に流れ込む電流量（暗電流＋被写体に応じた信号電流）と釣り合った時に熱平衡状態に達し、熱励起による放出電流量は見かけ上０となる。よって、入力信号に対する出力特性も図５のように信号蓄積時間の関数となる。このように、信号蓄積時間（露光時間）と出力電荷量を知ることができれば、図５に示したグラフから、信号電流量を知ることができるため、リニアリティ補正が可能となる。
【００７３】
又、本実施形態の撮像装置によれば、露光期間に発生した電荷を一時的に記憶しておく第一の電荷蓄積部４が設けられているため、リセットノイズ信号（ｄａｒｋ）のサンプリングと、撮像信号（ｓｉｇ）のサンプリングとを図４の時刻Ｔ３[ｉ]とＴ４[ｉ]の間の、固体撮像素子の露光期間よりも短い微小な時間間隔でサンプリングすることができ、撮像信号に含まれるリセットノイズに起因するノイズ信号を正確に除去することが可能となる。
【００７４】
又、本実施形態の固体撮像素子によれば、光電変換素子Ｐが基板１内ではなく基板１上方に設けられているため、第一の電荷蓄積部４を追加するだけの十分なスペースを基板１内に確保することができる。基板１内にフォトダイオードを形成する一般的な固体撮像素子の場合、第一の電荷蓄積部４を基板内に追加してしまうと、フォトダイオードのためのスペースを維持することが難しくなり、感度の低下が懸念されてしまう。又、感度を維持しようとすれば、画素数の低下やチップサイズの増大等が懸念されてしまう。本実施形態の固体撮像素子によればこのような懸念が生じることはない。
【００７５】
尚、上述した効果を得るためには、全ての画素において、接続部３と電位障壁部７を同電位にできるように露光電位を予め決定しておかなければならない。以下では、この露光電位の決定方法を説明する。
【００７６】
本実施形態の撮像装置は、露光電位を決定するための電位決定モードを有しており、所定のタイミングでこの電位決定モードが実行される。
【００７７】
図６は、第一実施形態の撮像装置の電位決定モード時の動作を説明するためのフローチャートである。
電位決定モードが開始されると、駆動部３５は、光電変換層１５から接続部３に入射光に応じた電荷（つまり、光がない状態で発生する暗電流電荷以外の電荷）が流れ込まない状態にする（ステップＳ１）。このような状態の実現方法としては、固体撮像素子３０を完全に遮光するメカニカルシャッタが撮像装置に搭載されている場合は、このメカニカルシャッタを閉じる制御を行う方法がある。又は、光電変換層１５に印加される実効電圧がゼロとなるように、上部電極１６に印加するバイアス電圧を制御する方法がある。
【００７８】
次に、システム制御部３６が、図４に示した時刻Ｔ１[ｉ]のときに設定すべき電位障壁部７の露光電位（Ｖ_ｏｎ）を初期値である（Ｖ_ｄｅｆ）に設定し（ステップＳ２）、駆動部３５にシーケンスＡを実行させる（ステップＳ３）。
【００７９】
図７は、図６に示すシーケンスＡ実行時の撮像装置の動作を示す図であり、各時刻における基板１内の断面ポテンシャルを示した図である。
図７に示す例では、時刻Ｔ０で全てのラインの画素が初期状態となっている。この初期状態は図４の時刻Ｔ０[ｉ]の状態と同じである。図７の例では、第二の電荷蓄積部５にリセットノイズＮ３が蓄積されている。初期状態から、駆動部３５は、ｉ（＝１）ライン目の各画素のリセットノイズＮ３に応じたリセットノイズ信号（基準レベル）を信号出力回路から出力させる（時刻Ｔ１[ｉ]）。この基準レベルはＣＤＳ回路３１にてサンプリングされる。
【００８０】
次に、駆動部３５は、ｉ（＝１）ライン目の各画素の電位障壁部７の電位が（Ｖ_ｄｅｆ）となるように、ｉ（＝１）ライン目の各画素のバリアゲート７ａに電圧を印加すると共に、ｉ（＝１）ライン目の各画素の転送ゲート８に電荷転送パルスを印加し、この状態で、ｉ（＝１）ライン目の各画素の第二の電荷蓄積部５に蓄積されている電荷に応じた信号（確認レベル）を信号出力回路から出力させる（時刻Ｔ２[ｉ]）。この確認レベルはＣＤＳ回路３１にてサンプリングされ、（確認レベル）−（基準レベル）の処理が行われて、処理後の信号がシステム制御部３６に入力される。
【００８１】
次に、駆動部３５は、ｉ（＝１）ライン目の各画素のリセットゲート９にリセットパルスを印加する。これにより、ｉ（＝１）ライン目の各画素の第二の電荷蓄積部５に存在していた電荷はリセットドレイン６に排出される（時刻Ｔ３[ｉ]）。そして、駆動部３５は、ｉ（＝１）ライン目の各画素の転送ゲート８への電荷転送パルスの印加と、ｉ（＝１）ライン目の各画素のリセットゲート９へのリセットパルスの印加を停止する（時刻Ｔ４[ｉ]）。
【００８２】
駆動部３５は、上述したような、Ｔ１[ｉ]〜Ｔ４[ｉ]までの駆動をｉの値を１つずつ増やしていってライン毎に順次行って初期状態に戻る。
【００８３】
初期状態での接続部３の電位が（Ｖ_ｄｅｆ）よりも低ければ、時刻Ｔ２[ｉ]の時点で、接続部３から第二の電荷蓄積部５に不要電荷が移動するため、ＣＤＳ回路３１からはこの不要電荷に応じた信号が暗電流として出力される。一方、初期状態での接続部３の電位が（Ｖ_ｄｅｆ）よりも高ければ、時刻Ｔ２[ｉ]の時点で、接続部３から第二の電荷蓄積部５に不要電荷は移動しないため、ＣＤＳ回路３１から暗電流は出力されない。
【００８４】
図６に戻り、システム制御部３６は、シーケンスＡ実行後に全ての画素から暗電流が出力されたかどうかを判定する（ステップＳ４）。暗電流が出力されていない画素があった場合（ステップＳ４：ＮＯ）、システム制御部３６は、電位（Ｖ_ｏｎ）を下記式（２）にしたがって、初期値から（Ｖ_ｓｔｅｐ）だけ大きくした値に再設定し（ステップＳ５）、ステップＳ３に処理を戻す。
【００８５】
（Ｖ_ｏｎ）＝（Ｖ_ｄｅｆ）＋（Ｖ_ｓｔｅｐ）×Ｎ  ・・・（２）
ここで、Ｎは、ステップＳ４で“ＮＯ”と判定した回数
【００８６】
全ての画素から暗電流が出力されていた場合（ステップＳ４：ＹＥＳ）、システム制御部３６は、現時点で設定している（Ｖ_ｏｎ）を、撮影モード時に設定する露光電位として決定する（ステップＳ６）。駆動部３５は、撮影モード時、ステップＳ６で決定された露光電位及び既定の第一の電位のいずれかとなるように、バリアゲート７ａに印加する電圧を制御する。
【００８７】
このような方法で露光電位を決定することにより、図４の時刻Ｔ１[ｉ]の時点で、全ての画素において接続部３と電位障壁部７を同電位にすることができる。
【００８８】
尚、電位決定モードは、撮像装置の製造現場における調整工程時に実行したり、ユーザが電源を投入した時に実行したり、電源投入後は一定期間毎に実行したりするようにすることが好ましい。
【００８９】
（第二実施形態）
第一実施形態では、露光期間中に発生した電荷を、第一の電荷蓄積部４に一時的に蓄積するものとすることで、リセットノイズを正確に除去できるものとした。しかし、リセットノイズの除去精度を求めないのであれば、第一の電荷蓄積部４を設けない構成としても、第一実施形態の駆動方式を採用することは可能である。
【００９０】
第二実施形態の撮像装置に搭載される固体撮像素子は、図１に示した固体撮像素子において、転送ゲート８をリセットゲート９に変更し、第二の電荷蓄積部５をリセットドレイン６に変更し、第一の電荷蓄積部４に出力トランジスタ５ａのゲートを接続した構成となっている。尚、この構成にする場合、第一の電荷蓄積部４表面のｐ型不純物層４ａは削除する。
【００９１】
このように構成された固体撮像素子を搭載する撮像装置の撮影モード時の動作について説明する。
図８は、第二実施形態の固体撮像素子のｉライン目の各画素における撮影モード時の動作を示す図であり、各時刻における基板１内の断面ポテンシャルを示した図である。
ｉライン目の各画素における前フレームの露光期間によって光電変換層１５で発生した電荷に応じた信号の出力が完了して、第一の電荷蓄積部４に蓄積された電荷のリセット動作が行われた後のｉライン目の各画素の基板１内のポテンシャルは時刻Ｔ０[ｉ]に示すような初期状態となる。
【００９２】
初期状態とは、ｉライン目の電位障壁部７の電位が露光期間中に設定される露光電位よりも十分に低い第一の電位となるようにｉライン目の各画素のバリアゲート７ａに第一の電圧が印加されており、ｉライン目の各画素のリセットゲート９にリセットパルスが印加されていない状態である。初期状態では、第一の電荷蓄積部４に、初期状態の前に行われたリセット動作によるリセットノイズＮが蓄積されている。
【００９３】
初期状態から、駆動部３５は、電位障壁部７の電位が初期状態における接続部３の電位よりも高い露光電位となるように、ｉライン目の各画素のバリアゲート７ａに第二の電圧（＞第一の電圧）を印加すると共に、ｉライン目の各画素のリセットゲート９にリセットパルスを印加する。これにより、接続部３と電位障壁部７は同電位となり、接続部３に存在していた不要電荷及びリセットノイズＮがリセットドレインへと排出される（時刻Ｔ１[ｉ]）。
【００９４】
次に、駆動部３５は、ｉライン目の各画素のリセットゲート９へのリセットパルスの印加を停止する。これを以って露光期間が開始され、光電変換層１５で発生した電荷Ｑが接続部３に到達し、この電荷Ｑが電位障壁部７を介して第一の電荷蓄積部４へと蓄積される（時刻Ｔ２[ｉ]）。
【００９５】
設定された露光期間の終了時刻になると、駆動部３５はｉライン目の各画素のバリアゲート７ａに第一の電圧を印加して、電位障壁部７の電位を初期状態のときの値に戻す。このとき、接続部３と電位障壁部７には大きな電位差が発生するため、接続部３からの熱拡散による第一の電荷蓄積部４への電荷の流入は無視できるほどに微量となる。
【００９６】
駆動部３５は、電位障壁部７の電位を初期状態の値に戻した後、ｉライン目の各画素の第一の電荷蓄積部４に蓄積されている電荷（Ｑ＋Ｎ）に応じた撮像信号（ｓｉｇ）を信号出力回路から出力させる（時刻Ｔ３[ｉ]）。この撮像信号（ｓｉｇ）はＣＤＳ回路３１にてサンプリングされる。
【００９７】
次に、駆動部３５は、ｉライン目の各画素のリセットゲート９にリセットパルスを印加する。これにより、ｉライン目の各画素の第一の電荷蓄積部４に存在していた電荷（Ｑ＋Ｎ）はリセットドレイン６に排出される（時刻Ｔ４[ｉ]）。そして、駆動部３５は、ｉライン目の各画素のリセットゲート９へのリセットパルスの印加を停止する。これにより、第一の電荷蓄積部４には、リセットノイズＮ’が蓄積される。
【００９８】
次に、駆動部３５は、ｉライン目の各画素のリセットノイズＮ’に応じたリセットノイズ信号（ｄａｒｋ）を信号出力回路から出力させる（時刻Ｔ５[ｉ]）。このリセットノイズ信号（ｄａｒｋ）はＣＤＳ回路３１にてサンプリングされ、時刻Ｔ３[ｉ]で得られた（ｓｉｇ）から該（ｄａｒｋ）が減算されて、リセットノイズの除去が行われ、初期状態に戻る。
【００９９】
駆動部３５は、Ｔ０[ｉ]〜Ｔ５[ｉ]までの駆動を、ｉの値が異なる各ライン毎にタイミングをずらしながら行う。
【０１００】
このように、特許文献１に示したような従来構造であっても、電位障壁部７の電位を可変制御することで、残像を防止して高画質の撮影が可能となる。
【０１０１】
尚、カラー固体撮像素子の高感度化を目指すためには、光電変換層１５の分光特性がブロードなものよりも、ある特定の波長領域の光のみを吸収し光電変換するタイプのものの方が有利である。なぜなら、分光特性がブロードなタイプは、カラー画像を取得する場合において色分解を行うためにカラーフィルタを用いる必要があるために、カラーフィルタを透過する光以外の光はフィルタに吸収され利用できないのに対し、ある特定の波長領域の光（例えば緑光）のみを吸収し光電変換するタイプのものは、その他の光（青光、赤光）を透過する為、例えば吸収光の異なる光電変換層を積層するなどの工夫を行えば、透過光を利用可能となり、光利用効率向上によって高感度化に有利となるからである。このため、第一実施形態及び第二実施形態で説明した光電変換層１５は、有機材料によって構成することが、撮像素子の高感度化を図る上で望ましい。
【０１０２】
又、有機材料で構成した光電変換層は、無機材料で構成した光電変換層に比べて厚みが薄い（300nm程度）ため、光電変換層の容量が大きくなる。つまり、接続部３に付随する容量が大きくなるため、熱拡散による流出電荷量ΔＱも相対的に大きくなる（Ｑ＝ＣＶより）。故に、上述した駆動方式は、有機材料で構成された光電変換層を用いた場合に大きな効果を発揮する。
【０１０３】
又、ここまで、信号出力回路がｎＭＯＳトランジスタ回路によって構成される場合を例に、ポテンシャル図を用いて駆動方法を説明してきたが、信号出力回路がｐＭＯＳトランジスタ回路であってもｎＭＯＳの場合と極性が逆になる以外は考え方は全く同じであるため、説明を省略する。ちなみに、光電変換層１５からの電荷が電子である場合はｎＭＯＳにて信号読み出し回路を形成し、正孔である場合はｐＭＯＳにて信号読み出し回路を形成すれば良い。
【０１０４】
又、以上の説明では、取り扱い電荷を電子としたが、これを正孔とした場合には、上記説明で用いた各ポテンシャル図を、図中の下から上に向かって電位が高くなっているものとして見れば良い。つまり、上記説明において、電位の大小関係を逆に読めば良い。又、上記説明において、ｎ型層とｐ型層を全て逆にすれば良い。又、電位決定モードにおいては、ステップＳ５において、式（２）の代わりに下記式（３）を用いてＶ_ｏｎを再設定すれば良い。
（Ｖ_ｏｎ）＝（Ｖ_ｄｅｆ）−（Ｖ_ｓｔｅｐ）×Ｎ  ・・・（３）
ここで、Ｎは、ステップＳ４で“ＮＯ”と判定した回数
【図面の簡単な説明】
【０１０５】
【図１】本発明の第一実施形態である固体撮像素子の１画素分の断面模式図
【図２】図１に示す１画素分の等価回路を示した図
【図３】第一実施形態の固体撮像素子を搭載する撮像装置の構成例を示した図
【図４】第一実施形態の固体撮像素子を搭載する撮像装置の撮影モード時の動作を示す図
【図５】第一実施形態の駆動方式を採用した場合の信号蓄積時間に対する信号出力特性の概念図
【図６】第一実施形態の撮像装置の電位決定モード時の動作を説明するためのフローチャート
【図７】図６に示すシーケンスＡ実行時の撮像装置の動作を示す図
【図８】第二実施形態の固体撮像素子を搭載する撮像装置の撮影モード時の動作を示す図
【図９】特許文献１に開示された固体撮像素子の動作を説明するための図
【図１０】熱拡散による接続部電位の変動を示した図
【符号の説明】
【０１０６】
１    シリコン基板
３    接続部
４    第一の電荷蓄積部
７    電位障壁部
１４  下部電極
１５  光電変換層
１６  上部電極
Ｐ    光電変換素子
３０  固体撮像素子
３５  駆動部
【図１】
2010016594.tif 000003
【図２】
2010016594.tif 000004
【図３】
2010016594.tif 000005
【図４】
2010016594.tif 000006
【図５】
2010016594.tif 000007
【図６】
2010016594.tif 000008
【図７】
2010016594.tif 000009
【図８】
2010016594.tif 000010
【図９】
2010016594.tif 000011
【図１０】
2010016594.tif 000012