(57)【要約】【課題】振動による装置の特性劣化を抑制しつつ、配線の寄生容量を低減させる技術を提供する。【解決手段】本装置は、導電層と、その導電層の一部に積層されている絶縁層を備えている基板と、絶縁層上に固定されている固定部分と、その固定部分から絶縁層が存在しない範囲に伸びているとともに導電層から遊離している遊離部分を有しており、その遊離部分が基板に対して振動する構造体と、絶縁層上に固定されている電極パッドと、固定部分と電極パッドを接続している配線路を備えている。その配線路は、絶縁層上に固定されている支持部分と、その支持部分から絶縁層が存在しない範囲に伸びている差渡し部分を備えている。その差渡し部分の共振振動数が遊離部分の共振振動数よりも高いことを特徴とする。【選択図】図１
2010251396.tif 000002
【特許請求の範囲】
【請求項１】
導電層と、その導電層の一部に積層されている絶縁層を備えている基板と、
前記絶縁層上に固定されている固定部分と、その固定部分から前記絶縁層が存在しない範囲に伸びているとともに前記導電層から遊離している遊離部分を有しており、その遊離部分が前記基板に対して振動する構造体と、
前記絶縁層上に固定されている電極パッドと、
前記固定部分と前記電極パッドを接続している配線路を備えており、
その配線路は、前記絶縁層上に固定されている支持部分と、その支持部分から前記絶縁層が存在しない範囲に伸びている差渡し部分を備えており、
その差渡し部分の共振振動数が前記遊離部分の共振振動数よりも高いことを特徴とする装置。
【請求項２】
前記の遊離部分と固定部分と配線路と電極パッドが、同一層で形成されていることを特徴とする請求項１に記載の装置。
【請求項３】
前記の遊離部分と差渡し部分に、表面から裏面に貫通する貫通孔が形成されていることを特徴とする請求項１または２に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板に対して変位可能な可動部分を備えている構造体と、基板に固定されている電極パッドと、構造体と電極パッドを接続する配線路を備えている装置に関する。その装置は、可動部分の変位によって生じた電気信号を配線路と電極パッドを介して外部に出力する受動型の装置であることもあれば、電極パッドと配線路を介して可動部分に電気信号を伝達して可動部分を変位させる能動型の装置であることもある。
【背景技術】
【０００２】
特許文献１に、配線パターンを工夫することによってクロストークを低減した角速度センサ９００が開示されている。図４０に示すように、角速度センサ９００は、マス部９１１と、マス部９１１を弾性状態で支持する４本の弾性支持部９１２と、マス部９１１をＸ方向に振動させる駆動電極ｅ１、ｅ２と、Ｘ方向に振動するマス部９１１にＺ軸周りの角速度が作用するとＹ方向に生じるコリオリ力に応じて静電容量が変動する検出電極ｅ３、ｅ４を備えている。角速度センサ９００は、さらに、駆動端子Ｌ１ｂと駆動電極ｅ１を接続する駆動用配線パターンＬ１と、駆動端子Ｌ２ｂと駆動電極ｅ２を接続する駆動用配線パターンＬ２と、検出端子Ｌ３ｂと検出電極ｅ３を接続する検出用配線パターンＬ３と、検出端子Ｌ４ｂと検出電極ｅ４を接続する検出用配線パターンＬ４を備えている。この技術では、駆動用配線パターンＬ１、Ｌ２に加える駆動信号から検出用配線パターンＬ３、Ｌ４に及ぶクロストークを抑制するために、補償端子Ｌ５ｂと検出電極ｅ４を接続する補償配線パターンＬ５を追加してクロストークを相殺する技術が提案されている（たとえば要約）。
【０００３】
一方、特許文献２に、配線に貫通孔や除去領域といった除去部を設けることによって配線自体の面積を小さくする技術が開示されている。この技術によれば、加工のばらつきによる開口部の位置ずれや形状ずれの発生、あるいは酸化膜（絶縁層）の厚さのばらつきが発生しても、配線部における寄生容量の変化を小さいものとすることができる（たとえば段落００７４）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１０−３００４７５号公報
【特許文献２】特開２００８−１６４６２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、従来は、絶縁層の形状を工夫することによって配線の寄生容量を低減する技術的思想は提供されていなかった。
【０００６】
本発明は、上述の課題を解決するために創作されたものであり、振動による装置の特性劣化を抑制しつつ、配線の寄生容量を低減させる技術を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、以下の構成や態様として例示される技術を提供することができる。
第１構成例は、下記の装置を提供する。この装置は、
・導電層と、その導電層の一部に積層されている絶縁層を備えている基板と、
・絶縁層上に固定されている固定部分と、その固定部分から絶縁層が存在しない範囲に伸びているとともに導電層から遊離している遊離部分を有しており、その遊離部分が基板に対して振動する構造体と、
・絶縁層上に固定されている電極パッドと、
・固定部分と電極パッドを接続している配線路と、
を備えている。
前記配線路は、
・絶縁層上に固定されている支持部分と、その支持部分から絶縁層が存在しない範囲に伸びている差渡し部分を備えており、
・その差渡し部分の共振振動数が遊離部分の共振振動数よりも高いことを特徴とする。
【０００８】
第１構成例の装置では、配線路の差渡し部分の共振振動数が構造体の遊離部分の共振振動数よりも高くなるように構成されているので、配線路の共振現象に起因して装置の動作が損なわれたり検出精度が低下したりすることを抑制しつつ、配線路の寄生容量を低減することができる。
【０００９】
第１構成例の装置は、機械的に変位可能であるために振動することがある遊離部分を備えている装置を意味し、受動型装置であることもあれば能動型装置であることもある。たとえば、加速度あるいは角加速度が作用すると遊離部分が振動ないし変位する現象を利用して加速度あるいは角加速度を検出するセンサであることもある。走査トンネル顕微鏡の探針に生じる変位量を検出する検出装置であることもある。すなわち、配線路を出力線に利用する受動型装置であることもある。逆に、配線路に駆動電力を通電して遊離部を振動ないし変位させる能動型装置であることもある。例えば、遊離部に形成したミラーを振動させる光スイッチあるいはデジタル・マイクロミラー・デバイス（ＤＭＤ）であることもある。配線路の一部を出力線とし、他の配線路に駆動電力を通電する複合型の装置であることもある。
【００１０】
第１構成例は、基板を構成する導電層と配線路の間に生じる静電容量を減らすものであり、静電容量型の装置に対して顕著な効果を奏する。例えば、遊離部分の振動を静電容量の変化として検出する加速度センサや角速度センサにおいて顕著な効果が生じる。あるいは、固定部分と遊離部分を向かい合わせておいて両者間に電位差を加えることで遊離部分を変位させるタイプの能動型装置において顕著な効果を奏する。本明細書でいう共振振動数は、複数の共振振動数が存在する場合には、特記しない限り、最小の共振振動数を意味する。配線路の一部を構成する支持部分は、比喩的にいうと橋桁に相当する。その支持部は、配線路の長さ方向に断続的に配置されていてもよいし、配線路の巾方向の一部に配置されていてもよい。
【００１１】
上記の装置では、配線路が、支持部分と差渡し部分で構成される。差渡し部分では、配線路と導電層が大気または真空を介して向かい合う。大気または真空の誘電率は、絶縁層の誘電率よりも低い。配線路に差渡し部分を設けることで、配線路が導電層との間で作り出す寄生静電容量を低減することができる。寄生静電容量によって装置特性が低下する度合いを低減することができる。配線路に差渡し部分を設けると、その差渡し部分に振動が発生する。不用意に差渡し部分を設けると、差渡し部分に生じる振動によって装置特性がかえって低下してしまう。装置が利用する遊離部分の振動数には上限が存在し、遊離部分の共振振動数よりもはるかに高い振動数は装置特性に影響しない。上記の装置は、その現象を積極的に利用する。配線路に差渡し部分を設けて静電容量を減少させると、その差渡し部分に振動が発生する現象が避けられないが、その差渡し部分の共振振動数を構造体を構成している遊離部分の共振振動数よりも高く設定しておくことによって、差渡し部分に生じる振動が装置特性を低下させる問題に対処している。
【００１２】
第２構成例は、構造体を構成する遊離部分と、構造体を構成する固定部分と、配線路と、電極パッドが同一層で形成されている。こうすれば、導電層と絶縁層と導電層が積層されている基板、例えばＳＯＩ基板から装置を製造することができる。絶縁層の表面に積層されている導電層を利用して、構造体と配線路と電極パッドを形成することができる。また、絶縁層を残存させることで、構造体の固定部分と、配線路の支持部分を形成し、絶縁層を除去することで、構造体の遊離部分と、配線路の差渡し部分を形成することができる。
【００１３】
第３構成例では、構造体を構成する遊離部分と配線路を構成する差渡し部分に、表面から裏面に貫通する貫通孔が形成されている。こうすれば、貫通孔からエッチング剤を供給できる。遊離部分と差渡し部分の裏面に存在していた絶縁層を簡単に除去することができる。すなわち、絶縁層が存在しない範囲に伸びる遊離部分と差渡し部分を簡単に製造することができる。あるいは、遊離部分と固定部分を作り分けることができ、支持部分と差渡し部分を作り分けることができる。
【発明の効果】
【００１４】
第１構成例によれば、配線路に生じる寄生容量を低減し、しかも、配線路に生じる振振によって装置特性が低下するのを抑制できる。それによって例えば加速度センサの検出精度を向上することができる。第２と第３構成例によれば、特性の高い装置を簡単に製造することができる。高特性の装置を安価に製造することが可能となる。
【図面の簡単な説明】
【００１５】
【図１】第１実施例に係る２軸の加速度センサ１０の全体構成を示す説明図。
【図２】２軸の加速度センサ素子１００の構成を示す拡大図。
【図３】加速度センサ１０の配線２６０を含む配線路を示す断面図。
【図４】加速度センサ１０の配線２６０を含む配線路を示す断面図。
【図５】配線路の共振振動数を算出する概念的な計算式を示す説明図。
【図６】第２実施例に係る２軸の加速度センサ１０ａの全体構成を示す説明図。
【図７】加速度センサ１０ａの配線２６０ａを含む配線路を示す断面図。
【図８】加速度センサ１０ａの配線２６０ａを含む配線路を示す断面図。
【図９】第２実施例の配線路が提供する設計自由度を利用した第２実施例の変形例を示す説明図。
【図１０】第３実施例に係る２軸の加速度センサ１０ｂの全体構成を示す説明図。
【図１１】加速度センサ１０ｂの配線２６０ｂを含む配線路を示す断面図。
【図１２】加速度センサ１０ｂの配線２６０ｂを含む配線路を示す断面図。
【図１３】第１実施例の配線路の第１の製造方法の工程を示すフローチャート。
【図１４】第１実施例の配線路の第１の製造方法の各工程の様子を示す説明図。
【図１５】第１実施例の配線路の第１の製造方法の各工程の様子を示す説明図。
【図１６】第１実施例の配線路の第１の製造方法の各工程の様子を示す説明図。
【図１７】第１実施例の配線路の第１の製造方法の各工程の様子を示す説明図。
【図１８】第１実施例の配線路の第１の製造方法の各工程の様子を示す説明図。
【図１９】第１実施例の配線路の第１の製造方法の各工程の様子を示す説明図。
【図２０】第１実施例の配線路の第１の製造方法の各工程の様子を示す説明図。
【図２１】第１実施例の配線路の第１の製造方法の各工程の様子を示す説明図。
【図２２】第１実施例の配線路の第１の製造方法の各工程の様子を示す説明図。
【図２３】第１実施例の配線路の第２の製造方法の工程を示すフローチャート。
【図２４】第１実施例の配線路の第２の製造方法の各工程の様子を示す説明図。
【図２５】第１実施例の配線路の第２の製造方法の各工程の様子を示す説明図。
【図２６】第１実施例の配線路の第２の製造方法の各工程の様子を示す説明図。
【図２７】第２実施例の配線路の第１の製造方法の一部の工程を示す説明図。
【図２８】第２実施例の配線路の第１の製造方法の一部の工程を示す説明図。
【図２９】第２実施例の配線路の第１の製造方法の一部の工程を示す説明図。
【図３０】第２実施例の配線路の第１の製造方法の一部の工程を示す説明図。
【図３１】第２実施例の配線路の第２の製造方法の一部の工程を示す説明図。
【図３２】第２実施例の配線路の第２の製造方法の一部の工程を示す説明図。
【図３３】第２実施例の配線路の第２の製造方法の一部の工程を示す説明図。
【図３４】第２実施例の配線路の第２の製造方法の一部の工程を示す説明図。
【図３５】第３実施例の配線路の第２の製造方法の各工程を示すフローチャート。
【図３６】第３実施例の配線路の第２の製造方法の各工程の様子を示す説明図。
【図３７】第３実施例の配線路の第２の製造方法の各工程の様子を示す説明図。
【図３８】第３実施例の配線路の第２の製造方法の各工程の様子を示す説明図。
【図３９】第３実施例の配線路の第２の製造方法の各工程の様子を示す説明図。
【図４０】従来例の角速度センサ９００の全体構成を示す説明図。
【発明を実施するための形態】
【００１６】
本発明は、たとえば以下の特徴を単独あるいは組み合わせて備えることによって好ましい形態として実現することもできる。
（特徴１）共振構造体を有するデバイスと電極とを電気的に接続する配線路であって、デバイスと電極とを電気的に接続する配線を形成する第１の導電層と、第２の導電層と、第１の導電層と第２の導電層とを所定の隙間で相互に支持する配線支持部を有し、配線支持部の外部に第１の導電層と第２の導電層との間に空間を形成する絶縁層と、を備える。配線路は、配線路の基本振動数がデバイスの基本振動数よりも大きくなるように構成されている。こうすれば、配線の共振現象に起因するセンサ素子の動作や検出精度への悪影響を抑制しつつ第１の導電層と第２の導電層との間に形成される寄生容量を低減することができる。
（特徴２）絶縁層は、配線路の基本振動数がデバイスの基本振動数よりも大きくなるように設定された間隔で配線支持部を有している。こうすれば、配線支持部の位置を調整するだけで配線路の基本振動数を簡易に設定することができる。
（特徴３）第１の導電層には、第１の導電層と第２の導電層との間に空間を形成するための透過孔が形成されている。こうすれば、半導体プロセスによって絶縁層を除去することによって簡易に空間を形成することができる。
（特徴４）配線支持部は、配線の幅方向の両端に形成された一対の支持部であって、一対の支持部の間に中間空間を形成する一対の端部支持部を有する。こうすれば、配線の幅方向の両端を絶縁層によって支持することができる。これにより、配線路の剛性を顕著に高めて基本振動数を高く維持しつつ中間に大きな空間を形成することができる。
（特徴５）第１の導電層には、一対の端部支持部と中間空間とを形成するために、配線路の長手方向に延びるスリット状の透過孔が中間空間に対応する位置に間欠的に形成されている。こうすれば、半導体プロセスによって絶縁層を除去することによって簡易に中間空間を形成することができる。
（特徴６）第１の導電層は、配線の幅方向の両端に渡る所定形状の透過孔が配線路の長手方向に並んで形成されている。こうすれば、配線の基本振動数を高く維持しつつ絶縁層を削減して空間面積を大きくすることができる。
（特徴７）透過孔は、第１の導電層を多孔質化することによって形成されている。こうすれば、配線の基本振動数を高く維持しつつ空間面積を大きくすることができる。
（特徴８）配線路は、配線路の共振振動数が共振構造体の共振振動数の１０倍よりも大きくなるように構成されている。
（特徴９）配線路は、ＳＯＩウェハを使用する製造プロセスで製造される。
（特徴１０）配線路の製造プロセスでは、絶縁層エッチングが配線の形成工程と透過孔の形成工程の後に一括して行われる。
（特徴１１）共振構造体は、静電容量の変化に応じて計測する加速度センサや角速度センサといった慣性センサである。
【００１７】
以下では、本発明の実施の形態を、次のような順序に従って説明する。
Ａ．本発明の第１実施例に係る加速度センサの構成：
Ｂ．本発明の第２実施例に係る加速度センサの構成：
Ｃ．本発明の第３実施例に係る加速度センサの構成：
Ｄ．配線路の製造方法：
Ｄ−１．第１実施例の配線路の製造方法：
Ｄ−２．第２実施例の配線路の製造方法：
Ｄ−３．第３実施例の配線路の製造方法：
Ｅ．変形例：
【００１８】
Ａ．本発明の第１実施例に係る加速度センサの構成：
図１は、本発明の第１実施例に係る２軸の加速度センサ１０の全体構成を示す説明図である。加速度センサ１０は、Ｘ軸方向とＹ軸方向の２軸の加速度を検出する加速度センサ素子１００（共振構造体や構造体の一例）と、６個の電極パッド３１０〜３６０（電極の一例）と、加速度センサ素子１００と６個の電極パッド３１０〜３６０のそれぞれとを接続する６本の配線２１０〜２６０と、支持基板５００上に備えている。
【００１９】
図２は、２軸の加速度センサ素子１００の構成を示す拡大図である。加速度センサ素子１００は、絶縁層（後述）を介して支持基板５００に固定された固定部分と、支持基板５００から遊離している遊離部分とを有している。固定部分は、４個の素子側端子１４１〜１４４（固定部分の一例）と、４個の固定櫛歯電極１２１ｂ〜１２４ｂ（固定部分の一例）と、を含んでいる。遊離部分は、慣性質量を有するマス部１１０と、４個の可動櫛歯電極１２１ａ〜１２４ａと、４個の弾性支持部１３１〜１３４と、を含んでいる。可動櫛歯電極１２１ａは、固定櫛歯電極１２１ｂとともに櫛歯電極１２１を構成し、また、可動櫛歯電極１２２ａ〜１２４ａの各々と、固定櫛歯電極１２２ｂ〜１２４ｂの各々は、それぞれ櫛歯電極１２２〜１２４を構成する。
【００２０】
このような構成を有する加速度センサ素子１００は、以下のような機械的特性を有する。加速度センサ素子１００は、支持基板５００に対して固定された４個の素子側端子１４１〜１４４と、支持基板５００から遊離した慣性質量を有するマス部１１０および４個の可動櫛歯電極１２１ａ〜１２４ａと、４個の素子側端子１４１〜１４４から伸びてマス部１１０を弾性状態で支持する４個の弾性支持部１３１〜１３４と、を有している。加速度センサ素子１００は、このように、慣性質量と弾性体の組み合わせとして構成されているので、所定の振動数の振動入力に対して共振状態を発生させる性質を有することが本願発明者によって見出された。
【００２１】
加速度センサ素子１００のＹ軸方向の加速度検出機能は、櫛歯電極１２１、１２２を使用して実現されている。櫛歯電極１２１は、固定櫛歯電極１２１ｂに備えられたＸ方向に伸びる電極板群１２５ｂと、可動櫛歯電極１２１ａに備えられたＸ方向に伸びる電極板群１２５ａとを備えている。電極板群１２５ａは、電極板群１２５ａのＹ−方向に配置された電極板群１２５ｂの近傍であって、かつＹ＋方向に配置された電極板群１２５ｂから十分に離れた位置に配置されている。これにより、櫛歯電極１２１の静電容量の支配的要因は、電極板群１２５ａと、電極板群１２５ａのＹ−方向に配置された電極板群１２５ｂとの間に形成されるコンデンサとなる。逆に、電極板群１２５ａのＹ＋方向に配置された電極板群１２５ｂと電極板群１２５ａとの間に形成されたコンデンサの静電容量は、電極板群１２５ａのＹ−方向に配置された電極板群１２５ｂと電極板群１２５ａとの間に形成されたコンデンサの静電容量に比べて無視できることになる。
【００２２】
一方、櫛歯電極１２２の静電容量の支配的要因は、櫛歯電極１２２がＸ軸に対して櫛歯電極１２１と対称の形状を有するので、電極板群１２６ａと、電極板群１２６ａのＹ＋方向に配置された電極板群１２６ｂとの間に形成されるコンデンサとなる。このように、櫛歯電極１２２は、櫛歯電極１２１とＹ軸方向に逆の特性を有しているので、Ｙ軸方向の変位に関して差動容量の発生を実現することができる。
【００２３】
このような構成と機能とを有する加速度センサ素子１００は、以下のように作動する。加速度センサ素子１００に対して、たとえばＹ＋方向に加速度が加えられると、Ｙ−方向にマス部１１０に加速度に応じた慣性荷重が発生する。この慣性荷重は、４個の弾性支持部１３１〜１３４に対して慣性荷重の大きさに応じた弾性変形を生じさせ、マス部１１０とともに電極板群１２５ａと電極板群１２６ａとの位置を変位させることになる。この結果、電極板群１２５ａと電極板群１２６ａとは、Ｙ＋方向の加速度に応じた変位量だけＹ−方向に変位することになる。
【００２４】
このような変位は、櫛歯電極１２１と櫛歯電極１２２との間に差動容量を発生させる。この変位は、電極板群１２５ａと電極板群１２５ｂとの間を狭くして静電容量を増加させる一方、電極板群１２６ａと電極板群１２６ｂとの間を広くして静電容量を減少させるからである。このような差動容量は、たとえば固定櫛歯電極１２１ｂと固定櫛歯電極１２２ｂの電位差の動的な挙動として差動増幅回路によって検出することができる。なお、加速度センサ素子１００のＸ軸方向の加速度検出機能は、櫛歯電極１２３、１２４を使用して同様に実現することができる。
【００２５】
このような加速度センサ素子１００の構成は、以下のような特徴を有していることが本願発明者によって見いだされた。
（１）支持基板５００から遊離した遊離部分を有するので、共振しやすい機械的特性を有している。
（２）加速度は、可動櫛歯電極１２１ａ等の微小な変位に基づいて検出されるので、振動によって検出性能が低下する可能性がある。
（３）加速度は、櫛歯電極１２１〜１２４で発生する微小な静電容量（センサ容量）の変化に基づいて検出される一方、配線を含む回路の総容量に応じて検出精度（検出分解能）が低下する。本願発明者の解析によれば、検出分解能（加速度の最低検出レベル）は、配線路の寄生容量と櫛歯電極１２１〜１２４のセンサ容量の和の大きさに比例して大きくなる（劣化する）ことが見出された。さらに、このような特性は、角速度センサにも同様に見られるものであることが本願発明者によって見出された。
【００２６】
本願発明者は、このような特性を有する加速度センサ素子１００に使用される配線路として以下のような構成を創作して、配線路の寄生容量の低減を実現した。
【００２７】
図３及び図４は、加速度センサ１０の配線２６０（図１）を含む配線路を示す断面図である。加速度センサ１０は、ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板から構成されている。ＳＯＩ基板１２は、表面シリコン層ＷＬ（第１の導電層の一例）と支持基板５００（第２の導電層の一例）との間に絶縁層ＢＬ（ＳｉＯ２、絶縁層の一例）を挿入した構造の基板である。配線２６０は、ＳＯＩ基板１２の表面シリコン層ＷＬに形成されている。なお、半導体製造プロセスと本発明の構成の関係の詳細については後述する。
【００２８】
配線２６０は、支持基板５００の表面の一部に絶縁層ＢＬが積層されている基層５０２の上に形成されている。配線２６０は、絶縁層ＢＬに形成された５個の配線支持部２６１〜２６５（配線支持部の一例）によって支持基板５００上に支持されている。換言すれば、絶縁層ＢＬは、表面シリコン層ＷＬに形成された配線２６０と支持基板５００とを所定の隙間（絶縁層の厚み）で相互に支持する配線支持部２６１〜２６５を有し、配線支持部２６１〜２６５の外部において配線２６０と支持基板５００との間に５個の空間２６１ｖ〜２６５ｖを形成するように成形されている。配線２６０は、配線支持部２６１〜２６５によって直接的に支持されている支持部と、支持部から張り出して空間２６１ｖ〜２６５ｖ上を伸びている差渡し部を備えている。
【００２９】
５個の空間２６１ｖ〜２６５ｖは、配線２６０に形成された複数の透過孔２６０ｈを利用し、後述する半導体製造プロセスによって絶縁層ＢＬを除去することによって形成されている。空間２６１ｖ〜２６５ｖを形成しているのは、配線２６０と支持基板５００との間における比誘電率を小さくして静電容量を小さくするためである。具体的には、このような構成とすることによって、たとえば絶縁層（ＳｉＯ２）の比誘電率「４」を大気の比誘電率「１」まで低減させることができることが本願発明者によって見出された。
【００３０】
本願発明者は、さらに、空間２６１ｖ〜２６５ｖを形成する構成が新規な課題を生じさせることを予測した。新規な課題とは、５個の空間２６１ｖ〜２６５ｖの形成が配線２６０と配線支持部２６１〜２６５とを含む配線路の共振振動数を小さくするという問題である。共振振動数が小さくなるのは、５個の空間２６１ｖ〜２６５ｖの形成が配線路の剛性を低下させるからである。
【００３１】
図５は、配線路の共振振動数を算出するための概念的な計算式を示す説明図である。この計算式Ｆ１、Ｆ２は、配線路の空間２６１ｖ〜２６５ｖの各部位におけるＺ軸方向の振動の固有モードを想定する計算式である。計算式Ｆ１、Ｆ２によれは、配線路の共振振動数ｆ１は、５個の空間２６１ｖ〜２６５ｖの各幅２Ｌの半分の値Ｌ（計算式Ｆ１、Ｆ２では小文字表記）が３次の項を有するので、それが主要因となって決定されることがわかる。一方、配線の幅ｗは、空間２６１ｖ〜２６５ｖを形成するための透過孔２６０ｈによって実質的に減殺されているので、透過孔２６０ｈの形成状態も共振振動数ｆ１の決定の副次的な要因となることが分かる。
【００３２】
ただし、配線の幅ｗは、配線のアドミッタンスやレイアウトに直接的な影響を与えるのに対し、空間２６１ｖ〜２６５ｖの各幅の半分の値Ｌは、自由に設定できるという特徴を有している。したがって、空間２６１ｖ〜２６５ｖの各幅２Ｌは、配線路の共振振動数ｆ１の設定に効果的に利用可能であることが本願発明者によって見出された。
【００３３】
配線路の共振振動数ｆ１を適値に設定することによって、配線に生じる共振現象が加速度センサ素子１００へ悪影響を及ぼすことを抑制できる。たとえば、加速度センサ素子１００の共振振動数ｆ２（複数の共振点が存在するときには、最も小さな振動数を有する共振振動数）よりも配線路の共振振動数ｆ１が大きくなるようにすることによって、配線に生じる共振現象が加速度センサ素子１００へ悪影響を及ぼすことを抑制できる。上記の条件が成立していれば、加速度センサ素子１００の共振点よりも低い振動数において配線路が共振してしまうという事態を回避することができるからである。
【００３４】
本願発明者の解析によって、配線路の共振振動数ｆ１を加速度センサ素子１００の共振振動数ｆ２の２倍よりも大きくすることによって、加速度センサ素子１００の許容振動限界の全範囲において加速度と計測値の間に正の相関関係を維持して実用的な計測を実現することができることが見出された。さらに、配線路の共振振動数ｆ１を加速度センサ素子１００の共振振動数ｆ２の１０倍よりも大きくすれば、配線路の共振が計測への与える悪影響を殆どなくすことができることも見出された。
【００３５】
このように、第１実施例は、配線路の共振振動数ｆ１が加速度センサ素子１００の共振振動数ｆ２よりも大きくなるように構成されているので、配線に生じる共振現象が加速度センサ素子１００の動作を損ねたり検出精度へ悪影響を及ぼすことを抑制しつつ、配線路に生じる寄生容量を低減させることができる。本願発明者は、加速度センサ素子１００の共振振動数ｆ２よりも過度に高い振動数に耐える構造を配線路が有していても装置の性能向上には寄与しないことに着目し、配線路の構造の剛性や強度の余剰な性能を、装置の性能に顕著な影響を与える寄生容量の低減に利用する方法を見出したのである。
【００３６】
Ｂ．本発明の第２実施例に係る加速度センサの構成：
図６は、本発明の第２実施例に係る２軸の加速度センサ１０ａの全体構成を示す説明図である。第２実施例の加速度センサ１０ａは、６本の配線２１０ａ〜２６０ａを含む配線路が第１実施例の加速度センサ１０と相違し、加速度センサ素子１００と６個の電極パッド３１０〜３６０と支持基板５００については第１実施例の構成と共通する。
【００３７】
図７及び図８は、加速度センサ１０ａの配線２６０ａを含む配線路を示す断面図である。配線２６０ａには、配線２６０ａの長手方向（本明細書では、「電流が流れる方向」を意味する。）に延びるスリット状の透過孔２６０ｈａが長手方向に間欠的に並んで形成されている。透過孔２６０ｈａは、配線２６０ａの幅方向（本明細書では、「長手方向にほぼ垂直な方向」を意味する。）の両端に形成された一対の端部支持部２６１ａ（端部支持部の一例）の間のトンネル状の中間空間３６２を形成するために利用される。
【００３８】
なお、「一対の端部支持部２６１ａ」は、必ずしも連続している必要はなく、間欠的で非連続な構成としてもよい。「一対の端部支持部２６１ａ」が形成されていない各部分は、たとえば配線支持部２６１〜２６５（図３）で支持する構成や、空間２６１ｖ〜２６５ｖを形成する構成、あるいはこれらを適宜組み合わせた構成としてもよい。
【００３９】
中間空間３６２は、配線２６０ａと支持基板５００との間において、一対の端部支持部２６１ａの間に形成されている。この中間空間３６２は、比誘電率を小さくして配線２６０ａと支持基板５００の間の静電容量を低減させるという第１実施例と同様の役割を果たすことができる。
【００４０】
一方、第２実施例の配線路は、配線２６０ａの幅方向の両端に形成された一対の端部支持部２６１ａ（図８）によって、配線２６０ａの幅方向の両端において支持するように構成されている。このような構造では、共振振動数を高く維持しつつ配線２６０ａと支持基板５００との間の空間３６２（絶縁層が除去された領域）を容易に拡大することができるので、寄生容量の増大を抑制しつつ配線２６０ａの幅方向の設計自由度を顕著に大きくすることができる。
【００４１】
図９は、第２実施例の配線路が提供する設計自由度を利用した第２実施例の変形例としての配線２６０ａ１、２６０ａ２、２６０ａ３を示す説明図である。第１変形例の配線２６０ａ１は、三角形の透過孔が配線２６０ａ１の長手方向に並んで形成された一例である（トラス構造）。第２変形例の配線２６０ａ２は、三角形と四角形の透過孔が配線２６０ａ２の長手方向に並んで形成された一例である（トラス構造とラーメン構造の組み合わせ）。第３変形例の配線２６０ａ３は、四角形の透過孔が配線２６０ａ３の長手方向に並んで形成された一例である（ラーメン構造）。各々の透過孔の巾方向のサイズは、配線の巾の１／２以上とすることが好ましい。この場合、巾方向に１個の透過孔を設けることによって大きな中間空間３６２を形成することができる。
【００４２】
このように、第２実施例の構成が提供する設計自由度を利用すれば、トラス構造やラーメン構造といった機械工学の分野でよく研究されて利用可能となっている種々の構造様式を利用して配線路を形成することができ、配線路の共振振動数を調整することができる。
【００４３】
Ｃ．本発明の第３実施例に係る加速度センサの構成：
図１０は、本発明の第３実施例に係る２軸の加速度センサ１０ｂの全体構成を示す説明図である。第２実施例の加速度センサ１０ｂは、６本の配線２１０ｂ〜２６０ｂを含む配線路が第１実施例や第２実施例の加速度センサ１０、１０ａと相違し、加速度センサ素子１００と６個の電極パッド３１０〜３６０と支持基板５００については第１実施例や第２実施例の構成と共通する。
【００４４】
図１１及び図１２は、加速度センサ１０ｂの配線２６０ｂを含む配線路を示す断面図である。配線２６０ｂには、配線２６０ｂの長手方向において間欠的に多孔質化処理（ポーラス化とも呼ばれる。）された領域２６０ｐを有している。多孔質化処理は、たとえば電解液中で配線２６０ｂの処理対象位置を陽極として電流を流す陽極化成によって行うことができる。
【００４５】
多孔質化された領域２６０ｐは、エッチング液やエッチングガスの透過を可能とするので、半導体製造プロセスにおいて、配線２６０ｂの下層の絶縁層の除去を実現することができる。一方、多孔質化処理は、透過孔を形成する場合に比較して剛性低下が顕著に小さいので、共振振動数を十分に高く維持しつつ寄生容量を低減させることができるという利点を有している。
【００４６】
配線２６０ｂは、多孔質化処理が施されていない部位に残存する絶縁層として形成された配線支持部２６１ｂ〜２６３ｂと、電極パッド支持部３６１ｂとによって支持されている。このような構造形態は、多孔質化による剛性低下（ヤング率低下）を考慮して、第１実施例と同様に配線支持部２６１ｂ〜２６３ｂや電極パッド支持部３６１ｂの相互間の距離（２Ｌ）を設定することによって簡易に配線路の共振振動数ｆ１を設定することができるという利点をも有している。
【００４７】
このように、第３実施例は、配線の共振振動数を高く維持しつつ配線２６０ｂと支持基板５００との間の比誘電率を小さくすることができるので、上述の構成における構造解析の負担を軽減して簡易に本発明を適用することができるという利点を有している。ただし、第２実施例に係る端部支持部２６１ａ（図６〜図９）を利用するような構造形式としてもよい。
【００４８】
Ｄ．配線路の製造方法：
第１〜第３実施例の加速度センサ１０、１０ａ、１０ｂの配線路は、それぞれ以下の各製造方法で製造できることが本願発明者によって見出された。
【００４９】
Ｄ−１．第１実施例の配線路の製造方法：
図１３は、第１実施例の配線路の第１の製造方法の工程を示すフローチャートである。図１４乃至図２２は、第１実施例の配線路の第１の製造方法の各工程の様子を示す説明図である。第１の製造方法は、６本の配線２１０〜２６０（図１）を形成する配線形成エッチングの工程と、６本の配線２１０〜２６０の各々に透過孔２６０ｈ等（図１、図３、図４）を形成する透過孔形成エッチング工程と、を含んでいる。
【００５０】
ステップＳ１００では、ＳＯＩウェハが準備される。ＳＯＩウェハは、図１４に示すように、活性層ＷＬ１（本実施例では、配線が形成される導電層なので配線層とも呼ばれる。）と支持基板５００との間に埋め込み酸化膜ＢＬ１（本実施例では、絶縁層とも呼ばれる。）を挿入した構造を有している。
【００５１】
ＳＯＩウェハは、配線層ＷＬ１並びに支持基板５００のいずれもが単結晶シリコンで形成することができるので、高精度のデバイスを高い歩留まりで安定的に製造することができる。加えて、ＳＯＩウェハを利用すれば、たとえばプロセスに固有のノウハウを必要とするため実施化が困難なポリシリコンＭＥＭＳと異なり、このようなノウハウなしで実施化が可能であるという利点をも有している。ただし、必ずしもＳＯＩウェハを利用する必要はなく、他のウェハを利用するようにしてもよい。
【００５２】
なお、他のウェハを利用する場合には、たとえば支持基板５００を不導体として寄生容量を大きく低減することも可能である。ただし、支持基板５００を導電体とすれば、支持基板５００を利用する配線ルートを利用することができるとともに、たとえば支持基板５００を接地して電磁干渉を抑制することできるという利点を有する。
【００５３】
ステップＳ２００では、配線形成用レジストパターニングがＳＯＩウェハに対して行われる。配線形成用レジストパターニングとは、図１５に示すように、電極パッド３１０〜３６０と、配線２１０〜２６０と、素子側端子１４１〜１４４と、弾性支持部１３１〜１３４と、マス部１１０と、可動櫛歯電極１２１ａ〜１２４ａと、固定櫛歯電極１２１ｂ〜１２４ｂと、に対応する位置にレジストＲ１を塗布する工程である。
【００５４】
ステップＳ３００では、配線形成用エッチングが行われる。配線形成用エッチングとは、図１６に示すように、レジストＲ１が塗布されていない部分にエッチングを施し、レジストＲ１が塗布された範囲の配線層ＷＬ１を残存させることによって、電極パッド３１０〜３６０や配線２１０〜２６０等が残存した配線層ＷＬ２を製造する工程である。
【００５５】
ステップＳ４００では、レジスト除去が行われる。レジスト除去とは、図１７に示すように、後述のレジストパターニングの工程を適切に行うために、その前工程としてレジストＲ１を除去する処理である。ステップＳ５００では、絶縁層エッチング（１回目）が行われる。１回目の絶縁層エッチングでは、配線形成エッチングで配線層ＷＬ１が除去された領域において露出した絶縁層ＢＬ１を除去し、これにより残存絶縁層ＢＬ２を形成するエッチングである。
【００５６】
ステップＳ６００では、透過孔形成用レジストパターニングが行われる。透過孔形成用レジストパターニングとは、図１９に示すように、裏面から絶縁層を除去したい範囲、すなわち、配線路２１０〜２６０のうちの差渡し部と、マス部１１０と、可動櫛歯電極１２１ａ〜１２４ａに対応する範囲に、孔Ｒ２ｈを分散して形成し、残部にレジストＲ２を塗布する工程である。
【００５７】
ステップＳ７００では、図２０に示すように、透過孔形成エッチングが行われる。透過孔形成エッチングとは、レジストＲ２が塗布されていない部分の孔Ｒ２ｈを通してエッチングを施すことによって、さらに透過孔２６０ｈが形成された配線層ＷＬ３を形成する工程である。この結果、配線路２１０〜２６０のうちの差渡し部と、マス部１１０と、可動櫛歯電極１２１ａ〜１２４ａを形成する配線層ＷＬ３に、複数の透過孔２６０ｈ等が分散して形成される。
【００５８】
ステップＳ８００では、絶縁層エッチング（２回目）が行われる。２回目の絶縁層エッチングでは、図２１に示すように、孔Ｒ２ｈと透過孔２６０ｈとを利用して残存する絶縁層ＢＬ２を除去する。この結果、配線路２１０〜２６０のうちの差渡し部と、マス部１１０と、可動櫛歯電極１２１ａ〜１２４ａと、の各裏面から絶縁層ＢＬ２が除去される。弾性支持部１３１〜１３４では巾が狭いことから、透過孔が形成されていなくても、弾性支持部１３１〜１３４の裏面から絶縁層ＢＬ２が除去される。
【００５９】
裏面から絶縁層が除去された範囲、すなわち、配線路２１０〜２６０のうちの差渡し部と、弾性支持部１３１〜１３４と、マス部１１０と、可動櫛歯電極１２１ａ〜１２４ａを構成する配線層ＷＬ３は、支持基板５００から遊離することになる。弾性支持部１３１〜１３４は巾が狭いことので、しなやかに弾性変形することができる。マス部１１０と可動櫛歯電極１２１ａ〜１２４ａは、図１のＸＹ面内で変位可能となる。
【００６０】
ステップＳ９００では、図２２に示すように、レジスト除去が行われる。レジスト除去が完了すると、加速度センサ１０が完成する。なお、この製造方法では、説明の特徴を分かりやすく説明するために、透過孔形成のためのプロセス（ステップＳ６００〜Ｓ８００）が、配線形成のためのプロセス（ステップＳ２００〜Ｓ５００）とは別個のプロセスとして行われている。しかし、透過孔形成用レジストパターニング（ステップＳ６００）は、配線形成用レジストパターニング（ステップＳ２００）の一部として実行することもできる。こうすれば、ステップＳ６００〜Ｓ８００の工程を削減することができるので、マスクや工程の数を削減して低コストでのデバイスの製造が可能となる。
【００６１】
このように、第１実施例の加速度センサ１０は、一般的に使用されている半導体製造プロセスによって製造することができる。本願発明者は、さらに、上述の１回目の絶縁層エッチングを省略して製造工程を簡略化した第２の製造方法をも創作した。
【００６２】
図２３は、第１実施例の配線路の第２の製造方法の工程を示すフローチャートである。図２４乃至図２６は、第１実施例の配線路の第２の製造方法の各工程の様子を示す説明図である。第２の製造方法は、１回目の絶縁層エッチング（ステップＳ５００）の工程が削除されているとともに、透過孔形成用レジストパターニング（ステップＳ６００ａ）の処理内容が変更されている点で上述の第１の製造方法と相違する。
【００６３】
第２の透過孔形成用レジストパターニング（ステップＳ６００ａ）は、図２４に示すように、レジストＲ２ａの塗布領域が上述の透過孔形成用レジストパターニング（ステップＳ６００と図２０参照）と相違する。具体的には、絶縁層エッチング（ステップＳ５００、図１８）の工程の削除によって残存する絶縁層部分においてレジストの塗布が排除されている。これにより、図２５に示されるように、透過孔形成エッチング（ステップＳ７００）においては、残存する絶縁層部分がレジストとしての役割を果たすとともに、図２６に示されるように、後の工程（絶縁層エッチング（ステップＳ８００））においては、残存する絶縁層部分が他の絶縁層とともに一回で除去することができる。
【００６４】
このような工程変更によって、後の工程である絶縁層エッチング（ステップＳ８００）では、上述の実施例において１回目の絶縁層エッチング（ステップＳ５００）で除去していた部分を含む絶縁層ＢＬ１の全てを一緒に除去することができる。これにより、１回目の絶縁層エッチング（ステップＳ５００）を省略して製造工程を簡略化することができるとともに、レジストの塗布領域を削減することができる。
【００６５】
Ｄ−２．第２実施例の配線路の製造方法：
図２７乃至図３０は、第２実施例の配線路の第１の製造方法の一部の工程を示す説明図である。第２実施例の配線路の製造方法は、第１実施例の配線路の第１の製造方法（図１３乃至図２２）と比較して、透過孔形成用レジストパターニング（ステップＳ６００ｂ）におけるレジストＲ２ｂの塗布領域と、その後工程の絶縁層エッチング（ステップＳ８００ａ）における絶縁層の除去処理の方法と、がそれぞれ相違する。図２７に示すように、レジストＲ２ｂには、一対の端部支持部２６１ａ（図６乃至図８）の間に中間空間を形成するための孔Ｒ２ｈａが形成されている。これにより、図２８に示すように、次工程の透過孔形成エッチング（ステップＳ７００）において第２実施例の配線２６０ａの形状が形成されることになる。
【００６６】
絶縁層エッチング（ステップＳ８００ａ）は、図２９に示すように、一対の端部支持部２６１ａ（図８）を残存させるように除去量が制御されている点で、絶縁層をすべて除去する上述の第１の製造方法と相違する。これにより、図３０に示すように、第２実施例の加速度センサ１０ａが有する一対の端部支持部２６１ａに支持される配線路の製造を実現することができる。これにより、次工程のレジスト除去（ステップＳ９００）において第２実施例の配線路が形成されることになる。
【００６７】
図３１乃至図３４は、第２実施例の配線路の第２の製造方法の一部の工程を示す説明図である。図３１および図３２に示すように、透過孔形成用レジストパターニング（ステップＳ６００ｃ）では、透過孔形成用レジストパターニング（ステップＳ６００ａ、図２４）と同様に絶縁層エッチング（ステップＳ５００）の工程削除によって残存する絶縁層部分においてレジストの塗布が排除されている。
【００６８】
図３３から分かるように、絶縁層エッチング（ステップＳ８００ａ）では、絶縁層ＢＬ１をレジストＲ２ｃの内外から同時に除去して絶縁層ＢＬ３ａを形成することができる。絶縁層エッチング（ステップＳ８００ａ）においては、透過孔形成用レジストパターニング（ステップＳ６００ｃ）のレジストＲ２ｃの厚みを調整することによって、一対の端部支持部２６１ａ（図３３、図３４）の位置を調整することができる。
【００６９】
図３４から分かるように、上述の第２の製造方法によっても第２実施例の加速度センサ１０ａとほぼ同一の構成を製造することができる。
【００７０】
Ｄ−３．第３実施例の配線路の製造方法：
図３５は、第３実施例の配線路の第２の製造方法の各工程を示すフローチャートである。図３６乃至図３９は、第３実施例の配線路の製造方法の各工程の様子を示す説明図である。この配線路の製造方法は、以下の３点で第１実施例の加速度センサ１０の第２の製造方法と相違する。
（１）透過孔形成用レジストパターニング（ステップＳ６００ｄ）におけるレジストの塗布領域が変更されている。ここでは、図３６に示すように、多孔質化の対象となる領域がレジストの塗布の対象外となっている。
（２）透過孔形成エッチング（ステップＳ７００）が、図３７に示すように、多孔質化工程（ステップＳ７００ａ）に入れ替えられている。
（３）絶縁層エッチング（ステップＳ８００）とレジスト除去（ステップＳ９００）の順序が入れ替えられている。
【００７１】
このような製造方法によって、第３実施例の加速度センサ１０ｂの配線路を製造することができる。なお、１回目の絶縁層エッチング（ステップＳ５００）を省略しない製造方法（上述の第１の製造方法に対応）も利用することができる。
【００７２】
Ｅ．変形例：
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。具体的には、たとえば以下のような変形例も実施可能である。
【００７３】
Ｅ−１．第１変形例：上述の実施例では、加速度センサ素子が使用されているが、たとえば角速度センサ、ピエゾ加速度センサ、走査トンネル顕微鏡の探針といった受動素子、あるいはスイッチミラーのような能動素子を使用する構成にも本発明は適用することができる。これらのデバイスは、たとえばマイクロメカニカル構造体（ＭＥＭＳ）といった実装技術によって実現することができる。このように、本発明で利用可能な「共振構造体」は、一般に受動素子や能動素子を含み、たとえば機械的な可動部分を有することに起因して少なくとも一つの共振点を有するデバイスであれば良い。
【００７４】
ただし、本発明は、配線の寄生容量を低減して検出分解能を向上させることができるので、上述のように静電容量の変化に応じて計測する加速度センサや角速度センサといった慣性センサにおいて顕著な効果を奏する。
【００７５】
Ｅ−２．第２変形例：上述の実施例や変形例では、ＳＯＩ基板から製造され、慣性センサとして完成しているが、たとえばＳＯＩ基板をコア基板とするビルドアップ工法で多層基板を製造することもできる。多層基板では、必ずしもＳＯＩ基板に共振構造体が存在する必要は無く、他の層に存在してもよい。
【符号の説明】
【００７６】
１０、１０ａ、１０ｂ…加速度センサ
１００…加速度センサ素子
１１０…マス部
１２１〜１２４…櫛歯電極
１２１ａ…可動櫛歯電極
１２１ｂ…固定櫛歯電極
１２５ａ、１２５ｂ…電極板群
１３１〜１３４…弾性支持部
１４１〜１４４…素子側端子
２１０、２１０ａ、２１０ｂ、２６０、２６０ａ、２６０ｂ、２６０ａ１、２６０ａ２、２６０ａ３…配線
２６０ｈ、２６０ｈａ…透過孔
２６１〜２６５、２６１ｂ〜２６３ｂ…配線支持部
２６１ａ…端部支持部
２６１ｖ〜２６５ｖ…空間
３１０〜３６０…電極パッド
３６１ｂ…電極パッド支持部
５００…基板層
９００…角速度センサ（従来技術）
９１１…マス部（従来技術）
９１２…櫛歯電極（従来技術）
９１４…弾性支持部（従来技術）
【図１】
2010251396.tif 000003
【図２】
2010251396.tif 000004
【図３】
2010251396.tif 000005
【図４】
2010251396.tif 000006
【図５】
2010251396.tif 000007
【図６】
2010251396.tif 000008
【図７】
2010251396.tif 000009
【図８】
2010251396.tif 000010
【図９】
2010251396.tif 000011
【図１０】
2010251396.tif 000012
【図１１】
2010251396.tif 000013
【図１２】
2010251396.tif 000014
【図１３】
2010251396.tif 000015
【図１４】
2010251396.tif 000016
【図１５】
2010251396.tif 000017
【図１６】
2010251396.tif 000018
【図１７】
2010251396.tif 000019
【図１８】
2010251396.tif 000020
【図１９】
2010251396.tif 000021
【図２０】
2010251396.tif 000022
【図２１】
2010251396.tif 000023
【図２２】
2010251396.tif 000024
【図２３】
2010251396.tif 000025
【図２４】
2010251396.tif 000026
【図２５】
2010251396.tif 000027
【図２６】
2010251396.tif 000028
【図２７】
2010251396.tif 000029
【図２８】
2010251396.tif 000030
【図２９】
2010251396.tif 000031
【図３０】
2010251396.tif 000032
【図３１】
2010251396.tif 000033
【図３２】
2010251396.tif 000034
【図３３】
2010251396.tif 000035
【図３４】
2010251396.tif 000036
【図３５】
2010251396.tif 000037
【図３６】
2010251396.tif 000038
【図３７】
2010251396.tif 000039
【図３８】
2010251396.tif 000040
【図３９】
2010251396.tif 000041
【図４０】
2010251396.tif 000042