(57)【要約】【課題】  複数枚のプリント板を有し，それぞれのプリント板をバス信号を通してバスコネクタで接続したコンピュータシステムに実装されたCPUアドレスマップの切り換え方法に関し，通常は不要なROMを実装したりフラッシュメモリにシステムプログラムを書き込む為の専用ツールに接続する通常は不要なコネクタを実装する必要がなく小型化，コスト低減及び生産性の向上を図る。【解決手段】  アドレス０番地(0H)からスタートするCPUと該CPUのデータバスに接続された該CPU外部に設けられたフラッシュメモリと着脱可能でフラッシュメモリにシステムプログラムを書き込む為のプログラムを格納したROMを装着したROMモジュールとを有し，通常時とブート時で該CPUから見たアドレスマップを変更し，ブート時には前記ROMのブートプログラムが実行され，システムプログラムをフラッシュメモリに書き込む方法を備え，書き込み終了後は前記ROMモジュールを取り外す事を特徴とする。【選択図】図1
2010266987.tif 000002
【特許請求の範囲】
【請求項１】
組み込み型制御装置において
アドレス0番地からスタートするCPUと，
該CPUのデータバスに接続された該CPU外部に設けられたフラッシュメモリ(登録商標)と，
該CPUから見たアドレスマップを変更する機能を有するメモリマップ切り換え論理回路部と，
フラッシュメモリにシステムプログラムを書き込む為のプログラムを格納したROMを装着した着脱可能なROMモジュールとを有し，
通常時とブート時で該CPUから見たアドレスマップを変更し，ブート時には前記ROMのブートプログラムが実行され，システムプログラムをフラッシュメモリに書き込む方法を備え，書き込み終了後は前記ROMモジュールを取り外す事を特徴とするCPUアドレスマップ切り換え方法。
【請求項２】
前記メモリマップ切り換え論理回路部において，
通常時のアドレスマップとブート時のアドレスマップを切り換えるラッチ回路若しくはシリアル通信回路と，
セレクタとを有する事を特徴とする請求項1記載のCPUアドレスマップ切り換え方法。
【請求項３】
前記ROMモジュールにおいて，ROMモジュールが装着されているという情報を出力する3ステート回路若しくはシリアル通信回路を有する事を特徴とする請求項1記載のCPUアドレスマップ切り換え方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は複数枚のプリント板を有し，それぞれのプリント板をバス信号を通してバスコネクタで接続したコンピュータシステムに実装されたフラッシュメモリのCPUアドレスマップの切り換え方法に関する。
【背景技術】
【０００２】
組み込み型制御装置のシステムプログラムを格納するメモリとしては，従来は紫外線を照射して内容を消去しなければならないEPROMや電気的に消去可能なEEPROMを使用するのが主流であったが，近年は，電気的に書き込み，消去できるフラッシュメモリが使用され，主流になっている。
【０００３】
フラッシュメモリは電気的に書き込み，消去でき，小型のSOP(Small Out-line Package)やTSOP(Thin SOP)で非常に細いピンが多数密集して配列されているパッケージである為，コンピュータシステムに実装され使用される場合が多く，実装後にシステムプログラムを書き込む必要がある。
【０００４】
従来はフラッシュメモリに書き込む場合，フラッシュメモリにシステムプログラムを書き込む為のプログラムを格納したROM(Read Only Memory)をフラッシュメモリの他に実装したり，専用のツールを用いフラッシュメモリに書き込まなければならなかった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平６-２２２９２４
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述した従来の方法では，通常は不要なROMを実装したり，フラッシュメモリにシステムプログラムを書き込む為の専用ツールに接続する通常は不要なコネクタを実装する為，コストが高くなってしまう。
【０００７】
本発明の目的は，通常では不要なEPROMやコネクタを実装することなく，複数枚のプリント板を有し，それぞれのプリント板をバス信号を通してバスコネクタで接続したコンピュータシステムに実装されたフラッシュメモリにシステムプログラムを書き込むことができるCPUアドレスマップの切り換え方法を提供する事にある。
【課題を解決するための手段】
【０００８】
上記目的を達成する為に，アドレス0番地(0H)からスタートするCPUと，該CPUのデータバスに接続された該CPU外部に設けられたフラッシュメモリと，着脱可能で，フラッシュメモリにシステムプログラムを書き込む為のプログラムを格納したROMを装着したROMモジュールとを有し，通常時とシステムプログラムを書き込むブート時で該CPUから見たアドレスマップを変更し，ブート時には前記ROMのブートプログラムが実行され，システムプログラムをフラッシュメモリに書き込む方法を備え，書き込み終了後は前記ROMモジュールを取り外す事を特徴とする。
【発明の効果】
【０００９】
本発明によれば，通常は不要なROMを実装したり，フラッシュメモリにシステムプログラムを書き込む為の専用ツールに接続する通常は不要なコネクタを実装する必要がなく，小型化，コスト低減及び生産性の向上を図る事ができる。
【図面の簡単な説明】
【００１０】
【図１】本発明によるCPUアドレスマップ切換の実施例1ブロック図
【図２】本発明によるCPUアドレスマップ切換の実施例2ブロック図
【発明を実施するための形態】
【００１１】
以下，本発明の実施例を説明する。
【実施例１】
【００１２】
本発明によるCPUアドレスマップ切り換えによるフラッシュメモリの書き込み方法の実施例1を図1を参照して説明する。図1は，本発明による実施例1を示すブロック図である。図1のコンピュータシステムは複数枚のプリント板を有し，それぞれのプリント板をバス信号を通してバスコネクタで接続したシステム例で，CPUを有したプリント板の他にはブート用の着脱可能なROMモジュールを示している。
【００１３】
着脱可能なROMモジュールはフラッシュメモリにシステムプログラムを書き込む為のプログラムを格納したROMを装着しており，フラッシュメモリにシステムプログラムが書き込まれていない初期状態や，システムプログラムを修正する場合等に取り付け，通常時は外されている。ROMモジュールに有効/無効のスイッチ等を設けて通常時にも取り付けたままでも良い。
【００１４】
CPU  1はアドレスバス  2，データバス  3に接続され，26ビットのアドレスA0〜A25(A25が最上位ビット)，32ビットのデータD0〜D31(D31が最上位ビット)，LOWでライトが有効になるライト信号WE，LOWでリードが有効になるリード信号RD，LOWでリセットが有効になるリセット信号RESET  100を入出力し，リセット信号RESETがHIGHになるとアドレス0HからスタートするCPUである。
【００１５】
フラッシュメモリ  4はCPU  1の下位22ビットのアドレスA0〜A21がアドレスバス  2から入力され，メモリマップ切り換え論理回路部  5でデコードされたLOWで有効になるチップイネーブル信号CEにより選択され，CPU  1からのリード信号RDがLOWでデータバス  3に出力する。
【００１６】
また，CPU  1からのライト信号WEがLOWでデータバス  3からデータを入力し，書き込まれる。メモリマップ切り換え論理部  5はブート時はブート時のメモリマップが選択され，セレクタ  7〜9が全てブート時側に切り換わる。通常時は通常時のメモリマップが選択され，セレクタ  7〜9が全て通常時側に切り換わる。ROMモジュール  10はブート時に取り付けられ，RESET信号がLOW状態の時にLOWにプルダウンされているデータバス  3上にROMモジュールが取り付けられているという信号であるHIGHを3ステート回路  12から出力し，メモリマップ切り換え論理部  5のラッチ回路  6でROMモジュールが取り付けられているという信号をラッチする。
【００１７】
次に図1のコンピュータシステムのブート時及びシステムプログラム書き換え時の動作について説明する。フラッシュメモリ  4はブート時は未書き込み，システムプログラム書き換え時は旧システムプログラムが書き込まれているものとする。操作者は，最初にROMモジュール  10をコンピュータシステムのバスコネクタに装着した後，電源を投入する。
【００１８】
電源が立ち上がり，リセット信号RESET  100が有効であるLOWになると，ROMモジュール  10の3ステート回路  12からROMモジュール  10が装着されているという意味であるHIGHを出力し，データバス  3を通してメモリマップ切り換え論理回路部  5に伝達される。
【００１９】
メモリマップ切り換え論理回路部  5内部のラッチ回路  6でROMモジュール  10が装着されているという意味であるHIGHをラッチし，セレクタ  7〜9をブート時側に切り換える。
【００２０】
セレクタ  7がブート時側に切り換わるとブート時のメモリマップが選択され，セレクタ  9がブート時側に切り換わるとCPU  1からのアドレスが0H〜3FFFFFHでROMモジュール  10のROM  11が有効になるチップイネーブル信号CEが出力され，セレクタ  8がブート時側に切り換わるとCPU  1からのアドレスが400000H〜7FFFFFHでフラッシュメモリ  4が有効になるチップイネーブル信号CEが出力されるブート動作準備が整う。 
【００２１】
電源投入後，数十ミリ秒後にリセット信号RESET  10が解除されるHIGHになると，CPU  1がアドレスバス  2に0Hを出力してコンピュータシステムがスタートする。ブート時，アドレス0HはROM  11の領域であるのでROM  11が選択されCPU  1はROM  11のアドレス0Hのデータを読み込み，フラッシュメモリ  4にシステムプログラムの書き込み動作をスタートする。フラッシュメモリ  4のアドレスは400000H〜7FFFFFHとなっているのでその領域にシステムプログラムを書き込む。
【００２２】
図1に示したコンピュータシステムではROMモジュール  10が装着されているという意味であるHIGHをデータバス  3を通してメモリマップ切り換え論理回路部  5に伝達する方法を示したが，バスコネクタに余裕が有る場合は，3ステート回路  12を用いないでバスコネクタ内にメモリマップ切り換え用信号を設け，直接伝達する方法も有る。
【００２３】
次に図1のコンピュータシステムの通常時の動作について説明する。操作者は上記方法によりシステムプログラムをフラッシュメモリ  4に書き込んだ後，電源を断してROMモジュール  10をコンピュータシステムから取り外し，電源を投入する。
【００２４】
電源が立ち上がり，リセット信号  100が有効であるLOWになった時，ROMモジュールが装着されていないのでメモリマップ切り換え論理回路部  5内部のラッチ回路  6でROMモジュール  10が装着されていないという意味であるLOWをラッチし，セレクタ  7〜9を通常時側に切り換える。
【００２５】
セレクタ  7が通常時側に切り換わると通常時のメモリマップが選択され，セレクタ  8が通常時側に切り換わるとCPU  1からのアドレスが0H〜3FFFFFHでフラッシュメモリ  4が有効になるチップイネーブル信号CEが出力される準備が整う。電源投入後，数十ミリ秒後にリセット信号RESET  10が解除されるHIGHになると，CPU  1がアドレスバス  2に0Hを出力してコンピュータシステムがスタートする。
【実施例２】
【００２６】
本発明によるCPUアドレスマップ切り換えによるフラッシュメモリの書き込み方法の実施例2を図2を参照して説明する。図2は，本発明による実施例2を示すブロック図である。実施例1との相違点は，ROMモジュール  10が装着されているという情報を実施例1では3ステート回路  12から出力し，メモリマップ切り換え論理部  5のラッチ回路  6で信号をラッチしていたのに対し，実施例2では，実施例1より汎用性を持たせる為にシリアル通信回路に変更している。
【００２７】
シリアル通信を用いてより多くの情報を伝達できれば，コンピュータシステム以外のフラッシュメモリをバスコネクタに装着して書き込んだりすることができる。
【００２８】
実施例1に対して変更箇所がシリアル通信回路部のみである為，シリアル通信回路部のみの説明を以下に示す。図2のコンピュータシステムのブート時及びシステムプログラム書き換え時の動作について説明する。
【００２９】
条件は実施例1と同じ。電源を投入し，電源が立ち上がり，リセット信号RESET  100が有効であるLOWになると，ROMモジュール  10のシリアル通信回路B  14からROMモジュール  10が装着されているという意味のシリアルデータを出力し，データバス  3を通してメモリマップ切り換え論理回路部  5に送信される。
【００３０】
メモリマップ切り換え論理回路部  5内部のシリアル通信回路AではROMモジュール  10が装着されていると認識し，セレクタ  7〜9をブート側に切り換え，同時にROMモジュール  10のシリアル通信回路B  14に受信完了通知を送信して，ブート動作準備を完了する。電源投入後，数十ミリ秒後にリセット信号RESET  10が解除されるHIGHになる以降は実施例1と全く同じであるので説明を省略する。
【符号の説明】
【００３１】
1     CPU
2     アドレスバス
3     データバス
4     フラッシュメモリ
5     メモリマップ切り換え論理回路
6     ラッチ回路
7〜9  セレクタ
10    ROMモジュール
11    ROM
12    3ステート回路
13    シリアル通信回路A
14    シリアル通信回路B
100   RESET信号
【図１】
2010266987.tif 000003
【図２】
2010266987.tif 000004