(57)【要約】【課題】安価な構成で、ユーザの要望にも柔軟に対応できるＰＣＭ電流差動保護継電装置を得ること。【解決手段】伝送制御部１は、サンプリング同期演算部６がＦＰＧＡ１１で構成され、ラッチ部３、時間計測部４、送信部５、サンプリングタイミング生成部７及び受信部８の全体がＦＰＧＡ１２で構成される。リレー演算処理部９は、記憶部２の記憶する送受信データを用いた差動演算をサンプリングタイミング生成部７が生成するサンプルタイミング信号に基づき実行するように配置される。リレー演算処理部９は、演算負荷が軽減されるので、低コストのマイクロコンピュータの使用が可能になり、また、ユーザの要望に応える他の演算処理も行えるようになる。【選択図】        図１
2010016960.tif 000002
【特許請求の範囲】
【請求項１】
保護区間の各端に配置され、自端における送電線電流を一定周期でサンプリングしたデータを通信路を介して相互に伝送し合う伝送制御部と、自端及び相手端の各データを用いた差動演算を実行し、保護区間内での送電線事故を検出するリレー演算処理部とを備えるＰＣＭ電流差動保護継電装置において、
前記伝送制御部は、相手端とデータの送受信を行う送信部及び受信部と、前記送信部へ与えるデータと前記受信部が受信したデータとをそれぞれ一時記憶する記憶部と、前記送信部のデータ送信時から前記受信部のデータ受信時までの時間を計測する時間計測部と、前記時間計測部が計測した時間を一時保持するラッチ部と、前記ラッチ部が保持する時間と前記受信部の受信データとに基づき相手端の電流値サンプルタイミングと同期をとるための演算を行うサンプリング同期演算部と、前記サンプリング同期演算部の演算結果に基づき前記自端の電流値サンプルタイミング信号を生成するサンプルタイミング生成部とで構成され、少なくとも前記サンプリング同期演算部は、プログラマブル・デバイスで構成されていることを特徴とするＰＣＭ電流差動保護継電装置。
【請求項２】
前記伝送制御部は、前記送信部及び受信部と、前記記憶部と、前記時間計測部と、前記ラッチ部と、前記サンプリング同期演算部と、前記サンプルタイミング生成部との全体が１つのプログラマブル・デバイスで、または以上の各要素を分けて実現する２以上のプログラマブル・デバイスで構成されていることを特徴とする請求項１に記載のＰＣＭ電流差動保護継電装置。
【請求項３】
前記リレー演算処理部は、前記記憶部が記憶する送受信データを用いた前記差動演算を前記サンプルタイミング生成部が生成するサンプルタイミング信号に基づき実行するように配置され、マイクロコンピュータを搭載したプログラマブル・デバイスで構成されていることを特徴とする請求項１または２に記載のＰＣＭ電流差動保護継電装置。
【請求項４】
前記プログラマブル・デバイスは、ＦＰＧＡ（Field Programmable Gate Array）またはＣＰＬＤ（Complex Programmable Logic Device）であることを特徴とする請求項１〜３のいずれか一つに記載のＰＣＭ電流差動保護継電装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電力系統の送電線保護に用いるＰＣＭ電流差動保護継電装置に関するものである。
【背景技術】
【０００２】
ＰＣＭ電流差動保護継電装置は、電力系統の送電線に定めた保護区間の各端に配置されて当該保護区間の送電線保護を図る装置である。このＰＣＭ電流差動保護継電装置は、機能ブロックで大別すると、自端における送電線電流を一定周期でサンプリングして自端データを生成するアナログ入力部と、その自端データをＰＣＭ（Pulse Code Modulation）通信を使用して相手端との間で伝送し合う伝送制御部と、自端及び相手端の各データを用いた差動演算を実行し、保護区間内での送電線事故を検出した場合に、自端側の遮断器へトリップ信号を送出して遮断器を動作させるリレー演算処理部とで構成される。
【０００３】
このＰＣＭ電流差動保護継電装置では、相手端との同時性を確保する必要がある。そこで、伝送制御部に、相手端とサンプリング同期制御を行うとともに、アナログ入力部が備えるサンプルホールド回路にサンプルタイミング信号を与えるサンプリング同期制御部を備えている（例えば非特許文献１、第１００頁、図８．７参照）。
【０００４】
そして、実際の装置構成では、１つのマイクロコンピュータを用いて、リレー演算処理と、サンプリング同期制御処理を含む伝送制御部の大部分の処理とを実現するようにしている（例えば非特許文献１、第２８６頁、図１４．１４参照）。そのうちのサンプリング同期制御処理の具体例が、例えば、特許文献１に示されている。
【０００５】
すなわち、特許文献１では、自端のハードウェアロジックで送信データのフレーム生成時のタイミングから相手端からのデータ受信タイミングまでを計測した伝送遅延時間と、同様にして測定した相手端での伝送遅延時間とを用いて、ソフトウェア処理によってサンプリング同期制御処理を行っている。
【０００６】
【特許文献１】特開平８−２５１８０２号公報
【非特許文献１】「保護リレーシステム工学」大浦好文監修、電気学会、２００２年３月１５日初版発行
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、１つのマイクロコンピュータを用いて、リレー演算処理と、サンプリング同期制御処理を含む伝送制御部の大部分の処理とを実現する従来の装置構成では、使用するマイクロコンピュータにある程度の処理能力が要求されるので、コストの低減が困難であった。
【０００８】
また、リレー演算処理では、基本的には送受信データにアクセスするだけでよいが、使用するソフトウェアは、リレー演算処理を中心にした一連の処理としてプログラムされているので、実際には、リレー演算処理の過程でサンプリング同期制御処理の実行に必要な時間計測値などのデータも、サンプリング同期制御処理に代わってアクセスしている。そのため、リレー演算処理の演算負荷が増大するので、ユーザが要望する新たな保護機能の追加などへの柔軟な対応が困難であった。
【０００９】
この発明は、上記に鑑みてなされたものであり、安価な構成で、ユーザの要望にも柔軟に対応できるＰＣＭ電流差動保護継電装置を得ることを目的とする。
【課題を解決するための手段】
【００１０】
上述した目的を達成するために、この発明は、保護区間の各端に配置され、自端における送電線電流を一定周期でサンプリングしたデータを通信路を介して相互に伝送し合う伝送制御部と、自端及び相手端の各データを用いた差動演算を実行し、保護区間内での送電線事故を検出するリレー演算処理部とを備えるＰＣＭ電流差動保護継電装置において、前記伝送制御部は、相手端とデータの送受信を行う送信部及び受信部と、前記送信部へ与えるデータと前記受信部が受信したデータとをそれぞれ一時記憶する記憶部と、前記送信部のデータ送信時から前記受信部のデータ受信時までの時間を計測する時間計測部と、前記時間計測部が計測した時間を一時保持するラッチ部と、前記ラッチ部が保持する時間と前記受信部の受信データとに基づき相手端の電流値サンプルタイミングと同期をとるための演算を行うサンプリング同期演算部と、前記サンプリング同期演算部の演算結果に基づき前記自端の電流値サンプルタイミング信号を生成するサンプルタイミング生成部とで構成され、少なくとも前記サンプリング同期演算部は、プログラマブル・デバイスで構成されていることを特徴とする。
【発明の効果】
【００１１】
この発明によれば、安価な構成で、ユーザの要望にも柔軟に対応できるＰＣＭ電流差動保護継電装置が得られるという効果を奏する。
【発明を実施するための最良の形態】
【００１２】
以下に図面を参照して、この発明にかかるＰＣＭ電流差動保護継電装置の好適な実施の形態を詳細に説明する。
【００１３】
実施の形態１．
図１は、この発明の実施の形態１によるＰＣＭ電流差動保護継電装置の要部構成を示すブロック図である。図１では、電力系統の送電線に定めた保護区間の各端に配置されるＰＣＭ電流差動保護継電装置における伝送制御部１と、リレー演算処理部９とが示されている。
【００１４】
伝送制御部１は、記憶部２と、ラッチ部３と、時間計測部４と、送信部５と、サンプリング同期演算部６と、サンプリングタイミング生成部７と、受信部８とを備えている。リレー演算処理部９は、記憶部２とサンプリングタイミング生成部７とに接続される構成である。
【００１５】
ここで、この実施の形態１では、サンプリング同期演算部６は、プログラマブル・デバイスであるＦＰＧＡ（Field Programmable Gate Array）１１で構成してある。また、ラッチ部３、時間計測部４、送信部５、サンプリングタイミング生成部７及び受信部８の全体は、プログラマブル・デバイスであるＦＰＧＡ１２で構成してある。記憶部２は、個別部品で構成してある。
【００１６】
動作について簡単に説明する。記憶部２に記憶されるデータは、図示しないアナログ入力部が自端における送電線電流を一定周期でサンプリングして取得した電流データやリレー演算処理部９が演算したデータなどである。
【００１７】
送信部５が、記憶部２からデータを取り出し、相手端にサンプリング同期用のフレームを送信すると、相手端からのサンプリング同期用のフレームが受信部８に受信され、その受信されたデータが記憶部２に保存される。
【００１８】
送信部５は、相手端にサンプリング同期用のフレームを送信する際に、時間計測部４に対して計測開始信号を出力する。また、受信部８は、相手端からサンプリング同期用のフレームを受信すると、時間計測部４に対して計測終了信号を出力する。
【００１９】
時間計測部４は、送信部５から受け取る計測開始信号から、受信部８から受け取る計測終了信号までの時間を計測する。ラッチ部３は、時間計測部４が計測した時間を一時的に保持する。
【００２０】
サンプリング同期演算部６は、ラッチ部３が保持する時間と受信部８が相手端から受信したデータとに基づき、相手端とのサンプリングタイミングの同期をとる演算を行う。サンプリングタイミング生成部７は、サンプリング同期演算部６の演算結果に基づき自端の図示しないアナログ入力部で送電線電流をサンプリングするタイミング信号を生成する。図１では、サンプリングタイミング生成部７が生成するタイミング信号はリレー演算処理部９に与えられる。
【００２１】
リレー演算処理部９は、記憶部２に保存される自端の電流値と相手端の電流値とを用いた差動演算を、サンプリングタイミング生成部７が生成するサンプリング信号に基づき実行し、保護区間内での送電線事故を検出する。
【００２２】
このように、サンプリング同期演算部６をプログラマブルなハードウェアであるＦＰＧＡ１１で構成し、リレー演算処理部９をサンプリング同期演算部６にて必要になる時間計測部４の測定値をアクセスする必要のない配置としたので、リレー演算処理部９は、差動演算に必要な送受信データのみにアクセスすればよくなる。したがって、リレー演算処理部９は、演算負荷が軽減される。
【００２３】
これによって、リレー演算処理部９は、より低コストのマイクロコンピュータで実現することが可能になるため、コストの低減が可能になる。また、リレー演算処理部９は、さらなる機能向上のための演算を行うことが可能になるため、当該ＰＣＭ電流差動保護継電装置の保護機能に関するユーザの要望にも柔軟に対応できるようになる。
【００２４】
なお、伝送制御部１では、ラッチ部３、時間計測部４、サンプリングタイミング生成部７、送信部５及び受信部８の一部の全体は、ソフトウェア処理でも実現できるので、サンプリング同期演算部６のみを、ＦＰＧＡ１１で構成するようにしてもよい。
【００２５】
実施の形態２．
図２は、この発明の実施の形態２によるＰＣＭ電流差動保護継電装置の要部構成を示すブロック図である。なお、図２では、図１（実施の形態１）に示した構成要素と同一ないしは同等である構成要素には同一の符号が付されている。ここでは、この実施の形態２に関わる部分を中心に説明する。
【００２６】
図２に示すように、この実施の形態２によるＰＣＭ電流差動保護継電装置における伝送制御部１は、記憶部２を個別部品で構成し、ラッチ部３、時間計測部４、送信部５、サンプリング同期演算部６、サンプリングタイミング生成部７、及び受信部８の全体を、１つのプログラマブル・デバイスであるＦＰＧＡ１３で構成してある。
【００２７】
この実施の形態２においても、実施の形態１と同様の作用効果が得られる。加えて、この実施の形態２では、管理する部品数が実施の形態１よりも少なくなるので、ＰＣＭ電流差動保護継電装置の品質向上が図れる。
【００２８】
実施の形態３．
図３は、この発明の実施の形態３によるＰＣＭ電流差動保護継電装置の要部構成を示すブロック図である。なお、図３では、図１（実施の形態１）に示した構成要素と同一ないしは同等である構成要素には同一の符号が付されている。ここでは、この実施の形態３に関わる部分を中心に説明する。
【００２９】
図３に示すように、この実施の形態３によるＰＣＭ電流差動保護継電装置における伝送制御部１は、ラッチ部３、時間計測部４、送信部５、サンプリング同期演算部６、サンプリングタイミング生成部７、及び受信部８に、記憶部２を含めた全体を、１つのプログラマブル・デバイスであるＦＰＧＡ１４で構成してある。
【００３０】
この実施の形態３においても、実施の形態１と同様の作用効果が得られる。加えて、この実施の形態３では、管理する部品数が実施の形態２よりも少なくなるので、さらに、ＰＣＭ電流差動保護継電装置の品質向上が図れる。
【００３１】
実施の形態４．
図４は、この発明の実施の形態４によるＰＣＭ電流差動保護継電装置の要部構成を示すブロック図である。なお、図４では、図２（実施の形態２）に示した構成要素と同一ないしは同等である構成要素には同一の符号が付されている。ここでは、この実施の形態４に関わる部分を中心に説明する。
【００３２】
図４では、書き込みファイル１５が示されている。書き込みファイル１５は、選択する組として、系統周波数（５０Ｈｚ用ＦＰＧＡ、６０Ｈｚ用ＦＰＧＡ）の組１５ａと、伝送符号（ＣＭＩ符号用ＦＰＧＡ、ＲＺ符号用ＦＰＧＡ）の組１５ｂ、端子数（２端子用ＦＰＧＡ、複数端子用ＦＰＧＡ）の組１５ｃとが示されている。
【００３３】
図１（実施の形態１）や図３（実施の形態３）においても同様であるが、伝送制御部１では、サンプリング同期演算部６をＦＰＧＡのようなプログラマブルなハードウェアで構成するので、端子数、伝送フォーマット、系統周波数、伝送符号、サンプリング同期制御方式が異なる場合でも、書き込みファイル１５を変更するだけでよく、ハードウェアの変更は不要である。したがって、基板は、１種類を製作するだけでよい。
【００３４】
このように、複数の仕様に対して１種類の基板の製作でよいので、異なる仕様毎に基板を製作する場合と比較して、設計数量が減るために設計コストを削減できる。また、１種類の基板を多く製造することができるため、製造効率が向上する。また、試験では、試験冶具の共用化や試験項目の共通化を図ることで試験効率が向上する。また、１種類の基板を在庫管理すればよいので、管理が容易となる。
【００３５】
なお、実施の形態１〜４では、プログラマブル・デバイスとして、ＦＰＧＡを用いる場合を示したが、その他、ＣＰＬＤ（Complex Programmable Logic Device）も同様に用いることができる。そして、リレー演算処理部は、マイクロコンピュータを搭載したＦＰＧＡやＣＰＬＤを用いて実現するようにしてもよい。
【産業上の利用可能性】
【００３６】
以上のように、この発明にかかるＰＣＭ電流差動保護継電装置は、安価な構成で、ユーザの要望にも柔軟に対応できるＰＣＭ電流差動保護継電装置として有用である。
【図面の簡単な説明】
【００３７】
【図１】この発明の実施の形態１によるＰＣＭ電流差動保護継電装置の要部構成を示すブロック図である。
【図２】この発明の実施の形態２によるＰＣＭ電流差動保護継電装置の要部構成を示すブロック図である。
【図３】この発明の実施の形態３によるＰＣＭ電流差動保護継電装置の要部構成を示すブロック図である。
【図４】この発明の実施の形態４によるＰＣＭ電流差動保護継電装置の要部構成を示すブロック図である。
【符号の説明】
【００３８】
１  伝送制御部
２  記憶部
３  ラッチ部
４  時間計測部
５  送信部
６  サンプリング同期演算部
７  サンプリングタイミング生成部
８  受信部
９  リレー演算処理部
１１，１２，１３，１４  ＦＰＧＡ（プログラマブル・デバイス）
１５  書き込みファイル
【図１】
2010016960.tif 000003
【図２】
2010016960.tif 000004
【図３】
2010016960.tif 000005
【図４】
2010016960.tif 000006