(57)【要約】【課題】安全性の検証作業が容易なフェールセーフＡＮＤゲートを提供することを目的とする。【解決手段】全ての入力端子に論理値１の論理入力信号が入力したときのみ論理値１に相当する交流信号を発生し、回路故障時に交流信号が発生しないフェールセーフＡＮＤゲートであって、入力端子に論理値１の論理入力信号が入力したときに前段から入力する交流信号を後段へ伝達する交流信号伝達部１〜４を、入力側と出力側が電気的に絶縁されたフォトカプラＰＣ２〜ＰＣ３を介して従続接続し、全ての入力端子ａ〜ｄに論理値１の論理入力信号が入力したときのみ初段の交流信号伝達部１の交流信号が最終段の交流信号伝達部４まで順次伝達されて論理値１に相当する交流信号を発生し、回路故障時に最終段の交流信号伝達部４から交流信号が発生しない構成とした。【選択図】図１
2010136046.tif 000002
【特許請求の範囲】
【請求項１】
論理入力信号の入力端子をｎ個（ｎは２以上の自然数）備え、前記ｎ個の入力端子の全てに論理値１の論理入力信号が入力したときのみ論理出力信号として論理値１に相当する交流信号を発生し、前記入力端子に入力する論理入力信号の少なくとも１つが論理値０のとき及び回路故障時に交流信号が発生せず論理出力信号が論理値０となるフェールセーフＡＮＤゲートにおいて、
１つの入力端子を備え当該入力端子に論理値１の論理入力信号が入力したときに前段から入力する交流信号を後段へ伝達する交流信号伝達部を、前記ｎ個設け、これらｎ個の交流信号伝達部を、入力側と出力側を電気的に分離してそれぞれの交流信号伝達部の独立性を確保する結合手段を介して従続接続し、全ての交流信号伝達部に論理値１の論理入力信号が入力したときのみ初段の交流信号伝達部の交流信号が最終段の交流信号伝達部まで順次伝達されて論理出力信号として論理値１に相当する交流信号を発生し、少なくとも１つの交流信号伝達部の論理入力信号が論理値０のとき及び回路故障時には最終段の交流信号伝達部から交流信号が発生しない構成としたことを特徴とするフェールセーフＡＮＤゲート。
【請求項２】
前記結合手段が、前段の交流信号伝達部の交流信号を光信号に変換して後段の交流信号伝達部に伝達する光結合手段である請求項１に記載のフェールセーフＡＮＤゲート。
【請求項３】
前記ｎ個の入力端子を、トリガ端子とホールド端子に区分する一方、前記最終段の交流信号伝達部から交流信号が発生したときに、当該交流信号に基づいて帰還信号を生成し、当該帰還信号を、前記結合手段を介して前記トリガ端子側に帰還してトリガ端子の論理入力を自己保持する自己保持部を備える構成とした請求項１又は２に記載のフェールセーフＡＮＤゲート。
【請求項４】
最終段の交流信号伝達部と初段の交流信号伝達部とを前記結合手段を介して結合し、最終段の交流信号伝達部で生成される交流信号を初段の交流信号伝達部に帰還させる構成とした請求項１〜３のいずれか１つに記載のフェールセーフＡＮＤゲート。
【請求項５】
前記初段の交流信号伝達部に、外部の発振回路から交流信号を供給する構成とした請求項１〜３のいずれか１つに記載のフェールセーフＡＮＤゲート。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、論理出力を交流信号の有無で表すダイナミック信号処理を用いたフェールセーフＡＮＤゲートに関する。
【背景技術】
【０００２】
この種のフェールセーフＡＮＤゲートは、回路を構成する複数の信号増幅部を従続接続し、初段の信号増幅部からの交流信号が次段の信号増幅部へ伝搬していくか否かにより、各信号増幅部に論理入力信号として与える信号の論理積演算を行う。論理入力信号が全て論理値１（所定レベル以上）のとき、初段の信号増幅部からの交流信号が最終段の信号増幅部まで伝搬して交流信号が出力される（論理値１）。一方、論理入力信号のＡＮＤ条件が成立しない場合や回路故障が生じた場合には交流信号の伝搬が途絶え、最終段の信号増幅部から交流信号が発生せず（論理値０）、フェールセーフ性が確保される。そして、従来のこの種のフェールセーフＡＮＤゲートとしては、例えば特許文献１等で記載されているように、抵抗と半導体素子で構成したものが知られている。
【０００３】
図５に、従来のこの種のフェールセーフＡＮＤゲートの具体的回路の一例を示し、その動作を簡単に説明する。
図５において、Ｒａ〜Ｒｕは抵抗、Ｑａ〜Ｑｈはトランジスタ、Ｄａ〜Ｄｃはダイオード、Ｃａ，Ｃｂはコンデンサである。
このＡＮＤゲートは、それぞれ論理入力信号の入力端子を備え、論理入力信号の入力で前段からの交流信号を増幅して後段へ伝達する各信号増幅部を４つ従続接続した４入力ＡＮＤゲートの例である。４つ信号増幅部の各入力端子に入力する論理入力信号Ｖ１〜Ｖ４の全てが論理値１、即ち、電源電圧Ｅより高い所定レベル以上のときのみ、ダイオードＤｂ，ＤｃとコンデンサＣａ，Ｃｂで構成した倍電圧整流回路から電源電圧Ｅより高レベルの出力Ｐｏｕｔが発生し（論理値１に対応）、論理入力信号Ｖ１〜Ｖ４のいずれか１つでも論理値０、即ち、前記所定レベル未満の場合や、回路故障が発生した場合は、電源電圧Ｅより高レベルの出力が発生しない（論理値０に対応）。
【０００４】
このＡＮＤゲートの動作を簡単に説明する。
最初、トランジスタＱａ〜Ｑｇは全てＯＦＦであり、電源Ｅの投入でトランジスタＱｂ，Ｑｃ，Ｑｆ，ＱｇはＯＮとなる。この状態で、４つ入力信号Ｖ１〜Ｖ４が全て論理値１（電圧値が所定レベル以上）になると、次のようにトランジスタＱａ〜Ｑｇが動作する。
ＱａＯＦＦ→ＱｂＯＦＦ→ＱｃＯＦＦ→ＱｄＯＮ→ＱｅＯＦＦ→ＱｆＯＦＦ→ＱｇＯＦＦ→ＱａＯＮ→ＱｂＯＮ→ＱｃＯＮ→ＱｄＯＦＦ→ＱｅＯＮ→ＱｆＯＮ→ＱｇＯＮ→ＱａＯＦＦ→ＱｂＯＦＦ→ＱｃＯＦＦ→ＱｄＯＮ→ＱｅＯＦＦ→ＱｆＯＦＦ→ＱｇＯＦＦと動作し、以後、各トランジスタＱａ〜ＱｇがＯＮ／ＯＦＦを繰返す。これにより、トランジスタＱｈがＯＮ／ＯＦＦを繰返して交流出力（論理値１に相当）が発生する。尚、図５の回路では、前記交流出力を倍電圧整流回路で整流して、電源電圧Ｅより高レベルの出力Ｐｏｕｔとして生成している。これにより、ＡＮＤゲートの入出力間の回路短絡に対しても誤出力を発生することがない。
【特許文献１】特公昭４５−２９０５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した従来のフェールセーフＡＮＤＧゲートは、各信号増幅部が互いに電気的に独立されていないため、例えば回路に故障が生じたときの影響範囲が限定できない。従って、ＡＮＤゲートのフェールセーフ性の検証を行う場合、回路全体についてあらゆる故障状態を想定して行わなければならず、検証作業が容易でなかった。
【０００６】
本発明は上記問題点に着目してなされたもので、故障発生時の影響範囲を小さな範囲に限定できる構成とすることにより、検証作業が容易なフェールセーフＡＮＤゲートを提供することを目的とする。
【課題を解決するための手段】
【０００７】
このため、請求項１の発明は、論理入力信号の入力端子をｎ個（ｎは２以上の自然数）備え、前記ｎ個の入力端子の全てに論理値１の論理入力信号が入力したときのみ論理出力信号として論理値１に相当する交流信号を発生し、前記入力端子に入力する論理入力信号の少なくとも１つが論理値０のとき及び故障時に交流信号が発生せず論理出力信号が論理値０となるフェールセーフＡＮＤゲートにおいて、１つの入力端子を備え当該入力端子に論理値１の論理入力信号が入力したときに前段から入力する交流信号を後段へ伝達する交流信号伝達部を、前記ｎ個設け、これらｎ個の交流信号伝達部を、入力側と出力側を電気的に分離してそれぞれの交流信号伝達部の独立性を確保する結合手段を介して従続接続し、全ての交流信号伝達部に論理値１の論理入力信号が入力したときのみ初段の交流信号伝達部の交流信号が最終段の交流信号伝達部まで順次伝達されて論理出力信号として論理値１に相当する交流信号を発生し、少なくとも１つの交流信号伝達部の論理入力信号が論理値０のとき及び故障時には最終段の交流信号伝達部から交流信号が発生しない構成としたことを特徴とする。
【０００８】
かかる構成では、互いの交流信号伝達部を、入力側と出力側を電気的に分離してそれぞれの交流信号伝達部の独立性を確保する結合手段により結合して従続接続することで、交流信号伝達部間を電気的に独立するようにした。これにより、ＡＮＤゲートに回路故障が生じたときにその影響範囲を限定することができるようになる。
【０００９】
請求項２のように、前記結合手段を、前段の交流信号伝達部の交流信号を光信号に変換して後段の交流信号伝達部に伝達する光結合手段とするとよい。
【００１０】
請求項３のように、前記ｎ個の入力端子を、トリガ端子とホールド端子に区分する一方、前記最終段の交流信号伝達部から交流信号が発生したときに、当該交流信号に基づいて帰還信号を生成し、当該帰還信号を、前記結合手段を介して前記トリガ端子側に帰還してトリガ端子の論理入力を自己保持する自己保持部を備える構成とするとよい。
【００１１】
かかる構成では、トリガ端子とホールド端子に論理値１の論理入力信号が入力して論理値１の交流信号が発生した後は、トリガ端子の論理値１の論理入力信号が消滅しても自己保持部からの帰還信号のトリガ端子への入力により、ホールド端子の論理値１の論理入力信号が消滅するまで論理値１の交流信号を保持するようになる。
【００１２】
請求項４の発明では、最終段の交流信号伝達部と初段の交流信号伝達部とを前記結合手段を介して結合し、最終段の交流信号伝達部で生成される交流信号を初段の交流信号伝達部に帰還させる構成とした。
【００１３】
また、請求項５の発明では、前記初段の交流信号伝達部に、外部の発振回路から交流信号を供給する構成とした。
【発明の効果】
【００１４】
本発明のフェールセーフＡＮＤゲートによれば、ＡＮＤゲートを構成する複数の構成要素である交流信号伝達部を、入力側と出力側を電気的に分離してそれぞれの交流信号伝達部の独立性を確保する結合手段を介して結合して従続接続することで、複数の構成要素である交流信号伝達部を互いに電気的に独立させたので、回路に故障が発生した場合にその影響範囲を限定することが容易となり、ＡＮＤゲートの安全性の検証作業を容易化できる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施形態を図面に基づいて説明する。
図１は、本発明に係るフェールセーフＡＮＤゲートの第１実施形態の回路構成図である。
図１において、フェールセーフＡＮＤゲートは、ＡＮＤゲートを構成する構成要素となるｎ個（本実施形態ではｎ＝４）の信号増幅部１〜４と、これら信号増幅部１〜４を結合して従属接続する４つのフォトカプラＰＣ１〜ＰＣ４とを備えて構成される。
【００１６】
各信号増幅部１〜４は、それぞれ１つの入力端子を備え、その入力端子に論理値１の論理入力信号が入力したときに前段の信号増幅部から入力する交流信号を後段の信号増幅部へ伝達するもので、交流信号伝達部に相当する。
【００１７】
信号増幅部１は、論理入力信号を入力する入力端子ａと、抵抗Ｒ１〜Ｒ３と、ＰＮＰトランジスタＱ１とを備えて構成される。信号増幅部２は、論理入力信号を入力する入力端子ｂと、抵抗Ｒ４〜Ｒ６と、ＰＮＰトランジスタＱ２とを備えて構成される。信号増幅部３は、論理入力信号を入力する入力端子ｃと、抵抗Ｒ７〜Ｒ９と、ＰＮＰトランジスタＱ３とを備えて構成される。信号増幅部４は、論理入力信号を入力する入力端子ｄと、抵抗Ｒ１０〜Ｒ１４と、ＮＰＮトランジスタＱ４，Ｑ５と、ＰＮＰトランジスタＱ６と、出力端子ｅとを備えて構成される。
【００１８】
前記フォトカプラＰＣ２〜ＰＣ４は、信号増幅部１〜４を互いに電気的に絶縁して光結合するもので、前段の信号増幅部１（又は２、３）の交流信号を光信号に変換して後段の信号増幅部２（又は３、４）へ交流信号を伝達する。従って、信号増幅部１〜４は、フォトカプラＰＣ２〜ＰＣ４により互いに電気的に独立して従続接続されている。フォトカプラＰＣ１は、最終段の信号増幅部４と初段の信号増幅部１を光結合するもので、最終段の信号増幅部４で発生した交流信号を光信号に変換して初段の信号増幅部１に帰還する。ここで、フォトカプラＰＣ１〜ＰＣ４は、フォトダイオードとフォトトランジスとで構成され、信号入力側であるフォトダイオードと信号出力側であるフォトトランジスとは電気的に絶縁されており、その入力側と出力側を電気的に分離して隣合う交流信号伝達部間の独立性を確保する結合手段に相当している。尚、上記における「電気的に分離する」とは、入力側と出力側が電気配線で結線されていないことを意味するもので、入力側から出力側へ交流信号が伝達されないことを意味するものではない。
【００１９】
次に、図１に示す第１実施形態のフェールセーフＡＮＤゲートの動作を説明する。
トランジスタＱ１〜Ｑ４がＯＦＦの状態にあるとする。この状態で、各入力端子ａ〜ｄにそれぞれ入力する論理入力信号Ｖ１〜Ｖ４が、全て所定レベル以上の論理値１になった場合、フォトカプラＰＣ４のフォトトランジスがＯＦＦしているので、信号増幅部４のトランジスタＱ４のベースに抵抗Ｒ１０、Ｒ１１を介して高レベルの論理値１の信号が入力し、トランジスタＱ４がＯＮする。トランジスタＱ４がＯＮ動作すると、フォトカプラＰＣ１のフォトダイオードが発光しその光信号を受けてフォトトランジスがＯＮする。これにより、信号増幅部１のトランジスタＱ１がＯＮする。トランジスタＱ１がＯＮすると、フォトカプラＰＣ２のフォトダイオードからの光信号によりそのフォトトランジスがＯＮして信号増幅部２のトランジスタＱ２がＯＮする。トランジスタＱ２がＯＮすると、フォトカプラＰＣ３のフォトダイオードからの光信号によりそのフォトトランジスがＯＮして信号増幅部３のトランジスタＱ３がＯＮする。トランジスタＱ３がＯＮすると、フォトカプラＰＣ４のフォトダイオードからの光信号によりそのフォトトランジスがＯＮして信号増幅部４のトランジスタＱ４がＯＦＦとなる。トランジスタＱ４がＯＦＦすると、フォトカプラＰＣ１のフォトダイオードが発光せず光信号が消滅してそのフォトトランジスがＯＦＦし信号増幅部１のトランジスタＱ１がＯＦＦする。トランジスタＱ１がＯＦＦすると、フォトカプラＰＣ２のフォトダイオードの光信号が消滅してそのフォトトランジスがＯＦＦして信号増幅部２のトランジスタＱ２がＯＦＦする。トランジスタＱ２がＯＦＦすると、フォトカプラＰＣ３のフォトダイオードの光信号が消滅しそのフォトトランジスがＯＦＦして信号増幅部３のトランジスタＱ３がＯＦＦする。トランジスタＱ３がＯＦＦすると、フォトカプラＰＣ４のフォトダイオードの光信号が消滅しそのフォトトランジスがＯＦＦして信号増幅部４のトランジスタＱ４がＯＮとなる。即ち、フェールセーフＡＮＤゲートの回路が正常なときは、Ｑ４のＯＮ動作により、
Ｑ１ＯＮ→Ｑ２ＯＮ→Ｑ３ＯＮ→Ｑ４ＯＦＦ→Ｑ１ＯＦＦ→Ｑ２ＯＦＦ→Ｑ３ＯＦＦ→Ｑ４ＯＮ、と動作し、以後、上記動作を繰返す。
【００２０】
このように、入力端子ａ〜ｄの全てに論理値１の論理入力信号が入力した場合は、信号増幅部４のトランジスタＱ４がＯＮ／ＯＦＦ動作を繰返し、これに伴って、その後段のトランジスタＱ５，Ｑ６が交互にＯＮ／ＯＦＦして、出力端子ｅから論理出力信号Ｐｏｕｔとして交流信号が発生して論理値１を示す。
【００２１】
一方、論理入力信号Ｖ１〜Ｖ４の少なくとも１つが論理値０になった場合には、出力端子ｅから交流信号は発生せず、論理出力信号Ｐｏｕｔは論理値０となる。例えば、論理入力信号Ｖ４が論理値０になった場合、トランジスタＱ４は、フォトカプラＰＣ４のフォトトランジスのＯＮ／ＯＦＦ動作に関係なくＯＦＦ状態に固定し、初段の信号増幅部１に帰還信号として交流信号が伝達されず、出力端子ｅから交流信号は発生しない。また、論理入力信号Ｖ２が論理値０になった場合、信号増幅部２のトランジスタＱ２がフォトカプラＰＣ２のフォトトランジスのＯＮ／ＯＦＦ動作に関係なくＯＦＦ状態に固定して信号増幅部３に交流信号が伝達されず、同じく出力端子ｅから交流信号は発生しない。
【００２２】
また、各信号増幅部１〜４における抵抗やトランジスタに故障が発生した場合、故障が発生した信号増幅部から次段の信号増幅部へ交流信号が伝達されないので、論理入力信号Ｖ１〜Ｖ４の少なくとも１つが論理値０になった場合と同様に、出力端子ｅから交流信号は発生せず論理出力信号Ｐｏｕｔは論理値０となる。
【００２３】
かかる第１実施形態の構成によれば、ＡＮＤゲートを構成する構成要素である各信号増幅部１〜４を、フォトカプラＰＣ２〜ＰＣ４を用いて結合して従続接続し、各信号増幅部１〜４を互いに電気的に独立させた状態で、初段の信号増幅部１からの交流信号を最終段の信号増幅部４まで順次伝達する構成としたので、回路に故障が発生した場合にその影響範囲を限定することが容易となる。従って、ＡＮＤゲートの安全性の検証作業が容易になる。
【００２４】
尚、図１に点線で示すように、２つのダイオードＤ１，Ｄ２と２つのコンデンサＣ１，Ｃ２で構成する周知の倍電圧整流回路５を、信号増幅部４の後段に設け、信号増幅部４からの交流信号を倍電圧整流して論理入力信号Ｖ４の略２倍のレベルの信号を、出力端子ｆから論理出力信号Ｐｏｕｔとして出力して負荷に供給する構成としてもよい。
【００２５】
上記第１実施形態は、最終段の信号増幅部で発生した交流信号を帰還信号として初段の信号増幅部に帰還する自己発振回路の例であるが、外部から発振のための信号を供給する構成としてもよい。図２にその例を示す。
【００２６】
図２は、本発明のフェールセーフＡＮＤゲートの第２実施形態の回路構成図を示し、外部から発振のための信号を供給する場合の構成例である。尚、図１に示す第１実施形態と同一要素には同一符号を付して説明を省略する。
図２において、第２実施形態のフェールセーフＡＮＤゲートは、第１実施形態におけるフォトカプラＰＣ１のフォトダイオードを信号増幅部４の代わりに、外部の発振回路６に接続し、発振回路６と信号増幅部１とをフォトカプラＰＣ１を介して光結合する構成である。その他の構成は第１実施形態と同様である。
【００２７】
第２実施形態のフェールセーフＡＮＤゲートの動作を説明する。
トランジスタＱ１〜Ｑ４がＯＦＦの状態にあるとする。この状態で、各入力端子ａ〜ｄにそれぞれ入力する論理入力信号Ｖ１〜Ｖ４が、全て所定レベル以上の論理値１になった場合、発振回路６の発振信号に同期して以下のように動作する。尚、発振回路６の信号をＳとし、信号Ｓが０ＶのときをＳ＝０、信号ＳがフォトカプラＰＣ１を動作させる電圧より高い電圧のときをＳ＝１とする。
【００２８】
Ｓ＝０のとき、論理値１の論理入力信号Ｖ４によって信号増幅部４のトランジスタＱ４がＯＮし、トランジスタＱ１〜Ｑ３はＯＦＦのままである。Ｓ＝１のとき、フォトカプラＰＣ１が動作しフォトトランジスがＯＮするので、信号増幅部１のトランジスタＱ１がＯＮする。トランジスタＱ１がＯＮすると、第１実施形態の場合と同様にして、信号増幅部２のトランジスタＱ２、信号増幅部３のトランジスタＱ３が順次ＯＮし、信号増幅部４のトランジスタＱ４がＯＦＦとなる。
【００２９】
即ち、フェールセーフＡＮＤゲートが正常であれば、発振回路６の信号Ｓに同期して、
Ｓ＝０のとき、Ｑ１ＯＦＦ→Ｑ２ＯＦＦ→Ｑ３ＯＦＦ→Ｑ４ＯＮ、
Ｓ＝１のとき、Ｑ１ＯＮ→Ｑ２ＯＮ→Ｑ３ＯＮ→Ｑ４ＯＦＦ
という動作を繰返す。
【００３０】
かかる動作の繰返しにより、入力端子ａ〜ｄの全てに論理値１の論理入力信号が入力した場合は、発振回路６の信号Ｓに同期して、第１実施形態と同様にして出力端子ｅから論理出力信号Ｐｏｕｔとして交流信号が発生して論理値１を示す。
【００３１】
また、論理入力信号Ｖ１〜Ｖ４の少なくとも１つが論理値０になった場合や、回路に故障が発生した場合は、第１実施形態と同様に出力端子ｅから交流信号は発生せず、論理出力信号Ｐｏｕｔは論理値０となる。
【００３２】
かかる第２実施形態も、ＡＮＤゲートを構成する構成要素である各信号増幅部１〜４の電気的な独立性を確保できるので、第１実施形態と同様に、回路に故障が発生した場合でもその影響範囲の限定が容易となり、ＡＮＤゲートの安全性の検証作業が容易になる。また、本実施形態では、各信号増幅部１〜４の動作速度が向上できる。
【００３３】
図３に、本発明のフェールセーフＡＮＤゲートの第３実施形態の回路構成図を示し、論理入力信号を自己保持する自己保持機能を付加した場合の構成例である。尚、図２に示す第２実施形態と同一要素には同一符号を付して説明を省略する。
図３において、本実施形態のフェールセーフＡＮＤゲートは、第２実施形態の信号増幅部４に、抵抗Ｒ１５と後述するフォトカプラＰＣ６のフォトトランジスの直列回路を付加し、この直列回路を、抵抗Ｒ１１とフォトカプラＰＣ４のフォトトランジスの直列回路と並列に接続する構成とすると共に、倍電圧整流回路５と自己保持部７を付加して構成されている。その他の構成は、図２の第２実施形態と同様である。
【００３４】
前記自己保持部７は、ＰＮＰトランジスタＱ７と、３つの抵抗Ｒ１６〜Ｒ１８とを備え、フォトカプラＰＣ５を介して発振回路６と結合すると共に、前述のフォトカプラＰＣ６を介して信号増幅部４へ帰還信号を供給する構成である。
【００３５】
第３実施形態のフェールセーフＡＮＤゲートの自己保持動作を説明する。
トランジスタＱ１〜Ｑ４がＯＦＦの状態にあるとする。この状態で、各入力端子ａ〜ｄにそれぞれ入力する論理入力信号Ｖ１〜Ｖ４が、全て所定レベル以上の論理値１になった場合、第２実施形態で説明したように、発振回路６の発振信号Ｓに同期して、
Ｓ＝０のとき、Ｑ１ＯＦＦ→Ｑ２ＯＦＦ→Ｑ３ＯＦＦ→Ｑ４ＯＮ、
Ｓ＝１のとき、Ｑ１ＯＮ→Ｑ２ＯＮ→Ｑ３ＯＮ→Ｑ４ＯＦＦ
という動作を繰返す。
【００３６】
上記の動作によって出力端子ｅに交流信号が発生すると、倍電圧整流回路５によって昇圧された論理入力信号Ｖ４の略２倍の電圧レベルの直流信号が発生して自己保持部７に入力する。自己保持部７では、発振回路６の信号に同期してフォトカプラＰＣ５が動作してそのフォトトランジスがＯＮ／ＯＦＦし、フォトカプラＰＣ５のフォトトランジスのＯＮ時にトランジスタＱ７がＯＮしてフォトカプラＰＣ６が動作する。フォトカプラＰＣ５は発振回路６の信号Ｓ＝１のときにそのフォトトランジスがＯＮするので、フォトカプラＰＣ６のＯＮ／ＯＦＦタイミングはフォトカプラＰＣ４のＯＮ／ＯＦＦタイミングと同じとなる。そして、フォトカプラＰＣ６のフォトトランジスとフォトカプラＰＣ４のフォトトランジスは、互いに並列接続されておりＯＲ条件を構成しているので、フォトカプラＰＣ６とフォトカプラＰＣ４のいずれか一方が動作すれば、トランジスタＱ４がＯＦＦする。
【００３７】
従って、入力端子ａ〜ｄに入力する論理入力信号Ｖ１〜Ｖ４の全てが論理値１となって、出力端子ｅに交流信号が発生して自己保持部７からフォトカプラＰＣ６を介して信号増幅部４に帰還信号が入力した後は、入力端子ａ〜ｃの論理入力信号Ｖ１〜Ｖ３が論理値０となっても、入力端子ｄの論理入力信号Ｖ４が論理値１のままであれば、出力端子ｅからは交流信号が発生し、論理値１の論理出力信号Ｐｏｕｔが継続して出力される。
【００３８】
このことは、第３実施形態の回路構成は、入力端子ａ〜ｃをトリガ端子とし、入力端子ｄをホールド端子とし、一旦交流信号が出力（論理値１）された後は、トリガ端子への論理値１の論理入力信号を自己保持し、ホールド端子への論理値１の入力がなくなるまで論理値１の出力（交流信号の発生）を継続する自己保持回路を構成している。
【００３９】
図４は、本発明の第４実施形態の回路構成図で、論理入力信号を自己保持する自己保持機能を付加した場合の別の構成例である。尚、図３に示す第３実施形態と同一要素には同一符号を付して説明を省略する。
図４において、本実施形態は、信号増幅部４側と自己保持部７側とを電気的に独立させる構成であり、図３の信号増幅部４のトランジスタＱ４に代えてフォトカプラＰＣ５を設けて、信号増幅部４側と自己保持部７側（出力端子ｅと倍電圧整流回路５を含めて）とを電気的に独立させて結合すると共に、自己保持部７には定電圧Ｖｃｃを供給する構成である。更に、図３のフォトカプラＰＣ５に代えて発振器８を設け、信号増幅部１〜４の発振源と帰還信号源を独立させて構成した。その他の構成は、図３と同様である。
【００４０】
かかる構成では、各入力端子ａ〜ｄにそれぞれ入力する論理入力信号Ｖ１〜Ｖ４が、全て所定レベル以上の論理値１になると、図３と同様に、発振回路６の発振信号に同期して初段の信号増幅部１から最終段の信号増幅部４に順次交流信号が伝達され、フォトカプラＰＣ５を介して出力端子ｅから交流信号が出力される。これにより、倍電圧整流回路５から略２Ｖｃｃの電圧レベルの直流信号が自己保持部７に入力する。自己保持部７では、発振器８の出力に同期してトランジスタＱ７がＯＮ／ＯＦＦし、フォトカプラＰＣ６がＯＮ／ＯＦＦし、トリガ入力端子ａ〜ｃへの論理値１の論理入力信号が消滅しフォトカプラＰＣ４の動作が停止しても出力端子ｅからの交流出力を自己保持する。
【００４１】
第４実施形態の構成によれば、自己保持部７からの帰還信号の周波数を、発振回路６の発振周波数に対して高く設定したり低く設定したりすることができるようになる。また、最終段の信号増幅部４を自己保持部側と電気的に独立させたので、図３の回路構成よりも更に故障発生時の影響範囲を限定でき、自己保持機能を付加した場合のＡＮＤゲートの安全性の検証作業がより一層容易になる。
【００４２】
図３及び図４に示した自己保持機能を付加したフェールセーフＡＮＤゲートは、例えばプレス機械等における再起動防止制御（非常停止させられた機械が非常停止状態を解除されただけでは再起動しないようにする制御）等に有効である。
【００４３】
上述した各実施形態では、信号増幅部を４つ従続接続する例を示したが、信号増幅部は少なくともｎ個（ｎは２以上の自然数）従続接続する構成であればよい。
【００４４】
また、互いの信号増幅部を電気的に独立させて結合する結合手段として、フォトカプラの例を示したが、結合手段は、入力側と出力側を電気的に分離して交流信号伝達部の電気的な独立性を確保できる構成のものであればよく、例えば、１次側（入力側）と２次側（出力側）が電気的に絶縁されているトランス等を適用することが考えられる。
【００４５】
また、図１や図３の各実施形態では、最終段の信号増幅部４から初段の信号増幅部１への帰還信号や自己保持部７から信号増幅部４への帰還信号を、光結合によって帰還させる構成としたが、これら帰還経路については、電気配線によって帰還信号を帰還させる構成としてもよい。
【００４６】
尚、本発明のフェールセーフＡＮＤゲートを利用してフェールセーフなウィンドウコンパレータを構成することが可能である。例えば、入力端子を２つ有する２入力ＡＮＤゲートとして、入力端子に入力する論理入力信号の一方に信号レベルの上限閾値を設定し、他方に信号レベルの下限閾値を設定した回路構成し、２つ入力端子を互いに接続して共通化すれば、前記閾値範囲内の信号レベルの論理入力信号が入力するときのみ、交流信号を発生するフェールセーフなウィンドウコンパレータを構成することができる。
【００４７】
上述したように、本発明のフェールセーフＡＮＤゲートは、交流信号伝達部を、それぞれの交流信号伝達部の独立性を確保する結合手段を介して従続接続する構成としたことを特徴としている。ここで、「独立性」は、国際規格で最も重要な概念であり、国際規格ＩＥＣ６２４２５では、システムの独立性を、次の３通りで定義している。
人的独立性：同一の知的、商業的及び／又は管理上での関与が不在であること
物理的独立性：偶発的故障の結果として、１つ以上のシステム／サブシステム／設備の正しい運用に影響する、いかなる機構も不在であること
機能的独立性：系統的又は偶発的故障の結果として、機能の正しい運用に影響する、いかなる機構も不在であること
【００４８】
従って、安全システムは、その構成要素をできる限り独立させて構築することが望ましい。安全システムを本発明のフェールセーフＡＮＤゲートに置き換えて考えれば、フェールセーフＡＮＤゲートを構成する構成要素となるｎ個の交流信号伝達部を電気的に独立させてその独立性を確保することにより、ＡＮＤゲートのフェールセーフ性を格段に向上させることができる。従って、本発明のフェールセーフＡＮＤゲートは、安全性の確保が重要な機械、装置、システム等を構築する上で極めて有用である。
【図面の簡単な説明】
【００４９】
【図１】本発明に係るフェールセーフＡＮＤゲートの第１実施形態を示す回路構成図
【図２】本発明に係るフェールセーフＡＮＤゲートの第２実施形態を示す回路構成図
【図３】本発明に係るフェールセーフＡＮＤゲートの第３実施形態を示す回路構成図
【図４】本発明に係るフェールセーフＡＮＤゲートの第４実施形態を示す回路構成図
【図５】従来のフェールセーフＡＮＤゲートの一例を示す回路構成図
【符号の説明】
【００５０】
１〜４    信号増幅部
６    発振回路
７    自己保持部
ａ〜ｄ    入力端子
Ｑ１〜Ｑ７    トランジスタ
Ｒ１〜Ｒ１８    抵抗
ＰＣ１〜ＰＣ６    フォトカプラ
Ｖ１〜Ｖ４    論理入力信号
Ｐｏｕｔ    論理出力信号
【図１】
2010136046.tif 000003
【図２】
2010136046.tif 000004
【図３】
2010136046.tif 000005
【図４】
2010136046.tif 000006
【図５】
2010136046.tif 000007