(57)【要約】【課題】フリッカの発生を抑制することができる液晶表示装置の駆動方法及び液晶表示装置の提供。【解決手段】液晶物質の応答が生じないような時間間隔で連続的に２回画素電圧及び共通電圧をフリップさせることを、所定期間だけ繰り返して行う。所定期間経過後に、画素電圧及び共通電圧の位相を反転させるために、画素電圧及び共通電圧のフリップを１回だけ行い、引き続いて、液晶物質の応答が生じないような時間間隔で連続的に２回画素電圧及び共通電圧をフリップさせることを、所定期間だけ繰り返して行う。【選択図】図３
2010223995.tif 000002
【特許請求の範囲】
【請求項１】
液晶物質に印加する電圧をスイッチング素子によりオン／オフ制御すると共に、前記液晶物質に印加された電圧の値を前記スイッチング素子のオフ期間にメモリを用いて保持することにより、前記液晶物質の光透過率又は光反射率を制御する液晶表示装置の駆動方法において、
前記液晶物質の応答が生じないような時間間隔で前記メモリに対するリフレッシュを偶数回行う動作を所定期間繰り返す第１のリフレッシュ動作と、前記所定期間経過後に前記メモリに対するリフレッシュを奇数回行う第２のリフレッシュ動作とを交互に繰り返すことを特徴とする液晶表示装置の駆動方法。
【請求項２】
前記所定期間を、前記第２のリフレッシュ動作を行う期間よりも長く設定してあることを特徴とする請求項１に記載の液晶表示装置の駆動方法。
【請求項３】
前記所定期間は、人間の目が色の変化として認識し難いくらい長く、かつ表示する画像の焼き付きが発生しないくらい短い時間であることを特徴とする請求項１に記載の液晶表示装置の駆動方法。
【請求項４】
液晶物質に印加する電圧をスイッチング素子によりオン／オフ制御すると共に、前記液晶物質に印加された電圧の値を前記スイッチング素子のオフ期間にメモリを用いて保持することにより、前記液晶物質の光透過率又は光反射率を制御する液晶表示装置において、
前記液晶物質の応答が生じないような時間間隔で前記メモリに対するリフレッシュを偶数回行う動作を所定期間繰り返す第１のリフレッシュ動作と、前記所定期間経過後に前記メモリに対するリフレッシュを奇数回行う第２のリフレッシュ動作とを交互に繰り返す手段を備えることを特徴とする液晶表示装置。
【請求項５】
前記所定期間を、前記第２のリフレッシュ動作を行う期間よりも長く設定してあることを特徴とする請求項４に記載の液晶表示装置。
【請求項６】
前記所定期間は、人間の目が色の変化として認識し難いくらい長く、かつ表示する画像の焼き付きが発生しないくらい短い時間であることを特徴とする請求項５に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フリッカの発生を抑制することができる液晶表示装置の駆動方法及び液晶表示装置に関する。
【背景技術】
【０００２】
アクティブマトリクス型液晶表示装置として代表的な薄膜トランジスタ（ＴＦＴ）型は、画素毎に設けた薄膜トランジスタＴＦＴをスイッチング素子として画素電極に信号電圧（映像信号電圧：階調電圧）を印加するものであるため、画素間のクロストークがなく、高精細で多階調表示が可能である。
【０００３】
一方、この種の液晶表示装置を携帯型の情報端末など、電源にバッテリーを用いる電子装置に実装した場合、その表示に伴う消費電力の低減化が必要となる。そのために、液晶表示装置の各画素にメモリ機能を持たせたものが従来より提案されている（例えば、特許文献１及び２を参照）。
【０００４】
いわゆるダイナミックメモリタイプと称する液晶表示装置であり、ソースバスラインとゲートバスラインとの交点に設置した薄膜トランジスタＴＦＴの出力側（画素電極側）にＤＲＡＭセル（DRAM : Dynamic Random Access memory）などのメモリを設け、これに表示データを保持することで所定時間の間、表示データを保持するものである。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特表２００４−５３６３４７号公報
【特許文献２】特表２００６−５２３３２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
このダイナミックメモリタイプの液晶表示装置は、メモリに保持したデータが時間と共にリークするため、定期的なリフレッシュを必要とする。特に、多結晶シリコン半導体を用いて画素のメモリ機能を構成する場合は、リーク電流が大きくなる傾向があり、この作用としてフリッカが顕著に現れる。
【０００７】
フリッカを抑えるためには、リフレッシュサイクルを短くする必要がある。しかしながら、リフレッシュサイクルを短くすることは、各画素にメモリ機能を持たせることで必要な書き込みを省き、周辺回路、及び消費電力の低減を図るという効果を低下させることになる。
すなわち、フリッカの問題と消費電力の問題とはトレードオフの関係にあり、低消費電力を実現しつつ、フリッカを抑えることが可能な液晶表示装置の開発が望まれていた。
【０００８】
本発明は斯かる事情に鑑みてなされたものであり、液晶物質の応答が生じないような時間間隔でメモリに対するリフレッシュを偶数回行う動作を所定期間繰り返す第１のリフレッシュ動作と、前記所定期間経過後に前記メモリに対するリフレッシュを奇数回行う第２のリフレッシュ動作とを交互に繰り返すことにより、低消費電力を実現し、しかもフリッカの発生を抑えることが可能な液晶表示装置の駆動方法、及びこの駆動方法により駆動される液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る液晶表示装置の駆動方法は、液晶物質に印加する電圧をスイッチング素子によりオン／オフ制御すると共に、前記液晶物質に印加された電圧の値を前記スイッチング素子のオフ期間にメモリを用いて保持することにより、前記液晶物質の光透過率又は光反射率を制御する液晶表示装置の駆動方法において、前記液晶物質の応答が生じないような時間間隔で前記メモリに対するリフレッシュを偶数回行う動作を所定期間繰り返す第１のリフレッシュ動作と、前記所定期間経過後に前記メモリに対するリフレッシュを奇数回行う第２のリフレッシュ動作とを交互に繰り返すことを特徴とする。
【００１０】
本発明に係る液晶表示装置の駆動方法は、前記所定期間を、前記第２のリフレッシュ動作を行う期間よりも長く設定してあることを特徴とする。
【００１１】
本発明に係る液晶表示装置の駆動方法は、前記所定期間が、人間の目が色の変化として認識し難いくらい長く、かつ表示する画像の焼き付きが発生しないくらい短い時間であることを特徴とする。
【００１２】
本発明の液晶表示装置は、液晶物質に印加する電圧をスイッチング素子によりオン／オフ制御すると共に、前記液晶物質に印加された電圧の値を前記スイッチング素子のオフ期間にメモリを用いて保持することにより、前記液晶物質の光透過率又は光反射率を制御する液晶表示装置において、前記液晶物質の応答が生じないような時間間隔で前記メモリに対するリフレッシュを偶数回行う動作を所定期間繰り返す第１のリフレッシュ動作と、前記所定期間経過後に前記メモリに対するリフレッシュを奇数回行う第２のリフレッシュ動作とを交互に繰り返す手段を備えることを特徴とする。
【００１３】
本発明の液晶表示装置は、前記所定期間を、前記第２のリフレッシュ動作を行う期間よりも長く設定してあることを特徴とする。
【００１４】
本発明に係る液晶表示装置は、前記所定期間が、人間の目が色の変化として認識し難いくらい長く、かつ表示する画像の焼き付きが発生しないくらい短い時間であることを特徴とする。
【００１５】
本発明にあっては、第１のリフレッシュ動作において、メモリのリフレッシュを行う時間間隔が液晶物質の応答が生じないような時間間隔に設定されているため、第１のリフレッシュを行っている所定期間は、液晶物質の光学特性（光透過率及び光反射率）が殆ど変化しない。
また、第２のリフレッシュ動作に移行させる際に、フィードスルー効果の影響を受けて、液晶物質の光学特性が少しだけ変化することになるが、引き続いて第１のリフレッシュ動作を行うため、変化した後の光学特性が更に所定期間だけ保持されることになる。
【００１６】
本発明にあっては、第１のリフレッシュ動作と第２のリフレッシュ動作とを交互に繰り返して行うため、同じ色（例えば白色）を表示している場合には、第２のリフレッシュ動作の実行時に、液晶物質の光学特性の変化が見られる。
第１のリフレッシュ動作と第２のリフレッシュ動作とを、例えば１Ｈｚ程度よりも低い周波数で切り替えることにより、第２のリフレッシュ動作へ移行する際の光学特性の変化に起因したフリッカが人の目に認識されにくくなる。
【発明の効果】
【００１７】
本発明による場合は、液晶物質に印加する電圧の値を保持したメモリに対するリフレッシュ頻度を落とすことができ、液晶表示装置全体の消費電力を低く保つことができる。
また、液晶物質の光学特性（光透過率及び光反射率）を変化させることなく、メモリのリフレッシュを行えるため、フリッカの発生が抑えられる。
しかも、同じ色（例えば白色）を表示している場合であっても、人の目が色の変化として認識し難いくらいの長い時間（例えば、１秒以上）を周期として、画素電圧の位相及び共通電圧の位相を反転させるので、焼き付きの発生を防止することができる。
【図面の簡単な説明】
【００１８】
【図１】本実施の形態に係る液晶表示装置の概略構成を示す模式図である。
【図２】本実施の形態における画素回路を概略的に説明する回路図である。
【図３】本実施の形態における駆動シーケンスの一例を示す図である。
【図４】液晶物質の光学特性と印加電圧レベルの絶対値との関係を示すグラフである。
【図５】白画素及び黒画素におけるフリッカの現れ方を説明した説明図である。
【図６】白画素及び黒画素におけるフリッカの現れ方を説明した説明図である。
【図７】液晶パネルの断面図である。
【図８】セルギャップに起因したフィードスルー電圧の相違を説明する図である。
【発明を実施するための形態】
【００１９】
以下、本発明をその実施の形態を示す図面に基づいて具体的に説明する。
図１は本実施の形態に係る液晶表示装置の概略構成を示す模式図である。本実施の形態に係る液晶表示装置は、制御回路１０１、画像メモリ１０２、電源回路１０３、ソースドライバ１０４、ゲートドライバ１０５、液晶パネル１０６、反射板（不図示）を備え、外光の反射によって表示を行う反射型の液晶表示装置である。
【００２０】
制御回路１０１は、入力される同期信号から、メモリ制御信号、電源制御信号、ソースドライバ制御信号、及びゲートドライバ制御信号を生成し、生成した各制御信号を、それぞれ、画像メモリ１０２、電源回路１０３、ソースドライバ１０４、ゲートドライバ１０５へ出力する。
【００２１】
画像メモリ１０２は、入力される表示データを一時的に記憶し、制御回路１０１から入力されたメモリ制御信号に同期して液晶パネル１０６に表示すべき画素データをソースドライバ１０４へ出力する。なお、画像メモリ１０２は制御回路１０１に内蔵され、制御回路１０１にて内部処理されるような構成であってもよいことはいうまでもない。
【００２２】
ここで、入力される同期信号及び表示データは、携帯電話機、携帯型ゲーム機等に搭載されたＣＰＵ又はＬＣＤコントロールＩＣから出力されるＬＣＤ信号、パーソナルコンピュータ（ＰＣ）のＣＲＴ出力信号をＡ／Ｄ変換した信号、ＰＣ等に搭載されたビデオＲＡＭを制御回路１０１が直接的に制御して取得した信号等に含まれるものである。
【００２３】
電源回路１０３は、制御回路１０１から入力された電源制御信号に同期してソースドライバ１０４用の駆動電圧Ｖｓ、ゲートドライバ１０５用の駆動電圧Ｖｇ、及び液晶パネル１０６の共通電極用の共通電圧Ｖｃｏｍを生成し、それぞれ、ソースドライバ１０４、ゲートドライバ１０５、及び液晶パネル１０６へ出力する。
【００２４】
ゲートドライバ１０５は、制御回路１０１から入力されたゲートドライバ制御信号に同期して、後述するスイッチング素子１２（図２を参照）をオン／オフ制御する走査電圧を出力部に順次出力し、出力された走査電圧を液晶パネル１０６の走査線に印加する機能と、すべてのスイッチング素子１２をオン制御する電圧を出力部に一斉に出力し、出力された電圧を液晶パネル１０６のすべての走査線に印加する機能とを有する。
【００２５】
ソースドライバ１０４は、制御回路１０１から入力されたソースドライバ制御信号に同期して、画像メモリ１０２から出力された画素データを取り込み、画素データに応じた電圧を液晶パネル１０６のデータ線に印加する機能と、ソースドライバ制御信号と非同期に、外部電源より入力された外部電圧を液晶パネル１０６の全てのデータに印加する機能とを有する。
【００２６】
液晶パネル１０６は、各画素を構成する画素回路１０，１０，１０，…がマトリクス状に配置された基板と、共通電極１３（対向電極ともいう）が配置された基板との間に液晶物質１４を封入したものである。画素回路１０の構成については図２を用いて説明することとするが、画素回路１０は、画素電極１１及びこの画素電極１１に印加する電圧をオン／オフ制御するスイッチング素子１２を備え、スイッチング素子１２のオン期間にデータ電圧を画素電極１１と共通電極１３との間に印加すると共に、印加されたデータ電圧の値をスイッチング素子１２のオフ期間にＤＲＡＭなどのメモリ１５を用いて保持し、このデータ電圧によって決定される液晶物質の光透過率又は光反射率を制御するための回路である。
【００２７】
図２は本実施の形態における画素回路１０を概略的に説明する回路図である。画素回路１０は、画素電極１１に印加する電圧をオン／オフ制御するスイッチング素子１２を備える。スイッチング素子１２としてはＴＦＴ（Thin-Film Transistor）が用いられる。このスイッチング素子１２のオン期間にデータ電圧（すなわち、画素電極１１に印加される電圧と共通電極１３に印加される電圧との電位差）を印加することにより、２つの基板の間に封入された液晶物質１４に所望の電圧を印加する構成としている。
【００２８】
また、画素回路１０の構成要素として、液晶物質１４に印加されている電圧の値を保持するためのメモリ１５を備える。メモリ１５としては、ＳＲＡＭセル（SRAM : Static Random Access Memory）と比較してサイズ面で有利なＤＲＡＭセルを用いる。このメモリ１５は、液晶物質１４に印加された電圧の値をスイッチング素子１２のオフ期間に保持するための機能を有する。メモリ１５としてＤＲＡＭを採用しているため、保持した電圧の値を維持するために、定期的なリフレッシュ（記憶保持動作）が行われる。
【００２９】
本実施の形態では、スイッチング素子１２のオン期間に印加された電圧、及びこのメモリ１５に保持された電圧の値に基づいて、液晶物質１４の光透過率（又は光反射率）を制御することにより、液晶パネル１０６において画像の表示を行う。
【００３０】
図３は本実施の形態における駆動シーケンスの一例を示す図である。駆動シーケンスの上段（図３（ａ））は、画素電極１１に印加される電圧（画素電圧）の時間変化を示したものであり、駆動シーケンスの中段（図３（ｂ））は、共通電極１３に印加される電圧（共通電圧）の時間変化を示したものである。この駆動シーケンスにおいて特徴的なことの１つは、液晶物質１４の応答が生じないような時間間隔で連続的に２回画素電圧及び共通電圧をフリップさせることを、所定期間だけ繰り返して行っていることである。液晶物質１４の応答が１０ｍｓ程度である場合、例えば、１ｍｓ程度の時間間隔でフリップさせることを行う。すなわち、図３は、第１のリフレッシュ動作として、１ｍｓの時間間隔で２回リフレッシュする動作を所定期間（１ｓ）だけ繰り返して実行している様子を示している。
なお、本実施の形態では、第１のリフレッシュ動作として、画素電圧及び共通電圧を連続的に２回フリップさせているが、２回に限らず、偶数回行うことも可能である。
【００３１】
また、本実施の形態の駆動シーケンスにおいて特徴的なことの他の１つは、連続的に２回フリップさせる動作を繰り返して行った後（所定時間経過後）、１回だけ画素電圧及び共通電圧をフリップさせることである。すなわち、図３は、第１のリフレッシュ後、第２のリフレッシュ動作として、１回だけリフレッシュする動作を行っている様子を示している。引き続き、上記と同様に液晶物質１４の応答が生じないような時間間隔で連続的に２回画素電圧及び共通電圧をフリップさせる動作を所定期間だけ繰り返す。これにより、画素電圧の位相及び共通電圧の位相が上記所定期間の経過前後において反転する。本実施の形態に係る駆動シーケンスでは、このような第１のリフレッシュ動作及び第２のリフレッシュ動作を交互に繰り返すことを特徴としている。
なお、本実施の形態では、第２のリフレッシュ動作として、画素電圧及び共通電圧を１回だけフリップさせているが、１回に限定する必要はなく、３回以上の奇数回行うことも可能である。
【００３２】
図３（ｃ）は、上記駆動シーケンスを採用した場合の、液晶物質１４の光透過率（又は光反射率）の時間を示したものである。液晶物質１４の光透過率（又は光反射率）は、所定期間ほぼ一定となり、次の所定期間の切り替え時には微小な変化はあるものの、次の所定期間において変化した値をほぼ保つことができる。所定期間経過後の切り替え時における光透過率（又は光反射率）が微小であるため、切り替え時間を調整することにより、人間の目にはフリッカとして認識されなくなる。切り替え周期が、１０Ｈｚ程度になるとフリッカとして認識され易くなるので、１０Ｈｚ程度より低い周期で切り替えを行うことが望ましい。
【００３３】
以下、図３で示した駆動シーケンスで駆動される本実施の形態に係る液晶表示装置の特性を、従来の構成と比較しながら説明する。各画素がメモリを持たない従来の液晶表示装置では、フリッカを抑えるために６０Ｈｚ程度で駆動し、各画素へのデータの書き込みを随時行う必要が生じる。各画素へのデータの書き込みを行うために、各バスラインを通じて充放電を繰り返すため、バスライン１本当たりの寄生容量が１０〜１００ｐＦ程度の小さな値であっても、トータルでは数ｍＷ〜数十ｍＷ程度の消費電力が必要になる。そのため、各画素がメモリを持たない従来の液晶表示装置では、消費電力を低減させることが困難となる。
【００３４】
これに対し、本実施の形態に係る液晶表示装置は、バックライトを必要としない反射型の液晶表示装置であり、そもそもバックライトを点灯させるための電力が不要である。更に、各画素回路１０がＤＲＡＭセルを備えており（MIP : Memory In Pixel）、スイッチング素子１２のオフ期間にデータ電圧の値をＤＲＡＭセルにより保持することが可能であるため、各バスラインを通じた充放電を休めることができる。そのため、各画素がメモリを持たない従来の液晶表示装置と比較して、消費電力を低減させることが可能となる。
【００３５】
また、本実施の形態では、印加されたデータ電圧の値をスイッチング素子１２のオフ期間に保持するためにＤＲＡＭセルを用いており、このＤＲＡＭセルに保持されるデータ電圧の値を維持するために、ＤＲＡＭセルのリフレッシュを行う。ＤＲＡＭセルはデジタルメモリであるため、ＨＩＧＨレベルの電圧が維持されるような時間間隔でリフレッシュを行えば、リフレッシュ自体の目的を果たすことが可能である。しかしながら、リフレッシュの直後から画素より電流のリークが発生し得るため、ＤＲＡＭセルで保持される電圧の値はアナログ的に減少する。
【００３６】
図４は液晶物質の光学特性と印加電圧レベルの絶対値との関係を示すグラフである。横軸は液晶物質に印加する電圧レベルの絶対値を表し、縦軸はその液晶物質の透過率（又は反射率）を表す。図４のグラフに示されるように、液晶物質の透過率（又は反射率）は、印加される電圧レベルに対して非線形なカーブを持つ。人間の目は、この光学特性に関して非常に敏感であるため、上述のように画素からの電流のリークが存在する場合、たとえそれが電圧差の非常に小さな変化（例えば、１０ｍＶ程度）であったとしても、人間の目にはノイズ又はフリッカとして認識される。
【００３７】
一般的に、ノーマリブラック方式の液晶パネルでは、白色を表示する際のフリッカが顕著となる。すなわち、液晶物質の透過率を印加電圧で偏微分した場合、白色の表示域では偏微分の絶対値（ΔＴｗ＝｜ｄＴ／ｄｖ｜）が有限の値を持つのに対し、黒色の表示域では偏微分の絶対値（ΔＴｂ＝｜ｄＴ／ｄｖ｜）が略ゼロであるため、白色の表示域では、印加電圧の変化に対して透過率が変化し易い。
【００３８】
フリッカを抑える方法として、画素電圧と同一のソースバスラインを形成することが考えられる。しかしながら、ソースバスラインは、一つのコラム上で配列している全ての画素にとって共通であるため、ソースバスの電圧が共通電圧に達した場合、ブラック画素（黒色を表示している画素）からのリークは最小になる。しかし、この場合にはホワイト画素（白色を表示している画素）からのリークが最大となる。逆に、ソースバスの電圧がホワイト画素の電圧と同じになった場合、ホワイト画素からのリークは最小となるが、黒画素からのリークが最大となる。図５及び図６は白画素及び黒画素におけるフリッカの現れ方を説明した説明図である。
【００３９】
このように、共通電圧の調整を行ったとしても、黒画素及び白画素の双方を同時的にリークを減少させることはできない。しかしながら、上述したように、透過率（又は反射率）は、白色の表示域と比べ黒色の表示域の方が、画素電圧の変化に対する依存性が非常に小さい。そのため、ソースバスの電圧をホワイト画素を表示するときの電圧レベルに保つと、フリッカをより小さく抑えることができる。
【００４０】
この方法により、画素（主としてホワイト画素）からのリークに起因したフリッカを抑えたとしても、依然としてフリッカが視認される。フリッカが視認されるもう一つの要因は、ディスプレイにおけるセルギャップの不均一性である。図７は液晶パネルの断面図である。セルギャップの値（すなわち、液晶物質を挟む２つの基板間の距離）はスペーサー及び密封材によって定まるものであり、製造工程においてセルギャップの不均一性が必然的に発生する。例えば、液晶パネルの面内において、中央付近のセルギャップが狭く、周辺領域のセルギャップが広い（または、中央付近のセルギャップが広く、周辺領域のセルギャップが狭い）という不均一性が生じる（図７（ａ）及び図７（ｂ）を参照）。
【００４１】
各画素にＤＲＡＭを設けた本実施の形態の液晶表示装置では、画素電圧がフィードスルー効果の影響を強く受ける。更に、液晶パネルの面内においてセルギャップが不均一であるため、セルギャップの値に応じて画素のキャパシタンスが変化する。このキャパシタンスの変化に伴い、各画素の間でフィードスルー電圧の値にばらつきが生じる。
【００４２】
図８はセルギャップに起因したフィードスルー電圧の相違を説明する図である。セルギャップが狭い場合、画素のキャパシタンスは大きくなるため、図８（ａ）に示すようにフィードスルーの影響が小さくなる。一方、セルギャップが広い場合、画素のキャパシタンスは小さくなるため、図８（ｂ）に示すように、フィードスルーの影響が大きくなる。一般的には、画素電圧の正負間の振幅は共通電圧のレベル調整によって補償することができる。しかしながら、液晶パネル面内のセルギャップの不均一性に起因してフィードスルー電圧にばらつきが生じるため、共通電圧のレベル調整が非常に困難となる。例えば、図８（ａ）に示されるように、中央付近のセルギャップが狭く、周辺領域のセルギャップが広い液晶パネルにおいて、中央付近の画素のフィードスルー電圧を考慮して共通電圧のレベル調整を行った場合、周辺領域の画素のフィードスルー効果については無視できる程度まで軽減することができない。その結果、中央付近の画素についてはフリッカを抑えることができても、周辺領域の画素についてはフリッカが依然として視認される。
【００４３】
一般的なディスプレイでは、６０Ｈｚ程度で駆動することによりフリッカを抑えることができる。しかしながら、ＭＩＰを採用した本来の目的は消費電力を抑えることであるから、より高いフレームレートを採用して、消費電力が上昇することは本来の目的から外れることになる。
【００４４】
本実施の形態では、単に高いフレームレートを採用するのではなく、図３に示したような駆動シーケンスを採用することにより、スイッチング素子１２のオフ期間における画素（主としてホワイト画素）からのリーク電流に起因したフリッカ、及び液晶パネル１０６における面内のセルギャップの不均一性に起因したフリッカの双方を抑える構成とした。
【００４５】
これにより、液晶物質１４に印加する電圧の値を保持したメモリ１５に対するリフレッシュ頻度を落とすことができ、液晶表示装置全体の消費電力を低く保つことができる。特に、メモリ１５から読み出した電圧値を基にリフレッシュを行う公知の手法（例えば、特表２００６−５２３３２３号公報に記載の手法）を用いることにより、各画素回路１０の内部でリフレッシュ動作が完結し、リフレッシュ動作のために画素回路１０の外部から充放電を繰り返す必要がないため、低消費電力を実現することができる。
【００４６】
また、液晶物質１４の光学特性（光透過率及び光反射率）を変化させることなく、メモリ１５のリフレッシュを行えるため、６０Ｈｚ程度の高フレームレートを用いることなくフリッカの発生を抑えることができる。
【００４７】
しかも、同じ色（例えば白色）を表示している場合であっても、人の目が色の変化として認識し難いくらいの長い時間（例えば、１秒以上）を周期として、画素電圧の位相及び共通電圧の位相を反転させるので、焼き付きの発生を防止することができる。
【符号の説明】
【００４８】
１０  画素回路
１１  画素電極
１２  スイッチング素子
１３  共通電極
１４  液晶物質
１５  メモリ
１０１  制御回路
１０２  画像メモリ  
１０３  電源回路
１０４  ソースドライバ  
１０５  ゲートドライバ
【図１】
2010223995.tif 000003
【図２】
2010223995.tif 000004
【図３】
2010223995.tif 000005
【図４】
2010223995.tif 000006
【図５】
2010223995.tif 000007
【図６】
2010223995.tif 000008
【図７】
2010223995.tif 000009
【図８】
2010223995.tif 000010