(57)【要約】【課題】マイクロ波信号の基本周波数を逓倍する周波数逓倍器において、逓倍後のマイクロ波信号から基本周波数成分を除去する効果を向上させる。【解決手段】レベル検波回路３２は、ソース接地されたＦＥＴ１２のドレイン端子１２ｄからの出力マイクロ波信号に含まれる基本周波数成分の振幅レベルを検出し、レベル検波回路３４は、ゲート接地されたＦＥＴ１４のドレイン端子１４ｄからの出力マイクロ波信号に含まれる基本周波数成分の振幅レベルを検出する。バイアス回路２４は、レベル検波回路３２で検出された基本周波数成分の振幅レベルとレベル検波回路３４で検出された基本周波数成分の振幅レベルとの比較結果に基づいて、ＦＥＴ１４のゲート端子１４ｇに印加するバイアス電圧を調整する。【選択図】図１
2010016532.tif 000002
【特許請求の範囲】
【請求項１】
マイクロ波信号の基本周波数を逓倍する周波数逓倍器であって、
第１制御入力端及び第１電流路を有し、第１電流路の一端が接地され、第１制御入力端にマイクロ波信号が入力される第１トランジスタと、
第２制御入力端及び第２電流路を有し、第２制御入力端が接地され、第１電流路の一端にマイクロ波信号が入力される第２トランジスタと、
第１トランジスタの第１電流路の他端から出力されるマイクロ波信号と第２トランジスタの第２電流路の他端から出力されるマイクロ波信号とを合成して出力する合成器と、
第１トランジスタの第１電流路の他端から出力されるマイクロ波信号の基本周波数成分の振幅レベルを検出する第１検波器と、
第２トランジスタの第２電流路の他端から出力されるマイクロ波信号の基本周波数成分の振幅レベルを検出する第２検波器と、
第１検波器で検出された振幅レベルと第２検波器で検出された振幅レベルとの比較結果に基づいて第２トランジスタのバイアス状態を調整するバイアス回路と、
を備える、周波数逓倍器。
【請求項２】
マイクロ波信号の基本周波数を逓倍する周波数逓倍器であって、
第１制御入力端及び第１電流路を有し、第１電流路の一端が接地され、第１制御入力端にマイクロ波信号が入力される第１トランジスタと、
第２制御入力端及び第２電流路を有し、第２制御入力端が接地され、第１電流路の一端にマイクロ波信号が入力される第２トランジスタと、
第１トランジスタの第１電流路の他端から出力されるマイクロ波信号と第２トランジスタの第２電流路の他端から出力されるマイクロ波信号とを合成して出力する合成器と、
第１トランジスタの第１電流路の他端から出力されるマイクロ波信号の基本周波数成分の振幅レベルを検出する第１検波器と、
第２トランジスタの第２電流路の他端から出力されるマイクロ波信号の基本周波数成分の振幅レベルを検出する第２検波器と、
第１検波器で検出された振幅レベルと第２検波器で検出された振幅レベルとの比較結果に基づいて第１トランジスタのバイアス状態を調整するバイアス回路と、
を備える、周波数逓倍器。
【請求項３】
請求項１または２に記載の周波数逓倍器であって、
合成器はウィルキンソン型合成器である、周波数逓倍器。
【請求項４】
請求項１〜３のいずれか１に記載の周波数逓倍器であって、
第１トランジスタの第１電流路の他端から合成器へのマイクロ波信号の通過、及び第１トランジスタの第１電流路の他端から第１検波器へのマイクロ波信号の通過を許容するとともに、合成器から第１検波器へマイクロ波信号が通過するのを抑えるための第１方向性素子と、
第２トランジスタの第２電流路の他端から合成器へのマイクロ波信号の通過、及び第２トランジスタの第２電流路の他端から第２検波器へのマイクロ波信号の通過を許容するとともに、合成器から第２検波器へマイクロ波信号が通過するのを抑えるための第２方向性素子と、
を備える、周波数逓倍器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロ波信号の基本周波数を逓倍する周波数逓倍器に関する。
【背景技術】
【０００２】
この種の周波数逓倍器の関連技術が下記特許文献１に開示されている。以下、特許文献１による周波数逓倍器の構成について図９を用いて説明する。
【０００３】
図９に示す構成の周波数逓倍器は、ソース接地されたＦＥＴ１２と、ゲート接地されたＦＥＴ１４と、ＦＥＴ１２，１４から出力されたマイクロ波信号を電力合成して出力する電力合成回路１６と、前段の回路とＦＥＴ１２，１４との間のインピーダンス整合を行う入力整合回路１８と、電力合成回路１６と後段の回路との間のインピーダンス整合を行う出力整合回路２０と、ＦＥＴ１２のゲート端子１２ｇに一定のバイアス電圧を印加するバイアス回路２２と、ＦＥＴ１４のゲート端子１４ｇに一定のバイアス電圧を印加するバイアス回路２４と、を備える。ＦＥＴ１２のゲート端子１２ｇ〜ソース端子１２ｓ間のバイアス電圧がＦＥＴ１２のピンチオフ電圧（あるいはその付近）となるように、バイアス回路２２からＦＥＴ１２のゲート端子１２ｇに印加されるバイアス電圧が設定され、ＦＥＴ１４のゲート端子１４ｇ〜ソース端子１４ｓ間のバイアス電圧がＦＥＴ１４のピンチオフ電圧（あるいはその付近）となるように、バイアス回路２４からＦＥＴ１４のゲート端子１４ｇに印加されるバイアス電圧が設定されている。
【０００４】
図９に示す構成において、入力端子ＩＮに入力されたマイクロ波信号は分岐点１３で２分配される。分岐点１３で２分配されたマイクロ波信号の一方はＦＥＴ１２のゲート端子１２ｇに入力され、分岐点１３で２分配されたマイクロ波信号の他方はＦＥＴ１４のソース端子１４ｓに入力される。ＦＥＴ１２において、ゲート端子１２ｇ〜ソース端子１２ｓ間の電圧がピンチオフ電圧よりも高いときは、ドレイン電流はゲート端子１２ｇ〜ソース端子１２ｓ間の電圧に比例して流れる。一方、ゲート端子１２ｇ〜ソース端子１２ｓ間の電圧がピンチオフ電圧よりも低いときは、ドレイン電流は流れない。すなわち、入力マイクロ波信号が正弦波の正の半周期であるときは、ＦＥＴ１２のドレイン電流がゲート端子１２ｇ〜ソース端子１２ｓ間の電圧に比例して流れ、一方、入力マイクロ波信号が正弦波の負の半周期であるときは、ドレイン電流は流れない。したがって、入力マイクロ波信号がＦＥＴ１２によって半波整流され、これによって、ＦＥＴ１２のドレイン端子１２ｄにおいて、入力マイクロ波信号の基本周波数成分の他に、逓倍波成分（高調波成分）が発生する。ＦＥＴ１４においても、ゲート端子１４ｇ〜ソース端子１４ｓ間の電圧がピンチオフ電圧よりも高いときは、ドレイン電流はゲート端子１４ｇ〜ソース端子１４ｓ間の電圧に比例して流れ、一方、ゲート端子１４ｇ〜ソース端子１４ｓ間の電圧がピンチオフ電圧よりも低いときは、ドレイン電流は流れない。したがって、入力マイクロ波信号がＦＥＴ１４によって半波整流され、これによって、ＦＥＴ１４のドレイン端子１４ｄにおいて、入力マイクロ波信号の基本周波数成分の他に、逓倍波成分が発生する。
【０００５】
ＦＥＴ１２では、ソース端子１２ｓが接地され、ゲート端子１２ｇにマイクロ波信号が入力されるので、ＦＥＴ１２のドレイン端子１２ｄからの出力信号波形は、ほぼ入力マイクロ波信号の正の半波整流を増幅したものとなる。一方、ＦＥＴ１４では、ゲート端子１４ｇが接地され、ソース端子１４ｓにマイクロ波信号が入力されるので、ＦＥＴ１４のドレイン端子１４ｄからの出力信号波形は、ほぼ入力マイクロ波信号の負の半波整流の極性を反転して増幅したものとなる。これによって、理想的な場合には、ＦＥＴ１２とＦＥＴ１４のドレイン電流に含まれる基本波成分及び奇数次高調波成分の位相が互いに逆位相となり、電力合成回路１６の合成点で互いに打ち消し合う。一方、ＦＥＴ１２とＦＥＴ１４のドレイン電流に含まれる偶数次高調波成分の位相は互いに同位相となり、電力合成回路１６の合成点で互いに強め合って出力端子ＯＵＴから取り出される。その際には、４倍波成分の振幅は２倍波成分の振幅に比べて相当小さいため、図９の回路は通常、マイクロ波信号の基本周波数を２逓倍するバランス型の周波数逓倍器として用いられている。
【０００６】
【特許文献１】特許第２８０７５０８号公報
【特許文献２】特許第３５０４５９８号公報
【特許文献３】特許第３８３３５７０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図９に示す構成のバランス型の周波数逓倍器において、電力合成回路１６の合成点での基本周波数成分の相殺効果を向上させるためには、ＦＥＴ１２のドレイン端子１２ｄからの出力信号における基本周波数成分の振幅と、ＦＥＴ１４のドレイン端子１４ｄからの出力信号における基本周波数成分の振幅とが、互いに同レベルであることが望ましい。ただし、ＦＥＴ１２，１４では、入力されるマイクロ波信号の振幅レベルが上がると、利得の圧縮が起こる。また、ソース接地されたＦＥＴ１２とゲート接地されたＦＥＴ１４とでは入力インピーダンスが異なるため、ＦＥＴ１２とＦＥＴ１４とで、実際に入力されるマイクロ波信号の振幅レベルに差が生じる。そのため、ＦＥＴ１２，１４では、入力されるマイクロ波信号の振幅レベルの変化によって利得圧縮に差が生じ、出力信号の基本周波数成分の振幅レベルにも差が生じる。その結果、電力合成回路１６の合成点では、ＦＥＴ１２からの出力信号の基本周波数成分とＦＥＴ１４からの出力信号の基本周波数成分とを同振幅で合成して相殺することが困難となり、逓倍後のマイクロ波信号に残留する基本周波数成分のレベル増大を招くことになる。
【０００８】
本発明は、マイクロ波信号の基本周波数を逓倍する周波数逓倍器において、逓倍後のマイクロ波信号から基本周波数成分を除去する効果を向上させることを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る周波数逓倍器は、上述の目的を達成するために以下の手段を採った。
【００１０】
本発明に係る周波数逓倍器は、マイクロ波信号の基本周波数を逓倍する周波数逓倍器であって、第１制御入力端及び第１電流路を有し、第１電流路の一端が接地され、第１制御入力端にマイクロ波信号が入力される第１トランジスタと、第２制御入力端及び第２電流路を有し、第２制御入力端が接地され、第１電流路の一端にマイクロ波信号が入力される第２トランジスタと、第１トランジスタの第１電流路の他端から出力されるマイクロ波信号と第２トランジスタの第２電流路の他端から出力されるマイクロ波信号とを合成して出力する合成器と、第１トランジスタの第１電流路の他端から出力されるマイクロ波信号の基本周波数成分の振幅レベルを検出する第１検波器と、第２トランジスタの第２電流路の他端から出力されるマイクロ波信号の基本周波数成分の振幅レベルを検出する第２検波器と、第１検波器で検出された振幅レベルと第２検波器で検出された振幅レベルとの比較結果に基づいて第２トランジスタのバイアス状態を調整するバイアス回路と、を備えることを要旨とする。
【００１１】
また、本発明に係る周波数逓倍器は、マイクロ波信号の基本周波数を逓倍する周波数逓倍器であって、第１制御入力端及び第１電流路を有し、第１電流路の一端が接地され、第１制御入力端にマイクロ波信号が入力される第１トランジスタと、第２制御入力端及び第２電流路を有し、第２制御入力端が接地され、第１電流路の一端にマイクロ波信号が入力される第２トランジスタと、第１トランジスタの第１電流路の他端から出力されるマイクロ波信号と第２トランジスタの第２電流路の他端から出力されるマイクロ波信号とを合成して出力する合成器と、第１トランジスタの第１電流路の他端から出力されるマイクロ波信号の基本周波数成分の振幅レベルを検出する第１検波器と、第２トランジスタの第２電流路の他端から出力されるマイクロ波信号の基本周波数成分の振幅レベルを検出する第２検波器と、第１検波器で検出された振幅レベルと第２検波器で検出された振幅レベルとの比較結果に基づいて第１トランジスタのバイアス状態を調整するバイアス回路と、を備えることを要旨とする。
【００１２】
本発明の一態様では、合成器はウィルキンソン型合成器であることが好適である。
【００１３】
本発明の一態様では、第１トランジスタの第１電流路の他端から合成器へのマイクロ波信号の通過、及び第１トランジスタの第１電流路の他端から第１検波器へのマイクロ波信号の通過を許容するとともに、合成器から第１検波器へマイクロ波信号が通過するのを抑えるための第１方向性素子と、第２トランジスタの第２電流路の他端から合成器へのマイクロ波信号の通過、及び第２トランジスタの第２電流路の他端から第２検波器へのマイクロ波信号の通過を許容するとともに、合成器から第２検波器へマイクロ波信号が通過するのを抑えるための第２方向性素子と、を備えることが好適である。
【発明の効果】
【００１４】
本発明によれば、第１トランジスタから出力されるマイクロ波信号の基本周波数成分の振幅レベルと、第２トランジスタから出力されるマイクロ波信号の基本周波数成分の振幅レベルとの比較結果に基づいて、第１トランジスタのバイアス状態または第２トランジスタのバイアス状態を調整することで、逓倍後のマイクロ波信号から基本周波数成分を除去する効果を向上させることができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明を実施するための形態（以下実施形態という）を図面に従って説明する。
【００１６】
図１，２は、本発明の実施形態に係る周波数逓倍器の概略構成を示す図である。図１は回路ブロック図を示し、図２は図１の回路ブロック図の構成例を示す。以下の実施形態の説明では、図９に示した関連技術と同様の構成または対応する構成には同一の符号を付し、説明を省略する構成については図９に示した関連技術と同様である。
【００１７】
本実施形態に係る周波数逓倍器は、図９に示す構成と同様に、ＦＥＴ１２，１４と、電力合成回路１６と、入力整合回路１８と、出力整合回路２０と、バイアス回路２２，２４と、を備えるバランス型の周波数逓倍器であり、入力端子ＩＮに入力されたマイクロ波信号の基本周波数ｆ０を逓倍して出力端子ＯＵＴから出力する。第１トランジスタとしてのＦＥＴ１２においては、第１電流路の一端であるソース端子１２ｓがコンデンサＣ１を介して高周波的に接地されており、第１制御入力端であるゲート端子１２ｇにマイクロ波信号が入力され、第１電流路の他端であるドレイン端子１２ｄからマイクロ波信号が出力される。一方、第２トランジスタとしてのＦＥＴ１４においては、第２制御入力端であるゲート端子１４ｇがコンデンサＣ２を介して高周波的に接地されており、第２電流路の一端であるソース端子１４ｓにマイクロ波信号が入力され、第２電流路の他端であるドレイン端子１４ｄからマイクロ波信号が出力される。ＦＥＴ１２，１４は、互いに同一形状で同一サイズであることが好ましい。
【００１８】
電力合成回路１６は、ＦＥＴ１２のドレイン端子１２ｄから出力されるマイクロ波信号とＦＥＴ１４のドレイン端子１４ｄから出力されるマイクロ波信号とを電力合成して出力端子ＯＵＴへ出力する。図２に示す例では、電力合成回路１６は、特性インピーダンスが２0.5Ｚ0の１／４波長伝送線路１６ａ，１６ｂと、特性インピーダンスが２Ｚ0の抵抗Ｒ３とを含むウィルキンソン型の電力合成器である。ただし、電力合成回路１６として、ウィルキンソン型以外の電力合成器を用いることも可能である。
【００１９】
入力整合回路１８は、マイクロ波信号の基本周波数ｆ０において前段の回路とＦＥＴ１２，１４との間のインピーダンス整合を行う。出力整合回路２０は、基本周波数の２倍の周波数２×ｆ０において電力合成回路１６と後段の回路との間のインピーダンス整合を行う。バイアス回路２２は、バイアス抵抗Ｒ１を介してＦＥＴ１２のゲート端子１２ｇに一定のバイアス電圧を印加する。ここでは、ＦＥＴ１２のゲート端子１２ｇ〜ソース端子１２ｓ間のバイアス電圧がＦＥＴ１２のピンチオフ電圧（あるいはその付近）となるように、バイアス回路２２からＦＥＴ１２のゲート端子１２ｇに印加されるバイアス電圧が設定される。バイアス回路２４は、バイアス抵抗Ｒ２を介してＦＥＴ１４のゲート端子１４ｇにバイアス電圧を印加する。バイアス回路２４の具体的構成については後述する。
【００２０】
入力端子ＩＮに入力されたマイクロ波信号は分岐点１３で２分配される。分岐点１３で２分配されたマイクロ波信号の一方はＦＥＴ１２のゲート端子１２ｇに入力され、分岐点１３で２分配されたマイクロ波信号の他方はＦＥＴ１４のソース端子１４ｓに入力される。ＦＥＴ１２では、ソース端子１２ｓが接地され、ゲート端子１２ｇにマイクロ波信号が入力されるので、ＦＥＴ１２のドレイン端子１２ｄからの出力マイクロ波信号は、ほぼゲート端子１２ｇへの入力マイクロ波信号の正の半波整流を増幅した、逓倍波成分（高調波成分）を含むものとなる。一方、ＦＥＴ１４では、ゲート端子１４ｇが接地され、ソース端子１４ｓにマイクロ波信号が入力されるので、ＦＥＴ１４のドレイン端子１４ｄからの出力マイクロ波信号は、ほぼソース端子１４ｓへの入力マイクロ波信号の負の半波整流の極性を反転して増幅した、逓倍波成分を含むものとなる。理想的な場合には、ＦＥＴ１２とＦＥＴ１４のドレイン電流に含まれる基本波成分及び奇数次高調波成分の位相は互いに逆位相となり、電力合成回路１６の合成点で互いに打ち消し合う。一方、ＦＥＴ１２とＦＥＴ１４のドレイン電流に含まれる偶数次高調波成分の位相は互いに同位相となり、電力合成回路１６の合成点で互いに強め合って出力端子ＯＵＴから出力される。４倍波成分の振幅は２倍波成分の振幅に比べて相当小さいため、出力端子ＯＵＴからは２逓倍された（周波数２×ｆ０の）マイクロ波信号が出力される。なお、図２に示す例において、ＦＥＴ１４のドレイン端子１４ｄと電力合成回路１６（伝送線路１６ｂ）との間の伝送線路１５は、ＦＥＴ１２のドレイン端子１２ｄからの出力マイクロ波信号とＦＥＴ１４のドレイン端子１４ｄからの出力マイクロ波信号との位相差の微調整を行うために設けられている。
【００２１】
本実施形態では、電力合成回路１６の合成点での基本周波数成分の相殺効果を向上させるために、ＦＥＴ１２のドレイン端子１２ｄからの出力マイクロ波信号における基本周波数成分の振幅と、ＦＥＴ１４のドレイン端子１４ｄからの出力マイクロ波信号における基本周波数成分の振幅とが、互いに同レベルとなるように、ＦＥＴ１４のゲート端子１４ｇに印加するバイアス電圧を調整する。以下、そのための構成例について説明する。
【００２２】
ＦＥＴ１２のドレイン端子１２ｄからの出力マイクロ波信号の一部は、分岐点１７で分岐されて取り出される。高調波除去フィルタ２６は、分岐点１７で取り出されたマイクロ波信号から逓倍波成分（高調波成分）を除去もしくは抑圧することで基本周波数成分を抽出する。レベル検波回路３２は、高調波除去フィルタ２６で逓倍波成分が除去もしくは抑圧されたマイクロ波信号を検波することで、ＦＥＴ１２のドレイン端子１２ｄからの出力マイクロ波信号に含まれる基本周波数成分の振幅レベルを検出し、この基本周波数成分の振幅レベルを示す電圧をバイアス回路２４へ出力する。同様に、ＦＥＴ１４のドレイン端子１４ｄからの出力マイクロ波信号の一部は、分岐点１９で分岐されて取り出される。高調波除去フィルタ２８は、分岐点１９で取り出されたマイクロ波信号から逓倍波成分（高調波成分）を除去もしくは抑圧することで基本周波数成分を抽出する。レベル検波回路３４は、高調波除去フィルタ２８で逓倍波成分が除去もしくは抑圧されたマイクロ波信号を検波することで、ＦＥＴ１４のドレイン端子１４ｄからの出力マイクロ波信号に含まれる基本周波数成分の振幅レベルを検出し、この基本周波数成分の振幅レベルを示す電圧をバイアス回路２４へ出力する。図２に示す例では、高調波除去フィルタ２６がコイルＬ１及びコンデンサＣ３を含むローパスフィルタであり、高調波除去フィルタ２８がコイルＬ２及びコンデンサＣ４を含むローパスフィルタであり、レベル検波回路３２がダイオードＤ１とコンデンサＣ５と抵抗Ｒ４，Ｒ６とを含む検波器であり、レベル検波回路３４がダイオードＤ２とコンデンサＣ６と抵抗Ｒ５，Ｒ７とを含む検波器である。ただし、高調波除去フィルタ２６，２８及びレベル検波回路３２，３４の構成については、図２以外の構成を用いることも可能である。
【００２３】
バイアス回路２４は、レベル検波回路３２で検出された基本周波数成分の振幅レベル（を示す電圧）とレベル検波回路３４で検出された基本周波数成分の振幅レベル（を示す電圧）との比較結果に基づいて、ＦＥＴ１４のゲート端子１４ｇに印加するバイアス電圧（ＦＥＴ１４のバイアス状態）を調整する。レベル検波回路３４で検出された振幅レベルを示す電圧がレベル検波回路３２で検出された振幅レベルを示す電圧よりも高い場合は、ＦＥＴ１４のゲート端子１４ｇのバイアス電流を減少させてＦＥＴ１４の利得を減少させるように、ＦＥＴ１４のゲート端子１４ｇへのバイアス電圧が制御される。一方、レベル検波回路３４で検出された振幅レベルを示す電圧がレベル検波回路３２で検出された振幅レベルを示す電圧よりも低い場合は、ＦＥＴ１４のゲート端子１４ｇのバイアス電流を増大させてＦＥＴ１４の利得を増大させるように、ＦＥＴ１４のゲート端子１４ｇへのバイアス電圧が制御される。これによって、ＦＥＴ１２のドレイン端子１２ｄからの出力マイクロ波信号における基本周波数成分の振幅レベルと、ＦＥＴ１４のドレイン端子１４ｄからの出力マイクロ波信号における基本周波数成分の振幅レベルとが、互いに等しく（あるいはほぼ等しく）なるように、ＦＥＴ１４のゲート端子１４ｇへのバイアス電圧が制御される。図２に示す例では、バイアス回路２４が誤差増幅器（演算増幅器、オペアンプ）ＯＰ１を含む回路構成である。ただし、バイアス回路２４の構成については、図２以外の構成を用いることも可能である。
【００２４】
以上説明した本実施形態によれば、ＦＥＴ１２，１４への入力マイクロ波信号の振幅レベルが変化しても、ＦＥＴ１２，１４からの出力マイクロ波信号における基本周波数成分の振幅レベルを互いに略等しくするように、ＦＥＴ１４の利得（バイアス状態）を補正することができるので、電力合成回路１６の合成点では、ＦＥＴ１２，１４からの出力マイクロ波信号中の基本周波数成分を互いに同振幅且つ逆位相で合成して相殺することができる。したがって、周波数逓倍後のマイクロ波信号から基本周波数成分を除去する効果を向上させることができる。さらに、本実施形態では、他の要因でＦＥＴ１２，１４からの出力マイクロ波信号の基本周波数成分に振幅レベル差が生じても、この振幅レベル差を抑えることができる。主な例では温度変化によりＦＥＴ１２，１４の利得が変化しても、ＦＥＴ１２，１４からの出力マイクロ波信号における基本周波数成分の振幅レベルを互いに略等しくするように、ＦＥＴ１４の利得を補正することができる。なお、バイアス回路２４の誤差増幅器ＯＰ１は、一般的に温度変化による特性変化が極めて小さい。
【００２５】
また、ソース接地されたＦＥＴ１２とゲート接地されたＦＥＴ１４に同じ電力の信号が入力されたとき、一般に、ソース接地されたＦＥＴ１２の方が電力増幅が大きく、信号の歪も大きくなる。その結果、ソース接地されたＦＥＴ１２で発生する逓倍波成分（高調波成分）の振幅レベルは、ゲート接地されたＦＥＴ１４で発生する逓倍波成分（高調波成分）の振幅レベルよりも高くなる。本実施形態では、発生する逓倍波成分の振幅レベルが低い方のＦＥＴ１４の利得（バイアス状態）を制御しているため、ＦＥＴ１４の利得を補正することにより生じる周波数逓倍後のマイクロ波信号の振幅レベル変化を低減することができる。
【００２６】
また、ＦＥＴ１２からの出力マイクロ波信号における基本周波数成分の振幅レベルをレベル検波回路３２で検出する際に、ＦＥＴ１４からの出力マイクロ波信号が電力合成回路１６を通ってレベル検波回路３２側に漏れ出すと、レベル検波回路３２による振幅レベルの検出精度が低下する。同様に、ＦＥＴ１４からの出力マイクロ波信号における基本周波数成分の振幅レベルをレベル検波回路３４で検出する際に、ＦＥＴ１２からの出力マイクロ波信号が電力合成回路１６を通ってレベル検波回路３４側に漏れ出すと、レベル検波回路３４による振幅レベルの検出精度が低下する。本実施形態では、電力合成回路１６として、入力ポート間のアイソレーションの高いウィルキンソン型電力合成器を用いているため、ＦＥＴ１２からの出力マイクロ波信号がレベル検波回路３４側に漏れ出すのを抑えることができるとともに、ＦＥＴ１４からの出力マイクロ波信号がレベル検波回路３２側に漏れ出すのを抑えることができる。その結果、ＦＥＴ１２，１４からの出力マイクロ波信号における基本周波数成分の振幅レベルの検出精度を高めることができ、周波数逓倍後のマイクロ波信号から基本周波数成分を除去する効果をさらに向上させることができる。
【００２７】
次に、本実施形態の他の構成例について説明する。
【００２８】
図３，４に示す構成例では、図１，２に示す構成例と比較して、バイアス回路２４は、バイアス抵抗Ｒ２を介してＦＥＴ１４のゲート端子１４ｇに一定のバイアス電圧を印加する。図３は回路ブロック図を示し、図４は図３の回路ブロック図の構成例を示す。ここでは、ＦＥＴ１４のゲート端子１４ｇ〜ソース端子１４ｓ間のバイアス電圧がＦＥＴ１４のピンチオフ電圧（あるいはその付近）となるように、バイアス回路２４からＦＥＴ１４のゲート端子１４ｇに印加されるバイアス電圧が設定される。バイアス回路２２は、レベル検波回路３２で検出された基本周波数成分の振幅レベル（を示す電圧）とレベル検波回路３４で検出された基本周波数成分の振幅レベル（を示す電圧）との比較結果に基づいて、ＦＥＴ１２のゲート端子１２ｇに印加するバイアス電圧（ＦＥＴ１２のバイアス状態）を調整する。レベル検波回路３２で検出された振幅レベルを示す電圧がレベル検波回路３４で検出された振幅レベルを示す電圧よりも高い場合は、ＦＥＴ１２のゲート端子１２ｇのバイアス電流を減少させてＦＥＴ１２の利得を減少させるように、ＦＥＴ１２のゲート端子１２ｇへのバイアス電圧が制御される。一方、レベル検波回路３２で検出された振幅レベルを示す電圧がレベル検波回路３４で検出された振幅レベルを示す電圧よりも低い場合は、ＦＥＴ１２のゲート端子１２ｇのバイアス電流を増大させてＦＥＴ１２の利得を増大させるように、ＦＥＴ１２のゲート端子１２ｇへのバイアス電圧が制御される。これによって、ＦＥＴ１２のドレイン端子１２ｄからの出力マイクロ波信号における基本周波数成分の振幅レベルと、ＦＥＴ１４のドレイン端子１４ｄからの出力マイクロ波信号における基本周波数成分の振幅レベルとが、互いに等しく（あるいはほぼ等しく）なるように、ＦＥＴ１２のゲート端子１２ｇへのバイアス電圧が制御される。図４に示す例では、バイアス回路２２が誤差増幅器（演算増幅器、オペアンプ）ＯＰ２を含む回路構成である。ただし、バイアス回路２２の構成については、図４以外の構成を用いることも可能である。
【００２９】
図３，４に示す構成例においても、ＦＥＴ１２，１４への入力マイクロ波信号の振幅レベル変化や温度変化に起因してＦＥＴ１２，１４からの出力マイクロ波信号の基本周波数成分に振幅レベル差が生じても、この振幅レベル差をなくすようにＦＥＴ１２の利得（バイアス状態）を補正することができる。したがって、電力合成回路１６の合成点では、ＦＥＴ１２，１４からの出力マイクロ波信号中の基本周波数成分を互いに同振幅且つ逆位相で合成して相殺することができ、周波数逓倍後のマイクロ波信号から基本周波数成分を除去する効果を向上させることができる。
【００３０】
また、図５，６に示す構成例では、図２，４に示す構成例と比較して、電力合成回路１６は、抵抗Ｒ８，Ｒ９を含む、入力ポート間のアイソレーションの低い抵抗合成器である。そして、ＦＥＴ１２のドレイン端子１２ｄからの出力マイクロ波信号の一部を分岐して取り出すための方向性結合器３７と、ＦＥＴ１４のドレイン端子１４ｄからの出力マイクロ波信号の一部を分岐して取り出すための方向性結合器３９と、が設けられている。第１方向性素子としての方向性結合器３７は、ＦＥＴ１２のドレイン端子１２ｄに高周波的に接続された入力ポート３７ａと、電力合成回路１６（抵抗Ｒ８）に接続された出力ポート３７ｂと、高調波除去フィルタ２６（レベル検波回路３２）に高周波的に接続された結合ポート３７ｃと、終端抵抗（ダミーロード）Ｒ１０を介して接地されたアイソレーションポート３７ｄと、を有する。そして、方向性結合器３７は、ＦＥＴ１２のドレイン端子１２ｄ（入力ポート３７ａ）から電力合成回路１６（出力ポート３７ｂ）へのマイクロ波信号の通過、及びＦＥＴ１２のドレイン端子１２ｄ（入力ポート３７ａ）からレベル検波回路３２（結合ポート３７ｃ）へのマイクロ波信号の通過を許容するとともに、電力合成回路１６（出力ポート３７ｂ）からレベル検波回路３２（結合ポート３７ｃ）へマイクロ波信号が通過するのを抑える（理想的には遮断する）。同様に、第２方向性素子としての方向性結合器３９は、ＦＥＴ１４のドレイン端子１４ｄに高周波的に接続された入力ポート３９ａと、電力合成回路１６（抵抗Ｒ９）に接続された出力ポート３９ｂと、高調波除去フィルタ２８（レベル検波回路３４）に高周波的に接続された結合ポート３９ｃと、終端抵抗（ダミーロード）Ｒ１１を介して接地されたアイソレーションポート３９ｄと、を有する。そして、方向性結合器３９は、ＦＥＴ１４のドレイン端子１４ｄ（入力ポート３９ａ）から電力合成回路１６（出力ポート３９ｂ）へのマイクロ波信号の通過、及びＦＥＴ１４のドレイン端子１４ｄ（入力ポート３９ａ）からレベル検波回路３４（結合ポート３９ｃ）へのマイクロ波信号の通過を許容するとともに、電力合成回路１６（出力ポート３９ｂ）からレベル検波回路３４（結合ポート３９ｃ）へマイクロ波信号が通過するのを抑える（理想的には遮断する）。
【００３１】
図５，６に示す構成例によれば、ＦＥＴ１２からの出力マイクロ波信号における基本周波数成分の振幅レベルをレベル検波回路３２で検出する際に、ＦＥＴ１４からの出力マイクロ波信号が電力合成回路１６を通ってレベル検波回路３２側に漏れ出すのを方向性結合器３７により抑えることができる。そして、ＦＥＴ１４からの出力マイクロ波信号における基本周波数成分の振幅レベルをレベル検波回路３４で検出する際に、ＦＥＴ１２からの出力マイクロ波信号が電力合成回路１６を通ってレベル検波回路３４側に漏れ出すのを方向性結合器３９により抑えることができる。したがって、電力合成回路１６の入力ポート間のアイソレーションが低い場合でも、ＦＥＴ１２，１４からの出力マイクロ波信号における基本周波数成分の振幅レベルの検出精度を高めることができる。
【００３２】
また、図７，８に示す構成例では、図１，３に示す構成例と比較して、ＦＥＴ１２，１４の代わりにバイポーラトランジスタ４２，４４が用いられている。第１トランジスタとしてのバイポーラトランジスタ４２においては、第１電流路の一端であるエミッタ端子４２ｅがコンデンサＣ１を介して高周波的に接地されており、第１制御入力端であるベース端子４２ｂにマイクロ波信号が入力され、第１電流路の他端であるコレクタ端子４２ｃからマイクロ波信号が出力される。一方、第２トランジスタとしてのバイポーラトランジスタ４４においては、第２制御入力端であるベース端子４４ｂがコンデンサＣ２を介して高周波的に接地されており、第２電流路の一端であるエミッタ端子４４ｅにマイクロ波信号が入力され、第２電流路の他端であるコレクタ端子４４ｃからマイクロ波信号が出力される。バイポーラトランジスタ４２，４４を用いた場合でも、ＦＥＴ１２，１４を用いた場合と同様に、周波数逓倍後のマイクロ波信号から基本周波数成分を除去する効果を向上させることができる。
【００３３】
以上、本発明を実施するための形態について説明したが、本発明はこうした実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において、種々なる形態で実施し得ることは勿論である。
【図面の簡単な説明】
【００３４】
【図１】本発明の実施形態に係る周波数逓倍器の概略構成を示す図である。
【図２】本発明の実施形態に係る周波数逓倍器の概略構成を示す図である。
【図３】本発明の実施形態に係る周波数逓倍器の他の概略構成を示す図である。
【図４】本発明の実施形態に係る周波数逓倍器の他の概略構成を示す図である。
【図５】本発明の実施形態に係る周波数逓倍器の他の概略構成を示す図である。
【図６】本発明の実施形態に係る周波数逓倍器の他の概略構成を示す図である。
【図７】本発明の実施形態に係る周波数逓倍器の他の概略構成を示す図である。
【図８】本発明の実施形態に係る周波数逓倍器の他の概略構成を示す図である。
【図９】関連技術に係る周波数逓倍器の概略構成を示す図である。
【符号の説明】
【００３５】
１２，１４  ＦＥＴ、１３，１７，１９  分岐点、１５  伝送線路、１６  電力合成回路、１８  入力整合回路、２０  出力整合回路、２２，２４  バイアス回路、２６，２８  高調波除去フィルタ、３２，３４  レベル検波回路、３７，３９  方向性結合器、４２，４４  バイポーラトランジスタ。
【図１】
2010016532.tif 000003
【図２】
2010016532.tif 000004
【図３】
2010016532.tif 000005
【図４】
2010016532.tif 000006
【図５】
2010016532.tif 000007
【図６】
2010016532.tif 000008
【図７】
2010016532.tif 000009
【図８】
2010016532.tif 000010
【図９】
2010016532.tif 000011