(57)【要約】【課題】高い信頼性が得られる。【解決手段】電極部１１ａと、外部電極に接続されない少なくとも１つの電極部１１ｂとをそれぞれ主面に備える半導体チップ１１と、半導体チップ１１の主面に成膜された、電極部１１ｂの上部に開口部１２ｂを備える保護膜１２と、保護膜１２の上部に成膜された絶縁膜１３と、絶縁膜１３の主面の、開口部１２ｂの領域外に形成された、電極部１１ａと電気的に接続する配線部（図１では、「配線１４」）と、を有する半導体装置１０は、開口部１２ｂの上部に配線部が形成されないために、高い信頼性が得られる。【選択図】図１
2010016202.tif 000002
【特許請求の範囲】
【請求項１】
第１の電極部と、外部電極に接続されない少なくとも１つの第２の電極部とをそれぞれ主面に備える半導体チップと、
前記半導体チップの主面に成膜された、前記第２の電極部の領域に開口部を備える保護膜と、
前記保護膜の上部に成膜された絶縁膜と、
前記絶縁膜の主面の、前記開口部の領域外に形成された、前記第１の電極部と電気的に接続する配線部と、
を有することを特徴とする半導体装置。
【請求項２】
前記第２の電極部は、前記半導体チップの特性測定に用いられることを特徴とする請求項１記載の半導体装置。
【請求項３】
別の配線部が、前記第２の電極部と電気的に接続されて、前記絶縁膜の主面の、前記開口部の領域外に形成されていることを特徴とする請求項１記載の半導体装置。
【請求項４】
柱状電極を前記配線部の主面にさらに有することを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項５】
バンプ電極を前記柱状電極の主面に有することを特徴とする請求項４記載の半導体装置。
【請求項６】
第１の電極部と、外部電極に接続されない少なくとも１つの第２の電極部とをそれぞれ主面に備える半導体チップを形成する工程と、
前記半導体チップの主面に保護膜を成膜し、前記第２の電極部の領域の前記保護膜に開口部を形成する工程と、
前記保護膜の上部に絶縁膜を成膜する工程と、
前記絶縁膜の主面の、前記開口部の領域外に、前記第１の電極部と電気的に接続する配線部を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項７】
前記開口部の形成後、前記第２の電極部を用いて、前記半導体チップの特性測定を行うことを特徴とする請求項６記載の半導体装置の製造方法。
【請求項８】
前記絶縁膜の成膜後、前記絶縁膜の主面の、前記開口部の領域外に、前記第２の電極部と電気的に接続する別の配線部を形成することを特徴とする請求項６記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置およびその製造方法に関し、特に、実装される半導体チップのチップサイズとほぼ等しいサイズの半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、配線技術の向上や高密度の集積技術、電極などの配置の改善といった技術的進歩によって、チップ・サイズ・パッケージ（Chip Size Package：ＣＳＰ）が実現されている（例えば、特許文献１参照）。
【０００３】
ＣＳＰは、集積回路のパッケージのうち、半導体チップ単体と同程度のサイズで実現された、半導体装置の実装密度を向上させるためのパッケージングの方法の１つである。
以下に、ＣＳＰが適用された半導体装置について図面を参照しながら説明する。
【０００４】
図８は、チップ・サイズ・パッケージが適用された半導体装置を説明するための平面図である。なお、図８は、半導体装置の平面図であって、破線で示された半導体装置の構成は、各構成の配置位置を示しており、実際の平面視では表れない。また、実際の半導体装置は封止樹脂で封止されているが、図８では、その記載を省略している。
【０００５】
ＣＳＰが適用された半導体装置５００は、半導体チップ５１０に相当する領域を多数含んだ半導体ウェハ上で回路の形成からバンプ電極の形成に至るまでの工程が実施された後、半導体ウェハが半導体チップ５１０の個片に切断されて得られる。これにより、半導体装置５００の大きさは半導体チップ５１０の大きさにほぼ等しいものとなる。
【０００６】
このようにして得られた半導体装置５００の平面図が図８に示される。
半導体チップ５１０に、電極５１３と、電極５１３と電気的に接続された配線５４０，５４２とが形成されている。配線５４０，５４２上に形成された柱状電極５５０（図８では図示を省略）上にバンプ電極５７０，５７２がそれぞれ形成されている。
【０００７】
さらに、半導体チップ５１０に設置された電極５１４と電気的に接続された配線５４１が形成され、配線５４１上にも柱状電極５５０を介して、バンプ電極５７１が形成されている。また、電極５１４は、後述するように、端部が配線５４１と電気的に接続されており、他方の端部が配線５４２の下部まで延伸している。
【０００８】
なお、半導体チップ５１０の主面に、実際には保護膜５２０および絶縁膜５３０（図８では共に図示を省略）が順に成膜されており、配線５４０，５４１，５４２は絶縁膜５３０の主面に形成されている。このため、電極５１４は保護膜５２０で覆われており、電極５１４の上部の保護膜５２０に開口部５２４が形成されている。さらに、後述するように開口部５２４には保護膜５２０上に成膜された絶縁膜５３０が充填されている。
【０００９】
このようなバンプ電極５７０，５７１，５７２が半導体装置５００に合計６組形成されている。
一方、半導体装置５００の実使用における故障率を低減させるために、半導体装置５００の製造過程にて、初期故障期に起きる故障をできるだけ事前に取り除くスクリーニング（選別）という手段が行われる。スクリーニングでは、例えば、不純物などの欠陥に起因する故障が起こる半導体チップ５１０を取り除くために、電気的特性試験などが実施される。
【００１０】
この試験では、半導体チップ５１０に電気信号を送信し、半導体チップ５１０の回路の内部電位や、構成要素の、例えば、ゲート酸化膜の耐量などが測定され、その結果から、半導体チップ５１０の動作の良否が判定され、良品および不良品の選別が行われる。電気信号を半導体チップ５１０に送信するために、スクリーニング用の電極パッドが半導体チップ５１０に新たに複数設置されている。図８では、例えば、電極パッド５１１，５１２である。また、電極パッド５１１，５１２は保護膜５２０で覆われており、電極パッド５１１，５１２の上部の保護膜５２０に開口部５２１，５２２がそれぞれ形成されている。電気的特性試験は、この開口部５２１，５２２から電極パッド５１１，５１２に、例えば、テスターの探針によって電気信号が送信される。このように、スクリーニングのための電気的特性試験は、開口部５２１，５２２から、電極パッド５１１，５１２へ電気信号の送信が行われるため、半導体チップ５１０をパッケージする前に行わなければならない。
【００１１】
なお、図８に示されるように、電極パッド５１１は配線５４０（柱状電極５５０およびバンプ電極５７０）の下部領域に、電極パッド５１２は配線５４０の下部領域外にそれぞれ形成されている。また、後述するように半導体チップ５１０のパッケージ後は、開口部５２１，５２２には絶縁膜５３０が充填される。
【００１２】
引き続き、図９および図１０を用いて半導体装置５００の説明を行う。
図９は、チップ・サイズ・パッケージが適用された半導体装置を説明するための要部断面図である。なお、図９は、図８の一点鎖線Ａ−Ａ’における断面図を拡大して示している。
【００１３】
半導体装置５００は、図９に示されるように、半導体チップ５１０に、電極５１３と、スクリーニング用の電極パッド５１１，５１２とがそれぞれ形成されている。このような半導体チップ５１０上に保護膜５２０が成膜され、電極パッド５１１，５１２の上部の保護膜５２０に開口部５２１，５２２，５２３がそれぞれ形成される。開口部５２１，５２２，５２３がそれぞれ形成された保護膜５２０上に、絶縁膜５３０が成膜されると、開口部５２１，５２２，５２３に充填される。そして、電極５１３の開口部５２３を再び開口し、電極５１３と電気的に接続する配線５４０が絶縁膜５３０上に形成されて、配線５４０上に柱状電極５５０が形成される。絶縁膜５３０および配線５４０を封止樹脂５６０で封止して、柱状電極５５０の上部の露出部にバンプ電極５７０が形成されている。
【００１４】
図１０は、チップ・サイズ・パッケージが適用された半導体装置を説明するための別の要部断面図である。なお、図１０は、図８の一点鎖線Ｂ−Ｂ’における断面図を拡大して示している。
【００１５】
半導体装置５００は、図１０に示されるように、半導体チップ５１０の主面に電極５１４が形成されている。電極５１４は、図８に示されたように、端部が隣接する配線５４１（図１０では図示を省略）と電気的に接続されており、他方の端部が配線５４２の下部まで延伸している。このような半導体チップ５１０の主面に保護膜５２０が形成され、電極５１４の上部の保護膜５２０に開口部５２４が形成されている。
【００１６】
開口部５２４が形成された保護膜５２０の主面に、絶縁膜５３０が成膜されており、開口部５２４内にも充填されている。そして、電極５１３（図１０では図示を省略）と電気的に接続する配線５４２を絶縁膜５３０上に形成し、配線５４２上に柱状電極５５０を形成する。絶縁膜５３０および配線５４２を封止樹脂５６０で封止して、柱状電極５５０の露出部にバンプ電極５７２が形成されている。
【００１７】
このようにＣＳＰが適用された半導体装置５００が携帯電話やデジタルカメラなどの小型電子機器などに利用されることにより、さらに小型化・軽量化することが可能となった。
【特許文献１】特開２００４−７１９０６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
しかし、ＣＳＰが適用された半導体装置には次のような問題点があった。
図８〜図１０に示されたように、半導体チップ５１０の表面に保護膜５２０、絶縁膜５３０および配線５４０，５４１，５４２を順に形成し、さらに、柱状電極５５０およびバンプ電極５７０，５７１，５７２を形成することにより、保護膜５２０および絶縁膜５３０に対して、電気的および熱応力のストレスが大きくかかる。
【００１９】
このような半導体装置５００の用途を、例えば、使用条件の厳しい車載などとすれば、図９に示されるように、配線５４０、柱状電極５５０ならびにバンプ電極５７０の下部に位置する、保護膜５２０の開口部５２１の段差部の絶縁膜５３０に電気的および熱応力が加わり、絶縁膜５３０、保護膜５２０などにクラックＢ１が発生する。
【００２０】
同様に、図１０に示されるように、配線５４２の下部に位置する、開口部５２４の段差部の絶縁膜５３０に電気的および熱応力が加わり、絶縁膜５３０、保護膜５２０などにクラックＢ２が発生する。
【００２１】
このようなクラックは、図８に示されるように、領域Ｘ１〜Ｘ４で生じる恐れがある。クラックが発生すると、例えば、配線５４０，５４２と電極パッド５１１および電極５１４との間に電気的な短絡がそれぞれ生じる可能性があり、半導体装置５００の信頼性が低下するという問題点があった。
【００２２】
本発明はこのような点に鑑みてなされたものであり、信頼性が高い半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２３】
上記目的を達成するために、実装される半導体チップのチップサイズとほぼ等しいサイズの半導体装置が提供される。
この半導体装置は、第１の電極部と、外部電極に接続されない少なくとも１つの第２の電極部とをそれぞれ主面に備える半導体チップと、前記半導体チップの主面に成膜された、前記第２の電極部の領域に開口部を備える保護膜と、前記保護膜の上部に成膜された絶縁膜と、前記絶縁膜の主面の、前記開口部の領域外に形成された、前記第１の電極部と電気的に接続する配線部と、を有する。
【００２４】
このような半導体装置では、半導体チップが第１の電極部と外部電極に接続されない少なくとも１つの第２の電極部とを主面に備え、第２の電極部の上部に開口部を備える保護膜が半導体チップの主面に成膜され、絶縁膜が保護膜の上部に成膜され、第１の電極部と電気的に接続する配線部が、絶縁膜の主面の、開口部の領域外に形成される。
【００２５】
また、上記目的を達成するために、実装される半導体チップのチップサイズと等しいサイズの半導体装置の製造方法が提供される。
この半導体装置の製造方法は、第１の電極部と、外部電極に接続されない少なくとも１つの第２の電極部とをそれぞれ主面に備える半導体チップを形成する工程と、前記半導体チップの主面に保護膜を成膜し、前記第２の電極部の領域の前記保護膜に開口部を形成する工程と、前記保護膜の上部に絶縁膜を成膜する工程と、前記絶縁膜の主面の、前記開口部の領域外に、前記第１の電極部と電気的に接続する配線部を形成する工程と、を有する。
【００２６】
このような半導体装置の製造方法では、第１の電極部と、外部電極に接続されない少なくとも１つの第２の電極部とをそれぞれ主面に備える半導体チップが形成されて、半導体チップの主面に保護膜を成膜し、第２の電極部の領域の保護膜に開口部が形成されて、保護膜の上部に絶縁膜が成膜されて、絶縁膜の主面の、開口部の領域外に、第１の電極部と電気的に接続する配線部が形成される。
【発明の効果】
【００２７】
これにより、信頼性が高い半導体装置およびその製造方法が提供される。
【発明を実施するための最良の形態】
【００２８】
以下、本発明の実施の形態について、図面を参照しながら説明する。
まず、本実施の形態の概要について説明する。
図１は、実施の形態の概要を説明するための概略図である。なお、図１は、半導体装置１０の要部の断面について模式的に示したものである。
【００２９】
ＣＳＰが適用された半導体装置１０は、半導体チップ１１に相当する領域を多数含んだ半導体ウェハ上で回路の形成からバンプ電極の形成に至るまでの工程が実施された後、半導体ウェハが半導体チップ１１ごとに個片化されて得られる。これにより、半導体装置１０の大きさは半導体チップ１１の大きさとほぼ等しいものとなる。
【００３０】
半導体装置１０は、図１に示されるように、半導体チップ１１に、電極部１１ａ，１１ｂが配置されている。外部電極が電極部１１ａと接続し、電極部１１ａを介して、半導体チップ１１に電圧が印加される。電極部１１ｂは、例えば、半導体装置１０の製造過程で半導体チップ１１に対してスクリーニングを行うための電極パッド、または、電極部１１ａと異なる他電位の電極部などであり、半導体装置１０の製造後に外部電極と接続されない。
【００３１】
電極部１１ａ，１１ｂが主面に配置された半導体チップ１１上に、保護膜１２が成膜されている。保護膜１２には、電極部１１ａ，１１ｂへの開口部１２ａ，１２ｂがそれぞれ形成されている。
【００３２】
開口部１２ａ，１２ｂが形成された保護膜１２上に、さらに、絶縁膜１３を成膜して、保護膜１２を覆う。絶縁膜１３が保護膜１２の主面に成膜されると、開口部１２ａ，１２ｂ内が絶縁膜１３で充填される。なお、図１の開口部１２ａについては、後述する配線１４が形成された場合について示されている。
【００３３】
保護膜１２および絶縁膜１３に対して開口部１２ａを再び開口して、電極部１１ａと電気的に接続された配線１４が絶縁膜１３上に形成されている。また、配線１４は、開口部１２ｂの上部領域には形成されていない。
【００３４】
配線１４上に柱状電極１５が形成され、柱状電極１５、配線１４および絶縁膜１３が封止樹脂１６で覆われている。そして、柱状電極１５の上部の露出部にバンプ電極１７が形成されている。
【００３５】
このような構成である半導体装置１０では、半導体チップ１１の主面に設置された、外部電極と接続されない電極部１１ｂが設置され、保護膜１２の開口部１２ｂの上部には、配線１４とともに、柱状電極１５およびバンプ電極１７が形成されていない。このため、開口部１２ｂの上部の絶縁膜１３および保護膜１２への電気的および熱応力のストレスが緩和されて、電極部１１ｂおよび開口部１２ｂの段差部などに加わる、これらのストレスも緩和される。すると、絶縁膜１３および保護膜１２に対するクラックの発生が防止され、配線１４と電極部１１ｂとの間で電気的短絡が起こらず、絶縁耐量を確保することができる。したがって、このような半導体装置１０を車載用途などの過酷な使用環境で用いても高い信頼性が得られる。
【００３６】
次に、上記概要を踏まえた実施の形態について図面を参照しながら説明する。
図２は、実施の形態に係るチップ・サイズ・パッケージが適用された半導体装置を説明するための平面図である。なお、図２では、半導体装置１００の平面図であって、破線で示された半導体装置１００の構成は、各構成の配置位置を示しており、実際の平面視では表れない。また、実際の半導体装置１００は封止樹脂で封止されているが、図２では、その記載を省略している。
【００３７】
ＣＳＰが適用された半導体装置１００は、半導体チップ１１０に相当する領域を多数含んだ半導体ウェハ上で回路の形成からバンプ電極の形成に至るまでの工程が実施された後、半導体ウェハが半導体チップ１１０の個片に切断されて得られる。これにより、半導体装置１００の大きさは半導体チップ１１０の大きさにほぼ等しいものとなる。
【００３８】
このようにして得られた半導体装置１００が図２に示される。
半導体チップ１１０に、電極１１３と、電極１１３と電気的に接続された配線１４０，１４２とが形成されている。配線１４０，１４２上に形成されたポスト電極１５０（図２では図示を省略）上にバンプ電極１７０，１７２がそれぞれ形成されている。
【００３９】
さらに、半導体チップ１１０に設置された電極１１４と電気的に接続された配線１４１が形成され、配線１４１上にもポスト電極１５０を介して、バンプ電極１７１が形成されている。また、電極１１４は、後述するように、端部が配線１４１と電気的に接続されており、他方の端部は配線１４２の下部領域まで延伸していない。
【００４０】
なお、半導体チップ１１０の主面に、実際には保護膜１２０および絶縁膜１３０（図２では共に図示を省略）が順に成膜されており、配線１４０，１４１，１４２は絶縁膜１３０の主面に形成されている。このため、電極１１４は保護膜１２０で覆われており、電極１１４の上部の保護膜１２０に開口部１２４が形成されている。さらに、後述するように開口部１２４には保護膜１２０上に成膜された絶縁膜１３０が充填されている。
【００４１】
このようなバンプ電極１７０，１７１，１７２が半導体装置１００に、例えば合計６組形成されている。
一方、既述の通り、半導体装置１００の実使用における故障率を低減させるために、半導体装置１００の製造過程にて、スクリーニングが行われる。
【００４２】
スクリーニングのための電気特性試験を行うために、スクリーニング用の電極パッドが半導体チップ１１０に新たに複数設置されている。図２では、例えば、電極パッド１１１，１１２である。また、電極パッド１１１，１１２は保護膜１２０で覆われており、電極パッド１１１，１１２の上部の保護膜１２０に開口部１２１，１２２がそれぞれ形成されている。電気的特性試験は、この開口部１２１，１２２から電極パッド１１１，１１２に、例えば、電気信号が送信される。
【００４３】
なお、図８と異なって、電極パッド１１１，１１２を含むすべての電極パッドは配線１４０，１４１の下部領域外に形成され、電極１１４も配線１４２の下部領域外に形成されている。また、後述するように半導体チップ１１０のパッケージ後は、開口部１２１，１２２，１２４には絶縁膜１３０が充填される。
【００４４】
引き続き、図３および図４を用いて半導体装置１００の説明を行う。
図３は、実施の形態に係るチップ・サイズ・パッケージが適用された半導体装置を説明するための要部断面図である。なお、図３は、図２の一点鎖線Ａ−Ａ’における断面図を拡大して示している。
【００４５】
半導体装置１００は、図３に示されるように、半導体チップ１１０に、電極１１３と、スクリーニング用の電極パッド１１１，１１２とがそれぞれ形成されている。
このような半導体チップ１１０上に保護膜１２０が成膜され、電極パッド１１１，１１２の上部の保護膜１２０に開口部１２１，１２２，１２３がそれぞれ形成されている。開口部１２１，１２２，１２３がそれぞれ形成された保護膜１２０上に、絶縁膜１３０が成膜されて、開口部１２１，１２２，１２３にも充填される。
【００４６】
そして、電極１１３の開口部１２３を再び開口し、電極１１３と電気的に接続する配線１４０が絶縁膜１３０上に形成されて、配線１４０上にポスト電極１５０が形成されている。絶縁膜１３０および配線１４０を封止樹脂１６０で封止して、ポスト電極１５０の上部の露出部にバンプ電極１７０が形成されている。
【００４７】
なお、留意すべきこととして、電極パッド１１２および保護膜１２０に形成されたその開口部１２２は、図３では、配線１４０、ポスト電極１５０およびバンプ電極１７０の下部に位置しているように見える。ところが、実際の電極パッド１１２および開口部１２２は、図２に示したように、配線１４０、ポスト電極１５０およびバンプ電極１７０の下部に位置していない。
【００４８】
図４は、実施の形態に係るチップ・サイズ・パッケージが適用された半導体装置を説明するための別の要部断面図である。なお、図４は、図２の一点鎖線Ｂ−Ｂ’における断面図を拡大して示している。
【００４９】
図４の半導体装置１００は、図４に示されたように、半導体チップ１１０の主面に電極１１４が形成されている。電極１１４は、図２に示されたように、端部が隣接する配線１４１（図４では図示を省略）と電気的に接続されており、他方の端部が配線１４２の近傍まで延伸している。なお、図８と異なり、電極１１４の他方の端部は、配線１４２の下部領域には位置していない。このような半導体チップ１１０の主面に保護膜１２０が形成され、電極１１４の上部の保護膜１２０に開口部１２４が形成されている。
【００５０】
開口部１２４が形成された保護膜１２０の上部に、絶縁膜１３０が成膜されており、開口部１２４内にも充填されている。そして、電極１１３（図４では図示を省略）と電気的に接続する配線１４２を絶縁膜１３０上に形成し、配線１４２上にポスト電極１５０を形成する。絶縁膜１３０および配線１４２を封止樹脂１６０で封止して、ポスト電極１５０の露出部にバンプ電極１７２が形成されている。
【００５１】
次に、半導体装置１００の製造方法について図面を参照しながら説明する。
まず、図２で示した一点鎖線Ａ−Ａ’における断面図を例に挙げて説明する。
図５は、実施の形態に係るチップ・サイズ・パッケージが適用された半導体装置の製造過程の、（Ａ）は半導体チップに対する保護膜の成膜工程、（Ｂ）は保護膜に対する開口部の形成工程をそれぞれ示す要部断面図、図６は、実施の形態に係るチップ・サイズ・パッケージが適用された半導体装置の製造過程の、（Ａ）は絶縁膜および配線の形成工程、（Ｂ）は柱状電極の形成工程をそれぞれ示す要部断面図である。
【００５２】
まず、例えば、シリコン（Ｓｉ）基板の主面に対して、所望の回路を形成し、後に半導体チップ１１０ごとに個片化される半導体素子１１０ａを形成する。
この半導体素子１１０ａに外部から電圧が印加される電極１１３と、スクリーニング用の電極パッド１１１，１１２とを形成する。また、電極パッド１１１，１１２および電極１１３が設置された半導体素子１１０ａの主面に保護膜１２０を成膜する（図５（Ａ））。
【００５３】
半導体素子１１０ａの主面に成膜した保護膜１２０の電極パッド１１１，１１２および電極１１３の領域に、エッチングなどにより、開口部１２１，１２２，１２３をそれぞれ形成する（図５（Ｂ））。
【００５４】
なお、開口部１２１，１２２の形成後、半導体素子１１０ａに対してスクリーニングを行う。開口部１２１，１２２から半導体素子１１０ａの電極パッド１１１，１１２に、例えば、テスターの探針によって電気信号が送信されて、半導体素子１１０ａの電気的特性が測定される。このような電気的特性試験から半導体素子１１０ａの動作の良否が判定されて、良品および不良品の選別が行われる。
【００５５】
開口部１２１，１２２，１２３が形成された保護膜１２０の上部に、絶縁膜１３０を成膜する。絶縁膜１３０の成膜後、電極１１３の領域の保護膜１２０および絶縁膜１３０をエッチングにより開口して開口部１２３を形成する。開口部１２３から電極１１３と電気的に接続された配線１４０を絶縁膜１３０の主面に形成する（図６（Ａ））。
【００５６】
なお、配線１４０は、開口部１２１，１２２のそれぞれの上部領域外に形成されている。
配線１４０の主面に、例えば、銅（Ｃｕ）によって構成されるポスト電極１５０を形成する（図６（Ｂ））。
【００５７】
絶縁膜１３０、配線１４０およびポスト電極１５０を封止樹脂１６０で封止して、ポスト電極１５０の露出部にバンプ電極１７０を形成する。
そして、半導体素子１１０ａを、図２および図３に示されるように、半導体チップ１１０ごとに個片化してＣＳＰが適用された半導体装置１００が得られる。
【００５８】
次に、半導体装置１００の製造方法について、図２で示した一点鎖線Ｂ−Ｂ’における断面図を例に挙げて説明する。なお、以下では、図５および図６で説明した製造方法に沿って説明する。
【００５９】
図７は、実施の形態に係るチップ・サイズ・パッケージが適用された半導体装置の製造過程の、（Ａ）は半導体チップに対する開口部を有する保護膜の成膜工程、（Ｂ）は柱状電極の形成工程をそれぞれ示す要部断面図である。
【００６０】
まず、既述の通り、Ｓｉ基板の主面に対して、所望の回路を形成し、後に半導体チップ１１０ごとに個片化される半導体素子１１０ａを形成する。
この半導体素子１１０ａに外部から電圧が印加される電極１１４を形成する。電極１１４は、図２に示されたように、端部が配線１４１と電気的に接続されており、他方の端部が、後に形成される配線１４２の近傍まで延伸している。また、電極１１４が設置された半導体素子１１０ａの主面に、保護膜１２０を成膜する。
【００６１】
半導体素子１１０ａの主面に成膜した保護膜１２０の電極１１４の領域に、エッチングなどにより、開口部１２４を形成する（図７（Ａ））。
開口部１２４の形成後、既述の通り、半導体素子１１０ａに対して、別途形成された電極パッドを用いて、スクリーニングが行われて、半導体素子１１０ａの動作の良否が判定されて、良品および不良品の選別が行われる。
【００６２】
開口部１２４が形成された保護膜１２０の上部に、絶縁膜１３０を成膜する。絶縁膜１３０の成膜後、図３に示されたように、電極１１３（図７では図示を省略）の領域の保護膜１２０および絶縁膜１３０をエッチングにより開口して開口部１２３（図７では図示を省略）を形成する。開口部１２３から電極１１３と電気的に接続された配線１４２を絶縁膜１３０の主面に形成する。
【００６３】
なお、配線１４２は、開口部１２４の上部領域外に形成されている。
配線１４２の主面に、ポスト電極１５０を形成する（図７（Ｂ））。
絶縁膜１３０、配線１４２およびポスト電極１５０を封止樹脂１６０で封止して、ポスト電極１５０の露出部にバンプ電極１７０を形成する。
【００６４】
そして、半導体素子１１０ａを、図２および図４に示されるように、半導体チップ１１０ごとに個片化してＣＳＰが適用された半導体装置１００が得られる。
このような構成である半導体装置１００では、半導体チップ１１０の主面に設置された、スクリーニング用の電極パッド１１１，１１２または配線１４１と接続される電極１１４に対する開口部１２１，１２２，１２４の上部には、配線１４０，１４２、ポスト電極１５０ならびにバンプ電極１７０が形成されていない。このため、開口部１２１，１２２，１２４の上部の絶縁膜１３０および保護膜１２０への電気的および熱応力のストレスが緩和されて、電極パッド１１１，１１２、電極１１４および開口部１２１，１２２，１２４の段差などに加わる、これらのストレスも緩和される。すると、絶縁膜１３０および保護膜１２０に対するクラックの発生が防止され、配線１４０，１４２と電極パッド１１１，１１２、電極１１４と間で電気的短絡が起こらず、絶縁耐量を確保することができる。したがって、このような半導体装置１００を車載用途などの過酷な使用環境で用いても高い信頼性が得られる。
【００６５】
上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。
【図面の簡単な説明】
【００６６】
【図１】実施の形態の概要を説明するための概略図である。
【図２】実施の形態に係るチップ・サイズ・パッケージが適用された半導体装置を説明するための平面図である。
【図３】実施の形態に係るチップ・サイズ・パッケージが適用された半導体装置を説明するための要部断面図である。
【図４】実施の形態に係るチップ・サイズ・パッケージが適用された半導体装置を説明するための別の要部断面図である。
【図５】実施の形態に係るチップ・サイズ・パッケージが適用された半導体装置の製造過程の、（Ａ）は半導体チップに対する保護膜の成膜工程、（Ｂ）は保護膜に対する開口部の形成工程をそれぞれ示す要部断面図である。
【図６】実施の形態に係るチップ・サイズ・パッケージが適用された半導体装置の製造過程の、（Ａ）は絶縁膜および配線の形成工程、（Ｂ）は柱状電極の形成工程をそれぞれ示す要部断面図である。
【図７】実施の形態に係るチップ・サイズ・パッケージが適用された半導体装置の製造過程の、（Ａ）は半導体チップに対する開口部を有する保護膜の成膜工程、（Ｂ）は柱状電極の形成工程をそれぞれ示す要部断面図である。
【図８】チップ・サイズ・パッケージが適用された半導体装置を説明するための平面図である。
【図９】チップ・サイズ・パッケージが適用された半導体装置を説明するための要部断面図である。
【図１０】チップ・サイズ・パッケージが適用された半導体装置を説明するための別の要部断面図である。
【符号の説明】
【００６７】
１０  半導体装置
１１  半導体チップ
１１ａ，１１ｂ  電極部
１２  保護膜
１２ａ，１２ｂ  開口部
１３  絶縁膜
１４  配線
１５  柱状電極
１６  封止樹脂
１７  バンプ電極
【図１】
2010016202.tif 000003
【図２】
2010016202.tif 000004
【図３】
2010016202.tif 000005
【図４】
2010016202.tif 000006
【図５】
2010016202.tif 000007
【図６】
2010016202.tif 000008
【図７】
2010016202.tif 000009
【図８】
2010016202.tif 000010
【図９】
2010016202.tif 000011
【図１０】
2010016202.tif 000012