(57)【要約】      （修正有）【課題】微小電子機械センサ（ＭＥＭＳ）デバイスの製作中にウェーハレベルで気密に封止することを可能にするシステム及び方法を提供する。【解決手段】ＭＥＭＳデバイス１０は、安定な気密封止処理を容易にする専用の気密インターフェイスチップ（ＨＩＣ）１１を有する。ＨＩＣ１１は、基板層１２の中の複数のバイア２８と、エッチングされた部分を有する複数のメサ２０と、シールリング１８と、ＨＩＣ１１の第１面上の複数の内部導電性リード２６と、ＨＩＣの第２面上の複数の外部導電性リード３０とを含む。ＨＩＣの第１面上の複数の内部導電性リード２６は、複数のメサのエッチングされた部分２０から基板層１２の中の複数のバイア２８を通ってＨＩＣの第２面上の複数の外部導電性リード３０まで通じる。外部導電性リード３０は、外部回路をＭＥＭＳデバイス１０に接続することができる。【選択図】図１
2010093257.tif 000002
【特許請求の範囲】
【請求項１】
複数のバイア（２８）と、
気密インターフェイスチップ（ＨＩＣ）の第１面上の、エッチングされた部分を有する複数の基板メサ（２０）と、
シールリング（１８）と、
前記ＨＩＣの第２面上の複数の導電性リード（３０）と、を備え、
前記複数のバイアが、前記ＨＩＣの前記第１面から前記ＨＩＣの前記第２面まで通じる複数の導電性トレース（２６）を含む、気密インターフェイスチップ（ＨＩＣ）。
【請求項２】
十分なゲッタリング能力を真空雰囲気中にもたらすために、少なくとも１つのゲッタ（２４）を前記ＨＩＣの前記第１面の表面上に更に備え、前記シールリングが、前記複数の基板メサ及び前記少なくとも１つのゲッタを囲んで、前記ＨＩＣの前記第１面上の周縁部に配置される、請求項１に記載のＨＩＣデバイス。
【請求項３】
微小電子機械センサ（ＭＥＭＳ）デバイスを製作する方法であって、
少なくとも１つのバイアを気密インターフェイスチップ（ＨＩＣ）の基板層の中に作り出す工程と、
メサ層を前記ＨＩＣの前記基板層に接合する工程と、
導電性リードを少なくとも１つのエッチングされたメサから前記少なくとも１つのバイアまで堆積させる工程と、
シールリングを前記ＨＩＣの前記基板層上に堆積させる工程と、
前記ＨＩＣを前記シールリングにおいてデバイス構成要素に対して封止する工程と、
少なくとも１つのゲッタを前記基板層の表面上に堆積させる工程と、を含み、
前記ＨＩＣを前記デバイス構成要素に対して封止する工程が、前記ＨＩＣの前記シールリングを前記デバイス構成要素の周辺におけるウェッティング膜と位置合わせする工程と、前記シールリングが前記ＨＩＣと前記デバイス構成要素の間の接合剤として働くように前記シールリングを加熱する工程とを更に含む、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
[0001]ジャイロスコープ及び加速度計など、多くの高性能ＭＥＭＳデバイスは、真空環境又はガス環境の中で気密にパッケージングされる。ＭＥＭＳデバイス内に基板構成要素を気密に封止することで、真空又はガスの雰囲気を長い期間安定に維持することが可能になる。
【背景技術】
【０００２】
今日のいくつかのＭＥＭＳデバイス技術は、感知基板ウェーハ（sensing substrate wafer）をダイシング（dicing）した後、ＭＥＭＳデバイス基板をパッケージレベル（package level）で気密に封止する。この封止は、通常は別々の製作処理工程の間に、個々に、又は小バッチで行われる。いくつかのパッケージレベルシーリング（ＰＬＳ;package level sealing）処理は、ＭＥＭＳデバイスを気密に封止するために使用され、種々の中間接合剤を使用する、シリコンとガラスの陽極接合、シリコンとシリコンの接合、及びウェーハとウェーハの接合を含む。
【０００３】
[0002]ＰＬＳは、接合処理中に、感知ウェーハと基板構成要素の間の張り付きなど、問題となる作用を引き起こし、ＭＥＭＳデバイスの生産歩留まりを低下させる可能性がある。この無駄を排除し、ＰＬＳに関連する他の望ましくない特性を減少させるために、いくつかのウェーハレベルパッケージング（ＷＬＰ）技術が実施されてきた。ＷＬＰは、結果として得られるパッケージが実際のダイと同等のサイズであることができ、またウェーハ上のすべてのダイが同時に封止される、ウェーハ規模のパッケージング技術である。
【０００４】
ＷＬＰでは、ウェーハの製作と、パッケージング（デバイスの相互接続を含む）と、ウェーハレベルの検査とを統合することが可能になる。典型的には、ＷＬＰは、ＭＥＭＳデバイスを形成する同一の基板層の中で（例えば、通常の多層ＭＥＭＳのジャイロスコープ又は加速度計の、ガラス及びシリコンの基板層の間で）実施されてきた。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
[0003]実際には、ＷＬＰ設計は、より高額な経常外エンジニアリングコスト、増大した単位生産コスト、及び現在利用可能なＷＬＰ技術に関する種々の技術的難題により、実施することが困難である。また、ＷＬＰ生産量は、通常、経済的に実現可能であるほどには多くない。この形式のＷＬＰに関する他の難題には、ウェーハトポグラフィの上に気密封止を実現することの難しさ、リークを生じることなくシールを通る信号リードを得ることの難しさ、電気的短絡又は寄生効果に関する難しさ、封止中に真空を実現することの難しさ、真空用途のゲッタを取り付けることの難しさ、及び容量性間隙など、デバイスフィーチャ（device feature;デバイスの特徴）の寸法管理を維持することの難しさが含まれる。
【課題を解決するための手段】
【０００６】
[0004]本発明は、気密に封止された微小電子機械センサ（ＭＥＭＳ）デバイスに関するシステム及び方法を提供する。気密封止は、ＭＥＭＳデバイスの製作中にウェーハレベルで行われる。ＭＥＭＳデバイスは、安定な封止処理を容易にする、専用の気密インターフェイスチップ（ＨＩＣ;hermetic interface chip）を有する。ＨＩＣの一例は、基板層の中の複数のバイアと、エッチングされた部分を有する複数のメサと、シールリングと、ＨＩＣの第１面に接続された複数の導電性のリードと、ＨＩＣの第２面に接続された複数の導電性リードとを含む。ＨＩＣの第１面上の複数の導電性リードは、複数のメサのエッチングされた部分から基板層の中の複数のバイアを通ってＨＩＣの第２面上の複数の導電性リード（conductive leads）に通じる。
【０００７】
[0005]本発明の更なる態様によれば、ＨＩＣは、真空雰囲気中で十分なゲッタリング能力を生じさせるために、ＨＩＣの第１面の表面上に少なくとも１つのゲッタを含む。[0006]  本発明の更なる態様によれば、ＭＥＭＳデバイスは、ＨＩＣ及びデバイス構成要素を含む。ＨＩＣは、少なくとも１つのバイア及び少なくとも１つのメサを有する。デバイス構成要素は、第１の基板層と、機構デバイス層と、第２の基板層とを有する。ＨＩＣは、デバイス構成要素に対して第１の基板層において、シールリングを用いて気密に封止される。
【０００８】
[0007]本発明の更なる態様によれば、ＭＥＭＳデバイスの製作は、気密インターフェイスチップ（ＨＩＣ）の基板層の中に少なくとも１つのバイアを作り出す工程と、メサ層をＨＩＣの基板層に接合する工程と、導電性リードを少なくとも１つのエッチングされたメサから少なくとも１つのバイアまで堆積させる工程と、シールリングをＨＩＣの基板層上に堆積させる工程と、ＨＩＣをシールリングにおいてデバイス構成要素に対して封止する工程とを含む。
【０００９】
[0008]本発明の更なる態様によれば、ＭＥＭＳ製作は、少なくとも１つのエッチングされたメサがＨＩＣの基板層に単独で接合されるように、接合工程の後で、メサ層から余分の基板材料を除去する工程を含む。[0009]本発明の他の態様によれば、その製作は、ＨＩＣのシールリングをデバイス構成要素の周辺におけるウェッティング膜（wetting film）と位置合わせする工程と、少なくとも１つのエッチングされたメサをデバイス構成要素の基板層の中の穴の中に配置する工程とを含む。
【００１０】
[0010]前述の要約から容易に理解されるように、本発明は、ウェーハレベルで気密に封止することができる、堅牢なＭＥＭＳデバイスの製作を提供する。ＭＥＭＳデバイスは、最新技術の隙間管理を維持し、生産歩留まりを高める気密封止を容易にするＨＩＣを含む。[0011]本発明の好ましい代替実施形態は、以下の図の参照と共に以下に詳細に説明する。これらの図は、本発明の種々の実施形態による、ＭＥＭＳデバイスの、ＨＩＣ及びデバイス構成要素の部分のみを図示する。
【図面の簡単な説明】
【００１１】
【図１】本発明の一実施形態による、ＭＥＭＳデバイスの側面断面図。
【図２】本発明の一実施形態による、ＨＩＣの底面図。
【図３】本発明の一実施形態による、製作中のＭＥＭＳデバイスの側面断面図。
【図４】本発明の一実施形態による、ＭＥＭＳデバイスの側面断面図。
【図５】本発明の一実施形態による、ＨＩＣの側面断面図。
【図６】本発明の一実施形態による、ＭＥＭＳデバイスの側面断面図である。
【発明を実施するための形態】
【００１２】
[0018]本発明は、微小電子機械センサ（ＭＥＭＳ）デバイス、ならびにＭＥＭＳデバイスを、気密インターフェイスチップ（ＨＩＣ）を用いてウェーハレベルで気密に封止することにより、生産歩留まりを改善するための製作処理方法を提供する。更に、本発明のＭＥＭＳデバイス及びパッケージング技術は、現在利用可能なウェーハレベルパッケージング（ＷＬＰ）技術に関わるほとんどすべての問題を、追加のウェーハであるＨＩＣを用いてＭＥＭＳデバイスを気密に封止することにより排除する。
【００１３】
図１は、本発明の一実施形態による、気密に封止されたＭＥＭＳデバイス１０の側面断面図を示す。ＭＥＭＳデバイス１０は、上部基板層１２、貫通接続バイア２８、外側シールリング１８、エッチングされた基板メサ（mesas;地卓）２０を有するＨＩＣ１１と、上部基板層１４、機構デバイス層３２、ボンドパッド３４を備える下部基板層１６を有するデバイス構成要素１５とを含む。ＨＩＣ１１は、貫通接続バイア２８を通して接続する内部導電性リード２６及び外部導電性リード３０と、少なくとも１つのゲッタ構成要素２４と、エッチングされた基板メサ２０の下端に配置された導電性相互接続剤２２とを更に含む。
【００１４】
[0019]ＨＩＣ１１は、気密封止処理中に、ＭＥＭＳデバイス１０の機構デバイス層３２がＭＥＭＳデバイスの外側の外部リード３０と接続されるのを容易にする。製作中、導電性相互接続剤２２は、機構デバイス層３２から出るリード（図示せず）をエッチングされた基板メサ２０の表面上に配置された内部リード２６に接続するために、ボンドパッド３４に接合される。基板メサ２０上の内部リード２６は、貫通接続バイア２８の中に含まれる導電性トレースを通して外部リード３０と接続する。一実施形態において、外部リード３０は、フリップチップ構造など、新しいパッケージング技術に対して使用可能にされる。こうして、ＨＩＣ１１は、アナログ特定用途向け集積回路（ＡＳＩＣ）又はデジタルシグナルプロセッサ（ＤＳＰ）など、追加のチップのためのインターフェイスとして働くことができる。
【００１５】
[0020]一実施形態において、エッチングされた基板メサ２０はシリコンで形成され、ピラミッド状の形状である。これらのメサ２０は、デバイス構成要素１５の上部基板層１４の中に製作された穴（例えば、超音波ドリルで開けられた穴）の内部にはまるように設計される。一実施形態において、デバイス構成要素１５の上部基板層１４及び下部基板層１６は、ガラスで形成される。一実施形態において、ＨＩＣ１１の上部基板層１２は、ガラス又はシリコンのいずれでも形成することができる。ＨＩＣ１１の内部リード２６は、デバイス構成要素１５の下部基板層１６上のボンドパッド３４に整列するように、エッチングされた基板メサ２０上にパターン形成される。一実施形態において、エッチングされた基板メサ２０の表面上に配置された内部リード２６のそれぞれは、接合処理中にボンドパッド３４上にリフローすることができるはんだボールである、相互接続剤２２で終端する。内部リード２６の他端は、貫通接続バイア２８で終端する。
【００１６】
[0021]一実施形態において、外側シールリング１８は、エッチングされた基板メサ２０及び少なくとも１つのゲッタ構成要素２４の周りに、連続的なはんだシールリングを形成する。はんだリングは、ＨＩＣ１１の上部基板層１２とデバイス構成要素１５の上部基板層１４の間のすべての開口の周りを、気密に封止する。貫通接続バイア２８は、ＨＩＣ１１とデバイス構成要素１５の間の空隙の空間から、外側シールリング１８を通るのではなくＨＩＣ１１の上部基板層１２を通るので、電気的短絡又は寄生が生じる機会はない。
【００１７】
[0022]ＨＩＣ１１の外側シールリング１８の内側の、メサがない領域の大部分は使用されないままである。この未使用のチップトポグラフィにより、１つ又は複数のゲッタ２４は、ＨＩＣ１１のメサがない領域内の任意の場所に配置することができ、それにより十分なゲッタリング能力及び安定な真空シールがもたらされる。ゲッタ２４は、ガス雰囲気中では不要である。更に、この未使用のトポグラフィでは、貫通接続バイア２８を、ＭＥＭＳデバイス１０の上の任意の場所に移動させることができる。
【００１８】
[0023]ＨＩＣ１１の頂面の設計に対しては、複数の選択肢が存在する。一実施形態において、金属のボンドパッド（図示せず）が、ＨＩＣ１１の上部基板層１２の頂面上の、貫通接続バイア２８の上又は近くにパターン形成されることができる。これらのボンドパッドは、ＡＳＩＣ又はＤＳＰなど、外部のボード又は回路とワイヤボンドすることができる。別の実施形態において、バンプボンドボールが、外部のボード又は回路へのフリップチップ接合のために、外部リード３０上に配置される。
【００１９】
[0024]図２は、本発明の一実施形態による、ＨＩＣ４０の底面図を示す。ＨＩＣ４０の下面は、複数のエッチングされた基板メサ２０と、複数のゲッタ構成要素２４と、外側シールリング１８と、エッチングされた基板メサ２０の表面を横切って内部リード２６で導電性相互接続剤２２に接続された複数の貫通接続バイア２８とを含む。
【００２０】
[0025]図３は、本発明の一実施形態による、製作処理工程中のＭＥＭＳデバイス５０の側面図を示す。この処理工程中に、ＨＩＣ１１は、ＨＩＣ１１の上部基板層１２上の外側シールリング１８を用いてデバイス構成要素１５の上部基板層１４に接合される。更に、エッチングされた基板メサ２０の表面上の導電性相互接続剤２２は、デバイス構成要素１５の下部基板層１６上のボンドパッド３４に接合され、それにより機構デバイス層３２から外部導電性リード３０までの導電性経路が作り出される。
【００２１】
[0026]図４は、ＭＥＭＳデバイス６０がＨＩＣ１１の上部基板層１２の中に集積された電子回路３６を含む、本発明の一実施形態を示す。この実施形態において、ＨＩＣ１１はシリコンで形成され、集積された電子回路３６は、シリコン基板の中に直接集積されることができる。この集積では、１ないし２レベルの相互接続（例えば、ワイヤボンド又はバンプボンド）を省略することができ、それと共にそのような相互接続に通常付随して起こるノイズ及び寄生が排除される。別の実施形態において、集積された電子回路３６は、アナログ及び／又はデジタル構成要素を含む。更に、集積された電子回路３６は、ＨＩＣ１１の上面（メサがない面）の上に図示されているが、それらは、容易に、ＨＩＣ１１のメサがある面内に集積されることができる。
【００２２】
[0027]この実施形態において、有利には、集積された電子回路をＭＥＭＳデバイス６０の空隙内部に配置することで、別のレベルの外部相互接続を排除することができる。集積された電子回路３６は、メサウェーハと接合する前に、あるいはメサウェーハを接合した後であるがメサ２０をエッチングする前に、平らなウェーハ上に製作される必要がある。これらの変更を除いては、その処理は、基本的に、上述のもの（即ち、ＨＩＣ１１がシリコン基板で形成されるＭＥＭＳ製作処理）と同じままである。この処理の中でシリコン基板内に電子回路を集積することは、最高処理温度（例えば、４５０℃）について制限を設けるであろうが、すべてのＨＩＣ処理工程は、それより低い温度で行うことができる。
【００２３】
[0028]図５は、貫通接続バイア２８が、エッチングされた基板メサ２０を通して直接通じる、ＭＥＭＳデバイス７０のＨＩＣ１１の別の実施形態を示す。この構成においては、メサ２０の上にパターン形成されるべき内部リード２６は不要である。代わりに、貫通接続バイア２８の導電性トレースは、デバイス構成要素１５の下部基板層１６の上のボンドパッド３４に整列する相互接続剤２２で直接終端する。
【００２４】
[0029]図６は、ＭＥＭＳデバイス８０の中のデバイス構成要素１５の別の実施形態を示す。この実施形態において、デバイス構成要素１５は上部基板層１４を含まない。下部基板層１６の周辺の領域は機構デバイス層３２によって覆われておらず、外側シールリング１８においてＨＩＣ１１を用いて気密に封止することができる。
【００２５】
[0030]本発明の一実施形態による、複数のＭＥＭＳデバイスを形成するためのＭＥＭＳ製作処理の一例は、デバイス構成要素１５の上部基板層１４と気密に接合されることができる、シリコン基板のＨＩＣ１１の上部基板層１２を形成する。この処理は、以下の工程を含む、即ち
（１）シリコン貫通バイアを有するシリコン基板のハンドルウェーハを作り、下面（メサ面）の表面を研磨する。
（２）エッチマスクを形成するために酸化物をパターン形成し、次いでＫＯＨ又は何らかの他の異方性エッチング液の中でメサをエッチングする（ウェーハ間の界面における酸化物層でエッチングを停止させる）。
（３）金属のリード及びボンドパッドをＨＩＣの下面及び上面の上に堆積させる。
（４）ゲッタをＨＩＣの下面の上に堆積させる。
（５）はんだシールリングをＨＩＣの下面上の周縁部の周りに堆積させる。
（６）はんだボールをエッチングされたメサの下面上に堆積させる。
【００２６】
（７）ＨＩＣをデバイス構成要素と位置合わせし、ＨＩＣをデバイス構成要素の上に配置し、はんだシールリング及びはんだボールをリフローさせる。（ａ）代替実施形態において、ＨＩＣは、この工程の中で上側のデバイスウェーハに陽極接合され、それにより工程８を省略することができる。
（８）外部回路への接合に備えて、はんだボールをＨＩＣの頂面の上に堆積させる。
（９）既知の分離技術（例えば、ソーイング）を使用して複数のＭＥＭＳデバイスのダイを分離する。
【００２７】
[0031]デバイス構成要素１５の上部基板層１４と気密に接合されることができる、シリコン基板のＨＩＣ１１の上部基板層１２を形成するためのＭＥＭＳ製作処理の別の例。この処理は、以下の工程を含む、即ち
（１）シリコン貫通バイアを有するシリコン基板のハンドルウェーハを作り、下面（メサ面）の表面を研磨する。
（２）第２のシリコンウェーハを酸化する。
（３）複合ウェーハ（ＨＩＣ）を形成するために２枚のウェーハを一緒に融着させる。
（４）エッチマスクを形成するために酸化物をパターン形成し、次いでＫＯＨ又は何らかの他の異方性エッチング液の中でメサをエッチングする（ウェーハ間の界面における酸化物層でエッチングを停止させる）。
（５）金属のリード及びボンドパッドをＨＩＣの下面及び上面の上に堆積させる。
（６）ゲッタをＨＩＣの下面の上に堆積させる。
【００２８】
（７）はんだシールリングをＨＩＣの下面上の周縁部の周りに堆積させる。
（８）はんだボールをエッチングされたメサの下面上に堆積させる。
（９）ＨＩＣをデバイス構成要素と位置合わせし、ＨＩＣをデバイス構成要素の上に配置し、はんだシールリング及びはんだボールをリフローさせる。（ａ）代替実施形態において、ＨＩＣは、この工程の中で上側のデバイスウェーハに陽極接合され、それにより工程８を省略することができる。
（１０）外部回路への接合に備えて、はんだボールをＨＩＣの頂面上に堆積させる。
（１１）既知の分離技術（例えば、ソーイング）を使用して複数のＭＥＭＳデバイスのダイを分離する。
【００２９】
[0032]本発明の別の実施形態による、複数のＭＥＭＳデバイスを形成するためのＭＥＭＳ製作処理の一例は、デバイス構成要素の上部基板層と気密に接合されることができるガラス基板で形成されるＨＩＣを含む。この処理は、以下の工程を含む、即ち
（１）ウェーハ貫通バイア（through-wafer via）を有する陽極接合可能なガラス基板（例えば、Ｂｏｒｏｆｌｏａｔ）のハンドルウェーハを作る。
（２）金属のリード及びボンドパッドをガラスウェーハの下面及び上面の上に堆積させる。一実施形態において、メサが適所に置かれた後にすべてのリードが堆積され、パターン形成されることができる場合は、この工程は省略することができる。
（３）厚さが、（ＭＥＭＳデバイスの）上側のガラスウェーハの厚さとほぼ同じであるシリコンウェーハを酸化する。
（４）酸化物マスクをパターン形成し、メサをシリコンウェーハの中にＫＯＨエッチングする。残留シリコンは、接合前にはウェーハをつなぎ合わせ、接合後に除去される。これにより、ガラスウェーハ上の金属が、ＫＯＨ（又はＥＤＰ又は任意の他の異方性エッチング液）に暴露されることが最小化される。
（５）シリコンウェーハをガラスウェーハと陽極接合させて、複合ウェーハ（ＨＩＣ）を形成する。
（６）すべての残留シリコンをエッチングで除去し、ＨＩＣのガラスウェーハ構成要素に接合されたメサだけを残す。
【００３０】
（７）後でできる金属のリードの間に絶縁体をもたらすために、ＨＩＣのメサ面を覆って酸化物を堆積させる。酸化物は、金属のリードをＨＩＣのガラス構成要素の上に露出させるようにパターン形成される。
（８）金属のリードをメサの側面の上及び頂部の上に堆積させる。
（９）ゲッタをＨＩＣの下面の上に堆積させる。
（１０）はんだシールリングをＨＩＣの下面の上に堆積させる。
（１１）はんだボールをエッチングされたメサの下面の上に堆積させる。
（１２）ＨＩＣをデバイス構成要素と位置合わせし、配置して接触させ、はんだシールリング及びはんだボールをリフローさせるために加熱する。
（１３）外部回路への接合に備えて、はんだボールをＨＩＣの頂面の上に堆積させる。
（１４）既知の分離技術（例えば、ソーイング）を使用して複数のＭＥＭＳデバイスのダイを分離する。
【符号の説明】
【００３１】
１０  ＭＥＭＳデバイス
１１  ＨＩＣ
１２  ＨＩＣの上部基板層
１４  デバイス構成要素の上部基板層
１５  デバイス構成要素
１６  デバイス構成要素の下部基板層
１８  シールリング
２０  基板メサ
２２  導電性相互接続剤
２４  ゲッタ構成要素
２６  内部導電性リード
２８  バイア
３０  外部導電性リード
３２  機構デバイス層
３４  ボンドパッド
３６  集積された電子回路
４０  ＨＩＣ
５０  ＭＥＭＳデバイス
６０  ＭＥＭＳデバイス
７０  ＭＥＭＳデバイス
８０  ＭＥＭＳデバイス
【図１】
2010093257.tif 000003
【図２】
2010093257.tif 000004
【図３】
2010093257.tif 000005
【図４】
2010093257.tif 000006
【図５】
2010093257.tif 000007
【図６】
2010093257.tif 000008
【外国語明細書】
2010093257000001.pdf