(57)【要約】【課題】開口部の間口部分の拡大を抑制しつつ、開口部内に埋め込み導体を埋め込みやすくする。【解決手段】半導体ウェハＷ１の中心から左側に離れたチップ領域Ｃ１ａ、Ｃ１ｂでは、開口部１３ａ、１３ｂ内の左右の壁面のうち右側の壁面にのみ深さ方向に沿って傾斜面を設け、半導体ウェハＷ１の中心から右側に離れたチップ領域Ｃ１ｄ、Ｃ１ｅでは、開口部１３ｄ、１３ｅ内の左右の壁面のうち左側の壁面にのみ深さ方向に沿って傾斜面を設け、半導体ウェハＷ１の中心の近傍のチップ領域Ｃ１ｃでは、開口部１３ｃ内の左右の壁面には傾斜面を設けないようにする。【選択図】      図１
2010093043.tif 000002
【特許請求の範囲】
【請求項１】
基板上にレジスト膜を形成する工程と、
前記レジスト膜に対しパターンが形成されたレチクルを介して、前記レジスト膜に前記パターンを転写したとき前記レジスト膜の底部までパターン開口するのに十分な露光を行うとともに、所定のショットにおける露光位置を所定の方向にずらして前記レジスト膜の底面までパターン開口するのに不十分な露光を行う工程と、
前記露光されたレジスト膜を現像することで、互いに対向する壁面のうちの片方に深さ方向に沿って傾斜面が選択的に設けられた開口部を前記レジスト膜に形成する工程とを備えることを特徴とするパターン形成方法。
【請求項２】
前記傾斜面は、前記開口部内で互いに対向する壁面のうち基板中心側の壁面に設けられ、前記傾斜面の傾斜角は、前記基板中心から離れた開口部の方が基板中心に近い開口部よりも大きいことを特徴とする請求項１に記載のパターン形成方法。
【請求項３】
前記基板中心に近い開口部には、その開口部分の幅が前記基板中心から離れた開口部の間口部分の幅と整合するように、互いに対向する壁面の双方に傾斜面が設けられていることを特徴とする請求項２に記載のパターン形成方法。
【請求項４】
基板上にレジスト膜を形成する工程と、
前記レジスト膜に対しパターンが形成されたレチクルを介して、前記レジスト膜に前記パターンを転写したとき前記レジスト膜の底部までパターン開口するのに十分な露光を行うとともに、所定のショットにおける露光位置を所定の方向にずらして前記レジスト膜の底面までパターン開口するのに不十分な露光を行う工程と、
前記露光されたレジスト膜を現像することで、互いに対向する壁面のうちの片方に深さ方向に沿って傾斜面が選択的に設けられた開口部を前記レジスト膜に形成する工程と、
前記開口部が形成されたレジスト膜をマスクとして、前記傾斜面を後退させながら前記絶縁層をエッチングすることにより、前記傾斜面が壁面に転写された開口部を前記絶縁層に形成する工程と、
前記絶縁層に形成された開口部の壁面上にＰＶＤにてシード層を形成する工程と、
前記シード層を介して前記開口部内に埋め込まれた埋め込み導体を電解めっきにて形成する工程と、
前記絶縁層の表面上の前記埋め込み導体および前記シード層をＣＭＰにて除去する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項５】
半導体基板上に形成され、互いに対向する壁面のうちの一方が他方に対してより傾斜した開口部を有する絶縁層と、
シード層を介して前記開口部内に埋め込まれた埋め込み導体とを備えることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置、パターン形成方法および半導体装置の製造方法に関し、特に、ダマシンプロセスにて配線やビアコンタクトを形成する方法に適用して好適なものである。
【背景技術】
【０００２】
半導体集積回路の微細化に伴って、埋め込み配線などに用いられる開口部のアスペクト比が増大している。このため、このような開口部を導電体で完全に埋め込みやすくするため、開口部を深さ方向にテーパ状に加工することが行われている。
【０００３】
また、例えば、特許文献１には、レチクル上のパターンの基板上への投影像を露光中にＸ方向にΔｘだけ移動することにより、パターンのエッジ部に対応する感光材を基板に対して緩やかに傾斜させて感光材パターンを形成する方法が開示されている。
【０００４】
しかしながら、従来の方法では、開口部の両側の壁面が深さ方向に傾斜されるため、開口部の間口部分が両側に拡大する。このため、開口部間の間隔を狭くすることができなくなり、半導体集積回路の高集積化に支障をきたすという問題があった。
【０００５】
【特許文献１】特開平６−２６０３８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
そこで、本発明の目的は、開口部の間口部分の拡大を抑制しつつ、開口部内に埋め込み導体を埋め込みやすくすることが可能な半導体装置、パターン形成方法および半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００７】
上述した課題を解決するために、本発明の一態様によれば、基板上にレジスト膜を形成する工程と、前記レジスト膜に対しパターンが形成されたレチクルを介して、前記レジスト膜に前記パターンを転写したとき前記レジスト膜の底部までパターン開口するのに十分な露光を行うとともに、所定のショットにおける露光位置を所定の方向にずらして前記レジスト膜の底面までパターン開口するのに不十分な露光を行う工程と、前記露光されたレジスト膜を現像することで、互いに対向する壁面のうちの片方に深さ方向に沿って傾斜面が選択的に設けられた開口部を前記レジスト膜に形成する工程とを備えることを特徴とするパターン形成方法を提供する。
【０００８】
また、本発明の一態様によれば、基板上にレジスト膜を形成する工程と、前記レジスト膜に対しパターンが形成されたレチクルを介して、前記レジスト膜に前記パターンを転写したとき前記レジスト膜の底部までパターン開口するのに十分な露光を行うとともに、所定のショットにおける露光位置を所定の方向にずらして前記レジスト膜の底面までパターン開口するのに不十分な露光を行う工程と、前記露光されたレジスト膜を現像することで、互いに対向する壁面のうちの片方に深さ方向に沿って傾斜面が選択的に設けられた開口部を前記レジスト膜に形成する工程と、前記開口部が形成されたレジスト膜をマスクとして、前記傾斜面を後退させながら前記絶縁層をエッチングすることにより、前記傾斜面が壁面に転写された開口部を前記絶縁層に形成する工程と、前記絶縁層に形成された開口部の壁面上にＰＶＤにてシード層を形成する工程と、前記シード層を介して前記開口部内に埋め込まれた埋め込み導体を電解めっきにて形成する工程と、前記絶縁層の表面上の前記埋め込み導体および前記シード層をＣＭＰにて除去する工程とを備えることを特徴とする半導体装置の製造方法を提供する。
【０００９】
また、本発明の一態様によれば、半導体基板上に形成され、互いに対向する壁面のうちの一方が他方に対してより傾斜した開口部を有する絶縁層と、シード層を介して前記開口部内に埋め込まれた埋め込み導体とを備えることを特徴とする半導体装置を提供する。
【発明の効果】
【００１０】
以上説明したように、本発明によれば、開口部の間口部分の拡大を抑制しつつ、開口部内に埋め込み導体を埋め込みやすくすることが可能となる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施形態に係る半導体装置について図面を参照しながら説明する。
【００１２】
（第１実施形態）
図１は、本発明の第１実施形態に係る半導体装置の概略構成を示す平面図および断面図である。
図１において、半導体ウェハＷ１には、チップごとに区画されたチップ領域が設けられ、このチップ領域ごとに半導体装置が形成されている。なお、半導体ウェハＷ１の半導体の材料は、Ｓｉに限定されることなく、例えば、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮ、ＺｎＳｅ、ＧａＩｎＡｓＰなどの中から選択するようにしてもよい。
【００１３】
そして、例えば、半導体ウェハＷ１のチップ領域Ｃ１ａ〜Ｃ１ｅには、下地層１１を介して絶縁層１２が形成され、絶縁層１２には、開口部１３ａ〜１３ｅがそれぞれ形成されている。開口部１３ａ〜１３ｅの壁面上にはシード層１４ａ〜１４ｅがそれぞれ形成されるとともに、開口部１３ａ〜１３ｅ内にはシード層１４ａ〜１４ｅをそれぞれ介して埋め込み導体１５ａ〜１５ｅがそれぞれ埋め込まれている。
ここで、下地層１１としては、半導体基板であってもよいし、配線などの導体層であってもよいし、層間絶縁膜であってもよい。また、絶縁層１２の材料は、例えば、シリコン酸化膜やシリコン窒化膜などを用いることができる。なお、シード層１４ａ〜１４ｅと埋め込み導体１５ａ〜１５ｅとは、熱処理を行うことで一体化されるのが一般的であるが、ここでは説明の便宜上別々に図示しており、以下についても同様とする。
【００１４】
また、シード層１４ａ〜１４ｅおよび埋め込み導体１５ａ〜１５ｅの材料は、例えば、ＣｕやＡｌなどの金属を用いることができる。なお、シード層１４ａ〜１４ｅは、例えば、スパッタなどのＰＶＤ法にて形成することができ、埋め込み導体１５ａ〜１５ｅは、例えば、電解めっきにて形成することができる。ここで、ＰＶＤ法にてシード層１４ａ〜１４ｅを形成する場合、成膜の飛来成分には、半導体ウェハＷ１に垂直に向かう成分だけでなく、半導体ウェハＷ１の中央から端部に向かう成分も混在する。そして、半導体ウェハＷ１の中央から端部に向かう成分は、半導体ウェハＷ１の中央では少なく、半導体ウェハＷ１の端部では多くなる。このため、シャドウィング効果などによって、半導体ウェハＷ１の中央にあるか端部にあるかや壁面が中央に向いているか端部に向いているかに基づき、開口部１３ａ〜１３ｅ内にそれぞれ形成されるシード層１４ａ〜１４ｅの膜厚は変動する。
【００１５】
また、埋め込み導体１５ａ〜１５ｅは、例えば、配線やビアコンタクトなどを構成することができる。なお、埋め込み導体１５ａ〜１５ｅを開口部１３ａ〜１３ｅ内に埋め込む方法としては、例えば、ダマシン法を用いることができる。
【００１６】
ここで、半導体ウェハＷ１の中心から左側に離れたチップ領域Ｃ１ａ、Ｃ１ｂでは、開口部１３ａ、１３ｂ内の左右の壁面のうち右側の壁面にのみ深さ方向に沿って実質的な傾斜面を設けることができる。また、半導体ウェハＷ１の中心から右側に離れたチップ領域Ｃ１ｄ、Ｃ１ｅでは、開口部１３ｄ、１３ｅ内の左右の壁面のうち左側の壁面にのみ深さ方向に沿って実質的な傾斜面を設けることができる。また、半導体ウェハＷ１の中心の近傍のチップ領域Ｃ１ｃでは、開口部１３ｃ内の左右の壁面ともに実質的には傾斜面を設けないようにすることができる。
【００１７】
なお、開口部１３ａ、１３ｅの傾斜面の傾斜角θ１および開口部１３ｂ、１３ｄの傾斜面の傾斜角θ２は、開口部１３ａ、１３ｅ内にシード層１４ａ、１４ｅをそれぞれ形成したり、開口部１３ｂ、１３ｄ内にシード層１４ｂ、１４ｄをそれぞれ形成したりする際に、埋め込み導体１５ａ〜１５ｅを電解めっきにて形成するために十分なシード層１４ａ〜１４ｅの膜厚が得られるように設定することが好ましい。また、半導体ウェハＷ１の中心からの距離が大きなチップ領域Ｃ１ａ、Ｃ１ｅにそれぞれ形成された開口部１３ａ、１３ｅの傾斜面の傾斜角θ１は、半導体ウェハＷ１の中心からの距離が小さなチップ領域Ｃ１ｂ、Ｃ１ｄにそれぞれ形成された開口部１３ｂ、１３ｄの傾斜面の傾斜角θ２よりも大きくすることが好ましい。
【００１８】
これにより、半導体ウェハＷ１の中央から端部に向かう成膜の飛来成分が、開口部１３ａ、１３ｂ、１３ｄ、１３ｅの半導体ウェハＷ１の中心側の壁面に到達し易くすることが可能となり、開口部１３ａ、１３ｂ、１３ｄ、１３ｅの壁面全体に傾斜部を設けることなく、開口部１３ａ、１３ｂ、１３ｄ、１３ｅの半導体ウェハＷ１の中心側の壁面にそれぞれ形成されるシード層１４ａ、１４ｂ、１４ｄ、１４ｅを厚膜化することができる。このため、開口部１３ａ、１３ｂ、１３ｄ、１３ｅの間口部分の拡大を抑制しつつ、開口部１３ａ、１３ｂ、１３ｄ、１３ｅ内にそれぞれ成膜されるシード層１４ａ、１４ｂ、１４ｄ、１４ｅの膜厚を均一化することが可能となり、半導体集積回路の高集積化に支障をきたすのを抑制しつつ、開口部１３ａ、１３ｂ、１３ｄ、１３ｅに埋め込み導体１５ａ、１５ｂ、１５ｄ、１５ｅを埋め込みやすくして、配線やビアコンタクトなどにボイドが発生するのを低減することができる。
【００１９】
なお、上述した第１実施形態では、開口部１３ａ〜１３ｅの壁面上にシード層１４ａ〜１４ｅをそれぞれ形成する方法について説明したが、開口部１３ａ〜１３ｅの壁面上にバリアメタルを形成するようにしてもよい。
【００２０】
（第２実施形態）
図２は、本発明の第２実施形態に係る半導体装置の概略構成を示す平面図および断面図である。
図２において、半導体ウェハＷ２には、チップごとに区画されたチップ領域が設けられ、このチップ領域ごとに半導体装置が形成されている。そして、例えば、半導体ウェハＷ２のチップ領域Ｃ２ａ〜Ｃ２ｅには、下地層２１を介して絶縁層２２が形成され、絶縁層２２には、開口部２３ａ〜２３ｅがそれぞれ形成されている。そして、開口部２３ａ〜２３ｅの壁面上にはシード層２４ａ〜２４ｅがそれぞれ形成されるとともに、開口部２３ａ〜２３ｅ内にはシード層２４ａ〜２４ｅをそれぞれ介して埋め込み導体２５ａ〜２５ｅがそれぞれ埋め込まれている。
【００２１】
ここで、半導体ウェハＷ２の中心から左側に遠く離れたチップ領域Ｃ２ａでは、開口部２３ａ内の左右の壁面のうち右側の壁面にのみ深さ方向に沿って傾斜角θ１の傾斜面を設けることができる。また、半導体ウェハＷ２の中心から左側にあり、チップ領域Ｃ２ａよりも半導体ウェハＷ２の中心に近いチップ領域Ｃ２ｂでは、開口部２３ｂ内の右側の壁面に深さ方向に沿って、傾斜角θ１よりも小さな傾斜角θ２の傾斜面を設けるとともに、開口部２３ｂ内の左側の壁面にも傾斜角θ３の傾斜面を設けることができる。なお、傾斜角θ３は、開口部２３ｂの間口の幅が開口部２３ａの間口の幅と一致するように設定することができる。
【００２２】
また、半導体ウェハＷ２の中心から右側に遠く離れたチップ領域Ｃ２ｅでは、開口部２３ｅ内の左右の壁面のうち左側の壁面にのみ深さ方向に沿って傾斜角θ１の傾斜面を設けることができる。また、半導体ウェハＷ２の中心から右側にあり、チップ領域Ｃ２ｅよりも半導体ウェハＷ２の中心に近いチップ領域Ｃ２ｄでは、開口部２３ｄ内の左側の壁面に深さ方向に沿って、傾斜角θ１よりも小さな傾斜角θ２の傾斜面を設けるとともに、開口部２３ｄ内の右側の壁面にも傾斜角θ３の傾斜面を設けることができる。
【００２３】
また、半導体ウェハＷ２の中心の近傍のチップ領域Ｃ２ｃでは、開口部２３ｃ内の左右の壁面に深さ方向に沿って、傾斜角θ４の傾斜面を設けることができる。なお、傾斜角θ４は、開口部２３ｃの間口の幅が開口部２３ａの間口の幅と一致するように設定することができる。
【００２４】
これにより、半導体ウェハＷ２の中央から端部に向かう成膜の飛来成分が、開口部２３ａ、２３ｂ、２３ｄ、２３ｅの半導体ウェハＷ２の中心側の壁面に到達し易くすることが可能となるとともに、開口部２３ａ、２３ｅの片方の壁面にのみ深さ方向に沿って傾斜面を設けた場合においても、開口部２３ａ〜２３ｅの間口の幅を整合させることが可能となる。このため、開口部２３ａ〜２３ｅの間口部分の拡大を抑制しつつ、開口部２３ａ〜２３ｅ内にそれぞれ成膜されるシード層２４ａ〜２４ｅの膜厚を均一化して、埋め込み導体２５ａ〜２５ｅの埋め込みを容易化することが可能となるとともに、チップごとに配線幅（配線断面積）が不均一化するのを防止することができる。
【００２５】
（第３実施形態）
図３−１〜図３−７は、本発明の第３実施形態に係る半導体装置の製造方法を示す断面図である。
図３−１において、基板側には、半導体ウェハ上の下地層３１上に絶縁層３２が形成されている。一方、レチクル４１にはＣｒ膜などからなる遮光膜４２が形成されている。そして、スピンコートなどの方法によって、絶縁層３２上の全面にフォトレジスト膜Ｒ１を形成する。そして、レチクル４１を介して、フォトレジスト膜Ｒ１に露光光を照射することで、露光パターンに対応した潜像Ｓ１をフォトレジスト膜Ｒ１に形成する。なお、潜像Ｓ１を形成する時の露光光の照射量は、フォトレジスト材を現像してフォトレジスト膜Ｒ１にレチクル４１のパターンを転写したとき、フォトレジスト膜Ｒ１の底部までパターン開口するのに十分な量に設定することができる。
【００２６】
次に、図３−２に示すように、フォトレジスト膜Ｒ１に潜像Ｓ１が形成されると、レチクル４１を所定の方向に一定量だけずらす。そして、レチクル４１を介して、フォトレジスト膜Ｒ１に露光光を再び照射することで、潜像Ｓ１に連続する潜像Ｓ２をフォトレジスト膜Ｒ１に形成する。なお、潜像Ｓ２を形成する時の露光光の照射量は、同様にフォトレジスト材を現像したとき、フォトレジスト膜Ｒ１の底面までパターン開口するのに不十分な量に設定することができる。
【００２７】
なお、レチクル４１をずらす方向は、絶縁層３２に形成する開口部３３の壁面に傾斜を与える方向に設定することができる。また、レチクル４１をずらす量は、絶縁層３２に形成する開口部３３の壁面の傾斜角に基づいて決めることができ、この傾斜角をθ、絶縁層３２の膜厚をＴとすると、Ｔ・ｔａｎθで与えることができる。
【００２８】
また、フォトレジスト膜Ｒ１に潜像Ｓ２を形成する場合、レチクル４１を所定の方向に一定量だけずらすようにしてもよいし、半導体ウェハを所定の方向に一定量だけずらすようにしてもよいし、レチクル４１および半導体ウェハの双方をすらすようにしてもよい。
【００２９】
また、フォトレジスト膜Ｒ１に潜像Ｓ１、Ｓ２を形成する方法としては、フォトレジスト膜Ｒ１に露光光を照射して潜像Ｓ１を形成した後、レチクル４１を移動させ、フォトレジスト膜Ｒ１に露光光を再び照射して潜像Ｓ２を形成するようにしてもよいし、フォトレジスト膜Ｒ１に露光光を照射して潜像Ｓ２を形成した後、レチクル４１を移動させ、フォトレジスト膜Ｒ１に露光光を再び照射して潜像Ｓ１を形成するようにしてもよい。あるいは、フォトレジスト膜Ｒ１に露光光を照射して潜像Ｓ１を形成した後、露光光の照射を継続しながらレチクル４１を移動させることで潜像Ｓ２を形成するようにしてもよいし、露光光を照射しながらレチクル４１を移動させることで潜像Ｓ２を形成した後、レチクル４１を停止させてフォトレジスト膜Ｒ１に露光光を継続して照射することで潜像Ｓ１を形成するようにしてもよい。
【００３０】
次に、図３−３に示すように、潜像Ｓ１、Ｓ２が形成されたフォトレジスト膜Ｒ１を現像することで、フォトレジスト膜Ｒ１に開口部Ｋ１を形成する。ここで、潜像Ｓ１が形成された部分では、フォトレジスト膜Ｒ１が完全に除去されるとともに、潜像Ｓ２が形成された部分では、フォトレジスト膜Ｒ１が完全に感光されていないため、フォトレジスト膜Ｒ１が完全に除去されることなく、フォトレジスト膜Ｒ１が裾を引いたように残り、開口部Ｋ１の壁面に傾斜面が形成される。
【００３１】
次に、図３−４に示すように、開口部Ｋ１が形成されたフォトレジスト膜Ｒ１をマスクとして絶縁層３２の異方性エッチングを行うことで、絶縁層３２に開口部３３を形成する。ここで、絶縁層３２の異方性エッチングを行う際に、フォトレジスト膜Ｒ１と絶縁層３２のエッチングの選択比を調整し、絶縁層３２がエッチングされるとともに、フォトレジスト膜Ｒ１もある程度エッチングされるようにすることができる。そして、絶縁層３２がエッチングされるとともに、フォトレジスト膜Ｒ１もある程度エッチングされるようにすることで、絶縁層３２をエッチングしながら、フォトレジスト膜Ｒ１の開口部Ｋ１の傾斜面を後退させることができる。そして、フォトレジスト膜Ｒ１の開口部Ｋ１の傾斜面を後退させながら、絶縁層３２をエッチングすることで、フォトレジスト膜Ｒ１の開口部Ｋ１の傾斜面を絶縁層３２の開口部３３の壁面に転写し、絶縁層３２の開口部３３の壁面に傾斜面を形成することができる。
【００３２】
次に、図３−５に示すように、アッシングなどの方法によって、絶縁層３２上のフォトレジスト膜Ｒ１を除去する。そして、必要に応じてバリアメタルを成膜した後、ＰＶＤを行うことで、開口部３３の壁面が覆われるようにして、絶縁層３２上にシード層３４を形成する。
【００３３】
次に、図３−６に示すように、電解めっきなどの方法によって、開口部３３内に埋め込まれた埋め込み導体３５をシード層３４上に形成する。なお、この後にシード層３４および埋め込み導体３５に対し熱処理を施して、シード層３４と埋め込み導体３５の材料を結晶成長させるとともに、両者を一体化させてもよい。
【００３４】
次に、図３−７に示すように、ＣＭＰによって、絶縁層３２の表面上の埋め込み導体３５およびシード層３４を除去することで、絶縁層３２の表面を露出させるとともに、埋め込み導体３５を平坦化する。
【００３５】
これにより、開口部３３の互いに対向する壁面のうちの一方側を他方側に対してより傾斜させることが可能となり、ＰＶＤにてシード層３４を開口部３３内に形成する際に、半導体ウェハの中央から端部に向かう成膜の飛来成分が、開口部３３の半導体ウェハの中心側の壁面に到達し易くすることが可能となる。このため、開口部３３の壁面全体に傾斜部を設けることなく、開口部３３の半導体ウェハの中心側の壁面に形成されるシード層３４を厚膜化することができ、半導体集積回路の高集積化に支障をきたすのを抑制しつつ、埋め込み導体３５にボイドが発生するのを低減することができる。
【００３６】
例えば、潜像Ｓ１を形成する時の露光光の照射量を１００％とすると、潜像Ｓ２を形成する時の露光光の照射量は７０％とすることができる。また、レチクル４１をずらす量は、例えば、１５ｎｍとすることができる。そして、レチクル４１をずらさない場合には、開口部３３の壁面の傾斜角は約１度であったのに対し、レチクル４１をずらした場合には、開口部３３の壁面に約５度の傾斜角をつけることができた。
そして、径が３００ｍｍの半導体ウェハについて、中心から１３０ｍｍ程度離れた開口部３３に形成されたシード層３４において、最も薄い部分の膜厚は、レチクル４１をずらさない場合には３ｎｍであったのに対して、レチクル４１をずらした場合には５ｎｍであった。
【００３７】
（第４実施形態）
図４−１は、本発明の第４実施形態に係る半導体装置の開口部の中心側の側壁の傾斜方向を示す平面図である。
図４−１において、半導体ウェハＷ１１は、その中心の左右上下に４個の領域Ｒ１ａ〜Ｒ１ｄに区画されている。そして、半導体ウェハＷ１１の左側の領域Ｒ１ａでは、右側にレチクルをずらすことで、右側の側壁を傾斜させることができる。また、半導体ウェハＷ１１の上側の領域Ｒ１ｂでは、下側にレチクルをずらすことで、下側の側壁を傾斜させることができる。また、半導体ウェハＷ１１の右側の領域Ｒ１ｃでは、左側にレチクルをずらすことで、左側の側壁を傾斜させることができる。また、半導体ウェハＷ１１の下側の領域Ｒ１ｄでは、上側にレチクルをずらすことで、上側の側壁を傾斜させることができる。
【００３８】
（第５実施形態）
図４−２は、本発明の第５実施形態に係る半導体装置の開口部の中心側の側壁の傾斜方向を示す平面図である。
図４−２において、半導体ウェハＷ１２は、その中心の左右上下および同心円状に９個の領域Ｒ２ａ〜Ｒ２ｉに区画されている。そして、半導体ウェハＷ１２の中心から遠い左側の領域Ｒ２ａでは、レチクルを右側に比較的大きくずらすことで、右側の側壁を比較的大きく傾斜させることができる。また、半導体ウェハＷ１２の中心から遠い上側の領域Ｒ２ｂでは、レチクルを下側に比較的大きくずらすことで、下側の側壁を比較的大きく傾斜させることができる。また、半導体ウェハＷ１２の中心から遠い右側の領域Ｒ２ｃでは、レチクルを左側に比較的大きくずらすことで、左側の側壁を比較的大きく傾斜させることができる。また、半導体ウェハＷ１２の中心から遠い下側の領域Ｒ２ｄでは、レチクルを上側に比較的大きくずらすことで、上側の側壁を比較的大きく傾斜させることができる。
【００３９】
また、半導体ウェハＷ１２の中心に近い左側の領域Ｒ２ｅでは、レチクルを右側に比較的小さくずらすことで、右側の側壁を比較的小さく傾斜させることができる。また、半導体ウェハＷ１２の中心に近い上側の領域Ｒ２ｆでは、レチクルを下側に比較的小さくずらすことで、下側の側壁を比較的小さく傾斜させることができる。また、半導体ウェハＷ１２の中心に近い右側の領域Ｒ２ｇでは、レチクルを左側に比較的小さくずらすことで、左側の側壁を比較的小さく傾斜させることができる。また、半導体ウェハＷ１２の中心に近い下側の領域Ｒ２ｈでは、レチクルを上側に比較的小さくずらすことで、上側の側壁を比較的小さく傾斜させることができる。
【００４０】
また、半導体ウェハＷ１２の中心の近傍の領域Ｒ２ｉでは、レチクルをずらさないよういにすることで、開口部の側壁を傾斜させないようにすることができる。
【００４１】
（第６実施形態）
図４−３は、本発明の第６実施形態に係る半導体装置の開口部の中心側の側壁の傾斜方向を示す平面図である。
図４−３において、半導体ウェハＷ１３は、その中心の左右上下および斜めに８個の領域Ｒ３ａ〜Ｒ３ｈに区画されている。そして、半導体ウェハＷ１３の左側の領域Ｒ３ａでは、右側にレチクルをずらすことで、右側の側壁を傾斜させることができる。また、半導体ウェハＷ１３の上側の領域Ｒ３ｃでは、下側にレチクルをずらすことで、下側の側壁を傾斜させることができる。また、半導体ウェハＷ１３の右側の領域Ｒ３ｅでは、左側にレチクルをずらすことで、左側の側壁を傾斜させることができる。また、半導体ウェハＷ１３の下側の領域Ｒ３ｇでは、上側にレチクルをずらすことで、上側の側壁を傾斜させることができる。
【００４２】
また、半導体ウェハＷ１３の左上の領域Ｒ３ｂでは、右下にレチクルをずらすことで、右側および下側の側壁を傾斜させることができる。また、半導体ウェハＷ１３の右上の領域Ｒ３ｄでは、左下にレチクルをずらすことで、左側および下側の側壁を傾斜させることができる。また、半導体ウェハＷ１３の右下の領域Ｒ３ｆでは、左上にレチクルをずらすことで、左側および上側の側壁を傾斜させることができる。また、半導体ウェハＷ１３の左下の領域Ｒ３ｈでは、右上にレチクルをずらすことで、右側および上側の側壁を傾斜させることができる。
【００４３】
（第７実施形態）
図４−４は、本発明の第７実施形態に係る半導体装置の開口部の中心側の側壁の傾斜方向を示す平面図である。
図４−４において、半導体ウェハＷ１４は、その中心の左右上下および同心円状に８個の領域Ｒ４ａ〜Ｒ４ｈに区画されている。そして、半導体ウェハＷ１４の中心から遠い左側の領域Ｒ４ａでは、レチクルを右側に比較的大きくずらすことで、右側の側壁を比較的大きく傾斜させることができる。また、半導体ウェハＷ１４の中心から遠い上側の領域Ｒ４ｂでは、レチクルを下側に比較的大きくずらすことで、下側の側壁を比較的大きく傾斜させることができる。また、半導体ウェハＷ１４の中心から遠い右側の領域Ｒ４ｃでは、レチクルを左側に比較的大きくずらすことで、左側の側壁を比較的大きく傾斜させることができる。また、半導体ウェハＷ１４の中心から遠い下側の領域Ｒ４ｄでは、レチクルを上側に比較的大きくずらすことで、上側の側壁を比較的大きく傾斜させることができる。
【００４４】
また、半導体ウェハＷ１４の中心に近い左側の領域Ｒ４ｅでは、レチクルを左右に比較的小さくずらすことで、領域Ｒ４ａ、Ｒ４ｅの開口部の間口の幅を一致させつつ、左右の側壁を比較的小さく傾斜させることができる。また、半導体ウェハＷ１４の中心に近い上側の領域Ｒ４ｆでは、レチクルを上下に比較的小さくずらすことで、領域Ｒ４ａ、Ｒ４ｆの開口部の間口の幅を一致させつつ、上下の側壁を比較的小さく傾斜させることができる。また、半導体ウェハＷ１４の中心に近い右側の領域Ｒ４ｇでは、レチクルを左右に比較的小さくずらすことで、領域Ｒ４ａ、Ｒ４ｇの開口部の間口の幅を一致させつつ、左右の側壁を比較的小さく傾斜させることができる。また、半導体ウェハＷ１４の中心に近い下側の領域Ｒ４ｈでは、レチクルを上下に比較的小さくずらすことで、領域Ｒ４ａ、Ｒ４ｈの開口部の間口の幅を一致させつつ、上下の側壁を比較的小さく傾斜させることができる。
【００４５】
なお、半導体ウェハを区画した領域ごとにレチクルのずらし方向やずらし量を調整する場合、フォトレジストを露光する時のショットごとに行うことができる。例えば、１個のチップ領域が１ショットに対応している場合、１個のチップごとにレチクルのずらし方向やずらし量を調整することができ、４個のチップ領域が１ショットに対応している場合、４個のチップごとにレチクルのずらし方向やずらし量を調整することができる。
【図面の簡単な説明】
【００４６】
【図１】本発明の第１実施形態に係る半導体装置の概略構成を示す平面図および断面図。
【図２】本発明の第２実施形態に係る半導体装置の概略構成を示す平面図および断面図。
【図３−１】本発明の第３実施形態に係る半導体装置の製造方法を示す断面図。
【図３−２】本発明の第３実施形態に係る半導体装置の製造方法を示す断面図。
【図３−３】本発明の第３実施形態に係る半導体装置の製造方法を示す断面図。
【図３−４】本発明の第３実施形態に係る半導体装置の製造方法を示す断面図。
【図３−５】本発明の第３実施形態に係る半導体装置の製造方法を示す断面図。
【図３−６】本発明の第３実施形態に係る半導体装置の製造方法を示す断面図。
【図３−７】本発明の第３実施形態に係る半導体装置の製造方法を示す断面図。
【図４−１】本発明の第４実施形態に係る半導体装置の開口部の中心側の側壁の傾斜方向を示す平面図。
【図４−２】本発明の第５実施形態に係る半導体装置の開口部の中心側の側壁の傾斜方向を示す平面図。
【図４−３】本発明の第６実施形態に係る半導体装置の開口部の中心側の側壁の傾斜方向を示す平面図。
【図４−４】本発明の第７実施形態に係る半導体装置の開口部の中心側の側壁の傾斜方向を示す平面図。
【符号の説明】
【００４７】
Ｗ１、Ｗ２、Ｗ１１〜Ｗ１４  半導体ウェハ、Ｃ１ａ〜Ｃ１ｅ、Ｃ２ａ〜Ｃ２ｅ  チップ領域、１１、２１、３１  下地層、１２、２２、３２  絶縁層、１３ａ〜１３ｅ、２３ａ〜２３ｅ、Ｋ１、３３  開口部、１４ａ〜１４ｅ、２４ａ〜２４ｅ、３４  シード層、１５ａ〜１５ｅ、２５ａ〜２５ｅ、３５  埋め込み導体、Ｒ１  フォトレジスト膜、Ｓ１、Ｓ２  潜像、４１  レチクル、４２  遮光膜
【図１】
2010093043.tif 000003
【図２】
2010093043.tif 000004
【図３−１】
2010093043.tif 000005
【図３−２】
2010093043.tif 000006
【図３−３】
2010093043.tif 000007
【図３−４】
2010093043.tif 000008
【図３−５】
2010093043.tif 000009
【図３−６】
2010093043.tif 000010
【図３−７】
2010093043.tif 000011
【図４−１】
2010093043.tif 000012
【図４−２】
2010093043.tif 000013
【図４−３】
2010093043.tif 000014
【図４−４】
2010093043.tif 000015