(57)【要約】【課題】パルス符号幅変調（ＰＣＷＭ）モータ駆動システムの詳細な構造上および動作上の特徴を開示すること。【解決手段】このモータ駆動システムは、３相永久磁石式ＡＣ（PMAC）モータのロータ位置を検出せずに、モータを正弦波信号によってオープンループ制御することを特徴とする。本システムは音響雑音を軽減するため、超音波搬送周波数（例えば約20kHz）を用いている。また、ハードウェア構成を最小限に抑えながらも、一つのＡＳＩＣだけで各種用途のモータ動作要求事項を満たすことができる、きわめてコストパフォーマンスの高いモータ駆動システムである。本システムは、ＡＣ／ＤＣ変換器、専用集積回路（ASIC）、ゲートドライブ／パワートランジスタ回路、およびＤＣ／ＤＣステップダウン・チョッパによって構成され、３相ＡＣモータを駆動する。【選択図】図１
2010011728.tif 000002
【特許請求の範囲】
【請求項１】
パルス符号幅変調（ＰＣＷＭ）方式を用いたモータ駆動システムであって、３相ＡＣモータを正弦波信号によりセンサレス・オープンループで駆動でき、
該ＰＣＷＭ方式を用いたモータ駆動システムは、
（１）ＤＣバス電圧をゲートドライブ／パワートランジスタ回路に供給するＡＣ／ＤＣ変換器と、
（２）ＰＣＷＭ信号エンコーダから単位正弦関数表番地 n を受信したときに、前記ＰＣＷＭ信号エンコーダに単位正弦関数値 nuを提供する最大振幅正弦関数から成る単位正弦関数表と、
（３）前記ＰＣＷＭ信号エンコーダからマシン周波数 fmを受信したときに、前記ＰＣＷＭ信号エンコーダにマシン電圧 vmを出力する周波数／電圧（Ｖ／Ｆ）関数表と、
（４）加減速定数 kadとコマンド周波数 fc に基づき、前記マシン周波数 fm と前記マシン電圧 vm を更新し、また、周波数増倍係数 kfmf を使用して求めた前記単位正弦関数表番地 nを前記単位正弦関数表に入力して得られる前記単位正弦関数値 nuと前記マシン電圧 vm に基づき、ＰＣＷＭ値 d を算出し、これをＰＣＷＭ信号デコーダに提供する有限状態機械から成る前記ＰＣＷＭ信号エンコーダと、
（５）直列に接続されたＤフリップフロップ、７ビット・アップカウンタおよびトグル・フリップフロップから成り、前記ＰＣＷＭ信号エンコーダから入力された前記ＰＣＷＭ値 d に基づいて、中央変調パルス幅変調（ＰＷＭ）信号 g を前記ゲートドライブ／パワートランジスタ回路に出力する前記ＰＣＷＭ信号デコーダと、
（６）前記ＰＣＷＭ信号デコーダから出力される前記中央変調ＰＷＭ信号 g に対応して、前記ＤＣバス電圧をオンオフ変調する前記ゲートドライブ／パワートランジスタ回路とから成り、
前記オンオフ変調された前記ＤＣバス電圧を前記３相ＡＣモータに印加して駆動することを特徴とする、ＰＣＷＭ方式を用いたモータ駆動システム。
【請求項２】
請求項１に記載のＰＣＷＭ方式を用いたモータ駆動システムであって、さらにＤＣ／ＤＣステップダウン・チョッパを含み、
該ＤＣ／ＤＣステップダウン・チョッパは、
前記ＤＣバス電圧を入力して、前記ゲートドライブ／パワートランジスタ回路の制御用ＤＣ電源と専用大規模集積回路（ＡＳＩＣ）のＤＣ電源を供給することを特徴とする、ＰＣＷＭ方式を用いたモータ駆動システム。
【請求項３】
請求項２に記載のＰＣＷＭ方式を用いたモータ駆動システムであって、
前記ＤＣバス電圧は、約 150vdcから約 300vdc の間の範囲にあり、
前記ＤＣ／ＤＣステップダウン・チョッパは、前記ＤＣバス電圧を約 15vdc および約 5vdc の前記制御用ＤＣ電源に変換して、前記ゲートドライブ／パワートランジスタ回路に供給し、
前記ＤＣ／ＤＣステップダウン・チョッパは、前記ＤＣバス電圧を約 3.3vdc の前記ＤＣ電源に変換して、前記ＡＳＩＣに供給することを特徴とする、ＰＣＷＭ方式を用いたモータ駆動システム。
【請求項４】
請求項２に記載のＰＣＷＭ方式を用いたモータ駆動システムであって、
前記ＡＳＩＣは、
クロック発生器と、
前記単位正弦関数表と、
前記Ｖ／Ｆ関数表と、
前記ＰＣＷＭ信号エンコーダと、
前記ＰＣＷＭ信号デコーダとから成り、
すべてデジタル回路により小型化したことを特徴とする、ＰＣＷＭ方式を用いたモータ駆動システム。
【請求項５】
請求項４に記載のＰＣＷＭ方式を用いたモータ駆動システムであって、
前記クロック発生器は、
クロック信号ＣＫ１、ＣＫ３およびＣＫ５を前記ＰＣＷＭ信号エンコーダに供給し、クロック信号ＣＫ１、ＣＫ３およびＣＫ４を前記ＰＣＷＭ信号デコーダに供給することを特徴、ＰＣＷＭ方式を用いたモータ駆動システム。
【請求項６】
請求項５に記載のＰＣＷＭ方式を用いたモータ駆動システムであって、
前記ＰＣＷＭ信号エンコーダはさらに、
電源投入時に前記クロックＣＫ５の周期ごとに、前記加減速定数 kad を外部から入力し、
前記電源投入時に前記クロックＣＫ５の周期ごとに、前記周波数増倍係数 kfmf を外部から入力し、
モータ起動後には前記クロックＣＫ５の周期ごとに、前記コマンド周波数 fcを外部から入力し、
前記マシン周波数 fmおよび前記マシン電圧 vm を前記クロックＣＫ５の周期ごとに、更新し、
複数の前記ＰＣＷＭ値 d を前記クロックＣＫ３の周期ごとに更新して、前記ＰＣＷＭ信号デコーダに提供することを特徴とする、ＰＣＷＭ方式を用いたモータ駆動システム。
【請求項７】
請求項６に記載のＰＣＷＭ方式を用いたモータ駆動システムであって、
前記ＰＣＷＭ信号エンコーダは、前記ＰＣＷＭ信号デコーダに前記ＰＣＷＭ値 d を供給し、
前記ＰＣＷＭ信号デコーダは、前記ゲートドライブ／パワートランジスタ回路に複数の前記中央変調ＰＷＭ信号 g を出力し、
前記ゲートドライブ／パワートランジスタ回路は、Ｕ相上アームおよびＵ相下アームと、Ｖ相上アームおよびＶ相下アームと、Ｗ相上アームおよびＷ相下アームとから成り、各相のアームは上下に直列接続されて、前記各相を前記複数の前記中央変調ＰＷＭ信号 g によって前記ＤＣバス電圧を前記オンオフ変調することにより、３個の正弦波モータ駆動信号Ｕ、ＶおよびＷをつくって、前記３相ＡＣモータに印加することを特徴とする、ＰＣＷＭ方式を用いたモータ駆動システム。
【請求項８】
請求項５に記載のＰＣＷＭ方式を用いたモータ駆動システムであって、
前記ＰＣＷＭ信号エンコーダは、前記電源投入時に前記クロックＣＫ５の割込み周期ごとに、前記加減速定数 kad と前記周波数増倍係数 kfmf を外部から入力して、それぞれ、周波数増分レジスタ対ＤＥと周波数増倍レジスタＦとに保持し、また、前記モータ起動後には前記クロックＣＫ５の割込み周期ごとに、前記コマンド周波数 fc を外部から入力して、前記マシン周波数 fm および前記マシン電圧 vm を更新するように動作し、
前記ＰＣＷＭ信号エンコーダはさらに、
（１）前記コマンド周波数 fc が前記マシン周波数 fm と等しいかどうかを判別し、fc= fm である場合には前記マシン周波数fm の更新を終了し、その他の場合には前記マシン周波数 fm の前記更新を継続し続ける比較器と、
（２）前記マシン周波数 fm を記憶するマシン周波数レジスタ対ＢＣと、
（３）前記マシン周波数レジスタ対ＢＣの内容を前記周波数増分レジスタ対ＤＥの内容によって増分または減分して前記マシン周波数レジスタ対ＢＣの内容を更新し、さらに前記マシン周波数レジスタＢの内容を前記マシン周波数 fm とする加減算要素と、
（４）単位正弦関数表走査速度を更新するため、前記マシン周波数レジスタ対ＢＣの前記内容に前記周波数増倍レジスタＦの内容を乗算し、乗算結果を２で割って単位正弦関数表番地増分値を求め、正弦関数表番地増分レジスタ対ＰＱに格納する乗算要素と、
（５）前記マシン周波数 fm の一次関数である前記マシン電圧 vm を出力する前記Ｖ／Ｆ関数表と、
（６）前記ＰＣＷＭ信号デコーダへの入力としての前記複数の前記ＰＣＷＭ値 d を生成するために、前記マシン電圧 vm を記憶するマシン電圧レジスタＧによって構成したことを特徴とする、ＰＣＷＭ方式を用いたモータ駆動システム。
【請求項９】
請求項８に記載のＰＣＷＭ方式を用いたモータ駆動システムであって、各種モータの加減速度仕様を満たすために、前記加減速定数 kadを外部から選択的に入力できるようにしたことを特徴とする、ＰＣＷＭ方式を用いたモータ駆動システム。
【請求項１０】
請求項８に記載のＰＣＷＭ方式を用いたモータ駆動システムであって、
前記マシン周波数レジスタ対ＢＣ、前記周波数増分レジスタ対ＤＥ、および前記正弦関数表番地増分レジスタ対ＰＱは、よりきめ細かな周波数制御を行うために、つぎのＣＫ５の割込み周期まで小数値を保持するように、２倍精度レジスタによって構成したことを特徴とする、ＰＣＷＭ方式を用いたモータ駆動システム。
【請求項１１】
請求項５に記載のＰＣＷＭ方式を用いたモータ駆動システムであって、
前記ＰＣＷＭ信号エンコーダは、前記クロックＣＫ３の割込み周期ごとに、前記単位正弦関数表番地 n を更新して前記ＰＣＷＭ値 d を前記ＰＣＷＭ信号デコーダに出力し、単位正弦関数表走査速度を変えることによって、前記モータ駆動システムの出力周波数を制御し、
該ＰＣＷＭ信号エンコーダはさらに、
（１）前記単位正弦関数表からの前記単位正弦関数値 nuを保持する単位正弦関数レジスタＨと、
（２）前記Ｖ／Ｆ関数表からの前記マシン電圧 vmを保持するマシン電圧レジスタＧと、
（３）前記単位正弦関数表番地 n を保持する単位正弦関数表番地レジスタ群ＭＮＬと、
（４）前回の前記クロックＣＫ５の割込み周期における正弦関数表番地増分値を保持する前記正弦関数表番地増分レジスタ対ＰＱと、
（５）前記単位正弦関数表番地レジスタ群ＭＮＬの内容を前記正弦関数表番地増分レジスタ対ＰＱの内容および桁上げで増分して、前記単位正弦関数表番地 n を更新し、前記単位正弦関数表番地レジスタ対ＭＮの前記内容を前記単位正弦関数表番地 n とする第１加算要素と、
（６）前記単位正弦関数表番地 n を入力して、前記単位正弦関数値 nuを求め、前記単位正弦関数レジスタＨに格納する前記単位正弦関数表と、
（７）前記単位正弦関数表走査速度の更新サブプログラムと、
（８）前記単位正弦関数表番地レジスタ対ＭＮに記憶された前記単位正弦関数表番地 n を、240°の位相角と等価な 480増分して、３相の前記単位正弦関数値 nuを得る動作を３回繰り返して、前記単位正弦関数表番地 n の更新をする第２加算要素と、
（９）前記単位正弦関数表番地レジスタＭＮの前記内容を単位正弦関数表の長さ 720と比較する第１の比較器と、
（１０）前記単位正弦関数表番地 n が前記単位正弦関数表の長さ 720を超えるときは、前記正弦関数表番地レジスタ対ＭＮの内容から前記単位正弦関数表の長さ 720 を減算して、前記単位正弦関数表番地 n をリセットする減算要素と、
（１１）前記３相の前記単位正弦関数表番地 n の更新が完了したかどうかを判別する第２の比較器とから構成したことを特徴とする、ＰＣＷＭ方式を用いたモータ駆動システム。
【請求項１２】
請求項１１に記載のＰＣＷＭ方式を用いたモータ駆動システムであって、各種モータの最大出力周波数仕様を満たすために、前記周波数増倍係数 kfmf を外部からプログラムして入力できるようにしたことを特徴とする、ＰＣＷＭ方式を用いたモータ駆動システム。
【請求項１３】
請求項１１に記載のＰＣＷＭ方式を用いたモータ駆動システムであって、
前記マシン周波数レジスタ対ＢＣ、前記単位正弦関数表番地レジスタ群ＭＮＬ、および前記正弦関数表番地増分レジスタ対ＰＱは、よりきめ細かな周波数制御を行うために、つぎのＣＫ３の割込み周期まで小数値を保持するように、２倍精度レジスタによって構成したことを特徴とする、ＰＣＷＭ方式を用いたモータ駆動システム。
【請求項１４】
請求項５に記載のＰＣＷＭ方式を用いたモータ駆動システムであって、
前記ＰＣＷＭ信号エンコーダは、前記クロックＣＫ３の割込み周期ごとに、前記単位正弦関数値 nu に前記マシン電圧 vm を乗算して得られる部分正弦関数値 nf の瞬時振幅値を、一定周期幅をもつ単位ＰＷＭパルス間隔内の前記ＰＣＷＭ値 d に変換することによって、前記モータ駆動システムの出力電圧を制御し、
該ＰＣＷＭ信号エンコーダはさらに、
（１）前記単位正弦関数表からの前記単位正弦関数値 nuを保持する単位正弦関数レジスタＨと、
（２）前記Ｖ／Ｆ関数表からの前記マシン電圧 vmを保持するマシン電圧レジスタＧと、
（３）前記単位正弦関数値 nu が正であるかどうかを判別する比較器と、
（４）前記単位正弦関数値 nu が正である場合は、前記単位正弦関数レジスタＨの内容に前記マシン電圧レジスタＧの内容を乗算し、それ以外の場合には前記単位正弦関数レジスタＨの前記内容の１の補数をとった後で乗算を行う乗算要素と、
（５）前記乗算要素の乗算結果の上位８ビットは前記部分正弦関数値 nf の絶対値であり、これを保持する部分正弦関数レジスタＡと、
（６）h80 を前記部分正弦関数レジスタＡの内容に加算し、前記単位正弦関数値 nuが正である場合は、前記加算要素の結果の１の補数をとり、それ以外の場合には前記加算要素の前記結果に何もしない加算要素と、
（７）前記加算要素の前記結果から得られるＰＷＭ片側変調オフ期間値 2d を保持するレジスタと、
（８）前記ＰＷＭ片側変調オフ期間値 2d を２で割って、前記ＰＣＷＭ信号デコーダへの入力となるＰＷＭ中央変調前半オフ期間値を表す前記ＰＣＷＭ値 d を得る除算要素とによって構成されることを特徴とする、ＰＣＷＭ方式を用いたモータ駆動システム。
【請求項１５】
請求項１４に記載のＰＣＷＭ方式を用いたモータ駆動システムであって、
前記乗算要素および前記加算要素が、-127 から 127の前記瞬時振幅値をもつ前記部分正弦関数値 nf を、前記一定周期幅をもつ前記単位ＰＷＭパルス間隔内の、 0 から 255の大きさのパルス幅値 pwに変換するように構成したことを特徴とする、ＰＣＷＭ方式を用いたモータ駆動システム。
【請求項１６】
請求項５に記載のＰＣＷＭ方式を用いたモータ駆動システムであって、
前記ＰＣＷＭ信号デコーダは、前記３相ＡＣモータ駆動のために３個のチャネルから成り、前記ＰＣＷＭ信号エンコーダから３個の前記ＰＣＷＭ値 d を入力して、前記ゲートドライブ／パワートランジスタ回路への６個の前記中央変調ＰＷＭ信号 g を生成するように構成し、
該ＰＣＷＭ信号デコーダはさらに、
（１）前記ＰＣＷＭ信号エンコーダからの前記３個の前記ＰＣＷＭ値 d は、符号化された３相の正弦波モータ駆動信号Ｕ、ＶおよびＷを表し、
（２）前記クロック発生器は、マシンクロック信号を生成するため、前記クロック信号ＣＫ１を前記７ビット・アップカウンタおよび前記トグル・フリップフロップに供給し、前縁ロード信号を生成するため、前記クロック信号ＣＫ３を前記Ｄフリップフロップ、前記７ビット・アップカウンタおよび前記トグル・フリップフロップに供給し、
中間点ロード信号を生成するため、前記クロック信号ＣＫ４を前記Ｄフリップフロップ、前記７ビット・アップカウンタおよび前記トグル・フリップフロップに供給し、
（３）前記Ｄフリップ・フロップは、前記ＰＣＷＭ信号エンコーダから入力される前記３個の前記ＰＣＷＭ値 d を保持し、
前記クロック信号ＣＫ３を受信したときには、前記単位ＰＷＭパルス間隔内の中間点より前の前半極性反転信号生成のため、前記保持したデータ d の１の補数データ d を、
前記クロック信号ＣＫ４を受信したときには、前記単位ＰＷＭパルス間隔内の中間点より後ろの後半極性反転信号生成のため、前記保持したデータ d を、それぞれ前記７ビット・アップカウンタに供給し、
（４）前記７ビット・アップカウンタは、前記クロック信号ＣＫ１によってカウントアップを行い、カウンタの内容がフルになったときに、前記単位ＰＷＭパルス間隔内の前記中間点より前と後の２回の桁上げ信号 cryを前記トグル・フリップフロップに、それぞれ、前記前半極性反転信号と前記後半極性反転信号として出力し、
（５）前記トグル・フリップフロップは、前記２回の桁上げ信号 cry を受信することによって出力信号の極性を反転し、該出力信号は前記６個の前記中央変調ＰＷＭ信号 g のうちの１個であり、
これら時間軸上で復号された前記６個の前記中央変調ＰＷＭ信号 g が前記ゲートドライブ／パワートランジスタ回路の３相の上チャネルおよび下チャネルの入力信号として供給されることを特徴とする、ＰＣＷＭ方式を用いたモータ駆動システム。
【請求項１７】
請求項１６に記載のＰＣＷＭ方式を用いたモータ駆動システムであって、
前記単位ＰＷＭパルス間隔内の６個のパワートランジスタのオンオフ動作によって、片側変調ＰＷＭ信号では前記パワートランジスタの異なる相の上アームと下アームの相互導通が１回起こるのに対して、前記中央変調ＰＷＭ信号 g では前記相互導通が２回生じるので、よりきめ細かな電流波形となり、モータ駆動がさらに滑らかになることを特徴とする、ＰＣＷＭ方式を用いたモータ駆動システム。
【請求項１８】
パルス符号幅変調（ＰＣＷＭ）方式を用いて３相ＡＣモータを正弦波信号によって駆動する方法であって、
単位正弦関数表番地 n に基づいて、最大振幅正弦関数から成る単位正弦関数表から単位正弦関数値 nu をとり出すことと、
マシン周波数 fm に基づいて、電圧／周波数（Ｖ／Ｆ）関数表からマシン電圧 vm をとり出すことと、
加減速定数 kad およびコマンド周波数 fc に基づいて、前記マシン周波数 fm と前記マシン電圧 vm を周期的に更新することと、
周波数増倍係数 kfmf と前記マシン電圧 vm および前記単位正弦関数値 nu に基づいて、部分正弦関数値 nf を演算して、複数のＰＣＷＭ値 d を生成することと、
前記複数のＰＣＷＭ値 d に基づいて、複数の中央変調パルス幅変調信号 g を生成することと、
３相ＡＣモータを駆動するため、前記複数の中央変調ＰＷＭ信号 g によってＤＣバス電圧を変調することとより成ることを特徴とする方法。
【請求項１９】
モータ駆動システムであって、
単位正弦関数表番地 n に基づいて、最大振幅正弦関数から成る単位正弦関数表から単位正弦関数値 nu をとり出す手段と、
マシン周波数 fm に基づいて、電圧／周波数（Ｖ／Ｆ）関数表からマシン電圧 vm をとり出す手段と、
周波数増倍係数 kfmf と前記マシン電圧 vm および前記単位正弦関数値 nu に基づいて、部分正弦関数値 nf を演算して、複数のＰＣＷＭ値 d を生成する手段と、
前記複数のＰＣＷＭ値 d に基づいて、複数の中央変調パルス幅変調（ＰＷＭ）信号g を生成する手段と、
３相ＡＣモータを駆動するため、前記複数の中央変調ＰＷＭ信号 g によってＤＣバス電圧を変調する手段とより成ることを特徴とする、モータ駆動システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、可変速度モータ駆動システムに関し、さらに詳しくは、ロータ位置を検出せずに３相永久磁石式ＡＣ（Permanent Magnet AC, PMAC）モータを正弦波信号によりオープンループ駆動することができるパルス符号幅変調（PulseCode Width Modulation, PCWM）方式による可変速度モータ駆動システムに関する。
【背景技術】
【０００２】
Yoshino 他の米国特許 第4634952号（952号特許）”Inverter” には、デジタル通信技術のパルス符号変調（Pulse Code Modulation, PCM）に類似の符号化方法を用いた、正弦波形によるモータ駆動信号の生成についての記載がなされている。しかし、この952号特許に開示されている技術にはいくつかの欠点がある。第１に、この特許では１信号出力周期全体の符号化された正弦波出力信号を、つぎの信号出力周期に備えて準実時間に一時記憶するための高速記憶装置（RandomAccess Memory, RAM）を使用している。したがって、現在の信号出力周期内で、周波数または電圧のレベルを変更することができない。
【０００３】
第２に、952号特許では、電圧/周波数（Voltage/Frequency,V/F）包絡線内で任意に電圧レベルを選択できる機能について述べているが、所望の電圧レベルを選択する方法についての記述がなく、また、モータの負荷レベルを測定するいかなる手段も開示していない。第３に、952特許では、本発明の実施例の単一搬送周波数方式と異なり、同期した信号周波数と搬送周波数を用いている。すなわち、搬送周波数の範囲が 0.94kHz から 1.52kHz であり、この周波数の変化に連動して信号周波数が変化するようになっている。また、952号特許では、特定の出力信号周波数を、基本クロック周波数 6kHz を複雑な構成の可変ステップダウン・カウンタに入力して、そのカウンタ出力から得ている。
【０００４】
第４に、952号特許には、負の単位正弦関数を読取り専用記憶装置（Read Only Memory, ROM）に記憶する方法が記載されていない。第５に、952号号特許に示されているシステム構成では、少なくとも３つの大規模半導体集積回路が必要である。つまり、正弦関数を符号化する２つのマイクロコンピュータ（Central Processing Unit,CPU）と、符号化された正弦関数を復号する１つのゲートアレイとが必要である。
【０００５】
さらに、Yoshino の米国特許 第5420778号（778号特許）”Independent Real Time
Controlof Output Frequency and Voltage of PWM Inverter” にも、モータ駆動のための出力ＰＷＭ信号を生成する符号化方法が記載されている。778号特許の主な目的は、インバータ出力電流をフィードバック信号として用いたインバータ出力電圧の能動制御を行うことである。しかし、778号特許には、ＰＷＭ信号エンコーダおよびＰＷＭ信号デコーダの構成法について開示されていない。さらに、778号特許には、出力信号波形の生成に必要な正弦関数表および基準Ｖ／Ｆ関数表の記憶装置、またはそれらの記憶データを使って所望の変調信号の出力を計算する方法の記述も全くない。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする課題はつぎのとおりである。
（１）３相ＰＭＡＣモータのロータ位置を検出せずに、正弦波を用いてオープンループ駆動できるシステムであること。
（２）モータ駆動正弦波信号の歪率を極力小さくしてアナログ信号に近づけること。
（３）搬送周波数（Carrier Frequency）を超音波領域に設定し、デジタル制御特有の煩わしい音響雑音を軽減すること。
（４）制御回路を簡略化・小型化するために、従来技術のマイコン方式やＤＳＰ方式に代わって、論理部に専用ＬＳＩ（Application Specific IC, ASIC）回路を採用し、アナログ回路やメモリを含まない、フルデジタル構成とすること。
【課題を解決するための手段】
【０００７】
本発明は、例えばファンやコンプレッサなどの用途のためのＰＭＡＣモータをオープンループ制御するためになされた。これらの用途の負荷レベルは、通常、事前に分かっている。したがって、本実施例では、システムを簡略化するために、Ｖ／Ｆ関数をモータ速度の固定関数として定義している。
【０００８】
本実施例の１つの特徴は、有限状態機械（FiniteState Machine）技術を用いることによって、約 51.2us の一定の搬送信号周期ごとに、出力正弦関数の位相角およびそれに対応するＰＷＭ信号のパルス出力幅の更新をする実時間計算機能にある。これにより、約20kHz（= 1/51.2us）の超音波搬送周波数を用いた正弦波信号によってパワートランジスタをオンオフ変調し、デジタル制御特有の煩わしい音響雑音を軽減することが可能となった。この概念は、最大出力電圧に対応する単位正弦関数円の内部に位置し、中間の出力電圧に対応する部分正弦関数円を描くことにより、部分正弦関数の瞬時振幅値とモータ駆動信号出力の単位ＰＷＭパルス間隔内のパルス幅値との関係を明確に定義することによって可能となった。以下に単位正弦関数表およびＶ／Ｆ関数表を用いたＰＷＭ信号の実時間計算手順を、一実施例について詳細に説明する。
【０００９】
本実施例の別の特徴は、２倍精度レジスタを用いることにより１０進数整数計算の小数点以下の計算も行い、四捨五入による結果の桁上げ／桁下げをする計算機能である。これによってさらに精密なデジタル速度制御をすることが可能となり、モータ駆動の安定性が増した。
【００１０】
本実施例の別の特徴は、単一のシリアル通信回線を介して、外部から最大出力周波数および加減速度の設定を行う機能であり、この機能によって単一のＡＳＩＣで、各種モータ駆動用途への多様な適用が可能となった。
【００１１】
本実施例のさらに別の特徴は、中央変調ＰＷＭ信号を採用したことである。通常の片側変調ＰＷＭ信号では、パワートランジスタの上アームと下アームの相互導通が単位ＰＷＭパルス間隔あたり１回生じるのに対して、中央変調ＰＷＭ信号では２回生じる。これにより、デジタル制御に基づく電流波形のリップル周波数が前者の２倍になって、電流波形がよりきめ細かくなり、モータ駆動をより滑らかにできる。
【００１２】
本実施例のさらに別の特徴は、使用するハードウェアが小型なことである。とくにＡＳＩＣは、スモール・アウトライン・パッケージ（SOP）を採用して、単位正弦関数表、Ｖ／Ｆ関数表、クロック発生器、ＰＣＷＭ信号エンコーダ、およびＰＣＷＭ信号デコーダをすべて１つの小さなパッケージ内に収めることができる。
【００１３】
その他の好ましい本実施例の態様や利点は、添付の図面を参照しながら以下の詳細な説明によって順次明らかにしていく。
【図面の簡単な説明】
【００１４】
【図１】本実施例によるモータ駆動システムのブロック図。
【図２】ＡＳＩＣおよびゲートドライブ／パワートランジスタ回路内部の構成を示すブロック図。
【図３】本実施例が使用する単位正弦関数表。ＰＣＷＭ信号エンコーダが単位正弦関数表番地をこの表に入力して対応する単位正弦関数値を得る。
【図４】部分正弦関数の瞬間振幅値と単位ＰＷＭパルス間隔内のパルス幅値との間の関係を示す図。
【図５】単位ＰＷＭパルス間隔内のパルス幅値と部分正弦関数値との間の関数関係を表すグラフ。
【図６】ＣＫ５の割込み周期（約3.6864ms）ごとにＡＳＩＣ内のマシン周波数およびマシン電圧を更新するサブプログラムのフローチャート。
【図７】図６のサブプログラムと協働する単位正弦関数表走査速度の更新サブプログラムのフローチャート。
【図８】ＣＫ３の割込み周期（約51.2us）ごとに単位正弦関数表の単位正弦関数表番地を更新するサブプログラムのフローチャート。
【図９】図８のサブプログラムと協働するＰＣＷＭ数値（ＰＷＭ中央変調前半オフ期間値）の更新サブプログラムのフローチャート。
【図１０】ＰＣＷＭ信号エンコーダが生成したＰＣＷＭ数値がどのようにしてＰＣＷＭ信号デコーダで単位ＰＷＭパルス間隔内のパルス幅値に変換されるかを示すタイムチャート。単位正弦関数が正の場合と負または零の場合について示している。
【図１１】ＰＣＷＭ信号デコーダの出力波形の比較チャート。単位ＰＷＭパルス間隔内で片側変調ＰＷＭ信号および中央変調ＰＷＭ信号の上アームの信号がどのように見えるかを比較して示す。
【図１２】ＡＳＩＣ内のＰＣＷＭ信号デコーダ内部の詳細を示すブロック図。
【図１３】単位正弦関数が正である一例について、中央変調ＰＷＭ信号の上アームからの出力信号の特徴を単位ＰＷＭ信号間隔内の正規化時間の関数として示した図。
【図１４】単位ＰＷＭパルス間隔内の各パワートランジスタの１回のオンオフ動作によって、中央変調ＰＷＭ信号ではパワートランジスタ上下アーム間の相互導通が２回生じるのに対して、通常の片側変調ＰＷＭ信号では１回であることを比較して示した図。
【発明を実施するための形態】
【００１５】
以下に本ＰＣＷＭモータ駆動システムの構造上および動作上の特徴について詳細に説明する。このモータ駆動システムは、３相ＰＭＡＣモータのロータ位置を検出せずに、モータを正弦波信号によってオープンループ制御することを特徴としている。本システムは、音響雑音を軽減するため、約20kHzの超音波搬送周波数を用いており、また、ハードウェア構成を最小限に抑えながらも、一つのＡＳＩＣだけで多様な用途のモータ動作要求事項を満たすことができる、きわめてコストパフォーマンスの高いモータ駆動システムである。
【００１６】
図１を参照して、本発明の一実施例の構成について説明する。外部ホストＣＰＵ01 は、ＵＡＲＴシリアルバス 02 を介してＡＳＩＣ 06 に接続される。単相ＡＣ商用電源入力 03 はＡＣ／ＤＣ変換器 04 に接続され、そのＡＣ入力は、システム仕様によって定まる約150vdcから約300vdcのＤＣバス電圧05 に変換される。ＵＡＲＴシリアルバス 02 からの入力を受けるＡＳＩＣ06 は、実時間演算を行って、ゲートドライブ／パワートランジスタ回路 08 にゲートドライブ入力信号07 を出力する。ついで、ゲートドライブ／パワートランジスタ回路 08 は、３個の正弦波モータ駆動信号 09 を出力して３相ＡＣモータ 10 を駆動する。ＤＣバス電圧 05 は、ＤＣ／ＤＣステップダウン・チョッパ11 とゲートドライブ／パワートランジスタ回路 08 に供給される。ＤＣ／ＤＣステップダウン・チョッパ 11 はさらに、ＡＳＩＣ 06 の電源 12 として約3.3vdcを供給し、また、ゲートドライブ／パワートランジスタ回路 08 の制御用電源 13 および 14 として約5vdc および約15vdcとを供給する。
【００１７】
図２は、本実施例におけるＡＳＩＣ 06 およびゲートドライブ／パワートランジスタ回路 08 内部の構成を示すブロック図である。ＡＳＩＣ 06 は、ＵＡＲＴシリアルバス 02 から入力信号を受信する。２ビット１６進数の加減速定数 kad および５ビット１６進数の周波数増倍係数 kfmf は、電源投入直後にＡＳＩＣ06 に入力され、モータ起動後は代わって８ビット１６進数のコマンド周波数 fc がＡＳＩＣ 06 に入力される。
【００１８】
クロック発生器 21 は、ここには示さないが、ＡＳＩＣ 06 の外部に接続した約10MHz の基準周波数をもった水晶発振器によって動作し、ＡＳＩＣ 06 内のブロックへ、異なる周波数または位相のクロックパルスを提供する。約200ns の反復周期をもつＣＫ１ 28 と、約51.2us の反復周期をもつＣＫ３ 29 はともにクロック信号として、ＰＣＷＭ信号エンコーダ 25 およびＰＣＷＭ信号デコーダ27 に供給される。約51.2us の反復周期をもつＣＫ４ 30 は、ＰＣＷＭ信号デコーダ 27 のクロック信号として供給される。また、約3.6864ms の反復周期をもつＣＫ５ 31 は、ＰＣＷＭ信号エンコーダ 25 のクロック信号として供給される。
【００１９】
本実施例で用いる単位正弦関数表 22 は、0°- 360°間の最大振幅の正弦関数値（127sinθ）に対応する８ビット１６進数値によって構成されている。ただし、負数は１の補数により表されている。ＰＣＷＭ信号エンコーダ25 から単位正弦関数表番地 nが入力されると、単位正弦関数値 nu 24 をＰＣＷＭ信号エンコーダ25 に送り返す。Ｖ／Ｆ関数表 23 は、ＰＣＷＭ信号エンコーダ25 から８ビット１６進数のマシン周波数 fm が入力されると、８ビット１６進数のマシン電圧 vm をＰＣＷＭ信号エンコーダ25 に送り返す。
【００２０】
ＰＣＷＭ信号エンコーダ 25 は、クロックＣＫ１ 28 で動作する有限状態機械である。同エンコーダ 25 は、ＣＫ５31 の割込み周期ごとに、ＵＡＲＴシリアルバス 02 を介して電源投入時には加減速定数kad と周波数増倍係数 kfmf を、モータ起動後にはコマンド周波数 fc をそれぞれ入力して、マシン周波数fm およびマシン電圧 vm を更新する。また、ＣＫ３ 29 の割込み周期ごとに、更新したマシン周波数fm およびマシン電圧 vm  ならびに周波数増倍係数kfmf に基づいて、単位正弦関数値 nu 24 を更新して新しいＰＣＷＭ数値 d 26 を演算し、ＰＣＷＭ信号デコーダ27 に出力する。
【００２１】
ＰＣＷＭ信号デコーダ 27 は、クロックＣＫ１ 28 で動作し、直列に接続されたＤフリップフロップ 32 、７ビット・アップコンバータ34 、およびトグル・フリップフロップ 36 より構成される（図１２参照）。同デコーダ27 は、ＣＫ３ 29 の割込み周期ごとに、ＰＣＷＭ信号エンコーダ 27 から出力されるＰＣＷＭ数値 d 26 を入力し、中央変調ＰＷＭ信号数値 g 07 を、ゲートドライブ／パワートランジスタ回路 08 に出力する。
【００２２】
ゲートドライブ／パワートランジスタ回路 08 は、３相の各対ごとに上下に直列接続されたＵ相の上アーム 15 と下アーム 16 、Ｖ相の上アーム17 と下アーム 18 、ならびにＷ相の上アーム 19 と下アーム20 によって構成される。ＰＣＷＭ信号デコーダ 27 から出力される中央変調ＰＷＭ信号g 07 に基づいて、ＤＣバス電圧 05 を上アームと下アームのパワートランジスタによってオンオフ変調することにより、モータのＵ相、Ｖ相およびＷ相に対応する３個の正弦波モータ駆動信号09をつくり、これを３相ＡＣモータ 10 に印加する。
【００２３】
図３は、本実施例で用いる単位正弦関数表 22 を示す。この表はＰＣＷＭ信号エンコーダ25 が、１６ビット１６進数値の単位正弦関数表番地 n を入力して、８ビット１６進数の単位正弦関数値nu 24 を得るために参照する。
【００２４】
図４は、信号正弦波の瞬間振幅値を表す部分正弦関数値 nf と、255個の離散位置をとることができる単位ＰＷＭパルス間隔内でのパルス幅値pw との関係を図示している。単位正弦関数円は、本実施例で採用している最大振幅に対応する最大半径127 を有する円である。この円の中心から円周方向に0.5 度間隔で720 本の放射状線分が延び、各放射状線分は単位正弦関数の720 通りの異なる位相角を表している。この単位正弦関数円上とその内側に、それと等しいか、またはそれより小さい半径をもつ255 個の円が存在し、それら各円は 255 通りの異なるモータ出力電圧レベルを表している。したがって、数学的には、このデジタルマシンがとることができる正弦波信号の位相と電圧の組合せを表す交差点の数は 720 x 255 個存在する。
【００２５】
３個の正弦波モータ駆動信号09 の出力周波数は、単位正弦関数表の走査速度に比例しており、同表の走査速度は回転円の走査速度と等価であり、マシン周波数fm に周波数増倍係数 kfmf を乗算した積によって決まる。３相正弦波モータ駆動信号09 の出力電圧は、単位正弦関数円上またはその内側の部分正弦関数の半径に比例する。モータ起動後、３相ＡＣモータ10 が回転し始めるとき、それは部分正弦関数円群の中心付近の回転円で始まり、このときの回転円の走査速度はモータの最低回転速度に比例してゆっくりしている。その後、この回転円は加速しながら外側の離散的に位置する軌道の回転円へだんだんと移動していく。最終的に、３相ＡＣモータ10 が最大速度に到達したときには、回転円は最大電圧に対応する最外側の単位正弦関数円上に到達し、モータの最高回転速度に対応する走査速度で回転する。
【００２６】
図５は、本実施例の約 51.2us の単位ＰＷＭパルス間隔内のパルス幅値 pw と部分正弦関数値 nf の瞬時振幅値との関係を示したグラフである。この関係はデジタルマシンの計算に整数のみを用いていることを示している。この両者の正確な数値関係により、約51.2us のＣＫ３ 29 の割込み信号で始まるＰＣＷＭ数値 d 26 の更新演算ごとに、部分正弦関数値nf をパルス幅値 pw に実時間で変換していくことができる。
【００２７】
図６は、本実施例のＰＣＷＭ信号エンコーダ 25 がマシン周波数 fm およびマシン電圧vm を更新するサブプログラムのフローチャートである。S61で、電源投入時にＵＡＲＴシリアルバス 02 を介して加減速定数 kadおよび周波数増倍係数 kfmf がＰＣＷＭ信号エンコーダ 25に入力され、周波数増分レジスタ対Ｄ R63 およびＥ R64 と、周波数増倍係数レジスタＦ R65 とにそれぞれ格納される。ここで、Ｄ R63 は零を記憶し、Ｅ R64 は実際の定数を記憶する。
【００２８】
加減速定数 kad は、各種用途モータの加減速度仕様に適合させるため本実施例のモータ駆動システムの外部で選択できるようにしている。加減速度は４つの選択肢がある。周波数増倍係数 kfmfも、各種用途モータの最大駆動出力周波数仕様に適合させるため外部で選択できるようにしている。ゲートドライブ／パワートランジスタ回路08 から出力する最大駆動周波数は３１個の中から選択できる。
【００２９】
S62 は、ＣＫ５31 の割込み周期（約3.6864ms）ごとにこのサブプログラムに入ることを示し、モータが起動したかどうか調べる。モータ起動後にはS63 へ進み、ＵＡＲＴシリアルバス 02 を介して入力されたコマンド周波数 fcがマシン周波数 fm と等しいかどうかを判別する。コマンド周波数 fc  がマシン周波数 fm と等しい場合には、このサブプログラムを終了する。両者が異なる場合には、S64 で加減算ルーチンに入り、マシン周波数レジスタ対Ｂ R61およびＣ R62 と周波数増分レジスタ対Ｄ R63 およびＥ R64とを用いてマシン周波数 fm を更新する。周波数増分レジスタ対Ｄ R63およびＥ R64 ならびにマシン周波数レジスタ対Ｂ R61 およびＣ R62 はともに、周波数制御精度を向上させるため、つぎのＣＫ５ 31 の割込み周期まで１０進数対応の小数点以下の値を保持することができる２倍精度レジスタ対である。
【００３０】
コマンド周波数 fc がマシン周波数fm  より大きい場合には、最初に周波数増分レジスタＥ R64の内容をマシン周波数レジスタＣ R62 の内容に加算し、続いて周波数増分レジスタＤ R63 の内容および桁上げ値をマシン周波数レジスタＢ R61 の内容に加算する。コマンド周波数 fc がマシン周波数  fm  より小さい場合には、最初にマシン周波数レジスタＣ R62 の内容から周波数増分レジスタＥ R64 の内容を減算し、続いてマシン周波数レジスタＢ R61の内容から周波数増分レジスタＤ R63 の内容および桁下げ値を減算する。
【００３１】
S65 でこのサブプログラムは単位正弦関数表 22 の走査速度更新サブプログラム（図７）に進む。S66 でマシン周波数レジスタＢ R61 の内容がマシン周波数fm  として更新記憶される。S67 で更新されたマシン周波数 fm  をＶ／Ｆ関数表 23 に入力して新しいマシン電圧 vm を得、S68 でこの値をマシン電圧保持レジスタＧ R66 に更新記憶してこのサブプログラムを終了する。
【００３２】
図７は図６中にある S65 の単位正弦関数表 22 の走査速度更新サブプログラムの手順をさらに詳しく説明したフローチャートである。このサブプログラムにおいては、さきにS62 に示したＣＫ５ 31 の割込み周期（約3.6864ms）ごとに、S75 に示す正弦関数表番地増分レジスタ対Ｐ R74およびＱ R75の内容を更新する。S71 でマシン周波数レジスタ対ＢR61 およびＣ R62 の内容がマシン周波数保持レジスタ対ＡＨ R71 およびＡＬ R72 にとり込まれ、S72 で kfmfの値を保持している周波数増倍係数レジスタＦ R65 の内容が、周波数増倍係数保持レジスタＸ R73 にとり込まれる。ついでS73 で乗算Ａ×Ｘを実行する。この乗算結果の上位８ビットは、ＣＫ３ 29 の割込み周期２回分（102.4us）の正弦関数表番地増分値の整数部分を表し、下位８ビットは小数部分を表す。
【００３３】
S74 で上記計算結果を２で割ると、これは、単位ＰＷＭパルス周期ごとの、つまり、ＣＫ３ 29 の割込み周期（約51.2us）ごとの単位正弦関数表番地増分値となる。この値も上位８ビットが整数、下位８ビットが小数を表している。例えば、マシン周波数レジスタ対Ｂ R61およびＣ R62 の内容が最高周波数に対応する hff00（= 255: 整数部分のみで少数部分は零）で、周波数増倍係数レジスタＦR65 の内容が h09（= 9）である場合には、乗算の結果の上位８ビットをとって（256 で割って）、さらに２で割ると、 255 x 9 / 256 / 2 = 4.4824 となる。これが、３個の正弦波モータ駆動信号 09の最高出力周波数 121.6（=4.4824 x 100000 / 51.2 / 720）Hz に対応する、ＣＫ３ 29 の割込み周期あたりの正弦関数表番地増分値である。ここで、4.4824 x 1000000 / 51.2 は１秒あたりの同表番地の増分値、720 は単位正弦関数表 22 の表の長さである。S75 では S74 で得られた結果を正弦関数表番地増分レジスタ対Ｐ R74 およびＱ R75に格納し、このサブプログラムを終了する。
【００３４】
図８は、本実施例のＰＣＷＭ信号エンコーダ 25 が単位正弦関数表番地 n を更新するサブプログラムのフローチャートである。S81に示すように、ＣＫ３ 29 の割込み周期（約51.2us）ごとに本サブプログラムが呼び出される。S82で正弦関数表番地増分レジスタ対Ｐ R74 およびＱ R75 の内容を正弦関数表番地レジスタ群Ｍ R81、Ｎ R82、およびＬ R83 の内容に加算して更新する。正弦関数表番地レジスタ群Ｍ R81、Ｎ R82、 およびＬ R83ならびに正弦関数表番地増分レジスタ対Ｐ R74 およびＱ R75 は、周波数制御精度を向上させるため、つぎのＣＫ３ 29の割込み周期まで小数点以下の値を保持することができる２倍精度レジスタ群／対である。
【００３５】
S82 では最初に正弦関数表番地増分レジスタＱ  R75 の内容を正弦関数表位置レジスタＬ R83 の内容に加算し、続いて正弦関数表番地増分レジスタＰ R74 の内容および桁上げ値を正弦関数表位置レジスタ対Ｍ R81 およびＮ R82 の内容に加算する。これにより、S83 に示すように、正弦関数表番地レジスタ対ＭR81 とＮ R82 の内容は、単位正弦関数表番地n を更新記憶する。S84ではこの更新された単位正弦関数表番地 nを用いて、新しい単位正弦関数値nu を得、これを単位正弦関数レジスタＨに格納する。
【００３６】
S85 で図９に示すＰＣＷＭ信号符号化サブプログラムを呼び出す。S86 で単位正弦関数表番地 n を 480 増分し、単位正弦関数表番地 n を 240°進める。S87 で、S86 で得られた単位正弦関数表番地n を 720 と比較し、単位正弦関数表番地n が 720 を超えない場合には、このサブプログラムはS89 に進む。超えた場合には、このサブプログラムはS88 に進み、S86 で算出した単位正弦関数表番地 n から720 を減算し、単位正弦関数表番地n をリセットする。S82、 S86 および S88 では周波数制御精度の向上のために、つぎのＣＫ３29 の割込み周期までこれらの計算での１０進数対応の少数部分の値をレジスタＱ R75 およびＬ R83 に保持しておく。
【００３７】
S88 の後、このサブプログラムはS89 へ進み、３相の正弦モータ駆動信号 09 の生成が完了したかどうかを確認する。完了していない場合には、このサブプログラムは S84 に戻り、同じプロセスを繰り返す。完了している場合には、このサブプログラムを終了する。
【００３８】
図９は、図８中にある S85 のＰＣＷＭ信号符号化サブプログラムをさらに詳しく説明したフローチャートである。このサブプログラムにおいては、さきにS81 に示したＣＫ３ 29 の割込み周期（約51.2us）ごとに、ＰＣＷＭ数値 d 26 を出力する。S90 では S84 で得られ、単位正弦関数レジスタＨ  R80 に保持されている単位正弦関数値 nu （図８参照）を被乗数として単位正弦関数保持レジスタＡ  R91にとり込む。また、S91では S68で得られ、マシン電圧保持レジスタＧ R66 に保持されているマシン電圧vm を乗数としてマシン電圧レジスタＸ  R92 にとり込む。
【００３９】
S92 で、nu の最上位ビットを確認することによって単位正弦関数値 nu の極性を決定する。最上位ビットが零、すなわち nu  が正である場合には S93 に進み、乗算Ａ×Ｘを実行する。その結果の上位８ビットは、レジスタＡ R93に記憶される。この上位８ビットは、nu >0 の場合は変調オン期間値を表す。下位８ビットはレジスタＸ  R94 に記憶されて上記乗算の１０進数対応の小数値を表すが使用されない。S94 で非変調オン期間値 h80をレジスタＡ R93 の内容に加算すると、これが単位ＰＷＭパルス周期全体のオン期間値となる。S95でレジスタＡ R93 の１の補数を求めて単位ＰＷＭパルス周期全体のオフ期間値を得、このサブプログラムは S99に進む。
【００４０】
単位正弦関数値 nu の最上位ビットが１、すなわち nu が負または零である場合にはS96 に進み、S90 の単位正弦関数保持レジスタＡ  R91 の内容の１の補数を求めて単位正弦関数値 nu のオフ期間値を得る。S97 では、乗算Ａ×Ｘを実行する。その結果の上位８ビットはレジスタＡ R93 に記憶される。この上位８ビットは、nu ≦0 の場合は変調オフ期間値を表す。下位８ビットはレジスタＸ  R94 に記憶されて上記乗算の１０進数対応の小数値を表すが使用されない。S98で、非変調オフ期間値h80 をレジスタＡ R93 の内容に加算すると、これが単位ＰＷＭパルス周期全体のオフ期間値となり、このサブプログラムは S99に進む。
【００４１】
S99 でレジスタＡR93 の内容は、Ｕ相上アーム 15, Ｖ相上アーム 17 およびＷ相上アーム 19 のＰＷＭ片側変調のオフ期間値 2d を表す。nu >0 の場合、この値は 0 ≦ 2d < 127 であり、nu ≦ 0の場合、127≦ 2d ≦ 255 となる。S100 で S99 のレジスタＡR93 の内容を２で割って、計３個のＰＣＷＭ数値 d 26 を得る。これはＵ相上アーム 15, Ｖ相上アーム 17 およびＷ相上アーム 19 の３つのＰＷＭ中央変調前半オフ期間値に対応する。３個のＰＣＷＭ数値 d 26 は、ＰＣＷＭ信号デコーダ 27 に入力される。
【００４２】
図１０は、本実施例のＰＣＷＭ信号エンコーダ 25 が図９のフローチャートに基づいて生成するＰＣＷＭ数値d 26 とＰＣＷＭ信号デコーダ 27 が出力する単位ＰＷＭパルス間隔内のパルス幅値とを関連づけたタイムチャートである。この図では、単位正弦関数値nu  が正の場合と負または零の場合の両方を示している。
【００４３】
ここで、図９を参照しながら実際の数値を用いてnu >0 の場合について考察する。nu= h3e（62）、vm = h80（128）であるものと仮定する。理解を容易にするために、括弧内に１０進数値を示してある。S93で、Ａ×Ｘ =62 X 128 = 7936 である。この乗算結果の上位８ビットをとると、7936/ 256= h1f（31）となる。S94 で上位８ビットに h80 を加算すると h9f（159）となり、ついで S95 でこの結果の１の補数をとるとh60（96）となり、図９の S99 で 2d= 96 < 127 を得る。したがって、S100 の出力は、d = h30（48）であり、これがゲートドライブ／パワートランジスタ回路08 の上アーム 15, 17 および 19 におけるＰＷＭ中央変調前半オフ期間値 d となる。
【００４４】
つぎに、nu = hc1（193）、vm= h80（128）であるものと仮定して、nu ≦ 0の場合について考察する。S96 で hc1（193）の１の補数をとると、h3e（62）が得られる。したがって S97では Ａ×Ｘ = 62 X 128 = 7936 となり、この乗算結果の上位８ビットをとると、7936 / 256 = h1f（31）、S98 で上位８ビットに h80 を加算すると h9f（159）となり、図９の S99 で 2d= 159 > 127 が得られる。したがって、S100 の出力は d = h4f（79）であり、これがゲートドライブ／パワートランジスタ回路08 の上アーム 15, 17 および 19 のＰＷＭ中央変調前半オフ期間値 d となる。
【００４５】
図１１は、ゲートドライブ／パワートランジスタ回路 08 の上アーム出力波形の比較チャートであり、約 51.2us の単位ＰＷＭパルス間隔における通常の片側変調と本実施例による中央変調のオン信号の位置を示している。単位正弦関数値 nu が正の場合、零の場合、および負の場合について比較を行っている。
【００４６】
図１２は、ＡＳＩＣ 06 内のＰＣＷＭ信号デコーダ 27 の内部の詳細を示す本実施例のブロック図である。ＰＣＷＭ信号デコーダ 27 は、ＣＫ３ 29 の割込み周期（約 51.2us ）ごとに中央変調ＰＷＭ信号 g 07 を更新する。中央変調ＰＷＭ信号 g07 は、ゲートドライブ／パワートランジスタ回路 08 内の上アーム15、17および19 を駆動するための３個の上アーム駆動信号群37 と、下アーム 16 、18 および 20 を駆動するための３個の下アーム駆動信号群 38 の合計６チャンネルの信号によって構成されている。
【００４７】
直前のＣＫ３ 29 の割込み周期の間に、ＰＣＷＭ信号デコーダ 27 はＰＣＷＭ信号エンコーダ25 からＰＣＷＭ数値 d 26 を受けとり、このデータをＤフリップフロップ32 に書き込む。ＰＣＷＭ数値 d 26 は、図９の S100 で前述したように、ゲートドライブ／パワートランジスタ回路08 の上アーム 15 、17 および19 のＰＷＭ中央変調の前半オフ期間値（後述の図１３参照）に対応する。下アーム16 、18 および 20 には、トグル・フリップフロップ 36 の反転した出力端子の信号が供給される。Ｄフリップフロップ 32の出力 d/d 33 は７ビット・アップカウンタ 34 に入力される。７ビット・アップカウンタ 34 は、クロック信号ＣＫ３ 29 でＰＣＷＭ数値 d 26 の反転信号に対応する d 33 を、クロック信号ＣＫ４ 30 でＰＣＷＭ数値 d 26 に対応する d 33 を入力し、７ビット・アップカウンタ 34がフルカウント値 h7f に到達すると信号cry 35 を出力する。
【００４８】
７ビット・アップカウンタ 34 およびトグル・フリップフロップ 36 のクロック信号としてＣＫ１ 28 を使用する。７ビット・アップカウンタ 34は、後述の図１３に示すように、単位ＰＷＭパルス間隔内の前半オフ期間の生成のために値 d 33 を、後半オフ期間の生成のために値 d 33 をそれぞれ入力する。７ビット・アップカウンタ 34 は、所望の出力を生成するためにその出力数値の１の補数を入力する。
【００４９】
トグル・フリップフロップ 36 は、７ビット・アップカウンタ 34 からの cry 35 およびクロック発生器 21 からのクロックＣＫ３ 29 または ＣＫ４ 30 を受信するたびにその出力極性を反転し、ゲートドライブ／パワートランジスタ回路08 の出力波形をつくるための、３個の上アーム駆動信号群 37 および３個の下アーム駆動信号群 38 を生成する。３個の下アーム駆動信号群 38 の極性は、３個の上アーム駆動信号群 37 の逆である。ここでは説明を分かりやすくするため、上アーム信号群 37 と下アーム信号群 38 の間の不感帯時間を省略している。このようにして、中央変調ＰＷＭ信号 g07 が生成され、ゲートドライブ／パワートランジスタ回路 08 に入力される。
【００５０】
図１３は、単位正弦関数値 nu が正であるときの上アーム信号の単位ＰＷＭパルス極性の特徴を、単位ＰＷＭ信号間隔内の正規化時間の関数として示した図である。この図に示すように、単位正弦関数値 nu が零であるとき、変調はなくパルス持続時間は５０％であり、d = 0.25 である。単位正弦関数値 nu が正のとき、パルス持続時間は５０％超であり、d< 0.25 である。単位正弦関数値 nu が負のとき、パルス持続時間は５０％未満であり、d > 0.25 である。ここで d + d = 1である。変調された信号部分は、単位ＰＷＭパルスの前半と後半に分割されている。
【００５１】
図１４の比較チャートは、本実施例による中央変調ＰＷＭ信号 g 07 が、単位ＰＷＭパルス間隔内の各パワートランジスタの１回のオンオフ動作によって、パワートランジスタ上下アーム間の相互導通が、従来の片側変調ＰＷＭ信号では１回であるのに対し、２回起こることを示したものである。この比較チャートでは、Ｕ相の上アーム 15 およびＶ相の下アーム 18 が導通状態にある場合を仮定した。
【００５２】
この技術分野を熟知している当業者は、本発明の基本となる原理を逸脱することなく、上述の実施形態の細部に多くの変更が加え得ることを理解するであろう。したがって、本発明の範囲は以下の特許請求の範囲によってのみ決定される。
【図１】
2010011728.tif 000003
【図２】
2010011728.tif 000004
【図３】
2010011728.tif 000005
【図４】
2010011728.tif 000006
【図５】
2010011728.tif 000007
【図６】
2010011728.tif 000008
【図７】
2010011728.tif 000009
【図８】
2010011728.tif 000010
【図９】
2010011728.tif 000011
【図１０】
2010011728.tif 000012
【図１１】
2010011728.tif 000013
【図１２】
2010011728.tif 000014
【図１３】
2010011728.tif 000015
【図１４】
2010011728.tif 000016