(57)【要約】【課題】テーパ型形状の再配線に接続される接着パッドを提供する。【解決手段】集積回路構造は、前面と後面を有する半導体基板からなる。シリコン貫通ビア（TSV）は半導体基板を貫通し、TSVは、半導体基板の後面に延伸する後端を有する。再配線（RDL）は半導体基板の後面に形成されて、TSVの後端に接続される。パッシベーション層はこれに形成される開口によりRDL上に形成され、RDLの上表面と側壁部分は、開口により露出する。金属仕上げ層が開口中に形成されて、RDLの上表面と側壁部分に接触する。【選択図】図８
2010093259.tif 000002
【特許請求の範囲】
【請求項１】
集積回路構造であって、
前面と後面を有する半導体基板と、
前記半導体基板を貫通し、前記半導体基板の後面に延伸する後端を有するシリコン貫通ビア（TSV）と、
前記半導体基板の後面に形成されて、前記TSVの後端に接続される再配線（RDL）と、
前記RDL上に形成され、開口を有し、前記RDLの上表面と側壁部分が前記開口により露出するパッシベーション層と、
前記RDLの上表面と側壁の露出部分に接触する金属仕上げ層と、
からなることを特徴とする集積回路構造。
【請求項２】
前記RDLは、前記RDLの底部よりも狭いRDL頂部であるテーパ型形状を有することを特徴とする請求項１に記載の集積回路構造。  
【請求項３】
前記RDLは、
前記TSVに接続されるRDLストリップと、
前記RDLストリップより大きい幅を有するRDLパッドと、
からなり、前記開口により露出する前記RDLの側壁は前記RDLパッドの側壁を含んでいることを特徴とする請求項１に記載の集積回路構造。
【請求項４】
前記RDLパッドの実質的に全ての側壁は前記開口により露出し、前記金属仕上げ層は前記RDLパッドの実質的に全ての側壁に接触することを特徴とする請求項３に記載の集積回路構造。
【請求項５】
集積回路であって、
前面と後面を有する半導体基板と、
前記半導体基板を貫通し、前記半導体基板の後面に延伸する後端を有するシリコン貫通ビア（TSV）と、
前記半導体基板の後面に形成されて、前記TSVの後端に接続され、
前記TSVに接触するRDLストリップと、
前記RDLストリップより幅が広いRDLパッドと、を含み、前記RDLパッドが前記RDLストリップを結合する再配線（RDL）と、
前記RDL上のパッシベーション層と、
前記パッシベーション層中にあり、前記RDLパッドの実質的に全ての側壁を露出させる開口と、
前記開口中にあり、前記RDLパッドの側壁に接触するニッケル層と、
からなり、前記ニッケル層は、前記RDLパッドの実質的に全ての側壁に接触し、前記ニッケル層の上表面は、前記パッシベーション層の上表面より高いことを特徴とする集積回路構造。
【請求項６】
前記RDLは、前記RDLの底部よりも狭いRDL頂部であるテーパ型形状を有することを特徴とする請求項５に記載の集積回路構造。  
【請求項７】
集積回路であって、
前面と後面を有する半導体基板と、
前記半導体基板を貫通し、前記半導体基板の後面に延伸する後端を有するシリコン貫通ビア（TSV）と、
前記半導体基板の後面に形成されて、前記TSVの後端に接続され、底部より上部分が狭いテーパ型形状である再配線（RDL）と、
前記RDL上のパッシベーション層と、
前記パッシベーション層中にあり、前記RDLの一部を露出する開口と、
前記開口中に形成され、前記RDLの一部と接触する金属仕上げ層と、
からなることを特徴とする集積回路。
【請求項８】
前記RDLは、
前記TSVに接続されるRDLストリップと、
前記RDLストリップより大きい幅を有するRDLパッドと、
からなり、前記金属仕上げ層と接触する前記RDLの側壁は前記RDLパッドの側壁であることを特徴とする請求項７に記載の集積回路。
【請求項９】
前記RDLパッドの実質的に全ての側壁は前記開口により露出し、前記金属仕上げ層と接触することを特徴とする請求項８に記載の集積回路。
【請求項１０】
実質的に前記RDL全体が実質的に均一幅で、前記RDLは、前記TSVと反対側に第一端と第二端を有し、前記第一端の側壁は前記金属仕上げ層と接触することを特徴とする請求項７に記載の集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路構造、特に、シリコン貫通ビアに関するものであって、更に、シリコン貫通ビアに接続される接着パッドの形成に関するものである。
【背景技術】
【０００２】
集積回路の発明以来、様々な電子素子（トランジスタ、ダイオード、レジスター、キャパシター等）の集積密度における絶え間ない進歩により、半導体産業は急速に発展し続けている。主に、集積密度は、最小形状(feature size)に繰り返し縮小することにより改善され、所定のチップ領域中に更に多くの素子を集積することできる。
【０００３】
集積化の改善は、集積素子により占有される体積が基本的に半導体ウェハの表面上にある基本的に二次元（２D）のものである。リソグラフィの劇的な改善により、二次元の集積回路形成において、大幅な改善をもたらすが、二次元で達成することができるようにするには、密度に物理的制限がある。これらの制限の一つは、これらの素子を製造するのに必要な最小サイズである。また、更に多くの装置が一チップに設置されるとき、更に複雑な設計が要求される。
【０００４】
付加的な制約は、装置数が増加するにつれて、装置間の内部接続の数量と長さが増加することである。内部接続の数量と長さが増加する時、回路RC遅延と電力消耗が増加する。
【０００５】
上記に論じた制約を解決する取り組みの中で、一般的に、三次元集積回路（３DICs）とスタックダイが用いられる。よって、シリコン貫通ビア（TSVs）が３DICsとスタックダイに用いられて、ダイを接続する。この場合、TSVsは、しばしば、ダイ上の集積回路をダイの後面に接続するのに用いられる。更に、TSVsは、短い接地経路を提供して、ダイの後面に集積回路を接地するのに用いられ、接地金属膜を塗布する。
【０００６】
図１は、チップ１０４中に形成される公知のTSV１０２を示す図である。TSV１０２はシリコン基板１０６にある。金属化層中の内部接続（金属線とビア、図示しない）により、TSV１０２は接着パッド１０８に電気的に接続され、チップ１０４の前表面上にある。TSV１０２は、銅柱の形をして、基板１０６の後表面から露出する。チップ１０４が他のチップに接着される時、TSV１０２は、他のチップの接着パッドに、その間にはんだ有りか無しで接着される。この方式は欠点がある。TSV接着は、TSV間に比較的大きい間隔を必要とするので、TSVの位置が制限され、TSV間の距離は、例えば、はんだ球のための余地を与えるほど十分大きい必要がある。よって、新規の後面構造が必要とされる。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、上述の問題を改善するようなテーパ型形状の再配線に接続される接着パッドを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の１つの態様によれば、集積回路構造は、前面と後面を有する半導体基板からなる。シリコン貫通ビア（TSV）は半導体基板を貫通し、TSVは、半導体基板の後面に延伸する後端を有する。再配線（RDL）は半導体基板の後面に形成されて、TSVの後端に接続される。パッシベーション層はRDL上に形成され、開口を有し、RDLの上表面と側壁部分は、開口により露出する。金属仕上げ層が開口中に形成されて、RDLの上表面と側壁部分に接触する。
【０００９】
本発明のもう一つの態様によれば、集積回路は、前面と後面を有する半導体基板からなる。シリコン貫通ビア（TSV）は半導体基板を貫通し、TSVは、半導体基板の後面に延伸する後端を有する。再配線（RDL）は半導体基板の後面に形成されて、TSVの後端に接続される。再配線は、TSVに接触するRDLストリップと、RDLストリップより幅が広いRDLパッドと、を含む。集積回路構造は、更に、RDL上のパッシベーション層と、RDLパッドの実質的に全ての側壁が露出するパッシベーション層中の開口と、開口中にあり、RDLパッドの側壁に接触する金属仕上げ層と、からなる。金属仕上げ層は、RDLパッドの実質的に全ての側壁に接触する。金属仕上げ層の上表面は、パッシベーション層の上表面より高い。
【００１０】
本発明の更にもう一つの態様によれば、集積回路は、前面と後面を有する半導体基板からなる。シリコン貫通ビア（TSV）は半導体基板を貫通し、TSVは、半導体基板の後面に延伸する後端を有する。再配線（RDL）は半導体基板の後面に形成されて、TSVの後端に接続される。再配線は、底部より上部分が狭いテーパ型形状である。集積回路は、更に、RDL上のパッシベーション層と、パッシベーション層中の開口と、からなる。RDLの一部は開口により露出する。金属仕上げ層が開口中に形成され、RDLの一部と接触する。金属仕上げ層は、ニッケル層、パラジウム層、及び/又は、金層を含む。
【発明の効果】
【００１１】
本発明は、金属仕上げ層とRDL間の接着力を改善し、更に、残留物が容易に排除でき、接着構造の信頼度が向上する。
【図面の簡単な説明】
【００１２】
【図１】シリコン貫通ビア（through-silicon via、TSV）を含み、TSVが基板後部から突起し、銅ポストの形式で、他のチップ上の接着パッド上に接着された公知の集積回路構造を示す図である。
【図２】本発明の実施例による製造方法の中間段階の断面図である。
【図３】本発明の実施例による製造方法の中間段階の断面図である。
【図４】本発明の実施例による製造方法の中間段階の断面図である。
【図５】本発明の実施例による製造方法の中間段階の断面図である。
【図６Ａ】本発明の実施例による製造方法の中間段階の断面図である。
【図６Ｂ】本発明の実施例による製造方法の中間段階の上視図である。
【図７Ａ】本発明の実施例による製造方法の中間段階の上視図である。
【図７Ｂ】本発明の実施例による製造方法の中間段階の上視図である。
【図８】本発明の実施例による製造方法の中間段階の断面図である。
【発明を実施するための形態】
【００１３】
以下に、目下のところ好ましい実施例の製造・利用法が詳細に論じられる。注意すべきことは、本発明は、多くの可能な発明概念を提供し、多種多様の状況で具体化される。論じられた特定の実施例は、本発明を製造・利用するための特定の方法を例示するにすぎず、本発明の範囲を限定するものではない。
【００１４】
TSVに接続される新規の後面接続構造、及び、その製造方法が提供される。本発明の好ましい実施例の製造の中間段階を説明する。好ましい実施例の変種を論じる。本発明の例示された実施例と各種図面を通じて、同じ要素は同じ符号で示す。
【００１５】
実施例１．
図２を参照すると、基板１０と集積回路（図示しない）を含むチップ２が提供される。基板１０は、好ましくは、バルクシリコン基板等の半導体基板であり、III、IV及び/又は、Vグループ等のほかの半導体材料でもよい。トランジスタ（図示しない）等の半導体装置は基板１０の前表面（図２で、表面は下向きである）に形成される。金属線とビア（図示しない）を含む内部接続１２が基板１０下に形成されて、半導体装置と接続する。金属線とビアは銅か銅合金でなり、既知のダマシンプロセスを利用する。内部接続１２は、一般に知られる層間誘電体（ILD）と層間絶縁膜（IMD）を含む。接着パッド１４はチップ２の前表面（図２で下向きの表面）に形成され、突起している。
【００１６】
TSV２０は基板１０中に形成され、後表面（図２中で上向けの表面）から前表面に延伸する。第１の実施例において、図２で示されるように、TSV２０は、ビア先行作製(approach)により形成され、内部接続構造１２の形成前に形成される。従って、TSV２０はILDだけに延伸し、アクティブ装置を被覆するのに用いられるが、内部接続構造１２のIMD層中には延伸しない。他の実施例中、TSV２０はビア最終作製により形成され、内部接続構造１２の形成後に形成される。従って、TSV２０は、基板１０と内部接続１２両方を貫通する。絶縁層２２はTSV２０の側壁に形成されて、基板１０から電気的にTSV２０を断絶する。絶縁層２２は、窒化ケイ素、酸化ケイ素（例えば、テトラエチルオルソシリケート （TEOS）酸化物）等の誘電材料により形成される。
【００１７】
TSV２０は、基板１０の後表面から露出し、突起している。好ましくは、絶縁層２４が基板１０後面を被覆するように形成される。代表的実施例において、後面の絶縁層２４の形成は、基板１０の後表面にエッチングを施し、後面の絶縁層２４を全面的に形成し、軽い化学的機械研磨を実行して、後面の絶縁層２４のTSV２０直上の一部を除去する。従って、TSV２０は、後面の絶縁層２４の開口により露出する。代替実施例において、TSV２０が露出する後面の絶縁層２４の開口はエッチングにより形成される。
【００１８】
図３を参照すると、アンダーバンプ冶金（UBM）とも称される薄いシード層２６が後面の絶縁層２４とTSV２０上に全面的に形成(blanket form)される。UBM２６の有用物は、銅か銅合金である。しかし、他の材料、例えば、銀、金、アルミニウム、それらの混合物でもよい。実施例において、UBM２６はスパッタリングにより形成される。他の実施例において、物理的気相成長法（PVD）や電気めっきを使用することができる。
【００１９】
図３は、マスク４６の形成も示している。マスク４６はフォトレジストにより形成され、ドライフィルムか液状フォトレジストである。マスク４６はパターン化されて、マスク４６中に開口５０を形成し、TSV２０が開口５０を介して露出する。
【００２０】
図４において、開口５０は選択的に金属材料が充填され、再配線（RDL）５２を開口５０に形成する。TSV２０は基板１０の後表面から突き出るので、TSV２０はRDL５２中に延伸する。これにより有利にTSV２０とRDL５２間の結合強度を増加する。実施例において、充填材料は、銅、又は、銅合金であるが、アルミニウム、銀、金、それらの混合物等の他の材料でもよい。形成方法は、好ましくは、電気化学めっき（ECP）、無電解めっき、又は、その他の、スパッタリング、プリント、化学蒸着（CVD）方法等の堆積方法を含む。その後、マスク４６が除去される。その結果、マスク４６下のUBM２６の一部が露出する。
【００２１】
図５を参照すると、UBM２６の露出部分がフラッシュエッチングにより除去される。残りのRDL５２は、TSV２０の直上部分を含み接続しているRDLストリップ５２1（再配線とも称される）と、RDLストリップ５２1と任意に結合しているRDLパッド５２2を含む。RDL５２の可能な上視図は図７Aと図７Bで示される。図５と後続の図において、UBM２６はRDL５２と類似の材料で形成され、RDL５２と同化するように見えるので、図示しない。好ましい実施例において、RDL５２はテーパ形状で、上部の幅と長さはそれぞれ下部の幅と長さよりも小さい。つまり、RDL５２の側壁５３は傾斜して、９０度より小さい内角αを有し、好ましくは約８０度より小さく、更に好ましくは、約７０度より小さい。このようなテーパ形状は、フラッシュエッチングにおいてオーバーエッチングを実行することにより形成され、UBM２６の露出部分を除去するのに用いられ、例えば、エッチング時間を、露出したUBM２６を除去するのに必要な二倍や三倍に延長することにより成される。有利には、RDL５２はテーパ型形状なので、パッシベーション層５６のパターン化の間に、パッシベーション層５６の不要部分を十分に除去するのは容易である。
【００２２】
次に、図６Ａを参照すると、パッシベーション層５６が全面的に形成され、パターン化されて、開口５８を形成する。パッシベーション層５６は、窒化物、酸化物、ポリイミド等により形成される。RDLパッド５２2一部分は、パッシベーション層５６中の開口５８により露出される。好ましくは、さらに、RDLパッド５２2中央部分、RDLパッド５２2側壁も開口５８により露出される。RDL ストリップ ５２1は残留して、パッシベーション層５６により被覆される。一チップはチップ２の上視図である図６Ｂに示されるように複数のTSV２０を含んでいることがわかる。好ましい実施例において、チップ２中の開口５８の尺寸(size)は実質的に均一である。開口５８は均一な尺寸なので、複数のTSVを接着するのに必要なはんだ量は同量で、よって、コールドジョイントや非ジョイントの可能性が減少する。
【００２３】
図７Ａは、開口５８とRDL５２の上視図である。好ましくは、RDL５２の少なくとも一つの側壁５３が開口５８から露出する。従って、パッシベーション層５６の残り部分は、好ましくは、側壁５３から離れている。開口５８は、RDLパッド５２2より大きい領域を有し、RDLパッド５２2の全体（又は、ほぼ全体、例えば、その領域の９０％よりも大きい）が開口５８から露出する。従って、RDLパッド５２2のほかの側壁５３も露出する。あるいは又、RDLパッド５２2の一部だけが露出する。例示的実施例において、RDL ストリップ ５２1は、約５〜１５μｍの幅W１を有する。RDLパッド５２2は、約６０〜８０μｍの幅Ｗ２を有する。開口５８は、約１００μｍの幅Ｗ３を有する。注意すべきことは、例示された特徴の寸法は一定の割合（実際の縮尺比）ではない。代替実施例において、図７Ｂで示されるように、RDL５２は、RDL ストリップ ５２1より広いRDLパッド５２2を有さない。従って、開口５８はRDL ストリップ ５２1だけを露出し、好ましくは、RDL ストリップ ５２1の一端を含む。
【００２４】
次に、図８を参照すると、金属仕上げ層６０が開口５８に形成される。金属仕上げ層６０の方法は、ECP、無電解めっき等を含む。好ましい実施例において、金属仕上げ層６０は直接RDLパッド５２2上にありコンタクトするニッケル層６２を含む。随意で、金層６６、又は、パラジウム層６４上の金層６６等の層がニッケル層６２上に形成される。ニッケル層６２の厚さは、パッシベーション層５６より厚いので、ニッケル層６２の上表面はパッシベーション層５６の上表面より高い。パラジウム層６４と金層６６の形成は、更に、金属仕上げ層６０の高さを増加させるので、チップ２間の絶縁体（チップ２中のウェハが位置する）は、後続のパッケージステップで充填されるアンダーフィルの流入に適する。上記に論じた金属仕上げ層の形成により、開口５８に銅パッド、開口５８に共晶混合物(eutectic)接着パッドを形成する必要がなく、共晶混合物接着パッドは一般的に、Sn-Pb合金などからなる共晶混合物はんだ材料を含む。
【００２５】
本発明の実施例は、いくつかの有利な特徴を有する。テーパ型形状のRDLの形成により、特に、RDLの側壁に近い領域のパッシベーション層の残余物などの残さを排除することが容易である。RDLストリップ、及び/又は、RDLパッドの側壁と接触する金属仕上げ層を有するので、金属仕上げ層と下敷きのRDL間の接着性が改善され、パッケージ構造の信頼度を向上させることができる。
【００２６】
本発明とその利点が詳細に記載されたが、各種の変更、代用、改変は、特許請求の範囲により定義される本発明の精神と領域を脱しない範囲内で行うことができるものである。さらに又、本願の保護範囲は、明細書に記載される過程、機械、生産、物質の構成、手段、方法、およびステップの特定実施例に制限されるのを意図するものではない。当業者なら本発明の開示から現在存在するか又は後に改良される過程、機械、生産、物質の構成、手段、方法、又はステップを容易に理解するので、ここに記載の対応実施例が本発明により利用できるのと実質的に同一機能を果たすか、実質的に同一の結果を達成する。従って、特許請求の範囲は、過程、機械、生産、物質の構成、手段、方法、又はステップをこれらの範囲に含まれるよう意図される。
【符号の説明】
【００２７】
１０２  TSV
１０４  チップ
１０６  シリコン基板
１０８  接着パッド
２  チップ
１０  基板
１２  内部接続
１４  接着パッド
２０  TSV
２４  絶縁層
２６  シード層
４６  マスク
５０  開口
５２  再配線（RDL）
５２1  RDLストリップ
５２2  RDLパッド
５３  側壁
５６  パッシベーション層
６０  金属仕上げ層
６２  ニッケル層
６４  パラジウム層
６６  金層
【図１】
2010093259.tif 000003
【図２】
2010093259.tif 000004
【図３】
2010093259.tif 000005
【図４】
2010093259.tif 000006
【図５】
2010093259.tif 000007
【図６Ａ】
2010093259.tif 000008
【図６Ｂ】
2010093259.tif 000009
【図７Ａ】
2010093259.tif 000010
【図７Ｂ】
2010093259.tif 000011
【図８】
2010093259.tif 000012