(57)【要約】【課題】熱拡散法を用いて半導体に拡散される不純物の濃度を低濃度に制御しながら半導体素子を形成する。【解決手段】開口を有するマスクを半導体基板に形成し、前記開口により露出する前記半導体基板を不純物源に曝して不純物拡散層を形成し、前記不純物拡散層の酸化により不純物含有酸化物層を形成し、前記不純物含有酸化物層の少なくとも一部を除去し、  前記不純物含有酸化物層の除去後の前記不純物拡散層の不純物を前記半導体基板の内部に拡散してピエゾ抵抗素子を形成する拡散領域を形成し、前記ピエゾ抵抗素子を含む可撓部と、前記可撓部に連結したフレーム部と、を形成して半導体センサを製造する。【選択図】図１
2010093021.tif 000002
【特許請求の範囲】
【請求項１】
開口を有するマスクを半導体基板に形成し、
前記開口により露出する前記半導体基板を不純物源に曝して不純物拡散層を形成し、
前記不純物拡散層の酸化により不純物含有酸化物層を形成し、
前記不純物含有酸化物層の少なくとも一部を除去し、
前記不純物含有酸化物層の除去後の前記不純物拡散層の不純物を前記半導体基板の内部に拡散してピエゾ抵抗素子を形成する拡散領域を形成し、
前記ピエゾ抵抗素子を含む可撓部と、前記可撓部に連結したフレーム部と、を形成することを特徴とする、半導体センサの製造方法。
【請求項２】
前記不純物含有酸化物層を形成する温度が、前記ピエゾ抵抗素子を形成する温度より低いことを特徴とする請求項１に記載の、半導体センサの製造方法。
【請求項３】
前記不純物含有酸化物層を形成する温度は、７５０℃以上８００℃以下であり、前記拡散領域を形成する温度は、９００℃以上１１００℃以下であることを特徴とする請求項２に記載の、半導体センサの製造方法。
【請求項４】
前記不純物源は、三臭化ホウ素であり、前記不純物拡散層は、７００℃以上９００℃以下の温度にて形成されることを特徴とする請求項１から３のいずれか一に記載の、半導体センサの製造方法。
【請求項５】
前記拡散領域の表面の不純物濃度は、１×１０17ａｔｍｓ／ｃｍ3以上１×１０19ａｔｍｓ／ｃｍ3以下であることを特徴とする請求項１から４のいずれか一に記載の、半導体センサの製造方法。
【請求項６】
半導体に開口を有するマスクを形成し、
前記開口を不純物源に曝して不純物拡散層を形成し、
前記不純物拡散層の酸化により不純物含有酸化物層を形成し、
前記不純物含有酸化物層の少なくとも一部を除去し、
前記不純物含有酸化物層の除去後の前記不純物拡散層の不純物を前記半導体の内部に拡散し拡散領域を形成する
ことを含む、ピエゾ抵抗素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ピエゾ抵抗素子の製造方法に関する。本発明に係るピエゾ抵抗素子は、物理量の変動を検出する半導体センサなどの製造に応用することができ、特に加速度や圧力を検出する半導体センサの製造に応用することができる。
【背景技術】
【０００２】
半導体の加工の一手法として、ボロン（元素記号：Ｂ）やリン（元素記号：Ｐ）などの不純物を半導体に拡散する手法がある。不純物の拡散により、例えば、トランジスタなどの能動素子やピエゾ抵抗素子などの抵抗素子を形成することができる。この結果として種々の半導体製品を製造することができる。半導体製品の中には、ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）の技術を応用した半導体センサが含まれる（例えば、特許文献１参照。）。
【０００３】
不純物を半導体に拡散する方法は、主にイオン注入法と熱拡散法とに分類される。イオン注入法は、拡散する不純物の原子あるいは分子をイオン化して数ＭｅＶのエネルギーを与えて加速し、半導体に打ち込む技術である。この方法は、イオン注入の量及びイオン注入の深さなどの制御を正確に行うことができ、拡散のばらつきを少なくすることができる。しかし、イオン注入を行うための装置は非常に高価であり、半導体製品の製造コストの増大を招く。また、数ＭｅＶのエネルギーを持ったイオンを半導体に打ち込むため、イオンと半導体を構成する原子とが衝突することにより、半導体の結晶に損傷が発生し、結晶欠陥を招く。このため、加速度や圧力などを物理的な変位で検出するセンサ素子の製造にイオン注入法を用いることは、センサ素子の強度の劣化の原因となる。このため信頼性や安定性が低下する（例えば、非特許文献１参照。）。
【０００４】
一方、熱拡散法は、ＢやＰなどを含む不純物源を半導体に曝し、半導体の表面近傍に不純物が拡散された層を作り、その後に熱処理を行うことにより、表面近傍に拡散された不純物を半導体の内部に移動させて不純物をさらに拡散し、拡散領域を形成する技術である。熱拡散法では、イオン注入を行うための装置のような高価な装置は必要としない点で、製造コストの面では、イオン注入法よりも有利である。しかし、不純物源を半導体に曝す際には、半導体の表面に拡散される不純物の濃度を固溶限以下に制御することはほぼ不可能であった。このため、熱処理によって形成された拡散領域の表面の不純物の濃度は高濃度にならざるを得なかった。
【０００５】
例えば、特許文献３では、半導体加速度センサのピエゾ抵抗素子を形成する際、半導体基板を拡散炉の中に配置し、１０００〜１２００℃の雰囲気中でＢを供給することが開示されている。このようにして形成されるピエゾ抵抗素子の拡散領域の表面付近における不純物濃度は、１×１０20ａｔｍｓ/ｃｍ3を越えてしまう。しかし、特許文献２に開示されているように、温度に対する特性変化の小ささや抵抗値の大きさの観点からピエゾ抵抗素子として好ましい不純物濃度は１×１０18ａｔｍｓ/ｃｍ3であり、１×１０20ａｔｍｓ/ｃｍ3より低い値であることが知られている。
【０００６】
【非特許文献１】U. M. Mescheder, W. Kronast, N. Naychuk, "Reliability investigations in micromechanical devices", Sensors and Actuators A, Volume 110 (2004), pp. 150-156
【特許文献１】特開２００３−１０１０３３号公報
【特許文献２】特開平８−１２２３６１号公報（段落００３１）
【特許文献３】特開平１−２２９９７６号公報（５４７頁、左下欄）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、熱拡散法を用いて不純物を半導体の内部に拡散した後の不純物の表面濃度を低濃度に制御した半導体センサの製造方法、ピエゾ抵抗素子の製造方法などを提供する。
【課題を解決するための手段】
【０００８】
本発明の一実施形態として、開口を有するマスクを半導体基板に形成し、その開口により露出する半導体基板を不純物源に曝して不純物拡散層を形成し、その不純物拡散層の酸化により不純物含有酸化物層を形成し、その不純物含有酸化物層の少なくとも一部を除去し、不純物含有酸化物層の除去後の不純物拡散層の不純物を半導体基板の内部に拡散してピエゾ抵抗素子を形成する拡散領域を形成し、ピエゾ抵抗素子を含む可撓部と、前記可撓部に連結したフレーム部と、を形成することを特徴とする半導体センサの製造方法を提供する。
【０００９】
不純物拡散層を酸化して不純物含有酸化物層し、不純物含有酸化物層を除去してから不純物拡散層の不純物を半導体基板の内部に拡散するので、熱拡散法を用いていても、不純物の表面濃度を低濃度に制御することができる。
【００１０】
また、不純物含有酸化物層を形成する温度が、前記ピエゾ抵抗素子を形成する温度より低くなっていてもよい。これにより、不純物含有酸化物層を形成する際に、半導体基板の内部に拡散する不純物量が多くなることを抑制できる。
【００１１】
例えば、不純物含有酸化物層を形成する温度は、７５０℃以上８００℃以下であり、拡散領域を形成する温度は、９００℃以上１１００℃以下とすることができる。７５０℃より低いと不純物含有酸化物層の形成が促進されず、また、８００℃より高いと、不純物が半導体基板の内部に拡散する量が多くなってしまう。また、９００℃より低いと、拡散領域の形成が促進されず、１１００℃より高いと不純物が半導体基板の内部に拡散する量が多くなり、表面の不純物濃度が低くなる可能性がある。
【００１２】
また不純物源は、三臭化ホウ素であり、不純物拡散層は、７００℃以上９００℃以下の温度にて形成されてもよい。三臭化ホウ素は気体であるので、拡散炉へのガス供給を制御することで、不純物拡散層の形成と不純物含有酸化物の形成とを連続して行える。また、７００℃より低い温度であると、不純物拡散層の形成に時間を要し、また、９００℃より高い温度であると、不純物が半導体基板の内部に拡散してしまうので、７００℃以上９００℃以下で不純物拡散層を形成するのがよい。
【００１３】
また、拡散領域の表面の不純物濃度は、１×１０17ａｔｍｓ／ｃｍ3以上１×１０19ａｔｍｓ／ｃｍ3以下であってもよい。これにより、拡散領域を用いて抵抗値、温度変化特性が良好なピエゾ抵抗素子を形成することができる。
【発明の効果】
【００１４】
本発明により、熱拡散法を用いて半導体の内部に拡散された不純物の表面濃度を低濃度に制御することができる。これにより、温度特性の良好なピエゾ抵抗素子を安価に製造することができる。この結果、良好な温度特性を有するピエゾ抵抗素子を用いた半導体センサの製造コストを小さくすることができる。したがって、加速度や圧力などを物理的な変位で検出するセンサ素子として好適に用いることができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明を実施するための最良の形態を、実施形態及び実施例として図を参照しながら説明を行う。なお、本発明は下記の実施形態及び実施例に限られることはなく、拡張、変更可能であり、拡張、変更した実施形態及び実施例も本発明の要旨に含まれる。
【００１６】
（実施形態１）
図１は、本発明の実施形態１における半導体の処理手順の一例を表すフローチャートである。また、図２は、処理対象の半導体として半導体基板などを用いた場合の図１の各ステップでの半導体の状態を表す断面図である。
【００１７】
（半導体の準備）
図２（Ａ）は、半導体２０１の断面を示す。半導体２０１に対して、本発明の実施形態１に係る処理が施される。図１の処理手順を行うことにより、最終的には、半導体２０１の上面から所定の内部までの領域に拡散領域が形成される。少なくとも半導体２０１の上面はシリコンである。半導体２０１はシリコンの単結晶であってもよい。あるいは、半導体は複数の層からなる積層構造を有する半導体基板の最上層であってもよい。例えば、その半導体基板は、上面より、シリコン、酸化シリコン、シリコンが積層されているＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板となっていてもよい。また、その半導体基板は、ガラス基板の上にシリコンが形成されたものであってもよい。なお、半導体２０１の厚さや大きさは特に限定されず、用途や、機能などに応じて任意に選択することができる。また、半導体２０１には、トランジスタなどの素子が既に形成された状態となっていてもよい。拡散領域が形成されるべき半導体における位置、範囲がマスクなどによって定められていてもよい（後述の実施形態２、３参照）。
【００１８】
（不純物拡散層の形成）
ステップＳ１０１の処理として、不純物源を半導体２０１の少なくとも上面に曝し、不純物拡散層を形成する。この場合、加温環境にて拡散をすることにより、不純物拡散層の形成に要する時間を短縮することができる。不純物源を半導体２０１の表面に曝すには、不純物を含む化合物を溶媒などに溶解した液体をスピンコートなどにより半導体２０１の表面に塗布した後、拡散炉の中に配置する。そして拡散炉の中の温度を上げる。あるいは、液体を塗布するかわりに、拡散炉の中に、不純物を含む固体を半導体の表面に接するなど近傍に配置してもよい。また、半導体２０１の表面に不純物の塗布などの加工を行わずに、不純物を含む気体を拡散炉に供給してもよい。不純物としてボロンを用いる場合には、不純物を含む気体としては、ＢＢｒ3（三臭化ホウ素）を用いることができる。また、他の不純物として、リンや砒素などを用いることができる。
【００１９】
不純物源としてＢＢｒ3を用いる場合には、拡散炉の中の温度を７００℃以上９００℃以下の範囲にするとよい。温度が７００℃未満であると不純物拡散層の形成に長い時間を要し、また、温度９００℃を越える高温であると、ボロンが半導体内部に拡散し、最終的に形成される拡散領域のボロン濃度が高くなるからである。ＢＢｒ3の流量は１分あたり２８ミリグラム以上１１０ミリグラム以下とすることができる。また、必要に応じて、他の気体、例えば、Ｎ２（窒素）とＯ２（酸素）との何れか一以上を混合してもよい。例えば、Ｎ２を５ｓｌｍ（ｓｔａｎｄａｒｄ  ｌｉｔｅｒ  ｐｅｒ  ｍｉｎｕｔｅ）以上２０ｓｌｍ以下の流量で拡散炉の中に導入し、Ｏ２を０ｓｃｃｍ（ｓｔａｎｄａｒｄ  ｃｕｂｉｃ  ｃｅｎｔｉｍｅｔｅｒ  ｐｅｒ  ｍｉｎｕｔｅ）以上２７０ｓｃｃｍ以下の流量で導入する。半導体を不純物源に曝す時間は５分以上６０分以下の長さとすることができる。
【００２０】
以上の処理により、半導体の上面に不純物が堆積する。図２（Ｂ）は、半導体２０１の上面に不純物が堆積し、層２０２が形成された状態を示す。その層２０２の半導体２０１から離れたところには専ら不純物が存在するが、層２０２と半導体２０１との境界に近づくにつれ、半導体原子と不純物とが結合している頻度が増加する。すなわち、半導体原子と不純物とが拡散した状態が得られ、不純物拡散層が形成される。例えば、不純物としてボロンが用いられる場合には、層２０２の上面でのボロン濃度は、３．５×１０22ａｔｍｓ／ｃｍ3程度となり、層２０２と半導体２０１との境界でのボロン濃度は、半導体２０１としてシリコンが用いられる場合には、固溶限の２．５×１０21ａｔｍｓ／ｃｍ3程度となる。なお、層２０２と半導体２０１との境界でのシリコン濃度は５×１０22ａｔｍｓ／ｃｍ3程度となる。また層２０２と半導体２０１との境界からボロン濃度が３．５×１０22ａｔｍｓ／ｃｍ3程度となるまでの距離は、条件に依存するが、通常５０ｎｍ以下となる。層２０２の部分うち、半導体２０１との境界からボロン濃度が上述の３．５×１０22ａｔｍｓ／ｃｍ3程度となるまでの部分を不純物拡散層という。
【００２１】
図２（ｂ）は、図２（Ｂ）に示される状態において、層２０２のうち不純物拡散層の表面からの深さに応じた不純物濃度の変化を示すグラフ（ボロンプロファイル）である。半導体２０１を拡散炉の中で不純物に曝すことにより、上述したように、不純物拡散層の上面ではボロン濃度は１×１０20ａｔｍｓ／ｃｍ3を越える。また、不純物拡散層の上面から半導体２０１の内部に向かうにつれ、急激に不純物濃度は減少する。
【００２２】
Ｏ２の存在下ではステップＳ１０１の条件によっては、不純物拡散層の上に、ボロンシリケートガラス（Ｂ2Ｏ3＋ＳｉＯ2）が形成される場合もある。
【００２３】
（不純物含有酸化物層の形成）
ステップＳ１０２の処理として、不純物拡散層を酸化する。例えば、拡散炉の中での加温環境にて、Ｏ2を所定流量で供給する。例えば、５ｓｌｍ以上２０ｓｌｍ以下の流量とする。また必要に応じて、Ｎ2により希釈を行ってもよい。なお、不純物が半導体の内部への拡散しないようにするために、拡散炉の中の温度は、それほど高温としないのが好ましい。例えば、後述のステップＳ１０４の処理よりも低温とし、７５０℃以上８００℃以下とする。酸化の処理の時間長は、３０分以上１５０分以下程度の時間とする。７５０℃より低いと、酸化に時間を要し不純物が拡散し、また、８００℃より高くても拡散が進むからである。
【００２４】
ステップＳ１０２の処理により、層２０２が酸化される。この結果、不純物拡散層に、半導体酸化物により構成され不純物を含む不純物含有酸化物層が形成される。一般的に不純物含有酸化物層は、不純物拡散層の上面に形成される。また、不純物含有酸化物層には、不純物が高濃度（一般的には１×１０20ａｔｍｓ／ｃｍ3以上、特に１×１０21ａｔｍｓ／ｃｍ3以上）に含まれる。なお、ステップＳ１０２の熱処理はステップＳ１０１と同じ拡散炉の中で行ってもよいし、異なる拡散炉の中で行ってもよい。同じ拡散炉の中で行う方が、半導体２０１の移動などを行う必要がない。したがって、全体の処理に要する時間を短縮することができる。なお、同じ拡散炉の中で行う場合には、ステップＳ１０２の処理においては不純物源が拡散炉の中にないようにする。図２（Ｃ）は、不純物拡散層２０２の上面に不純物含有酸化物層２０３が形成された状態を示している。図２（ｂ）に示されるように、図２（Ｂ）における不純物拡散層２０２の上面での不純物濃度が高い。そのような図２（Ｂ）における不純物拡散層２０２の上面に酸化の処理を行ったので、一般的に、不純物含有酸化物層２０３の不純物濃度は、不純物含有酸化物層２０３以外の不純物拡散層２０２の不純物濃度よりも高くなる。
【００２５】
（不純物含有酸化物層の除去）
ステップＳ１０３の処理として、ステップＳ１０２で形成された不純物含有酸化物層の少なくとも一部の除去を行う。不純物含有酸化物層の除去はエッチングによって行う。最終的な不純物拡散層での不純物濃度を低く制御するためには、不純物含有酸化物層を全て除去するのが好ましい。ただし、エッチングの条件によっては、不純物含有酸化物層が一部残る場合もある。なお、エッチングはドライエッチングやウェットエッチングを適宜選択して行うことができる。例えば、ウェットエッチングを行うのであれば、拡散炉から半導体を取り出し、３％のＨＦ液により１０分間処理を行う。ＨＦ液を用いれば、ボロンシリケートガラスが形成されていても除去することができる。図２（Ｄ）は、図２（Ｃ）に示された不純物含有酸化物層２０３を除去した後の半導体２０１の断面を示す。
【００２６】
（不純物の拡散のための熱処理）
ステップＳ１０４の処理として、半導体の熱処理（ドライブイン拡散処理）を行う。半導体２０１を拡散炉の中に配置し９００℃以上１１００℃以下に加温し、３時間程度の数時間置く。この場合、Ｏ2の流量を５ｓｌｍ以上２０ｓｌｍ以下とし、必要に応じてＮ2により希釈を行ってもよい。これにより拡散領域２０４が形成される。この場合の拡散炉は、ステップＳ１０１、Ｓ１０２で使用したのと同じ拡散炉であってもよい。あるいは、異なる拡散炉であってもよい。同じ拡散炉を用いる場合には、不純物源がない状態でステップＳ１０４の処理を行う。この熱処理により、不純物が半導体２０１の内部にさらに拡散（ｄｒｉｖｅ  ｉｎ）される。これにより、不純物拡散層が形成された半導体の表面の不純物の濃度が小さくなる。図２（Ｅ）は、図２（Ｄ）の半導体２０１を熱処理した後の半導体２０１の断面を示す。図２（Ｄ）の不純物拡散層２０２の厚さが大きくなり、不純物の濃度が低下する。これにより、拡散領域２０４が半導体２０１の表面に形成される。図２（ｅ）は、図２（Ｅ）に示される状態におけるボロンプロファイルの一例を示す。ステップＳ１０２での不純物含有酸化物層２０３の形成、ステップＳ１０４での熱処理の条件を適切に設定することにより、拡散領域２０４の表面の不純物濃度を制御することができる。この結果、図２（ｅ）に示すように１×１０19ａｔｍｓ／ｃｍ3以下１×１０17ａｔｍｓ／ｃｍ3以上に制御することができる。したがって、ピエゾ抵抗素子として好ましい表面の不純物濃度である１×１０18ａｔｍｓ／ｃｍ3に制御可能である。
【００２７】
（表面のエッチング）
なお、ステップＳ１０４の処理が酸素の存在下で行われると、不純物拡散層の表面に、酸化物が形成される。この酸化物には不純物が含まれ、製品製造後などに不純物が半導体内部にさらに拡散し、抵抗値などの変化をもたらす可能性がある。そこで、この酸化物をエッチング処理により取り除いてもよい。例えば、３％のＨＦ液により５分間処理を行う
【００２８】
不純物含有酸化物層２０３には、不純物が高濃度に含まれていたので、不純物含有酸化物層２０３の除去により、半導体基板２０１に含まれる不純物の総量は減少することになる。そして、ステップＳ１０４の処理としてドライブイン拡散処理が行われるので、不純物が拡散する範囲が拡大し、濃度が下がる。したがって、本発明においては、各ステップの処理時間、温度、ガスの流量などの条件を適切に選択することにより、不純物拡散層の厚さ、不純物含有酸化物層の厚さ、ドライブイン拡散処理による不純物が拡散する範囲の拡大の程度を適切に選択することにより、不純物拡散層２０４の表面の不純物濃度を調節することができる。
【００２９】
（実施例１）
図３は、本願発明者が、不純物としてボロンを用いて本発明の実施形態１に係る半導体基板の主面側の半導体に対して処理を行った際の条件の一例を示す。ステップＳ１０１での不純物拡散層の形成においては、拡散炉の中を８７５℃の温度に設定し５８分間、半導体基板を、不純物源であるＢＢｒ3に曝した。ＢＢｒ3の流量は１１０ｍｇ／分とし、Ｏ2の流量は１３ｓｃｃｍ、Ｎ2の流量は６．７５ｓｌｍとした。また、ステップＳ１０２での不純物含有酸化物層の形成においては、１５０分の間、Ｏ2の流量を１０ｓｌｍとし８００℃の温度を維持した。また、ステップＳ１０３での不純物の拡散のための熱処理においては、３６０分の間、Ｏ2の流量を１０ｓｌｍとして１０００℃の温度を維持した。
【００３０】
図４は、図３の条件で半導体の処理を行い、不純物の拡散のための熱処理により酸化された表面部分を取り除いた後のボロンプロファイルをＳＲＰ（Ｓｐｒｅａｄ Ｒｅｓｉｓｔａｎｃｅ Ｐｒｏｆｉｌｅ）法を用いて得られた結果を示す。図４に示すように、半導体の表面でのボロンの濃度は、３．９３×１０17ａｔｍs／ｃｍ3となった。したがって、本実施例での条件で半導体を処理することにより、ピエゾ抵抗素子として好適な不純物濃度を得ることができることがわかる。なお、半導体の表面から内部に行くにつれてボロンの濃度はやや増加し、表面から約０．３μｍで最大値をとった後、ならだかに減少し、その後急減少し、１．３９μｍで最小となった。
【００３１】
（実施形態１の効果）
以上のように、本発明の実施形態１においては、熱拡散を用いて半導体の表面における不純物濃度が１×１０19ａｔｍｓ／ｃｍ3以下１×１０17ａｔｍｓ／ｃｍ3、特に１×１０18ａｔｍ／ｃｍ３程度となるように拡散することが可能となる。従来においては、このような濃度の拡散には、イオン注入を用いて注入されるイオンの量を精密に制御する必要であった。しかし、本発明の実施形態１においては、イオン注入を用いる必要が無いので、結晶欠陥の発生を抑制することができる。また、イオン注入のための特別な装置が不要であるので、処理のコストを削減することができる。
【００３２】
（実施形態２）
実施形態１では、拡散領域が形成される範囲を限定することについて特に言及しなかった。実施形態２では、拡散領域が形成される範囲を限定し、ピエゾ抵抗素子などを形成する領域を限定する場合について説明する。
【００３３】
図５は、ピエゾ抵抗素子を形成する方法について説明するための図である。この図に従って説明を行う。
【００３４】
（拡散用マスクの形成）
図５（Ａ）は、拡散用マスクの形成後の半導体基板の断面を示す図である。シリコン単結晶基板やＳＯＩ基板などの半導体基板１を準備する。半導体基板１の主面側に開口部を有する拡散用マスク２を形成する。拡散用マスク２の材料としては、例えばＳｉＯ2、ＳｉeＮ4がある。これらの材料を半導体基板１の主面の側全体にＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて均一の厚さに堆積させ、１層あるいは複数層を形成する。その後、その上にフォトレジストを塗布する。そして、パターンの露光を行い、現像処理の後、エッチングを行ってパターンを拡散用マスク２に転写してパターニングを行う。
【００３５】
（不純物拡散層の形成）
図５（Ｂ）は、半導体基板１の主面の側を不純物源に曝し、不純物拡散層３が拡散用マスク２の開口部に形成された状態の半導体基板１の断面を示す図である。すなわち、拡散用マスク２の存在下で、図１のステップＳ１０１の処理を行った後の状態を示している。図２（ｂ）と同様に、不純物拡散層３においては、半導体基板の厚さ方向に対する不純物濃度は、表面において高くなるが表面から内部に行くに従って急激に減少する。
【００３６】
（不純物含有酸化物層の形成）
図５（Ｃ）は、不純物拡散層３を形成した半導体基板１にＯ2を供給しながら熱処理を行い、不純物拡散層３の表面に不純物含有酸化物層４が形成された状態の半導体基板１の断面を示す図である。すなわち、拡散用マスク２の存在下で、図１のステップＳ１０２の処理を行った後の状態を示している。
【００３７】
（不純物含有酸化物層の除去）
次に、不純物含有酸化物層４を除去する。すなわち、図１のステップＳ１０３の処理を行う。例えば、ＬＡＬエッチング溶液などを用いるウェットエッチングにより、不純物含有酸化物層４を除去する。なお、不純物含有酸化物層４を除去した後に、あるいは、不純物含有酸化物層４を除去する前に、拡散用マスク２を除去してもよい。不純物含有酸化物層４は、拡散用マスク２の開口部分に形成されているので、拡散用マスク２で覆われている部分がエッチングされないようにするためには、不純物含有酸化物層４を除去した後に拡散用マスク２を除去するのがよい。あるいは、拡散用マスク２は、次に説明する「不純物の拡散のための熱処理」の後に除去してもよい。
【００３８】
（不純物の拡散のための熱処理）
不純物含有酸化物層４を除去した後、熱処理を行って不純物を半導体基板の内部へさらに拡散させる。すなわち、図１のステップＳ１０４の処理を行う。
【００３９】
（表面のエッチング）
図５（Ｄ）は、ピエゾ抵抗素子５が半導体基板１の表面の所定の領域に形成された状態の半導体基板１の断面を示す図である。この状態は、不純物の拡散のための熱処理の後に、拡散用マスク２が残っていればそれを除去する。また、不純物拡散層３の表面が、熱処理により酸化されていれば、その除去も必要に応じて行うことにより得られる。実施形態１において説明したように、ピエゾ抵抗素子５における不純物の濃度は１×１０19ａｔｍｓ／ｃｍ3以下１×１０17ａｔｍｓ／ｃｍ3以上に制御することが可能である。特に１×１０18ａｔｍｓ／ｃｍ3程度にすることができる。
【００４０】
（実施形態２の効果）
以上のように、本発明の実施形態２においては、熱拡散を用いて不純物を拡散して不純物の濃度が拡散領域の表面において１×１０19ａｔｍｓ／ｃｍ3以下１×１０17ａｔｍｓ／ｃｍ3以上となるピエゾ抵抗素子を形成することができる。特にイオン注入を行う必要がないので、廉価にピエゾ抵抗素子を形成することが可能となる。また、結晶欠陥の発生も抑制でき、ＭＥＭＳ分野の素子として用いるのに適している。
【００４１】
（実施形態３）
本発明の実施形態２で説明したように形成されるピエゾ抵抗素子は、種々のセンサに使用することができる。そのようなセンサとしては、例えば、加速度センサ、圧力センサなどが挙げられる。実施形態３では、そのようなピエゾ抵抗素子を用いるセンサのうち、加速度センサを例に用いて説明を行う。加速度センサは、例えば、ハードディスクドライブの検出落下、携帯電話などの電子機器の傾き、移動やゲーム機のスティックに対する操作の検出、車の加速度を検出してエアバッグの作動をさせたりするのに用いられる。特に車などの専ら屋外に置かれる機械装置などに加速度センサが用いられる場合には、気温変化の影響を受ける。このため、ピエゾ抵抗素子の温度特性が劣る場合には、温度補償が必要となる。一方、実施形態２に係る製造方法により製造されるピエゾ抵抗素子においては、不純物濃度を低濃度に制御することができるので、温度特性を良好にすることができ、温度補償回路を不要としたり、回路の簡易化などにより面積の縮小をしたりすることができる。
【００４２】
（加速度センサの構造）
図６は、加速度センサの全体斜視図である。図６に示されるように、加速度センサ１０は、略直方体である。加速度センサ１０は、半導体基板からなるセンサ本体２０と、ガラスなどからなる支持基板３０により構成されている。図６では加速度センサの面内に直交する２軸（Ｘ軸とＹ軸）を設定し、この２軸に垂直な方向をＺ軸と定めている。センサ本体２０はＳＯＩ基板１１０を用いて構成されている。センサ本体２０は、シリコン膜１２０、シリコン酸化膜１３０、シリコン基板１４０が順に積層して構成されている。そして開口を有するフレーム（フレーム部１２１およびフレーム部１４１）内に重錘体（錘部１４２）が配置され、この重錘体をフレームに対して可撓性を有する梁（可撓部１２３）によって支持して構成されている。支持基板３０はセンサ本体２０を支持する台座としての機能と、重錘体の下方（Ｚ軸負方向）への過剰な変位を規制するストッパ基板としての機能を併せもっている。センサ本体２０をパッケージ基板などへ直接実装する場合には、支持基板３０は必要ではないことがある。
【００４３】
図７は加速度センサの分解斜視図である。シリコン膜１２０は、固定されたフレーム部１２１（フレーム上部）と、フレーム部１２１内に配置された錘接合部１２２と、フレーム部１２１と錘接合部１２２とを接続する２対（計４本）の可撓部１２３を備えている。フレーム部１２１、錘接合部１２２、可撓部１２３は開口１２４によって画定されている。フレーム部１２１はシリコン酸化膜１３０を介してフレーム部１４１（フレーム下部）と接合されている。また、錘接合部１２２はシリコン酸化膜１３０を介して略クローバー形状の錘部１４２と接合されている。錘部１４２はフレーム部１４１の内壁と離間して配置されている。
【００４４】
支持基板３０は例えば、ガラスなどからなる。ガラスである場合には、センサ本体２０と陽極接合により接合することができる。支持基板はガラスに限定されず、金属（ステンレス、Ｆｅ−３６％Ｎｉ合金からなるインバーなど）、絶縁性樹脂、Ｓｉなどの半導体を用いることができる。接合方法として、直接接合、共晶接合、接着剤による接着などから適宜選択することができる。また、支持基板３０を設けずに、センサ本体２０を直接実装基板やパッケージ基板に搭載させることも可能である。
【００４５】
図８は加速度センサの平面図及び断面図である。図８（Ａ）は加速度センサ本体の平面図であり、４本の可撓部１２３上には３軸（ＸＹＺ）方向の加速度を検出するためのピエゾ抵抗素子Ｒｘ〜Ｒｚが配設されている。ピエゾ抵抗素子は、可撓部１２３がフレーム部１２１および錘接合部１２２と接続する領域に配置されている。図面ではＸ軸に沿った方向に配置した１対の可撓部に、Ｘ方向およびＺ方向の加速度を検出するためにピエゾ抵抗素子Ｒｘ１〜Ｒｘ４およびＲｚ１〜Ｒｚ４が配置される。一方、Ｙ軸に沿った方向に配置した１対の可撓部にＹ方向の加速度を検出するためのピエゾ抵抗素子Ｒｙ１〜Ｒｙ４が配置されている。なお、Ｙ軸に沿った方向に配置した１対の可撓部にピエゾ抵抗素子Ｒｚ１〜Ｒｚ４を配置してもよい。
【００４６】
図８（Ｂ）はセンサ本体のＸ−Ｘ断面に沿う断面図であり、錘部１４２の下面はフレーム部１４１の下端から離れており、ガラス基板との間にギャップが形成される。これにより、ガラス基板３との間にギャップによりＺ軸の方向に一定量の変位が可能なように設定されている。図８（Ｃ）はセンサ本体のＹ−Ｙ断面に沿う断面図であり、可撓部１２３は可撓性をもった自立薄膜である。
【００４７】
なお、図６〜図８には、複数本の梁状の可撓部により重錘体を支持した構造の加速度センサが示されているが、このような構造にすることは必須ではない。例えば、加速度センサは、重錘体部が薄肉ダイアフラム状の可撓部に支持される構造となっていてもよい。図１２は、そのような構造の加速度センサの構造の一例を示している。図１２（Ａ）は、加速度センサの上面図である。図１２（Ｂ）は、加速度センサの断面図であり、Ｘ−Ｘ断面、Ｙ−Ｙ断面、あるいはＺ−Ｚ断面による断面を示している。図１２に示されるように、中央に配置した錘部１４２を薄肉ダイアフラム状の可撓部１２３によりフレーム部１２１と連結する構造となっている。ダイアフラム上の可撓部１２３にピエゾ抵抗素子Ｒが配置され、重錘体の変位による可撓部１２３の撓みがピエゾ抵抗素子Ｒの抵抗変化として検出される。
【００４８】
図９はピエゾ抵抗素子の詳細を説明する図面であり、図９（Ａ）として平面図を示し、図９（Ｂ）として断面図（Ａ−Ａ断面）を示している。ピエゾ抵抗素子Ｒは、シリコン膜１２０にＢ（ボロン）やＰ（リン）などの不純物を拡散して形成したピエゾ抵抗素子である。すなわち、実施形態２において説明した手順で形成されたピエゾ抵抗素子である。可撓部１２３とフレーム部１２１の境界、および可撓部１２３と錘接合部１２２の境界近傍に配置されている。
【００４９】
ピエゾ抵抗素子Ｒ上には絶縁層１５０が配置されている。絶縁層１５０は、配線１５２との接続箇所にコンタクトホール１５１を有している。なお、Ｒｘ１〜Ｒｘ４、Ｒｙ１〜Ｒｙ４、Ｒｚ１〜Ｒｚ４の計１２個のピエゾ抵抗素子は検出方向ごとに接続されて、ブリッジ回路を形成している。なお、ブリッジ回路接続に関しては本願の出願人による特開２００７−３２２２９７号公報などを参考にできる。フレーム部１２１上には、外部回路と接続するための電極パッド（図示せず）を有し、配線１５２の延長部分が当該電極パッドと接続して、加速度に伴う電気信号を外部回路へ取り出すことができる。
【００５０】
（加速度センサの製造方法）
次に図１０、図１１を参照して、実施形態に係る加速度センサの製造の方法について述べる。図１０、図１１は本発明に係る実施形態に係る加速度センサの製造の方法を示す図面である。
【００５１】
（ＳＯＩ基板の準備（図１０（Ａ）参照））
シリコン膜１２０、酸化シリコン膜１３０、シリコン基板１４０を積層したＳＯＩ基板１１０を用意する。上述したように、シリコン膜１２０はフレーム部１２１、錘接合部１２２、可撓部１２３を構成する層である。酸化シリコン膜１３０は、シリコン膜１２０とシリコン基板１４０とを接合する層であり、かつエッチングストッパ層として機能する層である。シリコン基板１４０はフレーム部１４１、錘部１４２を構成する層である。ＳＯＩ基板１１０は、ＳＩＭＯＸないし、貼り合せ法等により作成される。ＳＯＩ基板１１０においては、シリコン膜１２０、シリコン酸化膜１３０、シリコン基板１４０の厚みは、例えば、それぞれ、５μｍ、２μｍ、６００μｍとなる。なお、外周が１〜２ｍｍ程度の加速度センサ１０が直径１５０ｍｍ〜２００ｍｍのＳＯＩ基板であるウエハに多面付けで複数個配置されている。
【００５２】
（拡散用マスクの形成（図１０（Ｂ）参照））
ＳＯＩ基板１１０のシリコン膜１２０側に不純物拡散用のマスクである拡散用マスクＭを形成する。拡散用マスクＭの材料としては、例えばシリコン窒化膜（Ｓｉ３Ｎ４）やシリコン酸化膜（ＳｉＯ２）などを用いることができる。ここではシリコン酸化膜をシリコン膜１２０全面に熱酸化あるいはプラズマＣＶＤ法により成膜した後、シリコン窒化膜を成膜し、シリコン窒化膜上にレジストパターン（図示せず）を形成し、シリコン窒化膜、シリコン酸化膜にピエゾ抵抗素子Ｒに対応する開口をＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）及び熱リン酸などのウェットエッチングにより形成する。拡散用マスクＭはシリコン膜１２０側からシリコン酸化膜、シリコン窒化膜の２層構造になっている（図面では特に区別して記載していない）。なお、シリコン窒化膜は後述する不純物の拡散防止用のために用いている。
【００５３】
（ピエゾ抵抗素子の形成（図１０（Ｃ）参照））
ピエゾ抵抗素子を熱拡散法により形成する。実施形態２などで説明したピエゾ抵抗素子の製造の手順を用いて形成することができる。シリコン膜１２０側にＢを拡散する場合、拡散炉の中を７００℃以上９００℃以下の温度にし、ＢＢｒ3など（Ｏ2をともに流すこともある）を少なくとも拡散用マスクＭが形成された面に曝す。このようにして不純物を堆積し、不純物拡散層を形成する。そして７５０℃以上８００℃以下の炉内にＯ2を供給し不純物拡散層を酸化して不純物含有酸化物層を形成する。その後、フッ酸などの酸薬液によって表面の高い不純物濃度（一般に１×１０20ａｔｍｓ／ｃｍ3以上）の不純物含有酸化物層を除去する。その後、９００℃以上１１００℃以下の温度にした拡散炉の中で熱処理を行う。ピエゾ抵抗素子の形成の条件を適宜調整することにより拡散領域表面における不純物濃度の調整をすることができる。この結果、表面の不純物の濃度が所定の濃度（例えば、１×１０17〜１×１０19ａｔｍｓ／ｃｍ3）にすることができる。
【００５４】
上述した熱拡散法によれば、イオン注入法を用いないため可撓部１２３を構成するシリコン膜１２０に結晶欠陥の発生を抑制でき、長期安定性を実現できる。また、不純物濃度を調整することにより温度特性も良好にすることができる。
【００５５】
（絶縁層およびコンタクトホールの形成（図１０（Ｄ）参照））
シリコン膜１２０上に絶縁層１５０を形成する。例えば、シリコン膜１２０の表面を熱酸化あるいはプラズマＣＶＤ法などを用いて、絶縁層をＳｉＯ2の層により形成できる。絶縁層１５０上にレジストをマスクとしたＲＩＥによってコンタクトホール１５１を形成する。ＳｉＯ２の膜はＴＥＯＳ（Ｓｉ（ＯＣ２Ｈ５）４）／Ｏ２、ＳｉＨ４／Ｎ２Ｏなどのガスを用いて形成できる。ＳｉＯ２の膜の厚さは３０ｎｍ〜１μｍとするのが好ましい。応力の範囲が−２００ＭＰａ〜＋２００ＭＰａであり膜厚が３０ｎｍ〜１μｍの範囲であれば、センサの感度やオフセット電圧への影響を小さくできる点で好ましいからである。そして、絶縁層１５０上にレジストをマスクとしたＲＩＥによってコンタクトホール１５１を形成する。
【００５６】
（配線の作成（図１０（Ｅ）参照））
配線１５２を形成する。配線１５２はＡｌ，Ａｌ−Ｓｉ，Ａｌ−Ｎｄなどの金属材料をスパッタ法などにより成膜し、それをパターニングすることで得られる。なお、配線１５２とピエゾ抵抗素子Ｒの間でオーミックコンタクトを形成するために、熱処理（３８０℃〜４２０℃）を施す。なお、配線１５２上に保護膜としてシリコン窒化膜（Ｓｉ３Ｎ４）などの膜を設けてもよい。
【００５７】
（シリコン膜の加工（図１１（Ｆ）参照））
シリコン膜１２０をシリコン酸化膜１３０の上面が露出するまでＲＩＥなどによりエッチングを行い、開口１２４を形成して、フレーム部１２１、錘接合部１２２、可撓部１２３を画定する。
【００５８】
（ギャップ形成（図１１（Ｇ）参照））
フレーム部１４１の内枠に沿った開口を有するマスクを用いて、シリコン基板１４０をエッチングしてギャップ１６０を形成する。ギャップ１６０は、錘部１４２が下方（ガラス基板３側）へ変位するために必要な間隔である。例えば、５〜１０μｍである。ギャップ１６０の値は、センサのダイナミックレンジに応じて適宜設定することができる。
【００５９】
（シリコン基板の加工（図１１（Ｈ）参照））
次に、フレーム部１４１、錘部１４２に画定するためのマスクをシリコン基板１４０の下面に形成する。このマスクを用いてシリコン基板１４０をシリコン酸化膜１３０の下面が露出するまでエッチングを行なう。エッチングにはＤＲＩＥ（Ｄｅｅｐ  Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）を用いるのが好ましい。
【００６０】
ＤＲＩＥでは材料層を厚み方向に侵食しながら掘り進むエッチングステップと、エッチングによる侵食の進行に伴って形成される側壁にポリマーの壁を形成するデポジションステップと、を交互に繰り返す。掘り進んだ穴の側壁は、順次ポリマーの壁が形成されて保護されるため、ほぼ厚み方向にのみ侵食を進ませることが可能である。エッチングガスとしてＳＦ6等のイオン・ラジカル供給ガスを用い、デポジションガスとしてＣ4Ｆ8等を用いることができる。
【００６１】
（不要なシリコン酸化膜の除去（図１１（Ｉ）参照））
エッチングストッパとして用いた部分の不要なシリコン酸化膜をＲＩＥあるいはウェットエッチングにより除去する。これにより、シリコン酸化膜１３０は、フレーム部１２１とフレーム部１４１、錘接合部１２２と錘部１４２の間に存在することとなる。
【００６２】
（ガラス基板の接合（図１１（Ｊ）参照））
センサ本体２０と支持基板３０とを接合する。支持基板３０の材料としてガラスを用いる場合には、Ｎａイオンなどの可動イオンを含む、いわゆるパイレックス（登録商標）ガラスであって、ＳＯＩ基板１１０との接合には陽極接合を用いる。なお、陽極接合時の静電引力により錘部１４２が支持基板３０の上面にスティッキングするのを防ぐために、ガラス基板３の上面にスパッタ法によりＣｒなどのスティッキング防止膜（図示せず）を形成しておいてもよい。これによりセンサ本体２０とガラス基板３が接合され、加速度センサ１０が構成される。
【００６３】
（個片化）
加速度センサ１０が形成されたウエハをダイシングソー等でダイシングし、個々の加速度センサ１０に個片化する。なお、本明細書ではウエハに多面付け配置された「加速度センサ」と、個片化された「加速度センサ」とを特に区別せず加速度センサ１０と呼んでいる。以上は加速度センサの製造方法の一例であって、順序は、適宜に変更可能であり、上記の順序に限られない。
【００６４】
（実施例２）
各層の厚みが５μｍ／２μｍ／６００μｍとなっているＳＯＩ基板を準備し、ＳｉＯ２からなる拡散用マスクを厚さ１μｍで形成した後、８００℃の炉内に毎分５５ｍｇの流量でＢＢｒ３を供給して１０分間、不純物源に曝した。その際、１５．７５ｓｌｍのＮ２で希釈される１３ｓｌｍの流量でＯ２を供給した。その後、不純物源の供給を止め、酸素流量を５ｓｌｍとして８００℃にて酸化を行った。この酸化による酸化物をバッファドフッ酸により除去し、１０００℃の炉内に３０分間１０ｓｌｍの流量でＯ２を供給しながらＳＯＩ基板を熱処理し、不純物を半導体内部へ拡散させた。そして、ＬＡＬで１．５分の処理を行った。その後、上記のピエゾ抵抗素子を検出素子とする加速度センサを作製した。こうして得られたピエゾ抵抗における不純物の濃度分布をＳＩＭＳ（二次イオン質量分析計）法により分析した。その結果、表面での不純物の濃度は１．２４×１０１８ａｔｍｓ／ｃｍ３であった。従って温度特性の良好な加速度センサが得られた。
【００６５】
（比較例）
一方、実施例２における処理のうち、温度を８００℃にし、５〜２０ｓｌｍの流量でＯ２を供給しながら表面を酸化する処理と酸化物をバッファドフッ酸による除去の処理を省略して、加速度センサを作成した。すなわち、各層の厚みが５μｍ／２μｍ／６００μｍとなっているＳＯＩ基板を準備し、ＳｉＯ２からなる拡散用マスクを厚さ１μｍで形成した後、８００℃の炉内に毎分５５ｍｇの流量でＢＢｒ３を供給して１０分間、不純物源に曝した。その際、１５．７５ｓｌｍのＮ２で希釈される１３ｓｌｍの流量でＯ２を供給した。その後、不純物源の供給を止め、１０００℃の炉内に３０分間１０ｓｌｍの流量でＯ２を供給しながらＳＯＩ基板を熱処理し、不純物を半導体内部へ拡散させた。そして、ＬＡＬで１．５分の処理を行った。その後、上記のピエゾ抵抗素子を検出素子とする加速度センサを作製した。こうして得られたピエゾ抵抗における不純物の濃度分布をＳＩＭＳ法により分析したところ、表面での不純物の濃度は１．０×１０20ａｔｍｓ／ｃｍ３であった。したがって、実施例２で作成された加速度センサに比べて温度特性は劣ることになる。
【００６６】
以上、説明したように本願発明によれば、ピエゾ抵抗素子の形成にイオン注入装置を用いないことで、製造コストを低減することができる。また、熱拡散法を用いたとしても温度変化特性が小さなピエゾ抵抗素子を製造することが可能である。
【００６７】
（応用例）
加速度センサ１０はチップ単体としても流通するが、ＩＣなどの能動素子と組み合わせてモジュール化して電子部品としても流通する。加速度センサ１０は、ゲーム機やモバイル端末機（例えば、携帯電話）等の様々な用途で利用可能である。なお、加速度センサ１０とパッケージ基板／回路基板は、ワイヤボンディング、フリップチップ等の方法によって電気的に接続される。
【００６８】
図１３は、上記加速度センサ１０と処理回路を実装したセンサモジュール４００の一例を示す図である。図１３において、センサモジュール４００は、処理回路を含む信号処理チップ４０１と、メモリチップ４０２と、上記加速度センサ１０を含むセンサチップ４０３と、が基板４０４上に実装されている。各チップ４０１，４０２，４０３は、ボンディングワイヤ４０５により接続されている。メモリチップ４０２は、信号処理チップ４０１の制御用のプログラムやパラメータ等を記憶するメモリである。
【００６９】
図１４は、処理回路の模式図示す。加速度センサ１０を構成する各軸のセンサであるＳｅｎｓｏｒＸ１４０２、センサＳｅｎｓｏｒＹ１４０３、センサＳｅｎｓｏｒＺ１４０４、は増幅回路（Ａｍｐｌｉｆｉｅｒ１４０１）により信号増幅され、サンプル／ホールド機能を有する回路（Ｓ／Ｈ１４０５、１４０６、１４０７）などを経る。その後、出力抵抗（Ｒｏｕｔ１４０８、１４０９、１４１０）とキャパシタ（Ｃｘ１４１１、Ｃｙ１４１２、Ｃｚ１４１３）を介して加速度検出信号（Ｘｏｕｔ、Ｙｏｕｔ、Ｚｏｕｔ）が出力される。なお、出力抵抗とキャパシタはローパスフィルタとして機能している。
【００７０】
加速度センサ１０の応用例を、半導体装置を一例として図１５を参照して説明する。なお、本明細書において半導体装置とは、半導体技術を利用して機能しうる装置全般を指し、電子機器も半導体装置の範囲に含まれるものとする。半導体装置１５０１は、センサモジュールを実装した携帯型情報端末であって、本体１５０２により構成されている。本体１５０２は、ヒンジを介して接続されたディスプレイ部１５０３とキーボード部１５０４とを有している。例えば、キーボード部１５０４の下に設置されるハードディスク装置には、加速度センサ１０が用いられる。これにより、半導体装置１５０１に加わる加速度を検出し、所定の値よりも大きな加速度が検出されると、ヘッドを退避しヘッドとディスク面が接触することによる損傷を防止することができる。なお、半導体装置１５０１にはハードディスクは必須ではない。例えば、半導体装置１５０１は、不揮発性半導体記憶素子を用いた携帯電話であってもよい。この場合には、例えば、携帯電話を所持する人が歩行することにより携帯電話に加わる加速度を検出し、歩数を計測することなどが可能となる。
【図面の簡単な説明】
【００７１】
【図１】本発明の実施形態１における半導体の処理のフローチャートである。
【図２】本発明の実施形態１における処理の各ステップでの半導体の状態を表す断面図である。
【図３】本発明の実施形態１における半導体の処理の条件の一例図である。
【図４】本発明の実施形態１の処理が図３の条件にて行われた後の半導体のボロンプロファイルを示す。
【図５】本発明の実施形態２に係るピエゾ抵抗素子を形成する方法について説明するための図である。
【図６】本発明の実施形態３に係る加速度センサの全体斜視図である。
【図７】本発明の実施形態３に係る加速度センサの分解斜視図である。
【図８】本発明の実施形態３に係る加速度センサ本体の平面図及び断面図である。
【図９】本発明の実施形態３に係る加速度センサに用いられるピエゾ抵抗素子の詳細を説明する図面である。
【図１０】本発明の実施形態３に係る加速度センサの製造方法について説明する図である。
【図１１】本発明の実施形態３に係る加速度センサの製造方法について説明する図である。
【図１２】本発明の実施形態３に係る加速度センサ本体の平面図及び断面図である。
【図１３】本発明の実施形態３に係る加速度センサを用いたモジュールの一例図である。
【図１４】本発明の実施形態３に係る加速度センサの信号を処理する処理回路の模式図である。
【図１５】本発明の実施形態３に係る加速度センサを用いた半導体装置の外観の一例図である。
【符号の説明】
【００７２】
201 半導体
202 不純物拡散層
203 不純物含有酸化物層
204 不純物拡散層
【図１】
2010093021.tif 000003
【図２】
2010093021.tif 000004
【図３】
2010093021.tif 000005
【図４】
2010093021.tif 000006
【図５】
2010093021.tif 000007
【図６】
2010093021.tif 000008
【図７】
2010093021.tif 000009
【図８】
2010093021.tif 000010
【図９】
2010093021.tif 000011
【図１０】
2010093021.tif 000012
【図１１】
2010093021.tif 000013
【図１２】
2010093021.tif 000014
【図１３】
2010093021.tif 000015
【図１４】
2010093021.tif 000016
【図１５】
2010093021.tif 000017