(57)【要約】【課題】  選択性トップバリアを用いた配線におけるリークを抑制することができ、配線の信頼性の向上をはかる。【解決手段】  埋め込み配線を有する半導体装置の製造方法であって、配線間絶縁膜１０２上に該絶縁膜１０２とは材料の異なる犠牲膜１０３を形成した後、犠牲膜１０３及び配線間絶縁膜１０２を選択的にエッチングして配線用溝１０５を形成し、次いで配線用溝１０５内にＣｕを主成分とする導電膜１０７を埋め込み形成し、次いで導電膜１０７の上面に選択的にトップバリア層１０８を形成し、次いで犠牲膜１０３を除去することによりメタル残渣１０８ａを除去する。【選択図】      図２
2010016229.tif 000002
【特許請求の範囲】
【請求項１】
配線間絶縁膜上に該絶縁膜とは材料の異なる犠牲膜を形成する工程と、
前記犠牲膜及び配線間絶縁膜を選択的にエッチングして配線用溝を形成する工程と、
前記配線用溝内にＣｕを主成分とする導電膜を埋め込む工程と、
前記導電膜の上面に選択的にトップバリア層を形成する工程と、
前記トップバリア層の形成後に前記犠牲膜を除去する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記犠牲膜を除去する工程の後に、前記トップバリア層及び配線間絶縁膜の上に気相成長法で保護膜を形成し、且つ隣接する前記導電膜間の前記保護膜にエアギャップを形成することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記トップバリア層を形成する工程において、前記犠牲膜上に前記トップバリア層の構成元素を有する残渣を残し、
その後の前記犠牲膜を除去する工程で、前記残渣を除去することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
第１の層間絶縁膜上に第１の配線間絶縁膜及び第１の犠牲膜を積層形成する工程と、
前記第１の犠牲膜及び第１の配線間絶縁膜を選択的にエッチングして第１の配線用溝を形成する工程と、
前記第１の配線用溝内にＣｕを主成分とする第１の導電膜を埋め込む工程と、
前記第１の導電膜の上面に選択的に第１のトップバリア層を形成した後、前記第１の犠牲膜を除去する工程と、
前記第１の犠牲膜の除去後に、前記第１のトップバリア層及び第１の配線間絶縁膜の上に第１の保護膜を形成する工程と、
前記第１の保護膜上に第２の層間絶縁膜及び第２の犠牲膜を積層形成する工程と、
前記第２の犠牲膜及び第２の層間絶縁膜を選択的にエッチングし、前記第１の導電膜にコンタクトするためのビアと第２の配線用溝を形成する工程と、
前記第２の配線用溝及びビア内にＣｕを主成分とする第２の導電膜を埋め込む工程と、
前記第２の導電膜の上面に選択的に第２のトップバリア層を形成した後、前記第２の犠牲膜を除去する工程と、
前記第２の犠牲膜の除去後に、前記第２のトップバリア層及び第２の層間絶縁膜の上に第２の保護膜を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項５】
前記第１のトップバリア層を形成する工程において、前記第１の犠牲膜上に前記第１のトップバリア層の構成元素を有する残渣を残し、その後の前記第１の犠牲膜を除去する工程で前記残渣を除去し、
前記第２のトップバリア層を形成する工程において、前記第２の犠牲膜上に前記第２のトップバリア層の構成元素を有する残渣を残し、その後の前記第２の犠牲膜を除去する工程で前記残渣を除去することを特徴とする請求項４記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、配線の微細化に伴い、配線に印加可能な最大電流密度が上昇し、エレクトロマイグレーション（ＥＭ）耐性が劣化することが大きな問題となっている。そこで、配線の高信頼化を確保するため、配線金属原子の拡散を抑制する目的として、例えばＣｏを用いてトップバリアを形成する選択メッキプロセスの適用が検討されている。その結果、ＥＭ耐性は選択メッキを用いない場合と比較して向上することが確かめられており、トップバリア形成のための選択メッキプロセスの必要性は高まっている。
【０００３】
しかしながら、この種の選択メッキプロセスでは、ＥＭ耐性の改善効果は得られるものの、副作用として配線間リーク特性の劣化が問題となる。この配線間リーク特性を劣化させる原因としては、メッキ時のメタル成膜が配線材料上に行われるだけではなく、配線間の絶縁膜上にも残留し、導電体として存在していることが挙げられる。
【特許文献１】特開２００６−１５６５９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、選択性トップバリアを用いた配線におけるリークを抑制することができ、配線の信頼性の向上をはかり得る半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００５】
本発明の一態様に係わる半導体装置の製造方法は、配線間絶縁膜上に該絶縁膜とは材料の異なる犠牲膜を形成する工程と、前記犠牲膜及び配線間絶縁膜を選択的にエッチングして配線用溝を形成する工程と、前記配線用溝内にＣｕを主成分とする導電膜を埋め込む工程と、前記導電膜の上面に選択的にトップバリア層を形成する工程と、前記トップバリア層の形成後に前記犠牲膜を除去する工程と、を含むことを特徴とする。
【０００６】
また、本発明の別の一態様に係わる半導体装置の製造方法は、第１の層間絶縁膜上に第１の配線間絶縁膜及び第１の犠牲膜を積層形成する工程と、前記第１の犠牲膜及び第１の配線間絶縁膜を選択的にエッチングして第１の配線用溝を形成する工程と、前記第１の配線用溝内にＣｕを主成分とする第１の導電膜を埋め込む工程と、前記第１の導電膜の上面に選択的に第１のトップバリア層を形成した後、前記第１の犠牲膜を除去する工程と、前記第１の犠牲膜の除去後に、前記第１のトップバリア層及び第１の配線間絶縁膜の上に第１の保護膜を形成する工程と、前記第１の保護膜上に第２の層間絶縁膜及び第２の犠牲膜を積層形成する工程と、前記第２の犠牲膜及び第２の層間絶縁膜を選択的にエッチングし、前記第１の導電膜にコンタクトするためのビアと第２の配線用溝を形成する工程と、前記第２の配線用溝及びビア内にＣｕを主成分とする第２の導電膜を埋め込む工程と、前記第２の導電膜の上面に選択的に第２のトップバリア層を形成した後、前記第２の犠牲膜を除去する工程と、前記第２の犠牲膜の除去後に、前記第２のトップバリア層及び第２の層間絶縁膜の上に第２の保護膜を形成する工程と、を含むことを特徴とする。
【発明の効果】
【０００７】
本発明によれば、選択性トップバリアを用いた配線におけるリークを抑制することができ、配線の信頼性向上をはかることができる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の詳細を図示の実施形態によって説明する。
【０００９】
（第１の実施形態）
図１は、本発明の第１の実施形態に係わる半導体装置の概略構造を示す断面図であり、特に配線部分を示している。
【００１０】
図中の１００はＳｉ基板であり、このＳｉ基板１００上に第１の層間絶縁膜（ＩＬＤ：Inter Layer Dielectrics）１０１と第１の配線間絶縁膜１０２が積層形成されている。Ｓｉ基板１００は、表面部にトランジスタやその他の素子を形成したものである。絶縁膜１０１は、Ｓｉ基板１００に設けられたトランジスタなどと配線を接続するためのプラグを設けたＰＭＤ（Pre-Metal Dielectric）であり、例えば３００ｎｍの厚さに形成されている。絶縁膜１０２は、埋め込み配線を作製するためのものであり、例えばＳｉＯＣを１２０ｎｍの厚さに形成されている。
【００１１】
配線間絶縁膜１０２には第１の配線用溝１０５が設けられている。この配線用溝１０５の内面には第１のバリアメタル１０６が形成され、バリアメタル１０６を介して溝１０５内にＣｕ等の第１の導電膜１０７が埋め込み形成されている。導電膜１０７上及び配線間絶縁膜１０２上には、第１のエッチングストッパ（保護膜）１０９が形成されている。エッチングストッパ１０９は、例えばＳｉＣＮからなり、３０ｎｍの厚さに形成されている。ここまでの構成で、第１層目のＭ１配線が構成されている。
【００１２】
エッチングストッパ１０９上には、第２の層間絶縁膜１１１が積層されている。この絶縁膜１１１は、Ｍ１配線と接続するためのビアプラグを設けるための層間絶縁膜の機能は勿論のこと、埋め込み配線を作製するための配線間絶縁膜としての機能を持つ。ここで、層間絶縁膜と配線間絶縁膜とを区別して設け、これらに異なる材料を用いることも可能である。
【００１３】
層間絶縁膜１１１にビア及び第２の配線用溝１１５が形成され、配線用溝１１５内に第２のバリアメタル１１６を介してＣｕ等の第２の導電膜１１７が埋め込み形成されている。導電膜１１７上には第２のトップバリア層１１８が形成されている。そして、トップバリア層１１８上及び層間絶縁膜１１１上には、第２のエッチングストッパ１１９が形成されている。
【００１４】
次に、本実施形態の半導体装置の製造工程を、図２及び図３を参照して説明する。
【００１５】
まず、図２（ａ）に示すように、Ｓｉ基板１００上にＳｉＯＣやＳｉＯ2 からなる第１の層間絶縁膜１０１を形成し、その上に、配線作製するための第１の配線間絶縁膜１０２、トップバリア成膜時の犠牲膜となる第１の有機膜１０３、及び第１のキャップ絶縁膜１０４を成膜する。ここで、配線間絶縁膜１０２の厚さは１２０ｎｍ、有機膜１０３の厚さは５０ｎｍ、キャップ絶縁膜１０４の厚さは３０ｎｍである。続いて、図示しないレジストパターンを形成した後、リアクティブイオンエッチング処理を行うことで第１の配線用溝１０５を形成する。
【００１６】
ここで、有機膜１０３は、例えばポリベンズオキサゾール（ＰＢＯ）であり、５０ｎｍの厚さに形成する。キャップ絶縁膜１０４は、有機膜１０３及び絶縁膜１０２を保護するためのものであり、例えばＳｉＯ2 を３０ｎｍの厚さに形成する。
【００１７】
次いで、図２（ｂ）に示すように、メタル成膜工程においてＴａ系の第１のバリアメタル１０６をスパッタにより形成した後、配線材料となるＣｕからなる第１の導電膜１０７をメッキにより、例えば５００ｎｍの厚さに形成する。このメッキプロセスにより、導電膜１０７は配線用溝１０５内に埋め込まれると共に、溝１０５以外の部分にも形成される。
【００１８】
次いで、図２（ｃ）に示すように、導電膜１０７，バリアメタル１０６，及びキャップ絶縁膜１０４をＣＭＰで研磨する。このＣＭＰにおいて、有機膜１０３よりも上方に位置するキャップ絶縁膜１０４，バリアメタル１０６，及び導電膜１０７が除去されるため、ＣＭＰ後の最表面には有機膜１０３が露出している状態となる。
【００１９】
次いで、図２（ｄ）に示すように、Ｃｏ，Ｗ，Ｂ又はＣｏ，Ｗ，Ｐを成分とするトップバリア成膜を行い、導電膜１０７上にＣｏＷＰ或いはＣｏＷＢからなる厚さ５〜１０ｎｍの第１のトップバリア層１０８を形成する。ここで、ＣｏやＷは選択的にメタル上に成膜されるため基本的には配線間の絶縁膜上には成膜されないが、絶縁膜の表面状態によってメタル元素が残渣１０８ａとして発生することがある。即ち、配線間絶縁膜１０２上の有機膜１０３の最表面にＣｏ，Ｗなどメタル元素が散在しており、これがリークパスと成り得ることが懸念される。
【００２０】
そこで、図２（ｅ）に示すように、有機膜１０３をアッシング処理することによりメタル残渣１０８ａを除去する。有機膜１０３を除去した後の配線構造は配線上部から少なくとも５ｎｍ以上リセスされていることが特徴である。なお、アッシング処理としては、Ｎ系ガス若しくはＣＯ系ガスを用いる。
【００２１】
次いで、図２（ｆ）に示すように、配線間絶縁膜１０２上及びトップバリア層１０８上にＣＶＤ法でＳｉＣＮ等の第１のエッチングストッパ（保護膜）１０９を形成することにより、Ｍ１配線が形成される。
【００２２】
次いで、図３（ｇ）に示すように、第２の層間絶縁膜１１１，第２の有機膜１１３，及び第２のキャップ絶縁膜１１４を成膜した後、レジストパターニングを行い、リアクティブイオンエッチング処理を行うことにより、ビアと第２の配線用溝１１５を形成する。ここで、層間絶縁膜１１１は、ビア層／Ｍ２配線層として機能するものであり、例えばＳｉＯＣ（ｋ＝２．３）を２００ｎｍの厚さに形成した。
【００２３】
次いで、図３（ｈ）に示すように、第１層目と同様に第２のバリアメタル１１６と第２の導電膜１１７を形成した後、ＣＭＰを行うことにより、配線用溝１１５内に導電膜１１７を埋め込み形成すると共に、表面に有機膜１１３を露出させる。
【００２４】
次いで、図３（ｉ）に示すように、Ｍ１配線の場合と同様に、第２のトップバリア層１１８を形成する。このとき、トップメタル成膜後の洗浄によりトップメタルが溶解し反応生成物を形成することで、有機膜１１３上にメタル残渣１１８ａが発生する。次いで、図３（ｊ）に示すように、有機膜１１３をアッシングにより除去することにより、メタル残渣１１８ａを除去する。
【００２５】
これ以降は、１層目と同様に第２のエッチングストッパ１１９を成膜することにより、前記図１に示すような構成のデュアルダマシン（Dual Damascene）配線が形成されることになる。
【００２６】
このように本実施形態によれば、犠牲膜の形成及び除去によりトップバリアの残渣を除去することができる。即ち、１層目では、配線間絶縁膜１０２上に有機膜１０３を形成しておき、導電膜１０７上へのトップバリア層１０８の形成後に有機膜１０３を除去することにより、導電膜１０７上以外の余分なメタル残渣１０８ａを効率良く除去することができる。さらに、２層目では、層間絶縁膜１１１上に有機膜１１３を形成しておき、導電膜１１７上へのトップバリア層１１８の形成後に有機膜１１３を除去することにより、導電膜１１７上以外の余分なメタル残渣１１８ａを効率良く除去することができる。従って、選択性トップバリアメタルを用いた配線間リークを抑制することができ、ＥＭ高信頼性を確保することができる。
【００２７】
（第２の実施形態）
図４は、本発明の第２の実施形態に係わる半導体装置の製造工程を示す断面図である。
【００２８】
本実施形態が先に説明した第１の実施形態と異なる点は、エッチングストッパの形成方法にある。
【００２９】
第１の実施形態と同様のプロセスシーケンスにより、図４（ａ）に示すように、第１層目の配線を形成する。ここで、２００はＳｉ基板、２０１はＳｉＯ2 からなる層間絶縁膜、２０２はＳｉＯＣからなる配線間絶縁膜、２０３はＰＢＯ等の有機膜、２０６はＴａ系のバリアメタル、２０７はＣｕからなる導電膜である。
【００３０】
次いで、図４（ｂ）に示すように、Ｃｏ，Ｗ，Ｂ又はＣｏ，Ｗ，Ｐを成分とするトップバリアの成膜を行い、導電膜２０７上に５〜１０ｎｍの厚さのトップバリア層２０８を形成する。ここで、第１の実施形態と同様に、有機膜２０３の最表面にメタル残渣２０８ａが形成されている。
【００３１】
次いで、図４（ｃ）に示すように、有機膜２０３をアッシング処理することにより、メタル残渣２０８ａを除去した。有機膜２０３を除去した後の配線構造は配線上部から少なくとも５ｎｍ以上リセスされていることが特徴である。
【００３２】
次いで、図４（ｄ）に示すように、トップバリア層２０８及び配線間絶縁膜２０２上にＣＶＤ法でＳｉＣＮ等のエッチングストッパ２０９を成膜することにより、Ｍ１配線層が形成される。このとき、有機膜２０３の厚さを第１の実施形態よりも厚くしておく、又はエッチングストッパ２０９として成膜する絶縁膜の段差被覆性を悪くすることにより、配線間にはエアギャップ２１０が形成される。
【００３３】
これ以降は、第１の実施形態と同様にしてＭ２配線層を形成する。
【００３４】
このように本実施形態では、有機膜２０３の除去により導電膜２０７上以外の余分なメタル残渣２０８ａを効率良く除去することができる。従って、先の第１の実施形態と同様の効果が得られる。また、エッチングストッパ２０９にエアギャップ２１０が形成されるため、エッチングストッパ２０９の誘電率を低くすることができ、配線間容量の低減をはかることができる。
【００３５】
（第３の実施形態）
図５は、本発明の第３の実施形態に係わる半導体装置の製造工程を示す断面図である。
【００３６】
本実施形態が先に説明した第１の実施形態と異なる点は、有機膜を除去するプロセスにある。
【００３７】
第１の実施形態と同様のプロセスシーケンスにより、図５（ａ）に示すように、第１層目の配線を形成する。ここで、３００はＳｉ基板、３０１はＳｉＯ2 からなる層間絶縁膜、３０２はＳｉＯＣからなる配線間絶縁膜、３０３はＰＢＯ等の有機膜、３０６はＴａ系のバリアメタル、３０７はＣｕからなる導電膜である。
【００３８】
次いで、図５（ｂ）に示すように、Ｃｏ，Ｗ，Ｂ又はＣｏ，Ｗ，Ｐを成分とするトップバリアの成膜を行い、導電膜３０７上に５〜１０ｎｍの厚さのトップバリア層３０８を形成する。このとき、第１の実施形態と同様に、選択性崩れにより有機膜３０３上にメタル残渣３０８ａが発生する。
【００３９】
次いで、図５（ｃ）に示すように、低荷重ＣＭＰにより研磨し、有機膜３０３を除去することによりメタル残渣３０８ａを除去する。ここで、トップバリア層３０８は物理的に硬いため低荷重のＣＭＰでは殆ど研磨されないが、有機膜３０３は物理的に柔らかいため、低荷重のＣＭＰであっても十分に研磨されて除去される。有機膜３０３を除去した後の配線構造は配線上部から少なくとも５ｎｍ以上リセスされていることが特徴である。
【００４０】
次いで、図５（ｄ）に示すように、トップバリア３０８層及び配線間絶縁膜３０２上にエッチングストッパ３０９を成膜することにより、Ｍ１配線層が形成される。これ以降は、第１の実施形態と同様にしてＭ２配線層を形成する。
【００４１】
このように本実施形態では、アッシングの代わりにＣＭＰを用いて有機膜３０３を除去することにより導電膜３０７上以外の余分なメタル残渣３０８ａを効率良く除去することができる。従って、先の第１の実施形態と同様の効果が得られる。
【００４２】
（第４の実施形態）
図６及び図７は、本発明の第４の実施形態に係わる半導体装置の製造工程を示す断面図である。
【００４３】
本実施形態が先に説明した第１の実施形態と異なる点は、有機膜の代わりにキャップ絶縁膜を犠牲膜として用いることにある。
【００４４】
まず、図６（ａ）に示すように、Ｓｉ基板４００上にＳｉＯ2 からなる第１の層間絶縁膜４０１を形成し、その上に、配線作製するためのＳｉＯＣからなる第１の配線間絶縁膜４０２、トップバリア成膜時の犠牲膜となるＳｉＯ2 系の第１のキャップ絶縁膜４０４を成膜する。続いて、図示しないレジストパターンを形成した後、リアクティブイオンエッチング処理を行うことで、配線間絶縁膜４０２及びキャップ絶縁膜４０４に第１の配線用溝４０５を形成する。キャップ絶縁膜４０４は、例えばＳｉＯ2 であり５０ｎｍの厚さに形成する。
【００４５】
次いで、図６（ｂ）に示すように、メタル成膜工程においてＴａ系の第１のバリアメタル４０６をスパッタにより形成した後、配線材料となるＣｕからなる第１の導電膜４０７をメッキにより形成する。このメッキプロセスにより、導電膜４０７は配線用溝４０５内に埋め込まれると共に、溝４０５以外の部分にも形成される。
【００４６】
次いで、図６（ｃ）に示すように、導電膜４０７及びバリアメタル４０６をＣＭＰで研磨する。このＣＭＰにおいて、配線用溝上部の導電膜４０７と溝以外の部分の導電膜４０７及びバリアメタル４０６をＣＭＰにより研磨する。このＣＭＰにおいて、キャップ絶縁膜４０４も一部研磨されて１０ｎｍ程度まで薄くなり、ＣＭＰ後の最表面にはＳｉＯ2 系のキャップ絶縁膜４０４が露出している状態となる。
【００４７】
次いで、図６（ｄ）に示すように、Ｃｏ，Ｗ，Ｂ又はＣｏ，Ｗ，Ｐを成分とするトップバリア成膜を行い、導電膜４０７上に５〜１０ｎｍの厚さの第１のトップバリア層４０８を形成する。このとき、選択性崩れによりキャップ絶縁膜４０４上にメタル残渣４０８ａが発生する。
【００４８】
そこで、図６（ｅ）に示すように、ＳｉＯ2 系キャップ絶縁膜４０４をウェットエッチング又はドライエッチング処理することによりエッチバックを行い、キャップ絶縁膜４０４と共にメタル残渣４０８ａを除去する。このとき、ドライエッチングでは例えばＣＦ系のガス、ウェットエッチングでは例えばＨＦを用いて絶縁膜４０４の除去を行う。ＳｉＯ2 系絶縁膜とＳｉＯＣ系絶縁膜はエッチングレートが異なりエッチング時の選択比が稼げるため、良好なリセス制御性を得ることができる。本プロセスを用いた配線構造は配線上部から少なくとも５ｎｍ以上リセスされていることが特徴である。
【００４９】
次いで、図６（ｆ）に示すように、配線間絶縁膜４０２上及びトップバリア層４０８上にＣＶＤ法でＳｉＣＮ等の第１のエッチングストッパ（保護膜）４０９を形成することにより、Ｍ１配線が形成される。
【００５０】
これ以降は、第１層目と同様に、図７（ｇ）に示すように、第２の層間絶縁膜４１１及び第２のキャップ絶縁膜４１４を成膜した後、レジストパターニングを行い、リアクティブイオンエッチング処理を行うことにより、ビアと第２の配線用溝４１５を形成する。ここで、層間絶縁膜４１１は、ビア層／Ｍ２配線層として機能するものであり、例えばＳｉＯＣ（ｋ＝２．３）を２００ｎｍの厚さに形成する。
【００５１】
次いで、図７（ｈ）に示すように、第１層目と同様に第２のバリアメタル４１６と第２の導電膜４１７を形成する。
【００５２】
次いで、図７（ｉ）に示すように、ＣＭＰを行うことにより、配線用溝４１５内に導電膜４１７を埋め込み形成すると共に、溝４１５以外の最表面にキャップ絶縁膜４１４を露出させる。続いて、Ｍ１配線の場合と同様に、導電膜４１７上に第２のトップバリア層４１８を形成する。
【００５３】
次いで、図７（ｊ）に示すように、キャップ絶縁膜４１４をウェットエッチング又はドライエッチング処理により除去することにより、キャップ絶縁膜４１４上のメタル残渣４１８ａを除去する。続いて、トップバリア層４１８上及び層間絶縁膜４１１上に第２のエッチングストッパ４０９を成膜することにより、デュアルダマシン配線が形成されることになる。
【００５４】
このように本実施形態によれば、有機膜の代わりにキャップ絶縁膜４０４，４１４を犠牲膜として用いることにより、第１の実施形態と同様に導電膜４０７，４１７上以外のメタル残渣を効率良く除去することができ、配線の信頼性向上をはかることができる。しかも、有機膜の形成プロセスが不要となるため、工程の簡略化をはかることができる。
【００５５】
（第５の実施形態）
図８は、本発明の第５の実施形態に係わる半導体装置の製造工程を示す断面図である。
【００５６】
本実施形態が先に説明した第４の実施形態と異なる点は、キャップ絶縁膜を除去するプロセスにある。
【００５７】
第４の実施形態と同様のプロセスシーケンスにより、図８（ａ）に示すように、第１層目の配線層を形成する。ここで、５００はＳｉ基板、５０１はＳｉＯ2 からなる層間絶縁膜、５０２はＳｉＯＣからなる配線間絶縁膜、５０４はＳｉＯ2 からなるキャップ絶縁膜、５０６はＴａ系のバリアメタル、５０７はＣｕからなる導電膜である。
【００５８】
次いで、図８（ｂ）に示すように、Ｃｏ，Ｗ，Ｂ又はＣｏ，Ｗ，Ｐを成分とするトップバリアの成膜を行い、導電膜５０７上に５〜１０ｎｍの厚さのトップバリア膜５０８を形成する。このとき、選択性崩れによりキャップ絶縁膜５０４上にメタル残渣５０８ａが発生する。
【００５９】
次いで、図８（ｃ）に示すように、ＣＭＰにより研磨し、キャップ絶縁膜５０４を除去することにより、メタル残渣５０８ａを除去する。キャップ絶縁膜５０４を除去した後の配線構造は配線上部から少なくとも５ｎｍ以上リセスされていることが特徴である。
【００６０】
次いで、図８（ｄ）に示すように、トップバリア層５０８及び配線間絶縁膜５０２上にＣＶＤ法でエッチングストッパ５０９を成膜することにより、Ｍ１配線層が形成される。これ以降は、第４の実施形態と同様に、Ｍ２配線層を形成する。
【００６１】
このように本実施形態では、エッチングの代わりにＣＭＰを用いてキャップ絶縁膜５０４を除去することにより導電膜５０７上以外の余分なメタル残渣５０８ａを効率良く除去することができる。従って、先の第４の実施形態と同様の効果が得られる。
【００６２】
（変形例）
なお、本発明は上述した各実施形態に限定されるものではない。実施形態では、デュアルダマシン配線に適用した例について説明したが、シングルダマシン配線に適用できるのは勿論のことである。さらに、配線用溝内に埋め込む配線材料は必ずしもＣｕに限るものではなく、ＣｕにＡｌ，Ｍｇ，Ｍｎ，Ｔｉ等を微量に含有させた合金でであっても良い。即ち、Ｃｕを主成分とする導電膜であればよい。
【００６３】
また、各々の実施形態を組み合わせて実施することも可能である。例えば、１層目は第１の実施形態のように犠牲膜として有機膜を用いで、２層目は第４の実施形態のように犠牲膜としてキャップ絶縁膜を用いることも可能である。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
【図面の簡単な説明】
【００６４】
【図１】第１の実施形態に係わる半導体装置の概略構造を示す断面図。
【図２】第１の実施形態に係わる半導体装置の製造工程の前半を示す断面図。
【図３】第１の実施形態に係わる半導体装置の製造工程の後半を示す断面図。
【図４】第２の実施形態に係わる半導体装置の製造工程を示す断面図。
【図５】第３の実施形態に係わる半導体装置の製造工程を示す断面図。
【図６】第４の実施形態に係わる半導体装置の製造工程の前半を示す断面図。
【図７】第４の実施形態に係わる半導体装置の製造工程の後半を示す断面図。
【図８】第５の実施形態に係わる半導体装置の製造工程を示す断面図。
【符号の説明】
【００６５】
１００，２００，３００，４００，５００…Ｓｉ基板、１０１，１１１，２０１，３０１，４０１，４１１，５０１…層間絶縁膜、１０２，２０２，３０２，４０２，５０２…配線間絶縁膜、１０３，１１３，２０３，３０３…有機膜（犠牲膜）、１０４，１１４，２０４，３０４，４０４，４１４，５０４…キャップ絶縁膜、１０５，１１５，２０５，３０５，４０５，４１５，５０５…配線用溝、１０６，１１６，２０６，３０６，４０６，４１６，５０６…バリアメタル、１０７，１１７，２０７，３０７，４０７，４１７，５０７…導電膜、１０８，１１８，２０８，３０８，４０８，４１８，５０８…トップバリア層、１０９，１１９，２０９，３０９，４０９，４１９，５０９…エッチングストッパ。
【図１】
2010016229.tif 000003
【図２】
2010016229.tif 000004
【図３】
2010016229.tif 000005
【図４】
2010016229.tif 000006
【図５】
2010016229.tif 000007
【図６】
2010016229.tif 000008
【図７】
2010016229.tif 000009
【図８】
2010016229.tif 000010