(57)【要約】【課題】ＴＡＣ方式を使用する時間計測回路、またはＴＡＣ方式とパルスカウント方式を組み合わせた時間計測回路において、測定精度を向上させるとともに、デッドタイムのない回路構成を提供する。【解決手段】入力信号Ｖｉの振幅の最大値を検出してトリガＴＲＧを出力するピーク検出回路５と、測定開始信号Ｖｇに応答して動作する３個以上の複数のアナログ信号発生部１〜４と、アナログ信号発生部１〜４の動作タイミングを制御する制御部６と、トリガＴＲＧの出力時点におけるアナログ信号発生部の少なくとも１つの出力電圧を用いて、測定開始信号Ｖｇの出力時刻を起点としたトリガＴＲＧの出力時刻を算定する算定部７とを備えている。【選択図】図１
2010266291.tif 000002
【特許請求の範囲】
【請求項１】
入力信号の振幅の最大値を検出してトリガを出力するピーク検出回路と、
測定開始信号に応答して動作する３個以上の複数のアナログ信号発生部と、
前記複数のアナログ信号発生部の動作タイミングを制御する制御部と、
前記トリガの出力時点における前記複数のアナログ信号発生部の少なくとも１つの出力電圧を用いて、前記測定開始信号の出力時刻を起点とした前記トリガの出力時刻を算定する算定部と
を備えたことを特徴とする時間計測回路。
【請求項２】
前記制御部は、前記複数のアナログ信号発生部の出力電圧のうちの少なくとも２つの出力電圧の出力期間が一部重なるように、前記複数のアナログ信号発生部を動作させることを特徴とする請求項１に記載の時間計測回路。
【請求項３】
前記複数のアナログ信号発生部の出力電圧は、時間に比例して一定の傾きで上昇するランプ電圧からなり、
前記算定部は、前記複数のアナログ信号発生部の出力電圧の振幅が単調増加する部分のみを用いて、前記トリガの出力時刻を算定することを特徴とする請求項１または請求項２に記載の時間計測回路。
【請求項４】
入力信号の振幅の最大値を検出してトリガを出力するピーク検出回路と、
測定開始信号に応答して動作する複数のアナログ信号発生部と、
前記複数のアナログ信号発生部の動作タイミングを制御する制御部と、
前記トリガの出力時点における前記複数のアナログ信号発生部の少なくとも１つの出力電圧を用いて、前記測定開始信号の出力時刻を起点とした前記トリガの出力時刻を算定する算定部と、
前記算定部の出力電圧に対して加算平均処理を適用し、前記測定開始信号の出力時刻から前記トリガの出力時刻までの時間に基づいてターゲットまでの距離を演算する信号処理部とを備え、
前記制御部は、前記複数のアナログ信号発生部の出力電圧のうちの少なくとも２つが同時に生成されるように、前記複数のアナログ信号発生部を動作させ、
前記算定部は、前記複数のアナログ信号発生部の出力電圧を同時に前記信号処理部に入力し、
前記信号処理部は、前記同時に生成された出力電圧に対して加算平均処理を適用して前記ターゲットまでの距離を演算することを特徴とする時間計測回路。
【請求項５】
外部から入力されるクロック信号をカウントするパルスカウンタを備え、
前記信号処理部は、前記パルスカウンタのカウント出力値を用いて、前記ターゲットまでの距離を演算することを特徴とする請求項４に記載の時間計測回路。
【請求項６】
前記算定部は、前記パルスカウンタのカウント出力値を用いて、前記トリガの出力時刻を算定することを特徴とする請求項５に記載の時間計測回路。
【請求項７】
前記複数のアナログ信号発生部は、外部から入力されるクロック信号に同期して動作することを特徴とする請求項１から請求項６までのいずれか１項に記載の時間計測回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、パルスレーダやレーザ距離計などに利用される時間測定回路に関し、特に、ＴＡＣ（Ｔｉｍｅ  ｔｏ  Ａｍｐｌｉｔｕｄｅ  Ｃｏｎｖｅｒｔｅｒ）方式を利用した時間測定回路に関するものである。
【背景技術】
【０００２】
従来から、パルスレーダなどのレーダシステムを用いてターゲットまでの距離計測を行う場合、距離に対応した時間を計測するための第１の方式として、ＴＡＣ方式が知られている。
【０００３】
ＴＡＣ方式とは、パルスレーダからターゲットに向けてパルス（電磁波またはレーザ）を照射するとともに、時間経過に応じて振幅が増大するアナログ信号を発生させて、ターゲットによって反射（または、散乱）されたパルスがレーダに帰還するまでの変化量を求めることにより時間を計測する方式である。
【０００４】
図１０は従来のＴＡＣ回路の概略構成を示す回路図である。
図１０において、ＴＡＣ回路は、電流源６０と、容量６１と、電流源６０と容量６１との間に直列接続されたスイッチ６２と、容量６１に並列接続されたスイッチ６３と、スイッチ６２と容量６１との間に設けられた出力端子Ｐｏとにより構成されている。
【０００５】
図１０内の給電側のスイッチ６２がＯＮし、容量６１に並列接続されたスイッチ６３がＯＦＦすると、電流源６０から容量６１に電荷が供給され、容量６１の電極間電圧が上昇する。
【０００６】
ここで、電流減６０を定電流源とすると、時間に対して一定の割合で電荷が供給されるので、出力端子Ｐｏからは時間に対して一定の割合で電圧値が増加するランプ電圧が出力される。したがって、ＴＡＣ方式においては、出力端子Ｐｏからの出力電圧を検出することにより、経過時間を知ることができる。
【０００７】
図１１は従来のＴＡＣ使用時の出力電圧の時間変化を示す波形図である。
従来のＴＡＣを用いた時間計測回路（図１０）においては、図１１のように、アナログ信号の立ち上がり領域での過渡応答や、リセット時直前の飽和領域でのリンギングなどの影響により、線形性が低下して時間測定（距離測定）の精度が低下するという問題があった。
【０００８】
一方、従来から、第２の方式として、パルスレーダからターゲットに向けてパルスを照射するとともに、クロック信号を発生させて、パルスがレーダに帰還するまでの間にわたってクロック信号をカウントすることにより、時間計測を行うクロックカウント方式が知られている。
【０００９】
そこで、第３の方式として、クロック信号のクロック周期ごとの時間をクロックカウント方式で計測するとともに、クロック周期以下の時間をＴＡＣ方式で計測することにより、安価で計測精度の高い時間計測方式も提案されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２０００−２２７４８３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
従来のＴＡＣを用いた時間計測回路（図１０）は、過渡応答やリンギングなど（図１１参照）の影響によって測定精度が低下するという課題があった。
また、この課題を解消するための第３の方式を用いた時間計測回路においては、２つのアナログ回路を交互に切り替えて動作させる必要があることから、切り替え時のリンギングや過渡応答などの影響により、切り替え期間中はＴＡＣが正しい電圧を出力することができなくなるので、デッドタイム（回路切り替え時での測定不可能な時間帯）が発生するという課題があった。
【００１２】
この発明は、上記のような課題を解決するためになされたものであり、ＴＡＣ方式を使用する時間計測回路、またはＴＡＣ方式とパルスカウント方式を組み合わせた時間計測回路において、測定精度を向上させるとともに、デッドタイムが生じることのない時間計測回路を得ることを目的とする。
【課題を解決するための手段】
【００１３】
この発明に係る時間計測回路は、入力信号の振幅の最大値を検出してトリガを出力するピーク検出回路と、測定開始信号に応答して動作する３個以上の複数のアナログ信号発生部と、複数のアナログ信号発生部の動作タイミングを制御する制御部と、トリガの出力時点における複数のアナログ信号発生部の少なくとも１つの出力電圧を用いて、測定開始信号の出力時刻を起点としたトリガの出力時刻を算定する算定部とを備えたものである。
【発明の効果】
【００１４】
この発明によれば、入力信号が最大となるトリガ出力時点での複数のアナログ信号発生部の出力電圧を用いて、測定開始信号の出力時点からトリガ出力時点までの時間を演算することにより、測定精度を向上させるとともに、デッドタイムが生じることのない時間計測を実現することができる。
【図面の簡単な説明】
【００１５】
【図１】この発明の実施の形態１に係る時間計測回路を示すブロック図である。
【図２】図１内の主要部の各信号波形を示すタイミングチャートである。
【図３】線形性の高い部分のみを使用した場合の図１内の主要部の各信号波形を示すタイミングチャートである。
【図４】この発明の実施の形態２に係る時間計測回路を示すブロック図である。
【図５】図４内の主要部の各信号波形を示すタイミングチャートである。
【図６】この発明の実施の形態２に係る時間計測回路の他の構成例を示すブロック図である。
【図７】この発明の実施の形態３に係る時間計測回路を示すブロック図である。
【図８】この発明の実施の形態４に係る時間計測回路を示すブロック図である。
【図９】図８内の主要部の各信号波形を示すタイミングチャートである。
【図１０】従来の時間計測回路を示すブロック図である。
【図１１】図１０内の出力端子の信号波形を示すタイミングチャートである。
【発明を実施するための形態】
【００１６】
実施の形態１．
図１はこの発明の実施の形態１に係る時間計測回路を示すブロック図である。
図１において、時間計測回路は、時間計測用の測定開始信号Ｖｇが入力される測定開始信号入力端子Ｐ１と、受信信号（入力信号）Ｖｉが入力される信号入力端子Ｐ２と、並設された４個のアナログ信号発生部１、２、３、４と、信号入力端子Ｐ２に接続されたピーク検出回路５と、測定開始信号入力端子Ｐ１に接続された制御部６と、アナログ信号発生部１、２、３、４に接続された算定部７と、算定部７に接続された信号処理部４２とを備えている。
【００１７】
算定部７は、測定開始信号Ｖｇの出力時刻ｔ１を起点として、ピーク検出回路５からのトリガＴＲＧ（後述する）の出力時刻ｔ２を算定する。
また、信号処理部４２は、測定開始信号Ｖｇの出力時刻ｔ１からトリガＴＲＧの出力時刻ｔ２までの時間Ｔ１を算出するとともに、時間Ｔ１に基づいてターゲットまでの距離Ｄを演算する。
【００１８】
アナログ信号発生部１、２、３、４は、それぞれ同一回路構成からなり、電流源８、９、１０、１１と、給電用のスイッチ１２、１３、１４、１５と、容量（キャパシタ）１６、１７、１８、１９と、電荷短絡用のスイッチ２０、２１、２２、２３とを備え、各容量１６〜１９の一端からアナログ信号からなる出力電圧Ｖ１〜Ｖ４を生成する。
ここで、電流源８、９、１０、１１は、すべて定電流源により構成されているものとする。また、容量１６、１７、１８、１９は、すべて同じ容量値を有するものとする。
【００１９】
各アナログ信号発生部１、２、３、４において、電流源８、９、１０、１１と、スイッチ１２、１３、１４、１５と、容量１６、１７、１８、１９とは、それぞれ、電源とグランドとの間に直列接続されており、スイッチ２０、２１、２２、２３は、それぞれ、容量１６、１７、１８、１９に並列接続されている。
【００２０】
また、給電用のスイッチ１２、１３、１４、１５は、測定開始信号入力端子Ｐ１から入力される測定開始信号ＶｇによりＯＮ制御され、短絡用のスイッチ２０、２１、２２、２３は、制御部６からの制御信号により、動作タイミング（ＯＦＦタイミング）が制御される。
【００２１】
したがって、容量１６、１７、１８、１９は、スイッチ１２、１３、１４、１５が測定開始信号ＶｇによりＯＮ制御され、かつ、スイッチ２０、２１、２２、２３が制御部６によりＯＦＦ制御されたときのみ、電流源８、９、１０、１１から電荷が供給され、これにより、容量１６、１７、１８、１９の各電極間の電圧は上昇する。
【００２２】
算定部７は、Ｓ／Ｈ（Ｓａｍｐｌｅ  ａｎｄ  Ｈｏｌｄ）回路２４、２５、２６、２７と、アナログＭＵＸ（Ｍｕｌｄｅｘ：マルチプレクサ）２８とを備えている。
Ｓ／Ｈ回路２４、２５、２６、２７の入力端子は、アナログ信号発生部１、２、３、４内のスイッチ１２、１３、１４、１５と容量１６、１７、１８、１９との接続点に接続されている。
【００２３】
ピーク検出回路５は、入力信号（受信信号）Ｖｉの振幅の最大値を検出すると、トリガＴＲＧを出力する。
Ｓ／Ｈ回路２４、２５、２６、２７は、ピーク検出回路５からトリガＴＲＧを受信した時刻でのアナログ信号発生部１、２、３、４の出力電圧（容量１６、１７、１８、１９の電圧）を保持する。
【００２４】
アナログＭＵＸ２８は、Ｓ／Ｈ回路２４、２５、２６、２７の各出力電圧のうち、制御部６が指定する１つのみを選択して出力端子Ｐｏから出力する。
信号処理部４２は、出力端子Ｐｏからの出力電圧Ｖｏに後述の処理を施して、たとえばパルスレーダに適用した場合に、発射パルスの帰還時間を算出するとともにターゲットまでの距離を求める。
【００２５】
次に、図２を参照しながら、図１に示したこの発明の実施の形態１による時間計測動作について、さらに具体的に説明する。
図２は図１内の主要部の各信号波形を示すタイミングチャートである。なお、ここでは、パルスレーダ（図示せず）の時間計測回路として使用される状況を想定して説明する。
【００２６】
時刻ｔ１においてパルスレーダからパルスが送信されると、これと同時に、測定開始信号入力端子Ｐ１から入力される測定開始信号Ｖｇが「Ｌ（Ｌｏｗ）レベル」から「Ｈ（Ｈｉｇｈ）レベル」に変化する。なお、測定開始信号Ｖｇは、あらかじめ設定された時間幅で「Ｈレベル」を継続するものとする。
【００２７】
このとき、電流源８、９、１０、１１が定電流源であり、容量１６、１７、１８、１９が同一容量値を有するので、アナログ信号発生部１、２、３、４の出力電圧は、測定開始信号ＶｇのＨレベル期間において、時間に比例して一定の傾きＫで上昇するランプ電圧となる。
【００２８】
一方、制御部６は、測定開始信号ＶｇがＨレベルとなった時刻ｔ１から、容量１６、１７、１８、１９に並設されたスイッチ２０、２１、２２、２３を、それぞれ時間差Ｔ０で、スイッチ２０から順番にスイッチ２３まで、所定期間２Ｔ０の間にわたってＯＦＦ制御する。
【００２９】
また、制御部６は、測定開始信号ＶｇがＨレベルとなった時刻ｔ１からの経過時間Ｔの違いに応じて、アナログＭＵＸ２８を切換制御する。
具体的には、制御部６は、以下の式（１）〜（４）のように、アナログＭＵＸ２８の出力電圧Ｖｏが、Ｓ／Ｈ回路２４、２５、２６、２７の出力電圧Ｖ２４、Ｖ２５、Ｖ２６、Ｖ２７（アナログ信号発生部１〜４の出力電圧Ｖ１〜Ｖ４に対応）のいずれかとなるように制御する。
【００３０】
Ｖｏ＝Ｖ２４  （０≦Ｔ＜３Ｔ０／２の場合）        ・・・（１）
Ｖｏ＝Ｖ２５  （３Ｔ０／２≦Ｔ＜５Ｔ０／２の場合）・・・（２）
Ｖｏ＝Ｖ２６  （５Ｔ０／２≦Ｔ＜７Ｔ０／２の場合）・・・（３）
Ｖｏ＝Ｖ２７  （７Ｔ０／２≦Ｔ＜５Ｔ０の場合）    ・・・（４）
【００３１】
さらに、制御部６は、アナログ信号発生部１〜４のうち、現時点で動作させているアナログ信号発生部がどれであるか示す情報を信号処理部４２に入力している。ここでは、制御部６から信号処理部４２への入力信号を３ビットの信号Ｘ、Ｙ、Ｚで表し、以下のように定義する。
【００３２】
Ｘ＝０、Ｙ＝０、Ｚ＝０：アナログ信号発生部１のみが動作領域。
Ｘ＝０、Ｙ＝０、Ｚ＝１：アナログ信号発生部１、２が動作領域。
Ｘ＝０、Ｙ＝１、Ｚ＝０：アナログ信号発生部２、３が動作領域。
Ｘ＝０、Ｙ＝１、Ｚ＝１：アナログ信号発生部３、４が動作領域。
Ｘ＝１、Ｙ＝０、Ｚ＝０：アナログ信号発生部４のみが動作領域。
【００３３】
図２において、前述のように、パルスレーダからのパルス送信時に測定開始信号ＶｇがＨレベルに変化すると、スイッチ１２〜１５がＯＮする。
このとき、まず、制御信号Ｅ１〜Ｅ３によりスイッチ２１〜２３がＯＮとなり、制御信号Ｅ０によりスイッチ２０のみがＯＦＦ制御される。
【００３４】
これにより、容量１６の両電極間の電圧（出力電圧Ｖ１）が、時間経過とともに一定の傾きＫで上昇する。
続いて、時間Ｔ０の経過後に、制御信号Ｅ１によりスイッチ２１もＯＦＦ制御されて、容量１７の両電極間の電圧（出力電圧Ｖ２）が、時間経過とともに一定の傾きＫで上昇を開始する。
【００３５】
ここで、測定開始信号ＶｇがＨレベルとなった時刻ｔ１から、時間Ｔ１（３Ｔ０／２＜Ｔ１＜２Ｔ０）だけ経過した時刻ｔ２で、ターゲットから反射されたパルスがパルスレーダに帰還して、信号入力端子Ｐ２に入力されたと仮定する。
このとき、ピーク検出回路５は、入力信号Ｖｉの振幅が最大値となる時点でトリガＴＲＧを出力して算定部７内の各Ｓ／Ｈ回路２４、２５、２６、２７に入力する。
【００３６】
Ｓ／Ｈ回路２４、２５、２６、２７は、トリガＴＲＧが入力された時刻での各アナログ信号発生部１〜４の出力電圧Ｖ１〜Ｖ４を保持する。
すなわち、Ｓ／Ｈ回路２４は、出力電圧Ｖ１（＝Ｋ・Ｔ１）の電圧値を保持し、Ｓ／Ｈ回路２５は、出力電圧Ｖ２（＝Ｋ（Ｔ１−Ｔ０））の電圧値を保持し、Ｓ／Ｈ回路２６、２７は、０Ｖを保持する。
【００３７】
このとき、経過時間Ｔ１は、３Ｔ０／２≦Ｔ１＜５Ｔ０／２の範囲内なので、制御部６は、アナログＭＵＸ２８に対する信号Ｘ、Ｙ、Ｚとして、アナログ信号発生部１、２が動作領域にあることを示す「００１」を出力する。
したがって、アナログＭＵＸ２８からの出力電圧Ｖｏは、Ｓ／Ｈ回路２５に保持された出力電圧Ｖ２５（時刻ｔ２での出力電圧Ｖ２）となる。
【００３８】
なお、時刻ｔ２において、アナログ信号発生部１の出力電圧Ｖ１は、最大値付近にまで上昇しているので、時間に対する出力電圧Ｖ１の線形性が低下している。
しかし、アナログ信号発生部２の出力電圧Ｖ２においては、充電開始時刻とリセット時刻との中間付近の時間帯なので、線形性が十分に高い時間領域となり、入力信号Ｖｉのパルス振幅が最大レベルとなる時刻を識別することが可能となる。
【００３９】
最後に、信号処理部４２は、算定部７の出力電圧Ｖｏと、制御部６からの入力信号とを用いて、以下の式（５）を演算することにより、パルスレーダから発射したパルスがレーダに帰還するまでに要した時間Ｔ１を算出する。
【００４０】
Ｔ１＝｛（４Ｘ＋２Ｙ＋Ｚ）×Ｋ・Ｔ０＋Ｖｏ）／Ｋ  ・・・（５）
【００４１】
また、信号処理部４２は、式（５）から算出された時間Ｔ１にＣ／２（Ｃは光速）を乗算することにより、以下の式（６）のように、レーダからターゲットまで距離Ｄを求める。
【００４２】
Ｄ＝Ｔ１×Ｃ／（２Ｋ）
＝｛（４Ｘ＋２Ｙ＋Ｚ）×Ｋ・Ｔ０＋Ｖｏ｝×Ｃ／（２Ｋ）  ・・・（６）
【００４３】
以上のように、この発明の実施の形態１（図１）に係る時間計測回路は、入力信号Ｖｉの振幅の最大値を検出してトリガＴＲＧを出力するピーク検出回路５と、測定開始信号Ｖｇに応答して動作する４個（３個以上の複数）のアナログ信号発生部１〜４と、アナログ信号発生部１〜４の動作タイミングを制御する制御部６と、トリガＴＲＧの出力時点におけるアナログ信号発生部１〜４のうちの少なくとも１つの出力電圧を用いて、測定開始信号Ｖｇの出力時刻ｔ１を起点としたトリガＴＲＧの出力時刻ｔ２を算定する算定部７とを備えている。
【００４４】
また、制御部６は、アナログ信号発生部の出力電圧Ｖ１〜Ｖ４のうちの少なくとも２つの出力電圧の出力期間が一部重なるように、アナログ信号発生部１〜４を動作させる。
さらに、アナログ信号発生部の出力電圧Ｖ１〜Ｖ４は、時間に比例して一定の傾きＫで上昇するランプ電圧からなり、算定部７は、アナログ信号発生部の出力電圧Ｖ１〜Ｖ４の振幅が単調増加する部分のみを用いて、トリガＴＲＧの出力時刻ｔ２を算定する。
【００４５】
これにより、ＴＡＣ方式を使用する時間計測回路、またはＴＡＣ方式とパルスカウント方式を組み合わせた時間計測回路において、測定精度を向上させるとともに、デッドタイムが生じることのない時間計測を実現することができる。
【００４６】
すなわち、図１、図２において、制御部６は、出力電圧Ｖ１〜Ｖ４の出力時間の一部が重なるようにアナログ信号発生部１〜４を動作させ、算定部７は、出力電圧Ｖ１〜Ｖ４の振幅が単調増加する線形性の高い部分のみを用いて、トリガＴＲＧの出力時刻ｔ２を算定する。
これにより、アナログ信号発生部１〜４のリンギングや過渡応答による遅延を排除することが可能となり、この結果、デッドタイムをなくすことが可能となる。
【００４７】
図１においては、４個のアナログ信号発生部１〜４を示したが、これに限定されるものではなく、３個以上であれば、任意数のアナログ信号発生部を用いることができる。
また、図１、図２では、測定開始直後と測定終了直前とにおいて、線形性のよいアナログ波形（出力電圧Ｖ１〜Ｖ４）が用いられていないが、必要に応じて、図３のように、測定開始信号Ｖｇ’の出力時間（ＯＮタイミング）を遅延側にシフトさせてもよい。
【００４８】
図３はこの発明の実施の形態１によるアナログ信号発生部１〜４の他の動作例を示すタイミングチャートである。
図３において、制御部６における測定開始信号Ｖｇ’のＯＮタイミングは、アナログ信号発生部１〜４における対するＯＮタイミング（時刻ｔ１）よりも遅延時間τだけシフトされている。
【００４９】
図３においては、測定直後から測定終了直前までのすべての時間帯で、出力電圧Ｖ１〜Ｖ４の線形性の高い部分のみを使用した場合を示している。
図３のように、測定開始信号Ｖｇ’のＯＮタイミングを遅延側にシフトさせることにより、測定開始直後から測定終了直前までの期間にわたって、すべての時間帯で、アナログ信号発生部１〜４の出力電圧Ｖ１〜Ｖ４の線形性の高い部分のみを用いて測定することが可能となる。
【００５０】
実施の形態２．
なお、上記実施の形態１（図１〜図３）では、アナログＭＵＸ２８を用いるとともに、各アナログ信号発生部１〜４の出力電圧Ｖ１〜Ｖ４の波形（立ち上がりタイミング）をシフトさせたが、図４および図５のように、アナログＭＵＸ２８を省略するとともに、出力電圧Ｖ１〜Ｖ４の波形（立ち上がりタイミング）を同一に設定してもよい。
【００５１】
図４はこの発明の実施の形態２に係る時間計測回路を示すブロック図であり、前述（図１参照）と同様のものについては、前述と同一符号を付して、または符号の後に「Ａ」を付して詳述を省略する。
【００５２】
図５は図４内の主要部の各信号波形を示すタイミングチャートである。
なお、ここでは、前述と同様に４個のアナログ信号発生部１〜４を用いているが、アナログ信号発生部の数は、２個以上であれば任意数でよい。
【００５３】
図４に示す時間測定回路において、制御部６Ａは、短絡用のスイッチ２０〜２３に対する制御信号Ｅ０〜Ｅ３のみを出力し、測定開始信号ＶｇがＨレベルとなった時刻ｔ１から所定時間２Ｔ０にわたって、すべてのスイッチ２０〜２３を同時にＯＦＦする。
算定部７Ａは、前述のアナログＭＵＸ２８が削除されており、Ｓ／Ｈ回路２４、２５、２６、２７のすべての出力電圧Ｖ２４〜Ｖ２７を信号処理部４２Ａに出力する。
【００５４】
次に、図４および図５に示したこの発明の実施の形態２による動作について説明する。
パルスレーダからパルスが送信されると、これと同時に、測定開始信号入力端子Ｐ１から入力される測定開始信号ＶｇがＨレベルとなる。
【００５５】
これにより、給電用のスイッチ１２〜１５がＯＮされるとともに、スイッチ２０〜２３がＯＦＦとなり、各容量１６〜１９の両電極間の電圧（出力電圧Ｖ１〜Ｖ４）が、同時に立ち上がり、時間経過とともに一定の傾きＫで上昇する。
【００５６】
ここで、前述と同様に、測定開始信号ＶｇがＨレベルに変化した時刻ｔ１から、時間Ｔ１（０＜Ｔ１＜２Ｔ０）だけ経過した時刻ｔ２において、ターゲットからの反射パルスがパルスレーダに帰還し、信号入力端子Ｐ２に入力されたとする。
この場合、ピーク検出回路５は、帰還パルス（入力信号Ｖｉ）の振幅が最大値となる時刻ｔ２で、トリガＴＲＧを出力してＳ／Ｈ回路２４〜２７に入力する。
【００５７】
算定部７Ａ内のＳ／Ｈ回路２４〜２７は、トリガＴＲＧが入力された時刻ｔ２でのアナログ信号発生部１〜４の出力電圧Ｖ１〜Ｖ４を保持する。
すなわち、すべてのＳ／Ｈ回路２４〜２７は、それぞれ同一電圧値Ｖ０（＝Ｖ１＝Ｖ２＝Ｖ３＝Ｖ４＝Ｋ・Ｔ１）を保持する。
【００５８】
ここで、アナログ信号発生部の出力電圧Ｖ１〜Ｖ４にノイズが混入されている場合を考慮し、Ｓ／Ｈ回路２４〜２７に保持された電圧値Ｖ０のノイズ成分をΔＶ１〜ΔＶ４とすると、各Ｓ／Ｈ回路の出力電圧Ｖ２４〜Ｖ２７は、以下の式（７）〜式（１０）ように表される。
【００５９】
Ｖ２４＝Ｖ０＋ΔＶ１  ・・・（７）
Ｖ２５＝Ｖ０＋ΔＶ２  ・・・（８）
Ｖ２６＝Ｖ０＋ΔＶ３  ・・・（９）
Ｖ２７＝Ｖ０＋ΔＶ４  ・・・（１０）
【００６０】
この場合、信号処理部４２Ａは、Ｓ／Ｈ回路２４〜２７のすべての出力電圧Ｖ２４〜Ｖ２７を取得するので、すべての出力電圧Ｖ２４〜Ｖ２７に対して加算を適用することが可能となる。
ここでは、サンプル数が「４」なので、信号処理部４２Ａは、以下の式（１１）ように、平均値Ｖｍを求める。
【００６１】
Ｖｍ＝｛４Ｖ０＋（ΔＶ１＋ΔＶ２＋ΔＶ３＋ΔＶ４）｝／４  ・・・（１１）
【００６２】
また、出力電圧Ｖ１〜Ｖ４のノイズが、ガウシアン分布をしていると仮定すると、加算平均処理を行うことで、ノイズ成分を平均化することが可能となる。
以下、信号処理部４２Ａは、加算平均処理を適用した電圧値を用いて、前述と同様に、測定開始信号Ｖｇの出力時点からトリガＴＲＧの出力時点までの時間Ｔ１を演算する。
【００６３】
なお、サンプル数が多ければ多いほど、加算平均処理による効果は顕著となり、また、任意の定数（傾き）Ｋを適切な値に設定することにより、アナログ信号処理回路１〜４のノイズは、ほぼ無視できるものとなる。
【００６４】
以上のように、この発明の実施の形態２（図４、図５）に係る時間計測回路は、入力信号Ｖｉの振幅の最大値を検出してトリガＴＲＧを出力するピーク検出回路５と、測定開始信号Ｖｇに応答して動作する複数のアナログ信号発生部１〜４と、アナログ信号発生部１〜４の動作タイミングを制御する制御部６Ａと、トリガＴＲＧの出力時点におけるアナログ信号発生部１〜４の少なくとも１つの出力電圧を用いて、測定開始信号Ｖｇの出力時刻ｔ１を起点としたトリガＴＲＧの出力時刻ｔ２を算定する算定部７Ａと、算定部７Ａの出力電圧に対して加算平均処理を適用し、測定開始信号Ｖｇの出力時刻ｔ１からトリガＴＲＧの出力時刻ｔ２までの時間Ｔ１に基づいてターゲットまでの距離Ｄを演算する信号処理部４２Ａとを備えている。
【００６５】
制御部６Ａは、出力電圧Ｖ１〜Ｖ４のうちの少なくとも２つが同時に生成されるように、アナログ信号発生部１〜４を動作させ、算定部７Ａは、出力電圧Ｖ２４〜Ｖ２７を同時に信号処理部４２Ａに入力する。
最後に、信号処理部４２Ａは、同時に生成された出力電圧Ｖ２４〜Ｖ２７に対して加算平均処理を適用して時間Ｔ１を演算し、ターゲットまでの距離Ｄを算出する。
【００６６】
このように、任意数（ｍ個）の信号を積算して加算平均処理を施すことにより、取得信号の受信電力はｍ2倍になるのに対し、出力電圧Ｖ１〜Ｖ４に含まれるノイズがｍ倍（＜ｍ2倍）になるので、信号のＳＮＲ（対数で表したＳＮ比）は、１０・ｌｏｇｍ［ｄＢ］だけ改善される。
【００６７】
したがって、複数のアナログ信号発生部１〜４のうち少なくとも２つが同時にアナログ信号（出力電圧）を生成することにより、信号処理部４２Ａにおいて加算平均処理を適用することが可能となり、時間Ｔ１および距離Ｄの測定精度を向上させることができる。
【００６８】
なお、図４の回路構成では、アナログ信号発生部の出力電圧Ｖ１〜Ｖ４を、算定部７Ａがすべて信号処理部４２Ａに入力したが、図６に示すように、算定部７Ｂに積分回路２９を設けてもよい。
【００６９】
図６のように、算定部７Ｂに積分回路２９を設けることにより、算定部７Ｂ内で積算処理を行うことができ、信号処理部４２Ｂ内において必須構成となるＡＤ変換回路の数を低減して、コストダウンを実現することができる。
【００７０】
実施の形態３．
なお、上記実施の形態１、２（図１〜図６）では、特に言及しなかったが、図７のように、制御部６Ｃにクロック入力端子Ｐ３を設けてもよい。
図７はこの発明の実施の形態３に係る時間計測回路を示すブロック図であり、前述（図１参照）と同様のものについては、前述と同一符号を付して、または符号の後に「Ｃ」を付して詳述を省略する。
【００７１】
この場合、クロック入力端子Ｐ３には、外部からのクロック信号ＣＬＫが入力されており、制御部６Ｃは、クロック信号ＣＬＫに同期して動作するようなっている。
図７のように、制御部６Ｃにクロック入力端子Ｐ３を設けることにより、制御部６Ｃがクロック信号ＣＬＫに同期して動作するので、アナログ信号発生部１〜４もクロック信号ＣＬＫに同期して動作する。
【００７２】
したがって、アナログ信号発生部１〜４をクロック周期の整数倍で制御することが可能になる。
また、精度の高いクロック信号ＣＬＫを用いることにより、スイッチ２０〜２３に入力される制御信号Ｅ０〜Ｅ３の周期が安定するとともに、算定部７および信号処理部４２の演算周期も安定するので、精度の高い時間測定および距離測定を実現することが可能となる。
【００７３】
実施の形態４．
なお、上記実施の形態３（図７）では、特に言及しなかったが、図８のように、クロック信号ＣＬＫをカウントするパルスカウンタ３０を設け、パルスカウンタ３０のカウント出力値Ｃｐに応答して信号処理部４２Ｄを動作させてもよい。
【００７４】
図８はこの発明の実施の形態４に係る時間計測回路を示すブロック図であり、前述（図１、図７参照）と同様のものについては、前述と同一符号を付して、または符号の後に「Ｄ」を付して詳述を省略する。
図９は図８内の主要部の各信号波形を示すタイミングチャートである。
【００７５】
図８において、時間計測回路は、制御部６Ｄに並設されたパルスカウンタ３０およびラッチ３１を備えている。
パルスカウンタ３０は、クロック入力端子Ｐ３に接続されており、パルスカウンタ３０のカウント出力値Ｃｐは、ラッチ３１に入力されている。
ラッチ３１は、ピーク検出回路５からトリガＴＲＧが入力された時点でのカウント出力値Ｃｐを保持して、ラッチ出力値ＬＢとして信号処理部４２Ｄに入力する。
【００７６】
パルスカウンタ３０は、２進数カウンタからなり、測定開始信号ＶｇがＨレベルとなった時刻ｔ１からカウントを開始し、クロック信号ＣＬＫがＨレベルからＬレベルに変化したときに、カウント出力値Ｃｐを「１」だけ増加させる。
ラッチ３１は、ピーク検出回路５からのトリガＴＲＧが入力された時刻ｔ２のパルスカウンタ３０のカウント出力値Ｃｐを記憶する。
【００７７】
次に、図９を参照しながら、図８に示したこの発明の実施の形態４による動作について説明する。
制御部６Ｄは、測定開始信号ＶｇがＨレベルとなった時刻ｔ１から、容量１６〜１９に並設されたスイッチ２０〜２３を、制御信号Ｅ０〜Ｅ３によりＯＮ／ＯＦＦ駆動する。
【００７８】
具体的には、図９のように、各スイッチ２０〜２３を、それぞれ時間Ｔ０ずつの時間差で、スイッチ２０から順番にスイッチ２３まで、所定時間２Ｔ０だけＯＦＦして所定時間２Ｔ０だけＯＮするという動作を、測定開始信号ＶｇがＨレベルの期間にわたって繰り返し実行する。
【００７９】
また、制御部６Ｄは、測定開始信号ＶｇがＨレベルとなった時刻ｔ１からの経過時間Ｔの違いに応じて、アナログＭＵＸ２８を切換制御する。
具体的には、制御部６Ｄは、以下の式（１２）〜（１５）のように、アナログＭＵＸ２８の出力電圧Ｖｏが、Ｓ／Ｈ回路２４、２５、２６、２７の出力電圧Ｖ２４、Ｖ２５、Ｖ２６、Ｖ２７（アナログ信号発生部１〜４の出力電圧Ｖ１〜Ｖ４に対応）のいずれかとなるように制御する。
【００８０】
Ｖｏ＝Ｖ２４  ｛（２ｎ−１）Ｔ０／２≦Ｔ＜（２ｎ＋１）Ｔ０／２｝・・・（１２）
Ｖｏ＝Ｖ２５  ｛（２ｎ＋１）Ｔ０／２≦Ｔ＜（２ｎ＋３）Ｔ０／２｝・・・（１３）
Ｖｏ＝Ｖ２６  ｛（２ｎ＋３）Ｔ０／２≦Ｔ＜（２ｎ＋５）Ｔ０／２｝・・・（１４）
Ｖｏ＝Ｖ２７  ｛（２ｎ＋５）Ｔ０／２≦Ｔ＜（２ｎ＋７）Ｔ０｝    ・・・（１５）
【００８１】
ここで、ｎ＝４ｋ−３（ｋは自然数）とする。
また、０≦Ｔ＜Ｔ０の間は、アナログＭＵＸ２８の出力電圧Ｖｏは、アナログ信号発生部１の出力電圧Ｖ１に対応したＳ／Ｈ２４の出力電圧Ｖ２４とする。
【００８２】
時刻ｔ１において、パルスレーダからのパルス送信時に測定開始信号ＶｇがＨレベルになると、各アナログ信号発生部１〜４内のスイッチ１２〜１５がＯＮとなり、これと同時に、アナログ信号発生部１内のスイッチ２０のみがＯＦＦとなり、アナログ信号発生部１内の容量１６の電極間電圧（出力電圧Ｖ１）が時間経過とともに一定の傾きＫで上昇する。
また、パルスカウンタ３０は、クロック信号ＣＬＫのカウントを開始する。
【００８３】
続いて、時刻ｔ１から時間Ｔ０が経過すると、アナログ信号発生部２内のスイッチ２１もＯＦＦとなり、容量１７の電極間電圧（出力電圧Ｖ２）が時間経過とともに一定の傾きＫで上昇する。
【００８４】
その後、さらに時間Ｔ０の経過後に、アナログ信号発生部３内のスイッチ２２がＯＦＦとなり、アナログ信号発生部３内の容量１８の電極間電圧（出力電圧Ｖ３）が時間経過とともに一定の傾きＫで上昇する。また、これと同時に、アナログ信号発生部１内のスイッチ２０がＯＮとなり、容量１６の電極間電圧がリセットされる。
【００８５】
このように、各アナログ信号発生部１〜４内の容量１６〜１９は、所定時間２Ｔ０にわたって充電され、その後の所定時間２Ｔ０にわたって放電されるという動作を、それぞれ時間Ｔ０の時間差で繰り返す。
【００８６】
ここで、測定開始信号ＶｇがＨレベルとなった時刻ｔ１から、時間Ｔ１（１３Ｔ０／２＜Ｔ１＜７Ｔ０）だけ経過した時刻ｔ２に、ターゲットからの反射パルスが、パルスレーダに帰還して入力端子Ｐ２に入力されたとする。
【００８７】
前述と同様に、ピーク検出回路５は、入力信号（帰還パルス）Ｖｉが最大値になる時点で、トリガＴＲＧを出力して算定部７内のＳ／Ｈ回路２４〜２７に入力する。また、Ｓ／Ｈ回路２４〜２７は、トリガＴＲＧが入力された時刻ｔ２でのアナログ信号発生部１〜４の出力電圧Ｖ１〜Ｖ４を保持する。
【００８８】
すなわち、Ｓ／Ｈ回路２５は、アナログ信号発生部２の出力電圧Ｖ２を電圧値Ｖ２５（＝Ｋ（Ｔ１−５Ｔ０））として保持し、Ｓ／Ｈ回路２６は、アナログ信号発生部３の出力電圧Ｖ３を電圧値Ｖ２６（＝Ｋ（Ｔ１−６Ｔ０））として保持する。
このとき、Ｓ／Ｈ回路２４、２７の保持電圧は、それぞれ０Ｖとなる。
【００８９】
また、時間Ｔ１は、１３Ｔ０／２＜Ｔ１＜７Ｔ０の範囲内なので、アナログＭＵＸ２８の出力電圧Ｖｏは、アナログ信号発生部３の出力電圧Ｖ３に対応したＳ／Ｈ２６の出力電圧Ｖ２６となる。
【００９０】
一方、ラッチ３１は、ピーク検出回路５がトリガＴＲＧを出力した時刻ｔ２でのパルスカウンタ３０のカウント出力値Ｃｐを記憶するので、１０進数で「７」に相当する２進数「１１１」をラッチ出力値ＬＢとして出力する。
【００９１】
信号処理部４２Ｄは、アナログＭＵＸ２８の出力電圧Ｖｏと、ラッチ出力値ＬＢ「１１１」とから、以下の式（１６）を演算することにより、パルスレーダから発射したパルスが反射してレーダに帰還するまでの時間Ｔ１を算出する。
【００９２】
Ｔ１＝｛（ＬＢ−１）×Ｋ・Ｔ０）＋Ｖｏ）／Ｋ  ・・・（１６）
【００９３】
また、信号処理部４２Ｄは、式（１６）から算出された時間Ｔ１にＣ／２（Ｃは光速）を乗算することにより、以下の式（１７）のように、レーダからターゲットまで距離Ｄを求める。
【００９４】
Ｄ＝Ｔ１×Ｃ／（２Ｋ）
＝｛（ＬＢ−１）×Ｋ・Ｔ０）＋Ｖｏ）×Ｃ／（２Ｋ）  ・・・（１７）
【００９５】
以上のように、この発明の実施の形態４に係る時間計測回路は、外部から入力されるクロック信号ＣＬＫをカウントするパルスカウンタ３０を備えており、信号処理部４２Ｄは、パルスカウンタ３０のカウント出力値Ｃｐを用いて、ターゲットまでの距離Ｄを演算するので、前述と同様の作用効果を奏することができる。
【００９６】
また、パルスカウンタ３０のビット数Ｍにより、前述（図１）の回路と比較して、測定時間Ｔ１のダイナミックレンジを２M倍とすることができる。
さらに、容量２０〜２３を充電時間について、或る一部が重なるように動作させることにより、前述の実施の形態１〜３で説明したすべての効果を奏することも可能である。
【００９７】
なお、図８では、パルスカウンタ３０のカウント出力値Ｃｐを信号発生部４２Ｄで用いたが、パルスカウンタ３０のカウント出力値Ｃｐを算定部７で用いることもできる。この場合、算定部７は、カウント出力値Ｃｐを用いて、トリガＴＲＧの出力時刻ｔ２を算定することができる。
【００９８】
また、上記実施の形態１〜４では、時間計測回路をパルスレーダに組み込んで利用する場合を例にとって説明したが、パルスレーダに限らず他の測定装置などの任意の電子装置内に組み込んで利用することができる。
【００９９】
また、アナログ信号発生部１〜４として、電流源８〜１１と容量１６〜１９を用いたランプ電圧回路からなる構成例を示したが、ランプ波形としては、正弦波や三角波などでも使用可能であり、これに限定されることはない。
【０１００】
さらに、電流源および容量をそれぞれ４個ずつ設定した場合を示したが、素子数についても、これに限定されることはなく、素子数を任意の複数に設定しても同様の効果を得られることは言うまでもない。
【符号の説明】
【０１０１】
１〜４  アナログ信号発生部、５  ピーク検出回路、６、６Ａ、６Ｃ、６Ｄ  制御部、７、７Ａ、７Ｂ  算定部、８〜１１  電流源、１２〜１５、２０〜２３  スイッチ、１６〜１９  容量、２４〜２７  Ｓ／Ｈ回路、２８  アナログＭＵＸ、３０  パルスカウンタ、３１  ラッチ、４２、４２Ａ、４２Ｂ、４２Ｄ  信号処理部、ＣＬＫ  クロック信号、Ｄ  ターゲットまでの距離、Ｅ０〜Ｅ３  制御信号、Ｐ１  測定開始信号入力端子、Ｐ２  信号入力端子、Ｐ３  クロック入力端子、Ｐｏ  出力端子、ｔ１  測定開始信号の出力時刻、ｔ２  トリガの出力時刻、ＴＲＧ  トリガ、Ｖｉ  入力信号、Ｖｇ  測定開始信号、Ｖｏ  算定部の出力電圧。
【図１】
2010266291.tif 000003
【図２】
2010266291.tif 000004
【図３】
2010266291.tif 000005
【図４】
2010266291.tif 000006
【図５】
2010266291.tif 000007
【図６】
2010266291.tif 000008
【図７】
2010266291.tif 000009
【図８】
2010266291.tif 000010
【図９】
2010266291.tif 000011
【図１０】
2010266291.tif 000012
【図１１】
2010266291.tif 000013