(57)【要約】【課題】液晶表示装置用アレイ基板及びその製造方法、これを具備した液晶表示装置を得る。【解決手段】本発明に係る液晶表示装置用アレイ基板及びその製造方法、これを具備した液晶表示装置は、光漏洩電流を減少させることができる遮断膜（Ｓｈｉｅｌｄｉｎｇ  Ｍｅｔａｌ）を利用して光損失を除去することで、光漏洩電流を最小化して画質を向上させることができる。【選択図】図２
2010093234.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成されたゲート電極と、
前記ゲート電極が形成された基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜が形成された基板上に、前記ゲート電極と対応するように形成された半導体層と、
前記半導体層が形成された基板上に、互いに離隔して形成されたソース電極及びドレーン電極と、
前記ソース電極及びドレーン電極が形成された基板の全面に形成された保護層と、
前記保護層上に前記ゲート電極と対応するように形成された遮断膜と、
前記保護層上で前記遮断膜と離隔され、コンタクトホールを通じて前記ドレーン電極と電気的に接続される画素電極と、を含む
ことを特徴とする液晶表示装置用アレイ基板。
【請求項２】
前記遮断膜は、前記半導体層のチャンネル部に光が流入することを遮断する
ことを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
【請求項３】
前記遮断膜は、酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、チタンモリブデン合金（Ｔｉｔａｎｉｕｍ  Ｍｏｌｙｂｄｅｎｕｍ  Ａｌｌｏｙ）、銅（Ｃｕ）、モリブデンニオブ合金（ＭｏＮｂ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、アルミニウムネオジム合金（ＡｌＮｄ）中の１つの金属から形成される
ことを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
【請求項４】
基板を準備する段階と、
前記基板上にゲート電極を形成する第１マスク工程段階と、
前記ゲート電極が形成された基板上にゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜が形成された基板上に、前記ゲート電極と対応するようにアクティブ層、前記アクティブ層上に互いに離隔されたソース電極及びドレーン電極、並びに前記ソース電極及びドレーン電極と前記アクティブ層との間にオーミックコンタクト層を形成する第２マスク工程段階と、
前記ソース電極及びドレーン電極と前記オーミックコンタクト層とが形成された基板上に保護層を形成する段階と、
前記ドレーン電極の一部が露出するように、前記保護層上にコンタクトホールを形成する第３マスク工程段階と、
前記保護層上に、前記コンタクトホールを通じて前記ドレーン電極と電気的に接続される画素電極、及び前記画素電極と同時に形成されて前記ゲート電極と対応するように配置される遮断膜を形成する第４マスク工程段階と、を含む
ことを特徴とする液晶表示装置用アレイ基板の製造方法。
【請求項５】
前記遮断膜は、酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、チタンモリブデン合金（Ｔｉｔａｎｉｕｍ  Ｍｏｌｙｂｄｅｎｕｍ  Ａｌｌｏｙ）、銅（Ｃｕ）、モリブデンニオブ合金（ＭｏＮｂ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、アルミニウムネオジム合金（ＡｌＮｄ）中の１つの金属から形成される
ことを特徴とする請求項４に記載の液晶表示装置用アレイ基板の製造方法。
【請求項６】
前記遮断膜は、前記アクティブ層に光が流入することを遮断する
ことを特徴とする請求項４に記載の液晶表示装置用アレイ基板の製造方法。
【請求項７】
液晶パネルと、
前記液晶パネルに光を照射する光源と、を備え、
前記液晶パネルは、
ゲート電極と、前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に前記ゲート電極と対応するように形成された半導体層と、前記半導体層上に互いに離隔して形成されたソース電極及びドレーン電極と、前記ソース電極及びドレーン電極上に形成された保護層と、前記保護層上にコンタクトホールを通じて前記ドレーン電極と電気的に接続される画素電極と、前記保護層上に前記画素電極と同時に形成されて前記ゲート電極と対応するように配置される遮断膜とから構成された薄膜トランジスタを具備した第１基板と、
前記第１基板と対向し、カラーフィルタ及びブラックマトリックスを含む第２基板と、
前記第１基板と第２基板との間に形成された液晶層と、を含み、
前記遮断膜は、前記光源から出射された光が前記第２基板のカラーフィルタ、ブラックマトリックス及び液晶層に反射されて、前記半導体層のチャンネル部に流入することを遮断する
ことを特徴とする液晶表示装置。
【請求項８】
前記遮断膜は、酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、チタンモリブデン合金（Ｔｉｔａｎｉｕｍ  Ｍｏｌｙｂｄｅｎｕｍ  Ａｌｌｏｙ）、銅（Ｃｕ）、モリブデンニオブ合金（ＭｏＮｂ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、アルミニウムネオジム合金（ＡｌＮｄ）中の１つの金属から形成される
ことを特徴とする請求項７に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関するものであり、特に光漏洩電流を最小化して画質を向上させることができる液晶表示装置用アレイ基板及びその製造方法、これを具備した液晶表示装置に関するものである。
【背景技術】
【０００２】
一般的な液晶表示装置は、電界を利用して液晶の光透過率を調節することで画像を表示する。よって、液晶表示装置は、画素領域がマトリックス形態に配列された液晶パネル、液晶パネルを駆動するための駆動回路及び液晶パネルに一定の光を供給するためのバックライトユニットを含む。
【０００３】
液晶パネルには、多数のゲートラインと多数のデータラインとが交差するように配列され、ゲートラインとデータラインとが垂直交差して定義される領域に画素領域が位置することになる。それぞれの画素領域に電界を印加するための画素電極と共通電極とが液晶パネルに形成される。それぞれの画素電極は、スイッチング素子である薄膜トランジスタのソース端子及びドレーン端子を経由してデータラインに接続される。薄膜トランジスタは、ゲートラインに印加されたスキャンパルスによってターン・オンになり、データラインのデータ信号が画素電極に充填されるようにする。
【０００４】
液晶パネルは、上部基板及び下部基板と２つの基板の間に形成された液晶層とからなる。２つの基板のうち、上部基板にはカラーフィルタ及びブラックマトリックスが形成され、下部基板にはブラックマトリックスと対応するように薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）が形成される。
【０００５】
バックライトユニットの光源から出射された光が、液晶パネルの上部基板のカラーフィルタ及びブラックマトリックスと、液晶層を構成する液晶セルとによって反射されて、薄膜トランジスタのチャンネル層に影響を及ぼす。これにより、画素電極に充填されたピクセル電圧が影響を受け、データラインに供給された実際のデータ信号と画素電極に充填されたピクセル電圧との間に差が生じ、望まない画像が表示されるなどの画質低下の問題が発生する。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
薄膜トランジスタのチャンネル層は、光の影響を受けるので、上部基板のカラーフィルタ及びブラックマトリックス並びに液晶セルによって反射された光が、薄膜トランジスタのチャンネル層に流入すると、チャンネル層に漏洩電流が発生する。これにより、画素電極に充填されたピクセル電圧が影響を受け、望まないパターンが発生するなどの画質低下の問題が発生する。
【０００７】
本発明は、薄膜トランジスタのチャンネル層と対応するように保護層上に遮断膜（Ｓｈｉｅｌｄｉｎｇ  Ｍｅｔａｌ）を形成して、カラーフィルタ及びブラックマトリックス並びに液晶セルによって反射される光を遮断することで、薄膜トランジスタのチャンネル層の漏洩電流による画質低下を最小化することができる液晶表示装置用アレイ基板及びその製造方法、これを具備した液晶表示装置を提供することを目的とする。
【０００８】
また、本発明は、画質を向上させることができる液晶表示装置用アレイ基板及びその製造方法、これを具備した液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る液晶表示装置用アレイ基板は、基板と、基板上に形成されたゲート電極と、ゲート電極が形成された基板上に形成されたゲート絶縁膜と、ゲート絶縁膜が形成された基板上に、ゲート電極と対応するように形成された半導体層と、半導体層が形成された基板上に、互いに離隔して形成されたソース電極及びドレーン電極と、ソース電極及びドレーン電極が形成された基板の全面に形成された保護層と、保護層上にゲート電極と対応するように形成された遮断膜と、保護層上で遮断膜と離隔され、コンタクトホールを通じてドレーン電極と電気的に接続される画素電極とを含む。
【００１０】
本発明に係る液晶表示装置用アレイ基板の製造方法は、基板を準備する段階と、基板上にゲート電極を形成する第１マスク工程段階と、ゲート電極が形成された基板上にゲート絶縁膜を形成する段階と、ゲート絶縁膜が形成された基板上に、ゲート電極と対応するようにアクティブ層、アクティブ層上に互いに離隔されたソース電極及びドレーン電極、並びにソース電極及びドレーン電極とアクティブ層との間にオーミックコンタクト層を形成する第２マスク工程段階と、ソース電極及びドレーン電極とオーミックコンタクト層とが形成された基板上に保護層を形成する段階と、ドレーン電極の一部が露出するように、保護層上にコンタクトホールを形成する第３マスク工程段階と、保護層上に、コンタクトホールを通じてドレーン電極と電気的に接続される画素電極、及び画素電極と同時に形成されてゲート電極と対応するように配置される遮断膜を形成する第４マスク工程段階とを含む。
【００１１】
本発明に係る液晶表示装置は、液晶パネルと、液晶パネルに光を照射する光源と、を備え、液晶パネルは、ゲート電極と、ゲート電極上に形成されたゲート絶縁膜と、ゲート絶縁膜上にゲート電極と対応するように形成された半導体層と、半導体層上に互いに離隔して形成されたソース電極及びドレーン電極と、ソース電極及びドレーン電極上に形成された保護層と、保護層上にコンタクトホールを通じてドレーン電極と電気的に接続される画素電極と、保護層上に画素電極と同時に形成されてゲート電極と対応するように配置される遮断膜とから構成された薄膜トランジスタを具備した第１基板と、第１基板と対向し、カラーフィルタ及びブラックマトリックスを含む第２基板と、第１基板と第２基板との間に形成された液晶層とを含み、遮断膜は、光源から出射された光が、第２基板のカラーフィルタ、ブラックマトリックス及び液晶層に反射されて、半導体層のチャンネル部に流入することを遮断する。
【発明の効果】
【００１２】
本発明は、薄膜トランジスタのチャンネル層と対応するように保護層上に遮断膜を形成し、上部基板に形成されたカラーフィルタ及びブラックマトリックス並びに液晶セルによって反射される光を遮断することにより、チャンネル層の漏洩電流を最小化して画質を向上させることができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態１に係る液晶表示装置用アレイ基板の一部を示す図面である。
【図２】図１の薄膜トランジスタをＩ〜Ｉ’に沿って切断した断面を示す図面である。
【図３】図１の薄膜トランジスタの製造工程を順番に示す流れ図である。
【図４】図１の薄膜トランジスタの製造工程を順番に示す流れ図である。
【図５】図１の薄膜トランジスタの製造工程を順番に示す流れ図である。
【図６】図１の薄膜トランジスタの製造工程を順番に示す流れ図である。
【図７】図１の薄膜トランジスタの製造工程を順番に示す流れ図である。
【図８】図１の薄膜トランジスタの製造工程を順番に示す流れ図である。
【図９】本発明による薄膜トランジスタと一般的な薄膜トランジスタとの漏洩電流を比べたグラフである。
【発明を実施するための形態】
【００１４】
以下、添付された図面を参照しながら本発明による実施の形態を詳しく説明する。
【００１５】
実施の形態１．
図１は、本発明の実施の形態１に係る液晶表示装置用アレイ基板の一部を示す図面である。
【００１６】
図１に示されているように、本発明の実施の形態１に係る液晶表示装置用アレイ基板は、ガラス基板２０１上に、一端にゲートパッド２１４を含むゲートライン（ＧＬ）と、ゲートラインと交差して画素領域（Ｐ）を定義し、一端にデータパッド２１８を含むデータライン（ＤＬ）とが配列される。
【００１７】
ゲートパッド２１４及びデータパッド２１８の上部には、それぞれこれらと接触するゲートパッド電極２１６及びデータパッド電極２２０が配置されている。
【００１８】
ゲートラインとデータラインとの交差地点には、ゲート電極２０２、半導体層２０４（オーミックコンタクト層含む）、ソース電極２０６、ドレーン電極２０８及び遮断パターン２１２を含む薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）が形成される。
【００１９】
画素領域には、薄膜トランジスタのドレーン電極２０８と電気的に接続された画素電極２１０が形成される。
【００２０】
薄膜トランジスタのゲート電極２０２は、ゲートラインと同時に形成されてゲートラインと電気的に接続され、ソース電極２０６は、データラインと同時に形成されてデータラインと電気的に接続されている。
【００２１】
薄膜トランジスタは、図１に図示されているように、「Ｕ」字形状や「アイランド」形状等、多様な形状に構成される。
【００２２】
薄膜トランジスタの遮断パターン２１２は、画素電極２１０と同時に形成されるとともに、画素電極２１０と同一物質から構成される。遮断パターン２１２は、液晶表示装置用アレイ基板を含む液晶パネルにバックライトから光が照射されたときに、液晶表示装置用アレイ基板と対向するカラーフィルタアレイ基板に形成されたブラックマトリックス及びカラーフィルタ並びに液晶セルで光が反射されて、反射した光が薄膜トランジスタに流入することを遮断する役割をする。
【００２３】
図２は、図１の薄膜トランジスタをＩ〜Ｉ’に沿って切断した断面を示す図面である。
【００２４】
図２に示されているように、薄膜トランジスタは、基板２０１上にゲートラインから延長されたゲート電極２０２と、ゲート電極２０２が形成された基板２０１上に形成されたゲート絶縁膜２０３と、ゲート絶縁膜２０３上に、ゲート電極２０２と対応するように形成された半導体層２０４と、半導体層２０４上に、互いに離隔して形成されたソース電極２０６及びドレーン電極２０８と、ソース電極２０６及びドレーン電極２０８が形成された基板２０１上に形成された保護層２０５と、ゲート電極２０２と対応するように保護層２０５上に形成された遮断パターン２１２とを含む。
【００２５】
一方、ドレーン電極２０８は、保護層２０５上のコンタクトホールを通じて画素電極２１０と電気的に接続される。半導体層２０４は、アクティブ層２０４ａとオーミックコンタクト層２０４ｂとを含む。遮断パターン２１２は、ゲート電極２０２と対応するように保護層２０５上に形成されるが、画素電極２１０と同一材質である酸化インジウムスズ（ＩＴＯ：Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）または酸化インジウム亜鉛（ＩＺＯ：Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）から形成される。また、遮断パターン２１２は、チタンモリブデン合金（Ｔｉｔａｎｉｕｍ  Ｍｏｌｙｂｄｅｎｕｍ  Ａｌｌｏｙ）、銅（Ｃｕ）、モリブデンニオブ合金（ＭｏＮｂ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、アルミニウムネオジム合金（ＡｌＮｄ）中の１つから形成されてもよい。
【００２６】
薄膜トランジスタを具備した液晶表示装置用アレイ基板を含む液晶パネルにバックライトから光が照射されたときに、遮断パターン２１２は、液晶表示装置用アレイ基板と対向するカラーフィルタアレイ基板に形成されたブラックマトリックス及びカラーフィルタ並びに液晶セルで光が反射されて、反射した光が薄膜トランジスタに流入することを遮断する役割をする。
【００２７】
バックライトから照射された光が、カラーフィルタアレイ基板のブラックマトリックス及びカラーフィルタ並びに液晶セルによって反射されて、薄膜トランジスタの半導体層２０４のチャンネル層に流入すると、薄膜トランジスタのチャンネル層に漏洩電流が流れるようになる。よって、保護層２０５上に遮断パターン２１２が形成されることで、カラーフィルタアレイ基板のブラックマトリックス及びカラーフィルタ並びに液晶セルによって反射された光が薄膜トランジスタのチャンネル層に流入することを防止して、漏洩電流を最小化することができる。
【００２８】
遮断パターン２１２は、保護層２０５上で、カラーフィルタアレイ基板に形成された構造物によって、薄膜トランジスタのチャンネル層に光が流入することを遮断することができる多様な形態に形成される。
【００２９】
図３〜図８は、図１の薄膜トランジスタの製造工程を順番に示す流れ図である。
【００３０】
図３に示されているように、本発明の実施の形態１に係る薄膜トランジスタの第１マスク工程では、基板２０１上にアルミニウム（Ａｌ）、アルミニウムネオジム合金（ＡｌＮｄ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）などを含む導電性金属グループの中から１つが選択されて蒸着され、パターニングされてゲート電極２０２が形成される。
【００３１】
ゲート電極２０２が形成された基板２０１の全面に、図４に示されているように、ゲート絶縁膜２０３が形成される。ゲート絶縁膜２０３は、窒化シリコンや酸化シリコンなどが含まれた無機絶縁物質のグループの中から１つが選択され、基板２０１上に蒸着されて形成される。場合によって、ゲート絶縁膜２０３は、ベンゾシクロブテン（ＢＣＢ：ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）やアクリル系樹脂などが含まれた有機絶縁物質の中から１つが蒸着されて形成されてもよい。
【００３２】
ゲート絶縁膜２０３が形成された基板２０１上には、非晶質シリコン２０４Ａが蒸着されて形成され、非晶質シリコン２０４Ａ上に不純物非晶質シリコン２０４Ｂが蒸着されて形成される。非晶質シリコン２０４Ａと不純物非晶質シリコン２０４Ｂとが形成された基板２０１上に導電性金属膜２０７が蒸着されて形成される。
【００３３】
導電性金属膜２０７は、アルミニウム、アルミニウム合金、タングステン、クロム、モリブデンなどを含む導電性金属グループの中の１つからなる。
【００３４】
第２マスク工程を通じて、非晶質シリコン２０４Ａ、不純物非晶質シリコン２０４Ｂ及び導電性金属膜２０７は、図５に示されているようにパターニングされる。
【００３５】
具体的には、非晶質シリコン２０４Ａ、不純物非晶質シリコン２０４Ｂ及び金属パターン２０７が形成された基板２０１上に感光膜（図示せず）が形成される。感光膜が形成された基板２０１上部に透過部、半透過部及び遮断部を具備したマスク（図示せず）を配置し、マスクの上部に光を照射し、下部の感光膜を露光して現像する工程を行えば、基板２０１上で、感光膜は、マスクの透過部、半透過部および遮断部が位置する領域によってパターニングされる。
【００３６】
パターニングされた感光膜が形成された基板２０１は、エッチング工程と蝕刻工程とを順次経ることになる。このような工程を通じて、導電性金属膜２０７は、互いに離隔されたソース電極２０６及びドレーン電極２０８に形成され、不純物非晶質シリコン２０４Ｂも、ソース電極２０６及びドレーン電極２０８が離隔された距離だけ離隔されたオーミックコンタクト層２０４ｂに形成される。非晶質シリコン２０４Ａは、一定部分が外部に露出したアクティブ層２０４ａになる。
【００３７】
ソース電極２０６及びドレーン電極２０８が形成された基板２０１上に、図６に示されているように、保護層２０５が形成される。保護層２０５は、外部から流入する不純物などから、ソース電極２０６及びドレーン電極２０８、アクティブ層２０４ａ並びにオーミックコンタクト層２０４ｂを保護する役割をする。保護層２０５が形成された基板２０１上に、ドレーン電極２０８の一部分が露出するように、第３マスク工程を通じてコンタクトホールが形成される。
【００３８】
保護層２０５上にコンタクトホールが形成されることで、ドレーン電極２０８の一部分が外部に露出する。
【００３９】
コンタクトホールを含む保護層２０５が形成された基板２０１上に、図７に示されているように、透明金属膜２０９が形成される。透明金属膜２０９は、基板２０１の全面に形成されて、一部分が露出したドレーン電極２０８と電気的に接続される。透明金属膜２０９は、酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）を含む透明な導電性金属グループの中から選択された１つによって形成される。基板２０１全面に形成された透明金属膜２０９は、第４マスク工程を通じて、図８に示されているようにパターニングされる。
【００４０】
具体的には、透明金属膜２０９が形成された基板２０１上に感光膜（図示せず）が形成され、感光膜上部に透過部及び遮断部を含むマスク（図示せず）を配置する。次に、マスクの上部に光を照射して下部の感光膜を露光した後、現像する工程を行えば、感光膜は、マスクの透過部及び遮断部が位置する領域によってパターニングされる。
【００４１】
パターニングされた感光膜は、ドレーン電極２０８が形成された部分と、ゲート電極２０２が形成された部分とに対応してそれぞれ形成される。パターニングされた感光膜の間から露出した透明金属膜２０９を除去した後、パターニングされた感光膜を除去すれば、保護層２０５が形成された基板２０１上には、ドレーン電極２０８と電気的に接続された画素電極２１０が形成され、また、ゲート電極２０２と対応する位置に遮断パターン２１２が形成される。
【００４２】
遮断パターン２１２は、前述したように、画素電極２１０と同一材質である酸化インジウムスズ（ＩＴＯ）または酸化インジウム亜鉛（ＩＺＯ）から形成される。また、遮断パターン２１２は、チタンモリブデン合金（Ｔｉｔａｎｉｕｍ  Ｍｏｌｙｂｄｅｎｕｍ  Ａｌｌｏｙ）、銅（Ｃｕ）、モリブデンニオブ合金（ＭｏＮｂ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、アルミニウムネオジム合金（ＡｌＮｄ）中の１つから形成されてもよい。
【００４３】
遮断パターン２１２を含む薄膜トランジスタを具備した液晶表示装置用アレイ基板を含む液晶パネルにバックライトから光が照射されたとき、遮断パターン２１２は、液晶表示装置用アレイ基板と対向するカラーフィルタアレイ基板に形成されたブラックマトリックス及びカラーフィルタ並びに液晶セルで光が反射されて、反射した光が薄膜トランジスタに流入することを遮断する役割をする。
【００４４】
バックライトから照射された光が、カラーフィルタアレイ基板のブラックマトリックス及びカラーフィルタ並びに液晶セルによって反射されて、薄膜トランジスタの半導体層２０４のチャンネル層に流入すると、薄膜トランジスタのチャンネル層に漏洩電流が流れるようになる。よって、保護層２０５上に遮断パターン２１２が形成されることで、カラーフィルタアレイ基板のブラックマトリックス及びカラーフィルタ並びに液晶セルによって反射された光が薄膜トランジスタのチャンネル層に流入することを防止して、漏洩電流を最小化することができる。
【００４５】
薄膜トランジスタの漏洩電流を最小化することによって、薄膜トランジスタと接続された画素電極に充填されたピクセル電圧が影響を受けなくなり、画質を向上させることができる。
【００４６】
図９は、本発明による薄膜トランジスタと一般的な薄膜トランジスタとの漏洩電流を比べたグラフである。
【００４７】
図９に示されているように、グラフの横軸は、薄膜トランジスタのゲート端子に印加されるゲート電圧（Ｖｇ）であり、グラフの縦軸は、薄膜トランジスタの漏洩電流（Ｉｏｆｆ）を示している。
【００４８】
ゲート電圧が−５Ｖでである場合、一般的な薄膜トランジスタの漏洩電流は６９２ｐＡであり、遮断パターン２１２を含む本発明に係る薄膜トランジスタの漏洩電流は１６６ｐＡである。よって、一般的な薄膜トランジスタに比べて、遮断パターン２１２を含む本発明に係る薄膜トランジスタの漏洩電流が７０％程度減少することが分かる。図９に示されたグラフは実験データであるが、遮断パターン２１２を含む本発明に係る薄膜トランジスタの漏洩電流が、一般的な薄膜トランジスタの漏洩電流よりも減少することが分かる。
【００４９】
したがって、本発明のように、保護層上に遮断パターンを具備することにより、バックライトから照射された光が、カラーフィルタアレイ基板によって薄膜トランジスタのチャンネル層に流入することを防止し、漏洩電流を最小化することができる。薄膜トランジスタの漏洩電流が最小化することによって、薄膜トランジスタと接続された画素電極に充填されたピクセル電圧が影響を受けなくなり、所望の画像を表示し、画質を向上させることができる。
【符号の説明】
【００５０】
２０１  基板、２０２  ゲート電極、２０３  ゲート絶縁膜、２０４  半導体層、２０４ａ  アクティブ層、２０４ｂ  オーミックコンタクト層、２０５  保護層、２０６  ソース電極、２０８  ドレーン電極、２１０  画素電極、２１２  遮断パターン、２１４  ゲートパッド、２１６  ゲートパッド電極、２１８  データパッド、２２０  データパッド電極。
【図１】
2010093234.tif 000003
【図２】
2010093234.tif 000004
【図３】
2010093234.tif 000005
【図４】
2010093234.tif 000006
【図５】
2010093234.tif 000007
【図６】
2010093234.tif 000008
【図７】
2010093234.tif 000009
【図８】
2010093234.tif 000010
【図９】
2010093234.tif 000011