(57)【要約】【課題】光電変換素子と半導体基板との接続部に電荷が残留してしまうのを防いで残像を防止すると共に、画面上下方向でのシェーディングの発生を防止する。【解決手段】ＭＯＳ型イメージセンサを駆動する駆動部３５は、メカニカルシャッタ３７を開けた状態で、初期状態Ｔ０から、電位障壁部７の電位を初期状態Ｔ０の接続部３の電位よりも高くして、光電変換層１５に接続される接続部３と電位障壁部７を同電位にすると共に、この処理によって発生した不要電荷をリセットドレイン６に排出してグローバルリセットを行う。グローバルリセットの完了と共に露光を開始し、露光の終了と共にメカニカルシャッタ３７を閉じて電位障壁部７を接続部３よりも低電位にし、この状態で信号の読み出しを行う。【選択図】図５
2010016417.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上方に積層された一対の電極とこれに挟まれる光電変換層とを含む光電変換素子をそれぞれ有する複数の画素を含む固体撮像素子と、前記固体撮像素子を駆動する駆動手段とを備える撮像装置であって、
前記画素が、前記半導体基板内に設けられ、前記一対の電極の一方と電気的に接続される接続部と、前記半導体基板内に前記接続部に隣接して設けられ、該接続部の電位に対して電位障壁となる電位障壁部であって電位が前記駆動手段によって可変制御される電位障壁部と、前記半導体基板内に前記電位障壁部に隣接して設けられ、前記光電変換層で発生した電荷が前記接続部及び前記電位障壁部を介して蓄積される第一の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷に応じた信号を出力するＭＯＳトランジスタで構成された信号出力回路とを含み、
前記固体撮像素子の前方に設けられた開閉可能なメカニカルシャッタを備え、
前記固体撮像素子の露光期間中の前記電位障壁部の電位を露光電位とし、
前記駆動手段は、前記メカニカルシャッタを開いた状態で、全ての前記画素において、前記接続部と前記電位障壁部を前記露光電位にし、該露光電位にしたことによって発生した不要電荷を前記信号出力回路を構成するリセットトランジスタのドレインに排出するグローバルリセットを行った後に露光を開始し、前記メカニカルシャッタを閉じると共に前記電位障壁部の電位を前記露光電位よりも低く又は高くすることで前記露光を終了し、前記メカニカルシャッタを閉じている期間中に、前記電位障壁部の電位を前記露光電位よりも低く又は高くした状態で、前記露光によって前記第一の電荷蓄積部に蓄積された電荷に応じた信号を前記信号出力回路から出力させる撮像装置。
【請求項２】
請求項１記載の撮像装置であって、
前記露光電位が、前記グローバルリセット直前の前記接続部の電位よりも高く又は低く設定されており、
前記駆動手段が、前記グローバルリセットを、前記電位障壁部を前記露光電位にし、前記電位障壁部を前記露光電位にしたことによって前記接続部から溢れた不要電荷を前記ドレインに排出することで行う撮像装置。
【請求項３】
請求項２記載の撮像装置であって、
前記露光電位を決定する電位決定モードを有し、
前記駆動手段は、前記電位決定モード時、前記光電変換層から前記接続部に入射光に応じた電荷が流れ込まない状態とし、この状態で前記電位障壁部の電位を所定の値“Ｖ_ｏｎ”にしたときに前記第一の電荷蓄積部に蓄積される電荷に応じた信号を前記信号出力回路から出力させる駆動を、前記駆動を１回行う毎に前記所定の値“Ｖ_ｏｎ”を“Ｖ_ｓｔｅｐ”だけ増加又は減少させて、全ての前記画素の前記信号出力回路から前記信号が出力されるようになるまで繰り返し行い、全ての前記画素の前記信号出力回路から前記信号が出力された時点での前記所定の値“Ｖ_ｏｎ”を、前記露光電位とする撮像装置。
【請求項４】
請求項３記載の撮像装置であって、
前記電位決定モードを、電源が投入されたときに実行する撮像装置。
【請求項５】
請求項３記載の撮像装置であって、
前記電位決定モードを、電源投入後、一定時間毎に実行する撮像装置。
【請求項６】
請求項１記載の撮像装置であって、
前記駆動手段は、前記信号の出力完了後から前記グローバルリセット完了までの間に前記電位障壁部の電位を前記露光電位になるように制御し、前記グローバルリセットを、前記リセットトランジスタのドレインの電位を前記電位障壁部の電位よりも低く又は高くして前記接続部に電荷を注入し、該注入によって発生した不要電荷を、既定の電位に戻した前記ドレインに排出することで行う撮像装置。
【請求項７】
請求項１記載の撮像装置であって、
前記画素が、前記接続部をドレインとするトランジスタであって、前記接続部に電荷を注入するための電荷注入トランジスタを備え、
前記駆動手段は、前記信号の出力完了後から前記グローバルリセット完了までの間に前記電位障壁部の電位を前記露光電位になるように制御し、前記グローバルリセットを、前記電荷注入トランジスタのソースの電位を前記電荷注入トランジスタのゲートの電位よりも下降又は上昇させて前記ソースから前記接続部に電荷を注入し、該注入によって発生した不要電荷を、前記リセットトランジスタのドレインに排出することで行う撮像装置。
【請求項８】
請求項１記載の撮像装置であって、
前記画素が、前記接続部をドレインとするトランジスタであって、前記接続部に電荷を注入するための電荷注入トランジスタを備え、
前記駆動手段は、前記信号の出力完了後から前記グローバルリセット完了までの間に前記電位障壁部の電位を前記露光電位になるように制御し、前記グローバルリセットを、前記電荷注入トランジスタのゲートの電位を前記電荷注入トランジスタのソースの電位よりも上昇又は下降させて前記ソースから前記接続部に電荷を注入し、該注入によって発生した不要電荷を、前記リセットトランジスタのドレインに排出することで行う撮像装置。
【請求項９】
請求項１〜８のいずれか１項記載の撮像装置であって、
前記画素が、前記半導体基板内に設けられ、前記信号出力回路を構成する出力トランジスタのゲートに接続された第二の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷を前記第二の電荷蓄積部に転送する電荷転送手段とを備える撮像装置。
【請求項１０】
請求項９記載の撮像装置であって、
前記第一の電荷蓄積部が埋め込み型の蓄積部である撮像装置。
【請求項１１】
請求項１〜１０のいずれか１項記載の撮像装置であって、
前記光電変換層が有機材料で構成されている撮像装置。
【請求項１２】
半導体基板上方に積層された一対の電極とこれに挟まれる光電変換層とを含む光電変換素子をそれぞれ有する複数の画素を含む固体撮像素子を有する撮像装置の撮影制御方法であって、
前記画素が、前記半導体基板内に設けられ、前記一対の電極の一方と電気的に接続される接続部と、前記半導体基板内に前記接続部に隣接して設けられ、該接続部の電位に対して電位障壁となる電位障壁部と、前記半導体基板内に前記電位障壁部に隣接して設けられ、前記光電変換層で発生した電荷が前記接続部及び前記電位障壁部を介して蓄積される第一の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷に応じた信号を出力するＭＯＳトランジスタで構成された信号出力回路とを含み、
前記固体撮像素子の露光期間中の前記電位障壁部の電位を露光電位とし、
前記固体撮像素子の前方に設けられた開閉可能なメカニカルシャッタを開いた状態で、全ての前記画素において、前記接続部と前記電位障壁部を前記露光電位にし、該露光電位にしたことによって発生した不要電荷を前記信号出力回路を構成するリセットトランジスタのドレインに排出するグローバルリセットを行った後に露光を開始し、前記メカニカルシャッタを閉じると共に前記電位障壁部の電位を前記露光電位よりも低く又は高くすることで前記露光を終了し、前記メカニカルシャッタを閉じている期間中に、前記電位障壁部の電位を前記露光電位よりも低く又は高くした状態で、前記露光によって前記第一の電荷蓄積部に蓄積された電荷に応じた信号を前記信号出力回路から出力させる撮像装置の撮影制御方法。
【請求項１３】
請求項１２記載の撮像装置の撮影制御方法であって、
前記露光電位を、前記グローバルリセット直前の前記接続部の電位よりも高く又は低く設定し、前記グローバルリセットを、前記電位障壁部を前記露光電位にし、前記電位障壁部を前記露光電位にしたことによって前記接続部から溢れた不要電荷を前記ドレインに排出することで行う撮像装置の撮影制御方法。
【請求項１４】
請求項１３記載の撮像装置の撮影制御方法であって、
前記露光電位を決定する際、前記光電変換層から前記接続部に入射光に応じた電荷が流れ込まない状態とし、この状態で前記電位障壁部の電位を所定の値“Ｖ_ｏｎ”にしたときに前記第一の電荷蓄積部に蓄積される電荷に応じた信号を前記信号出力回路から出力させる駆動を、前記駆動を１回行う毎に前記所定の値“Ｖ_ｏｎ”を“Ｖ_ｓｔｅｐ”だけ増加又は減少させて、全ての前記画素の前記信号出力回路から前記信号が出力されるようになるまで繰り返し行い、全ての前記画素の前記信号出力回路から前記信号が出力された時点での前記所定の値“Ｖ_ｏｎ”を、前記露光電位とする撮像装置の撮影制御方法。
【請求項１５】
請求項１４記載の撮像装置の撮影制御方法であって、
前記露光電位の決定を、前記撮像装置の電源が投入されたときに実行する撮像装置の撮影制御方法。
【請求項１６】
請求項１４記載の撮像装置の撮影制御方法であって、
前記露光電位の決定を、前記撮像装置の電源投入後、一定時間毎に実行する撮像装置の撮影制御方法。
【請求項１７】
請求項１２記載の撮像装置の撮影制御方法であって、
前記信号の出力完了後から前記グローバルリセット完了までの間に前記電位障壁部の電位を前記露光電位になるように制御し、前記グローバルリセットを、前記リセットトランジスタのドレインの電位を前記電位障壁部の電位よりも低く又は高くして前記接続部に電荷を注入し、該注入によって発生した不要電荷を、既定の電位に戻した前記ドレインに排出することで行う撮像装置の撮影制御方法。
【請求項１８】
請求項１２記載の撮像装置の撮影制御方法であって、
前記画素が、前記接続部をドレインとするトランジスタであって、前記接続部に電荷を注入するための電荷注入トランジスタを備え、
前記信号の出力完了後から前記グローバルリセット完了までの間に前記電位障壁部の電位を前記露光電位になるように制御し、前記グローバルリセットを、前記電荷注入トランジスタのソースの電位を前記電荷注入トランジスタのゲートの電位よりも下降又は上昇させて前記ソースから前記接続部に電荷を注入し、該注入によって発生した不要電荷を、前記リセットトランジスタのドレインに排出することで行う撮像装置の撮影制御方法。
【請求項１９】
請求項１２記載の撮像装置の撮影制御方法であって、
前記画素が、前記接続部をドレインとするトランジスタであって、前記接続部に電荷を注入するための電荷注入トランジスタを備え、
前記信号の出力完了後から前記グローバルリセット完了までの間に前記電位障壁部の電位を前記露光電位になるように制御し、前記グローバルリセットを、前記電荷注入トランジスタのゲートの電位を前記電荷注入トランジスタのソースの電位よりも上昇又は下降させて前記ソースから前記接続部に電荷を注入し、該注入によって発生した不要電荷を、前記リセットトランジスタのドレインに排出することで行う撮像装置の撮影制御方法。
【請求項２０】
請求項１２〜１９のいずれか１項記載の撮像装置の撮影制御方法であって、
前記画素が、前記半導体基板内に設けられ、前記信号出力回路を構成する出力トランジスタのゲートに接続された第二の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷を前記第二の電荷蓄積部に転送する電荷転送手段とを備える撮像装置の撮影制御方法。
【請求項２１】
請求項２０記載の撮像装置の撮影制御方法であって、
前記第一の電荷蓄積部が埋め込み型の蓄積部である撮像装置の撮影制御方法。
【請求項２２】
請求項１２〜２１のいずれか１項記載の撮像装置の撮影制御方法であって、
前記光電変換層が有機材料で構成されている撮像装置の撮影制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板上方に積層された一対の電極とこれに挟まれる光電変換層とを含む光電変換素子をそれぞれ有する複数の画素を含む固体撮像素子と、前記固体撮像素子を駆動する駆動手段とを備える撮像装置に関する。
【背景技術】
【０００２】
特許文献１には、ＭＯＳトランジスタ回路による信号読み出し回路が形成された半導体基板と、半導体基板の上に積層され入射光量に応じた電荷を発生する光電変換膜と、半導体基板の表面に設けられ電荷を半導体基板の表面に導く配線が接続される接続部と、接続部に近接して設けられ接続部の電荷に対して一定電位障壁となる電位障壁手段と、電位障壁手段に近接して設けられ信号読み出し回路を構成する出力トランジスタのゲートに接続される電荷蓄積部とを備える固体撮像素子が開示されている。
【０００３】
このような構成によれば、光電変換膜で発生した電荷を出力トランジスタのゲートにスムーズに流し、出力トランジスタのゲートから見て、電荷が蓄積する部分の実効的な静電容量が小さくなり、信号電圧が大きくなり、高感度の出力信号を得ることができる。
【０００４】
図１５は、特許文献１に開示された固体撮像素子の動作を説明するための図であり、半導体基板内の断面ポテンシャルを示した図である。
固体撮像素子の１画素から信号を得るには、まず、電荷蓄積部に蓄積されていた電荷をリセットドレインに排出してリセットする（時刻Ｔ０）。このとき、図示したように、電荷蓄積部内にはリセット動作に伴って発生するノイズ電荷であるリセットノイズＮ１が蓄積される。リセットが完了すると光電変換膜の露光が開始され、この露光によって発生した電荷Ｑが接続部から電位障壁を通って電荷蓄積部へと蓄積される（時刻Ｔ１）。そして、この露光期間中に電荷蓄積部に蓄積された電荷量に応じた信号が信号読み出し回路から出力される。信号出力後は、時刻Ｔ２に示すように再びリセット動作が行われ、電荷蓄積部にはリセットノイズＮ２が蓄積されて、この状態で次の露光が開始される。
【０００５】
固体撮像素子から出力される信号を処理する信号処理回路には、信号に対して相関二重サンプリング処理を施す相関二重サンプリング（ＣＤＳ）回路が含まれる。このＣＤＳ回路では、リセットノイズに応じた信号と、リセットノイズが含まれる電荷に応じた信号との２つをサンプリングし、双方の差分を取ることで、リセットノイズを除去することが行われる。
【０００６】
時刻Ｔ１で得られた撮像信号から、時刻Ｔ０で得られたリセットノイズＮ１に応じた信号を減算することで、リセットノイズを完全に除去することが可能である。このような処理を行うには、ＣＤＳ回路において、時刻Ｔ０の時点で固体撮像素子から出力される信号をサンプリングし（サンプリングＳＰ１）、時刻Ｔ２の時点で固体撮像素子から出力される信号をサンプリングして（サンプリングＳＰ２）、双方の差分を取る必要がある。しかし、サンプリングＳＰ１からサンプリングＳＰ２までの時間は露光期間と同じであり、ＣＤＳ回路は全画素からの信号を順次処理する必要があるため、このような時間間隔で信号をサンプリングしていると、固体撮像素子から出力されてくる信号に対して処理が追いつかなくなってしまう。
【０００７】
そこで、従来では、時刻Ｔ１の時点でサンプリングした信号から、時刻Ｔ２の時点でサンプリング（サンプリングＳＰ３）した信号を減算することで、リセットノイズの除去（完全には除去できないが一部は除去できる）を行っている。サンプリングＳＰ２とサンプリングＳＰ３の時間間隔は露光期間に比べて十分に短いため、全画素からの信号に対してＣＤＳ処理を問題なく行うことができる。
【０００８】
【特許文献１】特開２００５−２６８４７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
接続部の電位を決定する電荷は、熱拡散により、接続部から電荷蓄積部へと常に流れ出ている。一方で、接続部には、配線や光電変換膜等の部材が接続されているため、この部材を介して光電変換膜で発生した電荷が流れ込んだり、接続部と基板の接合部分で発生した電荷が流れ込んだりしてくる。このため、接続部からの熱拡散による電荷の流出は、熱拡散によって接続部から流出する単位時間当たりの電荷量と、配線等を介して接続部に流入してくる単位時間当たりの電荷量とが一致したとき（このときを平衡状態という）に、見かけ上、停止する。
【００１０】
時刻ｔ（＜平衡状態に到達する時間ｔｅｑ）までに、接続部から熱励起により周辺領域に拡散する電荷総量ΔＱは次式（１）で示される。
ΔＱ∝ｌｎ（１＋αｔ）  ・・・（１）
だたし、αは比例係数
【００１１】
図１５の時刻Ｔ０に示すように、平衡状態になった結果、電位障壁と接続部が同電位となっていれば理想的であり、このような画素も存在するが、平衡状態において接続部の電位が電位障壁の電位よりも高くなってしまう画素も存在する。図１６は、このような画素のポテンシャルを示したものである。図１６に示すように、接続部の電位を決定する電荷は、ΔＱだけ減少して、接続部の電位が電位障壁よりも高くなってしまう。
【００１２】
図１６に示した状態で露光を開始すると、光電変換膜で発生した電荷Ｑの一部が接続部に残留するため、電荷蓄積部に移動する電荷量、即ち外部に読み出される信号量は、ΔＱ分減少し、残像の原因となる。
【００１３】
更に、入射光量に対する信号出力特性は、接続部の電位、つまり接続部のポテンシャル井戸の深さに依存し、ポテンシャル井戸の深さは、接続部の電荷の熱拡散量に依存し、熱拡散量は接続部に流れ込む電流量に依存し、接続部に流れ込む電流量は光電変換膜から接続部に流れ込む電流量に依存し、ポテンシャル井戸の深さが時間と共に変動することから、入射光量に対する信号出力が一意に決まらず、単純に予めの補正情報を保持し、それを用いてリニアリティ補正を行うということが出来ない。
【００１４】
図１７は、一般的なＭＯＳ型イメージセンサの撮像シーケンスを示す図である。
図１７に示すように、一般的なＭＯＳ型イメージセンサでは、ＡＥ（自動露出）・ＡＦ（自動焦点調節）機能実行後、全画素の電荷蓄積部にある電荷をリセットドレインに同時に排出するグローバルリセットを行うことで露光を開始する。露光の開始後、メカニカルシャッタを閉じることで露光を終了し、露光の終了後、メカニカルシャッタが閉じた状態で、露光によって発生した電荷に応じた信号の読み出しが行われる。この信号の読み出しは、全画素に蓄積された電荷を１ライン毎に順次読み出す、所謂ローリング読み出しとなっている。
【００１５】
従来の構成では、グローバルリセットを行っても、各画素の接続部にはポテンシャル井戸ができており、このポテンシャル井戸の深さは画素毎に異なる。この状態で露光が終了した後も、ポテンシャル井戸の深さは画素毎に異なる。露光終了後に行われる信号読み出しの際中も、接続部からは熱拡散によって電荷が流出しているため、この電荷が各画素からの信号にノイズとして重畳されてしまう。
【００１６】
接続部から熱拡散によって流出する電荷は、式（１）より、時間と共に変化するため、全画素から同時に信号を読み出せば、信号読み出しの時間差があることによるノイズ量の変化は発生せず、シェーディングは発生しない。しかし、ＭＯＳ型イメージセンサでは、上述したローリング読み出しを行う必要があるため、ライン毎に信号が読み出される時間に差が生まれることになり、この時間差に伴って画面の上下方向でシェーディングが発生してしまう。
【００１７】
本発明は、上記事情に鑑みてなされたものであり、半導体基板上方に設けられた光電変換素子を含む固体撮像素子を有する撮像装置において、光電変換素子と半導体基板との接続部に電荷が残留してしまうのを防いで残像を防止すると共に、リニアリティ補正を可能にし、且つ、画面上下方向でのシェーディングの発生を防止することを目的とする。
【課題を解決するための手段】
【００１８】
本発明の撮像装置は、半導体基板上方に積層された一対の電極とこれに挟まれる光電変換層とを含む光電変換素子をそれぞれ有する複数の画素を含む固体撮像素子と、前記固体撮像素子を駆動する駆動手段とを備える撮像装置であって、前記画素が、前記半導体基板内に設けられ、前記一対の電極の一方と電気的に接続される接続部と、前記半導体基板内に前記接続部に隣接して設けられ、該接続部の電位に対して電位障壁となる電位障壁部であって電位が前記駆動手段によって可変制御される電位障壁部と、前記半導体基板内に前記電位障壁部に隣接して設けられ、前記光電変換層で発生した電荷が前記接続部及び前記電位障壁部を介して蓄積される第一の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷に応じた信号を出力するＭＯＳトランジスタで構成された信号出力回路とを含み、前記固体撮像素子の前方に設けられた開閉可能なメカニカルシャッタを備え、前記固体撮像素子の露光期間中の前記電位障壁部の電位を露光電位とし、前記駆動手段は、前記メカニカルシャッタを開いた状態で、全ての前記画素において、前記接続部と前記電位障壁部を前記露光電位にし、該露光電位にしたことによって発生した不要電荷を前記信号出力回路を構成するリセットトランジスタのドレインに排出するグローバルリセットを行った後に露光を開始し、前記メカニカルシャッタを閉じると共に前記電位障壁部の電位を前記露光電位よりも低く又は高くすることで前記露光を終了し、前記メカニカルシャッタを閉じている期間中に、前記電位障壁部の電位を前記露光電位よりも低く又は高くした状態で、前記露光によって前記第一の電荷蓄積部に蓄積された電荷に応じた信号を前記信号出力回路から出力させる。
【００１９】
この構成により、接続部と電位障壁部が同電位の状態で露光が開始されるため、露光中に光電変換層で発生した電荷の一部が接続部に残留するのを防いで、残像の発生を防ぐことができる。又、露光開始時の接続部の電位が（電位障壁部と同電位となることにより）既知となるため、出力信号の基準レベルを設定することができる。この結果、入射光量に対する信号出力特性のリニアリティ補正が可能となり、信号出力特性を線形にすることができる。又、露光の終了と同時に接続部と電位障壁部の間に電位差が生じるため、接続部からの第一の電荷蓄積部への電荷の流入を抑えることができる。更に、露光の終了と同時にメカニカルシャッタが閉じられるため、接続部には微量な暗電流電荷しか流れてこなくなり、接続部と電位障壁部の間の電位差はほとんど縮まらず、このことからも、接続部からの第一の電荷蓄積部への電荷の流入を抑えることができる。信号読み出し期間中に接続部からの第一の電荷蓄積部への電荷の流入を抑えられることで、画面の上下方向でシェーディングが発生するのを防止することができ、画質を向上させることができる。
【００２０】
本発明の撮像装置は、前記露光電位が、前記グローバルリセット直前の前記接続部の電位よりも高く又は低く設定されており、前記駆動手段が、前記グローバルリセットを、前記電位障壁部を前記露光電位にし、前記電位障壁部を前記露光電位にしたことによって前記接続部から溢れた不要電荷を前記ドレインに排出することで行う。
【００２１】
この構成により、接続部の電位と電位障壁部の電位を同一にした状態で露光を行うことが可能となる。
【００２２】
本発明の撮像装置は、前記露光電位を決定する電位決定モードを有し、前記駆動手段は、前記電位決定モード時、前記光電変換層から前記接続部に入射光に応じた電荷が流れ込まない状態とし、この状態で前記電位障壁部の電位を所定の値“Ｖ_ｏｎ”にしたときに前記第一の電荷蓄積部に蓄積される電荷に応じた信号を前記信号出力回路から出力させる駆動を、前記駆動を１回行う毎に前記所定の値“Ｖ_ｏｎ”を“Ｖ_ｓｔｅｐ”だけ増加又は減少させて、全ての前記画素の前記信号出力回路から前記信号が出力されるようになるまで繰り返し行い、全ての前記画素の前記信号出力回路から前記信号が出力された時点での前記所定の値“Ｖ_ｏｎ”を、前記露光電位とする。
【００２３】
この構成により、グローバルリセット時、全ての画素において、電位障壁部の電位を接続部の電位よりも高く又は低くなるように制御することができ、全ての画素で接続部と電位障壁部を同電位にすることができる。
【００２４】
本発明の撮像装置は、前記電位決定モードを、電源が投入されたときに実行する。
【００２５】
電源が投入された時点では接続部の電位が安定しているため、電源投入時に露光電位の決定を行うことで、その決定精度を向上させることができる。
【００２６】
本発明の撮像装置は、前記電位決定モードを、電源投入後、一定時間毎に実行する。
【００２７】
接続部の電位は撮像装置の使用時間によって変動するため、一定時間毎に露光電位を決定することで、接続部での残留電荷の発生を常に防止することができる。
【００２８】
本発明の撮像装置は、前記駆動手段は、前記信号の出力完了後から前記グローバルリセット完了までの間に前記電位障壁部の電位を前記露光電位になるように制御し、前記グローバルリセットを、前記リセットトランジスタのドレインの電位を前記電位障壁部の電位よりも低く又は高くして前記接続部に電荷を注入し、該注入によって発生した不要電荷を、既定の電位に戻した前記ドレインに排出することで行う。
【００２９】
この構成により、特別な素子を付加することなく、リセット電圧の制御だけで接続部と電位障壁部を同電位にすることができる。
【００３０】
本発明の撮像装置は、前記画素が、前記接続部をドレインとするトランジスタであって、前記接続部に電荷を注入するための電荷注入トランジスタを備え、前記駆動手段は、前記信号の出力完了後から前記グローバルリセット完了までの間に前記電位障壁部の電位を前記露光電位になるように制御し、前記グローバルリセットを、前記電荷注入トランジスタのソースの電位を前記電荷注入トランジスタのゲートの電位よりも下降又は上昇させて前記ソースから前記接続部に電荷を注入し、該注入によって発生した不要電荷を、前記リセットトランジスタのドレインに排出することで行う。
【００３１】
この構成により、リセットドレインの電位を制御して電荷を注入する場合と比べて、電位変化を小さくすることができるため、低消費電力化が可能となる。
【００３２】
本発明の撮像装置は、前記画素が、前記接続部をドレインとするトランジスタであって、前記接続部に電荷を注入するための電荷注入トランジスタを備え、前記駆動手段は、前記信号の出力完了後から前記グローバルリセット完了までの間に前記電位障壁部の電位を前記露光電位になるように制御し、前記グローバルリセットを、前記電荷注入トランジスタのゲートの電位を前記電荷注入トランジスタのソースの電位よりも上昇又は下降させて前記ソースから前記接続部に電荷を注入し、該注入によって発生した不要電荷を、前記リセットトランジスタのドレインに排出することで行う。
【００３３】
この構成により、リセットドレインの電位を制御して電荷を注入する場合と比べて、電位変化を小さくすることができるため、低消費電力化が可能となる。
【００３４】
本発明の撮像装置は、前記画素が、前記半導体基板内に設けられ、前記信号出力回路を構成する出力トランジスタのゲートに接続された第二の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷を前記第二の電荷蓄積部に転送する電荷転送手段とを備える。又、前記第一の電荷蓄積部が埋め込み型の蓄積部である。
【００３５】
この構成により、リセットノイズを正確に除去することが可能となる。又、第一の電荷蓄積部から第二の電荷蓄積部に電荷を完全転送することができる。
【００３６】
本発明の撮像装置は、前記光電変換層が有機材料で構成されている。
【００３７】
本発明の撮像装置の撮影制御方法は、半導体基板上方に積層された一対の電極とこれに挟まれる光電変換層とを含む光電変換素子をそれぞれ有する複数の画素を含む固体撮像素子を有する撮像装置の撮影制御方法であって、前記画素が、前記半導体基板内に設けられ、前記一対の電極の一方と電気的に接続される接続部と、前記半導体基板内に前記接続部に隣接して設けられ、該接続部の電位に対して電位障壁となる電位障壁部と、前記半導体基板内に前記電位障壁部に隣接して設けられ、前記光電変換層で発生した電荷が前記接続部及び前記電位障壁部を介して蓄積される第一の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷に応じた信号を出力するＭＯＳトランジスタで構成された信号出力回路とを含み、前記固体撮像素子の露光期間中の前記電位障壁部の電位を露光電位とし、前記固体撮像素子の前方に設けられた開閉可能なメカニカルシャッタを開いた状態で、全ての前記画素において、前記接続部と前記電位障壁部を前記露光電位にし、該露光電位にしたことによって発生した不要電荷を前記信号出力回路を構成するリセットトランジスタのドレインに排出するグローバルリセットを行った後に露光を開始し、前記メカニカルシャッタを閉じると共に前記電位障壁部の電位を前記露光電位よりも低く又は高くすることで前記露光を終了し、前記メカニカルシャッタを閉じている期間中に、前記電位障壁部の電位を前記露光電位よりも低く又は高くした状態で、前記露光によって前記第一の電荷蓄積部に蓄積された電荷に応じた信号を前記信号出力回路から出力させる。
【００３８】
本発明の撮像装置の撮影制御方法は、前記露光電位を、前記グローバルリセット直前の前記接続部の電位よりも高く又は低く設定し、前記グローバルリセットを、前記電位障壁部を前記露光電位にし、前記電位障壁部を前記露光電位にしたことによって前記接続部から溢れた不要電荷を前記ドレインに排出することで行う。
【００３９】
本発明の撮像装置の撮影制御方法は、前記露光電位を決定する際、前記光電変換層から前記接続部に入射光に応じた電荷が流れ込まない状態とし、この状態で前記電位障壁部の電位を所定の値“Ｖ_ｏｎ”にしたときに前記第一の電荷蓄積部に蓄積される電荷に応じた信号を前記信号出力回路から出力させる駆動を、前記駆動を１回行う毎に前記所定の値“Ｖ_ｏｎ”を“Ｖ_ｓｔｅｐ”だけ増加又は減少させて、全ての前記画素の前記信号出力回路から前記信号が出力されるようになるまで繰り返し行い、全ての前記画素の前記信号出力回路から前記信号が出力された時点での前記所定の値“Ｖ_ｏｎ”を、前記露光電位とする。
【００４０】
本発明の撮像装置の撮影制御方法は、前記露光電位の決定を、前記撮像装置の電源が投入されたときに実行する。
【００４１】
本発明の撮像装置の撮影制御方法は、前記露光電位の決定を、前記撮像装置の電源投入後、一定時間毎に実行する。
【００４２】
本発明の撮像装置の撮影制御方法は、前記信号の出力完了後から前記グローバルリセット完了までの間に前記電位障壁部の電位を前記露光電位になるように制御し、前記グローバルリセットを、前記リセットトランジスタのドレインの電位を前記電位障壁部の電位よりも低く又は高くして前記接続部に電荷を注入し、該注入によって発生した不要電荷を、既定の電位に戻した前記ドレインに排出することで行う。
【００４３】
本発明の撮像装置の撮影制御方法は、前記画素が、前記接続部をドレインとするトランジスタであって、前記接続部に電荷を注入するための電荷注入トランジスタを備え、前記信号の出力完了後から前記グローバルリセット完了までの間に前記電位障壁部の電位を前記露光電位になるように制御し、前記グローバルリセットを、前記電荷注入トランジスタのソースの電位を前記電荷注入トランジスタのゲートの電位よりも下降又は上昇させて前記ソースから前記接続部に電荷を注入し、該注入によって発生した不要電荷を、前記リセットトランジスタのドレインに排出することで行う。
【００４４】
本発明の撮像装置の撮影制御方法は、前記画素が、前記接続部をドレインとするトランジスタであって、前記接続部に電荷を注入するための電荷注入トランジスタを備え、前記信号の出力完了後から前記グローバルリセット完了までの間に前記電位障壁部の電位を前記露光電位になるように制御し、前記グローバルリセットを、前記電荷注入トランジスタのゲートの電位を前記電荷注入トランジスタのソースの電位よりも上昇又は下降させて前記ソースから前記接続部に電荷を注入し、該注入によって発生した不要電荷を、前記リセットトランジスタのドレインに排出することで行う。
【００４５】
本発明の撮像装置の撮影制御方法は、前記画素が、前記半導体基板内に設けられ、前記信号出力回路を構成する出力トランジスタのゲートに接続された第二の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷を前記第二の電荷蓄積部に転送する電荷転送手段とを備える。又、前記第一の電荷蓄積部が埋め込み型の蓄積部である。
【００４６】
本発明の撮像装置の撮影制御方法は、前記光電変換層が有機材料で構成されている。
【発明の効果】
【００４７】
本発明によれば、半導体基板上方に設けられた光電変換素子を含む固体撮像素子を有する撮像装置において、光電変換素子と半導体基板との接続部に電荷が残留してしまうのを防いで残像を防止すると共に、リニアリティ補正を可能とし、且つ、画面上下方向でのシェーディングの発生を防止することができる。
【発明を実施するための最良の形態】
【００４８】
以下、本発明の実施形態について図面を参照して説明する。
【００４９】
（第一実施形態）
図１は、本発明の第一実施形態である固体撮像素子の１画素分の断面模式図である。本実施形態の固体撮像素子は、図１に示す１画素を同一平面上で１次元状又は二次元状に複数配置した構成となっている。
図１に示す固体撮像素子は、半導体基板であるｐ型シリコン基板１（以下、基板１という）と、基板１上方にゲート絶縁膜２及び絶縁層１０を介して積層された光電変換素子Ｐとを備える。
【００５０】
光電変換素子Ｐは、絶縁層１０上に形成された下部電極１４と、下部電極１４上に形成された光電変換層１５と、光電変換層１５上に形成された上部電極１６とを含む構成となっている。
【００５１】
上部電極１６には、その上方から被写体からの入射光が入射される。上部電極１６は、光電変換層１５に入射光を入射させる必要があるため、入射光に対して透明なＩＴＯ等の導電性材料で構成される。上部電極１６は、全画素で共通の一枚構成であるが、画素毎に分割してあっても良い。
【００５２】
下部電極１４は、画素毎に分割された薄膜であり、透明又は不透明の導電性材料（ＩＴＯやアルミニウム等）で構成される。
【００５３】
光電変換層１５は、入射光のうちの特定の波長域を吸収して、吸収した光量に応じた電荷を発生する有機又は無機の光電変換材料で構成された層である。光電変換層１５を、緑色の波長域の光を吸収してこれに応じた電荷を発生する光電変換材料（例えばキナクリドン）で構成することで、可視光モノクロ撮像が可能となる。光電変換層１５を、赤外の波長域の光を吸収してこれに応じた電荷を発生する光電変換材料（例えばフタロシアニン系有機材料やナフタロシアニン系有機材料）で構成することで、赤外光モノクロ撮像が可能となる。
【００５４】
基板１内には下部電極１４と電気的に接続されたｎ型不純物層からなる接続部３が設けられている。接続部３と下部電極１４とは、ゲート絶縁膜２及び絶縁層１０内に埋設された導電性材料からなるコンタクト配線１１によって接続されている。
【００５５】
接続部３の隣には、接続部３と反対導電型のｐ型の電位障壁部７が設けられている。電位障壁部７は、接続部３に対して電位障壁となる電位障壁手段として機能する。
【００５６】
電位障壁部７の隣には、コンタクト配線１１から接続部３に達し、ここから電位障壁部７を通って移動してきた電荷を蓄積するための第一の電荷蓄積部４が設けられている。第一の電荷蓄積部４は、接続部３と同じ導電型のｎ型不純物層で構成されている。
【００５７】
第一の電荷蓄積部４の表面には、第一の電荷蓄積部４と反対導電型のｐ型不純物を注入してなるｐ型不純物層４ａが形成されている。第一の電荷蓄積部４の表面にｐ型不純物層４ａを形成しておくことで、第一の電荷蓄積部４が基板最表面ではなく基板内部に設けられた所謂埋め込み型となり、基板内部に電荷が蓄積される。この結果、基板表面で発生する暗電流の混入を抑制することができ、Ｓ／Ｎを向上させることができる。又、第一の電荷蓄積部４およびｐ型不純物層４ａの不純物濃度を調整して第一の電荷蓄積部４を完全空乏化することで、所謂完全転送が可能になる。
【００５８】
電位障壁部７上方には、接続部３をソースとし、第一の電荷蓄積部４をドレインとするトランジスタのゲート電極７ａが、ゲート絶縁膜２を介して設けられている。このゲート電極７ａは、外部から可変の電圧が印加されるようになっている。以下、ゲート電極７ａをバリアゲート７ａという。
【００５９】
第一の電荷蓄積部４の隣には少し離間して第二の電荷蓄積部５が設けられている。第二の電荷蓄積部５は、接続部３と同じ導電型のｎ型不純物層で構成されている。
【００６０】
第一の電荷蓄積部４と第二の電荷蓄積部５との間の基板１上方には、第一の電荷蓄積部４をソースとし、第二の電荷蓄積部５をドレインとするトランジスタのゲート電極８が、ゲート絶縁膜２を介して設けられている。このゲート電極８は、第一の電荷蓄積部４に蓄積された電荷を第二の電荷蓄積部５に転送する電荷転送手段として機能する。以下、ゲート電極８を転送ゲート８という。この転送ゲート８に高電圧の電荷転送パルスが印加されると、第一の電荷蓄積部４に蓄積された電荷が第二の電荷蓄積部５に転送される。第一の電荷蓄積部４が完全空乏化することが好ましく、このようにすることで、第一の電荷蓄積部４にある電荷は第二の電荷蓄積部５に完全転送される。
【００６１】
第二の電荷蓄積部５の隣には少し離間して、接続部３と同じ導電型のｎ型不純物層からなるリセットドレイン６が設けられている。
【００６２】
第二の電荷蓄積部５とリセットドレイン６との間の基板１上方には、第二の電荷蓄積部５をソースとし、リセットドレイン６をドレインとするリセットトランジスタのゲート電極（以下、リセットゲートという）９が、ゲート絶縁膜２を介して設けられている。リセットゲート９に高電圧のリセットパルスを印加すると、第二の電荷蓄積部５に蓄積された電荷がリセットドレイン６へと排出される。
【００６３】
基板１には、更に、第二の電荷蓄積部５に蓄積された電荷に応じた信号を出力するＭＯＳトランジスタからなる公知の信号出力回路が、画素毎に設けられている。この信号出力回路には、上記リセットトランジスタも含まれる。
【００６４】
図２は、図１に示す１画素分の等価回路を示した図である。
図２に示すように、信号出力回路は、リセットトランジスタの他に出力トランジスタ５ａと行選択トランジスタ５ｂとを備える。出力トランジスタ５ａは、そのゲートが第二の電荷蓄積部５に接続され、そのドレインが電源に接続され、そのソースが行選択トランジスタ５ｂのドレインに接続されている。出力トランジスタ５ａは、第二の電荷蓄積部５に蓄積された電荷の電荷量に応じた電圧信号を出力するものである。
【００６５】
行選択トランジスタ５ｂは、そのゲートに行選択パルスが印加されると、出力トランジスタ５ａから出力された電圧信号を出力信号線に出力する。各画素に設けられた信号出力回路に行選択パルスが行毎に順次印加されることで、全ての画素から信号が出力される。
【００６６】
図３は、本発明の第一実施形態である固体撮像素子の平面模式図である。
固体撮像素子３０は、行方向とこれに直交する列方向に正方格子状に配列された多数の画素３０３と、画素３０３からの信号の読み出しを制御するための走査回路３０１と、各画素３０３から出力される信号を処理する信号処理部３０２とを備える。画素３０３は、図１に示した構成となっている。
【００６７】
走査回路３０１は、リセット信号線３０４を介して各画素３０３のリセットトランジスタのリセットゲート９と接続されており、このリセット信号線３０４から各画素３０３へのリセットパルスの印加を行う。又、走査回路３０１は、行選択信号線３０５を介して各画素３０３の行選択トランジスタ５ｂのゲートと接続されており、この行選択信号線３０５から各画素３０３への行選択パルスの印加を行う。又、走査回路３０１は、転送制御線３０７を介して各画素３０３の転送ゲート８と接続されており、この転送制御線３０７から各画素３０３への電荷転送パルスの印加を行う。又、走査回路３０１は、バリアゲート制御線３０８を介して各画素３０３のバリアゲート７ａと接続されており、このバリアゲート制御線３０８から各画素３０３への可変電圧の印加を行う。
【００６８】
信号処理部３０２は、各画素３０３の行選択トランジスタ５ｂの出力と出力信号線３０６を介して接続されており、行選択トランジスタ５ｂから出力された信号は、この出力信号線３０６を介して信号処理部３０２に入力される。信号処理部３０２では、１ライン分の信号処理しか行わないため、走査回路３０１は、画素３０３からの信号を１ラインずつ順次出力させるローリング読み出し制御を行う。
【００６９】
図４は、第一実施形態の固体撮像素子を搭載する撮像装置の構成例を示した図である。
図４に示す撮像装置は、図３に示す固体撮像素子３０と、固体撮像素子３０の前方に設けられた開閉可能なメカニカルシャッタ３７と、固体撮像素子３０の各画素から得られる信号に相関二重サンプリング（ＣＤＳ）処理を行ってリセットノイズを除去するＣＤＳ回路３１と、ＣＤＳ回路３１の出力信号をデジタル信号に変換するＡ／Ｄ変換器３２と、Ａ／Ｄ変換器３２から出力されるデジタル信号に所定のデジタル信号処理を施して画像データを生成するデジタル信号処理部３３と、デジタル信号処理部３３で生成された画像データが記録される記録メディア３４と、固体撮像素子３０及びメカニカルシャッタ３７を駆動する駆動部３５と、撮像装置全体を統括制御するシステム制御部３６とを備える。尚、固体撮像素子３０、ＣＤＳ回路３１、及びＡ／Ｄ変換器３２は１チップ（１ＩＣ）の中に組み込まれていても良い。
【００７０】
駆動部３５は、メカニカルシャッタ３７の開閉制御、走査回路３０１を介したバリアゲート７ａへの電圧印加制御、走査回路３０１を介したリセットゲート９へのリセットパルス印加制御、走査回路３０１を介した電荷転送ゲート８への電荷転送パルス印加制御、走査回路３０１を介した行選択トランジスタ５ｂへの行選択パルス印加制御等を行う。尚、バリアゲート７ａへの電圧の印加は全ての画素３０３で同時に行い、行選択トランジスタ５ｂへの行選択パルスの印加は、行方向に並ぶ画素３０３からなる画素ライン毎にタイミングをずらして順次行う。又、電荷転送ゲート８への電荷転送パルスの印加は、信号読み出し期間中においては、画素ライン毎にタイミングをずらして順次行い、その他の期間においては、全ての画素３０３で同時に行う。リセットゲート９へのリセットパルスの印加は、信号読み出し期間中においては、画素ライン毎にタイミングをずらして順次行い、その他の期間においては、全ての画素３０３で同時に行う。
【００７１】
このように構成された撮像装置の撮影モード時の動作について説明する。以下では、取り扱い電荷を電子として説明する。このため、以降で説明に用いるポテンシャル図は、図中の上から下に向かって電位が高くなっているものとして図示している。
図５は、第一実施形態の固体撮像素子を搭載する撮像装置の撮影モード時の動作を示す図であり、各時刻における基板１内の断面ポテンシャルを示した図である。図６は、第一実施形態の固体撮像素子を搭載する撮像装置の撮影モード時の動作タイミングを示す図である。
【００７２】
前フレームの露光期間によって光電変換層１５で発生した電荷に応じた信号の各画素からの出力が完了し、各画素からの該電荷のリセットドレイン６への排出が完了した後、基板１内のポテンシャルは時刻Ｔ０に示すような初期状態となる。尚、駆動部３５は、固体撮像素子３０を初期状態にすると同時に、メカニカルシャッタ３７を開く制御を行う。
【００７３】
初期状態とは、電位障壁部７の電位が露光期間中に設定される露光電位（初期状態における接続部３の電位よりも高い電位、この値は後述する電位決定モードで予め決められた値）よりも十分に低い第一の電位となるように各画素のバリアゲート７ａに第一の電圧が印加されており、各画素の転送ゲート８に電荷転送パルスが印加されておらず、各画素のリセットゲート９にリセットパルスが印加されていない状態である。初期状態では、第二の電荷蓄積部５に、初期状態の直前に行われたリセット動作によるリセットノイズＮ１が蓄積されている。
【００７４】
初期状態から、駆動部３５は、電位障壁部７の電位が上記露光電位となるように、各画素のバリアゲート７ａに第二の電圧（＞第一の電圧）を印加すると共に、各画素の転送ゲート８に電荷転送パルスを印加し、各画素のリセットゲート９にリセットパルスを印加する。これにより、全ての画素３０３において接続部３と電位障壁部７は同電位となり、接続部３に存在していた不要電荷及びリセットノイズＮ１がリセットドレイン６へと排出されて、グローバルリセットが行われる（時刻Ｔｇ）。
【００７５】
次に、駆動部３５は、各画素の転送ゲート８への電荷転送パルスの印加と、各画素のリセットゲート９へのリセットパルスの印加を停止する。これを以って露光期間が開始され、光電変換層１５で発生した電荷Ｑが接続部３に到達し、この電荷Ｑが電位障壁部７を介して第一の電荷蓄積部４へと蓄積される（時刻Ｔ２）。このとき、第二の電荷蓄積部５には、直前のリセット動作によるリセットノイズＮ２のみが蓄積された状態となる。
【００７６】
設定された露光期間の終了時刻Ｔｍｏ（＝Ｔ３[ｉ＝１]）になると、駆動部３５は各画素のバリアゲート７ａに第一の電圧を印加して電位障壁部７の電位を初期状態のときの値に戻すと共に、メカニカルシャッタ３７を閉じる制御を行う。
【００７７】
このとき、接続部３と電位障壁部７には大きな電位差（第一の電位と露光電位の差に等しい）が発生するため、接続部３からの熱拡散による電荷の第一の電荷蓄積部４への流入は無視できるほどに微量となり、接続部３には、配線１１等を介して外部から暗電流電荷のみが供給される状態となる。尚、第一の電位と露光電位の差は、接続部３から第一の電荷蓄積部４に流入する電流量が無視できるほど小さくなるような値に設定しておけば良い。
【００７８】
駆動部３５は、電位障壁部７の電位を初期状態の値に戻した後、ｉ（＝１）ライン目の各画素の第二の電荷蓄積部５に存在しているリセットノイズＮ２に応じたリセットノイズ信号（ｄａｒｋ）を信号出力回路から出力させる。出力されたリセットノイズ信号（ｄａｒｋ）はＣＤＳ回路３１にてサンプリングされる。
【００７９】
次に、駆動部３５は、ｉ（＝１）ライン目の各画素の転送ゲート８に電荷転送パルスを印加して、第一の電荷蓄積部４に蓄積されていた電荷Ｑを第二の電荷蓄積部５に転送する（時刻Ｔ４[ｉ]）。尚、転送ゲート８に電荷転送パルスが印加されたときに、第一の電荷蓄積部４が完全空乏化されるように、第一の電荷蓄積部４の不純物濃度を調整しておくことが好ましい。
【００８０】
電荷Ｑの転送が完了した後、駆動部３５は、ｉ（＝１）ライン目の各画素の第二の電荷蓄積部５に存在している電荷（Ｑ＋Ｎ２）に応じた撮像信号（ｓｉｇ）を信号出力回路から出力させる。出力された撮像信号（ｓｉｇ）はＣＤＳ回路３１にてサンプリングされ、（ｓｉｇ）−（ｄａｒｋ）の処理が行われてリセットノイズＮ２に応じた信号だけが除去される。
【００８１】
次に、駆動部３５は、ｉ（＝１）ライン目の各画素のリセットゲート９にリセットパルスを印加する。これにより、ｉ（＝１）ライン目の各画素の第二の電荷蓄積部５に存在していた電荷（Ｑ＋Ｎ２）はリセットドレイン６に排出される（時刻Ｔ５[ｉ]）。そして、駆動部３５は、ｉ（＝１）ライン目の各画素の転送ゲート８への電荷転送パルスの印加と、ｉ（＝１）ライン目の各画素のリセットゲート９へのリセットパルスの印加を停止する（時刻Ｔ６[ｉ]）。
【００８２】
駆動部３５は、電位障壁部７の電位を初期状態の値に戻した後、上記Ｔ３[ｉ]〜Ｔ６[ｉ]までの駆動をｉの値を１つずつ増やしていってライン毎に順次行う。駆動部３５は、ｉ最終ラインとしてＴ３[ｉ]〜Ｔ６[ｉ]までの駆動を行ったあと、メカニカルシャッタ３７を開ける制御を行って、初期状態に戻る（時刻Ｔｍｃ）。
【００８３】
尚、時刻Ｔ４[ｉ]で撮像信号（ｓｉｇ）を出力させた後、転送ゲート８への電荷転送パルスの印加を停止して時刻Ｔ６[ｉ]の状態にしても良い。
【００８４】
以上のように、本実施形態の撮像装置によれば、バリアゲート７ａに印加する電圧を可変制御することで、接続部３と電位障壁部７を同電位にした状態で露光を行うことが可能となり、露光中に光電変換層１５で発生した電荷Ｑの一部が接続部３に残留するのを防いで、残像の発生を防ぐことができる。又、露光開始時の接続部３の電位が（電位障壁部７と同電位になることにより）既知となるため、出力信号の基準レベルを設定することができる。この結果、入射光量に対する信号出力特性のリニアリティ補正が可能となり、信号出力特性を線形にすることができる。
【００８５】
又、本実施形態の撮像装置によれば、露光の終了と同時に接続部３と電位障壁部７の間に電位差が生じるため、接続部３からの第一の電荷蓄積部４への電荷の流入を抑えることができる。更に、露光の終了と同時にメカニカルシャッタ３７が閉じられるため、接続部３には微量な暗電流電荷しか流れてこなくなり、接続部３と電位障壁部７の間の電位差はほとんど縮まらず、このことからも、接続部３からの第一の電荷蓄積部４への電荷の流入を抑えることができる。このように、信号出力期間中に接続部３からの第一の電荷蓄積部４への電荷の流入を抑えられることで、ローリング読み出しを行った場合でも、画面の上下方向でシェーディングが発生するのを防止することができ、画質を向上させることができる。
【００８６】
尚、接続部３と電位障壁部７に電位差がある状態で露光が行われると、光電変換層１５からどれだけの電荷Ｑが入力されたのか判断がつかなくなる。その結果、入射光量に対する信号出力特性に線形性が保てなくなる。又、図５に示した初期状態において、接続部３の電位は、それまでに接続部３を通った電荷Ｑの量や暗電流電荷の量、時間等によって随時変動する。このため、入射光量に対する出力特性に規則性がなくなり、リニアリティ補正が行えない状態となる。しかも、画素毎にこの電位は変動する。
【００８７】
これに対して、本駆動方法を採用すれば、接続部３と電位障壁部７が同電位となった状態で露光が行われるため、信号の基準レベルが設定可能となる。このため、入射光量に対する出力特性に規則性を持たせることができ、リニアリティをシステム的に補正することは可能となる。
【００８８】
図７は、第一実施形態の駆動方式を採用した場合の信号蓄積時間に対する信号出力特性の概念図である。
予め、本特性を撮像システムに記録しておけば、システム的にリニアリティ補正が可能となり、入射光量に対する信号出力特性を線形にすることができる。熱励起による放出電流量は時間と共に指数関数的に減少（（式１）参照）し、放出電流量が、接続部３に流れ込む電流量（暗電流＋被写体に応じた信号電流）と釣り合った時に熱平衡状態に達し、熱励起による放出電流量は見かけ上０となる。よって、入力信号に対する出力特性も図７のように信号蓄積時間の関数となる。このように、信号蓄積時間（露光時間）と出力電荷量を知ることができれば、図７に示したグラフから、信号電流量を知ることができるため、リニアリティ補正が可能となる。
【００８９】
又、本実施形態の撮像装置によれば、露光期間に発生した電荷を一時的に記憶しておく第一の電荷蓄積部４が設けられているため、リセットノイズ信号（ｄａｒｋ）のサンプリングと、撮像信号（ｓｉｇ）のサンプリングとを図５の時刻Ｔ３[ｉ]とＴ４[ｉ]の間の、図６に示した露光期間よりも短い微小な時間間隔で実施することができ、撮像信号に含まれるリセットノイズに起因するノイズ信号を正確に除去することが可能となる。
【００９０】
又、本実施形態の固体撮像素子によれば、光電変換素子Ｐが基板１内ではなく基板１上方に設けられているため、第一の電荷蓄積部４を追加するだけの十分なスペースを基板１内に確保することができる。基板１内にフォトダイオードを形成する一般的な固体撮像素子の場合、第一の電荷蓄積部４を基板内に追加してしまうと、フォトダイオードのためのスペースを維持することが難しくなり、感度の低下が懸念されてしまう。又、感度を維持しようとすれば、画素数の低下やチップサイズの増大等が懸念されてしまう。本実施形態の固体撮像素子によればこのような懸念が生じることはない。
【００９１】
尚、上述した効果を得るためには、グローバルリセット時に全ての画素３０３で接続部３と電位障壁部７を同電位にできるように露光電位を予め決定しておかなければならない。以下では、この露光電位の決定方法を説明する。
【００９２】
本実施形態の撮像装置は、露光電位を決定するための電位決定モードを有しており、所定のタイミングでこの電位決定モードが実行される。尚、この電位決定モード時、駆動部３５は、バリアゲート７ａの電圧印加を１ライン毎に時間をずらして行う。
【００９３】
図８は、第一実施形態の撮像装置の電位決定モード時の動作を説明するためのフローチャートである。
電位決定モードが開始されると、駆動部３５は、光電変換層１５から接続部３に入射光に応じた電荷（つまり、光がない状態で発生する暗電流電荷以外の電荷）が流れ込まない状態にする（ステップＳ１）。このような状態の実現方法としては、メカニカルシャッタ３７を閉じる制御を行う方法がある。又は、光電変換層１５に印加される実効電圧がゼロとなるように、上部電極１６に印加するバイアス電圧を制御する方法がある。
【００９４】
次に、システム制御部３６が、図５に示した時刻Ｔｇのときに設定すべき電位障壁部７の露光電位（Ｖ_ｏｎ）を初期値である（Ｖ_ｄｅｆ）に設定し（ステップＳ２）、駆動部３５にシーケンスＡを実行させる（ステップＳ３）。
【００９５】
図９は、図８に示すシーケンスＡ実行時の撮像装置の動作を示す図であり、各時刻における基板１内の断面ポテンシャルを示した図である。
図９に示す例では、時刻Ｔ０で初期状態となっている。この初期状態は図５の時刻Ｔ０の状態と同じである。図９の例では、第二の電荷蓄積部５にリセットノイズＮ３が蓄積されている。初期状態から、駆動部３５は、ｉ（＝１）ライン目の各画素のリセットノイズＮ３に応じたリセットノイズ信号（基準レベル）を信号出力回路から出力させる（時刻Ｔ１[ｉ]）。この基準レベルはＣＤＳ回路３１にてサンプリングされる。
【００９６】
次に、駆動部３５は、ｉ（＝１）ライン目の各画素の電位障壁部７の電位が（Ｖ_ｄｅｆ）となるように、ｉ（＝１）ライン目の各画素のバリアゲート７ａに電圧を印加すると共に、ｉ（＝１）ライン目の各画素の転送ゲート８に電荷転送パルスを印加する。この状態で、駆動部３５は、ｉ（＝１）ライン目の各画素の第二の電荷蓄積部５に蓄積されている電荷に応じた信号（確認レベル）を信号出力回路から出力させる（時刻Ｔ２[ｉ]）。この確認レベルはＣＤＳ回路３１にてサンプリングされ、（確認レベル）−（基準レベル）の処理が行われて、処理後の信号がシステム制御部３６に入力される。
【００９７】
次に、駆動部３５は、ｉ（＝１）ライン目の各画素のリセットゲート９にリセットパルスを印加する。これにより、ｉ（＝１）ライン目の各画素の第二の電荷蓄積部５に存在していた電荷はリセットドレイン６に排出される（時刻Ｔ３[ｉ]）。そして、駆動部３５は、ｉ（＝１）ライン目の各画素の転送ゲート８への電荷転送パルスの印加と、ｉ（＝１）ライン目の各画素のリセットゲート９へのリセットパルスの印加を停止する（時刻Ｔ４[ｉ]）。
【００９８】
駆動部３５は、上述したような、Ｔ１[ｉ]〜Ｔ４[ｉ]までの駆動をｉの値を１つずつ増やしていってライン毎に順次行って初期状態に戻る。
【００９９】
初期状態での接続部３の電位が（Ｖ_ｄｅｆ）よりも低ければ、時刻Ｔ２[ｉ]の時点で、接続部３から第二の電荷蓄積部５に不要電荷が移動するため、ＣＤＳ回路３１からはこの不要電荷に応じた信号が暗電流として出力される。一方、初期状態での接続部３の電位が（Ｖ_ｄｅｆ）よりも高ければ、時刻Ｔ２[ｉ]の時点で、接続部３から第二の電荷蓄積部５に不要電荷は移動しないため、ＣＤＳ回路３１から暗電流は出力されない。
【０１００】
図８に戻り、システム制御部３６は、シーケンスＡ実行後に全ての画素３０３から暗電流が出力されたかどうかを判定する（ステップＳ４）。暗電流が出力されていない画素３０３があった場合（ステップＳ４：ＮＯ）、システム制御部３６は、露光電位（Ｖ_ｏｎ）を下記式（２）にしたがって、初期値から（Ｖ_ｓｔｅｐ）だけ大きくした値に再設定し（ステップＳ５）、ステップＳ３に処理を戻す。
【０１０１】
（Ｖ_ｏｎ）＝（Ｖ_ｄｅｆ）＋（Ｖ_ｓｔｅｐ）×Ｎ  ・・・（２）
ここで、Ｎは、ステップＳ４で“ＮＯ”と判定した回数
【０１０２】
全ての画素３０３から暗電流が出力されていた場合（ステップＳ４：ＹＥＳ）、システム制御部３６は、現時点で設定している（Ｖ_ｏｎ）を、撮影モード時に設定する露光電位として決定する（ステップＳ６）。駆動部３５は、撮影モード時、ステップＳ６で決定された露光電位及び既定の第一の電位のいずれかとなるように、バリアゲート７ａに印加する電圧を制御する。
【０１０３】
このような方法で露光電位を決定することにより、図５の時刻Ｔｇの時点で、全ての画素３０３において接続部３と電位障壁部７を同電位にすることができる。
【０１０４】
尚、電位決定モードは、撮像装置の製造現場における調整工程時に実行したり、ユーザが電源を投入した時に実行したり、電源投入後は一定期間毎に実行したりするようにすることが好ましい。
【０１０５】
（第二実施形態）
第一実施形態では、露光期間中に発生した電荷を、第一の電荷蓄積部４に一時的に蓄積するものとすることで、リセットノイズを正確に除去できるものとした。しかし、リセットノイズの除去精度を求めないのであれば、第一の電荷蓄積部４を設けない構成としても、第一実施形態の駆動方式を採用することは可能である。
【０１０６】
この場合、撮像装置に搭載される固体撮像素子は、図１に示した固体撮像素子において、転送ゲート８をリセットゲート９に変更し、第二の電荷蓄積部５をリセットドレイン６に変更し、第一の電荷蓄積部４に出力トランジスタ５ａのゲートを接続した構成とする。尚、この構成にする場合、第一の電荷蓄積部４表面のｐ型不純物層４ａは削除する。
【０１０７】
このように構成された固体撮像素子を搭載する撮像装置の撮影モード時の動作について説明する。
図１０は、第二実施形態の固体撮像素子を搭載する撮像装置の撮影モード時の動作を示す図であり、各時刻における基板１内の断面ポテンシャルを示した図である。
図１０に示す例では、時刻Ｔ０で初期状態となっている。この初期状態とは、電位障壁部７の電位が露光期間中に設定される露光電位よりも十分に低い第一の電位となるように各画素のバリアゲート７ａに第一の電圧が印加されており、各画素のリセットゲート９にリセットパルスが印加されていない状態である。初期状態では、第一の電荷蓄積部４に、初期状態の前に行われたリセット動作によるリセットノイズＮが蓄積されている。駆動部３５は、初期状態では、メカニカルシャッタ３７を開ける制御を行う。
【０１０８】
この初期状態から、駆動部３５は、電位障壁部７の電位が露光電位となるように、各画素のバリアゲート７ａに第二の電圧（＞第一の電圧）を印加すると共に、各画素のリセットゲート９にリセットパルスを印加する。これにより、接続部３と電位障壁部７は同電位となり、接続部３に存在していた不要電荷及びリセットノイズＮがリセットドレインへと排出されて、グローバルリセットが行われる（時刻Ｔ１）。
【０１０９】
次に、駆動部３５は、各画素のリセットゲート９へのリセットパルスの印加を停止する。これを以って露光期間が開始され、光電変換層１５で発生した電荷Ｑが接続部３に到達し、この電荷Ｑが電位障壁部７を介して第一の電荷蓄積部４へと蓄積される（時刻Ｔ２）。
【０１１０】
設定された露光期間の終了時刻になると、駆動部３５は各画素のバリアゲート７ａに第一の電圧を印加して、電位障壁部７の電位を初期状態のときの値に戻すと共に、メカニカルシャッタ３７を閉じる制御を行う。このとき、接続部３と電位障壁部７には大きな電位差が発生するため、接続部３からの熱拡散による第一の電荷蓄積部４への電荷の流入は無視できるほどに微量となり、接続部３には、配線１１等を介して外部から微量の暗電流電荷のみが供給される状態となる。
【０１１１】
駆動部３５は、電位障壁部７の電位を初期状態の値に戻した後、ｉライン目の各画素の第一の電荷蓄積部４に蓄積されている電荷（Ｑ＋Ｎ）に応じた撮像信号（ｓｉｇ）を信号出力回路から出力させる（時刻Ｔ３[ｉ]）。出力された撮像信号（ｓｉｇ）はＣＤＳ回路３１にてサンプリングされる。
【０１１２】
次に、駆動部３５は、ｉライン目の各画素のリセットゲート９にリセットパルスを印加する。これにより、ｉライン目の各画素の第一の電荷蓄積部４に存在していた電荷（Ｑ＋Ｎ）はリセットドレイン６に排出される（時刻Ｔ４[ｉ]）。そして、駆動部３５は、ｉライン目の各画素のリセットゲート９へのリセットパルスの印加を停止する。これにより、第一の電荷蓄積部４には、リセットノイズＮ’が蓄積される。
【０１１３】
次に、駆動部３５は、ｉライン目の各画素のリセットノイズＮ’に応じたリセットノイズ信号（ｄａｒｋ）を信号出力回路から出力させる（時刻Ｔ５[ｉ]）。このリセットノイズ信号（ｄａｒｋ）はＣＤＳ回路３１にてサンプリングされ、時刻Ｔ３[ｉ]で得られた（ｓｉｇ）から該（ｄａｒｋ）が減算されて、リセットノイズの除去が行われる。
【０１１４】
駆動部３５は、上述したようなＴ３[ｉ]〜Ｔ５[ｉ]までの駆動をｉの値を１つずつ増やしていってライン毎に順次行って、初期状態に戻る。
【０１１５】
このように、特許文献１に示したような従来構造の固体撮像素子であっても、電位障壁部７の電位を可変制御することで、残像とシェーディングを防止して高画質の撮影が可能となる。
【０１１６】
（第三実施形態）
第一及び第二実施形態の撮像装置が、グローバルリセット時に電位障壁部７の電位を制御して、接続部３と電位障壁部７を同電位にしているのに対し、第三実施形態の撮像装置は、これとは別の方法で接続部３と電位障壁部７を同電位にする。
【０１１７】
第三実施形態の撮像装置は、その基本構成は第一実施形態と同様であり、駆動部３５が、リセットドレイン６の電位を可変制御することができるようになっている点が異なっている。
【０１１８】
図１１は、第三実施形態の固体撮像素子を搭載する撮像装置の撮影モード時の動作を示す図であり、各時刻における基板１内の断面ポテンシャルを示した図である。
まず、時刻Ｔ０の状態を初期状態とする。初期状態とは、各画素の電位障壁部７の電位が露光期間中に設定すべき露光電位よりも十分小さな第一の電位になっており、各画素の転送ゲート８に電荷転送パルスが印加されておらず、各画素のリセットゲート９にリセットパルスが印加されておらず、各画素のリセットドレイン６の電位が既定値（第一の電荷蓄積部４の電位よりも十分に高い値）になっている状態である。尚、露光電位及び第一の電位は設計時に任意に決められた値である。
【０１１９】
初期状態では、接続部３の電荷が熱拡散により減少しており、接続部３にポテンシャル井戸が形成されている。又、第二の電荷蓄積部５には、直前のリセット動作によって発生したリセットノイズＮが蓄積されている。又、駆動部３５は、初期状態ではメカニカルシャッタ３７を開ける制御を行う。
【０１２０】
この初期状態から、駆動部３５は、リセットドレイン電圧を低くして、各画素のリセットドレイン６の電位を露光電位よりも低くすると共に、バリアゲート７ａに印加する電圧を高くして、各画素の電位障壁部７の電位を露光電位にし、各画素の転送ゲート８に電荷転送パルスを印加し、各画素のリセットゲート９にリセットパルスを印加する。
【０１２１】
これにより、第二の電荷蓄積部５、第一の電荷蓄積部４、及び接続部３にはリセットドレイン６から電荷が注入される。そして、リセットドレイン６から接続部３までが全てリセットドレイン６と同電位になり、熱拡散によって接続部３に形成されていたポテンシャル井戸は、注入された電荷によって完全に埋められる。（時刻Ｔ１）。
【０１２２】
次に、駆動部３５は、リセットドレイン電圧を初期状態の値に戻して、各画素のリセットドレイン６の電位を既定値に戻す。これにより、リセットドレイン６から注入された電荷のうち、接続部３のポテンシャル井戸に埋められた電荷以外の不要電荷（接続部３の電荷のうち、露光電位よりも低い電位を形成している接続部３の電荷を含む）が、リセットドレイン６に排出されて、グローバルリセットが行われる。これにより、全ての画素３０３において接続部３と電位障壁部７が同電位となる（時刻Ｔ２）。
【０１２３】
次に、駆動部３５は、各画素の転送ゲート８への電荷転送パルスの印加と、各画素のリセットゲート９へのリセットパルスの印加を停止し、この状態を以って露光開始とし（時刻Ｔ３）、露光期間中に光電変換層１５で発生した電荷を第一の電荷蓄積部４に蓄積させる（時刻Ｔ４）。光電変換層１５で発生した電荷Ｑは、接続部３に到達し、電位障壁部７を介して第一の電荷蓄積部４へと蓄積される。このとき、第二の電荷蓄積部５には、直前のリセット動作によるリセットノイズＮのみが蓄積された状態となる。
【０１２４】
設定された露光期間の終了時刻になると、駆動部３５は、各画素のバリアゲート７ａに印加する電圧を低くして、各画素の電位障壁部７の電位を第一の電位（初期状態の値）に戻すと共に、メカニカルシャッタ３７を閉じる制御を行う。このとき、接続部３と電位障壁部７には大きな電位差（露光電位と第一の電位の差に等しい）が発生するため、接続部３からの熱拡散による第一の電荷蓄積部４への電荷の流入は無視できるほどに微量となり、接続部３には、配線１１等を介して外部から微量の暗電流電荷のみが供給される状態となる。尚、露光電位と第一の電位の差は、接続部３から第一の電荷蓄積部４に流入する電流量が無視できるほど小さくなるような値に設定しておけば良い。
【０１２５】
駆動部３５は、電位障壁部７の電位を第一の電位に戻した後、ｉ（＝１）ライン目の各画素の第二の電荷蓄積部５に存在しているリセットノイズＮに応じたリセットノイズ信号（ｄａｒｋ）を信号出力回路から出力させる（時刻Ｔ５[ｉ]）。出力されたリセットノイズ信号（ｄａｒｋ）はＣＤＳ回路３１にてサンプリングされる。
【０１２６】
次に、駆動部３５は、ｉ（＝１）ライン目の各画素の転送ゲート８に電荷転送パルスを印加して、第一の電荷蓄積部４に蓄積されていた電荷Ｑを第二の電荷蓄積部５に転送する（時刻Ｔ６[ｉ]）。尚、転送ゲート８に電荷転送パルスが印加されたときに、第一の電荷蓄積部４が完全空乏化されるように、第一の電荷蓄積部４の不純物濃度を調整しておくことが好ましい。
【０１２７】
電荷Ｑの転送が完了した後、駆動部３５は、ｉ（＝１）ライン目の各画素の第二の電荷蓄積部５に存在している電荷（Ｑ＋Ｎ）に応じた撮像信号（ｓｉｇ）を信号出力回路から出力させる。出力された撮像信号（ｓｉｇ）はＣＤＳ回路３１にてサンプリングされ、（ｓｉｇ）−（ｄａｒｋ）の処理が行われてリセットノイズＮに応じた信号だけが除去される。
【０１２８】
次に、駆動部３５は、ｉ（＝１）ライン目の各画素のリセットゲート９にリセットパルスを印加する。これにより、ｉ（＝１）ライン目の各画素の第二の電荷蓄積部５に存在していた電荷（Ｑ＋Ｎ）はリセットドレイン６に排出される（時刻Ｔ７[ｉ]）。そして、駆動部３５は、ｉ（＝１）ライン目の各画素の転送ゲート８への電荷転送パルスの印加と、ｉ（＝１）ライン目の各画素のリセットゲート９へのリセットパルスの印加を停止する（時刻Ｔ８[ｉ]）。
【０１２９】
駆動部３５は、上記Ｔ５[ｉ]〜Ｔ８[ｉ]までの駆動をｉの値を１つずつ増やしていってライン毎に順次行う。駆動部３５は、ｉ＝最終ラインとしてＴ５[ｉ]〜Ｔ８[ｉ]までの駆動を行ったあと、メカニカルシャッタ３７を開ける制御を行って、初期状態に戻る。
【０１３０】
以上のように、リセットドレイン電圧を制御することでも、接続部３と電位障壁部７を同電位にした状態で露光を行うことができる。又、電位障壁部７の電位を可変とすることで、信号出力回路による信号の出力中（図１１の時刻Ｔ５[ｉ]〜Ｔ６[ｉ]）に、接続部３から第一の電荷蓄積部４に電荷が移動してくるのを防ぐことができる。このため、この電荷によるノイズを抑制することができ、高画質撮影を行うことが可能となる。
【０１３１】
尚、図１１の説明では、時刻Ｔ１の時点で電位障壁部７の電位を露光電位にしているが、電位障壁部７の電位を露光電位にするタイミングは、時刻Ｔ６[ｉ]で信号の出力が完了してから、時刻Ｔ２でグローバルリセットが完了するまでの間であればいつでも良い。
【０１３２】
例えば、時刻Ｔ７[ｉ]の後に電位障壁部７の電位を露光電位にしておき、初期状態で電位障壁部７の電位が露光電位となっていても良い。又、時刻Ｔ１において、電位障壁部７の電位を第一の電位のままにしておき、リセットドレイン６の電位を第一の電位よりも低くして接続部３に電荷を注入する。そして、時刻Ｔ２で、電位障壁部７を露光電位にし、電荷転送パルス及びリセットパルスを印加することで、不要電荷を排出するようにしても良い。
【０１３３】
（第四実施形態）
本実施形態では、第三実施形態で説明した撮像装置において、接続部３に電荷を注入するための別の方法について説明する。
【０１３４】
図１２は、本発明の第四実施形態の撮像装置に搭載される固体撮像素子の１画素分の断面模式図である。図１２において図１と同じ構成には同一符号を付してある。
図１２に示す固体撮像素子は、図１に示す固体撮像素子に、接続部３に電荷を注入するための電荷注入トランジスタを追加した構成となっている。
この電荷注入トランジスタは、接続部３と、基板１内の接続部３の隣に少し離間して設けられたｎ型不純物層１８と、接続部３とｎ型不純物層１８の間の基板１上方にゲート絶縁膜２を介して設けられたゲート電極１７とから構成されている。
【０１３５】
接続部３は電荷注入トランジスタのドレインとして機能し、ｎ型不純物層１８は電荷注入トランジスタのソースとして機能し、ゲート電極１７は電荷注入トランジスタのゲートとして機能する。以下、ｎ型不純物層１８を電荷注入ソース１８といい、ゲート電極１７を電荷注入ゲート１７という。
【０１３６】
本実施形態の撮像装置の構成は、図４に示したものと同様である。ただし、本実施形態の撮像装置の駆動部３５は、電荷注入ソース１８に接続される電源を制御して、電荷注入ソース１８の電位を、電荷注入ゲート１７下の基板１の電位（以下、電荷注入ゲートの電位）よりも高い高電位と、電荷注入ゲート１７の電位よりも低い低電位との２種類の電位のいずれかとなるように制御する機能を有する。
【０１３７】
以下、第四実施形態の撮像装置のグローバルリセット時の動作を説明する。
【０１３８】
図１３は、第四実施形態の固体撮像素子を搭載する撮像装置のグローバルリセット時の動作を示す図であり、各時刻における基板１内の断面ポテンシャルを示した図である。
まず、時刻Ｔ０の状態を初期状態とする。初期状態とは、電荷注入ソース１８の電位が高電位となっており、その他の部分の電位が図１１の時刻Ｔ０と同じ状態である。尚、駆動部３５は、初期状態ではメカニカルシャッタ３７を開ける制御を行う。
【０１３９】
この初期状態から、駆動部３５は、電荷注入ソース１８の電位を低電位にする。これにより、接続部３には電荷注入ソース１８から電荷が注入される。そして、電荷注入ソース１８から接続部３までが全て電荷注入ソース１８と同電位になり、熱拡散によって接続部３に形成されていたポテンシャル井戸は、注入された電荷によって完全に埋められる。（時刻Ｔ１）。
【０１４０】
次に、駆動部３５は、電荷注入ソース１８の電位を高電位に戻すと共に、電位障壁部７を露光期間中の電位である露光電位にし、転送ゲート８に電荷転送パルスを印加し、リセットゲート９にリセットパルスを印加する。これにより、電荷注入ソース１８から注入された電荷のうち、接続部３のポテンシャル井戸に埋められた電荷以外の不要電荷（接続部３の電荷のうち、露光電位よりも低い電位を形成している接続部３の電荷）が、リセットドレイン６に排出される（時刻Ｔ２）。
【０１４１】
次に、駆動部３５は、転送ゲート８への電荷転送パルスの印加と、リセットゲート９へのリセットパルスの印加を停止し、この状態を以って露光を開始し、露光中に光電変換層１５で発生した電荷を、第一の電荷蓄積部４に蓄積させる（時刻Ｔ３）。露光終了後の動作は図１１の時刻Ｔ５[ｉ]〜Ｔ８[ｉ]と同様である。
【０１４２】
以上のように、電荷注入トランジスタを用いることでも、接続部３と電位障壁部７を同電位にした状態で露光を行うことができる。電荷注入ソース１８の電位変化は、第三実施形態で説明したリセットドレイン６の電位変化よりも小さくてすむため、第三実施形態の撮像装置と比べると消費電力を削減することができる。
【０１４３】
尚、図１３の説明では、時刻Ｔ２の時点で電位障壁部７の電位を露光電位にしているが、電位障壁部７の電位を露光電位にするタイミングは、露光によって得られた信号の出力が完了してから、時刻Ｔ２でグローバルリセットが完了するまでの間であればいつでも良い。例えば、初期状態Ｔ０で電位障壁部７の電位が露光電位となるようにしておいても良い。
【０１４４】
（第五実施形態）
本実施形態では、第三実施形態で説明した撮像装置において、接続部３に電荷を注入するための別の方法について説明する。
本実施形態の撮像装置の構成は、第四実施形態で説明したものと同様である。ただし、本実施形態の撮像装置の駆動部３５は、電荷注入ソース１８の電位は固定とし、電荷注入ゲート１７の電位を、電荷注入ソース１８の電位よりも高い高電位と、電荷注入ソース１８の電位よりも低い低電位との２種類の電位のいずれかとなるように制御する。
【０１４５】
以下、第五実施形態の撮像装置のグローバルリセット時の動作を説明する。
【０１４６】
図１４は、第五実施形態の固体撮像素子を搭載する撮像装置のグローバルリセット時の動作を示す図であり、各時刻における基板１内の断面ポテンシャルを示した図である。
まず、時刻Ｔ０の状態を初期状態とする。初期状態とは、電荷注入ゲート１７の電位が低電位となっており、その他の部分の電位が図１１の時刻Ｔ０と同じ状態である。尚、駆動部３５は、初期状態ではメカニカルシャッタ３７を開ける制御を行う。
【０１４７】
この初期状態から、駆動部３５は、電荷注入ゲート１７の電位を高電位にする。これにより、接続部３には電荷注入ソース１８から電荷が注入される。そして、電荷注入ソース１８から接続部３までが全て電荷注入ソース１８と同電位になり、熱拡散によって接続部３に形成されていたポテンシャル井戸は、注入された電荷によって完全に埋められる。（時刻Ｔ１）。
【０１４８】
次に、駆動部３５は、電荷注入ゲート１７の電位を低電位に戻すと共に、電位障壁部７を露光期間中の電位である露光電位にし、転送ゲート８に電荷転送パルスを印加し、リセットゲート９にリセットパルスを印加する。これにより、電荷注入ソース１８から注入された電荷のうち、接続部３のポテンシャル井戸に埋められた電荷以外の不要電荷（接続部３の電荷のうち、露光電位よりも低い電位を形成している接続部３の電荷）が、リセットドレイン６に排出される（時刻Ｔ２）。
【０１４９】
次に、駆動部３５は、転送ゲート８への電荷転送パルスの印加と、リセットゲート９へのリセットパルスの印加を停止し、この状態を以って露光を開始し、露光中に光電変換層１５で発生した電荷を、第一の電荷蓄積部４に蓄積させる（時刻Ｔ３）。露光終了後の動作は図１１の時刻Ｔ５[ｉ]〜Ｔ８[ｉ]と同様である。
【０１５０】
以上のように、電荷注入トランジスタを用いることでも、接続部３と電位障壁部７を同電位にした状態で露光を行うことができる。電荷注入ゲート１７の電位変化は、第三実施形態で説明したリセットドレイン６の電位変化よりも小さくてすむため、第三実施形態の撮像装置と比べると消費電力を削減することができる。
【０１５１】
尚、図１４の説明では、時刻Ｔ２の時点で電位障壁部７の電位を露光電位にしているが、電位障壁部７の電位を露光電位にするタイミングは、露光によって得られた信号の出力が完了してから、時刻Ｔ２でグローバルリセットが完了するまでの間であればいつでも良い。例えば、初期状態Ｔ０で電位障壁部７の電位が露光電位となるようにしておいても良い。
【０１５２】
第四、第五実施形態の撮像装置においても、リセットノイズの除去精度を求めないのであれば、第一の電荷蓄積部４を設けない構成とすることができる。この場合の固体撮像素子は、図１２に示した固体撮像素子において、転送ゲート８をリセットゲート９に変更し、第二の電荷蓄積部５をリセットドレイン６に変更し、第一の電荷蓄積部４に出力トランジスタ５ａのゲートを接続した構成（ただし、ｐ型不純物層４ａは削除）とすれば良い。このような構造であっても、リセットドレイン電位を可変制御したり、電荷注入トランジスタを設けたりすることで、残像及びシェーディングを防止して高画質の撮影が可能となる。
【０１５３】
尚、カラー固体撮像素子の高感度化を目指すためには、光電変換層１５の分光特性がブロードなものよりも、ある特定の波長領域の光のみを吸収し光電変換するタイプのものの方が有利である。なぜなら、分光特性がブロードなタイプは、カラー画像を取得する場合において色分解を行うためにカラーフィルタを用いる必要があるために、カラーフィルタを透過する光以外の光はフィルタに吸収され利用できないのに対し、ある特定の波長領域の光（例えば緑光）のみを吸収し光電変換するタイプのものは、その他の光（青光、赤光）を透過する為、例えば吸収光の異なる光電変換層を積層するなどの工夫を行えば、透過光を利用可能となり、光利用効率向上によって高感度化に有利となるからである。このため、第一〜第五実施形態で説明した光電変換層１５は、有機材料によって構成することが、撮像素子の高感度化を図る上で望ましい。
【０１５４】
又、有機材料で構成した光電変換層は、無機材料で構成した光電変換層に比べて厚みが薄い（300nm程度）ため、光電変換層の容量が大きくなる。つまり、接続部３に付随する容量が大きくなるため、熱拡散による流出電荷量ΔＱも相対的に大きくなる（Ｑ＝ＣＶより）。故に、上述した駆動方式は、有機材料で構成された光電変換層を用いた場合に大きな効果を発揮する。
【０１５５】
又、ここまで、信号出力回路がｎＭＯＳトランジスタ回路によって構成される場合を例に、ポテンシャル図を用いて駆動方法を説明してきたが、信号出力回路がｐＭＯＳトランジスタ回路であってもｎＭＯＳの場合と極性が逆になる以外は考え方は全く同じであるため、説明を省略する。ちなみに、光電変換層１５からの電荷が電子である場合はｎＭＯＳにて信号読み出し回路を形成し、正孔である場合はｐＭＯＳにて信号読み出し回路を形成すれば良い。
【０１５６】
又、以上の説明では、取り扱い電荷を電子としたが、これを正孔とした場合には、上記説明で用いた各ポテンシャル図を、図中の下から上に向かって電位が高くなっているものとして見れば良い。つまり、上記説明において、電位の大小関係を逆に読めば良い。又、上記説明において、ｎ型層とｐ型層を全て逆にすれば良い。又、電位決定モードにおいては、ステップＳ５において、式（２）の代わりに下記式（３）を用いてＶ_ｏｎを再設定すれば良い。
（Ｖ_ｏｎ）＝（Ｖ_ｄｅｆ）−（Ｖ_ｓｔｅｐ）×Ｎ  ・・・（３）
ここで、Ｎは、ステップＳ４で“ＮＯ”と判定した回数
【図面の簡単な説明】
【０１５７】
【図１】本発明の第一実施形態である固体撮像素子の１画素分の断面模式図
【図２】図１に示す１画素分の等価回路を示した図
【図３】本発明の第一実施形態である固体撮像素子の平面模式図
【図４】第一実施形態の固体撮像素子を搭載する撮像装置の構成例を示した図
【図５】第一実施形態の固体撮像素子を搭載する撮像装置の撮影モード時の動作を示す図
【図６】第一実施形態の固体撮像素子を搭載する撮像装置の撮影モード時の動作タイミングを示す図
【図７】第一実施形態の駆動方式を採用した場合の信号蓄積時間に対する信号出力特性の概念図
【図８】第一実施形態の撮像装置の電位決定モード時の動作を説明するためのフローチャート
【図９】図８に示すシーケンスＡ実行時の撮像装置の動作を示す図
【図１０】第二実施形態の固体撮像素子を搭載する撮像装置の撮影モード時の動作を示す図
【図１１】第三実施形態の固体撮像素子を搭載する撮像装置の撮影モード時の動作を示す図
【図１２】本発明の第四実施形態の撮像装置に搭載される固体撮像素子の１画素分の断面模式図
【図１３】四実施形態の固体撮像素子を搭載する撮像装置のグローバルリセット時の動作を示す図
【図１４】第五実施形態の固体撮像素子を搭載する撮像装置のグローバルリセット時の動作を示す図
【図１５】特許文献１に開示された固体撮像素子の動作を説明するための図
【図１６】特許文献１に開示された固体撮像素子において電荷が接続部に残留する例を示した図
【図１７】一般的なＭＯＳ型イメージセンサの撮像シーケンスを示す図
【符号の説明】
【０１５８】
１  シリコン基板
３  接続部
４  第一の電荷蓄積部
７  電位障壁部
１４  下部電極
１５  光電変換層
１６  上部電極
Ｐ  光電変換素子
３０  固体撮像素子
３５  駆動部
３７  メカニカルシャッタ
【図１】
2010016417.tif 000003
【図２】
2010016417.tif 000004
【図３】
2010016417.tif 000005
【図４】
2010016417.tif 000006
【図５】
2010016417.tif 000007
【図６】
2010016417.tif 000008
【図７】
2010016417.tif 000009
【図８】
2010016417.tif 000010
【図９】
2010016417.tif 000011
【図１０】
2010016417.tif 000012
【図１１】
2010016417.tif 000013
【図１２】
2010016417.tif 000014
【図１３】
2010016417.tif 000015
【図１４】
2010016417.tif 000016
【図１５】
2010016417.tif 000017
【図１６】
2010016417.tif 000018
【図１７】
2010016417.tif 000019