(57)【要約】【課題】ＴＦＴ素子の特性が変動することを防止し、歩留まりと信頼性を向上させる。【解決手段】外層をＳｉＮx、ＳｉＯＮ、ＳｉＯx、ＳｉＯＣ又はＳｉＣxの少なくとも１つを含む膜で保護された機能デバイスを駆動するための薄膜トランジスタであって、Ｉｎ−Ｍ−Ｚｎ−Ｏを主たる構成元素とする非晶質酸化物膜のチャネル層を持つ。非晶質酸化物膜のチャネル層の上に組成の異なる複数の層に分かれた保護膜（Ａｌ2Ｏ3保護膜）１０７を形成する。チャネル層に直接触れる最内層保護膜は防湿性有機物膜である。最内層保護膜よりも外側に位置する保護膜は、Ａｌ又はＴｉの少なくとも１種を含む無機膜で形成する。但し、Ｉｎ−Ｍ−Ｚｎ−Ｏにおいて、ＭはＧａ，Ａｌ，Ｆｅであり、これらを含んでいてもよいことを示す。【選択図】  図１
2010016072.tif 000002
【特許請求の範囲】
【請求項１】
外層をＳｉＮx、ＳｉＯＮ、ＳｉＯx、ＳｉＯＣ又はＳｉＣxの少なくとも１つを含む膜で保護された機能デバイスを駆動するための薄膜トランジスタであって、Ｉｎ−Ｍ−Ｚｎ−Ｏを主たる構成元素とする非晶質酸化物膜のチャネル層を持つ薄膜トランジスタにおいて、
前記非晶質酸化物膜のチャネル層の上に組成の異なる複数の層に分かれた保護膜を形成し、
前記チャネル層に直接触れる最内層保護膜は防湿性有機物膜であり、
前記最内層保護膜よりも外側に位置する保護膜は、Ａｌ又はＴｉの少なくとも１種を含む無機膜で形成したことを特徴とする薄膜トランジスタ。
但し、Ｉｎ−Ｍ−Ｚｎ−Ｏにおいて、ＭはＧａ，Ａｌ，Ｆｅであり、これらを含んでいてもよいことを示す。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、非晶質酸化物半導体を用いた薄膜トランジスタ（ＴＦＴ）に関する。
【背景技術】
【０００２】
近年、導電性の酸化物薄膜を用いて、トランジスタのチャネル層を透明な膜で形成しようとする試みがある。例えば、ＺｎＯを主成分として用いた透明伝導性酸化物多結晶薄膜をチャネル層に用いたＴＦＴの開発が活発に行われている（特許文献１参照）。
【０００３】
上記薄膜は、低温で成膜でき、かつ可視光に透明であるため、プラスチック板やフィルムなどの基板上にフレキシブルな透明ＴＦＴを形成することが可能であるとされている。
【０００４】
しかしながら、ＺｎＯ薄膜をチャネル層に用いた場合には、ノーマリーオフ型のＴＦＴを作製することが困難であるという欠点があった。
【０００５】
その欠点を克服するため、ＩｎＭＯ3（ＺｎＯ）ｍ薄膜（Ｍ＝Ｉｎ，Ｆｅ，Ｇａ，Ａｌ）をチャネル層に用いたＴＦＴが提案されている（特許文献２参照）。
【０００６】
また、移動度が優れた透明酸化物半導体として、ＩｎＧａＺｎＯ系の物質を用いたＴＦＴが提案されている（特許文献３参照）。
【０００７】
【特許文献１】特開２００２−７６３５６号公報
【特許文献２】特開２００４−１０３９５７号公報
【特許文献３】特開２００６−１６５５２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上述した酸化物半導体ＴＦＴは雰囲気に対して敏感であり、動作時や保管時の雰囲気により特性が変化してしまう。このような雰囲気による電気伝導の変化は他の導電性酸化物、例えば酸化亜鉛（ＺｎＯ）や酸化インジウムスズ（ＩＴＯ）などでもみられ、雰囲気中の水や他のガス分子等の導電性酸化物への吸着脱離によるものと考えられている。
【０００９】
このような雰囲気変化による電気伝導度変化が生じることによりＴＦＴ動作が不安定になり、素子としての信頼性が得られないという問題が生じていた。
【００１０】
また、酸化物半導体ＴＦＴを有機ＥＬ素子の駆動回路に適用する場合にも次のような問題があった。すなわち、ＴＦＴよりも後に形成される有機ＥＬ層のパッシベーション膜であるＳｉ系のプラズマＣＶＤ膜の堆積時に発生するＨラジカルによって、酸化物半導体の電気伝導度変化が生じてしまう。
【００１１】
本発明は、上述した事情に鑑み提案されたもので、Ｉｎ−Ｍ−Ｚｎ−Ｏを主たる構成元素とする非晶質酸化物膜のチャネルを持つＴＦＴ素子において、特性が変動することを防止し、歩留まりと信頼性を向上させることを目的とする。但し、Ｉｎ−Ｍ−Ｚｎ−Ｏにおいて、ＭはＧａ，Ａｌ，Ｆｅであり、これらを含んでいてもよいことを示す（以下同様）。
【課題を解決するための手段】
【００１２】
本発明の薄膜トランジスタは、上述した目的を達成するため、以下の特徴点を有している。
【００１３】
すなわち、本発明は、外層をＳｉＮx、ＳｉＯＮ、ＳｉＯx、ＳｉＯＣ又はＳｉＣxの少なくとも１つを含む膜で保護された機能デバイスを駆動するための薄膜トランジスタに関するものである。この薄膜トランジスタは、Ｉｎ−Ｍ−Ｚｎ−Ｏを主たる構成元素とする非晶質酸化物膜のチャネル層を持っている。そして、非晶質酸化物膜のチャネル層の上に組成の異なる複数の層の保護膜を形成し、チャネル層に直接触れる最内層保護膜は防湿性有機物膜である。また、最内層保護膜よりも外側に位置する保護膜は、Ａｌ又はＴｉの少なくとも１種を含む無機膜で形成したことを特徴とするものである。
【発明の効果】
【００１４】
本発明によれば、Ｉｎ−Ｍ−Ｚｎ−Ｏを主たる構成元素とする非晶質酸化物膜のチャネルを持つＴＦＴ素子において、特性が変動することを防止し、歩留まりと信頼性を向上させることができる。
【発明を実施するための最良の形態】
【００１５】
本発明の薄膜トランジスタは、外層をＳｉＮx，ＳｉＯＮ，ＳｉＯx，ＳｉＯＣ又はＳｉＣxの少なくとも１つを含む膜で保護され、有機発光素子等の機能デバイスを駆動するためのものである。
【００１６】
以下、本発明の薄膜トランジスタの実施形態を説明する。
【００１７】
まず、ＴＦＴ素子構成について説明する。ＴＦＴ素子のうち、チャネル層に用いる酸化物薄膜はＩｎ−Ｍ−Ｚｎ−Ｏを主たる構成元素とする透明酸化物薄膜である。この酸化物薄膜の電子キャリア濃度は１０18／ｃｍ3未満であることが望ましく、また、電子移動度を１ｃｍ2／Ｖｓ以上にすることも望ましい形態である。
【００１８】
このような薄膜をチャネル層に用いることにより、ノーマリーオフ型で、オンオフ比が１０3以上のトランジスタ特性を持ち、かつ可視光に透明なＴＦＴを作成することができる。
【００１９】
透明酸化物薄膜をチャネル層としたＴＦＴを作製する際には、酸化イットリウム（Ｙ2Ｏ3）をゲート絶縁膜として用いることが望ましい。また、Ｙ2Ｏ3、ＳｉＯ2、Ａｌ2Ｏ3、ＨｆＯ2及びＴｉＯ2のうち少なくとも１種を含む材料をゲート絶縁膜に用いることも望ましい形態である。
【００２０】
なお、上記ＴＦＴは、半導体チャネル層の上にゲート絶縁膜とゲート端子とを順に形成するスタガ（トップゲート）構造のものや、ゲート端子の上にゲート絶縁膜と半導体チャネル層を順に形成する逆スタガ（ボトムゲート）構造のものなどを用いることができる。
【００２１】
本発明は上記ＴＦＴを作製した後に、ＴＦＴ素子を覆うように保護膜を形成することを特徴としている。
【００２２】
本発明の実施形態のひとつとしては、複数の層に分かれた保護膜を形成する際に、チャネル層に直接触れる最内層保護膜として機能する防湿性有機物膜を配置するものである。
【００２３】
保護膜の材料としては、ポリイミド系樹脂膜、エポキシ系樹脂膜、パラキシリレン系樹脂膜などを用いるのが望ましい。また、保護膜の成膜法としては塗布又は蒸着が望ましい。これらの膜は、成膜時にチャネル部にダメージを与えることがなく、耐水性、耐薬品性に優れた効果を発揮する。また、これより外側に配置されるスパッター法の保護膜の形成時におけるスパッターダメージを吸収する効果を有する。
【００２４】
さらに、上記最内層保護膜よりも外側に位置する所には、Ｈラジカルを通さない無機膜が形成されている。無機膜は、構成材料として、Ａｌ又はＴｉの少なくとも１種を含む化合物、具体的には、Ａｌ、Ｔｉ、Ａｌ2Ｏ3、ＴｉＯ2等の無機化合物からなる保護膜である。無機膜は二層以上の層よりなる積層膜であってもよい。成膜法としてはスパッター法が望ましい。
【００２５】
上記ＴＦＴが有機ＥＬなどの酸素や水分に敏感な機能素子の駆動回路に用いられた場合、最外層の保護膜としてプラズマＣＶＤ法のＳｉＮx、ＳｉＯＮ、ＳｉＯx、ＳｉＯＣ又はＳｉＣxの少なくとも１つを含む膜が形成される。上記の保護膜は、これらのＣＶＤ膜の形成の際に発生するＨイオンやラジカルと反応してその侵入を防ぎ、ＴＦＴのチャネル部を保護する効果がある。
【００２６】
上記した２層の保護膜以外にも、２層の間又は外側に、他の材質の膜を堆積してもよいことは言うまでもない。
【００２７】
［比較例１］
本発明に想到する過程で、以下のような実験を行った。
【００２８】
ＩｎＧａＺｎＯx膜をチャネル部に用いたＴＦＴのパッシベーション膜の検討を行った。
【００２９】
図２を参照して、比較例１を説明する。図２は、比較例１のＴＦＴの概略図である。図２中、２０１はｎ＋Ｓｉウエハ、２０２はＳｉ熱酸化膜（ＳｉＯ2）、２０３は半導体層、２０４はソース・ドレイン電極、２０５は樹脂保護膜をそれぞれ示す。
【００３０】
ｎ＋Ｓｉウエハ２０１にＳｉ熱酸化膜（ＳｉＯ2）２０２を１００ｎｍ形成した基板を用いた。この基板上に、Ｉｎ2Ｏ3：ＺｎＯ：Ｇａ2Ｏ3（８５：１０：５ｗｔ％）をターゲットにしてスパッターしたＩｎＧａＺｎＯx膜を５０ｎｍ堆積し、パターニングして半導体層２０３を作成した。リフトオフ法でスパッターした１００ｎｍのＮｉ膜をパターニングしてソース・ドレイン電極２０４とした。このＴＦＴを純Ｎ2が満たされたチャンバーの中で計測したところ、移動度が７．５ｃｍ2／Ｖｓ、オンオフ比が約１０6であった。
【００３１】
このＴＦＴを６０℃、湿度７０％の環境下に３時間放置した後、再度測定したところ、移動度が０．８ｃｍ2／Ｖｓ、オンオフ比が約１０3に劣化していた。
【００３２】
パラキシリレン樹脂を５００ｎｍ蒸着して保護膜とし、６０℃、湿度７０％の環境下に３時間放置したところ、移動度が３．０ｃｍ2／Ｖｓ、オンオフ比が約１０5であった。
【００３３】
エポキシ樹脂を１μｍ塗布して保護膜とし、６０℃、湿度７０％の環境下に３時間放置したところ、移動度が３．５ｃｍ2／Ｖｓ、オンオフ比が約１０5であった。
【００３４】
ポリイミド樹脂を１μｍ塗布して保護膜とし、６０℃、湿度７０％の環境下に３時間放置したところ、移動度が４．３ｃｍ2／Ｖｓ、オンオフ比が約１０5であった。
【００３５】
以上のことから、パラキシリレン系樹脂、エポキシ樹脂、ポリイミド樹脂には湿度に対して劣化防止効果があることが判った。
【００３６】
また、このＴＦＴに保護膜として、プラズマＣＶＤのＳｉＮx膜を３００ｎｍ堆積したところ、トランジスタとして動作しなくなった。また、スパッターで２００ｎｍのＳｉＯx膜を堆積したサンプルを６０℃、湿度７０％の環境下に３時間放置したところ、移動度が１．１ｃｍ2／Ｖｓ、オンオフ比が約１０4に劣化していた。
【００３７】
［比較例２］
図３を参照して、比較例２を説明する。図３は、比較例２のＴＦＴの概略図であり、比較例１で用いたポリイミド樹脂を１μｍ塗布し保護膜としたＴＦＴに、第２の保護膜を形成した素子を示す。図３中、３０１は第２の無機保護膜を示す。
【００３８】
第２の保護膜３０１として、プラズマＣＶＤのＳｉＮx膜を３００ｎｍ堆積したところ、トランジスタとして動作しなくなった。
【００３９】
第２の保護膜３０１として、スパッター法のＳｉＮx膜を３００ｎｍ堆積し、さらにプラズマＣＶＤのＳｉＮx膜を３００ｎｍ堆積したところ、トランジスタとして動作しなくなった。
【００４０】
第２の保護膜３０１として、スパッター法のＡｌ2Ｏ3膜を３００ｎｍ堆積し、さらにプラズマＣＶＤのＳｉＮx膜を１μｍ堆積したＴＦＴは、移動度が６．５ｃｍ2／Ｖｓ、オンオフ比が約１０6であった。また、６０℃、湿度７０％の環境下に３時間放置してから測定しても、電気特性に変化はなかった。
【００４１】
第２の保護膜３０１として、スパッター法のＴｉＯ2膜を３００ｎｍ堆積し、さらにプラズマＣＶＤのＳｉＯＮ／ＳｉＮx積層膜を０．５／０．５μｍ堆積したＴＦＴは、移動度が６．２ｃｍ2／Ｖｓ、オンオフ比が約１０6であった。また、６０℃、湿度７０％の環境下に３時間放置してから測定しても、電気特性に変化はなかった。
【００４２】
第２の保護膜３０１として、スパッター法のＡｌを２００ｎｍ堆積し、さらにプラズマＣＶＤのＳｉＯＣ／ＳｉＮx積層膜を０．５／０．５μｍ堆積したＴＦＴは、移動度が５．８ｃｍ2／Ｖｓ、オンオフ比が約１０6であった。また、６０℃、湿度７０％の環境下に３時間放置してから測定しても、電気特性に変化はなかった。
【００４３】
第２の保護膜３０１として、スパッター法のＴｉを３００ｎｍ堆積し、さらにプラズマＣＶＤのＳｉＮx／ＳｉＣx積層膜を０．５／０．５μｍ堆積したＴＦＴは、移動度が５．７ｃｍ2／Ｖｓ、オンオフ比が約１０6であった。また、６０℃、湿度７０％の環境下に３時間放置してから測定しても、電気特性に変化はなかった。
【００４４】
第２の保護膜３０１として、スパッター法のＴｉ／Ａｌの積層膜を１００／１５０ｎｍ堆積し、さらにプラズマＣＶＤのＳｉＮx膜を１μｍ堆積したＴＦＴは、移動度が５．５ｃｍ2／Ｖｓ、オンオフ比が約１０6であった。また、６０℃、湿度７０％の環境下に３時間放置してから測定しても、電気特性に変化はなかった。
【００４５】
以上のことから、樹脂膜の上に酸化物膜を積層した保護膜は、プラズマＣＶＤのＳｉ系膜の堆積工程でＴＦＴを保護する効果があることが判った。
【実施例１】
【００４６】
図１は、本発明の実施例１に係る酸化物半導体ボトムゲートＴＦＴの構造を示す概略図である。図１中、１０１は基板、１０２はゲート電極、１０３はゲート絶縁膜、１０４は半導体層、１０５はソース・ドレイン電極、１０６はポリイミド保護膜、１０７はＡｌ2Ｏ3保護膜をそれぞれ示す。
【００４７】
実施例１では、図１に示すように、ガラス基板１０１上に、２０ｎｍ厚さのＴｉ膜でゲート電極１０２を配置した。ＳｉＯ2を４０ｎｍ堆積しゲート絶縁膜１０３とした。ＩｎＧａＯ3（ＺｎＯ）組成を有する多結晶焼結体をターゲットとしてスパッターし、パターニングしたＩｎＧａＺｎＯx膜５０ｎｍを半導体層１０４とした。ソース・ドレイン電極１０５として、Ｔｉ／Ａｕ＝５／３０ｎｍを配置した。
【００４８】
このＴＦＴ上に、ポリイミドの保護膜１０６を１μｍ形成し、さらにＡｌ2Ｏ3の保護膜１０７を２００ｎｍ堆積した。
【００４９】
このＴＦＴの初期特性は、移動度が５．２ｃｍ2／Ｖｓ、オンオフ比が約１０6であった。また、６０℃、湿度７０％の環境下に３時間放置してから測定しても、電気特性に変化はなかった。
【実施例２】
【００５０】
図４は、本発明の実施例２に係る酸化物半導体トップゲートＴＦＴの構造を示す概略図である。図４中、４０１は基板、４０２はソース・ドレイン電極、４０３は半導体層、４０４はゲート絶縁膜、４０５はゲート電極、４０６はパラキシリレン樹脂膜、４０７はＳｉＯx膜をそれぞれ示す。
【００５１】
実施例２では、図４に示すように、ガラス基板４０１上に、Ｔｉ／Ａｕ＝５／３０ｎｍ膜でソース・ドレイン電極４０２を配置した。Ｉｎ2Ｏ３／ＺｎＯ（９０：１０ｗｔ％）のターゲットを用いてスパッターし、パターニングしたＩｎＺｎＯx膜５０ｎｍを半導体層４０３とした。真空蒸着法でＹ2Ｏ3膜を１００ｎｍ堆積し、ゲート絶縁膜４０４とした。Ｔｉ／Ａｕ＝５／３０ｎｍ膜をリフトオフでパターニングしてゲート電極４０５とした。この上に、保護膜としてパラキシリレン樹脂膜４０６を５００ｎｍ蒸着し、さらにＳｉＯx膜４０７をスパッター法で２００ｎｍ堆積した。
【００５２】
このＴＦＴの初期特性は、移動度が１０．５ｃｍ2／Ｖｓ、オンオフ比が約１０6であった。また、６０℃、湿度７０％の環境下に３時間放置してから測定しても、電気特性に変化はなかった。
【実施例３】
【００５３】
図５（ａ）乃至（ｇ）は、本発明の実施例３に係る保護膜を形成した酸化物半導体ＴＦＴを用いた有機ＥＬ素子の作製工程図であり、酸化物半導体ＴＦＴ駆動回路付き有機ＥＬ基板の作製工程を示している。図５（ａ）乃至（ｇ）中、５０１はガラス基板、５０２はゲート電極、５０３はゲート絶縁膜、５０４は半導体層、５０５はソース電極、５０６はドレイン電極をそれぞれ示す。また、５０７はポリイミド保護膜、５０８はＡｌ2Ｏ3保護膜、５０９はＩＴＯ電極、５１０は有機ＥＬ層、５１１はＡｌ電極、５１２はＳｉＮx膜をそれぞれ示す。
【００５４】
実施例３では、図５（ａ）乃至（ｇ）に示すように、ガラス基板５０１上に、実施例１と同様のＴＦＴを作製した。素子数は５０×５０個のマトリックスとした。
【００５５】
スパッター法でＴｉを２０ｎｍ堆積パターニングして、ゲート電極５０２を形成した。次に、同じくスパッター法でＳｉＯxを４０ｎｍ堆積パターニングして、ゲート絶縁膜５０３とした。さらにＩｎＧａＯ3（ＺｎＯ）組成を有する多結晶焼結体をターゲットとしてスパッターし、ＩｎＧａＺｎＯx膜を５０ｎｍ堆積パターニングし、半導体層５０４を形成した。スパッター法でＴｉ／Ａｕ＝５／３０ｎｍ堆積し、リフトオフ法でパターニングし、ソース電極５０５とドレイン電極５０６を配置した。
【００５６】
このＴＦＴのドレイン電極５０６に接続して、ＩＴＯ電極５０９を形成した。
【００５７】
さらに、有機ＥＬ層（ホール注入層［ＣｕＰｃ］４０ｎｍ／発光層［Ａｌｑ３］１００ｎｍ／電子注入層［ＬｉＦ］３０ｎｍ）５１０を蒸着法で連続堆積した。陰極としてＡｌ電極５１１を蒸着法で３００ｎｍ堆積した。最後にプラズマＣＶＤ法でＳｉＮx膜５１２を１μｍ堆積した。
【００５８】
このＴＦＴはボトムエミッション型で、ガラス基板方向へ光を発する構造である。
【００５９】
このＴＦＴの初期特性は、移動度が５．２ｃｍ2／Ｖｓ、オンオフ比が約１０6であった。また、６０℃、湿度９０％の環境下に２４時間放置してから測定しても、電気特性に変化はなかった。また、有機ＥＬ発光素子部も耐環境試験後に輝度劣化や欠陥は発生しなかった。
【実施例４】
【００６０】
図６乃至図８は、本発明の実施例４を示すものである。図６は、本発明の実施例４に係る有機ＥＬ素子の駆動回路図であり、図５（ｇ）の画素構成を回路図として示したものである。また、図７は、本発明の実施例４に係る有機ＥＬ素子のマトリックス回路、図８は、本発明の実施例４に係る有機ＥＬ素子のパネル実装図である。
【００６１】
図６に示すように、実施例４の画素は、ドライブトランジスタＴ１、スイッチングトランジスタＴ２、保持容量Ｃｈ、有機ＥＬ素子から構成される。有機ＥＬ素子部分に、本発明による有機化合物材料が適用される。この画素をマトリックス状に配置したものが、図７に示すようなマトリックス回路となる。この回路は、ゲートドライバ、ソースドライバと接続され、駆動パルスを供給され、画像表示が行われる。
【００６２】
さらに、このマトリックス回路は、ガラスなどの基板上に形成された上、配線基板上にマウントされる。図８は、マトリックス回路が形成された有機ＥＬパネル、ソースドライバ、ゲートドライバ、インターフェイスドライバなどが配置された有機ＥＬパネルモジュールの一例を示すものである。これにより、外部からのデジタル信号により、画像表示を行なうことが可能となる。
【産業上の利用可能性】
【００６３】
本発明の薄膜トランジスタは、ＬＣＤや有機ＥＬディスプレイのスイッチング素子として利用することができる。また、本発明の薄膜トランジスタは、プラスチックフィルムをはじめとするフレキシブル素材に半導体の薄膜を形成することにより、フレキシブル・ディスプレイをはじめ、ＩＣカードやＩＤタグなどにも幅広く応用することができる。
【図面の簡単な説明】
【００６４】
【図１】本発明の実施例１に係る酸化物半導体ボトムゲートＴＦＴの構造を示す概略図。
【図２】比較例１のＴＦＴの概略図。
【図３】比較例２のＴＦＴの概略図。
【図４】本発明の実施例２に係る酸化物半導体トップゲートＴＦＴの構造を示す概略図。
【図５】本発明の実施例３に係る保護膜を形成した酸化物半導体ＴＦＴを用いた有機ＥＬ素子の作製工程図。
【図６】本発明の実施例４に係る有機ＥＬ素子の駆動回路図。
【図７】本発明の実施例４に係る有機ＥＬ素子のマトリックス回路。
【図８】本発明の実施例４に係る有機ＥＬ素子のパネル実装図。
【符号の説明】
【００６５】
１０１  基板
１０２  ゲート電極
１０３  ゲート絶縁膜
１０４  半導体層
１０５  ソース・ドレイン電極
１０６  ポリイミド保護膜
１０７  Ａｌ2Ｏ3保護膜
２０１  ｎ＋Ｓｉウエハ
２０２  Ｓｉ熱酸化膜（ＳｉＯ2）
２０３  半導体層
２０４  ソース・ドレイン電極
２０５  樹脂保護膜
３０１  第二の無機保護膜
４０１  基板
４０２  ソース・ドレイン電極
４０３  半導体層
４０４  ゲート絶縁膜
４０５  ゲート電極
４０６  パラキシリレン樹脂膜
４０７  ＳｉＯx膜
５０１  ガラス基板
５０２  ゲート電極
５０３  ゲート絶縁膜
５０４  半導体層
５０５  ソース電極
５０６  ドレイン電極
５０７  ポリイミド保護膜
５０８  Ａｌ2Ｏ3保護膜
５０９  ＩＴＯ電極
５１０  有機ＥＬ層
５１１  Ａｌ電極
５１２  ＳｉＮx膜
【図１】
2010016072.tif 000003
【図２】
2010016072.tif 000004
【図３】
2010016072.tif 000005
【図４】
2010016072.tif 000006
【図５】
2010016072.tif 000007
【図６】
2010016072.tif 000008
【図７】
2010016072.tif 000009
【図８】
2010016072.tif 000010