(57)【要約】【課題】入力電圧が広範囲である場合にも効率の良いＤＣ／ＤＣコンバータを提供すること。【解決手段】トランスの一次巻線を第１の一次巻線と第２の一次巻線とに分割する中間タップと、第１乃至第６のスイッチング素子と、を備える。一次側回路は、第１、第２、第５、第６のスイッチング素子、または、第３、第４、第５、第６のスイッチング素子のいずれかにより構成されるＨブリッジとされる。これにより、入力電圧に応じてトランスの巻線比を切り替え、二次側のスイッチング素子に印加される電圧を低く抑え、ＤＣ／ＤＣコンバータの効率を上げることができる。【選択図】図１
2010110069.tif 000002
【特許請求の範囲】
【請求項１】
トランスを備え、一次側回路がＨブリッジで構成されるＤＣ／ＤＣコンバータであって、
前記トランスの一次巻線を第１の一次巻線と第２の一次巻線とに分割する中間タップと、
一端が入力電源プラス端子に接続され、他端が前記第１の一次巻線の一端に接続される第１のスイッチング素子と、
一端が入力電源マイナス端子に接続され、他端が前記第１のスイッチング素子と共通に前記第１の一次巻線の一端に接続される第２のスイッチング素子と、
一端が前記第１のスイッチング素子と共通に前記入力電源プラス端子に接続され、他端が前記中間タップに接続される第３のスイッチング素子と、
一端が前記第２のスイッチング素子と共通に前記入力電源マイナス端子に接続され、他端が前記第３のスイッチング素子と共通に前記中間タップに接続される第４のスイッチング素子と、
一端が前記第１、第３のスイッチング素子と共通に前記入力電源プラス端子に接続され、他端が前記第２の一次巻線の一端に接続される第５のスイッチング素子と、
一端が前記第２、第４のスイッチング素子と共通に前記入力電源マイナス端子に接続され、他端が前記第５のスイッチング素子と共通に前記第２の一次巻線の一端に接続される第６のスイッチング素子と、を備え、
前記第１、第２、第５、第６のスイッチング素子、または、前記第３、第４、第５、第６のスイッチング素子のいずれかにより前記Ｈブリッジを構成することを特徴とするＤＣ／ＤＣコンバータ。
【請求項２】
前記入力電源の電圧が所定値以下の場合、前記第３、第４、第５、第６のスイッチング素子により前記Ｈブリッジを構成し、
前記入力電源の電圧が所定値より高い場合、前記第１、第２、第５、第６のスイッチング素子により前記Ｈブリッジを構成することを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項３】
前記第１のスイッチング素子に直列に接続される第１のダイオードと、
前記第２のスイッチング素子に直列に接続される第２のダイオードと、をさらに備えることを特徴とする請求項１または２に記載のＤＣ／ＤＣコンバータ。
【請求項４】
前記第１、第２、第５、第６のスイッチング素子、または、前記第３、第４、第５、第６のスイッチング素子のいずれにより前記Ｈブリッジを構成するかの切り替えを、ＤＣ／ＤＣコンバータのスイッチング動作に同期して行うことを特徴とする請求項１乃至３に記載のＤＣ／ＤＣコンバータ。
【請求項５】
前記第１の一次巻線は、前記第２の一次巻線よりも巻線比が小さいことを特徴とする請求項３に記載のＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ／ＤＣコンバータに関し、特に、フルブリッジ（Ｈブリッジ）型のＤＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】
従来、入力側に供給される電力を変換して出力側に伝達するＤＣ／ＤＣコンバータについて、様々な提案がなされている。例えば、特許文献１である。
【０００３】
【特許文献１】特開２００４−３３６９０８号公報
【０００４】
図５は、特許文献１に開示されるフルブリッジ型のＤＣ／ＤＣコンバータの回路ブロック図である。入力電圧Ｖｉｎを供給する入力電源のプラス端子及びマイナス端子は、スイッチング素子Ｑ１１、Ｑ１２、Ｑ１３、Ｑ１４で構成されるＨブリッジに接続される。スイッチング素子Ｑ１１、Ｑ１２の接続点と、スイッチング素子Ｑ１３、Ｑ１４の接続点との間にトランスＴ１１の一次巻線Ｐ（巻数Ｎｐ）が接続される。トランスＴ１１の二次巻線は、中間タップＸで巻線Ｓ１（巻数Ｎｓ１）と巻線Ｓ２（巻数Ｎｓ２）とに分割される。中間タップＸは、チョークコイルＬ１を介して、ＤＣ／ＤＣコンバータの一方の出力端子に接続される。ＤＣ／ＤＣコンバータの他方の出力端子は、スイッチング素子Ｑｓ１を介して巻線Ｓ１に接続されるとともに、スイッチング素子Ｑｓ２を介して巻線Ｓ２に接続される。ＤＣ／ＤＣコンバータの出力端子間には、平滑用コンデンサＣ１が接続される。ドライブ信号制御回路１１は、クロック信号ＣＬＫに同期して、スイッチング素子Ｑ１１、Ｑ１２、Ｑ１３、Ｑ１４の制御端子にドライブ信号を出力し、スイッチング素子Ｑｓ１、Ｑｓ２の制御端子に同期整流ドライブ信号を出力する。
【０００５】
ドライブ信号制御回路１１が出力するドライブ信号により、スイッチング素子Ｑ１１、Ｑ１２、Ｑ１３、Ｑ１４は、スイッチング動作を行う。これにより、トランスＴ１１の一次巻線Ｐは、周期的に反転されて通電される。また、スイッチング素子Ｑ１１とスイッチング素子Ｑ１４とがオンする期間に同期してスイッチング素子Ｑｓ２がオンし、スイッチング素子Ｑ１２とスイッチング素子Ｑ１３とがオンする期間に同期してスイッチング素子Ｑｓ１がオンするように、ドライブ信号制御回路１１は同期整流ドライブ信号を与える。したがって、トランスＴ１１の一次巻線Ｐが周期的に反転されて通電されることに応じて、トランスＴ１１の二次巻線Ｓ１、Ｓ２に交互に二次側電流が流れ、チョークコイルＬ１で平滑化される。その結果、ＤＣ／ＤＣコンバータは入力電圧Ｖｉｎを変換して出力端子間に出力電圧Ｖｏｕｔを出力する。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、図５に示されるＤＣ／ＤＣコンバータでは、入力電圧が広範囲にわたる場合、効率が悪くなるという問題がある。一例として、入力電圧Ｖｉｎが２００［Ｖ］≦Ｖｉｎ≦４５０［Ｖ］の範囲で、出力電圧Ｖｏｕｔ＝１３．５［Ｖ］を出力する場合について説明する。
【０００７】
入力電圧Ｖｉｎ＝２００［Ｖ］のとき、経路の損失、スイッチング素子のデッドタイムなどを考慮して、トランスＴ１１の巻線比は通常、Ｎｐ／Ｎｓ１＝Ｎｐ／Ｎｓ２＝Ｖｉｎ／Ｖｏｕｔ＝２００［Ｖ］／１３．５［Ｖ］≒１４．８以下にされる。例えば、Ｎｐ／Ｎｓ１＝Ｎｐ／Ｎｓ２＝１２とされる場合、スイッチング素子Ｑｓ１、Ｑｓ２に印加される電圧は、（２００［Ｖ］／１２）×２≒３３．３［Ｖ］となる。一方、同じ巻線比Ｎｐ／Ｎｓ１＝Ｎｐ／Ｎｓ２＝１２で入力電圧Ｖｉｎ＝４５０［Ｖ］になると、スイッチング素子Ｑｓ１、Ｑｓ２に印加される電圧は、（４５０［Ｖ］／１２）×２＝７５［Ｖ］となる。したがって、スイッチング素子Ｑｓ１、Ｑｓ２は、耐圧７５［Ｖ］以上とする必要がある。
【０００８】
スイッチング素子としてよく用いられるＭＯＳトランジスタは、一般的に耐圧が高くなるにつれて導通時のオン抵抗も高くなる。そのため、図５に示されるＤＣ／ＤＣコンバータでは、入力電圧が低いときでも導通時の損失が大きくなってしまう。このように、図５に示されるＤＣ／ＤＣコンバータは、広範囲の入力電圧に対応することが要求される場合、効率が悪いという問題がある。
【０００９】
本発明は上記の課題に鑑み提案されたものである。本発明は、入力電圧が広範囲である場合にも効率の良いＤＣ／ＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【００１０】
請求項１に係るＤＣ／ＤＣコンバータは、トランスを備え、一次側回路がＨブリッジで構成されるＤＣ／ＤＣコンバータであって、前記トランスの一次巻線を第１の一次巻線と第２の一次巻線とに分割する中間タップと、一端が入力電源プラス端子に接続され、他端が前記第１の一次巻線の一端に接続される第１のスイッチング素子と、一端が入力電源マイナス端子に接続され、他端が前記第１のスイッチング素子と共通に前記第１の一次巻線の一端に接続される第２のスイッチング素子と、一端が前記第１のスイッチング素子と共通に前記入力電源プラス端子に接続され、他端が前記中間タップに接続される第３のスイッチング素子と、一端が前記第２のスイッチング素子と共通に前記入力電源マイナス端子に接続され、他端が前記第３のスイッチング素子と共通に前記中間タップに接続される第４のスイッチング素子と、一端が前記第１、第３のスイッチング素子と共通に前記入力電源プラス端子に接続され、他端が前記第２の一次巻線の一端に接続される第５のスイッチング素子と、一端が前記第２、第４のスイッチング素子と共通に前記入力電源マイナス端子に接続され、他端が前記第５のスイッチング素子と共通に前記第２の一次巻線の一端に接続される第６のスイッチング素子と、を備え、前記第１、第２、第５、第６のスイッチング素子、または、前記第３、第４、第５、第６のスイッチング素子のいずれかにより前記Ｈブリッジを構成する。
【００１１】
ここで、入力電圧の範囲が広いＤＣ／ＤＣコンバータの効率を上げるためには、二次側のスイッチング素子に印加される電圧を低く抑える必要がある。また、二次側のスイッチング素子に印加される電圧は、トランスの二次巻線に対する一次巻線の巻線比が大きい程、小さくなる。
上記の構成を備えた請求項１のＤＣ／ＤＣコンバータは、トランスの一次巻線と二次巻線との巻線比を切り替えることができる。そのため、入力電圧に応じてトランスの巻線比を切り替えることで、二次側のスイッチング素子に印加される電圧を低く抑え、ＤＣ／ＤＣコンバータの効率を上げることができる。
【００１２】
請求項２に係るＤＣ／ＤＣコンバータは、請求項１に記載のＤＣ／ＤＣコンバータにおいて、前記入力電源の電圧が所定値以下の場合、前記第３、第４、第５、第６のスイッチング素子により前記Ｈブリッジを構成し、前記入力電源の電圧が所定値より高い場合、前記第１、第２、第５、第６のスイッチング素子により前記Ｈブリッジを構成する。
【００１３】
上記の構成を備えた請求項２のＤＣ／ＤＣコンバータは、入力電圧が所定値より高い場合、トランスの二次巻線に対する一次巻線の巻線比を切り替えて大きくする。そのため、二次側のスイッチング素子に印加される電圧を低く抑え、ＤＣ／ＤＣコンバータの効率を上げることができる。
【００１４】
請求項３に係るＤＣ／ＤＣコンバータは、請求項１または２に記載のＤＣ／ＤＣコンバータにおいて、前記第１のスイッチング素子に直列に接続される第１のダイオードと、前記第２のスイッチング素子に直列に接続される第２のダイオードと、をさらに備える。
【００１５】
上記の構成を備えた請求項３のＤＣ／ＤＣコンバータは、第１のダイオードと第２のダイオードとにより、逆電流が防止される。そのため、動作モードによって導通方向とは逆向きの電圧が印加される第１、第２のスイッチング素子に、ＭＯＳトランジスタのような逆方向に電圧を印加することができないスイッチング素子を用いることができる。
【００１６】
請求項４に係るＤＣ／ＤＣコンバータは、請求項１乃至３に記載のＤＣ／ＤＣコンバータにおいて、前記第１、第２、第５、第６のスイッチング素子、または、前記第３、第４、第５、第６のスイッチング素子のいずれにより前記Ｈブリッジを構成するかの切り替えを、ＤＣ／ＤＣコンバータのスイッチング動作に同期して行う。
【００１７】
上記の構成を備えた請求項４のＤＣ／ＤＣコンバータは、スイッチング動作に同期してトランスの一次巻線と二次巻線との巻線比の切り替えを行うため、入力電圧に応じて動的にトランスの巻線比を切り替えることができる。
【００１８】
請求項５に係るＤＣ／ＤＣコンバータは、請求項３に記載のＤＣ／ＤＣコンバータにおいて、前記第１の一次巻線は、前記第２の一次巻線よりも巻線比が小さい。
【００１９】
上記の構成を備えた請求項５のＤＣ／ＤＣコンバータは、第１のダイオードと第２のダイオードとに印加される逆電圧を低く抑えることができるため、各ダイオードに耐圧の低い部品を用いることができる。
【発明の効果】
【００２０】
本発明のＤＣ／ＤＣコンバータによれば、トランスの一次巻線と二次巻線との巻線比を切り替えることができ、入力電圧が広範囲である場合にも効率の良いＤＣ／ＤＣコンバータを実現することができる。
【発明を実施するための最良の形態】
【００２１】
図１は、本発明に係るＤＣ／ＤＣコンバータの実施形態について一例を示す回路ブロック図である。トランスＴ１の一次巻線は、中間タップＹで第１の一次巻線Ｐ１（巻数Ｎｐ１）と、第２の一次巻線Ｐ２（巻数Ｎｐ２）とに分割される。
【００２２】
第１のスイッチング素子としてのＭＯＳトランジスタＱ１は、ドレインが入力電圧Ｖｉｎを供給する入力電源のプラス端子に接続され、ソースが第１のダイオードとしてのダイオードＤ１を順方向に介して、第１の一次巻線Ｐ１の一端に接続される。
第２のスイッチング素子としてのＭＯＳトランジスタＱ２は、ソースが入力電源のマイナス端子に接続され、ドレインが第２のダイオードとしてのダイオードＤ２を逆方向に介して、ＭＯＳトランジスタＱ１と共通に第１の一次巻線Ｐ１の一端に接続される。
第３のスイッチング素子としてのＭＯＳトランジスタＱ３は、ドレインがＭＯＳトランジスタＱ１と共通に入力電源のプラス端子に接続され、ソースが中間タップＹに接続される。
第４のスイッチング素子としてのＭＯＳトランジスタＱ４は、ソースがＭＯＳトランジスタＱ２と共通に入力電源のマイナス端子に接続され、ドレインがＭＯＳトランジスタＱ３と共通に中間タップＹに接続される。
第５のスイッチング素子としてのＭＯＳトランジスタＱ５は、ドレインがＭＯＳトランジスタＱ１、Ｑ３と共通に入力電源のプラス端子に接続され、ソースが第２の一次巻線Ｐ２の一端に接続される。
第６のスイッチング素子としてのＭＯＳトランジスタＱ６は、ソースがＭＯＳトランジスタＱ２、Ｑ４と共通に入力電源のマイナス端子に接続され、ドレインがＭＯＳトランジスタＱ５と共通に第２の一次巻線Ｐ２の一端に接続される。
【００２３】
クロック信号ＣＬＫは、ドライブ信号制御回路１１と切替回路１２とに入力される。ドライブ信号制御回路１１が出力するドライブ信号は、ＭＯＳトランジスタＱ５、Ｑ６のゲートに入力されるとともに、切替回路１２を介してＭＯＳトランジスタＱ１、Ｑ２、Ｑ３、Ｑ４のゲートに入力される。
【００２４】
また、トランスＴ１の二次側回路は、図５に示される従来のＤＣ／ＤＣコンバータと同様であるため、同じ符号を付して説明を省略する。
【００２５】
続いて、上記のように構成された本実施形態のＤＣ／ＤＣコンバータの作用及び効果について説明する。
【００２６】
図１に示されるＤＣ／ＤＣコンバータの基本動作は、クロック信号ＣＬＫに同期してドライブ信号制御回路１１が出力するドライブ信号によるＭＯＳトランジスタＱ１〜Ｑ６のスイッチング動作、及びＭＯＳトランジスタＱ１〜Ｑ６のスイッチング動作に同期して二次側電流を整流する、同期整流ドライブ信号によるＭＯＳトランジスタＱｓ１、Ｑｓ２のスイッチング動作である。また、切替回路１２は、入力電圧Ｖｉｎに応じて第１の一次巻線Ｐ１及び第２の一次巻線Ｐ２に対する通電切替を行う。具体的には、入力電圧Ｖｉｎが所定値以下の場合、切替回路１２は、ドライブ信号制御回路１１が出力するドライブ信号を、ＭＯＳトランジスタＱ３、Ｑ４に振り分け、第２の一次巻線Ｐ２に通電する。入力電圧Ｖｉｎが所定値より高い場合、切替回路１２は、ドライブ信号制御回路１１が出力するドライブ信号を、ＭＯＳトランジスタＱ１、Ｑ２に振り分け、第１の一次巻線Ｐ１及び第２の一次巻線Ｐ２に通電する。したがって、所定値を基準にして入力電圧Ｖｉｎの高低によって、トランスＴ１の一次側回路は、ＭＯＳトランジスタＱ１、Ｑ２、Ｑ５、Ｑ６、または、ＭＯＳトランジスタＱ３、Ｑ４、Ｑ５、Ｑ６のいずれかにより構成されるＨブリッジとなり、トランスＴ１の巻線比が切り替えられる。
【００２７】
図２、図３を参照して、図１に示されるＤＣ／ＤＣコンバータの動作についてさらに詳細に説明する。図２、図３は、図１に示されるＤＣ／ＤＣコンバータの動作を示すタイミングチャートである。ここでは、入力電圧Ｖｉｎの入力範囲を２００［Ｖ］≦Ｖｉｎ≦４５０［Ｖ］、入力電圧Ｖｉｎの所定値を３００［Ｖ］、トランスＴ１の各巻線の巻線比をＮｐ１：Ｎｐ２：Ｎｓ１：Ｎｓ２＝６：１２：１：１として、図５に示される特許文献１のＤＣ／ＤＣコンバータと比較する。なお、図２、図３では、図面を見やすくして理解を容易にするため、電圧の増減を一部省略して示している。
【００２８】
図２に示されるように、時刻ｔまでは入力電圧Ｖｉｎが所定値３００［Ｖ］以下であり、ＤＣ／ＤＣコンバータは動作モード１−１、１−２をクロック信号ＣＬＫに同期して交互に繰り返す。時刻ｔからは入力電圧Ｖｉｎが所定値３００［Ｖ］より高く、ＤＣ／ＤＣコンバータは動作モード２−１、２−２をクロック信号ＣＬＫに同期して交互に繰り返す。以下、各動作モードについて説明する。
【００２９】
（動作モード１−１）
動作モード１−１では、図２に示されるドライブ信号が与えられてＭＯＳトランジスタＱ４、Ｑ５、Ｑｓ１がオンする。このとき、第２の一次巻線Ｐ２に入力電圧Ｖｉｎが印加される。Ｎｐ１：Ｎｐ２：Ｎｓ１：Ｎｓ２＝６：１２：１：１であるため、第１の一次巻線Ｐ１に（１／２）Ｖｉｎ、二次巻線Ｓ１、Ｓ２にそれぞれ（１／１２）Ｖｉｎが誘起される。したがって、ＭＯＳトランジスタＱ１、ダイオードＤ１全体に（３／２）Ｖｉｎ、ＭＯＳトランジスタＱ２、ダイオードＤ２全体に−（１／２）Ｖｉｎ、ＭＯＳトランジスタＱ３にＶｉｎ、ＭＯＳトランジスタＱ６にＶｉｎ、ＭＯＳトランジスタＱｓ２に（１／６）Ｖｉｎがそれぞれ印加される。
【００３０】
（動作モード１−２）
動作モード１−２では、図２に示されるドライブ信号が与えられてＭＯＳトランジスタＱ３、Ｑ６、Ｑｓ２がオンする。このとき、第２の一次巻線Ｐ２に入力電圧Ｖｉｎが動作モード１−１とは逆向きに印加される。Ｎｐ１：Ｎｐ２：Ｎｓ１：Ｎｓ２＝６：１２：１：１であるため、第１の一次巻線Ｐ１に（１／２）Ｖｉｎ、二次巻線Ｓ１、Ｓ２にそれぞれ（１／１２）Ｖｉｎが動作モード１−１とは逆向きに誘起される。したがって、ＭＯＳトランジスタＱ１、ダイオードＤ１全体に−（１／２）Ｖｉｎ、ＭＯＳトランジスタＱ２、ダイオードＤ２全体に（３／２）Ｖｉｎ、ＭＯＳトランジスタＱ４にＶｉｎ、ＭＯＳトランジスタＱ５にＶｉｎ、ＭＯＳトランジスタＱｓ１に（１／６）Ｖｉｎがそれぞれ印加される。
【００３１】
（動作モード２−１）
動作モード２−１では、図２に示されるドライブ信号が与えられてＭＯＳトランジスタＱ２、Ｑ５、Ｑｓ１がオンする。このとき、第１の一次巻線Ｐ１、第２の一次巻線Ｐ２全体に入力電圧Ｖｉｎが印加される。Ｎｐ１：Ｎｐ２：Ｎｓ１：Ｎｓ２＝６：１２：１：１であるため、第１の一次巻線Ｐ１に（１／３）Ｖｉｎ、第２の一次巻線Ｐ２に（２／３）Ｖｉｎが印加され、二次巻線Ｓ１、Ｓ２にそれぞれ（１／１８）Ｖｉｎが誘起される。したがって、ＭＯＳトランジスタＱ１、ダイオードＤ１全体にＶｉｎ、ＭＯＳトランジスタＱ３に（２／３）Ｖｉｎ、ＭＯＳトランジスタＱ４に（１／３）Ｖｉｎ、ＭＯＳトランジスタＱ６にＶｉｎ、ＭＯＳトランジスタＱｓ２に（１／９）Ｖｉｎがそれぞれ印加される。
【００３２】
（動作モード２−２）
動作モード２−２では、図２に示されるドライブ信号が与えられてＭＯＳトランジスタＱ１、Ｑ６、Ｑｓ２がオンする。このとき、第１の一次巻線Ｐ１、第２の一次巻線Ｐ２全体に入力電圧Ｖｉｎが動作モード２−１とは逆向きに印加される。Ｎｐ１：Ｎｐ２：Ｎｓ１：Ｎｓ２＝６：１２：１：１であるため、第１の一次巻線Ｐ１に（１／３）Ｖｉｎ、第２の一次巻線Ｐ２に（２／３）Ｖｉｎが動作モード２−１とは逆向きに印加され、二次巻線Ｓ１、Ｓ２にそれぞれ（１／１８）Ｖｉｎが動作モード２−１とは逆向きに誘起される。したがって、ＭＯＳトランジスタＱ２、ダイオードＤ２全体にＶｉｎ、ＭＯＳトランジスタＱ３に（１／３）Ｖｉｎ、ＭＯＳトランジスタＱ４に（２／３）Ｖｉｎ、ＭＯＳトランジスタＱ５にＶｉｎ、ＭＯＳトランジスタＱｓ１に（１／９）Ｖｉｎがそれぞれ印加される。
【００３３】
例えば、ＤＣ／ＤＣコンバータがハイブリッドカーに用いられる場合、入力電圧Ｖｉｎは、加速状態において減少し、回生状態において増加する。入力電圧Ｖｉｎが所定値３００［Ｖ］以下のとき、ＤＣ／ＤＣコンバータは動作モード１−１、１−２を交互に繰り返す。上述のように、動作モード１−１、１−２では、二次側のＭＯＳトランジスタＱｓ１、Ｑｓ２には、（１／６）Ｖｉｎが印加される。したがって、ＭＯＳトランジスタＱｓ１、Ｑｓ２には、最大（１／６）×３００［Ｖ］＝５０［Ｖ］の耐圧が必要となる。一方、入力電圧Ｖｉｎが所定値３００［Ｖ］より高いとき、ＤＣ／ＤＣコンバータは動作モード２−１、２−２を交互に繰り返す。上述のように、動作モード２−１、２−２では、二次側のＭＯＳトランジスタＱｓ１、Ｑｓ２には、（１／９）Ｖｉｎが印加される。したがって、ＭＯＳトランジスタＱｓ１、Ｑｓ２には、最大（１／９）×４５０［Ｖ］＝５０［Ｖ］の耐圧が必要となる。これは、動作モード１−１、１−２で必要とされる耐圧と同じである。
【００３４】
このように、本実施形態のＤＣ／ＤＣコンバータでは、図５に示される特許文献１のＤＣ／ＤＣコンバータと比較して、二次側のスイッチング素子に印加される電圧を低く抑えることができる。また、動作モード１−１、１−２では、ＭＯＳトランジスタＱ１、Ｑ２に導通方向とは逆向きの電圧が印加される状態になるが、ダイオードＤ１、Ｄ２により、逆電流が防止される。ダイオードＤ１、Ｄ２を挿入することで損失が増加するが、トランスＴ１の一次側は、流れる電流が少ないため、ＤＣ／ＤＣコンバータの損失全体からみればごくわずかである。さらに、第１の一次巻線Ｐ１は、第２の一次巻線Ｐ２よりも巻線比が小さいため、ダイオードＤ１、Ｄ２に印加される逆電圧を低く抑えることができるので、各ダイオードに耐圧の低い部品を用いることができる。
【００３５】
以上、詳細に説明したように、本発明の前記実施形態によれば、トランスＴ１の一次巻線と二次巻線との巻線比を切り替えることができる。そのため、入力電圧Ｖｉｎに応じてトランスＴ１の巻線比を切り替えることで、二次側のスイッチング素子であるＭＯＳトランジスタＱｓ１、Ｑｓ２に印加される電圧を低く抑え、ＤＣ／ＤＣコンバータの効率を上げることができる。
【００３６】
また、ＭＯＳトランジスタＱ１、Ｑ２、Ｑ５、Ｑ６、または、ＭＯＳトランジスタＱ３、Ｑ４、Ｑ５、Ｑ６のいずれによりＨブリッジを構成するかの切り替えを、クロック信号ＣＬＫに同期して行う。したがって、ＤＣ／ＤＣコンバータのスイッチング動作に同期してトランスＴ１の巻線比の切り替えが行われるので、入力電圧Ｖｉｎに応じて動的にトランスＴ１の巻線比を切り替えることができる。
【００３７】
なお、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内での種々の改良、変更が可能であることは言うまでもない。
【００３８】
二次側のスイッチング素子として、ＭＯＳトランジスタＱｓ１、Ｑｓ２を用いたが、これに限られない。例えば、図４に示されるようにダイオードＤｓ１、Ｄｓ２を用いる構成であってもよい。一般的に、ダイオードも耐圧が高くなるにつれて導通時のオン抵抗が高くなるので、二次側のスイッチング素子としてダイオードを用いる構成でも前記実施形態と同様の効果が得られる。
【００３９】
また、一次側のスイッチング素子として、ＭＯＳトランジスタＱ１〜Ｑ６を用いたが、これに限らず、例えば、ＩＧＢＴであってもよい。さらに、逆電流を防止するダイオードＤ１、Ｄ２はそれぞれＭＯＳトランジスタＱ１、Ｑ２と直列に接続されればよく、入力電源側に接続されてもよいことは言うまでもない。
【図面の簡単な説明】
【００４０】
【図１】本発明に係るＤＣ／ＤＣコンバータの実施形態について一例を示す回路ブロック図である。
【図２】図１に示されるＤＣ／ＤＣコンバータの動作を示すタイミングチャート（その１）である。
【図３】図１に示されるＤＣ／ＤＣコンバータの動作を示すタイミングチャート（その２）である。
【図４】本発明に係るＤＣ／ＤＣコンバータの実施形態について変形例を示す回路ブロック図である。
【図５】従来のフルブリッジ型のＤＣ／ＤＣコンバータの回路ブロック図である。
【符号の説明】
【００４１】
１１    ドライブ信号制御回路
１２    切替回路
Ｄ１    第１のダイオード
Ｄ２    第２のダイオード
Ｐ１    第１の一次巻線
Ｐ２    第２の一次巻線
Ｑ１    ＭＯＳトランジスタ（第１のスイッチング素子）
Ｑ２    ＭＯＳトランジスタ（第２のスイッチング素子）
Ｑ３    ＭＯＳトランジスタ（第３のスイッチング素子）
Ｑ４    ＭＯＳトランジスタ（第４のスイッチング素子）
Ｑ５    ＭＯＳトランジスタ（第５のスイッチング素子）
Ｑ６    ＭＯＳトランジスタ（第６のスイッチング素子）
Ｑｓ１、Ｑｓ２    ＭＯＳトランジスタ（スイッチング素子）
Ｔ１    トランス
Ｖｉｎ    入力電圧
Ｘ、Ｙ    中間タップ
【図１】
2010110069.tif 000003
【図２】
2010110069.tif 000004
【図３】
2010110069.tif 000005
【図４】
2010110069.tif 000006
【図５】
2010110069.tif 000007