(57)【要約】【課題】データ通信装置におけるデータの受信エラー率を低減する。【解決手段】本発明によるデータ通信装置３００は、アンテナ共振回路１と、検波回路７と、演算処理装置１２と、第１スイッチ４とを具備する。アンテナ共振回路１は、ＡＳＫ形式の信号１００を受信する。検波回路７は、アンテナ共振回路１で受信した受信信号１０１からデジタルベースバンド信号１０２を復調する。演算処理装置１２は、ＡＳＫ形式の信号１００のプリアンブル部４０から復調されたデジタルベースバンド信号１０２におけるエッジの出現時刻を検出する。第１スイッチは、検出されたエッジの出現時刻に同期した第１タイミングで、アンテナ共振回路１の両端を所定の期間短絡する。【選択図】図１
2010093419.tif 000002
【特許請求の範囲】
【請求項１】
ＡＳＫ（Ａｍｐｌｉｔｕｄｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）形式の信号を受信するアンテナ共振回路と、
前記受信信号からデジタルベースバンド信号を復調する検波回路と、
前記ＡＳＫ形式の信号のプリアンブル部から復調されたデジタルベースバンド信号におけるエッジの出現時刻を検出する演算処理装置と、
前記エッジの出現時刻に同期した第１タイミングで、前記アンテナ共振回路の両端を所定の期間短絡する第１スイッチと、
を具備するデータ通信装置。
【請求項２】
請求項１に記載のデータ通信装置において、
前記受信信号の振幅を調節するダンピング回路を更に具備し、
前記検波回路は、前記振幅が調節された受信信号から前記デジタルベースバンド信号を復調する
データ通信装置。
【請求項３】
請求項２に記載のデータ通信装置において、
前記ダンピング回路は、
複数の抵抗と、
前記複数の抵抗から前記アンテナ共振回路と並列接続させる抵抗を選択する抵抗選択回路とを備え、
前記復調されたデジタルベースバンド信号におけるハイレベルの期間が、前記ＡＳＫ形式の信号の変調波の１周期を超える場合、前記抵抗選択回路は、前記アンテナ共振回路に並列接続する抵抗を抵抗値の大きな抵抗から小さな抵抗に変更する
データ通信装置。
【請求項４】
請求項１から３のいずれか１項に記載のデータ通信装置において、
前記演算処理装置は、前記エッジの出現時刻に同期した第２タイミングで、前記復調されたデジタルベースバンド信号の信号レベルの判定を行ない、
前記第１スイッチによる短絡時刻と前記信号レベルの判定時刻は、予め設定されたレベル判定待ち時間だけ離隔している
データ通信装置。
【請求項５】
請求項４に記載のデータ通信装置において、
前記レベル判定待ち時間として、前記ＡＳＫ形式の変調波の半周期を超えない時間が設定される
データ通信装置。
【請求項６】
請求項１から５のいずれか１項に記載のデータ通信装置と、
前記データ通信装置に対してＡＳＫ（Ａｍｐｌｉｔｕｄｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）形式の信号を送信するセンサイニシエータと、
を具備し、
前記データ通信装置で受信したデータに基づいてタイヤの空気圧の検出を開始する
空気圧圧力監視システム。
【請求項７】
アンテナ共振回路でＡＳＫ（Ａｍｐｌｉｔｕｄｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）形式の信号を受信するステップと、
前記受信信号からデジタルベースバンド信号を復調するステップと、
前記ＡＳＫ形式の信号のプリアンブル部から復調されたデジタルベースバンド信号におけるエッジの出現時刻を検出するステップと、
前記エッジの出現時刻に同期した第１タイミングで、前記アンテナ共振回路の両端を所定の期間短絡するステップと、
を具備するデータ通信方法。
【請求項８】
請求項７に記載のデータ通信方法において、
前記受信信号の振幅を調節するステップを更に具備し、
前記復調するステップは、前記振幅が調節された受信信号から前記デジタルベースバンド信号を復調するステップを備える
データ通信方法。
【請求項９】
請求項８に記載のデータ通信方法において、
前記受信信号の振幅を調節するステップは、前記復調されたデジタルベースバンド信号におけるにおけるハイレベルの期間が、前記ＡＳＫ形式の信号の変調波の１周期を超える場合、前記信号を受信するアンテナ共振回路に並列接続する抵抗を抵抗値の大きな抵抗から小さな抵抗に変更するステップを備える
データ通信方法。
【請求項１０】
請求項７から９のいずれか１項に記載のデータ通信方法において、
前記エッジの出現時刻に同期した第２タイミングで、前記復調されたデジタルベースバンド信号の信号レベルの判定を行なうステップを更に具備し、
前記第１スイッチによる短絡時刻と前記信号レベルの判定時刻は、予め設定されたレベル判定待ち時間だけ離隔している
データ通信方法。
【請求項１１】
請求項１０に記載のデータ通信方法において、
前記レベル判定待ち時間として、前記ＡＳＫ形式の変調波の半周期を超えない時間が設定される
データ通信方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＡＳＫ（Ａｍｐｌｉｔｕｄｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）形式の信号を受信するデータ通信装置、それを用いた車載通信システム、及びデータ通信方法に関する。
【背景技術】
【０００２】
近年、車載用エレクトロニクス技術が急発展をしてきている。このような流れの中でタイヤの空気圧圧力監視システム（ＴＰＭＳ：Ｔｉｒｅ  Ｐｒｅｓｓｕｒｅ  Ｍｏｎｉｔｏｒｉｎｇ  Ｓｙｓｔｅｍ）は、米国市場においてタイヤへの適用が現在６０％程度であり、今後法制化によりタイヤに１００％適用される予定である。
【０００３】
ＴＰＭＳに関連する技術は、例えば特開２００６−１０９２７４に記載されている（特許文献１参照）。
【０００４】
ＴＰＭＳでは、通常、搬送波として１２５ＫＨｚ等のＬＦ（Ｌｏｗ  Ｆｒｅｑｕｅｎｃｙ）の電波が用いられ、デジタルベースバンド信号によってＡＳＫ変調方式で変調される。ＴＰＭＳで使用されるデータ通信装置では、ＡＳＫ変調方式で変調された信号（以下、送信電波と称す）は共振アンテナ（アンテナ共振回路）によって受信され、検波回路によって復調される。
【０００５】
データ通信装置は、演算処理装置によって復調されたデジタルベースバンド信号を解析することで、データ“０”とデータ“１”とを判別する。ここで、データの判別方法としてマンチェスタ符号方式が採用されている場合、演算処理装置は、１周期内においてデジタルベースバンド信号の信号レベルがハイレベルからローレベルに遷移する場合データ“０”と判定し、ローからハイレベルに遷移する場合データ“１”と判定する。
【０００６】
マンチェスタ符号データを利用した受信装置に関連する技術が、例えば特開２００５−１４２６１５に記載されている（特許文献２参照）。
【０００７】
ＡＳＫ変調された送信電波から“０”又は“１”を精度良く抽出するためには、送信電波から正しいデジタルベースバンド信号を復調する必要がある。しかし、ノイズ等による伝搬環境や、送信側又は受信側の電圧変動によって受信強度が変動するため、所望のデジタルベースバンド信号が得られず、データの受信エラーが発生する場合がある。
【０００８】
又、送信電波が有る状態から無い状態に遷移しても、アンテナ共振回路に蓄積された電荷が大きい場合、受信強度がローレベルまで減衰するまでに時間がかかる。この際、アンテナ共振回路における残留電圧が閾値よりも大きいと、データ“１”と判定されることがある。すなわち、共振回路における残留電荷によって、送信データが“０”にもかかわらず“１”を受信してしまい、ＴＰＭＳが誤作動してしまう。このため、共振回路における蓄積エネルギーを放出する技術が望まれている。
【０００９】
例えば、ノイズによる受信エラーの発生を防止する電波受信装置が、特開２００５−２２３４７８に記載されている（特許文献３参照）。特許文献３に記載の電波受信装置は、共振アンテナを所定時間の間隔で周期的に短絡させて、受信信号による蓄積エネルギーを放出させるアンテナ短絡制御手段を備える。これにより、共振アンテナの蓄積エネルギーを周期的に放出することができるため、共振アンテナにおける蓄積エネルギーの減衰時間を短縮できる。
【特許文献１】特開２００６−１０９２７４
【特許文献２】特開２００５−１４２６１５
【特許文献３】特開２００５−２２３４７８
【発明の開示】
【発明が解決しようとする課題】
【００１０】
特許文献３では、共振アンテナを短絡するタイミングは、受信した電波のレベル判定を行なう領域を考慮して決められていない。又、変調波の周期（ここでは１Ｓ）内に複数回、共振アンテナは短絡されている。この場合、特許文献３に記載されているように、フィルタ入力後の信号強度は低下してしまう。
【００１１】
一方、ＡＳＫ変調された信号からデータ“０”、“１”を抽出する場合、所定のタイミングでレベル判定が行なわれる。ここで、特許文献３の技術のように、レベル判定される領域において共振回路が短絡されると、所望の振幅が得られず、受信エラーとなる恐れがある。例えば、データ“１”に対応した信号が入力されても、短絡による放電により信号レベルが閾値を超えず“０”と判定される場合がある。
【課題を解決するための手段】
【００１２】
上記の課題を解決するために、本発明は、以下に述べられる手段を採用する。その手段を構成する技術的事項の記述には、［特許請求の範囲］の記載と［発明を実施するための最良の形態］の記載との対応関係を明らかにするために、［発明を実施するための最良の形態］で使用される番号・符号が付加されている。但し、付加された番号・符号は、［特許請求の範囲］に記載されている発明の技術的範囲を限定的に解釈するために用いてはならない。
【００１３】
本発明によるデータ通信装置（３００）は、アンテナ共振回路（１）と、検波回路（７）と、演算処理装置（１２）と、第１スイッチ（４）とを具備する。アンテナ共振回路（１）は、ＡＳＫ形式の信号（１００）を受信する。検波回路（７）は、アンテナ共振回路（１）で受信した受信信号（１０１）からデジタルベースバンド信号（１０２）を復調する。演算処理装置（１２）は、ＡＳＫ形式の信号（１００）のプリアンブル部（４０）から復調されたデジタルベースバンド信号（１０２）におけるエッジの出現時刻を検出する。第１スイッチは、検出されたエッジの出現時刻に同期した第１タイミングで、アンテナ共振回路（１）の両端を所定の期間短絡する。
【００１４】
このように、本発明によるデータ通信装置（３００）は、プリアンブル部４０に対応するデジタルベースバンド信号（１０２）のエッジの出現時刻に同期したタイミングでアンテナ共振回路（１）を短絡している。このため、受信する信号の変調波の周期に同期してアンテナ共振回路（１）に蓄積された電荷を放出することができる。
【００１５】
本発明によるデータ通信方法は、ＡＳＫ形式の信号（１００）を受信するステップと、受信信号（１０１）からデジタルベースバンド信号（１０２）を復調するステップと、ＡＳＫ形式の信号（１００）のプリアンブル部（４０）から復調されたデジタルベースバンド信号（１０２）におけるエッジの出現時刻を検出するステップと、エッジの出現時刻に同期した第１タイミングで、アンテナ共振回路（１）の両端を所定の期間短絡するステップとを具備する。
【００１６】
本発明によるデータ通信装置（３００）は、空気圧圧力監視システムに適用されることが好ましい。
【発明の効果】
【００１７】
本発明によるデータ通信装置、それを用いた車載通信システム、及びデータ通信方法によれば、データの受信エラー率を低減することができる。
【発明を実施するための最良の形態】
【００１８】
以下、添付図面を参照しながら本発明の実施の形態を説明する。図面において同一、又は類似の参照符号は、同一、類似、又は等価な構成要素を示している。
【００１９】
（データ通信装置の構成）
図１を参照して、本発明によるデータ通信装置の実施の形態における構成を説明する。本実施の形態では、ＡＳＫ変調されたＬＦの電波（送信電波１００）を受信し、マンチェスタ符号方式によってデータを取得するデータ通信装置３００について説明する。
【００２０】
データ通信装置３０は、電波受信用の共振回路１（アンテナ共振回路）、マイクロコンピュータ２（以下、マイコン２と称す）を具備する。共振回路１は、ＬＦの電波（送信電波１００）を受信する共振アンテナとして機能する。マイコン２は、共振回路１に接続されるＬＦ受信回路３、割込み回路９、タイマ１０、１１、演算処理装置１２（以下、ＣＰＵ１２と称す）、発振器１３、ＲＯＭ１４、メモリ１５を備える。
【００２１】
ＬＦ受信回路３は、共振回路１で受信された信号（受信信号１０１）からデジタルベースバンド信号１０２を復調する。詳細には、ＬＦ受信回路３は、短絡スイッチ回路４、ダンピング回路５、増幅回路６、検波回路７、基準電圧発生回路８を備える。
【００２２】
短絡スイッチ回路４は、ＣＰＵ１２からの短絡制御信号１０５に応じて共振回路１の両端の短絡を制御する。短絡スイッチ回路４は、ドレイン及びソースが共振回路１の両端に接続され、ゲートに短絡制御信号１０５が入力されるトランジスタであることが好ましい。ダンピング回路５は、共振回路１の両端に並列接続される複数の抵抗５１、５３を備える。複数の抵抗５１、５３は、抵抗選択回路５２、５４を介して共振回路１の一端に接続される。抵抗選択回路５２は、ＣＰＵ１２からのダンピング制御信号１０３に応じて抵抗５１と共振回路１との接続（並列接続）を制御する。抵抗選択回路５４は、ＣＰＵ１２からのダンピング制御信号１０４に応じて抵抗５３と共振回路１との接続（並列接続）を制御する。抵抗選択回路５２、５４は、それぞれのドレイン及びソースが共振回路１の一端と抵抗５２、５４の一端との間に接続され、ゲートに短絡制御信号１０５、１０３が入力されるトランジスタであることが好ましい。抵抗５１と抵抗５３は異なる抵抗値であることが好ましく、例えば、抵抗５１は抵抗５３より小さい抵抗値である。この場合、抵抗値の大きい抵抗５１が共振回路１に並列接続されてると、特許文献１に記載されているように受信感度が上り、抵抗５１が並列接続されると受信感度が低下する。
【００２３】
増幅回路６は、共振回路１の両端の電圧（受信信号１０１）を増幅して検波回路に出力する。検波回路７は、基準電圧発生回路８からの基準電圧と、増幅回路６からの出力電圧とを比較する。検波回路７は比較結果を検波出力（デジタルベースバンド信号１０２）として出力する。
【００２４】
タイマ１０、１１は、ＣＰＵ１２からの制御に従い、デジタルベースバンド信号１０２（以下、ベースバンド信号１０２と称す）がハイレベル状態である期間をカウントする。又、タイマ１０、１１は、所定の時間をカウントすると割込み信号（タイマ割込み発生信号１０６、１０７）を割込み回路９に出力する。割込み回路９は、タイマ１０からのタイマ割込み発生信号１０６に応じて、共振回路１の両端を短絡させるための割込み信号をＣＰＵ１２に出力する。すなわち、タイマ１０は、共振回路１の両端を短絡するタイミングを決定する。又、割込み回路９は、タイマ１１からのタイマ割込み発生信号１０７に応じて、レベル判定を行なうための割込み信号をＣＰＵ１２に出力する。すなわち、タイマ１１は、ＣＰＵ１２におけるレベル判定のタイミングを決定する。
【００２５】
ＣＰＵ１２は、マイコン２の内部の各ブロックを制御する。詳細には、ＣＰＵ１２は、割込み回路９からの割込み信号に応じて短絡制御信号１０５を出力し、共振回路１の両端の短絡及び開放を制御する。又、ＣＰＵ１２は、割込み回路９からの割込み信号に応じてベースバンド信号１０２のレベル判定を行い、データ“０”又は“１”を読み出す。更に、ＣＰＵ１２は、タイマ１０、１１でカウントされた時間（デジタルベースバンド信号１０２がハイレベル状態の時間）に基づいて、共振回路１に並列接続する抵抗を選択するダンピング制御信号１０３、１０４を出力する。ＣＰＵ１２は、ベースバンド信号１０２に応じてタイマ１０、１１のカウント動作を制御し、タイマ１０、１１からカウント値（計測時間）を取得する。ＣＰＵ１２は発振器１３からのクロック信号に応じて動作し、ＲＯＭ１４に一時記憶されたプログラムを実行する。又、ベースバンド信号１０２（送信電波１００）から読み出されたデータは、メモリ１５に格納される。
【００２６】
（電波のフォーマット）
次に、図２、図３Ａ及び図３Ｂを参照して、本発明によるデータ通信装置３００が受信する送信電波１００のフォーマットと、そこから読み出されるデータ値について説明する。
【００２７】
図２は、送信電波１００のフォーマットを示す一例である。送信電波１００は、他の通信装置（例えば、図７に示すセンサイニシエータ２０４）から送信されるデジタルベースバンド信号によってＡＳＫ変調されたＬＦの電波である。図１に示すように、送信電波１００は、データを受信するための準備データであるプリアンブル部４０（Ｐｒｅａｍｂｌｅ部４０）と、送信データ本体であるデータ部４１を含む。
【００２８】
プリアンブル部４０は、電波が存在する１２５μＳの期間（電波有り区間）と、電波が存在しない１２５μＳの期間（電波なし区間）を１つの変調波の単位（２５０μＳ）とし、この単位を８つ備えている。すなわち、プリアンブル部４０には、それぞれが１２５マイクロＳの電波有り区間と電波なし区間が交互に存在する。ここで、変調波の単位は、変調波であるデジタルベースバンド信号の１周期と同じ期間である。
【００２９】
図３Ａは、データ値“０”として読み出される電波のフォーマットを示す図である。変調波１単位の前段１２５μＳが電波有り区間で、後段１２５μＳが電波なし区間の場合、復調されたデジタルベースバンド信号は、変調波１単位においてハイレベルからローレベルに遷移している。このように、送信電波から復調されたデジタルベースバンド信号が、変調波１単位において立下りエッジを有する場合、データ値“０”と判定される。図３Ｂは、データ値“１”として読み出される電波のフォーマットを示す図である。変調波１単位の前段１２５μＳが電波なし区間で後段１２５μＳが電波有り区間の場合、復調されたデジタルベースバンド信号は、変調波１単位においてローレベルからハイレベルに遷移している。このように、送信電波から復調されたデジタルベースバンド信号が、変調波１単位において立上りエッジを有する場合、データ値“１”として判定される。
【００３０】
データ通信装置３００は、プリアンブル部４０をデータ受信の準備期間とし８つの変調波単位を確認した後、データ部４１に含まれるデータの読み出しを開始する。プリアンブル部４０は、８つの連続したデータ“０”を含む。このため、データ通信装置３００は、８つの連続したデータ“０”を確認すると、データ部４１からデータの読み出しを開始する。データ部４１には、データ値“０”又は“１”に対応するフォーマットの電波が含まれる。
【００３１】
（データ受信動作）
本発明によるデータ通信装置３００は、所定のタイミングで共振回路１の両端を短絡させて、共振回路１に蓄積された電荷を放電する。これにより、共振回路１に蓄積される電荷によるデータの読み取りエラーを軽減することができる。又、受信データを読み取るためのレベル判定を常時行なわず、所定のタイミングで行なう（変調波の１単位に対し２回行なわれる）。本発明によるデータ通信装置３００は、プリアンブル部４０を読み出す期間、すなわちデータを読み出す前の準備期間（２５０μＳ×８）において、共振回路１の両端を短絡するタイミングと、データ部４１における受信データのレベル判定のタイミングとを決定する。
【００３２】
以下、図４Ａから図６を参照して、本発明によるデータ通信装置３００のデータ受信動作の実施の形態における動作を説明する。
【００３３】
図４Ａから図４Ｃは、本発明による短絡タイミング及びレベル判定タイミングを決定する動作を示すフロー図である。図５は、本発明による短絡タイミング及びレベル判定タイミングを決定する動作を示すタイムチャートの一例を示す図である。
【００３４】
マイコン２は、電波受信検出による割込み信号が入力されるまでは初期値に設定される（ステップＳ１、時刻Ｔ０）。ここでは、ダンピング制御信号１０３に応じて抵抗選択回路５４はオンとなり、共振回路１に並列接続される抵抗はデフォルトである抵抗５３（感度の最も良い状態、例えば４００ＫΩ）に設定される。又、ダンピング制御信号１０４に応じて抵抗選択回路５４はオフとなり、抵抗値の小さい抵抗５１（感度が最も悪い状態、例えば１０ＫΩ）は、共振回路１から切り離される。
【００３５】
初期設定後、マイコン２はスタンバイモードで割込み待ちの状態となる（ステップＳ２、時刻Ｔ０からＴ１）。
【００３６】
送信電波１００が共振回路１で受信されると、割込み発生によりマイコン２はスタンバイモードから動作モードに移行し、発振器１３の動作を開始する（ステップＳ３、時刻Ｔ１）。詳細には、送信電波１００の電波有り区間に応じて、検波されたベースバンド信号１０２は立上る。割込み回路９は、ベースバンド信号１０２の立上りに応じてＣＰＵ１２に割込み信号を出力する。割込み信号の入力により、ＣＰＵ１２は起動し、マイコン２はスタンバイモードから動作モードに切り換わる。動作モードにより発振器１３は発振を開始する。
【００３７】
動作モードとなると、ＣＰＵ１２は、ＬＦ受信回路３からのベースバンド信号１０２を監視し、ベースバンド信号１０２がハイレベルかローレベルかを判定する（ステップＳ４）。ステップＳ４において、ベースバンド信号１０２がハイレベルと判定されると、ＣＰＵ１２からの制御により、タイマ１０はカウントを開始する（ステップＳ４Ｙｅｓ、Ｓ５）。この際、ＣＰＵ１２はタイマ１０によるタイマ値をモニタし、経過時間を確認する。
【００３８】
タイマ１０のカウント開始後、ＣＰＵ１２は、ベースバンド信号１０２がローレベルか否かを判定する（ステップＳ６）。ステップＳ６において、ベースバンド信号１０２がローレベルと判定されると、ＣＰＵ１２からの制御により、タイマ１０はカウントを停止する（ステップＳ６Ｙｅｓ、Ｓ７）。タイマ１０を停止させＣＰＵ１２は、ベースバンド信号１０２がローレベルである時間が１０μＳ以上かどうかを判定する動作（ステップＳ１２）に移行する。
【００３９】
ベースバンド信号１０２がハイレベルを維持している間、タイマ１０はカウントを継続する（ステップＳ８Ｎｏ）。ＣＰＵ１２は、カウント開始から２５０μＳ以上経過すると、タイマ１０によるカウントを停止させる（ステップＳ８Ｙｅｓ、Ｓ９）。すなわち、ベースバンド信号１０２が、変調波の単位（２５０μＳ）以上の時間ハイレベルを維持した場合、タイマ１０はカウントを停止する。プリアンブル部４１における変調波の単位は、上述のように１２５μＳのハイレベルの後、１２５μＳのローレベルとなるはずである。しかし、共振回路１における受信強度が大きい場合、ベースバンド信号１０２においてローレベルとなるべき区間がハイレベルとなる場合がある。本発明では、プリアンブル部４０において、ベースバンド信号１０２のハイレベル期間が所定の時間（ここでは変調波の単位区間）を超えるか否かを判定することで、受信強度が大きくデータの読み取りが困難な状態を検出することができる。
【００４０】
ＣＰＵ１２は、ステップＳ９においてタイマ１０を停止させると、共振回路１に並列接続させるダンピング抵抗を変更する（ステップＳ１０）。ここでは、高抵抗（４００ＫΩ）の抵抗５３から低抵抗（１０ＫΩ）に切り替えられる。図５を参照して、ハイレベル状態が２５０μＳ以上となる時刻Ｔ２において、ＣＰＵ１２は、ダンピング制御信号１０３とダンピング信号１０４の信号レベルを入れ替える。これにより、抵抗５１が共振回路１に並列接続され、抵抗５３が共振回路１から切り離される。ダンピング抵抗が小さくなることで、共振回路１における受信信号１０１の振幅（受信強度）は小さくなり、受信感度が低下する。
【００４１】
本実施の形態では、ベースバンド信号１０２のハイレベルの期間が２５０μＳ以上のときにダンピング抵抗を切り替えるように制御しているが、これに限らない。プリアンブル部４０では、電波有り区間と電波なし区間が交互に存在するため、変調波の半周期より長い期間ハイレベルのベースバンド信号１０２が観測されれば、受信感度が大きすぎると判定することができる。このため、変調波の半周期（ここでは１２５μＳ）よりも所定の期間長い間ハイレベルが継続した場合、受信エラーと判定し、ダンピング抵抗の切り替えを行なっても良い。この場合、タイマ１０が１２５μＳ＋ｔ（ｔは予め設定された時間）経過した場合、ＣＰＵ１２は抵抗５１を共振回路１に接続し、抵抗５３を共振回路１から切り離す。
【００４２】
共振回路１に接続するダンピング抵抗を切り替えた後、ＣＰＵ１２は、ベースバンド信号１０２がローレベルか否かを判定する（ステップＳ１１）。ステップＳ６又はステップＳ１１において、ローレベルと判定されると、ＣＰＵ１２は、ベースバンド信号の立上りエッジの検出を行なう（ステップＳ１２）。ここでは、ダンピング抵抗の切替前、又は切り替え後において出現するローレベル期間が１０μＳ以上継続した後にハイレベルとなるかが判定される。ＣＰＵ１２は、ステップＳ６又はＳ１１において、ローレベルと判定するとプログラムによるタイマ、あるいは、タイマ１１を用いてローレベル期間の計測を開始する（ステップＳ６Ｙｅｓ又はＳ１１Ｙｅｓ）。そして、ベースバンド信号１０２がハイレベルとなると、計測したローレベル期間を確認する（ステップＳ１２）。この際、ローレベル期間が１０μＳ未満である場合、ＣＰＵ１２は、再度ローレベルを検出するまでベースバンド信号１０２の監視を継続する（ステップＳ１２Ｎｏ）。一方、ローレベル期間が１０μＳ以上である場合、ＣＰＵ１２は、タイマ１０を制御して１２５μＳのカウントを開始させる（ステップＳ１２Ｙｅｓ、Ｓ１３）。
【００４３】
本発明では、測定したローレベル期間が所定の時間（立上り判定時間）以上であるかを確認することで、ローレベル後に出現するハイレベルが送信電波１００における電波有り区間に対応したものかを判定することができる。例えば、ダンピング抵抗（抵抗５１又は抵抗５３）によって受信信号１０１の受信強度はゆっくり低下するため、スレショルド付近におけるベースバンド信号１０２はローレベル、ハイレベルを繰り返す場合がある。この場合、ローレベル後に出現するハイレベルは一時的なものであり、送信電波１００における電波有り区間に対応したものではない。通常、スレショルド付近において発生するローレベルの発生時間は、１０μＳ未満である。このため、本発明では１０μＳを立上り判定時間として設定し、１０μＳ以上のローレベルが継続した後に出現するハイレベルを電波有り区間に対応する立上りエッジとして検出する。尚、本実施の形態では、ステップＳ１２において確認するローレベル期間（立上り判定時間）を１０μＳとしたが、これに限らず任意に設定できる。
【００４４】
ステップＳ１３以降、タイマ１０は、ステップＳ１２おいて確認された立上りエッジから１２５μＳ、すなわち変調波の１単位の半分（変調波の半周期）をカウントすることとなる。図５を参照して、タイマ１０は、ベースバンド信号１０２の立上りエッジが検出された時刻Ｔ３から変調波の半周期のカウントを開始する。
【００４５】
ステップＳ１２において立上りエッジを検出したＣＰＵ１２は、次の立上りエッジを確認する（ステップＳ１４〜Ｓ１７）。ここでは、ＣＰＵ１２は、検出した立上りエッジ（ハイレベル）の次の電波なし区間（ローレベル）が出現すると見込まれる時刻において、ベースバンド信号１０２が所定の時間（立上り判定時間）以上ローレベルとなるかを確認する。
【００４６】
詳細には、ステップＳ１３におけるタイマ１０のカウント開始の直後又は同時的に、ＣＰＵ１２はタイマ１１を制御して２３０μＳのカウントを開始させる（ステップＳ１４）。タイマ１１が２３０μＳのカウントを終了すると停止する（ステップＳ１５）。ＣＰＵ１２は、タイマ１１のカウントの終了時、ベースバンド信号１０２がローレベルか否かを判定する（ステップＳ１６）。ステップＳ１６における処理により、検出した立上りエッジから２３０μＳ経過した時刻、すなわち、電波なし区間が出現すると見込まれる時刻においてローレベルか否かが判定される。
【００４７】
ＣＰＵ１２は、ステップＳ１６においてローレベルと判定するとプログラムによるタイマ、あるいは、タイマ１１を用いてローレベル期間の計測を開始する（ステップＳ１６Ｙｅｓ）。そして、ベースバンド信号１０２がハイレベルとなると、計測したローレベル期間が立上り判定時間（ここでは１０μＳ）以上かを確認する（ステップＳ１７）。この際、ローレベル期間が１０μＳ以上である場合、ＣＰＵ１２は、共振回路１に接続されているダンピング抵抗（抵抗５１又は抵抗５３）を切り離す（ステップＳ１７Ｙｅｓ、Ｓ１８）。
【００４８】
一方、ローレベル期間が１０μＳ未満である場合、ステップＳ１０に移行し、低抵抗のダンピング抵抗に切り替える（ステップＳ１７Ｎｏ）。この際、既に、共振回路１に低抵抗の抵抗５１が接続されている場合、ＣＰＵ１２は、ステップＳ１０の処理を省略して再度ステップＳ１１以降の処理（立上りエッジの確認処理）を行なう。あるいは、共振回路１に低抵抗の抵抗５１が既に接続されている場合、ステップＳ１０において抵抗５１を切り離しても良いし、データ受信エラーを送信電波１００の送信元に発行してデータ受信処理を終了しても良い。
【００４９】
図５を参照して、ステップＳ１４〜Ｓ１８における処理の一例を説明する。時刻Ｔ３において立上りエッジが検出されると、その２３０μＳ経過した時刻Ｔ４において、ローレベルの判定が行なわれる。ここでは、ローレベルと判定される。次に、時刻Ｔ５においてハイレベルが検出されると、ローレベル期間（時刻Ｔ４から時刻Ｔ５の期間）が１０μＳ以上か確認される。ここでは、１０μＳ以上であるため、時刻Ｔ５において検出されたハイレベルは、送信電波１００の電波有り区間に対応するハイレベルであることが確認される。時刻Ｔ５において、ＣＰＵ１２は、ダンピング制御信号１０４の信号レベルを反転させて抵抗５１と共振回路１との接続を切り離す。
【００５０】
以上のように、送信電波１００の電波有り区間に対応する立上りエッジを再度検出することで、変調波の単位が出現するタイミングを再確認することができる。
【００５１】
ダンピング抵抗が切り離されると、ＣＰＵ１２は、立上りエッジの出現時刻に同期したタイミングで共振回路１の両端を短絡させる（ステップＳ１９、時刻Ｔ６）。詳細には、ステップＳ１８においてダンピング抵抗が切り離された後、割込み回路９は、タイマ１０が２５０μＳをカウントする毎にＣＰＵ１２に対してタイマ割込み発生信号１０６を出力する。ＣＰＵ１２は、タイマ割込み発生信号１０６に応じて短絡制御信号１０５を出力し、所定の期間、短絡スイッチ回路４をオン状態として共振回路１の両端を短絡する。共振回路１の短絡時間は、共振回路１における負荷容量を考慮し、共振回路１に蓄積された電荷が充分放出される時間が設定される。本実施の形態では５μＳが短絡時間として設定される。
【００５２】
ＣＰＵ１２は、短絡制御信号１０５を出力した直後、又は同時的にタイマ１１にレベル判定までの待ち時間（ここでは１１０μＳ）のカウントを開始させる（ステップＳ２０、時刻Ｔ６）。割込み回路９は、タイマ１１が１１０μＳをカウントするとＣＰＵ１２に対してタイマ割込み発生信号１０７を出力する（時刻Ｔ７）。ＣＰＵ１２は、タイマ割込み発生信号１０７に応じてベースバンド信号１０２のレベル判定を行ない、タイマ１１に１２５μＳ（変調波の１区間の半分の期間）のカウントを開始させる（ステップＳ２１、時刻Ｔ７）。以降、タイマ１１は、１２５μＳ（変調波の１区間の半分の期間）のカウントを行なう。後述するが、ＣＰＵ１２はタイマ１１がカウントする１２５μＳ毎にレベル判定を行なう。このため、本実施の形態では、変調波の半周期毎に共振回路１の両端が短絡され、その１１０μＳ後にレベル判定が行なわれることとなる。
【００５３】
タイマ１１によってカウントされるレベル判定待ち時間は、共振回路１の両端が短絡されてからベースバンド信号１０２のレベル判定を行なうまでの待機時間となる。これにより送信電波１００からデータを取得するためのレベル判定のタイミングが決まる。ステップＳ２０においてタイマ１１によってカウントされる時間は、電波ありの場合において、短絡によって共振回路１から電荷が放出された状態から、受信信号１０１の受信強度が閾値を超えるまでに必要な時間が設定されることが好ましい。例えば、ベースバンド信号１０２の立上りエッジ（電波有り）において共振回路１が短絡されると、受信信号の受信強度は零近くまで減衰するが、開放後は、受信電波によって数十μＳ後には閾値を超え、ハイレベルと判定されるレベルに達する。このため、タイマ１１にはレベル判定待ち時間として、共振回路１の両端が短絡された時刻（開放された時刻）からハイレベルと判定され得るまでの時間（数十μＳ）が設定されることが好ましい。又、通常、立下りエッジの直前（短絡される直前）における受信信号１０１の強度は、送信電波１００によって充分引き上げられる。このため、変調波１単位の半分の時間（変調波の半周期）よりも少し短い時間がレベル判定待ち時間として設定されることが好ましい。本実施の形態では、レベル判定待ち時間として１１０μＳが設定される。このため、本実施の形態では、共振回路１の両端が短絡されてから、１１０μＳ後にレベル判定が行なわれる。
【００５４】
ステップＳ２１においてレベル判定のタイミングが決まると、共振回路１の両端の短絡動作とベースバンド信号１０２のレベル判定が繰り返され、データの読み出しが行なわれる（ステップＳ２２〜Ｓ２４）。すなわち、タイマ１０による割込みによって５μＳの間、共振回路１の両端が短絡し（ステップＳ２２）、その１１０μＳ後、タイマ１１の割込みによってＣＰＵ１２においてベースバンド信号１０２のレベル判定が行なわれる（ステップＳ２３）。変調波の１単位内において２回ともローレベルになっていない場合はデータを受信している状態である（ステップＳ２４Ｎｏ）。この場合、ステップＳ２２、Ｓ２３を繰り返しデータの読み出しが行なわれる。読み出されたデータはメモリ１５に書き込まれる。一方、変調波の１単位内において２回続けてローレベルと判定された場合、データの受信処理を終了する（ステップＳ２４Ｙｅｓ）。
【００５５】
プリアンブル部４０において、８回のローレベルを確認すると、データ通信装置３００は、ステップＳ２２〜Ｓ２３の手順でデータ部４１からデータを読み出す。図６は、データ部４１からデータを読み出す動作の一例を示すタイムチャートである。ここでは、受信データが“０１１００”のデータを受信する場合のタイムチャート例を示す。
【００５６】
図６を参照して、変調波の１単位内における前段半周期（１２５μＳ）の先頭において、タイマ割込み発生信号１０６に応じて、短絡制御信号１０５が所定の時間（例えば５μＳ）ハイレベルとなり、共振回路１の両端は短絡される（時刻Ｔ８）。これにより、データが入力される前に、共振回路１内の蓄積電荷が放出され、受信信号１０１の振幅は零となる。その後、短絡制御信号１０５がローレベルになると短絡スイッチ回路４はオフ状態となる（時刻Ｔ９）。この際、送信電波１００が電波有り区間である場合、受信信号１０１の振幅は増加する。上述のとおり、レベル判定待ち時間は１１０μＳに設定されているため、短絡時刻Ｔ８から１１０μＳ後の時刻Ｔ１０において、タイマ割り込み発生信号１０７が出力され、ＣＰＵ１２においてレベル判定が行われる。ここでは、ハイレベルと判定され、メモリに記憶される。次に、変調波の１単位内における後段半周期（１２５μＳ）の先頭において、タイマ割込み発生信号１０６に応じて、短絡制御信号１０５が所定の時間（例えば５μＳ）ハイレベルとなり、共振回路１の両端は短絡される（時刻Ｔ１１）。これにより、前段半周期における送信電波による共振回路１内の蓄積電荷が放出され、受信信号１０１の振幅は零となる。その後、短絡制御信号１０５がローレベルになると短絡スイッチ回路４はオフ状態となる（時刻Ｔ１２）。この際、送信電波１００が電波なし区間である場合、受信信号１０１は零の状態を維持する。上述と同様に、レベル判定待ち時間は１１０μＳに設定されているため、短絡時刻Ｔ１１から１１０μＳ後の時刻Ｔ１３において、タイマ割り込み発生信号１０７が出力され、ＣＰＵ１２においてレベル判定が行われる。ここでは、ローレベルと判定され、メモリに記憶される。ここでは、変調波の１区間において前段半周期がハイレベル、後段半周期がローレベルと判定されるため、データ値“０”がメモリに記録される。
【００５７】
以降、同様に、変調波１区間におけるレベル判定、及びデータの読み出しが行われる。この際、変調波の１区間において前段半周期がローレベル、後段半周期がハイレベルと判定される場合、データ値“１”がメモリに記録される。又、変調波の１単位内に２つのローレベルが検出された場合（ハイレベルが検出されない場合）、ＣＰＵ１２は、データ部４１が終了した（データ通信が終了した）と判定する。
【００５８】
データ部４１からデータを読み出す際、上述したタイミング、すなわち、変調波の１単位における前段半周期の先頭と、後段半周期の先頭において、共振回路１の両端が短絡される。これにより、変調波の単位の半周期毎に共振回路１に蓄積された電荷が放出され、共振回路１に蓄積された電荷に起因するデータの読み取りエラーの発生を抑制することができる。又、データ通信装置３００にＬＰＦ（Ｌｏｗ  Ｐａｔｈ  Ｆｉｌｔｅｒ）を設ける必要がなくなる。更に、本発明では、電荷の解放後、送信電波１００による電荷の蓄積が十分なされるまでの時間を待ち合わせてからレベル判定が行われる。データ通信装置３００は、読み取りエラーを起こすことなくデータを読み出すことができる。
【００５９】
本発明によるデータ通信装置３００では、ダンピング回路５によって、受信信号１０１の強度を下げることが可能である。これにより電波強度が大きい場合でも、プリアンブル部４０に対応したベースバンド信号１０２の立ち上がりエッジ又は立ち下がりエッジを確認することができる。予め決められた変調波の周期をタイマによってカウントすることで、変調波の１単位区間（１単位区間における前段半周期及び後段半周期）の位置を特定し、短絡及びレベル判定のタイミングを決定することができる。従来技術では変調波の１単位区間がわからないために検波後のレベルは常時監視する必要があった。本発明では変調波の１単位の位置を確認することができるため、変調波内の前段と後段の２回のみのレベル判定によりデータの読み出しが可能となり、プログラム負荷を低減することができる。
【００６０】
本発明によるデータ通信装置３００は、例えば、図７に示すＴＰＭＳ（Ｔｉｒｅ  Ｐｒｅｓｓｕｒｅ  Ｍｏｎｉｔｏｒｉｎｇ  Ｓｙｓｔｅｍ）２００に用いられることが好ましい。この場合、データ通信装置３００は、車両に設けられた全てのタイヤ２０１に装着された送信モジュール（図示なし）に設けられる。送信側モジュールは、データ通信装置３００の他、空気圧センサ、温度センサ、及び受信側モジュール２０２に対して上記センサで取得された測定データをＲＦの電波で送信するための送信手段とを備えている（図示なし）。
【００６１】
運転者が車に搭乗する際、運転者により受信側モジュール２０２へＫｅｙ  Ｌｅｓｓ  Ｅｎｔｒｙ用のＲＦ電波が送信される。受信側モジュール２０２においてＫｅｙ  Ｌｅｓｓ  Ｅｎｔｒｙ用のＲＦ電波が受信されると、受信側モジュール２０２から車内ＬＡＮ２０３及びセンサイニシエータ２０４を介して、データ通信装置３００へ向けて起動を知らせるためのコマンド信号がＬＦ（１２５ＫＨｚ）電波により送信される。これにより送信側モジュール（図示なし）が起動して、各種センサにより、直ちにタイヤの空気圧及び温度が測定される。そして、測定により得られた情報は、送信手段（図示なし）により、データ信号としてＲＦ（４３３ＭＨｚ、３１５ＭＨｚ）の電波で車体側に装着されている受信側モジュール２０２に送信される。受信側モジュール２０２は、入力されたデータ信号に基づき、表示装置などの表示手段２０６及び警報手段２０５により、運転者に対してタイヤの空気圧情報を知らせる。
【００６２】
以上、本発明の実施の形態を詳述してきたが、具体的な構成は上記実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。
【００６３】
本実施の形態では、ダンピング回路５に高抵抗（４００ＫΩ）の抵抗５３と低抵抗（１０ＫΩ）の２つの抵抗が設けられているがこれに限らず、２つの抵抗の中間の大きさの抵抗が設けられていても良い。例えば、抵抗５３を共振回路１に接続した場合、ハイレベルが所定の時間以上持続し、抵抗５１に切り替えた場合、所定の時間以上ローレベルが持続するような中間の電波強度の送信電波１００を受信する際、中間の抵抗に切り替えることで、ベースバンド信号１０２の立上りエッジを確認することができる。
【００６４】
又、本実施の形態におけるデータ通信装置３００には、短絡のタイミングをカウントするタイマ１０とレベル判定のタイミングをカウントするタイマ１１の２つが設けられているがこれに限らない。レベル判定タイミングと、レベル判定直後に短絡するタイミングとは時間的に近接しているため、この時間をプログラムによってカウントしても良い。この場合、データ通信装置３００には変調波の半周期（１２５μＳ）をカウントするタイマを１つのみ設け、当該タイマを用いてレベル判定のタイミングを決定し、レベル判定と短絡処理との間の時間をプログラムによるｓｔｅｐでカウントすることで短絡のタイミングを決定する。
【００６５】
更に、図１を参照して、増幅回路６に対しＣＰＵ１２から増幅度制御する構成をデータ通信装置３００に追加しても良い。あるいは、検波回路７の出力をＡＧＣ（ＡｕｔｏＧａｉｎ  Ｃｏｎｔｒｏｌ）回路を介して増幅回路６にフィードバックし、ＡＧＣによって増幅回路６を制御する構成としても良い。
【００６６】
更に、送信電波１００からデータを読み出す際、ダンピング抵抗（例えば、受信感度の最も良くなる抵抗５３（４００ＫΩ））を共振回路１に並列接続しても良い。この場合、データ部４１の受信が行なわれる前のタイミングでダンピング抵抗が接続されることが好ましい。
【図面の簡単な説明】
【００６７】
【図１】図１は、本発明によるデータ通信装置の実施の形態における構成を示す回路図である。
【図２】図２は、本発明に係る送信電波のフォーマットの一例を示す図である。
【図３Ａ】図３Ａは、本発明に係るデータ“０”の送信電波のフォーマットを示す図である。
【図３Ｂ】図３Ｂは、本発明に係るデータ“１”の送信電波のフォーマットを示す図である。
【図４Ａ】図４Ａは、本発明によるデータ受信処理の実施の形態おける動作を示すフロー図である。
【図４Ｂ】図４Ｂは、本発明によるデータ受信処理の実施の形態おける動作を示すフロー図である。
【図４Ｃ】図４Ｃは、本発明によるデータ受信処理の実施の形態おける動作を示すフロー図である。
【図５】図５は、本発明によるデータ受信処理における短絡タイミング及びレベル判定タイミングの決定動作の一例を示すタイムチャートである。
【図６】図６は、本発明によるデータ受信処理におけるデータ読み出し動作の一例を示すタイムチャートである。
【図７】図７は、本発明によるデータ通信装置を搭載したＴＰＭＳの構成の一例を示す図である。
【符号の説明】
【００６８】
１：共振回路
２：マイクロコンピュータ
３：ＬＦ受信回路
４：短絡スイッチ回路
５：ダンピング回路５
６：増幅回路
７：検波回路
８：基準電圧発生回路
９：割込み回路
１０、１１：タイマ
１２：演算処理装置
１３：発振器
１４：ＲＯＭ
１５：メモリ
１００：送信電波
１０１：受信信号
１０２：デジタルベースバンド信号
１０３：ダンピング制御信号
１０４、１０５：短絡制御信号
１０６、１０７：タイマ割込み発生信号
２００：ＴＰＭＳ
３００：データ通信装置
【図１】
2010093419.tif 000003
【図２】
2010093419.tif 000004
【図３Ａ】
2010093419.tif 000005
【図３Ｂ】
2010093419.tif 000006
【図４Ａ】
2010093419.tif 000007
【図４Ｂ】
2010093419.tif 000008
【図４Ｃ】
2010093419.tif 000009
【図５】
2010093419.tif 000010
【図６】
2010093419.tif 000011
【図７】
2010093419.tif 000012