(57)【要約】【課題】  相互接続部の通電性能を改善するための構造体及びその製造方法を提供する。【解決手段】  本発明の相互接続構造体は、通電性能（例えば電流拡散）を改善するための高信頼性銅相互接続構造体を提供する。この構造体は、トレンチ内に形成されたアンダー・バンプ金属を含む。アンダー・バンプ金属は、少なくとも１つの付着層と、少なくとも１つのめっき障壁層と、付着層とめっき障壁層の間に設けられた少なくとも１つのめっき導電金属層とを含む。この構造体はさらに、アンダー・バンプ金属の上に形成された半田バンプを含む。【選択図】      図２
2010251741.tif 000002
【特許請求の範囲】
【請求項１】
トレンチ内に形成され、少なくとも１つの付着層と、少なくとも１つのめっき障壁層と、前記付着層と前記めっき障壁層の間に設けられた少なくとも１つのめっき導電金属層とを含む、アンダー・バンプ金属と、
前記アンダー・バンプ金属の上に形成された半田バンプと
を備えた構造体。
【請求項２】
前記付着層はＴｉＷ層であり、前記めっき障壁層はめっきニッケル層であり、前記めっき導電金属層は第１のめっき銅層であり、前記半田バンプは前記めっきニッケル層の上に形成される、請求項１に記載の構造体。
【請求項３】
前記第１のめっき銅層はビア窪みを含む、請求項２に記載の構造体。
【請求項４】
前記第１のめっき銅層は平坦である、請求項２に記載の構造体。
【請求項５】
前記めっきニッケル層の上の第２のめっき銅層をさらに備え、
前記半田バンプは前記第２のめっき銅層の上に設けられる、
請求項２に記載の構造体。
【請求項６】
前記めっき導電金属層は、前記付着層の上方に位置する第１のめっきニッケル層の上に形成され、
前記めっき障壁層は第２のめっきニッケル層であり、
前記半田バンプは前記第２のめっきニッケル層の上に形成される、
請求項１に記載の構造体。
【請求項７】
前記めっき導電金属層は、ビア窪みを有するめっき銅層であり、
前記障壁層は平坦なめっきニッケル層である、
請求項１に記載の構造体。
【請求項８】
前記めっき導電金属層は、０．２５ミクロン乃至１０ミクロンの厚さを有するめっき銅層である、請求項１に記載の構造体。
【請求項９】
前記半田バンプと前記アンダー・バンプ金属の間の界面は、ＣｕｘＳｎｙよりも高抵抗且つより連続的な層を形成するＮｉＳｎ、ＣｕＳｎ、及びＮｉＣｕＳｎのうちの１つを含む安定な金属間化合物を形成する、請求項１に記載の構造体。
【請求項１０】
前記アンダー・バンプ金属は、局部電流密度をアンダー・バンプ金属中に拡散させて、前記めっき障壁層の頂部の金属間化合物相中の高電流経路を削減又は除去する、請求項１に記載の構造体。
【請求項１１】
第２のトレンチ内に形成され、少なくとも１つの付着層と、少なくとも１つの平坦なめっき障壁層と、前記付着層と前記めっき障壁層の間に設けられた少なくとも１つのめっき導電金属層とを含む第２のアンダー・バンプ金属を更に備えた、請求項１に記載の構造体。
【請求項１２】
構造体を形成する方法であって、
アンダー・バンプ金属をトレンチ内に形成するステップと、
前記アンダー・バンプ金属の上の半田バンプをリフローするステップと
を含み、
前記形成するステップは、
前記トレンチの上部層の上に付着層をスパッタするステップと、
前記付着層の上にニッケル層をめっきするステップと、
前記ニッケル層の上に銅層をめっきするステップと、
前記銅層の上に第２のニッケル層をめっきするステップと
を含む、
方法。
【請求項１３】
前記付着層はスパッタされたＴｉＷ層である、請求項１２に記載の方法。
【請求項１４】
前記スパッタされたＴｉＷ層の上に銅層をスパッタするステップを更に含む、請求項１３に記載の方法。
【請求項１５】
前記銅層を前記めっきするステップは、ビア充填バス内で実施され平坦な表面を有するめっき銅層を形成し、ビア窪みを除去する、請求項１２に記載の方法。
【請求項１６】
前記半田バンプと前記アンダー・バンプ金属の間の界面は、ＣｕｘＳｎｙよりも高抵抗且つより連続的な層を形成するＮｉＳｎ、ＣｕＳｎ、及びＮｉＣｕＳｎのうちの１つを含む安定な金属間化合物を形成する、請求項１２に記載の方法。
【請求項１７】
前記第２のニッケル層の上に第２の銅層をめっきするステップを更に含む、請求項１２に記載の方法。
【請求項１８】
前記銅層の上の前記第２のニッケル層を平坦化するステップを更に含む、請求項１２に記載の方法。
【請求項１９】
第２のアンダー・バンプ金属を第２のトレンチ内に形成するステップを更に含み、該形成するステップは、
前記第２のトレンチ内にＴｉＷ層をスパッタするステップと、
前記ＴｉＷ層の上に銅層をスパッタするステップと、
前記銅層の上にニッケル層をめっきするステップと、
前記ニッケル層の上に第２の銅層をめっきするステップと、
前記第２の銅層の上に第２のニッケル層をめっきするステップと
を含む、
請求項１２に記載の方法。
【請求項２０】
集積回路を設計し、製造し、又は試験するための、機械可読媒体内で具体化された設計構造体であって、
トレンチ内に形成され、少なくとも１つの付着層と、少なくとも１つのめっき障壁層と、前記付着層と前記めっき障壁層の間に設けられた少なくとも１つのめっき導電金属層とを含む、アンダー・バンプ金属と、
前記アンダー・バンプ金属の上に形成された半田バンプと、
を備えた設計構造体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般的に相互接続構造体及びその製造方法に関する。より具体的には、本発明は、通電性能（例えば電流拡散）を改善するための高信頼性銅相互接続構造体及びその製造方法に関する。
【背景技術】
【０００２】
伝統的に、チップをチップ・キャリア（基板）に結合するのにＣ４（Controlled Collapse Chip Connection）バンプが用いられている。Ｃ４バンプ（半田バンプ）は通常の鉛スズ半田又はより新しい無鉛半田混合物から作ることができる。製造プロセス中、Ｃ４バンプは、ＩＣの金属パッドと半田バンプ（Ｃ４）の間の臨界面であるアンダー・バンプ金属（ＵＢＭ）に接続される。ＵＢＭは、例えば、スパッタＴｉＷ及びＣｕ並びにめっきＮｉを含む多くの層からなる。ＵＢＭは、Ｃ４バンプのリフローに耐えるように信頼性が高くロバスト（堅牢）でなければならない。そのようなロバスト性がなければ、ＵＢＭは故障する、例えば、構造体全体の通電性能に影響し得る金属層の容認できないアンダーカットを生じる可能性がある。現在のところ、ＵＢＭ構造体は、エレクトロマイグレーション効果によりデバイス性能に有害な影響を与える電流密度ピークを含む。
【０００３】
無鉛Ｃ４バンプにおいて、半田相互接続は有鉛半田相互接続の代わりとしてスズ／銅、スズ／銀及びＳＡＣ合金からなる。しかし無鉛Ｃ４バンプは、共融有鉛半田と比べてより高い融点及び硬さを有する。これは、組立てプロセス中（例えば、リフロー後の冷却サイクル中）にＣ４接合部を通しての応力の移動を生じる。この応力の移動はＣ４バンプの下のチップ金属にクラックを生じ、これはソノスキャン型の検査プロセスにおける外観により「ホワイト・バンプ」と名付けられる。これらのホワイト・バンプは、次いで、Ｃ４接合部の他の位置に平均より高い電流密度を配置してＣ４接合部の通電性能に影響を及ぼす可能性がある。これは、最良の場合でもデバイスの機能障害をもたらし、最悪の場合にはデバイスの故障をもたらす。
【０００４】
また相互接続構造部内の電流密度は構造部の縮小（スケーリング）により増加することが知られている。この増加した電流密度はＥＭ（エレクトロマイグレーション）関連の信頼度を低下させ、このことは集積回路（ＩＣ）のサイズが縮小するにつれて増大する懸案事項になる。例えば、Ｃ４バンプのサイズが縮小し続けると、ＵＢＭ内のピーク電流密度がＣ４バンプの故障までの時間を規定することになる。例えば、既存のＣ４バンプは既にそれらの電流限界、例えば約１００ｍＡ（例えば、ＡＳＩＣに対して）、約２００ｍＡ（例えば、オーガニック・サーバに対して）及び約３００ｍＡ（例えば、セラミックに対して）に達している。しかし、電流サイズを縮小し、並びに構造体の下層のＡｌ層を削除する新傾向は、将来のＣ４バンプの最大電流性能に直接影響することになる。
【０００５】
上記のことを考慮すると、エレクトロマイグレーションの効果は、マイクロエレクトロニクス及び関連する構造体のような高い直流電流密度が用いられる用途において考慮すべき重要な検討事項である。実際、上記のように、エレクトロマイグレーションは集積回路（ＩＣ）の信頼性を低下させ、回路の誤動作をもたらすことが知られている。最悪の場合、例えば、エレクトロマイグレーションは、１つ又は複数の接続部の最終的な損失、及び回路全体の間欠的な故障をもたらす。従って、小型化が進むと、ＶＳＬＩ及びＵＳＬＩ回路において電力密度及び電流密度が共に増加するので、エレクトロマイグレーションによる故障の確率が増加する。さらに、増加するエレクトロマイグレーションのために、（ｉ）構造体内のアルミニウム層を削除すること、又は（ｉｉ）Ｃ４構造部又は積層物又はそれら両方からＡｇを除去することは、他の点でホワイト・バンプの問題を低減するとしても、実際的ではなくなっている。
【０００６】
また、金属ワイヤ及び層間ビアからなる後工程（ＢＥＯＬ）相互接続部は、高度な集積回路（ＩＣ）チップ技術においては高い直流電流（ＤＣ）を通す。特にＩＣチップ技術が進歩するにつれて、ＩＣチップ技術における縮小し続ける寸法により、これらの金属ワイヤ／ビア内に必要な電流密度が増加する。また高電流デバイスによる自己発熱は近くの回路動作中の相互接続部の温度を上昇させるので、高電流を通すＢＥＯＬ相互接続部を使用することは極めて困難である。例えば、高電流を使い自己発熱するデバイス（例えば、抵抗器、バイポーラ・トランジスタなど）は、デバイスを結合する相互接続ワイヤを加熱する可能性がある。高電流は相互接続部（ビア及び／又はライン）のエレクトロマイグレーション（ＥＭ）による劣化をもたらし、短絡（ショート）又は開路（オープン）を引き起こす。
【０００７】
その結果、相互接続のエレクトロマイグレーションによる劣化を避けるために、通電性能（又は設計マニュアル内で指定されるＩｄｃ限界）は著しく縮小される。例えば、銅相互接続部における直流電流限界は、例えば８５℃から１００℃までの約１５℃の温度上昇の結果として１／３未満に低減される可能性が有り、１２５℃の相互接続温度においてはほぼ１／２０に低減される可能性が有る。その結果、高温での高い直流電流は通常の相互接続構造部では殆ど不可能である。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
従って、当技術分野において上記の欠点及び限界を克服する必要性がある
【課題を解決するための手段】
【０００９】
本発明の第１の態様において、構造体はトレンチ内に形成されたアンダー・バンプ金属を備える。アンダー・バンプ金属は少なくとも１つの付着層と、少なくとも１つのめっき障壁層と、付着層とめっき障壁層の間に設けられた少なくとも１つのめっき導電金属層を含む。この構造体は、アンダー・バンプ金属上に形成された半田バンプを更に含む。
【００１０】
本発明の別の態様において、構造体を製造する方法は、トレンチ内にアンダー・バンプ金属を形成するステップと、アンダー・バンプ金属上の半田バンプをリフローさせるステップとを含む。アンダー・バンプ金属の形成は、トレンチの上部層の上に付着層をスパッタするステップと、スパッタ付着層の上にニッケル層をめっきするステップと、めっきニッケル層の上に銅層をめっきするステップと、めっき銅層の上にニッケル層をめっきするステップとを含む。
【００１１】
本発明の更に別の態様において、集積回路を設計し、製造し、又は試験するための設計構造体が機械可読媒体内で具体化される。設計構造体は、トレンチ内に形成されたアンダー・バンプ金属を備える。アンダー・バンプ金属は少なくとも１つの付着層と、少なくとも１つのめっき障壁層と、及び付着層とめっき障壁層の間に設けられた少なくとも１つのめっき導電金属層と、を含む。この構造体は、アンダー・バンプ金属上に形成された半田バンプを更に含む。
【００１２】
本発明は、以下の詳細な説明において、本発明の例示的な実施形態の非限定的な例として添付の複数の図面を参照しながら説明する。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１の態様による構造体を製造するための製造プロセス及びそれぞれの構造部を示す。
【図２】本発明の第１の態様による構造体を製造するための製造プロセス及びそれぞれの構造部を示す。
【図３】本発明の第２の態様による構造体を製造するための製造プロセス及びそれぞれの構造部を示す。
【図４】本発明の第２の態様による構造体を製造するための製造プロセス及びそれぞれの構造部を示す。
【図５】本発明の第３の態様による構造体を製造するための製造プロセス及びそれぞれの構造部を示す。
【図６】本発明の第４の態様による構造体を製造するための製造プロセス及びそれぞれの構造部を示す。
【図７】本発明の第５の態様による構造体を製造するための製造プロセス及びそれぞれの構造部を示す。
【図８】本発明の態様による、記述されたモデル化パラメータを用いた電流拡散因子のグラフを示す。
【図９】本発明の態様による電流密度のグラフを示す。
【図１０】半導体の設計、製造、及び／又は試験に用いる設計プロセスの流れ図である。
【発明を実施するための形態】
【００１４】
本発明は一般に相互接続構造体及びその製造方法に関する。より具体的には、本発明は、通電性能（例えば電流拡散）を改善するための高信頼性銅相互接続構造体及びその製造方法に関する。実施形態において本発明の構造体は、ＢＬＭ（ボール制限金属（Ball Limiting Metallurgy）、アンダー・バンプ金属（UnderBump Metallurgy）（ＵＢＭ）としても知られる）内の電流拡散を改善することになる。本発明の構造体はまた、ＵＢＭの金属間化合物を安定化してスパッタされたＣｕのアンダーカット形成を縮小し、それによりホワイト・バンプ形成の傾向を小さくする半田配合物の使用を可能にし、電流拡散性能を更に改善する。
【００１５】
典型的なＵＢＭにおいて、半田金属間化合物粒子は、平均電流密度より高い電流の優先的経路を作る。これらの経路はＣ４の通電性能に、そして逆に言えば局部領域が平均電流密度を上回るのでＣ４の信頼性に、潜在的に有害な影響をもたらす。本発明はこの問題に対して、例えば、実施形態においてめっき銅層を用いて付着層と障壁層の間の高導電層の厚さを増すことによって対処する。これは、局部電流密度をアンダー・バンプ金属（ＵＢＭ）中に拡散させて、障壁層の頂部の金属間化合物相中の高電流経路を削減又は除去するように設計される。
【００１６】
更に別の実施形態において本発明は、障壁層の存在を維持するか又は高導電層の上に付加的な障壁層を加えて、例えばＣｕｘＳｎｙよりも高抵抗且つより連続的な層を形成する金属間化合物を維持する。これはまた、ＵＢＭ内のスパッタされたＣｕ層の、純粋なＣｕ及びＳｎと比べて約５％の体積減少をもたらす消耗を制限することになる。代替的な実施形態において、最大電流容量は電力Ｃ４バンプの数を増すことによって減らすことができる。
【００１７】
本発明の第１の態様
図１及び図２は、本発明の第１の態様による構造体を製造するための製造プロセス及びそれぞれの構造部を示す。具体的には、図１に示す例示的な実施形態は、アルミニウム層１０、酸窒化物保護（パッシべーション）層１２及びポリイミド層１４を含む。当業者であれば、層１０、１２、１４は当業者には既知の他の層の組合せを含むことができることを理解するであろう。従って、本発明は図１に示した例示的な層１０、１２、１４に限定されるべきではない。
【００１８】
さらに図１を参照すると、トレンチが層１０、１２、１４の中に何れかの通常のリソグラフィ及びエッチング・プロセスを用いて形成される。例えば、マスク（図示せず）を層１０、１２、１４の上に置いて露光させ、開口を形成することができる。次に反応性イオン・エッチング（ＲＩＥ）を行ってトレンチを形成することができる。実施形態において、トレンチは約５０ミクロンの幅（即ち、直径）にすることができるが、他の寸法もまた本発明により企図される。
【００１９】
本発明の全ての態様に対して、ビア充填Ｃｕバス（ｂａｔｈ）の生成を促進するように複数のトレンチ（ビア）を加えることができる（例えば図７参照）。典型的には、厚さの開口に対するアスペクト比は１：１付近にする必要があるが、ビアを充填するためのアスペクト比（厚さ対開口）はオーガニック積層においては０．５付近にすることができる。実施形態において、２つの厚さ及び２つの開口が一般的に重要である。具体的には２つの厚さはポリイミドの厚さと最終堆積物の厚さ（Ｃｕの厚さ）である。実施形態においてポリイミドは凡そ７ミクロンであるが、応力の問題のために１２又は１３ミクロンまで増すことができる。２つの開口はビア及びめっき中のフォトレジスト内の開口である。ビアは約４７ミクロンとすることができ、フォトレジストの開口は８５乃至１２０ミクロンの範囲にすることができる（例えば、８５ミクロンの開口は１０／８５＝０．１１の比をもたらす）。フォトレジスト内の開口は、めっきされるＣ４のサイズに依存し、実施形態において、約２５ミクロンまで、或いは幾つかの先端的用途には１０ミクロンまで減らすことができる。パッドの直径が基台（pedestal）の厚さに近づくと、ビア充填バスがその直径を補うことになる。これは、フォトレジスト開口が２０ミクロンであり、基台（ペデスタル）の厚さが１０ミクロンにとどまった場合、それを平坦にする可能性がある。
【００２０】
この実施形態においては、ポリイミドが厚さ約７ミクロンであり、ビア開口が約４７ミクロンであり、例えばアスペクト比は７／４７＝０．１４となるので、アスペクト比は約０．１４である。厚さ１３ミクロンにおいては、アスペクト比は１３／４７＝０．２７となる。厚さ３０ミクロンにおいては、アスペクト比は３０／４７＝０．６３となる。１０ミクロンのビアを用いる場合には、アスペクト比は１３／１０＝１．３であり、約７ミクロンの厚さを用いる場合には、結果としてのアスペクト比は７／１０＝０．７である。従って、より小さい／複数のビアは既存のビア充填バスの使用を可能にする。
【００２１】
実施形態において、トレンチは、通常のスパッタリング及びめっき技術を用いて、アンダー・バンプ金属を形成する幾つかの異なる層で充填される。例えば、ＴｉＷ層１６が層１４の上にスパッタされる。実施形態において、スパッタされたＴｉＷ層１６は厚さが約０．１２５乃至０．４５ミクロンである。銅（Ｃｕ）層１８がＴｉＷ層１６の上にスパッタされる。スパッタされた銅層１８は厚さ約０．２ミクロンであることが好ましいが、約０．２５乃至０．６ミクロンの厚さの範囲にすることができる。
【００２２】
Ｃｕ層１８はエレクトロマイグレーションに関して付加的な利益をもたらす（エレクトロマイグレーションはピーク電流密度及び動作温度に依存し、ピーク電流密度の場所が熱源と考えられる）。ジュール熱（熱エネルギー＝（電流）２Ｘ抵抗）のために、ピーク電流密度の領域が発熱し始める。Ｃ４全体が電流の拡散に関与しなくとも、熱の拡散に関与する。従って、ピーク電流位置の温度はＣｕ層１８の付加的な熱拡散により低下する。この効果は数℃に過ぎない可能性があるが、ＥＭ性能に影響し始める十分な差分（デルタ）である。
【００２３】
ニッケル層２０がスパッタ銅層１８の上にめっきされる。めっきニッケル層は厚さが約１ミクロンであるが、特定の用途及び設計基準に応じて他の厚さにすることもできる。めっきニッケル層２０は、例えば、リフロー・プロセスの間、下層のスパッタ銅層１８を保護する。即ち、めっきニッケル層２０は、例えば、半田金属（半田ボール）のリフロー・プロセスの間、下層のスパッタ銅層１８の消耗（例えば、アンダーカット）を防ぐことになる。これは次に最終デバイスに対するエレクトロマイグレーションの影響を防ぐことになる。
【００２４】
銅層２２がめっきニッケル層２０の上にめっきされる。めっき銅層２２は、通常の金属に比較して、より均一に電流をデバイス内に拡散させるように設計される。即ち、めっき銅層２２は、付着層と上の障壁層、例えばめっきニッケル層との間の高導電層であり、局部密度をアンダー・バンプ金属中に拡散させることになる。このことは、障壁層頂部の金属間化合物相中の高電流密度経路を削減又は除去することになる。例えば、めっき銅層２２は、電流がアンダー・バンプ金属と半田との間の界面に達する前に、アンダー・バンプ金属にわたって拡散することを可能にする。
【００２５】
実施形態において、めっき銅層２２は厚さが５乃至１０ミクロンであることが好ましいが、０．２５ミクロンから１０ミクロンに至るまでの範囲にすることができる。例えば、めっき銅層２２は、幾つかの企図される実施形態において、例えば、１ミクロン、２ミクロン又は５ミクロンの厚さにすることができる。更に別の実施形態において、目標の厚さは、例えば１０ミクロン±１ミクロンとすることができ、ホワイト・バンプに対するプロセス・ウィンドウ調査に応じて約１２ミクロンもの高さを含むこともできる。図１に示すように、例えば、めっき銅層２２は平坦ではない（ビア窪みを形成する）。
【００２６】
ニッケル層２４（障壁層）がめっき銅層２２の上にめっきされる。めっきニッケル層２４は、厚さを約１ミクロンにする必要があるが、より大きな寸法もまた本発明より企図される。例えば、めっきニッケル層２４は約１ミクロンから約４ミクロンに至るまでの範囲とすることができ、他の企図される厚さは例えば約０．５乃至３．５ミクロンである。めっきニッケル層２４は、例えばリフロー・プロセス中に下層の銅層１８及び２２を保護するように設計される。即ち、めっきニッケル層２４は下層の銅層１８及び２２の消耗（例えば、アンダーカット）を防ぎ、それによりデバイスにエレクロマイグレーション効果が起ることを防ぐことになる。実施形態において、本発明はまた、電解ニッケル、例えば、ＮｉＣｏ，並びにＮｉ合金めっきを用いることができる。障壁層の観点から、Ｎｉ又はＮｉ合金もまた妥当な選択となる。
【００２７】
図２は、本発明の態様による付加的な処理ステップ及びそれぞれの構造部を示す。図２に示すように、半田ボール２６が図１の構造体の上、より具体的にはめっきニッケル層２４の上でリフローされる。実施形態において、半田ボール２６はスズ鉛又は無鉛金属とすることができる。スズ鉛を用いる実施形態（又はスズを用いる他の実施形態）において、リフロー・プロセスはスズを消耗させるのでめっきニッケル層２４には殆ど又は全く影響を及ぼさない。
【００２８】
半田ボール２６のリフローは、例えばＮｉＳｎのようなニッケルとの安定な金属間組成物を生じることになる。これは相変化によるものである。従って、高導電層（例えば、めっき銅層２２）の上の障壁層（例えば、めっきニッケル層２４）の存在は、ＣｕｘＳｎｙよりも高抵抗且つより連続的な層を形成する金属間化合物を維持する。ＮｉＳｎの金属間化合物はまた、デバイスの信頼性を高め、例えばエレクトロマイグレーションの影響を減らすことになる。
【００２９】
本発明の第２の態様
図３及び図４は、本発明の第２の態様による構造体を製造するための製造プロセス及びそれぞれの構造部を示す。本発明の第１の態様と同様に、図３に示す例示的な実施形態は、アルミニウム層１０、酸窒化物保護層１２及びポリイミド層を含むが、当業者には既知の他の層の組合せもまた本発明により企図される。従って、本発明は図３に示したこれら例示的な層に限定されるべきではない。
【００３０】
さらに図３を参照すると、前述のようにトレンチが層１０、１２、１４の中に何れかの通常のリソグラフィ及びエッチング・プロセスを用いて形成される。実施形態において、トレンチは、通常のスパッタリング及びめっき技術を用いて、アンダー・バンプ金属を形成する幾つかの異なる層で充填される。例えば、ＴｉＷ層１６が層１４の上にスパッタされる。実施形態において、スパッタされたＴｉＷ層１６は厚さが約０．１２５乃至０．４５ミクロンである。銅（Ｃｕ）層１８がＴｉＷ層１６の上にスパッタされる。スパッタされた銅層１８は厚さが約０．２ミクロンであることが好ましいが、約０．２５乃至０．６ミクロンの厚さの範囲にすることもできる。ニッケル層２０がスパッタ銅層１８の上にめっきされる。めっきニッケル層２０は厚さが約１ミクロンであるが、特定の用途及び設計基準に応じて他の厚さにすることもできる。前述のように、めっきニッケル層２０は、例えば、リフロー・プロセスの間、下層のスパッタ銅層１８を保護するように設計される。これは最終デバイスに対するエレクトロマイグレーションの影響を防ぐように設計される。実施形態において、Ｎｉ層もまたスパッタすることができる。
【００３１】
銅層２２がめっきニッケル層２０の上にめっきされる。前述のように、めっき銅層２２は、通常の金属に比較して、より均一に電流をデバイス内に拡散させるように設計される。即ち、めっき銅層２２は、高導電層であり、局部密度をアンダー・バンプ金属中に拡散させることになる。このことは、障壁層頂部の金属間化合物相中の高電流密度経路を削減又は除去することになる。例えば、めっき銅層２２は、電流がアンダー・バンプ金属と半田との間の界面に達する前に、アンダー・バンプ金属にわたって拡散することを可能にする。
【００３２】
実施形態において、めっき銅層２２は厚さが５乃至１０ミクロンであることが好ましいが、０．２５ミクロンから１０ミクロンに至るまでの範囲にすることができる。例えば、めっき銅層２２は、幾つかの企図される実施形態において、例えば、１ミクロン、２ミクロン又は５ミクロンの厚さにすることができる。更に別の実施形態において、目標の厚さは、例えば１０ミクロン±１ミクロンとすることができ、ホワイト・バンプに対するプロセス・ウィンドウ調査に応じて約１２ミクロンもの高さを含むこともできる。めっき銅層２２は平坦でなくビア窪みを形成する。
【００３３】
ニッケル層２４がめっき銅層２２の上にめっきされる。めっきニッケル層２４は、厚さを約１ミクロンにする必要があるが、より大きな寸法もまた本発明より企図される。例えば、めっきニッケル層２４は約２ミクロンから約４ミクロンに至るまでの範囲とすることができ、他の企図される厚さは例えば約０．５乃至３．５ミクロンである。この場合もまた、めっきニッケル層２４は、例えばリフロー・プロセス中に下層の銅層１８及び２２を保護するように設計される。実施形態において、本発明はまた、電解ニッケル、例えば、ＮｉＣｏ，並びにＮｉ合金めっきを用いることができる。障壁層の観点から、Ｎｉ又はＮｉ合金もまた妥当な選択となる。
【００３４】
めっき銅層２８がめっきニッケル層２４の上に設けられる。めっき銅層２８は表面処理／半田濡れ層であることが好ましい。めっき銅層２８は約０．２ミクロンから約１ミクロンまでの範囲の厚さにすることができるが、他の寸法もまた本発明により企図される。
【００３５】
図４は、本発明の態様による付加的な処理ステップ及びそれぞれの構造部を示す。図４に示すように、半田ボール２６が図３の構造体の上、より具体的にはめっき銅層２８の上でリフローされる。実施形態において、半田ボール２６はスズ鉛又は無鉛金属とすることができる。スズ鉛の実施形態（又はスズを用いる他の実施形態）において、リフロー・プロセスはスズを消耗させるのでめっきニッケル層２４には殆ど又は全く影響を及ぼさない。
【００３６】
半田ボール２６をめっき銅層２８の上でリフローすることにより、例えばＣｕＳｎ，ＮｉＣｕＳｎなどの、安定な金属間組成物が相変化によリ生じる。高導電層（例えば、めっき銅層２２）の上の障壁層（例えば、めっきニッケル層２４）の存在は、ＣｕｘＳｎｙよりも高抵抗且つより連続的な層を形成する金属間化合物を維持する。ＣｕＳｎ，ＮｉＣｕＳｎなどの金属間化合物は、それによりデバイスの信頼性を高め、例えばエレクトロマイグレーションの影響を減らすことになる。
【００３７】
本発明の第３の態様
図５は、本発明の第３の態様による構造体を製造するための製造プロセス及びそれぞれの構造部を示す。本発明の第１及び第２の態様と同様に、図５に示す例示的な実施形態は、アルミニウム層１０、酸窒化物保護層１２及びポリイミド層を含むが、当業者には既知の他の層の組合せもまた本発明により企図される。従って、本発明は図５に示したこれら例示的な層に限定されるべきではない。
【００３８】
さらに図５を参照すると、前述のようにトレンチが層１０、１２、１４の中に何れかの通常のリソグラフィ及びエッチング・プロセスを用いて形成される。実施形態において、トレンチは、通常のスパッタリング及びめっき技術を用いて、アンダー・バンプ金属を形成する幾つかの異なる層で充填される。例えば、ＴｉＷ層１６が層１４の上にスパッタされる。実施形態において、スパッタされたＴｉＷ層１６は厚さが約０．１２５乃至０．４５ミクロンである。銅（Ｃｕ）層１８がＴｉＷ層１６の上にスパッタされる。スパッタされた銅層１８は厚さが約０．２ミクロンであることが好ましいが、約０．２５乃至０．６ミクロンの厚さの範囲にすることもできる。ニッケル層２０がスパッタ銅層１８の上にめっきされる。めっきされたニッケル層２０は厚さが約１ミクロンであるが、特定の用途及び設計基準に応じて他の厚さにすることもできる。前述のように、めっきニッケル層２０は、例えば、リフロー・プロセスの間、下層のスパッタ銅層１８を保護して、最終デバイスに対するエレクトロマイグレーションの影響を防ぐように設計される。実施形態において、Ｎｉ層もまたスパッタすることができる。
【００３９】
銅層２２がめっきニッケル層２０の上にめっきされる。この実施形態において、めっき銅層２２は銅バスを用いて形成される。銅バスは、例えば通常の後工程（ＢＥＯＬ）ダマシン・プロセスを用いて設けることができる。銅バスはめっき銅層２２の平坦な上部表面を生じ、これを用いて化学機械研磨（ＣＭＰ）プロセスを削除することができる。また、充填バスの使用により厚い銅層を生じることができ（例えばビア窪みを除去する）、それによりアンダー・バンプ金属の電流拡散機能をさらに向上させる。これまでビア充填バスがアンダー・バンプ金属の上で実施されていないことには、少なくとも２つの理由、即ち（ｉ）半導体分野における伝統的な作業はデュアル・ダマシン及び次に銅を平坦にするＣＭＰであること、及び（ｉｉ）ビア充填バスはビア領域に基づいて最適化する必要があり、これは積層めっきの充填ビアとは伝統的に異なること、があることに留意することが重要である。
【００４０】
めっき銅層２２は、通常の金属と比べて、より均一に電流をデバイス内に拡散させるように設計される。即ち、めっき銅層２２は、高導電層であり、局部密度をアンダー・バンプ金属中に拡散させることになる。これは、障壁層頂部の金属間化合物相中の高電流密度経路を削減又は削除することになる。例えば、めっき銅層２２は、電流がアンダー・バンプ金属と半田の間の界面に達する前に、アンダー・バンプ金属にわたって拡散することを可能にする。
【００４１】
実施形態において、めっき銅層２２は厚さが５乃至１０ミクロンであることが好ましいが、０．２５ミクロンから１０ミクロンに至るまでの範囲にすることができる。例えば、めっき銅層２２は、幾つかの企図される実施形態において、例えば、１ミクロン、２ミクロン又は５ミクロンの厚さにすることができる。更に別の実施形態において、目標の厚さは、例えば１０ミクロン±１ミクロンとすることができ、ホワイト・バンプに対するプロセス・ウィンドウ調査に応じて約１２ミクロンもの高さを含むこともできる。
【００４２】
本発明の前述の態様と同様に、めっきニッケル層２４がめっき銅層２２の上に設けられる。図５に示すように、銅バス・プロセスにより、めっきニッケル層２４もまた平坦になる。めっきニッケル層２４は、前述のように、例えばリフロー・プロセス中に、下層の銅層１８及び２２を保護するように設計される。めっきニッケル層２４は約１ミクロンの厚さにする必要があるが、他の厚さもまた本発明により企図される。例えば、めっきニッケル層２４は約２ミクロンから約４ミクロンに至るまでの範囲にすることができ、他の企図される厚さは例えば約０．５乃至３．５ミクロンである。この場合もまた、めっきニッケル層２４は、例えばリフロー・プロセス中に下層の銅層１８及び２２を保護するように設計される。実施形態において、本発明はまた、電解ニッケル、例えば、ＮｉＣｏ，並びにＮｉ合金めっきを用いることができる。障壁層の観点から、Ｎｉ又はＮｉ合金もまた妥当な選択となる。
【００４３】
さらに図５を参照すると、半田ボール２６がめっきニッケル層２４の上でリフローされる。実施形態において、半田ボール２６はスズ鉛又は無鉛金属とすることができる。スズ鉛の実施形態（又はスズを用いる他の実施形態）において、リフロー・プロセスはスズを消耗させるのでめっきニッケル層２４には殆ど又は全く影響を及ぼさない。
【００４４】
半田ボール２６のリフローは、例えばＮｉＳｎのようなニッケルとの安定な金属間組成物を生じることになる。これは相変化によるものである。従って、高導電層（例えば、めっき銅層２２）の上の障壁層（例えば、めっきニッケル層２４）の存在は、ＣｕｘＳｎｙよりも高抵抗且つより連続的な層を形成する金属間化合物を維持する。ＮｉＳｎの金属間化合物はそれにより、デバイスの信頼性を高め、例えばエレクトロマイグレーションの影響を減らすことになる。
【００４５】
本発明の第４の態様
図６は、本発明の第４の態様による構造体を製造するための製造プロセス及びそれぞれの構造部を示す。本発明の第３の態様と同様に、図６に示す例示的な実施形態は、図５の構造体に加えて、めっきニッケル層２４の上にめっきされた銅層２８を含む。本発明のこの態様において、めっき銅層２２は、銅バスを用いて平坦表面を設けてビア窪みを削除するように形成される。従って、充填バスの使用により厚い銅層を生じることができ（例えばビア窪みを除去する）、それによりアンダー・バンプ金属の電流拡散機能をさらに向上させる。めっき銅層２８は、表面処理／半田濡れ容易層であることが好ましい。めっき銅層２８は約０．２ミクロンから約１ミクロンまでの範囲の厚さにすることができるが、他の寸法もまた本発明により企図される。
【００４６】
前述の実施形態と同様に、めっきニッケル層２４がめっき銅層２２の上に設けられる。図６に示すように、銅バス・プロセスにより、めっきニッケル層２４もまた平坦になる。めっきニッケル層２４は、前述のように、例えばリフロー・プロセス中に、下層の銅層１８及び２２を保護するように設計される。めっきニッケル層２４は約１ミクロンの厚さにする必要があるが、他の厚さもまた本発明により企図される。例えば、めっきニッケル層２４は約２ミクロンから約４ミクロンに至るまでの範囲にすることができ、他の企図される厚さは例えば約０．５乃至３．５ミクロンである。この場合もまた、めっきニッケル層２４は、例えばリフロー・プロセス中に下層の銅層１８及び２２を保護するように設計される。
【００４７】
めっき銅層２８がめっきニッケル層２４の上に設けられる。図６に示すように、めっき銅層２８もまた平坦になる。
【００４８】
さらに図６を参照すると、半田ボール２６がめっき銅層２８の上でリフローされる。実施形態において、半田ボール２６はスズ鉛又は無鉛金属とすることができる。スズ鉛の実施形態（又はスズを用いる他の実施形態）において、リフロー・プロセスはスズを消耗させるのでめっきニッケル層２４には殆ど又は全く影響を及ぼさない。
【００４９】
半田ボール２６のリフローは、例えばＣｕＳｎ、ＮｉＣｕＳｎなどのようなニッケル及び銅との安定な金属間組成物を生じることになる。従って、高導電層（例えば、めっき銅層２２）の上の障壁層（例えば、めっきニッケル層２４）の存在は、ＣｕｘＳｎｙよりも高抵抗且つより連続的な層を形成する金属間化合物を維持する。ＣｕＳｎ、ＮｉＣｕＳｎなどの金属間化合物はそれにより、デバイスの信頼性を高め、例えばエレクトロマイグレーションの影響を減らすことになる。
【００５０】
本発明の第５の態様
図７は、本発明の第５の態様による構造体を製造するための製造プロセス及びそれぞれの構造部を示す。本発明の前述の態様と同様に、図７に示す例示的な実施形態は、図４又は図６に示す層、及び２つのＵＢＭ構造部３０を含む。図７の実施形態において、２つ又はそれ以上のＵＢＭ構造部３０（例えば、上記のアスペクト比及び関連する特徴を有する複数のビア）が本発明により企図される。
【００５１】
図７のＵＢＭ構造部３０は、例えば化学機械研磨プロセスを用いて平坦化された上部めっきニッケル層２４を示す。これは平坦な表面を生じる。当業者であれば、本発明のいずれの実施形態のめっきニッケル層２４にも同じプロセスを行うことができることを理解されたい。図７はまた、平坦表面を有する上部めっき銅層２８を示す。図示しないが、半田ボール２６はめっき銅層２８の上でリフローされることにも留意されたい。実施形態において、半田ボール２６はスズ鉛又は無鉛金属とすることができる。スズ鉛の実施形態（又はスズを用いる他の実施形態）において、リフロー・プロセスはスズを消耗させるのでめっきニッケル層２４には殆ど又は全く影響を及ぼさない。
【００５２】
更に別の企図される実施形態においては、Ｎｉ層と、それに続くＮｉで覆われ次いでＣｕでキャップされる厚いＣｕとを有するサンドイッチ型構造体の代わりに、Ｃｕでキャップされた厚いＮｉ（例えば、約１０マイクロメートル）だけを有することも可能である。このような設計の利点は、ＮｉがＣｕよりも約１５倍安価であるために全体の費用がより安くなることを含む。現在、費用の主要な相違は、Ｃｕバスを絶えず放出する（１日当り１５％）必要性によるものであり、一方Ｎｉバスは一回で何年も用いることができる。またこれにより、めっき機械の運転を減らすことができ、より短い処理時間、又はより多くのめっき機械（例えば、既知の既存のめっき機械は最大で３つのめっき層をめっきする）を利用する能力につながり得る。
【００５３】
モデル化及びグラフ
図８は、本発明の態様による、記述したモデル化パラメータを用いた電流拡散因子のグラフを示す。より具体的には、図８は、ＴｉＷ層の上方の厚いめっき銅層の影響を示す。このモデルにおいて、ｘ軸は銅層の全厚さをミクロン単位で表し、ｙ軸は拡散因子を表す。さらに、グラフ中のラインはＡｌＴＤ（層）を有する構造体、及びＡｌＴＤの無い構造体を表す。
【００５４】
図示するように、両方の構造体において拡散因子は銅の厚さの増加と共に増加する。事実、図８はＡｌＴＤを有する構造体に対して約３３％の改善、非ＡｌＴＤ構造体に対しては７８％の改善を示す。例えば、ＡｌＴＤ構造体において、電流容量は約１４０ｍＡから約１８７ｍＡ（これは、通常の構造体よりも２５０ｍＡの所望の目標に遥かに近い）に増加する。
【００５５】
また、エレクトロマイグレーション試験において、エレクトロマイグレーション効果による故障に至るまで僅か約６００時間の寿命予測値を有するめっき銅層のない構造体と比べると、１ミクロンのめっき銅層を備えた構造体は１５００時間を越える寿命を有することが観測されている。さらに、銅充填バスを使用するとピーク電流密度を約１８％減らすことができることが観測されている。
【００５６】
図９は、本発明の態様による電流密度のグラフを示す。これらのグラフは、約１０ミクロンのめっき銅層を用いたモデルを表す。図９の下方のグラフに示すように、ＵＢＭ（めっき銅層を含む）と半田バンプの界面に沿った電流密度は平坦な電流密度分布を示す。
【００５７】
設計構造体
図１０は、例えば半導体ＩＣ論理の設計、シミュレーション、試験、レイアウト、及び製造に用いられる例示的な設計フロー９００のブロック図を示す。設計フロー９００は、設計構造体を処理して、例えば、図１乃至図７に示す本発明の実施形態の、論理的又はさもなければ機能的に等価な表現を生成するプロセス及び機構を含む。設計フロー９００により処理され及び／又は生成される設計構造体は、機械可読伝達又は記憶媒体上にエンコードしてデータ及び／又は命令を含むようにすることができ、この命令はデータ処理システム上の実行又は別様に処理されるとき、ハードウェア・コンポーネント、回路、デバイス、又はシステムの、論理的、構造的、又はさもなければ機能的に等価な表現を生成する。
【００５８】
図１０は、設計プロセス９１０によって処理されることが好ましい入力設計構造体９２０を含む複数の設計構造体を示す。設計構造体９２０は、設計プロセス９１０により生成され処理されてハードウェア・デバイスの論理的に等価な機能的表現を生成する、論理シミュレーション設計構造体とすることができる。設計構造体９２０はさらに或いは代替的に、設計プロセス９１０により処理されるとき、ハードウェア・デバイスの物理的構造の機能的表現を生成するデータ及び／又はプログラム命令を含むことができる。機能的及び／又は構造的設計構造体を表すかどうかにかかわらず、設計構造体９２０は、コア開発者／設計者により実装されるようなコンピュータ支援設計（ＥＣＡＤ）を用いて作成することができる。機械可読データ伝達又は記憶媒体上にエンコードされるとき、設計構造体９２０は、設計プロセス９１０内の１つ又は複数のハードウェア及び／又はソフトウェア・モジュールによってアクセスし処理して、例えば、図１乃至図７に示すような、電子コンポーネント、回路、電子的又は論理モジュール、装置、デバイス、又はシステムをシミュレートするか又は他の方法で機能的に表すことができる。従って、設計構造体９２０は、人及び／又は機械可読のソースコードと、編集された構造体と、設計又はシミュレーション・データ処理システムにより実行されるときハードウェア論理設計の回路又は他のレベルを機能的にシミュレートするか又は他の方法で表すコンピュータ実行可能コード構造体とを含むファイル又は他のデータ構造体を備えることができる。そのようなデータ構造体は、ハードウェア記述言語（ＨＤＬ）設計エンティティ、又は、Ｖｅｒｉｌｏｇ及びＶＨＤＬのような低水準ＨＤＬ設計言語及び／又はＣ若しくはＣ＋＋のような高水準設計言語に適合するか又は準拠する他のデータ構造体を含むことができる。
【００５９】
設計プロセス９１０には、例えば、図１乃至図７に示すコンポーネント、回路、デバイス、又は論理構造体の設計／シミュレーション機能的等価物を総合し、翻訳し、又は別様に処理して、設計構造体９２０のような設計構造体を含むことができるネットリスト９８０を生成するための、ハードウェア及び／又はソフトウェア・モジュールを採用し組み込むことが好ましい。ネットリスト９８０は、ワイヤ、別々のコンポーネント、論理ゲート、制御回路、Ｉ／Ｏデバイス、モデルなどのリストを表し、集積回路設計内の他の要素又は回路への接続を記述する、編集された又は別様に処理されたデータ構造体を備えることができる。ネットリスト９８０は、ネットリスト９８０をデバイスの設計仕様及びパラメータに依存して１回又は複数回再総合する反復プロセスを用いて総合することができる。本明細書で説明する他の型の設計構造体と同様に、ネットリスト９８０は機械可読データ記憶媒体上に記録することができる。媒体は、磁気又は光ディスク・ドライブ、コンパクトフラッシュ、又は他のフラッシュメモリのような不揮発性記憶媒体とすることができる。付加的に又は代替的に、媒体は、システム若しくはキャッシュ・メモリ、バッファ領域、又は、インターネット若しくは他のネットワーク接続に適した手段を介してデータ・パケットを伝達し中間的に格納することができる電気的若しくは光学的導電性デバイス及び材料とすることができる。
【００６０】
設計プロセス９１０は、ネットリスト９８０を含む様々な型の入力データ構造体を処理するためのハードウェア及びソフトウェア・モジュールを含むことができる。そのようなデータ構造体の型は、例えば、ライブラリ要素９３０の内部に常駐することができ、所与の製造技術（例えば、種々の技術ノード、３２ｎｍ、４５ｎｍ、９０ｎｍなど）のためのモデル、レイアウト、及び記号表示を含んだ、一組の普通に用いられる要素、回路、及びデバイスを含むことができる。データ構造体の型は、設計仕様９４０、特性データ９５０、検証データ９６０、設計ルール９７０、及び、入力試験パターンを含み試験結果及び他の試験情報を出力することができる試験データ・ファイル９８５をさらに含むことができる。設計プロセス９１０は、タイミング解析、検証、設計ルール照合、配置及び経路操作などのような標準的回路設計プロセスを実行するためのモジュールをさらに含むことができる。
【００６１】
設計プロセス９１０には、設計構造体９２０を、図示した支持データ構造体の幾つか又は全てと共に処理して第２の設計構造体９９０を生成するための、ＨＤＬコンパイラ及びシミュレーション・モデル構築ツールのような周知の論理及び物理的設計ツールを採用し組み込む。設計構造体９２０と同様に、設計構造体９９０は、伝達又はデータ記憶媒体上に常駐し、ＥＣＡＤシステムにより処理されるとき、例えば図１乃至図７に示す本発明の１つ又は複数の実施形態の論理的又はさもなければ機能的に等価な形態を生成する、１つ又は複数のファイル、データ構造体、又は、他のコンピュータによりエンコードされたデータ若しくは命令を備えることが好ましい。一実施形態において、設計構造体９９０は、例えば図１乃至図７に示すデバイスを機能的にシミュレートする、コンパイルされた実行可能ＨＤＬシミュレーション・モデルを備えることができる。
【００６２】
設計構造体９９０にはまた、集積回路のレイアウト・データの交換に用いられるデータ形式、及び／又は記号データ形式（例えば、ＧＤＳＩＩ（ＧＤＳ２）、ＧＬ１、ＯＡＳＩＳ、マップ・ファイルに格納される情報、又は、そのような設計データ構造体を格納するための任意の他の適切な形式）を採用することができる。設計構造体９９０は、例えば、記号データ、マップ・ファイル、試験データ・ファイル、設計コンテンツ・ファイル、製造データ、レイアウト・パラメータ、ワイヤ、金属のレベル、ビア、形状、製造ラインを通しての経路設定のためのデータ、及び、例えば図１乃至図７に示す本発明の実施形態を製造するための半導体製造機械により処理される任意の他のデータ、のような情報を備えることができる。次に設計構造体９９０は段階９９５に進むことができ、そこで、例えば、設計構造体９９０はテープ出力に進み、製造のためにリリースされ、マスク・ハウスにリリースされ、別の設計ハウスにリリースされ、顧客に返送されるなどのことになる。
【００６３】
結果として得られた集積回路チップは製造者により、未処理のウェハの形態（即ち、複数の未パッケージのチップを有する単一のウェハ）で裸のダイとして、或いはパッケージされた形態で配布することができる。後者の場合、チップは、単一チップ・パッケージ（マザーボード又は他のより高レベルのキャリアに取り付けられるリード線を有するプラスチック・キャリアなど）又はマルチチップ・パッケージ（表面相互接続又は埋め込み相互接続のいずれか又は両方を有するセラミック・キャリアなど）の内部に取り付けられる。いずれの場合にも、チップは次に他のチップ、別個の回路要素、及び／又は他の信号処理デバイスと統合して、（ａ）マザーボードのような中間製品、又は（ｂ）最終製品の部分とする。最終製品は集積回路チップを含む任意の製品とすることができる。
【００６４】
本明細書で用いる用語は特定の実施形態を説明するためだけのものであり、本発明を限定することを意図したものではない。さらに、用語「含む」及び／又は「含んだ」は、本明細書で用いるとき、言明された特徴、整数、ステップ、動作、要素、及び／又はコンポーネントの存在を指定するが、１つ又は複数の他の特徴、整数、ステップ、動作、要素、コンポーネント、及び／又はそれらの群の存在又は付加を排除しないことを理解されたい。
【００６５】
本発明の説明は例証及び説明の目的で提示されたものであり、網羅的であること或いは開示された形態の本発明に限定されることを意図したものではない。本発明の範囲及び趣旨から逸脱しない多くの変更及び改変が当業者には明白となる。実施形態は、本発明の原理及び実際的な用途を最も良く説明するように、そして当業者が、企図された特定の用途に適する種々の変更を施した種々の実施形態に関して本発明を理解するように選択し説明したものである。
【符号の説明】
【００６６】
１０：アルミニウム層
１２：酸窒化保護層
１４：ポリイミド層
１６：ＴｉＷ層
１８、２２、２８：銅層
２０、２４：ニッケル層
２６：半田ボール
３０：ＵＢＭ（アンダー・バンプ金属）構造部
９００：設計フロー
９１０：設計プロセス
９２０、９９０：設計構造体
９３０：ライブラリ要素
９４０：設計仕様
９５０：特性データ
９６０：検証データ
９７０：設計ルール
９８０：ネットリスト
９８５：試験データ・ファイル
９９５：段階
【図１】
2010251741.tif 000003
【図２】
2010251741.tif 000004
【図３】
2010251741.tif 000005
【図４】
2010251741.tif 000006
【図５】
2010251741.tif 000007
【図６】
2010251741.tif 000008
【図７】
2010251741.tif 000009
【図８】
2010251741.tif 000010
【図１０】
2010251741.tif 000011
【図９】
2010251741.tif 000012