(57)【要約】【課題】容量電極２８及び容量配線２６の何れに寸法誤差が生じたとしても、表示品位の低下を抑制する。【解決手段】液晶表示装置１は、容量電極２８と、容量配線２６の電極部２７とによって形成された複数の補助容量５０を備える。複数の補助容量５０は、補助容量５０を構成する容量電極２８の面積が電極部２７よりも小さい第１補助容量５１と、補助容量５０を構成する容量電極２８の面積が電極部２７よりも大きい第２補助容量５２とによって構成されている。【選択図】図１
2010266627.tif 000002
【特許請求の範囲】
【請求項１】
複数の容量電極と、
上記複数の容量電極にそれぞれ対向して配置された複数の電極部を有する容量配線と、
互いに対向する上記容量電極及び上記電極部によって形成された複数の補助容量とを備えた液晶表示装置であって、
上記複数の補助容量は、該補助容量を構成する上記容量電極の面積が上記電極部よりも小さい第１補助容量と、該補助容量を構成する上記容量電極の面積が上記電極部よりも大きい第２補助容量とによって構成されている
ことを特徴とする液晶表示装置。
【請求項２】
請求項１に記載された液晶表示装置において、
最小の表示単位である画素を複数備え、
上記各画素には、上記第１補助容量及び第２補助容量の双方が設けられている
ことを特徴とする液晶表示装置。
【請求項３】
請求項１に記載された液晶表示装置において、
最小の表示単位である画素を複数備え、
上記各画素には、上記第１補助容量又は第２補助容量が設けられている
ことを特徴とする液晶表示装置。
【請求項４】
請求項１乃至３の何れか１つに記載された液晶表示装置において、
上記第１補助容量は、上記第２補助容量と同じ数だけ設けられている
ことを特徴とする液晶表示装置。
【請求項５】
請求項１乃至４の何れか１つに記載された液晶表示装置において、
上記容量電極は、半導体層によって構成されている
ことを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、補助容量を有する液晶表示装置に関するものである。
【背景技術】
【０００２】
アクティブマトリクス型の液晶表示装置には、補助容量を各画素毎に設けることが一般に知られている。
【０００３】
ここで、上記液晶表示装置は、多数のＴＦＴ（Thin-Film Transistor：薄膜トランジスタ）が形成されたＴＦＴ基板と、これに対向する対向基板と、これらの各基板の間に封入された液晶層とを有している。
【０００４】
対向基板には、カラーフィルタやＩＴＯ（Indium Tin Oxide）等からなる共通電極が形成されている。一方、ＴＦＴ基板には、複数のゲート配線及びソース配線が全体として格子状に形成されると共に、複数の容量配線が上記ゲート配線に沿って形成されている。
【０００５】
また、ＴＦＴのドレイン電極は、上記共通電極との間で液晶容量（ＣＬ）を形成する画素電極に接続されおり、ソース配線から画素にデータ信号が書き込まれると、画素電極と対向電極との間に配置された液晶層に、当該データ信号に応じた電圧が印加されて表示が行われる。
【０００６】
さらに、ＴＦＴのドレイン電極は、容量配線や隣接するゲート配線との間で補助容量（Ｃｓ）を形成する容量電極にも接続されている。画素の全体の容量（Ｃｐ）は、液晶容量（ＣＬ）と補助容量（Ｃｓ）とその他の寄生容量とから構成される。補助容量（Ｃｓ）は、書き込まれたデータ信号に応じた電荷を保持し、その大きな容量値で液晶容量（ＣＬ）の保持電荷を補って、液晶層に印加される電圧を安定化させる。
【０００７】
容量配線に印加される電圧は、共通電極に印加する電圧（Ｖｃｏｍ）であってもよいし、その他の電圧（Ｖｃｓ）であってもよい。容量配線に、電圧（Ｖｃｏｍ）とは独立して電圧（Ｖｃｓ）を印加することのできる場合には、以下の効果が得られる。
【０００８】
すなわち、電圧（Ｖｃｓ）を、正極性データの供給時に、ＴＦＴのＯＮ時よりもＯＦＦ時の方が大きくなるように変化させることにより、容量配線から補助容量（Ｃｓ）を介して画素電極の電位を上昇させるように変動させる、いわゆる突き上げ効果が得られる。一方、電圧（Ｖｃｓ）を、負極性データの供給時に、ＴＦＴのＯＮ時よりもＯＦＦ時のほうが小さくなるように変化させることにより、容量配線から補助容量（Ｃｓ）を介して画素電極の電位を低下させるように変動させる、いわゆる突き下げ効果が得られる。
【０００９】
この突き上げ効果および突き下げ効果によって、データ信号の電圧よりも大きな電圧を液晶層に印加することが可能となる。
【００１０】
ここで、特許文献１には、図１１に示すように、補助容量１０５を有する液晶表示装置１００が開示されている。この特許文献１の液晶表示装置１００では、ゲート配線１０１と画素電極１０２とが重なる領域に補助容量１０５が形成されている。尚、液晶表示装置１００には、ゲート配線１０１に交差するソース配線１０３と、上記ゲート配線１０１、ソース配線１０３及び画素電極１０２に接続されたＴＦＴ１０４とが形成されている。
【００１１】
そして、画素電極１０２のうち補助容量１０５を構成する部分が、ゲート配線１０１を当該ゲート配線１０１の幅方向の全体を覆っている。そのことにより、補助容量１０５を構成する画素電極１０２にエッチング誤差による寸法誤差（寸法シフト）があっても、表示品位の低下を抑制するようにしている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００１−２７２６９４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかし、上記特許文献１の液晶表示装置では、画素電極の寸法誤差のみを考慮しているが、ゲート配線に寸法誤差が生じた場合には、補助容量の容量値に直接に影響を与える結果、表示品位が低下する問題がある。特に、上述のような、いわゆる突き上げ効果を得るようにした液晶表示装置では、上述の電極又は配線の寸法誤差によって、表示画面にやや暗い領域が局所的に生じる結果、表示ムラとして視認されてしまう問題がある。
【００１４】
本発明は、斯かる諸点に鑑みてなされたものであり、その目的とするところは、補助容量を構成する容量電極及び容量配線の何れに寸法誤差が生じたとしても、表示品位の低下を抑制することにある。
【課題を解決するための手段】
【００１５】
上記の目的を達成するために、本発明に係る液晶表示装置は、複数の容量電極と、上記複数の容量電極にそれぞれ対向して配置された複数の電極部を有する容量配線と、互いに対向する上記容量電極及び上記電極部によって形成された複数の補助容量とを備えた液晶表示装置であって、上記複数の補助容量は、該補助容量を構成する上記容量電極の面積が上記電極部よりも小さい第１補助容量と、該補助容量を構成する上記容量電極の面積が上記電極部よりも大きい第２補助容量とによって構成されている。
【００１６】
さらに、最小の表示単位である画素を複数備え、上記各画素には、上記第１補助容量及び第２補助容量の双方が設けられていてもよい。
【００１７】
また、最小の表示単位である画素を複数備え、上記各画素には、上記第１補助容量又は第２補助容量が設けられていてもよい。
【００１８】
さらに、上記第１補助容量は、上記第２補助容量と同じ数だけ設けられていることが好ましい。
【００１９】
上記容量電極は、半導体層によって構成されていてもよい。
【００２０】
−作用−
次に、本発明の作用について説明する。
【００２１】
本発明に係る液晶表示装置は、第１補助容量と第２補助容量とからなる複数の補助容量を備えている。そして、第１補助容量の容量電極の面積は、容量配線の電極部よりも小さい一方、第２補助容量の容量電極の面積は、容量配線の電極部よりも大きい。したがって、容量配線の電極部及び容量電極の何れかに製造段階で寸法誤差が生じたとしても、第１補助容量及び第２補助容量の一方のみに容量値の変化が生じることとなるため、装置全体として補助容量の容量値は大きく変化しない。そのため、複数の液晶表示装置において、全体として補助容量の容量値のばらつきを低減することが可能になる。その結果、表示ムラを低減して、表示品位の低下を抑制することができる。
【００２２】
例えば、容量電極に寸法誤差が生じてその面積が僅かに小さくなった場合、第１補助容量では、容量電極の面積が容量配線の電極部よりも小さく、且つその容量電極の全体が上記電極部に重なっているために、この第１補助容量の容量値は小さくなってしまう。しかし、第２補助容量では、容量電極の面積が容量配線の電極部よりも大きく、且つ容量電極が上記電極部からはみ出しているために、容量電極の面積が僅かに小さくなったとしても容量電極と上記電極部とが重なっている領域の面積は変わらず、その容量値は変化しない。
【００２３】
つまり、容量電極に寸法誤差が生じてその面積が僅かに小さくなった場合でも、第２補助容量の容量値を一定に維持できるため、全ての補助容量の容量値の変化が低減されることとなる。また、これは、容量配線の電極部の面積が変化した場合についても、同様である。
【００２４】
さらに、液晶表示装置の各画素に、第１補助容量及び第２補助容量の双方を設けた場合には、各画素において、それぞれ補助容量の容量値の変化が低減される。また、各画素における容量値の変化が同じになるため、表示品位の低下が抑制される。
【００２５】
また、液晶表示装置の各画素に、第１補助容量又は第２補助容量を設けた場合には、１つの画素に１つの補助容量を形成すればよいので、画素の構造を簡単にして、画素の微細化を図る場合には好適である。
【００２６】
また、第１補助容量を第２補助容量と同じ数だけ設けるようにすれば、容量電極及び電極部の何れに寸法誤差等が生じた場合であっても、補助容量の容量値の変化度合いは同じ程度に小さくなる。
【００２７】
また、容量電極を半導体層によって構成すれば、例えば半導体スイッチング素子を構成する半導体層を用いて容量電極を形成することが可能になる。
【発明の効果】
【００２８】
本発明によれば、第１補助容量の容量電極の面積を容量配線の電極部よりも小さくする一方、第２補助容量の容量電極の面積を上記電極部よりも大きくするようにしたので、上記電極部及び容量電極の何れかに製造段階で寸法誤差が生じたとしても、第１補助容量及び第２補助容量の一方のみに容量値の変化が生じることとなるため、装置全体として補助容量の容量値の変化を低減することができる。その結果、表示ムラを低減して、表示品位の低下を抑制することができる。
【図面の簡単な説明】
【００２９】
【図１】図１は、本実施形態１の液晶表示装置の画素を拡大して示す平面図である。
【図２】図２は、図１におけるII−II線断面図である。
【図３】図３は、２つの画素の一部を拡大して模式的に示す平面図である。
【図４】図４は、参考例としての液晶表示装置における補助容量を模式的に示す平面図である。
【図５】図５は、参考例としての液晶表示装置における補助容量を模式的に示す平面図である。
【図６】図６は、参考例としての液晶表示装置の表示状態を示す平面図である。
【図７】図７は、本実施形態２の液晶表示装置の画素を拡大して示す平面図である。
【図８】図８は、１つの画素の一部を拡大して模式的に示す平面図である。
【図９】図９は、参考例としての液晶表示装置の補助容量を模式的に示す平面図である。
【図１０】図１０は、参考例としての液晶表示装置の補助容量を模式的に示す平面図である。
【図１１】図１１は、従来の液晶表示装置の画素を拡大して示す平面図である。
【発明を実施するための形態】
【００３０】
以下、本発明の実施形態を図面に基づいて詳細に説明する。尚、本発明は、以下の実施形態に限定されるものではない。
【００３１】
《発明の実施形態１》
図１〜図３は、本発明の実施形態１を示している。
【００３２】
図１は、本実施形態１の液晶表示装置の画素を拡大して示す平面図である。図２は、図１におけるII−II線断面図である。また、図３は、２つの画素の一部を拡大して模式的に示す平面図である。
【００３３】
−液晶表示装置の構成−
まず、液晶表示装置１の構成について説明する。
【００３４】
液晶表示装置１は、図２に示すように、アクティブマトリクス基板としての第１基板であるＴＦＴ基板２０と、ＴＦＴ基板２０に対向して配置された第２基板である対向基板３０と、ＴＦＴ基板２０及び対向基板３０の間に設けられた液晶層４０とを有する。
【００３５】
また、液晶表示装置１は、画像が表示される領域である表示領域（不図示）と、その周囲に設けられた額縁状の非表示領域（不図示）とを有している。表示領域には、図１に拡大して示すように、マトリクス状に配置された複数の画素１０が形成されている。ここで、画素１０は、最小の表示単位である。
【００３６】
（対向基板の構成）
対向基板３０は、ガラス等からなる透明基板３１に形成されたブラックマトリクス２１、カラーフィルタ層２２、及び共通電極２３等を有している。ブラックマトリクス２１は、例えばＭｏ等の金属膜や、カーボン粒子等が分散された樹脂からなる遮光膜であって、透明基板３１の液晶層４０側の表面に形成されている。さらに、ブラックマトリクス２１は、各画素１０の間を遮光するように配置され、全体として格子状に形成されている。
【００３７】
カラーフィルタ層２２は、赤色（Ｒ）の着色層２２ｒと、緑色（Ｇ）の着色層２２ｇと、青色（Ｂ）の着色層２２ｂとにより構成され、透明基板３１の液晶層４０側の表面に、上記ブラックマトリクス２１を覆うように形成されている。また、着色層２２ｒ，２２ｇ，２２ｂは、例えば行方向（図２で左右方向）に順番に並んで形成されている。そして、隣り合う着色層２２ｒ，２２ｇ，２２ｂ同士の境界が、上記ブラックマトリクス２１によって遮光されている。
【００３８】
共通電極２３は、上記カラーフィルタ層２２を覆うように、透明基板３１に一様に形成されている。共通電極２３は、例えばＩＴＯ等によって形成されている。さらに、透明基板３１には、共通電極２３の表面からＴＦＴ基板２０側へ突出した柱状スペーサ２４が複数形成されている。柱状スペーサ２４は、ブラックマトリクス２１と重なる領域に配置されると共に、その先端がＴＦＴ基板２０に当接することによって、液晶層４０の厚み（セルギャップ）を規定している。
【００３９】
また、液晶層４０は、上記ＴＦＴ基板２０と対向基板３０との間に設けられたシール部材（不図示）によって封止されている。シール部材は、例えば紫外線硬化樹脂等によって構成され、液晶層４０の周囲を取り囲んでいる。液晶層には、例えばネマチック液晶材料等を適用することが可能である。
【００４０】
（ＴＦＴ基板の構成）
ＴＦＴ基板２０は、ガラス等からなる透明基板３２を有している。透明基板３２には、図１に示すように、互いに並行して延びる複数のソース配線１６と、これらに直交して延びる複数のゲート配線１４とが形成されている。すなわち、ゲート配線１４及びソース配線１６からなる配線群は、全体として格子状に形成されている。また、隣り合うゲート配線１４同士の間には、当該ゲート配線１４に沿って延びる容量配線２６がそれぞれ配置されている。
【００４１】
そして、本実施形態の画素１０は、容量配線２６と、ソース配線１６とによって区画される矩形状の領域に形成されている。各画素１０には、半導体スイッチング素子であるＴＦＴ５と、これに接続された画素電極１８とが形成されている。ＴＦＴ５は、ゲート配線１４とソース配線１６とが交差する領域に形成されている。
【００４２】
画素電極１８の周縁部は、当該画素電極１８が配置されている画素１０を区画している容量配線２６の一部と、ソース配線１６の一部とに、それぞれ重なっている。このことにより、画素１０の開口率を高めるようになっている。
【００４３】
また、透明基板３２における液晶層４０側の表面には、図２に示すように、オーバーコート膜１１が一様に形成されている。オーバーコート膜１１の表面には、ＴＦＴ５を構成するシリコン等の半導体層１２が形成されている。半導体層１２の一部は、図１に示すように、ソース配線１６に重なって延びており、その画素１０の内側へ延びた一端に、容量電極２８が形成されている。すなわち、容量電極２８は、半導体層１２によって構成され、各画素１０に対応してそれぞれ設けられている。また、容量電極２８は矩形島状に形成されている。
【００４４】
さらに、オーバーコート膜１１の表面には、半導体層１２及び容量電極２８を覆うようにゲート絶縁膜１３が形成されている。ゲート絶縁膜１３の表面には、上記ゲート配線１４と、容量配線２６とが形成されている。
【００４５】
ゲート配線１４は、図１に示すように、環状に形成された環状部３４が所定間隔で複数配置された構成を有している。環状部３４は、それぞれソース配線１６に重なる領域に配置されている。そして、環状部３４のうち、半導体層１２と重なる領域がゲート電極１４ａを構成している。このため、ＴＦＴ５は、２つのゲート電極１４ａを有している。
【００４６】
容量配線２６は、図１に示すように、上記複数の容量電極２８にそれぞれ対向して配置された複数の電極部２７を有している。電極部２７は容量配線２６と一体に形成され、ゲート配線１４と同じ例えばアルミニウム等の金属材料によって構成されている。こうして、互いに対向する容量電極２８及び電極部２７によって、補助容量５０が形成されている。
【００４７】
さらに、ゲート絶縁膜１３の表面には、容量配線２６、電極部２７、及びゲート配線１４を覆う第１層間絶縁膜１５が形成されている。この第１層間絶縁膜１５及びゲート絶縁膜１３には、コンタクトホール４１，４２が形成されている。コンタクトホール４１は、半導体層１２における容量電極２８とは反対側の端部領域（つまりソース領域）に形成されている。一方、コンタクトホール４２は、半導体層１２における容量電極２８側の領域（つまりドレイン領域）に形成されている。
【００４８】
第１層間絶縁膜１５の表面には、ソース配線１６及びドレイン電極１９が形成されている。ソース配線１６は、コンタクトホール４１を介して上記半導体層１２に接続されている。こうして、ＴＦＴ５は、ソース配線１６及びゲート配線１４に接続されている。
【００４９】
一方、ドレイン電極１９の一端は、コンタクトホール４２を介して上記半導体層１２に接続されている。ドレイン電極１９の他端は、電極部２７が形成されている領域に配置されている。
【００５０】
さらに、第１層間絶縁膜１５の表面には、上記ソース配線１６及びドレイン電極１９を覆う第２層間絶縁膜１７が形成されている。第２層間絶縁膜１７には、上記ドレイン電極１９の他端が配置されている領域において、コンタクトホール４３が形成されている。
【００５１】
第２層間絶縁膜１７の表面には、上記画素電極１８が形成されている。画素電極１８は、コンタクトホール４３を介してドレイン電極１９に接続されている。
【００５２】
（補助容量の構成）
そして、上記液晶表示装置１に形成されている複数の補助容量５０は、第１補助容量５１と、第２補助容量５２とによって構成されている。
【００５３】
第１補助容量５１は、図１に示すように、当該第１補助容量５１を構成する容量電極２８の面積が、当該第１補助容量５１を構成する電極部２７の面積よりも小さくなっている。電極部２７は容量電極２８よりも一回り大きくなっており、その電極部２７の周縁部分は容量電極２８に重なっていない。
【００５４】
第２補助容量５２は、当該第２補助容量５２を構成する容量電極２８の面積が、当該第２補助容量５２を構成する電極部２７の面積よりも大きくなっている。容量電極２８は電極部２７よりも一回り大きくなっており、その容量電極２８の周縁部分は電極部２７に重なっていない。
【００５５】
各画素１０には、第１補助容量５１又は第２補助容量５２が設けられている。言い換えれば、液晶表示装置１の画素１０は、第１補助容量５１が設けられている画素１０と、第２補助容量５２が設けられている画素１０とにより構成されている。また、第１補助容量５１及び第２補助容量５２は、行方向（図１で左右方向）に交互に配置されている。そうして、液晶表示装置１の全体で、第１補助容量５１は、第２補助容量５２と同じ数だけ設けられている。
【００５６】
また、容量配線２６には、面積が比較的大きい電極部２７と、それよりも面積が小さい電極部２７とが、容量配線２６が延びる方向に交互に配置されている。一方、容量電極２８には、面積が比較的大きい容量電極２８と、それよりも面積が小さい容量電極２８とが、容量配線２６が延びる方向に交互に配置されている。そして、上記比較的面積が大きい電極部２７と、上記比較的面積が小さい容量電極２８とが対向する一方、比較的面積が小さい電極部２７と、比較的面積が大きい容量電極２８とが対向するように、それぞれ配置されている。
【００５７】
本実施形態の液晶表示装置１は、ＴＦＴ基板２０と対向基板３０とを、シール部材及び液晶層４０を介して貼り合わせることによって製造する。ＴＦＴ基板２０を製造する工程には、上記第１補助容量５１及び第２補助容量５２を製造する工程が含まれる。これらの第１補助容量５１及び第２補助容量５２は、フォトリソグラフィ及びエッチングによって所定の形状にパターニングすることが可能である。このことにより、容量電極２８は、半導体層１２と同時に形成される一方、電極部２７を含む容量配線２６は、ゲート配線１４と同時に形成されることとなる。
【００５８】
−液晶表示装置の作動−
上記液晶表示装置１は、ゲート配線１４を介して走査信号がＴＦＴ５に供給され、そのＴＦＴ５がＯＮになった状態で、ソース配線１６からデータ信号がＴＦＴ５を介して画素電極１８に供給される。そのことにより、画素電極１８と共通電極２３との間で液晶容量（ＣＬ）が形成される結果、所定の表示が行われる。
【００５９】
このとき、データ信号が容量電極２８にも供給されるため、当該容量電極２８と、容量配線２６の電極部２７との間で、補助容量５０（Ｃｓ）が形成される。補助容量５０（Ｃｓ）は、書き込まれたデータ信号に応じた電荷を保持し、その容量値により液晶容量（ＣＬ）の保持電荷を補って、液晶層４０に印加される電圧を安定化させる。
【００６０】
容量配線２６に印加される電圧は、共通電極２３に印加する電圧（Ｖｃｏｍ）であってもよいが、本実施形態では、共通電極２３に印加する電圧とは別の電圧（Ｖｃｓ）を独立して印加するようになっている。そのことによって、いわゆる突き上げ効果が得られるようになっている。
【００６１】
すなわち、容量配線２６に印加する電圧（Ｖｃｓ）を、正極性データの供給時に、ＴＦＴ５のＯＮ時よりもＯＦＦ時の方が大きくなるように変化させることにより、容量配線２６から補助容量５０（Ｃｓ）を介して画素電極の電位を上昇させるように変動させる。
【００６２】
一方、上記電圧（Ｖｃｓ）を、負極性データの供給時に、ＴＦＴ５のＯＮ時よりもＯＦＦ時のほうが小さくなるように変化させることにより、容量配線２６から補助容量５０（Ｃｓ）を介して画素電極１８の電位を低下させるように変動させる、いわゆる突き下げ効果が得られることとなる。
【００６３】
この突き上げ効果および突き下げ効果によって、データ信号の電圧よりも大きな電圧を液晶層４０に印加することが可能となる。
【００６４】
−実施形態１の効果−
ここで、図４及び図５は、参考例としての液晶表示装置１００の補助容量を模式的に示す平面図である。図４及び図５に示す液晶表示装置１００は、各画素１１０に補助容量１５０が１つずつ設けられている。
【００６５】
そして、図４に示す液晶表示装置１００では、各画素１１０において、容量配線１２６の電極部１２７の面積が容量電極１２８よりもそれぞれ大きくなっている。したがって、容量配線１２６の電極部１２７に製造段階で寸法誤差が僅かに生じた場合には、電極部１２７と容量電極１２８との重なり面積に変化が無いために、補助容量１５０の容量値（Ｃｓ）も変化はない。しかし、容量電極１２８に製造段階で寸法誤差が僅かに生じた場合には、その誤差が電極部１２７と容量電極１２８との重なり面積に直接に影響を与えるため、各画素１１０の全体として補助容量１５０の容量値（Ｃｓ）が大きく変化してしまう。
【００６６】
一方、図５に示す液晶表示装置１００では、各画素１１０において、容量配線１２６の電極部１２７の面積が容量電極１２８よりもそれぞれ小さくなっている。したがって、容量電極１２８に製造段階で寸法誤差が僅かに生じた場合には、電極部１２７と容量電極１２８との重なり面積に変化が無いために、補助容量１５０の容量値（Ｃｓ）も変化はない。しかし、容量配線１２６の電極部１２７に製造段階で寸法誤差が僅かに生じた場合には、その誤差が電極部１２７と容量電極１２８との重なり面積に直接に影響を与えるため、各画素１１０の全体として補助容量１５０の容量値（Ｃｓ）が大きく変化してしまう。
【００６７】
すなわち、図４及び図５に示すように、各画素１１０の全てにおいて容量電極１２８の面積が電極部１２７よりも小さい場合、又は各画素１１０の全てにおいて容量電極１２８の面積が電極部１２７よりも大きい場合には、容量電極１２８及び電極部１２７の何れかに寸法誤差が生じたときに、補助容量１５０の容量値（Ｃｓ）の変化が大きくなってしまう。その結果、複数の液晶表示装置１００において、全体として補助容量１５０の容量値（Ｃｓ）のばらつきが増大してしまう。
【００６８】
そのため、参考例における液晶表示装置１００の平面図である図６に示すように、補助容量１５０の容量値（Ｃｓ）のばらつきによって液晶層への印加電圧がばらつく結果、表示領域１３０において表示ムラ１３１が顕著に生じてしまうこととなる。
【００６９】
これに対し、本実施形態１によると、模式図である図３にも示すように、複数の補助容量５０を第１補助容量５１と第２補助容量５２とによって構成し、その第１補助容量５１の容量電極２８の面積を容量配線２６の電極部２７よりも小さくする一方、第２補助容量５２の容量電極２８の面積を上記電極部２７よりも大きくするようにしたので、上記電極部２７及び容量電極２８の何れかに製造段階で寸法誤差が生じたとしても、第１補助容量５１及び第２補助容量５２の一方のみに容量値の変化が生じることとなるため、装置全体として補助容量５０の容量値（Ｃｓ）の変化を低減することができる。言い換えれば、容量電極２８又は電極部２７の寸法誤差による補助容量５０の容量値（Ｃｓ）の変動リスクを分散させることができる。その結果、全体として補助容量５０の容量値（Ｃｓ）のばらつきを低減して表示ムラを低減できるため、表示品位の低下を抑制することができる。
【００７０】
例えば、容量電極２８に寸法誤差が生じてその面積が僅かに小さくなった場合、第１補助容量５１では、容量電極２８の面積が容量配線２６の電極部２７よりも小さく、且つその容量電極２８の全体が上記電極部２７に重なっているために、この第１補助容量５１の容量値は小さくなってしまう。しかし、第２補助容量５２では、容量電極２８の面積が容量配線２６の電極部２７よりも大きく、且つ容量電極２８が上記電極部２７からはみ出しているために、容量電極２８の面積が僅かに小さくなったとしても容量電極２８と上記電極部２７とが重なっている領域の面積は変わらず、その容量値は変化しない。
【００７１】
つまり、容量電極２８に寸法誤差が生じてその面積が僅かに小さくなった場合でも、第２補助容量５２の容量値を一定に維持できるため、全ての補助容量５０の容量値（Ｃｓ）の変化が低減されることとなる。また、これは、容量配線２６の電極部２７の面積が変化した場合についても、同様である。
【００７２】
さらに、各画素１０に、第１補助容量５１及び第２補助容量５２の何れか一方を設けるようにしたので、１つの画素１０に１つの補助容量５０（つまり、第１補助容量５１又は第２補助容量５２）を形成すればよいので、画素１０の構造を簡単にして、画素１０の微細化を容易に図ることが可能になる。
【００７３】
また、容量電極２８を半導体層１２によって構成したので、ＴＦＴ５を構成する半導体層１２を用いて、これと同じ工程で同時に容量電極２８を形成することができる。
【００７４】
さらに、第１補助容量５１を第２補助容量５２と同じ数だけ設けるようにしたので、容量電極２８及び電極部２７の何れに寸法誤差等が生じた場合であっても、補助容量５０の容量値（Ｃｓ）の変化度合いを同じ程度に小さくすることができる。
【００７５】
さらにまた、本実施形態の構成では、補助容量５０の容量値（Ｃｓ）のばらつきを低減するために、上記従来のように画素電極１０２同士の隙間を配線１０１に重ならないように配置する必要がないため、画素電極１８同士の隙間を容量配線２６及びソース配線１６に重ねて配置することができる。その結果、画素１０の開口率を高めることができる。
【００７６】
《発明の実施形態２》
図７及び図８は、本発明の実施形態２を示している。
【００７７】
図７は、本実施形態２の液晶表示装置１の画素１０を拡大して示す平面図である。図８は、１つの画素１０の一部を拡大して模式的に示す平面図である。尚、以降の各実施形態では、図１〜図３と同じ部分については同じ符号を付して、その詳細な説明を省略する。
【００７８】
−液晶表示装置の構成−
上記実施形態１では、各画素１０に第１補助容量５１又は第２補助容量５２を設けたのに対し、本実施形態２は、図７に示すように、各画素１０に第１補助容量５１及び第２補助容量５２の双方を設けるようにしたものである。
【００７９】
すなわち、図７及び図８に示すように、第１補助容量５１は、容量配線２６の電極部２７ａと、容量電極２８ａとによって構成されている。一方、第２補助容量５２は、容量配線２６の電極部２７ｂと、容量電極２８ｂとによって構成されている。
【００８０】
そして、第１補助容量５１では、容量電極２８ａの面積が電極部２７ａの面積よりも小さくなっている。一方、第２補助容量５２では、容量電極２８ｂの面積が電極部２７ｂの面積よりも大きくなっている。
【００８１】
容量電極２８ａ，２８ｂは、半導体層１２の一端から二股状に分かれて形成され、互いに容量配線２６が延びる方向に並んで配置されている。そして、容量電極２８ａの面積は、容量電極２８ｂよりも小さくなっている。
【００８２】
一方、容量配線２６の電極部２７ａ，２７ｂは、容量配線２６が延びる方向に交互に並んで配置され、当該容量配線２６と一体に形成されている。そして、電極部２７ａの面積は、電極部２７ｂよりも大きくなっている。
【００８３】
そうして、比較的面積が大きい電極部２７ａと、これよりも面積が小さい容量電極２８ａとが互いに対向して配置され、これらによって第１補助容量５１が形成されている。また、比較的面積が小さい電極部２７ｂと、これよりも面積が大きい容量電極２８ｂとが互いに対向配置され、これらによって第２補助容量５２が形成されている。
【００８４】
これらの第１補助容量５１及び第２補助容量５２には、同じデータ信号が同時に供給される。この第１補助容量５１及び第２補助容量５２の容量値の合計によって、画素１０の補助容量５０（Ｃｓ）が形成されることとなる。
【００８５】
−実施形態２の効果−
ここで、図９及び図１０は、参考例としての液晶表示装置１００の補助容量を模式的に示す平面図である。図９及び図１０に示す液晶表示装置１００は、各画素１１０に補助容量１５０が１つずつ設けられている。
【００８６】
図９に示す液晶表示装置１００では、各画素１１０において、容量配線１２６の電極部１２７の面積が容量電極１２８よりもそれぞれ大きくなっている。したがって、電極部１２７に寸法誤差が僅かに生じた場合には、補助容量１５０の容量値（Ｃｓ）も変化はないが、容量電極１２８に寸法誤差が僅かに生じた場合には、各画素１１０の全体として補助容量１５０の容量値（Ｃｓ）が大きく変化してしまう。
【００８７】
一方、図１０に示す液晶表示装置１００では、各画素１１０において、容量配線１２６の電極部１２７の面積が容量電極１２８よりもそれぞれ小さくなっている。したがって、容量電極１２８に寸法誤差が僅かに生じた場合には、補助容量１５０の容量値（Ｃｓ）も変化はないが、容量配線１２６の電極部１２７に寸法誤差が僅かに生じた場合には、各画素１１０の全体として補助容量１５０の容量値（Ｃｓ）が大きく変化してしまう。
【００８８】
すなわち、これらの場合には、容量電極１２８及び電極部１２７の何れかに寸法誤差が生じたときに、補助容量１５０の容量値（Ｃｓ）の変化が大きくなる結果、複数の液晶表示装置１００において、全体として補助容量１５０の容量値（Ｃｓ）のばらつきが増大してしまう。
【００８９】
そのため、参考例における液晶表示装置１００の平面図である図６に示すように、補助容量１５０の容量値（Ｃｓ）のばらつきにより、表示領域１３０において表示ムラ１３１が顕著に生じてしまうこととなる。
【００９０】
これに対し、本実施形態２によると、模式図である図８にも示すように、上記実施形態１と同様に、複数の補助容量５０を第１補助容量５１と第２補助容量５２とによって構成したので、上記電極部２７及び容量電極２８の何れかに製造段階で寸法誤差が生じたとしても、第１補助容量５１及び第２補助容量５２の一方のみに容量値の変化が生じることとなるため、装置全体として補助容量５０の容量値（Ｃｓ）の変化を低減することができる。言い換えれば、容量電極２８又は電極部２７の寸法誤差による補助容量５０の容量値（Ｃｓ）の変動リスクを分散させることができる。その結果、全体として補助容量５０の容量値（Ｃｓ）のばらつきを低減して表示ムラを低減できるため、表示品位の低下を抑制することができる。
【００９１】
さらに、本実施形態の構成では、補助容量５０の容量値（Ｃｓ）のばらつきを低減するために、上記従来のように画素電極１０２同士の隙間を配線１０１に重ならないように配置する必要がないため、画素電極１８同士の隙間を容量配線２６及びソース配線１６に重ねて配置することができる。その結果、画素１０の開口率を高めることができる。
【００９２】
さらにまた、液晶表示装置の各画素１０に、第１補助容量５１及び第２補助容量５２の双方を設けるようにしたので、各画素１０において、それぞれ補助容量５０の容量値（Ｃｓ）の変化を低減することができる。加えて、各画素１０における補助容量５０の容量値（Ｃｓ）の変化が同じになるため、表示ムラの発生をさらに抑制することができる。
【００９３】
《その他の実施形態》
本発明に係る液晶表示装置１の補助容量５０は、第１補助容量５１及び第２補助容量５２によって構成されていればよいので、例えば、図１に示すような第１補助容量５１又は第２補助容量５２が配置されている画素１０と、図７に示すような第１補助容量５１及び第２補助容量５２の双方が配置されている画素１０とが、表示領域に混在しているような構成とすることも可能である。このことによっても、表示ムラを低減して表示品位の低下を抑制できる。
【産業上の利用可能性】
【００９４】
以上説明したように、本発明は、補助容量を有する液晶表示装置について有用である。
【符号の説明】
【００９５】
１      液晶表示装置
５      ＴＦＴ
１０      画素
１２      半導体層
１４      ゲート配線
１６      ソース配線
１８      画素電極
２０      ＴＦＴ基板
２６      容量配線
２７      電極部
２８      容量電極
５０      補助容量
５１      第１補助容量
５２      第２補助容量
【図１】
2010266627.tif 000003
【図２】
2010266627.tif 000004
【図３】
2010266627.tif 000005
【図４】
2010266627.tif 000006
【図５】
2010266627.tif 000007
【図６】
2010266627.tif 000008
【図７】
2010266627.tif 000009
【図８】
2010266627.tif 000010
【図９】
2010266627.tif 000011
【図１０】
2010266627.tif 000012
【図１１】
2010266627.tif 000013