(57)【要約】【課題】信頼性を確保できる高効率の半導体レーザの製造方法を得る。【解決手段】ＧａＡｓ基板１０（半導体基板）上に、ｎ型クラッド層１２（第１導電型半導体層）、活性層１４、ｐ型クラッド層１６（第２導電型半導体層）を順番に積層する。ｐ型クラッド層１６にリッジ２０を形成する。成膜温度６００℃前後の熱ＣＶＤ法により、ｐ型クラッド層１６上にＳｉＮ膜２２（第１の絶縁膜）を形成する。ＳｉＮ膜２２上に、成膜温度３００℃前後のプラズマＣＶＤ法により、ＳｉＮ膜２４（第２の絶縁膜）を形成する。ＳｉＮ膜２４上に電極２６を形成する。【選択図】図３
2010016281.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に、第１導電型半導体層、活性層、第２導電型半導体層を順番に積層する工程と、
前記第２導電型半導体層にリッジを形成する工程と、
前記第２導電型半導体層上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に、前記第１の絶縁膜の成膜温度よりも低い成膜温度で第２の絶縁膜を形成する工程と、
前記第２の絶縁膜上に電極を形成する工程とを備えることを特徴とする半導体レーザの製造方法。
【請求項２】
前記第１の絶縁膜上の共振器中央領域のみに、前記第２の絶縁膜を形成することを特徴とする請求項１に記載の半導体レーザの製造方法。
【請求項３】
前記第１の絶縁膜の成膜温度を５００℃以上とし、
前記第２の絶縁膜の成膜温度を５００℃未満とすることを特徴とする請求項１又は２に記載の半導体レーザの製造方法。
【請求項４】
前記第１の絶縁膜を熱ＣＶＤ法により形成することを特徴とする請求項１又は２に記載の半導体レーザの製造方法。
【請求項５】
前記第１の絶縁膜の膜厚を１００ｎｍ以下とし、
前記第２の絶縁膜の膜厚を５０〜２００ｎｍとすることを特徴とする請求項１又は２に記載の半導体レーザの製造方法。
【請求項６】
前記第１の絶縁膜をＳｉＮ膜とし、
前記第２の絶縁膜をＳｉＯＮ膜又はＳｉＯ２膜とすることを特徴とする請求項１又は２に記載の半導体レーザの製造方法。
【請求項７】
半導体基板上に、第１導電型半導体層、活性層、第２導電型半導体層を順番に積層する工程と、
前記第２導電型半導体層にリッジを形成する工程と、
前記第２導電型半導体層上に絶縁膜を形成する工程と、
共振器端面近傍領域における前記絶縁膜をエッチングして、共振器端面近傍領域における前記絶縁膜の膜厚を、共振器中央領域における前記絶縁膜の膜厚より薄くする工程と、
前記絶縁膜上に電極を形成する工程とを備えることを特徴とする半導体レーザの製造方法。
【請求項８】
出射端面における前記リッジの幅を、反射端面又は共振器中央における前記リッジの幅よりも広くすることを特徴とする請求項１〜７の何れか１項に記載の半導体レーザの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リッジが形成された半導体層が絶縁膜で覆われた半導体レーザの製造方法に関し、特に信頼性を確保できる高効率の半導体レーザの製造方法に関するものである。
【背景技術】
【０００２】
光ディスクシステムに用いられる半導体レーザには、高出力化や高機能化に加え低コスト化が強く求められている。この要求に応えるため、１回の結晶成長で所望の特性が得られる以下の半導体レーザの製造方法が用いられている。まず、半導体基板上に、第１導電型半導体層、活性層、第２導電型半導体層を順番に積層する。次に、第２導電型半導体層にリッジを形成する。次に、第２導電型半導体層上に絶縁膜を形成し、この絶縁膜上に電極を形成する（例えば、特許文献１参照）。
【０００３】
【特許文献１】特開２００１−１６０６５０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
半導体層は、絶縁膜や電極とは熱膨張係数が異なる。このため、半導体層上に絶縁膜や電極を形成すると、半導体層にストレスが発生する。特に、リッジ型の半導体レーザでは活性層と絶縁膜が近いため、ストレスの影響を受けやすい。このため、活性層に歪が加わって光学特性の変化や結晶欠陥が発生して、信頼性を確保できなかった。
【０００５】
また、リッジ型の半導体レーザでは、リッジとその両側との屈折率差を利用して光を導波路に閉じ込める。このため、リッジの両側において、活性層と絶縁膜との距離が０．３μｍ程度と非常に近くなる。この結果、活性層で生成された光が絶縁膜中まで染み出し、一部が絶縁膜上の電極にまで達し吸収され、半導体レーザの効率が低下する。これを防ぐには、半導体層と電極との間にある絶縁膜を厚くすればよい。しかし、絶縁膜を厚くすると、熱膨張係数の差により活性層に印加される歪が増大される。
【０００６】
また、例えばプラズマＣＶＤ法などにより絶縁膜を成膜すれば、絶縁膜によるストレスを低減することができる。しかし、成膜時にプラズマにより活性層にダメージを与えるため、信頼性を確保できなかった。
【０００７】
本発明は、上述のような課題を解決するためになされたもので、その目的は、信頼性を確保できる高効率の半導体レーザの製造方法を得るものである。
【課題を解決するための手段】
【０００８】
第１の発明は、半導体基板上に、第１導電型半導体層、活性層、第２導電型半導体層を順番に積層する工程と、前記第２導電型半導体層にリッジを形成する工程と、前記第２導電型半導体層上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に、前記第１の絶縁膜の成膜温度よりも低い成膜温度で第２の絶縁膜を形成する工程と、前記第２の絶縁膜上に電極を形成する工程とを備えることを特徴とする半導体レーザの製造方法である。
【０００９】
第２の発明は、半導体基板上に、第１導電型半導体層、活性層、第２導電型半導体層を順番に積層する工程と、前記第２導電型半導体層にリッジを形成する工程と、前記第２導電型半導体層上に絶縁膜を形成する工程と、共振器端面近傍領域における前記絶縁膜をエッチングして、共振器端面近傍領域における前記絶縁膜の膜厚を、共振器中央領域における前記絶縁膜の膜厚より薄くする工程と、前記絶縁膜上に電極を形成する工程とを備えることを特徴とする半導体レーザの製造方法である。
【発明の効果】
【００１０】
本発明により、信頼性を確保できる高効率の半導体レーザを製造することができる。
【発明を実施するための最良の形態】
【００１１】
実施の形態１．
本発明の実施の形態１に係る半導体レーザの製造方法について図面を参照しながら説明する。
【００１２】
まず、図１に示すように、ＧａＡｓ基板１０（半導体基板）上に、ｎ型クラッド層１２（第１導電型半導体層）、活性層１４、ｐ型クラッド層１６（第２導電型半導体層）、コンタクト層１８を順番に積層する。そして、図２に示すように、フォトリソグラフィ及びドライエッチングにより、ｐ型クラッド層１６にリッジ２０を形成する。
【００１３】
次に、図３に示すように、成膜温度６００℃前後の熱ＣＶＤ法により、ｐ型クラッド層１６上に膜厚５０ｎｍのＳｉＮ膜２２（第１の絶縁膜）を形成する。そして、ＳｉＮ膜２２上に、成膜温度３００℃前後のプラズマＣＶＤ法により、膜厚１００ｎｍのＳｉＮ膜２４（第２の絶縁膜）を形成する。
【００１４】
次に、図４に示すように、リッジ２０の上面のＳｉＮ膜２４及びＳｉＮ膜２２を除去してコンタクト層１８を露出させる。そして、全面を覆うように膜厚４００ｎｍ〜５００ｎｍの電極２６及びＡｕメッキ２８を形成する。その他の一般的な工程を経て、本実施の形態に係る半導体レーザが製造される。
【００１５】
なお、この半導体レーザの発振波長は６６０ｎｍ、共振器長は２．２ｍｍ、リッジ２０の光導波路幅は１．５μｍ、ＳｉＮ膜２２，２４の屈折率は２．０である。
【００１６】
図５は、半導体レーザの比較例を示す断面図である。熱ＣＶＤ法により膜厚１００ｎｍのＳｉＮ膜３０を一層だけ形成した点以外は本実施の形態に係る半導体レーザと同様である。図６は、半導体レーザの比較例について、絶縁膜の膜厚に対する劣化率と効率を調べた結果である。７５℃で３５０ｍＷパルスの通電を行なった。この結果から分かるように、ＳｉＮ膜３０の膜厚が１５０ｎｍ以上になると、劣化率が急激に上昇する。一方、ＳｉＮ膜の膜厚が厚くなるにつれて、効率は単調に増加する。従って、比較例では、効率を高く保ちつつ信頼性を確保することが困難である。
【００１７】
これに対し、本実施の形態では絶縁膜を２層にしている。そして、上層のＳｉＮ膜２４の成膜温度を下層のＳｉＮ膜２２の成膜温度よりも低くしている。これにより、上層のＳｉＮ膜２４を厚くしても半導体層に印加されるストレスが低くなるため、信頼性を確保できる。そして、上層のＳｉＮ膜２４を厚くすることで、活性層１４で発生した光が電極２６に吸収されるのを防いで半導体レーザの効率を向上させることができる。また、上層のＳｉＮ膜２４のプラズマＣＶＤ法による成膜時に、下層のＳｉＮ膜２２が有るため、プラズマが半導体層に直接に当たらず、プラズマダメージによる信頼性の低下を防ぐこともできる。
【００１８】
また、本実施の形態では、ＳｉＮ膜２２の成膜温度を６００℃前後とし、ＳｉＮ膜２４の成膜温度を３００℃前後としたが、最適な成膜温度は炉の構成や成膜条件により変化する。ただし、上記の効果を得るためには、ＳｉＮ膜２２の成膜温度を５００℃以上とし、ＳｉＮ膜２４の成膜温度を５００℃未満とする必要がある。
【００１９】
また、熱ＣＶＤ法を用いることで、凹凸が大きいリッジ２０上にＳｉＮ膜２２を低ダメージでカバレッジ性良く成膜することができる。また、リッジ２０を形成する際にｐ型クラッド層１６の表面に膜厚数十ｎｍのダメージ層が形成され、キャリアの不活性化が生じるが、熱ＣＶＤ法のアニール効果でダメージ層の回復やキャリアの活性化を図ることもできる。
【００２０】
また、ＳｉＮ膜２２の成膜温度は６００℃前後と高いため、ＳｉＮ膜２２と半導体層との熱膨張係数差により半導体層に大きなストレスが印加される。そこで、ＳｉＮ膜２２の膜厚を１００ｎｍ以下として、半導体層に印加されるストレスを減少させる。一方、活性層１４で発生した光が電極２６に吸収されるのを防ぐため、ＳｉＮ膜２４の膜厚は５０〜２００ｎｍとする。
【００２１】
また、第１の絶縁膜として耐湿性に優れたＳｉＮ膜２２を用いているが、半導体表面を保護する目的であれば他の材料を用いてもよい。そして、ＳｉＮ膜２４の代わりにＳｉＯＮ膜又はＳｉＯ２膜を用いてもよい。特に、ＳｉＯＮ膜は低ストレス膜を形成しやすいため望ましい。
【００２２】
実施の形態２．
本発明の実施の形態２に係る半導体レーザの製造方法について図面を参照しながら説明する。実施の形態１と同様の構成要素には同じ符号を付し、説明を省略する。
【００２３】
まず、実施の形態１と同様に、ＧａＡｓ基板１０上に、ｎ型クラッド層１２、活性層１４、ｐ型クラッド層１６を順番に積層し、ｐ型クラッド層１６にリッジ２０を形成する。
【００２４】
次に、図７に示すように、ｐ型クラッド層１６上の一面にＳｉＮ膜２２を形成する。そして、図８に示すように、ＳｉＮ膜２２上の共振器中央領域３６のみに、ＳｉＮ膜２２の成膜温度よりも低い成膜温度でＳｉＮ膜２４を形成する。その後、実施の形態１と同様にリッジ２０の上面のＳｉＮ膜２２，２４を除去してコンタクト層１８を露出させた後、電極２６を形成する。その他の一般的な工程を経て、本実施の形態に係る半導体レーザが製造される。
【００２５】
歪が加わりやすい共振器端面近傍領域３４においてＳｉＮ膜２４を形成しないことで、信頼性を確保できる。そして、上共振器中央領域３６にはＳｉＮ膜２４を形成することで、活性層１４で発生した光が電極２６に吸収されるのを防いで半導体レーザの効率を向上させることができる。
【００２６】
実施の形態３．
本発明の実施の形態３に係る半導体レーザの製造方法について図面を参照しながら説明する。実施の形態１と同様の構成要素には同じ符号を付し、説明を省略する。
【００２７】
まず、実施の形態１と同様に、ＧａＡｓ基板１０上に、ｎ型クラッド層１２、活性層１４、ｐ型クラッド層１６を順番に積層し、ｐ型クラッド層１６にリッジ２０を形成する。
【００２８】
次に、図９に示すように、成膜温度６００℃前後の熱ＣＶＤ法により、ｐ型クラッド層１６上にＳｉＮ膜３２（絶縁膜）を形成する。
【００２９】
次に、図１０に示すように、フッ素を含むガスにより、素子端面から２０μｍ〜５０μｍ程度までの共振器端面近傍領域３４におけるＳｉＮ膜３２を膜厚が１００ｎｍ以下になるまでエッチングする。なお、ＳｉＮ膜３２はフッ素を含むガスにより容易にエッチングできるため、一部の領域のみを制御良く薄膜化することができる。
【００３０】
その後、実施の形態１と同様にリッジ２０の上面のＳｉＮ膜３２を除去してコンタクト層１８を露出させた後に電極２６を形成する。その他の一般的な工程を経て、本実施の形態に係る半導体レーザが製造される。
【００３１】
歪が加わりやすい共振器端面近傍領域３４におけるＳｉＮ膜３２の膜厚を共振器中央領域３６におけるＳｉＮ膜３２の膜厚より薄くすることで、信頼性を確保できる。そして、上共振器中央領域３６におけるＳｉＮ膜３２を厚くすることで、活性層１４で発生した光が電極２６に吸収されるのを防いで半導体レーザの効率を向上させることができる。
【００３２】
実施の形態４．
図１１は、本発明の実施の形態４に係る半導体レーザの製造方法を説明するための上面図である。図１２は図１１のＡ−Ａ´における断面図、図１３は図１１のＢ−Ｂ´における断面図である。
【００３３】
出射端面３８におけるリッジ２０の幅を、反射端面４０又は共振器中央４２におけるリッジ２０の幅よりも広くする。ここでは、出射端面３８におけるリッジ２０の幅を２．５μｍ、反射端面４０におけるリッジ２０の幅を１．５μｍとする。ただし、最適なリッジ２０の幅は、活性層１４を含む積層構造により変化するが、高次モードが発生しない幅に設定する必要がある。その他の構成は実施の形態１と同様である。
【００３４】
上記のように出射端面３８におけるリッジ２０の幅を広くすることで、出射端面３８の近傍における素子抵抗を低減することができ、動作時に出射端面３８の近傍における素子温度上昇を抑制することができる。また、リッジ２０の幅を広くすることで、最もストレスの集中するリッジ２０の両側が光分布の中心から離れることになり、実施の形態１に較べ更に素子の信頼性を高めることができる。なお、実施の形態２，３に本実施の形態の構成を組み合わせてもよい。
【００３５】
なお、上記の実施の形態１〜４において光ディスク用半導体レーザについて説明した。しかし、他の材料、例えばＧａＮ、ＩｎＰ、ＡｌＧａＡｓを含む材料を用いた他の用途のレーザに本発明を適用しても、同様の効果を得ることができる。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施の形態１に係る半導体レーザの製造方法を説明するための断面図である。
【図２】本発明の実施の形態１に係る半導体レーザの製造方法を説明するための断面図である。
【図３】本発明の実施の形態１に係る半導体レーザの製造方法を説明するための断面図である。
【図４】本発明の実施の形態１に係る半導体レーザの製造方法を説明するための断面図である。
【図５】半導体レーザの比較例を示す断面図である。
【図６】半導体レーザの比較例について、絶縁膜の膜厚に対する劣化率と効率を調べた結果である。
【図７】本発明の実施の形態２に係る半導体レーザの製造方法を説明するための断面図である。
【図８】本発明の実施の形態２に係る半導体レーザの製造方法を説明するための斜視図である。
【図９】本発明の実施の形態３に係る半導体レーザの製造方法を説明するための断面図である。
【図１０】本発明の実施の形態３に係る半導体レーザの製造方法を説明するための斜視図である。
【図１１】本発明の実施の形態４に係る半導体レーザの製造方法を説明するための上面図である。
【図１２】図１１のＡ−Ａ´における断面図である。
【図１３】図１１のＢ−Ｂ´における断面図である。
【符号の説明】
【００３７】
１０  ＧａＡｓ基板（半導体基板）
１２  ｎ型クラッド層（第１導電型半導体層）
１４  活性層
１６  ｐ型クラッド層（第２導電型半導体層）
２０  リッジ
２２  ＳｉＮ膜（第１の絶縁膜）
２４  ＳｉＮ膜（第２の絶縁膜）
２６  電極
３２  ＳｉＮ膜（絶縁膜）
３４  共振器端面近傍領域
３６  共振器中央領域
３８  出射端面
４０  反射端面
４２  共振器中央
【図１】
2010016281.tif 000003
【図２】
2010016281.tif 000004
【図３】
2010016281.tif 000005
【図４】
2010016281.tif 000006
【図５】
2010016281.tif 000007
【図６】
2010016281.tif 000008
【図７】
2010016281.tif 000009
【図８】
2010016281.tif 000010
【図９】
2010016281.tif 000011
【図１０】
2010016281.tif 000012
【図１１】
2010016281.tif 000013
【図１２】
2010016281.tif 000014
【図１３】
2010016281.tif 000015