(57)【要約】【課題】工程を単純化することのできる水平電界薄膜トランジスタ基板及びその製造方法を提供すること。【解決手段】本発明による液晶表示装置は、基板上に形成されたゲートライン１０２と、ゲートライン１０２とゲート絶縁膜とを介して交差され画素領域を定義するデータライン１０４と、ゲート電極とソース電極とドレイン電極１１２及びソース電極とドレイン電極との間にチャネルを定義する半導体層を含む薄膜トランジスタ（ＴＦＴ）と、基板上に形成された共通ライン１２０と、画素領域に形成された共通電極１２２及び画素領域に共通電極１２２と水平電界を形成するための画素電極１１８を含み、データライン１０４とソース電極及びドレイン電極が不透明導電パターン及び透明導電パターンを備え、画素電極１１８はドレイン電極の透明導電パターンが伸張され形成され、保護膜が透明導電パターンと境界を成し、透明導電パターンを除いた残りの領域に形成されることを特徴とする。【選択図】図２
2010015173.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成されたゲートラインと、前記ゲートラインとゲート絶縁膜とを介して交差され画素領域を定義するデータラインと、ゲート電極とソース電極とドレイン電極及び前記ソース電極とドレイン電極の間にチャネルを定義する半導体層を含む薄膜トランジスタと、前記基板上に形成された共通ラインと、前記画素領域に形成された共通電極及び前記画素領域に前記共通電極と水平電界を形成する画素電極を含み、前記データラインと前記ソース電極及びドレイン電極が不透明導電パターン及び透明導電パターンを備え、
前記画素電極は前記ドレイン電極の前記透明導電パターンが伸張され形成され、保護膜が前記透明導電パターンと境界を成し、前記透明導電パターンを除いた残りの領域に形成されることを特徴とする液晶表示装置。
【請求項２】
前記画素電極が前記ゲート絶縁膜を介して前記共通電極の一部分と重畳され形成されたストレージキャパシタをさらに含むことを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記ゲートラインとゲート電極と共通ライン及び共通電極がMo、Ti、Cu、AlNd、Al、Cr、Mo合金、Cu合金、Al合金の中の一つで形成された単一層構造か、または、これらの中少なくとも二つの層を備えた多重層構造かの何れか一つの構造を含むことを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
前記ゲートラインと共通ライン及びデータラインと接続されたパッドをさらに含み、前記パッドは前記ゲートライン及び共通ラインと共に前記基板上に形成されたパッド下部電極と、前記ゲート絶縁膜を貫通して前記パッド下部電極を露出させるコンタクトホール及び前記コンタクトホールを通じて前記パッド下部電極と接続され、前記透明導電パターンで形成されたパッド上部電極とを含むことを特徴とする請求項１に記載の液晶表示装置。
【請求項５】
前記データパッドのパッド下部電極から伸張され形成されたデータリンクと、前記ゲート絶縁膜を貫通して前記データリンクを露出させる第２コンタクトホールと、前記データラインの透明導電パターンから伸張され前記第２コンタクトホールを通じて前記データリンクと接続されたコンタクト電極とを含むことを特徴とする請求項４に記載の液晶表示装置。
【請求項６】
前記コンタクト電極がパッド上部電極と一体化された構造で形成されることを特徴とする請求項５に記載の液晶表示装置。
【請求項７】
前記透明導電パターンが前記不透明導電パターンを包むように形成されることを特徴とする請求項５に記載の液晶表示装置。
【請求項８】
前記不透明導電パターンがMo、Ti、Cu、AlNd、Al、Cr、Mo合金、Cu合金、Al合金の中の一つで形成された単一層構造か、または、これらの中少なくとも二つの層を備えた多重層構造かの何れか一つの構造を含むことを特徴とする請求項１に記載の液晶表示装置。
【請求項９】
前記パッド上部電極及びコンタクト電極が前記保護膜と境界を成すことを特徴とする請求項５に記載の液晶表示装置。
【請求項１０】
前記共通ラインが前記ゲートラインと並べて形成されることを特徴とする請求項１に記載の液晶表示装置。
【請求項１１】
前記画素電極が前記ドレイン電極から延長され形成されることを特徴とする請求項１に記載の液晶表示装置。
【請求項１２】
ゲートラインとゲート電極と共通ライン及び共通電極を含む第１マスクパターン群を基板上に形成する第１マスク工程と、
前記第１マスクパターン群上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に半導体パターン及び不透明導電パターンを形成する第２マスク工程及び
前記不透明導電パターン上に透明導電パターンを形成し、前記透明導電パターンと境界を成す保護膜を形成する第３マスク工程を含み、
前記ゲートラインと交差するデータラインとソース電極及びドレイン電極が不透明導電パターン及び透明導電パターンを有する２重層構造で形成され、画素電極が前記ドレイン電極の透明導電パターンから伸張され前記共通電極と水平電界を形成することを特徴とする液晶表示装置の製造方法。
【請求項１３】
前記第１マスク工程が前記ゲートラインとデータライン及び共通ラインの中の一つと接続されるパッド下部電極を形成する段階をさらに含み、
前記第２マスク工程が前記ゲート絶縁膜を貫通して前記パッド下部電極を露出させるコンタクトホールを形成する段階をさらに含み、
前記第３マスク工程が前記透明導電パターンで形成される前記パッド上部電極から前記コンタクトホールを通じて前記パッド下部電極と接続されるパッド上部電極を形成する段階をさらに含むことを特徴とする請求項１２に記載の液晶表示装置の製造方法。
【請求項１４】
前記第１マスク工程が前記パッド下部電極から延長され前記データラインと接続されるデータリンクを形成する段階を含み、
前記第２マスク工程が前記データリンクを露出させる第２コンタクトホールを形成する段階を含み、
前記第３マスク工程が前記データラインの透明導電パターンから伸張され前記第２コンタクトホールを通じて前記データリンクと接続されるコンタクト電極を形成する段階を含むことを特徴とする請求項１２に記載の液晶表示装置の製造方法。
【請求項１５】
前記コンタクト電極が前記パッド上部電極と一体化された構造で形成されることを特徴とする請求項１４に記載の液晶表示装置の製造方法。
【請求項１６】
前記パッド上部電極及びコンタクト電極が前記保護膜と境界を成すことを特徴とする請求項１４に記載の液晶表示装置の製造方法。
【請求項１７】
前記ゲートラインとゲート電極と共通ラインと共通電極とパッド下部電極及びデータリンクがMo、Ti、Cu、AlNd、Al、Cr、Mo合金、Cu合金、Al合金の中の一つで形成された単一層構造か、または、これらの中少なくとも二つの層を備えた多重層構造かの何れか一つの構造を含むことを特徴とする請求項１４に記載の液晶表示装置の製造方法。
【請求項１８】
前記透明導電パターンが前記不透明導電パターンを包むように形成されることを特徴とする請求項１２に記載の液晶表示装置の製造方法。
【請求項１９】
前記第２マスク工程が前記第１マスクパターン群を覆うゲート絶縁膜と、非晶質シリコン層と、不純物がドーピングされた非晶質シリコン層及び不透明導電層を実際に順次に形成する段階と、ハフトーンマスクと回折露光マスクの中、少なくとも一つを利用したフォトリソグラフィ工程で厚さの異なるフォトレジストパターンを形成する段階と、前記フォトレジストパターンを利用したエッチング工程によって前記不透明導電層及びゲート絶縁膜を貫通する第１及び第２コンタクトホールと、前記不透明導電パターン及び活性層及びオーミック接触層を備えた半導体パターンを形成する段階とを含むことを特徴とする請求項１４に記載の液晶表示装置の製造方法。
【請求項２０】
前記第３マスク工程が前記ゲート絶縁膜上に透明導電層を形成する段階と、フォトリソグラフィ工程でフォトレジストパターンを形成する段階と、フォトレジストパターンをマスクに利用したエッチング工程で前記透明導電パターンを形成する段階と、前記透明導電パターンを通じて露出された前記不透明導電パターン及びオーミック接触層を除去する段階と、前記フォトレジストパターンを覆う保護膜を実際に全面積で形成する段階と、前記保護膜が形成されたフォトレジストパターンを除去する段階とを含むことを特徴とする請求項１２に記載の液晶表示装置の製造方法。
【請求項２１】
前記保護膜がスパッタリングを利用して形成されることを特徴とする請求項２０に記載の液晶表示装置の製造方法。
【請求項２２】
前記透明導電パターンが前記フォトレジストパターンより過エッチングされることを特徴とする請求項２０に記載の液晶表示装置の製造方法。
【請求項２３】
前記画素電極が前記ゲート絶縁膜を介して前記共通電極の一部と重畳されてストレージキャパシタを形成する段階をさらに含むことを特徴とする請求項１２に記載の液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、水平電界を利用する液晶表示装置に係り、特に、工程を単純化することのできる水平電界薄膜トランジスタ基板及びその製造方法に関する。
【背景技術】
【０００２】
液晶表示装置は、電界を利用して誘電異方性を有する液晶の光透過率を調節することによって画像を表示する。このために、液晶表示装置は、液晶セルマトリクスを通じて画像を表示する液晶表示パネル（以下、「液晶パネル」という。）と、その液晶パネルを駆動する駆動回路とを備える。
【０００３】
図１を参照すると、従来の液晶パネルは、液晶２４を介して合着されたカラーフィルタ基板１０と薄膜トランジスタ基板２０とで構成される。
【０００４】
カラーフィルタ基板１０は、上部ガラス基板２上に順次形成されたブラックマトリクス４とカラーフィルタ６及び共通電極８を備える。ブラックマトリクス４は上部ガラス基板２にマトリクス形態に形成される。このようなブラックマトリクス４は、上部ガラス基板２の領域をカラーフィルタ６が形成される複数のセル領域に割り、隣接したセル間の光干渉及び外部光の反射を防止する。カラーフィルタ６は、ブラックマトリクス４によって区分されたセル領域に赤（Ｒ）、緑（Ｇ）、青（Ｂ）で区分し形成されて、赤、緑、青色の光を各々透過させる。共通電極８は、カラーフィルタ６の上に全面塗布された透明導電層に液晶２４の駆動の際に基準になる共通電圧（Ｖcoｍ）を供給する。そして、カラーフィルタ６の平坦化のためにカラーフィルタ６と共通電極８との間にはオーバーコート層（図示せず）がさらに形成されることもある。
【０００５】
薄膜トランジスタ基板２０は、下部ガラス基板１２において、ゲートライン１４とデータライン１６の交差により定義されたセル領域ごとに形成された薄膜トランジスタ１８と、画素電極２２とを備える。薄膜トランジスタ１８は、ゲートライン１４からのゲート信号に応じて、データライン１６からのデータ信号を画素電極２２に供給する。透明導電層に形成された画素電極２２は薄膜トランジスタ１８からのデータ信号を供給して液晶２４を駆動させる。
【０００６】
誘電異方性を有する液晶２４は、画素電極２２のデータ信号と共通電極８の共通電圧（Ｖcoｍ）とによって形成された電界にしたがって回転し、光透過率を調節することによって階調を具現させる。
【０００７】
そして、液晶パネルは、カラーフィルタ基板１０と薄膜トランジスタ基板２０とのセルギャップを一定に維持させるためのスペーサー（図示せず）をさらに備える。スペーサーとしては、ホールスペーサーまたはカラムスペーサーが利用される。
【０００８】
このような液晶パネルのカラーフィルタ基板１０及び薄膜トランジスタ基板２０は、複数のマスク工程を利用して形成される。一つのマスク工程は、薄膜蒸着（コーティング）工程、洗浄工程、フォトリソグラフィ工程、エッチング工程、フォトレジスト剥離工程、検査工程等、複数の工程を含む。
【０００９】
特に、薄膜トランジスタ基板は、半導体工程を含むと共に複数のマスク工程を必要とすることによって、製造工程が複雑であるため液晶パネルの製造単価の上昇の主な原因となっている。従って、薄膜トランジスタ基板はマスク工程数を低減させる方に発展しつつある。
【００１０】
一方、液晶表示装置は、液晶を駆動させる電界の方向によって、垂直電界印加型と水平電界印加型とに大別される。
【００１１】
垂直電界印加型の液晶表示装置は、上下部基板に対向して配置された画素電極と共通電極との間に形成される垂直電界によってＴＮ（Twisted Nematic）モードの液晶を駆動する。このような垂直電界印加型の液晶表示装置は、開口率が大きいという利点を有する反面、視野角が９０度ぐらいで狭いという問題点を有する。
【００１２】
水平電界印加型の液晶表示装置は、下部基板に並べて配置された画素電極と共通電極間の水平電界によってインプレインスイッチング（以下、「IPS」という。）モードの液晶を駆動する。水平電界印加型の液晶表示装置は視野角が１６０度ぐらいで広いという利点を有する。
【００１３】
このような水平電界印加型の液晶表示装置の薄膜トランジスタ基板も半導体工程を含む複数のマスク工程を必要とするため製造工程が複雑である問題点を有する。従って、製造原価の節減のためにはマスク工程数の短縮が必要である。
【発明の概要】
【発明が解決しようとする課題】
【００１４】
従って、本発明の目的は、工程を単純化することのできる水平電界印加型の薄膜トランジスタ基板及びその製造方法を提供することである。
【課題を解決するための手段】
【００１５】
本発明の上記及び他の利点を達成するために、本発明の一態様による液晶表示装置は、基板上に形成されたゲートラインと、このゲートラインとゲート絶縁膜とを介して交差され画素領域を定義するデータラインと、ゲート電極とソース電極とドレイン電極及び前記ソース電極とドレイン電極の間にチャネルを定義する半導体層を含む薄膜トランジスタと、基板上に形成された共通ラインと、画素領域に形成された共通電極及び画素領域に共通電極と水平電界を形成するための画素電極を含み、データラインとソース電極及びドレイン電極が不透明導電パターン及び透明導電パターンを備え、画素電極はドレイン電極の透明導電パターンが伸張され形成され、保護膜が透明導電パターンと境界を成し、透明導電パターンを除いた残りの領域に形成される。
【００１６】
本発明の他の態様による液晶表示装置の製造方法は、ゲートラインとゲート電極と共通ライン及び共通電極を含む第１マスクパターン群を基板上に形成する第１マスク工程と、第１マスクパターン群上にゲート絶縁膜を形成し、ゲート絶縁膜上に半導体パターン及び不透明導電パターンを形成する第２マスク工程及び不透明導電パターン上に透明導電パターンを形成し、透明導電パターンと境界を成す保護膜を形成する第３マスク工程を含み、ゲートラインと交差するデータラインとソース電極及びドレイン電極が不透明導電パターン及び透明導電パターンを有する２重層構造で形成され、画素電極がドレイン電極の透明導電パターンから伸張され共通電極と水平電界を形成する。
【００１７】
前述の一般的な叙述及び以下詳細な叙述の全ては、ただ実験及び説明をするための叙述であり、請求されたような本発明の他の説明を提供しようと意図したものである。
【発明の効果】
【００１８】
前述のように、本発明により、半導体パターン及びソース・ドレイン金属パターンがコンタクトホールと共に２マスク工程でハフトーン（または回折露光）マスクを利用して形成される。
【００１９】
また、本発明により、第３マスク工程で透明導電パターンが形成され、透明導電パターンの形成の際に利用されたフォトレジストパターンのリフト・オフによって保護膜がパターニングされる。このような透明導電パターン及び保護膜は下部の金属層を保護して腐食問題を防ぐことができる。
【００２０】
結果的に、本発明により、工程が３マスク工程で単純化されることが可能であるため、材料費及び設備投資費等の節減と共に歩留まりの向上が可能になる。
【００２１】
また、本発明により、画素電極が透明導電パターンで形成されるので、開口率の向上が可能になる。
【図面の簡単な説明】
【００２２】
【図１】従来の液晶パネル構造を概略的に示した斜視図である。
【図２】本発明の実施形態の水平電界薄膜トランジスタ基板を示した平面図である。
【図３】図２に示した水平電界薄膜トランジスタ基板をIII―III'、IV―IV'、Ｖ―Ｖ'線に沿って切り取って示した断面図である。
【図４】本発明の他の実施形態の水平電界薄膜トランジスタ基板を示した平面図である。
【図５Ａ】本発明の実施形態の水平電界薄膜トランジスタ基板の製造方法の中、第１マスク工程を説明するための平面図である。
【図５Ｂ】本発明の実施形態の水平電界薄膜トランジスタ基板の製造方法の中、第１マスク工程を説明するための断面図である。
【図６Ａ】本発明の実施形態の水平電界薄膜トランジスタ基板の製造方法の中、第２マスク工程を説明するための平面図である。
【図６Ｂ】本発明の実施形態の水平電界薄膜トランジスタ基板の製造方法の中、第２マスク工程を説明するための断面図である。
【図７Ａ】本発明の第２マスク工程を具体的に説明するための断面図である。
【図７Ｂ】本発明の第２マスク工程を具体的に説明するための断面図である。
【図７Ｃ】本発明の第２マスク工程を具体的に説明するための断面図である。
【図７Ｄ】本発明の第２マスク工程を具体的に説明するための断面図である。
【図７Ｅ】本発明の第２マスク工程を具体的に説明するための断面図である。
【図７Ｆ】本発明の第２マスク工程を具体的に説明するための断面図である。
【図８Ａ】本発明の実施形態の水平電界薄膜トランジスタ基板の製造方法の中、第３マスク工程を説明するための平面図である。
【図８Ｂ】本発明の実施形態の水平電界薄膜トランジスタ基板の製造方法の中、第３マスク工程を説明するための断面図である。
【図９Ａ】本発明の第３マスク工程を具体的に説明するための断面図である。
【図９Ｂ】本発明の第３マスク工程を具体的に説明するための断面図である。
【図９Ｃ】本発明の第３マスク工程を具体的に説明するための断面図である。
【図９Ｄ】本発明の第３マスク工程を具体的に説明するための断面図である。
【図９Ｅ】本発明の第３マスク工程を具体的に説明するための断面図である。
【発明を実施するための形態】
【００２３】
以下、本発明の好ましい実施形態を図２乃至図９Eを参照して詳しく説明する。
【００２４】
図２は、本発明の実施形態の水平電界薄膜トランジスタ基板を示した平面図であり、図３は、図２に示した薄膜トランジスタ基板をIII―III'、IV―IV'、Ｖ―Ｖ'線に沿って切り取って示した断面図である。
【００２５】
図２及び図３に示した薄膜トランジスタ基板は、下部基板１５０の上にゲート絶縁膜１５２を介して、交差して画素領域を定義するゲートライン１０２及びデータライン１０４、そのゲートライン１０２及びデータライン１０４と画素電極１１８に接続された薄膜トランジスタ（ＴＦＴ）、画素領域に水平電界を形成するように形成された画素電極１１８及び共通電極１２２、共通電極１２２と接続された共通ライン１２０、共通電極１２２とドレイン電極１１２との重畳部に形成されたストレージキャパシタ（Ｃｓｔ）を備える。そして、薄膜トランジスタ基板は、ゲートライン１０２、データライン１０４、共通ライン１２０の各々と接続されたパッド１２４をさらに備える。
【００２６】
ゲートライン１０２はゲートドライバー（図示せず）からのスキャン信号を、データライン１０４はデータドライバー（図示せず）からのビデオ信号を供給する。このようなゲートライン１０２及びデータライン１０４はゲート絶縁膜１５２を介して交差して各画素領域を定義する。
【００２７】
ゲートライン１０２は、基板１５０の上に少なくとも二重以上のゲート金属層が積層された複層構造で形成される。例えば、図３に示したように、第１及び第２ゲート金属層１０１、１０３が積層された二重層構造で形成される。データライン１０４は、ゲート絶縁膜１５２上に透明導電層を含む少なくとも二重層以上の複層構造で形成される。例えば、図３に示したように、ソース・ドレイン金属パターン１１１と透明導電パターン１１３とが積層された二重層構造で形成される。ここで、透明導電パターン１１３は、ソース・ドレイン金属パターン１１１を被覆するように形成され、ソース・ドレイン金属パターン１１１の露出による電食問題を防止する。
【００２８】
薄膜トランジスタ（ＴＦＴ）は、ゲートライン１０２のスキャン信号に応じてデータライン１０４上のビデオ信号が画素電極１１８に充電され維持されるようにする。このために、薄膜トランジスタ（ＴＦＴ）は、ゲートライン１０２に含まれたゲート電極、データライン１０４と接続されたソース電極１１０、ソース電極１１０と対向して画素電極１１８と接続されたドレイン電極１１２、ゲート絶縁膜１５２を介してゲートライン１０２と重畳され、ソース電極１１０とドレイン電極１１２との間にチャネルを形成する半導体パターン１１５とを備える。ここで、ソース電極１１０及びドレイン電極１１２は、ソース・ドレイン金属パターン１１１及び透明導電パターン１１３が積層された二重層構造で形成される。半導体パターン１１５は、ソース電極１１０とドレイン電極１１２との間にチャネルを形成する活性層１１４と、ソース電極１１０及びドレイン電極１１２とのオーミック接触のために、チャネル部を除いた活性層１１４の上に形成されたオーミック接触層１１６とを備える。
【００２９】
共通ライン１２０と共通電極１２２は、液晶駆動のための基準電圧、即ち、共通電圧を各画素に供給する。共通ライン１２０及び共通電極１２２は、第１及び第２ゲート金属層１０１、１０３が積層された二重層構造で形成される。
【００３０】
共通ライン１２０は、表示領域でゲートライン１０２と並べて形成された内部共通ライン１２０A、非表示領域で内部共通ライン１２０Aと共通接続された外部共通ライン１２０Bを備える。
【００３１】
共通電極１２２は画素領域内に形成され内部共通ライン１２０Aと接続される。具体的に言うと、共通電極１２２は、ゲートライン１０２と隣接してドレイン電極１１２と重畳された水平部１２２A、水平部１２２Aから画素領域の方に伸張されて内部共通ライン１２０Aと接続されたフィンガー部１２２Ｂを備える。
【００３２】
画素電極１１８は、共通電極１２２と水平電界を形成するように、ドレイン電極１１２の透明導電パターン１１３が伸張され形成される。具体的に言うと、画素電極１１８は、共通電極１２２の水平部１２２Aとゲート絶縁膜１５２を介して重畳された水平部１１８Aと、その水平部１１８Aから共通電極１２２のフィンガー部１２２Ｂと並べているフィンガー形状を有するように伸張されたフィンガー部１１８Ｂとを備える。ここで、画素電極１１８のフィンガー部１１８Aは内部共通ライン１２０Aの一部分と重畳される。このような画素電極１１８は透明導電パターン１１３で形成されるため、開口率に寄与することが可能になる。このような画素電極１１８に薄膜トランジスタ（ＴＦＴ）を通じてビデオ信号が供給されると、画素電極１１８と、共通電圧が供給された共通電極１２２のフィンガー部１２２Bとの間には水平電界が形成される。このような水平電界によって薄膜トランジスタ基板とカラーフィルタ基板との間で、水平方向に配列された液晶分子が誘電異方性によって回転する。そして、液晶分子の回転の程度によって画素領域を透過する光透過率が変わることにより階調を具現する。
【００３３】
また、共通電極１２２のフィンガー部１２２Bと画素電極１１８は、図４に示したように、ジグザグ形状で形成されることもある。この場合、共通電極１２２のフィンガー部１２２Bにおいて、データライン１０４と隣接したエッジ部は、データライン１０４と並べて形成されるか、またはジグザグ形状で形成される。また、データライン１０４が隣接した共通電極１２２のフィンガー部１２２Ｂに沿ってジグザグ形状に形成されることもある。
【００３４】
ストレージキャパシタ（Ｃｓｔ）は、共通電極１２２の第１水平部１２２Aがゲート絶縁膜１５２を介して画素電極１１８の水平部１１８Aと重畳され形成される。ここで、画素電極１１８の第１水平部１１８Aは、ドレイン電極１１２の透明導電パターン１１３から伸張され、共通電極１２２の第１水平部１２２Aと最大限に広く重畳されるように形成される。従って、共通電極１２２と画素電極１１８との広い重畳面積によりストレージキャパシタ（Ｃｓｔ）の容量が増加することによって、ストレージキャパシタ（Ｃｓｔ）は画素電極１１８に充電されたビデオ信号が次の信号が充電される際まで安定的に維持される。
【００３５】
ゲートライン１０２、データライン１０４、及び共通ライン１２０は、それらの各々と接続されたパッド１２４を通じて駆動回路から解像駆動信号を受ける。このようなパッド１２４は同一の構造で形成される。具体的に言うと、パッド１２４は、パッド下部電極１２６、ゲート絶縁膜１５２を貫通する第１コンタクトホール１２８を通じてパッド下部電極１２６と接続されたパッド上部電極１３０を備える。ここで、パッド下部電極１２６は、ゲートライン１０２及び共通ライン１２０のように、第１及び第２ゲート金属層１０１、１０３が積層された二重層構造で形成され、パッド上部電極１３０は透明導電パターン１１３で形成される。
【００３６】
これに従って、ゲートライン１０２及び共通ライン１２０の各々は、基板１５０の上に同一の構造で形成されたパッド下部電極１２６を通じて対応するパッド１２４と接続される。一方、ゲート絶縁膜１５２の上に形成されたデータライン１０４は、コンタクト電極１６０を通じて対応するパッド下部電極１２６から伸張されたデータリンク１３５と接続される。ここで、コンタクト電極１６０は、データライン１０４の透明導電パターン１１３がデータリンク１３５と重畳されるように伸張され形成される。そして、コンタクト電極１６０は、ゲート絶縁膜１５２を貫通する第２コンタクトホール１４８を通じてデータリンク１３５と接続される。このようなコンタクト電極１６０は、データリンク１３５に従って伸張され対応するパッド上部電極１３０と一体化される。
【００３７】
保護膜１５４は、画素電極１１８、パッド上部電極１３０、コンタクト電極１６０を含むと共にデータライン１０４、ソース電極１１０、ドレイン電極１２２に含まれた透明導電パターン１１３と境界を成しながら形成される。これは、透明導電パターン１１３の形成の際に利用されたフォトレジストパターンを残した状態で保護膜１５４を形成した後、フォトレジストパターンをリフト・オフさせることによって保護膜１５４がパターニングされるからである。
【００３８】
これに従って、本発明の水平電界薄膜トランジスタ基板は次のように３マスク工程で形成される。
【００３９】
図５Ａ及び図５Ｂは、本発明の実施形態の水平電界薄膜トランジスタ基板の製造方法の中、第１マスク工程を説明するための平面図及び断面図を示した図面である。
【００４０】
第１マスク工程において、下部基板１５０上に、ゲートライン１０２、パッド下部電極１２６、データリンク１３５、共通ライン１２０、及び共通電極１２２を含む第１マスクパターン群が形成される。このような第１マスクパターン群は、少なくとも二つの導電層が積層された二重層以上の複層構造で形成されるが、説明の便利のため、以下には第１及び第２ゲート金属層１０１、１０３が積層された二重層構造だけを説明する。
【００４１】
具体的に言うと、下部基板１５０上にスパッタリング方法等の蒸着方法を通じて第１及び第２ゲート金属層１０１、１０３が積層される。第１及び第２ゲート金属層１０１、１０３としては、Mo、Ti、Cu、Al、Cr、Mo合金、Cu合金、Al合金等の金属物質が利用される。例えば、第１及び第２ゲート金属層１０１、１０３が積層された構造としては、Al/Cr、Al/Mo、Al(Nd)/Al、Al(Nd)/Cr、Cu/Mo、Mo/Al、Cu合金/Mo、Cu合金/Al、Cu合金/Mo合金、Cu合金/Al合金、Al/Mo合金、Mo合金/Al、Al合金/Mo合金、Mo合金/Al合金、Mo/Al合金等が利用される。尚、Ti/Al(Nd)/Ti、 Mo/Ti/Al(Nd)等のように３重層が積層された構造に利用されることもある。
【００４２】
続いて、第１マスクを利用したフォトリソグラフィ工程及びエッチング工程で第１及び第２ゲート金属層１０１、１０３がパターニングされることによって、二重層構造のゲートライン１０２、パッド下部電極１２６、データリンク１３５、共通ライン１２０、共通電極１２２を含む第１マスクパターン群が形成される。
【００４３】
図６Ａ及び図６Ｂは本発明の実施形態の水平電界薄膜トランジスタ基板の製造方法の中、第２マスク工程を説明するための平面図及び断面図を示した図面であり、図７Ａ乃至図７Ｆは第２マスク工程を具体的に説明するための断面図を示した図面である。
【００４４】
第１マスクパターン群が形成された下部基板１５０上に第２マスク工程で第１及び第２コンタクトホール１２８、１４８を含むゲート絶縁膜１５２と半導体パターン１１５とソース・ドレイン金属パターン１１１とが形成される。これらは回折露光マスクまたはハフトーン（Half Tone）マスクを利用した一つのマスク工程で形成される。以下、第２マスクでハフトーンマスクを利用した場合を説明する。
【００４５】
図７Ａを参照すると、第１マスクパターン群が形成された下部基板１５０上にPECVD等の蒸着方法でゲート絶縁膜１５２、非晶質シリコン層１０５、不純物（ｎ＋またはｐ＋）がドーピングされた非晶質シリコン層１０７、ソース・ドレイン金属層１０９が順次形成される。ゲート絶縁膜１５２としては、SiOx、SiNx等の無機絶縁物質が利用される。ソース・ドレイン金属層１０９としては、Mo、Ti、Cu、AlNd、Al、Cr、Mo合金、Cu合金、Al合金等の金属物質を単一層として利用するか、又は、Al/Cr、Al/Mo、Al(Nd)/Al、Al(Nd)/Cr、Mo/Al(Nd)/Mo、Cu/Mo、Ti/Al(Nd)/Ti、Mo/Al、Mo/Ti/Al(Nd)、Cu合金/Mo、Cu合金/Al、Cu合金/Mo合金、Cu合金/Al合金、Al/Mo合金、Mo合金/Al、Al合金/Mo合金、Mo合金/Al合金、Mo/Al合金等のように二重層以上を積層した構造として利用する。
【００４６】
図７Ｂを参照すると、ハフトーンマスクを利用したフォトリソグラフィ工程で段差を有する第１フォトレジストパターン１６８が形成される。ハフトーンマスクは紫外線を遮断する遮断部、位相シフト物質を利用して紫外線を部分的に透過させるハフトーン透過部、両方を透過させる透過部を備える。このようなハフトーンマスクを利用したフォトリソグラフィ工程で形成された、互いに異なる厚さの第１A及び第１Bフォトレジストパターン１６８A、１６８Bと、開口部を有する第１フォトレジストパターン１６８とが形成される。相対的に厚い第１Aフォトレジストパターン１６８Aはハフトーンマスクの遮断部と重畳された第１フォトレジストの遮断領域（Ｐ１）に、第１Aフォトレジストパターン１６８Aより薄い第１Bフォトレジストパターン１６８Bはハフトーン透過部と重畳されたハフトーン露光部（Ｐ２）に、開口部は透過部と重畳されたフル露光領域（Ｐ３）に形成される。
【００４７】
図７Ｃを参照すると、第２フォトレジストパターン１６８をマスクに利用したエッチング工程でソース・ドレイン金属層１０９からゲート絶縁膜１４４まで貫通する第１及び第２コンタクトホール１２８、１４８が形成される。第１コンタクトホール１２８はパッド下部電極１２６を、第２コンタクトホール１４８はデータリンク１３５を露出させる。
【００４８】
図７Ｄを参照すると、酸素（O2）プラズマを利用したアッシング工程で第１Aフォトレジストパターン１６８Aの厚さは薄くなり、第１Bフォトレジストパターン１６８Bは除去される。
【００４９】
図７Ｅを参照すると、アッシングされた第１Aフォトレジストパターン１６８Aをマスクに利用したエッチング工程でソース・ドレイン金属層１０９、不純物がドーピングされた非晶質シリコン層１０７及び非晶質シリコン層１０５がパターニングされることによって活性層１１４及びオーミック接触層１１６を有する半導体パターン１１５と、その上に重畳されたソース・ドレイン金属パターン１１１が形成される。
【００５０】
図７Ｆを参照すると、図７Ｅからソース・ドレイン金属パターン１１１の上に残存する第１Aフォトレジストパターン１６８Aはストリップ工程で除去される。
【００５１】
尚、別法として、第１Aフォトレジストパターン１６８をマスクに利用して第１及び第２コンタクトホール１２８、１４８と、活性層１１４及びオーミック接触層１１６を含む半導体パターン１１５を形成する工程を一つの工程で進行させることができる。
【００５２】
図８Ａ及び図８Ｂは本発明の実施形態の水平電界薄膜トランジスタ基板の製造方法の中、第３マスク工程を説明するための平面図及び断面図であり、図９Ａ乃至図９Ｅは第３マスク工程を具体的に説明するための断面図である。
【００５３】
第３マスク工程において、ソース・ドレイン金属パターン１１１を覆う透明導電パターン１１３が形成され、透明導電パターン１１３と境界を成す保護膜１５４が形成される。これに従って、ソース・ドレイン金属パターン１１１及び透明導電パターン１１３が積層された二重層構造のデータライン１０４、ソース電極１１０、ドレイン電極１１２が形成されると共に、透明導電パターン１１３の単一層構造を有する画素電極１１８、パッド上部電極１３０、コンタクト電極１６０が形成される。
【００５４】
具体的に言うと、図９Ａのようにソース・ドレイン金属パターン１１１が形成されたゲート絶縁膜１５２の上に透明導電層１１７が形成される。透明導電層１１７としては、ITO、TO、IZO、ITZO等が利用される。
【００５５】
図９Ｂを参照すると、透明導電層１１７の上に第３マスクを利用したフォトリソグラフィ工程でフォトレジストパターン１８２が形成される。
【００５６】
図９Ｃを参照すると、フォトレジストパターン１８２をマスクにしたエッチング工程、即ち、ウェットエッチング工程で透明導電層１１７がパターニングされることによってソース・ドレイン金属パターン１１１を被覆する透明導電パターン１１３が形成される。この際、透明導電パターン１１３は、薄膜トランジスタ（ＴＦＴ）のチャネルが形成される部分が露出される。これに従って、透明導電パターン１１３をマスクにしたエッチング工程、即ち、ドライエッチング工程で露出されたソース・ドレイン金属パターン１１１と、その下のオーミック接触層１１６とが除去されることによって、活性層１１４が露出された構造を有する。その結果、二重層構造を有するデータライン１０４、ソース電極１１０、ドレイン電極１１２が形成される。また、ドレイン電極１１２の透明導電パターン１１３から伸張された画素電極１１８とデータライン１０４の透明導電パターン１１３から伸張されたコンタクト電極１６０とが形成され、パッド下部電極１２６と接続されたパッド上部電極１３０が形成される。このような透明導電パターン１１３はフォトレジストパターン１８２よりも過エッチングされる。
【００５７】
図９Ｄを参照すると、フォトレジストパターン１８２を覆う保護膜１５４が全面的に形成される。この際、フォトレジストパターン１８２が存在しない基板上に形成された保護膜１５４は、フォトレジストパターン１８２のエッジ部と透明導電パターン１１３のエッジ部との離隔距離によって、フォトレジストパターン１８２の上に形成された保護膜１５４から露出された構造を有する。これに従って、次のリフト・オフ工程でフォトレジストパターン１８２と透明導電パターン１１３との間にストリッパー浸透が容易になることによって、リフト・オフ効率が向上される。保護膜１５４としては、ゲート絶縁膜１４４のような無機絶縁物質が利用される。このような保護膜１５４は、PECVD、スパッタリングのような蒸着方法を通じて形成されるが、フォトレジストパターン１８２が高温で硬化することを防ぐためにはスパッタリング方法で形成することが好ましい。尚、保護膜１５４として、アクリル系の有機化合物、ＢＣＢまたはＰＦＣＢ等の有機絶縁物質を利用することとしてもよい。
【００５８】
図９Ｅを参照すると、リフト・オフ工程で図９Dに示したフォトレジストパターン１８２と共に、この上に形成された保護膜１５４を除去することによって保護膜１５４がパターニングされる。パターニングされた保護膜１５４は透明導電パターン１１３と境界を成す。換言すると、透明導電パターン１１３が形成された領域を除いた残りの領域に透明導電パターンと境界を成す保護膜１５４が残る。
【００５９】
これに従って、薄膜トランジスタ（ＴＦＴ）のチャネルの長さ（Ｌ）は透明導電パターン１１３によって決められる。そして、透明導電パターン１１３の厚さによって平坦化ができるため、配向膜を形成した後、ラビング等の配向処理工程の際、ラビング不良等を防ぐことができる。
【００６０】
前述のように、本発明による水平電界薄膜トランジスタ基板及びその製造方法は第２マスク工程でハフトーン（または回折露光）マスクを利用してコンタクトホールと共に半導体パターン及びソース・ドレイン金属パターンが形成される。
【００６１】
また、本発明による水平電界薄膜トランジスタ基板及びその製造方法は第３マスク工程で透明導電パターンが形成され、その透明導電パターンの形成の際に利用されたフォトレジストパターンのリフト・オフで保護膜がパターニングされる。このような透明導電パターン及び保護膜は下部の金属層を保護して電食問題を防止する。
【００６２】
これに従って、本発明の水平電界薄膜トランジスタ基板及びその製造方法は、３マスク工程で行うことにより工程を単純化することによって、材料費及び設備投資費等の節減と共に歩留まりの向上が可能になる。
【００６３】
また、本発明による水平電界薄膜トランジスタ基板において、画素電極が透明導電パターンで形成されることによって開口率を向上させている。
【００６４】
以上、説明した内容を通じて、当業者なら本発明の技術思想を逸脱しない範囲内に、多様な変更及び修正ができることが分かる。従って、本発明の技術的範囲は明細書の詳しい説明に記載された内容に限られるものではなく、特許請求の範囲によって決められるはずである。
【符号の説明】
【００６５】
２：上部ガラス基板                
４：ブラックマトリクス
６：カラーフィルタ    
８：共通電極
１０：カラーフィルタ基板          
１２：下部ガラス基板            
１４、１０２：ゲートライン        
１６、１０４：データライン
１８、ＴＦＴ：薄膜トランジスタ    
２０：薄膜トランジスタ基板 
２２，１１８：画素電極            
２４：液晶      
１１０：ソース電極                
１１２：ドレイン電極  
１２８、１３６、１４４、１４８：コンタクトホール
１１５：半導体パターン
１２０：共通ライン                
１２２：共通電極
１１４：活性層                    
１１６：オーミック接触層
１２４：パッド                    
１２６：パッド下部電極
１３０：パッド上部電極            
１５０：基板
１５２：ゲート絶縁膜              
１０９：ソース・ドレイン金属層
１０１：第１ゲート金属層          
１０３：第２ゲート金属層  
１０５：非晶質シリコン層          
１０７：不純物ドーピングされたシリコン層
１１１：ソース・ドレイン金属パターン  
１１３：透明導電パターン
１２２A：共通電極水平部          
１２２B：共通電極フィンガー部
１３５：データリンク          
１６８、１８２：フォトレジストパターン
１６０：コンタクト電極
【図１】
2010015173.tif 000003
【図２】
2010015173.tif 000004
【図３】
2010015173.tif 000005
【図４】
2010015173.tif 000006
【図５Ａ】
2010015173.tif 000007
【図５Ｂ】
2010015173.tif 000008
【図６Ａ】
2010015173.tif 000009
【図６Ｂ】
2010015173.tif 000010
【図７Ａ】
2010015173.tif 000011
【図７Ｂ】
2010015173.tif 000012
【図７Ｃ】
2010015173.tif 000013
【図７Ｄ】
2010015173.tif 000014
【図７Ｅ】
2010015173.tif 000015
【図７Ｆ】
2010015173.tif 000016
【図８Ａ】
2010015173.tif 000017
【図８Ｂ】
2010015173.tif 000018
【図９Ａ】
2010015173.tif 000019
【図９Ｂ】
2010015173.tif 000020
【図９Ｃ】
2010015173.tif 000021
【図９Ｄ】
2010015173.tif 000022
【図９Ｅ】
2010015173.tif 000023