(57)【要約】【課題】ライトストラテジ技術を適用する場合でも、ＡＰＣ制御用の信号が、伝送部材を起因とする伝送帯域低下の影響を受けないようにする。【解決手段】半導体レーザ４１、レーザ駆動部、ビームスプリッタ４２などの光学部材、発光波形生成部２０３、光電変換部（受光素子３１０、電流電圧変換部３１２）、サンプルホールド部３３０、サンプリングパルス生成部４００を、光ピックアップ１４に配置する。ＡＰＣ制御部５８とライトストラテジ回路２９０をドライブ基板に配置する。ドライブ基板と光ピックアップ１４をフレキシブル基板５１で接続する。ＡＰＣ制御用のサンプリングパルスおよび帰還信号の何れもが、フレキシブル基板５１を起因とする伝送帯域低下の影響を受けない。【選択図】図３
2010061765.tif 000002
【特許請求の範囲】
【請求項１】
レーザ素子と、
前記レーザ素子を駆動する駆動部と、
前記レーザ素子から発せられたレーザ光を導光する光学部材と、
記録クロックおよび記録データに基づいて、スペースおよびマークに対して複数に分割された駆動信号の組合せでなる発光波形を規定する複数のパルス信号を生成する発光波形パルス生成部と、
前記発光波形を生成して前記駆動部に供給する発光波形生成部と、
前記レーザ素子から発せられるレーザ光を電気信号に変換する光電変換部と、
前記光電変換部により得られた電気信号をサンプリングしてホールドするサンプルホールド部と、
前記電気信号をサンプリングしてホールドするためのサンプリングパルスを前記発光波形のエッジを基準に生成し前記サンプルホールド部に供給するサンプリングパルス生成部と、
前記サンプルホールド部で得られたサンプルホールド信号に基づいて前記レーザ光のパワーレベルを適正なレベルにするためのレーザパワー指示信号を生成して前記発光波形生成部に供給するＡＰＣ制御部と、
前記レーザ素子、前記駆動部、前記光学部材、前記発光波形生成部、前記光電変換部、前記サンプルホールド部、および前記サンプリングパルス生成部を搭載した部分と、前記発光波形パルス生成部および前記ＡＰＣ制御部を搭載した部分と、の間に介在して信号を伝送する伝送部材と、
を備えた光装置。
【請求項２】
前記サンプリングパルス生成部は、前記発光波形パルス生成部で生成された複数のパルス信号に基づいて、前記サンプリングパルスを生成する
請求項１に記載の光装置。
【請求項３】
前記発光波形パルス生成部で生成された複数のパルス信号に基づいて、前記スペースおよび前記マークの繰返しの切替りタイミングを示す基準パルスの取得タイミングを規定する情報を含んだ第１の伝送信号と、前記分割された駆動信号の切替りタイミングを示す切替えパルスの取得タイミングを規定する情報を含んだ第２の伝送信号を生成する伝送信号生成部と、
前記第１の伝送信号と前記第２の伝送信号に基づいて、前記基準パルスと前記切替えパルスを再生して前記発光波形生成部および前記サンプリングパルス生成部に供給するパルス再生部と、
をさらに備え、
前記伝送信号生成部は、前記伝送部材と前記発光波形パルス生成部の間に配置され、
前記パルス再生部は、前記伝送部材と、前記発光波形生成部および前記サンプリングパルス生成部の間に配置され、
前記発光波形生成部は、前記基準パルスと前記切替えパルスに基づいて、前記発光波形を生成する
請求項１に記載の光装置。
【請求項４】
前記サンプリングパルス生成部は、前記電気信号における前記マークおよび前記スペースの各位置に対応する各サンプリングパルスを、前記発光波形における前記マークおよび前記スペースのそれぞれを形成する基準エッジを起点とする遅延時間、パルス幅、および当該サンプリングパルス生成部から前記サンプルホールド部までの遅延補償のための遅延時間に基づいて生成する
請求項１〜３の内の何れか一項に記載の光装置。
【請求項５】
前記サンプリングパルス生成部は、前記電気信号における前記マークおよび前記スペースの各位置に対応する各サンプリングパルスを、前記発光波形における前記マークおよび前記スペースのそれぞれを形成する基準エッジを起点とする遅延時間、前記基準エッジとは別のエッジを起点とする各サンプリングパルスの終点を規定する設定値、および当該サンプリングパルス生成部から前記サンプルホールド部までの遅延補償のための遅延時間に基づいて生成する
請求項１〜３の内の何れか一項に記載の光装置。
【請求項６】
前記サンプリングパルス生成部は、
前記マークの長さが予め定められている設定値よりも短いときには、前記マーク用のサンプリングパルスを生成しない、
および／または、
前記スペースの長さが予め定められている設定値よりも短いときには、前記スペース用のサンプリングパルスを生成しない
請求項４または５に記載の光装置。
【請求項７】
レーザ素子と、
前記レーザ素子を駆動する駆動部と、
前記レーザ素子から発せられたレーザ光を導光する光学部材と、
発光波形を生成して前記駆動部に供給する発光波形生成部と、
前記レーザ素子から発せられるレーザ光を電気信号に変換する光電変換部と、
前記光電変換部により得られた電気信号をサンプリングしてホールドするサンプルホールド部と、
前記電気信号をサンプリングしてホールドするためのサンプリングパルスを前記発光波形のエッジを基準に生成し前記サンプルホールド部に供給するサンプリングパルス生成部と、
を備え、
記録クロックおよび記録データに基づく、スペースおよびマークに対して複数に分割された駆動信号の組合せでなる発光波形を規定する信号を外部から取り込み、
前記サンプルホールド部で得られたサンプルホールド信号を外部に出力する
光学ユニット。
【請求項８】
スペースおよびマークに対して複数に分割された駆動信号の組合せでなる発光波形を規定する信号が入力される入力端と、
電気信号をサンプリングしてホールドするためのサンプリングパルスを前記発光波形のエッジを基準に生成するサンプリングパルス生成部と、
前記発光波形パターンを規定する信号に基づいて、前記発光波形を生成する発光波形生成部と、
前記発光波形生成部で生成された前記発光波形に基づいて、レーザ素子を駆動する駆動部と、
を備えたレーザ駆動装置。
【請求項９】
前記スペースおよび前記マークの繰返しの切替りタイミングを示す基準パルスの取得タイミングを規定する情報を含んだ第１の伝送信号と、前記分割された駆動信号の切替りタイミングを示す切替えパルスの取得タイミングを規定する情報を含んだ第２の伝送信号に基づいて、前記基準パルスと前記切替えパルスを再生するパルス生成部をさらに備え、
前記発光波形生成部は、前記基準パルスと前記切替えパルスに基づいて、前記発光波形を生成する
請求項８に記載のレーザ駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レーザ駆動装置（レーザ駆動回路）、光学ユニット、レーザ駆動装置や光学ユニットを利用した光ディスク装置（光ディスクを使用する記録再生装置）などの光装置に関する。
【背景技術】
【０００２】
レーザを光源に用いた記録再生装置が、種々の分野で利用されている。たとえば、光ディスクを記録や再生の媒体として用いる光ディスク記録再生装置（以下、単に光ディスク装置ともいう）が注目されている。
【０００３】
光ディスク装置の光ピックアップには、通常、レーザを駆動するレーザ駆動部と、再生信号検出用の光検出部と、レーザの光量監視用の光検出部が搭載される（特許文献１，非特許文献１を参照）。
【０００４】
【特許文献１】特許第４０１９２８０号公報
【非特許文献１】“業界最高水準の低ノイズと高速応答  Blu-ray 8 倍速記録再生の技術の壁を越えて”、CX-PAL74号、［online］、ソニー（株）、［平成２０年８月１８日検索］、インターネット＜ＵＲＬ：http://www.sony.co.jp/Products/SC-HP/cx_pal/vol74/pdf/featuring2_bd.pdf＞
【０００５】
再生信号検出用の光検出部は、光ディスクからの反射光を電気信号に変換するもので、反射光よりフォーカス信号、トラッキング信号などの制御信号や光ディスクに記録されたデータ信号を検出する役割を持つ。光量監視用の光検出部は、レーザのＡＰＣ（Auto Power Control）システムの物差しとなる信号を検出するもので、レーザの発光をモニタし、読込みや書込み時のレーザパワーを監視する役割を持つ。
【０００６】
光ディスク装置においては、可動部分であるピックアップと固定部分である信号処理系で構成される。一般的に、レーザ駆動部や各光検出部は、ピックアップ上に搭載されたレーザの近傍に配置され、信号処理系統からピックアップ（レーザ駆動・光検出系統）までは、可撓性のプリント基板（フレキシブル基板）により接続される（非特許文献１の図９，１０を参照）。
【０００７】
非特許文献１の図９における光量監視手法は、光ピックアップ側の光検出部で、光量信号（パワーモニタ信号）を検出し増幅する。そして、フレキシブル基板を介して信号処理系のＡＰＣ制御部へ伝送し、ＡＰＣ制御部のサンプルホールド部でサンプルホールドして、ＡＰＣ制御用のレーザパワーモニタ電圧（ほぼ直流レベル）を取得する。サンプルホールド用のパルス信号は、記録用のライトストラテジ部（詳細は後述する）と併設されたタイミング信号生成部（Timing Gen.）から供給される。
【０００８】
一方、非特許文献１の図１０における光量監視手法は、特許文献１の段落６，７と同様に、光ピックアップ側の光検出部にサンプルホールド部を配置して、光電変換信号をサンプルホールドすることにより、レーザパワーモニタ電圧を取得する。レーザ駆動部に配置された記録用のライトストラテジ部でサンプルホールド用のパルス信号を生成し、サンプルホールド部に供給する構成を採っている。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
非特許文献１の図９の構成では、ＡＰＣ用のパワーモニタ信号PMは、フレキシブル基板を介して伝送されることで、信号劣化が問題となる。すなわち、信号書込み時にフレキシブル基板を通じて伝送されるＡＰＣ用のパワーモニタ信号のパターンは、信号書込み時のレーザ発光パターンと同じになり、その周波数が高くなる。フレキシブル基板により伝送帯域が制限されてしまい、パワーモニタ信号をＡＰＣ制御部に正確に伝送できなくなるなどの、高周波のパワーモニタ信号をフレキシブル基板を介して伝送することに伴う問題が発生する。
【００１０】
非特許文献１の図１０の構成では、レーザパワーモニタ電圧はほぼ直流レベルとなっており、フレキシブル基板を介した高速の信号伝送が不要となるため、パワーモニタ信号PMをフレキシブル基板を介して伝送する図９のような問題は解消される。しかしながら、ライトストラテジ部をレーザ駆動ＩＣに収容しているため、レーザ駆動ＩＣが大規模になる（チップ面積やパッケージ面積大）、消費電力が増え発熱の問題が発生する、コストアップになる、などの難点がある。
【００１１】
非特許文献１では、ライトストラテジ部を内蔵することによる消費電力アップ分を、回路アーキテクチャの見直しにより実用レベルにまで抑え込むことが記載されているが、本質的な課題解決にはなっていない。
【００１２】
本発明は、上記事情に鑑みてなされたもので、ライトストラテジ技術の適用にも考慮しつつ、非特許文献１の図９，１０の問題を解消できる、ＡＰＣ制御用の信号（帰還信号やサンプルパルス）の生成・伝送手法の新たな仕組みを提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明においては、ライトストラテジ技術を適用する際の発光波形を規定するライトストラテジ信号（複数のパルス信号）を生成する発光波形パルス生成部と、サンプリングパルスを生成するサンプリングパルス生成部を、それぞれ異なる部材に搭載する。そして、それぞれが搭載される部材を伝送部材で接続する。
【００１４】
サンプリングパルス生成部が搭載される側は、レーザ素子、駆動部、光学部材、発光波形生成部、光電変換部、も搭載され、一般的には、光ピックアップと称される光学ユニットが相当する。なお、好ましくは、サンプリングパルス生成部は、発光波形生成部や駆動部を収容したレーザ駆動装置（典型的には半導体ＩＣ）に搭載するのがよい。
【００１５】
発光波形パルス生成部が搭載される側は、ＡＰＣ制御用のレーザパワー指示信号を生成して発光波形生成部に供給するＡＰＣ制御部も搭載され、一般的には、ドライブ基板やメイン基板などと称されるものが相当する。
【００１６】
サンプリングパルス生成部は、伝送部材を介して伝送されたライトストラテジ信号に基づく発光波形のエッジを基準にサンプリングパルスを生成してサンプルホールド部に供給する。
【００１７】
このような構成を採れば、サンプリングパルス生成部が生成したサンプリングパルスは、伝送部材を介することなく、サンプルホールド部に供給される。ＡＰＣ制御用のサンプリングパルスは、伝送部材を起因とする伝送帯域低下の影響を受けない。
【００１８】
また、ＡＰＣ制御用の帰還信号は、高周波のパワーモニタ信号の状態ではなく、サンプルホールド部で生成されるほぼ直流レベルのサンプルホールド信号（パワーモニタ電圧）の状態で、伝送部材を介してＡＰＣ制御部に送られる。ＡＰＣ制御用の帰還信号は、伝送部材を起因とする伝送帯域低下の影響を受けない。
【発明の効果】
【００１９】
本発明の一態様によれば、ライトストラテジ技術を適用する場合でも、ＡＰＣ制御用のサンプリングパルスおよび帰還信号の何れもが、伝送部材を起因とする伝送帯域低下の影響を受けない。
【発明を実施するための最良の形態】
【００２０】
以下、図面を参照して本発明の実施形態について詳細に説明する。なお、説明は以下の順序で行なう。
【００２１】
１．記録再生装置の構成概要
２．信号インタフェースの問題点と対策手法の原理
３．本実施形態の信号インタフェース（通常方式ベースとシーケンシャル方式ベース）
４．サンプリングパルス設定：第１例（マーク用の第１の設定手法）
５．サンプリングパルス設定：第２例（マーク用の第２の設定手法）
６．サンプリングパルス設定：第３例（スペース用の第１の設定手法）
７．サンプリングパルス設定：第４例（スペース用の第２の設定手法）
８．シーケンシャル方式の詳細
【００２２】
＜記録再生装置＞
図１は、光装置の一例である記録再生装置（光ディスク装置）の一構成例を示す図である。図１Ａは、光ピックアップの構成例を説明する図である。
【００２３】
光ディスクOD（Optical Disk）としては、ＣＤ（コンパクトディスク）やＣＤ−ＲＯＭ（Read Only Memory）などのいわゆる再生専用の光ディスクのほか、たとえばＣＤ−Ｒ（Recordable）のような追記型光ディスクや、ＣＤ−ＲＷ（Rewritable )のような書き換え可能型光ディスクであってもよい。さらには、ＣＤ系の光ディスクに限らず、ＭＯ（光磁気ディスク）であってもよいし、通常のＤＶＤ（Digital Video またはVersatile Disk）や、たとえば波長４０５ｎｍ程度の青色レーザを利用する次世代ＤＶＤといったＤＶＤ系の光ディスクであってもよい。ＤＶＤ系統には、ＤＶＤ−ＲＡＭ／−Ｒ／＋Ｒ／−ＲＷ／＋ＲＷなどもある。また、現行のＣＤフォーマットを踏襲しながら、記録密度を現行フォーマットの約２倍とした、いわゆる２倍密度のＣＤ（ＤＤＣＤ；ＤＤ＝Double Density）やＣＤ−ＲあるいはＣＤ−ＲＷであってもよい。
【００２４】
本実施形態の記録再生装置１は、光ピックアップ１４とピックアップ制御部３２を備える。光ピックアップ１４は、光ディスクODへの情報の記録あるいは情報の再生を行なう。光ピックアップ１４は、ピックアップ制御部３２によって制御され、光ピックアップ１４から出射されるレーザビームの光ディスクODに対する半径方向位置（トラッキングサーボ）および焦点方向位置（フォーカスサーボ）を制御する。
【００２５】
記録再生装置１は、回転制御部（回転サーボ系）として、スピンドルモータ１０と、モータドライバ１２と、スピンドルモータ制御部３０を備える。スピンドルモータ１０は、光ディスクODを回転させるものであり、その回転数はスピンドルモータ制御部３０によって制御される。
【００２６】
記録再生装置１は、記録・再生系として、光ピックアップ１４を介して情報を記録する情報記録部および光ディスクODに記録されている情報を再生する情報再生部の一例である記録・再生信号処理部５０を備える。記録・再生信号処理部５０と光ピックアップ１４の間は、信号を伝送する伝送部材の一例としてのフレキシブル基板５１にパターン形成された信号配線を介して接続される。そのフレキシブル基板５１の全長は、記録・再生信号処理部５０と光ピックアップ１４の配置によって異なるが、たとえば１００ｍｍ程度の長さを持つ。
【００２７】
記録再生装置１は、コントローラ系として、コントローラ６２や図示を割愛したインタフェース機能をなすインタフェース部などを備える。コントローラ６２は、マイクロプロセッサ（ＭＰＵ：Micro Processing Unit ）で構成されており、スピンドルモータ制御部３０およびピックアップ制御部３２を有するサーボ系や記録・再生信号処理部５０の動作を制御する。インタフェース部は、当該記録再生装置１を利用した各種の情報処理を行なう情報処理装置（ホスト装置）の一例であるパーソナルコンピュータ（以下パソコンと称する）との間のインタフェース（接続）機能をなす。インタフェース部には、ホストＩＦコントローラが設けられる。記録再生装置１とパソコンにより情報記録再生システム（光ディスクシステム）が構成される。
【００２８】
［光ピックアップ］
図１Ａに示すように、光ピックアップ１４は、半導体レーザ４１、ビームスプリッタ４２、レンズ４３、ミラー４４、光検出部４５、およびレーザ駆動装置の一例である駆動電流制御部４７を備える。駆動電流制御部４７は一例としてレーザ駆動ＩＣ（LDD ）で構成される。駆動電流制御部４７には、記録・再生信号処理部５０のデジタル信号処理部５７からライトストラテジに応じた記録パルスが、またＡＰＣ制御部５８からレーザパワー指示電圧PWが、フレキシブル基板５１を介して伝送される。駆動電流制御部４７は、ライトストラテジに応じた記録パルスとＡＰＣ制御用のレーザパワー指示電圧PWを合成して記録波形を生成し、記録波形を増幅して、半導体レーザ４１を駆動する。
【００２９】
半導体レーザ４１は、光ディスクODに付加情報を記録するあるいは光ディスクODに記録されている情報を読み取るためのレーザ光を発する。ビームスプリッタ４２は、半導体レーザ４１からのレーザ光や光ディスクODからの反射光を通過あるいは反射させる。ミラー４４は、レーザ光や反射光を略９０度の方向へ反射させる。
【００３０】
光検出部４５は第１光検出部４５ａと第２光検出部４５ｂを有する。第１光検出部４５ａは、一例としてフォトディテクＩＣ（PDIC）で構成され、第２光検出部４５ｂは一例としてフロントモニタフォトディテクタＩＣ（FMPDIC）で構成される。第１光検出部４５ａは再生信号処理（サーボ処理を含む）用のＲＦ信号を取得し、第２光検出部４５ｂはＡＰＣ制御用のパワーモニタ信号PMを取得する。第１光検出部４５ａおよび第２光検出部４５ｂは、図示しないが、何れも、受光素子と、電流電圧変換部と、増幅部を有する。さらに、詳細は後述するが、本実施形態の第２光検出部４５ｂは、増幅部から出力されるパワーモニタ信号PMをサンプルホールドしパワーモニタ電圧PDを取得するサンプルホールド回路を有する。
【００３１】
たとえば、半導体レーザ４１から発せられたレーザ光はレンズ４３ａおよびビームスプリッタ４２を通過し、ミラー４４ａで光ディスクOD側に反射され、レンズ４３ｂにより集光されて光ディスクODを照射する。光ディスクODで反射された反射光（レーザ光）は、レンズ４３ｂを通過し、ミラー４４ａでビームスプリッタ４２側に反射され、ビームスプリッタ４２によりミラー４４ｂ側に反射され、さらにミラー４４ｂにより反射されて第１光検出部４５ａに入射する。第１光検出部４５ａは、この入射光を電気信号に変換し、増幅して、ＲＦ信号を取得する。ＲＦ信号はフレキシブル基板５１を介して記録・再生信号処理部５０に伝送される。
【００３２】
また、半導体レーザ４１から発せられたレーザ光の一部はビームスプリッタ４２で第２光検出部４５ｂ側に反射されて第２光検出部４５ｂに入射する。第２光検出部４５ｂは、この入射光を電気信号に変換し、増幅して、パワーモニタ信号PMを取得し、さらにパワーモニタ信号PMをサンプルホールドしてパワーモニタ電圧PDを取得する。パワーモニタ電圧PDはフレキシブル基板５１を介して記録・再生信号処理部５０のＡＰＣ制御部５８に伝送される。
【００３３】
［記録・信号処理部］
記録・再生信号処理部５０は、ＲＦ増幅部５２と、波形整形部５３（波形等化器；Equalizer ）と、ＡＤ変換部５４（ＡＤＣ；Analog to Digital Converter ）を備える。また、記録・再生信号処理部５０は、クロック再生部５５と、書込みクロック生成部５６と、ＤＳＰ（Digital Signal Processor）で構成されたデジタル信号処理部５７と、ＡＰＣ制御部５８（Automatic Power Control）を備える。
【００３４】
ＲＦ増幅部５２は、光ピックアップ１４により読み取られた微小なＲＦ（高周波）信号（再生ＲＦ信号）を予め定められたレベルに増幅する。波形整形部５３は、ＲＦ増幅部５２から出力された再生ＲＦ信号を整形する。ＡＤ変換部５４は、波形整形部５３から出力されたアナログの再生ＲＦ信号をデジタルの再生ＲＦデータDinに変換する。
【００３５】
クロック再生部５５は、ＡＤ変換部５４から出力された再生ＲＦデータＤinに同期したクロック信号を生成するデータリカバリ型の位相同期回路（ＰＬＬ回路）を有する。また、クロック再生部５５は、再生したクロック信号をＡＤ変換部５４へＡＤクロックCKad（サンプリングクロック）として供給するほか、その他の機能部に供給したりする。
【００３６】
デジタル信号処理部５７は、たとえば、再生用の機能部として、データ検出部と復調処理部を有する。データ検出部は、ＰＲＭＬ（Partial Response Maximum Likelihood ）などの処理を行ない、再生ＲＦデータＤinからデジタルデータを検出する。
【００３７】
復調処理部は、デジタルデータ列を復調し、デジタルオーディオデータやデジタル画像データなどを復号化するなどのデジタル信号処理をする。たとえば、復調処理部は、復調部、誤り訂正符号（ＥＣＣ）訂正部、アドレスデコード部などを有し、復調・ＥＣＣ訂正、アドレスデコードを行なう。復調後のデータは、インタフェース部を介してホスト装置へ転送される。
【００３８】
書込みクロック生成部５６は、クリスタル発振器などから供給される基準クロックに基づき光ディスクODへの記録の際にデータを変調するための書込みクロックを生成する。デジタル信号処理部５７は、記録用の機能部として、ＥＣＣエンコード部や変調処理部を有する。このデジタル信号処理部５７は、記録データを生成し、さらに、ライトストラテジに応じた各パワーレベルの発光タイミング信号を生成する。
【００３９】
本実施形態の記録再生装置１は、半導体レーザ４１から照射されるレーザ光により光ディスクODに情報源より出力されるデジタルデータを記録しまた光ディスクODの記録情報を再生する。駆動電流制御部４７は、ライトストラテジに応じた駆動電流を半導体レーザ４１に供給する。ＡＰＣ制御部５８は、パワーモニタ電圧PDに基づいて半導体レーザ４１の発光パワーを一定に制御する機能を持ち、レーザパワー指示電圧PWを光ピックアップ１４の駆動電流制御部４７に供給する。
【００４０】
＜信号インタフェースの問題点と対策手法の原理＞
図２〜図２Ｃは、信号インタフェースの問題点とその対策手法の基本原理を説明する図である。ここで、図２は、ライトストラテジ技術を適用したレーザ駆動方式の一例を説明する図である。図２Ａ〜図２Ｃは、ライトストラテジ技術を適用して半導体レーザ４１を駆動する際の信号インタフェース手法の第１比較例〜第３比較例を説明する図である。
【００４１】
光ディスクの記録方式としては、光ディスク媒体に情報を記録する際、光パワーの強弱変化によって記録媒体にマーク・スペースを形成するいわゆる光強度変調方式によって記録を行なう。エラーの少ない記録を行なうためには、光パワーの強弱変化は、記録データそのものではなく、たとえば、図２に示したような波形を用いる。
【００４２】
マルチパルス方式は、記録クロックを分割してパルス発光させるものである。この例では、クール（Cool）、イレーズ（Erase ）、ピーク（Peak）の３つのパワーレベルを持つ。キャッスル方式は、主に高倍速記録で用いられており、記録クロック単位のパルス発光はさせないものの、マークの先頭と最後でレーザパワーを上げる。この例ではパワーレベルが、クール、イレーズ、ピーク，オーバードライブ（Over Drive）の４つであり、マルチパルス方式に比べて増えている。
【００４３】
また、各エッジのタイミングはチャネルクロック間隔（Ｔｗ）よりも小さい単位で調整する。たとえば、Ｔｗ／４０、Ｔｗ／３２、Ｔｗ／１６などとする。
【００４４】
このような発光パターンの工夫を記録補償（ライトストラテジ技術）と称し、記録データに応じた各エッジのタイミングを生成するのが記録補償回路（ライトストラテジ回路）である。
【００４５】
以下の各実施形態では、特に断りのない限り、レーザ発光波形として、キャッスル方式を適用する場合で説明する。これは、高倍速の記録では、キャッスル方式が一般的であるためである。ただし、後述する各実施形態の仕組みは、マルチパルス方式にも適用可能である。キャッスル方式とマルチパルス方式は、各パルスタイミングでのパワーレベルの設定値が異なるに過ぎず、「記録パワーをパルス分割し、多値レベル化し制御する」と言う点において共通するからである。
【００４６】
一方、光ディスク装置のレーザ駆動系としては、たとえば図２Ａ〜図２Ｃに示すように、半導体レーザ４１や光学部品を搭載した光ピックアップ１４（光ヘッド）と、制御回路を搭載したドライブ基板（メイン基板）に分かれている。光ピックアップ１４は光ディスクODの半径に応じて可動するため、両者はフレキシブル基板５１で接続される。
【００４７】
ここで、図２Ａに示す第１比較例では、ライトストラテジ回路２９０Ｘ（発光波形パルス生成部）は、ドライブ基板に搭載されている。この場合、ドライブ基板から光ピックアップ１４に搭載したレーザ駆動回路２００Ｘ（図１Ａの駆動電流制御部４７に対応）に、各パワーレベルに対応した発光タイミングを指示するライトストラテジ信号（記録パルス信号）とレーザパワー指示電圧PWが送られる。レーザ駆動回路２００Ｘは、ライトストラテジ信号とレーザパワー指示電圧PWを合成して発光波形を生成する発光波形生成部２０３を有する。発光波形生成部２０３は、レーザパワー指示電圧PWに応じたパワーの増減を行ない駆動電流を生成することにより半導体レーザ４１を発光させる。
【００４８】
また、ＡＰＣ制御系に着目すると、先ず、光ピックアップ１４側のパワーモニタ回路３００Ａ（図１Ａの第２光検出部４５ｂに対応）は、受光素子３１０と、電流電圧変換部３１２（Ｉ−Ｖ）と、増幅機能を持った出力バッファ３１４を有する。受光素子３１０と電流電圧変換部３１２で光電変換部が構成される。電流電圧変換部３１２は、シングルエンド入力−シングルエンド出力型であり、受光素子３１０で光電変換された電流信号を電圧信号に変換してパワーモニタ信号PMを生成し、出力バッファ３１４に供給する。出力バッファ３１４は、シングルエンド入力−差動出力型であり、ＡＰＣ用の帰還信号として、パワーモニタ信号PMを差動信号（PM_P，PM_N）でＡＰＣ制御部５８側に送る。
【００４９】
ドライブ基板に搭載される記録・再生信号処理部５０のＡＰＣ制御部５８Ａは、入力バッファ３２０と、サンプルホールド部３３０を有する。サンプルホールド部３３０は、マーク用のサンプルホールド回路３３２と、スペース用のサンプルホールド回路３３４を有する。サンプルホールド回路３３２は、パワーモニタ信号PMの書込み期間（マーク位置）の値をサンプルしてパワーモニタ電圧PD_1を取得する。サンプルホールド回路３３４は、パワーモニタ信号PMのバイアス期間（スペース位置）の値をサンプルしてパワーモニタ電圧PD_2を取得する。入力バッファ３２０は、差動入力−差動出力型であり、受信したパワーモニタ信号PM（PM_P，PM_N）を差動信号でサンプルホールド回路３３０に送る。
【００５０】
半導体レーザ４１から発せられたレーザ光の内の一部がビームスプリッタ４２により反射されて受光素子３１０に入射する。受光素子３１０は、レーザ光を受光して対応する電流に変換し、電流電圧変換部３１２はそれを電圧に変換して受光信号として出力バッファ３１４に入力する。出力バッファ３１４は、この受光信号を増幅し、差動のパワーモニタ信号PMとし、入力バッファ３２０を介してサンプルホールド部３３０に入力する。サンプルホールド部３３０は、ライトストラテジ回路２９０Ｘから供給されるサンプリングパルスSPに基づきパワーモニタ信号PMをサンプルホールドし、パワーモニタ電圧PD_1，PD_2を取得する。
【００５１】
ＡＰＣ制御部５８Ａは、このパワーモニタ電圧PD_1，PD_2に基づいて、半導体レーザ４１の最適記録出力レベルを求め、半導体レーザ４１の出射パワーを一定に維持させるレーザパワー指示電圧PWを生成して発光波形生成部２０３に供給する。
【００５２】
このような構成の第１比較例では、ライトストラテジ回路２９０Ｘから送られるライトストラテジ信号（記録パルス信号やレーザ駆動タイミング信号とも称する）は、チャネルクロックよりも細かいタイミング情報を持つものであるが、近年の記録速度向上に伴う次のような課題が問題となる。第１には、パワーレベルの増加により、記録系統の信号線の伝送本数が増える点である。たとえば、図では、ＬＶＤＳ （Low Voltage Differential Signal）対応の４〜５ｃｈで示している。第２には、フレキシブル基板５１に起因する周波数特性低下（伝送帯域低下）のため、ライトストラテジ信号を正確に伝送することが困難になる点である。ライトストラテジ信号の間隔が正確に伝送できなくなり、記録速度向上の障害になるのである。また、図２Ａ（２）に示すように、最短パルス（たとえば１Ｔ程度）において、符号間干渉によるエッジずれが発生する。
【００５３】
また、パワーモニタ信号PMは、ライトストラテジ回路２９０Ｘから送られるライトストラテジ信号に応じたレーザ光を検出したものである。よって、パワーモニタ信号PMも、ライトストラテジ信号と同様に、フレキシブル基板５１に起因する問題がある。図２Ａ（３）に示すように、フレキシブル基板５１の周波数特性のため、パワーモニタ信号PMが劣化し、正確に伝送することが困難になる。また、遅延バラツキが発生するし、高倍速化による短パルス化のためサンプリング・ゲートが開けられないと言った問題も生じる。
【００５４】
図２Ｂに示す第２比較例では、ライトストラテジ回路２９０Ｙ（発光波形パルス生成部）は、ドライブ基板ではなく、第１比較例のレーザ駆動回路２００Ｘと同様の回路を含むレーザ駆動回路２００Ｙに搭載されている。ライトストラテジ回路２９０Ｙでは、記録クロックと記録データから、光パワーを制御するタイミング信号を生成する。タイミング信号はチャネルクロック間隔（Ｔｗ）よりも小さい単位となり、パワーレベルごとに生成され、パワーレベルとタイミングは一対一で対応させる。これを実現するためのライトストラテジ回路２９０Ｙは、位相同期回路、メモリ、アドレスエンコーダ、タイミング生成回路を含む。位相同期回路は、チャネルクロック間隔（Ｔｗ）よりも小さい単位を生成するための多相クロックを生成する。メモリは、レベル情報を格納する。アドレスエンコーダは、記録データ長を判別しメモリアドレスを生成する。タイミング生成回路は、記録データ長に応じてメモリから読み出されたタイミング情報をタイミング信号に変換する。
【００５５】
また、ＡＰＣ制御系に着目すると、第２比較例は、サンプルホールド部３３０をドライブ基板（記録・再生信号処理部５０）側ではなく、光ピックアップ１４側のパワーモニタ回路３００Ｂに収容している。具体的には、第２比較例のパワーモニタ回路３００Ｂは、受光素子３１０と、電流電圧変換部３１３（Ｉ−Ｖ）と、可変ゲイン型の増幅部３１５（ＧＣＡ）と、サンプルホールド部３３０と、出力バッファ３４０を有する。受光素子３１０と電流電圧変換部３１３で光電変換部が構成される。
【００５６】
電流電圧変換部３１３は、差動入力−差動出力型であり、受光素子３１０で光電変換された電流信号を電圧信号に変換して差動のパワーモニタ信号PM_P，PM_Nを生成し、増幅部３１５に供給する。増幅部３１５は、差動入力−差動出力型であり、パワーモニタ信号PM_P，PM_Nを増幅してサンプルホールド部３３０に供給する。
【００５７】
サンプルホールド回路３３２は、非反転のパワーモニタ信号PM_Pをサンプルホールドするサンプルホールド回路３３２_Pと反転のパワーモニタ信号PM_Nをサンプルホールドするサンプルホールド回路３３２_Nを有する。同様に、サンプルホールド回路３３４は、非反転のパワーモニタ信号PM_Pをサンプルホールドするサンプルホールド回路３３４_Pと反転のパワーモニタ信号PM_Nをサンプルホールドするサンプルホールド回路３３４_Nを有する。第１比較例では図示していないが、サンプルホールド回路３３２，３３４は、第２比較例と同様のものである。
【００５８】
出力バッファ３４０は、パワーモニタ電圧PD_1用の出力バッファ３４２と、パワーモニタ電圧PD_2用の出力バッファ３４４を有する。出力バッファ３４２，３４４は、差動入力−シングルエンド出力型である。出力バッファ３４２は、サンプルホールド回路３３２_Pからのパワーモニタ電圧PD_P1 とサンプルホールド回路３３２_Nからのパワーモニタ電圧PD_N1 に基づきパワーモニタ電圧PD_1を生成してＡＰＣ制御部５８Ｂに供給する。出力バッファ３４４は、サンプルホールド回路３３４_Pからのパワーモニタ電圧PD_P2 とサンプルホールド回路３３４_Nからのパワーモニタ電圧PD_N2 に基づきパワーモニタ電圧PD_2を生成してＡＰＣ制御部５８Ｂに供給する。ＡＰＣ用の帰還信号として、パワーモニタ電圧PD_1，PD_2を、フレキシブル基板５１を介してＡＰＣ制御部５８に送る構成である。
【００５９】
第２比較例では、フレキシブル基板５１で伝送される記録系の信号は記録クロックと記録データとなり、第１比較例でのストラテジ伝送の問題点が解消される。たとえば、ライトストラテジ伝送用のＬＶＤＳのチャンネル数は削減されるし、記録クロックと記録データは何れも、チャネルクロック単位の信号であることから、フレキシブル基板５１での伝送特性の影響を受け難くい。また、ＡＰＣ制御系では、サンプルホールド部３３０を光ピックアップ１４側のパワーモニタ回路３００Ｂに搭載することでパワーモニタ電圧PDでの伝送が可能となり、パワーモニタ信号PMをフレキシブル基板５１で伝送することによる第１例の課題は解消される。
【００６０】
しかしながら、ライトストラテジ回路２９０Ｙには、位相同期回路、メモリ、アドレスエンコーダ、タイミング生成回路を含むので、レーザ駆動回路２００Ｙが大規模で（チップ面積、パッケージ面積が大）、消費電力が増え発熱の問題が発生する難点がある。
【００６１】
図２Ｃに示す第３比較例は、ライトストラテジ回路２９０Ｘを第１比較例と同様に記録・再生信号処理部５０に配置し、サンプルホールド部３３０を第２比較例と同様にパワーモニタ回路３００Ｂに配置している。この場合、記録系に関しては第１比較例と同様の問題を持つ。
【００６２】
加えて、サンプルホールド部３３０用のサンプリングパルスSPはライトストラテジ回路２９０Ｘに付随のサンプリングパルス生成部４００Ｘで生成し、そのサンプリングパルスSPをフレキシブル基板５１を介してサンプルホールド部３３０に伝送することになる。そのため、フレキ配線数の増加、フレキ伝送によるサンプリングパルスSPの信号劣化が新たな問題となる。さらに、サンプリングパルスSPの高速伝送のために、ＬＶＤＳ対応にすることを考慮すると、サンプルホールド部３３０は、サンプリングパルスSPの入力回路をＬＶＤＳ対応とする必要があり、端子数が増加する難点がある。
【００６３】
このように、第１〜第３比較例では、記録系の信号伝送とＡＰＣ制御系の信号伝送において、信号の伝送本数や伝送帯域低下、あるいは、ライトストラテジ回路２９０をレーザ駆動回路２００に配置する場合の回路規模の点で、難点がある。
【００６４】
そこで、本実施形態では、先ず、ライトストラテジ技術の適用にも考慮しつつ、ＡＰＣ制御用の信号やサンプリングパルスSPの生成・伝送手法において、第１〜第３比較例の問題を解決することのできる仕組みにする。その手法の基本的な考え方は、ライトストラテジ回路を固定回路基板側に配置し、光ピックアップ１４側において、ライトストラテジ用の発光パワーパターン（波形制御信号パターン）を規定する信号に基づいてサンプリングパルスSPを生成する点にある。つまり、ライトストラテジ回路２９０（発光波形パルス生成部）を備えないレーザ駆動回路２００が受け取るレーザ駆動タイミング信号に基づいて、サンプリングパルスSPを生成する。
【００６５】
サンプリングパルスSPを生成するサンプリングパルス生成部４００は、レーザ駆動回路２００内に配置してもよいし、パワーモニタ回路３００内に配置してもよいし、レーザ駆動回路２００やパワーモニタ回路３００とは別に配置してもよい。
【００６６】
本実施形態のサンプリングパルス生成部４００は、レーザ駆動タイミング信号に基づいて、記録波形制御信号パターンにおいて、レベルが変化するタイミングを基準として、サンプリングパルスSPを生成する。
【００６７】
たとえば、サンプルホールド回路３３２に供給するマーク用のサンプリングパルスSP_1は、マークを形成するためのあるエッジを起点として、そこからの遅延時間、パルス幅、そしてサンプルホールド回路３３２までの遅延補償のための全体遅延時間を設定して生成する。この手法を第１の設定手法と称する。
【００６８】
また、マークを形成するためのあるエッジを起点とし、そこからの遅延時間と、起点とは別のエッジをパルスの終点の基準とし、そこからの遅延時間と、サンプルホールド回路３３２までの遅延補償のための全体遅延時間を設定して、生成する。この手法を第２の設定手法と称する。
【００６９】
さらに、起点とするエッジから、起点とは別のあるエッジまでの時間が設定値以下であれば、マーク用のサンプリングパルスSP_1を生成しない設定を可能にする。
【００７０】
スペース用のサンプリングパルスSP_2の生成も、以下の通り、マーク用の場合と同様である。すなわち、スペース用のサンプリングパルスSP_2は、スペースを形成するためのあるエッジを起点として、そこからの遅延時間、パルス幅、そしてサンプルホールド回路３３４までの遅延補償のための全体遅延時間を設定して生成する（第１の設定手法）。
【００７１】
また、スペースを形成するためのあるエッジを起点とし、そこからの遅延時間と、起点とは別のエッジをパルスの終点の基準とし、そこからの遅延時間と、サンプルホールド回路３３４までの遅延補償のための全体遅延時間を設定して、生成する（第２の設定手法）。
【００７２】
さらに、起点とするエッジから、起点とは別のあるエッジまでの時間が設定値以下であれば、スペース用のサンプリングパルスSP_2を生成しない設定を可能にする。
【００７３】
さらに好ましくは、ＡＰＣ制御系統の前記問題点を解決しつつ、ライトストラテジ技術の適用における信号線の伝送本数や伝送帯域の問題点に関して、レーザ駆動回路の回路規模を第２比較例ほどは増大させることなく、解決することのできる仕組みにする。その手法の基本的な考え方は、先ず、ライトストラテジ技術を適用する場合の各タイミングでのレーザ発光のパワーレベル情報（記録波形制御信号パターン）を光ピックアップ１４（たとえばレーザ駆動回路２００）側で記憶しておく。また、スペースとマークの繰返しの切替りタイミングを示す基準パルスの取得タイミングを規定する情報を含んだ第１の伝送信号と、レーザ発光レベルの切替りタイミングを示す切替えパルスの取得タイミングを規定する情報を含んだ第２の伝送信号を使用する。第１の伝送信号と第２の伝送信号を、図１および図１Ａのライトストラテジ信号として扱う。なお、基準パルスもレーザ発光レベルの切替りタイミングを示すものと考えることができ、切替えパルスの一態様として扱う手法を採ることも考えられる。
【００７４】
記録系統に関し、２種のパルス信号から基準パルスと切替えパルスを生成し、基準パルスで記録波形制御信号パターンの初期レベルにし、以後、切替えパルスごとに記録波形制御信号パターンに従いライトストラテジ技術を適用する発光パワーレベルに切り替える。そして、基準パルスが生成される都度、再度、前記と同様の処理を行なう。このような方式を、本明細書では、シーケンシャル（sequential）方式と称する。
【００７５】
第１・第３比較例の方式とシーケンシャル方式は、ライトストラテジ回路２９０をドライブ基板側に配置する点で共通するが、シーケンシャル方式の方がフレキシブル基板５１を介する信号伝送線の種類が少ないと言う相違がある。以下では、シーケンシャル方式との対比で、第１・第３比較例の方式を通常方式と称する。
【００７６】
＜信号インタフェース：システム構成＞
図３および図３Ａは、本実施形態の信号インタフェース方式を実現するシステム構成を示す図である。
【００７７】
本実施形態は、記録系に関しては、第１・第３比較例と同様の信号インタフェース方式を採りつつ、ＡＰＣ制御系に関しては、サンプリングパルス生成部４００を光ピックアップ１４側（特にレーザ駆動回路２００内）に配置する例である。レーザ駆動回路２００は、第１比較例のレーザ駆動回路２００Ｘと同様の回路を含む。
【００７８】
ここで、図３に示す第１例は通常方式をベースとする。サンプリングパルス生成部４００は、ライトストラテジ回路２９０からフレキシブル基板５１を介して伝送されるＬＶＤＳ対応のライトストラテジ信号（４〜５ｃｈ）に基づいて、サンプリングパルスSP_1，SP_2を生成する。ライトストラテジ回路２９０は、デジタル信号処理部５７に収容されている。
【００７９】
図３Ａに示す第２例はシーケンシャル方式をベースとする。サンプリングパルス生成部４００は、記録・再生信号処理部５０からフレキシブル基板５１を介して伝送されるＬＶＤＳ対応のライトストラテジ信号（２〜３ｃｈ）に基づいて、サンプリングパルスSP_1，SP_2を生成する。第１例と第２例では、ライトストラテジ信号の種類が異なり、これに起因して伝送線本数も異なり、第２例の方が少ない。
【００８０】
たとえば、第２例のデジタル信号処理部５７Ｂは、ライトストラテジ回路２９０の後段にシーケンシャル対応の伝送信号生成部５００を有する。伝送信号生成部５００は、ライトストラテジ回路２９０からのライトストラテジ信号（たとえば４〜５ｃｈ）に基づいて、第１の伝送信号と第２の伝送信号を生成する。ここで、第１の伝送信号は、スペースおよびマークの繰返しの切替りタイミングを示す基準パルスの取得タイミングを規定する情報を含むものである。第２の伝送信号は、分割された駆動信号の切替りタイミングを示す切替えパルスの取得タイミングを規定する情報を含むものである。伝送信号生成部５００は、第１および第２の伝送信号をフレキシブル基板５１を介してレーザ駆動回路２００に供給する。
【００８１】
第２例のレーザ駆動回路２００Ｂは、デジタル信号処理部５７の伝送信号生成部５００と整合するパルス再生部２０２と発光波形生成部２０３を有する。パルス再生部２０２は、フレキシブル基板５１を介して伝送された第１および第２の伝送信号に基づいて基準パルスと切替えパルスを生成する。発光波形生成部２０３は、この基準パルスと切替えパルスを使用して記録波形制御信号パターンに従った電流信号を生成する。
【００８２】
第１・第２の伝送信号や、発光波形生成部２０３，５００の詳細については後で説明する。
【００８３】
第１例と第２例では、デジタル信号処理部５７からレーザ駆動回路２００に伝送される記録系のパルス信号の種類が異なるが、何れも、光ピックアップ１４において、記録波形制御信号パターンに従って光ピックアップ１４を駆動する点では相違がない。本実施形態のサンプリングパルス生成部４００は、記録波形制御信号パターンにおいて、レベルが変化するタイミングを基準としてサンプリングパルスSPを生成するので、伝送される記録系のパルス信号の種類に関わらず、同様のパルス設定手法を採用できる。以下に、その設定例について説明する。
【００８４】
＜サンプリングパルス設定：第１例＞
図４は、サンプリングパルスSPの第１の設定例を説明する図である。この例では、レーザ発光波形は、クール、イレーズ、ピーク、オーバードライブの４つのパワーレベルをもつ。このうち、マークを形成するパワーレベルはピークとオーバードライブ、スペースを形成するパワーレベルはクールとイレーズと考えることができる。第１例は、マーク用のサンプリングパルスSP_1を設定する際に第１の設定手法を採用するものである。
【００８５】
ここでは、サンプリングパルスSP_1は、マークを形成するピークとオーバードライブのうち比較的幅が広いピークレベルをサンプルホールドする場合について説明する。サンプリングパルスSP_1は、パワーモニタ信号PMのピークレベルをサンプルホールドするためのものであるから、パワーモニタ信号PMがオーバードライブレベルからピークレベルに静定した後にサンプルできるようにタイミングを設定する。したがって、ピークレベルの開始位置を基準に生成するのが、スペース幅の影響を受けないので好ましいことになる。ピークレベルをサンプルするタイミングの設定に当たっては、パルス再生部２０２からサンプルホールド回路３３２に至る信号経路の信号帯域および遅延に対する補償を考慮する。
【００８６】
たとえば、キャッスル方式を適用する場合、図４のように、ピークレベルの開始タイミングＴ12を、ピークレベルをサンプルするための起点のエッジ（基準エッジ）に設定する。基準エッジＴ12を起点として、サンプリングパルスSP_1の立上りタイミングＴ13を規定する立上り遅延時間TD１_1（Ｔ12〜Ｔ13）を設定する。立上り遅延時間TD１_1は、サンプルホールド回路３３２に入力されるパワーモニタ信号PMが、オーバードライブレベルからピークレベルへ静定する時間を考慮して設定する。
【００８７】
さらに、立上りタイミングＴ13を起点に、サンプリングパルスSP_1のアクティブＨの期間を規定するパルス幅PW１（Ｔ13〜Ｔ14）と、実際にアクティブＨとなるまでのパルス遅延時間TD１_2（Ｔ13〜Ｔ15）を設定する。パルス遅延時間TD１_2は、パルス再生部２０２からサンプルホールド回路３３２への信号経路におけるサンプリングパルスの遅延時間とパワーモニタ信号PMの遅延時間の差を補償することを考慮して設定する。ここで、サンプリングパルスの遅延時間とは、パルス再生部２０２からサンプリングパルス生成部４００を経てサンプルホールド回路３３２に入力されるまでに要する時間である。また、パワーモニタ信号PMの遅延時間とは、パルス再生部２０２から発光波形生成部２０３を経て半導体レーザ４１が発光し、その光が受光素子３１０に入射して電流電圧変換部３１３と可変ゲイン型増幅器３１５を経てサンプルホールド回路３３２に入力されるまでに要する時間である。
【００８８】
こうすることで、サンプリングパルスSP_1は、タイミングＴ12から「TD１_1＋TD１_2」経過後に立上り、パルス幅PW１経過後に立ち下がる。
【００８９】
なお、マーク長が短い場合には、マーク用のサンプリングパルスSP_1を生成しない設定にする。たとえば、基準エッジＴ12からピークレベルの最後となるオーバードライブの開始タイミングＴ14までを、サンプリングパルス出力判定設定期間DET1に設定する。そして、このサンプリングパルス出力判定設定期間DET1が、予め定められている値に達しない場合、サンプリングパルスSP_1を出力しないようにする。たとえば、パワーモニタ信号PMにおける、オーバードライブレベルからピークレベルへの静定に１０ｎｓを要する波形においては、立上り遅延時間TD１_1を１０ｎｓ以上に設定することで、正しいピークレベルをサンプルホールドすることができる。このとき、サンプリングパルス出力判定設定期間DET1を１０ｎｓと設定することにより、ピークレベルの幅が１０ｎｓ以下のパルスにおいては、サンプリングパルスSP_1を生成しないようにする。
【００９０】
＜サンプリングパルス設定：第２例＞
図４Ａは、サンプリングパルスSPの第２の設定例を説明する図である。レーザ発光波形は、図４と同じパワーレベルをもつ。第２例は、マーク用のサンプリングパルスSP_1を設定する際に第２の設定手法を採用するものである。
【００９１】
たとえば、キャッスル方式を適用する場合、図４Ａのように、ピークレベルの開始タイミングＴ22を、ピークレベルをサンプルするための起点のエッジ（立上り基準エッジ）に設定する。立上り基準エッジＴ22を起点として、サンプリングパルスSP_1の立上りタイミングＴ23を規定する立上り遅延時間TD２_1（Ｔ22〜Ｔ23）を設定する。立上り遅延時間TD２_1は、サンプルホールド回路３３２に入力されるパワーモニタ信号PMが、オーバードライブレベルからピークレベルへ静定する時間を考慮して設定する。さらに、立上りタイミングＴ23を起点に、実際にアクティブＨとなるまでのパルス遅延時間TD２_2（Ｔ23〜Ｔ26）を設定する。パルス遅延時間TD２_2は、パルス再生部２０２からサンプルホールド回路３３２への信号経路におけるサンプリングパルスの遅延時間とパワーモニタ信号PMの遅延時間の差を補償することを考慮して設定する。
【００９２】
さらに、ピークレベルの最後となるオーバードライブの開始タイミングＴ24を、ピークレベルのサンプリングの終点のエッジ（立下り基準エッジ）に設定する。立下り基準エッジＴ24を起点として、サンプリングパルスSP_1のアクティブＨの終了タイミングを規定する立下り遅延時間TD２_3（Ｔ24〜Ｔ25）を設定する。立下り遅延時間TD２_3は、必要なパルス幅を考慮して設定する。この場合のパルス幅PW２は「Ｔ24＋TD２_3−Ｔ23」となる。
【００９３】
こうすることで、サンプリングパルスSP_1は、タイミングＴ22から「TD２_1＋TD２_2」経過後に立上り、パルス幅PW２（＝Ｔ24＋TD２_3−Ｔ23）経過後に立ち下がる。
【００９４】
なお、マーク長が短い場合には、マーク用のサンプリングパルスSP_1を生成しない設定にする。たとえば、立上り基準エッジＴ22からピークレベルの最後となるオーバードライブの開始タイミングＴ24までを、サンプリングパルス出力判定設定期間DET2に設定する。そして、このサンプリングパルス出力判定設定期間DET2が、予め定められている値に達しない場合、サンプリングパルスSP_1を出力しないようにする。たとえば、パワーモニタ信号PMにおける、オーバードライブレベルからピークレベルへの静定に１０ｎｓを要する波形においては、立上り遅延時間TD2_1を１０ｎｓ以上に設定することで、正しいピークレベルをサンプルホールドすることができる。このとき、サンプリングパルス出力判定設定期間DET2を１０ｎｓと設定することにより、ピークレベルの幅が１０ｎｓ以下のパルスにおいては、サンプリングパルスSP_1を生成しないようにする。
【００９５】
＜サンプリングパルス設定：第３例＞
図４Ｂは、サンプリングパルスSPの第３の設定例を説明する図である。レーザ発光波形は、図４と同じパワーレベルをもつ。第３例は、スペース用のサンプリングパルスSP_2を設定する際に第１の設定手法を採用するものである。
【００９６】
ここでは、サンプリングパルスSP_2は、スペースを形成するクールとイレーズのうち比較的幅が広いイレーズレベルをサンプルホールドする場合について説明する。サンプリングパルスSP_2は、パワーモニタ信号PMのイレーズレベルをサンプルホールドするためのものであるから、パワーモニタ信号PMがクールレベルからイレーズレベルに静定した後にサンプルできるようにタイミングを設定する。したがって、イレーズレベルの開始位置を基準に生成するのが、マーク幅の影響を受けないので好ましいことになる。イレーズレベルをサンプルするタイミングの設定に当たっては、パルス再生部２０２からサンプルホールド回路３３４に至る信号経路の信号帯域および遅延に対する補償を考慮する。
【００９７】
たとえば、キャッスル方式を適用する場合、図４Ｂのように、イレーズレベルの開始タイミングＴ32を、イレーズレベルをサンプルするための起点のエッジ（基準エッジ）に設定する。基準エッジＴ32を起点として、サンプリングパルスSP_2の立上りタイミングＴ33を規定する立上り遅延時間TD３_1（Ｔ32〜Ｔ33）を設定する。立上り遅延時間TD３_1は、サンプルホールド回路３３４に入力されるパワーモニタ信号PMが、クールレベルからイレーズレベルへ静定する時間を考慮して設定する。
【００９８】
さらに、立上りタイミングＴ33を起点に、サンプリングパルスSP_2のアクティブＨの期間を規定するパルス幅PW３（Ｔ33〜Ｔ34）と、実際にアクティブＨとなるまでのパルス遅延時間TD３_2（Ｔ33〜Ｔ37）を設定する。パルス遅延時間TD３_2は、パルス再生部２０２からサンプルホールド回路３３４への信号経路におけるサンプリングパルスの遅延時間とパワーモニタ信号PMの遅延時間の差を補償することを考慮して設定する。
【００９９】
こうすることで、サンプリングパルスSP_2は、タイミングＴ32から「TD３_1＋TD３_2」経過後に立上り、パルス幅PW３経過後に立ち下がる。
【０１００】
なお、スペース長が短い場合には、スペース用のサンプリングパルスSP_2を生成しない設定にする。たとえば、基準エッジＴ32からイレーズレベルの最後となるオーバードライブの開始タイミングＴ35までを、サンプリングパルス出力判定設定期間DET3に設定する。そして、このサンプリングパルス出力判定設定期間DET3が、予め定められている値に達しない場合、サンプリングパルスSP_2を出力しないようにする。たとえば、パワーモニタ信号PMにおける、クールレベルからイレーズレベルへの静定に１０ｎｓを要する波形においては、立上り遅延時間TD3_1を１０ｎｓ以上に設定することで、正しいイレーズレベルをサンプルホールドすることができる。このとき、サンプリングパルス出力判定設定期間DET3を１０ｎｓと設定することにより、イレーズレベルの幅が１０ｎｓ以下のパルスにおいては、サンプリングパルスSP_2を生成しないようにする。
【０１０１】
＜サンプリングパルス設定：第４例＞
図４Ｃは、サンプリングパルスSPの第４の設定例を説明する図である。レーザ発光波形は、図４と同じパワーレベルをもつ。第４例は、スペース用のサンプリングパルスSP_2を設定する際に第２の設定手法を採用するものである。
【０１０２】
たとえば、キャッスル方式を適用する場合、図４Ｃのように、イレーズレベルの開始タイミングＴ42を、イレーズレベルをサンプルするための起点のエッジ（立上り基準エッジ）に設定する。立上り基準エッジＴ42を起点として、サンプリングパルスSP_2の立上りタイミングＴ43を規定する立上り遅延時間TD４_1（Ｔ42〜Ｔ43）を設定する。立上り遅延時間TD４_1は、サンプルホールド回路３３４に入力されるパワーモニタ信号PMが、クールレベルからイレーズレベルへ静定する時間を考慮して設定する。さらに、立上りタイミングＴ43を起点に、実際にアクティブＨとなるまでのパルス遅延時間TD４_2（Ｔ43〜Ｔ47）を設定する。パルス遅延時間TD４_2は、パルス再生部２０２からサンプルホールド回路３３４への信号経路におけるサンプリングパルスの遅延時間とパワーモニタ信号PMの遅延時間の差を補償することを考慮して設定する。
【０１０３】
さらに、イレーズレベルの最後となるオーバードライブの開始タイミングＴ45を、イレーズレベルのサンプリングの終点のエッジ（立下り基準エッジ）に設定する。立下り基準エッジＴ45を起点として、サンプリングパルスSP_2のアクティブＨの終了タイミングを規定する立下り遅延時間TD４_3（Ｔ45〜Ｔ46）を設定する。立下り遅延時間TD４_3は、必要なパルス幅を考慮して設定する。この場合のパルス幅PW４は「Ｔ45＋TD４_3−Ｔ43」となる。
【０１０４】
こうすることで、サンプリングパルスSP_2は、タイミングＴ42から「TD４_1＋TD４_2」経過後に立上り、パルス幅PW４（＝Ｔ45＋TD４_3−Ｔ43）経過後に立ち下がる。
【０１０５】
なお、スペース長が短い場合には、スペース用のサンプリングパルスSP_2を生成しない設定にする。たとえば、立上り基準エッジＴ42からイレーズレベルの最後となるオーバードライブの開始タイミングＴ45までを、サンプリングパルス出力判定設定期間DET4に設定する。そして、このサンプリングパルス出力判定設定期間DET4が、予め定められている値に達しない場合、サンプリングパルスSP_2を出力しないようにする。たとえば、パワーモニタ信号PMにおける、クールレベルからイレーズレベルへの静定に１０ｎｓを要する波形においては、立上り遅延時間TD4_1を１０ｎｓ以上に設定することで、正しいイレーズレベルをサンプルホールドすることができる。このとき、サンプリングパルス出力判定設定期間DET4を１０ｎｓと設定することにより、イレーズレベルの幅が１０ｎｓ以下のパルスにおいては、サンプリングパルスSP_2を生成しないようにする。
【０１０６】
＜シーケンシャル方式の詳細＞
図５は、記録系にシーケンシャル方式を採用する第２例の信号インタフェース方式の詳細を説明する図である。
【０１０７】
図５（２）に示すように、本実施形態のシーケンシャル方式は、第１の伝送信号としてのリセット信号RSと第２の伝送信号としてのエッジ信号ESの２種類の入力信号を使用して、基準パルスとしてのリセットパルスRPと切替えパルスとしてのエッジパルスEPを生成する。
【０１０８】
第１の伝送信号（リセット信号RS）は、ライトストラテジ回路内蔵の構成の第２比較例のレーザ駆動回路２００Ｙにおける記録波形制御信号パターンの開始エッジ（図５（１）のエッジパルスEP１）と同じエッジを示す信号である。第２の伝送信号（エッジ信号ES）は、それ以外のエッジタイミング（図５（１）のエッジパルスEP２，EP３，EP４，EP５）を合成したものと同じエッジを示す信号である。
【０１０９】
図５（３）に示すように、メモリ回路の各レジスタに、記録波形制御信号パターンを示す各発光パワーレベルの情報を順に記憶しておく。リセットパルスRPに基づき基準パワーレベルの情報を読み出す。基準パワーレベルの情報に続く各タイミングでの発光パワーレベルの情報は、エッジパルスEPに基づき順に読み出す。
【０１１０】
つまり、レーザ駆動回路２００内に、高速に動作するリセット機能付のシーケンシャルアクセスメモリを備え、読み出す順番に各パワーレベル情報を保持するようにしておく。そして、切替えパルス（エッジパルスEP）が生成される都度、基準パワーレベルの情報の次から順番に、発光パワーレベルの情報を選択して読み出す。さらに、どの発光パワーレベルが選択されていても、基準パルス（リセットパルスRP）のリセット機能により、基準パルスが生成されるタイミングで、先頭エリアの情報（基準パワーレベルの情報）を読み出す。
【０１１１】
［ドライブ基板側の構成］
図６は、ドライブ基板側のデジタル信号処理部５７に備えられるシーケンシャル方式を実現するために使用される伝送信号生成部５００の構成例を説明する図である。
【０１１２】
シーケンシャル方式の基本は、記録モード時に、１つの第１の伝送信号および１つの第２の伝送信号をレーザ駆動回路２００に供給して、ライトストラテジ技術で半導体レーザ４１を駆動するものである。第１の伝送信号としては、スペースとマークの繰返しの切替りタイミングを示す基準パルスの取得タイミングがエッジで示されているリセット信号RSを使用する。第２の伝送信号としては、レーザ発光レベルの切替りタイミングを示す切替えパルスの取得タイミングがエッジで示されているエッジ信号ESを使用する。因みに、ここでは、エッジ信号ESのエッジはリセットパルスRPを示さないものとする。
【０１１３】
図５で示したように、ライトストラテジ回路２９０で生成される記録波形制御信号パターンを規定する各エッジパルスEP１〜EP５の内、エッジパルスEP１がリセットパルスRPに対応する。そこで、伝送信号生成部５００は、エッジパルスEP１に基づき、リセット信号RSを生成する。また、エッジパルスEP２〜EP５がエッジパルスEPに対応するので、伝送信号生成部５００は、エッジパルスEP２〜EP５に基づいてエッジ信号ESを生成する。
【０１１４】
このとき、リセット信号RSの片エッジでリセットパルスRPを規定する考え方と両エッジでリセットパルスRPを規定する考え方の何れをも採り得る。同様に、エッジ信号ESの片エッジでエッジパルスEPを規定する考え方と両エッジでエッジパルスEPを規定する考え方の何れをも採り得る。リセットパルスRPに比べるとエッジパルスEPの出力頻度は多くなる。そこで、本実施形態では、少なくともエッジパルスEPに関してはエッジ信号ESの両エッジで規定する構成を採用することにする。リセットパルスRPに関しては、リセット信号RSの片エッジで規定する場合と、両エッジで規定する場合の何れかを採ることとする。
【０１１５】
たとえば、伝送信号生成部５００は、リセット信号RSを生成するために、ＲＳ型フリップフロップ５１０とＤ型フリップフロップ５１２を有する。ＲＳ型フリップフロップ５１０のＲ入力端にはノンリターンゼロデータNRZIDATAを入力し、Ｓ入力端にはエッジパルスEP１を入力する。ＲＳ型フリップフロップ５１０の非反転出力端 Qは、Ｄ型フリップフロップ５１２のクロック入力端CKと接続されている。Ｄ型フリップフロップ５１２の反転出力端xQはＤ入力端と接続され、１／２分周回路が構成されるようになっている。
【０１１６】
こうすることで、ＲＳ型フリップフロップ５１０の非反転出力端 Qは、エッジパルスEP１の立上りエッジに同期してアクティブＨとなりノンリターンゼロデータNRZIDATAの立上りエッジに同期してインアクティブＬとなる。ＲＳ型フリップフロップ５１０の非反転出力端 Qの出力パルスは、Ｄ型フリップフロップ５１２のクロック入力端CKに供給され、１／２に分周される。
【０１１７】
ＲＳ型フリップフロップ５１０の非反転出力端 Qの出力パルスをリセット信号RSとすれば、その立上りエッジでリセットパルスRPを規定することになる。ＲＳ型フリップフロップ５１０の反転出力端xQの出力パルスをリセット信号RSとすれば、その立下りエッジでリセットパルスRPを規定することになる。Ｄ型フリップフロップ５１２の非反転出力端 Qや反転出力端xQの出力パルスをリセット信号RSとすれば、その両エッジでリセットパルスRPを規定することになる。よって、リセット信号RSの片エッジでリセットパルスRPを規定するシステム構成にする場合にはＤ型フリップフロップ５１２は不要である。
【０１１８】
伝送信号生成部５００は、エッジ信号ESを生成するために、４入力型のＯＲゲート５２０とＤ型フリップフロップ５２２を有する。ＯＲゲート５２０の各入力端には、エッジパルスEP１〜EP５が供給される。ＯＲゲート５２０の出力端は、Ｄ型フリップフロップ５２２のクロック入力端CKと接続されている。Ｄ型フリップフロップ５２２の反転出力端xQはＤ入力端と接続され、１／２分周回路が構成されるようになっている。
【０１１９】
こうすることで、エッジパルスEP２〜EP５の何れかの立上りエッジに同期して、Ｄ型フリップフロップ５２２の非反転出力端 Qや反転出力端xQは、Ｌ，Ｈが順番に変化する。よって、Ｄ型フリップフロップ５２２の非反転出力端 Qや反転出力端xQの出力パルスをエッジ信号ESとすれば、その両エッジでエッジパルスEPを規定することになる。
【０１２０】
［光ピックアップ側の構成］
図７〜図７Ｄは、シーケンシャル方式を実現する光ピックアップ１４側の構成を説明する図である。ここで、図７は、シーケンシャル方式を実現するレーザ駆動回路（特に、図１Ａの駆動電流制御部４７に対応）を示す図である。図７Ａは、シーケンシャル方式のレーザ駆動回路２００に使用されるメモリ回路（発光レベルパターン記憶部）の記憶情報と電流スイッチとの関係を説明する図である。図７Ｂおよび図７Ｃは、シーケンシャル方式のレーザ駆動回路２００の動作を説明するタイミングチャートである。図７Ｄは、図７Ｂおよび図７Ｃに示す記録波形制御信号パターンに対応したメモリ回路のレジスタ設定情報を示す図である。
【０１２１】
図７のように、本実施形態のレーザ駆動回路２００は、リセットパルス生成部２１０およびエッジパルス生成部２２０を具備したパルス再生部２０２、発光レベルパターン記憶部２３０、電流源部２４０、電流スイッチ部２５０、レーザ駆動部２７０を有する。レーザ駆動回路２００の内、レーザ駆動部２７０を除く部分が発光波形生成部２０３である。リセットパルス生成部２１０は第１パルス生成部の一例であり、エッジパルス生成部２２０は第２パルス生成部の一例である。
【０１２２】
パルス再生部２０２は、第１の伝送信号としてのリセット信号RSと第２の伝送信号としてのエッジ信号ESを使用して、リセットパルスRPとエッジパルスEPを生成（再生）する。たとえば、リセットパルス生成部２１０は、リセット信号RSに基づきリセットパルスRPを生成する。エッジパルス生成部２２０は、エッジ信号ESに基づきにエッジパルスEPを生成する。つまり、リセットパルスRPの生成タイミングはリセット信号RSのエッジに同期し、エッジパルスEPの生成タイミングはエッジ信号ESのエッジに同期させるものである。ここでは、リセットパルスRPおよびエッジパルスEPは何れもアクティブＨのパルス信号であるものとする。
【０１２３】
リセットパルス生成部２１０は第１エッジ検出部の一例であるエッジ検出回路２１２を有している。エッジパルス生成部２２０は第２エッジ検出部の一例であるエッジ検出回路２２２を有している。エッジ検出回路２１２，２２２としては、たとえば、ＮＡＮＤ（あるいはＡＮＤ）ゲートやＮＯＲ（あるいはＯＲ）ゲート回路やインバータやＥＸ−ＯＲゲートなどのゲート回路を利用するなど公知のものを適用すればよい。
【０１２４】
たとえば、非反転型の論理ゲートを遅延素子として使用し、入力パルス信号と遅延素子の出力をＥＸ−ＯＲゲートに入力すると両エッジをアクティブＨで検出できる。反転型の論理ゲートを遅延素子として使用し、入力パルス信号と遅延素子の出力を、ＡＮＤゲートに入力すると立上りエッジをアクティブＨで検出でき、ＮＯＲゲートに入力すると立下りエッジをアクティブＨで検出できる。
【０１２５】
ここで、リセットパルス生成部２１０は、入力されるリセット信号RSの立上りおよび立下りの何れか一方のエッジ（ここでは立上りエッジとする）をエッジ検出回路２１２により検出してリセットパルスRPを生成し、発光レベルパターン記憶部２３０に供給する（対応するタイミングチャートは図７Ｂ）。変形例としては、リセット信号の立上りおよび立下りの双方のエッジを検出してリセットパルスRPを生成してもよい（対応するタイミングチャートは図７Ｃ）。
【０１２６】
エッジパルス生成部２２０は、入力されるエッジ信号ESの立上りおよび立下りの双方のエッジをエッジ検出回路２２２により検出してエッジパルスEPを生成し、発光レベルパターン記憶部２３０に供給する。スペースとマークの繰返しの１サイクル当たりに、リセットパルスRPは１つ生成すればよいが、エッジパルスEPは複数生成する必要があるので、エッジ信号ESの両エッジからエッジパルスEPを生成することでエッジ信号ESの周波数を低く抑えるようにしている。
【０１２７】
発光レベルパターン記憶部２３０は、ライトストラテジ技術を適用する場合の各タイミングにおけるレーザ発光のパワーレベル情報（記録波形制御信号パターン）を記憶する。たとえば発光レベルパターン記憶部２３０は、複数のレジスタ２３２_1〜２３２_k（纏めてレジスタセット２３１と称する）と各レジスタ２３２_1〜２３２_kの出力に設けられた読出しスイッチ２３４_1〜２３４_kを備える。
【０１２８】
レジスタセット２３１は、主記憶部として機能する。各レジスタ２３２_1〜２３２_kの出力線や対応する読出しスイッチ２３４_1〜２３４_kは、ライトストラテジ技術を適用する際のレーザパワーの多値レベルを設定可能な複数である。多値レベルの数とレジスタ２３２_1〜２３２_kの出力線や読出しスイッチ２３４_1〜２３４_kの数は同一であってもよいし、デコーダを使用することで異なるようにしてもよい。本実施形態では、多値レベルの数とレジスタ２３２_1〜２３２_kの出力線および読出しスイッチ２３４_1〜２３４_kの数は同一であるものとする。
【０１２９】
本実施形態の発光レベルパターン記憶部２３０は、記録波形制御信号パターンに従って、記録波形制御信号パターンの初期レベルを先頭に各発光パワーレベルの情報やそれに対応する電流スイッチ部２５０の切替え態様を規定する情報が順にレジスタ２３２_1〜２３２_kに記憶される。記録波形制御信号パターン例については後で説明する。
【０１３０】
初期レベルの情報を保持する１段目のレジスタ２３２_1に接続される１段目の読出しスイッチ２３４_1の制御入力端には、リセットパルス生成部２１０からリセットパルスRPが供給される。２段目以降のレジスタ２３２_2，…，２３２_kに接続される読出しスイッチ２３４_2，…，２３４_kの制御入力端には、エッジパルス生成部２２０からエッジパルスEPが共通に供給される。読出しスイッチ２３４_2，…，２３４_kは、レジスタ２３２_2，…，２３２_kの出力をエッジパルスEPごとに順番に選択するシーケンシャルスイッチである。
【０１３１】
発光レベルパターン記憶部２３０は、記録モード時に、リセットパルスRP、エッジパルスEP、およびレジスタ２３２に保存しておいたパワーレベル情報に基づき、電流スイッチ部２５０の各電流スイッチをオン／オフする複数の電流切替パルスSWを出力する。具体的には、発光レベルパターン記憶部２３０は、レジスタ２３２_2，…，２３２_kに保存してあるパワーレベル情報（特に本例では電流スイッチ部２５０を制御する電流切替パルスSW）をエッジパルスEPのタイミングで順番に読み出して行く。そして、リセットパルスRPのタイミングで初期レベル情報を記憶するレジスタ２３２_1の読出しに戻す。
【０１３２】
電流源部２４０は、基準電流生成部２４２と電流出力型のＤＡ変換部２４４（ＩＤＡＣ）を備えている。基準電流生成部２４２は、半導体レーザ４１の発光パルス波形における記録モード時の多値並びに再生（読取り）モード時のリード（Read）の各パワーレベルに対応するデジタルの各基準電流値を発光レベルパターン記憶部２３０の情報に基づき生成する。たとえば、発光レベルパターン記憶部２３０に、各発光パワーレベルに対応する電流情報を多ビットデジタルデータで設定しておき、各発光パワーレベルに対応する各基準電流生成部２４２はその電流情報を取り込む。そして、各基準電流生成部２４２は、必要に応じて、オフセット設定やゲイン調整を行なうようにする。
【０１３３】
ＤＡ変換部２４４は、基準電流生成部２４２で生成された電流情報（デジタルデータ）をアナログに変換して出力する。ここで、各ＤＡ変換部２４４には、ＡＰＣ制御部５８からフレキシブル基板５１を介してレーザパワー指示電圧PWが供給されている。各ＤＡ変換部２４４は、レーザパワー指示電圧PWに基づいてＤＡ変換のゲインを調整する。これにより、半導体レーザ４１の発光パワーは、レーザパワー指示電圧PWに応じた一定値にフィードバック制御される。
【０１３４】
電流スイッチ部２５０は、記録モード時に、ＤＡ変換部２４４にてアナログ信号に変換された各パワー基準電流の何れか１つもしくは任意の組合せ（重畳）にするべく、電流スイッチ２５２（Current SW）を備えている。電流スイッチ部２５０は、発光レベルパターン記憶部２３０から読み出された複数のレベル情報（具体的には電流切替パルスSW）に基づき電流スイッチ２５２をオン／オフすることにより発光パワーを制御する。
【０１３５】
記録モード時の多値レベルとしては、本例では、クール（Cool）、イレーズ（Erase ）、ピーク（Peak）、オーバードライブ（Over Drive）の４値を採用している（図７Ａ、図７Ｂを参照）。これに対応して、基準電流生成部２４２は、４つのレベルの基準電流を生成する各別の基準電流生成部２４２Ｃ，２４２Ｅ，２４２Ｐ，２４２OD、並びにリード用の基準電流生成部２４２Ｒを備えている。ＤＡ変換部２４４としては、基準電流生成部２４２にて生成された各基準電流をアナログ信号に変換するべく、それぞれＤＡ変換部２４４Ｃ，２４４Ｅ，２４４Ｐ，２４４OD，２４４Ｒを備えている。電流スイッチ２５２も、各別に２５２Ｃ，２５２Ｅ，２５２Ｐ，２５２OD，２５２Ｒを備える。
【０１３６】
基準電流生成部２４２が生成する各基準電流としては、図７Ａ（１）に示すように、クール、イレーズ、ピーク、オーバードライブの４値のそれぞれに対応する各別のＩｃ，Ｉｅ，Ｉｐ，Ｉodにしてもよい。また、図７Ａ（２）に示すように、クール電流Ｉｃ、イレーズ電流Ｉｅ、ピーク電流Ｉｐ、オーバードライブ電流Ｉodで、順に増加する分を加算するようなクール電流Ｉｃと各差分情報（Ｉｅ−Ｉｃ，Ｉｐ−Ｉｅ，Ｉod−Ｉｐ）にしてもよい。何れを採るかに応じて、電流スイッチ部２５０の各電流スイッチ２５２の何れをオンさせるかが異なり、その採用構成に応じて、電流スイッチ２５２を制御する電流切替パルスSWの出力パターン情報も発光レベルパターン記憶部２３０に記憶される。
【０１３７】
図７Ａ（１），（２）の何れにおいても、記録モード時には、４値レベルを制御するために、発光レベルパターン記憶部２３０の各レジスタ２３２からは４種の電流切替パルスSW_1〜SW_4が出力される。
【０１３８】
図７Ａ（１）に示す例では、クール、イレーズ、ピーク、オーバードライブの別に基準電流Ｉｃ，Ｉｅ，Ｉｐ，Ｉodが対応する電流スイッチ２５２Ｃ，２５２Ｅ，２５２Ｐ，２５２ODに供給される。したがって、４種の電流切替パルスSW_1〜SW_4の何れか１つをアクティブにすることで１つの電流スイッチ２５２をオンすればよい。この場合、電流スイッチ２５２の切替えタイミングのずれの影響は図７Ａ（２）に比べると少ないと考えられる。その反面、各基準電流生成部２４２が各別に基準電流を生成する必要があるので、特に、ピーク電流Ｉｐやオーバードライブ電流Ｉod用の基準電流生成部２４２Ｐ，２４２ODの生成する電流量が多くなる。
【０１３９】
図７Ａ（２）に示す例では、電流加算を利用するので、クール、イレーズ、ピーク、オーバードライブの順に、アクティブにする電流切替パルスSW_1〜SW_4の組合せ数を増やすことで、オンさせる電流スイッチ２５２を増やしていく。この場合、電流加算のタイミングが加算電流スイッチ２５２の切替えタイミングに左右されるので「ずれ」の影響は図７Ａ（１）に比べると大きくなると考えられる。その反面、各基準電流生成部２４２の生成する電流量は少なくて済む。
【０１４０】
レーザ駆動部２７０は、レーザ切替回路２７２とドライバ回路２７４を有する。レーザ切替回路２７２としては、一例として、ＣＤ系統用の第１半導体レーザ４１_1、ＤＶＤ系統用の第２半導体レーザ４１_2、次世代ＤＶＤ系統用の第３半導体レーザ４１_3の３系統を切り替える３入力−１出力型のスイッチを有している。ドライバ回路２７４は、第１半導体レーザ４１_1を駆動する第１ドライバ回路２７４_1、第２半導体レーザ４１_2を駆動する第２ドライバ回路２７４_2、第３半導体レーザ４１_3を駆動する第３ドライバ回路２７４_3を有する。各ドライバ回路２７４_1〜２７４_3は、入力された記録波形制御信号パターンを持った電流信号に対して、ＡＰＣ制御部５８から供給されるレーザパワー指示電圧に応じたパワーの増減を行ない駆動電流を生成することにより半導体レーザ４１を発光させる。レーザ駆動部２７０は、ＣＤ，ＤＶＤ，次世代ＤＶＤの３種類の記録媒体用の半導体レーザ４１_1，４１_2，４１_3に対応しており、記録媒体によって半導体レーザ４１を切り替える。
【０１４１】
このような構成により、レーザ駆動回路２００は、半導体レーザ４１の閾値電流を供給するバイアス電流と複数の電流パルスの組合せによりライトストラテジ技術が適用される多値パワーの発光波形を生成するようにしている。図示しないレーザパワー制御系（ＡＰＣ制御系）では、半導体レーザ４１のレーザパワーが、この多値パワーの発光波形となるように、多値パワーを制御する。
【０１４２】
［動作］
図７Ｂおよび図７Ｃに示すように、書込み用のデータ入力はノンリターンゼロデータNRZIDATAであるものとする。スペース長は２Ｔで、マーク長は２Ｔ以上（図では２Ｔ，３Ｔ，４Ｔ，５Ｔを例示）であるとする。最高速信号は２Ｔ繰返しとなる。
【０１４３】
ライトストラテジ技術を適用するとき、この例では、各スペース長２Ｔにおいて、前半の１Ｔ時にはクールレベル（Cool）、後半の１Ｔ時にはイレーズレベル（Erase ）にする。マーク長２Ｔ時において、前半の１Ｔ時にはイレーズレベル、後半の１Ｔ時にはオーバードライブレベルにする。マーク長３Ｔ時において、１番目の１Ｔ時にはイレーズレベル、２番目の１Ｔ時にはオーバードライブレベル（O.D.）、３番目の１Ｔ時にはピークレベル（Peak）にする。
【０１４４】
マーク長４Ｔ時において、１番目の１Ｔ時にはイレーズレベル、２番目の１Ｔ時にはオーバードライブレベル、３番目の１Ｔ時にはピークレベル、４番目の１Ｔ時にはオーバードライブレベルにする。マーク長５Ｔ時において、１番目の１Ｔ時にはイレーズレベル、２番目の１Ｔ時にはオーバードライブレベル、３番目の１Ｔ時にはピークレベル、４番目の１Ｔ時にはピークレベル、５番目の１Ｔ時にはオーバードライブレベルにする。つまり、マーク長５Ｔ時には、３〜４番目の２Ｔ時にはピークレベルを維持し、その後の５番目の１Ｔ時にオーバードライブレベルに遷移する。
【０１４５】
また、マーク長に関わらず、スペースの後半からマークの１番目にかけての２Ｔ時にはイレーズレベルを維持し、その後の１Ｔ時にオーバードライブレベルに遷移する。各発光パワーレベルには、O.D.＞Peak＞Erase ＞Coolの関係がある。
【０１４６】
このような記録波形制御信号パターンに対応して、図７Ｄに示すように、１段目のレジスタ２３２_1には初期レベルとしてクールレベルの情報を記憶する。２段目のレジスタ２３２_2にはイレーズレベル、３段目のレジスタ２３２_2にはオーバードライブレベル、４段目のレジスタ２３２_2にはピークレベル、５段目のレジスタ２３２_5にはオーバードライブ、の各情報を記憶する。
【０１４７】
１つのリセット信号RSと１つのエッジ信号ESを入力パルス信号として使用する。１つのリセット信号RSの立上りエッジあるいは立上りエッジおよび立下りエッジに基づきリセットパルスRPを生成する。１つのエッジ信号ESの両エッジに基づきエッジパルスEPを生成する。そして、発光レベルパターン記憶部２３０の各レジスタ２３２_1〜２３２_5に記憶した各パワーレベル情報を先頭エリア（本例ではクール）から順番に読み出していく。
【０１４８】
たとえば、リセットパルスRPがアクティブＨのときに読出しスイッチ２３４_1をオンさせて１段目のレジスタ２３２_1のパワーレベル情報を読み出す。この後、エッジパルスEPがアクティブＨとなる都度、シーケンシャルスイッチ構成の読出しスイッチ２３４_2〜２３４_5を順番にオンさせてレジスタ２３２_2〜２３２_5のパワーレベル情報を順番に読み出す。
【０１４９】
たとえば、マーク長４Ｔやマーク長５Ｔの記録時には、順番に全てのパワーレベル情報を読み出すと、クール→イレーズ→オーバードライブ→ピーク→オーバードライブの順でレーザ発光パワーが切り替わる。
【０１５０】
ノンリターンゼロデータNRZIDATAのマーク長によっては全てのレベルを出力することはなく、たとえば、マーク長２Ｔの記録時には、オーバードライブからクールにパワーを遷移させる必要が生じる。その場合、クールにしたいオーバードライブ直後のタイミングでリセットパルスRPがアクティブＨとなるようにリセット信号RSを供給することにより、オーバードライブの次にクールの情報が読み出される。同様に、マーク長３Ｔの記録時には、ピークからクールにパワーが遷移するように、クールにしたいピーク直後のタイミングでリセットパルスRPがアクティブＨとなるようにリセット信号RSを供給すればよい。
【０１５１】
ここまでのシーケンシャル方式の説明では、リセット信号RSとエッジ信号ESは、何れも１つであったが、図を示しての詳細説明は割愛するが、様々な変形が可能である。
【０１５２】
たとえば、第１の伝送信号（リセット信号RS）と第２の伝送信号（エッジ信号ES）は、それぞれ複数にすることが可能である。たとえば、切替えパルスの取得タイミングを規定する情報を含んだ第２の伝送信号（エッジ信号ES）を複数本で伝送することにより、より容易に伝送帯域の問題点を解決することもできる。
【０１５３】
また、第１の伝送信号としては、スペースとマークの繰返しの切替りタイミングを示す基準パルスの取得タイミングがエッジで示されていないものとし、第２の伝送信号（エッジ信号ES）で基準パルスの取得タイミングを規定する手法にしてもよい。この場合、第１の伝送信号（リセット信号RS）は、エッジ信号ESのエッジからリセットパルスRPとエッジパルスEPを区別して取得するための判別信号に使用する。たとえば、エッジパルスEPのエッジタイミングに同期してリセットパルスRPを生成し、エッジ信号ESの両エッジの内のリセットパルスRPの生成に寄与しないタイミングでエッジパルスEPを生成する。こうすることで、エッジ信号ESだけでなくリセットパルスRPの生成タイミングもエッジ信号ESのエッジに同期して生成されるので、スキューの影響が排除される。
【０１５４】
また、第１の伝送信号（リセット信号RS）を複数本にして、それぞれのリセットタイミングを異なるようにすれば、複数種類のパワーレベルパターンを切替える機能を実現することができる。たとえば、マーク長に応じてピークレベルやオーバードライブレベルを変更する場合への適用に好適である。
【０１５５】
発光レベルパターン記憶部２３０と読出しスイッチ２３４との間に、ｍ入力−ｎ出力（ｍ−ｎと記す：ｍ，ｎは正の整数でｍ＜ｎ）型のデコーダを配置して、発光パワーの多値レベルの数とレジスタ２３２の出力線や読出しスイッチ２３４の数を異ならせてもよい。この場合、デコーダが必要になるので回路構成が少し複雑になるが、レジスタ２３２に記憶する情報量が減少するため、レジスタセット２３１の記憶容量の低減が可能となり、発光レベルパターン記憶部２３０の回路規模を縮小できる。
【０１５６】
レジスタ２３２の発光パワー情報を電流レベル情報そのものとし、これを順次切り替えて電流源部２４０に供給すると、電流源部２４０は基準電流生成部２４２とＤＡ変換部２４４がそれぞれ１つの簡易なものとなるし、電流スイッチ部２５０は不要となる。また、レジスタ２３２の各電流レベル情報を各電流値Ｉｃ，Ｉｅ，Ｉｐ，Ｉodに一致させれば、基準電流生成部２４２も不要となる。ただし、ＤＡ変換では１つのレベルパワーを表すのに複数本の情報が必要となり、その複数本のデジタル情報（ビットデータ）でアナログ電流値（ＤＡＣ内の複数ＳＷ）を制御するので、ビット間のタイミングスキューがあると、波形特性が悪化する可能性がある。
【図面の簡単な説明】
【０１５７】
【図１】光装置の一例である記録再生装置（光ディスク装置）の一構成例を示す図である。
【図１Ａ】光ピックアップの構成例を説明する図である。
【図２】ライトストラテジ技術を適用したレーザ駆動方式の一例を説明する図である。
【図２Ａ】ライトストラテジ技術を適用して半導体レーザを駆動する際の信号インタフェース手法の第１比較例を説明する図である。
【図２Ｂ】ライトストラテジ技術を適用して半導体レーザを駆動する際の信号インタフェース手法の第２比較例を説明する図である。
【図２Ｃ】ライトストラテジ技術を適用して半導体レーザを駆動する際の信号インタフェース手法の第３比較例を説明する図である。
【図３】本実施形態の信号インタフェース方式を実現するシステム構成を示す図（第１例：通常方式ベース）である。
【図３Ａ】本実施形態の信号インタフェース方式を実現するシステム構成を示す図（第２例：シーケンシャル方式ベース）である。
【図４】サンプリングパルスの第１の設定例（マーク用）を説明する図である。
【図４Ａ】サンプリングパルスの第２の設定例（マーク用）を説明する図である。
【図４Ｂ】サンプリングパルスの第３の設定例（スペース用）を説明する図である。
【図４Ｃ】サンプリングパルスの第４の設定例（スペース用）を説明する図である。
【図５】記録系にシーケンシャル方式を採用する信号インタフェース方式の詳細を説明する図である。
【図６】ドライブ基板側のデジタル信号処理部に備えられるシーケンシャル方式を実現するために使用される伝送信号生成部の構成例を説明する図である。
【図７】シーケンシャル方式を実現するレーザ駆動回路を示す図である。
【図７Ａ】シーケンシャル方式のレーザ駆動回路に使用されるメモリ回路（発光レベルパターン記憶部）の記憶情報と電流スイッチとの関係を説明する図である。
【図７Ｂ】シーケンシャル方式のレーザ駆動回路の動作を説明するタイミングチャート（第１例）である。
【図７Ｃ】シーケンシャル方式のレーザ駆動回路の動作を説明するタイミングチャート（第２例）である。
【図７Ｄ】図７Ｂおよび図７Ｃに示す記録波形制御信号パターンに対応したメモリ回路のレジスタ設定情報を示す図である。
【符号の説明】
【０１５８】
１…記録再生装置、１０…スピンドルモータ、１２…モータドライバ、１４…光ピックアップ、２００…レーザ駆動回路、２０２…パルス再生部、２０３…発光波形生成部、２１０…リセットパルス生成部、２２０…エッジパルス生成部、２３０…発光レベルパターン記憶部、２４０…電流源部、２７０…レーザ駆動部、２９０…ライトストラテジ回路、３０…スピンドルモータ制御部、３００…パワーモニタ回路、３１０…受光素子、３１２…電流電圧変換部、３１３…電流電圧変換部、３２…ピックアップ制御部、３３０…サンプルホールド部、４００…サンプリングパルス生成部、４１…半導体レーザ、４５…光検出部、４７…駆動電流制御部、５０…記録・再生信号処理部、５００…伝送信号生成部、５１…フレキシブル基板、５２…ＲＦ増幅部、５３…波形整形部、５４…ＡＤ変換部、５５…クロック再生部、５６…書込みクロック生成部、５７…デジタル信号処理部、５８…ＡＰＣ制御部、６２…コントローラ
【図１】
2010061765.tif 000003
【図１Ａ】
2010061765.tif 000004
【図２】
2010061765.tif 000005
【図２Ａ】
2010061765.tif 000006
【図２Ｂ】
2010061765.tif 000007
【図２Ｃ】
2010061765.tif 000008
【図３】
2010061765.tif 000009
【図３Ａ】
2010061765.tif 000010
【図４】
2010061765.tif 000011
【図４Ａ】
2010061765.tif 000012
【図４Ｂ】
2010061765.tif 000013
【図４Ｃ】
2010061765.tif 000014
【図５】
2010061765.tif 000015
【図６】
2010061765.tif 000016
【図７】
2010061765.tif 000017
【図７Ａ】
2010061765.tif 000018
【図７Ｂ】
2010061765.tif 000019
【図７Ｃ】
2010061765.tif 000020
【図７Ｄ】
2010061765.tif 000021