(57)【要約】【課題】  低消費電力化を図ることができ、唸り音を低減できるスイッチング電源装置を提供する。【解決手段】  スイッチング電源装置は、電気信号を負荷部に出力させるかどうか切替えるスイッチング素子と、連続発振又は間欠発振させる検出制御部とを備えている。検出制御部は、負荷部の負荷が軽負荷から上昇し第１負荷ｌ１を超え第２負荷ｌ２に到達するまでの状態で間欠発振させ、かつ、第２負荷以上の重負荷状態で連続発振させている。検出制御部は、負荷部の負荷が重負荷から下降時し第２負荷ｌ２を超え第１負荷ｌ１に到達するまでの状態で連続発振させ、かつ、第１負荷以下の軽負荷状態で間欠発振させている。検出制御部は、第２負荷ｌ２及び第１負荷ｌ１間で連続発振が特定時間続いた場合、間欠発振に切替える。【選択図】      図２
2010011661.tif 000002
【特許請求の範囲】
【請求項１】
入力された電気信号に基づいた電気信号を負荷部に出力し、負荷部に電圧を与えるスイッチング電源装置において、
入力された電気信号に基づいた電気信号を負荷部に出力させるかどうか切替えるスイッチング素子と、
負荷部に出力される電気信号の情報を検出し、前記検出された情報を基に前記スイッチング素子を制御し、連続発振又は間欠発振させる検出制御部と、を備え、
前記検出制御部は、
負荷部の負荷が軽負荷から上昇し第１負荷を超え第２負荷に到達するまでの状態で前記間欠発振させ、かつ、前記第２負荷以上の重負荷状態で前記連続発振させ、
負荷部の負荷が重負荷から下降時し前記第２負荷を超え前記第１負荷に到達するまでの状態で前記連続発振させ、かつ、前記第１負荷以下の軽負荷状態で前記間欠発振させ、
前記第２負荷及び第１負荷間で前記連続発振が特定時間続いた場合、前記間欠発振に切替える
スイッチング電源装置。
【請求項２】
前記間欠発振に切替える際、前記第２負荷及び第１負荷間の第３負荷と、前記第１負荷と、の間で前記連続発振が特定時間続いた場合、前記間欠発振に切替える請求項１に記載のスイッチング電源装置。
【請求項３】
前記検出制御部は、負荷部に出力される電気信号の変化を検出し、この変化を基に前記スイッチング素子を制御する請求項１に記載のスイッチング電源装置。
【請求項４】
前記検出制御部は、前記電気信号の電圧値の変化又は電流値の変化を基に前記スイッチング素子を制御する請求項３に記載のスイッチング電源装置。
【請求項５】
前記スイッチング素子は、電界効果トランジスタである請求項１に記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、スイッチング電源装置に関し、特に、連続発振及び間欠発振の何れかに切替えて行うスイッチング電源装置に関する。
【背景技術】
【０００２】
近年、テレビジョン受像機や複写機等の電子機器の低消費電力化が強く要求されている。上記電子機器は、スイッチング電源装置を備えている。スイッチング電源装置自身の低消費電力化が求められている。例えばスタンバイモードを含む広範囲な負荷領域で高効率及び低ノイズ化が可能なスイッチング電源装置が開示されている（例えば、特許文献１参照）。
【０００３】
その他、間欠発振及び連続発振を切替えるスイッチング電源装置が開示されている（例えば、特許文献２参照）。このスイッチング電源装置は、通常動作モードで動作中にスタンバイモードに切替える技術も開示している。
【０００４】
また、スイッチング電源装置は、スイッチング電源装置の負荷部が軽負荷の状態で間欠発振し、その負荷部が重負荷の状態で連続発振するものである。スイッチング電源装置は、連続発振だけでなく、間欠発振も行っているため、軽負荷の状態での消費電力を削減することができる。上記した場合、負荷部が重負荷の状態と、軽負荷の状態とを頻繁に切替えることがある。これにより、連続発振と、間欠発振とを頻繁に切替えることになる。すると、連続発振及び間欠発振間の頻繁な切替え時に発生する周波数成分が、聴覚が敏感な人にとっては不快な唸り音となる不具合が生じてしまう。
【０００５】
そこで、負荷状態に応じて発振状態を切替えるスイッチング電源装置において、待機状態の消費電力を低減し、かつ発振状態の切替えにヒステリシスを有するスイッチング電源装置が開示されている（例えば、特許文献３参照）。これにより、連続発振と間欠発振とを頻繁に切り替えることを抑えて、唸り音となる不具合の発生を抑制することができる。
【特許文献１】特開２００２−３１５３３３号公報
【特許文献２】特開２００２−１３６１２５号公報
【特許文献３】特開２００３−１９９３４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、スイッチング電源装置はヒステリシスを有しているため、ヒステリシス内では間欠発振の状態が長く続くこともあれば、連続発振の状態が長く続くこともある。連続発振の状態が長く続くとスイッチングによるスイッチングロスが増大してしまう。連続発振に比べて間欠発振ではスイッチング回数が少なくスイッチングによるスイッチングロスが低減する。即ち、低消費電力化することができる。このため、低消費電力化と、唸り音の低減とが可能なスイッチング電源装置の実現が望まれている。  
この発明は以上の点に鑑みなされたもので、その目的は、低消費電力化を図ることができ、唸り音を低減できるスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、本発明の態様に係るスイッチング電源装置は、
入力された電気信号に基づいた電気信号を負荷部に出力し、負荷部に電圧を与えるスイッチング電源装置において、
入力された電気信号に基づいた電気信号を負荷部に出力させるかどうか切替えるスイッチング素子と、
負荷部に出力される電気信号の情報を検出し、前記検出された情報を基に前記スイッチング素子を制御し、連続発振又は間欠発振させる検出制御部と、を備え、
前記検出制御部は、
負荷部の負荷が軽負荷から上昇し第１負荷を超え第２負荷に到達するまでの状態で前記間欠発振させ、かつ、前記第２負荷以上の重負荷状態で前記連続発振させ、
負荷部の負荷が重負荷から下降時し前記第２負荷を超え前記第１負荷に到達するまでの状態で前記連続発振させ、かつ、前記第１負荷以下の軽負荷状態で前記間欠発振させ、
前記第２負荷及び第１負荷間で前記連続発振が特定時間続いた場合、前記間欠発振に切替える。
【発明の効果】
【０００８】
この発明によれば、低消費電力化を図ることができ、唸り音を低減できるスイッチング電源装置を提供することができる。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照しながらこの発明に係るスイッチング電源装置をＡＣ−ＤＣコンバータに適用した実施の形態について詳細に説明する。ここでは、ＡＣ−ＤＣコンバータは、電子機器に搭載され、電子機器の情報処理部に電圧を与えるものである。このため、情報処理部がＡＣ−ＤＣコンバータの負荷部となる。
【００１０】
図１に示すように、ＡＣ−ＤＣコンバータは、ダイオードブリッジ２と、平滑コンデンサ３と、変圧器（コンバータトランス）４と、スイッチング素子としてのＦＥＴ（電界効果トランジスタ）５と、整流ダイオード６と、平滑コンデンサ７と、検出制御部８とを備えている。ＦＥＴ５は、ＭＯＳＦＥＴである。変圧器４は、第１巻線４ａ及び第２巻線４ｂを有している。
【００１１】
ダイオードブリッジ２は、交流電源１（例えば商用電源）に接続され、交流電源１からダイオードブリッジ２に、電気信号として交流電圧Ｖｉｎが入力されている。ダイオードブリッジ２は、入力された交流電圧Ｖｉｎを全波整流する。平滑コンデンサ３は、ダイオードブリッジ２から出力される全波整流波形を平滑する。このため、ダイオードブリッジ２及び平滑コンデンサ３により、交流電圧から直流電圧Ｖｄｃを得ることができる。
【００１２】
第１巻線４ａは、平滑コンデンサ３に並列に接続され、ＦＥＴ５は、平滑コンデンサ３及び第１巻線４ａ間に接続されている。より詳しくは、ＦＥＴ５のソース及びドレインの一方が平滑コンデンサ３に接続され、その他方が第１巻線４ａに接続されている。ＦＥＴ５のスイッチング動作時に、平滑コンデンサ３及び第１巻線４ａは、部分共振動作する。
【００１３】
第２巻線４ｂには、第１巻線４ａから電気エネルギが伝送される。整流ダイオード６は、第２巻線４ｂ及び平滑コンデンサ７に接続されている。より詳しくは、整流ダイオード６のアノードが第２巻線４ｂに接続され、整流ダイオード６のカソードが平滑コンデンサ７に接続されている。そして、第２巻線４ｂに接続されている側の平滑コンデンサ７の電極は、接地されている。また、整流ダイオード６のカソードがＡＣ−ＤＣコンバータの出力端に接続されている。
【００１４】
このため、変圧器４は、入力される電圧を変圧し、整流ダイオード６に出力する。整流ダイオード６は、入力された電圧を整流する。平滑コンデンサ７は、整流ダイオード６から出力される整流波形を平滑する。このため、整流ダイオード６及び平滑コンデンサ７により、直流電圧を得ることができる。そして、この直流電圧が出力電圧Ｖｏｕｔとして出力端から電子機器の情報処理部に与えられる。
【００１５】
検出制御部８は、検出部１１と、処理部１２と、判断部１３とを有している。処理部１２は、ＦＥＴ５のゲートに接続されている。処理部１２は、ＦＥＴ５のゲートに電気信号を与えるものである。
【００１６】
検出部１１は、電子機器の情報処理部に出力される電気信号の情報を検出する。ここでは、検出部１１は、電圧検出部であり、電子機器の情報処理部に出力される出力電圧Ｖｏｕｔの電圧値を検出する。より詳しくは、検出部１１は、出力電圧Ｖｏｕｔの電圧値の減衰率、すなわち、出力電圧Ｖｏｕｔの傾きを検出する（図８（ｂ））。
【００１７】
なお、検出部１１は、出力電圧Ｖｏｕｔ（電気信号）の電圧値の減衰率の検出に限らず、出力電圧Ｖｏｕｔ（電気信号）の電圧値の変化を検出するものであっても良く、出力電圧Ｖｏｕｔ（電気信号）の変化を検出するものであれば良い。
【００１８】
ここで、図８（ａ）は、時間に対するＦＥＴのＯＮとＯＦＦとの変化をグラフで示した図であり、図８（ｂ）は、ＡＣ−ＤＣコンバータの出力電圧の電圧値の変化をグラフで示した図である。
【００１９】
処理部１２には、検出部１１で検出された情報が伝送される。すると、処理部１２は、判断部１３に、検出された電気信号を基に、連続発振させるか、間欠発振させるか判断させる。そして、処理部１２は、判断部１３による判断を基に、連続発振又は間欠発振させるため、ＦＥＴ５を制御する。より詳しくは、処理部１２は、ＦＥＴ５をオンさせる期間、間隔及びタイミングを制御する。
【００２０】
上記したことから、検出制御部８は、電子機器の情報処理部に出力される電気信号（出力電圧Ｖｏｕｔ）の情報（電圧値の減衰率）を検出し、検出された情報を基にＦＥＴ５を制御し、連続発振又は間欠発振させるものである。
【００２１】
なお、ＦＥＴ５は、入力された電気信号（交流電圧Ｖｉｎ）に基づいた電気信号（直流電圧Ｖｄｃ）を第１巻線４ａに出力させるかどうか切替えるものである。このため、ひいては、ＦＥＴ５は、入力された電気信号（交流電圧Ｖｉｎ）に基づいた電気信号（出力電圧Ｖｏｕｔ）を電子機器の情報処理部に出力させるかどうか切替えるものである。このため、出力電圧Ｖｏｕｔの電圧値は、ＦＥＴ５のスイッチング動作に対応した値となる。
【００２２】
また、処理部１２には、電子機器の情報処理部の稼動を開始する情報や稼動を終了する情報が伝送される。さらに、処理部１２には、電子機器の情報処理部の負荷レベルの情報も伝送される。このため、処理部１２は、電子機器の情報処理部の稼動時にＦＥＴ５をスイッチングし、連続発振又は間欠発振させ、情報処理部の負荷レベルに合った出力電圧Ｖｏｕｔを出力させることができる。
【００２３】
次に、上記検出制御部８（処理部１２）についてさらに詳細に説明する。  
図２に示すように、検出制御部８は、ヒステリシスを利用して、連続発振から間欠発振に切替え、逆もまた同様に切替えている。そして、この実施の形態において、検出制御部８は、軽負荷側の第１負荷ｌ１と、重負荷側の第２負荷ｌ２との間で連続発振が特定時間ｔ１続いた場合、間欠発振に切替えるものである。更に、検出制御部８は、第２負荷ｌ２及び第１負荷ｌ１間の第３負荷ｌ３と、第１負荷ｌ１との間で連続発振が特定時間ｔ１続いた場合、間欠発振に切替えるものである。特定時間ｔ１とは、例えば５秒である。第３負荷ｌ３は、例えば第２負荷ｌ２と第１負荷ｌ１の間の中央の値に設ける。
【００２４】
次に、連続発振及び間欠発振について説明する。  
図３に示すように、検出制御部８は、ＦＥＴ５をオンさせる期間、間隔及びタイミングを制御し、連続発振又は間欠発振させている。連続発振時には、検出制御部８は、ＦＥＴ５を連続的にオンさせている。間欠発振時には、検出制御部８は、休止期間を挟んでＦＥＴ５を連続的に複数回オンさせている。
【００２５】
次に、検出制御部８が、ヒステリシスを利用して、連続発振から間欠発振に切替え、逆もまた同様に切替える動作について説明する。始めに、連続発振から間欠発振に切替わるときの動作について説明する。なお、通常、電子機器の情報処理部の稼動開始時に、検出制御部８は、まず連続発振させるものである。
【００２６】
図１乃至図６に示すように、電子機器の情報処理部の稼動が開始され、検出制御部８による発振状態の制御がスタートすると、まず、ステップＳ１ａにおいて、検出制御部８は、ＦＥＴ５のスイッチング動作を制御し、連続発振させる。
【００２７】
次いで、ステップＳ２ａにおいて、検出制御部８は、電子機器の情報処理部の負荷ｌが第３負荷ｌ３以上かどうか判断する。なお、上述したように、情報処理部の負荷レベルの判断は、検出された電気信号（出力電圧Ｖｏｕｔ）の情報（電圧値の減衰率）に基づいて行う。情報処理部の負荷ｌが第３負荷ｌ３を超えている場合、検出制御部８は、連続発振を続行させる（ステップＳ１ａ）。情報処理部の負荷ｌが第３負荷ｌ３以下の場合、ステップＳ３ａにおいて、検出制御部８は、情報処理部の負荷ｌが第３負荷ｌ３以下で、かつ、第１負荷ｌ１を超えているかどうか判断する。
【００２８】
ｌ１＜ｌ≦ｌ３ではない場合、すなわち、情報処理部の負荷ｌが第１負荷ｌ１以下の場合、ステップＳ１０ａにおいて、検出制御部８が、ＦＥＴ５のスイッチング動作を制御し、間欠発振させることで、連続発振から間欠発振に切替わるときの動作は終了する。
【００２９】
ｌ１＜ｌ≦ｌ３の場合（ステップＳ３ａ）、ステップＳ４ａにおいて、検出制御部８は、時間ｔのカウントを開始する（ｔ＝０）。続いて、ステップＳ５ａにおいて、検出制御部８は、情報処理部の負荷ｌが第３負荷ｌ３以下で、かつ、第１負荷ｌ１を超えているかどうか判断する。
【００３０】
ｌ１＜ｌ≦ｌ３の場合、ステップＳ８ａにおいて、検出制御部８は、時間ｔが特定時間ｔ１（５秒）経過したかどうか判断する。特定時間ｔ１経過していない場合、ステップＳ５ａに移行する。特定時間ｔ１経過した場合、ステップＳ９ａにおいて、検出制御部８は、時間ｔのカウントを終了し、時間をリセットし、間欠発振に切替える（ステップＳ１０ａ）。
【００３１】
ｌ１＜ｌ≦ｌ３ではない場合（ステップＳ５ａ）、ステップＳ６ａにおいて、検出制御部８は、この場合も、時間ｔのカウントを終了し、時間をリセットする。その後、ステップＳ７ａにおいて、検出制御部８は、情報処理部の負荷ｌが第１負荷ｌ１以下かどうか判断する。
【００３２】
ｌ≦ｌ１の場合、検出制御部８は、間欠発振に切替える（ステップＳ１０ａ）。ｌ≦ｌ１ではない場合、すなわち、ｌ＞ｌ３の場合、検出制御部８は、連続発振を続行させる（ステップＳ１ａ）。
【００３３】
次に、間欠発振から連続発振に切替わるときの動作について説明する。  
図１乃至図３及び図７に示すように、電子機器の情報処理部の稼動中、検出制御部８による発振状態の制御がスタートすると、まず、ステップＳ１ｂにおいて、検出制御部８は、ＦＥＴ５のスイッチング動作を制御する。ここでは、検出制御部８は間欠発振させている状態である。
【００３４】
次いで、ステップＳ２ｂにおいて、検出制御部８は、情報処理部の負荷ｌが第１負荷ｌ１未満かどうか判断する。ｌ＜ｌ１の場合、検出制御部８は、間欠発振を続行させる（ステップＳ１ｂ）。ｌ＜ｌ１ではない場合、ステップＳ３ｂにおいて、検出制御部８は、情報処理部の負荷ｌが第２負荷ｌ２以上かどうか判断する。
【００３５】
ｌ≧ｌ２ではない場合、検出制御部８は、間欠発振を続行させる（ステップＳ１ｂ）。ｌ≧ｌ２の場合、ステップＳ４ｂにおいて、検出制御部８は、ＦＥＴ５のスイッチング動作を制御し、連続発振させることで、間欠発振から連続発振に切替わるときの動作は終了する。
【００３６】
上記のように構成されたＡＣ−ＤＣコンバータによれば、ＡＣ−ＤＣコンバータは、ＦＥＴ５と、検出制御部８とを備えている。ＦＥＴ５は、入力された電気信号（交流電圧Ｖｉｎ）に基づいた電気信号（出力電圧Ｖｏｕｔ）を電子機器の情報処理部に出力させるかどうか切替えるものである。検出制御部８は、電子機器の情報処理部に出力される電気信号（出力電圧Ｖｏｕｔ）の情報（電圧値の減衰率）を検出し、検出された情報を基にＦＥＴ５を制御し、連続発振又は間欠発振させるものである。
【００３７】
さらに、検出制御部８は、情報処理部の負荷ｌが軽負荷から上昇し第１負荷ｌ１を超え第２負荷ｌ２に到達するまでの状態で間欠発振させ、かつ、第２負荷ｌ２以上の重負荷状態で連続発振させている。検出制御部８は、情報処理部の負荷ｌが重負荷から下降時し第２負荷ｌ２を超え第１負荷ｌ１に到達するまでの状態で連続発振させ、かつ、第１負荷ｌ１以下の軽負荷状態で間欠発振させている。
【００３８】
そして、特に、検出制御部８は、第２負荷ｌ２及び第１負荷ｌ１間で連続発振が特定時間ｔ１続いた場合、間欠発振に切替えるものである。更に、検出制御部８は、第３負荷ｌ３と、第１負荷ｌ１との間で連続発振が特定時間ｔ１続いた場合、間欠発振に切替えるものである。
【００３９】
発振状態の切替えにヒステリシスを利用しているため、連続発振及び間欠発振間の頻繁な切替えを抑えることができる。これにより、唸り音となる不具合の発生を抑制することができる。検出制御部８は、第３負荷ｌ３と、第１負荷ｌ１との間で連続発振が特定時間ｔ１続いた場合、間欠発振に切替えるため、スイッチングすることによるスイッチングロスを低減することができる。  
上記したことから、低消費電力化を図ることができ、唸り音を低減できるＡＣ−ＤＣコンバータを得ることができる。
【００４０】
次に、この発明に係るスイッチング電源装置をＤＣ−ＤＣコンバータに適用した他の実施の形態について詳細に説明する。ここでは、ＤＣ−ＤＣコンバータは、電子機器に搭載され、電子機器の情報処理部に電圧を与えるものである。このため、情報処理部がＤＣ−ＤＣコンバータの負荷部となる。なお、この実施の形態において、他の構成は上述した実施の形態と同一であり、同一の部分には同一の符号を付してその詳細な説明を省略する。
【００４１】
図９に示すように、ＤＣ−ＤＣコンバータは、巻線（コイル）４０と、ＦＥＴ等のスイッチング素子５０と、整流ダイオード６０と、平滑コンデンサ７０と、検出制御部８とを備えている。
【００４２】
巻線４０は、直流電源１０（例えばＤＣ１０Ｖ）に接続され、直流電源１０から巻線４０に、電気信号として直流電圧Ｖｉｎが入力されている。巻線４０は、整流ダイオード６０に接続されている。スイッチング素子５０は、一方が巻線４０及び整流ダイオード６０間に接続され、他方が接地されている。整流ダイオード６０は、平滑コンデンサ７０に接続されている。より詳しくは、整流ダイオード６０のカソードが平滑コンデンサ７０に接続されている。また、整流ダイオード６０のカソードがＤＣ−ＤＣコンバータの出力端に接続されている。
【００４３】
このため、巻線４０、整流ダイオード６０及び平滑コンデンサ７０により、変圧された直流電圧を得ることができる。そして、この直流電圧が出力電圧Ｖｏｕｔとして出力端から電子機器の情報処理部に与えられる。
【００４４】
上記のようにＤＣ−ＤＣコンバータの場合でも、上述した実施の形態と同様の効果を得ることができる。これにより、低消費電力化を図ることができ、唸り音を低減できるＤＣ−ＤＣコンバータを得ることができる。
【００４５】
なお、この発明は上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化可能である。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【００４６】
例えば、検出部１１は、電流検出部であっても良い。この場合、検出部１１は、電子機器の情報処理部に出力される電気信号の電流値を検出するものである。これにより、電子機器の情報処理部に出力される電気信号の傾きを検出することなく、電気信号の電流値を検出するだけで、上述した実施の形態の検出部１１と同様の機能を発揮することができる。検出部１１は、電気信号の電流値の変化を検出するものであっても良い。また、検出部１１は、電圧検出部及び電流検出部で構成されていても良い。
【００４７】
スイッチング素子はＦＥＴに限定されるものではなく、スイッチング機能を有しているものであれば良い。特定時間ｔ１は、５秒に限定されるものではなく、任意に変更可能であり、任意に設定可能である。負荷部は、電子機器の情報処理部に限定されるものではなく、電力を消費する装置であれば良い。
【００４８】
また、第３負荷ｌ３は、第２負荷ｌ２と第１負荷ｌ１の間の中央の値に限定されるものではなく、任意に変更可能であり、任意に設定可能である。例えば、第３負荷ｌ３の値を固定せずに、タイマカウントの時間ｔを基に第３負荷ｌ３の値を可変させるものであっても良い。
【００４９】
図１０に示すように、第１負荷ｌ１の値を０％、第２負荷ｌ２の値を１００％とする。そして、時間ｔに応じて第３負荷ｌ３の値の割合（２０％、５０％、８０％等）を異ならせている。このため、上記特定時間ｔ１も固定ではなく、２秒、５秒、８秒等、複数設定されている。なお、ｌ１＜ｌ≦ｌ２の場合、検出制御部８は、時間ｔのカウントを開始する（ｔ＝０）。以下、ｌ１＜ｌ≦ｌ２の関係を満たすものとして説明する。
【００５０】
図１０及び図１１に示すように、ｌ１＜ｌ≦ｌ３（２０％）、かつ、ｔ＞ｔ１（２秒）を満たしたとき、検出制御部８は、連続発振から間欠発振に切替えるものである。なお、特定時間ｔ１＝２秒の場合、第３負荷ｌ３の値の割合は２０％である。第３負荷ｌ３は、第２負荷ｌ２と第１負荷ｌ１の間の中央から第１負荷ｌ１側に寄った値である。
【００５１】
図１０及び図１２に示すように、ｌ１＜ｌ≦ｌ３（５０％）、かつ、ｔ＞ｔ１（５秒）を満たしたとき、検出制御部８は、連続発振から間欠発振に切替えるものである。なお、特定時間ｔ１＝５秒の場合、第３負荷ｌ３の値の割合は５０％である。
【００５２】
図１０及び図１３に示すように、ｌ１＜ｌ≦ｌ３（８０％）、かつ、ｔ＞ｔ１（８秒）を満たしたとき、検出制御部８は、連続発振から間欠発振に切替えるものである。なお、特定時間ｔ１＝８秒の場合、第３負荷ｌ３の値の割合は８０％である。第３負荷ｌ３は、第２負荷ｌ２と第１負荷ｌ１の間の中央から第２負荷ｌ２側に寄った値である。
【００５３】
上記したように、タイマカウントの時間ｔを基に第３負荷ｌ３の値を可変させた場合でも、上述した効果を得ることができる。なお、上記の値（図１０乃至図１３に示した値）は、限定されるものではなく、任意に変更可能であり、任意に設定可能である。
【００５４】
この発明は、ＡＣ−ＤＣコンバータ及びＤＣ−ＤＣコンバータに限定されるものではなく、スイッチング電源装置であれば適用することができる。
【図面の簡単な説明】
【００５５】
【図１】この発明の実施の形態に係るＡＣ−ＤＣコンバータを示す概略構成図。
【図２】上記ＡＣ−ＤＣコンバータがヒステリシスを利用して行う発振状態の変化をグラフで示した図。
【図３】上記発振状態の連続発振時及び間欠発振時において、ＦＥＴをオンさせる期間、間隔及びタイミングを示す図。
【図４】上記ＡＣ−ＤＣコンバータが連続発振から間欠発振に切替えるときの動作を説明する流れ図。
【図５】図４に続く、上記ＡＣ−ＤＣコンバータが連続発振から間欠発振に切替えるときの動作を説明する流れ図。
【図６】図５に続く、上記ＡＣ−ＤＣコンバータが連続発振から間欠発振に切替えるときの動作を説明する流れ図。
【図７】上記ＡＣ−ＤＣコンバータが間欠発振から連続発振に切替えるときの動作を説明する流れ図。
【図８】時間に対するＦＥＴのＯＮとＯＦＦと上記ＡＣ−ＤＣコンバータの出力電圧の電圧値の変化をグラフで示した図。
【図９】この発明の他の実施の形態に係るＤＣ−ＤＣコンバータを示す概略構成図。
【図１０】タイマカウントの時間（ヒステリシスに入った時間）に対する、第３負荷の値の変化をグラフで示した図。
【図１１】タイマカウントの時間が２秒を越えた場合において、ヒステリシスを利用して行う発振状態の変化をグラフで示した図。
【図１２】タイマカウントの時間が５秒を越えた場合において、ヒステリシスを利用して行う発振状態の変化をグラフで示した図。
【図１３】タイマカウントの時間が８秒を越えた場合において、ヒステリシスを利用して行う発振状態の変化をグラフで示した図。
【符号の説明】
【００５６】
１…交流電源、２…ダイオードブリッジ、３…平滑コンデンサ、４…変圧器、４ａ…巻線、４ｂ…巻線、５…ＦＥＴ、６…整流ダイオード、７…平滑コンデンサ、８…検出制御部、１０…直流電源、１１…検出部、１２…処理部、１３…判断部、４０…巻線、５０…スイッチング素子、６０…整流ダイオード、７０…平滑コンデンサ、ｌ…負荷、ｌ１…第１負荷、ｌ２…第２負荷、ｌ３…第３負荷、ｔ１…特定時間、Ｖｉｎ…電気信号（交流電圧，直流電圧）、Ｖｏｕｔ…出力電圧。
【図１】
2010011661.tif 000003
【図２】
2010011661.tif 000004
【図３】
2010011661.tif 000005
【図４】
2010011661.tif 000006
【図５】
2010011661.tif 000007
【図６】
2010011661.tif 000008
【図７】
2010011661.tif 000009
【図８】
2010011661.tif 000010
【図９】
2010011661.tif 000011
【図１０】
2010011661.tif 000012
【図１１】
2010011661.tif 000013
【図１２】
2010011661.tif 000014
【図１３】
2010011661.tif 000015