(57)【要約】【課題】抵抗のバラツキによる分圧比誤差を抑制し、第１の出力電圧を分圧した他の出力電圧も高精度とする。【解決手段】抵抗Ｒｓの一端は入力電圧Ｖinに接続され、他端は安定化電源集積回路ＩＣ１のカソードＫに接続されている。ＩＣ１のアノードＡはグランドに接続されている。抵抗Ｒ１，Ｒ２，…，Ｒｎは抵抗ラダー回路をする。Ｒ１の一端は、ＩＣ１のカソードＫ及び第１の出力電圧Ｖout1の出力端子に接続される。Ｒ１の他端は、Ｒ２の一端及び第２の出力電圧Ｖout2の出力端子に接続される。Ｒ２の他端は、図示しないＲ３の一端に接続される。以下順次接続され、Ｒｎの一端が第ｎの出力電圧Ｖoutnの出力端子に接続され、Ｒｎの他端がグランドに接続される。抵抗ラダー回路のある接続点から参照電圧Ｖref が取り出されて、ＩＣ１のリファレンスＲに接続される。【選択図】図１
2010152686.tif 000002
【特許請求の範囲】
【請求項１】
第１の出力電圧を分圧した参照電圧が内部基準電圧と一致するように入力電圧を第１の出力電圧に変換して出力するとともに、第１の出力電圧を分圧した他の出力電圧を生成する安定化電源回路において、
第１の出力電圧を出力する第１の出力端子と前記参照電圧を取り出す参照電圧端子との間、及び前記参照電圧端子とグランドとの間に抵抗素子を設け、
第１の出力端子と前記参照電圧端子との間と、前記参照電圧端子とグランドとの間との少なくとも一方に、複数の抵抗素子を直列接続し、
前記直列接続された複数の抵抗素子の素子間接続点を他の出力電圧端子に接続したことを特徴とする安定化電源回路。
【請求項２】
第１の出力端子と前記参照電圧端子との間に、更に抵抗素子を接続したことを特徴とする請求項１に記載の安定化電源回路。
【請求項３】
前記参照電圧端子とグランドとの間に、更に抵抗素子を接続したことを特徴とする請求項１に記載の安定化電源回路。
【請求項４】
他の出力電圧のうちの第２の出力電圧と前記参照電圧とが同じである場合、前記参照電圧端子を第２の出力電圧端子としたことを特徴とする請求項１乃至請求項３の何れか１項に記載の安定化電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の出力電圧を出力する安定化電源回路に関する。
【背景技術】
【０００２】
安定化電源回路の出力電圧を分圧して、複数の出力電圧を生成する安定化電源回路として、例えば特許文献１に記載の電源回路が知られている。この回路によれば、出力電圧Ｖ０を抵抗素子Ｒ３５〜Ｒ３７で分圧した参照電圧Ｖｒｅｆを可変シャントレギュレータＲｅｇ０のリファレンス端子へ接続するとともに、可変シャントレギュレータのカソード端子を出力電圧Ｖ０に接続し、アノード端子をグランドに接続している。また、出力電圧Ｖ０とグランドとの間には、抵抗素子Ｒ４０〜Ｒ４９を備えた抵抗ラダー回路を接続して、出力電圧Ｖ０を分圧した階調電圧Ｖ１〜Ｖ９を生成している。この電源回路において、参照電圧Ｖｒｅｆを生成する分圧回路と、階調電圧Ｖ１〜Ｖ９を生成するラダー回路とは、並列に接続されている。
【特許文献１】特開２００６−０１８１４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記従来技術では、参照電圧を生成する分圧回路と、階調電圧を生成する抵抗ラダー回路とは並列に接続されているために、出力電圧Ｖ０を分圧した階調電圧は、分圧回路を構成する抵抗素子のバラツキと、抵抗ラダー回路を構成する抵抗素子のバラツキとの双方の影響を受けて、階調電圧の精度が低下するという問題点があった。
【課題を解決するための手段】
【０００４】
上記問題点を解決するために、本発明は、第１の出力電圧を分圧した参照電圧が内部基準電圧と一致するように入力電圧を第１の出力電圧に変換して出力する安定化電源回路において、第１の出力電圧端子と参照電圧端子との間と、前記参照電圧端子とグランドとの間との少なくとも一方を複数の直列接続抵抗素子で構成し、該直列接続抵抗素子の素子間接続点を第２の出力電圧端子とする。
【発明の効果】
【０００５】
本発明によれば、第１の出力電圧を分圧した他の出力電圧は、抵抗素子のバラツキによる分圧比誤差が抑制され、高精度の他の出力電圧が得られるという効果がある。
【発明を実施するための最良の形態】
【０００６】
次に図面を参照して、本発明の実施の形態を詳細に説明する。
【実施例１】
【０００７】
図１は、本発明に係る安定化電源回路の実施例１を説明する回路図である。図１において、実施例１の安定化電源回路は、電圧降下用抵抗素子Ｒｓと、安定化電源集積回路ＩＣ１と、抵抗素子Ｒ１，Ｒ２，…，Ｒｎとを備えたシャントレギュレータである。
【０００８】
安定化電源集積回路ＩＣ１は、高電位側に接続されるカソード端子Ｋと、低電位側に接続されるアノード端子Ａと、参照電圧が供給されるリファレンス端子Ｒとを備えた３端子型のシャントレギュレータ用集積回路である。
【０００９】
電圧降下用抵抗素子Ｒｓの一端は入力電圧Ｖinに接続され、他端は安定化電源集積回路ＩＣ１のカソード端子Ｋに接続されている。安定化電源集積回路ＩＣ１のアノード端子Ａはグランドに接続されている。
【００１０】
抵抗素子Ｒ１，Ｒ２，…，Ｒｎは、直列に接続されて抵抗ラダー回路を構成している。抵抗素子Ｒ１の一端は、安定化電源集積回路ＩＣ１のカソード端子Ｋに接続されるとともに、第１の出力電圧Ｖout1の出力端子に接続される。抵抗素子Ｒ１の他端は、抵抗素子Ｒ２の一端に接続されるとともに、第２の出力電圧Ｖout2の出力端子に接続される。抵抗素子Ｒ２の他端は、図示しない抵抗素子Ｒ３の一端に接続される。以下同様に順次接続され、抵抗素子Ｒｎの一端が第ｎの出力電圧Ｖoutnの出力端子に接続され、抵抗素子Ｒｎの他端がグランドに接続されている。また、抵抗ラダー回路のある接続点から参照電圧Ｖref が取り出されて、安定化電源集積回路ＩＣ１のリファレンス端子Ｒに接続されている。
【００１１】
次に、図１に示した安定化電源回路の動作を説明する。安定化電源集積回路ＩＣ１は、リファレンス端子Ｒに供給される参照電圧Ｖref と、内蔵する内部基準電圧とが一致するように、カソード端子Ｋからアノード端子Ａへ流れる電流を制御することにより、電圧降下用抵抗素子Ｒｓにおけるドロップ電圧を制御する。この結果として、入力電圧Ｖinを変換した第１の出力電圧Ｖout1を一定の電圧に維持することができる。
【００１２】
ここで、第１の出力電圧を分圧して、第２の出力電圧から第ｎの出力電圧を生成する抵抗ラダー回路と、第１の出力電圧を分圧して参照電圧Ｖref を得る分圧回路とは、従来技術のような個別の回路が並列に接続されたものではなく、一つの抵抗ラダー回路から、参照電圧Ｖref と第２〜第ｎの出力電圧以下の電圧とを取り出したものである。
【００１３】
このため、本実施例の第１の出力電圧以外の第２〜第ｎの出力電圧である他の出力電圧のバラツキは、抵抗ラダー回路を構成する抵抗素子のバラツキに依存し、従来技術のような参照電圧を取り出す分圧回路を構成する抵抗素子のバラツキと、抵抗ラダー回路を構成する抵抗素子のバラツキとの和となることはない。
【００１４】
従って本実施例によれば、第１の出力電圧を分圧した他の出力電圧は、抵抗素子のバラツキによる分圧比誤差が抑制され、高精度の他の出力電圧が得られるという効果がある。
【実施例２】
【００１５】
図２は、本発明に係る安定化電源回路の実施例２を説明する回路図である。図２において、実施例２の安定化電源回路は、電圧降下用抵抗素子Ｒｓと、安定化電源集積回路ＩＣ１と、抵抗素子Ｒ１，Ｒ５，Ｒ６とを備えたシャントレギュレータである。
【００１６】
安定化電源集積回路ＩＣ１は、高電位側に接続されるカソード端子Ｋと、低電位側に接続されるアノード端子Ａと、参照電圧が供給されるリファレンス端子Ｒとを備えた３端子型のシャントレギュレータ用集積回路である。
【００１７】
電圧降下用抵抗素子Ｒｓの一端は入力電圧Ｖinに接続され、他端は安定化電源集積回路ＩＣ１のカソード端子Ｋに接続されている。安定化電源集積回路ＩＣ１のアノード端子Ａはグランドに接続されている。
【００１８】
抵抗素子Ｒ１，Ｒ５，Ｒ６は、直列に接続されて抵抗ラダー回路を構成している。抵抗素子Ｒ１の一端は、安定化電源集積回路ＩＣ１のカソード端子Ｋに接続されるとともに、第１の出力電圧Ｖout1の出力端子に接続される。抵抗素子Ｒ１の他端は、抵抗素子Ｒ５の一端に接続されるとともに、安定化電源集積回路ＩＣ１のリファレンス端子Ｒに接続されている。抵抗素子Ｒ５の他端は、抵抗素子Ｒ６の一端に接続されるとともに、第２の出力電圧Ｖout2の出力端子に接続されている。抵抗素子Ｒ６の他端はグランドに接続されている。
【００１９】
次に、図２に示した安定化電源回路の動作を説明する。安定化電源集積回路ＩＣ１は、リファレンス端子Ｒに供給される参照電圧Ｖref と、内蔵する内部基準電圧とが一致するように、カソード端子Ｋからアノード端子Ａへ流れる電流を制御することにより、電圧降下用抵抗素子Ｒｓにおけるドロップ電圧を制御する。この結果として、入力電圧Ｖinを変換した第１の出力電圧Ｖout1を一定の電圧に維持することができる。
【００２０】
ここで、第１の出力電圧を分圧して、第２の出力電圧を生成する抵抗ラダー回路と、第１の出力電圧を分圧して参照電圧Ｖref を得る分圧回路とは、従来技術のような個別の回路が並列に接続されたものではなく、一つの抵抗ラダー回路から、参照電圧Ｖref と第２の出力電圧を取り出したものである。
【００２１】
ここで、安定化電源集積回路ＩＣ１のリファレンス端子Ｒから流れ出す電流Ｉref は、抵抗素子Ｒ１，Ｒ５に流れる電流より十分小さく無視できるものとする。そして、参照電圧Ｖref を分圧比β３で分圧した電圧が第２の出力電圧Ｖout2であるから、分圧比β３は、式（１）となり、第２の出力電圧Ｖout2は、式（２）となる。
【００２２】
β３＝Ｒ６／（Ｒ５＋Ｒ６）                                    …（１）
Ｖout2＝β３・Ｖref                                           …（２）
β３のバラツキをΔβ３、安定化電源集積回路ＩＣ１が内蔵する基準電圧のバラツキをΔＶref とすれば、Ｖout2のばらつきΔＶout2は、式（３）となる。
【００２３】
ΔＶout2＝Δβ３・Ｖref＋β３・ΔＶref＋Δβ３・ΔＶref       …（３）
ここで、第３項は、第１、第２項より十分小さいので、ΔＶout2は式（４）となる。
【００２４】
ΔＶout2≒Δβ３・Ｖref＋β３・ΔＶref                        …（４）
これに対して、第１の出力電圧Ｖout1を分圧して参照電圧Ｖref を出力する分圧回路と、第１の出力電圧Ｖout1を分圧して第２の出力電圧Ｖout2を出力する抵抗ラダー回路とを並列に設け、その他の構成は、実施例２と同様な従来技術を考える。
【００２５】
分圧回路の分圧比をβ１，抵抗ラダー回路の分圧比をβ２とすれば、式（５）〜（８）となる。
【００２６】
β１＝Ｒ２／（Ｒ１＋Ｒ２）                                    …（５）
β２＝Ｒ４／（Ｒ３＋Ｒ４）                                    …（６）
Ｖout1＝Ｖref／β１                                           …（７）
Ｖout2＝β２・Ｖout1                                          …（８）
次に、分圧比β１のバラツキをΔβ１、分圧比β２のバラツキをΔβ２、安定化電源集積回路ＩＣ１が内蔵する基準電圧のバラツキをΔＶref とすれば、Ｖout1のばらつきΔＶout1と、Ｖout2のばらつきΔＶout2とは、それぞれ式（９）、（１０）となる。
【００２７】
ΔＶout1＝ΔＶref／β１＋Ｖref／Δβ１＋ΔＶref／Δβ１
≒Ｖref／Δβ１＋ΔＶref／Δβ１                      …（９）
ΔＶout2＝Δβ２・Ｖout1＋β２・ΔＶout1＋Δβ２・ΔＶout1
≒Δβ２・Ｖout1＋β２・ΔＶout1                      …（１０）
式（９）を式（１０）へ代入すると、式（１１）となる。
【００２８】
ΔＶout2≒Δβ２・Ｖout1＋β２・（Ｖref／Δβ１＋ΔＶref／Δβ１）
≒Δβ２・Ｖout1＋β２・Ｖref／Δβ１＋β２・ΔＶref／Δβ１ …（１１）
本実施例のΔＶout2の式（４）と、従来例ΔＶout2の式（１１）とを比べると、従来例の式（１１）には、ΔＶref以外に、Δβ１とΔβ２の２つの分圧比のバラツキが含まれるために、ΔＶout2が大きくなる要因があったが、本実施例の式（４）では、一つの分圧比のバラツキしか含まれないために、その分だけΔＶout2を小さくすることができる。
【００２９】
以上説明したように本実施例によれば、実施例１と同様に、第１の出力電圧を分圧した他の出力電圧は、抵抗素子のバラツキによる分圧比誤差が抑制され、高精度の他の出力電圧が得られるという効果がある。また本実施例は、従来技術では４本必要であった抵抗素子の数が３本に減少し、使用する抵抗素子の数を減らすことができるという効果がある。
【実施例３】
【００３０】
図３は、本発明に係る安定化電源回路の実施例３を説明する回路図である。図３において、実施例３の安定化電源回路は、図２に示した実施例２の安定化電源回路の第１の出力端子と参照電圧端子との間に、更に抵抗素子Ｒ７が接続されている。その他の構成は、実施例２と同様であるので、同じ構成要素には同じ符号を付与して、重複する説明を省略する。
【００３１】
図３において、抵抗素子Ｒ７は、安定化電源集積回路ＩＣ１のリファレンス端子Ｒとグランド（言い換えれば安定化電源集積回路ＩＣ１のアノード端子Ａ）との間に接続されている。実施例２においては、安定化電源集積回路ＩＣ１のリファレンス端子Ｒから流れ出す電流Ｉref を無視できるものとした。しかし、抵抗素子Ｒ５，Ｒ６をＲＣフィルターの一部として使用し、ＲＣフィルタの時定数を大きくする必要がある場合、抵抗素子Ｒ１，Ｒ５，Ｒ６に流れる電流をリファレンス端子Ｒの端子電流Ｉref に比べて十分大きくできない場合がある。このような場合、抵抗素子Ｒ７を追加することにより、抵抗素子Ｒ５，Ｒ６の抵抗値を大きくして所望のＲＣフィルタの時定数を実現してもリファレンス端子Ｒの端子電流Ｉref がＶout2に及ぼす影響を無視することができる。
【００３２】
以上説明したように本実施例によれば、実施例１と同様に、第１の出力電圧を分圧した他の出力電圧は、抵抗素子のバラツキによる分圧比誤差が抑制され、高精度の他の出力電圧が得られるという効果がある。
【００３３】
また本実施例によれば、第１の出力端子と参照電圧端子との間に、更に抵抗素子を接続したことにより、抵抗ラダー回路を構成する抵抗素子の抵抗値が大きい場合、安定化電源集積回路のリファレンス端子からの漏れ電流による出力誤差を抑制することができるという効果がある。
【００３４】
尚、本実施例の変形例として、図４に示すように、抵抗素子Ｒ７を安定化電源集積回路ＩＣ１のリファレンス端子Ｒと第１の出力電圧Ｖout1（言い換えれば安定化電源集積回路ＩＣ１のカソード端子Ｋ）との間に接続してもよい。この変形例は、安定化電源集積回路ＩＣ１のリファレンス端子Ｒの電流Ｉref が端子へ流れ込む方向の場合に有効である。
【００３５】
本実施例の変形例によれば、参照電圧端子とグランドとの間に、更に抵抗素子を接続したことにより、抵抗ラダー回路を構成する抵抗素子の抵抗値が大きい場合、安定化電源集積回路のリファレンス端子からの漏れ電流による出力誤差を抑制することができるという効果がある。
【実施例４】
【００３６】
図５は、本発明に係る安定化電源回路の実施例４を説明する回路図である。図５において、実施例４の安定化電源回路は、図２に示した実施例２の安定化電源回路に、抵抗素子Ｒ７とスイッチ素子Ｑ１の直列回路が追加されている。その他の構成は、実施例２と同様であるので、同じ構成要素には同じ符号を付与して、重複する説明を省略する。
【００３７】
図５において、抵抗素子Ｒ７とスイッチ素子Ｑ１の直列回路が第２の出力電圧Ｖout2とグランドとの間に接続されている。
【００３８】
本実施例は、スイッチ素子Ｑ１のオン／オフにより、第２の出力電圧Ｖout2の低／高を変化させる実施例である。スイッチ素子Ｑ１は、図示しない駆動回路によりオン／オフが制御される。スイッチ素子Ｑ１がオンの場合、抵抗素子Ｒ７が抵抗素子Ｒ６と並列になり、第２の出力電圧Ｖout2は低い値である。スイッチ素子Ｑ１がオフの場合、抵抗素子Ｒ７には電流が流れず、第２の出力電圧Ｖout2は高い値となる。
【００３９】
但し、本実施例においては、スイッチ素子Ｑ１のオン／オフにより第１の出力電圧Ｖout1も変動するため、第１の出力電圧Ｖout1の電圧変化幅が許容できる範囲内で本実施例を利用することができる。尚、図５では、抵抗素子Ｒ７とスイッチ素子Ｑ１の直列回路を第２の出力電圧Ｖout2とグランドとの間に接続したが、この直列回路を第１の出力電圧Ｖout1と第２の出力電圧Ｖout2との間に接続することもできる。
【実施例５】
【００４０】
図６は、本発明に係る安定化電源回路の実施例５を説明する回路図である。実施例１〜４は、本発明をシャントレギュレータに適用した実施例であったが、実施例５は、本発明をシリーズレギュレータに適用した実施例である。
【００４１】
図６において、実施例５の安定化電源回路は、安定化電源集積回路ＩＣ２と、抵抗素子Ｒ１，Ｒ２，Ｒ３とを備えたシリーズレギュレータである。
【００４２】
安定化電源集積回路ＩＣ２は、入力端子Ｉと、出力端子Ｏと、接地端子Ｇとを備えた
３端子型のシリーズレギュレータ用集積回路である。但し、本実施例では、安定化電源集積回路ＩＣ２の接地端子Ｇは、グランドには接続していない。
【００４３】
安定化電源集積回路ＩＣ２の入力端子Ｉは入力電圧Ｖinに接続され、安定化電源集積回路ＩＣ２の出力端子Ｏには、第１の出力電圧Ｖout1の端子と、抵抗素子Ｒ１の一端が接続されている。安定化電源集積回路ＩＣ２の接地端子Ｇには、抵抗素子Ｒ１の他端と、抵抗素子Ｒ２の一端が接続されれている。
【００４４】
抵抗素子Ｒ２の他端には、第２の出力電圧Ｖout2の端子と、抵抗素子Ｒ３の一端が接続されている。抵抗素子Ｒ３の他端は、グランドに接続されている。
【００４５】
安定化電源集積回路ＩＣ２は、出力端子Ｏと、接地端子Ｇとの間の電圧が所定の電圧（以下、この電圧を基準電圧Ｖref とする）となるように、入力端子Ｉと出力端子Ｏとの間の電圧降下を制御する。このため、抵抗素子Ｒ１に流れる電流は、Ｖref ／Ｒ１という一定値となる。ここで、安定化電源集積回路ＩＣ２の接地端子Ｇから流れ出す電流Ｉｇが式（１２）の関係を満たし、且つ、第２の出力電圧Ｖout2の端子から取り出す電流もＶref ／Ｒ１より十分小さければ、第１の出力電圧Ｖout1の値は、式（１３）となり、第２の出力電圧Ｖout2の値は、式（１４）となる。
【００４６】
Ｉｇ≪Ｖref ／Ｒ１                                            …（１２）
Ｖout1＝Ｖref ・（Ｒ１＋Ｒ２＋Ｒ３）／Ｒ１                    …（１３）
Ｖout2＝Ｖref ・Ｒ３／Ｒ１                                    …（１４）
尚、図６において、安定化電源集積回路ＩＣ２の接地端子Ｇとグランドとの間に抵抗素子を直列接続（Ｒ２，Ｒ３）して、第２の出力電圧Ｖout2を取り出しているが、抵抗素子Ｒ１を複数の抵抗素子からなる直列接続として、これらの接続点から第２の出力電圧Ｖout2を取り出すこともできる。
【００４７】
以上説明したように本実施例によれば、シリーズレギュレータにおいて、第１の出力電圧を分圧した他の出力電圧は、抵抗素子のバラツキによる分圧比誤差が抑制され、高精度の他の出力電圧が得られるという効果がある。
【実施例６】
【００４８】
図７は、本発明に係る安定化電源回路の実施例６を説明する回路図である。実施例６は、第２の出力電圧Ｖout2と、参照電圧Ｖref とが等しい実施例である。
【００４９】
図７において、実施例６の安定化電源回路は、電圧降下用抵抗素子Ｒｓと、安定化電源集積回路ＩＣ１と、抵抗素子Ｒ１，Ｒ２とを備えたシャントレギュレータである。
【００５０】
安定化電源集積回路ＩＣ１は、高電位側に接続されるカソード端子Ｋと、低電位側に接続されるアノード端子Ａと、参照電圧が供給されるリファレンス端子Ｒとを備えた３端子型のシャントレギュレータ用集積回路である。
【００５１】
電圧降下用抵抗素子Ｒｓの一端は入力電圧Ｖinに接続され、他端は安定化電源集積回路ＩＣ１のカソード端子Ｋに接続されている。安定化電源集積回路ＩＣ１のアノード端子Ａはグランドに接続されている。
【００５２】
抵抗素子Ｒ１の一端は、安定化電源集積回路ＩＣ１のカソード端子Ｋに接続されるとともに、第１の出力電圧Ｖout1の出力端子に接続される。抵抗素子Ｒ１の他端は、抵抗素子Ｒ２の一端に接続されるとともに、安定化電源集積回路ＩＣ１のリファレンス端子Ｒと、第２の出力電圧Ｖout2の出力端子に接続されている。抵抗素子Ｒ２の他端は、グランドに接続されている。
【００５３】
抵抗素子Ｒ１，Ｒ２は、直列に接続されて抵抗ラダー回路を構成し、抵抗素子Ｒ１と抵抗素子Ｒ２との接続点は、第２の出力電圧Ｖout2を出力するとともに、参照電圧Ｖref を出力している。
【００５４】
以上説明した本実施例によれば、実施例１と同様に、第１の出力電圧を分圧した他の出力電圧は、抵抗素子のバラツキによる分圧比誤差が抑制され、高精度の他の出力電圧が得られるという効果がある。
【００５５】
また本実施例によれば、他の出力電圧のうち第２の出力電圧と参照電圧とが同じであるので、第２の出力電圧端子を参照電圧端子とすることにより、抵抗ラダー回路を構成する抵抗素子の数を減少させるとともに、他の出力電圧のバラツキを参照電圧のバラツキと同等とすることができるという効果がある。
【図面の簡単な説明】
【００５６】
【図１】本発明に係る安定化電源回路の実施例１を説明する回路図である。
【図２】本発明に係る安定化電源回路の実施例２を説明する回路図である。
【図３】本発明に係る安定化電源回路の実施例３を説明する回路図である。
【図４】実施例３の変形例を説明する回路図である。
【図５】本発明に係る安定化電源回路の実施例４を説明する回路図である。
【図６】本発明に係る安定化電源回路の実施例５を説明する回路図である。
【図７】本発明に係る安定化電源回路の実施例６を説明する回路図である。
【符号の説明】
【００５７】
ＩＣ１：安定化電源集積回路、Ｒ１〜Ｒ７，Ｒｎ：抵抗素子、Ｒｓ：電圧降下用抵抗素子、Ｖin：入力電圧、Ｖout1：第１の出力電圧、Ｖout2：第２の出力電圧、Ｖref ：参照電圧。
【図１】
2010152686.tif 000003
【図２】
2010152686.tif 000004
【図３】
2010152686.tif 000005
【図４】
2010152686.tif 000006
【図５】
2010152686.tif 000007
【図６】
2010152686.tif 000008
【図７】
2010152686.tif 000009