(57)【要約】【課題】テスト所要時間を短縮することができるとともに、専用のテスト用端子を設けたり、高度なテスト回路を設けたりすることなくテストを行うことができるモータ駆動用半導体集積回路を提供する。【解決手段】ホール素子が接続される第1および第2の外部端子と、モータ回転検出回路と、発振回路と、回転検出信号と発振信号とに基づいて出力を制御する信号を生成するロジック部と、第1および第2の外部端子のいずれか一方の外部端子に接続され該端子の電位がホール素子より入力される電圧の範囲外にあるか否かを検出する電圧比較回路とを備え、電圧比較回路によって前記一方の外部端子の電位がホール素子より入力される電圧の範囲外にあると判別された場合にモータ回転検出回路より出力される回転検出信号に代えて他方の外部端子へ入力される信号をロジック部へ供給するとともに、発振信号に代えてそれよりも周波数の高い信号をロジック部へ供給するようにした。【選択図】図１
2010071729.tif 000002
【特許請求の範囲】
【請求項１】
検出素子が接続される第１および第２の外部端子と、
前記検出素子からの入力に基づいてモータの回転を検出する回転検出回路と、
所定の周波数で発振する発振回路と、
前記回転検出回路より出力される回転検出信号と前記発振回路より出力される発振信号とに基づいてモータ駆動出力を制御する信号を生成するロジック部と、
前記第１および第２の外部端子のいずれか一方の外部端子に接続され該端子の電位が所定の電圧以上または以下であるか否かを検出する電圧比較回路と、
を備えたモータ駆動用半導体集積回路であって、
前記電圧比較回路によって前記一方の外部端子の電位が前記所定の電圧以上または以下であると判別された場合に、
前記回転検出回路より出力される回転検出信号に代えて前記第１および第２の外部端子のうち他方の外部端子へ入力された信号を前記ロジック部へ供給するとともに、
通常動作時に前記発振回路より前記ロジック部へ供給される発振信号よりも周波数の高い信号を前記ロジック部へ供給するように構成されていることを特徴とするモータ駆動用半導体集積回路。
【請求項２】
内部回路で生成された情報信号を外部へ出力するための第３の外部端子を備え、
前記電圧比較回路によって前記一方の外部端子の電位が前記所定の電圧以上または以下であると判別された場合に、
前記回転検出回路より出力される回転検出信号に代えて前記第１および第２の外部端子のうち他方の外部端子へ入力された信号を前記ロジック部へ供給するとともに、
前記発振回路により生成される発振信号に代えて前記第３の外部端子へ入力された前記発振信号よりも周波数の高い信号を前記ロジック部へ供給するように構成されていることを特徴とする請求項１に記載のモータ駆動用半導体集積回路。
【請求項３】
前記第３の外部端子へ入力された信号を前記ロジック部へ供給する際に、前記発振回路の発振動作が停止されることを特徴とする請求項２に記載のモータ駆動用半導体集積回路。
【請求項４】
前記第３の外部端子には、オープンドレインのＭＯＳトランジスタが接続され、該ＭＯＳトランジスタのゲート端子に前記回転検出回路より出力される信号が印加され、前記発振回路により生成された発振信号に代えて前記第３の外部端子へ入力された信号が前記ロジック部へ供給される場合に、前記ＭＯＳトランジスタがオフ状態にされるように構成されていることを特徴とする請求項２または３に記載のモータ駆動用半導体集積回路。
【請求項５】
前記第３の外部端子は、前記回転検出回路により検出された回転数を示す情報信号を出力する端子であることを特徴とする請求項４に記載のモータ駆動用半導体集積回路。
【請求項６】
前記発振回路は、供給される電源電圧のレベルに応じて発振周波数が可変に構成されていることを特徴とする請求項１〜５のいずれかに記載のモータ駆動用半導体集積回路。
【請求項７】
前記発振回路は発振周波数が通常動作時よりも１０倍以上高い周波数に切替え可能に構成され、前記電圧比較回路によって前記一方の外部端子の電位が前記所定の電圧以上または以下であると判別された場合に、前記発振回路の発振周波数が通常動作時よりも高くなるように構成されていることを特徴とする請求項１に記載のモータ駆動用半導体集積回路。
【請求項８】
検出素子が接続される第１および第２の外部端子と、
内部回路で生成された情報信号を外部へ出力するための第３の外部端子と、  前記検出素子からの入力に基づいてモータの回転を検出する回転検出回路と、
所定の周波数で発振する発振回路と、
前記回転検出回路より出力される回転検出信号と前記発振回路より出力される発振信号とに基づいてモータ駆動出力を制御する信号を生成するロジック部と、
前記第１および第２の外部端子のいずれか一方の外部端子に接続され該端子の電位が前記検出素子より入力される電圧の範囲外にあるか否かを検出する電圧比較回路と、
前記電圧比較回路によって前記一方の外部端子の電位が前記検出素子より入力される電圧の範囲外にあると判別された場合に、
前記回転検出回路より出力される回転検出信号に代えて前記第１および第２の外部端子のうち他方の外部端子へ入力された信号を前記ロジック部へ供給可能な第１の切替え手段と、
前記発振回路より出力される発振信号に代えて前記第３の外部端子へ入力された信号を前記ロジック部へ供給可能な第２の切替え手段と、
を備えたモータ駆動用半導体集積回路のテスト方法であって、
前記一方の外部端子に前記検出素子より入力される電圧の範囲外にある所定の電圧を印加し、前記他方の外部端子へ駆動するモータの回転周波数よりも高い周波数の第１のクロック信号を入力しながら、前記第３の外部端子へ前記第１のクロック信号よりも周波数の高い第２のクロック信号を入力することを特徴とするモータ駆動用半導体集積回路のテスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回転検出用のホール素子を接続する端子を備えたモータ駆動用ＩＣ（半導体集積回路）のテスト技術に関し、特に所定のクロック信号の周波数にモータの回転周波数を一致させるような制御を行うモータ駆動用ＩＣおよびテスト方法に利用して有効な技術に関する。
【背景技術】
【０００２】
近年、電子機器には色々な用途でモータが使用されている。例えば、パーソナルコンピュータなどの電子機器は、内部電子部品（特にＣＰＵ）が高熱にならないように冷却するファンを回転させるためのモータやＤＶＤを回転させるためのスピンドルモータが設けられており、これらのモータを駆動するモータ駆動用ＩＣが種々提供されている。
【０００３】
モータ駆動用ＩＣは、用途によってそれぞれ駆動方式や特性が異なり、例えばＤＶＤを回転させるスピンドルモータはヘッドの位置に応じた速度で回転することが要求されることがある。また、電子機器は周囲の温度や内部回路の動作状況等によって機器内部の温度が異なるので、冷却用ファンも回転制御が可能であることが望まれている。
【０００４】
このような回転制御が可能なモータ駆動用ＩＣの内部には、所望の周波数のクロック信号を生成する発振回路や分周回路が設けられることが多い。また、ホール素子を使用してモータの回転数を検出して、ＰＬＬ回路などでモータの回転数を内部のクロック信号の周波数と一致させるような回転制御回路が設けられることもある。このようなモータ駆動用ＩＣにあっては、内部回路が正常に動作するか否かを検査するためのテストが必要である。
【０００５】
なお、モータ駆動用ＩＣにおけるテスト回路に関する発明としては、例えば特許文献１に記載されているものがある。
【特許文献１】特開２００７−２６３８０９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ファンモータはスピンドルモータなどに比べるとはるかに回転速度は遅くてよい。そのため、ファンモータを駆動するモータ駆動用ＩＣの出力信号の周波数は数１０〜数１００Ｈｚと非常に低い。従って、実際にモータを駆動させる状況と同様な条件で検査すると、テスト時間が長くなりすぎるという課題がある。
【０００７】
そこで、本発明者らは、通常動作状態よりも高速でＩＣ内部を動作させてテスト時間を短縮することを考えた。しかしながら、ＩＣの検査時に通常動作状態とは異なる状態でＩＣを動作させるには、テスト機能およびテストモードを設ける必要がある。また、ＩＣをテストモードに移行させるには、モード設定用の端子（ピン）を設けなくてはならず、端子数が増加しひいてはＩＣのコストアップを招くおそれがあることが明らかとなった。
【０００８】
この発明は上記のような課題に着目してなされたもので、その目的とするところは、テスト所要時間を短縮することができるモータ駆動用半導体集積回路およびテスト方法を提供することにある。
【０００９】
この発明の他の目的は、専用のテスト用端子を設けたり、高度なテスト回路を設けたりすることなくテストを行うことができるモータ駆動用半導体集積回路を提供することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、この発明は、検出素子が接続される第１および第２の外部端子と、前記検出素子からの入力に基づいてモータの回転を検出する回転検出回路と、所定の周波数で発振する発振回路と、前記回転検出回路より出力される回転検出信号と前記発振回路より出力される発振信号とに基づいてモータ駆動出力を制御する信号を生成するロジック部と、前記第１および第２の外部端子のいずれか一方の外部端子に接続され該端子の電位が前記所定の電圧以上または以下であるか否かを検出する電圧比較回路と、を備えたモータ駆動用半導体集積回路であって、前記電圧比較回路によって前記一方の外部端子の電位が前記所定の電圧以上または以下であると判別された場合に、前記回転検出回路より出力される回転検出信号に代えて前記第１および第２の外部端子のうち他方の外部端子へ入力された信号を前記ロジック部へ供給するとともに、通常動作時に前記発振回路より前記ロジック部へ供給される発振信号よりも周波数の高い信号を前記ロジック部へ供給するように構成したものである。
【００１１】
このような構成によれば、テスト所要時間を短縮することができるとともに、専用のテスト用端子を設けたり、高度なテスト回路を設けたりすることなくテストを行うことができる。
【００１２】
ここで、望ましくは、内部回路で生成された情報信号を外部へ出力するための第３の外部端子を備え、前記電圧比較回路によって前記一方の外部端子の電位が前記所定の電圧以上または以下であると判別された場合に、前記回転検出回路より出力される回転検出信号に代えて前記第１および第２の外部端子のうち他方の外部端子へ入力された信号を前記ロジック部へ供給するとともに、前記発振回路により生成される発振信号に代えて前記第３の外部端子へ入力された前記発振信号よりも周波数の高い信号を前記ロジック部へ供給するように構成する。これにより、発振信号に代えて入力する該発振信号よりも周波数の高い信号を専用の外部端子設けることなくロジック部へ供給することができる。
【００１３】
また、望ましくは、前記第３の外部端子へ入力された信号を前記ロジック部へ供給する際に、前記発振回路の発振動作が停止されるように構成する。これにより、テスト時のノイズを低減して高精度なテスト結果が得られるようにすることができる。
【００１４】
さらに、望ましくは、前記第３の外部端子には、オープンドレインのＭＯＳトランジスタが接続され、該ＭＯＳトランジスタのゲート端子に前記回転検出回路より出力される信号が印加され、前記発振回路により生成された発振信号に代えて前記第３の外部端子へ入力された信号が前記ロジック部へ供給される場合に、前記ＭＯＳトランジスタがオフ状態にされるように構成する。これにより、外部から第３の外部端子へ内部回路に影響を与えることなくテストに必要なクロック信号を入力することができる。ここで、前記第３の外部端子としては、例えば前記回転検出回路により検出された回転数を示す情報信号を出力する端子がある。
【００１５】
さらに、望ましくは、前記発振回路は、供給される電源電圧のレベルに応じて発振周波数が可変に構成する。これにより、チップ外部より供給する電源電圧を変化させることで容易にモータの回転数を制御することが可能となる。
【００１６】
なお、前記発振回路は発振周波数が通常動作時よりも１０倍以上高い周波数に切替え可能に構成され、前記電圧比較回路によって前記一方の外部端子の電位が前記所定の電圧以上または以下であると判別された場合に、前記発振回路の発振周波数が通常動作時よりも高くなるように構成してもよい。これにより、テスト時に外部から与えるクロック信号を減らすことができ、テスト装置の負担を軽減することができるとともに、内部回路で生成された情報信号を外部へ出力するための第３の外部端子を持たないＩＣにおいても時短テストを実行することが可能となる。
【００１７】
さらに、本出願の他の発明は、検出素子が接続される第１および第２の外部端子と、内部回路で生成された情報信号を外部へ出力するための第３の外部端子と、  前記検出素子からの入力に基づいてモータの回転を検出する回転検出回路と、所定の周波数で発振する発振回路と、前記回転検出回路より出力される回転検出信号と前記発振回路より出力される発振信号とに基づいてモータ駆動出力を制御する信号を生成するロジック部と、前記第１および第２の外部端子のいずれか一方の外部端子に接続され該端子の電位が前記検出素子より入力される電圧の範囲外にあるか否かを検出する電圧比較回路と、前記電圧比較回路によって前記一方の外部端子の電位が前記検出素子より入力される電圧の範囲外にあると判別された場合に、前記回転検出回路より出力される回転検出信号に代えて前記第１および第２の外部端子のうち他方の外部端子へ入力された信号を前記ロジック部へ供給可能な第１の切替え手段と、前記発振回路より出力される発振信号に代えて前記第３の外部端子へ入力された信号を前記ロジック部へ供給可能な第２の切替え手段と、を備えたモータ駆動用半導体集積回路のテスト方法であって、前記一方の外部端子に前記検出素子より入力される電圧の範囲外にある所定の電圧を印加し、前記他方の外部端子へ駆動するモータの回転周波数よりも高い周波数の第１のクロック信号を入力しながら、前記第３の外部端子へ前記第１のクロック信号よりも周波数の高い第２のクロック信号を入力するようにした。このような方法によれば、テスト時にロジック部を通常動作時よりも高速で動作させてテスト所要時間を短縮することができる。
【発明の効果】
【００１８】
本発明によると、モータ駆動用半導体集積回路のテスト所要時間を短縮することができる。また、専用のテスト用端子を設けたり、高度なテスト回路を設けたりすることなくモータ駆動用半導体集積回路のテストを行うことができ、ＩＣのコストアップを回避することができるという効果がある。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の好適な実施の形態を図面に基づいて説明する。
【００２０】
図１は、本発明を適用して好適なモータ駆動用ＩＣおよびその周辺回路の一実施形態の概略構成を示す。図１においては、破線Ａで囲まれた回路部分が単結晶シリコンのような半導体チップ上に半導体集積回路として形成される。ＶＣＣは外部から電源電圧が印加される電源端子、ＧＮＤは接地電位が印加されるグランド端子である。
【００２１】
図１に示されているように、この実施形態のモータ駆動用ＩＣ１０には、回転検出素子としてのホール素子２０の一対の検出端子が接続される外部端子Ｈ−，Ｈ＋と、ホール素子２０を駆動するためのバイアス電圧もしくはバイアス電流を出力するバイアス端子ＨＢと、回転数信号をチップ外部へ出力するための端子ＦＧ、モータのコイルに流す駆動電流を出力する一対の出力端子Ｖｏ１，Ｖｏ２とが設けられている。
【００２２】
また、この実施形態のモータ駆動用ＩＣ１０のチップ内部には、上記バイアス端子ＨＢより出力するバイアス電圧もしくはバイアス電流を生成するバイアス回路１１と、上記ホール素子接続用の外部端子Ｈ−，Ｈ＋に入力端子が接続され、ホール素子の一対の出力電圧を比較して回転検出信号を生成するコンパレータ１２と、内部クロック信号の元になる発振信号φ０を生成する発振回路（ＯＳＣ）１３と、上記コンパレータ１２の出力信号と上記発振回路１３からの発振信号φ０を分周した内部クロックとを周波数＆位相比較してモータの回転数を内部クロックの周波数に一致させるための信号を生成するディジタルＰＬＬ回路のような機能を有するロジック部１４が設けられている。ロジック部１４内部に、発振回路１３の発振信号φ０を分周する分周回路が設けられている。
【００２３】
上記回転数信号出力端子ＦＧにはドレイン端子が接続されたＮチャンネルＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ：以下ＭＯＳトランジスタと称する）Ｑ１が設けられており、Ｑ１のゲート端子に上記回転検出用コンパレータ１２の出力が印加されることによって、オープンドレイン形式で回転数信号が外部へ出力されるように構成されている。具体的には、端子ＦＧには、電源との間に電流−電圧変換用の抵抗Ｒ１が接続されており、Ｑ１をオンして該抵抗Ｒ１に電流を流すとＲ１がそれを電圧に変換することでＣＰＵ等へ回転数信号として出力することができる。コンパレータ１２には、ヒステリシスを有するものが使用されている。
【００２４】
また、モータ駆動用ＩＣ１０は、前記出力端子Ｖｏ１，Ｖｏ２に接続されモータのコイルをプッシュ・プル方式で駆動して電流を流す信号を出力するための一対のＭＯＳＦＥＴＰＭＯＳ１，ＮＭＯＳ１およびＰＭＯＳ２，ＮＭＯＳ２からなる出力駆動回路１５と、前記ロジック部１４から出力される信号に基づいてこれらのＭＯＳトランジスタのゲート駆動信号を生成する一対のプリドライブ回路１６ａ，１６ｂとを備えている。
【００２５】
さらに、この実施形態のモータ駆動用ＩＣ１０には、本発明の目的である時短テストを可能にするため、上記ホール素子接続用外部端子Ｈ−，Ｈ＋の一方の端子Ｈ−に入力端子が接続されたテストモード判別用のコンパレータ１７と、他方の端子Ｈ＋の信号を、上記回転検出用コンパレータ１２をバイパスして上記ロジック部１４へ伝達するバッファ１８とが設けられている。
【００２６】
上記モード判別用のコンパレータ１７は、例えばホール素子２０の出力電圧範囲の上限値よりも高く設定された基準電圧Ｖｒｅｆとホール素子接続用外部端子Ｈ−の電圧とを比較して、端子Ｈ−の電圧がモータを回転駆動する通常の動作状態ではホール素子から出力されることのない電圧以上になっていることを検出した場合に、テストモードと判別して出力が変化するように構成されている。
【００２７】
また、上記回転検出用コンパレータ１２の後段には、該回転検出用コンパレータ１２の出力または上記バッファ１８の出力を選択的に上記ロジック部１４へ伝達するための切替えスイッチＳＷ１と、上記回転検出用コンパレータ１２の出力または接地電位を上記ＭＯＳトランジスタＱ１のゲート端子に選択的に伝達するための切替えスイッチＳＷ２が設けられている。
【００２８】
このスイッチＳＷ２によって端子ＦＧに接続されているＭＯＳトランジスタＱ１のゲート端子に接地電位を印加してＱ１をオフ状態にすることにより、端子ＦＧにチップ外部より信号を入力することができるようになる。さらに、ＩＣ内部には、上記回転数信号出力端子ＦＧより入力された信号または上記発振回路１３の発振信号を選択的に上記ロジック部１４へ伝達するための切替えスイッチＳＷ３が設けられている。
【００２９】
さらに、この実施形態においては、モータ駆動用ＩＣ１０のチップ外部において、ホール素子２０からの信号に代えて上記モード判別用のコンパレータ１７の基準電圧Ｖｒｅｆよりも高い電圧Ｖ１を上記ホール素子接続端子Ｈ−に入力可能にする切替えスイッチＳＷ４と、ホール素子２０からの信号に代えてチップ外のクロック発生回路（ＣＧ１）３１からのクロックφ１を上記接続端子Ｈ＋に入力可能な切替えスイッチＳＷ５と、上記回転数信号出力端子ＦＧよりクロック発生回路（ＣＧ２）３２からのクロックφ２を入力可能にする切替えスイッチＳＷ６とが設けられている。
【００３０】
なお、上記切替えスイッチのうちチップ外部のスイッチＳＷ４〜ＳＷ６は、テストモードと通常動作モードとの切替えを分かりやすくするため仮想的に示したものであり、ウェハ状態やプロセスの後工程の最終段階（出荷前）で行うテストの際には、ホール素子２０やＳＷ４，ＳＷ５は不要である。
【００３１】
上記クロック発生回路（ＣＧ１）３１により生成されるクロックφ１の周波数は例えば数ｋ〜数ＭＨｚ、上記クロック発生回路（ＣＧ２）３２により生成されるクロックφ２の周波数は例えば数１００ｋ〜数１００ＭＨｚに設定される。ちなみに、チップ内部の発振回路１３の発振信号φ０の周波数は例えば数ｋ〜数１００ｋＨｚである。
【００３２】
さらに、発振回路１３は電源電圧（電源端子ＶＤＤに印加される電圧）を変化させると、その発振信号の周波数が変化するように構成されている。従って、本実施形態のモータ駆動用ＩＣ１０を使用したモータ回転制御システムでは、システムの制御装置であるマイクロプロセッサ（ＣＰＵ）が回転数信号出力端子ＦＧの信号を監視して、電源電圧を変化させることでモータの回転数を変化させる制御が可能である。そのため、例えばファンモータの駆動制御システムでは、ＣＰＵが周囲温度を検出して温度が高いときは回転数を上げ、温度が低いときは回転数を下げるような制御が可能となり、それによってシステムの安定した稼動が可能となる。
【００３３】
次に、本実施形態のモータ駆動用ＩＣ１０におけるテストモードの動作について説明する。ＩＣのテスト時には、上記スイッチＳＷ４〜ＳＷ６を、図１に示すような状態に設定して、端子Ｈ＋に外部より電圧Ｖ１を印加し、端子Ｈ＋にはクロック発生回路（ＣＧ１）３１よりクロックφ１を、また端子ＦＧにはクロック発生回路（ＣＧ２）３２よりクロックφ２を入力する。
【００３４】
上記のようにして端子Ｈ＋に電圧Ｖ１が印加されると、モード判別用のコンパレータ１７はテストモードが設定されたと判別して、チップ内部のスイッチＳＷ１〜ＳＷ３を、図１に示すような状態に切り替える。これによって、端子Ｈ＋に入力されたクロックφ１がバッファ１６を介して、また端子ＦＧに入力されたクロックφ２が、ＳＷ３を介してロジック部１４へ供給されるようになる。
【００３５】
その結果、ロジック部１４はクロックφ１の周波数をクロックφ２の周波数に一致させるような信号を生成して出力するように動作する。そして、クロックφ２の周波数は、内部発振回路１３の発振周波数の１００倍〜１０００倍に設定されている。そのため、内部発振回路１３を動作させ、端子Ｈ−，Ｈ＋にはホール素子２０からの信号を入力させてＩＣを動作させる通常状態よりもテスト時間を数１０倍〜数１００倍短縮することができるようになる。
【００３６】
なお、テストモードでは、出力端子Ｖｏ１，Ｖｏ２の出力波形をオシロスコープ等で観測しながら、クロックφ１とクロックφ２の周波数をわざとずらしてそれによって出力がどのように反応するかを観察することによって、ロジック部１４が所望の動作をしているか判定することができる。また、出力を観測することによってロジック部１４内部の分周回路が正常に動作しているかも判定することができる。また、テストモードでは、コンパレータ１７の出力によってチップ内部の発振回路１３は発振動作を停止するようにしている。これにより、発振回路１３で発生するノイズによるテストへの影響を減らすことができる。
（変形例）
図２に、上記実施形態のモータ駆動用ＩＣの第１の変形例を示す。この変形例のモータ駆動用ＩＣは、モータの回転が急に停止した場合にそれを検出して出力するためのロックディテクション端子ＬＤが設けられているＩＣにおいて、クロック発生回路（ＣＧ２）３２により生成されたクロックφ２を入力する端子として回転数信号を出力するための端子ＦＧの代わりに、端子ＬＤを使用するようにしたものである。この端子ＬＤにオープドレインのＭＯＳトランジスタＱ１を接続し、そのゲート端子にロックディテクト信号が印加されるように構成されている。なお、図２においては、ホール素子２０、切替えスイッチＳＷ４，ＳＷ５およびクロック発生回路３１の図示を省略してある。
【００３７】
また、ＦＧ端子やＬＤ端子の代わりにＨＢ端子を使用してクロックφ２を入力するように構成しても良い。ＨＢ端子に接続されるバイアス回路１１は、チップ外部から見たインピーダンスが低いためそのままではクロックφ２を入力することが困難であるが、テストモードが設定されるとＨＢ端子がハイインピーダンスに変化するような回路を設けることによって可能である。
【００３８】
図３に、上記実施形態のモータ駆動用ＩＣの第２の変形例を示す。この変形例のモータ駆動用ＩＣは、内部発振信号φ０より周波数の高いクロックφ２をチップ外部から入力する代わりに、発振回路１３の発振周波数を変えられるように発振回路１３を構成しておいて、テストモードが設定されたとコンパレータ１７が判定した場合にその出力によって発振回路１３の発振周波数を高い方へ切り替えるようにしたものである。
【００３９】
なお、発振回路１３の発振周波数を切り替える代わりに、ロジック部１４の内部に設けられている分周回路の分周比を切り替えたり、複数の分周段からなる分周回路において、幾つかの分周段を飛ばして周波数の高いクロックをＰＬＬ部へ伝達したりすることで時短テストを行なえるようにしてもよい。
【００４０】
以上、本発明の一実施形態について述べたが、本発明は前記実施形態に限定されるものでなく、各種の変更が可能である。例えば、前記実施形態においては、ファンモータなどの回転駆動に適した単相のモータ駆動用ＩＣに適用したものを説明したが、３相で交流駆動するモータの駆動用ＩＣにも適用することができる。また、前記実施形態では、クロックφ１をＨ＋端子から入れ、クロックφ２をＦＧ端子から入れるようにしているが、逆であっても良い。
【００４１】
さらに、前記実施形態では、電源電圧を変化させて内部発振回路の発振周波数を変化させることで回転数を制御するように構成したモータ駆動用ＩＣを説明したが、出力信号のパルス幅をＰＷＭ方式で変化させることで回転数を制御するモータの駆動用ＩＣにも適用することができる。
【産業上の利用可能性】
【００４２】
以上の説明では、本発明をモータ駆動用ＩＣに適用した例を説明したが、本発明にそれに限定されるものではなく、センサの検出信号を入力する端子を備えるとともに発振回路を内蔵し比較的低い周波数のクロック信号で動作する内部回路を有する半導体集積回路に広く利用することができる。
【図面の簡単な説明】
【００４３】
【図１】本発明を適用したモータ駆動用ＩＣの一実施形態を示すブロック図である。
【図２】図１の実施形態のモータ駆動用ＩＣの第１の変形例を示すブロック図である。
【図３】図１の実施形態のモータ駆動用ＩＣの第２の変形例を示すブロック図である。
【符号の説明】
【００４４】
１０  モータ駆動用ＩＣ
１１  バイアス回路
１２  回転検出用コンパレータ
１３  発振回路
１４  ロジック部
１５  出力駆動回路
１６ａ，１６ｂ  プリドライブ回路
１７  モード判別用コンパレータ
１８  バッファ
２０  ホール素子
３１，３２  クロック発生回路
【図１】
2010071729.tif 000003
【図２】
2010071729.tif 000004
【図３】
2010071729.tif 000005