(57)【要約】【課題】酸化物半導体トランジスタを用いる場合に、長寿命化や適切な画素回路動作を実現する。【解決手段】酸化物半導体材料を用いたトランジスタを採用する画素回路において、駆動トランジスタやサンプリングトランジスタを、２つ以上のトランジスタが直列に接続されたマルチゲート構造（例えばダブルゲート構造）とする。酸化物半導体においてマルチゲート構造を用いることで、シングルゲート構造と同等のチャネル幅、チャネル長の電流供給能力を持たせる際に、酸素抜けが生ずる領域を狭め、チャネル材料からの酸素抜けを低減することができる。また酸化物半導体トランジスタのシングルゲート構造において生ずる恐れのある閾値補正、移動度補正の際の不適切な動作を解消できる。【選択図】図３
2010266490.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも、発光素子と、ドレイン・ソース間に駆動電圧が印加されることで上記発光素子に対してゲート・ソース間に与えられた信号値に応じた電流印加を行う駆動トランジスタと、上記駆動トランジスタのゲート・ソース間に接続され入力された信号値を保持する保持容量とを有し、上記駆動トランジスタは、酸化物半導体材料を用いた２以上のトランジスタが直列接続されたマルチゲート構造とされて成る画素回路が、マトリクス状に配置された画素アレイと、
上記画素アレイの各画素回路の上記保持容量に信号値を与えて、各画素回路の発光素子に信号値に応じた輝度の発光を行わせる発光駆動部と、
を備えた表示装置。
【請求項２】
上記画素回路は、上記発光駆動部から供給される信号値を上記保持容量に与えるサンプリングトランジスタを備え、
上記サンプリングトランジスタも、酸化物半導体材料を用いた２以上のトランジスタが直列接続されたマルチゲート構造とされている請求項１に記載の表示装置。
【請求項３】
上記発光駆動部は、
上記画素アレイ上で列状に配設される各信号線に、上記信号値及び基準値としての電位を供給する信号セレクタと、
上記画素アレイ上で行状に配設される各書込制御線を駆動して、上記信号線の電位を上記画素回路に導入させる書込スキャナと、
上記画素アレイ上で行状に配設される各電源制御線を用いて、上記画素回路の上記駆動トランジスタへの駆動電圧の印加を行う駆動制御スキャナと、
を備え、
上記サンプリングトランジスタは、そのゲートが上記書込制御線に接続され、ソース及びドレインの一方が上記信号線に接続され、他方が上記駆動トランジスタのゲートに接続されている請求項２に記載の表示装置。
【請求項４】
上記画素回路は、１サイクルの発光動作として、
上記信号セレクタにより上記信号線に上記基準値としての電位が与えられている期間に、上記書込スキャナの制御により上記サンプリングトランジスタが導通することで、上記駆動トランジスタのゲート電位が上記基準値に固定され、その状態で上記駆動制御スキャナによって、上記駆動トランジスタへの駆動電圧の印加が行われることで、上記マルチゲート構造の駆動トランジスタの閾値補正動作が行われ、
さらに上記信号セレクタにより上記信号線に上記信号値としての電位が与えられている期間に、上記書込スキャナの制御により上記サンプリングトランジスタが導通することで、上記信号値が上記保持容量に書き込まれるとともに、上記マルチゲート構造の駆動トランジスタの移動度補正動作が行われ、
上記信号値の書込及び移動度補正後に、上記保持容量に書き込まれた信号値に応じた電流が上記駆動トランジスタから上記発光素子に流れることで、上記信号値に応じた輝度による上記発光素子の発光が行われる請求項３に記載の表示装置。
【請求項５】
上記発光素子は、有機エレクトロルミネッセンス発光素子である請求項１に記載の表示装置。
【請求項６】
有機エレクトロルミネッセンス発光素子と、ドレイン・ソース間に駆動電圧が印加されることで上記有機エレクトロルミネッセンス発光素子に対してゲート・ソース間に与えられた信号値に応じた電流印加を行う駆動トランジスタを、少なくとも含む複数のトランジスタと、上記駆動トランジスタのゲート・ソース間に接続され入力された信号値を保持する保持容量とを有し、上記複数のトランジスタの全ては、酸化物半導体材料を用いた２以上のトランジスタが直列接続されたマルチゲート構造とされている画素回路が、マトリクス状に配置された画素アレイと、
上記画素アレイの各画素回路の上記保持容量に信号値を与えて、各画素回路の発光素子に信号値に応じた輝度の発光を行わせる発光駆動部と、
を備えた表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素回路がマトリクス状に配置された画素アレイを有する表示装置、及び有機エレクトロルミネッセンス素子（有機ＥＬ素子）を用いた表示装置に関する。
【先行技術文献】
【特許文献】
【０００２】
【特許文献１】特開２００３−２５５８５６
【特許文献２】特開２００３−２７１０９５
【背景技術】
【０００３】
有機エレクトロルミネッセンス（ＥＬ：Electroluminescence）発光素子を画素に用いたアクティブマトリクス方式の表示装置では、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ：ＴＦＴ）によって制御する。即ち有機ＥＬは電流発光素子のため、ＥＬ素子に流れる電流量をコントロールすることで発色の階調を得ている。
【０００４】
図９（ａ）に従来の有機ＥＬ素子を用いた画素回路の例を示す。
なお、ここでは１つの画素回路しか示していないが、実際の表示装置では、図示するような画素回路がｍ×ｎのマトリクス状に配列され、各画素回路が水平セレクタ１０１、ライトスキャナ１０２により選択されて駆動されるものである。
【０００５】
この画素回路は、ｎチャネルＴＦＴによるサンプリングトランジスタＴｓ、保持容量Ｃｓ、ｐチャネルＴＦＴによる駆動トランジスタＴｄ、有機ＥＬ素子１を有する。この画素回路は、信号線ＤＴＬと書込制御線ＷＳＬとの交差部に配され、信号線ＤＴＬはサンプリングトランジスタＴｓの一端に接続され、書込制御線ＷＳＬはサンプリングトランジスタＴｓのゲートに接続されている。
駆動トランジスタＴｄ及び有機ＥＬ素子１は、電源電位Ｖｃｃと接地電位の間で直列に接続されている。またサンプリングトランジスタＴｓ及び保持容量Ｃｓは、駆動トランジスタＴｄのゲートに接続されている。駆動トランジスタＴｄのゲート・ソース間電圧をＶｇｓで表わしている。
【０００６】
この画素回路では、書込制御線ＷＳＬを選択状態とし、信号線ＤＴＬに輝度信号に応じた信号値を印加すると、サンプリングトランジスタＴｓが導通して信号値が保持容量Ｃｓに書き込まれる。保持容量Ｃｓに書き込まれた信号値電位が駆動トランジスタＴｄのゲート電位となる。
書込制御線ＷＳＬを非選択状態とすると、信号線ＤＴＬと駆動トランジスタＴｄとは電気的に切り離されるが、駆動トランジスタＴｄのゲート電位は保持容量Ｃｓによって安定に保持される。そして電源電位Ｖｃｃから接地電位に向かって駆動電流Ｉｄｓが駆動トランジスタＴｄ及び有機ＥＬ素子１に流れる。
このとき電流Ｉｄｓは、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに応じた値となり、有機ＥＬ素子１はその電流値に応じた輝度で発光する。
つまりこの画素回路の場合、保持容量Ｃｓに信号線ＤＴＬからの信号値電位を書き込むことによって駆動トランジスタＴｄのゲート印加電圧を変化させ、これにより有機ＥＬ素子１に流れる電流値をコントロールして発色の階調を得る。
【０００７】
ｐチャネルＴＦＴによる駆動トランジスタＴｄのソースは電源Ｖｃｃに接続されており、常に飽和領域で動作するように設計されているので、駆動トランジスタＴｄは次の式１に示した値を持つ定電流源となる。
Ｉｄｓ＝（１／２）・μ・（Ｗ／Ｌ）・Ｃｏｘ・（Ｖｇｓ−Ｖｔｈ）2・・・（式１）
但し、Ｉｄｓは飽和領域で動作するトランジスタのドレイン・ソース間に流れる電流、μは移動度、Ｗはチャネル幅、Ｌはチャネル長、Ｃｏｘはゲート容量、Ｖｔｈは駆動トランジスタＴｄの閾値電圧を表している。
この式１から明らかな様に、飽和領域ではトランジスタのドレイン電流Ｉｄｓはゲート・ソース間電圧Ｖｇｓによって制御される。駆動トランジスタＴｄは、ゲート・ソース間電圧Ｖｇｓが一定に保持される為、定電流源として動作し、有機ＥＬ素子１を一定の輝度で発光させることができる。
【０００８】
ここで図９（ｂ）に、有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性の経時変化を示す。実線で示す曲線が初期状態時の特性を示し、破線で示す曲線が経時変化後の特性を示している。一般的に、有機ＥＬ素子のＩ−Ｖ特性は、図示するように時間が経過すると劣化してしまう。そして図９（ａ）の画素回路においては、有機ＥＬ素子１の経時変化とともに、駆動トランジスタＴｄのドレイン電圧が変化してゆく。ところが図９（ａ）の画素回路ではゲート・ソース間電圧Ｖｇｓが一定であるので、有機ＥＬ素子１には一定量の電流が流れ、発光輝度は変化しない。つまり安定した階調制御ができる。
【０００９】
一方、駆動トランジスタＴｄをｎチャネル型のＴＦＴにより構成することができれば、ＴＦＴ作成において従来のアモルファスシリコン（ａ−Ｓｉ）プロセスを用いることが可能になる。これにより、ＴＦＴ基板の低コスト化が可能となる。
図１０（ａ）は、図９（ａ）に示した画素回路のｐチャネルＴＦＴである駆動トランジスタＴｄをｎチャネルＴＦＴに置き換えた構成を示している。
この画素回路では、駆動トランジスタＴｄのドレイン側が電源電位Ｖｃｃに接続され、ソースは有機ＥＬ素子１のアノードに接続されており、ソースフォロワ回路を形成している。
【００１０】
ところが、このように駆動トランジスタＴｄをｎチャネルＴＦＴに置き換えた場合は、ソースが有機ＥＬ素子１に接続されてしまうため、図９（ｂ）に示したような有機ＥＬ素子１の経時変化とともにゲート・ソース間電圧Ｖｇｓが変化してしまう。これにより、有機ＥＬ素子１に流れる電流量が変化し、その結果発光輝度は変化してしまう。つまり適切な階調制御ができなくなる。
また、アクティブマトリクス型の有機ＥＬディスプレイは、有機ＥＬ素子１の特性変動に加え、画素回路を構成するｎチャネル型ＴＦＴの閾値電圧も経時的に変化する。前述の式１から明らかな様に、駆動トランジスタＴｄの閾値電圧Ｖｔｈが変動すると、ドレイン電流Ｉｄｓが変化してしまう。これにより、ＥＬ素子に流れる電流量が変化し、その結果発光輝度は変化してしまう。また、画素ごとに駆動トランジスタＴｄの閾値、移動度は異なっているため、式１に応じて、電流値にバラツキが生じ、発光輝度も画素ごとに変化してしまう。
【００１１】
有機ＥＬ素子の経時劣化、駆動トランジスタの特性バラツキによる発光輝度への影響を防ぎ、かつ素子数が少ない回路としては、図１０（ｂ）に示す回路が提案されている。
これは、保持容量Ｃｓを駆動トランジスタＴｄのゲート・ソース間に接続している。また、ドライブスキャナ１０３により電源制御線ＤＳＬに、駆動電圧Ｖｃｃと初期電圧Ｖｓｓを交互に与える構成とされている。つまり、駆動トランジスタＴｄに所定タイミングで駆動電圧Ｖｃｃと初期電圧Ｖｓｓを与える構成である。
【００１２】
この場合、まずドライブスキャナ１０３が電源制御線ＤＳＬに初期電圧Ｖｓｓを与え、駆動トランジスタＴｄのソース電位を初期化する。そして水平セレクタ１０１により信号線ＤＴＬに基準値としての電位が与えられている期間に、ライトスキャナ１０２がサンプリングトランジスタＴｓを導通させて駆動トランジスタＴｄのゲート電位を基準値に固定する。その状態でドライブスキャナ１０３によって、駆動トランジスタＴｄへの駆動電圧Ｖｃｃの印加を行うことで、保持容量Ｃｓに駆動トランジスタＴｄの閾値電圧Ｖｔｈを保持させる。つまり閾値補正動作が行われる。
その後、水平セレクタ１０１により信号線ＤＴＬに信号値電位が与えられる期間に、ライトスキャナの制御によりサンプリングトランジスタＴｓを導通させ、信号値を保持容量Ｃｓに書き込ませる。このとき、駆動トランジスタＴｄの移動度補正も行われる。
その後、保持容量Ｃｓに書き込まれた信号値に応じた電流が有機ＥＬ素子１に流れることで、信号値に応じた輝度による発光が行われる。
この動作により、駆動トランジスタＴｄの閾値や移動度のバラツキの影響がキャンセルされる。また駆動トランジスタＴｄのゲート・ソース間電圧は一定値に保たれているので有機ＥＬ素子１に流れる電流は変化しない。よって有機ＥＬ素子１のＩ−Ｖ特性が劣化しても、一定電流Ｉｄｓが常に流れ続け、発光輝度が変化することはない。
【発明の概要】
【発明が解決しようとする課題】
【００１３】
ここで、駆動トランジスタに酸化物半導体を用いた場合について考える。
一般に酸化物半導体とはトランジスタのチャネル材料にＺｎＯ、ＩＧＺＯなどのような酸化物を用いているトランジスタを指す。尚、一般的にアモルファスシリコンＴＦＴと比較して酸化物半導体ＴＦＴの閾値電圧は小さく（負）、移動度は大きい（１０程度）ことが特徴である。
【００１４】
このような酸化物をチャネル材料に用いたトランジスタは、チャネル内の酸素が非常に重要な役割を果たす。具体的にはチャネル内の酸素濃度が低いとトランジスタ特性は図１１に点線で示すようにオフ電流が増大し、正常なトランジスタ特性をなさなくなるという問題がある。
このような問題を対策するためには、トランジスタを作成する際に酸素アニール等を行うことで常にチャネルに酸素を供給し、チャネルから酸素が離脱することを防ぐことが望ましい。
しかしながら、このようなチャネルからの酸素離脱はトランジスタを作成する際だけでなく、作成した後も継続的に発生するものである。
【００１５】
図１２（ａ）（ｂ）にトランジスタの構造例を示す。図１２（ａ）は上面から見た模式図、図１２（ｂ）は断面構造の模式図である。図のようにゲートメタル９１、ゲート絶縁膜９２、チャネル材料９３、ストッパー絶縁膜９４、ソースメタル９５を有して成る。なおチャネル幅をＷ、チャネル長をＬで示している。
このような構造において、チャネル材料９３を酸化物とした場合、酸素が抜けてしまう部分は、斜線を付した部分、つまりストッパー絶縁膜９４とチャネル材料９３がオーバーラップしており、さらにソースメタル９５がオーバーラップしていない部分が殆どである。
基本的に酸化物半導体は、チャネル材料９３を作成後はチャネルから酸素が抜けるのを嫌い、比較的低温でストッパー絶縁膜９４を作成している。このためストッパー絶縁膜９４の膜質は悪く、チャネルから酸素が抜けるのを防ぐことが難しい。
【００１６】
そしてこのためにチャネルからの酸素抜けが多いと、トランジスタが正常動作を行う期間が短くなり、表示装置の寿命を低下させる。
【００１７】
また、前述の通り酸化物半導体は移動度が大きいため、必要電流を画素に流す際にトランジスタのチャネル幅Ｗをアモルファスシリコンの場合に比べて小さくできる。
しかし、チャネル幅Ｗはある一定値よりも小さくすることができない（プロセスの配線ルールに依存する）ので、これに対応するためにチャネル長Ｌを大きくしなければならない。
チャネル長Ｌを大きくすると、上述の酸素が抜けてしまう部分が大きくなってしまう。このため、トランジスタ作成の際は酸素を供給することが容易となる反面、トランジスタ作成後はパネルの高温保存等でトランジスタの特性が大きく変化してしまう。このためムラやザラといった画質不良が発生することとなってしまう。
【００１８】
本発明はこのような問題に鑑み、酸化物半導体を用いた場合において、チャネルからの酸素抜けを低減させることを目的とする。また、酸化物半導体を用いた画素回路において、上記のような閾値補正、移動度補正を含む画素動作が適正に行われるようにもする。
【課題を解決するための手段】
【００１９】
本発明の表示装置は、少なくとも、発光素子と、ドレイン・ソース間に駆動電圧が印加されることで上記発光素子に対してゲート・ソース間に与えられた信号値に応じた電流印加を行う駆動トランジスタと、上記駆動トランジスタのゲート・ソース間に接続され入力された信号値を保持する保持容量とを有し、上記駆動トランジスタは、酸化物半導体材料を用いた２以上のトランジスタが直列接続されたマルチゲート構造とされて成る画素回路が、マトリクス状に配置された画素アレイと、上記画素アレイの各画素回路の上記保持容量に信号値を与えて、各画素回路の発光素子に信号値に応じた輝度の発光を行わせる発光駆動部とを備える。
【００２０】
また上記画素回路は、上記発光駆動部から供給される信号値を上記保持容量に与えるサンプリングトランジスタを備え、上記サンプリングトランジスタも、酸化物半導体材料を用いた２以上のトランジスタが直列接続されたマルチゲート構造とされている。
また上記発光駆動部は、上記画素アレイ上で列状に配設される各信号線に、上記信号値及び基準値としての電位を供給する信号セレクタと、上記画素アレイ上で行状に配設される各書込制御線を駆動して、上記信号線の電位を上記画素回路に導入させる書込スキャナと、上記画素アレイ上で行状に配設される各電源制御線を用いて、上記画素回路の上記駆動トランジスタへの駆動電圧の印加を行う駆動制御スキャナとを備える。そして上記サンプリングトランジスタは、そのゲートが上記書込制御線に接続され、ソース及びドレインの一方が上記信号線に接続され、他方が上記駆動トランジスタのゲートに接続されている。
また上記画素回路は、１サイクルの発光動作として、上記信号セレクタにより上記信号線に上記基準値としての電位が与えられている期間に、上記書込スキャナの制御により上記サンプリングトランジスタが導通することで、上記駆動トランジスタのゲート電位が上記基準値に固定され、その状態で上記駆動制御スキャナによって、上記駆動トランジスタへの駆動電圧の印加が行われることで、上記マルチゲート構造の駆動トランジスタの閾値補正動作が行われ、さらに上記信号セレクタにより上記信号線に上記信号値としての電位が与えられている期間に、上記書込スキャナの制御により上記サンプリングトランジスタが導通することで、上記信号値が上記保持容量に書き込まれるとともに、上記マルチゲート構造の駆動トランジスタの移動度補正動作が行われ、上記信号値の書込及び移動度補正後に、上記保持容量に書き込まれた信号値に応じた電流が上記駆動トランジスタから上記発光素子に流れることで、上記信号値に応じた輝度による上記発光素子の発光が行われる。
また上記発光素子は、有機エレクトロルミネッセンス発光素子である。
【００２１】
また本発明の表示装置は、有機エレクトロルミネッセンス発光素子と、ドレイン・ソース間に駆動電圧が印加されることで上記有機エレクトロルミネッセンス発光素子に対してゲート・ソース間に与えられた信号値に応じた電流印加を行う駆動トランジスタを、少なくとも含む複数のトランジスタと、上記駆動トランジスタのゲート・ソース間に接続され入力された信号値を保持する保持容量とを有し、上記複数のトランジスタの全ては、酸化物半導体材料を用いた２以上のトランジスタが直列接続されたマルチゲート構造とされている画素回路が、マトリクス状に配置された画素アレイと、上記画素アレイの各画素回路の上記保持容量に信号値を与えて、各画素回路の発光素子に信号値に応じた輝度の発光を行わせる発光駆動部とを備える。
【００２２】
これらの本発明では、酸化物半導体材料を用いたトランジスタを採用する画素回路を前提とする。そして、駆動トランジスタや、信号書き込みのためのサンプリングトランジスタ、保持容量、有機ＥＬ素子等の発光素子を含む画素回路において、少なくとも駆動トランジスタを２つ以上のトランジスタが直列に接続されたマルチゲート構造を形成しているものとする。例えば２つのトランジスタが直列に接続されたダブルゲート構造とする。或いは駆動トランジスタとサンプリングトランジスタの両方、もしくは画素回路内の全てのトランジスタがマルチゲート構造（例えばダブルゲート構造）とされているものとする。
酸化物半導体においてマルチゲート構造を用いることで、シングルゲート構造と同等のチャネル幅、チャネル長の電流供給能力を持たせる際に、酸素抜けが生ずる領域を狭め、チャネル材料からの酸素抜けを低減することができる。
また酸化物半導体トランジスタのシングルゲート構造において生ずる恐れのある閾値補正、移動度補正の際の不適切な動作を解消できる。
【発明の効果】
【００２３】
本発明によれば、酸化物半導体を用いたトランジスタを画素回路において採用する場合に、チャネル材料からの酸素抜けを低減することができ、これによってトランジスタの正常動作期間を長くし、表示装置の長寿命化を実現できる。
また少なくとも駆動トランジスタを２つ以上のトランジスタが直列接続されたマルチゲート構造とすることで、駆動トランジスタのチャネル層に含まれる酸素がチャネルから離脱してしまうことを防ぐことができ、ムラやザラといった駆動トランジスタの特性に依存する画質不良を対策することが可能である。
また、駆動トランジスタをマルチゲート構造とすることで、閾値電圧をシングルゲートと比較してより大きくすることができ、移動度補正動作の際に発光素子に印加される電圧がその発光素子の閾値電圧を越えないようにすることが可能となる。このため正常な移動度補正動作を実行させるための対策も必要がなく、低コスト化が実現可能である。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施の形態の表示装置の構成の説明図である。
【図２】実施の形態の表示装置の画素回路の説明図である。
【図３】実施の形態のダブルゲート構造の説明図である。
【図４】シングルゲート構造の場合の画素回路動作の説明図である。
【図５】実施の形態のダブルゲート構造の場合の画素回路動作の説明図である。
【図６】実施の形態の画素回路動作の説明のための等価回路図である。
【図７】実施の形態の画素回路動作の説明のための等価回路図及び特性図である。
【図８】実施の形態の画素回路動作の説明のための等価回路図及び特性図である。
【図９】従来の画素回路の説明図である。
【図１０】従来の画素回路の説明図である。
【図１１】酸素濃度に応じた電流特性の説明図である。
【図１２】シングルゲート構造のトランジスタの説明図である。
【発明を実施するための形態】
【００２５】
以下、本発明の実施の形態について次の順序で説明する。
［１．表示装置及び画素回路の構成］
［２．ダブルゲート構造］
［３．閾値補正及び移動度補正を行う画素回路動作］
【００２６】
［１．表示装置及び画素回路の構成］
図１に実施の形態の有機ＥＬ表示装置の構成を示す。
この有機ＥＬ表示装置は、有機ＥＬ素子を発光素子とし、アクティブマトリクス方式で発光駆動を行う画素回路１０を含むものである。
図示のように、有機ＥＬ表示装置は、多数の画素回路１０が列方向と行方向（ｍ行×ｎ列）にマトリクス状に配列された画素アレイ２０を有する。なお、画素回路１０のそれぞれは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のいずれかの発光画素となり、各色の画素回路１０が所定規則で配列されてカラー表示装置が構成される。
【００２７】
各画素回路１０を発光駆動するための構成として、水平セレクタ１１、ドライブスキャナ１２、ライトスキャナ１３を備える。
また水平セレクタ１１により選択され、表示データとしての輝度信号の信号値（階調値）に応じた電圧を画素回路１０に供給する信号線ＤＴＬ１、ＤＴＬ２・・・が、画素アレイ上で列方向に配されている。信号線ＤＴＬ１、ＤＴＬ２・・・は、画素アレイ２０においてマトリクス配置された画素回路１０の列数分だけ配される。
【００２８】
また画素アレイ２０上において、行方向に書込制御線ＷＳＬ１，ＷＳＬ２・・・、電源制御線ＤＳＬ１，ＤＳＬ２・・・が配されている。これらの書込制御線ＷＳＬ及び電源制御線ＤＳＬは、それぞれ、画素アレイ２０においてマトリクス配置された画素回路１０の行数分だけ配される。
書込制御線ＷＳＬ（ＷＳＬ１，ＷＳＬ２・・・）はライトスキャナ１３により駆動される。ライトスキャナ１３は、設定された所定のタイミングで、行状に配設された各書込制御線ＷＳＬ１，ＷＳＬ２・・・に順次、走査パルスＷＳ（ＷＳ１，ＷＳ２・・・）を供給して、画素回路１０を行単位で線順次走査する。
電源制御線ＤＳＬ（ＤＳＬ１，ＤＳＬ２・・・）はドライブスキャナ１２により駆動される。ドライブスキャナ１２は、ライトスキャナ１３による線順次走査に合わせて、行状に配設された各電源制御線ＤＳＬ１，ＤＳＬ２・・・に駆動電位（Ｖｃｃ）、初期電位（Ｖｓｓ）の２値に切り替わる電源電圧としての電源パルスＤＳ（ＤＳ１，ＤＳ２・・・）を供給する。
なおドライブスキャナ１２，ライトスキャナ１３は、クロックｃｋ及びスタートパルスｓｐに基づいて、走査パルスＷＳ、電源パルスＤＳのタイミングを設定する。
水平セレクタ１１は、ライトスキャナ１３による線順次走査に合わせて、列方向に配された信号線ＤＴＬ１、ＤＴＬ２・・・に対して、画素回路１０に対する入力信号としての信号値電位（Ｖｓｉｇ）と基準値電位（Ｖｏｆｓ）を供給する。
【００２９】
図２に画素回路１０の構成例を示している。この画素回路１０が、図１の構成における画素回路１０のようにマトリクス配置される。なお、図２では簡略化のため、信号線ＤＴＬと書込制御線ＷＳＬ及び電源制御線ＤＳＬが交差する部分に配される１つの画素回路１０のみを示している。
【００３０】
この画素回路１０は、発光素子である有機ＥＬ素子１と、１個の保持容量Ｃｓと、サンプリングトランジスタＴｓ、駆動トランジスタＴｄとしての薄膜トランジスタ（ＴＦＴ）とで構成されている。
ここでサンプリングトランジスタＴｓ、駆動トランジスタＴｄはｎチャネルＴＦＴであるが、酸化物半導体をチャネル材料に用いる２つのトランジスタによるダブルゲート構造とされている。
例えば酸化物半導体としてＺｎＯ、ＩＧＺＯなどのような酸化物をトランジスタのチャネル材料に用いている。
そして駆動トランジスタＴｄは、酸化物半導体によるトランジスタＴｄ１，Ｔｄ２が直列接続されて構成される。
またサンプリングトランジスタＴｓも、酸化物半導体によるトランジスタＴｓ１，Ｔｓ２が直列接続されて構成される。
以下、実施の形態の画素回路１０の説明において「駆動トランジスタＴｄ」というときは、トランジスタＴｄ１，Ｔｄ２による直列接続構成の全体を指すものとする。また実施の形態の画素回路１０の説明において「サンプリングトランジスタＴｓ」というときは、トランジスタＴｓ１，Ｔｓ２による直列接続構成の全体を指すものとする。
【００３１】
保持容量Ｃｓは、一方の端子が駆動トランジスタＴｄのソース（トランジスタＴｄ２側のソース）に接続され、他方の端子が同じく駆動トランジスタＴｄのゲート（トランジスタＴｄ１，Ｔｄ２の共通ゲート）に接続されている。
画素回路１０の発光素子は例えばダイオード構造の有機ＥＬ素子１とされ、アノードとカソードを備えている。有機ＥＬ素子１のアノードは駆動トランジスタＴｄのソースに接続され、カソードは所定の配線（カソード電位Ｖｃａｔ）に接続されている。
サンプリングトランジスタＴｓ（トランジスタＴｓ１、Ｔｓ２）は、そのドレインとソースの一端が信号線ＤＴＬに接続され、他端が駆動トランジスタＴｄのゲートに接続される。またサンプリングトランジスタＴｓのゲート（トランジスタＴｓ１，Ｔｓ２の共通ゲート）は書込制御線ＷＳＬに接続されている。
駆動トランジスタＴｄのドレイン（トランジスタＴｄ１側のドレイン）は電源制御線ＤＳＬに接続されている。
【００３２】
有機ＥＬ素子１の発光駆動は、基本的には次のようになる。
信号線ＤＴＬに信号電位Ｖｓｉｇが印加されたタイミングで、サンプリングトランジスタＴｓが書込制御線ＷＳＬによってライトスキャナ１３から与えられる走査パルスＷＳによって導通される。これにより信号線ＤＴＬからの入力信号Ｖｓｉｇが保持容量Ｃｓに書き込まれる。駆動トランジスタＴｄは、ドライブスキャナ１２によって駆動電位Ｖｃｃが与えられている電源制御線ＤＳＬからの電流供給により、保持容量Ｃｓに保持された信号電位に応じた電流ＩELを有機ＥＬ素子１に流し、有機ＥＬ素子１を発光させる。
【００３３】
つまり、各フレーム期間において、画素回路１０に信号値（階調値）Ｖｓｉｇが保持容量Ｃｓに書き込まれる動作が行われるが、これにより表示すべき階調に応じて駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓが決まる。駆動トランジスタＴｄは飽和領域で動作することで有機ＥＬ素子１に対して定電流源として機能し、ゲート・ソース間電圧Ｖｇｓに応じた電流ＩELを有機ＥＬ素子１に流す。これによって有機ＥＬ素子１では、階調値に応じた輝度の発光が行われる。
【００３４】
［２．ダブルゲート構造］
本実施の形態では上記のように画素回路１０内の駆動トランジスタＴｄ、サンプリングトランジスタＴｓを、酸化物半導体材料を用いたトランジスタの直列接続によるダブルゲート構造としている。
図３（ａ）（ｂ）に、シングルゲート構造とダブルゲート構造を模式的に示す。
図３（ａ）は従来のシングルゲート構造のＴＦＴを上方から見た場合の例である。ここでチャネル幅をＷ、チャネル長をＬとしている。
これは図１２に示したものと同様の構造であり、ゲートメタル９１、ゲート絶縁膜（図３では示していない：図１２（ｂ）参照）、チャネル材料９３、ストッパー絶縁膜９４、ソースメタル９５を有する。
【００３５】
シングルゲート構造において酸素が抜けると考えられる部分の面積は、ストッパー絶縁膜９４とチャネル材料９３がオーバーラップしており、尚且つソースメタル９５がオーバーラップしていない領域（斜線部）である。
図のようにソースメタル９５がオーバーラップしている部分の長さを「ｄ」とすると、斜線部の面積は、ＷＬ−２ｄＷとなる。
【００３６】
ここで、チャネル幅Ｗ及びチャネル長Ｌによるトランジスタサイズを、この図３（ａ）のシングルゲート構造の場合と同等とした、ダブルゲート構造の例を図３（ｂ）に示している。
この場合、チャネル幅Ｗは同じであり、各トランジスタのチャネル長はＬ／２とされる。そしてこの場合も、酸素が抜けると考えられる部分の面積は、ストッパー絶縁膜９４とチャネル材料９３がオーバーラップしており、尚且つソースメタル９５がオーバーラップしていない領域（各トランジスタの斜線部）である。
この２つの斜線部をあわせた面積は、ＷＬ−４ｄＷとなる。
【００３７】
つまりシングルゲート構造の場合と比較して２ｄＷだけ酸素が抜けると想定される部分の面積が小さくなる。このため酸素抜けが低減される。
即ちシングルゲート構造と同等のチャネル幅、チャネル長の電流供給能力を持たせる際に、ダブルゲート構造を用いることで、酸素抜けが生ずる領域を狭め、チャネル材料から酸素が抜けを低減することができる。
このような理由で酸素抜けが減少することで、酸化物半導体を用いたトランジスタＴｄ、Ｔｓが、シングルゲート構造の場合より長期間正常動作を行うことができ、もって表示装置の長寿命化が実現される。
また、トランジスタ作成後においてダブルゲート構造の方がシングルゲート構造と比較して高温保存等でトランジスタの特性が大きく変化してしまうことがないため、ムラやザラといった画質不良の発生度合いを軽減することができる。
【００３８】
なお本例では、サンプリングトランジスタＴｓ、駆動トランジスタＴｄを共にダブルゲート構造としているが、少なくとも駆動トランジスタＴｄのみについてダブルゲート構造とするようにしてもよい。
これは、駆動トランジスタＴｄは、その特性バラツキによって有機ＥＬ素子１に流す電流が変化してしまい、ムラやスジといった画質不良に直結しているのに対し、サンプリングトランジスタＴｓは画質への影響が小さいためである。即ちサンプリングトランジスタＴｓは、信号電圧を画素内に入力する際にスイッチング素子として用いるので、電流特性が多少ばらついてもオフリーク電流がある程度小さければ画質に問題はない。
【００３９】
［３．閾値補正及び移動度補正を行う画素回路動作］
本実施の形態では、以上のようにダブルゲート構造のトランジスタを用いるが、これによる更なる効果として、酸化物半導体を用いた駆動トランジスタＴｄを採用する場合の画素回路動作を適正化することができる。以下、この点について説明する。
【００４０】
前述のように酸化物半導体は一般的にはその閾値電圧は負となっているので、閾値補正動作において駆動トランジスタＴｄのソース電位はそのゲート電位よりも大きな値となる。そのため閾値補正動作、移動度補正動作において有機ＥＬ素子１にかかる電圧がその有機ＥＬ素子１の閾値電圧Ｖｔｈｅｌを容易に越え易く、それぞれの動作が破綻してしまう恐れがある。
この対策としてカソード電圧Ｖｃａｔをあらかじめ上げておけばいいのだが、電源の個数がその分増加してしまい、コストアップにつながってしまう。
ここで本例のように駆動トランジスタＴｄをダブルゲート構造とすることで、閾値電圧Ｖｔｈをシングルゲート構造よりも大きくすることができる。これによって閾値補正及び移動度補正を行う画素回路動作を適正化できる。
【００４１】
図４〜図８により、まず画素回路動作について説明する。
説明のため、図４はシングルゲート構造の場合の動作波形を示し、本実施の形態のダブルゲート構造の場合の動作波形は図５に示している。
図４、図５では、書込制御線ＷＳＬを介してライトスキャナ１３によってサンプリングトランジスタＴｓのゲートに与えられる走査パルスＷＳと、電源制御線ＤＳＬを介してドライブスキャナ１２から供給される電源パルスＤＳを示している。電源パルスＤＳとしては駆動電圧Ｖｃｃ又は初期電圧Ｖｓｓが与えられる。
また、ＤＴＬ入力信号として、水平セレクタ１１によって信号線ＤＴＬに与えられる電位を示す。当該電位は信号値Ｖｓｉｇ及び基準値Ｖｏｆｓによる電位となる。
【００４２】
また、Ｔｄゲート、Ｔｄソースとして、駆動トランジスタＴｄのゲート電圧の変化とソース電圧の変化を示している。
図４においては、Ｔｄゲート、Ｔｄソースとして、実線で駆動トランジスタＴｄにデプレッションＴＦＴを用いた場合、一点鎖線で駆動トランジスタＴｄにエンハンスＴＦＴを用いた場合をそれぞれ示す。
一般的な有機ＥＬ素子１で用いられているのはエンハンスＴＦＴである。閾値電圧Ｖｔｈは正となる。一方、酸化物半導体のトランジスタはデプレッションＴＦＴであり、閾値電圧Ｖｔｈは負となる。
また図５においては、Ｔｄゲート、Ｔｄソースとして、ダブルゲート構造の酸化物半導体による駆動トランジスタＴｄ（Ｔｄ１＋Ｔｄ２）としてのゲート電圧の変化とソース電圧の変化を示している。図５のＡ点とは、図２に示すトランジスタＴｄ１，Ｔｄ２の接続点であり、このＡ点の電位変化を一点鎖線で示している。
【００４３】
図６〜図８における等価回路は、この図４又は図５の動作過程を示すものである。
なお図６〜図８における等価回路は、シングルゲート構造の場合もダブルゲート構造の場合も共通の等価回路として示している。従ってこれらの等価回路において示す駆動トランジスタＴｄは、シングルゲート構造の場合は１つのトランジスタを、また本例のダブルゲート構造の場合はトランジスタＴｄ１，Ｔｄ２の直列接続をまとめて示していると理解されたい。サンプリングトランジスタＴｓについても同様である。
【００４４】
基本的な画素回路動作は、シングルゲート構造の場合もダブルゲート構造の場合も同じであるため、まず画素回路動作を図５の波形と、図６〜図８の等価回路及び特性図を用いて説明する。
ここではまず、ゲート電圧、ソース電圧としては、図４に一点鎖線で示す従来のエンハンスＴＦＴの場合を参照されたい。
【００４５】
図４の時点ｔ０までは、前フレームの発光が行われている。この発光状態の等価回路は図６（ａ）のようになる。電源制御線ＤＳＬには駆動電圧Ｖｃｃが供給されている。サンプリングトランジスタＴｓはオフした状態である。このとき駆動トランジスタＴｄは飽和領域で動作するように設定されているため、有機ＥＬ素子１に流れる電流Ｉｄｓは駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに応じて、上述した式１に示される値をとる。
【００４６】
図４の時点ｔ０から、今回のフレームの発光のための１サイクルの動作が行われる。この１サイクルは、次のフレームにおける時点ｔ０に相当するタイミングまでの期間となる。
時点ｔ０では、ドライブスキャナ１２が電源制御線ＤＳＬを初期電圧Ｖｓｓとする。
初期電圧Ｖｓｓは、有機ＥＬ素子１の閾値Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和よりも小さく設定されている。つまりＶｓｓ＜Ｖｔｈｅｌ＋Ｖｃａｔである。これにより有機ＥＬ素子１は消光し、図６（ｂ）のように、電源制御線ＤＳＬが駆動トランジスタＴｄのソースとなる。この時、有機ＥＬ素子１のアノードは初期電圧Ｖｓｓに充電される。図４でいえば、駆動トランジスタＴｄのソース電圧は初期電圧Ｖｓｓまで低下する。
【００４７】
時点ｔ１では、水平セレクタ１１によって信号線ＤＴＬが基準値Ｖｏｆｓの電位とされる。その後時点ｔ２で、走査パルスＷＳによってサンプリングトランジスタＴｓがオンとされる。これによって、駆動トランジスタＴｄのゲート電位が基準値Ｖｏｆｓの電位とされる（図６（ｃ））。
この時、駆動トランジスタＴｄのゲート・ソース間電圧はＶｏｆｓ−Ｖｓｓという値をとる。ここで、駆動トランジスタＴｄのゲート電位とソース電位を、駆動トランジスタＴｄの閾値電圧Ｖｔｈよりも十分に大きくすることが閾値補正動作のための準備となる。従って、Ｖｏｆｓ−Ｖｓｓ＞Ｖｔｈとなるように、基準値Ｖｏｆｓ及び初期電圧Ｖｓｓが設定されている必要がある。
【００４８】
時点ｔ３〜ｔ４において閾値補正動作が行われる。
この場合、電源制御線ＤＳＬの電源パルスＤＳが駆動電圧Ｖｃｃとされる。これにより有機ＥＬ素子１のアノードが駆動トランジスタＴｄのソースとなり、図７（ａ）のように電流が流れる。
有機ＥＬ素子１の等価回路は図示するようにダイオードと容量Ｃｅｌで表される。このため、有機ＥＬ素子１のアノード電位Ｖｅｌについて、Ｖｅｌ≦Ｖｃａｔ＋Ｖｔｈｅｌ（有機ＥＬ素子１のリーク電流が駆動トランジスタＴｄに流れる電流よりもかなり小さい）である限り、駆動トランジスタＴｄの電流は保持容量Ｃｓと容量Ｃｅｌを充電するために使われる。
この時アノード電位Ｖｅｌ（駆動トランジスタＴｄのソース電位）は、時間と共に図７（ｂ）のように上昇してゆく。一定時間経過後、駆動トランジスタＴｄのゲート・ソース間電圧はＶｔｈという値をとる（駆動トランジスタＴｄがエンハンスＴＦＴの場合、図４の「Ｖｔｈ正」）。
この時、Ｖｅｌ＝Ｖｏｆｓ−Ｖｔｈ≦Ｖｃａｔ＋Ｖｔｈｅｌとなっている。その後、時点ｔ４で走査パルスＷＳが立ち下がり、サンプリングトランジスタＴｓがオフとなって閾値補正動作を完了する（図７（ｃ））。
【００４９】
そして時点ｔ５で信号線電位がＶｓｉｇとなった後、時点ｔ６で走査パルスＷＳが立ち上がり、サンプリングトランジスタＴｓがオンして、駆動トランジスタＴｄのゲートに信号値Ｖｓｉｇを入力する（図８（ａ））。
信号値Ｖｓｉｇは階調に応じた電圧となっている。駆動トランジスタＴｄのゲート電位はサンプリングトランジスタＴｓをオンしているために信号値Ｖｓｉｇの電位となるが、電源制御線ＤＳＬが駆動電圧Ｖｃｃとなっていることで電流が流れ、ソース電位は時間とともに上昇してゆく。
この時、駆動トランジスタＴｄのソース電圧が有機ＥＬ素子１の閾値電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和を越えなければ（有機ＥＬ素子１のリーク電流が駆動トランジスタＴｄに流れる電流よりもかなり小さければ）、駆動トランジスタＴｄの電流は保持容量Ｃｓと容量Ｃｅｌを充電するのに使用される。
【００５０】
そしてこの時は、駆動トランジスタＴｄの閾値補正動作は完了しているため、駆動トランジスタＴｄが流す電流は移動度μを反映したものとなる。
具体的にいうと、移動度が大きいものはこの時の電流量が大きく、ソースの上昇も早い。逆に移動度が小さいものは電流量が小さく、ソースの上昇は遅くなる。図８（ｂ）に移動度の大小によるソース電圧の上昇を示している。
これによって駆動トランジスタＴｄのゲート・ソース間電圧は移動度を反映して小さくなり、一定時間経過後に完全に移動度を補正するＶｇｓとなる。
【００５１】
このように時点ｔ６〜ｔ７は、保持容量Ｃｓへの信号値Ｖｓｉｇの書込と移動度補正が行われる。
そして時点ｔ７では、走査パルスＷＳが立ち下がり、サンプリングトランジスタＴｓがオフとなって信号値書込が終了し、有機ＥＬ素子１を発光させる。
駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓは一定であるので、図８（ｃ）のように駆動トランジスタＴｄは一定電流Ｉｄｓ’を有機ＥＬ素子１に流す。Ｂ点（有機ＥＬ素子１のアノード電位）Ｖｅｌは、有機ＥＬ素子１に電流Ｉｄｓ’が流れる電圧Ｖｘまで上昇し、有機ＥＬ素子１は発光する。
その後、次の発光サイクル（次のフレームの時点ｔ０）となるまで、発光が継続される。なお、信号線ＤＴＬは、時点ｔ８で基準値Ｖｏｆｓとされる。信号線ＤＴＬは、その後、次の水平ラインの画素回路に対して、図４の時点ｔ１以降に相当する動作に対応するためである。
【００５２】
なお、このような動作において、有機ＥＬ素子１は発光時間が長くなるとそのＩ−Ｖ特性は変化してしまう。そのため図中Ｂ点の電位も変化する。しかしながら、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓは一定値に保たれているので、有機ＥＬ素子１に流れる電流は変化しない。よって有機ＥＬ素子１のＩ−Ｖ特性が劣化しても、一定電流が常に流れ続け、ＥＬ素子の輝度が変化することはない。
【００５３】
以上の動作において、駆動トランジスタＴｄがエンハンスＴＦＴの場合、そのゲート電位、ソース電位は図４の一点鎖線で示すように変動し、正常な動作が行われる。
ところが酸化物半導体を用いたデプレッションＴＦＴとしての駆動トランジスタＴｄを採用した場合、そのゲート電位、ソース電位は図４の実線で示すように変動する。
即ち、デプレッションＴＦＴとしての駆動トランジスタＴｄの閾値電圧は負となっているので、閾値補正動作において駆動トランジスタＴｄのソース電位はそのゲート電位よりも大きな値となる（図４に「Ｖｔｈ負」として示す部分）。
【００５４】
但し、ゲート・ソース間に負の閾値が保持されても、そのこと自体は問題ではない。閾値補正動作は、あくまでも信号値Ｖｓｉｇ書込前において、ゲート・ソース間電圧を閾値電圧とすることで、各画素の駆動トランジスタＴｄの閾値のバラツキをキャンセルするものだからである。換言すれば、各駆動トランジスタＴｄの固有の閾値を基準としてゲート・ソース間電圧を信号値Ｖｓｉｇに応じたものとし、これによって信号値Ｖｓｉｇ（ゲート・ソース間電圧Ｖｇｓ）に応じた電流を有機ＥＬ素子１に流すためだからである。
問題となるのは、ソース電位がゲート電位より高くなることで、その後の移動度補正の際に、有機ＥＬ素子１に電流が流れてしまう（発光してしまう）ことが生じやすくなることである。
【００５５】
移動度補正は、図８（ａ）のように、駆動電圧Ｖｃｃを与えられた駆動トランジスタＴｄが流す電流が、有機ＥＬ素子１に流れないで保持容量Ｃｓと容量Ｃｅｌの充電に使用されることで正常に行われる。
ところが、この際の電位上昇によって、図４の破線円Ｒの部分で示すように、ソース電位が有機ＥＬ素子１の閾値（Ｖｔｈｅｌ＋Ｖｃａｔ）を越えてしまいやすい。すると、この時点で有機ＥＬ素子１に電流が流れ（発光し）、移動度補正動作が正常に働かなくなる。
上述のようにこれを対策するには、カソード電圧Ｖｃａｔをあらかじめ上げておくなどが必要となるが、それには電源の個数の増加によるコストアップが生ずる。
【００５６】
これに対し、本実施の形態のダブルゲート構造の場合の動作では図５に示すように正常動作が行われる。なお、１サイクルの基本的な発光動作は、上述の動作と同様である。
ここでは、ゲート電圧、ソース電圧として実線で示す電位変動は、ダブルゲート構造による駆動トランジスタＴｄ（＝Ｔｄ１＋Ｔｄ２）の全体で見た電位変動である。
一点鎖線は、図２に示したＡ点、つまりトランジスタＴｄ１，Ｔｄ２の接続点の電位である。
【００５７】
この場合、ダブルゲート構造であることにより、時点ｔ３，ｔ４間の閾値補正動作では、Ａ点の電位が有機ＥＬ素子１のアノード電位よりも早く上昇する。トランジスタＴｄ２側は容量Ｃｓ，Ｃｅｌに接続されているためである。そのためトランジスタＴｄ１側の閾値補正が先に行われる（一点鎖線）。
そして、そのＡ点の電位に対して有機ＥＬ素子１のアノード電位が上昇することとなる。このときには、電位関係から、有機ＥＬ素子１のアノード電位、つまり駆動トランジスタＴｄ全体で見たソース電位が、Ａ点の電位より高くなることはありえない。
このため、個々のトランジスタＴｄ１，Ｔｄ２の閾値電圧が負の値であったとしても、駆動トランジスタＴｄ全体でみると、より大きい閾値電圧となる。例えば図５に示すように正の閾値電圧Ｖｔｈとなる。ゲート電位は基準値Ｖｏｆｓに固定されているため、閾値電圧が大きいことで、閾値補正動作後のソース電位を低くできる。
つまり閾値補正動作終了時点での有機ＥＬ素子１のアノード電位を、シングルゲート構造の場合よりも低い電位とすることができる。
【００５８】
すると、続く時点ｔ６〜ｔ７の信号値書込及び移動度補正の際に、ソース電位（有機ＥＬ素子１のアノード電位）が、有機ＥＬ素子１の閾値（Ｖｔｈｅｌ＋Ｖｃａｔ）を越えないようにすることができる。そして有機ＥＬ素子１に電流が流れないことで、移動度補正動作が正常に行われるものとなる。
以上のことから、酸化物半導体材料によるトランジスタを用いた場合でも、回路動作適正化のためにカソード電圧Ｖｃａｔをあらかじめ上げておくような対策は必要がなく、低コスト化が実現可能となっている。
【００５９】
なお、ここでカソード電圧Ｖｃａｔはグランドと一致させることが好ましい。
また、２つのトランジスタＴｄ１，Ｔｄ２の内、電源である駆動電圧Ｖｃｃに近いトランジスタＴｄ１のチャネル長Ｌを大きくすれば、より閾値電圧Ｖｔｈを大きくする効果が得られる。これはチャネル長Ｌが大きいほど、トランジスタＴｄ１自体の閾値電圧が比較的大きくなることに起因する。
【００６０】
以上説明してきたように、本実施の形態では、画素回路１０内の駆動トランジスタＴｄ、サンプリングトランジスタＴｓとして、酸化物半導体を用いる場合に、ダブルゲート構造とすることで、酸素抜けを低減し、長寿命化を実現できる。
なお、画素回路の構成としては、３以上のトランジスタを用いる構成も各種存在するが、酸化物半導体をチャネル材料とするトランジスタを用いる場合、画素回路内の全てのトランジスタをダブルゲート構造とすることが、表示装置の長寿命化に特に好適である。
【００６１】
また、少なくとも駆動トランジスタＴｄをダブルゲート構造とすることで、ムラやザラといった駆動トランジスタＴｄの特性に依存する画質不良を対策できる。
さらに、駆動トランジスタＴｄをダブルゲート構造とすることで、閾値電圧をシングルゲートの場合と比較してより大きくすることができ、閾値補正動作、移動度補正動作において有機ＥＬ素子１に印加される電圧がその閾値電圧を越えないようにできる。このため正常な閾値補正動作、移動度補正動作が実行され、特に正常動作を保証する対策も必要がなく、低コスト化が実現可能である。
【００６２】
なお、実施の形態ではダブルゲート構造の例を述べたが、本発明は例えば３以上の酸化物半導体を用いたトランジスタを直列接続した構造なども採用可能である。
また、駆動トランジスタＴｄの閾値電圧が負の場合について述べたが、本発明は正の場合についても適用可能である。
【符号の説明】
【００６３】
１  有機ＥＬ素子、１０  画素回路、１１  水平セレクタ、１２  ドライブスキャナ、１３  ライトスキャナ、２０  画素アレイ、Ｃｓ  保持容量、Ｔｓ（Ｔｓ１，Ｔｓ２）  サンプリングトランジスタ、Ｔｄ（Ｔｄ１，Ｔｄ２）  駆動トランジスタ
【図１】
2010266490.tif 000003
【図２】
2010266490.tif 000004
【図３】
2010266490.tif 000005
【図４】
2010266490.tif 000006
【図５】
2010266490.tif 000007
【図６】
2010266490.tif 000008
【図７】
2010266490.tif 000009
【図８】
2010266490.tif 000010
【図９】
2010266490.tif 000011
【図１０】
2010266490.tif 000012
【図１１】
2010266490.tif 000013
【図１２】
2010266490.tif 000014