(57)【要約】【課題】無加熱のスパッタ成膜法で形成でき、かつ高い移動度とアモルファス性を兼備するという特徴を維持したまま、比較的容易な制御により安定的な特性を有する含インジウム金属酸化物膜を得ることができ、安定的な特性を有するＴＦＴ素子を得ることができる薄膜トランジスタの製造方法を提供することを目的とする。【解決手段】基板１の加熱を行わずに上記スパッタを行って上記金属酸化膜３を形成し、上記チャネル層３、ソース電極４、ドレイン電極５及びゲート電極２の各要素を基板上に形成した後、熱処理を施すことを特徴とする薄膜トランジスタの製造方法を提供する。【選択図】図１
2010251604.tif 000002
【特許請求の範囲】
【請求項１】
酸素ガスを含む雰囲気下で、インジウムを含むターゲットを用いてスパッタすることにより、所定パターンのインジウムを含む金属酸化物膜を基板上に形成し、このインジウムを含む金属酸化物膜で、チャネル層、ソース電極、ドレイン電極及びゲート電極のうちの少なくともチャネル層を含む１又は２以上の要素を形成して、薄膜トランジスタを製造する方法であって、
基板の加熱を行わずに上記スパッタを行って上記金属酸化物膜を形成し、上記チャネル層、ソース電極、ドレイン電極及びゲート電極の各要素を基板上に形成した後、熱処理を施すことを特徴とする薄膜トランジスタの製造方法。
【請求項２】
少なくとも上記チャネル層を、錫、チタン、タングステン及び亜鉛の１種又は２種以上をドープした酸化インジウムの焼結体をターゲットとして用いて錫、チタン、タングステン及び亜鉛の１種又は２種以上をドープした酸化インジウム膜を成膜することにより形成する請求項１記載の薄膜トランジスタの製造方法。
【請求項３】
少なくとも上記チャネル層を、Ｉｎ−Ｗ−Ｚｎ−Ｏ焼結体をターゲットとして用いてＩｎ−Ｗ−Ｚｎ−Ｏ膜を成膜することにより形成する請求項２記載の薄膜トランジスタの製造方法。
【請求項４】
ターゲットとして用いるＩｎ−Ｗ−Ｚｎ−Ｏ焼結体のＷ含有量及び／又はＺｎ含有量を調整することにより、特性を制御する請求項３記載の薄膜トランジスタの製造方法。
【請求項５】
ゲート絶縁膜となる熱酸化膜を有するシリコンウエハーをゲート電極を兼ねた基板として用い、この基板の上記熱酸化膜上にＩｎ−Ｗ−Ｚｎ−Ｏ焼結体をターゲットとしてＩｎ−Ｗ−Ｚｎ−Ｏ膜を成膜してチャネル層を形成し、更にこのチャネル層上にＩＴＯ焼結体をターゲットとしてＩＴＯ膜を成膜してソース電極及びドレイン電極を形成する請求項２〜４のいずれか１項記載の薄膜トランジスタの製造方法。
【請求項６】
上記熱処理の条件を、大気中、１５０〜３００℃で、１０〜１２０分とする請求項１〜５のいずれか１項記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チャネル層、更にはソース電極、ドレイン電極、ゲート電極などの電極をインジウムを含む金属酸化物膜で形成した薄膜トランジスタの製造方法に関する。
【背景技術】
【０００２】
従来、薄膜トランジスタには、アモルファスシリコン（ａ−Ｓｉ）を使用することが多く、そのため高温のプロセスや高価な成膜装置が必要である。また、高温のプロセスが必要になることから高分子基材などへの素子作製が困難である。
【０００３】
このため、ポリエチレンテレフタレート（ＰＥＴ）上に電子デバイスを低コストで作製するには、複雑な装置を必要としない簡易な低温プロセス、もしくは簡易なプロセスで十分な特性が得られる材料やその材料の有効的な組み合わせ、更には簡易なデバイス構造などの開発が必要不可欠である。
【０００４】
ここで、酸化物半導体、特に透明酸化物半導体は新しい特性を持つ電子・光デバイスの実現には必要不可欠の材料である。最近、Ｉｎ−Ｇａ−Ｚｎ−Ｏ（ＩＧＺＯ）の酸化物半導体をチャネル層として用いたフレキシブルＴＦＴ素子がａ−Ｓｉを凌駕する特性を示すことが報告され（非特許文献１：Ｎａｔｕｒｅ２００４年４３２巻４８８ページ）、液晶ディスプレイや有機ＥＬディスプレイなどの駆動用背面板としての利用が試されている。
【０００５】
このＩＧＺＯがＴＦＴ素子用の半導体材料として上記ａ−Ｓｉよりも優れる点として２点挙げることができ、一点はＴＦＴ素子として最も重要な特性である移動度が１ｃｍ2／Ｖｓｅｃを超え、ａ−Ｓｉの０．１〜１ｃｍ2／Ｖｓｅｃを上回ること、もう一点はａ−Ｓｉの成形プロセス温度が３００℃以上であるのに対し、無加熱のプロセスでも上記良好な移動度を有する膜が得られることである。更に、ＩＧＺＯはアモルファス状態を保つ傾向が高く、安定な特性が容易に得られることや、膜の柔軟性に優れていることも大きな利点となる。
【０００６】
しかしながら、ＩＧＺＯはこのように非常に高い性能を示すものの有害であるＧａを含むことや、非常に精密な膜中酸素含有量制御が必要であり、その取り扱い性や成膜制御に不利がある。また、３種類の金属元素を含むために組成が複雑になり、更には従来取り扱われることのなかった材料であるために生産ラインへの新規導入が困難である、などの不利もある。
【０００７】
そこで、出願人は、無加熱のスパッタ成膜法で比較的容易に成形することができると共に、１ｃｍ2／Ｖｓｅｃを超える高い移動度とアモルファス性も兼備した半導体材料として、先にＩｎ−Ｗ−Ｏを開発している（特許文献１：特開２００８−１９２７２１号公報）。
【０００８】
しかしながら、この無加熱のスパッタ成膜法で作製したＩｎ−Ｗ−Ｏ膜には、以下の３点の不利が存在することが分かった。
【０００９】
まず第１に、成膜時の導入酸素流量が膜の特性に非常に大きく影響し、そのため非常に精密な導入酸素流量の制御が必要となり、またターゲットのエロージョン進行に伴って、導入酸素流量の非常に微妙な調整が必要となる。このため、プラズマエミッションモニターコントロール（ＰＥＭコントロール）を有するスパッタ成膜装置を使用すれば比較的容易に酸素流量を調整しながら良好な成膜操作を行うことができるが、従来から汎用されているＤＣスパッタ法やＲＦスパッタ法では安定な特性を有するＴＦＴ素子を容易に得ることができない。
【００１０】
第２に、上記Ｉｎ−Ｗ−Ｏ膜で形成した半導体膜面（チャネル層）とソース・ドレイン電極やゲート絶縁膜との界面の状態が不安定になりやすく、ＴＦＴ素子の特性が安定しにくい。更に第３として、上記Ｉｎ−Ｗ−Ｏ膜には膜中に多くの欠陥が生じやすく、ＴＦＴ素子の特性が安定しにくい点が挙げられる。
【００１１】
そして、第２及び第３の問題が存在すると、バイアスストレスによってＴＦＴ素子の伝達特性が大きくシフトすることになる。従って、実際の電子デバイスに上記Ｉｎ−Ｗ−Ｏなどのインジウムを含む金属酸化物膜を使用したＴＦＴ素子を適用するためには、より安定的な特性を保つことが必要不可欠であり、その方策の開発が望まれる。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００８−１９２７２１号公報
【非特許文献】
【００１３】
【非特許文献１】Ｎａｔｕｒｅ２００４年４３２巻４８８ページ
【発明の概要】
【発明が解決しようとする課題】
【００１４】
本発明は、上記事情に鑑みなされたもので、無加熱のスパッタ成膜法で形成でき、かつ高い移動度とアモルファス性を兼備するという特徴を維持したまま、比較的容易な制御により安定的な特性を有する含インジウム金属酸化物膜を得ることができ、安定的な特性を有するＴＦＴ素子を得ることができる薄膜トランジスタの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明者らは、上記目的を達成するため、鋭意検討を行った結果、酸素ガスを含む雰囲気下で、インジウムを含むターゲットを用いてスパッタすることにより、所定パターンのインジウムを含む金属酸化物膜を基板上に形成し、このインジウムを含む金属酸化物膜で、ＴＦＴ素子のチャネル層を含む１又は２以上の要素を形成して、薄膜トランジスタを製造する場合に、上記スパッタにより上記金属酸化物膜を形成してＴＦＴ素子の各要素を形成した後に、熱処理を施すことにより、安定的な特性を有し、かつ十分な再現性を有するＴＦＴ特性が得られ、かつ大気中１５０〜３００℃の温度で１０〜１２０分程度の簡易な熱処理で良好な効果が得られ、生産性にも優れることが見い出された。
【００１６】
従って、本発明は、酸素ガスを含む雰囲気下で、インジウムを含むターゲットを用いてスパッタすることにより、所定パターンのインジウムを含む金属酸化物膜を基板上に形成し、このインジウムを含む金属酸化物膜で、チャネル層、ソース電極、ドレイン電極及びゲート電極のうちの少なくともチャネル層を含む１又は２以上の要素を形成して、薄膜トランジスタを製造する方法であって、基板の加熱を行わずに上記スパッタを行って上記金属酸化膜を形成し、上記チャネル層、ソース電極、ドレイン電極及びゲート電極の各要素を基板上に形成した後、熱処理を施すことを特徴とする薄膜トランジスタの製造方法を提供する。
【００１７】
また、本発明者らは、更に検討を進めた結果、インジウムを含む金属酸化物膜としては、インジウムを含むターゲットとして、錫、チタン、タングステン及び亜鉛の１種又は２種以上をドープした酸化インジウムの焼結体をターゲットとして、錫、チタン、タングステン及び亜鉛の１種又は２種以上をドープした酸化インジウム膜を成膜することが好ましいこと、特にＩｎ−Ｗ−Ｚｎ−Ｏ焼結体をターゲットとして用いてＩｎ−Ｗ−Ｚｎ−Ｏ膜を成膜する場合には、Ｗ量とＺｎ量を制御することにより、閾電圧や移動度などのＴＦＴ特性を容易に調節することができること、更に後述する実施例のように、熱酸化膜を有するシリコーンウエハーからなる基板上に上記Ｉｎ−Ｗ−Ｚｎ−Ｏ膜からなるチャネル層を形成し、このチャネル層上にＩＴＯ焼結体をターゲットとしてＩＴＯ膜を成膜してソース電極及びドレイン電極を形成した後、熱処理を施すことにより、容易かつ安定的に高性能な薄膜トランジスタが得られること、などを見い出した。
【００１８】
従って、本発明は、好適な実施態様として下記（１）〜（５）の発明を提供する。
（１）少なくとも上記チャネル層を、錫、チタン、タングステン及び亜鉛の１種又は２種以上をドープした酸化インジウムの焼結体をターゲットとして用いて錫、チタン、タングステン及び亜鉛の１種又は２種以上をドープした酸化インジウム膜を成膜することにより形成する上記本発明の薄膜トランジスタの製造方法。
（２）少なくとも上記チャネル層を、Ｉｎ−Ｗ−Ｚｎ−Ｏ焼結体をターゲットとして用いてＩｎ−Ｗ−Ｚｎ−Ｏ膜を成膜することにより形成する（１）の薄膜トランジスタの製造方法。
（３）ターゲットとして用いるＩｎ−Ｗ−Ｚｎ−Ｏ焼結体のＷ含有量及び／又はＺｎ含有量を調整することにより、特性を制御する（２）の薄膜トランジスタの製造方法。
（４）ゲート絶縁膜となる熱酸化膜を有するシリコンウエハーをゲート電極を兼ねた基板として用い、この基板の上記熱酸化膜上にＩｎ−Ｗ−Ｚｎ−Ｏ焼結体をターゲットとしてＩｎ−Ｗ−Ｚｎ−Ｏ膜を成膜してチャネル層を形成し、更にこのチャネル層上にＩＴＯ焼結体をターゲットとしてＩＴＯ膜を成膜してソース電極及びドレイン電極を形成する（１）〜（３）のいずれかに記載の薄膜トランジスタの製造方法。
（５）上記熱処理の条件を、大気中、１５０〜３００℃で、１０〜１２０分とする上記本発明の薄膜トランジスタの製造方法。
【発明の効果】
【００１９】
本発明によれば、無加熱のスパッタ成膜法で形成でき、かつ高い移動度とアモルファス性を兼備するという特徴を維持したまま、比較的容易な制御により安定的な特性を有する含インジウム金属酸化物膜を得ることができ、安定的な特性を有するＴＦＴ素子を得ることができるものである。
【図面の簡単な説明】
【００２０】
【図１】本発明にかかるＴＦＴ素子（薄膜トランジスタ）の一例を示す概略断面図である。
【図２】実験１の結果を示すもので、実施例１で作製したＴＦＴ素子（薄膜トランジスタ）の動作特性を示すグラフである。
【図３】実験１の結果を示すもので、比較例１で作製したＴＦＴ素子（薄膜トランジスタ）の動作特性を示すグラフである。
【図４】実験２の結果を示すもので、実施例１で作製したＴＦＴ素子（薄膜トランジスタ）の動作特性を示すグラフである。
【図５】実験２の結果を示すもので、比較例１で作製したＴＦＴ素子（薄膜トランジスタ）の動作特性を示すグラフである。
【図６】実施例２で作製したＴＦＴ素子（薄膜トランジスタ）の動作特性を示すグラフである。
【発明を実施するための形態】
【００２１】
以下、本発明につき更に詳しく説明する。
本発明の薄膜トランジスタの製造方法は、上述のように、スパッタによりインジウムを含む金属酸化物膜を基板上に形成し、このインジウムを含む金属酸化物膜で、チャネル層、ソース電極、ドレイン電極及びゲート電極のうちの少なくともチャネル層を含む１又は２以上の要素を形成し、これらの要素を形成した後に熱処理を施すものである。
【００２２】
ここで、本発明で製造される薄膜トランジスタとしては、例えば図１に示した構成のものを例示することができる。即ち、この図１の薄膜トランジスタは、ゲート絶縁膜２として熱酸化膜（ＳｉＯ2）が表面に形成されたＳｉ基板１（ゲート電極）上に、チャネル層３を形成し、更にこのチャネル層３上にソース電極４及びドレイン電極５を形成したものであり、このような薄膜トランジスタにおいて、本発明では、少なくとも上記チャネル層３をスパッタにより成膜したインジウムを含む金属酸化物膜で形成するものである。なお、図１中の６は、Ｓｉ基板（ゲート電極）と導通をとるための銀ペースト６である。
【００２３】
上記チャネル層３を形成するインジウムを含む金属酸化物膜としては、特に制限されるものではないが、酸化インジウム（Ｉｎ2Ｏ3）や錫、チタン、タングステン及び亜鉛から選ばれる１種又は２種以上をドープした酸化インジウム、例えばＩＴＯ（Ｔｉｎ  ｄｏｐｅｄ  Ｉｎｄｉｕｍ  Ｏｘｉｄｅ）、Ｉｎ−Ｔｉ−Ｏ、Ｉｎ−Ｗ−Ｏ、Ｉｎ−Ｗ−Ｚｎ−Ｏなどが好適に用いられる。これらＩｎ2Ｏ3やＩＴＯ、Ｉｎ−Ｔｉ−Ｏ、Ｉｎ−Ｗ−Ｏ、Ｉｎ−Ｗ−Ｚｎ−Ｏによれば透明な導電膜が得られることから透明薄膜トランジスタを作製することができ、この場合Ｉｎ2Ｏ3は酸素とインジウムしか含まないために膜組成の制御が容易であり、一方ＩＴＯは元々透明導電膜材料として用いられている為にプロセス管理の知見が蓄積されており、更には１０ｃｍ2／Ｖｓｅｃもの高い電界効果移動度が得られる、という利点がある。また、Ｉｎ−Ｗ−ＯやＩｎ−Ｗ−Ｚｎ−Ｏはアモルファス性を保持する傾向があり、熱安定性や膜平坦性に優れ、特にＩｎ−Ｗ−Ｚｎ−ＯはターゲットのＷ含有量及び／又はＺｎ含有量を調整することにより、ＴＦＴ特性を容易に制御することができ、特に好ましく用いられる。
【００２４】
このチャネル層３は、特に制限されるものではないが、通常は１０-1〜１０6Ωｃｍ、特に１〜１０5Ωｃｍの電気抵抗率に調整される。この場合、上記Ｉｎ2Ｏ3やＩＴＯ、Ｉｎ−Ｔｉ−Ｏ、Ｉｎ−Ｗ−Ｏ、Ｉｎ−Ｗ−Ｚｎ−Ｏは、成膜時に酸素欠損の度合いを調節することにより、比較的容易に電気抵抗率を調整することができる。
【００２５】
本発明では、このチャネル層３を構成する上記Ｉｎ2Ｏ3膜、ＩＴＯ膜、Ｉｎ−Ｔｉ−Ｏ膜、Ｉｎ−Ｗ−Ｏ膜、Ｉｎ−Ｗ−Ｚｎ−Ｏ膜などの金属酸化物膜をスパッタ法により形成する。この場合のスパッタ法としては、酸素ガスを含む雰囲気下でインジウム含むターゲットを用い、汎用のＤＣ反応性スパッタ法やＲＦスパッタ法を採用すればよい。その際、酸素ガスの流量を調整変化させることにより、Ｉｎ2Ｏ3膜やＩＴＯ膜、Ｉｎ−Ｔｉ−Ｏ膜、Ｉｎ−Ｗ−Ｏ膜、Ｉｎ−Ｗ−Ｚｎ−Ｏ膜の酸素欠損量を調整して、電気抵抗率をチャネル層３に適した上記抵抗率に調整することができる。
【００２６】
このようにスパッタ法による成膜を行う際に用いられるターゲットとしては、Ｉｎ2Ｏ3膜を成膜する場合にはＩｎ金属ターゲットやＩｎ2Ｏ3セラミックターゲットを用いることができ、また、ＩＴＯ膜を成膜する場合にはＩｎＳｎ金属ターゲットやＩＴＯセラミックターゲットを、Ｉｎ−Ｔｉ−Ｏ膜を成膜する場合にはＩｎＴｉ金属ターゲットやＩｎ−Ｔｉ−Ｏセラミックターゲットを、Ｉｎ−Ｗ−Ｏを成膜する場合にはＩｎＷ金属ターゲットやＩｎ−Ｗ−Ｏセラミックターゲットを、Ｉｎ−Ｗ−Ｚｎ−Ｏ膜を成膜する場合にはＩｎＷＺｎ金属ターゲットやＩｎ−Ｗ−Ｚｎ−Ｏセラミックターゲットをそれぞれ用いることができる。
【００２７】
ここで、ＤＣ反応性スパッタ法やＲＦスパッタ法で上記インジウムを含む金属酸化膜を成膜する際、本発明では基板の加熱を行う必要なく、常温でスパッタを行うことにより良好に上記金属酸化物膜を形成することができる。また、特に制限するものではないが、複数のカソードにパルス状の電圧を交互に印加して、高速で上記金属酸化物膜を成膜するデュアルカソードスパッタ法を適用して生産性を向上させることもでき、またプラズマ中のイオン濃度を測定することによって導入酸素量をリアルタイムで制御するＰＥＭ（Ｐｌａｓｍａ  Ｅｍｉｓｓｉｏｎ  Ｍｏｎｉｔｏｒ）コントロールによるフィードバックシステムを用いて、薄膜の安定な組成制御及び酸素含有量制御を行うようにすることもできるが、本発明の製造方法では、後述する熱処理を行うことにより、このようなデュアルカソードスパッタ法やＰＥＭコントロールを用いる必要なく良好な生産性をもって安定な特性を有する薄膜トランジスタを得ることができるものである。
【００２８】
次に、上記ソース電極４及びドレイン電極５は、ＩＴＯ，ＦＴＯなどの透明電極材料や、透明性を求めなければＡｕ，Ｐｔ，Ｔｉ，Ａｌなどの金属材料、各種導電性高分子材料などの公知の材料を用いることができる。また、場合によっては、これらソース電極又はドレイン電極の一方又は両方を上記チャネル層３と同様にＩｎ2Ｏ3膜やＩＴＯ膜、Ｉｎ−Ｔｉ−Ｏ膜、Ｉｎ−Ｗ−Ｏ膜、Ｉｎ−Ｗ−Ｚｎ−Ｏ膜などのインジウムを含む金属酸化物膜で形成することもでき、この場合にはチャネル層３とソース電極４やドレイン電極５とを同じ成膜装置を用いて形成することができ、コストの削減を図ることができる。また、可視光領域での透明性が得られることから幅広いアプリケーションへの対応が可能となる。
【００２９】
このソース電極４やドレイン電極５には良好な導電性が求められ、通常は電気抵抗率１０-5〜１０-1Ωｃｍ、特に１０-5〜１０-3Ωｃｍに調整される。この場合、上記チャネル層３と同様に上記スパッタ法によりＩｎ2Ｏ3膜やＩＴＯ膜、ＩＴＯ膜、Ｉｎ−Ｔｉ−Ｏ膜、Ｉｎ−Ｗ−Ｚｎ−Ｏ膜を成膜してソース電極４やドレイン電極５を形成する場合には、酸素導入量を調整して酸素欠損を積極的に導入することによってこのような低抵抗率を達成することができる。また、水素や水を添加しながら成膜を行うことも低抵抗率化に有効である。
【００３０】
また、このようにチャネル層３と共にソース電極４やドレイン電極５をスパッタ法により上記インジウムを含む金属酸化物膜で形成する場合、膜中の酸素含有量を徐々に変化させた組成傾斜膜（導電率傾斜膜）をソース電極４及びドレイン電極５とチャネル層３との界面に形成適用することもでき、これによりソース電極４及びドレイン電極５とチャネル層３との界面でのバリアが低減化してキャリアの注入が容易になり、特性の向上が期待できる。
【００３１】
上記図１の薄膜トランジスタ（ＴＦＴ素子）では、基板１としてＳｉＯ2のゲート絶縁膜２を有するＳｉ基板を用いたが、基板はこれに限定されるものではなく、従来からトランジスタ等の電子デバイスの基板として公知のものを用いることができる。例えば、上記Ｓｉ基板の外に、白板ガラス，青板ガラス，石英ガラス等のガラス基板、ポリエチレンテレフタレート（ＰＥＴ）を始めとする高分子フィルム基材などの透明基板や、デバイスに対して透明性が求められない場合であれば、各種金属基板やプラスチック基板、ポリイミド等の非透明高分子基板などを用いることもできる。
【００３２】
また、上記図１のＴＦＴ素子では、Ｓｉ基板１をゲート電極とし銀ペースト６でこのゲート電極と導通をとるようになっているが、絶縁性の基板を用い別途にゲート電極及びゲート絶縁膜を基板上に形成してもよい。
【００３３】
この場合、ゲート電極を形成する材料としては、上記ソース電極４やドレイン電極５と同様の電極材料を例示することができ、勿論チャネル層３の形成時と同様の成膜装置を用いてＩｎ2Ｏ3膜やＩＴＯ膜、Ｉｎ−Ｔｉ−Ｏ膜、Ｉｎ−Ｗ−Ｏ膜、Ｉｎ−Ｗ−Ｚｎ−Ｏ膜で形成することもできる。なお、ゲート電極の電気抵抗率は、上記ソース電極４やドレイン電極５と同様に、１０-5〜１０-1Ωｃｍ、特に１０-5〜１０-3Ωｃｍとすることができる。
【００３４】
また、上記ゲート絶縁膜は、ＳｉＯ2，Ｙ2Ｏ3，Ｔａ2Ｏ5，Ｈｆ酸化物などの金属酸化物や、ポリイミドを初めとする絶縁性高分子材料などの公知の材料を用い、公知の方法で形成すればよい。このゲート絶縁膜の電気抵抗率は、通常は１×１０6〜１×１０15Ωｃｍ、特に１×１０10〜１×１０15Ωｃｍとすればよい。
【００３５】
本発明の製造方法は、このように、上記スパッタ法によってインジウムを含む金属酸化物膜を成膜して基板１上にチャネル層３を形成し、更にソース電極４、ドレイン電極５、更には上記ゲート電極を形成しＴＦＴ素子の各要素を形成した後、熱処理を施す。
【００３６】
この熱処理を行う際の加熱温度は、チャネル層を形成する金属酸化物膜の種類や大きさ，厚さ等に応じて適宜設定され、特に制限されるものではないが、通常は１５０〜３００℃、特に１５０〜２００℃とすることができ、処理時間は１０〜１２０分、特に３０〜６０分とすればよい。また、加熱処理雰囲気も大気中で問題ない。
【００３７】
本発明では、この熱処理を行うことにより、特にＩｎ−Ｗ−Ｚｎ−Ｏ膜に熱処理を施すことにより、以下の３点の効果を得ることができる。
まず第１に、スパッタ成膜時の酸素導入量が最適な値ではなく、必ずしも満足なＴＦＴ特性が得られなかった場合でも、この熱処理によってＴＦＴ特性を最適な状態にすることが可能である。従って、スパッタリングターゲットのエロージョン進行に伴い酸素導入量の微妙な調整が不要となり、またスパッタ成膜時の到達真空度に由来するＴＦＴ特性の変化もなくなり、安定な特性を有するＴＦＴ素子を容易に製造することができる。
【００３８】
第２に、界面や半導体膜中の欠陥が大幅に減少し、ＴＦＴ素子として使用する際の特性変化が非常に少なくなる。
更に第３として、スパッタ成膜時に使用するターゲット中のＷ含有量及び／又はＺｎ含有量を制御することにより、閾電圧や移動度などのＴＦＴ特性を容易に調整することができる。
【００３９】
なお、本発明の製造方法で製造される薄膜トランジスタは、図１に示したボトムゲート・トップコンタクト型のものに限定されるものではなく、ボトムゲート・ボトムコンタクト、トップゲート・ボトムコンタクト、トップゲート・トップコンタクトなど、その他の形態とすることもできる。
【実施例】
【００４０】
以下、実施例及び比較例を示し、本発明をより具体的に説明するが、本発明は下記実施例に制限されるものではない。
【００４１】
［実施例１］
表面にゲート絶縁膜として熱酸化膜（ＳｉＯ2、厚さ３００ｎｍ）が形成されたシリコンウエハー上に、ＤＣマグネトロンスパッタ法によって厚さ３０ｎｍのＩｎ−Ｗ−Ｚｎ−Ｏ膜をチャネル層として成膜した。この場合、スパッタ条件は下記の通りであり、成膜時の酸素導入量を下記の通り変化させて５種類のＩｎ−Ｗ−Ｚｎ−Ｏ膜を成膜した。
【００４２】
（スパッタ条件）
ターゲット：Ｉｎ−Ｗ−Ｚｎ−Ｏ焼結体（Ｗ＝５ｗｔ％，Ｚｎ＝０．５ｗｔ％、サイズ７５ｍｍφ）
到達真空度：１．０×１０-3Ｐａ
成膜時圧力：０．５Ｐａ
印加電力：１５０Ｗ
スパッタ時間：約５分
成膜時のガス流量：
（１）Ａｒ／Ｏ2＝９６／４．０ｓｃｃｍ
（２）Ａｒ／Ｏ2＝９５／５．０ｓｃｃｍ
（３）Ａｒ／Ｏ2＝９４／６．０ｓｃｃｍ
（４）Ａｒ／Ｏ2＝９３／７．０ｓｃｃｍ
（５）Ａｒ／Ｏ2＝９２／８．０ｓｃｃｍ
【００４３】
得られた上記チャネル層上に、ＤＣマグネトロンスパッタ法によって厚さ３０ｎｍのＩＴＯ膜をソース電極及びドレイン電極として成膜し、図１に示した構成の薄膜トランジスタ（ＴＦＴ素子）を作製した。この場合、ソース電極及びドレイン電極の成膜にはシャドーマスクを用いてパターニングを行い、チャネル長０．１ｍｍ、チャネル幅６．４ｍｍとした。ソース電極及びドレイン電極の成膜条件（スパッタ条件）は下記の通りである。
【００４４】
（スパッタ条件）
ターゲット：Ｉｎ−Ｓｎ−Ｏ焼結体（Ｓｎ＝５ｗｔ％、サイズ７５ｍｍφ）
到達真空度：１．０×１０-3Ｐａ
成膜時圧力：０．５Ｐａ
印加電力：１５０Ｗ
スパッタ時間：約３分
成膜時のガス流量：Ａｒ／Ｏ2＝９９／０．７ｓｃｃｍ
【００４５】
上記ソース電極及びドレイン電極を形成した後、これらに大気中１５０℃、３０分の条件で熱処理を施し、５種類の薄膜トランジスタを作製した。
【００４６】
［比較例１］
最後の熱処理を行わないこと以外は、実施例１と同様にして５種類の薄膜トランジスタを作製した。
【００４７】
［実験１］
上記実施例１及び比較例１で得られた各薄膜トランジスタにつき、アジレント社製の半導体パラメータアナライザー「４１５５Ｃ」を用いてＴＦＴ特性を評価した。上記実施例１の薄膜トランジスタについての結果を図２のグラフに、比較例１の薄膜トランジスタについての結果を図３のグラフにそれぞれ示す。
【００４８】
上記実施例１の薄膜トランジスタと比較例１の薄膜トランジスタで伝達特性とを比較すると、熱処理を行わない方法で製造された比較例１の薄膜トランジスタは、図３の通り、伝達特性がＩｎ−Ｗ−Ｚｎ−Ｏ膜形成時の酸素導入量で大きく変化するのに対して、最後に熱処理を施した実施例１の薄膜トランジスタは、図２の通り、Ｉｎ−Ｗ−Ｚｎ−Ｏ膜形成時の酸素導入量が変化しても伝達特性にほとんど影響はなく、ＴＦＴ特性が成膜時の酸素導入量の変化にほとんど依存しないことが認められる。
【００４９】
このことから、最後に熱処理を施す本発明の製造方法によれば、半導体膜形成時の酸素導入量に依存することなく安定なＴＦＴ特性を有する薄膜トランジスタが得られることが認められる。
【００５０】
［実験２］
上記実施例１及び比較例１で、Ｉｎ−Ｗ−Ｚｎ−Ｏ膜成膜時の酸素導入量をＡｒ／Ｏ2＝９４／６．０ｓｃｃｍとして作製した薄膜トランジスタにつき、それぞれ実験１と同様にして伝達特性を１００回連続で測定し、その１回目、１０回目、１００回目の測定結果を比較した。実施例１の薄膜トランジスタについての結果を図４のグラフに、比較例１の薄膜トランジスタについての結果を図５のグラフにそれぞれ示す。
【００５１】
図４，５に示されているように、実施例１の方法で得られた薄膜トランジスタの伝達特性は、１００回の繰り返し測定に対しても閾電圧のシフトはほとんど観察されない（図４）のに対し、比較例１の方法で得られた薄膜トランジスタの伝達特性は、繰り返し測定により閾電圧が大きくマイナス側にシフトしていくのが観察された。
【００５２】
［実施例２］
下記スパッタ条件により、実施例１と同様にして、シリコンウエハー上にＩｎ−Ｗ−Ｚｎ−Ｏ膜からなるチャネル層を形成した。この場合、下記スパッタ条件の通りＩｎ−Ｗ−Ｚｎ−Ｏ焼結体ターゲットとしてＷ含有量の異なる４種類のターゲットを用い、４種類のＩｎ−Ｗ−Ｚｎ−Ｏ膜を成膜した。
【００５３】
（スパッタ条件）
ターゲット：
（１）Ｉｎ−Ｗ−Ｚｎ−Ｏ焼結体（Ｗ＝１ｗｔ％，Ｚｎ＝０．５ｗｔ％、サイズ７５ｍｍφ）
（２）Ｉｎ−Ｗ−Ｚｎ−Ｏ焼結体（Ｗ＝３ｗｔ％，Ｚｎ＝０．５ｗｔ％、サイズ７５ｍｍφ）
（３）Ｉｎ−Ｗ−Ｚｎ−Ｏ焼結体（Ｗ＝５ｗｔ％，Ｚｎ＝０．５ｗｔ％、サイズ７５ｍｍφ）
（４）Ｉｎ−Ｗ−Ｚｎ−Ｏ焼結体（Ｗ＝１０ｗｔ％，Ｚｎ＝０．５ｗｔ％、サイズ７５ｍｍφ）
到達真空度：１．０×１０-3Ｐａ
成膜時圧力：０．５Ｐａ
印加電力：１５０Ｗ
スパッタ時間：約５分
成膜時のガス流量：Ａｒ／Ｏ2＝９４／６．０ｓｃｃｍ
【００５４】
得られた上記チャネル層上に、実施例１と同様にしてＩＴＯ膜からなるソース電極及びドレイン電極を形成し、同様に大気中１５０℃で３０分熱処理して４種類の薄膜トランジスタを作製した。得られた各薄膜トランジスタにつき、上記実験１と同様に伝達特性を測定してＴＦＴ特性を評価した。結果を図６のグラフに示す。
【００５５】
図６の通り、ターゲットのＩｎ−Ｗ−Ｚｎ−Ｏ焼結体のＷ含有量によってＴＦＴ特性が連続的に変化することが確認された。この場合、閾電圧はＷ量が増加するにしたがってプラス側にシフトし、半導体膜（チャネル層）のキャリア量がターゲット中のＷ含有量に依存することが認められる。
【００５６】
従って、Ｉｎ−Ｗ−Ｚｎ−Ｏ膜を成膜する場合に、ターゲットのＷ含有量を調整することにより、ＴＦＴ特性を容易に制御することができることが確認された。
【符号の説明】
【００５７】
１  基板（ゲート電極）
２  ゲート絶縁膜
３  チャネル層
４  ソース電極
５  ドレイン電極
６  銀ペースト
【図１】
2010251604.tif 000003
【図２】
2010251604.tif 000004
【図３】
2010251604.tif 000005
【図４】
2010251604.tif 000006
【図５】
2010251604.tif 000007
【図６】
2010251604.tif 000008