(57)【要約】【課題】高耐圧回路および絶縁デバイスを追加せずに、簡素で低コストで小形な回路でデッドタイムを補償電力変換装置とデッドタイム補償方法を提供する。【解決手段】第１スイッチング素子と第２スイッチング素子を交互に駆動するＰＷＭ信号にオンディレイ時間を設けて第１ゲート信号と第２ゲート信号を生成するゲート信号生成部（２６）と、第１スイッチング素子を駆動する第１ゲートドライブ（２３）と、第２スイッチング素子を駆動する第２ゲートドライブ（２４）と、を備えた電力変換装置において、第２スイッチング素子のゲート電圧に基づいて、第２スイッチング素子がオフしてから第１スイッチング素子がオンするまでの第１デッドタイムと、第１スイッチング素子がオフしてから第２スイッチング素子がオンするまでの第２デッドタイムを生成するデッドタイム生成部（２５）を備え、ゲート信号生成部は、第１デッドタイムと第２デッドタイムに基づいて第１スイッチング素子のオンディレイ時間、および第２スイッチング素子のオンディレイ時間を可変する。【選択図】図１
2010016937.tif 000002
【特許請求の範囲】
【請求項１】
第１スイッチング素子の一端と第２スイッチング素子の一端を相出力端子で直列接続し、前記第１スイッチング素子の他端と直流電源の正極とを接続し、前記第２スイッチング素子の他端と前記直流電源の負極とを接続した電力変換装置であって、前記第１スイッチング素子と前記第２スイッチング素子を交互に駆動するＰＷＭ信号にオンディレイ時間を設けて第１ゲート信号と第２ゲート信号を生成するゲート信号生成部と、前記第１ゲート信号を増幅して前記第１スイッチング素子を駆動する第１ゲートドライブと、前記第２ゲート信号を増幅し前記第２スイッチング素子を駆動する第２ゲートドライブと、を備えた電力変換装置において、
前記第２スイッチング素子のゲート電圧に基づいて、前記第２スイッチング素子がオフしてから前記第１スイッチング素子がオンするまでの第１デッドタイムと、前記第１スイッチング素子がオフしてから前記第２スイッチング素子がオンするまでの第２デッドタイムを生成するデッドタイム生成部を備え、
前記ゲート信号生成部は、前記第１デッドタイムと前記第２デッドタイムに基づいて前記第１スイッチング素子のオンディレイ時間、および第２スイッチング素子のオンディレイ時間を可変することを特徴とする電力変換装置。
【請求項２】
前記第１スイッチング素子および前記第２スイッチング素子はＩＧＢＴと逆並列に接続されたダイオードのセットであることを特徴とする請求項１記載の電力変換装置。
【請求項３】
前記第１スイッチング素子および前記第２スイッチング素子はパワーＭＯＳＦＥＴと逆並列に接続されたダイオードのセットであることを特徴とする請求項１記載の電力変換装置。
【請求項４】
前記デッドタイム生成部は、前記ゲート電圧がオンゲート電圧からオフゲート電圧に下がった時刻から前記第１スイッチング素子がオンするときに発生するゲート浮き電圧が現れはじめる時刻までの時間を前記第１デッドタイムとすることを特徴とする請求項１記載の電力変換装置。
【請求項５】
前記デッドタイム生成部は、前記ゲート電圧が前記第１スイッチング素子がオフし還流モードゲート電圧になったときからオンゲート電圧に移行するまでの時間を前記第２デッドタイムとすることを特徴とする請求項１記載の電力変換装置。
【請求項６】
前記デッドタイム生成部は、前記ゲート電圧と閾値電圧を比較する第１比較器と、前記第１比較器の出力の変化に連動して前記閾値電圧を変化させる第１可変閾値部と、前記第１比較器の出力と前記第１ゲート信号と前記第２ゲート信号に基づき第１カウントイネーブル信号を生成する第１カウントイネーブル部と、カウントイネーブルに従いクロックをカウントする第１タイムカウンタと、を備え、
前記第１タイムカウンタのカウント値を第１デッドタイムとすることを特徴とする請求項１記載の電力変換装置。
【請求項７】
前記デッドタイム生成部は、前記ゲート電圧と閾値電圧を比較する第２比較器と、前記第２比較器の出力の変化に連動して前記閾値電圧を変化させる第２可変閾値部と、前記第２比較器の出力と前記第１ゲート信号と前記第２ゲート信号に基づき第２カウントイネーブル信号を生成する第２カウントイネーブル部と、カウントイネーブルに従いクロックをカウントする第２タイムカウンタと、を備え、
前記第２タイムカウンタのカウント値を第２デッドタイムとすることを特徴とする請求項１記載の電力変換装置。
【請求項８】
前記ゲート信号生成部は、デッドタイム初期値から第１デッドタイムを減算して第１過剰オンディレイ時間を生成し、前記オンディレイ時間から前記第１過剰オンディレイ時間を減算して第１オンディレイ時間を生成し、前記ＰＷＭ信号と前記第１オンディレイ時間に基づいて第１ゲート信号を生成することを特徴とする請求項１記載の電力変換装置。
【請求項９】
前記ゲート信号生成部は、デッドタイム初期値から第２デッドタイムを減算して第２過剰オンディレイ時間を生成し、前記オンディレイ時間から前記第２過剰オンディレイ時間を減算して第２オンディレイ時間を生成し、前記ＰＷＭ信号と前記第２オンディレイ時間に基づいて第２ゲート信号を生成することを特徴とする請求項１記載の電力変換装置。
【請求項１０】
前記ゲート信号生成部は、前記第１デッドタイムと前記第２デッドタイムのうち、時間の長い方のデッドタイムを選択し、デッドタイム初期値から前記選択したデッドタイムを減算して過剰オンディレイ時間を生成し、前記オンディレイ時間から前記過剰オンディレイ時間を減算して新たなオンディレイ時間を生成し、前記ＰＷＭ信号と前記新たなオンディレイ時間に基づいて第１ゲート信号と第２ゲート信号を生成することを特徴とする請求項１記載の電力変換装置。
【請求項１１】
第１スイッチング素子の一端と第２スイッチング素子の一端を相出力端子で直列接続し、前記第１スイッチング素子の他端と直流電源の正極とを接続し、前記第２スイッチング素子の他端と前記直流電源の負極とを接続した電力変換装置であって、前記第１スイッチング素子と前記第２スイッチング素子を交互に駆動するＰＷＭ信号にオンディレイ時間を設けて第１ゲート信号と第２ゲート信号を生成するゲート信号生成部と、前記第１ゲート信号を増幅して前記第１スイッチング素子を駆動する第１ゲートドライブと、前記第２ゲート信号を増幅し前記第２スイッチング素子を駆動する第２ゲートドライブと、前記第２スイッチング素子のゲート電圧に基づいて、前記第２スイッチング素子がオフしてから前記第１スイッチング素子がオンするまでの第１デッドタイムと、前記第１スイッチング素子がオフしてから前記第２スイッチング素子がオンするまでの第２デッドタイムを生成するデッドタイム生成部と、を備えた電力変換装置のデッドタイム補償方法において、
第２スイッチング素子がオフしたことを確認したらタイムカウンタを有効にするステップと、
前記第１スイッチング素子がオンするときに発生するゲート浮き電圧が現れはじめたら前記タイムカウンタを無効にするステップと、
前記タイムカウンタのカウント値を第１デッドタイムとするステップと、
前記デッドタイム初期値から第１デッドタイムを減算して第１過剰オンディレイ時間を生成するステップと、
前記オンディレイ時間から前記第１過剰オンディレイ時間を減算して第１オンディレイ時間を生成するステップと、
前記ＰＷＭ信号と前記第１オンディレイ時間に基づいて第１ゲート信号を生成するステップと、
前記ゲート電圧が前記第１スイッチング素子と前記第２スイッチング素子がともにオフのときに発生する還流モードゲート電圧が現れたらタイムカウンタを有効にするステップと、
前記ゲート電圧が還流モードゲート電圧よりも上昇しはじめたら前記タイムカウンタを無効にするステップと、
前記タイムカウンタのカウント値を第２デッドタイムとするステップと、
前記デッドタイム初期値から第２デッドタイムを減算して第２過剰オンディレイ時間を生成するステップと、
前記オンディレイ時間から前記第２過剰オンディレイ時間を減算して第２オンディレイ時間を生成するステップと、
前記ＰＷＭ信号と前記第２オンディレイ時間に基づいて第２ゲート信号を生成するステップと、
を備えたことを特徴とする電力変換装置のデッドタイム補償方法。
【請求項１２】
前記第１デッドタイムと前記第２デッドタイムのうち、時間の長い方のデッドタイムを選択するステップと、
デッドタイム初期値から前記選択したデッドタイムを減算して過剰オンディレイ時間を生成するステップと、
前記オンディレイ時間から前記過剰オンディレイ時間を減算して新たなオンディレイ時間を生成するステップと、
前記ＰＷＭ信号と前記新たなオンディレイ時間に基づいて第１ゲート信号と第２ゲート信号を生成するステップと、
を備えたことを特徴とする請求項１１記載の電力変換装置のデッドタイム補償方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置とデッドタイム補償方法に関する。
【背景技術】
【０００２】
従来、インバータ装置、サーボアンプ装置、スイッチング電源装置などの出力回路には、２つのスイッチング素子を直列接続し、接続点を出力端子としたアーム回路を採用しているが、２つのスイッチング素子間のデッドタイムを計測するためには、それぞれの素子のソース−ゲート間電圧、またはエミッタ−ゲート電圧、ソース−ドレイン間電圧、またはエミッタ−コレクタ間電圧などを検出する必要がある。２つのスイッチング素子のソースまたはエミッタは、電位が異なるため、絶縁回路、高耐圧回路（レベルシフト回路）、大電力用抵抗などを利用し、検出した電圧値をもう一方側のスイッチング素子の電圧検出値の基準電位と同電位の信号へ変換する必要がある。
【０００３】
図９は、第１従来技術におけるインバータ回路の１アーム回路と、スイッチング素子のスイッチング状態とスイッチングデバイの駆動指令信号を論理演算し、その結果によりスイッチング素子のゲートを駆動させるゲート駆動回路を示したブロック図である。  
図９において、４１のＱ１は、直流電源の正極（Ｐ）に接続されたスイッチング素子、４２のＱ２は直流電源の負極（Ｎ）に接続されたスイッチング素子、４７、５３は、それぞれのスイッチング素子のゲート電圧ＶＧと４８、５４の基準電圧ＶＥを比較し、それぞれのスイッチング素子がＯＮ状態であるかＯＦＦ状態であるか推測するための比較器、４４、４５、５０、５１は、それぞれのスイッチング素子のゲート抵抗、４３、４６、４９、５２のＴ１、Ｔ２、Ｔ３、Ｔ４は、それぞれのスイッチング素子のゲートにゲート抵抗を介して電圧を入り切りするためのスイッチ、６０はスイッチング素子のスイッチングを指令するインバータ制御回路、５９はインバータ制御回路から出力される正極側のスイッチング素子のゲート駆動指令信号を正極側のスイッチング素子の電位へレベルシフト伝送する高耐圧回路、５８は５３の比較器の出力を正極側のスイッチング素子の電位へレベルシフト伝送する高耐圧回路、５７は４７の比較器の出力を負極側のスイッチング素子の電位へレベルシフト伝送する高耐圧回路、５５、５６は、ゲート駆動指令信号と各比較器の出力信号を入力し、スイッチのＴ１、Ｔ２、Ｔ３、Ｔ４の駆動指令を出力する論理回路である。（例えば特許文献１参照）
【０００４】
次に動作について説明する。図９のＱ１のスイッチング素子をＯＮさせるときは、Ｑ２のスイッチング素子のターンＯＦＦを、例えばそのゲート電圧ＶＥを比較器５３にて基準電圧ＶＥと比較することにより検出し、所定値以下になった場合はＱ２がターンＯＦＦしていると判断し、その比較器５３の出力の出力信号を高耐圧回路５８を介し論理回路５５に導き、またＱ１のゲート駆動指令信号ＵＡも高耐圧回路５９を介して論理回路５５に導き、論理回路の出力よりスイッチＴ１をＯＮしてＱ１をターンＯＮさせることにより、デッドタイムの設定を実質的に不要にする従来技術である。
【特許文献１】特開２００２−２７２１３１号公報（第４頁  第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
第１従来技術に示したＱ１およびＱ２のスイッチング素子のエミッタは、電位が異なるため、Ｑ１のゲート電圧を比較器４７で比較した結果出力は、高耐圧回路５７を介し、Ｑ２のエミッタ電位、もしくはエミッタ電位に近い電位に伝送しなければならない。また、Ｑ２のゲート電圧を比較器で比較した結果出力は、高耐圧回路５８を介し、Ｑ１のエミッタ電位、もしくはエミッタ電位に近い電位に伝送しなければならない。以上の通り従来技術では、信号の伝達には高耐圧回路が必要不可欠なものとなっており、高耐圧回路は、複雑な上、高価な高耐圧デバイスが必要であり、しかも回路を構成する部品および部品間にも、高電圧に耐えうる絶縁距離が必要となり、小形化には不向きな回路である。高耐圧回路ではなく、トランス、ホトカプラなどの絶縁デバイスを使用した絶縁回路についても同じく、高価な上、小形化に不向きな回路構成となる。さらに、Ｑ１、Ｑ２のゲート電圧は、それぞれＱ２、Ｑ１のスイッチングの影響により電圧変動を起こすことに対し誤検出を防止する手段が無いため、誤った信号を伝送する可能性があり、その結果、Ｑ１、Ｑ２スイッチング誤動作を引き起こす可能性がある。
【０００６】
本発明はこのような問題点に鑑みてなされたものであり、高耐圧回路および絶縁デバイスを追加せずに、簡素で低コストで小形な回路でデッドタイムを補償する電力変換装置とデッドタイム補償方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記問題を解決するため、本発明は、次のようにしたものである。
請求項１記載の発明は、第１スイッチング素子の一端と第２スイッチング素子の一端を相出力端子で直列接続し、前記第１スイッチング素子の他端と直流電源の正極とを接続し、前記第２スイッチング素子の他端と前記直流電源の負極とを接続した電力変換装置であって、前記第１スイッチング素子と前記第２スイッチング素子を交互に駆動するＰＷＭ信号にオンディレイ時間を設けて第１ゲート信号と第２ゲート信号を生成するゲート信号生成部と、前記第１ゲート信号を増幅して前記第１スイッチング素子を駆動する第１ゲートドライブと、前記第２ゲート信号を増幅し前記第２スイッチング素子を駆動する第２ゲートドライブと、を備えた電力変換装置において、前記第２スイッチング素子のゲート電圧に基づいて、前記第２スイッチング素子がオフしてから前記第１スイッチング素子がオンするまでの第１デッドタイムと、前記第１スイッチング素子がオフしてから前記第２スイッチング素子がオンするまでの第２デッドタイムを生成するデッドタイム生成部を備え、前記ゲート信号生成部は、前記第１デッドタイムと前記第２デッドタイムに基づいて前記第１スイッチング素子のオンディレイ時間、および第２スイッチング素子のオンディレイ時間を可変することを特徴とする電力変換装置。
【０００８】
請求項２記載の発明は、請求項１記載の電力変換装置において、前記第１スイッチング素子および前記第２スイッチング素子はＩＧＢＴと逆並列に接続されたダイオードのセットであることを特徴とするものである。
請求項３記載の発明は、請求項１記載の電力変換装置において、前記第１スイッチング素子および前記第２スイッチング素子はパワーＭＯＳＦＥＴと逆並列に接続されたダイオードのセットであることを特徴とするものである。
請求項４記載の発明は、請求項１記載の電力変換装置において、前記デッドタイム生成部は、前記ゲート電圧がオンゲート電圧からオフゲート電圧に下がった時刻から前記第１スイッチング素子がオンするときに発生するゲート浮き電圧が現れはじめる時刻までの時間を前記第１デッドタイムとすることを特徴とするものである。
【０００９】
請求項５記載の発明は、請求項１記載の電力変換装置において、前記デッドタイム生成部は、前記ゲート電圧が前記第１スイッチング素子がオフし還流モードゲート電圧になったときからオンゲート電圧に移行するまでの時間を前記第２デッドタイムとすることを特徴とするものである。
請求項６記載の発明は、
前記デッドタイム生成部は、請求項１記載の電力変換装置において、前記ゲート電圧と閾値電圧を比較する第１比較器と、前記第１比較器の出力の変化に連動して前記閾値電圧を変化させる第１可変閾値部と、前記第１比較器の出力と前記第１ゲート信号と前記第２ゲート信号に基づき第１カウントイネーブル信号を生成する第１カウントイネーブル部と、カウントイネーブルに従いクロックをカウントする第１タイムカウンタと、を備え、前記第１タイムカウンタのカウント値を第１デッドタイムとすることを特徴とするものである。
【００１０】
請求項７記載の発明は、請求項１記載の電力変換装置において、前記デッドタイム生成部は、前記ゲート電圧と閾値電圧を比較する第２比較器と、前記第２比較器の出力の変化に連動して前記閾値電圧を変化させる第２可変閾値部と、前記第２比較器の出力と前記第１ゲート信号と前記第２ゲート信号に基づき第２カウントイネーブル信号を生成する第２カウントイネーブル部と、カウントイネーブルに従いクロックをカウントする第２タイムカウンタと、を備え、前記第２タイムカウンタのカウント値を第２デッドタイムとすることを特徴とするものである。
請求項８記載の発明は、請求項１記載の電力変換装置において、前記ゲート信号生成部は、デッドタイム初期値から第１デッドタイムを減算して第１過剰オンディレイ時間を生成し、前記オンディレイ時間から前記第１過剰オンディレイ時間を減算して第１オンディレイ時間を生成し、前記ＰＷＭ信号と前記第１オンディレイ時間に基づいて第１ゲート信号を生成することを特徴とするものである。
【００１１】
請求項９記載の発明は、請求項１記載の電力変換装置において、前記ゲート信号生成部は、デッドタイム初期値から第２デッドタイムを減算して第２過剰オンディレイ時間を生成し、前記オンディレイ時間から前記第２過剰オンディレイ時間を減算して第２オンディレイ時間を生成し、前記ＰＷＭ信号と前記第２オンディレイ時間に基づいて第２ゲート信号を生成することを特徴とするものである。
請求項１０記載の発明は、請求項１記載の電力変換装置において、前記ゲート信号生成部は、前記第１デッドタイムと前記第２デッドタイムのうち、時間の長い方のデッドタイムを選択し、デッドタイム初期値から前記選択したデッドタイムを減算して過剰オンディレイ時間を生成し、前記オンディレイ時間から前記過剰オンディレイ時間を減算して新たなオンディレイ時間を生成し、前記ＰＷＭ信号と前記新たなオンディレイ時間に基づいて第１ゲート信号と第２ゲート信号を生成することを特徴とするものである。
【００１２】
請求項１１記載の発明は、第１スイッチング素子の一端と第２スイッチング素子の一端を相出力端子で直列接続し、前記第１スイッチング素子の他端と直流電源の正極とを接続し、前記第２スイッチング素子の他端と前記直流電源の負極とを接続した電力変換装置であって、前記第１スイッチング素子と前記第２スイッチング素子を交互に駆動するＰＷＭ信号にオンディレイ時間を設けて第１ゲート信号と第２ゲート信号を生成するゲート信号生成部と、前記第１ゲート信号を増幅して前記第１スイッチング素子を駆動する第１ゲートドライブと、前記第２ゲート信号を増幅し前記第２スイッチング素子を駆動する第２ゲートドライブと、前記第２スイッチング素子のゲート電圧に基づいて、前記第２スイッチング素子がオフしてから前記第１スイッチング素子がオンするまでの第１デッドタイムと、前記第１スイッチング素子がオフしてから前記第２スイッチング素子がオンするまでの第２デッドタイムを生成するデッドタイム生成部と、を備えた電力変換装置のデッドタイム補償方法において、第２スイッチング素子がオフしたことを確認したらタイムカウンタを有効にするステップと、前記第１スイッチング素子がオンするときに発生するゲート浮き電圧が現れはじめたら前記タイムカウンタを無効にするステップと、前記タイムカウンタのカウント値を第１デッドタイムとするステップと、前記デッドタイム初期値から第１デッドタイムを減算して第１過剰オンディレイ時間を生成するステップと、前記オンディレイ時間から前記第１過剰オンディレイ時間を減算して第１オンディレイ時間を生成するステップと、前記ＰＷＭ信号と前記第１オンディレイ時間に基づいて第１ゲート信号を生成するステップと、前記ゲート電圧が前記第１スイッチング素子と前記第２スイッチング素子がともにオフのときに発生する還流モードゲート電圧が現れたらタイムカウンタを有効にするステップと、前記ゲート電圧が還流モードゲート電圧よりも上昇しはじめたら前記タイムカウンタを無効にするステップと、前記タイムカウンタのカウント値を第２デッドタイムとするステップと、前記デッドタイム初期値から第２デッドタイムを減算して第２過剰オンディレイ時間を生成するステップと、前記オンディレイ時間から前記第２過剰オンディレイ時間を減算して第２オンディレイ時間を生成するステップと、前記ＰＷＭ信号と前記第２オンディレイ時間に基づいて第２ゲート信号を生成するステップと、を備えたことを特徴とするものである。
【００１３】
請求項１２記載の発明は、請求項１１記載の電力変換装置のデッドタイム補償方法において、前記第１デッドタイムと前記第２デッドタイムのうち、時間の長い方のデッドタイムを選択するステップと、デッドタイム初期値から前記選択したデッドタイムを減算して過剰オンディレイ時間を生成するステップと、前記オンディレイ時間から前記過剰オンディレイ時間を減算して新たなオンディレイ時間を生成するステップと、前記ＰＷＭ信号と前記新たなオンディレイ時間に基づいて第１ゲート信号と第２ゲート信号を生成するステップと、を備えたことを特徴とするものである。
【発明の効果】
【００１４】
請求項１乃至１０に記載の発明によると、高耐圧回路および絶縁デバイスを追加せずに、簡素で小形で且つ低コストな回路で、アームの両スイッチング素子ともオフ状態となる無駄なデッドタイム時間を極力無くし、最適なデッドタイムで制御する電力装置を提供できる。
請求項１１乃至１２に記載の発明によると、高耐圧回路および絶縁デバイスを追加せずに、簡素で小形で且つ低コストな回路で、アームの両スイッチング素子ともオフ状態となる無駄なデッドタイム時間を極力無くし、最適なデッドタイムで制御する電力装置のデッドタイム補償方法を提供できる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明について図を用いて説明する。
【実施例１】
【００１６】
図１は本発明の電力変換装置のデッドタイム補償のブロック図であり、図２のインバータ回路の１アーム分を詳細に記した図である。図１において、１は第１スイッチング素子、２は第２スイッチング素子、２１は第１ゲート抵抗、２２は第２ゲート抵抗、２３は第１ゲートドライブ、２４は第２ゲートドライブである。また、２５はデッドタイム生成部、２６はゲート信号生成部である。第１、第２のスイッチング素子はＩＧＢＴやパワーＭＯＳＦＥＴに逆並列に接続したダイオードのセット、もしくパワーＭＯＳＦＥＴ単品で構成される。
ゲート信号生成部は、ＰＷＭ信号にオンディレイ時間を設けて第１ゲート信号Ｇ１、第２ゲート信号Ｇ２を生成する。第１ゲートドライブは第１ゲート信号Ｇ１を増幅し、スイッチング素子１を第１ゲート抵抗２１を介して駆動する。第２ゲートドライブは第２ゲート信号Ｇ２を増幅し、スイッチング素子２をゲート抵抗２２を介して駆動する。デッドタイム生成部２５は、第２スイッチング素子がオフしてから第１スイッチング素子がオンするまでの第１デッドタイムと第１スイッチング素子がオフしてから第２スイッチング素子がオンするまでの第２デッドタイムを第２スイッチング素子のゲート電圧の変化より生成する。
【００１７】
図３は、図１のブロック図をさらに詳しく説明するためのブロック図である。相出力端子から出力電流を流し出している時、スイッチング素子２がオフして第１スイッチング素子１がオンしたとき、直流電源の正極から第１スイッチング素子１を介してトランジスタモード電流が相出力端子より流れ出るため、出力端子電圧は、電源正極電位に近い電圧となる。この時、第２スイッチング素子２のゲート−ソース間容量Ｃｇｓにゲートードレイン間の容量Ｃｇｄを介して電流が流れ込みＣｇｓが充電されるため、ゲート電圧が上昇する現象が現れる。また、第１スイッチング素子１がオフすると、直流電源の負極から第２スイッチング素子２の逆並列ダイオードを介して還流モード電流が相出力端子から流れでるため、相出力端子電圧は、スイッチング素子のソース−ドレイン間電圧Ｖｓｄ分Ｎ電位より低くなる。この時、スイッチング素子２のゲート−ソース間容量ＣｇｓはＮから充電電流が流れ込み、ゲートードレイン間の容量Ｃｇｄを介して充電するため、ゲート電圧が電源負電位より降下する現象が現れる。第２スイッチング素子２のゲート−ソース間電圧をＶｇｓ、ドレイン−ソース間電圧をＶｄｓとすると、Ｖｄｓの変化に対するＶｇｓの変化は、（１）式で表すことができる。
ΔＶｇｓ＝Ｃｇｄ／（Ｃｇｓ＋Ｃｇｄ）ｘ  ΔＶｄｓ  ・・・  （１）
第１ゲート信号Ｇ１と、第２ゲート信号Ｇ２のレベルの変化と、それに対するスイッチング素子２のゲート電圧の変化について図４のタイミングチャートで説明する。
【００１８】
図４の第１ゲート信号Ｇ１と第２ゲート信号Ｇ２は、信号レベルが“Ｌ”の時がスイッチング素子をオンにする指令であり、“Ｈ”の時がオフの指令である。まず時間軸ｔ０で第２ゲート信号Ｇ２がオフとなると、図３の第２ゲートドライブ２４の内部遅延、および第２スイッチング素子のＣｇｓ、Ｃｇｄの充電期間を経て第２スイッチング素子２のゲート電圧ＮＧは、下降しｔ２に至る。ｔ１からｔ３の間に第１ゲート信号Ｇ１がオンとなると、第２スイッチング素子２のＣｇｓが充電されるので、ｔ４のようにゲート電圧ＮＧがいったん上昇する。しかし、第２ゲートドライブの出力ＧＤ２の電位は“Ｌ”であるため、第２ゲート抵抗２２を介してＣｇｓは放電されｔ５に至る。次に、ｔ６で第１ゲート信号Ｇ１がオフとなると、相出力端子がＶｓｄ分Ｎ電位より低くなる。この時、第２スイッチング素子２のＣｇｓは電源負極から充電電流が流れ込み、Ｃｇｄを介して充電するため、第２ゲート電圧ＮＧが電源負極電位より降下する現象が現れ、ｔ８に至る。ｔ７からｔ９の間に第２ゲート信号Ｇ２がオンとなると、第２ゲート電圧ＮＧは、ｔ１０から上昇し始める。ここで、ｔ２〜ｔ４の区間が、第２スイッチング素子２がオフして第１スイッチング素子１がオンするまでの時間であり、ｔ８〜ｔ１０の区間が、第１スイッチング素子１がオフして第２スイッチング素子２がオンするまでの時間である。これらの時間を計測し、計測結果を第１ゲート信号Ｇ１、第２ゲート信号Ｇ２に反映できれば、最適なデッドタイム制御ができることになる。このｔ２〜ｔ４の区間とｔ８〜ｔ１０の区間の時間を計測する手段を図５以降で説明する。
【００１９】
図５は、第２スイッチング素子のゲート電圧の波形変化から第１デッドタイムおよび第２デッドタイムを生成するデッドタイム生成部のブロック図である。図５において、３１は第１比較器、３２は第２比較器、３３は第１可変閾値部、３４は第２可変閾値部、３５は第１タイムカウンタ、３６は第２タイムカウンタ、３７はクロック発生部、３８は第１カウントイネーブル部、３９は第２カウントイネーブル部である。第１比較器３１は、ｔ２〜ｔ４の区間を検出し、第２比較器３２は、ｔ８〜ｔ１０の区間を検出する。第１比較器３１では、出力が “Ｌ”となる閾値は高めに設定しており、 “Ｈ”となる閾値は低めに設定している。図４のゲート電圧ＮＧに記した第１閾値が“Ｌ”となる閾値であり、第２閾値が “Ｈ”となる閾値である。これは、ｔ２およびｔ４のタイミングのみを検出させるために、ｔ２のゲート電圧ＮＧの下降およびｔ４のゲート電圧ＮＧの上昇については検出するがｔ５の電圧下降の時は検出しないようにしている。第２比較器３２は、出力が “Ｈ”となる閾値は低めに設定しており、 “Ｌ”となる閾値は高めに設定している。図４のＮＧに記した第３閾値が “Ｈ”となる閾値であり、第４閾値が “Ｌ”となる閾値である。第３閾値は、ｔ８でしか現れないゲート電圧を検出するために設定しており、第３、第４閾値でｔ８、ｔ１０のタイミングのみを検出できるように設定している。ｔ２、ｔ４のタイミングについては第１比較器３１の出力ＮＧＯＦＦ、ｔ８、ｔ１０のタイミングについては第２比較器３４の出力ＮＧＯＮとして、それぞれカウントイネーブル３８、カウントイネーブル３９に入力される。第１カウントイネーブル３８は、ＮＧＯＦＦとＧ１とＧ２のレベルをモニタし、ある条件を満たす時、第１タイムカウンタ３５によりカウントを開始し、またある条件を満たす時、第１タイムカウンタ３５のカウントを停止する。第２カウントイネーブル３９は、ＮＧＯＮとＧ１とＧ２のレベルをモニタし、ある条件を満たす時、第２タイムカウンタ３６によりカウントを開始し、またある条件を満たす時、第２タイムカウンタ３６のカウントを停止する。タイムカウンタ３５，３６は、クロック３７に従いカウントし、カウント値はそれぞれ第１デッドタイム、第２デッドタイムを表す。
【００２０】
ゲート信号生成部は、デッドタイム初期値から第１デッドタイムを減算して第１過剰オンディレイ時間を生成し、オンディレイ時間から第１過剰オンディレイ時間を減算して第１オンディレイ時間を生成する。次にＰＷＭ信号と第１オンディレイ時間に基づいて第１ゲート信号を生成し、デッドタイム初期値から第２デッドタイムを減算して第２過剰オンディレイ時間を生成する。次にオンディレイ時間から第２過剰オンディレイ時間を減算して第２オンディレイ時間を生成し、ＰＷＭ信号と第２オンディレイ時間に基づいて第２ゲート信号を生成する。
また、ゲート信号生成部は、次のようにすることもできる。第１デッドタイムと第２デッドタイムのうち、時間の長い方のデッドタイムを選択し、デッドタイム初期値から選択したデッドタイムを減算して過剰オンディレイ時間を生成する。次にオンディレイ時間から過剰オンディレイ時間を減算して新たなオンディレイ時間を生成し、ＰＷＭ信号と新たなオンディレイ時間に基づいて第１ゲート信号と第２ゲート信号を生成する。
【００２１】
図６は、本発明の第１デッドタイムの補償方法を示すフローチャートで、図４のｔ２〜ｔ４の区間の時間、つまり第２スイッチング素子２のオフから第１スイッチング素子１のオンまでの第１デッドタイムを生成する。ステップＳＡ１では第２スイッチング素子がオフしたかどうかを判定し、オフしたらステップＳＡ２へ進む。ステップＳＡ２でカウントを開始し、ステップＳＡ３では、第１ゲート信号Ｇ１の指令がオンになったかをチェックしている。ステップＳＡ４では、カウンタとデフォルト値と比較し、デフォルト値を超えていればステップ９に進み、デフォルト値より小さければステップ５へ進む。ステップＳＡ５では、ゲート電圧ＮＧがオフ電圧よりも浮き上ったゲート浮き電圧が現れたかどうかを判定し、現れたらステップＳＡ６に進む。ステップＳＡ６ではカウントを停止し、ステップＳＡ７へ進む。ステップＳＡ７ではカウンタの値を読み込み、ステップＳＡ８でＦＬＧ１＝０にする。ステップＳＡ９ではカウンタをクリアしてステップＳＡ８へ進む。このように、図４のｔ２とｔ４のタイミングを第１比較器３１の出力ＮＧＯＦＦのレベルより判定するが、第１ゲート信号Ｇ１と第２ゲート信号Ｇ２のレベルも見ながら判定するため、確実にスイッチング素子のオンオフのタイミングを見極めることができる。ｔ２からｔ４までの時間を第１タイムカウンタ３５でカウントすることにより第２スイッチング素子２のオフから第１スイッチング素子１のオンまでのデッドタイムを生成できる。このデッドタイムを第１ゲート信号Ｇ１と第２ゲート信号Ｇ２のタイミングに反映すれば、両スイッチング素子が同時にオフしている時間を極力短くできることになり、最適なデッドタイムの制御が可能となる。また、スイッチング素子の制御には、キャリア周期より長い時間スイッチング素子を常時オンまたはオフする場合があり、この制御期間にはｔ４のゲート電圧のような変化がキャリア周期毎に現れないため、ある一定のデフォルト値を超えると、カウント値をクリアしデッドタイム時間の演算処理を終了する。
【００２２】
図７は、本発明の第２デッドタイムの補償方法を示すフローチャートで、図４のｔ８〜ｔ１０の区間の時間、つまり第１スイッチング素子１のオフから第２スイッチング素子２のオンまでの第２デッドタイムを生成する。ステップＳＢ１で第１スイッチング素子がオフしたかどうか判定し、オフしたらステップＳＢ２に進む。ステップＳＢ２ではカウンタを開始させ、ステップＳＢ３は、第２ゲート信号Ｇ２の指令がオンになったかをチェックしている。
ステップＳＢ４ではカウンタ値がデフォルト値よにも小さいかどうか判定し、小さければステップＳＢ５へ進み、大きければステップＳＢ９へ進む。ステップＳＢ５ではゲート電圧ＮＧが還流モード電圧に下がっていたものから上昇を始めたかどうか判定し、上昇を始めたらステップＳＢ６へ進む。ステップＳＢ６でカウントを終了する。ステップＳＢ７でカウンタの内容を読み込み、ステップＳＢ７でフラグＦＬＧ２を０にし終了する。ステップＳＢ９ではカウンタをクリアしステップＳＢ８へ進む。このように、図４のｔ８とｔ１０のタイミングを第２比較器３２の出力ＮＧＯＮのレベルより判定するが第１ゲート信号Ｇ１と第２ゲート信号Ｇ２のレベルも見ながら判定するため、確実にスイッチング素子のオンオフのタイミングを見極めることができる。ｔ８からｔ１０までの時間を第２タイムカウンタ３６でカウントすることにより第１スイッチング素子１のオフから第２スイッチング素子２のオンまでのデッドタイムを生成できる。このデッドタイムを第１ゲート信号Ｇ１および第２ゲート信号Ｇ２のタイミングに反映すれば、両スイッチング素子が同時にオフしている時間を極力短くできることになり、最適なデッドタイムの制御が可能となる。また、スイッチング素子の制御には、キャリア周期より長い時間スイッチング素子を常時オンまたはオフする場合があり、この制御期間にはｔ８〜ｔ１０のゲート電圧のような変化がキャリア周期毎に現れないため、ある一定のデフォルト値を超えると、カウント値をクリアしデッドタイム時間の演算処理を終了する。
【００２３】
図８は、図５のカウントイネーブル部を実現した論理回路である。第２スイッチング素子２のオフ時は、ＮＧＯＦＦ信号は“Ｌ”であり、第１カウントイネーブル部の生成する第１カウントイネーブル信号ＣＥ１は “Ｈ”になる。また、第１スイッチング素子１がオンになる時はＮＧＯＦＦ信号は“Ｈ”であり、第１カウントイネーブル部の生成する第１イネーブル信号ＣＥ１は“Ｌ”となる。ＣＥ１信号を演算子に取り込み、“Ｈ”から“Ｌ”までの時間をカウントすれば、そのカウント値が、第２スイッチング素子２のオフから第１スイッチング素子１のオンまでの第１デッドタイムとなる。
また、第１スイッチング素子１のオフ時は、ＮＧＯＮ信号は“Ｈ”であり、第２カウントイネーブル部の生成する第２カウントイネーブル信号ＣＥ２は“Ｈ”となる。第２スイッチング素子２のオン時は、ＮＧＯＮ信号は“Ｌ”であり、第２カウントイネーブル部の生成する第２カウントイネーブル信号ＣＥ２は“Ｌ”となる。ＣＥ２信号を演算子に取り込み、“Ｈ”から“Ｌ”までの時間をカウントすれば、そのカウント値が、第１スイッチング素子１のオフから第２スイッチング素子２のオンまでの第２デッドタイムとなる。タイムカウンタは、カウントイネーブルが有効のときにクロックをカウントすれば、デッドタイムになる。
【００２４】
このように本発明は、簡素で低コストで小形な回路でデッドタイムの補償ができ、かつ高耐圧回路および絶縁デバイスを追加する必要が無いため、装置の小形化が可能となる。
【産業上の利用可能性】
【００２５】
本発明は、工作機械、ロボット、一般産業機械などに使用されるサーボドライブ装置、インバータ装置、または一般的なスイッチング電源に適用できる。
【図面の簡単な説明】
【００２６】
【図１】本発明の実施例を示すデッドタイム補償ブロック図
【図２】本発明の実施例を示すデッドタイム補償を組み込んだインバータ回路ブロック図
【図３】スイッチング素子２のゲート電圧が変化する原理説明図
【図４】スイッチング素子２のゲート電圧の変化を示すタイミングチャート
【図５】本発明の実施例のゲート電圧検出回路を詳細に示したブロック図
【図６】演算子のデッドタイム演算フローチャート１
【図７】演算子のデッドタイム演算フローチャート２
【図８】演算子のデッドタイム演算の一部をハードウェアに置き換えたロジック回路ブロック図
【図９】第一従来技術でのデッドタイムレス化ブロック図
【符号の説明】
【００２７】
１〜６  第１〜第６スイッチング素子
７〜９  アーム
１０  第１〜第６ゲートドライブ
１１  デッドタイム生成部
１２  ゲート信号生成部
２１、２２  第１、第２ゲート抵抗
２３、２４  第１、第２ゲートドライブ
２５  デッドタイム生成部
２６  ゲート信号生成部
３１、３２  第１、第２比較器
３３、３４  第１、第２可変閾値部
３５、３６  第１、第２タイムカウンタ
３７  クロック
３８、３９  カウントイネーブル部
【図１】
2010016937.tif 000003
【図２】
2010016937.tif 000004
【図３】
2010016937.tif 000005
【図４】
2010016937.tif 000006
【図５】
2010016937.tif 000007
【図６】
2010016937.tif 000008
【図７】
2010016937.tif 000009
【図８】
2010016937.tif 000010
【図９】
2010016937.tif 000011