(57)【要約】【課題】破壊検査をしなくても、形成された貫通孔に係る良否の状態を推定することができ、貫通電極の品質が保証された半導体装置を提供する。【解決手段】本発明に係る半導体装置１は、半導体基板２の一方の面２ａに配された絶縁層３と、前記絶縁層上に配された導電層３と、前記半導体基板の他方の面２ｂから前記導電層の少なくとも一部が露呈するように前記半導体基板内に配された第一貫通孔６と、前記半導体基板の他方の面から前記絶縁層の少なくとも一部が露呈するように前記半導体基板内に配された第二貫通孔７と、を少なくとも備えたことを特徴とする。【選択図】図１
2010016255.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の一方の面に配された絶縁層と、
前記絶縁層上に配された導電層と、
前記半導体基板の他方の面から前記導電層の少なくとも一部が露呈するように前記半導体基板内に配された第一貫通孔と、
前記半導体基板の他方の面から前記絶縁層の少なくとも一部が露呈するように前記半導体基板内に配された第二貫通孔と、を少なくとも備えたことを特徴とする半導体装置。
【請求項２】
前記絶縁層の厚さが、０．１〜３．０μｍであることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第一貫通孔の開口径をａとし、前記第二貫通孔の開口径をｂとしたときに、
０．５＜(ｂ／ａ)＜０．８であることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記第一貫通孔及び前記第二貫通孔は、前記半導体基板のダイシングラインより少なくとも５０μｍ以上、内側に形成されていることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板に貫通電極を備えた半導体装置に関する。
【背景技術】
【０００２】
近年、携帯電話等の電子機器の高機能化が進み、これらの機器に用いられるＩＣやＬＳＩ等の電子デバイス、及びＯＥＩＣや光ピックアップ等の光デバイスにおいて、デバイス自体の小型化や高機能化を図るための開発が各所で進められている。例えば、このようなデバイスを積層して設ける技術が提案されており、具体的には、何らかの機能素子が一方の面に設けられている基板に対し、該基板の一方の面から他方の面に貫通してなる貫通電極を用いる技術が挙げられる。
【０００３】
図４は、従来の半導体装置の一例を概略説明する部分断面図である。
図４に示す半導体装置においては、セラミックスやシリコン等の硬質材からなる基板１０１と、基板１０１を貫通して設けられた貫通孔１０２と、貫通孔１０２の孔内に充填され、銅材等からなる導電部１０３と、貫通孔１０２内に露呈するようにして基板１０１の一方の面に配される電極１０４と、基板１０１上に配されるＩＣチップや光素子等の機能素子１０５と、基板１０１上において電極１０４および機能素子１０５と電気的に接続されてなる配線回路１０６とから概略構成されている。
【０００４】
半導体装置１００は、電極１０４と機能素子１０５とが配線部１０６によって電気的に接続されているとともに、電極１０４と電気的に接続された導電部１０３を介して基板両面が電気的に接続可能となっている。
【０００５】
例えば、図４に示すような半導体装置を製造する場合は、基板１０１に予め貫通孔１０２を形成し、該貫通孔１０２に銅メッキ法や溶融金属充填法等により導電部形成を行う。これにより基板１０１の両面を貫通してなる導電部１０３を形成して半導体装置１００が得られる。
【０００６】
しかしながら、このような半導体装置では、電極パッドの下部に貫通電極が存在するため、機能面側から貫通電極の観察ができず、破壊検査をしないと貫通電極の品質が保証できないという問題があった（例えば特許文献１参照）。
【特許文献１】特開２００７−１５８０４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、このような従来の実情に鑑みて考案されたものであり、破壊検査をしなくても、形成された貫通孔に係る良否の状態を推定することができ、貫通電極の品質が保証された半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の請求項１に記載の半導体装置は、半導体基板の一方の面に配された絶縁層と、前記絶縁層上に配された導電層と、前記半導体基板の他方の面から前記導電層の少なくとも一部が露呈するように前記半導体基板内に配された第一貫通孔と、前記半導体基板の他方の面から前記絶縁層の少なくとも一部が露呈するように前記半導体基板内に配された第二貫通孔と、を少なくとも備えたことを特徴とする。
本発明の請求項２に記載の半導体装置は、請求項１において、前記絶縁層の厚さが、０．１〜３．０μｍであることを特徴とする。
本発明の請求項３に記載の半導体装置は、請求項１又は２において、前記第一貫通孔の開口径をａとし、前記第二貫通孔の開口径をｂとしたときに、０．５＜(ｂ／ａ)＜０．８であることを特徴とする。
本発明の請求項４に記載の半導体装置は、請求項１乃至３のいずれか一項において、前記第一貫通孔及び前記第二貫通孔は、前記半導体基板のダイシンクラインより少なくとも５０μｍ以上、内側に形成されていることを特徴とする。
【発明の効果】
【０００９】
本発明では、導電層を露呈する第一貫通孔に加えて、絶縁層を露呈する第二貫通孔を設けることにより、第二貫通孔を観察することで、破壊検査をしなくても、半導体基板内に形成された第一貫通孔に係る良否の状態を推定することができる。また、第二貫通孔は第一貫通孔の補償パターンとして機能する。これにより、本発明では貫通電極の品質が保証された半導体装置を提供することが可能である。
【発明を実施するための最良の形態】
【００１０】
以下、本発明に係る半導体装置の一実施形態を図面に基づいて説明する。
【００１１】
図１は、本発明の半導体装置の一例を模式的に示す断面図である。
この半導体装置１は、半導体基板２の一方の面２ａに配された第一絶縁層３と、前記第一絶縁層３上に配され、半導体基板２の一方の面にある機能素子４と電気的に接続された電極パッド５（導電層）と、前記半導体基板２の他方の面２ｂから前記電極パッド５の少なくとも一部が露呈するように前記半導体基板２内に配された第一貫通孔６と、前記半導体基板２の他方の面２ｂから前記第一絶縁層３の少なくとも一部が露呈するように前記半導体基板２内に配された第二貫通孔７と、少なくとも前記第一貫通孔６の内壁面および開口部周辺に配された第二絶縁層８と、前記第二絶縁層８上に配され、前記電極パッド５と電気的に接続される導電部９と、を備える。
【００１２】
上記半導体基板２の一方の面２ａから他方の面２ｂに向かう第一貫通孔６が形成され、この第一貫通孔６に導電部９が配されることにより第一貫通電極１０が形成されている。また、第二貫通孔７に導電部９が配されることにより第二貫通電極１１（補償用貫通電極）が形成されている
【００１３】
本発明では、電極パッド５（導電層）を露呈する第一貫通孔６に加えて、第一絶縁層３を露呈する第二貫通孔７を設けることにより、第二貫通孔７を観察することで、破壊検査をしなくても、半導体基板２内に形成された第一貫通孔に係る良否の状態を推定することができる。また、第二貫通孔７は第一貫通孔６の補償パターンとして機能する。これにより、本発明の半導体装置１は貫通電極の品質が保証されたものとなる。
【００１４】
半導体基板２は、シリコンウエハなどの半導体ウエハでもよく、半導体ウエハをチップ寸法に切断（ダイシング）した半導体チップであってもよい。半導体基板２が半導体チップである場合は、まず、半導体ウエハに、各種半導体素子やＩＣ、機能素子４などを複数組、形成した後、チップ寸法に切断することで複数の半導体チップを得ることができる。半導体基板２の厚さは、例えば数百μｍ程度である。
【００１５】
第一絶縁層３としては、酸化珪素（ＳｉＯ２ ）、窒化珪素（Ｓｉ３Ｎ４）、リンシリケートガラス（ＰＳＧ）、ボロンリンシリケートガラス（ＢＰＳＧ）等が利用でき、半導体パッケージの使用環境に応じて適宜選択すればよい。
【００１６】
また、第一絶縁層３の厚さは、０．１〜３．０μｍであることが好ましい。
後述するように、第一貫通孔６及び第二貫通孔７は、例えばＳｉ等からなる半導体基板２をエッチングすることにより形成されるが、この際、第一絶縁層３は第二貫通孔７のエッチングストッパ（終端層）となる。
【００１７】
第一絶縁層３の厚さの下限値は、半導体基板２（Ｓｉ）／第一絶縁層３（ＳｉＯ２  ）のエッチング選択比およびＳｉエッチングレートに依存する。つまり、第一絶縁層３はＳｉエッチングの終端層となるため、第一絶縁層３の厚さの下限値は、Ｓｉのエッチング制御性に依存する。例えば第一絶縁層３がＳｉＯ２  からなる場合、第一絶縁層３の厚さは、０．１μｍ以上である必要がある。これよりも薄くなると、半導体基板２と電極パッド５との間の絶縁性能が維持できないことから、好ましくない。
一方、第一絶縁層３の厚さの上限値は、加工コストに依存する。一般的に電極パッド５下の第一絶縁層３（ＳｉＯ２  ）は、熱ＣＶＤ法かＰＥ−ＣＶＤ法により成膜されるため、加工コストの観点から、３μｍ程度が上限値となる。
【００１８】
機能素子４は、本実施形態では、例えばＩＣチップや、ＣＣＤ素子等の光素子からなる。
また、機能素子４の他の例としては、例えばマイクロリレー、マイクロスイッチ、圧力センサ、加速度センサ、高周波フィルタ、マイクロミラー、マイクロリアクター、μ−ＴＤＳ、ＤＮＡチップ、ＭＥＭＳデバイス、マイクロ燃料電池等が挙げられる。
【００１９】
電極パッド５（導電層）は、半導体基板２の一方の面２ａに設けられ、露呈部が第一貫通孔６の一方の開口部から孔内に露呈するようにして設けられている。電極パッド５は、配線層１２を介して、該一方の面２ａ内にある機能素子４と電気的に接続されている。
電極パッド５の材質としては、例えばアルミニウム（Ａｌ）や銅（Ｃｕ）、アルミニウム−シリコン（Ａｌ−Ｓｉ）合金、アルミニウム−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）合金等の導電性に優れる材質が好適に用いられる。
【００２０】
配線層１２は、電極パッド５や機能素子４等を電気的に接続して回路をなす。
配線層１２の材質としては、電極パッド５と同様の材料を用いればよく、例えばアルミニウム（Ａｌ）や銅（Ｃｕ）、アルミニウム−シリコン（Ａｌ−Ｓｉ）合金、アルミニウム−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）合金等の導電性に優れる材質が好適に用いられる。
【００２１】
第一貫通孔６は、図１に示すように、半導体基板２において、他方の面２ｂから一方の面２ａに配された電極パッド５が孔内に露呈するように、半導体基板２内に開けられてなる。
第一貫通孔６の開口径（直径）、ワーク寸法、微細孔の深さ等は特に限定されず、用途等に応じて適宜設定される。第一貫通孔６の開口径は、例えば数十μｍ程度である。さらに、第一貫通孔６の断面形状（軸方向に垂直な断面の形状）も、円形、楕円形、三角形、矩形（四角形を含む）などいかなる形状であっても良い。また、半導体基板２上に設けられる第一貫通孔６の数も、特に限定されない。
【００２２】
第二貫通孔７は、図１に示すように、半導体基板２において、他方の面２ｂから一方の面２ａに配された第一絶縁層３が孔内に露呈するように、半導体基板２内に開けられてなる。
第二貫通孔７の開口径（直径）、ワーク寸法、微細孔の深さ等は特に限定されず、用途等に応じて適宜設定される。例えば第二貫通孔７の開口径は、例えば数十μｍ程度である。さらに、第二貫通孔７の断面形状（軸方向に垂直な断面の形状）も、円形、楕円形、三角形、矩形（四角形を含む）などいかなる形状であっても良い。
【００２３】
また、半導体基板２上に設けられる第二貫通孔７の数や配置も、特に限定されない。  図２（ａ）〜（ｃ）は、第一貫通孔６の内部に導電部９が配されてなる第一貫通電極１０と、第二貫通孔７の内部に導電部９が配されてなる第二貫通電極１１の配置例を模式的に示す平面図である。その際、第二貫通孔７は、機能素子４を設けたアクティブ・エリア内には配置せず、第一貫通孔６からの距離が、第一貫通孔６の開口径ａより大きくなるように配置すればよい。この条件さえ満たすならば、第二貫通孔７ひいては第二貫通電極１１の数や配置は、用途等に応じて数々の形態をとることができる。
【００２４】
ここで、前記第一貫通孔６の開口径をａとし、前記第二貫通孔７の開口径をｂとしたときに、０．５＜（ｂ／ａ）＜０．８であることが好ましい。この好ましい範囲は、開口径ａを３０〜８０μｍ、半導体基板２の厚さを８０〜２００μｍとした場合に成立する。
後述するように、第一貫通孔６及び第二貫通孔７は、例えばＳｉ等からなる半導体基板２をエッチングすることにより形成されるが、この際、電極パッド５（導電層）は第一貫通孔６のエッチングストッパ（終端層）となり、第一絶縁層３は第二貫通孔７のエッチングストッパ（終端層）となる。
【００２５】
終端層が電極パッド５である場合と終端層が第一絶縁層３である場合の貫通電極径の比は、Ｓｉエッチングレートのアスペクト比に依存する。一般的に、貫通孔の開口径の差により、Ｓｉエッチングレートに差が生じることが知られている。第一貫通孔６の開口径ａと第二貫通孔７の開口径ｂとの比（ｂ／ａ）が０．５以下であると、第二貫通孔７は半導体基板２（Ｓｉ）を貫通できず、機能しない。また、（ｂ／ａ）が０．８以上であると、第一貫通孔６の下に位置する第一絶縁層３を除去する際に、第二貫通孔７の下に位置する第一絶縁層３も除去されてしまうため、本発明のポイントである補償用貫通電極として機能（第二貫通孔７は第一貫通孔６の補償パターンとして機能）することが困難となる。
よって、０．８以上の場合には、第一絶縁層３を除去する際に、第二貫通孔７の下に位置する第一絶縁層３をレジストなどで保護する必要がある。
【００２６】
また、前記第一貫通孔６及び前記第二貫通孔７は、前記半導体基板２をチップ毎に切断する際のダイシングラインより少なくとも５０μｍ以上、内側に形成されていることが好ましい。
チップ内の第一貫通孔６、第二貫通孔７及び電極パッド５が、ダイシングライン周辺に配置されている場合、ダイシングブレードを磨耗させるだけでなく、切削された電極パッド５がＳｉに衝突し、チッピングを発生させるため、第一貫通孔６、第二貫通孔７及び電極パッド５はダイシングラインより離す必要がある。
【００２７】
第一貫通孔６、第二貫通孔７及び電極パッド５をダイシングラインより５０μｍ以上離して配することで、上記のような問題を解決できる。すなわち、半導体基板２をチップ化する際に、ダイシングブレードヘのダメージを抑えられる。また、チップエッジでのクラックが減少する。
また、第一貫通孔６及び第二貫通孔７の輪郭が半導体基板２の他方の面２ｂ側より観察できるため、マスクアライメントとして機能する。
【００２８】
そしてこの半導体装置１では、第一貫通孔６に第二絶縁層８を介して導電部９が配されることにより第一貫通電極１０が形成されている。また、第二貫通孔７に第二絶縁層８を介して導電部９が配されることにより第二貫通電極１１（補償用貫通電極）が形成されている。
第二絶縁層８としては、酸化珪素（ＳｉＯ２ ）、窒化珪素（Ｓｉ３Ｎ４）、リンシリケートガラス（ＰＳＧ）、ボロンリンシリケートガラス（ＢＰＳＧ）等が利用でき、半導体パッケージの使用環境に応じて適宜選択すればよい。
【００２９】
導電部９は、第一貫通孔６内に配されることにより、導電体として有効に働く。
導電部９としては、例えば電気抵抗が低い銅、アルミニウム、ニッケル、クロム、銀、錫等の他に、Ａｕ−Ｓｎ、Ｓｎ−Ｐｂ等の合金、あるいはＳｎ基、Ｐｂ基、Ａｕ基、Ｉｎ基、Ａ）基などのはんだ合金等の金属が利用できる。また、導電部９は、電極パッド５との密着性に優れるとともに、導電部９を構成する元素が電極や半導体基板２内に拡散しない材料を用いれば、さらに好ましい。
【００３０】
次に、上述したような半導体装置１の製造方法について、図３を用いて説明する。図３は、半導体装置１の製造方法を工程順に示す模式的断面図である。
（１）まず、図３（ａ）に示すように、機能素子４が形成されたシリコン等の半導体基板２を用意し、その一方の面２ａに、第一絶縁層３を形成する。
また、第一絶縁層３上に、例えば光デバイス等の所望の機能素子４との電気的な接続に必要な配線層１２及び電極パッド５を通常の半導体製造プロセスを利用して形成する。
【００３１】
ＳｉＯ２ からなる第一絶縁層３を成膜するには、例えば、シランやテトラエトキシシラン（ＴＥＯＳ）を原料とするプラズマＣＶＤ法により任意の厚さに形成することができる。
このとき、第一絶縁層３の厚さは、０．１〜３．０μｍであることが好ましい。
【００３２】
配線層１２及び電極パッド５としては、例えばアルミニウム（Ａｌ）や銅（Ｃｕ）、アルミニウム−シリコン（Ａｌ−Ｓｉ）合金、アルミニウム−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）合金等の導電性に優れる材料が好適に用いられるが、これらの材料は酸化されやすい性質を有している。
【００３３】
（２）次いで、図３（ｂ）に示すように、半導体基板２に、第一貫通孔６及び第二貫通孔７を形成する。
この第一貫通孔６は、前記半導体基板２の他方の面２ｂ側から、前記電極パッド５（導電層）が露呈するように形成される。また、第二貫通孔７は、前記半導体基板２の他方の面２ｂ側から、前記第一絶縁層３が露呈するように形成される。孔の縦断面形状は、半導体基板２の表面に対して９０°（垂直）であることが理想的だが、８０〜１００°程度であってもよい。
【００３４】
第一貫通孔６及び第二貫通孔７を形成する手法として、ＤＲＩＥ法を用いた場合を例に説明する。このＤＲＩＥ法は、エッチングガスに六フッ化硫黄（ＳＦ６  ）を用い、高密度プラズマによるエッチングと、半導体基板２の壁面へのパッシベーション成膜とを交互に行うことにより（Ｂｏｓｃｈプロセス）、半導体基板２を深堀エッチングして、半導体基板２の両側の主面とに貫通する貫通孔を形成するものである。
【００３５】
第一貫通孔６は、まず第一絶縁層３をエッチングストッパ（終端層）として半導体基板２を除去した後、電極パッド５（導電層）をエッチングストッパ（終端層）として第一絶縁層３を除去することにより形成される。
これに対して、第二貫通孔７は、第一絶縁層３をエッチングストッパ（終端層）として半導体基板２を除去することにより形成される。
これにより、電極パッド５（導電層）を露呈する第一貫通孔６と、第一絶縁層３を露呈する第二貫通孔７とが、それぞれ形成される。そして、第一貫通孔６の第一絶縁層３を除去する際には、孔径ａ＞ｂの関係により、各々の孔内の第一絶縁層のエッチング・レートが異なるため、第二貫通孔７の第一絶縁層３は残る。
【００３６】
また、半導体基板２に第一貫通孔６及び第二貫通孔７を形成する手法としては、ＤＲＩＥ法以外に、前述のエッチング溶液を用いたウェットエッチング法、マイクロドリルによる機械加工法、レーザー加工、ＰＡＥＣＥなども採用可能である。
このようにして形成された第二貫通孔７を観察することで、破壊検査をしなくても、半導体基板２内に形成された第一貫通孔６に係る良否の状態を推定することができる。
【００３７】
（３）次いで、図３（ｃ）に示すように、少なくとも前記第一貫通孔６及び第二貫通孔７の内壁面および開口部周辺に第二絶縁層８を形成する。
ＳｉＯ２ からなる第二絶縁層８を成膜するには、例えば、シランやテトラエトキシシラン（ＴＥＯＳ）を原料とするプラズマＣＶＤ法により任意の厚さに形成することができる。
【００３８】
（４）次いで、図３（ｄ）に示すように、前記第二絶縁層８のうち、前記第一貫通孔６及び第二貫通孔７の底面を覆う部分を除去する。
上記第二絶縁層８の形成の際には、孔底面にも絶縁層が形成されてしまうため、これをドライエッチングによる異方性エッチングで除去する。
孔底面の第二絶縁層８のエッチングは、イオン性の高い反応性イオンエッチング（ＲＩＥ）で行うことが一般的だが、物理的にイオンを照射するようなイオンミリングや逆スパッタのような方法も使用可能である。
【００３９】
第一貫通孔６及び第二貫通孔７は、半導体基板２に対して垂直に形成されているため、孔底面に形成された第二絶縁層８を除去する際に行われる、ドライプロセスの異方性エッチングにおいて、側壁面に形成された第二絶縁層８はイオン照射を受けにくい（受けない）ためエッチングされない。これにより貫通電極と半導体基板２との絶縁を確実に取ることができる。
【００４０】
（５）次いで、図３（ｅ）に示すように、例えば溶融金属吸引法等を用いて第一貫通孔６内に導電部９を形成するとともに、該導電部９を前記電極パッド５と電気的に接続する。これにより、第一貫通孔６に導電部９が配されてなる第一貫通電極１０が形成される。また、第二貫通孔７内に導電部９を形成する。これにより、第二貫通孔７に導電部９が配されてなる第二貫通電極１１（補償用貫通電極）が形成される。
【００４１】
その後、ダイシングラインＬにおいてチップ毎に切断することで、図１に示したような半導体装置１が得られる。
このとき、第一貫通孔６、第二貫通孔７及び電極パッド５がダイシングラインＬよりも５０μｍ以上離して配されているので、半導体基板２をチップ化する際に、ダイシングブレードヘのダメージを抑えられる。また、チップエッジでのクラックが減少する。
【００４２】
このようにして得られる半導体装置１は、電極パッド５（導電層）を露呈する第一貫通孔６に加えて、第一絶縁層３を露呈する第二貫通孔７を設けることにより、第二貫通孔７を観察することで、破壊検査をしなくても、半導体基板２内に形成された貫通孔に係る良否の状態を推定することができる。また、第二貫通孔７は第一貫通孔６の補償パターンとして機能する。これにより、半導体装置１は貫通電極の品質が保証されたものとなる。
【００４３】
以上、本発明の半導体装置について説明してきたが、本発明は上記の例に限定されるものではなく、必要に応じて適宜変更が可能である。
【産業上の利用可能性】
【００４４】
本発明は、貫通電極を備えた半導体装置に広く適用可能である。
【図面の簡単な説明】
【００４５】
【図１】本発明に係る半導体装置の一例を示す断面図。
【図２】第二貫通電極（補償用貫通電極）の数や配置の一例を示す平面図。
【図３】図１に示す半導体装置の製造方法を工程順に示す断面図。
【図４】従来の半導体装置の一例を示す断面図。
【符号の説明】
【００４６】
１  半導体装置、２  半導体基板、３  絶縁層（第一絶縁層）、４  機能素子、５  電極パッド（導電層）、６  第一貫通孔、７  第二貫通孔、８  絶縁層（第二絶縁層）、９  導電部、１０  第一貫通電極、１１  第二貫通電極、１２  配線層。
【図１】
2010016255.tif 000003
【図２】
2010016255.tif 000004
【図３】
2010016255.tif 000005
【図４】
2010016255.tif 000006