(57)【要約】【課題】複数の高速チャネルの長距離並列転送に適用可能なデスキュー機能を備えた光伝送システムを実現する。【解決手段】送信装置３００が、各チャネルに同期信号を供給するマルチフレーム同期回路３３０と、同期信号をトリガとしてマルチフレームカウンタ用ビットを有する新規オーバーヘッドを同期させて生成するフレーム付加回路３１６とを備え、受信装置３５０が、伝送された各チャネルのうち一つであるマスターチャネルで受信した信号のマルチフレームカウンタ用ビットから生成した位相を基準として、各チャネルの位相を揃えるデスキュー機能部３８０を備えた。【選択図】図３
2010016705.tif 000002
【特許請求の範囲】
【請求項１】
送信装置と受信装置を含みデータを複数のチャネルに分割して並列伝送する伝送システムにおいて、
前記送信装置は、
前記各チャネルに同期信号を供給するマルチフレーム同期回路と、
前記マルチフレーム同期回路からの同期信号をトリガとしてマルチフレームカウンタ用ビットを有する新規オーバーヘッドを同期させて生成するフレーム付加回路と
を備え、
前記受信装置は、
伝送された前記各チャネルのうち一つをマスターチャネルとして定義し、前記マルチフレームカウンタ用ビットから生成した位相を基準として、前記各チャネルの位相を揃えるデスキュー機能部
を備えた、ことを特徴とする伝送システム。
【請求項２】
前記デスキュー機能部は、
前記チャネル毎に、
受信信号のマルチフレームカウンタビットの位相から基準位相信号を生成するマルチフレームパルス位相検出回路と、
前記基準位相信号と前記マスターチャネルから分配された前記基準位相信号との位相差を検出する位相差検出回路と、
前記位相差検出回路で検出した位相差に応じて前記チャネルの位相を調整する位相差吸収ＦＩＦＯメモリと
を備えることを特徴とする請求項１に記載の伝送システム。
【請求項３】
前記デスキュー機能部は、
前記チャネル毎に、
受信信号のマルチフレームカウンタビットの位相から基準位相信号を生成するマルチフレームパルス位相検出回路と、
前記マスターチャネルから分配された前記基準位相信号に所定の遅延を与えた基準位相情報信号を生成する遅延調整回路と、
前記基準位相信号と前記基準位相情報信号との位相差を検出する位相差検出回路と、
前記位相差検出回路で検出した位相差に応じて前記チャネルの位相を調整する位相差吸収ＦＩＦＯメモリと
を備えることを特徴とする請求項１に記載の伝送システム。
【請求項４】
前記デスキュー機能部において、
前記マスターチャネルを除く前記各チャネルの残りをスレーブチャネルと定義し、
前記マスターチャネルは、
前記マスターチャネルの受信信号のマルチフレームカウンタビットの位相から基準位相信号を生成するマルチフレームパルス位相検出回路と、
前記マスターチャネルで生成した前記基準位相信号に所定の遅延を与えた基準位相情報信号を生成する遅延調整回路と、
前記基準位相信号と前記基準位相情報信号との位相差を検出する位相差検出回路と、
前記位相差検出回路で検出した位相差に応じて前記チャネルの位相を調整する位相差吸収ＦＩＦＯメモリと
を備え
前記スレーブチャネルはチャネル毎に、
前記スレーブチャネルの受信信号のマルチフレームカウンタビットの位相から第２の基準位相信号を生成する第２のマルチフレームパルス位相検出回路と、
前記第２の基準位相信号と前記基準位相情報信号との位相差を検出する第２の位相差検出回路と、
前記第２の位相差検出回路で検出した位相差に応じて前記チャネルの位相を調整する第２の位相差吸収ＦＩＦＯメモリと、
を備えることを特徴とする請求項１に記載の伝送システム。
【請求項５】
前記デスキュー機能部において、
前記マスターチャネルを除く前記各チャネルの残りをスレーブチャネルと定義し、
前記マスターチャネルは、
受信信号のマルチフレームカウンタビットの位相から基準位相信号を生成するマルチフレームパルス位相検出回路
を備え、
前記スレーブチャネルはチャンネル毎に、
受信信号のマルチフレームカウンタビットの位相から第２の基準位相信号を生成し、前記マスターチャネルへ送信する第２のマルチフレームパルス位相検出回路
を備え
前記マスターチャネルは、
前記スレーブチャネルの各々で生成した前記第２の基準位相信号と前記マスターチャネルで生成した前記基準位相信号との位相を比較し、最も遅延の大きい基準位相信号を選択して前記各チャネルに分配する基準信号セレクタ回路
をさらに備え、
前記各チャネルは、
前記マスターチャネルから分配された前記最も遅延の大きい基準信号と前記各チャネルで生成した前記第１または第２の基準位相信号との位相差を検出する位相検出回路と、
前記位相差検出回路で検出した位相差に応じて前記チャネルの位相を調整する位相差吸収ＦＩＦＯメモリと
を備えたことを特徴とする請求項１に記載の伝送システム。
【請求項６】
前記新規オーバーヘッドはシンクロナスデジタルハイアラキフレームのオーバーヘッドであることを特徴とする請求項１ないし５のいずれかに記載の伝送システム。
【請求項７】
前記新規オーバーヘッドはオプティカルトランスポートネットワークフレームのオーバーヘッドであることを特徴とする請求項１ないし５のいずれかに記載の伝送システム。
【請求項８】
送信装置と受信装置を含む伝送システムにおいてデータを複数のチャネルに分割して並列に伝送する伝送方法において、
前記送信装置が、前記各チャネルに同期信号を供給するマルチフレーム同期回路を備え、前記マルチフレーム同期回路からの同期信号をトリガとしてマルチフレームカウンタ用ビットを有する新規オーバーヘッドを同期させて生成するステップと、
前記受信装置が、マスターチャネルとして定義された前記各チャネルのうちの一つのチャネルで受信した信号の前記マルチフレームカウンタ用ビットの位相を検出するステップと、
前記受信装置が、検出した前記位相を基準として、前記各チャネルの位相を揃えるデスキューステップと
を含むことを特徴とする伝送方法。
【請求項９】
前記受信装置が、前記チャネル毎に、検出した前記位相から基準位相信号を生成するステップと、
前記受信装置が、前記チャネル毎に、前記基準位相信号と前記マスターチャネルから分配された前記基準位相信号との位相差を検出するステップと
をさらに含み、前記デスキューステップは、前記受信装置が、前記チャネル毎に、前記基準位相信号と前記マスターチャネルから分配された前記基準位相信号との位相差を基準として、前記各チャネルの位相を揃えるステップであることを特徴とする請求項８に記載の伝送方法。
【請求項１０】
前記受信装置が、前記チャネル毎に、検出した前記位相から基準位相信号を生成するステップと、
前記受信装置が、前記マスターチャネルから分配された前記基準位相信号に所定の遅延を与えた基準位相情報信号を生成するステップと、
前記受信装置が、前記チャネル毎に、前記基準位相信号と前記基準位相情報信号との位相差を検出するステップと
をさらに含み、
前記デスキューステップは、前記受信装置が、検出した前記基準位相信号と前記基準位相情報信号との位相差を基準として、前記各チャネルの位相を揃えるステップであることを特徴とする請求項８に記載の伝送方法。
【請求項１１】
前記受信装置が、検出した前記位相から基準位相信号を生成するステップと、
前記受信装置が、検出した前記位相に所定の遅延を与えた基準位相情報信号を生成するステップと、
前記受信装置が、前記基準位相信号と前記基準位相情報信号との位相差を検出するステップと、
前記受信装置が、前記マスターチャネルを除く前記各チャネルの残りであるスレーブチャネル毎に、前記スレーブチャネルの受信信号のマルチフレームカウンタビットの位相を検出するステップと、
前記受信装置が、検出した前記スレーブチャネルの受信信号のマルチフレームカウンタビットの位相から第２の基準位相信号を生成するステップと、
前記受信装置が、前記第２の基準位相信号と前記基準位相情報信号との位相差を検出するステップと
をさらに含み、
前記デスキューステップは、前記受信装置が、検出した前記マスターチャネルにおいて前記基準位相信号と前記基準位相情報信号との位相差を基準として、前記各チャネルの位相を揃えるステップであることを特徴とする請求項８に記載の伝送方法。
【請求項１２】
前記受信装置が、検出した前記位相から基準位相信号を生成するステップと、
前記受信装置が、前記マスターチャネルを除く前記各チャネルの残りであるスレーブチャネル毎に、前記スレーブチャネルの受信信号のマルチフレームカウンタビットの位相を検出するステップと、
前記受信装置が、検出した前記スレーブチャネルの受信信号のマルチフレームカウンタビットの位相から第２の基準位相信号を生成するステップと、
前記受信装置が、前記スレーブチャネルの各々で生成した前記第２の基準位相信号と前記マスターチャネルで生成した前記基準位相信号との位相を比較し、最も遅延の大きい基準位相信号を選択して前記各チャネルに分配するステップと、
前記受信装置が、前記各チャネル毎に、前記最も遅延の大きい基準信号と前記各チャネルで生成した前記第１または第２の基準位相信号との位相差を検出するステップと
をさらに含み、
前記デスキューステップは、前記受信装置が、検出した前記最も遅延の大きい基準信号と前記各チャネルで生成した前記第１または第２の基準位相信号との位相差位相差を基準として、前記各チャネルの位相を調整するステップであることを特徴とする請求項８に記載の伝送方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データを複数のチャネルに分割して並列転送する光伝送システムに関し、より具体的には、伝送路の分散による遅延、各チャネルが別経路を通過したときの伝送遅延、回路部品の固有偏差による遅延等により各チャネル間で生じた遅延差を調整して、各チャネル間の位相を揃えて結合することで大容量データを復元する光伝送システムに関する。
【背景技術】
【０００２】
従来、テラビット（Tbit/s）以上の伝送容量でかつ低遅延を要求するアプリケーションを実現するために、光バーチャルコンカチネーション（ＯＶＣ：Optical Virtual Concatenation）技術が提案されている。ＯＶＣ技術は複数の波長を一つのグループとして扱い、大容量データを分割し各波長に割り振って転送する技術である。ＯＶＣ技術において、バルクデータはｎ個のデータブロックに分割されそれぞれｎ個の波長に割り当てられ並列チャネルとして転送される。受信部においてはｎ個のブロックが結合され元のバルクデータが復元される。
【０００３】
ＯＶＣ技術の利点の一つとしては伝送速度によって決まる距離の制限を緩和できる点があげられる。光ファイバ中の伝送損失や非線形効果、群速度分散（ＧＶＤ：Group Velocity Dispersion）、偏波分散等（ＰＭＤ：Polarization Mode Dispersion）に起因するＳＮ比（Signal to Noise ratio）の劣化や波形ひずみにより伝送速度が速くなるほど伝送距離が短くなる。ＯＶＣ技術ではデータを複数に分割して転送するので一波長あたりの伝送速度は遅くなり、分割数を増やせばその分遠距離まで伝送することができる。もう一つの利点として、一波長で伝送可能な速度のｎ倍の伝送速度を低遅延で実現可能な点である。たとえば一波長あたり４０ギガビットの伝送速度のチャネルを２５チャネル（２５波長）使用してデータブロックを並列に転送すると、１テラビットのスループットを実現できる。他方、ＯＶＣ技術の課題の一つはｎ個の並列チャネルで遅延差が生じることである。遅延差の要因としては以下の点が挙げられる。
【０００４】
一つは信号が光ファイバなどの伝送媒体を通過する過程で生じる遅延差である。並列チャネルが同じファイバで転送される場合には群速度分散が、異なる経路で転送される場合には伝送路長の長さの違いが、それぞれ伝送遅延差の主要な要因となる。また送信部におけるＬＤ（Laser Diode）発振遅延や受信部におけるＰＤ（Photo Diode）の入力パワー依存性や回路部品の個体偏差等により遅延差を生じる。あるいは中継ノードにおける波長変換処理や再生中継処理などによって波長毎に遅延差を生じること等が挙げられる。
【０００５】
上記要因を鑑みると、一つのグループとして扱われる複数のチャネル間の位相差を吸収する方法として、光信号処理で行う方法と電気信号処理で行う方法が考えられる。光信号処理は、分散補償ファイバ（ＤＣＦ：Dispersion Compensation Fiber）を用いる方法や長さの異なるファイバやファイバグレーティングを用いて実現することができる。ただしファイバやファイバグレーティングを用いる方法は各チャネルに固定長の遅延を与えるだけである。したがって、たとえばパスの切り替えによる伝送路長変化には対応できない。従って光信号処理による遅延差吸収技術を将来の大容量データを転送するネットワークに適用することは困難である。
【０００６】
これまでに電気信号処理でチャネル間の遅延差を吸収するいくつかの手法が提案されている（たとえば、非特許文献１〜３参照）。これらの技術は以下のように要約される。送信部は特別に用意されたビットもしくはパタンでデータ信号のフレーム化を行い、受信部はその特殊なビットもしくはパタンを検出することにより位相を調整する。この手法はビットレートを増加させたり、特別なチャネルを追加する必要がある。またこれらの従来技術は低速動作で転送距離も短く同じルートを転送することを前提にしている。１２チャンネルの１０Ｇｂ Ｅｔｈｅｒｎｅｔ（登録商標）信号を４０ｋｍ転送した場合、８８ナノ秒(即ち８８０ビット)までの遅延調整を達成することができる。しかし、これらの技術は、伝送速度が高速で、転送距離が長く、チャネル間の遅延差が大きいと予想されるテラビットクラスのアプリケーションに適用することは困難である。
【０００７】
【非特許文献１】T. Sakamoto et al.， “Skew-Compensation Technique for Parallel Optical Interconnections”， IEICE TRANS. COMMUN., VOL.E82-B， NO.8，pp. 1162-1168， AUGUST 1999，（Fig.4）
【非特許文献２】N. Fujimoto et al.， “Skew-Free Parallel Optical Transmission Systems”， IEEE JOURNAL OF LIGHTWAVE TECHNOLOGY， VOL. 16, NO.10， OCTOBER 1998， pp. 1822-1831
【非特許文献３】N. Toyoda et al., “100-Gb/s Physical-Layer Architecture for Next-Generation Ethernet”， IEICE TRANS. COMMUN., VOL.E89-B， NO.3，pp. 696-703， MARCH 2006
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記のように、従来の光信号処理による遅延差補償技術はテラビットクラスのアプリケーションを要求する将来のネットワークに適応することは困難である。また、電気信号処理による遅延差補償技術は動作速度が遅く遅延差補償量も小さいため、伝送速度が高速で、転送距離が長く、チャネル間の遅延差が大きくなると予想されるテラビットクラスのアプリケーションへの適用は困難である。
【０００９】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、複数の高速チャネルの長距離並列転送に適用可能なデスキュー機能を備えた光伝送システムを実現することにある。
【課題を解決するための手段】
【００１０】
このような目的を達成するために、本発明の第一の側面は、送信装置と受信装置を含みデータを複数のチャネルに分割して並列伝送する伝送システムにおいて、前記送信装置は、前記各チャネルに同期信号を供給するマルチフレーム同期回路と、前記マルチフレーム同期回路からの同期信号をトリガとしてマルチフレームカウンタ用ビットを有する新規オーバーヘッドを同期させて生成するフレーム付加回路とを備え、前記受信装置は、伝送された前記各チャネルのうち一つをマスターチャネルとして定義し、前記マルチフレームカウンタ用ビットから生成した位相を基準として、前記各チャネルの位相を揃えるデスキュー機能部を備えたことを特徴とする。
【００１１】
一実施形態では、前記デスキュー機能部は、前記チャネル毎に、受信信号のマルチフレームカウンタビットの位相から基準位相信号を生成するマルチフレームパルス位相検出回路と、前記基準位相信号と前記マスターチャネルから分配された前記基準位相信号との位相差を検出する位相差検出回路と、前記位相差検出回路で検出した位相差に応じて前記チャネルの位相を調整する位相差吸収ＦＩＦＯメモリと、を備えることを特徴とする。
【００１２】
別の実施形態では、前記デスキュー機能部は、前記チャネル毎に、受信信号のマルチフレームカウンタビットの位相から基準位相信号を生成するマルチフレームパルス位相検出回路と、前記マスターチャネルから分配された前記基準位相信号に所定の遅延を与えた基準位相情報信号を生成する遅延調整回路と、前記基準位相信号と前記基準位相情報信号との位相差を検出する位相差検出回路と、前記位相差検出回路で検出した位相差に応じて前記チャネルの位相を調整する位相差吸収ＦＩＦＯメモリと、を備えることを特徴とする。
【００１３】
さらに別の実施形態では、前記デスキュー機能部において、前記マスターチャネルを除く前記各チャネルの残りをスレーブチャネルと定義し、前記マスターチャネルは、前記マスターチャネルの受信信号のマルチフレームカウンタビットの位相から基準位相信号を生成するマルチフレームパルス位相検出回路と、前記マスターチャネルで生成した前記基準位相信号に所定の遅延を与えた基準位相情報信号を生成する遅延調整回路と、前記基準位相信号と前記基準位相情報信号との位相差を検出する位相差検出回路と、前記位相差検出回路で検出した位相差に応じて前記チャネルの位相を調整する位相差吸収ＦＩＦＯメモリとを備え、前記スレーブチャネルはチャネル毎に、前記スレーブチャネルの受信信号のマルチフレームカウンタビットの位相から第２の基準位相信号を生成する第２のマルチフレームパルス位相検出回路と、前記第２の基準位相信号と前記基準位相情報信号との位相差を検出する第２の位相差検出回路と、前記第２の位相差検出回路で検出した位相差に応じて前記チャネルの位相を調整する第２の位相差吸収ＦＩＦＯメモリと、を備えることを特徴とする。
【００１４】
また更に別の実施形態では、前記デスキュー機能部において、前記マスターチャネルを除く前記各チャネルの残りをスレーブチャネルと定義し、前記マスターチャネルは、受信信号のマルチフレームカウンタビットの位相から基準位相信号を生成するマルチフレームパルス位相検出回路を備え、前記スレーブチャネルはチャンネル毎に、受信信号のマルチフレームカウンタビットの位相から第２の基準位相信号を生成し、前記マスターチャネルへ送信する第２のマルチフレームパルス位相検出回路を備え、前記マスターチャネルは、前記スレーブチャネルの各々で生成した前記第２の基準位相信号と前記マスターチャネルで生成した前記基準位相信号との位相を比較し、最も遅延の大きい基準位相信号を選択して前記各チャネルに分配する基準信号セレクタ回路をさらに備え、前記各チャネルは、前記マスターチャネルから分配された前記最も遅延の大きい基準信号と前記各チャネルで生成した前記第１または第２の基準位相信号との位相差を検出する位相検出回路と、前記位相差検出回路で検出した位相差に応じて前記チャネルの位相を調整する位相差吸収ＦＩＦＯメモリとを備えたことを特徴とする。
【００１５】
本発明の第二の側面は、送信装置と受信装置を含む伝送システムにおいてデータを複数のチャネルに分割して並列に伝送する伝送方法であって、前記送信装置が、前記各チャネルに同期信号を供給するマルチフレーム同期回路を備え、前記マルチフレーム同期回路からの同期信号をトリガとしてマルチフレームカウンタ用ビットを有する新規オーバーヘッドを同期させて生成するステップと、前記受信装置が、マスターチャネルとして定義された前記各チャネルのうちの一つのチャネルで受信した信号の前記マルチフレームカウンタ用ビットの位相を検出するステップと、前記受信装置が、検出した前記位相を基準として、前記各チャネルの位相を揃えるデスキューステップとを含むことを特徴とする。
【００１６】
一実施形態では、前記受信装置が、前記チャネル毎に、検出した前記位相から基準位相信号を生成するステップと、前記受信装置が、前記チャネル毎に、前記基準位相信号と前記マスターチャネルから分配された前記基準位相信号との位相差を検出するステップとをさらに含み、前記デスキューステップは、前記受信装置が、前記チャネル毎に、前記基準位相信号と前記マスターチャネルから分配された前記基準位相信号との位相差を基準として、前記各チャネルの位相を揃えるステップであることを特徴とする。
【００１７】
別の実施形態では、前記受信装置が、前記チャネル毎に、検出した前記位相から基準位相信号を生成するステップと、前記受信装置が、前記マスターチャネルから分配された前記基準位相信号に所定の遅延を与えた基準位相情報信号を生成するステップと、前記受信装置が、前記チャネル毎に、前記基準位相信号と前記基準位相情報信号との位相差を検出するステップとをさらに含み、前記デスキューステップは、前記受信装置が、検出した前記基準位相信号と前記基準位相情報信号との位相差を基準として、前記各チャネルの位相を揃えるステップであることを特徴とする。
【００１８】
さらに別の実施形態では、前記受信装置が、検出した前記位相から基準位相信号を生成するステップと、前記受信装置が、検出した前記位相に所定の遅延を与えた基準位相情報信号を生成するステップと、前記受信装置が、前記基準位相信号と前記基準位相情報信号との位相差を検出するステップと、前記受信装置が、前記マスターチャネルを除く前記各チャネルの残りであるスレーブチャネル毎に、前記スレーブチャネルの受信信号のマルチフレームカウンタビットの位相を検出するステップと、前記受信装置が、検出した前記スレーブチャネルの受信信号のマルチフレームカウンタビットの位相から第２の基準位相信号を生成するステップと、前記受信装置が、前記第２の基準位相信号と前記基準位相情報信号との位相差を検出するステップとをさらに含み、前記デスキューステップは、前記受信装置が、検出した前記マスターチャネルにおいて前記基準位相信号と前記基準位相情報信号との位相差を基準として、前記各チャネルの位相を揃えるステップであることを特徴とする。
【００１９】
また更に別の実施形態では、前記受信装置が、検出した前記位相から基準位相信号を生成するステップと、前記受信装置が、前記マスターチャネルを除く前記各チャネルの残りであるスレーブチャネル毎に、前記スレーブチャネルの受信信号のマルチフレームカウンタビットの位相を検出するステップと、前記受信装置が、検出した前記スレーブチャネルの受信信号のマルチフレームカウンタビットの位相から第２の基準位相信号を生成するステップと、前記受信装置が、前記スレーブチャネルの各々で生成した前記第２の基準位相信号と前記マスターチャネルで生成した前記基準位相信号との位相を比較し、最も遅延の大きい基準位相信号を選択して前記各チャネルに分配するステップと、前記受信装置が、前記各チャネル毎に、前記最も遅延の大きい基準信号と前記各チャネルで生成した前記第１または第２の基準位相信号との位相差を検出するステップとをさらに含み、前記デスキューステップは、前記受信装置が、検出した前記最も遅延の大きい基準信号と前記各チャネルで生成した前記第１または第２の基準位相信号との位相差位相差を基準として、前記各チャネルの位相を調整するステップであることを特徴とする。
【００２０】
一実施形態では、新規オーバーヘッドはシンクロナスデジタルハイアラキ（ＳＤＨ）フレームオーバーヘッドまたはオプティカルトランスポートネットワーク（ＯＴＮ）フレームオーバーヘッドとすることができる。
【発明の効果】
【００２１】
以上説明したように、本発明によれば、簡易な構成にて、データの並列転送を提供することができるので、将来のテラビット（Tbit/s）以上の伝送容量でかつ低遅延を要求するアプリケーションを実現することができる。
【発明を実施するための最良の形態】
【００２２】
以下、図面を参照しながら本発明の実施形態について詳細に説明する。
【００２３】
図１は、ＯＶＣ技術を適用したネットワークアーキテクチャを示す図である。本発明の実施形態は、図１に示すネットワークアーキテクチャに適用することができる。図１において、サーバコンピュータ１０およびスーパーコンピュータ２０が、ネットワークを介して送受信される大容量データの送信元ノードまたは宛先ノードとして示されている。また、図１において、サーバコンピュータ１０およびスーパーコンピュータ２０と接続されたエッジノード３０と、エッジノードと接続されたコアノード４０とを含んで構成されるネットワークがコアネットワークとして示されている。コアノードは、波長分割多重（ＷＤＭ：(Wavelength Division Multiplexing）信号に対する多重化（ＡＤＭ：Add/Drop Multiplexer）機能などを有する。また、エッジノードは、以下に説明する本発明の実施形態を実装する。
【００２４】
なお、図１において、サーバコンピュータ１０Ｔを大容量データの送信元ノードとし、サーバコンピュータ１０Ｒを大容量データの宛先ノードとして説明する。
【００２５】
（第一の実施形態）
図３を参照して、本発明の第一の実施形態を説明する。図３は、本発明の実施形態にかかる送信部３００と受信部３５０と包含した送受信装置３０の構成を示す図である。送信部３００および受信部３５０をそれぞれ別個に送信装置および受信装置として構成してもよい。
【００２６】
送受信装置３０の送信部３００は、送信サーバ１０Ｔに蓄積されている大容量データを並列に受信し、受信したデータの各々をフレーム化し、予め定められた波長に変調し、変調された複数の波長チャネルを並列転送する。分割数（ｎ：２以上の整数）は並列転送するチャネル数と同じである。
【００２７】
図３を参照すると、送信部３００（または送信装置）は、送信サーバ１０Ｔから分割されたデータ（本明細書中、分割データともいう。）を並列に受信するデータ受信部としての光／電気変換（Ｏ／Ｅ）回路３１２−ｋ（ｋ：１以上ｎ以下の整数）と、Ｏ／Ｅ回路３１２−ｋから出力されるシリアル信号をパラレル信号に変換するシリアル／パラレル変換（Ｓ／Ｐ）回路３１４−ｋと、Ｓ／Ｐ回路３１４−ｋから出力されるパラレル信号をフレーム化するフレーム付加回路３１６−ｋと、ｎ個のフレーム付加回路に制御信号を供給するマルチフレーム同期回路３３０と、フレーム付加回路３１６−ｋから出力されるパラレル信号であるフレーム信号をシリアル信号に変換するパラレル／シリアル変換（Ｐ／Ｓ）回路３１８−ｋと、Ｐ／Ｓ変換回路３１８−ｋにおいてシリアル信号に変換されたフレーム信号を光信号に変換する電気／光変換（Ｅ／Ｏ）回路３２０−ｋと、フレーム信号が変調された複数の波長の光信号を多重してコアネットワークへ転送するための波長多重（ＭＵＸ）回路３４０とを備える。Ｏ／Ｅ回路３１２−ｋ，Ｓ／Ｐ回路３１４−ｋ，フレーム付加回路３１６−ｋ，Ｐ／Ｓ回路３１８−ｋおよびＥ／Ｏ回路３１０−ｋからなるセットの数ｎは、送信サーバ１０Ｔにおける大容量データの分割数に等しく構成され、各セット毎に入力された分割データがフレーム信号に変換され対応する波長チャネルに変調されて転送されるように構成されている。
【００２８】
また、受信部３５０（または受信装置）は、コアネットワークからの波長多重された光信号を受信して、各々フレーム信号が変調された複数の波長の光信号に波長分離する波長分離回路（ＤＥＭＵＸ）３６０と、複数の波長の光信号の各々を電気信号に変換してフレーム信号を出力する光／電気変換回路（Ｏ／Ｅ）３７２−ｋと、光／電気変換回路（Ｏ／Ｅ）から出力された各フレーム信号の位相を調整する位相調整回路３７４−ｋと、位相調整回路３７４−ｋにおいて位相が調整されたフレーム信号を終端してフレームに格納された分割データを抽出するフレーム終端回路３７６−ｋと、パラレル信号である分割データをそれぞれシリアル信号に変換するパラレル／シリアル変換回路（Ｐ／Ｓ）３７８−ｋと、シリアル信号に変換された分割データを光信号に変換して、受信サーバ１０Ｒへ転送する電気／光変換回路（Ｅ／Ｏ）３８０−ｋとを備える。Ｏ／Ｅ回路３７２−ｋ，位相調整回路３７４−ｋ，フレーム終端回路３７６−ｋ，Ｐ／Ｓ回路３７８−ｋおよびＯ／Ｅ回路３８０−ｋからなるセットの数ｎは、コアネットワークから受信する波長多重信号に多重された波長チャネルの数（すなわち大容量データの分割数）に等しく構成され、各セット毎に入力された波長チャネルから分割データ抽出されて受信サーバ１０Ｒに転送されるように構成されている。
【００２９】
上記構成において、送信部３００のフレーム付加回路３１６の各々において、分割データに新規オーバーヘッドを付加してフレーム信号を生成する。その際に、各フレーム付加回路３１６は、マルチフレーム同期回路３３０からの制御信号によって各チャネルのフレーム信号は同期して、即ち位相を揃えて生成される。たとえば、マルチフレーム同期回路３３０とフレーム付加回路３１６−１〜３１６−ｎとは等長配線で接続され、マルチフレーム同期回路３３０がフレーム付加回路３１６−１〜３１６−ｎへフレーム化のタイミングを示す同期制御信号（図２において、マルチフレーム同期信号と示す）を供給し、フレーム付加回路３１６−１〜３１６−ｎが、同期制御信号の受信に応答して分割データに新規オーバーヘッドを付加することで、位相の揃ったｎ個のフレーム信号を生成する。
【００３０】
次に、送信部３００における処理フローを説明する。送信サーバ１０Ｔの大容量データ５０（図１）は、たとえば、６４Ｂ／６６Ｂ符号や５１２Ｂ／５１４Ｂ符号によりブロック化され、分割データ（５１〜５３）としてラウンドロビンにより並列にほぼ同時に送信され、送信部３００で受信される。６４Ｂ／６６Ｂ符号は、６４ビットのユーザ情報または制御情報に２ビットのヘッダ情報が付加されたブロックである。同様に５１２Ｂ／５１４Ｂ符号は、５１２ビットのユーザ情報または制御情報に２ビットのヘッダ情報が付加されたブロックである。６４Ｂ／６６Ｂ符号や５１２Ｂ／５１４Ｂ符号は、当業者にはよく知られているので詳細な説明は、省略する。
【００３１】
送信部３００において並列に受信した複数の分割データの各々は、Ｓ／Ｐ回路３１４において分割データ毎にシリアル信号からパラレル信号に変換されてフレーム付加回路３１６に供給され、フレーム付加回路内のＦＩＦＯメモリに記憶される。
【００３２】
フレーム付加回路３１６の各々は、マルチフレーム同期回路３３０からの同期制御信号（マルチフレーム同期信号）に応答して、ＦＩＦＯメモリから１つまたは複数の分割データを読み出し新規オーバーヘッドを付加して出力する。
【００３３】
各フレーム付加回路３１６がデータに付加する新規オーバーヘッド（受信部３５０に既知の位置）にはマルチフレームカウンタビットが定義されており、フレーム付加回路３１６−１〜３１６−ｎはそれぞれマルチフレームカウンタビットとして１〜ｐ（２≦ｐ≦（新規オーバーヘッドのマルチフレームカウンタ用ビットでカウントできる最大値）を満たす整数）までを記入することにより、ｐ個のフレームを連結した長さを一つのフレーム（本明細書中、マルチフレームともいう。）として扱うことができる（図２）。新規オーバーヘッドを付加された各データ信号（すなわち、フレーム信号）は対応する波長の光信号に変換され、ネットワークへ送出される。各波長チャネルはMUX回路３４０で波長多重され同じ経路を通過させても良く、あるいは波長チャネル毎に異なる経路を通過させても良い。
【００３４】
次に、受信部３５０における処理フローを説明する。送信部３００から送出された各波長チャネルは、受信部３５０のＥ／Ｏ回路３７２において光／電気変換され、対応する位相調整回路３７４に供給される。送信部３００において各波長チャネルが波長多重されて送出される場合には、ＤＭＵＸ回路３６０において波長分離された後に、受信部３５０のＥ／Ｏ回路３７２において電気変換される。
【００３５】
位相調整回路３７４は、それぞれ送信部で新規オーバーヘッドの既知の位置に付与されたマルチフレームカウンタビットの位置を検出する。各チャネルは群速度分散や偏波分散などの伝送媒体の特性による遅延差や回路部品の固有偏差による遅延差などの影響をうけ、その遅延差は受信部において検出したマルチフレームカウンタビットの位相差として現れる。従って検出したマルチフレームカウンタビットの位置を基準として各チャネルのマルチフレームカウンタビットの位置が揃うようにチャネル毎の遅延を調整（デスキュー）すれば、各チャネルの位相を揃えることができる。位相調整回路３７４−１〜３７４−ｎが、集合的にデスキュー機能部として動作することで、各チャネルの位相を揃えることができる。デスキュー機能部については、後述する。
【００３６】
位相が揃えられたフレーム信号は、フレーム終端回路３７６−１において送信部で付加された新規オーバーヘッドが終端（除去）された後、シリアル信号に変換され光信号に変調されて受信サーバ１０Ｒへ転送される。
【００３７】
受信サーバ１０Ｒでは各チャネルを介して受信した分割データを結合することにより元の大容量データを復元することができる。なおここで新規オーバーヘッドとはたとえばシンクロナスデジタルハイアラキ（ＳＤＨ：Synchronous Digital Hierarchy）フレームオーバーヘッドやオプティカルトランスポートネットワーク（ＯＴＮ：Optical Transport Network）フレームオーバーヘッドなどでも良い。
【００３８】
（第二の実施形態）
図４および図５を参照して、本発明の第二の実施形態を説明する。図４は、本実施形態のデスキュー機能部４００のブロック構成を示している。図４に示す位相調整回路４１０−ｎは図３の位相調整回路３７４−１に、図４に示す位相調整回路４１０−１〜４１０−（ｎ−１）は、図３の位相調整回路３７４−２〜３７４−ｎにそれぞれ対応する。
【００３９】
図４に示すように、本実施形態においては、予め各波長チャネルの遅延量を測定しておくこと等によって、複数の波長チャネルの内の最も遅延の大きいチャネルをマスターチャネルと定義し、残りのチャネルをスレーブチャネルと定義しているものとする。
【００４０】
図４を参照すると、位相調整回路４１０−ｋは、Ｅ／Ｏ回路３７２−ｋにおいて変換された電気信号からマルチフレームカウンタビットの位相を検出して基準位相信号を出力するＭＦＰ（Multi Frame Pulse）位相検出回路４１２−ｋと、ＭＦＰ位相検出回路を介してＥ／Ｏ回路３７２−ｋにおいて変換された電気信号を格納する位相吸収ＦＩＦＯメモリ４１４−ｋと、マスターチャネルのＭＦＰ位相検出回路４１２−ｎから出力され分配された基準位相信号およびＭＦＰ位相検出回路４１２−ｋから出力された基準位相信号に基づいて、位相吸収ＦＩＦＯメモリ４１４−ｋに格納された電気信号（フレーム信号）の出力タイミングを制御する制御信号を位相吸収ＦＩＦＯメモリ４１４−ｋに供給する位相差検出回路４１６−ｋとを備える。ＭＦＰ位相検出回路４１２−ｋと位相差検出回路４１６−ｋとを接続する配線は、ｋの如何にかかわらず等長である。また、マスターチャネルに対応するＭＦＰ位相検出回路４１２−ｎから位相検出回路４１６−ｋへ分配される基準位相信号は、等長配線を介して分配されるよう、かつＭＦＰ位相検出回路４１２−ｋと位相差検出回路４１６−ｋとを接続する配線長より長くなるように構成されている（位相検出回路４１６−ｎについては、ＭＦＰ位相検出回路４１２−ｎからの基準位相信号が異なる長さの二つの配線を介して供給される。）。
【００４１】
ＭＦＰ位相検出回路４１２−ｋは、たとえば、新規オーバーヘッド内の既知の位置に付与されたマルチフレームカウンタビットに対応するパルスの立ち上がりを検出することで、マルチフレームカウンタビットの位相（すなわちマルチフレームカウンタビットの受信タイミング）を検出して基準位相信号を出力する。
【００４２】
位相差検出回路４１６−ｋは、マスターチャネルのＭＦＰ位相検出回路４１２−ｎから出力された基準位相信号とＭＦＰ位相検出回路４１２−ｋから出力された基準位相信号に基づいて、位相吸収ＦＩＦＯメモリ４１４−ｋにおける位相差吸収量を決定し、決定した位相差吸収量を制御信号として位相吸収ＦＩＦＯメモリ４１４−ｋへ供給する。つまり、位相差検出回路４１６−ｋは、マスターチャネルのＭＦＰ位相検出回路４１２−ｎで検出した位相を基準としたときのチャネルｋの相対的な遅延差を知ることができる。
【００４３】
図５は、スキュー機能部４００の動作を説明するための図である。図５において、チャネルｎがマスターチャネルとして定義されている。また、位相差検出回路４１６に入力される２つの基準位相信号がそれぞれ入力１および２として示されている。たとえば、スレーブチャネルとして定義されているチャネル１における入力１はＭＦＰ位相検出回路４１２−１から出力された基準位相信号である。スレーブチャネルとして定義されているチャネル１における入力２は、マスターチャネルとして定義されたチャネルのＭＦＰ位相検出回路４１２−ｎから分配された基準位相信号であり、位相吸収ＦＩＦＯメモリ４１４で吸収される位相差量を決定する際の基準（Reference Point）である。各チャネルの位相吸収ＦＩＦＯメモリ４１４において吸収される位相差は、位相差吸収量として示されている。
【００４４】
位相吸収ＦＩＦＯメモリ４１４−ｋは、供給された位相差吸収量だけ遅らせたタイミングで、そこに格納された信号を出力する。つまり、位相吸収ＦＩＦＯメモリ４１４−ｋは、信号を書き込んだタイミングから供給された位相吸収量に相当する書込／読出用クロック数分だけ遅延したタイミングで、当該信号を読み出す。
【００４５】
従って、各チャネルは、それぞれ位相差検出回路４１６−１〜４１６−ｎで検出した位相差に基づいて位相吸収ＦＩＦＯメモリ４１０−１〜４１０−ｋにおいてデータ信号を読み出す際の遅延量を調整することにより、各チャネル間の位相が揃えられ同期して転送される。
【００４６】
（第三の実施形態）
図６および図７を参照して、本発明の第三の実施形態を説明する。図６は、本実施形態のデスキュー機能部６００のブロック構成を示している。図６に示す位相調整回路６１０−１〜６１０−ｎは、図３の位相調整回路３７４−１〜３７４−ｎにそれぞれ対応する。
【００４７】
図６に示すように、本実施形態においては、複数の波長チャネルの内の任意の一つのチャネル１をマスターチャネルと定義し、残りのチャネル２〜ｎをスレーブチャネルと定義しているものとする。
【００４８】
図６を参照すると、位相調整回路６１０−ｋは、Ｅ／Ｏ回路３７２−ｋにおいて変換された電気信号からマルチフレームカウンタビットの位相を検出して基準位相信号を出力するＭＦＰ位相検出回路６１２−ｋと、ＭＦＰ位相検出回路を介してＥ／Ｏ回路３７２−ｋにおいて変換された電気信号を格納する位相吸収ＦＩＦＯメモリ６１４−ｋと、マスターチャネルのＭＦＰ位相検出回路６１２−１から出力され分配された基準位相信号に所定の遅延調整量を与えた基準位相情報信号を出力する遅延調整回路６１８−ｋと、遅延調整回路６１８−ｋから出力された基準位相情報信号およびＭＦＰ位相検出回路６１２−ｋから出力された基準位相信号に基づいて、位相吸収ＦＩＦＯメモリ６１４−ｋに格納された電気信号（フレーム信号）の出力タイミングを制御する制御信号を位相吸収ＦＩＦＯメモリ６１４−ｋに供給する位相差検出回路６１６−ｋとを備える。ＭＦＰ位相検出回路６１２−ｋと位相差検出回路６１６−ｋとを接続する配線は、ｋの如何にかかわらず等長である。また、マスターチャネルに対応するＭＦＰ位相検出回路６１２−１から遅延調整回路６１８−ｋへ分配される基準位相信号は、等長配線を介して分配されるように構成されている。さらに、遅延調整回路６１８−ｋと位相検出回路６１６−ｋとを接続する配線もｋの如何にかかわらず等長である。
【００４９】
ＭＦＰ位相検出回路６１２−ｋは、ＭＦＰ位相検出回路４１２−ｋと同様にマルチフレームカウンタビットの位相を検出して基準位相信号を出力する。
【００５０】
遅延調整回路６１８−ｋは、所定の遅延調整量、すなわち基準位相情報信号の位相（図７の入力２）が各チャネルのＭＦＰ位相検出回路６１２−ｋで検出した基準位相信号の位相（図７の入力１）どれよりも遅くなるような遅延調整量（ただしすべてのチャネルに対して同一の遅延調整量を、ＭＦＰ位相検出回路６１２−ｋで検出した基準位相信号に与えて基準位相情報信号を出力する。遅延調整回路６１８−ｋに設定される遅延調整量は、ファイバの光学特性やネットワーク構成から伝送路の遅延差や経路長の差を予測または実測して、予め設定しておく。
【００５１】
位相差検出回路６１６−ｋは、遅延調整回路６１８−ｋから出力された基準位相情報信号とＭＦＰ位相検出回路６１２−ｋから出力された基準位相信号に基づいて、位相吸収ＦＩＦＯメモリ６１４−ｋにおける位相差吸収量を決定し、決定した位相差吸収量を制御信号として位相吸収ＦＩＦＯメモリ６１４−ｋへ供給する。つまり、位相差検出回路６１６−ｋは、マスターチャネルのＭＦＰ位相検出回路４１２−ｎで検出した位相を基準としたときのチャネルｋの相対的な遅延差を知ることができ、さらに位相吸収ＦＩＦＯメモリ６１４−ｋで吸収される位相差量を決定する際の基準（Reference Point）を決定することができる。
【００５２】
図７は、スキュー機能部６００の動作を説明するための図である。図７において、チャネル１がマスターチャネルとして定義されている。また、位相差検出回路６１６に入力される基準位相信号が入力１として示され、位相差検出回路６１６に入力される基準位相情報信号が入力２として示されている。たとえば、スレーブチャネルとして定義されているチャネル２における入力１はＭＦＰ位相検出回路６１２−２から出力された基準位相信号であり、入力２は遅延調整回路６１８−２においてマスターチャネルとして定義されたチャネル１のＭＦＰ位相検出回路６１２−１から分配された基準位相信号に所定の遅延調整量を与えて出力された基準位相情報信号である。各チャネルの位相吸収ＦＩＦＯメモリ６１４において吸収される位相差は、位相差吸収量として示されている。
【００５３】
位相吸収ＦＩＦＯメモリ６１４−ｋは、位相吸収ＦＩＦＯメモリ４１４−ｋと同様に、供給された位相差吸収量だけ遅らせたタイミングで、そこに格納された信号を出力する。
【００５４】
従って、各チャネルは、それぞれ位相差検出回路６１６−１〜６１６−ｎで検出した位相差に基づいて位相吸収ＦＩＦＯメモリ６１０−１〜６１０−ｋにおいてデータ信号を読み出す際の遅延量を調整することにより、各チャネル間の位相が揃えられ同期して転送される。
【００５５】
（第四の実施形態）
図８および図９を参照して、本発明の第四の実施形態を説明する。図８は、本実施形態のデスキュー機能部８００のブロック構成を示している。図８に示す位相調整回路８１０−１〜８１０−ｎは、図３の位相調整回路３７４−１〜３７４−ｎにそれぞれ対応する。
【００５６】
図８に示すように、本実施形態においては、複数の波長チャネルの内の任意の一つのチャネル１をマスターチャネルと定義し、残りのチャネル２〜ｎをスレーブチャネルと定義しているものとする。
【００５７】
図８を参照すると、位相調整回路８１０−１（ｋ＝１）は、Ｅ／Ｏ回路３７２−１において変換された電気信号からマルチフレームカウンタビットの位相を検出して基準位相信号を出力するＭＦＰ位相検出回路８１２−１と、ＭＦＰ位相検出回路を介してＥ／Ｏ回路３７２−１において変換された電気信号を格納する位相吸収ＦＩＦＯメモリ８１４−１と、ＭＦＰ位相検出回路８１２−１から出力され分配された基準位相信号に所定の遅延調整量を与えた基準位相情報信号を出力する遅延調整回路８１８と、遅延調整回路８１８から出力された基準位相情報信号およびＭＦＰ位相検出回路８１２−１から出力された基準位相信号に基づいて、位相吸収ＦＩＦＯメモリ８１４−１に格納された電気信号（フレーム信号）の出力タイミングを制御する制御信号を位相吸収ＦＩＦＯメモリ８１４−１に供給する位相差検出回路８１６−１とを備える。
【００５８】
また、位相調整回路８１０−ｋ（ｋ≠１）は、Ｅ／Ｏ回路３７２−ｋにおいて変換された電気信号からマルチフレームカウンタビットの位相を検出して基準位相信号を出力するＭＦＰ位相検出回路８１２−ｋと、ＭＦＰ位相検出回路を介してＥ／Ｏ回路３７２−ｋにおいて変換された電気信号を格納する位相吸収ＦＩＦＯメモリ８１４−ｋと、マスターチャネルの遅延調整回路８１８から出力され分配された基準位相情報信号およびＭＦＰ位相検出回路８１２−ｋから出力された基準位相信号に基づいて、位相吸収ＦＩＦＯメモリ８１４−ｋに格納された電気信号（フレーム信号）の出力タイミングを制御する制御信号を位相吸収ＦＩＦＯメモリ８１４−ｋに供給する位相差検出回路８１６−ｋとを備える。
【００５９】
ＭＦＰ位相検出回路８１２−ｋ（以下、ｋ＝１〜ｎ）と位相差検出回路８１６−ｋとを接続する配線は、ｋの如何にかかわらず等長である。また、マスターチャネルの遅延調整回路８１８と位相検出回路８１６−ｋとを接続する配線もｋの如何にかかわらず等長である。
【００６０】
ＭＦＰ位相検出回路８１２−ｋは、ＭＦＰ位相検出回路４１２−ｋと同様にマルチフレームカウンタビットの位相を検出して基準位相信号を出力する。
【００６１】
遅延調整回路８１８は、遅延調整回路６１８−１と同様に、所定の遅延調整量を、ＭＦＰ位相検出回路８１２−１で検出した基準位相信号に与えて基準位相情報信号を出力する。出力された基準位相情報信号は、位相検出回路８１６−ｋに分配される。遅延調整回路８１８に設定される遅延調整量は、ファイバの光学特性やネットワーク構成から伝送路の遅延差や経路長の差を予測または実測して、基準位相情報信号が他のすべてのチャネルの基準位相信号より遅くなるように予め設定しておく。
【００６２】
位相差検出回路８１６−ｋは、遅延調整回路８１８から出力された基準位相情報信号とＭＦＰ位相検出回路８１２−ｋから出力された基準位相信号に基づいて、位相吸収ＦＩＦＯメモリ８１４−ｋにおける位相差吸収量を決定し、決定した位相差吸収量を制御信号として位相吸収ＦＩＦＯメモリ８１４−ｋへ供給する。
【００６３】
図９は、スキュー機能部８００の動作を説明するための図である。図９において、チャネル１がマスターチャネルとして定義されている。また、位相差検出回路８１６に入力される基準位相信号が入力１として示され、位相差検出回路８１６に入力される基準位相情報信号が入力２として示されている。たとえば、スレーブチャネルとして定義されているチャネル２における入力１はＭＦＰ位相検出回路８１２−２から出力された基準位相信号であり、入力２は遅延調整回路８１８においてＭＦＰ位相検出回路８１２−１から出力された基準位相信号に所定の遅延調整量を与えて出力され分配された基準位相情報信号である。入力２は、遅延調整回路８１８における基準位相情報信号の出力から、分配に要する時間間隔だけ遅れた位置にある。各チャネルの位相吸収ＦＩＦＯメモリ８１４において吸収される位相差は、位相差吸収量として示されている。
【００６４】
位相吸収ＦＩＦＯメモリ８１４−ｋは、位相吸収ＦＩＦＯメモリ４１４−ｋと同様に、供給された位相差吸収量だけ遅らせたタイミングで、そこに格納された信号を出力する。
【００６５】
従って、各チャネルは、それぞれ位相差検出回路８１６−１〜８１６−ｎで検出した位相差に基づいて位相吸収ＦＩＦＯメモリ８１４−１〜８１４−ｋにおいてデータ信号を読み出す際の遅延量を調整することにより、各チャネル間の位相が揃えられ同期して転送される。
【００６６】
（第五の実施形態）
本発明の第五の実施形態を図１０および図１１を参照して説明する。図１０は、本実施形態のデスキュー機能部１０００のブロック構成を示している。図１０に示す位相調整回路１０１０−１〜１０１０−ｎは、図３の位相調整回路３７４−１〜３７４−ｎにそれぞれ対応する。
【００６７】
図１０に示すように、本実施形態においては、複数の波長チャネルの内の任意の一つのチャネル１をマスターチャネルと定義し、残りのチャネル２〜ｎをスレーブチャネルと定義しているものとする。
【００６８】
図１０を参照すると、位相調整回路１０１０−１（ｋ＝１）は、Ｅ／Ｏ回路３７２−１において変換された電気信号からマルチフレームカウンタビットの位相を検出して基準位相信号を出力するＭＦＰ位相検出回路１０１２−１と、ＭＦＰ位相検出回路を介してＥ／Ｏ回路３７２−１において変換された電気信号を格納する位相吸収ＦＩＦＯメモリ１０１４−１と、ＭＦＰ位相検出回路１０１２−ｋ（ｋ＝１，２，・・・，ｎ）から出力された基準位相信号の中から最も遅延の大きい基準位相信号を選び出力する基準信号セレクタ回路１０１８と、基準信号セレクタ回路１０１８から出力され分配された最も遅延の大きい基準位相信号およびＭＦＰ位相検出回路１０１２−１から出力された基準位相信号に基づいて、位相吸収ＦＩＦＯメモリ１０１４−１に格納された電気信号（フレーム信号）の出力タイミングを制御する制御信号を位相吸収ＦＩＦＯメモリ１０１４−１に供給する位相差検出回路１０１６−１とを備える。
【００６９】
また、位相調整回路１０１０−ｋ（ｋ≠１）は、Ｅ／Ｏ回路３７２−ｋにおいて変換された電気信号からマルチフレームカウンタビットの位相を検出して基準位相信号を出力するＭＦＰ位相検出回路１０１２−ｋと、ＭＦＰ位相検出回路を介してＥ／Ｏ回路３７２−ｋにおいて変換された電気信号を格納する位相吸収ＦＩＦＯメモリ１０１４−ｋと、マスターチャネルの基準信号セレクタ回路１０１８から出力され分配された最も遅延の大きい基準位相信号およびＭＦＰ位相検出回路１０１２−ｋから出力された基準位相信号に基づいて、位相吸収ＦＩＦＯメモリ１０１４−ｋに格納された電気信号（フレーム信号）の出力タイミングを制御する制御信号を位相吸収ＦＩＦＯメモリ１０１４−ｋに供給する位相差検出回路１０１６−ｋとを備える。ＭＦＰ位相検出回路１０１２−ｋ（以下、ｋ＝１〜ｎ）と位相差検出回路１０１６−ｋとを接続する配線は、ｋの如何にかかわらず等長である。また、マスターチャネルの基準信号セレクタ回路１０１８と、各チャネルの位相差検出回路１０１６−ｋとを接続する配線は、ｋの如何にかかわらず等長である。
【００７０】
ＭＦＰ位相検出回路１０１２−ｋは、ＭＦＰ位相検出回路１０１２−ｋと同様にマルチフレームカウンタビットの位相を検出して基準位相信号を出力する。
【００７１】
基準信号セレクタ回路１０１８は、ＭＦＰ位相検出回路１０１２−ｋ（ｋ＝１，２，・・・，ｎ）から出力された基準位相信号の中から最も遅延の大きい基準信号を選び出力する。出力された最も遅延の大きい基準信号は位相差検出回路１０１６−ｋに分配される。
【００７２】
位相差検出回路１０１６−ｋは、位相差検出回路４１６−ｋと同様に、基準信号セレクタ回路１０１８から出力された最も遅延の大きい基準位相信号およびＭＦＰ位相検出回路８１２−ｋから出力された基準位相信号に基づいて、位相吸収ＦＩＦＯメモリ１０１４−ｋにおける位相差吸収量を決定し、決定した位相差吸収量を制御信号として位相吸収ＦＩＦＯメモリ１０１４−ｋへ供給する。
【００７３】
図１１は、スキュー機能部１０００の動作を説明するための図である。図１１において、チャネル１がマスターチャネルとして定義されている。また、図１１には、マスターチャネルの基準信号セレクタ回路１０１８に入力される複数の基準位相信号が示され、スレーブ２として定義されているチャネル２の基準位相信号が最も遅延が大きい基準位相信号として選択され、各チャネルの位相検出回路１０１６−ｋへ分配される様子が示されている。さらに、ＭＦＰ位相検出回路１０１２−ｋから位相差検出回路１０１６−ｋに入力される基準位相信号が入力１として示され、基準信号セレクタ回路１０１８から位相差検出回路１０１６−ｋに入力される最も遅延の大きい基準位相信号が入力２として示されている。たとえば、スレーブチャネルとして定義されているチャネル２における入力１はＭＦＰ位相検出回路１０１２−２から出力された基準位相信号であり、入力２は基準信号セレクタ回路１０１８から出力され分配された最も遅延の大きい基準位相信号である。入力２は、基準信号セレクタ回路１０１８における処理および分配に要する時間間隔だけ遅れた位置にある。各チャネルの位相吸収ＦＩＦＯメモリ１０１４において吸収される位相差は、位相差吸収量として示されている。
【００７４】
位相吸収ＦＩＦＯメモリ１０１４−ｋは、位相吸収ＦＩＦＯメモリ４１４−ｋと同様に、供給された位相差吸収量だけ遅らせたタイミングで、そこに格納された信号を出力する。
【００７５】
従って、各チャネルは、それぞれ位相差検出回路１０１６−１〜１０１６−ｎで検出した位相差に基づいて位相吸収ＦＩＦＯメモリ１０１４−１〜１０１４−ｋにおいてデータ信号を読み出す際の遅延量を調整することにより、各チャネル間の位相が揃えられ同期して転送される。
【００７６】
（第六の実施形態）
図１２ないし図１４を参照して、本発明の第六の実施形態を説明する。各チャネル間の遅延差が大きくなってマルチフレーム周期の１／２を超えるとチャネル間に遅延差の前後関係を識別するのが困難になる。図１２はチャネル間の遅延差がマルチフレーム周期の１／２を超えない場合の基準位相信号の時間関係を示している。図１２に示すようにマスターチャネルのｍ番目の基準位相信号がスレーブチャネルのｍ番目の基準位相信号と比較されることによりチャネル間の遅延差が検出され、それに応じて適正に各チャネル間の位相を揃えることができる。
【００７７】
他方、図１３に、チャネル間の位相差がマルチフレーム周期の１／２を超えてしまった場合の例を示す。図１３においてはマスターチャネルとスレーブチャネル間の遅延差が１／２フレーム周期を超えてしまった為に、誤ってマスターチャネルのｍ−１番目の基準位相信号とスレーブチャネルのｍ番目の基準位相信号を比較することとなる。図１３に示す例の場合は、位相差が実際の遅延差よりも少なく検出されており、この誤検出した位相差に応じて各チャネル信号の遅延量を位相吸収ＦＩＦＯメモリにて調整すると、マスターチャネルのｍ−１番目のマルチフレームは、位相が調整されて、１フレームずれたスレーブチャネルのｍ番目のマルチフレームと同期した状態になってしまう。図１３のようなチャネル間の遅延量の誤検出を避けるには、チャネル間の遅延差がマルチフレーム周期の１／２を超えなければ良く、より大きいチャネル間遅延差に対応するためにはマルチフレーム周期をそれより２倍以上長くできればよい。
【００７８】
図１４はＳＤＨとして標準化（ITU-T  G.707）されているＨ４バイトのコーディングを示している。ＳＤＨにおいてはマルチフレームＭＦＩ１（Multiframe Indicator-1）のビット５〜８の４ビットと隣接する２個のＭＦＩ２のビット1〜４を合わせてビット１〜８とした合計８ビットとを組み合わせてマルチフレームカウンタとしている。具体的にはＭＦＩ１およびＭＦＩ２のすべてのビットが０の状態からＭＦＩ１のビット５〜８を１フレーム毎に０から１５まで１ずつ増加していき、１５となった次のフレームでＭＦＩ２を１増加すると同時にＭＦＩ１を０に戻す。ＭＦＩ２は８ビット長なので０から２５５まで加算できるので、ＭＦＩ１とＭＦＩ２との組み合わせにより１６×２５６＝４０９６フレームまでカウントでき、これを１マルチフレームとすると１フレームは１２５マイクロ秒であるから、１マルチフレーム周期は最大４０９６（フレーム）×１２５（マイクロ秒）＝５１２ミリ秒となる。従って本実施例によれば５１２ミリ秒の１／２の２５６ミリ秒のチャネル間遅延差まで対応することができる。
【００７９】
以上、標準化されているオーバーヘッドバイトを使用する例を説明したが、未定義のオーバーヘッドをカウンターとして使用しても良い、標準化されたバイトと未定義バイトを組み合わせてより長いマルチフレームを構成しても良い。
【００８０】
（第七の実施形態）
図１５ないし図１７を参照して、本発明の第七の実施形態を説明する。マルチフレーム周期が長いほど大きいチャネル間位相差に対応できる点は上記第六の実施形態に説明した通りである。
【００８１】
図１５はＯＴＮとして標準化（ITU-T  G．709）されているＯＴＵｋ（Optical Transport Unit-k）フレーム構造を、図１６はＯＰＵｋ−Ｘｖ（Optical channel Payload Unit-k Xv）フレーム構造を、図１７はＯＰＵｋ−Ｘｖオーバーヘッド構造を示している。図１７は、図１６のフレーム構造における第１５列、第１〜３行のＶＣＯＨ（Virtual Concatenation Overhead）および第４行のＰＳＩ（Payload Structure Identifier）の具体的な割当方法を示している。図１５の第７行、第１列目のＭＦＡＳバイトのビット１〜８の８ビットを使い０〜２５５までカウントする。これと、図１７の第１５行第１列のＶＣＯＨ１に定義されるＭＦＩ１とＭＦＩ２を合わせた１６ビットを使った０〜６５５３５までのカウントとを組み合わせることにより、２５６×６５５３６＝１６７７７２１６フレーム長を１マルチフレームとして扱うことが可能になる。伝送速度を４０Ｇｂｐｓ（ＯＤＵ３）と仮定すると、１フレームは約３マイクロ秒であるから、１マルチフレームは最大３（マイクロ秒）×１６７７７２１６（フレーム）＝５０．３３１６４８秒となる。従って本実施形態によれば５０．３秒の１／２の約２５．１秒のチャネル間遅延差まで対応することができる。
【００８２】
以上、標準化されているオーバーヘッドバイトを使用する例を説明したが、未定義のオーバーヘッドをカウンターとして使用しても良い、標準化されたバイトと未定義バイトを組み合わせてより長いマルチフレームを構成しても良い。
【図面の簡単な説明】
【００８３】
【図１】ＯＶＣ技術を適用したネットワークアーキテクチャを示す図である。
【図２】本発明の一実施形態におけるマルチフレーム構造を示す図である。
【図３】本発明の一実施形態にかかる送受信装置の構成を示すである。
【図４】本発明の一実施形態にかかるデスキュー機能部の構成を示す図である。
【図５】本発明の一実施形態にかかるデスキュー機能部の動作を説明するための図である。
【図６】本発明の一実施形態にかかるデスキュー機能部の構成を示す図である。
【図７】本発明の一実施形態にかかるデスキュー機能部の動作を説明するための図である。
【図８】本発明の一実施形態にかかるデスキュー機能部の構成を示す図である。
【図９】本発明の一実施形態にかかるデスキュー機能部の動作を説明するための図である。
【図１０】本発明の一実施形態にかかるデスキュー機能部の構成を示す図である。
【図１１】本発明の一実施形態にかかるデスキュー機能部の動作を説明するための図である。
【図１２】本発明の一実施形態にかかるマルチフレーム位相差検出を説明するための図である。
【図１３】本発明の一実施形態にかかるマルチフレーム位相差検出を説明するための図である。
【図１４】本発明の一実施形態においてマルチフレームカウンタビットを設定するＳＤＨオーバーヘッダを示す図である。
【図１５】本発明の一実施形態においてマルチフレームカウンタビットを設定するＯＴＵｋフレームのフレーム構造を示す図である。
【図１６】本発明の一実施形態においてマルチフレームカウンタビットを設定するＯＰＵｋ−Ｘｖフレームのフレーム構造を示す図である。
【図１７】発明の一実施形態においてマルチフレームカウンタビットを設定するＯＰＵフレームのＯＰＵｋ−Ｘｖオーバーヘッドの構造を示す図である。
【符号の説明】
【００８４】
３００  送信装置、送信部
３１６  フレーム付加回路
３３０  マルチフレーム同期回路
３５０  受信装置、受信部
３７４，４１０，６１０，８１０，１０１０  位相調整回路
３８０，４００，６００，８００，１０００  デスキュー機能部
【図１】
2010016705.tif 000003
【図２】
2010016705.tif 000004
【図３】
2010016705.tif 000005
【図４】
2010016705.tif 000006
【図５】
2010016705.tif 000007
【図６】
2010016705.tif 000008
【図７】
2010016705.tif 000009
【図８】
2010016705.tif 000010
【図９】
2010016705.tif 000011
【図１０】
2010016705.tif 000012
【図１１】
2010016705.tif 000013
【図１２】
2010016705.tif 000014
【図１３】
2010016705.tif 000015
【図１４】
2010016705.tif 000016
【図１５】
2010016705.tif 000017
【図１６】
2010016705.tif 000018
【図１７】
2010016705.tif 000019