(57)【要約】      （修正有）【課題】受動素子を用いて半導体検査時の信号波形の乱れを抑制し、等長配線が可能なプローブカードを提供する。【解決手段】プローブカード１であって、グランド用プローブ３とグランド用外部端子１０の接続は、上記グランド用外部端子が外部端子用スルーホール６と接続され、上記グランド用プローブと接続されたプローブ用スルーホール５、上記グランド用外部端子と接続された上記外部端子用スルーホールとを上記基板内に設けたグランド用配線８によって接続することによって行われ、信号用プローブ２と信号用外部端子９の接続は、上記信号用外部端子が受動素子１１を介して外部端子用スルーホールと接続され、上記受動素子を介して上記信号用外部端子と接続された上記外部端子用スルーホールと、上記信号用プローブと接続された上記プローブ用スルーホールとを上記基板内に設けた信号用配線７によって接続することによって行われる。【選択図】図１
2010151560.tif 000002
【特許請求の範囲】
【請求項１】
複数の信号用プローブとグランド用プローブ、および、外部のテスタに接続される信号用外部端子とグランド用外部端子が設けられた基板とを備えるプローブカードであって、
上記信号用プローブと上記信号用外部端子、および上記グランド用プローブと上記グランド用外部端子は、それぞれ電気的に接続されており、
上記グランド用プローブと上記グランド用外部端子の接続は、上記グランド用外部端子が外部端子用スルーホールと接続され、上記グランド用プローブと接続されたプローブ用スルーホールと、上記グランド用外部端子と接続された上記外部端子用スルーホールとを上記基板内に設けたグランド用配線によって接続することによって行われ、
上記信号用プローブと上記信号用外部端子の接続は、上記信号用外部端子が受動素子を介して外部端子用スルーホールと接続され、上記受動素子を介して上記信号用外部端子と接続された上記外部端子用スルーホールと、上記信号用プローブと接続された上記プローブ用スルーホールとを上記基板内に設けた信号用配線によって接続することによって行われることを特徴とするプローブカード。
【請求項２】
上記信号用外部端子と上記グランド用外部端子が上記基板の表面に複数配置されており、上記信号用外部端子と上記グランド用外部端子の間に上記受動素子が配置されていることを特徴とする請求項１に記載のプローブカード。
【請求項３】
複数の信号用プローブとグランド用プローブ、および、外部のテスタに接続される信号用外部端子とグランド用外部端子が設けられた基板とを備えるプローブカードであって、
上記信号用プローブと上記信号用外部端子、および上記グランド用プローブと上記グランド用外部端子は、それぞれ電気的に接続されており、
上記グランド用プローブと上記グランド用外部端子の接続は、上記グランド用外部端子が外部端子用スルーホールと接続され、上記グランド用プローブと接続されたプローブ用スルーホールと、上記グランド用外部端子と接続された上記外部端子用スルーホールとを上記基板内に設けたグランド用配線によって接続することによって行われ、
上記信号用プローブと上記信号用外部端子の接続は、上記信号用外部端子が外部端子用スルーホールと接続され、上記信号用外部端子と接続された上記外部端子用スルーホールと、上記信号用プローブと接続された上記プローブ用スルーホールとを上記基板内に設けた信号用配線によって接続することによって行われ、上記基板内に受動素子を埋め込み、上記受動素子を上記信号用配線の途中に配置することを特徴とするプローブカード。
【請求項４】
上記受動素子として、抵抗、コンデンサ、ダイオード、インダクタのいずれかを用いることを特徴とする請求項１〜３のいずれか１項に記載のプローブカード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受動素子を信号用配線に接続させたプローブカードに関する。
【背景技術】
【０００２】
ＬＳＩチップなどの半導体の電気的諸特性の測定に用いるプローブカードに搭載されるプローブとして、カンチレバー形状のプローブや垂直型プローブなどが用いられている。
【０００３】
上記プローブカードを用いた半導体の検査時に、オーバーシュートあるいはアンダーシュートが発生して信号波形が乱れる場合があり、正確な検査を行うことができない場合があった。
【０００４】
このような、信号波形の乱れを防止するために、特許文献１に記載されているような、パフォーマンスボードとプローブカード間の信号伝達を中継するワイヤリングケーブル機構を用いたものがある。
【特許文献１】特開平６−２９４８１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来のプローブカードでは、十分に信号波形の乱れを抑制することができないという問題、あるいは構造が複雑で等長配線を行うことが難しいという問題があった。
【０００６】
そこで、本発明はこのような従来の課題を解決するために、受動素子を用いて半導体検査時の信号波形の乱れを抑制し、基板上のスルーホールを少なくし、等長配線が可能なプローブカードを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明のプローブカードは、複数の信号用プローブとグランド用プローブ、および、外部のテスタに接続される信号用外部端子とグランド用外部端子が設けられた基板とを備えるプローブカードであって、上記信号用プローブと上記信号用外部端子、および上記グランド用プローブと上記グランド用外部端子は、それぞれ電気的に接続されており、上記グランド用プローブと上記グランド用外部端子の接続は、上記グランド用外部端子が外部端子用スルーホールと接続され、上記グランド用プローブと接続されたプローブ用スルーホールと、上記グランド用外部端子と接続された上記外部端子用スルーホールとを上記基板内に設けたグランド用配線によって接続することによって行われ、上記信号用プローブと上記信号用外部端子の接続は、上記信号用外部端子が受動素子を介して外部端子用スルーホールと接続され、上記受動素子を介して上記信号用外部端子と接続された上記外部端子用スルーホールと、上記信号用プローブと接続された上記プローブ用スルーホールとを上記基板内に設けた信号用配線によって接続することによって行われることを特徴とする。
【０００８】
また、上記信号用外部端子と上記グランド用外部端子が上記基板の表面に複数配置されており、上記信号用外部端子と上記グランド用外部端子の間に上記受動素子を配置する。
【０００９】
あるいは、上記受動素子を上記基板内に埋め込み、上記信号用配線の途中に設けることもできる。
【００１０】
さらに、上記受動素子として、抵抗、コンデンサ、ダイオード、インダクタのいずれかを用いる。
【発明の効果】
【００１１】
本発明のプローブカードは、複数の信号用プローブとグランド用プローブ、および、外部のテスタに接続される信号用外部端子とグランド用外部端子が設けられた基板とを備えるプローブカードであって、上記信号用プローブと上記信号用外部端子、および上記グランド用プローブと上記グランド用外部端子は、それぞれ電気的に接続されており、上記グランド用プローブと上記グランド用外部端子の接続は、上記グランド用外部端子が外部端子用スルーホールと接続され、上記グランド用プローブと接続されたプローブ用スルーホールと、上記グランド用外部端子と接続された上記外部端子用スルーホールとを上記基板内に設けたグランド用配線によって接続することによって行われ、上記信号用プローブと上記信号用外部端子の接続は、上記信号用外部端子が受動素子を介して外部端子用スルーホールと接続され、上記受動素子を介して上記信号用外部端子と接続された上記外部端子用スルーホールと、上記信号用プローブと接続された上記プローブ用スルーホールとを上記基板内に設けた信号用配線によって接続することによって行われることにより、半導体の検査時の信号波形が乱れを抑制することが可能となり、さらに、基板上のスルーホールを少なくできるので、配線収納率が向上し、さらに、等長配線が可能となり、電気特性が優れたプローブカードを実現できる。
【００１２】
また、上記信号用外部端子と上記グランド用外部端子が上記基板の表面に複数配置されており、上記信号用外部端子と上記グランド用外部端子の間に上記受動素子を配置することにより、部品実装領域の制約を解消し、基板上のスペースを有効活用することが可能となる。
【００１３】
あるいは、上記受動素子を上記基板内の上記信号用配線の途中に設けることによって、基板上のスペースをさらに増やすことも可能である。
【発明を実施するための最良の形態】
【００１４】
本発明のプローブカードについて図面を用いて以下に詳細に説明する。図１に示すのが本発明の第１の実施形態のプローブカード１の概略断面図である。
【００１５】
図１に示すように、本発明の第１の実施形態のプローブカード１は、複数のカンチレバー型の信号用プローブ２とグランド用プローブ３、および上記信号用プローブ２と上記グランド用プローブ３が設けられた基板４を備える。上記基板４には外部に配置されるテスタ１３のポゴピン１４と接触して接続される信号用外部端子９とグランド用外部端子１０が設けられる。
【００１６】
テスタ１３とプローブカード１は図１の状態では離れているが、測定時にはテスタ１３が下降して、ポゴピン１４に信号用外部端子９とグランド用外部端子１０が接触する。なお、ここでは外部端子９，１０を備えた基板４に信号用プローブ２とグランド用プローブ３を直接設けた例が示されているが、信号用プローブ２とグランド用プローブ３を別の基板に設けたプローブカードも考えられる。別の基板を設ける場合には、プローブが設けられた基板は外部端子９，１０を備えた基板４とコンタクトピンなどで接続される。
【００１７】
上記信号用プローブ２と上記信号用外部端子９が電気的に接続され、上記グランド用プローブ３と上記グランド用外部端子１０も電気的に接続される。これらの接続には、上記基板４内部に設けられた信号用配線７、グランド用配線８、プローブ用スルーホール５、外部端子用スルーホール６が用いられる。なお、外部端子用スルーホール６は、基板４を貫通している必要はない。基板４の中間層に設けられた信号用配線７またはグランド用配線８と接続されるような深さまで形成されていれば良い。
【００１８】
まずは、上記グランド用プローブ３の接続について詳しく説明する。上記グランド用プローブ３は、プローブ用スルーホール５に接続された状態で上記基板４に接合され、上記グランド用外部端子１０は上記外部端子用スルーホール６と接続される。そして、上記グランド用プローブ３と接続されたプローブ用スルーホール５と、上記グランド用外部端子１０と接続された上記外部端子用スルーホール６とを上記基板４内部に設けたグランド用配線８によって接続する。このようにして、プローブカード１において上記グランド用プローブ３と上記グランド用外部端子１０が電気的に接続され、外部に配置されるテスタ１３のポゴピン１４とグランド用外部端子１０が接触することで、上記グランド用プローブ３は外部のテスタ１３と接続される。
【００１９】
次に、上記信号用プローブ２の接続について詳しく説明する。上記信号用プローブ２は、上記グランド用プローブ３と同様に、プローブ用スルーホール５に接続された状態で上記基板４に接合される。上記信号用外部端子９は直接上記外部端子用スルーホール６と接続されるのではなく、受動素子であるダンピング抵抗１１を介して上記外部端子用スルーホール６と接続する。
【００２０】
本実施形態では、上記信号用外部端子９と上記信号用配線７の間に上記ダンピング抵抗１１を配置する構造としている。図２は上記信号用外部端子９と上記グランド用外部端子１０の平面配置図であり、図２に示すように、斜線丸で表示されている上記信号用外部端子９と白丸で表示されている上記グランド用外部端子１０が基板４上に複数個配置されているが、これらの外部端子９，１０の間に生じた空きスペースに上記ダンピング抵抗１１を配置している。そして、上記信号用外部端子９と上記ダンピング抵抗１１を接続し、上記ダンピング抵抗１１を上記外部端子用スルーホール６と接続する。図２に記載されている右端の直線は、基板４の外周を表しており、上記外部端子９，１０は基板４の周縁を囲むようにドーナツ状に配置されている。
【００２１】
さらに、上述のように上記ダンピング抵抗１１を介して上記信号用外部端子９と接続された外部端子用スルーホール６と、上記信号用プローブ２と接続された上記プローブ用スルーホール５とを上記基板４内部に設けた信号用配線７によって接続する。このようにして、プローブカード１において上記信号用プローブ２と上記信号用外部端子９が電気的に接続され、外部に配置されるテスタ１３のポゴピン１４と信号用外部端子９が接触することで、上記信号用プローブ２は外部のテスタ１３と接続される。上記ダンピング抵抗１１としては、例えば、０６０３と呼ばれるサイズ（０．６ｍｍ×０．３ｍｍ）の抵抗を用いる。
【００２２】
上記ダンピング抵抗１１のような受動素子を用いることで信号波形の乱れを防止し、さらに、受動素子であるダンピング抵抗１１を信号用配線７の途中ではなく、信号用外部端子９に隣接して配置し、上記信号用外部端子９と外部端子用スルーホール６の間に上記ダンピング抵抗１１を接続することで、従来と較べて、スルーホールを少なくすることができ、さらに、配線は１つのパタン配線ですむことから、部品実装領域の問題を解消し、配線収納率を向上させることができる。さらに、等長配線が可能となることで、より電気特性に優れたプローブカードが実現できる。
【００２３】
ここでは、受動素子としてダンピング抵抗を用いた場合について説明してきたが、その他に、信号波形を防止するために受動素子として抵抗、コンデンサ、ダイオード、インダクタから選択して用いることができる。その場合、ダンピング抵抗と同様に、他の受動素子を介して上記信号用外部端子９と外部端子用スルーホール６を接続することで、同じ効果を得ることが可能となる。
【００２４】
次に、第２の実施形態のプローブカード１’について図を用いて説明する。図３に示すのが第２の実施形態のプローブカード１’の概略断面図である。
【００２５】
図３に示すように、第２の実施形態のプローブカード１’は、第１の実施形態のプローブカード１と同様に、複数のカンチレバー型の信号用プローブ２とグランド用プローブ３、および上記信号用プローブ２と上記グランド用プローブ３が設けられた基板４を備える。上記基板４には外部に配置されるテスタ１３のポゴピン１４と接触して接続される信号用外部端子９とグランド用外部端子１０が設けられる。
【００２６】
上記信号用プローブ２と上記信号用外部端子９が電気的に接続され、上記グランド用プローブ３と上記グランド用外部端子１０も電気的に接続される。これらの接続には、上記基板４内部に設けられた信号用配線７、グランド用配線８、プローブ用スルーホール５、外部端子用スルーホール６が用いられる。
【００２７】
上記グランド用プローブ３の接続は、第１の実施形態と同じであり、上記グランド用プローブ３は、プローブ用スルーホール５、グランド用配線８、上記外部端子用スルーホール６を用いて上記グランド用外部端子１０と接続される。このようにして、プローブカード１において上記グランド用プローブ３と上記グランド用外部端子１０が電気的に接続され、外部に配置されるテスタ１３のポゴピン１４とグランド用外部端子１０が接触することで、上記グランド用プローブ３は外部のテスタ１３と接続される。
【００２８】
次に、上記信号用プローブ２の接続について詳しく説明する。上記信号用プローブ２は、上記グランド用プローブ３と同様に、プローブ用スルーホール５に接続された状態で上記基板４に接合される。そして、本実施形態では上記信号用外部端子９を直接上記外部端子用スルーホール６と接続する。さらに、上記信号用外部端子９と接続された外部端子用スルーホール６と、上記信号用プローブ２と接続された上記プローブ用スルーホール５とを上記基板４内部に設けた信号用配線７によって接続する。
【００２９】
この時、本実施形態では、図３に示すように、受動素子であるダンピング抵抗１１’を上記基板４内に埋め込み、上記信号用配線７の途中に配置する構造としている。このような接続によって、プローブカード１において上記信号用プローブ２と上記信号用外部端子９が電気的に接続され、外部に配置されるテスタ１３のポゴピン１４とグランド用外部端子１０が接触することで、上記信号用プローブ２は外部のテスタ１３と接続される。
【００３０】
このように、本実施形態では、受動素子を信号用外部端子９と外部端子用スルーホール６の間ではなく、上記信号用配線７の途中に設けることにより、信号波形の乱れを防止し、部品実装領域の問題を解消し、配線収納率を向上させることができる。さらに、等長配線が可能となることで、より電気特性に優れたプローブカードが実現できる。
【００３１】
ここでは、受動素子としてダンピング抵抗を用いた場合について説明してきたが、第１の実施形態と同様に、信号波形の乱れを防止するために受動素子として抵抗、コンデンサ、ダイオード、インダクタから選択して用いることができる。
【００３２】
第２の実施形態に用いている受動素子を、基板４内ではなく、基板４上に配置することもできる。これが、図４に示したプローブカード１’’であり、この場合、受動素子用スルーホール１２を二つ用いて、受動素子であるダンピング抵抗１１’’を上記信号用配線７の途中に配置する。このような受動素子の配置でも、信号波形の乱れを防止を実現できる。
【図面の簡単な説明】
【００３３】
【図１】本発明の第１の実施形態のプローブカードの概略断面図である
【図２】外部端子の平面配置図である
【図３】第２の実施形態のプローブカードの概略断面図である
【図４】受動素子を基板上に配置したプローブカードの概略断面図である
【符号の説明】
【００３４】
１，１’，１’’  プローブカード
２    信号用プローブ
３    グランド用プローブ
４    基板
５    プローブ用スルーホール
６    外部端子用スルーホール
７    信号用配線
８    グランド用配線
９    信号用外部端子
１０  グランド用外部端子
１１，１１’，１１’’  ダンピング抵抗
１２  受動素子用スルーホール
１３  テスタ
１４  ポゴピン
【図１】
2010151560.tif 000003
【図２】
2010151560.tif 000004
【図３】
2010151560.tif 000005
【図４】
2010151560.tif 000006