(57)【要約】【課題】ソース、ドレインの低抵抗化及び寄生容量の低減化のための構造、所望のゲート長、ソース、ドレイン形状、柱状半導体の直径が得られるSGTの製造方法を提供する。【解決手段】第1の平面状半導体層上に第1の柱状半導体層を形成する工程と、第1の柱状半導体層の下部と第1の平面状半導体層に第1の第2導電型半導体層を形成する工程と、第1の柱状半導体層の底部及び第1の平面状半導体層上に第1の絶縁膜を形成する工程と、第1の柱状半導体層の周囲にゲート絶縁膜およびゲート電極を形成する工程と、ゲート電極の上部且つ第1の柱状半導体層の上部側壁と、ゲート電極の側壁に第2の絶縁膜をサイドウォール状に形成する工程と、第1の第2導電型半導体層と第2の第2導電型半導体層との間に第1導電型半導体層を形成する工程と、第1の第2導電型半導体層の上部表面と、第2の第2導電型半導体層の上部表面に金属と半導体の化合物を形成する工程とを含む。【選択図】図４１
2010251678.tif 000002
【特許請求の範囲】
【請求項１】
基板上に第１の柱状半導体層を形成し、前記第１の柱状半導体層の下部の前記基板の上部に第１の平面状半導体層を形成する工程と、
前記第１の柱状半導体層の下部と前記第１の平面状半導体層に第１の第２導電型半導体層を形成する工程と、
前記第１の柱状半導体層の底部及び前記第１の平面状半導体層上に第１の絶縁膜を形成する工程と、
前記第１の柱状半導体層の周囲にゲート絶縁膜およびゲート電極を形成する工程と、
前記ゲート電極の上部且つ前記第１の柱状半導体層の上部側壁と、前記ゲート電極の側壁に第２の絶縁膜をサイドウォール状に形成する工程と、
前記第１の柱状半導体層の上部に第２の第２導電型半導体層を形成し、前記第１の第２導電型半導体層と前記第２の第２導電型半導体層との間に第１導電型半導体層を形成する工程と、
前記第１の第２導電型半導体層の上部表面と、前記第２の第２導電型半導体層の上部表面に金属と半導体の化合物を形成する工程と、を含み、
前記第１の絶縁膜の厚さは、前記第１の柱状半導体層の周囲に形成されるゲート絶縁膜より厚い、ことを特徴とする半導体装置の製造方法。
【請求項２】
前記第１の柱状半導体層の中心から前記第１の平面状半導体層の端までの長さは、前記第１の柱状半導体層の中心から側壁までの長さと、前記ゲート絶縁膜の厚さと、前記ゲート電極の厚さと、前記ゲート電極の側壁にサイドウォール状に形成した前記第２の絶縁膜の厚さと、の和より大きい、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記ゲート電極の厚さは、前記ゲート電極の上部且つ前記第１の柱状半導体層の上部側壁にサイドウォール状に形成した前記第２の絶縁膜の厚さより大きい、請求項１又は請求項２に記載の半導体装置の製造方法。
【請求項４】
前記基板はシリコン基板であり、前記第１の平面状半導体層は第１の平面状シリコン層であり、前記第１の柱状半導体層は第１の柱状シリコン層であり、前記第１導電型半導体層は第１導電型シリコン層であり、前記第１の第２導電型半導体層は、第１の第２導電型シリコン層であり、前記第２の第２導電型半導体層は第２の第２導電型シリコン層である、請求項１乃至３のいずれか一項に記載の半導体装置の製造方法。
【請求項５】
前記第１導電型半導体層はｐ型シリコン層または、ノンドープのシリコン層であり、前記第１の第２導電型半導体層はｎ型シリコン層であり、前記第２の第２導電型半導体層はｎ型シリコン層である、請求項４に記載の半導体装置の製造方法。
【請求項６】
前記第１導電型半導体層はｎ型シリコン層または、ノンドープのシリコン層であり、前記第１の第２導電型半導体層はｐ型シリコン層であり、前記第２の第２導電型半導体層はｐ型シリコン層である、請求項４に記載の半導体装置の製造方法。
【請求項７】
前記シリコン基板上に、パッド酸化膜を成膜する工程と、
前記第１の柱状シリコン層の形成時にマスクとして用いる第１の窒化膜を前記パッド酸化膜上に成膜する工程と、
前記第１の窒化膜上に第１のアモルファスシリコンもしくはポリシリコンを形成する工程と、
第１のレジストを塗布し、リソグラフィーを用いてレジストにより前記第１の柱状シリコン層のパターンを形成する工程と、
前記第１のアモルファスシリコンあるいはポリシリコンをエッチングし、第１の窒化膜をエッチングし、第１のハードマスクを形成する工程と、を含む、請求項４乃至６のうちいずれか一項に記載の半導体装置の製造方法。
【請求項８】
前記第１のハードマスクをマスクとして、前記第１の柱状シリコン層をドライエッチングにより形成する工程を含む、請求項７に記載の半導体装置の製造方法。
【請求項９】
前記第１のハードマスクのアモルファスシリコンあるいはポリシリコンマスクが全てエッチングされ、ドライエッチング装置において検出することが可能なプラズマ発光強度が変化し、このプラズマ発光強度の変化を検出することにより、ドライエッチングの終点検出を行い、前記第１の柱状シリコン層の高さを制御する、請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記第１のハードマスクのアモルファスシリコンあるいはポリシリコンマスクの前記ドライエッチング前の厚さは、前記第１の柱状シリコン層の高さより小さい、請求項８乃至９のうちいずれか一項に記載の半導体装置の製造方法。
【請求項１１】
チャネル部となる前記第１の柱状シリコン層の側壁の凹凸の緩和や、ドライエッチング中にカーボンなどが打ち込まれた前記第１の柱状シリコン層表面の除去と、次工程のドライエッチング時に生じる副生成物等の汚染から前記第１の柱状シリコン層を保護するため、前記第１の柱状シリコン層の表面を犠牲酸化する工程を含む、請求項８に記載の半導体装置の製造方法。
【請求項１２】
第２のレジストを塗布し、リソグラフィーを用いて前記第２のレジストにより前記第１の柱状シリコン層の下部に、前記第１の平面状シリコン層のパターンを形成する工程と、
前記シリコン基板をエッチングし、前記第１の平面状シリコン層を形成し、前記第２のレジストを除去する工程と、を含む、請求項４、８、１１のうちいずれか一項に記載の半導体装置の製造方法。
【請求項１３】
酸化膜を堆積し、平坦化を行い、平面状シリコン層の上部を露出するよう酸化膜をエッチングする工程を含む、請求項１２に記載の半導体装置の製造方法。
【請求項１４】
第１の柱状シリコン層の側壁にオフセットスペーサを形成する工程を含む、請求項４、８、１２、１３のうちいずれか一項に記載の半導体装置の製造方法。
【請求項１５】
不純物注入等により前記第１の平面状シリコン層に第２導電型の不純物を導入し、前記第１の柱状シリコン層の下部と前記第１の平面状シリコン層に前記第１の第２導電型シリコン層を形成し、その後、オフセットスペーサをエッチングする工程を含む、請求項４、８、１４のうちいずれかに記載の半導体装置の製造方法。
【請求項１６】
前記第１の柱状シリコン層の上部に不純物を注入せず、前記第１の柱状シリコン層の下部に前記第１の第２導電型シリコン層を形成する、請求項４、１５のうちいずれか一項に記載の半導体装置の製造方法。
【請求項１７】
前記第１の柱状シリコン層の側壁より、前記第１の柱状シリコン層の上部と前記第１の柱状シリコン層下部の第１の第２導電型シリコン層上に厚く前記第１の絶縁膜を堆積する工程と、
エッチングにより、前記第１の柱状シリコン層の側壁の前記第１の絶縁膜をエッチングし、前記第１の柱状シリコン層の上部と前記第１の柱状シリコン層下部の第１の第２導電型シリコン層上に、後に形成されるゲート絶縁膜より厚い前記第１の絶縁膜を形成する工程と、を含む、請求項４、８、１６のうちいずれか一項に記載の半導体装置の製造方法。
【請求項１８】
酸化膜や窒化膜などのゲート絶縁膜を形成し、ゲート電極として第２のアモルファスシリコンあるいはポリシリコンを、前記第１の柱状シリコン層を埋め込むように成膜する工程と、
化学機械研磨により前記第２のアモルファスシリコンあるいはポリシリコンを研磨し、ゲート電極の上面を平坦化する工程と、を含み、
化学機械研磨において、前記第１のハードマスクの窒化膜を化学機械研磨のストッパーとして使用することにより、再現性よく化学機械研磨量を抑制する、請求項４または７に記載の半導体装置の製造方法。
【請求項１９】
ゲート電極である前記第２のアモルファスシリコンあるいはポリシリコンをエッチバックすることにより、所望のゲート長を持つゲート電極を形成する工程と、
第１の酸化膜を堆積する工程と、を含み、
この第１の酸化膜により、後工程において行われるウェット処理またはドライ処理からゲート電極上面が保護されるため、ゲート長の変動、つまりゲート長のばらつきやゲート電極上面からのゲート絶縁膜へのダメージを抑制する、請求項１８に記載の半導体装置の製造方法。
【請求項２０】
第２の窒化膜を成膜する工程と、
前記第２の窒化膜をエッチバックし、第１の酸化膜をエッチングすることにより第３の絶縁膜サイドウォールを形成する工程と、
反射防止膜層（ＢＡＲＣ層）及び第３のレジストを塗布し、リソグラフィーを用いて前記第３のレジストによりゲート配線パターンを形成する工程と、
前記第３のレジストをマスクとして、前記反射防止膜層（ＢＡＲＣ層）、及びゲート電極である前記第２のアモルファスシリコンあるいはポリシリコンをエッチングして、ゲート電極及びゲート配線パターンを形成する工程と、
第１の絶縁膜の一部を、前記第１の柱状シリコン層下部の第１の第２導電型シリコン層の表面が露出するよう、ドライエッチングもしくはウェットエッチングにより除去する工程と、
前記第３のレジストと前記反射防止膜層を除去する工程と、
第４の酸化膜をゲート電極表面と前記第１の柱状シリコン層下部の第１の第２導電型シリコン層の表面に形成する工程と、
前記第１の柱状シリコン層上部の第１の窒化膜及び第２の窒化膜をエッチングにより除去する工程と、
パッド酸化膜と第１の酸化膜と第４の酸化膜を除去する工程と、を含む、請求項４または１９に記載の半導体装置の製造方法。
【請求項２１】
第３の窒化膜を成膜し、すなわち前記第２の絶縁膜を形成し、前記第３の窒化膜をエッチバックして、前記第１の柱状シリコン層の下部の第１の第２導電型シリコン層及び前記第１の柱状シリコン層の上部を露出し、ゲート電極の上部且つ前記第１の柱状シリコン層の上部側壁と、前記ゲート電極の側壁に第２の絶縁膜サイドウォールを形成、すなわち第２の絶縁膜をサイドウォール状に形成する工程と、
不純物注入等により前記第１の柱状シリコン層の上部に第２導電型の不純物を導入し、前記第１の柱状シリコン層の上部に前記第２の第２導電型シリコン層を形成し、前記第１の第２導電型半導体層と前記第２の第２導電型半導体層との間に第１導電型半導体層を形成する工程と、
ニッケル（Ｎｉ）もしくはコバルト（Ｃｏ）等の第１の金属膜をスパッタし、熱処理を加えることで、第１の柱状シリコン層の下部に形成した前記第１の第２導電型シリコン層と、前記第１の柱状シリコン層の上部に形成した前記第２の２導電型シリコン層の表面を金属と半導体の化合物化し、未反応の金属膜を除去することによって、前記第１の柱状シリコン層の下部に形成した前記第１の第２導電型シリコン層と、前記第１の柱状シリコン層の上部に形成した前記第２の第２導電型シリコン層上に金属と半導体の化合物を形成する工程と、を含む、請求項４または２０に記載の半導体装置の製造方法。
【請求項２２】
窒化膜等コンタクトストッパーを成膜する工程と、
層間膜として第３の酸化膜を成膜後、化学機械研磨により平坦化する工程と、
前記第１の柱状シリコン層の上部に形成した第２の第２導電型シリコン層上に、エッチングによりコンタクト孔を形成する工程と、
前記第１の柱状シリコン層の下部の第１の平面状シリコン層に形成した第１の第２導電型シリコン層上、ゲート電極上に、エッチングによりコンタクト孔を形成する工程と、
コンタクトストッパーのそれぞれのコンタクト孔に対応する部分をエッチングする工程と、
前記コンタクト孔に、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、チタン（Ｔｉ）、または窒化チタン（ＴｉＮ）のバリアメタルを成膜後、タングステン（Ｗ）または銅（Ｃｕ）及び銅を含む合金のメタルをスパッタまたはめっきにより成膜して、化学機械研磨によってコンタクトプラグを形成する工程と、を含む、請求項４または２１に記載の半導体装置の製造方法。
【請求項２３】
基板上に形成された第１の平面状半導体層と、
前記第１の平面状半導体層上に形成された第１の柱状半導体層と、
前記第１の柱状半導体層の下部と前記第１の平面状半導体層に形成された第１の第２導電型半導体層と、
前記第１の柱状半導体層の上部に形成された第２の第２導電型半導体層と、
前記第１の柱状半導体層の下部と前記第１の平面状半導体層に形成された前記第１の第２導電型半導体層と前記第１の柱状半導体層の上部に形成された前記第２の第２導電型半導体層との間に形成された第１導電型半導体層と、
前記第１の柱状半導体層の周囲に形成されたゲート絶縁膜およびゲート電極と、
前記ゲート電極と前記第１の平面状半導体層の間に形成された第１の絶縁膜と、
前記ゲート電極の上部且つ前記第１の柱状半導体層の上部側壁と、前記ゲート電極の側壁にサイドウォール状に形成された第２の絶縁膜と、
前記第１の平面状半導体層に形成した前記第１の第２導電型半導体層の上部表面と前記第１の柱状半導体層の上部に形成した前記第２の第２導電型半導体層の上部表面に形成された金属と半導体の化合物と、を含み、
前記ゲート電極と前記第１の平面状半導体層の間に形成された前記第１の絶縁膜の厚さは、前記第１の柱状半導体層の周囲に形成されるゲート絶縁膜より厚い、ことを特徴とする半導体装置。
【請求項２４】
基板上に形成された第１の平面状半導体層と、
前記第１の平面状半導体層上に形成された第１の柱状半導体層と、
前記第１の柱状半導体層の下部と前記第１の平面状半導体層に形成された第１の第２導電型半導体層と、
前記第１の柱状半導体層の上部に形成された第２の第２導電型半導体層と、
前記第１の柱状半導体層の下部と前記第１の平面状半導体層に形成された前記第１の第２導電型半導体層と前記第１の柱状半導体層の上部に形成された前記第２の第２導電型半導体層との間に形成された第１導電型半導体層と、
前記第１の柱状半導体層の周囲に形成されたゲート絶縁膜およびゲート電極と、
前記ゲート電極と前記第１の平面状半導体層の間に形成された第１の絶縁膜と、
前記ゲート電極の上部且つ前記第１の柱状半導体層の上部側壁と、前記ゲート電極の側壁にサイドウォール状に形成された第２の絶縁膜と、
前記第１の平面状半導体層に形成した前記第１の第２導電型半導体層の上部表面と前記第１の柱状半導体層の上部に形成した前記第２の第２導電型半導体層の上部表面に形成された金属と半導体の化合物と、を含み、
前記ゲート電極と前記第１の平面状半導体層の間に形成された前記第１の絶縁膜の厚さは、前記第１の柱状半導体層の周囲に形成されるゲート絶縁膜より厚いことを特徴とし、
前記第１の柱状半導体層の中心から前記第１の平面状半導体層の端までの長さが、前記第１の柱状半導体層の中心から側壁までの長さと、前記ゲート絶縁膜の厚さと、前記ゲート電極の厚さと、前記ゲート電極の側壁にサイドウォール状に形成された前記第２の絶縁膜の厚さと、の和より大きい、ことを特徴とする半導体装置。
【請求項２５】
基板上に形成された第１の平面状半導体層と、
前記第１の平面状半導体層上に形成された第１の柱状半導体層と、
前記第１の柱状半導体層の下部と前記第１の平面状半導体層に形成された第１の第２導電型半導体層と、
前記第１の柱状半導体層の上部に形成された第２の第２導電型半導体層と、
前記第１の柱状半導体層の下部と前記第１の平面状半導体層に形成された前記第１の第２導電型半導体層と前記第１の柱状半導体層の上部に形成された前記第２の第２導電型半導体層との間に形成された第１導電型半導体層と、
前記第１の柱状半導体層の周囲に形成されたゲート絶縁膜およびゲート電極と、
前記ゲート電極と前記第１の平面状半導体層の間に形成された第１の絶縁膜と、
前記ゲート電極の上部且つ前記第１の柱状半導体層の上部側壁と、前記ゲート電極の側壁にサイドウォール状に形成された第２の絶縁膜と、
前記第１の平面状半導体層に形成した前記第１の第２導電型半導体層の上部表面と前記第１の柱状半導体層の上部に形成した前記第２の第２導電型半導体層の上部表面に形成された金属と半導体の化合物と、を含み、
前記ゲート電極と前記第１の平面状半導体層の間に形成された前記第１の絶縁膜の厚さは、前記第１の柱状半導体層の周囲に形成されるゲート絶縁膜より厚いことを特徴とし、
前記ゲート電極の厚さが、前記ゲート電極の上部且つ前記第１の柱状半導体層の上部側壁にサイドウォール状に形成された前記第２の絶縁膜の厚さより大きい、ことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置とその製造方法に関するものである。
【背景技術】
【０００２】
半導体集積回路、なかでもＭＯＳトランジスタを用いた集積回路は、高集積化の一途を辿っている。この高集積化に伴って、その中で用いられているＭＯＳトランジスタはナノ領域まで微細化が進んでいる。ＭＯＳトランジスタの微細化が進むと、リーク電流の抑制が困難であり、必要な電流量確保の要請から回路の占有面積をなかなか小さくできない、といった問題があった。この様な問題を解決するために、基板に対してソース、ゲート、ドレインが垂直方向に配置され、ゲートが柱状半導体層を取り囲む構造のＳｕｒｒｏｕｎｄｉｎｇ Ｇａｔｅ Ｔｒａｎｓｉｓｔｏｒ（ＳＧＴ）が提案された（例えば、特許文献１、特許文献２、特許文献３）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平２−７１５５６号公報
【特許文献２】特開平２−１８８９６６号公報
【特許文献３】特開平３−１４５７６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＳＧＴは、柱状半導体の側面を取り囲むようにチャネル領域を設けるため、大きいゲート幅を小さい占有面積内に実現する。すなわち、小さい占有面積に大きなオン電流を流すことが求められる。大きなオン電流が流れるため、ソース、ドレインの抵抗が高いと、ソース、ドレインに所望の電圧を印加することが難しくなる。そのため、ソース、ドレインの低抵抗化のための設計を含むＳＧＴの製造方法が必要となる。また、大きなオン電流が流れるため、コンタクトの低抵抗化が必要となる。
【０００５】
従来のＭＯＳトランジスタにおいて、ゲート電極は、ゲート材を堆積し、リソグラフィーによりゲートパターンを基板上のレジストに転写しゲート材をエッチングすることにより、形成される。すなわち、従来のＭＯＳトランジスタにおいて、ゲート長はゲートパターンにより設計される。一方、ＳＧＴにおいては、柱状半導体の側面がチャネル領域であるため、基板に対して垂直に、電流が流れる。すなわち、ＳＧＴにおいて、ゲート長は、ゲートパターンにより設計されず、製造方法により設計されるため、製造方法によりゲート長とゲート長のばらつきが決定される。
【０００６】
ＳＧＴにおいて、微細化に伴って発生するリーク電流の増大を抑えるために、柱状半導体の直径を小さくすることが求められる。また、ソース、ドレインの最適化を行うことによりショートチャネル効果を抑制しリーク電流を抑えることができる製造方法が必要となる。
【０００７】
ＳＧＴにおいて、消費電力を低減するために、寄生容量を低減することが求められる。寄生容量を低減するための製造方法が求められる。
【０００８】
ＳＧＴは従来のＭＯＳトランジスタと同じように製造コストを下げる必要がある。そのために、製造工程数を少なくすることが求められる。そこで、本発明は、ソース、ドレインの低抵抗化のための構造と寄生容量を低減するための構造と所望のゲート長、ソース、ドレイン形状と柱状半導体の直径が得られるＳＧＴの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の１態様では、基板上に第１の柱状半導体層を形成し、第１の柱状半導体層の下部の基板の上部に第１の平面状半導体層を形成する工程と、第１の柱状半導体層の下部と第１の平面状半導体層に第１の第２導電型半導体層を形成する工程と、第１の柱状半導体層の底部及び第１の平面状半導体層上に第１の絶縁膜を形成する工程と、第１の柱状半導体層の周囲にゲート絶縁膜およびゲート電極を形成する工程と、ゲート電極の上部且つ第１の柱状半導体層の上部側壁と、ゲート電極の側壁に第２の絶縁膜をサイドウォール状に形成する工程と、第１の柱状半導体層の上部に第２の第２導電型半導体層を形成し、第１の第２導電型半導体層と第２の第２導電型半導体層との間に第１導電型半導体層を形成する工程と、第１の第２導電型半導体層の上部表面と、第２の第２導電型半導体層の上部表面に金属と半導体の化合物を形成する工程と、を含み、第１の絶縁膜の厚さは、第１の柱状半導体層の周囲に形成されるゲート絶縁膜より厚いことを特徴とする半導体装置の製造方法である。
【００１０】
また、本発明の好ましい態様では、第１の柱状半導体層の中心から第１の平面状半導体層の端までの長さは、第１の柱状半導体層の中心から側壁までの長さと、ゲート絶縁膜の厚さと、ゲート電極の厚さと、ゲート電極の側壁にサイドウォール状に形成した第２の絶縁膜の厚さと、の和より大きい、前記記載の半導体装置の製造方法である。
【００１１】
また、本発明の好ましい態様では、ゲート電極の厚さは、ゲート電極の上部且つ第１の柱状半導体層の上部側壁にサイドウォール状に形成した第２の絶縁膜の厚さより大きい、前記記載の半導体装置の製造方法である。
【００１２】
また、本発明の好ましい態様では、第１の平面状半導体層は第１の平面状シリコン層であり、第１の柱状半導体層は第１の柱状シリコン層であり、第１導電型半導体層は第１導電型シリコン層であり、第１の第２導電型半導体層は、第１の第２導電型シリコン層であり、第２の第２導電型半導体層は第２の第２導電型シリコン層である、前記記載の半導体装置の製造方法である。
【００１３】
また、本発明の好ましい態様では、第１導電型半導体層はｐ型シリコン層または、ノンドープのシリコン層であり、第１の第２導電型半導体層はｎ型シリコン層であり、第２の第２導電型半導体層はｎ型シリコン層である前記記載の半導体装置の製造方法である。
【００１４】
また、本発明の好ましい態様では、第１導電型半導体層はn型シリコン層または、ノンドープのシリコン層であり、第１の第２導電型半導体層はp型シリコン層であり、第２の第２導電型半導体層はｐ型シリコンである前記記載の半導体装置の製造方法である。
【００１５】
また、本発明の好ましい態様では、シリコン基板上に、パッド酸化膜を成膜する工程と、第１の柱状シリコン層を形成時にマスクとして用いる第１の窒化膜を成膜する工程と、第１の窒化膜上に第１のアモルファスシリコンもしくはポリシリコンを形成する工程と、第１のレジストを塗布し、リソグラフィーを用いてレジストにより第１の柱状シリコン層のパターンを形成し、第１のアモルファスシリコンあるいはポリシリコンをエッチングし、第１の窒化膜をエッチングし、第１のハードマスクを形成する工程と、を含む、前記に記載の半導体装置の製造方法である。
【００１６】
また、本発明の好ましい態様では、第１のハードマスクをマスクとして、第１の柱状シリコン層をドライエッチングにより形成する工程と、を含む、前記記載の半導体装置の製造方法である。
【００１７】
また、本発明の好ましい態様では、第１のハードマスクのアモルファスシリコンあるいはポリシリコンマスクが全てエッチングされ、ドライエッチング装置において検出することが可能なプラズマ発光強度が変化し、このプラズマ発光強度の変化を検出することにより、ドライエッチングの終点検出を行い、第１の柱状シリコン層の高さを制御する、前記記載の半導体装置の製造方法である。
【００１８】
また、本発明の好ましい態様では、第１のハードマスクのアモルファスシリコンあるいはポリシリコンマスクの厚さは、第１の柱状シリコン層の高さより小さい、前記記載の半導体装置の製造方法である。
【００１９】
また、本発明の好ましい態様では、チャネル部となる第１の柱状シリコン層の側壁の凹凸の緩和や、ドライエッチング中にカーボンなどが打ち込まれたシリコン表面の除去と、次工程のドライエッチング時に生じる副生成物等の汚染から第１の柱状シリコン層を保護するため、第１の柱状シリコン層を犠牲酸化する工程と、を含む前記記載の半導体装置の製造方法である。
【００２０】
また、本発明の好ましい態様では、第２のレジストを塗布し、リソグラフィーを用いて第２のレジストにより第１の柱状シリコン層の下部に、第１の平面状シリコン層のパターンを形成する工程と、シリコン基板をエッチングし、第１の平面状シリコン層を形成し、第２のレジストを除去する工程と、を含む前記記載の半導体装置の製造方法である。
【００２１】
また、本発明の好ましい態様では、酸化膜を堆積し、平坦化を行い、平面状シリコン層の上部を露出するよう酸化膜をエッチングする工程と、を含む前記記載の半導体装置の製造方法である。
【００２２】
また、本発明の好ましい態様では、第１の柱状シリコン層の側壁にオフセットスペーサを形成する工程と、を含む前記記載の半導体装置の製造方法である。
【００２３】
また、本発明の好ましい態様では、不純物注入等により第１の平面状シリコン層に第２導電型の不純物を導入し、第１の柱状シリコン層の下部と第１の平面状シリコン層に第１の第２導電型シリコン層を形成し、その後、オフセットスペーサをエッチングする工程を含む前記記載の半導体装置の製造方法である。
【００２４】
また、本発明の好ましい態様では、第１の柱状シリコン層の上部に不純物を注入せず、第１の柱状シリコン層の下部に第１の第２導電型シリコン層を形成する、前記記載の半導体装置の製造方法である。
【００２５】
また、本発明の好ましい態様では、第１の柱状シリコン層の側壁より、第１の柱状シリコン層の上部と第１の柱状シリコン層下部の第１の第２導電型シリコン層上に厚く第１の絶縁膜を堆積する工程と、エッチングにより、第１の柱状シリコン層の側壁の第１の絶縁膜をエッチングし、第１の柱状シリコン層の上部と第１の柱状シリコン層下部の第１の第２導電型シリコン層上に、後に形成されるゲート絶縁膜より厚い第１の絶縁膜を形成する工程と、を含む、前記記載の半導体装置の製造方法である。
【００２６】
また、本発明の好ましい態様では、酸化膜や窒化膜などのゲート絶縁膜を形成し、ゲート電極として第２のアモルファスシリコンあるいはポリシリコンを、第１の柱状シリコン層を埋め込むように成膜する工程と、化学機械研磨により第２のアモルファスシリコンあるいはポリシリコンを研磨し、ゲート電極の上面を平坦化する工程と、を含み、化学機械研磨において、第１のハードマスクの窒化膜を化学機械研磨のストッパーとして使用することにより、再現性よく化学機械研磨量を抑制する、前記記載の半導体装置の製造方法である。
【００２７】
また、本発明の好ましい態様では、ゲート電極である第２のアモルファスシリコンあるいはポリシリコンをエッチバックすることにより、所望のゲート長を持つゲート電極を形成する工程と、第１の酸化膜を堆積する工程と、を含み、この第１の酸化膜により、後工程において行われるウェット処理またはドライ処理からゲート電極上面が保護されるため、ゲート長の変動、つまりゲート長のばらつきやゲート電極上面からのゲート絶縁膜へのダメージを抑制する、前記記載の半導体装置の製造方法である。
【００２８】
また、本発明の好ましい態様では、第２の窒化膜を成膜する工程と、第２の窒化膜をエッチバックし、第１の酸化膜をエッチングすることにより第３の絶縁膜サイドウォールを形成する工程とを含み、反射防止膜層（ＢＡＲＣ層）及び第３のレジストを塗布し、リソグラフィーを用いて第３のレジストによりゲート配線パターンを形成し、第３のレジストをマスクとして、前記反射防止膜層（ＢＡＲＣ層）、及びゲート電極である第２のアモルファスシリコンあるいはポリシリコンをエッチングして、ゲート電極及びゲート配線パターンを形成する工程と、第１の絶縁膜の一部を、第１の柱状シリコン層下部の第１の第２導電型シリコン層の表面が露出するよう、ドライエッチングもしくはウェットエッチングにより除去し、第３のレジストと反射防止膜層を除去し、第４の酸化膜をゲート電極表面と第１の柱状シリコン層下部の第１の第２導電型シリコン層の表面に形成し、第１の柱状シリコン層上部の第１の窒化膜及び第２の窒化膜をエッチングにより除去する工程と、パッド酸化膜と第１の酸化膜と第４の酸化膜を除去する工程と、を含む、前記記載の半導体装置の製造方法である。
【００２９】
また、本発明の好ましい態様では、第３の窒化膜を成膜し、すなわち第２の絶縁膜を形成し、第３の窒化膜をエッチバックして、第１の柱状シリコン層の下部の第１の第２導電型シリコン層及び第１の柱状シリコン層の上部を露出し、ゲート電極の上部且つ第１の柱状シリコン層の上部側壁と、ゲート電極の側壁に第２の絶縁膜サイドウォールを形成、すなわち第２の絶縁膜をサイドウォール状に形成する工程と、不純物注入等により第１の柱状シリコン層の上部に第２導電型の不純物を導入し、第１の柱状シリコン層の上部に第２の第２導電型シリコン層を形成し、第１の第２導電型半導体層と第２の第２導電型半導体層との間に第１導電型半導体層を形成する工程と、ニッケル（Ｎｉ）もしくはコバルト（Ｃｏ）等の第１の金属膜をスパッタし、熱処理を加えることで、第１の柱状シリコン層の下部に形成した第１の第２導電型シリコン層と、第１の柱状シリコン層の上部に形成した第２の２導電型シリコン層の表面を金属と半導体の化合物化し、未反応の金属膜を除去することによって、第１の柱状シリコン層の下部に形成した第１の第２導電型シリコン層と、第１の柱状シリコン層の上部に形成した第２の第２導電型シリコン層上に金属と半導体の化合物を形成する工程と、を含む、前記記載の半導体装置の製造方法である。
【００３０】
また、本発明の好ましい態様では、窒化膜等コンタクトストッパーを成膜する工程と、層間膜として第３の酸化膜を成膜後、化学機械研磨により平坦化する工程と、第１の柱状シリコン層の上部に形成した第２の第２導電型シリコン層上に、エッチングによりコンタクト孔を形成する工程と、第１の柱状シリコン層の下部の第１の平面状シリコン層に形成した第１の第２導電型シリコン層上、ゲート電極上に、エッチングによりコンタクト孔を形成する工程と、コンタクトストッパーのそれぞれのコンタクト孔に対応する部分をエッチングする工程と、コンタクト孔にタンタル（Ｔａ）や窒化タンタル（ＴａＮ）や、チタン（Ｔｉ）や窒化チタン（ＴｉＮ）といったバリアメタルを成膜後、タングステン（Ｗ）や銅（Ｃｕ）及び銅を含む合金などのメタルをスパッタやめっきにより成膜して、化学機械研磨によってコンタクトプラグを形成する工程と、を含む前記記載の半導体装置の製造方法である。
【００３１】
また、本発明の好ましい態様では、基板上に形成された第１の平面状半導体層と、第１の平面状半導体層上に形成された第１の柱状半導体層と、第１の柱状半導体層の下部と第１の平面状半導体層に形成された第１の第２導電型半導体層と、第１の柱状半導体層の上部に形成された第２の第２導電型半導体層と、第１の柱状半導体層の下部と第１の平面状半導体層に形成された第１の第２導電型半導体層と第１の柱状半導体層の上部に形成された第２の第２導電型半導体層との間に形成された第１導電型半導体層と、第１の柱状半導体層の周囲に形成されたゲート絶縁膜およびゲート電極と、ゲート電極と第１の平面状半導体層の間に形成された第１の絶縁膜と、ゲート電極の上部且つ第１の柱状半導体層の上部側壁にサイドウォール状に形成された第２の絶縁膜と、ゲート電極の側壁にサイドウォール状に形成された第２の絶縁膜と、第１の平面状半導体層に形成した第１の第２導電型半導体層の上部表面と第１の柱状半導体層の上部に形成した第２の第２導電型半導体層の上部表面に形成された金属と半導体の化合物と、を含み、ゲート電極と第１の平面状半導体層の間に形成された第１の絶縁膜の厚さは、第１の柱状半導体層の周囲に形成されるゲート絶縁膜より厚いことを特徴とする半導体装置である。
【００３２】
また、本発明の好ましい態様では、基板上に形成された第１の平面状半導体層と、第１の平面状半導体層上に形成された第１の柱状半導体層と、第１の柱状半導体層の下部と第１の平面状半導体層に形成された第１の第２導電型半導体層と、第１の柱状半導体層の上部に形成された第２の第２導電型半導体層と、第１の柱状半導体層の下部と第１の平面状半導体層に形成された第１の第２導電型半導体層と第１の柱状半導体層の上部に形成された第２の第２導電型半導体層との間に形成された第１導電型半導体層と、第１の柱状半導体層の周囲に形成されたゲート絶縁膜およびゲート電極と、ゲート電極と第１の平面状半導体層の間に形成された第１の絶縁膜と、ゲート電極の上部且つ第１の柱状半導体層の上部側壁にサイドウォール状に形成された第２の絶縁膜と、ゲート電極の側壁にサイドウォール状に形成された第２の絶縁膜と、第１の平面状半導体層に形成した第１の第２導電型半導体層の上部表面と第１の柱状半導体層の上部に形成した第２の第２導電型半導体層の上部表面に形成された金属と半導体の化合物と、を含み、ゲート電極と第１の平面状半導体層の間に形成された第１の絶縁膜の厚さは、第１の柱状半導体層の周囲に形成されるゲート絶縁膜より厚いことを特徴とし、第１の柱状半導体層の中心から第１の平面状半導体層の端までの長さが、第１の柱状半導体層の中心から側壁までの長さと、ゲート絶縁膜の厚さと、ゲート電極の厚さと、ゲート電極の側壁にサイドウォール状に形成された第２の絶縁膜の厚さと、の和より大きいことを特徴とする半導体装置である。
【００３３】
また、本発明の好ましい態様では、基板上に形成された第１の平面状半導体層と、第１の平面状半導体層上に形成された第１の柱状半導体層と、第１の柱状半導体層の下部と第１の平面状半導体層に形成された第１の第２導電型半導体層と、第１の柱状半導体層の上部に形成された第２の第２導電型半導体層と、第１の柱状半導体層の下部と第１の平面状半導体層に形成された第１の第２導電型半導体層と第１の柱状半導体層の上部に形成された第２の第２導電型半導体層との間に形成された第１導電型半導体層と、第１の柱状半導体層の周囲に形成されたゲート絶縁膜およびゲート電極と、ゲート電極と第１の平面状半導体層の間に形成された第１の絶縁膜と、ゲート電極の上部且つ第１の柱状半導体層の上部側壁にサイドウォール状に形成された第２の絶縁膜と、ゲート電極の側壁にサイドウォール状に形成された第２の絶縁膜と、第１の平面状半導体層に形成した第１の第２導電型半導体層の上部表面と第１の柱状半導体層の上部に形成した第２の第２導電型半導体層の上部表面に形成された金属と半導体の化合物と、を含み、ゲート電極と第１の平面状半導体層の間に形成された第１の絶縁膜の厚さは、第１の柱状半導体層の周囲に形成されるゲート絶縁膜より厚いことを特徴とし、ゲート電極の厚さが、ゲート電極の上部且つ第１の柱状半導体層の上部側壁にサイドウォール状に形成された第２の絶縁膜の厚さより大きいことを特徴とする半導体装置である。
【発明の効果】
【００３４】
本発明では、基板上に第１の柱状半導体層を形成し、第１の柱状半導体層の下部の基板の上部に第１の平面状半導体層を形成する工程と、第１の柱状半導体層の下部と第１の平面状半導体層に第１の第２導電型半導体層を形成する工程と、第１の柱状半導体層の底部及び第１の平面状半導体層上に第１の絶縁膜を形成する工程と、第１の柱状半導体層の周囲にゲート絶縁膜およびゲート電極を形成する工程と、ゲート電極の上部且つ第１の柱状半導体層の上部側壁と、ゲート電極の側壁に第２の絶縁膜をサイドウォール状に形成する工程と、第１の柱状半導体層の上部に第２の第２導電型半導体層を形成し、第１の第２導電型半導体層と第２の第２導電型半導体層との間に第１導電型半導体層を形成する工程と、第１の第２導電型半導体層の上部表面と、第２の第２導電型半導体層の上部表面に金属と半導体の化合物を形成する工程と、を含み、第１の絶縁膜の厚さは、第１の柱状半導体層の周囲に形成されるゲート絶縁膜より厚いことを特徴とする半導体装置の製造方法により、ソース、ドレイン、ゲート電極の低抵抗化のための構造と寄生容量を低減するための構造と所望のゲート長、ソース、ドレイン形状と柱状半導体の直径が得られるＳＧＴの製造方法を提供する。
【００３５】
また、本発明では、第１の柱状半導体層の中心から第１の平面状半導体層の端までの長さは、第１の柱状半導体層の中心から側壁までの長さと、ゲート絶縁膜の厚さと、ゲート電極の厚さと、ゲート電極の側壁にサイドウォール状に形成した第２の絶縁膜の厚さと、の和より大きい、ことを特徴とすることにより、第１の柱状半導体層の下部の第１の平面状半導体層に形成した第１の第２導電型半導体層に金属と半導体の化合物を形成することができ、第１の柱状半導体層の下部の第１の平面状半導体層に形成した第１の第２導電型半導体層を低抵抗化することができる。
【００３６】
また、本発明では、ゲート電極の厚さは、ゲート電極の上部且つ第１の柱状半導体層の上部側壁にサイドウォール状に形成した第２の絶縁膜の厚さより大きいことにより、ゲート電極に金属と半導体の化合物を形成する場合、ゲート電極に金属と半導体の化合物を形成することができ、ゲート電極を低抵抗化することができる。
【００３７】
また、本発明では、シリコン基板上に、パッド酸化膜を成膜する工程と、第１の柱状シリコン層を形成時にマスクとして用いる第１の窒化膜を成膜する工程と、第１の窒化膜上に第１のアモルファスシリコンもしくはポリシリコンを形成する工程と、第１のレジストを塗布し、リソグラフィーを用いてレジストにより第１の柱状シリコン層のパターンを形成し、第１のアモルファスシリコンあるいはポリシリコンをエッチングし、第１の窒化膜をエッチングし、第１のハードマスクを形成する工程と、を含むことにより、後に行われるドライエッチングの終点検出を行い、第１の柱状シリコン層の高さを制御することができる。
【００３８】
また、本発明では、第１のハードマスクをマスクとして、第１の柱状シリコン層をドライエッチングにより形成する工程により、第１のハードマスクのアモルファスシリコンあるいはポリシリコンマスクが全てエッチングされ、ドライエッチング装置において検出することが可能なプラズマ発光強度が変化し、このプラズマ発光強度の変化を検出することにより、ドライエッチングの終点検出を行い、第１の柱状シリコン層の高さを制御することができる。
【００３９】
また、本発明では、第１のハードマスクのアモルファスシリコンあるいはポリシリコンマスクの厚さは、第１の柱状シリコン層の高さより小さいことにより、ドライエッチングの終点検出を行うことができる。
【００４０】
また、本発明では、チャネル部となる第１の柱状シリコン層の側壁の凹凸の緩和や、ドライエッチング中にカーボンなどが打ち込まれたシリコン表面の除去と、次工程のドライエッチング時に生じる副生成物等の汚染から第１の柱状シリコン層を保護するため、第１の柱状シリコン層を犠牲酸化する工程により、チャネル部となる第１の柱状シリコン層の側壁の凹凸の緩和や、ドライエッチング中にカーボンなどが打ち込まれたシリコン表面の除去と、次工程のドライエッチング時に生じる副生成物等の汚染から第１の柱状シリコン層を保護することができる。
【００４１】
また、本発明では、第２のレジストを塗布し、リソグラフィーを用いて第２のレジストにより第１の柱状シリコン層の下部に、第１の平面状シリコン層のパターンを形成する工程と、シリコン基板をエッチングし、第１の平面状シリコン層を形成し、第２のレジストを除去する工程と、を含むことにより、素子分離を行うことができる。
【００４２】
また、本発明では、酸化膜を堆積し、平坦化を行い、平面状シリコン層の上部を露出するよう酸化膜をエッチングする工程と、を含むことにより、素子分離を行うことができる。
【００４３】
また、本発明では、第１の柱状シリコン層の側壁にオフセットスペーサを形成する工程と、を含むことにより、注入時に第１の柱状シリコン層の側壁から不純物が打ち込まれることを防ぐことができる。
【００４４】
また、本発明では、不純物注入等により第１の平面状シリコン層に第２導電型の不純物を導入し、その後オフセットスペーサをエッチングすることにより、第１の柱状シリコン層の下部と第１の平面状シリコン層に第１の第２導電型シリコン層を形成することができる。
【００４５】
また、本発明では、第１の柱状シリコン層の上部に不純物を注入せず、第１の柱状シリコン層の下部に第１の第２導電型シリコン層を形成することにより、第１の柱状シリコン層上部と、第１の柱状シリコン層の下部の第１の平面状シリコン層の注入条件を容易に最適化できるため、ショートチャネル効果を抑制しリーク電流を抑制することができる。
【００４６】
また、本発明では、第１の柱状シリコン層の側壁より、第１の柱状シリコン層の上部と第１の柱状シリコン層下部の第１の第２導電型シリコン層上に厚く第１の絶縁膜を堆積する工程と、エッチングにより、第１の柱状シリコン層の側壁の第１の絶縁膜をエッチングし、第１の柱状シリコン層の上部と第１の柱状シリコン層下部の第１の第２導電型シリコン層上に、後に形成されるゲート絶縁膜より厚い第１の絶縁膜を形成する工程と、を含むことにより、ゲート、ソース間の寄生容量を低減することができる。
【００４７】
また、本発明では、酸化膜や窒化膜などのゲート絶縁膜を形成し、ゲート電極として第２のアモルファスシリコンあるいはポリシリコンを、第１の柱状シリコン層を埋め込むように成膜する工程と、化学機械研磨により第２のアモルファスシリコンあるいはポリシリコンを研磨し、ゲート電極の上面を平坦化する工程と、を含むことにより、化学機械研磨において、第１のハードマスクの窒化膜を化学機械研磨のストッパーとして使用することにより、再現性よく化学機械研磨量を抑制することができる。
【００４８】
また、本発明では、ゲート電極である第２のアモルファスシリコンあるいはポリシリコンをエッチバックすることにより、所望のゲート長を持つゲート電極を形成する工程と、第１の酸化膜を堆積する工程と、を含むことにより、この第１の酸化膜により、後工程において行われるウェット処理またはドライ処理からゲート電極上面が保護されるため、ゲート長の変動、つまりゲート長のばらつきやゲート電極上面からのゲート絶縁膜へのダメージを抑制することができる。
【００４９】
また、本発明では、第２の窒化膜を成膜する工程と、第２の窒化膜をエッチバックし、第１の酸化膜をエッチングすることにより第３の絶縁膜サイドウォールを形成する工程とを含み、反射防止膜層（ＢＡＲＣ層）及び第３のレジストを塗布し、リソグラフィーを用いて第３のレジストによりゲート配線パターンを形成し、第３のレジストをマスクとして、前記反射防止膜層（ＢＡＲＣ層）、及びゲート電極である第２のアモルファスシリコンあるいはポリシリコンをエッチングして、ゲート電極及びゲート配線パターンを形成する工程と、第１の絶縁膜の一部を、第１の柱状シリコン層下部の第１の第２導電型シリコン層の表面が露出するよう、ドライエッチングもしくはウェットエッチングにより除去し、第３のレジストと反射防止膜層を除去し、第４の酸化膜をゲート電極表面と第１の柱状シリコン層下部の第１の第２導電型シリコン層の表面に形成し、第１の柱状シリコン層上部の第１の窒化膜及び第２の窒化膜をエッチングにより除去する工程と、パッド酸化膜と第１の酸化膜と第４の酸化膜を除去する工程と、を含むことにより、第１の柱状シリコン層の周りにゲート電極を形成できる。
【００５０】
また、本発明では、第３の窒化膜を成膜し、すなわち第２の絶縁膜を形成し、第３の窒化膜をエッチバックして、第１の柱状シリコン層の下部の第１の第２導電型シリコン層及び第１の柱状シリコン層の上部を露出し、ゲート電極の上部且つ第１の柱状シリコン層の上部側壁と、ゲート電極の側壁に第２の絶縁膜サイドウォールを形成、すなわち第２の絶縁膜をサイドウォール状に形成する工程と、不純物注入等により第１の柱状シリコン層の上部に第２導電型の不純物を導入し、第１の柱状シリコン層の上部に第２の第２導電型シリコン層を形成し、第１の第２導電型半導体層と第２の第２導電型半導体層との間に第１導電型半導体層を形成する工程と、ニッケル（Ｎｉ）もしくはコバルト（Ｃｏ）等の第１の金属膜をスパッタし、熱処理を加えることで、第１の柱状シリコン層の下部に形成した第１の第２導電型シリコン層と、第１の柱状シリコン層の上部に形成した第２の２導電型シリコン層の表面を金属と半導体の化合物化し、未反応の金属膜を除去することによって、第１の柱状シリコン層の下部に形成した第１の第２導電型シリコン層と、第１の柱状シリコン層の上部に形成した第２の第２導電型シリコン層上に金属と半導体の化合物を形成する工程と、を含むことにより、第２の絶縁膜サイドウォールにより、ゲート電極と第１の柱状シリコン層の下部に形成した第１の第２導電型シリコン層及び第１の柱状シリコン層の上部に形成した第２の第２導電型シリコン層が分離されるため、金属と半導体の化合物によるゲート電極と第１の柱状シリコン層の下部に形成した第１の第２導電型シリコン層及び第１の柱状シリコン層の上部に形成した第２の第２導電型シリコン層の短絡を防止でき、第１の柱状シリコン層上部の側壁を第２の絶縁膜サイドウォールで覆うことにより、第１の柱状シリコン層の側壁からの金属と半導体の化合物化を制御することができる。
【００５１】
また、本発明では、窒化膜等コンタクトストッパーを成膜する工程と、層間膜として第３の酸化膜を成膜後、化学機械研磨により平坦化する工程と、第１の柱状シリコン層の上部に形成した第２の第２導電型シリコン層上に、エッチングによりコンタクト孔を形成する工程と、第１の柱状シリコン層の下部の第１の平面状シリコン層に形成した第１の第２導電型シリコン層上、ゲート電極に、エッチングによりコンタクト孔を形成する工程と、コンタクトストッパーのそれぞれのコンタクト孔に対応する部分をエッチングする工程と、コンタクト孔にタンタル（Ｔａ）や窒化タンタル（ＴａＮ）や、チタン（Ｔｉ）や窒化チタン（ＴｉＮ）といったバリアメタルを成膜後、タングステン（Ｗ）や銅（Ｃｕ）及び銅を含む合金などのメタルをスパッタやめっきにより成膜して、化学機械研磨によってコンタクトプラグを形成する工程と、を含むことにより、コンタクトの低抵抗化ができる。
【００５２】
また、本発明では、基板上に形成された第１の平面状半導体層と、第１の平面状半導体層上に形成された第１の柱状半導体層と、第１の柱状半導体層の下部と第１の平面状半導体層に形成された第１の第２導電型半導体層と、第１の柱状半導体層の上部に形成された第２の第２導電型半導体層と、第１の柱状半導体層の下部と第１の平面状半導体層に形成された第１の第２導電型半導体層と第１の柱状半導体層の上部に形成された第２の第２導電型半導体層との間に形成された第１導電型半導体層と、第１の柱状半導体層の周囲に形成されたゲート絶縁膜およびゲート電極と、ゲート電極と第１の平面状半導体層の間に形成された第１の絶縁膜と、ゲート電極の上部且つ第１の柱状半導体層の上部側壁にサイドウォール状に形成された第２の絶縁膜と、ゲート電極の側壁にサイドウォール状に形成された第２の絶縁膜と、第１の平面状半導体層に形成した第１の第２導電型半導体層の上部表面と第１の柱状半導体層の上部に形成した第２の第２導電型半導体層の上部表面に形成された金属と半導体の化合物と、を含み、ゲート電極と第１の平面状半導体層の間に形成された第１の絶縁膜の厚さは、第１の柱状半導体層の周囲に形成されるゲート絶縁膜より厚いことを特徴とすることにより、第１の柱状半導体層の下部の第１の平面状半導体層に形成された第１の第２導電型半導体層、ゲート電極、第１の柱状半導体層の上部に形成した第２の第２導電型半導体層それぞれに異なる電圧を印加でき、第１の柱状半導体層の下部の第１の平面状半導体層に形成した第１の第２導電型半導体層、第１の柱状半導体層の上部に形成した第２の第２導電型半導体層を低抵抗化し、また、ゲート、ソース間の寄生容量を低減することができる。
【００５３】
また、本発明では、基板上に形成された第１の平面状半導体層と、第１の平面状半導体層上に形成された第１の柱状半導体層と、第１の柱状半導体層の下部と第１の平面状半導体層に形成された第１の第２導電型半導体層と、第１の柱状半導体層の上部に形成された第２の第２導電型半導体層と、第１の柱状半導体層の下部と第１の平面状半導体層に形成された第１の第２導電型半導体層と第１の柱状半導体層の上部に形成された第２の第２導電型半導体層との間に形成された第１導電型半導体層と、第１の柱状半導体層の周囲に形成されたゲート絶縁膜およびゲート電極と、ゲート電極と第１の平面状半導体層の間に形成された第１の絶縁膜と、ゲート電極の上部且つ第１の柱状半導体層の上部側壁にサイドウォール状に形成された第２の絶縁膜と、ゲート電極の側壁にサイドウォール状に形成された第２の絶縁膜と、第１の平面状半導体層に形成した第１の第２導電型半導体層の上部表面と第１の柱状半導体層の上部に形成した第２の第２導電型半導体層の上部表面に形成された金属と半導体の化合物と、を含み、ゲート電極と第１の平面状半導体層の間に形成された第１の絶縁膜の厚さは、第１の柱状半導体層の周囲に形成されるゲート絶縁膜より厚いことを特徴とし、第１の柱状半導体層の中心から第１の平面状半導体層の端までの長さが、第１の柱状半導体層の中心から側壁までの長さと、ゲート絶縁膜の厚さと、ゲート電極の厚さと、ゲート電極の側壁にサイドウォール状に形成された第２の絶縁膜の厚さと、の和より大きいことにより、第１の柱状半導体層の下部の第１の平面状半導体層に形成された第１の第２導電型半導体層に金属と半導体の化合物を形成することができ、第１の柱状半導体層の下部の第１の平面状半導体層に形成された第１の第２導電型半導体層を低抵抗化することができる。
【００５４】
また、本発明では、基板上に形成された第１の平面状半導体層と、第１の平面状半導体層上に形成された第１の柱状半導体層と、第１の柱状半導体層の下部と第１の平面状半導体層に形成された第１の第２導電型半導体層と、第１の柱状半導体層の上部に形成された第２の第２導電型半導体層と、第１の柱状半導体層の下部と第１の平面状半導体層に形成された第１の第２導電型半導体層と第１の柱状半導体層の上部に形成された第２の第２導電型半導体層との間に形成された第１導電型半導体層と、第１の柱状半導体層の周囲に形成されたゲート絶縁膜およびゲート電極と、ゲート電極と第１の平面状半導体層の間に形成された第１の絶縁膜と、ゲート電極の上部且つ第１の柱状半導体層の上部側壁にサイドウォール状に形成された第２の絶縁膜と、ゲート電極の側壁にサイドウォール状に形成された第２の絶縁膜と、第１の平面状半導体層に形成した第１の第２導電型半導体層の上部表面と第１の柱状半導体層の上部に形成した第２の第２導電型半導体層の上部表面に形成された金属と半導体の化合物と、を含み、ゲート電極と第１の平面状半導体層の間に形成された第１の絶縁膜の厚さは、第１の柱状半導体層の周囲に形成されるゲート絶縁膜より厚いことを特徴とし、ゲート電極の厚さが、ゲート電極の上部且つ第１の柱状半導体層の上部側壁にサイドウォール状に形成された第２の絶縁膜の厚さより大きいことにより、ゲート電極に金属と半導体の化合物を形成する場合、ゲート電極に金属と半導体の化合物を形成することができ、ゲート電極を低抵抗化することができる。
【図面の簡単な説明】
【００５５】
【図１】（ａ）はこの発明に係る半導体装置の製造例を示す平面図、（ｂ）はこの発明に係る半導体装置の製造例を示すＡ−Ａ’断面工程図である。
【図２】（ａ）はこの発明に係る半導体装置の製造例を示す平面図、（ｂ）はこの発明に係る半導体装置の製造例を示すＡ−Ａ’断面工程図である。
【図３】（ａ）はこの発明に係る半導体装置の製造例を示す平面図、（ｂ）はこの発明に係る半導体装置の製造例を示すＡ−Ａ’断面工程図である。
【図４】（ａ）はこの発明に係る半導体装置の製造例を示す平面図、（ｂ）はこの発明に係る半導体装置の製造例を示すＡ−Ａ’断面工程図である。
【図５】（ａ）はこの発明に係る半導体装置の製造例を示す平面図、（ｂ）はこの発明に係る半導体装置の製造例を示すＡ−Ａ’断面工程図である。
【図６】（ａ）はこの発明に係る半導体装置の製造例を示す平面図、（ｂ）はこの発明に係る半導体装置の製造例を示すＡ−Ａ’断面工程図である。
【図７】（ａ）はこの発明に係る半導体装置の製造例を示す平面図、（ｂ）はこの発明に係る半導体装置の製造例を示すＡ−Ａ’断面工程図である。
【図８】（ａ）はこの発明に係る半導体装置の製造例を示す平面図、（ｂ）はこの発明に係る半導体装置の製造例を示すＡ−Ａ’断面工程図である。
【図９】（ａ）はこの発明に係る半導体装置の製造例を示す平面図、（ｂ）はこの発明に係る半導体装置の製造例を示すＡ−Ａ’断面工程図である。
【図１０】（ａ）はこの発明に係る半導体装置の製造例を示す平面図、（ｂ）はこの発明に係る半導体装置の製造例を示すＡ−Ａ’断面工程図である。
【図１１】（ａ）はこの発明に係る半導体装置の製造例を示す平面図、（ｂ）はこの発明に係る半導体装置の製造例を示すＡ−Ａ’断面工程図である。
【図１２】（ａ）はこの発明に係る半導体装置の製造例を示す平面図、（ｂ）はこの発明に係る半導体装置の製造例を示すＡ−Ａ’断面工程図である。
【図１３】（ａ）はこの発明に係る半導体装置の製造例を示す平面図、（ｂ）はこの発明に係る半導体装置の製造例を示すＡ−Ａ’断面工程図である。
【図１４】（ａ）はこの発明に係る半導体装置の製造例を示す平面図、（ｂ）はこの発明に係る半導体装置の製造例を示すＡ−Ａ’断面工程図である。
【図１５】（ａ）はこの発明に係る半導体装置の製造例を示す平面図、（ｂ）はこの発明に係る半導体装置の製造例を示すＡ−Ａ’断面工程図である。
【図１６】（ａ）はこの発明に係る半導体装置の製造例を示す平面図、（ｂ）はこの発明に係る半導体装置の製造例を示すＡ−Ａ’断面工程図である。
【図１７】（ａ）はこの発明に係る半導体装置の製造例を示す平面図、（ｂ）はこの発明に係る半導体装置の製造例を示すＡ−Ａ’断面工程図である。
【図１８】（ａ）はこの発明に係る半導体装置の製造例を示す平面図、（ｂ）はこの発明に係る半導体装置の製造例を示すＡ−Ａ’断面工程図である。
【図１９】（ａ）はこの発明に係る半導体装置の製造例を示す平面図、（ｂ）はこの発明に係る半導体装置の製造例を示すＡ−Ａ’断面工程図である。
【図２０】（ａ）はこの発明に係る半導体装置の製造例を示す平面図、（ｂ）はこの発明に係る半導体装置の製造例を示すＡ−Ａ’断面工程図である。
【図２１】（ａ）はこの発明に係る半導体装置の製造例を示す平面図、（ｂ）はこの発明に係る半導体装置の製造例を示すＡ−Ａ’断面工程図である。
【図２２】（ａ）はこの発明に係る半導体装置の製造例を示す平面図、（ｂ）はこの発明に係る半導体装置の製造例を示すＡ−Ａ’断面工程図である。
【図２３】（ａ）はこの発明に係る半導体装置の製造例を示す平面図、（ｂ）はこの発明に係る半導体装置の製造例を示すＡ−Ａ’断面工程図である。
【図２４】（ａ）はこの発明に係る半導体装置の製造例を示す平面図、（ｂ）はこの発明に係る半導体装置の製造例を示すＡ−Ａ’断面工程図である。
【図２５】（ａ）はこの発明に係る半導体装置の製造例を示す平面図、（ｂ）はこの発明に係る半導体装置の製造例を示すＡ−Ａ’断面工程図である。
【図２６】（ａ）はこの発明に係る半導体装置の製造例を示す平面図、（ｂ）はこの発明に係る半導体装置の製造例を示すＡ−Ａ’断面工程図である。
【図２７】（ａ）はこの発明に係る半導体装置の製造例を示す平面図、（ｂ）はこの発明に係る半導体装置の製造例を示すＡ−Ａ’断面工程図である。
【図２８】（ａ）はこの発明に係る半導体装置の製造例を示す平面図、（ｂ）はこの発明に係る半導体装置の製造例を示すＡ−Ａ’断面工程図である。
【図２９】（ａ）はこの発明に係る半導体装置の製造例を示す平面図、（ｂ）はこの発明に係る半導体装置の製造例を示すＡ−Ａ’断面工程図である。
【図３０】（ａ）はこの発明に係る半導体装置の製造例を示す平面図、（ｂ）はこの発明に係る半導体装置の製造例を示すＡ−Ａ’断面工程図である。
【図３１】（ａ）はこの発明に係る半導体装置の製造例を示す平面図、（ｂ）はこの発明に係る半導体装置の製造例を示すＡ−Ａ’断面工程図である。
【図３２】（ａ）はこの発明に係る半導体装置の製造例を示す平面図、（ｂ）はこの発明に係る半導体装置の製造例を示すＡ−Ａ’断面工程図である。
【図３３】（ａ）はこの発明に係る半導体装置の製造例を示す平面図、（ｂ）はこの発明に係る半導体装置の製造例を示すＡ−Ａ’断面工程図である。
【図３４】（ａ）はこの発明に係る半導体装置の製造例を示す平面図、（ｂ）はこの発明に係る半導体装置の製造例を示すＡ−Ａ’断面工程図である。
【図３５】（ａ）はこの発明に係る半導体装置の製造例を示す平面図、（ｂ）はこの発明に係る半導体装置の製造例を示すＡ−Ａ’断面工程図である。
【図３６】（ａ）はこの発明に係る半導体装置の製造例を示す平面図、（ｂ）はこの発明に係る半導体装置の製造例を示すＡ−Ａ’断面工程図である。
【図３７】（ａ）はこの発明に係る半導体装置の製造例を示す平面図、（ｂ）はこの発明に係る半導体装置の製造例を示すＡ−Ａ’断面工程図である。
【図３８】（ａ）はこの発明に係る半導体装置の製造例を示す平面図、（ｂ）はこの発明に係る半導体装置の製造例を示すＡ−Ａ’断面工程図である。
【図３９】（ａ）はこの発明に係る半導体装置の製造例を示す平面図、（ｂ）はこの発明に係る半導体装置の製造例を示すＡ−Ａ’断面工程図である。
【図４０】（ａ）はこの発明に係る半導体装置の製造例を示す平面図、（ｂ）はこの発明に係る半導体装置の製造例を示すＡ−Ａ’断面工程図である。
【図４１】（ａ）はこの発明に係る半導体装置の製造例を示す平面図、（ｂ）はこの発明に係る半導体装置の製造例を示すＡ−Ａ’断面工程図である。
【図４２】図４１（ａ）のＢ−Ｂ’断面図である。
【発明を実施するための形態】
【００５６】
図４１（ａ）は、本発明を用いて形成されたＮＭＯＳ ＳＧＴの平面図であり、図４１（ｂ）は、図４１（ａ）のカットラインＡ−Ａ'に沿った断面図である。以下に図４１を参照して、本発明を用いて形成されたＮＭＯＳ ＳＧＴについて説明する。基板であるシリコン基板１１０上に、第１の平面状半導体層である第１の平面状シリコン層１１２が形成され、第１の平面状シリコン層１１２上に第１の柱状半導体層である第１の柱状シリコン層１１３が形成され、第１の柱状シリコン層１１３の下部と第１の平面状シリコン層１１２には、第１の第２導電型半導体層であるソース拡散層２００が形成され、柱状シリコン層１１３の上部には第２の第２導電型半導体層であるドレイン拡散層２０１が形成されている。
【００５７】
第１の柱状シリコン層１１３の下部と第１の平面状シリコン層１１２に形成されたソース拡散層２００と柱状シリコン層１１３の上部に形成されたドレイン拡散層２０１の間に第１導電型半導体層であるボディ３０９が形成されている。第１の柱状シリコン層１１３の周囲にゲート絶縁膜１２４およびゲート電極１４１が形成されている。
【００５８】
また、ゲート電極１４１とソース拡散層２００の間には、ゲート絶縁膜より厚い酸化膜すなわち第１の絶縁膜３０３が形成されている。ゲート電極１４１とソース拡散層２００の間に、ゲート絶縁膜より厚い酸化膜すなわち第１の絶縁膜を形成することにより、ゲート、ソース間の寄生容量を低減することができる。
【００５９】
ゲート電極１４１の上部且つ第１の柱状シリコン層１１３の上部側壁にサイドウォール状に形成された第２の絶縁膜すなわち第２の絶縁膜サイドウォール１３４が形成され、ゲート電極の側壁にサイドウォール状に形成された第２の絶縁膜すなわち第２の絶縁膜サイドウォール１３３が形成されている。ソース拡散層２００の上部表面に金属と半導体の化合物１５３が形成され、ドレイン拡散層２０１の上部表面に金属と半導体の化合物１５２が形成されている。
【００６０】
ソース拡散層２００上にはコンタクト１７４が形成され、ドレイン拡散層２０１上にはコンタクト１７３が形成され、ゲート電極１４１aより延在するゲート配線１４１ｂ上にはコンタクト１７２が形成されている。
【００６１】
図４２は図４１（ａ）のカットラインＢ−Ｂ'に沿った断面図である。ソース領域を低抵抗化するためにはソース領域に金属と半導体の化合物１５３を形成することが必要である。そのため、ソース拡散層２００に金属と半導体の化合物を形成するためには以下の条件が必要である。
Ｗａ＞Ｗｐ＋Ｗｏｘ＋Ｗｇ＋Ｗｓ  式（１）
ここでWaは第１の柱状シリコン層１１３の中心からソース拡散層の端までの長さ、Wpは柱状シリコン層１１３の中心から側壁までの長さ、Woxはゲート酸化膜１２４の厚さ、Wgはゲート電極１４１の幅、Wsは第２の絶縁膜サイドウォール１３３の幅、すなわち第２の絶縁膜の幅である。
【００６２】
ゲート電極１４１を低抵抗化するためにはゲート電極１４１に金属と半導体の化合物１５１を形成することが必要である。そのため、ゲート電極１４１に金属と半導体の化合物１５１を形成するためには以下の条件が必要である。
Ｗｇ＞Ｗｓ  式（２）
ここでＷｇはゲート電極１４１の幅、Ｗｓは第２の絶縁膜サイドウォール１３４の幅、すなわち第２の絶縁膜の幅である。上記条件を満たす構造を用いることにより、ソース、ドレイン、ゲート電極の寄生抵抗を低減し、オン電流を大きくすることができる。
ソース拡散層をＧＮＤ電位に接続し、ドレイン拡散層をＶｃｃ電位に接続し、ゲート電極に０〜Ｖｃｃの電位を与えることにより上記ＳＧＴはトランジスタ動作を行う。
また、第１の柱状シリコン層の上部に形成される拡散層がソース拡散層であり、第１の柱状シリコン層下部に形成される拡散層がドレイン拡散層でもよい。
【００６３】
以下に本発明のＳＧＴを形成するための製造方法の一例を図１〜図４１を参照して説明する。なお、これらの図面では、同一の構成要素に対しては同一の符号が付されている。図１〜図４１は、この発明に係るＳＧＴの製造例を示している。（ａ）は平面図、（ｂ）はＡ−Ａ’の断面図を示している。
【００６４】
図１を参照して、シリコン基板１１０上にパッド酸化膜１２１を成膜する。
【００６５】
図２を参照して、第１の窒化膜１３０成膜し、続いて第１のアモルファスシリコンもしくはポリシリコン１４０を成膜する。
【００６６】
図３を参照して、第１のレジスト３０１を塗布し、リソグラフィーを用いてレジストにより第１の柱状シリコン層パターンを形成する。
【００６７】
図４を参照して、第１のアモルファスシリコンもしくはポリシリコン１４０をエッチングし、第１の窒化膜１３０をエッチングし、第１のハードマスクを作成し、パッド酸化膜１２１をエッチングする。
【００６８】
図５を参照して、第１のレジストを除去する。
【００６９】
図６を参照して、第１のハードマスクである第１の窒化膜１３０及び第１のアモルファスシリコンあるいはポリシリコン１４０をマスクにして、第１の柱状シリコン層１１３をドライエッチングにより形成する。ドライエッチング時には、第１のハードマスクのアモルファスシリコンあるいはポリシリコン１４０もエッチングされ、第１のアモルファスシリコンあるいはポリシリコン１４０が全てエッチングされると、ドライエッチング装置において検出することが可能なプラズマ発光強度が変化するため、このプラズマ発光強度の変化を検出することにより、エッチングの終点検出が可能になり、エッチングレートによらず安定して第１の柱状シリコン層１１３の高さを制御することができる。
【００７０】
上記の終点検出方法を用いるためには、第１の柱状シリコン層ドライエッチング前のアモルファスシリコンあるいはポリシリコン１４０の膜厚が、柱状シリコン層の高さより小さく形成されている必要がある。
【００７１】
図７を参照して、チャネル部となる第１の柱状シリコン層１１３の側壁の凹凸の緩和や、ドライエッチング中にカーボンなどが打ち込まれたシリコン表面の除去のため、第１の柱状シリコン層１１３及びシリコン基板１１０表面を犠牲酸化し、犠牲酸化膜１２３を形成する。
【００７２】
図８を参照して、第２のレジスト１５０を塗布し、リソグラフィーを用いて第２のレジストにより第１の平面状シリコン層のパターンを形成する。このときに、柱状シリコン層１１３及びシリコン基板１１０上には上記の犠牲酸化により形成された犠牲酸化膜１２３により、次工程のドライエッチング時に生じる副生成物等の汚染からシリコン表面が保護される。
【００７３】
図９を参照して、シリコン基板１１０をドライエッチングにより加工して、第１の平面状シリコン層１１２を形成する。
【００７４】
図１０を参照して、第２のレジストを除去する。
【００７５】
図１１を参照して、埋め込み酸化膜１２０を堆積し、平坦化を行う。
【００７６】
図１２を参照して、平坦化を行った埋め込み酸化膜１２０をエッチングし、第１の平面状シリコン層１１２を露出する。
【００７７】
図１３を参照して、注入時に第１の柱状シリコン層１１３の側壁から不純物が打ち込まれないために、オフセットスペーサ３０７を形成する。
【００７８】
図１４を参照して、第１の平面状シリコン層１１２に砒素やリンといった不純物を注入し、第１の柱状シリコン層１１３下部と第１の平面状シリコン層１１２に第２導電型シリコン層であるソース拡散層２００を形成する。
【００７９】
また、本工程においては第１の柱状シリコン層１１３上に形成される第１の窒化膜１３０により、第１の柱状シリコン層１１３の上部への注入は行われない。上記のように第１の平面状シリコン層に形成されるソース拡散層と第１の柱状シリコン層上部に形成されるドレイン拡散層への注入を別々に行うことにより、それぞれの注入条件を容易に最適化できるため、ショートチャネル効果を抑制しリーク電流を抑制することができる。
【００８０】
図１５を参照して、オフセットスペーサ３０７をエッチングする。
【００８１】
図１６を参照して、酸化膜などの第１の絶縁膜を堆積する。第１の柱状シリコン層の底部、ソース拡散層上、第１の柱状シリコン層上部に厚く絶縁膜を堆積し、第１の柱状シリコン層の側壁に薄く絶縁膜を堆積する。
【００８２】
図１７を参照して、エッチングにより、第１の柱状シリコン層の側壁の酸化膜などの第１の絶縁膜をエッチングする。エッチングは等方性エッチングが好ましい。第１の柱状シリコン層の底部、ソース拡散層上、第１の柱状シリコン層上部に厚く絶縁膜を堆積し、第１の柱状シリコン層の側壁に薄く絶縁膜を堆積したため、第１の柱状シリコン層の側壁の絶縁膜をエッチングした後も、第１の柱状シリコン層の底部ソース拡散層上に第１の絶縁膜３０３が、第１の柱状シリコン層上部に絶縁膜３０６が残る。この絶縁膜が、後に形成されるゲート電極とソース拡散層の間に、ゲート絶縁膜より厚い第１の絶縁膜３０３となる。この第１の絶縁膜により後に形成されるゲート、ソース間の寄生容量を低減することができる。このゲート電極と第１の平面状シリコン層の間に形成されることとなる第１の絶縁膜は、絶縁膜を堆積し、平坦化し、エッチバックを行うことで形成してもよい。
【００８３】
図１８を参照して、酸化膜やシリコン酸窒化膜などのゲート絶縁膜１２４を形成する。
【００８４】
図１９を参照して、ゲート導電膜である第２のアモルファスシリコンあるいはポリシリコン１４１を、第１の柱状シリコン層１１３を埋め込むように成膜する。
【００８５】
図２０を参照して、ＣＭＰ（化学機械研磨）により第２のアモルファスシリコンあるいはポリシリコン１４１を研磨し、ゲート導電膜の上面を平坦化する。ＣＭＰにおいて、第１のハードマスクである窒化膜１３０をＣＭＰのストッパーとして使用することにより、再現性よくＣＭＰ研磨量を制御することができる。
【００８６】
図２１を参照して、ゲート導電膜である第２のアモルファスシリコンあるいはポリシリコン１４１をエッチバックすることにより、ゲート長を決定する。
【００８７】
図２２を参照して、第１の酸化膜１２５を堆積し、第２の窒化膜１３１を堆積する。この第１の酸化膜１２５により、後工程において行われるウェット処理またはドライ処理からゲート電極上面が保護されるため、ゲート長の変動、つまりゲート長のばらつきやゲート電極上面からのゲート絶縁膜１２４へのダメージを抑制することができる。
【００８８】
図２３を参照して、第２の窒化膜１３１をエッチバックすることにより第３の絶縁膜サイドウォールを形成する。このとき、第１の酸化膜１２５もエッチングされる。第３の絶縁膜サイドウォールの膜厚がゲート電極の膜厚となるため、第２の窒化膜１３１の成膜膜厚及びエッチバック条件を調整することによって、所望の膜厚のゲート電極を形成することができる。
【００８９】
図２４を参照して、ゲート導電膜である第２のアモルファスシリコンあるいはポリシリコン１４１にリン（Ｐ）などの不純物を注入する。
【００９０】
図２５を参照して、ＢＡＲＣ層１６１及び第３のレジスト１６０を塗布し、リソグラフィーを用いて第３のレジスト１６０によりゲート配線パターンを形成する。
【００９１】
図２６を参照して、第３のレジスト１６０をマスクとして、ＢＡＲＣ層１６１及びゲート導電膜である第２のアモルファスシリコンあるいはポリシリコン１４１をエッチングして、ゲート電極１４１a及びゲート配線１４１ｂを形成する。
【００９２】
図２７を参照して、第１の絶縁膜３０３の一部を、ソース拡散層２００の表面が露出するよう、ドライエッチングもしくはウェットエッチングにより除去する。
【００９３】
図２８を参照して、第３のレジスト１６０及びＢＡＲＣ層１６１を除去し、後工程において行われる第１の窒化膜１３０及び第２の窒化膜１３１を除去する際、ゲート電極を保護するため、第４の酸化膜３０５を形成する。
【００９４】
図２９を参照して、第１の柱状シリコン１１３上部の第１の窒化膜１３０及び第２の窒化膜１３１をドライエッチングもしくはウェットエッチングにより除去する。
【００９５】
図３０を参照して、ドライエッチングもしくはウェットエッチングによりパッド酸化膜１２１、第１の酸化膜１２５、第４の酸化膜３０５を除去し、ソース拡散層２００を露出する。
【００９６】
図３１を参照して、第３の窒化膜１３２を成膜する。
【００９７】
図３２を参照して、第３の窒化膜１３２をエッチバックして、ソース拡散層２００の上面および第１の柱状シリコン１１３上部の表面を露出させ、第１の柱状シリコン層１１３の側壁およびゲート電極１４１側壁に、第２の絶縁膜サイドウォール１３３，１３４を形成、すなわち第２の絶縁膜をサイドウォール状に形成する。この第２の絶縁膜サイドウォール１３３，１３４によりゲート電極１４１とソース拡散層２００及び第１の柱状シリコン上部に後に形成されるドレイン拡散層が分離されるため、金属と半導体の化合物によるゲート電極１４１とソース拡散層２００及びドレイン拡散層の間のショートを防止できる。また、第１の柱状シリコン１１３上部の側壁を第２の絶縁膜サイドウォール１３４で覆うことにより、第１の柱状シリコン層１１３の側壁における金属と半導体の化合物化を制御することができる。
【００９８】
図３３を参照して、不純物注入等により第１の柱状シリコン層１１３の上部にＰやＡｓなどの不純物を導入し、ドレイン拡散層２０１を形成する。ソース拡散層とドレイン拡散層との間は第１導電型半導体層すなわちボディ３０９となる。
【００９９】
図３４を参照して、ＮｉもしくはＣｏ等の第１の金属膜をスパッタし、熱処理を加えることでソース拡散層２００表面及びドレイン拡散層２０１表面を、金属と半導体の化合物を形成し、未反応の金属膜を除去することによってドレイン拡散層２０１上の金属と半導体の化合物１５２、およびソース拡散層２００上の金属と半導体の化合物１５３を形成する。第１の柱状シリコン層を囲むゲート電極上１４１に金属と半導体の化合物１５１が形成されることにより、ゲート電極１４１の寄生抵抗が減少する。ゲート電極１４１上に金属と半導体の化合物１５１が形成されるためには、ゲート電極１４１の膜厚Ｗｇと絶縁膜サイドウォール１３４の膜厚Ｗｓの膜厚において、Ｗｇ＞Ｗｓとなっており、ゲート電極１４１の表面が露出していればよい。
【０１００】
図３５を参照して、窒化膜等のコンタクトストッパー１３５を成膜する。
【０１０１】
図３６を参照して、第３の酸化膜である層間絶縁膜１２６を成膜後、ＣＭＰにより平坦化する。
【０１０２】
図３７を参照して、第１の柱状シリコン層１１３上部のドレイン拡散層２０１上にコンタクト孔をエッチングして形成する。コンタクト孔はコンタクトストッパー１３５によりエッチングが停止する。
【０１０３】
図３８を参照して、ゲート配線１４１ｂ上およびソース拡散層２００上にコンタクト孔をエッチングして形成する。コンタクト孔はコンタクトストッパー１３５によりエッチングが停止する。
【０１０４】
図３９を参照して、コンタクトストッパーをエッチングする。
【０１０５】
図４０を参照して、コンタクト孔にバリアメタル１７１であるタンタル（Ｔａ）や窒化タンタル（ＴａＮ）などを成膜後、銅（Ｃｕ）などの金属１７０をスパッタやめっきにより成膜して、ＣＭＰによってコンタクト１７２、１７３、１７４を形成する。バリアメタルとしてチタン（Ｔｉ）や窒化チタン（ＴｉＮ）を用いてもよい。また、タングステン（Ｗ）を用いてもよい。また、銅を含む合金を用いてもよい。
【０１０６】
図４１を参照して、ＴａやＴａＮなどのバリアメタル１７５を成膜後、金属１７６を成膜し、リソグラフィーを用いてレジストにより第１層配線１７７、１７８、１７９を形成する。バリアメタルとしてチタン（Ｔｉ）や窒化チタン（ＴｉＮ）を用いてもよい。また、タングステン（Ｗ）を用いてもよい。
【符号の説明】
【０１０７】
１１０．シリコン基板
１１２．第１の平面状シリコン層
１１３．第１の柱状シリコン層
１２０．埋め込み酸化膜
１２１．パッド酸化膜
１２３．犠牲酸化膜
１２４．ゲート絶縁膜
１２５．第１の酸化膜
１２６．層間絶縁膜
１３０．第１の窒化膜
１３１．第２の窒化膜
１３２．第３の窒化膜
１３３．第２の絶縁膜サイドウォール
１３４．第２の絶縁膜サイドウォール
１３５．コンタクトストッパー
１４０．第１のアモルファスシリコンもしくはポリシリコン
１４１．第２のアモルファスシリコンもしくはポリシリコン（ゲート電極）
１４１ａ．ゲート電極
１４１ｂ．ゲート配線
１５０．第２のレジスト
１５１．金属と半導体の化合物
１５２．金属と半導体の化合物
１５３．金属と半導体の化合物
１６０．第３のレジスト
１６１．反射防止膜層（ＢＡＲＣ層）
１７０．金属
１７１．バリアメタル
１７２．コンタクト
１７３．コンタクト
１７４．コンタクト
１７５．バリアメタル
１７６．金属
１７７．第１層配線
１７８．第１層配線
１７９．第１層配線
２００．ソース拡散層
２０１．ドレイン拡散層
３０１．第１のレジスト
３０３．第１の絶縁膜
３０５．第４の酸化膜
３０６．絶縁膜
３０７．オフセットスペーサ
３０９．ボディ
【図１】
2010251678.tif 000003
【図２】
2010251678.tif 000004
【図３】
2010251678.tif 000005
【図４】
2010251678.tif 000006
【図５】
2010251678.tif 000007
【図６】
2010251678.tif 000008
【図７】
2010251678.tif 000009
【図８】
2010251678.tif 000010
【図９】
2010251678.tif 000011
【図１０】
2010251678.tif 000012
【図１１】
2010251678.tif 000013
【図１２】
2010251678.tif 000014
【図１３】
2010251678.tif 000015
【図１４】
2010251678.tif 000016
【図１５】
2010251678.tif 000017
【図１６】
2010251678.tif 000018
【図１７】
2010251678.tif 000019
【図１８】
2010251678.tif 000020
【図１９】
2010251678.tif 000021
【図２０】
2010251678.tif 000022
【図２１】
2010251678.tif 000023
【図２２】
2010251678.tif 000024
【図２３】
2010251678.tif 000025
【図２４】
2010251678.tif 000026
【図２５】
2010251678.tif 000027
【図２６】
2010251678.tif 000028
【図２７】
2010251678.tif 000029
【図２８】
2010251678.tif 000030
【図２９】
2010251678.tif 000031
【図３０】
2010251678.tif 000032
【図３１】
2010251678.tif 000033
【図３２】
2010251678.tif 000034
【図３３】
2010251678.tif 000035
【図３４】
2010251678.tif 000036
【図３５】
2010251678.tif 000037
【図３６】
2010251678.tif 000038
【図３７】
2010251678.tif 000039
【図３８】
2010251678.tif 000040
【図３９】
2010251678.tif 000041
【図４０】
2010251678.tif 000042
【図４１】
2010251678.tif 000043
【図４２】
2010251678.tif 000044
【手続補正書】
【提出日】平成21年12月3日(2009.12.3)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上に第１の柱状半導体層を形成し、前記第１の柱状半導体層の下部の前記基板の上部に第１の平面状半導体層を形成する工程と、
前記第１の柱状半導体層の下部と前記第１の平面状半導体層に第１の第２導電型半導体層を形成する工程と、
前記第１の柱状半導体層の底部及び前記第１の平面状半導体層上に第１の絶縁膜を形成する工程と、
前記第１の柱状半導体層の周囲にゲート絶縁膜およびゲート電極を形成する工程と、
前記ゲート電極の上部且つ前記第１の柱状半導体層の上部側壁と、前記ゲート電極と前記第１の絶縁膜の側壁に第２の絶縁膜をサイドウォール状に形成する工程と、
前記第１の柱状半導体層の上部に第２の第２導電型半導体層を形成し、前記第１の第２導電型半導体層と前記第２の第２導電型半導体層との間に第１導電型半導体層を形成する工程と、
前記第１の第２導電型半導体層の上部表面と、前記第２の第２導電型半導体層の上部表面に金属と半導体の化合物を形成する工程と、を含み、
前記第１の絶縁膜の厚さは、前記第１の柱状半導体層の周囲に形成されるゲート絶縁膜より厚い、ことを特徴とする半導体装置の製造方法。
【請求項２】
前記第１の柱状半導体層の中心から前記第１の平面状半導体層の端までの長さは、前記第１の柱状半導体層の中心から側壁までの長さと、前記ゲート絶縁膜の厚さと、前記ゲート電極の厚さと、前記ゲート電極の側壁にサイドウォール状に形成した前記第２の絶縁膜の厚さと、の和より大きい、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記ゲート電極の前記基板に対して水平方向の厚さは、前記ゲート電極の上部且つ前記第１の柱状半導体層の上部側壁にサイドウォール状に形成した前記第２の絶縁膜の厚さより大きい、請求項１又は請求項２に記載の半導体装置の製造方法。
【請求項４】
前記基板はシリコン基板であり、前記第１の平面状半導体層は第１の平面状シリコン層であり、前記第１の柱状半導体層は第１の柱状シリコン層であり、前記第１導電型半導体層は第１導電型シリコン層であり、前記第１の第２導電型半導体層は、第１の第２導電型シリコン層であり、前記第２の第２導電型半導体層は第２の第２導電型シリコン層である、請求項１乃至３のいずれか一項に記載の半導体装置の製造方法。
【請求項５】
前記第１導電型半導体層はｐ型シリコン層であり、前記第１の第２導電型半導体層はｎ型シリコン層であり、前記第２の第２導電型半導体層はｎ型シリコン層である、請求項４に記載の半導体装置の製造方法。
【請求項６】
前記第１導電型半導体層はｎ型シリコン層であり、前記第１の第２導電型半導体層はｐ型シリコン層であり、前記第２の第２導電型半導体層はｐ型シリコン層である、請求項４に記載の半導体装置の製造方法。
【請求項７】
前記シリコン基板上に、パッド酸化膜を成膜する工程と、
前記第１の柱状シリコン層の形成時にマスクとして用いる第１の窒化膜を前記パッド酸化膜上に成膜する工程と、
前記第１の窒化膜上に第１のアモルファスシリコンもしくはポリシリコンを形成する工程と、
第１のレジストを塗布し、リソグラフィーを用いてレジストにより前記第１の柱状シリコン層のパターンを形成する工程と、
前記第１のアモルファスシリコンあるいはポリシリコンをエッチングし、第１の窒化膜をエッチングし、第１のハードマスクを形成する工程と、
前記第１のハードマスクをマスクとして、前記第１の柱状シリコン層をドライエッチングにより形成する工程と、
チャネル部となる前記第１の柱状シリコン層の側壁の凹凸の緩和や、ドライエッチング中にカーボンなどが打ち込まれた前記第１の柱状シリコン層表面の除去と、ドライエッチング時に生じる副生成物等の汚染から前記第１の柱状シリコン層を保護するため、前記第１の柱状シリコン層の表面を犠牲酸化する工程と、を含む、請求項４乃至６のうちいずれか一項に記載の半導体装置の製造方法。
【請求項８】
第２のレジストを塗布し、リソグラフィーを用いて前記第２のレジストにより前記第１の柱状シリコン層の下部に、前記第１の平面状シリコン層のパターンを形成する工程と、
前記シリコン基板をエッチングし、前記第１の平面状シリコン層を形成し、前記第２のレジストを除去する工程と、を含む、請求項４、７のうちいずれか一項に記載の半導体装置の製造方法。
【請求項９】
酸化膜を堆積し、平坦化を行い、平面状シリコン層の上部を露出するよう酸化膜をエッチングする工程をさらに含む、請求項８に記載の半導体装置の製造方法。
【請求項１０】
第１の柱状シリコン層の側壁にオフセットスペーサを形成する工程をさらに含む、請求項４、７、８、９のうちいずれか一項に記載の半導体装置の製造方法。
【請求項１１】
不純物注入等により前記第１の平面状シリコン層に第２導電型の不純物を導入し、前記第１の柱状シリコン層の下部と前記第１の平面状シリコン層に前記第１の第２導電型シリコン層を形成し、その後、オフセットスペーサをエッチングする工程を含む、請求項４、７、１０のうちいずれかに記載の半導体装置の製造方法。
【請求項１２】
前記第１の柱状シリコン層の上部に不純物を注入せず、前記第１の柱状シリコン層の下部に前記第１の第２導電型シリコン層を形成する、請求項４、１１のうちいずれか一項に記載の半導体装置の製造方法。
【請求項１３】
前記第１の柱状シリコン層の側壁より、前記第１の柱状シリコン層の上部と前記第１の柱状シリコン層下部の第１の第２導電型シリコン層上に厚く前記第１の絶縁膜を堆積する工程と、
エッチングにより、前記第１の柱状シリコン層の側壁の前記第１の絶縁膜をエッチングし、前記第１の柱状シリコン層の上部と前記第１の柱状シリコン層下部の第１の第２導電型シリコン層上に、後に形成されるゲート絶縁膜より厚い前記第１の絶縁膜を形成する工程と、を含む、請求項４、７、１２のうちいずれか一項に記載の半導体装置の製造方法。
【請求項１４】
酸化膜又は窒化膜のゲート絶縁膜を形成し、ゲート電極として第２のアモルファスシリコンあるいはポリシリコンを、前記第１の柱状シリコン層を埋め込むように成膜する工程と、
化学機械研磨により前記第２のアモルファスシリコンあるいはポリシリコンを研磨し、ゲート電極の上面を平坦化する工程と、を含み、
化学機械研磨において、前記第１のハードマスクの窒化膜を化学機械研磨のストッパーとして使用する、請求項７に記載の半導体装置の製造方法。
【請求項１５】
ゲート電極である前記第２のアモルファスシリコンあるいはポリシリコンをエッチバックすることにより、所望のゲート長を持つゲート電極を形成する工程と、
第１の酸化膜を堆積する工程と、を含み、
この第１の酸化膜により、ウェット処理またはドライ処理からゲート電極上面が保護されるため、ゲート長の変動、つまりゲート長のばらつきやゲート電極上面からのゲート絶縁膜へのダメージを抑制する、請求項１４に記載の半導体装置の製造方法。
【請求項１６】
第２の窒化膜を成膜する工程と、
前記第２の窒化膜をエッチバックし、前記第１の酸化膜をエッチングすることにより第３の絶縁膜サイドウォールを形成する工程と、
反射防止膜層（ＢＡＲＣ層）及び第３のレジストを塗布し、リソグラフィーを用いて前記第３のレジストによりゲート配線パターンを形成する工程と、
前記第３のレジストをマスクとして、前記反射防止膜層（ＢＡＲＣ層）、及びゲート電極である前記第２のアモルファスシリコンあるいはポリシリコンをエッチングして、ゲート電極及びゲート配線パターンを形成する工程と、
前記第１の絶縁膜の一部を、前記第１の柱状シリコン層下部の第１の第２導電型シリコン層の表面が露出するよう、ドライエッチングもしくはウェットエッチングにより除去する工程と、
前記第３のレジストと前記反射防止膜層を除去する工程と、
第４の酸化膜をゲート電極表面と前記第１の柱状シリコン層下部の第１の第２導電型シリコン層の表面に形成する工程と、
前記第１の柱状シリコン層上部の第１の窒化膜及び第２の窒化膜をエッチングにより除去する工程と、
パッド酸化膜と前記第１の酸化膜と前記第４の酸化膜を除去する工程と、を含む、請求項１５に記載の半導体装置の製造方法。
【請求項１７】
前記第２の絶縁膜をサイドウォール上に形成する工程は、第３の窒化膜を成膜し、前記第３の窒化膜をエッチバックして、前記第１の柱状シリコン層の下部の第１の第２導電型シリコン層及び前記第１の柱状シリコン層の上部を露出し、ゲート電極の上部且つ前記第１の柱状シリコン層の上部側壁と、前記ゲート電極の側壁に第２の絶縁膜サイドウォールを形成する工程を含み、
不純物注入等により前記第１の柱状シリコン層の上部に第２導電型の不純物を導入し、前記第１の柱状シリコン層の上部に前記第２の第２導電型シリコン層を形成し、前記第１の第２導電型半導体層と前記第２の第２導電型半導体層との間に第１導電型半導体層を形成する工程と、
ニッケル（Ｎｉ）もしくはコバルト（Ｃｏ）の第１の金属膜をスパッタし、熱処理を加えることで、第１の柱状シリコン層の下部に形成した前記第１の第２導電型シリコン層と、前記第１の柱状シリコン層の上部に形成した前記第２の２導電型シリコン層の表面を金属と半導体の化合物化し、未反応の金属膜を除去することによって、前記第１の柱状シリコン層の下部に形成した前記第１の第２導電型シリコン層と、前記第１の柱状シリコン層の上部に形成した前記第２の第２導電型シリコン層上に金属と半導体の化合物を形成する工程と、を含む、請求項４または１６に記載の半導体装置の製造方法。
【請求項１８】
窒化膜のコンタクトストッパーを成膜する工程と、
層間膜として第３の酸化膜を成膜後、化学機械研磨により平坦化する工程と、
前記第１の柱状シリコン層の上部に形成した第２の第２導電型シリコン層上に、エッチングによりコンタクト孔を形成する工程と、
前記第１の柱状シリコン層の下部の第１の平面状シリコン層に形成した第１の第２導電型シリコン層上、ゲート電極上に、エッチングによりコンタクト孔を形成する工程と、
コンタクトストッパーのそれぞれのコンタクト孔に対応する部分をエッチングする工程と、
前記コンタクト孔に、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、チタン（Ｔｉ）、または窒化チタン（ＴｉＮ）のバリアメタルを成膜後、タングステン（Ｗ）または銅（Ｃｕ）及び銅を含む合金のメタルをスパッタまたはめっきにより成膜して、化学機械研磨によってコンタクトプラグを形成する工程と、をさらに含む、請求項４または１７に記載の半導体装置の製造方法。
【請求項１９】
基板上に形成された第１の平面状半導体層と、
前記第１の平面状半導体層上に形成された第１の柱状半導体層と、
前記第１の柱状半導体層の下部と前記第１の平面状半導体層に形成された第１の第２導電型半導体層と、
前記第１の柱状半導体層の上部に形成された第２の第２導電型半導体層と、
前記第１の柱状半導体層の下部と前記第１の平面状半導体層に形成された前記第１の第２導電型半導体層と前記第１の柱状半導体層の上部に形成された前記第２の第２導電型半導体層との間に形成された第１導電型半導体層と、
前記第１の柱状半導体層の周囲に形成されたゲート絶縁膜およびゲート電極と、
前記ゲート電極と前記第１の平面状半導体層の間に形成された第１の絶縁膜と、
前記ゲート電極の上部且つ前記第１の柱状半導体層の上部側壁と、前記ゲート電極と前記第１の絶縁膜の側壁にサイドウォール状に形成された第２の絶縁膜と、
前記第１の平面状半導体層に形成した前記第１の第２導電型半導体層の上部表面と前記第１の柱状半導体層の上部に形成した前記第２の第２導電型半導体層の上部表面に形成された金属と半導体の化合物と、を含み、
前記ゲート電極と前記第１の平面状半導体層の間に形成された前記第１の絶縁膜の厚さは、前記第１の柱状半導体層の周囲に形成されるゲート絶縁膜より厚い、ことを特徴とする半導体装置。
【請求項２０】
基板上に形成された第１の平面状半導体層と、
前記第１の平面状半導体層上に形成された第１の柱状半導体層と、
前記第１の柱状半導体層の下部と前記第１の平面状半導体層に形成された第１の第２導電型半導体層と、
前記第１の柱状半導体層の上部に形成された第２の第２導電型半導体層と、
前記第１の柱状半導体層の下部と前記第１の平面状半導体層に形成された前記第１の第２導電型半導体層と前記第１の柱状半導体層の上部に形成された前記第２の第２導電型半導体層との間に形成された第１導電型半導体層と、
前記第１の柱状半導体層の周囲に形成されたゲート絶縁膜およびゲート電極と、
前記ゲート電極と前記第１の平面状半導体層の間に形成された第１の絶縁膜と、
前記ゲート電極の上部且つ前記第１の柱状半導体層の上部側壁と、前記ゲート電極と前記第１の絶縁膜の側壁にサイドウォール状に形成された第２の絶縁膜と、
前記第１の平面状半導体層に形成した前記第１の第２導電型半導体層の上部表面と前記第１の柱状半導体層の上部に形成した前記第２の第２導電型半導体層の上部表面に形成された金属と半導体の化合物と、を含み、
前記ゲート電極と前記第１の平面状半導体層の間に形成された前記第１の絶縁膜の厚さは、前記第１の柱状半導体層の周囲に形成されるゲート絶縁膜より厚いことを特徴とし、
前記第１の柱状半導体層の中心から前記第１の平面状半導体層の端までの長さが、前記第１の柱状半導体層の中心から側壁までの長さと、前記ゲート絶縁膜の厚さと、前記ゲート電極の厚さと、前記ゲート電極の側壁にサイドウォール状に形成された前記第２の絶縁膜の厚さと、の和より大きい、ことを特徴とする半導体装置。
【請求項２１】
基板上に形成された第１の平面状半導体層と、
前記第１の平面状半導体層上に形成された第１の柱状半導体層と、
前記第１の柱状半導体層の下部と前記第１の平面状半導体層に形成された第１の第２導電型半導体層と、
前記第１の柱状半導体層の上部に形成された第２の第２導電型半導体層と、
前記第１の柱状半導体層の下部と前記第１の平面状半導体層に形成された前記第１の第２導電型半導体層と前記第１の柱状半導体層の上部に形成された前記第２の第２導電型半導体層との間に形成された第１導電型半導体層と、
前記第１の柱状半導体層の周囲に形成されたゲート絶縁膜およびゲート電極と、
前記ゲート電極と前記第１の平面状半導体層の間に形成された第１の絶縁膜と、
前記ゲート電極の上部且つ前記第１の柱状半導体層の上部側壁と、前記ゲート電極と前記第１の絶縁膜の側壁にサイドウォール状に形成された第２の絶縁膜と、
前記第１の平面状半導体層に形成した前記第１の第２導電型半導体層の上部表面と前記第１の柱状半導体層の上部に形成した前記第２の第２導電型半導体層の上部表面に形成された金属と半導体の化合物と、を含み、
前記ゲート電極と前記第１の平面状半導体層の間に形成された前記第１の絶縁膜の厚さは、前記第１の柱状半導体層の周囲に形成されるゲート絶縁膜より厚いことを特徴とし、
前記ゲート電極の前記基板に対して水平方向の厚さが、前記ゲート電極の上部且つ前記第１の柱状半導体層の上部側壁にサイドウォール状に形成された前記第２の絶縁膜の厚さより大きい、ことを特徴とする半導体装置。
【手続補正書】
【提出日】平成22年5月11日(2010.5.11)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
平面状シリコン層と、
前記平面状シリコン層上に形成された柱状シリコン層と、
前記柱状シリコン層の上部に形成されたハードマスクと、
前記柱状シリコン層の下部と前記平面状シリコン層に形成されたソース拡散層と、
前記平面状シリコン層上に形成された絶縁膜と、
前記柱状シリコン層の周囲に形成されたゲート絶縁膜と、を有する構造に、
ゲート電極、ゲート配線となるアモルファスシリコンあるいはポリシリコンを、前記柱状シリコン層を埋め込むように成膜し、化学機械研磨により前記アモルファスシリコンあるいはポリシリコンを平坦化し、
前記アモルファスシリコンあるいはポリシリコンをエッチングすることによりトランジスタのゲート長を決定し、
ゲート電極をパターニングするために用いる第１のサイドウォールを形成するために酸化膜、窒化膜を堆積し、
前記酸化膜、窒化膜をエッチングすることにより、第１のサイドウォールを形成し、
不純物注入を行いアモルファスシリコンあるいはポリシリコンを前記ソース拡散層と同じ導電型とし、
ゲート配線をパターニングするためのレジストを形成し、
前記第１のサイドウォールと前記レジストを用いて前記アモルファスシリコンあるいはポリシリコンをエッチングすることで、ゲート電極とゲート配線をパターニングし、
前記レジストを剥離し、
前記ゲート電極とゲート配線の表面に酸化膜を形成し、
前記第１のサイドウォールを除去し、
前記絶縁膜を前記ゲート電極と前記ゲート配線をマスクとしてエッチングを行い、前記平面状シリコン層に形成された前記ソース拡散層上面を露出し、
金属とシリコンの化合物化のために第２のサイドウォールを形成するために、窒化膜を堆積し、
前記窒化膜をエッチングすることにより第２のサイドウォールを形成し、該第２のサイドウォールの配置が、前記ゲート電極の上面、前記ソース拡散層の上面、前記柱状シリコン層の上部が露出していることを特徴とし、
前記柱状シリコン層の上部の表面にドレイン拡散層を形成し、
金属膜を堆積し熱処理を行い、前記露出している前記ゲート電極の上面、前記ソース拡散層の上面、前記柱状シリコン層の上部に金属とシリコンの化合物層を形成し、
前記第２のサイドウォールを化合物化を抑制するために用いることを特徴とする半導体装置の製造方法。
【手続補正書】
【提出日】平成22年7月7日(2010.7.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
平面状シリコン層と、
前記平面状シリコン層上に形成された柱状シリコン層と、
前記柱状シリコン層の上部に形成されたハードマスクと、
前記柱状シリコン層の下部と前記平面状シリコン層に形成されたソース拡散層と、
前記平面状シリコン層上の、少なくとも、前記ソース拡散層上に形成された絶縁膜と、
前記柱状シリコン層の周囲に形成された、前記絶縁膜よりも膜厚の薄いゲート絶縁膜と、を有する構造に、
ゲート電極及び前記ゲート電極より延在するゲート配線となるアモルファスシリコンあるいはポリシリコンを、前記柱状シリコン層を埋め込むように成膜し、化学機械研磨により前記アモルファスシリコンあるいはポリシリコンを平坦化し、
前記平坦化したのち、前記アモルファスシリコンあるいはポリシリコンを前記柱状シリコン層の上面よりも低くなるようにエッチバックすることによりトランジスタのゲート長を決定し、
前記ゲート長を決定したのち、前記ゲート電極をパターニングするために用いる第１のサイドウォールを形成するために第１の酸化膜及び第１の窒化膜を堆積し、
前記第１の酸化膜、第１の窒化膜をエッチバックすることにより、前記柱状シリコン層の側面で、かつ、前記アモルファスシリコンあるいはポリシリコン上に第１のサイドウォールを形成し、
前記第１のサイドウォールを形成したのち、前記アモルファスシリコンあるいはポリシリコンに不純物注入を行い、前記アモルファスシリコンあるいはポリシリコンを前記ソース拡散層と同じ導電型とし、
前記不純物注入を行ったのち、前記ゲート配線をパターニングするためのレジストを前記アモルファスシリコンあるいはポリシリコン上に形成し、
前記第１のサイドウォールと前記レジストを用いて前記アモルファスシリコンあるいはポリシリコンをエッチングすることで、前記柱状シリコン層の周囲に設けられたゲート電極と前記ゲート電極より延在するゲート配線をパターニングして形成し、
前記パターニングしたのち、前記絶縁膜の一部を前記ゲート電極と前記ゲート配線をマスクとしてエッチングを行い、前記平面状シリコン層に形成された前記ソース拡散層上面を露出し、
前記ソース拡散層上面を露出したのち、前記レジストを剥離し、
前記レジストを剥離したのち、前記ゲート電極とゲート配線の表面に第２の酸化膜を形成し、
前記第２の酸化膜を形成したのち、前記ハードマスク及び前記第１のサイドウォールの第１の窒化膜を除去し、
前記ハードマスク及び第１のサイドウォールの第１の窒化膜を除去したのち、前記第１の酸化膜及び第２の酸化膜を除去し、
前記第１の酸化膜及び第２の酸化膜を除去したのち、第２のサイドウォールを形成するために、第２の窒化膜を堆積し、
前記第２の窒化膜をエッチバックすることにより、前記ゲート電極の上面、前記平面状シリコン層上の前記ソース拡散層の上面及び前記柱状シリコン層の上部の表面を露出させ、かつ、前記柱状シリコン層の側面及び前記ゲート電極側面に、第２のサイドウォールを形成することを特徴とし、
前記第２のサイドウォールを形成したのち、前記柱状シリコン層の上部の表面にドレイン拡散層を形成し、
前記ドレイン拡散層を形成したのち、金属膜を堆積し熱処理を行い、前記露出している前記ゲート電極の上面、前記平面状シリコン層上の前記ソース拡散層の上面、前記ドレイン拡散層が形成された前記柱状シリコン層の上部に金属とシリコンの化合物層を形成し、
前記第２のサイドウォールを前記化合物層を形成する際の化合物化を抑制するために用いることを特徴とする半導体装置の製造方法。
【外国語明細書】
2010251678.tif 000045
2010251678.tif 000046
2010251678.tif 000047
2010251678.tif 000048
2010251678.tif 000049
2010251678.tif 000050
2010251678.tif 000051
2010251678.tif 000052
2010251678.tif 000053
2010251678.tif 000054
2010251678.tif 000055
2010251678.tif 000056
2010251678.tif 000057
2010251678.tif 000058
2010251678.tif 000059
2010251678.tif 000060
2010251678.tif 000061
2010251678.tif 000062
2010251678.tif 000063
2010251678.tif 000064
2010251678.tif 000065
2010251678.tif 000066
2010251678.tif 000067
2010251678.tif 000068
2010251678.tif 000069
2010251678.tif 000070
2010251678.tif 000071
2010251678.tif 000072
2010251678.tif 000073
2010251678.tif 000074
2010251678.tif 000075
2010251678.tif 000076
2010251678.tif 000077
2010251678.tif 000078
2010251678.tif 000079
2010251678.tif 000080
2010251678.tif 000081
2010251678.tif 000082
2010251678.tif 000083
2010251678.tif 000084
2010251678.tif 000085
2010251678.tif 000086
2010251678.tif 000087
2010251678.tif 000088
2010251678.tif 000089
2010251678.tif 000090
2010251678.tif 000091
2010251678.tif 000092
2010251678.tif 000093
2010251678.tif 000094
2010251678.tif 000095
2010251678.tif 000096
2010251678.tif 000097
2010251678.tif 000098
2010251678.tif 000099
2010251678.tif 000100
2010251678.tif 000101
2010251678.tif 000102
2010251678.tif 000103
2010251678.tif 000104
2010251678.tif 000105
2010251678.tif 000106
2010251678.tif 000107
2010251678.tif 000108
2010251678.tif 000109
2010251678.tif 000110
2010251678.tif 000111
2010251678.tif 000112
2010251678.tif 000113
2010251678.tif 000114
2010251678.tif 000115
2010251678.tif 000116
2010251678.tif 000117
2010251678.tif 000118
2010251678.tif 000119
2010251678.tif 000120
2010251678.tif 000121
2010251678.tif 000122
2010251678.tif 000123
2010251678.tif 000124
2010251678.tif 000125
2010251678.tif 000126
2010251678.tif 000127
2010251678.tif 000128
2010251678.tif 000129
2010251678.tif 000130