(57)【要約】【課題】残像の発生を抑制することができる検出素子を提供する。【解決手段】センサ部１０３は、光が照射されることにより電荷が発生する半導体層６、半導体層６に対してバイアス電圧を印加する上部電極７、及び半導体層６に発生した電荷を収集する下部電極１４を備え、下部電極１４によって半導体層６に発生した電荷が収集して蓄積しており、半導体層６に発生した電荷が収集されて下部電極１４の電圧レベルが飽和防止電圧レベルＶｓとなると蓄積された電荷が流れ出す飽和防止回路（ダイオード５Ａ、第２バイアス配線１０９）を設ける。【選択図】図６
2010011158.tif 000002
【特許請求の範囲】
【請求項１】
放射線が照射されることにより発光する発光層と、
前記発光層からの光が照射されることにより電荷が発生する半導体層と、
前記半導体層に対してバイアス電圧を印加する第１電極と、
前記半導体層に発生した電荷を収集し、収集して蓄積された電荷の電荷量が多くなるほど前記第１電極との電位差が小さくなるように電圧レベルが変化する第２電極と、
前記第２電極に接続され、前記第２電極の電圧レベルが前記バイアス電圧と同一の極性で且つ前記バイアス電圧よりも電圧レベルの絶対値が小さい所定の飽和防止電圧レベルとなると前記蓄積された電荷が流れる飽和防止回路と、
を備えた検出素子。
【請求項２】
アモルファスシリコンを主体として形成され、光が照射されることにより電荷が発生する半導体層と、
前記半導体層に対してバイアス電圧を印加する第１電極と、
前記半導体層に発生した電荷を収集し、収集して蓄積された電荷の電荷量が多くなるほど前記第１電極との電位差が小さくなるように電圧レベルが変化する第２電極と、
前記第２電極に接続され、前記第２電極の電圧レベルが前記バイアス電圧と同一の極性で且つ前記バイアス電圧よりも電圧レベルの絶対値が小さい所定の飽和防止電圧レベルとなると前記蓄積された電荷が流れる飽和防止回路と、
を備えた検出素子。
【請求項３】
前記第２電極にスイッチ素子を介して接続され、当該スイッチ素子のスイッチング状態に応じて蓄積された電荷に応じた電気信号が流れる信号配線と、
所定の基準電圧を基準として前記信号配線を流れる電気信号を増幅する増幅回路と、をさらに備え、
前記飽和防止電圧レベルは、前記基準電圧と前記バイアス電圧の間の電圧レベルである
請求項１又は請求項２記載の検出素子。
【請求項４】
前記スイッチ素子は、薄膜トランジスタであり、
前記第２電極は、蓄積された電荷量が多くなるほど前記薄膜トランジスタのゲートとの電位差が大きくなる
請求項３記載の検出素子。
【請求項５】
前記飽和防止回路は、
前記飽和防止電圧レベルの電力が供給される電力配線と、
前記電力配線にカソードが接続され、前記第２電極にアノードが接続されたダイオードと、
を含んで構成された請求項１〜請求項４の何れか１項記載の検出素子。
【請求項６】
前記ダイオードは、ゲートとドレインとが接続された薄膜トランジスタにより構成されている請求項５記載の検出素子。
【請求項７】
前記ダイオードは、前記薄膜トランジスタのゲートとドレインとが第１接続部材によって電気的に接続されて構成されており、
前記第１接続部材は、前記薄膜トランジスタのゲートとドレイン、及び前記第２電極とは異なる、前記第２電極よりも前記半導体層に照射される光の下流側の金属層に形成されている
請求項６記載の検出素子。
【請求項８】
前記第１接続部材は、前記第２電極と前記スイッチ素子とを電気的に接続する接続部材を兼ねる
請求項７記載の検出素子。
【請求項９】
前記電力配線と前記ダイオードのカソードは、前記第１接続部材と同じ金属層に形成された第２接続部材によって電気的に接続されている
請求項７記載の検出素子。
【請求項１０】
前記第１接続部材と前記第２接続部材は、前記第２電極が形成された領域に形成されている
請求項９記載の検出素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、検出素子に係り、特に、放射線が照射されることにより発生した電荷を蓄積し、蓄積した電荷量を画像を示す情報として検出する検出素子に関する。
【背景技術】
【０００２】
近年、ＴＦＴ（Thin film transistor）アクティブマトリックス基板上にＸ線感応層を配置し、Ｘ線情報を直接デジタルデータに変換できるＦＰＤ（flat panel detector）等の検出素子が実用化されている。このＦＰＤは、従来のイメージングプレートに比べて、即時に画像を確認でき、動画も確認できるといったメリットがあり、急速に普及が進んでいる。
【０００３】
この種の検出素子は、種々のタイプのものが提案されており、例えば、放射線を直接、半導体層で電荷に変換して蓄積する直接変換方式や、放射線を一度ＣｓＩ：Ｔｌ、ＧＯＳ（Ｇｄ２Ｏ２Ｓ：Ｔｂ）などのシンチレータで光に変換し、変換した光を半導体層で電荷に変換して蓄積する間接変換方式がある。
【０００４】
この種の検出素子では、半導体層の一方の面にバイアス電圧を印加する電極（以下「バイアス電極」という。）を設けると共に、半導体層の他方の面に電荷を収集する電極（以下「収集電極」という。）を設け、収集電極で半導体層に発生した電荷を収集して画像を示す情報として蓄積する。
【０００５】
ところで、この種の検出素子では、収集電極の電圧レベルは蓄積された電荷の電荷量に応じて変化する。
【０００６】
例えば、半導体層に対してバイアス電極からプラスのバイアス電圧を印加した場合、半導体層に発生したマイナスの電荷はバイアス電極に移動し、半導体層に発生したプラスの電荷は収集電極に移動する。
【０００７】
このため、収集電極の電圧レベルは収集されて蓄積された電荷量が大きくなるほど上昇し、バイアス電極と収集電極との電位差は小さくなる。
【０００８】
検出素子では、このようにバイアス電極と収集電極との電位差が小さくなった場合、半導体層に発生した電荷が移動できずに半導体層内部の欠陥準位でトラップされて残留し、画像を連続的に読み出して動画を得ようとした場合に残像が発生する場合がある。
【０００９】
特に間接変換方式の検出素子では、半導体層としてアモルファスシリコン等が用いられるが、半導体層が薄く、半導体層に印加されるバイアス電圧が一般的に数ボルトから数十ボルトと低いため、このような現象が発生しやすい。
【００１０】
この残像の発生を抑制する技術として、特許文献１には、検出素子の各画素毎にリセット用のＴＦＴスイッチを設け、Ｘ線を照射する直前でリセット用のＴＦＴスイッチを駆動して各画素に内に残存する電荷を消去する技術が開示されている。
【００１１】
また、非特許文献１には、Ｘ線を照射する直前で検出素子に対してバックライトから光を照射し、半導体層の内部の欠陥準位を電荷で均等に埋めて画素毎に電荷の残存のばらつきを減らすことにより、残像を認識しずらくする技術が開示されている。
【特許文献１】特開２００１−２３５４４０号公報
【非特許文献１】Proc SPIE Vol4682 P820-P821
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、特許文献１及び非特許文献１に記載の技術は、Ｘ線を照射する直前でリセット用のＴＦＴスイッチの駆動やバックライトから光を照射が必要であり、検出素子から放射線画像を連続的に読み出して動画を得ようとした場合、フレームレートの向上に限界がある。
【００１３】
また、特許文献１及び非特許文献１に記載の技術は、発生した残像の影響を抑制する技術であり、残像の発生自体を抑制することができない。
【００１４】
本発明は上記事実に鑑みてなされたものであり、残像の発生を抑制することができる検出素子を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記目的を達成するために、請求項１記載の検出素子は、放射線が照射されることにより発光する発光層と、前記発光層からの光が照射されることにより電荷が発生する半導体層と、前記半導体層に対してバイアス電圧を印加する第１電極と、前記半導体層に発生した電荷を収集し、収集して蓄積された電荷の電荷量が多くなるほど前記第１電極との電位差が小さくなるように電圧レベルが変化する第２電極と、前記第２電極に接続され、前記第２電極の電圧レベルが前記バイアス電圧と同一の極性で且つ前記バイアス電圧よりも電圧レベルの絶対値が小さい所定の飽和防止電圧レベルとなると前記蓄積された電荷が流れる飽和防止回路と、を備えている。
【００１６】
また、請求項２記載の検出素子は、アモルファスシリコンを主体として形成され、光が照射されることにより電荷が発生する半導体層と、前記半導体層に対してバイアス電圧を印加する第１電極と、前記半導体層に発生した電荷を収集し、収集して蓄積された電荷の電荷量が多くなるほど前記第１電極との電位差が小さくなるように電圧レベルが変化する第２電極と、前記第２電極に接続され、前記第２電極の電圧レベルが前記バイアス電圧と同一の極性で且つ前記バイアス電圧よりも電圧レベルの絶対値が小さい所定の飽和防止電圧レベルとなると前記蓄積された電荷が流れる飽和防止回路と、を備えている。
【００１７】
請求項１記載の発明の検出素子は、放射線が照射されることにより発光層が発光し、半導体層に発光層からの光が照射されることにより半導体層に電荷が発生する。
【００１８】
一方、請求項２記載の発明の検出素子は、半導体層がアモルファスシリコンを主体として形成され、半導体層に光が照射されることにより半導体層に電荷が発生する。
【００１９】
また、請求項１及び請求項２記載の発明では、第１電極により、半導体層に対してバイアス電圧が印加され、第２電極により、半導体層に発生した電荷が収集され、収集されて蓄積された電荷の電荷量が多くなるほど第１電極との電位差が小さくなるように第２電極の電圧レベルが変化する。
【００２０】
そして、請求項１及び請求項２記載の発明では、第２電極の電圧レベルがバイアス電圧と同一の極性で且つ前記バイアス電圧よりも電圧レベルの絶対値が小さい所定の飽和防止電圧レベルとなると、第２電極に接続された飽和防止回路に蓄積された電荷が流れる。
【００２１】
このように、本発明の検出素子は、半導体層に発生した電荷を第２電極によって収集して蓄積しており、半導体層に発生した電荷が収集されて第２電極の電圧レベルが飽和防止電圧レベルとなると蓄積された電荷が流れ出す飽和防止回路を設けているので、第２電極によって半導体層に発生した大量の電荷が収集された場合でも第２電極の電圧レベルが半導体層でトラップが発生する飽和電圧に到達しなくなるため、残像の発生を抑制することができる。
【００２２】
なお、上記検出素子は、前記第２電極にスイッチ素子を介して接続され、当該スイッチ素子のスイッチング状態に応じて蓄積された電荷に応じた電気信号が流れる信号配線と、所定の基準電圧を基準として前記信号配線を流れる電気信号を増幅する増幅回路と、をさらに備え、前記飽和防止電圧レベルを、前記基準電圧と前記バイアス電圧の間の電圧レベルとしてもよい。
【００２３】
また、上記検出素子は、前記スイッチ素子が、薄膜トランジスタであり、前記第２電極が、蓄積された電荷量が多くなるほど前記薄膜トランジスタのゲートとの電位差が大きくなるものであることが好ましい。
【００２４】
また、上記検出素子は、前記飽和防止回路が、前記飽和防止電圧レベルの電力が供給される電力配線と、前記電力配線にカソードが接続され、前記第２電極にアノードが接続されたダイオードと、を含んで構成されることが好ましい。
【００２５】
また、上記検出素子は、前記ダイオードが、ゲートとドレインとが接続された薄膜トランジスタにより構成されてもよい。
【００２６】
また、上記検出素子は、前記ダイオードが、前記薄膜トランジスタのゲートとドレインとが第１接続部材によって電気的に接続されて構成されており、前記第１接続部材が、前記薄膜トランジスタのゲートとドレイン、及び前記第２電極とは異なる、前記第２電極よりも前記半導体層に照射される光の下流側の金属層に形成されることが好ましい。
【００２７】
また、上記検出素子は、前記第１接続部材が、前記第２電極と前記スイッチ素子とを電気的に接続する接続部材を兼ねてもよい。
【００２８】
また、上記検出素子は、前記電力配線と前記ダイオードのカソードが、前記第１接続部材と同じ金属層に形成された第２接続部材によって電気的に接続されてもよい。
【００２９】
また、上記検出素子は、前記第１接続部材と前記第２接続部材が、前記第２電極が形成された領域に形成されることが好ましい。
【発明の効果】
【００３０】
このように、本発明によれば、半導体層に発生した電荷を第２電極によって収集して蓄積しており、半導体層に発生した電荷が収集されて第２電極の電圧レベルが飽和防止電圧レベルとなると蓄積された電荷が流れ出す飽和防止回路を設けているので、残像の発生を抑制することができる、という優れた効果を有する。
【発明を実施するための最良の形態】
【００３１】
以下、図面を参照しながら本発明の実施の形態について説明する。なお、以下では、本発明を、間接変換方式の検出素子を用いた放射線画像検出装置１００について説明する
図１には、本実施の形態に係る放射線画像検出装置１００の全体構成が示されている。ただし、放射線を光に変換するシンチレータは省略されている。
【００３２】
同図に示すように、本実施の形態に係る放射線画像検出装置１００は、検出素子１０を備えている。
【００３３】
検出素子１０は、照射された放射線をシンチレータで変換した光を受けて電荷を蓄積するセンサ部１０３と、センサ部１０３に蓄積された電荷を読み出すためのＴＦＴスイッチ４と、を含んで構成される画素が２次元状に多数設けられている。
【００３４】
本実施の形態に係る検出素子１０の各センサ部１０３は、光が照射されることにより電荷が発生する半導体層、半導体層に対してバイアス電圧を印加する電極、及び半導体層に発生した電荷を収集する電極を備えている（詳細後述）。図１、及び後述する図５、図６、図９では、センサ部１０３をフォトダイオード（ＰＤ）として示している。この各センサ部１０３には第１バイアス配線１０７が接続されている。第１バイアス配線１０７は、バイアス電圧ＶＤＤが供給される電源配線１０８に接続されている。
【００３５】
また、各センサ部１０３には、ＴＦＴスイッチ５がさらに設けられている。このＴＦＴスイッチ５は、ゲートとドレインが接続されてセンサ部１０３及びＴＦＴスイッチ４と接続されており、ソースが第２バイアス配線１０９に接続されている。第２バイアス配線１０９は、バイアス電圧ＶＤＤと同一の極性でかつバイアス電圧ＶＤＤよりも電圧レベルの絶対値が小さい予め定められた飽和防止電圧レベルＶｓの電源１１０に接続されている。
【００３６】
また、検出素子１０には、上記ＴＦＴスイッチ４をＯＮ／ＯＦＦするための複数の走査配線１０１と、上記センサ部１０３に蓄積された電荷を読み出すための複数の信号配線３と、が互いに交差して設けられている。
【００３７】
各信号配線３には、当該信号配線３に接続された何れかのＴＦＴスイッチ４がＯＮされることによりセンサ部１０３に蓄積された電荷量に応じた電気信号が流れる。各信号配線３には、各信号配線３に流れ出した電気信号を検出する信号検出回路１０５が接続されており、各走査配線１０１には、各走査配線１０１にＴＦＴスイッチ４をＯＮ／ＯＦＦするための制御信号を出力するスキャン信号制御装置１０４が接続されている。
【００３８】
信号検出回路１０５は、各信号配線３毎に、入力される電気信号を増幅する増幅回路を内蔵している。信号検出回路１０５では、各信号配線３より入力される電気信号を増幅回路により増幅して検出することにより、画像を構成する各画素の情報として、各センサ部１０３に蓄積された電荷量を検出する。
【００３９】
この信号検出回路１０５及びスキャン信号制御装置１０４には、信号検出回路１０５において検出された電気信号に所定の処理を施すとともに、信号検出回路１０５に対して信号検出のタイミングを示す制御信号を出力し、スキャン信号制御装置１０４に対してスキャン信号の出力のタイミングを示す制御信号を出力する信号処理装置１０６が接続されている。
【００４０】
次に、図２及び図３を参照して、本実施形態に係る検出素子１０についてより詳細に説明する。なお、図２には、本実施形態に係る検出素子１０の１画素単位の構造を示す平面図が示されており、図３（Ａ）には、図２のＡ−Ａ線断面図が示され、図３（Ｂ）には、図２のＢ−Ｂ線断面図が示されている。
【００４１】
図３（Ａ）、（Ｂ）に示すように、検出素子１０は、無アルカリガラス等からなる絶縁性の基板１上に、走査配線１０１、第２バイアス配線１０９、ＴＦＴスイッチ４のゲートとして作用する電極２Ａ、及びＴＦＴスイッチ５のゲートとして作用する電極２Ｂが形成されている。走査配線１０１と電極２Ａは接続されている（図２参照。）。本実施の形態では、第２バイアス配線１０９は走査配線１０１と並行に配設されている。走査配線１０１、電極２Ａ、２Ｂ、第２バイアス配線１０９が形成された金属層（以下、この金属層を「第１信号配線層」ともいう。）は、Ａｌ若しくはＣｕ、又はＡｌ若しくはＣｕを主体とした積層膜を用いて形成されているが、これらに限定されるものではない。
【００４２】
この第１信号配線層上には、走査配線１０１、電極２Ａ、２Ｂ、及び第２バイアス配線１０９を覆い一面に絶縁膜１５が形成されている。絶縁膜１５の電極２Ａ上に位置する部位はＴＦＴスイッチ４のゲート絶縁膜として作用し、絶縁膜１５の電極２Ｂ上に位置する部位はＴＦＴスイッチ５のゲート絶縁膜として作用する。この絶縁膜１５は、例えば、ＳｉＮＸ 等からなっており、例えば、ＣＶＤ（Chemical Vapor Deposition）成膜により形成される。
【００４３】
絶縁膜１５上の電極２Ａ、２Ｂに対応する位置には、各々半導体活性層８Ａ、８Ｂが島状に形成されている。半導体活性層８Ａ、８Ｂは、例えば、アモルファスシリコン膜からなり、半導体活性層８ＡはＴＦＴスイッチ４のチャネル部であり、半導体活性層８Ｂは、ＴＦＴスイッチ５のチャネル部である。
【００４４】
これらの上層には、ＴＦＴスイッチ４のソースとして作用する電極９Ａ、ＴＦＴスイッチ４のドレイン並びにＴＦＴスイッチ５のドレインとして作用する電極９Ｂ、及びＴＦＴスイッチ５のソースとして作用する電極９Ｃが形成されている。電極９Ａ、９Ｂ、９Ｃが形成された金属層（以下、この金属層を「第２信号配線層」ともいう。）も、Ａｌ若しくはＣｕ、又はＡｌ若しくはＣｕを主体とした積層膜が用いて形成されるが、これらに限定されるものではない。
【００４５】
この電極９Ａ、９Ｂ、９Ｃと半導体活性層８Ａ、８Ｂとの間にはコンタクト層（不図示）が形成されている。このコンタクト層は、不純物添加アモルファスシリコン等の不純物添加半導体からなる。
【００４６】
この第２信号配線層上には、電極９Ａ、９Ｂ、９Ｃを覆い一面に第１ＴＦＴ保護膜層１１Ａが形成されている。この第１ＴＦＴ保護膜層１１Ａは、例えば、ＳｉＮＸ 等からなっており、例えば、ＣＶＤ成膜により形成される。
【００４７】
この第１ＴＦＴ保護膜層１１Ａには、信号配線３と電極９Ａが対向する位置、電極９Ｂと対向する位置、及び電極９Ｃと対向する位置に各々コンタクトホール２０Ａ、２０Ｂ、２０Ｃが形成されている（図２参照。）。また、絶縁膜１５及び第１ＴＦＴ保護膜層１１Ａには、電極２Ｂと対向する位置、及び第２バイアス配線１０９と対向する位置に各々コンタクトホール２０Ｄ、２０Ｅが形成されている。
【００４８】
この第１ＴＦＴ保護膜層１１Ａの上層には、信号配線３、及びコンタクトパッド２１Ａ、２１Ｂが形成されている。信号配線３は、コンタクトホール２０Ａを介して電極９Ａに接続されている。コンタクトパッド２１Ａは、コンタクトホール２０Ｂを介して電極９Ｂに接続される共に、コンタクトホール２０Ｄを介して電極２Ｂに接続されている。コンタクトパッド２１Ｂは、コンタクトホール２０Ｃを介して電極９Ｃに接続される共に、コンタクトホール２０Ｅを介して第２バイアス配線１０９に接続されている。信号配線３及びコンタクトパッド２１Ａ、２１Ｂが形成された金属層（以下、この金属層を「第３信号配線層」ともいう。）も、Ａｌ若しくはＣｕ、又はＡｌ若しくはＣｕを主体とした積層膜が用いて形成されるが、これらに限定されるものではない。なお、本実施形態に係る検出素子１０では、コンタクトパッド２１Ａ、２１Ｂを、後述する下部電極１４が形成された領域に形成している。
【００４９】
そして、これら信号配線３、及びコンタクトパッド２１Ａ、２２Ｂを覆い、基板１上の画素が設けられた領域のほぼ全面（ほぼ全領域）には、第２ＴＦＴ保護膜層１１Ｂが形成されている。この第２ＴＦＴ保護膜層１１Ｂも、例えば、ＳｉＮＸ 等からなっており、例えば、ＣＶＤ成膜により形成される。
【００５０】
この第２ＴＦＴ保護膜層１１Ｂ上には、塗布型の層間絶縁膜１２が形成されている。この層間絶縁膜１２は、低誘電率（比誘電率εｒ＝２〜４）の感光性の有機材料（例えば、ポジ型感光性アクリル系樹脂：メタクリル酸とグリシジルメタクリレートとの共重合体からなるベースポリマーに、ナフトキノンジアジド系ポジ型感光剤を混合した材料など）により１〜４μｍの膜厚で形成されている。本実施の形態に係る検出素子１０では、この層間絶縁膜１２によって層間絶縁膜１２上層と下層に配置される金属間の容量を低く抑えている。また、一般的にこのような材料は平坦化膜としての機能も有しており、下層の段差が平坦化される効果も有する。これにより、上層に配置される半導体層６の形状が平坦化されるため、半導体層６の凹凸による吸収効率の低下や、リーク電流の増加を抑制することができる。この第１ＴＦＴ保護膜層１１Ａ及び第２ＴＦＴ保護膜層１１Ｂには、コンタクトパッド２１Ａと対向する位置にコンタクトホール１６が形成されている。
【００５１】
層間絶縁膜１２上には、コンタクトホール１６を埋めつつ、画素領域を覆うようにセンサ部１０３の下部電極１４が形成されており、この下部電極１４は、コンタクトパッド２１Ｂと接続されている。コンタクトパッド２１Ｂは、ＴＦＴスイッチ５のドレインとゲートを接続しており、また、下部電極１４とＴＦＴスイッチ４のドレインとを電気的に接続する接続部材を兼ねている。
【００５２】
下部電極１４は、後述する半導体層６が１μｍ前後と厚い場合には導電性があれば材料に制限がほとんどない。このため、Ａｌ系材料、ＩＴＯ（酸化スズインジウム）など導電性の金属を用いて形成すれば問題ない。
【００５３】
一方、半導体層６の膜厚が薄い場合（０．２〜０．５μｍ前後）、半導体層６で光が吸収が十分でないため、ＴＦＴスイッチ４、５への光照射によるリーク電流の増加を防ぐため、遮光性メタルを主体とする合金、もしくは積層膜とすることが好ましい。
【００５４】
下部電極１４上には、アモルファスシリコンを主体として形成され、フォトダイオードとして機能する半導体層６が形成されている。なお、この主体とは、アモルファスシリコンを７０％以上の含有率を有することをという。本実施の形態では、半導体層６として、ＰＩＮ構造のフォトダイオードを採用しており、ｎ＋層、ｉ層、ｐ＋層を順に積層して形成する。なお、本実施の形態では、下部電極１４を半導体層６よりも大きくしている。なお、半導体層６の膜厚が薄い場合（例えば、０．５μｍ以下の場合）には、ＴＦＴスイッチ４、５への光入射を防ぐ目的で、遮光性金属を配置してＴＦＴスイッチ４、５を覆うことが好ましい。
【００５５】
また、好ましくは、デバイス内部の光の乱反射によるＴＦＴスイッチ４への光進入を抑制するため、ＴＦＴスイッチ４のチャネル部から遮光性金属からなる下部電極１４の端部への間隔を５μｍ以上確保している。
【００５６】
層間絶縁膜１２及び半導体層６上には、各半導体層６部分で開口を持つように保護絶縁膜１７が形成されている。保護絶縁膜１７は第１ＴＦＴ保護膜層１１Ａ及び第２ＴＦＴ保護膜層１１Ｂと同じく、例えば、ＳｉＮx 等からなっており、例えば、ＣＶＤ成膜により形成される。
【００５７】
半導体層６及び保護絶縁膜１７上には、少なくとも保護絶縁膜１７の開口部を覆うように上部電極７が形成されている。この上部電極７には、例えば、ＩＴＯやＩＺＯ（酸化亜鉛インジウム）などの光透過性の高い材料を用いている。
【００５８】
上部電極７、及び保護絶縁膜１７上層には、塗布型の層間絶縁膜１８が形成されている。この層間絶縁膜１８上には、第１バイアス配線１０７（不図示）がＡｌ若しくはＣｕ、又はＡｌ若しくはＣｕを主体とした合金あるいは積層膜で形成され、層間絶縁膜１８に設けられた不図示のコンタクト部を介して上部電極７と電気的に接続される。なお、本実施の形態では、上部電極７の一部を信号配線３に沿って延伸して、信号配線３に沿って隣接する他の画素の上部電極７と接続している。これにより、上部電極７と第１バイアス配線１０７を接続するコンタクトに不良が発生した場合でも、隣接画素から上部電極７にバイアス電圧を印加することができるためセンサ部１０３の動作不良を抑制できる。
【００５９】
このように形成された検出素子１０には、図４に示すように、光吸収性の低い接着樹脂２８等を用いてＧＯＳ等からなるシンチレータ３０が貼り付けられる。
【００６０】
図５には、本実施の形態に係る検出素子１０の１画素部分に注目した等価回路図が示されている。
【００６１】
同図に示すように、ＴＦＴスイッチ４のソースは、信号配線３に接続されており、この信号配線３は、信号検出回路１０５に内蔵された増幅回路してのチャージアンプ１０５Ａに接続されている。また、ＴＦＴスイッチ４のドレインはセンサ部１０３の下部電極１４及びＴＦＴスイッチ５のドレインに接続され、ＴＦＴスイッチ４のゲートは走査配線１０１に接続されている。
【００６２】
チャージアンプ１０５Ａは、基準電圧Ｖｃｏｍを基準として信号配線３を流れる電気信号を増幅する。
【００６３】
上部電極７は、第１バイアス配線１０７に接続されており、バイアスを介してバイアス電圧ＶＤＤが印加されている。
【００６４】
また、ＴＦＴスイッチ５のソースは、第２バイアス配線１０９に接続されており、第２バイアス配線１０９を介して飽和防止電圧レベルＶｓの電力が供給されている。ＴＦＴスイッチ５のゲートは自身のドレインに接続されている。
【００６５】
この飽和防止電圧レベルＶｓは、基準電圧Ｖｃｏｍとバイアス電圧ＶＤＤの間の電圧レベルとされている。
【００６６】
ＴＦＴスイッチ５は、ゲートとドレインが接続されることによりダイオードとして機能している。
【００６７】
図６には、図５のＴＦＴスイッチ５をダイオード５Ａとして示した等価回路図が示されている。
【００６８】
同図に示すように、センサ部１０３の下部電極１４にダイオード５Ａのアノードが接続され、第２バイアス配線１０９にダイオード５Ａのカソードが接続されたものと等価となっている。
【００６９】
次に、上記構造の放射線画像検出装置１００の動作原理について説明する。
【００７０】
図４の上方からＸ線が照射されると、照射されたＸ線は、シンチレータ３０に吸収され、可視光に変換される。なお、Ｘ線は、図４の下方から照射してもかまわない。この場合にもＸ線はシンチレータ３０に吸収され、可視光に変換される。シンチレータ３０から発生する光量は、ＴＦＴアレイ基板上にアレイ状に配置されたセンサ部１０３の半導体層６に照射される。
【００７１】
検出素子１０には、半導体層６が各画素単位に分離して備えられている。半導体層６は、第１バイアス配線１０７を介して上部電極７から所定のバイアス電圧ＶＤＤが印加される。例えば、半導体層６が下層からｎ＋−ｉ−ｐ＋（ｎ＋アモルファスシリコン、アモルファスシリコン、ｐ＋アモルファスシリコン）の順に積層したＰＩＮ構造の場合は、上部電極７にマイナス極性のバイアス電圧が印加され、下層からｐ＋−ｉ−ｎ＋の順に積層したＰＩＮ構造の場合は、上部電極７にプラス極性のバイアス電圧が印加される。本実施の形態では、半導体層６が下層からｐ＋−ｉ−ｎ＋の順に積層したＰＩＮ構造であり、上部電極７にプラス極性のバイアス電圧が印加する場合として説明する。
【００７２】
半導体層６には、バイアス電圧を印加した状態で光が未照射の場合、数〜数＋ｐＡ／ｍｍ２以下の電流しか流れない。一方、半導体層６には、バイアス電圧を印加した状態で光が照射されると、電荷が発生して明電流が発生する。半導体層６に発生しプラスの電荷は下部電極１４により収集される。画像検出時には、ＴＦＴスイッチ４の電極２Ａに負バイアスが印加されてオフ状態に保持されており、下部電極１４に収集された電荷が蓄積される。
【００７３】
本実施形態に係る検出素子１０は、収集して蓄積された電荷の電荷量に応じて下部電極１４の電圧レベルが上昇し、蓄積された電荷量が多くなるほど上部電極７と下部電極１４との電位差が小さくなる。また、ＴＦＴスイッチ４のゲートはオフ状態で保持されているため、下部電極１４に電荷は蓄積されたままとなる。
【００７４】
しかし、検出素子１０は、下部電極１４の電圧レベルが飽和防止電圧レベルＶｓとなると蓄積された電荷がダイオード５Ａを介して第２バイアス配線１０９に電気信号として流れ出し、下部電極１４の電圧レベルの上昇が防止される。
【００７５】
図７には、本実施の形態に係る検出素子１０に対してＸ線を照射した場合のＸ線の線量Ｘ［ｍＲ］に対する下部電極１４の電圧Ｖｐ［Ｖ］の変化が示されている。
【００７６】
同図に示すように、下部電極１４の電圧Ｖｐは、照射された線量Ｘが増えるほど上昇するが、電圧Ｖｐが飽和防止電圧レベルＶｓとなると下部電極１４に蓄積された電荷がダイオード５Ａを介して第２バイアス配線１０９に電気信号として流れ出し、電圧Ｖｓ以上に電圧Ｖｐが上昇しない。
【００７７】
これにより、下部電極１４の電圧Ｖｐが半導体層６でトラップが発生する飽和電圧に到達しなくなるため、残像の発生を抑制することができる。
【００７８】
一方、図８には、図９に示すようにＴＦＴスイッチ５及び第２バイアス配線１０９が設けられていない検出素子１０に対してＸ線を照射した場合のＸ線の線量Ｘに対する下部電極１４の電圧Ｖｐの変化が示されている。
【００７９】
同図に示すように、下部電極１４の電圧Ｖｐは、照射された線量Ｘが増えるほど電圧Ｖｐが上昇して電圧Ｖｐがバイアス電圧ＶＤＤに近い電圧レベルとなると飽和して略一定となり、半導体層６に発生した電荷が移動できずに半導体層６内部の欠陥準位でトラップされるようになる。
【００８０】
画像読出時には、ＴＦＴスイッチ４の電極２Ａに走査配線１０１を介して順次ＯＮ信号（＋１０〜２０Ｖ）が印加される。これにより、ＴＦＴスイッチ４が順次ＯＮされることにより下部電極１４に蓄積された電荷量に応じた電気信号が信号配線３に流れ出す。信号検出回路１０５は、信号配線３に流れ出した電気信号に基づいて各センサ部１０３に蓄積された電荷量を、画像を構成する各画素の情報として検出する。これにより、検出素子１０に照射されたＸ線により示される画像を示す画像情報を得ることができる。
【００８１】
次に、飽和防止回路として用いられるダイオード５Ａの設計値について説明する。
【００８２】
ダイオード５Ａの駆動能力は、センサ部１０３の感度よって要求値が決定される。
【００８３】
半導体層６に発生する電荷を下部電極１４で蓄積させないためには、ダイオード５Ａから流れ出すことが可能な電流量Ｉ＿ｌｅａｋを、半導体層６で発生する電流量Ｉｐｄよりも大きくする必要がある。また、通常、ダイオードの特性は、温度や経時変化で変動する。このため、１０倍程度のマージンを持つことが好ましく、Ｉ＿ｌｅａｋ≧１０×Ｉｐｄが目安となる。
【００８４】
静止画像撮影の放射線画像検出装置１００において、Ｉｐｄの最大値は０，２ｎＡ前後である。
【００８５】
一方、ダイオード５ＡがＷ／Ｌ＝３のアモルファスシリコンのＴＦＴからなるものとした場合、Ｖｐ−Ｖｓ＝２［Ｖ］のときにＩ＿ｌｅａｋ＝０．３３［ｐＡ］となる。これにより、半導体層６から供給される電流値Ｉｐｄよりもダイオード５Ａから流れ出すことが可能な電流値Ｉ＿ｌｅａｋが大きくなるため、飽和を抑制することができる。
【００８６】
さらにＶｐ−Ｖｓ＝３［Ｖ］のときは、Ｉ＿ｌｅａｋ＝５．７［ｎＡ］となり、Ｉ＿ｌｅａｋk＞１０×Ｉｐｄとなり、十分なマージンを持っているため飽和をよりよく抑制できる。このケースでは、ＶｐとＶｓの差を３Ｖ程度確保すれば安定的にフォトダイオードの飽和を抑制することができる。
【００８７】
以上のように、本実施の形態によれば、半導体層６に発生した電荷が収集されて下部電極１４の電圧レベルが飽和防止電圧レベルＶｓとなると蓄積された電荷が流れ出す飽和防止回路を設けることにより、下部電極１４によって半導体層６に発生した電荷が収集されたとしても下部電極１４の電圧レベルが半導体層６でトラップが発生する飽和電圧に到達しなくなるため、残像の発生を抑制することができる。
【００８８】
また、本実施の形態によれば、蓄積された電荷量が多くなるほど下部電極１４とＴＦＴスイッチ４のゲートとの電位差が大きくなる場合、下部電極１４に蓄積された電荷がＴＦＴスイッチ４からリークせず、下部電極１４の電圧が上昇しやすいため、飽和防止回路を設けることにより、残像の発生を抑制することができる。
【００８９】
また、本実施の形態によれば、コンタクトパッド２１Ａ、２１Ｂを下部電極１４よりもシンチレータ３０から半導体層６に照射される光の下流側の金属層に形成することにより、コンタクトパッド２１Ａ、２１Ｂによって半導体層６に照射される光が遮断されることがない。また、コンタクトパッド２１Ａ、２１Ｂを、下部電極１４が形成された領域に形成することにより、コンタクトパッド２１Ａ、２１Ｂによって半導体層６の受光領域の面積（所謂、フィルファクタ）の低下を抑制することができる。
【００９０】
なお、上記実施の形態では、コンタクトパッド２１Ａ、２１Ｂによって下部電極１４とＴＦＴスイッチ４のドレインや、ＴＦＴスイッチ５のゲートとドレイン、ＴＦＴスイッチ５のソースと第２バイアス配線１０９を接続した場合について説明したが、本発明はこれに限定されるものではなく、第２信号配線層の電極９Ａ、９Ｂ、９Ｃを延設して接続してもよい。
【００９１】
図１０には、電極９Ａ、９Ｂ、９Ｃを延設した場合の検出素子１０の１画素単位の構造を示す平面図が示されており、図１１（Ａ）には、図１０のＡ−Ａ線断面図が示され、図１１（Ｂ）には、図１０のＢ−Ｂ線断面図が示されている。
【００９２】
また、上記実施の形態では、第２バイアス配線１０９を走査配線１０１と並行に設けた場合について説明したが、本発明はこれに限定されるものではなく、第２バイアス配線１０９を信号配線３と並行に形成してもよい。
【００９３】
図１２には、第２バイアス配線１０９を信号配線３と並行に形成した場合の検出素子１０の１画素単位の構造を示す平面図が示されており、図１３（Ａ）には、図１２のＡ−Ａ線断面図が示され、図１３（Ｂ）には、図１２のＢ−Ｂ線断面図が示されている。
【００９４】
ここでは、図１２及び図１３（Ａ）（Ｂ）に示されるように、第２バイアス配線１０９を第２信号配線層に信号配線３と並行に形成して電極９Ｃと接続している。このように第２バイアス配線１０９を信号配線３と並行に形成することにより、信号配線３が第２バイアス配線１０９と交差しなくなり、信号配線３に第２バイアス配線１０９と交差したことによる配線の静電容量の増加を防ぐことができるため、信号配線３に発生する電子ノイズを低減することができる。また、第２バイアス配線１０９を信号配線３と異なる金属層（ここでは第２信号配線層）で形成することで、信号配線３と第２バイアス配線１０９の間のリークによる歩留まり低下を抑制できる。
【００９５】
また、上記実施の形態では、第１バイアス配線１０７を半導体層６よりも上層に設けた場合について説明したが、本発明はこれに限定されるものではなく、第１バイアス配線１０７を半導体層６よりも下層に形成してもよい。
【００９６】
図１４には、第１バイアス配線１０７を半導体層６よりも下層に形成した場合の検出素子１０の１画素単位の構造を示す平面図が示されており、図１５には、図１４のＣ−Ｃ線断面図が示されている。なお、図１４のＡ−Ａ線断面図は、図３（Ａ）と同じ構造であり、図１４のＢ−Ｂ線断面図は、図３（Ｂ）と同じ構造である。
【００９７】
図１５に示されるように、第１バイアス配線１０７を半導体層６よりも下層の第２信号配線層に形成し、第１バイアス配線１０７と上部電極７とをコンタクトホール２０Ｆ、２０Ｇを介してコンタクトパッド２１Ｃにより接続するようにしてもよい。このように第１バイアス配線１０７を半導体層６よりも下層側に形成することにより、図１５の上方から照射されるＸ線が第１バイアス配線１０７によって遮断されることがなくなるため、半導体層６のフィルファクタの低下を抑制することができる。
【００９８】
また、本実施の形態では、検出対象とする放射線としてＸ線を検出することにより画像を検出する検出素子１０に本発明を適用した場合について説明したが、本発明はこれに限定されるものではなく、例えば、検出対象とする放射線はガンマ線等いずれであってもよい
その他、本実施の形態で説明した放射線画像検出装置１００の構成（図１参照。）及び検出素子１０の構成（図２〜図４、図１１〜図１５）は一例であり、本発明の主旨を逸脱しない範囲内において適宜変更可能であることは言うまでもない。
【図面の簡単な説明】
【００９９】
【図１】実施の形態に係る放射線画像検出装置の全体構成を示す構成図である。
【図２】実施の形態に係る検出素子の１画素単位の構成を示す平面図である。
【図３】実施の形態に係る検出素子の１画素単位の線断面図である。
【図４】実施の形態に係るシンチレータが貼り付けられた検出素子の概略構成を示す線断面図である。
【図５】実施の形態に係る検出素子の１画素部分に注目した等価回路図である。
【図６】実施の形態に係る検出素子の１画素部分に注目した等価回路図である。
【図７】実施の形態に係る検出素子に対してＸ線を照射した場合のＸ線の線量Ｘと下部電極の電圧Ｖｐの関係を示すグラフである。
【図８】従来の検出素子に対してＸ線を照射した場合のＸ線の線量Ｘと下部電極の電圧Ｖｐの関係を示すグラフである。
【図９】従来の検出素子の１画素部分に注目した等価回路図である。
【図１０】他の形態に係る検出素子の１画素単位の構成を示す平面図である。
【図１１】他の形態に係る検出素子の１画素単位の線断面図である。
【図１２】他の形態に係る検出素子の１画素単位の構成を示す平面図である。
【図１３】他の形態に係る検出素子の１画素単位の線断面図である。
【図１４】他の形態に係る検出素子の１画素単位の構成を示す平面図である。
【図１５】他の形態に係る検出素子の１画素単位の線断面図である。
【符号の説明】
【０１００】
３      信号配線
４      ＴＦＴスイッチ（スイッチ素子）
５      ＴＦＴスイッチ（飽和防止回路）
５Ａ    ダイオード（飽和防止回路）
６      半導体層
７      上部電極（第１電極）
１０    検出素子
１４    下部電極（第２電極）
２１Ａ  コンタクトパッド（第１接続部材）
２１Ｂ  コンタクトパッド（第２接続部材）
３０    シンチレータ（発光層）
１０１  走査配線
１０５Ａ  チャージアンプ（増幅回路）
１０７  第１バイアス配線
１０９  第２バイアス配線（飽和防止回路、電力配線）
１１０  電源
【図１】
2010011158.tif 000003
【図２】
2010011158.tif 000004
【図３】
2010011158.tif 000005
【図４】
2010011158.tif 000006
【図５】
2010011158.tif 000007
【図６】
2010011158.tif 000008
【図７】
2010011158.tif 000009
【図８】
2010011158.tif 000010
【図９】
2010011158.tif 000011
【図１０】
2010011158.tif 000012
【図１１】
2010011158.tif 000013
【図１２】
2010011158.tif 000014
【図１３】
2010011158.tif 000015
【図１４】
2010011158.tif 000016
【図１５】
2010011158.tif 000017