(57)【要約】【課題】半導体発光装置を構成する一の半導体発光素子から他の半導体発光素子に対する断熱性や遮光性を高めることにより、発振特性の安定性を高めた半導体発光装置を提供する。【解決手段】半導体発光装置１００において、複数個の半導体発光素子５０は、溝９７を介して個々に分離されている。また、溝９７の内側の側面上には、半導体発光素子５０から漏れ出す光を反射するための反射膜２１が配置されている。【選択図】図３
2010093127.tif 000002
【特許請求の範囲】
【請求項１】
基板上に半導体発光素子が複数個並列に配置された半導体発光装置であり、
前記半導体発光素子は、
前記基板の主表面上に配置された、フォトニック結晶層および活性層と、
前記フォトニック結晶層および前記活性層上に形成された電極と、
前記半導体発光素子から他の半導体発光素子へ光が漏れることを抑制する遮光構造とを備えており、
複数個の前記半導体発光素子は、前記電極が形成された表面側から、前記基板の主表面に交差する方向に延在する溝を介して個々に分離されており、さらに複数個の前記半導体発光素子の前記電極が電気的に接続されているサブマウントを備える、半導体発光装置。
【請求項２】
前記溝の、前記電極が形成された主表面からの深さは、前記電極が形成された主表面から前記活性層までの深さの２倍以上となっている、請求項１に記載の半導体発光装置。
【請求項３】
前記溝は前記遮光構造を構成する、請求項１または２に記載の半導体発光装置。
【請求項４】
前記遮光構造は、前記溝の内側の、前記基板の主表面に交差する方向に延在する内側面上に配置された反射膜を含む、請求項３に記載の半導体発光装置。
【請求項５】
前記遮光構造は、前記フォトニック結晶層においてフォトニック結晶構造が形成された領域を囲むように配置された遮光用フォトニック結晶構造を含み、
前記遮光用フォトニック結晶構造の屈折率の変化周期は、前記半導体発光素子から出射される光の少なくとも一部を反射するように決定されている、請求項１または２に記載の半導体発光装置。
【請求項６】
複数個の前記半導体発光素子のうち隣接して配置される１組の半導体発光素子は、互いに出射するレーザの波長が１ｎｍ以上異なる、請求項１〜５のいずれか１項に記載の半導体発光装置。
【請求項７】
前記電極は、めっき法により形成される、請求項１〜６のいずれか１項に記載の半導体発光装置。
【請求項８】
前記電極の、前記主表面に交差する方向における厚みは３μｍ以上である、請求項１〜７のいずれか１項に記載の半導体発光装置。
【請求項９】
前記電極は、銅、銀、金、白金、パラジウムからなる群から選択される１種類の材料を含む、請求項１〜８のいずれか１項に記載の半導体発光装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フォトニック結晶層を備えた半導体発光装置に関するものであり、より特定的には、フォトニック結晶層を備えた半導体発光素子を複数有する半導体発光装置に関する。
【背景技術】
【０００２】
半導体発光装置として、半導体基板上に形成されたフォトニック結晶層をレーザ共振器として用いるとともに、フォトニック結晶層の回折効果により、半導体基板に交差する方向にレーザ光を出射する半導体発光素子としてのフォトニック結晶面発光レーザ素子が知られている。また、このような半導体発光素子を基板上に複数個配置したレーザアレイも知られている。ここでフォトニック結晶層とはフォトニック結晶を含む層であり、フォトニック結晶とは、屈折率が周期的に変化する構造体のことである。出射するレーザの波長は、フォトニック結晶の屈折率の周期（フォトニック結晶の構造）により制御することができる。
【０００３】
通例、レーザアレイを構成する１つの半導体基板の主表面上には、複数個の半導体発光素子が並列に配置されている。なお、ここで主表面とは、表面のうち最も面積の大きい主要な面をいうこととする。レーザアレイを構成する半導体発光素子では、その温度が上昇すると当該半導体発光素子の特性に悪影響が及び、たとえばレーザ発振しなくなるといった問題の原因となることが知られている。また、上述したフォトニック結晶面発光レーザ素子のような半導体発光素子では、レーザ光を出射する際、投入された電力のうちの一定割合のエネルギーが熱となるため、上述した熱の影響は深刻である。
【０００４】
そして、レーザアレイにおいて複数の半導体発光素子が発熱すると、たとえば隣接する２つの半導体発光素子の間のピッチが狭い場合には、一方の半導体発光素子から発生した熱が他方の半導体発光素子に伝わるため、当該他の半導体発光素子の温度が上昇することがある。すると当該他の半導体発光素子のレーザ特性が変化し、レーザの出力の低下やレーザ発振できないといった問題が起こりうる。このような問題を解消するためには、半導体基板上に配置される複数個の半導体発光素子のうちの１つから発生する（レーザ発振に伴う）熱が、その半導体発光素子に隣接する他の半導体発光素子に過剰に伝わらないように、たとえばサブマウントを介して熱を半導体発光装置の外部に放出することが好ましい。たとえば特開平７−２８３４８６号公報（以下、「特許文献１」と記す）においては、発振波長に対して透明な半導体基板を用いるとともに、半導体発光素子を上下反転していわゆるフェイスダウン実装している面発光レーザ実装構造が開示されている。このような構成とすることで、半導体発光素子のうちレーザを発生する活性層で発生する熱を、当該活性層を含むスペーサ層の主表面上に形成した電極用の薄膜およびはんだバンプを介してサブマウントから半導体発光装置の外部に放出している。
【０００５】
また、特開２００８−６０４３３号公報（以下、「特許文献２」と記す）においては、隣接するレーザ素子が出射するレーザ同士の干渉を抑制するために、隣接するレーザ素子間において発振するレーザ光の偏光の方向や波長が異なるものとなるように構成されたレーザアレイが開示されている。
【０００６】
さらに、たとえば特開２００３−２７３４５６号公報（以下、「特許文献３」と記す）においては、フォトニック結晶層においてフォトニック結晶構造が形成された領域を囲むように配置された光反射領域にて、フォトニック結晶構造から漏れる回折光を反射することにより、光の利用効率を向上することができる２次元フォトニック結晶面発光レーザが開示されている。
【特許文献１】特開平７−２８３４８６号公報
【特許文献２】特開２００８−６０４３３号公報
【特許文献３】特開２００３−２７３４５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
特許文献１に開示される面発光レーザ実装構造においては、スペーサ層に含まれる活性層で発生する熱を効率よく熱放散性に優れるサブマウントとしてのＡｌＮ基板に伝達するために、スペーサ層の、基板と反対側の主表面上に形成された電極およびはんだバンプを介して、スペーサ層とＡｌＮ基板とを接続している。しかし、ＡｌＧａＡｓ基板の一方の主表面上に複数個並列に配置された半導体発光素子のうち、一の半導体発光素子において発生する熱が、たとえばこれに隣接する他の半導体発光素子に伝播する可能性がある。すなわち、ＡｌＮ基板に熱を逃がすための、ＡｌＧａＡｓ基板の主表面に交差する方向の熱の放出については言及されているが、隣接する半導体発光素子への熱の伝播、すなわちＡｌＧａＡｓ基板の主表面に沿った方向の熱の伝播に対する対策については言及されていなかった。
【０００８】
また、特許文献２に開示されるレーザアレイにおいても、一のレーザ素子と他のレーザ素子との間の熱の伝播についての記載がなされておらず、レーザ素子間の断熱のための構造についても記載されていない。そのため、当該レーザアレイについても、一のレーザ素子が発生する熱がたとえば隣接する他のレーザ素子の発振するレーザ光の発振特性に影響を与えることが考えられる。
【０００９】
また、たとえば複数の半導体発光素子を備える半導体発光装置において、半導体発光素子の一部のみを作動させたい場合などは、互いに隣接する半導体発光素子のうち一方のみ作動させ、他方は作動させないよう操作する場合が考えられる。このとき、一方の半導体発光素子から横方向に漏れた光が他方の半導体発光素子に対して干渉すれば、当該他方の半導体発光素子も作動してしまうなどの問題が起こりうる。また、複数の半導体発光素子を同時に動作させる場合においても、一方の半導体発光素子から漏れた光が周囲の半導体発光素子の発光特性に影響を与える場合があり得る。したがって、複数の半導体発光素子を備える半導体発行装置においては個々の半導体発光素子からの光の漏れを抑制することが好ましい。
【００１０】
また、特許文献３に開示される２次元フォトニック結晶面発光レーザにおいては、フォトニック結晶構造を囲むように反射鏡などを配置することによりレーザの出力効率を向上させる技術が開示されているものの、単一の素子のみが記載されている。つまり、特許文献３には、たとえば特許文献１や特許文献２に開示される各半導体発光装置のように、複数個の並列の半導体発光素子が配置された構造に関する記載がない。このため、基板の主表面上に、複数個同様の素子を並列に配置した場合における、隣接する素子に対する熱や光の影響が考慮されていないものと考えられる。
【００１１】
本発明は、以上の問題に鑑みなされたものであり、その目的は、半導体発光装置を構成する一の半導体発光素子から他の半導体発光素子に対する断熱性や遮光性を高めることにより、発振特性の安定性を高めた半導体発光装置を提供することである。
【課題を解決するための手段】
【００１２】
本発明に係る半導体発光装置は、基板上に半導体発光素子が複数個並列に配置された半導体発光装置である。当該半導体発光素子は、基板の主表面上に配置された、フォトニック結晶層および活性層と、上記フォトニック結晶層および活性層上に形成された電極と、上記半導体発光素子から他の半導体発光素子へ光が漏れることを抑制する遮光構造とを備える。そして、複数個の当該半導体発光素子は、上記電極が形成された表面側から、上記基板の主表面に交差する方向に延在する溝を介して個々に分離されており、さらに複数個の上記半導体発光素子の電極が電気的に接続されているサブマウントを備える。
【００１３】
上述したように、半導体発光装置を構成する一の半導体発光素子において発生する光が、同一半導体発光装置を構成する他の半導体発光素子の領域内に漏れると、当該他の半導体発光素子が発振する光の波長や強度などの発振特性を変化させ、半導体発光装置全体の動作に影響を及ぼすことがある。したがって、一の半導体発光素子において発生する光が、同一半導体発光装置を構成する他の半導体発光素子の領域内に侵入することを抑制するための遮光構造を備えることが好ましい。遮光構造は、フォトニック結晶層においてフォトニック結晶構造が形成された領域を囲むように配置されることが好ましい。
【００１４】
また、当該一の半導体発光素子が動作する際に発生する熱が、同一半導体発光装置を構成する他の半導体発光素子の領域に伝播されると、当該他の半導体発光素子の発生する光の発振特性が変化するなどの問題の発生が考えられる。そこで、複数個の半導体素子のそれぞれを、溝を介して分離すれば、溝の存在する領域において基板を構成する材質が不連続となる。このため、溝により分離された一の半導体発光素子から、当該溝を介して一の半導体素子に隣接する他の半導体発光素子への熱の伝播が抑制される。さらに、一の半導体発光素子の動作に起因する熱を、活性層上（活性層から見て基板とは反対側の表面上）に形成された電極がサブマウントと接続されている（いわゆるエピダウン実装されている）。つまり、上記半導体発光装置は、半導体発光素子の電極を介してサブマウントから効率よく放熱する構造を備える。このようにすれば、一の半導体発光素子から隣接する他の半導体発光素子への熱の伝播（横方向への熱の伝播）をより一層抑制することができる。
【００１５】
本発明に係る半導体発光装置においては、上記溝の、上記電極が形成された主表面からの深さは、電極が形成された主表面から活性層までの深さの２倍以上となっていることが好ましい。なお、ここで深さとは、溝が半導体発光装置の基板に交差する方向に延在する長さをいう。また、溝の幅とは、溝が半導体発光装置の基板に沿った方向であって、溝が隔てる一の半導体発光素子から他の半導体発光素子へ向かう方向における溝の幅をいうものとする。
【００１６】
上述したように溝は、溝により分離された一の半導体発光素子から、これに隣接する他の半導体発光素子への熱の伝播を抑制するための断熱構造として用いる。したがって、溝は深さを深く、幅を広くした方が、断熱構造としての効果を大きくすることができる。少なくとも、上述したように溝の、上記電極が形成された主表面からの深さが、電極が形成された主表面から活性層までの深さの２倍以上となるように構成することにより、一の半導体発光素子から他の半導体発光素子に対して十分な断熱効果を奏することができる。なお、溝の底壁は基板にまで到達していることが好ましい。一方、半導体発光素子が溝で実際に分離されないように、溝の底壁近傍では半導体発光装置の形状を維持できるだけの強度を確保する（十分な基板の厚みを確保する）ことが必要である。このため、溝の底壁から基板の裏面（基板において活性層が形成された表面と反対側の裏面）までの距離は５０μｍ以上であることが好ましい。
【００１７】
本発明に係る半導体発光装置においては、上述した溝は断熱構造と併せて遮光構造を構成することが好ましい。そして、溝の遮光構造は、上記溝の内側の、上記基板の主表面に交差する方向に延在する内側面上に配置された反射膜を含むことが好ましい。このようにすれば、上述したように当該溝により分離された一の半導体発光素子からこれに隣接する他の半導体発光素子へ光が漏れ出そうとしても、溝の内側面上に配置された反射膜が当該光を反射し、他の半導体発光素子側へ光が漏れ出すことを防止できる。それと同時に、一の半導体発光素子から漏れる光を、溝の反射膜を介して反射することにより、一の半導体発光素子の領域内に当該光を閉じ込めることができる。このため、一の半導体発光素子において活性層で発生した光の利用効率を向上させることができる。
【００１８】
または、本発明に係る半導体発光装置における遮光構造は、上述したフォトニック結晶層においてフォトニック結晶構造が形成された領域を囲むように配置された遮光用フォトニック結晶構造を含んでいてもよい。その場合、遮光用フォトニック結晶構造の屈折率の変化周期は、半導体発光素子から出射される光の少なくとも一部を反射するように決定されていることが好ましい。
【００１９】
一の半導体発光素子のフォトニック結晶層におけるフォトニック結晶の構造をここではフォトニック結晶構造ということにする。上述した溝の内側面上に反射膜を配置する代わりに、一の半導体発光素子のフォトニック結晶構造の周囲を囲むように遮光用フォトニック結晶構造を配置することによっても、遮光用フォトニック結晶構造が上述した溝の内側面上に配置する反射膜と同様に、一の半導体発光素子のフォトニック結晶構造から漏れ出す光を当該フォトニック結晶構造の領域内部に閉じ込め、隣接する他の半導体発光素子の領域に当該光が進入することを抑制することができる。なお、遮光用フォトニック結晶構造がなすフォトニック結晶の屈折率の変化周期により、当該遮光用フォトニック結晶構造における反射可能な光の波長や反射率などの反射特性が決定する。所望の反射率が得られるように遮光用フォトニック結晶の屈折率の変化周期などを設定することが好ましい。
【００２０】
本発明に係る半導体発光装置においては、たとえば隣接する半導体発光素子の一方から漏れ出す光が他方の半導体発光素子に進入して干渉を起こすことを抑制するために、複数個の半導体発光素子のうち隣接して配置される１組の半導体発光素子は、互いに出射するレーザの波長が１ｎｍ以上異なるように設定することが好ましい。このようにすれば、たとえ一方の半導体発光素子から他方の半導体発光素子に光が漏れ出したとしても、出射するレーザ光の波長が互いに異なっていることから当該漏れ出した光によるレーザ特性への影響を小さくすることができる。
【００２１】
以上に述べた本発明に係る半導体発光装置においては、電極はめっき法により形成され、電極の、主表面に交差する方向における厚みは３μｍ以上であることが好ましい。また、当該電極は、電極は、銅、銀、金、白金、パラジウムからなる群から選択される１種類の材料を含むことが好ましい。上述した構成による電極を、たとえばバンプを介してサブマウントと電気的に接続することにより、半導体発光装置のレーザ発振に伴い発生する熱をサブマウントに効率よく放熱することができる。したがって、半導体発光装置を構成するたとえば一の半導体発光素子から発生した熱が他の半導体発光素子に（基板の主表面と平行な方向である横方向に）伝播するなどの現象を抑制することができる。
【発明の効果】
【００２２】
本発明に係る半導体発光装置によれば、半導体発光装置を構成する一の半導体発光素子から他の半導体発光素子に対する断熱性や遮光性を高めることにより、良好な発振特性を示す半導体発光装置を提供することができる。
【発明を実施するための最良の形態】
【００２３】
以下、図面を参照しながら、本発明の実施の形態が説明される。なお、各実施の形態において、同一の機能を果たす部位には同一の参照符号が付されており、その説明は、特に必要がなければ、繰り返さない。
【００２４】
（実施の形態１）
図１は、本発明の実施の形態１に係る半導体発光装置を、基板側（上側）から見た上面斜視図である。図２は、本発明の実施の形態１に係る半導体発光装置を、サブマウントに接続する電極側（下側）から見た下面斜視図である。図３は、図１の線分ＩＩＩ−ＩＩＩにおける概略断面図である。さらに図４は、本発明の実施の形態１に係る半導体発光装置を基板側（上側）から見た上面図である。以下、図１〜図４を参照して、本発明の実施の形態１に係る半導体発光装置について説明する。
【００２５】
図１に示すように、本発明の実施の形態１に係る半導体発光装置１００は、基板２と、その一方の主表面上にｎ型電極１、基板２の一方の主表面と反対側の主表面上に形成されたエピタキシャル層８０を備えた、レーザアレイである。また、図２に示すように、エピタキシャル層８０には、その主表面に沿った方向において一定の距離ごとに、複数個の半導体発光素子５０が並列に（マトリックス状に）配置されている。すなわち、エピタキシャル層８０の主表面に沿った方向に関して２次元方向（縦方向およびそれに交差する横方向）に並列に、半導体発光素子５０が複数個配置されている。半導体発光素子５０を構成するエピタキシャル層８０の最下面（基板２と接触する表面と反対側の裏面）には、個々の半導体発光素子５０ごとに、たとえばめっきにより形成された電極１２が配置されている。そして、これら複数個の半導体発光素子５０は、溝９７を介して個々に分離されている。
【００２６】
以上についてより詳細に説明すると、図３の概略断面図に示すように、基板２の、ｎ型電極１が配置される主表面とは反対側の主表面上に２次元方向に複数個並列に配置された半導体発光素子５０は、基板２の主表面上（図３における下側の主表面上）にｎ型クラッド層３が形成されている。そしてｎ型クラッド層３の、基板２と対向しない主表面上（図３における下側の主表面上）には、フォトニック結晶層４および活性層５が形成されている。さらに活性層５の、フォトニック結晶層４と対向しない主表面上には順に電子ブロック層６、ｐ型クラッド層７、ｐ型コンタクト層８を備えている。以上、ｎ型クラッド層３からｐ型コンタクト層８までは、半導体発光素子５０を構成する半導体薄膜としてたとえばエピタキシャル成長法により形成された、図１または図２に示すエピタキシャル層８０である。そして図３に示すように、基本的に基板２とエピタキシャル層８０とで構成される半導体発光素子５０を外部と電気的に接続するための、ｎ型電極１と対になる電極として、ｐ型電極１０、誘電層１１、電極１２が形成されている。誘電層１１は電極１２を形成するためのものであり、たとえば金属からなる。当該電極ははんだ１３およびサブマウント電極１４を介して、放熱するためのサブマウント１５に電気的に接続されている（つまり電極ははんだ１３およびサブマウント電極１４を介して、サブマウント１５中に形成された配線１６に電気的に接続されている）。
【００２７】
基板２は、たとえば導電性ＧａＮや導電性ＳｉＣなどからなっている。ｎ型クラッド層３は、活性層５に注入されるキャリアとしての電子を提供する領域であり、同様にｐ型クラッド層７は、活性層５に注入されるキャリアとしての正孔を提供する領域である。これらはたとえばＩＩＩ−Ｖ族窒化物半導体、より具体的には、たとえばＡｌＧａＮより構成される。したがって、図３に示すように、ｎ型クラッド層３およびｐ型クラッド層７が、基板２およびエピタキシャル層８０の主表面に沿った方向に関して、活性層５を挟むように配置されていることから、これらｎ型クラッド層３およびｐ型クラッド層７は、活性層５に対してキャリア（電子および正孔）と発振される電磁波（レーザ）とを閉じ込める閉じ込め層として機能する。
【００２８】
活性層５はＧａＮを含んでおり、たとえばＡｌｘＧａ１−ｘ−ｙＩｎｙＮ（０≦ｘ、ｙ≦１、０≦ｘ＋ｙ≦１）からなる多重量子井戸により構成されている。活性層５は、当該活性層５の内部に電子が閉じ込められて電子の状態密度が離散化される次元の数に応じて、上述した多重量子井戸の代わりにたとえばフォトニック結晶層４などエピタキシャル層８０を構成する各薄膜層の主表面に沿った方向に延在する複数の量子細線ないし量子箱として配置されていてもよい。量子井戸は上述した電子の閉じ込められる方向が１次元であり、量子細線は２次元、量子箱は３次元である。このような量子構造を備えることにより、電子はある一定領域に拘束される結果、電子の状態密度が大きくなり、レーザが発振される効率が高められるとともに、出射されるレーザのスペクトルを先鋭化することができる。
【００２９】
上述したように、活性層５において、ｎ型クラッド層３から提供されるキャリアとしての電子、およびｐ型クラッド層１０から提供されるキャリアとしての正孔とが再結合すると、再結合に要したエネルギーの大きさに応じて、ある波長を持つ電磁波であるレーザが発振される。ここで発振されるレーザの波長は、活性層５が備える半導体層のバンドギャップによって規定される。
【００３０】
この、活性層５において発生されたレーザは、ｎ型クラッド層３およびｐ型クラッド層７の働きにより大部分が活性層５の内部に閉じ込められる。しかし、当該レーザの一部はエバネッセント光として活性層５の外部に漏れ出し、フォトニック結晶層４の内部に侵入する。ここで、活性層５およびこれを挟むフォトニック結晶層４、電子ブロック層６、ｎ型クラッド層３およびｐ型クラッド層７に及ぶ各領域の有する屈折率の周期と、エバネッセント光の波長との関係が所定の条件を満足する場合には、上述した各領域が有する所定の周期に応じた波長において当該波長の電磁波が増幅される。その結果、当該半導体発光素子５０の内部、すなわちおよそｎ型クラッド層３とｐ型クラッド層７とに挟まれた領域において定在波が誘起される。この定在波が、半導体発光素子５０において共振されるレーザである。
【００３１】
フォトニック結晶層４によって共振したレーザは、当該半導体発光素子５０のフォトニック結晶層４の主表面に沿った方向に往復進行しながら共振を続ける。このとき量子理論によれば、その共振するレーザの一部はフォトニック結晶層４の主表面に交差する方向に出射される。より具体的には、たとえば図３においてフォトニック結晶層４に沿って出射されたレーザ光は、フォトニック結晶層４の主表面に交差するように図３の上方へ、すなわち基板２およびｎ型電極１の方向へ出射される。
【００３２】
このようにして、半導体発光装置１００を構成する半導体発光素子５０がレーザを発光する。なお、フォトニック結晶層４は、たとえばＧａＮをエピタキシャル成長することにより形成された、エピタキシャル層８０の一部をなす薄膜構造である。
【００３３】
以上のように半導体発光装置１００を構成する個々の半導体発光素子５０が発光する際、その半導体発光素子５０では、光エネルギーの一部が熱エネルギーに変換されることにより熱が発生する。ここで、仮に半導体発光装置１００を構成する、個々の隣接する半導体発光素子５０同士のエピタキシャル層８０を構成する薄膜などが連続していれば、一の半導体発光素子５０が発光することにより発生した熱の一部が隣接する他の半導体発光素子５０に容易に伝播する。その結果、当該他の半導体発光素子５０の温度が、隣接する一の半導体発光素子５０が発生した熱を受けることにより上昇し、当該他の半導体発光素子５０のレーザ発振特性が変化するなどの影響を受けることがある。
【００３４】
そこで、図３に示すように、個々の半導体発光素子５０を分離するための溝９７が形成されている。溝９７は、ｐ型電極１０が配置される表面側、すなわちｐ型コンタクト層８側から、エピタキシャル層８０を構成する各薄膜層の主表面と交差する方向に延在する構成となっている。たとえば、半導体発光装置１００を構成する一の半導体発光素子５０（図３における左側の半導体発光素子）に着目すると、左側の半導体発光素子５０にてレーザの共振器となるフォトニック結晶層４と、中央（右側）の半導体発光素子５０にてレーザの共振器となるフォトニック結晶層４とは溝９７の存在により、フォトニック結晶層４の主表面に沿った方向に関して不連続となっている。したがって、左側の半導体発光素子５０のフォトニック結晶層４にてレーザの発振、共振時に発生する熱は、隣接する中央の半導体発光素子５０に伝播され難くなる。それゆえに、左側の半導体発光素子５０が発光することにより発生した熱の一部が、中央の半導体発光素子５０に伝播し、中央の半導体発光素子５０の温度が、左側の半導体発光素子５０において発生した熱の影響で上昇することを抑制できる。このため、当該温度の上昇に起因して、中央の半導体発光素子５０のレーザの発振特性などに影響が及ぶといった問題の発生確率を低減できる。このように、溝９７は、断熱構造としての役割を有するものである。
【００３５】
溝９７は、断熱構造としての役割を有するものであるため、溝９７の、たとえば図３に示すようにｐ型電極１０が形成されたｐ型コンタクト層８の主表面（図３における下側の主表面）から、エピタキシャル層８０を構成する各薄膜層および基板２の主表面に交差する方向に延在する深さは深い方が好ましい。また、当該溝９７の、エピタキシャル層８０を構成する各薄膜層および基板２の主表面に沿った方向における幅は広い方が好ましい。たとえば図３における半導体発光装置１００において、溝９７の、ｐ型電極１０が形成された主表面（すなわちｐ型コンタクト層８の、図３における下側の主表面）からの深さは、上記ｐ型電極１０が形成されたｐ型コンタクト層８の主表面から、活性層５のｐ型コンタクト層８側の主表面までの深さの２倍以上となっていることが好ましい。
【００３６】
また、溝９７の幅については、たとえば半導体発光装置１００を基板２のｎ型電極１が配置されている主表面側（図３の上側）から見た上面図である図４に示す、個々の半導体発光素子５０（図４の基板２であるＡ〜Ｉ）の間隔（たとえばＡとＢとの間隔Ｌ２、ＡとＤとの間隔Ｌ９）の３０％以上となっていることが好ましい。すなわち、たとえば幅Ｌ２およびＬ９が５０μｍである場合、当該領域に存在する溝９７の幅は１５μｍ以上であることが好ましい。
【００３７】
なお、図４に示す上面図における個々の半導体発光素子５０は矩形状となっているが、たとえば円環形状、六角形状などであってもよい。つまり、溝９７の平面形状は円環状や多角形状（六角形や五角形など）であってもよい。
【００３８】
ここで上述と同様にたとえば、半導体発光装置１００を構成する一の半導体発光素子５０（図３における右側の半導体発光素子５０）に着目すると、ｎ型電極１、はんだ１３およびサブマウント電極１４を介してサブマウント１５に接続された電極１２は、図３に示すようにサブマウント電極１４に接続された、サブマウント１５の内部に配置される配線１６を経由して外部と接続される構造となっている。サブマウント１５は、個々の半導体発光素子５０が発生した熱を伝播して外部へ放出する放熱基板としての役割を有する。また、サブマウント１５の内部に配線１６が埋め込まれるように配置されており、配線１６を介して電流が流される。このため、サブマウント１５としてはたとえばＡｌＮやＳｉＣなど、熱伝導率の高い絶縁材料、特にセラミックス材料を用いて形成されたものを用いることが好ましい。
【００３９】
通常サブマウントは、半導体発光装置の積層構造の下側に配置された基板の、エピタキシャル層などの薄膜層と対向しない一方の（通常は下側の）主表面に直接サブマウントの主表面を接続するか、もしくは基板の主表面とサブマウントの主表面とをたとえばはんだバンプを介して接続するといった態様で使用する。しかし、本発明の実施の形態１における半導体発光装置１００においては、基板２とエピタキシャル層８０との上下を反転させ（エピダウン実装とし）、エピタキシャル層８０（ｐ型コンタクト層８）の主表面に関して基板２と反対側に配置した電極１２とサブマウント１５の一方の主表面とが接続されている。
【００４０】
通常、基板２の主表面に交差する方向における厚みは、たとえば２００μｍ程度である。しかし、エピタキシャル層８０の主表面に交差する方向における厚みは、たとえば５μｍ程度、エピタキシャル層８０の主表面上に配置される電極（図３におけるｐ型電極１０および電極１２など）の厚みはたとえば２０μｍ程度である。したがって、本発明の実施の形態１における半導体発光装置１００のように、基板２およびエピタキシャル層８０からなる積層構造を上下反転して、エピタキシャル層８０上に形成された電極（図３におけるｐ型電極１０および電極１２など）を介してサブマウント１５と半導体発光素子５０とを接続すれば、エピタキシャル層８０を構成するフォトニック結晶層４の主表面からサブマウント１５までの、主表面に交差する方向の距離は３０μｍ以下となる。これに対して、フォトニック結晶層４の主表面から基板２のエピタキシャル層８０と対向しない主表面までの、主表面に交差する方向の距離は少なくとも２００μｍ以上あることになる。以上より、本発明の実施の形態１における半導体発光装置１００のように、基板２とエピタキシャル層８０との上下を反転させた、いわゆるエピダウン構造の場合、フォトニック結晶層４からサブマウント１５までの距離が、通常の構造（基板２のエピタキシャル層８０と対向しない主表面側をサブマウント１５と接続した構造）に比べて非常に小さくなる。このため、フォトニック結晶層４にてレーザを発振、共振する際に発生する熱を非常に効率よく、サブマウント１５まで伝播させることができる。そして、熱伝導率の高い材質にて形成されたサブマウント１５に到達した熱は、サブマウント１５の内部を介して効率よく半導体発光装置１００の外部に放出される。
【００４１】
以上に述べた、溝９７とエピダウン構造とが、半導体発光装置１００の一の半導体発光素子５０におけるフォトニック結晶層４が発生する熱の、周囲の半導体発光素子５０への伝播を抑制する断熱構造として作用する。
【００４２】
また、溝９７は断熱構造としてのみでなく、遮光構造としての機能をも有する構成とすることがより好ましい。ここで遮光構造とは、たとえば図３における左側の半導体発光素子５０から中央の半導体発光素子５０へ、左側の半導体発光素子５０において発生した光（電磁波）が漏洩することを抑制する構造を意味する。
【００４３】
図３において、たとえば左側の半導体発光素子５０のフォトニック結晶層４において発生したレーザ光は、基本的には共振現象により左側の半導体発光素子５０のフォトニック結晶層４の内部の領域に閉じ込められる。このため、左側の半導体発光素子５０のフォトニック結晶層４の内部を、フォトニック結晶層４の主表面に沿った方向に往復する。ただし、一部のレーザは、左側の半導体発光素子５０の領域を通り抜け、たとえば隣接する中央の半導体発光素子５０のフォトニック結晶層４の領域に侵入することがある。すると、たとえば中央の半導体発光素子５０には電源を投入していないにもかかわらず誤作動（レーザ発振）を始める可能性もある。あるいは、中央の半導体発光素子５０の発振するレーザに対して左側の半導体発光素子５０からの光が当該中央の半導体発光素子５０に侵入して干渉することにより、中央の半導体発光素子５０のレーザの発振特性が変化する可能性もある。この場合、中央の半導体発光素子５０の正常な動作が妨げられることになる。
【００４４】
そこで、たとえば溝９７が、左側の半導体発光素子５０から中央の半導体発光素子５０へ光が漏れることを抑制する遮光構造を備えていれば、左側の半導体発光素子５０からの光が中央の半導体発光素子５０の動作に干渉して発振特性を変化させたり、中央の半導体発光素子５０を誤作動させるなどの問題を回避することができる。
【００４５】
上述したような遮光構造としての機能を発揮させるためには、たとえば、図３に示すように溝９７の内側の、基板２の主表面に交差する方向に延在する内側面上に反射膜２１を配置する構造とすることが好ましい。反射膜２１は、図３に示すように、溝９７の内側の側面、すなわちエピタキシャル層８０を構成する各薄膜層や基板２の主表面に交差する方向に延在する側面の全面を覆うように配置することが好ましい。このようにすれば、たとえば左側の半導体発光素子５０から中央の半導体発光素子５０の方向へ、主表面に沿った方向に光が漏洩したとしても、左側の半導体発光素子５０と中央の半導体発光素子５０との間に介在する溝９７の反射膜２１により当該光は反射されて再び左側の半導体発光素子５０の方向へ戻る。そして上述の反射された光は左側の半導体発光素子５０の内部における共振を増幅させる。したがって、反射膜２１を溝９７に配置することにより、左側の半導体発光素子５０において発生した光が中央の半導体発光素子５０の動作に干渉して発振特性を変化させたり、中央の半導体発光素子５０を誤作動させたりするなどの問題を回避することができる。さらに、個々の半導体発光素子５０の内部において発振、共振されるレーザの強度が高くなるため、出射されるレーザの強度を高めることができる。したがって、レーザを出力する効率（光の利用効率）を向上させることができる。
【００４６】
なお、レーザ光は金属の薄膜によって反射される。このため、反射膜２１は、誘電層１１と同様の金属の薄膜であってもよい。この場合、後述するように誘電層１１と反射膜２１とは同時に成膜するため、図３に示すように、溝９７の底面、すなわち溝９７の対向する２つの側面間を結ぶ、基板２の主表面に沿った方向に延在する底面の上にも反射膜２１と同質の薄膜が形成されてもよい。
【００４７】
ところで、一の半導体発光素子５０において発振するレーザの波長は、当該フォトニック結晶層４に形成された孔９０の内部に充填された材料の材質と、フォトニック結晶層４自身（半導体薄膜）との屈折率の差および、フォトニック結晶層４の構造を規定する孔９０の配置される周期とにより決定する。したがって上述した屈折率の差、および孔９０の配置される周期を変更すれば、半導体発光装置１００を構成する個々の半導体発光素子５０の間で発振、共振するレーザの波長を変更することができる。
【００４８】
このように、半導体発光装置１００を構成する個々の半導体発光素子５０の間で発振、共振するレーザの波長を変更すれば、たとえば左側の半導体発光素子５０にて発生する光の一部が中央の半導体発光素子５０に侵入したとしても、中央の半導体発光素子５０の動作が干渉を受ける確率を低減できる。このため、たとえば上述したような左側の半導体発光素子５０からの光が中央の半導体発光素子５０の動作に干渉して発振特性を変化させたり、中央の半導体発光素子５０を誤作動させたりするなどの問題を回避することができる。
【００４９】
なおここで、複数個の半導体発光素子５０のうち隣接して配置される１組の半導体発光素子５０は、互いに出射するレーザの波長が１ｎｍ以上異なることが好ましい。すなわち、図３に示すフォトニック結晶層４の内部の、フォトニック結晶構造（孔９０、９８、９９の形成周期や、当該フォトニック結晶層４を構成する材質など）を調整することによりレーザの波長が異なるものとなるように調整する。たとえば図４に示す個々の半導体発光素子（図４の半導体発光素子Ａ〜Ｉ）の発振、共振するレーザの波長が互いに１ｎｍ以上変化するように、上記フォトニック結晶構造を調整することが好ましい。
【００５０】
図３において、ｐ型電極１０と電気的に接続されるｐ型コンタクト層８は、たとえばＩＩＩ−Ｖ族窒化物半導体、より具体的にはＧａＮより構成することが好ましい。なお、ｐ型電極１０の材料は、ｐ型コンタクト層８とオーミック接触可能な材料を選択することが好ましい。また図３における電子ブロック層６は、ｐ型クラッド層７から供給されて活性層５に注入されたキャリアとしての正孔が、再びｐ型クラッド層７に戻ることを抑制するためのブロック層として機能するものである。この電子ブロック層６は、図３においては活性層５とｐ型クラッド層７とに挟まれるように配置されている。しかしたとえば、活性層５とフォトニック結晶層４との間に挟まれるように配置してもよい。この場合、電子ブロック層６は、ｎ型クラッド層３から供給されて活性層５に注入されたキャリアとしての電子が、フォトニック結晶層４の内部に侵入し、フォトニック結晶層４の内部でキャリアとしての正孔と非発光再結合することを抑制することができる。
【００５１】
なお、たとえば基板２とｎ型クラッド層３との間に、たとえばｎ型バッファ層を挟んでもよい。このようにすれば、当該ｎ型バッファ層の一方の主表面上に形成するｎ型クラッド層３などのエピタキシャル層の結晶性を向上させることができる。また、たとえば基板２の、ｎ型電極１が配置された主表面と反対側の主表面上に、ｎ型バッファ層、ｎ型クラッド層３、活性層５、電子ブロック層６、フォトニック結晶層４、ｐ型クラッド層７、ｐ型コンタクト層８の順に各薄膜層を積層させるなど、図１および図２におけるエピタキシャル層８０に該当する領域の積層の順序を図３の半導体発光装置１００の構成から変更してもよい。たとえば上述した積層構造とした場合は、電子ブロック層６の存在により、ｐ型クラッド層７から供給されて活性層５に注入されたキャリアとしての正孔が、フォトニック結晶層４の内部に侵入し、フォトニック結晶層４の内部で電子と正孔とが非発光再結合することを抑制できる。さらに、たとえば図３の半導体発光装置１００における半導体のｐ型とｎ型とをすべて逆にしてもよい。
【００５２】
また、ｐ型コンタクト層８の、ｐ型クラッド層７と対向しない主表面上には、ＳｉＯ２膜９が形成されている。ＳｉＯ２膜９は、並列に配置される複数個の半導体発光素子５０のうち、たとえば図３における左側の半導体発光素子５０と、これに隣接するたとえば中央の半導体発光素子５０とを電気的に絶縁するために配置されたものである。したがってＳｉＯ２膜９は、図３に示すように、各半導体発光素子５０におけるｐ型コンタクト層８の、ｐ型クラッド層７と対向しない主表面上および、各半導体発光素子５０を分離するための溝９７の全表面上に配置されている。ただし図３に示すように、各半導体発光素子５０のｐ型コンタクト層８とｐ型電極１０とを電気的に導通させる領域においては、ｐ型コンタクト層８の主表面上であってもＳｉＯ２膜９は配置されていない（つまり、ＳｉＯ2膜に開口部が形成されている）。
【００５３】
次に、ｐ型コンタクト層８をサブマウント１５と電気的に導通させるために、ｐ型コンタクト層８のｐ型クラッド層７と対向しない側の主表面上（図３における下側）に配置されるｐ型電極１０は、上述のようにｐ型コンタクト層８とオーミック接触することが可能な金属材料を用いる。たとえば、ｐ型コンタクト層８としてＧａＮを用いた場合には、ｐ型電極１０としてＮｉの薄膜とＡｕの薄膜との積層構造、またはこれらの薄膜を合金化処理した薄膜を用いることが好ましい。また、ｐ型電極１０の上に配置される誘電層１１は、電極１２を配置するための下地として、すなわちめっきを良好に行なうために配置する金属薄膜であり、具体的にはたとえばＴｉの薄膜とＡｕの薄膜との積層構造などを図３に示すように形成することが好ましい。
【００５４】
そして誘電層１１の、エピタキシャル層８０と対向する主表面と反対側の主表面上（図３における下側）に、めっき法を用いて、図３に示すように電極１２を形成する。この電極１２は、個々の半導体発光素子５０のエピタキシャル層８０や基板２などの積層構造と、サブマウント１５とを電気的に接続するとともに、エピタキシャル層８０の特にフォトニック結晶層４にて発生する熱をサブマウント１５に放熱するための熱伝達経路を構成する。このため、電気伝導性に優れるとともに、放熱性に優れる材料、構造とすることが好ましい。誘電層１１の一方の主表面に対してめっき法により電極１２を形成することにより、たとえば蒸着法により金属電極を形成した場合に比べ、膜厚の厚い電極を容易に形成することができる。
【００５５】
本発明の実施の形態１に係る半導体発光装置１００のようにＧａＮで形成された層が発光するいわゆるＧａＮ面発光レーザの場合、基板２を形成するＧａＮの熱伝導率が室温において約１３０Ｗ／ｍＫであり、基板２の熱伝導率がたとえばＧａＡｓなどに比べて２倍程度と高い。このため、半導体発光装置１００においてｐ型コンタクト層８からサブマウント１５に対して放熱するために、基板２側からはんだバンプを用いてサブマウント１５と半導体発光素子とを接続した場合、当該はんだバンプを介した放熱の効率が悪くなる。具体的には、たとえば先述した特許文献１に示すはんだボールを用いた接続構造のように、はんだ層が厚い接続になると、はんだの熱伝導率はＧａＮの熱伝導率の半分程度であるため、はんだバンプを介してサブマウント１５へ放熱する場合の放熱効率が悪くなる。
【００５６】
そこで、熱伝導率の高い材料を、めっき法を用いて金属電極として形成し、当該金属電極を、エピタキシャル層８０からサブマウント１５へ放熱するための伝熱経路として利用することにより、放熱の効率を高めることができる。たとえば、Ａｕ（金）の熱伝導率は室温において約３２０Ｗ／ｍＫと高いため、Ａｕからなる電極１２は、それ自体をサブマウント（ヒートスプレッダ）として用いることも可能な程度に放熱性に優れる。Ａｕのほか、Ｃｕ（銅）、Ａｇ（銀）、Ｐｔ（白金）、Ｐｄ（パラジウム）を電極１２の材料として用いてもよい。これらはいずれも熱伝導率が高く、電極１２として用いることにより、サブマウント１５への放熱特性を良好なものとすることができる。
【００５７】
また、電極１２とサブマウント１５とを最終的に機械的および電気的に接続するはんだ１３が、接続時の加熱により溶解して図３の上方、すなわちたとえばｐ型コンタクト層８などの方へ這い上がる可能性がある。これを回避するために、電極１２の、基板２などの主表面に交差する方向における厚みを大きくすることが好ましい。具体的には、当該厚みを３μｍ以上とすることが好ましい。なお、当該厚みは１０μｍ以上とすることがさらに好ましい。このように十分な厚みを設ければ、たとえはんだ１３が加熱により図３における上方へ這い上がったとしても、はんだ１３の一部がｐ型コンタクト層８やｐ型クラッド層７の表面にまで到達する可能性は小さくなる。したがって、たとえばｐ型コンタクト層８とｐ型クラッド層７とが、その側面上へのはんだの流入により短絡するなどの問題の発生を抑制することができる。さらに、図３に示すように、電極１２は、たとえば基板２などの主表面に沿った方向に関する断面積や、図３における左右方向における幅が、ｐ型電極１０よりも大きいことが好ましい。このようにすれば、電極１２を介した電気伝導性や熱伝導性をさらに高めることができる。
【００５８】
なお、電極１２からサブマウント１５への放熱を良好とするために、はんだ１３の、サブマウント１５などの主表面に交差する方向における厚みを極力薄く、たとえば５μｍ以下とすることが好ましい。上述したようにはんだの熱伝導率は、たとえばＡｕやＡｇなどの金属材料の熱伝導率に比べて劣るからである。
【００５９】
次に、本発明の実施の形態１における半導体発光装置１００の製造方法について例を挙げて説明する。図５は、基板にｎ型クラッド層およびフォトニック結晶層を形成するための薄膜層を形成する工程を示す概略断面図である。図６は、フォトニック結晶層にフォトニック結晶構造を形成するための結晶孔を形成する工程を示す概略断面図である。図７は、活性層などのエピタキシャル層を構成する各薄膜層を形成する工程を示す概略断面図である。図８は、断熱構造としての溝を形成する工程を示す概略断面図である。図９は、絶縁膜としてのＳｉＯ２膜を形成する工程を示す概略断面図である。
【００６０】
まず、図５に示すようにたとえば導電性ＧａＮまたは導電性ＳｉＣからなる基板２を準備する。そして、たとえばＯＭＶＰＥ（Organo Metallic Vapor Phase Epitaxy）法を用いて、基板２の一方の主表面上に、ｎ型クラッド層３、そしてフォトニック結晶層４を形成するための薄膜層４ａをこの順にエピタキシャル成長させる。
【００６１】
次に、図６に示すように、薄膜層４ａの、ｎ型クラッド層３と対向する主表面と反対側の主表面上（図４における上側）に、フォトニック結晶構造を形成するための孔９０、９８、９９を形成する。孔９８と孔９９とはそれぞれ図６に示すように複数個ずつ配置されるが、先述したように隣接する半導体発光素子５０の発振、共振するレーザの波長を異なるものとするため、１群の孔９８と孔９９との周期を異なるものとすることが好ましい。なお、実際には半導体発光装置１００は、図１〜図４に示すように、孔９０をさらに備えて（図３参照）半導体発光素子５０が３行×３列となるように配列しているが、半導体発光素子５０の配列個数はこれ以外の数（たとえば４行×４列以上）であってもよく、また半導体発光素子５０の配列は千鳥格子状など任意の数と構成であってもよい。
【００６２】
以下、図６において図示されていないが、孔９８および孔９９は、以下のような工程により形成することができる。まず、たとえばスピンコータを用いてレジストを薄膜層４ａ上に塗布する。その後、ＥＢ（Electron Beam）露光装置を用いて電子ビームリソグラフィ技術を用いることにより、レジストをパターニングする。このパターニングでは、たとえば図４に示す半導体発光装置１００を形成する場合において、各半導体発光素子５０について、たとえば図４に示すＡから出射されるレーザの波長は４０５ｎｍ、以下同様に、隣接する半導体発光素子５０のレーザの波長が２ｎｍずつ異なるように、Ｂは４０７ｎｍ、Ｃは４０９ｎｍ、Ｄは４１１ｎｍ、Ｅは４１３ｎｍ、Ｆは４１５ｎｍ、Ｇは４１７ｎｍ、Ｈは４１９ｎｍ、そしてＩは４２１ｎｍとすることができるように孔９０、９８、９９など１群の孔を構成する個々の孔の間の周期を変更する。この結果、各孔９０(図６参照）が形成されるべき領域上に開口パターンが形成されたマスク層としてのレジストを得ることができる。
【００６３】
そしてパターニングしたレジストをマスクとして、薄膜層４ａの一部をたとえばＲＩＥ（Reactive Ion Etching）などのエッチングにより除去することにより、図６に示す複数個の孔９０、９８、９９を形成する。その後、レジストを除去し、孔９０、９８、９９に、それぞれが構成する半導体発光素子５０の出射するレーザの所望の波長に合わせた物質を充填する。ここでは、たとえばＳｉＯ２などを充填することが好ましい。また、上述した物質を充填する方法としては、たとえばスパッタ法や、スピンコートとアニール法との複合法など、従来周知の任意の方法を用いることができる。また、上述した孔９０、９８、９９に固体を充填しない場合（空気孔とする場合）には、上述のような充填工程は特に行なう必要はない。
【００６４】
なお、上記のような方法によりレジストのパターニングを行なう代わりに、紫外線硬化型の樹脂を薄膜層４ａ上に塗布し、ナノインプリント法を用いて所定形状のレジストのパターニングを行なってもよい。
【００６５】
次に図７に示すように薄膜層４ａの上に、薄膜層４ａの孔９８、９９、９０が形成された主表面を覆い、孔９０、９８、９９をフォトニック結晶層４の内部に独立した形で配置するための、薄膜層４ａと同質の薄膜層４ｂを形成する。図７に示すように、薄膜層４ａと薄膜層４ｂとを合わせてフォトニック結晶層４と定義する。なお、この薄膜層４ｂを形成しない構成としてもよい。つまり、薄膜層４ａのみによりフォトニック結晶層４を構成してもよい。
【００６６】
そしてフォトニック結晶層４の、ｎ型クラッド層３と対向しない側の主表面上（図７における上側）に、活性層５、電子ブロック層６、ｐ型クラッド層７、ｐ型コンタクト層８をこの順序でエピタキシャル成長させる。このようにして図１、図２に示すエピタキシャル層８０を構成する各薄膜層が形成される。
【００６７】
次に図８に示すように、１群の孔９０、９８、９９がそれぞれ形成された半導体発光素子５０の領域を、基板２などの主表面に沿った方向に関して分離するための溝９７を、ｐ型コンタクト層８の主表面側から形成する。溝９７は、個々の半導体発光素子５０の領域に挟まれた領域（境界領域）の中央部に、たとえば幅が２０μｍで深さが１０μｍのものを形成する。この溝９７は、先述した孔９０、９８、９９と同様に、たとえば電子ビームリソグラフィ技術や、ナノインプリント法のほか、一般的なフォトリソグラフィ技術を用いて形成することができる。なお、この溝９７は、図２に示すようにｐ型コンタクト層８の主表面上に格子状となるように形成されている。
【００６８】
続いて図９に示すように、ｐ型コンタクト層８の主表面上および溝９７の内側の側面上および底面上をすべて覆うように、ＳｉＯ２膜９を形成する。このＳｉＯ２膜９は、たとえばプラズマＣＶＤ法により、厚みが５０ｎｍとなるように形成する。
【００６９】
以上に続く工程について、図１０は、ｐ型電極を形成するための窓を形成する工程を示す概略断面図である。図１１は、ｐ型電極を形成する工程を示す概略断面図である。図１２は、ｎ型電極を形成する工程を示す概略断面図である。図１３は、めっきを行なうための誘電層を蒸着する工程を示す概略断面図である。
【００７０】
図１０に示すように、各半導体発光素子５０の主表面に沿った方向に関する中心付近の領域に、ｐ型電極１０（図３参照）を形成するためにＳｉＯ２膜９を除去した電極用窓９６を形成する。これについても、たとえば上述した電子ビームリソグラフィ技術や、ナノインプリント法、フォトリソグラフィ技術を用いて、主表面に沿った方向について５０μｍ角（縦５０μｍ×横５０μｍの四角形状）に相当する広さのＳｉＯ２膜９を、フッ酸を用いて除去することにより、電極用窓９６を形成する。そして、当該電極用窓９６とその中心が重なるように、図１１に示すように６０μｍ角（縦６０μｍ×横６０μｍの四角形状）のｐ型電極１０を、たとえば真空蒸着技術を用いて形成する。すなわち、このｐ型電極１０は、図３および図１１に示すように、電極用窓９６およびその周辺部のＳｉＯ２膜９の一部の領域の上にも形成することが好ましい。
【００７１】
図１２に示すように、基板２の、エピタキシャル層８０と対向しない側の主表面上（図１２における下側）に、ｐ型電極１０と同様にたとえば真空蒸着技術によりｎ型電極１を形成する。最終的にこのｎ型電極１を形成しない領域が、個々の半導体発光素子５０として作用する領域にほぼ一致するように、たとえばｎ型電極１を形成しない領域が１００μｍ角となるようにパターニングする。このｎ型電極１を形成しない領域は、図１２に示すようにフォトニック結晶層４におけるフォトニック結晶構造が形成された部分と平面的に重なるように配置される。
【００７２】
そして、図１３に示すように、ＳｉＯ２膜９、ｐ型電極１０、および溝９７の内側の表面（側面および底面）をすべて覆うように、めっき用の誘電層１１を形成する。誘電層１１としては、たとえばＴｉの薄膜とＡｕの薄膜との積層構造などを用いることが好ましい。また、誘電層１１を形成するためには、たとえば真空蒸着技術やＣＶＤ（Chemical vapor deposition：化学気相成長）法を用いてもよい。なお、図１３に示すように、当該誘電層１１のうち、溝９７の内側の表面上に生じたものは、ここでは遮光構造として機能する反射膜２１となる。したがって、当該誘電層１１と反射膜２１とは、誘電層１１を形成する工程において同時に形成されることになる。
【００７３】
さらに続く工程として、図１４は、電極を形成するためのレジストをパターニングする工程を示す概略断面図である。図１５は、電極を形成した状態を示す概略断面図である。図１６は、図１５のレジストを除去した状態を示す概略断面図である。図１７は、誘電層の不要部を除去する工程を行なうためのレジストをパターニングした状態を示す概略断面図である。図１８は、誘電層の不要部を除去する工程を示す概略断面図である。図１９は、誘電層の不要部を除去する工程を行なうためのレジストを除去した状態を示す概略断面図である。図２０は、各半導体発光素子をサブマウントに接続する工程を示す概略断面図である。
【００７４】
たとえば誘電層１１上の全面にたとえば厚み２０μｍとなるようにレジストを塗布し、上述したたとえば電子ビームリソグラフィ技術を用いてパターニングすることにより、図１４に示すようにレジストがパターニングされたマスク５１を形成する。このとき、パターニングによりレジストが除去された領域（図１４における隣り合うマスク５１に挟まれた間隙）が、個々の半導体発光素子５０として作用する領域にほぼ一致するように、すなわち上述したようにパターニングによりレジストが除去された領域が１００μｍ角となるようにパターニングする。なお、図１４に示すように、このときｎ型電極１側には、基板２のｎ型電極１が形成された主表面の全体を覆うようにレジスト５２を保護膜として塗布している。
【００７５】
次に、図１５に示すように、パターニングによりレジストが除去された領域（図１４における隣り合うマスク５１に挟まれた間隙）に対して、電解めっきにより、基板２などの主表面に交差する方向の厚みが２０μｍで、主表面に沿った方向の大きさが１００μｍ角である電極１２を形成する。なお、ここでは電極１２の材質をたとえばＡｕとする。この後、マスク５１およびレジスト５２を除去する。除去した状態を図１６に示している。
【００７６】
また、図１７〜図１９に示すように、たとえば電子ビームリソグラフィ技術あるいは通常のリソグラフィ技術を用いてマスク５３を形成する。そして、マスク５３をマスクとしても用いて、電極１２および反射膜２１のいずれの形成にも直接関係しない、不要な領域に形成された誘電層１１をエッチングにより除去する。その後、マスク５３を除去する。ただし、図１７〜図１９に示す、誘電層１１を除去する工程は省略してもよい。
【００７７】
また、図１７〜図１８に示すように、当該工程においても、ｎ型電極１側には、基板２のｎ型電極１が形成された主表面上のうち、ｎ型電極１が存在しない領域全面にレジスト５２を保護膜として塗布している。そして図１９において、マスク５３と同時にレジスト５２を除去している。
【００７８】
図２０に示すサブマウント１５としては、熱伝導率が非常に高い絶縁材料（セラミック）であるＡｌＮを用いて、図１７において形成された半導体発光素子５０が複数形成されたチップアレイを上下反転し、図１８に示すようにサブマウント１５の主表面上に、はんだ１３およびサブマウント電極１４を介して接続する。はんだ１３は、電極１２の、誘電層１１と対向しない主表面上に（図２０における下側）に、厚みが４μｍ以下となるように塗布することが好ましい。また、サブマウント電極１４はサブマウント１５の主表面上に、個々の半導体発光素子５０の電極１２とほぼ同一間隔、同一サイズとなるように形成されていることが好ましく、たとえばＴｉ、ＰｔおよびＡｕの薄膜の積層構造などにより形成されることが好ましい。
【００７９】
サブマウント１５は、主表面に沿った方向に延びる複数の層からなる積層構造を備えており、それぞれのサブマウント電極１４に接続される配線１６がその内部に埋設された状態になっている。この配線１６がサブマウント１５内部に立体的に配置されているため、電極１２とサブマウント電極１４とは個々の半導体発光素子５０ごとに単独に通電することができる。すなわち、たとえば図４に示す半導体発光素子Ａ〜Ｉについて、Ａ、Ｂ、Ｅのみ通電して残りは通電しないようにセットするなど、任意に各半導体発光素子のオンオフを制御することができる。また、各半導体発光素子５０ごとに通電条件を設定することも可能であるため、各半導体発光素子５０が安定して動作するように個別に電圧条件などを設定することも可能である。
【００８０】
（実施の形態２）
図２１は、本発明の実施の形態２における半導体発光装置２００の、図３に対応する概略断面図である。図２２（Ａ）は、図２１のフォトニック結晶層の孔９８の主表面方向における結晶構造の概略図である。図２２（Ｂ）は、図２１のフォトニック結晶層の孔９９の主表面方向における結晶構造の概略図である。図２２（Ｃ）は、図２１のフォトニック結晶層の孔９０の主表面方向における結晶構造の概略図である。図２３は、図２１の線分ＸＸＩＩＩ−ＸＸＩＩＩにおける概略断面図である。図２４は、図２３の変形例を示す概略断面図である。図２５は、本発明の実施の形態２における半導体発光装置２００の、図４に対応する概略断面図である。以下、図２１〜図２５を参照して、本発明の実施の形態２に係る半導体発光装置について説明する。
【００８１】
図２１に示す本発明の実施の形態２に係る半導体発光装置２００は、先述した本発明の実施の形態１に係る半導体発光装置１００と、基本的に同様の態様を備えたレーザアレイである。しかし、半導体発光装置２００においては、遮光構造が半導体発光装置１００と異なる。具体的には図２１に示すように、遮光構造として、図３に示す溝９７の内部の反射膜２１の代わりに、フォトニック結晶層４において個々の半導体発光素子５０のフォトニック結晶構造が形成された領域、すなわち図２１における孔９８、９９、９０が存在する領域を囲むように配置された遮光用フォトニック結晶構造としての周囲遮光構造２０を用いている。そして、周囲遮光構造２０の屈折率の変化周期は、半導体発光素子５０から出射される光の少なくとも一部を反射するように決定されている。
【００８２】
図２２（Ａ）（Ｂ）（Ｃ）は、フォトニック結晶層４におけるフォトニック結晶構造すなわち図２１における孔９８、９９、９０の、フォトニック結晶層４の主表面に沿った方向における配置および周期を示している。たとえば（Ａ）に示す孔９８の周期は比較的狭く、（Ｂ）に示す孔９９の周期は比較的広い。また、（Ｃ）に示す孔９０の周期は（Ａ）および（Ｂ）の中間である。これらのフォトニック結晶構造（孔９８、９９、９０が形成された領域）を取り囲むように形成された周囲遮光構造２０が、半導体発光装置１００における反射膜２１と同様に、フォトニック結晶層４の主表面に沿った方向に進行して一の半導体発光素子５０からこれに隣接する他の半導体発光素子５０へ侵入しようとする光を反射する。
【００８３】
周囲遮光構造２０は図２３に示すように、たとえばフォトニック結晶層４の主表面に沿った方向に関して図２２（Ａ）に示すような配置を示すフォトニック結晶構造（孔９８、９９、９０）の周囲を囲む溝として配置されてもよいが、図２４に示すように、フォトニック結晶構造（孔９８、９９、９０）の周囲を取り囲むように配置された、一定の屈折率をもつ材料で充填された孔が一定の周期で配置された反射用フォトニック結晶構造であってもよい。これは、たとえば上述したフォトニック結晶構造の孔９８、９９、９０の内部の材質（屈折率）および周期により、個々の半導体発光素子５０において共振するレーザの波長が決定されるように、反射用フォトニック結晶構造の構成を調整することで、所定の波長の光を反射するようにしているのである。すなわち、フォトニック結晶構造（孔９８、９９、９０）の周囲を取り囲むように配置された反射用フォトニック結晶構造は、その屈折率（反射用フォトニック結晶構造を構成する孔の内部に配置された材料とフォトニック結晶層４を形成する材料との屈折率との差）および周期を調整することにより、当該フォトニック結晶構造から外部に進行しようとする所望の波長の電磁波（光）を反射することができる。なお、図２３および図２４において周囲遮光構造２０は円環状となっているが、上述した屈折率および周期の調整により所望の波長の光を反射することができる構造であれば、たとえば四角形状、六角形状など、任意の形状となるように形成してもよい。
【００８４】
図２１に示すように周囲遮光構造２０は、図２１の左右方向に見て、各半導体発光素子５０の領域（ｎ型電極１が配置されていない領域）の外部に配置される。このため、周囲遮光構造２０のスペースを考慮して、図２５に示す上面図において、Ｊ〜Ｒが各半導体発光素子５０であるとすると、各半導体発光素子５０のサイズを示す長さＬ１１、Ｌ１３、Ｌ１５、Ｌ１６、Ｌ１８、Ｌ２０については図４における長さＬ１、Ｌ３、Ｌ５などと同一であるが、各半導体発光素子５０に挟まれた領域の幅を示す幅Ｌ１２、Ｌ１４、Ｌ１７、Ｌ１９については、図４における幅Ｌ２などより広くすることが好ましい。
【００８５】
次に、本発明の実施の形態２における半導体発光装置２００の製造方法について例を挙げて説明する。図２６は、基板にｎ型クラッド層およびフォトニック結晶層を形成するための薄膜層を形成する工程を示す概略断面図である。図２７は、フォトニック結晶層にフォトニック結晶構造を形成するための孔を形成する工程を示す概略断面図である。図２８は、活性層などのエピタキシャル層を構成する各薄膜層を形成する工程を示す概略断面図である。これらはそれぞれ、上述した図５、図６、図７に対応する。ただし、半導体発光装置２００においては、隣接する半導体発光素子５０のレーザの波長が１ｎｍずつ異なるような構成とすることが好ましい。具体的には、個々の半導体発光素子である、図２５に示すＪ〜Ｒの発振、共振および出射されるレーザの波長がそれぞれ、Ｊは４０５ｎｍ、Ｋは４０６ｎｍ、Ｌは４０７ｎｍ、Ｍは４０８ｎｍ、Ｎは４０９ｎｍ、Ｏは４１０ｎｍ、Ｐは４１１ｎｍ、Ｑは４１２ｎｍ、Ｒは４１３ｎｍとすることができるように孔９０、９８、９９など１群の孔毎に孔の周期を決定する。
【００８６】
また、半導体発光装置２００においては、各半導体発光素子５０（図２５におけるＪ〜Ｒ）のサイズを示す長さＬ１１、Ｌ１３、Ｌ１５、Ｌ１６、Ｌ１８、Ｌ２０が１００μｍ、隣接する半導体発光素子５０に挟まれた間隔を示す幅Ｌ１２、Ｌ１４、Ｌ１７、Ｌ１９についても１００μｍとなるようなマスクを用いる。これは上述したように、隣接する半導体発光素子５０に挟まれた領域に周囲遮光構造２０が配置されるためである。
【００８７】
図２９は、本発明の実施の形態２における周囲遮光構造を形成する工程を示す概略断面図である。これは、たとえば上述した電子ビームリソグラフィ技術を用いて、ｐ型コンタクト層８の、ｐ型クラッド層７と対向しない主表面から、図２９に示すような反射用溝９５を形成する。図２１における周囲遮光構造２０および図２９における反射用溝９５に示すように、反射用溝９５はｐ型コンタクト層８の一方の主表面から、フォトニック結晶層４の、ｎ型クラッド層３と対向する主表面まで、エピタキシャル層８０の主表面に交差する方向に延在するように形成することが好ましい。また、反射用溝９５を形成する位置や幅、および当該反射用溝９５に充填する物質は、それぞれの半導体発光素子５０が発振、共振するレーザの波長にあわせて制御する。
【００８８】
上述した図２９における反射用溝９５は、所望の物質を充填することにより、
図２３に示す周囲遮光構造２０となる。ここでは、たとえばＳｉＯ２などを充填することが好ましい。また、上述した物質を充填する方法としては、たとえばスパッタ法や、スピンコートとアニール法との複合法など、従来周知の任意の方法を用いることができる。
【００８９】
ただし、図２３に示す周囲遮光構造２０の代わりに、図２４に示す周囲遮光構造２０を形成してもよい。この場合は、フォトニック結晶層４のフォトニック結晶構造（孔９８、９９、９０）を形成する方法と同様の方法（たとえば電子ビームフォトリソグラフィ技術）を用いて図２４に示す反射用フォトニック結晶構造からなる周囲遮光構造２０を配置してもよい。この場合は当該周囲遮光構造２０に、たとえばＳｉＯ２などを充填することが好ましい。また、上述した物質を充填する方法としては、たとえばスパッタ法や、スピンコートとアニール法との複合法など、従来周知の任意の方法を用いることができる。
【００９０】
図３０は、断熱構造としての溝を形成する工程を示す概略断面図である。図３１は、絶縁膜としてのＳｉＯ２膜を形成する工程を示す概略断面図である。図３２は、ｐ型電極を形成するための窓を形成する工程を示す概略断面図である。図３３は、ｐ型電極を形成する工程を示す概略断面図である。図３４は、ｎ型電極を形成する工程を示す概略断面図である。図３５は、めっきを行なうための誘電層を蒸着する工程を示す概略断面図である。図３６は、電極を形成するためのレジストをパターニングする工程を示す概略断面図である。図３７は、電極を形成した状態を示す概略断面図である。図３８は、図３７のレジストを除去した状態を示す概略断面図である。図３９は、誘電層の不要部を除去する工程を行なうためのレジストをパターニングした状態を示す概略断面図である。図４０は、誘電層の不要部を除去する工程を示す概略断面図である。図４１は、誘電層の不要部を除去する工程を行なうためのレジストを除去した状態を示す概略断面図である。図４２は、各半導体発光素子をサブマウントに接続する工程を示す概略断面図である。
【００９１】
図３０〜図４２は、基本的にそれぞれ本発明の実施の形態１の図８〜図２０に対応する。ただし、周囲遮光構造２０が配置されるため、上述した半導体発光装置１００とは一部の箇所の寸法が異なる。具体的には、たとえば溝９７の、基板２の主表面に沿った方向における周期は２００μｍとなっている（半導体発光装置１００の当該周期は１５０μｍ）。同様に溝９７に関して、その深さは８μｍとしている（半導体発光装置１００の溝９７の深さは１０μｍ）。また、主表面に沿った方向における電極用窓９６の大きさは７０μｍ角としている（半導体発光装置１００の電極用窓９６の当該大きさは５０μｍ角）。さらに、半導体発光素子５０としての主表面に沿った方向のサイズは１２０μｍ角としている（半導体発光装置１００の当該サイズは１００μｍ角）。ただし、これらについては、上述した半導体発光装置１００と同じ寸法となるように形成してもよい。
【００９２】
また、図３９〜図４１に示すように、半導体発光装置２００においては、誘電層１１を形成する際に溝９７の内部の表面上に形成された、半導体発光装置１００における反射膜２１（図３参照）は除去している。このため、図３９では、電極１２のみを覆うようにマスク５３を形成している。そして、当該マスク５３をマスクとして用いて、エッチングにより誘電層１１を部分的に除去している。このとき、上述のように溝９７の内部に形成された反射膜２１（誘電層１１の一部）もエッチングにより除去している。これは、反射膜２１の代わりに周囲遮光構造２０を形成しているためである。ただし、半導体発光装置２００においても、反射膜２１を除去する処理を行なわなくてもよい。
【００９３】
本発明の実施の形態２は、以上に述べた点についてのみ、本発明の実施の形態１と異なる。すなわち、本発明の実施の形態２に関して上述しないたとえば構成や条件、手順や効果などは、すべて本発明の実施の形態１に順ずる。
【００９４】
今回開示された各実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上述した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００９５】
本発明は、半導体発光装置を構成する一の半導体発光素子から他の半導体発光素子に対する断熱性や遮光性を高めることにより、発振特性を改善した半導体発光装置を提供する技術として、特に優れている。
【図面の簡単な説明】
【００９６】
【図１】本発明の実施の形態１に係る半導体発光装置を、基板側（上側）から見た上面斜視図である。
【図２】本発明の実施の形態１に係る半導体発光装置を、サブマウントに接続する電極側（下側）から見た下面斜視図である。
【図３】図１の線分ＩＩＩ−ＩＩＩにおける概略断面図である。
【図４】本発明の実施の形態１に係る半導体発光装置を基板側（上側）から見た上面図である。
【図５】基板にｎ型クラッド層およびフォトニック結晶層を形成するための薄膜層を形成する工程を示す概略断面図である。
【図６】フォトニック結晶層にフォトニック結晶構造を形成するための結晶孔を形成する工程を示す概略断面図である。
【図７】活性層などのエピタキシャル層を構成する各薄膜層を形成する工程を示す概略断面図である。
【図８】断熱構造としての溝を形成する工程を示す概略断面図である。
【図９】絶縁膜としてのＳｉＯ２膜を形成する工程を示す概略断面図である。
【図１０】ｐ型電極を形成するための窓を形成する工程を示す概略断面図である。
【図１１】ｐ型電極を形成する工程を示す概略断面図である。
【図１２】ｎ型電極を形成する工程を示す概略断面図である。
【図１３】めっきを行なうための誘電層を蒸着する工程を示す概略断面図である。
【図１４】電極を形成するためのレジストをパターニングする工程を示す概略断面図である。
【図１５】電極を形成した状態を示す概略断面図である。
【図１６】図１５のレジストを除去した状態を示す概略断面図である。
【図１７】誘電層の不要部を除去する工程を行なうためのレジストをパターニングした状態を示す概略断面図である。
【図１８】誘電層の不要部を除去する工程を示す概略断面図である。
【図１９】誘電層の不要部を除去する工程を行なうためのレジストを除去した状態を示す概略断面図である。
【図２０】各半導体発光素子をサブマウントに接続する工程を示す概略断面図である。
【図２１】本発明の実施の形態２における半導体発光装置２００の、図３に対応する概略断面図である。
【図２２】（Ａ）図２１のフォトニック結晶層の孔９８の主表面方向における結晶構造の概略図である。（Ｂ）図２１のフォトニック結晶層の孔９９の主表面方向における結晶構造の概略図である。（Ｃ）図２１のフォトニック結晶層の孔９０の主表面方向における結晶構造の概略図である。
【図２３】図２１の線分ＸＸＩＩＩ−ＸＸＩＩＩにおける概略断面図である。
【図２４】図２３の変形例を示す概略断面図である。
【図２５】本発明の実施の形態２における半導体発光装置２００の、図４に対応する概略断面図である。
【図２６】基板にｎ型クラッド層およびフォトニック結晶層を形成するための薄膜層を形成させる工程を示す概略断面図である。
【図２７】フォトニック結晶層にフォトニック結晶構造を形成するための結晶孔を形成させる工程を示す概略断面図である。
【図２８】活性層などのエピタキシャル層を構成する各薄膜層を形成する工程を示す概略断面図である。
【図２９】本発明の実施の形態２における周囲遮光構造を形成する工程を示す概略断面図である。
【図３０】断熱構造としての溝を形成する工程を示す概略断面図である。
【図３１】絶縁膜としてのＳｉＯ２膜を形成する工程を示す概略断面図である。
【図３２】ｐ型電極を形成するための窓を形成する工程を示す概略断面図である。
【図３３】ｐ型電極を形成する工程を示す概略断面図である。
【図３４】ｎ型電極を形成する工程を示す概略断面図である。
【図３５】めっきを行なうための誘電層を蒸着する工程を示す概略断面図である。
【図３６】電極を形成するためのレジストをパターニングする工程を示す概略断面図である。
【図３７】電極を形成した状態を示す概略断面図である。
【図３８】図３７のレジストを除去した状態を示す概略断面図である。
【図３９】誘電層の不要部を除去する工程を行なうためのレジストをパターニングした状態を示す概略断面図である。
【図４０】誘電層の不要部を除去する工程を示す概略断面図である。
【図４１】誘電層の不要部を除去する工程を行なうためのレジストを除去した状態を示す概略断面図である。
【図４２】各半導体発光素子をサブマウントに接続させる工程を示す概略断面図である。
【符号の説明】
【００９７】
１  ｎ型電極、２  基板、３  ｎ型クラッド層、４ａ  薄膜層、４ｂ  薄膜層、４  フォトニック結晶層、５  活性層、６  電子ブロック層、７  ｐ型クラッド層、８  ｐ型コンタクト層、９  ＳｉＯ２膜、１０  ｐ型電極、１１  誘電層、１２  電極、１３  はんだ、１４  サブマウント電極、１５  サブマウント、１６  配線、２０  周囲遮光構造、２１  反射膜、５０  半導体発光素子、５１  マスク、５２  レジスト、５３  マスク、８０  エピタキシャル層、９０，９８，９９  孔、９５  反射用溝、９６  電極用窓、９７  溝、１００，２００  半導体発光装置。
【図１】
2010093127.tif 000003
【図２】
2010093127.tif 000004
【図３】
2010093127.tif 000005
【図４】
2010093127.tif 000006
【図５】
2010093127.tif 000007
【図６】
2010093127.tif 000008
【図７】
2010093127.tif 000009
【図８】
2010093127.tif 000010
【図９】
2010093127.tif 000011
【図１０】
2010093127.tif 000012
【図１１】
2010093127.tif 000013
【図１２】
2010093127.tif 000014
【図１３】
2010093127.tif 000015
【図１４】
2010093127.tif 000016
【図１５】
2010093127.tif 000017
【図１６】
2010093127.tif 000018
【図１７】
2010093127.tif 000019
【図１８】
2010093127.tif 000020
【図１９】
2010093127.tif 000021
【図２０】
2010093127.tif 000022
【図２１】
2010093127.tif 000023
【図２２】
2010093127.tif 000024
【図２３】
2010093127.tif 000025
【図２４】
2010093127.tif 000026
【図２５】
2010093127.tif 000027
【図２６】
2010093127.tif 000028
【図２７】
2010093127.tif 000029
【図２８】
2010093127.tif 000030
【図２９】
2010093127.tif 000031
【図３０】
2010093127.tif 000032
【図３１】
2010093127.tif 000033
【図３２】
2010093127.tif 000034
【図３３】
2010093127.tif 000035
【図３４】
2010093127.tif 000036
【図３５】
2010093127.tif 000037
【図３６】
2010093127.tif 000038
【図３７】
2010093127.tif 000039
【図３８】
2010093127.tif 000040
【図３９】
2010093127.tif 000041
【図４０】
2010093127.tif 000042
【図４１】
2010093127.tif 000043
【図４２】
2010093127.tif 000044