(57)【要約】【課題】集積型光発電素子の集電効率を高めること。【解決手段】複数のセルが直列に接続された集積型光発電素子Ｉであって、基板１０と、基板１０上に形成され、隣接する他のセル側に突き出る形状を有する第１のパターニングにより分割された複数の裏面電極層１１と、隣接する２個の裏面電極層１１を跨ぐように裏面電極層１１上に形成され、且つ分割溝１５によって分割された複数の半導体層１２と、分割された半導体層１２上にそれぞれ形成された電極層（透明電極層）１３と、少なくとも半導体層１２の一部に裏面電極層１１を分割する第１のパターニングに倣う形状の第２のパターニングにより形成され、隣接する他のセルから電流を集電する集電端部１４と、を有することを特徴とする集積型光発電素子Ｉ。【選択図】図１
2010251430.tif 000002
【特許請求の範囲】
【請求項１】
複数のセルが直列に接続された集積型光発電素子であって、
基板と、
前記基板上に形成され、隣接する他のセル側に突き出る形状を有する第１のパターニングにより分割された複数の裏面電極層と、
隣接する２個の前記裏面電極層を跨ぐように当該裏面電極層上に形成され、且つ分割溝によって分割された複数の半導体層と、
分割された前記半導体層上にそれぞれ形成された電極層と、
少なくとも前記半導体層の一部に前記裏面電極層を分割する前記第１のパターニングに倣う形状の第２のパターニングにより形成され、隣接する他のセルから電流を集電する集電端部と、
を有することを特徴とする集積型光発電素子。
【請求項２】
前記集電端部の前記第２のパターニングは、当該集電端部と隣接する他のセルとの集電距離を縮めるように、当該他のセル側に突き出る形状を有することを特徴とする請求項１に記載の集積型光発電素子。
【請求項３】
前記集電端部は、前記半導体層と比べて電気抵抗が低い金属を含み、且つ前記裏面電極層と前記電極層とを電気的に結合することを特徴とする請求項１又は２に記載の集積型光発電素子。
【請求項４】
前記半導体層は、ＩＢ族元素、ＩＩＩＢ族元素、ＶＩＢ族元素から選ばれるいずれか１種を含むことを特徴とする請求項１乃至３のいずれか１項に記載の集積型光発電素子。
【請求項５】
前記半導体層は、カルコパイライト構造を有するＣｕ−Ｉｎ−Ｓｅ系半導体を含むことを特徴とする請求項１乃至４のいずれか１項に記載の集積型光発電素子。
【請求項６】
前記集電端部は、銀を含むことを特徴とする請求項１乃至５のいずれか１項に記載の集積型光発電素子。
【請求項７】
前記集電端部は、さらにガラスフリットを含むことを特徴とする請求項１乃至６のいずれか１項に記載の集積型光発電素子。
【請求項８】
直列に接続された複数のセルを有する集積型光発電素子の製造方法であって、
基板上に裏面電極層を成膜する裏面電極層成膜工程と、
成膜された前記裏面電極層を分割し、隣接する２個の当該裏面電極層が互いに突き出るような形状の第１のパターニングを形成する第１のパターニング工程と、
分割された前記裏面電極層上の一部に、前記第１のパターニングに倣う形状の第２のパターニングにより導電性ペースト層を形成する第２のパターニング工程と、
形成された前記導電性ペースト層を覆いつつ隣接する２個の前記裏面電極層を跨ぐように当該裏面電極層上に半導体層を成膜する半導体層成膜工程と、
成膜された前記半導体層上に電極層を成膜する電極層成膜工程と、
形成された前記半導体層と前記電極層の一部を除去し分割溝を形成する第３のパターニング工程と、
形成された前記導電性ペースト層を加熱し、当該導電性ペースト層に含まれる導電性粒子を少なくとも前記半導体層中に拡散させ、前記裏面電極層と前記電極層とを電気的に結合し且つ隣接する他のセルから電流を集電する集電端部を形成する集電端部形成工程と、
を有することを特徴とする集積型光発電素子の製造方法。
【請求項９】
前記導電性ペースト層は、前記裏面電極層上に導電性ペーストを印刷することにより形成することを特徴とする請求項８に記載の集積型光発電素子の製造方法。
【請求項１０】
前記半導体層成膜工程により成膜された前記半導体層の上に誘電体層を成膜することを特徴とする請求項８又は９に記載の集積型光発電素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積型光発電素子等に関し、より詳しくは、薄膜系太陽電池に適用可能な集積型光発電素子等に関する。
【背景技術】
【０００２】
従来、薄膜型の太陽電池は、パターニングにより基板上に複数の太陽電池セルが分割形成され、これらを直列に接続した集積型構造を形成する製造方法が採用されている（特許文献１，２参照）。集積型構造を有する太陽電池モジュールは、太陽電池セルを複数個直列に接続することにより、所定の電圧が得られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特公昭５８−０２１８２７号公報
【特許文献２】特公昭６２−００５３５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、例えばＣＩＳ系等の薄膜系太陽電池は、通常、以下の手順により製造される。
図３は、従来のＣＩＳ薄膜系太陽電池の製造工程を説明する図である。初めに、絶縁性の基板１上に短冊状の裏面電極層２を形成した後（図３（ａ））、スパッタリング法等により半導体層３を形成し、（図３（ｂ））、続いて、メカニカルパターン法により半導体層３の一部をストライプ状に除去し（図３（ｃ））、その後、透明電極層４を形成し（図３（ｄ））、最後に、透明電極層４を分割溝５により短冊状に分割し、集積型構造が形成される（図３（ｅ））。
【０００５】
ここで、従来の製造工程におけるメカニカルパターン法では、その性質上、半導体層３を直線的にスクライブしている。このため、直線状に形成された集電端部と隣接するセルとの間の距離が大きくなり、集電効率が低く、発電効率が増大しない。
本発明の目的は、集積型光発電素子の集電効率を高めることにある。
【課題を解決するための手段】
【０００６】
かくして、以下の請求項（１）〜請求項（１０）に係る発明が提供される。
請求項１に係る発明は、複数のセルが直列に接続された集積型光発電素子であって、基板と、前記基板上に形成され、隣接する他のセル側に突き出る形状を有する第１のパターニングにより分割された複数の裏面電極層と、隣接する２個の前記裏面電極層を跨ぐように当該裏面電極層上に形成され、且つ分割溝によって分割された複数の半導体層と、分割された前記半導体層上にそれぞれ形成された電極層と、少なくとも前記半導体層の一部に前記裏面電極層を分割する前記第１のパターニングに倣う形状の第２のパターニングにより形成され、隣接する他のセルから電流を集電する集電端部と、を有することを特徴とする集積型光発電素子である。
【０００７】
請求項２に係る発明は、前記集電端部の前記第２のパターニングは、当該集電端部と隣接する他のセルとの集電距離を縮めるように、当該他のセル側に突き出る形状を有することを特徴とする請求項１に記載の集積型光発電素子である。
請求項３に係る発明は、前記集電端部は、前記半導体層と比べて電気抵抗が低い金属を含み、且つ当前記裏面電極層と前記電極層とを電気的に結合することを特徴とする請求項１又は２に記載の集積型光発電素子である。
請求項４に係る発明は、前記半導体層は、ＩＢ族元素、ＩＩＩＢ族元素、ＶＩＢ族元素から選ばれるいずれか１種を含むことを特徴とする請求項１乃至３のいずれか１項に記載の集積型光発電素子である。
請求項５に係る発明は、前記半導体層は、カルコパイライト構造を有するＣｕ−Ｉｎ−Ｓｅ系半導体を含むことを特徴とする請求項１乃至４のいずれか１項に記載の集積型光発電素子である。
請求項６に係る発明は、前記集電端部は、銀を含むことを特徴とする請求項１乃至５のいずれか１項に記載の集積型光発電素子である。
請求項７に係る発明は、前記集電端部は、さらにガラスフリットを含むことを特徴とする請求項１乃至６のいずれか１項に記載の集積型光発電素子である。
【０００８】
請求項８に係る発明は、直列に接続された複数のセルを有する集積型光発電素子の製造方法であって、基板上に裏面電極層を成膜する裏面電極層成膜工程と、成膜された前記裏面電極層を分割し、隣接する２個の当該裏面電極層が互いに突き出るような形状の第１のパターニングを形成する第１のパターニング工程と、分割された前記裏面電極層上の一部に、前記第１のパターニングに倣う形状の第２のパターニングにより導電性ペースト層を形成する第２のパターニング工程と、形成された前記導電性ペースト層を覆いつつ隣接する２個の前記裏面電極層を跨ぐように当該裏面電極層上に半導体層を成膜する半導体層成膜工程と、成膜された前記半導体層上に電極層を成膜する電極層成膜工程と、形成された前記半導体層と前記電極層の一部を除去し分割溝を形成する第３のパターニング工程と、形成された前記導電性ペースト層を加熱し、当該導電性ペースト層に含まれる導電性粒子を少なくとも前記半導体層中に拡散させ、前記裏面電極層と前記電極層とを電気的に結合し且つ隣接する他のセルから電流を集電する集電端部を形成する集電端部形成工程と、を有することを特徴とする集積型光発電素子の製造方法である。
【０００９】
請求項９に係る発明は、前記導電性ペースト層は、前記裏面電極層上に導電性ペーストを印刷することにより形成することを特徴とする請求項８に記載の集積型光発電素子の製造方法である。
請求項１０に係る発明は、前記半導体層成膜工程により成膜された前記半導体層の上に誘電体層を成膜することを特徴とする請求項８又は９に記載の集積型光発電素子の製造方法である。
【発明の効果】
【００１０】
請求項１に係る発明によれば、本発明を採用しない場合に比べて、集積型光発電素子の集電効率が高められる。
【００１１】
請求項２に係る発明によれば、本発明を採用しない場合に比べて、集積型光発電素子において隣接するセルからの集電効率が高まる。
【００１２】
請求項３に係る発明によれば、本発明を採用しない場合に比べて、集積型光発電素子において隣接するセルからの導電性が向上する。
【００１３】
請求項４に係る発明によれば、ケイ素系半導体層と比べて、集積型光発電素子の発電効率が高い。
【００１４】
請求項５に係る発明によれば、化合物半導体層型光発電素子において発電効率が高い。
【００１５】
請求項６に係る発明によれば、本発明を採用しない場合に比べて、集積型光発電素子において集電端部の導電性が高い。
【００１６】
請求項７に係る発明によれば、本発明を採用しない場合に比べて、集積型光発電素子において集電端部の形成が容易である。
【００１７】
請求項８に係る発明によれば、本発明を採用しない場合に比べて、集電効率が高められた集積型光発電素子が得られる。
【００１８】
請求項９に係る発明によれば、本発明を採用しない場合に比べて、集積型光発電素子において集電端部の形成が容易である。
【００１９】
請求項１０に係る発明によれば、本発明を採用しない場合に比べて、半導体層と電極層との界面で発生する欠陥が抑制される。
【図面の簡単な説明】
【００２０】
【図１】本実施の形態が適用される集積型光発電素子の一例を説明する図である。
【図２】本実施の形態が適用される集積型光発電素子の製造工程を説明する図である。
【図３】従来のＣＩＳ薄膜系太陽電池の製造工程を説明する図である。
【発明を実施するための形態】
【００２１】
以下、本発明の実施の形態について詳細に説明する。尚、本発明は、以下の実施の形態に限定されるものではなく、その要旨の範囲内で種々変形して実施することが出来る。また、使用する図面は本実施の形態を説明するためのものであり、実際の大きさを表すものではない。
【００２２】
本発明が適用される集積型光発電素子は、一般に薄膜系太陽電池として分類される太陽電池に適用することができる。このような薄膜系太陽電池としては、例えば、水素化アモルファスシリコンを用いる薄膜シリコン型太陽電池、アモルファスと単結晶シリコンを組み合わせたＨＩＴ太陽電池、化合物半導体を用いる化合物太陽電池等が挙げられる。
さらに、化合物太陽電池としては、ＧａＡｓ系太陽電池、ＣＩＳ系（カルコパイライト系）太陽電池、Ｃｕ２ＺｎＳｎＳ４（ＣＺＴＳ）太陽電池、ＣｄＴｅ−ＣｄＳ系太陽電池等が挙げられる。
【００２３】
これらの中でも、ＣＩＳ系（カルコパイライト系）太陽電池は、光吸収層の材料として、シリコンの代わりに、Ｃｕ、Ｉｎ、Ｇａ、Ａｌ、Ｓｅ、Ｓ等から成るカルコパイライト系と呼ばれるＩＢ−ＩＩＩＢ−ＶＩＢ族化合物を用いる。代表的なものとしては、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ２、Ｃｕ（Ｉｎ，Ｇａ）（Ｓｅ，Ｓ）２、ＣｕＩｎＳ２等が挙げられ、それぞれＣＩＧＳ、ＣＩＧＳＳ、ＣＩＳと略称される。
ＣＩＳ系（カルコパイライト系）太陽電池は、製造法や材料の組み合わせが豊富であり、また多結晶であるため、大面積化や量産化に好適であり、フレキシブルな製品が得られやすい。
以下、本実施の形態が適用される集積型光発電素子を、薄膜系太陽電池の一つであるＣＩＳ系（カルコパイライト系）太陽電池に適用した例に基づき説明する。
【００２４】
図１は、本実施の形態が適用される集積型光発電素子の一例を説明する図である。図１（ａ）は、平面図である。図１（ｂ）は、Ｘ−Ｘ断面図である。図１（ｃ）は、Ｙ−Ｙ断面図である。
図１（ａ）〜図１（ｃ）に示すように、集積型光発電素子Ｉは、共通の基板１０上に形成された複数の単位セル素子（セル）（Ｉａ，Ｉｂ，・・・）を有する。これらの単位セル素子は分割溝１５により所定の間隔を隔て分離されている。
【００２５】
次に、複数の単位セル素子（Ｉａ，Ｉｂ，・・・）は、それぞれ、基板１０上に分割溝１６によって分割形成された複数の裏面電極層１１と、隣接する２個の裏面電極層１１を跨ぐように裏面電極層１１上に化合物半導体を用いて形成され、隣接する他のセルと分割溝１５によって分割された半導体層（＝発電層）１２と、分割された半導体層１２上にそれぞれ形成された電極層としての透明電極層１３と、を備えている。さらに、少なくとも半導体層１２の一部に形成され、且つ裏面電極層１１と透明電極層１３とを電気的に結合し、隣接する他の単位セル素子から電流を集電する集電端部１４と、が設けられている。複数の単位セル素子（Ｉａ，Ｉｂ，・・・）は、集電端部１４により電気的に直列に接続されている。
【００２６】
裏面電極層１１は、図１（ａ）に示すように、鍵状に屈曲した屈曲形状部１６０をなす第１のパターニングにより形成された分割溝１６によって分割される。そして、単位セル素子Ｉａから隣接する単位セル素子Ｉｂ側に突き出る形状を有している。
また、集電端部１４は、裏面電極層１１を分割する第１のパターニングの分割溝１６に倣う形状の第２のパターニングにより形成される。そして、裏面電極層１１と同様に、単位セル素子Ｉａから隣接する単位セル素子Ｉｂ側に突き出るように、鍵状に屈曲した屈曲形状部１４０を有している。
集電端部１４が、単位セル素子Ｉａから隣接する単位セル素子Ｉｂ側に突き出るように、鍵状に屈曲した屈曲形状部１４０を有することにより、隣接する他のセルと集電端部１４との距離を縮めることができる。これにより、電流の集電率が高められ、光発電素子の発電効率が増大する。
尚、裏面電極層１１を分割する分割溝１６のパターニング形状と集電端部１４のパターニング形状は、図１（ａ）に示す鍵状の屈曲形状に限定されず適宜形成することができる。この場合、集電端部１４のパターニング形状は、半導体層１２の面積を極端に低減させないことが必要である。
【００２７】
次に、集積型光発電素子Ｉの構成要素について説明する。
基板１０を構成する材料としては、例えば、ステンレス等の金属フィルム、有機フィルム、ガラス等が挙げられる。基板１０の大きさは特に限定されないが、本実施の形態では縦×横が１０ｃｍ×１０ｃｍであり、厚さは、０．５ｍｍである。
裏面電極層１１を構成する材料としては、金属が好ましく、例えば、Ｍｏ、Ｔｉ、Ｃｒ、Ａｌ、Ａｇ、Ａｕ、ＣｕおよびＰｔから選択された少なくとも１つの金属またはこれらの合金が挙げられる。裏面電極層１１は、本実施の形態では、厚さ０．３μｍ程度の金属薄膜である。裏面電極層１１は、例えば、蒸着法、スパッタ法、ＣＶＤ法（化学気相成長法：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）等によって基板１０上に成膜された後、後述するようにパターニングにより分割形成される。
【００２８】
半導体層１２は、例えば、周期表ＩＢ族、ＩＩＩＢ族、ＶＩＢ族の元素を含むカルコパイライト型化合物半導体が挙げられる。本実施の形態では、銅（Ｃｕ）、インジウム（Ｉｎ）及びセレン（Ｓｅ）を含むカルコパイライト構造を有するＣｕ−Ｉｎ−Ｓｅ系半導体材料により構成されることが好ましい。
半導体層１２の厚さは、本実施の形態では、０．３μｍ〜５μｍの範囲内である。
【００２９】
透明電極層１３を構成する金属材料は特に限定されず、例えば、Ｉｎ２Ｏ３にＳｎをドーパントとして添加したＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）等の酸化インジウム系金属材料；ドーパントを添加したＳｎＯ２等の酸化スズ系金属材料；ＺｎＯにＡｌをドーパントとして添加したＡＺＯ、ＺｎＯにＧａをドーパントとして添加したＧＺＯ、ＺｎＯにＩｎをドーパントとして添加したＩＺＯ等の酸化亜鉛系金属材料等が挙げられる。
本実施の形態では、ＩＴＯ、ＳｎＯ２、ＺｎＯから選択された少なくとも１つを含む金属材料を用い、スパッタリングまたは蒸着法により成膜することが好ましい。透明電極層１３の厚さは、本実施の形態では、約０．６μｍである。
【００３０】
集電端部１４は、後述する透明電極層１３の表面に塗布した導電性ペーストに含まれる金属を半導体層１２に拡散させることにより形成され、且つ裏面電極層１１と隣接する他のセルの透明電極層１３とを電気的に結合している。ここで導電性ペーストに含まれる金属は、後述するように、半導体層１２と比べて低い電気抵抗を有する金属である。
集電端部１４の厚さは、通常、少なくとも前述した半導体層１２と同程度の厚さを有し、本実施の形態では、０．５μｍ〜２０μｍの範囲である。集電端部１４の幅は、通常、３０μｍ〜１５０μｍの範囲であり、好ましくは、５０μｍ〜１００μｍの範囲である。集電端部１４の幅が過度に狭いと、短絡部における電気抵抗が増大する傾向がある。また、集電端部１４の幅が過度に広いと、受光部の面積が狭くなるため、変換効率が低下する傾向がある。
【００３１】
尚、本実施の形態では、半導体層１２と透明電極層１３との間に誘電体層としてのバッファー層を設けることもできる。この場合、バッファー層を構成する材料は特に限定されないが、本実施の形態では、ＩｎＳ３、ＺｎＳ等の硫化物を用いることが好ましい。半導体層１２と透明電極層１３の間にバッファー層を設けることにより、半導体層１２と透明電極層１３との界面で発生する欠陥を抑制することができる。
【００３２】
次に、集積型光発電素子Ｉの製造方法について説明する。
図２は、集積型光発電素子Ｉの製造方法の一例を説明する図である。図１と同じ構成については同じ符号を用い、その説明を省略する。
先ず、図２（ａ）に示すように、前述した材料からなる基板１０を用意し、基板１０上に、例えばスパッタリングにより金属薄膜からなる裏面電極層１１ａを連続的に成膜する（裏面電極層成膜工程）。
続いて、図２（ｂ）に示すように、連続的に成膜された裏面電極層１１ａの一部を第１のパターニングにより除去し、複数の分割溝１６によって複数に分割された裏面電極層１１を形成する（第１のパターニング工程）。前述した図１（ａ）に示すように、第１のパターニングにより、成膜された裏面電極層１１ａは分割され、隣接する２個の裏面電極層１１が互いに突き出る形状を有するように形成される。本実施の形態では、第１のパターニング工程は、例えば、ネオジウムＹＡＧレーザ等の赤外領域（１，０６４ｎｍ）のビームを使用するレーザスクライブ法を採用している。
【００３３】
続いて、図２（ｃ）に示すように、分割形成された裏面電極層１１上の一部に、前述した第１のパターニングに倣う形状の第２のパターニングにより導電性ペースト層１４ａを形成する（第２のパターニング工程）。本実施の形態では、導電性ペースト層１４ａは、分割形成された裏面電極層１１上にスクリーン印刷法により導電性ペーストを塗布することにより形成する。
【００３４】
（導電性ペースト）
ここで、導電性ペースト層１４ａの成膜に使用する導電性ペーストとしては、通常、熱合成樹脂等の樹脂をバインダとし、これに銀、銅、アルミニウム等の金属の微粉末やカーボンブラック等の導電性粒子及びガラスフリットを添加し、種々の有機溶媒にこれらバインダ、導電性粒子、ガラスフリットを溶解、分散させて調製されたものとして定義される。
【００３５】
バインダとしては、従来、焼成タイプの樹脂組成物として用いられてきた熱分解性を有するものであれば特に限定されずに用いることができる。具体的には、例えば、メチルセルロース、エチルセルロース、カルボキシメチルセルロース等のセルロース誘導体、ポリビニルアルコール類、ポリビニルピロリドン類、アクリル樹脂、酢酸ビニル−アクリル酸エステル共重合体、ポリビニルブチラール等のブチラール樹脂誘導体、フェノール変性アルキド樹脂、ひまし油脂肪酸変性アルキド樹脂のようなアルキド樹脂、熱可塑性ポリエステル樹脂、エポキシ樹脂等が挙げられる。これらの樹脂は、単独又は２種以上を混合して使用することができる。
【００３６】
導電性粒子は、ペーストに導電性を付与する成分であり、通常用いられている導電性粒子を用いることができる。具体的には、例えば、銀粉末、酸化銀、炭酸銀、酢酸銀等の焼成によって銀単体が析出するような粉末、銅、ニッケル等が挙げられる。また、銀、金等の他の金属で被覆された複合金属粉も使用される。これらは単独又は２種以上混合して使用することができる。
導電性粒子は、銀粉又は焼成により銀を析出する粉末を含み、導電性粒子に対して銀が７０〜１００質量％含有していることが好ましい。中でも、例えば、酸化第１銀、酸化第２銀、炭酸銀、酢酸銀、アセチルアセトン銀錯体等の粒子状銀化合物が好ましい。
このような導電性粒子の粒子形状は、特に制限されることなく、リン片粉、球状粉、不定形粉又はこれらを混合したものでもよい。また、その平均粒径（Ｄ５０）は、２０μｍ以下のものであればよく、０．１〜１０μｍであることが好ましい。平均粒径が過度に大きいと、有機バインダ（ビヒクル）中の分散性が低下し、操作や印刷性が低下する傾向がある。
【００３７】
また、ガラスフリットとは、通常、珪砂，長石，石灰等の天然原料や工業原料の配合物を高温で熔解し、その後、急冷して得られるフレーク状又は粉末状のガラスのことを言う。
ガラスフリットとしては特に限定されず、例えば、ＰｂＯ−Ｂ２Ｏ３−ＳｉＯ２系等のＰｂ系ガラスフリット；Ｂｉ２Ｏ３−Ｂ２Ｏ３−ＳｉＯ２−ＣｅＯ２−ＬｉＯ２−ＮａＯ２系等のＰｂフリー系ガラスフリットが挙げられる。ガラスフリットの形状は特に限定されず、例えば、球状、不定形等を用いることができる。ガラスフリットの粒径は特に限定されないが、作業性の観点から、平均粒子径は０．０１μｍ〜１０μｍの範囲が好ましく、０．０５μｍ〜１μｍの範囲がさらに好ましい。
ガラスフリットの添加量は、通常、導電性粒子１００重量部に対し、０．１重量部〜１０重量部であり、好ましくは１〜５重量部である。
【００３８】
ここで、本実施の形態では、導電性ペーストに含まれる導電性粒子は、半導体層１２と比べて低い電気抵抗を有し、後述する加熱処理により、少なくとも半導体層１２の一部に拡散し、集電端部１４を形成する。
半導体層１２の一部に拡散し集電端部１４を形成するこのような金属の電気抵抗は、通常、１×１０−３Ωｃｍ以下の範囲であり、好ましくは、１×１０−４Ωｃｍ以下である。
集電端部１４に含まれる金属の電気抵抗が過度に大きいと、短絡部の電気抵抗が充分には低下しないため発電ロスが発生する傾向がある。
【００３９】
有機溶剤としては、バインダを溶解することができるものであればよく、特に限定されない。具体的には、例えば、ジオキサン、ヘキサン、トルエン、エチルセロソルブ、シクロヘキサノン、ブチルセロソルブ、ブチルセロソルブアセテート、ブチルカルビトールアセテート、ジエチレングリコールジエチルエーテル、ジアセトンアルコール、テルピネオール、ベンジルアルコール等が挙げられる。これらは単独又は２種以上を混合して使用することができる。
【００４０】
尚、導電性ペーストには、添加剤として、可塑剤、消泡剤、分散剤、レベリング剤、安定剤、密着促進剤などを、必要に応じて配合することができる。これらのうち、可塑剤としては、フタル酸エステル類、グリコール酸エステル類、リン酸エステル類、セバチン酸エステル類、アジピン酸エステル類、クエン酸エステル類などを用いることができる。
このような導電性ペーストとしては、市販されている従来公知のものを使用することができる。本実施の形態では、例えば、ナミックス株式会社製Ａｇペースト：ＸＦＰ５３８３−２を使用している。
【００４１】
次に、図２（ｄ）に示すように、第１のパターニング工程により分割された複数の裏面電極層１１の表面と第２のパターニング工程により形成された導電性ペースト層１４ａを覆いつつ、隣接する２個の裏面電極層１１を跨ぐように裏面電極層１１上に半導体層１２ａを成膜する（半導体層成膜工程）。
続いて、図２（ｅ）に示すように、成膜された半導体層１２ａ上に透明電極層１３ａを成膜する（電極層成膜工程）。
本実施の形態では、半導体層１２ａは、複数のｐ型半導体形成用前駆体層とｎ型半導体形成用前駆体層とを積層させて成膜することが好ましい。即ち、本実施の形態では、化合物半導体としてＣｕ−Ｉｎ−Ｓｅ系半導体材料を採用し、裏面電極層１１側にｐ型半導体を形成しやすいＣｕとＳｅとの混合物からなるｐ型半導体形成用前駆体層を成膜し、次に、透明電極層１３ａ側にｎ型半導体を形成しやすいＩｎとＳｅとの混合物からなるｎ型半導体形成用前駆体層を成膜することが好ましい。ｐ型半導体形成用前駆体層とｎ型半導体形成用前駆体層とは、後述する加熱処理工程において相互に溶融拡散することにより、良好な結晶性を有する半導体からなる半導体層１２が生成し、ｐｎ接合を形成させることができる。
【００４２】
続いて、図２（ｆ）に示すように、スクリーン印刷により裏面電極層１１上に成膜された導電性ペースト層１４ａを加熱処理し、導電性ペースト層１４ａに含まれる導電性粒子を少なくとも半導体層１２ａ中に拡散させ、裏面電極層１１と透明電極層１３とを電気的に結合する集電端部１４を形成する（集電端部形成工程）。
導電性ペースト層１４ａを加熱処理する温度は、特に限定されないが、本実施の形態では、通常、３００℃〜６００℃、好ましくは、３５０℃〜５００℃である。
【００４３】
このような加熱処理過程において、導電性ペースト層１４ａ中の導電性粒子が半導体層１２ａ中に拡散すると考えられる。
本実施の形態では、集電端部１４は半導体層１２ａに拡散し透明電極層１３に達することにより、裏面電極層１１と透明電極層１３とを電気的に結合している。
尚、このような加熱処理により半導体層１２ａも加熱され、半導体層１２ａのｐ型半導体形成用前駆体層とｎ型半導体形成用前駆体層とは相互に溶融拡散することにより、良好な結晶性を有する半導体からなる半導体層１２が生成する。
【００４４】
次に、図２（ｇ）に示すように、形成された半導体層１２と透明電極層１３ａの一部をパターニングにより除去し、複数の分割溝１５によって分割された複数の単位セル素子（Ｉａ，Ｉｂ，・・・）を形成し、集積型光発電素子Ｉを得る（第３のパターニング工程）。本実施の形態では、第３のパターニング工程は、例えば、金属刃、カッターナイフ、金属針又はニードル等を用いて半導体層１２と透明電極層１３ａとの一部を短冊状に切り分けるメカニカルスクライブ法を採用している。
【００４５】
上述したように、本実施の形態が適用される集積型光発電素子Ｉの製造方法は、従来から行われているＣＩＳ薄膜系太陽電池の製造工程と比べ、例えばスクリーン印刷により導電性ペーストを印刷することにより、半導体層１２の一部の電気抵抗を低下させ、透明電極層１３と裏面電極層１１を電気的に短絡し、集積化を可能にするものである。
スクリーン印刷等の印刷手法を採用することにより、パターニング形状の自由度が生じる。このため、従来直線状に形成されていた集電端部の形状を、隣接する他のセル側に突出した形状とすることにより、隣接セルと集電端部との距離が縮まる。これにより、電流の集電率を高め、光発電素子の発電効率が上がる。
また、メカニカルスクライブ工程を経ることなく、半導体層１２と透明電極層１３とが連続的に一貫成膜できるので、化合物半導体を含む半導体層１２が大気に暴露される機会が低減し、太陽電池の性能低下が防止される。
さらに、通常、長時間を要するメカニカルスクライブ工程を削減することにより量産性の低下が防げる。さらに、メカニカルスクライブ後に生じる切削された端面からの劣化が抑制される。
【００４６】
また、本実施の形態が適用される集積型光発電素子Ｉは、裏面電極層１１と透明電極層１３とを電気的に短絡させる集電端部１４を設けることにより、透明電極層１３の厚さが薄くなり、製造コストの低減と共に、光透過率の向上及び発電効率の増大が期待できる。
即ち、従来の集積型の光発電素子では、インターコネクトの抵抗を低下させるために、変換効率の低下をある程度犠牲にして、透明電極層を厚く形成する必要がある。
しかし、本実施の形態における集積型光発電素子Ｉのように、裏面電極層１１の導電性ペーストが塗布された部分のみに、半導体層１２に導電性ペースト中の導電性粒子が拡散した集電端部１４を設けることにより、上述した問題が解決される。
【００４７】
尚、以上の説明は、本発明の実施の形態を説明するための一例に過ぎず、本発明は本実施の形態に限定されるものではない。
本発明は複数の元素から構成される半導体層と、これを挟む２つの電極層を備える光発電素子や、このような構造を有する光発電素子の製造方法に応用することができる。例えば、Ｃｄ−Ｔｅ系に代表されるＩＩＩ−Ｖ族半導体、Ｃｕ−Ｉｎ−Ｓｅ系に代表されるＩ−ＩＩＩ−ＶＩ族半導体、Ｃｕ−Ｚｎ−Ｓｎ−Ｓ系化合物に代表されるＩ−ＩＩ−ＩＶ−ＶＩ族半導体、ＩＩ−ＩＶ−Ｖ族半導体、Ｓｉ−Ｇｅ系等の２種類以上の元素からなるＩＶ族半導体に適用することも可能である。
【実施例】
【００４８】
以下に、実施例に基づき本実施の形態をさらに詳細に説明する。尚、本実施の形態は以下の実施例に限定されない。
【００４９】
（実施例１）
以下の操作により、図１に示す集積型光発電素子Ｉを調製した。ガラス製の基板１０上に成膜した裏面電極層１１ａとしてのＭｏ（モリブデン）層をレーザスクライブ法により分割した。次に、分割形成した裏面電極層１１ａの表面の一部に、スクリーン印刷法により導電性ペースト層１４ａを形成した。導電性ペーストには、ナミックス株式会社製ＡｇペーストＸＦＰ５３８３−２を使用した。
続いて、スパッタリング法により、第１Ｉｎ−Ｓｅ層、第１Ｃｕ−Ｓｅ層、第２Ｉｎ−Ｓｅ層、第２Ｃｕ−Ｓｅ層、第３Ｉｎ−Ｓｅ層とを順に積層してなる半導体層１２ａを成膜し、その上に透明電極層１３ａとしてＡｌ−Ｚｎ−Ｏ層を成膜した。      
【００５０】
次に、窒素ガス中で４００℃、２時間程度加熱し、化合物半導体の結晶からなる半導体層１２を形成すると共に、導電性ペースト層１４ａに含まれる導電性粒子を半導体層１２中に拡散させ、裏面電極層１１と透明電極層１３ａとを電気的に結合する集電端部１４を形成した。
続いて、形成された半導体層１２と透明電極層１３ａの一部をパターニングにより除去し、複数の分割溝１５によって分割された複数の単位セル素子（Ｉａ，Ｉｂ，・・・）を有する集積型光発電素子Ｉを調製した。
【００５１】
調製した集積型光発電素子Ｉ内の単位セル素子（Ｉａ，Ｉｂ，・・・）が直列に接続されているかどうかを調べるため、集積型光発電素子Ｉの両端の電圧と、単位セル素子（Ｉａ，Ｉｂ，・・・）の裏面電極層１１と透明電極層１３との間の電圧を測定した。
その結果、集積型光発電素子Ｉの両端の電圧が１６５０ｍＶであり、単位セル素子（Ｉａ，Ｉｂ，・・・）の各セルの電圧がそれぞれ４１０ｍＶであった。これにより、本発明による集積化方法により集積化が可能であることが分かった。
【符号の説明】
【００５２】
１，１０…基板、２，１１，１１ａ…裏面電極層、３，１２，１２ａ…半導体層、４，１３，１３ａ…透明電極層、１４…集電端部、１４ａ…導電性ペースト層、１５…分割溝、Ｉ…集積型光発電素子
【図１】
2010251430.tif 000003
【図２】
2010251430.tif 000004
【図３】
2010251430.tif 000005