(57)【要約】      （修正有）【課題】製造工程が単純で、製造工程中における不良確認が可能であり、同一平面上で相互交差できる回路配線を有する回路基板を提供する。【解決手段】回路基板１００は、第１の端子１５および前記第１の端子と離隔された第２の端子１８を有する基板本体１０と、それぞれ第１の極性および前記第１の極性と反対の第２の極性を有する導電性分極パーティクル２２を前記基板本体上に連続的に配置して、前記第１および第２の端子を電気的に連結する配線部２２と前記配線部を覆う絶縁部２４とを含む配線２０とを含む。【選択図】図１
2010016330.tif 000002
【特許請求の範囲】
【請求項１】
第１の端子と、前記第１の端子と離隔された第２の端子とを有する基板本体と、
それぞれ第１の極性および前記第１の極性と反対の第２の極性を有する導電性分極パーティクルを電気的に連結して、前記第１および第２の端子を電気的に連結する配線部、ならびに前記配線部を覆う絶縁部を含む回路配線とを含むことを特徴とする回路基板。
【請求項２】
前記各導電性分極パーティクルは、導電性レオロジー物質を含むことを特徴とする請求項１に記載の回路基板。
【請求項３】
前記基板本体上に配置された第３の端子と、前記第３の端子から前記基板本体に沿って離隔された第４の端子と、前記第３および第４端子を電気的に連結する前記導電性分極パーティクルとを含み、前記基板本体上で前記回路配線と交差する交差配線部と、前記交差配線部を絶縁する交差絶縁部とを含む交差配線をさらに含むことを特徴とする請求項１に記載の回路基板。
【請求項４】
前記基板本体上に配置された金属配線、前記金属配線と離隔された第３の端子、ならびに前記金属配線と前記第３の端子とを電気的に連結する前記導電性分極パーティクルを含む追加配線部および前記追加配線部を絶縁する追加絶縁部を含む追加回路配線をさらに含むことを特徴とする請求項１に記載の回路基板。
【請求項５】
前記第１の端子から前記基板本体に沿って延びた第１の接続部および前記第２の端子から前記基板本体に沿って延びた第２の接続部をさらに含み、前記配線部の第１の端部は、前記第１の接続部に接続されて、前記第１の端部と反対側の第２の端部は、前記第２の接続部に接続されたことを特徴とする請求項１に記載の回路基板。
【請求項６】
第１の極性および前記第１の極性と反対の第２の極性を有する導電性分極パーティクルおよび流動性絶縁物が混合された配線物質で、基板本体の第１および第２の端子を連結して、予備回路配線を形成する段階と、
前記第１の端子に前記第１の極性を有する第１の電源、および前記第２の端子に前記第２の極性を有する第２の電源を印加して、前記流動性絶縁物内で前記導電性分極パーティクルを電気的に連結して、前記第１および第２の端子と電気的に連結された配線部を形成する段階と、
前記流動性絶縁物を硬化して、前記配線部を固定および絶縁する絶縁部を形成する段階とを含むことを特徴とする回路配線の製造方法。
【請求項７】
前記各導電性分極パーティクルは、導電性レオロジー物質で形成されることを特徴とする請求項６に記載の回路配線の製造方法。
【請求項８】
前記予備回路配線を形成する段階は、プリンティング工程、ディスペンシング工程、およびシルクスクリーンプリンティング工程のいずれかにより形成されることを特徴とする請求項６に記載の回路配線の製造方法。
【請求項９】
前記基板本体を形成する段階は、前記第１の端子から前記基板本体に沿って延びた第１の接続部、および前記第２の端子から前記基板本体に沿って延びた第２の接続部を形成する段階を含み、前記第１の接続部には前記回路配線の第１の端部が接続され、前記第２の接続部には、前記第１の端部と反対側の第２の端部が接続されることを特徴とする請求項６に記載の回路配線の製造方法。
【請求項１０】
ボンディングパッドが上面に形成された半導体チップと、
前記ボンディングパッドと離隔された導電性ランドパターンと、
第１の極性および第１の極性と反対の第２の極性を有する導電性分極パーティクルを電気的に連結して、前記各ボンディングパッドおよび前記各ボンディングパッドと対応する各導電性ランドパターンを電気的に連結する配線部、ならびに前記配線部を絶縁する絶縁部を有する回路配線とを含むことを特徴とする半導体パッケージ。
【請求項１１】
前記各導電性分極パーティクルは、導電性レオロジー物質を含むことを特徴とする請求項１０に記載の半導体パッケージ。
【請求項１２】
前記各ランドパターンは、異方性導電フィルム（を含むことを特徴とする請求項１０に記載の半導体パッケージ。
【請求項１３】
前記各ランドパターンは、金属プレートを含むことを特徴とする請求項１０に記載の半導体パッケージ。
【請求項１４】
前記ランドパターンは、前記上面に沿って延びた接続部を含み、前記回路配線の一側端部は、前記接続部と電気的に接続されたことを特徴とする請求項１０に記載の半導体パッケージ。
【請求項１５】
前記回路配線の少なくとも２つの前記回路配線は、相互に交差されることを特徴とする請求項１０に記載の半導体パッケージ。
【請求項１６】
前記上面上に配置され、前記ランドパターンを露出する開口を有するソルダーレジストパターン、および露出した前記各開口を通じて前記ランドパターンに接続された接続部材をさらに含むことを特徴とする請求項１０に記載の半導体パッケージ。
【請求項１７】
前記接続部材は、導電ボールを含むことを特徴とする請求項１６に記載の半導体パッケージ。
【請求項１８】
前記ランドパターンは、前記半導体チップ上に配置されたことを特徴とする請求項１０に記載の半導体パッケージ。
【請求項１９】
前記上面と対向する下面および前記上面と連なる側面を覆うモールディング部材をさらに含むことを特徴とする請求項１０に記載の半導体パッケージ。
【請求項２０】
前記ランドパターンの一部のランドパターンは、前記半導体チップ上に配置され、前記ランドパターンの残りのランドパターンは、前記モールディング部材上に配置されることを特徴とする請求項１９に記載の半導体パッケージ。
【請求項２１】
前記各ランドパターンと対応する位置に配置された接続パッドを有する基板と、
前記接続パッドおよび前記ランドパターンを電気的に連結するバンプとをさらに含むことを特徴とする請求項１０に記載の半導体パッケージ。
【請求項２２】
前記半導体チップと前記基板との間に形成されたギャップに満たされたギャップフィル部材をさらに含むことを特徴とする請求項２１に記載の半導体パッケージ。
【請求項２３】
接続パッドを有する基板と、
それぞれパッドを有する半導体チップを含む半導体チップモジュールと、
それぞれ第１の極性および前記第１の極性と反対の第２の極性を有する導電性分極パーティクルを電気的に連結して、前記各半導体チップに含まれた前記各パッドおよび前記各パッドに対応する接続パッドを電気的に連結する配線部と、前記配線部を覆う絶縁部とを有する回路配線とを含むことを特徴とする半導体パッケージ。
【請求項２４】
前記半導体チップは、前記各半導体チップの前記各パッドを露出するために階段形態に積層されることを特徴とする請求項２３に記載の半導体パッケージ。
【請求項２５】
前記各導電性分極パーティクルは、導電性レオロジー物質を含むことを特徴とする請求項２３に記載の半導体パッケージ。
【請求項２６】
前記各半導体チップの側面に配置されて、前記各半導体チップの上面に対して鈍角に形成された傾斜面を有するガイド部材をさらに含むことを特徴とする請求項２３に記載の半導体パッケージ。
【請求項２７】
接続パッドを有する基板と、
チップ選択パッドが露出された半導体チップを含む半導体チップモジュールと、
それぞれ第１の極性および前記第１の極性と反対の第２の極性を有する導電性分極パーティクルを電気的に連結して、前記各半導体チップに含まれた前記各チップ選択パッドおよび前記各チップ選択パッドに対応する接続パッドを電気的に連結する配線部と、前記配線部を覆う絶縁部とを有する回路配線とを含むことを特徴とする半導体パッケージ。
【請求項２８】
前記半導体チップは、前記各半導体チップに形成された前記チップ選択パッドを露出するために階段形態に積層されることを特徴とする請求項２７に記載の半導体パッケージ。
【請求項２９】
前記各導電性分極パーティクルは、導電性レオロジー物質を含むことを特徴とする請求項２７に記載の半導体パッケージ。
【請求項３０】
前記各半導体チップの側面に配置されて、前記各半導体チップの上面に対して鈍角に形成された傾斜面を有するガイド部材をさらに含むことを特徴とする請求項２７に記載の半導体パッケージ。
【請求項３１】
前記各半導体チップは、データパッドと、前記データパッドと電気的に連結されたデータ再配線と、前記データパッドを貫通して前記データ再配線と電気的に連結されたデータ貫通電極とをさらに含むことを特徴とする請求項２７に記載の半導体パッケージ。
【請求項３２】
互いに異なる前記半導体チップの前記チップ選択パッドは、交差する前記回路配線により、１つのチップ選択パッドと電気的に連結されることを特徴とする請求項２７に記載の半導体パッケージ。
【請求項３３】
回路部、前記回路部と電気的に連結されたボンディングパッドおよび貫通孔を有する半導体チップと、
前記各貫通孔に配置されて、それぞれ第１の極性および前記第１の極性と反対の第２の極性を有して相互に電気的に連結された導電性分極パーティクルを含み、前記各ボンディングパッドと電気的に連結された貫通電極部と、
前記各貫通電極部を絶縁する絶縁部とを含むことを特徴とする半導体パッケージ。
【請求項３４】
前記各導電性分極パーティクルは、導電性レオロジー物質を含むことを特徴とする請求項３３に記載の半導体パッケージ。
【請求項３５】
前記各ボンディングパッドは、前記各貫通孔と対応する位置に配置されることを特徴とする請求項３３に記載の半導体パッケージ。
【請求項３６】
前記ボンディングパッドは、前記半導体チップの上面のエッジに配置されることを特徴とする請求項３５に記載の半導体パッケージ。
【請求項３７】
前記貫通電極部の少なくとも一側端部を覆う導電性接続部材をさらに含むことを特徴とする請求項３５に記載の半導体パッケージ。
【請求項３８】
前記導電性接続部材は、樹脂および前記樹脂内に整列された導電性パーティクルを含む異方性導電フィルムを含むことを特徴とする請求項３７に記載の半導体パッケージ。
【請求項３９】
前記導電性接続部材は、導電膜を含むことを特徴とする請求項３７に記載の半導体パッケージ。
【請求項４０】
前記導電膜は、ソルダーを含むことを特徴とする請求項３９に記載の半導体パッケージ。
【請求項４１】
前記各貫通孔および前記各貫通孔と対応する前記各ボンディングパッドは、相互に指定された間隔で離隔されたことを特徴とする請求項３３に記載の半導体パッケージ。
【請求項４２】
前記各貫通電極部および前記各貫通電極部と対応する前記各ボンディングパッドを電気的に連結する配線部をさらに含むことを特徴とする請求項４１に記載の半導体パッケージ。
【請求項４３】
前記半導体チップは、少なくとも２個が積層されたことを特徴とする請求項３３に記載の半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路配線を有する回路基板およびその製造方法、ならびに回路配線を有する半導体パッケージに関する。
【背景技術】
【０００２】
近来、電気産業および電子産業の技術開発によって、多様な家電製品および電子製品が開発されている。大部分の家電製品および電子製品は、電気素子、電子素子、および半導体パッケージが実装される回路基板を含む。
【０００３】
回路基板は、電気素子、電子素子および半導体パッケージを電気的に連結する回路配線を含む。
【０００４】
従来技術による回路配線は、絶縁基板上に形成された金属膜をパターニングして形成される。しかしながら、絶縁基板上に形成された回路配線が同一平面上で交差する場合、回路配線間にショートが発生するため、一般に、回路基板は、電気的に絶縁された複層回路パターンを含む。
【０００５】
しかしながら、回路基板に複層回路パターンを形成するためには、非常に複雑な工程を必要とし、また製造工程中に配線不良が発生しても、これを確認することが難しいという問題点を有する。
【０００６】
特に、最近開発されたウェハーレベルパッケージの場合、半導体チップ上に直接回路配線を形成するが、ウェハーレベルパッケージの面積が非常に小さく、複層に回路パターンを形成し難いという問題点を有する。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、製造工程が単純で、製造工程中における不良確認が可能であり、同一平面上で相互交差できる回路配線を有する回路基板を提供することである。
【０００８】
本発明の他の目的は、前記回路基板の製造方法を提供することである。
本発明のまた他の目的は、前記回路配線を含む半導体パッケージを提供することである。
【課題を解決するための手段】
【０００９】
本発明による回路基板は、第１の端子と、前記第１の端子と離隔された第２の端子とを有する基板本体と、それぞれ第１の極性および前記第１の極性と反対の第２の極性を有する導電性分極パーティクルを電気的に連結して、前記第１および第２の端子を電気的に連結する配線部、ならびに前記配線部を絶縁する絶縁部を含む回路配線とを含む。
【００１０】
回路基板の前記各導電性分極パーティクルは、導電性レオロジー物質（conductive 
rheological material）を含む。
【００１１】
回路基板は、前記基板本体上に配置された第３の端子と、前記第３の端子から前記基板本体に沿って離隔された第４の端子と、前記第３および第４端子を電気的に連結する前記導電性分極パーティクルとを含み、前記基板本体上で前記回路配線と交差する交差配線部と、前記交差配線部を絶縁する交差絶縁部とを含む交差配線をさらに含む。
【００１２】
回路基板は、前記基板本体上に配置された金属配線、前記金属配線と離隔された第３の端子、ならびに前記金属配線と前記第３の端子とを電気的に連結する前記導電性分極パーティクルを含む追加配線部および前記追加配線部を絶縁する追加絶縁部を含む追加回路配線をさらに含む。
【００１３】
回路基板は、前記第１の端子から前記基板本体に沿って延びた第１の接続部および前記第２の端子から前記基板本体に沿って延びた第２の接続部をさらに含み、前記配線部の第１の端部は、前記第１の接続部に接続されて、前記第１の端部と反対側の第２の端部は、前記第２の接続部に接続される。
【００１４】
本発明による回路配線の製造方法は、第１の極性および前記第１の極性と反対の第２の極性を有する導電性分極パーティクルおよび流動性絶縁物が混合された配線物質で、基板本体の第１および第２の端子を連結して、予備回路配線を形成する段階と、前記第１の端子に前記第１の極性を有する第１の電源、および前記第２の端子に前記第２の極性を有する第２の電源を印加して、前記流動性絶縁物内で前記導電性分極パーティクルを電気的に連結して、前記第１および第２の端子と電気的に連結された配線部を形成する段階と、前記流動性絶縁物を硬化して、前記配線部を固定および絶縁する絶縁部を形成する段階とを含む。
【００１５】
回路基板の前記各導電性分極パーティクルは、導電性レオロジー物質で形成される。
前記予備回路配線を形成する段階は、プリンティング工程、ディスペンシング工程、およびシルクスクリーンプリンティング工程のいずれかにより形成される。
【００１６】
前記基板本体を形成する段階は、前記第１の端子から前記基板本体に沿って延びた第１の接続部、および前記第２の端子から前記基板本体に沿って延びた第２の接続部を形成する段階を含み、前記第１の接続部には前記回路配線の第１の端部が接続されて、前記第２の接続部には、前記第１の端部と反対側の第２の端部が接続される。
【００１７】
本発明による半導体パッケージは、ボンディングパッドが上面に形成された半導体チップと、前記ボンディングパッドと離隔された導電性ランドパターンと、第１の極性および第１の極性と反対の第２の極性を有する導電性分極パーティクルを電気的に連結して、前記各ボンディングパッドおよび前記各ボンディングパッドと対応する各導電性ランドパターンを電気的に連結する配線部、ならびに前記配線部を絶縁する絶縁部を有する回路配線を含む。
【００１８】
半導体パッケージの前記各導電性分極パーティクルは、導電性レオロジー物質を含む。
半導体パッケージの前記各ランドパターンは、異方性導電フィルム（anisotropic 
conductive film）を含む。
【００１９】
半導体パッケージの前記各ランドパターンは、金属プレートを含む。
半導体パッケージの前記ランドパターンは、前記上面に沿って延びた接続部を含み、前記回路配線の一側端部は、前記接続部と電気的に接続される。
【００２０】
半導体パッケージの前記回路配線の少なくとも２つの前記回路配線は、相互に交差される。
【００２１】
半導体パッケージは、前記上面上に配置され、前記ランドパターンを露出する開口を有するソルダーレジストパターン、および露出した前記各開口を通じて前記ランドパターンに接続された接続部材をさらに含む。
【００２２】
半導体パッケージの前記接続部材は、導電ボールを含む。
半導体パッケージの前記ランドパターンは、前記半導体チップ上に配置される。
【００２３】
半導体パッケージは、前記上面と対向する下面および前記上面と連なる側面を包むモールディング部材をさらに含む。
【００２４】
半導体パッケージの前記ランドパターンの一部のランドパターンは、前記半導体チップ上に配置されて、前記ランドパターンの残りのランドパターンは、前記モールディング部材上に配置される。
【００２５】
半導体パッケージは、前記各ランドパターンと対応する位置に配置された接続パッドを有する基板と、前記接続パッドおよび前記ランドパターンを電気的に連結するバンプとをさらに含む。
【００２６】
半導体パッケージは、前記半導体チップと前記基板との間に形成されたギャップに満たされたギャップフィル部材をさらに含む。
【００２７】
本発明による半導体パッケージは、接続パッドを有する基板と、それぞれパッドを有する半導体チップを含む半導体チップモジュールと、それぞれ第１の極性および前記第１の極性と反対の第２の極性を有する導電性分極パーティクルを電気的に連結して、前記各半導体チップに含まれた前記各パッドおよび前記各パッドに対応する接続パッドを電気的に連結する配線部と、前記配線部を覆う絶縁部とを有する回路配線とを含む。
【００２８】
半導体パッケージの前記半導体チップは、階段形態に積層され、前記各半導体チップのパッドは露出される。
【００２９】
半導体パッケージの前記各導電性分極パーティクルは、導電性レオロジー物質を含む。
半導体パッケージは、前記各半導体チップの側面に配置されて、前記各半導体チップの上面に対して鈍角に形成された傾斜面を有するガイド部材をさらに含む。
【００３０】
本発明による半導体パッケージは、接続パッドを有する基板と、チップ選択パッドが露出された半導体チップを含む半導体チップモジュールと、それぞれ第１の極性および前記第１の極性と反対の第２の極性を有する導電性分極パーティクルを電気的に連結して、前記各半導体チップに含まれた前記各チップ選択パッドおよび前記各チップ選択パッドに対応する接続パッドを電気的に連結する配線部と、前記配線部を覆う絶縁部とを有する回路配線とを含む。
【００３１】
半導体パッケージの前記半導体チップは、前記各半導体チップに形成された前記チップ選択パッドを露出するために階段形態に積層される。
【００３２】
半導体パッケージの前記各導電性分極パーティクルは、導電性レオロジー物質を含む。
半導体パッケージは、前記各半導体チップの側面に配置されて、前記各半導体チップの上面に対して鈍角に形成された傾斜面を有するガイド部材をさらに含む。
【００３３】
半導体パッケージの前記各半導体チップは、データパッドと、前記データパッドと電気的に連結されたデータ再配線と、前記データパッドを貫通して前記データ再配線と電気的に連結されたデータ貫通電極とをさらに含む。
【００３４】
半導体パッケージの互いに異なる前記半導体チップの前記チップ選択パッドは、交差する前記回路配線により、１つのチップ選択パッドと電気的に連結される。
【００３５】
本発明による半導体パッケージは、回路部、前記回路部と電気的に連結されたボンディングパッドおよび貫通孔を有する半導体チップと、前記各貫通孔に配置されて、それぞれ第１の極性および前記第１の極性と反対の第２の極性を有して相互に電気的に連結された導電性分極パーティクルを含み、前記各ボンディングパッドと電気的に連結された貫通電極部と、前記各貫通電極部を絶縁する絶縁部とを含む。
【００３６】
半導体パッケージの前記各導電性分極パーティクルは、導電性レオロジー物質を含む。
半導体パッケージの前記各ボンディングパッドは、前記各貫通孔と対応する位置に配置される。
【００３７】
半導体パッケージの前記ボンディングパッドは、前記半導体チップの上面のエッジに配置される。
【００３８】
半導体パッケージは、前記貫通電極部の少なくとも一側端部を覆う導電性接続部材をさらに含む。
【００３９】
半導体パッケージの前記導電性接続部材は、樹脂および前記樹脂内に整列された導電性パーティクルを含む異方性導電フィルムを含む。
【００４０】
半導体パッケージの前記導電性接続部材は、導電膜を含む。
半導体パッケージの前記導電膜は、ソルダーを含む。
【００４１】
半導体パッケージの前記各貫通孔および前記各貫通孔と対応する前記各ボンディングパッドは、相互に指定された間隔で離隔される。
【００４２】
半導体パッケージは、前記各貫通電極部および前記各貫通電極部と対応する前記各ボンディングパッドを電気的に連結する配線部をさらに含む。
半導体パッケージの前記半導体チップは、少なくとも２個が積層される。
【発明の効果】
【００４３】
本発明によると、導電性分極パーティクルを連結させた配線部および配線部を絶縁する絶縁部を有する回路配線により、回路基板の端子を連結しまたは半導体チップのボールランドパターンおよびボンディングパッドを電気的に連結するため、回路配線形成工程をより単純化し、且つ回路配線の不良が容易に確認できるだけでなく、同一平面上で相互交差する回路配線を形成するのに好適である。
【００４４】
また、本発明によると、半導体チップを貫通するボイド（void）のない電極を半導体チップに形成できる効果を有する。
【発明を実施するための最良の形態】
【００４５】
以下、図面を参照し本発明の実施形態による回路基板およびその製造方法、ならびに回路配線を有する半導体パッケージについて詳細に説明するが、本発明はこれらの実施形態に限定されるものではなく、該当分野で通常の知識を有するものなら、本発明の技術的思想を逸脱しない範囲内で、本発明による回路基板およびその製造方法、ならびに回路配線を有する半導体パッケージを多様な形態で具現することができる。
【００４６】
図１は、本発明の一実施形態による回路基板を示した平面図である。図２は、図１の‘Ａ’部分拡大図である。図３は、図１のＩ−Ｉ’線断面図である。
【００４７】
図１を参照すると、回路基板１００は、基板本体１０および回路配線２０を含む。
基板本体１０は、たとえば、プレート形状を有する。基板本体１０は、たとえば、印刷回路基板である。または、基板本体１０は、絶縁プレートまたは半導体チップであってもよい。
【００４８】
基板本体１０の上面には、たとえば、第１の端子１５および第２の端子１８が配置されて、第１の端子１５および第２の端子１８は、基板本体１０の上面においてそれぞれ指定された間隔で離隔される。
【００４９】
本実施形態において、第１の端子１５および第２の端子１８は、それぞれ導電性プレートである。たとえば、第１の端子１５および第２の端子１８は、優れた導電性を有する金属プレートである。
【００５０】
第１の端子１５および第２の端子１８として使用できる物質の例としては、銅、銅合金、アルミニウム、アルミニウム合金、銀、金および金合金などが挙げられる。
【００５１】
第１の端子１５は、少なくとも１つの第１の接続部１６を含むことができる。各第１の接続部１６は、第１の端子１５から基板本体１０の上面に沿って、突起状に延びる。
【００５２】
第２の端子１８は、少なくとも一つの第２の接続部１９を含むことができる。各第２の接続部１９は、第２の端子１８から基板本体１０の上面に沿って、突起状に延びる。
【００５３】
本実施形態において、第１の端子１５は、たとえば、信号が入力される入力端子であり、第２の端子１８は、たとえば、前記第１の端子１５に入力された前記信号が出力される出力端子である。
【００５４】
本実施形態において、第１の端子１５の第１の接続部１６は、第１の端子１５に他の導電部材が接続される時、後述する回路配線２０および導電部材（図示せず）の干渉により、導電部材および第１の端子１５の接続特性が低下することを防止する。
【００５５】
また、第２の端子１８の第２の接続部１９は、第２の端子１８に他の導電部材が接続される時、後述する回路配線２０および導電部材の干渉により、導電部材および第２の端子１８の接続特性が低下することを防止する。
【００５６】
回路配線２０は、たとえば、第１の端子１５の第１の接続部１６および第２の端子１８の第２の接続部１９と電気的に連結されて、これにより、第１の端子１５に入力された前記信号は、第２の端子１８に出力される。
【００５７】
回路配線２０は、配線部２２および絶縁部２４を含む。
配線部２２は、複数個の導電性分極パーディクルを含む。本実施形態において、各導電性分極パーディクルは、導電性レオロジー物質（Conductive rheological material）を含む。
【００５８】
各導電性分極パーティクルは、第１の極性および第２の極性を有し、第１の極性は、第２の極性と反対である。本実施形態において、第１の極性は、たとえば、（＋）極性であり、第２の極性は、たとえば、（−）極性である。
【００５９】
図２を参照すると、配線部２２をなす複数個の導電性分極パーティクルは、第１の端子１５の第１の接続部１６から第２の端子１８の第２の接続部１９まで連続的に配置される。ある一つの導電性分極パーティクルの第１の極性は、隣接した導電性分極パーティクルの第２の極性と向かい合い、隣接した導電性分極パーティクルは、相互に電気的に連結される。
【００６０】
図３を参照すると、配線部２２の第１の端部は、第１の端子１５の第１の接続部１６と電気的に接続され、配線部２２の第１の端部と反対側の第２の端部は、第２の端子１８の第２の接続部１９と電気的に連結される。
【００６１】
絶縁部２４は、第１の端子１５の第１の接続部１６および第２の端子１８の第２の接続部１９を電気的に連結する配線部２２を覆い、これにより、配線部２２は、絶縁部２４により、外部の他の導電部材（図示せず）と電気的に絶縁される。これに加え、絶縁部２４は、配線部２２をなす複数個の導電性分極パーティクルを、指定された位置に固定する。
【００６２】
図４は、本発明の他の実施形態による回路基板を示した平面図である。図５は、図４のＩＩ−ＩＩ’線断面図である。
【００６３】
図４および図５を参照すると、回路基板１００は、基板本体１０および回路配線２０，３０を含む。
【００６４】
基板本体１０は、たとえば、プレート形状を有する。基板本体１０は、たとえば、印刷回路基板である。または、基板本体１０は、絶縁プレートまたは半導体チップである。
【００６５】
基板本体１０の上面には、たとえば、第１の端子１５、第２の端子１８、第３の端子３５および第４の端子３８が備えられる。
【００６６】
第１および第２の端子１５，１８は、基板本体１０上に対角線方向に配置されて、第３および第４の端子３５，３８は、第１および第２の端子１５，１８と隣接して配置され、第３および第４の端子３５，３８は、基板本体１０上に対角線方向に配置される。
【００６７】
本実施形態において、第１〜第４の端子１５，１８，３５，３８は、たとえば、それぞれ金属を含む導電性プレートである。第１〜第４の端子１５，１８，３５，３８として使用できる物質の例としては、銅、銅合金、アルミニウム、アルミニウム合金、銀、金および金合金などが挙げられる。
【００６８】
第１の端子１５は、少なくとも１つの第１の接続部１６を含むことができる。第１の接続部１６は、第１の端子１５から基板本体１０の上面に沿って、突起状に延びる。
【００６９】
第２の端子１８は、少なくとも１つの第２の接続部１９を含むことができる。第２の接続部１９は、第２の端子１８から基板本体１０の上面に沿って、突起状に延びる。
【００７０】
第３の端子３５は、少なくとも１つの第３の接続部３６を含むことができる。第３の接続部３６は、第３の端子３５から基板本体１０の上面に沿って、突起状に延びる。
【００７１】
第４の端子３８は、少なくとも１つの第４の接続部３９を含むことができる。第４の接続部３９は、第４の端子３８から基板本体１０の上面に沿って、突起状に延びる。
【００７２】
本実施形態において、第１および第３の端子１５，３５は、たとえば、信号が入力される入力端子であり、第２および第４の端子１８，３８は、たとえば、前記第１および第３の端子１５，３８に入力された前記信号が出力される出力端子である。
【００７３】
本実施形態において、第１〜４の端子１５，１８，３５，３８の第１〜第４の接続部１６，１９，３６，３９は、第１〜４の端子１５，１８，３５，３８に他の導電部材が接続される時、後述する回路配線２０，３０により、導電部材および第１〜４の端子１５，１８，３５，３８の電気的接続特性が低下することを防止する。
【００７４】
回路配線２０，３０は、第１の回路配線２０および第２の回路配線３０を含む。
第１の回路配線２０は、たとえば、第１の端子１５および第２の端子１８を電気的に連結し、第１の回路配線２０は、第１の配線部２２および第１の絶縁部２４を含む。
【００７５】
第１の配線部２２は、複数個の導電性分極パーディクルを含む。本実施形態において、導電性分極パーディクルは、たとえば、導電性レオロジー物質を含む。
【００７６】
各導電性分極パーティクルは、第１の極性および第２の極性を有し、第１の極性は、第２の極性と反対である。本実施形態において、第１の極性は、たとえば、（＋）極性であり、第２の極性は、たとえば、（−）極性である。
【００７７】
第１の配線部２２をなす複数個の導電性分極パーティクルは、第１の端子１５の第１の接続部１６から第２の端子１８の第２の接続部１９まで連続的に配置される。ある１つの導電性分極パーティクルの第１の極性は、隣接した導電性分極パーティクルの第２の極性と向かい合うように配置され、これにより隣接した導電性分極パーティクルは、相互に電気的に連結される。
【００７８】
第１の配線部２２の第１の端部は、第１の端子１５の第１の接続部１６と電気的に接続され、第１の配線部２２の第１の端部と反対側の第２の端部は、第２の端子１８の第２の接続部１９と電気的に連結される。
【００７９】
第１の絶縁部２４は、第１の端子１５の第１の接続部１６および第２の端子１８の第２の接続部１９を電気的に連結する第１の配線部２２を覆い、これにより、第１の配線部２２は、他の導電部材から絶縁される。これに加え、第１の絶縁部２４は、第１の配線部２２をなす複数個の導電性分極パーティクルを、指定された位置に固定する。
【００８０】
第２の回路配線３０は、第３の端子３５および第４の端子３８を電気的に連結し、これにより、第２の回路配線３０の一部は、第１の回路配線２０と交差する。即ち、第２の回路配線３０の一部は、第１の回路配線２０の上面上に配置される。
【００８１】
第２の回路配線３０は、第２の配線部３２および第２の絶縁部３４を含む。
第２の配線部３２は、複数個の導電性分極パーディクルを含む。本実施形態において、導電性分極パーディクルは、導電性レオロジー物質を含む。
【００８２】
各導電性分極パーティクルは、第１の極性および第２の極性を有し、第１の極性は、第２の極性と反対である。本実施形態において、第１の極性は、たとえば、（＋）極性であり、第２の極性は、たとえば、（−）極性である。
【００８３】
第２の配線部３２をなす複数個の導電性分極パーティクルは、第３の端子３５の第１の接続部３６から第４の端子３８の第４の接続部３９まで連続的に配置される。ある１つの導電性分極パーティクルの第１の極性は、隣接した導電性分極パーティクルの第２の極性と向かい合い、これにより隣接した分極パーティクルは、相互に電気的に連結される。
【００８４】
第２の配線部３２の第１の端部は、第３の端子３５の第３の接続部３６と電気的に接続され、第２の配線部３２の第１の端部と反対側の第２の端部は、第４の端子３８の第４の接続部３９と電気的に連結される。
【００８５】
第１の絶縁部２４は、第３の端子３５の第３の接続部３６および第４の端子３８の第４の接続部３９を電気的に連結する第２の配線部３２を覆い、これにより、第２の配線部３２は、他の導電部材と絶縁される。これに加え、第２の絶縁部３４は、第２の配線部３２をなす複数個の導電性分極パーティクルを、指定された位置に固定する。
【００８６】
本実施形態において、第２の回路配線３０の一部が第１の回路配線２０上に配置されても、第１の回路配線２０の第１の配線部２２は、第１の絶縁部２４により絶縁され、第２の回路配線３０の第２の配線部３２は、第２の絶縁部３４により絶縁されるため、第１の回路配線２０および第２の回路配線３０は、電気的にショートすることがない。
【００８７】
したがって、基板本体１０上において、相互交差する複数個の回路配線を形成できる長所を有する。
【００８８】
図６は、本発明のさらに他の実施形態による回路基板を示した平面図である。本実施形態による回路基板は、第３の端子、金属配線および第２の回路配線を除いては、図１で図示および説明した回路基板と実質的に同一である。したがって、同一の構成要素に対しては、同一の符号および名称を付する。
【００８９】
図６を参照すると、回路基板１００は、基板本体１０、第１の端子１５、第２の端子１８、第１の回路配線２０、第３の端子５０、金属配線６０、および第２の回路配線７０を含む。
【００９０】
基板本体１０上に形成された第１の端子１５は、第１の端子１５から突出した第１の接続部１６を含み、第２の端子１８は、第２の端子１８から突出した第２の接続部１９を含む。第３の端子５０は、第１および第２の端子１５，１８から離隔され、第３の端子５０から突出した第３の接続部５１を含む。
【００９１】
第１の回路配線２０は、導電性分極パーティクルを含む第１の配線部２２および第１の配線部２２を絶縁する第１の絶縁部２４を含み、第１の回路配線２０の一側端部は、第１の接続部１６と電気的に連結され、第１の回路配線２０の一側端部と反対側の他側端部は、第２の接続部１９と電気的に連結される。
【００９２】
金属配線６０は、基板本体１０上に、たとえばライン状に配置される。
第２の回路配線７０は、第１の回路配線２０と同様に、導電性分極パーティクルを含む第２の配線部７２および第２の配線部７２を絶縁する第２の絶縁部７４を含む。第２の回路配線７０の第１の端部は、金属配線６０と電気的に連結され、第２の回路配線７０の第１の端部と反対側の第２の端部は、第３の端子５０の第３の接続部５１と電気的に連結される。
【００９３】
図７〜９は、本発明の一実施形態による回路基板の製造方法を示した断面図である。
図７を参照すると、回路基板を製造するために、プレート形状を有する基板本体１０を準備する段階が行われる。
【００９４】
回路基板を製造するために、基板本体１０上には、たとえば、突出した第１の接続部１６を有する第１の端子１５、および突出した第２の接続部１９を有する第２の端子１８が形成される。第１の端子１５および第２の端子１８は、互いに所定間隔で離隔される。
【００９５】
図８を参照すると、基板本体１０上には、予備回路配線２１が形成される。予備回路配線２１は、導電性分極パーティクル２２および流動性絶縁物２３が混合された回路配線物質を含む。
【００９６】
各導電性分極パーティクル２２は、第１の極性および第１の極性と反対の第２の極性を有する。予備回路配線２１の各導電性分極パーティクル２２は、流動性絶縁物２３内に不規則に分布されている。本実施形態において、導電性分極パーティクル２２は、導電性レオロジー物質を含む。
【００９７】
流動性絶縁物２３は、揮発性溶剤に溶けた合成樹脂のような絶縁物質を含むことができる。流動性絶縁物２３は、豊かな流動性を有し、したがって、ビーズ（bead）状の導電性分極パーティクル２２は、流動性絶縁物２３内で自由に移動可能である。
【００９８】
本実施形態において、予備回路配線２１の第１の端部は、第１の接続部１６上に配置され、予備回路配線２１の第１の端部と反対側の第２の端部は、第２の接続部１９上に配置される。本実施形態において、予備回路配線２１の第１および第２の端部は、第１および第２の接続部１６，１９と電気的に連結されない。
【００９９】
豊かな流動性を有する予備回路配線２１は、たとえば、ディスペンサー９０により、基板本体１０の指定された位置に帯状に形成され得る。あるいは、豊かな流動性を有する予備回路配線２１は、たとえば、プリンティング工程により、基板本体１０の指定された位置にプリンティングされる。または、豊かな流動性を有する予備回路配線２１は、シルクスクリーンプリンティング工程により、基板本体１０の指定された位置に形成され得る。
【０１００】
図９を参照すると、第１の端子１５および第２の端子１８を連結する予備回路配線２１が基板本体１０上に形成された後、第１の端子１５には、第１の極性、たとえば、（＋）極性を有する第１の電源が印加されて、第２の端子１８には、第１の極性と反対極性の第２の極性、たとえば、（−）極性を有する第２の電源が印加される。
【０１０１】
第１の端子１５に、第１の極性を有する第１の電源が印加され、第２の端子１８に、第２の極性を有する第２の電源が印加される場合、予備回路配線２１に含まれた導電性分極パーティクルは、第１の電源および第２の電源により再配列されて、隣接した導電性分極パーティクルは、互いに異なる極性同士が接続され、第１および第２の接続部１６，１９を電気的に連結する第１の配線部２２が形成される。
【０１０２】
次いで、第１の配線部２２の導電性分極パーティクルの位置が変更されることを防止し且つ第１の配線部２２を絶縁するために、図８に示された流動性絶縁物が硬化されて、第１の配線部２２を覆う第１の絶縁部２４を有する回路配線２０が形成される。
【０１０３】
本実施形態では、第１の配線部２２および第１の絶縁部２４を有する１つの回路配線２０を有する回路基板１００を製造する方法が図示および説明されているが、回路配線２０を形成した後、基板本体１０上に複数個の回路配線を再び形成することができる。この際、各回路配線に含まれた第１の配線部は、それぞれ第１の絶縁部により絶縁されるため、回路配線２０間にショートが発生することを防止することができる。
【０１０４】
図１０は、本発明の一実施形態による回路配線を含む半導体パッケージを示した平面図である。図１１は、図１０のＩＩＩ−ＩＩＩ’線断面図である。
【０１０５】
図１０および図１１を参照すると、半導体パッケージ５００は、半導体チップ２００、導電性ランドパターン３００、および回路配線４００を含む。
【０１０６】
半導体チップ２００は、たとえば、直方体形状を有する。直方体形状を有する半導体チップ２００は、上面２１０および上面２１０と対向する下面２２０を有する。
【０１０７】
半導体チップ２００は、回路部２３０およびボンディングパッド２４０を含む。
回路部２３０は、データを貯蔵するデータ貯蔵部（図示せず）およびデータを処理するデータ処理部（図示せず）を含む。
【０１０８】
ボンディングパッド２４０は、たとえば、半導体チップ２００の上面２１０の中央に配置されて、各ボンディングパッド２４０は、回路部２３０と電気的に連結される。
【０１０９】
ランドパターン３００は、半導体チップ２００の上面２１０上に配置される。ランドパターン３００は、たとえば、ボンディングパッド２４０の両側にそれぞれ配置される。
【０１１０】
本実施形態において、各ランドパターン３００は、半導体チップ２００の上面２１０上に島（island）状に配置される。たとえば、各ランドパターン３００は、円板形状を有し、各ランドパターン３００は、たとえば、国際半導体標準化協会（ＪＥＤＥＣ：Joint 
Electron Device Engineering Council）の規定に従って、半導体チップ２００の上面２１０上に配置され得る。
【０１１１】
各ランドパターン３００は、たとえば、異方性導電フィルム（anisotropic conductive film、ＡＣＦ）である。または、各ランドパターン３００は、半導体チップ２００の上面２１０上に配置された金属プレートである。
【０１１２】
各ランドパターン３００上には、接続部材４５０が配置される。接続部材４５０は、たとえば、ソルダーを含む。
【０１１３】
また、各ランドパターン３００は、ランドパターン３００の側面から半導体チップ２００の上面２１０に沿って延びた接続部３１０をさらに含む。
【０１１４】
各ランドパターン３００の接続部３１０は、後述する回路配線４００がランドパターン３００上に配置されることにより、接続部材４５０およびランドパターン３００の接続面積減少、ならびに回路配線４００による接続部材４５０およびランドパターン３００の接続不良を防止することができる。
【０１１５】
回路配線４００は、たとえば、ランドパターン３００の接続部３１０およびボンディングパッド２４０と電気的に連結され、これにより、ランドパターン３００に入力された信号は、ボンディングパッド２４０に出力される。
【０１１６】
図１１を参照すると、各回路配線４００は、配線部４１０および絶縁部４２０を含む。
配線部４１０は、複数個の導電性分極パーティクルを含む。本実施形態において、導電性分極パーティクルは、導電性レオロジー物質を含む。
【０１１７】
各導電性分極パーティクルは、第１の極性および第２の極性を有し、第１の極性は、第２の極性と反対である。本実施形態において、第１の極性は、たとえば（＋）極性であり、第２の極性は、たとえば（−）極性である。
【０１１８】
配線部４１０をなす複数個の導電性分極パーティクルは、ボンディングパッド２４０からランドパターン３００の接続部３１０まで連続的に配置される。ある１つの導電性分極パーティクルは、隣接した導電性分極パーティクルと電気的に連結され、ある１つの導電性分極パーティクルの第１の極性は、隣接した導電性分極パーティクルの第２の極性と向かい合う。
【０１１９】
絶縁部４２０は、配線部４１０を覆い、これにより、配線部４１０は、他の導電部材と絶縁される。これに加え、絶縁部４２０は、配線部４１０をなす複数個の導電性分極パーティクルを、指定された位置に固定する。
【０１２０】
本実施形態において、配線部４１０および絶縁部４２０を有する回路配線４００の一部の回路配線４００は、半導体チップ２００の上面２１０上で互いに交差され得る。
【０１２１】
図１２は、図１１に示された半導体チップ上に形成されたソルダーレジストパターンを含む半導体パッケージを示した断面図である。
【０１２２】
図１２を参照すると、ボンディングパッド２４０およびランドパターン３００を電気的に連結する回路配線４００が半導体チップ２００上に形成された後、回路配線４００の損傷を防止するとともに接続部材４５０がランドパターン３００上に形成される時の接続部材４５０の広がりを防止するために、半導体チップ２００の上面上には、ランドパターン３００を露出する開口を有するソルダーレジストパターン４７０が形成される。ソルダーレジストパターン４７０は、たとえば、フォトレジスト物質を含む。
【０１２３】
図１３は、本発明のさらに他の実施形態による半導体パッケージを示した断面図である。本発明のさらに他の実施形態による半導体パッケージは、モールディング部材を除いては、図１０に示された半導体パッケージと実質的に同一の構成を有する。したがって、同一の構成要素には同一の名称および同一の符号を付して、その説明を省く。
【０１２４】
図１３を参照すると、半導体パッケージ５００は、半導体チップ２００、導電性ランドパターン３００、回路配線４００、およびモールディング部材４８０を含む。
【０１２５】
モールディング部材４８０は、半導体チップ２００の下面２２０および下面２２０に連なる側面２２５を覆う。モールディング部材４８０は、外部からの衝撃および／または振動による半導体チップ２００の損傷および／または破損を防止する。
【０１２６】
モールディング部材４８０として使用できる物質の例としては、エポキシ樹脂などが挙げられ、本実施形態において、モールディング部材４８０が形成された半導体パッケージ５００は、接続部材４５０を利用して印刷回路基板などに直接実装できる。
【０１２７】
図１４は、本発明のさらに他の実施形態による半導体パッケージを示した断面図である。本発明のさらに他の実施形態による半導体パッケージは、接続部材の配置を除いては、図１３に示された半導体パッケージと実質的に同一の構成を有する。したがって、同一の構成要素には同一の名称および同一の符号を付して、その説明を省く。
【０１２８】
図１４を参照すると、本実施形態による半導体パッケージ５００は、半導体チップ２００、導電性ランドパターン３００、回路配線４００、モールディング部材４８０、および接続部材４５０を含む。
【０１２９】
本実施形態による半導体チップ２００のサイズが非常に小さい場合、半導体チップ２００上に導電性ランドパターン３００を、たとえば、ＪＥＤＥＣ規定によって配置することは非常に難しい。
【０１３０】
本実施形態では、サイズが非常に小さい半導体チップ２００を有する半導体パッケージ５００に、ＪＥＤＥＣ規定にしたがって導電性ランドパターン３００および導電性ランドパターン３００上に接続部材４５０を形成するために、導電性ランドパターン３００の一部の導電性ランドパターン３００は、半導体チップ２００の上面２１０上に形成され、導電性ランドパターン３００の残りの導電性ランドパターン３００は、モールディング部材４８０上に配置される。したがって、半導体チップ２００のサイズが、ＪＥＤＥＣ規定にしたがって導電性ランドパターン３００を形成するのに適合していない場合、モールディング部材４８０を利用して、半導体パッケージ５００上にＪＥＤＥＣ規定に適合するように導電性ランドパターン３００を形成することができる。
【０１３１】
図１５は、本発明のさらに他の実施形態による半導体パッケージを示した断面図である。本発明のさらに他の実施形態による半導体パッケージは、基板、バンプおよびギャップフィル部材を除いては、図１０に示された半導体パッケージと実質的に同一の構成を有する。したがって、同一の構成要素には同一の名称および同一の符号を付して、その説明を省く。
【０１３２】
図１５を参照すると、半導体パッケージ５００は、半導体チップ２００、導電性ランドパターン３００、回路配線４００、バンプ４８５、基板４９０、およびギャップフィル部材４９５を含む。
【０１３３】
半導体チップ２００の上面２１０上に島状に配置され且つ回路配線４００と電気的に連結された各導電性ランドパターン３００には、それぞれバンプ４８５が配置される。
【０１３４】
バンプ４８５は、たとえば、柱状であり、柱状のバンプ４８５として使用できる物質の例としては、金、金合金、銀、銀合金、アルミニウム、アルミニウム合金などが挙げられる。
【０１３５】
基板４９０は、接続パッド４９２、ボールランドパターン４９４、および接続部材４９６を含む。
【０１３６】
接続パッド４９２は、プレート形状を有する基板４９０の上面上に配置され、接続パッド４９２の位置は、半導体チップ２００のバンプ４８５と対応する位置に配置され、接続パッド４９２は、バンプ４８５と電気的に接続される。
【０１３７】
ボールランドパターン４９４は、基板４９０の上面と対向する下面上に配置され、ボールランドパターン４９４は、基板４９０の接続パッド４９２と電気的に連結される。
【０１３８】
接続部材４９６は、ボールランドパターン４９４上に配置され、接続部材４９６は、たとえば、ソルダーのような低融点金属を含む導電ボールである。
【０１３９】
ギャップフィル部材４９５は、半導体チップ２００の上面２１０と基板４９０の上面２１０との間に形成されたギャップに配置される。
【０１４０】
図１６は、本発明のさらに他の実施形態による半導体パッケージを示した断面図である。
【０１４１】
図１６を参照すると、半導体パッケージ６００は、半導体チップモジュール６４０、回路配線４００、および基板６５０を含む。
【０１４２】
半導体チップモジュール６４０は、複数個の半導体チップ６１０，６２０，６３０を含む。各半導体チップ６１０，６２０，６３０は、それぞれボンディングパッド６１５，６２５，６３５を含み、各ボンディングパッド６１５，６２５，６３５は、各半導体チップ６１０，６２０，６３０の上面のエッジに沿って配置される。本実施形態において、ボンディングパッド６１５，６２５，６３５は、データを入力および／または出力するデータボンディングパッドである。
【０１４３】
半導体チップモジュール６４０に含まれた各半導体チップ６１０，６２０，６３０は、階段形態に積層されており、これにより、各半導体チップ６１０，６２０，６３０に含まれたボンディングパッド６１５，６２５，６３５は、外部に露出される。
【０１４４】
複数個の導電性分極パーティクルを含む配線部４１０および配線部４１０を絶縁する絶縁部４２０を含む回路配線４００は、露出した各ボンディングパッド６１５，６２５，６３５を電気的に連結する。たとえば、各半導体チップ６１０，６２０，６３０に含まれた複数個のボンディングパッド６１５，６２５，６３５から選択された１つのボンディングパッドは、回路配線４００により電気的に連結される。
【０１４５】
基板６５０は、たとえば、印刷回路基板を含み、基板６５０の上面には、半導体チップモジュール６４０が実装される。
【０１４６】
基板６５０は、接続パッド６５２、ボールランドパターン６５４および接続部材６５６を含む。接続パッド６５２は、基板６５０の上面上に配置され、各半導体チップ６１０，６２０，６３０のボンディングパッド６１５，６２５，６３５と電気的に連結された回路配線４００の一部は、接続部材６５６に電気的に接続される。
【０１４７】
ボールランドパターン６５４は、基板６５０の上面と対向する下面上に配置され、各ボールランドパターン６５４は、各接続パッド６５２と電気的に連結される。
【０１４８】
接続部材６５６は、ソルダーのような低融点金属を含む導電ボールである。
図１７は、本発明のさらに他の実施形態による半導体パッケージを示した断面図である。本発明のさらに他の実施形態による半導体パッケージは、ガイド部材を除いては、図１６に示された半導体パッケージと実質的に同一の構成を有する。したがって、同一の構成要素には同一の名称および同一の符号を付して、その説明を省く。
【０１４９】
半導体パッケージ６００は、半導体チップモジュール６４０、回路配線４００、ガイド部材６４５、および基板６５０を含む。
【０１５０】
ガイド部材６４５は、半導体チップモジュール６４０に含まれた各半導体チップ６１０，６２０，６３０の、回路配線４００が通る側面上に配置される。本実施形態において、ガイド部材６４５は、たとえば、三角柱形状を有し、これにより、回路配線４００は、ガイド部材６４５の傾斜面上に配置される。ガイド部材６４５は、回路配線４００および半導体チップ６１０，６２０，６３０の各上面が緩い角度をなすようにして、回路配線４００を形成する途中に回路配線４００が切れることを防止する。
【０１５１】
図１８は、本発明のさらに他の実施形態による半導体パッケージを示した断面図である。本発明のさらに他の実施形態による半導体パッケージは、信号印加パッド、チップ選択パッドを除いては、図１６に示された半導体パッケージと実質的に同一の構成を有する。したがって、同一の構成要素には同一の名称および同一の符号を付して、その説明を省く。
【０１５２】
本実施形態による半導体パッケージ６００は、半導体チップモジュール６４０、回路配線４００、および基板６５０を含む。
【０１５３】
本実施形態において、半導体チップモジュール６４０は、たとえば、第１〜第４の半導体チップ６１０，６２０，６３０，６３５を含む。
【０１５４】
第１の半導体チップ６１０は、データボンディングパッド６１４およびチップ選択パッド６１３ａ，６１３ｂを含む。データボンディングパッド６１４およびチップ選択パッド６１３ａ，６１３ｂは、第１の半導体チップ６１０のエッジに配置される。
【０１５５】
第２の半導体チップ６２０は、データボンディングパッド６２４およびチップ選択パッド６２３ａ，６２３ｂを含む。データボンディングパッド６２４およびチップ選択パッド６２３ａ，６２３ｂは、第２の半導体チップ６２０のエッジに配置される。
【０１５６】
第３の半導体チップ６３０は、データボンディングパッド６３４およびチップ選択パッド６３３ａ，６３３ｂを含む。データボンディングパッド６３４およびチップ選択パッド６３３ａ，６３３ｂは、第３の半導体チップ６３０のエッジに配置される。
【０１５７】
第４の半導体チップ６３５は、データボンディングパッド６３６およびチップ選択パッド６３８ａ，６３８ｂを含む。データボンディングパッド６３６およびチップ選択パッド６３８ａ，６３８ｂは、第４の半導体チップ６３５のエッジに配置される。
【０１５８】
本実施形態において、第１〜第４の半導体チップ６１０，６２０，６３０，６３５の各データボンディングパッド６１４，６２４，６３４，６３６は、それぞれ再配線および貫通電極により相互に電気的に連結される。
【０１５９】
基板６５０は、データ接続パッド６５８およびチップ選択接続パッド６５３を含む。
基板６５０のデータ接続パッド６５８は、各データボンディングパッド６１４，６２４，６３４，６３６と電気的に連結される。
【０１６０】
基板６５０のチップ選択接続パッド６５３は、第１のチップ選択接続パッド６５３ａおよび第２のチップ選択接続パッド６５３ｂを含む。第１のチップ選択接続パッド６５３ａには第１の信号が印加され、第２のチップ選択接続パッド６５３ｂには第２の信号が印加される。
【０１６１】
回路配線４００は、チップ選択接続パッド６５３および第１〜第４の半導体チップ６１０，６２０，６３０，６３５のチップ選択パッド６１３ａ，６１３ｂ，６２３ａ，６２３ｂ，６３３ａ，６３３ｂ，６３８ａ，６３８ｂを電気的に連結する。本実施形態において、回路配線４００を、第１〜第８の回路配線４０１，４０２，４０３，４０４，４０５，４０６，４０７，４０８とそれぞれ定義する。本実施形態において、第１〜第８の回路配線４０１，４０２，４０３，４０４，４０５，４０６，４０７，４０８は、それぞれ導電性分極パーティクルを含む配線部および配線部を絶縁する絶縁部を含む。
【０１６２】
具体的に、第１の回路配線４０１は、第１のチップ選択接続パッド６５３ａおよびチップ選択パッド６１３ａを電気的に連結する。第２の回路配線４０２は、第１のチップ選択接続パッド６５３ａおよびチップ選択パッド６１３ｂを電気的に連結する。
【０１６３】
第３の回路配線４０３は、第１のチップ選択接続パッド６５３ａおよびチップ選択パッド６２３ａを電気的に連結する。第４の回路配線４０４は、第１のチップ選択接続パッド６５３ａおよびチップ選択パッド６３３ｂを電気的に連結する。
【０１６４】
第５の回路配線４０５は、第２のチップ選択接続パッド６５３ｂおよびチップ選択パッド６２３ｂを電気的に連結する。第６の回路配線４０６は、第２のチップ選択接続パッド６５３ｂおよびチップ選択パッド６３３ａを電気的に連結する。
【０１６５】
第７の回路配線４０７は、第２のチップ選択接続パッド６５３ｂおよびチップ選択パッド６３８ａを電気的に連結する。第８の回路配線４０８は、第２のチップ選択接続パッド６５３ｂおよびチップ選択パッド６３８ｂを電気的に連結する。
【０１６６】
第１〜第８の回路配線４０１，４０２，４０３，４０４，４０５，４０６，４０７，４０８は、第１〜第４の半導体チップ６１０，６２０，６３０，６３５上で相互に交差できるが、第１〜第８の回路配線４０１，４０２，４０３，４０４，４０５，４０６，４０７，４０８の絶縁部により、第１〜第８の回路配線４０１，４０２，４０３，４０４，４０５，４０６，４０７，４０８は、互いにショートすることがない。
【０１６７】
図１９は、本発明のまた他の実施形態による半導体パッケージを示した断面図である。
図１９を参照すると、半導体パッケージ１３００は、半導体チップ１１００、貫通電極部１２１０および絶縁部１２２０を含む。
【０１６８】
半導体チップ１１００は、半導体チップ本体１１１０、回路部１１２０、ボンディングパッド１１３０および貫通孔１１４０を含む。
【０１６９】
半導体チップ本体１１１０は、たとえば、直方体形状を有し、直方体形状を有する半導体チップ本体１１１０は、第１の面１１１１および第１の面１１１１と対向する第２の面１１１２を含む。本実施形態において、半導体チップ本体１１１０の第１の面１１１１上には、ボンディングパッド１１３０および貫通孔１１４０をそれぞれ露出する保護膜１１１４が配置される。
【０１７０】
回路部１１２０は、半導体チップ本体１１１０内に配置され、回路部１１２０は、たとえば、データを貯蔵するデータ貯蔵部(図示せず)および／またはデータを処理するデータ処理部(図示せず)を含む。
【０１７１】
ボンディングパッド１１３０は、半導体チップ本体１１１０の第１の面１１１１上に配置され、複数個のボンディングパッド１１３０は、第１の面１１１１のエッジに沿って配置される。本実施形態において、各ボンディングパッド１１３０は、回路部１１２０と電気的に連結される。ボンディングパッド１１３０により外部から印加された信号は、回路部１１２０に入力され、また、回路部１１２０から発生された信号は、ボンディングパッド１１３０により外部機器に出力される。本実施形態において、各ボンディングパッド１１３０は、開口１１３２を含む。
【０１７２】
貫通孔１１４０は、半導体チップ本体１１１０の第１の面１１１１から第２の面１１１２まで貫通する。本実施形態において、各貫通孔１１４０は、各ボンディングパッド１１３０の開口１１３２と対応する位置に配置される。
【０１７３】
貫通電極部１２１０は、複数個が電気的に連結された導電性分極パーティクル１２１２を含む。各導電性分極パーティクル１２１２は、第１の極性および第２の極性を有する導電性レオロジー物質を含む。本実施形態において、第１の極性は、たとえば（＋）極性を有し、第２の極性は、たとえば（−）極性を有する。複数個の各導電性分極パーティクル１２１２は、互いに異なる極性同士が電気的に連結される。
【０１７４】
絶縁部１２２０は、複数個の導電性分極パーティクル１２１２からなる貫通電極部１２１０を、貫通孔１１４０により形成された半導体チップ本体１１１０の内側面から絶縁する。絶縁部１２２０は、貫通電極部１２１０を絶縁するだけではなく、電気的に連結された導電性分極パーティクル１２１２が、外部から印加された外力および／または振動などにより断線されることを防止する。
【０１７５】
導電性分極パーティクル１２１２を含む貫通電極部１２１０は、ボンディングパッド１１３０と電気的に連結される。
【０１７６】
本実施形態において、貫通電極部１２１０および絶縁部１２２０は、たとえば、貫通孔１１４０内に配置される。
【０１７７】
図２０は、本発明のさらに他の実施形態による半導体パッケージを示した断面図である。図２０に示された半導体パッケージは、導電性接続部材を除いては、図１９に示された半導体パッケージと実質的に同一の構成要素を含む。したがって、同一の構成要素には同一の名称および同一の符号を付して、その説明を省く。
【０１７８】
図２０を参照すると、半導体パッケージ１３００は、半導体チップ本体１１１０、回路部１１２０、ボンディングパッド１１３０、貫通孔１１４０を含む半導体チップ１１００、貫通電極部１２１０、絶縁部１２２０、および導電性接続部材１２４０を含む。
【０１７９】
導電性接続部材１２３０，１２４０は、貫通孔１１４０内に配置された貫通電極部１２１０の第１の端部１２０１および第２の端部１２０２の少なくとも１つの端部に配置される。本実施形態において、貫通電極部１２１０の第１の端部１２０１は、半導体チップ本体１１１０の第１の面１１１１に配置され、貫通電極部１２１０の第２の端部１２０２は、半導体チップ本体１１１０の第２の面１１１２に配置される。
【０１８０】
本実施形態において、導電性接続部材１２３０，１２４０は、貫通電極部１２１０の第１の端部１２０１および第２の端部１２０２上にそれぞれ配置され、貫通電極部１２１０は、各導電性接続部材１２３０，１２４０と電気的に連結される。
【０１８１】
導電性接続部材１２３０，１２４０は、たとえば、プレート形状を有し、樹脂および樹脂内に整列された導電性パーティクルを含む異方性導電フィルム（ＡＣＦ）である。あるいは、導電性接続部材１２３０，１２４０は、プレート形状を有する金属膜である。本実施形態において、金属膜は、低融点金属であるソルダーを含むことができる。導電性接続部材１２３０，１２４０は、少なくとも２つの半導体パッケージを積層した積層半導体パッケージを製造する時に特に有用に使用できる。
【０１８２】
図２１は、本発明のさらに他の実施形態による半導体パッケージを示した断面図である。図２１に示された半導体パッケージは、ボンディングパッドの位置および配線部を除いては、図１９に示された半導体パッケージと実質的に同一の構成要素を含む。したがって、同一の構成要素には同一の名称および同一の符号を付して、その説明を省く。
【０１８３】
図２１を参照すると、半導体パッケージ１３００は、半導体チップ本体１１１０、回路部１１２０、ボンディングパッド１１３４、貫通孔１１４０を含む半導体チップ１１００、貫通電極部１２１０、絶縁部１２２０、および配線部１４００を含む。
【０１８４】
本実施形態において、ボンディングパッド１１３４は、半導体チップ本体１１１０の第１の面１１１１の中央部分に１列または２列に配置できる。本実施形態において、ボンディングパッド１１３４は、半導体チップ本体１１１０の第１の面１１１１上に、たとえば１列に配置される。
【０１８５】
ボンディングパッド１１３４が第１の面１１１１の中央部分に配置される場合、ボンディングパッド１１３４は、第１の半導体チップ本体１１１０のエッジに配置された貫通電極部１２１０および絶縁部１１２０から所定間隔離隔される。
【０１８６】
配線部１４００は、半導体チップ本体１１１０の第１の面１１１１上に配置される。配線部１４００は、各ボンディングパッド１１２４および各ボンディングパッド１１２４と対応する各貫通電極部１２１０を電気的に連結する。本実施形態において、配線部１４００は、優れた電気的特性を有する銅を含むことができ、配線部１４００は、平面からみて、ライン形状を有する。
【０１８７】
図２２は、本発明のさらに他の実施形態による半導体パッケージを示した断面図である。図２２に示された半導体パッケージは、ボンディングパッドの位置および貫通電極部を除いては、図１９に示された半導体パッケージと実質的に同一の構成要素を含む。したがって、同一の構成要素には同一の名称および同一の符号を付して、その説明を省く。
【０１８８】
図２２を参照すると、半導体パッケージ１３００は、半導体チップ本体１１１０、回路部１１２０、ボンディングパッド１１３４、貫通孔１１４０を含む半導体チップ１１００、貫通電極部１２１０、および絶縁部１２２０を含む。
【０１８９】
ボンディングパッド１１３４は、半導体チップ本体１１１０の第１の面１１１１の中央部に配置される。各ボンディングパッド１１３４は、回路部１１２０と電気的に連結される。
【０１９０】
貫通電極部１２１０は、貫通部１２１４および延長部１２１６を含む。貫通部１２１４は、貫通孔１１４０内に配置され、延長部１２１６は、貫通部１２１４から半導体チップ１１００の第１の面１１１１に沿って延びて、各ボンディングパッド１１３４と電気的に連結される。
【０１９１】
貫通電極部１２１０の貫通部１２１４および延長部１２１６は一体に形成され、貫通部１２１４および延長部１２１６は、それぞれ第１の極性および第２の極性を有する導電性分極パーティクル１２１２を含み、隣接した導電性分極パーティクル１２１２は、互いに異なる極性同士が接触されて電気的に連結される。
【０１９２】
図２３は、本発明のさらに他の実施形態による半導体パッケージを示した断面図である。
【０１９３】
図２３を参照すると、半導体パッケージ１８００は、第１の半導体チップ１５００、第２の半導体チップ１６００および基板１７００を含む。
【０１９４】
本実施形態において、基板１７００上には、第１の半導体チップ１５００が配置され、第１の半導体チップ１５００上には、第２の半導体チップ１６００が配置される。
【０１９５】
第１の半導体チップ１５００は、第１の半導体チップ本体１５１５、第１の回路部１５１７、第１のボンディングパッド１５３０、第１の貫通孔１５４０、第１の貫通電極部１５１０、および第１の絶縁部１５２０を含む。
【０１９６】
第１の半導体チップ本体１５１５は、たとえば、直方体形状を有し、直方体形状を有する第１の半導体チップ本体１５１５は、第１の面１５１１および第１の面１５１１と対向する第２の面１５１２を含む。本実施形態において、第１の半導体チップ本体１５１５の第１の面１１１１上には、第１のボンディングパッド１１３０および第１の貫通孔１１４０をそれぞれ露出する保護膜１５１４が配置される。
【０１９７】
第１の回路部１５１７は、第１の半導体チップ本体１５１５内に配置され、第１の回路部１５１７は、たとえば、データを貯蔵するデータ貯蔵部（図示せず）および／またはデータを処理するデータ処理部（図示せず）を含む。
【０１９８】
第１のボンディングパッド１５３０は、第１の半導体チップ本体１５１５の第１の面１５１１上に配置され、複数個の第１のボンディングパッド１５３０は、第１の面１５１１のエッジに沿って配置される。本実施形態において、各第１のボンディングパッド１５３０は、第１の回路部１５１７と電気的に連結される。第１のボンディングパッド１５３０により外部から印加された信号は、第１の回路部１５１７に入力され、また、第１の回路部１５１７から発生された信号は、第１のボンディングパッド１５３０により外部機器に出力される。本実施形態において、各第１のボンディングパッド１５３０は、第１の開口１５３２を含む。
【０１９９】
第１の貫通孔１５４０は、第１の半導体チップ本体１５１５の第１の面１５１１から第２の面１５１２まで貫通する。本実施形態において、各第１の貫通孔１５４０は、各第１のボンディングパッド１５３０の第１の開口１５３２と対応する位置に配置される。
【０２００】
第１の貫通電極部１５１０は、複数個が電気的に連結された導電性分極パーティクル１５１２を含む。各導電性分極パーティクル１５１２は、第１の極性および第２の極性を有する導電性レオロジー物質を含む。本実施形態において、第１の極性は、たとえば（＋）極性を有して、第２の極性は、たとえば（−）極性を有する。複数個の各導電性分極パーティクル１５１２は、互いに異なる極性同士が電気的に連結される。
【０２０１】
第１の絶縁部１５２０は、複数個の導電性分極パーティクル１５１２からなる第１の貫通電極部１５１０を、第１の貫通孔１５４０により形成された第１の半導体チップ本体１５１５の内側面から絶縁する。第１の絶縁部１５２０は、第１の貫通電極部１５１０を絶縁するだけではなく、電気的に連結された導電性分極パーティクル１２１２が、外部から印加された外力および／または振動などにより断線されることを防止する。
【０２０２】
導電性分極パーティクル１２１２を含む第１の貫通電極部１５１０は、第１のボンディングパッド１５３０と電気的に連結される。
【０２０３】
本実施形態において、第１の貫通電極部１５１０および第１の絶縁部１５２０は、たとえば、第１の貫通孔１５４０内に配置される。
【０２０４】
第１の半導体チップ１５００上に配置された第２の半導体チップ１６００は、第２の半導体チップ本体１６１５、第２の回路部１６１７、第２のボンディングパッド１６３０、第２の貫通孔１６４０、第２の貫通電極部１６１０、および第２の絶縁部１６２０を含む。
【０２０５】
第２の半導体チップ本体１６１５は、たとえば、直方体形状を有し、直方体形状を有する第２の半導体チップ本体１６１５は、第３の面１６１１および第３の面１６１１と対向する第４の面１６１２を含む。本実施形態において、第１の半導体チップ本体１５１５の第１の面１５１１は、第２の半導体チップ本体１６１５の第３の面１６１１と向かい合う。本実施形態において、第２の半導体チップ本体１６１５の第３の面１６１１上には、第２のボンディングパッド１６３０および第２の貫通孔１６４０をそれぞれ露出する保護膜１６１４が配置される。
【０２０６】
第２の回路部１６１７は、第２の半導体チップ本体１６１５内に配置され、第２の回路部１６１７は、たとえば、データを貯蔵するデータ貯蔵部（図示せず）および／またはデータを処理するデータ処理部（図示せず）を含む。
【０２０７】
第２のボンディングパッド１６３０は、第２の半導体チップ本体１６１５の第３の面１６１１上に配置され、複数個の第２のボンディングパッド１６３０は、第３の面１６１１のエッジに沿って配置される。本実施形態において、各第２のボンディングパッド１６３０は、第２の回路部１６１７と電気的に連結される。第２のボンディングパッド１６３０により外部から印加された信号は、第２の回路部１６１７に入力され、また、第２の回路部１６１７から発生された信号は、第２のボンディングパッド１６３０により外部機器に出力される。本実施形態において、各第２のボンディングパッド１６３０は、第２の開口１６３２を含む。
【０２０８】
第２の貫通孔１６４０は、第２の半導体チップ本体１６１５の第３の面１６１１から第４の面１６１２まで貫通する。本実施形態において、各第２の貫通孔１６４０は、各第２のボンディングパッド１６３０の第２の開口１６３２と対応する位置に配置される。
【０２０９】
第２の貫通電極部１６１０は、複数個が電気的に連結された導電性分極パーティクル１６１２を含む。各導電性分極パーティクル１６１２は、第１の極性および第２の極性を有する導電性レオロジー物質を含む。本実施形態において、第１の極性は、たとえば（＋）極性を有して、第２の極性は、たとえば（−）極性を有する。複数個の各導電性分極パーティクル１６１２は、互いに異なる極性同士が電気的に連結される。
【０２１０】
第２の絶縁部１６２０は、複数個の導電性分極パーティクル１６１２からなる第２の貫通電極部１６１０を、第２の貫通孔１６４０により形成された第２の半導体チップ本体１６１５の内側面から絶縁する。第２の絶縁部１６２０は、第２の貫通電極部１６１０を絶縁するだけではなく、電気的に連結された導電性分極パーティクル１６１２が、外部から印加された外力および／または振動などにより断線されることを防止する。
【０２１１】
導電性分極パーティクル１６１２を含む第２の貫通電極部１６１０は、第２のボンディングパッド１６３０と電気的に連結される。
【０２１２】
本実施形態において、第２の貫通電極部１６１０および第２の絶縁部１６２０は、たとえば、第２の貫通孔１６４０内に配置される。
【０２１３】
一方、第１の半導体チップ１５００の第１の貫通電極部１５１０および第２の半導体チップ１６００の第２の貫通電極部１６１０の端部には、それぞれ導電性接続部材１５５０，１６５０が配置され、導電性接続部材１５５０，１５６０により、第１および第２の半導体チップ１５００，１６００は電気的に連結される。
【０２１４】
基板１７００は、基板本体１７１０、接続パッド１７２０、ボールランドパターン１７３０、および導電ボール１７４０を含む。
【０２１５】
基板本体１７１０は、たとえば、プレート形状を有する印刷回路基板である。
接続パッド１７２０は、第１の半導体チップ１５００の第２の面１５１２と向かい合う基板本体１７１０の上面上に配置される。接続パッド１７２０は、第１の半導体チップ１５００の貫通電極部１５１０と電気的に連結される。接続パッド１７２０には、第１の半導体チップ１５００の貫通電極部１５１０が導電性接続部材１５５０により電気的に連結される。
【０２１６】
ボールランドパターン１７３０は、基板本体１７１０の上面と対向する下面上に配置され、ボールランドパターン１７３０は、導電性ビアなどを通じて接続パッド１７２０と電気的に連結される。
【０２１７】
導電ボール１７４０は、ボールランドパターン１７３０上に配置され、導電ボール１７４０は、低い溶融温度を有するソルダーを含むことができる。
【０２１８】
以上、詳細に説明したように、導電性分極パーティクルを連結させた配線部および配線部を絶縁する絶縁部を有する回路配線により、回路基板の端子を連結または半導体チップのランドパターンおよびボンディングパッドを電気的に連結するため、回路配線形成工程をより単純化して、回路配線の不良を容易に確認することができるだけでなく、同一平面上で相互に交差する回路配線を形成するのに好適である。
【０２１９】
また、半導体チップを貫通するボイドのない電極を、半導体チップに形成することができる。
【０２２０】
本発明を詳細に且つ特定の実施態様を参照して説明したが、本発明の精神と範囲を逸脱することなく様々な変更や修正を加えることができることは当業者にとって明らかである。
【図面の簡単な説明】
【０２２１】
【図１】本発明の一実施形態による回路基板を示した平面図である。
【図２】図１の‘Ａ’部分拡大図である。
【図３】図１のＩ−Ｉ’線断面図である。
【図４】本発明の他の実施形態による回路基板を示した平面図である。
【図５】図４のＩＩ−ＩＩ’線断面図である。
【図６】本発明のさらに他の実施形態による回路基板を示した平面図である。
【図７】本発明の一実施形態による回路基板の製造方法を示した断面図である。
【図８】本発明の一実施形態による回路基板の製造方法を示した断面図である。
【図９】本発明の一実施形態による回路基板の製造方法を示した断面図である。
【図１０】本発明の一実施形態による回路配線を含む半導体パッケージを示した平面図である。
【図１１】図１０のＩＩＩ−ＩＩＩ’線断面図である。
【図１２】図１１に示された半導体チップ上に形成されたソルダーレジストパターンを示した断面図である。
【図１３】本発明のさらに他の実施形態による半導体パッケージを示した断面図である。
【図１４】本発明のさらに他の実施形態による半導体パッケージを示した断面図である。
【図１５】本発明のさらに他の実施形態による半導体パッケージを示した断面図である。
【図１６】本発明のさらに他の実施形態による半導体パッケージを示した断面図である。
【図１７】本発明のさらに他の実施形態による半導体パッケージを示した断面図である。
【図１８】本発明のさらに他の実施形態による半導体パッケージを示した断面図である。
【図１９】本発明のさらに他の実施形態による半導体パッケージを示した断面図である。
【図２０】本発明のさらに他の実施形態による半導体パッケージを示した断面図である。
【０２２２】
【図２１】本発明のさらに他の実施形態による半導体パッケージを示した断面図である。
【図２２】本発明のさらに他の実施形態による半導体パッケージを示した断面図である。
【図２３】本発明のさらに他の実施形態による半導体パッケージを示した断面図である。
【符号の説明】
【０２２３】
１０  基板本体
１５，１８，３５，３８  端子
２０，３０，７０  回路配線
２２，３２，７２  配線部
２４，３４，７４  絶縁部
２１  予備回路配線
２２  導電性分極パーティクル
２３  流動性絶縁物
６０  金属配線
１００  回路基板
２００  半導体チップ
２３０  回路部
２４０  ボンディングパッド
３００  導電性ランドパターン
４００  回路配線
４１０  配線部
４２０  絶縁部４２０
５００  半導体パッケージ
６１０，６２０，６３０  半導体チップ
６４０  半導体チップモジュール
６５０  基板
【図１】
2010016330.tif 000003
【図２】
2010016330.tif 000004
【図３】
2010016330.tif 000005
【図４】
2010016330.tif 000006
【図５】
2010016330.tif 000007
【図６】
2010016330.tif 000008
【図７】
2010016330.tif 000009
【図８】
2010016330.tif 000010
【図９】
2010016330.tif 000011
【図１０】
2010016330.tif 000012
【図１１】
2010016330.tif 000013
【図１２】
2010016330.tif 000014
【図１３】
2010016330.tif 000015
【図１４】
2010016330.tif 000016
【図１５】
2010016330.tif 000017
【図１６】
2010016330.tif 000018
【図１７】
2010016330.tif 000019
【図１８】
2010016330.tif 000020
【図１９】
2010016330.tif 000021
【図２０】
2010016330.tif 000022
【図２１】
2010016330.tif 000023
【図２２】
2010016330.tif 000024
【図２３】
2010016330.tif 000025