(57)【要約】【課題】入力信号の変化に対して高い追従性で利得を制御することができる自動可変利得回路を提供する。【解決手段】入力信号を増幅する可変利得増幅器１と、連続した複数の時点においてそれぞれ作成した制御信号によって可変利得増幅器１の利得を設定する利得制御回路２とを備えている自動可変利得回路１０において、利得制御回路２は、１つ前の時点から現時点までの区間の可変利得増幅器１の出力信号の強度を演算するとともに、該演算した出力信号の強度から該区間の可変利得増幅器１の入力信号の強度を演算し、上記出力信号の強度と所定値との差分値、および、上記入力信号の強度の１つ前の区間の入力信号の強度に対する変化情報を用いて、上記制御信号を作成する。【選択図】図２
2010093620.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を増幅する可変利得増幅器と、連続した複数の時点においてそれぞれ作成した制御信号によって上記可変利得増幅器の利得を設定する利得制御回路とを備えている自動可変利得回路において、
上記利得制御回路は、１つ前の時点から現時点までの区間の上記可変利得増幅器の出力信号の強度を演算するとともに、該演算した出力信号の強度から該区間の上記可変利得増幅器の入力信号の強度を演算し、上記出力信号の強度と所定値との差分値、および、上記入力信号の強度の１つ前の区間の入力信号の強度に対する変化情報を用いて、上記制御信号を作成することを特徴とする自動可変利得回路。
【請求項２】
上記入力信号の強度の１つ前の区間の入力信号の強度に対する変化情報は、変化量、増減情報、あるいは、変化量および増減情報の両方であることを特徴とする請求項１に記載の自動可変利得回路。
【請求項３】
上記利得制御回路は、上記可変利得増幅器の出力信号の強度を、積分器を用いて演算することを特徴とする請求項１または２に記載の自動可変利得回路。
【請求項４】
上記積分器は、デジタル加算器であることを特徴とする請求項３に記載の自動可変利得回路。
【請求項５】
上記積分器は、アナログ積分器であることを特徴とする請求項３に記載の自動可変利得回路。
【請求項６】
上記積分器は、特定の種類の信号の累積的分布関数に基づいて演算する擬似積分器であることを特徴とする請求項３に記載の自動可変利得回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、自動可変利得回路に関するものであり、特に、情報伝送のための通信信号を受信する受信機に搭載されている可変利得増幅器の自動利得制御技術に関するものである。
【背景技術】
【０００２】
一般的に、通信信号は情報伝送のために変調されているので、受信機は、微弱な受信信号を所定の大きさに増幅した後、復調を行っている。受信信号の大きさを一定に保ちながら復調処理を効率良く行うためには、受信信号を増幅する回路において高精度の自動利得制御が必要となる。それゆえ、受信信号を増幅する回路、例えば、可変利得増幅器などでは、自動利得制御が行われる（例えば特許文献１，２参照）。
【０００３】
図１は、自動利得制御の基本的概念を示す図である。
【０００４】
可変利得増幅器１は、設定されている利得に基づいて入力信号を増幅する。増幅された信号は、後段の復調回路など（図示せず）に出力されるとともに、利得制御回路２に出力される。利得制御回路２は、可変利得増幅器１からの出力信号に応じて、可変利得増幅器１の利得を設定するための制御信号を作成し、可変利得増幅器１に出力する。可変利得増幅器１は、供給される制御信号に基づいて利得が再設定される。このようにして、可変利得増幅器１の利得は自動的に制御されている。
【０００５】
ここで、利得は、単一の時点（各瞬間）での可変利得増幅器１の出力電力（出力信号）によって制御されるのではなく、時間軸上の連続した一定の区間にわたる可変利得増幅器１の出力電力の積分値によって制御されている。この積分処理は、可変利得増幅器１の入力信号に混入するノイズ成分、および可変利得増幅器１の内部で発生するノイズ成分による擾乱の影響を排除して利得制御の安定性を保つとともに、情報伝達に使われる振幅変調成分を保持するためにも必要である。
【０００６】
時刻ｔｎ＋１における利得Ｇｎ＋１は、時刻ｔｎから時刻ｔｎ＋１までの区間における可変利得増幅器１の出力電力の積分値ＧＶｎの関数であるＦ（ＧＶｎ）によって求められる。
【０００７】
【数１】
2010093620.tif 000003
【０００８】
積分値ＧＶｎは、時刻ｔｎにおける利得Ｇｎと、時間の関数である入力信号Ｉｎ（ｔ）の積分値との積である。これにより、積分値ＧＶｎは、以下の式（１）で示される。
【０００９】
【数２】
2010093620.tif 000004
【００１０】
従来の自動利得制御における関数Ｆ（ＧＶｎ）は、可変利得増幅器１の出力電力の目標値である定数ＴｇＶの積分値と、上記式（１）で示される積分値ＧＶｎとの差分に、スケールファクターＳｃＦの逆数を乗じたものを、時刻ｔｎにおける利得Ｇｎに帰還することにより、漸近的に積分値ＧＶｎ＋１を定数ＴｇＶの積分値に近づけるものである。よって、利得Ｇｎ＋１は、以下の式（２）で示される。
【００１１】
【数３】
2010093620.tif 000005
【００１２】
このように、従来の自動利得制御は、上記式（２）で定義されている。
【００１３】
図５は、上記式（２）で定義される自動利得制御を実現する、従来の自動可変利得回路１００の構成を示す回路ブロック図である。
【００１４】
従来の自動可変利得回路１００は、入力したアナログ信号を可変利得増幅器１により増幅した後、デジタル信号で後段の復調回路など（図示せず）に出力するものである。自動可変利得回路１００では、アナログデジタル変換器１０２、デジタル累算器１０３、レジスタ１０４、加減算器１０５、乗除算器１０６、レジスタ１０７、加減算器１０８、および１サンプル遅延器１０９により、自動利得制御が行われている。
【００１５】
図５に示すように、自動可変利得回路１００では、可変利得増幅器１により増幅された信号は、アナログデジタル変換器１０２によりアナログ値からデジタル値に変換され、後段の復調回路などに出力されるとともに、デジタル累算器１０３に出力される。
【００１６】
そして、加減算器１０５により、レジスタ１０４に保持されているデジタル値から、デジタル累算器１０３による長さΔｔの区間の累算結果、すなわち積分値を示すデジタル信号が減算される。レジスタ１０４は、予め設定された、長さΔｔの区間における可変利得増幅器１１の目標とする出力信号の積分値を保持している。つまり、加減算器１０５は、可変利得増幅器１における、実際の出力信号の積分値（強度）と、目標とする出力信号の積分値（強度）との差を算出している。
【００１７】
そして、乗除算器１０６により、加減算器１０５からの出力信号に、レジスタ１０７に保持されているデジタル値が乗算される。レジスタ１０７は、予め設定された、スケールファクターＳｃＦの逆数の値を保持している。つまり、乗除算器１０６は、可変利得増幅器１１への帰還量を算出している。
【００１８】
そして、加減算器１０８により、乗除算器１０６からの出力信号と、１サンプル遅延器１０９からの出力信号とが加算される。これにより、加減算器１０８は、時刻ｔｎにおける利得Ｇｎを算出している。つまり、１サンプル遅延器１０９は、加減算器１０８からの出力信号を、１サンプル時間分、すなわち長さΔｔの区間遅延させた後、加減算器１０８に出力している。よって、加減算器１０８は、時刻ｔｎ−１における利得Ｇｎ−１に、可変利得増幅器１１への帰還量を加算して、時刻ｔｎにおける利得Ｇｎを算出している。加減算器１０８からの出力信号は、制御信号として可変利得増幅器１に出力される。これにより、可変利得増幅器１の利得は自動的に制御される。
【００１９】
図６は、上記式（２）で定義される自動利得制御において、入力信号Ｉｎ（ｔ）が１で一定である場合の、利得の遷移を示す図である。縦軸は利得を示し、横軸は時間を示している。
【００２０】
可変利得増幅器１の出力信号の平均電力値は、ＴｇＶ（積分値はＴｇＶ・Δｔ）が最適値であり、時刻ｔ０における利得がＧ０＝０．２ＴｇＶである場合、上記式（１）から、
【００２１】
【数４】
2010093620.tif 000006
【００２２】
となり、また、以下の式（４）を満たす。
【００２３】
【数５】
2010093620.tif 000007
【００２４】
よって、上記式（２）に上記式（３）および式（４）を代入し、スケールファクターＳｃＦを２Δｔとすると、時刻ｔ１における利得Ｇ１は次のようになる。
【００２５】
Ｇ１＝Ｇ０＋(ＴｇＶ・Δｔ−０．２ＴｇＶ・Δｔ)/(２Δｔ)=０．６ＴｇＶ
同様に、時刻ｔ２，ｔ３，ｔ４，ｔ５における利得Ｇ２，Ｇ３，Ｇ４，Ｇ５は、次のようになる。
【００２６】
Ｇ２＝Ｇ１＋(ＴｇＶ・Δｔ−０．６ＴｇＶ・Δｔ)/(２Δｔ)＝０．８ＴｇＶ
Ｇ３＝Ｇ２＋(ＴｇＶ・Δｔ−０．８ＴｇＶ・Δｔ)/(２Δｔ)＝０．９ＴｇＶ
Ｇ４＝Ｇ３＋(ＴｇＶ・Δｔ−０．９ＴｇＶ・Δｔ)/(２Δｔ)＝０．９５ＴｇＶ
Ｇ５＝Ｇ４＋(ＴｇＶ・Δｔ−０．９５ＴｇＶ・Δｔ)/(２Δｔ)＝０．９７５ＴｇＶ
よって、図６に示すように、利得Ｇｎは、漸近的にＴｇＶに近づいていくことがわかる。すなわち、可変利得増幅器１の出力信号の平均電力値が、最適値であるＴｇＶ（積分値はＴｇＶ・Δｔ）に近づいていくことがわかる。
【００２７】
このように、従来の自動利得制御においては、時刻ｔｎ＋１における利得Ｇｎ＋１は、時刻ｔｎから時刻ｔｎ＋１までの間の単一の区間における可変利得増幅器１の、目標とする出力の積分値と実際の出力の積分値との差に、帰還量を決めるスケールファクターＳｃＦの逆数を乗じて決定されている。
【特許文献１】特開昭６１−１１１００８号公報（１９８６年５月２９日公開）
【特許文献２】特開昭６１−１３６３１０号公報（１９８６年６月２４日公開）
【発明の開示】
【発明が解決しようとする課題】
【００２８】
ところで、上述した自動利得制御を行うことは、有線通信の受信、無線通信の受信を問わずに重要である。特に、無線通信の受信では、伝送経路が空間であることから、気象条件やマルチパスなどによって電波の受信入力レベルに変動が生じる。例えば、実際の入力信号Ｉｎ（ｔ）は、図７に示すように常に変化している。このため、無線通信の受信では、より高精度の自動利得制御が求められる。また、無線通信の受信の中でも、受信側の移動を考慮する必要がある移動局受信では、固定局受信よりもさらに高精度の自動利得制御の実施が求められている。
【００２９】
しかしながら、上記従来の自動利得制御では、単一区間における可変利得増幅器１の出力信号の強度（積分値）のみを用いることから、入力信号Ｉｎ（ｔ）の微分値である増加減少の方向および速度は利得の決定には反映されないため、入力信号の変化に対する利得制御の追従性が劣るという問題点を有している。
【００３０】
本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、入力信号の変化に対して高い追従性で利得を自動的に制御することができる自動可変利得回路を提供することにある。
【課題を解決するための手段】
【００３１】
本発明の自動可変利得回路は、上記課題を解決するために、入力信号を増幅する可変利得増幅器と、連続した複数の時点においてそれぞれ作成した制御信号によって上記可変利得増幅器の利得を設定する利得制御回路とを備えている自動可変利得回路において、上記利得制御回路は、１つ前の時点から現時点までの区間の上記可変利得増幅器の出力信号の強度を演算するとともに、該演算した出力信号の強度から該区間の上記可変利得増幅器の入力信号の強度を演算し、上記出力信号の強度と所定値との差分値、および、上記入力信号の強度の１つ前の区間の入力信号の強度に対する変化情報を用いて、上記制御信号を作成することを特徴としている。
【００３２】
上記の構成によれば、出力信号の強度と所定値との差分値に加えて、各区間における前区間に対する入力信号の強度の変化情報が、可変利得増幅器の利得を設定するための制御信号の作成に用いられる。これにより、可変利得増幅器の利得は、入力信号の強度の変化情報が反映されて設定される。よって、入力信号の強度の変化に対して高い追従性で利得を自動的に制御することが可能となる。
【００３３】
ここで、上記所定値は、１つ前の時点から現時点までの区間の上記可変利得増幅器の出力信号の強度として所望する強度、すなわち該可変利得増幅器の出力信号の強度の目標値に設定することができ、これにより、上記出力信号の強度と所定値との差分値を小さくするように上記制御信号を作成することで、可変利得増幅器の出力信号の強度を目標値に近づけるように利得を設定することができる。
【００３４】
なお、本発明の自動可変利得回路は、上記入力信号の強度の１つ前の区間の入力信号の強度に対する変化情報は、変化量、増減情報、あるいは、変化量および増減情報の両方であることが望ましい。
【００３５】
また、本発明の自動可変利得回路は、上記利得制御回路は、上記可変利得増幅器の出力信号の強度を、積分器を用いて演算することが好ましい。
【００３６】
さらに、本発明の自動可変利得回路は、上記積分器は、デジタル加算器であってもよいし、アナログ積分器であってもよい。また、本発明の自動可変利得回路は、上記積分器は、特定の種類の信号の累積的分布関数に基づいて演算する擬似積分器とすることもできる。
【発明の効果】
【００３７】
以上のように、本発明の自動可変利得回路は、利得制御回路は、１つ前の時点から現時点までの区間の可変利得増幅器の出力信号の強度を演算するとともに、該演算した出力信号の強度から該区間の上記可変利得増幅器の入力信号の強度を演算し、上記出力信号の強度と所定値との差分値、および、上記入力信号の強度の１つ前の区間の入力信号の強度に対する変化情報を用いて、制御信号を作成する構成である。
【００３８】
それゆえ、可変利得増幅器の利得は、入力信号の強度の変化情報が反映されて設定されるので、入力信号の強度の変化に対して高い追従性で利得を自動的に制御することができるという効果を奏する。
【発明を実施するための最良の形態】
【００３９】
〔実施の形態１〕
本発明の一実施形態について図面に基づいて説明すれば、以下の通りである。
【００４０】
本発明の自動可変利得回路は、図１に示したように、入力信号を増幅する可変利得増幅器１と、連続した複数の時点においてそれぞれ作成した制御信号によって可変利得増幅器１の利得を設定する利得制御回路２とを備えている。可変利得増幅器１は、利得制御回路２から供給される制御信号により、利得が自動的に制御されている。そして、利得は、上記式（２）に示したように、時間軸上の連続した一定の区間にわたる可変利得増幅器１の出力信号（出力電力）の積分値によって制御されている。
【００４１】
ここで、本発明にて注目すべき点は、式（２）で示される利得は、前区間の入力信号の強度に対する、現区間の入力信号の強度の変化情報が用いられて算出されている点である。すなわち、式（２）で算出される利得は、前区間に対する現区間の入力信号の強度の変化情報が反映されている。
【００４２】
図２は、本実施の形態の自動可変利得回路１０の一構成例を示す回路ブロック図である。
【００４３】
図２に示すように、本実施の形態の自動可変利得回路１０は、可変利得増幅器１、アナログデジタル変換器１２、デジタル累算器１３、レジスタ１４、加減算器１５、１サンプル遅延器１６、乗除算器１７、１サンプル遅延器１８、加減算器１９、１サンプル遅延器２０、乗除算器２１、乗除算器２２、加減算器２３、レジスタ２４、および乗除算器２５を備えている。
【００４４】
なお、自動可変利得回路１０では、可変利得増幅器１以外の図２に示す構成が、可変利得増幅器１の利得を設定する利得制御回路２を構成している。また、デジタル累算器１３、加減算器１５、１サンプル遅延器１６、乗除算器１７、１サンプル遅延器１８、加減算器１９、１サンプル遅延器２０、乗除算器２１、乗除算器２２、加減算器２３、および乗除算器２５は、同期回路であり、周期１（ｔ＝０，１，２，３・・・）で同期的に作動する。
【００４５】
自動可変利得回路１０は、無線・有線通信可能な受信機などに搭載されている。各種変調方式に基づき変調された通信信号（アナログ信号）を受信機が受信している間、自動可変利得回路１０には、その通信信号が連続して入力される。
【００４６】
可変利得増幅器１は、入力信号を、設定されている利得に基づいて増幅する。可変利得増幅器１の利得は、後述する制御信号に基づいて設定されている。可変利得増幅器１により増幅された信号は、アナログデジタル変換器１２によりアナログ値からデジタル値に変換されて、図示しない後段の処理回路（例えば、復調回路など）に出力されるとともに、デジタル累算器１３に出力される。
【００４７】
デジタル累算器１３は、連続した複数の時点の区間（長さ（時間）Δｔ）における、アナログデジタル変換器１２から出力されたデジタル信号の累算を行う累算器である。デジタル累算器１３は、この累算により、デジタル値の積分演算を行っている。つまり、デジタル累算器１３は、１つ前の時点（時刻ｔｎ）から現時点（時刻ｔｎ＋１）までの長さΔｔの区間の可変利得増幅器１の出力信号の強度を演算している。
【００４８】
デジタル累算器１３は、長さΔｔの区間のはじめでリセットしながら、アナログデジタル変換器１２から出力されたデジタル信号を累算し、長さΔｔの１区間につき１サンプルの累算結果を出力する。この累算結果、すなわち、長さΔｔの区間の可変利得増幅器１の出力信号の積分値を示すデジタル信号は、加減算器１５に出力される。
【００４９】
加減算器１５は、２入力１出力のデジタル加減算器であり、レジスタ１４に保持されているデジタル値から、デジタル累算器１３からの出力信号を減算する。レジスタ１４は、予め設定された、長さΔｔの区間における可変利得増幅器１の目標とする出力信号の強度（積分値）を保持している。よって、加減算器１５は、長さΔｔの区間における、可変利得増幅器１の目標とする出力信号の積分値（目標出力値）と、可変利得増幅器１の実際の出力信号の積分値（実出力値）との差を算出している。すなわち、加減算器１５は、上記式（２）における右辺第２項の分子の値を算出している。目標出力値と実出力値との差分値を示すデジタル信号は、乗除算器１７に出力される。
【００５０】
乗除算器１７は、２入力１出力のデジタル乗除算器であり、加減算器１５からの出力信号に対し、乗除算器２５からの出力信号を除算する。乗除算器２５からの出力信号は、後述するようにスケールファクター（ＳｃＦ）を示している。よって、乗除算器１７は、可変利得増幅器１への帰還量を算出している。すなわち、乗除算器１７は、上記式（２）における右辺第２項の値を算出している。帰還量を示すデジタル信号は、加減算器１９に出力される。
【００５１】
加減算器１９は、２入力１出力のデジタル加減算器であり、乗除算器１７からの出力信号と、１サンプル遅延器１８からの出力信号とを加算する。これにより、加減算器１９は、時刻ｔｎ＋１における利得Ｇｎ＋１を算出している。つまり、１サンプル遅延器１８は、加減算器１９からの出力信号を、１サンプル時間分、すなわち長さΔｔの区間遅延させた後、加減算器１９に出力している。よって、加減算器１９は、時刻ｔｎにおける利得Ｇｎに、可変利得増幅器１への帰還量を加算して、時刻ｔｎ＋１における利得Ｇｎ＋１を算出している。利得Ｇｎ＋１を示すデジタル信号は、可変利得増幅器１の利得を設定するための制御信号として可変利得増幅器１に出力されるとともに、１サンプル遅延器１８に出力される。
【００５２】
一方、デジタル累算器１３からの出力信号は、加減算器１５に出力されるのと同時に、１サンプル遅延器１６および乗除算器２１にそれぞれ出力されている。１サンプル遅延器１６は、加減算器１５からの出力信号を、長さΔｔの区間遅延させた後、乗除算器２２に出力している。
【００５３】
つまり、時刻ｔｎから時刻ｔｎ＋１までの区間における可変利得増幅器１の出力信号の積分値を示すデジタル信号が、乗除算器２１に供給されている。また、時刻ｔｎ−１から時刻ｔｎまでの区間の可変利得増幅器１の出力信号の積分値を示すデジタル信号が、乗除算器２２に供給されている。
【００５４】
また、１サンプル遅延器１８からの出力信号は、加減算器１９に出力されるのと同時に、１サンプル遅延器２０および乗除算器２１にそれぞれ出力されている。１サンプル遅延器２０は、１サンプル遅延器１８からの出力信号を、長さΔｔの区間遅延させた後、乗除算器２２に出力している。
【００５５】
つまりは、１サンプル遅延器１８に入力する信号が利得Ｇｎ＋１を示す場合、利得Ｇｎを示すデジタル信号が、１サンプル遅延器２０および乗除算器２１に供給されている。また、利得Ｇｎ−１を示すデジタル信号が、乗除算器２２に供給されている。
【００５６】
乗除算器２１は、２入力１出力のデジタル乗除算器であり、デジタル累算器１３からの出力信号に対し、１サンプル遅延器１８からの出力信号を除算する。これにより、時刻ｔｎから時刻ｔｎ＋１までの区間における可変利得増幅器１の入力信号の積分値（強度）が算出される。この時刻ｔｎから時刻ｔｎ＋１までの区間における可変利得増幅器１の入力信号の積分値を示すデジタル信号は、加減算器２３に出力される。
【００５７】
乗除算器２２は、２入力１出力のデジタル乗除算器であり、１サンプル遅延器１６からの出力信号に対し、１サンプル遅延器２０からの出力信号を除算する。これにより、時刻ｔｎ−１から時刻ｔｎまでの区間における可変利得増幅器１の入力信号の積分値（強度）が算出される。この時刻ｔｎ−１から時刻ｔｎまでの区間における可変利得増幅器１の入力信号の積分値を示すデジタル信号は、加減算器２３に出力される。
【００５８】
加減算器２３は、２入力１出力のデジタル加減算器であり、乗除算器２１からの出力信号から、乗除算器２２からの出力信号を減算する。もしくは、加減算器２３は、乗除算器２２からの出力信号から、乗除算器２１からの出力信号を減算する。これにより、時刻ｔｎ−１から時刻ｔｎまでの区間における可変利得増幅器１の入力信号の積分値に対する、時刻ｔｎから時刻ｔｎ＋１までの区間における可変利得増幅器１の入力信号の積分値の変化量が算出される。前区間に対する現区間の入力信号の変化量を示すデジタル信号は、乗除算器２５に出力される。
【００５９】
乗除算器２５は、２入力１出力のデジタル乗除算器であり、レジスタ２４に保持されているデジタル値に、加減算器２３からの出力信号を乗算する。レジスタ２４は、予め設定されたＳｃＦの値を保持している。よって、乗除算器２５は、前区間に対する現区間の入力信号の変化量に基づいて、ＳｃＦの値を変更している。前区間に対する現区間の入力信号の変化量が反映されたＳｃＦを示すデジタル信号は、乗除算器１７に出力される。乗除算器１７は、このＳｃＦを示すデジタル信号を用いて除算を行っている。
【００６０】
このように、自動可変利得回路１０は、可変利得増幅器１から出力されたアナログ信号をアナログデジタル変換器１２でデジタル信号に変換し、そのデジタル信号を演算することにより作成した制御信号によって、可変利得増幅器１の利得を自動的に制御している。
【００６１】
以上、自動可変利得回路１０は、入力信号を増幅する可変利得増幅器１と、連続した複数の時点においてそれぞれ作成した制御信号によって可変利得増幅器１の利得を設定する利得制御回路２とを備えており、利得制御回路２は、１つ前の時点から現時点までの現在の区間の可変利得増幅器１の出力信号の積分値（実出力値）を演算するとともに、演算した実出力値から現在の区間の可変利得増幅器１の入力信号の積分値を演算し、実出力値と目標出力値（所定値）との差分値、および、１つ前の区間の入力信号の積分値に対する現在の区間の入力信号の積分値の変化量を用いて、上記制御信号を作成する構成である。
【００６２】
具体的には、自動可変利得回路１０は、上記利得制御回路２として、
１つ前の時点から現時点までの現在の区間の可変利得増幅器１の実出力値を演算するデジタル累算器１３と、
デジタル累算器１３により演算された実出力値と、レジスタ１４に保持されている目標出力値（所定値）との差分値を算出する加減算器１５と、
デジタル累算器１３により演算された実出力値から、現在の区間の可変利得増幅器１の入力信号の積分値、および、１つ前の区間の可変利得増幅器１の入力信号の積分値を演算する演算回路（１サンプル遅延器１６、１サンプル遅延器２０、乗除算器２１、および乗除算器２２）と、
１つ前の区間の可変利得増幅器１の入力信号の積分値に対する、現在の区間の可変利得増幅器１の入力信号の積分値の変化量を算出する加減算器２３と、
加減算器２３により算出された変化量に基づいて、レジスタ１４に保持されているＳｃＦ
の値を変更する乗除算器２５と、
加減算器１５により算出された差分値、および、乗除算器２５により変更されたＳｃＦを用いて帰還量を算出する乗除算器１７と、
乗除算器１７により算出された帰還量を、１つ前の区間で算出された利得に加算して、現在の区間の利得を算出し、該利得を示す制御信号を作成する加減算器１９と、
を備えている構成である。
【００６３】
これにより、自動可変利得回路１０では、図７に示すように入力信号Ｉｎ（ｔ）が一定ではなく変化している場合において、時刻ｔ２において利得Ｇ２を決定するとき、
【００６４】
【数６】
2010093620.tif 000008
【００６５】
で、時刻ｔ１から時刻ｔ２までの区間の可変利得増幅器１の実出力値と目標出力値との差分値を算出するとともに、時刻ｔ１から時刻ｔ２までの区間の入力信号の積分値
【００６６】
【数７】
2010093620.tif 000009
【００６７】
と、時刻ｔ０から時刻ｔ１までの区間の入力信号の積分値
【００６８】
【数８】
2010093620.tif 000010
【００６９】
とを比較することにより、入力信号の変化量を算出している。
【００７０】
つまりは、
【００７１】
【数９】
2010093620.tif 000011
【００７２】
ならば、入力信号Ｉｎ（ｔ）は、区間［ｔ１：ｔ２］において区間［ｔ０：ｔ１］よりも増加したことを示している。逆に、
【００７３】
【数１０】
2010093620.tif 000012
【００７４】
ならば、入力信号Ｉｎ（ｔ）は、区間［ｔ１：ｔ２］において区間［ｔ０：ｔ１］よりも減少したことを示している。
【００７５】
また、下記式（５）の絶対値により、上記入力信号の増減の変化の大きさ（量）を求めることが可能となる。
【００７６】
【数１１】
2010093620.tif 000013
【００７７】
よって、自動可変利得回路１０では、その前の区間［ｔ０：ｔ１］における出力信号の積分値および利得Ｇ０も用いることにより、現在の区間の入力信号の、前区間の入力信号に対する増加または減少を検出することが可能となっている。
【００７８】
したがって、上記差分値に加えて、上記入力信号の変化量を、可変利得増幅器１の利得を設定するための制御信号の作成に用いることにより、可変利得増幅器１の利得は、従来の単一区間の出力信号の積分値のみを用いる方式に加えて、入力信号の変化量が反映されて設定される。それゆえ、入力信号Ｉｎ（ｔ）の変化に対して追従性の高い自動利得制御を実現することが可能となる。
【００７９】
またこれにより、受信機では、受信信号を、高精度の自動利得制御が行われる自動可変利得回路１０の可変利得増幅器１で増幅することで、受信信号の大きさを一定に保ちながら、後段の処理、例えば、復調処理などを効率良く行うことが可能となっている。
【００８０】
なお、上述した自動可変利得回路１０では、１つ前の区間の可変利得増幅器１の入力信号の積分値に対する、現在の区間の可変利得増幅器１の入力信号の積分値の変化量を算出しているが、これに限るものではなく、入力信号の積分値の変化情報を得て、その変化情報に応じてＳｃＦを設定するような構成であればよい。
【００８１】
例えば、前区間における入力信号の積分値と、現区間における入力信号の積分値とを比較することで、前区間に対する現区間の入力信号の増減方向を判定し、この増加または減少したという情報（増減情報）を用いて、ＳｃＦを所定の値に変更するように構成することができる。また、変化量および増減情報の両方を用いて、ＳｃＦの値に変更するように構成してもよい。
【００８２】
また、実出力値が目標出力値に対して低く、利得を上げるとき、入力信号Ｉｎ（ｔ）が減少していることを検出した場合、ＳｃＦを小さくする。これにより、帰還量を上げ、利得の上昇幅を大きくすることが可能となる。
【００８３】
逆に、実出力値が目標出力値に対して高く、利得を下げなければならないとき、入力信号Ｉｎ（ｔ）が増加していることを検出した場合、ＳｃＦを小さくする。これにより、帰還量を上げ、利得の下降幅を大きくすることも可能となる。
【００８４】
さらに、ＳｃＦを変化させる割合を、検出した入力信号の変化量の大きさの割合に比例させて、利得の変化の速度を、入力信号の大きさが変化する速度に連動させることも可能となる。よって、より入力信号の変化に対して高い追従性で利得を自動的に制御することが可能となる。
【００８５】
〔実施の形態２〕
本発明の他の実施の形態について図面に基づいて説明すれば、以下の通りである。なお、本実施の形態において説明すること以外の構成は、前記実施の形態１と同じである。また、説明の便宜上、前記の実施の形態１の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
【００８６】
図３は、本実施の形態の自動可変利得回路３０の一構成例を示す回路ブロック図である。
【００８７】
図３に示すように、本実施の形態の自動可変利得回路３０は、前記実施の形態１の自動可変利得回路１０の構成のうちアナログデジタル変換器１２およびデジタル累算器１３を除いた構成に加えて、アナログ積分器３１、およびアナログデジタル変換器３２を備えている。なお、自動可変利得回路３０においても、可変利得増幅器１以外の図３に示す構成が、可変利得増幅器１の利得を設定する利得制御回路２を構成している。
【００８８】
自動可変利得回路３０では、可変利得増幅器１１により増幅された信号は、アナログ値のまま、後段の処理回路に出力されるとともに、アナログ積分器３１に出力される。アナログ積分器３１は、長さΔｔの区間のはじめでリセットしながら、各区間における可変利得増幅器１１から出力されたアナログ信号を積分し、アナログデジタル変換器３２に出力する。
【００８９】
アナログデジタル変換器３２は、長さΔｔの区間の終わりにおいて、アナログ積分器３１から出力されたアナログ信号をサンプルしてデジタル値に変換し、加減算器１５および１サンプル遅延器１６にそれぞれ出力する。つまり、長さΔｔの区間の可変利得増幅器１の出力信号の積分値を示すデジタル信号が、加減算器１５および１サンプル遅延器１６にそれぞれ出力される。
【００９０】
そして、前記実施の形態１の自動可変利得回路１０と同様に、後段の各処理が行われ、加減算器１９からの出力信号が、可変利得増幅器１の利得を設定するための制御信号として、可変利得増幅器１に供給される。
【００９１】
これにより、自動可変利得回路３０は、可変利得増幅器１から出力されたアナログ信号をアナログ積分器３１で積分し、アナログ積分器３１の出力信号をアナログデジタル変換器３２でデジタル信号に変換し、そのデジタル信号を演算することにより作成した制御信号によって、可変利得増幅器１の利得を自動的に制御している。よって、自動可変利得回路３０では、入力信号の変化に対して高い追従性で利得を自動的に制御することが可能となっている。
【００９２】
〔実施の形態３〕
本発明の他の実施の形態について図面に基づいて説明すれば、以下の通りである。なお、本実施の形態において説明すること以外の構成は、前記実施の形態１，２と同じである。また、説明の便宜上、前記の実施の形態１，２の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
【００９３】
図４は、本実施の形態の自動可変利得回路４０の一構成例を示す回路ブロック図である。
【００９４】
図４に示すように、本実施の形態の自動可変利得回路４０は、前記実施の形態１の自動可変利得回路１０の構成のうちデジタル累算器１３を除いた構成に加えて、デジタル比較器４１、レジスタ４２、およびカウンタ４３を備えている。なお、自動可変利得回路４０においても、可変利得増幅器１以外の図４に示す構成が、可変利得増幅器１の利得を設定する利得制御回路２を構成している。
【００９５】
自動可変利得回路４０では、可変利得増幅器１１により増幅された信号は、アナログデジタル変換器１２によりアナログ値からデジタル値に変換されて、後段の処理回路に出力されるとともに、デジタル比較器４１に出力される。
【００９６】
ここで、信号強度の変化を示す累積的分布関数（Cumulative distribution function；ＣＤＦ）が、各種変調方式により変調された入力信号Ｉｎ（ｔ）のそれぞれに知られている。例えば、入力信号がＯＦＤＭ信号の場合、ＯＦＤＭ信号の累積的分布関数が定義されている。よって、累積的分布関数よりも大きなアナログデジタル変換器１２が出力するサンプルの数を、各区間において数えることにより、その測定値を擬似的な積分結果として用いることが可能となる。
【００９７】
デジタル比較器４１は、アナログデジタル変換器１２から出力されるデジタル信号と、レジスタ４２に保持されているデジタル値とを比較する。レジスタ４２は、予め設定された、受信する通信信号に応じた累積的分布関数より求められる１つの閾値を保持している。デジタル比較器４１は、アナログデジタル変換器１２からの出力信号の強度が、レジスタ４２に保持されている値よりも大きいことを検出すると、信号をカウンタ４３に出力する。
【００９８】
カウンタ４３は、長さΔｔの区間のはじめでリセットしながら、デジタル比較器４１からの出力信号をカウントする。これにより、カウンタ４３の出力値が擬似的な積分結果として算出されている。つまりは、デジタル比較器４１およびカウンタ４３により、擬似積分器が構成されている。カウンタ４３の出力値、すなわち、長さΔｔの区間の可変利得増幅器１の出力信号の積分値を示すデジタル信号は、加減算器１５および１サンプル遅延器１６にそれぞれ出力される。
【００９９】
そして、前記実施の形態１の自動可変利得回路１０と同様に、後段の各処理が行われ、加減算器１９からの出力信号が、可変利得増幅器１の利得を設定するための制御信号として、可変利得増幅器１に供給される。
【０１００】
これにより、自動可変利得回路４０は、可変利得増幅器１から出力されたアナログ信号をアナログデジタル変換器１２でデジタル信号に変換し、そのデジタル信号を演算することにより作成した制御信号によって、可変利得増幅器１の利得を自動的に制御している。
よって、自動可変利得回路４０では、入力信号の変化に対して高い追従性で利得を自動的に制御することが可能となっている。
【０１０１】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０１０２】
本発明は、可変利得増幅器の利得を自動的に制御する自動可変利得回路に関する分野に好適に用いることができるだけでなく、自動可変利得回路の製造方法に関する分野にも好適に用いることができ、さらには、自動可変利得回路を備える電子機器、例えば、受信機や、携帯電話、チューナなどの分野にも広く用いることができる。
【図面の簡単な説明】
【０１０３】
【図１】自動利得制御の基本的概念を示す図である。
【図２】本発明における自動可変利得回路の実施の一形態を示す回路ブロック図である。
【図３】本発明における自動可変利得回路の他の実施の形態を示す回路ブロック図である。
【図４】本発明における自動可変利得回路のさらに他の実施の形態を示す回路ブロック図である。
【図５】従来の自動可変利得回路の構成を示す回路ブロック図である。
【図６】図１に示した自動利得制御において、入力信号が一定である場合の利得の遷移を示す図である。
【図７】図１に示した自動利得制御において、入力信号が変化する場合の利得の遷移を示す図である。
【符号の説明】
【０１０４】
１  可変利得増幅器
２  利得制御回路
１０，３０，４０  自動可変利得回路
１１  可変利得増幅器
１２  アナログデジタル変換器
１３  デジタル累算器
１４  レジスタ
１５  加減算器
１６  １サンプル遅延器
１７  乗除算器
１８  １サンプル遅延器
１９  加減算器
２０  １サンプル遅延器
２１  乗除算器
２２  乗除算器
２３  加減算器
２４  レジスタ
２５  乗除算器
３１  アナログ積分器
３２  アナログデジタル変換器
４１  デジタル比較器（擬似積分器）
４２  レジスタ
４３  カウンタ（擬似積分器）
【図１】
2010093620.tif 000014
【図２】
2010093620.tif 000015
【図３】
2010093620.tif 000016
【図４】
2010093620.tif 000017
【図５】
2010093620.tif 000018
【図６】
2010093620.tif 000019
【図７】
2010093620.tif 000020