(57)【要約】【課題】マトリックス配線を有する装置において、配線を流れる電流の遅れを均一にすることを課題とする。【解決手段】基板、前記基板の上に位置する第一配線及び第二配線を有するマトリックス配線、前記第一配線及び前記第二配線の電気的交差部に位置する素子、前記基板に対向する位置に位置する導電体、前記第一配線と一端子で第一アンプと接続し、該第一配線を走査する走査信号出力を該第一アンプを通して該第一配線に出力する第一駆動手段、前記第二配線と一端子で第二アンプと接続し、該第二配線に情報信号出力を該第二アンプを通して該第二配線に出力する第二駆動手段、前記導電体と前記第一アンプの他端子とを接続する第三配線、並びに、前記導電体と前記第二アンプの他端子とを接続する第四配線を有する構成とする。【選択図】図７
2010152195.tif 000002
【特許請求の範囲】
【請求項１】
基板、
前記基板の上に位置する第一配線及び第二配線を有するマトリックス配線、  
前記第一配線及び前記第二配線の電気的交差部に位置する素子、
前記基板に対向する位置に位置する導電体、
前記第一配線と一端子で第一アンプと接続し、該第一配線を走査する走査信号出力を該第一アンプを通して該第一配線に出力する第一駆動手段、
前記第二配線と一端子で第二アンプと接続し、該第二配線に情報信号出力を該第二アンプを通して該第二配線に出力する第二駆動手段、
前記導電体と前記第一アンプの他端子とを接続する第三配線、並びに、
前記導電体と前記第二アンプの他端子とを接続する第四配線
を有することを特徴とする電子装置。
【請求項２】
前記導電体は、板状の導電体又は網状の導電体であることを特徴とする請求項1に記載の電子装置。
【請求項３】
前記電子装置は、表示装置の製造装置であることを特徴とする請求項1又は2のいずれか一項に記載の電子装置。
【請求項４】
前記電子装置は、表示装置の検査装置であることを特徴とする請求項項1又は2のいずれか一項に記載の電子装置。
【請求項５】
前記電子装置は、表示装置であることを特徴とする請求項1又は2のいずれか一項に記載の装置。
【請求項６】
前記表示装置は、有機ＥＬ表示装置であることを特徴とする請求項５に記載の表示装置。
【請求項７】
基板の上に位置する第一配線及び第二配線を有するマトリックス配線並びに
前記第一配線及び前記第二配線の電気的交差部に位置する素子を有する電子装置を配置する工程、
前記基板に対向する位置に導電体を配置する工程、
前記第一配線と一端子で第一アンプと接続し、該第一配線を走査する走査信号出力を該第一アンプを通して該第一配線に出力する第一駆動手段を配置する工程と、
前記第二配線と一端子で第二アンプと接続し、該第二配線に情報信号出力を該第二アンプを通して該第二配線に出力する第二駆動手段を配置する工程、
前記導電体と前記第一アンプの他端子とを第三配線を接続する工程、及び、
前記導電体と前記第二アンプの他端子とを第四配線で接続する工程を有することを特徴とする電子装置の製造方法。
【請求項８】
前記導電体は、板状の導電体又は網状の導電体であることを特徴とする請求項７に記載の電子装置の製造方法。
【請求項９】
基板の上に位置する第一配線及び第二配線を有するマトリックス配線並びに
前記第一配線及び前記第二配線の電気的交差部に位置する素子を有する電子装置を配置する工程、
前記基板に対向する位置に導電体を配置する工程、
前記第一配線と一端子で第一アンプと接続し、前記第一配線を走査する走査信号出力を該第一アンプを通して該第一配線に出力する第一駆動手段を配置する工程と、
前記第二配線と一端子で第二アンプと接続し、該第二配線に情報信号出力を該第二アンプを通して該第二配線に出力する第二駆動手段を配置する工程、
前記導電体と前記第一アンプの他端子とを第三配線を接続する工程、及び、
前記導電体と前記第二アンプの他端子とを第四配線で接続する工程を有することを特徴とする電子装置の検査方法。
【請求項１０】
前記導電体は、板状の導電体又は網状の導体である導電体であることを特徴とする請求項９に記載の電子装置の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置の製造装置及び製造方法、表示装置の検査装置及び検査方法並びに表示装置に関する。
【背景技術】
【０００２】
従来から、基板上に配線で結線された表示素子をマトリクス状に複数有し、駆動して表示を得る表示装置があり、その表示素子の一例として電子放出素子があげられる。
【０００３】
その電子放出素子としては熱陰極素子と冷陰極素子の2種類が知られている。このうち冷陰極素子では、たとえば表面伝導型放出素子や、電界放出型素子（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  型放出素子、以下FE型と記す）や、金属／絶縁層／金属型放出素子（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｍｅｔａｌ  型放出素子、以下MIMと記す）などが知られている。
【０００４】
表面伝導型放出素子は、基板上に形成された小面積の薄膜に、膜面に平行に電流を流すことにより電子放出が生ずる現象を利用するものである。
【０００５】
表面伝導型放出素子の素子構成の典型的な例として図１５に前述のM. Hartwellらによる素子の平面図を示す。図１５において、１５０１は基板で、１５０２はスパッタで形成された金属酸化物なる導電性薄膜である。１５０４,
１５０５は導電成膜に電圧印加するための電極である。導電性薄膜１５０２と電極１５０４, １５０５は図示のごとくH字形の平面形状に形成されている。
【０００６】
この導電性薄膜１５０２に、後述の通電フォーミングと呼ばれる通電処理を施すことにより、電子放出部１５０３が形成される。図中の間隔Lは0.5〜1mm、幅Wは0.1mmに設定されている。尚、図示の便宜から電子放出部１５０３は導電性薄膜１５０２の中央に矩形の形状で示したが、これは模式的なものであり、実際の電子放出部の位置や形状を忠実に表現しているわけではない。
【０００７】
M.  Hartwell  らによる素子をはじめとして上述の表面伝導型放出素子においては、電子放出を行う前に導電性薄膜１５０２に通電フォーミングと呼ばれる通電処理を施すことにより電子放出部1503を形成するのが一般的であった。すなわち、通電フォーミングとは、前記導電性薄膜１５０２の両端に一定の直流電圧、もしくは、たとえば1V／分程度の非常にゆっくりとしたレートで昇圧する直流電圧を印加した通電をし、導電性薄膜１５０２を局所的に破壊もしくは変形もしくは変質せしめ、電気的に高抵抗な状態の電子放出部１５０３を形成することである。尚、局所的に破壊もしくは変形した導電性薄膜１５０２の一部には亀裂が発生する。
【０００８】
この通電フォーミング後に導電性薄膜１５０２に適宜の電圧を印加した場合には、前記亀裂付近において電子放出が行われる。このタイプの表面伝導型放出素子は冷陰極素子のなかでも特に構造が単純で製造も容易であることから、大面積において多数の素子を形成できる利点がある。
【０００９】
そこで例えば本願出願人による特開昭64-31332号公報において開示されるように、多数の素子を配列して駆動するための方法が研究されている。
【００１０】
特に表示装置への応用としては例えば本願出願人によるUSP5,066,883や特開平2-257551号公報や特開平4-28137号公報において開示されているように、表面伝導型放出素子と電子ビームの照射により発光する蛍光体とを組み合わせて用いた表示装置が研究されている。
【００１１】
前述の電子放出素子と蛍光体とを組み合わせて用いた表示装置は、従来の他の方式の表示装置よりも優れた特性が期待されている。例えば近年普及してきた液晶表示装置と比較しても、自発光型であるためバックライトを必要しない点や、視野角が広い点が優れていると言える。
【００１２】
図１６は、前述の電子放出素子を利用した表示装置の電気回路の梗概図である。即ち、電子放出素子を2次元的に多数個配列し、これらの素子を図示のようにマトリクス状に配線した。
【００１３】
図中１６０１は電子放出素子、１６０２は行方向配線、１６０３は列方向配線を示している。行方向配線１６０２及び列方向配線１６０３は、実際には有限の電気抵抗を有するものであるが、図１６においては配線抵抗１６０４及び１６０５として示されている。上述のような配線方法を、単純マトリクス配線と呼ぶ。
【００１４】
尚、図示の便宜上6×6のマトリクスで示しているが、マトリクスの規模はこれに限ったわけではなく、例えば表示装置用のマルチ電子源の場合には、所望の像表示を行うのに足りるだけの素子を配列し配線するものである。
【００１５】
上述の多数の電子放出素子を単純マトリクス配線した回路を製造する際、もしくは検査、又は表示駆動する際においては、各素子に通電を行う必要がある。
【００１６】
前述の製造工程において、通電によるフォーミングにより高抵抗化処理を行う表面伝導型放出素子よりなる表示装置に製造する場合には、フォーミング等の際に大電流を流すが、この際に大電流を流すことに伴う問題があった。
【００１７】
前述の検査工程においても、大電流を流すことに伴う問題があった。
【００１８】
また、自発光で視野角依存性がない有機ＥＬディスプレイのおいても、各発光素子はマトリックス配線がされている。そして、有機ＥＬディスプレイにおいては、その表示の輝度は電流に依存するために、大電流を流す場合がある。
【００１９】
その結果、表示駆動の際に、大電流が流れる場合には大電流を流すことに伴う問題があった。
【００２０】
【特許文献１】特開昭６４−３１３３２号公報
【特許文献２】特開平２−２５７５５１号公報
【特許文献３】特開平２−２５７５５１号公報
【特許文献４】米国特許５０６６８８３号明細書
【発明の開示】
【発明が解決しようとする課題】
【００２１】
マトリックス配線を有する装置において、配線を流れる電流の遅れを均一にすることを課題とする。
【課題を解決するための手段】
【００２２】
上記課題を解決するために、基板、前記基板の上に位置する第一配線及び第二配線を有するマトリックス配線、前記第一配線及び前記第二配線の電気的交差部に位置する素子、前記基板に対向する位置に位置する導電体、前記第一配線と一端子で第一アンプと接続し、該第一配線を走査する走査信号出力を該第一アンプを通して該第一配線に出力する第一駆動手段、前記第二配線と一端子で第二アンプと接続し、該第二配線に情報信号出力を該第二アンプを通して該第二配線に出力する第二駆動手段、前記導電体と前記第一アンプの他端子とを接続する第三配線、並びに、前記導電体と前記第二アンプの他端子とを接続する第四配線を有する装置構成とする。
【００２３】
上記課題を解決するために、基板の上に位置する第一配線及び第二配線を有するマトリックス配線並びに前記第一配線及び前記第二配線の電気的交差部に位置する素子を有する電子装置を配置するする工程、前記基板に対向する位置に導電体を配置する工程、前記第一配線と一端子で第一アンプと接続し、該第一配線を走査する走査信号出力を該第一アンプを通して該第一配線に出力する第一駆動手段を配置する工程と、前記第二配線と一端子で第二アンプと接続し、該第二配線に情報信号出力を該第二アンプを通して該第二配線に出力する第二駆動手段を配置する工程、前記導電体と前記第一アンプの他端子とを第三配線を接続する工程、及び、前記導電体と前記第二アンプの他端子とを第四配線で接続する工程を有することを特徴とする電子装置の製造方法を提供する。
【００２４】
上記課題を解決するために、基板の上に位置する第一配線及び第二配線を有するマトリックス配線並びに前記第一配線及び前記第二配線の電気的交差部に位置する素子を有する電子装置を配置する工程、前記基板に対向する位置に導電体を配置する工程、前記第一配線と一端子で第一アンプと接続し、前記第一配線を走査する走査信号出力を該第一アンプを通して該第一配線に出力する第一駆動手段を配置する工程と、前記第二配線と一端子で第二アンプと接続し、該第二配線に情報信号出力を該第二アンプを通して該第二配線に出力する第二駆動手段を配置する工程、前記導電体と前記第一アンプの他端子とを第三配線を接続する工程、及び、前記導電体と前記第二アンプの他端子とを第四配線で接続する工程を有する電子装置の検査方法を提供する。
【発明の効果】
【００２５】
本発明により、マトリックス配線を有する装置において、配線を流れる電流の遅れを均一に出来る。
【発明を実施するための最良の形態】
【００２６】
図1は、電子放出素子が絶縁物を介してマトリック配線されている基板上に、フォーミングにより電子放出部を作製する製造装置の電子放出部の作製に係わる回路のブロック図である。
【００２７】
図1において、基板101にはフォーミングにより電子放出部が形成される前の状態の電子放出部の構造がマトリックス配線で結線されて配置されている。
【００２８】
まず、本発明で使用する駆動回路とその動作について記載する。基板101の列方向配線Dx1〜Dxmには、列配線側ドライバ102が接続されている。列配線側ドライバ102は、波形発生制御回路105からの垂直同期信号Ａｘと、X波形波高値制御回路107から波形波高値のデータＸｐを受け、駆動用ドライバを通して列方向配線Dx1〜Dxmに列配線側の波形を出力する。
【００２９】
次に、行配線側ドライバ103は、行方向配線Dy1〜Dynまでを駆動するドライバで、波形発生制御回路105で分離作成された水平同期信号Ａｘと、Y波形波高値制御回路106から波形波高値のデータＹｐを受け、駆動用ドライバを通して行方向配線Dy1〜Dynに行配線側の波形を出力する。
【００３０】
本発明では、行配線側ドライバ103及び列配線側ドライバ102を構成するドライバは、基板101のマトリクスの行、列の各配線1本につき1ドライバで構成されており、行配線ドライバ１０３は、数A程度の駆動能力を持ったアンプ回路が構成されている。それに対し列配線ドライバ１０２は、数百mA程度のアンプ回路で構成されている。又各ドライバ回路内には、不図示のアンプ用の電源系も含まれている。
【００３１】
次に、波形制御回路105には、制御回路108から波形データ信号Twが入力される。波形データ信号Twには、制御回路108内にて決定された波形波高値データと行配線及び列配線側の同期タイミングを取るための同期信号が含まれる。行方向と列方向のそれぞれに印加する波形波高値データデータが、シリアル通信で制御回路１０８から波形発生制御回路１０５に高速転送される。本発明では、差動型シリアル通信によるデータ転送を行い、数百Mbpsの通信レートを用いている。波形発生制御回路105に入力された波形データ信号Twは、パラレルデータに変換後、波形制御回路内１０５内の波形波高値メモリにデータが格納される。
【００３２】
さらに、波形発生制御回路１０５は、同期信号を水平同期と垂直同期に分離した後、それぞれの同期信号に応じて波形波高値メモリから、行配線側にはY側波形制御信号Ｓｙ、列配線側にはX側波形制御信号Ｓｘを出力する。
【００３３】
X側及びY側の各波形制御信号は、波形データ信号としてのデジタル信号データがパラレルに出力されており、Ｘ波形波高値制御回路１０７とＹ側波形波高値制御回路１０６のそれぞれに入力されている。
【００３４】
Y側波形波高値制御回路106とX側波形波高値制御回路107は、D/Aコンバータ等のデジタル・アナログ変換回路と変換タイミングを行う回路を備えており、行配線側にはYp信号、列配線側にはXp信号のアナログデータが行、列のドライバのそれぞれに出力される。
【００３５】
次に、行配線及び列配線電流検出回路104は、行、列配線に流れ込む電流値をメモリに保存する。即ち、行配線ドライバ１03と列配線ドライバ１02内の不図示の電流検知回路から出力されるデータを行配線及び列配線電流検出回路１０４は入力し、該電流値を制御回路１０８に出力する。
【００３６】
本発明では、各ドライバ（１０２又は１０３）内にA/Dコンバータを有しており、電流データをデジタルデータとしてシリアル転送して電流検出回路104に出力する。行、列の電流値データは１０４内の不図示の行用及び列用のメモリに一旦ストアした後、制御回路108からの要求によって所定行及列電流のデータを出力するような不図示のインターフェイス回路（I/F回路）も有している。
【００３７】
ＣＰＵ１０９は、行方向配線Dy1〜Dyn及び列方向配線Dx1〜Dxmへの出力する波形波高値データの決定、指令及び装置電体の制御を行っている。
【００３８】
図１において、基板１０１に対向して平板状の導電体を配置しないで、電子放出素子による表示装置（以降電子放出素子ディスプレイと記す）の基板１０１のフォーミング処理を行った場合には、表示特性が不均一になった。これは、フォーミングが不均一にされたためと考えられる。即ち、電流が流れで出る周辺部でフォーミングが不足気味となり、一方それから離れたところではフォーミングが過度になされためと推定している。
【００３９】
この結論は、発明者らが行った実験の結果に基づいている。
【００４０】
実験結果を図２に示す。
図２は、同一の一本の電線に異なる電流を流した場合の電流値の時間応答に基づき、時定数を算出したものである。電流の絶対値が１．３Ａ、１．９Ａ、２．８Ａ，４．１Ａと増大するに従い、電流遅れを表す指標である時定数（τと表すときがある。）が、１２μｓｅｃ．、１４μｓｅｃ．、１５μｓｅｃ．、１６μｓｅｃ．と増大していった。ここで、時定数とは電流の立ち上がり電流＝Ａ（１-ＥＸＰ（-ｔ/τ））に合わせ込んだときのτであり、単位は時間である。図２の結果より、相互インダクタンスの影響がない一本の電線に電流を流した場合においても、電流の絶対値の増大の伴い時定数が増大する、即ち電流が遅れることが分った。
【００４１】
図３は、マトリクス状に配置された電子放出素子３０１がマトリックス配線された回路を表している。ここで、３０２は行方向配線、３０３は列方向配線を示す。ここで、黒塗りの３０１の記号はその電子放出素子が導通状態であることを、白抜きの３０１の記号はその電子放出素子が非導通の状態であることを示す。ここで、説明を簡単にする為に、一つの行方向配線３０２にΣＩｘの電流が流れ込み、等しい電流Ｉｘが列方向配線３０３のそれぞれを通って流れ出て行く場合を考える。ここで、Σは一の行方向配線に流れ込む電流の総和であり、該行方向配線から列方向配線のそれぞれにＩｘの電流が流れ出て行く。その場合、該行方向配線に流れ込む電流は、該行方向配線に係わる列方向配線に流れ込む電流の総和と等しい。この場合、流れこんだ行方向配線の付け根付近では、ΣＩｘの電流が流れているが、流れるに従い各列方向配線３０３にＩｘが流れ出て行く。その結果、行方向配線３０２に流れる電流は、ΣＩｘから、ΣＩｘ−Ｉｘ、ΣＩｘ−２Ｉｘと漸減して行く。
【００４２】
以上の発明者らの実験結果及び電流の流れ方を考慮すると、電流が流れ込む部位の電流は遅れ時間が大きく、離れるに従い電流が小さくなる共に電流の遅れは小さくなる。即ち、電流の遅れが基板面内で不均一になる。
【００４３】
この結果、電圧の対して電流が遅れるため、電流と電圧の積で表されるジュール熱の発生量が不均一となる。一方、フォーミングは発熱量に依存する為、最終的にフォーミングの程度が基板の面内で不均一になる。その結果、表示特性が不均一になったのではないかと推定している。
【００４４】
そこで、本発明者ら、以下に説明するような実験を御行った。
長さ２ｍ、断面積3.309mm2の直線状の電線に４Ａのパルス電流を流した場合と、同一の直線状の電線の下３ｍｍの所にステンレスの平板を位置させ、ステンレスの平板を電流還流板と機能させる為に該直線の一端を該ステンレスの平板に接続した場合とについて、パルス電流を流した場合の電流の立ち上がり特性を調べた。
【００４５】
図４（Ａ）は、長さ２ｍ、断面積3.309mm2の直線状の電線に、４Ａのパルス電流を流したときの電流の立ち上がり特性を示す。一方、図４（Ｂ）は、前記と同一の長さ２ｍ、断面積3.309mm2の直線状の電線の３ｍｍ下の所にステンレスの平板の電流還流板を位置させ、ステンレスの平板を還流板として機能させる為に該直線の一端を該ステンレスの平板に接続した場合の電流の立ち上がり特性である。時定数は、図４（Ａ）の場合は１６μｓｅｃ．で、図４（Ｂ）の場合は１４μｓｅｃ．であった。即ち、電流の下に導電体を位置させることにより、電流の遅れが緩和されることが分った。
【００４６】
この理由を、図５を使って説明する。
電源から、行方向配線あるいは列方向配線に電流が流れ込む。行方向配線あるいは列方向配線に流れ込んだ電流は、今度は列方向配線あるいは行方向配線にそれぞれ流れ出る。そして、次に導電体よりなる電流還流板を流れ、最終的に電源に戻る。
【００４７】
その際、行方向配線及び列方向配線を流れる電流と電流還流板を流れる電流の向きは、概ね反対である。
従って、例えば行方向配線及び列方向配線を流れる電流の作る磁場が図５ (Ａ)だとすると、還流板を流れる電流の作る磁場は図５（Ｂ）の如くになる。
ここで、重要なことは、それらの作る磁場は互いに反対方向であるということである。
従って、それらを足し合わせた際の合成磁場（図５(Ｃ)に示す）は、それ自身が作る磁場より小さなものとなる。よって、そこを流れる電流が感じるインダクタンスが小さなものとなる。
【００４８】
よって、マトリックス配線を持つ基板に対向して平板状の導電体を配することによって、磁場の影響を低減して、その結果電流の遅れを小さなものとすることが出来る。
【００４９】
本実施の形態では、電流還流版は板状の導電体としたが、網状の導電体であっても良い。
【００５０】
本発明の第１の実施の形態及びその動作について図６、図７及び図８を使って説明する。
【００５１】
図６は、導電体の電流還流板を基板に平行に配した場合の電子放出素子ディスプレイの製造装置の本願に係わる部分の斜視図である。
図６において、６０１は基板、６０２は行方向配線、６０３は列方向配線、６１０は導電体である電流還流板、６１１は電子放出素子である。また、６１４ｂは次に説明するが行配線側ドライバから電流還流板６１０間の配線、６１４ａは列配線側ドライバから電流還流板６１０間の配線である。
【００５２】
図７において、７０１は基板、７０２は行方向配線、７０３は列方向配線、７１２，はドラバイバであるＯＰアンプ（Ｏｐｅｒａｔｉｏｎａｌ  Ａｍｐｌｉｆｉｅｒの略記である。）、７０５は両極性電源、７１０は導電体の電流還流板、７１１は電子放出素子である。
【００５３】
右下の図は、図７の楕円で囲った部分の鳥瞰図である。図７において、図６と同一の要素には下2桁に同一の符号を与えて、説明は繰り返さない。また、説明の為に図６と図７では基板（６０１と７０１）と電流還流板（６１０と７１０）の上下の関係が逆になっている。７１５は絶縁膜、７１６はスペーサ、７１７はフェースプレートである。行配線７０２及び列配線７０３は、絶縁膜７１５を介して交差しており、お互いに電気的に絶縁状態となっている。この両者は、電子放出素子７１１がオンになることにより電気的に導通状態になる。即ち、電子放出素子７１１は行配線７０２及び列配線７０３の電気的交差部に位置している。
【００５４】
７１３ａは行配線側ドライバ７１２ａと行方向配線７０２とを結ぶ配線、７１３ｂは列配線側ドライバ７１２ｂと列方向配線７０３とを結ぶ配線、７１４ａは列配線側ドライバ７１２ｂと電流導電板７１０とを結ぶ配線、７１４ｂは行配線側ドライバ７１２ａと電流導電板７１０とを結ぶ配線である。
【００５５】
ここで、説明のために７１３ａ、７１３ｂ、７１４ａ及び７１４ｂについては、一の行方向配線及び一の列方向配線についてのみ描いたが、７１３ａ及び７１３ｂに関しては各行方向配線及び列方向配線に各一つの配線が必要である。
【００５６】
一方、７１４ａ及び７１４ｂの配線は、各ドライバと電流還流板７１０とそれぞれ一本の配線で結んでも良いが、互いに隣接する複数個のドライバをまとめて、該一群のドライバと電流還流版７１０との間を各一本の配線で結んでも構わない。
【００５７】
図１で説明したが、必要な処理がされた信号が行方向配線７０２及び列方向配線７０３にそれぞれ印加される。そして、その交差する部位即ち電気的交差部に位置する電子放出素子７１１に作用する。
【００５８】
電流の流れについて検討する。今、行方向配線から列方向配線に流れる場合を考える。この場合は、行方向配線の入力端がより高電位に、列方向端子の出力端がより低電位になっている。従って、本実施の形態においては、は方向配線７０２から列方向配線７０３に電流は流れる。場合によっては、反対の場合もある。
【００５９】
ここで、本実施の形態でドライバとして使用されているＯＰアンプは図８に示す構造を有しており、以下のような特性を有している。
1. 入力インピーダンスが無限大である。
2. 出力インピーダンスがゼロである。
3. 電圧利得が無限大である。
ここで、図８において、８０１は反転入力端子、８０２は非反転入力端子、８０３は出力端子、８０４は正電源端子、８０５は負電源端子である。
【００６０】
ＯＰアンプは、その周囲に抵抗及び/又はコンデンサを接続することにより様々な機能を持たせることが可能である。しかし、この手法は本発明の属する技術の分野における通常の知識を有する者には、技術常識又は周知技術であるのでここではそれについての記載を省略する。
【００６１】
走査信号が、ＯＰアンプ７１２ａの反転入力端子に入力する。一方、７１２ｂには情報信号が印加される。すると、それに応じた電流信号７０４がＯＰアンプ７１２ａの出力端子から出力（走査信号出力）をする。該出力電流は行方向配線７０２及び列方向配線７０３を経由して他のＰＯアンプ７１２ｂの出力端子に達する。７１２ｂは入力に応じて反転入力端子から電流を出力する。該電流７０７は導電体の電流還流板７１０を流れ、元のＯＰアンプ７１２ａの反転入力端子に入力する。その際，７１２ａ及び７１２ｂの非反転入力端子はいずれも両極性電源７０５の地絡電位となっている。
【００６２】
このような構造になっているので、行方向配線７０２及び列方向配線７０３流れる電流７０４の方向と、導電体の電流還流板７１０を流れる電流７０７の方向は概ね反対方向である。
従って、行方向配線７０２及び列方向配線７０３流れる電流７０４が発生する磁場は、電流還流板を流れる電流７０７によって発生する磁場により弱められ、その為に電流遅れは小さくなる。その為にフォーミング処理の不均一性が小さなものとなる。
ここで、両極性電源７０５、ＯＰアンプ７１２等、電流を還流させるための回路をまとめて電流還流用回路７１５と記す。
【００６３】
そして、上記のフォーミング工程を経て製造された電子放出素子ディスプレイは均一な表示特性を有するものとなる。
【００６４】
図９は、本発明の第２の実施の形態を示す。
図６と下２桁が同一なものが付してある要素は、実質的に同一要素である。重複を避けるため、説明は省略する。
【００６５】
図６の発明と異なる点は、基板９０１と導電体よりなる電流還流板９１０とが平行でなく、行方向配線の入力端子から離れるに従い、基板９０１と還流板９１０の距離がより離れて行くことである。
【００６６】
電流により発生する磁場は、電流が流れる電線からの距離に反比例して小さくなって行くことが知られている。
【００６７】
従ってこのような構造にすることにより、行方向配線９０２に流れる電流が大きい行方向配線９０２の電流供給部の近くでは電流還流板に流れる反対方向の電流の作用により磁場がより多く弱められる。一方、行方向配線の電流供給部から離れた電流の小さな部位では、電流還流板に流れる反対方向の電流の作用により磁場が弱められる程度が小さい為、結果として電流の遅れが、図６に記載の実施の形態に比べより均一になる。
【００６８】
図１０は。本発明の第２の実施の形態の実施例の結果である。
【００６９】
本実施例では、行方向配線の電流供給端で平板状の導電体との距離を１００ｍｍとして、他端での導電体での距離を２５０ｍｍとした。
【００７０】
対向して導電体を配さない場合に比較し、対向して導電体を配して且つ電流供給端から離れるに従い導電体と基板との距離を増大させて行った場合は、均一性が２５％改善された。
【００７１】
図１１は、本発明の第３の実施の形態をしめす。
図１と下２桁が同一なものが付してある要素は、実施的に同一の要素である。重複を避けるため、説明は省略する。
【００７２】
図１及び図６の発明と異なる点は、基板１１０１と導電体よりなる電流還流板１１１０とが平行でなく、制御回路１１０８からの指令に基づきモータ１１１２が駆動して、電流入力端と反対側で基板１１０１と電流還流板１１１０との距離を調整できることである。
【００７３】
ここで、制御回路１１０８は、予め行方向配線に流す電流値に応じて、どの程度図９で説明した電流入力端と反対側で、基板１１０１と電流還流板１１１０を離すべき距離に関するデータ（電流値―変化距離マップデータと以降記す。）を保持している。そして、制御回路１１０８が計算した次回の出力電流値に基づき、電流値―変化距離マップデータを参酌して、電流遅れが均一になる距離にモータを駆動して電流入力端と反対側での基板１１０１と電流還流板１１１０との距離を調整する。
【００７４】
以上の動作により、図９で説明した実施の形態よりも更に電流の遅れをより均一に出来るという効果を実現することが出来る。
【００７５】
上記の製造装置及び製造方法に係わる本願発明を、検査装置及び検査方法にも適用できる。
【００７６】
製造装置及び製造方法に適用する場合と、検査装置及び検査方法にも適用する場合の相違は、検査装置においては流れる電流が小さいことである。
【００７７】
しかし、検査においては印加する信号の周波数が高く信号間隔が時間的に短い場合には、電流が飽和電流に達する前に信号の印加が終了する又は次の信号に変わるという事態が起こり得る。そのような場合には、正確な測定が出来ず、その結果正確な検査が出来ない。
【００７８】
本発明を適用することにより、そのような問題を回避できる。
即ち、本発明の製造装置に係わる発明の第一の実施の形態を検査装置及び方法に適用することにより、基板に対向して導電体を配さない場合に比較し、電流の遅れの影響の少ない正確な検査が出来る。
【００７９】
更に、第２の実施の形態を検査に適用することにより、より正確な検査が出来る。
【００８０】
第３の実施の形態を検査に適用することにより、更に正確な検査が出来る。
【００８１】
前記の製造装置及び検査方法に係わる本発明を、表示装置にも適用できる。
【００８２】
特に作動中に大きな電流が流れる表示装置には有効である。例えば、有機ＥＬ装置を挙げることが出来る。
【００８３】
有機ELディスプレイは電流駆動型の表示装置であり、その表示の輝度は電流に依存する。従って、高輝度の表示をする場合は、電流の遅れが問題となり、その表示が不均一になる問題が生ずるときがある。
【００８４】
本発明を適用することにより、そのような問題を回避できる。
【００８５】
図１２は、有機ＥＬディスプレイの発光機構を説明するための、発光部を含むセルの一部の断面図である。
【００８６】
図１２において、1２２０はガラス基板、１２２１はアノード部、１２２２はホール注入層、１２２３はホール輸送層、１２２４は発光層、１２２５は電子輸送層、１２２６は電子注入層、１２２７は負極である。
【００８７】
アノード部の詳細は、図１３に示した。図１３において、図１２と下２桁に同一の符号を有するものは、実質同一な構成要素であり、重複して説明はしない。
【００８８】
図１３のアノード部は、液晶表示装置等で用いられている行方向配線と列方向配線とをマトリックス配線し、その交差部即ち電気的交差部に薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｉｔｏｒ、以降ＴＦＴと略記する）配置したものである。ＴＦＴを有するガラス基板を製造することは、本発明の属する技術の分野の通常知識を有する者には、技術常識であるのでその作製についての記載を省略する。
【００８９】
尚、有機ＥＬディスプレイにおいては、ＴＦＴ等が作製された基板の上に、 層間絶縁膜１３２１ｂ及びそのガラス基板１２２０と反対側には例えば銀よりなる金属よりなる正極１３２１ａが作製されている。そして。正極１３２１ａには前記のＴＦＴのドレイン電極が接続されている。
【００９０】
また、前述したように有機ＥＬディスプレイは電流駆動型の表示装置であるので、大きな電流が流れる場合がある。
【００９１】
そこで、ガラス基板１２２０又は１３２０に接して作製されているＳｉ膜は、ａ−Ｓｉではなく、移動度の大きなレーザアニーリング法等を利用して作製される低温Ｐｏｌｙ−Ｓｉ膜１３３０である点が、液晶表示装置とは異なる。
【００９２】
その他の膜の作製方法は、負極（カソードとも言う）１２２７又は１３２７は透明導電膜で作製する必要が有り、例えばＩＴＯ（Ｉｎｄｉｕｍ  ＴＩｎ  Ｏｘｉｄｅの略）をスパッタ法で堆積して作製される。
【００９３】
ホール注入層１２２２、ホール輸送層１２２３、発光層１２２４、電子輸送層１２２５、電子注入層１２２６は蒸着法で作製される。また、アノード部１２２１の正極１３２１ａはスパッタ法で作製される。
【００９４】
図１２を使用して、発光のメカニズムについて概説する。
【００９５】
ＴＦＴがオンとなって、カソード１２２７とアノード部１２２１間に電圧が掛かると、アノード部１２２１よりホールがホール注入層１２２２に注入される。一方、カソード１２２７より電子が電子注入層１２２６に注入される。注入されたホール及び電子は、ホール注入層１２２２及びホール輸送層１２２３並びに電子注入層１２２６及び電子輸送層１２２５をそれぞれ移動して発光層１２２４に達する。発光層１２２４に達したホール及び電子は再結合して発光する。
【００９６】
本発明を有機ＥＬディスプレイに適用した場合について、図１４を使用して説明する。
【００９７】
図１４の下２桁が、図７の符号と同一のものは、実質同一の構成要素を表しており、重複する説明は省略する。
【００９８】
図１４の負極１４２７は、連続した平面状の導電体で出来ている。そして平面状に前記ＴＦＴ等が作製されているガラス基板を覆っている。
従って、図７で説明したのと同様な構成で、ガラス基板１４０１上の行方向配線１４０２と列方向配線１４０３を流れる電流を電流帰還用回路１４１５を介して、導電体の負極１３２７に接続してやれば、負極１３２７が電流還流板として作用して、本発明を効果を得ることが出来る。
【００９９】
具体的に記載すると、電流還流用回路１４１５内の不図示の行配線側ドライバから出力した電流は、配線１４１３ａを通って、行方向配線１４０２、列方向配線１４０３を流れ、配線１４１３ｂを通って、電流還流用回路１４１５内の不図示の列配線側ドライバに入力される。前記入力電流に応じて、電流還流用回路１４１５内の不図示の列配線側ドライバから同一の大きさの電流が出力される。出力された電流は配線１４１４ａを通り導電体より出来ている負極１４２７を還流して、１４１４ｂを通り電流還流用回路１４１５内の不図示の行方向配側ドライバに入力される。これで、電流の流れが完結する。
【０１００】
上述のように電流が流れることにより、負極１３２７は電流還流板として作用し、その結果自己の発生する磁場が弱まられ、インダクタンスの基づく電流遅れがガラス基板１４０１面内で均一化され、均一な画像を表示するという効果を実現できる。
【０１０１】
有機ＥＬ表示装置においては、負極１４２７は平板状の導電体で作製されている必要がある。というのは、有機ＥＬ表示装置においては、負極は電流還流板としてだけではなく、セル全体の負極として機能するからである。
【図面の簡単な説明】
【０１０２】
【図１】本発明に係わる表示装置の製造装置の回路のブロック図である。
【図２】時定数の電流値依存性を示すである。
【図３】電流の流れ方の説明図である。
【図４】（Ａ）は電流還流板がない場合の電流の時間変化の実測図であり、（Ｂ）は  電流還流板がある場合の電流の時間変化の実測図である。
【図５】合成磁場に関する説明図である。
【図６】本発明の第１に実施の形態についての鳥瞰図である。
【図７】本発明の第１に実施の形態について、電流の流れ方を説明するための図である。
【図８】ＯＰアンプについての説明図である。
【図９】本発明の第２に実施の形態についての鳥瞰図である。
【図１０】第２の実施の形態に於ける電流遅れの改善度に関する説明図である。
【図１１】本発明の第３に実施の形態についての鳥瞰図である。
【図１２】有機ＥＬ表示装置のセル部の断面図である。
【図１３】有機ＥＬ表示装置のアノード部の説明図である。
【図１４】本発明を有機ＥＬ表示装置に適用した場合の説明図である。
【図１５】電子放出素子の説明図である。
【図１６】電子放出素子を利用した表示装置の電気回路の梗概図である。
【符号の説明】
【０１０３】
１０１、６０１、７０１、９０１，１１０１、1４０１：基板
１０２、１１０２、：列配線側ドライバ  
１０３，１１０３、：行配線側ドライバ    
１０４、１１０４：行配線及び列配線電流検出回路
１０５，１１０５：波形発生制御回路
１０６、１１０６：Ｙ波形波高値制御回路
１０７、１１０７：Ｘ波形波高値制御回路  
１０８，１１０８：制御回路
１０９，１１０９：ＣＰＵ  
１１０、６１０、９１０，１１１０：電流還流板
Ｓｘ  ：Ｘ側波形制御信号
Ｓｙ  ：Ｙ側波形制御信号
３０１、６１１、７１１、９１１：電子放出素子
３０２、６０２、７０２、９０２、１４０２；行方向配線
３０３、６０３、７０３、９０３、１４０３：列方向配線
７０４；基板上の配線を流れる電流
７０５：両極性電源
７０７：電流還流板を流れる電流
７１２、：ＯＰアンプ
７１３、１４１３：基板上の配線と電流還流用回路を結ぶ配線
７１４、１４１４：電流還流用回路と電流還流板を結ぶ配線
８０１：反転入力端子
８０２：非変転入力端子
８０３：出力端子
８０４：正電源端子
８０５：負電源端子
１１１１：電流還流板距離変更駆動回路
１１１２： モータ
１２２０、１３２０：ガラス基板
１２２１，１３２１：アノード部
１２２２：ホール注入層
１２２３：ホール輸送層
１２２４：発光層
１２２５：電子輸送層
１２２６：電子注入層
１２２７、１３２７、１４２７：負極（カソード）
１３２８：封止層  
１２２１、１３２１：アノード部
１３２１ｂ： 層間絶縁膜
７１５、１４１５：電流還流用回路
１３３０： 低温ポリシリコン膜
【図１】
2010152195.tif 000003
【図２】
2010152195.tif 000004
【図３】
2010152195.tif 000005
【図４】
2010152195.tif 000006
【図５】
2010152195.tif 000007
【図６】
2010152195.tif 000008
【図７】
2010152195.tif 000009
【図８】
2010152195.tif 000010
【図９】
2010152195.tif 000011
【図１０】
2010152195.tif 000012
【図１１】
2010152195.tif 000013
【図１２】
2010152195.tif 000014
【図１３】
2010152195.tif 000015
【図１４】
2010152195.tif 000016
【図１５】
2010152195.tif 000017
【図１６】
2010152195.tif 000018