(57)【要約】【課題】はんだ接合部を有するプリント配線板において、ＴＤＲを用いて該はんだ接合部の接合状態に応じたインピーダンス差異を計測可能にするはんだ接合部検査用配線構造を得ること。【解決手段】プリント配線板において、実装される電子部品の給電用端子がはんだ接合されるパッド２，５と給電層３，６との間を接続する伝送遅延時間Ｌｓの伝送線路４，７と、前記伝送線路上の前記パッドからの伝送遅延時間がＬｔ（Ｌｔ≦Ｌｓ／２）である位置に配置されたテストパッド８，９とを備えている。テストパッド８，９を伝送線路４，７から離して配置する場合は、テストパッド８，９と伝送線路４，７との間を、伝送遅延時間がａ（ａ≦Ｌｓ−Ｌｔ）である分岐伝送線路１０，１１を介して接続する。【選択図】        図１
2010093207.tif 000002
【特許請求の範囲】
【請求項１】
プリント配線板において、
実装される電子部品の給電用端子がはんだ接合されるパッドと給電層との間を接続する伝送遅延時間Ｌｓの伝送線路と、
前記伝送線路上の前記パッドからの伝送遅延時間がＬｔ（Ｌｔ≦Ｌｓ／２）である位置に配置されたテストパッドと
を備えていることを特徴とするプリント配線板のはんだ接合検査用配線構造。
【請求項２】
前記テストパッドは、前記伝送線路上の前記位置から分岐する伝送遅延時間がａ（ａ≦Ｌｓ−Ｌｔ）である分岐伝送線路を介して前記伝送線路に接続されていることを特徴とする請求項１に記載のプリント配線板のはんだ接合検査用配線構造。
【請求項３】
プリント配線板において、
給電層を実装される電子部品の配置領域の外形形状でくり抜き、給電層のくり抜き側端部から前記電子部品の給電用端子がはんだ接合されるパッド直近のビアの対応する側部までを引き出し配線で接続し、前記ビアをプロービング可能な状態に製造してある
ことを特徴とするプリント配線板のはんだ接合検査用配線構造。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、はんだ接合部を有するプリント配線板のはんだ接合検査用配線構造に関するものである。
【背景技術】
【０００２】
例えば、ＢＧＡ（Ball Grid Array）パッケージを実装したプリント配線板（以降「基板」と称する。）のはんだ接合部は、パッケージと基板との間に隠れるので、パッケージの周囲に配置された外部接続端子であるはんだボール（以降「ピン」と称する。）以外のピンでは、そのはんだ接合の状態を目視で確認することができない。
【０００３】
隠れたはんだ接合部を検査する方法としては、Ｘ線撮影装置による透視映像を用いてはんだ形状を確認する方法の他に、ＴＤＲ（Time Domain Reflectometry：時間領域反射計測装置）を用いて、はんだ接合部につながる基板配線からの反射波の波形計測を行って電気的な接続有無を調べ、はんだ接合の状態を判断する方法が用いられる（例えば特許文献１の図２参照）。
【０００４】
半導体集積回路パッケージの中でも、特にピン数の多いＢＧＡパッケージは、ＧＮＤやＶＣＣ等の給電ピンが複数あるので、ＢＧＡパッケージを実装する基板は、配線引き出しのために、多層の基板を用いる。そして、この多層の基板において、ＧＮＤやＶＣＣ等への給電配線は、ベタ面をなす導体プレーンによる層（以降「給電層」と称する。）で形成される。ＢＧＡパッケージの給電ピンは、通常、はんだ接合される基板のＢＧＡパッドの直近に設けてあるビアで給電層に接続されている（例えば特許文献２の図１参照）。
【０００５】
【特許文献１】特開平９−６１４８６号公報
【特許文献２】特開２００６−３２４４４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ここで、ＴＤＲによるはんだ接合部の電気接続検査は、基板配線にプローブを接触させて行うので、基板配線にプローブ用のテストパッドを設けるか、配線区間内に在るビアやランドをテストパッドとして代用する。しかし、特にピン数の多いＢＧＡパッケージを実装する基板では、全ピンに対する検査のために、ピン数と同数のテストパッドを設けるのは、配置が困難であるだけでなく、ＢＧＡパッケージ実装の本質である基板面積の節約効果が期待できなくなる。そのため、ＢＧＡパッケージを実装する基板では、回路形成における配線引き出しのために、ＢＧＡパッドの直近に設けられるビアをテストパッドとして代用するのが有効である。この場合、プローブは、基板のＢＧＡ実装面と反対面のビアに接触させる。
【０００７】
ところが、ＢＧＡパッケージを実装する基板は、前記したように、ＢＧＡ給電ピンがＢＧＡパッド直近のビアで給電層に接続される構造の多層基板であり、給電配線は伝送路を構成しないベタ面である。そのため、電流経路が不確定である。同時に、複数の給電ピンが給電層によって共通配線されるので、はんだ接合部のインピーダンスは、常に、ほぼゼロとなる。つまり、給電ピンは、接合されていないピンが存在しても、他の接合されているピンによって電気的には短絡されている。したがって、電流経路となる配線区間にプローブを接触させて、インピーダンスの時間変化を計測し接合状態を判断するＴＤＲでは、ＢＧＡパッド直近のビアにプローブを接触させても、はんだ接合部の電気接続検査ができないという問題があった。
【０００８】
この発明は、上記に鑑みてなされたものであり、はんだ接合部を有するプリント配線板において、ＴＤＲを用いて該はんだ接合部の接合状態に応じたインピーダンス差異を計測可能にするはんだ接合部検査用配線構造を得ることを目的とする。
【課題を解決するための手段】
【０００９】
上述した目的を達成するために、この発明は、プリント配線板において、実装される電子部品の給電用端子がはんだ接合されるパッドと給電層との間を接続する伝送遅延時間Ｌｓの伝送線路と、前記伝送線路上の前記パッドからの伝送遅延時間がＬｔ（Ｌｔ≦Ｌｓ／２）である位置に配置されたテストパッドとを備えていることを特徴とする。
【発明の効果】
【００１０】
この発明によれば、はんだ接合によって実装される電子部品における給電用のはんだ接合部への電流経路を確定し、複数の同機能はんだ接合部による電気的な短絡点を時間的に離すことができるので、ＴＤＲを用いて該はんだ接合部の接合状態に応じたインピーダンス差異が計測可能になるという効果を奏する。
【発明を実施するための最良の形態】
【００１１】
以下に図面を参照して、この発明にかかるプリント配線板のはんだ接合部検査用配線構造の好適な実施の形態を詳細に説明する。
【００１２】
実施の形態１．
図１は、この発明の実施の形態１によるプリント配線板のはんだ接合部検査用配線構造の配線条件を説明する配線パターン図である。図１において、符号１は、検査対象の電子部品として、例えば、ＢＧＡパッケージである。符号２と符号５は、それぞれ、基板の実装面に配置されるパッドである。ここでは、ＢＧＡパッケージ１のピンが接合相手なので、パッド２，５は、ＢＧＡパッド２，５と称する。
【００１３】
ＢＧＡパッケージ１の給電ピンには、多数のＶＣＣピン及びＧＮＤピンがある。図１では、代表例として、１つのＶＣＣピン及び１つのＧＮＤピンを取り上げ、１つのＶＣＣピンがＢＧＡパッド２にはんだ接合され、１つのＧＮＤピンがＢＧＡパッド５にはんだ接合される場合を示している。
【００１４】
符号３と符号６は、それぞれ、基板における給電層である。これらの給電層は、導体プレーンによるベタ面を有するベタ層である。図示例では、給電層３はＶＣＣ用であり、給電層６はＧＮＤ用である。
【００１５】
さて、図１（１）（２）に示すように、ＢＧＡパッド２とＶＣＣ給電層３との間を伝送遅延時間がＬｓである伝送線路４で接続し、ＢＧＡパッド５とＧＮＤ給電層６との間を伝送遅延時間がＬｓである伝送線路７で接続する。
【００１６】
また、図１（１）に示すように、プロービング用のテストパッド８，９を伝送線路４，７上にそれぞれ配置する。この場合、ＢＧＡパッド２，５からテストパッド８，９までの伝送遅延時間Ｌｔは、伝送線路４，７での伝送遅延時間Ｌｓの１／２以下とする。
【００１７】
そして、図１（２）に示すように、テストパッド８，９を伝送線路４，７から離れた位置に配置する場合は、テストパッド８，９と伝送線路４，７との間を接続する分岐伝送線路１０，１１での伝送遅延時間ａは、「Ｌｓ−Ｌｔ」以下とする。
【００１８】
多層構成の基板では、各層に各種材質の媒体が用いられるが、同一媒体の中での伝送遅延時間は、距離に正比例するので、伝送線路４，７や分岐伝送線路１０，１１の配線パターンを同一基材で構成した場合、伝送遅延時間Ｌｓ，Ｌｔ，ａは、それぞれ、伝送線路の長さと考えてよい。
【００１９】
これによって、給電層３，６から検査対象のはんだ接合部であるＢＧＡパッド２，５までの電流経路を確定することができる。また、複数の給電ピンがベタ面の給電層によって共通接続されず、その給電層からそれぞれの給電ピンまで伝送遅延時間の異なる伝送線路で接続されるので、複数の同機能給電ピンによる電気的な短絡点を時間的に分離することができる。
【００２０】
実施の形態２．
図２は、この発明の実施の形態２として、図１にて説明する配線条件を満たすはんだ接合部検査用配線構造を有するプリント配線板の具体的な構造例を説明する図である。図２（２）に示す断面図では、基板２０の層構成と、検査対象パッケージであるＢＧＡパッケージ２６の実装状態とが示されている。基板２０は、第３層に給電層２１を有する。なお、給電層２１は、説明の便宜から、ＶＣＣ給電層とＧＮＤ給電層との双方を一緒に示してある。以降、給電層２１は、ＶＣＣ／ＧＮＤベタ層２１と称する。
【００２１】
ＢＧＡパッケージ２６は、信号ピン２３とＶＣＣ／ＧＮＤピン２４とが対応するＢＧＡパッドにはんだ接合される。ＶＣＣ／ＧＮＤピン２４がはんだ接合されるＢＧＡパッド２９の直近にはビア２７が設けられる。符号を付してないが信号ピン２３がはんだ接合されるＢＧＡパッドでも同様である。また、図２（１）に示す上面透視図では、基板２０の第１，第２の層を透かした第３層のＶＣＣ／ＧＮＤベタ層２１と、ＢＧＡパッケージ２６の実装位置直下における配線状態とが示されている。
【００２２】
さて、図２に示すように、ＢＧＡパッケージ２６の実装位置２２直下の給電層（図示例では第３層のＶＣＣ／ＧＮＤベタ層２１）をパッケージ外形形状でくり抜き、ＶＣＣ／ＧＮＤピン２４がはんだ接合されるＢＧＡパッド２９の直近に在るビア２７のＶＣＣ／ＧＮＤベタ層２１に対応する側部と、ＶＣＣ／ＧＮＤベタ層２１のくり抜き側端部とを引き出し配線２５で接続する。そして、ビア２７の下端を、プローブを接触させるテストパッド２８として使用できる形状にしておけば、実質的に図１にて説明した配線条件を満たすはんだ接合部検査用配線構造が構成される。
【００２３】
このように、図１にて説明した配線条件を満たすはんだ接合部検査用配線構造を組み込んだ基板２０では、ＶＣＣ／ＧＮＤベタ層２１から、検査対象のはんだ接合部（ＶＣＣ／ＧＮＤピン２４がはんだ接合されるＢＧＡパッド２９）までの電流経路が確定されているので、テストパッド２８にプローブを接触させてＴＤＲの測定を実施すると、検査対象のはんだ接合部からの反射波形を得ることができる。
【００２４】
このとき、ＶＣＣ／ＧＮＤベタ層２１までの伝送遅延時間によって、複数ある同機能ピンの影響が排除される。その結果、例えば図３に示すように、接合されているピンと接合されていないピンとでインピーダンスの相違を計測でき、接合状態を判断することが可能になる。
【００２５】
図３は、図１にて説明する配線条件を満たすはんだ接合部検査用配線構造を有するプリント配線板においてＴＤＲによる各種のはんだ接合部の電気接続検査を実施した場合のＴＤＲ計測波形を比較して示す波形図である。図３では、接合されているピンの波形３２と接合されていないピンの波形３１とが識別可能に得られることが示されている。接合されているピンの波形３２は既知の波形である。
【００２６】
以上のように、この実施の形態によれば、検査対象に、元々検査可能な信号ピンに給電ピンが加わるので、実質的にＴＤＲによるＢＧＡパッケージの全ピンのはんだ接合検査を実施することが可能となり、Ｘ線撮影装置に対するＴＤＲの利点である低コストでの高速検査が実現できる。
【００２７】
なお、図２では、ピン数の多いＢＧＡパッケージとのはんだ接合部を検査することを目的に、プローブを接触させるテストパッドをビア２７で代用する構成例を示したが、テストパッドが予め設けられている場合や、基板２０の表層に給電層が設けられている場合でも、図１にて説明した配線条件で、引き出し配線とテストパッドとを形成すれば、同様に給電ピンの検査が可能である。
【００２８】
また、以上に示した実施の形態では、ＢＧＡパッケージを実装する基板に組み込んだはんだ接合部検査用配線構造の構成例を説明したが、半導体集積回路パッケージ以外の他のはんだ接合の検査にも利用できることはいうまでもない。
【産業上の利用可能性】
【００２９】
以上のように、この発明にかかるプリント配線板のはんだ接合部検査用配線構造は、はんだ接合部を有するプリント配線板において、ＴＤＲを用いて該はんだ接合部の接合状態に応じたインピーダンス差異を計測可能にするはんだ接合部検査用配線構造として有用であり、特に、ピン数の多い半導体集積回路パッケージとのはんだ接合部を検査するのに適している。
【図面の簡単な説明】
【００３０】
【図１】この発明の実施の形態１によるプリント配線板のはんだ接合部検査用配線構造の配線条件を説明する配線パターン図である。
【図２】この発明の実施の形態２として、図１にて説明する配線条件を満たすはんだ接合部検査用配線構造を有するプリント配線板の具体的な構造例を説明する図である。
【図３】図１にて説明する配線条件を満たすはんだ接合部検査用配線構造を有するプリント配線板においてＴＤＲによる各種のはんだ接合部の電気接続検査を実施した場合のＴＤＲ計測波形を比較して示す波形図である。
【符号の説明】
【００３１】
１  検査対象の電子部品（ＢＧＡパッケージ）
２，５，２９  パッド（ＢＧＡパッド）
３  ＶＣＣ給電層
４，７  伝送線路
６  ＧＮＤ給電層
８，９  テストパッド
１０，１１  分岐伝送線路
２０  プリント配線板（基板）
２１  給電層（ＶＣＣ／ＧＮＤベタ層）
２２  ＢＧＡパッケージの実装位置
２３  信号ピン
２４  ＶＣＣ／ＧＮＤピン
２５  引き出し配線
２６  検査対象パッケージ（ＢＧＡパッケージ）
２７  ビア
２８  ビア２７の下端に形成したテストパッド
【図１】
2010093207.tif 000003
【図２】
2010093207.tif 000004
【図３】
2010093207.tif 000005