(57)【要約】【課題】回路規模をいたずらに増大させたり定常的な処理を増加させたりすること無く消費電力を削減して省電力化に貢献するとともに、省電力への移行や省電力からの復帰がスムーズに行えるようにする。【解決手段】装置全体の統括制御を行うＣＰＵ１１とＣＰＵ１１よりも消費電力の少ないＣＰＵ２０ａとを備えたプリンターコントローラーに、セルフリフレッシュモードを有するＲＡＭ１２と、省電力状態への移行命令を入力されると、ＣＰＵ１１を省電力状態から復帰するために必要な情報をＳＲＡＭ２０ｂに記憶させ且つＲＡＭ１２をセルフリフレッシュモードに移行させ、その後ＣＰＵ１１への給電を停止する副制御部Ｍ２を備えさせる。【選択図】図２
2010194811.tif 000002
【特許請求の範囲】
【請求項１】
装置全体の統括制御を行う第１の演算処理装置と該第１の演算処理装置よりも消費電力の少ない第２の演算処理装置とを備えた印刷装置用コントローラーであって、
セルフリフレッシュモードを有するＲＡＭ（Random Access Memory）と、
処理主体が上記第１の演算処理装置である主制御部と、
処理主体が前記第２の演算処理装置である副制御部とを備え、
前記主制御部は、省電力状態への移行命令を入力されると、前記第１の演算処理装置を前記省電力状態から復帰するために必要な情報を記憶部に記憶させ、その後前記ＲＡＭを前記セルフリフレッシュモードに移行させ、
その後前記副制御部は、前記第１の演算処理装置の電源をオフすることを特徴とする印刷装置用コントローラー。
【請求項２】
前記副制御部が前記第１の演算処理装置の電源をオフする前に前記ＲＡＭの制御回路を省電力状態から復帰するために必要な情報を前記主制御部が前記記憶部に記憶させ、
その後前記副制御部が前記ＲＡＭを制御する回路の電源をオフする請求項１に記載の印刷装置用コントローラー。
【請求項３】
装置全体の統括制御を行う第１の演算処理装置と該第１の演算処理装置よりも消費電力の少ない第２の演算処理装置とを備えた印刷装置用コントローラーであって、
セルフリフレッシュモードを有するＲＡＭ（Random Access Memory）と、
処理主体が前記第２の演算処理装置である副制御部とを備え、
上記副制御部は、省電力状態への移行命令を入力されると、前記第１の演算処理装置を省電力状態から復帰するために必要な情報を記憶部に記憶させ且つ前記ＲＡＭを前記セルフリフレッシュモードに移行させ、その後前記第１の演算処理装置の電源をオフすることを特徴とする印刷装置用コントローラー。
【請求項４】
前記副制御部は、前記ＲＡＭの制御回路を省電力状態から復帰するために必要な情報を前記記憶部に記憶させ、その後前記ＲＡＭを制御する回路の電源をオフする請求項３に記載の印刷装置用コントローラー。
【請求項５】
前記副制御部は、前記省電力状態からの復帰命令を入力されると、前記制御回路と前記第１の演算処理装置の電源をオンし、その後前記第１の演算処理装置を前記省電力状態から復帰するために必要な情報を前記記憶部から前記第１の演算処理装置にリストアし且つ前記制御回路を前記省電力状態から復帰するために必要な情報を前記記憶部から前記制御回路にリストアし、その後前記ＲＡＭを通常のリフレッシュモードに移行させる請求項２又は請求項４の何れか一項に記載の印刷装置用コントローラー。
【請求項６】
前記復帰命令は、本印刷装置用コントローラーに対して入力された処理要求であり、
前記主制御部は、前記副制御部が前記ＲＡＭを通常のリフレッシュモードに移行させた後、前記処理要求に応じた処理を実行する請求項５に記載の印刷装置用コントローラー。
【請求項７】
前記第２の演算処理装置と前記記憶部は、本印刷装置用コントローラーにおいて前記処理要求を受付けるインターフェース回路内に配置される請求項６に記載の印刷装置用コントローラー。
【請求項８】
前記副制御部は、前記第１の演算処理装置を前記省電力状態から復帰するために必要な情報が前記記憶部に記憶された後、前記第１の演算処理装置の電源がオフされる前に前記第１の演算処理装置をリセットする請求項１〜請求項７の何れか１項に記載の印刷装置用コントローラー。
【請求項９】
前記ＲＡＭは、所定の端子をローレベルにすることにより前記セルフリフレッシュモードに移行され、前記所定の端子をハイレベルにすることにより前記通常のリフレッシュモードに移行され、前記所定の端子にプルダウン抵抗が接続されている請求項１〜請求項８の何れか１項に記載の印刷装置用コントローラー。
【請求項１０】
装置全体の統括制御を行う第１の演算処理装置と該第１の演算処理装置よりも消費電力の少ない第２の演算処理装置とを備えた印刷装置であって、
セルフリフレッシュモードを有するＲＡＭ（Random Access Memory）と、
処理主体が上記第１の演算処理装置である主制御部と、
処理主体が前記第２の演算処理装置である副制御部とを備え、
上記主制御部は、省電力状態への移行命令を入力されると、前記第１の演算処理装置を前記省電力状態から復帰するために必要な情報を記憶部に記憶させ、その後前記ＲＡＭを前記セルフリフレッシュモードに移行させ、
その後前記副制御部は、前記第１の演算処理装置の電源をオフすることを特徴とする印刷装置。     
【請求項１１】
装置全体の統括制御を行う第１の演算処理装置と該第１の演算処理装置よりも消費電力の少ない第２の演算処理装置とを備えた印刷装置であって、
セルフリフレッシュモードを有するＲＡＭ（Random Access Memory）と、
処理主体が前記第２の演算処理装置である副制御部とを備え、
上記副制御部は、省電力状態への移行命令を入力されると、前記第１の演算処理装置を省電力状態から復帰するために必要な情報を記憶部に記憶させ且つ前記ＲＡＭを前記セルフリフレッシュモードに移行させ、その後前記第１の演算処理装置の電源をオフすることを特徴とする印刷装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、印刷装置用コントローラーおよび印刷装置に関し、特に、装置全体の統括制御を行う第１の演算処理装置と該第１の演算処理装置よりも消費電力の少ない第２の演算処理装置とを備えた印刷装置用コントローラーおよび印刷装置に関する。
【背景技術】
【０００２】
エコロジーの観点から省電力に対する要望は年々高まっており、印刷装置等のプリンターも例外ではない。従来のようにＣＰＵ等の主要な制御回路部分には通電しつつその他の周辺素子への給電を停止するタイプの省電力モードであれば復帰は容易であったが、さらなる省電力を推進するには主要な制御回路部分での省電力も視野に入れることになる。しかしながら、主要な制御回路への給電を停止すると、例えばＣＰＵ等の演算回路のキャッシュに記憶された情報や各素子を制御するための集積回路のレジスターに記憶された設定値等が失われてしまい、省電力モードからの復帰に時間がかかるという課題が発生する。
【０００３】
前記課題に対応するために、ＣＰＵのキャッシュや各モジュールのレジスターに記憶された設定値を保持するための工夫が行われている。例えば、特許文献１には、省電力モードに移行する前の通常モードでの動作中に、予めＲＯＭに記憶されているオペレーティングシステムや基本アプリケーションプログラムの一部もしくは全部を、電源を落とさない外部ＲＡＭにコピーしておき、省電力モードから復帰処理では外部ＲＡＭからコードやデーターを読み出して実行することについて記載されている。
【０００４】
また、例えば、特許文献２には、半導体集積回路を内部ロジックブロックと入出力パッドセルブロックとに分けておき、内部ロジックブロックのＤフリップフロップの状態を入出力パッドセルブロックのＲＳラッチに常時リンクさせ、省電力時に内部ロジックブロックの電源供給を停止しても入出力パッドセルブロックにＤフリップフロップの状態を保存することについて記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−１１２７１８号公報
【特許文献２】特開２００３−１２２４６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述した特許文献１や特許文献２の技術では省電力からの復帰に必要な情報を常にバックアップするようになっている。いつでも省電力モードに移行可能である点においてこれらの技術は有効ではあるが、バックアップのための処理が定常的に増えたり、バックアップのための記憶媒体を別途用意したりする必要が発生し、回路変更や回路規模の増大、増加された処理に主要な演算処理が圧迫されないように処理能力を向上させる等、コストアップが避けられない。
【０００７】
本発明は、前記課題に鑑みてなされたもので、回路規模をいたずらに増大させたり定常的な処理を増加させたりすること無く消費電力を削減して省電力化に貢献するとともに、省電力への移行や省電力からの復帰がスムーズに行える印刷装置用コントローラーおよび印刷装置の提供を目的とする。
【課題を解決するための手段】
【０００８】
前記課題を解決するために、本発明の印刷装置用コントローラーは、装置全体の統括制御を行う第１の演算処理装置と該第１の演算処理装置よりも消費電力の少ない第２の演算処理装置とを備えるとともに、セルフリフレッシュモードを有するＲＡＭと、処理主体が上記第１の演算処理装置である主制御部と、処理主体が前記第２の演算処理装置である副制御部とを備えるように構成してある。
前記主制御部は、省電力状態への移行命令を入力されると、前記第１の演算処理装置を前記省電力状態から復帰するために必要な情報を記憶部に記憶させ、その後前記ＲＡＭを前記セルフリフレッシュモードに移行させる。その後、前記主制御部から処理を受けついだ前記副制御部は、前記第１の演算処理装置の電源をオフする。すなわち、省電力状態への移行を途中まで前記主制御部が制御し、途中から前記副制御部が制御を引き継ぐ。
この構成では、前記第１の演算処理装置と前記第１の演算処理装置のいずれでも実行可能な処理を処理能力の高い前記第１の演算処理装置で実行し、前記第１の演算処理装置自体の電源オフ等のように前記第１の演算処理装置では実行が難しい処理を前記第２の演算処理装置で実行するので、前記第１の演算処理装置を最大限有効利用しており、前記第２の演算処理装置に高い処理能力が要求されずに済む。
なお、省電力状態から復帰するために必要な情報とは、前記第１の演算処理装置が起動した後に行った演算結果や外部との通信結果に相当する情報であり、一旦消去すると、前記第１の演算処理装置において実行されるプログラムでは復旧が困難であったり省電力状態に移行する前の状態に復旧するために大幅な時間的ロスが発生したりする情報である。言い換えると、前記印刷装置用コントローラーの起動状態から変更された情報である。
以上の構成を採用することにより、回路規模をいたずらに増大させたり定常的な処理を増加させたりすること無く従来よりも高い省電力を実現するとともに、前記第１の演算処理装置へ前記省電力状態から復帰するために必要な情報を書き戻して前記ＲＡＭのリフレッシュモードを変更するのみで省電力からスムーズに復帰できるようになる。
【０００９】
更に消費電力を削減した省電力状態を実現可能な本発明の選択的な一態様として、前記副制御部は前記ＲＡＭの制御回路の電源もオフしてもよい。
この場合、前記副制御部が前記第１の演算処理装置の電源をオフする前に前記ＲＡＭの制御回路を省電力状態から復帰するために必要な情報を前記主制御部が前記記憶部に記憶させ、その後前記副制御部が前記ＲＡＭを制御する回路の電源をオフする。よって従来よりも高い省電力状態を実現可能となる。
なお、前記ＲＡＭの制御回路の省電力状態から復帰するために必要な情報も第１の演算処理装置と同様であり、前記ＲＡＭの制御回路が起動した後に行った演算結果や外部との通信結果に相当する情報であり、一旦消去すると復旧が困難であったり省電力状態に移行する前の状態に復旧するために大幅な時間的ロスが発生したりする情報である。
【００１０】
また、本発明の他の態様として、本発明の印刷装置用コントローラーは、装置全体の統括制御を行う第１の演算処理装置と該第１の演算処理装置よりも消費電力の少ない第２の演算処理装置とを備えるとともに、セルフリフレッシュモードを有するＲＡＭと、処理主体が前記第２の演算処理装置である副制御部とを備える構成としてある。
前記副制御部は、省電力状態への移行命令を入力されると、前記第１の演算処理装置を省電力状態から復帰するために必要な情報を記憶部に記憶させ且つ前記ＲＡＭを前記セルフリフレッシュモードに移行させ、その後前記第１の演算処理装置の電源をオフする。すなわち前記第１の演算処理装置に記憶されている主要な情報を前記記憶部にバックアップし、更に現在前記ＲＡＭに記憶されているデーターを外部からのリフレッシュ制御無しで維持出来る状態にした上で、前記第１の演算処理装置の電源をオフする。
以上の構成を採用することにより、回路規模をいたずらに増大させたり定常的な処理を増加させたりすること無く従来よりも高い省電力を実現するとともに、前記第１の演算処理装置へ前記省電力状態から復帰するために必要な情報を書き戻して前記ＲＡＭのリフレッシュモードを変更するのみで省電力からスムーズに復帰できるようになる。
【００１１】
また前記他の態様において更に消費電力を削減した省電力状態を実現可能な本発明の選択的な一態様として、前記副制御部は前記ＲＡＭの制御回路の電源もオフしてもよい。
この場合、前記副制御部は、前記ＲＡＭの制御回路を省電力状態から復帰するために必要な情報を前記記憶部に記憶させ、その後前記ＲＡＭを制御する回路の電源をオフする。よって従来よりも高い省電力状態を実現可能となる。
なお、この構成において、前記第１の演算処理装置を前記省電力状態から復帰するために必要な情報を前記記憶部に記憶させる制御と、前記ＲＡＭの制御回路を前記省電力状態から復帰するために必要な情報を前記記憶部に記憶させる制御と、前記ＲＡＭを前記セルフリフレッシュモードに移行させる制御とのシーケンスは順不同に実行可能なので、各々の制御の完了を待たずに他の制御を実行すれば省電力状態への移行を高速に実行できる可能性がある。
【００１２】
以上のようにして移行した省電力状態から復帰する際のシーケンスの選択的な一態様として、前記副制御部は、前記省電力状態からの復帰命令を入力されると、前記制御回路と前記第１の演算処理装置の電源をオンし、その後前記第１の演算処理装置を前記省電力状態から復帰するために必要な情報を前記記憶部から前記第１の演算処理装置にリストアし且つ前記制御回路を前記省電力状態から復帰するために必要な情報を前記記憶部から前記制御回路にリストアし、その後前記ＲＡＭを通常のリフレッシュモードに移行させる構成としてもよい。
以上のシーケンスで省電力状態からの復帰を行うことにより、従来よりも高い省電力状態を実現しつつ省電力状態からの復帰がスムーズに行える。
【００１３】
省電力状態からの復帰命令の選択的な一態様として、前記復帰命令は本印刷装置用コントローラーに対して入力された処理要求であってもよい。この場合、前記主制御部は、前記副制御部が前記ＲＡＭを通常のリフレッシュモードに移行させた後、前記処理要求に応じた処理を実行する。すなわち省電力状態からの復帰が必要な処理を省電力状態からの復帰のトリガーとすることにより省電力状態からの復帰が効率的に行える。
【００１４】
電源制御や前記副制御部によって実行される制御が実現しやすい本発明の選択的な一態様として、前記第２の演算処理装置と前記記憶部は、本印刷装置用コントローラーにおいて前記処理要求を受付けるインターフェース回路内に配置されていてもよい。本発明の省電力状態において、前記処理要求を復帰命令とするためには印刷装置用コントローラーの外部から入力される処理要求を受付けるインターフェース回路には給電を継続する必要がある。また、前記副制御部を構成する前記第２の演算処理装置や前記記憶部にも給電を継続する必要がある。よって、前記第２の演算処理装置や前記記憶部を前記インターフェース回路内に配置すれば、このインターフェース回路への給電を継続するだけで電源制御が可能であり、前記副制御部の制御を容易に実現できる。
【００１５】
また上述した省電力状態を実現する際に、前記第１の演算処理装置や印刷装置用コントローラーを構成する各回路で異常動作等が発生する可能性を極力低減するための本発明の選択的な一態様として、前記第１の演算処理装置をリセットしてから省電力状態に移行するようにしてもよい。
この場合、前記副制御部は、前記第１の演算処理装置を前記省電力状態から復帰するために必要な情報が前記記憶部に記憶された後、前記第１の演算処理装置の電源がオフされる前に前記第１の演算処理装置をリセットする。
すなわち、主制御部と副制御部の協動で本発明の省電力状態への移行を実現する場合には、上記主制御部が前記第１の演算処理装置を前記省電力状態から復帰するために必要な情報を記憶部に記憶させ且つ前記ＲＡＭを前記セルフリフレッシュモードに移行させ前記第１の演算処理装置を省電力状態から復帰するために必要な情報を記憶部に記憶させた後、前記副制御部が前記第１の演算処理装置をリセットし、前記副制御部が前記第１の演算処理装置の電源をオフする。
また、副制御部が本発明を省電力状態への移行を実現する場合には、上記副制御部が前記第１の演算処理装置を前記省電力状態から復帰するために必要な情報を記憶部に記憶させ且つ前記ＲＡＭを前記セルフリフレッシュモードに移行させ前記第１の演算処理装置を省電力状態から復帰するために必要な情報を記憶部に記憶させた後、前記副制御部が前記第１の演算処理装置をリセットし、前記副制御部が前記第１の演算処理装置の電源をオフする。
いずれにしても前記第１の演算処理装置はリセットされてから電源オフされるので異常動作する畏れがなく、本発明の印刷装置用コントローラーは上述した省電力状態へスムーズに移行できる。
【００１６】
前記ＲＡＭのセルフリフレッシュモードへの移行に関する本発明の選択的な一態様として、前記ＲＡＭの所定の端子にプルダウン抵抗を接続してもよい。この場合、前記ＲＡＭは、所定の端子をローレベルにすることにより前記セルフリフレッシュモードに移行され、前記所定の端子をハイレベルにすることにより前記通常のリフレッシュモードに移行される。例えば、上述した省電力状態への移行シーケンスでは前記ＲＡＭをセルフリフレッシュモードへ移行させた後で前記ＲＡＭの制御回路の電源をオフするようになっているが、この電源オフによるノイズが前記所定の端子へ入力される可能性がある。そこで前記所定の端子をプルダウンすることによりノイズの影響を受けにくくし、省電力状態への移行をスムーズにする。無論、前記プルダウン抵抗は、他の要因で所定の端子へ入力されるノイズについても抑制する作用がある。
【００１７】
上述した印刷装置用コントローラーは、印刷装置等の他の機器に組み込まれた状態で実施されたり他の方法とともに実施されたりする等の各種の態様を含む。また、本発明は前記印刷装置用コントローラーを組み込まれた印刷装置を備えた印刷システム、前記印刷装置用コントローラーの構成に対応した工程を有する制御方法、前記印刷装置用コントローラーの構成に対応した機能をコンピューターに実現させるプログラム、該プログラムを記録したコンピューター読み取り可能な記録媒体、等としても実現可能である。これら印刷システム、印刷装置用コントローラー制御方法、印刷装置用コントローラー制御プログラム、該プログラムを記録した媒体、の発明も、上述した作用、効果を奏する。むろん、請求項２〜８に記載した構成も、前記印刷装置や前記システムや前記方法や前記プログラムや前記記録媒体に適用可能である。
【図面の簡単な説明】
【００１８】
【図１】本発明の一実施形態のハードウェア構成を示すブロック構成図である。
【図２】本発明の一実施形態のソフトウェア構成を示すブロック構成図である。
【図３】省電力処理のフローチャートである。
【図４】省電力処理のフローチャートである。
【図５】省電力処理において発生する信号のタイミングチャートである。
【図６】省電力処理の変形例のフローチャートである。
【発明を実施するための形態】
【００１９】
以下、下記の順序に従って本発明の実施形態を説明する。
（１）本発明の構成：
（１−１）ハードウェア構成：
（１−２）ソフトウェア構成：
（２）省電力処理：
（３）変形例：
（４）まとめ：
【００２０】
（１）本発明の構成： 
（１−１）ハードウェア構成 
図１は、本発明の一実施形態のハードウェア構成を示すブロック構成図である。同図に示す実施形態では、プリンター１００が印刷装置を構成し、プリンターコントローラーが印刷装置用コントローラーを構成する。なお、図１に示すプリンター１００は原稿面の画像情報を取得するスキャナ部４０を備えることによりスキャナ機能やコピー機能を実現する、いわゆる複合機として記載してあるが、スキャナ機能やコピー機能については後述の省電力状態からの復帰トリガーを説明する為に記載したものであり本発明の必須構成ではない。
【００２１】
図１に示すように、プリンター１００はメモリーＡＳＩＣ（Application Specific Integrated Circuit）１０とＩ／Ｏ ＡＳＩＣ（Input/Output Application Specific Integrated Circuit）２０を備えている。メモリーＡＳＩＣ１０には、ＣＰＵ１１、ＲＡＭ１２、ＲＯＭ１３が接続されている。メモリーＡＳＩＣ１０には印刷エンジン３０が接続されており、メモリーＡＳＩＣ１０は入力された印刷データーを印刷エンジン３０が解釈可能なデーター（例えばＰＷＭデーター等）に変換して印刷エンジン３０に出力する。すると印刷エンジン３０は印刷データーに従って不図示のトナーカートリッジ、感光体ドラム、レーザー光照射機構、紙送り機構、給排紙機構等を制御してレーザー方式の印字処理を行う。なお、各部１０〜１３，２０，３０，４０には、電源制御回路１５にて制御される電源回路から電源が供給されている。
【００２２】
プリンター１００はＣＰＵ１１の制御に従ってＲＯＭ１３に記録されたファームウェア等のプログラムデーターを適宜ＲＡＭ１２に展開しつつ、該プログラムデーターに基づいた演算処理をＣＰＵ１１が実行することにより、プリンター１００としての機能を実現する。すなわちＲＡＭ１２は、プリンター１００を制御する際のワークエリアとして利用される。ＣＰＵ１１はプログラムを実行する際に、ＲＡＭ１２に展開された命令を順次命令フェッチユニットにフェッチしつつ、ＲＡＭ１２よりも高速な読み書きが可能なキャッシュメモリーにデーターをキャッシュする。ＣＰＵ１１は、少なくともキャッシュメモリーと所定の演算命令とデーター入力を受付けて整数演算や浮動小数点演算等の演算を行う演算処理部を備えていればよく、チップセット等の集積回路として単体で構成されていてもよいし、他の集積回路の一部にモジュール化されていてもよい。なお、後述するようにＣＰＵ１１の電源は、他の部分とは独立してオン／オフ制御可能になっている。このＣＰＵ１１は本実施形態において第１の演算処理装置を構成する。
【００２３】
ＲＡＭ１２はクロック信号（ＣＬＫ）を入力される端子Ａ、アドレス信号（ＡＤＲ）を入力される端子Ｂ、コマンド信号（ＣＭＤ）を入力される端子Ｃ、データーストローブ信号（ＤＱＳ）を入力される端子Ｄ、読み出しデーター（ＤＱ）が入力される端子Ｅ、データーマスク信号（ＤＭ）が入力される端子Ｆ、クロックイネーブル信号（ＣＫＥ）が入力される端子Ｇを備えている。ＲＡＭ１２は、端子Ｇの電圧がハイレベル（「High」）のときに通常のリフレッシュモードになり、ローレベル（「Low」）になるとセルフリフレッシュモードとなる。
【００２４】
端子Ｇにはプルダウン抵抗が接続されている。従って、端子Ｇに「Low」が入力されているとき、多少のノイズが端子Ｇのラインに重畳されても「Low」が維持される。なお、本実施形態とは逆に、ＲＡＭ１２が端子Ｇが「Low」のときに通常のリフレッシュモードとなり、端子Ｇが「High」になるとセルフリフレッシュモードになるのであれば、端子Ｇにプルアップ抵抗を接続するとよい。すなわちリフレッシュモード時の端子Ｇの信号レベルを維持するようなバイアスをかけることにより、後述の省電力処理においてメモリーＡＳＩＣ１０の電源をオフする際のノイズ等が端子Ｇのラインに侵入しても、端子Ｇのレベルが変動しにくいのでリフレッシュモードが誤って解除されにくくなっている。本実施形態においてはこの端子Ｇが所定の端子を構成する。
【００２５】
通常のリフレッシュモードでは、ＲＡＭ１２はメモリーＡＳＩＣ１０のメモリー制御回路１０ｃの制御に従ってリフレッシュ動作を行う。このときＲＡＭ１２は不図示の内部クロック生成回路にて内部クロックを生成し、不図示のＤＬＬ（Delay Locked Loop）回路で外部クロックと内部クロックの誤差を補正して両クロックを同期させている。一方、セルフリフレッシュモードにおいてＲＡＭ１２は内部クロック生成回路を停止し、内部のリフレッシュカウンタを用いて自動的にリフレッシュ動作を実行する。この間、ＤＬＬ回路は不要なので停止されており、内部クロック生成回路とＤＬＬ回路の分だけ電力消費が少なくなる。
【００２６】
メモリーＡＳＩＣ１０は、ＲＡＭ１２の制御を行うメモリー制御回路１０ｃに加えて、Ｉ／Ｏ ＡＳＩＣ制御回路１０ｂ、画像処理回路１０ｄ、ＣＰＵ制御回路１０ａを備えている。
ＣＰＵ制御回路１０ａはＣＰＵ１１と接続されており、ＣＰＵ１１とメモリーＡＳＩＣ１０との間で信号変換を行うためのインターフェースとして機能する。
【００２７】
メモリー制御回路１０ｃにはＲＡＭ１１が接続されており、ＲＡＭ１２のデコード範囲情報、ＲＡＭ１２のシングルリードとバーストリードの遅延タイミング情報（Ｗａｉｔ数）、ＲＡＭ１２のリフレッシュ間隔情報等をレジスター値として保持しており、これらのレジスター値を利用しつつＲＡＭ１２とメモリーＡＳＩＣ１０との間で信号変換を行うためのインターフェースとして機能する。このメモリー制御回路１０ｃが本発明のＲＡＭを制御する回路に相当し、「メモリーＡＳＩＣ１０の電源をオフすること」が本発明の「ＲＡＭを制御する回路の電源をオフすること」に相当する。
【００２８】
Ｉ／Ｏ ＡＳＩＣ制御回路１０ｂはＩ／Ｏ ＡＳＩＣ２０と接続されており、Ｉ／Ｏ ＡＳＩＣ２０から入力される印刷データーをＤＭＡ制御回路１０ｅに供給する。Ｉ／Ｏ ＡＳＩＣ２０はコンピューター２００等の外部装置からの印刷データーを受信するための通信インターフェースであり、例えばＵＳＢ（Universal Serial Bus）規格に準じたインターフェースやＬＡＮ（Local Area Network）に接続するためのインターフェース等である。Ｉ／Ｏ ＡＳＩＣ２０は印刷データーを受信するとＩ／Ｏ ＡＳＩＣ制御回路１０ｂに印刷データーを出力する。
【００２９】
Ｉ／Ｏ ＡＳＩＣ２０はＣＰＵ２０ａとＳＲＡＭ（Static Random Access Memory）２０ｂを備えた集積回路である。このＩ／Ｏ ＡＳＩＣ２０が本実施形態におけるインターフェース回路を構成し、ＳＲＡＭ２０ｂが本実施形態における記憶部を構成する。Ｉ／Ｏ ＡＳＩＣ２０はＣＰＵ１１と通信可能に接続されており、ＣＰＵ２０ａがＣＰＵ１１の内部レジスターやキャッシュメモリーに対してアクセスできるようになっている。従って、ＣＰＵ２０ａはメモリーＡＳＩＣ１０を介さずに、ＣＰＵ１１のレジスター値やキャッシュメモリーを自らのＳＲＡＭ２０ｂに退避させたり、ＣＰＵ１１のレジスターやキャッシュメモリーに書き戻したりすることができる。また、ＣＰＵ１１をリセットさせることが可能である。例えば、ＣＰＵ２０ａはＣＰＵ１１の所定レジスター（以下、リセットレジスターと記載する。）に「１」を書き込むことでＣＰＵ１１をリセットさせ、リセットレジスターに「０」を書き込むことでＣＰＵ１１のリセットを解除できる。
【００３０】
またＩ／Ｏ ＡＳＩＣ２０にはＣＰＵ１１やＣＰＵ２０ａで実行されるファームウェアＦＷが記憶されたＲＯＭ１３が接続されている。なお、ＣＰＵ１１はＲＯＭ１３のファームウェアをＲＡＭ１２に展開させる際は、Ｉ／Ｏ ＡＳＩＣ２０とメモリーＡＳＩＣ１０を介して行うことになる。無論、ＣＰＵ１１にて実行されるファームウェアを記憶するためのＲＯＭを別途設けて、このＲＯＭをメモリーＡＳＩＣ１０に接続してもよい。メモリーＡＳＩＣ１０にＲＯＭを接続するのであれば、メモリー制御回路１０ｃがこのＲＯＭのデコード範囲情報やシングルリードとバーストリードの遅延タイミング情報をレジスター値として保持して制御することができる。この場合、このＲＯＭのレジスター値も後述の「省電力復帰時必要情報」に含めることができる。
【００３１】
以上のようにＩ／Ｏ ＡＳＩＣ２０がプログラム実行環境を備えているので、Ｉ／Ｏ ＡＳＩＣ２０を利用して後述の省電力処理を容易に実現できる。ＣＰＵ２０ａが本実施形態において第２の演算処理装置を構成し、ＳＲＡＭ２０ｂが記憶部を構成する。ただし本発明の記憶部はＳＲＡＭ２０ｂに限定されるものではなく、省電力状態においてもデーターを保持可能な記憶媒体であればよく、Ｉ／Ｏ ＡＳＩＣ２０の外部に接続された記憶媒体であってもよいし、Ｉ／Ｏ ＡＳＩＣ２０に外部記憶装置を接続してこの外部記憶装置を利用してもよい。また本発明の第２の演算処理装置としては、所定の演算命令とデーター入力を受付けて整数演算や浮動小数点演算等の演算を行う演算処理部を備えていればよく、チップセット等の集積回路として単体で構成されていてもよいし、本実施形態のように他の集積回路の一部にモジュール化されていてもよい。
【００３２】
ＣＰＵ１１が装置全体の統括制御を行うのに対し、ＣＰＵ２０ａはＩ／Ｏ ＡＳＩＣ２０にプリンター１００の外部から入力される信号や印刷データーを監視したりメモリーＡＳＩＣ１０へこれらを中継したりする処理を行う。従って、演算能力やキャッシュメモリー等の性能においてＣＰＵ２０ａはＣＰＵ１１よりも低いもので十分であり、ＣＰＵ２０ａにはＣＰＵ１１よりも消費電力が少ないＣＰＵが採用されている。
【００３３】
また、ＣＰＵ２０ａは電源制御回路１５によって制御される電源回路の給電対象を選択する制御が可能である。電源回路の給電ラインは、少なくともＣＰＵ１１とメモリーＡＳＩＣ１０に対する給電ラインがそれぞれ独立してオン／オフ制御可能である。従って、ＣＰＵ２０ａは電源制御回路１５を制御してＣＰＵ１１のみ電源オフしたり、メモリーＡＳＩＣ１０のみ電源オフしたりすることができる。無論、その他の各部１２〜１４，２０，３０，４０に対する給電ラインもそれぞれ独立していてもよい。またＣＰＵ１１も、ＣＰＵ２０ａと同様に電源制御回路１５を制御して各部に対する給電ラインを制御して、ＣＰＵ２０ａは電源制御回路１５を制御してＣＰＵ１１のみ電源オフしたり、メモリーＡＳＩＣ１０のみ電源オフしたりすることが可能である。
【００３４】
また、電源制御回路１５によって制御される電源回路の給電対象のうち、省電力状態において給電を停止するＣＰＵ１１とメモリーＡＳＩＣ１０に対する給電ラインと、省電力状態においても給電を継続すべきＩ／Ｏ ＡＳＩＣ２０とは、給電ラインが独立している。このように、省電力状態において給電を継続すべき第２の演算処理装置としてのＣＰＵ２０ａや記憶部としてのＳＲＡＭ２０ｂをＩ／Ｏ ＡＳＩＣ２０として集積しているので、電源制御が容易になっている。
【００３５】
ＤＭＡ制御回路１０ｅは、コンピューター２００等から送信された印刷データーをＩ／Ｏ ＡＳＩＣ２０とＩ／Ｏ ＡＳＩＣ制御回路１０ｂを介して受信してＲＡＭ１２に記憶する。また、ＤＭＡ制御回路１０ｅはＲＡＭ１２の印刷データーをＣＰＵ１１の制御に従って１ページ分ずつ取得して画像処理回路１０ｄに供給する。
【００３６】
画像処理回路１０ｄは、印刷エンジン３０が解釈可能な印刷データーを生成する。画像処理回路１０ｄは、例えば、コンピューター２００が生成した印刷データーに基づき必要に応じて言語解釈部に印刷データーの印刷ジョブ言語を解釈させながら各画素がＲＧＢ各色の階調値で表現されたビットマップ画像データーを生成し、必要に応じて解像度変換処理を行いつつ、色変換処理（例えば、ＲＧＢ色空間からＣＭＹＫ色空間への色変換等）とハーフトーン処理とラスタライズ処理を行ってＣＭＹＫ各プレーンの画像データーを印刷データーとして生成し、生成した印刷データーを、順次、印刷エンジン２０に送信する。すると印刷エンジン２０は、印刷データーに従ってトナーカートリッジ、感光体ドラム、レーザー光照射機構、紙送り機構、給排紙機構等を制御して、レーザー方式の印字処理を行う。
【００３７】
（１−２）ソフトウェア構成： 
図２は本発明の一実施形態としてのプリンターコントローラーにおいてファームウェアを実行することにより実現されるソフトウェア構成を示すブロック構成図である。同図に示すように、プリンターコントローラーにて実行されるファームウェアは省電力モジュールＭを備える。この省電力モジュールＭは、上述したＣＰＵ１１とＣＰＵ２０ａの双方で実行されるプログラムの協動にて実現されてもよいし、ＣＰＵ２０ａで実行されるプログラムにて実現されてもよい。前者であれば後述の省電力処理に相当する処理が実行され、後者であれば後述の変形例に相当する処理が実行される。なお本実施形態においては、省電力モジュールＭのうち、ＣＰＵ１１が演算処理の主体となるものを主制御部Ｍ１とし、ＣＰＵ２０ａが演算処理の主体となるものを副制御部Ｍ２としてある。
【００３８】
（２）省電力処理： 
図３，４は省電力モジュールＭの主制御部Ｍ１と副制御部Ｍ２が協動して実行する省電力処理のフローチャート、図５は省電力処理において発生する信号のタイミングチャートである。本実施形態にかかる省電力処理はプリンター１００が起動している間は繰り返し実行されている。
【００３９】
ステップＳ１００において（以下、「ステップ」の記載を省略する。）、主制御部Ｍ１は省電力状態への移行命令を受付けたか否かを判断する。移行命令の発生タイミングは予めプログラム中に設定することにより様々な態様を採用可能である。例えば、クロック信号等をカウントすることにより所定時間ユーザーの操作が無かったこと、パネル操作で省電力状態への移行指示が行われたこと、等が採用可能である。主制御部Ｍ１は、前記移行命令を受付けた場合はＳ１０５に進み、前記移行命令を受付けていない場合はＳ１００の判断を繰り返す。
【００４０】
Ｓ１０５において、主制御部Ｍ１はメモリーＡＳＩＣ１０に記憶されている省電力から復帰するために必要な情報（以下、「省電力復帰時必要情報」と記載する。）をＩ／Ｏ ＡＳＩＣ２０のＳＲＡＭ２０ｂに記憶させる。メモリーＡＳＩＣ１０にレジスター値として記憶されている「省電力復帰時必要情報」には、例えば、ＡＳＩＣ１０の周辺素子（ＣＰＵ１１、ＲＡＭ１２、ＲＯＭ１３、不図示の操作パネル、Ｉ／Ｏ ＡＳＩＣ２０、印刷エンジン３０等）との通信における遅延タイミング情報、ＲＡＭ１２やＲＯＭ１３のデコード範囲を示す情報、ＲＡＭのリフレッシュ間隔を示す情報、ＲＯＭの信号タイミングを示す情報、等がある。
【００４１】
Ｓ１１０において、主制御部Ｍ１はＣＰＵ１１に記憶されている「省電力復帰時必要情報」をＩ／Ｏ ＡＳＩＣ２０のＳＲＡＭ２０ｂに記憶させる。ＣＰＵ１１に記憶されている「省電力復帰時必要情報」には、キャッシュメモリーのキャッシュや命令フェッチユニットの先頭に記憶された命令のアドレスポインタ等がある。
【００４２】
Ｓ１１５において、主制御部Ｍ１はＲＡＭ１２をセルフリフレッシュモードへ移行させる。すなわち主制御部Ｍ１はメモリーＡＳＩＣ１０にセルフリフレッシュ命令を出力して端子Ｇが「Low」になるように制御する。
そして、Ｓ１１７において、主制御部Ｍ１は副制御部に省電力処理の開始命令を出力して省電力処理を終了する。副制御部Ｍ２はプリンター１００が起動している間はＳ１１８〜の省電力処理を繰り返し実行しているので、このとき副制御部Ｍ２は主制御部Ｍ１から開始命令が入力されるとこれを受付ける。
【００４３】
Ｓ１１８において、副制御部Ｍ２は省電力処理の開始命令が入力されたか否かを判断する。副制御部Ｍ２は、省電力処理の開始命令を入力された場合はＳ１２０に進み、省電力処理の開始命令を入力されない場合はＳ１２０の判断を繰り返す。
Ｓ１２０において、副制御部Ｍ２はＣＰＵ１１をリセットする。すなわち副制御部Ｍ２はＣＰＵ１１のリセットレジスターにアクセスし、そのレジスター値を「１」に書き換える。するとＣＰＵ１１はリセット状態となり、供給電圧が規定値以下になっても異常動作することがない。
【００４４】
Ｓ１２５において、副制御部Ｍ２はＣＰＵ１１の電源をオフする。すなわち副制御部Ｍ２は電源制御回路１５を制御してＣＰＵ１１の給電ラインに対する給電を停止させる。例えば、副制御部Ｍ２は電源制御回路１５に給電制御命令を送出してＣＰＵ１１への給電ラインへの給電を停止させる。
Ｓ１３０において、副制御部Ｍ２はメモリーＡＳＩＣ１０の電源をオフする。すなわち副制御部Ｍ２は電源制御回路１５に給電制御命令を送出してメモリーＡＳＩＣ１０の給電ラインに対する給電を停止させる。メモリーＡＳＩＣ１０は給電が停止すると電源オフする前に自動的にリセット状態に移行する。
【００４５】
Ｓ１３５において、副制御部Ｍ２は省電力状態からの復帰命令が入力されたか否かを判断する。この復帰命令には様々なものを採用可能であり、例えば、不図示の操作パネルが操作されたこと、コンピューター２００等から印刷要求や省電力からの復帰要求等のパケットが入力されたこと、スキャナ部４０の原稿載置台を覆うカバーオープンを検知したこと、プリンター１００のトナーやドラム等を交換するためのカバーや用紙トレイのオープンを検知したこと、等を復帰命令とすることが考えられる。すなわち、副制御部Ｍ２は省電力状態を解除して通常状態に移行しなければ実行できないイベントが発生したことをトリガーとして省電力状態から復帰する処理を開始する。これら復帰命令に該当するイベントは、予め省電力処理のプログラム中に定められている。副制御部Ｍ２は、前記復帰命令が入力された場合はＳ１４０に進み、前記復帰命令が入力されない場合にはＳ１３５の処理を繰り返す。
【００４６】
Ｓ１４０において、副制御部Ｍ２はメモリーＡＳＩＣ１０とＣＰＵ１１の電源をオンする。すなわち副制御部Ｍ２は電源制御回路１５に給電制御命令を送出してメモリーＡＳＩＣ１０とＣＰＵ１１の給電ラインに対する給電を開始させる。するとメモリーＡＳＩＣ１０は自動的にリセット状態が解除される。
【００４７】
Ｓ１５０において、副制御部Ｍ２はメモリーＡＳＩＣ１０とＩ／Ｏ ＡＳＩＣ２０のデーター通信を復旧させる。すなわち、メモリーＡＳＩＣ１０がＩ／Ｏ ＡＳＩＣ２０との通信に利用するポート番号やメモリーＡＳＩＣ１０に処理要求を通知する際のＩ／Ｏ ＡＳＩＣ２０の識別番号を設定し、クロック等を同期させる。
【００４８】
Ｓ１５５において、副制御部Ｍ２はＣＰＵ１１のリセットを解除する。ＣＰＵ１１のリセットを解除するタイミングは、電源制御回路１５に制御される電源回路が給電を開始してから給電ラインの電圧が既定電圧に達した後になるように所定時間待機した後である。よって、不十分な電圧でＣＰＵ１１が動作開始されて異常動作する状況を回避できる。
【００４９】
Ｓ１６０において、副制御部Ｍ２はＩ／Ｏ ＡＳＩＣ２０のＳＲＡＭ２０ｂに退避してある「省電力復帰時必要情報」をメモリーＡＳＩＣ１０とＣＰＵ１１にそれぞれ書き戻す。ファームウェアによって復元される初期状態のレジスター値に、「省電力復帰時必要情報」を上書きすることによってメモリーＡＳＩＣ１０とＣＰＵ１１は、省電力へ移行する前の状態を復元できる。
【００５０】
Ｓ１６５において、副制御部Ｍ２はＲＡＭ１２をセルフリフレッシュモードから通常転送モードに移行させる。すなわち副制御部Ｍ２はメモリーＡＳＩＣ１０を制御して端子Ｇを「High」にする。このＲＡＭ１２のモード変更は、外部クロックに基づくリフレッシュ信号をＲＡＭ１２に入力するＣＰＵ１１が完全に再起動してから実行される。以上の処理を終了すると、副制御部Ｍ２はＳ１３５で受信した復帰命令に対応する動作命令を主制御部に通知して一連の省電力処理を一旦終了し、主制御部Ｍ１から入力される省電力状態への移行命令を監視するＳ１１８の処理を繰り返し実行する。
【００５１】
Ｓ１７０において、主制御部Ｍ１は省電力状態から復帰するトリガーとなった動作命令を処理する。例えば印刷要求が復帰のトリガーとなったのであれば、印刷データーの受信を開始して印刷処理を実行する。以上のシーケンスで省電力状態への移行と省電力状態からの復帰を行うことにより、省電力状態からの復帰がスムーズに行えるようになる。
【００５２】
（３）変形例：
図６は省電力モジュールＭの副制御部Ｍ２が実行する省電力処理の変形例のフローチャートである。本変形例において発生する信号タイミングも図５のタイミングチャートと同様である。本実施形態にかかる省電力処理はプリンター１００が起動している間は繰り返し実行されている。なお、本変形例の処理は、基本的に上述した省電力処理と制御主体が異なるだけなので、概略のみを記載する。
【００５３】
Ｓ２００において、副制御部Ｍ２は省電力状態への移行命令を受付けたか否かを判断する。副制御部Ｍ２は、前記移行命令を受付けた場合はＳ２０５に進み、前記移行命令を受付けていない場合はＳ２００の判断を繰り返す。
Ｓ２０５において、副制御部Ｍ２はメモリーＡＳＩＣ１０に記憶されている「省電力復帰時必要情報」をＩ／Ｏ ＡＳＩＣ２０のＳＲＡＭ２０ｂに記憶させる。
Ｓ２１０において、副制御部Ｍ２はＣＰＵ１１に記憶されている「省電力復帰時必要情報」をＩ／Ｏ ＡＳＩＣ２０のＳＲＡＭ２０ｂに記憶させる。
Ｓ２１５において、副制御部Ｍ２はＲＡＭ１２をセルフリフレッシュモードへ移行させる。以上、Ｓ２０５〜Ｓ２１５の処理は順不同に実行可能である。
【００５４】
Ｓ２２０において、副制御部Ｍ２はＣＰＵ１１をリセットする。
Ｓ２２５において、副制御部Ｍ２はＣＰＵ１１の電源をオフする。
Ｓ２３０において、副制御部Ｍ２はメモリーＡＳＩＣ１０の電源をオフする。
【００５５】
Ｓ２３５において、副制御部Ｍ２は省電力状態からの復帰命令が入力されたか否かを判断する。副制御部Ｍ２は、前記復帰命令が入力された場合はＳ２４０に進み、前記復帰命令が入力されない場合にはＳ２３５の処理を繰り返す。
Ｓ２４０において、副制御部Ｍ２はメモリーＡＳＩＣ１０とＣＰＵ１１の電源をオンする。するとメモリーＡＳＩＣ１０のリセットが解除される。
Ｓ２５０において、副制御部Ｍ２はメモリーＡＳＩＣ１０とＩ／Ｏ ＡＳＩＣ２０のデーター通信を復帰させる。
【００５６】
Ｓ２５５において、副制御部Ｍ２はＣＰＵ１１のリセットを解除する。
Ｓ２６０において、副制御部Ｍ２はＩ／Ｏ ＡＳＩＣ２０のＳＲＡＭ２０ｂに退避してある「省電力復帰時必要情報」をメモリーＡＳＩＣ１０とＣＰＵ１１にそれぞれ書き戻す。
Ｓ２６５において、副制御部Ｍ２はＲＡＭ１２をセルフリフレッシュモードから通常転送モードに移行させる。以上の処理を終了すると、副制御部Ｍ２はＳ１３５で受信した復帰命令に対応する動作命令を主制御部に通知して一連の省電力処理を一旦終了し、主制御部Ｍ１から入力される省電力状態への移行命令を監視するＳ２００の処理を繰り返し実行する。すると、主制御部Ｍ１は省電力状態から復帰するトリガーとなった動作命令を処理する。
以上のシーケンスで省電力状態への移行と省電力状態からの復帰を行うことにより、省電力状態からの復帰がスムーズに行えるようになる。
【００５７】
（４）まとめ： 
以上説明した実施形態では、装置全体の統括制御を行うＣＰＵ１１とＣＰＵ１１よりも消費電力の少ないＣＰＵ２０ａとを備えたプリンターコントローラーに、セルフリフレッシュモードを有するＲＡＭ１２と、省電力状態への移行命令を入力されると、ＣＰＵ１１を省電力状態から復帰するために必要な情報をＳＲＡＭ２０ｂに記憶させ且つＲＡＭ１２をセルフリフレッシュモードに移行させ、その後ＣＰＵ１１への給電を停止させる副制御部Ｍ２を備えさせている。よって、回路規模をいたずらに増大させたり定常的な処理を増加させたりすること無く消費電力を削減して省電力化に貢献するとともに、省電力への移行や省電力からの復帰がスムーズに行えるようになる。
【００５８】
なお、本発明は上述した実施形態や変形例に限られず、上述した実施形態および変形例の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、公知技術並びに上述した実施形態および変形例の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、等も含まれる。
【符号の説明】
【００５９】
１０…メモリーＡＳＩＣ、１０ａ…ＣＰＵ制御回路、１０ｂ…Ｉ／Ｏ ＡＳＩＣ制御回路、１０ｃ…メモリー制御回路、１０ｄ…画像処理回路、１０ｅ…ＤＭＡ制御回路、１１…ＣＰＵ、１２…ＲＡＭ、１３…ＲＯＭ、１５…電源制御回路、２０…Ｉ／Ｏ ＡＳＩＣ、２０ａ…ＣＰＵ、２０ｂ…ＳＲＡＭ、３０…印刷エンジン、４０…スキャナ部、１００…プリンター、２００…コンピューター、Ａ〜Ｇ…端子、Ｍ…省電力モジュール、Ｍ１…主制御部、Ｍ２…副制御部
【図１】
2010194811.tif 000003
【図２】
2010194811.tif 000004
【図３】
2010194811.tif 000005
【図４】
2010194811.tif 000006
【図５】
2010194811.tif 000007
【図６】
2010194811.tif 000008