(57)【要約】      （修正有）【課題】デジタル回路で用いられる高速なクロック信号で動作する回路によって、各画素から読み出される微弱な画像信号にノイズが混入し、画像信号のＳＮ比が劣化するという問題を解決する。【解決手段】光を電気信号に変換する画素部と、画素部のダーク信号を読み出して保持するダーク信号保持部Ｃｔｄと、画素部の画像信号を読み出して保持する画像信号保持部Ｃｔｓと、基準信号を発生する基準信号発生部１０５と、ダーク信号と基準信号とを比較するダーク信号比較部１０６と、画像信号と基準信号とを比較する画像信号比較部１０７と、ダーク信号比較部の出力と画像信号比較部の出力との排他的論理和を演算する排他的論理和演算部１０８とを設けた。【選択図】図３
2010093411.tif 000002
【特許請求の範囲】
【請求項１】
光を電気信号に変換する画素部と、
前記画素部のダーク信号を読み出して保持するダーク信号保持部と、
前記画素部の画像信号を読み出して保持する画像信号保持部と、
基準信号を発生する基準信号発生部と、
前記ダーク信号と前記基準信号とを比較するダーク信号比較部と、
前記画像信号と前記基準信号とを比較する画像信号比較部と、
前記ダーク信号比較部の出力と前記画像信号比較部の出力との排他的論理和を演算する排他的論理和演算部と
を設けたことを特徴とする撮像素子。
【請求項２】
請求項１に記載の撮像素子において、
前記基準信号発生部は、ランプ信号を発生する回路で構成されることを特徴とする撮像素子。
【請求項３】
請求項１に記載の撮像素子において、
前記基準信号発生部は、前記撮像素子で撮影された画像を表示する時のガンマ特性を含む基準信号を発生することを特徴とする撮像素子。
【請求項４】
請求項１に記載の撮像素子において、
異なる２つの前記画素部を第１画素部および第２画素部とし、
前記第１画素部および前記第２画素部で用いられる排他的論理和演算部をそれぞれ第１排他的論理和演算部および第２排他的論理和演算部とし、
前記第１排他的論理和演算部の出力を所定の時定数で微分する第１微分回路と、
前記第２排他的論理和演算部の出力を前記第１微分回路の時定数とは異なる時定数で微分する第２微分回路と、
前記第１微分回路の出力と前記第２微分回路の出力との排他的論理和を演算する出力用排他的論理和演算部と
を更に設けたことを特徴とする撮像素子。
【請求項５】
請求項１に記載の撮像素子において、
異なる２つの前記画素部を第１画素部および第２画素部とし、
前記第１画素部および前記第２画素部で用いられる排他的論理和演算部をそれぞれ第１排他的論理和演算部および第２排他的論理和演算部とし、
前記第１排他的論理和演算部の出力を所定の時定数で微分する第１微分回路と、
前記第１微分回路の出力と前記第２排他的論理和演算部の出力との排他的論理和を演算する出力用排他的論理和演算部と
を更に設けたことを特徴とする撮像素子。
【請求項６】
請求項１から５のいずれか一項に記載の撮像素子と、撮影光学系と、撮影制御部と、画像記録部とを有することを特徴とするカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光を電気信号に変換して画像を撮影する撮像素子およびカメラに関する。
【背景技術】
【０００２】
近年、光を電気信号に変換して画像を撮影する撮像素子を用いたビデオカメラや電子カメラが広く一般に普及している。これらの撮像素子の出力信号は、従来のアナログ信号からデジタル信号に移行しつつあり、撮像素子の内部にＡ／Ｄ変換などのデジタル回路を内蔵し、高速デジタル処理が行われるようになってきた（例えば、特許文献１参照）。
【特許文献１】特開２００８−０７２１６２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところが、デジタル回路で用いられる高速なクロック信号で動作する回路によって、各画素から読み出される微弱な画像信号にノイズが混入し、画像信号のＳＮ比が劣化するという問題があった。
【０００４】
本発明の目的は、デジタル出力が可能でノイズが少ない撮像素子およびカメラを提供することにある。
【課題を解決するための手段】
【０００５】
本発明に係る撮像素子は、光を電気信号に変換する画素部と、前記画素部のダーク信号を読み出して保持するダーク信号保持部と、前記画素部の画像信号を読み出して保持する画像信号保持部と、基準信号を発生する基準信号発生部と、前記ダーク信号と前記基準信号とを比較するダーク信号比較部と、前記画像信号と前記基準信号とを比較する画像信号比較部と、前記ダーク信号比較部の出力と前記画像信号比較部の出力との排他的論理和を演算する排他的論理和演算部とを設けたことを特徴とする。
【０００６】
また、より好ましくは、前記基準信号発生部は、ランプ信号を発生する回路で構成されることを特徴とする。
【０００７】
また、より好ましくは、前記基準信号発生部は、前記撮像素子で撮影された画像を表示する時のガンマ特性を含む基準信号を発生することを特徴とする。
【０００８】
また、より好ましくは、異なる２つの前記画素部を第１画素部および第２画素部とし、前記第１画素部および前記第２画素部で用いられる排他的論理和演算部をそれぞれ第１排他的論理和演算部および第２排他的論理和演算部とし、前記第１排他的論理和演算部の出力を所定の時定数で微分する第１微分回路と、前記第２排他的論理和演算部の出力を前記第１微分回路の時定数とは異なる時定数で微分する第２微分回路と、前記第１微分回路の出力と前記第２微分回路の出力との排他的論理和を演算する出力用排他的論理和演算部とを更に設けたことを特徴とする。 
【０００９】
本発明に係るカメラは、上記の撮像素子と、撮影光学系と、撮影制御部と、画像記録部とを有することを特徴とする。
【発明の効果】
【００１０】
本発明によれば、ノイズが少ないデジタル信号で出力する撮像素子およびカメラを実現することができる。
【発明を実施するための最良の形態】
【００１１】
（第１の実施形態）
図１は第１の実施形態に係る撮像素子１０１の構成を示すブロック図である。尚、撮像素子１０１は、画像信号をパルス幅やパルス位置で出力する回路を付加した撮像デバイスに相当する。従って、レンズ，絞り，シャッターなどで構成される撮影光学系と、絞りやシャッターを用いて露出制御を行ってシャッターを開閉した時に撮像素子１０１で撮影された画像信号を画像記録部に記録する撮影制御部とを設けることで、本実施形態の特徴を有するカメラを実現することができる。
【００１２】
図１において、撮像素子１０１は、光を電気信号に変換する光電変換部を有するＮ×Ｍ個の画素Ｐ（ｎ，ｍ）がＮ行Ｍ列のマトリクス状に配置されている。ここで、ｎは１からＮまでの自然数、ｍは１からＭまでの自然数である。また、撮像素子１０１は、１からＭまでの各列毎に、垂直信号線ＶＬＩＮＥ（ｍ）と、定電流源ＰＷ（ｍ）と、信号増幅・蓄積部ＳＧＡ（ｍ）が配置されている。さらに、撮像素子１０１全体の動作に関係する回路として、タイミング発生回路１０２と、水平出力回路１０３と、パルス出力回路１０４とを有する。
【００１３】
各画素Ｐ（ｎ，ｍ）から出力される信号は、それぞれの列に対応する垂直信号線ＶＬＩＮＥ（ｍ）に行単位で読み出される。尚、各列の垂直信号線ＶＬＩＮＥ（ｍ）には、ソースフォロワ回路を構成する定電流源ＰＷ（ｍ）が列毎に配置されている。
【００１４】
タイミング発生回路１０２は、画素Ｐ（ｎ，ｍ）が出力する信号を行単位で各列の垂直信号線ＶＬＩＮＥ（ｍ）に読み出すためのタイミング信号を出力する。例えば、１行目においては、画素Ｐ（１，１）から画素Ｐ（１，Ｍ）までのＭ個の画素に、タイミング信号φＳＥＬ（１），タイミング信号φＲＥＳ（１），タイミング信号φＴＸ（１）を与える。尚、各タイミング信号の動作については後で詳しく説明する。
【００１５】
信号増幅・蓄積部ＳＧＡ（ｍ）は、Ｍ×Ｎ個の各画素Ｐ（ｎ，ｍ）から列毎に読み出された撮影画像の光情報を含む画像信号と、画像信号蓄積前のノイズ成分を含むダーク信号とをそれぞれカラムアンプで増幅後、それぞれのコンデンサに蓄積する。コンデンサに蓄積されたＭ組の画像信号Ｖｓｇ（ｍ）とダーク信号Ｖｄｋ（ｍ）は各列毎にそれぞれ水平出力回路１０３に出力される。尚、信号増幅・蓄積部ＳＧＡ（ｍ）の構成については、後で詳しく説明する。
【００１６】
水平出力回路１０３は、Ｍ個の信号増幅・蓄積部ＳＧＡ（ｍ）から一行分の画像信号Ｖｓｇ（ｍ）とダーク信号Ｖｄｋ（ｍ）とをそれぞれ読み出して、１画素毎にＣＣＤ方式でパルス出力回路１０４に出力する。尚、ＣＣＤ方式ではない場合の回路については後で説明する。
【００１７】
パルス出力回路１０４は、信号増幅・蓄積部ＳＧＡ（ｍ）内のカラムアンプのばらつきを少なくするために、水平出力回路１０３から画素単位で出力される画像信号Ｖｓｇからダーク信号Ｖｄｋを引き算して、列毎に設けられたカラムアンプ間のばらつきを除去した画像信号ＩＭＧｏｕｔを撮像素子１０１の外部に出力する。特に、本実施形態では、画像信号ＩＭＧｏｕｔは輝度値を表す２値のパルス幅で出力される。
【００１８】
次に、図１の画素Ｐ（１，１）の回路構成について図２を用いて説明する。尚、Ｍ×Ｎ個の各画素Ｐ（ｎ，ｍ）も図２に示した画素Ｐ（１，１）同じ回路である。図２において、画素Ｐ（１，１）は、フォトダイオードＰＤと、転送用トランジスタＴｒ１と、増幅用トランジスタＴｒ２と、選択用トランジスタＴｒ３と、リセット用トランジスタＴｒ４とで構成される。尚、ＶＤＤは電源、ＧＮＤは接地、ＦＤはフローティングデフュージョン部（浮遊拡散領域）を示している。また、タイミング信号φＳＥＬ（１），タイミング信号φＲＥＳ（１），タイミング信号φＴＸ（１），垂直信号線ＶＬＩＮＥ（１）は図１と同じものである。
【００１９】
図２において、フォトダイオードＰＤに入射した光は光電変換され電荷として蓄積される。フォトダイオードＰＤに蓄積された電荷は、タイミング信号φＴＸ（１）が転送用トランジスタＴｒ１のゲートに入力されるとＦＤ部に転送され、増幅用トランジスタＴｒ２によって増幅される。増幅用トランジスタＴｒ２によって増幅された信号は、タイミング信号φＳＥＬ（１）が選択用トランジスタＴｒ３のゲートに入力されると垂直信号線ＶＬＩＮＥ（１）に読み出される。この時に読み出される信号が画像信号である。尚、リセット用トランジスタＴｒ４のゲートにタイミング信号φＲＥＳ（１）が入力されると、ＦＤ部をリセット電圧（ＶＤＤ）にリセットする。この時に読み出される信号がダーク信号である。
【００２０】
このようにして、Ｍ×Ｎ個の各画素Ｐ（ｎ，ｍ）の信号は、対応するそれぞれの列の垂直信号線ＶＬＩＮＥ（１）〜（Ｍ）に読み出された後、各列毎に配置された信号増幅・蓄積部ＳＧＡ（１）〜（Ｍ）に出力される。
【００２１】
次に、信号増幅・蓄積部ＳＧＡ（１）〜（Ｍ）の構成について、図３を用いて説明する。図３は、１行分の画素Ｐ（ｎ，ｍ）からＭ個の垂直信号線ＶＬＩＮＥ（１）〜（Ｍ）に画像信号およびダーク信号を読み出した後の回路を描いてある。ここでは、１列目の信号増幅・蓄積部ＳＧＡ（１）の構成について説明する。尚、図３のＭ列目の信号増幅・蓄積部ＳＧＡ（Ｍ）も同じ回路構成で、図示されていない他の列の信号増幅・蓄積部ＳＧＡ（ｍ）も同じ回路構成である。
【００２２】
１列目の信号増幅・蓄積部ＳＧＡ（１）において、例えば１行目の画素Ｐ（１，１）から定電流源ＰＷ（１）でソースフォロワ回路を構成する垂直信号線ＶＬＩＮＥ（１）に読み出された信号は、信号増幅・蓄積部ＳＧＡ（１）のコンデンサＣｉｎに入力される。コンデンサＣｉｎはカラムアンプＣＡＭＰの−入力端子に接続され、＋入力端子は接地されている。
【００２３】
ここで、カラムアンプＣＡＭＰは、コンデンサＣｆとコンデンサＣｉｎとの比が増幅率となる反転増幅器である。また、カラムアンプＣＡＭＰの帰還回路のコンデンサＣｆの両端には、アンプリセット用トランジスタＴｒ５のソースとドレインが接続され、タイミング発生回路１０２が出力するタイミング信号φＣＡＲＳＴがトランジスタＴｒ５のゲートに入力されると、トランジスタＴｒ５のソースとドレインが導通し、コンデンサＣｆに蓄積された電荷が放電されてカラムアンプＣＡＭＰをリセットする。この回路は、ダーク信号が読み出されている時にコンデンサＣｉｎに蓄積された信号成分が、次に読み出される画像信号から減算されるので、画素毎に異なるノイズ成分を除去することができる。
【００２４】
カラムアンプＣＡＭＰの出力ＣＡＯＵＴは、画像信号蓄積用のトランジスタＴｒ６およびダーク信号蓄積用のトランジスタＴｒ７のドレインに接続される。タイミング発生回路１０２が出力するタイミング信号φＴＳがトランジスタＴｒ６のゲートに入力されるとトランジスタＴｒ６がオンして、コンデンサＣｔｓがカラムアンプＣＡＭＰが出力する画像信号の電圧になるまで充電される。また、タイミング発生回路１０２が出力するタイミング信号φＴＤがトランジスタＴｒ７のゲートに入力されるとトランジスタＴｒ７がオンして、コンデンサＣｔｄがカラムアンプＣＡＭＰが出力するダーク信号の電圧になるまで充電される。コンデンサＣｔｓの電圧は画像信号Ｖｓｇ（１）として、コンデンサＣｔｄの電圧はダーク信号Ｖｄｋ（１）として、それぞれ水平出力回路１０３に入力される。
【００２５】
このようにして、Ｍ個の各列の信号増幅・蓄積部ＳＧＡ（１）〜（Ｍ）は、Ｍ個の列の画素Ｐ（ｎ，ｍ）から行単位で読み出される画像信号およびダーク信号を一旦コンデンサに保持し、各列毎にＭ組の画像信号Ｖｓｇ（ｍ）およびダーク信号Ｖｄｋ（ｍ）を水平出力回路１０３に出力する。
【００２６】
水平出力回路１０３は、Ｍ個の画素Ｐ（ｎ，ｍ）から行単位で読み出されるＭ個の画像信号Ｖｓｇ（ｍ）およびダーク信号Ｖｄｋ（ｍ）をタイミング信号φＬＭに従って１画素毎にＣＣＤ方式で読み出し、画像信号Ｖｓｇおよびダーク信号Ｖｄｋとしてパルス出力回路１０４に出力する。ここで、タイミング発生回路１０２が出力するタイミング信号φＬＭは、画素毎の処理の基準となるタイミング信号で、画素毎に出力される。
【００２７】
次に、図３において、パルス出力回路１０４の構成について説明する。パルス出力回路１０４は、ランプ信号発生回路（ＬＡＭＰ）１０５と、コンパレータ（ＣＭＰ）１０６と、コンパレータ（ＣＭＰ）１０７と、排他的論理和演算部（ＥＸＯＲ）１０８とで構成される。ＬＡＭＰ１０５は、開始電圧から終了電圧までノコギリ歯状に直線的に変化するランプ信号を出力する回路で、タイミング信号φＬＭ毎に繰り返してランプ信号を出力する。尚、タイミング発生回路１０２が出力するタイミング信号φＬＭは、先に説明したように、水平出力回路１０３が１画素毎に画像信号Ｖｓｇ（ｍ）およびダーク信号Ｖｄｋ（ｍ）を出力するタイミングを与えると共に、ＬＡＭＰ１０５が１画素毎に出力するランプ信号の発生期間の基準となるタイミング信号である。
【００２８】
ここで、ＬＡＭＰ１０５の回路例について図４を用いて説明する。図４に示したＬＡＭＰ１０５は、定電流源ＣＰＬ１と、コンデンサＣ１と、定電流源ＣＰＬ１への電源の供給をオンオフするスイッチＳＷ１と、コンデンサＣ１に蓄積された電荷をリセットするスイッチＳＷ２と、インバータＩＮＶ１とで構成される。さらに、スイッチＳＷ１とスイッチＳＷ２とを制御する信号として、タイミング発生回路１０２が出力するタイミング信号φＬＭが入力される。タイミング信号φＬＭはそのままスイッチＳＷ１を制御し、インバータＩＮＶ１を介してスイッチＳＷ２を制御する。つまり、スイッチＳＷ１とスイッチＳＷ２とは相補的な動作を行い、スイッチＳＷ１が閉じている間はスイッチＳＷ２は開いている。逆に、スイッチＳＷ２が閉じている間はスイッチＳＷ１は開いている。尚、スイッチＳＷ１はタイミング信号φＬＭがｈｉｇｈレベルの時に閉じ、スイッチＳＷ２はタイミング信号φＬＭがｌｏｗレベルの時に閉じる。
【００２９】
例えば、タイミング信号φＬＭがｌｏｗレベルの時はコンデンサＣ１の電荷はリセットされ、タイミング信号φＬＭがｈｉｇｈレベルの時は定電流源ＣＰＬ１が動作してコンデンサＣ１を定電流で充電する。この結果、コンデンサＣ１から出力されるランプ信号ＬＡＭＰｏｕｔは、接地電圧からノコギリ歯状に直線的に電源電圧まで上昇する。そして、再びスイッチＳＷ１がオフすると同時にスイッチＳＷ２がオンすると、コンデンサＣ１の電荷はリセットされ、コンデンサＣ１から出力されるランプ信号ＬＡＭＰｏｕｔは、接地電圧に戻る。このように、タイミング信号φＬＭに同期してランプ信号ＬＡＭＰｏｕｔが出力される。尚、実際には、例えば各画素Ｐ（ｎ，ｍ）が出力する画像信号Ｖｓｇ（ｍ）とダーク信号Ｖｄｋ（ｍ）の信号電圧の範囲が０．２Ｖ（ボルト）から１．２Ｖの場合、ＬＡＭＰ１０５が出力するランプ信号の開始電圧と終了電圧をそれぞれ０Ｖから１．５Ｖなど、画像信号Ｖｓｇ（ｍ）とダーク信号Ｖｄｋ（ｍ）の信号電圧の範囲を含む電圧に設定しておく。
【００３０】
図３において、ＬＡＭＰ１０５が出力するランプ信号ＬＡＭＰｏｕｔは、ＣＭＰ１０６とＣＭＰ１０７の＋入力端子の基準電圧として与えられる。一方、ＣＭＰ１０６の−入力端子には水平出力回路１０３から各画素毎のダーク信号Ｖｄｋが入力され、ＣＭＰ１０７の−入力端子には水平出力回路１０３から各画素毎の画像信号Ｖｓｇが入力される。ＣＭＰ１０６は、ダーク信号Ｖｄｋとランプ信号ＬＡＭＰｏｕｔとを比較してダーク信号ＣＭＰｄｋを出力する。同様に、ＣＭＰ１０７は、画像信号Ｖｓｇとランプ信号ＬＡＭＰｏｕｔとを比較して画像信号ＣＭＰｓｇを出力する。ここで、画像信号ＣＭＰｓｇとダーク信号ＣＭＰｄｋは二値のパルスに変換される。つまり、水平出力回路１０３が出力するアナログの画像信号Ｖｓｇとダーク信号Ｖｄｋは、ＬＡＭＰ１０５とＣＭＰ１０６とＣＭＰ１０７とによって、それぞれの信号電圧に応じたパルス幅で示される画像信号ＣＭＰｓｇとダーク信号ＣＭＰｄｋの二値のパルスに変換される。
【００３１】
そして、二値のパルスに変換されたダーク信号ＣＭＰｄｋおよび画像信号ＣＭＰｓｇは、ＥＸＯＲ１０８に入力されて排他的論理和演算が行われ、画像信号ＩＭＧｏｕｔとして撮像素子１０１から出力される。ここで、ＥＸＯＲ１０８は、画像信号ＣＭＰｓｇとダーク信号ＣＭＰｄｋとの差分を取る処理を行っている。つまり、ＥＸＯＲ１０８の出力には、画像信号ＣＭＰｓｇのパルス幅からダーク信号ＣＭＰｄｋのパルス幅を差し引いた長さの二値信号が得られるので、ＥＸＯＲ１０８は、各列毎に配置されたＭ個のカラムアンプＣＡＭＰ（ｍ）のばらつきを除去するための相関二重サンプリング回路と同じ働きを実現する。尚、各パルスのタイミングについては後で詳しく説明する。
【００３２】
このようにして、パルス出力回路１０４は、水平出力回路１０３から画素単位で出力されるアナログの画像信号Ｖｓｇおよびダーク信号Ｖｄｋを二値のパルスに変換して、列毎に設けられたカラムアンプ間のばらつきを除去した二値の画像信号ＩＭＧｏｕｔを撮像素子１０１の外部に出力する。
【００３３】
ここで、撮像素子１０１において、一行分の画素を読み出す際の動作シーケンスについて図５を用いて説明する。図５は、撮像素子１０１のｎ行目を読み出す際の動作シーケンスを中心に描いた図である。図５において、タイミングＴ２１までは（ｎ−１）行目の読み出し動作を示し、タイミングＴ２１からタイミングＴ２７まではｎ行目の読み出し動作を示し、タイミングＴ２７以降は（ｎ＋１）行目の読み出し動作をそれぞれ示している。以下、ｎ行目の読み出し動作について説明する。
【００３４】
（タイミングＴ２１からタイミングＴ２２の動作）ｎ行目のＭ個の画素から信号を読み出す場合、先ずタイミングＴ２１からタイミングＴ２２にかけてｎ行目の一行分のＭ個の画素Ｐ（ｎ，ｍ）の信号を同時に読み出す。この時読み出された画像信号およびダーク信号はそれぞれ各列の信号増幅・蓄積部ＳＧＭ（ｍ）のコンデンサＣｓｇ（ｍ）とコンデンサＣｄｋ（ｍ）とにそれぞれ保持される。
【００３５】
（タイミングＴ２２からタイミングＴ２３の動作）水平出力回路１０３は、Ｍ個の信号増幅・蓄積部ＳＧＭ（ｍ）のコンデンサＣｓｇ（ｍ）とコンデンサＣｄｋ（ｍ）にそれぞれ保持された一行分のＭ個の画像信号Ｖｓｇ（ｍ）およびダーク信号Ｖｄｋ（ｍ）をタイミング信号φＰＸに従って１画素ずつ画像信号Ｖｓｇおよびダーク信号Ｖｄｋとしてパルス出力回路１０４に出力する。このように、図５のタイミングＴ２２からタイミングＴ２３の期間においては、１列目の画素Ｐ（ｎ，１）から読み出して信号増幅・蓄積部ＳＧＭ（１）のコンデンサＣｓｇ（１）とコンデンサＣｄｋ（１）にそれぞれ保持された画像信号Ｖｓｇ（１）およびダーク信号Ｖｄｋ（１）をパルス出力回路１０４に出力する。そして、パルス出力回路１０４で画素Ｐ（ｎ，１）の画像信号Ｖｓｇ（１）およびダーク信号Ｖｄｋ（１）を先に述べた方法でパルス幅に変換し、ｎ行目で１列目の二値の画像信号ＩＭＧｏｕｔとして撮像素子１０１から出力する。
【００３６】
（タイミングＴ２３からタイミングＴ２４の動作）水平出力回路１０３は、次の列（２列目）の画素Ｐ（ｎ，２）から読み出されて信号増幅・蓄積部ＳＧＭ（２）のコンデンサＣｓｇ（２）とコンデンサＣｄｋ（２）にそれぞれ保持されている画像信号Ｖｓｇ（２）およびダーク信号Ｖｄｋ（２）をタイミング信号φＰＸに従って読み出してパルス出力回路１０４に出力する。そして、パルス出力回路１０４で２列目の画素Ｐ（ｎ，２）の画像信号Ｖｓｇ（２）およびダーク信号Ｖｄｋ（２）をパルス幅に変換し、ｎ行目で２列目の二値の画像信号ＩＭＧｏｕｔとして撮像素子１０１から出力する。
【００３７】
同様に、タイミングＴ２４からタイミングＴ２５においては、３列目の画素Ｐ（ｎ，３）の画像信号Ｖｓｇ（３）およびダーク信号Ｖｄｋ（３）をパルス幅に変換して、ｎ行目で３列目の二値の画像信号ＩＭＧｏｕｔとして撮像素子１０１から出力する。
【００３８】
最後のタイミングＴ２６からタイミングＴ２７においても、Ｍ列目の画素Ｐ（ｎ，Ｍ）の画像信号Ｖｓｇ（Ｍ）およびダーク信号Ｖｄｋ（Ｍ）をパルス幅に変換して、ｎ行目でＭ列目の二値の画像信号ＩＭＧｏｕｔとして撮像素子１０１から出力する。
【００３９】
このようにして、水平出力回路１０３は、ｎ行目のＭ列分の画像信号を画素毎に順番に読み出し、パルス出力回路１０４はＭ列分の画像信号はパルス幅に変換して、時間的に連続した１行分の二値の画像信号ＩＭＧｏｕｔとして撮像素子１０１から出力する。尚、タイミングＴ２７からタイミングＴ２８の期間は次の（ｎ＋１）行目の一行分のＭ個の画素Ｐ（ｎ＋１，ｍ）から画像信号およびダーク信号を読み出して、それぞれ各列の信号増幅・蓄積部ＳＧＭ（ｍ）のコンデンサＣｓｇ（ｍ）とコンデンサＣｄｋ（ｍ）にそれぞれ保持する。以降、同様にして撮像素子１０１のＮ列分の画像信号を二値の画像信号ＩＭＧｏｕｔとして出力し、撮像素子１０１で撮影した画像１枚分の画像信号の読み出しが終了する。
【００４０】
次に、図１から図４で説明した回路の動作について、図６のタイミングチャートを用いて詳しく説明する。尚、図６は、図５のタイミングＴ２１からタイミングＴ２３までの動作を詳しく描いた図である。図６において、タイミング発生回路１０２が各行毎に出力するＮ組のタイミング信号φＲＥＳ（ｎ），φＴＸ（ｎ），φＳＥＬ（ｎ）と、図３で説明したタイミング信号φＣＡＲＳＴ，φＴＤ，φＴＳ，φＬＭと、水平出力回路１０３が出力するアナログの画像信号Ｖｓｇ（ｍ）およびダーク信号Ｖｄｋ（ｍ）と（実際にはＭ組の信号がある）、ＬＡＭＰ１０５が出力するランプ信号ＬＡＭＰｏｕｔと、ＣＭＰ１０６およびＣＭＰ１０７がそれぞれ出力する二値のダーク信号ＣＭＰｄｋおよび画像信号ＣＭＰｓｇと、パルス出力回路１０４が最終的に出力する二値の画像信号ＩＭＧｏｕｔとを描いたタイミングチャートである。
【００４１】
図６において、最初のタイミングＴ０までの期間は、タイミング信号φＲＥＳ（ｎ）がリセット用トランジスタＴｒ４のゲートに入力され、各画素（ｎ，ｍ）のＦＤ部はリセット電圧にリセットされている。
（タイミングＴ０）タイミング信号φＲＥＳ（ｎ）がオフになり、ＦＤ部のリセットが解除される。
（タイミングＴ１）タイミング信号φＳＥＬ（ｎ）が選択用トランジスタＴｒ３のゲートに入力され、ＦＤ部に蓄積されている電荷は増幅用トランジスタＴｒ２を介して垂直信号線ＶＬＩＮＥ（ｍ）に読み出される。この時、ＦＤ部はリセット電圧にリセットされていたので、垂直信号線ＶＬＩＮＥ（ｍ）に読み出される電圧は殆ど変化しない。
（タイミングＴ２）タイミング信号φＴＤがダーク信号蓄積用のトランジスタＴｒ７のゲートに入力されると、カラムアンプＣＡＭＰは垂直信号線ＶＬＩＮＥ（ｍ）の信号を増幅して出力ＣＡＯＵＴからトランジスタＴｒ７を介してコンデンサＣｔｄに蓄積する。尚、コンデンサＣｔｄに蓄積される時間は、タイミング信号φＴＤのオン期間である。
（タイミングＴ３）タイミング信号φＣＡＲＳＴがアンプリセット用トランジスタＴｒ５のゲートに入力されると、カラムアンプＣＡＭＰの帰還回路に入っているコンデンサＣｆは短絡された状態となる。つまり、カラムアンプＣＡＭＰの出力ＣＡＯＵＴはリセットされる。尚、カラムアンプＣＡＭＰがリセットされる時間は、タイミング信号φＣＡＲＳＴのオン期間である。
（タイミングＴ４）タイミング信号φＣＡＲＳＴがオフになると、再び、カラムアンプＣＡＭＰは垂直信号線ＶＬＩＮＥ（ｍ）の信号を増幅して出力ＣＡＯＵＴからダーク信号蓄積用のトランジスタＴｒ７を介してコンデンサＣｔｄに蓄積を開始する。尚、コンデンサＣｔｄに蓄積される時間は、タイミング信号φＴＤがオフするタイミングＴ５までの期間である。
（タイミングＴ５）タイミング信号φＴＤがオフすると、トランジスタＴｒ７もオフされるので、カラムアンプＣＡＭＰの出力ＣＡＯＵＴからコンデンサＣｔｄへの蓄積は終了する。
（タイミングＴ６）タイミング信号φＴＸ（ｎ）が転送用トランジスタＴｒ１のゲートに入力され、フォトダイオードＰＤに蓄積されている電荷はＦＤ部に転送される。この時、リセット電圧にリセットされていたＦＤ部の電圧は、フォトダイオードＰＤから転送される電荷量に応じて低下し、増幅用トランジスタＴｒ２および選択用トランジスタＴｒ３を介して垂直信号線ＶＬＩＮＥ（ｍ）に読み出される信号電圧も低下する。
【００４２】
また、タイミングＴ６の時点で、タイミング信号φＴＳがトランジスタＴｒ６のゲートに入力されると、カラムアンプＣＡＭＰは垂直信号線ＶＬＩＮＥ（ｍ）の信号を増幅して出力ＣＡＯＵＴからトランジスタＴｒ６を介してコンデンサＣｔｓに蓄積する。尚、コンデンサＣｔｓに蓄積される時間は、タイミング信号φＴＳのオン期間である。
（タイミングＴ７）タイミング信号φＴＸ（ｎ）がオフし、フォトダイオードＰＤからＦＤ部への電荷の転送を終了する。
（タイミングＴ８）タイミング信号φＴＳがオフすると、トランジスタＴｒ６もオフされるので、カラムアンプＣＡＭＰの出力ＣＡＯＵＴからコンデンサＣｔｓへの蓄積は終了する。
【００４３】
このように、各画素Ｐ（ｎ，ｍ）において、フォトダイオードＰＤからＦＤ部に転送される前のＦＤ部のダーク信号が読み出されてコンデンサＣｔｄに蓄積され、続いてフォトダイオードＰＤに蓄積された画像信号が読み出されてコンデンサＣｔｓに蓄積される。ここまでの動作は図５で説明したタイミングＴ２１からタイミングＴ２２までの動作に相当する。
【００４４】
次に、図６において、タイミングＴ２２からタイミングＴ２３は、１列目の信号増幅・蓄積部ＳＧＭ（１）のコンデンサＣｓｇ（１）とコンデンサＣｄｋ（１）にそれぞれ保持されているｎ行１列目の画素Ｐ（ｎ，１）の画像信号Ｖｓｇ（１）とダーク信号Ｖｄｋ（１）とを水平出力回路１０３を介してパルス出力回路１０４に読み出し、画像信号ＩＭＧｏｕｔを出力する動作を示している。
【００４５】
先ず、タイミング信号φＬＭがタイミングＴ８でオン（ｈｉｇｈレベル）になると、水平出力回路１０３から１列目の画像信号Ｖｓｇ（１）とダーク信号Ｖｄｋ（１）とがパルス出力回路１０４に出力される。同時に、図４で説明したようにＬＡＭＰ１０５が出力するランプ信号ＬＡＭＰｏｕｔは直線的に増加していく。そして、タイミングＴ９において、ランプ信号ＬＡＭＰｏｕｔのレベルがダーク信号Ｖｄｋ（１）のレベルを超えると、コンパレータＣＭＰ１０６が出力する二値のダーク信号ＣＭＰｄｋが反転してｈｉｇｈレベルになる。同時に、パルス出力回路１０４が出力する二値の画像信号ＩＭＧｏｕｔも反転してｈｉｇｈレベルになる。
【００４６】
引き続き、ランプ信号ＬＡＭＰｏｕｔが直線的に増加していくと、タイミングＴ１０において、ランプ信号ＬＡＭＰｏｕｔのレベルが画像信号Ｖｓｇ（１）のレベルを超える。そして、コンパレータＣＭＰ１０７が出力する二値の画像信号ＣＭＰｓｇが反転してｈｉｇｈレベルになる。同時に、パルス出力回路１０４が出力する二値の画像信号ＩＭＧｏｕｔは再反転してＬｏｗレベルに戻る。
【００４７】
この後、さらにランプ信号ＬＡＭＰｏｕｔは増加していくが、タイミングＴ１１において、タイミング信号φＬＭがオフ（ｌｏｗレベル）になると、図４で説明したようにＬＡＭＰ１０５が出力するランプ信号ＬＡＭＰｏｕｔはリセットされて０に戻る。同時に、コンパレータＣＭＰ１０６が出力する二値のダーク信号ＣＭＰｄｋとコンパレータＣＭＰ１０７が出力する二値の画像信号ＣＭＰｓｇもｌｏｗレベルになる。尚、ＥＸＯＲ１０８は、ダーク信号ＣＭＰｄｋと画像信号ＣＭＰｓｇの微妙なタイミング差でひげ状のノイズが出ないようにタイミング制御されているものとする。或いは、ＥＸＯＲ１０８の出力に微小なひげ状のノイズを除去するフィルタを設けても構わない。
【００４８】
同様にして、水平出力回路１０３から１列目の画像信号Ｖｓｇ（１）とダーク信号Ｖｄｋ（１）とがパルス出力回路１０４に出力され、二値の画像信号ＩＭＧｏｕｔに変換されて撮像素子１０１から出力される。
【００４９】
このようにして、Ｍ列分の画像信号の読み出しを順番に行い、ｎ行目のＭ列分の画像信号はパルス幅に変換されて、画像信号ＩＭＧｏｕｔとして撮像素子１０１から出力される。特に本実施形態では、ＥＸＯＲ１０８で画像信号ＣＭＰｓｇからダーク信号ＣＭＰｄｋを引き算するので、簡易な回路で信号のばらつきを補正する相関二重サンプリング回路を実現できる。
【００５０】
尚、本実施形態では、水平出力回路１０３において、一行分のＭ個の画像信号およびダーク信号をタイミング信号φＬＭに応じて画素毎に順に出力するＣＣＤ型の回路例を示したが、ＣＭＯＳ型の回路の場合は図７に示すような回路構成で実現できる。図７において、各列毎に設けられたＭ個の信号増幅・蓄積部ＳＧＭ（ｍ）に画像信号Ｖｓｇ（ｍ）およびダーク信号Ｖｄｋ（ｍ）が読み出されて保持されるところまでは図３と同じであるが、各列毎に図３のパルス出力回路１０４と同じ構成のパルス出力回路１０４（１）からパルス出力回路１０４（Ｍ）までのＭ個のパルス出力回路１０４（ｍ）が設けられている。そして、Ｍ個のパルス出力回路１０４（ｍ）毎に、Ｍ個の二値の画像信号ＩＭＧｏｕｔａ（ｍ）が撮像素子１０１から出力される。尚、この場合は、画像信号ＩＭＧｏｕｔ（１）から画像信号ＩＭＧｏｕｔ（Ｍ）までのＭ個の画像信号を出力する端子を撮像素子１０１に設ける必要がある。
【００５１】
また、本実施形態では、パルス出力回路１０４をＬＡＭＰ１０５と、ＣＭＰ１０６と、ＣＭＰ１０７と、ＥＸＯＲ１０８とで構成する例を示したが、図６と同様の信号発生やタイミング制御を行うことができる回路であれば同様の効果が得られる。さらに、ＬＡＭＰ１０５は、直線的に出力が増加する回路を用いたが、例えばガンマ特性を含む形状の信号を出力できるようにしても構わない。この場合は、撮像素子１０１からガンマ変換を行った画像信号を出力できるので、後段でのガンマ変換回路が不要になる。
【００５２】
（本実施形態の第一の変形例）
次に、先に述べた実施形態の第一の変形例について説明する。尚、Ｎ×Ｍ個の画素Ｐ（ｎ，ｍ）から行単位で画像信号とダーク信号とを読み出してＭ個の信号増幅・蓄積部ＳＧＭ（ｍ）のコンデンサＣｓｇ（ｍ）とコンデンサＣｄｋ（ｍ）とにそれぞれ保持するところまでの動作は、先の実施形態と同じである。
【００５３】
図８は、第一の変形例における水平出力回路１０３より後段の回路図である。第一の変形例では、上記の実施形態で説明した水平出力回路１０３の代わりに水平出力回路１０３ａと、パルス出力回路１０４と同じ構成の回路のパルス出力回路１０４ａと１０４ｂとが設けられ、さらに、２つのパルス出力回路１０４ａと１０４ｂとの出力を合成する合成回路２０１が設けられている。
【００５４】
図８において、水平出力回路１０３ａは、奇数列の画像信号Ｖｓｇ（２ｊ−１）およびＶｄｋ（２ｊ−１）と、偶数列の画像信号Ｖｓｇ（２ｊ）およびＶｄｋ（２ｊ）とを同時に出力する。ここで、ｊは１から（Ｍ／２）までの自然数である。また、Ｍは先に用いた列数を示し、ここではＭを偶数とする。
【００５５】
水平出力回路１０３ａから読み出された奇数列の画像信号Ｖｓｇ（２ｊ−１）およびＶｄｋ（２ｊ−１）はパルス出力回路１０４ａに入力される。また、偶数列の画像信号Ｖｓｇ（２ｊ）およびＶｄｋ（２ｊ）はパルス出力回路１０４ｂに入力される。そして、パルス出力回路１０４ａは奇数列の二値の画像信号ＯＵＴａと偶数列の二値の画像信号ＯＵＴｂとを出力し、合成回路２０１に入力される。尚、二値の画像信号ＯＵＴａ，ＯＵＴｂは、先に図６で説明したＩＭＧｏｕｔと同様の信号である。
【００５６】
次に、合成回路２０１の構成例について説明する。図８に示すように、合成回路２０１は、コンデンサＣａ１と、コンデンサＣａ２と、抵抗Ｒ１と、抵抗Ｒ２と、バッファＢＵＦ１と、バッファＢＵＦ２と、排他的論理和演算部（ＥＸＯＲ）２０２とで構成される。合成回路２０１において、奇数列の二値の画像信号ＯＵＴａに対して、コンデンサＣａ１と抵抗Ｒ１とで構成される微分回路ａを通り、その微分回路ａがＥＸＯＲ２０２の影響を受けないようにするバッファＢＵＦ１を介してＥＸＯＲ２０２に入力される。同様に、偶数列の二値の画像信号ＯＵＴｂに対して、コンデンサＣａ２と抵抗Ｒ２とで構成される微分回路ｂを通り、その微分回路ｂがＥＸＯＲ２０２の影響を受けないようにするバッファＢＵＦ２を介してＥＸＯＲ２０２に入力される。そして、ＥＸＯＲ２０２の出力は、撮像素子１０１から出力される二値の画像信号ＩＭＧｏｕｔａとなる。尚、微分回路ａおよび微分回路ｂの時定数は異なるものとする。
【００５７】
次に、合成回路２０１の動作例について、図９を用いて説明する。図９は、図８の回路図の各部の波形の様子を示した図である。尚、図８と同符号のものは同じものを表す。図９は、一行目の奇数列の画素Ｐ（１，１）と画素Ｐ（１，３）と画素Ｐ（１，５）、および一行目の偶数列の画素Ｐ（１，２）と画素Ｐ（１，４）と画素Ｐ（１，６）を読み出す場合の一例である。先ず、奇数列の画素Ｐ（１，１）は、タイミングＴ３１で立ち上がるので、微分回路ａの時定数に応じた所定幅のパルスがバッファＢＵＦ１から出力される。次に、偶数列の画素Ｐ（１，２）は、タイミングＴ３２で立ち上がるので、微分回路ｂの時定数に応じた所定幅のパルスがバッファＢＵＦ２から出力される。尚、微分回路ａの時定数は微分回路ｂの時定数より小さいものとする。また、微分回路ａの立ち上がり位置（タイミングＴ３１）は奇数列の二値の画像信号ＯＵＴａの開始位置を示し、微分回路ｂの立ち上がり位置（タイミングＴ３２）は奇数列の二値の画像信号ＯＵＴｂの開始位置を示す。一方、奇数列の二値の画像信号ＯＵＴａの終了位置と奇数列の二値の画像信号ＯＵＴｂの終了位置は、図６のタイミングＴ１１に示したように、必ずタイミングＴｅ１で一致する。同様に、画素Ｐ（１，３）と画素（１，４）の終了位置のタイミングＴｅ２と画素Ｐ（１，５）と画素（１，６）の終了位置のタイミングＴｅ３も、１画素の周期の中でタイミングＴｅ１と同じ位置になる。従って、画像信号ＯＵＴａおよび画像信号ＯＵＴｂのパルス開始位置だけを撮像素子１０１から出力すれば、外部の回路で画像信号ＯＵＴａおよび画像信号ＯＵＴｂのパルス幅を復元することができる。
【００５８】
図９において、奇数列の画素Ｐ（１，１）と偶数列の画素Ｐ（１，２）の例では、奇数列のバッファＢＵＦ１の出力パルスと、偶数列のバッファＢＵＦ２の出力パルスとは重ならないので、ＥＸＯＲ２０２から出力される画像信号ＩＭＧｏｕｔａでも重ならない。従って、撮像素子１０１の外部回路において、画像信号ＯＵＴａおよび画像信号ＯＵＴｂのパルス開始位置を判別可能である。
【００５９】
次に、奇数列の画素Ｐ（１，３）と偶数列の画素Ｐ（１，４）の例では、タイミングＴ３３で奇数列の画素Ｐ（１，３）のバッファＢＵＦ１から出力されるパルス幅が、タイミングＴ３４で偶数列の画素Ｐ（１，４）のバッファＢＵＦ２から出力されるパルスの立ち上がりに一致するため、ＥＸＯＲ２０２から出力される画像信号ＩＭＧｏｕｔａは１つの連続した広い幅のパルスになってしまう。この場合は、画像信号ＯＵＴａおよび画像信号ＯＵＴｂのパルス開始位置を撮像素子１０１の外部で判別する際に、最大でバッファＢＵＦ２のパルス幅分の誤差が生じるが、パルス幅を細くすることによって誤差を小さくすることができる。
【００６０】
さらに、奇数列の画素Ｐ（１，５）と偶数列の画素Ｐ（１，６）の例では、タイミングＴ３５で奇数列の画素Ｐ（１，５）のバッファＢＵＦ１から出力されるパルスと、偶数列の画素Ｐ（１，６）のバッファＢＵＦ２から出力されるパルスの立ち上がりが一致するため、ＥＸＯＲ２０２から出力される画像信号ＩＭＧｏｕｔａはバッファＢＵＦ２から出力されるパルスだけしか見えない。この場合は、撮像素子１０１の外部回路で画像信号ＯＵＴａおよび画像信号ＯＵＴｂのパルス開始位置を判別する際に、最大でバッファＢＵＦ１のパルス幅分の誤差が生じるが、パルス幅を細くすることによって誤差を小さくすることができる。
【００６１】
このように、奇数列の二値の画像信号ＯＵＴａと、偶数列の二値の画像信号ＯＵＴｂとを合成して撮像素子１０１から出力できるので、先の実施形態に比べて出力時間を短くすることが可能である。
【００６２】
尚、先の実施形態で説明した図７のようなＣＭＯＳ型の回路構成で本変形例を実現する場合は、図１０に示すような回路構成になる。図１０において、各列毎に配置されたパルス出力回路１０４（１）からパルス出力回路１０４（Ｍ）までのＭ個のパルス出力回路１０４（ｍ）の隣接する２列毎に図８の合成回路２０１と同じ構成の合成回路２０１（１）から合成回路２０１（Ｍ／２）が設けられている。ここで、図８および図９の画像信号ＯＵＴａは、図１０の画像信号ＯＵＴａ（１）から画像信号ＯＵＴａ（Ｍ−１）の奇数列のパルス出力回路１０４（ｍ）の出力に対応し、図８および図９の画像信号ＯＵＴｂは、図１０の画像信号ＯＵＴｂ（２）から画像信号ＯＵＴｂ（Ｍ）の偶数列のパルス出力回路１０４（ｍ）の出力に対応する。また、図８および図９の画像信号ＩＭＧｏｕｔｂは、図１０のＭ／２個の画像信号ＩＭＧｏｕｔｂ（１）から画像信号ＩＭＧｏｕｔｂ（Ｍ／２）に対応する。このように、図７の実施例では画像信号ＩＭＧｏｕｔ（１）から画像信号ＩＭＧｏｕｔ（Ｍ）までのＭ個の画像信号を出力するＭ個の端子が必要であったが、第一の変形例では半分のＭ／２個の端子で実現することができ、撮像素子１０１のパッケージサイズの小型化や低価格化が可能になる。
【００６３】
また、端子数がＭ個のままであっても、同時に２画素の情報を読み出せるため、第１の実施形態に比べて出力時間を短くすることができるため、フレームレートや連写速度を向上することができる。
【００６４】
（本実施形態の第二の変形例）
次に、先に述べた実施形態の第二の変形例について、図１１を用いて説明する。尚、第二の変形例は、図８で説明した第一の変形例と同様に、奇数列の二値の画像信号ＯＵＴａと、偶数列の二値の画像信号ＯＵＴｂとを合成して撮像素子１０１から出力するようになっているが、合成回路２０１の微分回路ｂを省略している。尚、図１１において、図８と同符号のものは同じものを示す。第二の変形例における合成回路２０３は、図８の合成回路２０１の微分回路ｂがなく、パルス出力回路１０４ｂの出力がそのままＥＸＯＲ２０２に入力されている。
【００６５】
次に、第二の変形例の合成回路２０３の動作例について、図１２を用いて説明する。図１２は、、図１１の回路図の各部の波形の様子を示した図である。尚、図１１と同符号のものは同じものを表す。図１２は、一行目の奇数列の画素Ｐ（１，１）と画素Ｐ（１，３）と画素Ｐ（１，５）、および一行目の偶数列の画素Ｐ（１，２）と画素Ｐ（１，４）と画素Ｐ（１，６）を読み出す場合の一例である。先ず、奇数列の画素Ｐ（１，１）は、タイミングＴ３１で立ち上がるので、微分回路ａの時定数に応じた所定幅のパルスがバッファＢＵＦ１から出力される。ここで、微分回路ａの立ち上がり位置（タイミングＴ３１）は奇数列の二値の画像信号ＯＵＴａの開始位置を示す。次に、偶数列の画素Ｐ（１，２）は、タイミングＴ３２で立ち上がり、パルス出力回路１０４ｂから出力される二値の画像信号ＯＵＴｂがそのままＥＸＯＲ２０２に入力される。一方、第一の変形例の図９と同様に、タイミングＴｅ１と、タイミングＴｅ２と、タイミングＴｅ３は１画素毎の周期の中で同じ位置にあり、画像信号ＯＵＴａと画像信号ＯＵＴｂのパルスの終了位置となる。このようにして、画像信号ＯＵＴａのパルス開始位置だけを撮像素子１０１から出力すれば、外部の回路で画像信号ＯＵＴａのパルス幅を復元することができる。
【００６６】
図１２において、奇数列の画素Ｐ（１，１）と偶数列の画素Ｐ（１，２）の例では、奇数列のバッファＢＵＦ１の出力パルスと、偶数列の画像信号ＯＵＴｂとは重ならないので、ＥＸＯＲ２０２から出力される画像信号ＩＭＧｏｕｔｂも重ならず、撮像素子１０１の外部回路において奇数列の信号と偶数列の信号とを判別できる。
【００６７】
次に、奇数列の画素Ｐ（１，３）と偶数列の画素Ｐ（１，４）の例では、タイミングＴ３３で奇数列の画素Ｐ（１，３）のバッファＢＵＦ１から出力されるパルス幅が、タイミングＴ３４で偶数列の画素Ｐ（１，４）から出力される画像信号ＯＵＴｂのパルスの立ち上がりと重なるため、ＥＸＯＲ２０２から出力される画像信号ＩＭＧｏｕｔｂは１つの連続した広い幅のパルスになってしまう。この場合は、バッファＢＵＦ１のパルス幅が既知であれば、パルスの立ち下がりは同じタイミングＴｅ２の位置なので、立ち上がり部分で重なっていることがわかる。従って、画像信号ＩＭＧｏｕｔｂのパルスの立ち上がりをバッファＢＵＦ１のパルス幅分だけ遅らせた位置が画像信号ＯＵＴｂの立ち下がり位置であることがわかり、奇数列の信号と偶数列の信号とを判別できる。
【００６８】
さらに、奇数列の画素Ｐ（１，５）と偶数列の画素Ｐ（１，６）の例では、タイミングＴ３５で奇数列の画素Ｐ（１，５）のバッファＢＵＦ１から出力されるパルスが、偶数列の画素Ｐ（１，６）から出力される画像信号ＯＵＴｂのパルスの途中で重なっている。このため、ＥＸＯＲ２０２から出力される画像信号ＩＭＧｏｕｔｂは、画像信号ＯＵＴｂのパルスの途中でバッファＢＵＦ１から出力されるパルス幅分が反転して出力される。この場合は、バッファＢＵＦ１のパルス幅が既知であれば、タイミングＴ３５より前のパルス幅とバッファＢＵＦ１のパルス幅とを比べて、タイミングＴ３５より前のパルス幅がバッファＢＵＦ１のパルス幅より広ければ、バッファＢＵＦ１のパルスではないことがわかる。この結果、タイミングＴ３５でバッファＢＵＦ１のパルス幅分が反転している部分がバッファＢＵＦ１から出力されるパルスの位置であることがわかり、撮像素子１０１の外部回路において奇数列の信号と偶数列の信号とを判別できる。
【００６９】
このように、奇数列の二値の画像信号ＯＵＴａと、偶数列の二値の画像信号ＯＵＴｂとを合成して撮像素子１０１から出力できるので、第一の変形例と同様に、先の実施形態に比べて出力時間を短くすることが可能である。尚、図７で説明したＣＭＯＳ型の回路構成に対応する場合は、第一の変形例で説明した図１０と同じ回路構成で実現できる。この結果、第一の変形例と同様に半分のＭ／２個の端子で済むので、撮像素子１０１のパッケージサイズの小型化や低価格化が可能になる。
【００７０】
以上、本発明に係る撮像素子１０１の実施形態について説明したように、本発明に係る撮像素子１０１は、出力する画像信号をノイズに強いパルス幅またはパルス位置で出力することができる。
【００７１】
さらに、本発明に係る撮像素子１０１に加えて、撮影光学系と、撮影制御部と、画像記録部とを設けることで、ノイズが少ないデジタル信号で記録することが可能なカメラを実現することができる。
【図面の簡単な説明】
【００７２】
【図１】本実施形態に係る撮像素子１０１のブロック図である。
【図２】画素Ｐ（１，１）の回路図である。
【図３】ＳＧＡ（ｍ）およびパルス出力回路１０４の回路図である。
【図４】ＬＡＭＰ１０５の回路図である。
【図５】撮像素子１０１から出力される信号の様子を示す説明図である。
【図６】撮像素子１０１の動作シーケンスを示すタイミングチャートである。
【図７】複数の出力端子を有する場合のブロック図である。
【図８】第一の変形例の合成回路２０１の回路図である。
【図９】第一の変形例の動作シーケンスを示すタイミングチャートである。
【図１０】第一の変形例および第二の変形例のブロック図である。
【図１１】第二の変形例の合成回路２０３の回路図である。
【図１２】第二の変形例の動作シーケンスを示すタイミングチャートである。
【符号の説明】
【００７３】
１０１・・・撮像素子            １０２・・・タイミング発生回路
１０３，１０３ａ・・・水平出力回路
１０４，１０４ａ，１０４ｂ・・・パルス出力回路
１０５・・・ランプ信号発生回路（ＬＡＭＰ）
１０６，１０７・・・コンパレータ（ＣＭＰ）
１０８，２０２・・・排他的論理和演算部（ＥＸＯＲ）
２０１，２０３・・・合成回路
Ｐ（１，１）〜（Ｎ，Ｍ）・・・画素
ＶＬＩＮＥ（１）〜（Ｍ）・・・垂直信号線
ＣＡＭＰ・・・カラムアンプ
ＳＧＡ（１）〜（Ｍ）・・・信号増幅・蓄積部
ＰＷ（１）〜ＰＷ（Ｍ）・・・定電流源
ＢＵＦ１，ＢＵＦ２・・・バッファ
ＣＰＬ１・・・定電流源
ＳＷ１，ＳＷ２・・・スイッチ
ＩＮＶ１・・・インバータ
Ｃ１，Ｃａ１，Ｃａ２・・・コンデンサ
Ｒ１，Ｒ２・・・抵抗
【図１】
2010093411.tif 000003
【図２】
2010093411.tif 000004
【図３】
2010093411.tif 000005
【図４】
2010093411.tif 000006
【図５】
2010093411.tif 000007
【図６】
2010093411.tif 000008
【図７】
2010093411.tif 000009
【図８】
2010093411.tif 000010
【図９】
2010093411.tif 000011
【図１０】
2010093411.tif 000012
【図１１】
2010093411.tif 000013
【図１２】
2010093411.tif 000014