(57)【要約】【課題】  電源を重畳したクロック信号に、監視信号及び制御信号を重畳する、仲介局を利用した制御・監視信号伝送システムにおいて、入力や出力の数の変化が回路によって制約される欠点が解消され、内部に入力部と出力部の対応の自由度を持った構造の仲介局を持った、より使い易い制御・監視信号伝送システムを提供する。【解決手段】  複数の子局に共通のデータ信号線で接続され、作動装置から前記子局を介して伝送された監視データを、予め対応させられた別の前記作動装置への制御データとして送出する仲介局において、前記監視データは、制御信号からの抽出がなされた際に前記仲介局の記憶領域に既に記憶されている別の前記監視データが前記制御データとして送出された後、前記記憶領域に上書記憶される。【選択図】図２
2010015433.tif 000002
【特許請求の範囲】
【請求項１】
各々がアクチュエータ部および前記アクチュエータ部を監視するセンサ部を含む複数の作動装置と、前記複数の作動装置に対応して設けられ共通のデータ信号線で接続された複数の子局と、前記データ信号線に接続された仲介局と、を備え、
前記複数の作動装置は、少なくとも２個を含む一又は複数の組に分けられ、同じ組に属するものは対応関係にあるものとされ、
前記仲介局は、前記センサ部から前記子局を介して伝送された監視信号から監視データを抽出し、前記監視データを送出した前記センサ部を含む前記作動装置と対応関係にある別の前記作動装置に、制御データとして送出し、
前記監視データは、その抽出がなされた際に前記仲介局の記憶領域に既に記憶されている別の前記監視データが前記制御データとして送出された後、前記記憶領域に上書記憶されることを特徴とすることを特徴とする制御・監視信号伝送システム。
【請求項２】
請求項１において、前記仲介局はバッファ領域を有し、前記監視データは前記バッファ領域に記憶された後、前記バッファ領域から前記記憶領域へ転送されることを特徴とする制御・監視信号伝送システム。
【請求項３】
請求項１又は２において、前記上書記憶は、前記監視データの最小単位毎に実行されることを特徴とする制御・監視信号伝送システム。
【請求項４】
請求項２において、前記上書記憶は、前記監視データの最小単位を所定数集めたブロック毎に実行されることを特徴とする制御・監視信号伝送システム。
【請求項５】
請求項１〜４において、前記監視データの信号は、前記仲介局から前記作動装置にデータを出力する出力期間と、前記作動装置から前記仲介局にデータが入力される入力期間とを有することを特徴とする制御・監視信号伝送システム。
【請求項６】
請求項１、２、３又は４において、前記制御データは、伝送の開始を示すスタート信号に続けて送出され、前記子局は、前記スタート信号及び前記制御データを構成するクロック信号に基づき、前記スタート信号を起点とし、前記クロック信号により順次アドレスカウンタを更新して伝送同期することを特徴とする制御・監視信号伝送システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御・監視信号伝送システムに関し、制御部であるＰＬＣ（プログラマブル・ロジック・コントローラ）やコンピュータ及び親局に代えて仲介局を設けた構成の簡易な制御・監視信号伝送システムである。この構成により、制御部からの並列（パラレル）な制御信号を直列信号に変換して伝送し、離れた位置にある作動装置側で前記直列信号を並列信号に変換して機器の制御を行うことで、機器間の配線が省略できる所謂省配線システムの考え方である。こうした配線の省略を行いながら入力に対する出力が一定の規則的な制御に有っては、より簡便な制御を行うことによって、設計の簡素化や設備の簡素化が行える。本発明は、そうした入力に対する出力が一定の規則的な制御において、伝送信号に電源信号を重畳し、クロック信号に監視信号及び制御信号を重畳する制御・監視信号伝送システムに関する。
【背景技術】
【０００２】
従来、簡単な入力出力を行う制御においても常に中央制御システムの判断で行われてきた。中央制御システムとしては、ホストコンピュータやＰＬＣ（プログラマブル・ロジック・コントローラ）や、省配線の親局等がある。これら中央制御システムと、被制御機器であるランプや電磁弁、または省配線出力ユニット（通信制御信号を並列信号から直列信号に変換し結合することによって配線数を減じる制御ユニットで例えば最小１端子から３２端子の適正なユニットを選択して用いることができる）が通信制御を行い、また離れた位置にある多数のセンサ部（スイッチやフォトトランジスタなどのオン、オフの状態）からの監視信号を伝送する制御・監視信号伝送システムは、自動制御の技術分野において広く用いられている。
【０００３】
一方、これら自動制御の技術分野において、その通信制御をより簡単に行うための方法も提案されており、例えば、特許文献１には、親局に代えて、制御部を介することなく仲介局が入力部の信号を出力部に伝えることによって、制御部が無い簡単な通信制御ができる通信制御システムが記載されている。
【特許文献１】特開２００５−０８０２５６公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、上記仲介局を利用した通信制御システムでは、入力や出力の数の変化が仲介局の回路によって制約される欠点があった。また入力部から出力部への信号伝達の規則性についても、仲介局の回路によって制約される欠点があった。しかしながら、この制約を解消すれば、当該制御・監視信号伝送システムは、更に応用性が広がるとともに、設計時間の短縮や量産性が確保され、取扱いし易くまた、システム変更が容易であることが判った。そして、仲介局の内部に入力部と出力部の対応の自由度を持った構造にする改善によって、従来方法よりも取扱し安く、自由度が改善されたシステムにできることが判った。
【０００５】
そこで、本発明は、電源を重畳したクロック信号に、監視信号及び制御信号を重畳する、仲介局を利用した制御・監視信号伝送システムにおいて、入力や出力の数の変化が回路によって制約される欠点が解消され、内部に入力部と出力部の対応の自由度を持った構造の仲介局を持った、より使い易い制御・監視信号伝送システムを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る制御・監視信号伝送システムは、各々がアクチュエータ部およびアクチュエータ部を監視するセンサ部を含む複数の作動装置と、前記複数の作動装置に対応して設けられ共通のデータ信号線で接続された複数の子局と、前記データ信号線に接続された仲介局と、を備える。なお、本発明における作動装置が、従来の制御・監視信号伝送システムにおける被制御装置に相当するものとなる。また、本発明のアクチュエータ部は、使用者の意図する動作を行うものであれば伸縮や屈曲等の運動を行うものでなくても良く、例えば、ソレノイドや、リレー、電磁弁の他、ランプ等も含まれるものとする。
前記複数の作動装置は、少なくとも２個を含む一又は複数の組に分けられ、同じ組に属するものは対応関係にあるものとされる。
前記仲介局は、前記センサ部から前記子局を介して伝送された監視信号から監視データを抽出し、前記監視データを送出した前記センサ部を含む前記作動装置と対応関係にある別の前記作動装置に、制御データとして送出する。
前記監視データは、その抽出がなされた際に前記仲介局の記憶領域に既に記憶されている別の前記監視データが前記制御データとして送出された後、前記記憶領域に上書記憶される。
【０００７】
前記仲介局はバッファ領域を有し、前記監視データは前記バッファ領域に記憶された後、前記バッファ領域から前記記憶領域へ転送されてもよい。
【０００８】
前記上書記憶は、前記監視データの最小単位毎に実行さてもよい。或いは、前記上書記憶は、前記監視データの最小単位を所定数集めたブロック毎に実行されてもよい。
【０００９】
前記監視データの信号は、前記仲介局から前記作動装置にデータを出力する出力期間と、前記作動装置から前記仲介局にデータが入力される入力期間とを有していてもよい。
【００１０】
前記制御データは、伝送の開始を示すスタート信号に続けて送出され、前記子局は、前記スタート信号及び前記制御データを構成するクロック信号に基づき、前記スタート信号を起点とし、前記クロック信号により順次アドレスカウンタを更新して伝送同期するものであってもよい。
【発明の効果】
【００１１】
本発明は、仲介局の機能改善によって、入力即出力という単純な制御の簡素化をできるようにしたものである。即ち、本発明では、制御・監視信号伝送システムにおいて、仲介局に記憶領域が設けられている。その仲介局は、共通のデータ信号線に送出された監視信号から監視データを抽出し、当該監視データを仲介局の記憶領域に記憶し、記憶された監視データが制御データとして送出される。そのため、入力部と出力部の対応付けの自由度を持った構造にする改善ができ、従来方法よりも取扱い易く、自由度の改善されたシステムができた。なお、記憶領域の監視データは、制御データとして送出される毎に随時新しい監視データで上書されることになるが、その上書記憶は、監視データの最小単位毎（１クロック毎）にまたは監視データの最小単位を所定数集めたブロック毎、例えば、制御データの１周期毎に実行されてもよい。また、仲介局にバッファ領域を設け、監視データがバッファ領域に記憶された後、バッファ領域から記憶領域へ転送してもよい。このような、記憶領域におけるデータのやり取りを定義すること、及び入力データを記憶領域に上書記憶或いは転送するタイミングを設定することによって、従来のように入力や出力の数の変化が仲介局の回路によって制約される欠点を解消し、より使い易いシステムができた。更に、入力部から出力部への信号伝達の規則性についても、仲介局の回路によって制約される欠点も解消された。こうして、応用性が広く、設計時間の短縮や量産性が確保された、取扱いし易い制御・監視信号伝送システムが得られた。そして、伝送システムの簡素化によるシステムコストの低減と設計の低コスト化・配線の簡素化、組み込み作業の簡素化の改善をすることができた。
【００１２】
監視データの上書記憶や転送のタイミングは、データの送受信手法の適正化で、より効果的に設定することができる。具体的には、前記監視データの信号を、前記仲介局から前記作動装置にデータを出力する出力期間と、前記作動装置から前記仲介局にデータが入力される入力期間とを有するものとし、事実上の双方向通信とすれば、通信速度を上げることで、より多数の装置を扱うことが可能になる。即ち、出入力数を増やすことが可能となり、対応の自由度をあげることができる。
【００１３】
更にまた、前記制御データを、伝送の開始を示すスタート信号に続けて送出し、子局は、スタート信号及び制御データを構成するクロック信号に基づき、スタート信号を起点とし、クロック信号により順次アドレスカウンタを更新して伝送同期するものとすれば、入出力の増減にもアドレスの変更のみで簡単に対応できる。従って、入力や出力の対応の自由度を更に上げることができる。
【００１４】
なお、本発明においても、制御部及び親局に替えて仲介局を備えることにより、簡易かつ小規模で保守が容易で安価となり、また、制御部または親局を介さずに遠隔制御を行うことにより、制御部または親局の内部のスキャンニングタイムなどによる制御の遅延が生ぜず、高速の伝送制御を実現できる、といった従来の制御・監視信号伝送システムの効果を得ることができる。
【発明を実施するための最良の形態】
【００１５】
以下に、本発明の実施形態における実施例を図によって説明する。図１は本発明の実施例である制御・監視信号伝送システムの全体の基本構成図、図２は仲介局の機能ブロック図、図３は記憶領域における伝送信号形態の模式図である。
【００１６】
図１に示すように、この制御・監視信号伝送システムは、単一の仲介局１と、この仲介局１に共通のデータ線であるＤＰ信号線８、ＤＮ信号線９を介して接続された複数の子局４と、複数の子局４の各々に接続された複数の作動装置５とを備える。
【００１７】
作動装置５は、少なくとも２個を含む一又は複数の組に分けられ、同じ組に属するものは対応関係にあるものとされている。例えば、Ａ地点とＢ地点にそれぞれ５個の作動装置が設置されていた場合、Ａ地点の作動装置１個とＢ地点の作動装置１個を一組とすれば、５つの組に分けれることになり、また、それら各組の１対が対応関係にあるものとなる。各組について、後述のアドレス、例えば０〜５を付与すれば、対応関係にある作動装置のアドレスは同一となる。なお、前記Ａ地点とＢ地点に加え、例えばＣ地点にも５個の作動装置が設置された場合、３個を一組とすれば、Ａ、Ｂ、Ｃの各地点に設置された作動装置が対応する関係となる。
【００１８】
また、作動装置５は、各々がアクチュエータ部６及びアクチュエータ部６を監視するセンサ部７を含んでいる。アクチュエータ部６は、作動装置５を構成する種々の部品、例えば、ソレノイドや、リレー、電磁弁、ランプ等からなる。また、センサ部７は、対応するアクチュエータ部６に応じて選択され、例えば、フォトトランジスタ、押釦スイッチ等からなり、オン、オフの状態（２値信号）を入力する。ただし、センサ部７から入力される信号に限定はなく、２値以上の信号が入力されるものであってもよい。
【００１９】
複数の作動装置５には、制御信号が、ＤＰ信号線８、ＤＮ信号線９を経て子局４を介し、アクチュエータ部６に伝送される。また、センサ部７からの監視信号（センサ信号）が子局４を介してＤＰ信号線８、ＤＮ信号線９を経て伝送される。ＤＰ信号線８、ＤＮ信号線９の上を伝送される監視信号及び制御信号は、シリアル（直列）信号である。ＤＰ信号線８とＤＮ信号線９との線間は、後述するように、電源電圧Ｖｘの供給、クロック信号ＣＫの供給、及び、監視信号及び制御信号の（事実上の）双方向の伝送に用いられる。
【００２０】
複数の子局４は、複数の作動装置５に対応して設けられ、任意の位置でＤＰ信号線８、ＤＮ信号線９に接続され、また、対応する作動装置５に接続される。複数の子局４は、各々、子局出力部２と子局入力部３とを備え、子局出力部２及び子局入力部３は、各々、アクチュエータ部６及びセンサ部７に対応する。これら子局入力部３及び子局出力部２に入力及び出力される監視信号及び制御信号は、複数ビットのパラレル（並列）信号である。子局出力部２が制御信号についての直列／並列変換を行い、子局入力部３が監視信号についての並列／直列変換を行う。
【００２１】
仲介局１は、ＤＰ信号線８、ＤＮ信号線９を介して複数の子局４に接続されている。この仲介局１は、周知の制御・監視信号伝送システムにおける親局のように制御部からの制御信号を取り込んだり制御部へ監視信号を送出したりせず、これに代えて、所定の作動装置５（のセンサ部７）から伝送された監視信号を予め対応させられた別の作動装置５（のアクチュエータ部６）への制御信号として伝送するのみであり、この点で周知の親局とは異なる構成を有する（図２参照）。そのため、破線で示すデータ信号の流れのように、Ｂ地点の子局入力部３に取り込まれた、センサ部７からの監視信号は、前記ＤＰ信号線８、ＤＮ信号線９を経て、予め決められたＡ地点の子局出力部２を介し、作動装置５のアクチュエータ部６に出力される。一方、予め決められたＡ地点の子局４の子局入力部３に、センサ部７から取り込まれた監視信号が、前記ＤＰ信号線８、ＤＮ信号線９を経て、予め決められたＢ地点の子局出力部２を介し、作動装置５のアクチュエータ部６に出力される。従って、この制御・監視信号伝送システムでは、ホストコンピュータやＰＬＣ（プログラマブル・ロジック・コントローラ）を必要とせず、制御システムを組むことが可能である。
【００２２】
なお、この制御・監視信号伝送システムでは、複数の子局４の各々へ電源電圧Ｖｘを供給するための電力線Ｐ（２４Ｖの電力線及び０Ｖの電力線）及びローカル電源を備えていない。後述するように、複数の子局４への電源供給はクロック信号に重畳された電源信号による。この電源信号の電力容量は、複数の子局４の各々が十分に動作しうるものとされる。
【００２３】
仲介局１はその構成として、転送回路１０、仲介局出力部１５、仲介局入力部１８、発振器（ＯＳＣ）１１、及びタイミング発生手段１３を備える。タイミング発生手段１３は、発振器１１の出力する発振出力に基づいて、所定の周期ｔ０のクロックＣＫに同期した所定のタイミング信号を発生する。
【００２４】
仲介局入力部１８は、監視信号検出手段１９、監視データ抽出手段２０を備える。監視信号検出手段２０は、ＤＰ信号線８及びＤＮ信号線９の上を伝送される直列のパルス状電圧信号を取り込んで、これに重畳されている監視データ信号を検出して出力する。監視信号検出手段１９は、この検出出力を、タイミング発生手段１３からのクロックＣＫに同期させて（波形整形して）転送回路１０へ出力する。なお、転送回路１０としては、ＭＣＵ（マイクロコンピュータ・コントロール・ユニット）が好適であり、ほとんどの実用的な形態においてはＭＣＵが採用されると考えられるため、以下、転送回路をＭＣＵという。
【００２５】
仲介局出力部１５は、制御データ信号発生手段１４、ラインドライバ２３を備える。また、ラインドライバ２３には、予め定められた一定のレベルの電源電圧Ｖｘを発生するための電源手段２１が接続されている。制御データ信号発生手段１４は、データ監視データ抽出手段２０からＭＣＵ１０に入力された直列データ列の各データ値を、クロックＣＫに重畳する。制御データ信号発生手段１４の出力は、出力回路であるラインドライバ２３を介して、電源電圧を含む直列信号としてＤＰ信号線８及びＤＮ信号線９の上に出力される。この電源電圧を含むクロックＣＫは、後述するように、レベル変換された上で、端子１６及び１７に出力され、ＤＰ信号線８及びＤＮ信号線９に供給される。即ち、両者の間の相対的な電位差として出力される。
【００２６】
ＭＣＵ１０は、記憶領域１２を備える。図３に示すように、この記憶領域１２は入力データ領域（ＩＮ−ＤＡＴＡ、本発明のバッファ領域に相当）と出力データ領域（ＯＵＴ−ＤＡＴＡ）とで構成され、前記監視データ抽出手段２０から入力された監視データがＩＮ−ＤＡＴＡに記憶される。なお、入力データ領域は、記憶領域１２と別の装置であってもよい。ここで記憶されたデータは、１クロック毎にまたは伝送データの１周期毎（ブロック毎）にＯＵＴ−ＤＡＴＡに書き込まれる（上書記憶される）。なお、ＯＵＴ−ＤＡＴＡへの書き込みが終了した後、ＩＮ−ＤＡＴＡのデータは、新たな入力データにより書換えられる。そして、ＯＵＴ−ＤＡＴＡへ書き込まれたデータは、仲介局出力部１５を介し、ＤＰ信号線８、ＤＮ信号線９を経て、子局４に出力される。従って、この制御・監視信号伝送システムにおいては、センサ部７からの入力信号（監視信号）とアクチュエータ部６への出力信号（制御信号）とが１対１に対応させられることになる。
【００２７】
例えば、Ａ地点の作動装置５の、４個のアドレス０〜３が割り当てられてセンサ部７（実際には、対応する子局入力部３）から、４ビットの監視信号「００１１」が、対応する子局４の子局入力部３に出力される場合について説明する。この場合、まず、子局入力部３が、監視信号「００１１」をクロックＣＫのアドレス０〜３の位置に重畳して、図１に点線で示すように、ＤＰ信号線８、ＤＮ信号線９の上に出力する。すると、仲介局１の仲介局入力部１８は、監視信号「００１１」を抽出して、これを制御信号「００１１」としてＭＣＵ１０に入力する。ＭＣＵ１０においては、この制御信号「００１１」が記憶領域１２のＩＮ−ＤＡＴＡのアドレス０〜３に記憶する。そして、ＯＵＴ−ＤＡＴＡのアドレス０〜３に書き換え、仲介局出力部１５に入力する。仲介局出力部１５は、制御信号「００１１」が抽出されたアドレスと同一のアドレス０〜３の位置に重畳して、ＤＰ信号線８、ＤＮ信号線９の上に出力する。そして、Ａ地点から遠隔のＢ地点において、アドレス０〜３が割り当てられているアクチュエータ部６に対応する子局出力部２が、図１に点線で示すように、アドレス０〜３の位置に重畳された制御信号「００１１」を抽出し、対応するアクチュエータ部６に出力する。これにより、子局入力部３のアドレスと子局出力部２のアドレスとが一致しているＡ地点とＢ地点の子局４の間で、信号の入出力が行われる。
【００２８】
この後、例えばＢ地点（これに限られず、例えばＣ地点でも良い）の異なるアドレス、例えば、アドレス４〜７が与えられたセンサ部７から、監視信号、例えば、「０１０１」、が対応する子局出力部２に出力された場合、子局入力部３は、監視信号をクロックＣＫのアドレス４〜７の位置に重畳して、図１に点線で示すように、ＤＰ信号線８、ＤＮ信号線９の上に出力する。仲介局１において、仲介局入力部１８が監視信号を抽出して制御信号としてＭＣＵ１０に入力する。ＭＣＵ１０においては、この制御信号「０１０１」が記憶領域１２のＩＮ−ＤＡＴＡのアドレス４〜７に記憶する。そして、ＯＵＴ−ＤＡＴＡのアドレス４〜７に書き換え、仲介局出力部１５に入力する。仲介局出力部１５は、制御信号をアドレス４〜７の位置に重畳して、ＤＰ信号線８、ＤＮ信号線９の上に出力する。アドレス４〜７が割り当てられたＡ地点の子局出力部２は、上記アドレス０〜３の場合と同様に、アドレス４〜７の位置に重畳された制御信号を抽出し、対応するＡ地点のアクチュエータ部６に出力する。
【００２９】
このようにして、制御・監視信号伝送の１サイクル（例えば、所定のアドレス０〜３１、或いは、スタート信号ＳＴからエンド信号ＥＮＤまで等）が実行される。更に、この１サイクルを単位として、信号の伝送が繰り返される。
【００３０】
ただし、入力信号と出力信号との対応は、前述の１対１に限られず、対応関係は種々に変更可能である。例えば、Ａ地点の子局入力部３からの入力信号をＢ地点の子局出力部２に出力信号として与えた場合、前述のように、Ｂ地点の子局入力部３からの入力信号をＡ地点の子局出力部２に出力信号として与える他に、Ｂ地点の子局入力部３からの入力信号をＣ地点の子局出力部２に出力信号として与えてもよい。また、Ａ地点の子局入力部３からの入力信号を、Ｂ地点及びＣ地点の子局出力部２に出力信号として与えてもよい。
【００３１】
なお、この制御・監視信号伝送システムの伝送において、あるアドレスの子局入力部３からの信号は、同一アドレスの子局出力部２に対して、クロックＣＫの同一周期内において伝送される。即ち、伝送のサイクルにおける監視信号のアドレス（入力アドレス）と制御信号のアドレス（出力アドレス）とは同一である（従って、入出力アドレスと言う）。これにより、子局４に入力信号を与えるのみで、対応する（同一アドレスの）子局４に出力信号を伝送する（供給する）ことができる。このような伝送方式を実現するための、具体的な回路構成を以下に示す。
【００３２】
図４は子局出力部と子局入力部および作動装置の機能ブロック図、図５は子局入力部の機能ブロック配線図、図６は子局出力部のブロック配線図、図７は仲介局の機能ブロック配線図、図８はこの制御・監視信号伝送システムのタイムチャート図、図９は子局入力部のタイムチャート図、図１０は子局出力部のタイムチャート図、図１１は仲介局のタイムチャート図である。
【００３３】
まず、子局入力部３について説明する。子局入力部３は、図４、図５に示すように、電源電圧発生手段（ＣＶ）３００、ラインレシーバ３０１、制御データ信号抽出手段３０２、子局アドレス設定手段３０３、アドレス抽出手段３０４、入力データ部３０５、監視データ信号発生手段３０６、ラインドライバ３０７を備える。
【００３４】
電源電圧発生手段３００は、当該子局入力部３を構成する回路を電気的に駆動し、対応する作動装置５のセンサ部７を電気的に駆動する一定レベルの電源電圧、即ち、出力Ｖｃｇ（１９Ｖ）及び出力Ｖｃｐ（２４Ｖ）を、ＤＰ信号線８及びＤＮ信号線９から発生する、ＤＣ（直流）−ＤＣコンバータである。ＤＰ信号線８及びＤＮ信号線９の電圧を周知の手段により平滑し安定化することにより安定化した出力Ｖｃｇ（１９Ｖ）を得ると共に、ダイオードＤ０及びコンデンサＣ０により出力Ｖｃｐ（２４Ｖ）を形成する。なお、ＤＰ信号線８及びＤＮ信号線９上のパルス幅変調されたクロックの周期は、出力Ｖｃｐが十分に２４Ｖを維持できるようにされる。子局入力部３は、これら出力Ｖｃｇ（１９Ｖ）と出力Ｖｃｐとの間で動作する。
【００３５】
ラインレシーバ３０１は、抵抗値が等しい分割抵抗Ｒ１及びＲ２とバッファ回路Ｂとからなる。ＤＰ信号線８及びＤＮ信号線９の間の電位差、Ｖｓを検出し、これを分割抵抗Ｒ１及びＲ２により２分割した信号を、バッファ回路Ｂから出力する。即ち、ＤＰ信号線８及びＤＮ信号線９の間の電位差が２４Ｖの場合、ＤＰ信号線８の２４Ｖの電位によりダイオードＤ０がオンして、コンデンサＣ０が当該電位差に充電され、出力Ｖｃｐ＝２４Ｖが抵抗Ｒ１の一端に与えられ、抵抗Ｒ２の一端にもＤＰ信号線８の２４Ｖが与えられる。従って、抵抗Ｒ１及びＲ２の両端間の電位差は無い。一方、前記電位差が１９Ｖに変化した場合、ダイオードＤ０がオフし、ＤＮ信号線９の電位を基準としたＶｃｐの電位はコンデンサＣ０により２４Ｖが維持されるが、抵抗Ｒ２の一端にはＤＰ信号線８の１９Ｖが与えられる。従って、抵抗Ｒ１及びＲ２の両端間に５Ｖの電位差が与えられ、これを２分割した値がバッファ回路Ｂに入力される。なお、全体的な電位のシフトによるものであり、基準電位である出力Ｖｃｐ（２４Ｖ）と出力Ｖｃｇ（１９Ｖ）との関係が変動するものではない。
【００３６】
このように、この子局入力部３の回路では、ＤＰ信号線８及びＤＮ信号線９の間に、コンデンサＣ０が並列に挿入され、更に、コンデンサＣ０のＤＰ信号線８側端子とＤＰ信号線８との間にダイオードＤ０が挿入されているに等しい。従って、ＤＰ信号線８及びＤＮ信号線９の間の電位差が電源電位Ｖｘ＝２４Ｖの期間においては、ＤＰ信号線８からダイオードＤ０を介してＤＮ信号線９へ充電電流が流れて、コンデンサＣ０を充電すると共に、子局４及び作動装置５の回路を駆動する。一方、前記電位差（Ｖｘ−Ｖｓ）が１９Ｖの期間においては、ダイオードＤ０がオフしてＤＮ信号線９からＤＮ信号線９へ、コンデンサＣ０を充電するための電流は流れない（遮断される）。従って、（Ｖｘ−Ｖｓ）が１９Ｖの期間において、コンデンサＣ０が放電して子局４及び作動装置５の回路を駆動すると共に、後述するように、監視データ信号が例えば「１」の場合に、電流信号を重畳する。即ち、監視データ信号の「１」である電流ＩｉｓをＤＮ信号線９へ出力する。
【００３７】
クロックＣＫが重畳された制御信号（直列のパルス状電圧信号）を考えると、バッファ回路Ｂは、前記電位差が２４Ｖの場合にハイレベル信号を出力し、これ以外の場合にロウレベル信号を出力する。これが出力ｄｏである。即ち、復調された制御信号のデータの値である。これは、位相変調されたクロックＣＫを含むと考えてよい。この出力ｄｏがアドレス抽出手段３０４であるプリセット加算カウンタ（以後、プリセット加算カウンタ３０４という）に入力され、その反転信号がシフトレジスタＳＲ入力される。なお、出力ｄｏの波形については後述する。
【００３８】
なお、抽出されたクロックＣＫの入力に先だって、制御信号に重畳されているスタート信号ＳＴが、同様に出力ｄｏのハイレベルとして検出されて、オンディレイタイマＴｏｎに入力される。スタート信号ＳＴと出力ｓｔの波形については後述するが、このオンディレイタイマＴｏｎでは、遅延は３ｔ０（ｔ０はクロックＣＫの１周期）とされ、即ち、出力ｓｔの立ち上がりを３ｔ０だけ遅延させ、立ち下がりは元の信号ＳＴに同期させる。従って、ハイレベルの時間が短い信号、即ち、クロックＣＫや後述のエンド信号ＥＮＤについては、出力ｓｔが現われない。出力ｓｔは、微分回路に入力され、出力ｓｔの立ち上がりで微分信号がプリセット加算カウンタ３０４及びシフトレジスタＳＲに入力され、そのリセット信号Ｒとして用いられる。なお、これらには、出力ｄｏも入力される。
【００３９】
子局アドレス設定手段３０３の設定部スイッチには、当該子局入力部３に割り当てられたアドレスが設定される。このアドレスとは、例えば、当該子局４が前述（図１）のＡ地点に設けられ、０〜３番地が割り当てられていたとすれば、これらの番地が設定される。ただし、図７では図示の便宜のため０番地が示されている。プリセット加算カウンタ３０４は、出力ｓｔの立ち上がり微分信号によりリセットされた後、抽出されたクロックＣＫをその立ち上がりでカウントし、カウント値が前記設定部スイッチのアドレスと一致している間、後述の波形の出力ｄｃを出力する。
【００４０】
入力データ部３０５は、対応するセンサ部７から入力された１又は複数の（ビットの）データの値からなる監視信号を保持し、プリセット加算カウンタ３０４からの出力ｄｃが入力されると、保持している１又は複数のデータの値を、予め定められた順に直列の信号として監視データ信号発生手段３０６に出力する。即ち、入力データ部３０５は、監視信号についての並列／直列変換を行う。監視データ信号発生手段３０６は、監視信号のデータの値に応じて、監視データ信号を出力し、ここで出力された監視データ信号は、出力回路であるラインドライバ３０７により、ＤＰ信号線８及びＤＮ信号線９の上に出力される。
【００４１】
入力データ部３０５はその構成にシフトレジスタＳＲを有する。この入力データ部３０５のシフトレジスタＳＲは、出力ｄｃがハイレベルとなる期間中において、抽出されたクロックＣＫの立ち下がりに同期して、「１（又はハイレベル）」をシフトする。即ち、「１」が、シフトレジスタＳＲの単位回路Ｓｒ１〜Ｓｒ４において、この順にシフトされる。従って、シフトレジスタＳＲの出力ｄｒ１〜ｄｒ４が、当該クロックＣＫの周期において、その立ち下がりに同期して、順に（次周期の立ち下がりまで）ハイレベルとされる。出力ｄｒ１〜ｄｒ４は、各々、４個の２入力ＡＮＤゲートに入力される。
【００４２】
入力データ部３０５のアンドゲート部は、割り当てられたアドレス（例えば、前述の０〜３番地）と同一個数（アドレスが０〜３番地の場合は４個）の２入力ＡＮＤゲートと、これらの出力を受けるＯＲゲートとからなる。４個のＡＮＤゲートの各々に、前記シフトレジスタＳＲの出力ｄｒ１〜ｄｒ４が入力される。出力ｄｒ１〜ｄｒ４は、前述のように、当該クロックＣＫの周期において、その立ち下がりに同期して、順に（次周期の立ち下がりまで）ハイレベルとされる。従って、出力ｄｒ１〜ｄｒ４のハイレベルの期間中に、４個のＡＮＤゲートの各々が開いて、アドレス０〜３に重畳されるべき監視信号（スイッチＳＷ０等で代表的に表されるセンサ部７の状態に依存する信号「０」又は「１」の入力にもとづく信号）が、この順に、ＡＮＤゲートを経て、ＯＲゲートから出力される。
【００４３】
ＯＲゲートの出力は、２入力ＮＡＮＤゲート３０８に入力される。ＮＡＮＤゲート３０８には、インバータＩＮＶの出力、即ち、出力ｄｏの反転信号が入力される。ＮＡＮＤゲート３０８は監視データ信号発生手段３０６を構成する。そして、前記設定部スイッチに設定されたアドレスの監視信号が出力されている期間中に、出力ｄｏの立ち下がりに同期してＮＡＮＤゲート３０８が開いて、前記センサ部７の状態に依存する信号値、例えば「００１１」等を採る監視信号が、出力ｄｉｐとして出力される。
【００４４】
出力ｄｉｐは、ラインドライバ３０７を介して、レベル変換された後にＤＰ信号線８及びＤＮ信号線９に出力される。ラインドライバ３０７は、トランジスタＴ１及びＴ２、ダイオードＤ、抵抗Ｒ３、Ｒ４及びＲｉｓからなる。出力ｄｉｐは、トランジスタＴ１を介して、大きなトランジスタＴ２に入力される。即ち、監視データ信号が例えば「１」の場合、出力ｄｉｐのロウレベルによりトランジスタＴ２がオンして、監視データ信号である電流ＩｉｓがＤＰ信号線８及びＤＮ信号線９に流れる。これにより、監視データ信号の「１」である電流信号Ｉｉｓを信号線ＤＮ信号線９へ重畳する。また、トランジスタＴ２は、抵抗Ｒ３、Ｒ４及びＲｉｓを適当に選択することにより、それを流れる電流が制限される。例えば、３０ｍＡ（ミリアンペア）に制限される。
【００４５】
以上から判るように、監視信号は、子局入力部３から、（抽出された）クロック信号である信号ｄｏの１周期において、ＤＰ信号線８及びＤＮ信号線９上に電流信号として出力される（重畳される）。なお、この時、前述のように、ＤＰ信号線８及びＤＮ信号線９の間の電位差（Ｖｘ−Ｖｓ）が１９Ｖの期間においては、ダイオードＤ０がオフしてＤＰ信号線８からＤＮ信号線９へコンデンサＣ０を充電するための電流は流れない。従って、仲介局１からの充電電流と監視データ信号とが衝突することはなく、監視データ信号は、その時点で、ＤＰ信号線８及びＤＮ信号線９の上に出力されている制御信号のデータの値に重畳される。即ち、監視データ信号は、直列のパルス状電圧信号の当該子局４に対応するデータの位置に重畳される。換言すれば、同一アドレスの制御信号に、同一アドレスの監視信号のデータが重畳されることになるので、伝送のサイクルにおける監視信号のアドレス（入力アドレス）と制御信号のアドレス（出力アドレス）とは同一となる。
【００４６】
次に、子局出力部２の回路構成について説明する。子局出力部２は、図４、図６に示すように、電源電圧発生手段（ＣＶ）２００、ラインレシーバ２０１、制御データ信号抽出手段２０２、子局アドレス設定手段２０３、アドレス抽出手段２０４、出力データ部２０５を備える。なお、電源電圧発生手段（ＣＶ）２００、ラインレシーバ２０１、制御データ信号抽出手段２０２、子局アドレス設定手段２０３、及びアドレス抽出手段２０４は、前述の子局入力部３における電源電圧発生手段３００、ラインレシーバ３０１、制御データ信号抽出手段３０２、子局アドレス設定手段３０３、及びアドレス抽出手段３０４とほぼ同一の構成であるため、その説明は簡略化する。割り当てられるアドレスは、例えば、前述のＢ地点の子局出力部２であるとすると、Ａ地点の子局入力部３と同一（即ち、この場合、０〜３番地）である。また、抽出される制御信号のデータの数（４個）と同一数の監視信号データが入力される。
【００４７】
電源電圧発生手段（ＣＶ）２００は、前記子局入力部３ｎ電源電圧発生手段３００と同様に、一定レベルの電源電圧を、データ信号線から発生する。即ち、ＤＰ信号線８及びＤＮ信号線９の電圧を周知の手段により平滑し安定化することにより、安定化した出力Ｖｃｇ（１９Ｖ）及びＶｃｐ（２４Ｖ）を得る。出力Ｖｃｇ（１９Ｖ）は、出力Ｖｃｐ（２４Ｖ）を基準電圧とした場合に、これに対して、５Ｖの電源電圧（Ｖｃｃに相当する）となる。この電源電圧は、当該子局出力部２に付随する少消費電力の回路（例えば、ＬＥＤ表示回路）を電気的に駆動するため、及び、対応する作動装置５のアクチュエータ部６を電気的に駆動するために用いられる。即ち、図示しないが、電源電圧発生手段２００がアクチュエータ部６にその電源を供給する。
【００４８】
入力回路であるラインレシーバ２０１は、ＤＰ信号線８及びＤＮ信号線９の上を伝送される信号を取り込んで制御データ信号抽出手段２０２に出力する。制御データ信号抽出手段２０２は、当該信号から制御データ信号を抽出して、アドレス抽出手段２０４及び出力データ部２０５に出力する。子局アドレス設定手段２０３は、当該子局出力部２に割り当てられた自局アドレスを保持する。アドレス抽出手段２０４は、子局アドレス設定手段２０３に保持された自局アドレスと一致するアドレスを抽出し、出力データ部２０５に出力する。出力データ部２０５は、アドレス抽出手段２０４からアドレスが入力されると、ＤＰ信号線８及びＤＮ信号線９の上を伝送される（直列）信号の中において当該時点で保持している１又は複数のデータの値を、並列の信号として対応するアクチュエータ部６に出力する。即ち、出力データ部２０５は、制御信号についての直列／並列変換を行う。
【００４９】
ラインレシーバ２０１は、子局入力部３のラインレシーバ３０１と同様にバッファ回路Ｂを備え、ＤＰ信号線８とＤＮ信号線９との電位差に応じてレベルが変わる信号ｄｏを出力する。、この信号ｄｏは、オンディレイタイマＴｏｎ及びオフディレイタイマＴｏｆｆに入力される。オフディレイタイマＴｏｆｆは、オフ（ロウレベル）の期間のみを定められた遅延で出力する。即ち、入力ｄｏの立ち下がりを遅延させ、立ち上がりは元の入力ｄｏに同期させる。当該遅延は１／２ｔ０（ｔ０はクロックＣＫの１周期）とされる。信号ｄ１の波形については後述するが、これにより制御データ信号のデータ値（「０」又は「１」）に対応した出力がなされる。なお、オンディレイタイマＴｏｎは、子局入力部３のものと同様であるため、説明は省略する。
【００５０】
シフトレジスタ２０４の出力ｄｒ１〜ｄｒ４は、子局入力部３のものと異なり、当該クロックＣＫの周期において、その立ち上がりに同期して、順に（次周期の立ち上がりまで）ハイレベルとされる。出力ｄｒ１〜ｄｒ４は、各々、出力データ部２０５を構成するＤ型フリップフロップ回路ＦＦ１〜ＦＦ４にクロックとして入力される。また、フリップフロップ回路ＦＦ１〜ＦＦ４には、出力ｄ１（即ち、復調された制御信号のデータの値）も入力される。そして、例えば、フリップフロップ回路ＦＦ１は、出力ｄｒ１の立ち上がりに同期して、その時点の出力ｄ１の値を取り込んで保持し、これを信号ｏｕｔ０として出力する。他のフリップフロップ回路ＦＦ２〜ＦＦ４も同様にして、出力ｄｒ２〜ｄｒ４の立ち上がりに同期して、その時点の出力ｄ１の値を取り込んで保持し、これを信号ｏｕｔ１〜ｏｕｔ３として出力する。
【００５１】
出力ｏｕｔ０〜ｏｕｔ３は、各々、反転された後、コンデンサＣ０にエミッタが接続された駆動用の大きなトランジスタＴ０〜Ｔ３を介して作動装置５のアクチュエータ部６に出力Ｏ０〜Ｏ３として出力され、その負荷Ｌ０等を制御する。なお、前述のように、負荷Ｌ０等への電源は、子局出力部２から供給される。
【００５２】
次に、仲介局入力部１８について説明する。ＤＰ信号線８及びＤＮ信号線９上に出力された監視信号は、仲介局入力部１８の監視信号検出手段１９に入力され検出され、その検出信号が反転されて、出力Ｄｉｉｐとして出力される。出力Ｄｉｉｐの波形は、監視データ信号（のみ）を含んだものとなる。この出力Ｄｉｉｐにおいては、監視信号のデータのアドレス位置に対応する監視信号のデータが、当該制御信号のデータのアドレス位置から１個遅れたアドレス位置に存在する。
【００５３】
監視信号検出手段１９は、ＤＰ信号線８及びＤＮ信号線９の上の電流変化を検出して出力する電流検出回路であるトランジスタＴｉ、ツェナーダイオードＺＤ１及びＺＤ２、抵抗Ｒ１、Ｒ２及びＲｉを備える。降伏電圧が４．５ＶであるツェナーダイオードＺＤ１と抵抗Ｒ１とにより、振幅が５Ｖ＝Ｖｓに制限される。即ち、ＤＰ信号線８及びＤＮ信号線９の間の電位差（Ｖｘ−Ｖｓ）が１９Ｖの期間においては、前述のように、ＤＰ信号線８からＤＮ信号線９へコンデンサＣ０充電のための電流は流れず、監視信号検出手段１９へ検出電流Ｉｓが流れる。この時、監視データ信号が「１」の場合には、電流Ｉｉｓが重畳されている。従って、監視データ信号の検出電流Ｉｓとして、電流Ｉｉｓ＝３０ｍＡが流れる。トランジスタＴｉは、この電流Ｉｓを検出する。ツェナーダイオードＺＤ２は１５ｍＡ以上の電流が流れた場合に降伏する。これが電流Ｉｓ検出のための閾値Ｉｔｈである。従って、監視データ信号「１」による検出電流Ｉｓ＝３０ｍＡにより、トランジスタＴｉがオンする。監視データ信号が「０」の場合には、電流Ｉｉｓが流れないので、監視データ信号の検出電流Ｉｓが流れない。従って、ツェナーダイオードＺＤ２は降伏せず、監視データ信号「０」により、トランジスタＴｉがオフする。
【００５４】
監視データ信号「１」である検出電流Ｉｓ（＝３０ｍＡ）は、コレクタ抵抗Ｒｉにおける電圧降下により電圧信号に変換され、監視データ抽出手段２０に入力される。検出電流Ｉｓにもとづいて、インバータＩＮＶにより出力Ｄｉｉｐが形成され、監視データ抽出手段１３１０のＲＳフリップフロップＦＦに入力される。更にフリップフロップＦＦの出力Ｄｉｉｓは、ＭＣＵ１０の記憶領域１２に入力される。
【００５５】
制御データ信号発生手段１４は、２値（５Ｖのハイレベルと０Ｖのロウレベル）の信号を１本の信号線Ｐｃｋに出力する。信号線Ｐｃｋに出力された信号は、ラインドライバ２３を介して、ＤＰ信号線８及びＤＮ信号線９に出力される。ラインドライバ２３は、前記コンデンサーＣ０の充電電流を供給するための大きなトランジスタＴｄにより構成され、低インピーダンスでの駆動が可能とされている。その出力の振幅は、前記ツェナーダイオードＺＤ１（４．５Ｖの降伏電圧）により０Ｖ〜５Ｖに制限され、信号線Ｐｃｋの反転信号をＤＮ信号線９上に出力する。ＤＰ信号線８には、電源電位Ｖｘ＝２４Ｖが供給される。従って、ＤＰ信号線８及びＤＮ信号線９上の間の信号は、２値（レベルＶｘと「高電位のロウレベル」）の信号である。また、後述のスタート信号ＳＴは電源電位Ｖｘのレベルの信号として出力され、エンド信号ＥＮＤは「高電位のロウレベル」の信号として出力される。
【００５６】
次に、仲介局１における入出力波形について説明する。
図１１に示す信号Ｄｃｋは、クロックＣＫ（仲介局１における発振器（ＯＳＣ）１１からの発振出力を分周して所定の周期に形成された信号）で、スタート信号ＳＴに連続して、この後にその立ち下がりに同期して出力が開始され、所定の数（アドレスの数）だけ出力される。
【００５７】
この実施例において複数の子局４に分配されるべき制御信号は、１個の仲介局１からシリアル信号（直列のパルス状電圧信号）としてデータ信号線上を伝送するので、当該分配の手段として、アドレスカウント方式が用いられている。即ち、子局４に送信（分配）すべき制御データ信号のデータの総数は、予め知ることができる。そこで、全制御データ信号のデータの各々に、１個のアドレスが割り当てられる。ただし、アドレスの数に制限はなく、０〜３２、０〜６３、１２７、２５５、・・・であってもよい。なお、例えばアドレスを０〜３１番地までとすると、３２ビットの制御信号が出力されることになる。
【００５８】
子局４は、前述の通り、直列のパルス状電圧信号からクロックＣＫを抽出してその数をカウントし、自局が受信すべき制御データ信号のデータに割り当てられた（１又は複数の）アドレスの場合に、その時点における直列のパルス状電圧信号のデータ値を、制御信号として取り込む。なお、仲介局１にも、後述のエンド信号形成のために、最終アドレスが割り当てられる。
【００５９】
そして、そのアドレスをカウントするための最初及び最後を決定するために、各々、スタート信号ＳＴ及びエンド信号が形成される。スタート信号ＳＴ及びエンド信号ＥＮＤは、仲介局１のタイミング発生手段１３により出力される。即ち、直列のパルス状電圧信号の出力に先立って、スタート信号が形成されＤＰ信号線８にスタート信号ＳＴが出力され、直列のパルス状電圧信号から抽出したクロックＣＫをカウントして予め自己に割り当てられたアドレスが抽出されたら、その時点でエンド信号ＥＮＤがＤＰ信号線８に出力される。このために、タイミング発生手段１３は図示しないカウント手段を備える。
【００６０】
カウント手段はスタート信号ＳＴの立ち上がりでカウントを開始する。カウント手段のカウント出力が所定の値となったら、クロックＣＫの出力は停止される。エンド信号ＥＮＤは、所定の数（アドレスの数）のクロックＣＫを検出して、その後これに連続して、出力される。このために、タイミング発生手段１３はまた、図示しない比較手段を備える。即ち、比較手段は、カウント手段により、仲介局１のアドレスを設定する。そして、この仲介局１のアドレスとカウント値とが比較され、両者が一致した場合に所定の期間、エンド信号ＥＮＤが出力される。なお、前記カウント手段は、エンド信号ＥＮＤによりリセットされる。また、エンド信号ＥＮＤの終了に同期して、再度、スタート信号ＳＴが出力され、同一の動作が繰り返される。１回の伝送周期（１個のスタート信号ＳＴからその直後のエンド信号ＥＮＤまで）において伝送されるデータ数に対応した数値がアドレスの最大値である。例えば、３２ビットの制御信号の場合、最大のアドレスカウント値である３１が仲介局のアドレスとなり、制御信号における３１番地のデータ処理の終了に合わせて、エンド信号ＥＮＤが出力される。
【００６１】
スタート信号ＳＴは、制御信号と識別可能なようにクロックＣＫの１周期ｔ０より長い信号とされ、エンド信号は、クロックＣＫの１周期ｔ０より長くスタート信号より短い信号とされる。この実施例におけるスタート信号ＳＴは５ｔ０の期間出力される２４Ｖ（ハイレベル）の信号とされている。一方、エンド信号ＥＮＤは、１．５ｔ０の期間出力されるハイレベルの信号とされている。
【００６２】
ただし、スタート信号ＳＴと、エンド信号ＥＮＤは、信号の定義であるので、特定のデータで識別することも可能である。図示は省略するが、４Ｂｉｔアドレスの場合、１１１１データをスタートデータとしてスタート信号ＳＴを定義し、１１１０データをエンドデータであるエンド信号ＥＮＤとして定義することもできる。
【００６３】
また、この実施例におけるデータ信号は、クロックＣＫ１周期ｔ０の前の３／４周期（３／４ｔ０）を１９Ｖ（「高電位のロウレベル」この具体例において、単に「ロウレベル」ということがある）と後の１／４周期（１／４ｔ０）をハイレベルとしたものと、前の１／４周期（１／４ｔ０）をロウレベルと後の３／４周期（３／４ｔ０）をハイレベルとしたものとの組合せとし、前者を値「０」、後者を値「１」を示すものとされている。なお、アドレス（入出力アドレス）は、各データ値（クロックＣＫの１周期（ｔ０））毎に割り当てられる。例えば、図１１において、制御データ発生手段１４から出力される信号Ｐｃｋのデータの値が「００１１」の場合、データの値が「０」となるアドレス（０及び１）では、当該クロックの前の３／４周期が「ロウレベル」と、当該クロックの後の１／４周期が電源電圧Ｖｘのレベル（ハイレベル）となる。また、データの値が「１」となるアドレス（２及び３）では、当該クロックの前の１／４周期が「ロウレベル」と、当該クロックの後の３／４周期がハイレベルとなる。即ち、制御データ信号のデータの値に応じて、クロックのデューティ比が変更される。これにより、アクチュエータ部６への出力には並列とすべき制御データ信号を直列のパルス状電圧信号として、ＤＰ信号線８及びＤＮ信号線９に出力する。
【００６４】
ただし、データ信号のロウレベルの幅（パルス幅変調のパルス幅）は種々に選択することができる。例えば、上述の例とは逆に、データ値「０」の場合にパルス幅を短くし（１／４ｔ０とし）、データ値「１」の場合にパルス幅を長くする（３／４ｔ０とする）ようにしても良い。
【００６５】
出力Ｄｉｃｋの信号は、検出のトリガとなるものである。仲介局入力部１８は、タイミング信号の制御下で、クロックＣＫの１周期毎に、データ信号線を伝送される直列のパルス状電圧信号に重畳された監視データ信号を、電流信号Ｉｉｓの有無として検出する。このために、タイミング発生手段１３では、その検出のトリガとなる出力Ｄｉｃｋの信号が形成される。出力Ｄｉｃｋの信号は、クロックＣＫからその立ち上がりが１／４周期（１／４ｔ０）だけ遅延したパルスである。これにより、直列の監視信号における各データの値を抽出して、これを監視信号に変換して、制御データ信号発生手段２０に入力する。即ち、出力Ｄｉｃｋの立ち上がりのタイミングで、換言すれば、クロックＣＫの各々の１周期における１／４ｔ０を経過したタイミングで、監視信号の有無（オン／オフ）が検出される。当該タイミングで、監視信号である電流ＩｉｓがＩｔｈより小さければ（２値信号の）オフ又は「０」であり、大きければ（２値信号の）オン又は「１」である。なお、Ｉｔｈは前記監視信号検出手段１９のスレッシュホールド電流、Ｉｉｓは監視データ信号である。ＩｔｈはＩｉｓより小さい値とされる。
【００６６】
従って、例えば監視データ信号のデータの値が「００１１」の場合、監視信号検出手段２０の出力（検出電流Ｉｓ）は、図１１に示すように、データ値「１」を有するアドレス（２及び３）において最初の１／４ｔ０周期に電流ＩｉｓがＩｔｈより大きい状態の信号になる。
【００６７】
なお、当該タイミング、即ち、クロックＣＫの各々の１周期における１／４ｔ０を経過したタイミングで、監視信号がオフであれば、信号線Ｐｃｋの出力信号（従って、ＤＰ信号線８、ＤＮ信号線９への出力信号）のパルス幅（「ロウレベル」即ち１９Ｖの期間）を長くし、即ち、当該周期の残りの期間も「ロウレベル」とし、結果としてパルス幅を３／４ｔ０とする。一方、当該タイミングで、監視信号がオン（Ｉｉｓが２５ｍＡ以上）であれば、パルス幅を短くし、即ち、当該周期の残りの期間を電源電位Ｖｘ（ハイレベル）とし、結果として、パルス幅を１／４ｔ０とし、制御信号Ｐｃｋのパルス幅変調を行う。
【００６８】
出力Ｄｉｉｓは、ＭＣＵ１０において記憶領域１２に記憶される監視データであり、監視データ抽出手段２０のＲＳフリップフロップＦＦから出力される。フリップフロップＦＦには、そのクロックとして前記出力Ｄｉｃｋの信号（クロックＣＫからその立ち上がりが１／４周期（１／４ｔ０）だけ遅延したパルス）が、タイミング発生手段１３から入力される。従って、フリップフロップＦＦの出力Ｄｉｉｓは、元のクロックＣＫから１／４周期だけ遅れたタイミングで、監視データ信号のみの値を、クロックＣＫの３／４周期と等しい期間出力するものとなる。即ち、出力Ｄｉｉｓは、監視信号のデータ値に応じて、１クロック毎に、ハイレベル（又は「１」）又はロウレベル（又は「０」）とされる。これにより、例えば、「００１１・・・」のように出力される。
【００６９】
クロック４ＣＫは、発振器１１の発振出力を分周することによりタイミング発生手段１３で形成され、クロックＣＫの周波数ｆ０に対しその周波数が４倍（４ｆ０）となるものである。制御データ信号発生手段１４は、クロック４ＣＫを図示しないカウンタによりカウントし、制御信号の値（出力Ｄｉｉｓの信号）が「１」の場合、ＤＰ信号線８上には、最初のクロック４ＣＫの１個についてその周期に「高電位のロウレベル」を出力し、残り３個のクロック４ＣＫの周期にはハイレベルＶｘを出力する。逆に、「０」の場合、最初の３個のクロック４ＣＫについてそれらの周期（３／４ｔ０）に「高電位のロウレベル」を出力し、残り１個のクロック４ＣＫの周期にはハイレベルＶｘを出力する。これにより、制御データ信号発生手段１４は、クロックＣＫを制御信号に基づいて（ＰＷＭ）変調する。
【００７０】
次に、子局入力部３における入出力波形について説明する。
前記ラインレシーバ３０１のバッファ回路Ｂからの出力ｄｏの信号波形は、図９に示すように、制御信号（ＤＰ−ＤＮ）に基づいて（ＰＷＭ）変調されたクロックＣＫの波形となる。出力ｄｏのハイレベル信号の値は５Ｖである。
【００７１】
出力ｓｔは、オンディレイタイマＴｏｎからのもので、立ち上がりをスタート信号ＳＴの立ち上りから３ｔ０だけ遅延させ、立ち下がりはスタート信号ＳＴに同期させたものである。このように、ハイレベルの期間が３ｔ０より長いスタート信号ＳＴについては出力ｓｔが現れるが、ハイレベルの時間が短い信号、即ち、クロックＣＫやエンド信号ＥＮＤについては、出力ｓｔが現われない。従って、スタート信号ＳＴを検出することができる。
【００７２】
出力ｄｃは、前記プリセット加算カウンタ３０４からのもので、出力ｄｏ、即ち、抽出されたクロックＣＫをその立ち上りでカウントし、カウント値が前記設定部スイッチのアドレス値と一致している間に出力される。その波形は、図９に示すように、１個前のアドレスの周期におけるクロックＣＫの立ち上がりに同期してハイレベルとされ、当該アドレスの周期におけるクロックＣＫの立ち上がりに同期してロウレベルとされる。例えば、０番地（ｔａｄ＝０）については、１個前のアドレスとなるスタート信号ＳＴの出力ｓｔの立ち上がりに同期してハイレベルとされ、当該アドレスの周期における立ち上り（３／４ｔ０）に同期してロウレベルとなる。なお、アドレスが４番地（ｔａｄ＝４）の場合について、参考のために斜線を付して図示した。出力ｄｃは入力データ部３０５の中のシフトレジスタに入力される。
【００７３】
出力ｄｒ１〜ｄｒ４は、入力データ部３０５のシフトレジスタＳＲからのもので、出力ｄｃがハイレベルとなる期間中において、抽出されたクロックＣＫの立ち下がりに同期して、「１（又はハイレベル）」をシフトしたものである。即ち、「１」が、シフトレジスタＳＲの単位回路Ｓｒ１〜Ｓｒ４において、この順にシフトされる。従って、シフトレジスタＳＲの出力ｄｒ１〜ｄｒ４が、当該クロックＣＫの周期において、その立ち下がりに同期して、順に（次周期の立ち下がりまで）ハイレベルとされる。図９に示す出力ｄｒ１〜ｄｒ４の波形で、そのタイミングが１クロックづつずれているのが判る。なお、出力ｄｃと同様、アドレスが４番地（ｔａｄ＝４）の場合について、参考のために斜線を付して図示した。
【００７４】
出力ｉｎ０〜ｉｎ３は前記センサ部７からのものであり、図９に示す実施例では、アドレス０〜３を付与されたセンサの監視信号が、「０」「０」「１」「１」となっている。出力ｉｎ０〜ｉｎ３は、それぞれ、出力ｄｒ１〜ｄｒ４とともに４個のＡＮＤゲートに入力され、出力ｄｒ１〜ｄｒ４のハイレベルの期間中に、図９に示すような値「００１１」を採る。従って、監視信号（アドレス０〜３）「１」が出力されている期間中に、４個のＡＮＤゲートの各々が開いて、アドレス０〜３に重畳されるべき監視信号として、この順に、ＡＮＤゲートを経て、ＯＲゲートから出力される。
【００７５】
出力ｄｉｐは、監視データ信号発生手段３０６の前記ＮＡＮＤゲート３０８からのものである。ＮＡＮＤゲート３０８には、前述のように、インバータＩＮＶの出力、即ち、出力ｄｏの反転信号と、前記ＯＲゲートの出力信号が入力される。そして、前記設定部スイッチに設定されたアドレスの監視信号「１」が出力されている期間中に、出力ｄｏの立ち下がりに同期してＮＡＮＤゲート３０８が開いて、出力ｉｎ０〜ｉｎ３と同じ値を採る監視信号として出力される。
【００７６】
ＴＲ２は、トランジスタＴ２のオンオフ状態を、出力ｄｉｐとの関係で示すタイムチャートである。出力ｄｉｐは、トランジスタＴ１を介して、大きなトランジスタＴ２に入力される。即ち、監視データ信号が例えば「１」の場合、出力ｄｉｐのロウレベルによりトランジスタＴ２がオンして、監視データ信号である電流ＩｉｓがＤＰ信号線８及びＤＮ信号線９に流れる。
【００７７】
次に、子局出力部２における入出力波形について説明する。なお、前述のように、子局出力部２の構成の一部は子局入力部３と同一であることから、それらの構成において送受信される信号も子局出力部２と同一のものとなる。そのため、図１０に示す出力波形のうち、子局出力部３と同一のものは、その説明を省略する。
【００７８】
出力ｄ１は、オフディレイタイマＴｏｆｆからのものである。オフディレイタイマＴｏｆｆは、前述のように、オフ（ロウレベル）の期間のみを定められた遅延（この実施例では１／２ｔ０）で出力する。ラインレシーバ３０１のバッファ回路からの出力ｄｏを、このオフディレイタイマＴｏｆｆに入力し、その立ち下がりを遅延させ、立ち上がりは元の入力ｄｏに同期させたものが信号ｄ１である。即ち、入力ｄｏにおいてデータの値が「１」の場合における当該クロックの前の１／４周期の「高電位のロウレベル」は、そのオフの時間が短いので、現われなくなる（ハイレベルのままとなる）。また、「０」の場合における当該クロックの前の３／４周期の「高電位のロウレベル」はそのオフの時間が長いので、（３／４−１／２）＝１／４の周期だけ、「高電位のロウレベル」が信号ｄ１に現われる。
【００７９】
出力ｄｒ１〜ｄｒ４は、入力データ部２０５のシフトレジスタＳＲからのもので、子局入力部３のものと異なり、前記クロックＣＫの周期において、その立ち上がりに同期して、順に（次周期の立ち上がりまで）ハイレベルとされる。
【００８０】
出力ｏｕｔ０〜ｏｕｔ３は、アドレス０〜３番地の制御信号であり、出力データ部２０５を構成するフリップフロップ回路ＦＦ１〜ＦＦ４により復調されたものである。前述のように、フリップフロップ回路ＦＦ１〜ＦＦ４は、出力ｄｒ１〜ｄｒ４の立ち上がりに同期して、その時点の信号ｄ１の値を取り込んで保持し、これを出力ｏｕｔ０〜ｏｕｔ３として出力する。従って、この実施例では、出力ｏｕｔ０〜ｏｕｔ３のデータ値は、それぞれ「０」「０」「１」「１」となる。これら、出力ｏｕｔ０〜ｏｕｔ３は、各々、反転された後、コンデンサＣ０にエミッタが接続された駆動用の大きなトランジスタＴ０〜Ｔ３を介して作動装置５のアクチュエータ部６に出力Ｏ０〜Ｏ３として出力される。
【００８１】
各構成において、上記のような信号の入出力が行われた結果、仲介局１において送受信される信号は次のようになる。図８には、仲介局１から出力される制御信号のアドレス０〜３番地のデータ値が「０１０１」であり、アドレス０〜３番地を付与されたセンサ部７からの入力が「００１１」である場合が示されている。
【００８２】
この実施例における直列のパルス状電圧信号では、クロックＣＫの１周期（ｔ０）、即ち、各アドレスを少なくとも入力期間（ｉ）及びこれに続く出力期間（ｏ）とに区分する。図８において、データ値が「０」となるアドレス０番地及びアドレス２番地では、「ロウレベル」となる前の３／４周期が入力期間と、残る１／４周期が出力期間となる。また、データ値が「１」となるアドレス１番地及びアドレス３番地では、「ロウレベル」となる前の１／４周期が入力期間と、残る３／４周期が出力期間となる。入力期間では、電流信号Ｉｓからなる監視データ信号が重畳され、仲介局入力部１８は、この重畳された監視データ信号を抽出する。一方、出力期間では、パルス幅変調（ＰＷＭ）した制御信号が重畳されることになる。なお、仲介局出力部１５は、前の出力時に得た監視信号を制御信号として取り込んで、この出力期間において、制御データ信号を直列のパルス状電圧信号に重畳してＤＰ信号線８、ＤＮ信号線９に出力する。
【００８３】
以上から判るように、この制御・監視信号伝送システムにおいては、前述のように入力信号（センサ部７からの監視信号）と出力信号（アクチュエータ６への制御信号）とを単純に１対１に対応させて伝送する。これにより、従来の制御部及び親局を省略した簡易な構成を実現して、保守を容易とし、コストを安価なものとすることができる。更に、伝送のサイクルにおける各々の入出力アドレス毎に、電流信号からなる入力信号により、パルス幅変調信号からなる出力信号を制御する。これにより、入力信号及び出力信号の事実上の双方向（実際には、後述するように、伝送の瞬間は双方向ではない）の伝送を行い、電力線を省略することができる。
【００８４】
また、この例のように、監視信号として電流信号を用い制御信号としてパルス幅変調された電圧信号を用いること（電流変調監視信号とパルス幅変調制御信号との組み合わせ）により、電圧ノイズの大きい悪条件の製造工場等において、高い信頼性の伝送制御システムを実現することができる。
【００８５】
この実施例における制御信号は、前述のように、電源電圧Ｖｘ、即ち２４Ｖのレベルのパルス状電圧と、この電源電圧よりは（絶対値が）小さく他の回路部分におけるハイレベル信号よりも（絶対値が）大きいレベルである「高電位のロウレベル」、即ち１９Ｖのレベルのパルス状電圧とで構成されている。そのため、他の回路部分（例えばＣＭＯＳ論理の回路部分）におけるＣＭＯＳハイレベル信号５Ｖよりも十分に大きい。クロックＣＫ、即ちパルス状電圧のハイレベルとロウレベルとの電位差Ｖｓは５Ｖあるので、しきい値をその中間値（ＤＮ信号線９を基準レベルとすると２１．５Ｖ）とすることにより、これらは十分に識別できる。換言すれば、電位差Ｖｓは他の回路部分（例えばＣＭＯＳ論理の回路部分）におけるＣＭＯＳ論理振幅に等しい。従って、直列のパルス状電圧信号は、デューティ比５０％で電位差Ｖｓのクロックをそのままレベルシフトして、制御データ信号に応じてパルス幅変調したものと考えてよい。一方、このパルス幅変調され高電位で振幅制限されたクロックによれば、伝送される平均電力により実現される平均電源電圧は、図８に一点鎖線で示すように、およそ当該振幅の中心値である＋２１．５Ｖと言う非常に高い値となる。従って、電力線Ｐ等を省略しても、複数の子局４の各々が動作するのに十分な電力容量をこれらに伝送することができる。
【００８６】
ＤＰ信号線８及びＤＮ信号線９上の直列のパルス状電圧信号をこのように変化させるには、２つの手段がある。第１の手段によれば、制御データ信号の値に応じて、ＤＰ信号線８の電位は最高電位の電源電圧Ｖｘ＝２４Ｖと「高電位のロウレベル」である１９Ｖとの間で振動させられ、ＤＮ信号線９の電位はグランドレベルとされる。なお、ＤＰ信号線８の電位を０Ｖと−５Ｖとの間で振動させ、ＤＮ信号線９の電位を最低電位の−２４Ｖとしてもよい。第２の手段によれば、制御データ信号の値に応じて、ＤＰ信号線８の電位は最高電位のグランドレベルとされ、ＤＮ信号線９の電位は最低電位の電源電圧Ｖｘ＝−２４Ｖと「高電位の（絶対値の大きい）ロウレベル」である−１９Ｖとの間で振動させられる。なお、ＤＰ信号線８の電位を最高電位の＋２４Ｖとして、ＤＮ信号線９の電位を＋５Ｖと０Ｖとの間で振動させてもよい。図１１の波形はこの例による。いずれによっても、ＤＰ信号線８及びＤＮ信号線９の間の相対的な電位差は、前述のようになる。
【００８７】
なお、クロック信号ＣＫにより伝送される返金電力が低い場合、電力線Ｐを省略することはできない。例えば、これまで実用されてきた方式として、電源電圧Ｖｘを同様に２４Ｖとし、制御信号を振幅変調した振幅が１２Ｖと０Ｖの２値としたものがあったが、このクロックにより伝送される平均電力により実現される平均電源電圧は１２Ｖ以下と、低い値となる。従って、このような場合、電力線Ｐ等を省略してしまうと、全ての子局４を動作させることはできず、子局４の数を制限する他なかった。しかし、これは現実的ではないので、実際には、子局４の数を制限することなく、電力線Ｐ等を設けざるを得なかった。
【００８８】
以上、本発明をその実施の態様に従って説明したが、本発明は、その主旨の範囲内において、種々の変形が可能である。
【００８９】
例えば、クロックＣＫの１周期毎に（同一周期内において）、前半部（入力期間、ｉ）と後半部（出力期間、ｏ）とに概念的に区別し、入力期間を監視信号の入力に使用し、出力期間を制御信号の出力に使用する点に着目して、これを更に種々変形することができる。即ち、本発明の制御・監視信号伝送システムにおいて、入力期間の子局入力部３からの監視信号のオン又はオフに応じて、出力期間の子局出力部２への制御信号をオン又はオフとする。従って、入力期間が先行し重なることなくこの後に出力期間が続き、また、監視信号と制御信号とは、見かけ上はクロックＣＫの１周期において双方向に伝送されるが、実際には当該入力期間及び出力期間において別々に伝送される。入力期間及び出力期間は、１／２ｔ０でなくてもよく、また、必ずしも同一の時間的長さでなくても良い。
【００９０】
つまり、仲介入力部１８は、クロックＣＫの１周期毎に、当該周期を少なくとも入力期間及びこれに続く出力期間とに区分した場合における入力期間（ｉ）において、ＤＰデータ信号線８及びＤＮデータ信号線９を伝送される信号に重畳された監視データ信号を抽出することになる。一方、仲介局出力部１５は、監視信号を制御信号として取り込んで、クロックＣＫの１周期毎に、出力期間（ｏ）において、制御データ信号を直列のパルス状電圧信号に重畳してＤＰデータ信号線８及びＤＮデータ信号線９出力することになる。
【００９１】
また、仲介局１にエラーチェック回路を設けてもよい。エラーチェック回路は、ＤＰ信号線８を監視して、線路の状態（短絡など）をチェックする。エラーチェック回路の構成は、例えば特開平０３−００６９９７号に示すような構成とすればよい。
【００９２】
更に、図示はしないが、仲介局１及び子局４における動作を、各々に設けたＣＰＵ（中央演算処理装置）において上述の各処理を実行する当該処理プログラムを実行することにより、実現してもよい。
【産業上の利用可能性】
【００９３】
本発明は、伝送システムの簡素化や、制御機器間の配線の省略である所謂省配線を行う上で広く利用できる。
【００９４】
また、本発明では、制御・監視信号伝送システムにおいて、通信制御時の判断を行う制御部及び親局に代えて仲介局を設けた、従来のシステムの利点もそのまま享受できる。即ち、仲介局が、センサ部からの監視信号を、アクチュエータ部への制御信号として、クロックの同一周期において、単純に１対１に対応させて伝送し、更に、当該周期を入力期間及びこれに続く出力期間に区別して、センサ部からの監視信号及びアクチュエータ部への制御信号を、各々、入力期間及び出力期間に重畳させて伝送し、電源をも重畳して電力線を不要とする。
【００９５】
これにより、制御部及び親局に変わる簡易かつ小規模で保守が容易で安価な制御・監視信号伝送システムを実現し、その上で、当該システムにおいて、アクチュエータ部およびセンサ部間における事実上の双方向の高速な信号伝送を実現することができ、監視信号と制御信号とを共通のデータ信号線に出力しかつこれらを双方向に伝送することができる。即ち、簡易かつ小規模で保守が容易で安価な制御・監視信号伝送システムにおいて、データ信号線において監視信号又は制御信号を伝送する期間を別々に設ける必要をなくして伝送レートを従来の２倍に高速化することができ、作動装置の小さな配線空間にも監視信号を伝送し制御信号を伝送することができる。
【図面の簡単な説明】
【００９６】
【図１】本発明の実施例である制御・監視信号伝送システムの全体の基本構成図である。
【図２】仲介局の機能ブロック図である。
【図３】記憶領域における伝送信号形態の模式図である。
【図４】子局出力部と子局入力部および作動装置の機能ブロック図である。
【図５】子局入力部の機能ブロック配線図である。
【図６】子局出力部のブロック配線図である。
【図７】仲介局の機能ブロック配線図である。
【図８】本発明の実施例である制御・監視信号伝送システムのタイムチャート図である。
【図９】子局入力部のタイムチャート図である。
【図１０】子局出力部のタイムチャート図である。
【図１１】仲介局のタイムチャート図である。
【符号の説明】
【００９７】
１  仲介局                  ２  子局出力部                  ３  子局入力部
４  子局                    ５  作動装置                    ６  アクチュエータ部
７  センサ部                ８  ＤＰ信号線                  ９  ＤＮ信号線
１０  ＭＣＵ                １１  ＯＳＣ                  １２  記憶領域
１３  タイミング発生手段    １４  制御データ発生手段      １５  仲介局出力部
１６  ＤＰ端子              １７  ＤＮ端子                １８  仲介局入力部
１９  監視信号検出手段      ２０  監視データ抽出手段      ２１  電源
２００、３００  ＣＶ子局電源部              ２０１、３０１  ラインレシーバ
２０２、３０２  制御データ信号抽出手段      ２０３、３０３  子局アドレス設定手段
２０４  シフトレジスタ                      ２０５  出力データ部
３０４  アドレス抽出手段
３０５  入力データ部                        ３０６  監視データ信号発生手段
２３、３０７  ラインドライバ                ３０８  ＮＡＮＤゲート
【図１】
2010015433.tif 000003
【図２】
2010015433.tif 000004
【図３】
2010015433.tif 000005
【図４】
2010015433.tif 000006
【図５】
2010015433.tif 000007
【図６】
2010015433.tif 000008
【図７】
2010015433.tif 000009
【図８】
2010015433.tif 000010
【図９】
2010015433.tif 000011
【図１０】
2010015433.tif 000012
【図１１】
2010015433.tif 000013