(57)【要約】      （修正有）【課題】デジタル処理や対数処理を必要とすることなく、簡易で高速な割算を行うことができる割算回路を提供する。【解決手段】第１定電流源２１が第１電圧Ｖ１に応じた第１定電流ｉ１を供給して、第１コンデンサｃ１を第１定電流ｉ１で充電する。コンパレータｃｐ１が、第１コンデンサｃ１の両端電圧Ｖｃ１と基準電圧Ｖｒｅｆとを比較する。第２定電流源３１が第２電圧Ｖ２に応じた大きさの第２定電流ｉ２を供給して、第２コンデンサｃ２を第２定電流ｉ２で充電する。制御回路５が、第１充電スイッチＱ１０及び第２充電スイッチＱ２２を制御して、コンパレータｃｐ１により第１コンデンサｃ１の両端電圧Ｖｃ１が基準電圧Ｖｒｅｆよりも大きくなったと判断された時点で第１コンデンサｃ１及び第２コンデンサｃ２の充電を終了させる。結果保持回路６が、第２コンデンサｃ２の両端電圧Ｖｃ２を第１電圧Ｖ１で第２電圧Ｖ２を割った割算値として出力する。【選択図】図１
2010061427.tif 000002
【特許請求の範囲】
【請求項１】
第１電圧で第２電圧を割った割算値を出力する割算回路において、
前記第１電圧に応じた大きさの第１定電流を供給する第１定電流源と、
前記第１定電流により充電される第１コンデンサと、
前記第１コンデンサの両端電圧と基準電圧とを比較するコンパレータと、
前記第２電圧に応じた大きさの第２定電流を供給する第２定電流源と、
前記第２定電流により充電される第２コンデンサと、
前記第１コンデンサ及び前記第２コンデンサの充電を同時に開始させた後に前記コンパレータにより前記第１コンデンサの両端電圧が前記基準電圧に達したと判断された時点で前記第１コンデンサ及び前記第２コンデンサの充電を終了させる充電制御回路と、
前記充電制御回路による充電が終了した時点での前記第２コンデンサの両端電圧を前記第１電圧で前記第２電圧を割った割算値として出力する出力回路と、
を備えたことを特徴とする割算回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、割算回路に係り、特に、第１電圧で第２電圧を割った割算値を出力する割算回路に関するものである。
【背景技術】
【０００２】
上述した割算回路としては、第１電圧と第２電圧とをアナログ／デジタル変換して、マイクロコンピュータのデジタル処理により第１電圧で第２電圧を割った割算値を求めるものが知られている。このようなデジタルの割算回路で高速に割算を行うには、高速処理可能なマイクロコンピュータやアナログ／デジタル変換器が必要となり、コスト的に問題があった。
【０００３】
そこで、このような問題を解決するために、対数変換を利用した割算回路が提案されている。この対数変換を利用した割算回路は、下記の式（１０）に示す対数の性質を利用している。
ｌｏｇＸ−ｌｏｇＹ＝ｌｏｇ（Ｘ／Ｙ）  …（１０）
【０００４】
即ち、上記割算回路は、第１電圧、第２電圧をそれぞれ対数変換した後、減算を行い最後に逆対数変換を行って第１電圧で第２電圧を割った割算値を出力している。このように対数変換を利用すれば、割算回路をアナログ回路で実現することができる。しかしながら、上述した対数変換を利用した割算回路は、対数要素を処理する必要があり、簡易に割算を行うことができない、という問題があった。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
そこで、本発明は、上記のような問題点に着目し、デジタル処理を必要とすることなく、簡易で高速な割算を行うことができる割算回路を提供することを課題とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するためになされた請求項１記載の発明は、第１電圧で第２電圧を割った割算値を出力する割算回路において、前記第１電圧に応じた大きさの第１定電流を供給する第１定電流源と、前記第１定電流により充電される第１コンデンサと、前記第１コンデンサの両端電圧と基準電圧とを比較するコンパレータと、前記第２電圧に応じた大きさの第２定電流を供給する第２定電流源と、前記第２定電流により充電される第２コンデンサと、前記第１コンデンサ及び前記第２コンデンサの充電を同時に開始させた後に前記コンパレータにより前記第１コンデンサの両端電圧が前記基準電圧に達したと判断された時点で前記第１コンデンサ及び前記第２コンデンサの充電を終了させる充電制御回路と、前記充電制御回路による充電が終了した時点での前記第２コンデンサの両端電圧を前記第１電圧で前記第２電圧を割った割算値として出力する出力回路と、を備えたことを特徴とする割算回路に存する。
【発明の効果】
【０００７】
以上説明したように請求項１記載の発明によれば、デジタル処理や対数処理を必要とすることなく、簡易で高速な割算を行うことができる割算回路を得ることができる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の一実施形態に係る割算回路について図面を参照して説明する。図１に示す構成の割算回路１は、第１電圧Ｖ１で第２電圧Ｖ２を割った割算値Ｖ２／Ｖ１を出力する回路である。図１に示すように、割算回路１は、第１コンデンサ充電回路２と、コンパレータｃｐ１と、第２コンデンサ充電回路３と、差動増幅回路４と、充電制御回路としての制御回路５と、出力回路としての結果保持回路６と、を備えている。
【０００９】
第１コンデンサ充電回路２は、第１定電流源２１と、第１コンデンサｃ１と、ＯＰアンプＡ２と、第１充電スイッチＱ１０と、第１放電スイッチＱ１１と、を備えている。上記第１定電流源２１は、ＯＰアンプＡ０と、抵抗Ｒｊ１、Ｒｊ２と、抵抗Ｒ１と、ＯＰアンプＡ１と、スイッチＱ０と、から構成されている。
【００１０】
ＯＰアンプＡ０は、＋入力に基準電位ｒが供給され、−入力に抵抗Ｒｊ１を介して第１電圧Ｖ１が供給されている。ＯＰアンプＡ０の出力は、抵抗Ｒｊ２を介して−入力に接続されている。抵抗Ｒｊ１と抵抗Ｒｊ２とは互いに等しい抵抗値である。ＯＰアンプＡ０は、インバータアンプを構成しており、第１電圧Ｖ１の反転出力−Ｖ１が出力される。このＯＰアンプＡ０の出力は抵抗Ｒ１の一端に接続されている。よって、抵抗Ｒ１の一端は−Ｖ１と等しくなる。
【００１１】
一方、上記抵抗Ｒ１の他端は、ＯＰアンプＡ１の−入力端に接続されている。ＯＰアンプＡ１は、＋入力が基準電位ｒに接続され、出力が抵抗、スイッチＱ０のベース−エミッタを介して−入力に接続されている。ＯＰアンプＡ１は＋入力と−入力とが等しくなるように動作するので、抵抗Ｒ１の他端は基準電位ｒと等しくなる。よって、抵抗Ｒ１の両端電圧は第１電圧Ｖ１と等しくなるため、抵抗Ｒ１には下記の式（１）に示す第１定電流ｉ１が流れる。
ｉ１＝Ｖ１／Ｒ１  …（１）
上記Ｖ１、Ｒ１は一定であるので、第１定電流ｉ１は第１電圧Ｖ１に応じた大きさの定電流となる。
【００１２】
ＯＰアンプＡ２は、−入力と出力との間に第１コンデンサｃ１が接続されたミラー積分回路を構成する。よって、上記抵抗Ｒ１に第１定電流ｉ１が流れると、第１定電流ｉ１により第１コンデンサｃ１が充電される。そして、ＯＰアンプＡ２の出力から第１コンデンサｃ１の両端電圧Ｖｃ１（以下Ｖｃ１）が出力される。
【００１３】
上記第１充電スイッチＱ１０は、第１定電流源２１と第１コンデンサｃ１との間に設けられたスイッチングトランジスタである。第１充電スイッチＱ１０のベースには、抵抗Ｒ０を介して後述する充電信号／ｔ１が供給されている。よって、Ｈレベルの充電信号ｔ１が供給されると第１充電スイッチＱ１０がオンして、第１定電流ｉ１による第１コンデンサｃ１の充電が行われる。これに対して、Ｌレベルの充電信号ｔ１が供給されると第１充電スイッチＱ１０がオフして、第１定電流ｉ１による第１コンデンサｃ１の充電が停止される。
【００１４】
上記第１放電スイッチＱ１１は、第１コンデンサｃ１の両端間に設けられたスイッチングトランジスタである。第１放電スイッチＱ１１のベースには、抵抗Ｒ３を介して後述する放電信号ｄｃｈが供給されている。よって、Ｈレベルの放電信号ｄｃｈが供給されると第１放電スイッチＱ１１がオンして、第１コンデンサｃ１の両端が短絡され放電が行われる。これに対して、Ｌレベルの放電信号ｄｃｈが供給されると第１放電スイッチＱ１１がオフして、第１コンデンサｃ１の放電が停止される。
【００１５】
上記コンパレータｃｐ１は、＋入力に第１コンデンサｃ１の両端電圧であるＶｃ１が供給され、−入力に基準電圧Ｖｒｅｆが供給される。コンパレータｃｐ１は、Ｖｃ１と基準電圧Ｖｒｅｆとを比較して、Ｖｃ１＜ＶｒｅｆのときにＬレベル、Ｖｃ１＞ＶｒｅｆのときにＨレベルを出力する。なお、基準電圧Ｖｒｅｆは、抵抗Ｒ２とツェナーダイオードＤｚとから構成される基準電圧源７から出力される一定電圧である。
【００１６】
第２コンデンサ充電回路３は、第２定電流源３１と、第２コンデンサｃ２と、第２充電スイッチＱ２２と、第２放電スイッチＱ２３と、を備えている。第２定電流源３１は、ＯＰアンプＡ３と、抵抗Ｒ１１と、スイッチＱ２１と、抵抗Ｒｉ２と、から構成されている。ＯＰアンプＡ３は、＋入力に第２電圧Ｖ２が供給されている。ＯＰアンプＡ３は、出力が抵抗Ｒ１１、スイッチＱ２１のベース−エミッタを介して−入力に帰還されている。ＯＰアンプＡ３は、−入力が抵抗Ｒｉ２を介して基準電位ｒに接続されている。よって、ＯＰアンプＡ３は、＋入力と−入力との電圧が等しくなるように働くため、抵抗Ｒｉ２の両端には第２電圧Ｖ２が印加され、抵抗Ｒｉ２には、下記の式（２）に示す第２定電流ｉ２が流れる。
ｉ２＝Ｖ２／Ｒｉ２  …（２）
上記Ｖ２、Ｒｉ２は一定であるので、第２定電流ｉ２は第２電圧Ｖ２に応じた一定電流となる。
【００１７】
第２コンデンサｃ２は、一端が＋Ｖｓに接続され、他端が第２充電スイッチＱ２２、スイッチＱ２１、抵抗Ｒｉ２を介して基準電位ｒに接続されている。第２充電スイッチＱ２２は、第２コンデンサｃ２とスイッチＱ２１との間に設けられている。第２充電スイッチＱ２２のベースには、抵抗Ｒ１０を介して後述する充電信号／ｔ１が供給されている。よって、Ｌレベルの充電信号／ｔ１が供給されると、第２充電スイッチＱ２２がオンして、第２定電流ｉ２による第２コンデンサｃ２の充電が行われる。これに対して、Ｈレベルの充電信号／ｔ１が供給されると第２充電スイッチＱ２２がオフして、第２定電流ｉ２による第２コンデンサｃ２の充電が停止される。
【００１８】
上記第２放電スイッチＱ２３は、第２コンデンサｃ２の両端間に設けられたスイッチングトランジスタである。第２放電スイッチＱ２３のベースには、抵抗Ｒ１３を介して放電信号／ｄｃｈが供給されている。よって、Ｌレベルの放電信号／ｄｃｈが供給されると第２放電スイッチＱ２３がオンして、第２コンデンサｃ２の両端が短絡され放電が行われる。これに対して、Ｈレベルの放電信号／ｄｃｈが供給されると第２放電スイッチＱ２３がオフして、第２コンデンサｃ２の放電が停止される。
【００１９】
上記差動増幅回路４は、ＯＰアンプＡ４と、互いに等しい抵抗値となる４つの抵抗Ｒと、から構成されている。ＯＰアンプＡ４の＋入力は抵抗Ｒを介して第２コンデンサｃ２の基準電位ｒ側の一端が接続されている。また、ＯＰアンプＡ４の＋入力は、抵抗Ｒを介して出力に接続されている。ＯＰアンプＡ４の−入力は抵抗Ｒを介して第２コンデンサｃ２の＋Ｖｓ側の他端が接続されている。また、ＯＰアンプＡ４の−入力は抵抗Ｒを介して基準電位ｒが接続されている。以上の構成により、ＯＰアンプＡ４の出力からは、第２コンデンサｃ２の両端電圧Ｖｃ２が出力される。
【００２０】
次に、制御回路５と結果保持回路６とを説明する前に、本発明の割算回路１の原理について説明する。上述したように第１コンデンサ充電回路２において第１コンデンサｃ１は、第１定電流源２１から供給される第１定電流ｉ１により充電される。よって、任意の充電時間ｔにおける第１コンデンサｃ１の両端電圧Ｖｃ１は下記の式（３）に示す値となる。なお、第１コンデンサｃ１の静電容量をｃ１としている。
Ｖｃ１＝ｉ１×ｔ／ｃ１  …（３）
【００２１】
上述したコンパレータｃｐ１は、Ｖｃ１＞Ｖｒｅｆとなった瞬間に出力がＬレベルからＨレベルに反転する比較器である。今、Ｖｃ１＝Ｖｒｅｆとなった時点からコンパレータｃｐ１の出力が反転するまでの時間遅れを０とすれば、コンパレータｃｐ１は、Ｖｃ１＝Ｖｒｅｆとなった時点で出力がＬレベルからＨレベルに反転すると考えられる。よって、Ｖｃ１が基準電圧Ｖｒｅｆに達したとき、即ちコンパレータｃｐ１の出力が反転したときの第１コンデンサｃ１の両端電圧Ｖｃ１は下記の式（４）に示す値となる。なお、Ｖｃ１が基準電圧Ｖｒｅｆに達したときの充電時間ｔ＝ｔｃｈとしている。
Ｖｃ１＝ｉ１×ｔｃｈ／ｃ１  …（４）
【００２２】
このとき、Ｖｃ１＝Ｖｒｅｆ、上記式（２）に示すようにｉ１＝Ｖ１／Ｒ１であるので、これを式（４）に代入すると、式（５）が得られる。
Ｖｒｅｆ＝Ｖ１×ｔｃｈ／（ｃ１×Ｒ１）
ｔｃｈ＝Ｖｒｅｆ×ｃ１×Ｒ１／Ｖ１  …（５）
【００２３】
上述したＶｒｅｆ、ｃ１、Ｒ１は既知の定数である。よって、Ｖｒｅｆ×ｃ１×Ｒ１＝ｋ１（定数）を式（５）に代入すると、式（６）が得られる。
ｔｃｈ＝ｋ１／Ｖ１  …（６）
以上のことから明らかなように、第１コンデンサｃ１の充電を開始してから第１コンデンサｃ１の両端電圧であるＶｃ１が基準電圧Ｖｒｅｆに達するまでの充電時間ｔｃｈは、１／Ｖ１に比例することがわかる。即ち、充電時間ｔｃｈは、１／Ｖ１の電圧→時間変換が行われた結果である。
【００２４】
一方、上記第２コンデンサ充電回路３において第２コンデンサｃ２は、第２定電流源３１から供給される第２定電流ｉ２により充電される。よって、上述した第１コンデンサｃ１の両端電圧であるＶｃ１が第１電圧Ｖ１に達するまでの充電時間ｔｃｈだけ第２定電流ｉ２で第２コンデンサｃ２を充電したときの両端電圧Ｖｃ２は下記の式（７）に示す値となる。なお、ｃ２は、第１コンデンサｃ２の静電容量とする。
Ｖｃ２＝ｉ２×ｔｃｈ／ｃ２  …（７）
【００２５】
上記式（２）に示すようにｉ２＝Ｖ２／Ｒｉ２、式（６）に示すようにｔｃｈ＝ｋ１／Ｖ１であるので、これを式（７）に代入すると、式（８）が得られる。
Ｖｃ２＝Ｖ２×ｋ１／（ｃ２×Ｒｉ２×Ｖ１）  …（８）
【００２６】
上述したｋ１、ｃ２、Ｒｉ２は既知の定数である。よって、ｋ１／（ｃ２×Ｒｉ２）＝ｋ２（定数）を式（８）に代入すると、式（９）が得られる。
Ｖｃ２＝ｋ２×Ｖ２／Ｖ１  …（９）
【００２７】
よって、第１コンデンサｃ１及び第２コンデンサｃ２の充電を同時に開始してから第１コンデンサｃ１の両端電圧Ｖｃ１が基準電圧Ｖｒｅｆに達するまでの充電時間ｔｃｈにおける第２コンデンサｃ２の両端電圧Ｖｃ２は、第１電圧Ｖ１で第２電圧Ｖ２を割った割算値となることが分かる。
【００２８】
次に、上記式（１）〜（９）に具体的な数値例を代入して、充電時間ｔｃｈにおける第２コンデンサｃ２の両端電圧Ｖｃ２が第１電圧Ｖ１を第２電圧Ｖ２で割った割算値となることを確認してみる。ここでは、Ｖｒｅｆ＝１．０Ｖ、Ｒ１＝１ｋΩ、ｃ１＝１μＦ、Ｒｉ２＝１ｋΩ、ｃ２＝１μＦ、Ｖ１＝１Ｖ、Ｖ２＝２Ｖとする。上記式（１）より第１定電流ｉ１は、Ｖ１／Ｒ１＝１．０Ｖ／１ｋΩ＝１ｍＡとなる。よって、式（５）より第１定電流ｉ１での第１コンデンサｃ１の充電を開始してから第１コンデンサｃ１の両端電圧Ｖｃ１が基準電圧Ｖｒｅｆと等しくなる充電時間ｔｃｈは、Ｖｒｅｆ×ｃ１×Ｒ１／Ｖ１＝１Ｖ×１μＦ×１ｋΩ／１Ｖ＝１ｍｓｅｃとなる。
【００２９】
一方、上記式（２）より第２定電流ｉ２は、Ｖ２／Ｒｉ２＝２Ｖ／１ｋΩ＝２ｍＡとなる。よって、式（７）により充電時間ｔｃｈにおける第２コンデンサｃ２の両端電圧Ｖｃ２は、Ｖｃ２＝ｉ２×ｔｃｈ／ｃ２＝２ｍＡ×１ｍｓｅｃ／１μＦ＝２Ｖとなる。よって、Ｖｃ２＝Ｖ２／Ｖ１＝２／１となる。
【００３０】
また、Ｖ１＝２Ｖ、Ｖ２＝３Ｖとして上記確認を行ってみる。上記式（１）により第１定電流ｉ１は、Ｖ１／Ｒ１＝２Ｖ／１ｋΩ＝２ｍＡとなる。よって、式（５）より第１定電流ｉ１での第１コンデンサｃ１の充電を開始してから第１コンデンサｃ１の両端電圧Ｖｃ１が基準電圧Ｖｒｅｆに達する充電時間ｔｃｈは、Ｖｒｅｆ×ｃ１×Ｒ１／Ｖ１＝１Ｖ×１μＦ×１ｋΩ／２Ｖ＝１／２ｍｓｅｃとなる。一方、上記式（２）より第２定電流ｉ２は、Ｖ２／Ｒｉ２＝３Ｖ／１ｋΩ＝３ｍＡとなる。よって、式（７）により充電時間ｔｃｈにおける第２コンデンサｃ２の両端電圧Ｖｃ２は、Ｖｃ２＝ｉ２×ｔｃｈ／ｃ２＝３ｍＡ×（１／２ｍｓｅｃ）／１μＦ＝１．５Ｖとなる。よって、Ｖｃ２＝Ｖ２／Ｖ１＝３Ｖ／２Ｖとなる。
【００３１】
次に、上記制御回路５について説明する。制御回路５は、充電信号ｔ１、／ｔ１と、放電信号ｄｃｈ、／ｄｃｈと、トランスファ信号ｔｓｆ、／ｔｓｆと、を出力する回路である。充電信号ｔ１、／ｔ１は、第１充電スイッチＱ１０及び第２充電スイッチＱ２２をそれぞれ制御して、第１定電流ｉ１による第１コンデンサｃ１の充電を開始してからＶｃ１が第１電圧Ｖ１に達するまでの充電時間ｔｃｈだけ第１コンデンサｃ１及び第２コンデンサｃ２を充電させる信号である。
【００３２】
トランスファ信号ｔｓｆ、／ｔｓｆは、後述する結果保持回路６のスイッチＱ２４、Ｑ２６を制御して、第１コンデンサｃ１及び第２コンデンサｃ２の充電が終了した時点でのＶｃ２を後述する結果保持回路６のホールドコンデンサｃ３に移してホールドコンデンサｃ３にＶｃ２を保持させるための信号である。放電信号ｄｃｈ、／ｄｃｈは、第１放電スイッチＱ１１、第２放電スイッチＱ２３をそれぞれ制御して、ホールドコンデンサｃ３にＶｃ２を保持させた後に第１コンデンサｃ１及び第２コンデンサｃ２を放電させる信号である。この制御回路５の制御により割算回路１は、第１コンデンサｃ１及び第２コンデンサｃ２の充電、Ｖｃ２をホールドコンデンサｃ３に移すトランスファ、第１コンデンサｃ１及び第２コンデンサｃ２の放電、をこの順に繰り返し行う。
【００３３】
制御回路５は、インバータｉｎｖ１、フリップフロップ（以下Ｆ／Ｆ）回路５１、積分回路５２と、第１微分回路５３と、第２微分回路５４と、から構成されている。インバータｉｎｖ１の入力には、抵抗Ｒ４及びダイオードＤ１からなるマイナス電圧保護回路を介してコンパレータｃｐ１の出力が供給されている。インバータｉｎｖ１は、コンパレータｃｐ１の出力を反転して、Ｆ／Ｆ回路５１の／ｓ１入力に供給する。
【００３４】
Ｆ／Ｆ回路５１は、２つのＮＡＮＤゲート５１Ａ及び５１Ｂから構成されている。Ｆ／Ｆ回路５１の／ｓ１入力には、インバータｉｎｖ１の出力が供給される。Ｆ／Ｆ回路５１の／ｒ１入力は、抵抗Ｒ６を介して基準電位ｒに接続されている。Ｆ／Ｆ回路５１は、Ｌレベルトリガのフリップフロップ回路である。そして、このＦ／Ｆ回路５１のｑ１出力から充電信号／ｔ１が出力され、／ｑ１出力から充電信号ｔ１が出力される。
【００３５】
また、Ｆ／Ｆ回路５１のｑ１出力と基準電位ｒとの間には、抵抗Ｒ７及びコンデンサｃｄＬから構成される積分回路５２が設けられている。積分回路５２は、Ｆ／Ｆ回路５１から出力される充電信号／ｔ１を積分した出力ｄｅｌａｙをシュミットインバータｉｎｖ２、インバータｉｎｖ３を介してＮＡＮＤゲート５５に入力する。また、Ｆ／Ｆ回路５１の／ｑ１出力は、抵抗Ｒ５を介して後述する第１微分スイッチＱ１２及び抵抗Ｒ８を介して第２微分スイッチＱ１３のベースに各々接続されている。
【００３６】
第１微分回路５３は、Ｖｓと基準電位ｒとの間に設けられた第１微分スイッチＱ１２、コンデンサｃｄ１１及び抵抗Ｒ６から成る直列回路から構成されている。よって、Ｆ／Ｆ回路５１の／ｑ１出力がＬレベルになると、第１微分スイッチＱ１２がオンしてコンデンサｃｄ１１の充電が開始され、コンデンサｃｄ１１と抵抗Ｒ６との接続点からＶｓの微分値Ｖｄ１が出力される。このＶｓの微分値Ｖｄ１は、Ｆ／Ｆ回路５１の／ｒ１入力に供給される。Ｖｓの微分値Ｖｄ１は、シュミットバッファＢを介してＮＡＮＤゲート５５に供給される。ＮＡＮＤゲート５５には、さらに後述するトランスファ信号／ｔｓｆが供給されている。このＮＡＮＤゲート５５の出力が放電信号／ｄｃｈとなる。また、ＮＡＮＤゲート５５の出力は、インバータｉｎｖ４により反転されて放電信号ｄｃｈとなる。
【００３７】
また、第２微分回路５４は、Ｖｓと基準電位ｒと間に設けられた第２微分スイッチＱ１３、コンデンサｃｄ１２及び抵抗Ｒ９から成る直列回路から構成されている。よって、Ｆ／Ｆ回路５１の／ｑ１出力がＬレベルになると、第２微分スイッチＱ１３がオンしてコンデンサｃｄ１２の充電が開始され、コンデンサｃｄ１２と抵抗Ｒ９との接続点からＶｓの微分値Ｖｄ２が出力される。Ｖｓの微分値Ｖｄ２は、シュミットインバータｉｎｖ５に供給される。このシュミットインバータｉｎｖ５の出力がトランスファ信号／ｔｓｆとなる。また、シュミットインバータｉｎｖ５の出力は、シュミットインバータｉｎｖ６により反転されてトランスファ信号ｔｓｆとなる。
【００３８】
上述した結果保持回路６は、スイッチＱ２４、Ｑ２５、Ｑ２７、Ｑ２６と、ホールドコンデンサｃ３と、ＯＰアンプＡ５と、から構成されている。スイッチＱ２４は、エミッタがＶｓに接続され、コレクタが抵抗Ｒ１９を介してＯＰアンプＡ４の出力に接続されている。また、スイッチＱ２４のベースには、抵抗Ｒ１８を介してトランスファ信号ｔｓｆが供給されている。スイッチＱ２５は、エミッタがＶｓに接続され、コレクタがＯＰアンプＡ４の出力に接続され、ベースがスイッチＱ２４のコレクタに接続されている。
【００３９】
スイッチＱ２６は、コレクタが抵抗Ｒ２０を介してＯＰアンプＡ４の出力に接続され、エミッタが基準電位ｒに接続されている。また、スイッチＱ２６のベースには、抵抗Ｒ２１を介してトランスファ信号／ｔｓｆが供給されている。スイッチＱ２７は、コレクタがＯＰアンプＡ４の出力に接続され、エミッタが基準電位ｒに接続され、ベースがスイッチＱ２６のコレクタに接続されている。また、ホールドコンデンサｃ３は、一端にＯＰアンプＡ４の出力が接続され、他端が基準電位ｒに接続される。ＯＰアンプＡ５は、＋入力がホールドコンデンサｃ３の一端に接続され、−入力が出力に接続されている。よって、スイッチＱ２４、Ｑ２６がオフして、スイッチＱ２５、Ｑ２７がオンできる状態になると、差動増幅回路４から出力されるＶｃ２がホールドコンデンサｃ３に移されて、ＯＰアンプＡ５からはコンデンサｃ２の両端電圧が出力される。
【００４０】
次に、上述した構成の割算回路１の動作について図２に示すタイムチャートを参照して説明する。第１コンデンサｃ１、第２コンデンサｃ２、コンデンサｃｄ１１、ｃｄ１２、ｃｄＬ、ｃ３に蓄積された電荷がない状態で、第１電圧Ｖ１、第２電圧Ｖ２が印加されたとする。第１電圧Ｖ１の印加に応じて、−入力＞＋入力となるためコンパレータｃｐ１の出力はＬレベルとなる。このコンパレータｃｐ１のＬレベル出力は、インバータｉｎｖ１によりＨレベルに反転されてＦ／Ｆ回路５１の／ｓ１入力に供給される。よって、／ｓ１入力がＨレベル、／ｒ１入力がＬレベルとなり、Ｆ／Ｆ回路５１はｑ１出力をＬレベル、／ｑ１出力をＨレベルにリセットする。
【００４１】
これにより、Ｆ／Ｆ回路５１のｑ１出力からＬレベルの充電信号／ｔ１が出力されて、このＬレベルの充電信号／ｔ１が第２充電スイッチＱ２２のベースに供給される。また、Ｆ／Ｆ回路５１の／ｑ１出力からＨレベルの充電信号ｔ１が出力されて、このＨレベルの充電信号ｔ１が第１充電スイッチＱ１０のベースに供給される。そして、第１充電スイッチＱ１０、第２充電スイッチＱ２２が同時にオンして、第１定電流ｉ１による第１コンデンサｃ１の充電と第２定電流ｉ２による第２コンデンサｃ２の充電とが同時に開始される。この第１コンデンサｃ１の充電によってＶｃ１が増加してＶｃ１が基準電圧Ｖｒｅｆに達すると、コンパレータｃｐ１の出力がＬレベルからＨレベルに反転する。
【００４２】
このコンパレータｃｐ１のＨレベル出力は、インバータｉｎｖ１によりＬレベルに反転されてＦ／Ｆ回路５１の／ｓ１入力に供給される。よって、／ｓ１入力がＬレベル、／ｒ入力がＬレベルとなり、Ｆ／Ｆ回路５１はｑ１出力をＨレベル、／ｑ１出力をＬレベルにセットする。これにより、Ｆ／Ｆ回路５１のｑ１出力からＨレベルの充電信号／ｔ１が出力されて、このＨレベルの充電信号／ｔ１が第２充電スイッチＱ２２のベースに供給される。また、Ｆ／Ｆ回路５１の／ｑ１出力からＬレベルの充電信号ｔ１が出力されて、このＬレベルの充電信号ｔ１が第１充電スイッチＱ１０のベースに供給される。そして、第１充電スイッチＱ１０、第２充電スイッチＱ２２が同時にオフして、第１コンデンサｃ１と第２コンデンサｃ２との充電が同時に停止される。このときの第２コンデンサｃ２の両端電圧Ｖｃ２が、上述したように第１電圧Ｖ１で第２電圧Ｖ２を割った割算値となる。
【００４３】
また、コンパレータｃｐ１のＨレベルへの反転に応じてＦ／Ｆ回路５１の／ｑ１出力がＬレベルになると、第２微分スイッチＱ１３がオンして、第２微分回路５４によりＶｓの微分が開始される。よって、Ｖｓの微分値Ｖｄ２は、図２（Ｈ）に示すように、コンパレータｃｐ１のＨレベルへの反転に応じてＶｓとなり、このＶｓから減少していく。シュミットインバータｉｎｖ５、ｉｎｖ６は、入力が約２・Ｖｓ／３以上のときに出力がＨレベルからＬレベルに反転し、入力が約Ｖｓ／３以下のときに出力がＬレベルからＨレベルに反転する。
【００４４】
よって、シュミットインバータｉｎｖ５から出力されるトランスファ信号／ｔｓｆは、図２（Ｉ）に示すように、コンパレータｃｐ１のＨレベルへの反転に応じてＨレベルからＬレベルに反転し、Ｖｓの微分値Ｖｄ２が約１／３Ｖｓを下回るとＬレベルからＨレベルに反転する信号となる。これとは逆にシュミットインバータｉｎｖ６から出力されるトランスファ信号は、図２（Ｊ）に示すように、コンパレータｃｐ１のＨレベルの反転に応じてＬレベルからＨレベルに反転し、Ｖｓの微分値Ｖｄ２が約１／３Ｖｓを下回るとＨレベルからＬレベルに反転する信号となる。
【００４５】
そして、トランスファ信号／ｔｓｆがＬレベル、トランスファ信号ｔｓｆがＨレベルの期間ｔ１２にスイッチＱ２４、Ｑ２６がオフすると共にスイッチＱ２５、Ｑ２７がオンできる状態となって、差動増幅回路４から出力されるＶｃ２がホールドコンデンサｃ３に移される。第２微分回路５４は、Ｖｓの微分を開始してからＶｓの微分値Ｖｄ２が約Ｖｓ／３を下回るまでの期間ｔ１２がホールドコンデンサｃ３にＶｃ２を移すのに十分な期間となるように、時定数に設定されている。そして、ＯＰアンプＡ５は、ホールドコンデンサｃ３にホールドされたＶｃ２を第１電圧Ｖ１を第２電圧Ｖ２で割った割算値として出力する。
【００４６】
また、コンパレータｃｐ１のＨレベルへの反転に応じてＦ／Ｆ回路５１の／ｑ１出力がＬレベルになると、第１微分スイッチＱ１２がオンして、第１微分回路５３によりＶｓの微分が開始される。よって、Ｖｓの微分値Ｖｄ１は、図２（Ｅ）に示すように、コンパレータｃｐ１のＨレベルへの反転に応じてＶｓとなり、このＶｓから減少していく。第１微分回路５３の微分開始により／ｒ１入力がＨレベル、／ｓ１入力がＬレベルとなり、Ｆ／Ｆ回路５１は、ｑ１出力のＨレベル、／ｑ１出力のＬレベルを保持する。シュミットバッファＢは、入力が約２・Ｖｓ／３以上のときに出力がＬレベルからＨレベルに反転し、入力が約Ｖｓ／３以下のときに出力がＨレベルからＬレベルに反転する。
【００４７】
よって、シュミットバッファＢの出力は、図２（Ｋ）に示すように、コンパレータｃｐ１のＨレベルへの反転に応じてＬレベルからＨレベルに反転し、Ｖｓの微分値Ｖｄ１が約１／３Ｖｓを下回るとＨレベルからＬレベルに反転する信号となる。また、コンパレータｃｐ１のＨレベルへの反転に応じてＦ／Ｆ回路５１のｑ１出力、即ち充電信号／ｔ１がＨレベルになると、積分回路５２により充電信号／ｔ１の積分が開始される。よって、積分回路５２の出力ｄｅｌａｙは、図２（Ｌ）に示すように、コンパレータｃｐ１のＨレベルへの反転に応じて０から増加していく。
【００４８】
シュミットインバータｉｎｖ２、ｉｎｖ３は、その入力が約２・Ｖｓ／３以上のときに出力がＨレベルからＬレベルに反転し、入力が約Ｖｓ／３以下のときに出力がＬレベルからＨレベルに反転する。よって、シュミットインバータｉｎｖ３の出力は、図２（Ｎ）に示すように、充電信号／ｔ１を時間Δｔだけ遅延させた信号となる。
【００４９】
ＮＡＮＤゲート５５は、Ｖｃ２がコンデンサｃ３にホールドされてトランスファ信号／ｔｓｆがＨレベルに反転するとＬレベルに反転する放電信号／ｄｃｈを出力する。これに応じてＬレベルの放電信号／ｄｃｈが第２放電スイッチＱ２３のベースに供給され、Ｈレベルの放電信号ｄｃｈが第１放電スイッチＱ１１のベースに供給される。そして、第１放電スイッチＱ１１及び第２放電スイッチＱ２３がオンして、第１コンデンサｃ１及び第２コンデンサｃ２の放電が行われる。
【００５０】
その後、ＮＡＮＤゲート５５は、上記Ｖｓの微分値Ｖｄ１が１／３・Ｖｓを下回り、バッファＢの出力がＨレベルからＬレベルに反転するとＨレベルに反転する放電信号／ｄｃｈを出力する。これに応じてＬレベルの放電信号／ｄｃｈが第２放電スイッチＱ２３のベースに供給され、Ｈレベルの放電信号ｄｃｈが第１放電スイッチＱ１１のベースに供給される。そして、第１放電スイッチＱ１１及び第２放電スイッチＱ２３がオフして、第１コンデンサｃ１及び第２コンデンサｃ２の放電が終了される。
【００５１】
なお、上記第１微分回路５３は、Ｖｓの微分を開始してからＶｓの微分値Ｖｄ１が約Ｖｓ／３を下回るまでの期間ｔ１１が期間ｔ１２経過した後に第１コンデンサｃ１及び第２コンデンサｃ２が放電されて両端電圧Ｖｃ１、Ｖｃ２が０Ｖになるのに十分な期間となるような時定数に設定されている（ｔ１１＞ｔ１２）。
【００５２】
また、Ｖｓの微分値Ｖｄ１が約Ｖｓ／３を下回ると、／ｒ１入力がＬレベルになり／ｓ１入力がＨレベルになるため、Ｆ／Ｆ回路５５は、ｑ１出力をＬレベル、／ｑ１出力をＨレベルにリセットして、再び第１コンデンサｃ１及び第２コンデンサｃ２の充電を開始させる。そして、以下、上記動作を繰り返し行う。
【００５３】
なお、図２のタイミングチャートに示すように、コンデンサｃ１及びｃ２の放電を指示するＬレベルの放電信号／ｄｃｈ、Ｈレベルの放電信号ｄｃｈの出力開始は、コンデンサｃ２の両端電圧のホールドコンデンサｃ３へのトランスファを指示するＬレベルのトランスファ信号／ｔｓｆ、Ｈレベルのトランスファ信号ｔｓｆの出力が終了した後でなければならない。また、上述したように上記第１微分回路５３は、Ｖｓの微分を開始してからＶｓの微分値Ｖｄ１が約１／３・Ｖｓを下回るまでの期間ｔ１１（即ちバッファＢの出力がＨレベルとなる期間）が期間ｔ１２経過した後に第１コンデンサｃ１及び第２コンデンサｃ２が放電されて両端電圧Ｖｃ１、Ｖｃ２が０Ｖになるのに十分な期間となるような時定数に設定されている。即ち、トランスファ信号／ｔｓｆとバッファＢの出力とのＡＮＤでＬレベルの放電信号／ｄｃｈが出力される必要がある。ところで、／ｑ１出力が論理Ｌレベルに移行した瞬間的にトランスファ信号／ｔｓｆはＬレベルにシュミットバッファＢの出力はＨレベルに移行する。しかしながら、上記移行するに際し、時間＝zeroで移行することはない。そのため、移行期間に放電信号／ｄｃｈがＬレベルを出力するのを避けるために、ＮＡＮＤゲート５５を充電信号／ｔ１を時間Δｔだけ遅延させたインバータｉｎｖ３の出力を入力する３ＮＡＮＤに構成して、コンパレータｃｐ１の反転時にインバータｉｎｖ３をＬレベルにして、上記反転時に確実に放電信号／ｄｃｈをＨレベルに保持している。
【００５４】
上述した構成の割算回路１によれば、第１定電流源２１が、第１電圧Ｖ１に応じた第１定電流ｉ１を供給する。第１コンデンサｃ１が、第１定電流ｉ１により充電される。コンパレータｃｐ１が、第１コンデンサｃ１の両端電圧Ｖｃ１と基準電圧Ｖｒｅｆとを比較する。第２定電流源３１が、第２電圧Ｖ２に応じた大きさの第２定電流ｉ２を供給する。第２コンデンサｃ２が、第２定電流ｉ２により充電される。制御回路５が、第１充電スイッチＱ１０及び第２充電スイッチＱ２２を制御して、第１コンデンサｃ１及び第２コンデンサｃ２の充電を同時に開始させた後にコンパレータｃｐ１により第１コンデンサｃ１の両端電圧Ｖｃ１が基準電圧Ｖｒｅｆに達した時点で第１コンデンサｃ１及び第２コンデンサｃ２の充電を終了させる。結果保持回路６が、第１コンデンサｃ１及び第２コンデンサｃ２の充電が終了した時点の第２コンデンサｃ２の両端電圧Ｖｃ２を第１電圧Ｖ１で第２電圧Ｖ２を割った割算値として出力する。従って、１／Ｖ１を電圧→時間変換して時間の次元に置き換えるだけでデジタル処理や対数処理を必要とすることなく、簡易で高速な割算を行うことができる。
【００５５】
なお、図１に示す第１定電流源２１は一例であり、第１定電流源２１としては第１電圧Ｖ１に応じた第１定電流ｉ１を供給できるものであれば、他の公知の構成を用いてもよい。
【００５６】
また、図１に示す第２定電流源３１は一例であり、第２定電流源３１としては第２電圧Ｖ２に応じた第２定電流ｉ２を供給できるものであれば、他の公知の構成を用いてもよい。
【００５７】
また、前述した実施形態は本発明の代表的な形態を示したに過ぎず、本発明は、実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。
【図面の簡単な説明】
【００５８】
【図１】本発明の割算回路の一実施形態を示す回路図である。
【図２】（Ａ）はＶｃ１、（Ｂ）はＶｃ２、（Ｃ）はコンパレータｃｐ１の出力、（Ｄ）は／ｓ１入力、（Ｅ）／ｒ１入力＝Ｖｓの微分値Ｖｄ１、（Ｆ）はｑ１出力＝放電信号／ｔ１、（Ｇ）は／ｑ１出力＝放電信号ｔ１、（Ｈ）はＶｓの微分値Ｖｄ２、（Ｉ）はトランスファ信号／ｔｓｆ、（Ｊ）はトランスファ信号ｔｓｆ、（Ｋ）はバッファＢの出力、（Ｌ）は出力ｄｅｌａｙ、（Ｍ）はインバータｉｎｖ２の出力、（Ｎ）はインバータｉｎｖ３の出力、（Ｏ）は放電信号／ｄｃｈ、（Ｐ）は放電信号ｄｃｈ、のタイムチャートである。
【符号の説明】
【００５９】
１      割算回路
５      制御回路（充電制御回路）
６      結果保持回路（出力回路）
２１    第１定電流源
３１    第２定電流源
ｃ１    第１コンデンサ
ｃ２    第２コンデンサ
ｃｐ１  コンパレータ
ｉ１    第１定電流
ｉ２    第２定電流
Ｖ１    第１電圧
Ｖ２    第２電圧
Ｖｃ１  第１コンデンサの両端電圧
Ｖｃ２  第２コンデンサの両端電圧
【図１】
2010061427.tif 000003
【図２】
2010061427.tif 000004