(57)【要約】【課題】高誘電率セラミックから成る高容量のキャパシタが内蔵された低温同時焼成基板の製造方法を提供する。【解決手段】少なくとも一つの高誘電率セラミックシートが含まれた積層体を焼成してキャパシタ部を製造する段階と、導電パターン及び／または導電性バイアホールがそれぞれ形成された複数の低温焼成用グリーンシートを備える段階と、上記キャパシタ部が隣接する上記グリーンシートの導電パターンまたは導電性バイアホールに繋がって内蔵されるように上記複数の低温焼成用グリーンシートを積層してＬＴＣＣ積層体を形成する段階で、上記キャパシタ部が内蔵されたＬＴＣＣ積層体を焼成する段階とを含む、キャパシタ内蔵型ＬＴＴＣ基板の製造方法であり、積層型チップキャパシタ構造またはキャパシタ層構造のような多様な形態のキャパシタ部に有益に適用できる。【選択図】図２
2010016410.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも一つの高誘電率セラミックシートが含まれた積層体を焼成してキャパシタ部を製造する段階と、
導電パターン及び／または導電性バイアホールがそれぞれ形成された複数の低温焼成用グリーンシートを備える段階と、
前記キャパシタ部の外部に前記高誘電率セラミックシートの焼成温度より低い温度で焼成される低温焼成用電極物質を塗布し、第１及び第２外部電極を形成する段階と、
前記内蔵されたキャパシタ部の第１及び第２外部電極が隣接する前記グリーンシートの導電パターンまたは導電性バイアホールに繋がって内蔵されるように前記複数の低温焼成用グリーンシートを積層してＬＴＣＣ積層体を形成する段階と、
前記キャパシタ部が内蔵されたＬＴＣＣ積層体を焼成する段階と
を含む、キャパシタ内蔵型ＬＴＴＣ基板の製造方法。
【請求項２】
前記キャパシタ部は複数の誘電体層と各誘電体層の上下面にそれぞれ形成された第１内部電極及び第２内部電極を含む少なくとも一つの積層型キャパシタブロック体であり、
前記ＬＴＣＣ積層体を形成する段階は、
前記ＬＴＣＣ積層体の内部領域に少なくとも一つのキャビティが形成されるように前記複数の低温焼成用グリーンシート中の一部のシートを穿孔する段階と、
前記複数の低温焼成用グリーンシートを積層し、その積層過程において前記少なくとも  一つの積層型キャパシタ部を前記キャビティにそれぞれ実装する段階と
を含むことを特徴とする、請求項１記載のキャパシタ内蔵型ＬＴＣＣ基板の製造方法。
【請求項３】
前記少なくとも一つのキャビティは、焼成過程における前記低温焼成用グリーンシートの収縮程度を考慮して、そのキャビティに実装される積層型キャパシタブロック体の厚さより厚い厚さを有することを特徴とする、請求項２記載のキャパシタ内蔵型ＬＴＣＣ基板の製造方法。
【請求項４】
前記ＬＴＣＣ積層体を形成する段階は、前記ＬＴＣＣ積層体の上面及び下面の少なくとも一面に収縮を抑制するための拘束層を圧着させる段階を含み、
前記ＬＴＣＣ積層体の焼成段階後に、前記ＬＴＣＣ基板から前記拘束層を除去する段階をさらに含むことを特徴とする、請求項２または３記載のキャパシタ内蔵型ＬＴＣＣ基板の製造方法。
【請求項５】
前記拘束層は、前記ＬＴＣＣ積層体の両面に設けられることを特徴とする、請求項４記載のキャパシタ内蔵型ＬＴＣＣ基板の製造方法。
【請求項６】
前記拘束層は、焼成されたセラミックとガラスの混合層であることを特徴とする、請求項４または５記載のキャパシタ内蔵型ＬＴＣＣ基板の製造方法。
【請求項７】
前記ＬＴＣＣ積層体を形成する段階は、前記複数の低温焼成用グリーンシート中キャビティの開口を形成するグリーンシートと、それに隣接した上部グリーンシートの間に内部拘束層が介在されるように、前記ＬＴＣＣ積層体を形成する段階であることを特徴とする、請求項４〜６のいずれか１項に記載のキャパシタ内蔵型ＬＴＣＣ基板の製造方法。
【請求項８】
前記内部拘束層の厚さは、約３μｍ〜約２０μｍであることを特徴とする、請求項７記載のキャパシタ内蔵型ＬＴＣＣ基板の製造方法。
【請求項９】
前記内部拘束層は、焼成されたセラミック層とその両面に形成されたガラス層とを含むことを特徴とする、請求項７または８記載のキャパシタ内蔵型ＬＴＣＣ基板の製造方法。
【請求項１０】
前記キャパシタ部は、前記ＬＴＣＣ基板の面積と略同じ面積を有する強誘電体層と、その上面及び下面の少なくとも一部領域に設けられた第１電極及び第２電極を含む少なくとも一つのキャパシタ層であり、
前記ＬＴＣＣ積層体を形成する段階は、前記複数の低温焼成用グリーンシートと前記少なくとも一つのキャパシタ層を一緒に積層して前記ＬＴＣＣ積層体を形成する段階であることを特徴とする、請求項１記載のキャパシタ内蔵型ＬＴＣＣ基板の製造方法。
【請求項１１】
前記ＬＴＣＣ積層体を形成する段階は、前記ＬＴＣＣ積層体の上面及び下面の少なくとも一面に収縮を抑制するための拘束層を圧着させる段階を含み、
前記ＬＴＣＣ積層体の焼成段階後に、前記ＬＴＣＣ基板から前記拘束層を除去する段階をさらに含むことを特徴とする、請求項１０記載のキャパシタ内蔵型ＬＴＣＣ基板の製造方法。
【請求項１２】
前記拘束層は、前記ＬＴＣＣ積層体の両面に設けられることを特徴とする、請求項１１記載のキャパシタ内蔵型ＬＴＣＣ基板の製造方法。
【請求項１３】
前記キャパシタ層は前記ＬＴＣＣ基板において上面及び下面のいずれか一面に隣接するように位置し、前記拘束層は前記ＬＴＣＣ積層体の上面及び下面のいずれか他面に限って設けられることを特徴とする、請求項１１または１２記載のキャパシタ内蔵型ＬＴＣＣ基板の製造方法。
【請求項１４】
前記拘束層は焼成されたセラミックとガラスの混合層であることを特徴とする、請求項１１〜１３のいずれか１項に記載のキャパシタ内蔵型ＬＴＣＣ基板の製造方法。
【請求項１５】
前記キャパシタ層は、その上下部に位置したグリーンシートの導電パターンまたは導電性バイアホールが互いに繋がるように前記第１電極及び第２電極パターンが形成されない前記誘電体層領域を貫通する導電性バイアホールをさらに含むことを特徴とする、請求項１０〜１４のいずれか１項に記載のキャパシタ内蔵型ＬＴＣＣ基板の製造方法。
【請求項１６】
前記キャパシタ層はその誘電体層を貫通する導電性バイアホールを取り囲むように他の領域より低い低誘電率の物質から成る低誘電率領域を有することを特徴とする、請求項１５記載のキャパシタ内蔵型ＬＴＣＣ基板の製造方法。
【請求項１７】
前記低誘電率領域は、前記ＬＴＣＣ基板を構成する低温同時焼成セラミック物質と同一の物質から成ることを特徴とする、請求項１６記載のキャパシタ内蔵型ＬＴＣＣ基板の製造方法。
【請求項１８】
前記ＬＴＣＣ積層体を形成する段階は、前記キャパシタ層と前記低温同時焼成セラミック基板の間にその結合強度を強化するためのバインダー層が介在されるように前記複数の低温焼成用グリーンシートを積層する段階を含むことを特徴とする、請求項１０〜１７のいずれか１項に記載のキャパシタ内蔵型ＬＴＣＣ基板の製造方法。
【請求項１９】
前記バインダー層は、前記ＬＴＣＣ積層体の焼成過程において除去可能な熱可焼成ポリマー物質から成ることを特徴とする、請求項１８記載のキャパシタ内蔵型ＬＴＣＣ基板の製造方法。
【請求項２０】
前記ＬＴＣＣ積層体を形成する段階は、前記キャパシタ層と前記低温同時焼成セラミック基板の間で活性化されるように６０〜１００℃で熱処理する段階を含むことを特徴とする、請求項１９記載のキャパシタ内蔵型ＬＴＣＣ基板の製造方法。
【請求項２１】
前記キャパシタ部を構成する高誘電率物質の誘電率は、１０００より大きい強誘電性物質であることを特徴とする、請求項１〜２０のいずれか１項に記載のキャパシタ内蔵型ＬＴＣＣ基板の製造方法。
【請求項２２】
前記ＬＴＣＣ基板の各層はＡｌ2Ｏ3を含むことを特徴とする、請求項２１記載のキャパシタ内蔵型ＬＴＣＣ基板の製造方法。
【請求項２３】
前記キャパシタ部のための高誘電率グリーンシートの焼成温度は、１０００〜１４００℃の範囲であり、前記ＬＴＣＣ積層体の焼成温度は９００〜１１００℃の範囲であることを特徴とする、請求項１〜２２のいずれか１項に記載のキャパシタ内蔵型ＬＴＣＣ基板の製造方法。
【請求項２４】
請求項１乃至請求項２３のいずれか１項の製造方法により製造されたキャパシタ内蔵型ＬＴＣＣ基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低温同時焼成（ＬＴＣＣ）基板の製造方法に関し、特に電子製品モジュールのためのパッケージ基板を使用することができるキャパシタ内蔵型ＬＴＣＣ基板の製造方法に関するものである。
【背景技術】
【０００２】
近年、多様な電子製品の小型化及び高周波化の傾向により、電子製品に内蔵される部品の小型化、軽量化及び多機能化に対する要求が増えている。一方、近年電子製品では各機能モジュール間の多くの電源分配に対するノイズ発生に備え、デカップリングのための高容量のキャパシタが大きく要求されるので、既存の表面実装型キャパシタの数の増加により基板またはモジュールの大きさや高さが大きくなる問題がある。
【０００３】
図１は、低損失高周波特性に優れ脚光を浴びている低温同時焼成用基板を採用した高周波モジュール構造の一例を示す断面図である。
【０００４】
図１を参照すれば、高周波モジュール１０は複数の低温同時焼成セラミック層１１ａ〜１１ｅから成るＬＴＣＣ基板１１と、上記基板１１の上に実装されるＩＣチップ１６及びキャパシタ１５のような受動素子とを含み、上記低温同時焼成セラミック層１１ａ〜１１ｅは、望む回路を実現するためにそれぞれ所定の導電パターン１２と導電性バイアホール１３とが形成される。
【０００５】
上記に説明したように、近年、製品傾向によるキャパシタ１５のより大きい容量が求められるので、モジュール自体を小型化するのに大きい困難がある。
【０００６】
かかる問題を解決すべく、印刷回路基板（ＰＣＢ）のような基板内にキャパシタのような受動素子を内蔵する方案に関する研究及び商品化が活発に展開されている。しかしながら、図１に示す低温同時焼成用セラミック（ＬＴＣＣ）基板の場合には、高容量のキャパシタを実現するための高誘電率材料が低温焼成セラミックと大きく異なる焼成収縮率を有するので、実際にキャパシタが内蔵されたＬＴＣＣ基板を実現するのに困難がある。
【０００７】
勿論、一部の表面実装型デバイス（ＳＭＤ）部品分野では、低誘電率シートと中間誘電率（通常誘電率１００以下）シートを同時焼成してバンドパスフィルターまたはバランスフィルターのような小型部品を製造する例はあるが、モジュールなどに使用される比較的大きいＬＴＣＣ基板では異種誘電率材料を適用することは、現在まで殆ど製品化されておらず、上記した中間誘電率材料と低誘電率材料で同時に焼成する研究のみ行われている。
【０００８】
結果的に、高容量のキャパシタ（１００ｐＦ〜数ｎＦ）は１００％ＳＭＤ部品を表面に実装する方式を適用している状況である。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、上記した従来技術の問題を解決するためのものであって、その目的は、基板の機械的安全性を維持しながら高周波の条件に適した低温同時焼成セラミック基板に高温焼結が要求される高誘電率セラミックから成る高容量のキャパシタが内蔵された低温同時焼成基板の製造方法を提供することである。
【課題を解決するための手段】
【００１０】
上記技術的課題を実現するために、本発明は、少なくとも一つの高誘電率セラミックシートが含まれた積層体を焼成してキャパシタ部を製造する段階と、導電パターン及び／または導電性バイアホールがそれぞれ形成された複数の低温焼成用グリーンシートを備える段階と、上記キャパシタ部の外部に上記高誘電率セラミックシートの焼成温度より低い温度で焼成される低温焼成用電極物質を塗布し、第１及び第２外部電極を形成する段階と、上記内蔵されたキャパシタ部の第１及び第２外部電極が隣接する上記グリーンシートの導電パターンまたは導電性バイアホールに繋がって内蔵されるように上記複数の低温焼成用グリーンシートを積層してＬＴＣＣ積層体を形成する段階と、上記キャパシタ部が内蔵されたＬＴＣＣ積層体を焼成する段階とを含む、キャパシタ内蔵型ＬＴＴＣ基板の製造方法を提供する。
【００１１】
本発明では、上記キャパシタ部を構成する高誘電率物質の誘電率は１０００より大きい強誘電性物質を用いても、焼成の際収縮にもかかわらず変形やクラックのないＬＴＣＣ基板を提供することができる。上記ＬＴＣＣ基板の各層はＡｌ2Ｏ3を含んで成ることができる。
【００１２】
先に行う上記キャパシタ部のグリーンシートに対する焼成工程の温度は、１０００〜１４００℃の範囲であり、後続する上記ＬＴＣＣ積層体焼成工程の温度は９００〜１１００℃の範囲であることができる。
【００１３】
本発明は、積層型チップキャパシタ構造またはキャパシタ層構造のような多様な形態のキャパシタ部に有益に適用でき、各実施形態により固有の長所をさらに提供する。
【００１４】
本発明の一実施形態では、上記キャパシタ部は複数の誘電体層と各誘電体層の上下面にそれぞれ形成された第１内部電極及び第２内部電極を含む少なくとも一つの積層型キャパシタブロック体であり、上記ＬＴＣＣ積層体を形成する段階は、上記ＬＴＣＣ積層体の内部領域に少なくとも一つのキャビティが形成されるように上記複数の低温焼成用グリーンシート中一部シートを穿孔する段階と、上記複数の低温焼成用グリーンシートを積層し、その積層過程において上記少なくとも一つの積層型キャパシタ部を上記キャビティにそれぞれ実装する段階とを含む。
【００１５】
好ましくは、上記少なくとも一つのキャビティを、焼成過程における上記低温焼成用グリーンシートの収縮程度を考慮してそのキャビティに実装される積層型キャパシタブロック体の厚さより厚い厚さを有するように形成する。
【００１６】
好ましくは、上記ＬＴＣＣ積層体を形成する段階は、上記ＬＴＣＣ積層体の上面及び下面の少なくとも一面に収縮を抑制するための拘束層を圧着させる段階を含み、上記ＬＴＣＣ積層体の焼成段階後に、上記ＬＴＣＣ基板から上記拘束層を除去する段階をさらに含むことができる。この場合に、上記拘束層は、上記ＬＴＣＣ積層体の両面に提供することによって平面方向の収縮をより効果的に抑制させることができる。
【００１７】
このような拘束層は焼成されたセラミックとガラスの混合層であることができ、この場合に焼成過程で拘束層のガラス成分は低温焼成セラミックに吸収され、パウダー状で残存するので、上記混合層である拘束層は容易に除去できる。
【００１８】
好ましくは、上記ＬＴＣＣ積層体を形成する段階は、上記複数の低温焼成用グリーンシート中、キャビティの開口を形成するグリーンシートと、それに隣接した上部のグリーンシートの間に内部拘束層が介在されるように、上記ＬＴＣＣ積層体を形成する段階で実現することができる。この場合、十分な挙動抑制機能と設計の便宜性を考慮して、上記内部拘束層の厚さは約３μｍ〜約２０μｍであることが好ましい。上記内部拘束層は焼成されたセラミック層とその両面に形成されたガラス層とを含み、ここで、ガラス成分は隣接した低温同時焼成セラミック層に吸収されセラミック層だけが隣接したセラミック層と堅固に結合され残存することができる。
【００１９】
本発明の他の実施形態では、上記キャパシタ部は、上記ＬＴＣＣ基板の面積と略同じ面積を有する強誘電体層と、その上面及び下面中のなくとも一部領域に形成された第１電極及び第２電極を含む少なくとも一つのキャパシタ層であり、上記ＬＴＣＣ積層体を形成する段階は、上記複数の低温焼成用グリーンシートと上記少なくとも一つのキャパシタ層を一緒に積層して上記ＬＴＣＣ積層体を形成する段階であることができる。
【００２０】
好ましくは、上記ＬＴＣＣ積層体を形成する段階は、上記ＬＴＣＣ積層体の上面及び下面の少なくとも一面に収縮を抑制するための拘束層を圧着させる段階を含み、上記ＬＴＣＣ積層体の焼成段階後に、上記ＬＴＣＣ基板から上記拘束層を除去する段階をさらに含む。この場合にも、上記拘束層は上記ＬＴＣＣ積層体の両面に設けることができる。
【００２１】
これと異なって、上記キャパシタ層は上記ＬＴＣＣ基板で上面及び下面のいずれか一面に隣接するように位置する場合に、キャパシタ層自体が拘束層と類似する平面方向の収縮を抑制する機能をするので、上記拘束層は上記ＬＴＣＣ積層体の上面及び下面のいずれか他面にのみ提供しても十分な収縮抑制効果を期待することができる。
【００２２】
上記キャパシタ層は、その上下部に位置したグリーンシートの導電パターンまたは導電性バイアホールが互いに繋がるように上記第１電極及び第２電極パターンが形成されない上記誘電体層領域を貫通する導電性バイアホールをさらに含むことができる。好ましくは、上記キャパシタ層はその誘電体層を貫通する導電性バイアホールを取り囲むように他の領域より低い低誘電率物質から成る低誘電率領域を有するように形成し、バイアホールによって発生する寄生インダクタンスを低減させることができる。このような低誘電率領域は上記ＬＴＣＣ基板を構成する低温同時焼成セラミック物質と同じ物質から成ることができる。
【００２３】
好ましくは、上記ＬＴＣＣ積層体を形成する段階は、上記キャパシタ層と上記低温同時焼成セラミック基板の間にその結合強度を強化するためのバインダー層が介在されるように上記複数の低温焼成用グリーンシートを積層する段階を含むことができる。
【００２４】
上記バインダー層には、上記ＬＴＣＣ積層体の焼成過程において除去可能な熱可焼成ポリマー物質を使用することが好ましい。この場合、上記ＬＴＣＣ積層体を形成する段階は、上記キャパシタ層と上記低温同時焼成セラミック基板の間で活性化されるように６０〜１００℃で熱処理する段階を含むことができる。
【発明の効果】
【００２５】
本発明によれば、多様な形態の高容量キャパシタを低温同時焼成セラミック基板に効果的に内蔵させることができる方案を実用化することができる。従って、高周波領域において低損失特性を有する点で優れ、しかも高容量が確保可能なキャパシタ内蔵型ＬＴＣＣ基板を提供することができる。このように、キャパシタ内蔵技術がＬＴＣＣ基板で実現できるので、ＬＴＣＣ基板でも表面実装（ＳＭＴ）工程が大きく減少し、結果的にＳＭＴの実装工程中に発生する不良を減少させると期待される。
【００２６】
また、高容量のキャパシタを実装する際に通常のソルダ材でなくＡｇまたはＣｕのような低温同時焼成電極物質を利用することによって、メッキ工程を省略することができ、低温同時焼成セラミックの層間回路との結合力を増進させることが可能である。
【図面の簡単な説明】
【００２７】
【図１】従来のＬＴＣＣ基板モジュールの一例を示す断面図である。
【図２】本発明によるキャパシタ内蔵型ＬＴＣＣ基板の製造方法を示す順序図である。
【図３】本発明の一実施形態によるキャパシタ内蔵型ＬＴＣＣ基板の製造方法の各工程を示す断面図である。
【図４】内部拘束層を利用したキャパシタ内蔵型ＬＴＣＣ基板の製造工程を示す工程断面図である。
【図５】本発明の他の実施形態によるキャパシタ内蔵型ＬＴＣＣ基板の製造方法の各工程を示す断面図である。
【図６】バインダー層を利用したキャパシタ内蔵型ＬＴＣＣ基板の製造工程を示す工程断面図である。
【発明を実施するための形態】
【００２８】
以下、添付された図面を参照して本発明をより詳しく説明する。
【００２９】
図２は本発明によるキャパシタ内蔵型ＬＴＣＣ基板の製造方法を説明する順序図である。
【００３０】
図２のように、本発明によるキャパシタ内蔵型ＬＴＣＣ基板の製造方法は、キャパシタ部を製造する工程が、低温同時焼成用セラミック基板の焼成工程の前に行われる。
【００３１】
先ず、段階２１ａのように第１電極及び第２電極を有する高誘電率セラミックシートでキャパシタ積層体を形成する。上記キャパシタ積層体は望むキャパシタ構造により多様に実現できる。例えば、複数の高誘電率セラミックシートとその両面に第１内部電極及び第２内部電極が交互に配置された積層型チップキャパシタのための積層体であることができ、これと異なって、単一の高誘電率セラミックシートとその上下面の一領域に第１電極及び第２電極が配置されキャパシタ領域を定義する層型キャパシタ構造のための積層体であることができる。また、上記キャパシタ部は単一キャパシタであることができるが、これと異なって複数のキャパシタが配列されたアレイ形態であることができる。
【００３２】
このような高誘電率セラミックシートを構成する高誘電率物質は、約１０００以上、好ましくは２０００〜３０００の誘電率を有する強誘電性材料であることができ、代表的にＢａＴｉＯ3があり得る。
【００３３】
次いで、本発明では上記キャパシタ積層体を低温同時焼成セラミックシートと一緒に積層する前に、上記キャパシタ積層体を高温で焼成してキャパシタ部を製造する（段階２１ｂ）。一般的な高誘電率物質を考慮する際に本工程の焼成温度は約１０００〜１４００℃の範囲である。このようなキャパシタ部の製造工程は通常のキャパシタ製造工程と類似して進行することができるが、外部端子の形成工程中追加的なメッキ工程が不要である。これは後続工程で上記キャパシタ部の外部端子と低温同時焼成セラミックシートの導電パターン（または導電性バイアホール）に堅固に連結するために低温焼成用電極物質を利用するためである。
【００３４】
このようなキャパシタ製造工程と別途に、段階（２３ａ）では、複数の低温焼成用セラミックシートを備える工程を実施する。上記低温焼成用セラミックシートとしてはＡｌ2Ｏ3とガラス系成分の混合物のような多様な公知物質を用いることができる。その後、段階（２３ｂ）で、上記備えられたセラミックシート上に必要な層間回路のための導電パターンと導電性バイアホール工程を実施する。導電パターンはスクリーン印刷工程のような公知された工程により実施でき、導電性バイアホールはパンチング工程の後導電性物質を充填する印刷工程によって実現できる。
【００３５】
段階２５で、上記工程で製造されたキャパシタ部と上記備えられた低温焼成用セラミックシートを積層して積層体を形成する。この工程でキャパシタ部はその構造によって適切な内蔵方式で積層または実装することができる。これについては後述する。また、本積層工程で、キャパシタ部の外部電極はそれぞれ低温焼成用セラミックシートの導電パターンまたは導電性バイアホールに繋がる。この場合に、上記に言及したようにキャパシタ部の外部電極と導電パターン（または導電性バイアホール）の連結部分にはＡｇ、Ｃｕまたはその合金のような低温焼成用電極ペーストを追加して堅固な電気的連結を保障することができる。
【００３６】
次に、段階２７で、上記ＬＴＣＣ積層体を低温焼成しキャパシタ部が内蔵したＬＴＣＣ基板を製造する。本低温焼成工程は、約９００〜１１００℃の範囲で実施することができる。このような低温同時焼成過程でキャパシタ部は既に焼成されたので、焼結収縮が発生しない。むしろ、上記キャパシタ部は既焼成材料としてＬＴＣＣの焼結収縮、特に平面方向の焼結収縮を抑制する役目を期待することができる。
【００３７】
必要に応じて、得られたＬＴＣＣ基板は外部面に露出された導電パターンに半導体部品などを実装するためにＮｉ／ＡｕまたはＮｉ／Ｓｎのような合金をメッキしてボンディングパッドを形成することができる。
【００３８】
このように、本発明によれば、上記キャパシタ部を構成する高誘電率物質の誘電率は、１０００より大きい強誘電性物質を用いても、焼成の際収縮にもかかわらず、変形やクラックのないＬＴＣＣ基板を提供することができる。
【００３９】
本発明は、積層型チップキャパシタ構造またはキャパシタ層構造のような多様な形態のキャパシタ部に有益に適用することができ、各実施形態により固有な長所をさらに提供する。図３及び図５はそれぞれ異なる内蔵型キャパシタを採用した実施形態を示している。
【００４０】
図３（ａ）乃至図３（ｄ）は、本発明の一実施形態として内蔵型キャパシタが積層型チップキャパシタ構造であるＬＴＣＣ基板の製造方法を説明するための工程断面図である。
【００４１】
図３（ａ）のように、少なくとも一つの高誘電率セラミックシートが含まれた積層体３６を焼成してキャパシタ部３５を製造する。
【００４２】
本実施形態に採用されたキャパシタ部３５は、複数の誘電体層と各誘電体層の上下面にそれぞれ形成された第１内部電極３７ａ及び第２内部電極３７ｂを含む少なくとも一つの積層型チップキャパシタ３５であり、各内部電極に繋がった外部端子を含む。
【００４３】
勿論、積層型チップキャパシタ３５は図３（ａ）に特定の構造に限定されず複数のキャパシタが実現されたアレイ構造または導電性バイアホール構造によって外部端子が上下面に形成された構造であることもできる。このように、高温焼成工程によってキャパシタ部を優先的に製造する。
【００４４】
次いで、図３（ｂ）のように、導電パターン３２及び／または導電性バイアホール３３がそれぞれ形成された複数の低温焼成用グリーンシート３１ａ〜３１ｆを備える。上記低温焼成用グリーンシート３１ａ〜３１ｆはＡｌ2Ｏ3とガラスの適切な混合物であることができる。
【００４５】
各低温焼成用グリーンシート３１ａ〜３１ｆには必要な層間回路が構成されるようにＡｇ、Ｃｕまたはその合金のような低温焼成用電極物質で導電パターン３２及び導電性バイアホール３３を形成する。このような工程は印刷工程及び／またはパンチング工程などの公知の工程によって実現することができる。
【００４６】
また、上記積層型チップキャパシタ３５を内蔵するための空間を確保するために、内部に積層される低温焼成用グリーンシート３１ｄ，３１ｃの特定領域に穿孔して窓領域Ｗ１，Ｗ２を形成する。
【００４７】
次に、図３（ｃ）のように、上記積層型チップキャパシタ３５が内蔵されるように上記複数の低温焼成用グリーンシート３１ａ〜３１ｆを積層してＬＴＣＣ積層体３１を形成する。
【００４８】
本工程で、上記積層型チップキャパシタ３５は予め備えられた窓Ｗ１，Ｗ２から提供されるキャビティ（Ｃ）に実装される。このような実装の際に積層型チップキャパシタ３５の外部端子は層間回路と繋がるように特定シート３１ｂの導電パターン３２に繋がる。この場合に、Ａｇ、Ｃｕまたはその合金のような低温焼成用電極物質（図示せず）を利用して積層型チップキャパシタ３５の外部端子３８ａ，３８ｂと導電パターン３２の堅固な結合を保障することができる。
【００４９】
好ましくは、上記キャビティ（Ｃ）は、積層型キャパシタブロック体３５の厚さ（ｔｃ）より厚い厚さを有するように形成して一定の余裕空間（ｇ）を確保する。このようなキャビティ（Ｃ）の寸法は焼成過程における上記低温焼成用グリーンシートの収縮程度、即ち、低温焼成用セラミックシート物質と層厚さなどを適切に考慮して算出することができる。
【００５０】
また、本工程で、上記ＬＴＣＣ積層体３１の上面及び下面に収縮を抑制するための拘束層３４ａ，３４ｂを圧着させる。勿論、積層体３１の一面に限って提供することができるが、より効果的に平面方向の収縮を抑制して変形を防止するために両面に形成することがより好ましい。このような拘束層３４ａ，３４ｂはＡｌ2Ｏ3のような高温焼成されたセラミック粉末とガラスの混合層であることができる。
【００５１】
最後に、上記ＬＴＣＣ積層体３１を焼成した後に、上記ＬＴＣＣ基板３０から上記拘束層３４ａ，３４ｂまたはその残存物を除去することで、図３（ｄ）に示された内蔵型ＬＴＣＣ基板３０を得ることができる。
【００５２】
本工程は通常的な低温焼成温度である９００〜１１００℃の範囲であることができる。本焼成工程において、平面方向への収縮は拘束層３４ａ、３４ｂによって効果的に抑制されクラックと変形が防止される反面、ＬＴＣＣ積層体３１の厚さ（ｔ１）は厚さ（ｔ２）へと大きく減少される。このような厚さの収縮過程でも既焼成された積層型チップキャパシタ３５の厚さ（ｔｃ）は殆ど一定に維持されることを考慮して、図３（ｃ）のように余裕空間を備えることが構造的安全性を維持する面で好ましい。
【００５３】
上記拘束層３４ａ、３４ｂを既焼成セラミックパウダーとガラスの混合物で形成する場合に、本焼成工程後には大部分のガラス成分が隣接した低温焼成セラミック基板３１ａ，３１ｆに吸収されセラミックパウダーだけで残存するので、容易に除去することができる。
【００５４】
本実施形態では単一キャパシタ３５を単一キャビティ（Ｃ）に実装した形態を示したが、これと異なって、複数のキャパシタを内蔵するために複数のキャビティを形成することができることは当業者であれば容易に理解することができる。
【００５５】
図４は内部拘束層を採用したキャパシタ内蔵型ＬＴＣＣ基板の製造工程を説明するための工程断面図である。本図面はグリーンシートに形成された導電パターンとバイアホールは省略して示したが、ＬＴＣＣ積層体形成工程として図３（ｃ）に示された構造と類似した形態で理解できる。
【００５６】
図４に示すように、上記ＬＴＣＣ積層体４１を形成する過程において、積層体４１の上下面に拘束層４４ａ，４４ｂを圧着させることと共に、キャビティ（Ｃ）の開口を形成するグリーンシート４１ｃと、それに隣接した上部のグリーンシート４１ｄの間に内部拘束層４９を介在される。
【００５７】
このような内部拘束層４９はキャパシタ４５のためのキャビティ（Ｃ）空間で局所的な収縮（矢印）によって発生可能な変形を効果的に抑制できる。
【００５８】
また、上記内部拘束層４９は層間に介在され積層体４１の一部を構成するので、焼成後にも層構造が一部として残存できる構成を採用することが求められる。好ましい内部拘束層４９は、図４に示すように既焼成されたセラミック層４９ａと、その両面に形成されたガラス層４９ｂとを含み、上記セラミック層４９ａは焼成後の基板４１成分と同じ物質を用いることができる。
【００５９】
この場合に、ガラス層４９ｂは隣接した低温同時焼成シート４１ｃ，４１ｄに吸収されセラミック層４９ｂだけが残存して隣接したセラミック層とともにＬＴＣＣ基板の一部として残ることができる。上記内部拘束層４９の厚さは十分な挙動抑制機能のために約３μｍ以上が好ましく、基板の軽薄化のために約２０μｍ以下であることが好ましい。
【００６０】
図５は本発明の他の実施形態によるキャパシタ内蔵型ＬＴＣＣ基板の製造方法の各工程を示す断面図である。
【００６１】
図５（ａ）のように、焼成工程によって高容量のキャパシタ層５５ａ，５５ｂを製造する。本実施形態に採用されるキャパシタ層５５ａ，５５ｂは所望のＬＴＣＣ基板の面積と略同一の面積を有する強誘電体層５６ａ，５６ｂと、その上面及び下面の少なくとも一部領域に設けられた第１電極５７ａ，５７ｂ及び第２電極５８ａ，５８ｂを含む。
【００６２】
上記キャパシタ層５５ａ，５５ｂは第１電極５７ａ，５７ｂ及び第２電極５８ａ，５８ｂが重畳された領域によってキャパシタ容量が決定される。このように、高温焼成工程によってキャパシタ層（但し、本焼成工程は強誘電体層５６ａ，５６ｂに限って適用することができる）を優先的に製造する。
【００６３】
本実施形態のように、キャパシタ層５５ａ，５５ｂは、ＬＴＣＣ基板の層間回路の実現のために一部領域に他層の導電パターンまたは導電性バイアホールが互いに繋ぐために強誘電体層５６ａ，５６ｂを貫通する導電性バイアホール５３ａをさらに含むことができる。このような導電性バイアホール５３ａは低誘電率であるＬＴＣＣ基板を貫通するバイアホールと違って多い寄生インダクタンスを誘起することができる。
【００６４】
このような問題を防ぐために、上記強誘電体層５６ａ，５６ｂは導電性バイアホール５３ａ，５３ｂを取り囲むように他の領域より低い低誘電率物質から成る低誘電率領域５４を有するように形成することができる。このような低誘電率領域５４は上記ＬＴＣＣ基板を構成する低温同時焼成セラミック物質と同じ物質から成ることができる。
【００６５】
次いで、図５（ｂ）のように、導電パターン５２及び／または導電性バイアホール５３がそれぞれ形成された複数の低温焼成用グリーンシート５１ａ〜５１ｅを備え、上記キャパシタ層５５ａ，５５ｂを望む位置に配列して積層を準備する。
【００６６】
上記低温焼成用グリーンシート５１ａ〜５１ｅはＡｌ2Ｏ3とガラスの適切な混合物であることができる。各低温焼成用グリーンシート５１ａ〜５１ｅには必要な層間回路が構成されるようにＡｇ、Ｃｕまたはその合金のような低温焼成用電極物質で導電パターン５２及び導電性バイアホール５３を形成する。このような工程は印刷工程及び／またはパンチング工程などの公知の工程によって実現することができる。
【００６７】
また、上記で説明したように、キャパシタ層５５ａ，５５ｂの第１電極５７ａ、５７ｂ及び第２電極５８ａ、５８ｂは、低温焼成用電極物質で印刷した状態で本工程を行うことができる。勿論、低誘電率領域５４及び導電性バイアホール５３ａも低温同時焼成条件を満たすことができるので、本段階では印刷／充填のみ行い、後続の焼成工程（図５（ｄ））で焼成することができる。
【００６８】
次に、図５（ｃ）に示すように、望む位置に配列されたキャパシタ層５５ａ，５５ｂと上記複数の低温焼成用グリーンシート５１ａ〜５１ｄを圧着して、ＬＴＣＣ積層体５１を形成する。
【００６９】
本工程でキャパシタ層５５ａ，５５ｂの第１電極５７ａ，５７ｂ及び第２電極５８ａ，５８ｂは、層間回路と繋がるように特定シート５１ｂ，５１ｃ，５１ｄ，５１ｅの導電性バイアホール５３、または導電パターンに繋がる。この場合に、繋がった接続部分はＡｇ、Ｃｕまたはその合金のような低温焼成用電極物質で焼成されない状態であるので、融化され後続焼成工程で一体化できる。
【００７０】
本実施形態では、キャパシタ層５５ａ，５５ｂの誘電体層５６ａ，５６ｂは既焼成されたセラミックであるので、積層体５１の層間に配置され拘束層と類似するように平面方向の収縮を抑制する作用を期待することができる。このような収縮抑制効果はキャパシタ層５５ａ，５５ｂの数が増加するほど大きく期待することができる。従って、図３に示す実施形態に比べ別途の拘束層に対する要求が大きくない。しかし、より効果的に平面方向の収縮を抑制して変形を防止するために積層体の少なくとも一面に別途の拘束層を形成することができ、この場合に、拘束層はＡｌ2Ｏ3のような高温焼成されたセラミック粉末とガラスの混合層であることができる。
【００７１】
最後に、上記ＬＴＣＣ積層体５１を焼成することにより図５（ｄ）に示された内蔵型ＬＴＣＣ基板５０を得ることができる。上記したように、キャパシタ層５５ａ，５５ｂの第１電極５７ａ，５７ｂ及び第２電極５８ａ，５８ｂとバイアホール５３ａ及び周辺低誘電率領域５４とが焼成されない状態であれば、本工程で一緒に焼成することができる。
【００７２】
本焼成工程で、平面方向への収縮はキャパシタ層５５ａ、５５ｂ自体によって効果的に抑制されクラックと変形が防止される反面、ＬＴＣＣ積層体５１の厚さ（ｔ１）は厚さ（ｔ２）へと大きく減少される。
【００７３】
本実施形態と異なって、キャパシタ層は複数に重ねるように配置することができ、それぞれ最外郭のように異なる位置に積層することも可能であることは、当業者であれば容易に理解することができる。また、キャパシタ層の位置に関連して、キャパシタ層がＬＴＣＣ積層体において上面及び下面のいずれか一面に隣接するように位置する場合に、キャパシタ層自体が拘束層と類似した平面方向の収縮を抑制する機能をするので、より経済的でありながらも効果的な収縮抑制の面でＬＴＣＣ積層体の上面及び下面のいずれか他面のみに提供することが好ましい。
【００７４】
図６はバインダー層を利用したキャパシタ内蔵型ＬＴＣＣ基板の製造工程を説明するための工程断面図である。
【００７５】
図６に示すように、上記ＬＴＣＣ積層体６１を形成する過程で、積層体６１の上下面に拘束層６４ａ，６４ｂを圧着させるとともに、既焼成された強誘電体層６６の上下面に第１電極６７及び第２電極６８が設けられたキャパシタ層６５と隣接した低温同時焼成セラミックシート６１ｂ，６１ｃの間にその結合強度を強化するためのバインダー層６９ａ，６９ｂを介在させることができる。
【００７６】
バインダー層６９ａ，６９ｂを使用しなくても図５（ｃ）で説明された積層体の形成工程のように積層体の形成が可能であるが、この場合に十分な圧力を適用する必要がある。しかしながら、過度な圧力の場合にはクラックまたは破損が発生したり、キャパシタ層６５の位置がずれてしまい接続不良が生じたりする恐れがある。
【００７７】
従って、より少ない圧力で層間結合力を保障するために、図６のように、バインダー層６９ａ，６９ｂを使用することが有用である。このようなバインダー層６９ａ，６９ｂではポリビニルブチラール（ＰＶＢ）またはアクリル系ポリマーのような熱可焼成ポリマーを用いることができる。この場合に、常温に積層した後に、約６０〜１００℃で熱処理してバインダー物質を界面で活性化させることによって低い圧力でも高い結合強度を得ることができる。
【００７８】
バインダー層６９ａ，６９ｂを構成する熱可焼成ポリマー物質は、脱脂過程で隣接した層の表面に拡散分解され薄くなり、焼成時に完全に消失する。従って、電極及び導電性バイアホールのような回路連結に障害なく既焼成されたキャパシタ層６５と隣接した低温焼成セラミック層６１ｂ，６１ｃの界面を化学的に完全に結合させることができる。
【００７９】
本発明は、上述した実施の形態及び添付された図によって限定されることではなく、特許請求の範囲によって限定されるものである。従って、請求範囲に記載された本発明の技術的思想を外れない範囲内で、当該技術分野の通常の知識を有する者によって多様な形態の置換、変形及び変更が可能であり、これも本発明の範囲に属すると言える。
【符号の説明】
【００８０】
３１、４１、５１、６１  ＬＴＣＣ積層体
３５、４５  積層型キャパシタ
５５、５６  キャパシタ層 
３２、５２、６２  導電パターン
３３、５３、６３  導電性バイアホール 
３４ａ、３４ｂ、４４ａ、４４ｂ、６６ａ、６６ｂ  拘束層
４９  内部拘束層
５４  低誘電率領域
６９ａ、６９ｂ  バインダー層
【図１】
2010016410.tif 000003
【図２】
2010016410.tif 000004
【図３】
2010016410.tif 000005
【図４】
2010016410.tif 000006
【図５】
2010016410.tif 000007
【図６】
2010016410.tif 000008