(57)【要約】【課題】プラズマディスプレイ装置において、特に小表示負荷率において発光効率向上、消費電力低減できる技術を提供することにある。【解決手段】サブフィールドごとに表示負荷率を検出し、検出した表示負荷率から各サブフィールドのサステイン周期を変更するサステイン周期変更手段を備え、前記サステイン周期変更手段は、表示負荷率２０％以下の領域において、表示負荷率１００％における最小維持電圧Ｖｓｍｉｎ（１００％）からの最小維持電圧の変化ΔＶｓｍｉｎ１が４％以下となるサステイン周期を含む、ことを特徴とするプラズマディスプレイ装置。【選択図】図１
2010151859.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも発光表示のためのサステイン放電を行うサステイン電極対を有する複数の放電セルを少なくとも備え、前記複数の放電セルの前記サステイン電極対間にサステインパルス電圧を印加し、サブフィールド法を用いて階調表示を行うプラズマディスプレイ装置であって、
サブフィールドごとに表示負荷率を検出し、検出した表示負荷率から各サブフィールドのサステイン周期を変更するサステイン周期変更手段を備え、
前記サステイン周期変更手段は、表示負荷率２０％以下の領域において、表示負荷率１００％における放電を発生させるための前記サステイン電極対間の最小維持電圧Ｖｓｍｉｎ（１００％）からの最小維持電圧の変化ΔＶｓｍｉｎ１が４％以下となるサステイン周期を含むことを特徴とするプラズマディスプレイ装置。
【請求項２】
前記最小維持電圧を、横方向の表示負荷率１００％の横帯表示パターンで判定して、前記各サブフィールドごとにサステイン周期を変更することを特徴とする請求項１に記載のプラズマディスプレイ装置。
【請求項３】
少なくとも発光表示のためのサステイン放電を行うサステイン電極対を有する複数の放電セルを少なくとも備え、前記複数の放電セルの前記サステイン電極対間にサステインパルス電圧を印加し、サブフィールド法を用いて階調表示を行うプラズマディスプレイ装置であって、
サブフィールドごとに表示負荷率を検出し、検出した表示負荷率から各サブフィールドのサステイン周期を変更するサステイン周期変更手段を備え、
前記サステイン周期変更手段は、表示負荷率２０％以下の領域において、表示負荷率１００％と同じサステイン周期での放電を発生させるための前記サステイン電極対間の最小維持電圧に対し、サステイン周期を変更したときの最小維持電圧の変化ΔＶｓｍｉｎ２が、２．８％以上となるサステイン周期を含むことを特徴とするプラズマディスプレイ装置。
【請求項４】
前記サステイン周期変更手段は、前記最小維持電圧の変化ΔＶｓｍｉｎ２が５．６％以上となるサステイン周期を含むようにサステイン電圧を設定することを特徴とする請求項３に記載のプラズマディスプレイ装置。
【請求項５】
少なくとも発光表示のためのサステイン放電を行うサステイン電極対を有する複数の放電セルを少なくとも備え、前記複数の放電セルの前記サステイン電極対間にサステインパルス電圧を印加し、サブフィールド法を用いて階調表示を行うプラズマディスプレイ装置であって、
サブフィールドごとに表示負荷率を検出し、検出した表示負荷率から各サブフィールドのサステイン周期を変更するサステイン周期変更手段を備え、
前記サステイン周期変更手段は、２μｓ以上、３．５μｓ以下のサステイン周期を含むことを特徴とするプラズマディスプレイ装置。
【請求項６】
前記サステイン周期変更手段は、２μｓ以上、３μｓ以下のサステイン周期を含むことを特徴とする請求項５に記載のプラズマディスプレイ装置。
【請求項７】
前記サステイン周期変更手段は、２μｓ以上、２．５μｓ以下のサステイン周期を含むことを特徴とする請求項５に記載のプラズマディスプレイ装置。
【請求項８】
前記サステイン周期変更手段は、最小のサステイン周期が最大のサステイン周期の１／３以下であることを特徴とする請求項５に記載のプラズマディスプレイ装置。
【請求項９】
前記サステイン周期変更手段は、最小のサステイン周期が最大のサステイン周期の１／４以下であることを特徴とする請求項５に記載のプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネル（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  
Ｐａｎｅｌ：以下、ＰＤＰと称する）を用いたプラズマディスプレイ装置及びその駆動方法に関するものである。本発明は、特に、発光効率の向上、消費電力低減に有効である。
【背景技術】
【０００２】
現在、プラズマディスプレイパネル（ＰＤＰ）を用いたプラズマディスプレイ装置の一種であるプラズマテレビ（ＰＤＰ−ＴＶ）は薄型大画面テレビ市場で、液晶その他競合デバイスとの競争が激化している。
【０００３】
図７は従来の３電極構造のａｃ面放電型ＰＤＰの例を示す斜視図である。図７に示すａｃ面放電型ＰＤＰでは、２枚のガラス基板、即ち、前面基板５１および背面基板５８が対向配置され、それらの間隙が放電空間６３となる。放電空間６３には、放電ガスが通常数百Ｔｏｒｒ以上の圧力で封入されている。放電ガスとしては、Ｈｅ、Ｎｅ、Ｘｅ、或いはＡｒ等の混合ガスを用いるのが一般的である。
【０００４】
表示面としての前面基板５１の下面には、主に表示発光のための放電を行なうサステイン電極対が形成されている。このサステイン電極対はＸ電極、Ｙ電極と称される。通常、Ｘ電極及びＹ電極は、透明電極及びこの透明電極の導電性を補う不透明電極から構成される。即ち、Ｘ電極６４は、Ｘ透明電極５２−１、５２−２・・・と、不透明なＸバス電極５４−１、５４−２・・・とから構成され、Ｙ電極６５は、Ｙ透明電極５３−１、５３−２・・・と、不透明なＹバス電極５５−１、５５−２・・・とから構成される。又、Ｘ電極を共通電極、Ｙ電極を独立電極とする場合が多い。通常、Ｘ、Ｙ電極の放電間隙（スリット、または正スリット）Ｌｄｇは放電開始電圧が高くならないように狭く、隣接間隙（逆スリット）Ｌｎｇは隣接放電セルとの誤放電を防止するように広く設計される。
【０００５】
これらサステイン電極は、前面誘電体５６によって被覆され、この誘電体５６の表面には酸化マグネシウム（ＭｇＯ）等の保護膜５７が形成される。ＭｇＯは耐スパッタ性、二次電子放出係数が他の物質に比べて高いため、前面誘電体５６を保護し、放電開始電圧を低下させる。
【０００６】
一方、背面基板５８の上面には、サステイン電極（Ｘ電極、Ｙ電極）と直交する方向に、アドレス放電のためのアドレス電極（Ａ（Address）電極とも呼ぶ）５９が設けられている。このＡ電極５９は背面誘電体６０によって被覆される。この背面誘電体６０の上には、リブ６１が、隣接するＡ電極５９の間に設けられている。更に、リブ６１の壁面と背面誘電体６０の上面によって形成される凹領域内には蛍光体６２が塗布されている。この構成において、サステイン電極対とＡ電極との交差部が１つの放電セルに対応している。そして、放電セルは二次元状に配列されている。カラー表示の場合には、赤、緑、青色の各蛍光体が塗布された３種の放電セルを一組として１画素を構成する。
【０００７】
図７中の矢印Ｄ１の方向から見た放電セル１個分の断面図を図８に、図７中の矢印Ｄ２の方向から見た放電セル１個分の断面図を図９に示す。尚、図９において、セルの境界は概略点線で示す位置である。図９中、符号６６は電子、６７は正イオン、６８は正の壁電荷、６９は負の壁電荷を示す。
【０００８】
次に、この例のＰＤＰの動作について説明する。
【０００９】
ＰＤＰの発光の原理は、Ｘ、Ｙ電極間に印加するパルス電圧によって放電を起こして、励起された放電ガスから発生する紫外線を蛍光体によって可視光に変換するというものである。
【００１０】
図１０はＰＤＰ装置の基本構成を示すブロック図である。上記ＰＤＰ（プラズマディスプレイパネル、又はパネルとも呼ぶ）９１は、プラズマディスプレイ装置１００に組み込まれる。ＰＤＰ９１はパネル内の電極群と外部回路の接続部となるＸ電極端子部９２、Ｙ電極端子部９３、及びＡ電極端子部９４を通じてＸ、Ｙ、Ａ各電極に電圧を与えるＸ駆動回路９５、Ｙ駆動回路９６、及びＡ駆動回路９７からなる駆動回路９８に接続される。駆動回路９８は、画像源９９から表示画面の画像信号を受取り、駆動電圧に変換してＰＤＰ９１の各電極に供給する。
【００１１】
階調表示方式としてＡＤＳ（Address Display-Period Separation）を用いた駆動電圧の具体的な例を図１１（ａ）〜１１（ｃ）に示す。図１１（ａ）は、図７に示したＰＤＰに１枚の画を表示するのに要する１ＴＶフィールド期間の駆動電圧のタイムチャートを示す図である。図１１（ｂ）は、図１１（ａ）のアドレス期間８０においてＡ電極５９、Ｘ電極６４およびＹ電極６５に印加される電圧波形を示す図である。Ｘ電極、Ｙ電極を各々サステイン電極、まとめてサステイン電極対と呼ぶ。図１１（ｃ）は、図１１（ａ）のサステイン期間８１の間に、サステイン電極であるＸ電極とＹ電極の間に一斉に印加されるサステインパルス電圧（サステイン電圧またはサステインパルスとも呼ぶ）とアドレス電極に印加される電圧（アドレス電圧）を示す図である。
【００１２】
１ＴＶフィールド期間７０は複数の異なる発光回数を持つサブフィールド７１〜７８に分割されている。この状態を、図１１（ａ）中の（Ｉ）に示す。
【００１３】
そして、各サブフィールド毎の発光と非発光の選択により階調を表現する。例えば、２進法に基づく輝度の重みをもった８個のサブフィールドを設けた場合、３原色表示用放電セルはそれぞれ２8（＝２５６）階調の輝度表示が得られ、約１６７８万色の色表示ができる。
【００１４】
各サブフィールドは、図１１（ａ）中の（ＩＩ）に示すように、次の３つの期間を有する。第１は放電セルを初期状態に戻すリセット期間７９、第２は発光する放電セルを選択するアドレス期間８０、そして、第３は選択した放電セルを発光させるサステイン期間８１である。
【００１５】
図１１（ｂ）は、図１１（ａ）のアドレス期間８０においてＡ電極５９、Ｘ電極６４、およびＹ電極６５に印加される電圧波形（サステインパルス電圧波形）を示す図である。波形８２はアドレス期間８０に於ける１本のＡ電極５９に印加する電圧波形（Ａ波形）、波形８３はＸ電極６４に印加する電圧波形（Ｘ波形）、８４、８５はそれぞれＹ電極６５のｉ番目と（ｉ＋１）番目に印加する電圧波形（Ｙ波形）である。これに対する、それぞれの電圧はＶ０、Ｖ１、Ｖ２１およびＶ２２（Ｖ）である。
【００１６】
図１１（ｂ）に示すように、Ｙ電極６５のｉ行目にスキャンパルス８６が印加された時、Ｙ電極６５のｉ行目と電圧Ｖ０のＡ電極５９との交点に位置するセルではＹ電極とＡ電極の間、次いでＹ電極６５のｉ行目とＸ電極の間にアドレス放電が起こる。Ｙ電極６５のｉ行目とグラウンド電位のＡ電極５９との交点に位置するセルではアドレス放電は起こらない。Ｙ電極の（ｉ＋１）行目にスキャンパルス８７が印加された場合も同様である。
【００１７】
アドレス放電が起こった放電セルでは、図９に示すように、放電で生じた電荷（壁電荷）がＸ、Ｙ電極を覆う誘電体膜５６および保護膜５７の表面に形成され、Ｘ電極とＹ電極との間に壁電圧Ｖｗ（Ｖ）が発生する。前述したように、図９中、符号６６は電子、６７は正イオン、６８は正壁電荷、６９は負壁電荷を示す。この壁電荷の有無が、次に続くサステイン期間８１でのサステイン放電の有無を決める。
【００１８】
図１１（ｃ）は、図１１（ａ）のサステイン期間８１の間に、サステイン電極であるＸ電極とＹ電極の間に一斉に印加されるサステインパルス電圧を示す図である。Ｘ電極には電圧波形８８のサステインパルス電圧が、Ｙ電極には電圧波形８９のサステインパルス電圧が印加される。いずれも、電圧値はＶ３（Ｖ）である。Ａ電極５９には、電圧波形９０の駆動電圧が印加され、サステイン期間内は一定電圧（Ｖ４）に保持される。尚、この電圧Ｖ４は、グラウンド電位の場合もある。Ｖ３の電圧のサステインパルス電圧が交互に印加されることにより、Ｘ電極とＹ電極との間の相対電圧は極性反転を繰り返す。このＶ３の電圧値は、アドレス放電による壁電圧の有無でサステイン放電の有無が決まるように設定される。
【００１９】
アドレス放電が起こった放電セルにおいて、１番目のサステイン電圧パルスにおいて、放電が起こり近似的には逆極性の壁電荷が印加電圧を打ち消すまで蓄積する。この放電の結果、蓄積された壁電圧は、２番目の反転した電圧パルスと同極性であるため、再び放電が起こる。３番目のパルス以降も同様である。このように、アドレス放電を起こした放電セルのＸ電極とＹ電極の間には、印加電圧パルス数だけサステイン放電が起こり発光する。逆に、アドレス放電を起こさなかった放電セルでは発光しない。以上が、従来のＰＤＰ装置の基本構成及びその駆動方法である。
【００２０】
薄型大画面テレビ市場における競争、環境問題から要求される低消費電力化のため、ＰＤＰの発光効率向上、はますます重要な課題となっている。特に年間消費電力の観点からは、テレビ放送における再頻出表示負荷率である１０〜２０％での低消費電力化がとりわけ重要である。ＰＤＰの発光効率向上手段として、パネル封入ガス中のXe分圧を、従来に比べて高くする方法が知られている。しかし、この高Ｘｅ化によって高効率化を図っても十分とは言えず、表示負荷率１０〜２０％での低消費電力化、または高輝度化がさらに求められている。特許文献１では、サステインパルス周期変更手段を設けて、サステインパルス数を増減させている。表示負荷率の低いところでサステイン周期を短くしてサステインパルス数を増加させることにより、ピーク輝度を高くしている。しかし、発光効率、消費電力については考慮されていなかった。
【００２１】
【特許文献１】特開2003-337568号公報
【発明の開示】
【発明が解決しようとする課題】
【００２２】
発光効率の向上はＰＤＰの最重要課題の一つである。本発明の目的は、プラズマディスプレイパネルを用いたプラズマテレビ（ＰＤＰ―ＴＶ）等のプラズマディスプレイ装置において、特に小負荷率の表示において発光効率向上、消費電力低減できる技術を提供することにある。
【課題を解決するための手段】
【００２３】
本明細書において開示される発明のうち、代表的なものの概要を説明すれば、下記の通りである。
（１）  少なくとも発光表示のためのサステイン放電を行うサステイン電極対を有する複数の放電セルを少なくとも備え、前記複数の放電セルの前記サステイン電極対間にサステインパルス電圧を印加し、サブフィールド法を用いて階調表示を行うプラズマディスプレイ装置であって、
サブフィールドごとに表示負荷率を検出し、検出した表示負荷率から各サブフィールドのサステイン周期を変更するサステイン周期変更手段を備え、
前記サステイン周期変更手段は、表示負荷率２０％以下の領域において、表示負荷率１００％における前記サステイン電極対間の最小維持電圧Ｖｓｍｉｎ（１００％）からの最小維持電圧の変化ΔＶｓｍｉｎ１が４％以下となるサステイン周期を含むことを特徴とするプラズマディスプレイ装置。
（２）  前記最小維持電圧を、横方向の表示負荷率１００％の横帯表示パターンで判定して、前記各サブフィールドごとにサステイン周期を変更することを特徴とする（１）に記載のプラズマディスプレイ装置。
（３）  少なくとも発光表示のためのサステイン放電を行うサステイン電極対を有する複数の放電セルを少なくとも備え、前記複数の放電セルの前記サステイン電極対間にサステインパルス電圧を印加し、サブフィールド法を用いて階調表示を行うプラズマディスプレイ装置であって、
サブフィールドごとに表示負荷率を検出し、検出した表示負荷率から各サブフィールドのサステイン周期を変更するサステイン周期変更手段を備え、
前記サステイン周期変更手段は、表示負荷率２０％以下の領域において、表示負荷率１００％と同じサステイン周期での放電を発生させるための前記サステイン電極対間の最小維持電圧に対し、サステイン周期を変更したときの最小維持電圧の変化ΔＶｓｍｉｎ２が、２．８％以上となるサステイン周期を含むことを特徴とするプラズマディスプレイ装置。
（４）  前記サステイン周期変更手段は、前記最小維持電圧の変化ΔＶｓｍｉｎ２が５．６％以上となるサステイン周期を含むようにサステイン電圧を設定する、ことを特徴とする（３）に記載のプラズマディスプレイ装置。
（５）  少なくとも発光表示のためのサステイン放電を行うサステイン電極対を有する複数の放電セルを少なくとも備え、前記複数の放電セルの前記サステイン電極対間にサステインパルス電圧を印加し、サブフィールド法を用いて階調表示を行うプラズマディスプレイ装置であって、
サブフィールドごとに表示負荷率を検出し、検出した表示負荷率から各サブフィールドのサステイン周期を変更するサステイン周期変更手段を備え、前記サステイン周期変更手段は、２μｓ以上、３．５μｓ以下のサステイン周期を含むことを特徴とするプラズマディスプレイ装置。
（６）  前記サステイン周期変更手段は、２μｓ以上、３μｓ以下のサステイン周期を含む、ことを特徴とする（５）に記載のプラズマディスプレイ装置。
（７）  前記サステイン周期変更手段は、２μｓ以上、２．５μｓ以下のサステイン周期を含む、ことを特徴とする（５）に記載のプラズマディスプレイ装置。
（８）  前記サステイン周期変更手段は、最小のサステイン周期が最大のサステイン周期の１／３以下であることを特徴とする（５）に記載のプラズマディスプレイ装置。
（９）  前記サステイン周期変更手段は、最小のサステイン周期が最大のサステイン周期の１／４以下であることを特徴とする（５）に記載のプラズマディスプレイ装置。
【発明の効果】
【００２４】
本発明は、特に小負荷率の表示に対して高輝度、高発光効率、または低消費電力なプラズマディスプレイ装置を提供出来る効果がある。
【発明を実施するための最良の形態】
【００２５】
基本的な考え方を最初に述べる。サステイン周期を短くすると、特に表示負荷率を小さくするほどＰＤＰの発光効率が向上することを見出した。サステイン周期を短くすると、壁電荷が少なくなり放電空間に実際にかかる実効電圧が低下して放電時プラズマの電子温度が低くなるため発光効率が向上すると考えられる。一方、サステイン周期を短くすると、放電を発生させるためのサステイン電極対間の最小維持電圧が上昇する。しかし、一つのサステインパルスの放電によるプライミング効果がサステイン周期を短くするほど大きくなるため、この最小維持電圧の上昇は壁電圧の低下から推定される最小維持電圧の上昇より抑制される。また、表示負荷率が小さくなるほど同じサステイン周期での最小維持電圧は低下するので、ちらつきなどの表示不良を起こすことなくサステイン周期を短く出来る。このサステイン周期短縮による高発光効率化と最小維持電圧の上昇、およびプライミング効果による最小維持電圧上昇の抑制、小表示負荷率での最小維持電圧低下をできるだけ利用して、実測データに基づいたデータベースにより、特に小表示負荷率において発光効率を向上させようとするものである。
【００２６】
以下、図面を参照して本発明の実施例を詳細に説明する。
【実施例１】
【００２７】
図３は、本発明の実施例１のＰＤＰ装置の概略構成を示すブロック図である。このＰＤＰ装置はプラズマディスプレイパネル１と、パネルのアドレス電極を駆動する電圧を出力するアドレス電極駆動回路２と、スキャン電極（Ｙ電極）に順次印加するスキャンパルス及びリセットパルスとサステインパルスを出力するスキャン電極駆動回路３と、サステイン電極（Ｘ電極）に印加するリセットパルスとサステインパルスを出力するサステイン電極駆動回路４と、映像入力信号をＡ／Ｄ変換するＡ／Ｄ変換回路５と、ディザや誤差拡散などの処理により映像信号の階調数を調整する表示階調調整回路６と、調整された映像デジタル信号を展開して各セルの階調表示するための点灯サブフィールドの組合せを決定する映像信号−ＳＦ対応付け回路７と、映像信号−ＳＦ対応付け回路７のＳＦ情報からサブフィールドの表示負荷率を検出するＳＦ負荷率検出回路８と、サブフィールド負荷率とサステイン周期の関係を定めるＳＦ負荷率−サステイン周期関係付け回路９と、検出した各サブフィールドの表示負荷率に応じてＳＦ負荷率−サステイン周期対応付け回路９から各サブフィールドのサステイン周期を変更するサステイン周期変更回路１０と、映像信号−ＳＦ対応付け回路７のＳＦ情報とサステイン周期変更回路１０から、サブフィールド表示のため駆動信号を発生するＳＦ処理回路１１とを有し、ＳＦ処理回路１１からアドレス電極駆動回路２とスキャン電極駆動回路３とサステイン電極駆動回路４に駆動信号が供給される。
【００２８】
ＳＦ負荷率−サステイン周期対応付け回路の内容について説明する。図１は、サステイン周期を変えたとき（１０、８、６、５、４、３，２．４μｓ）の表示負荷率と最小維持電圧の関係を示す図である。表示負荷率は、１つのサステインパルスによる放電においてパネルの全表示領域に含まれる全セル数に対する点灯セルの割合である。最小維持電圧とはある表示に置いてちらつきなどの表示不良なく正常に表示される最低のサステイン電圧である。図１から、表示負荷率が小さいほど最小維持電圧が低くなり、またサステイン周期を短くするほど最小維持電圧が高くなることがわかる。図１のグラフにおいて用いた表示は、図４に示す横方向の表示負荷率（横負荷率と呼ぶ）が１００％の横帯表示である。同じ表示負荷率の場合、横負荷率が大きいほど最小維持電圧が高くなるのでこのパターンを用いた。サステイン電圧は、表示負荷率１００％の最小維持電圧（図１のＶｓｍｉｎ１００％）＋１０Ｖに設定する（図１のＶｓ設定）。
【００２９】
図２は、表示負荷率とサステイン効率比の関係を示す図である。サステイン効率とは、サステインに関わる無効電力と放電電力を含む全電力に対する発光効率である。サステイン効率が高いほど、同じ消費電力では輝度が高く、同じ輝度では消費電力が小さくなる。サステイン効率比、は各負荷率におけるサステイン周期１０μｓのサステイン効率に対する各サステイン周期のサステイン効率の比である。サステイン周期を短くしていくと、表示負荷率を小さくするほどサステイン効率比が大きくなる。したがって、低表示負荷率においてサステイン効率を向上させるためには、サステイン周期を短くすればよい。しかし、短くしすぎると図１に示すように最小維持電圧が高くなりすぎるので、少なくとも負荷率１００％、サステイン周期１０μｓのときの最小維持電圧Ｖｓｍｉｎ１００％を超えない範囲のサステイン周期にする必要がある。また、Ｘ，Ｙサステインパルス対のサステインパルスの立上り、立下り、および設定Ｖｓ期間を考慮すると１個のパルスに対してそれぞれ、０．２５μｓ、０．５μｓ、０．２５μｓ、計１．０μｓ必要なのでサステインパルス対では最低２．０μｓ以上である必要がある。すなわち、各表示負荷率におけるサステイン周期は、２μｓ以上で、その周期における最小維持電圧が負荷率１００％、サステイン周期１０μｓのときの最小維持電圧Ｖｓｍｉｎ１００％を超えない範囲に設定する。
【００３０】
例えば、表示負荷率に対するサステイン周期を図５、図６のように設定する。このときの各表示負荷率におけるサステイン周期と最小維持電圧の関係が図１の太線に示されている。このときの各表示負荷率でのサステイン効率比が図２の太線に示されている。表示負荷率１００％、サステイン周期１０μｓのときの最小維持電圧Ｖｓｍｉｎ１００％は１９１．４Ｖであったので、設定サステイン電圧、設定Ｖｓを２００Ｖとする。表示負荷率を６０％以下に低くしていったとき、最小維持電圧が前記Ｖｓｍｉｎ１００％よりΔＶｓｍｉｎ１以上となるようにサステイン周期を設定している。今の場合ΔＶｓｍｉｎ１を６．５Ｖに設定している。このように、表示品質とサステイン効率を両立するため、ΔＶｓｍｉｎ１を７．７Ｖ以下に設定することが望ましい。このとき、ΔＶｓｍｉｎ１／Ｖｓｍｉｎ１００％＝＜4％である。パネルの種類によって最小維持電圧は異なるので、後者の表現の方が一般的である。
【００３１】
さらには、特にテレビ放送における再頻出表示負荷率である２０％以下の表示負荷率において、表示品質とサステイン効率を両立するため、ΔＶｓｍｉｎ１／Ｖｓｍｉｎ１００％＝＜4％になるようにサステイン周期を設定することが望ましい。
【００３２】
また、表示負荷率２０％以下の領域において、負荷率１００％と同じサステイン周期での最小維持電圧１９１．４Ｖに対し、サステイン周期変更時における最小維持電圧の変化ΔＶｓｍｉｎ２が、５．４Ｖ以上であることが望ましい。あるいは、表示負荷率２０％以下の領域において、負荷率１００％と同じサステイン周期での最小維持電圧に対し、サステイン周期変更時における最小維持電圧の変化ΔＶｓｍｉｎ２が、２．８％以上であることが望ましい。これにより、表示品質とサステイン効率を両立する事が出来る。
【００３３】
さらには、表示負荷率２０％以下の領域において、負荷率１００％と同じサステイン周期での最小維持電圧１９１．４Ｖに対し、サステイン周期変更時における最小維持電圧の変化ΔＶｓｍｉｎ２が、１０．８Ｖ以上であることが望ましい。あるいは、表示負荷率２０％以下の領域において、負荷率１００％と同じサステイン周期での最小維持電圧に対し、サステイン周期変更時における最小維持電圧の変化ΔＶｓｍｉｎ２が、５．６％以上であることが望ましい。これにより、さらにサステイン効率を向上させることが出来る。
【００３４】
また、サステイン周期の観点からは、２μｓ以上、３．５μｓ以下のサステイン周期を含む、ことにより、２０％以下の小表示負荷率においてサステイン効率の向上が図られる。
【００３５】
望ましくは、２μｓ以上、３μｓ未満のサステイン周期を含む、ことである。
【００３６】
さらには、２μｓ以上、２．５μｓ以下のサステイン周期を含む、ことにより、よりサステイン効率の向上が図られる。例えば、図２において表示負荷率６．２％以下でサステイン周期３μｓに設定するより、サステイン周期２．４μｓに設定する方が、例えば表示負荷率５％のときサステイン効率が約４％向上する。
【００３７】
また、最小のサステイン周期３μｓとすると、最大のサステイン周期１０μｓの１／３以下である。この設定により、表示品質とサステイン効率を両立する事が出来る。
【００３８】
また、最小のサステイン周期２．４μｓとすると、最大のサステイン周期１０μｓの１／４以下である。この設定により、表示品質とサステイン効率を両立する事が出来、とりわけサステイン効率をより向上させることが出来る。
【００３９】
ＳＦ負荷率−サステイン周期対応付け回路は以上のＬＵＴ（ルックアップテーブル）を備え、ＳＦ負荷率検出器にからの負荷率情報に基づきステイン周期変更手段にデータを送る。また、ＬＵＴの代わりに適当な関数（例えば一次関数など）を用いてもよい。
【００４０】
本実施例により、特に小表示負荷率の表示に対して高輝度、高発光効率、または低消費電力なプラズマディスプレイ装置を提供出来る効果がある。さらに、小負荷率において従来より最小維持電圧が高くなっているので、放電空間にかかる実効電圧が低下しているので、保護膜長寿命化、焼付き等の緩和抑制の効果がある。
【００４１】
以上、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【図面の簡単な説明】
【００４２】
【図１】本発明の実施例１のプラズマディスプレイ装置のサステイン周期を変えたとき（１０、８、６、５、４、３，２．４μｓ）の表示負荷率と最小維持電圧の関係を示す図。
【図２】サステイン周期を変えたとき（１０、８、６、５、４、３，２．４μｓ）の表示負荷率とサステイン効率の関係を示す図。
【図３】本発明の実施例１のＰＤＰ装置の概略構成を示すブロック図。
【図４】本発明の実施例１の横方向の表示負荷率（横負荷率と呼ぶ）が１００％の横帯表示を示す図。
【図５】本発明の実施例１のＳＦ負荷率−サステイン周期対応付け回路における表示負荷率に対する設定サステイン周期を示すグラフの図。
【図６】本発明の実施例１のＳＦ負荷率−サステイン周期対応付け回路における表示負荷率に対する設定サステイン周期を示す表。
【図７】従来の３電極ａｃ面放電型ＰＤＰの例を示す斜視図である。
【図８】図７のプラズマディスプレイパネルを、図７の矢印Ｄ１の方向から見た断面図。
【図９】図７のプラズマディスプレイパネルを、図７の矢印Ｄ２の方向から見た断面図。
【図１０】従来のプラズマディスプレイ装置の基本構成を示すブロック図。
【図１１】(a)図７に示したＰＤＰに１枚の画を表示するのに要する１ＴＶフィールド期間の駆動電圧のタイムチャート。（ｂ）図１１（ａ）のアドレス期間８０においてＡ電極５９、Ｘ電極６４およびＹ電極６５に印加される電圧波形を示す図。（ｃ）図１１（ａ）のサステイン期間８１の間に、サステイン電極であるＸ電極とＹ電極の間に一斉に印加されるサステインパルス電圧とアドレス電極に印加される電圧を示す図。
【符号の説明】
【００４３】
１…プラズマディスプレイパネル、２…アドレス電極駆動回路、３…スキャン電極駆動回路、４…サステイン電極駆動回路、５…Ａ／Ｄ変換回路、６…表示階調調整回路、７…映像信号−ＳＦ対応付け回路、８…ＳＦ負荷率検出回路、９…ＳＦ負荷率−サステイン周期関係付け回路、１０…サステイン周期変更回路、１１…ＳＦ処理回路、
５１…前面基板、５２…Ｘ透明電極、５３…Ｙ透明電極、５４…Ｘバス電極、５５…Ｙバス電極、５６…前面誘電体、５７…保護膜、５８…背面基板、５９…アドレス電極、６０…背面誘電体、６１…リブ、６２…蛍光体、６３…放電空間、６４…Ｘ電極、６５…Ｙ電極、６６…電子、６７…正イオン、６８…正の壁電荷、６９…負の壁電荷、７０…ＴＶフィールド、７１〜７８…サブフィールド、７９…リセット期間、８０…アドレス期間、８１…サステイン期間、８２…Ａ電極５９に印加する電圧波形（Ａ波形）、８３…Ｘ電極６４に印加する電圧波形（Ｘ波形）、８４…Ｙ電極６５のｉ番目に印加する電圧波形（Ｙ波形）、８５…Ｙ電極６５の（ｉ＋１）番目に印加する電圧波形（Ｙ波形）、８６、８７…スキャンパルス、８８…Ｘ電極電圧波形、８９…Ｙ電極電圧波形、９０…Ａ電極電圧波形、９１…パネル（プラズマディスプレイパネル、ＰＤＰとも呼ぶ）、９２…Ｘ電極端子部、９３…Ｙ電極端子部、９４…Ａ電極端子部、９５…Ｘ駆動回路、９６…Ｙ駆動回路、９７…Ａ駆動回路、９８…駆動回路、９９…画像源、１００…プラズマディスプレイ装置
【図１】
2010151859.tif 000003
【図２】
2010151859.tif 000004
【図３】
2010151859.tif 000005
【図４】
2010151859.tif 000006
【図５】
2010151859.tif 000007
【図６】
2010151859.tif 000008
【図７】
2010151859.tif 000009
【図８】
2010151859.tif 000010
【図９】
2010151859.tif 000011
【図１０】
2010151859.tif 000012
【図１１】
2010151859.tif 000013