(57)【要約】【課題】双方の信号線路の遅延を容易に一致させることができると共に、不要信号を相殺することができる。【解決手段】この電圧制御発振回路は、発振回路部１と、発振信号を分岐すると共に互いに位相の反転した第１及び第２の信号を別々に出力する出力分波回路２と、出力分波回路２の出力段に並列に接続され同一構成を有し、トラップ周波数が異なるトラップ回路３、４と、トラップ回路の出力を合成する出力再合成回路とを備える。発振回路部１の電圧制御信号をトラップ回路３、４のバラクタダイオード３２，３４に印加してトラップ回路３、４のトラップ周波数を発振周波数に連動させる。【選択図】図１
2010093436.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を分岐すると共に互いに位相の反転した第１及び第２の信号を第１及び第２の出力端子から別々に出力する位相反転分岐回路と、
前記位相反転分岐回路の第１の出力端子に接続され第１の阻止帯域を有する第１の帯域阻止フィルタと、
前記位相反転分岐回路の第２の出力端子に接続され、前記第１の阻止帯域とは異なる第２の阻止帯域を有する第２の帯域阻止フィルタと、
前記第１及び第２の帯域阻止フィルタの出力を合成する合成器と、
を具備したことを特徴とするフィルタ回路。
【請求項２】
前記第１及び第２の帯域阻止フィルタは、回路構成が同一で、回路定数が異なることを特徴とする請求項１記載のフィルタ回路。
【請求項３】
前記位相反転分岐回路は、入力信号を第１及び第２の信号に分岐して出力する分岐回路と、前記分岐回路から出力される第１及び第２の信号を互いに位相の反転した信号に変換する位相反転回路とを備え、
前記位相反転回路は、
ベースが前記分岐回路の一方の出力端に接続され、コレクタが高周波的に接地され、エミッタが前記第１の出力端子となる第１のトランジスタと、
ベースが前記分岐回路の他方の出力端に接続され、コレクタが前記第２の出力端子となり、エミッタが高周波的に接地された第２のトランジスタと、
を備えたことを特徴とする請求項１又は請求項２記載のフィルタ回路。
【請求項４】
前記第１のトランジスタのコレクタと前記第２のトランジスタのエミッタとが接続され、前記第２のトランジスタのコレクタと前記第１のトランジスタのエミッタとの間に電源電圧が印加されることを特徴とする請求項３記載のフィルタ回路。
【請求項５】
前記第１及び第２の帯域阻止フィルタは、前記位相反転分岐回路の第１及び第２の出力端子から出力される第１及び第２の信号がそれぞれ伝搬する各信号線路に対して、それぞれ直列に介挿された並列共振回路で構成されていることを特徴とする請求項１から請求項４のいずれかに記載のフィルタ回路。
【請求項６】
前記第１及び第２の帯域阻止フィルタは、前記位相反転分岐回路の第１及び第２の出力端子から出力される第１及び第２の信号がそれぞれ伝搬する各信号線路とグラウンドとの間にそれぞれ設けられた直列共振回路で構成されていることを特徴とする請求項１から請求項４のいずれかに記載のフィルタ回路。
【請求項７】
前記入力信号が電圧制御発振回路の発振信号であることを特徴とする請求項１から請求項６のいずれかに記載のフィルタ回路。
【請求項８】
外部から印加される電圧制御信号によって発振信号の発振周波数を制御する発振回路部と、
前記発振回路部の出力端に接続され前記発振信号を分岐すると共に互いに位相の反転した第１及び第２の信号を第１及び第２の出力端子から別々に出力する位相反転分岐回路と、
前記位相反転分岐回路の第１の出力端子に接続され第１の阻止帯域を有する第１の帯域阻止フィルタと、
前記位相反転分岐回路の第２の出力端子に接続され、前記第１の阻止帯域とは異なる第２の阻止帯域を有する第２の帯域阻止フィルタと、
前記第１及び第２の帯域阻止フィルタの出力を合成する合成器と、
を備え、
前記第１及び第２の帯域阻止フィルタは、インダクタと前記インダクタに接続され前記電圧制御信号によって容量が制御される可変容量素子とを含んで構成される共振回路をそれぞれ有することを特徴とする電圧制御発振回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振器、無線受信機、その他の高周波機器から出力される高周波信号に含まれる高調波等の不要信号を抑制するフィルタ回路及びフィルタ回路を備えた電圧制御発振回路に関する。
【背景技術】
【０００２】
電圧制御発振器の出力端に発振周波数に同調する同調回路を接続して発振周波数の高調波を軽減するようにしたものがあるが、同調回路では広い周波数帯域に渡って安定した動作が得られなかった。一方、広い帯域に渡り不要波を抑えるために、高周波信号を逆位相の２経路に分岐してから合成する無線受信機が提案されている（例えば、特許文献１参照）。
【０００３】
特許文献１の無線受信機は、コンポジット信号を２つの経路に分岐し、第１の経路ではＡＤ変換後にデジタルノッチフィルタで希望波を減衰させ、残りのチャンネルの信号を反転する。第２の経路では遅延回路で第１の経路の遅延分だけ遅延させる。そして、第１の経路からの信号と第２の経路からの信号とを結合器で結合し、不要信号のレベルを低下させている。
【特許文献１】特開平１０−３０３７６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１記載のフィルタ回路は、第１の経路の信号をＡＤ変換するＡＤコンバータや、第２の経路で第１の経路での遅延量に合わせて信号を遅延させる遅延回路が必要であった。しかも、遅延回路での遅延量を第１の経路の遅延量に整合させる必要があり、遅延量が一致していない場合には不要信号が十分に相殺されないといった問題がある。
【０００５】
本発明は、かかる点に鑑みてなされたものであり、一方の信号経路において帯域阻止フィルタの前段でＡＤ変換するＡＤコンバータが不要であると共に、双方の信号線路の遅延を容易に一致させることができ、しかも適切な通過帯域を設定可能なフィルタ回路及びそのフィルタ回路を備えた電圧制御発振回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明のフィルタ回路は、入力信号を分岐すると共に互いに位相の反転した第１及び第２の信号を第１及び第２の出力端子から別々に出力する位相反転分岐回路と、前記位相反転分岐回路の第１の出力端子に接続され第１の阻止帯域を有する第１の帯域阻止フィルタと、前記位相反転分岐回路の第２の出力端子に接続され、前記第１の阻止帯域とは異なる第２の阻止帯域を有する第２の帯域阻止フィルタと、前記第１及び第２の帯域阻止フィルタの出力を合成する合成器とを具備したことを特徴とする。
【０００７】
この構成によれば、位相反転分岐回路で互いに位相が反転した第１の信号が第１の帯域阻止フィルタにおいて第１の阻止帯域が減衰され、第２の信号が第２の帯域阻止フィルタにおいて第２の阻止帯域が減衰された後、合成器にて再び合成される。このように、位相反転分岐回路から出力される第１及び第２の信号の双方を帯域阻止フィルタに通しているので、第１及び第２の信号の遅延を一致させることができ、第１及び第２の阻止帯域以外の不要信号が相殺された信号を得ることができる。
【０００８】
上記フィルタ回路において、前記第１及び第２の帯域阻止フィルタは、回路構成が同一で、異なる回路定数とすることが好ましい。第１及び第２のフィルタ回路を同一構成とし、容量やインダクタンスが異なる帯域阻止フィルタを用いると、阻止帯域から十分に離れた周波数における遅延特性を同一にできる。
【０００９】
本発明は、上記フィルタ回路において、前記位相反転分岐回路は、入力信号を第１及び第２の信号に分岐して出力する分岐回路と、前記分岐回路から出力される第１及び第２の信号を互いに位相の反転した信号に変換する位相反転回路とを備え、前記位相反転回路は、ベースが前記分岐回路の一方の出力端に接続され、コレクタが高周波的に接地され、エミッタが前記第１の出力端子となる第１のトランジスタと、ベースが前記分岐回路の他方の出力端に接続され、コレクタが前記第２の出力端子となり、エミッタが高周波的に接地された第２のトランジスタとを備えたことを特徴とする。
【００１０】
この構成によれば、位相反転回路を構成するトランジスタの一端が接地されるため、トランジスタの動作が安定化される利点がある。
【００１１】
上記フィルタ回路において、前記第１のトランジスタのコレクタと前記第２のトランジスタのエミッタとが接続され、前記第２のトランジスタのコレクタと前記第１のトランジスタのエミッタとの間に電源電圧が印加される構成としても良い。このような構成によれば、トランジスタが電源に関してカスケードに接続されるので、出力信号の振幅を大きくすることができる。また、第１及び第２の信号は１つのトランジスタを通過するだけであるので、トランジスタを通過することで発生する信号の歪を増大することなく信号増幅度だけを大きくすることができる。
【００１２】
上記フィルタ回路において、前記第１及び第２の帯域阻止フィルタは、前記位相反転分岐回路の第１及び第２の出力端子から出力される第１及び第２の信号がそれぞれ伝搬する各信号線路に対して、それぞれ直列に介挿された並列共振回路で構成することができる。
【００１３】
また、上記フィルタ回路において、前記第１及び第２の帯域阻止フィルタは、前記位相反転分岐回路の第１及び第２の出力端子から出力される第１及び第２の信号がそれぞれ伝搬する各信号線路とグラウンドとの間にそれぞれ設けられた直列共振回路で構成することができる。
【００１４】
また、上記フィルタ回路において、前記入力信号が電圧制御発振回路の発振信号であっても良い。
【００１５】
また本発明の電圧制御発振回路は、外部から印加される電圧制御信号によって発振信号の発振周波数を制御する発振回路部と、前記発振回路部の出力端に接続され前記発振信号を分岐すると共に互いに位相の反転した第１及び第２の信号を第１及び第２の出力端子から別々に出力する位相反転分岐回路と、前記位相反転分岐回路の第１の出力端子に接続され第１の阻止帯域を有する第１の帯域阻止フィルタと、前記位相反転分岐回路の第２の出力端子に接続され、前記第１の阻止帯域とは異なる第２の阻止帯域を有する第２の帯域阻止フィルタと、前記第１及び第２の帯域阻止フィルタの出力を合成する合成器とを備え、前記第１及び第２の帯域阻止フィルタは、インダクタと前記インダクタに接続され前記電圧制御信号によって容量が制御される可変容量素子とを含んで構成される共振回路をそれぞれ有することを特徴とする。
【００１６】
この構成によれば、第１及び第２の阻止帯域を発振回路部の発振周波数に連動して変化させることができるので、発振周波数の高調波を相殺できると共に、発振周波数に合わせて阻止帯域を変化させることができる。
【発明の効果】
【００１７】
本発明によれば、一方の信号経路において帯域阻止フィルタの前段でＡＤ変換するＡＤコンバータが不要であると共に、双方の信号線路の遅延を容易に一致させることができ、しかも適切な通過帯域を設定することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態について添付図面を参照して詳細に説明する。
図１は本発明の一実施の形態に係る電圧制御発振回路の構成図である。本実施の形態の電圧制御発振回路は、発振周波数が可変の発振回路部１と、発振回路部１から出力される発振信号を分波すると共に互いの位相を反転させる位相反転分岐回路としての出力分波回路２と、出力分波回路２から出力される一方の信号が伝搬する第１の信号経路に設けられたトラップ回路３と、出力分波回路２から出力される他方の信号が伝搬する第２の信号経路に設けられトラップ回路３のトラップ周波数とは異なるトラップ周波数を有するトラップ回路４と、トラップ回路３とトラップ回路４を通過した信号を合成する合成器としての出力再合成回路５とを備える。
【００１９】
発振回路部１は、コレクタ接地型のコルピッツ発振回路で構成されているが、本発明は発振原理は特に限定されない。発振用トランジスタ６のコレクタは高周波的に接地され、ベース、エミッタ間およびエミッタ、コレクタ間にそれぞれ帰還コンデンサ７，８が接続されている。発振用トランジスタ６のエミッタは二つの帰還コンデンサ７，８の接続点に接続されると共にエミッタバイアス抵抗９を介して接地されている。発振用トランジスタ６のベースには共振回路１０が接続されている。共振回路１０は、ストリップラインで構成されたインダクタ１１とコンデンサ１２とを並列接続してなる並列共振回路で構成されている。インダクタ１１及びコンデンサ１２のホット側にバラクタダイオード１３のカソードが接続されており、バラクタダイオード１３のカソードにチョークコイル１４を介して電圧制御信号Ｖｃｔｌが印加される。共振回路１０のホット側端子が発振用トランジスタ６のベースに接続されている。電源電圧Ｖｃｃが電源ラインＶＬに印加されており、チョークコイル１７を介して発振用トランジスタ６のコレクタに印加される。また、電源ラインＶＬとグラウンドとの間に分圧抵抗２５，２６，２７が直列に接続されている。電源電圧Ｖｃｃを抵抗１８、１９によって分圧した電圧が発振用トランジスタ６のベースに印加されている。発振用トランジスタ６のエミッタはカップリングコンデンサ２０を介して出力分波回路２の入力端に接続されている。
【００２０】
出力分波回路２は、分岐回路を形成するように入力端から第１の信号経路Ｌ１と第２の信号経路Ｌ２とに分岐されている。第１の信号経路Ｌ１の端部は位相反転用トランジスタ２１のベースに接続され、第２の信号経路Ｌ２の端部は位相反転用トランジスタ２２のベースに接続されている。位相反転用トランジスタ２１と位相反転用トランジスタ２２とは一方の位相反転用トランジスタ２１のエミッタと他方の位相反転用トランジスタ２２のコレクタとをカスケード接続しており、一方の位相反転用トランジスタ２１のコレクタは抵抗２３を介して電源ラインＶＬに接続され、他方の位相反転用トランジスタ２２のエミッタは抵抗２４を介して接地されている。電源ラインＶＬと一方の位相反転用トランジスタ２１のベースとの間に分圧用抵抗２５が接続され、一方の位相反転用トランジスタ２１のベースと他方の位相反転用トランジスタ２２のベースとの間に分圧用抵抗２６が接続され、他方の位相反転用トランジスタ２２のエミッタが分圧用抵抗２７を介して接地されている。一方の位相反転用トランジスタ２１のコレクタが、直流カットコンデンサ２８を介してトラップ回路３の入力端に接続され、他方の位相反転用トランジスタ２２のエミッタが、直流カットコンデンサ２９を介してトラップ回路４の入力端に接続される。２つの位相反転用トランジスタ２１、２２のベースには分岐された同位相の信号が印加されるが、一方の位相反転用トランジスタ２１のコレクタに現れる信号と、他方の位相反転用トランジスタ２２のエミッタに現れる信号とは互いの位相が反転するので、一方の位相反転用トランジスタ２１のコレクタに接続された第１の信号経路Ｌ１と、他方の位相反転用トランジスタ２２のエミッタに接続された第２の信号経路Ｌ２とには位相が反転した信号が伝搬することになる。
【００２１】
トラップ回路３は、第１の信号経路Ｌ１に一端が接続されたインダクタ３１と、アノードが接地されカソードがインダクタ３１の他端に接続されたバラクタダイオード３２とから構成されている。バラクタダイオード３２のカソードには発振回路部１に印加される電圧制御信号Ｖｃｔｌが印加される。トラップ回路３の阻止帯域となるトラップ周波数は、トラップ回路３を構成する回路素子の回路定数（主にインダクタ３１のインダクタンス値、バラクタダイオード３２の容量値）で決まる。トラップ回路３には、発振回路部１の発振周波数と同じトラップ周波数を設定する。トラップ回路３の出力端は直流カットコンデンサ３８を介して出力再合成回路５に接続される。
【００２２】
トラップ回路４は、第２の信号経路Ｌ２に一端が接続されたインダクタ３３と、アノードが接地されカソードがインダクタ３３の他端に接続されたバラクタダイオード３４とから構成されている。バラクタダイオード３４のカソードには発振回路部１に印加される電圧制御信号Ｖｃｔｌが印加される。トラップ回路４は、第１の信号経路Ｌ１に設けたトラップ回路３と同一構成とし、トラップ周波数だけを異ならせる。すなわち、トラップ回路３と同一構成とすることで、発振周波数から十分離れた位置での遅延特性を第１の信号経路Ｌ１と第２の信号経路Ｌ２とで一致させることができる。また、トラップ回路４のトラップ周波数は発振周波数からずれた位置（発振周波数の高調波とも一致しない位置）に設定することで、発振周波数はロスなく通過させる。トラップ回路４の出力端は直流カットコンデンサ３９を介して出力再合成回路５に接続される。
【００２３】
出力再合成回路５は、第１の信号経路Ｌ１の端部に一端が接続された合成用抵抗３５と、第２の信号経路Ｌ２の端部に一端が接続され他端が合成用抵抗３５の他端に接続された合成用抵抗３６と、合成用抵抗３５と３６の接続点に一端が接続された合成用抵抗３７とで構成されている。合成用抵抗３７の他端が出力再合成回路５の出力端となる。
【００２４】
以上のように構成された本実施の形態では、発振回路部１の共振回路１０における共振周波数がバラクタダイオード１３のカソードに印加される電圧制御信号Ｖｃｔｌで決定し、共振回路１０の共振周波数が発振用トランジスタ６のベースに印加される。発振用トランジスタ６のベースには電源電圧Ｖｃｃが分圧されて印加されており、コルピッツ型の発振回路の発振原理に従って発振回路部１が発振する。この結果、発振用トランジスタ６のエミッタから発振周波数の発振信号がカップリングコンデンサ２０を介して出力分波回路２へ供給される。
【００２５】
出力分波回路２では発振信号を第１の信号経路Ｌ１と第２の信号経路Ｌ２とに分波し、第１の信号経路Ｌ１に分岐した発振信号は一方の位相反転用トランジスタ２１のベースに印加され、第２の信号経路Ｌ２に分岐した発振信号は他方の位相反転用トランジスタ２２のベースに印加される。電源ラインＶＬとグラウンドとの間にカスケード接続された位相反転用トランジスタ２１、２２のベースに同位相の発振信号が印加され、一方の位相反転用トランジスタ２１のコレクタと他方の位相反転用トランジスタ２２のエミッタとから互いに位相反転された発振信号が出力される。これにより、第１の信号経路Ｌ１を伝搬する信号と第２の信号経路Ｌ２を伝搬する信号とで高調波の位相が反転されたことになる。このように、トランジスタ２１，２２が電源に関してカスケードに接続されるので、大きな出力振幅を確保することができる。また、第１及び第２の信号経路Ｌ１、Ｌ２では１つのトランジスタしか通過しないので、トランジスタ段数が増加することによる信号のひずみの増大を抑制できる。
【００２６】
トラップ回路３では、第１の信号経路Ｌ１である一方の位相反転用トランジスタ２１のコレクタから出力された発振信号が入力する。トラップ回路３は発振回路部１の発振周波数が阻止帯域に設定されている。したがって、発振信号に含まれた発振周波数成分が減衰した信号が通過する。一方、トラップ回路４では、第２の信号経路Ｌ２である他方の位相反転用トランジスタ２２のエミッタから出力された発振信号が入力する。トラップ回路４は、トラップ回路３と同一構成にて略同一遅延量に設定されているが、阻止帯域が発振回路部１の発振周波数からずれた位置に設定されている。したがって、発振周波数からずれた阻止帯域が減衰し、発振周波数成分は減衰していない信号が出力される。
【００２７】
ここで、電圧制御発振器の場合、電圧制御信号Ｖｃｔｌによって発振回路部１の発振周波数が変化する。発振周波数の変化に対してトラップ回路３のトラップ周波数が固定であると、トラップ周波数と発振周波数がずれて発振周波数を十分に減衰できない可能性がある。
【００２８】
本実施の形態では、発振回路部１の発振周波数を制御している電圧制御信号Ｖｃｔｌをトラップ回路３に入力して、トラップ周波数を発振周波数に追従して変化させ、常にトラップ周波数と発振周波数とが一致するように構成している。また、電圧制御信号Ｖｃｔｌをトラップ回路４に入力して、トラップ周波数を発振周波数に追従して変化させ、トラップ周波数と発振周波数とが一致しないようにしている。
【００２９】
また、トラップ回路３を通過した信号とトラップ回路４を通過した信号とが後段の出力再合成回路５で合成されるので、一方の信号経路でのみ減衰された信号成分が、合成後に相殺されずに取り出される。狭帯域のトラップ周波数を発振周波数に設定した場合には、合成後に取り出される発振周波数も狭帯域となる。
【００３０】
本実施の形態では、トラップ回路３及びトラップ回路４のトラップ周波数の設定だけで、出力再合成回路５から取り出される発振周波数を広帯域化することができる。トラップ回路３及びトラップ回路４に設定するトラップ周波数を、発振周波数ｆｏを中心として一方を低域側に少し（−△）だけずらし、他方を高域側に少し（＋△）だけずらす。これにより、出力再合成回路５から取り出される信号の帯域幅をｆｏ−△〜ｆｏ＋△と広帯域化できる。
【００３１】
出力再合成回路５には、第１の信号経路Ｌ１を伝搬する過程でトラップ回路３にて発振周波数が減衰された信号が一方の抵抗３５を介して入力し、第２の信号経路Ｌ２を伝搬する過程でトラップ回路４にて発振周波数を減衰させていないが第１の信号経路Ｌ１の信号とは位相が反転している信号が入力する。第１の信号経路Ｌ１の信号と第２の信号経路Ｌ２の信号とを合成用抵抗３５，３６，３７で合成すると、互いの位相が反転している高調波は相殺して除去され、第２の信号経路Ｌ２の信号だけに減衰されずに含まれている発振周波数成分が相殺されずに残される。これにより、高調波成分が除去された発振周波数の信号が取り出される。
【００３２】
図１に示す電圧制御発振器では、出力分波回路２において分波と位相反転とを別々に行っているが、トランスを用いることにより分波と位相反転とを同時に行うことができる。また、同一構成を有するトラップ回路３及びトラップ回路４としてＬＣ直列回路を用いているが、ＬＣ並列回路を用いることもできる。また、出力再合成回路５は合成用抵抗３５，３６，３７を用いているが、トランスを用いるようにしても良い。
【００３３】
（変形例１）
図２は図１に示す電圧制御発振器において発振回路部１以降の回路構成を変形した変形例１の構成図である。トラップ回路は上記実施の形態と同一構成である。発振回路部１は図示を省略している。
【００３４】
変形例１は、出力分波回路２として分波と位相反転とを同時に行う高周波トランス分岐器４０をフィルタ部の前段に設置し、出力再合成回路５として高周波トランス結合器５０をフィルタ部の後段に設置している。
【００３５】
高周波トランス分岐器４０は、一端が発振用トランジスタ６のエミッタに接続され、他端が抵抗を介して接地された一次側コイル４１と、二次側コイル４２ａ，４２ｂと、一次側と二次側とを磁気的に結合させるコア４３とを備える。二次側コイル４２ａの一端が直流カットコンデンサ２８を介してトラップ回路３に接続され、二次側コイル４２ｂの一端が直流カットコンデンサ２９を介してダミートラップ回路４に接続されている。二次側コイル４２ａと４２ｂとの中間接続点は接地されている。二次側コイル４２ａと４２ｂとの中間接続点を接地することにより、二次側コイル４２ａの一端から取り出される信号と、二次側コイル４２ｂの一端から取り出される信号の位相が反転することになる。すなわち、高周波トランス分岐器４０は、発振信号の分波と位相反転とを同時に行うことができる。
【００３６】
高周波トランス結合器５０は、第１の信号経路Ｌ１の端部に接続された第１の一次側コイル５１ａと、第２の信号経路Ｌ２の端部に接続された第２の一次側コイル５１ｂと、二次側コイル５２と、コア５３とで構成されている。第１の一次側コイル５１ａは、一端が第１の信号経路Ｌ１の端部となる直流カットコンデンサ３８の一方の端子に接続され、他端が接地されている。第２の一次側コイル５１ｂは、一端が第２の信号経路Ｌ２の端部となる直流カットコンデンサ３９の一方の端子に接続され、他端が接地されている。二次側コイル５２は、一端が出力端子となり、他端が接地されている。
【００３７】
図２に示すように、トラップ回路３のインダクタンス値を４．５ｎＨとし、容量を６ｐＦとして、２．０ＧＨｚの発振周波数に対してトラップ周波数を２．３７ＧＨｚに設定している。また、トラップ回路４のインダクタンス値を３．０ｎＨとし、容量を６ｐＦとしてトラップ周波数を１．９４ＧＨｚに設定している。
【００３８】
図３は、図２に示す回路モデル及び回路定数に基づいてフィルタ特性をシミュレーションした結果を示す図である。シミュレーション結果から明らかなように、発振周波数（２．０ＧＨｚ）を中心に１．９０ＧＨｚから２．０１ＧＨｚを通過帯域とするフィルタ特性を実現できている。トラップ回路３、４は、他方のトラップ回路等の影響を受けるため、前述したトラップ回路３、４単独でのトラップ周波数と、合成されたフィルタ特性の帯域は若干異なる。
【００３９】
（変形例２）
図４は、図２に示す回路構成においてトラップ回路をＬＣ並列回路に置き換えた変形例２の構成図である。トラップ回路６０は、インダクタ６１とコンデンサ６２の並列共振回路で構成されている。トラップ回路７０は、トラップ回路６０と同一構成であり、インダクタ７１とコンデンサ７２の並列共振回路で構成されている。
【００４０】
図４に示すように、トラップ回路６０のインダクタンス値を１．０ｎＨとし、容量を２４ｐＦとして、１．０ＧＨｚの発振周波数に対してトラップ周波数を１．０３ＧＨｚに設定している。また、トラップ回路７０のインダクタンス値を１．０ｎＨとし、容量を２７ｐＦとしてトラップ周波数を０．９７ＧＨｚに設定している。
【００４１】
図５は、図４に示す回路モデル及び回路定数に基づいてフィルタ特性をシミュレーションした結果を示す図である。シミュレーション結果から明らかなように、発振周波数（１．０ＧＨｚ）を中心にして、極狭い帯域のみ通過する特性となっている。
【００４２】
（変形例３）
図６は、トランジスタのカスケード接続を用いて位相反転させる出力分波回路２と、ＬＣ直列共振回路で構成されるトラップ回路３及びトラップ回路４と、高周波トランス結合器５０とを組み合わせた変形例３の構成図である。
【００４３】
トラップ回路３には発振周波数（ｆｏ＝２．０ＧＨｚ）に対して低域側に少しだけずらしたトラップ周波数（ｆｏ−△）を設定している。また、トラップ回路４には高域側に少しだけずらしたトラップ周波数（ｆｏ＋△）を設定している。
【００４４】
図７は図６に示す回路モデルに基づいてフィルタ特性をシミュレーションした結果を示す図である。シミュレーション結果から明らかなように、急峻なフィルタ特性が実現されている。
【００４５】
（変形例４）
図８は、トランジスタのカスケード接続を用いて位相反転させる出力分波回路２と、ＬＣ並列共振回路で構成されるトラップ回路６０及びトラップ回路７０と、高周波トランス結合器５０とを組み合わせた変形例４の構成図である。
【００４６】
トラップ回路６０には発振周波数（ｆｏ＝２．０ＧＨｚ）に対して低域側に少しだけずらしたトラップ周波数（ｆｏ−△）を設定している。また、トラップ回路７０には高域側に少しだけずらしたトラップ周波数（ｆｏ＋△）を設定している。
【００４７】
図９は図８に示す回路モデルに基づいてフィルタ特性をシミュレーションした結果を示す図である。シミュレーション結果から明らかなように、阻止帯域が発振周波数（２．０ＧＨｚ）を中心にして、低域側及び高域側に拡大して広域化されている。
【００４８】
（比較例１）
図１０は、図４に示す回路構成において第１の信号経路Ｌ１からトラップ回路６０を除去し、第２の信号経路Ｌ２に発振周波数ｆｏのトラップを設定したＬＣ並列共振回路からなるトラップ回路８０を設けた比較例を示している。
【００４９】
図１１は比較例１のフィルタ特性をシミュレーションした結果を示す図である。図５に示す変形例２のフィルタ特性と比べて、傾きが緩くなっていることが判る。
【００５０】
なお、本発明は上記実施の形態及び変形例に限定されるものではない。たとえば、位相反転増幅器増幅器及びトラップ回路に組み合わせに代えて、サチュレーションタイプの位相反転増幅器及び減衰器の組み合わせを用いることもできる。
【産業上の利用可能性】
【００５１】
本発明は、分波した高周波信号の一方を位相反転させてから合成することでノイズ除去するフィルタ回路に適用可能である。
【図面の簡単な説明】
【００５２】
【図１】一実施の形態に係る電圧制御発振回路の構成図
【図２】図１に示す電圧制御発振器において発振回路部以降の回路構成を変形した変形例１の構成図
【図３】図２に示す回路モデルに基づいてフィルタ特性をシミュレーションした結果を示す図
【図４】図２に示す回路構成においてトラップ回路及びトラップ回路をＬＣ並列回路に置き換えた変形例２の構成図
【図５】図４に示す回路モデルに基づいてフィルタ特性をシミュレーションした結果を示す図
【図６】出力再合成回路を高周波トランス結合器で構成した変形例３の構成図
【図７】図６に示す回路モデルに基づいてフィルタ特性をシミュレーションした結果を示す図
【図８】トラップ回路及びトラップ回路をＬＣ並列共振回路で構成し、出力再合成回路を高周波トランス結合器で構成した変形例４の構成図
【図９】図８に示す回路モデルに基づいてフィルタ特性をシミュレーションした結果を示す図
【図１０】第１の信号経路からトラップ回路を除去し、第２の信号経路にＬＣ並列共振回路からなるトラップ回路を設けた比較例の構成図
【図１１】比較例１のフィルタ特性をシミュレーションした結果を示す図
【符号の説明】
【００５３】
１…発振回路部
２…出力分波回路
３、６０…トラップ回路
４、７０…トラップ回路
５…出力再合成回路
６…発振用トランジスタ
７、８…帰還コンデンサ
９…エミッタバイアス抵抗
１０…共振回路
１１…インダクタ
１２…コンデンサ
１３…バラクタダイオード
１４…チョークコイル
１８、１９…分圧用抵抗
２０…カップリングコンデンサ
２１、２２…位相反転用トランジスタ
２３、２４…抵抗
２５，２６，２７…分圧用抵抗
３１、３３…インダクタ
３２，３４…バラクタダイオード
３５，３６，３７…合成用抵抗
４０…高周波トランス分岐器
５０…高周波トランス結合器
【図１】
2010093436.tif 000003
【図２】
2010093436.tif 000004
【図３】
2010093436.tif 000005
【図４】
2010093436.tif 000006
【図５】
2010093436.tif 000007
【図６】
2010093436.tif 000008
【図７】
2010093436.tif 000009
【図８】
2010093436.tif 000010
【図９】
2010093436.tif 000011
【図１０】
2010093436.tif 000012
【図１１】
2010093436.tif 000013