(57)【要約】【課題】  半導体光素子において、高温動作時、または大電流駆動時におけるリーク電流の抑制が十分ではない。【解決手段】  ＩｎＰからなる基板の上にメサストライプ形状の積層構造体が形成されている。積層構造体は、下部クラッド層、活性層、及び上部クラッド層を含む。積層構造体の両側の基板の上に、Ｉｎ及びＰを含む高抵抗の埋込層が配置されている。積層構造体の側面と埋込層との間に、ＩＩＩ族元素としてＡｌを含み、Ｖ族元素としてＰを含む化合物半導体からなる第１の被覆層が配置されている。【選択図】  図２−２
2010093156.tif 000002
【特許請求の範囲】
【請求項１】
ＩｎＰからなる基板の上に形成され、下部クラッド層、活性層、及び上部クラッド層がこの順番に積層されたメサストライプ形状の積層構造体と、
前記積層構造体の両側の前記基板の上に配置され、ＩｎＰに格子整合し、Ｉｎ及びＰを含む化合物半導体で形成された埋込層と、
前記積層構造体の側面と前記埋込層との間に配置され、ＩＩＩ族元素としてＡｌを含み、Ｖ族元素としてＰを含む化合物半導体からなる第１の被覆層と
を有する半導体光素子。
【請求項２】
前記第１の被覆層のＡｌ組成比が、前記積層構造体から遠ざかる向きに低下している請求項１に記載の半導体光素子。
【請求項３】
さらに、前記積層構造体の両側の前記基板の上面を覆い、前記第１の被覆層に連続し、ＩＩＩ族元素としてＡｌを含み、Ｖ族元素としてＰを含む化合物半導体からなる第２の被覆層を有し、
前記第１の被覆層及び第２の被覆層は、ＩｎＰに格子整合しない組成の化合物半導体で形成され、該第１の被覆層及び第２の被覆層は、内在する歪が緩和しない厚さとされている請求項１または２に記載の半導体光素子。
【請求項４】
前記活性層が、ＡｌＧａＩｎＡｓ系化合物半導体材料からなる量子井戸構造を有する請求項１乃至３のいずれか１項に記載の半導体光素子。
【請求項５】
前記第１の被覆層が、前記積層構造体の側面に接している請求項１乃至４のいずれか１項に記載の半導体光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メサストライプ形状の積層構造体の両側を、埋込層で埋め込んだ半導体光素子に関する。
【背景技術】
【０００２】
近年の情報トラフィックの増加に伴い、光伝送システムに用いられる光源の特性への要求がますます厳しくなっている。例えば、１０Ｇｂ／ｓの高速伝送システムに用いられる半導体レーザ素子には、高速の直接変調のみならず、８０〜９０℃以上の高温で動作するアンクールド動作が求められる。このようなアンクールドでの高速動作を実現するために、寄生容量が低く、かつ高温でのリーク電流が少ないレーザ構造を採用することが好ましい。活性層を含むメサストライプ状の積層構造体の両側を、半絶縁性の半導体材料で埋め込んだ所謂「高抵抗埋込型半導体レーザ素子」は、寄生容量が小さいため、高速化に適している。
【０００３】
高抵抗埋込型半導体レーザ素子は、寄生容量が小さいという利点を有するが、高温動作時や、大電流駆動時に、高抵抗埋込層へのリーク電流が増加する。リーク電流の増加により、光出力の低下等の素子特性の劣化が生じる。以下、リーク電流が増加する原因について説明する。
【０００４】
ｐ型ＩｎＰクラッド層には、通常ｐ型ドーパントとしてＺｎがドープされる。また、半絶縁性の埋込層には、ＦｅドープのＩｎＰが用いられる。ＦｅとＺｎとは相互拡散し易い性質があるため、半絶縁性の埋込層にＺｎが拡散し易い。半絶縁性の埋込層にＺｎが拡散すると、その抵抗率が低下し、埋込層へのリーク電流が増加する。
【０００５】
ＦｅはＩｎＰのバンドギャップ中に深いアクセプタ準位を形成し、電子をトラップするが、正孔をトラップしない。ｐ型半導体層から半絶縁性埋込層内に正孔が注入されると、埋込層内で正孔と電子とが再結合することにより、リーク電流が流れる。
【０００６】
活性層に、１．３μｍ帯のＡｌＧａＩｎＡｓ系多重量子井戸構造を用いる場合には、多重量子井戸構造の障壁層には、組成波長１．０〜１．１μｍのＡｌＧａＩｎＡｓが用いられる。組成波長１．０〜１．１μｍのＡｌＧａＩｎＡｓの伝導帯下端は、ＩｎＰの伝導帯下端とほぼ同じエネルギレベルである。このため、障壁層から埋込層へ電子がリークし易い。埋込層にリークした電子がリーク電流の原因になる。
【０００７】
メサストライプ状の積層構造体と、埋込層との間に、Ｒｕドープの高抵抗ＩｎＧａＡｌＡｓ層を挿入することにより、リーク電流の増加を抑制することができる（特許文献１）。ＲｕとＺｎとは相互拡散しにくいため、Ｆｅドープ半絶縁性埋込層内への、Ｚｎの拡散が抑制される。
【０００８】
メサストライプ状の積層構造体と、埋込層との間に、ｐ型ＩｎＰ層と、ＩｎＧａＡｌＡｓワイドバンドギャップ層とを挿入することにより、埋込層へのキャリアのリークを抑制することができる（特許文献２）。
【０００９】
【特許文献１】特開２００２−３１４１９６号公報
【特許文献２】特開平８−２５５９５０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
従来の技術では、高温動作時、または大電流駆動時におけるリーク電流の抑制が十分ではない。
【００１１】
本発明の目的は、リーク電流の抑制に適した半導体光素子を提供することである。
【課題を解決するための手段】
【００１２】
上記課題を解決する半導体光素子は、
ＩｎＰからなる基板の上に形成され、下部クラッド層、活性層、及び上部クラッド層がこの順番に積層されたメサストライプ形状の積層構造体と、
前記積層構造体の両側の前記基板の上に配置され、ＩｎＰに格子整合し、Ｉｎ及びＰを含む化合物半導体で形成された埋込層と、
前記積層構造体の側面と前記埋込層との間に配置され、ＩＩＩ族元素としてＡｌを含み、Ｖ族元素としてＰを含む化合物半導体からなる第１の被覆層と
を有する。
【発明の効果】
【００１３】
第１の被覆層を配置することにより、積層構造体から埋込層へのキャリアのリークを抑制することができる。
【発明を実施するための最良の形態】
【００１４】
実施例を説明する前に、本願発明者が行った試作の結果について説明する。
【００１５】
図７Ａに、試作途中段階における半導体レーザ素子の断面図を示す。ｎ型ＩｎＰからなる基板１００の上に、メサストライプ状の積層構造体１０５が形成されている。基板１００の上面には、ＩｎＰの（１００）面が現れており、積層構造体１０５の延在する方向は［０１１］方向である。積層構造体１０５は、ｎ型ＩｎＰからなる下部クラッド層１０１、ＡｌＧａＩｎＡｓ系の化合物半導体からなる多重量子井戸構造の活性層１０２、及びｐ型ＩｎＰからなる上部クラッド層１０３を含む。上部クラッド層１０３の上には、エッチング時にマスクとして用いた酸化シリコンからなるマスクパターン１１０が形成されている。
【００１６】
マスクパターン１１０を選択成長用マスクとして、基板１００の上面、及び積層構造体１０５の側面の上に、ｐ型Ｉｎ０．５２Ａｌ０．４８Ａｓからなる被覆層１０７を、基板１００の上面において厚さが１００ｎｍになるように選択成長させた。Ｉｎ０．５２Ａｌ０．４８ＡｓはＩｎＰに格子整合する。基板１００の上面、及び積層構造体１０５の側面に形成された被覆層１０７の膜厚と組成とを、透過型電子顕微鏡によるエネルギ分散型Ｘ線分光法（ＴＥＭ−ＥＤＸ）で評価した。
【００１７】
積層構造体１０５の側面に形成された被覆層１０７の厚さは、基板１００の上面に形成された被覆層１０７の厚さの１／１０程度であった。また、積層構造体１０５の側面に形成された被覆層１０７のＡｌ組成比は、０．４８よりも小さかった。すなわち、側面上の被覆層１０７のバンドギャップは、基板の上面に形成されている被覆層１０７のバンドギャップよりも小さい。このため、リーク電流抑制の十分な効果が得られない。
【００１８】
図７Ｂに示すように、側面上において、Ａｌ組成比が０．４８になるように、被覆層１０７を選択成長させた。このとき、基板１００の上面において、被覆層１０７がより厚くなり、かつＡｌ組成比が０．４８よりも大きくなった。Ａｌ組成比が０．４８よりも大きいため、基板１００の上面において、被覆層１０７は基板１００に格子整合しない。格子整合しない被覆層１０７が厚く成長するため、結晶欠陥が発生しやすい。
【００１９】
基板１００の上面において結晶欠陥を発生させることなく、かつ積層構造体１０５の側面上においてバンドギャップの大きなＡｌ組成を有する被覆層１０７を形成することは困難であった。以下に説明する実施例では、この課題が解決されている。
【実施例１】
【００２０】
図１Ａ〜図２Ｆを参照して、実施例１による半導体光素子及びその製造方法について説明する。
【００２１】
図１Ａに示すように、（１００）面を主表面とするｎ型ＩｎＰからなる半導体基板１０の上に、ｎ型ＩｎＰからなる厚さ３００ｎｍの下部クラッド層１１を、有機金属気相成長（ＭＯＶＰＥ）により成長させる。なお、特に断らない限り、後の工程で行われる化合物半導体層の成長には、ＭＯＣＶＤが適用される。
【００２２】
図１Ｂに示すように、下部クラッド層１１の表面に、フォトリソグラフィとウェットエッチングとを用いて回折格子１１Ａを形成する。回折格子１１Ａは、［０１１］方向に周期性を持ち、その周期は２００ｎｍである。また、回折格子１１Ａを構成する凹凸の高低差は４０ｎｍである。
【００２３】
回折格子１１Ａが形成された下部クラッド層１１の上に、活性層１２を形成する。活性層１２は、下部ガイド層１２Ａ、多重量子井戸構造１２Ｂ、及び上部ガイド層１２Ｃがこの順番に積層された積層構造を有する。下部ガイド層１２Ａ及び上部ガイド層１２Ｃは、組成波長１．０５μｍのノンドープＡｌＧａＩｎＡｓで形成されている。下部ガイド層１２Ａの厚さは７０ｎｍであり、上部ガイド層１２Ｃの厚さは５０ｎｍである。
【００２４】
多重量子井戸構造１２Ｂは、交互に１０周期分積層された障壁層と井戸層とを含む。障壁層は、組成波長１．０５μｍのノンドープＡｌＧａＩｎＡｓで形成されており、その各々の厚さは１０ｎｍである。井戸層は、ノンドープＡｌＧａＩｎＡｓで形成されており、その各々の厚さは５ｎｍであり、フォトルミネッセンス（ＰＬ）波長が１．３μｍになる構成とされている。
【００２５】
図２Ａ〜図２Ｆの断面図は、図１Ｂの一点鎖線２Ａ−２Ａにおける断面に対応する。すなわち、図２Ａ〜図２Ｆの紙面に垂直な方向が、［０１１］方向に相当する。
【００２６】
図２Ａに示すように、コンタクト層１４の上に、［０１１］方向に延びる幅２μｍのストライプ状のメサ用マスクパターン２５を形成する。メサ用マスクパターン２５には、例えば酸化シリコンが用いられる。
【００２７】
図２Ｂに示すように、メサ用マスクパターン２５をエッチングマスクとして、コンタクト層１４から半導体基板１０の表層部までエッチングする。このエッチングには、ドライエッチングが用いられる。これにより、メサストライプ状の積層構造体２０が形成される。積層構造体２０の高さは３μｍとする。積層構造体２０は、下部クラッド層１１、活性層１２、上部クラッド層１３、及びコンタクト層１４を含むことになる。
【００２８】
図２Ｃに示すように、メサ用マスクパターン２５を選択成長用のマスクとして、ｐ型ＩｎＡｌＰからなる被覆層２２を、半導体基板１０の上面の上、及び積層構造体２０の側面の上に選択成長させる。成長温度は６００℃とする。積層構造体２０の側面において厚さが１５ｎｍになり、Ａｌ組成比が２０％になるように、成長条件を設定する。この条件で成長させたところ、積層構造体２０の側面の被覆層２２に、歪緩和による結晶欠陥は生じなかった。また、半導体基板１０の上面の被覆層２２にも、結晶欠陥は生じなかった。
【００２９】
図２Ｄに示すように、被覆層２２の上に、Ｆｅドープの半絶縁性ＩｎＰからなる埋込層２６を選択成長させる。なお、埋込層２６の材料として、半導体基板１０に格子整合し、Ｉｎ及びＰを含む他の化合物半導体を用いてもよい。また、Ｆｅに代えて、埋込層２６の抵抗率をノンドープのＩｎＰの抵抗率よりも高くする性質を持つドーパント、例えばＲｕ、Ｔｉ、Ｃｏ、Ｎｉ等をドープしてもよい。埋込層２６の厚さは、約３μｍとする。このため、埋込層２６の上面は、コンタクト層１４の上面とほぼ同じ高さになる。成長温度は６００℃とする。埋込層２６を形成した後、図２Ｅに示すように、メサ用マスクパターン２５を除去する。
【００３０】
図２Ｆに示すように、コンタクト層１４の上、及び埋込層２６の上に、上部電極３０を形成する。さらに、半導体基板１０の背面に、下部電極３１を形成する。上部電極３０は、Ａｕ／Ｚｎ／Ａｕの３層構造を有し、下部電極３１は、ＡｕＧｅ／Ａｕの２層構造を有する。半導体基板１０をへき開し、端面コーティング等を行うことにより、半絶縁性埋込ヘテロ（ＳＩＢＨ）構造の分布帰還型（ＤＦＢ）レーザ素子が得られる。
【００３１】
図３Ａに、ＩｎＰ、Ｉｎ０．８Ａｌ０．２Ｐ、及び組成波長１．０５μｍのＡｌＧａＩｎＡｓのエネルギバンド図を示す。ＩｎＰが埋込層２６に相当し、Ｉｎ０．８Ａｌ０．２Ｐが被覆層２２に相当し、ＡｌＧａＩｎＡｓが活性層１２内の障壁層に相当する。参考のために、Ｉｎ０．８Ａｌ０．２ＰをＩｎ０．８Ｇａ０．２Ｐに置き換えた場合のエネルギバンド図を破線で示す。ＩｎＰ上のＩｎ０．８Ａｌ０．２Ｐ層及びＩｎ０．８Ｇａ０．２Ｐ層は歪を含むことになるため、図３Ａでは、歪によるエネルギシフトを考慮している。
【００３２】
ＩｎＰとＡｌＧａＩｎＡｓとの伝導帯下端は、ほぼ等しいエネルギレベルである。このため、ＩｎＰとＡｌＧａＩｎＡｓとを直接接触させた場合、すなわち積層構造体２０に埋込層２６を直接接触させた場合には、活性層１２内の障壁層から埋込層２６へ、電子がリークしやすい。
【００３３】
Ｉｎ０．８Ａｌ０．２Ｐの伝導帯下端のエネルギレベルは、ＩｎＰ及びＡｌＧａＩｎＡｓのいずれの伝導帯下端のエネルギレベルよりも高い。このため、被覆層２２は、ｎ型ＩｎＰの下部クラッド層１１からの電子の拡散、及び活性層１２内の障壁層からの電子の拡散を抑制する。さらに、Ｉｎ０．８Ａｌ０．２Ｐの価電子帯上端のエネルギレベルは、ＩｎＰ及びＡｌＧａＩｎＡｓのいずれの価電子帯上端のエネルギレベルよりも低い。このため、被覆層２２は、ｐ型ＩｎＰの上部クラッド層１３からの正孔の拡散、及び活性層１２内の障壁層からの正孔の拡散を抑制する。
【００３４】
Ａｌ組成とＧａ組成とが同一で、歪の大きさがほぼ等しくなるＩｎ０．８Ａｌ０．２ＰとＩｎ０．８Ｇａ０．２Ｐとを比較すると、Ｉｎ０．８Ａｌ０．２Ｐの方が高いポテンシャル障壁を形成することがわかる。このため、リーク電流の抑制のためには、被覆層２２に、ＩｎＧａＰよりもＩｎＡｌＰを用いる方が好ましい。このように、被覆層２２に、ＩＩＩ族元素としてＩｎ及びＡｌを含み、Ｖ族元素としてＰを含む化合物半導体を用いることが好ましい。なお、格子定数不整合のためにＡｌＰの成長が困難である場合に、Ｉｎを含有させればよい。また、被覆層２２を積層構造体２０の側面に直接接触させることにより、電子及び正孔のリークを抑制する効果が高くなる。
【００３５】
上記実施例１による半導体光素子の電流−光出力変換効率ηを、動作温度２５℃及び８５℃の条件で測定した。動作温度２５℃及び８５℃のときの変換効率を、それぞれη２５及びη８５とすると、η８５／η２５は約６５％であった。これに対し、被覆層２２を配置しない構造の半導体光素子のη８５／η２５は約５５％であった。被覆層２２を挿入することにより、高温動作時のリーク電流増大が抑制できていることが確認された。
【００３６】
ＩｎＡｌＰ被覆層２２は、ＩｎＰに格子整合しないため、被覆層２２内には歪が内在する。被覆層２２を厚くしすぎると、歪が緩和し、多数の結晶欠陥が発生してしまう。従って、被覆層２２の厚さは、被覆層２２内の歪が緩和することなく成長できる最大膜厚（臨界膜厚）以下にすることが好ましい。
【００３７】
図３Ｂに示すように、Ｉｎ０．８Ａｌ０．２Ｐに代えてＩｎ０．６Ａｌ０．４Ｐを用いると、ポテンシャル障壁をより高くすることができる。ただし、Ａｌ組成比を大きくすると、ＩｎＰとＩｎＡｌＰとの格子不整合の程度が大きくなる。このため、臨界膜厚が薄くなるとともに、ミスフィット転位等の結晶欠陥が発生しやすくなる。所望のポテンシャル障壁の高さ、及び許容される結晶欠陥の密度に応じて、被覆層２２のＡｌ組成比を設定することが好ましい。
【００３８】
実施例１では、図２Ｃに示した工程で、積層構造体２０の側面における被覆層２２の厚さが１５ｎｍになり、Ａｌ組成比が２０％になる条件でＩｎＡｌＰを選択成長させた。この条件で成長させたとき、半導体基板１０の上面においては、被覆層２２が１５ｎｍよりも薄くなり、Ａｌ組成比が２０％よりも小さくなった。
【００３９】
被覆層にＩｎＡｌＡｓを用いた場合には、図７Ａ及び図７Ｂに示したように、半導体基板１００の上面において、被覆層１０７の膜厚が相対的に厚くなり、Ａｌ組成比が相対的に大きくなった。被覆層２２にＩｎＡｌＰを用いた場合には、膜厚の大小関係、及びＡｌ組成比の大小関係が全く逆になる。半導体基板１０の上面においては、Ａｌ組成比が小さくなり、かつ膜厚が薄くなるため、結晶欠陥が生じにくくなる。従って、被覆層２２にＩｎＡｌＰを用いると、被覆層２２の全領域において結晶欠陥が生じにくくなる。
【実施例２】
【００４０】
図４に、実施例２による半導体光素子の被覆層２２のＡｌ組成比を分布を示す。メサストライプ状の積層構造体２０の側面に、ＩｎＡｌＰからなる被覆層２２が形成されている。側面上の被覆層２２のＡｌ組成比は、積層構造体２０から遠ざかる向きに低下している。
【００４１】
積層構造体２０に接する部分のＡｌ組成比を相対的に大きくすることにより、活性層１２内の障壁層と被覆層２２との界面のポテンシャル障壁を高くすることができる。また、積層構造体２０から遠ざかる向きにＡｌ組成比を低下させることにより、被覆層２２内の歪を小さくし、結晶欠陥の発生を抑制することができる。
【実施例３】
【００４２】
図５Ａ〜図６Ｆを参照して、実施例３による半導体光素子及びその製造方法について説明する。
【００４３】
図５Ａに示すように、（１００）面を主表面とするｎ型ＩｎＰからなる半導体基板５０の上に、ｎ型ＩｎＰからなる厚さ３００ｎｍの下部クラッド層５１を、ＭＯＣＶＤにより成長させる。なお、特に断らない限り、後の工程で行われる化合物半導体層の成長には、ＭＯＣＶＤが適用される。
【００４４】
下部クラッド層５１の上に、組成波長１．１５μｍのｎ型ＩｎＧａＡｓＰからなる厚さ６０ｎｍの回折格子形成層５２を形成する。
【００４５】
図５Ｂに示すように、フォトリソグラフィとドライエッチングとを用いて回折格子形成層５２を貫通する深さ８０ｎｍの溝を形成する。回折格子形成層５２の残った部分が、回折格子５２Ａとなる。回折格子５２Ａは、［０１１］方向に周期性を持ち、その周期は２００ｎｍである。
【００４６】
図５Ｃに示すように、回折格子５２Ａを埋め込むように、下部クラッド層５１の上にｎ型ＩｎＰからなるスペーサ層５３を形成する。スペーサ層５３の表面は平坦になる。スペーサ層５３の上に、活性層５４を形成する。活性層５４は、下部ガイド層５４Ａ、多重量子井戸構造５４Ｂ、及び上部ガイド層５４Ｃを含む。図１Ｂに示した実施例１では、下部ガイド層１２Ａの厚さを７０ｎｍとしたが、実施例３では、下地表面が平坦になっているため、下部ガイド層５４Ａの厚さを５０ｎｍにする。その他の構成は、実施例１の活性層１２と同一である。
【００４７】
活性層５４の上に、ｐ型ＩｎＰからなる厚さ２００ｎｍの上部クラッド層５５を形成する。
【００４８】
図６Ａ〜図６Ｆの断面図は、図５Ｃの一点鎖線６Ａ−６Ａにおける断面に対応する。すなわち、図６Ａ〜図６Ｆの紙面に垂直な方向が、［０１１］方向に相当する。
【００４９】
図６Ａに示すように、上部クラッド層５５の上に、［０１１］方向に延びる幅２μｍのストライプ状のメサ用マスクパターン５８を形成する。メサ用マスクパターン５８には、例えば酸化シリコンが用いられる。
【００５０】
図６Ｂに示すように、メサ用マスクパターン５８をエッチングマスクとして、上部クラッド層５５から下部クラッド層５１の表層部までドライエッチングすることにより、メサストライプ状の積層構造体６０を形成する。エッチングの深さは、例えば１．５μｍとする。積層構造体６０は、下部クラッド層５１、活性層５４、及び上部クラッド層５５を含む。
【００５１】
図６Ｃに示すように、メサ用マスクパターン５８を選択成長用のマスクとして、下部クラッド層５１の上面、及び積層構造体６０の側面に、Ｒｕドープの半絶縁性ＩｎＡｌＰを選択成長させることにより、被覆層６２を形成する。被覆層６２の上に、Ｆｅドープの半絶縁性ＩｎＰを選択成長させることにより第１の埋込層６３を形成する。第１の埋込層６３の厚さは、例えば１μｍとする。  第１の埋込層６３の上に、ｎ型ＩｎＰを選択成長させることにより、第２の埋込層６４を形成する。第２の埋込層６４の厚さは、例えば０．４μｍとする。被覆層６２、第１の埋込層６３及び第２の埋込層６４の成長温度は、例えば６００℃とする。
【００５２】
被覆層６２は、積層構造体６０の側面において厚さが３０ｎｍになり、積層構造体６０から遠ざかる向きにＡｌ組成比が３０％から０％まで低下する条件で成長させる。Ａｌ組成比をこのように変化させると、実施例２の場合と同様に、被覆層６２内で歪緩和を生じさせることなく、ポテンシャル障壁を高くすることができる。図６Ｄに示すように、メサ用マスクパターン５８を除去することにより、上部クラッド層５５を露出させる。
【００５３】
図６Ｅに示すように、上部クラッド層５５及び第２の埋込層６４の上に、ｐ型ＩｎＰからなる厚さ３μｍの上部クラッド層７０を形成する。さらに、上部クラッド層７０の上に、ｐ型ＩｎＧａＡｓからなるコンタクト層７１を形成する。
【００５４】
図６Ｆに示すように、コンタクト層７１の上に上部電極７５を形成する。半導体基板５０の背面に、下部電極７６を形成する。半導体基板５０をへき開し、端面コーティング等を行うことにより、半絶縁性平坦化埋込ヘテロ（ＳＩＰＢＨ）構造のＤＦＢレーザ素子が得られる。実施例１の場合と同様に、被覆層６２を挿入することにより、リーク電流の増加を抑制することが可能である。
【００５５】
実施例３によるＤＦＢレーザ素子の電流−光出力変換効率ηの温度特性を測定したところ、η８５／η２５は約７０％であった。被覆層６２が挿入されていない構造のＤＦＢレーザ素子のη８５／η２５は５５％であった。このように、被覆層６２を挿入することによるリーク電流増加抑制の効果が確認された。
【００５６】
上記実施例１〜３では、活性層にＡｌＧａＩｎＡｓ系の多重量子井戸構造を採用した、活性層には、その他に、ＩｎＰ基板に格子整合する他の材料、例えばＩｎＧａＡｓＰ系、ＧａＩｎＮＡｓ系化合物半導体のバルク構造、多重量子井戸構造等を採用してもよい。
【００５７】
上記実施例１〜３では、メサストライプ状の積層構造体の長手方向と［０１１］方向とを平行にしたが、［０１１］方向から傾けた斜めメサ構造を採用してもよい。斜めメサ構造を採用すると、へき開面に対して導波方向が斜めに配置される。
【００５８】
上記実施例１〜３では、メサストライプ状の積層構造体２０、６０に被覆層２２、６２を接触させたが、両者の間にｐ型ＩｎＰ層を挿入してもよい。
【００５９】
上記実施例１〜３では、被覆層２２、６２をＤＦＢレーザ素子に適用したが、他の半導体光素子に適用することも可能である。例えば、半導体光増幅器（ＳＯＡ）に適用してもよい。また、半導体レーザ素子と光変調器とを同一基板上に集積した光集積素子、ＳＯＡと光変調器とを同一基板上に集積した光集積素子等に適用することも可能である。
【００６０】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【図面の簡単な説明】
【００６１】
【図１】実施例１による半導体光素子の製造途中段階における断面図（その１）である。
【図２−１】実施例１による半導体光素子の製造途中段階における断面図（その２）である。
【図２−２】実施例１による半導体光素子の製造途中段階における断面図（その３）及び完成時の断面図である。
【図３】実施例１による光半導体素子の埋込層、被覆層、及び障壁層のエネルギバンド図である。
【図４】実施例２による半導体光素子の被覆層内のＡｌ組成比の分布を示すグラフである。
【図５】実施例３による半導体光素子の製造途中段階における断面図（その１）である。
【図６−１】実施例３による半導体光素子の製造途中段階における断面図（その２）である。
【図６−２】実施例３による半導体光素子の製造途中段階における断面図（その３）及び完成時の断面図である。
【図７】比較例による半導体光素子の断面図である。
【符号の説明】
【００６２】
１０  半導体基板
１１  下部クラッド層
１１Ａ  回折格子
１２  活性層
１２Ａ  下部ガイド層
１２Ｂ  多重量子井戸構造
１２Ｃ  上部ガイド層
１３  上部クラッド層
１４  コンタクト層
２０  メサストライプ状積層構造体
２２  被覆層
２５  メサ用マスクパターン
２６  埋込層
５０  半導体基板
５１  下部クラッド層
５２  回折格子形成層
５２Ａ  回折格子
５３  スペーサ層
５４  活性層
５４Ａ  下部ガイド層
５４Ｂ  量子井戸構造
５４Ｃ  上部ガイド層
５５  上部クラッド層
５８  メサ用マスクパターン
６０  メサストライプ状積層構造体
６２  被覆層
６３  第１の埋込層
６４  第２の埋込層
７０  上部クラッド層
７１  コンタクト層
７５  上部電極
７６  下部電極
１００  基板
１０１  下部クラッド層
１０２  活性層
１０３  上部クラッド層
１０５  メサストライプ状積層構造体
１０７  被覆層
１１０  マスクパターン
【図１】
2010093156.tif 000003
【図２−１】
2010093156.tif 000004
【図２−２】
2010093156.tif 000005
【図３】
2010093156.tif 000006
【図４】
2010093156.tif 000007
【図５】
2010093156.tif 000008
【図６−１】
2010093156.tif 000009
【図６−２】
2010093156.tif 000010
【図７】
2010093156.tif 000011