(57)【要約】【課題】キャパシタへの過充電によって、負荷に供給される出力電圧の波形が乱れることを抑制すること。【解決手段】スイッチングパルス生成回路１０は、出力端子に接続される負荷１０５に対する電圧の供給状態を制御する出力パルスを生成するパルス生成部４と、負荷１０５への電圧の供給開始時に対応づけて出力パルスが幅狭となるようにパルス生成部４の動作条件を設定する動作条件設定部１４と、を備える。動作条件設定部１４は、負荷１０５への電圧の供給開始時に対応づけてパルス生成部４から幅狭のパルスが出力されるように、パルス生成部４の動作条件を設定する。これによって、キャパシタ１０４への過充電によって、負荷１０５に供給される出力電圧の波形が乱れることを効果的に抑制する。【選択図】図２
2010110030.tif 000002
【特許請求の範囲】
【請求項１】
出力端子に接続される負荷に対する電圧の供給状態を制御する出力パルスを生成するパルス生成部と、
前記負荷への電圧の供給開始時に対応づけて前記出力パルスが幅狭となるように前記パルス生成部の動作条件を設定する動作条件設定部と、
を備えるスイッチングパルス生成回路。
【請求項２】
前記動作条件設定部は、前記負荷に流れる電流に応じた電圧に基づいて前記負荷に対する電圧の供給開始時を検出し、前記パルス生成部に対して幅狭のパルスを出力するように指示することを特徴とする請求項１に記載のスイッチングパルス生成回路。
【請求項３】
前記動作条件設定部は、前記負荷に流れる電流に応じた電圧と基準電圧とを比較する判定器を備え、
前記パルス生成部は、前記判定器の判定結果に基づいて、パルス幅が狭く設定された前記出力パルスを出力することを特徴とする請求項２に記載のスイッチングパルス生成回路。
【請求項４】
前記動作条件設定部は、前記負荷に対する電圧の供給開始を指示する起動信号に基づいて前記負荷に対する電圧の供給開始時を検出することを特徴とする請求項１に記載のスイッチングパルス生成回路。
【請求項５】
前記動作条件設定部は、前記起動信号に応じてリセットされ、かつ入力クロックをカウントするカウンタを備え、
前記パルス生成部は、前記入力クロックのカウント数が所定条件を満足しないときに前記カウンタから出力される設定信号に基づいて、パルス幅が狭く設定された前記出力パルスを出力することを特徴とする請求項４に記載のスイッチングパルス生成回路。
【請求項６】
前記パルス生成部は、
前記パルス生成部から出力される前記出力パルスのパルス幅を設定するために前記動作条件設定部から出力される設定信号が伝達する回路素子を備え、
当該回路素子の動作状態に応じて設定されたパルス幅の前記出力パルスを出力することを特徴とする請求項１乃至５のいずれか一項に記載のスイッチングパルス生成回路。
【請求項７】
請求項１乃至６のいずれか一項に記載のスイッチングパルス生成回路と、
前記スイッチングパルス生成回路の出力に基づいて動作状態が決定付けられるスイッチング素子と、
前記スイッチング素子の動作条件に応じて供給される電流によって充電されるキャパシタと、
を備えるスイッチングレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチングパルス生成回路及びスイッチングレギュレータに関する。
【背景技術】
【０００２】
液晶のバックライトとしては、発光ダイオードがよく用いられている。発光ダイオードに電流を流すために印加される電圧は、定電圧源により生成される。
【０００３】
定電圧を出力する回路としては、スイッチングレギュレータが広く用いられている。スイッチングレギュレータでは、スイッチングパルスによって導通状態が制御されるスイッチング素子（例えば、ＭＯＳトランジスタ）を用いて、負荷に接続されたコイルに断続的に電流を流す。スイッチングレギュレータでは、コイルの自己起電力、ダイオード及びキャパシタを利用した整流動作によって、出力電圧を得ている。
【０００４】
特許文献１、２には、スイッチングパルスをワンショットパルス発生回路により生成し、電力効率を改善する技術が開示されている。
【特許文献１】特開平６−３０３７６６号公報
【特許文献２】特開２００５−２１８１６６号公報
【特許文献３】特開２００３−３１９６４３号公報
【特許文献４】特願２００７−１３９３５７
【０００５】
ところで、コイルと接地電位間に接続されるＭＯＳトランジスタのゲート端子に入力される電圧パルスのパルス幅を固定すると（特許文献１参照）、キャパシタへの過充電によって、負荷に供給される出力電圧の電圧波形が乱れるおそれがある。負荷として発光ダイオードをスイッチングレギュレータの出力端子に接続した場合、意図しないタイミングで発光ダイオードが点灯してしまうおそれもある。
【０００６】
なお、特許文献３には、コイルに流す電流を制御するトランジスタがオンする周波数を制御して、電力効率の低下を防止する方法が開示されている。特許文献４については、発明の詳細な説明で説明する。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述のように、キャパシタへの過充電によって、負荷に供給される出力電圧の波形が乱れる場合がある。
【課題を解決するための手段】
【０００８】
本発明に係るスイッチングパルス生成回路は、出力端子に接続される負荷に対する電圧の供給状態を制御する出力パルスを生成するパルス生成部と、前記負荷への電圧の供給開始時に対応づけて前記出力パルスが幅狭となるように前記パルス生成部の動作条件を設定する動作条件設定部と、を備える。
【０００９】
動作条件設定部は、負荷への電圧の供給開始時に対応づけてパルス生成部から幅狭のパルスが出力されるように、パルス生成部の動作条件を設定する。これによって、キャパシタへの過充電によって、負荷に供給される出力電圧の波形が乱れることを効果的に抑制することができる。
【００１０】
本発明に係るスイッチングレギュレータは、上述のスイッチングパルス生成回路と、前記スイッチングパルス生成回路の出力に基づいて動作状態が決定付けられるスイッチング素子と、前記スイッチング素子の動作条件に応じて供給される電流によって充電されるキャパシタと、を備える。
【発明の効果】
【００１１】
本発明によれば、キャパシタへの過充電によって、負荷に供給される出力電圧の波形が乱れることを抑制できる。
【発明を実施するための最良の形態】
【００１２】
［第１の実施形態］
以下、図１乃至図４を参照して、本発明の第１の実施形態について説明する。図１は、スイッチングレギュレータの概略的な回路図である。図２は、スイッチングレギュレータのより詳細な回路図である。図３は、スイッチングレギュレータの動作の概略的な説明図である。図４は、出力電圧と起動信号を示す概略的な波形図である。
【００１３】
図１に示すように、スイッチングレギュレータ１００は、スイッチングパルス生成回路１０、コイル１０１、出力トランジスタ（スイッチング素子）１０２、ダイオード１０３、及びキャパシタ１０４を有している。なお、スイッチングレギュレータ１００は、入力端子Ｖｉｎ、及び出力端子Ｖｏｕｔを有する。スイッチングパルス生成回路１０は、モノリシックの半導体集積回路である。スイッチングパルス生成回路１０は、出力端子６、及び入力端子７を有する。
【００１４】
スイッチングパルス生成回路１０の出力端子６は、出力トランジスタ１０２のゲート（制御端子）に接続される。入力端子Ｖｉｎと接地電位との間には、コイル１０１と出力トランジスタ１０２が直列に接続される。コイル１０１と出力トランジスタ１０２間の節点には、ダイオード１０３のアノードが接続される。ダイオード１０３のカソードには、キャパシタ１０４の一端が接続される。ダイオード１０３のカソードには、出力端子Ｖｏｕｔが接続される。なお、図１に示すように、出力端子Ｖｏｕｔと接地電位間には、複数の発光ダイオード１０５、及び抵抗１０６が直列に接続されている。複数の発光ダイオード１０５と抵抗１０６間の節点は、スイッチングパルス生成回路１０の入力端子７に接続される。
【００１５】
スイッチングパルス生成回路１０は、出力トランジスタ１０２のオン／オフのスイッチングを制御するためのスイッチングパルスを出力する。出力トランジスタ１０２は、Ｎ型ＭＯＳ(Metal Oxide Semiconductor)トランジスタであり、スイッチングパルスに応じてオン／オフする。出力トランジスタ１０２が導電状態のとき、コイル１０１には電流が流れる。コイルの自己起電力により生じた電圧は、ダイオード１０３及びキャパシタ１０４によって平滑化され、出力端子Ｖｏｕｔに接続された発光ダイオード１０５に供給される。なお、スイッチングパルス生成回路１０の入力端子７には、負荷１０５に流れる電流に比例した帰還電圧Ｖｂが入力する。
【００１６】
スイッチングパルス生成回路１０の構成について図１を参照して説明する。スイッチングパルス生成回路１０は、コンパレータ（比較器）３、ワンショットパルス生成部（パルス生成部）４、出力ドライバ５、可変電源１１、及び動作条件設定部１４を有する。
【００１７】
コンパレータ３の非反転入力端子には、可変電源１１の出力が与えられる。コンパレータ３の反転入力端子には、上述の帰還電圧Ｖｂが与えられる。コンパレータ３は、これら帰還電圧Ｖｂと基準電圧Ｖｒｅｆ１とを比較し、比較結果に応じて判定信号を出力する。具体的には、コンパレータ３は、帰還電圧Ｖｂが基準電圧Ｖｒｅｆ１の値以下となった場合に"Ｈ"レベルの判定信号を出力する。なお、Ｖｒｅｆ１は、ソフトスタート機能を有する。
【００１８】
上記ソフトスタート機能を持ったＶｒｅｆ１はＩＣ内部または外部より与えることができ、起動信号がＨｉｇｈからＬｏｗに切り替わると、ＧＮＤレベルからリニアに電圧が上昇する機能を有することが望ましい。Ｖｒｅｆ１とＶｒｅｆ２（後述する）の具体的な値は、Ｖｒｅｆ１がＧＮＤレベルからリニアに５００ｍＶ程度まで１０ｍｓｅｃ程度をかけて立ち上がる。Ｖｒｅｆ２に関してはＶｒｅｆ１の立ち上がり電圧の１/２の２５０ｍＶが望ましい。なお、上記起動信号は、端子１１０に外部から入力するものとする。
【００１９】
ワンショットパルス生成部４は、コンパレータ３の"Ｈ"レベルの出力に基づいてワンショットパルスを生成する。なお、ワンショットパルス生成部４の構成及び機能について後述する。
【００２０】
出力ドライバ５は、ワンショットパルス生成部４で生成されたワンショットパルスに基づいて所望の電圧を生成し、生成した電圧を出力トランジスタ１０２に出力する。
【００２１】
動作条件設定部１４は、帰還電圧Ｖｂの値に応じてワンショットパルス生成部４の動作条件を設定する。具体的には、動作条件設定部１４は、帰還電圧Ｖｂの値に応じて、ワンショットパルス生成部４から出力されるべきパルスのパルス幅を設定する。コンパレータ３からのＨレベルの判定信号が入力する度に、上述のワンショットパルス生成部４は、動作条件設定部１４によって設定されたパルス幅のパルスを出力する。なお、動作条件設定部１４の構成及び動作について後述する。
【００２２】
後述の説明から明らかなように、スイッチングレギュレータ１００の起動時、動作条件設定部１４は、より狭いパルス幅のパルスがワンショットパルス生成部４から出力されるように、ワンショットパルス生成部４の動作条件を設定する。これによって、スイッチングレギュレータ１００の起動時にキャパシタ１０４が過充電されることによって、スイッチングレギュレータ１００の出力電圧がオーバーシュートすることを抑制することができる。この結果として、本例では、発光ダイオード１０５が誤点灯することを抑制することができる。
【００２３】
ここで、図２を参照して、ワンショットパルス生成部４、及び動作条件設定部１４の具体的な構成について説明する。
【００２４】
図２に示すように、ワンショットパルス生成部４は、ＲＳフリップフロップ４１、電流源４２、４３、Ｐ型のＭＯＳトランジスタ（回路素子）４５、Ｎ型のＭＯＳトランジスタ４７、キャパシタ４８、及びドライバ４９を有する。動作条件設定部１４は、コンパレータ１３、及び基準電源１２を有する。
【００２５】
コンパレータ１３の非反転入力端子には、負荷１０５と抵抗１０６間の節点が接続される。コンパレータ１３の反転入力端子には、基準電源１２の出力端子が接続される。
【００２６】
ＲＳフリップフロップ４１のセット端子Ｓには、コンパレータ３の出力端子が接続される。同フリップフロップのリセット端子Ｒには、ドライバ４９の出力端子が接続される。同フリップフロップの出力端子Ｑバーは、ＭＯＳトランジスタ４７のゲートに接続される。同フリップフロップの出力端子Ｑは、出力ドライバ５の入力端子に接続される。
【００２７】
ＭＯＳトランジスタ４５のソース端子には電流源４２が接続される。ＭＯＳトランジスタ４５のドレイン端子には、ＭＯＳトランジスタ４７のドレイン端子が接続される。ＭＯＳトランジスタ４７のソース端子は、接地電位に接続される。ＭＯＳトランジスタ４５とＭＯＳトランジスタ４７の間の節点は、ドライバ４９の入力端子に接続される。キャパシタ４８の一端は電流源４３に接続され、その他端は接地電位に接続される。電流源とキャパシタ４８間の節点は、ドライバ４９の入力端子に接続される。なお、ＭＯＳトランジスタ４５とＭＯＳトランジスタ４７間の節点と電流源４３とキャパシタ４８間の節点とは、互いに短絡している。ドライバ４９の出力端子は、ＲＳフリップフロップ４１のリセット端子Ｒに接続される。
【００２８】
ＲＳフリップフロップ４１（以下、単にＦ／Ｆ４１と呼ぶこともある）は、コンパレータ３からＨレベルの判定信号が入力すると、Ｈレベルのパルスを出力端子Ｑから出力する。このとき、Ｆ／Ｆ４１の出力端子Ｑバーの出力はＬレベルになり、ＭＯＳトランジスタ４７はオフ状態になる。他方、Ｆ／Ｆ４１は、コンパレータ３からＬレベルの判定信号が入力すると、Ｌレベルのパルスを出力端子Ｑから出力する。このとき、Ｆ／Ｆ４１の出力端子Ｑバーの出力はＨレベルになり、ＭＯＳトランジスタ４７はオン状態になる。
【００２９】
コンパレータ１３は、帰還電圧Ｖｂと基準電圧Ｖｒｅｆ２とを比較し、この比較結果に応じた判定信号を出力する。具体的には、コンパレータ１３は、帰還電圧Ｖｂが基準電圧Ｖｒｅｆ２以上になったとき、"Ｈ"レベルの判定信号（設定信号）を出力する。このとき、ＭＯＳトランジスタ４５はオフ状態となる。なお、動作条件設定部１４から出力される制御信号を設定信号と呼ぶこともある。この設定信号によってワンショットパルス生成部４の動作条件が設定される。
【００３０】
以下、動作条件設定部１４の出力に応じて、ワンショットパルス生成部４の出力パルス幅が変更される点について図２、図３、及び図４を参照しながら説明する。
【００３１】
まず、コンパレータ１３がＬレベルの判定信号を出力するとき（帰還電圧Ｖｂ≦基準電圧Ｖｒｅｆ２のとき）のワンショットパルス生成部４の動作について説明する。なお、コンパレータ１３の出力がＬレベルのとき、ＭＯＳトランジスタ４５はオン状態にある。
【００３２】
帰還電圧Ｖｂが基準電圧Ｖｒｅｆ１以下になると、コンパレータ３は、Ｈレベルの判定信号をＦ／Ｆ４１のセット端子Ｓへ出力する。これによって、Ｆ／Ｆ４１の出力端子ＱはＨレベルになり、Ｆ／Ｆ４１の出力端子ＱバーはＬレベルになる。Ｆ／Ｆ４１の出力に応じて、ＭＯＳトランジスタ４７はオフ状態となる。上述のように、ＭＯＳトランジスタ４５はオン状態にある。従って、キャパシタ４８は、電流源４２、４３によって、短時間に充電される。キャパシタ４８からの出力電圧が所定値以上になったとき、ドライバ４９は、Ｈレベルのリセット信号を出力する。ドライバ４９から出力されるＨレベルのリセット信号に応じて、Ｆ／Ｆ４１の出力端子ＱはＬレベルになる。
【００３３】
コンパレータ１３の出力がＬレベルのとき、ワンショットパルス生成部４からの出力パルスのパルス幅は幅狭に設定される。これによって、スイッチングレギュレータ１００の起動時、キャパシタ１０４に過大な電圧が蓄積されることを抑制することができる。そして、スイッチングレギュレータ１００の起動時、オーバーシュートした出力電圧が負荷１０５に入力することを抑制することができる。より具体的には、ワンショットパルス生成部４からの出力パルスのパルス幅が幅広となっていると、図４の点線で示すようにオーバーシュートした出力電圧が負荷１０５に入力するため、発光ダイオード（負荷１０５）が誤点灯してしまうが、本実施形態によれば、パルス幅が幅狭に設定されているので、図４の実線で示すように出力電圧のオーバーシュートを抑制することができ、発光ダイオードの誤点灯を防止することができる。
【００３４】
次に、コンパレータ１３がＨレベルの判定信号を出力するとき（帰還電圧Ｖｂ＞基準電圧Ｖｒｅｆ２のとき）のワンショットパルス生成部４の動作について説明する。なお、コンパレータ１３の出力がＨレベルのとき、ＭＯＳトランジスタ４５はオフ状態にある。
【００３５】
帰還電圧Ｖｂが基準電圧Ｖｒｅｆ１以下になると、コンパレータ３は、Ｈレベルの判定信号をＦ／Ｆ４１のセット端子Ｓへ出力する。これに応じて、上述の場合と同様に、キャパシタ４８が充電される。但し、この場合、ＭＯＳトランジスタ４５はオフ状態にある。従って、キャパシタ４８は、電流源４３によって充電され、電流源４２によって充電されることはない。電流源４２と電流源４３とが同じ電流を流す場合、単位時間あたりにキャパシタ４８に供給される電流は、上述の場合の半分となる。そして、ドライバ４９からＦ／Ｆ４１のリセット端子ＲへＨレベルのリセット信号が入力するタイミングが遅れ、Ｆ／Ｆ４１の出力端子Ｑからの出力がＬレベルになるタイミングが遅れる。
【００３６】
このように、コンパレータ１３の出力がＨレベルのとき、ワンショットパルス生成部４からの出力パルスのパルス幅は幅広になる。これによって、スイッチングレギュレータ１００の通常動作時、電流源４２によるキャパシタ４８の充電時間を十分に確保することができる。
【００３７】
なお、図４に示した起動信号は、スイッチングレギュレータ１００を駆動するための制御信号である。起動信号がＬレベルのとき、スイッチングレギュレータ１００は駆動状態となり、起動信号がＨレベルのときスイッチングレギュレータ１００は非駆動状態となる。
【００３８】
上述の説明から明らかなように、本実施形態では、スイッチングレギュレータ１００の起動時、動作条件設定部１４は、ワンショットパルス生成部４から出力されるパルスのパルス幅を、通常動作時のパルス幅と比較して幅狭になるようにワンショットパルス生成部４の動作条件を設定する。これによって、スイッチングレギュレータ１００の起動時、キャパシタ１０４に過大な電圧が蓄積されることを抑制することができる。そして、スイッチングレギュレータ１００の起動時、オーバーシュートした出力電圧が負荷１０５に入力することを抑制することができる。
【００３９】
［第２の実施形態］
以下、図５を参照して、本発明の第２の実施形態について説明する。図５は、第２の実施形態にかかるスイッチングレギュレータの概略的な回路図である。
【００４０】
第１の実施形態と異なる点は、ワンショットパルス生成部４の構成である。図５に示すように、ワンショットパルス生成部４は、キャパシタ４８に加えて、キャパシタ５０を有する。ワンショットパルス生成部４は、Ｐ型のＭＯＳトランジスタ４５に代えて、Ｎ型のＭＯＳトランジスタ（回路素子）４５Ｎを有する。ＭＯＳトランジスタ４５Ｎとキャパシタ５０は、電流源４２と接地電位間に直列に接続されている。ＭＯＳトランジスタ４５Ｎのドレイン端子には電流源４２が接続され、そのソース端子にはキャパシタ５０の一端が接続される。なお、キャパシタ５０の他端は接地される。また、ＭＯＳトランジスタ４５Ｎのドレイン端子には、ＭＯＳトランジスタ４７のドレイン端子、キャパシタ４８の一端、及びドライバ４９の入力端子が接続される。
【００４１】
本実施形態では、スイッチングレギュレータ１００の起動時、ＭＯＳトランジスタ４５Ｎはオフ状態となる。このとき、電流源４２、４３には、キャパシタ４８が接続され、キャパシタ５０が接続されていない状態になる。キャパシタ４８は、電流源４２、４３によって短時間で充電される。これによって、Ｆ／Ｆ４１のリセット端子Ｒには早急にＨレベルのリセット信号が入力される。ワンショットパルスのパルス幅が狭く設定される結果、第１の場合と同様の効果を得ることができる。
【００４２】
スイッチングレギュレータ１００の通常動作時、ＭＯＳトランジスタ４５Ｎは、オン状態になる。このとき、電流源４２、４３には、キャパシタ４８に加えて、キャパシタ５０が接続された状態となり、上述の場合よりもＨレベルのリセット信号がドライバ４９から出力されるタイミングが遅れる。ワンショットパルスのパルス幅が広く設定される結果、第１の場合と同様の効果を得ることができる。なお、ＭＯＳトランジスタ４５ＮをＰ型のＭＯＳトランジスタとし、コンパレータ１３の入力端子間の接続関係を逆としても良い。
【００４３】
［第３の実施形態］
以下、図６を参照して、本発明の第３の実施形態について説明する。図６は、第３の実施形態にかかるスイッチングレギュレータの概略的な回路図である。
【００４４】
第１の実施形態と異なる点は、ワンショットパルス生成部４の構成である。図６に示すように、ワンショットパルス生成部４は、ドライバ４９に代えて、コンパレータ４９Ｃを有する。コンパレータ４９Ｃの反転入力端子には、可変参照電圧源（回路素子）Ｖｖａが接続されている。コンパレータ１３の出力は、可変参照電圧源に接続されている。可変参照電圧源Ｖｖａは、コンパレータ１３の出力に応じて異なる電圧レベルの参照電圧を出力する。
【００４５】
可変参照電圧源Ｖｖａはヒステリシスを持った抵抗分割回路である。コンパレータ１３の出力電圧がＬｏｗレベル時を基本電圧とすると、コンパレータ１３の出力電圧がＨｉｇｈレベル時は基本電圧よりも電圧が上昇する。具体的な可変参照電圧生成部Ｖｖａの抵抗タップ電圧は、コンパレータ１３の出力電圧がＬｏｗレベル時は６００ｍＶ、コンパレータ１３の出力電圧がＨｉｇｈレベル時は２倍の１．２Ｖ程度が望ましい。
【００４６】
本実施形態では、スイッチングレギュレータ１００の起動時、可変参照電圧源Ｖｖａの出力電圧を低く設定する。また、スイッチングレギュレータ１００の通常動作時、可変参照電圧源Ｖｖａの出力電圧を高く設定する。このようにスイッチングレギュレータ１００の起動時と通常動作時間でコンパレータ４９Ｃに対する参照電圧の電圧レベルを制御することによって、コンパレータ４９Ｃの出力タイミングを制御する。これによって、第１の実施形態と同様の効果を得ることができる。
【００４７】
［第４の実施形態］
以下、図７を参照して、本発明の第４の実施形態について説明する。図７は、第４の実施形態にかかるスイッチングレギュレータの概略的な回路図である。
【００４８】
第１の実施形態と異なる点は、動作条件設定部１４の構成である。図７に示すように、動作条件設定部１４は、リセット回路（ＲＳＴ）６１、オシュレータ（ＯＳＣ）６２、及びカウンタ６３を有する。
【００４９】
リセット回路６１は、スイッチングレギュレータ１００の起動信号と同期した信号を出力する。オシュレータ６２は、所定周波数のクロックを出力する。カウンタ６３は、リセット回路６１からの出力信号に応じてリセットし、オシュレータ６２の出力クロックをカウントする。カウンタ６３のカウント値が所定値に到達すると、カウンタ６３はＨレベルの制御信号（設定信号）を出力する。なお、カウンタ６３のカウント値が所定値未満の場合、カウンタ６３はＬレベルの制御信号（設定信号）を出力する。
【００５０】
本実施形態の場合、スイッチングレギュレータ１００の起動期間に対応してカウンタ６３にＬレベルの信号を出力させ、スイッチングレギュレータ１００の通常動作時に対応づけてカウンタ６３にＨレベルの信号を出力させる。このような場合であっても第１の実施形態と同様の効果を得ることができる。
【００５１】
［第５の実施形態］
以下、図８及び図９を参照して、本発明の第５の実施形態について説明する。図８は、第５の実施形態にかかるスイッチングレギュレータの概略的な回路図である。図９は、スイッチングパルス生成回路が出力するスイッチングパルス、出力電圧、及び負荷に流れる電流の関係を示した概略図である。
【００５２】
本実施形態では、第４の実施形態とは異なり、スイッチングパルス生成回路１０は、負荷電流設定部２を有する。ワンショットパルス生成部４は、電流源４２、４３、４４、４１０を有する。更に、ワンショットパルス生成部４は、電流源４３とキャパシタ４８間にＰ型のＭＯＳトランジスタ４５ａを有し、電流源４４とキャパシタ４８間にＰ型のＭＯＳトランジスタ４５ｂを有する。本実施形態では、負荷電流設定信号に応じてワンショットパルスのパルス幅が可変となる。パルス幅を変化させることにより、出力電圧のリップルを抑えることができ、目標値に近い値の電流を負荷に流すことができる。なお、このような場合であっても第１の実施形態と同様の効果を得ることができる。
【００５３】
図８に示すように、負荷電流設定部２は、抵抗２１、抵抗２２、抵抗２３、Ｎ型のＭＯＳトランジスタ２４、２５を有する。抵抗２１の一端は、入力端子７とコンパレータ３間の節点に接続される。抵抗２２、２３についても同様である。抵抗２１の他端は、ＭＯＳトランジスタ２４のドレイン端子に接続される。抵抗２２の他端は、ＭＯＳトランジスタ２５のドレイン端子に接続される。抵抗２３の他端は、接地電位に接続される。ＭＯＳトランジスタ２４のゲート端子は、負荷電流設定端子１に接続される。ＭＯＳトランジスタ２５のゲート端子も同様である。
【００５４】
ＭＯＳトランジスタ４５ａのゲート端子は、ＭＯＳトランジスタ２４のゲート端子と短絡している。ＭＯＳトランジスタ４５ｂのゲート端子は、ＭＯＳトランジスタ２５のゲート端子と短絡している。ＭＯＳトランジスタ４５ａのドレイン端子は、キャパシタ４８の一端、ドライバ４９の入力端子、及びＭＯＳトランジスタ４７のドレイン端子に接続される。ＭＯＳトランジスタ４５ｂのドレイン端子も同様である。
【００５５】
負荷電流設定端子１には、外部より負荷に流す電流を設定する信号が入力される。この負荷電流設定信号は、例えば、液晶パネルの画面を見ている使用者が、その液晶パネルのバックライトの輝度を上げるあるいは下げるなどの調整を行うために、負荷電流設定端子１に接続されるスイッチを制御して入力される。あるいは、使用者のスイッチ入力をマイコンによって検知し、そのマイコンの出力によって負荷電流設定端子１に入力される信号が変更されても良い。負荷電流設定部２は、端子７を介して上記した負荷１０５に接続され、負荷１０５に流す電流値を設定する。本実施の形態では、スイッチングパルス生成回路１０の外部から、発光ダイオードの輝度を設定する信号が入力される。
【００５６】
本実施の形態のスイッチングパルス生成回路１０には、負荷電流設定信号として２ビットの論理信号が与えられている。まず、負荷電流設定信号として「００」が与えられている場合を例に動作を説明する。負荷電流設定信号として「００」が与えられている場合、負荷電流設定部２のＮＭＯＳトランジスタ２４、２５はオフ状態となる。抵抗２１、２２に電流が流れないため、負荷１０５に流す電流は最も小さい場合に相当する。
【００５７】
出力端子の電圧が低下して、フィードバックされる電圧Ｖｂが基準電圧Ｖｒｅｆ１以下になるとセット端子に"Ｈ"レベルの信号が入力され、出力Ｑが"Ｈ"レベル、／Ｑが"Ｌ"レベルとなる。ワンショットパルス生成部のＮＭＯＳトランジスタ４７がオフ状態となる。ＰＭＯＳトランジスタ４５ａ、４５ｂはオン状態であるため、キャパシタ４８には電流源４３、４４、４１０を用いて充電が行われる。なお、スイッチングレギュレータ１００の起動時には、さらに電流源４２も用いられることになる。
【００５８】
キャパシタ４８の充電が進み、ドライバ４９の入力電圧が所定値以上になると、ドライバ４９は"Ｈ"レベルの信号を出力し、この信号がリセット端子に入力される。リセット端子に"Ｈ"レベルの信号が入力されるとフリップフロップ４１の出力Ｑは"Ｌ"レベルに落ちる。このフィードバックされる電圧Ｖｂによってセット端子に"Ｈ"レベルの信号が入力されてから、キャパシタが充電されリセット端子に"Ｈ"レベルの信号が入力されるまでの時間がワンショットパルスのパルス幅に相当する。
【００５９】
上記したように負荷電流が小さく設定された場合は、スイッチングレギュレータ１００の起動時には４つの電流源、通常動作時には３つの電流源を用いて充電するため、キャパシタの充電が早くなり、ワンショットパルスのパルス幅が小さくなる。
【００６０】
一方、負荷電流設定信号として「１１」が与えられている場合、負荷電流設定部２のＮＭＯＳトランジスタ２４、２５がオン状態となり、ワンショットパルス生成部のＰＭＯＳトランジスタ４５ａ、４５ｂがオフ状態となる。
【００６１】
この場合は、負荷電流に流す電流値が最も大きい場合に相当する。フィードバックされる電圧Ｖｂが落ちた場合にセット端子に"Ｈ"レベルが入力され、キャパシタ４８に充電される点は、上記と同様である。ただし、負荷電流設定信号として「１１」が入力されている場合、ＰＭＯＳａ、４５ｂがオフ状態とされているため、キャパシタ４８に対する充電は電流源４１０のみで行われる。そのため、電流源４３、４４、４１０がすべて同じ大きさの電流を流すとすれば、キャパシタには「００」が入力されていた場合の１／３の電流しか供給されない。そのため、リセット端子に"Ｈ"レベルが入力されるまでの時間は長くなり、ワンショットパルスのパルス幅も大きくなる。なお、スイッチングレギュレータ１００の起動時には、さらに電流源４２も用いられることは上述の場合と同様である。
【００６２】
このように本実施の形態によれば、外部から入力される負荷電流設定信号に基づいて、スイッチングレギュレータのスイッチング素子がオンする時間を短くするようなスイッチングパルスを生成する。例えば、液晶に使用するバックライトの発光ダイオードでは、使用者の意図により、その輝度を切り替えながら使用する場合がある。この発光ダイオードなどが負荷として接続される場合、負荷電流を示す信号に基づいて、負荷の電流を変えると共にスイッチングパルスのパルス幅を変更することによって、出力電圧の上昇によるリップルの増加を抑え、発光ダイオードなどの負荷に流れる電流を適正な値に制御することが可能である。
【００６３】
図９は、本実施の形態のスイッチングパルス生成回路の出力するスイッチングパルスと、出力電圧、負荷に流れる電流を示した図である。本実施の形態のスイッチングパルス生成回路１０は、例えば発光ダイオードの輝度を低く設定する信号、つまり負荷に対する電流を小さく設定する信号の場合、ワンショットパルスとして第１のパルス幅のパルスを出力し（図９（ｂ）参照）、発光ダイオードの輝度を高く設定する信号、つまり負荷に対する電流を大きく設定する信号の場合にはワンショットパルスとして第１のパルス幅よりも幅広のパルスを出力する（図９（ａ）参照）。
【００６４】
本実施の形態のスイッチングパルス生成回路１０によれば、負荷電流が小さい場合は、ＮＭＯＳトランジスタ１０２がオンする時間を短くしている。そのため、出力電圧も低下し、帰還される電圧Ｖｂが基準電圧Ｖｒｅｆ１以下となるまでの期間も短くなる。その結果、次にＮＭＯＳトランジスタ１０２をオン状態とするワンショットパルスを出力するまでの周期も短くなり、リップルを減少させて負荷電流の平均値を目標電流値にすることが可能となる。
【００６５】
［第６の実施形態］
以下、図１０を参照して、本発明の第６の実施形態について説明する。図１０は、第６の実施形態にかかるスイッチングレギュレータの概略的な回路図である。
【００６６】
第５の実施形態と異なる点は、動作設定部の構成である。このような場合であっても、第５の実施形態と同様の効果を得ることができる。
【００６７】
［比較例］
以下、図１１を参照して、比較例について説明する。図１１は、比較例にかかるスイッチングレギュレータの概略的な回路図である。図１１のスイッチングレギュレータは、上記特許文献４に開示されている。
【００６８】
図１１のスイッチングレギュレータでは、基準電圧と帰還電圧Ｖｂを比較するコンパレータ３の出力がＨレベルの時に、ワンショットパルス生成部が負荷電流設定部の負荷設定信号１によって設定されたパルス幅のパルスによって、Ｎチャネルのトランジスタ102がターンオンする。
【００６９】
このようにスイッチングパルスとしてワンショットパルスによって、出力する電圧を制御する場合、出力電圧Ｖｏｕｔとワンショットパルスのパルス幅に相当する時間Ｔｏｎには、以下の式に説明する関係が成立する。
2010110030.tif 000003
2010110030.tif 000004
上記の（２）式をＴｏｎについて解くと以下の式（３）の形となる。
2010110030.tif 000005
この（３）式を（１）式に代入し、以下の式（４）、（５）を導き出すことが出来る。
2010110030.tif 000006
2010110030.tif 000007
【００７０】
ここで、Ｔｏｎはターンオン時間、Ｔｏｆｆはターンオフ時間、Ｉｏｕｔは負荷電流、ＩＬｐｅａｋはインダクタ素子に流れる電流のピーク値、Ｌはインダクタ素子のリアクタンスである。上記した式（５）より、ターンオフ時間が短ければ出力電圧値は小さくなり、ターンオフ時間が長ければ出力電圧値は大きくなることが分かる。
【００７１】
比較例の場合、スイッチングレギュレータ１００の起動時と通常動作時間で同じパルス幅でスイッチングを行う。この場合、スイッチングレギュレータ１００の起動時、キャパシタの充電量が多いために、発光ダイオードのカソード電圧がオーバーシュートしてしまう場合がある。そして、点灯してはいけないタイミングで、発光ダイオードが瞬間的に点灯してしまうという問題が生じてしまう場合がある。尚、この問題は、負荷電流が小さく設定された場合ほど生じやすい。上述の本実施の形態の場合には、このような問題が生じることを抑制できる。
【００７２】
以上、本発明の実施の形態に基づいて詳細に説明したが、本発明は、本発明の主旨を逸脱しない限り、種々の変形が可能である。例えば、負荷電流設定部２は負荷電流設定信号によってその抵抗値を変えるものではなく、可変電流源によってその電流値を設定可能なものでも良い。また、ワンショットパルス生成部４も、負荷電流設定信号に基づいてパルス幅を変更可能な構成であれば他の回路によって実現することも可能である。また、実施の形態では、コイルに電流を流すＮＭＯＳトランジスタ１０２は、スイッチングパルス生成回路とは別に形成される構成としたが、このトランジスタは半導体集積回路で構成してもよく、スイッチングパルス生成回路１０と共に同一チップ上に形成することも可能である。
【図面の簡単な説明】
【００７３】
【図１】本発明の第１の実施形態にかかるスイッチングレギュレータの概略的な回路図である。
【図２】本発明の第１の実施形態にかかるスイッチングレギュレータのより詳細な回路図である。
【図３】本発明の第１の実施形態にかかるスイッチングレギュレータの動作を説明するための概略的な説明図である。
【図４】本発明の第１の実施形態にかかる出力電圧及び起動信号の概略的な波形図である。
【図５】本発明の第２の実施形態にかかるスイッチングレギュレータの概略的な回路図である。
【図６】本発明の第３の実施形態にかかるスイッチングレギュレータの概略的な回路図である。
【図７】本発明の第４の実施形態にかかるスイッチングレギュレータの概略的な回路図である。
【図８】本発明の第５の実施形態にかかるスイッチングレギュレータの概略的な回路図である。
【図９】本発明の第５の実施形態にかかるスイッチングパルス生成回路が出力するスイッチングパルス、出力電圧、及び負荷に流れる電流の関係を示した概略図である。
【図１０】本発明の第６の実施形態にかかるスイッチングレギュレータの概略的な回路図である。
【図１１】比較例にかかるスイッチングレギュレータの概略的な回路図である。
【符号の説明】
【００７４】
１００    スイッチングレギュレータ
１０１    コイル
１０２    出力トランジスタ
１０３    ダイオード
１０４    キャパシタ
１０５    発光ダイオード
１０５    負荷
１０６    抵抗
３    コンパレータ
４    ワンショットパルス生成部
５    出力ドライバ
６    出力端子
７    入力端子
１０    スイッチングパルス生成回路
１１    可変電源
１２    基準電源
１３    コンパレータ
１４    動作条件設定部
２１〜２３    抵抗
２４、２５    トランジスタ
２５    トランジスタ
４１    フリップフロップ
４２〜４４    電流源
４１０    電流源
４５    トランジスタ
４５Ｎ    トランジスタ
４５ａ    トランジスタ
４５ｂ    トランジスタ
４７    トランジスタ
４８    キャパシタ
４９Ｃ    コンパレータ
４９    ドライバ
５０    キャパシタ
６１    リセット回路
６２    オシュレータ
６３    カウンタ
１    負荷電流設定端子
２    負荷電流設定部
【図１】
2010110030.tif 000008
【図２】
2010110030.tif 000009
【図３】
2010110030.tif 000010
【図４】
2010110030.tif 000011
【図５】
2010110030.tif 000012
【図６】
2010110030.tif 000013
【図７】
2010110030.tif 000014
【図８】
2010110030.tif 000015
【図９】
2010110030.tif 000016
【図１０】
2010110030.tif 000017
【図１１】
2010110030.tif 000018