(57)【要約】      （修正有）【課題】誘電率が低くかつエッチング耐性に優れた窒化シリコン系絶縁膜を形成する。【解決手段】基材上にシラン系ガス（ＤＣＳ）、窒化性ガス（ＮＨ３）及びホウ素含有ガス（ＢＣｌ３）を、Ｎ２パージを逐次行いながらこの順で供給してホウ素含有窒化シリコン層を形成する工程と、このホウ素含有窒化シリコン層に、プラズマにより活性化された窒化性ガス（活性化ＮＨ３）を供給する工程とを含み、これらの工程をこの順で繰り返し行う成膜方法。【選択図】図４
2010251654.tif 000002
【特許請求の範囲】
【請求項１】
基材上にシラン系ガス、窒化性ガス及びホウ素含有ガスをこの順で供給してホウ素含有窒化シリコン層を形成する工程と、該ホウ素含有窒化シリコン層に、プラズマにより活性化された窒化性ガスを供給する工程とを含み、これらの工程をこの順で繰り返し行う成膜方法。
【請求項２】
前記シラン系ガスの供給後前記ホウ素含有ガス供給前に供給する前記窒化性ガスは、プラズマにより活性化して供給する、請求項１に記載の成膜方法。
【請求項３】
前記シラン系ガスはジクロロシランである、請求項１又は２に記載の成膜方法。
【請求項４】
前記窒化性ガスはアンモニアである、請求項１から３のいずれか一項に記載の成膜方法。
【請求項５】
前記ホウ素含有ガスはＢＣｌ3である、請求項１から４のいずれか一項に記載の成膜方法。
【請求項６】
前記シラン系ガスの供給後前記窒化性ガスの供給前に不活性ガスパージを行い、前記窒化性ガスの供給後前記ホウ素含有ガスの供給前に不活性ガスパージを行い、前記ホウ素含有ガスの供給後前記活性化された窒化性ガスの供給前に不活性ガスパージを行い、前記活性化された窒化性ガスの供給後前記シラン系ガスの供給前に不活性ガスパージを行う、請求項１から５のいずれか一項に記載の成膜方法。
【請求項７】
導電層を形成する工程と、
前記導電層上に保護絶縁膜を形成する工程と、
前記保護絶縁膜上に酸化膜を形成する工程とを含み、
前記保護絶縁膜は、請求項１から６のいずれか一項に記載の成膜方法により形成する、半導体装置の製造方法。
【請求項８】
前記保護絶縁膜の形成後前記酸化膜の形成前に洗浄液を用いた洗浄工程を含む、請求項７に記載の半導体装置の製造方法。
【請求項９】
前記洗浄液はフッ酸を含む、請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記導電層はタングステン層を含む、請求項７から９のいずれか一項に記載の半導体装置の製造方法。
【請求項１１】
前記導電層は、ＤＲＡＭのビット線を構成する、請求項７から１０のいずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化シリコン系絶縁膜の成膜方法および半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
半導体装置の製造において、窒化シリコン膜は、エッチング保護膜や耐酸化マスク膜、サイドウォール膜、不純物拡散防止膜等として広く使用されている。窒化シリコン膜は、配線間に設けられると、その誘電率が高いため、半導体装置の微細化が進むにつれて配線間容量が大きくなり、寄生容量が問題になる。
【０００３】
窒化シリコン膜の形成方法としては、原料ガスにＤＣＳ（ジクロロシラン）とアンモニア（ＮＨ3）を用いた原子層成長（ＡＬＤ：atomic layer deposition）法による成膜方法が知られている。このような成膜方法により得られる窒化シリコン膜の比誘電率は７．０程度と大きい。
【０００４】
誘電率が低減された窒化シリコン膜の形成方法として、原料ガスにＤＣＳ、ＮＨ3及びＢＣｌ3を用いてホウ素含有窒化シリコン膜を形成する方法が知られている。
【０００５】
例えば特開２００６−２７００１６号公報（特許文献１）には、シラン系ガス（ＤＣＳ等）及び不純物含有ガス（ＢＣｌ3等）の同時供給と窒化性ガス（ＮＨ3等）の供給を交互に行い、その際、窒化性ガスはプラズマにより活性化することによって、低誘電率で高エッチング耐性の不純物含有窒化シリコン膜を形成する方法が開示されている。
【０００６】
一方、特開２００８−１１２８２６号公報（特許文献２）には、タングステン（Ｗ）からなるビット線等の配線上に酸化シリコンからなる層間絶縁膜を形成する際、この層間絶縁膜形成前に酸化防止膜として配線上に窒化シリコン膜を形成し、この窒化シリコン膜はＤＣＳとプラズマにてラジカル化されたアンモニアとを用いたＡＬＤ法により５００〜５５０℃の範囲で形成することが記載されている。この方法によれば、配線抵抗の増加の原因となる窒化タングステン（ＷＮ）層の形成が抑制されることが記載されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−２７００１６号公報
【特許文献２】特開２００８−１１２８２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
他の関連する成膜方法では、最初にＤＣＳを供給してシリコン層を形成し、次にプラズマにより活性化したアンモニアを供給して窒化シリコン層を形成し、次に三塩化ホウ素（ＢＣｌ3）を供給してホウ素含有窒化シリコン層を形成する。このプロセスを１サイクルとして繰り返すことにより、比誘電率が５程度のホウ素含有窒化シリコン膜が形成される。このプロセスのサイクルにおいて、各原料ガスの供給後にはＮ2によるパージ処理を行う。成膜条件としては、例えばプロセス温度を６００℃とし、ＤＣＳの流量は８０ｓｃｃｍ、アンモニアの流量は６５０ｓｃｃｍ、ＢＣｌ3の流量は６ｓｃｃｍに設定できる。ここでｓｃｃｍは標準状態での単位時間あたりの流量（cm3/min）を示す（以下も同じ）。図１に、この成膜方法におけるガス供給のタイミングチャートを示す。時間０〜ｔ１においてＤＣＳ供給、時間ｔ１〜ｔ２においてパージ処理、時間ｔ２〜ｔ３においてＮＨ3供給、時間ｔ３〜ｔ４においてパージ処理、時間ｔ４〜ｔ５においてＢＣｌ3供給、時間ｔ５〜ｔ６においてパージ処理を行う。このプロセスを１サイクルとして繰り返す。図２には、ＢＣｌ3の供給量（０、２ｓｃｃｍ、６ｓｃｃｍ）と、得られた膜のエッチングレート（相対値）との関係を示し、図３には、ＢＣｌ3の供給量（０、２ｓｃｃｍ、６ｓｃｃｍ）と、得られた膜の比誘電率との関係を示す。
【０００９】
このような成膜方法では、図２及び図３に示されているように、ＢＣｌ3の供給量を増やすと、誘電率は低減するが、フッ酸等のエッチング液に対するエッチング耐性が窒化シリコン膜より低下する。ＢＣｌ3の供給量を減らすと、ウェットエッチング耐性は向上するが、誘電率が高くなってしまう。ウェットエッチング耐性の低下は、ＢＣｌ3の供給量に依存するため、膜中に残留したＣｌ成分に起因すると考えられる。
【課題を解決するための手段】
【００１０】
本発明の一態様によれば、基材上にシラン系ガス、窒化性ガス及びホウ素含有ガスをこの順で供給してホウ素含有窒化シリコン層を形成する工程と、該ホウ素含有窒化シリコン層に、プラズマにより活性化された窒化性ガスを供給する工程とを含み、これらの工程をこの順で繰り返し行う成膜方法が提供される。
【００１１】
本発明の他の態様によれば、導電層を形成する工程と、前記導電層上に保護絶縁膜を形成する工程と、前記保護絶縁膜上に酸化膜を形成する工程とを含み、前記保護絶縁膜は上記の成膜方法により形成する、半導体装置の製造方法が提供される。
【発明の効果】
【００１２】
本発明によれば、誘電率が低くかつエッチング耐性に優れた窒化シリコン系絶縁膜を形成することができる。
【図面の簡単な説明】
【００１３】
【図１】関連技術による成膜方法におけるガス供給のタイミングチャート。
【図２】関連技術により形成された窒化シリコン膜のエッチングレートとＢＣｌ3供給量との関係を示す図。
【図３】関連技術により形成された窒化シリコン膜の比誘電率とＢＣｌ3供給量との関係を示す図。
【図４】本発明の実施形態の成膜方法におけるガス供給のタイミングチャート。
【図５】本発明の実施形態の成膜方法に用いられる成膜装置の断面図。
【図６】本発明の実施形態の製造方法により製造される半導体装置（ＤＲＡＭ）の部分断面図。
【図７】本発明の実施形態の製造方法を説明するための、ビット線形成プロセス途中の構造を示す断面図。
【図８】図７に示す構造の形成工程に続く工程後の構造を示す断面図。
【図９】図８に示す構造の形成工程に続く工程後の構造を示す断面図。
【図１０】図９に示す構造の形成工程に続く工程後の構造を示す断面図。
【図１１】成膜方法の違いと得られた膜のエッチングレートとの関係を示す図。
【図１２】成膜方法の違いと得られた膜のエッチングレートとの関係を示す図。
【発明を実施するための形態】
【００１４】
本発明の一実施形態の成膜方法は、基材上にシラン系ガス（例えばＤＣＳ）を供給し、続いて窒化性ガス（例えばアンモニア）を供給して窒化シリコン層を形成し、次にこの窒化シリコン層へホウ素含有ガス（例えばＢＣｌ3）を供給し、この窒化シリコン層にホウ素（Ｂ）を添加してホウ素含有窒化シリコン層を形成し、次にプラズマにより活性化された窒化性ガス（例えばアンモニア）を前記ホウ素含有窒化シリコン層へ供給する。このプロセスを１サイクルとして繰り返すことにより、低誘電率で高エッチング耐性のホウ素含有窒化シリコン膜を形成することができる。
【００１５】
この成膜は、原子層成長（ＡＬＤ：atomic layer deposition）法に従って行うことができる。例えば、シラン系ガスを供給してシリコン原子の１原子層分のシリコン層を形成し、次いで窒化性ガスを供給し、このシリコン層を窒化して窒化シリコン層を形成する。次に、この窒化シリコン層にホウ素含有ガスを供給してホウ素含有窒化シリコン層を形成する。次にプラズマにより活性化された窒化性ガスを前記ホウ素含有窒化シリコン層へ供給する。このプロセスを１サイクルとして繰り返すことにより、シリコン原子の１原子層分ごとに成膜とホウ素添加と膜処理が行われ、膜厚および膜組成の制御性が良く、厚み及び組成の均一な膜を形成できる。
【００１６】
窒化性ガスのプラズマによる活性化は、反応器内に導入された窒化性ガスに高周波電界をかけて窒化性ガスをプラズマ化することにより行うことができる。この活性化により生じた活性種が、ホウ素含有窒化シリコン膜中の、不純物含有ガス由来の残留成分と反応し、結果、その残留成分を除去することができる。例えば、窒化性ガスとしてアンモニアを用い、ホウ素含有ガスとしてＢＣｌ3を用いた場合、アンモニア由来のＨラジカル等の活性種が、ホウ素含有窒化シリコン膜中の、ＢＣｌ3由来の残留Ｃｌ成分と反応し、結果、残留Ｃｌ成分を除去することができる。これにより、ホウ素含有窒化シリコン膜中のホウ素量を増大させて低誘電率化を行うために、十分な量のＢＣｌ3の供給を行っても、ＢＣｌ3供給量の増大に伴うホウ素含有窒化シリコン膜のエッチング耐性の低下を抑えることができる。
【００１７】
図４に、本実施形態の成膜方法におけるガス供給のタイミングチャートを示す。時間０〜ｔ１においてＤＣＳ供給、時間ｔ１〜ｔ２においてＮ2パージ処理、時間ｔ２〜ｔ３においてＮＨ3供給、時間ｔ３〜ｔ４においてＮ2パージ処理、時間ｔ４〜ｔ５においてＢＣｌ3供給、時間ｔ５〜ｔ６においてＮ2パージ処理、時間ｔ６〜ｔ７においてＮＨ3供給、時間ｔ７〜ｔ８においてＮ2パージ処理を行う。このプロセスを１サイクルとして繰り返し行う。
【００１８】
本実施形態の成膜方法において、ホウ素添加前の窒化シリコン層の形成においては、窒化性ガスをプラズマにより活性化させて供給することが好ましい。活性化した窒化性ガスを供給することにより、窒化シリコン層の成膜反応を促進でき、比較的低温下で窒化シリコン層を形成することができる。また、プロセス温度を低くできるため、タングステン等の導電層上に窒化シリコン膜を形成する場合は、配線抵抗の増加の原因となる窒化タングステン（ＷＮ）等の窒化層の形成を抑制することができる。窒化性ガスを活性化しない場合は、活性化を行わない分のエネルギーを補償するためにプロセス温度を上げて成膜を行うことができる。
【００１９】
具体的な成膜条件としては、例えばプロセス温度を６００℃とし、ＤＣＳの流量は８０ｓｃｃｍ、アンモニアの流量は６５０ｓｃｃｍ、ＢＣｌ3の流量は６ｓｃｃｍに設定できる。ここでｓｃｃｍは標準状態での単位時間あたりの流量（cm3/min）を示す（以下も同じ）。
【００２０】
実際に上記のタイミングチャートと成膜条件下で本実施例のホウ素含有窒化シリコン膜を形成し、エッチングレートと比誘電率を求めた。比較として、ホウ素を添加しなかった以外は本実施例と同様にして窒化シリコン膜を形成し、また、活性化アンモニアによる処理（時間ｔ６〜ｔ７の処理）を行わなかった以外は本実施例と同様にしてホウ素含有窒化シリコン膜を形成し、これらの膜のエッチングレート及び比誘電率も求めた。
【００２１】
図１１には、成膜方法の違いと得られた膜のエッチングレート（相対値）の関係を示し、図１２には、成膜方法の違いと得られた膜の非誘電率の関係を示す。これらの図において、横軸のＳｉＮはホウ素未添加の比較例、ＳｉＢＮは本実施例、ＳｉＢＮ（ＲＥＦ）は活性化アンモニアによる処理を行わなかった比較例を示す。これらの図から、本発明によれば、誘電率が低く且つエッチング耐性に優れたホウ素含有窒化シリコン膜を形成できることが分かる。
【００２２】
本発明の成膜方法におけるシラン系ガスとしては、ジクロロシラン（ＤＣＳ）、ヘキサクロロジシラン、モノシラン（ＳｉＨ4）、ジシラン（Ｓｉ2Ｈ6）、ヘキサメチルジシラザン、テトラクロロシラン、ジシリルアミン、トリシリルアミン、ビスターシャリーブチルアミノシランが挙げられる。
【００２３】
本発明の成膜方法における窒化性ガスとしては、アンモニア（ＮＨ3）、窒素（Ｎ2）、一酸化二窒素（Ｎ2Ｏ）、一酸化窒素（ＮＯ）が挙げられる。
【００２４】
本発明の成膜方法におけるホウ素含有ガスとしては、ＢＣｌ3、Ｂ2Ｈ6、ＢＦ3、Ｂ（ＣＨ3）3が挙げられる。
【００２５】
本発明の成膜方法において、シラン系ガスの流量は１０〜３０００ｓｃｃｍの範囲に設定でき、窒化シリコン膜形成時の窒化性ガスの流量は５００〜５０００ｓｃｃｍの範囲に設定でき、ホウ素含有ガスの流量は１〜１００ｓｃｃｍの範囲に設定することができる。プロセス温度は、３００〜８００℃の範囲に設定でき、４００〜７００℃の範囲が好ましい。プロセス圧力は、０．１Ｔｏｒｒ（１３Ｐａ）〜１０Ｔｏｒｒ（１３３３Ｐａ）の範囲に設定することができる。
【００２６】
各原料ガスの供給時間および各パージ処理は５〜３０秒の範囲において適宜設定できる。
【００２７】
本発明の成膜方法に用いられる成膜装置としては、プラズマを形成する活性化手段を反応器内に一体に組み込んだものを用いてもよいし、活性化手段を反応器とは別体に設けたものを用いてもよい。前者の場合は、反応器内に導入された窒化性ガスが活性化され、後者の場合は反応器外で活性化された窒化性ガスが反応器内に供給される。
【００２８】
本発明の実施形態に用いられる成膜装置としては、例えば図５に示されるバッチ式縦形ホットウォール型リモートプラズマＣＶＤ装置を用いることができる。
【００２９】
このＣＶＤ装置は、石英ガラス製の一端が開口し他端が閉塞した円筒形状のプロセスチューブ２０１（反応器）を備え、これを加熱するためのヒータ２０２が、プロセスチューブ２０１の周囲を覆うように同心円状に設置されている。
【００３０】
プロセスチューブ２０１の側壁の一部には排気口２０３があり、この排気口とこの排気口に接続する排気装置（図示せず）との間にスロットルバルブ（図示せず）が設けられている。このスロットルバルブによりプロセスチューブ内の圧力を制御することができる。
【００３１】
原料ガスを供給するためのガス供給管２０４は、プロセスチューブ内に垂直に設置され、複数個の吹出口２０５がガス供給管２０４の延在方向（垂直方向）に沿って設けられている（プロセスチューブ内の矢印はガスの吐出方向を示す）。
【００３２】
また、プラズマで活性化するガスを供給するためのガス供給管２０６もプロセスチューブ内に垂直に設置され、複数個の吹出口がガス供給管２０６の延在方向（垂直方向）に沿って設けられている（プロセスチューブ内の矢印はガスの吐出方向を示す）。ガス供給管２０６の両脇には一対の保護管２０７が設置され、その中空部内にそれぞれ電極２０８が設けられている。各電極２０８には、高周波電力を印加する高周波電源（図示せず）が整合器（図示せず）を介して電気的に接続されている。
【００３３】
一方、被処理物（基材）としてのウエハ２０９は、プロセスチューブの外部に設置されたエレベータ（図示せず）によって垂直方向に昇降されるボート（図示せず）によって保持される。
【００３４】
シラン系ガス（例えばＤＣＳ）はガス供給管２０４を介して、窒化性ガス（例えばＮＨ3）はガス供給管２０６を介して、ホウ素含有ガス（例えばＢＣｌ3）はガス供給管２０４又は２０６を介して順にプロセスチューブ内に供給する。窒化性ガスの供給時には、一対の電極に高周波電力を印可してプラズマによる活性化を行う。プラズマ活性化時の高周波電源のＲＦ出力は１００〜４００Ｗの範囲に設定することができる。
【００３５】
上述の成膜方法は、半導体装置の製造方法に適用することができる。
【００３６】
本発明の一実施形態の半導体装置の製造方法は、半導体基板上に配線層を形成する工程と、この配線層を覆うように保護絶縁膜を形成する工程と、この保護絶縁膜上に層間絶縁膜を形成する工程を含み、この保護絶縁膜を、前述の成膜方法で形成する。
【００３７】
以下、ＤＲＡＭ（dynamic random access memory）の製造方法に上述の成膜方法を適用した実施形態を、図面を参照して説明する。
【００３８】
図６は本実施形態の製造方法により製造するＤＲＡＭの部分断面図を示す。
【００３９】
この図において、半導体基板１は所定濃度の不純物、例えばｐ型（ボロン等）の不純物が導入された半導体、例えばシリコンから形成されている。
【００４０】
素子分離領域２は、ＳＴＩ（shallow trench isolation）法により、半導体基板のトランジスタ形成領域以外の部分に形成され、トランジスタ（選択用トランジスタ）を絶縁分離する。
【００４１】
トランジスタ形成領域において、半導体基板１の表面に、例えば熱酸化法などにより、シリコン酸化膜からなるゲート絶縁膜（図示しない）が形成されている。
【００４２】
このゲート絶縁膜の上にゲート電極３０が、例えば多結晶シリコン膜３１と金属膜３２との積層膜により形成されている。多結晶シリコン膜３１は、ＣＶＤ法により形成でき、成膜時に不純物を導入することができる。金属膜３２の材料は、タングステン（Ｗ）やタングステンシリサイド（ＷＳｉ）などの高融点金属を用いることができる。ゲート電極３０の上には窒化シリコン膜等からなるキャップ膜２０が形成され、ゲート電極３０の側壁には窒化シリコン膜等からなるサイドウォール２１が形成されている。
【００４３】
上記ゲート電極３０の一方の側の半導体基板にソース拡散層３ｂが形成され、ゲート電極３０の他方の側の半導体基板にドレイン拡散層３ａが形成されている。
【００４４】
キャップ膜２０及びサイドウォール２１により自己整合的にコンタクトホールが形成され、各コンタクトホール内に所定の不純物濃度の多結晶シリコンが充填され、ソース又はドレインの拡散層と接続されたコンタクトプラグ１０２が形成されている。コンタクトプラグ１０２は第１の層間絶縁膜１０１を貫通するように形成されている。コンタクトプラグ１０２は、第１の層間絶縁膜１０１により隣接する他のコンタクトプラグ１０２と電気的に絶縁されている。
【００４５】
コンタクトプラグ１０２及び第１の層間絶縁膜１０１の上には、全面に第２の層間絶縁膜１０３、ホウ素含有窒化シリコン膜（ＳｉＢＮ）１０６及び第３の層間絶縁膜１０７が形成されている。
【００４６】
ドレイン拡散層３ａに接続されたコンタクトプラグ１０２の上面が露出するように、第２の層間絶縁膜１０３を貫通するビット線コンタクトホールが形成され、このビット線コンタクトホール内に、Ｔｉ／ＴｉＮ／Ｗからなるビット線コンタクトプラグ８が形成されている。
【００４７】
ビット線コンタクトプラグ８に接続するように、第２の層間絶縁膜１０３上にＷ膜からなるビット線１０４が形成され、ビット線１０４上に窒化シリコン膜１０５が形成されている。すなわち、ビット線１０４は、コンタクトプラグ１０２及びビット線コンタクトプラグ８を介して、ＭＯＳトランジスタのドレイン拡散層３ａと接続されている。このビット線１０４の側壁には、サイドウォールとしてホウ素含有窒化シリコン膜１０６が形成されている。
【００４８】
ソース拡散層３ｂに接続されたコンタクトプラグ１０２の上面が露出するように、第２の層間絶縁膜１０３及び第３の層間絶縁膜１０７を貫通する容量コンタクトホール１２が形成され、この容量コンタクトホール１２内に、Ｐ（燐）を含む多結晶シリコンからなる容量コンタクトプラグ１０８が形成されている。
【００４９】
第３の層間絶縁膜上には、シリコン酸化膜１５及び窒化シリコン膜１４（ストッパ膜）からなる第４の層間絶縁膜１６が形成されている。第４層間絶縁膜１６には、容量コンタクトプラグ１３の直上にキャパシタ用シリンダホール１７が形成されている。このキャパシタ用シリンダホール１７の底面及び側壁に、下部電極２４と、この下部電極２４の上に容量絶縁膜２５が形成されている。さらに、キャパシタ用シリンダホールを充填するよう上部電極２６が形成されている。上部電極２６は、例えばＴｉＮ膜及びＷ層の複合層により形成できる。
【００５０】
次に、上述のＤＲＡＭを製造する方法について、図面を参照して説明する。
【００５１】
まず、図６に示すように、通常の方法に従って、半導体基板１上に素子分離領域２を形成し、その後、ゲート電極３０、ソース拡散層３ｂ、ドレイン拡散層３ａ、キャップ膜２０及びサイドウォール２１を含むＭＯＳトランジスタを形成する。
【００５２】
次に、図６に示すように、ＭＯＳトランジスタを含む全面に、シリコン酸化膜からなる第１の層間絶縁膜１０１をプラズマＣＶＤ（chemical vapor deposition）法により４５０ｎｍの厚さに形成する。次いで、リフロー処理の後に、ＣＭＰ（chemical mechanical polishing）法により表面を平坦化する。
【００５３】
次に、第１の層間絶縁膜１０１の上に、フォトリソグラフィにより、コンタクトプラグ１０２に対応する開口を持つレジストパターンを形成する。このレジストパターンをマスクとして、異方性エッチングを行い、コンタクトプラグ１０２を形成するためのコンタクトホールを形成する。
【００５４】
次に、レジストパターンを除去した後、ＣＶＤ法により全面に、不純物が導入された多結晶シリコンを、上記コンタクトホールがこの多結晶シリコンにより充填される厚さに堆積させる。この多結晶シリコンの不純物濃度は、１．０×１０20〜４．５×１０20ａｔｏｍｓ／ｃｍ3の範囲に設定することができる。
【００５５】
次に、塩素系プラズマガスを用いたドライエッチングによるエッチバックの後、ＣＭＰ法により平坦化処理を行い、ホール外の第１の層間絶縁膜１０１の上の多結晶シリコンを除去し、上記コンタクトホール内に充填された多結晶シリコンを残すことにより、コンタクトプラグ１０２を形成する。このコンタクトプラグ１０２は、図６に示されるように、ビット線１０４と拡散層３ａとを接続し、または容量コンタクトプラグ１０８と拡散層３ｂとを接続できるように形成する。
【００５６】
次に、プラズマＣＶＤ法により、酸化シリコンからなる厚さ２００ｎｍの第２の層間絶縁膜１０３を形成する。次いで、フォトリソグラフィと異方性エッチングにより、第２の層間絶縁膜１０３に、ドレイン拡散層３ａに接続されたコンタクトプラグ１０２に達するコンタクトホールを形成する。このコンタクトホールを充填するように、全面にＴｉ／ＴｉＮ／Ｗからなる多層金属膜をＣＶＤ法により順次成膜する。その後、ＣＭＰを行って、コンタクトホール外の多層金属膜を除去し、このコンタクトホール内にビット線コンタクトプラグ８が形成される。
【００５７】
次に、図７に示すように、第２の層間絶縁膜１０３の上に、スパッタリング法により厚さ５０ｎｍのタングステン（Ｗ）膜１０４Ｆを堆積させる。このとき、このＷ膜１０４Ｆと第２の層間絶縁膜１０３との間に、厚み５〜１０ｎｍの窒化タングステン膜や窒化チタン膜を密着層として形成してもよい。次に、Ｗ膜１０４Ｆの上に、ハードマスクとして利用するための窒化シリコン膜１０５をプラズマＣＶＤ法により堆積させる。
【００５８】
次に、窒化シリコン膜１０５の上に、フォトリソグラフィにより、Ｗ膜１０４Ｆからビット線１０４を形成するためのレジストパターンを形成し、このレジストパターンをマスクとして窒化シリコン膜１０５を異方性エッチングして、ビット線に対応する形状を持つパターンを形成する。
【００５９】
次に、レジストパターンを除去し、図８に示すように、窒化シリコン膜１０５のパターンをハードマスクとして、Ｗ膜１０４Ｆを異方性エッチングして、２５ｎｍの幅のビット線１０４を形成する。このとき、ビット線１０４の側壁が露出、すなわちＷ膜が露出する。
【００６０】
次に、図９に示すように、後に第３の層間絶縁膜１０７を形成する際の酸化防止膜（保護絶縁膜）として（特に、ビット線１０４の側壁に露出されたＷ膜の酸化防止膜として）、前述の成膜方法にしたがって、プラズマアシストＡＬＤ法により、ホウ素含有窒化シリコン膜１０６を全面に形成する。これにより、ビット線１０４のＷ膜が露出された側壁が、酸化防止膜としてホウ素含有窒化シリコン膜１０６により被覆される。ホウ素を含有しない窒化シリコン膜を形成した場合に対して、配線間容量に起因する寄生容量の低減を行うことができる。
【００６１】
ホウ素含有窒化シリコン膜１０６の形成は、例えば、前述したように、縦型バッチ式のプラズマアシストＡＬＤ装置を用い、例えば６００〜６３０℃の温度下で、ＤＣＳ、アンモニア、ＢＣｌ3、及びプラズマによりラジカル化したアンモニアを、窒素パージを介挿して順に反応室（チャンバ）内に供給し、このプロセスを１サイクルとして繰り返すことにより実施できる。ホウ素含有窒化シリコン膜１０６は、量産レベルとして、１０ｎｍの厚みに形成することができる。
【００６２】
ホウ素含有窒化シリコン膜１０６の形成後、次工程へのクロスコンタミネーションによる汚染の回避のため、希釈ＨＦ溶液（弗酸）にて洗浄を行う。このホウ素含有窒化シリコン膜は、十分なエッチング耐性を有するため、洗浄工程後において、ホウ素を含有しない窒化シリコン膜を酸化防止膜として用いた場合と同等の膜厚を保持することができる。
【００６３】
次に、図１０に示すように、ホウ素含有窒化シリコン膜１０６の上に、ＨＤＰ（high density plasma）−ＣＶＤにより、酸化シリコンからなる第３の層間絶縁膜１０７を全面に形成し、ＣＭＰ法により平坦化を行う。
【００６４】
酸化シリコンからなる第３の層間絶縁膜１０７を成膜する際、酸化防止膜であるホウ素含有窒化シリコン膜１０６によって、ビット線１０４の露出していた側壁が酸化雰囲気から保護され、ビット線１０４を構成するＷ膜の酸化が防止される。このため、第３の層間絶縁膜１０７形成時における、ビット線１０４の配線抵抗の上昇を防止することができる。
【００６５】
次に、第３の層間絶縁膜１０７上に、フォトリソグラフィにより、コンタクトプラグ１０２の直上に容量コンタクトプラグ１０８に対応する開口を持つレジストパターンを形成する。次いで、このレジストパターンをマスクとして、第３の層間絶縁膜１０７に対して異方性エッチングを行い、コンタクトプラグ１０２に達する容量コンタクトホール１２を形成する。
【００６６】
次に、ＣＶＤ法により全面に、不純物が導入された多結晶シリコンを、容量コンタクトホール１２がこの多結晶シリコンにより充填される厚さに堆積させる。
【００６７】
次に、塩素系プラズマガスを用いたドライエッチングによるエッチバックの後、ＣＭＰ法により平坦化処理を行い、ホール外の第３の層間絶縁膜１０７の上の多結晶シリコンを除去し、容量コンタクトホール１２内に充填された多結晶シリコンを残すことにより、容量コンタクトプラグ１０８を形成する。
【００６８】
次に、キャパシタ用シリンダホール１７を形成する際の酸化膜エッチングストッパとして、全面にＬＰ（low pressure-chemical vapor deposition）−ＣＶＤ法により、窒化シリコン膜１４を形成する。その後、プラズマＣＶＤにより、全面にシリコン酸化膜１５を３０００ｎｍの厚さに形成する。このようにして、窒化シリコン膜１４とシリコン酸化膜１５からなる第４の層間絶縁膜１６を形成する。
【００６９】
次に、第４の層間絶縁膜１６上に、フォトリソグラフィにより、コンタクトプラグ１０８の直上にキャパシタ用シリンダホール１７に対応する開口を持つレジストパターンを形成する。次いで、このレジストパターンをマスクとして第４の層間絶縁膜１６に対して異方性エッチングを行い、窒化シリコン膜１４（エッチングストッパ）に達するホールを形成する。次いで、レジストパターンを除去した後、ホール内に露出した窒化シリコン膜１４を異方性エッチング等により除去し、コンタクトプラグ１０８の上面を露出させ、第４の層間絶縁膜１６を貫通するキャパシタ用シリンダホール１７を形成する。
【００７０】
次に、シリンダキャパシタの下部電極２４を形成する。下部電極となる導電膜を形成する前に、キャパシタ用シリンダホール１７内のコンタクトプラグ１０８の露出面に対し、フッ酸含有溶液によりウェットエッチング処理を行い、コンタクトプラグ１０８の露出面に形成された自然酸化膜を除去する。
【００７１】
次に、キャパシタ用シリンダホール１７の側面および底面を含む全面に下部電極となる導電膜２４を形成する。例えば、全面にチタン及び窒化チタンをＣＶＤ法により順次成膜し、ＴｉＮ／Ｔｉの２層からなる厚み３０ｎｍの導電膜を形成する。
【００７２】
次に、フォトレジストを塗布し、キャパシタ用シリンダホール１７内のみフォトレジストを残存させた後、キャパシタ用シリンダホール１７の外、すなわち第４の層間絶縁膜１６表面の導電膜２４をエッチングにより除去する。その後、フォトレジストを除去し、結果、キャパシタ用シリンダホール１７内の導電膜２４からなる下部電極２４が得られる。
【００７３】
次に、下部電極２４の表面をＮ2雰囲気中において熱処理することにより窒化して保護膜を形成する。この保護膜は、キャパシタ絶縁膜２５となる酸化タンタル膜を形成する際の下部電極２４の酸化を抑制する。
【００７４】
次に、下部電極２４上に容量絶縁膜（誘電体膜）２５を形成する。この容量絶縁膜２５としては、ペンタエトキシタンタルを原料とし、酸化剤に酸素を用いたＣＶＤ法により厚さ８ｎｍの酸化タンタル膜を形成することができる。この酸化タンタル膜の絶縁性を向上させるために、７５０℃の酸化性雰囲気にて熱処理してもよい。容量絶縁膜としては、酸化タンタル膜に限らず、酸化アルミニウム膜、酸化ハフニウム膜、酸化ジルコニウム膜などの金属酸化物の単層膜または積層膜を用いることができる。
【００７５】
その後、上部電極２６となる導電層をキャパシタ用シリンダホールを充填するように形成する。例えば、窒化チタン膜及びタングステン膜をＣＶＤ法により順次形成して、これらの積層膜からなる上部電極２６を形成する。
【００７６】
上述したプロセスにより形成されたビット線１０４は、酸化保護膜として従来のＬＰ−ＣＶＤ法による窒化シリコン膜（処理温度６３０℃、露出されたＷ膜上に窒化膜が形成される）を用いた場合に比較し、ビット線１０４を構成するＷ膜の窒化が抑制されるため、配線抵抗が低減できると考えられる。
【００７７】
また、上述のプロセスでは、ビット線１０４間のボイドの発生が抑えられ、短絡等の問題が生じることがなく、十分な歩留まりを確保できる。
【符号の説明】
【００７８】
１  半導体基板
２  素子分離領域
３ａ  ドレイン拡散層
３ｂ  ソース拡散層
８  ビット線コンタクトプラグ
１２  容量コンタクトホール
１４  窒化シリコン膜（ストッパ膜）
１５  シリコン酸化膜
１６  第４の層間絶縁膜
１７  キャパシタ用シリンダホール
２０  キャップ膜
２１  サイドウォール
２４  下部電極
２５  容量絶縁膜
２６  上部電極
３０  ゲート電極
３１  多結晶シリコン膜
３２  金属膜
１０１  第１の層間絶縁膜
１０２  コンタクトプラグ
１０３  第２の層間絶縁膜
１０４  ビット線
１０４Ｆ  タングステン膜
１０５  窒化シリコン膜
１０６  ホウ素含有窒化シリコン膜
１０７  第３の層間絶縁膜
１０８  容量コンタクトプラグ
２０１  プロセスチューブ（反応器）
２０２  ヒータ
２０３  排気口
２０４  ガス供給管
２０５  吹出口
２０６  ガス供給管
２０７  保護管
２０８  電極
２０９  ウエハ
【図１】
2010251654.tif 000003
【図２】
2010251654.tif 000004
【図３】
2010251654.tif 000005
【図４】
2010251654.tif 000006
【図５】
2010251654.tif 000007
【図６】
2010251654.tif 000008
【図７】
2010251654.tif 000009
【図８】
2010251654.tif 000010
【図９】
2010251654.tif 000011
【図１０】
2010251654.tif 000012
【図１１】
2010251654.tif 000013
【図１２】
2010251654.tif 000014