(57)【要約】【課題】各素子を近接配置する必要がなく、部品点数やコストの増大を招くことがなく、容易に実現することが可能であって、スイッチング素子の切換えに伴うサージ電圧を効果的に抑える。【解決手段】第３及び第２トランジスタ１３、１２がオンからオフに切換わっても、各寄生インダクタンス５６ｂ、５５ｃに電流が流れ続けている。これは、第４ダイオード２４のカソードＫを第３トランジスタ１３のエミッタＥ近傍に接続し、かつ第１ダイオード２１のアノードＡを第２トランジスタ１２のコレクタＣ近傍に接続したことから、第４ダイオード２４から誘導性負荷１７への電流経路が寄生インダクタンス５６ｂを介して形成され、かつ直流抵抗１８から第１ダイオード２１への電流経路が寄生インダクタンス５５ｃを介して形成されるためである。【選択図】図２Ｂ
2010136505.tif 000002
【特許請求の範囲】
【請求項１】
直流電源と接地間に第１及び第２スイッチング素子を直列接続して挿入すると共に第３及び第４スイッチング素子を直列接続して挿入し、第１及び第２スイッチング素子間の接続配線と第３及び第４スイッチング素子間の接続配線を誘導性負荷を介して接続し、第１乃至第４スイッチング素子とは逆方向の電流をそれぞれ流す第１乃至第４ダイオードを第１乃至第４スイッチング素子に並列接続しており、第３及び第２スイッチング素子をオンにして、第３及び第２スイッチング素子を通じて誘導性負荷に一方向に直流電源電流を流した後に、第３及び第２スイッチング素子をオフにして、第４及び第１ダイオードを通じて誘導性負荷に一方向の自己誘導電流を流し、引き続いて第１及び第４スイッチング素子をオンにして、第１及び第４スイッチング素子を通じて誘導性負荷に逆方向に直流電源電流を流した後に、第１及び第４スイッチング素子をオフにして、第２及び第３ダイオードを通じて誘導性負荷に逆方向に自己誘導電流を流すという切換え動作を繰り返して、直流電圧から交流電圧への変換を行うインバータ装置において、
第１ダイオードのアノードを第１及び第２スイッチング素子間の接続配線における該接続配線と誘導性負荷の接続点よりも第２スイッチング素子近くの部位に接続し、
第２ダイオードのカソードを第１及び第２スイッチング素子間の接続配線における該接続配線と誘導性負荷の接続点よりも第１スイッチング素子近くの部位に接続し、
第３ダイオードのアノードを第３及び第４スイッチング素子間の接続配線における該接続配線と誘導性負荷の接続点よりも第４スイッチング素子近くの部位に接続し、
第４ダイオードのカソードを第３及び第４スイッチング素子間の接続配線における該接続配線と誘導性負荷の接続点よりも第３スイッチング素子近くの部位に接続したことを特徴とするインバータ装置。
【請求項２】
第１スイッチング素子と第２ダイオードのカソード間の配線上の接続距離が第２スイッチング素子と第２ダイオードのアノード間の配線上の接続距離よりも短く、
第２スイッチング素子と第１ダイオードのアノード間の配線上の接続距離が第１スイッチング素子と第１ダイオードのカソード間の配線上の接続距離よりも短く、
第３スイッチング素子と第４ダイオードのカソード間の配線上の接続距離が第４スイッチング素子と第４ダイオードのアノード間の配線上の接続距離よりも短く、
第４スイッチング素子と第３ダイオードのアノード間の配線上の接続距離が第３スイッチング素子と第３ダイオードのカソード間の配線上の接続距離よりも短いことを特徴とする請求項１に記載のインバータ装置。
【請求項３】
第１スイッチング素子と第１ダイオードのカソード間の配線、第２スイッチング素子と第２ダイオードのアノード間の配線、第３スイッチング素子と第３ダイオードのカソード間の配線、及び第４スイッチング素子と第４ダイオードのアノード間の配線の少なくとも１つをコンデンサを介して接地したことを特徴とする請求項２に記載のインバータ装置。
【請求項４】
コンデンサに直流抵抗を直列接続したことを特徴とする請求項３に記載のインバータ装置。
【請求項５】
直流電源と接地間に直列接続されて挿入される第１及び第２スイッチング素子もしくは第３及び第４スイッチング素子を３組以上備え、各組のスイッチング素子間の接続配線を誘導性負荷を介して接続し、各スイッチング素子とは逆方向の電流をそれぞれ流す各ダイオードを該各スイッチング素子に並列接続したことを特徴とする請求項１に記載のインバータ装置。
【請求項６】
第１乃至第４スイッチング素子もしくは第１乃至第４ダイオードは、ＳｉＣ、ＧａＡｓ、ＧａＮ等の化合物半導体を含むことを特徴とする請求項１に記載のインバータ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電圧を交流電圧に変換するインバータ装置に関する。
【背景技術】
【０００２】
図８Ａ、図８Ｂは、従来のインバータ装置を例示しており、図８Ａがインバータ装置の基板上の配線パターンを模式的に示し、図８Ｂがインバータ装置の配線接続を示している。これらの図に示すようにインバータ装置では、直流電源１１０と接地間に、第１トランジスタ１１１と第２トランジスタ１１２を直列接続して挿入すると共に、第３トランジスタ１１３と第４トランジスタ１１４を直列接続して挿入している。そして、第１及び第２トランジスタ１１１、１１２を接続する配線１１５と第３及び第４トランジスタ１１３、１１４を接続する配線１１６との間に、誘導性負荷１１７と直流抵抗１１８を直列接続して挿入している。更に、第１乃至第４トランジスタ１１１〜１１４には、該各トランジスタとは逆方向に電流をそれぞれ流す第１乃至第４ダイオード１２１〜１２４を並列接続している。尚、第１乃至第４トランジスタ１１１〜１１４のコレクタ、エミッタ、及びベースには、符号Ｃ、Ｅ、Ｂを付している。また、第１乃至第４ダイオード１２１〜１２４のアノード及びカソードには、符号Ａ、Ｋを付している。
【０００３】
また、配線１１５において、直流抵抗１１８が接続される接続点１１５ａから第１トランジスタ１１１のエミッタＥまでを配線部分１１５ｂとし、接続点１１５ａから第２トランジスタ１１２のコレクタＣまでを配線部分１１５ｃとしている。これらの配線部分１１５ｂ、１１５ｃには、それぞれの寄生インダクタンス１３１、１３２が存する。同様に、配線１１６において、誘導性負荷１１７が接続される接続点１１６ａから第３トランジスタ１１３のエミッタＥまでを配線部分１１６ｂとし、接続点１１６ａから第４トランジスタ１１４のコレクタＣまでを配線部分１１６ｃとしている。これらの配線部分１１６ｂ、１１６ｃには、それぞれの寄生インダクタンス１３３、１３４が存する。
【０００４】
次に、このようなインバータ装置の基本動作を説明する。この基本動作では、各寄生インダクタンス１３１〜１３４の影響を無視する。
【０００５】
（ステップ１）図９Ａに示すように第３及び第２トランジスタ１１３、１１２をオンにして、直流電源１１０の直流電流ｉsを第３トランジスタ１１３→誘導性負荷１１７→直流抵抗１１８→第２トランジスタ１１２→接地という経路で流す。このとき、誘導性負荷１１７に＋電圧が発生する。
【０００６】
（ステップ２）図９Ｂに示すように第３及び第２トランジスタ１１３、１１２をオフにして、誘導性負荷１１７に生じた自己誘導電流＋ｉyを接地→第４ダイオード１２４→誘導性負荷１１７→直流抵抗１１８→第１ダイオード１２１→直流電源１１０という経路で流す。このときも、誘導性負荷１１７に＋電圧が発生する。
【０００７】
（ステップ３）図９Ｃに示すように第１及び第４トランジスタ１１１、１１４をオンにして、直流電源１１０の直流電流ｉsを第１トランジスタ１１１→直流抵抗１１８→誘導性負荷１１７→第４トランジスタ１１４→接地という経路で流す。このとき、誘導性負荷１１７に−電圧が発生する。
【０００８】
（ステップ４）図９Ｄに示すように第１及び第４トランジスタ１１１、１１４をオフにして、誘導性負荷１１７に生じた自己誘導電流−ｉyを接地→第２ダイオード１２２→直流抵抗１１８→誘導性負荷１１７→第３ダイオード１２３→直流電源１１０という経路で流す。このときも、誘導性負荷１１７に−電圧が発生する。
【０００９】
このようなステップ１〜４の動作を繰り返して、直流電源１１０の直流電圧を交流電圧に変換する。
【００１０】
ところで、図８Ａ、図８Ｂに示すようなインバータ装置において、第１乃至第４トランジスタ１１１〜１１４のスイッチング速度が遅かったならば、各配線１１５の寄生インダクタンス１３１〜１３４が問題になることはない。
【００１１】
しかしながら、近年、装置の小型化や低価格化を図るべく、スイッチング速度を高速化する傾向にあり、それらの寄生インダクタンスによるサージ電圧が問題になっている。ここで、スイッチング素子に流れる電流をｉとし、時間をｔとすると、スイッチング素子のスイッチングが速くなる程、電流の変化分ｄｉ／ｄｔが大きくなる。そして、寄生インダクタンスをＬｓとし、寄生インダクタンスに生じるサージ電圧をＶｓとすると、Ｖｓ＝Ｌｓ・ｄｉ／ｄｔで表されることから、スイッチング素子のスイッチングが速くなる程、サージ電圧Ｖｓが高くなることが分る。このサージ電圧Ｖｓは、絶縁破壊や素子の損傷の原因となり、装置の故障や耐久性の劣化を招く。
【００１２】
次に、図８Ａ、図８Ｂのインバータ装置において、各寄生インダクタンス１３１〜１３４を考慮した動作を説明する。
【００１３】
（ステップ１）図９Ａに示すように第３及び第２トランジスタ１１３、１１２をオンにして、直流電源１１０の直流電流ｉsを第３トランジスタ１１３→寄生インダクタンス１３３→誘導性負荷１１７→直流抵抗１１８→寄生インダクタンス１３２→第２トランジスタ１１２→接地という経路で流す。
【００１４】
（ステップ２）図９Ｂに示すように第３及び第２トランジスタ１１３、１１２をオフにする。このとき、誘導性負荷１１７に生じた自己誘導電流＋ｉyは、接地→第４ダイオード１２４→寄生インダクタンス１３４→誘導性負荷１１７→直流抵抗１１８→寄生インダクタンス１３１→第１ダイオード１２１→直流電源１１０という経路で流れる。
【００１５】
（ステップ３）図９Ｃに示すように第１及び第４トランジスタ１１１、１１４をオンにして、直流電源１１０の直流電流ｉsを第１トランジスタ１１１→寄生インダクタンス１３１→直流抵抗１１８→誘導性負荷１１７→寄生インダクタンス１３４→第４トランジスタ１１４→接地という経路で流す。
【００１６】
（ステップ４）図９Ｄに示すように第１及び第４トランジスタ１１１、１１４をオフにする。このとき、誘導性負荷１１７に生じた自己誘導電流−ｉyは、接地→第２ダイオード１２２→寄生インダクタンス１３２→直流抵抗１１８→誘導性負荷１１７→寄生インダクタンス１３３→第３ダイオード１２３→直流電源１１０という経路で流れる
ここで、ステップ１では、各寄生インダクタンス１３３、１３２に電流が流れているが、これに対してステップ２では、第３及び第２トランジスタ１１３、１１２がオフになって、各寄生インダクタンス１３３、１３２の電流経路が遮断され、各寄生インダクタンス１３３、１３２に電流が流れていない。
【００１７】
そして、ステップ１から２への切換わりで、各寄生インダクタンス１３３、１３２の電流経路が遮断されても、各寄生インダクタンス１３３、１３２にエネルギーが保持されているので、これらのエネルギーが放出されて、各寄生インダクタンス１３３、１３２にそれぞれの逆起電力が生じ、これらの逆起電力がサージ電圧となって現れる。
【００１８】
同様に、ステップ３では、電流が各寄生インダクタンス１３１、１３４に流れているが、ステップ４では、第１及び第４トランジスタ１１１、１１４がオフになって、各寄生インダクタンス１３１、１３４の電流経路が遮断され、各寄生インダクタンス１３１、１３４に電流が流れていない。
【００１９】
そして、ステップ３から４への切換わりで、各寄生インダクタンス１３１、１３４の電流経路が遮断されると、保持されていた各寄生インダクタンス１３１、１３４のエネルギーが放出され、各寄生インダクタンス１３１、１３４にそれぞれの逆起電力が生じ、これらの逆起電力がサージ電圧となって現れる。
【００２０】
これらのサージ電圧は、先に述べたように絶縁破壊や素子の損傷の原因となり、装置の故障や耐久性の劣化を招く。
【００２１】
次に、図８Ａ、図８Ｂのインバータ装置における第１乃至第４トランジスタ１１１〜１１４をバイポーラトランジスタから電界効果トランジスタ（以下ＦＥＴと称する）に置き換えて、図１０に示すようなインバータ装置を構成した。そして、この図１０のインバータ装置において、シミュレーションにより、図９Ａ〜図９Ｄと同様の切換え動作を行い、この切換え動作に伴う第１乃至第４ＦＥＴ１１１〜１１４の電流波形及び電圧波形をそれぞれの箇所ｘで測定して求めたので、その結果を図１１（ａ）〜（ｈ）に示す。
【００２２】
ただし、直流電源１１０の電圧を１（ＫＶ）とし、第１乃至第４ＦＥＴ１１１〜１１４のスイッチング周波数を５０（ＫＨｚ）とし、オンのときの第１乃至第４ＦＥＴ１１１〜１１４の抵抗値を０．００１（Ω）とし、誘導性負荷１１７のインダクタンスを１００（μＨ）とし、直流抵抗１１８の抵抗を１０（Ω）とし、各寄生インダクタンス１３１〜１３４のインダクタンスを１（μＨ）とした。
【００２３】
図１１（ａ）、（ｂ）は第１ＦＥＴ１１１の電流波形と電圧波形を示し、図１１（ｃ）、（ｄ）は第２ＦＥＴ１１２の電流波形と電圧波形を示し、図１１（ｅ）、（ｆ）は第３ＦＥＴ１１３の電流波形と電圧波形を示し、図１１（ｇ）、（ｈ）は第４ＦＥＴ１１４の電流波形と電圧波形を示している。
【００２４】
先に述べたようにステップ１から２への切換わりで、第３及び第２ＦＥＴ１１３、１１２がオフになると、各寄生インダクタンス１３３、１３２のサージ電圧が生じ、これらサージ電圧Ｖｓが図１１（ｄ）、（ｆ）に示すように第３及び第２ＦＥＴ１１３、１１２の電圧波形に現れる。
【００２５】
同様に、ステップ３から４への切換わりで、第１及び第４トランジスタ１１１、１１４がオフになると、各寄生インダクタンス１３１、１３４のサージ電圧が生じ、これらのサージ電圧Ｖｓが図１１（ｂ）、（ｈ）に示すように第１及び第４ＦＥＴ１１１、１１４の電圧波形に現れる。
【００２６】
このようなサージ電圧は、先に述べたようにスイッチング速度が速くなる程に発生し易くなる。そして、近年のインバータ装置では、小型化及び低価格化を図るべくスイッチング速度が高速化されているので、そのようなサージ電圧が大きな弊害となっている。
【００２７】
また、ＳｉＣ、ＧａＡｓ、ＧａＮ等の化合物半導体を含むトランジスタでは、Ｓｉ等の単体半導体素子と比較して、サージ電圧の耐圧性が低く、このために従前の回路構成をそのまま使うことはできない。
【００２８】
このようなサージ電圧に対処すべく、種々の提案がなされている。例えば、特許文献１では、各素子間の配線の寄生インダクタンスを低減するべく、配線長を短くしている。
【００２９】
また、特許文献２では、スイッチング素子のゲート電圧やコレクタ電圧を検出し、この検出電圧に応じてスイッチング素子のゲート抵抗を段階的に増大して、電流の変化分ｄｉ／ｄｔを抑えている。
【００３０】
更に、特許文献３では、複数の配線導体を平行平板状に相互に密接させて配置し、各配線導体の電流により発生するそれぞれの磁束を相殺して、各配線導体の寄生インダクタンスを低減させている。
【００３１】
また、特許文献４では、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、アバランシェダイオード、逆電流防止ダイオード、抵抗等からなるスナバ回路をトランジスタと並列に接続して、トランジスタに印加されるサージ電圧を抑制している。
【特許文献１】特開２００５−５１１０９号公報
【特許文献２】特開２００８−９２６６３号公報
【特許文献３】特開２００１−２７４３２２号公報
【特許文献４】特開２００２−１５２０２４号公報
【発明の開示】
【発明が解決しようとする課題】
【００３２】
しかしながら、特許文献１のような各素子間の配線長を短くすると、各素子が近接配置され、各素子の放熱が困難になったり、各素子間のノイズにより誤動作が生じるという問題があった。
【００３３】
また、特許文献２のように検出電圧に応じてスイッチング素子のゲート抵抗を段階的に増大したり、あるいは特許文献４のようにスナバ回路を設けた場合は、素子もしくは部品点数が多くなり、コストが増大した。
【００３４】
更に、特許文献３のように各配線導体を平行平板状に相互に密接させて形成することは容易でなく、配線パターンや素子の配置等の制約が大きくて、実現が困難であり、コストが増大した。
【００３５】
そこで、本発明は、上記従来の問題点に鑑みてなされたものであり、各素子を近接配置する必要がなく、部品点数やコストの増大を招くことがなく、容易に実現することが可能であって、スイッチング素子の切換えに伴うサージ電圧を効果的に抑えることが可能なインバータ装置を提供することを目的とする。
【課題を解決するための手段】
【００３６】
上記課題を解決するために、本発明は、直流電源と接地間に第１及び第２スイッチング素子を直列接続して挿入すると共に第３及び第４スイッチング素子を直列接続して挿入し、第１及び第２スイッチング素子間の接続配線と第３及び第４スイッチング素子間の接続配線を誘導性負荷を介して接続し、第１乃至第４スイッチング素子とは逆方向の電流をそれぞれ流す第１乃至第４ダイオードを第１乃至第４スイッチング素子に並列接続しており、第３及び第２スイッチング素子をオンにして、第３及び第２スイッチング素子を通じて誘導性負荷に一方向に直流電源電流を流した後に、第３及び第２スイッチング素子をオフにして、第４及び第１ダイオードを通じて誘導性負荷に一方向の自己誘導電流を流し、引き続いて第１及び第４スイッチング素子をオンにして、第１及び第４スイッチング素子を通じて誘導性負荷に逆方向に直流電源電流を流した後に、第１及び第４スイッチング素子をオフにして、第２及び第３ダイオードを通じて誘導性負荷に逆方向に自己誘導電流を流すという切換え動作を繰り返して、直流電圧から交流電圧への変換を行うインバータ装置において、第１ダイオードのアノードを第１及び第２スイッチング素子間の接続配線における該接続配線と誘導性負荷の接続点よりも第２スイッチング素子近くの部位に接続し、第２ダイオードのカソードを第１及び第２スイッチング素子間の接続配線における該接続配線と誘導性負荷の接続点よりも第１スイッチング素子近くの部位に接続し、第３ダイオードのアノードを第３及び第４スイッチング素子間の接続配線における該接続配線と誘導性負荷の接続点よりも第４スイッチング素子近くの部位に接続し、第４ダイオードのカソードを第３及び第４スイッチング素子間の接続配線における該接続配線と誘導性負荷の接続点よりも第３スイッチング素子近くの部位に接続している。
【００３７】
例えば、第１スイッチング素子と第２ダイオードのカソード間の配線上の接続距離が第２スイッチング素子と第２ダイオードのアノード間の配線上の接続距離よりも短く、第２スイッチング素子と第１ダイオードのアノード間の配線上の接続距離が第１スイッチング素子と第１ダイオードのカソード間の配線上の接続距離よりも短く、第３スイッチング素子と第４ダイオードのカソード間の配線上の接続距離が第４スイッチング素子と第４ダイオードのアノード間の配線上の接続距離よりも短く、第４スイッチング素子と第３ダイオードのアノード間の配線上の接続距離が第３スイッチング素子と第３ダイオードのカソード間の配線上の接続距離よりも短くなっている。
【００３８】
また、第１スイッチング素子と第１ダイオードのカソード間の配線、第２スイッチング素子と第２ダイオードのアノード間の配線、第３スイッチング素子と第３ダイオードのカソード間の配線、及び第４スイッチング素子と第４ダイオードのアノード間の配線の少なくとも１つをコンデンサを介して接地している。
【００３９】
更に、そのコンデンサに直流抵抗を直列接続している。
【００４０】
また、直流電源と接地間に直列接続されて挿入される第１及び第２スイッチング素子もしくは第３及び第４スイッチング素子を３組以上備え、各組のスイッチング素子間の接続配線を誘導性負荷を介して接続し、各スイッチング素子とは逆方向の電流をそれぞれ流す各ダイオードを該各スイッチング素子に並列接続している。
【００４１】
例えば、第１乃至第４スイッチング素子もしくは第１乃至第４ダイオードは、ＳｉＣ、ＧａＡｓ、ＧａＮ等の化合物半導体を含んでいる。
【発明の効果】
【００４２】
本発明のインバータ装置は、その基本構成が図８Ａ、図８Ｂのインバータ装置と同様であり、直流電源、第１乃至第４スイッチング素子、第１乃至第４ダイオード、及び誘導性負荷を備えており、第１乃至第４スイッチング素子を選択的に切換えて、誘導性負荷に一方向の電流を流したり逆方向の電流を流すという動作を繰り返し、直流電圧から交流電圧への変換を行う。その上で、特徴的な配線の引き回しを行って、配線の寄生インダクタンスを原因とするサージ電圧の発生を抑えている。すなわち、第１ダイオードのアノードを第１及び第２スイッチング素子間の接続配線における該接続配線と誘導性負荷の接続点よりも第２スイッチング素子近くの部位に接続し、第２ダイオードのカソードを第１及び第２スイッチング素子間の接続配線における該接続配線と誘導性負荷の接続点よりも第１スイッチング素子近くの部位に接続し、第３ダイオードのアノードを第３及び第４スイッチング素子間の接続配線における該接続配線と誘導性負荷の接続点よりも第４スイッチング素子近くの部位に接続し、第４ダイオードのカソードを第３及び第４スイッチング素子間の接続配線における該接続配線と誘導性負荷の接続点よりも第３スイッチング素子近くの部位に接続している。
【００４３】
ここで、第３及び第２スイッチング素子をオンにして、第３及び第２スイッチング素子を通じて誘導性負荷に一方向に直流電源電流を流すと、第３スイッチング素子→第３及び第４スイッチング素子間の接続配線→誘導性負荷→第１及び第２スイッチグ素子間の接続配線→第２スイッチング素子という経路で電流が流れる。この後、第３及び第２スイッチング素子をオフにして、第４及び第１ダイオードを通じて誘導性負荷に一方向の自己誘導電流を流すと、第４ダイオード→第３及び第４スイッチング素子間の接続配線→誘導性負荷→第１及び第２スイッチグ素子間の接続配線→第１ダイオードという経路で電流が流れる。
【００４４】
従って、第３及び第２スイッチング素子がオン及びオフのいずれのときにも、電流が第３及び第４スイッチング素子間の接続配線と第１及び第２スイッチグ素子間の接続配線に流れる。これは、第４ダイオードのカソードを第３及び第４スイッチング素子間の接続配線における第３スイッチング素子近くの部位に接続し、かつ第１ダイオードのアノードを第１及び第２スイッチング素子間の接続配線における第２スイッチング素子近くの部位に接続しているためである。そして、第３及び第２スイッチング素子がオフになると、誘導性負荷の自己誘導電流が流れつつ速やかに減衰して行く。このため、接続配線の寄生インダクタンスにサージ電圧が生じることはない。
【００４５】
同様に、第１及び第４スイッチング素子をオンにして、第１及び第４スイッチング素子を通じて誘導性負荷に逆方向に直流電源電流を流すと、第１スイッチング素子→第１及び第２スイッチング素子間の接続配線→誘導性負荷→第３及び第４スイッチグ素子間の接続配線→第４スイッチング素子という経路で電流が流れる。この後、第１及び第４スイッチング素子をオフにして、第２及び第３ダイオードを通じて誘導性負荷に逆方向の自己誘導電流を流すと、第２ダイオード→第１及び第２スイッチング素子間の接続配線→誘導性負荷→第３及び第４スイッチグ素子間の接続配線→第３ダイオードという経路で電流が流れる。
【００４６】
従って、第１及び第４スイッチング素子がオン及びオフのいずれのときにも、電流が第１及び第２スイッチング素子間の接続配線と第３及び第４スイッチグ素子間の接続配線に流れる。これは、第２ダイオードのカソードを第１及び第２スイッチング素子間の接続配線における第１スイッチング素子近くの部位に接続し、かつ第３ダイオードのアノードを第３及び第４スイッチング素子間の接続配線における第４スイッチング素子近くの部位に接続しているためである。そして、第１及び第４スイッチング素子がオフになると、誘導性負荷の自己誘導電流が流れつつ速やかに減衰して行く。このため、接続配線の寄生インダクタンスにサージ電圧が生じることはない。
【００４７】
このように特徴的な配線の引き回しによって、配線の寄生インダクタンスを原因とするサージ電圧の発生を抑えることができる。しかも、各素子を近接配置する必要がなく、部品点数やコストの増大を招くことがなく、容易に実現することが可能である。
【００４８】
そのような特徴的な配線の引き回しを行うには、例えば、第１スイッチング素子と第２ダイオードのカソード間の配線上の接続距離が第２スイッチング素子と第２ダイオードのアノード間の配線上の接続距離よりも短く、第２スイッチング素子と第１ダイオードのアノード間の配線上の接続距離が第１スイッチング素子と第１ダイオードのカソード間の配線上の接続距離よりも短く、第３スイッチング素子と第４ダイオードのカソード間の配線上の接続距離が第４スイッチング素子と第４ダイオードのアノード間の配線上の接続距離よりも短く、第４スイッチング素子と第３ダイオードのアノード間の配線上の接続距離が第３スイッチング素子と第３ダイオードのカソード間の配線上の接続距離よりも短くなるようにすればよい。
【００４９】
また、そのような特徴的な配線の引き回しにより接続距離が長くなった配線については、コンデンサを介して接地してもよい。これにより、サージ電圧の発生を確実に防止することができる。更に、コンデンサに直流抵抗を直列接続すれば、サージ電圧をより抑えることができる。
【００５０】
また、直流電源と接地間に直列接続されて挿入される第１及び第２スイッチング素子もしくは第３及び第４スイッチング素子を３組以上備え、各組のスイッチング素子間の接続配線を誘導性負荷を介して接続し、各スイッチング素子とは逆方向の電流をそれぞれ流す各ダイオードを該各スイッチング素子に並列接続した多相のインバータ装置においても、本発明を適用することができる。
【００５１】
例えば、第１乃至第４スイッチング素子もしくは第１乃至第４ダイオードがＳｉＣ、ＧａＡｓ、ＧａＮ等の化合物半導体を含んでいる場合は、サージ電圧に対するそれらの素子の耐性が低いので、本発明が有効である。
【発明を実施するための最良の形態】
【００５２】
以下、本発明の実施形態を添付図面を参照しつつ詳細に説明する。
【００５３】
図１Ａ、図１Ｂは、本発明のインバータ装置の第１実施形態を示しており、図１Ａが本実施形態のインバータ装置の基板上の配線パターンを模式的に示し、図１Ｂが本実施形態のインバータ装置の配線接続を示している。
【００５４】
本実施形態のインバータ装置は、複数の配線パターンＰ１〜Ｐ４に第１乃至第４トランジスタ１１〜１４、第１乃至第４ダイオード２１〜２４、及び第１乃至第４コンデンサ４１〜４４を振り分けて配置し、これらの素子を相互接続して構成されている。
【００５５】
このインバータ装置では、直流電源１と接地間に、第１トランジスタ１１と第２トランジスタ１２を直列接続して挿入すると共に、第３トランジスタ１３と第４トランジスタ１４を直列接続して挿入している。従って、直流電源１と接地間に、第１及び第２トランジスタ１１、１２からなる直列回路と第３及び第４トランジスタ１３、１４からなる直列回路とを並列接続して挿入しているともいえる。
【００５６】
また、第１及び第２トランジスタ１１、１２を接続する配線部分１５と第３及び第４トランジスタ１３、１４を接続する配線部分１６との間に、誘導性負荷１７と直流抵抗１８を直列接続して挿入している。
【００５７】
更に、第１乃至第４トランジスタ１１〜１４には、該各トランジスタとは逆方向に電流をそれぞれ流す第１乃至第４ダイオード２１〜２４を並列接続している。
【００５８】
ここで、第１ダイオード２１のアノードＡが配線部分１５及び配線部分３１を通じて第１トランジスタ１１のエミッタＥに接続され、また第１ダイオード２１のカソードＫが配線部分３２を通じて第１トランジスタ１１のコレクタＣに接続されているので、第１ダイオード２１が第１トランジスタ１１とは逆方向に電流を流す向きで該第１トランジスタ１１に並列接続されているといえる。
【００５９】
そして、第１ダイオード２１のアノードＡは、配線部分１５における該配線部分１５と誘導性負荷１７との接続点１５ａよりも第２トランジスタ１２近くの部位、つまり第２トランジスタ１２のコレクタＣ近傍に接続されている。この接続を実現するべく、第２トランジスタ１２のコレクタＣと第１ダイオード２１のアノードＡ間の配線部分３１が、第１トランジスタ１１のコレクタＣと第１ダイオード２１のカソードＫ間の配線部分３２よりも短くされている。
【００６０】
第１ダイオード２１のカソードＫに接続された配線部分３２であって、この配線部分３２における第１トランジスタ１１近くの部位と接地間には第１コンデンサ４１が挿入接続されている。
【００６１】
また、第２ダイオード２２のアノードＡが配線部分３３を通じて第２トランジスタ１２のエミッタＥに接続され、第２ダイオード２２のカソードＫが配線部分３４及び配線部分１５を通じて第２トランジスタ１２のコレクタＣに接続されているので、第２ダイオード２２が第２トランジスタ１２とは逆方向に電流を流す向きで該第２トランジスタ１２に並列接続されているといえる。
【００６２】
そして、第２ダイオード２２のカソードＫは、配線部分１５における接続点１５ａよりも第１トランジスタ１１近くの部位、つまり第１トランジスタ１１のエミッタＥ近傍に接続されている。この接続を実現するべく、第トランジスタ１１のエミッタＥと第２ダイオード２２のカソードＫ間の配線部分３４が第２トランジスタ１２のエミッタＥと第２ダイオード２２のアノードＡ間の配線部分３３よりも短くされている。
【００６３】
第２ダイオード２２のカソードＫには第２コンデンサ４２が接続されており、配線部分３３が第２ダイオード２２及び第２コンデンサ４２を通じて接地されている。
【００６４】
更に、第３ダイオード２３のアノードＡが配線部分１６及び配線部分３５を通じて第３トランジスタ１３のエミッタＥに接続され、また第３ダイオード２３のカソードＫが配線部分３６を通じて第３トランジスタ１３のコレクタＣに接続されているので、第３ダイオード２３が第３トランジスタ１３とは逆方向に電流を流す向きで該第３トランジスタ１３に並列接続されているといえる。
【００６５】
そして、第３ダイオード２３のアノードＡは、配線部分１６における接続点１６ａよりも第４トランジスタ１４近くの部位、つまり第４トランジスタ１４のコレクタＣ近傍に接続されている。この接続を実現するべく、第４トランジスタ１４のコレクタＣと第３ダイオード２３のアノードＡ間の配線部分３５が第３トランジスタ１３のコレクタＣと第３ダイオード２３のカソードＫ間の配線部分３６よりも短くされている。
【００６６】
第３ダイオード２３のカソードＫに接続された配線部分３６であって、この配線部分３６における第３トランジスタ１３近くの部位と接地間には第３コンデンサ４３が挿入接続されている。
【００６７】
また、第４ダイオード２４のアノードＡが配線部分３７を通じて第４トランジスタ１４のエミッタＥに接続され、第４ダイオード２４のカソードＫが配線部分３８及び配線部分１６を通じて第４トランジスタ１４のコレクタＣに接続されているので、第４ダイオード２４が第４トランジスタ１４とは逆方向に電流を流す向きで該第４トランジスタ１４に並列接続されているといえる。
【００６８】
そして、第４ダイオード２４のカソードＫは、配線部分１６における接続点１６ａよりも第３トランジスタ１３近くの部位、つまり第３トランジスタ１３のエミッタＥ近傍に接続されている。この接続を実現するべく、第３トランジスタ１３と第４ダイオード２４のカソードＫ間の配線部分３８が第４トランジスタ１４のエミッタＥと第４ダイオード２４のアノードＡ間の配線部分３７よりも短くされている。
【００６９】
第４ダイオード２４のカソードＫには第４コンデンサ４４が接続されており、配線部分３７が第４ダイオード２４及び第４コンデンサ４４を通じて接地されている。
【００７０】
このような配線構成においては、比較的長い配線部分の寄生インダクタンスを無視することができないので、各配線部分１５ｂ、１５ｃ、１６ｂ、１６ｃ、３２、３３、３６、３７の寄生インダクタンスにそれぞれの符号５５ｂ、５５ｃ、５６ｂ、５６ｃ、５２、５３、５６、５７を付している。
【００７１】
次に、本実施形態のインバータ装置の動作を、寄生インダクタンスの影響を踏まえて説明する。
【００７２】
（ステップ１）図２Ａに示すように第３及び第２トランジスタ１３、１２をオンにして、直流電源１の直流電流ｉsを第３トランジスタ１３→寄生インダクタンス５６ｂ→誘導性負荷１７→直流抵抗１８→寄生インダクタンス５５ｃ→第２トランジスタ１２→接地という経路で流す。このとき、誘導性負荷１７に＋電圧が発生する。
【００７３】
（ステップ２）図２Ｂに示すように第３及び第２トランジスタ１３、１２をオフにする。このとき、誘導性負荷１７に自己誘導電流＋ｉyが生じるが、接地→寄生インダクタンス５７→第４ダイオード２４→寄生インダクタンス５６ｂ→誘導性負荷１７→直流抵抗１８→寄生インダクタンス５５ｃ→第１ダイオード２１→寄生インダクタンス５２→直流電源１という電流の帰還経路が形成されるので、この帰還経路を通じて自己誘導電流＋ｉyが流れ、誘導性負荷１７の＋電圧が維持される。第４及び第１ダイオード２４、２１は、帰還ダイオードの機能を果たす。
【００７４】
（ステップ３）図２Ｃに示すように第１及び第４トランジスタ１１、１４をオンにして、直流電源１の直流電流ｉsを第１トランジスタ１１→寄生インダクタンス５５ｂ→直流抵抗１８→誘導性負荷１７→寄生インダクタンス５６ｃ→第４トランジスタ１４→接地という経路で流す。このとき、誘導性負荷１７に−電圧が発生する。
【００７５】
（ステップ４）図２Ｄに示すように第１及び第４トランジスタ１１、１４をオフにする。このとき、誘導性負荷１７に生じた自己誘導電流−ｉyが生じるが、接地→寄生インダクタンス５３→第２ダイオード２２→寄生インダクタンス５５ｂ→直流抵抗１８→誘導性負荷１７→寄生インダクタンス５６ｃ→第３ダイオード２３→寄生インダクタンス５６→直流電源１という電流の帰還経路が形成され、この帰還経路を通じて自己誘導電流−ｉyが流れ、誘導性負荷１７の−電圧が維持される。第２及び第３ダイオード２２、２３は、帰還ダイオードの機能を果たす。
【００７６】
このようなステップ１〜４の動作を繰り返して、直流電源１の直流電圧を交流電圧に変換する。
【００７７】
ここで、図２Ａ及び図２Ｂから明らかなようにステップ１では、各寄生インダクタンス５６ｂ、５５ｃに電流が流れ、ステップ２でも、同一の各寄生インダクタンス５６ｂ、５５ｃに電流が流れている。すなわち、ステップ１から２への切換わりで、第３及び第２トランジスタ１３、１２がオンからオフに切換わっても、各寄生インダクタンス５６ｂ、５５ｃに電流が流れ続けている。これは、第４ダイオード２４のカソードＫを第３トランジスタ１３のエミッタＥ近傍に接続し、かつ第１ダイオード２１のアノードＡを第２トランジスタ１２のコレクタＣ近傍に接続したことから、第４ダイオード２４から誘導性負荷１７への電流経路が寄生インダクタンス５６ｂを介して形成され、かつ直流抵抗１８から第１ダイオード２１への電流経路が寄生インダクタンス５５ｃを介して形成されるためである。
【００７８】
そして、第３及び第２トランジスタ１３、１２がオフになったデッドタイムでは、誘導性負荷１７の自己誘導電流が直流電源１へと流れつつ速やかに減衰して行く。このため、各配線部分１６ｂ、１５ｃの寄生インダクタンス５６ｂ、５５ｃにサージ電圧が生じることは殆どない。
【００７９】
同様に、図２Ｃ及び図２Ｄから明らかなようにステップ３では、各寄生インダクタンス５５ｂ、５６ｃに電流が流れ、ステップ４でも、同一の各寄生インダクタンス５５ｂ、５６ｃに電流が流れており、ステップ３から４への切換わりで、第１及び第４トランジスタ１１、１４がオンからオフに切換わっても、各寄生インダクタンス５５ｂ、５６ｃに電流が流れ続けている。これは、第２ダイオード２２のカソードＫを第１トランジスタ１１のエミッタＥ近傍に接続し、かつ第３ダイオード２３のアノードＡを第４トランジスタ１４のコレクタＣ近傍に接続したことから、第２ダイオード２２から直流抵抗１８への電流経路が寄生インダクタンス５５ｂを介して形成され、かつ誘導性負荷１７から第３ダイオード２３への電流経路が寄生インダクタンス５６ｃを介して形成されるためである。
【００８０】
そして、第１及び第４トランジスタ１１、１４がオフになったデッドタイムでは、誘導性負荷１７の自己誘導電流が直流電源１へと流れつつ速やかに減衰して行く。このため、各配線部分１５ｂ、１６ｃの寄生インダクタンス５５ｂ、５６ｃにサージ電圧が生じることは殆どない。
【００８１】
一方、本実施形態では、第１ダイオード２１のアノードＡを第２トランジスタ１２のコレクタＣ近傍に接続したことから、第１ダイオード２１のカソードＫと第１トランジスタ１１のコレクタＣ間の配線部分３２が長くなっている。同様に、第２ダイオード２２のカソードＫを第１トランジスタ１１のエミッタＥ近傍に接続したことから、第２ダイオード２２のアノードＡと第２トランジスタ１２のエミッタＥ間の配線部分３３が長くなり、また第３ダイオード２３のアノードＡを第４トランジスタ１４のコレクタＣ近傍に接続したことから、第３ダイオード２３のカソードＫと第３トランジスタ１３のコレクタＣ間の配線部分３６が長くなり、更に第４ダイオード２４のカソードＫを第３トランジスタ１３のエミッタＥ近傍に接続したことから、第４ダイオード２４のアノードＡと第４トランジスタ１４のエミッタＥ間の配線部分３７が長くなっている。
【００８２】
このような長くなった各配線部分３２、３３、３６、３７の寄生インダクタンス５２、５３、５６、５７は、無視することができない程に大きく、サージ電圧の発生原因となる。
【００８３】
例えば、図２Ｂ及び図２Ｃから明らかなようにステップ２では、各寄生インダクタンス５２、５７に電流が流れており、ステップ３では、同一の各寄生インダクタンス５２、５７に電流が流れておらず、ステップ２から３への切換わりで、各寄生インダクタンス５２、５７にそれぞれのサージ電圧が発生する可能性がある。
【００８４】
また、図２Ｄ及び図２Ａから明らかなようにステップ４では、各寄生インダクタンス５３、５６に電流が流れており、ステップ１では、同一の各寄生インダクタンス５３、５６に電流が流れておらず、ステップ４から１への切換わりで、各寄生インダクタンス５３、５６にそれぞれのサージ電圧が発生する可能性がある。
【００８５】
ところが、先に述べたように各配線部分３２、３３、３６、３７を第１乃至第４コンデンサ４１〜４４を介して接地しているので、該各配線部分の寄生インダクタンス５２、５３、５６、５７の急峻な電圧変化を伴う電流成分を第１乃至第４コンデンサ４１〜４４を通じて接地側に流すことができ、電流の変化分ｄｉ／ｄｔを抑えて、各寄生インダクタンス５２、５３、５６、５７のサージ電圧を抑止することができる。
【００８６】
このように本実施形態のインバータ装置では、ステップ１から２への切換わりで、第３及び第２トランジスタ１３、１２がオンからオフに切換わっても、各寄生インダクタンス５６ｂ、５５ｃに電流が流れ続け、かつ第３及び第２トランジスタ１３、１２がオフになってからは、誘導性負荷１７の自己誘導電流が速やかに減衰して行く。このため、各配線部分１６ｂ、１５ｃの寄生インダクタンス５６ｂ、５５ｃにサージ電圧が殆ど生じることはない。
【００８７】
同様に、ステップ３から４への切換わりで、第１及び第４トランジスタ１１、１４がオンからオフに切換わっても、各寄生インダクタンス５５ｂ、５６ｃに電流が流れ続け、かつ第１及び第４トランジスタ１１、１４がオフになってからは、誘導性負荷１７の自己誘導電流が速やかに減衰して行く。このため、各配線部分１５ｂ、１６ｃの寄生インダクタンス５５ｂ、５６ｃにサージ電圧が殆ど生じることはない。
【００８８】
また、配線の引き回しにより長くなった各配線部分３２、３３、３６、３７を第１乃至第４コンデンサ４１〜４４を介して接地しているので、該各配線部分の寄生インダクタンス５２、５３、５６、５７のサージ電圧を抑止することができる。
【００８９】
しかも、各素子を近接配置する必要がなく、部品点数やコストの増大を招くことがなく、容易に実現することが可能である。
【００９０】
更に、サージ電圧を効果的に抑制することができるので、第１乃至第４トランジスタ１１〜１４もしくは第１乃至第４ダイオード２１〜２４として、ＳｉＣ、ＧａＡｓ、ＧａＮ等の化合物半導体を含む耐圧性の低いものを適用することができる。
【００９１】
次に、図１Ａ、図１Ｂのインバータ装置における第１乃至第４トランジスタ１１〜１４をバイポーラトランジスタから電界効果トランジスタ（以下ＦＥＴと称する）に置き換えて、図３に示すようなインバータ装置を構成した。そして、この図３のインバータ装置において、シミュレーションにより、図２Ａ〜図２Ｄと同様の切換え動作を行い、この切換え動作に伴う第１乃至第４ＦＥＴ１１〜１４の電流波形及び電圧波形をそれぞれの箇所ｘで測定して求めたので、その結果を図４（ａ）〜（ｈ）に示す。
【００９２】
ただし、直流電源１の電圧を１（ＫＶ）とし、第１乃至第４ＦＥＴ１１〜１４のスイッチング周波数を５０（ＫＨｚ）とし、オンのときの第１乃至第４ＦＥＴ１１〜１４の抵抗値を０．００１（Ω）とし、誘導性負荷１７のインダクタンスを１００（μＨ）とし、直流抵抗１８の抵抗を１０（Ω）とし、各寄生インダクタンス５５ｂ、５５ｃ、５６ｂ、５６ｃのインダクタンスを１（μＨ）とし、各寄生インダクタン５２、５３、５６、５７のインダクタンスを５（μＨ）とし、第１乃至第４コンデンサ４１〜４４の容量を１０（μＨ）とした。
【００９３】
図４（ａ）、（ｂ）は第１ＦＥＴ１１の電流波形と電圧波形を示し、図４（ｃ）、（ｄ）は第２ＦＥＴ１２の電流波形と電圧波形を示し、図４（ｅ）、（ｆ）は第３ＦＥＴ１３の電流波形と電圧波形を示し、図４（ｇ）、（ｈ）は第４ＦＥＴ１４の電流波形と電圧波形を示している。
【００９４】
先に述べたようにステップ１から２への切換わりで、第３及び第２ＦＥＴ１３、１２がオフになっても、各寄生インダクタンス５６ｂ、５５ｃに電流が流れ続け、誘導性負荷１７の自己誘導電流が速やかに減衰して行くため、各配線部分１６ｂ、１５ｃの寄生インダクタンス５６ｂ、５５ｃにサージ電圧が殆ど生じることはなく、図４（ｄ）、（ｆ）に示すように第３及び第２ＦＥＴ１３、１２の電圧波形にもサージ電圧が現れない。
【００９５】
同様に、ステップ３から４への切換わりで、第１及び第４ＦＥＴ１１、１４がオフに切換わっても、各寄生インダクタンス５５ｂ、５６ｃに電流が流れ続け、誘導性負荷１７の自己誘導電流が速やかに減衰して行くため、各配線部分１５ｂ、１６ｃの寄生インダクタンス５５ｂ、５６ｃにサージ電圧が殆ど生じることはなく、図４（ｈ）、（ｂ）に示すように第１及び第４ＦＥＴ１１、１４の電圧波形にもサージ電圧が現れない。
【００９６】
図５は、図３のインバータ装置において第１乃至第４コンデンサ４１〜４４にそれぞれの直流抵抗を６１〜６４を直列接続して付加した変形例を示す図である。各直流抵抗６１〜６４は、各寄生インダクタンス５２、５３、５６、５７に生じたサージ電圧を熱に変換して放出するために設けられている。
【００９７】
この変形例のインバータ装置においても、シミュレーションにより、図２Ａ〜図２Ｄと同様の切換え動作を行い、この切換え動作に伴う第１乃至第４ＦＥＴ１１〜１４の電流波形及び電圧波形をそれぞれの箇所ｘで測定して求めたので、その結果を図６（ａ）〜（ｈ）に示す。
【００９８】
図６（ａ）、（ｂ）は第１ＦＥＴ１１の電流波形と電圧波形を示し、図６（ｃ）、（ｄ）は第２ＦＥＴ１２の電流波形と電圧波形を示し、図６（ｅ）、（ｆ）は第３ＦＥＴ１３の電流波形と電圧波形を示し、図６（ｇ）、（ｈ）は第４ＦＥＴ１４の電流波形と電圧波形を示している。
【００９９】
図６（ａ）〜（ｈ）からも明らかなように第３及び第２ＦＥＴ１３、１２がオフになっても、第３及び第２ＦＥＴ１３、１２の電圧波形にサージ電圧が現れず、また第１及び第４ＦＥＴ１１、１４がオフに切換わっても、第１及び第４ＦＥＴ１１、１４の電圧波形にもサージ電圧が現れない。
【０１００】
図７は、本発明のインバータ装置の第２実施形態における基板上の配線パターンを模式的に示している。
【０１０１】
本実施形態のインバータ装置は、３相インバータ装置であり、複数の配線パターンＰ１〜Ｐ５に第１乃至第６トランジスタ７１〜７６、第１乃至第６ダイオード９１〜９６、及び第１乃至第６コンデンサ１０１〜１０６を振り分けて配置し、これらの素子を相互接続して構成されている。
【０１０２】
このインバータ装置では、直流電源１と接地間に、第１トランジスタ７１と第２トランジスタ７２を直列接続して挿入し、第３トランジスタ７３と第４トランジスタ７４を直列接続して挿入し、第５トランジスタ７５と第６トランジスタ７６を直列接続して挿入している。
【０１０３】
また、第１及び第２トランジスタ７１、７２を接続する配線部分８１、第３及び第４トランジスタ７３、７４を接続する配線部分８２、第５及び第６トランジスタ７５、７６を接続する配線部分８３に誘導性負荷８４の３端子をそれぞれ接続している。誘導性負荷８４の３端子のうちの１つと配線部分８３間には直流抵抗８５が挿入されている。
【０１０４】
更に、第１乃至第６トランジスタ７１〜７６には、該各トランジスタとは逆方向に電流をそれぞれ流す第１乃至第６ダイオード９１〜９６を並列接続している。
【０１０５】
また、第１乃至第６ダイオード９１〜９６のカソードＫ側を第１乃至第６コンデンサ１０１〜１０６を介して接地している。
【０１０６】
このような構成のインバータ装置においては、第１、第３、及び第５ダイオード９１、９３、９６のアノードを第２、第４、及び第６トランジスタ７２、７４、７６のコレクタＣ近傍に接続し、また第２、第４、及び第６ダイオード９２、９４、９６のカソードＫを第１、第３、及び第５トランジスタ７１、７３、７５のエミッタＥ近傍に接続している。このため、第１及び第２トランジスタ７１、７２のオンオフの切換え、第３及び第４トランジスタ７３、７４のオンオフの切換え、第５及び第６トランジスタ７５、７６のオンオフの切換えに際しては、第２、第４、及び第６トランジスタ７２、７４、７６のコレクタＣ近傍の配線部分に電流が流れ続け、また第１、第３、及び第５トランジスタ７１、７３、７５のエミッタＥ近傍の配線部分にも電流が流れ続け、これらの配線部分の寄生インダクタンスを原因とするサージ電圧が生じることはない。
【０１０７】
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと解される。
【０１０８】
例えば、上記各実施形態では、配線の引き回しにより長くなった配線部分をコンデンサを介して接地しているが、長くなった配線部分が存在しなかったり、長くなった配線部分が存在しても、この配線部分の寄生インダクタンスの影響がないのであれば、コンデンサを介して接地する必要がない。
【０１０９】
また、直流電源と接地間に複数組のスイッチング素子を直列接続して挿入し、各組のスイッチング素子間の接続配線を誘導性負荷を介して接続し、各スイッチング素子とは逆方向の電流をそれぞれ流す各ダイオードを該各スイッチング素子に並列接続した多相のインバータ装置においても、本発明を適用することができる。
【図面の簡単な説明】
【０１１０】
【図１Ａ】本発明のインバータ装置の第１実施形態における基板上の配線パターンを模式的に示す図である。
【図１Ｂ】第１実施形態のインバータ装置の配線接続を示す回路図である。
【図２Ａ】第１実施形態のインバータ装置のステップ１の動作における電流の流れを示す図である。
【図２Ｂ】第１実施形態のインバータ装置のステップ２の動作における電流の流れを示す図である。
【図２Ｃ】第１実施形態のインバータ装置のステップ３の動作における電流の流れを示す図である。
【図２Ｄ】第１実施形態のインバータ装置のステップ４の動作における電流の流れを示す図である。
【図３】図１Ｂにおけるバイポーラトランジスタを電界効果トランジスタに置き換えて構成されたインバータ装置を示す回路図である。
【図４】（ａ）乃至（ｈ）は、図３のインバータ装置における第１乃至第４ＦＥＴの電流波形及び電圧波形を示す図である。
【図５】図３におけるコンデンサに直流抵抗を直列接続して構成されたインバータ装置を示す回路図である。
【図６】（ａ）乃至（ｈ）は、図５のインバータ装置における第１乃至第４ＦＥＴの電流波形及び電圧波形を示す図である。
【図７】本発明のインバータ装置の第２実施形態における基板上の配線パターンを模式的に示す図である。
【図８Ａ】従来のインバータ装置における基板上の配線パターンを模式的に示す図である。
【図８Ｂ】従来のインバータ装置の配線接続を示す回路図である。
【図９Ａ】従来のインバータ装置のステップ１の動作における電流の流れを示す図である。
【図９Ｂ】従来のインバータ装置のステップ２の動作における電流の流れを示す図である。
【図９Ｃ】従来のインバータ装置のステップ３の動作における電流の流れを示す図である。
【図９Ｄ】従来のインバータ装置のステップ４の動作における電流の流れを示す図である。
【図１０】図８Ｂにおけるバイポーラトランジスタを電界効果トランジスタに置き換えて構成された従来のインバータ装置を示す回路図である。
【図１１】（ａ）乃至（ｈ）は、図１０の従来のインバータ装置における第１乃至第４ＦＥＴの電流波形及び電圧波形を示す図である。
【符号の説明】
【０１１１】
１  直流電源
１１〜１４  第１乃至第４トランジスタ
１５、１６、３１〜３８  配線部分
１７  誘導性負荷
１８  直流抵抗
２１〜２４  第１乃至第４ダイオード
４１〜４４  第１乃至第４コンデンサ
５２、５３、５６、５７、５５ａ、５５ｃ、５６ａ、５６ｃ  寄生インダクタンス
６１〜６４  直流抵抗
【図１Ａ】
2010136505.tif 000003
【図１Ｂ】
2010136505.tif 000004
【図２Ａ】
2010136505.tif 000005
【図２Ｂ】
2010136505.tif 000006
【図２Ｃ】
2010136505.tif 000007
【図２Ｄ】
2010136505.tif 000008
【図３】
2010136505.tif 000009
【図４】
2010136505.tif 000010
【図５】
2010136505.tif 000011
【図６】
2010136505.tif 000012
【図７】
2010136505.tif 000013
【図８Ａ】
2010136505.tif 000014
【図８Ｂ】
2010136505.tif 000015
【図９Ａ】
2010136505.tif 000016
【図９Ｂ】
2010136505.tif 000017
【図９Ｃ】
2010136505.tif 000018
【図９Ｄ】
2010136505.tif 000019
【図１０】
2010136505.tif 000020
【図１１】
2010136505.tif 000021