(57)【要約】【課題】電流コラプスを減少し耐圧を維持しつつ、オン抵抗を改善した、高電圧、高周波で動作する半導体装置を提供する。【解決手段】この発明にかかる半導体装置は、ヘテロ接合型の窒化物半導体装置であって、基板１上に形成されたチャネル層２と、チャネル層２上に形成された電子供給層３と、電子供給層３上に選択的に形成されたゲート電極５と、ゲート電極５を挟み離間して形成されたソース、ドレイン電極４ａ，４ｂと、ゲート電極５のドレイン電極側端部近傍を除く第１領域に形成され、当該第１領域に対応する二次元電子ガス濃度に作用する第１薄膜である薄膜８と、ゲート電極５のドレイン電極側端部近傍の第２領域に形成され、当該第２領域に対応する二次元電子ガス濃度に作用し、当該濃度を第１領域に対応するそれよりも低くする第２薄膜である薄膜６とを備える。【選択図】図１
2010251456.tif 000002
【特許請求の範囲】
【請求項１】
ヘテロ接合型の窒化物半導体装置であって、
基板上に形成された窒化物半導体からなるチャネル層と、
前記チャネル層上に形成された前記チャネル層よりも大きなバンドギャップを有する窒化物半導体よりなる電子供給層と、
前記電子供給層上に選択的に形成されたゲート電極と、
前記電子供給層上において、前記ゲート電極を挟み離間して形成されたソース、ドレイン電極と、
前記電子供給層上の前記ゲート電極の前記ドレイン電極側において、前記ゲート電極の前記ドレイン電極側端部近傍を除く第１領域に形成され、当該第１領域に対応する前記チャネル層、前記電子供給層界面に形成される二次元電子ガス濃度に作用する第１薄膜と、
前記電子供給層上において、前記ゲート電極の前記ドレイン電極側端部近傍の第２領域に形成され、当該第２領域に対応する前記チャネル層、前記電子供給層界面に形成される二次元電子ガス濃度に作用し、当該濃度を前記第１領域に対応するそれよりも低くする第２薄膜と、
を備える半導体装置。
【請求項２】
前記第１、第２薄膜は、前記電子供給層よりバンドギャップエネルギーが大きい薄膜である、
請求項１に記載の半導体装置。
【請求項３】
前記第１薄膜は、前記第２薄膜より膜厚が厚い、
請求項１または２に記載の半導体装置。
【請求項４】
前記第１薄膜は、Ｓｉ、Ｃ、Ｇｅ、Ｓｎ、Ｐｂ、Ｓ、Ｓｅ、Ｔｅのいずれかを含む窒化物、酸化物、あるいは酸窒化物の薄膜であり、
前記第２薄膜は、Ａｌを含む窒化物、酸化物、あるいは酸窒化物、または、Ｇａ、Ｔｉ、Ｖ、Ｎｂ、Ｚｒ、Ｈｆ、Ｔａのいずれかの酸化物の薄膜である、
請求項１〜３のいずれかに記載の半導体装置。
【請求項５】
ヘテロ接合型の窒化物半導体装置であって、
基板上に形成された窒化物半導体からなるチャネル層と、
前記チャネル層上に形成された前記チャネル層よりも大きなバンドギャップを有する窒化物半導体よりなる電子供給層と、
前記電子供給層上に選択的に形成されたゲート電極と、
前記電子供給層上において、前記ゲート電極を挟み離間して形成されたソース、ドレイン電極と、
前記ソース電極、前記ドレイン電極間において、前記電子供給層上に形成され、前記チャネル層、前記電子供給層界面に形成される二次元電子ガス濃度に作用する第３薄膜と、
を備え、
前記第３薄膜は、前記ゲート電極の前記ドレイン電極側において前記ゲート電極の前記ドレイン電極側端部近傍を除く第１領域に形成された膜厚と、前記ゲート電極の前記ドレイン電極側端部近傍の第２領域に形成された膜厚とが異なる、
半導体装置。
【請求項６】
前記第３薄膜は、前記第１領域、前記第２領域にそれぞれ対応する前記チャネル層、前記電子供給層界面に形成される二次元電子ガス濃度に作用し、前記第１領域に対応する当該濃度よりも前記第２領域に対応する当該濃度を低くする、
請求項５に記載の半導体装置。
【請求項７】
前記第３薄膜は、前記電子供給層よりバンドギャップエネルギーが大きい薄膜である、
請求項５または６に記載の半導体装置。
【請求項８】
前記第３薄膜は、前記第２領域に形成された膜厚より、前記第１領域に形成された膜厚が厚い、
請求項５〜７のいずれかに記載の半導体装置。
【請求項９】
前記第３薄膜は、Ａｌを含む窒化物、酸化物、あるいは酸窒化物、またはＧａ、Ｔｉ、Ｖ、Ｎｂ、Ｚｒ、Ｈｆ、Ｔａのいずれかの酸化物の薄膜である、
請求項５〜８のいずれかに記載の半導体装置。
【請求項１０】
前記第３薄膜は、Ｓｉ、Ｃ、Ｇｅ、Ｓｎ、Ｐｂ、Ｓ、Ｓｅ、Ｔｅのいずれかを含む窒化物、酸化物、あるいは酸窒化物の薄膜である、
請求項５〜８のいずれかに記載の半導体装置。
【請求項１１】
前記第３薄膜は、前記電子供給層よりバンドギャップエネルギーが小さい薄膜である、
請求項５または６に記載の半導体装置。
【請求項１２】
前記第３薄膜は、前記第２領域に形成された膜厚より、前記第１領域に形成された膜厚が薄い、
請求項５、６、１１のいずれかに記載の半導体装置。
【請求項１３】
前記第３薄膜は、ＧａＮ膜である、
請求項５、６、１１、１２のいずれかに記載の半導体装置。
【請求項１４】
前記チャネル層および前記電子供給層は、少なくとも２層以上のＡｌxＩｎyＧａ1-x-yＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１，ｘとｙは同時に１を取らない）のへテロ接合電界効果トランジスタを構成する、
請求項１〜１３のいずれかに記載の半導体装置。
【請求項１５】
前記ソース、ドレイン電極下部の前記チャネル層、前記電子供給層に形成された不純物領域をさらに備える、
請求項１〜１４のいずれかに記載の半導体装置。
【請求項１６】
前記第２領域は、前記ゲート電極から前記ドレイン電極に至る距離の少なくとも半分以下の範囲内である、
請求項１〜１５のいずれかに記載の半導体装置。
【請求項１７】
前記電子供給層は、前記第１領域に第１表面処理、前記第２領域に第２表面処理、の少なくともいずれかの表面処理が行われた表面を有する、
請求項１〜１６のいずれかに記載の半導体装置。
【請求項１８】
前記第１表面処理は、アルゴン、珪素の少なくとも１つのプラズマによる処理であり、
前記第２表面処理は、窒素、フッ素、塩素、アンモニア、酸素の少なくとも１つのプラズマによる処理である、
請求項１７に記載の半導体装置。
【請求項１９】
前記第１表面処理は、Ｓｉ、Ｃ、Ｏ、Ｇｅ、Ｓｎ、Ｐｂの少なくとも１つのイオンを注入する処理である、
請求項１７に記載の半導体装置。
【請求項２０】
前記第１表面処理は、シリコンイオンを含む溶液による処理であり、
前記第２表面処理は、塩素イオン、水酸化イオン、フッ素イオン、アンモニウムイオンの少なくとも１つを含む溶液による処理である、
請求項１７に記載の半導体装置。
【請求項２１】
ヘテロ接合型の窒化物半導体装置の製造方法であって、
（ａ）基板上に窒化物半導体からなるチャネル層を形成する工程と、
（ｂ）前記チャネル層上に前記チャネル層よりも大きなバンドギャップを有する窒化物半導体よりなる電子供給層を形成する工程と、
（ｃ）前記電子供給層上にゲート電極を選択的に形成する工程と、
（ｄ）前記電子供給層上において、前記ゲート電極を挟み離間してソース、ドレイン電極を形成する工程と、
（ｅ）前記電子供給層上の前記ゲート電極の前記ドレイン電極側において、前記ゲート電極の前記ドレイン電極側端部近傍を除く第１領域において、当該第１領域に対応する前記チャネル層、前記電子供給層界面に形成される二次元電子ガス濃度に作用する第１薄膜を形成する工程と、
（ｆ）前記電子供給層上において、前記ゲート電極の前記ドレイン電極側端部近傍の第２領域において、当該第２領域に対応する前記チャネル層、前記電子供給層界面に形成される二次元電子ガス濃度に作用し、当該濃度を前記第１領域に対応するそれよりも低くする第２薄膜を形成する工程と、
を備える半導体装置の製造方法。
【請求項２２】
前記工程（ｅ）は、電子供給層表面において、前記第１領域に第１表面処理を行い、前記第１薄膜を形成する工程である、
請求項２１に記載の半導体装置の製造方法。
【請求項２３】
前記工程（ｆ）は、電子供給層表面において、前記第２領域に第２表面処理を行い、前記第２薄膜を形成する工程である、
請求項２１または２２に記載の半導体装置の製造方法。
【請求項２４】
ヘテロ接合型の窒化物半導体装置の製造方法であって、
（ａ）基板上に窒化物半導体からなるチャネル層を形成する工程と、
（ｂ）前記チャネル層上に前記チャネル層よりも大きなバンドギャップを有する窒化物半導体よりなる電子供給層を形成する工程と、
（ｃ）前記電子供給層上にゲート電極を選択的に形成する工程と、
（ｄ）前記電子供給層上において、前記ゲート電極を挟み離間してソース、ドレイン電極を形成する工程と、
（ｅ）前記ソース電極、前記ドレイン電極間において、前記電子供給層上に、前記チャネル層、前記電子供給層界面に形成される二次元電子ガス濃度に作用する第３薄膜を形成する工程と、
を備え、
前記工程（ｅ）は、前記ゲート電極の前記ドレイン電極側において前記ゲート電極の前記ドレイン電極側端部近傍を除く第１領域に形成された膜厚と、前記ゲート電極の前記ドレイン電極側端部近傍の第２領域に形成された膜厚とが異なる前記第３薄膜を形成する工程である、
半導体装置の製造方法。
【請求項２５】
前記工程（ｅ）は、電子供給層表面において、前記第１領域に第１表面処理、前記第２領域に第２表面処理、の少なくともいずれかの表面処理を行い、前記第３薄膜を形成する工程である、
請求項２４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物半導体を用いたヘテロ接合半導体装置（特に高電子移動度トランジスタ：ＨＥＭＴ＝Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ等）、およびその製造方法に関する。
【背景技術】
【０００２】
窒化物半導体を用いたＨＥＭＴは、高破壊電界で且つ高電子移動度という特長を有するため、高周波且つ高出力で動作するデバイスとして期待されている。
【０００３】
従来のＨＥＭＴでは、半導体表面のトラップの影響により電流が減少する「電流コラプス」が問題となっており、これを低減するために半導体層の表面を薄膜で保護した構造を有した報告として、例えば非特許文献１にあるようなＡｌＧａＮ電子供給層の表面をＡｌＮで覆った構造が提案されている。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】”Ｓｕｒｆａｃｅ  Ｐａｓｓｉｖａｔｉｏｎ  ｏｆ  ＡｌＧａＮ／ＧａＮ  ＨＥＭＴｓ  Ｕｓｉｎｇ  ＡｌＮ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ  ｂｙ  Ｒｅａｃｔｉｖｅ  Ｍａｇｎｅｔｒｏｎ  Ｓｐｕｔｔｅｒｉｎｇ”  Ｙ．Ｌｉｕ等、Ｐｈｙｓ．ｓｔａｔ．ｓｏｌ．（ｃ）０，  Ｎｏ１，  ｐ．ｐ．６９−７３，  ２００２
【発明の概要】
【発明が解決しようとする課題】
【０００５】
非特許文献１の図１（ａ）は保護膜のない構造でのドレイン電流のドレイン電圧依存性であり、図１（ｂ）は上記の通りＡｌＧａＮ表面にＡｌＮ保護膜で覆った構造を採ることで、ＡｌＮ保護膜とＡｌＧａＮ界面のトラップが減りトラップによる電流コラプスという問題点は改善されている。
【０００６】
しかし、当該文献本文にも書かれているように、ＡｌＮ保護膜で覆うことで最大ドレイン電流は減少し、シート抵抗や、コンタクト抵抗が増加した。これにより、オン抵抗が増加するという問題点があった。
【０００７】
本発明は、このような課題認識に基づいてなされたもので、電流コラプスや耐圧を維持しつつ、オン抵抗を改善し、この知見を基に、高電圧、高周波で動作する高電子移動度電界効果トランジスタ等の半導体装置、およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
この発明の第１の態様にかかる半導体装置は、ヘテロ接合型の窒化物半導体装置であって、基板上に形成された窒化物半導体からなるチャネル層と、前記チャネル層上に形成された前記チャネル層よりも大きなバンドギャップを有する窒化物半導体よりなる電子供給層と、前記電子供給層上に選択的に形成されたゲート電極と、前記電子供給層上において、前記ゲート電極を挟み離間して形成されたソース、ドレイン電極と、前記電子供給層上の前記ゲート電極の前記ドレイン電極側において、前記ゲート電極の前記ドレイン電極側端部近傍を除く第１領域に形成され、当該第１領域に対応する前記チャネル層、前記電子供給層界面に形成される二次元電子ガス濃度に作用する第１薄膜と、前記電子供給層上において、前記ゲート電極の前記ドレイン電極側端部近傍の第２領域に形成され、当該第２領域に対応する前記チャネル層、前記電子供給層界面に形成される二次元電子ガス濃度に作用し、当該濃度を前記第１領域に対応するそれよりも低くする第２薄膜とを備える。
【０００９】
また、この発明の第２の態様にかかる半導体装置は、ヘテロ接合型の窒化物半導体装置であって、基板上に形成された窒化物半導体からなるチャネル層と、前記チャネル層上に形成された前記チャネル層よりも大きなバンドギャップを有する窒化物半導体よりなる電子供給層と、前記電子供給層上に選択的に形成されたゲート電極と、前記電子供給層上において、前記ゲート電極を挟み離間して形成されたソース、ドレイン電極と、前記ソース電極、前記ドレイン電極間において、前記電子供給層上に形成され、前記チャネル層、前記電子供給層界面に形成される二次元電子ガス濃度に作用する第３薄膜とを備え、前記第３薄膜は、前記ゲート電極の前記ドレイン電極側において前記ゲート電極の前記ドレイン電極側端部近傍を除く第１領域に形成された膜厚と、前記ゲート電極の前記ドレイン電極側端部近傍の第２領域に形成された膜厚とが異なる。
【００１０】
また、この発明の第１の態様にかかる半導体装置の製造方法は、ヘテロ接合型の窒化物半導体装置の製造方法であって、（ａ）基板上に窒化物半導体からなるチャネル層を形成する工程と、（ｂ）前記チャネル層上に前記チャネル層よりも大きなバンドギャップを有する窒化物半導体よりなる電子供給層を形成する工程と、（ｃ）前記電子供給層上にゲート電極を選択的に形成する工程と、（ｄ）前記電子供給層上において、前記ゲート電極を挟み離間してソース、ドレイン電極を形成する工程と、（ｅ）前記電子供給層上の前記ゲート電極の前記ドレイン電極側において、前記ゲート電極の前記ドレイン電極側端部近傍を除く第１領域において、当該第１領域に対応する前記チャネル層、前記電子供給層界面に形成される二次元電子ガス濃度に作用する第１薄膜を形成する工程と、（ｆ）前記電子供給層上において、前記ゲート電極の前記ドレイン電極側端部近傍の第２領域において、当該第２領域に対応する前記チャネル層、前記電子供給層界面に形成される二次元電子ガス濃度に作用し、当該濃度を前記第１領域に対応するそれよりも低くする第２薄膜を形成する工程とを備える。
【００１１】
また、この発明の第２の態様にかかる半導体装置の製造方法は、ヘテロ接合型の窒化物半導体装置の製造方法であって、（ａ）基板上に窒化物半導体からなるチャネル層を形成する工程と、（ｂ）前記チャネル層上に前記チャネル層よりも大きなバンドギャップを有する窒化物半導体よりなる電子供給層を形成する工程と、（ｃ）前記電子供給層上にゲート電極を選択的に形成する工程と、（ｄ）前記電子供給層上において、前記ゲート電極を挟み離間してソース、ドレイン電極を形成する工程と、（ｅ）前記ソース電極、前記ドレイン電極間において、前記電子供給層上に、前記チャネル層、前記電子供給層界面に形成される二次元電子ガス濃度に作用する第３薄膜を形成する工程とを備え、前記工程（ｅ）は、前記ゲート電極の前記ドレイン電極側において前記ゲート電極の前記ドレイン電極側端部近傍を除く第１領域に形成された膜厚と、前記ゲート電極の前記ドレイン電極側端部近傍の第２領域に形成された膜厚とが異なる前記第３薄膜を形成する工程である。
【発明の効果】
【００１２】
この発明の第１の態様にかかる半導体装置は、ヘテロ接合型の窒化物半導体装置であって、基板上に形成された窒化物半導体からなるチャネル層と、前記チャネル層上に形成された前記チャネル層よりも大きなバンドギャップを有する窒化物半導体よりなる電子供給層と、前記電子供給層上に選択的に形成されたゲート電極と、前記電子供給層上において、前記ゲート電極を挟み離間して形成されたソース、ドレイン電極と、前記電子供給層上の前記ゲート電極の前記ドレイン電極側において、前記ゲート電極の前記ドレイン電極側端部近傍を除く第１領域に形成され、当該第１領域に対応する前記チャネル層、前記電子供給層界面に形成される二次元電子ガス濃度に作用する第１薄膜と、前記電子供給層上において、前記ゲート電極の前記ドレイン電極側端部近傍の第２領域に形成され、当該第２領域に対応する前記チャネル層、前記電子供給層界面に形成される二次元電子ガス濃度に作用し、当該濃度を前記第１領域に対応するそれよりも低くする第２薄膜とを備えることにより、異なる薄膜の作用により、ゲート電極近傍以外（特にドレイン電極側を第１領域）の二次元電子ガス濃度が高いためオン抵抗を減少させ電流コラプスを低減でき、かつ、ゲート電極近傍（第２領域）の二次元電子ガス濃度が低いため耐圧を維持することが可能となる。
【００１３】
また、この発明の第２の態様にかかる半導体装置は、ヘテロ接合型の窒化物半導体装置であって、基板上に形成された窒化物半導体からなるチャネル層と、前記チャネル層上に形成された前記チャネル層よりも大きなバンドギャップを有する窒化物半導体よりなる電子供給層と、前記電子供給層上に選択的に形成されたゲート電極と、前記電子供給層上において、前記ゲート電極を挟み離間して形成されたソース、ドレイン電極と、前記ソース電極、前記ドレイン電極間において、前記電子供給層上に形成され、前記チャネル層、前記電子供給層界面に形成される二次元電子ガス濃度に作用する第３薄膜とを備え、前記第３薄膜は、前記ゲート電極の前記ドレイン電極側において前記ゲート電極の前記ドレイン電極側端部近傍を除く第１領域に形成された膜厚と、前記ゲート電極の前記ドレイン電極側端部近傍の第２領域に形成された膜厚とが異なることにより、膜厚の違いによる作用の違いにより、ゲート電極近傍以外（特にドレイン電極側を第１領域）の二次元電子ガス濃度が高いためオン抵抗を減少させ電流コラプスを低減でき、かつ、ゲート電極近傍（第２領域）の二次元電子ガス濃度が低いため耐圧を維持することが可能となる。
【００１４】
また、この発明の第１の態様にかかる半導体装置の製造方法は、ヘテロ接合型の窒化物半導体装置の製造方法であって、（ａ）基板上に窒化物半導体からなるチャネル層を形成する工程と、（ｂ）前記チャネル層上に前記チャネル層よりも大きなバンドギャップを有する窒化物半導体よりなる電子供給層を形成する工程と、（ｃ）前記電子供給層上にゲート電極を選択的に形成する工程と、（ｄ）前記電子供給層上において、前記ゲート電極を挟み離間してソース、ドレイン電極を形成する工程と、（ｅ）前記電子供給層上の前記ゲート電極の前記ドレイン電極側において、前記ゲート電極の前記ドレイン電極側端部近傍を除く第１領域において、当該第１領域に対応する前記チャネル層、前記電子供給層界面に形成される二次元電子ガス濃度に作用する第１薄膜を形成する工程と、（ｆ）前記電子供給層上において、前記ゲート電極の前記ドレイン電極側端部近傍の第２領域において、当該第２領域に対応する前記チャネル層、前記電子供給層界面に形成される二次元電子ガス濃度に作用し、当該濃度を前記第１領域に対応するそれよりも低くする第２薄膜を形成する工程とを備えることにより、異なる薄膜の作用により、ゲート電極近傍以外（特にドレイン電極側を第１領域）の二次元電子ガス濃度が高いためオン抵抗を減少させ電流コラプスを低減でき、かつ、ゲート電極近傍（第２領域）の二次元電子ガス濃度が低いため耐圧を維持することが可能となる。
【００１５】
また、この発明の第２の態様にかかる半導体装置の製造方法は、ヘテロ接合型の窒化物半導体装置の製造方法であって、（ａ）基板上に窒化物半導体からなるチャネル層を形成する工程と、（ｂ）前記チャネル層上に前記チャネル層よりも大きなバンドギャップを有する窒化物半導体よりなる電子供給層を形成する工程と、（ｃ）前記電子供給層上にゲート電極を選択的に形成する工程と、（ｄ）前記電子供給層上において、前記ゲート電極を挟み離間してソース、ドレイン電極を形成する工程と、（ｅ）前記ソース電極、前記ドレイン電極間において、前記電子供給層上に、前記チャネル層、前記電子供給層界面に形成される二次元電子ガス濃度に作用する第３薄膜を形成する工程とを備え、前記工程（ｅ）は、前記ゲート電極の前記ドレイン電極側において前記ゲート電極の前記ドレイン電極側端部近傍を除く第１領域に形成された膜厚と、前記ゲート電極の前記ドレイン電極側端部近傍の第２領域に形成された膜厚とが異なる前記第３薄膜を形成する工程であることにより、膜厚の違いによる作用の違いにより、ゲート電極近傍以外（特にドレイン電極側を第１領域）の二次元電子ガス濃度が高いためオン抵抗を減少させ電流コラプスを低減でき、かつ、ゲート電極近傍（第２領域）の二次元電子ガス濃度が低いため耐圧を維持することが可能となる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施の形態１に係る半導体装置の構造を示す縦断面図である。
【図２】実施の形態１に係る半導体装置の製造工程を示す縦断面図である。
【図３】実施の形態１に係る半導体装置の製造工程を示す縦断面図である。
【図４】実施の形態１に係る半導体装置の製造工程を示す縦断面図である。
【図５】実施の形態１に係る半導体装置の製造工程を示す縦断面図である。
【図６】実施の形態１に係る半導体装置の製造工程を示す縦断面図である。
【図７】実施の形態１に係る半導体装置の製造工程を示す縦断面図である。
【図８】実施の形態１に係る半導体装置の製造工程を示す縦断面図である。
【図９】実施の形態１に係る半導体装置の製造工程を示す縦断面図である。
【図１０】実施の形態１に係る半導体装置の製造工程を示す縦断面図である。
【図１１】実施の形態１に係る半導体装置の製造工程を示す縦断面図である。
【図１２】実施の形態１に係る半導体装置の製造工程を示す縦断面図である。
【図１３】実施の形態１に係る半導体装置の製造工程を示す縦断面図である。
【図１４】実施の形態１に係る半導体装置の製造工程を示す縦断面図である。
【図１５】実施の形態１に係る半導体装置の製造工程を示す縦断面図である。
【図１６】実施の形態１に係る半導体装置の製造工程を示す縦断面図である。
【図１７】実施の形態１に係る半導体装置の製造工程を示す縦断面図である。
【図１８】実施の形態１に係る半導体装置の製造工程を示す縦断面図である。
【図１９】実施の形態１に係る半導体装置の製造工程を示す縦断面図である。
【図２０】実施の形態１に係る半導体装置の製造工程を示す縦断面図である。
【図２１】実施の形態１に係る半導体装置の構造例を示す縦断面図である。
【図２２】実施の形態１に係る半導体装置の製造工程を示す縦断面図である。
【図２３】実施の形態１に係る半導体装置の製造工程を示す縦断面図である。
【図２４】実施の形態１に係る半導体装置の製造工程を示す縦断面図である。
【図２５】実施の形態１に係る半導体装置の製造工程を示す縦断面図である。
【図２６】実施の形態１に係る半導体装置の製造工程を示す縦断面図である。
【図２７】実施の形態１に係る半導体装置の構造を示す上面図である。
【図２８】実施の形態２に係る半導体装置の構造を示す縦断面図である。
【図２９】実施の形態２に係る半導体装置の製造工程を示す縦断面図である。
【図３０】実施の形態２に係る半導体装置の製造工程を示す縦断面図である。
【図３１】実施の形態２に係る半導体装置の製造工程を示す縦断面図である。
【図３２】実施の形態２に係る半導体装置の製造工程を示す縦断面図である。
【図３３】実施の形態２に係る半導体装置の製造工程を示す縦断面図である。
【図３４】実施の形態２に係る半導体装置の製造工程を示す縦断面図である。
【図３５】実施の形態２に係る半導体装置の製造工程を示す縦断面図である。
【図３６】実施の形態２に係る半導体装置の構造例を示す縦断面図である。
【図３７】実施の形態２に係る半導体装置の製造工程を示す縦断面図である。
【図３８】実施の形態２に係る半導体装置の製造工程を示す縦断面図である。
【図３９】実施の形態２に係る半導体装置の構造例を示す縦断面図である。
【図４０】実施の形態３に係る半導体装置の構造を示す縦断面図である。
【図４１】実施の形態３に係る半導体装置の製造工程を示す縦断面図である。
【図４２】実施の形態３に係る半導体装置の製造工程を示す縦断面図である。
【図４３】実施の形態３に係る半導体装置の製造工程を示す縦断面図である。
【図４４】実施の形態３に係る半導体装置の製造工程を示す縦断面図である。
【図４５】実施の形態３に係る半導体装置の製造工程を示す縦断面図である。
【図４６】実施の形態３に係る半導体装置の製造工程を示す縦断面図である。
【図４７】実施の形態３に係る半導体装置の製造工程を示す縦断面図である。
【図４８】実施の形態３に係る半導体装置の構造例を示す縦断面図である。
【図４９】実施の形態３に係る半導体装置の製造工程を示す縦断面図である。
【図５０】実施の形態３に係る半導体装置の製造工程を示す縦断面図である。
【図５１】実施の形態３に係る半導体装置の構造例を示す縦断面図である。
【図５２】実施の形態４に係る半導体装置の製造工程を示す縦断面図である。
【図５３】実施の形態４に係る半導体装置の製造工程を示す縦断面図である。
【図５４】実施の形態４に係る半導体装置の製造工程を示す縦断面図である。
【図５５】実施の形態４に係る半導体装置の製造工程を示す縦断面図である。
【図５６】実施の形態４に係る半導体装置の製造工程を示す縦断面図である。
【図５７】実施の形態５に係る半導体装置の製造工程を示す縦断面図である。
【図５８】実施の形態５に係る半導体装置の製造工程を示す縦断面図である。
【図５９】実施の形態５に係る半導体装置の製造工程を示す縦断面図である。
【図６０】実施の形態５に係る半導体装置の製造工程を示す縦断面図である。
【図６１】実施の形態５に係る半導体装置の製造工程を示す縦断面図である。
【図６２】実施の形態５に係る半導体装置の製造工程を示す縦断面図である。
【図６３】実施の形態５に係る半導体装置の製造工程を示す縦断面図である。
【図６４】実施の形態６に係る半導体装置の製造工程を示す縦断面図である。
【図６５】実施の形態６に係る半導体装置の製造工程を示す縦断面図である。
【図６６】実施の形態６に係る半導体装置の製造工程を示す縦断面図である。
【図６７】実施の形態６に係る半導体装置の製造工程を示す縦断面図である。
【図６８】実施の形態６に係る半導体装置の製造工程を示す縦断面図である。
【図６９】実施の形態７に係る半導体装置の構造を示す縦断面図である。
【図７０】実施の形態７に係る半導体装置の構造例を示す縦断面図である。
【図７１】実施の形態７に係る半導体装置の構造例を示す縦断面図である。
【図７２】実施の形態７に係る半導体装置の製造工程を示す縦断面図である。
【図７３】実施の形態７に係る半導体装置の製造工程を示す縦断面図である。
【図７４】実施の形態７に係る半導体装置の製造工程を示す縦断面図である。
【図７５】実施の形態７に係る半導体装置の製造工程を示す縦断面図である。
【図７６】実施の形態７に係る半導体装置の製造工程を示す縦断面図である。
【図７７】実施の形態７に係る半導体装置の製造工程を示す縦断面図である。
【図７８】実施の形態７に係る半導体装置の製造工程を示す縦断面図である。
【図７９】実施の形態７に係る半導体装置の製造工程を示す縦断面図である。
【発明を実施するための形態】
【００１７】
＜Ａ．実施の形態１＞
＜Ａ−１．構成＞
図１は、本実施の形態１に係る窒化物半導体装置の一構成例を示す縦断面図である。図１に示す窒化物半導体装置は、ＩＩＩ族窒化物半導体を用いたヘテロ接合電界効果型トランジスタ（ＨＥＭＴ：高電子移動度トランジスタ）である。
【００１８】
図１に示される通り、同装置は、基板１と、基板１の上面上に形成された第１のＩＩＩ族窒化物半導体から構成されるチャネル層２と、チャネル層２の上面に形成され、上記第１のＩＩＩ族窒化物半導体よりもそのバンドギャップが大きい第２のＩＩＩ族窒化物半導体から構成されており、且つチャネル層２との間でヘテロ接合を成す電子供給層３を備えている。
【００１９】
更に、同装置に於いては、電子供給層３の表面上に選択的に形成されたショットキー接合によるゲート電極５と、ゲート電極５を挟んで対向する様に電子供給層３の表面上に形成されたオーミック接触によるソース電極４ａ及びドレイン電極４ｂを備えている。
【００２０】
ここで前述の通り、ゲート電極５と電子供給層３とは、ショットキー接合を成している。又、ソース電極４ａ、ドレイン電極４ｂと電子供給層３とは、オーミック接触している。
【００２１】
尚、同装置は、ソース電極４ａ、ドレイン電極４ｂに於ける接触抵抗の低減化のために、ソース電極４ａ、ドレイン電極４ｂの下部に位置する電子供給層３及びチャネル層２の内部に形成された、対応するｎ型の高濃度不純物領域（例えば図８に示す高濃度不純物領域７）を有していても良い。
【００２２】
更に、ゲート電極５とドレイン電極４ｂ間のゲート電極５端から近傍（第２領域）の電子供給層３の表面を第２薄膜としての薄膜６で覆い、薄膜６で覆われていない電子供給層３の表面（特にドレイン電極側を第１領域）を薄膜６とは違う第１薄膜としての薄膜８で覆った構造をしている。
【００２３】
ここで、電子供給層３表面の保護膜として用いている第２薄膜としての薄膜６と第１薄膜としての薄膜８は、二次元電子ガス濃度を増減させる作用を持つ材料、膜厚で構成されており、第２領域であるゲート電極５のドレイン側近傍に配置する薄膜６には、二次元電子ガス濃度を減少させるような、また第１領域である薄膜６で覆われない領域の電子供給層３表面を覆う薄膜８には、二次元電子ガス濃度を増加させるような材料、膜厚で形成されることが望ましい。少なくとも薄膜６による二次元電子ガス濃度の増加分が、薄膜８による二次元電子ガス濃度の増加分より小さければ、薄膜６に覆われる領域の二次元電子ガス濃度は、薄膜８に覆われる領域における二次元電子ガス濃度よりも低いものとすることができる。
【００２４】
ここで二次元電子ガスとは、高速で電子が流れることのできる層状の領域のことであり、移動度が高い自由電子が極めて薄い層内に広がっている。ＨＥＭＴ（高電子移動度トランジスタ）は、バンドギャップの違う異種の半導体材料を接合することで界面に２次元電子ガスの層を形成している。二次元電子ガス濃度を増加させることは、トランジスタのドレイン電流を増加させることである。
【００２５】
＜Ａ−２．製造工程＞
次に、本実施の形態１の一例に係る図１の窒化物半導体装置の製造方法について記載する。
【００２６】
図２〜図２７は、本実施の形態に係る窒化物半導体装置の製造方法を工程順に示す縦断面図である。
【００２７】
先ず始めに、図２に示す様に、例えば、サファイヤ、ＳｉＣ（炭化シリコン）、ＧａＮ、又はＳｉ等より成る基板１を準備する。
【００２８】
次に、図３に示す様に、例えば、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ：分子線エピタキシャル成長法）又はＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：気相成長法）により、基板１の主表面上に、チャネル層２、電子供給層３を、この順序で積層する。
【００２９】
ここで、チャネル層２は、第１のＩＩＩ族窒化物半導体として、ＡｌxＩｎyＧａ1-x-yＮ（０≦ｘ≦１，０≦ｙ≦１，ｘｙ≠１）から成る。これに対して、電子供給層３は、第１のＩＩＩ族窒化物半導体よりもそのバンドギャップ幅が大きい第２のＩＩＩ族窒化物半導体として、ＡｌmＩｎnＧａ1-m-nＮ（０≦ｍ≦１，０≦ｎ≦１，ｍｎ≠１）から成る。
【００３０】
チャネル層２の厚さとしては、少なくとも電子が流れ得る厚さ（５０ｎｍ〜３０００ｎｍ）があれば良く、チャネル層２に於ける不純物濃度は問われない。又、既述の通り、電子供給層３には、チャネル層２よりもそのバンドギャップ幅が広い物が用いられる。
【００３１】
例えば、チャネル層２と電子供給層３との組み合わせとしては、ＡｌmＧａ1-mＮ電子供給層／ＧａＮチャネル層（ｘ＝ｙ＝０、ｎ＝０の場合）、或いは、ＡｌmＧａ1-mＮ電子供給層／ＩｎyＧａ1-yＮチャネル層（ｘ＝０、ｎ＝０の場合）等が考えられる。
【００３２】
電子供給層３の不純物濃度は、電子供給層３を高耐圧層とするために、１×１０18cm-3以下に設定される。ここで、不純物の導電型は常にｎ型である。尚、窒化物半導体では、意図的に不純物を導入しない場合（ノンドープ）に於いても、成長炉や雰囲気ガス中から不純物が窒化物半導体中に入り、窒化物半導体はｎ型の不純物を含むこととなる。このため、結晶成長に於いてノンドープであっても、実際の不純物濃度が１×１０18cm-3以下であれば良い。
【００３３】
次に、図４に示す様に、写真製版により、レジストパターン９ａを、ソース・ドレイン電極形成領域以外の電子供給層３の表面領域上に形成する。そして、レジストパターン９ａをマスクとして、オーミック金属（例えば、ＴｉとＡｌとの積層膜、Ｔｉ、Ａｌ、Ｍｏ、Ａｕの積層膜等）を蒸着し、その後にレジストパターン９ａを除去して、ソース電極４ａ、ドレイン電極４ｂを、電子供給層３の表面の内のソース・ドレイン電極形成領域上に形成する（リフトオフ法）（図５）。
【００３４】
この際、ソース電極４ａ、ドレイン電極４ｂ直下の半導体層である電子供給層３、チャネル層２内にｎ型不純物を高濃度に有する領域を形成することで、ソース、ドレイン電極を形成しても良い。その作製方法は、次の通りである。
【００３５】
即ち、電子供給層３の表面の内で、写真製版法により、レジストパターン９ｂを形成する（図６）。このレジストパターン９ｂは、次工程のイオン注入用マスクである。レジストパターン９ｂの厚みは、１μｍ〜６μｍ程度（イオンが電子供給層３に達しない厚さ）であれば良い。注入されたイオンを遮断出来るのであれば、レジストパターン９ｂに代えて、酸化膜等の膜を用いても良い。或いは、電子供給層３の表面上に１０ｎｍ〜１００ｎｍ程度の厚みの窒化膜又は酸化膜を形成した後に、レジストパターン９ｂを形成しても良い。この窒化膜又は酸化膜は、イオン注入時に、電子供給層３を構成する原子（Ａｌ、Ｇａ、Ｎ、Ｉｎ等）がイオンにより真空中に跳ね飛ばされるのを抑制する。
【００３６】
その後、イオン注入装置を用いて電界加速したイオン１０を照射し、イオン注入を行う（図７）。イオン１０としては、ｎ型不純物である原子であれば良い。具体的には、Ｏ、Ｃ、Ｓｉ、Ｓ、Ｇｅ、Ｓｅ、Ｓｎ、Ｔｅ、Ｐｂ等であるが、不純物準位の浅いＳｉ又はＧｅが望ましい。更にＭｎ、Ｍｇ、Ｃｕ、Ｂｅ等のｐ型不純物を同時にイオン注入することで、ｎ型不純物の電気的活性化を増やしても良い。尚、イオン注入の加速エネルギー及び注入濃度は、電子供給層３の領域の内で高濃度ｎ型不純物領域７を形成する領域に於ける不純物濃度が１×１０18cm-3を超える様に設定すれば良い。
【００３７】
この後、レジストパターン９ｂを剥離し、注入したイオン１０の活性化を行うための熱処理を行う。熱処理は、注入されたイオンと結晶構成原子とを置換させるため、及び、イオン注入で形成されたダメージを回復させるために行われる。このため、１０００℃以上の温度で５秒間以上の時間で処理することが望ましい。又、雰囲気に関しては、電子供給層３の表面から窒素原子が抜けるのを防止するために、窒素ガス、又はアンモニアガス等の窒素が含まれたガス中で、当該熱処理を行うことが望ましい。更に、電子供給層３の表面からの窒素原子が抜けるのを防止するために、窒化膜、酸化膜、窒化アルミニウム等の膜で電子供給層３の表面を被った後に、熱処理を行っても良い。
【００３８】
この後、先に記載したオーミック電極の形成方法によって、ソース・ドレイン電極４ａ、４ｂを、高濃度不純物領域７の表面上に形成する（図８）。尚、これらのオーミック金属を積層した後に所定の温度でアニールすることで、ソース電極４ａ、ドレイン電極４ｂを合金化しても良い。更なるコンタクト抵抗低減のためソース・ドレイン電極領域下部の電子供給層３の一部かチャネル層２との界面までを除去し、ソース・ドレイン電極４ａ、４ｂを形成することが望ましい。
【００３９】
次に、ソース電極４ａ、ドレイン電極４ｂの形成方法と同様な方法で、ゲート電極５を形成するゲート形成領域１１以外の領域上にレジストパターン９ｃを形成する（図９）。ショットキー接合によるゲート電極５をレジスト開口部内に形成し（図１０）、ソース電極４ａ、ドレイン電極４ｂの形成方法と同様な方法で、ゲート金属を積層し、レジスト９ｃを除去すること（リフトオフ法）で、ゲート電極５が形成される（図１１）。ここで、ゲート電極５を成す金属（ゲート金属）としては、電子供給層３とショットキー接合を形成する金属であれば良い。例えば、Ｐｔ、Ｎｉ等の仕事関数の高い金属、シリサイド、ＷＮ、ＴａＮ等の窒化金属が電子供給層３と接している構造である。また、ゲート電極５形成後に所定の温度でアニールしてもよい。
【００４０】
次に、電子供給層３の表面にＡｌを含む窒化物あるいは酸化物あるいは、酸窒化物あるいは、Ｇａ、Ｔｉ、Ｖ、Ｎｂ、Ｚｒ、Ｈｆ、Ｔａのいずれかの酸化物よりなる第２薄膜である薄膜６を形成する。また、さらにＳｉ、Ｃ、Ｇｅ、Ｓｎ、Ｐｂ、Ｓ、Ｓｅ、Ｔｅを少なくともひとつを含む窒化物あるいは酸化物あるいは、酸窒化物よりなる第１薄膜である薄膜８をゲート電極５の近傍を除く領域に形成する。
【００４１】
ここでは保護膜である薄膜６としてＡｌＮを用いた場合について説明する。ゲート電極５の形成後ＡｌＮを電子ビーム蒸着やＣＶＤやＭＢＥやスパッタ蒸着により堆積する。
【００４２】
ここでは、例えばスパッタ蒸着で形成する場合について説明する。スパッタ蒸着法としては直流スパッタ、高周波スパッタ、マグネトロンスパッタ、イオンビームスパッタ、電子サイクロン（ＥＣＲ）共鳴スパッタ等を用いてＡｌＮを堆積する（図１２）ターゲットにはＡｌやＡｌＮを用い、スパッタガスとしては、窒素、アルゴンを用いる。
【００４３】
薄膜６を形成する領域を覆うようなレジストパターン９ｄを写真製版によって形成し（図１３）、このレジストパターン９ｄをマスクにしてエッチングによってマスクされていない領域のＡｌＮを除去する。ＡｌＮのエッチングにはウェットエッチングやドライエッチングを用いると良い。
【００４４】
レジストパターン９ｄを剥離除去し、ＡｌＮの薄膜６が形成される（図１４）。
【００４５】
ここでは、ＡｌＮ堆積後に不要部分をエッチング除去する方法で薄膜６を形成したが、ソース・ドレイン電極４ａ、４ｂやゲート電極５形成で用いたリフトオフ法を用いて薄膜６を所定の位置に形成しても良い。
【００４６】
ここで、薄膜６に用いたＡｌＮは、電子供給層３のバンドギャップに比べて大きいバンドギャップを有する。
【００４７】
またここでは、ゲート電極形成後に保護膜としての薄膜形成をしたが、ソース・ドレイン電極形成後（ゲート電極形成前）でも良く、またソース・ドレイン電極形成前でも良い。
【００４８】
このソース・ドレイン電極４ａ，４ｂ形成前の場合、電子供給層３まで形成したエピ基板上に、電子ビーム蒸着やＣＶＤやＭＢＥやスパッタ蒸着によりＡｌＮを堆積し、上述の工程で薄膜６を形成してもよく、エピ基板の結晶成長の際に電子供給層に続きＡｌＮ層をエピタキシャル成長させて形成したものを用いても良い。
【００４９】
次に、ソース・ドレイン電極４ａ、４ｂ、ゲート電極５、ＡｌＮよりなる薄膜６が形成された表面に薄膜８を形成する。ここでは、薄膜８としてＳｉＮを用いる場合について説明する。
【００５０】
ＳｉＮを電子ビーム蒸着やＣＶＤやＭＢＥやスパッタ蒸着により堆積する（図１５）。
【００５１】
電子供給層３表面に堆積した薄膜８を覆うように写真製版によってレジストパターン９ｅを形成する（図１６）。
【００５２】
ウェットエッチングやドライエッチングによって、レジストに覆われていない領域の薄膜８を除去する。その後レジストを剥離除去する（図１７）。
【００５３】
本実施の形態１に係る窒化物半導体装置の製造工程をソース・ドレイン電極４ａ、４ｂ形成、ゲート電極５形成、薄膜６形成、薄膜８形成の順で説明をしたが、薄膜６形成、薄膜８形成、ソース・ドレイン電極４ａ，４ｂ形成、ゲート電極５形成の順で製造してもよく、ソース・ドレイン電極４ａ，４ｂ形成、薄膜６形成、薄膜８形成、ゲート電極５形成の順や、薄膜６形成、ソース・ドレイン電極４ａ，４ｂ形成、ゲート電極５形成、薄膜８形成や、ソース・ドレイン電極４ａ，４ｂ形成、薄膜６形成、ゲート電極５形成、薄膜８形成や、薄膜８を薄膜６より先に形成する等の順でもよい。
【００５４】
ここでは、薄膜６形成、ソース・ドレイン電極４ａ，４ｂ形成、薄膜８形成、ゲート電極５形成の順での製造工程について説明する。ここでは、エピ基板として、結晶成長の際に電子供給層３に続き薄膜６であるＡｌＮ層をエピタキシャル成長させて形成したものを用いる場合について説明する。
【００５５】
まず、ソース・ドレイン電極４ａ，４ｂを形成する領域に開口を有するレジストパターン９ｆを形成する（図１８）。先述と同様にリフトオフ法によってソース・ドレイン電極４ａ、４ｂを形成する。しかし、ＡｌＮのバンドギャップが大きいため、低いコンタクト抵抗が得られない。そのため、まずウェットエッチングやドライエッチングによりソース・ドレイン電極形成領域のＡｌＮを除去し、その後、リフトオフ法によってソース・ドレイン電極４ａ、４ｂを形成することが望ましい（図１９）。
【００５６】
さらなるコンタクト抵抗低減のため、先述と同様にソース・ドレイン領域への高濃度ｎ型不純物領域の形成を行ってから電極金属の形成を行っても良い。この際、ＡｌＮをつけたまま、Ｓｉ等のｎ型不純物になるイオン種を注入してもよく、さらに、活性加熱処理の際もこのＡｌＮをキャップ層として用いても良い（図２０）。
【００５７】
続いて、リフトオフ法によってソース・ドレイン電極４ａ、４ｂを形成するが、この領域のＡｌＮが高濃度にｎ型不純物が添加されているため、ＡｌＮを除去しなくても低いコンタクト抵抗は得られるが、更なるコンタクト抵抗低減のため先述同様にして、ソース・ドレイン電極領域のＡｌＮを、さらにはその下部の電子供給層３の一部かチャネル層２との界面までを除去し、ソース・ドレイン電極４ａ、４ｂを形成することが望ましい（図２１）。
【００５８】
次に、薄膜６としての機能を有するＡｌＮの領域と、ソース・ドレイン電極４ａ、４ｂを覆うレジストパターン９ｇを形成し、ウェットエッチングやドライエッチングによって不要なＡｌＮ領域を除去し、ＡｌＮよりなる薄膜６を形成する（図２２）。レジスト除去に続いて、薄膜８であるＳｉＮを形成する（図２３）。
【００５９】
次に、ゲート電極形成領域１１と薄膜６上の薄膜８の領域およびソース・ドレイン電極４ａ、４ｂ上にあった開口を有するレジストパターン９ｈを形成し（図２４）、ウェットエッチングやドライエッチングによって不要なＳｉＮ領域を除去し、レジスト剥離除去後、再度ゲート電極形成領域１１に開口を有するレジストパターンを形成し、リフトオフ法によってゲート電極５を形成する（図２５（ａ））。
【００６０】
ゲート電極５の形成のために再度レジストパターンを形成したが、先のレジストパターン９ｈで不要な領域のＳｉＮを除去した後、ゲート電極金属を堆積するとセルフアラインでゲート電極５を形成でき、薄膜上にゲート電極を設けるフィールドプレート構造となるため、電流コラプスの抑制や、耐圧向上が可能となる（図２５（ｂ））。
【００６１】
図２６において、ドレイン電極側のゲート電極端５ｅｇからドレイン電極に向かっての薄膜６の長さＬi1がゲート−ドレイン間距離Ｌgdの１／２以下にすることが望ましい。さらに、Ｌi1はできるだけ短い方が、オン抵抗を低減でき好ましい。しかし、Ｌi1＝０とすると電界の集中するドレイン側のゲート電極端下の二次元電子ガス濃度が高くなるため、耐圧が低下してしまう。そのため、薄膜６で少なくともドレイン側のゲート電極端を覆う必要がある。また、ゲート幅方向の長さとしては素子上面図の図２７に示したように、素子活性化領域１２と同じ（図２７（ａ））か、それ以上となる素子分離領域１３に渡っても良い（図２７（ｂ））。
【００６２】
本実施の形態１では、薄膜８と薄膜６の膜厚が同じとして説明したが、電子供給層３よりも、薄膜６および薄膜８のバンドギャップエネルギーが大きい場合には、薄膜の厚さが厚くなると半導体との応力が大きくなることでピエゾ効果が大きくなり、二次元電子ガス濃度が高くなる。そのため、薄膜８の膜厚が薄膜６の膜厚より厚いほうが効果は大きくなりより望ましい。
【００６３】
＜Ａ−３．動作＞
電流コラプスを低減し、また、耐圧を維持する作用が働くことにより、高破壊電界、かつ高電子移動度を実現した、高電子移動度トランジスタとして動作する。二次元電子ガスを用いることで、高電子移動度が実現される。
【００６４】
＜Ａ−４．効果＞
この発明にかかる実施の形態１によれば、半導体装置において、この発明にかかる半導体装置は、ヘテロ接合型の窒化物半導体装置であって、基板１上に形成された窒化物半導体からなるチャネル層２と、チャネル層２上に形成されたチャネル層２よりも大きなバンドギャップを有する窒化物半導体よりなる電子供給層３と、電子供給層３上に選択的に形成されたゲート電極５と、電子供給層３上において、ゲート電極５を挟み離間して形成されたソース、ドレイン電極４ａ，４ｂと、電子供給層３上のゲート電極５のドレイン電極側において、ゲート電極５のドレイン電極側端部近傍を除く第１領域に形成され、当該第１領域に対応するチャネル層２、電子供給層３界面に形成される二次元電子ガス濃度に作用する第１薄膜である薄膜８と、電子供給層３上において、ゲート電極５のドレイン電極側端部近傍の第２領域に形成され、当該第２領域に対応するチャネル層２、電子供給層３界面に形成される二次元電子ガス濃度に作用し、当該濃度を第１領域に対応するそれよりも低くする第２薄膜である薄膜６とを備えることで、異なる薄膜８、薄膜６の作用により、ゲート電極５近傍以外（特にドレイン電極側を第１領域）の二次元電子ガス濃度が高いためオン抵抗を減少させ電流コラプスを低減でき、かつ、ゲート電極５近傍（第２領域）の二次元電子ガス濃度が低いため耐圧を維持することが可能となる。
【００６５】
また、ゲート電極近傍（第２領域）とそれ以外の二次元電子ガス濃度を、半導体表面を覆う薄膜の種類、配置によって調整するため、制御性良くかつ再現性良く形成できる。
【００６６】
また、この発明にかかる実施の形態１によれば、半導体装置において、チャネル層２および電子供給層３は、少なくとも２層以上のＡｌxＩｎyＧａ1-x-yＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１，ｘとｙは同時に１を取らない）のへテロ接合電界効果トランジスタを構成することで、チャネル層２と電子供給層３の界面に形成される二次元電子ガスを用いた高電子移動度トランジスタが実現できる。
【００６７】
また、この発明にかかる実施の形態１によれば、半導体装置において、第１、第２薄膜である薄膜８，６は、電子供給層３よりバンドギャップエネルギーが大きい薄膜であることで、薄膜８，６の膜厚を厚くすることで対応する領域の二次元電子ガス濃度を増加させることができ、オン抵抗を減少させ電流コラプスを低減できる。
【００６８】
また、この発明にかかる実施の形態１によれば、半導体装置において、第１薄膜である薄膜８は、第２薄膜である薄膜６より膜厚が厚いことで、さらに二次元電子ガス濃度の濃淡が形成でき、オン抵抗を減少させ、かつ、電流コラプスが低減できる。
【００６９】
また、この発明にかかる実施の形態１によれば、半導体装置において、第１薄膜である薄膜８は、Ｓｉ、Ｃ、Ｇｅ、Ｓｎ、Ｐｂ、Ｓ、Ｓｅ、Ｔｅのいずれかを含む窒化物、酸化物、あるいは酸窒化物の薄膜であり、第２薄膜である薄膜６は、Ａｌを含む窒化物、酸化物、あるいは酸窒化物、または、Ｇａ、Ｔｉ、Ｖ、Ｎｂ、Ｚｒ、Ｈｆ、Ｔａのいずれかの酸化物の薄膜であることで、薄膜８の作用で二次元電子ガス濃度を増加させることによりオン抵抗を減少させ電流コラプスが低減し、かつ、薄膜６の作用で二次元電子ガス濃度を薄膜８による場合より低くすることにより耐圧を維持できる。
【００７０】
また、この発明にかかる実施の形態１によれば、半導体装置において、ソース、ドレイン電極４ａ，４ｂ下部のチャネル層２、電子供給層３に形成された不純物領域である高濃度不純物領域７をさらに備えることで、さらにオン抵抗を低減することができる。
【００７１】
また、この発明にかかる実施の形態１によれば、半導体装置において、第２領域は、ゲート電極５からドレイン電極４ｂに至る距離の少なくとも半分以下の範囲内であることで、より高耐圧を実現できる。
【００７２】
また、この発明にかかる実施の形態１によれば、半導体装置の製造方法において、ヘテロ接合型の窒化物半導体装置の製造方法であって、（ａ）基板１上に窒化物半導体からなるチャネル層２を形成する工程と、（ｂ）チャネル層２上にチャネル層２よりも大きなバンドギャップを有する窒化物半導体よりなる電子供給層３を形成する工程と、（ｃ）電子供給層３上にゲート電極５を選択的に形成する工程と、（ｄ）電子供給層３上において、ゲート電極５を挟み離間してソース、ドレイン電極４ａ，４ｂを形成する工程と、（ｅ）電子供給層３上のゲート電極５のドレイン電極側において、ゲート電極５のドレイン電極側端部近傍を除く第１領域において、当該第１領域に対応するチャネル層２、電子供給層３界面に形成される二次元電子ガス濃度に作用する第１薄膜である薄膜８を形成する工程と、（ｆ）電子供給層３上において、ゲート電極５のドレイン電極側端部近傍の第２領域において、当該第２領域に対応するチャネル層２、電子供給層３界面に形成される二次元電子ガス濃度に作用し、当該濃度を第１領域に対応するそれよりも低くする第２薄膜である薄膜６を形成する工程とを備えることで、異なる薄膜８、薄膜６の作用により、ゲート電極５近傍以外（特にドレイン電極側を第１領域）の二次元電子ガス濃度が高いためオン抵抗を減少させ電流コラプスを低減でき、かつ、ゲート電極５近傍（第２領域）の二次元電子ガス濃度が低いため耐圧を維持することが可能となる。
【００７３】
＜Ｂ．実施の形態２＞
＜Ｂ−１．構成＞
本実施の形態２では、実施の形態１で説明したように２種類の薄膜（第２薄膜である薄膜６および第１薄膜である薄膜８）によって二次元電子ガス濃度を調整するのではなく、１種類の薄膜（第３薄膜）で二次元電子ガス濃度を調整する構造となっている。
【００７４】
ここでは、１種類の薄膜がＡｌを含む窒化物あるいは酸化物あるいは、酸窒化物あるいは、Ｇａ、Ｔｉ、Ｖ、Ｎｂ、Ｚｒ、Ｈｆ、Ｔａのいずれかの酸化物で、ゲート電極５のドレイン電極側のゲート電極端近傍（第２領域）の電子供給層表面を覆う第３薄膜としての薄膜１５の膜厚が、それ以外の電子供給層表面（特にドレイン電極側を第１領域）を覆うこの薄膜１５の膜厚より薄い構造となる場合について説明する。尚、各層の形成（図３）までのプロセスは実施の形態１と共通であるためその部分の説明は省略し、これ以降の工程について説明する。なお、第３薄膜としての薄膜１５は、電子供給層３よりもバンドギャップエネルギーが大きいものである。
【００７５】
＜Ｂ−２．製造工程＞
図２８は、電子供給層３の表面を覆う薄膜１５がＡｌを含む窒化物あるいは酸化物あるいは、酸窒化物あるいは、Ｇａ、Ｔｉ、Ｖ、Ｎｂ、Ｚｒ、Ｈｆ、Ｔａのいずれかの酸化物よりなり、ゲート電極のドレイン電極側のゲート電極端近傍（第２領域）の電子供給層３表面を覆うこの薄膜１５の膜厚が、それ以外の電子供給層表面を覆うこの薄膜の膜厚より薄い構造になる場合の縦断面図である。
【００７６】
実施の形態１では、薄膜が２種類（薄膜６、薄膜８）の構造で説明した。ここでは、１種類の薄膜１５例えばＡｌ2Ｏ3を用いた場合について説明する。
【００７７】
電子供給層３の表面に薄膜１５であるＡｌ2Ｏ3を形成すると二次元電子ガス濃度は増加する。またその膜厚を厚くすることで二次元電子濃度はさらに増加する。
【００７８】
従来均一な膜厚で電子供給層３の表面を覆っていた場合に比べて、ゲート電極５のドレイン電極側のゲート電極端近傍以外（特にドレイン電極側を第１領域）の電子供給層３表面を覆うＡｌ2Ｏ3の膜厚が、ゲート電極端近傍（第２領域）の電子供給層表面を覆うＡｌ2Ｏ3の膜厚より厚い構造にすることで、ゲート−ドレイン電極間の二次元電ガス濃度が増加し、オン抵抗が低減できる。すなわち、膜厚を変えることによって、第２領域に対応する電子供給層３界面に形成される二次元電子ガス濃度を、第１領域に対応する電子供給層３界面に形成される二次元電子ガス濃度よりも低くすることができる。
【００７９】
この製造方法を図２９〜図３９で縦断面図を用いて、本実施の形態に係る窒化物半導体装置の製造方法について記載する。
【００８０】
図２９は、薄膜１５を電子供給層３上に形成したものである。その形成方法としては、例えば、電子ビーム蒸着やＣＶＤやＭＢＥやスパッタ蒸着により堆積する。ここでは、例えばスパッタ蒸着で形成する場合について説明する。ターゲットにはＡｌやＡｌ2Ｏ3を用い、スパッタガスとしては、酸素、アルゴンを用いる。実施の形態１で説明したと同様の工程で、高濃度不純物領域７とソース・ドレイン電極４ａ、４ｂを形成してもよく、薄膜１５を電子供給層３上に形成する前に高濃度不純物領域７とソース・ドレイン電極４ａ、４ｂを形成し、その後薄膜１５を電子供給層３上に形成してもよい。また、Ａｌ2Ｏ3１５に高濃度不純物領域７を形成する前に、この高濃度不純物領域の薄膜１５をエッチング除去した後に高濃度不純物領域７を形成してもよいし、高濃度不純物領域７を形成後ソース・ドレイン電極領域下部のＡｌ2Ｏ3１５を除去してもよく、さらにはその下部の電子供給層３の一部かチャネル層２との界面までを除去し、ソース・ドレイン電極４ａ、４ｂを形成してもよい。
【００８１】
ここでは、高濃度不純物領域７とソース・ドレイン電極４ａ、４ｂ形成後に、薄膜１５の形成が完了した時点（図３０）からの工程について説明する。
【００８２】
ゲート電極形成領域１１とゲート電極端近傍（長さＬi2）に開口を持つレジストパターン９ｋを写真製版で形成する（図３１）。
【００８３】
エッチングによってレジスト開口部の薄膜１５を薄くした後（図３２）、レジスト９ｋを剥離除去し、ゲート電極形成領域１１に開口を有するレジストパターン９ｃ２を形成する。
【００８４】
エッチングによってゲート電極形成領域にある薄膜１５を除去し（図３３）、続けて、セルフアラインでゲート金属を蒸着しリフトオフにてゲート電極５を形成する（図３４）。
【００８５】
また、図３３で薄膜１５を除去した後、レジスト９ｃ２を除去し、ゲート電極形成領域１１ｂの開口を持つレジストパターン９ｃ３を形成し（図３５）、リフトオフにてゲート電極５を形成することで、ゲート電極５の一部が薄い薄膜１５上に配置する構造（フィールドプレート構造）となる。よって、ゲート電極５のドレイン端に集中する電界を緩和でき、耐圧向上が可能な構造が形成できる（図３６）。
【００８６】
この実施の形態２では、薄膜１５を薄い領域をエッチングによって形成したが、図３１のレジストパターン９ｋで薄膜１５をエッチング除去し（図３７）、再度全面に薄膜１５を薄く形成し、ゲート電極形成領域の薄い薄膜１５を除去し、そこにゲート電極５を形成してもよい。
【００８７】
また、薄膜１５をエッチング除去した後に（図３７），領域２とゲート形成領域以外にレジストパターンを形成し，この領域にのみ薄膜１５を薄く形成し、レジスト除去後再度ゲート電極形成領域以外にレジストパターンを形成してエッチングにてゲート電極形成領の薄い薄膜１５を除去した後、ゲート電極５を形成してもよい。
【００８８】
また図３１の、レジストパターン９ｋで薄膜１５をエッチング除去した後に、新たなレジストパターン９ｃ２を用いたリフトオフにてゲート電極５を形成後（図３８）、薄膜１５を全面に薄く形成してもよい（図３９）。この場合、各電極との導通を取るために、ソース・ドレイン電極４ａ、４ｂおよびゲート電極５上に薄膜１５が存在する場合この薄膜１５の全てあるいは各電極の一部分の薄膜１５をエッチング除去する必要がある。
【００８９】
ここで、ゲート電極端の薄い薄膜１５の長さＬAl2O3（Ｌi2）は、ゲート−ドレイン間距離Ｌgdの１／２以下にすることが望ましい。さらに、ＬAl2O3はできるだけ短い方が、オン抵抗を低減でき好ましい。しかし、ＬAl2O3＝０とすると電界の集中するドレイン側のゲート電極端下の二次元電子ガス濃度が高くなるため、耐圧が低下してしまう。そのため、薄膜１５の厚さは少なくともドレイン側のゲート電極端で薄くする必要がある。また、ゲート幅方向の長さとしては実施の形態１の場合と同じように、素子上面図の図２７に示したように、素子活性化領域１２と同じ（図２７（ａ））か、それ以上となる素子分離領域１３に渡っても良い（図２７（ｂ））。
【００９０】
＜Ｂ−３．効果＞
この発明にかかる実施の形態２によれば、半導体装置において、ヘテロ接合型の窒化物半導体装置であって、基板１上に形成された窒化物半導体からなるチャネル層２と、チャネル層２上に形成されたチャネル層２よりも大きなバンドギャップを有する窒化物半導体よりなる電子供給層３と、電子供給層３上に選択的に形成されたゲート電極５と、電子供給層３上において、ゲート電極５を挟み離間して形成されたソース、ドレイン電極４ａ，４ｂと、ソース電極４ａ、ドレイン電極４ｂ間において、電子供給層３上に形成され、チャネル層２、電子供給層３界面に形成される二次元電子ガス濃度に作用する第３薄膜である薄膜１５とを備え、薄膜１５は、ゲート電極５のドレイン電極側においてゲート電極５のドレイン電極側端部近傍を除く第１領域に形成された膜厚と、ゲート電極５のドレイン電極側端部近傍の第２領域に形成された膜厚とが異なることで、第１領域と第２領域における薄膜１５の膜厚の違いにより作用の違いが生じ、ゲート電極５近傍以外（特にドレイン電極側を第１領域）の二次元電子ガス濃度が高いためオン抵抗を減少させ電流コラプスを低減でき、かつ、ゲート電極５近傍（第２領域）の二次元電子ガス濃度が低いため耐圧を維持することが可能となる。
【００９１】
また、この発明にかかる実施の形態２によれば、半導体装置において、第３薄膜である薄膜１５は、第１領域、第２領域にそれぞれ対応するチャネル層２、電子供給層３界面に形成される二次元電子ガス濃度に作用し、第１領域に対応する当該濃度よりも第２領域に対応する当該濃度を低くすることで、ゲート電極５のドレイン端における電界の集中を回避しつつ、その他の領域においては二次元電子ガス濃度を第２領域における濃度よりも高く設定でき、電流コラプスの低減と、耐圧の維持を実現できる。
【００９２】
また、この発明にかかる実施の形態２によれば、半導体装置において、第３薄膜である薄膜１５は、電子供給層３よりバンドギャップエネルギーが大きい薄膜であることで、薄膜１５の膜厚を厚くすれば、対応する領域における二次元電子ガス濃度を増加させることができ、ドレイン電流の増加によりオン抵抗を減少させ、電流コラプスを低減できる。
【００９３】
また、この発明にかかる実施の形態２によれば、半導体装置において、第３薄膜である薄膜１５は、第２領域に形成された膜厚より、第１領域に形成された膜厚が厚いことで、薄膜１５として形成したＡｌ2Ｏ3により二次元電子ガス濃度は増加し、またその膜厚を厚くすることで二次元電子濃度はさらに増加する。よって、ドレイン電流が増加し、オン抵抗が減少する。また、ゲート電極５のドレイン端に集中する電界を緩和でき、耐圧向上が可能な構造が形成できる。
【００９４】
また、この発明にかかる実施の形態２によれば、半導体装置において、第３薄膜である薄膜１５は、Ａｌを含む窒化物、酸化物、あるいは酸窒化物、またはＧａ、Ｔｉ、Ｖ、Ｎｂ、Ｚｒ、Ｈｆ、Ｔａのいずれかの酸化物の薄膜であることで、その膜厚の違いによって対応する領域の二次元電子ガス濃度の増加分を調整でき、電流コラプスの低減、かつ、耐圧の維持を実現できる。
【００９５】
また、この発明にかかる実施の形態２によれば、半導体装置の製造方法において、ヘテロ接合型の窒化物半導体装置の製造方法であって、（ａ）基板１上に窒化物半導体からなるチャネル層２を形成する工程と、（ｂ）チャネル層２上にチャネル層２よりも大きなバンドギャップを有する窒化物半導体よりなる電子供給層３を形成する工程と、（ｃ）電子供給層３上にゲート電極５を選択的に形成する工程と、（ｄ）電子供給層３上において、ゲート電極５を挟み離間してソース、ドレイン電極４ａ，４ｂ間を形成する工程と、（ｅ）ソース電極４ａ、ドレイン電極４ｂ間において、電子供給層３上に、チャネル層２、電子供給層３界面に形成される二次元電子ガス濃度に作用する第３薄膜である薄膜１５を形成する工程とを備え、前記工程（ｅ）は、ゲート電極５のドレイン電極側においてゲート電極５のドレイン電極側端部近傍を除く第１領域に形成された膜厚と、ゲート電極５のドレイン電極側端部近傍の第２領域に形成された膜厚とが異なる第３薄膜である薄膜１５を形成する工程であることで、第１領域と第２領域における薄膜１５の膜厚の違いにより作用の違いが生じ、ゲート電極５近傍以外（特にドレイン電極側を第１領域）の二次元電子ガス濃度が高いためオン抵抗を減少させ電流コラプスを低減でき、かつ、ゲート電極５近傍（第２領域）の二次元電子ガス濃度が低いため耐圧を維持することが可能となる。
【００９６】
＜Ｃ．実施の形態３＞
＜Ｃ−１．構成＞
本実施の形態３では、実施の形態２で説明したように１種類の薄膜によって二次元電子ガス濃度を調整する構造となっており、その薄膜が窒化物半導体中でドナーとなる元素を含む薄膜からなる場合について説明する。尚、各層の形成（図３）までのプロセスは実施の形態１、２と共通であるためその部分の説明は省略する。
【００９７】
図４０は、電子供給層３の表面を覆う第３薄膜としての薄膜１６がＳｉ、Ｃ、Ｇｅ、Ｓｎ、Ｐｂ、Ｓ、Ｓｅ、Ｔｅの少なくとも一つを含む窒化物あるいは酸化物あるいは、酸窒化物よりなり、ゲート電極のドレイン電極側のゲート電極端近傍の電子供給層３表面を覆うこの薄膜１６の膜厚が、それ以外の電子供給層３表面を覆うこの薄膜１６の膜厚より薄い構造になる場合の縦断面図である。実施の形態２では、薄膜が例えばＡｌ2Ｏ3を用いた構造で説明した。ここでは、窒化物半導体中でドナーとなる例えばＳｉより成るＳｉＮの場合について説明する。これ以降の工程について説明する。
【００９８】
＜Ｃ−２．製造工程＞
電子供給層３の表面に窒化物半導体中でドナーとなる元素を含む薄膜例えばＳｉＮである薄膜１６を形成するとＳｉＮ中のＳｉによって二次元電子ガス濃度は増加する。その膜厚を厚くすることで電子供給層３と薄膜１６間の歪が大きくなりピエゾ効果が増加し二次元電子濃度はさらに増加する。従来均一な膜厚で電子供給層３の表面を覆っていた場合に比べて、ゲート電極のドレイン電極側のゲート電極端近傍以外の電子供給層表面を覆うＳｉＮの膜厚が、ゲート電極端近傍の電子供給層表面を覆うＳｉＮの膜厚より厚い構造にすることで、ゲート−ドレイン電極間の二次元電ガス濃度が増加し、オン抵抗が低減できる。この製造方法を図４１〜図５１で縦断面図を用いて、本実施の形態３に係る窒化物半導体装置の製造方法について記載する。
【００９９】
図４１は、薄膜１６を電子供給層３上に形成したものである。その形成方法としては、例えば、電子ビーム蒸着やＣＶＤやＭＢＥやスパッタ蒸着により堆積する。ここでは、例えばスパッタ蒸着で形成する場合について説明する。ターゲットにはＳｉやＳｉＮを用い、スパッタガスとしては、窒素、アルゴンを用いる。実施の形態１や２で説明したと同様の工程で、高濃度不純物領域７とソース・ドレイン電極４ａ、４ｂを形成してもよく、薄膜１６を電子供給層３上に形成する前に高濃度不純物領域７とソース・ドレイン電極４ａ、４ｂし、その後薄膜１６を電子供給層３上に形成してもよい。また、ＳｉＮである薄膜１６に高濃度不純物領域７を形成する前に、この高濃度不純物領域の薄膜１６をエッチング除去した後に高濃度不純物領域７を形成してもよい。
【０１００】
ここでは、高濃度不純物領域７とソース・ドレイン電極４ａ、４ｂ形成後、薄膜１６の形成が完了した時点（図４２）からの工程について説明する。
【０１０１】
ゲート電極形成領域１１とゲート電極端近傍（長さＬi2）に開口を持つレジストパターン９ｍを写真製版で形成する（図４３）。エッチングによって薄膜１６を薄くした後（図４４）、レジスト９ｍを剥離除去しゲート形成領域１１に開口を有するレジストパターン９ｃ３を形成する。
【０１０２】
エッチングによってゲート電極形成領域にある薄膜１６を除去し（図４５）、続けて、セルフアラインでゲート電極５を蒸着しリフトオフにて形成する（図４６）。
【０１０３】
また、図４３で薄膜１６を薄くした後、レジストパターン９ｍを除去し、ゲート電極形成領域１１ｂと領域２の薄膜１６上の一部とに開口を持つレジストパターン９ｃ３を形成し（図４７）、リフトオフにてゲート電極５を形成することで、ゲート電極５の一部が薄い薄膜１６上に配置する構造（フィールドプレート構造）となるため、ゲート電極５のドレイン端に集中する電界を緩和でき、耐圧向上が可能な構造が形成できる（図４８）。
【０１０４】
この実施の形態３では、薄膜１６を薄い領域をエッチングによって形成したが、図４３のレジストパターン９ｍで薄膜１６をエッチング除去し（図４９）、再度全面に薄膜１６を薄く形成し、ゲート電極形成領域の薄い薄膜１６を除去し、そこにゲート電極５を形成してもよい。
【０１０５】
また、薄膜１６をエッチング除去した（図４９）領域のみに薄膜１６を薄く形成し、ゲート電極形成領域以外にレジストパターンを形成してエッチングにて薄い薄膜１６を除去した後、ゲート電極５を形成してもよい。
【０１０６】
また図４９の、レジストパターン９ｍで薄膜１６をエッチング除去した後に、リフトオフにてゲート電極５を形成後（図５０）、薄膜１６を全面に薄く形成してもよい（図５１）。
【０１０７】
この場合、各電極との導通を取るためにソース・ドレイン電極４ａ、４ｂおよびゲート電極５上の薄膜１６の全てあるいは各電極の一部分の薄膜１６をエッチング除去する必要がある。
【０１０８】
ここで、ゲート電極端の薄い薄膜１６の長さＬSiN（Ｌi2）は、ゲート−ドレイン間距離Ｌgdの１／２以下にすることが望ましい。さらに、ＬSiNはできるだけ短い方が、オン抵抗を低減でき好ましい。しかし、ＬSiN＝０とすると電界の集中するドレイン側のゲート電極端下の二次元電子ガス濃度が高くなるため、耐圧が低下してしまう。そのため、薄膜１６の厚さは少なくともドレイン側のゲート電極端で薄くする必要がある。また、ゲート幅方向の長さとしては実施の形態１の場合と同じように素子上面図の図２７に示したように、素子活性化領域１２と同じ（図２７（ａ））か、それ以上となる素子分離領域１３に渡っても良い（図２７（ｂ））。
【０１０９】
＜Ｃ−３．効果＞
この発明にかかる実施の形態３によれば、半導体装置において、第３薄膜である薄膜１６は、Ｓｉ、Ｃ、Ｇｅ、Ｓｎ、Ｐｂ、Ｓ、Ｓｅ、Ｔｅのいずれかを含む窒化物、酸化物、あるいは酸窒化物の薄膜であることで、窒化物半導体中でドナーとなる元素を含むのでそのドナーによって対応する領域の二次元電子ガス濃度を増加させ、オン抵抗を低減させ、電流コラプスを低減できる。また、第１領域と第２領域における膜厚を変えることにより、第２領域における二次元電子ガス濃度を第１領域におけるそれより低くすることができ、耐圧を維持することが可能である。
【０１１０】
＜Ｄ．実施の形態４＞
＜Ｄ−１．構成＞
実施の形態１〜３では、薄膜の種類、配置、膜厚によって二次元電子ガス濃度を調整する構造を説明したが、本実施の形態では、薄膜形成前の電子供給層表面に対する表面処理としてプラズマ照射することで、二次元電子ガス濃度の調整をさらに高める場合について説明する。
【０１１１】
窒化物半導体よりなる電子供給層の表面は、窒素の空孔や残留酸素あるいは酸素、結晶成長時の炭素や水素等の影響で表面トラップ等の表面準位が形成され、電流コラプスやゲートリーク電流の増加の原因となる。この電子供給層の表面を窒素やアンモニア等の窒素を含んだプラズマで照射することで、窒素空孔を補償することが可能となり、電流コラプスが抑制できる。また、１荷のマイナスイオンとなるフッ素や塩素等のプラズマで照射することで表面準位を補償することが可能となり、電流コラプスが抑制できる。また、酸素プラズマの照射により二次元電子ガス濃度を減少させることが可能となり、電流コラプスが抑制できる。これらのプラズマ処理は、電子供給層の表面全域に渡って行うのが好ましいが、少なくともゲート電極のドレイン電極側のゲート電極端近傍の電子供給層の表面に行うことで電流コラプスは抑制できる。
【０１１２】
一方、ゲート電極のドレイン電極側のゲート電極端近傍（第２領域）の二次元電子ガス濃度を増加させると、耐圧低下の原因となるため、ゲート電極端近傍以外の領域（特にドレイン電極側を第１領域）の二次元電子ガス濃度を増加させることでシート抵抗を減少させ、オン抵抗を減少することが可能となる。そこで、ゲート電極端近傍以外の電子供給層の表面を、アルゴン、珪素の少なくとも一つのプラズマ照射を行うことで、アルゴンの場合、電子供給層表面の窒素空孔が増加しこの窒素空孔がドナーとして働くため二次元電子ガス濃度は増加する。珪素は、窒化物半導体よりなる電子供給層のドナーとして働くため二次元電子ガス濃度を増加でき、オン抵抗を減少することが可能となる。
【０１１３】
＜Ｄ−２．製造工程＞
次に、薄膜形成前の前処理工程を図５２〜図５６で縦断面図を用いて、本実施の形態４に係る窒化物半導体装置の製造方法について記載する。尚、各層の形成プロセスは実施の形態１〜３と共通であるため、説明を省略する。
【０１１４】
図５２は、例えば電子供給層３の表面に薄膜を覆う前の工程で、ここでは高濃度不純物領域７の形成、ソース・ドレイン電極４ａ、４ｂの形成、ゲート電極５の形成後を示している。
【０１１５】
ゲート電極端近傍（長さＬi2）に開口を持つレジストパターン９ｎを写真製版で形成する（図５３）。そして第２領域に対し、第２表面処理としての、窒素、フッ素、塩素、アンモニア、酸素、の少なくとも一つのプラズマ照射を行う。
【０１１６】
続けて、実施の形態１〜３で説明した薄膜を堆積させる。ここでは、Ａｌ2Ｏ3である薄膜１５をスパッタにて堆積する場合について説明する。プラズマの照射後、薄膜１５をスパッタにて堆積し、リフトオフにてゲート電極端近傍（第２領域）に薄膜１５が形成される（図５４）。
【０１１７】
図５５は、各電極と薄膜をレジストパターン９ｐで覆ったものである。ここで、第１領域を含む領域に、第１表面処理としてアルゴン、珪素の少なくとも一つのプラズマ照射を行い、続けてＡｌ2Ｏ3である薄膜１５をスパッタにて堆積しリフトオフにて形成する（図５６）。この際先の薄膜１５膜の膜厚よりも厚くすることは実施の形態２で述べた通りである。
【０１１８】
なお、第１領域に対する第１表面処理としてのアルゴン、珪素の少なくとも一つのプラズマ照射、および第２領域に対する第２表面処理としての窒素、フッ素、塩素、アンモニア、酸素、の少なくとも一つのプラズマ照射は、いずれか一方を行ってもよい。
【０１１９】
なお、スパッタ装置にて窒素、フッ素、塩素、アンモニア、酸素ガスが導入可能であればこれらのプラズマ照射が可能となり、プラズマ照射工程と薄膜堆積工程間に大気に触れることなくすなわち表面汚染されずに、薄膜堆積が可能となりその効果も大となる。電子供給層の表面をプラズマで照射することで電流コラプスを抑え、オン抵抗を低減でき、薄膜の種類、配置、膜厚によって二次元電子ガス濃度を調整する構造を採ることで更に電流コラプスを抑えオン抵抗を低減が可能となる。
【０１２０】
なお、本実施の形態４では第３薄膜としての薄膜１５を形成しているが、実施の形態１に示した２種類の薄膜（薄膜６，８）を用いた場合であっても、本実施の形態４に示した第１、第２表面処理を行い、同様の効果を得ることができる。
【０１２１】
また、後述する薄膜１４を用いた場合でも、第１、第２表面処理を行い同様の効果を得ることができる。
【０１２２】
＜Ｄ−３．効果＞
この発明にかかる実施の形態４によれば、半導体装置において、電子供給層３は、第１領域に第１表面処理としてのプラズマ処理、第２領域に第２表面処理としてのプラズマ処理、の少なくともいずれかの表面処理が行われた表面を有することで、窒素空孔を補償し、表面準位を補償することで電流コラプスを抑制し、また、二次元電子ガス濃度を減少させることができる。
【０１２３】
また、この発明にかかる実施の形態４によれば、半導体装置において、第１領域における第１表面処理は、アルゴン、珪素の少なくとも１つのプラズマによる処理であり、第２領域における第２表面処理は、窒素、フッ素、塩素、アンモニア、酸素の少なくとも１つのプラズマによる処理であることで、第１表面処理により、窒素空孔が増加し、その窒素空孔がドナーをして働くため二次元電子ガス濃度が増加し、第２表面処理により、窒素空孔、表面準位を補償し電流コラプスを低減し、二次元電子ガス濃度を減少させることができる。
【０１２４】
また、この発明にかかる実施の形態４によれば、半導体装置の製造方法において、（ｅ）電子供給層３上において、ゲート電極５のドレイン電極側においてゲート電極５のドレイン電極側端部近傍を除く第１領域において、当該第１領域に対応するチャネル層２、電子供給層３界面に形成される二次元電子ガス濃度に作用する第１薄膜である実施の形態１における薄膜８を形成する工程は、電子供給層３表面において、第１領域に第１表面処理を行い、第１薄膜である実施の形態１における薄膜８を形成する工程であることで、窒素空孔が増加し、その窒素空孔がドナーをして働くため二次元電子ガス濃度が増加させることができ、オン抵抗を低減できる。
【０１２５】
また、この発明にかかる実施の形態４によれば、半導体装置の製造方法において、（ｆ）電子供給層３上において、ゲート電極５のドレイン電極側端部近傍の第２領域において、当該第２領域に対応するチャネル層２、電子供給層３界面に形成される二次元電子ガス濃度に作用し、当該濃度を第１領域に対応するそれよりも低くする第２薄膜である実施の形態１における薄膜６を形成する工程は、電子供給層３表面において、第２領域に第２表面処理を行い、第２薄膜である実施の形態１における薄膜６を形成する工程であることで、窒素空孔を補償し、表面準位を補償することで電流コラプスを抑制し、また、二次元電子ガス濃度を減少させることができる。
【０１２６】
また、この発明にかかる実施の形態４によれば、半導体装置の製造方法において、（ｅ）ソース電極４ａ、ドレイン電極４ｂ間において、電子供給層３上において、チャネル層２、電子供給層３界面に形成される二次元電子ガス濃度に作用する第３薄膜である薄膜１５を形成する工程は、電子供給層３表面において、第１領域に第１表面処理、第２領域に第２表面処理、の少なくともいずれかの表面処理を行い、第３薄膜である薄膜１５を形成する工程であることで、第１表面処理によって窒素空孔が増加し、その窒素空孔がドナーをして働くため二次元電子ガス濃度が増加し窒素空孔を補償し、第２表面処理によって表面準位を補償することで電流コラプスを抑制し、また、二次元電子ガス濃度を減少させることができる。
【０１２７】
＜Ｅ．実施の形態５＞
＜Ｅ−１．構成＞
実施の形態４では、薄膜形成前の電子供給層表面にプラズマ照射を行うことで、電流コラプスを抑えオン抵抗をさらに低減できる場合について説明したが、本実施の形態５では、薄膜形成前の電子供給層３表面に対する表面処理としてイオン注入を行うことで、二次元電子ガス濃度の調整をさらに高める場合について説明する。
【０１２８】
オン抵抗を低減するには二次元電子ガス濃度を増加させるのが一つの方法であるが、ゲート電極端近傍以外の電子供給層表面（特にドレイン電極側を第１領域）に対し、第１表面処理として窒化物半導体でドナーとして働くＳｉ、Ｃ、Ｏ、Ｇｅ、Ｓｎ、Ｐｂの少なくとも一つのイオンを注入し、活性化熱処理を行うことで二次元電子ガス濃度は増加でき、オン抵抗を減少することが可能となる。
【０１２９】
＜Ｅ−２．製造工程＞
次に、薄膜形成前の処理工程を図５７〜図６３で縦断面図を用いて、本実施の形態５に係る窒化物半導体装置の製造方法について記載する。尚、各層の形成プロセスは実施の形態１〜３と共通であるため説明を省略する。
【０１３０】
図５７は、例えば電子供給層３の表面に薄膜を覆う前の工程で、ここでは高濃度不純物領域７の形成、ソース・ドレイン電極４ａ、４ｂの形成、ゲート電極５の形成後を示している。
【０１３１】
ゲート電極端近傍（長さＬi2）に開口を持つレジストパターン９ｎを写真製版で形成する（図５８）。
【０１３２】
実施の形態１〜３で説明した薄膜を堆積させる。ここでは、Ａｌ2Ｏ3である薄膜１５をスパッタにて堆積する場合について説明する。薄膜１５をスパッタにて堆積し、リフトオフにてゲート電極端近傍に薄膜１５が形成される（図５９）。ここで、薄膜１５の堆積前に窒素、フッ素、塩素、アンモニア、酸素、の少なくとも一つのプラズマ照射を行うことで効果が大きくなることは実施の形態４で説明したとおりである。
【０１３３】
図６０は、イオン注入を行わない領域をレジストパターン９ｑで覆ったものである。その後、レジストパターン９ｑで覆わない領域に対し、第１表面処理としてのＳｉ、Ｃ、Ｏ、Ｇｅ、Ｓｎ、Ｐｂの少なくとも一つのイオン１０ｂを注入する（図６１）。
【０１３４】
Ａｌ2Ｏ3である薄膜１５をスパッタにて堆積しリフトオフにて形成する（図６２）。この際先の薄膜１５の膜厚よりも厚くすることは実施の形態２で述べた通りである。またさらに、アルゴン、珪素の少なくとも一つのプラズマ照射を行うことで効果が大きくなることは実施の形態４で説明したとおりである。レジスト剥離後熱処理を行い注入したイオンを活性化させる。これにより注入した領域の二次元電子ガス濃度を増加でき、オン抵抗を減少することが可能となる。
【０１３５】
ここでは、注入後に注入領域に薄膜を堆積した場合について説明したが、薄膜堆積後に注入、熱処理を行っても良い。図６３はＡｌ2Ｏ3である薄膜１５を形成した後に、レジストパターン９ｑを形成したものである。ここで、Ｓｉ、Ｃ、Ｏ、Ｇｅ、Ｓｎ、Ｐｂの少なくとも一つのイオン１０ｂを注入し、レジスト剥離後に活性化熱処理を行っても良い。
【０１３６】
なお、本実施の形態５では第３薄膜としての薄膜１５を形成しているが、実施の形態１に示した２種類の薄膜（薄膜６，８）を用いた場合であっても、本実施の形態５に示した第１、第２表面処理を行い、同様の効果を得ることができる。
【０１３７】
また、後述する薄膜１４を用いた場合でも、第１、第２表面処理を行い同様の効果を得ることができる。またここでは、高濃度不純物層形しソース・ドレインおよびゲート電極の形成後に、イオン注入を含むプラズマによる表面処理および薄膜形成の順で説明したが、所定領域への表面処理および薄膜形成後に高濃度不純物層形成を含んだソース・ドレイン電極の形成およびゲート電極の順にて形成してもよい。
【０１３８】
＜Ｅ−３．効果＞
この発明にかかる実施の形態５によれば、半導体装置において、第１領域における第１表面処理は、Ｓｉ、Ｃ、Ｏ、Ｇｅ、Ｓｎ、Ｐｂの少なくとも１つのイオン１０ｂを注入する処理であることで、さらに活性化熱処理を行うことで、二次元電子ガス濃度を増加でき、オン抵抗を減少することができる。
【０１３９】
＜Ｆ．実施の形態６＞
＜Ｆ−１．構成＞
実施の形態５では、電子供給層３表面にドナーとなりうるイオンを注入、熱処理を行うことで、二次元電子ガス濃度を増加させ、電流コラプスを抑えオン抵抗が低減できる場合について説明したが、本実施の形態６では、薄膜形成前の電子供給層３表面に対する表面処理として溶液で処理することで、二次元電子ガス濃度の調整をさらに高める場合について説明する。
【０１４０】
オン抵抗を低減するには二次元電子ガス濃度を増加させるのが一つの方法であるが、ゲート電極端近傍（第２領域）の電子供給層表面を、第２表面処理としてアンモニウムイオン等の窒素を含んだ溶液処理することで、窒素空孔を補償することが可能となり、電流コラプスが抑制でき、また第２表面処理として１荷のマイナスイオンとなる塩素イオン、水酸化イオン、フッ素イオンを含んだ溶液処理することで、表面準位を補償することが可能となり、電流コラプスが抑制できる。これらの溶液処理は、電子供給層の表面全域に渡って行うのが好ましいが、少なくともゲート電極のドレイン電極側のゲート電極端近傍の電子供給層の表面に行うことで電流コラプスは抑制できる。
【０１４１】
一方、ゲート電極のドレイン電極側のゲート電極端近傍の二次元電子ガス濃度を増加させると、耐圧低下の原因となるため、ゲート電極端近傍以外の領域の二次元電子ガス濃度を増加させることでシート抵抗を減少させ、オン抵抗を減少することが可能となる。そこで、ゲート電極端近傍以外（特にドレイン電極側を第１領域）の電子供給層の表面を、第１表面処理としてシリコンイオンを含む溶液で処理を行うことで、窒化物半導体よりなる電子供給層３のドナーとして働くため二次元電子ガス濃度は増加でき、オン抵抗を減少することが可能となる。
【０１４２】
＜Ｆ−２．製造工程＞
次に、薄膜形成前の前処理工程を図６４〜図６８で縦断面図を用いて、本実施の形態６に係る窒化物半導体装置の製造方法について記載する。尚、各層の形成プロセスは実施の形態１〜３と共通であるため説明を省略する。
【０１４３】
図６４は、例えば電子供給層３の表面に薄膜を覆う前の工程で、ここでは高濃度不純物領域７の形成、ソース・ドレイン電極４ａ、４ｂの形成、ゲート電極５の形成後を示している。ゲート電極端近傍（長さＬi2）に開口を持つレジストパターン９ｒを写真製版で形成する（図６５）。
【０１４４】
ここで、第２領域に対し、第２表面処理として塩素イオン、水酸化イオン、フッ素イオン、アンモニウムイオンの少なくとも一つを含む溶液に浸し、レジストパターン９ｒで覆われていない電子供給層３表面を溶液処理する。
【０１４５】
ここでは、一例として水酸化カリウム水溶液を用いた場合について説明する。溶液処理後水洗し、続けて実施の形態１〜３で説明した薄膜を堆積させる。ここでは、Ａｌ2Ｏ3である薄膜１５をスパッタにて堆積する場合について説明する。
【０１４６】
リフトオフにてゲート電極端近傍に薄膜１５が形成される（図６６）。図６７は、各電極と薄膜をレジストパターン９ｑで覆ったものである。レジストパターン９ｑに覆われない第１領域を含む領域に対し、第１表面処理である、シリコンイオンを含む溶液に浸しレジストパターン９ｑで覆われていない電子供給層表面を溶液処理する。ここでは、一例としてシクロヘキサン溶液を用いた場合について説明する。
【０１４７】
溶液処理後水洗し、続けて薄膜１５をスパッタにて堆積しリフトオフにて形成する（図６８）。この際先の薄膜１５の膜厚よりも厚くすることは実施の形態２で述べた通りである。
【０１４８】
電子供給層３の表面を溶液処理することで電流コラプスを抑え、オン抵抗を低減でき、薄膜の種類、配置、膜厚によって二次元電子ガス濃度を調整する構造を採ることで更に電流コラプスを抑えオン抵抗を低減が可能となる。さらに、実施の形態５で説明したイオン注入を併用してもよく効果は大きくなる。
【０１４９】
なお、本実施の形態６では第３薄膜としての薄膜１５を形成しているが、実施の形態１に示した２種類の薄膜（薄膜６，８）を用いた場合であっても、本実施の形態６に示した第１、第２表面処理を行い、同様の効果を得ることができる。
【０１５０】
また、後述する薄膜１４を用いた場合でも、第１、第２表面処理を行い同様の効果を得ることができる。
【０１５１】
＜Ｆ−３．効果＞
この発明にかかる実施の形態６によれば、半導体装置において、第１領域における第１表面処理は、シリコンイオンを含む溶液による処理であり、第２領域における第２表面処理は、塩素イオン、水酸化イオン、フッ素イオン、アンモニウムイオンの少なくとも１つを含む溶液による処理であることで、表面準位が補償でき、電流コラプスを低減することができる。
【０１５２】
＜Ｇ．実施の形態７＞
＜Ｇ−１．構成＞
実施の形態１〜６では、電子供給層３表面を覆う薄膜が１種類以上で、かつ、そのバンドギャップが電子供給層のそれに比べて大きい場合やこれら薄膜形成前に電子供給層３をプラズマやイオン注入や溶液による処理について説明したが、ここでは、電子供給層３表面を覆う第３薄膜としての薄膜が電子供給層３のバンドギャップに比べて小さいＧａＮによる場合について説明する。尚、各層の形成（図３）までのプロセスは実施の形態１〜６と共通であるためその部分の説明を省略し、これ以降の工程について説明する。
【０１５３】
図６９は、電子供給層３の表面を覆う薄膜１４がＧａＮによる場合の縦断面図である。電子供給層３上にアンドープのＧａＮである薄膜１４を積層すると、二次元電子ガス濃度はＧａＮの膜厚を増加すると減少する。そのため、二次元電子ガス濃度を低くしたいゲート電極近傍（第２領域）でのＧａＮ膜厚を厚くし、それ以外の領域（特にドレイン電極側を第１領域）のＧａＮ膜厚を薄くすることで、二次元電ガス濃度の調整が可能となる。
【０１５４】
なお、図６９では、ソース・ドレイン電極下にｎ型の高濃度不純物領域７を形成した場合の例を示した。また、図６９では、ドレイン電極側のゲート電極端近傍に厚いＧａＮが、それ以外は薄いＧａＮが形成された例を示したが、ゲート電極５は厚い薄膜１４の上にあってもよく（図７０（ａ）〜（ｃ）、図７１（ａ））、ゲート電極５の一部が薄膜１４の上にあってもよい（図７１（ｂ）、（ｃ））。
【０１５５】
＜Ｇ−２．製造工程＞
この製造方法を図７２〜図７９で縦断面図を用いて、本実施の形態７に係る窒化物半導体装置の製造方法について記載する。
【０１５６】
図７２は、薄膜１４を電子供給層３上に形成したものである。その形成方法としては、例えば、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ：分子線エピタキシャル成長法）又はＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：気相成長法）により、電子供給層３の形成の後、続けてエピタキシャル結晶成長を行うのが望ましい。厚さとしては５〜５００ｎｍが望ましい。実施の形態１の図４〜８を用いて説明したように、高濃度不純物領域７とソース・ドレイン電極４ａ、４ｂを形成する。
【０１５７】
ここでは、薄膜１４を含めて高濃度不純物領域７を形成した例を示した（図７３）が、高濃度不純物領域７を形成する前に高濃度不純物領域７以外をフォトレジスト９ｉで覆い、エッチングによって高濃度不純物領域の薄膜１４を除去（図７４）した後に、高濃度不純物領域７を形成しソース・ドレイン電極４ａ、４ｂを形成しても良い（図７５）。
【０１５８】
厚いＧａＮである薄膜１４の形成領域とソース・ドレイン電極４ａ、４ｂをフォトレジスト９ｊで覆い（図７６）、ドライエッチングやウェットエッチングによってゲート電極近傍以外の薄膜１４を薄くする（図７７）。
【０１５９】
レジスト除去後、ゲート電極形成領域１１以外をフォトレジスト９ｃで覆う。ドライエッチングやウェットエッチングによってゲート電極形成領域１１の薄膜１４を除去し（図７８）、続けてセルフアラインでゲート電極５をリフトオフにて形成する（図７９）。ここで、厚い薄膜１４の長さＬGaNは、ゲート−ドレイン間距離Ｌgdの１／２以下にすることが望ましい。さらに、ＬGaNはできるだけ短い方が、オン抵抗を低減でき好ましい。しかし、ＬGaN＝０とすると電界の集中するドレイン側のゲート電極端下の二次元電子ガス濃度が高くなるため、耐圧が低下してしまう。そのため、ＧａＮの厚さはで少なくともドレイン側のゲート電極端で厚くする必要がある。また、ゲート幅方向の長さとしては実施の形態１の場合と同じように素子上面図の図２７に示したように、素子活性化領域１２と同じ（図２７（ａ））か、それ以上となる素子分離領域１３に渡っても良い（図２７（ｂ））。ここでは、ＧａＮ１４のエッチングをソース・ドレイン電極形成後に行う例を説明したが、ソース・ドレイン電極形成前にＧａＮである薄膜１４のエッチングを行って薄膜１４の一部を薄くしてもよい。
【０１６０】
＜Ｇ−３．効果＞
この発明にかかる実施の形態７によれば、半導体装置において、第３薄膜である薄膜１４は、電子供給層３よりバンドギャップエネルギーが小さい薄膜であることで、薄膜１４の膜厚を増加させれば、対応する領域の二次元電子ガス濃度が減少し、二次元電子ガス濃度の調節が可能となる。よって、第１領域、第２領域に対してそれぞれ膜厚を調節することで、電流コラプスの低減、耐圧の維持が実現できる。
【０１６１】
また、この発明にかかる実施の形態７によれば、半導体装置において、第３薄膜である薄膜１４は、第２領域に形成された膜厚より、第１領域に形成された膜厚が薄いことで、第１領域における二次元電子ガス濃度よりも第２領域における二次元電子ガス濃度を低くすることができ、電流コラプスの低減、かつ、耐圧の維持が実現できる。
【０１６２】
また、この発明にかかる実施の形態７によれば、半導体装置において、第３薄膜である薄膜１４はＧａＮ膜であることで、ＧａＮの膜厚を増加させれば、対応する領域の二次元電子ガス濃度が減少し、二次元電子ガス濃度の調節が可能となる。よって、第１領域、第２領域に対してそれぞれ膜厚を調節することで、電流コラプスの低減、耐圧の維持が実現できる。
【０１６３】
なお、本発明の実施の形態を詳細に開示し記述したが、以上の記述は本発明の適用可能な局面を例示したものであって、本発明はこれに限定されるものではない。即ち、記述した局面に対する様々な修正や変形例を、この発明の範囲から逸脱することの無い範囲内で考えることが可能である。
【産業上の利用可能性】
【０１６４】
本発明は、例えば、窒化物半導体を用いたＨＥＭＴに適用して好適である。
【符号の説明】
【０１６５】
１  基板、２  チャネル層、３  電子供給層、４ａ  ソース電極、４ｂ  ドレイン電極、５  ゲート電極、５ｅｇ  ゲート電極端、６，８，１４，１５，１６  薄膜、７  高濃度不純物領域、９ａ，９ｂ，９ｃ，９ｃ２，９ｃ３，９ｄ，９ｅ，９ｆ，９ｇ，９ｈ，９ｉ，９ｊ，９ｋ，９ｍ，９ｎ，９ｐ，９ｑ，９ｒ  レジストパターン、１０，１０ｂ  イオン、１１，１１ｂ  ゲート電極形成領域、１３  素子分離領域。
【図１】
2010251456.tif 000003
【図２】
2010251456.tif 000004
【図３】
2010251456.tif 000005
【図４】
2010251456.tif 000006
【図５】
2010251456.tif 000007
【図６】
2010251456.tif 000008
【図７】
2010251456.tif 000009
【図８】
2010251456.tif 000010
【図９】
2010251456.tif 000011
【図１０】
2010251456.tif 000012
【図１１】
2010251456.tif 000013
【図１２】
2010251456.tif 000014
【図１３】
2010251456.tif 000015
【図１４】
2010251456.tif 000016
【図１５】
2010251456.tif 000017
【図１６】
2010251456.tif 000018
【図１７】
2010251456.tif 000019
【図１８】
2010251456.tif 000020
【図１９】
2010251456.tif 000021
【図２０】
2010251456.tif 000022
【図２１】
2010251456.tif 000023
【図２２】
2010251456.tif 000024
【図２３】
2010251456.tif 000025
【図２４】
2010251456.tif 000026
【図２５】
2010251456.tif 000027
【図２６】
2010251456.tif 000028
【図２７】
2010251456.tif 000029
【図２８】
2010251456.tif 000030
【図２９】
2010251456.tif 000031
【図３０】
2010251456.tif 000032
【図３１】
2010251456.tif 000033
【図３２】
2010251456.tif 000034
【図３３】
2010251456.tif 000035
【図３４】
2010251456.tif 000036
【図３５】
2010251456.tif 000037
【図３６】
2010251456.tif 000038
【図３７】
2010251456.tif 000039
【図３８】
2010251456.tif 000040
【図３９】
2010251456.tif 000041
【図４０】
2010251456.tif 000042
【図４１】
2010251456.tif 000043
【図４２】
2010251456.tif 000044
【図４３】
2010251456.tif 000045
【図４４】
2010251456.tif 000046
【図４５】
2010251456.tif 000047
【図４６】
2010251456.tif 000048
【図４７】
2010251456.tif 000049
【図４８】
2010251456.tif 000050
【図４９】
2010251456.tif 000051
【図５０】
2010251456.tif 000052
【図５１】
2010251456.tif 000053
【図５２】
2010251456.tif 000054
【図５３】
2010251456.tif 000055
【図５４】
2010251456.tif 000056
【図５５】
2010251456.tif 000057
【図５６】
2010251456.tif 000058
【図５７】
2010251456.tif 000059
【図５８】
2010251456.tif 000060
【図５９】
2010251456.tif 000061
【図６０】
2010251456.tif 000062
【図６１】
2010251456.tif 000063
【図６２】
2010251456.tif 000064
【図６３】
2010251456.tif 000065
【図６４】
2010251456.tif 000066
【図６５】
2010251456.tif 000067
【図６６】
2010251456.tif 000068
【図６７】
2010251456.tif 000069
【図６８】
2010251456.tif 000070
【図６９】
2010251456.tif 000071
【図７０】
2010251456.tif 000072
【図７１】
2010251456.tif 000073
【図７２】
2010251456.tif 000074
【図７３】
2010251456.tif 000075
【図７４】
2010251456.tif 000076
【図７５】
2010251456.tif 000077
【図７６】
2010251456.tif 000078
【図７７】
2010251456.tif 000079
【図７８】
2010251456.tif 000080
【図７９】
2010251456.tif 000081