(57)【要約】【課題】単一の信号線で発光素子の輝度を設定する。【解決手段】インタフェース回路１０は、外部から単一の信号線を介して入力される調光制御信号ＤＩＭを受け、ＬＥＤの輝度を設定する。調光カウンタ１４は、調光制御信号ＤＩＭのエッジの個数をカウントする。第１レベル期間検出部２８は、調光制御信号ＤＩＭがハイレベルを持続する期間を測定する。ラッチ回路２２は、調光カウンタ１４のカウント値ＣＯＵＮＴを、第１レベル期間検出部２８により設定されたタイミング（ＳＩＧ１）でラッチする。ラッチ回路２２の出力に応じてＬＥＤの輝度が設定される。【選択図】図２
2010015879.tif 000002
【特許請求の範囲】
【請求項１】
単一の信号線を介して入力される制御信号を受け、前記制御信号に応じて発光素子の輝度を設定する輝度設定方法であって、
イネーブル状態において、前記制御信号のエッジの個数をカウントするステップと、
イネーブル状態において、前記制御信号が所定の第１レベルを所定の第１期間持続したことを検出すると、前記エッジの個数に応じたカウント値をラッチするステップと、
ラッチされたカウント値に応じて前記発光素子の輝度を設定するステップと、
を備えることを特徴とする方法。
【請求項２】
イネーブル状態において、前記制御信号がレベル遷移することなく、所定の第２レベルを所定の第２期間持続した場合、前記発光素子の輝度を最大値に設定するステップをさらに備えることを特徴とする請求項１に記載の方法。
【請求項３】
イネーブル状態において、前記制御信号が前記第１レベルと相補的な所定の第３レベルを所定の第３期間持続した場合、前記カウント値をクリアするステップをさらに備えることを特徴とする請求項１または２に記載の方法。
【請求項４】
非イネーブル状態において、前記制御信号のエッジの個数をカウントし、カウント値が所定値に達したことを検出するステップと、
カウント値が所定値に達した後に、前記制御信号が所定の第４レベルを所定の第４期間持続したとき、イネーブル状態に遷移するステップと、
をさらに備えることを特徴とする請求項１または２に記載の方法。
【請求項５】
外部から単一の信号線を介して入力される制御信号を受け、前記制御信号に応じて発光素子の輝度を設定するインタフェース回路であって、
前記制御信号のエッジの個数をカウントする調光カウンタと、
前記制御信号が所定の第１レベルを持続する期間を測定する第１レベル期間検出部と、
前記調光カウンタのカウント値を、前記第１レベル期間検出部により設定されたタイミングでラッチするラッチ回路と、
を備え、
前記ラッチ回路の出力に応じて前記発光素子の輝度を設定することを特徴とするインタフェース回路。
【請求項６】
前記制御信号が前記第１レベルと相補的な第３レベルを持続する期間を測定する第３レベル期間検出部をさらに備えることを特徴とする請求項５に記載のインタフェース回路。
【請求項７】
前記第３レベル期間検出部により設定されたタイミングで、前記調光カウンタのカウント値をクリアすることを特徴とする請求項６に記載のインタフェース回路。
【請求項８】
前記制御信号がレベル遷移することなく、所定の第２レベルを所定の第２期間持続したことを検出すると、前記発光素子の輝度を最大値に設定することを特徴とする請求項５に記載のインタフェース回路。
【請求項９】
前記第１レベル期間検出部は、前記制御信号が前記第１レベルのときに、所定の周波数のパルスの個数をカウントし、カウント値を所定値と比較するカウンタを含むことを特徴とする請求項５に記載のインタフェース回路。
【請求項１０】
前記第３レベル期間検出部は、前記制御信号が前記第３レベルのときに、所定の周波数のパルスの個数をカウントし、カウント値を所定値と比較するカウンタを含むことを特徴とする請求項６に記載のインタフェース回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子の輝度の制御技術に関し、特に輝度を設定するための信号のインタフェース回路に関する。
【背景技術】
【０００２】
近年の携帯電話端末、ＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔ）、デジタルカメラなどの電子機器に、ＬＥＤ（Light Emitting Diode）をはじめとする発光素子が搭載され、その輝度が調節可能となっている。ＬＥＤを駆動するためには、電子機器に搭載される電池の電圧（以下、電池電圧という）を昇圧して駆動電圧を生成するとともに、ＬＥＤに流れる駆動電流を、所望の輝度に応じた値に安定化させる必要がある。通常、ＬＥＤの駆動回路は、ホストプロセッサから輝度を設定する制御信号を受け、制御信号に応じてＬＥＤに流れる駆動電流を制御する。ホストプロセッサから駆動回路に対する制御信号の送信には、ＳＰＩ（Serial Peripheral Interface）バスやＩ２Ｃ（Inter IC）バスが利用される。
【０００３】
これらのバスを利用するアーキテクチャでは、ホストプロセッサと駆動回路の間に、複数の信号線を設ける必要があり回路周辺の面積が増加する。またホストプロセッサと駆動回路のそれぞれに、複数の信号線を接続するための複数の端子を設ける必要があるため、ＬＳＩ（Large Scale Integration）のパッケージサイズ、チップサイズに制約が生じ、電子機器の小型化を阻害する要因となっていた。
【特許文献１】特開２００５−３１０８５４号公報
【特許文献２】特開２００６−２５３５９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明はこうした状況に鑑みてなされたものであり、その包括的な目的は、単一の信号線で輝度を設定するためのインタフェース回路の提供にある。
【課題を解決するための手段】
【０００５】
本発明のある態様は、単一の信号線を介して入力される制御信号を受け、制御信号に応じて発光素子の輝度を設定する輝度設定方法に関する。この方法は、イネーブル状態において、制御信号のエッジの個数をカウントするステップと、イネーブル状態において、制御信号が所定の第１レベルを所定の第１期間持続したことを検出すると、調光カウンタのカウント値をラッチするステップと、ラッチされたカウント値に応じて発光素子の輝度を設定するステップと、を備える。
【０００６】
この態様によると、所望の輝度に応じた回数だけ、制御信号をハイレベルとローレベルで交互に遷移させ、その後、所定レベル（ハイレベルまたはローレベルのいずれか）に第１期間以上固定することにより、任意のタイミングで輝度を設定することができる。
【０００７】
ある態様の方法は、イネーブル状態において、制御信号がレベル遷移することなく、所定の第２レベルを所定の第２期間持続した場合、発光素子の輝度を最大値に設定するステップをさらに備えてもよい。
この態様によれば、調光が不要である場合、あるいは制御信号を生成するプロセッサにパルス状の制御信号を生成する機能が無い場合に、最大輝度で発光させることができる。
【０００８】
ある態様の方法は、イネーブル状態において、制御信号が、第１レベルと相補的な所定の第３レベルを所定の第３期間持続した場合、カウント値をクリアするステップをさらに備えてもよい。
【０００９】
ある態様の方法は、非イネーブル状態において、制御信号のエッジの個数をカウントし、所定値に達したことを検出するステップと、カウント値が所定値に達した後に、制御信号が所定の第４レベルを所定の第４期間持続したとき、イネーブル状態に遷移するステップと、をさらに備えてもよい。
【００１０】
本発明の別の態様は、外部から単一の信号線を介して入力される制御信号を受け、制御信号に応じて発光素子の輝度を設定するインタフェース回路に関する。このインタフェース回路は、制御信号のエッジの個数をカウントする調光カウンタと、制御信号が所定の第１レベルを持続する期間を測定する第１レベル期間検出部と、調光カウンタのカウント値を、第１レベル期間検出部により設定されたタイミングでラッチするラッチ回路と、を備える。インタフェース回路は、ラッチ回路の出力に応じて発光素子の輝度を設定する。
【００１１】
インタフェース回路は、制御信号が第１レベルと相補的な第３レベルを持続する期間を測定する第３レベル期間検出部をさらに備えてもよい。
この場合、制御信号が第３レベルを持続する時間に応じて、インタフェース回路を制御することができる。
【００１２】
第３レベル期間検出部により設定されたタイミングで、調光カウンタのカウント値をクリアしてもよい。
【００１３】
インタフェース回路は、制御信号がレベル遷移することなく、所定の第２レベルを所定の第２期間持続したことを検出すると、発光素子の輝度を最大値に設定してもよい。
【００１４】
第１レベル期間検出部は、制御信号が第１レベルのときに、所定の周波数のパルスの個数をカウントし、カウント値を所定値と比較するカウンタを含んでもよい。
【００１５】
第３レベル期間検出部は、制御信号が第３レベルのときに、所定の周波数のパルスの個数をカウントし、カウント値を所定値と比較するカウンタを含んでもよい。
【００１６】
なお、以上の構成要素の任意の組み合わせや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１７】
本発明のある態様によれば、単一の信号線で輝度を設定できる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００１９】
本明細書において、「部材Ａが部材Ｂに接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００２０】
図１は、実施の形態に係る発光装置２００の全体構成を示す回路図である。発光装置２００は、主として発光素子であるＬＥＤ２０２と、それを駆動する駆動回路１００と、を備える。
【００２１】
ＬＥＤ２０２は、直列に接続された複数のＬＥＤで構成される。駆動回路１００は、昇圧型のスイッチングレギュレータの一部を形成しており、内蔵されるスイッチングトランジスタＭ１のスイッチングを制御して、電池（不図示）から出力される電池電圧ＶＢＡＴを昇圧し、ＬＥＤ２０２のアノードに駆動電圧Ｖｏｕｔを供給する。
【００２２】
駆動回路１００は、入出力端子として、入力端子１０２、インダクタ端子１０４、スイッチング端子１０６、接地端子１０８、電流帰還端子１１０、電圧帰還端子１１２、調光端子１１４、ＲＴ端子１１６を備える。
【００２３】
スイッチングレギュレータは、出力インダクタＬ１、整流ダイオードＤ１、出力キャパシタＣ１を含む一般的なトポロジーで構成される。具体的には、出力インダクタＬ１は、インダクタ端子１０４とスイッチング端子１０６の間に、駆動回路１００の外部に設けられる。整流ダイオードＤ１は、スイッチング端子１０６とＬＥＤ２０２のアノード、つまりスイッチングレギュレータの出力端子２０４の間に、そのカソードが出力端子２０４側となる向きで設けられる。出力キャパシタＣ１は、出力端子２０４と接地間に設けられる。整流ダイオードＤ１に代えて同期整流用のトランジスタを設けてもよい。
【００２４】
接地端子１０８は接地される。スイッチングトランジスタＭ１はＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であり、駆動回路１００の内部に、スイッチング端子１０６と接地端子１０８の間に設けられる。駆動回路１００は、駆動電圧ＶｏｕｔおよびＬＥＤ２０２に流れる駆動電流Ｉｏｕｔをモニタし、フィードバックによって、スイッチングトランジスタＭ１のオン、オフのデューティ比を制御することにより、ＬＥＤ２０２の輝度を調節する。
【００２５】
ＬＥＤ２０２の経路上には、検出抵抗Ｒｓが設けられる。検出抵抗Ｒｓには、ＬＥＤ２０２に流れる駆動電流Ｉｏｕｔに比例した電圧降下Ｖｉｓが発生する。電圧降下Ｖｉｓ（電流検出信号ともいう）は、電流帰還端子１１０へとフィードバックされる。出力端子２０４に生ずる駆動電圧Ｖｏｕｔは、抵抗Ｒ１、Ｒ２によって分圧され、電圧検出信号Ｖｖｓとして電圧帰還端子１１２へとフィードバックされる。スイッチング制御部５０は、駆動電圧Ｖｏｕｔが十分に高くなるまでは電圧検出信号Ｖｖｓにもとづいて、出力電圧Ｖｏｕｔを調節し、その後、電流検出信号ＶｉｓをＬＥＤ２０２の輝度に応じた値に安定化させる。
【００２６】
まず、電圧検出信号Ｖｖｓにもとづく帰還機構について説明する。電圧検出信号Ｖｖｓは、第１誤差増幅器５２の反転入力端子に入力される。第１誤差増幅器５２は２つの非反転入力端子を備え、一方には所定の基準電圧Ｖｒｅｆ（たとえば１．０Ｖ）が、他方には、時間と共に増加するソフトスタート電圧Ｖｓｓが入力される。ソフトスタート電圧Ｖｓｓは、ソフトスタート回路６２によって生成される。
【００２７】
オシレータ６０は、ＲＴ端子１１６に接続される抵抗ＲＴに応じた周波数で発振し、パルス状のクロックＳＳ＿ＣＬＫと、のこぎり波もしくは三角波の周期電圧Ｖｏｓｃを生成する。第１誤差増幅器５２は、基準電圧Ｖｒｅｆとソフトスタート電圧Ｖｓｓのいずれか低い方と、電圧検出信号Ｖｖｓの誤差を増幅し、第１誤差電圧Ｖｅｒｒ１を生成する。
【００２８】
ＰＷＭコンパレータ５６は、第１誤差電圧Ｖｅｒｒ１と周期電圧Ｖｏｓｃの電圧レベルを比較し、交点でレベルが遷移するパルス幅変調信号（以下、ＰＷＭ信号）Ｓｐｗｍを生成する。ドライバ５８は、ＰＷＭ信号ＳｐｗｍにもとづいてスイッチングトランジスタＭ１のゲート電圧を切りかえ、スイッチングトランジスタＭ１のオン、オフを制御する。駆動回路１００が電圧検出信号Ｖｖｓにもとづく電圧帰還モードで動作するとき、電圧検出信号Ｖｖｓは、基準電圧Ｖｒｅｆまたはソフトスタート電圧Ｖｓｓのいずれか低い方と一致するように調節される。
【００２９】
次に、電流検出信号Ｖｉｓにもとづく帰還機構について説明する。電流検出信号Ｖｉｓは、第２誤差増幅器５４の反転入力端子に入力される。第２誤差増幅器５４は２つの非反転入力端子を備え、一方には、ＬＥＤ２０２の輝度に応じた調光電圧Ｖｄｉｍが、他方にはソフトスタート電圧Ｖｓｓが入力される。第２誤差増幅器５４は、第１誤差増幅器５２と同様に動作し、電流検出信号Ｖｉｓに応じた第２誤差電圧Ｖｅｒｒ２を生成する。ＰＷＭコンパレータ５６は、第２誤差電圧Ｖｅｒｒ２と周期電圧Ｖｏｓｃの電圧レベルを比較し、ＰＷＭ信号Ｓｐｗｍを生成する。
【００３０】
駆動回路１００が電流検出信号Ｖｉｓにもとづく電流帰還モードで動作するとき、電流検出信号Ｖｉｓは、調光電圧Ｖｄｉｍまたはソフトスタート電圧Ｖｓｓのいずれか低い方と一致するように調節される。つまりＬＥＤ２０２の輝度が安定化される。
【００３１】
ＰＷＭコンパレータ５６は、第１誤差電圧Ｖｅｒｒ１と第２誤差電圧Ｖｅｒｒ２のうち、いずれか低い方と周期電圧Ｖｏｓｃの電圧レベルを比較して、ＰＷＭ信号Ｓｐｗｍを生成する。
【００３２】
ロードスイッチＳＷ１は、入力端子１０２とインダクタ端子１０４の間に設けられ、駆動回路１００に内蔵される。ロードスイッチＳＷ１をオフすることにより、入力端子１０２と出力端子２０４の間が導通するのを防止できる。スイッチ制御部８０は、ロードスイッチＳＷ１のオン、オフ状態を制御する。過電流保護回路８２はロードスイッチＳＷ１および出力インダクタＬ１を含む経路に流れる電流を監視し、過電流状態となると、保護信号をアサートする。スイッチ制御部８０は保護信号がアサートされると、ロードスイッチＳＷ１をオフする。
【００３３】
ＬＥＤ２０２の輝度は、図示しないホストプロセッサからの調光制御信号ＤＩＭに応じて変更可能となっている。駆動回路１００の調光端子１１４は、ホストプロセッサと単一の信号ラインを介して接続されている。後述するように、調光制御信号ＤＩＭは特徴的な信号フォーマットを有している。インタフェース回路１０は、調光制御信号ＤＩＭをデコードし、６ビットのデジタル信号ＤＡＣＩＮ［５：０］に変換する。ＤＡＣ６４は、デジタル信号ＤＡＣＩＮ［５：０］をアナログの調光電圧Ｖｄｉｍに変換する。
【００３４】
以上が発光装置２００の全体構成である。続いて、インタフェース回路１０の構成および調光制御信号ＤＩＭのフォーマットについて説明する。
【００３５】
図２は、インタフェース回路１０の構成を示すブロック図である。インタフェース回路１０は、入力バッファ１２、調光カウンタ１４、レジスタ１６、セレクタ１８、デコーダ２０、ラッチ回路２２、リセット回路２４、イネーブルロジック２６、第１レベル期間検出部（Ｈ区間検出部）２８、第３レベル期間検出部（Ｌ区間検出部）３０を備える。
【００３６】
はじめに調光制御信号ＤＩＭのフォーマットについて説明する。調光制御信号ＤＩＭは、２値デジタル信号であり、ハイレベル（第１レベル）またはローレベル（第３レベル）のいずれかをとる。ホストプロセッサは、調光制御信号ＤＩＭをパルス信号として生成する状態と、ハイレベルに固定する状態、ローレベルに固定する状態を切り換え、ＬＥＤ２０２の輝度を設定する。
【００３７】
調光制御信号ＤＩＭの状態に応じて、インタフェース回路１０はいくつかのモード（状態）が切り換えられる。インタフェース回路１０の状態遷移およびモード切替については後述する。
【００３８】
入力バッファ１２は、たとえばシュミットバッファであり、調光制御信号ＤＩＭを受け、ハイレベルとローレベルを判定する。
【００３９】
調光カウンタ１４は、調光制御信号ＤＩＭのエッジ（以下では、ネガティブエッジ）の個数、言い換えればパルスの個数をカウントする。カウント値ＣＯＵＮＴは、第３信号（）クリア信号ＣＬＲ）がアサートされるまでの期間、保持される。調光カウンタ１４が５ビットのとき、カウント値ＣＯＵＮＴの最大値は１０進数で３１となる。
【００４０】
レジスタ１６は、カウント値ＣＯＵＮＴの最大値に対応する固定値（１６進数で１Ｆｈ）を保持する。
【００４１】
後に詳述するように、駆動回路１００は、起動直後において非イネーブル状態となり、その後、所定のシーケンスを経てイネーブル状態に切り換えられる。イネーブル状態においては、イネーブル信号ＥＮがアサートされる。さらにイネーブル状態において所定のシーケンスを経ると、フルオンモード、通常モードのいずれかに設定される。セレクタ１８は、フルオンモードのとき固定値ＦＩＸを選択し、通常モードのときカウント値ＣＯＵＮＴを選択する。
【００４２】
第１レベル期間検出部２８は、調光制御信号ＤＩＭを監視し、所定の第１レベル（ハイレベル）を持続する期間を測定する。第１レベル期間検出部２８は、インタフェース回路１０の状態に応じて以下の３つの機能のいずれかを実行する。
【００４３】
１．  第１レベル期間検出部２８は、調光制御信号ＤＩＭが第１レベル（ハイレベル）を所定の第１期間（以下、オン期間ＴＯＮという）持続したことを検出すると、第１信号（ラッチ信号ともいう）ＳＩＧ１をアサートする。
【００４４】
２．  第１レベル期間検出部２８は、調光制御信号ＤＩＭが第２レベル（ハイレベル）を所定の第２期間（以下、オン期間ＴＯＮという）持続したことを検出すると、第２信号ＳＩＧ２をアサートする。イネーブルロジック２６は、第２信号ＳＩＧ２がアサートされると、インタフェース回路１０をフルオンモードに遷移させる。
【００４５】
３．  第１レベル期間検出部２８は、調光制御信号ＤＩＭが第４レベル（ハイレベル）を所定の第４期間（以下、イネーブル期間ＴＥＮという）以上経過したことを検出すると、第４信号ＳＩＧ４をアサートする。第４信号ＳＩＧ４がアサートされると、イネーブルロジック２６はイネーブル信号ＥＮをアサートする。
【００４６】
たとえば第１レベル期間検出部２８は、調光制御信号ＤＩＭがハイレベルとなる期間（Ｈ期間）の長さをクロックＳＳ＿ＣＬＫにもとづいてカウントするカウンタで構成してもよい。この場合、第１レベル期間検出部２８は、そのカウント値が第１、第２期間ＴＯＮに応じた所定値（たとえば６４）に達すると、第１信号ＳＩＧ１、ＳＩＧ２をアサートし、カウント値が第４期間ＴＥＮに応じた所定値（たとえば３）に達すると第４信号ＳＩＧ４をアサートしてもよい。
【００４７】
デコーダ２０は、５ビットのカウント値ＣＯＵＮＴもしくは固定値ＦＩＸを、６ビットのデジタル信号（カウント値ともいう）ＤＣ［５：０］に変換する。この６ビットは、後段のＤＡＣ６４の階調（ビット幅）に対応する。
【００４８】
ラッチ回路２２は、第１信号ＳＩＧ１がアサートされると、調光カウンタ１４のカウント値ＣＯＵＮＴもしくは固定値ＦＩＸのいずれかに応じたデジタル信号ＤＣ［５：０］をラッチする。ラッチされたデジタル信号ＤＡＣＩＮ［５：０］は、後段のＤＡＣ６４に転送され、ＬＥＤ２０２の輝度が設定される。
【００４９】
第３レベル期間検出部３０は、調光制御信号ＤＩＭを監視し、第１レベル（ハイレベル）と相補的な第３レベル（ローレベル）を持続する期間を測定する。第３レベル期間検出部３０は、インタフェース回路１０の状態に応じて以下の２つの機能のいずれかを実行する。
【００５０】
１．  第３レベル期間検出部３０は、調光制御信号ＤＩＭがローレベルを所定の第３期間（以下、クリア期間ＴＣＬＲともいう）持続したことを検出すると、クリア信号ＣＬＲをアサートし、調光カウンタ１４のカウント値をゼロクリアする。
【００５１】
２．  第３レベル期間検出部３０は、調光制御信号ＤＩＭがローレベルを所定の第５期間（以下、オフ期間ＴＯＦＦ）持続すると、第５信号ＳＩＧ５をアサートする。第５信号ＳＩＧ５がアサートされると、イネーブルロジック２６はイネーブル信号ＥＮをネゲートし、インタフェース回路１０を非イネーブル状態に遷移させる。
【００５２】
第３レベル期間検出部３０は、調光制御信号ＤＩＭがローレベルとなる期間（Ｌ期間）の長さをクロックＳＳ＿ＣＬＫにもとづいてカウントするカウンタで構成してもよい。この場合、第３レベル期間検出部３０は、そのカウント値が第３期間ＴＣＬＲに応じた所定値（たとえば４）に達すると、第３信号ＳＩＧ３をアサートし、第５期間ＴＯＦＦに応じた所定値（たとえば６４）に達すると第５信号ＳＩＧ５をアサートしてもよい。
【００５３】
リセット回路２４は、調光カウンタ１４および第１レベル期間検出部２８、第３レベル期間検出部３０のカウント値をリセットする。
【００５４】
リセット回路２４およびイネーブルロジック２６によって、駆動回路１００の状態が制御される。リセット回路２４およびイネーブルロジック２６の機能を、図３を参照しながら説明する。図３は、インタフェース回路１０の状態遷移図である。
【００５５】
任意の状態からスタンバイ信号ＳＴＢＹがネゲートされると、スタンバイオフ状態（第１状態φ１）となる。そしてスタンバイ信号ＳＴＢＹがアサート（Ｓ１０）されると、スタンバイオン状態（第２状態φ２）となり、駆動回路１００内の電源回路（不図示）が起動し、入力バッファ１２に対する電源電圧ＶＲＥＧＡが生成される。電源電圧ＶＲＥＧＡがしきい値電圧（たとえば２．２５Ｖ）以上となると（Ｓ１２）、ＵＶＬＯ（低電圧ロックアウト）の解除状態（第３状態φ３）となる。ＵＶＬＯが解除されるとオシレータ６０が起動し、クロックＳＳ＿ＣＬＫが生成される。このとき、調光制御信号ＤＩＭはハイレベルにプルアップされ、第４状態φ４となる（Ｓ１４）。第４状態φ４において、リセット回路２４は調光カウンタ１４、第１レベル期間検出部２８、第３レベル期間検出部３０をリセットする。
【００５６】
続いて図示しないホストプロセッサが、調光制御信号ＤＩＭをハイレベルからローレベルに遷移させる。イネーブルロジック２６は、このときの調光制御信号ＤＩＭのネガティブエッジを検出すると（Ｓ１６）、第５状態φ５となる。
【００５７】
ホストプロセッサは、第５状態φ５において、インタフェース回路１０を起動させるために、調光制御信号ＤＩＭをハイレベルとローレベルで交互に遷移させる。このとき調光制御信号ＤＩＭのネガティブエッジごとに調光カウンタ１４のカウント値ＣＯＵＮＴが増加する。カウント値ＣＯＵＮＴが所定値（たとえば３）に達すると、イネーブルロジック２６は第６状態φ６に遷移する（Ｓ１８）。
【００５８】
調光制御信号ＤＩＭがハイレベルとなると（Ｓ２０）、イネーブルロジック２６は、このときの調光制御信号ＤＩＭのハイレベルの期間を測定する（第７状態）。ハイレベルの期間が第４期間ＴＥＮを超えると、第４信号ＳＩＧ４がアサートされ、イネーブルロジック２６はイネーブル信号ＥＮをアサートし、第８状態（イネーブル起動初期状態）φ８へと遷移する。第３レベル期間検出部３０は、調光制御信号ＤＩＭがハイレベルの期間、クロックＳＳ＿ＣＬＫのポジティブエッジをカウントする。エッジのカウント値が第４期間ＴＥＮに応じた所定値（たとえば３回）を超えると、つまりクロックＳＳ＿ＣＬＫの４周期以上が経過すると、第４信号ＳＩＧ４がアサートされ、インタフェース回路１０は第８状態φ８へ遷移する（Ｓ２２）。調光制御信号ＤＩＭのハイレベルの期間が第４期間ＴＥＮに満たずに、調光制御信号ＤＩＭがローレベルに遷移したときは、第６状態φ６に戻る。
【００５９】
イネーブル信号ＥＮがアサートされ、イネーブル状態となると、インタフェース回路１０は、調光制御信号ＤＩＭの状態に応じて、通常モードもしくはフルオンモードのいずれかに設定される。
【００６０】
フルオンモードに設定する場合、ホストプロセッサは調光制御信号ＤＩＭを第２期間ＴＯＮ以上、持続的に所定レベル（ハイレベル）に固定し続ける。通常モードに設定する場合、ホストプロセッサは調光制御信号ＤＩＭを、ハイレベルとローレベルとで交互に遷移させる。
【００６１】
第９状態φ９において、第３レベル期間検出部３０は、調光制御信号ＤＩＭを監視する。そして調光制御信号ＤＩＭが、１回もローレベルに遷移することなく、ハイレベルが第２期間ＴＯＮ持続すると、第２信号ＳＩＧ２がアサートされてフルオンモードφ１０に遷移する（Ｓ２４）。第３レベル期間検出部３０は、調光制御信号ＤＩＭがハイレベルの状態において、クロックＳＳ＿ＣＬＫを第２期間ＴＯＮに応じた所定回数（たとえば６４回）カウントすると、第２信号ＳＩＧ２をアサートする。イネーブルロジック２６は第２信号ＳＩＧ２がアサートされると、セレクタ１８に固定値ＦＩＸを選択させて、フルオンモードφ１０に設定する。
【００６２】
一方、第９状態φ９において、第２期間ＴＯＮ経過する前に、調光制御信号ＤＩＭがローレベルに遷移すると、第１１状態φ１１へと遷移する（Ｓ２６）。またフルオンモードφ１０において、調光制御信号ＤＩＭがハイレベルからローレベルに遷移すると、第１１状態φ１１に遷移する（Ｓ２８）。
【００６３】
第１１状態φ１１において、調光制御信号ＤＩＭがローレベルを第３期間ＴＣＬＲ持続するか否かを検出し、持続した場合（Ｓ３０）、第１４状態φ１４に遷移する。第１４状態φ１４において、調光制御信号ＤＩＭがハイレベルに遷移すると（Ｓ３２）、第１３状態φ１３に遷移し、クロックＳＳ＿ＣＬＫのエッジの個数をカウントすることにより、ハイレベルの期間を測定する。測定したクロックＳＳ＿ＣＬＫのエッジの個数が所定値６４に達すると、すなわちハイレベルが第４期間ＴＥＮ持続すると、第４信号ＳＩＧ４がアサートされ、第１２状態（通常モード）へと遷移する（Ｓ３６）。通常モードφ１２において、調光制御信号ＤＩＭがローレベルに遷移すると、第１１状態φ１１に遷移する（Ｓ３８）。第１３状態φ１３において、調光制御信号ＤＩＭがローレベルに遷移すると、第１４状態φ１４に戻る（Ｓ４０）。第１４状態φ１４において調光制御信号ＤＩＭが第５時間ＴＯＦＦ、ローレベルを保持すると、第４状態φ４に遷移する（Ｓ４２）。
【００６４】
以上が状態遷移の説明である。
【００６５】
図４、図５、図６はそれぞれ、異なるパターンの調光制御信号ＤＩＭが入力されたときのインタフェース回路１０の動作状態を示すタイムチャートである。図４〜図６の横軸は、位置に応じて適宜拡大、縮小されている。実際には、クロックＳＳ＿ＣＬＫの周波数は一定である。
【００６６】
図４は、第１状態φ１から第８状態（イネーブル起動初期状態）φ８へ遷移した後に、通常モードφ１２に移行することなく、スタンバイ状態φ１に戻る場合を示す。
時刻ｔ０に、スタンバイ信号ＳＴＢＹがアサートされる。続く時刻ｔ１にＵＶＬＯ状態が解除される。それとともにオシレータ６０が起動し、クロックＳＳ＿ＣＬＫの生成が開始される。
【００６７】
時刻ｔ２に調光制御信号ＤＩＭがシリアルポートによってプルアップされ、その後、数百ｍｓの間、ハイレベルを維持する。調光制御信号ＤＩＭのネガティブエッジが所定回数（３回）発生した後に、調光制御信号ＤＩＭがハイレベルに固定される。このときのハイレベルの期間が、第４期間ＴＥＮ（ＳＳ＿ＣＬＫの３周期分）を超えると、クロックＳＳ＿ＣＬＫの３つ目のポジティブエッジのタイミング（時刻ｔ３）でイネーブル信号ＥＮがアサートされる。調光制御信号ＤＩＭのネガティブエッジが３回発生する前に、ハイレベルの期間が第４期間ＴＥＮを超えても、イネーブル信号ＥＮはアサートされない。つまり、ホストプロセッサによって意図的に調光制御信号ＤＩＭを変化させない限り、イネーブル状態には遷移しないようになっている。
【００６８】
時刻ｔ４に、調光制御信号ＤＩＭがローレベルに遷移すると、クロックＳＳ＿ＣＬＫのポジティブエッジを利用してローレベルの期間が測定される。第５期間ＴＯＦＦを超えると、その直後のクロックＳＳ＿ＣＬＫのネガティブエッジのタイミングでイネーブル信号ＥＮがネゲートされ、非イネーブル状態（φ４）に遷移する。
【００６９】
時刻ｔ６にスタンバイ信号ＳＴＢＹがネゲートされると、ＵＶＬＯ状態となり、オシレータ６０が停止する。
【００７０】
次に、図５を参照して、フルオンモード設定時の動作を説明する。時刻ｔ３にイネーブル信号ＥＮがアサートされると、セレクタ１８によってレジスタ１６のデータが選択され、デジタル信号ＤＡＣＩＮ［５：０］が最大輝度に対応する値”１Ｆｈ”に設定される。その結果ＬＥＤ２０２は最大輝度で発光する。その後、調光制御信号ＤＩＭのハイレベルの期間が、第２期間ＴＯＮを超えると、時刻ｔ６にフルオンモードφ１０に遷移する。第２期間ＴＯＮの経過は、クロックＳＳ＿ＣＬＫのポジティブエッジを所定回数（６４回）カウントすることにより検出される。時刻ｔ４に調光制御信号ＤＩＭがローレベルに遷移し、図４と同じシーケンスが実行される。
【００７１】
図６を参照して、通常モード時の動作を説明する。時刻ｔ３にイネーブル信号ＥＮがアサートされ、時刻ｔ７に調光制御信号ＤＩＭがローレベルに遷移する。調光設定に先立ち、調光制御信号ＤＩＭが第３期間ＴＣＬＲ、ローレベルを持続すると、クリア信号ＣＬＲがアサートされ、調光カウンタ１４がクリアされる。
【００７２】
時刻ｔ８から、調光制御信号ＤＩＭのポジティブエッジの回数が、調光カウンタ１４によってカウントされる。４回目のポジティブエッジのタイミングで調光制御信号ＤＩＭがハイレベルに固定される。ハイレベルの持続時間が第２期間ＴＯＮを超えると、レジスタ１６の値に変えて、現在の調光カウンタ１４のカウント値がＤＡＣ６４に転送される（時刻ｔ９）。第２期間ＴＯＮの経過は、クロックＳＳ＿ＣＬＫのポジティブエッジを所定回数（６４回）カウントすることにより検出される。時刻ｔ８〜ｔ９の期間、４つの調光制御信号ＤＩＭの４つのポジティブエッジがカウントされるため、デジタル信号ＤＡＣＩＮ［５：０］の値は、”０４ｈ”となる。
【００７３】
時刻ｔ９〜ｔ１０においても、時刻ｔ８〜ｔ９と同様のシーケンスを経て、別の輝度が設定される。その後、時刻ｔ４に調光制御信号ＤＩＭがローレベルに遷移し、時刻ｔ５にイネーブル信号ＥＮがネゲートされると、デジタル信号ＤＡＣＩＮ［５：０］が”００ｈ”に設定され、ＬＥＤ２０２がオフとなる。
【００７４】
以上がインタフェース回路１０による輝度設定の動作である。このように、実施の形態に係るインタフェース回路１０を用いることにより、単一のデータバスを介して、ＬＥＤの輝度を柔軟に設定することができる。さらにこの技術によれば、インタフェース回路１０およびホストプロセッサそれぞれに単一のピン（端子）を設ければよいため、回路面積を削減できる。
【００７５】
実施の形態では、図１に示すように、検出抵抗Ｒｓに生ずる電圧降下Ｖｉｓを調光電圧Ｖｄｉｍと一致させて輝度を設定する回路を説明したが、輝度の調整方法はこれに限定されない。たとえば検出抵抗Ｒｓに代えて定電流源を設け、デジタル値ＤＡＣＩＮの値に応じて定電流源の電流値を変化させてもよい。
【００７６】
実施の形態にもとづき、特定の語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が可能である。
【図面の簡単な説明】
【００７７】
【図１】実施の形態に係る発光装置の全体構成を示す回路図である。
【図２】インタフェース回路の構成を示すブロック図である。
【図３】インタフェース回路の状態遷移図である。
【図４】インタフェース回路の動作状態を示す第１のタイムチャートである。
【図５】インタフェース回路の動作状態を示す第２のタイムチャートである。
【図６】インタフェース回路の動作状態を示す第３のタイムチャートである。
【符号の説明】
【００７８】
Ｃ１…出力キャパシタ、Ｄ１…整流ダイオード、Ｌ１…出力インダクタ、Ｍ１…スイッチングトランジスタ、ＳＷ１…ロードスイッチ、１００…駆動回路、２００…発光装置、２０２…ＬＥＤ、２０４…出力端子、１０…インタフェース回路、５０…スイッチング制御部、５２…第１誤差増幅器、５４…第２誤差増幅器、５６…ＰＷＭコンパレータ、５８…ドライバ、６０…オシレータ、６２…ソフトスタート回路、６４…ＤＡＣ、８０…スイッチ制御部、８２…過電流保護回路、１０２…入力端子、１０４…インダクタ端子、１０６…スイッチング端子、１０８…接地端子、１１０…電流帰還端子、１１２…電圧帰還端子、１１４…調光端子、１１６…ＲＴ端子、Ｒｓ…検出抵抗、Ｖｉｓ…電流検出信号、Ｖｖｓ…電圧検出信号、Ｖｒｅｆ…基準電圧、Ｖｓｓ…ソフトスタート電圧、Ｖｅｒｒ１…第１誤差電圧、Ｖｅｒｒ２…第２誤差電圧、Ｖｏｓｃ…周期電圧、Ｓｐｗｍ…ＰＷＭ信号、Ｖｄｉｍ…調光電圧、ＤＩＭ…調光制御信号、１２…入力バッファ、１４…調光カウンタ、１６…レジスタ、１８…セレクタ、２０…デコーダ、２２…ラッチ回路、２４…リセット回路、２６…イネーブルロジック、２８…第１レベル期間検出部（Ｈ区間検出カウンタ）、３０…第３レベル期間検出部（Ｌ区間検出カウンタ）。
【図１】
2010015879.tif 000003
【図２】
2010015879.tif 000004
【図３】
2010015879.tif 000005
【図４】
2010015879.tif 000006
【図５】
2010015879.tif 000007
【図６】
2010015879.tif 000008