(57)【要約】【課題】量産性に優れた実用的なプロセスを用いて、炭化珪素基板と二酸化珪素膜との間の界面準位を大幅に低減することができ、デバイスとしての信頼性と電気特性が優れた炭化珪素半導体装置を提供する。【解決手段】二酸化珪素膜５１の形成後、ＣＶＤ法により、二酸化珪素膜５１上に酸窒化珪素膜６１を形成する。その後、酸窒化珪素膜６１が堆積された炭化珪素基体１０を窒化処理反応炉に導入し、窒素酸化物ガス雰囲気中で窒化処理を行う。【選択図】図７
2010251589.tif 000002
【特許請求の範囲】
【請求項１】
炭化珪素層を備える炭化珪素半導体装置の製造方法であって、
(ａ)炭化珪素層に接するように二酸化珪素膜を形成する工程と、
(ｂ)前記二酸化珪素膜上に、該二酸化珪素膜中よりも膜中での酸素の拡散に要するエネルギーが高い酸化防止絶縁膜を形成する工程と、
(ｃ)前記酸化防止絶縁膜を形成した後、窒素酸化物ガスを含んだ雰囲気中で熱処理して、前記二酸化珪素膜と前記炭化珪素層との界面を窒化する工程と、を備える、炭化珪素半導体装置の製造方法。
【請求項２】
前記工程(ｂ)は、
酸窒化珪素、窒化珪素、酸化アルミニウム、酸化クロム、酸化チタニウム、酸化ジルコニウムおよび酸化タンタルから選択される何れかの絶縁物で前記酸化防止絶縁膜を形成する工程を含む、請求項１記載の炭化珪素半導体装置の製造方法。
【請求項３】
前記工程(ａ)は
前記炭化珪素層を大気、酸素ガス雰囲気および水を含んだ水蒸気雰囲気の何れかの雰囲気に曝して加熱することで前記二酸化珪素膜を形成する工程を含む、請求項１記載の炭化珪素半導体装置の製造方法。
【請求項４】
前記工程(ａ)は、
化学気相成長法により、前記二酸化珪素膜を形成する工程を含む、請求項１記載の炭化珪素半導体装置の製造方法。
【請求項５】
前記工程(ｃ)は、
前記窒素酸化物ガスとして、一酸化窒素（ＮＯ）ガス、一酸化二窒素（Ｎ2Ｏ）ガス、および二酸化窒素（ＮＯ2）ガスから選択された少なくとも１種のガス含んだ雰囲気中で前記熱処理を行う工程を含む、請求項１記載の炭化珪素半導体装置の製造方法。
【請求項６】
前記工程(ｃ)の後に、前記酸化防止絶縁膜を除去する工程をさらに備える、請求項１記載の炭化珪素半導体装置の製造方法。
【請求項７】
前記炭化珪素半導体装置はＭＯＳＦＥＴを含み、
前記二酸化珪素膜は、前記ＭＯＳＦＥＴのゲート酸化膜を構成する、請求項１記載の炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素半導体装置の製造方法に関し、特に、二酸化珪素／炭化珪素界面の界面準位密度を低減する炭化珪素半導体装置の製造方法に関する。
【背景技術】
【０００２】
炭化珪素(ＳｉＣ)は珪素と同様に、熱酸化により二酸化珪素(ＳｉＯ2)膜を形成することができる。炭化珪素は優れた物性値を持ち、高耐圧、低損失なパワーデバイスの実現を可能にする。しかしながら、炭化珪素／二酸化珪素界面には伝導帯に近い多くの界面準位が存在する。この伝導帯に近い界面準位により、ＭＯＳＦＥＴ（MOS field effect transistor）のチャネル移動度はバルク中の電子移動度に比べて極めて小さくなり、オン抵抗値が理想的な値よりも高くなる。
【０００３】
そこで、界面準位を不活性化するために、一酸化窒素(ＮＯ)や一酸化二窒素(Ｎ2Ｏ)などの窒素酸化物ガス雰囲気中やアンモニア(ＮＨ3)ガス雰囲気中での熱処理が行われるが、その中でも一酸化窒素ガスによる酸窒化処理が効果的である。
【０００４】
この一酸化窒素ガス雰囲気での熱処理法は、炭化珪素基板上に二酸化珪素膜を形成した後、生成したカーボンクラスタを一酸化窒素ガスに含まれる窒素原子によって、電気的に不活性化、もしく大気中に外方拡散するというものである。
【０００５】
しかしながら、一酸化窒素ガスは高温になるほど分解しやすく、２ＮＯ→Ｎ2＋Ｏ2の反応によって発生する酸素が炭化珪素を酸化し、新たに界面準位を生じる可能性がある。また、酸素が界面欠陥の不活性化に寄与する窒素と結合し、酸化膜外へと拡散することにより、界面欠陥が再び活性化することが考えられる。すなわち、酸窒化処理中には一酸化窒素ガスによる窒化と同時に酸素が窒化を妨げ、窒化効率を低下させるものと考えられる。
【０００６】
効率的な酸窒化処理を行うには、一酸化窒素ガスの分解を抑制し、酸素に対する一酸化窒素の比をできるだけ大きくすることが好ましい。この比を増加させる手段として、特許文献１では、不活性ガスと一酸化窒素ガスとの混合ガス雰囲気中で熱処理を行う手法が開示されている。この方法では、一酸化窒素ガスが１００％の場合に比べて、ガス中に含まれる酸素量が減少し、酸素による酸化の進行が減少するとされている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−１０９３９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
以上説明したように、従来の、炭化珪素半導体装置の製造方法では、界面準位の大幅な低減や信頼性に優れた界面の形成を実現することが難しかった。
【０００９】
本発明は上記のような問題点を解消するためになされたものであり、二酸化珪素層を有する炭化珪素半導体装置において、量産性に優れた実用的なプロセスを用いて、炭化珪素基板と二酸化珪素膜との間の界面準位を大幅に低減することができ、デバイスとしての信頼性と電気特性が優れた炭化珪素半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係る請求項１記載の炭化珪素半導体装置の製造方法は、炭化珪素層を備える炭化珪素半導体装置の製造方法であって、炭化珪素層に接するように二酸化珪素膜を形成する工程(ａ)と、前記二酸化珪素膜上に、該二酸化珪素膜中よりも膜中での酸素の拡散に要するエネルギーが高い酸化防止絶縁膜を形成する工程(ｂ)と、前記酸化防止絶縁膜を形成した後、窒素酸化物ガスを含んだ雰囲気中で熱処理して、前記二酸化珪素膜と前記炭化珪素層との界面を窒化する工程(ｃ)とを備えている。
【発明の効果】
【００１１】
本発明に係る請求項１記載の炭化珪素半導体装置の製造方法によれば、二酸化珪素膜上に、該二酸化珪素膜中よりも膜中での酸素の拡散に要するエネルギーが高い酸化防止絶縁膜を形成し、窒素酸化物ガスを含んだ雰囲気中で熱処理するので、酸化防止絶縁膜を設けずに窒化する場合に比べて、窒化処理中の新たな酸化が抑制され、界面準位密度をさらに低減することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明に係る実施の形態１の炭化珪素半導体装置の製造方法で形成されたＭＯＳＦＥＴの構成を示す断面図である。
【図２】本発明に係る実施の形態１の炭化珪素半導体装置の製造方法を説明する断面図である。
【図３】本発明に係る実施の形態１の炭化珪素半導体装置の製造方法を説明する断面図である。
【図４】本発明に係る実施の形態１の炭化珪素半導体装置の製造方法を説明する断面図である。
【図５】本発明に係る実施の形態１の炭化珪素半導体装置の製造方法を説明する断面図である。
【図６】本発明に係る実施の形態１の炭化珪素半導体装置の製造方法を説明する断面図である。
【図７】本発明に係る実施の形態１の炭化珪素半導体装置の製造方法を説明する断面図である。
【図８】酸窒化珪素膜および二酸化珪素積層膜中での酸素の拡散に要するエネルギーを説明する図である。
【図９】本発明に係る実施の形態１の炭化珪素半導体装置の製造方法を説明する断面図である。
【図１０】本発明に係る実施の形態１の炭化珪素半導体装置の製造方法を説明する断面図である。
【図１１】本発明に係る実施の形態１の炭化珪素半導体装置の製造方法を説明する断面図である。
【図１２】本発明に係る実施の形態１の炭化珪素半導体装置の製造方法を説明する断面図である。
【図１３】本発明に係る実施の形態１の炭化珪素半導体装置の製造方法を説明する断面図である。
【図１４】本発明に係る実施の形態２の炭化珪素半導体装置の製造方法を説明する断面図である。
【図１５】本発明に係る実施の形態２の炭化珪素半導体装置の製造方法を説明する断面図である。
【図１６】本発明に係る実施の形態２の炭化珪素半導体装置の製造方法を説明する断面図である。
【図１７】本発明に係る実施の形態２の炭化珪素半導体装置の製造方法を説明する断面図である。
【図１８】本発明に係る実施の形態２の炭化珪素半導体装置の製造方法を説明する断面図である。
【図１９】本発明に係る実施の形態２の炭化珪素半導体装置の製造方法を説明する断面図である。
【図２０】本発明に係る実施の形態２の炭化珪素半導体装置の製造方法を説明する断面図である。
【発明を実施するための形態】
【００１３】
＜実施の形態１＞
図１は、本発明の実施の形態１に係る炭化珪素半導体装置の製造方法によって製造されるＭＯＳＦＥＴ（MOS field effect transistor）１００の断面構造を示す図である。
【００１４】
なお、「ＭＯＳ」という用語は、古くは金属／酸化物／半導体の積層構造に用いられており、Metal-Oxide-Semiconductorの頭文字を採ったものとされている。しかしながら特にＭＯＳ構造を有する電界効果トランジスタ（以下、単に「ＭＯＳトランジスタ」と称す）においては、近年の集積化や製造プロセスの改善などの観点からゲート絶縁膜やゲート電極の材料が改善されている。
【００１５】
例えばＭＯＳトランジスタにおいては、主としてソース・ドレインを自己整合的に形成する観点から、ゲート電極の材料として金属の代わりに多結晶シリコンが採用されてきている。また電気的特性を改善する観点から、ゲート絶縁膜の材料として高誘電率の材料が採用されるが、当該材料は必ずしも酸化物には限定されない。
【００１６】
従って「ＭＯＳ」という用語は必ずしも金属／酸化物／半導体の積層構造のみに限定されて採用されているわけではなく、本明細書でもそのような限定を前提としない。すなわち、技術常識に鑑みて、ここでは「ＭＯＳ」とはその語源に起因した略語としてのみならず、広く導電体／絶縁体／半導体の積層構造をも含む意義を有する。
【００１７】
図１に示すようにＭＯＳＦＥＴ１００は、第１導電型の炭化珪素基板１の主面上に形成される第１導電型の炭化珪素エピタキシャル層で構成されたドリフト層２（炭化珪素層）と、このドリフト層２の上層部に、所定の深さで互いに間隔を開けて形成される第２導電型の２つのベース領域３ａと、２つのベース領域３ａのそれぞれの表面内に、ベース領域３ａよりも浅く形成された第１導電型のソース領域４ａと、２つのソース領域４ａ間に跨るように形成され、２つのソース領域４ａ、ベース領域３ａおよびドリフト層２に接するゲート酸化膜５と、ゲート酸化膜５上に形成された酸化防止絶縁膜６とを備えている。ここで、炭化珪素基板１、ドリフト層２、ベース領域３ａおよびソース領域４ａを炭化珪素基体１０と呼称する。
【００１８】
また、２つのソース領域４ａ上にはそれぞれソース電極８ａが接するように形成され、酸化防止絶縁膜６上にはゲート電極７が形成され、また、炭化珪素基板１のドリフト層２が形成された主面とは反対側の主面上にはドレイン電極９が形成されている。ここで、ゲート電極７は、酸化防止絶縁膜６上において、２つのベース領域３ａおよびドリフト層２の上方を覆うとともに、２つのソース領域４ａのそれぞれの端縁部の上方にまで延在するように形成されている。
【００１９】
このような構成を有するＭＯＳＦＥＴ１００においては、ゲート電極７に所定の電圧が印加されると、このゲート電極７直下のベース領域３ａの表面内に反転チャネル層が形成され、２つのソース領域４ａとドリフト層２との間に電荷の流れる経路が形成される。
【００２０】
ＭＯＳＦＥＴ１００がｎチャネル型である場合、多数キャリアは電子であり、ソース領域４ａからドリフト層２へ流れ込む電子は、ドレイン電極９に印加される電圧により形成される電界の作用を受けてドリフト層２および炭化珪素基板１を介してドレイン電極９に到達する。従って、ゲート電極７に電圧を印加して反転チャネル層を形成することで、ドレイン電極９からソース電極８ａに電流が流れることになる。
【００２１】
一方、ＭＯＳＦＥＴ１００がｐチャネル型である場合、多数キャリアが正孔の場合には、ドレイン電極９から注入される正孔が、ドリフト層２を介してベース領域３ａに到達し、次いで、ゲート電極７に所定の電圧が印加されることでベース領域３ａ表面内に形成された反転チャネル層を介してソース電極８ａの電位に従ってソース領域４ａに流れ込む。これにより、電流がドレイン電極９からソース電極８ａに流れることになる。
【００２２】
次に、製造工程を順に示す図２〜図１３を用いてＭＯＳＦＥＴ１００の製造方法について説明する。
【００２３】
まず、図２に示す工程において、第１導電型の炭化珪素基板１上に、化学気相成長（ＣＶＤ：Chemical Vapor Deposition）法を用いたエピタキシャル結晶成長により第１導電型の炭化珪素エピタキシャル層を形成してドリフト層２とする。
【００２４】
炭化珪素基板１の面方位としては（０００１）面、（０００−１）面、（１１−２０）面などを用いることができる。また、この炭化珪素基板１のポリタイプとしては、４Ｈ、６Ｈ、および３Ｃの何れかを用いることができる。
【００２５】
また、ドリフト層２の厚さは、５〜５０μｍ程度であれば良く、不純物濃度は１×１０15〜１×１０18ｃｍ-3程度であれば良い。
【００２６】
上述の条件でドリフト層２を形成することにより、数１００Ｖ〜３ｋＶ以上の耐圧を有する縦型高耐圧ＭＯＳＦＥＴを実現することができる。
【００２７】
次に、図３に示す工程において、ドリフト層２上に、後にベース領域３ａとなる領域が露出するように開口部を有するマスクＲＭ１を、写真製版技術を用いて形成する。このマスクＲＭ１は、レジスト材、二酸化珪素および窒化珪素を単独で、あるいは組み合わせて構成され、不純物注入阻止マスクとして使用される。
【００２８】
マスクＲＭ１の形成後、マスクＲＭ１の上方から第２導電型の不純物をイオン注入し、一対のベース領域３ａを形成する。
【００２９】
ここで、ＭＯＳＦＥＴ１００をｎチャネル型とする場合、ベース領域３ａに導入される第２導電型の不純物としては、ボロン（Ｂ）またはアルミニウム（Ａｌ）が使用可能であり、またｐチャネル型とする場合は、第２導電型の不純物として、リン（Ｐ）または窒素（Ｎ）を使用可能である。
【００３０】
ベース領域３ａの深さは、ドリフト層２の厚さを超えないことが要求され、その深さとしては、例えば０．５〜３μｍとする。
【００３１】
また、ベース領域３ａの第２導電型の不純物濃度は、ドリフト層２における第１導電型の不純物濃度を超える濃度に設定し、例えば１×１０17〜１×１０19ｃｍ-3とする。
【００３２】
次に、マスクＲＭ１を除去した後、図４に示す工程において、後にソース領域４ａとなるベース領域３ａの一部領域が露出するように開口部を有するマスクＲＭ２を、写真製版技術を用いて形成する。このマスクＲＭ２は、レジスト材、二酸化珪素および窒化珪素を単独で、あるいは組み合わせて構成され、不純物注入阻止マスクとして使用される。
【００３３】
マスクＲＭ２の形成後、マスクＲＭ２の上方から第１導電型の不純物をイオン注入し、２つのベース領域３ａのそれぞれの表面内にソース領域４ａを形成して炭化珪素基体１０を得る。
【００３４】
ここで、ＭＯＳＦＥＴ１００をｎチャネル型とする場合、ソース領域４ａに導入される第１導電型の不純物としては、リン（Ｐ）または窒素（Ｎ）などを使用することができ、また、ｐチャネル型とする場合は、ボロン（Ｂ）またはアルミニウム（Ａｌ）などを使用することができる。
【００３５】
ソース領域４ａの深さは、ベース領域３ａの深さよりも浅く設定され、ソース領域４ａの第１導電型の不純物濃度は、例えば１×１０18〜１×１０21ｃｍ-3程度であれば良い。
【００３６】
次に、マスクＲＭ２を除去した後、基体１０を熱処理装置を用いて、炭化珪素基体１０を例えば１３００〜１９００℃の高温条件下で、例えば３０秒〜１時間程度熱処理を行うことにより、イオン注入された不純物の電気的な活性化を行う。
【００３７】
次に、図５に示す工程において、炭化珪素基体１０を、例えば水（Ｈ2Ｏ）を含んだ水蒸気雰囲気中で加熱することにより炭化珪素基体１０表面を熱酸化する。これにより、炭化珪素基体１０の表面に、平均厚さが、約４０ｎｍの二酸化珪素膜５１を形成する。この熱酸化時の酸化温度は１０００℃以上であり、好ましくは１１００℃以上１３００℃以下である。なお、二酸化珪素膜５１は、大気中や酸素ガス雰囲気中での熱酸化により形成しても良い。これらの方法を採用することで、耐圧の優れたゲート酸化膜５を得ることができる。
【００３８】
また、二酸化珪素膜５１は、ＣＶＤ法を用いて堆積する方法を採っても良い。この方法を採用することで、炭化珪素と二酸化珪素界面での炭素量を低減することができる。
【００３９】
二酸化珪素膜５１の形成後、図６に示す工程において、化学的気相成長炉（ＣＶＤ炉）内に炭化珪素基体１０を導入し、ＣＶＤ法により、二酸化珪素膜５１上に酸窒化珪素（ＳｉxＯＮy）膜６１を形成する。
【００４０】
この酸窒化珪素膜６１の膜厚は、酸化防止の観点からは十分に厚いほうが良いが、一酸化窒素が二酸化珪素膜５１まで到達しないことや、ＭＯＳＦＥＴ１００の閾値電圧が酸窒化珪素膜５１の厚さに影響を受けることなどを考慮して、１〜５０ｎｍとすることが望ましい。
【００４１】
なお、ＣＶＤ法による酸窒化珪素膜６１の形成に使用される材料ガスについては、珪素源として、例えば、シラン、ジクロロシラン、四塩化珪素などを用いることができる。また、窒素源として、例えば、窒素（Ｎ、Ｎ2）、アンモニアを用いることができ、材料ガスの分解には、熱励起、プラズマ励起、光励起などの方法を用いることができる。
【００４２】
また酸窒化珪素膜６１を形成する代わりに、二酸化珪素より酸素が拡散しにくい窒化珪素（ＳｉＮ）、酸化アルミニウム（Ａｌ2Ｏ3）、酸化クロム（Ｃｒ2Ｏ3）、酸化チタニウム（ＴｉＯ2）、酸化ジルコニウム（ＺｒＯ2）および酸化タンタル（Ｔａ2Ｏ5）の何れかによって絶縁膜を形成しても良い。
【００４３】
酸窒化珪素膜６１の形成後、ＣＶＤ炉内を降温し、降温後に炭化珪素基体１０をＣＶＤ炉から取り出し、酸窒化珪素膜６１が堆積された炭化珪素基体１０を窒化処理反応炉に導入する。そして、窒化処理反応炉を昇温し、炉内が所定の処理温度に到達した時点で、この炉内を、一酸化窒素ガスまたは一酸化二窒素ガス雰囲気で置換し、この窒素酸化物ガス雰囲気および処理温度を所定の時間（条件により１０分〜１０時間）維持することにより、図７に示す窒化処理を行う。
【００４４】
この窒化処理反応炉内における窒化処理のためのガスについては、上述したガス以外に、窒素、アルゴン、ヘリウムまたはクリプトンなどの不活性ガスで希釈した一酸化窒素ガスまたは一酸化二窒素ガスを用いても良く、また一酸化窒素ガスと一酸化二窒素ガスとを混合して用いても良い。これらのガスを使用することで、窒化を効率的に進めることができる。
【００４５】
また、窒化処理温度としては、９００℃〜１４５０℃が望ましい。これは、９００℃以下の低温では、窒化速度が非常に遅く、窒素原子による界面準位の不活性化がほとんど進行しないためである。また、１４５０℃以上の高温条件下では、一酸化窒素または一酸化二窒素中の分解により生じる酸素による熱酸化が進行し、新たな界面準位が増加するためである。
【００４６】
この窒化処理により、二酸化珪素と炭化珪素との界面の界面準位を低減できる。この効果について、図７におけるドリフト層２、二酸化珪素膜５１および酸窒化珪素膜６１の積層部分"Ａ"の詳細を示す図８を用いてさらに説明する。
【００４７】
図８に示されるように、ドリフト層２と二酸化珪素膜５１との間には、炭化珪素／二酸化珪素界面ＳＦが形成されている。
【００４８】
ここで、二酸化珪素膜５１中では、酸素の拡散に要する活性化エネルギーは１．２４ｅＶであり、界面準位の不活性化のための窒化に必要な活性化エネルギー（Ｅａ）は２．３ｅＶである。
【００４９】
この活性化エネルギーを熱エネルギーから得ることで、酸素は二酸化珪素膜５１中を十分に拡散することができ、二酸化珪素／炭化珪素界面ＳＦでは新たな酸化が進む。一方、酸窒化珪素膜６１中では酸素の拡散速度が低く抑えられ、その拡散に要する活性化エネルギーは３．６７ｅＶである。
【００５０】
このように、酸窒化珪素膜６１中では酸素の拡散に要する活性化エネルギーが大きいので、界面の窒化に必要な活性化エネルギー（２．３ｅＶ）を確保したとしても、二酸化珪素／炭化珪素界面ＳＦでの酸化を抑制することができる。すなわち、例えば一酸化窒素ガスが高温下で窒素（Ｎ2）と酸素（Ｏ2）とに分解した場合、酸窒化珪素膜６１が存在しないと、酸素は二酸化珪素膜５１中を拡散しやすいので、分解で生じた酸素がドリフト層２に達し、炭化珪素を酸化して新たに界面準位を生じるが、二酸化珪素膜５１上が酸窒化珪素膜６１で覆われていると、界面の窒化に必要な活性化エネルギーを窒素に与えた場合でも、そのエネルギーでは酸素は酸窒化珪素膜６１中を十分に拡散することができない。従って、分解で生じた酸素が酸窒化珪素膜６１を通過してドリフト層２に達することが抑制されるので、二酸化珪素／炭化珪素界面ＳＦでの酸化を抑制することができる。
【００５１】
また、酸窒化珪素膜６１中での一酸化窒素の拡散に要する活性化エネルギーは２．５４ｅＶであり、界面の窒化に必要な活性化エネルギー（２．３ｅＶ）とほぼ変わらない。従って、二酸化珪素膜５１上に酸窒化珪素膜６１を形成した場合でも、酸窒化珪素膜６１によって一酸化窒素の拡散が妨げられることはなく、酸素の拡散のみが防止されるので、二酸化珪素／炭化珪素界面ＳＦでの窒化効率を向上することができる。二酸化珪素／炭化珪素界面ＳＦの窒化が進めば、界面準位が不活性化され、界面準位密度を低減して、チャネル移動度を高めることができる。
【００５２】
なお、窒化処理中の酸素拡散を抑制する絶縁膜としては、二酸化珪素膜に比べて膜中での酸素拡散が抑制される絶縁物であれば良く、例えば、酸化アルミニウム（Ｏ2:Ｅａ＝〜６．５ｅＶ）、酸化チタニウム（Ｏ2:Ｅａ＝〜２．４７ｅＶ）、酸化ジルコニウム（Ｏ2:Ｅａ＝２．２９ｅＶ）を使用可能である。また、窒化珪素、酸化クロム、酸化タンタルについても同様の効果が見込まれる。これらを使用することで、二酸化珪素／炭化珪素界面ＳＦの窒化が進み、界面準位密度を低減して、チャネル移動度を高めることができる。
【００５３】
図７に示す窒化処理の後、窒化処理反応炉内の雰囲気を、不活性ガス雰囲気に切り替え、所定時間の間、窒化処理の温度を維持して、完全に炉内雰囲気を不活性ガスに切り替える。その後、炭化珪素基体１０を取り出し可能な温度にまで降温し、炭化珪素基体１０を炉外へ取り出す。これにより、窒化処理工程を終了する。
【００５４】
なお、以上の説明においては、炭化珪素基体１０の熱酸化工程、酸窒化珪素膜６１の化学的気相成長工程および窒化処理をそれぞれ別個の装置を用いて行う例を示している。しかしながら、化学的気相成長工程および窒化処理が、同一の装置内で連続的に実施しても良い。この場合、炭化珪素基体１０の装置間移動に伴う温度の昇降温時間を低減することができ、プロセス時間をより短縮できるとともに、装置間移動に伴う炭化珪素基体１０の汚染も低減できる。
【００５５】
次に、図９に示す工程において、酸窒化珪素膜６１上にゲート電極を構成するゲート電極用膜７１を成膜し、次いで、ゲート電極用膜７１上に、ゲート電極をパターニングするためのマスクＲＭ３を写真製版技術を用いて形成する。このマスクＲＭ３は、ゲート電極の平面形状に合わせてパターニングされ、断面形状としては、２つのベース領域３ａおよびドリフト層２の上方を覆うとともに、２つのソース領域４ａのそれぞれの端縁部の上方にまで延在するようにパターニングされる。
【００５６】
なお、ゲート電極用膜７１の材質としては、ｎ型またはｐ型の多結晶珪素（ポリシリコン）であっても良く、ｎ型またはｐ型の多結晶炭化珪素であっても良く、また、アルミニウム、チタニウム、モリブデン、タンタル、ニオブおよびタングステンなどの低抵抗高融点金属であっても良く、また、低抵抗高融点金属の窒化物を用いても良い。
【００５７】
次に、図１０に示す工程において、マスクＲＭ３をエッチングマスクとしてゲート電極用膜７１の不要部分をエッチングにより除去してゲート電極７を形成する。このエッチング方法は、ゲート電極用膜７１の材質に応じて適宜に選択されるが、下地となる酸窒化珪素膜６１とのエッチング選択比が得られるエッチング方法を使用する。
【００５８】
なお、ゲート電極７は、一対のソース領域４ａと、例えば１０ｎｍ〜５μｍの範囲で平面的に見て重なり合うように形成されることが望ましい。これにより、ゲート電極７の端部（特にゲート長方向）におけるフリンジ効果の影響を抑制して、均一にベース領域３ａ表面に電圧を印加し、ベース領域３ａの表面内に確実に反転チャネル層を形成することができる。
【００５９】
ゲート電極７のパターニング後、図１１に示す工程において、酸窒化珪素膜６１上にゲート電極７を完全に覆うように、二酸化珪素膜５１および酸窒化珪素膜６１のパターニングのためのマスクＲＭ４を写真製版技術を用いて形成する。
【００６０】
なお、マスクＲＭ４は、ゲート電極７のゲート長方向の長さよりも長く形成され、これによって次工程で形成されるゲート酸化膜５および酸化防止絶縁膜６のゲート長方向の長さが、ゲート電極７よりも長く形成される。
【００６１】
そして、マスクＲＭ３をエッチングマスクとして酸窒化珪素膜６１および二酸化珪素膜５１の不要部分を、ウェットエッチングまたはドライエッチングにより除去することにより、図１２に示されるように、ゲート酸化膜５上が酸化防止絶縁膜６で覆われ、酸化防止絶縁膜６上にゲート電極７が積層された積層体が形成され、当該積層体のゲート長方向の２つの側面外方に、それぞれソース領域４ａの表面が露出した構成が得られる。
【００６２】
図１２に示されるように、ゲート酸化膜５および酸化防止絶縁膜６は、ゲート電極７よりもゲート長方向の長さが長く形成され、次工程で形成されるソース電極８ａとゲート電極７の間を確実に電気的に分離することができる。
【００６３】
次に、図１３に示す工程において、酸化防止絶縁膜６およびゲート電極７を覆うようにマスクＲＭ５を写真製版技術を用いて形成する。このマスクＲＭ５は酸化防止絶縁膜６の平面形状に合わせてパターニングされ、ゲート酸化膜５および酸化防止絶縁膜６の側面は覆わないようにパターニングされる。その後、マスクＲＭ５上を含めて基板全面に及ぶように導電膜を形成した後、リフトオフによりマスクＲＭ５上に付着した導電膜を除去することで、ソース領域４ａの露出した表面上に、ソース電極８ａを形成する。
【００６４】
ソース電極８ａの材料には、アルミニウム、ニッケル、チタニウムおよび金、またはこれらの複合物を用いることができ、その形成方法としては、スパッタリング法あるいはＭＯＣＶＤ法などを用いることができる。
【００６５】
この後、炭化珪素基板１の裏面（ＭＯＳＦＥＴが形成された側とは反対側の主面）にドレイン電極９を形成することにより、図１に示したＭＯＳＦＥＴ１００の主要部が完成する。
【００６６】
なお、ドレイン電極９の材料には、アルミニウム、ニッケル、チタニウムおよび金、またはこれらの複合物を用いることができ、その形成方法としては、スパッタリング法あるいはＭＯＣＶＤ法などを用いることができる。
【００６７】
また、ソース領域４ａと炭化珪素基板１の裏面に対するオーミック接触を得るために、ソース電極８ａおよびドレイン電極９を形成した後に、１０００℃程度の熱処理を行っても良い。
【００６８】
以上説明した、実施の形態１に係る炭化珪素半導体装置の製造方法によれば、ゲート酸化膜５を形成するための二酸化珪素膜５１上に酸窒化珪素膜６１を形成した状態で窒化処理を行うので、二酸化珪素／炭化珪素界面ＳＦでの酸化が抑制され、二酸化珪素／炭化珪素界面ＳＦの品質が改善され、オン抵抗を低減するなどＭＯＳＦＥＴの特性が向上し、省エネルギー化を計ることができる。また、炭化珪素半導体装置であるので、同じ電力スペックであれば、シリコン半導体装置に比べて小型化も可能である。
【００６９】
＜実施の形態２＞
実施の形態１の炭化珪素半導体装置の製造方法においては、ゲート酸化膜５を形成するための二酸化珪素膜５１上に酸窒化珪素膜６１を形成した状態で窒化処理を行い、ゲート酸化膜５上に酸化防止絶縁膜６が形成された状態でゲート電極７を成膜する方法を示したが、実施の形態２に係る炭化珪素半導体装置の製造方法においては、窒化処理後に酸窒化珪素膜６１を除去することを特徴とするものである。
【００７０】
以下、製造工程を順に示す図１４〜図２０を用いてＭＯＳＦＥＴ２００の製造方法について説明する。なお、ＭＯＳＦＥＴ２００の構成については、最終工程を示す図２０に示される。なお、図１〜図１３を用いて説明したＭＯＳＦＥＴ１００と同一の構成については同一の符号を付して説明を省略し、また、同じ工程については図を引用するものとし、説明は省略する。
【００７１】
図１〜図８を用いて説明した工程を経て、二酸化珪素膜５１上に酸窒化珪素膜６１（あるいは窒化珪素、酸化アルミニウム、酸化クロム、酸化チタニウム、酸化ジルコニウム、酸化タンタルの何れから選択した絶縁膜）を形成した状態で窒化処理を行った後、酸窒化珪素膜６１をウェットエッチング、プラズマエッチングおよびリアクティブイオンエッチングの何れか、もしくはこれらを組み合わせて除去することで、図１４に示すように、再び二酸化珪素膜５１の表面を露出させる。
【００７２】
次に、図１５に示す工程において、二酸化珪素膜５１上にゲート電極を構成するゲート電極用膜７１を成膜し、次いで、ゲート電極用膜７１上に、ゲート電極をパターニングするためのマスクＲＭ１１を写真製版技術を用いて形成する。このマスクＲＭ１１は、ゲート電極の平面形状に合わせてパターニングされ、断面形状としては、２つのベース領域３ａおよびドリフト層２の上方を覆うとともに、２つのソース領域４ａのそれぞれの端縁部の上方にまで延在するようにパターニングされる。
【００７３】
次に、図１６に示す工程において、マスクＲＭ１１をエッチングマスクとしてゲート電極用膜７１の不要部分をエッチングにより除去してゲート電極７を形成する。このエッチング方法は、ゲート電極用膜７１の材質に応じて適宜に選択されるが、下地となる二酸化珪素膜５１とのエッチング選択比が得られるエッチング方法を使用する。
【００７４】
ゲート電極７のパターニング後、図１７に示す工程において、二酸化珪素膜５１上にゲート電極７を完全に覆うように、二酸化珪素膜５１のパターニングのためのマスクＲＭ１２を写真製版技術を用いて形成する。
【００７５】
なお、マスクＲＭ１２は、ゲート電極７のゲート長方向の長さよりも長く形成され、これによって次工程で形成されるゲート酸化膜５のゲート長方向の長さが、ゲート電極７よりも長く形成される。
【００７６】
次に、マスクＲＭ３をエッチングマスクとして二酸化珪素膜５１の不要部分を、ウェットエッチングまたはドライエッチングにより除去することにより、図１８に示されるように、ゲート酸化膜５上にゲート電極７が積層された積層体が形成され、当該積層体のゲート長方向の２つの側面外方に、それぞれソース領域４ａの表面が露出した構成が得られる。
【００７７】
図１８に示されるように、ゲート酸化膜５は、ゲート電極７よりもゲート長方向の長さが長く形成され、次工程で形成されるソース電極８ａとゲート電極７の間を確実に電気的に分離することができる。
【００７８】
次に、図１９に示す工程において、ゲート電極７を覆うようにマスクＲＭ１３を写真製版技術を用いて形成する。このマスクＲＭ１３は、ゲート酸化膜５の平面形状に合わせてパターニングされ、ゲート酸化膜５の側面は覆わないようにパターニングされる。その後、マスクＲＭ１３上を含めて基板全面に及ぶように導電膜を形成した後、リフトオフによりマスクＲＭ１３上に付着した導電膜を除去することで、ソース領域４ａの露出した表面上に、ソース電極８ａを形成する。
【００７９】
この後、炭化珪素基板１の裏面（ＭＯＳＦＥＴが形成された側とは反対側の主面）にドレイン電極９を形成することにより、図２０に示すようにＭＯＳＦＥＴ２００の主要部が完成する。
【００８０】
以上説明した、実施の形態１に係る炭化珪素半導体装置の製造方法によれば、窒化処理後に酸窒化珪素膜６１（あるいは窒化珪素、酸化アルミニウム、酸化クロム、酸化チタニウム、酸化ジルコニウム、酸化タンタルの何れから選択した絶縁膜）を除去するので、酸化防止絶縁膜がゲート酸化膜５上に存在することによるＭＯＳＦＥＴの閾値電圧やゲート耐圧が影響を受けることを防止できる。
【００８１】
なお、上記においては、酸窒化珪素膜６１を完全に除去する例を示したが、完全に除去するのではなく、ＭＯＳＦＥＴに所定の閾値電圧やゲート耐圧を与えるために、除去する膜厚を制御するものとし、二酸化珪素膜５１上に酸窒化珪素膜６１を残す構成としても良い。
【００８２】
また、実施の形態１および２においては、ＭＯＳＦＥＴを例に採って説明したが、この発明は、炭化珪素基板上に形成される二酸化珪素膜をゲート絶縁膜として有するＩＧＢＴなどの絶縁ゲート型トランジスタ素子に適用することもできる。
【００８３】
この絶縁ゲート型トランジスタとしては、ソース、ゲートおよびドレイン電極が同一主表面上に形成される横型半導体素子へも適用であり、この場合は、高い移動度を有し、高速動作するパワーデバイス実現することができる。
【００８４】
また、本発明は、シャロートレンチ分離（ＳＴＩ：Shallow Trench Isolation）法やＬＯＣＯＳ（Local Oxide of Silicon）法による素子分離絶縁膜と炭化珪素層との界面での界面準位の低減にも応用できる。
【符号の説明】
【００８５】
１  炭化珪素基板、２  ドリフト層、５  ゲート酸化膜、６  酸化防止絶縁膜、７  ゲート電極、５１  二酸化珪素膜、６１  酸窒化珪素膜。
【図１】
2010251589.tif 000003
【図２】
2010251589.tif 000004
【図３】
2010251589.tif 000005
【図４】
2010251589.tif 000006
【図５】
2010251589.tif 000007
【図６】
2010251589.tif 000008
【図７】
2010251589.tif 000009
【図８】
2010251589.tif 000010
【図９】
2010251589.tif 000011
【図１０】
2010251589.tif 000012
【図１１】
2010251589.tif 000013
【図１２】
2010251589.tif 000014
【図１３】
2010251589.tif 000015
【図１４】
2010251589.tif 000016
【図１５】
2010251589.tif 000017
【図１６】
2010251589.tif 000018
【図１７】
2010251589.tif 000019
【図１８】
2010251589.tif 000020
【図１９】
2010251589.tif 000021
【図２０】
2010251589.tif 000022