(57)【要約】【課題】伝送路との整合を保持しながら交流結合回路による低域側遮断域を変化させる。【解決手段】周波数特性調整回路２０の遮断域調整部２１は、ＡＣ結合回路１０の周波数特性における低域側遮断域が移動するように、ＡＣ結合回路１０からの出力信号を通過させる。遮断域調整部２１の零点周波数および極周波数は、制御信号に応じて設定される。この制御信号により、遮断域調整部２１の伝達関数の分子多項式が、ＡＣ結合回路１０の伝達関数の分母多項式と等しくされ、遮断域調整部２１の零点周波数が、ＡＣ結合回路１０による低域遮断周波数に合わせられる。このため、ＡＣ結合回路１０から遮断域調整部２１を通過した出力信号は、ＡＣ結合回路１０により生じた低域遮断域が移動した周波数特性を有するようになる。そして、この周波数特性において、制御信号に応じて設定される遮断域調整部２１の極周波数が、移動後の低域側遮断域の遮断周波数となる。【選択図】図１
2010093696.tif 000002
【特許請求の範囲】
【請求項１】
入力信号の周波数特性を調整する周波数特性調整回路において、
信号伝送路に対して容量結合するとともに整合終端する交流結合回路に接続し、前記交流結合回路の周波数特性における低域側遮断域が移動するように、前記交流結合回路からの出力信号を通過させる遮断域調整部と、
前記遮断域調整部の伝達関数の分子多項式に基づく零点周波数と、当該伝達関数の分母多項式に基づく極周波数とを制御するための制御信号を受け付ける制御信号入力部と、
を有し、
前記制御信号により、前記遮断域調整部の伝達関数の分子多項式が前記交流結合回路の伝達関数の分母多項式と等しくされ、前記低域側遮断域の遮断周波数が、前記制御信号に応じた前記極周波数によって決定されることを特徴とする周波数特性調整回路。
【請求項２】
前記交流結合回路が、結合コンデンサと終端抵抗とを有する一次ハイパスフィルタである場合に、前記遮断域調整部の伝達関数は双一次型の伝達関数であり、当該伝達関数の分子多項式の根で示される前記零点周波数が、前記交流結合回路の低域遮断周波数と同じ値に設定され、当該伝達関数の分母多項式の根で示される前記極周波数が、前記低域側遮断域の低域遮断周波数とされたことを特徴とする請求項１記載の周波数特性調整回路。
【請求項３】
前記遮断域調整部は、
遮断周波数として前記極周波数を有する完全積分器と、
前記完全積分器からの出力信号を反転した反転信号と、前記交流結合回路からの出力信号とを加算する第１の加算器と、
前記第１の加算器からの出力信号を分岐して、その一方を前記完全積分器に出力する信号分岐部と、
前記完全積分器からの出力信号を、前記零点周波数を前記極周波数で除算した値である増幅率で増幅する増幅器と、
前記増幅器からの出力信号と、前記信号分岐部により分岐された他方の信号とを加算する第２の加算器と、
を有することを特徴とする請求項２記載の周波数特性調整回路。
【請求項４】
前記遮断域調整部は、
前記交流結合回路の出力が入力に正相接続された第１の電圧／電流変換部と、
第２の電圧／電流変換部と、
前記第１の電圧／電流変換部および前記第２の電圧／電流変換部の出力が入力に逆相接続されるとともに、出力が負帰還された第３の電圧／電流変換部と、
前記第１の電圧／電流変換部および前記第２の電圧／電流変換部の出力が入力に正相接続され、自回路の出力が前記第２の電圧／電流変換部の入力に逆相接続された第４の電圧／電流変換部と、
前記第４の電圧／電流変換部の出力と接地電位との間に接続されたコンデンサと、
前記第４の電圧／電流変換部の出力が入力に正相接続された第５の電圧／電流変換回路と、
前記第１の電圧／電流変換部、前記第２の電圧／電流変換部および前記第３の電圧／電流変換部の出力が入力に正相接続された第６の電圧／電流変換部と、
前記第５の電圧／電流変換回路および前記第６の電圧／電流変換部の出力が入力に逆相接続されるとともに、出力が負帰還された第７の電圧／電流変換部と、
を有し、
前記第１の電圧／電流変換部、前記第２の電圧／電流変換部および前記第３の電圧／電流変換部が、前記第１の加算器として動作し、
前記第４の電圧／電流変換部および前記コンデンサが、前記完全積分器として動作し、
前記第５の電圧／電流変換部、前記第６の電圧／電流変換部および前記第７の電圧／電流変換部が、前記第２の加算器として動作し、
前記第７の電圧／電流変換部に対する前記第３の電圧／電流変換部のトランスコンダクタンス比を分子とし、前記第２の電圧／電流変換部に対する前記第５の電圧／電流変換部のトランスコンダクタンス比を分母とした比率によって、前記増幅器の増幅率が与えられる、
ことを特徴とする請求項３記載の周波数特性調整回路。
【請求項５】
前記各電圧／電流変換部に対するバイアス電流の電流値によって、前記零点周波数および前記極周波数が制御されることを特徴とする請求項４記載の周波数特性調整回路。
【請求項６】
前記零点周波数が前記交流結合回路の低域遮断周波数に一致し、前記極周波数の可変範囲が所定の値になるように、前記第４の電圧／電流変換部および前記第５の電圧／電流変換部へのバイアス電流が一定の値に設定され、前記第２の電圧／電流変換部へのバイアス電流の電流値によって前記極周波数が制御されることを特徴とする請求項５記載の周波数特性調整回路。
【請求項７】
前記極周波数が０となるように前記遮断域調整部の伝達関数が設定された場合に、
前記遮断域調整部は、
前記交流結合回路からの出力信号が入力され、遮断周波数として前記零点周波数を有する完全積分器と、
前記完全積分器からの出力信号と、前記交流結合回路からの出力信号とを加算する加算器と、
を有することを特徴とする請求項２記載の周波数特性調整回路。
【請求項８】
信号伝送路を通じて信号を受信する受信インタフェース回路において、
前記信号伝送路に対して容量結合するとともに整合終端する交流結合回路と、
前記交流結合回路からの出力信号を受けて、その周波数特性を調整する周波数特性調整回路と、
を有し、
前記周波数特性調整回路は、
前記交流結合回路の周波数特性における低域側遮断域が移動するように、前記交流結合回路からの出力信号を通過させる遮断域調整部と、
前記遮断域調整部の伝達関数の分子多項式に基づく零点周波数と、当該伝達関数の分母多項式に基づく極周波数とを制御するための制御信号を受け付ける制御信号入力部と、
を有し、
前記制御信号により、前記遮断域調整部の伝達関数の分子多項式が前記交流結合回路の伝達関数の分母多項式と等しくされ、前記低域側遮断域の遮断周波数が、前記制御信号に応じた前記極周波数によって決定されることを特徴とする受信インタフェース回路。
【請求項９】
磁気ディスク媒体を用いて信号の記録および再生を行う磁気記憶装置において、
前記磁気ディスク媒体から読み出された信号が伝送される信号伝送路に対して容量結合するとともに整合終端する交流結合回路と、
前記交流結合回路からの出力信号を受けて、その周波数特性を調整する周波数特性調整回路と、
を有し、
前記周波数特性調整回路は、
前記交流結合回路の周波数特性における低域側遮断域が移動するように、前記交流結合回路からの出力信号を通過させる遮断域調整部と、
前記遮断域調整部の伝達関数の分子多項式に基づく零点周波数と、当該伝達関数の分母多項式に基づく極周波数とを制御するための制御信号を受け付ける制御信号入力部と、
を有し、
前記制御信号により、前記遮断域調整部の伝達関数の分子多項式が前記交流結合回路の伝達関数の分母多項式と等しくされ、前記低域側遮断域の遮断周波数が、前記制御信号に応じた前記極周波数によって決定されることを特徴とする磁気記憶装置。
【請求項１０】
前記遮断域調整部からの出力信号を受け付け、所定の高域遮断周波数以上の信号成分を抑制するローパスフィルタと、
通常状態では、前記遮断域調整部による前記低域側遮断域の遮断周波数が前記高域遮断周波数より低い通常時周波数になるように、前記制御信号を出力し、前記ローパスフィルタからの出力信号レベルが所定のしきい値を超えている状態では、前記遮断域調整部による前記低域側遮断域の遮断周波数が前記高域遮断周波数より高い異常時周波数になるように、前記制御信号を出力する周波数特性制御部と、
をさらに有することを特徴とする請求項９記載の磁気記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号の周波数特性を調整する周波数特性調整回路と、この周波数特性調整回路を備えた受信インタフェース回路および磁気記憶装置に関する。
【背景技術】
【０００２】
通信機器間や情報機器内の信号の伝送路においては、信号のＤＣ（Direct Current）成分を除去するためのＡＣ（Alternate Current）結合回路が広く用いられている。また、例えば、入出力数の比が１：ｎ（ただし、ｎは２以上の整数）となる多分岐伝送路、あるいは、入出力数の比が１：１であっても信号周波数が１ＧＨｚを超えるような高速伝送路などにおける受信端では、伝送路の特性インピーダンスに応じて整合終端する必要がある。
【０００３】
図２２は、一般的なＡＣ結合回路の構成を示す図である。
図２２には、最も一般的なＡＣ結合回路の例として一次ハイパスフィルタであるＣ−Ｒ微分回路を示している。この回路は、伝送路に直列に接続された結合コンデンサＣ１と、伝送路とグランドとの間に接続された終端抵抗Ｒ２とを有している。このような回路では、終端抵抗Ｒ２は伝送路を終端するための抵抗としても機能している。受信端での整合終端が必要な回路、例えば、高周波信号が伝送される分布定数回路などにおいては、通常、終端抵抗Ｒ２の抵抗値を伝送路の特性インピーダンスに合わせる必要がある。
【０００４】
ここで、Ｃ−Ｒ微分回路の伝達関数を式（１）に、そのステップ応答を示すステップ関数を式（２）にそれぞれ表す。なお、これらの式において、Ｓはラプラス演算子、ωｚはこの回路における低域遮断周波数をそれぞれ示す。
【０００５】
【数１】
2010093696.tif 000003
【０００６】
また、図２３は、ＡＣ結合回路におけるステップ応答の様子を示す図である。
上記のＣ−Ｒ微分回路は、結合コンデンサＣ１の容量と終端抵抗Ｒ２の抵抗値、すなわち、容量Ｃｐと抵抗値Ｒｚとに応じた時定数τを有し、これらの値により低域遮断周波数ωｚが決定される。図２３に示すように、このＣ−Ｒ微分回路に矩形波信号が入力されると、その出力波形、すなわちステップ応答波形には、低域遮断周波数ωｚに応じたサグ（sag）が発生する。従って、このようなＡＣ結合回路においては、所要の通過域特性を実現しつつ、なおかつ、サグの量が極力低減されるように、容量Ｃｐの値が選択される。低周波信号が伝送される集中定数回路の場合には、伝送される信号の周波数成分に合わせて回路の定数を設定すればよく、容量Ｃｐと抵抗値Ｒｚとの組み合わせの自由度は比較的高い。
【０００７】
ところで、近年の情報伝送技術の進展に伴い、１つの機器において複数の異なる速度の信号を処理しなければならない場合が増えている。例えば、磁気ディスク装置（ＨＤＤ：Hard Disk Drive）においては、記録媒体の内周側から外周側まで記録密度を均一にするために、読み書きする領域に応じて信号転送速度を変化させるゾーン・ビット・レコーディング（Zone-Bit Recording）方式を用いたものがある。この方式では、読み取り領域ごとにリードチャネル（Read Channel）の周波数パラメータを調整している。このとき、読み取った信号の伝送路に設けられたＡＣ結合部の低域遮断周波数も適宜切り換えており、その切り換えの手法としては、終端抵抗値を離散的に切り換えることが一般的に用いられている。
【０００８】
なお、上記に関連する技術として、ｇｍ−Ｃフィルタ回路の周波数特性を制御する回路において、トランスコンダクタアンプを備えるフィルタ回路とバッファアンプとを有し、これらの回路の出力に基づき、フィルタ回路、バッファアンプおよびｇｍ−Ｃフィルタ回路の各ＯＴＡ（Operational Transconductance Amplifier）の駆動電流を等しくするように制御するものがあった（例えば、特許文献１参照）。また、抵抗とコンデンサで構成されるフィルタ回路において、抵抗に流れる電流を変化させるためのトランジスタおよび可変電圧源を設けて、フィルタ回路のカットオフ周波数を制御するようにしたものがあった（例えば、特許文献２参照）。
【特許文献１】特開２００４−３１２５４４号公報
【特許文献２】特開２０００−２４４２８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
前述のように、Ｃ−Ｒ微分回路を用いたＡＣ結合回路に対しては、低域遮断周波数を可変にしたいという要求がある。低域遮断周波数を変化させるためには、容量Ｃｐと抵抗値Ｒｚのいずれか、または両方を調整すればよい。しかし、コンデンサも抵抗も基本的には受動素子であるため、これらの値を離散的に変化させることは可能であっても、連続的に変化させることは難しい。
【００１０】
また、整合終端が必要な回路では、抵抗値Ｒｚを伝送路の特性インピーダンスに合わせる必要がある。このため、低域遮断周波数を制御するために抵抗値Ｒｚを変化させると、伝送路においてインピーダンスの不整合を招くことになり、高周波信号の伝送時には反射などによる歪み発生の原因になる。
【００１１】
本発明はこのような点に鑑みてなされたものであり、伝送路との整合を保持しながら交流結合回路による低域側遮断域を変化させることが可能な周波数特性調整回路と、このような回路を備えた受信インタフェース回路および磁気記憶装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、入力信号の周波数特性を調整する周波数特性調整回路が提供される。この周波数特性調整回路は、信号伝送路に対して容量結合するとともに整合終端する交流結合回路に接続し、前記交流結合回路の周波数特性における低域側遮断域が移動するように、前記交流結合回路からの出力信号を通過させる遮断域調整部と、前記遮断域調整部の伝達関数の分子多項式に基づく零点周波数と、当該伝達関数の分母多項式に基づく極周波数とを制御するための制御信号を受け付ける制御信号入力部と、を有する。そして、前記制御信号により、前記遮断域調整部の伝達関数の分子多項式が前記交流結合回路の伝達関数の分母多項式と等しくされ、前記低域側遮断域の遮断周波数が、前記制御信号に応じた前記極周波数によって決定される。
【００１３】
このような周波数特性調整回路では、遮断域調整部の伝達関数の分子多項式が、交流結合回路の伝達関数の分母多項式と等しくされることにより、遮断域調整部の零点周波数が、交流結合回路による低域遮断周波数に合わせられる。このため、交流結合回路から遮断域調整部を通過した出力信号は、交流結合回路により生じた低域遮断域が移動した周波数特性を有するようになる。そして、この周波数特性において、制御信号に応じて設定される遮断域調整部の極周波数が、移動後の低域側遮断域の遮断周波数となる。
【００１４】
また、上記目的を達成するために、上記の周波数特性調整回路を備えた受信インタフェース回路および磁気記憶装置が提供される。
【発明の効果】
【００１５】
上記の周波数特性調整回路によれば、伝送路との整合を保持しながら、交流結合回路による低域側遮断域を制御信号に応じて変化させることができる。
【発明を実施するための最良の形態】
【００１６】
以下、実施の形態を図面を参照して詳細に説明する。以下の説明では、まず、第１の実施の形態として周波数特性調整回路の概要を説明した後、周波数特性調整回路の具体的な構成例を挙げて、より詳細な説明を行う。
【００１７】
［第１の実施の形態］
図１は、第１の実施の形態に係る周波数特性調整回路を説明するための図である。
図１において、信号の伝送路に挿入されたＡＣ結合回路１０の後段には、本実施の形態の周波数特性調整回路２０が接続されている。ＡＣ結合回路１０は、伝送路に対して結合コンデンサを介して容量結合するとともに、終端抵抗によって整合終端する回路であり、基本的にハイパスフィルタとして動作する。
【００１８】
周波数特性調整回路２０は、遮断域調整部２１および制御信号入力部２２を備えている。遮断域調整部２１は、ＡＣ結合回路１０の周波数特性における低域側遮断域を移動させるような周波数特性を有している。遮断域調整部２１は、基本的に、ＡＣ結合回路１０の低域遮断特性の少なくとも一部を相殺するような周波数特性を有することで、ＡＣ結合回路１０の低域側遮断域をより低域側に移動させる。
【００１９】
制御信号入力部２２は、遮断域調整部２１の周波数特性を連続的に可変するための制御信号を受け付け、この制御信号を遮断域調整部２１に供給する。制御信号は、周波数特性調整回路２０内の所定の回路から出力されてもよいし、周波数特性調整回路２０の外部から供給されてもよい。また、後述するように、このような制御信号として、遮断域調整部２１内のトランスコンダクタンス増幅器のトランスコンダクタンスを制御するためのバイアス電流を用いることが可能である。これにより、各周波数を容易に連続的に変化させることができるようになる。
【００２０】
この制御信号により、遮断域調整部２１の伝達関数の分子多項式によって与えられる零点周波数と、その分母多項式によって与えられる極周波数とが、任意に設定される。具体的には、遮断域調整部２１の零点周波数が、ＡＣ結合回路１０の低域遮断周波数と同じ値に設定される。この設定条件は、遮断域調整部２１の伝達関数の分子多項式を、ＡＣ結合回路１０の伝達関数の分母多項式と一致させることを意味する。このような設定条件を保った状態のまま、遮断域調整部２１の極周波数が可変される。極周波数は、基本的に、上記条件に設定された零点周波数と周波数“０”との間に設定される。
【００２１】
これにより、遮断域調整部２１は、零点周波数から極周波数までの領域において、ＡＣ結合回路１０の低域遮断特性を相殺するように動作する。従って、ＡＣ結合回路１０と遮断域調整部２１の全体の周波数特性においては、零点周波数から極周波数までの領域においてほぼ平坦な通過特性が得られる。そして、遮断域調整部２１の極周波数によって、ＡＣ結合回路１０と遮断域調整部２１の全体の周波数特性における新たな低域遮断周波数が設定されることになる。すなわち、ＡＣ結合回路１０による低域側遮断域が、より低域側に移動される。
【００２２】
さらに、例えば、極周波数が“０”となるように周波数特性調整回路２０の伝達関数を設定した場合には、ＡＣ結合回路１０と遮断域調整部２１の全体の周波数特性において、零点周波数以下の全域においてほぼ平坦な通過特性が得られる。従って、ＡＣ結合回路１０による低域側遮断域自体をキャンセルすることができる。
【００２３】
このような周波数特性調整回路２０をＡＣ結合回路１０の後段に設けたことにより、ＡＣ結合回路１０での負荷を変動させることなく、その低域遮断周波数を変化させたり、その通過特性を平坦にすることができるようになる。従って、特に、１ＧＨｚ以上といった高速な信号が伝送される伝送路においても、伝送路における整合を保持しながら周波数特性を調整できるようになる。
【００２４】
図２は、周波数特性調整回路を適用した信号伝送系の構成例を示す図である。
上記のＡＣ結合回路１０および周波数特性調整回路２０は、入出力数の比が１：１となる伝送路に限らず、図２に示すような、入出力数の比が１：ｎ（ただし、ｎは２以上の整数）となる多分岐伝送路の受信端に適用することも可能である。
【００２５】
図２において、送信回路３１から送信された信号は、駆動回路３２を介して、ｎ本の伝送路４０＿１〜４０＿ｎに伝送される。伝送路４０＿１〜４０＿ｎの各受信端は、図１のＡＣ結合回路１０にそれぞれ対応するＡＣ結合回路１０＿１〜１０＿ｎによって整合終端されている。そして、各ＡＣ結合回路１０＿１〜１０＿ｎの後段には、図１の周波数特性調整回路２０にそれぞれ対応する周波数特性調整回路２０＿１〜２０＿ｎが接続されている。周波数特性調整回路２０＿１〜２０＿ｎから送信された信号は、例えば、それぞれ受信回路５０＿１〜５０＿ｎによって受信される。
【００２６】
ここで、ＡＣ結合回路１０＿１〜１０＿ｎにおいては、少なくとも、対応する伝送路４０＿１〜４０＿ｎの特性インピーダンスに応じた回路パラメータが、それぞれ個別に設定される。従って、周波数特性調整回路２０＿１〜２０＿ｎ内の各遮断域調整部では、対応するＡＣ結合回路１０＿１〜１０＿ｎの回路パラメータに応じて、それぞれ所要の周波数特性を実現するように零点周波数および極周波数が設定される。これにより、伝送路４０＿１〜４０＿ｎのそれぞれにおけるインピーダンスとの不整合を招くことなく、所望の周波数特性を実現できるようになる。また、ＡＣ結合回路１０＿１〜１０＿ｎにおけるサグの発生量を抑制するように、周波数特性を設定することも可能である。
【００２７】
なお、図２に示す例のように、ＡＣ結合回路１０＿１〜１０＿ｎ、周波数特性調整回路２０＿１〜２０＿ｎ、および受信回路５０＿１〜５０＿ｎは、伝送路４０＿１〜４０＿ｎごとに設けられた通信インタフェース（Ｉ／Ｆ）回路６０＿１〜６０＿ｎにそれぞれ設けられてもよい。また、周波数特性回路２０＿１〜２０＿ｎは、それぞれ個別の半導体チップ上に形成されてもよい。あるいは、周波数特性回路２０＿１〜２０＿ｎの各回路と、対応するＡＣ結合回路１０＿１〜１０＿ｎおよび受信回路５０＿１〜５０＿ｎの少なくとも一部とが、同一の半導体チップ上に形成されてもよい。
【００２８】
また、図２では、周波数特性調整回路２０＿１〜２０＿ｎ内の各遮断域調整部の各周波数特性を設定するための制御信号を、制御部７０から出力するようにしている。この制御部７０は、周波数特性調整回路２０＿１〜２０＿ｎのそれぞれに対して個別に設けられてもよい。この場合には、それぞれの制御部７０が対応する通信インタフェース回路６０＿１〜６０＿ｎに設けられてもよい。
【００２９】
また、後述するように、各周波数特性調整回路２０＿１〜２０＿ｎ内の各遮断域調整部での周波数特性が外部からの制御電流により制御される場合には、制御部７０を、例えば、ＣＰＵ（Central Processing Unit）などの外部の回路または装置からデジタル制御信号を受け、このデジタル制御信号に応じた制御電流を各周波数特性調整回路２０＿１〜２０＿ｎに対して供給する構成としてもよい。
【００３０】
次に、上記の周波数特性調整回路の具体的な構成例やその応用例について、より詳細に説明する。
［第２の実施の形態］
第２の実施の形態では、ＡＣ結合回路として、図２２に示したような一次ハイパスフィルタであるＣ−Ｒ微分回路を適用した場合について説明する。本実施の形態では、このようなＡＣ結合回路の後段に設ける周波数特性調整回路として、以下の回路例２−１〜２−３の３種類の構成を例示する。
【００３１】
図３は、周波数特性調整回路の回路例２−１の概要を説明するための図である。また、図４は、回路例２−１における各部の周波数特性を示す図である。
図３において、ＡＣ結合回路１００は、Ｃ−Ｒ微分回路によって、伝送路にＡＣ結合するとともに整合終端する。図４のグラフ３０１は、このＡＣ結合回路１００の周波数特性を示しており、このグラフ３０１に示すように、ＡＣ結合回路１００は低域遮断周波数以下の信号成分を遮断する一次ハイパスフィルタとして動作する。
【００３２】
一方、周波数特性調整回路２００ａは、分母と分子がともに一次関数で表される双一次型の伝達関数を有する双一次回路である。周波数特性調整回路２００ａの伝達関数は、図３に示すように、（Ｓ＋ωｚ）／（Ｓ＋ωｐ）と表される（ただし、ωｚ＞ωｐ≧０）。このような周波数特性調整回路２００ａは、図４のグラフ３０２に示すような低域強調型の周波数特性を有する。そして、その周波数特性曲線には、伝達関数の分母多項式の根によって与えられる零点周波数ωｚと、分子多項式の根によって与えられる極周波数ωｐという２つの折れ点周波数が存在している。
【００３３】
ここで、図４のグラフ３０１，３０２に示すように、周波数特性調整回路２００ａの零点周波数ωｚは、ＡＣ結合回路１００の低域遮断周波数と同じ値に設定される。換言すれば、図３に示すように、ＡＣ結合回路１００の伝達関数はＳ／（Ｓ＋ωｚ）と表される。そして、周波数特性調整回路２００ａの伝達関数の分子多項式は、ＡＣ結合回路１００の伝達関数の分母多項式と一致するように設定される。
【００３４】
これにより、周波数特性調整回路２００ａは、極周波数ωｐから零点周波数ωｚまでの周波数領域において、ＡＣ結合回路１００の遮断特性を相殺するように動作する。図４のグラフ３０３は、ＡＣ結合回路１００および周波数特性調整回路２００ａの全体の周波数特性を示しており、このグラフ３０３に示すように、極周波数ωｐから零点周波数ωｚまでの周波数領域では、通過特性がほぼ平坦になる。そして、周波数特性調整回路２００ａの極周波数ωｐが、これらの回路全体の新たな低域遮断周波数となる。従って、極周波数ωｐを可変にすることで、ＡＣ結合回路１００の回路パラメータを変更することなく、低域遮断周波数を調整することが可能になる。
【００３５】
図５は、回路例２−１の伝達関数を展開したブロック図である。
前述したように、ＡＣ結合回路１００は、伝送路に直列に接続された結合コンデンサＣ１と、伝送路とグランドとの間に接続された終端抵抗Ｒ２とを備えており、これらの回路素子によって一次ハイパスフィルタが構成されている。一方、周波数特性調整回路２００ａは、入力側の加算器２０１、完全積分器２０２、反転器２０３、増幅器２０４および出力側の加算器２０５を備えている。
【００３６】
加算器２０１の一方の入力端子には、完全積分器２０２の出力信号が反転器２０３により反転された反転信号が入力される。加算器２０１は、この反転信号と、ＡＣ結合回路１００からの出力信号とを加算して、完全積分器２０２に出力する。完全積分器２０２は、伝達関数ωｐ／Ｓで表される回路であり、遮断周波数として上記の極周波数ωｐを有している。増幅器２０４は、完全積分器２０２からの出力信号を（ωｚ／ωｐ）倍に増幅する。加算器２０５は、増幅器２０４からの出力信号と、入力側の加算器２０１からの出力信号とを加算する。このような構成により、前述のような双一次型の伝達関数が得られる。
【００３７】
次に、図６は、周波数特性調整回路の回路例２−２の概要を説明するための図である。また、図７は、回路例２−２における各部の周波数特性を示す図である。なお、図６，図７では、それぞれ図３，図４に対応する要素については同じ符号を付して示している。
【００３８】
図６に示す周波数特性調整回路２００ｂは、ＡＣ結合回路１００の遮断特性を相殺するように動作する不完全積分回路である。この周波数特性調整回路２００ｂの周波数特性は、図７のグラフ３０４に示すように、零点周波数ωｚを境界として低域側の通過特性が徐々に高くされている。このような周波数特性調整回路２００ｂの伝達関数は、図６に示すように、１＋（ωｚ／Ｓ）と表される。
【００３９】
ここで、図７のグラフ３０１，３０４に示すように、周波数特性調整回路２００ｂの零点周波数ωｚは、ＡＣ結合回路１００の低域遮断周波数と同じ値に設定される。換言すれば、周波数特性調整回路２００ｂの伝達関数の分子多項式は、ＡＣ結合回路１００の伝達関数の分母多項式と一致するように設定される。なお、周波数特性調整回路２００ｂの伝達関数は、図３に示した周波数特性調整回路２００ａの伝達関数において、極周波数ωｐを“０”に設定することと等価である。
【００４０】
これにより、周波数特性調整回路２００ｂは、極周波数ωｐ以下の周波数領域において、ＡＣ結合回路１００の通過特性を相殺するように動作する。図７のグラフ３０５は、ＡＣ結合回路１００および周波数特性調整回路２００ｂの全体の周波数特性を示しており、このグラフ３０５に示すように、周波数全域において通過特性がほぼ平坦になる。従って、ＡＣ結合回路１００の回路パラメータを変更することなく、低域遮断周波数を実質的になくすことができる。そして、例えば、サグの発生による信号の劣化を抑制できるようになる。
【００４１】
図８は、回路例２−２の伝達関数を展開したブロック図である。なお、図８では、図５に対応する要素については同じ符号を付して示している。
周波数特性調整回路２００ｂは、完全積分器２１１と加算器２１２とを備えている。ＡＣ結合回路１００からの出力信号は、完全積分器２１１と加算器２１２とに分岐される。完全積分器２１１は、伝達関数ωｚ／Ｓで表される回路であり、遮断周波数として上記の零点周波数ωｚを有している。加算器２１２は、完全積分器２１１からの出力信号と、ＡＣ結合回路１００からの出力信号とを加算する。このような構成により、前述のような不完全積分型の伝達関数が得られる。
【００４２】
次に、図９は、回路例２−３の伝達関数を展開したブロック図である。なお、図９では、図５に対応する要素については同じ符号を付して示している。
図９に示す周波数特性調整回路２００ｃは、図５に回路例２−１として示した周波数特性調整回路２００ａの構成に対して、スイッチＳＷ３，ＳＷ４を追加したものである。スイッチＳＷ３は、反転器２０３と加算器２０１との間に挿入され、スイッチＳＷ４は、増幅器２０４と加算器２０５との間に挿入されている。
【００４３】
このような周波数特性調整回路２００ｃでは、スイッチＳＷ３，ＳＷ４の両方をオン、すなわち閉塞状態にした場合には、回路例２−１の場合と全く同じ回路構成となる。従って、このような状態では、周波数特性調整回路２００ｃは、極周波数ωｐによって低域遮断周波数を移動させるように動作する。また、スイッチＳＷ３のみをオフ、すなわち開放状態にした場合には、完全積分器２０２から加算器２０１への負帰還ループが除去される。この状態では、回路例２−２として示した周波数特性調整回路２００ｂと同様の周波数特性が実現される。
【００４４】
このように、スイッチＳＷ３のオン／オフを切り替えることにより、目的に応じた周波数特性を得ることができるようになる。例えば、図２に示したような多分岐伝送路を想定した場合に、それぞれ同一構成の周波数特性調整回路２００ｃを各伝送路の受信端に配設し、伝送路ごとにスイッチＳＷ３のオン／オフを設定する。これにより、上記の極周波数ωｐ以下の信号成分を遮断するか否かを、伝送路ごとに任意に設定できる。
【００４５】
なお、スイッチＳＷ３，ＳＷ４の両方をオフにした場合には、周波数特性調整回路２００ｃでは入力信号がそのまま出力される状態になり、ＡＣ結合回路１００による周波数特性がそのまま維持される。この状態は、例えば、テストモードなどに利用される。
【００４６】
次に、本実施の形態の周波数特性調整回路の構成について、より具体的に説明する。ここでは、周波数特性調整回路を、電圧／電流変換回路として動作するトランスコンダクタンス増幅回路（以下、Ｇｍ回路と呼ぶ）およびコンデンサを備えた構成として説明する。
【００４７】
図１０は、周波数特性調整回路の回路例２−１をシングルエンド型で実現した場合の構成を示す図である。
図１０に示す周波数特性調整回路は、Ｇｍ回路２３１〜２３７と、コンデンサＣ１１とを備えている。ここで、Ｇｍ回路２３１〜２３７は、それぞれトランスコンダクタンスＧｍＨ，ＧｍＰ，ｇｍ０２，Ｇｍ０，ＧｍＺ，ＧｍＡ，ｇｍ０１を有している。
【００４８】
ＡＣ結合回路１００からの出力信号は、Ｇｍ回路２３１の正相入力端子に入力される。Ｇｍ回路２３２の逆相入力端子には、Ｇｍ回路２３４からの出力信号が入力される。Ｇｍ回路２３１，２３２の各出力端子は、ノードＮｖｘにおいて共通に接続されており、このノードＮｖｘは、Ｇｍ回路２３３の逆相入力端子と、Ｇｍ回路２３４，２３６の各正相入力端子とに接続されている。また、Ｇｍ回路２３３からの出力信号は、その逆相入力端子に負帰還されている。
【００４９】
Ｇｍ回路２３４の出力端子は、ノードＮｖｃにおいて、Ｇｍ回路２３５の正相入力端子、Ｇｍ回路２３２の逆相入力端子とともに、コンデンサＣ１１の一方の端子に接続されている。コンデンサＣ１１の他方の端子は接地されている。
【００５０】
Ｇｍ回路２３５，２３６の各出力端子は、Ｇｍ回路２３７の逆相入力端子に接続されている。これとともに、Ｇｍ回路２３７からの出力信号は、その逆相入力端子に負帰還されている。そして、Ｇｍ回路２３５〜２３７の各出力端子が接続されたノードが、周波数特性調整回路の出力となっている。
【００５１】
このような回路構成において、Ｇｍ回路２３１〜２３３は、図５の加算器２０１を構成している。そして、これらの出力端子が共通接続されたノードＮｖｘが、図５における加算器２０１の後段の信号分岐部に対応している。
【００５２】
Ｇｍ回路２３４およびコンデンサＣ１１は、図５の完全積分器２０２を構成している。そして、Ｇｍ回路２３４からの出力信号は、ノードＮｖｃを介してＧｍ回路２３２に負帰還され、この接続構成により、図５における完全積分器２０２から反転器２０３を介して加算器２０１に入力される負帰還回路が実現されている。
【００５３】
Ｇｍ回路２３５〜２３７は、図５の加算器２０５を構成している。そして、Ｇｍ回路２３３，２３７の各トランスコンダクタンス比であるｇｍ０２／ｇｍ０１と、Ｇｍ回路２３５，２３２の各トランスコンダクタンス比であるＧｍＺ／ＧｍＰとの比によって、図５の増幅器２０４の増幅率が与えられる。
【００５４】
図１１は、周波数特性調整回路の回路例２−１を差動型で実現した場合の構成を示す図である。
図１１に示す周波数特性調整回路において、Ｇｍ回路２３１〜２３７は、それぞれ図１０において同じ符号を付した回路に対応する。また、コンデンサＣ１１ａ，Ｃ１１ｂは、図１０のコンデンサＣ１１を差動信号線の両方に接続したものである。この図１１の構成においては、各回路間の接続関係は図１０の場合と同様である。
【００５５】
すなわち、Ｇｍ回路２３１〜２３３は、図５の加算器２０１を構成している。また、ノードＮｖｘ＋，Ｎｖｘ−には、Ｇｍ回路２３１，２３２の各出力端子が同相接続されているとともに、Ｇｍ回路２３３の出力端子が逆相接続されている。そして、このノードＮｖｘ＋，Ｎｖｘ−が、図５における加算器２０１の後段の信号分岐部に対応している。
【００５６】
Ｇｍ回路２３４およびコンデンサＣ１１ａ，Ｃ１１ｂは、図５の完全積分器２０２を構成している。そして、Ｇｍ回路２３４の出力端子は、ノードＮｖｃ＋，Ｎｖｃ−を介してＧｍ回路２３２の入力端子に逆相接続され、この接続構成により、図５における完全積分器２０２から反転器２０３を介して加算器２０１に入力される負帰還回路が実現されている。
【００５７】
Ｇｍ回路２３５〜２３７は、図５の加算器２０５を構成している。そして、Ｇｍ回路２３３，２３７の各トランスコンダクタンス比であるｇｍ０２／ｇｍ０１と、Ｇｍ回路２３５，２３２の各トランスコンダクタンス比であるＧｍＺ／ＧｍＰとの比によって、図５の増幅器２０４の増幅率が与えられる。
【００５８】
なお、図１０および図１１の両構成とも、周波数特性調整回路の入力段回路はＧｍ回路によって構成されている。このような回路は一般的に高入力インピーダンスとなり、その入力インピーダンスは実用上無限大と考えることも可能である。このため、上記各回路をＡＣ結合回路１００の後段に接続した場合でも、伝送路の送信端から見た受信端の入力インピーダンスは変動しない。
【００５９】
次に、図１０および図１１の回路における伝達特性について説明する。ここでは説明を簡単にするために、シングルエンド型で実現した図１０の場合を例に説明するが、差動型で実現した図１１の場合においても同様な伝達特性が成立する。
【００６０】
図１０において、周波数特性調整回路への入力信号電圧をＶｉｎ、その出力信号電圧をＶｏｕｔ、ノードＮｖｘの電圧をＶｘ、ノードＮｖｃの電圧をＶｃとする。まず、ノードＮｖｘに着目すると、キルヒホッフの第１法則（電流連続則）により、次の式（３）の関係が成立する。
ＧｍＨ・Ｖｉｎ＋ＧｍＰ・（−Ｖｃ）＋ｇｍ０２・（−Ｖｘ）＝０          ……（３）
また、コンデンサＣ１１の蓄積電荷に着目すると、ノードＮｖｃの電圧Ｖｃは次の式（４）によって与えられる。なお、ＣはコンデンサＣ１１の容量を示す。
Ｖｃ＝（Ｇｍ０／Ｓ・Ｃ）・Ｖｘ                                        ……（４）
上記の式（３）および式（４）より、ノードＮｖｘ，Ｎｖｃの電圧Ｖｘ，Ｖｃは、次の式（５）および式（６）によって求められる。
【００６１】
【数２】
2010093696.tif 000004
【００６２】
周波数特性調整回路の出力信号電圧Ｖｏｕｔについても、キルヒホッフの第１法則（電流連続則）により、次の式（７）の関係が成立する。
ＧｍＺ・Ｖｃ＋ＧｍＡ・Ｖｘ＋ｇｍ０１・（−Ｖｏｕｔ）＝０              ……（７）
以上より、図１０の周波数特性調整回路の伝達関数は、次の式（８）のように求められる。
【００６３】
【数３】
2010093696.tif 000005
【００６４】
ここで、上記の式（８）のパラメータは、次の式（９）〜式（１３）のように与えられる。
ω０＝Ｇｍ０／Ｃ                                                      ……（９）
Ｋｐ＝ＧｍＰ／ｇｍ０２                                              ……（１０）
Ｋｈ＝ＧｍＨ／ｇｍ０２                                              ……（１１）
Ｋｚ＝Ｇｍｚ／ｇｍ０１                                              ……（１２）
Ｋａ＝ＧｍＡ／ｇｍ０１                                              ……（１３）
これらのうち、ω０は、移動させる低域遮断周波数の初期設定値となる。Ｋｐは、初期設計周波数ω０をスケーリングするための係数であり、低域遮断周波数を調整するためのパラメータの１つとして用いることができる。なお、この例では、Ｋｐ・ω０＝ωｐの関係が成立している。係数Ｋｈは、周波数特性調整回路の周波数特性における高域平坦部のゲイン量を調整するためのパラメータとして用いることができる。Ｋｚは、係数Ｋｐと同様に、初期設計周波数ω０をスケーリングするための係数であり、この例では、Ｋｚ・ω０＝ωｚの関係が成立している。係数Ｋａは、周波数特性調整回路の周波数特性における高域平坦部のゲイン量を調整するためのパラメータとして利用できる。なお、これらのすべてのパラメータは互いに独立しているため、直交調整が可能である。
【００６５】
以上の式は図１０に示した回路の一般解であるが、図３や図５で示した周波数特性調整回路２００ａの伝達関数では、以下のような関係が成立している。まず、Ｋｈ＝Ｋａ＝１であることから、ＧｍＨ＝ｇｍ０２，ＧｍＡ＝ｇｍ０１となる。また、零点周波数ωｚおよび極周波数ωｐについては、それぞれ次の式（１４）および式（１５）のような関係が成立している。
ωｚ＝Ｋｚ・ω０＝（ＧｍＺ／ｇｍ０１）・（Ｇｍ０／Ｃ）              ……（１４）
ωｐ＝Ｋｐ・ω０＝（ＧｍＰ／ｇｍ０２）・（Ｇｍ０／Ｃ）              ……（１５）
また、図５に示した増幅器２０４のゲインは、次の式（１６）によって与えられることになる。
Ｇａｉｎ＝ωｚ／ωｐ＝（ｇｍ０２／ｇｍ０１）・（ＧｍＺ／ＧｍＰ）    ……（１６）
ここで、増幅器２０４の機能は、図１０および図１１の回路構成内では明確なハードウェアブロックとしては現れない。このため、周波数特性調整回路の動作を考える上では、式（１６）のゲインの値については特に意識する必要はない。
【００６６】
従って、上記の式（１４）および式（１５）のような基本的な関係性に基づいて、低域遮断周波数、すなわち極周波数ωｐの移動量を制御することが可能である。例えば、Ｇｍ回路２３２，２３４，２３５のトランスコンダクタンスＧｍＰ，Ｇｍ０，ＧｍＺを変化させることで、低域遮断周波数の移動量を制御できる。後の図で例示するように、Ｇｍ回路では、制御電流の値を変化させることでトランスコンダクタンスの値を連続的に変化させることが可能であるので、低域遮断周波数を任意の値に簡単に設定できる。なお、この場合、例えば、トランスコンダクタンスを可変するための制御電流が図１に示した制御信号に対応し、周波数特性調整回路における制御信号の入力端子が、図１に示した制御信号入力部２２に対応することになる。
【００６７】
次に、図１２は、周波数特性調整回路の回路例２−２をシングルエンド型で実現した場合の構成を示す図である。
図１２に示す周波数特性調整回路において、Ｇｍ回路２３４〜２３７、コンデンサＣ１１は、それぞれ図１０において同じ符号を付した回路に対応する。この図１２の回路は、図１０の回路において、Ｇｍ回路２３２を開放状態、すなわち出力なしの状態にするとともに、入力段のＧｍ回路２３１のトランスコンダクタンスＧｍＨについて、ＧｍＨ＝ｇｍ０２と設定した場合と等価である。すなわち、このような設定により、図１０の回路への入力信号が、Ｇｍ回路２３４，２３６にそのまま入力されるようになる。
【００６８】
なお、図１２の回路構成において、Ｇｍ回路２３４およびコンデンサＣ１１は、図８の完全積分器２１１を構成している。また、Ｇｍ回路２３５〜２３７は、図８の加算器２１２を構成している。
【００６９】
図１３は、周波数特性調整回路の回路例２−２を差動型で実現した場合の構成を示す図である。
図１３に示す周波数特性調整回路において、Ｇｍ回路２３４〜２３７、コンデンサＣ１１ａ，Ｃ１１ｂは、それぞれ図１１において同じ符号を付した回路に対応する。この図１３の回路は、図１１の回路において、Ｇｍ回路２３２を開放状態にするとともに、入力段のＧｍ回路２３１のトランスコンダクタンスＧｍＨと、Ｇｍ回路２３３のトランスコンダクタンスｇｍ０２とを等しくした場合と等価である。すなわち、このような設定により、図１１の回路への入力信号が、Ｇｍ回路２３４，２３６にそのまま入力されるようになる。
【００７０】
なお、上記の図１２および図１３において、Ｇｍ回路２３２を開放状態にすることは、図９の回路においてスイッチＳＷ３をオフにすることに対応する。このような動作は、Ｇｍ回路２３２へのバイアス電流の値を“０”にすることによって実現可能である。
【００７１】
以上より、図１２および図１３の回路の伝達関数は、次の式（１７）のように求められる。
【００７２】
【数４】
2010093696.tif 000006
【００７３】
なお、図９の回路におけるスイッチＳＷ４をオフにする動作は、Ｇｍ回路２３４またはＧｍ回路２３５の少なくとも一方でのバイアス電流の供給を停止することによって実現可能である。
【００７４】
以上のような各パラメータの関係から、上記の回路例２−２におけるトランスコンダクタンスおよびコンデンサＣ１１またはコンデンサＣ１１ａ，Ｃ１１ｂの値と、その前段のＡＣ結合回路１００における回路パラメータとの間に、次の式（１８）および式（１９）の関係を持たせることにより、低域遮断周波数の移動や、低域遮断特性の相殺といった制御を実行可能になる。なお、Ｃｐは、ＡＣ結合回路１００の結合コンデンサＣ１の容量を示し、Ｒｚは、終端抵抗Ｒ２の抵抗値を示す。また、式（１９）は、式（１８）を変形して求めたものである。
ωｚ＝（ＧｍＺ／ｇｍ０１）・（Ｇｍ０／Ｃ）＝１／（Ｃｐ／Ｒｚ）      ……（１８）
Ｃ／Ｃｐ＝（ＧｍＺ／ｇｍ０１）・Ｇｍ０・Ｒｚ                        ……（１９）
上記の式（１９）において、容量Ｃ，Ｃｐと抵抗値Ｒｚは固定値とされる。従って、例えば、Ｇｍ回路２３４，２３５のトランスコンダクタンスＧｍ０，ＧｍＺを制御することによって、低域遮断周波数を移動させたり、低域遮断周波数自体をなくすことが可能になる。特に、後の図で例示するように、Ｇｍ回路では、制御電流の値を変化させることでトランスコンダクタンスの値を連続的に変化させることが可能であるので、低域遮断周波数を任意の値に簡単に設定できる。なお、この場合、例えば、トランスコンダクタンスを可変するための制御電流が図１に示した制御信号に対応し、周波数特性調整回路における制御信号の入力端子が、図１に示した制御信号入力部２２に対応することになる。
【００７５】
なお、式（１６）の関係を満たす条件の一例としては、次の式（２０），式（２１）のような組み合わせが考えられる。
Ｃ＝Ｃｐ                                                            ……（２０）
（ＧｍＺ／ｇｍ０１）・Ｇｍ０＝１／Ｒｚ                              ……（２１）
ここで、仮にコンデンサＣ１１またはコンデンサＣ１１ａ，Ｃ１１ｂの容量Ｃを結合コンデンサＣ１の容量Ｃｐ以上にすることができない場合には、これらの容量比と同じ比率で、トランスコンダクタンスＧｍＺまたはトランスコンダクタンスＧｍ０の値を小さくすればよい。このように、ＡＣ結合回路１００の回路パラメータに対する周波数特性調整回路内の回路パラメータの相対関係は、あまり重要ではなく、周波数特性調整回路内での容量Ｃ、トランスコンダクタンスＧｍ０，ＧｍＺの相対関係が考慮されればよい。
【００７６】
次に、図１０〜図１３に示した各Ｇｍ回路の詳細な回路構成を例示する。
図１４は、Ｇｍ回路の回路構成例を示す図である。
図１４に示すＧｍ回路では、トランジスタＭ１，Ｍ２のゲートにそれぞれ入力電圧ＶＩ＋，ＶＩ−が印加され、それぞれのドレインから出力電流ＩＯ−，ＩＯ＋が取り出される。トランジスタＭ１，Ｍ２は、差動電圧／電流増幅段を構成している。また、これらのトランジスタＭ１，Ｍ２の各ソースの間には、トランジスタＭ３，Ｍ４が挿入され、これらのトランジスタＭ３，Ｍ４は、トライオード領域において入力信号に応じた可変抵抗として動作する。また、トランジスタＭ１，Ｍ２のゲート・ソース間電圧は、トランジスタＭ３，Ｍ４のそれぞれのゲート・ソース間電圧を与える。そして、外部からのバイアス電流ＩＲＥＦが、以下で説明するカレント・ミラー段によって増幅され、増幅された電流によってＧｍ回路のトランスコンダクタンスが調整されるようになっている。
【００７７】
トランジスタＭ１５，Ｍ１７は、カレント・ミラーを構成している。また、トランジスタＭ１５，Ｍ１９も、同様にカレント・ミラーを構成している。これらの回路では、バイアス電流ＩＲＥＦが、それぞれトランジスタＭ１５，Ｍ１７のサイズ比、トランジスタＭ１５，Ｍ１９のサイズ比に応じて増幅される。
【００７８】
ここで、飽和領域にあるＣＭＯＳ（Complementary Metal Oxide Semiconductor）トランジスタのドレイン電流は、次の式（２２）によって表される。なお、Ｋはデバイスの物理的性質によって決まる定数、Ｗはゲート幅、Ｌはゲート長、Ｗ／Ｌはアスペクト比、Ｖｇｓはゲート・ソース間電圧、Ｖｔｈはしきい値電圧を示す。
Ｉｄ＝Ｋ・（Ｗ／Ｌ）・（Ｖｇｓ−Ｖｔｈ）2                        ……（２２）
トランジスタＭ１５，Ｍ１７，Ｍ１９のドレイン電流をそれぞれＩ１５，Ｉ１７，Ｉ１９、トランジスタＭ１５，Ｍ１７，Ｍ１９のゲート幅をそれぞれＷ１５，Ｗ１７，Ｗ１９、トランジスタＭ１５，Ｍ１７，Ｍ１９のゲート長をそれぞれＬ１５，Ｌ１７，Ｌ１９とすると、これらのパラメータには以下の式（２３）および式（２４）のような関係が成立している。
Ｉ１７／Ｉ１５＝（Ｗ１７／Ｌ１７）／（Ｗ１５／Ｌ１５）              ……（２３）
Ｉ１９／Ｉ１５＝（Ｗ１９／Ｌ１９）／（Ｗ１５／Ｌ１５）              ……（２４）
式（２３）および式（２４）に示すように、カレント・ミラーの電流比は、これを構成するトランジスタのゲートサイズの比によって決まる。
【００７９】
なお、トランジスタＭ１５，Ｍ１７，Ｍ１９の各ドレインには、トランジスタＭ１６，Ｍ１８，Ｍ２０が接続されている。トランジスタＭ１８，Ｍ２０は、それぞれトランジスタＭ１７，Ｍ１９のドレイン電位をトランジスタＭ１５のドレイン電位と等しくするために設けられている。これにより、各トランジスタのドレイン・ソース間の電圧差による電流のばらつきが抑制される。
【００８０】
トランジスタＭ２７，Ｍ３０、トランジスタＭ２７，Ｍ３３、トランジスタＭ２７，Ｍ７、トランジスタＭ２７，Ｍ８の各組み合わせは、上記と同様に、それぞれカレント・ミラーを構成している。そして、これらのカレント・ミラー回路では、それぞれが備えるトランジスタのゲートサイズの比によってドレイン電流が与えられる。また、トランジスタＭ２６，Ｍ２９，Ｍ３２，Ｍ５，Ｍ６は、それぞれトランジスタＭ２７，Ｍ３０，Ｍ３３，Ｍ７，Ｍ８のドレイン電位を等しくするために設けられ、これによりドレイン・ソース間の電圧差による電流のばらつきが抑制される。
【００８１】
同様に、トランジスタＭ２２，Ｍ１１、トランジスタＭ２２，Ｍ１２の各組み合わせも、それぞれカレント・ミラーを構成しており、各組のトランジスタのゲートサイズの比によってドレイン電流が与えられる。また、トランジスタＭ２３，Ｍ１３，Ｍ１４は、それぞれトランジスタＭ２２，Ｍ１１，Ｍ１２のドレイン電位を等しくするために設けられ、これによりドレイン・ソース間の電圧差による電流のばらつきが抑制される。
【００８２】
ところで、トランジスタＭ５，Ｍ７、トランジスタＭ１１，Ｍ１３などの電流経路では、基本的にカスケード接続の構成が採られている。このことは、前述のように電流のばらつきを抑制する効果の他、能動負荷としてのインピーダンスを高める効果をもたらしている。例えば、トランジスタ１段当たりのドレイン・ソース間の抵抗をｒ０、飽和領域でのトランスコンダクタンスをｇｍとすると、カスコード接続の場合のドレインから見たインピーダンスは、概略的に次の式（２５）のようになる。
Ｚ０＝ｒ０・（ｇｍ・ｒ０）                                          ……（２５）
この式（２５）によれば、カスコード接続しない場合と比較して、インピーダンスが（ｇｍ・ｒ０）倍され、高インピーダンスが得られることがわかる。
【００８３】
前述のように、トランジスタＭ１，Ｍ２は差動電圧／電流増幅段を構成しており、これらのソース間には、トランジスタＭ３，Ｍ４が可変抵抗として挿入されている。差動対が不平衡の場合、例えば、トランジスタＭ１のゲート電位がハイでトランジスタＭ２のゲート電位がローの場合には、トランジスタＭ４のゲート電位およびソース電位が低下する。このため、トランジスタＭ４は飽和領域での動作状態となるが、トランジスタＭ３はトライオード領域で動作している。このように、入力信号の値に関係なく、トランジスタＭ３，Ｍ４のどちらか一方がトライオード領域に保持されて、可変抵抗として動作する。
【００８４】
トランジスタＭ７，Ｍ８のソースにはトランジスタＭ９，Ｍ１０が接続され、これらはトライオード領域で動作して、コモンモード・フィードバック・ループを形成している。また、トランジスタＭ２５，Ｍ２８，Ｍ３１，Ｍ３４のソースは、トランジスタＭ９，Ｍ１０のソースと共通に接続されており、トランジスタＭ２５，Ｍ２８，Ｍ３１，Ｍ３４のゲートには基準電圧ＶＣＯＭが入力されている。これらの構成では、トランジスタＭ２５，Ｍ２８，Ｍ３１，Ｍ３４、およびトランジスタＭ９，Ｍ１０のすべてについて、トランジスタサイズに対する電流比が同じであれば、トランジスタＭ９，Ｍ１０の各ゲート・ソース間電圧が、トランジスタＭ２５，Ｍ２８，Ｍ３１，Ｍ３４のゲート・ソース間電圧、すなわち基準電圧ＶＣＯＭと等しくなるように、負帰還がかけられている。そして、トランジスタＭ９，Ｍ１０のゲート・ソース間電圧が、このＧｍ回路の出力の動作点電圧となる。
【００８５】
トランジスタＭ２４，Ｍ２６，Ｍ２７は、電流源であるトランジスタＭ５，Ｍ７のカスコード接続に対応した、カレント・ミラー用の電流ポスト回路として動作する。トランジスタＭ２６は、カスコード接続のためのゲート接地用トランジスタであり、トランジスタＭ２４が、トランジスタＭ２６に対するゲート接地のためのバイアスを与えている。また、トランジスタＭ２７のドレイン・ソース間電圧は、トランジスタＭ２４，Ｍ２６のオーバドライブ電圧の差となり、トランジスタＭ２７が飽和領域で動作するように設定される。
【００８６】
ここで、各電流ポスト回路に流れる電流を等しくするためには、ゲートのアスペクト比として次の式（２６）の条件が与えられる。なお、Ｗ２４，Ｗ２７はそれぞれトランジスタＭ２４，Ｍ２７のゲート幅、Ｌ２４，Ｌ２７はそれぞれトランジスタＭ２４，Ｍ２７のゲート長を示す。
（Ｗ２４／Ｌ２４）≦（１／４）・（Ｗ２７／Ｌ２７）                  ……（２６）
トランジスタＭ２７を飽和領域に保つためには、トランジスタＭ２７に対するトランジスタＭ２７のゲート幅を（１／４）倍以下にするか、またはゲート長を４倍以上にすればよい。
【００８７】
なお、ＰＭＯＳ（Positive MOS）型のトランジスタＭ２１，Ｍ２３，Ｍ２２も、上記と同様に、トランジスタＭ１３，Ｍ１４に対応したカレント・ミラー用の電流ポスト回路として動作する。従って、トランジスタＭ２１，Ｍ２３，Ｍ２２の間では、トランジスタＭ２４，Ｍ２６，Ｍ２７の間と同様の関係が成立している。このような構成により、カレント・ミラー段のトランジスタのドレイン・ソース間電圧を飽和領域の境界付近まで小さくし、トランスコンダクタンスを変化させる本体回路部における有効動作電圧を可能な限り大きくしている。
【００８８】
以上のように、Ｇｍ回路では、制御電流としてバイアス電流ＩＲＥＦの量を制御することで、トランスコンダクタンスを連続的に変化させることができる。前述のように、本実施の形態では、例えば、Ｇｍ回路２３２，２３４，２３５に対するバイアス電流を制御して、トランスコンダクタンスＧｍＰ，Ｇｍ０，ＧｍＺを変化させることによって、低域遮断周波数を移動させたり、低域遮断周波数自体をなくすことが可能になる。
【００８９】
［第３の実施の形態］
上記の第２の実施の形態では、ＡＣ結合回路として一次型のフィルタが適用された場合について説明したが、ＡＣ結合回路が二次以上のフィルタである場合でも、周波数特性調整回路によりＡＣ結合回路での低域遮断周波数を移動させることが可能である。
【００９０】
図１５は、第３の実施の形態に係る周波数特性調整回路の伝達関数を展開したブロック図である。
図１５において、ＡＣ結合回路１００ａは、伝送路に直列接続された結合コンデンサＣ１と、伝送路とグランドとの間に直列接続されたコイルＬ５および終端抵抗Ｒ２とを備えており、これらの回路により二次型ハイパスフィルタが構成されている。コイルＬ５のインダクタンスをＬｚとすると、ＡＣ結合回路１００ａの伝達関数は、次の式（２７）によって表される。
【００９１】
【数５】
2010093696.tif 000007
【００９２】
一方、このＡＣ結合回路１００ａの低域遮断周波数を移動させるための周波数特性調整回路４００は、入力側の加算器４０１、２つの完全積分器４０２，４０３、２つの反転器４０４，４０５、２つの増幅器４０６，４０７および出力側の加算器４０８を備えている。
【００９３】
加算器４０１は、３つの入力端子を有し、その１つにはＡＣ結合回路１００ａからの出力信号が入力される。また、他の２つの入力端子のうち、一方には、完全積分器４０２の出力信号が反転器４０４によって反転された反転信号が入力され、他方には、完全積分器４０３の出力信号が反転器４０５によって反転された反転信号が入力される。加算器４０１は、これらの入力信号を加算して、完全積分器４０２に出力する。
【００９４】
完全積分器４０２は、伝達関数ωＡ／Ｓで表される回路であり、遮断周波数ωＡを有している。完全積分器４０２からの出力信号は、完全積分器４０３、反転器４０４および増幅器４０６に分岐される。完全積分器４０３は、伝達関数ωＢ／Ｓで表される回路であり、遮断周波数ωＢを有している。完全積分器４０３からの出力信号は、反転器４０５および増幅器４０７に分岐される。ここで、遮断周波数ωＡ，ωＢは、周波数特性調整回路４００の極周波数に対応する。従って、完全積分器４０２，４０３には、それらの極周波数を可変するための制御信号を入力することができる。
【００９５】
増幅器４０６は利得ＫＡを有し、増幅器４０７は利得ＫＢを有する。増幅器４０６，４０７からの各出力信号は、加算器４０８によって加算されて出力される。ここで、利得ＫＡ，ＫＢは、周波数特性調整回路４００の零点周波数を可変するためのパラメータとして用いることができる。従って、増幅器４０６，４０７には、零点周波数を可変するための制御信号を入力することができる。
【００９６】
このような周波数特性調整回路２００ａの伝達関数は、次の式（２８）によって表される。
【００９７】
【数６】
2010093696.tif 000008
【００９８】
ここで、前述のように、ＡＣ結合回路１００ａの低域遮断特性を相殺するためには、周波数特性調整回路２００ａの伝達関数の分子多項式を、ＡＣ結合回路１００ａの伝達関数の分母多項式に一致させればよい。従って、式（２７）および式（２８）に示した各回路の伝達関数の間で、次の式（２９）および式（３０）の関係が成立すればよい。
ＫＡ・ωＡ＝Ｒｚ／Ｌｚ                                              ……（２９）
ＫＢ・ωＡ・ωＢ＝１／（Ｌｚ・Ｃｐ）                                ……（３０）
上記の式（２９）および式（３０）より、ＡＣ結合回路１００ａおよび周波数特性調整回路２００ａの各回路パラメータの間で、次の式（３１）に示す関係が成立すればよい。
（ＫＢ／ＫＡ）・ωＢ＝１／（Ｃｐ・Ｒｚ）                            ……（３１）
式（３１）の関係を満たす場合の、ＡＣ結合回路１００ａおよび周波数特性調整回路２００ａの全体の伝達関数は、次の式（３２）のようになる。
【００９９】
【数７】
2010093696.tif 000009
【０１００】
ここで、容量Ｃｐ、抵抗値ＲｚおよびインダクタンスＬｚは既知であるため、式（３１）が成立するように、積分器４０３の遮断周波数ωＢと、増幅器４０６，４０７の各利得ＫＡ，ＫＢとが可変されればよい。このとき、遮断周波数ωＢは、ＡＣ結合回路１００ａおよび周波数特性調整回路２００ａの全体による新たな低域遮断周波数の調整に用いられる。このため、利得ＫＡは、遮断周波数ωＢに連動して調整される必要がある。
【０１０１】
従って、遮断周波数ωＢと利得ＫＡとの比を任意の一定値に保持し、利得ＫＢを制御することによって、式（３１）の右辺を左辺の１／（Ｃｐ・Ｒｚ）に合わせるようにする。これにより、周波数特性調整回路２００ａの零点周波数が、ＡＣ結合回路１００ａの低域遮断周波数に合わせられる。そして、このように利得ＫＢが決定された後、完全積分器４０３および増幅器４０６に対する制御信号を、遮断周波数ωＢと利得ＫＡとの比を一定に保持したまま変動させる。これにより、周波数特性調整回路２００ａの極周波数が変化し、ＡＣ結合回路１００ａおよび周波数特性調整回路２００ａの全体の新たな低域遮断周波数が調整される。
【０１０２】
［第４の実施の形態］
以下の第４の実施の形態では、上記の周波数特性調整回路をＨＤＤ装置に適用した場合について説明する。
【０１０３】
図１６は、第４の実施の形態に係るＨＤＤ装置の内部構成例を示す平面図である。
図１６に示すＨＤＤ装置５００では、ディスク・エンクロージャ５０１内に、記録媒体である磁気ディスク５０２と、回転軸５０３を中心として図示しないアクチュエータなどにより回転可能なキャリッジアーム５０４とが収納されている。そして、キャリッジアーム５０４の先端に搭載された磁気ヘッド５０５が磁気ディスク５０２を上方から走査し、磁気ディスク５０２への情報の書き込み、および磁気ディスク５０２からの情報の読み取りが行われる。
【０１０４】
また、ディスク・エンクロージャ５０１の裏面には、図示しないメイン基板が配設されている。このメイン基板上には、磁気ディスク５０２の記録信号の変調や読み取られた信号の復調を行う回路や、磁気ディスク５０２やキャリッジアーム５０４の回転などを制御する制御回路などが搭載されている。そして、メイン基板と、ディスク・エンクロージャ５０１内の磁気ヘッド５０５とは、図示しないフレキシブル基板によって接続され、このフレキシブル基板を介して記録信号や再生信号が伝送される。なお、磁気ヘッド５０５とメイン基板との間には、例えば、コネクタや中継用基板などが設けられる場合もある。
【０１０５】
図１７は、ＨＤＤ装置における再生信号系の回路構成例を示す図である。
磁気ディスク５０２から信号を読み取る再生ヘッド５０５ａは、プリアンプ５１１および伝送路５１２，５１３を介して、リードチャネル５２０に接続されている。プリアンプ５１１は、例えば、ディスク・エンクロージャ５０１内のキャリッジアーム５０４の回転軸５０３付近、あるいはキャリッジアーム５０４上に搭載されている。一方、リードチャネル５２０は、例えば、前述のメイン基板上に設けられた回路であって、伝送路５１２，５１３を通じて受信した再生信号の復調回路などを備えている。従って、伝送路５１２，５１３は、プリアンプ５１１とメイン基板とを結線するフレキシブル基板や、メイン基板上でのリードチャネル５２０までの配線、プリアンプ５１１とメイン基板との間に配置されたコネクタ、中継用基板などに対応する。
【０１０６】
伝送路５１２，５１３の送信端は、抵抗Ｒ２１，Ｒ２２によって終端されている。一方、伝送路５１２，５１３の受信端には、リードチャネル５２０に搭載されたＡＣ結合回路５２１が接続されている。ＡＣ結合回路５２１は、第２の実施の形態におけるＡＣ結合回路１００に対応しており、結合コンデンサＣ１ａ，Ｃ１ｂおよび終端抵抗Ｒ２ａ，Ｒ２ｂによって構成される一次ハイパスフィルタを備えている。そして、伝送路５１２，５１３の受信端は、結合コンデンサＣ１ａ，Ｃ１ｂによってＡＣ結合されているとともに、終端抵抗Ｒ２ａ，Ｒ２ｂによって整合終端されている。
【０１０７】
また、リードチャネル５２０においては、ＡＣ結合回路５２１の後段に、周波数特性調整回路５２２が接続されている。周波数特性調整回路５２２には、リードチャネル５２０内に搭載されたＧｍ制御回路５３３から、周波数特性を調整するための制御信号が入力される。なお、Ｇｍ制御回路５３３は、リードチャネル５２０の外部に設けられてもよい。
【０１０８】
周波数特性調整回路５２２として、例えば、前述の回路例２−１の構成を適用したものとすれば、Ｇｍ制御回路５３３からは、係数Ｋｐ，Ｋｚ、初期設計周波数ω０を制御するための信号が入力されればよい。前述のように、これらのパラメータは、周波数特性調整回路５２２内の対応するＧｍ回路へ供給するバイアス電流に応じて連続的に制御可能である。
【０１０９】
ここで、ＨＤＤ装置では一般に、図１７の例のように、再生信号系のプリアンプの出力からリードチャネルまでの伝送路において、ＡＣ結合が行われている。これは、リードチャネルの入力部での直流動作点を、プリアンプの出力部から分離させ、独立して設計できるようにするためである。
【０１１０】
このような構成を適用した場合には、再生信号、特に垂直記録方式の磁気ディスクからの再生信号には、直流成分が含まれていることが多いため、ＡＣ結合部の低域遮断周波数をできるだけ低くすることが望ましい。ただし、低域成分を多く含むような雑音、例えば、サーマル・アスペリティ（Thermal Asperity，以下、ＴＡと略称する）現象によって生じた雑音などに対しては、逆に低域遮断周波数を高くして、低周波雑音を除去することが必要になる。
【０１１１】
なお、ＴＡ現象は、磁気抵抗効果型（ＭＲ型）ヘッドが磁気ディスク上の突起に衝突した際に、スパイク状の雑音が生じる現象である。この雑音は、衝突によって生じた熱により、ＭＲヘッド素子の抵抗値が一時的に変化することが原因となって発生し、再生信号の誤検出を引き起こす原因となる。
【０１１２】
これに対して、図１７のように周波数特性調整回路５２２を設けた場合、通常は低域遮断周波数を低く設定しておき、ＴＡ現象の発生が検出されたときに低域遮断周波数を一時的に高くして、発生した雑音を除去できるようになる。
【０１１３】
また、この他に、ＨＤＤ装置では、信号再生時とサーボ時のように、伝送される信号の種類や速度が異なる場合や、ゾーン・ビット・レコーディング方式のように、磁気ディスクの内周側と外周側とで読み取った信号の転送速度が変化される場合などもある。なお、ゾーン・ビット・レコーディング方式は、磁気ディスク全体の記録密度を均一にするために、その半径方向を複数の領域に区切り、外側領域のセクタ数を多くするような記録方式である。このため、外周側からの再生信号の転送速度は、内周側より高速になる。
【０１１４】
このような場合には、低域遮断周波数を、伝送される信号の速度に応じて最適な値に切り換えることが望ましい。図１７のように周波数特性調整回路５２２を設けた場合には、このような適応制御も容易に可能になる。例えば、図１７の周波数特性調整回路５２３は、信号再生とサーボのどちらが実行されているかを判別可能な入力信号、あるいは、磁気ディスク５０２上の読み出しアドレスを示す入力信号などに応じて、周波数特性調整回路５２２の極周波数を変化させる。
【０１１５】
図１８は、周波数特性調整回路の回路例４−１の構成を示す図である。
図１８に示す回路構成は、基本的に、図１１に示した回路例２−１の構成と同様である。すなわち、図１８におけるＧｍ回路５３１〜５３７、コンデンサＣ３１ａ，Ｃ３１ｂは、それぞれ図１１におけるＧｍ回路２３１〜２３７、コンデンサＣ１１ａ，Ｃ１１ｂに対応している。
【０１１６】
ただし、図１８の回路例４−１では、説明を簡単にするために、Ｇｍ回路５３１，５３６のトランスコンダクタンスを、それぞれＧｍ回路５３３，５３７のトランスコンダクタンスｇｍ０２，ｇｍ０１と同じ値に設定している。これにより、周波数に無関係なパラメータが除外される。
【０１１７】
以下、このような回路例４−１における周波数特性の調整方法について説明する。回路例４−１における伝達関数は、次の式（３３）のように表される。
【０１１８】
【数８】
2010093696.tif 000010
【０１１９】
ここで、Ｇｍ回路５３１，５３３の各トランスコンダクタンスｇｍ０２と、Ｇｍ回路５３６，５３７の各トランスコンダクタンスｇｍ０１は、ともに一定値として扱えばよい。また、コンデンサＣ３１ａ，Ｃ３１ｂの各容量Ｃは、固定値とされる。一方、Ｇｍ回路５３４のトランスコンダクタンスＧｍ０は、式（１４）および式（１５）に示したように、零点周波数ωｚおよび極周波数ωｐの両方の設定に関係する。
【０１２０】
そこで、まず、前段のＡＣ結合回路５２１が有する、固定値である低域遮断周波数と、この低域遮断周波数を周波数特性調整回路５２２によって可変させる所望の範囲、すなわち極周波数ωｐの可変範囲とを考慮して、トランスコンダクタンスＧｍ０の値を初期設定値として決定する。ここで、零点周波数ωｚも既知であるので、通常、ＡＣ結合回路５２１の低域遮断周波数と、トランスコンダクタンスＧｍ０の初期設定値とが決まれば、零点周波数ωｚの制御パラメータ（式（１４）参照）である、Ｇｍ回路５３５のトランスコンダクタンスＧｍＺも、自ずと決定される。従って、極周波数ωｐの制御パラメータ（式（１５）参照）である、Ｇｍ回路５３２のトランスコンダクタンスＧｍＰによって、低域遮断周波数、すなわち極周波数ωｐを、任意の値に設定することができる。
【０１２１】
なお、このような周波数特性の調整方法では、低域遮断周波数の可変域を、ＡＣ結合回路５２１の低域遮断周波数よりも高くすることも可能である。この場合、初期設計周波数ω０（＝Ｇｍ０／Ｃ）を、１／（Ｃｐ・Ｒｚ）の値より大きな値に設定し、トランスコンダクタンスとしてＧｍＺ＜ｇｍ０１の条件を与えて、係数Ｋｚを“１”未満の減衰パラメータとして利用する。すなわち、式（１４）に基づく零点周波数（Ｋｚ・ω０）の値が、ＡＣ結合回路の低域遮断周波数である１／（Ｃｐ・Ｒｚ）となるように、係数Ｋｚを設定する。これにより、低域遮断周波数の可変範囲として、ＡＣ結合回路５２１の低域遮断周波数の高域側から低域側までカバーできるようになる。
【０１２２】
図１９は、周波数特性調整回路の回路例４−２の構成を示す図である。
図１９に示す回路構成は、基本的に、図１２に示した回路例２−２の構成と同様である。すなわち、図１９におけるＧｍ回路５３４〜５３７、コンデンサＣ３１ａ，Ｃ３１ｂは、それぞれ図１２におけるＧｍ回路２３４〜２３７、コンデンサＣ１１ａ，Ｃ１１ｂに対応している。ただし、回路例４−１の場合と同様、図１９の回路例４−２では、Ｇｍ回路５３６のトランスコンダクタンスをＧｍ回路５３７のトランスコンダクタンスｇｍ０１と同じ値に設定し、周波数に無関係なパラメータを除外している。
【０１２３】
回路例４−２における伝達関数は、次の式（３４）のように表される。
【０１２４】
【数９】
2010093696.tif 000011
【０１２５】
ここで、回路例４−１の場合と同様に、Ｇｍ回路５３６，５３７の各トランスコンダクタンスｇｍ０１は、一定値として扱えばよく、コンデンサＣ３１ａ，Ｃ３１ｂの各容量Ｃは、固定値とされる。従って、式（１８）および式（１９）、あるいは式（２０）および式（２１）に基づいて、Ｇｍ回路５３４のトランスコンダクタンスＧｍ０と、Ｇｍ回路５３５のトランスコンダクタンスＧｍＺとを調整して、零点周波数ωｚをＡＣ結合回路の低域遮断周波数に一致させる。これにより、ＡＣ結合回路５２１による低域遮断特性は理論上相殺され、サグの発生を抑制するといった効果も得られる。
【０１２６】
次に、上記の周波数特性調整回路５２２を用いたリードチャネル５２０の変形例について説明する。ここでは、リードチャネル５２０に、ＴＡ現象による雑音を検出し、この雑音を自動的に抑制する機能を設ける。
【０１２７】
図２０は、雑音抑制機能を備えたリードチャネルの構成例を示す図である。
図２０に示すリードチャネル５２０ａは、上記の周波数特性調整回路５２２に加えて、Ｇｍ制御回路５２３ａ、ＶＧＡ（Variable Gain Amp）５２４、ＬＰＦ（Low-Path Filter）５２５およびコンパレータ５２６を備えている。
【０１２８】
周波数特性調整回路５２２からの出力信号は、ＶＧＡ５２４に入力される。ＶＧＡ５２４によって増幅された信号は、信号復調回路などの後段回路（図示せず）へ出力されるとともに、ＬＰＦ５２５へも分岐される。なお、ＶＧＡ５２４は、信号復調回路などの後段回路への伝送信号を増幅するため、あるいは、ＬＰＦ５２５への分岐信号のレベルを所定レベル以上に保持するために設けられるが、必須のものではない。
【０１２９】
ＬＰＦ５２５は、入力信号の高周波成分、すなわち信号成分を遮断して、低周波成分を検出する。これにより、ＴＡ現象による雑音が検出される。コンパレータ５２６は、ＬＰＦ５２５からの信号レベルを所定の雑音検出しきい値と比較し、比較結果に応じたフラグを出力する。ここでは、ＬＰＦ５２５からの信号レベルの方が雑音検出しきい値より高い場合に、フラグが“１”とされるものとする。
【０１３０】
Ｇｍ制御回路５２３ａは、図１７に示したＧｍ制御回路５２３と同様に、周波数特性調整回路５２２の周波数特性を制御するための制御信号を出力する。ここでは、制御信号として、前述の例のように、初期設計周波数ω０および係数Ｋｐ，Ｋｚを変化させるための、Ｇｍ回路５３２，５３４，５３５に対する制御電流が出力されるものとする。Ｇｍ制御回路５２３ａは、コンパレータ５２６からのフラグの値に応じて、周波数特性調整回路５２２に対する制御電流を異なる値に設定し、その周波数特性を変化させる。
【０１３１】
図２１は、図２０のリードチャネルの各部における信号波形例を示す図である。この図２１を用いて、リードチャネル５２０ａにおける雑音抑制動作について具体的に説明する。
【０１３２】
コンパレータ５２６からのフラグが“０”となる通常状態では、周波数特性調整回路５２２の極周波数ωｐは、受信信号に含まれる直流成分の除去を目的とするために、Ｇｍ制御回路５２３ａによって比較的低い値に設定される。この極周波数ωｐは“０”とされてもよい。図２１の波形５４１は、この状態において、ＴＡ現象による雑音が発生した場合のＶＧＡ５２４からの出力波形を示している。この波形５４１には、信号成分５４１ａと雑音成分５４１ｂとが含まれている。すなわち、ＴＡ現象による雑音は、雑音成分５４１ｂに示すように、低周波成分を多く含むスパイク状の波形として現れる。このため、この雑音は、ＡＣ結合回路５２１および周波数特性調整回路５２２を、基本的にそのレベルが低下することなく通過する。
【０１３３】
そこで、高域遮断周波数を、通常状態における周波数特性調整回路５２２極周波数ωｐより大きく設定したＬＰＦ５２５により、上記の雑音成分５４１ｂを検出する。図２１の波形５４２は、ＬＰＦ５２５からの出力波形を示しており、信号成分が除去され、雑音成分のみが通過している。
【０１３４】
コンパレータ５２６は、ＬＰＦ５２５からの出力信号のレベルが雑音検出しきい値を超えた期間のみ、フラグを“０”から“１”に変化させる。図２１の波形５３２はコンパレータ５２６からのフラグの推移を示しており、期間Ｔのみ出力値が“１”とされている。すなわち、この期間Ｔにおいて、ＴＡ現象による雑音が検出されている。
【０１３５】
Ｇｍ制御回路５２３ａは、コンパレータ５２６からのフラグが“１”である期間のみ、周波数特性調整回路５２２の極周波数ωｐを高くするように、制御電流を変化させる。このとき、極周波数ωｐは、ＬＰＦ５２５における高域遮断周波数より高くされる。フラグが“１”の期間におけるＧｍ制御回路５２３ａの動作としては、例えば、初期設計周波数ω０の制御パラメータと、零点周波数ωｚの制御パラメータである係数Ｋｚとを固定したままで、極周波数ωｐの制御パラメータである係数Ｋｐの値、すなわち、図１８のＧｍ回路５３２のトランスコンダクタンスＧｍＰの値を大きくするように、制御電流を変化させればよい。
【０１３６】
図２１の波形５４４は、フラグの値に応じて極周波数ωｐが変化された場合の周波数特性調整回路５２２からの出力波形を示しており、期間Ｔにおいて雑音成分が除去されているのがわかる。このような動作により、ＴＡ現象による雑音の発生期間が短縮され、例えば、ＶＧＡ５２４の後段の信号復調回路において、信号誤検出が発生する確率を低減することができる。
【０１３７】
なお、以上の第４の実施の形態のＨＤＤ装置では、ＡＣ結合回路として一次型のフィルタを用いたが、二次以上のフィルタが用いられてもよい。例えば、Ｃ−Ｒ−Ｌ二次ハイパスフィルタを用いた場合には、第３の実施の形態で説明した周波数特性調整回路を適用することが可能である。
【０１３８】
以上の各実施の形態に関し、さらに以下の付記を開示する。
（付記１）  入力信号の周波数特性を調整する周波数特性調整回路において、
信号伝送路に対して容量結合するとともに整合終端する交流結合回路に接続し、前記交流結合回路の周波数特性における低域側遮断域が移動するように、前記交流結合回路からの出力信号を通過させる遮断域調整部と、
前記遮断域調整部の伝達関数の分子多項式に基づく零点周波数と、当該伝達関数の分母多項式に基づく極周波数とを制御するための制御信号を受け付ける制御信号入力部と、
を有し、
前記制御信号により、前記遮断域調整部の伝達関数の分子多項式が前記交流結合回路の伝達関数の分母多項式と等しくされ、前記低域側遮断域の遮断周波数が、前記制御信号に応じた前記極周波数によって決定されることを特徴とする周波数特性調整回路。
【０１３９】
（付記２）  前記交流結合回路が、結合コンデンサと終端抵抗とを有する一次ハイパスフィルタである場合に、前記遮断域調整部の伝達関数は双一次型の伝達関数であり、当該伝達関数の分子多項式の根で示される前記零点周波数が、前記交流結合回路の低域遮断周波数と同じ値に設定され、当該伝達関数の分母多項式の根で示される前記極周波数が、前記低域側遮断域の低域遮断周波数とされたことを特徴とする付記１記載の周波数特性調整回路。
【０１４０】
（付記３）  前記遮断域調整部は、
遮断周波数として前記極周波数を有する完全積分器と、
前記完全積分器からの出力信号を反転した反転信号と、前記交流結合回路からの出力信号とを加算する第１の加算器と、
前記第１の加算器からの出力信号を分岐して、その一方を前記完全積分器に出力する信号分岐部と、
前記完全積分器からの出力信号を、前記零点周波数を前記極周波数で除算した値である増幅率で増幅する増幅器と、
前記増幅器からの出力信号と、前記信号分岐部により分岐された他方の信号とを加算する第２の加算器と、
を有することを特徴とする付記２記載の周波数特性調整回路。
【０１４１】
（付記４）  前記遮断域調整部は、
前記交流結合回路の出力が入力に正相接続された第１の電圧／電流変換部と、
第２の電圧／電流変換部と、
前記第１の電圧／電流変換部および前記第２の電圧／電流変換部の出力が入力に逆相接続されるとともに、出力が負帰還された第３の電圧／電流変換部と、
前記第１の電圧／電流変換部および前記第２の電圧／電流変換部の出力が入力に正相接続され、自回路の出力が前記第２の電圧／電流変換部の入力に逆相接続された第４の電圧／電流変換部と、
前記第４の電圧／電流変換部の出力と接地電位との間に接続されたコンデンサと、
前記第４の電圧／電流変換部の出力が入力に正相接続された第５の電圧／電流変換回路と、
前記第１の電圧／電流変換部、前記第２の電圧／電流変換部および前記第３の電圧／電流変換部の出力が入力に正相接続された第６の電圧／電流変換部と、
前記第５の電圧／電流変換回路および前記第６の電圧／電流変換部の出力が入力に逆相接続されるとともに、出力が負帰還された第７の電圧／電流変換部と、
を有し、
前記第１の電圧／電流変換部、前記第２の電圧／電流変換部および前記第３の電圧／電流変換部が、前記第１の加算器として動作し、
前記第４の電圧／電流変換部および前記コンデンサが、前記完全積分器として動作し、
前記第５の電圧／電流変換部、前記第６の電圧／電流変換部および前記第７の電圧／電流変換部が、前記第２の加算器として動作し、
前記第７の電圧／電流変換部に対する前記第３の電圧／電流変換部のトランスコンダクタンス比を分子とし、前記第２の電圧／電流変換部に対する前記第５の電圧／電流変換部のトランスコンダクタンス比を分母とした比率によって、前記増幅器の増幅率が与えられる、
ことを特徴とする付記３記載の周波数特性調整回路。
【０１４２】
（付記５）  前記各電圧／電流変換部に対するバイアス電流の電流値によって、前記零点周波数および前記極周波数が制御されることを特徴とする付記４記載の周波数特性調整回路。
【０１４３】
（付記６）  前記零点周波数が前記交流結合回路の低域遮断周波数に一致し、前記極周波数の可変範囲が所定の値になるように、前記第４の電圧／電流変換部および前記第５の電圧／電流変換部へのバイアス電流が一定の値に設定され、前記第２の電圧／電流変換部へのバイアス電流の電流値によって前記極周波数が制御されることを特徴とする付記５記載の周波数特性調整回路。
【０１４４】
（付記７）  前記第１の電圧／電流変換部および前記第３の電圧／電流変換部の各トランスコンダクタンスが等しくなるように、前記第１の電圧／電流変換部および前記第３の電圧／電流変換部へのバイアス電流が入力され、前記第２の電圧／電流変換部へのバイアス電流の値が０にされることで、前記極周波数が０に設定されることを特徴とする付記５記載の周波数特性調整回路。
【０１４５】
（付記８）  前記遮断域調整部は、前記完全積分器からの出力信号を反転した反転信号を、前記第１の加算器に対して選択的に出力するスイッチをさらに有することを特徴とする付記３記載の周波数特性調整回路。
【０１４６】
（付記９）  前記極周波数が０となるように前記遮断域調整部の伝達関数が設定された場合に、
前記遮断域調整部は、
前記交流結合回路からの出力信号が入力され、遮断周波数として前記零点周波数を有する完全積分器と、
前記完全積分器からの出力信号と、前記交流結合回路からの出力信号とを加算する加算器と、
を有することを特徴とする付記２記載の周波数特性調整回路。
【０１４７】
（付記１０）  前記遮断域調整部は、
前記交流結合回路からの出力が入力に正相接続された第１の電圧／電流変換部と、
前記第１の電圧／電流変換部の出力と接地電位との間に接続されたコンデンサと、
前記第１の電圧／電流変換部の出力が入力に正相接続された第２の電圧／電流変換部と、
前記交流結合回路からの出力が入力に正相接続された第３の電圧／電流変換部と、
前記第２の電圧／電流変換回路および前記第３の電圧／電流変換部の出力が入力に逆相接続されるとともに、出力が負帰還された第４の電圧／電流変換部と、
を有し、
前記第１の電圧／電流変換部および前記コンデンサが、前記完全積分器として動作し、
前記第２の電圧／電流変換部、前記第３の電圧／電流変換部および前記第４の電圧／電流変換部が、前記加算器として動作する、
ことを特徴とする付記９記載の周波数特性調整回路。
【０１４８】
（付記１１）  信号伝送路を通じて信号を受信する受信インタフェース回路において、
前記信号伝送路に対して容量結合するとともに整合終端する交流結合回路と、
前記交流結合回路からの出力信号を受けて、その周波数特性を調整する周波数特性調整回路と、
を有し、
前記周波数特性調整回路は、
前記交流結合回路の周波数特性における低域側遮断域が移動するように、前記交流結合回路からの出力信号を通過させる遮断域調整部と、
前記遮断域調整部の伝達関数の分子多項式に基づく零点周波数と、当該伝達関数の分母多項式に基づく極周波数とを制御するための制御信号を受け付ける制御信号入力部と、
を有し、
前記制御信号により、前記遮断域調整部の伝達関数の分子多項式が前記交流結合回路の伝達関数の分母多項式と等しくされ、前記低域側遮断域の遮断周波数が、前記制御信号に応じた前記極周波数によって決定されることを特徴とする受信インタフェース回路。
【０１４９】
（付記１２）  磁気ディスク媒体を用いて信号の記録および再生を行う磁気記憶装置において、
前記磁気ディスク媒体から読み出された信号が伝送される信号伝送路に対して容量結合するとともに整合終端する交流結合回路と、
前記交流結合回路からの出力信号を受けて、その周波数特性を調整する周波数特性調整回路と、
を有し、
前記周波数特性調整回路は、
前記交流結合回路の周波数特性における低域側遮断域が移動するように、前記交流結合回路からの出力信号を通過させる遮断域調整部と、
前記遮断域調整部の伝達関数の分子多項式に基づく零点周波数と、当該伝達関数の分母多項式に基づく極周波数とを制御するための制御信号を受け付ける制御信号入力部と、
を有し、
前記制御信号により、前記遮断域調整部の伝達関数の分子多項式が前記交流結合回路の伝達関数の分母多項式と等しくされ、前記低域側遮断域の遮断周波数が、前記制御信号に応じた前記極周波数によって決定されることを特徴とする磁気記憶装置。
【０１５０】
（付記１３）  前記遮断域調整部からの出力信号を受け付け、所定の高域遮断周波数以上の信号成分を抑制するローパスフィルタと、
通常状態では、前記遮断域調整部による前記低域側遮断域の遮断周波数が前記高域遮断周波数より低い通常時周波数になるように、前記制御信号を出力し、前記ローパスフィルタからの出力信号レベルが所定のしきい値を超えている状態では、前記遮断域調整部による前記低域側遮断域の遮断周波数が前記高域遮断周波数より高い異常時周波数になるように、前記制御信号を出力する周波数特性制御部と、
をさらに有することを特徴とする付記１２記載の磁気記憶装置。
【図面の簡単な説明】
【０１５１】
【図１】第１の実施の形態に係る周波数特性調整回路を説明するための図である。
【図２】周波数特性調整回路を適用した信号伝送系の構成例を示す図である。
【図３】周波数特性調整回路の回路例２−１の概要を説明するための図である。
【図４】回路例２−１における各部の周波数特性を示す図である。
【図５】回路例２−１の伝達関数を展開したブロック図である。
【図６】周波数特性調整回路の回路例２−２の概要を説明するための図である。
【図７】回路例２−２における各部の周波数特性を示す図である。
【図８】回路例２−２の伝達関数を展開したブロック図である。
【図９】回路例２−３の伝達関数を展開したブロック図である。
【図１０】周波数特性調整回路の回路例２−１をシングルエンド型で実現した場合の構成を示す図である。
【図１１】周波数特性調整回路の回路例２−１を差動型で実現した場合の構成を示す図である。
【図１２】周波数特性調整回路の回路例２−２をシングルエンド型で実現した場合の構成を示す図である。
【図１３】周波数特性調整回路の回路例２−２を差動型で実現した場合の構成を示す図である。
【図１４】Ｇｍ回路の回路構成例を示す図である。
【図１５】第３の実施の形態に係る周波数特性調整回路の伝達関数を展開したブロック図である。
【図１６】第４の実施の形態に係るＨＤＤ装置の内部構成例を示す平面図である。
【図１７】ＨＤＤ装置における再生信号系の回路構成例を示す図である。
【図１８】周波数特性調整回路の回路例４−１の構成を示す図である。
【図１９】周波数特性調整回路の回路例４−２の構成を示す図である。
【図２０】雑音抑制機能を備えたリードチャネルの構成例を示す図である。
【図２１】図２０のリードチャネルの各部における信号波形例を示す図である。
【図２２】一般的なＡＣ結合回路の構成を示す図である。
【図２３】ＡＣ結合回路におけるステップ応答の様子を示す図である。
【符号の説明】
【０１５２】
１０  ＡＣ結合回路
２０  周波数特性調整回路
２１  遮断域調整部
２２  制御信号入力部
【図１】
2010093696.tif 000012
【図２】
2010093696.tif 000013
【図３】
2010093696.tif 000014
【図４】
2010093696.tif 000015
【図５】
2010093696.tif 000016
【図６】
2010093696.tif 000017
【図７】
2010093696.tif 000018
【図８】
2010093696.tif 000019
【図９】
2010093696.tif 000020
【図１０】
2010093696.tif 000021
【図１１】
2010093696.tif 000022
【図１２】
2010093696.tif 000023
【図１３】
2010093696.tif 000024
【図１４】
2010093696.tif 000025
【図１５】
2010093696.tif 000026
【図１６】
2010093696.tif 000027
【図１７】
2010093696.tif 000028
【図１８】
2010093696.tif 000029
【図１９】
2010093696.tif 000030
【図２０】
2010093696.tif 000031
【図２１】
2010093696.tif 000032
【図２２】
2010093696.tif 000033
【図２３】
2010093696.tif 000034