(57)【要約】【課題】負荷に供給する電流を増加させつつ、熱による破壊されることを防ぐことが可能な負荷駆動回路を提供する。【解決手段】負荷駆動回路は、基準電圧を生成する基準電圧回路と、負荷を駆動するトランジスタの駆動電流に応じ、基準電圧と比較される比較電圧を生成する電圧生成回路と、基準電圧と比較電圧とに基づいて、基準電圧に応じた基準電流と駆動電流との大小関係を示す比較信号を出力する比較回路と、駆動電流が基準電流より小さいことを示す比較信号が入力されると、入力信号に応じた駆動電流が生成されるようトランジスタを制御し、駆動電流が基準電流より大きいことを示す比較信号が入力されると、トランジスタをオフする制御回路と、温度に応じた温度信号に基づいて、温度の上昇に応じて駆動電流が基準電流となる際の電流値が小さくなるよう、基準電圧と比較電圧とのうち、少なくとも何れか一方を変化させる電圧変化回路と、を備える。【選択図】図１
2010277412.tif 000002
【特許請求の範囲】
【請求項１】
基準電圧を生成する基準電圧回路と、
負荷を駆動するトランジスタの駆動電流に応じ、前記基準電圧と比較される比較電圧を生成する電圧生成回路と、
前記基準電圧と前記比較電圧とに基づいて、前記基準電圧に応じた基準電流と前記駆動電流との大小関係を示す比較信号を出力する比較回路と、
前記駆動電流が前記基準電流より小さいことを示す前記比較信号が入力されると、入力信号に応じた前記駆動電流が生成されるよう前記トランジスタを制御し、前記駆動電流が前記基準電流より大きいことを示す前記比較信号が入力されると、前記トランジスタをオフする制御回路と、
温度に応じた温度信号に基づいて、前記温度の上昇に応じて前記駆動電流が前記基準電流となる際の電流値が小さくなるよう、前記基準電圧と前記比較電圧とのうち、少なくとも何れか一方を変化させる電圧変化回路と、
を備えることを特徴とする負荷駆動回路。
【請求項２】
請求項１に記載の負荷駆動回路であって、
前記基準電圧回路は、
第１抵抗と第２抵抗とを備え、所定電圧を前記第１抵抗及び前記第２抵抗で分圧した電圧を前記基準電圧として出力する分圧回路であり、
前記電圧変化回路は、
前記第１抵抗または前記第２抵抗の何れか一方に並列に接続されるとともに、前記温度信号に基づいて抵抗値が変化する可変抵抗回路であること、
を特徴とする負荷駆動回路。
【請求項３】
請求項１に記載の負荷駆動回路であって、
前記電圧生成回路は、
前記駆動電流に応じた前記比較電圧を生成する抵抗を含み、
前記電圧変化回路は、
前記抵抗に並列に接続されるとともに、前記温度信号に基づいて抵抗値が変化する可変抵抗回路であること、
を特徴とする負荷駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷駆動回路に関する。
【背景技術】
【０００２】
一般に、負荷駆動回路においては、負荷駆動回路から負荷に出力される電流の電流値を制限するための電流制限回路が設けられる。電流制限回路は、負荷に出力される出力電流の電流値が所定の電流値より高いことを検出すると、負荷駆動回路に出力電流の生成を停止させる（例えば特許文献１）。図３に、負荷駆動回路の一例として電源ＩＣ１００を示す。
【０００３】
電源ＩＣ１００は、負荷を駆動するレギュレータ２００、負荷に供給する出力電流の電流値が所定の電流値より高いことを検出するとレギュレータ２００の出力電流を制限する電流制限回路２０１を含んで構成される。
【０００４】
レギュレータ２００は、電流制限回路２０１からＨレベルの比較信号Ｖｃｍｐが入力されると、出力電圧Ｖｏｕｔが所望のレベルとなるようＮＰＮトランジスタ３０２を制御する。具体的には、誤差増幅回路３０１は、出力電圧Ｖｏｕｔを抵抗Ｒ１，Ｒ２で分圧した帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆ１とに基づいて、出力電圧Ｖｏｕｔが所望のレベルとなるようＮＰＮトランジスタ３０２を制御する。一方、誤差増幅回路３０１は、電流制限回路２０１からＬレベルの比較信号Ｖｃｍｐが入力されるとＮＰＮトランジスタ３０２をオフする。
【０００５】
電流制限回路２０１は、ＮＰＮトランジスタ３０２の出力電流Ｉｏｕｔ及び検出抵抗Ｒ３で定まる検出電圧Ｖｄと、基準電圧Ｖｒｅｆ２とを比較する。出力電流Ｉｏｕｔの電流値が基準電圧Ｖｒｅｆ２から定まる所定の電流値より低い場合、すなわち、検出電圧Ｖｄが基準電圧Ｖｒｅｆ２より高い場合、コンパレータ４０１はＨレベルの比較信号Ｖｃｍｐを誤差増幅回路３０１に出力する。その結果、前述のように、出力電圧Ｖｏｕｔが所望のレベルとなるようＮＰＮトランジスタ３０２は制御される。一方、出力電流Ｉｏｕｔの電流値が基準電圧Ｖｒｅｆ２から定まる所定の電流値より高い場合、すなわち、検出電圧Ｖｄが基準電圧Ｖｒｅｆ２より低い場合、コンパレータ４０１は、Ｌレベルの比較信号Ｖｃｍｐを誤差増幅回路３０１に出力する。その結果、前述のように、ＮＰＮトランジスタ３０２はオフされる。このように、出力電流Ｉｏｕｔは、所定の電流値より高くなることは無いため、ＮＰＮトラジスタ３０２がオフされる際の所定の電流値が、出力電流Ｉｏｕｔの制限値となる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−１３９６７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、前述のような電源ＩＣ１００等の集積回路は、集積回路自体に許容される温度を超えると熱により破壊されることがある。したがって、電源ＩＣ１００において、負荷に供給する電流を増加させるべく出力電流Ｉｏｕｔの制限値を高くすると、周囲温度が低い場合には大きな出力電流Ｉｏｕｔを流すことができるが、周囲温度が上昇すると電源ＩＣ１００が熱により破壊されることがある。一方、出力電流Ｉｏｕｔの制限値を低くすると、周囲温度が高い場合には熱による電源ＩＣ１００の破壊が生じにくくなるものの、電源ＩＣ１００が負荷に供給する電流が小さくなるという課題がある。
【０００８】
本発明は上記課題を鑑みてなされたものであり、負荷に供給する電流を増加させつつ、熱による破壊されることを防ぐことが可能な負荷駆動回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、本発明の一つの側面に係る負荷駆動回路は、基準電圧を生成する基準電圧回路と、負荷を駆動するトランジスタの駆動電流に応じ、前記基準電圧と比較される比較電圧を生成する電圧生成回路と、前記基準電圧と前記比較電圧とに基づいて、前記基準電圧に応じた基準電流と前記駆動電流との大小関係を示す比較信号を出力する比較回路と、前記駆動電流が前記基準電流より小さいことを示す前記比較信号が入力されると、入力信号に応じた前記駆動電流が生成されるよう前記トランジスタを制御し、前記駆動電流が前記基準電流より大きいことを示す前記比較信号が入力されると、前記トランジスタをオフする制御回路と、温度に応じた温度信号に基づいて、前記温度の上昇に応じて前記駆動電流が前記基準電流となる際の電流値が小さくなるよう、前記基準電圧と前記比較電圧とのうち、少なくとも何れか一方を変化させる電圧変化回路と、を備えることとする。
【発明の効果】
【００１０】
負荷に供給する電流を増加させつつ、熱による破壊されることを防ぐことが可能な負荷駆動回路を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１実施形態における電源ＩＣ１０Ａを示す図である。
【図２】本発明の第２実施形態における電源ＩＣ１０Ｂを示す図である。
【図３】電源ＩＣ１００の構成を示す図である。
【発明を実施するための形態】
【００１２】
本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。
【００１３】
＜＜第１の実施形態＞＞
図１は本発明の第１の実施形態である電源ＩＣ１０Ａ（負荷駆動回路）の構成を示す図である。電源ＩＣ１０Ａは、負荷を駆動するとともに、負荷に供給する出力電流Ｉｏｕｔ（駆動電流）の電流値が温度に応じて定まる電流値より高い場合、出力電流Ｉｏｕｔの供給を停止する回路である。
【００１４】
電源ＩＣ１０Ａは、レギュレータ２０、電流制限回路２１、電圧変化回路２２を含んで構成される。なお、図１において端子は図示されていないが、本実施形態におけるレギュレータ２０、電流制限回路２１、電圧変化回路２２は集積化されていることとする。
【００１５】
レギュレータ２０は、入力電圧Ｖｉｎから、所望の出力電圧Ｖｏｕｔを負荷に対して生成する回路である。また、レギュレータ２０は、基準電圧回路３０、誤差増幅回路３１、及びＮＰＮトランジスタ３２を含んで構成される。なお、ＮＰＮトランジスタ３２が本発明のトランジスタに相当する。
【００１６】
基準電圧回路３０は、例えば、バンドギャップ電圧など、温度に依存しない所定レベルの基準電圧Ｖｒｅｆ１を生成する回路である。
【００１７】
誤差増幅回路３１（制御回路）は、ＮＰＮトランジスタ３２を制御する回路である。具体的には、後述するコンパレータ４２からＨレベルの比較信号Ｖｃｍｐが入力されると、出力電圧Ｖｏｕｔが所望のレベルとなるよう、基準電圧Ｖｒｅｆ１と出力電圧Ｖｏｕｔを抵抗Ｒ１，Ｒ２で分圧した電圧Ｖｆｂとの差に応じてＮＰＮトランジスタ３２を制御する。一方、コンパレータ４２からＬレベルの比較信号Ｖｃｍｐが入力されると、誤差増幅回路３１は、ＮＰＮトランジスタ３２をオフする。
【００１８】
電流制限回路２１は、負荷に供給される出力電流Ｉｏｕｔの電流値が温度に応じて定まる電流値より高い場合、出力電流Ｉｏｕｔの供給を停止させるべく、レギュレータ２０を制御する回路である。また、電流制限回路２１は、ＮＰＮトランジスタ４１、コンパレータ４２、及び抵抗Ｒ３〜Ｒ５を含んで構成される。
【００１９】
ＮＰＮトランジスタ４１のベース電極とエミッタ電極とは、ＮＰＮトランジスタ３２のベース電極とエミッタ電極とに夫々接続され、コレクタ電極は検出抵抗Ｒ３の一端に接続される。また、ＮＰＮトランジスタ４１は、ＮＰＮトランジスタ３２と同様に誤差増幅回路３１により制御される。このため、ＮＰＮトランジスタ４１に流れる検出電流Ｉｄは、ＮＰＮトランジスタ３２の出力電流Ｉｏｕｔと同様に変化する。この結果、ＮＰＮトランジスタ４１のコレクタ電極に接続された検出抵抗Ｒ３には、出力電流Ｉｏｕｔに応じた検出電圧Ｖｄ（比較電圧）が生じることとなる。また、本実施形態におけるＮＰＮトランジスタ４１のサイズはＮＰＮトランジスタ３２のサイズより十分小さく設計されているため、検出電流Ｉｄの電流値は、出力電流Ｉｏｕｔの電流値より十分小さくなる。このため、本実施形態においては、検出抵抗Ｒ３で消費される電力を削減しつつ、出力電流Ｉｏｕｔに応じた電圧を生成することができる。なお、ＮＰＮトランジスタ４１、及び検出抵抗Ｒ３が本発明の電圧生成回路に相当する。
【００２０】
コンパレータ４２（比較回路）は、検出抵抗Ｒ３及びＮＰＮトランジスタ４１のコレクタ電極が接続されるノードの検出電圧Ｖｄと、入力電圧Ｖｉｎを抵抗Ｒ４，Ｒ５で分圧した基準電圧Ｖｒｅｆ２とを比較し、比較信号Ｖｃｍｐを出力する回路である。本実施形態では、検出電圧Ｖｄがコンパレータ４２の非反転入力端子に、基準電圧Ｖｒｅｆ２が反転入力端子に入力される。このため、検出電圧Ｖｄが基準電圧Ｖｒｅｆ２より高い場合、コンパレータ４２はＨレベルの比較信号Ｖｃｍｐを誤差増幅回路３１に出力する。一方、検出電圧Ｖｄが基準電圧Ｖｒｅｆ２より低い場合、コンパレータ４２は、Ｌレベルの比較信号Ｖｃｍｐを誤差増幅回路３１に出力する。なお、抵抗Ｒ４，Ｒ５が本発明の基準電圧回路に相当する。
【００２１】
電圧変化回路２２は、温度に応じて検出電圧Ｖｄを変化させる回路である。また、電圧変化回路２２は、ＮＰＮトランジスタ５０，５１、ＰＭＯＳトランジスタ５２、インバータ５３、及び抵抗Ｒ６〜Ｒ９を含んで構成される。なお、ＰＭＯＳトランジスタ５２及び抵抗Ｒ９が本発明の電圧変化回路に相当する。また、本実施形態では、ＮＰＮトランジスタ５０，５１は同じサイズのトランジスタであることとし、夫々のベース−エミッタ間電圧をＶｂｅとする。また、本実施形態における抵抗Ｒ６〜Ｒ９の夫々は、同じ製造プロセスで製造された抵抗であることとする。このため、抵抗Ｒ６〜Ｒ９の夫々の温度係数は等しくなる。また、抵抗Ｒ６〜Ｒ９の夫々の抵抗値は、Ｒ６〜Ｒ９であることとする。
【００２２】
ＮＰＮトランジスタ５０と抵抗Ｒ６,Ｒ７とは、基準電圧Ｖｒｅｆ１と、ＮＰＮトランジスタ５０のベース−エミッタ間電圧Ｖｂｅとに応じた電圧Ｖｔを、抵抗Ｒ６と抵抗Ｒ７とが接続されたノードに生成する回路である。
【００２３】
ＮＰＮトランジスタ５０のコレクタ電極には入力電圧Ｖｉｎが印加され、ベース電極には基準電圧Ｖｒｅｆ１が印加される。また、ＮＰＮトランジスタ５０のエミッタ電極には、抵抗Ｒ６及び抵抗Ｒ７がエミッタ抵抗として接続される。このため、本実施形態のＮＰＮトランジスタ５０のエミッタ電圧Ｖｅは、Ｖｅ＝Ｖｒｅｆ１−Ｖｂｅとなる。したがって、抵抗Ｒ６と抵抗Ｒ７とが接続されたノードの電圧Ｖｔは、Ｖｔ＝（Ｒ７／（Ｒ６＋Ｒ７））×（Ｖｒｅｆ１−Ｖｂｅ）となる。なお、前述の様に、抵抗Ｒ６と抵抗Ｒ７とは同じ温度係数を有している。また、基準電圧Ｖｒｅｆ１は温度補償された電圧であり、電圧Ｖｂｅの温度係数は、ダイオードの順方向電圧の温度係数と同様に負である。このため、電圧Ｖｔの温度係数は正となる。つまり、本実施形態においては、電圧Ｖｔのレベルは温度の上昇に応じて高くなる。
【００２４】
ＮＰＮトランジスタ５１及び抵抗Ｒ８は、インバータを構成する。このため、ＮＰＮトランジスタ５１のベース電極に印加される電圧Ｖｔが、ＮＰＮトランジスタ５１のベース−エミッタ間電圧Ｖｂｅより高い場合、ＮＰＮトランジスタ５１のコレクタ電圧はＬレベルとなる。一方、電圧ＶｔがＮＰＮトランジスタ５１のベース−エミッタ間電圧Ｖｂｅよりも低い場合、ＮＰＮトランジスタ５１のコレクタ電圧はＨレベルとなる。前述のように、電圧Ｖｔの温度係数は正であり、ＮＰＮトランジスタ５１のベース−エミッタ間電圧Ｖｂｅの温度係数は負である。本実施形態では、周囲温度が十分低い場合に、電圧Ｖｔが電圧Ｖｂｅより低くなり、周囲温度が十分高い場合に電圧Ｖｔが電圧Ｖｂｅより高くなるよう基準電圧Ｖｒｅｆ１と抵抗Ｒ６，Ｒ７とを設定する。また、本実施形態では、電圧Ｖｔと電圧Ｖｂｅとのレベルが一致する温度を温度Ｔｘとする。したがって、本実施形態においては、周囲温度が温度Ｔｘより低い場合、すなわち、電圧Ｖｔが電圧Ｖｂｅよりも低い場合、ＮＰＮトランジスタ５１のコレクタ電圧はＨレベルとなる。一方、周囲温度が温度Ｔｘより高い場合、すなわち、電圧Ｖｔが電圧Ｖｂｅよりも高い場合、ＮＰＮトランジスタ５１のコレクタ電圧はＬレベルとなる。なお、前述の温度Ｔｘは、基準電圧Ｖｒｅｆ１と抵抗Ｒ６,Ｒ７とを変化させることにより調整可能である。
【００２５】
インバータ５３は、ＮＰＮトランジスタ５１及び抵抗Ｒ８から構成されるインバータの出力を反転させ、温度信号Ｖｔｍｐとして出力する。このため、周囲温度が温度Ｔｘより低い場合、温度信号ＶｔｍｐはＬレベルとなり、周囲温度が温度Ｔｘより高い場合、温度信号ＶｔｍｐはＨレベルとなる。
【００２６】
ＰＭＯＳトランジスタ５２及び抵抗Ｒ９は、抵抗Ｒ３に並列に接続されている。また、ＰＭＯＳトランジスタ５２のゲート電極には、温度信号Ｖｔｍｐが入力される。したがって、ＮＰＮトランジスタ４１のコレクタ電極に接続された抵抗の抵抗値Ｒｘは、ＰＭＯＳトランジスタ５２がオン、またはオフされることにより変化する。具体的には、温度信号ＶｔｍｐがＬレベルの場合、抵抗値Ｒｘは、Ｒｘ＝（Ｒ３／／Ｒ９）なる。一方、温度信号ＶｔｍｐがＨレベルの場合、抵抗値Ｒｘは、Ｒｘ＝Ｒ３となる。また、前述のように、ＮＰＮトランジスタ４１には、検出電流Ｉｄが流れているため、本実施形態における検出電圧Ｖｄは、Ｖｄ＝Ｖｉｎ−Ｉｄ×Ｒｘとなる。このため、検出電圧Ｖｄは、周囲温度が温度Ｔｘより低い場合、Ｖｄ＝Ｖｉｎ−Ｉｄ×（Ｒ３／／Ｒ９）となり、周囲温度が温度Ｔｘより高い場合、Ｖｄ＝Ｖｉｎ−Ｉｄ×Ｒ３となる。つまり、本実施形態においては、温度が高くなると、検出電圧Ｖｄは低下することとなる。
【００２７】
＜＜電源ＩＣ１０Ａの動作＞＞
ここで、負荷の電流が増加した際の電源ＩＣ１０Ａの動作について、周囲温度が低い場合と高い場合に分けて説明する。
【００２８】
まず、周囲温度が温度Ｔｘより低い場合、前述のように、検出電圧ＶｄはＶｄ＝Ｖｉｎ−Ｉｄ×（Ｒ３／／Ｒ９）である。また、負荷の電流が増加すると、レギュレータ２０から供給される出力電流Ｉｏｕｔもそれに応じて増加する。検出電流Ｉｄも、出力電流Ｉｏｕｔと同様に増加するため、検出電圧Ｖｄは、徐々に電源電圧Ｖｉｎから低下することとなる。そして、検出電圧Ｖｄが、基準電圧Ｖｒｅｆ２よりも低くなると、コンパレータ４２は比較信号ＶｃｍｐをＨレベルからＬレベルに変化させる。この結果、ＮＰＮトランジスタ３２はオフされ、出力電流Ｉｏｕｔの生成は停止されることとなる。つまり、周囲温度が温度Ｔｘより低い場合、検出電流Ｉｄが、Ｉｄ＝（Ｖｉｎ−Ｖｒｅｆ２）／（Ｒ３／／Ｒ９）より大きくなると、出力電流Ｉｏｕｔの生成が停止される。
【００２９】
つぎに、周囲温度が温度Ｔｘより高い場合、前述のように検出電圧ＶｄはＶｄ＝Ｖｉｎ−Ｉｄ×Ｒ３である。周囲温度が温度Ｔｘより高い場合も、周囲温度が温度Ｔｘより低い場合と同様に、検出電流Ｉｄが、Ｉｄ＝（Ｖｉｎ−Ｖｒｅｆ２）／Ｒ３より大きくなると、出力電流Ｉｏｕｔの生成が停止される。
【００３０】
このように、出力電流Ｉｏｕｔの生成が停止される際の検出電流Ｉｄの電流値は、周囲温度が高くなるに応じて低くなる。つまり、電源ＩＣ１０Ａでは、周囲温度が高くなると出力電流Ｉｏｕｔの制限値も低くなる。
【００３１】
＜＜第２の実施形態＞＞
図２は、本発明の第２の実施形態である電源ＩＣ１０Ｂの構成を示す図である。図２において、図１と同じ符号が付されている素子及びブロックは同じである。電源ＩＣ１０Ｂと電源ＩＣ１０Ａとを比較すると、電源ＩＣ１０Ｂには、インバータ５３が無く、ＰＭＯＳトランジスタ５２のドレイン電極が抵抗Ｒ４と抵抗Ｒ５とが接続されたノードに接続されている。このため、電圧変化回路２２は基準電圧Ｖｒｅｆ２を変化させ、検出電圧ＶｄはＶｄ＝Ｖｉｎ−Ｉｄ×Ｒ３となる。
【００３２】
前述のように、電源ＩＣ１０Ｂにはインバータ５３が設けられていないため、周囲温度が温度Ｔｘより低い場合、温度信号ＶｔｍｐはＨレベルとなりＰＭＯＳトランジスタ５２はオフする。一方、周囲温度が温度Ｔｘより低い場合、温度信号ＶｔｍｐはＬレベルとなりＰＭＯＳトランジスタ５２はオンする。また、ＰＭＯＳトランジスタ５２及び抵抗Ｒ９は、抵抗Ｒ４と並列接続されている。このため、周囲温度が温度Ｔｘより低い場合の基準電圧Ｖｒｅｆ２は、Ｖｒｅｆ２＝（Ｒ５／（Ｒ４＋Ｒ５））×Ｖｉｎとなる。一方、周囲温度が温度Ｔｘより高い場合の基準電圧Ｖｒｅｆ２は、Ｖｒｅｆ２＝（Ｒ５／（ＲＡ＋Ｒ５））×Ｖｉｎとなる。なお、ここで、抵抗値ＲＡは、ＲＡ＝（Ｒ４／／Ｒ９）である。したがって、本実施形態における基準電圧Ｖｒｅｆ２のレベルは、周囲温度の上昇に応じて高くなる。
【００３３】
＜＜電源ＩＣ１０Ｂの動作＞＞
ここで、負荷の電流が増加した際の電源ＩＣ１０Ｂの動作について、周囲温度が低い場合と高い場合に分けて説明する。
【００３４】
まず、周囲温度が温度Ｔｘより低い場合、前述のように、基準電圧Ｖｒｅｆ２は、Ｖｒｅｆ２＝（Ｒ５／（Ｒ４＋Ｒ５））である。また、負荷の電流に応じて検出電流Ｉｄが増加すると、検出電圧Ｖｄは、Ｖｄ＝Ｖｉｎ−Ｉｄ×Ｒ３であるため、検出電圧Ｖｄは徐々に入力電圧Ｖｉｎから低下する。そして、検出電流Ｉｄが、Ｉｄ＝（１／Ｒ３）×（Ｖｉｎ−（Ｒ５／（Ｒ４＋Ｒ５）））より大きくなると、出力電流Ｉｏｕｔの生成は停止される。
【００３５】
つぎに、周囲温度が温度Ｔｘより高い場合、前述のように基準電圧Ｖｒｅｆ２は、Ｖｒｅｆ２＝（Ｒ５／（ＲＡ＋Ｒ５））×Ｖｉｎである。周囲温度が温度Ｔｘより高い場合も、周囲温度が温度Ｔｘより低い場合と同様に、検出電流Ｉｄが、Ｉｄ＝（１／Ｒ３）×（Ｖｉｎ−（Ｒ５／（ＲＡ＋Ｒ５）））より大きくなると、出力電流Ｉｏｕｔの生成が停止される。前述のように、抵抗値ＲＡは、抵抗値Ｒ４よりも小さい。このため、出力電流Ｉｏｕｔの生成が停止される際の検出電流Ｉｄの電流値は、周囲温度が高くなるに応じて低くなる。つまり、電源ＩＣ１０Ｂでは、周囲温度が高くなると出力電流Ｉｏｕｔの制限値も低くなる。
【００３６】
以上に説明した構成からなる本実施形態の電源ＩＣ１０においては、周囲温度が高くなると電源ＩＣ１０が負荷に供給する出力電流Ｉｏｕｔの制限値も低くなる。このため、電源ＩＣ１０は、周囲温度が低く電源ＩＣ１０が熱により破壊される可能性が低い場合には、周囲温度が高い場合と比較して負荷に大きな出力電流Ｉｏｕｔを供給することができる。さらに、電源ＩＣ１０は、周囲温度が上昇すると、出力電流Ｉｏｕｔの制限値を低温に比べて低く制限するため、電源ＩＣ１０が熱により破壊されることを防ぐことができる。したがって、本実施形態の電源ＩＣ１０は、負荷への出力電流Ｉｏｕｔを増加させつつ、熱により破壊されることを防ぐことが可能となる。
【００３７】
また、本実施形態の電源ＩＣ１０Ｂは、コンパレータ４２に入力される基準電圧Ｖｒｅｆ２のレベルを、温度の上昇に応じて上昇させている。また、基準電圧Ｖｒｅｆ２と比較される検出電圧Ｖｄは、出力電流Ｉｏｕｔの増加に応じて低下する。このため、電源ＩＣ１０Ｂでは、温度が高くなると負荷に供給される出力電流Ｉｏｕｔの制限値は低くなる。このような構成をとることにより、電源ＩＣ１０Ｂは、負荷への出力電流Ｉｏｕｔを増加させつつ、電源ＩＣ１０Ｂが熱により破壊されることを防止できる。
【００３８】
また、本実施形態の電源ＩＣ１０Ａは、コンパレータ４２に入力される検出電圧Ｖｂのレベルを温度の上昇に応じて低下させている。また、検出電圧Ｖｄは、所定の基準電圧Ｖｒｅｆ２と比較される。このため、電源ＩＣ１０Ａでは、温度が高くなると負荷に供給される出力電流Ｉｏｕｔの制限値は低くなる。このような構成をとることにより、電源ＩＣ１０Ａは、負荷への出力電流Ｉｏｕｔを増加させつつ、電源ＩＣ１０Ａが熱により破壊されることを防止できる。
【００３９】
なお、上記実施例は本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物も含まれる。
【００４０】
本実施形態では、電源ＩＣ１０におけるＮＰＮトランジスタ３２から出力される出力電流Ｉｏｕｔを制限することとしたが、これに限られるものでは無い。例えば、モータ駆動回路のモータを駆動するトランジスタに流れる電流を検出し、温度に応じてモータに供給される電流値を本実施形態と同様に制限しても良い。
【００４１】
本実施形態では、温度信号Ｖｔｍｐに応じて、検出電圧Ｖｂまたは基準電圧Ｖｒｅｆの何れか一方を変化させることとしたが、例えば、両方の電圧を変化させることとしても良い。
【００４２】
本実施形態では、電源ＩＣ１０の内部で温度信号Ｖｔｍｐを生成する構成としたが、これに限られるものでは無い。例えば、電源ＩＣ１０の外部にて温度に応じて電圧レベルの変化する温度信号を生成し、ＰＭＯＳトランジスタ５２のベース電極に印加する構成としても良い。
【００４３】
また、本実施形態では、検出電流Ｉｄに基づいて検出電圧Ｖｄを生成したが、ＮＰＮトランジスタ３２に流れる出力電流Ｉｏｕｔに基づいて検出電圧Ｖｄを生成することとしても良い。その場合には、検出抵抗Ｒ３がＮＰＮトランジスタ３２のコレクタ電極に接続されることとなる。
【符号の説明】
【００４４】
１０  電源ＩＣ
２０  レギュレータ
２１  電流制限回路
２２  電圧変換回路
３０  基準電圧回路
３１  誤差増幅回路
３２，４２，５０，５１  ＮＰＮトランジスタ
４２  コンパレータ
５２  ＰＭＯＳトランジスタ
５３  インバータ
Ｒ１〜Ｒ９  抵抗
【図１】
2010277412.tif 000003
【図２】
2010277412.tif 000004
【図３】
2010277412.tif 000005