(57)【要約】【課題】  電源電圧と同じ大きさの入力電圧を保持することができるホールド回路の技術を開示する。【解決手段】  ホールド回路１００は、サンプルホールド回路２０とレベルシフト回路４０とピーク検出回路６０を備える。サンプルホールド回路２０のスイッチ１２は、制御入力端子２４の電圧に応じて導通と非導通の間で切換わる。レベルシフト回路４０は、出力端子４８の電圧を入力端子２８の電圧よりも基準電圧に近づける。ピーク検出回路６０は、入力端子４６の電圧のピークを保持することができる。ピーク検出回路６０は、入力端子４６の電圧が基準電圧及び保持電圧から離れる傾向にある場合に、スイッチ１２を導通させる。ピーク検出回路６０はまた、入力端子４６の電圧が基準電圧に近づく傾向にある場合と、入力端子４６の電圧が基準電圧から離れ、保持電圧に近づく傾向にある場合に、スイッチ１２を非導通させる。【選択図】  図１
2010096696.tif 000002
【特許請求の範囲】
【請求項１】
サンプルホールド回路と、レベルシフト回路と、ピーク検出回路を備えるホールド回路であって、
サンプルホールド回路の入力端子は、ホールド回路の入力端子に接続しており、
サンプルホールド回路の出力端子は、ホールド回路の出力端子に接続しており、
レベルシフト回路の入力端子は、ホールド回路の入力端子に接続しており、
レベルシフト回路の出力端子は、ピーク検出回路の入力端子に接続しており、
ピーク検出回路の出力端子は、サンプルホールド回路の制御入力端子に接続しており、
サンプルホールド回路は、スイッチと第１キャパシタとインピーダンス変換回路を有しており、
第１キャパシタの一方の端子は、スイッチを介してサンプルホールド回路の入力端子に接続しており、
第１キャパシタの他方の端子は、基準電圧端子に接続しており、
インピーダンス変換回路は、その出力端子の電圧をその入力端子の電圧に等しく維持するように構成されており、
インピーダンス変換回路の入力端子は、第１キャパシタの一方の端子に接続しており、
インピーダンス変換回路の出力端子は、サンプルホールド回路の出力端子に接続しており、
スイッチは、サンプルホールド回路の制御入力端子の電圧に応じて導通と非導通の間で切換わるように構成されており、
レベルシフト回路は、その出力端子の電圧をその入力端子の電圧よりも基準電圧に近づけるように構成されており、
ピーク検出回路は、その入力端子の電圧のピークを保持することが可能であり、その入力端子の電圧が基準電圧から離れる傾向であるとともに保持していた保持電圧から離れる傾向にある場合に、その出力端子の電圧をスイッチを導通させる電圧に調整し、その入力端子の電圧が基準電圧に近づく傾向にある場合、あるいはその入力端子の電圧が基準電圧から離れる傾向であるとともに保持している保持電圧に近づく傾向にある場合に、その出力端子の電圧をスイッチを非導通させる電圧に調整することを特徴とするホールド回路。
【請求項２】
インピーダンス変換回路が、第１オペアンプを備えており、
第１オペアンプの非反転入力端子が、インピーダンス変換回路の入力端子に接続しており、
第１オペアンプの出力端子が、インピーダンス変換回路の出力端子に接続しており、
第１オペアンプの反転入力端子が、第１オペアンプの出力端子に接続していることを特徴とする請求項１に記載のホールド回路。
【請求項３】
スイッチが第１ＭＯＳトランジスタを備えており、
第１ＭＯＳトランジスタのゲート電極がサンプルホールド回路の制御入力端子に接続しており、
第１ＭＯＳトランジスタが、サンプルホールド回路の入力端子とキャパシタの一方の端子の間を、ソース電極とドレイン電極を介して接続する請求項１又は２に記載のホールド回路。
【請求項４】
ピーク検出回路が、第２オペアンプと、第２ＭＯＳトランジスタと、第２キャパシタと、第３オペアンプを備えており、
第２オペアンプの非反転入力端子が、ピーク検出回路の入力端子に接続しており、
第２オペアンプの出力端子が、第２ＭＯＳトランジスタの一方の主電極に接続しており、
第２ＭＯＳトランジスタの他方の主電極が、第２キャパシタの一方の端子と第２ＭＯＳトランジスタのゲート電極に接続しており、
第２キャパシタの他方の端子が、基準電圧端子に接続しており、
第３オペアンプの非反転入力端子が、第２キャパシタの一方の端子に接続しており、
第３オペアンプの出力端子が、第２オペアンプの反転入力端子と、第３オペアンプの反転入力端子と、第２ＭＯＳトランジスタのバイアス電極に接続しており、
ピーク検出回路の出力端子の電圧が、第２オペアンプの出力端子の電圧に応じて調整される請求項１から３のいずれか１項に記載のホールド回路。
【請求項５】
レベルシフト回路がダイオードを備えており、
ダイオードのアノード又はカソードのいずれか一方が、レベルシフト回路の入力端子に接続しており、他方が、レベルシフト回路の出力端子に接続している請求項１から４のいずれか１項に記載のホールド回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力電圧の極大値又は極小値を保持するホールド回路に関する。
【背景技術】
【０００２】
特許文献１に、変動する入力電圧のピーク電圧を保持するホールド回路が開示されている。図７に、従来のホールド回路３００の回路図を示す。なお、ホールド回路３００は、入力電圧の極大値を保持するホールド回路である。ホールド回路３００は、第１オペアンプ３６２と、第２オペアンプ３０８と、ダイオード３６６と、キャパシタ３１７を備えている。第１オペアンプ３６２の非反転入力端子３６２ｃは、ホールド回路３００の入力端子３３０に接続している。第１オペアンプ３６２の出力端子３６２ａは、ダイオード３６６のアノードに接続している。ダイオード３６６のカソードは、キャパシタ３１７の一方の端子３１６と、第２オペアンプ３０８の非反転入力端子３０８ｃに接続している。キャパシタ３１７の他方の端子３１８は、基準電圧（ここでは接地電圧）端子に接続している。第２オペアンプ３０８の出力端子３０８ａは、第１オペアンプ３６２の反転入力端子３６２ｂと、第２オペアンプ３０８の反転入力端子３０８ｂと、ホールド回路３００の出力端子３０２に接続している。
【０００３】
図８は、ホールド回路３００の動作波形図を示す。グラフの縦軸は電圧を示し、横軸は時間経過を示す。曲線Ｖ３３０は、ホールド回路３００の入力端子３３０の電圧を示している。曲線Ｖ３６２ａは、第１オペアンプ３６２の出力端子３６２ａの電圧を示している。曲線Ｖ３０２は、出力端子３０２の電圧を示している。出力端子３０２は第２オペアンプ３０８の出力端子３０８ａに接続している。第２オペアンプ３０８の出力端子３０８ａは反転入力端子３０８ｂに接続しているので、出力端子３０８ａの電圧は非反転入力端子３０８ｃの電圧と等しくなるように維持される。第２オペアンプ３０８の非反転入力端子３０８ｃはキャパシタ３１７の一方の端子３１６に接続しているので、出力端子３０２の電圧はキャパシタ３１７が保持する電圧に等しい。
【０００４】
図８に示すように、期間Ｔ１では、電圧Ｖ３３０が増加している。別言すると、ホールド回路３００の入力端子３３０の電圧Ｖ３３０が、基準電圧（接地電圧）から離れる傾向にある。期間Ｔ１では、電圧Ｖ３３０は電圧Ｖ３０２に一致しており、電圧Ｖ３３０が増加すると電圧Ｖ３０２も増加する。期間Ｔ１では、電圧Ｖ３０２に対応する電荷が、キャパシタ３１７に蓄積される。なお、期間Ｔ１以前は、キャパシタ３１７に電荷が蓄積されていない。すなわち、期間Ｔ１以前は、ホールド回路３００にピーク電圧が保持されていない。そのため、電圧Ｖ３３０は、ピーク検出回路３００が保持していた保持電圧から離れる傾向にあると表現することもできる。なお、電圧Ｖ３６２ａは、ダイオード３６６の順方向電圧（典型的には、０．７Ｖ）の分だけ、電圧Ｖ３３０及び電圧Ｖ３０２よりも大きい。
【０００５】
期間Ｔ２では、電圧Ｖ３３０が一旦減少し、再び増加している。このときに、電圧Ｖ３０２はキャパシタ３１７が保持する電圧に維持されているので、第１オペアンプ３６２の働きにより、電圧Ｖ３６２ａは減少する。電圧Ｖ３６２ａが電圧Ｖ３０２を下回ると、ダイオード３６６に逆バイアスが印加される。しかしながら、ダイオード３６６の整流効果により、ダイオード３６６のカソードからアノードに電流が流れることを防止する。キャパシタ３１７に蓄積されている電荷がダイオード３６６を通じて放出されないので、電圧Ｖ３０２は、期間Ｔ２に切換わる直前の電圧に保持される。すなわち、期間Ｔ２では、出力端子３０２の電圧が期間Ｔ２に切換わる直前の電圧に保持される。期間Ｔ３の動作は期間Ｔ１の動作に等しいので説明を省略する。同様に、期間Ｔ４の動作は期間Ｔ２の動作に等しいので説明を省略する。
【０００６】
【特許文献１】特開平１１−１９４１４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従来のホールド回路３００では、図８に示すように、期間Ｔ１及びＴ３において、第１オペアンプ３６２の出力端子３６２ａの電圧Ｖ３６２ａが、出力端子３０２の電圧Ｖ３０２（すなわち入力端子３３０の電圧Ｖ３３０）よりも大きい。これは、ダイオード３６６の順方向電圧に起因する。しかしながら、電圧Ｖ３６２ａは、第１オペアンプ３６２の電源電圧（図示省略）の大きさを超えることができない。そのため、ホールド回路３００は、入力端子３３０の電圧Ｖ３３０が電源電圧とほぼ等しい大きさとなると、正常に動作せず、ピーク電圧を保持することができなくなってしまう。
【０００８】
本明細書では、上記の課題を解決する技術を提供する。すなわち、本明細書は、電源電とほぼ同じ大きさの入力電圧を保持することができるホールド回路の技術を開示する。
【課題を解決するための手段】
【０００９】
本明細書に開示する技術は、サンプルホールド回路とレベルシフト回路とピーク検出回路を備えるホールド回路に具現化される。サンプルホールド回路の入力端子は、ホールド回路の入力端子に接続しており、サンプルホールド回路の出力端子は、ホールド回路の出力端子に接続している。レベルシフト回路の入力端子は、ホールド回路の入力端子に接続しており、レベルシフト回路の出力端子は、ピーク検出回路の入力端子に接続している。ピーク検出回路の出力端子は、サンプルホールド回路の制御入力端子に接続している。
【００１０】
サンプルホールド回路は、スイッチと第１キャパシタとインピーダンス変換回路を有している。第１キャパシタの一方の端子は、スイッチを介してサンプルホールド回路の入力端子に接続しており、第１キャパシタの他方の端子は、基準電圧端子に接続している。インピーダンス変換回路は、その出力端子の電圧をその入力端子の電圧に等しく維持するように構成されている。インピーダンス変換回路の入力端子は、第１キャパシタの一方の端子に接続しており、インピーダンス変換回路の出力端子は、サンプルホールド回路の出力端子に接続している。スイッチは、サンプルホールド回路の制御入力端子の電圧に応じて導通と非導通の間で切換わるように構成されている。
【００１１】
レベルシフト回路は、その出力端子の電圧をその入力端子の電圧よりも基準電圧に近づけるように構成されている。
【００１２】
ピーク検出回路は、その入力端子の電圧のピークを保持することができる。ピーク検出回路は、その入力端子の電圧が基準電圧から離れる傾向であるとともにピーク検出回路が保持していた保持電圧から離れる傾向にある場合に、その出力端子の電圧をスイッチを導通させる電圧に調整する。ピーク検出回路はさらに、その入力端子の電圧が基準電圧に近づく傾向にある場合、あるいはその入力端子の電圧が基準電圧から離れる傾向であるとともにピーク検出回路が保持している保持電圧に近づく傾向にある場合に、その出力端子の電圧をスイッチを非導通させる電圧に調整する。
【００１３】
なお、本明細書でいう「電圧のピーク」とは、電圧が上昇から下降に変化するときの電圧のみならず、電圧が下降から上昇に変化するときの電圧の双方を含む概念である。より正確には、本明細書でいう「電圧のピーク」とは、電圧が基準電圧から離れる傾向から近づく傾向に切換わる際の電圧を意味する。入力電圧が接地電圧と電源電圧の間で変動する際に、基準電圧を接地電圧とした場合には、「電圧のピーク」は電圧が上昇から下降に変化するときの電圧を意味する。また、入力電圧が基準電圧と電源電圧の間で変動する際に、基準電圧を電源電圧とした場合には、「電圧のピーク」は電圧が下降から上昇に変化するときの電圧を意味する。
【００１４】
上記したホールド回路では、サンプルホールド回路の第１キャパシタが保持する電圧と同等の電圧が出力される。第１キャパシタには、スイッチがオン（導通）している間は、ホールド回路へ入力される電圧がそのまま印加されて、電荷が蓄積されていく。スイッチがオフ（非導通）になると、第１キャパシタに蓄積された電荷がそのまま保持される。そのため、ホールド回路へ入力される電圧が変動しても、ホールド回路は第１キャパシタが保持している保持電圧を出力する。
【００１５】
上記したホールド回路では、サンプルホールド回路のスイッチは、レベルシフト回路とピーク検出回路によって制御される。レベルシフト回路は、ホールド回路への入力電圧よりも基準電圧に近い電圧をピーク検出回路に出力する。ピーク検出回路は、レベルシフト回路から入力される電圧が基準電圧から離れる傾向であり、かつ自身が保持している保持電圧から離れる傾向である場合に、スイッチを導通させる。また、ピーク検出回路は、レベルシフト回路から入力される電圧が基準電圧に近づく傾向にある場合、あるいはレベルシフト回路から入力される電圧が基準電圧から離れる傾向であり、かつ自身が保持している保持電圧に近づく傾向にある場合に、スイッチを非導通させる。このようにサンプルホールド回路のスイッチを制御することによって、サンプルホールド回路は、ホールド回路への入力電圧のピークを保持することができる。
【００１６】
上記したホールド回路では、サンプルホールド回路において、第１キャパシタに蓄積された電荷の放出を防ぐためのダイオードが設けられていない。従って、サンプルホールド回路の内部に、第１キャパシタで保持している保持電圧を超える大きさの電圧となる箇所が存在しない。ホールド回路へ入力される電圧が電源電圧に近い大きさであって、第１キャパシタが保持する電圧が電源電圧に近い大きさとなっても、入力される電圧のピークを保持することができる。
【００１７】
上記したホールド回路では、レベルシフト回路がホールド回路に入力される電圧よりも基準電圧に近づけた電圧を出力し、その電圧に基づいてピーク検出回路がスイッチの切換えを制御する。ホールド回路に入力される電圧が電源電圧に近い大きさであっても、ピーク検出回路にはそれを基準電圧に近づけた電圧が入力されるので、ピーク検出回路は入力電圧のピークを正常に検出することができる。
【００１８】
本明細書に開示するホールド回路では、インピーダンス変換回路が第１オペアンプを備えており、第１オペアンプの非反転入力端子がインピーダンス変換回路の入力端子に接続しており、第１オペアンプの出力端子がインピーダンス変換回路の出力端子に接続しており、第１オペアンプの反転入力端子が第１オペアンプの出力端子に接続していることが好ましい。このホールド回路は、市販のオペアンプを利用してインピーダンス変換回路を形成することができる。ホールド回路を簡易に製造することができる。
【００１９】
本明細書に開示するホールド回路では、スイッチが第１ＭＯＳトランジスタを備えており、第１ＭＯＳトランジスタのゲート電極がサンプルホールド回路の制御入力端子に接続しており、第１ＭＯＳトランジスタがサンプルホールド回路の入力端子とキャパシタの一方の端子の間をソース電極とドレイン電極を介して接続することが好ましい。
【００２０】
第１ＭＯＳトランジスタは、ゲート電極に印加する電圧を変化させることにより、導通と非導通を切換えることができる。例えば、ゲート電極に正の電圧が印加されたときに導通する第１ＭＯＳトランジスタは、ゲート電極に負の電圧が印加されたときに非導通となる。反対に、ゲート電極に負の電圧が印加されたときに導通する第１ＭＯＳトランジスタは、ゲート電極に正の電圧が印加されたときに非導通となる。そのため、ピーク検出回路は、ピーク検出回路に入力される電圧の変化に応じて、正又は負の電圧を出力するだけでよい。スイッチが第１ＭＯＳトランジスタを備えることにより、ピーク検出回路の構成を簡単にすることができる。
【００２１】
本明細書のホールド回路では、ピーク検出回路が、第２オペアンプと、第２ＭＯＳトランジスタと、第２キャパシタと、第３オペアンプを備えていることが好ましい。このピーク検出回路では、第２オペアンプの非反転入力端子が、ピーク検出回路の入力端子に接続している。第２オペアンプの出力端子が、第２ＭＯＳトランジスタの一方の主電極に接続している。第２ＭＯＳトランジスタの他方の主電極が、第２キャパシタの一方の端子と第２ＭＯＳトランジスタのゲート電極に接続している。第２キャパシタの他方の端子が、基準電圧端子に接続している。第３オペアンプの非反転入力端子が、第２キャパシタの一方の端子に接続している。第３オペアンプの出力端子が、第２オペアンプの反転入力端子と、第３オペアンプの反転入力端子と、第２ＭＯＳトランジスタのバイアス電極に接続している。ピーク検出回路の出力端子の電圧が、第２オペアンプの出力端子の電圧に応じて調整される。
【００２２】
上記のピーク検出回路では、第２ＭＯＳトランジスタの他方の主電極が、第２キャパシタの一方の端子と第２ＭＯＳトランジスタのゲート電極に接続している。そのため、ゲート電極の電圧は、第２キャパシタに蓄積されている電荷に応じた電圧に維持される。第２ＭＯＳトランジスタの一方の主電極の電圧がゲート電極の電圧よりも高い場合には、一方の主電極と他方の主電極の間が導通する。すなわち、第２ＭＯＳトランジスタの一方の端子の電圧が基準電圧から離れる傾向にあるとともに第２キャパシタに蓄積されている電荷に応じた電圧から離れる傾向にある場合、第２キャパシタに電荷が蓄積される。
【００２３】
第２ＭＯＳトランジスタの一方の主電極の電圧がゲート電極の電圧よりも低い場合には、一方の主電極と他方の主電極の間が非導通となる。すなわち、第２ＭＯＳトランジスタは、ダイオードとして機能する。第２キャパシタの一方の端子が第３オペアンプの非反転入力端子に接続されているので、第２キャパシタに蓄積されている電荷は、第２ＭＯＳトランジスタが導通から非導通に変化する直前の電荷に維持される。また、第３オペアンプの出力端子が、第２ＭＯＳトランジスタのバイアス電極に接続されている。第３オペアンプの出力端子の電圧は、第２キャパシタに蓄積されている電荷に応じた電圧に等しい。そのため、第２ＭＯＳトランジスタのバイアス電極の電圧は、第２キャパシタに蓄積されている電圧（他方の主電極の電圧）に等しい。
【００２４】
第２ＭＯＳトランジスタは、半導体基板内に異種導電型の半導体領域を形成することにより製造される。異種導電型の半導体領域が接する部分には、寄生ダイオードが形成される。すなわち、第２ＭＯＳトランジスタの両電極に接続する領域と、その領域間を分離する領域の間に寄生ダイオードが形成される。しかしながら、第２ＭＯＳトランジスタのバイアス電極の電圧が他方の主電極の電圧に等しければ、両電極に接続する領域と、その領域間を分離する領域の間に電位差が生じない。そのため、第２ＭＯＳトランジスタの温度が高くなっても、第２ＭＯＳトランジスタに形成される寄生ダイオードを介して、リーク電流が流れることを防止することができる。ここで、「バイアス電極」とは、一方の主電極、他方の主電極及びゲート電極が形成されている半導体領域に接続する電極のことをいう。但し、バイアス電極は、主電極とゲート電極が形成されている範囲外で、その半導体領域に接続している。
【００２５】
本明細書のホールド回路では、レベルシフト回路がダイオードを備えており、ダイオードのアノード又はカソードのいずれか一方が、レベルシフト回路の入力端子に接続されており、アノード又はカソードの他方が、レベルシフト回路の出力端子に接続されていることが好ましい。上記のホールド回路によれば、簡易な構成でレベルシフト回路を実現することができる。
【発明の効果】
【００２６】
本明細書に開示するホールド回路は、電源電圧とほぼ同じ大きさの入力電圧を保持することができる。
【発明を実施するための最良の形態】
【００２７】
実施例の特徴を列記する。
（第１特徴）  ホールド回路は、サンプルホールド回路、ピーク検出回路及びレベルシフト回路の３つの主要素で構成されている。
（第２特徴）  ピーク検出回路は、リセット回路を備えている。
（第３特徴）  第１実施例のホールド回路では、レベルシフト回路が第１ダイオードを備えており、ピーク検出回路が第２ダイオードを備えている。第１ダイオードのアノードは、第２ダイオードのアノードと同電圧に維持される。
（第４特徴）  第３実施例のホールド回路では、レベルシフト回路がＭＯＳトランジスタで形成されている。
【実施例１】
【００２８】
図面を参照して以下に実施例を詳細に説明する。図１に、ホールド回路１００の回路図を示す。なお、ホールド回路１００は、入力端子３０の電圧の極大値をホールドする回路である。ホールド回路１００は、アナログ信号が入力される入力端子３０と、キャパシタ１７に保持されている電圧を出力する出力端子２を備えている。入力端子３０と出力端子２の間に、サンプルホールド回路２０とレベルシフト回路４０とピーク検出回路６０が接続されている。まず、サンプルホールド回路２０について詳細に説明する。
【００２９】
サンプルホールド回路２０は、スイッチ１２と第１キャパシタ１７とインピーダンス変換回路６を備えている。詳細は後述するが、スイッチ１２はｐ型ＭＯＳトランジスタ（第１ＭＯＳトランジスタ）であり、ゲート２２に負の電圧が印加されると、入力端子２６と第１キャパシタ１７の一方の端子１６の間を導通する。ゲート２２に正の電圧が印加されると、入力端子２６と端子１６の間は非導通となる。サンプルホールド回路２０の入力端子２６は、ホールド回路１００の入力端子３０に接続している。ｐ型ＭＯＳトランジスタ１２のソースが入力端子２６に接続している。ｐ型ＭＯＳトランジスタ１２のドレインが第１キャパシタ１７の一方の端子１６に接続している。すなわち、第１キャパシタ１７の一方の端子１６は、ｐ型ＭＯＳトランジスタ（スイッチ）１２を介して、サンプルホールド回路２０の入力端子２６に接続している。第１キャパシタ１７の他方の端子１８は、基準電圧端子に接続している。本実施例では、基準電圧は接地電圧とした。なお、ｐＭＯＳトランジスタ１２のゲート２２は、サンプルホールド回路２０の制御入力端子２４に接続している。
【００３０】
インピーダンス変換回路６は、第１オペアンプ８を備えている。第１オペアンプ８の非反転入力端子８ｃは、インピーダンス変換回路６の入力端子１４に接続している。第１オペアンプ８の反転入力端子８ｂは、第１オペアンプ８の出力端子８ａに接続している。第１オペアンプの出力端子８ａは、インピーダンス変換回路６の出力端子５に接続している。出力端子８ａと反転入力端子８ｂが接続しているので、インピーダンス変換回路６の出力端子５の電圧は、インピーダンス変換回路６の入力端子１４の電圧に等しく維持される。なお、非反転入力端子８ｃと出力端子８ａの間は絶縁されており、両者の間に電流が流れることはない。インピーダンス変換回路６の出力端子５は、サンプルホールド回路２０の出力端子４に接続している。
【００３１】
サンプルホールド回路２０では、スイッチ１２がオン（導通）しているときは、第１キャパシタ１７に、入力端子３０の電圧に応じた電荷が蓄積される。スイッチ１２がオフ（非導通）しているときは、第１キャパシタ１７に蓄積された電荷が保持される。上記したように、第１キャパシタ１７の一方の端子１６は、インピーダンス変換回路６の入力端子１４に接続されており、インピーダンス変換回路６の出力端子５の電圧は入力端子１４の電圧に等しく維持される。そのため、スイッチ１２がオフしているときは、出力端子２の電圧が第１キャパシタ１７に保持されている電荷に応じた電圧になる。
【００３２】
次に、レベルシフト回路４０について説明する。レベルシフト回路４０の入力端子２８は、ホールド回路１００の入力端子３０に接続している。レベルシフト回路４０の出力端子４８は、ピーク検出回路６０の入力端子４６に接続している。レベルシフト回路４０は、第１ダイオード４４とｎ型ＭＯＳトランジスタ５２を備えている。第１ダイオード４４のアノードは、レベルシフト回路４０の入力端子２８に接続している。第１ダイオード４４のカソードは、レベルシフト回路４０の出力端子４８とｎ型ＭＯＳトランジスタ５２のドレインに接続している。ダイオード４４によって、出力端子４８の電圧は、入力端子２８の電圧よりもおよそ０．７Ｖ小さくなる。換言すると、出力端子４８の電圧は、入力端子２８の電圧よりも基準電圧である接地電圧に近づけられる。
【００３３】
上記したように、ｎ型ＭＯＳトランジスタ５２のドレインは、第１ダイオード４４のカソードに接続している。ｎ型ＭＯＳトランジスタ５２のソースは、基準電圧端子に接続している。本実施例では、ｎ型ＭＯＳトランジスタ５２のソースは接地されている。ｎ型ＭＯＳトランジスタ５２のゲート５０は、電源電圧端子ＶＤＤに接続している。ｎ型ＭＯＳトランジスタ５２は電流源として機能し、第１ダイオード４４と基準電圧端子の間の負荷の役割を担う。そのため、第１ダイオード４４のカソードの電圧を、レベルシフト回路４０の出力端子４８から出力することができる。
【００３４】
次に、ピーク検出回路６０について説明する。ピーク検出回路６０の入力端子４６は、レベルシフト回路４０の出力端子４８に接続している。そのため、ピーク検出回路６０の入力端子４６の電圧は、ホールド回路１００の入力端子３０の電圧よりもおよそ０．７Ｖ小さい。ピーク検出回路６０の出力端子８２は、サンプルホールド回路２０の制御入力端子２４に接続している。
【００３５】
ピーク検出回路６０は、第２オペアンプ６２と、第２ダイオード６６と、第２キャパシタ７１と、ｐ型ＭＯＳトランジスタ７８と、インバータ７４を備えている。第２オペアンプ６２の非反転入力端子６２ｃが、ピーク検出回路６０の入力端子４６に接続している。第２オペアンプ６２の出力端子６２ａが、インバータ７４の入力端子と、第２ダイオード６６のアノードに接続している。インバータ７４の出力端子が、ピーク検出回路６０の出力端子８２に接続している。第２ダイオード６６のカソードは、第２オペアンプ６２の反転入力端子６２ｂに接続している。第２ダイオード６６がオンしている（第２ダイオード６６のアノードとカソードが導通している）ときには、反転入力端子６２ｂの電圧と非反転入力端子６２ｃの電圧は等しい。そのため、第２ダイオード６６がオンしているときには、第２ダイオード６６の順方向電圧（およそ０．７Ｖ）の分だけ、第２オペアンプ６２の出力端子６２ａの電圧は非反転入力端子６２ｃの電圧よりも大きい。
【００３６】
第２キャパシタ７１の一方の端子７０が、第２ダイオード６６のカソードに接続している。第２キャパシタ７１の他方の端子７２が、基準電圧端子に接続している。そのため、第２キャパシタ７１には、第２ダイオード６６のカソードの電圧に応じた電荷が蓄積される。端子７０と端子７２の間に、ｐ型ＭＯＳトランジスタ７８が第２キャパシタ７１と並列に接続されている。ｐ型ＭＯＳトランジスタ７８のゲートは、リセット端子８０に接続している。リセット端子８０にリセット電圧が入力されると、第２キャパシタ７１に蓄積されている電荷が放出される。ｐ型ＭＯＳトランジスタ７８は、リセット回路と評価することもできる。
【００３７】
図２を参照し、ホールド回路１００の動作を説明する。図２は、ホールド回路１００の動作波形図を示す。グラフの横軸は時間経過を示し、縦軸は電圧を示している。曲線Ｖ２はホールド回路１００の出力端子２の電圧を示し、曲線Ｖ３０はホールド回路１００の入力端子３０の電圧を示し、曲線Ｖ４８はレベルシフト回路４０の出力端子４８の電圧を示し、曲線Ｖ８２はピーク検出回路６０の出力端子８２の電圧を示し、曲線Ｖ６２ａは第２オペアンプ６２の出力端子６２ａの電圧を示し、曲線Ｖ６２ｃは第２オペアンプ６２の非反転入力端子６２ｃの電圧を示している。なお、図２には、２つのグラフを示している。これは、グラフの明瞭化のために、曲線を２つのグラフに分けて示しただけである。すなわち、２つのグラフは、別の時間に起こる事象を表すものではなく、同じ時間に起こる事象を表している。
【００３８】
期間Ｔ１では、入力端子３０の電圧Ｖ３０が増加していく。すなわち、期間Ｔ１では、電圧Ｖ３０が基準電圧から離れる傾向にある。このときに、レベルシフト回路４０の出力端子４８の電圧Ｖ４８も増加する。但し、電圧Ｖ４８は、第１ダイオード４４の順方向電圧（およそ０．７Ｖ）の分だけ、電圧Ｖ３０よりも小さい。第２オペアンプ６２の非反転入力端子６２ｃの電圧Ｖ６２ｃは、レベルシフト回路４０の出力端子４８の電圧Ｖ４８に等しい。そのため、反転入力端子６２ｃの電圧Ｖ６２ｃは、入力端子３０の電圧Ｖ３０よりもおよそ０．７Ｖだけ小さい。非反転入力端子６２ｃの電圧Ｖ６２ｃの増加に伴って、第２オペアンプ６２の出力端子６２ａの電圧Ｖ６２ａも増加する。但し、電圧Ｖ６２ａは、第２ダイオード６６の順方向電圧（およそ０．７Ｖ）の分だけ、電圧Ｖ６２ｃよりも大きい。すなわち、第２オペアンプ６２の出力端子６２ａの電圧Ｖ６２ａは、ホールド回路１００の入力端子３０の電圧Ｖ３０と等しい。
【００３９】
第２オペアンプ６２の出力端子６２ａの電圧Ｖ６２ａが増加すると、インバータ７４の作用により、ピーク検出回路６０の出力端子８２の電圧Ｖ８２がローになる。その結果、サンプルホールド回路２０のスイッチ１２がオンし、ホールド回路１００の入力端子３０の電圧Ｖ３０に応じた電荷が、第１キャパシタ１７に蓄積される。第１オペアンプ８の非反転入力端子８ｃの電圧は、ホールド回路１００の入力端子３０の電圧Ｖ３０に等しい。そのため、ホールド回路１００の出力端子２の電圧Ｖ２は、入力端子３０の電圧Ｖ３０と等しく増加する。
【００４０】
期間Ｔ２では、ホールド回路１００の入力端子３０の電圧Ｖ３０が一旦減少し、再び増加している。電圧Ｖ３０の増減に伴って、レベルシフト回路４０の出力端子４８の電圧Ｖ４８及び第２オペアンプ６２の非反転入力端子６２ｃの電圧Ｖ６２ｃも増減する。第２キャパシタ７１には、期間Ｔ１からＴ２に切換わる時の電圧Ｖ６２ｃと同じ大きさの電圧が蓄積されている。そのため、第２ダイオード６６に逆方向電圧が印加される。第２ダイオード６６に逆方向電圧が印加されている間は、第２キャパシタ７１に蓄積された電荷が放出されない。非反転入力端子６２ｃの電圧Ｖ６２ｃの低下に伴って、第２オペアンプ６２の出力端子６２ａの電圧Ｖ６２ａは基準電圧にまで減少する。電圧Ｖ６２ａが基準電圧のときは、インバータ７４の作用により、ピーク検出回路６０の出力端子８２の電圧Ｖ８２がハイになる。その結果、サンプルホールド回路２０のスイッチ１２がオフし、ホールド回路１００の入力端子３０と第１キャパシタ１７の一方の端子１６の間が非導通になる。この現象は、一旦減少した電圧Ｖ３０が、期間Ｔ１からＴ２に切換わる時の電圧を超えるまで継続される。すなわち、ピーク検出回路６０は、入力端子４６の電圧（電圧Ｖ６２ｃと等しい）が基準電圧に近づく傾向にある場合と、入力端子４６の電圧が基準電圧から離れる傾向であるとともに第２キャパシタ７１に保持されている電圧に近づく傾向にある場合に、スイッチ１２をオフする。
【００４１】
サンプルホールド回路２０では、スイッチ１２がオフしている間は、第１キャパシタ１７に蓄積されている電荷が放出されない。そのため、出力端子２の電圧Ｖ２は、期間Ｔ１からＴ２に切換わった時の電圧のままに保持される。
【００４２】
期間Ｔ３では、ホールド回路１００の入力端子３０の電圧Ｖ３０の増加に伴って、レベルシフト回路４０の出力端子４８の電圧Ｖ４８及び第２オペアンプ６２の非反転入力端子６２ｃの電圧Ｖ６２ｃが増加する。なお、期間Ｔ３は、ピーク検出回路６０の入力端子４６の電圧（すなわち電圧Ｖ６２ｃ）が、第２キャパシタ７１に保持されている電圧を超えた時に始まる。そして、入力端子４６の電圧が、増加する傾向から低下する傾向に変わるまで続く。
【００４３】
図２に示すように、期間Ｔ３では、ホールド回路１００の入力端子３０の電圧Ｖ３０は、電源電圧の大きさ（ＶＤＤ）まで増加している。上記したように、第２オペアンプ６２の出力端子６２ａの電圧Ｖ６２ａは、非反転入力端子６２ｃの電圧Ｖ６２ｃよりも高い。また、第２オペアンプ６２の出力端子６２ａの電圧Ｖ６２ａは、電源電圧の大きさを超えることはできない。しかしながら、第２オペアンプ６２の非反転入力端子６２ｃの電圧Ｖ６２ｃは、レベルシフト回路４０の作用により、常に電圧Ｖ３０よりも小さい。そのため、第２オペアンプ６２の出力端子６２ａの電圧Ｖ６２ａを、電源電圧の大きさ以下に維持することができる。本実施例では、第１ダイオード４４の順方向電圧と第２ダイオード６６の順方向電圧が等しいため、電圧Ｖ６２ａは電圧Ｖ３０と等しい。そのため、入力端子３０の電圧Ｖ３０が電源電圧の大きさまで増加しても、出力端子６２ａの電圧Ｖ６２ａが電源電圧の大きさを超えてしまうことがない。
【００４４】
期間Ｔ３では、インバータ７４の作用により、ピーク検出回路６０の出力端子８２の電圧Ｖ８２がローになる。そのため、サンプルホールド回路２０のスイッチ１２がオンし、第１キャパシタ１７に電荷が蓄積される。その結果、ホールド回路１００の出力端子２の電圧Ｖ２が増加する。
【００４５】
期間Ｔ４では、ホールド回路１００の入力端子３０の電圧Ｖ３０が減少している。すなわち、電圧Ｖ３０が、基準電圧である接地電圧に近づく傾向にある。このときに、期間Ｔ２に関して詳述した動作によってスイッチ１２がオフするので、第１キャパシタ１７に蓄積されている電荷は減少しない。その結果、出力端子２の電圧Ｖ２は、電源電圧の大きさに保持される。
【００４６】
上記したように、ホールド回路１００は、変動する入力電圧Ｖ３０の極大値を保持することができる。また、入力端子３０の電圧Ｖ３０が電源電圧にまで増加しても、その極大値を保持することができる。
【００４７】
なお、ホールド回路１００では、リセット端子８０にハイ信号を入力すれば、第２キャパシタ７１に蓄積された電荷を放出することができる。ホールド回路１００が保持していたピーク電圧をリセットすることができる。
【００４８】
上記実施例では、レベルシフト回路４０を用いて、第２オペアンプ６２の出力端子６２ａの電圧Ｖ６２ａと非反転入力端子６２ｃの電圧Ｖ６２ｃの差分（すなわち第２ダイオード６６の順方向電圧の分）だけ、入力端子３０の電圧を小さくしている。しかしながら、レベルシフト回路４０は、第２オペアンプ６２の出力端子６２ａの電圧Ｖ６２ａと非反転入力端子６２ｃの電圧Ｖ６２ｃの差以上に、入力端子３０の電圧を小さくしてもよい。
【実施例２】
【００４９】
図３に、ホールド回路１００ａの回路図を示す。ホールド回路１００ａは、入力端子３０の電圧の極小値のピーク電圧を保持する回路である。ホールド回路１００と実質的に同じ部品には、同じ参照番号を付すことにより説明を省略する。
【００５０】
サンプルホールド回路２０は、スイッチ１２ａを備えている。スイッチ１２ａはｎ型ＭＯＳトランジスタであり、ゲート２２ａに正の電圧が印加されると、入力端子２６と第１キャパシタ１７の一方の端子１６の間を導通する。ゲート２２ａに負の電圧が印加されると、入力端子２６と端子１６の間は非導通となる。第１キャパシタ１７の他方の端子１８は、基準電圧を電源電圧端子ＶＤＤとして接続した場合である。
【００５１】
レベルシフト回路４０は、第１ダイオード４４ａとｐ型ＭＯＳトランジスタ５２ａを備えている。第１ダイオード４４ａのカソードが、レベルシフト回路４０の入力端子２８に接続している。第１ダイオード４４ａのアノードが、レベルシフト回路４０の出力端子４８とｐ型ＭＯＳトランジスタ５２ａのドレインに接続している。そのため、出力端子４８の電圧は、入力端子２８の電圧２８よりも第１ダイオード４４ａの順方向電圧（およそ０．７Ｖ）の分だけ高い。換言すると、出力端子４８の電圧は、入力端子２８の電圧よりも基準電圧とした電源電圧に近い。なお、ｐ型ＭＯＳトランジスタ５２ａのソースは、基準電圧とした電源電圧に接続されている。また、ｐ型ＭＯＳトランジスタ５２ａのゲート５０ａは、接地されている。
【００５２】
ピーク検出回路６０は、第２オペアンプ６２と第２ダイオード６６ａと第２キャパシタ７１を備えている。第２オペアンプ６２の出力端子６２ａが、第２ダイオード６６ａのカソードに接続されている。第２ダイオード６６ａのアノードが、第２キャパシタ７１の一方の端子７０に接続している。第２キャパシタ７１の他方の端子７２が、電源電圧端子ＶＤＤに接続している。
【００５３】
ホールド回路１００ａは、入力端子３０の電圧の極小値を保持する回路である。そのため、入力端子３０の電圧が減少すると、入力端子３０の電圧は、基準電圧から離れる傾向にある。このときに、レベルシフト回路４０の出力端子４８の電圧も減少する。出力端子４８の電圧は、第１ダイオード４４ａの順方向電圧（およそ０．７Ｖ）の分だけ、入力端子３０の電圧よりも大きい。第２オペアンプ６２の非反転入力端子６２ｃの電圧も、入力端子３０の電圧よりも順方向電圧の分だけ大きい。非反転入力端子６２ｃの電圧が減少すると、第２オペアンプ６２の出力端子６２ａの電圧も減少する。このときに、出力端子６２ａの電圧は、第２ダイオード６６ａの順方向電圧の分だけ、反転入力端子６２ｂの電圧よりも小さい。反転入力端子６２ｂの電圧は非反転入力端子６２ｃの電圧に等しいので、非反転入力端子６２ｃの電圧は、第２ダイオード６６ａの順方向電圧の分だけ、出力端子６２ａの電圧よりも大きい。ピーク検出回路６０内において、出力端子６２ａの電圧が最も小さい（接地電圧に最も近い）。
【００５４】
ホールド回路１００ａが動作する前は、第２キャパシタ７１に電源電圧ＶＤＤに対応する電荷が蓄積されている。非反転入力端子６２ｃの電圧が減少すると、出力端子６２ａの電圧が減少し、第２ダイオード６６ａがオン（導通）する。すなわち、非反転入力端子６２ｃの電圧が第２ダイオード６６ａのアノードの電圧よりも小さいときに、第２ダイオード６６ａがオンする。第２ダイオード６６ａがオンしているときには、第２キャパシタ７１が保持している電圧が、第２オペアンプ６２の非反転入力端子６２ｃの電圧に等しくなる。
【００５５】
第２オペアンプの出力端子６２ａの電圧が減少すると、インバータ７４の作用により、ピーク検出回路６０の出力端子８２の電圧がハイになる。その結果、サンプルホールド回路２０のスイッチ１２ａがオンする。スイッチ１２がオンしている間は、ホールド回路１００ａの入力端子３０の電圧に応じた電荷が、第１キャパシタ１７に蓄積される。ホールド回路１００ａの出力端子２の電圧は、第１キャパシタ１７の電圧に等しい。そのため、スイッチ１２ａがオンしている間は、ホールド回路１００ａの出力端子２の電圧が、入力端子３０の電圧と等しく減少する。なお、レベルシフト回路４０の作用により、ホールド回路１００ａの入力端子３０の電圧が接地電圧にまで減少しても、第２オペアンプ６２の出力端子６２ａの電圧を接地電圧の大きさ以上に維持することができる。そのため、出力端子６２ａの電圧が接地電圧を下回ることがない。
【００５６】
入力端子３０の電圧が増加する傾向に転じると、第２オペアンプ６２の非反転入力端子６２ｃの電圧が増加する。反転入力端子６２ｂの電圧を非反転入力端子６２ｃの電圧に等しくするために、出力端子６２ａの電圧が増加する。しかしながら、第２オペアンプ６６ａに逆方向電圧が印加されるので、出力端子６２ａと反転入力端子６２ｂの間が非導通となる。その結果、第２キャパシタ７１の電圧は、入力端子３０の電圧が増加する傾向に転じた時の電圧を維持する。出力端子６２ａの電圧が増加すると、インバータ７４の作用により、ピーク検出回路６０の出力端子８２の電圧がローになる。サンプルホールド回路２０のスイッチ１２ａがオフし、ホールド回路１００の入力端子３０と第１キャパシタ１７の間が非導通になる。そのため、第１キャパシタ１７に蓄積されている電荷が放出されない。ホールド回路１００ａの出力端子２の電圧は、入力端子３０の電圧が減少から増加に転じた時の電圧に保持される。入力端子３０の電圧が電源電圧にまで減少しても、その極小値を保持することができる。
【実施例３】
【００５７】
図４を参照し、ホールド回路２００について説明する。まず、ホールド回路２００の特徴を、ホールド回路１００と対比して説明する。サンプルホールド回路２２０は、スイッチ１２に代えて、スイッチ２１２を備えている。スイッチ２１２は、ｐ型ＭＯＳトランジスタである。スイッチ２１２のバイアス電極（図示省略）には、第１オペアンプ８の出力端子８ａが接続している。スイッチ２１２については後述する。
【００５８】
レベルシフト回路２４０は、ダイオード４４に代えて、ｎ型ＭＯＳトランジスタ２４４を備えている。ｎ型ＭＯＳトランジスタ２４４の一方の主電極は、電源電圧端子ＶＤＤに接続している。ｎ型ＭＯＳトランジスタ２４４の他方の主電極は、レベルシフト回路２４０の出力端子４８に接続している。ｎ型ＭＯＳトランジスタ２４４のゲート２４４ａは、レベルシフト回路２４０の入力端子２８に接続している。ｎ型ＭＯＳトランジスタ２４４は、ソースフォロア回路として動作する。すなわち、出力端子４８の電圧を入力端子２８の電圧よりも小さくする。
【００５９】
ピーク検出回路２６０は、第２ダイオード６６に代えて、第２スイッチ回路（第２ＭＯＳトランジスタ）２６６を備えている。また、リセット回路７８に代えて、リセット回路２７８を備えている。ピーク検出回路２６０はまた、第３オペアンプ９０を備えている。ピーク検出回路２６０の詳細については、図５を参照して説明する。
【００６０】
図５は、図４のピーク検出回路２６０の拡大図を示す。第２スイッチ回路２６６は、ｐ型ＭＯＳトランジスタであり、ソース電極２２１とドレイン電極２２５とゲート電極２２３を備えている。ソース電極２２１は、第２オペアンプ６２の出力端子６２ａに接続している。ドレイン電極２２５は、第２キャパシタ２７１の一方の端子７０と、第３オペアンプ９０の非反転入力端子９０ｃに接続している。ゲート電極２２３はドレイン電極２２５に接続しているので、第２スイッチ回路２６６は、ソース電極２２１とドレイン電極２２５の間に少なくともゲート電極２２３のしきい値電圧に相当する電圧が印加されないと導通しない。そのため、第２スイッチ回路２６６によって、第２オペアンプ６２の出力端子６２ａの電圧が、第３オペアンプ９０の非反転入力端子９０ｃの電圧よりも大きくなる（ノーマリーオフのＰ型ＭＯＳトランジスタ２６６を利用している）。なお、後述するが、第２スイッチ回路２６６のドレイン電極２２５は、リセット回路２７８のソース電極と共通である。そのため、リセット回路２７８のソース電極２２５が、第２キャパシタ２７１の一方の端子７０に接続していると捉えることもできる。
【００６１】
リセット回路２７８は、ｐ型ＭＯＳトランジスタであり、ソース電極２２５とドレイン電極２２９とゲート電極２２７を備えている。ソース電極２２５は、第２キャパシタ２７１の一方の端子７０に接続している。ドレイン電極２２９は、第２キャパシタ２７１の他方の端子７２に接続している。すなわち、リセット回路２７８は、第２キャパシタ２７１に並列に接続されている。ゲート電極２２７は、リセット端子８０に接続している。
【００６２】
第３オペアンプ９０の出力端子９０ａは、第２オペアンプ６２の反転入力端子６２ｂと、第３オペアンプ９０の反転入力端子９０ｂと、第２スイッチ回路２２６のバイアス電極２３７に接続している。なお、図６の符号２４１、２４３及び２４５は寄生ダイオードを示している。寄生ダイオード２４１、２４３及び２４５については後述する。
【００６３】
図６に、第２スイッチ回路２６６とリセット回路２７８の断面図を示す。第２スイッチ回路２６６とリセット回路２７８は、同一の半導体基板２３１内に形成されている。半導体基板２３１はｐ型不純物を含んでおり、その表面側に、ウェル状のｎ型半導体領域２３２が設けられている。ｎ型半導体領域２３２内に、高濃度のｐ型不純物を含むウェル状のｐ型半導体領域２２１、２２５及び２２９が設けられている。ｐ型半導体領域２２１、２２５及び２２９は、それぞれｎ型半導体領域２３２によって隔てられている。
【００６４】
ｐ型半導体領域２２１とｐ型半導体領域２２５の間のｎ型半導体領域２３２に、ゲート絶縁膜２３３を介してゲート電極２２３が対向している。ｐ型半導体領域２２１はｐ型ＭＯＳトランジスタ（第２スイッチ回路）２６６のソース領域であり、ｐ型半導体領域２２５はｐ型ＭＯＳトランジスタ２６６のドレイン領域と捉えることができる。
【００６５】
ｐ型半導体領域２２５とｐ型半導体領域２２９の間のｎ型半導体領域２３２に、ゲート絶縁膜２３５を介してゲート電極２２７が対向している。ｐ型半導体領域２２５はｐ型ＭＯＳトランジスタ（リセット回路）２７８のソース領域であり、ｐ型半導体領域２２９はｐ型ＭＯＳトランジスタ２７８のドレイン領域と捉えることができる。ｎ型半導体領域２３２内に、ｎ型不純物を高濃度に含むｎ＋型半導体領域２３７が形成されている。ｎ＋型半導体領域２３７は、ｎ型半導体領域２３２に効率良く電位を伝達するために設けられている。ｎ＋型半導体領域２３７は、ｐ型ＭＯＳトランジスタ２６６とｐ型ＭＯＳトランジスタ２７８のバイアス領域と捉えることができる。
【００６６】
導電型が異なる半導体領域の間には、寄生ダイオードが形成される。そのため、ｎ型半導体領域２３２内には、寄生ダイオード２４１、２４３及び２４５が形成される。ｐ型半導体領域２２１とｎ型半導体領域２３２の間に、寄生ダイオード２４１が形成されている。ｐ型半導体領域２２５とｎ型半導体領域２３２の間に、寄生ダイオード２４３が形成されている。ｐ型半導体領域２２９とｎ型半導体領域２３２の間に、寄生ダイオード２４５が形成されている。寄生ダイオード２４１、２４３及び２４５は、温度上昇に伴ってインピーダンスが減少する。そのため、寄生ダイオード２４１、２４３及び２４５の温度が上昇すると、逆方向電流（リーク電流）が流れ易くなる。
【００６７】
第２スイッチ回路２６６のドレイン領域２２５は、第２キャパシタ２７１の一方の端子７０と、第３オペアンプ９０の非反転入力端子９０ｃに接続されている。そして、第２スイッチ回路２６６のバイアス領域２３７は、第３オペアンプ９０の出力端子９０ａに接続されている。第３オペアンプ９０では、出力端子９０ａの電圧が非反転入力端子９０ｃの電圧に等しく維持される。そのため、ｐ型半導体領域２２５の電圧は、ｎ＋型半導体領域２３７の電圧に等しい。すなわち、寄生ダイオード２４３のアノードとカソードの間に電位差が生じない。寄生ダイオード２４３の温度が高くなっても逆方向電流が流れないので、第２スイッチ回路２６６がオフしているときに、第２キャパシタ２７１の電圧を確実に保持することができる。ピーク検出回路２６０は、ピーク電圧を良好にホールドすることができる。
【００６８】
上記したように、サンプルホールド回路２２０では、スイッチ２１２のバイアス電極に、第１オペアンプ８の出力端子８ａが接続している。そのため、スイッチ２１２を構成しているｐ型ＭＯＳトランジスタ内に形成される寄生ダイオードに、逆方向電流が流れることを防止することができる。
【００６９】
リセット回路２７８について説明する。リセット端子８０にロー信号が入力されると、すなわち、ゲート電極２２７に負の電圧が印加されると、ソース領域２２５とドレイン領域２２９の間が導通する。その結果、キャパシタ２７１に蓄積されていた電荷が、リセット回路２７８を介して基準電位端子から放出される。ピーク検出回路２６０が保持していたピーク電圧がリセットされる。
【００７０】
ピーク検出回路２６０では、第２スイッチ回路２６６とリセット回路２７８が、１つの半導体基板２３１内に形成されている。そして、第２スイッチ回路２６６のドレイン領域２２５が、リセット回路２７８のソース領域２２５と共通である。そのため、第２スイッチ回路２６６とリセット回路２７８に共通の寄生ダイオード２４３のリーク電流に対策することができる。また、第２スイッチ回路２６６とリセット回路２７８を別々に形成するよりも、ピーク検出回路の製造コストを低減することができる。
【００７１】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
【００７２】
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００７３】
【図１】第１実施例のホールド回路を示す。
【図２】実施例１のホールド回路の動作波形図を示す。
【図３】第２実施例のホールド回路を示す。
【図４】第３実施例のホールド回路を示す。
【図５】第３実施例ホールド回路におけるピーク検出回路の拡大図を示す。
【図６】第２スイッチ回路とリセット回路の断面図を示す。
【図７】従来のホールド回路を示す。
【図８】従来のホールド回路の動作波形図を示す。
【符号の説明】
【００７４】
２：ホールド回路の出力端子
４：サンプルホールド回路の出力端子
５：インピーダンス変換回路の出力端子
６：インピーダンス変換回路
８：第１オペアンプ
１２：スイッチ
１２ａ：第１ＭＯＳトランジスタ
１４：インピーダンス変換回路の入力端子
１７：第１キャパシタ
２０：サンプルホールド回路
２４：サンプルホールド回路の制御入力端子
２６：サンプルホールド回路の入力端子
２８：レベルシフト回路の入力端子
３０：ホールド回路の入力端子
４０：レベルシフト回路
４４、４４ａ：ダイオード
４６：ピーク検出回路の入力端子
４８：レベルシフト回路の出力端子
６０：ピーク検出回路
６２：第２オペアンプ
８２：ピーク検出回路の出力端子
９０：第３オペアンプ
１００：ホールド回路
２６６：第２ＭＯＳトランジスタ
２７１：第２キャパシタ
【図１】
2010096696.tif 000003
【図２】
2010096696.tif 000004
【図３】
2010096696.tif 000005
【図４】
2010096696.tif 000006
【図５】
2010096696.tif 000007
【図６】
2010096696.tif 000008
【図７】
2010096696.tif 000009
【図８】
2010096696.tif 000010