(57)【要約】【課題】基板上にレジスト膜と帯電防止膜とを積層してなる試料において、ミキシング層の影響を排して、パターンプロファイルの劣化が無い、高精度なレジストパターンを形成する基板処理方法を提供する。【解決手段】化学増幅型レジスト膜とこの化学増幅型レジスト膜上に形成された導電性膜とを有する基板試料に所望のパターンを露光する露光工程と、露光後の基板試料に加熱処理をする加熱工程と、加熱処理された基板試料上のレジスト膜に現像処理をする現像工程と、露光工程と加熱工程との間または加熱工程と現像工程との間に、導電性膜、化学増幅型レジスト膜の一部をドライエッチングまたはアッシングにより剥離する剥離工程とを有する。【選択図】図３
2010073899.tif 000002
【特許請求の範囲】
【請求項１】
化学増幅型レジスト膜と前記化学増幅型レジスト膜上に形成された導電性膜とを有する基板試料に所望のパターンを露光する露光工程と、
前記露光後の基板試料に加熱処理をする加熱工程と、
前記加熱処理された基板試料上のレジスト膜に現像処理をする現像工程とを備え、
前記露光工程と前記加熱工程との間または前記加熱工程と前記現像工程との間に、前記導電性膜、前記化学増幅型レジスト膜の一部をドライエッチングまたはアッシングにより剥離する剥離工程をさらに有することを特徴とする基板処理方法。
【請求項２】
前記露光工程には電子線が用いて行われることを特徴とする請求項１に記載の基板処理方法。
【請求項３】
前記化学増幅型レジスト膜の一部の剥離膜厚は、前記化学増幅型レジスト膜の初期の厚みの５％〜３０％であることを特徴とする請求項１または２に記載の基板処理方法。
【請求項４】
基板試料に所望のパターンを露光する露光装置と、
前記露光後の基板試料に対して、ドライエッチングまたはアッシングにより剥離処理を行う剥離装置と、
前記剥離処理された基板試料に加熱処理をする加熱装置と、
前記加熱処理された基板試料に対して現像処理を行う現像装置と、
前記露光装置と前記剥離装置の間、前記剥離装置と前記加熱装置の間、および前記加熱装置と前記現像装置の間で、前記基板試料を自動的に搬送する搬送装置とを有することを特徴とする基板処理装置。
【請求項５】
基板試料に所望のパターンを露光する露光装置と、
前記露光後の基板試料に加熱処理をする加熱装置と、
前記加熱処理された基板試料に対して、ドライエッチングまたはアッシングにより剥離処理を行う剥離装置と、
前記剥離処理された基板試料に対して現像処理を行う現像装置と、
前記露光装置と前記加熱装置の間、前記加熱装置と前記剥離装置の間、および前記剥離装置と前記現像装置の間で、前記基板試料を自動的に搬送する搬送装置とを有することを特徴とする基板処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レジスト膜を形成して行う基板処理方法およびこの基板処理方法に適した基板処理装置に関する。
【背景技術】
【０００２】
近年、半導体装置の集積度の増加に伴い個々の素子の寸法は微小化が進み、各素子を構成する配線やゲートなどの幅も微細化されている。
【０００３】
この微細化を支えているフォトリソグラフィ技術には、加工や処理を受ける基板の表面にレジスト組成物を塗布してレジスト膜を形成する工程、光や電子線を照射して所定のレジストパターンを露光することによりレジストパターン潜像を形成（すなわち、描画）する露光工程、必要に応じ加熱処理する工程、次いでこれを現像して所望の微細パターンを形成する現像工程、および、この微細パターンをマスクとして基板に対してエッチングなどの加工を行う工程が含まれる。
【０００４】
フォトリソグラフィ技術においては、露光光の波長が解像可能な配線パターン等の幅と比例関係にある。従って、パターンの微細化を図る手段の一つとして、上記のレジストパターン潜像を形成する際に使用される露光光の短波長化が進められている。
【０００５】
従来、例えば６４Ｍビットまでの集積度のＤＲＡＭの製造には、高圧水銀灯のｉ線（波長：３６５ｎｍ）が光源として使用されてきた。近年では、２５６メガビットＤＲＡＭの量産プロセスには、ＫｒＦ（フッ化クリプトン）エキシマレーザ（波長：２４８ｎｍ）を露光光源として用いた技術が実用化されている。また、１ギガビット以上の集積度を持つＤＲＡＭの製造には、ＡｒＦ（フッ化アルゴン）エキシマレーザ（波長：１９３ｎｍ）が実用化されている。さらに、１００ｎｍ以下のデザイン・ルールに対応する微細パターンを実現する技術として、ＡｒＦによる液浸露光や、ＥＵＶ（Ｅｘｔｒｅｍｅ  Ｕｌｔｒａ  Ｖｉｏｌｅｔ）を露光光源とすることも考えられている。
【０００６】
一方、より高解像度の露光技術として、電子線リソグラフィ技術の開発も進められている。電子線リソグラフィ技術は利用する電子線が荷電粒子線であるために本質的に優れた解像度を有し、また焦点深度を大きく確保することができるため高い段差上でも寸法変動を抑制することができる利点を有しており、ＤＲＡＭを代表とする最先端デバイスの開発に適用されている他、一部ＡＳＩＣの生産にも用いられている。また、ウェハにＬＳＩパターンを転写する際の原版となるマスクまたはレティクルの製造現場では、電子線リソグラフィが広く一般に使われている。
【０００７】
特許文献１には、電子線リソグラフィ技術を用いた半導体集積回路装置の製造方法が開示されている。
【０００８】
このようなフォトリソグラフィ技術や電子線リソグラフィ技術においては、スピンコータやスリットコータ等で基板表面に薄膜状に成膜され、光や電子線との反応を利用して不要な部分を除去されてパターニングされる、上記したレジストが重要な役割を果たしている。そして、素子の寸法の微細化に対応すべく、レジストの解像度向上、ラインエッジの荒さ（ラフネス）改善、高感度化などの検討や開発が進められている。
【０００９】
マスク製造の場だけでなく、特に、最先端の超微細デバイスへの適用が期待される電子線リソグラフィ技術においては、優れた解像度を備えるにも関わらず、一度に露光できる面積が従来のフォトリソグラフィ技術に比べ小さいため、露光に長時間を要してしまうことが指摘されており、対応するレジストに対して高感度化が強く求められている。
【００１０】
このような高感度化要求に応えるレジスト技術として、近年、化学増幅型レジストが提案され、盛んに開発が進められている。
【００１１】
化学増幅型レジストにはポジ型とネガ型があるが、一般に、ポジ型の化学増幅型レジストは、アルカリ不溶性ポリマーおよび酸発生剤を含有する。ここで、アルカリ不溶性ポリマーは、例えば、ポリビニルフェノールのフェノール性水酸基を保護基によってブロックした構造を有している。
【００１２】
このような化学増幅型レジストに対し、電子線などの露光光を照射すると、露光部で酸発生剤が分解して酸を生じる。その後、加熱処理を行うと、フェノール性水酸基をブロックしている保護基が酸の触媒作用により加熱分解するために、保護基がはずれてフェノール性水酸基となる。これにより、化学増幅型レジストは、露光部においてアルカリ可溶性となる。したがって、アルカリ現像液を用いた現像処理によって露光部を溶解除去することによって、所望のレジストパターンを形成することができる。
【００１３】
以上のように、フォトリソグラフィ技術や電子線リソグラフィ技術において、レジストは重要な技術要素である。さらに、最近では、素子の寸法の微小化などに伴う要求の高度化に対応して、レジストの持つ根本的特性に関する課題が指摘されるようになっている。
【００１４】
すなわち、レジスト材料は、一般に高分子材料をベースとする有機材料であって、電気的に絶縁性である。従って、レジスト膜は絶縁物となり、表面がチャージアップしやすいという性質を有する。
【００１５】
このようなレジストの性質は、特に、電子線リソグラフィ技術において大きな問題となる。すなわち、電子線露光を行う基板が、絶縁性のレジスト膜で被覆された場合、照射された電子の一部や、それに伴い発生した二次電子がレジスト膜上、または、膜中で滞留してしまう。そうした場合、滞留した電子による電荷によってレジスト上の空間や膜中に電界が形成され、この電界の影響によって、その後に入射してくる電子線の軌道が曲げられてしまう。こうした現象は、描画位置の精度を大きく低下させることになる。
【００１６】
上記課題に対して、レジスト膜と接するレジスト膜の上層若しくは下層に、電子の滞留を解消可能な導電性の層を設ける技術が提案されている。
【００１７】
特許文献２には、レジスト膜の下層に導電性の反射防止膜を設ける技術が開示されている。この技術によれば、導電性の膜の作用により、レジスト膜における帯電が防止できるとされる。
【００１８】
しかしながら、こうした導電性層の配設について、帯電による電子ビームの位置ずれは解決できるものの、新たな問題点の発生が指摘されている。それは、帯電防止を目的として導入された導電性層が、レジスト膜との界面で反応する、所謂ミキシング現象を引き起こし、レジスト膜の導電性層と接する面からレジスト膜内部に及ぶミキシング層と呼ばれる新たな層を形成してしまうことに起因する。このようなミキシング層の形成は、化学増幅型レジストの膜で特に顕著な現象であり、解像度やパターン形状を劣化させる現象として大きな問題となっている。
【００１９】
図１は、化学増幅型レジスト膜上に導電性の帯電防止膜を設けて行う、従来の基板処理方法の要部工程を示すフローチャート図である。そして、図２は、図１の各工程における工程断面図である。
【００２０】
図１の基板処理方法では、基板上にポジ型のレジスト膜と帯電防止膜の積層された試料を使用し、電子線露光を行う描画工程（Ｓ１００１）と、描画後の加熱処理であって露光後のレジスト内での反応を促進するためＰＥＢ（Ｐｏｓｔ  Ｅｘｐｏｓｕｒｅ  Ｂａｋｅ）処理を行うＰＥＢ工程（Ｓ１００２）と、現像工程（Ｓ１００３）という一連の工程が実施される。
【００２１】
図２（ａ）において、基板１０１上にレジスト膜１０２と導電性の帯電防止膜１０３の積層された初期状態の試料１００を示す。この試料１００に対し、描画工程として電子線を用いて露光し、レジスト膜１０２に所定のパターンを描画する。描画工程の後、このレジスト膜１０２上に帯電防止膜１０３が積層された試料１００においては、帯電防止膜１０３とレジスト膜１０２との反応によりレジスト膜１０２の帯電防止膜１０３と接する界面にミキシング層１０４が形成されている。
【００２２】
図２（ｂ）において、ＰＥＢ工程として、描画終了後、パターンが描画された試料１００についてＰＥＢ処理を行う。このＰＥＢ処理によりレジスト膜１０２内での反応が促進され、試料１００上のレジスト膜１０２には露光パターンに対応する潜像が形成される。このとき、加熱により帯電防止膜１０３とレジスト膜１０２との反応も促進され、ミキシング層１０４の拡大が起こる。そして、ミキシング層１０４はレジスト膜１０２の内部でその厚みを増大させてしまう。このレジスト膜１０２の上面から内部に広がるミキシング層１０４は、劣化されたレジスト膜１０２であり、レジスト材としては性能の劣化が起こっている。
【００２３】
図２（ｃ）において、現像工程として、試料１００を現像液に浸漬して現像処理を行う。これにより基板１００上にレジストパターンを形成する。このとき、性能の劣るレジスト材であるミキシング層１０４の影響により、レジスト膜１０２の一部も影響を受けて、所望のレジストパターンの形成は実現できない。すなわち、例えば、レジスト形状は理想的な矩形形状とはならず、図２（ｃ）に示すような逆テーパ形状（Ｔトップ形状）となってしまう。
【００２４】
このように、帯電防止を目的とする導電性層の導入により、導電性層とレジスト膜の界面での反応が起こり、レジスト層表面から内部に及ぶミキシング層が形成され、このミキシング層の形成によりレジストパターンのパターンプロファイルの劣化が起こってしまう。
【００２５】
以上のような新たな問題に対し、ミキシング層の形成を引き起こさない帯電防止膜の開発が求められているが、実現されるには至っていない。
【００２６】
また、描画工程の後であって、ＰＥＢ工程の前に、水洗による帯電防止膜を剥離する工程を挿入する方法が提案されている。しかしながら、従来方法においては、描画とＰＥＢ処理は連続して一体的に行うのが一般的であり、水洗による剥離工程の挿入は、基板処理工程を煩雑化させ、基板処理の生産性を低下させてしまうという問題点があった。
【００２７】
また、ミキシング層の形成は、描画に際してレジスト層内部にまで及んでおり、水洗によって帯電防止膜を剥離する剥離工程を設けたとしても、ミキシング層の除去を完全に行うことはできず、レジストパターンのパターンプロファイルの劣化を十分に防止することはできなかった。
【００２８】
【特許文献１】特開平１１−３１２６３４号公報
【特許文献２】特開平２０００−１９１９１６号公報
【発明の開示】
【発明が解決しようとする課題】
【００２９】
本発明は、こうした問題に鑑みてなされたものである。すなわち、本発明の目的は、帯電防止を目的とする導電性層の導入により形成されるミキシング層の影響を排して、パターンプロファイルの劣化が無い、所望のレジストパターンの形成を実現する基板処理方法を提供することにある。
【００３０】
また、本発明の目的は、帯電防止を目的とする導電性層の導入により形成されるミキシング層の影響を排して、パターンプロファイルの劣化が無い、所望のレジストパターンの形成を実現する基板処理装置を提供することにある。
【００３１】
本発明の他の目的および利点は、以下の記載から明らかとなるであろう。
【課題を解決するための手段】
【００３２】
本発明の第１の態様は、化学増幅型レジスト膜と前記化学増幅型レジスト膜上に形成された導電性膜とを有する基板試料に所望のパターンを露光する露光工程と、
露光後の基板試料に加熱処理をする加熱工程と、
加熱処理された基板試料上のレジスト膜に現像処理をする現像工程とを備え、
露光工程と加熱工程との間または加熱工程と現像工程との間に、導電性膜を剥離するとともに、導電性膜、化学増幅型レジスト膜の一部をドライエッチングまたはアッシングにより剥離する剥離工程をさらに有することを特徴とする基板処理方法に関する。
なお、剥離工程において、導電性膜と化学増幅型レジスト膜の剥離は継続（連続）して行われるが、ドライエッチングとアッシングを繰り返して不連続であっても良い。
【００３３】
上述の露光工程は電子線を用いて行うことが望ましい。
【００３４】
なお、化学増幅型レジスト膜の一部の剥離（除去）は、基本的にミキシング層が除去されれば良いが、好ましくはそのミキシング層により悪影響を及ぼさない範囲が好ましく、具体的には、化学増幅型レジスト膜の初期の厚みの５％〜３０％であることが望ましい。
【００３５】
本発明の第２の態様は、基板試料に所望のパターンを露光する露光装置と、
露光後の基板試料に対して、ドライエッチングまたはアッシングにより剥離処理を行う剥離装置と、
剥離処理された基板試料に加熱処理をする加熱装置と、
加熱処理された基板試料に対して現像処理を行う現像装置と、
露光装置と剥離装置の間、剥離装置と加熱装置の間、および加熱装置と現像装置の間で、基板試料を自動的に搬送する搬送装置とを有することを特徴とする基板処理装置に関する。
上述した露光装置には電子線を用いることができる。
【００３６】
本発明の第３の態様は、基板試料に所望のパターンを露光する露光装置と、
露光後の基板試料に加熱処理をする加熱装置と、
加熱処理された基板試料に対して、ドライエッチングまたはアッシングにより剥離処理を行う剥離装置と、
剥離処理された基板試料に対して現像処理を行う現像装置と、
露光装置と加熱装置の間、加熱装置と剥離装置の間、および剥離装置と現像装置の間で、基板試料を自動的に搬送する搬送装置とを有することを特徴とする基板処理装置に関する。
【発明の効果】
【００３７】
本発明の第１の態様によれば、基板上に形成されたレジスト膜における帯電防止を目的とした導電性層の導入により、レジスト膜と導電性層との界面および当該界面付近のレジスト膜上部に形成されるミキシング層の影響を排して、パターンプロファイルの劣化が無い、所望のレジストパターンの形成を実現する基板処理方法が提供される。
【００３８】
本発明の第２および第３の態様によれば、露光装置、加熱装置、剥離装置および現像装置の間で自動的に基板が搬送され、ミキシング層を剥離した後に現像処理が行われるので、所望のレジストパターンの形成を実現可能な基板処理装置が提供される。特に、第３の態様によれば、露光処理とＰＥＢ処理が連続して行われる装置を応用することができる。
【発明を実施するための最良の形態】
【００３９】
実施の形態１．
図３は、本発明に係る第一の実施の形態における基板処理方法の要部工程をマスク製造に適用した場合のフローチャート図である。そして、図４は、第一の実施の形態における基板処理方法である、レジスト膜上に導電性膜を設けて行う基板処理方法を説明する、図３の各工程における工程断面図である。
【００４０】
第一の実施形態における基板処理方法に適用する基板試料は、図４（ａ）に示す、基板２上に遮光膜３とレジスト膜４と導電性の帯電防止膜５とが積層された初期状態の試料１である。そして、基板２はガラス基板であり、遮光膜３は、マスクをステッパなどの光露光装置で露光して、ＬＳＩパターンをウェハに転写する際、ＬＳＩパターンの形成に不要な光を遮光することを目的として設けられている。本実施の形態において遮光膜３は、酸化クロム（ＣｒＯｘ）とクロム（Ｃｒ）からなる膜である。
【００４１】
また、レジスト膜４は化学増幅型レジストの膜である。化学増幅型レジストは、上記したように、光および電子線の照射により酸を発生する酸発生剤と、酸により反応する化合物を含むレジストであり、酸触媒による反応を用いて化合物のアルカリ溶解特性を変化させることによりレジストパターンを形成するものである。
【００４２】
酸発生剤としては、照射される光源および電子線源のエネルギーに応じて公知の材料から適宜選択して用いることができる。ベース樹脂にとしては、光源および電子線源の波長において透明な材料が用いられる。また、側鎖に酸加水分解を生じやすい側鎖を有する材料が用いられる。こうすることにより、露光前後の現像液への溶解度差を十分に確保することができる。具体的には、化学増幅型レジストに通常用いられる公知の材料を適宜用いることが可能である。
【００４３】
例えば、ポジ型レジスト組成物の場合は、アルカリ不溶な酸性官能基で保護されたアルカリ不溶性または難溶性の樹脂であって、該アルカリ不溶性基が脱離したときにアルカリ可溶性となるベース樹脂を用いることができ、ネガ型レジスト組成物の場合は、アルカリ可溶性樹脂であって、架橋剤による架橋によってアルカリ難溶性となるベース樹脂を用いることができる。
【００４４】
そして、化学増幅型レジストは、酸発生剤およびベース樹脂が、有機溶媒に溶解した状態で基板上に塗布できる。さらに、化学増幅型レジストは、適宜クエンチャー等の材料を含むことができる。こうすることにより、より一層確実にリソグラフィにおける感度や精度を向上させることができる。化学増幅型レジストがポジ型である場合には、溶解阻止剤を含んでいてもよく、ネガ型である場合には架橋剤を含んでいてもよい。また、レジスト中には酸発生剤が含まれ、例えばジアゾジスルホン系、トリフェニルスルホニウム系等が含まれる。
【００４５】
本実施の第一形態における基板処理方法に適用する試料１においては、レジスト膜４にはポジ型の化学増幅型レジストを使用している。
【００４６】
また、帯電防止膜５は、例えば、導電性ポリマー（約５％）と水（約９５％）と界面活性剤である。レジスト表面は通常、撥水性であり、一方、帯電防止膜は大部分が水で構成されるため、レジスト上に塗布しやすいように界面活性剤を使用してもよい。また、帯電防止膜のレジスト上の塗布性を上げるために少量のエタノールを加えてもよい。
【００４７】
導電性ポリマーとしては、例えば、ポリアニリン系等の共役二重結合を主鎖に持つポリマーまたはポリアニリンスルホン化物等が使用できる。
【００４８】
図３において、第一の実施形態における基板処理方法は、試料１を使用し、電子線露光を行う描画工程（Ｓ１０１）と、描画後の加熱処理であって露光後のレジスト内での反応を促進するためＰＥＢ（Ｐｏｓｔ  Ｅｘｐｏｓｕｒｅ  Ｂａｋｅ）処理を行うＰＥＢ工程（Ｓ１０２）と、帯電防止膜５を剥離し、さらにレジスト膜４についてレジスト膜４の厚みの一部となる厚みでレジスト膜４の上面から厚み方向に剥離をする剥離工程（Ｓ１０３）と現像工程（Ｓ１０４）という一連の工程を実施する。
【００４９】
図４（ｂ）において、基板２上に遮光膜３とレジスト膜４と導電性の帯電防止膜５の積層された試料１を示す。この試料１に対し、描画工程として電子線を用いて露光し、レジスト膜４に所定のパターンを描画する。電子線露光による描画の後、レジスト膜４上に帯電防止膜５が積層された試料１においては、帯電防止膜５とレジスト膜４との反応によりレジスト膜４の帯電防止膜５と接する界面にミキシング層６が形成されている。
【００５０】
図４（ｃ）において、ＰＥＢ工程として、描画終了後、パターンが描画された試料１についてＰＥＢ処理を行う。このＰＥＢ処理によりレジスト膜４内での反応が促進され、試料１上のレジスト膜４には露光パターンに対応する潜像が形成される。このとき、加熱によって帯電防止膜５とレジスト膜４との間の反応も促進され、ミキシング層６の拡大が引き起こされる。その結果、ミキシング層６はレジスト膜４の内部でその厚みを増大させてしまう。このレジスト膜４の上面から厚み方向に内部まで広がるミキシング層６は、劣化されたレジスト膜４であり、レジスト材としての性能の劣化が生じている。
【００５１】
図４（ｄ）において、剥離工程として、帯電防止膜５を剥離し、さらにレジスト膜４をレジスト膜４の厚みの一部となる厚みでレジスト膜４の上面から剥離する処理を行う。この剥離処理により、帯電防止膜５とともにミキシング層６が除去される。そして、さらにレジスト層４についてその一部となる厚みで上面から剥離することにより、ミキシング層６と共に、ミキシング層６形成の影響を受けてレジストパターンのパターンプロファイルの劣化を引き起こす一因となるレジスト膜４の表面側の一部を剥離、除去することができる。
【００５２】
図４（ｄ）に示す剥離工程においては、帯電防止膜５とレジスト膜４の一部の剥離をドライエッチング、若しくは帯電防止膜５とレジスト膜４の一部とを酸化させて除去するアッシングにより行うことができる。ドライエッチングおよびアッシングは帯電防止膜５のみではなく、レジスト膜４も高精度に剥離することが可能であり、好適である。
【００５３】
このとき、レジスト膜４をその上面から一部分のみ剥離するが、その厚みは試料１における初期のレジスト膜４の厚みの５％〜３０％が好ましい。この範囲の厚みで剥離することにより、レジストパターンのパターンプロファイルの劣化を引き起こす一因となるレジスト膜４の表面側の一部を剥離、除去することができる。尚、上記は、レジスト膜４を所定の厚みを残して膜上面から剥離し、この所定の厚みは、レジスト膜４の厚みの７０〜９５％とすることが好ましいと換言することができる。
【００５４】
その場合、処理前の試料１におけるレジスト膜４の厚みを剥離する分だけ従来試料より厚くして設けておくことが好ましい。すなわち、従来試料より５％〜３０％厚みを厚くして試料１を準備しておくことが好ましい。このように初期のレジスト膜４の膜厚を設定しておくことで、基板処理の後、所望の厚みのレジストパターンが得られる。尚、試料１の初期状態におけるレジスト膜４の膜厚をこれ以上に厚くしてしまうと、従来試料よりはるかに厚いレジスト膜厚で電子線露光が行われることになるため、最終的に得られるパターンの解像度が低下してしまう可能性がある。
【００５５】
図４（ｅ）において、現像工程として、剥離工程を経た後の試料１を現像液に浸漬して現像処理をする。これにより、レジストパターンを形成する。
【００５６】
以上の工程により、導電性の帯電防止膜５の導入によりレジスト膜４に形成されるミキシング層６の影響を排して、パターンプロファイルの劣化が無い、所望のレジストパターンを基板上に形成する基板処理を実現することができる。
【００５７】
また、従来の基板処理方法においては、描画とＰＥＢ処理は連続して一体的に行うこと通常であるが、本実施形態の基板処理法では、新たに挿入する上記の剥離工程がＰＥＢ工程の後であり、大きな工程の変化を必要とすること無く従来方法に改善を加え、より特性の優れた基板処理方法を実施できる。そして、従来基板処理方法に対応して設計された基板処理装置に対しても、一体化された描画とＰＥＢ処理を行う装置を大きく改造する必要無く、剥離処理に対応する装置を加えることで新たな高機能の基板処理装置を構成することが可能となる。
【００５８】
実施の形態２．
図５は、本発明に係る第二の実施の形態における基板処理方法の要部工程を示すフローチャート図である。そして、図６は、第二の実施の形態における基板処理方法である、レジスト膜上に導電性膜を設けて行う基板処理方法を説明する、図５の各工程における工程断面図である。
【００５９】
第二の実施形態における基板処理方法に適用する基板試料は、上記した本発明に係る第一の実施形態において使用した試料１と同様の構成の試料１１である。従って、図６（ａ）に示すように、初期状態の試料１１は、基板１２上に遮光膜１３とレジスト膜１４と導電性の帯電防止膜１５とが積層されて構成されている。そして、基板１２はガラス基板であり、遮光膜１３は酸化クロム（ＣｒＯｘ）とクロム（Ｃｒ）からなる膜である。
【００６０】
また、レジスト膜１４は、図４（ａ）の試料１におけるレジスト膜４と同様のポジ型の化学増幅型レジストの膜である。そして、帯電防止膜１５についても図４（ａ）の帯電防止膜５と同様の物を使用している。
【００６１】
図５において、第二の実施形態における基板処理方法は、試料１１を使用し、電子線露光を行う描画工程（Ｓ１１１）と、帯電防止膜１５を剥離し、さらにレジスト膜１４についてレジスト膜１４の厚みの一部となる厚みでレジスト膜１４の上面から厚み方向に剥離をする剥離工程（Ｓ１１２）と、描画後の加熱処理であって露光後のレジスト内での反応を促進するためＰＥＢ処理を行うＰＥＢ工程（Ｓ１１３）と、現像工程（Ｓ１１４）という一連の工程を実施する。
【００６２】
図６（ｂ）において、基板１２上に遮光膜１３とレジスト膜１４と導電性の帯電防止膜１５の積層された試料１１を示す。この試料１１に対し、描画工程として電子線を用いて露光し、レジスト膜１４に所定のパターンを描画する。この電子線露光による描画の後、レジスト膜１４上に帯電防止膜５が積層された試料１１においては、帯電防止膜１５とレジスト膜１４との反応によりレジスト膜１４の帯電防止膜１５と接する界面にミキシング層１６が形成されている。
【００６３】
図６（ｃ）において、剥離工程として、帯電防止膜１５を剥離し、さらにレジスト膜１４をレジスト膜１４の厚みの一部となる厚みでレジスト膜１４の上面から剥離する処理を行う。この剥離処理により、帯電防止膜１５とともにミキシング層１６が除去される。そして、さらにレジスト層１４についてその一部となる厚みで上面から剥離することにより、ミキシング層１６と共に、ミキシング層１６形成の影響を受けてレジストパターンのパターンプロファイルの劣化を引き起こす一因となるレジスト膜１４の表面側の一部を剥離、除去することができる。
【００６４】
図６（ｃ）に示す剥離工程においては、帯電防止膜１５とレジスト膜１４の一部の剥離をドライエッチング、若しくは帯電防止膜１５とレジスト膜１４の一部とを酸化させて除去するアッシングにより行うことができる。ドライエッチングおよびアッシングは帯電防止膜１５のみではなく、レジスト膜１４も高精度に剥離することが可能であり、好適である。
【００６５】
このとき、レジスト膜１４をその上面から一部分のみ剥離するが、その厚みは試料１１における初期のレジスト膜１４の厚みの５％〜３０％が好ましい。この範囲の厚みで剥離することにより、レジストパターンのパターンプロファイルの劣化を引き起こす一因となるレジスト膜１４の表面側の一部を剥離、除去することができる。
【００６６】
その場合、処理前の試料１１におけるレジスト膜１４の厚みを剥離する分だけ従来試料より厚くして設けておくことが好ましい。すなわち、従来試料より５％〜３０％厚みを厚くして試料１１を準備しておくことが好ましい。このように初期のレジスト膜１４の膜厚を設定しておくことで、基板処理の後、所望の厚みのレジストパターンが得られる。尚、試料１１の初期状態におけるレジスト膜１４の膜厚をこれ以上に厚くしてしまうと、従来試料よりはるかに厚いレジスト膜厚で電子線露光が行われることになるため、最終的に得られるパターンの解像度が低下してしまう可能性がある。尚、上記は、レジスト膜１４を所定の厚みを残して膜上面から剥離し、この所定の厚みは、レジスト膜１４の厚みの７０〜９５％とすることが好ましいと換言することができる。但し、本実施の形態では、下記に述べるように、剥離工程の後にＰＥＢ工程を行う。つまり、ＰＥＢ工程によるミキシング層１６の拡大の前にミキシング層１６を除去する。したがって、ＰＥＢ工程の後で剥離工程を行う実施の形態１に比較して、剥離するレジスト膜１４の厚みは少なくて済む。
【００６７】
図６（ｄ）において、ＰＥＢ工程として、描画工程によりパターンが描画され、剥離工程により帯電防止膜１５とレジスト膜１４の一部が剥離された試料１１についてＰＥＢ処理を行う。
【００６８】
このＰＥＢ処理によりレジスト膜１４内での反応が促進され、試料１１上のレジスト膜１４には露光パターンに対応する潜像が形成される。
【００６９】
図６（ｅ）において、現像工程として、剥離工程とＰＥＢ工程とを経た後の試料１１を現像液に浸漬して現像処理をする。これにより、レジストパターンを形成する。
【００７０】
以上の工程により、導電性の帯電防止膜１５の導入によりレジスト膜１４に形成されるミキシング層１６の影響を排して、パターンプロファイルの劣化が無い、所望のレジストパターンを基板上に形成する基板処理を実現することができる。
【００７１】
尚、第二の実施形態における基板処理方法においては、第一の実施形態と異なり、ＰＥＢ工程の前に剥離工程を設けており、加熱によってレジスト膜中でミキシング層が拡大する前に、高い精度でミキシング層を除去することが可能となる。よって、レジスト膜に形成されるミキシング層の影響を排して、パターンプロファイルの劣化が無い、所望のより高精度なレジストパターンを基板上に形成する、より完全な基板処理を実現することができる。
【００７２】
また、電子線露光による描画工程を複数回適用してレジストパターンを形成する基板処理方法の場合に対しても高効率な基板処理が可能となる。
【００７３】
実施の形態３．
図７は、第三の実施の形態における基板処理装置の構成を示す概念図である。図７に示す第三実施形態である基板処理装置２１は、基板上にレジスト膜と導電性の帯電防止膜の積層された試料２０を処理し、当該基板上に高精度なレジストパターンを形成する装置である。
【００７４】
基板処理装置２１は、荷電ビーム描画装置２２と、基板位置決め装置３１と、ロボットチャンバ４１と、待機室５１と、基板搬送装置６１と、ＰＥＢ装置７１と、剥離装置８１と、現像装置８２とからなる。
【００７５】
荷電ビーム描画装置２２は、真空雰囲気中で電子ビームを発生させ、この電子ビームを成形・偏向させる荷電ビーム鏡筒２３と、荷電ビーム鏡筒２３から送り出された電子ビームを試料２０に照射させる処置室としての描画室２４と、描画室２４内に配置され、試料２０を保持して電子ビーム照射のために高精度に位置決めをするＸＹステージ２５とを備えている。
【００７６】
基板位置決め装置３１は、上記荷電ビーム描画装置２２内のＸＹステージ２５で高精度に試料２０の位置決めをする前に、迅速に効率良くＸＹステージ２５上で試料２０の位置決めができるように大まかに試料２０の位置決めをするための装置である。試料２０の仮の位置決めをするための位置決め機構（図示せず）を有している。
【００７７】
ロボットチャンバ４１は、試料２０を装置間で移動を実行するための搬送ロボット（図示せず）を備えている。
【００７８】
待機室５１は、試料２０を待機させる空間を提供する装置であり、待機室５１内の圧力は、図示しない圧力制御装置によって描画室２４と同程度の真空雰囲気と大気圧とに選択的に制御される。すなわち、試料２０の置かれる雰囲気を大気雰囲気と真空雰囲気との何れの雰囲気に自由に切り替えて設定することができる。荷電ビーム描画装置２２や基板位置決め装置３１、ロボットチャンバ４１では、試料２０が置かれる内部は真空雰囲気であり、基板搬送装置６１やＰＥＢ装置７１では、試料２０が置かれる内部は大気雰囲気であるため、この待機室５１を利用して基板の置かれる雰囲気を切り替える。
【００７９】
基板搬送装置６１は、未処理の試料２０の待機室５１への搬送と、描画後の試料２０のＰＥＢ装置７１への搬送を実施する装置である。
【００８０】
ＰＥＢ装置７１は、ホットプレートなど、図示されない試料加熱機構を備えている。そして、荷電ビーム描画装置２２内で描画が終了した試料２０に対し加熱処理をし、レジスト内での反応を促進してレジスト内に潜像を形成する。尚、このＰＥＢ装置７１での加熱処理中、帯電防止膜とレジスト膜との界面に形成されたミキシング層は拡大し、その影響はレジスト膜内部にまで及ぶようになる。
【００８１】
剥離装置８１は、ドライプロセスにより、帯電防止膜を剥離し、レジスト膜を当該レジスト膜の厚みの一部となる厚みで膜上面から剥離する装置である。具体的には、反応性の気体（エッチングガス）やイオン、ラジカルによる反応によってレジストを気体化させ、除去をするドライエッチング装置、若しくはオゾンやプラズマによりレジストを灰化（アッシング）することにより除去するアッシング装置を選択して使用することができる。尚、この剥離装置８１は、剥離処理を施すことにより、帯電防止膜とレジスト膜の界面に形成されたミキシング層を除去する。
【００８２】
現像装置８２は、現像液（図示せず）を使用して行うウエットプロセスにより現像が可能な装置である。潜像が形成された試料において現像を行い、レジストパターンの形成を行う。
【００８３】
以上の各部装置によって構成される基板処理装置２１であるが、これを使用した基板処理は以下のようにして行われる。
【００８４】
まず、基板上にレジスト膜と導電性の帯電防止膜の積層された試料２０を準備し、未処理の試料２０は、基板搬送装置６１にセットされる。そして、試料２０は、図７中の実線の矢印に示されるように、基板搬送装置６１により室内が大気雰囲気に設定された待機室５１へと搬送される。
【００８５】
次に、待機室５１では、室内の圧力が、図示しない圧力制御装置によって描画室２４と同程度の真空雰囲気に制御される。その後、ロボットチャンバ４１の搬送ロボット（図示せず）により、図７中の実線の矢印に示されるように、試料２０は、基板位置決め装置３１にセットされる。
【００８６】
次に、試料２０は、基板位置決め装置３１により、迅速に効率良くＸＹステージ２５上で試料２０の位置決めができるように、位置決め機構（図示せず）により大まかに位置決めがなされる。
【００８７】
次に、試料２０は、ロボットチャンバ４１の搬送ロボット（図示せず）により、図７中の実線の矢印に示されるように、荷電ビーム描画装置２２の描画室２４内のＸＹステージ２５上にセットされる。そして、試料２０は、ＸＹステージ２５上で電子線ビーム照射による描画のための高精度の位置合わせが行われる。
【００８８】
次に、試料２０は、ＸＹステージ２５上において、荷電ビーム鏡筒２３から送り出された電子線ビームの照射を受け、所望パターンの描画の処理を受ける。
【００８９】
次に、描画終了後、試料２０は、ロボットチャンバ４１の搬送ロボット（図示せず）により、図７中の点線の矢印に示されるように、ＸＹステージ２５上から待機室５１内に搬送される。
【００９０】
次に、待機室５１では、室内の圧力が、図示しない圧力制御装置によって大気雰囲気に設定制御される。その後、基板搬送装置６１に戻され、次に、ＰＥＢ装置７１へと搬送される。
【００９１】
次に、試料２０は、ＰＥＢ装置７１で、ホットプレートなど、図示されない試料加熱機構により加熱処理がなされる。その結果、電子線露光後の試料２０のレジスト内で起こる反応を促進してレジスト内に露光パターンに由来する潜像を形成する。
【００９２】
次に、試料２０は、剥離装置８１に自動的に搬送され、剥離装置８１でドライプロセスにより、帯電防止膜が剥離され、さらに、レジスト膜が当該レジスト膜の厚みの一部となる厚みで膜上面から剥離される。
【００９３】
次に、試料２０は、現像装置８２に自動的に搬送され、現像装置８２で、現像液（図示せず）を使用して行うウエットプロセスにより現像処理が施される。そして、試料２０では、レジストパターンが形成される。
【００９４】
こうして、基板処理装置２１を使用することにより、基板上にレジスト膜と導電性の帯電防止膜とを積層して構成した試料において、レジスト膜に形成されるミキシング層の影響を排して、パターンプロファイルの劣化が無い、所望の高精度なレジストパターンを基板上に形成する基板処理を実現することができる。
【００９５】
尚、上記基板処理装置２１において、ＰＥＢ装置７１と剥離装置８１を置換して、露光後の試料２０に対し、剥離装置８１で剥離処理した後、ＰＥＢ装置７１でＰＥＢ処理するように構成しても良い。そうすることにより、ＰＥＢ装置７１でのＰＥＢ処理の間に生じるミキシング層の影響拡大の前に、帯電防止膜と共にミキシング層とレジスト膜の一部を剥離装置８１で剥離することが可能となる。その結果、レジストパターン形成をより高精度に行うことが可能となる。
【００９６】
尚、本発明は上記した実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々変形して実施することができる。例えば、実施の形態１および２では、導電性膜と化学増幅型レジスト膜の一部を１工程で剥離したが、これらは２工程で剥離してもよい。例えば、導電性膜をドライエッチングまたはアッシングにより除去した後、化学増幅型レジスト膜の一部をドライエッチングまたはアッシングにより除去してもよい。
【図面の簡単な説明】
【００９７】
【図１】従来技術である基板処理方法の要部工程を示すフローチャート図である。
【図２】図１の各工程における工程断面図である。
【図３】第一の実施の形態における基板処理方法の要部工程を示すフローチャート図である。
【図４】図３の各工程における工程断面図である。
【図５】第二の実施の形態における基板処理方法の要部工程を示すフローチャート図である。
【図６】図５の各工程における工程断面図である。
【図７】第三の実施の形態における基板処理装置の構成を示す概念図である。
【符号の説明】
【００９８】
１、１１、２０、１００  試料
２、１２、１０１  基板
３、１３、  遮光膜
４、１４、１０２  レジスト膜
５、１５、１０３  帯電防止膜
６、１６、１０４  ミキシング層
２１  基板処理装置
２２  荷電ビーム描画装置
２３  荷電ビーム鏡筒
２４  描画室
２５  ＸＹステージ
３１  基板位置決め装置
４１  ロボットチャンバ
５１  待機室
６１  基板搬送装置
７１  ＰＥＢ装置
８１  剥離装置
８２  現像装置
【図１】
2010073899.tif 000003
【図２】
2010073899.tif 000004
【図３】
2010073899.tif 000005
【図４】
2010073899.tif 000006
【図５】
2010073899.tif 000007
【図６】
2010073899.tif 000008
【図７】
2010073899.tif 000009