(57)【要約】【課題】配線密度を高めることができ、かつ配線を設計変更しなくても信号の伝達速度を調節することができる配線基板を提供する。【解決手段】配線基板１００は、第１端子１１０、第２端子１２０、第１配線１１２、第２配線１１４を備える。第１配線１１２は、一端が第１端子１１０に接続され、配線基板１００に形成されている。第２配線は１１４は、一端が第２端子１２０に接続され、配線基板１００に形成されている。第１配線１１２の他端には、配線基板１００に形成された複数の第３配線の一端が接続され、第２配線１１４の他端には、配線基板１００に形成された複数の第４配線の一端が接続されている。少なくとも一の第３配線の他端と少なくとも一の第４配線の他端とが接続されている。【選択図】図１
2010021495.tif 000002
【特許請求の範囲】
【請求項１】
配線基板であって、
第１端子と、
第２端子と、
一端が前記第１端子に接続され、前記配線基板に形成された第１配線と、
一端が前記第２端子に接続され、前記配線基板に形成された第２配線と、
を備え、
前記第１配線の他端には、前記配線基板に形成された複数の第３配線の一端が接続され、
前記第２配線の他端には、前記配線基板に形成された複数の第４配線の一端が接続され、
少なくとも一つの前記第３配線の他端と少なくとも一つの前記第４配線の他端とが接続されている配線基板。
【請求項２】
請求項１に記載の配線基板において、
一端が前記第１配線又は前記第２配線に接続し、他端が前記配線基板の縁まで延伸している第９配線を備え、
前記第９配線は、途中で分断されている配線基板。
【請求項３】
配線基板であって、
第１端子と、
第２端子と、
前記第１端子と前記第２端子を接続し、前記配線基板に形成された第１配線と、
一端が前記第２端子又は前記第１配線に接続され、前記配線基板に形成された第５配線と、
一端が前記第５配線の他端に接続し、他端が前記配線基板の縁まで延伸している複数の第６配線と、
を備える配線基板。
【請求項４】
請求項３に記載の配線基板において、
前記第５配線及び前記複数の第６配線のうち少なくとも一箇所が分断されている配線基板。
【請求項５】
請求項３又は４に記載の配線基板において、
少なくとも２つの前記第６配線を短絡する第７配線を備える配線基板。
【請求項６】
配線基板に、第１端子、第２端子、一端が前記第１端子に接続する第１配線、一端が前記第２端子に接続する第２配線、及び前記第１配線の他端と前記第２配線の他端を接続する複数の第８配線を形成する工程と、
前記複数の第８配線の少なくとも一つを分断する工程と、
を備える配線基板の製造方法。
【請求項７】
請求項６に記載の配線基板の製造方法において、前記第１端子、前記第２端子、前記第１配線、前記第２配線、及び前記複数の第８配線を形成する工程の前に、
前記第１端子、前記第２端子、前記第１配線、前記第２配線、及び前記複数の第８配線を有するテスト用配線基板を形成する工程と、
前記第１端子を第１の電子部品に接続し、かつ前記第２端子を第２の電子部品に接続する工程と、
前記第１配線を伝わる信号の伝達速度を測定する工程と、
前記伝達速度に基づいて、前記複数の第８配線のいずれを分断するか決定する工程と、
を備える配線基板の製造方法。
【請求項８】
請求項６又は７に記載の配線基板の製造方法において、
前記第１端子、前記第２端子、前記第１配線、前記第２配線、及び前記複数の第８配線を形成する工程において、前記一端が前記第１配線又は前記第２配線に接続し、他端が前記配線基板の縁まで延伸している第９配線を形成し、
前記複数の第８配線の少なくとも一つを分断する工程において、前記第９配線を分断する配線基板の製造方法。
【請求項９】
配線基板の製造方法であって、
第１端子、第２端子、前記第１端子と前記第２端子を接続する第１配線、一端が前記第２端子又は前記第１配線に接続された第５配線、並びに、一端が前記第５配線の他端に接続し他端が前記配線基板の縁まで延伸する複数の第６配線を前記配線基板に形成する工程と、
前記第５配線及び前記複数の第６配線のうち少なくとも一箇所を分断する工程と、
を備える配線基板の製造方法。
【請求項１０】
請求項９に記載の配線基板の製造方法において、前記第１端子、前記第２端子、前記第１配線、前記第５配線、及び前記複数の第６配線を形成する工程の前に、
前記第１端子、前記第２端子、前記第１配線、前記第５配線、及び前記複数の第６配線を有するテスト用配線基板を形成する工程と、
前記第１端子を第１の電子部品に接続し、前記第２端子を第２の電子部品に接続する工程と、
前記第１配線を伝わる信号の遅延時間を測定する工程と、
前記遅延時間に基づいて、前記第５配線及び前記複数の第６配線の分断箇所を決定する工程と、
を備える配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線密度を高めることができ、かつ配線を設計変更しなくても信号の伝達速度を調節することができる配線基板及びその製造方法に関する。
【背景技術】
【０００２】
半導体チップにおいて、複数の信号の伝達速度をあわせる必要がある場合がある。このような場合、半導体チップ、配線基板、及びマザーボード等を設計する際に配線長を等長にすることにより、信号の伝達速度に差が生じないようにしている。しかし、このような設計を行っても、実際に製品を作ると、信号の伝達速度に差が生じることがある。
【０００３】
特許文献１には、以下の技術が開示されている。基準となる伝達速度より早く伝播する配線については、配線近傍に設けられた調整用パターンに金線を接続してキャパシタンスを増加させる。逆に、基準となる伝達速度より遅く伝播する配線については、インダクタンスを小さくするために配線が並列回路となるように配線近傍に設けられた調整用パターンを介して金線を接続させる。
【特許文献１】特開２００５−３２２８１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、特許文献１に記載の技術では、配線に金線を接続するための調整用パターンを設ける必要がある。金線を接続するためのパターンは幅が必要であるため、特許文献１に記載の技術では、配線を密に配置することができない。このように、配線密度を高めることと、配線を設計変更しなくても信号の伝達速度を調節できるようにすることとを両立することは、難しかった。
【課題を解決するための手段】
【０００５】
本発明によれば、配線基板であって、
第１端子と、
第２端子と、
一端が前記第１端子に接続され前記配線基板に形成された第１配線と、
一端が前記第２端子に接続され、前記配線基板に形成された第２配線と、
を備え、
前記第１配線の他端には、前記配線基板に形成された複数の第３配線の一端が接続され、
前記第２配線の他端には、前記配線基板に形成された複数の第４配線の一端が接続され、
少なくとも一つの前記第３配線の他端と少なくとも一つの前記第４配線の他端とが接続されている配線基板が提供される。
【０００６】
この配線基板によれば、第１配線から第２配線への信号経路となりうる第３配線及び第４配線は複数用意されている。このため、他端同士が接続されている第３配線及び第４配線を変更することにより、第１配線から第２配線への信号経路の長さを変更することができる。従って、配線を設計変更しなくても信号の伝達速度を調節できる。また、配線の途中に金線接続用のパターンを設ける必要が無いため、配線密度を高めることができる。
【０００７】
本発明によれば、配線基板であって、
第１端子と、
第２端子と、
前記第１端子と前記第２端子を接続し、前記配線基板に形成された第１配線と、
一端が前記第２端子又は前記第１配線に接続され、前記配線基板に形成された第５配線と、
一端が前記第５配線の他端に接続し、他端が前記配線基板の縁まで延伸している複数の第６配線と、
を備える配線基板が提供される。
【０００８】
この配線基板によれば、第５配線及び複数の第６配線を分断しない場合と、前記第５配線及び前記複数の第６配線のうち少なくとも一箇所を分断する場合とで、第１配線に繋がる配線の配線容量を選択することができる。従って、配線を設計変更しなくても信号の伝達速度を調節できる。また、配線の途中に金線接続用のパターンを設ける必要が無いため、配線密度を高めることができる。
【０００９】
本発明によれば、配線基板に、第１端子、第２端子、一端が前記第１端子に接続する第１配線、一端が前記第２端子に接続する第２配線、及び前記第１配線の他端と前記第２配線の他端を接続する複数の第８配線を形成する工程と、
前記複数の第８配線の少なくとも一つを分断する工程と、
を備える配線基板の製造方法が提供される。
【００１０】
本発明によれば、配線基板の製造方法であって、
第１端子、第２端子、前記第１端子と前記第２端子を接続する第１配線、一端が前記第２端子又は前記第１配線に接続された第５配線、並びに、一端が前記第５配線の他端に接続し他端が前記配線基板の縁まで延伸する複数の第６配線を前記配線基板に形成する工程と、
前記第５配線及び前記複数の第６配線のうち少なくとも一箇所を分断する工程と、
を備える配線基板の製造方法が提供される。
【発明の効果】
【００１１】
本発明によれば、配線密度を高めることができ、かつ配線を設計変更しなくても信号の伝達速度を調節することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１３】
図１（ａ）は、第１の実施形態にかかる配線基板１００の要部を拡大した平面図であり、図１（ｂ）は図１（ａ）の断面図である。配線基板１００は、第１端子１１０、第２端子１２０、第１配線１１２、第２配線１１４、複数の第３配線、及び複数の第４配線を備える。本図に示す例において、複数の第３配線及び複数の第４配線は、第１０配線１１７ａ、第１１配線１１７ｂ、及び第１２配線１１６ａ〜１１６ｃによって形成されている。第１端子１１０は第１の電子部品に接続し、第２端子１２０は第２の電子部品に接続する。第１配線１１２は一端が第１端子１１０に接続し、第２配線１１４は一端が第２端子１２０に接続する。複数の第３配線は、一端が第１配線１１２の他端に接続する。複数の第４配線は、一端が第２配線１１４の他端に接続する。そして少なくとも一つの第３配線の他端と少なくとも一つの第４配線の他端とが接続されている。この構成の詳細については、図２〜図４を用いて後述する。なおすべての第３配線は、いずれかの第４配線に接続していても良い。第１の電子部品は、例えば半導体チップであり、第２の電子部品は、例えばマザーボード又は半導体チップであるが、これに限定されない。以下、詳細に説明する
【００１４】
配線基板１００は、例えばＢＧＡ（Ball Grid Array）又はＬＧＡ（Land Grid Array）に用いられる基板である。第１端子１１０は、例えば配線基板１００の最上層の配線層に形成されたパッドであり、第２端子１２０は、例えば配線基板１００の裏面に形成されたボールランドである。第１配線１１２、第１０配線１１７ａ、第１１配線１１７ｂ、及び第１２配線１１６ａ〜１１６ｃは、第１端子１１０と同一層に形成されている。第２配線１１４は、一端が配線基板１００の最下層の配線層に位置しており、他端が第１端子１１０と同一層に形成されている。第２配線１１４は、例えばスルーホール１１８を介して最下層の配線層から最上層の配線層まで繋がっている。
【００１５】
第１２配線１１６ａ〜１１６ｃは直線状であり、互いに平行かつ同じ長さである。第１２配線１１６ａ〜１１６ｃは、この順に並んでおり、かつこれら配線の延伸方向を基準にした場合に端部の位置が揃っている。第１２配線１１６ａは、第１配線１１２の他端と第２配線１１４の他端を直線で接続している。第１０配線１１７ａ及び第１１配線１１７ｂは、第１２配線１１６ａ〜１１６ｃに対して略直交する方向に延伸している。第１０配線１１７ａは、第１２配線１１６ａ〜１１６ｃの一端を相互に接続しており、第１１配線１１７ｂは、第１２配線１１６ａ〜１１６ｃの他端を相互に接続している。
【００１６】
第１配線１１２から第２配線１１４への信号の経路としては、以下の３経路が考えられる。第１経路は、第１２配線１１６ａを進む経路である。第２経路は、第１０配線１１７ａの一部、第１２配線１１６ｂ、及び第１１配線１１７ｂの一部を進む経路である。第３経路は、第１０配線１１７ａ、第１２配線１１６ｃ、及び第１１配線１１７ｂを進む経路である。これら３つの経路は互いに長さが異なる。このため、信号をいずれの経路に進ませるかを選択することにより、第１端子１１０から第２端子１２０への信号伝達時間を調節することができる。
【００１７】
第１配線１１２から第２配線１１４への信号の経路を選択するには、第１０配線１１７ａ、第１１配線１１７ｂ、及び第１２配線１１６ａ〜１１６ｃを、所定の分断個所１５０ａ〜１５０ｆのうちの特定の箇所で分断すればよい。分断個所１５０ａは、第１２配線１１６ａに位置しており、分断個所１５０ｅは第１２配線１１６ｂに位置している。分断個所１５０ｂ、１５０ｃは、それぞれ第１０配線１１７ａ、第１１配線１１７ｂのうち第１２配線１１６ａと第１２配線１１６ｂの間の部分に位置している。分断個所１５０ｄ，１５０ｆは、それぞれ第１０配線１１７ａ、第１１配線１１７ｂのうち第１２配線１１６ｂと第１２配線１１６ｃの間の部分に位置している。
【００１８】
図２は、第１配線１１２から第２配線１１４への信号の経路として第１経路を選択した状態を示す図である。本図に示す例において、分断個所１５０ａ〜１５０ｆのうち分断箇所１５０ｂ，１５０ｃが分断されている。これにより、信号は第１経路を経由し、かつ第２経路及び第３経路を経由しなくなる。なお本図に示す例において、第３配線及び第４配線のうち他端同士が接続している配線には、第１２配線１１６ａが該当する。そして第３配線のうち第４配線に接続していない配線には、第１０配線１１７ａのうち第１配線１１２に接続している側の端部が該当し、第４配線のうち第３配線に接続していない配線には、第１０配線１１７ａのうち第２配線１１４に接続している側の端部が該当する。
【００１９】
図３は、第１配線１１２から第２配線１１４への信号の経路として第２経路を選択した状態を示す図である。本図に示す例において、分断個所１５０ａ〜１５０ｆのうち分断箇所１５０ａ，１５０ｄ，１５０ｆが分断されている。これにより、信号は第２経路を経由し、かつ第１経路及び第３経路を経由しなくなる。なお本図に示す例において、第３配線及び第４配線のうち他端同士が接続している配線には、第１０配線１１７ａの一部、第１２配線１１６ｂ、及び第１１配線１１７ｂの一部が該当する。そして第３配線のうち第４配線に接続していない配線には、第１２配線１１６ａの一端側が該当し、第４配線のうち第３配線に接続していない配線には、第１２配線１１６ｂの他端側が該当する。
【００２０】
図４は、第１配線１１２から第２配線１１４への信号の経路として第３経路を選択した状態を示す図である。本図に示す例において、分断個所１５０ａ〜１５０ｆのうち分断箇所１５０ａ，１５０ｅが分断されている。これにより、信号は第３経路を経由し、かつ第１経路及び第２経路を経由しなくなる。なお本図に示す例において、第３配線及び第４配線のうち他端同士が接続している配線には、第１０配線１１７ａ、第１２配線１１６ｃ、及び第１１配線１１７ｂが該当する。そして第３配線のうち第４配線に接続していない配線には、第１２配線１１６ａの一端側及び第１２配線１１６ｂの一端側が該当し、第４配線のうち第３配線に接続していない配線には、第１２配線１１６ａの一端側及び第１２配線１１６ｂの他端側それぞれが該当する。
【００２１】
なお、図２〜図４に示した例では、第１経路〜第３経路のうち一つのみを選択していたが、いずれの分断個所１５０ａ〜１５０ｆのうちいずれも分断せずに第１経路〜第３経路の３つをそのまま併用しても良い。また、第１経路〜第３経路のうち２つの経路を併用しても良い。例えば分断個所１５０ｄ，１５０ｆを分断すれば、第１経路及び第２経路を併用することができ、分断個所１５０ａを分断すれば、第２経路及び第３経路を併用することができ、分断個所１５０ｅを分断すれば、第１経路及び第３経路を併用することができる。
【００２２】
図５は、配線基板１００の裏面図の一例である。この図において、配線基板１００は略正方形であり、第２端子１２０は配線基板１００の裏面のうち、周辺部及び中央部に左右対称に配置されている。なお、配線基板１００は長方形であってもよく、また第２端子１２０は左右対称に配置されていなくても良い。
【００２３】
図６は、本実施形態にかかる配線基板１００の製造方法を示すフローチャートである。まず配線基板１００を製造する（Ｓ１００）。この状態において配線基板１００は図２、図３、又は図４に示した構造を有している。
【００２４】
次いで配線基板１００に第１の電子部品としての半導体チップを実装し（Ｓ１１０）、さらに配線基板１００を、第２の電子部品としての実装基板（例えばマザーボード）に実装する（Ｓ１２０）。実装基板には、他の電子部品が実装されている。次いで、実装基板上の他の電子部品と半導体チップの間の信号の伝達速度を測定し（Ｓ１３０）、この測定結果に従って分断個所の変更が必要か、すなわち信号の伝達ルートの変更が必要か否かを判断する（Ｓ１４０）。信号の伝達ルートの変更が必要でない場合（Ｓ１４０：Ｎｏ）、分断個所の変更を行わずに配線基板１００を量産する（Ｓ１５０）。信号の伝達ルートの変更が必要である場合（Ｓ１４０：Ｙｅｓ）、配線基板１００の分断個所を変更した上で（Ｓ１６０）、Ｓ１００に戻り、分断個所の変更の必要がなくなるまでＳ１００〜Ｓ１６０を繰り返す。
【００２５】
図７は、図６のＳ１２０における配線基板１００、半導体チップ３００、及び実装基板２００の一例を示す断面図である。本図に示す例において半導体チップ３００は、配線基板１００の上に直接搭載されている。そして配線基板１００の第１端子１１０は、ボンディングワイヤ４００を介して半導体チップ３００の外部接続端子３３０に接続しており、第２端子１２０は、ハンダボール１２２を介して実装基板２００の外部接続端子（図示せず）に接続している。
【００２６】
なお、図６のＳ１５０で量産された配線基板１００を用いた電子装置は、図７と同様の構成である。
【００２７】
図８は、半導体チップ３００の構成を説明する平面図である。半導体チップ３００は平面形状が略正方形であり、４辺に沿って複数の外部接続端子３３０が配置されている。半導体チップ３００の中央部には、複数の回路が形成されている。これらの回路には、複数の信号の伝達速度を合わせる必要がある回路３１０が含まれている。回路３１０は、例えば差動回路、ＤＤＲ−ＳＤＲＡＭ（Double-Data-Rate Synchronous Dynamic Random Access Memory）のＩ／Ｏ回路、ＵＳＢ（UNIVERSAL Serial Bus）、ＵＳＢ２、ＨＤＭＩ（High-Definition Multimedia Interface）、ＳＡＴＡ（Serial Advanced Technology Attachment：シリアルＡＴＡ）、ＤＤＲ２−ＳＤＲＡＭ、並びにＬＶＤＳ（Low Voltage Differential signaling）などの少なくとも一つを含む。
【００２８】
回路３１０には、複数のチップ内配線３２０が接続されている。複数のチップ内配線３２０は、それぞれ異なる外部接続端子３３０に繋がっている。回路３１０には、複数の外部接続端子３３０及び複数のチップ内配線３２０を介して、伝達速度を合わせるべき複数の信号が入力される。逆に、回路３１０から、複数の外部接続端子３３０及び複数のチップ内配線３２０を介して、伝達速度を合わせるべき複数の信号が出力されることもある。
【００２９】
図９〜１１の各図は、図６のＳ１５０を詳細に説明するための図である。まず図９（ａ）の平面図及び図９（ｂ）の断面図に示すように、配線基板１００のうち、最上層の保護膜を除いた部分を形成する。この状態において最上層の配線層は露出している。最上層の配線層には、第１端子１１０、第１配線１１２、第２配線１１４の他端側、第１０配線１１７ａ、第１１配線１１７ｂ、及び第１２配線１１６ａ〜１１６ｃが含まれる。この状態では、いずれの分断個所１５０ａ〜１５０ｆも分断されていない。そして、複数組の第３配線及び第４配線によって、複数の第８配線が形成される。
【００３０】
次いで図１０（ａ）の平面図及び図１０（ｂ）の断面図に示すように、配線基板１００の保護膜（例えばソルダーレジスト）を形成し、保護膜を選択的に除去することにより、第１端子１１０、及び配線の分断個所のうち分断対象となる部分を露出させる。次いで、保護膜上及び第１端子１１０上に、レジストパターン等のマスクパターン５０を形成し、マスクパターン５０をマスクとして最上層の配線層をエッチングする。これにより、分断個所１５０ａ〜１５０ｆのうち必要な個所が分断され、複数の第８配線の少なくとも一つが分断され、かつ少なくとも一つが分断されていない状態になる。本図に示す例は、第１配線１１２から第２配線１１４への経路として、図４に示した第３経路を選択した場合の例であり、分断個所１５０ａ，１５０ｅが分断されている。
【００３１】
次いで図１１（ａ）の平面図及び図１１（ｂ）の断面図に示すように、マスクパターン５０を除去する。このようにして配線基板１００が製造される。
【００３２】
次に、本実施形態の作用効果について説明する。本実施形態では、配線基板１００で信号の伝達速度を実際に測定し、この測定結果に基づいて、第１配線１１２から第２配線１１４への経路として図２〜４に示した経路のいずれかを選択する。そして選択した経路となるように、配線基板１００の製造工程において、分断個所１５０ａ〜１５０ｆのうち必要な個所を分断する。従って、配線基板を設計変更しなくても信号の伝達速度を調節することができる。また、配線の途中にワイヤを接続するためのパターンを形成する必要が無いため、配線密度を高めることができる。
【００３３】
また、第１端子１１０、第１配線１１２、第２配線１１４の他端側、第１０配線１１７ａ、及び第１１配線１１７ｂを形成した後、マスクパターン５０を形成し、エッチングを行うことにより、図２〜４に示した経路のいずれかを簡単に選択することができる。このとき、マスクパターン５０は数回作製される場合があるが、量産化によってそのコストは薄められる。従って、工程コストが増加することを抑制できる。
【００３４】
図１２は、第２の実施形態にかかる電子装置の断面図である。この電子装置は、半導体チップ３００が、バンプ４１０を用いて配線基板１００にフリップチップ実装されている点を除いて、第１の実施形態において図７を用いて説明した電子装置と同様の構成である。この電子装置の製造方法も、図６を用いて説明した電子装置と同様である。
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。
【００３５】
図１３は、第３の実施形態にかかる配線基板１００の平面図であり、第１の実施形態における図１（ａ）に相当する図である。本実施形態は、以下の点を除いて第１の実施形態と同様である。まず、第１端子１１０、第１配線１１２、第２配線１１４、スルーホール１１８、及び第２端子１２０が２つずつ形成されている。第１０配線１１７ａは、２本の第１配線１１２の他端を短絡しており、第１１配線１１７ｂは、２本の第２配線１１４の他端を短絡している。そして複数の第１２配線１１６ａ〜１１６ｄは、第１０配線１１７ａ及び第１１配線１１７ｂを互いに異なる個所で短絡している。本実施形態においても、第１０配線１１７ａ、第１１配線１１７ｂ、及び複数の第１２配線１１６ａ〜１１６ｄにより、複数の第３配線及び複数の第４配線（複数の第８配線）が構成されている。なお第１２配線１１６ｄは、第１２配線１１６ａ〜１１６ｃと略同じ長さであり、これらに対して略平行に設けられている。
【００３６】
本実施形態において、分断個所としては分断個所１５０ａ〜１５０ｆに加えて分断個所１５０ｇ〜１５０ｊが新たに設けられている。分断個所１５０ｇは、第１０配線１１７ａのうち第１２配線１１６ｃと第１２配線１１６ｄの間の部分に設けられており、分断個所１５０ｈは、第１１配線１１７ｂのうち第１２配線１１６ｃと第１２配線１１６ｄの間の部分に設けられている。分断個所１５０ｉは、第１２配線１１６ｄに設けられている。分断個所１５０ｊは、もう一方の第１配線１１２のうち、第１０配線１１７ａと第１１配線１１７ｂの間の部分に設けられている。
【００３７】
図１４の平面図は、図１３に示した配線基板１００において、第１配線１１２から第２配線１１４への経路を選択した例を示している。本図において、分断箇所１５０ａ，１５０ｄ，１５０ｆ，１５０ｊが分断されており、他の分断個所は分断されていない。この場合、一方の第１配線１１２（図中上側の第１配線１１２）から一方の第２配線１１４（図中上側の第２配線１１４）へ伝達する信号は、第１０配線１１７ａの一部、第１２配線１１６ｂ、及び第１１配線１１７ｂの一部を経由する。また他方の第１配線１１２（図中下側の第１配線１１２）から他方の第２配線１１４（図中下側の第２配線１１４）へ伝達する信号は、第１０配線１１７ａの一部、第１２配線１１６ｃ、及び第１１配線１１７ｂの一部を経由する。
【００３８】
図１５は、図１３に示した配線基板１００において、第１配線１１２から第２配線１１４への経路を選択した他の例を示している。本図において、分断箇所１５０ｂ，１５０ｃ，１５０ｉ、１５０ｊが分断されており、他の分断個所は分断されていない。この場合、一方の第１配線１１２（図中上側の第１配線１１２）から一方の第２配線１１４（図中上側の第２配線１１４）へ伝達する信号は、第１２配線１１６ａを経由する。また他方の第１配線１１２（図中下側の第１配線１１２）から他方の第２配線１１４（図中下側の第２配線１１４）へ伝達する信号は、第１０配線１１７ａの一部、第１２配線１１６ｂ、及び第１１配線１１７ｂの一部を経由する。
【００３９】
なお図１３に示した配線基板１００においては、第１配線１１２から第２配線１１４への信号の経路は、図１４及び図１５に示した例に限られず、例えば分断個所１５０ｇ，１５０ｈ，１５０ｉを分断しても良い。
【００４０】
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。また、２組の第１配線１１２及び第２配線１１４に対して、複数の第３配線及び複数の第４配線（本実施形態では第１０配線１１７ａ、第１１配線１１７ｂ、及び複数の第１２配線１１６ａ〜１１６ｄ）を共有できるため、第３配線及び第４配線を配置するために必要なスペースが少なくなる。
【００４１】
図１６は、第４の実施形態にかかる配線基板１００の構成を示す平面図である。本実施形態にかかる配線基板１００は、第１端子１１０、第１配線１１２、複数の第５配線１６１、複数の配線１６２、及び複数の配線１６５を備える。本実施形態にかかる配線基板１００は、第１配線１１２に電気的に接続している配線の長さすなわち容量を変化させることにより、第１配線１１２を伝達する信号の伝達速度を調節するものである。この原理については、詳細を後述する。
【００４２】
第１端子１１０の構成は、第１の実施形態と同様である。本実施形態において第１配線１１２は、スルーホール１１８を介して配線基板１００の裏面に延伸しており、第２端子１２０に接続している。第２端子１２０の構成は第１の実施形態と同様である。第５配線１６１は、一端が第２端子１２０又は第１配線１１２に接続している。本図に示す例において第５配線１６１の一端は、第１配線１１２に接続している。配線１６２は、一端が第５配線１６１の他端に接続しており、他端が配線基板１００の縁まで延伸している。第５配線１６１及び配線１６２は、例えば第１配線１１２をメッキ法により形成するときの電力供給線として用いられる。配線１６５は、複数の配線１６２を互いに短絡している。本実施形態において、配線１６２及び第５配線１６１に最も近い配線１６５によって、複数の第６配線が構成されている。残りの配線１６５（第７配線）は、複数の第６配線を相互に短絡する形になる。
【００４３】
配線基板１００は、２つの第１端子１１０を備えている。第１配線１１２、スルーホール１１８、第５配線１６１、及び配線１６２は、２つの第１端子１１０それぞれに設けられている。本実施形態において、配線１６５は２つ設けられている。
【００４４】
本実施形態において、第５配線１６１、配線１６２、及び配線１６５には、複数の分断個所１７０ａ〜１７０ｈが設けられている。分断個所１７０ａは、一方の第５配線１６１（例えば図中上側の第５配線１６１）に設けられている。分断個所１７０ｂは、一方の配線１６２（例えば図中上側の配線１６２）のうち２本の配線１６５の間に位置している。分断個所１７０ｃは、一方の配線１６２に位置しており、２本の配線１６５のいずれよりも配線基板１００の縁に近い。分断個所１７０ｄは、他方の第５配線１６１（例えば図中下側の第５配線１６１）に設けられている。分断個所１７０ｅは、一方の配線１６５に設けられている。分断個所１７０ｆは、他方の配線１６２（例えば図中下側の配線１６２）のうち２本の配線１６５の間に位置している。分断個所１７０ｇは、他方の配線１６５に設けられている。分断個所１７０ｈは、一方の配線１６２に位置しており、２本の配線１６５のいずれよりも配線基板１００の縁に近い。
【００４５】
図１７は、本実施形態の原理、すなわち第１配線１１２に電気的に接続している配線の長さすなわち容量を変化させることにより、第１配線１１２を伝達する信号の伝達速度を調節できる理由を説明するための図である。配線を伝達する信号の速度Ｔは、√（ＬＣ）に比例すると近似できる。ここでＬは配線のインダクタンスであり、Ｃは配線容量である。第１配線１１２の容量をＣ１、第１配線１１２のインダクタンスをＬ１、第５配線１６１及び配線１６２，１６５の容量の合計値をＣ２とした場合、第１配線１１２を伝達する信号の速度Ｔ１は、√（Ｌ１×（Ｃ１＋Ｃ２））に比例する。このため、第５配線１６１及び配線１６２，１６５の長さを変化させて容量の合計値Ｃ２を変化させることにより、第１配線１１２を伝達する信号の伝達速度を調節できる。
【００４６】
図１８の平面図は、図１６の配線基板において第１配線１１２に接続している配線の長さを調節した第１の例を示している。この図において、分断個所１７０ａが分断されているが、他の分断個所は分断されていない。この場合、配線１６５を設けない場合と比較して、図中上側の第１配線１１２に接続する配線が短くなり、この配線の容量が小さくなる。一方、図中下側の第１配線１１２に接続する配線が長くなり、この配線の容量が大きくなる。
【００４７】
図１９の平面図は、図１６の配線基板において第１配線１１２に接続している配線の長さを調節した第２の例を示している。この図において、分断個所１７０ｄが分断されているが、他の分断個所は分断されていない。この場合、配線１６５を設けない場合と比較して、図中上側の第１配線１１２に接続する配線が長くなり、この配線の容量が大きくなる。一方、図中下側の第１配線１１２に接続する配線が短くなり、この配線の容量が小さくなる。
【００４８】
図２０の平面図は、図１６の配線基板において第１配線１１２に接続している配線の長さを調節した第３の例を示している。この図において、分断個所１７０ｅ，１７０ｆが分断されているが、他の分断個所は分断されていない。この場合、配線１６５を設けない場合と比較して、図中上側の第１配線１１２に接続する配線が長くなり、この第１配線１１２に接続する配線の容量が大きくなるが、図１９に示した例と比較してその変化量は小さい。一方、図中下側の第１配線１１２に接続する配線が短くなり、この第１配線１１２に接続する配線の容量が小さくなるが、図１９に示した例と比較してその変化量は小さい。
【００４９】
なお、図１６の配線基板において、第１配線１１２に接続している配線の長さは図１８，１９，２０以外の長さも設定できる。例えば分断個所１７０ｅ、１７０ｇを分断すれば、配線１６５を設けない場合と略同じになる。また、分断個所１７０ｅ、１７０ｆを分断しても良いし、分断個所１７０ｅ、１７０ｆ、１７０ｈを分断しても良い。
【００５０】
なお、分断個所の決定は、第１の実施形態において図６を用いて説明した方法と同様に行われる。
【００５１】
本実施形態にかかる配線基板の製造方法（分断個所の決定方法、及び分断個所の分断方法を含む）、並びにこの配線基板を用いた電子装置の製造方法も、第１の実施形態と同様である。本実施形態によっても、第１配線１１２に接続する配線の容量を調節することにより、第１の実施形態と同様の効果を得ることができる。
【００５２】
図２１は、第５の実施形態にかかる配線基板１００の平面図である。この配線基板１００は、配線１６５の代わりに配線１６７を設けた点を除いて第４の実施形態と同様である。配線１６７は、第６配線の一例であり、一端がいずれかの第５配線１６１に接続しており、他端が配線基板１００の端に位置している。本実施形態では、第５配線１６１、配線１６２、及び配線１６７それぞれに少なくとも一つの分断個所１７０ｉが設けられている。
【００５３】
なお本図に示す例では配線１６７を一方の第５配線１６１、配線１６２に対してのみ設けたが、他方の第５配線１６１、配線１６２に対しても配線１６７を設けても良い。
【００５４】
本実施形態によっても、第４の実施形態と同様の効果を得ることができる。また、第５配線１６１、配線１６２に配線１６７を接続させているため、複数の第５配線１６１、配線１６２の配線の容量を互いに独立して調節することができる。
【００５５】
図２２は、第６の実施形態にかかる配線基板１００の平面図である。この配線基板１００は、第１端子１１０、第１配線１１２、スルーホール１１８、第５配線１６１、及び配線１６２が３組ある点、及び２本の配線１６５が３つの配線１６２を相互に短絡している点、及び分断個所がこれに合わせて増えている点を除いて、第４の実施形態と同様である。分断個所は、第４の実施形態と同様のルールにより配置されており、配線同士が接続する部分の前後に設けられている。
【００５６】
本実施形態によっても、第４の実施形態と同様の効果を得ることができる。また、第４の実施形態と比較して、さらに細かく第１配線１１２に接続する配線の容量を調節することができる。
【００５７】
図２３は、第７の実施形態にかかる電子部品の平面図である。この電子部品は、配線基板１００の一面上に半導体チップ３００，３０２を実装したものである。半導体チップ３００，３０２は、配線基板１００を介して相互に接続している。
【００５８】
配線基板１００は、一面に複数の第１端子１１０及び複数の第２端子１１１を有している。第１端子１１０及び第２端子１１１は、いずれもパッドである。少なくとも２つの第１端子１１０は、第３の実施形態に示した第１配線１１２、第２配線１１４、第１０配線１１７ａ、第１１配線１１７ｂ、及び第１２配線１１６ａ〜１１６ｄを介して互いに異なる第２端子１１１に接続している。少なくとも２つの第１端子１１０を流れる信号は、伝達速度を合わせる必要がある。
【００５９】
第１端子１１０はボンディングワイヤ４２０を介して半導体チップ３００の外部接続端子３３０に接続しており、第２端子１１１はボンディングワイヤ４３０を介して半導体チップ３０２の外部接続端子３３２に接続している。なお半導体チップ３００，３０２は、配線基板１００にフリップチップ実装されていてもよい。
【００６０】
本実施形態においても、第１の実施形態において図６を用いて説明したように、配線基板１００に半導体チップ３００，３０２を実装し、信号の伝達速度を実測し、この実測結果に基づいて第１０配線１１７ａ、第１１配線１１７ｂ、及び第１２配線１１６ａ〜１１６ｄのいずれの部分を分断するかを定めることにより、信号の伝達速度を調節することができる。従って、本実施形態によっても、第１の実施形態と同様の効果を得ることができる。
【００６１】
図２４は、第８の実施形態にかかる配線基板１００の平面図である。本実施形態にかかる配線基板は、第２配線１１４にメッキ線１１９（第９配線）の一端が接続されている点、及びメッキ線１１９が分断個所１１９ａで分断されている点を除いて、第１の実施形態にかかる配線基板１００と同様の構成である。メッキ線１１９は、一端が例えば第２配線１１４のうちスルーホール１１８に入る部分に接続しており、他端が配線基板１００の縁まで延伸している。メッキ線１１９は、第１配線１１２，第２配線１１４等と同一工程で形成される。分断個所１１９ａにおけるメッキ線１１９の分断は、分断個所１５０ａ〜１５０ｆのいずれかの分断と同一工程で行われる。なお、分断個所１１９ａは、メッキ線１１９の一端、すなわちメッキ線１１９が第２配線１１４に接続している部分に位置するのが好ましい。
【００６２】
本実施形態によっても第１の実施形態と同様の効果を得ることができる。また、メッキ線１１９が途中で分断されているため、メッキ線１１９によるアンテナ効果が抑制される。このため、メッキ線１１９が外来電磁波を拾ってノイズを発生させることが抑制される。また分断個所１１９ａが、メッキ線１１９のうち第２配線１１４に接続している部分に位置している場合、第２配線１１４に接続する配線に開放端がなくなるため、第２配線１１４を流れる信号が高速であったとしても信号が開放端で反射することが防止される。
【００６３】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。例えば上記した各実施形態において、最上層の配線層に分断される配線を配置していたが、他の配線層（例えば最下層）に配置しても良い。
【図面の簡単な説明】
【００６４】
【図１】（ａ）は、第１の実施形態にかかる配線基板の要部を拡大した平面図であり、（ｂ）は（ａ）の断面図である。
【図２】第１配線から第２配線への信号の経路として第１経路を選択した状態を示す図である。
【図３】第１配線から第２配線への信号の経路として第２経路を選択した状態を示す図である。
【図４】第１配線から第２配線への信号の経路として第３経路を選択した状態を示す図である。
【図５】配線基板の裏面図の一例である。
【図６】本実施形態にかかる配線基板の製造方法を示すフローチャートである。
【図７】図６のＳ１２０におけるテスト用配線基板、半導体チップ、及び実装基板の一例を示す断面図である。
【図８】半導体チップの構成を説明する平面図である。
【図９】（ａ）の平面図及び（ｂ）の断面図は、図６のＳ１５０を詳細に説明するための図である。
【図１０】（ａ）の平面図及び（ｂ）の断面図は、図６のＳ１５０を詳細に説明するための図である。
【図１１】（ａ）の平面図及び（ｂ）の断面図は、図６のＳ１５０を詳細に説明するための図である。
【図１２】第２の実施形態にかかる電子装置の断面図である。
【図１３】第３の実施形態にかかる配線基板の平面図である。
【図１４】図１３に示した配線基板において第１配線から第２配線への経路を選択した例を示す平面図である。
【図１５】図１３に示した配線基板において第１配線から第２配線への経路を選択した他の例を示す平面図である。
【図１６】第４の実施形態にかかる配線基板の平面図である。
【図１７】第４の実施形態の原理を説明する図である。
【図１８】図１６の配線基板において第１配線に接続している配線の長さを調節した第１の例を示す平面図である。
【図１９】図１６の配線基板において第１配線に接続している配線の長さを調節した第２の例を示す平面図である。
【図２０】図１６の配線基板において第１配線に接続している配線の長さを調節した第３の例を示す平面図である。
【図２１】第５の実施形態にかかる配線基板の平面図である。
【図２２】第６の実施形態にかかる配線基板の平面図である。
【図２３】第７の実施形態にかかる配線基板の平面図である。
【図２４】第８の実施形態にかかる配線基板の平面図である。
【符号の説明】
【００６５】
５０   マスクパターン
１００   配線基板
１１０   第１端子
１１１   第２端子
１１２   第１配線
１１４   第２配線
１１６ａ  第１２配線（第３配線、第４配線、第８配線）
１１６ｂ  第１２配線（第３配線、第４配線、第８配線）
１１６ｃ  第１２配線（第３配線、第４配線、第８配線）
１１６ｄ  第１２配線（第３配線、第４配線、第８配線）
１１７ａ  第１０配線（第３配線、第４配線、第８配線）
１１７ｂ  第１１配線（第３配線、第４配線、第８配線）
１１８   スルーホール
１１９    メッキ線（第９配線）
１１９ａ  分断個所
１２０   第２端子
１２２   ハンダボール
１５０ａ〜１５０ｊ  分断個所
１６１   第５配線
１６２    配線（第６配線）
１６５   配線（第６配線）
１６７   配線（第６配線、第７配線）
１７０ａ〜１７０ｉ  分断個所
２００   実装基板
３００   半導体チップ
３０２   半導体チップ
３１０   回路
３２０   チップ内配線
３３０   外部接続端子
３３２   外部接続端子
４００   ボンディングワイヤ
４１０   バンプ
４２０   ボンディングワイヤ
４３０   ボンディングワイヤ
【図１】
2010021495.tif 000003
【図２】
2010021495.tif 000004
【図３】
2010021495.tif 000005
【図４】
2010021495.tif 000006
【図５】
2010021495.tif 000007
【図６】
2010021495.tif 000008
【図７】
2010021495.tif 000009
【図８】
2010021495.tif 000010
【図９】
2010021495.tif 000011
【図１０】
2010021495.tif 000012
【図１１】
2010021495.tif 000013
【図１２】
2010021495.tif 000014
【図１３】
2010021495.tif 000015
【図１４】
2010021495.tif 000016
【図１５】
2010021495.tif 000017
【図１６】
2010021495.tif 000018
【図１７】
2010021495.tif 000019
【図１８】
2010021495.tif 000020
【図１９】
2010021495.tif 000021
【図２０】
2010021495.tif 000022
【図２１】
2010021495.tif 000023
【図２２】
2010021495.tif 000024
【図２３】
2010021495.tif 000025
【図２４】
2010021495.tif 000026