(57)【要約】【課題】良好な放熱性を有する積層型チップバリスタを提供する。【解決手段】第一主面３と最外内部電極層１１Ａとの間の厚みが、内部電極層２１と最外内部電極層５１Ａとの間の厚みよりも薄くされているため、半導体発光素子ＬＥ１の熱を効率よく最外内部電極層１１Ａへ伝達することができる。更に、最外内部電極層１１Ａが、第一スルーホール導体１７に電気的に接続される第一内部電極１３と、第二スルーホール導体２７に電気的に接続される第二内部電極１５とを有している。これにより、熱Ｈを、第一内部電極１３と第二内部電極１５の両方に伝達することによって、スルーホール導体１７，２７に伝達することができる。これによって、スルーホール導体１７，２７にバランスよく熱を伝達させる。【選択図】図４
2010073759.tif 000002
【特許請求の範囲】
【請求項１】
電圧非直線特性を発現すると共に、互いに対向する第一及び第二主面を有するバリスタ素体と、
前記バリスタ素体内で、前記バリスタ素体の一部を挟むように配置される複数の内部電極層と、
前記第一主面に配置される第一及び第二接続電極と、
前記第二主面に配置されて、前記第一接続電極に電気的に接続される第一端子電極、及び前記第二接続電極に電気的に接続される第二端子電極と、を備え、
前記複数の内部電極層のうち、最も前記第一主面側に配置されている最外内部電極層は、第一内部導体により前記第一接続電極及び前記第一端子電極に電気的に接続される第一内部電極と、第二内部導体により前記第二接続電極及び前記第二端子電極に電気的に接続される第二内部電極とを有し、
前記第一主面と前記最外内部電極層との間の厚みは、前記最外内部電極層に対して第二主面側で対向する他の内部電極層と前記最外内部電極層との間の厚みよりも薄くされていることを特徴とする積層型チップバリスタ。
【請求項２】
前記バリスタ素体には、前記バリスタ素体よりも高い熱伝導率を有すると共に、前記第一及び第二接続電極に対して電気的に非接続とされている面状の部材が、前記最外内部電極層よりも前記第一主面側に配置されていることを特徴とする請求項１記載の積層型チップバリスタ。
【請求項３】
前記第一内部電極は、前記第一主面と前記第二主面の対向方向と交差する所定の方向に複数の第一電極部分を有し、
前記第二内部電極は、前記所定の方向に複数の第二電極部分を有し、
前記複数の第一電極部分と前記複数の第二電極部分とは、前記所定の方向に互い違いに配置されることを特徴とする請求項１又は２記載の積層型チップバリスタ。
【請求項４】
前記第一及び第二内部導体は、前記バリスタ素体内を前記第一主面と前記第二主面の対向方向に貫通するスルーホール導体であることを特徴とする請求項１〜３のいずれか一項記載の積層型チップバリスタ。
【請求項５】
電圧非直線特性を発現すると共に、互いに対向する第一及び第二主面を有するバリスタ素体と、
前記バリスタ素体内で、前記バリスタ素体の一部を挟むように配置される複数の内部電極層と、
前記第一主面に配置される第一及び第二接続電極と、
前記第二主面に配置されて、前記第一接続電極に電気的に接続される第一端子電極、及び前記第二接続電極に電気的に接続される第二端子電極と、を有する積層型チップバリスタと、
前記積層型チップバリスタの前記第一及び第二接続電極に実装される電子素子と、を備え、
前記複数の内部電極層のうち、最も前記第一主面側に配置されている最外内部電極層は、第一内部導体により前記第一接続電極及び前記第一端子電極に電気的に接続される第一内部電極と、第二内部導体により前記第二接続電極及び前記第二端子電極に電気的に接続される第二内部電極とを有し、
前記第一主面と前記最外内部電極層との間の厚みは、前記最外内部電極層に対して第二主面側で対向する他の内部電極層と前記最外内部電極層との間の厚みよりも薄くされていることを特徴とする電子部品。
【請求項６】
前記第一及び第二内部電極は、前記第一主面と前記第二主面の対向方向から見て、前記電子素子と重なる領域をそれぞれ有することを特徴とする請求項５記載の電子部品。
【請求項７】
前記電子素子は、半導体発光素子であることを特徴とする請求項５又は６記載の電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層型チップバリスタ及び電子部品に関する。
【背景技術】
【０００２】
積層型チップバリスタとして、複数のバリスタ層を積層させて形成されるバリスタ素体と、バリスタ素体の内部でバリスタ層を挟むように互いに対向配置される一対の平板状の内部電極と、それぞれの内部電極に電気的に接続される一対の外部端子電極と、を備えたものが知られている（例えば、特許文献１参照）。
【特許文献１】特開２００２−２４６２０７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
積層型チップバリスタは、半導体発光素子やＦＥＴ(Field Effect Transistor：電界効果トランジスタ)等の電子素子に並列接続され、電子素子をＥＳＤ（Electrostatic Discharge：静電気放電）サージから保護する。しかしながら、電子素子は動作中に熱を発するものが多い。従って、電子素子が高温になると、素子自身の特性劣化を招き、その動作に影響が出る。以上より、電子素子に接続される上述のような積層型チップバリスタにおいては、良好な放熱性を有することが要求されている。
【０００４】
本発明は、上記課題を解決するためになされたものであり、良好な放熱性を有する積層型チップバリスタを提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明に係る積層型チップバリスタは、電圧非直線特性を発現すると共に、互いに対向する第一及び第二主面を有するバリスタ素体と、バリスタ素体内で、バリスタ素体の一部を挟むように配置される複数の内部電極層と、第一主面に配置される第一及び第二接続電極と、第二主面に配置されて、第一接続電極に電気的に接続される第一端子電極、及び第二接続電極に電気的に接続される第二端子電極と、を備え、複数の内部電極層のうち、最も第一主面側に配置されている最外内部電極層は、第一内部導体により第一接続電極及び第一端子電極に電気的に接続される第一内部電極と、第二内部導体により第二接続電極及び第二端子電極に電気的に接続される第二内部電極とを有し、第一主面と最外内部電極層との間の厚みは、最外内部電極層に対して第二主面側で対向する他の内部電極層と最外内部電極層との間の厚みよりも薄くされていることを特徴とする。
【０００６】
また、本発明に係る電子部品は、電圧非直線特性を発現すると共に、互いに対向する第一及び第二主面を有するバリスタ素体と、バリスタ素体内で、バリスタ素体の一部を挟むように配置される複数の内部電極層と、第一主面に配置される第一及び第二接続電極と、第二主面に配置されて、第一接続電極に電気的に接続される第一端子電極、及び第二接続電極に電気的に接続される第二端子電極と、を有する積層型チップバリスタと、積層型チップバリスタの第一及び第二接続電極に電気的に接続される電子素子と、を備え、複数の内部電極層のうち、最も第一主面側に配置されている最外内部電極層は、第一内部導体により第一接続電極及び第一端子電極に電気的に接続される第一内部電極と、第二内部導体により第二接続電極及び第二端子電極に電気的に接続される第二内部電極とを有し、第一主面と最外内部電極層との間の厚みは、最外内部電極層に対して第二主面側で対向する他の内部電極層と最外内部電極層との間の厚みよりも薄くされていることを特徴とする。
【０００７】
本発明に係る積層型チップバリスタ及び電子部品では、第一主面と最外内部電極層との間の厚みが、最外内部電極層に対して第二主面側で対向する他の内部電極層と最外内部電極層との間の厚みよりも薄くされている。従って、第一及び第二接続電極に実装される電子素子から発生した熱を効率よく熱伝導率の高い最外内部電極層へ伝達することができる。更に、最も第一主面側に配置されている最外内部電極層が、第一内部導体により第一接続電極及び第一端子電極に電気的に接続される第一内部電極と、第二内部導体により第二接続電極及び第二端子電極に電気的に接続される第二内部電極とを有している。従って、電子素子から発生した熱を、第一内部電極と第二内部電極の両方に伝達させることによって、第一内部導体と第二内部導体のいずれにも伝達させることができる。これによって、第一内部導体と第二内部導体にバランスよく熱を伝達させることが可能となるため、放熱効率を向上することができ、良好な放熱性を得ることができる。
【０００８】
また、本発明に係る積層型チップバリスタにおいて、バリスタ素体には、バリスタ素体よりも高い熱伝導率を有すると共に、第一及び第二接続電極に対して電気的に非接続とされている面状の部材が、最外内部電極層よりも第一主面側に配置されていることが好ましい。これによって、電子素子からの熱を熱伝導率の高い面状の部材で拡散させて、最外内部電極層に対してまんべんなく伝達することができる。
【０００９】
また、本発明に係る積層型チップバリスタにおいて、第一内部電極は、第一主面と第二主面の対向方向と交差する所定の方向に複数の第一電極部分を有し、第二内部電極は、所定の方向に複数の第二電極部分を有し、複数の第一電極部分と複数の第二電極部分は、所定の方向に互い違いに配置されることが好ましい。このように、第一内部電極及び第二内部電極が所定の方向に複数の電極部分を有することによって、内部電極を所定の方向と直交する方向に細長くすることができるため、所望の方向、すなわち内部導体が配置されている方向へ確実に熱を伝達することができる。
【００１０】
また、本発明に係る積層型チップバリスタにおいて、第一及び第二内部導体としては、バリスタ素体内を第一主面と第二主面の対向方向に貫通するスルーホール導体であることが好ましい。スルーホール導体を内部導体とすることにより、電子素子からの熱をスルーホール導体を介して貫通方向に伝達させて、効率よく放熱することができる。
【００１１】
また、本発明に係る電子部品において、第一及び第二内部電極は、第一主面と第二主面の対向方向から見て、電子素子と重なる領域をそれぞれ有することが好ましい。これによって、電子素子から発生した熱を第一内部電極及び第二内部電極を介して確実に第一内部導体及び第二内部導体に伝達させることができる。
【００１２】
また、本発明に係る電子部品において、電子素子は、例えば半導体発光素子である。
【発明の効果】
【００１３】
本発明によれば、電子素子から発生した熱に対して良好な放熱性を得ることができる。
【発明を実施するための最良の形態】
【００１４】
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
【００１５】
［第一実施形態］
図１〜図４を参照して、本発明の第一実施形態に係る電子部品ＥＣ１及び積層型チップバリスタＶ１の構成を説明する。図１は、本発明の第一実施形態に係る電子部品ＥＣ１及び積層型チップバリスタＶ１を示す斜視図である。図２は、本発明の第一実施形態に係る電子部品ＥＣ１及び積層型チップバリスタＶ１を示す上面図である。図３は、本発明の第一実施形態に係る電子部品及び積層型チップバリスタＶ１の図１に示すIII−III線に沿った断面図である。図４は、バリスタ素体１をバリスタ層ごとに展開した展開図である。なお、図４においては、スルーホール導体１７，２７が省略されており、バリスタ層９Ａ，９Ｂに形成されたスルーホール１０が示されている。
【００１６】
図１及び図２に示すように、電子部品ＥＣ１は、積層型チップバリスタＶ１を半導体発光素子（電子素子）ＬＥ１に並列接続させることによって構成される。積層型チップバリスタＶ１の第一主面３上に形成された絶縁層４１Ａには第一外部電極４２及び第二外部電極４３が形成されている。この第一外部電極４２及び第二外部電極４３に対して半導体発光素子ＬＥ１がボンディングによって実装される。半導体発光素子ＬＥ１としては、例えば、ＧａＮ（窒化ガリウム）系半導体の発光ダイオード（ＬＥＤ：Light Emitting Diode）などが用いられる。この半導体発光素子ＬＥ１は、正方形板状の形状をなしている。
【００１７】
積層型チップバリスタＶ１は、半導体発光素子ＬＥ１をＥＳＤ（Electrostatic Discharge：静電気放電）サージから保護する機能を有する素子である。積層型チップバリスタＶ１は、複数の長方形板状のバリスタ層を積層して一体化することによって略直方体形状に構成されたバリスタ素体１と、第一端子電極５及び第二端子電極６と、第一外部電極４２及び第二外部電極４３を備えている。
【００１８】
第一端子電極５及び第二端子電極６は、バリスタ素体１の第二主面２にそれぞれ形成されている。第一外部電極４２及び第二外部電極４３は、第一主面３上の絶縁層４１Ａにそれぞれ形成されている。バリスタ素体１は、例えば、縦が１．０〜２．０ｍｍに設定され、横が０．８〜１．５ｍｍに設定され、厚みが０．２〜０．８ｍｍに設定されている。第一端子電極５は、積層型チップバリスタＶ１の入力端子電極として機能し、第二端子電極６は、積層型チップバリスタＶ１の出力端子電極として機能する。第一外部電極４２及び第二外部電極４３は、半導体発光素子ＬＥ１に電気的に接続されるパッド電極として機能する。
【００１９】
第一端子電極５と第二端子電極６とは、バリスタ素体１の長方形状の第二主面２上において、第二主面２の長手方向の両端側に互いに所定の間隔を有して配されている。端子電極５，６は、第二主面２の幅方向に沿って延びるような長方形状をなしている。端子電極５，６は、例えば、各長辺の長さが１．０ｍｍ程度に設定され、各短辺の長さが０．４ｍｍ程度に設定され、厚みが５μｍ程度に設定されている。
【００２０】
第一外部電極４２は、バリスタ素体１の第一主面３を覆う絶縁層４１Ａ上において、絶縁層４１Ａの長手方向の一端側から他端側へ向かって延在する長方形状の電極部分４２ａを有している。この電極部分４２ａは、絶縁層４１Ａの幅方向の中央位置に配置されており、長手方向の一端側から長手方向の中央位置よりも他端側へ及ぶように延びている。また、第二外部電極４３は、絶縁層４１Ａ上において、第一外部電極４２の電極部分４２ａを囲むように略コ字状に形成されている。すなわち、第二外部電極４３は、絶縁層４１Ａの長手方向の他端側において、絶縁層４１Ａの幅方向に延びる長方形状の電極部分４３ａと、電極部分４１ａの幅方向の両端側から長手方向の他端側へ向かって、第一外部電極４２の電極部分４２ａを挟むように延びる電極部分４３ｂ，４３ｃとから構成されている。
【００２１】
端子電極５，６は、バリスタ素体１の外面にＡｇ等を主成分とする電極ペーストを転写した後に所定温度（例えば、７００℃程度）にて焼き付け、更に電気めっきを施すことにより、形成される。電気めっきには、Ｎｉ／Ａｕ等を用いることができる。また、外部電極４２，４３は、Ａｕ粒子又はＡｇ粒子を主成分とする金属粉末に有機バインダ及び有機溶剤を混合した導電性ペーストを印刷すると共に乾燥させ、これをＯ２雰囲気下で所定温度（例えば８００℃以上の温度）にて同時に焼成することにより形成される。
【００２２】
バリスタ素体１は、図４に示すように、電圧非直線特性（以下、「バリスタ特性」と称する）を発現する複数の長方形板状のバリスタ層９Ａ，９Ｂと、それぞれ複数の内部電極層１１及び内部電極層２１とが積層された積層体として構成されている。内部電極層１１と内部電極層２１とは、バリスタ素体１内においてバリスタ層９Ａ，９Ｂの積層方向（以下、単に「積層方向」と称する。）に沿ってそれぞれ一層ずつ配置されている。内部電極層１１と内部電極層２１とは、少なくとも一層のバリスタ層９Ｂを挟むように対向配置されている。図３及び図４に示すように、バリスタ素体１の第一主面３及び第二主面２は、互いに対向しており、バリスタ層９Ａ，９Ｂの積層方向、すなわち内部電極層１１と内部電極層２１とが対向する方向に対して垂直をなしている。実際の積層型チップバリスタＶ１では、複数のバリスタ層９Ａ，９Ｂは、互いの間の境界が視認できない程度に一体化されている。
【００２３】
バリスタ素体１を構成するバリスタ層のうち、第一主面３を形成するバリスタ層９Ａ（すなわち、図４において最も上側に配置されるバリスタ層）には、第一外部電極４２と電気的に接続される第一接続電極７と、第二外部電極４３と電気的に接続される第二接続電極８と、バリスタ層９Ａの中央位置に配置されるダミー板（面状の部材）４４とが設けられている。また、第一主面３を形成するバリスタ層９Ａに隣接するバリスタ層９Ｂ（すなわち、図４において上から二番目のバリスタ層）には、内部電極層１１が形成されている。一枚下側のバリスタ層９Ｂには内部電極層２１が形成され、以降のバリスタ層９Ｂには内部電極層１１、内部電極層２１が形成され、第二主面２を形成するバリスタ層９Ａ（すなわち、図４において最も下側に配置されるバリスタ層）には、内部電極層１１が形成されると共に、裏面側（つまり第二主面２）に第一端子電極５及び第二端子電極６が形成される。第一実施形態では、内部電極層のうち、最も第一主面３側に配置されている内部電極層、すなわち、図４において上から２番目のバリスタ層に形成される内部電極層１１を最外内部電極層１１Ａとする。
【００２４】
バリスタ層９Ａの厚みは例えば、５〜１５μｍであり、バリスタ層９Ｂの厚みは、例えば１０〜２０μｍである。バリスタ層９Ａは、バリスタ層９Ｂよりも薄くされており、これによって、第一主面３と最外内部電極層１１Ａとの間の厚み（図３において厚みａで示される）は、最外内部電極層１１Ａに対して第二主面２側で対向する他の内部電極層２１と最外内部電極層１１Ａとの間の厚み（図３において厚みｂで示される）よりも薄くされることとなる。
【００２５】
バリスタ層９Ａ，９Ｂは、ＺｎＯ（酸化亜鉛）を主成分として含むと共に、副成分として希土類金属元素、Ｃｏ、IIIｂ族元素（Ｂ、Ａｌ、Ｇａ、Ｉｎ）、Ｓｉ、Ｃｒ、Ｍｏ、アルカリ金属元素（Ｋ、Ｒｂ、Ｃｓ）及びアルカリ土類金属元素（Ｍｇ、Ｃａ、Ｓｒ、Ｂａ）等の金属単体やこれらの酸化物を含む素体からなる。第一実施形態において、バリスタ層９Ａ，９Ｂは、副成分としてＰｒ、Ｃｏ、Ｃｒ、Ｃａ、Ｓｉ、Ｋ、Ａｌ等を含んでもよい。Ｃｏ及びＰｒは、バリスタ特性を発現させるための材料となる。バリスタ層９Ａ，９ＢにおけるＺｎＯの含有量は、特に限定されないが、好ましくは、バリスタ層９Ａ，９Ｂを構成する全体の材料を１００質量％とした場合に、６９．０〜９９．８質量％である。
【００２６】
第一接続電極７と第二接続電極８とは、バリスタ素体１の長方形状の第一主面３上において、第一主面３の長手方向の両端側に互いに所定の間隔を有して配されている。第一接続電極７及び第二接続電極８は、第一主面３の幅方向に沿って延びるような長方形状をなしており、積層方向から見て第一端子電極５及び第二端子電極６と重なるように同一形状とされている。接続電極７，８は、例えば、各長辺の長さが１．０ｍｍ程度に設定され、各短辺の長さが０．４ｍｍ程度に設定され、厚みが５μｍ程度に設定されている。
【００２７】
ダミー板４４は、バリスタ素体１の第一主面３上の中央位置において、第一接続電極７と第二接続電極８との間の第一主面３を略全面にわたって覆うように形成される長方形状の金属板である。このダミー板４４は、バリスタ素体１よりも高い熱伝導率を有すると共に、第一接続電極７及び第二接続電極８とは、物理的及び電気的に非接続とされている。ダミー板４４は、例えば、各長辺の長さが０．３〜１．０ｍｍに設定され、各短辺の長さが０．３〜１．０ｍｍに設定され、厚みが５μｍ程度に設定されている。
【００２８】
第一接続電極７、第二接続電極８及びダミー板４４は、バリスタ素体１の外面にＡｇ等を主成分とする電極ペーストを転写した後に所定温度（例えば、７００℃程度）にて焼き付け、更に電気めっきを施すことにより、形成される。電気めっきには、Ｎｉ／Ａｕ等を用いることができる。
【００２９】
第一接続電極７、第二接続電極８及びダミー板４４が形成される第一主面３は、図３に示すように、絶縁層４１Ａで覆われている。また、第二主面２も絶縁層４１Ｂで覆われている。絶縁層４１Ａ，４１Ｂは、例えば、第一主面３及び第二主面２の全面をポリイミドで覆うことによって形成されている。絶縁層４１Ａは、ダミー板４４の上面を完全に覆うと共に、第一接続電極７及び第二接続電極８の上面が露出する程度の厚みとされている。また、絶縁層４１Ｂは、第一端子電極５及び第二端子電極６の上面が露出する程度の厚みとされている。なお、露出された第一接続電極７及び第二接続電極８の上面を覆うように絶縁層４１Ａの上面に導電性ペーストを印刷することで、第一接続電極７と第一外部電極４２が電気的に接続され、第二接続電極８と第二外部電極４３が電気的に接続される。
【００３０】
最外内部電極層１１Ａは、図４及び図５に示すように、第一スルーホール導体（第一内部導体）１７を介して第一外部電極４２、第一接続電極７、及び第一端子電極５に電気的に接続される第一内部電極１３と、第二スルーホール導体（第二内部導体）２７を介して第二外部電極４３、第二接続電極８、及び第二端子電極６に電気的に接続される第二内部電極１５とを有して構成されている。第一内部電極１３と第二内部電極１５とは、互いに異なる極性を有しており、物理的及び電気的に非接触とされている。第一内部電極１３及び第二内部電極１５は、バリスタ層９Ｂ上面の略全面を覆うような長方形板状の電極を、バリスタ層９Ｂの中心点周りに互いに点対称な形状となるように略Ｌ字状に分割することによって形成されている。
【００３１】
具体的には、第一内部電極１３は、バリスタ層９Ｂの長手方向の一方の短縁部９ａに沿って延在する長方形状の電極部分１３ａと、バリスタ層９Ｂの一方の長縁部９ｂに沿って延在する長方形状の電極部分１３ｂとを含んでいる。電極部分１３ａと電極部分１３ｂとは、バリスタ層９Ｂの短縁部９ａと長縁部９ｂとの間の角部付近で接続されて一体に形成されている。また、第二内部電極１５は、バリスタ層９Ｂの長手方向の他方の短縁部９ｃに沿って延在する長方形状の電極部分１５ａと、バリスタ層９Ｂの他方の長縁部９ｄに沿って延在する長方形状の電極部分１５ｂとを含んでいる。電極部分１５ａと電極部分１５ｂとは、バリスタ層９Ｂの短縁部９ｃと長縁部９ｄとの間の角部付近で接続されて一体に形成されている。
【００３２】
第一内部電極１３の電極部分１３ａは、積層方向から見て重なるように、第一接続電極７及び第一端子電極５と同一形状に形成されており、第二内部電極１５の電極部分１５ａは、積層方向から見て重なるように、第二接続電極８及び第二端子電極６と同一形状に形成されている。また、第一内部電極１３の電極部分１３ｂは、バリスタ層９Ｂの幅の略半分の幅を有して電極部分１３ａから電極部分１５ａへ向かって延び、第二内部電極１５の電極部分１５ｂは、バリスタ層９Ｂの幅の略半分の幅を有して電極部分１５ａから電極部分１３ａへ向かって延びている。なお、電極部分１３ａと電極部分１５ｂとの間、電極部分１３ｂと電極部分１５ｂとの間、及び電極部分１３ｂと電極部分１５ａとの間には、互いに非接触となるように所定幅の間隙が形成されている。
【００３３】
このように構成された第一内部電極１３と第二内部電極１５においては、積層方向から見て、半導体発光素子ＬＥ１と第一内部電極１３とが重なる領域の面積と、半導体発光素子ＬＥ１と第二内部電極１５とが重なる領域の面積とが等しくなる。図５は、最外内部電極層１１Ａを積層方向から見た図である。図５では、半導体発光素子ＬＥ１が二点差点で示されており、半導体発光素子ＬＥ１と第一内部電極１３の電極部分１３ｂとが重なる領域Ａには薄い梨地模様が付されており、半導体発光素子ＬＥ１と第二内部電極１５の電極部分１５ｂとが重なる領域Ｂには濃い梨地模様が付されている。図５に示すように、領域Ａと領域Ｂの面積は等しくなる。
【００３４】
なお、内部電極層１１は、最外内部電極層１１Ａと同様の構成を有しており、第一内部電極１３及び第二内部電極１５を有している。
【００３５】
内部電極層２１は、第一スルーホール導体１７を介して第一外部電極４２、第一接続電極７、及び第一端子電極５に電気的に接続される第三内部電極２３と、第二スルーホール導体２７を介して第二外部電極４３、第二接続電極８、及び第二端子電極６に電気的に接続される第四内部電極２５とを有して構成されている。第三内部電極２３と第四内部電極２５とは、互いに異なる極性を有しており、物理的及び電気的に非接触とされている。第三内部電極２３及び第四内部電極２５は、バリスタ層９Ｂ上面の略全面を覆うような長方形板状の電極を、バリスタ層９Ｂの中心点周りに互いに点対称な形状となるように略Ｌ字状に分割することによって形成されている。
【００３６】
具体的には、第三内部電極２３は、バリスタ層９Ｂの長手方向の一方の短縁部９ａに沿って延在する長方形状の電極部分２３ａと、バリスタ層９Ｂの他方の長縁部９ｄに沿って延在する長方形状の電極部分２３ｂとを含んでいる。電極部分２３ａと電極部分２３ｂとは、バリスタ層９Ｂの短縁部９ａと長縁部９ｄとの間の角部付近で接続されて一体に形成されている。また、第四内部電極２５は、バリスタ層９Ｂの長手方向の他方の短縁部９ｃに沿って延在する長方形状の電極部分２５ａと、バリスタ層９Ｂの他方の長縁部９ｂに沿って延在する長方形状の電極部分２５ｂとを含んでいる。電極部分２５ａと電極部分２５ｂとは、バリスタ層９Ｂの短縁部９ｃと長縁部９ｂとの間の角部付近で接続されて一体に形成されている。
【００３７】
第三内部電極２３の電極部分２３ａは、積層方向から見て重なるように、第一接続電極７及び第一端子電極５と同一形状に形成されており、第四内部電極２５の電極部分２５ａは、積層方向から見て重なるように、第二接続電極８及び第二端子電極６と同一形状に形成されている。また、第三内部電極２３の電極部分２３ｂは、バリスタ層９Ｂの幅の略半分の幅を有して電極部分２３ａから電極部分２５ａへ向かって延び、第四内部電極２５の電極部分２５ｂは、バリスタ層９Ｂの幅の略半分の幅を有して電極部分２５ａから電極部分２３ａへ向かって延びている。積層方向から見て、電極部分２３ｂは電極部分１５ｂと重なり、電極部分２５ｂは、電極部分１３ｂと重なる。なお、電極部分２３ａと電極部分２５ｂとの間、電極部分２３ｂと電極部分２５ｂとの間、及び電極部分２３ｂと電極部分２５ａとの間には、互いに非接触となるように所定幅の間隙が形成されている。
【００３８】
最外内部電極層１１Ａ及び内部電極層１１のそれぞれの第一内部電極１３と、内部電極層２１のそれぞれの第三内部電極２３は、図３に示すように、第一スルーホール導体１７により互いに物理的及び電気的に接続されている。第一スルーホール導体１７は、バリスタ素体１の幅方向に一対並ぶと共に、バリスタ素体１内を積層方向に貫通して形成されている。第一スルーホール導体１７の一端は、第一端子電極５に物理的及び電気的に接続されている。また、第一スルーホール導体１７の他端は、第一接続電極７に物理的及び電気的に接続されている。これにより、各内部電極層１１の第一内部電極１３及び各内部電極層２１の第三内部電極２３は、第一スルーホール導体１７を通して、第一端子電極５及び第一接続電極７に電気的に接続されることとなる。
【００３９】
最外内部電極層１１Ａ及び内部電極層１１のそれぞれの第二内部電極１５と、内部電極層２１のそれぞれの第四内部電極２５は、図３に示すように、第二スルーホール導体２７により互いに物理的及び電気的に接続されている。第二スルーホール導体２７は、バリスタ素体１の幅方向に一対並ぶと共に、バリスタ素体１内を積層方向に貫通して形成されている。第二スルーホール導体２７の一端は、第二端子電極６に物理的及び電気的に接続されている。また、第二スルーホール導体２７の他端は、第二接続電極８に物理的及び電気的に接続されている。これにより、各内部電極層１１の第二内部電極１５及び各内部電極層２１の第四内部電極２５は、第二スルーホール導体２７を通して、第二端子電極６及び第二接続電極８に電気的に接続されることとなる。
【００４０】
最外内部電極層１１Ａ及び内部電極層１１の第一内部電極１３と第二内部電極１５と、内部電極層２１の第三内部電極２３と第四内部電極２５は、導電材を含んでいる。第一内部電極１３、第二内部電極１５、第三内部電極２３、第四内部電極２５に含まれる導電材としては、特に限定されないが、ＡｇまたはＡｇ−Ｐｄ合金からなることが好ましい。内部電極層１１，２１の厚みは、例えば１〜５μｍ程度である。内部電極層１１，２１は、上記導電性材料を含む導電性ペーストの焼結体として構成される。
【００４１】
第一スルーホール導体１７及び第二スルーホール導体２７は導電材を含んでいる。第一スルーホール導体１７及び第二スルーホール導体２７に含まれる導電材としては、Ｐｄ、Ａｇ、Ｃｕ、Ｗ、Ｍｏ、Ｓｎ及びＮｉからなる群より選ばれる１種以上の金属、又は上記金属を１種以上含む合金からなることが好ましい。スルーホール導体１７，２７の直径は、例えば１０〜５００μｍ程度である。
【００４２】
このスルーホール導体１７，２７は、パンチングあるいはドリルによって、図４に示すような、それぞれのバリスタ層９Ａ，９Ｂを積層方向に貫通するスルーホール１０を形成し、このスルーホール１０に導電性ペーストを充填して、バリスタ層９Ａ，９Ｂ及び内部電極層１１，２１と同時に焼成することによって、形成される。スルーホール１０は、例えば、バリスタ層９Ａ，９Ｂを複数積層させて積層体を得た後に、積層体をパンチングやドリルで貫通させることによって形成される。
【００４３】
上述したように、積層方向から見て、電極部分２３ｂは電極部分１５ｂと互いに重なり合い、電極部分２５ｂは電極部分１３ｂと互いに重なり合う。したがって、バリスタ層９Ｂにおける第一内部電極１３が第四内部電極２５に重なる領域、及び第二内部電極１５が第三内部電極２３に重なる領域は、バリスタ特性を発現する領域として機能する。上述した構成を有する積層型チップバリスタＶ１においては、第一内部電極１３と、第四内部電極２５と、バリスタ層９Ｂにおける第一内部電極１３と第四内部電極２５とが重なる領域とにより、一つのバリスタ部が構成され、第二内部電極１５と、第三内部電極２３と、バリスタ層９Ｂにおける第二内部電極１５と第三内部電極２３とが重なる領域とにより、一つのバリスタ部が構成されることとなる。
【００４４】
次に、第一実施形態に係る電子部品ＥＣ１及び積層型チップバリスタＶ１の作用・効果について図３、図５、図６及び図７を参照して説明する。図６は、従来の電子部品の最外内部電極層の構成を示す図であり、図５に対応する図である。図７は、従来の電子部品の断面図を示す図であり、図３に対応する図である。
【００４５】
まず、比較のため、従来の電子部品について説明する。従来の電子部品ＥＣ５０の積層型チップバリスタＶ５０は、第一主面３と最外内部電極層５１Ａとの間の厚みが、最外内部電極層５１Ａに対して第二主面２側で対向する他の内部電極層６１と最外内部電極層５１Ａとの間の厚みと等しくされていると共に、ダミー板が設けられておらず、また、最外内部電極層５１Ａが、第一外部電極４２、第一接続電極７、第一端子電極５のみに接続された内部電極５３のみから構成されている点で第一実施形態に係る電子部品ＥＣ１の積層型チップバリスタＶ１と主に相違している。
【００４６】
具体的には、図６に示すように、従来の積層型チップバリスタＶ５０において、最外内部電極層５１Ａは、バリスタ層９Ｂの他方の短縁部付近を除いた略全面を覆う長方形状の内部電極５３のみによって構成されている。この内部電極５３は、第一スルーホール導体１７のみに接続されており、第二スルーホール導体２７には接続されていない。積層方向から見て、半導体発光素子ＬＥ１は、内部電極５３に含まれるような構成となる。また、従来の積層型チップバリスタＶ５０では、第一主面３を形成するバリスタ層が、他のバリスタ層９Ｂと同じ厚みとされることによって、図７に示すように、第一主面３と最外内部電極層５１Ａとの間の厚み（図７において厚みｂ１で示される）は、最外内部電極層５１Ａに対して第二主面２側で対向する他の内部電極層６１と最外内部電極層５１Ａとの間の厚み（図７において厚みｂ２で示される）と等しくされる。また、第一主面３にダミー板が設けられていない。
【００４７】
このような従来の電子部品ＥＣ５０及び積層型チップバリスタＶ５０では、第一主面３と最外内部電極層５１Ａとの間の厚み（図７において厚みｂ１で示される）が、他の内部電極層６１と最外内部電極層５１Ａとの間の厚み（図７において厚みｂ２で示される）と等しくされており、第一主面３から最外内部電極層５１Ａまでの距離が長くされているため、半導体発光素子ＬＥ１の下面から発生する熱Ｈを最外内部電極層５１Ａまで効率よく伝達できない場合があった。また、最外内部電極層５１Ａが、一枚の電極板から構成されているとともに、第一スルーホール導体１７のみに接続されて、他方の第二スルーホール導体２７に接続されていないため、半導体発光素子ＬＥ１からの熱Ｈが、第二スルーホール導体２７には十分伝達されず、第一スルーホール導体１７に過剰に伝達される場合があった（図６参照）。これによって、第一スルーホール導体１７に伝達される熱Ｈ１と第二スルーホール導体２７に伝達される熱Ｈ２の熱量のバランスが悪くなることによって、放熱効率が低下してしまい、良好な放熱性を得ることができない場合があった。
【００４８】
これに対して、第一実施形態に係る電子部品ＥＣ１の積層型チップバリスタＶ１では、図３に示すように、第一主面３と最外内部電極層１１Ａとの間の厚みが、最外内部電極層１１Ａに対して第二主面２側で対向する他の内部電極層２１と最外内部電極層１１Ａとの間の厚みよりも薄くされている。従って、半導体発光素子ＬＥ１の下面から発生した熱を十分に熱伝導率の高い最外内部電極層１１Ａへ伝達することができる。
【００４９】
更に、電子部品ＥＣ１の積層型チップバリスタＶ１では、最も第一主面３側に配置されている最外内部電極層１１Ａが、第一スルーホール導体１７により第一接続電極７及び第一端子電極５に電気的に接続される第一内部電極１３と、第二スルーホール導体２７により第二接続電極８及び第二端子電極６に電気的に接続される第二内部電極１５とを有している。従って、半導体発光素子ＬＥ１から発生した熱Ｈを、第一内部電極１３と第二内部電極１５の両方に伝達することによって、第一スルーホール導体１７と第二スルーホール導体２７に伝達することができる（図５参照）。これによって、第一スルーホール導体１７に伝達される熱Ｈ１と第二スルーホール導体２７に伝達される熱Ｈ２の熱量のバランスをとることが可能となることで、放熱効率を向上することができ、良好な放熱性を得ることができる。
【００５０】
また、第一実施形態に係る積層型チップバリスタＶ１では、バリスタ素体１よりも高い熱伝導率を有すると共に、第一接続電極７及び第二接続電極８に対して電気的に非接続とされているダミー板４４が、最外内部電極層１１Ａよりも第一主面３側に配置されているため、半導体発光素子ＬＥ１からの熱を熱伝導率の高いダミー板４４で拡散させて、最外内部電極層１１Ａに対してまんべんなく伝達することができる。
【００５１】
また、第一実施形態に係る電子部品ＥＣ１では、第一主面３と第二主面２の対向方向、すなわち積層方向から見て、第一内部電極１３が半導体発光素子ＬＥ１と重なる領域Ａを有し、第二内部電極１５が半導体発光素子ＬＥ１と重なる領域Ｂを有している。これによって、半導体発光素子ＬＥ１から発生した熱を第一内部電極１３及び第二内部電極１５を介して確実に第一スルーホール導体１７及び第二スルーホール導体２７に伝達することができる。特に、第一実施形態においては、領域Ａと領域Ｂの面積が等しくされているため、第一スルーホール導体１７と第二スルーホール導体２７に均等に熱を伝達することができる。
【００５２】
［第二実施形態］
図８は、本発明の第二実施形態に係る積層型チップバリスタＶ２の最外内部電極層７１Ａの構成を示す図であり、図５に対応する図である。図９は、本発明の第二実施形態に係る積層型チップバリスタＶ２のバリスタ素体１をバリスタ層ごとに展開した展開図であり、図４に対応する図である。この第二実施形態に係る積層型チップバリスタＶ２が第一実施形態に係る積層型チップバリスタＶ１と異なる点は、最外内部電極層１１Ａ及び内部電極層１１，２１の略Ｌ字状の内部電極１３，１５，２３，２５に代えて、最外内部電極層７１Ａ及び内部電極層７１，７２の内部電極の形状を櫛型状に形成した点である。
【００５３】
この積層型チップバリスタＶ２では、最外内部電極層７１Ａの第一内部電極７３は、第一主面３と第二主面２の対向方向、すなわち積層方向と垂直な所定の方向に分割されることによって、一対の第一電極部分７３ｂ，７３ｃを有し、第二内部電極７４は、所定の方向に分割されることによって、一対の第二電極部分７４ｂ，７４ｃを有している。また、第一電極部分７３ｂ，７３ｃ及び第二電極部分７４ｂ，７４ｃは、所定の方向に互い違いに配置されている。なお、本実施形態における所定の方向とは、バリスタ層９Ｂの幅方向である。
【００５４】
具体的には、最外内部電極層７１Ａ及び内部電極層７１の第一内部電極７３は、バリスタ層９Ｂの長手方向の一方の短縁部９ａに沿って延在する長方形状の電極部分７３ａと、バリスタ層９Ｂの一方の長縁部９ｂに沿って延在する長方形状の第一電極部分７３ｂと、第一電極部分７３ｂから一定距離離間すると共に平行に延在する第一電極部分７３ｃとを含むことによって、櫛型状に形成されている。電極部分７３ａと第一電極部分７３ｂ，７３ｃとは、バリスタ層９Ｂの短縁部９ａ側で接続されて一体に形成されている。また、最外内部電極層７１Ａの第二内部電極７４は、バリスタ層９Ｂの長手方向の他方の短縁部９ｃに沿って延在する長方形状の電極部分７４ａと、バリスタ層９Ｂの他方の長縁部９ｄに沿って延在する長方形状の第二電極部分７４ｂと、第二電極部分７４ｂから一定距離離間すると共に平行に延在する第二電極部分７４ｃとを含むことによって、櫛型状に形成されている。電極部分７４ａと第二電極部分７４ｂ，７４ｃとは、バリスタ層９Ｂの短縁部９ｃ側で接続されて一体に形成されている。
【００５５】
第一内部電極７３の電極部分７３ａは、積層方向から見て重なるように、第一接続電極７及び第一端子電極５と同一形状に形成されており、第二内部電極７４の電極部分７４ａは、積層方向から見て重なるように、第二接続電極８及び第二端子電極６と同一形状に形成されている。また、第一内部電極７３の第一電極部分７３ｂ，７３ｃは、第二電極部分７４ｃを挟むように電極部分７３ａから電極部分７４ａへ向かって延び、第二内部電極７４の第二電極部分７４ｂ，７４ｃは、第一電極部分７３ｃを挟むように電極部分７４ａから電極部分７３ａへ向かって延びている。なお、第一内部電極７３と第二内部電極７４との間には、互いに非接触となるように所定幅の間隙が形成されている。
【００５６】
また、内部電極層７２の第三内部電極７５は、バリスタ層９Ｂの長手方向の一方の短縁部９ａに沿って延在する長方形状の電極部分７５ａと、バリスタ層９Ｂの他方の長縁部９ｄに沿って延在する長方形状の第三電極部分７５ｂと、第三電極部分７５ｂから一定距離離間すると共に平行に延在する第三電極部分７５ｃとを含むことによって、櫛型状に形成されている。電極部分７５ａと第三電極部分７５ｂ，７５ｃとは、バリスタ層９Ｂの短縁部９ａ側で接続されて一体に形成されている。また、内部電極層７２の第四内部電極７６は、バリスタ層９Ｂの長手方向の他方の短縁部９ｃに沿って延在する長方形状の電極部分７６ａと、バリスタ層９Ｂの一方の長縁部９ｂに沿って延在する長方形状の第四電極部分７６ｂと、第四電極部分７６ｂから一定距離離間すると共に平行に延在する第四電極部分７６ｃとを含むことによって、櫛型状に形成されている。電極部分７６ａと第四電極部分７６ｂ，７６ｃとは、バリスタ層９Ｂの短縁部９ｃ側で接続されて一体に形成されている。
【００５７】
第三内部電極７５の電極部分７５ａは、積層方向から見て重なるように、第一接続電極７及び第一端子電極５と同一形状に形成されており、第四内部電極７６の電極部分７６ａは、積層方向から見て重なるように、第二接続電極８及び第二端子電極６と同一形状に形成されている。また、第三内部電極７５の第三電極部分７５ｂ，７５ｃは、第四電極部分７６ｃを挟むように電極部分７５ａから電極部分７６ａへ向かって延び、第四内部電極７６の第四電極部分７６ｂ，７６ｃは、第三電極部分７５ｃを挟むように電極部分７６ａから電極部分７５ａへ向かって延びている。なお、第三内部電極７５と第四内部電極７６との間には、互いに非接触となるように所定幅の間隙が形成されている。
【００５８】
第一内部電極７３及び第三内部電極７５に接続される第一スルーホール導体７７は、４つ設けられており、第一内部電極７３の電極部分７３ａにおける第一電極部分７３ｂの付根位置及び第一電極部分７３ｃの付根位置に一つずつ配置され、第三内部電極７５の電極部分７５ａにおける第三電極部分７５ｂの付根位置及び第三電極部分７５ｃの付根位置に一つずつ配置されている。また、第二内部電極７４及び第四内部電極７６に接続される第二スルーホール導体７８は、４つ設けられており、第二内部電極７４の電極部分７４ａにおける第二電極部分７４ｂの付根位置及び第二電極部分７４ｃの付根位置に一つずつ配置され、第四内部電極７６の電極部分７６ａにおける第四電極部分７６ｂの付根位置及び第四電極部分７６ｃの付根位置に一つずつ配置されている。
【００５９】
このように構成された積層型チップバリスタＶ２の第一内部電極７３と第二内部電極７４においては、積層方向から見て、半導体発光素子ＬＥ１と第一内部電極７３とが重なる領域の面積と、半導体発光素子ＬＥ１と第二内部電極７４とが重なる領域の面積とが等しくなる。図８では、半導体発光素子ＬＥ１が二点差点で示されており、半導体発光素子ＬＥ１と第一内部電極７３の第一電極部分７３ｂ，７３ｃとが重なる領域Ａには薄い梨地模様が付されており、半導体発光素子ＬＥ１と第二内部電極７４の第二電極部分７４ｂ，７４ｃとが重なる領域Ｂには濃い梨地模様が付されている。図８に示すように、領域Ａと領域Ｂの面積は等しくなる。
【００６０】
このような第二実施形態に係る積層型チップバリスタＶ２では、半導体発光素子ＬＥ１からの熱Ｈを第一電極部分７３ｂ，７３ｃを介して付根位置に配置されている第一スルーホール導体７７へ伝達することができ、第二電極部分７４ｂ，７４ｃを介して付根位置に配置されている第二スルーホール導体７８へ伝達することができる。以上によって、第一内部電極７３及び第二内部電極７４を分割することによって、それぞれの電極部分を分割方向と直交する方向へ細長く形成することができるため、所望の方向、すなわちスルーホール導体が配置されている方向へ確実に熱を伝達することができる。
【００６１】
［第三実施形態］
図１０は、本発明の第三実施形態に係る積層型チップバリスタＶ３の最外内部電極層８１Ａの構成を示す図であり、図５に対応する図である。図１１は、本発明の第三実施形態に係る積層型チップバリスタＶ３のバリスタ素体１をバリスタ層ごとに展開した展開図であり、図４に対応する図である。この第三実施形態に係る積層型チップバリスタＶ３が第二実施形態に係る積層型チップバリスタＶ２と異なる点は、最外内部電極層７１Ａ及び内部電極層７１，７２の各内部電極７３，７４，７５，７６から電極部分７３ａ，７４ａ，７５ａ，７６ａをなくし、それぞれの電極部分を独立してスルーホール導体に接続させた点である。
【００６２】
この積層型チップバリスタＶ２では、最外内部電極層８１Ａの第一内部電極８３は、独立して第一スルーホール導体８７に接続された一対の第一電極部分８３ｂ，８３ｃを有し、第二内部電極８４は、独立して第二スルーホール導体８８に接続された一対の第二電極部分８４ｂ，８４ｃを有している。また、第一電極部分８３ｂ，８３ｃ及び第二電極部分８４ｂ，８４ｃは、所定の方向に互い違いに配置されている。
【００６３】
具体的には、最外内部電極層８１Ａ及び内部電極層８１の第一内部電極８３は、バリスタ層９Ｂの一方の長縁部９ｂに沿って延在する長方形状の第一電極部分８３ｂと、第一電極部分８３ｂから一定距離離間すると共に平行に延在する第一電極部分８３ｃとをそれぞれ別体として含んでいる。また、最外内部電極層８１Ａの第二内部電極８４は、バリスタ層９Ｂの他方の長縁部９ｄに沿って延在する長方形状の第二電極部分８４ｂと、第二電極部分８４ｂから一定距離離間すると共に平行に延在する第二電極部分８４ｃとをそれぞれ別体として含んでいる。
【００６４】
第一内部電極８３の第一電極部分８３ｂ，８３ｃは、第二電極部分８４ｃを挟むように短縁部９ａから短縁部９ｃへ向かって延び、第二内部電極８４の第二電極部分８４ｂ，８４ｃは、第一電極部分８３ｃを挟むように短縁部９ｃから短縁部９ａへ向かって延びている。なお、それぞれの電極部分同士の間には、互いに非接触となるように所定幅の間隙が形成されている。
【００６５】
また、内部電極層８２の第三内部電極８５は、バリスタ層９の他方の長縁部９ｄに沿って延在する長方形状の第三電極部分８５ｂと、第三電極部分８５ｂから一定距離離間すると共に平行に延在する第三電極部分８５ｃとをそれぞれ別体として含んでいる。また、内部電極層８２の第四内部電極８６は、バリスタ層９Ｂの一方の長縁部９ｂに沿って延在する長方形状の第四電極部分８６ｂと、第四電極部分８６ｂから一定距離離間すると共に平行に延在する第四電極部分８６ｃとをそれぞれ別体として含んでいる。
【００６６】
第三内部電極８５の第三電極部分８５ｂ，８５ｃは、第四電極部分８６ｃを挟むように短縁部９ａから短縁部９ｃへ向かって延び、第四内部電極８６の第四電極部分８６ｂ，８６ｃは、第三電極部分８５ｃを挟むように短縁部９ｃから短縁部９ａへ向かって延びている。なお、それぞれの電極部分同士の間には、互いに非接触となるように所定幅の間隙が形成されている。
【００６７】
第一内部電極８３及び第三内部電極８５に接続される第一スルーホール導体８７は、４つ設けられており、第一電極部分８３ｂの端部及び第一電極部分８３ｃ端部に一つずつ配置され、第三電極部分８５ｂの端部及び第三電極部分８５ｃの端部に一つずつ配置されている。また、第二内部電極８４及び第四内部電極８６に接続される第二スルーホール導体８８は、４つ設けられており、第二電極部分８４ｂの端部及び第二電極部分８４ｃの端部に一つずつ配置され、第四電極部分８６ｂの端部及び第四電極部分８６ｃの端部に一つずつ配置されている。
【００６８】
このように構成された積層型チップバリスタＶ３の第一内部電極８３と第二内部電極８４においては、積層方向から見て、半導体発光素子ＬＥ１と第一内部電極８３とが重なる領域の面積と、半導体発光素子ＬＥ１と第二内部電極８４とが重なる領域の面積とが等しくなる。図１０では、半導体発光素子ＬＥ１が二点差点で示されており、半導体発光素子ＬＥ１と第一内部電極８３の第一電極部分８３ｂ，８３ｃとが重なる領域Ａには薄い梨地模様が付されており、半導体発光素子ＬＥ１と第二内部電極８４の第二電極部分８４ｂ，８４ｃとが重なる領域Ｂには濃い梨地模様が付されている。図１０に示すように、領域Ａと領域Ｂの面積は等しくなる。
【００６９】
このような第三実施形態に係る積層型チップバリスタＶ３では、半導体発光素子ＬＥ１からの熱Ｈを第一電極部分８３ｂ，８３ｃを介して付根位置に配置されている第一スルーホール導体８７へ伝達することができ、第二電極部分８４ｂ，８４ｃを介して付根位置に配置されている第二スルーホール導体８８へ伝達することができる。以上によって、第一内部電極８３及び第二内部電極８４を分割することによって、それぞれの電極部分を分割方向と直交する方向に細長く形成することができるため、所望の方向、すなわちスルーホール導体が配置されている方向へ確実に熱を伝達することができる。
【００７０】
［第四実施形態］
図１２は、本発明の第四実施形態に係る積層型チップバリスタＶ４の最外内部電極層９１Ａの構成を示す図であり、図５に対応する図である。図１３は、本発明の第四実施形態に係る積層型チップバリスタＶ４のバリスタ素体１をバリスタ層ごとに展開した展開図であり、図４に対応する図である。この第四実施形態に係る積層型チップバリスタＶ４が第一実施形態に係る積層型チップバリスタＶ１と異なる点は、最外内部電極層１１Ａ及び内部電極層１１，２１の略Ｌ字状の内部電極１３，１５，２３，２５に代えて、最外内部電極層９１Ａ及び内部電極層９１の内部電極をバリスタ層９Ｂの長手方向に分割した点である。
【００７１】
具体的には、最外内部電極層９１Ａ及び内部電極層９１の第一内部電極９３は、バリスタ層９Ｂの短縁部９ａ側で長方形状をなすように配置されており、第二内部電極９４は、短縁部９ｃ側で長方形状をなすように配置されている。第一内部電極９３と第二内部電極９４とは、バリスタ層９Ｂの長手方向の中央位置に間隙が形成されるように並んで配置される。第一内部電極９３は第一スルーホール導体９７に電気的及び物理的に接続され、第二内部電極９４は第二スルーホール導体９８に電気的及び物理的に接続される。また、内部電極層９２の第三内部電極９５は、バリスタ層９Ｂの中央位置において、短縁部９ａ，９ｃ付近を除いた略全面を覆うように長方形状に形成されている。第三内部電極９５は、第一スルーホール導体９７及び第二スルーホール導体９８には接続されていない。
【００７２】
このように構成された第一内部電極９３と第二内部電極９４においては、積層方向から見て、半導体発光素子ＬＥ１と第一内部電極９３とが重なる領域の面積と、半導体発光素子ＬＥ１と第二内部電極９４とが重なる領域の面積とが等しくなる。図１２では、半導体発光素子ＬＥ１が二点差点で示されており、半導体発光素子ＬＥ１と第一内部電極９３とが重なる領域Ａには薄い梨地模様が付されており、半導体発光素子ＬＥ１と第二内部電極９４とが重なる領域Ｂには濃い梨地模様が付されている。図１２に示すように、領域Ａと領域Ｂの面積は等しくなる。
【００７３】
以上、本発明の好適な実施形態について説明してきたが、本発明は、必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。
【００７４】
例えば、第二実施形態においては、バリスタ層の幅方向に内部電極を分割する構成としたが、分割する方向は特に限定されず、積層方向と交差する方向であればよい。例えば、バリスタ層の長手方向に内部電極を分割する構成としてもよい。
【００７５】
また、第二実施形態及び第三実施形態においては、内部電極を２つに分割する構成としたが、これに代えて、３つ以上に分割する構成としてもよい。
【００７６】
また、各実施形態においては、積層方向から見て、半導体発光素子ＬＥ１と重なる領域の面積は、第一内部電極と第二内部電極とで等しくされているが、完全に等しい必要はなく、異なる面積であっても十分本発明の効果を奏することができる。
【００７７】
また、電子素子は、半導体発光素子ＬＥ１に限られず、ＦＥＴ(Field Effect Transistor：電界効果トランジスタ)等であってもよく、動作中に発熱するものであれば特に限定されない。
【００７８】
また、各実施形態におけるスルーホール導体の数は上述の実施形態で上げたものに限られない。例えば、第一実施形態においては、両端側に一対のスルーホール導体を有し、合計４つのスルーホール導体が形成されていたが、これにかえて、図１４に示すように、両端側に一つのスルーホール導体を有し、合計２つのスルーホール導体が形成されていてもよい。
【図面の簡単な説明】
【００７９】
【図１】本発明の第一実施形態に係る電子部品及び積層型チップバリスタを示す斜視図である。
【図２】本発明の第一実施形態に係る電子部品及び積層型チップバリスタを示す上面図である。
【図３】本発明の第一実施形態に係る電子部品及び積層型チップバリスタの図１に示すIII−III線に沿った断面図である。
【図４】バリスタ素体をバリスタ層ごとに展開した展開図である。
【図５】最外内部電極層を積層方向から見た図である。
【図６】従来の電子部品の最外内部電極層の構成を示す図であり、図５に対応する図である。
【図７】従来の電子部品の断面図を示す図であり、図３に対応する図である。
【図８】本発明の第二実施形態に係る積層型チップバリスタの最外内部電極層の構成を示す図であり、図５に対応する図である。
【図９】本発明の第二実施形態に係る積層型チップバリスタのバリスタ素体をバリスタ層ごとに展開した展開図であり、図４に対応する図である。
【図１０】本発明の第三実施形態に係る積層型チップバリスタの最外内部電極層の構成を示す図であり、図５に対応する図である。
【図１１】本発明の第三実施形態に係る積層型チップバリスタのバリスタ素体をバリスタ層ごとに展開した展開図であり、図４に対応する図である。
【図１２】本発明の第四実施形態に係る積層型チップバリスタの最外内部電極層の構成を示す図であり、図５に対応する図である。
【図１３】本発明の第四実施形態に係る積層型チップバリスタのバリスタ素体をバリスタ層ごとに展開した展開図であり、図４に対応する図である。
【図１４】変形例に係る積層型チップバリスタの展開図であり、図４に対応する図である。
【符号の説明】
【００８０】
１…バリスタ素体、２…第二主面、３…第一主面、１１，２１，７１，７２，８１，８２，９１，９２…内部電極層、１１Ａ，７１Ａ，８１Ａ，９１Ａ…最外内部電極層、５…第一端子電極、６…第二端子電極、７…第一接続電極、８…第二接続電極、１７，７７，８７，９７…第一スルーホール導体（第一内部導体）、２７，７８，８８，９８…第二スルーホール導体（第二内部導体）、４４…ダミー板（面状の部材）、７３ｂ，７３ｃ，８３ｂ，８３ｃ，９３ｂ，９３ｃ…第一電極部分、７４ｂ，７４ｃ，８４ｂ，８４ｃ，９４ｂ，９４ｃ…第二電極部分、ＥＣ１…電子部品、Ｖ１，Ｖ２，Ｖ３，Ｖ４，Ｖ５…積層型チップバリスタ、ＬＥ１…半導体発光素子（電子素子）。
【図１】
2010073759.tif 000003
【図２】
2010073759.tif 000004
【図３】
2010073759.tif 000005
【図４】
2010073759.tif 000006
【図５】
2010073759.tif 000007
【図６】
2010073759.tif 000008
【図７】
2010073759.tif 000009
【図８】
2010073759.tif 000010
【図９】
2010073759.tif 000011
【図１０】
2010073759.tif 000012
【図１１】
2010073759.tif 000013
【図１２】
2010073759.tif 000014
【図１３】
2010073759.tif 000015
【図１４】
2010073759.tif 000016