(57)【要約】【課題】  バッファ回路を構成する差動トランジスタの耐圧を確保し、さらに変調回路の電源電圧をレーザバイアス回路の電源電圧より低く設定してレーザバイアス回路の効率を上げ、低消費電力化を実現する。【解決手段】  レーザダイオードにバイアス電流を供給するレーザバイアス回路と、第１のバッファ回路、エミッタフォロワ回路、第２のバッファ回路を順次接続し、変調信号をレーザバイアス回路に出力する変調回路とを備えたレーザ駆動回路において、変調回路の差動出力端子ＬＤＰ，ＬＤＮとレーザバイアス回路はＤＣ結合によって接続され、電源と差動出力端子ＬＤＰ，ＬＤＮとの間に接続される第２のバッファ回路の負荷として、インダクタと電圧降下素子を直列接続し、差動出力端子ＬＤＰ，ＬＤＮとエミッタフォロワ回路の入力との間にフィードバック素子を負帰還接続した構成である。【選択図】        図１
2010129570.tif 000002
【特許請求の範囲】
【請求項１】
レーザダイオードにバイアス電流を供給するレーザバイアス回路と、
第１のバッファ回路、エミッタフォロワ回路、第２のバッファ回路を順次接続し、前記レーザダイオードの発光強度を変調する変調信号を前記レーザバイアス回路に出力する変調回路と
を備えたレーザ駆動回路において、
前記変調回路の差動出力端子ＬＤＰ，ＬＤＮと前記レーザバイアス回路は直流接続（ＤＣ結合）によって接続され、
電源と前記差動出力端子ＬＤＰ，ＬＤＮとの間に接続される前記第２のバッファ回路の負荷として、インダクタと電圧降下素子を直列接続し、
前記差動出力端子ＬＤＰ，ＬＤＮと前記エミッタフォロワ回路の入力との間にフィードバック素子を負帰還接続した
ことを特徴とするレーザ駆動回路。
【請求項２】
レーザダイオードにバイアス電流を供給するレーザバイアス回路と、
第１のバッファ回路、エミッタフォロワ回路、第２のバッファ回路を順次接続し、前記レーザダイオードの発光強度を変調する変調信号を前記レーザバイアス回路に出力する変調回路と
を備えたレーザ駆動回路において、
前記変調回路の差動出力端子ＬＤＰ，ＬＤＮと前記レーザバイアス回路は直流接続（ＤＣ結合）によって接続され、
電源と前記差動出力端子ＬＤＰ，ＬＤＮとの間に接続される前記第２のバッファ回路の負荷として、インダクタと電圧降下素子を直列接続し、
前記差動出力端子ＬＤＰ，ＬＤＮと前記エミッタフォロワ回路の入力との間にフィードバック素子を正帰還接続した
ことを特徴とするレーザ駆動回路。
【請求項３】
レーザダイオードにバイアス電流を供給するレーザバイアス回路と、
第１のバッファ回路、エミッタフォロワ回路、第２のバッファ回路を順次接続し、前記レーザダイオードの発光強度を変調する変調信号を前記レーザバイアス回路に出力する変調回路と
を備えたレーザ駆動回路において、
前記変調回路の差動出力端子ＬＤＰ，ＬＤＮと前記レーザバイアス回路は直流接続（ＤＣ結合）によって接続され、
電源と前記差動出力端子ＬＤＰ，ＬＤＮとの間に接続される前記第２のバッファ回路の負荷として、インダクタと電圧降下素子を直列接続し、
前記差動出力端子ＬＤＰ，ＬＤＮと前記エミッタフォロワ回路の入力との間にフィードバック素子を負帰還接続および正帰還接続した
ことを特徴とするレーザ駆動回路。
【請求項４】
請求項１〜３のいずれかに記載のレーザ駆動回路において、
前記電圧降下素子は、前記第２のバッファ回路の電源から見て順方向に接続されるダイオード、または前記第２のバッファ回路の電源から見て順方向に接続されるダイオード接続したトランジスタである
ことを特徴とするレーザ駆動回路。
【請求項５】
請求項１〜３のいずれかに記載のレーザ駆動回路において、
前記フィードバック素子は、抵抗器、または抵抗器と容量素子の並列回路、または抵抗器と容量素子の並列回路に抵抗器を直列接続した回路である
ことを特徴とするレーザ駆動回路。
【請求項６】
請求項１〜３のいずれかに記載のレーザ駆動回路において、
前記変調回路の電源電圧を前記レーザバイアス回路の電源電圧より低く設定した構成である
ことを特徴とするレーザ駆動回路。
【請求項７】
請求項１〜３のいずれかに記載のレーザ駆動回路において、
前記第２のバッファ回路の電源電圧と前記レーザバイアス回路の電源電圧を同電位とし、この電源電圧より前記第１のバッファ回路および前記エミッタフォロワ回路の電源電圧を低く設定した構成である
ことを特徴とするレーザ駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路を用いたレーザ駆動回路に関する。
【背景技術】
【０００２】
図８は、従来のレーザ駆動回路の構成例を示す（特許文献１）。
図８において、従来のレーザ駆動回路は、レーザダイオード１１にバイアス電流を供給するレーザバイアス回路１０、第１のバッファ回路２１、エミッタフォロワ（ＥＦ）回路２２、第２のバッファ回路２３を介して、レーザダイオード１１の発光強度を変調する変調電流を出力する変調回路２０、およびバイアス電流や変調電流を調整する制御回路３０により構成される。変調回路２０の第２のバッファ回路２３の出力端子ＬＤＰ，ＬＤＮには、負荷抵抗２４−１，２４−２が接続される。
【０００３】
データを連続的に送信する、いわゆる連続光通信に用いられるレーザ駆動回路では、変調出力における直流電位を考慮しなくてすむために、レーザバイアス回路１０と変調回路２０がＡＣ結合されるのが一般的である。一方、データを間欠的に送信するバーストモード送信で送信速度が遅い場合にはＡＣ結合でも不都合は生じないが、送信速度が例えば10Ｇbps を超える領域になると、データが駆動回路に入力してから実際に光信号として安定に送信されるまでのレーザオン時間を短くする（〜数ｎ秒）必要があるため、ＤＣ結合の方が有利となる。
【０００４】
また、レーザ駆動回路を低コストで実現するには、レーザ駆動回路に用いるデバイスも安価なプロセスで実現する必要があるため、一般的に高価な化合物半導体を用いるよりもシリコンプロセスの方が有利となる。しかし、シリコン半導体は、化合物半導体に比べてトランジスタの遮断周波数で劣り、高速化が難しい。この高速化で課題となる技術要素の一つとして、不完全な終端負荷からの多重反射を防ぐことを目的とした出力線路のバック終端がある。従来技術では、バック終端を抵抗などの受動素子で実現しているが、このバック終端が負荷となって駆動回路の消費電力が大きくなる。
【特許文献１】特開２００８−４１９０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来のフィードバックを用いたレーザ駆動回路では、変調回路の出力端子が電源電圧を中心に振動するため、バッファ回路を構成する差動トランジスタの耐圧確保が困難であった。また、出力電圧がレーザバイアス回路におけるレーザダイオードのレベルシフト電圧より高い電圧となってしまうので、レーザバイアス回路の電流を増やす必要があった。
【０００６】
本発明は、バッファ回路を構成する差動トランジスタの耐圧を確保し、さらに変調回路の電源電圧をレーザバイアス回路の電源電圧より低く設定してレーザバイアス回路の効率を上げ、低消費電力化を実現することができるレーザ駆動回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
第１の発明は、レーザダイオードにバイアス電流を供給するレーザバイアス回路と、第１のバッファ回路、エミッタフォロワ回路、第２のバッファ回路を順次接続し、レーザダイオードの発光強度を変調する変調信号をレーザバイアス回路に出力する変調回路とを備えたレーザ駆動回路において、変調回路の差動出力端子ＬＤＰ，ＬＤＮとレーザバイアス回路は直流接続（ＤＣ結合）によって接続され、電源と差動出力端子ＬＤＰ，ＬＤＮとの間に接続される第２のバッファ回路の負荷として、インダクタと電圧降下素子を直列接続し、差動出力端子ＬＤＰ，ＬＤＮとエミッタフォロワ回路の入力との間にフィードバック素子を負帰還接続した構成である。
【０００８】
第２の発明は、第１の発明における差動出力端子ＬＤＰ，ＬＤＮとエミッタフォロワ回路の入力との間に負帰還接続されるフィードバック素子を正帰還接続したものである。
【０００９】
第３の発明は、第１の発明における差動出力端子ＬＤＰ，ＬＤＮとエミッタフォロワ回路の入力との間に負帰還接続されるフィードバック素子に、正帰還接続されるフィードバック素子を加えたものである。
【００１０】
電圧降下素子は、第２のバッファ回路の電源から見て順方向に接続されるダイオード、または第２のバッファ回路の電源から見て順方向に接続されるダイオード接続したトランジスタである。
【００１１】
フィードバック素子は、抵抗器、または抵抗器と容量素子の並列回路、または抵抗器と容量素子の並列回路に抵抗器を直列接続した回路である。
【００１２】
変調回路の電源電圧をレーザバイアス回路の電源電圧より低く設定した構成である。また、第２のバッファ回路の電源電圧とレーザバイアス回路の電源電圧を同電位とし、この電源電圧より第１のバッファ回路およびエミッタフォロワ回路の電源電圧を低く設定した構成としてもよい。
【発明の効果】
【００１３】
本発明のレーザ駆動回路は、フィードバック構成を有する変調回路とレーザバイアス回路を直流接続（ＤＣ結合）し、変調回路のバッファ回路の出力端子と負荷となるインダクタとの間に電圧降下用素子（ダイオード、ダイオード接続のトランジスタ）を接続することにより、バッファ回路を構成するトランジスタの耐圧を確保することができる。さらに、電圧降下用素子の機能により、変調回路の電源電圧をレーザバイアス回路の電源電圧よりも低く設定できるので、レーザバイアス回路に余分な変調電流が流入することを防止してレーザバイアス回路の効率を上げることができる。また、変調回路の電源電圧をレーザダイオードのレベルシフト電圧に合せて調節することで、変調電流の大部分をレーザバイアス回路から引き込むことができるので、従来回路では負荷抵抗への電流を供給するのに必要だった変調回路の電源からバッファ回路への電流供給を大幅に削減し、低消費電力化を実現することができる。
【００１４】
また、本発明のレーザ駆動回路は、負帰還または正帰還によって変調回路の帯域を向上させ、レーザダイオードの駆動力を増加させることができる。また、フィードバック素子に周波数特性をもたせることにより、高周波における寄生容量（エミッタフォロワのベース容量など）の周波数依存性に起因する影響を緩和することができる。
【００１５】
また、本発明のレーザ駆動回路は、特に光通信分野において、10Ｇbps 以上の高速動作でバースト動作が必要なＰＯＮ（Passive Optical Network ）システムに用いられるレーザ駆動デバイスを安価に提供することができる。
【発明を実施するための最良の形態】
【００１６】
（第１の実施形態）
図１は、本発明のレーザ駆動回路の第１の実施形態を示す。
図１において、本実施形態のレーザ駆動回路の変調回路２０は、差動入力端子ＩＮＰ，ＩＮＮと差動出力端子ＬＤＰ，ＬＤＮとの間に第１のバッファ回路２１、ＥＦ回路２２、第２のバッファ回路２３を順次接続し、差動出力端子ＬＤＰ，ＬＤＮとＥＦ回路２２の入力との間にフィードバック素子２７−１，２７−２を負帰還接続し、差動出力端子ＬＤＰ，ＬＤＮに負荷抵抗に代えてインダクタ２５−１，２５−２およびダイオード２６−１，２６−２の直列回路を接続した構成である。帰還回路では、回路の出力抵抗を帰還量で除した値が出力抵抗となり、同様に回路のオープンループ利得を帰還量で除した値が回路の利得となる。なお、本実施形態および以下に示す実施形態では、図８の従来構成に示した制御回路３０は省略している。
【００１７】
本発明のレーザ駆動回路の特徴は、従来回路の出力段の第２のバッファ回路２３の負荷抵抗をインダクタに変更する点にあるが、単純にインダクタに置き換えると差動出力端子の電圧が電源電圧を中心に振動してしまうので、第２のバッファ回路２３の差動トランジスタの耐圧確保が困難になる。そこで、インダクタ２５−１，２５−２と差動出力端子ＬＤＰ，ＬＤＮとの間に、ダイオード２６−１，２６−２を接続することにより、差動トランジスタの耐圧を確保する。なお、一般に高速通信用のレーザ駆動回路の変調電流は10〜 100ｍＡ程度を必要とするため、上記の問題を解決するためにはダイオードを用いた降圧が有効である。
【００１８】
また、ダイオード２６−１，２６−２は、図２に示すように、トランジスタ２８−１，２８−２のダイオード接続としてもよい。
【００１９】
ところで、変調回路２０の出力電位がレーザダイオード１１の駆動電圧（Ｖf)よりも高い場合に、変調回路２０とレーザバイアス回路１０をＤＣ結合する構成では、変調回路２０からレーザバイアス回路１０へ流れ込む電流Imd が大きくなるため、レーザダイオード１１に流れるバイアス電流が減ってしまう。したがって、十分なバイアス電流を確保するためには、レーザバイアス回路１０の電流源回路に流れる電流を増やす必要があるが、これでは電流消費の増大を招く。ここで、従来回路の負荷抵抗を25Ωとし、変調電流を50ｍＡとすると、負荷抵抗による電圧降下分は1.25Ｖである。一方、本実施形態の構成では、ダイオード２６による電圧降下は約 0.9Ｖ程度であり、しかも電源電圧−0.9 Ｖの電圧を中心に振動するため、依然として従来回路に比べて出力電圧が高くなる傾向がある。
【００２０】
これにより、本実施形態の構成では、変調回路２０の電源電圧をレーザバイアス回路１０の電源電圧より低く設定することができるので、レーザバイアス回路１０への電流流入を抑制し、レーザバイアス回路１０の電流を効果的にレーザダイオード１１のバイアス電流として活用できる。また、ダイオード２６で電圧降下を実現することにより、レーザバイアス回路１０からの電流の逆流を防ぐことができる。すなわち、変調回路２０の電源電圧を下げることによる消費電力の削減と、変調信号電圧をレーザ駆動電圧に近づけることによるバイアス電流の効率化（電流削減）が実現でき、２つの電力削減効果を同時に達成することができる。
【００２１】
図３は、本発明の第１の実施形態の回路構成例を示す。
本回路構成例は、図１に示す変調回路２０の第１のバッファ回路２１、ＥＦ回路２２、第２のバッファ回路２３をそれぞれトランジスタ回路で構成し、インダクタ２５−１，２５−２に接続されるダイオード２６−１，２６−２をＮＰＮバイポーラトランジスタＱ３，Ｑ４のダイオード接続により実現したものである。
【００２２】
変調回路２０の差動入力端子ＩＮＰ，ＩＮＮは、第１のバッファ回路２１の正入力端子および負入力端子にそれぞれ接続され、ＩＮＰと同位相信号を出力する正出力端子ＯＰＡと、ＩＮＰと反転位相信号を出力する負出力端子ＯＮＡがそれぞれＥＦ回路２２に接続される。ＥＦ回路２２の正出力端子ＯＰＣおよび負出力端子ＯＮＣが第２のバッファ回路２３の正入力端子および負入力端子にそれぞれ接続され、ＯＰＣと同位相信号が第２のバッファ回路２３の正出力端子ＬＤＰに出力され、ＯＮＣと同位相信号が第２のバッファ回路２３の負出力端子ＬＤＮに出力される。ＬＤＰ，ＬＤＮは、直流接続（ＤＣ結合）によって、レーザダイオード１１にバイアス電流を供給するレーザバイアス回路１０に接続され、レーザ発光の変調を制御する。
【００２３】
レーザバイアス回路１０の電源電圧ＶＬＤを５Ｖとし、変調回路２０の電源電圧ＶＣＣを 3.3Ｖとした。なお、各電源電圧はこの値に限定されるものではないが、本発明ではＶＬＤ＞ＶＣＣで動作させることにより、従来回路に比べて低消費電力化を実現している。また、本回路構成例では、フィードバック素子２７−１，２７−２として抵抗器ＲＦＢ１，ＲＦＢ２を負帰還接続する。すなわち、差動出力端子ＬＤＰ，ＬＤＮに対して、これらの端子とは逆位相の信号が入力されるＥＦ２２の入力端子に接続する。抵抗器ＲＦＢ１，ＲＦＢ２は必ずしも同じ抵抗値でなくてもよい。
【００２４】
また、フィードバック素子２７−１，２７−２は、抵抗器と容量素子の並列回路、または図４に示すように、抵抗器ＲＦＢ１と容量素子ＣＦＢ１の並列回路に抵抗器ＲＦＢ２を直列接続した回路を用い、フィードバック素子に周波数特性をもたせてもよい。
【００２５】
また、図３では省略しているが、レーザバイアス回路１０を含むレーザ駆動回路とレーザダイオードとは、ボンディングワイヤやＩＣパッケージのリードピン、基板上の伝送線路、レーザダイオードを内蔵するＴＯＳＡ（Transmitter Optical Subassembly)やＢＯＳＡ（Bi-Directional Optical Subassembly) などを介して接続される。
【００２６】
本実施形態では、第２のバッファ回路２３の出力負荷をインダクタとし、さらにダイオード（ダイオード接続のトランジスタ）を介して差動トランジスタＱ１，Ｑ２に接続し、フィードバック構造を構成している。仮に、ダイオードを介さずに差動トランジスタに接続すると、差動出力端子ＬＤＰ，ＬＤＮにおける出力電圧はインダクタの効果によって電源電圧ＶＣＣを中心に振動する。この弊害の一つは、差動トランジスタのコレクタ電圧が高くなることで、差動トランジスタのコレクタ−エミッタ間電圧Ｖceがトランジスタの耐圧を超えてしまうことである。ダイオードの挿入により、プロセスにもよるが、ダイオードのオン電圧である約0.65Ｖ程度の降圧を低インピーダンスで得ることができる。ダイオード接続のトランジスタＱ３，Ｑ４の大きさは、差動トランジスタＱ１，Ｑ２に流す電流を流せるサイズ、すなわち差動トランジスタＱ１，Ｑ２と同じかそれ以上のサイズが望ましい。
【００２７】
出力電圧が電源電圧ＶＣＣを中心に振動するもうひとつの弊害は、変調回路２０とレーザバイアス回路１０との電位関係である。レーザダイオードに電流が流れることにより、アノードとカソード間に電圧降下が生じるが、このレベルシフト電圧Ｖf により、レーザダイオードのカソード電位が低下すると、差動出力端子ＬＤＮから多くの電流Ｉmdがレーザバイアス回路１０に流れ込む。図１を参照して説明したように、レーザバイアス回路１０が制御するバイアス電流Ｉbiasは、レーザダイオードに流れる電流Ｉldと変調電流Ｉmdとの和であるため、変調電流Ｉmdが増加すると同じ電流Ｉldを確保するためにはバイアス電流Ｉbiasを増やさなければならない。レーザダイオードは、ある量のバイアス電流を流して発光させた上で、その電流を増減することで信号を伝達する。したがって、バイアス電流を変調回路側に引き込む量で変調を制御することが電力消費を最も効率的にする。
【００２８】
本発明におけるダイオード挿入は、差動出力端子ＬＤＰ，ＬＤＮの動作電位を下げる効果があるため、レーザバイアス回路１０への電流流出を抑制する効果を与える。さらに、変調回路２０の電源電圧をレーザバイアス回路１０の電源電圧より低く設定して動作させることにより、この効果をさらに強化することができる。すなわち、第２のバッファ回路２３の電源からほとんど電流供給が必要なくなり、バッファ駆動に必要な電流の大部分をレーザバイアス回路１０から得ることができる。したがって、第２のバッファ回路２３の負荷抵抗を介した電流と、レーザバイアス回路１０からの変調電流の合計がバッファの消費電流となっている従来技術に比べ、大幅に省電力化を達成することができる。また、第２のバッファ回路２３からの電流供給が少なくてすむことから、トランジスタＱ３，Ｑ４のサイズを削減することができ、レイアウトのサイズを小さくすることができるとともに、寄生容量の削減にも寄与できる。
【００２９】
図５は、従来回路と本発明回路における10Ｇbps の速度で動作させた場合の出力波形（レーザ電流波形）のシミュレーション比較例を示す。本発明回路では、変調回路の帯域が増加し、波形が改善されていることがわかる。図５のように、変調振幅とバイアス電流レベルがほぼ同じになるような設定でシミュレーションした場合、消費電力は従来回路が約 1.6Ｗであり、本発明回路は約 1.2Ｗであり、約30％の電力削減が実現された。
【００３０】
また、図３の回路例では、変調回路２０の電源電圧ＶＣＣを 3.3Ｖとしているが、第２のバッファ回路２３のみレーザバイアス回路１０の電源電圧ＶＬＤと同じ５Ｖとしてもよい。この場合、 3.3Ｖより回路のヘッドルームに余裕が生じるため、トランジスタの特性によっては設計が容易になる。また、レーザダイオードのアノードとカソード間電圧Ｖf が１Ｖ以下など十分に小さければ、電源電圧ＶＬＤを 3.3Ｖとしてレーザ駆動回路を単一電源電圧化してもよい。
【００３１】
（第２の実施形態）
図６は、本発明のレーザ駆動回路の第２の実施形態を示す。
本実施形態は、差動出力端子ＬＤＰ，ＬＤＮとＥＦ回路２２の入力との間にフィードバック素子２７−３，２７−４を正帰還接続した構成である。すなわち、変調回路２０の差動出力端子ＬＤＰ，ＬＤＮに対してＥＦ回路２２の同位相の入力にフィードバック素子２７−３，２７−４を接続する。正帰還によって合成される出力インピーダンスに応じて、第２のバッファ回路２３の利得を増加することができるので、出力波形の立ち上がり／立ち下がり時間を改善することができる。
【００３２】
（第３の実施形態）
図７は、本発明のレーザ駆動回路の第３の実施形態を示す。
本実施形態は、第１の実施形態のフィードバック素子２７−１，２７−２の負帰還接続と、第２の実施形態のフィードバック素子２７−３，２７−４の正帰還接続を組み合わせたものである。正負両方の帰還量を調整することにより、それぞれの帰還の効果を制御することができる。
【００３３】
なお、以上説明した実施形態では、すべてバイポーラデバイスによって説明したが、ＣＭＯＳデバイスでも同様に実現可能である。
【図面の簡単な説明】
【００３４】
【図１】本発明のレーザ駆動回路の第１の実施形態を示す図。
【図２】本発明のレーザ駆動回路の第１の実施形態の変形例を示す図。
【図３】本発明の第１の実施形態の回路構成例を示す図。
【図４】フィードバック素子の他の構成例を示す図。
【図５】出力波形（レーザ電流波形）における従来技術と本発明の比較例を示す図。
【図６】本発明のレーザ駆動回路の第２の実施形態を示す図。
【図７】本発明のレーザ駆動回路の第３の実施形態を示す図。
【図８】従来のレーザ駆動回路の構成例を示す図。
【符号の説明】
【００３５】
１０  レーザバイアス回路
１１  レーザダイオード
２０  変調回路
２１  第１のバッファ回路
２２  エミッタフォロワ（ＥＦ）回路
２３  第２のバッファ回路
２４  負荷抵抗
２５  インダクタ
２６  ダイオード
２７  フィードバック素子
２８  トランジスタ
３０  制御回路
【図１】
2010129570.tif 000003
【図２】
2010129570.tif 000004
【図３】
2010129570.tif 000005
【図４】
2010129570.tif 000006
【図５】
2010129570.tif 000007
【図６】
2010129570.tif 000008
【図７】
2010129570.tif 000009
【図８】
2010129570.tif 000010