(57)【要約】【課題】有機半導体層にダメージを与えず、デバイス特性を低下させることのない保護膜を形成した有機半導体素子及びその製造方法を提供する。【解決手段】有機半導体素子１は、基板２を有し、基板２の上面にはゲート電極３が設けられている。ゲート電極３の上面及び基板２の上面にはゲート絶縁層４が設けられている。ゲート絶縁層４の上面には、ソース電極７とドレイン電極８が離間して設けられている。ソース電極７とドレイン電極８に挟まれるゲート絶縁層４の上面には有機半導体層６が設けられている。有機半導体層６、ソース電極７、ドレイン電極８及びゲート絶縁層４の上面には下側からフッ素樹脂層１１、水溶性樹脂層１２、ガラスコーティング層１３の３層構造の保護膜１０が設けられている。保護膜１０の上面には画素電極２１が形成されており、この画素電極２１は、コンタクトホール３１により、ソース電極７と導通している。【選択図】  図１
2010186768.tif 000002
【特許請求の範囲】
【請求項１】
絶縁機能を有する絶縁層の上面に設けられた有機半導体層上に、
フッ素樹脂層と、水溶性樹脂層と、ガラスコーティング層とを順次積層して形成したことを特徴とする有機半導体素子。
【請求項２】
基板上に設けられているゲート電極と、
前記ゲート電極を覆うように設けられた絶縁層であるゲート絶縁層と、
前記ゲート絶縁層の上面に設けられた有機半導体層と、
前記有機半導体層に接触するよう設けられると共に、互いに離間して配置されたソース電極及びドレイン電極とから成る有機半導体素子において、
前記有機半導体層、ソース電極及びドレイン電極の各上面を覆うようにして設けられたフッ素樹脂層と、
前記フッ素樹脂層上に設けられた水溶性樹脂層と、
前記水溶性樹脂層上に設けられたガラスコーティング層と、
前記ガラスコーティング層上に設けられた画素電極と
から成ることを特徴とする有機半導体素子。
【請求項３】
絶縁機能を有する絶縁層である基板と、
前記基板上に設けられた有機半導体層と、
前記有機半導体層に接触するよう設けられると共に、互いに離間して配置されたソース電極及びドレイン電極と、
前記有機半導体層、ソース電極及びドレイン電極の各上面を覆うようにして設けられたフッ素樹脂層と、
前記フッ素樹脂層上に設けられた水溶性樹脂層と、
前記水溶性樹脂層上に設けられた第１のガラスコーティング層と、
前記フッ素樹脂層と前記水溶性樹脂層と前記第１のガラスコーティング層とが積層されて成るゲート絶縁積層上の、前記有機半導体層と相対する場所に設けられたゲート電極と、
前記第１のガラスコーティング層と前記ゲート電極の各上面を覆うように設けられた第２のガラスコーティング層と、
前記第２のガラスコーティング層上に設けられた画素電極と
から成ることを特徴とする有機半導体素子。
【請求項４】
基板上にゲート電極を形成させるゲート電極形成工程と、
前記ゲート電極を覆うようにゲート絶縁層を形成させるゲート絶縁層形成工程と、
前記ゲート絶縁層上に有機半導体層を形成させる有機半導体層形成工程と、
前記有機半導体層上に接触するよう設けられると共に、互いに離間して配置されているソース電極及びドレイン電極を形成させるソース・ドレイン電極形成工程と、
前記有機半導体層、ソース電極及びドレイン電極の各上面を覆うようにしてフッ素樹脂層を形成させるフッ素樹脂層形成工程と、
前記フッ素樹脂層の露出面に親水化処理を施すフッ素樹脂層表面親水化処理工程と、
露出面に親水化処理を施された前記フッ素樹脂層上に水溶性樹脂層を形成させる水溶性樹脂層形成工程と、
前記水溶性樹脂層上にガラスコーティング層を形成させるガラスコーティング層形成工程と、
前記ガラスコーティング層上に画素電極を形成させる画素電極形成工程と、
から成ることを特徴とする有機半導体素子の製造方法。
【請求項５】
基板上に、有機半導体層を形成させる有機半導体層形成工程と、
前記有機半導体層に接触するよう設けられると共に、互いに離間して配置されているソース電極及びドレイン電極を形成させるソース・ドレイン電極形成工程と、
前記有機半導体層、ソース電極及びドレイン電極の各上面を覆うようにしてフッ素樹脂層を形成させるフッ素樹脂層形成工程と、
前記フッ素樹脂層の露出面に親水化処理を施すフッ素樹脂層表面親水化処理工程と、
露出面に親水化処理を施された前記フッ素樹脂層の上面に水溶性樹脂層を形成させる水溶性樹脂層形成工程と、
前記水溶性樹脂層の上面に第１のガラスコーティング層を形成させる第１のガラスコーティング層形成工程と、
前記第１のガラスコーティング層上の、前記有機半導体層と相対する場所にゲート電極を形成させるゲート電極形成工程と、
前記第１のガラスコーティング層と前記ゲート電極の各上面を覆うように第２のガラスコーティング層を形成させる第２のガラスコーティング層形成工程と、
前記第２のガラスコーティング層上面に画素電極を形成する画素電極形成工程と、
から成ることを特徴とする有機半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機半導体素子、及びその製造方法に関するものであり、特に、有機半導体層にダメージを与えることなく、またデバイス特性を低下させることのない保護膜を形成した有機半導体素子及びその製造方法に関するものである。
【背景技術】
【０００２】
従来、様々な半導体デバイスにはシリコン等の無機半導体材料が使用されてきた。例えば、液晶ディスプレイのアクティブマトリクス回路にスイッチング素子として広く使用されている薄膜トランジスタのほとんどが、半導体層としてアモルファスシリコンあるいは多結晶シリコンを用いるシリコン系の無機半導体トランジスタである。
【０００３】
しかし、無機半導体デバイスは、その製造に真空装置などの高価な製造設備や高純度の材料を必要とするため、製造コストが高くなる問題点がある、また、高温での熱処理が必要となるため、使用できる基板に制約がある。
【０００４】
一方、有機半導体を使用したデバイスは、比較的低い温度下で塗布法や浸漬法などで製造でき、低コストで、容易に大面積化が可能である。また、プラスチックなどの耐熱性のないフレキシブルな基板などに形成することができ、機械的衝撃に対しても安定である。このため、近年、次世代の表示装置への応用を想定して、ＴＦＴなどの有機半導体デバイスの研究開発が盛んにおこなわれている。
【０００５】
しかし、有機半導体デバイスは、外部から侵入してくる酸素及び水分によって有機半導体層が変質し、半導体性能が劣化する。そのため、信頼性の高い有機半導体デバイスを作製するためには、保護膜（パッシベーション膜）などによって有機半導体層を外部から完全に遮断する構造を形成する必要がある。
【０００６】
このような場合、無機半導体デバイスでは、プラズマＣＶＤ法やスパッタリング法などにより、保護膜として窒化シリコン膜や酸化シリコン膜等の無機保護膜を形成するのが一般的である。しかし、有機半導体デバイスではプラズマによるダメージが有機半導体層に生じやすく、ＣＶＤ法やスパッタリング法によって保護膜を形成すると、プラズマによるダメージが有機半導体層に生じ、かえってデバイス特性を劣化させてしまうことになる。
【０００７】
これを避けるために、ポリイミド等の有機膜を塗布法にて塗布して保護層とすることが一般的に行われているが、有機保護膜の酸素や水分の侵入を阻止する性能は、無機保護膜のそれに比べて劣っている。
【０００８】
そこで、特許文献１では塗布法、印刷法などにより、ポリビニルアルコール、ポリビニルフェノール、ポリメタクリル酸メチル、ポリイミドなどによる第１の保護膜を有機半導体層上に形成し、前記第１の保護膜を被覆するようにＣＶＤ法やスパッタリング法により窒化シリコン膜や酸化シリコン膜による第２の保護膜を形成することで、プラズマによるダメージを有機半導体デバイスに与えることなく、酸素や水分の侵入を阻止する性能の高い保護膜を形成する提案がなされている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００７−５３１４７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ところが、特許文献１に示されている構成においては、第１の保護膜を形成する際に、上述したような有機材料を、請求項１５に示されているような、２−プロパノール、ブタノール、シクロペンタノン、１，４−ジオキサン、γ−ブチルラクトン、アニソール、ポリエチレングリコールモノメチルエーテルアセテートといった、有機半導体層を溶解させる性質が乏しい溶媒に溶解させ、その上で有機半導体層上に塗布、印刷等が行われている。
【００１１】
しかし、有機半導体層を溶解させる性質が乏しいとはいえ、これら溶媒は有機半導体層にダメージを与える結果となり、デバイス特性を保つという点において問題がある。
【００１２】
また、ポリビニルアルコール等の極性のある樹脂を使用した場合、極性の影響で、トランジスタデバイスとしてのしきい電圧が高くなってしまい、トランジスタ特性が低下してしまう問題もある。
【００１３】
本発明は、上述したような有機半導体層にダメージを与えることなく、またデバイス特性を低下させることのない保護膜を形成した有機半導体素子及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記目的を達成するために、本発明の請求項１に係る発明の有機半導体素子は、絶縁層上に形成された有機半導体層上に、フッ素樹脂層と、水溶性樹脂層と、ガラスコーティング層とを順次積層して形成したことを特徴とする。
【００１５】
また、本発明の請求項２に係る発明の有機半導体素子は、基板上に設けられているゲート電極と、前記ゲート電極を覆うように設けられた絶縁層であるゲート絶縁層と、前記ゲート絶縁層の上面に設けられた有機半導体層と、前記有機半導体層に接触するよう設けられると共に、互いに離間して配置されたソース電極及びドレイン電極とから成る有機半導体素子において、前記有機半導体層、ソース電極及びドレイン電極の各上面を覆うようにして設けられたフッ素樹脂層と、前記フッ素樹脂層上に設けられた水溶性樹脂層と、前記水溶性樹脂層上に設けられたガラスコーティング層と、前記ガラスコーティング層上に設けられた画素電極とから成ることを特徴とする。
【００１６】
また、本発明の請求項３に係る発明の有機半導体素子は、絶縁機能を有する絶縁層である基板と、前記基板上に設けられた有機半導体層と、前記有機半導体層に接触するよう設けられると共に、互いに離間して配置されたソース電極及びドレイン電極と、前記有機半導体層、ソース電極及びドレイン電極の各上面を覆うようにして設けられたフッ素樹脂層と、前記フッ素樹脂層上に設けられた水溶性樹脂層と、前記水溶性樹脂層上に設けられた第１のガラスコーティング層と、前記フッ素樹脂層と前記水溶性樹脂層と前記第１のガラスコーティング層とが積層されて成るゲート絶縁積層上の、前記有機半導体層と相対する場所に設けられたゲート電極と、前記第１のガラスコーティング層と前記ゲート電極の各上面を覆うように設けられた第２のガラスコーティング層と、前記第２のガラスコーティング層上に設けられた画素電極とから成ることを特徴とする。
【００１７】
本発明の請求項４に係る発明の有機半導体素子の製造方法は、基板上にゲート電極を形成させるゲート電極形成工程と、前記ゲート電極を覆うようにゲート絶縁層を形成させるゲート絶縁層形成工程と、前記ゲート絶縁層上に有機半導体層を形成させる有機半導体層形成工程と、前記有機半導体層上に接触するよう設けられると共に、互いに離間して配置されているソース電極及びドレイン電極を形成させるソース・ドレイン電極形成工程と、前記有機半導体層、ソース電極及びドレイン電極の各上面を覆うようにしてフッ素樹脂層を形成させるフッ素樹脂層形成工程と、前記フッ素樹脂層の露出面に親水化処理を施すフッ素樹脂層表面親水化処理工程と、露出面に親水化処理を施された前記フッ素樹脂層上に水溶性樹脂層を形成させる水溶性樹脂層形成工程と、前記水溶性樹脂層上にガラスコーティング層を形成させるガラスコーティング層形成工程と、前記ガラスコーティング層上に画素電極を形成させる画素電極形成工程と、から成ることを特徴とする。
【００１８】
また、本発明の請求項５に係る発明の有機半導体素子の製造方法は、基板上に、有機半導体層を形成させる有機半導体層形成工程と、前記有機半導体層に接触するよう設けられると共に、互いに離間して配置されているソース電極及びドレイン電極を形成させるソース・ドレイン電極形成工程と、前記有機半導体層、ソース電極及びドレイン電極の各上面を覆うようにしてフッ素樹脂層を形成させるフッ素樹脂層形成工程と、前記フッ素樹脂層の露出面に親水化処理を施すフッ素樹脂層表面親水化処理工程と、露出面に親水化処理を施された前記フッ素樹脂層の上面に水溶性樹脂層を形成させる水溶性樹脂層形成工程と、前記水溶性樹脂層の上面に第１のガラスコーティング層を形成させる第１のガラスコーティング層形成工程と、前記第１のガラスコーティング層上の、前記有機半導体層と相対する場所にゲート電極を形成させるゲート電極形成工程と、前記第１のガラスコーティング層と前記ゲート電極の各上面を覆うように第２のガラスコーティング層を形成させる第２のガラスコーティング層形成工程と、前記第２のガラスコーティング層上面に画素電極を形成する画素電極形成工程と、から成ることを特徴とする。
【発明の効果】
【００１９】
請求項１に係る発明の有機半導体素子は、有機半導体層上に、フッ素樹脂層と、水溶性樹脂層と、ガラスコーティング層を順次積層することにより、有機半導体層にダメージを与えることなく、デバイス特性の優れた有機半導体素子を得ることができる。
【００２０】
請求項２に係る発明の有機半導体素子は、ゲート電極と、前記ゲート電極を覆う絶縁層であるゲート絶縁層と、有機半導体層と、前記有機半導体層に接するよう設けられると共に、互いに離間して配置されたソース電極及びドレイン電極とから成る、所謂ボトムゲート型の有機半導体素子であり、前記有機半導体層、前記ソース電極及び前記ドレイン電極の各上面を覆うようにして設けられたフッ素樹脂層と、前記フッ素樹脂層上に設けられた水溶性樹脂層と、前記水溶性樹脂層上に設けられたガラスコーティング層とを順次積層して保護膜が形成され、保護膜上に画素電極が形成されているものである。フッ素樹脂層を有機半導体層の直上に形成することにより、有機半導体層にダメージを与えずに保護膜が形成することができる。また、ガラスコーティング層を形成することにより、スルーホール形成時のフォトレジストによるダメージを受けない保護膜が形成することができる。また、ガラスコーティング層を形成することにより、水溶性樹脂層上に画素電極を形成する場合と比べて画素電極を容易に形成することが可能となる。また、フッ素樹脂層とガラスコーティング層の中間に水溶性樹脂層を形成することにより、ガラスコーティング層形成時の有機半導体層へのダメージを軽減することができる。以上のことにより、形成時のダメージが少なく、デバイス特性に優れ、加工性の高い有機半導体素子を得ることができる。
【００２１】
請求項３に係る発明の有機半導体素子は、絶縁層である基板と、前記基板上に設けられた有機半導体層と、前記有機半導体層に接触するよう設けられると共に、互いに離間して配置されたソース電極及びドレイン電極と、前記有機半導体層、ソース電極及びドレイン電極の各上面を覆うようにして設けられたフッ素樹脂層と、前記フッ素樹脂層上に設けられた水溶性樹脂層と、前記水溶性樹脂層上に設けられた第１のガラスコーティング層と、前記フッ素樹脂層と前記水溶性樹脂層と前記第１のガラスコーティング層とが積層されて成るゲート絶縁積層上の、前記有機半導体層と相対する場所に設けられたゲート電極と、前記第１のガラスコーティング層と前記ゲート電極の各上面を覆うように設けられた第２のガラスコーティング層と、前記第２のガラスコーティング層上に設けられた画素電極と、を順次積層して形成される、所謂トップゲート型の有機半導体素子である。このトップゲート型有機半導体素子では、フッ素樹脂層と、水溶性樹脂層と、第１のガラスコーティング層とが積層されてゲート絶縁積層が形成される。フッ素樹脂層を有機半導体層の直上に形成することにより、有機半導体層にダメージを与えずにゲート絶縁積層が形成することができる。また、第１のガラスコーティング層を形成することにより、水溶性樹脂層上に画素電極を形成する場合と比べて、画素電極を容易に形成することが可能となる。また、フッ素樹脂層と第１のガラスコーティング層の中間に水溶性樹脂層を形成することにより、ガラスコーティング層形成時の有機半導体層へのダメージを軽減することができる。また、第２のガラスコーティング層を形成することにより、スルーホール形成時のフォトレジストによるダメージを受けない保護膜が形成することができる。以上のことにより、形成時のダメージが少なく、デバイス特性に優れ、加工性の高い有機半導体素子を得ることができる。
【００２２】
請求項４に係る発明の有機半導体素子の製造方法は、基板上にゲート電極を形成させるゲート電極形成工程と、前記ゲート電極を覆うようにゲート絶縁層を形成させるゲート絶縁層形成工程と、前記ゲート絶縁層上に有機半導体層を形成させる有機半導体層形成工程と、前記有機半導体層上に接触するよう設けられると共に、互いに離間して配置されているソース電極及びドレイン電極を形成させるソース・ドレイン電極形成工程と、前記有機半導体層、ソース電極及びドレイン電極の各上面を覆うようにしてフッ素樹脂層を形成させるフッ素樹脂層形成工程と、前記フッ素樹脂層の露出面に親水化処理を施すフッ素樹脂層表面親水化処理工程と、露出面に親水化処理を施された前記フッ素樹脂層上に水溶性樹脂層を形成させる水溶性樹脂層形成工程と、前記水溶性樹脂層上にガラスコーティング層を形成させるガラスコーティング層形成工程と、前記ガラスコーティング層上に画素電極を形成させる画素電極形成工程とを、この順序にて行うことにより、形成時のダメージが少なく、デバイス特性に優れ、加工性の高い有機半導体素子を製造することが可能となる。
【００２３】
請求項５に係る発明の有機半導体素子の製造方法は、基板上に、有機半導体層を形成させる有機半導体層形成工程と、前記有機半導体層に接触するよう設けられると共に、互いに離間して配置されているソース電極及びドレイン電極を形成させるソース・ドレイン電極形成工程と、前記有機半導体層、ソース電極及びドレイン電極の各上面を覆うようにしてフッ素樹脂層を形成させるフッ素樹脂層形成工程と、前記フッ素樹脂層の露出面に親水化処理を施すフッ素樹脂層表面親水化処理工程と、露出面に親水化処理を施された前記フッ素樹脂層の上面に水溶性樹脂層を形成させる水溶性樹脂層形成工程と、前記水溶性樹脂層の上面に第１のガラスコーティング層を形成させる第１のガラスコーティング層形成工程と、前記第１のガラスコーティング層上の、前記有機半導体層と相対する場所にゲート電極を形成させるゲート電極形成工程と、前記第１のガラスコーティング層と前記ゲート電極の各上面を覆うように第２のガラスコーティング層を形成させる第２のガラスコーティング層形成工程と、前記第２のガラスコーティング層上面に画素電極を形成する画素電極形成工程とを、この順序にて行うことにより、形成時のダメージが少なく、デバイス特性に優れ、加工性の高い有機半導体素子を製造することが可能となる。
【図面の簡単な説明】
【００２４】
【図１】第１実施形態の有機半導体素子１の縦断面図である。
【図２】第１実施形態の有機半導体素子１の製造工程を示すフローチャートである。
【図３】比較例１の有機半導体素子１ａの縦断面図である。
【図４】比較例２の有機半導体素子１ｂの縦断面図である。
【図５】比較例３の有機半導体素子１ｃの縦断面図である。
【図６】第１実施形態の有機半導体素子１の電圧−電流特性図である。
【図７】比較例１の有機半導体素子１ａの電圧−電流特性図である。
【図８】比較例２の有機半導体素子１ｂの電圧−電流特性図である。
【図９】比較例３の有機半導体素子１ｃの電圧−電流特性図である。
【図１０】第２実施形態の有機半導体素子１００の断面図である。
【図１１】第２実施形態の有機半導体素子１００の製造工程を示すフローチャートである。
【発明を実施するための形態】
【００２５】
＜第１実施形態＞
以下、本発明の有機半導体素子について、図面を参照して説明する。図１は、第１実施形態である有機半導体素子１の縦断面図であり、図２は有機半導体素子１の製造工程を示すフローチャートである。
【００２６】
第１実施形態の有機半導体素子１は、ゲート電極３がソース電極７やドレイン電極８よりも下側に位置する、所謂「ボトムゲート型」の有機半導体素子であり、ソース電極７、ドレイン電極８及び有機半導体層６の保護膜１０が、フッ素樹脂層１１、水溶性樹脂層１２及びガラスコーティング層１３の３層構造であることに特徴を有する。以下の説明では、図１において、図面下側（基板２側）を下側、図面上側を上側として説明する。なお、以降の図面においても同様に、図面下側を下側、図面上側を上側として説明する。
【００２７】
初めに、有機半導体素子１の断面構造について説明する。図１に示す有機半導体素子１は、板状の基板２を有し、基板２の上面にはゲート電極３が設けられている。ゲート電極３の上面及びゲート電極３の設けられていない基板２の上面にはゲート絶縁層４が積層されている。ゲート絶縁層４の上面には、ソース電極７とドレイン電極８が離間して設けられている。この離間しているスペースは、ゲート絶縁層４を挟んでゲート電極３と対向している。ソース電極７とドレイン電極８に挟まれるゲート絶縁層４の上面には前記ゲート電極７と前記ドレイン電極８とに接触するように有機半導体層６が設けられている。有機半導体層６、ソース電極７、ドレイン電極８、これらが設けられていないゲート絶縁層４の上面には保護膜１０が設けられている。保護膜１０は３層構造からなっており、下側からフッ素樹脂層１１、水溶性樹脂層１２、ガラスコーティング層１３の順に積層されている。保護膜１０の上面には画素電極２１が形成されており、この画素電極２１は、コンタクトホール３１により、ソース電極７と導通している。
【００２８】
基板２は、表面が平坦である板状部材である。基板２の材質としては、各種材質が適用可能であるが、導電性の材質を適用する場合には、基板２の表面には絶縁膜を設ける必要がある。基板２の材質として絶縁性の材質が用いられる場合には、ガラス基板、シリコン基板、プラスチック基板が用いられる。基板２に可撓性を付与したい場合には、特にプラスチック基板を用いる。プラスチックの材質としては、例えば、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリイミド（ＰＩ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルイミド（ＰＥＩ）、ポリスチレン（ＰＳ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）等が挙げられる。基板２の耐水性を向上させる場合には、基板２の表面にＳｉＯ2やＳｉＮｘなどからなるガラスバリア膜が形成される。
【００２９】
基板２の上面にはゲート電極３が設けられている。このゲート電極３の材質としては、Ａｕ，Ａｇ，Ｃｕ，Ｐｄ，Ａｌ，Ｍｏ，Ｃｒ，Ｔｉ，Ｔａ，Ｎｉ，Ｐｔ，Ｗ（タングステン）等の金属単体、または少なくともいずれかの金属を含む複合体の他、酸化インジウムスズ（ＩＴＯ）などの導電性酸化物、ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）、ポリパラフェニレンビニレン（ＰＰＶ）等の導電性ポリマーが適用可能である。
【００３０】
ゲート電極３及びゲート電極３の設けられていない基板２の各上面は、ゲート絶縁層４によって覆われている。ゲート絶縁層は、絶縁物質により形成されている。絶縁物質として無機絶縁物質を採用する場合は、Ａｌ2Ｏ3，ＳｉＯ2，ＳｉＮ，ＴｉＯ2等が適用可能である。また、絶縁物質として有機絶縁物質を採用する場合は、ＰＩ（ポリイミド）、ＰＭＭＡ（ポリメチルメタクリレート）、ＰＶＰ（ポリパラビニルフェノール）等が適用可能である。
【００３１】
ゲート絶縁層４の上面には、有機半導体層６が、ゲート電極３とゲート絶縁層４を挟んで対向して設けられている。また、有機半導体層６を間に挟むように、ソース電極７とドレイン電極８が設けられており、このソース電極７とドレイン電極８とは互いに離間して配置され、有機半導体６とソース電極７、及びドレイン電極８は接触して設けられている。
【００３２】
有機半導体層６の材質としては、ペンタセン、テトラセン、アントラセン等のアセン類、銅フタロシアニン等のフタロシアニン類、ポリ（３−ヘキシルチオフェン）等のポリアルキルチオフェン類、アルキルオリゴチオフェン類等が挙げられる。
【００３３】
ソース電極７及びドレイン電極８の材質は、Ａｕ，Ａｇ，Ｃｕ，Ｐｄ，Ａｌ，Ｍｏ，Ｃｒ，Ｔｉ，Ｔａ，Ｎｉ，Ｐｔ，Ｗ（タングステン）等の金属単体、または少なくともいずれかの金属を含む複合体の他、酸化インジウムスズ（ＩＴＯ）などの導電性酸化物、ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）、ポリパラフェニレンビニレン（ＰＰＶ）等の導電性ポリマーが適用可能である。また、複数種の金属の積層構造であってもよい。
【００３４】
有機半導体層６、ソース電極７、ドレイン電極８、ゲート絶縁層４の各上面は、保護膜１０によって覆われている。保護膜１０は、下側のフッ素樹脂層１１、中側の水溶性樹脂層１２及び上側のガラスコーティング層１３を積層したものとして構成されている。
【００３５】
フッ素樹脂層１１の材質としては、ポリテトラフルオロエチレン（例えばフロロサーフＦＧ３０３０：フロロテクノロジー社製、サイトップ：旭硝子社製）、１，１，１，２，３，４，４，５，５，５−デカフルオロペンタン（例えばフッソプラコート：ファインケミカルジャパン社製）フルオロエチレンプロピレンコポリマー、ペルフルオロアルコキシフッ素、エチレン四フッ化エチレンなどが挙げられる。
【００３６】
水溶性樹脂層１２の材質としては、ポリビニルアルコール（例えばポバール：クラレ社製）、ポリエチレンオキサイド（例えばアルコックス：明成化学工業社製）、ポリアクリル酸ナトリウム等の水溶性ポリマー、エチレン酢酸ビニルエマルジョン、アクリルエマルジョン、酢酸ビニルエマルジョン、アクリルスチレンエマルジョン等の水溶性エマルジョンが挙げられる。
【００３７】
ガラスコーティング層１３の材質としては、ポリシラザン（例えばアクアミカ：ＡＺエレクトロニックマテリアルズ社製）等が挙げられる。
【００３８】
保護膜１０の上面には、画素電極２１が設けられている。画素電極２１は、ＩＴＯ（酸化インジウムスズ）により形成される。
【００３９】
次に、有機半導体素子１の製造工程について説明する。有機半導体素子１の製造工程は、図２に示すように、基板２の上面にゲート電極３を形成するゲート電極形成工程（Ｓ１）と、ゲート電極３、基板２の上面を覆うようにゲート絶縁層４を形成するゲート絶縁層形成工程（Ｓ２）と、ソース電極７及びドレイン電極８を、ゲート絶縁層４上面のゲート電極３と対向した箇所を挟む形で離間して形成するソース・ドレイン電極形成工程（Ｓ３）と、ゲート絶縁層４上面の、ゲート電極３と対向した箇所に有機半導体層６を、ソース電極７及びドレイン電極８と接触させて形成する有機半導体層形成工程（Ｓ４）と、有機半導体層６、ソース電極７及びドレイン電極８を覆うように保護膜を形成する保護膜形成工程（Ｓ５）と、保護膜１０にコンタクトホール３１を形成するコンタクトホール形成工程（Ｓ６）と、コンタクトホール３１と接続するように画素電極２１を形成する画素電極形成工程（Ｓ７）とから構成されている。保護膜形成工程（Ｓ５）は、フッ素樹脂層１１を形成するフッ素樹脂層形成工程（Ｓ５１）と、フッ素樹脂層１１の上面に水溶性樹脂層１２を形成する水溶性樹脂層形成工程（Ｓ５２）と、水溶性樹脂層１２の上面にガラスコーティング層１３を形成するガラスコーティング層形成工程（Ｓ５３）とから構成されている。以下、各工程について実施例を挙げて説明する。
【００４０】
はじめに、Ｓ１のゲート電極形成工程が行われる。この工程では、基板２の上面にゲート電極３が形成される。本実施形態では、ガラスからなる基板２を洗浄後、基板２の上面にＣｒ薄膜を形成した。そして、形成したＣｒ薄膜のパターニングを行い、不要部分を除去することにより、ゲート電極３を形成した。Ｃｒ薄膜の製膜は、スパッタリング法によって行った。このときのターゲットとしてはＣｒを使用し、装置としてはＤＣスパッタ装置を用いた。形成されたＣｒ薄膜の上面に、フォトリソグラフィ法を用いてレジストパターンを形成した後、エッチング法を用いてＣｒ薄膜をエッチングした。不要となったフォトレジストは、アセトン洗浄により除去した。こうして、基板２の上面に、Ｃｒからなるゲート電極３を形成させた。
【００４１】
次に、Ｓ２のゲート絶縁層形成工程が行われる。この工程では、ポリビニルフェノールとメラミンホルムアルデヒドをポリエチレングリコールモノメチルエーテルアセテートに溶解させてできた混合液を、ゲート電極３を備えた基板２の上面を覆うように、ゲート絶縁層４をスピンコート法により成膜した。その後、アニール処理を１８０℃環境下にて２時間行った。こうして、ゲート電極３を備えた基板２の上面に、メラミンホルムアルデヒドで架橋されたポリビニルフェノールによるゲート絶縁層４を形成させた。
【００４２】
次に、Ｓ３のソース・ドレイン電極形成工程が行われる。この工程では、有機半導体層６、ゲート絶縁層４の上面にＣｒ積層薄膜を形成し、次いでＡｕ薄膜を形成し、最終的にはＡｕとＣｒが積層された薄膜（Ａｕ／Ｃｒ薄膜）を形成した。そして、形成したＡｕ／Ｃｒ薄膜のパターニングを行い、不要部分を除去することにより、ゲート絶縁層４上面のゲート電極３と対向した箇所を挟む形で離間した、ソース電極７及びドレイン電極８を形成した。Ａｕ／Ｃｒ薄膜の製膜は、スパッタリング法によって行った。このときのターゲットとしてはＡｕ、Ｃｒをそれぞれ使用し、装置としてはＤＣスパッタ装置を用いた。形成されたＡｕ／Ｃｒ薄膜の上面に、フォトリソグラフィ法を用いてレジストパターンを形成した後、エッチング法を用いてＡｕ／Ｃｒ薄膜をエッチングした。不要となったフォトレジストは、アセトン洗浄により除去した。
【００４３】
次に、Ｓ４の有機半導体層形成工程が行われる。この工程では、ゲート絶縁層４上のゲート電極３と対向した位置にソース電極７及びドレイン電極８と接触させて、有機半導体層６を形成した。有機半導体層６としては、トリイソプロピルシリルエチニルペンタセンをインクジェット法にて形成した。その後、アニール処理を１２０℃環境下で５分間行った。
【００４４】
次に、Ｓ５の保護膜形成工程が行われる。Ｓ５の保護膜形成工程は、ソース電極７、ドレイン電極８、有機半導体層６の上面を覆うように、フッ素樹脂層１１を形成するフッ素樹脂層形成工程（Ｓ５１）と、フッ素樹脂層１１の上面に水溶性樹脂層１２を形成する水溶性樹脂層形成工程（Ｓ５２）と、水溶性樹脂層１２の上面にガラスコーティング層１３を形成するガラスコーティング層形成工程（Ｓ５３）とから構成されている。
【００４５】
Ｓ５１のフッ素樹脂層形成工程では、ソース電極７、ドレイン電極８、有機半導体層６の上面を覆うように、フッソプラコート（ファインケミカルジャパン社製）をスピンコート法にて成膜した。次いでアニール処理を１２０℃環境下で５分間行った。こうして、フッ素樹脂層１１を形成した。
【００４６】
次に、Ｓ５２の水溶性樹脂層形成工程が行われる。この工程では、まず、フッ素樹脂層１１の表面を、プラズマクリーナ（ｄｉｅｎｅｒ  ｅｌｅｃｔｒｏｎｉｃ社製低圧プラズマ装置「ＦＥＭＴＯ」）にて３秒間処理することで、フッ素樹脂層１１の表面を親水化処理した。次いで、ポバール（クラレ社製）５重量％水溶液をスピンコート法にて成膜した。さらにアニール処理を１２０℃環境下で５分間行った。こうして、水溶性樹脂層１２を形成した。
【００４７】
次に、Ｓ５３のガラスコーティング層形成工程が行われる。この工程では、アクアミカ（ＡＺエレクトロニックマテリアルズ社製）をスピンコート法にて成膜した。さらにアニール処理を１２０℃環境下で５分間行った。こうして、ガラスコーティング層１３を形成した。
【００４８】
次に、Ｓ６のコンタクトホール形成工程が行われる。この工程では、フッ素樹脂層１１と水溶性樹脂層１２とガラスコーティング層１３とを貫通するコンタクトホール３１が形成される。コンタクトホール形成工程（Ｓ６）では、初めに、コンタクトホール３１に対応する箇所に開口部を備えたレジストマスクを、ガラスコーティング層１３の上面にフォトリソグラフィ法にて形成させる。次に、バッファードフッ酸を使用して、ガラスコーティング層１３及び水溶性樹脂層１２の一部をエッチングする。ここでフォトレジストを、アセトンを使用して剥離する。そして、酸素プラズマにてドライエッチング法により、ガラスコーティング層１３をレジスト代わりとして、水溶性樹脂層１２の残りとフッ素樹脂層１１とをエッチングする。こうしてコンタクトホール３１が形成される。
【００４９】
次に、Ｓ７の画素電極形成工程が行われる。この工程では、ガラスコーティング層１３の上面に、ＩＴＯ薄膜が形成された後、パターニングして不要部分が除去されることにより、ＩＴＯからなる画素電極２１が形成した。ＩＴＯ膜の形成は、スパッタリング法によって行った。ＩＴＯ膜形成後、レジストパターンを形成し、ＩＴＯ膜をエッチングし、不要となったフォトレジストは、アセトン洗浄により除去した。
【００５０】
また、各比較例の縦断面図を図３〜５に図示した。図３は比較例１の有機半導体素子１ａの縦断面図である。図４は比較例２の有機半導体素子１ｂの縦断面図である。また、図５は比較例３の有機半導体素子１ｃの縦断面図である。
【００５１】
なお、ガラスコーティング層１３がなく、保護膜１０の最上面をフッ素樹脂層１１、または水溶性樹脂層１２として、その上面に画素電極２１を形成するような有機半導体素子１を製造することは、コンタクトホール形成工程において、ドライエッチングを適用した場合にはそのレジストの変質によりレジストの除去が困難になってしまうこと、ウエットエッチングを適用した場合には、フッ素樹脂はエッチングが不能であり、水溶性樹脂は水溶性であるが故にエッチングのレジスト除去工程において溶出してしまう危険性があること、また、水溶性樹脂上にはＩＴＯ膜の付着が難しいこと、などの理由により、製造は困難であるので、比較例としては示さなかった。
【００５２】
次に、上述の製造方法によって形成された有機半導体素子１の効果を確認するため、有機半導体素子１の性能評価を行った。この性能評価では、比較例として、保護膜１０ａを水溶性樹脂層１２とガラスコーティング層１３とのみから形成した有機半導体素子１ａに関する比較例１、保護膜１０ｂをフッ素樹脂１１とガラスコーティング層１３とのみから形成した有機半導体素子１ｂに関する比較例２、及び、保護膜１０ｃをガラスコーティング層１３のみから形成した有機半導体素子１ｃに関する比較例３についても性能評価を行った。
【００５３】
性能評価の方法および性能評価の結果について、図６乃至図９を参照して説明する。図６は、本発明の第１実施形態の有機半導体素子１のソース・ドレイン間に所定の電圧を印加して、ゲート電圧を変化させた際のソース・ドレイン間に流れる電流のグラフ（以下、電圧−電流特性図という）である。図７は、比較例である有機半導体素子１ａの電圧−電流特性図である。図８は、比較例である有機半導体素子１ｂの電圧−電流特性図である。また、図８は、比較例である有機半導体素子１ｃの電圧−電流特性図である。なお、図６乃至図９において、曲線ａは、保護膜１０、１０ａ、１０ｂ、１０ｃ形成前の有機半導体素子１、１ａ、１ｂ、１ｃの電圧−電流特性を示し、曲線ｂは、保護膜１０、１０ａ、１０ｂ、１０ｃ形成後の有機半導体素子１、１ａ、１ｂ、１ｃの電圧−電流特性を示す。また、縦軸がドレイン電流値、横軸がゲート電圧値を示し、これらの評価を行った際のドレイン電圧は３０Ｖであった。
【００５４】
第１実施形態の有機半導体素子１は、図６に示した通り、保護膜１０の形成によってＴＦＴ特性が変化することがない（しきい値電圧：５Ｖのまま変化なし、オンオフ比：１０6を保持）。一方、比較例１の有機半導体素子１ａは、図７に示した通り、そのしきい値電圧が高くなって（５Ｖ→２０Ｖ）しまい、かつオンオフ比の低下（１０6→１０3）も見られ、トランジスタ特性は悪化している。また、比較例２乃至３の有機半導体素子１ｂ、１ｃは、図８、図９に示した通り、いずれも曲線ｂがほぼ平坦である。このことは、保護膜１０ｂ、１０ｃ形成により比較例２乃至３の有機半導体素子１ｂ、１ｃがトランジスタとして動作しなくなってしまったことを示している。
【００５５】
第１実施形態の有機半導体素子１と比較して、比較例１の有機半導体素子１ａは、保護膜１０にフッ素樹脂層１１が欠けている構造となっている。極性を持つ水溶性樹脂層１２を有機半導体層６の直上に形成することで、有機半導体のしきい値電圧が高くなり、オンオフ比が低下してしまうものと推測される。
【００５６】
また、水溶性樹脂層１２のない構造の保護膜を持つ比較例２乃至３の有機半導体素子１ｂ、１ｃは、ガラスコーティング層１３を形成する際に、その溶媒として使用する有機溶媒の影響で、有機半導体に対しダメージを与えてしまい、そのためにトランジスタとして動作しなくなってしまうものと推測される。
【００５７】
以上説明したとおり、第１実施形態の有機半導体素子１は、その保護膜１０を、まずフッ素樹脂層１１から形成することにより、水溶性樹脂層１２、ガラスコーティング層１３を有機半導体層６上に直接形成するよりも有機半導体に対するダメージが少なく、また、ガラスコーティング層１３を形成することにより、水溶性樹脂層１２上に画素電極２１を形成する場合と比べて画素電極２１を容易に形成でき、また、フッ素樹脂層１１とガラスコーティング層１３の中間に水溶性樹脂層１２を形成することによりガラスコーティング層１３形成時の有機半導体層６へのダメージを軽減できるため、安定したＴＦＴ特性を持つ有機半導体素子を得ることができる。
【００５８】
＜第２実施形態＞
次に、本発明の第２の実施形態の有機半導体素子について、図面を参照して説明する。図１０は、第２実施形態である有機半導体素子１００の縦断面図であり、図１１は第２実施形態の有機半導体素子１００の製造工程を示すフローチャートである。
【００５９】
第２実施形態の有機半導体素子１００は、ゲート電極１０３がソース電極１０７やドレイン電極１０８よりも上側に位置する、所謂「トップゲート型」の有機半導体素子であり、フッ素樹脂層１１０、水溶性樹脂層１２０及び第１のガラスコーティング層１３０の３層構造からなるゲート絶縁積層１０４を持つことに特徴を有する。
【００６０】
初めに、有機半導体素子１００の断面構造について説明する。図１０に示す有機半導体素子１００は、板状の基板２を有し、基板２の上面にはソース電極１０７、ドレイン電極１０８が離間して設けられている。ソース電極１０７とドレイン電極１０８に挟まれる基板２の上面には有機半導体層１０６がソース電極１０７とドレイン電極１０８に接触するように設けられている。有機半導体層１０６、ソース電極１０７、ドレイン電極１０８の上面にはゲート絶縁積層１０４が設けられている。ゲート絶縁積層１０４は３層構造からなっており、下側のフッ素樹脂層１１０、中側の水溶性樹脂層１２０、上側の第１のガラスコーティング層１３０の順に積層されたものとして設けられている。ゲート絶縁積層１０４を挟んで有機半導体層１０６と対向した、ゲート絶縁積層１０４の上面にはゲート電極１０３が設けられている。ゲート電極１０３、及びゲート電極１０３が設けられていないゲート絶縁積層１０４の上面には第２のガラスコーティング層１４０が設けられている。第２のガラスコーティング層１４０の上面には画素電極１２１が形成されており、この画素電極１２１は、コンタクトホール１３１により、ソース電極１０７と導通している。
【００６１】
第２実施形態の有機半導体素子の構成要素である、ゲート電極１０３、有機半導体層１０６、ソース電極１０７、ドレイン電極１０８、フッ素樹脂層１１０、水溶性樹脂層１２０、ガラスコーティング層１３０、画素電極１２１の材質は、第１実施形態の有機半導体素子１の構成要素である、ゲート電極３、有機半導体層６、ソース電極７、ドレイン電極８、フッ素樹脂層１１、水溶性樹脂層１２、ガラスコーティング層１３、画素電極２１とそれぞれ同様である。第２のガラスコーティング層１４０の材質は、第１のガラスコーティング層１３０と同様の、ポリシラザン（例えばアクアミカ：ＡＺエレクトロニックマテリアルズ社製）等が挙げられる。
【００６２】
次に、有機半導体素子１００の製造工程について説明する。有機半導体素子１００の製造工程は、図１１に示すように、基板２の上面にソース電極１０７及びドレイン電極１０８を離間して形成するソース・ドレイン電極形成工程（Ｓ１０１）と、ソース電極１０７とドレイン電極１０８の間に有機半導体層１０６をソース電極１０７とドレイン電極１０８に接触するように形成する有機半導体層形成工程（Ｓ１０２）と、有機半導体層１０６、ソース電極１０７及びドレイン電極１０８を覆うようにゲート絶縁積層１０４を形成するゲート絶縁積層形成工程（Ｓ１０３）と、ゲート絶縁積層１０４上面の、有機半導体層１０６と対向した箇所にゲート電極１０３を形成するゲート電極形成工程（Ｓ１０４）と、ゲート電極１０３及びゲート電極１０３の形成されていないゲート絶縁積層１０４とを覆うように第２のガラスコーティング層１４０を形成する第２のガラスコーティング層形成工程（Ｓ１０５）と、ゲート絶縁積層１０４及び第２のガラスコーティング層１４０にコンタクトホール１３１を形成するコンタクトホール形成工程（Ｓ１０６）と、コンタクトホール１３１と接続するように画素電極１２１を形成する画素電極形成工程（Ｓ１０７）とから構成されている。ゲート絶縁積層形成工程（Ｓ１０３）は、フッ素樹脂層１１０を形成するフッ素樹脂層形成工程（Ｓ１３１）と、フッ素樹脂層１１０の上面に水溶性樹脂層１２０を形成する水溶性樹脂層形成工程（Ｓ１３２）と、水溶性樹脂層１２０の上面に第１のガラスコーティング層１３０を形成する第１のガラスコーティング層形成工程（Ｓ１３３）とから構成されている。以下、各工程について実施例を挙げて説明する。
【００６３】
はじめに、Ｓ１０１のソース・ドレイン電極形成工程が行われる。この工程は、基板２の上面にソース電極１０７及びドレイン電極１０８が離間して形成される。本実施形態では、ガラスからなる基板２を洗浄後、基板２の上面にＡｕ／Ｃｒ薄膜を形成した。そして、形成したＡｕ／Ｃｒ薄膜のパターニングを行い、不要部分を除去することにより、ソース電極１０７及びドレイン電極１０８を形成した。詳細については第１実施形態におけるソース・ドレイン電極形成工程（Ｓ４）と同様であるため、説明は省略する。
【００６４】
次に、Ｓ１０２の有機半導体層形成工程が行われる。この工程は、第１実施形態における有機半導体層形成工程（Ｓ３）と同様であるため、説明は省略する。
【００６５】
次に、Ｓ１０３のゲート絶縁積層形成工程が行われる。この工程は、フッ素樹脂層形成工程（Ｓ１３１）、水溶性樹脂層形成工程（Ｓ１３２）、第１のガラスコーティング層形成工程（Ｓ１３３）からなる。フッ素樹脂層形成工程（Ｓ１３１）、水溶性樹脂層形成工程（Ｓ１３２）、第１のガラスコーティング層形成工程（Ｓ１３３）はそれぞれ、第１実施形態のフッ素樹脂層形成工程（Ｓ５１）、水溶性樹脂層形成工程（Ｓ５２）、ガラスコーティング層形成工程（Ｓ５３）と同様であるため、説明は省略する。
【００６６】
次に、Ｓ１０４のゲート電極形成工程が行われる。この工程は、ゲート絶縁積層１０４の上面にＣｒ薄膜を形成した。そして、形成したＣｒ薄膜のパターニングを行い、不要部分を除去することにより、ゲート電極１０３を形成した。詳細については第１実施形態におけるゲート電極形成工程（Ｓ１）と同様であるため、説明は省略する。
【００６７】
次に、Ｓ１０５の第２のガラスコーティング層形成工程が行われる。Ｓ１０５の保護膜形成工程は、ゲート電極１０３及びゲート電極１０３の形成されていない第２実施計他のゲート絶縁層１０４とを覆うように第２のガラスコーティング層１４０を形成した。具体的には、アクアミカ（ＡＺエレクトロニックマテリアルズ社製）をスピンコート法にて成膜し、その後アニール処理を１２０℃環境下で５分間実施することによって形成した。
【００６８】
次に、Ｓ１０６のコンタクトホール形成工程が行われ、次いでＳ１０７の画素電極形成工程が行われる。これらの工程は、それぞれ第１実施形態のコンタクトホール形成工程（Ｓ６）及び画素電極形成工程（Ｓ７）と同様であるため、説明は省略する。
【００６９】
第２実施形態の有機半導体素子１００でも、第１実施形態の有機半導体素子１と同様の効果が得られる。第２実施形態の有機半導体素子１００は、そのゲート絶縁積層１０４を、まずフッ素樹脂層１１０から形成することにより、水溶性樹脂層１２０、ガラスコーティング層１３０を有機半導体層１０６上に直接形成するよりも有機半導体に対するダメージが少なく、また、第１のガラスコーティング層１３０を形成することにより、水溶性樹脂層１２０上に画素電極１２１を形成する場合と比べて画素電極１２１を容易に形成でき、また、フッ素樹脂層１１０と第１のガラスコーティング層１３０の中間に水溶性樹脂層１２０を形成することによりガラスコーティング層１３０形成時の有機半導体層１０６へのダメージを軽減できるため、安定したＴＦＴ特性を持つ有機半導体素子を得ることができる。
【００７０】
なお、本発明は、詳述した実施形態に限定されるものではなく、本開示の要旨を逸脱しない範囲内において種々変更を加えてもよい。例えば、有機半導体素子を構成する基板、ゲート電極、ソース電極、ドレイン電極、ゲート絶縁層、有機半導体層の材料、大きさ、形状は実施形態の場合に限定されず、本開示の要旨を逸脱しない範囲内において適宜変更可能である。
【００７１】
また、第１実施形態及び第２実施形態では、ソース電極とドレイン電極とを形成させた後に有機半導体層を形成させたが、有機半導体層を形成させた後にソース電極とドレイン電極とを形成させてもよい。
【産業上の利用可能性】
【００７２】
本発明の酸化物薄膜トランジスタ及び酸化物薄膜トランジスタの製造方法は、所謂ボトムゲート型またはトップゲート型の酸化物薄膜トランジスタ及びその製造方法に適用可能である。
【符号の説明】
【００７３】
１      有機半導体素子（第１実施形態）
２      基板
３      ゲート電極
４      ゲート絶縁層
６      有機半導体層
７      ソース電極
８      ドレイン電極
１０    保護膜
１１    フッ素樹脂層
１２    水溶性樹脂層
１３    ガラスコーティング層
２１    画素電極
３１    スルーホール
１００  第２実施形態の有機半導体素子
１０３  ゲート電極
１０４  ゲート絶縁積層
１０６  有機半導体層
１０７  ソース電極
１０８  ドレイン電極
１１０  フッ素樹脂層
１２０  水溶性樹脂層
１３０  第１のガラスコーティング層
１４０  第２のガラスコーティング層
【図１】
2010186768.tif 000003
【図２】
2010186768.tif 000004
【図３】
2010186768.tif 000005
【図４】
2010186768.tif 000006
【図５】
2010186768.tif 000007
【図６】
2010186768.tif 000008
【図７】
2010186768.tif 000009
【図８】
2010186768.tif 000010
【図９】
2010186768.tif 000011
【図１０】
2010186768.tif 000012
【図１１】
2010186768.tif 000013