(57)【要約】      （修正有）【課題】定周期で繰り返すノイズを発生する機器の近傍に配置されても誤入力を生じることのないプログラマブルコントローラを提供する。【解決手段】外部からの入力信号を入力するための入力部と、入力部において入力した入力信号に基づいて、所定の演算処理を実施する演算制御部１００と、演算制御部により演算処理した信号を出力する出力部とを備えたプログラマブルコントローラにおいて、入力部をロジックアレイにより構成すると共に、入力部の前段には、定周期で繰り返す高周波ノイズを除去するためのフィルタ１５を設け、当該フィルタをロジックアレイの一部を利用することにより構成し、これにより、定周期で繰り返す高周波ノイズを除去する。【選択図】図２
2010277135.tif 000002
【特許請求の範囲】
【請求項１】
外部からの入力信号により所定の演算処理を実施するプログラマブルコントローラであって、
前記外部からの入力信号を入力するための入力部と、
前記入力部において入力した入力信号に基づいて、所定の演算処理を実施する演算制御部と、
当該演算制御部により演算処理した信号を出力する出力部とを備えたものにおいて、
前記入力部は、ロジックアレイにより構成されていると共に、更に、
前記入力部の前段において、定周期で繰り返す高周波ノイズを除去するためのフィルタを、前記ロジックアレイの一部を利用することにより構成したことを特徴とするプログラマブルコントローラ。
【請求項２】
前記請求項１に記載したプログラマブルコントローラは、インバータの近傍に配置されたプログラマブルコントローラがあることを特徴とするプログラマブルコントローラ。
【請求項３】
前記請求項１に記載したプログラマブルコントローラにおいて、前記のフィルタは、少なくとも２つのアンド回路と２つのディレイ素子とを含んで構成されていることを特徴とするプログラマブルコントローラ。
【請求項４】
前記請求項１に記載したプログラマブルコントローラにおいて、前記２つのディレイ素子は、前記ロジックアレイの一部を構成することを特徴とするプログラマブルコントローラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部のリミットスイッチやセンサーからのＯＮ/ＯＦＦ情報を取り込みながら、モータ等の各種の負荷を制御するプログラマブルコントローラに関し、特に、かかるプログラマブルコントローラにおける入力フィルタ回路に関する。
【背景技術】
【０００２】
プログラマブルコントローラは、例えば、以下の特許文献１にも既に知られるように、外部のリミットスイッチやセンサーなどからの入力情報を入力しながら、予め設定された制御処理に基づいて、モータ等の各種の負荷を制御するものである。
【０００３】
まず、従来方式について、添付の図５と図６を参照しながら、以下に説明する。図５は、従来のプログラマブルコントローラにおけるＤＣ入力回路の一例を示す。図において、例えば、外部のリミットスイッチやセンサーなど、ＯＮ、ＯＦＦを検出しようとするスイッチ２がＯＮ（閉止）すると、電源３からの電流が流れ、フォトカプラ４の一次側に電流が流れる。これによりフォトカプラ４の二次側のフォトトランジスタがＯＮ（導通状態）し、これにより、入力信号９が「Ｌ（低）」レベルとなったことで演算制御部（プログラマブルコントローラ）に、スイッチがＯＮしたことを伝達する。
【０００４】
一方、スイッチ２がＯＦＦ（開放）した場合、フォトカプラの一次側に電流が流れないことから、二次側のトランジスタはＯＦＦ（遮断状態）するため、入力信号９は「Ｈ（高）」レベルとなり、そのことでスイッチ２がＯＦＦであることを演算制御部に伝達する。
【０００５】
なお、以上は、理想的な入力信号状態の取り込み内容であるが、しかしながら、実際には、スイッチ２のＯＮ、ＯＦＦに伴い発生するチャタリングや、入力ラインへの外来ノイズの誘導があり、これらにより、演算制御部（プログラマブルコントローラ）は、入力信号と共に誤った入力情報をも取り込むことになる。これをそのまま演算制御部へ伝達すると、誤った制御内容となり、システム全体の誤動作につながる問題が発生することになる。
【０００６】
したがって、一般的には、その入力回路には、上述したチャタリングや誘導ノイズを除去するためのノイズフィルタを備えている。このノイズを除去するためのフィルタ回路としては、上記の図５において二点鎖線１０で示すように、破線で示す抵抗７とコンデンサ８を組み合わせた、所謂、積分回路（ローパスフィルタ）によるものが一般的であった。しかしながら、近年、装置の小型化、省スペース化の要求から、上述した積分回路（ローパスフィルタ）に代わり、ロジックアレイで実現できるディジタルフィルタが採用されて来ている。このディジタルフィルタ回路の動作について、添付の図６を参照しながら説明する。なお、この図６のディジタルフィルタ回路の動作は、上記特許文献１に開示された従来方式と同様である。
【０００７】
図において、符号９により示す波形は、上記図５のフォトカプラ４の二次側から出力される入力信号である。この入力信号では、図からも明らかなように、外部のスイッチ２がＯＮ（閉止）した時、及び、ＯＦＦ（開放）した時の双方において、チャタリングが発生している。そこで、かかるＯＮ／ＯＦＦ時にチャタリングを含む入力信号波形９のから、当該チャタリングを除いた波形６を取り出さなければならない。
【０００８】
一般に、ロジックアレイで実現されるディジタルフィルタでは、図にも示すように、定周期でサンプリングする信号１２を発生する発振器を内蔵しており、そして、例えば、この波形の例では、サンプリング信号１２が「Ｌ」レベルの時に、入力信号のレベルを取り込んでいる。そして、この例では、この定期的に取り込んだレベルが、例えば２回、同じレベルを取り込んだ場合、そのレベルを取り込むルールとしているため、上記のチャタリングが発生している部分では、同じレベルが２回は続かないため、これらのチャタリングは入力信号として取り込まれず、即ち、除去されている。よって、かかるディジタルフィルタは、上述したＣＲからなる積分回路（ローパスフィルタ）と同じ機能を持っており、そのため、小型化に貢献できるだけでなく、さらにフィルタ時間を容易に可変できるメリットがある。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００１−２８２３２５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしならが、上述した従来技術になるディジタルフィルタには、上記のようなメリットだけではなく、他方、下記のようなデメリットがある。
【００１１】
即ち、上記図６に符号１３で示すように、一定の周期の信号が入力ラインにノイズとして誘導された場合、この定周期ノイズ１３の周期が、ちょうどサンプリング周期と同期してしまうと、サンプリング１２が「Ｌ」の時に、ノイズのＯＮ情報を取り込んでしまい、ディジタルフィルタを通った後の入力信号６において、入力信号ＯＦＦであるべきところがＯＮ信号１４となってしまい、誤入力が発生してしまう。
【００１２】
特に、例えば、プログラマブルコントローラがインバータ等の近傍に配置された場合、上述したように、当該インバータから定周期で繰り返し発生するノイズが誘導されてしまう。そのため、当該定周期ノイズ１３を除去するために、更に、ロジックアレイで実現されるディジタルフィルタに加え、上記図５に示したＣＲからなる積分回路（ローパスフィルタ）１０を追加せざるを得ない現状となっており（ＣＲ回路を完全に取り除くことが出来ない）、これでは、小型化のためにディジタルフィルタを採用した意味がなくってしまい、装置が大型化してしまう。
【００１３】
そこで、本発明は、上述した従来技術における問題点に鑑みて達成されたものであり、特に、その小型化を達成しながらも、例えばインバータのように、定周期で繰り返すノイズを発生する機器の近傍に配置されても誤入力を生じることなく、外部のリミットスイッチやセンサーからのＯＮ／ＯＦＦ情報を取り込み、かつ、各種の負荷を制御することが可能なプログラマブルコントローラを提供することをその目的とする。
【課題を解決するための手段】
【００１４】
上記の目的を達成するために、本発明によれば、外部からの入力信号により所定の演算処理を実施するプログラマブルコントローラであって、前記外部からの入力信号を入力するための入力部と、前記入力部において入力した入力信号に基づいて、所定の演算処理を実施する演算制御部と、当該演算制御部により演算処理した信号を出力する出力部とを備えたものにおいて、前記入力部は、ロジックアレイにより構成されていると共に、更に、前記入力部の前段において、定周期で繰り返す高周波ノイズを除去するためのフィルタを、前記ロジックアレイの一部を利用することにより構成したプログラマブルコントローラが提供される。
【００１５】
また、本発明によれば、前記に記載したプログラマブルコントローラは、インバータの近傍に配置されたプログラマブルコントローラがり、そして、前記のフィルタは、少なくとも２つのアンド回路と２つのディレイ素子とを含んで構成されていることが好ましい。加えて、前記２つのディレイ素子は、前記ロジックアレイの一部を構成するものであることが好ましい。
【発明の効果】
【００１６】
上述した本発明によれば、その小型化や低コスト化を達成しながらも、定周期で繰り返すノイズを発生する機器の近傍に配置されても誤入力を生じることなく、外部のリミットスイッチやセンサーからのＯＮ/ＯＦＦ情報を取り込み、かつ、各種の負荷を制御することが可能な、即ち、ノイズ環境が悪い場所においても、高い信頼性の制御内容を要求されるシステムに使用することが可能なプログラマブルコントローラを提供することが可能となる。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施の形態になるプログラマブルコントローラについて、その使用状況を含めて説明するための図である。
【図２】上記本発明になるプログラマブルコントローラとその入力回路の一例を示す図である。
【図３】上記本発明のプログラマブルコントローラの特徴である、特に、定周期繰返しノイズ用のフィルタの詳細を示す回路図である。
【図４】上記定周期繰返しノイズ用のフィルタにおける定周期の繰返しノイズを除去する動作を説明するための波形図である。
【図５】従来技術におけるプログラマブルコントローラの入力回路の一例を示す回路図である。
【図６】上記従来技術の入力回路におけるノイズ辞去動作の一例を示すための波形図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施の形態になるプログラマブルコントローラについて、添付の図面を参照しながら、詳細に説明する、
【００１９】
まず、添付の図１には、本発明になるプログラマブルコントローラ１１０をインバータ２００の制御に採用した場合を示しており、特に、交流モータ（本例では、３相モータ：Ｍ）３００に対して３相の駆動電流を供給するインバータ２００を制御するための全体構成の一例を示す。なお、プログラマブルコントローラ１１０は、外部の各種のスイッチやセンサからの信号を入力として取り込み、所定の演算処理により、上記インバータ２００を介して、モータ３００へ供給される電流を制御している（例えば、ＰＷＭ制御）。
【００２０】
かかる構成においては、プログラマブルコントローラ１１０がインバータ２００に近接して配置される場合が多く、その際、上記インバータ２００は、その内部で比較的大きな電流（モータの駆動電流）を断続（ＯＮ／ＯＦＦ）することから、その立上り期間及び立下り期間において、所謂、高周波ノイズが発生する。そして、このインバータ２００からのノイズは、当該インバータに近接して配置されたプログラマブルコントローラ１１０に対して、ノイズ源となる。特に、例えば、モータ３０を低速で回転する場合などにおいては、所定の値の電流が長期に亘って供給されることから、当該インバータから定周期で繰り返し発生するノイズ（定周期繰返しノイズ）が誘導されてしまう。その結果、上記にも述べたように、プログラマブルコントローラ１１０の、特に、その入力部において、誤入力が発生してしまう。
【００２１】
続いて、添付の図２には、本発明になるプログラマブルコントローラ１１０と入力回路１の一例を示す。図において、例えば、外部のリミットスイッチやセンサーなど、ＯＮ、ＯＦＦを検出しようとするスイッチ２がＯＮ（閉止）すると、電源３からの電流が流れ、フォトカプラ４の一次側に電流が流れる。これによりフォトカプラ４の二次側のフォトトランジスタがＯＮ（導通状態）し、これにより、入力信号９が「Ｌ（低）」レベルとなったことで演算制御部（プログラマブルコントローラ）に、スイッチがＯＮしたことを伝達し、一方、スイッチ２がＯＦＦ（開放）した場合、フォトカプラの一次側に電流が流れないことから、二次側のトランジスタはＯＦＦ（遮断状態）するため、入力信号９は「Ｈ（高）」レベルとなり、そのことでスイッチ２がＯＦＦであることを演算制御部に伝達することは、上記と同様である。
【００２２】
そして、本発明になるプログラマブルコントローラ１１０では、上記フォトカプラ４の二次側のフォトトランジスタのコレクタと、演算（処理）部（例えば、マイクロコンピュータ）１００の前段に設けられたディジタルフィルタ回路５との間には、定周期繰返しノイズ用のフィルタ１５が設けられており、そして、当該フィルタ１５の詳細について、添付の図３及び図４を参照しながら、以下にその詳細を説明する。
【００２３】
添付の図３にも示すように、本発明の定周期繰返しノイズ用のフィルタ１５は、基本的には、２つのアンド回路２３、２４と、２つのディレイ素子２０、２１とが、直列に接続された構成となっている。なお、アンド回路２３の２つの入力にはノット回路２５、２６が、その出力にもノット回路２７が接続されている。なお、上述した各要素は、ロジックアレイ内に用意されたディレイ素子を使用し、そして、ロジックアレイ内の要素を利用することにより実現可能であり、従来の含む積分回路（ローパスフィルタ）のようにＣＲ回路を追加する必要はなく、即ち、小型化が可能となる。
【００２４】
そして、上述した構成になる本発明の定周期繰返しノイズ用のフィルタ１５では、フォトカプラの二次側の出力からの信号９が入力されると、ロジックアレイ内に用意されたディレイ素子を使用して、上記フォトカプラからの入力信号９を遅らせた信号１６を作成する。この信号１６の波形は、図４の信号波形の例からも分かるように、入力信号９に対し遅れていることがわかる。そして、この信号９と、遅れた信号１６とを、上記ノット回路２５〜２７を含むアンド回路２３により負論理のアンドを取ると、信号１７の波形が出力される。なお、この図４の波形の例では、誘導ノイズ１３が「Ｈ」レベル時と、「Ｌ」レベル時において、それぞれ、１つずつ入力信号に乗ってきた場合の例を示す。即ち、互いにディレイ素子２０により時間にずれがある信号９と１６とをアンドした結果の信号１９では、Ｈレベル時に乗っていたノイズ１３が無くなっている。他方、Ｌレベルに乗ったノイズは、時間ずれの間隔で２個のノイズが乗る波形となる。即ち、１段目のアンド回路では、「Ｈ」レベル時に乗ったノイズは除去できるが、しかしながら、「Ｌ」レベル時に乗ったノイズは除去できず、２倍の数のノイズが乗っている状態になる。
【００２５】
そこで、２段目のアンド回路２４にて、この「Ｌ」レベル時に乗ったノイズを除去する。具体的には、１段目のアンド回路の出力信号１７を、更に、ディレイ素子２１により遅らせた信号１８を作成する。この図４の波形例において、信号１８は、信号１７に対し遅れていることが分かる。これらの信号１７と１８を２段目のアンド回路２４により正論理でアンドした結果、信号１９が得られる。即ち、信号１９では、信号１７と１８に乗っていた「Ｌ」レベル時に乗った２つのノイズが無くなっている。
【００２６】
なお、上述したディレイ素子２１の遅れ時間は、ディレイ素子２０の遅れ時間の２倍程度に設定することが好ましい。何故なら、信号１７と１８に乗った互いにディレイ素子２０の遅れ時間分だけ離れた２つノイズをなくすためには、信号１７と１８のそれぞれのノイズ同志がラップしない（重ならない）ように、信号１７と１８間に時間のずれ（ディレイ素子２１の遅れ時間）が必要であり、これには、ディレイ素子２０の遅れ時間の２倍程度の遅れ必要である。
【００２７】
以上に述べた本発明の定周期繰返しノイズ用のフィルタ１５の動作によれば、２段目のアンド回路２４にて、「Ｌ」レベル時に乗ったノイズを除去することができる。よって、これらの２つのアンド回路２３、２４を組み合わせることによれば、いかなる信号の状態にも関わらず、ノイズを除去が可能となる。なお、このディレイ素子２０の遅れ時間は、入力信号に乗ったノイズの幅を超えたものでなければならず、通常、数百ｎｓ以下である。他方、ロジックアレイ内には複数のディレイ素子が用意されており、単位となるディレイ素子を複数個、直列に接続する数をコントロールすることにより、当該ディレイ時間をプログラムすることができる（即ち、ディレイ時間は、直列に接続のディレイ素子の数に比例する）。
【００２８】
例えば、高周波ノイズ１３のノイズの幅が大きい場合は、直列に接続するディレイの数を多くすることでノイズを除去することができ、他方、高周波ノイズ１３のノイズの幅が小さい場合は、直列に接続するディレイの数を少なくすることにより、本フィルタの信号遅れを小さくすることが可能となる。このディレイの数の可変は、アンド回路を組み合わせることでも可能である。
【００２９】
以上から、上述した図３に示した回路によれば、入力信号に繰り返し重畳された幅の狭い高周波ノイズを除去することができ、これを幅の広い低周波ノイズを除去するディジタルフィルタ回路に送ることにより、上述したディジタルフィルタ回路のデメリットの問題を解決することができ、ノイズフィルタとしてＣＲフィルタ回路を追加することなく、全てロジックアレイ内において実現されることとなる。即ち、これにより、定周期で繰り返すノイズを発生する機器の近傍に配置されても誤入力を生じることなく、外部のリミットスイッチやセンサーからのＯＮ/ＯＦＦ情報を取り込み、かつ、各種の負荷を制御することが可能なプログラマブルコントローラを実現できる。
【００３０】
即ち、従来、ノイズフィルタとしてディジタルフィルタ回路を使用しても除去できなかった、定周期で繰り返す高周波ノイズによる誤入力を、ＣＲから構成されるフィルタを利用することなく、定周期繰返しノイズ用のフィルタ１５で除去できる。かかるフィルタは、安価なロジックアレイのみで実現可能であり、もって、小型でかつ低コストで、ノイズ環境が悪い場所においても、高い信頼性の制御内容を要求されるシステムに使用することが可能なプログラマブルコントローラを実現できる。
【符号の説明】
【００３１】
１１０…プログラマブルコントローラ、４…フォトカプラ、２００…インバータ、５…ディジタルフィルタ回路、１１…ロジックアレイ、１００…演算（処理）部、１５…定周期繰返しノイズ用フィルタ、２０、２１…ディレイ素子、２３、２４…アンド回路、２５〜２７…ノット回路。
【図１】
2010277135.tif 000003
【図２】
2010277135.tif 000004
【図３】
2010277135.tif 000005
【図４】
2010277135.tif 000006
【図５】
2010277135.tif 000007
【図６】
2010277135.tif 000008