(57)【要約】【課題】裏面電極を有する半導体装置の信頼性を向上させる。【解決手段】シリコン基板の表面ｆ１に半導体素子を形成（工程ｓ０１）した後、その反対側の裏面ｆ２に、処理装置ＳＰ内で以下の工程を施す。まず、第１チャンバｃｈ１内でシリコン基板の裏面ｆ２に第１金属膜Ｍ１を堆積（工程ｓ０３）した後、熱処理を施すことで金属シリサイド膜Ｅ１を形成する（工程ｓ０４）。続いて、第３チャンバｃｈ３内でニッケル膜Ｅ３を堆積し（工程ｓ０６）、第２チャンバｃｈ２内で酸化防止導体膜Ｅ４を堆積する（工程ｓ０７）。第１金属膜Ｍ１とシリコン基板とを合金化するための熱処理（工程ｓ０４）は、少なくともニッケル膜Ｅ３を堆積する前に施す。そのために、第１チャンバｃｈ１は第１金属膜Ｍ１を堆積する機構とランプ加熱機構とを有する。【選択図】図１
2010021171.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）厚さ方向に沿って互いに反対側に位置する第１主面および第２主面を有する半導体基板の前記第１主面に、半導体素子を形成する工程と、
（ｂ）前記半導体基板の第２主面に、第１金属膜を堆積する工程と、
（ｃ）熱処理を施すことで前記第１金属膜と前記半導体基板との界面を合金化して、第１導体膜を形成する工程と、
（ｄ）前記第１導体膜を覆うようにして、第２導体膜を堆積する工程と、
（ｅ）前記第２導体膜を覆うようにして、第３導体膜を堆積する工程とを有し、
前記（ｄ）工程では、ニッケルを主体とする導体膜によって前記第２導体膜を堆積し、
前記（ｅ）工程では、金を主体とする導体膜によって前記第３導体膜を堆積し、
前記（ｃ）工程は、前記（ｂ）工程の後、少なくとも、前記（ｄ）工程に至る前に施し、
前記（ｂ）〜（ｅ）工程は、その工程中に前記半導体基板を大気に曝露しないように、同一の処理装置内で施すことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記（ｂ）工程では、ニッケルを主体とする金属膜によって、第１金属膜を堆積することを特徴とする半導体装置の製造方法。
【請求項３】
請求項２記載の半導体装置の製造方法において、
前記（ｃ）工程では、石英製の支持体によって前記半導体基板を支持しながら、前記熱処理を施すことを特徴とする半導体装置の製造方法。
【請求項４】
請求項３記載の半導体装置の製造方法において、
前記（ｂ）工程の後、前記（ｄ）工程に至る前に、更に、
（ｆ）前記半導体基板の第２主面上に、第４導体膜を堆積する工程を有し、
前記（ｄ）工程では、前記第４導体膜上に前記第２導体膜を堆積し、
前記（ｆ）工程では、チタン、タングステンまたはそれらの化合物を主体とする導体膜によって、前記第４導体膜を堆積することを特徴とする半導体装置の製造方法。
【請求項５】
請求項４記載の半導体装置の製造方法において、
前記（ｃ）工程は、前記（ｂ）工程後、前記（ｆ）工程に至る前に施し、
前記（ｆ）工程では、前記半導体基板の第２主面上において前記第１導体膜を覆うようにして、前記第４導体膜を堆積することを特徴とする半導体装置の製造方法。
【請求項６】
請求項５記載の半導体装置の製造方法において、
前記（ａ）工程の後、前記（ｂ）工程に至る前に、更に、
（ｇ）前記半導体基板の第２主面を研削することで、前記半導体基板を薄くする工程を有することを特徴とする半導体装置の製造方法。
【請求項７】
請求項６記載の半導体装置の製造方法において、
前記（ｄ）工程では、前記半導体基板を冷却しながら、前記第２導体膜を堆積することを特徴とする半導体装置の製造方法。
【請求項８】
請求項７記載の半導体装置の製造方法において、
前記（ｄ）工程では、２００ｎｍ〜４００ｎｍの膜厚となるようにして、前記第２導体膜を堆積することを特徴とする半導体装置の製造方法。
【請求項９】
請求項８記載の半導体装置の製造方法において、
前記（ｅ）工程および前記（ｆ）工程は、前記処理装置内に配置された同一の第２処理室内で施すことを特徴とする半導体装置の製造方法。
【請求項１０】
半導体基板の主面に薄膜を堆積するための処理装置からなる半導体製造装置であって、
前記処理装置は、
（ａ）真空環境である複数の処理室と、
（ｂ）前記複数の処理室をそれぞれ繋ぎ、真空環境である搬送室と、
（ｃ）前記処理装置内において、前記半導体基板を輸送するための輸送機構とを有し、
前記処理装置内において、前記半導体基板は支持体によって支持され、
前記輸送機構は、前記支持体を下部から持ち上げ、移動することで、前記半導体基板を輸送する機能を有し、
前記複数の処理室のうちの第１処理室は、前記半導体基板の主面に第１金属膜を堆積する機構を有し、
前記第１処理室は、前記半導体基板に熱処理を施し、前記半導体基板に堆積された前記第１金属膜と前記半導体基板との界面を合金化して、第１導体膜を形成するためのランプ加熱機構を有し、
前記処理装置は、前記搬送室と前記輸送機構とを備えることで、前記半導体基板を大気に曝露することなく、前記複数の処理室間を輸送する機能を有することを特徴とする半導体製造装置。
【請求項１１】
請求項１０記載の半導体製造装置において、
前記支持体は石英製であることを特徴とする半導体製造装置。
【請求項１２】
請求項１１記載の半導体製造装置において、
前記第１処理室は、前記支持体に支持された前記半導体基板が配置された状態で、前記半導体基板と前記ランプ加熱機構との間の位置に配置されるような、均熱板を備えていることを特徴とする半導体製造装置。
【請求項１３】
請求項１２記載の半導体製造装置において、
前記第１処理室は、前記均熱板と前記ランプ加熱機構との間の位置に配置されるような、半透板を備えていることを特徴とする半導体製造装置。
【請求項１４】
請求項１３記載の半導体製造装置において、
前記複数の処理室のうちの第２処理室は、前記半導体基板の主面に、複数種類の薄膜を堆積する機構を有することを特徴とする半導体製造装置。
【請求項１５】
請求項１４記載の半導体製造装置において、
前記複数の処理室のうちの第３処理室は、前記半導体基板の主面にニッケルを主体とする導体膜からなる第２導体膜を堆積する機構を有し、
前記第３処理室には、前記支持体に支持された前記半導体基板を載置するための基板載置台が配置され、
前記基板載置台は冷却機構を有し、
前記冷却機構は、前記半導体基板に前記第２導体膜を堆積する間、前記半導体基板を冷却する機能を有することを特徴とする半導体製造装置。
【請求項１６】
請求項１５記載の半導体製造装置において、
前記第３処理室の基板載置台は静電吸着機構を有し、
前記静電吸着機構は、前記半導体基板に前記第２導体膜を堆積する間、前記半導体基板を静電気力によって吸着する機能を有することを特徴とする半導体製造装置。
【請求項１７】
請求項１６記載の半導体製造装置において、
前記支持体は除電体を有し、
前記除電体は、前記支持体において、
前記第３処理室内において前記半導体基板に前記第２導体膜を堆積する際に、前記半導体基板と共に一体的に覆われる位置から、前記半導体基板を輸送するための輸送機構に接触する位置に渡って、一体的に配置され、
前記除電体を備えることで、前記半導体基板に前記第２導体膜を堆積すると、前記第２導体膜および前記除電体を介して、前記半導体基板と前記輸送機構とを導通状態とする機能を有することを特徴とする半導体製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造技術に関し、特に、裏面電極を有する半導体装置の製造方法に適用して有効な技術に関するものである。
【背景技術】
【０００２】
半導体装置の製造工程において、単結晶シリコンなどに代表される半導体材料に素子を作り込んでいくプロセスでは、その半導体材料を、半導体ウェハと称される平面略円形状の半導体の薄板の状態で扱う。そして、所望の素子を形成した後、半導体ウェハを同等の領域に切断して半導体チップとする。
【０００３】
半導体ウェハに作り込む素子として、ＭＩＳ（Metal Insulator Semiconductor）型の電界効果トランジスタ（Field Effect Transistor：ＦＥＴとも言う）（以下、単にＭＩＳトランジスタ）やダイオードなどがある。また、ＭＩＳトランジスタのうち、高耐圧であり、大電流を扱うことができる構成のものは、パワーＭＩＳトランジスタと称される。
【０００４】
ここで、パワーＭＩＳトランジスタやダイオードに代表される多くの素子は、上記の半導体ウェハにおいて、素子を作り込んだ表面とは反対側の裏面に電極としての導体膜を要する。半導体ウェハの裏面に導体膜を形成する技術として、以下のような例がある。
【０００５】
例えば、特開２００１−３３２４６５号公報（特許文献１）には、被処理体であるウェハを載置する絶縁性の載置台に導電性被膜を形成する技術が開示されている。これによって、載置台に帯電した静電気を容易に除電できる。
【０００６】
また、例えば、特開２００５−１３６３５０号公報（特許文献２）には、絶縁体基板に対して種々のプラズマ処理を施すための装置として、基板を支持するサセプタや、静電吸着部を有する処理装置が開示されている。
【０００７】
また、例えば、特開２００５−９３８８６号公報（特許文献３）には、上記のようなサセプタとして、石英で構成されたサセプタを適用する技術が開示されている。
【特許文献１】特開２００１−３３２４６５号公報
【特許文献２】特開２００５−１３６３５０号公報
【特許文献３】特開２００５−９３８８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記のような半導体装置において本発明者らが検討した裏面電極は、種々の機能を有する導体膜を積層した構造となっている。特に、半導体ウェハとの積層裏面電極との界面には、密着性が良く、接触抵抗が低い金属シリサイド層が形成されている。この金属シリサイド層を形成する工程として、本発明者らが検討した方法は以下の通りである。
【０００９】
まず、単結晶シリコンからなる半導体ウェハ上にシリサイド化の対象となる金属膜を堆積する。その後、所望の機能を有する種々の導体膜を堆積する。そして、最後に炉体内にて熱処理を施すことで、上記の金属膜と半導体ウェハとの界面を金属シリサイド化することで、当該界面に金属シリサイド層を形成する。
【００１０】
このように、本発明者らが検討した製造方法では、半導体ウェハとのシリサイド化の対象となる金属膜をはじめ、他の積層膜を全て形成した後に熱処理を施すことで、金属シリサイド層を形成する。これは、金属膜や他の積層導体膜の表面酸化を防ぐため、裏面電極を形成している間は大気曝露を回避するためである。即ち、積層導体膜を堆積するための真空装置から、シリサイド化のための熱処理を施す炉体への輸送は、積層導体膜を全て形成した後に行う必要があるからである。これにより、積層導体膜を形成する過程で、その界面などに表面酸化膜が形成されることなく、抵抗率の低い裏面電極を実現できる。
【００１１】
しかしながら、上記のような金属シリサイド層を形成する工程を含む半導体装置の製造方法において、本発明者らが更に検討したところ、以下のような課題を有することが明らかとなった。即ち、種々の導体材料からなる積層導体膜は熱膨張率がそれぞれ異なることから、シリサイド化のための熱処理によって、半導体ウェハに応力を作用させる。
【００１２】
特に、本発明者らが検討した裏面電極の積層導体膜には、外部フレームなどへの接続に用いるハンダとの接着性を向上させるために、ニッケル（Ｎｉ）からなる導体膜を含んでいる。ニッケルはハンダと合金化する機能を有し、これによってハンダと裏面電極との接着性が向上する。このニッケル膜は、半導体ウェハと比較して、熱膨張率が大きく異なるため、半導体ウェハに対して大きな応力を作用させる。そして、このような応力が半導体ウェハに作用されると、半導体ウェハに反りが生じてしまう。
【００１３】
半導体ウェハが反った状態であると、その後の工程中において、通常接しない部分との接触による吸着や、カセットなどへの収容不調などが起こり易くなる。これらは、半導体ウェハの割れや損傷などの原因となる。結果として、半導体装置の信頼性を低下させる原因となる。
【００１４】
また、半導体ウェハが反った状態であると、半導体チップ状に切断した後にもその反りが残り得る。半導体チップが反った状態であると、フレームへのマウント不調や、パッケージクラックの発生などが起こりやすくなる。結果として、半導体装置の信頼性を低下させる原因となる。
【００１５】
特に、半導体装置の更なる高性能化の要求に伴い、半導体ウェハに形成する素子が更に微細化され、半導体ウェハがより薄くなるという技術動向にあっては、応力による半導体ウェハの反りはより顕著になる。即ち、本発明者らが検討した製造方法では、より高性能な半導体装置において、その信頼性を向上させるのが困難である。
【００１６】
以上のように、本発明者らが検討した金属シリサイド層の形成工程を含む半導体装置の製造方法では、それによって形成された半導体装置の信頼性を低下させてしまうという課題を有することが、本発明者らの更なる検討によって明らかになった。
【００１７】
そこで、本発明の目的は、裏面電極を有する半導体装置の信頼性を向上させる技術を提供することにある。
【００１８】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１９】
本願においては、複数の発明が開示されるが、そのうちの一実施例の概要を簡単に説明すれば以下の通りである。
【００２０】
半導体基板の第１主面に半導体素子を形成し、その反対側の第２主面に導体膜を形成する工程を有し、半導体基板の第２主面に導体膜を形成する工程は、まず、第１金属膜を堆積した後、熱処理を施すことで第１金属膜と半導体基板との界面を合金化して第１導体膜を形成し、続いて、ニッケルを主体とする第２導体膜、金を主体とする第３導体膜を堆積する工程を有する。特に、第１金属膜と半導体基板とを合金化するための熱処理は第２導体膜を堆積する前に施し、かつ、第２主面に施す上記の工程は、半導体基板を大気に曝露しないように同一の処理装置内で施す。
【発明の効果】
【００２１】
本願において開示される複数の発明のうち、上記一実施例により得られる効果を代表して簡単に説明すれば以下のとおりである。
【００２２】
即ち、裏面電極を有する半導体装置の信頼性を向上させることができる。
【発明を実施するための最良の形態】
【００２３】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付すようにし、その繰り返しの説明は可能な限り省略するようにしている。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００２４】
（実施の形態１）
本実施の形態１の半導体装置の製造方法に関して、図面を用いて詳しく説明する。図１は、本実施の形態１の半導体装置の製造方法における各工程の順序を示すフロー図である。また、図２以降には、本実施の形態１の半導体装置の製造工程中における要部断面図や製造装置の説明図などを示している。
【００２５】
本実施の形態１の半導体装置の製造工程は、高純度の単結晶シリコンからなるシリコン基板１（半導体基板）に対して施す。シリコン基板１は、平面略円形状の薄板（半導体ウェハと称される）であり、その厚さ方向に沿って互いに反対側に位置する表面（第１主面）ｆ１および裏面（第２主面）ｆ２を有する。本実施の形態１の半導体装置の製造工程では、まず、シリコン基板１の表面ｆ１に所望の半導体素子を形成する（図１の工程ｓ０１）。本工程ｓ０１によって、半導体素子を形成した層を、図２では、半導体素子層２として示している。半導体素子層２は、素子を形成するためのウェル、素子形成領域を規定するための分離部、ＭＩＳトランジスタ、ダイオード、電気抵抗、容量などの各種素子、および、層間絶縁膜、コンタクトプラグ、導体配線、ビアプラグなどの配線層を含む。
【００２６】
次に、図３に示すように、シリコン基板１の裏面ｆ２を研削することで、シリコン基板１を薄くする（図１の工程ｓ０２）。これには、例えば、バックグラインダと称される研削機を用いて機械的に裏面ｆ２を研削し、その後、機械的化学的研磨（Chemical Mechanical Polishing：ＣＭＰ）法によって裏面ｆ２を平坦化する。
【００２７】
続く工程では、シリコン基板１の裏面ｆ２に裏面電極としての積層導体膜を堆積する。その方法を以下で、詳しく説明する。
【００２８】
表面研削および研磨を施したシリコン基板１の裏面ｆ２に各種の導体膜を堆積するために、シリコン基板１を、図４に示すような処理装置ＳＰからなる半導体製造装置に投入する。ここでは、まず、シリコン基板１の裏面ｆ２に、各種の導体膜をはじめとする薄膜を形成するための処理装置ＳＰの構成について、詳しく説明する。
【００２９】
本実施の形態１の処理装置ＳＰは、真空環境である複数のチャンバ（処理室）ＣＨを有している。複数のチャンバＣＨは、それぞれ、真空ポンプなど、室内を真空環境とするための装置を有している。チャンバＣＨ内には、シリコン基板１に対してスパッタリング法や、真空蒸着法を施せるような機構が備えられており、これらの方法によって、シリコン基板１に各種の薄膜を堆積する。
【００３０】
また、本実施の形態１の処理装置ＳＰは、複数のチャンバＣＨをそれぞれ繋ぐ搬送室ｔｒを有している。搬送室ｔｒにおいても、複数のチャンバＣＨとは独立して真空装置が設けられており、搬送室ｔｒ内を真空環境にすることができる。
【００３１】
また、本実施の形態１の処理装置ＳＰは、処理装置ＳＰ内においてシリコン基板１を輸送するための、ロボットアーム（輸送機構）ｃｒを有している。このロボットアームを用いて、実際にシリコン基板１を輸送する機構については、後に図５〜図７を用いて詳しく説明する。
【００３２】
また、本実施の形態１の処理装置ＳＰは、シリコン基板１を処理装置ＳＰの外に出すためのロードロック室ＬＬを有している。ロードロック室ＬＬは、独立して真空装置が設けられており、室内を真空環境にすることができる。特に、ロードロック室ＬＬは、搬送室ｔｒと同程度かそれよりも高い程度の圧力まで、比較的速く減圧することができる。このロードロック室ＬＬを介して、処理装置ＳＰの外部と搬送室ｔｒとの間でのシリコン基板１の出し入れを実現する。ロードロック室ＬＬを減圧した状態でシリコン基板１を輸送することで、シリコン基板１を処理装置ＳＰに出し入れする際にも、搬送室ｔｒおよび複数のチャンバＣＨが大気に曝露されることは無い。
【００３３】
以下では、本実施の形態１の処理装置ＳＰ内においてシリコン基板１を輸送する機構について、図５〜図７を用いて詳しく説明する。
【００３４】
図５に示すように、処理装置ＳＰ内において、シリコン基板１はサセプタ（支持体）ｓｃによって支持される。サセプタｓｃはウェハ状であるシリコン基板１の径よりも小さい内径と、大きい外径を持つ枠状の部材であり、ウェハ状であるシリコン基板１の外周を保持することで、シリコン基板１を支持する。
【００３５】
ロボットアームｃｒは、サセプタｓｃを支持して移動することで、シリコン基板１を輸送する機能を有している。このようにして、シリコン基板１は、ロボットアームｃｒによってサセプタ載置台３ａから、他のサセプタ載置台３ｂ，３ｃなどへと輸送される。これらサセプタ載置台３は、サセプタｓｃに支持されたシリコン基板１を載置するために、複数のチャンバＣＨ内、ロードロック室ＬＬ、または、搬送室ｔｒなどに設置されている。そのため、ロボットアームｃｒは、各サセプタ載置台３と同面内を回転するように可動である。また、ロボットアームｃｒは、サセプタｓｃをサセプタ載置台３に載せたり、離したりするために、上下にも可動である。その工程を、以下で詳しく説明する。
【００３６】
図６、図７は、サセプタｓｃに支持されたシリコン基板１を、ロボットアームによって輸送する工程中を示した要部断面図である。
【００３７】
図６に示すように、サセプタｓｃに支持されたシリコン基板１は、サセプタ載置台３に載置されている。サセプタｓｃは、サセプタ載置台３よりも大きい径の部分を有する。この状態で、ロボットアームｃｒは、サセプタｓｃを下部から上部へと持ち上げ、サセプタ載置台３から離す。その後、図７に示すように、ロボットアームｓｃがサセプタ載置台３から離れる方向へ移動することで、サセプタｓｃに支持されたシリコン基板１を輸送する。サセプタｓｃに支持されたシリコン基板１は、上記図４の処理装置ＳＰのロードロック室ＬＬに投入された後、上記の機構によって、複数のチャンバＣＨと搬送室ｔｒとの間において輸送される。
【００３８】
以上のように、本実施の形態１の処理装置ＳＰは、搬送室ｔｒとロボットアームｃｒとを備えることで、シリコン基板１を大気に曝露することなく、複数のチャンバＣＨ間を輸送し得る機能を有する。
【００３９】
本実施の形態１の製造方法では、上記図３の工程によって裏面ｆ２を研削、研磨（図１の工程ｓ０２）したシリコン基板１は、上記の搬送機構によって、上記図４の処理装置ＳＰ内の複数のチャンバＣＨの一つである第１チャンバ（第１処理室）ｃｈ１に搬送する。
【００４０】
続く工程では、第１チャンバｓｈ１内において、図８に示すように、シリコン基板１の裏面ｆ２に第１金属膜Ｍ１を堆積する（図１の工程ｓ０３）。その後、シリコン基板１に熱処理を施す。シリコンと第１金属膜Ｍ１とが接する部分で合金化（シリサイド化）反応が起こり、シリコン基板１の裏面ｆ２と第１金属膜Ｍ１との界面に金属シリサイド膜（第１導体膜）Ｅ１を形成することができる（図１の工程ｓ０４）。
【００４１】
この金属シリサイド膜Ｅ１は、後に形成する上層の積層導体膜からなる裏面電極とシリコン基板１との接着性の向上、および、接続抵抗の低下を目的として形成する。このような目的に合う金属シリサイド膜Ｅ１として、ニッケルシリサイド膜、または、金シリサイド膜などを主体とする導体膜を用いる。この場合、上記図１の工程ｓ０３では、第１金属膜Ｍ１として、それぞれ、ニッケル、または、金を主体とする金属膜を堆積する。
【００４２】
本実施の形態１の半導体製造装置では、上記のようにして金属シリサイド膜Ｅ１を形成する工程を実現するために、以下のような構成を有する。即ち、処理装置ＳＰの第１チャンバｃｈ１は、上記工程のように、第１チャンバｃｈ１内において第１金属膜Ｍ１を堆積した直後に熱処理を施し、金属シリサイド膜Ｅ１を形成するために、以下のような構成を有する。
【００４３】
本実施の形態１の第１チャンバｃｈ１は、シリコン基板１の裏面ｆ２（表面ｆ１でも良い）に、スパッタリング法によって、ニッケルまたは金を主体とする第１金属膜Ｍ１を堆積する機構を備えている。更に、本実施の形態１の第１チャンバｃｈ１は、チャンバ内においてシリコン基板１を加熱する加熱機構を備えている。以下では、本実施の形態１の第１チャンバｃｈ１が有する加熱機構に関し、図９を用いて詳しく説明する。
【００４４】
図９に示すように、サセプタｓｃに支持されたシリコン基板１は、第１チャンバｃｈ１内において、サセプタ載置台３に載置される。このとき、シリコン基板１は、その裏面ｆ２が、上記のスパッタリング法により第１金属膜Ｍ１が堆積される側を向くように、サセプタｓｃおよびサセプタ載置台３に載置する。そして、第１チャンバｃｈ１はランプヒーター（ランプ加熱機構）ＬＨを有している。ランプヒーターＬＨはシリコン基板１の下方に配置され、シリコン基板１を加熱できるようになっている。シリコン基板１の下方とは、上記でスパッタリング法によって第１金属膜Ｍ１が堆積される方と逆の面側（ここでは、シリコン基板１の表面ｆ１側）である。ランプヒーターＬＨはループ形状である。ループ形状のランプヒーターＬＨは、その円周が、サセプタｓｃに支持されたシリコン基板１に沿うようにして配置されている。ランプヒーターＬＨは、多重のループ形状であっても良い。図９には、一例として、２重のループ形状であるランプヒーターＬＨを示している。
【００４５】
上記の様なランプヒーターＬＨによって、シリコン基板１に第１金属膜Ｍ１を堆積する処理室と同じ第１チャンバｃｈ１内において、シリコン基板１を加熱することができる。従って、本実施の形態１では、シリコン基板１の裏面ｆ２に第１金属膜Ｍ１を堆積した直後に、ランプヒーターＬＨによってシリコン基板１に加熱処理を施し、第１金属膜Ｍ１とシリコン基板１との界面を合金化して、金属シリサイド膜Ｅ１を形成できる。
【００４６】
また、本実施の形態１の第１チャンバｃｈ１は、サセプタｓｃに支持されたシリコン基板１が配置された状態で、シリコン基板１とランプヒーターＬＨとの間の位置に配置されるような、均熱板ＨＥが配置されている。この均熱板ＨＥは、シリコン基板１と同様の平面略円形状の薄板であり、シリコン基板１よりも径が小さい。また、シリコン基板１と同軸となるように配置されている。
【００４７】
本実施の形態１のランプヒーターＬＨによってシリコン基板１を加熱する場合、そのランプヒーターＬＨがループ形状であることから、シリコン基板１の中心部の温度が最も高くなる。そこで、上記のような均熱板ＨＥを設けることで、ウェハ状のシリコン基板１の中心部に集中する輻射熱を遮り、温度上昇を抑える。これによって、ランプヒーターＬＨによるシリコン基板１の熱処理において、シリコン基板１面内での温度上昇をより均一にできる。
【００４８】
上記のような目的で用いる均熱板ＨＥは、赤外線の透過を防ぎ、高融点な材料であることが望ましい。例えば、タンタル（Ｔａ）、モリブデン（Ｍｏ）、タングステン（Ｗ）等の高融点金属材料、または、アルミナやシリコンカーバイド等のセラミックス材料を適用する。
【００４９】
また、本実施の形態１の第１チャンバは、均熱板ＨＥとランプヒーターＬＨとの間の位置に配置されるような、半透板ＨＴが配置されている。この半透板ＨＴはすりガラス状であり、ランプヒーターＬＨからの輻射熱を、直接シリコン基板１に照射させないために適用する。これによって、シリコン基板１の急激な温度上昇を防ぐことができ、温度を管理し易くなる。
【００５０】
より具体的には、本工程（図１の工程ｓ０３，ｓ０４）では、以上のような第１チャンバｃｈ１に備えられた機構によって、以下のようにして施工する。一例として、まず、スパッタリング法により、シリコン基板１の裏面ｆ２上に約５０ｎｍ程度の第１金属膜Ｍ１を堆積する。その後、ランプヒーターＬＨによって、約３５０℃程度で約６０秒間加熱する。これによって、シリコン基板１の裏面ｆ２に金属シリサイド膜Ｅ１を形成する。以上を、同一の第１チャンバｃｈ１内において行う。
【００５１】
続く工程では、図１０に示すように、シリコン基板１の裏面ｆ２において、金属シリサイド膜Ｅ１を覆うようにして、バリア導体膜（第４導体膜）Ｅ２を堆積する（図１の工程ｓ０５）。続いて、シリコン基板１の裏面ｆ２において、バリア導体膜Ｅ２を介して、金属シリサイド膜Ｅ１を覆うようにして、ニッケル膜（第２導体膜）Ｅ３を堆積する（図１の工程ｓ０６）。続いて、同様にして、酸化防止導体膜（第３導体膜）Ｅ４を堆積する（図１の工程ｓ０７）。以上のようにして、シリコン基板１の裏面ｆ２に、金属シリサイド膜Ｅ１、バリア導体膜Ｅ２、ニッケル膜Ｅ３、および、酸化防止導体膜Ｅ４の積層導体膜からなる裏面電極ＢＥを形成する。
【００５２】
ここでは、まず、それぞれの層の役割を詳しく説明し、後に、その詳しい堆積方法を説明する。
【００５３】
本実施の形態１のバリア導体膜Ｅ２は、チタン、タングステン、または、それらの化合物を主体とする導体膜である。このようなバリア導体膜Ｅ２は、拡散し易い金属原子が、上層から拡散し、シリコン基板１に侵入するのを防ぐ機能を有する。例えば、後に説明する酸化防止導体膜は、比較的拡散し易い金を含んでいる。金原子がシリコン基板にまで到達すると、電気特性を変化させてしまう。そこで、そのような金原子などの拡散し易い原子がシリコン基板１にまで達しないように、バリア導体膜Ｅ２を堆積している。
【００５４】
本実施の形態１のニッケル膜Ｅ３は、ニッケルを主体とする導体膜である。このニッケル膜Ｅ３は、後の工程で、シリコン基板１を外部のフレームなどにハンダ付けする際に、ハンダの成分である錫（Ｓｎ）と合金化し、密着性を高める機能を有する。
【００５５】
本実施の形態１の酸化防止導体膜Ｅ４は、金を主体とする導体膜である。このような酸化防止導体膜Ｅ４は、自然酸化に対して比較的不活性である。後に詳しく説明するように、本工程によってシリコン基板１の裏面ｆ２に裏面電極ＢＥを形成した後、他の工程に移るために、シリコン基板１を本実施の形態１の処理装置ＳＰの外に出す。即ち、裏面電極ＢＥを形成した後に、シリコン基板１を大気に曝露する。そこで、裏面電極ＢＥの最表面には、自然酸化し難い金を主体とする導体膜からなる酸化防止導体膜Ｅ４を堆積する。
【００５６】
続いて、各導体膜の形成方法、および、それを実現するための製造装置の構成について、詳しく説明する。
【００５７】
まず、バリア導体膜Ｅ２は、複数のチャンバＣＨの一つである第２チャンバ（第２処理室）ｃｈ２（上記図４参照）内で堆積する（図１の工程ｓ０５）。第２チャンバｃｈ２は、シリコン基板１の裏面ｆ２などに、チタン、タングステン、または、それらの化合物を主体とする導体膜を、スパッタリング法によって堆積する機構を備えている。特に、第２チャンバｃｈ２は、上記以外の材料をスパッタリング法によって堆積し得る機構を備えている。即ち、本実施の形態１の第２チャンバｃｈ２は、シリコン基板１の主面（ここでは、表面ｆ１または裏面ｆ２など）に、複数種類の薄膜を堆積する機構を備えている。本工程では、一例として、約１００ｎｍ程度の厚さとなるようにして、上記のバリア導体膜Ｅ２をシリコン基板１の裏面ｆ２上に堆積する。
【００５８】
続いて、ニッケル膜Ｅ３は、複数のチャンバＣＨの一つである第３チャンバ（第３処理室）ｃｈ３（上記図４参照）内で堆積する（図１の工程ｓ０６）。第３チャンバｃｈ３は、シリコン基板１の主面（ここでは、表面ｆ１または裏面ｆ２など）に、ニッケルを主体とする導体膜からなる第２導体膜を、スパッタリング法によって堆積する機構を備えている。本工程では、２００ｎｍ〜４００ｎｍの膜厚となるようにして、上記のニッケル膜Ｅ２をシリコン基板１の裏面ｆ２上に堆積する。
【００５９】
続いて、酸化防止導体膜Ｅ４は、上記のバリア導体膜Ｅ２を堆積した処理室と同じ、第２チャンバｃｈ２内で堆積する（図１の工程ｓ０７）。そのため、第２チャンバｃｈ２内では、チタン、タングステンのほかに、金を主体とする導体膜をスパッタリング法によって堆積する機構を備えている。本工程では、一例として、約１００ｎｍ程度の厚さとなるようにして、上記の酸化防止導体膜Ｅ４をシリコン基板１の裏面ｆ２上に堆積する。
【００６０】
以上のようにして、本実施の形態１の製造方法では、複数のチャンバＣＨを有する本実施の形態１の処理装置ＳＰを用いて、金属シリサイド膜Ｅ１、バリア導体膜Ｅ２、ニッケル膜Ｅ３、および、酸化防止導体膜Ｅ４からなる裏面電極ＢＥを、シリコン基板１の裏面ｆ２上に形成する。この裏面電極ＢＥを形成する工程は、その工程中にシリコン基板１を大気に曝露しないように、同一の真空環境下にある処理装置ＳＰ内で施す。特に、本実施の形態１の半導体装置の製造方法では、第１金属膜Ｍ１をシリサイド化して金属シリサイド膜Ｅ１を形成するための熱処理（図１の工程ｓ０４）は、第１金属膜Ｍ１を形成した直後であり、直上のバリア導体膜Ｅ２を形成する前に施す。本実施の形態１の製造方法でこのようにして裏面電極ＢＥを形成することの効果は、後に詳しく説明する。
【００６１】
その後、シリコン基板１を処理装置ＳＰから出し、続く工程を施す。続く工程では、図１１に示すように、シリコン基板１の裏面電極ＢＥとフレーム４とを、錫を成分として有するハンダＳＤによってハンダ付けする（図１の工程ｓ０８）。より具体的には、ハンダＳＤを介して裏面電極ＢＥとフレーム４とを対抗して接触させ、ハンダＳＤの融点以上の熱を加える（通常のハンダ付け工程と同様）。これにより、裏面電極ＢＥとフレーム４とは電気的に接続する。このようなフレーム４は、シリコン基板１に形成した半導体素子層２に対して電圧を印加するために、裏面電極ＢＥを介して外部から通電するための部材であり、例えば銅（Ｃｕ）を主体とする導電体からなる。
【００６２】
ここで、上記図１０などを用いて説明した構成の裏面電極ＢＥをフレーム４にハンダ付けする場合、金からなる最表面の酸化防止導体膜Ｅ４はハンダＳＤ内に拡散し、ハンダＳＤとニッケル膜Ｅ３とが接触する。そして、ハンダＳＤの成分である錫とニッケル膜Ｅ３とが合金化し、ニッケル錫合金膜Ａ１を形成する。このように、ニッケル錫合金膜Ａ１を形成することで、裏面電極ＢＥとハンダＳＤとの密着性が増し、また、接触抵抗がより低減する。
【００６３】
以上のように、本実施の形態１の半導体装置の製造方法は、本実施の形態１の処理装置ＳＰからなる半導体製造装置を用いて、シリコン基板１の裏面ｆ２に裏面電極ＢＥを形成する工程を有する。以下では、その作用、効果について、詳しく説明する。
【００６４】
本実施の形態１の裏面電極ＢＥではニッケル膜Ｅ３を適用している。これは、上述のように、ハンダＳＤとの電気的な接続のために必要な構成である。本発明者らの検討によれば、このニッケル膜Ｅ３はシリコン基板１との熱膨張率の相違が、裏面電極ＢＥを構成する他の層と比較して特に大きい。従って、シリコン基板１上に堆積した後の熱処理によって、シリコン基板１に応力を作用する。
【００６５】
ここで、本発明者らの検討では、積層導体膜の裏面電極を形成する場合、本実施の形態１の製造方法とは異なり、スパッタリング法などによって積層膜を同一の真空環境内で形成した後、炉体などの他の製造装置で熱処理を施すことで、シリコン基板との界面に金属シリサイド層を形成することがある。この熱処理の際には、シリコン基板上には裏面電極の構成要素としてニッケルからなる導体膜を形成しているため、シリコン基板に応力を作用し、反りの原因となっていた。ニッケル膜を堆積する前に、金属シリサイド層を形成するための熱処理を施すためには、シリコン基板を一度大気に曝露し、炉体に搬送しなければならず、表面酸化の観点から適当な手法ではなかった。
【００６６】
これに対し、本実施の形態１の処理装置ＳＰは、第１金属膜Ｍ１をスパッタリング法により堆積するための第１チャンバｃｈ１がランプヒーターＬＨを有している。これにより、シリコン基板１の裏面ｆ２に第１金属膜Ｍ１を堆積した直後に、熱処理を施して金属シリサイド膜Ｅ１を形成できる。従って、本実施の形態１の製造方法によれば、ニッケル膜Ｅ３に熱処理を施すことなく、かつ、シリコン基板１を大気に曝露することなく、裏面電極ＢＥを形成することができる。即ち、ニッケル膜Ｅ３の応力によるシリコン基板１の反りを低減できる。これにより、製造工程中のシリコン基板１の割れや損傷、また、チップのマウント不調やパッケージクラックの発生を低減できる。結果として、裏面電極を有する半導体装置の信頼性を向上させることができる。
【００６７】
また、本発明者らの検討によれば、裏面電極ＢＥを構成する各導体膜のうち、シリコン基板１との熱膨張率の違いが最も大きいのはニッケル膜Ｅ３である。従って、本実施の形態１の製造方法のように、裏面電極ＢＥを形成する過程で、処理装置ＳＰ内において熱処理を施す場合、第１金属膜Ｍ１を堆積した後、ニッケル膜Ｅ３を堆積する前に、熱処理を施すことで、十分に効果を有する。
【００６８】
一方、他の導体膜（バリア導体膜Ｅ２、酸化防止導体膜Ｅ４）においても、シリコン基板１との熱膨張率は異なる。従って、裏面電極ＢＥの第１層目としての金属シリサイド膜Ｅ１を形成するための熱処理は、シリコン基板１の裏面ｆ２上に第１金属膜Ｍ１を堆積後、第２層目のバリア導体膜Ｅ２を堆積する前に施す方が、より好ましい。なぜなら、これによって、バリア導体膜Ｅ２などの熱膨張率の違いによるシリコン基板１への応力の作用を低減できるからである。即ち、熱処理によるシリコン基板１の反りの量を、より低減できる。結果として、裏面電極を有する半導体装置の信頼性をより向上させることができる。
【００６９】
また、本実施の形態１の製造方法では、金属シリサイド膜Ｅ１とニッケル膜Ｅ３との間に、バリア導体膜Ｅ２を堆積する工程を説明した。このチタンやタングステンからなるバリア導体膜Ｅ２は、裏面電極ＢＥを構成する本質的な要素ではなく、バリア導体膜Ｅ２を適用した裏面電極ＢＥの構成に限定されるものではない。ただし、本実施の形態１の製造方法では、裏面電極ＢＥの構成として、上記図１０を用いて説明したようなバリア導体膜Ｅ２を有した構成を形成した方が、より好ましい。なぜなら、このようなバリア導体膜Ｅ２は、金原子などの拡散し易い金属原子をブロックすることができる。本実施の形態１の製造方法においては、裏面電極ＢＥ最上層の酸化防止導体膜Ｅ４は金を用いており、このシリコン基板１への侵入を防ぐことができる。従って、シリコン基板１の電気特性が、より変化し難い構造とすることができる。結果として、裏面電極を有する半導体装置の信頼性をより向上させることができる。
【００７０】
また、本実施の形態１の製造方法では、第１金属膜Ｍ１としてニッケルまたは金を主体とする金属膜を形成し、これを熱処理することで、金属シリサイド膜Ｅ１としてニッケルシリサイドまたは金シリサイドを主体とする導体膜を形成する方法を示した。上述のように、金属シリサイド膜Ｅ１は、裏面電極ＢＥとシリコン基板１との接着性の向上と、接触抵抗の低下を目的として形成している。この観点から、上記の材料を適用することが好ましい。
【００７１】
更に、本実施の形態１の製造方法では、第１金属膜Ｍ１としてニッケルを主体とする金属膜を形成し、これを熱処理することで、金属シリサイド膜Ｅ１としてニッケルシリサイドを主体とする導体膜を形成する方が、より好ましい。なぜなら、上述のように、金原子は拡散し易く、シリコン基板１の電気特性を変化させる汚染物質となる可能性を有し、ニッケルを適用することで、汚染物質導入の可能性を、より低減できるからである。結果として、裏面電極を有する半導体装置の信頼性をより向上させることができる。
【００７２】
また、本実施の形態１の処理装置ＳＰ内において、ロボットアームｃｒによってシリコン基板１を搬送するために、シリコン基板１をサセプタｓｃによって支持する方法を説明した。このサセプタｓｃは、少なくとも、上記図５〜図７を用いて説明したようにしてシリコン基板１を支持できれば良く、その材質は限定されない。
【００７３】
ただし、本実施の形態１の処理装置ＳＰでは、サセプタｓｃは石英製（石英ガラスなど）である方が、より好ましい。即ち、本実施の形態１の製造方法では、処理装置ＳＰを用いて裏面電極ＢＥを形成する工程の際に、石英製のサセプタｓｃによってシリコン基板１を支持して各工程を施す方が、より好ましい。石英製のサセプタｓｃは、例えば、金属製（ステンレス鋼（ＳＵＳ）製など）のサセプタｓｃと比較して熱容量が小さく、シリコン基板１の熱を逃がし難い。従って、石英製のサセプタｓｃを用いることで、上記図９を用いて説明した金属シリサイド膜Ｅ１を形成するための熱処理工程において、シリコン基板１がサセプタｓｃと接する外周部の温度低下を防ぐことができる。これにより、熱処理におけるシリコン基板１の温度上昇の面内均一性を向上させることができる。特に、金属シリサイド膜Ｅ１を形成する工程において、外周部の温度低下によるシリサイド化不調を起こし難くすることができる。結果として、裏面電極を有する半導体装置の信頼性をより向上させることができる。
【００７４】
なお、この効果は、少なくとも、金属シリサイド膜Ｅ１を形成するための熱処理を施す工程の際に、石英製のサセプタｓｃを適用することで得られる。一方、処理装置ＳＰ内でサセプタｓｃを変更する必要（またはその機構）が無い場合は、処理装置ＳＰ内で行われる全ての工程の際に、石英製のサセプタｓｃを適用しても良い。
【００７５】
また、上記の説明では、本実施の形態１の第１チャンバｃｈ１内には、シリコン基板１を加熱するランプヒーターＬＨとともに、均熱板ＨＥおよび半透板ＨＴを設置した構成を説明した。本実施の形態１の処理装置ＳＰでは、第１チャンバｃｈ１に、シリコン基板１に第１金属膜Ｍ１を堆積する機構と、シリコン基板１を加熱して金属シリサイド膜Ｅ１を形成する機構とが備えられていることに効果的が有り、その効果を発現する構成要素として均熱板ＨＥまたは半透板ＨＴを備えている構成は必須ではない。
【００７６】
ただし、本実施の形態１の処理装置ＳＰでは、第１チャンバｃｈ１内に、上記図９を用いて説明したような均熱板ＨＥおよび半透板ＨＴを備えている方が、より好ましい。なぜなら、上述のように、均熱板ＨＥを設置することでシリコン基板１の中心部での温度上昇を緩和できる。また、半透板ＨＴを設置することで、シリコン基板１に直接ランプヒーターの熱輻射が照射されるのを防ぎ、温度制御がより容易になる。このように、シリコン基板１の加熱中における、シリコン基板１の面内温度の均一性をより向上させることができる。従って、金属シリサイド膜Ｅ１を形成する工程において、局所的なシリサイド化不調を起こし難くすることができる。結果として、裏面電極を有する半導体装置の信頼性をより向上させることができる。
【００７７】
本実施の形態１の製造方法は、シリコン基板１の裏面ｆ２を研削、研磨した後に裏面電極ＢＥを形成する工程を説明したが、シリコン基板１の裏面ｆ２に研削、研磨を施さない工程に適用しても効果を有する。ただし、シリコン基板１が薄いほど、応力による反りの量は大きくなる。ここで、本実施の形態１の製造方法では、シリコン基板１の反りを抑制できるので、シリコン基板１の裏面ｆ２を研削、研磨してシリコン基板１を薄くする必要がある製造方法に適用して、より効果的である。
【００７８】
また、本実施の形態１の製造方法では、第１金属膜Ｍ１とシリコン基板１の裏面ｆ２とを合金化して金属シリサイド膜Ｅ１を形成する工程において、合金化されなかった第１金属膜Ｍ１は除去しないとして説明した。このような余分な第１金属膜Ｍ１は除去しても良いが、除去しない方がより好ましい。なぜなら、シリコン基板１を処理装置ＳＰの外に出すことなく、積層構造の裏面電極を形成できるからである。これにより、積層構造の裏面電極の各層界面に、高抵抗の酸化膜を生じさせることなく、裏面電極を形成できる。結果として、裏面電極を有する半導体装置の信頼性をより向上させることができる。
【００７９】
また、本実施の形態１の製造方法では、第１金属膜Ｍ１とシリコン基板１の裏面ｆ２とを合金化する工程では、全ての第１金属膜Ｍ１を合金化して金属シリサイド膜Ｅ１となるように熱処理を施す方が、より好ましい。本実施の形態１の製造方法では、合金化せずに残った第１金属膜Ｍ１は除去せずに残しても良いとして説明した。この場合、第１金属膜Ｍ１を全て合金化することで、抵抗の高い第１金属膜Ｍ１を、全て、第１金属膜Ｍ１と比較して抵抗（抵抗率）の低い金属シリサイド膜Ｅ１とすることができる。これにより、裏面電極ＢＥの抵抗をより低くすることができる。結果として、裏面電極を有する半導体装置の信頼性をより向上させることができる。
【００８０】
また、本実施の形態１の製造方法では、ニッケル膜Ｅ３の膜厚を２００ｎｍ〜４００ｎｍとなるように堆積するとして説明した。上述のように、ニッケル膜Ｅ３はハンダＳＤとの接着を目的として形成している。この観点からは、ニッケル膜Ｅ３の膜厚は上記の値に限定されるものではない。一方、本実施の形態１の製造方法では、ニッケル膜Ｅ３は上記の膜厚となるように堆積した方が、より好ましい。なぜなら、シリコン基板１に応力をもたらすという観点からニッケル膜Ｅ３は薄いほど良い。また、ニッケル膜Ｅ３は、酸化防止導体膜Ｅ４の金原子を溶融しているハンダＳＤと合金化させて接着するため、金原子の拡散の影響を低減するために、ニッケル膜Ｅ３は相応の膜厚を要する。これらの観点から、ニッケル膜Ｅ３は２００ｎｍ〜４００ｎｍとなるように堆積することがより好適である。結果として、裏面電極を有する半導体装置の信頼性をより向上させることができる。
【００８１】
（実施の形態２）
上記実施の形態１の製造方法では、熱処理によってシリコン基板１に最も大きな応力をもたらすニッケル膜Ｅ３において、それを堆積する前に金属シリサイド膜Ｅ１を形成するための熱処理を施し、シリコン基板１への応力を低減させる工程を説明した。一方、本発明者らの更なる検討によれば、ニッケル膜Ｅ３を堆積する工程自体の最中においても、輻射熱によってシリコン基板１の温度が上昇し、加熱状態になるということが分かった。この熱によっても、ニッケル膜Ｅ３はシリコン基板１に応力を作用し得る。そこで、本実施の形態２では、ニッケル膜Ｅ３を形成する際に生じる加熱の影響を低減する方法と、その実現に必要な製造装置の構成を示す。
【００８２】
本実施の形態２では、上記実施の形態１の半導体装置の製造方法において、上記図１０などを用いて説明した、シリコン基板１の裏面ｆ２上へのニッケル膜Ｅ３の堆積方法に関するものである。本実施の形態２では、以下に示すニッケル膜Ｅ３の堆積工程、および、それに用いる製造装置の構成以外は、上記実施の形態１と同様である。即ち、シリコン基板１の裏面ｆ２にニッケル膜Ｅ３を堆積するまでの工程、および、当該工程に続く工程と、それに用いる製造装置の構成とは上記実施の形態１の説明と同様であり、ここでの重複した説明は省略する。また、同様の製造方法および製造装置が有する作用、効果に関しても、上記実施の形態１の説明と同様であり、ここでの重複した説明は省略する。
【００８３】
上述のように、シリコン基板１の裏面ｆ２上へのニッケル膜Ｅ３の堆積は、第３チャンバｃｈ３内でスパッタリング法により施される。ここで、本実施の形態２の第３チャンバｃｈ３は、以下のような構成を有する。
【００８４】
図１２に示すように、本実施の形態２の第３チャンバｃｈ３には、サセプタｓｃに支持されたシリコン基板１を載置するための基板載置台ｓｔが配置されている。そして、基板載置台ｓｔは冷却機構ＣＬを有している。冷却機構ＣＬは、基板載置台ｓｔの内部に冷却水ｗを循環させる機構となっており、これにより、基板載置台ｓｔを冷却する機能を有する。本実施の形態２の第３チャンバｃｈ３は、上記のような冷却機構ＣＬを有する基板載置台ｓｔを備えることで、シリコン基板１にニッケル膜Ｅ３を堆積する間、シリコン基板１を冷却する機能を有する。
【００８５】
そこで、本実施の形態２の製造方法では、上記図１の工程ｓ０６において、第３チャンバｃｈ３内に配置された、冷却機構ＣＬを有する基板配置台ｓｔにシリコン基板１を載置することで、シリコン基板１を冷却しながら、スパッタリング法によってニッケル膜Ｅ３を堆積する。このようにすることで、ニッケル膜Ｅ３を堆積する際のシリコン基板１の温度上昇を緩和できる。そして、熱処理の際にニッケル膜Ｅ３から作用するシリコン基板１に対する応力をより緩和できる。従って、裏面電極ＢＥを形成する際のシリコン基板１の反りをより低減できる。これにより、製造工程中のシリコン基板１の割れや損傷、また、チップのマウント不調やパッケージクラックの発生をより低減できる。結果として、裏面電極を有する半導体装置の信頼性をより向上させることができる。
【００８６】
更に、本実施の形態２の第３チャンバｃｈ３内に配置された基板載置台ｓｔは、静電吸着機構を有している方が、より好ましい。静電吸着機構は、シリコン基板１にニッケル膜Ｅ３を堆積する間、シリコン基板を静電気力によって吸着する機能、所謂静電チャック（Electrostatic chuck：ＥＳＣ）機能を有する。即ち、基板載置台ｓｔのうち、少なくともシリコン基板１を載置した状態でシリコン基板１に接触する面は、電気的に通電し得る機構を備え、帯電できるようになっている。これにより、静電気的にシリコン基板１を吸着する。このようにすることで、上記のような冷却機構ＣＬを有する基板載置台ｓｔとシリコン基板１とをより密着させることができ、冷却効率を上げることができる。これにより、ニッケル膜Ｅ３を堆積する際のシリコン基板１の温度上昇をより緩和でき、熱処理の際にニッケル膜Ｅ３から作用するシリコン基板１に対する応力をより緩和できる。結果として、裏面電極を有する半導体装置の信頼性をより向上させることができる。
【００８７】
ここで、本発明者らの更なる検討によって、以下で図１８を用いて説明するような現象が起こりうることが明らかとなった。一般的に、スパッタリング法によって基板に薄膜を堆積した場合、その基板が帯電状態となり得る。このとき、例えば、上記図９などのように、シリコン基板１と接するのは外周部のサセプタｓｃだけであり、そのサセプタｓｃごとロボットアームｃｒによって輸送されるのであれば、上記のようなシリコン基板１の帯電は大きな問題とはならない。
【００８８】
一方、本実施の形態２の製造方法においては、上記図１２を用いて説明したニッケル膜Ｅ３を堆積する工程のように、シリコン基板１と広い面積で接触する基板載置台ｓｔを適用している。従って、基板載置台ｓｔ自体は除電できる機構であっても、シリコン基板１の除電がされないと、図１８に示すように、シリコン基板１と基板載置台ｓｔとが静電的に接着してしまう。この状態で、上記図６、図７に示す方法で、サセプタｓｃに支持されたシリコン基板を輸送させようとすると、シリコン基板１が基板載置台ｓｔに張り付いてしまう。これは、シリコン基板１の傷、割れなどの原因となる。更に、本実施の形態２の製造方法において、石英製のサセプタｓｃを用いた場合、その除電はより難くなる。
【００８９】
本実施の形態２の製造方法および製造装置によれば、上記のような冷却機構ＣＬを備えることは、ニッケル膜Ｅ３堆積中のシリコン基板１への応力を緩和する効果を有する。そして、更に、サセプタｓｃに以下のような構成を付加することで、ニッケル膜Ｅ３を堆積する工程中に帯電したシリコン基板１を除電することが可能となる。
【００９０】
まず、その構成を図１３、図１４を用いて説明する。図１４は、図１３における要部ｐ１００の拡大図である。本実施の形態２のサセプタｓｃは、除電体ＦＥを有している。除電体ＦＥは、例えば、アルミニウムまたは銅を主体とする導電体からなる部材であり、サセプタｓｃにおいて、以下の条件を満たす位置に配置されている。
【００９１】
第１に、除電体ＦＥは、サセプタｓｃ上のうち、第３チャンバｃｈ３内においてシリコン基板１の裏面ｆ２にニッケル膜Ｅ３を堆積する際に、シリコン基板１とともに一体的に覆われる位置に配置されている。例えば、サセプタｓｃにシリコン基板１を載置した状態で、ニッケル膜Ｅ３を堆積するシリコン基板１の裏面ｆ２と同じ方を向くサセプタｓｃの面に、除電体ＦＥが配置されている。この状態で、第３チャンバｃｈ３内においてスパッタリング法によってニッケル膜Ｅ３を堆積した場合、シリコン基板１と除電体ＦＥとは、ニッケル膜Ｅ３によって一体的に覆われる。即ち、この状態でニッケル膜Ｅ３を堆積することで、当該ニッケル膜Ｅ３を介して、シリコン基板１と除電体ＦＥとが電気的に接続された状態となる。
【００９２】
第２に、除電体ＦＥは、サセプタｓｃ上のうち、シリコン基板１をサセプタｓｃごと輸送するためのロボットアームｃｒに接する位置に配置されている。上記図６、図７などを用いて、サセプタｓｃに支持されたシリコン基板１をロボットアームｃｒによって輸送する機構を説明した。そこでは、ロボットアームｃｒがサセプタｓｃを下から上へ持ち上げることで、サセプタ載置台３から離し、その後輸送する機構を説明した。そこで、本実施の形態２の除電体ＦＥは、ロボットアームｃｒがサセプタｓｃを持ち上げる際に、サセプタｓｃに接触し得る位置に配置されている。
【００９３】
第３に、除電体ＦＥは、サセプタｓｃ上のうち、上記第１と第２の条件で説明したサセプタｓｃ上の位置に配置された除電体ＦＥの両者を、一体的に接続するようにして配置されている。除電体ＦＥを以上のようにしてサセプタｓｃに配置することで、シリコン基板１の裏面ｆ２にニッケル膜Ｅ３を堆積した際に、シリコン基板１および除電体ＦＥがニッケル膜Ｅ３を介して電気的に接続された状態となる。
【００９４】
本実施の形態２の除電体ＦＥは、一例として、サセプタｓｃの上面（シリコン基板１の裏面ｆ２が向く面）から、サセプタｓｃの下面（ロボットアームｃｒが持ち上げる位置）に渡って、サセプタｓｃを一体的に挟むようなクリップ状であっても上記の条件を満たす。
【００９５】
続いて、上記のような除電体ＦＥを備えたサセプタｓｃを用いることで、ニッケル膜Ｅ３を堆積する工程で帯電したシリコン基板１を除電する機構について説明する。本工程は、第３チャンバｃｈ３内において、シリコン基板１の裏面ｆ２にニッケル膜Ｅ３を堆積し終え、ロボットアームｃｒによってサセプタｓｃに支持されたシリコン基板１を輸送する工程である。
【００９６】
図１５に示すように、サセプタｓｃに支持されたシリコン基板１を、サセプタ載置台３および基板載置台ｓｔから離し、輸送するために、ロボットアームｃｒがサセプタｓｃの下部から上昇してくる。そして、図１６に示すように、ロボットアームｃｒは、サセプタｓｃに接触し、サセプタｓｃを持ち上げる。
【００９７】
その際、本実施の形態２のサセプタｓｃは、ロボットアームｃｒが接触し得る位置に、除電体ＦＥを備えている。従って、ロボットアームｃｒはサセプタｓｃ上に配置された除電体ＦＥに接触し、サセプタｓｃを持ち上げることになる。
【００９８】
このとき、上記図１３、図１４を用いて説明したように、除電体ＦＥは、第３チャンバｃｈ３内で堆積したニッケル膜Ｅ３を介して、シリコン基板１と電気的に接続している。従って、サセプタｓｃを持ち上げるために、ロボットアームｃｒが除電体ＦＥに接触した際に、シリコン基板１とロボットアームｃｒとが、除電体ＦＥおよびニッケル膜Ｅ３を介して電気的に接続し導通状態となる。これにより、例えば、ロボットアームｃｒが接地（アース）電位であった場合、帯電していたシリコン基板１は、ロボットアームｃｒを通じて除電される。従って、図１７に示すように、ロボットアームｃｒがサセプタｓｃを持ち上げても、帯電していないシリコン基板１と基板載置台ｓｔとは張り付くことなく、離すことができる。
【００９９】
本実施の形態２では、以上のような構成の製造方法および製造装置とすることで、ニッケル膜Ｅ３を堆積する際に帯電したシリコン基板１において、搬送する時点での除電を実現し、基板載置台ｓｔに張り付くことなくシリコン基板１を離し、輸送することができる。除電体ＦＥを設ける上記の方法は、他の熱処理工程などで重要となるシリコン基板１の温度均一性を向上させるため、石英製のサセプタｓｃを用いた場合にも適用して有効である。従って、ニッケル膜Ｅ３を堆積する際に、シリコン基板１に作用する応力を緩和させることに効果的な冷却機構ＣＬを備えた基板載置台ｓｔを適用しても、シリコン基板１の帯電による、シリコン基板１の割れ、損傷を回避できる。即ち、搬送の際に生じ得るシリコン基板１への損傷を懸念することなく、ニッケル膜Ｅ３のシリコン基板１への応力作用を、より緩和できる。これにより、シリコン基板１への損傷を懸念することなく、工程中のシリコン基板１に生じる反りを、より低減できる。結果として、裏面電極を有する半導体装置の信頼性をより向上させることができる。
【０１００】
また、上記実施の形態１または本実施の形態２の処理装置ＳＰからなる半導体製造装置において、複数のチャンバＣＨのうち、第１チャンバｃｈ１と第３チャンバｃｈ３とは、特徴的な構成を有している。具体的には、第１チャンバｃｈ１は、シリコン基板１上に第１金属膜Ｍ１を堆積するためのスパッタリング機構と、シリコン基板１に熱処理を施す加熱機構とを備えている。また、第３チャンバｃｈ３は、シリコン基板１を冷却する冷却機構と、静電吸着機構とを有する基板載置台ｓｔを備えている。
【０１０１】
これに対し、バリア導体膜Ｅ２および酸化防止導体膜Ｅ４は、一般的なスパッタリング法によってシリコン基板１上に堆積する。ここで、上記実施の形態１および本実施の形態２の製造方法で示したように、上記のバリア導体膜Ｅ２および酸化防止導体膜Ｅ４を堆積する工程は、同一の第２チャンバｃｈ２で施す方が、より好ましい。なぜなら、このように、処理室を共有することで、処理装置ＳＰ自体が小型化、簡略化され、メンテナンスの高効率化や、コスト減を実現できるからである。結果として、半導体装置の製造工程をより高品質化することができ、裏面電極を有する半導体装置の信頼性をより向上させることができる。
【０１０２】
また、本実施の形態２の製造方法および製造装置では、ニッケル膜Ｅ３はシリコン基板１に対して特に大きな応力作用が懸念されるため、これを堆積する第３チャンバｃｈ３に、上記のような冷却機構ＣＬおよび静電吸着機構を備えた基板載置台ｓｔを配置した構成を説明した。一方、例えば、他の裏面電極ＢＥの構成要素であるバリア導体膜Ｅ２や酸化防止導体膜Ｅ４においても、シリコン基板１との熱膨張率の相違を有している。そして、その応力によるシリコン基板１の反りが顕著になる場合には、同様の構成の基板載置台ｓｔを第２チャンバｃｈ２に適用しても良い。こうすることで、裏面電極ＢＥを形成する工程中に生じ得るシリコン基板１の反りを、より低減できる。結果として、裏面電極を有する半導体装置の信頼性をより向上させることができる。
【０１０３】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【０１０４】
本発明は、例えば、パーソナルコンピュータやモバイル機器等において、情報処理を行なうために必要な半導体産業に適用することができる。
【図面の簡単な説明】
【０１０５】
【図１】本発明の実施の形態１である半導体装置の製造工程を示すフロー図である。
【図２】本発明の実施の形態１である半導体装置の製造工程中における要部断面図である。
【図３】図２に続く半導体装置の製造工程中における要部断面図である。
【図４】本発明の実施の形態１である半導体製造装置の説明図である。
【図５】本発明の実施の形態１である半導体製造装置の他の説明図である。
【図６】本発明の実施の形態１である半導体製造装置を用いて施す半導体装置の製造工程中であり、図３に続く工程中における要部断面図である。
【図７】図６に続く半導体装置の製造工程中における要部断面図である。
【図８】図７に続く半導体装置の製造工程中における要部断面図である。
【図９】本発明の実施の形態１である半導体製造装置を用いて施す半導体装置の製造工程中であり、図８に続く工程中における要部断面図である。
【図１０】図９に続く半導体装置の製造工程中における要部断面図である。
【図１１】図１０に続く半導体装置の製造工程中における要部断面図である。
【図１２】本発明の実施の形態２である半導体製造装置を用いて施す半導体装置の製造工程中における要部断面図である。
【図１３】本発明の実施の形態２である半導体製造装置を用いて施す半導体装置の製造工程中であり、図１２に続く工程中における要部断面図である。
【図１４】図１３の要部を拡大した要部断面図である。
【図１５】図１３に続く半導体装置の製造工程中における要部断面図である。
【図１６】図１５に続く半導体装置の製造工程中における要部断面図である。
【図１７】図１６に続く半導体装置の製造工程中における要部断面図である。
【図１８】本発明者らが検討した半導体製造装置を用いて施す半導体装置の製造工程中における要部断面図である。
【符号の説明】
【０１０６】
１  シリコン基板（半導体基板）
２  半導体素子層
３，３ａ〜３ｃ  サセプタ載置台
４  フレーム
Ａ１  ニッケル錫合金膜
ＢＥ  裏面電極
ＣＨ  複数のチャンバ（複数の処理室）
ｃｈ１  第１チャンバ（第１処理室）
ｃｈ２  第２チャンバ（第２処理室）
ｃｈ３  第３チャンバ（第３処理室）
ＣＬ  冷却機構
ｃｒ  ロボットアーム（輸送機構）
Ｅ１  金属シリサイド膜（第１導体膜）
Ｅ２  バリア導体膜（第４導体膜）
Ｅ３  ニッケル膜（第２導体膜）
Ｅ４  酸化防止導体膜（第３導体膜）
ｆ１  表面（第１主面）
ｆ２  裏面（第２主面）
ＦＥ  除電体
ＨＥ  均熱板
ＨＴ  半透板
ＬＨ  ランプヒーター（ランプ加熱機構）
ＬＬ  ロードロック室
Ｍ１  第１金属膜
ＰＥ  導電性クリップ
ｓｃ  サセプタ（支持体）
ＳＤ  ハンダ
ＳＰ  処理装置
ｓｔ  基板載置台
ｔｒ  搬送室
ｗ  冷却水
【図１】
2010021171.tif 000003
【図２】
2010021171.tif 000004
【図３】
2010021171.tif 000005
【図４】
2010021171.tif 000006
【図５】
2010021171.tif 000007
【図６】
2010021171.tif 000008
【図７】
2010021171.tif 000009
【図８】
2010021171.tif 000010
【図９】
2010021171.tif 000011
【図１０】
2010021171.tif 000012
【図１１】
2010021171.tif 000013
【図１２】
2010021171.tif 000014
【図１３】
2010021171.tif 000015
【図１４】
2010021171.tif 000016
【図１５】
2010021171.tif 000017
【図１６】
2010021171.tif 000018
【図１７】
2010021171.tif 000019
【図１８】
2010021171.tif 000020