(57)【要約】【課題】２つの行メモリを備えながら撮像画面に画像ノイズが現れることを抑制する。【解決手段】本発明の固体撮像装置は、行列状に配列された複数の画素を含む撮像領域１１と、行単位で出力される複数の画素信号を一斉に取り込み保持する動作と、保持している画素信号を順に出力する動作とを交互に行う２つの行メモリ１５１、１５２と、水平読出期間に、前記２つの行メモリの一方である第１の行メモリから、複数の画素信号を順に読み出して出力させる読出制御部１４１と、水平読出期間に、撮像領域１１の１行から出力される複数の画素信号を、２つの行メモリの他方である第２の行メモリに保持させる保持制御部１５３と、水平読出期間に含まれる、保持制御１５３の動作に起因してノイズが発生すると予測されるノイズ発生予測期間に、読出制御部１４１に第１の行メモリからの画素信号の読み出しを待機させる読出待機部１４２とを備える。【選択図】図１
2010081270.tif 000002
【特許請求の範囲】
【請求項１】
行列状に配列された複数の画素を含む撮像領域と、
前記撮像領域から行単位で出力される複数の画素信号を一斉に取り込み保持する動作と、保持している画素信号を順に出力する動作とを交互に行う２つの行メモリと、
水平読出期間に、前記２つの行メモリの一方である第１の行メモリから、複数の画素信号を順に読み出して出力させる読出制御手段と、
前記水平読出期間に、前記撮像領域の１行から出力される複数の画素信号を、前記２つの行メモリの他方である第２の行メモリに保持させる保持制御手段と、
前記水平読出期間に含まれる、前記保持制御手段の動作に起因してノイズが発生すると予測されるノイズ発生予測期間に、前記読出制御手段に前記第１の行メモリからの画素信号の読み出しを待機させる読出待機手段と
を備える固体撮像装置。
【請求項２】
前記読出制御手段は、前記第１の行メモリから読み出された画素信号を水平共通信号線に出力させ、
前記固体撮像装置は、さらに、前記ノイズ発生予測期間の終了直前の前記水平共通信号線の電位を、前記ノイズ発生予測期間の開始直前に出力された画素信号の電位に置き換える置き換え手段
を備える請求項１記載の固体撮像装置。
【請求項３】
前記読出制御手段は、クロックパルスの供給を受けたままシフト動作を実質的に停止可能であり、前記第１のメモリ中の画素信号の読み出し位置を示す列選択信号を前記第１の行メモリに出力するシフトレジスタを有し、
前記読出待機手段は、前記ノイズ発生予測期間において前記シフトレジスタにクロックパルスの供給を受けたままシフト動作を実質的に停止させることにより、前記ノイズ発生予測期間における画素信号の読み出しを待機させる
請求項１または２に記載の固体撮像装置。
【請求項４】
前記読出制御手段は、順方向のシフト及び逆方向のシフトを切り換え可能であり、前記第１のメモリ中の画素信号の読み出し位置を示す列選択信号を前記第１の行メモリに出力するシフトレジスタを有し、
前記読出待機手段は、前記ノイズ発生予測期間の前半の期間に前記シフトレジスタに逆方向のシフトを実行させ、前記ノイズ発生予測期間の後半の期間に前記シフトレジスタに順方向のシフトを実行させることにより、前記ノイズ発生予測期間における画素信号の読み出しを待機させる
請求項３に記載の固体撮像装置。
【請求項５】
前記読出制御手段は、複数段の単位レジスタを有するシフトレジスタを有し、
前記シフトレジスタは、各単位レジスタの出力信号を、後段の単位レジスタに入力するか自身の単位レジスタに入力するか切り替え可能であり、
前記読出待機手段は、前記ノイズ発生予測期間において各単位レジスタの出力信号を自身の単位レジスタに入力させる
請求項３記載の固体撮像装置。
【請求項６】
前記固体撮像装置は、さらに、
前記ノイズ発生予測期間に、前記シフトレジスタから出力された列選択信号を前記第１の行メモリに伝達させることを禁止する読出禁止手段を備える
請求項３、４または５に記載の固体撮像装置。
【請求項７】
行列状に配列された複数の画素を含む撮像領域と、
前記撮像領域から行単位で出力される複数の画素信号を一斉に取り込み保持する動作と、保持した画素信号を順に出力する動作とを交互に行う２つの行メモリと、
水平読出期間に、前記２つの行メモリの一方である第１の行メモリから、複数の画素信号を順に読み出して出力させる読出制御手段と、
前記水平読出期間に、前記撮像領域の１行から出力される複数の画素信号を、前記２つの行メモリの他方である第２の行メモリに保持させる保持制御手段と
を備え、
前記水平読出期間に含まれる、前記保持制御手段の動作に起因してノイズが発生すると予測されるノイズ発生予測期間に、前記読出制御手段に前記第１の行メモリからの画素信号の読み出しを待機させる読出待機手段と、
前記読出制御手段により読み出された画素信号のうち、前記ノイズ発生予測期間に読み出された画素信号を破棄する破棄手段と
を備える撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタルカメラ等に用いられる固体撮像装置に関し、特に、ＭＯＳ型の固体撮像装置において高速に読み出しかつ画像ノイズを抑制する技術に関する。
【背景技術】
【０００２】
一般にＭＯＳ型の固体撮像装置は、水平ブランキング期間に行単位で並列に画素信号を行メモリに保持させ、引き続く水平読出期間（以下、水平読出期間と呼ぶ。）に行メモリから画素信号を順次読み出し、外部に出力する。１フレーム分の画素信号を読み出すには、フレームを構成する行数だけ上記動作を繰り返す必要がある。
【０００３】
現在、ＭＯＳ型の固体撮像装置の応用範囲は拡大傾向にあり、通常のビデオカメラに比べてはるかに高いフレームレートで撮影する超高速度カメラへの応用も期待されている。フレームレートを高めるには、画素信号の読み出しに要する時間を短縮化する必要がある。そこで、特許文献１は、第１及び第２の行メモリを備え、水平読出期間に第１の行メモリから第１の行の画素信号を読み出させつつ、第２の行メモリに第２の行の画素信号を保持させる固体撮像装置を提案している。このようにすれば、第１の行メモリにおける第１の行の画素信号の読み出しが完了したときに即座に第２の行メモリにおける第２の行の画素信号の読み出しを開始することができ、水平ブランキング期間に相当する時間分だけ画素信号の読み出しに要する時間を短縮することができる。
【特許文献１】特開２００６−９３８１６号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来の固体撮像装置では、一方の行メモリから画素信号を順に読み出す水平読出期間中に、撮像領域中のある行の複数の画素信号を他方の行メモリに保持させる動作を行うため、画素信号の保持動作に起因するノイズが第１の行の画素信号に混入する場合がある。このようなノイズは、水平読出期間毎に特定のタイミングで発生するため、撮像画面では縦線状あるいは縦帯状の画像ノイズとして顕著に現れてしまう。
【０００５】
図２７（ａ）は、この画像ノイズの説明図である。同図では、（Ｎ−１）行、Ｎ行、（Ｎ＋１）行の各行の画素信号について、撮像領域から行メモリに保持する処理（並列処理期間）と、行メモリから順次出力する処理（水平読出期間）とを図示している。並列処理パルスは、撮像領域から１行分の画素信号を行メモリに保持させるタイミングを示す。並列処理期間内に２つの並列処理パルスがあるのは、リセットレベルと画素信号レベルの２つに対応する。この並列処理パルスのタイミングで、撮像領域から行メモリの一方に１行分の全画素信号が一斉に転送されるため、接地電位や電源電位が変動することにより周期ノイズが発生する。
【０００６】
また、図１に示した各画素が３つのトランジスタで構成される固体撮像装置においては、１行分の画素信号を行メモリに保持させた後、ＦＤと列信号線を電気的に切り離すために、ＦＤに低い電位を設定する処理が必要である。このタイミングにおいても周期ノイズが発生する。
【０００７】
このような周期ノイズの影響を受けて、並列処理パルスのタイミングで行メモリの他方から読み出されている画素信号が変動することになる。その結果、図２７（ｂ）に示すように、画素信号の変動は、画像中の縦線または縦帯となる画像ノイズとして現れる。
【０００８】
そこで本発明は、上記課題に鑑み、２つの行メモリを備え、撮像画面に画像ノイズが現れることを抑制する固体撮像装置及び撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために本発明の固体撮像装置は、行列状に配列された複数の画素を含む撮像領域と、前記撮像領域から行単位で出力される複数の画素信号を一斉に取り込み保持する動作と、保持している画素信号を順に出力する動作とを交互に行う２つの行メモリと、水平読出期間に、前記２つの行メモリの一方である第１の行メモリから、複数の画素信号を順に読み出して出力させる読出制御手段と、前記水平読出期間に、前記撮像領域の１行から出力される複数の画素信号を、前記２つの行メモリの他方である第２の行メモリに保持させる保持制御手段と、前記水平読出期間に含まれる、前記保持制御手段の動作に起因してノイズが発生すると予測されるノイズ発生予測期間に、前記読出制御手段に前記第１の行メモリからの画素信号の読み出しを待機させる読出待機手段とを備える。
【００１０】
この構成によれば、ノイズ発生予測期間では前記読出制御手段による画素信号の読み出しを待機させるので、接地電位や電源電位が変動することによる画素ノイズを回避して、画像ノイズを抑制することができる。
【００１１】
ここで、前記読出制御手段は、前記第１の行メモリから読み出された画素信号を水平共通信号線に出力させ、前記固体撮像装置は、さらに、前記ノイズ発生予測期間の終了直前の前記水平共通信号線の電位を、前記ノイズ発生予測期間の開始直前に出力された画素信号の電位に置き換える置き換え手段を備えていてもよい。
【００１２】
この構成によれば、水平共通信号線の電位の置き換えにより、ノイズ発生予想期間直後の画素信号の読み出しにおいて、水平共通信号線の挙動を、待機なしで画素信号を読み出した場合と同じにすることができる。これにより、ノイズ発生予想期間における水平共通信号線の微小なレベル変動による影響を抑制するので、縦線ノイズを防止することができる。
【００１３】
ここで、前記読出制御手段は、クロックパルスの供給を受けたままシフト動作を実質的に停止可能であり、前記第１のメモリ中の画素信号の読み出し位置を示す列選択信号を前記第１の行メモリに出力するシフトレジスタを有し、前記読出待機手段は、前記ノイズ発生予測期間において前記シフトレジスタにクロックパルスの供給を受けたままシフト動作を実質的に停止させることにより、前記ノイズ発生予測期間における画素信号の読み出しを待機させるようにしてもよい。
【００１４】
この構成によれば、クロックパルスの供給を受けたままシフト動作を実質的に停止する。したがって、この構成は、クロックパルスの供給を停止および再開する場合と比較して、クロックパルスの供給を再開するときに急激な負荷変動に伴う電源電圧の変動を回避し、再開直後のノイズ発生を回避することができる。
【００１５】
ここで、前記読出制御手段は、順方向のシフト及び逆方向のシフトを切り換え可能であり、前記第１のメモリ中の画素信号の読み出し位置を示す列選択信号を前記第１の行メモリに出力するシフトレジスタを有し、前記読出待機手段は、前記ノイズ発生予測期間の前半の期間に前記シフトレジスタに逆方向のシフトを実行させ、前記ノイズ発生予測期間の後半の期間に前記シフトレジスタに順方向のシフトを実行させることにより、前記ノイズ発生予測期間における画素信号の読み出しを待機させるようにしてもよい。
【００１６】
この構成によれば、シフト方向を切り換え可能なシフトレジスタを用いることにより、ノイズ発生予測期間においてクロックパルスの供給を受けたままシフト動作を実質的に停止することを容易に実現できる。
【００１７】
ここで、前記読出制御手段は、複数段の単位レジスタを有するシフトレジスタを有し、前記シフトレジスタは、各単位レジスタの出力信号を、後段の単位レジスタに入力するか自身の単位レジスタに入力するか切り替え可能であり、前記読出待機手段は、前記ノイズ発生予測期間において各単位レジスタの出力信号を自身の単位レジスタに入力させるようにしてもよい。
【００１８】
この構成によれば、ノイズ発生予測期間において各単位レジスタの出力信号を自身の単位レジスタに入力させることによって、ノイズ発生予測期間においてクロックパルスの供給を受けたままシフト動作を実質的に停止することを容易に実現できる。
【００１９】
ここで、前記固体撮像装置は、さらに、前記ノイズ発生予測期間に、前記シフトレジスタから出力された列選択信号を前記第１の行メモリに伝達させることを禁止する読出禁止手段を備えていてもよい。
【００２０】
この構成によれば、ノイズ発生予測期間において列選択信号を前記第１の行メモリに伝達させることを禁止するので、画像を構成しない不要な信号を画素信号として読み出されることを抑制することができる。さらに、ノイズ発生予測期間における消費電力を低減させることができる。
【００２１】
また、本発明の撮像装置は、上記固体撮像装置と同様の構成を有する。
【発明の効果】
【００２２】
本発明によれば、撮像画面を形成する画素信号にノイズが混入することが抑制され、その結果、縦線状あるいは縦帯状に現れる画像ノイズを抑制することができる。
【発明を実施するための最良の形態】
【００２３】
本発明を実施するための最良の形態を、図面を参照して詳細に説明する。
【００２４】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る固体撮像装置の概略構成を示す図である。
【００２５】
図１より、固体撮像装置１０は、撮像領域１１、負荷回路１２、行選択デコーダ１３、列選択デコーダ１４、信号処理部１５及び出力部１６を備える。
【００２６】
撮像領域１１は、マトリクス状に配列された複数の画素を含む。各画素は、フォトダイオードＰＤ、フローティングディフュージョンＦＤ、トランジスタＴｒ１、Ｔｒ２、Ｔｒ３を備える。トランジスタＴｒ１のゲートは行信号線１７ａに接続されており、トランジスタＴｒ２のゲートは行信号線１７ｂに接続されている。
【００２７】
第１の実施形態では、主に列選択デコーダ１４と信号処理部１５との構成及び固体撮像装置１０の駆動方法に特徴を有する。
【００２８】
列選択デコーダ１４は、読出制御部１４１と読出待機部１４２を有する。信号処理部１５は、２つの行メモリ１５１、１５２と、保持制御部１５３とを有する。
【００２９】
行メモリ１５１、１５２は、それぞれ、撮像領域１１から行単位で出力される複数の画素信号を一斉に取り込み保持する動作と、保持している画素信号を順に出力する動作とを交互に行う。２つの行メモリの一方が保持動作をしている間、他方は出力する動作を行う。
【００３０】
読出制御部１４１は、水平読出期間に、２つの行メモリ１５１、１５２の一方である第１の行メモリから、複数の画素信号を順に読み出して出力させる。
【００３１】
保持制御部１５３は、水平読出期間に、撮像領域１１の１行から出力される複数の画素信号を、２つの行メモリ１５１、１５２の他方である第２の行メモリに保持させる。
【００３２】
読出待機部１４２は、水平読出期間に含まれる、保持制御部１５３の動作に起因してノイズが発生すると予測されるノイズ発生予測期間に、読出制御部１４１に第１の行メモリからの画素信号の読み出しを待機させる。ここで、ノイズ発生予測期間は、保持制御部１５３の動作により、電源配線、接地配線の電位変動が生じ易い期間である。例えば、複数の画素信号を一斉に取り込み保持する動作では、画素列に接続された列信号線１８の全てから画素信号が出力されるので電源配線、接地配線の電位変動が生じ易い。
【００３３】
図２は、本発明の第１の実施形態に係る画素信号の列順の読み出しの待機動作を示す図である。なお、実施形態中の「列順に」とは、各列に列番号が付されているとすれば「列番号の順番に」を意味するものとする。
【００３４】
図２の出力信号に表記された番号は列選択デコーダ１４により選択された列番号を表している。第１の実施形態では、列選択デコーダ１４は、順方向及び逆方向にシフト可能なシフトレジスタを含み、反転走査パルスがローレベルであればシフトレジスタを順方向にシフトさせ、反転走査パルスがハイレベルであればシフトレジスタを逆方向にシフトさせる。反転走査パルスは、原則、水平読出期間にローレベルになるように設計され、並列処理パルスに起因するノイズの発生が予測されているノイズ発生予測期間の前半期間には例外的にハイレベルになり、ノイズ発生予測期間の後半期間にローレベルになるように設計されている。
【００３５】
このように反転走査パルスを設計することにより、水平読出期間に画素信号の列順の読み出しを実施し、ノイズ発生予測期間に画素信号の列順の読み出しを待機させることができる。
【００３６】
並列処理パルスとは、ある行の画素の画素信号を信号処理部１５に並列に保持させるために当該行の画素及び信号処理部１５に供給されるパルスをいう。具体的には、画素に供給される電子シャッタパルス、リセットパルス、読み出しパルスや、信号処理部１５に供給されるサンプルホールド（ＳＨ）パルス、クランプ（ＣＰ）パルス等をいう。
【００３７】
図２では、並列処理パルスの立上りに起因して４番目の画素周期から５番目の画素周期にかけてノイズが発生し、並列処理パルスの立下りに起因して９番目の画素周期から１０番目の画素周期にかけてノイズが発生する例を示している。画素周期とは水平読出期間に１画素の画素信号を読み出すのに要する期間をいう。図２の例では、４番目及び５番目の画素周期にそれぞれ２列目及び３列目の画素信号を再度読み出すことにより、４列目以降の画素信号の読み出しを待機させている。４列目以降の画素信号はノイズ発生予測期間経過後である６番目以降の画素周期に読み出される。同様に、９番目及び１０番目の画素周期にそれぞれ５列目及び６列目の画素信号を再度読み出すことにより、７列目以降の画素信号の読み出しを待機させている。７列目以降の画素信号はノイズ発生予測期間経過後である１１番目以降の画素周期に読み出される。
【００３８】
このように、画素信号の列順の読み出しは、水平読出期間のうちノイズ発生予測期間以外の期間に実施される。したがって撮像画面に画像ノイズが現れることを抑制することができる。
【００３９】
図３は、本発明の第１の実施形態に係る信号処理部１５の構成を示す図である。
信号処理部１５は、列毎に共通の回路構成を有している。ひとつの列（例えば、第１列：画素５０１、５１１の列）に着目すると、ある行の画素の画素信号の読み出し動作と別の行の画素の画素信号の保持動作とを並行して実行できるように、列信号線１８は、ａ系統（トランジスタ６３１ａ、キャパシタ６４１ａ及びトランジスタ６５１ａを含む）とｂ系統（トランジスタ６３１ｂ、キャパシタ６４１ｂ及びトランジスタ６５１ｂを含む）とに分かれる。キャパシタ６４１ａ及６４１ｂは画素信号を保持するメモリセルとして機能する。メモリセルに保持された画素信号の電位は、列選択スイッチ（スイッチトランジスタ６５１ａ、６５１ｂ）を介して、列信号線１８１を経て水平共通信号線１９に接続されている。
【００４０】
ａ系統及びｂ系統に含まれる各キャパシタは、画素信号を保持するメモリセルとして機能する。またａ系統に含まれるキャパシタ（６４０ａ、６４１ａ、６４２ａ、６４３ａ等）により、ひとつの行メモリ１５１が構成され、ｂ系統に含まれるキャパシタ（６４０ｂ、６４１ｂ、６４２ｂ、６４３ｂ等）により、別の行メモリ１５２が構成される。
【００４１】
キャパシタ６００、６０１・・・、トランジスタ６１０、６１１・・・、トランジスタ６２０、６２１・・・、トランジスタ６３０ａ、６３１ａ・・・、トランジスタ６３０ｂ、６３１ｂ・・・は、保持制御部１５３を構成する。
【００４２】
図４及び図５は、本発明の第１の実施形態に係る列選択デコーダ１４の構成を示す図である。
【００４３】
列選択デコーダ１４は、列毎に共通の回路構成を有している。また、シフトレジスタも列毎に共通の回路構成を有している。
【００４４】
ひとつの列（例えば、第１列）に着目すると、フリップフロップ１０１の入力端子（Ｄ）は、セレクタ１１１を介して、フリップフロップ１００の出力端子（Ｑ）及びフリップフロップ１０２の出力端子（Ｑ）に接続されている。フリップフロップ１０１の出力端子（Ａ）は、選択信号線２０を介して信号処理部１５に接続されている。フリップフロップ１０１のクロック端子（ＣＫ）にはクロックパルスが入力される。セレクタ１１１は、反転走査パルスがローレベルのときにフリップフロップ１００の出力信号をフリップフロップ１０１に入力させ、反転走査パルスがハイレベルのときにフリップフロップ１０２の出力信号をフリップフロップ１０１に入力させる。このような構成により、順方向及び逆方向にシフト動作を切り換え可能なシフトレジスタが実現されている。言い換えれば、シフトレジスタは、複数段の単位レジスタを有し、各単位レジスタ間にはセレクタ１１１が設けられている。セレクタ１１１を備えることにより、各単位レジスタの出力信号を、後段の単位レジスタに入力するか（順方向にシフトするか）前段の単位レジスタに入力するか（逆方向にシフトするか）切り替え可能である。このように、シフトレジスタは、ノイズ発生予測期間においてクロックパルスの供給を受けたままシフト動作を実質的に停止可能である。
【００４５】
また、フリップフロップ１０１の出力端子（Ａ）と信号処理部１５とを接続する選択信号線２０は、ＡＮＤ回路１５１を含むａ系統とＡＮＤ回路１６１を含むｂ系統とに分かれている。ＡＮＤ回路１５１は、フリップフロップ１０１の出力信号Ａ１とｂ系統モード選択パルスとの論理積Ａａ１を出力する。出力された論理積Ａａ１は、信号処理部１５のトランジスタ６５１ａのゲートに入力される。またＡＮＤ回路１６１は、フリップフロップ１０１の出力信号Ａ１とａ系統モード選択パルスとの論理積Ａｂ１を出力する。出力された論理積Ａｂ１は、信号処理部１５のトランジスタ６５１ｂのゲートに入力される。ａ系統モード選択パルスとｂ系統モード選択パルスは排他的に有効（ハイレベル）になる。したがって、ａ系統モード選択パルスが有効なとき、読出制御部１４１は、ａ系統の行メモリから画素信号を順に読み出して出力させることになる。逆に、ｂ系統モード選択パルスが有効なとき、読出制御部１４１は、ｂ系統の行メモリから画素信号を順に読み出して出力させることになる。
【００４６】
図６にフリップフロップの出力端子（Ｑ）の出力信号と出力端子（Ａ）の出力信号との関係を示す。同図では、第０列と第１列の単位レジスタ１００、１０１に対応する信号のみを示す。単位レジスタ１００の入力端子Ｄにスタートパルス（ＨＩＮパルス）が入力されると、クロックパルス（ＣＫパルス）に同期して、シフト動作を行う。
【００４７】
図３乃至図６に示す構成によれば、ａ系統モード選択パルスとｂ系統モード選択パルスとを、一方がローレベルのときに他方がハイレベルになるように設計することにより、ａ系統に画素信号の読み出し動作を実行させつつｂ系統に画素信号の保持動作を実行させ、逆に、ａ系統に画素信号の保持動作を実行させつつｂ系統に画素信号の読み出し動作を実行させることができる。
【００４８】
図７は、本発明の第１の実施形態に係る列選択デコーダ１４の動作を示す図である。
列選択デコーダ１４は、スタートパルス（ＨＩＮパルス）をトリガとしてシフト動作を開始する。ａ系統モード選択パルスがローレベルでありｂ系統モード選択パルスがハイレベルのとき、ａ系統の行メモリから画素信号が読み出され、ｂ系統の行メモリに画素信号が行単位で保持される。また、ａ系統モード選択パルスがハイレベルでありｂ系統モード選択パルスがローレベルのとき、ａ系統の行メモリに画素信号が行単位で保持され、ｂ系統の行メモリから画素信号が読み出される。
【００４９】
また、図７に示すように列選択デコーダ１４は、反転走査パルスがローレベルのときにシフトレジスタを順方向にシフトさせ、反転走査パルスがハイレベルのときにシフトレジスタを逆方向にシフトさせる。反転走査パルスは、ノイズ発生予測期間の前半において逆方向を示すハイレベルになり、ノイズ発生予測期間の後半において順方向を示すローレベルになるように設計されている。
【００５０】
ここでは、ＳＨパルス及びＣＰパルスの立下りに起因してノイズが発生する期間をノイズ発生予測期間として例示している。反転走査パルスは、ＳＨパルス及びＣＰパルスの立下りに対応してハイレベルになるように設計されている。このように反転走査パルスを設計することにより、ノイズ発生予測期間における画素信号の列順の読み出しの待機を実現することができる。
【００５１】
図８は、図１に対してさらに、タイミング制御部５２と信号置き換え部５５とを備える固体撮像装置の構成を示す図である。
【００５２】
タイミング制御部５２は、各種パルス信号を生成するタイミングジェネレータである。
信号置き換え部５５は、ノイズ発生予測期間の終了直前の水平共通信号線の電位を、ノイズ発生予測期間の開始直前に出力された画素信号の電位、または基準電位に置き換える機能を有する。この信号置き換え部５５の効果を以下に説明する。
【００５３】
図９に反転走査を実施した場合のアナログ出力波形を示す。画素読み出し期間は、水平共通信号線をリセットするリセット期間と、列選択デコーダで選択された列の信号を読み出す信号読み出し期間から成り、それぞれのアナログ出力が後段処理回路でサンプルホールドされ、差分が画素信号として認識される。
【００５４】
図９において、反転走査パルスがハイレベル期間、および次の画素読出期間においては、ラインメモリに保持された信号の破壊読み出し動作後再度読み出し動作を行うため、信号レベルが減少する。従って、４列目のリセット直前の水平共通信号線のレベルは、最初に３列目を読み出した際の水平共通信号線のレベルと異なる。従って、４列目の読み出し動作前の水平共通信号線のレベルが反転走査有無で異なるが、この差がリセットのサンプリングレベルに微小な影響を与えるため、反転走査有無で４列目の差分画素信号に微小な差異が生じ、結果として４列目に縦線ノイズが発生する。この抑制のため、図８に示す信号置き換え部５５を設け、４列目の信号読み出し直前のレベルを適切な電位に置き換える。この適切な電位は、３列目の信号レベルであることが望ましい。
【００５５】
図１０は、縦線ノイズを抑圧するための信号置き換え部５５の構成例と、ａ系統の行メモリの一部とを示す回路図である。ここで、信号置き換え部５５の機能の説明と行メモリが２系統あることは無関係なので、１系統の構成で説明する。本構成では、水平共通信号線とアナログ出力アンプの間にスイッチ用のトランジスタＴｒ２を設け、また基準電位とアナログ出力アンプの間にスイッチ用のトランジスタＴｒ１を設けている。また、水平共通信号線をリセットするトランジスタＴｒ３と、トランジスタＴｒ３のゲートに供給されるリセットパルスをマスクするＡＮＤゲートとを設けている。トランジスタＴｒ１とトランジスタＴｒ２とは、トランジスタ選択パルスにより相補的に選択される。
【００５６】
図１０の構成の駆動例を図１１に示す。反転走査時にリセットマスクパルスにより水平共通信号線のリセット動作が行われないため、反転走査期間は水平共通信号線の出力は、３列目の信号レベルに固定される。また、この期間アナログ出力アンプの入力レベルは、トランジスタ選択パルスの制御により、本構成例では基準電位に固定される。このアナログ出力アンプの入力レベルは、基準電位以外にも、他電位や、アナログ出力アンプの入力寄生容量に電荷が保持されるのでハイインピーダンス状態でも問題無い。
【００５７】
反転走査直後の４列目の読み出し前に、トランジスタ選択パルスをハイにすることにより、出力アンプの入力レベルはほぼ３列目の信号レベルになる。ここで、アナログ出力アンプとトランジスタＴｒ２との間の寄生容量の影響で、水平共通信号線のレベルは厳密には３列目の信号レベルとわずかに異なるが、図９で説明した目的からして、このわずかな差は問題無い。
【００５８】
図１２Ａは、本発明の第１の実施形態に係るカメラ（撮像装置）の構成を示す図である。
【００５９】
カメラ５０は、固体撮像装置１０、画像処理部５１、タイミング制御部５２及びレンズ等の光学系５３を備える。タイミング制御部５２は固体撮像装置１０及び画像処理部５１に含まれている各々の機能部に制御信号を供給する。本実施の形態では図２に示すように、ノイズ発生予測期間には既に読み出された画素信号が再度読み出される（現実には、画素信号は破壊読み出しにより読み出されるので、再度読み出されたときと最初に読み出されたときとで信号レベルが異なる。）。画像処理部５１は、固体撮像装置１０から読み出された画素信号のうち、ノイズ発生予測期間に読み出された画素信号を破棄する。したがって、撮像画面に縦線状あるいは縦帯状の画像ノイズが生じることを抑制することができる。
【００６０】
図１２Ｂ、図１２Ｃは、本発明の第１の実施形態に係るデジタルスチルカメラ、デジタルビデオカメラの外観を示す図である。
【００６１】
（第２の実施形態）
第２の実施形態は、画素信号の列順の読み出しを第１の実施形態とは異なる方式で待機させる。これ以外については第１の実施形態と同様なので、説明を省略する。
【００６２】
図１３は、本発明の第２の実施形態に係る画素信号の列順の読み出しの待機動作を示す図である。
【００６３】
第２の実施形態では、列選択デコーダ１４は、クロックパルスの供給を受けたままシフトを停止することができるシフトレジスタを含み、ループ走査パルスがローレベルであればシフトレジスタをシフトさせ、ループ走査パルスがハイレベルであればシフトレジスタのシフトを停止させる。反転走査パルスは、原則、水平読出期間にローレベルになるように設計され、ノイズ発生予測期間に例外的にハイレベルになるように設計されている。このようにループ走査パルスを設計することにより、水平読出期間に画素信号の列順の読み出しを実施し、ノイズ発生予測期間に画素信号の列順の読み出しを待機させることができる。
【００６４】
図１３では、並列処理パルスの立上りに起因して４番目の画素周期から５番目の画素周期にかけて画素信号にノイズが混入し、並列処理パルスの立下りに起因して９番目の画素周期から１０番目の画素周期にかけて画素信号にノイズが混入する例を示している。図１３の例では、４番目及び５番目の画素周期に３列目の画素信号を読み出し続けることにより、４列目以降の画素信号の読み出しを待機させている。４列目以降の画素信号はノイズ発生予測期間経過後である６番目以降の画素周期に読み出される。同様に、９番目及び１０番目の画素周期に６列目の画素信号を読み出し続けることにより、７列目以降の画素信号の読み出しを待機させている。７列目以降の画素信号はノイズ発生予測期間経過後である１１番目以降の画素周期に読み出される。
【００６５】
このように、画素信号の列順の読み出しは、水平読出期間のうちノイズ発生予測期間以外の期間に実施される。したがって撮像画面に画像ノイズが現れることを抑制することができる。
【００６６】
図１４は、本発明の第２の実施形態に係る列選択デコーダ１４の構成を示す図である。
列選択デコーダ１４は、列毎に共通の回路構成を有している。
【００６７】
ひとつの列（例えば、第１列）に着目すると、フリップフロップ２０１の入力端子（Ｄ）は、セレクタ２１１を介して、フリップフロップ２００の出力端子（Ｑ）及びフリップフロップ２０１の出力端子（Ｑ）に接続されている。フリップフロップ２０１の出力端子（Ａ）は、選択信号線２０を介して信号処理部１５に接続されている。フリップフロップ２０１のクロック端子（ＣＫ）にはクロックパルスが入力される。セレクタ２１１は、ループ走査パルスがローレベルのときにフリップフロップ２００の出力信号をフリップフロップ２０１に入力させ、ループ走査パルスがハイレベルのときにフリップフロップ２０１の出力信号をフリップフロップ２０１に入力させる。このような構成により、クロックパルスの供給を受けたままシフトを停止することができるシフトレジスタが実現されている。言い換えれば、シフトレジスタは、複数段の単位レジスタを有し、各単位レジスタ間にはセレクタ２１１が設けられている。セレクタ２１１を設けることにより、各単位レジスタの出力信号を、後段の単位レジスタに入力するか（順方向にシフトするか）自身の単位レジスタに入力するか（実質的にシフトを停止するか）切り替え可能である。このように、シフトレジスタは、ノイズ発生予測期間においてクロックパルスの供給を受けたままシフト動作を実質的に停止可能である。
【００６８】
図１５は、本発明の第２の実施形態に係る列選択デコーダ１４の動作を示す図である。
図１５に示すように列選択デコーダ１４は、ループ走査パルスがローレベルのときにシフトレジスタをシフトさせ、ループ走査パルスがハイレベルのときにシフトを停止させる。
【００６９】
ここでは、ＳＨパルス及びＣＰパルスの立下りに起因してノイズが発生する場合を例示している。ループ走査パルスは、ＳＨパルス及びＣＰパルスの立下りに対応してハイレベルになるように設計されている。このようにループ走査パルスを設計することにより、画素信号の列順の読み出しの待機を実現することができる。
【００７０】
（第３の実施形態）
第３の実施形態は、ノイズ発生予測期間に画素信号の読み出しを禁止することが第１の実施形態と異なる。これ以外については第１の実施形態と同様なので、説明を省略する。
【００７１】
図１６は、本発明の第３の実施形態に係る画素信号の列順の読み出しの待機動作を示す図である。
【００７２】
第３の実施形態では、列選択デコーダ１４は、出力禁止パルスがローレベルであれば画素信号を読み出し、出力禁止パルスがハイレベルであれば画素信号を読み出さない。出力禁止パルスは、原則、水平読出期間にローレベルになるように設計され、ノイズ発生予測期間に例外的にハイレベルになるように設計されている。このように出力禁止パルスを設計することにより、ノイズ発生予測期間に画素信号の列順の読み出しを待機させるとともに撮像画面を形成しない不要な画素信号が読み出されることを抑制することができる。このようにノイズ発生予測期間に不要な画素信号が読み出されないようにすることで、画素信号を読み出すための回路及び画像処理システムの消費電力を低減させることができる。
【００７３】
図１７は、本発明の第３の実施形態に係る列選択デコーダ１４の構成を示す図である。
列選択デコーダ１４は、列毎に共通の回路構成を有している。
【００７４】
ひとつの列（例えば、第１列）に着目すれば、ＡＮＤ回路３５１及び３６１に出力禁止パルスの反転信号が入力される点が第１の実施形態と異なる。すなわちＡＮＤ回路３５１は、フリップフロップ３０１の出力信号Ａ１とｂ系統モード選択パルスと出力禁止パルスの反転信号との論理積Ａａ１を出力する。ＡＮＤ回路３６１は、フリップフロップ３０１の出力信号Ａ１とａ系統モード選択パルスと出力禁止パルスの反転信号との論理積Ａｂ１を出力する。これ以外の構成については第１の実施形態と同様である。
【００７５】
図１８は、本発明の第３の実施形態に係る列選択デコーダ１４の動作を示す図である。
図１８に示すように、列選択デコーダ１４は、反転走査パルスがローレベルのときにシフトレジスタを順方向にシフトさせ、反転走査パルスがハイレベルのときにシフトレジスタを逆方向にシフトさせる。また列選択デコーダ１４は、出力禁止パルスがハイレベルのときにはシフトレジスタから出力された選択信号を信号処理部に伝達しない。これにより、ノイズ発生予測期間に撮像画面を形成しない不要な画素信号が読み出されることを抑制することができる。
【００７６】
（第４の実施形態）
第４の実施形態は、ノイズ発生予測期間に画素信号の読み出しを禁止することが第２の実施形態と異なる。これ以外については第２の実施形態と同様なので、説明を省略する。
【００７７】
図１９は、本発明の第４の実施形態に係る画素信号の列順の読み出しの待機動作を示す図である。
【００７８】
第４の実施形態では、列選択デコーダ１４は、出力禁止パルスがローレベルであれば画素信号を読み出し、出力禁止パルスがハイレベルであれば画素信号を読み出さない。出力禁止パルスは、原則、水平読出期間にローレベルになるように設計され、ノイズ発生予測期間に例外的にハイレベルになるように設計されている。このように出力禁止パルスを設計することにより、ノイズ発生予測期間に画素信号の列順の読み出しを待機させるとともに撮像画面を形成しない不要な画素信号が読み出されることを抑制することができる。このようにノイズ発生予測期間に不要な画素信号が読み出されないようにすることで、画素信号を読み出すための回路及び画像処理システムの消費電力を低減させることができる。
【００７９】
図２０は、本発明の第４の実施形態に係る列選択デコーダ１４の構成を示す図である。
列選択デコーダ１４は、列毎に共通の回路構成を有している。
【００８０】
ひとつの列（例えば、第１列）に着目すれば、ＡＮＤ回路４５１及び４６１に出力禁止パルスの反転信号が入力される点が第２の実施形態と異なる。すなわちＡＮＤ回路４５１は、フリップフロップ４０１の出力信号Ａ１とｂ系統モード選択パルスと出力禁止パルスの反転信号との論理積Ａａ１を出力する。ＡＮＤ回路４６１は、フリップフロップ４０１の出力信号Ａ１とａ系統モード選択パルスと出力禁止パルスの反転信号との論理積Ａｂ１を出力する。これ以外の構成については第２の実施形態と同様である。
【００８１】
図２１は、本発明の第４の実施形態に係る列選択デコーダ１４の動作を示す図である。
図２１に示すように、列選択デコーダ１４は、ループ走査パルスがローレベルのときにシフトレジスタをシフトさせ、ループ走査パルスがハイレベルのときにシフトレジスタにシフトを停止させる。また列選択デコーダ１４は、出力禁止パルスがハイレベルのときにはシフトレジスタから出力された選択信号を信号処理部に伝達しない。これにより、ノイズ発生予測期間に撮像画面を形成しない不要な画素信号が読み出されることを抑制することができる。
【００８２】
以上、本発明に係る固体撮像装置及びカメラについて、実施の形態に基づいて説明したが、本発明はこれらの実施の形態に限られない。例えば、以下のような変形例が考えられる。
【００８３】
（１）実施の形態では、ノイズ発生予測期間の長さを２画素周期として説明しているが、本発明はこれに限られない。ノイズ発生予測期間の長さは、ノイズ発生の原因や回路構成など、種々のパラメータにより異なるものと考えられる。したがって、ノイズ発生予測期間の長さに応じて反転走査パルスやループ走査パルスをハイレベルにする期間の長さを適宜設定することが望ましい（例えば、図２２及び図２３参照）。
【００８４】
（２）実施の形態では、画素の構成を具体的に示しているが、本発明はこれに限られない。例えば、図２４に示すように４つのトランジスタで構成することとしてもよいし、図２５に示すように１つのフローティングディフュージョンＦＤを２つのフォトダイオードＰＤで共用するように構成することとしてもよい。図２４の構成であれば、電源ＶＤＤを変調することもなく、トランジスタＴｒ４を制御することでラインセレクト（行選択）をすることができるので、固体撮像装置の駆動を単純化することができる。また図２５の構成であれば、フォトダイオードＰＤの数量の増加に伴い画素信号の数量が増加したとしても、画質の劣化を抑制することができる。
【００８５】
（３）実施の形態では、ノイズ発生予測期間にシフトレジスタを駆動させたまま画素信号の列順の読み出しを待機させているが、本発明はこれに限られない。例えば、シフトレジスタの駆動をノイズ発生予測期間に停止させノイズ発生予測期間経過後に再開させてもよい。しかしながら、図２６に示すように、シフトレジスタの駆動を停止して再開する場合、急激な負荷変動に伴う電源電圧変動により、かえって再開直後にノイズを発生させてしまうおそれがある。このようなおそれがある場合には、実施の形態に示したようにシフトレジスタを駆動させたまま画素信号の列順の読み出しを待機させるのが望ましい。
【００８６】
（まとめ）
以上のように、本発明は、第１〜第４の実施形態に示したように、水平読出期間のうちノイズ発生予測期間を除く期間に、第１の行に属する画素の画素信号の読み出しと、第２の行に属する画素の画素信号の保持とが並行して実施される。したがって、これらを並行して実施しない場合に比べて、画素信号の読み出しに要する時間が短縮される。またノイズ発生予測期間には画素信号の列順の読み出しは行われず、何らかの画素信号が読み出されたとしても、読み出された画素信号は破棄される。したがって、撮像画面を形成する画素信号にノイズが混入することが抑制され、その結果、縦線状あるいは縦帯状に現れる画像ノイズを抑制することができる。
【００８７】
また、前記読出制御手段は、順方向のシフト及び逆方向のシフトを実行可能なシフトレジスタに順方向のシフトを実行させることにより、前記第１の行に属する画素の画素信号を列順に読み出させ、前記読出待機手段は、前記ノイズ発生予測期間の半分の期間に前記シフトレジスタに逆方向のシフトを実行させ、前記ノイズ発生予測期間の残りの半分の期間に前記シフトレジスタに順方向のシフトを実行させることにより、前記ノイズ発生予測期間に前記第１の行に属する画素の画素信号の列順の読み出しを待機させることとしてもよい。
【００８８】
また、前記読出制御手段は、クロックパルスの供給を受けたままシフトを停止することができるシフトレジスタにシフトを実行させることにより、前記第１の行に属する画素の画素信号を列順に読み出させ、前記読出待機手段は、前記ノイズ発生予測期間に前記シフトレジスタにクロックパルスの供給を受けたままシフトを停止させることにより、前記第１の行に属する画素の画素信号の列順の読み出しを待機させることとしてもよい。
【００８９】
これらの構成により、シフトレジスタを駆動させたまま画素信号の列順の読み出しを待機させることができる。読み出しの待機は、クロックパルスの供給を停止させてシフトレジスタの駆動自体を停止させることでも実施可能である。しかしながら、シフトレジスタの駆動を停止させた場合、駆動を再開するときに急激な負荷変動に伴う電源電圧の変動により、かえって再開直後にノイズを発生させてしまうおそれがある。上記構成によれば、シフトレジスタを駆動させたまま画素信号の列順の読み出しだけを待機させるので、そのような問題が起きるおそれがなく、画像ノイズの抑制効果を高めることができる。
【００９０】
また、読出再開直前の読み出し信号を他信号電位に置き換えることにより、読出再開直後のリセット電位の安定性に起因する縦線の抑制効果を高めることができる。特に、読出待機直前の画素信号を一時的に保持し、読出再開直前の読み出し信号に置き換えることにより、読出再開直後の水平共通信号線のリセット時の初期電位が読出待機が無い場合とほぼ同じとなり、リセットの周波数応答性に起因する微小なノイズを抑制することが出来る。
【００９１】
また、前記読出制御手段は、前記シフトレジスタから出力された選択信号を前記第１の行メモリまで伝達させることにより、前記第１の行に属する画素の画素信号を列順に読み出させ、前記固体撮像装置は、さらに、前記ノイズ発生予測期間に、前記シフトレジスタから出力された選択信号を前記第１の行メモリに伝達させることを禁止する読出禁止手段を備えることとしてもよい。
【００９２】
上記構成によれば、ノイズ発生予測期間には、撮像画面を形成しない画素信号も読み出されることがない。したがって画素信号を読み出すための回路及び画像処理システムで消費される電力を低減させることができる。
【産業上の利用可能性】
【００９３】
本発明は、固体撮像装置およびカメラに好適であり、具体的には、イメージセンサ、一体型ビデオカメラ、デジタルスチルカメラ、カメラ付き携帯電話機、監視カメラ、ノートパソコンに内蔵のカメラ、情報処理機器に接続されるカメラユニット等に好適である。
【図面の簡単な説明】
【００９４】
【図１】本発明の第１の実施形態に係る固体撮像装置の概略構成を示す図である。
【図２】本発明の第１の実施形態に係る画素信号の列順の読み出しの待機動作を示す図である。
【図３】本発明の第１の実施形態に係る信号処理部１５の構成を示す図である。
【図４】本発明の第１の実施形態に係る列選択デコーダ１４の構成を示す図である。
【図５】本発明の第１の実施形態に係る列選択デコーダ１４の構成を示す図である。
【図６】フリップフロップの出力端子（Ｑ）の出力信号と出力端子（Ａ）の出力信号との関係を示す図である。
【図７】本発明の第１の実施形態に係る列選択デコーダ１４の動作を示す図である。
【図８】本発明の第１の実施形態に係る信号置き換え部５５を示す図である。
【図９】本発明の第１の実施形態に係る反転走査時のアナログ波形を示す図である。
【図１０】本発明の第１の実施形態に係る信号置き換え部５５の回路構成例を示す図である。
【図１１】本発明の第１の実施形態に係る回路構成例の駆動を示す図である。
【図１２Ａ】本発明の第１の実施形態に係るカメラの構成を示す図である。
【図１２Ｂ】本発明の第１の実施形態に係るデジタルスチルカメラの外観を示す図である。
【図１２Ｃ】本発明の第１の実施形態に係るデジタルビデオカメラの外観を示す図である。
【図１３】本発明の第２の実施形態に係る画素信号の列順の読み出しの待機動作を示す図である。
【図１４】本発明の第２の実施形態に係る列選択デコーダ１４の構成を示す図である。
【図１５】本発明の第２の実施形態に係る列選択デコーダ１４の動作を示す図である。
【図１６】本発明の第３の実施形態に係る画素信号の列順の読み出しの待機動作を示す図である。
【図１７】本発明の第３の実施形態に係る列選択デコーダ１４の構成を示す図である。
【図１８】本発明の第３の実施形態に係る列選択デコーダ１４の動作を示す図である。
【図１９】本発明の第３の実施形態に係る画素信号の列順の読み出しの待機動作を示す図である。
【図２０】本発明の第３の実施形態に係る列選択デコーダ１４の構成を示す図である。
【図２１】本発明の第３の実施形態に係る列選択デコーダ１４の動作を示す図である。
【図２２】第１の実施形態から反転走査パルスをハイレベルにする期間の長さを変更したときの列選択デコーダ１４の動作を示す図である。
【図２３】第２の実施形態からループ走査パルスをハイレベルにする期間の長さを変更したときの列選択デコーダ１４の動作を示す図である。
【図２４】画素構成の変形例を示す図である。
【図２５】画素構成の変形例を示す図である。
【図２６】画素信号の列順の読み出しの待機動作の変形例を示す図である。
【図２７】画像ノイズ及びその発生原因を説明する図である。
【符号の説明】
【００９５】
１０    固体撮像装置
１１    撮像領域
１２    負荷回路
１３    行選択デコーダ
１４    列選択デコーダ
１５    信号処理部
１６    出力部
１７ａ、１７ｂ  行信号線
１８    列信号線
１９    水平共通信号線
２０    選択信号線
５０    カメラ
５１    画像処理部
５２    タイミング制御部
５３    光学系
【図１】
2010081270.tif 000003
【図２】
2010081270.tif 000004
【図３】
2010081270.tif 000005
【図４】
2010081270.tif 000006
【図５】
2010081270.tif 000007
【図６】
2010081270.tif 000008
【図７】
2010081270.tif 000009
【図８】
2010081270.tif 000010
【図９】
2010081270.tif 000011
【図１０】
2010081270.tif 000012
【図１１】
2010081270.tif 000013
【図１２Ａ】
2010081270.tif 000014
【図１２Ｂ】
2010081270.tif 000015
【図１２Ｃ】
2010081270.tif 000016
【図１３】
2010081270.tif 000017
【図１４】
2010081270.tif 000018
【図１５】
2010081270.tif 000019
【図１６】
2010081270.tif 000020
【図１７】
2010081270.tif 000021
【図１８】
2010081270.tif 000022
【図１９】
2010081270.tif 000023
【図２０】
2010081270.tif 000024
【図２１】
2010081270.tif 000025
【図２２】
2010081270.tif 000026
【図２３】
2010081270.tif 000027
【図２４】
2010081270.tif 000028
【図２５】
2010081270.tif 000029
【図２６】
2010081270.tif 000030
【図２７】
2010081270.tif 000031