(57)【要約】【課題】一枚の基板の両面にアクティブマトリックス回路が形成された基板の作成方法を提供すること。【解決手段】アクティブマトリックス基板の製造方法は、基板１の第１面に第１のアクティブマトリックス回路を形成する第１工程と、第１工程の後に、基板１の第１面とは反対側の第２面に有機トランジスターを含む第２のアクティブマトリックス回路を形成する第２工程と、を有する。これにより、別々に作成した２枚の基板を貼り合わせるような方法と比べてより軽量かつ低コストで両面に機能を有するアクティブマトリックス基板を作成することができる。【選択図】図１
2010224403.tif 000002
【特許請求の範囲】
【請求項１】
基板の第１面に第１のアクティブマトリックス回路を形成する第１工程と、
前記第１工程の後に、前記基板の前記第１面とは反対側の第２面に有機トランジスターを含む第２のアクティブマトリックス回路を形成する第２工程と、
を有することを特徴とするアクティブマトリックス基板の製造方法。
【請求項２】
前記第１工程は、第１の走査線と、前記第１の走査線に交差する第１のデータ線とを形成する工程を含み、
前記第２工程は、第２の走査線と、前記第２の走査線に交差する第２のデータ線とを形成する工程を含み、
前記第２の走査線の配置ピッチは、前記第１の走査線の配置ピッチの整数倍であることを特徴とする請求項１に記載のアクティブマトリックス基板の製造方法。
【請求項３】
前記第１工程は、第１の走査線と、前記第１の走査線に交差する第１のデータ線とを形成する工程を含み、
前記第２工程は、第２の走査線と、前記第２の走査線に交差する第２のデータ線とを形成する工程を含み、
前記第２のデータ線の配置ピッチは、前記第１のデータ線の配置ピッチの整数倍であることを特徴とする請求項１に記載のアクティブマトリックス基板の製造方法。
【請求項４】
前記第２の走査線を、前記第１の走査線に電気的に接続させる工程をさらに有することを特徴とする請求項２又は３に記載のアクティブマトリックス基板の製造方法。
【請求項５】
前記第２のデータ線を、前記第１のデータ線に電気的に接続させる工程をさらに有することを特徴とする請求項２又は３に記載のアクティブマトリックス基板の製造方法。
【請求項６】
基板と、
前記基板の第１面に形成された第１のアクティブマトリックス回路と、
前記基板の前記第１面とは反対側の第２面に形成された、有機トランジスターを含む第２のアクティブマトリックス回路と、
を有することを特徴とするアクティブマトリックス基板。
【請求項７】
前記第１のアクティブマトリックス回路は、第１の走査線と、前記第１の走査線に交差する第１のデータ線とを有し、
前記第２のアクティブマトリックス回路は、第２の走査線と、前記第２の走査線に交差する第２のデータ線とを有し、
前記第２の走査線の配置ピッチは、前記第１の走査線の配置ピッチの整数倍であることを特徴とする請求項６に記載のアクティブマトリックス基板。
【請求項８】
前記第１のアクティブマトリックス回路は、第１の走査線と、前記第１の走査線に交差する第１のデータ線とを有し、
前記第２のアクティブマトリックス回路は、第２の走査線と、前記第２の走査線に交差する第２のデータ線とを有し、
前記第２のデータ線の配置ピッチは、前記第１のデータ線の配置ピッチの整数倍であることを特徴とする請求項６に記載のアクティブマトリックス基板。
【請求項９】
前記第２の走査線は、前記第１の走査線に電気的に接続されていることを特徴とする請求項７又は８に記載のアクティブマトリックス基板。
【請求項１０】
前記第２のデータ線は、前記第１のデータ線に電気的に接続されていることを特徴とする請求項７又は８に記載のアクティブマトリックス基板。
【請求項１１】
前記第１のアクティブマトリックス回路は、アモルファスシリコントランジスター、ポリシリコントランジスター、酸化物トランジスター、有機トランジスターのいずれかを含んで構成されていることを特徴とする請求項６乃至１０のいずれか一項に記載のアクティブマトリックス基板。
【請求項１２】
上記第２のアクティブマトリックス回路には、光センサー、磁気センサー、温度センサー、圧力センサー、メモリー回路のうち少なくとも１つが形成されていることを特徴とする請求項６乃至１１のいずれか一項に記載のアクティブマトリックス基板。
【請求項１３】
請求項６乃至１２のいずれか一項に記載のアクティブマトリックス基板を備えることを特徴とする電気光学装置。
【請求項１４】
前記第１のアクティブマトリックス回路上に、液晶ディスプレー、電気泳動ディスプレー、有機ＥＬディスプレー、無機ＥＬディスプレー、エレクトロクロミックディスプレーのいずれかが形成されていることを特徴とする請求項１３に記載の電気光学装置。
【請求項１５】
前記第２のアクティブマトリックス回路上に、液晶ディスプレー、電気泳動ディスプレー、有機ＥＬディスプレー、無機ＥＬディスプレー、エレクトロクロミックディスプレーのいずれかが形成されていることを特徴とする請求項１３に記載の電気光学装置。
【請求項１６】
請求項１３乃至１５のいずれか一項に記載の電気光学装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明に係る一態様は、アクティブマトリックス基板の製造方法、アクティブマトリックス基板、電気光学装置、および電子機器に関する。
【背景技術】
【０００２】
近年、電子機器の高機能化のために、表裏両面で表示が可能なディスプレーを備えたデバイスが開発されている（例えば、特許文献１乃至３参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−１２８０９８号公報
【特許文献２】特開２００１−２２３０３号公報
【特許文献３】特開２００１−２２２９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記ディスプレーを実現するために、トランジスター等の素子が形成された基板を２枚貼り合わせる構成とすると、重量が増大するという問題が生じる。一方で、基板の表面だけでなく裏面にもトランジスター等の素子を形成する場合には、トランジスター形成時のプロセスダメージによる素子の劣化が問題となる。
【課題を解決するための手段】
【０００５】
本発明は、上記課題の少なくとも一部を解決するためになされたものであり、以下の適用例又は形態として実現することが可能である。
【０００６】
［適用例１］基板の第１面に第１のアクティブマトリックス回路を形成する第１工程と、前記第１工程の後に、前記基板の前記第１面とは反対側の第２面に有機トランジスターを含む第２のアクティブマトリックス回路を形成する第２工程と、を有するアクティブマトリックス基板の製造方法。
【０００７】
このように一枚の基板の両面にアクティブマトリックス回路が形成されていることにより、別々に作成した二枚の基板を張り合わせるような方法と比べてより軽量かつ低コストで両面に機能を有するアクティブマトリックス基板を作成することができる。また、同一基板にアクティブマトリックス回路を形成する場合においても、第２面を有機トランジスターによるアクティブマトリックス回路とすることにより第１面のアクティブマトリックス回路へのプロセスによるダメージを最小限とすることが可能となる。この理由は、有機トランジスターは印刷法やマスク蒸着法と言った低ダメージプロセスで形成でき、高温での熱処理やプラズマ処理や溶液処理等の、基板全体にダメージを与えやすいプロセスを用いる必要が無い、もしくは用いることがあっても低いエネルギーであるために基板全体にダメージが非常に低いためである。
【０００８】
［適用例２］前記第１工程は、第１の走査線と、前記第１の走査線に交差する第１のデータ線とを形成する工程を含み、前記第２工程は、第２の走査線と、前記第２の走査線に交差する第２のデータ線とを形成する工程を含み、前記第２の走査線の配置ピッチは、前記第１の走査線の配置ピッチの整数倍であるアクティブマトリックス基板の製造方法。
【０００９】
［適用例３］前記第１工程は、第１の走査線と、前記第１の走査線に交差する第１のデータ線とを形成する工程を含み、前記第２工程は、第２の走査線と、前記第２の走査線に交差する第２のデータ線とを形成する工程を含み、前記第２のデータ線の配置ピッチは、前記第１のデータ線の配置ピッチの整数倍であるアクティブマトリックス基板の製造方法。
【００１０】
これにより、第１のアクティブマトリックス回路の構成要素と第２のアクティブマトリックス回路の構成要素とを容易に関連付けることができる。例えば光ペンの指し示す場所を第２面の光センサーで感知し、第１面の表示を変化させるといった用途に用いるなど、第１面と第２面の位置的相関関係を用いた用途においてより正確に場所を特定することができるようになる。また、第２面のアクティブマトリックス回路形成プロセスにおいて、第１面のアクティブマトリックス回路に由来するプロセスへの影響が周期的となるため、より歩留り良く第２面のアクティブマトリックス回路を形成できることとなる。
【００１１】
［適用例４］前記第２の走査線を、前記第１の走査線に電気的に接続させる工程をさらに有するアクティブマトリックス基板の製造方法。
【００１２】
［適用例５］前記第２のデータ線を、前記第１のデータ線に電気的に接続させる工程をさらに有するアクティブマトリックス基板の製造方法。
【００１３】
これにより各種信号線やスイッチ、配線の本数を削減することができ、コスト削減や歩留りの向上が期待できる。また、例えば第１面および第２面の駆動に必要なスキャンドライバーやデータドライバーの個数を節約することができ、製造コストを削減することが可能となる。
【００１４】
［適用例６］基板と、前記基板の第１面に形成された第１のアクティブマトリックス回路と、前記基板の前記第１面とは反対側の第２面に形成された、有機トランジスターを含む第２のアクティブマトリックス回路と、を有するアクティブマトリックス基板。
【００１５】
このように一枚の基板の両面にアクティブマトリックス回路が形成されていることにより、別々に作成した二枚の基板が張り合わされた構造と比べてより軽量かつ低コストで両面に機能を有するアクティブマトリックス基板が得られる。
【００１６】
［適用例７］前記第１のアクティブマトリックス回路は、第１の走査線と、前記第１の走査線に交差する第１のデータ線とを有し、前記第２のアクティブマトリックス回路は、第２の走査線と、前記第２の走査線に交差する第２のデータ線とを有し、前記第２の走査線の配置ピッチは、前記第１の走査線の配置ピッチの整数倍であるアクティブマトリックス基板。
【００１７】
［適用例８］前記第１のアクティブマトリックス回路は、第１の走査線と、前記第１の走査線に交差する第１のデータ線とを有し、前記第２のアクティブマトリックス回路は、第２の走査線と、前記第２の走査線に交差する第２のデータ線とを有し、前記第２のデータ線の配置ピッチは、前記第１のデータ線の配置ピッチの整数倍であるアクティブマトリックス基板。
【００１８】
これにより、第１のアクティブマトリックス回路の構成要素と第２のアクティブマトリックス回路の構成要素とを容易に関連付けることができる。
【００１９】
［適用例９］前記第２の走査線は、前記第１の走査線に電気的に接続されているアクティブマトリックス基板。
【００２０】
［適用例１０］前記第２のデータ線は、前記第１のデータ線に電気的に接続されているアクティブマトリックス基板。
【００２１】
これにより各種信号線やスイッチ、配線の本数を削減することができ、コスト削減や歩留りの向上が期待できる。また、例えば第１面および第２面の駆動に必要なスキャンドライバーやデータドライバーの個数を節約することができ、製造コストを削減することが可能となる。
【００２２】
［適用例１１］前記第１のアクティブマトリックス回路は、アモルファスシリコントランジスター、ポリシリコントランジスター、酸化物トランジスター、有機トランジスターのいずれかを含んで構成されているアクティブマトリックス基板。
【００２３】
これら高性能な薄膜トランジスターを用いることによって、基板の第１面側に高性能のアクティブマトリックス回路を形成することが可能となる。
【００２４】
［適用例１２］上記第２のアクティブマトリックス回路には、光センサー、磁気センサー、温度センサー、圧力センサー、メモリー回路のうち少なくとも１つが形成されているアクティブマトリックス基板。
【００２５】
これにより、第２面に形成された光センサー、磁気センサー、温度センサー、圧力センサー、メモリー回路等を用いて、第１面に形成された各種素子、回路、装置を駆動させることが可能となる。
【００２６】
［適用例１３］上記アクティブマトリックス基板を備える電気光学装置。
【００２７】
［適用例１４］前記第１のアクティブマトリックス回路上に、液晶ディスプレー、電気泳動ディスプレー、有機ＥＬディスプレー、無機ＥＬディスプレー、エレクトロクロミックディスプレーのいずれかが形成されている電気光学装置。
【００２８】
これにより、上記基板の上記第１面側において良好な表示特性を有する電気光学装置を形成することが可能となる。
【００２９】
［適用例１５］前記第２のアクティブマトリックス回路上に、液晶ディスプレー、電気泳動ディスプレー、有機ＥＬディスプレー、無機ＥＬディスプレー、エレクトロクロミックディスプレーのいずれかが形成されている電気光学装置。
【００３０】
これにより、上記基板の上記第１面側のみならず、上記第２面側においても表示が可能な電気光学装置が得られる。
【００３１】
［適用例１６］上記電気光学装置を備える電子機器。
【００３２】
このような構成によれば、ディスプレー装置、テレビジョン装置、電子ペーパー、時計、電卓、携帯電話、携帯情報端末等を含む電子機器を作成することができる。
【図面の簡単な説明】
【００３３】
【図１】電気光学装置の模式断面図。
【図２】マイクロカプセルの断面図。
【図３】第１画素回路の平面図。
【図４】第１画素回路の製造工程を示す断面図。
【図５】第１画素回路の製造工程を示す断面図。
【図６】第２画素回路の平面図。
【図７】第２画素回路の製造工程を示す断面図。
【図８】第２画素回路の製造工程を示す断面図。
【図９】電子ノートブックの斜視図。
【発明を実施するための形態】
【００３４】
以下、アクティブマトリックス基板の製造方法、アクティブマトリックス基板、電気光学装置、電子機器の実施の形態について図面を参照しながら説明する。以下では、電気光学装置の一例として、第１面に液晶ディスプレーを、第２面に電気泳動ディスプレーを備える機器の説明を行う。
【００３５】
図１は、電気光学装置１００の模式断面図である。電気光学装置１００は、基板１と、基板１に対向して、枠状のシール材２２を介して配置された透光性を有する対向基板２１とを有し、基板１、対向基板２１、シール材２２に囲まれた領域には液晶２３が封入されている。基板１の液晶２３側の面（第１面とも呼ぶ）には、第１のアクティブマトリックス回路が形成されている。第１のアクティブマトリックス回路は、光反射性の第１画素電極１１を含む第１画素回路を有している。対向基板２１の液晶２３側の面には、複数の第１画素電極１１に対向する第１共通電極２４が形成されている。第１共通電極２４は、ＩＴＯなどの透光性を有する部材により構成される。対向基板２１の、第１共通電極２４とは反対側の面には、図示しない偏光板が配置されている。液晶２３は、第１画素電極１１と第１共通電極２４との間に生じる電圧に応じて配向状態を変える。対向基板２１側から偏光板を介して入射した偏光は、第１画素電極１１に反射され、液晶２３の配向状態に応じて偏光が変換され、再度偏光板を通る際に、透過又は遮光される。この作用を第１画素電極１１ごとに制御することにより、表示が行われる。すなわち、電気光学装置１００は、対向基板２１側において、液晶２３を用いた表示を行うことができる。
【００３６】
一方、基板１の、対向基板２１とは反対側の面（第２面とも呼ぶ）には、第２のアクティブマトリックス回路が形成されている。第２のアクティブマトリックス回路は、第２画素電極３８を含む第２画素回路を有している。したがって、基板１の第１面には第１画素回路が形成され、これとは反対側の第２面には第２画素回路が形成されている。第２画素電極３８上には、マイクロカプセル４２を含む電気泳動シート４１が配置されている。隣り合うマイクロカプセル４２の間には、バインダー４３が配置されている。電気泳動シート４１を挟んで第２画素電極３８の反対側には、第２共通電極４７が配置されている。第２共通電極４７は、ＩＴＯなどの透光性を有する部材により構成される。
【００３７】
図２は、マイクロカプセルの断面図である。各マイクロカプセル４２の内部には、液相分散媒４４に分散された白色電気泳動表示装置４５及び黒色電気泳動粒子４６が封入されている。白色電気泳動粒子４５は負極性に帯電し、黒色電気泳動粒子４６は正極性に帯電している。
【００３８】
このような構成において、第２画素電極３８の電位を、第２共通電極４７の電位に対して高い電位とすることにより、黒色電気泳動粒子４６が第２共通電極４７側に、また白色電気泳動粒子４５が第２画素電極３８側に移動し、第２共通電極４７側から観察すると黒表示として視認される。また、第２画素電極３８の電位を、第２共通電極４７の電位に対して低い電位とすることにより、白色電気泳動粒子４５が第２共通電極４７側に、また黒色電気泳動粒子４６が第２画素電極３８側に移動し、このとき第２共通電極４７側から観察すると白表示として視認される。この作用を第２画素電極３８ごとに制御することにより、表示が行われる。すなわち、電気光学装置１００は、電気泳動シート４１側において、電気泳動シート４１を用いた表示を行うことができる。したがって、電気光学装置１００は、基板１の第１面側に液晶ディスプレーを、また第２面側に電気泳動ディスプレーを備えた、両面表示が可能な装置である。
【００３９】
続いて、電気光学装置１００の製造方法について説明する。電気光学装置１００の製造方法は、基板１の第１面に第１画素回路を含む第１のアクティブマトリックス回路を形成する工程（第１工程）と、基板１の第２面に第２画素回路を含む第２のアクティブマトリックス回路を形成する工程（第２工程）とを有する。図３は、第１画素回路の平面図であり、図４、図５は、第１画素回路の製造工程を示す図３のＡ−Ａ断面図である。図６は、第２画素回路の平面図であり、図７、図８は、第２画素回路の製造工程を示す図６のＢ−Ｂ断面図である。
【００４０】
図３に示すように、第１画素回路は、複数の走査線４（ゲート電極）と、走査線４に交差するように配置された複数のデータ線８と、走査線４及びデータ線８の交差に対応して設けられたポリシリコンＴＦＴ２５と、ポリシリコンＴＦＴ２５に電気的に接続された第１画素電極１１とを有している。走査線４は、第１の走査線に対応し、データ線８は、第１のデータ線に対応する。ポリシリコンＴＦＴ２５は、ポリシリコン膜２を含んで構成される。ポリシリコン膜２は、コンタクトホール７を介してデータ線８と電気的に接続され、またコンタクトホール１０を介して第１画素電極１１と電気的に接続されている。第１画素電極１１は、長方形をしており、３つの隣り合う画素電極１１を組み合わせた領域が略正方形となる。略正方形を構成する３つの第１画素電極１１は、それぞれ例えば赤、緑、青の表示に寄与する。
【００４１】
まず図４、図５を参照して、基板１の第１面に形成する、ポリシリコンＴＦＴ２５を有する第１画素回路を備えたアクティブマトリックス回路の形成方法を示す。
【００４２】
基板１については、石英基板、ガラス基板、ステンレススチール基板、プラスチック基板等の基板を用いることができる。基板１は、可撓性を有していても良い。プラスチック基板としては、熱可塑性樹脂、熱硬化性樹脂のいずれを原料にした基板を用いてもよい。例えば、ポリエチレン、ポリプロピレン、エチレン−プロピレン共重合体、エチレン−酢酸ビニル共重合体（ＥＶＡ）等のポリオレフィン、環状ポリオレフィン、変性ポリオレフィン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリスチレン、ポリアミド、ポリイミド、ポリアミドイミド、ポリカーボネート、ポリ−（４−メチルベンテン−１）、アイオノマー、アクリル系樹脂、ポリメチルメタクリレート、アクリル−スチレン共重合体（ＡＳ樹脂）、ブタジエン−スチレン共重合体、ポリオ共重合体（ＥＶＯＨ）、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリエチレンナフタレート、プリシクロヘキサンテレフタレート（ＰＣＴ）等のポリエステル、ポリエーテル、ポリエーテルケトン、ポリエーテルエーテルケトン、ポリエーテルイミド、ポリアセタール、ポリフェニレンオキシド、変形ポリフェニレンオキシド、ポリアリレート、芳香族ポリエステル（液晶ポリマー）、ポリテトラフルオロエチレン、ポリフッ化ビニリデン、その他フッ素系樹脂、スチレン系、ポリオレフィン系、ポリ塩化ビニル系、ポリウレタン系、フッ素ゴム系、塩素化ポリエチレン系等の各種熱可塑性エラストマー、エポキシ樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、不飽和ポリエステル、シリコーン樹脂、ポリウレタン等、またはこれらを主とする共重合体、ブレンド体、ポリマーアロイ等が挙げられ、これらのうち１種、または２種以上を積層した積層体を用いることができる。また、基板の一面上に絶縁層（図示省略）を設けてもよい。このような絶縁層としては、絶縁性を有する薄膜であれば既知のどのような膜を用いることもでき、例えばポリメチルメタクリレート、ポリビニルフェノール、ポリイミド、ポリスチレン、ポリビニルアルコール、ポリビニルアセテート等の高分子フィルム、あるいはパリレン膜といった有機材料、酸化ケイ素、窒化ケイ素、酸化アルミニウム、酸化タンタル等の金属酸化物、チタン酸バリウムストロンチウム、ジルコニウムチタン酸鉛等の金属複合酸化物といった無機材料が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
【００４３】
基板１の洗浄工程を経た後に、基板１上にアモルファスシリコン膜を堆積する。これは例えば基板１をシランと共にＬＰＣＶＤシステム内に４５０度程度の温度で保持することで実現される。この際の堆積膜厚は５０ｎｍ〜２００ｎｍ程度であることが望ましい。次にアモルファスシリコン膜を多結晶膜に結晶化するために、エキシマレーザーを照射する。その後、フォトリソグラフィによるパターニングを経て、ポリシリコン膜２が形成される（図４（ａ））。
【００４４】
次にゲート絶縁膜３をポリシリコン膜２上及び基板１の表面にわたり堆積する。ゲート絶縁膜３に用いられる絶縁材料は好ましくはプラズマ増強ＣＶＤ（ＰＥＣＶＤ）又は低圧ＣＶＤ（ＬＰＣＶＤ）のような化学蒸着（ＣＶＤ）により堆積される二酸化シリコンである。ゲート絶縁膜３の厚さは、５０ｎｍ〜２００ｎｍの厚さを有することが好ましい（図４（ｂ））。
【００４５】
その後、ゲート絶縁膜３の上に例えばＡＬ（アルミニウム）のような導電性金属薄膜をスパッタ法で堆積する。そして、リソグラフィー法およびドライエッチング法を用いてポリシリコン膜２のチャンネル部上に走査線４（ゲート電極）を形成する（図４（ｃ））。
【００４６】
次に、走査線４（ゲート電極）をマスクとしてソースドレイン部の不純物導入をイオンドープ法を用いたイオンドープにより行い、ポリシリコン膜２にドープシリコン領域５を形成する。例えば、ｎチャンネルＴＦＴを作製する場合には、ＰＨ３ガスを原料ガスとして用い、イオンドープ法でエネルギー１００ＫｅＶ、５×１０15/ｃｍ2の平面密度で不純物導入を図ることで可能である（図４（ｄ））。
【００４７】
次の段階では第一層間絶縁膜６として好ましくは二酸化シリコンをデバイスの表面全体（ゲート絶縁膜３上及び走査線４上の全体）にわたり形成する（図４（ｅ））。
【００４８】
次に、ドープシリコン領域５の一方に重なる位置に、フォトエッチングにより、第一層間絶縁膜６及びゲート絶縁膜３を貫通するコンタクトホール７を形成する（図５（ａ））。
【００４９】
次に、第一層間絶縁膜６上に例えばＡＬのような導電性金属薄膜をスパッタ法で堆積した後にフォトエッチングを行い、コンタクトホール７を介してドープシリコン領域５と接続されるデータ線８を形成する（図５（ｂ））。
【００５０】
次の段階では第二層間絶縁膜９として好ましくは二酸化シリコンをデバイスの表面全体にわたり形成する。その後、フォトエッチングによってドープシリコン領域５の他方に重なる位置に、第二層間絶縁膜９、第一層間絶縁膜６、ゲート絶縁膜３を貫通するコンタクトホール１０を形成する（図５（ｃ））。
【００５１】
続いて、コンタクトホール１０を埋めるように、ＩＴＯからなる第１画素電極１１を形成する。第１画素電極１１は、コンタクトホール１０を介してドープシリコン領域５（ドレイン電極）と電気的に接続される（図５（ｄ））。
【００５２】
こうしてできた複数の第１画素回路を有するアクティブマトリックス基板上に、既存の手法を用いて液晶ディスプレーを形成することができる。なお、基板１の第１面にアクティブマトリックス回路を形成してから液晶ディスプレー素子を形成する工程は、以下に記載する基板第２面へのアクティブマトリックス回路形成工程の後に行っても良い。
【００５３】
次に、基板１の第２面へ第２画素回路を備えたアクティブマトリックス回路の形成工程について説明を行う。なお、図６乃至図８の説明においては、「基板１上」という表現は特に補足がない限りは基板１の第２面上を意味するものとする。
【００５４】
図６は、第２画素回路の平面図である。第２画素回路は、複数の走査線３９と、走査線３９に交差するように配置された複数のデータ線３１と、走査線３９及びデータ線３１の交差に対応して設けられた有機ＴＦＴ２６と、有機ＴＦＴ２６に電気的に接続された画素電極（本例では第２画素電極）３８とを有している。走査線３９は、第２の走査線に対応し、データ線３１は、第２のデータ線に対応する。有機ＴＦＴ２６は、ドレイン電極３２及び有機半導体膜３３を含んで構成される。ドレイン電極３２は、２本の突出部を有しており、この突出部を含む部分が有機半導体膜３３と重なっている。データ線３１は、データ線３１の延在方向に交差する方向に突出した２本の突出部を有しており、この突出部の一部は有機半導体膜３３と重なっている。ドレイン電極３２の２本の突出部と、データ線３１の２本の突出部とは、一方の一本の突出部が、他方の２本の突出部の間に位置するように配置されている。走査線３９は、一部が走査線３９の延在方向に交差する方向に突出した部分を有しており、この突出した部分が有機ＴＦＴ２６のゲート電極３５として機能する。ゲート電極３５は、ドレイン電極３２の２本の突出部と、データ線３１の２本の突出部とが交互に配置された領域に重なる位置に設けられている。ドレイン電極３２は、コンタクトホール３７を介して画素電極（本例では第２画素電極）３８と電気的に接続されている。画素電極（本例では第２画素電極）３８は、略正方形の形状を有している。
【００５５】
まず、基板１上に例えばスパッタ法や蒸着法などの物理気相堆積法によって導電膜を形成し、その後、当該導電膜のフォトエッチングを行うことにより、データ線３１及びドレイン電極３２を形成する（図７（ａ））。
また、所定の形状に穴のあいたメタルスルーマスクを通して基板上に導電膜の蒸着処理を行うことにより、エッチングを行うことなく、データ線３１及びドレイン電極３２を形成することも可能である。また、金属微粒子およびグラファイトのような導電性粒子を含むポリマー混合物を基板１上にインクジェット法等の手法によって滴下および熱や光や溶液処理等の導電化処理を行うことによってデータ線３１及びドレイン電極３２を形成してもよく、このような手法を用いた場合には、より簡易に低コストでデータ線３１等の形成を行うことが可能である。
【００５６】
上記、データ線３１及びドレイン電極３２の形成に用いる導電膜としては、例えばＣｒ、Ａｌ、Ｔａ、Ｍｏ、Ｎｂ、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｐｄ、Ｉｎ、Ｎｉ、Ｎｄやそれらの金属を用いた合金等、ＩｎＯ2、ＳｎＯ2、ＩＴＯ等の導電性の酸化物、ポリアニリン、ポリピロール、ポリチオフェン、ポリアセチレン等の導電性高分子及びそれに塩酸、硫酸、スルホン酸等の酸、ＰＦ6、ＡｓＦ5、ＦｅＣｌ3等のルイス酸、ヨウ素等のハロゲン原子、ナトリウムカリウム等の金属原子等のドーパントを添加したもの、カーボンブラックや金属粒子を分散した導電性の複合材料等の、導電性を有する材料や、これらの混合物からなる膜を用いることができる。また、データ線３１とドレイン電極３２とで異なる材料が用いられても良い。
【００５７】
次に、基板１上に、データ線３１の突出部とドレイン電極３２の突出部との間の領域を含む領域に有機半導体膜３３を形成する（図６、図７（ｂ））。
【００５８】
ここで、前記の有機半導体膜３３としては、例えば、ポリ（３−アルキルチオフェン）、ポリ（３−ヘキシルチオフェン）（Ｐ３ＨＴ）、ポリ（３−オクチルチオフェン）、ポリ（２，５−チエニレンビニレン）（ＰＴＶ）、ポリ（パラ−フェニレンビニレン）（ＰＰＶ）、ポリ（９，９−ジオクチルフルオレン）（ＰＦＯ）、ポリ（９，９−ジオクチルフルオレン−コ−ビス−Ｎ，Ｎ’−（４−メトキシフェニル）−ビス−Ｎ，Ｎ’−フェニル−１，４−フェニレンジアミン）（ＰＦＭＯ）、ポリ（９，９−ジオクチルフルオレン−コ−ベンゾチアジアゾール）（ＢＴ）、フルオレン−トリアリルアミン共重合体、トリアリルアミン系ポリマー、ポリ（９，９−ジオクチルフルオレン−コ−ジチオフェン）（Ｆ８Ｔ２）のようなフルオレン−ビチオフェン共重合体等のポリマー有機半導体材料、またＣ６０、あるいは、金属フタロシアニンあるいはそれらの置換誘導体、あるいは、アントラセン、テトラセン、ペンタセン、ヘキサセン等のアセン分子材料、あるいは、α−オリゴチオフェン類、具体的にはクォーターチオフェン（４Ｔ）、セキシチオフェン（６Ｔ）、オクタチオフェンのような低分子系有機半導体のうち１種または２種以上を混合して用いて形成することができる。このような有機半導体膜３３を形成する方法としては、真空蒸着法、スピンコート法、キャスト法、引き上げ法、ラングミュアブロジェット法、スプレー法、インクジェット法、シルクスクリーン法等が挙げられるが、これらに限定されるものではない。
【００５９】
なお、上述した有機半導体膜３３を形成する場合に、基板１の表面に対して、事前に膜形成を良好に行うための基板表面処理等を行ってもよい。この基板表面処理としては、例えばヘキサメチルジシラザン、シクロヘキセン、オクタデシルトリクロロシラン等の表面改質剤を用いた表面処理、アセトンやイソプロピルアルコール等を用いた有機洗浄処理、塩酸や硫酸、酢酸等の酸や水酸化ナトリウム、水酸化カリウム、水酸化カルシウム、アンモニア等のアルカリ処理、ＵＶオゾン処理、フッ素化処理、酸素やアルゴン等のプラズマ処理、ラングミュアブロジェット膜の形成処理が挙げられ、これらのうち１種、または２種以上の処理を用いることができる。この処理を行うことにより、成膜された有機半導体膜の均一性をより高め、またより良好な界面を形成することができるため、素子特性のさらなる向上を図ることが可能である。
【００６０】
次に、データ線３１、ドレイン電極３２及び有機半導体膜３３を覆うゲート絶縁膜３４を基板１上に形成する（図７（ｃ））。このゲート絶縁膜３４の構成材料としては、絶縁性を有する素材であればその種類は特に限定されるものではなく、有機材料、無機材料のいずれも使用可能である。公知のゲート絶縁膜用有機材料としては、ポリメチルメタクリレート、ポリビニルフェノール、ポリイミド、ポリスチレン、ポリビニルアルコール、ポリビニルアセテート等の高分子フィルム、あるいはパリレン膜が挙げられ、無機材料としては、酸化ケイ素、窒化ケイ素、酸化アルミニウム、酸化タンタル等の金属酸化物、チタン酸バリウムストロンチウム、ジルコニウムチタン酸鉛等の金属複合酸化物が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることもできる。
【００６１】
次に、ゲート絶縁膜３４上であって有機半導体膜３３と重畳する、薄膜トランジスターのチャネル領域として機能する所定の位置にゲート電極３５を形成する（図８（ａ））。また、ゲート電極３５と一体となった走査線３９（図８では図示せず）も併せて形成する。このゲート電極３５及び走査線３９の構成材料としては、例えばＣｒ、Ａｌ、Ｔａ、Ｍｏ、Ｎｂ、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｐｄ、Ｉｎ、Ｎｉ、Ｎｄやそれらの金属を用いた合金等、ＩｎＯ2、ＳｎＯ2、ＩＴＯ等の導電性の酸化物、ポリアニリン、ポリピロール、ポリチオフェン、ポリアセチレン等の導電性高分子及びそれに塩酸、硫酸、スルホン酸等の酸、ＰＦ6、ＡｓＦ5、ＦｅＣｌ3等のルイス酸、ヨウ素等のハロゲン原子、ナトリウムカリウム等の金属原子等のドーパントを添加したもの、カーボンブラックや金属粒子を分散した導電性の複合材料等の、導電性を有する材料が挙げられる。形成手法については上述したデータ線３１等と同様であり、物理気相堆積法とフォトエッチングを組み合わせる方法、メタルスルーマスクを通して蒸着処理を行う手法、導電性粒子を含むポリマー混合物を滴下する手法などを適宜採用し得る。
【００６２】
次に、ゲート電極３５及び図示しない走査線３９を覆う層間絶縁膜３６をゲート絶縁膜３４、ゲート電極３５、走査線３９上に形成する（図８（ｂ））。この層間絶縁膜３６の構成材料としては、絶縁性を有する素材であればその種類は特に限定されるものではなく、有機材料、無機材料のいずれも使用可能である。公知の絶縁膜用有機材料としては、ポリエステル、ポリカーボネート、ポリビニルアルコール、ポリアセタール、ポリアリレート、ポリアミド、ポリアミドイミド、ポリオレフィン、ポリエーテルイミド、ポリフェニレンエーテル、ポリフェニレンスルファイド、ポリエーテルスルホン、ポリエーテルケトン、ポリフタルアミド、ポリエーテルニトリル、ポリエーテルスルホン、ポリベンズイミダゾール、ポリカルボジイミド、ポリシロキサン、ポリメチルメタクリレート、ポリメタクリルアミド、ニトリルゴム、アクリルゴム、ポリエチレンテトラフルオライド、エポキシ樹脂、ウレタン樹脂、フェノール樹脂、メラミン樹脂、ウレア樹脂、ポリブテン、ポリペンテン、ポリブタジエン、ブチルゴム、ポリスチレンおよびこれらの共重合体等の高分子フィルム、あるいはパリレン膜が挙げられ、無機材料としては、酸化ケイ素、窒化ケイ素、酸化アルミニウム、酸化タンタル等の金属酸化物、チタン酸バリウムストロンチウム、ジルコニウムチタン酸鉛等の金属複合酸化物やベンゾシクロブテン、ポリシラザン化合物、ポリシラン化合物の塗布膜から得られるケイ素系絶縁膜が挙げられる。これらのうちの１種または２種以上を組み合わせて用いることができる。
【００６３】
次に、ドレイン電極３２上にあるゲート絶縁膜３４および層間絶縁膜３６を部分的に除去することによってコンタクトホール３７を形成する（図８（ｃ））。例えば、ゲート絶縁膜３４および層間絶縁膜３６からなる絶縁層の上に、ドレイン電極３２の少なくとも一部と重畳する開口を有するエッチングマスクを形成し、当該エッチングマスクを介してエッチングを行う。エッチングは、絶縁層を除去可能であり、かつすでに形成された基板１上の素子やドレイン電極３２に影響を与えない方法であれば方法、種類を問わず、例えばフッ酸、硝酸、塩酸、硫酸等の酸によるウエットエッチング、水酸化ナトリウム、水酸化カリウム、水酸化カルシウム、アンモニア等の塩基によるウエットエッチング、芳香族系溶媒、ケトン系溶媒やアルコール系溶媒、有機溶媒によるウエットエッチング、酸素プラズマ、アルゴンプラズマ、ＣＦ4プラズマを用いたドライエッチング、あるいはプレス装置を用いた機械加工等、通常行われるいかなるエッチング手法を用いてもよい。
【００６４】
ちなみに、上記の方法では層間絶縁膜３６を形成した後に、エッチングマスクを用いてコンタクトホール３７を形成しているが、コンタクトホール３７の形成方法はこれに限られない。他の手法としては、層間絶縁膜３６として例えば感光性ポリシラザンや光硬化性樹脂のような感光性材料を用い、この感光性材料を基板全面に形成した後に、パターン上に感光性材料を感光させた後に溶液処理等で、直接コンタクトホール３７を形成する手法や、コンタクトホール３７が形成されるようなマスク形状となっているスクリーン印刷マスクを用いて絶縁材料を印刷する手法等を用いることもできる。
【００６５】
次に、画素電極３８を形成する。画素電極３８は、大部分が層間絶縁膜３６上の所定位置に配置され、一部がコンタクトホール３７を介してドレイン電極３２と電気的に接続されるように形成される（図８（ｄ））。画素電極３８の構成材料としては、例えばＣｒ、Ａｌ、Ｔａ、Ｍｏ、Ｎｂ、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｐｄ、Ｉｎ、Ｎｉ、Ｎｄやそれらの金属を用いた合金等、ＩｎＯ2、ＳｎＯ2、ＩＴＯ等の導電性の酸化物、ポリアニリン、ポリピロール、ポリチオフェン、ポリアセチレン等の導電性高分子及びそれに塩酸、硫酸、スルホン酸等の酸、ＰＦ6、ＡｓＦ5、ＦｅＣｌ3等のルイス酸、ヨウ素等のハロゲン原子、ナトリウムカリウム等の金属原子等のドーパントを添加したもの、カーボンブラックや金属粒子を分散した導電性の複合材料等の、導電性を有する材料が挙げられる。形成手法については上述したデータ線３１等と同様であり、物理気相堆積法とフォトエッチングを組み合わせる方法、メタルスルーマスクを通して蒸着処理を行う手法、導電性粒子を含むポリマー混合物を滴下する手法などを適宜採用し得る。
【００６６】
なお、上述した実施形態においては、トランジスターの一例として有機半導体膜３３を用いた有機トランジスターのうち、トップゲート・ボトムコンタクト型の構造を有するものを例示していたが、他の構造、具体的にはトップゲート・トップコンタクト型の構造、ボトムゲート・ボトムコンタクト型の構造、ボトムゲート・トップコンタクト型の構造のいずれも採用することが可能である。
また、第２面における第２のアクティブマトリックス回路の形成工程は、有機半導体膜３３を用いることに起因して、工程の最高温度を低く抑えることが可能であり、例えば２００℃以下である。このため、先に第１面に形成した第１のアクティブマトリックス回路の損傷を抑えることができる。
【００６７】
その後、基板１上に、公知の方法によって電気泳動シート４１（図１参照）や第２共通電極４７（図１参照）を形成することにより、基板１の第２面に電気泳動ディスプレーが完成する。
【００６８】
本実施形態においては、第１面に形成した液晶ディスプレーは第２面に形成した電気泳動ディスプレーに対して、走査線数は等しく、データ線数は３倍となっている。
よって、例えば第１面に形成した液晶ディスプレーの走査線４と第２面に形成した電気泳動ディスプレーの走査線３９とをそれぞれ１対１に対応するように電気的に接続することで、同一のディスプレー駆動用ドライバーを用いて第１面および第２面に形成された両方のディスプレーを駆動することが可能となり、ドライバー個数の削減やドライバー実装プロセス工程の削減を含めたコスト低減効果が期待できる。またデータ線に関しても、同様の効果が期待できる。
このような第１面および第２面に形成された走査線およびデータ線の電気的な接続の具体的な方法に関しては、例えば基板１にスルーホールを形成して電気的に接続する方法や、あるいはそれぞれの面に実装したフレキシブルプリント基板を介して電気的に接続するといった手法を用いることが可能である。
【００６９】
なお、走査線４と走査線３９との関係は上記に限られず、走査線４の本数は、走査線３９の本数の整数倍とすることができる。このとき走査線３９の配置ピッチは、走査線４の配置ピッチの整数倍とすることが好ましい。このようにすれば、走査線３９を走査線４に容易に電気的に接続させることができる。
また、データ線８とデータ線３１との関係は上記に限られず、データ線８の本数は、データ線３１の本数の整数倍とすることができる。このときデータ線３１の配置ピッチは、データ線８の配置ピッチの整数倍とすることが好ましい。このようにすれば、データ線３１をデータ線８に容易に電気的に接続させることができる。
【００７０】
基板１の第２面に形成される第２のアクティブマトリックス回路は、有機ＴＦＴ２６を含んでいるため、ポリシリコンＴＦＴを有するアクティブマトリックス回路等と比較すると精細度を上げにくい。このため、第２のアクティブマトリックス基板の解像度と、第１面に形成される第１のアクティブマトリックス回路の解像度とを異ならせる場合には、第２のアクティブマトリックス基板の解像度をより低くし、その解像度を例えば２００ｄｐｉ以下に設定する。両面の解像度を異ならせることにより、例えば第１面と第２面で異なる表示機能を持った電気光学装置を作成することが可能となる。あるいは、第２面にタッチセンサー等のセンサーデバイスを形成する場合にも第１面の表示解像度と第２面のセンサー解像度が異なるようなデバイスを形成することが可能となる。
【００７１】
次に、上述した電気光学装置を用いて構成された電子機器の具体例について説明する。図９は、電気光学装置を適用した電子ノートブックを示す斜視図である。この電子ノートブック１０００は、入力デバイスや電子回路を搭載したノートパソコン本体１１００とそれに接続されたディスプレー部１２００とを有している。ディスプレー部１２００には、上記した電気光学装置１００が搭載されている。ディスプレー部１２００は必要に応じてヒンジ部分１３００を回転させることによって裏返すことができ、第１面の液晶ディスプレー１２１０又は第２面の電気泳動ディスプレー１２２０のいずれかを観察者側に向けることができる。これにより液晶ディスプレー１２１０を用いたノートパソコンとしても、電気泳動ディスプレー１２２０を用いた電子ブックとしても用いることが可能である。
電子機器の用途はこれに限定されず、例えば、上記のような装置の他、壁面等の不動産に属するものや、車両、飛行体、船舶等の移動体に属するものも該当する。
【００７２】
また、上述した実施形態においては、アクティブマトリックス基板としての基板１の第１面及び第２面にそれぞれ液晶ディスプレー、電気泳動ディスプレーを形成する態様を例示していたが、電気光学装置の実施形態はこれに限定されるものではない。アクティブマトリックス基板の第１面又は第２面には、有機ＥＬ（Electro Luminescence）ディスプレー、無機ＥＬディスプレー、エレクトロクロミックディスプレー等の他のディスプレーや、指紋センサー、光センサー、磁気センサー、温度センサー、圧力センサー、メモリー回路等の検出装置を形成することもできる。
また、基板１の第１面に形成される第１のアクティブマトリックス回路は、アモルファスシリコントランジスター、酸化物トランジスター、有機トランジスター等を含んで構成されていてもよい。
【符号の説明】
【００７３】
１…基板、２…ポリシリコン膜、３…ゲート絶縁膜、４，３５…ゲート電極、５…ドープシリコン領域、６…第１層間絶縁膜、７，１０，３７…コンタクトホール、８，３１…データ線、９…第２層間絶縁膜、１１…第１画素電極、２１…対向基板、２２…シール材、２３…液晶、２４…第１共通電極、３２…ドレイン電極、３３…有機半導体膜、３４…ゲート絶縁膜、３６…層間絶縁膜、３８…画素電極、３９…走査線、４１…電気泳動シート、４２…マイクロカプセル、４３…バインダー、４４…液相分散媒、４５…白色電気泳動粒子、４６…黒色電気泳動粒子、４７…第２共通基板、１００…電気光学装置。
【図１】
2010224403.tif 000003
【図２】
2010224403.tif 000004
【図３】
2010224403.tif 000005
【図４】
2010224403.tif 000006
【図５】
2010224403.tif 000007
【図６】
2010224403.tif 000008
【図７】
2010224403.tif 000009
【図８】
2010224403.tif 000010
【図９】
2010224403.tif 000011