(57)【要約】      （修正有）【課題】動作シーケンスの準備シーケンスとストレスシーケンスとを並列制御することにより動作時間を短縮する不揮発性半導体記憶装置を提供する。【解決手段】コマンドバッファー２０は、複数のコマンドを連続して入力し、内部動作制御部１０に出力する。内部動作制御部１０は、最初のコマンド信号を入力すると、最初のコマンドの動作を開始するための所定の準備シーケンス期間だけ待機し、準備期間が終了すると、最初のコマンドを実行するストレスシーケンス期間だけコマンドを実行する制御信号を出力する際、準備シーケンス期間が完了し次のコマンドが受付可能であることを示す次コマンド要求信号をコマンドバッファー２０へ出力し、コマンドバッファー２０は、次コマンド要求信号を入力すると次のコマンド信号を出力し、内部動作制御部１０は、最初のコマンドを実行しているストレスシーケンス期間中に、入力した次のコマンドの準備シーケンスを実行する。【選択図】図１
2010129106.tif 000002
【特許請求の範囲】
【請求項１】
書込み、消去、読み出し等の各メモリ動作の実行コマンドを生成するコマンド生成部と、前記コマンドを複数格納するコマンドバッファーと、内部動作シーケンスを制御して前記コマンドを実行させる内部動作制御部とを含む不揮発性半導体記憶装置において、
前記コマンドバッファーは、前記コマンド生成部から複数の前記コマンドのコマンド信号を連続して入力して格納し、前記複数のコマンド信号の最初のコマンド信号を、前記内部動作制御部に出力し、
前記内部動作制御部は、前記最初のコマンド信号を入力すると、内部動作として、前記最初のコマンドの動作を開始するための所定の準備シーケンス期間だけ待機し、前記準備期間が終了すると、前記最初のコマンドを実行するストレスシーケンス期間だけコマンドを実行する制御信号を出力する際、前記準備シーケンス期間が完了し次のコマンドが受付可能であることを示す次コマンド要求信号を前記コマンドバッファーへ出力し、
前記コマンドバッファーは、前記次コマンド要求信号を入力すると次のコマンド信号を出力し、
前記内部動作制御部は、前記最初のコマンドを実行しているストレスシーケンス期間中に、入力した次のコマンドの準備シーケンスを実行することを特徴とする不揮発性半導体記憶装置。
【請求項２】
前記内部動作制御部は、準備シーケンスを実行する準備ステート部と、ストレスシーケンスを実行するストレスステート部と、前記内部動作シーケンスを制御するための論理積部とを有することを特徴とする請求項１に記載の不揮発性半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性半導体記憶装置の動作シーケンスに係り、詳しくは、動作シーケンスの準備シーケンスを制御することにより装置の動作時間を短縮することを可能とする不揮発性半導体記憶装置に関する。
【背景技術】
【０００２】
不揮発性半導体記憶装置が書込み、消去、読み出し等の全てのメモリ動作を装置内で行う内部動作には、大きく分けて、セクターロード、セクターチェック、データロード等のメモリセルに電圧ストレスがかからない全ての準備シーケンスと、電圧の昇圧、印加、減圧をしている全てのストレスシーケンスとがある。準備シーケンスの動作期間は、セキュリティーのチェック、セクターやデータのロード等を行う期間であり、ストレスシーケンスの動作期間は、メモリセルに電圧を掛け、書込み、消去、読み出し等を実行する期間である。
【０００３】
これらの動作シーケンスは、記憶装置の内部動作制御部において生成され、各動作の制御信号が記憶装置に出力される。図５は、従来の内部動作制御部の構成を示すブロック図と、その動作シーケンスチャートである。図５ａにおいて、内部動作制御部１０は、準備ステート部１２とストレスステート部１４とを有している。コマンド生成部３０からコマンドを入力した準備ステート部１２において、所定の準備シーケンスが終了すると、ストレスステート部１４において、ストレスシーケンスが開始され、ストレス動作を実行するための制御信号がメモリ部６０へ出力される。
【０００４】
図５ｂには、内部動作制御部１０において生成された、内部動作のシーケンスが示されている。準備シーケンスとストレスシーケンスとは、重なることなく連続して生成されている。このように、ストレス動作を開始する前に、必ず準備動作のシーケンス期間だけ待機するため、内部動作が連続して行われる場合には、記憶装置の動作効率が悪くなる問題がある。近年、大量のデータを一度バッファにロードし、連続して一気に書き込むライトバッファプログラムと称される書込み方法が行なわれるようになってきた。このような大量のデータを一度に処理する場合、一回に書き込むデータ幅も大きくなり、書込みデータのロード時間が延びるため、全体の動作時間の効率化が求められている。
【０００５】
特許文献１には、複数のメモリブロックに記録する情報を一時格納する第１、第２バッファメモリが、複数のメモリブロックに対して並列に設けられ、複数のメモリブロックの読み出し、書込みデータを保持し、第１バッファメモリに保持されたデータを複数のメモリブロックのうちの１つへ書き込んでいる間に、第２バッファメモリに保持されたデータをＩ／Ｏ端子から出力することにより、不揮発性メモリ装置の書換え処理を高速化する、ことが記載されている。
【特許文献１】特開２００８−２０４６２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、このような問題を解決するためになされたものであり、その目的は、動作シーケンスの準備シーケンスとストレスシーケンスとを並列制御することにより装置の動作時間を短縮することを可能とする不揮発性半導体記憶装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の不揮発性半導体記憶装置は、書込み、消去、読み出し等の各メモリ動作の実行コマンドを生成するコマンド生成部と、コマンドを複数格納するコマンドバッファーと、内部動作シーケンスを制御してコマンドを実行させる内部動作制御部とを含む不揮発性半導体記憶装置において、コマンドバッファーは、コマンド生成部から複数のコマンドのコマンド信号を連続して入力して格納し、複数のコマンド信号の最初のコマンド信号を、内部動作制御部に出力し、内部動作制御部は、最初のコマンド信号を入力すると、内部動作として、最初のコマンドの動作を開始するための所定の準備シーケンス期間だけ待機し、準備期間が終了すると、最初のコマンドを実行するストレスシーケンス期間だけコマンドを実行する制御信号を出力する際、準備シーケンス期間が完了し次のコマンドが受付可能であることを示す次コマンド要求信号をコマンドバッファーへ出力し、コマンドバッファーは、次コマンド要求信号を入力すると次のコマンド信号を出力し、内部動作制御部は、最初のコマンドを実行しているストレスシーケンス期間中に、入力した次のコマンドの準備シーケンスを実行することを特徴とする。これにより、準備シーケンスを先行して行なうことが可能となり、記憶装置の各メモリ動作時間を短縮することができる。
【０００８】
本発明の不揮発性半導体記憶装置の内部動作制御部は、準備シーケンスを実行する準備ステート部と、ストレスシーケンスを実行するストレスステート部と、内部動作シーケンスを制御するための論理積部とを有することを特徴とする。これにより、動作シーケンスの準備シーケンスとストレスシーケンスとを並列制御することが可能となる。
【発明の効果】
【０００９】
本発明によれば、動作シーケンスの準備シーケンスとストレスシーケンスとを並列制御することにより準備シーケンスを先行して行なうことが可能となり、書込み、消去、読み出し等のメモリ動作時間を短縮することができる不揮発性半導体記憶装置を提供することが可能となる。
【発明を実施するための最良の形態】
【００１０】
本発明の実施例について図面を用いて説明する。図１は、本願発明の不揮発性半導体記憶装置の構成を示すブロック図と、内部動作のシーケンスを示す動作シーケンス図である。図１ａにおいて、不揮発性半導体記憶装置１００は、書込み、消去、読み出し等の各メモリ動作のそれぞれを実行するコマンドを生成し、それら一連のコマンドのコマンド信号を連続して出力するコマンド生成部３０と、コマンドを複数格納するコマンドバッファー２０と、内部動作シーケンスを制御してコマンドを実行させる内部動作制御部１０と、各メモリ動作が行われるメモリセルの番地を生成するアドレス生成部４０と、書込み動作におけるデータを生成するデータ生成部５０と、メモリセルアレイを有するメモリ部６０とを含んでいる。
【００１１】
図２は、コマンドバッファーのコマンドの格納を示すコマンド配列図である。図２において、コマンドバッファー２０は、コマンドを先入れ、先出しする（Ｆｉｒｓｔ  Ｉｎ  Ｆｉｒｓｔ  Ｏｕｔ）キュー機能を有している。このため、コマンド生成部３０から連続して出力されたコマンドＡ〜Ｚの信号を連続して格納し、先入れしたコマンドＡを先出しする動作により、次に説明する内部動作制御部１０からの次コマンド要求信号に応じて、コマンド信号を順次出力する。
【００１２】
図３は、本発明の内部動作制御部の構成を示す回路ブロック図である。図３において、内部動作制御部１０は、準備シーケンスを実行する準備ステート部１２と、ストレスシーケンスを実行するストレスステート部１４と、内部動作シーケンスを制御するための論理積部１６とを有している。図１及び図３において、内部動作制御部１０の準備ステート部１２は、コマンドバッファー２０からコマンドＡのコマンド信号を入力すると、図１ｂの最初の準備シーケンス期間だけ待機し、その準備期間が終了すると、準備ステート終了信号を論理積部１６へ出力する。
【００１３】
論理積部１６は、コマンドＡのコマンド信号と準備ステート終了信号と次コマンド要求信号とを入力すると、ストレスステート部１４へストレス動作信号を出力する。ストレスステート部１４は、ストレス動作信号を入力し、且つ、最初のストレスシーケンスが開始可能であれば、次コマンド要求信号を論理積部１６とコマンドバッファー２０へ出力する。また、図１ｂにおける最初のコマンドを実行するストレスシーケンス期間だけメモリ部６０を動作させるための制御信号を、メモリ部６０へ出力する。
【００１４】
コマンドバッファー２０は、次コマンド要求信号を入力すると、コマンドＢのコマンド信号を内部動作制御部１０の準備ステート部１２へ出力する。準備ステート部１２は同様に、図１ｂの次の準備シーケンス期間だけ待機し、その準備期間が終了すると、準備ステート終了信号を論理積部１６へ出力する。論理積部１６は、コマンドＢのコマンド信号と準備ステート終了信号と次のストレスシーケンスが開始可能である次コマンド要求信号とを入力すると、ストレスステート部１４へストレス動作信号を出力する。
【００１５】
ストレスステート部１４は、ストレス動作信号を入力し、且つ、次のストレスシーケンスが開始可能であれば、次コマンド要求信号を論理積部１６とコマンドバッファー２０とへ出力する。また、図１ｂにおける次のコマンドを実行するストレスシーケンス期間だけメモリ部６０を動作させるための制御信号を、メモリ部６０へ出力する。
【００１６】
図１ｂの一連の動作において、２番目の準備シーケンス終了とストレスシーケンス開始との間には、ウエイト期間が発生している。このように、通常は、次の動作の準備期間より、ストレスシーケンスの方が長くかかる。このため、ストレスステート部１４は、制御信号の終了状態を監視し、準備ステート終了信号が入力され、且つ、制御信号が終了すると、次コマンド要求信号を出力する。ところが、図１ｂにおける最初の次コマンド要求信号の出力は、ストレスシーケンスの制御信号がまだ発生しておらず、制御信号の終了状態と同じ状態であるため、最初の準備シーケンスが終了すると、ただちに出力されることになる。このように、コマンドバッファー２０のコマンドＡ〜Ｚの信号は、次コマンド要求信号に応じて順次出力され、メモリ部６０は、内部動作制御部１０の制御信号に応じて各メモリ動作を実行する。
【００１７】
図４は、本発明による消去、書込み動作を示す動作シーケンス図である。図４において、消去動作の準備シーケンスでは、メモリ部６０においては、セクターロードおよびセクターチェックが行われている。その後、消去動作のストレスシーケンスが開始されたタイミングで、書込みバッファープログラムの準備シーケンスが開始される。また、書込みバッファーシーケンスの準備期間には、セクターロードおよびセクターチェックに加えて、データロードの準備期間がある。
【００１８】
データロードにおいては、データバッファーの容量が大きくなるにつれて、データロード時間も長くなってくる。例えばデータが５１２ワードからなる場合は、４０〜５０μＳｅｃの時間が費やされる。この場合、本願発明では、データロードの準備期間をストレス期間中に先行して行なうことができるため、数十μＳｅｃの時間を短縮することが可能となり、内部動作が連続すればする程、この効果は大きくなる。また各メモリ動作の組み合わせにより、効果が変ることや失われることは無く、連続動作の回数の制限も無い。
【００１９】
以上説明したように、本発明によると、動作シーケンスの準備シーケンスとストレスシーケンスとを並列制御することにより準備シーケンスを先行して行なうことが可能となり、書込み、消去、読み出し等の各メモリ動作が連続して行われれば行なわれるだけ、全体の動作時間を短縮することができる不揮発性半導体記憶装置を提供することが可能となる。
【図面の簡単な説明】
【００２０】
【図１】本願発明の不揮発性半導体記憶装置の構成を示すブロック図と、内部動作を示す動作シーケンス図。
【図２】コマンドバッファーのコマンドの格納を示すコマンド配列図。
【図３】本発明の内部動作制御部の構成を示す回路ブロック図。
【図４】本発明による消去、書込み動作を示す動作シーケンス図。
【図５】従来の内部動作制御部の構成を示すブロック図と、その動作シーケンス図。
【符号の説明】
【００２１】
１０  内部動作制御部
１２  準備ステート部
１４  ストレスステート部
１６  論理積部
２０  コマンドバッファー
３０  コマンド生成部
４０  アドレス生成部
５０  データ生成部
６０  メモリ部
１００  不揮発性半導体記憶装置
【図１】
2010129106.tif 000003
【図２】
2010129106.tif 000004
【図３】
2010129106.tif 000005
【図４】
2010129106.tif 000006
【図５】
2010129106.tif 000007