(57)【要約】【課題】半導体装置の微細化および製造精度を確保しながら、容易に、ブレークダウン耐圧の向上を図ることを目的とする。【解決手段】ソース層１３の高さを高く形成することにより、ソース層１３とソース電極２０を主にソース層１３の側面で接続させることができるため、ソース層１３の幅を最小にし、微細化を図ることができ、同時に、トレンチ１５内に十分な厚みの絶縁膜１９を形成することができるため、ソース層１３上に絶縁膜１９が形成されず、ソース電極２０上の凹凸を抑制しながら、深い凹構造１７を形成してブレークダウン耐圧を向上させることができる。【選択図】図１
2010186760.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の表面に形成されるウェル層と、
前記ウェル層に接する直下層に形成されるドレイン層と、
少なくとも前記ウェル層中に形成されて内面にゲート絶縁膜が形成されるトレンチと、
前記トレンチ内部に形成されるゲート電極と、
前記ウェル層表面に前記トレンチと接して形成されるソース層と、
前記ソース層を挟んで前記トレンチと対向する前記ウェル層表面領域に形成される凹構造と、
前記凹構造内面に形成されるボディコンタクト電極と、
前記トレンチ内に形成されて前記ゲート電極を覆う絶縁膜と、
前記ソース層および前記ボディコンタクト電極を含む全表面に形成されるソース電極と、
前記半導体基板の裏面に形成されるドレイン電極と
を有し、前記ソース層が前記ソース層側面のみで前記ソース電極との電気的接続を確保できる高さであり、前記凹構造の底面位置が前記ソース層底面より深く形成され、かつ前記ソース層最上面から前記凹構造最深部までの深さが前記凹構造の幅の最大値に対して１．５倍以下であることを特徴とする半導体装置。
【請求項２】
前記ソース層最上面から前記凹構造最深部までの深さが前記凹構造の幅の最大値に対して１．０倍以上であることを特徴とする請求項１記載の半導体装置。
【請求項３】
半導体基板と、
前記半導体基板の表面に形成されるウェル層と、
前記ウェル層に接する直下層に形成されるドレイン層と、
少なくとも前記ウェル層中に形成されて内面にゲート絶縁膜が形成されるトレンチと、
前記トレンチ内部に形成されるゲート電極と、
前記ウェル層表面に前記トレンチと接して形成されるソース層と、
前記ソース層を挟んで前記トレンチと対向する前記ウェル層表面領域に形成される凹構造と、
前記凹構造内面に形成されるボディコンタクト電極と、
前記トレンチ内に形成されて前記ゲート電極を覆う絶縁膜と、
前記ソース層および前記ボディコンタクト電極を含む全表面に形成されるソース電極と、
前記半導体基板の裏面に形成されるドレイン電極と
を有し、前記ソース層が前記ソース層側面のみで前記ソース電極との電気的接続を確保できる高さであり、前記凹構造底面の平面に対する中央部近傍に凸部が形成され、前記凹構造の最も深い位置が前記ソース層底面より深く形成されることを特徴とする半導体装置。
【請求項４】
半導体基板と、
前記半導体基板の表面に形成されるウェル層と、
前記ウェル層に接する直下層に形成されるドレイン層と、
少なくとも前記ウェル層中に形成されて内面にゲート絶縁膜が形成されるトレンチと、
前記トレンチ内部に形成されるゲート電極と、
前記ウェル層表面に前記トレンチと接して形成されるソース層と、
前記ソース層を挟んで前記トレンチと対向する前記ウェル層表面領域に形成されるボディコンタクト電極と、
前記トレンチ内に形成されて前記ゲート電極を覆う絶縁膜と、
前記ソース層および前記ボディコンタクト電極を含む全表面に形成されるソース電極と、
前記半導体基板の裏面に形成されるドレイン電極と
を有し、前記ソース層が前記ソース層側面のみで前記ソース電極との電気的接続を確保できる高さであり、前記ボディコンタクト電極の底面位置が前記ソース層底面より深く形成されることを特徴とする半導体装置。
【請求項５】
前記ボディコンタクト電極の最も深い位置が前記ゲート電極の上面から前記ゲート電極の高さの１／２〜１／３の位置よりも浅くなるように形成されることを特徴とする請求項１〜請求項４のいずれかに記載の半導体装置。
【請求項６】
前記ゲート絶縁膜の上面が前記ソース層の上面より低い位置にあることを特徴とする請求項１〜請求項５のいずれかに記載の半導体装置。
【請求項７】
前記ドレイン層の下部に形成される前記ドレイン層とは逆の導電性を持つエピタキシャル層と、前記エピタキシャル層の下部に形成される前記ドレイン層とは逆の導電性を持つ半導体基板とをさらに有することを特徴とする請求項１〜請求項６記載のいずれかに記載の半導体装置。
【請求項８】
請求項１〜請求項７記載の半導体装置の製造方法であって、前記ボディコンタクト電極を製造するに際し、
前記ソース層の表面が露出した状態で不純物注入を行うことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、特に高耐圧の縦型ＭＯＳＦＥＴおよびその製造方法に関するものである。
【背景技術】
【０００２】
電源のスイッチ等に用いられる縦型ＭＯＳＦＥＴでは、オン抵抗を低減させながらブレークダウン耐圧を向上させることが求められており、従来の高耐圧の縦型ＭＯＳＦＥＴでは、ボディコンタクト電極やウェル層の不純物濃度を高くしてボディコンタクト電極やウェル層の寄生抵抗を低減しながら、チャネル領域の電位を安定させることによりブレークダウン耐圧の向上を図っていた。
【０００３】
以下、図６を用いて従来の高耐圧の縦型ＭＯＳＦＥＴの構造を説明する。
図６は従来の高耐圧の縦型ＭＯＳＦＥＴの構造を示す断面図であり、一対のトランジスタ構造部分を示している。
【０００４】
図６に示すように、従来の高耐圧の縦型ＭＯＳＦＥＴは、Ｎ型の半導体基板３０にはエピタキシャル法で形成されたＮ型のドレイン層３１が形成され、ドレイン層３１に接してＮ型の半導体基板３０の表面にチャネル領域が形成されるＰ型のウェル層３２が形成される。ウェル層３２のＮ型の半導体基板３０表面には深さｄが約０．３μｍのＮ型のソース層３３が選択的に形成される。ウェル層３２にソース層３３の一方の側に隣接して内面がゲート絶縁膜３４で覆われてドレイン層３１に達するトレンチ３５が形成され、トレンチ３５の内部にゲート電極３６が形成される。隣接するソース層３３間の領域となるソース層３３の他方の側に隣接するウェル層３２には凹構造３７が形成され、凹構造３７の内面にボディコンタクト電極３８が形成される。さらに、ゲート電極３６上を覆うように絶縁膜３９が堆積される。また、ソース層３３，ボディコンタクト電極３８および絶縁膜３９上にソース電極４０が形成され、ソース層３３に電圧を印加すると共に、ボディコンタクト電極３８にもソース層３３と同電圧を印加する構造である。さらに、半導体基板３０の表面に対する裏面には、ドレイン電極４１が形成される。
【０００５】
以上のような構成において、ゲート電極３６にバイアス電圧を印加することによりソース層３３−ドレイン層３１間が導通する。この時、ボディコンタクト電極３８にもソース電圧が印加されることにより、チャネル領域となるウェル層３２の電位が安定し、ブレークダウン耐圧を向上させていた。
【特許文献１】特開２００６−３１０６２１号公報
【特許文献２】特開２００８−２２７４４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来の高耐圧の縦型ＭＯＳＦＥＴが有する構成では、ゲート電極３６上に十分な厚みの絶縁膜３９を堆積するために、絶縁膜３９がトレンチ３５の凹構造をはみ出てソース層３３上まで高さｈが０．５μｍ程度のドーム状に形成されることになる。そのため、ソース層３３とソース電極４０の接続面積を確保するために、ソース層３３の幅を大きくする必要があり、微細化の妨げとなるという問題点があった。
【０００７】
また、ソース層３３にＰ型不純物が注入されるとソース層３３とソース電極４０の接続抵抗が増加するため、Ｐ型のボディコンタクト電極３８を形成する際に、ソース層３３上にマスクを形成する必要があり、製造工程が増加するという問題点があった。
【０００８】
さらに、ブレークダウン耐圧の更なる向上を図るためには、ウェル層３２の電位を安定化させる領域を広げるために凹構造３７を深く形成することによりボディコンタクト電極３８をウェル層３２の深い位置に渡り形成することが必要であるが、凹構造３７を深く形成することにより、絶縁膜３９の最上位位置とボディコンタクト電極３８の表面との高低差が大きくなり、ソース電極４０表面に凹凸が形成され、ソース電極に接続されるワイヤ等の接続不良が発生するという問題点があった。また、凹構造３７を深く形成する代わりにウェル層３２に高濃度不純物領域を形成して寄生抵抗を下げることによりブレークダウン耐圧の向上を図ることもできるが、ソース層３３上のマスクの形成と深い領域まで高濃度不純物領域を形成するためのイオン注入により工程が増加するという問題点もあった。
【０００９】
本発明の半導体装置および半導体装置の製造方法は、前記従来の問題点を解決するために、半導体装置の微細化および製造精度を確保しながら、容易に、ブレークダウン耐圧の向上を図ることを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明の半導体装置は、半導体基板と、前記半導体基板の表面に形成されるウェル層と、前記ウェル層に接する直下層に形成されるドレイン層と、少なくとも前記ウェル層中に形成されて内面にゲート絶縁膜が形成されるトレンチと、前記トレンチ内部に形成されるゲート電極と、前記ウェル層表面に前記トレンチと接して形成されるソース層と、前記ソース層を挟んで前記トレンチと対向する前記ウェル層表面領域に形成される凹構造と、前記凹構造内面に形成されるボディコンタクト電極と、前記トレンチ内に形成されて前記ゲート電極を覆う絶縁膜と、前記ソース層および前記ボディコンタクト電極を含む全表面に形成されるソース電極と、前記半導体基板の裏面に形成されるドレイン電極とを有し、前記ソース層が前記ソース層側面のみで前記ソース電極との電気的接続を確保できる高さであり、前記凹構造の底面位置が前記ソース層底面より深く形成され、かつ前記ソース層最上面から前記凹構造最深部までの深さが前記凹構造の幅の最大値に対して１．５倍以下であることを特徴とする。
【００１１】
また、前記ソース層最上面から前記凹構造最深部までの深さが前記凹構造の幅の最大値に対して１．０倍以上であることを特徴とする。
また、半導体基板と、前記半導体基板の表面に形成されるウェル層と、前記ウェル層に接する直下層に形成されるドレイン層と、少なくとも前記ウェル層中に形成されて内面にゲート絶縁膜が形成されるトレンチと、前記トレンチ内部に形成されるゲート電極と、
前記ウェル層表面に前記トレンチと接して形成されるソース層と、前記ソース層を挟んで前記トレンチと対向する前記ウェル層表面領域に形成される凹構造と、前記凹構造内面に形成されるボディコンタクト電極と、前記トレンチ内に形成されて前記ゲート電極を覆う絶縁膜と、前記ソース層および前記ボディコンタクト電極を含む全表面に形成されるソース電極と、前記半導体基板の裏面に形成されるドレイン電極とを有し、前記ソース層が前記ソース層側面のみで前記ソース電極との電気的接続を確保できる高さであり、前記凹構造底面の平面に対する中央部近傍に凸部が形成され、前記凹構造の最も深い位置が前記ソース層底面より深く形成されることを特徴とする。
【００１２】
また、半導体基板と、前記半導体基板の表面に形成されるウェル層と、前記ウェル層に接する直下層に形成されるドレイン層と、少なくとも前記ウェル層中に形成されて内面にゲート絶縁膜が形成されるトレンチと、前記トレンチ内部に形成されるゲート電極と、前記ウェル層表面に前記トレンチと接して形成されるソース層と、前記ソース層を挟んで前記トレンチと対向する前記ウェル層表面領域に形成されるボディコンタクト電極と、前記トレンチ内に形成されて前記ゲート電極を覆う絶縁膜と、前記ソース層および前記ボディコンタクト電極を含む全表面に形成されるソース電極と、前記半導体基板の裏面に形成されるドレイン電極とを有し、前記ソース層が前記ソース層側面のみで前記ソース電極との電気的接続を確保できる高さであり、前記ボディコンタクト電極の底面位置が前記ソース層底面より深く形成されることを特徴とする。
【００１３】
また、前記ボディコンタクト電極の最も深い位置が前記ゲート電極の上面から前記ゲート電極の高さの１／２〜１／３の位置よりも浅くなるように形成されることを特徴とする。
【００１４】
また、前記ゲート絶縁膜の上面が前記ソース層の上面より低いことを特徴とする。
また、前記ドレイン層の下部に形成される前記ドレイン層とは逆の導電性を持つエピタキシャル層と、前記エピタキシャル層の下部に形成される前記ドレイン層とは逆の導電性を持つ半導体基板とをさらに有することを特徴とする。
【００１５】
さらに、本発明の半導体装置の製造方法は、前記半導体装置の製造方法であって、前記ボディコンタクト電極を製造するに際し、前記ソース層の表面が露出した状態で不純物注入を行うことを特徴とする。
【００１６】
以上により、半導体装置の微細化および製造精度を確保しながら、容易に、ブレークダウン耐圧の向上を図ることができる。
【発明の効果】
【００１７】
以上のように、本発明の半導体装置および半導体装置の製造方法は、ソース層の高さを高く形成することにより、ソース層とソース電極を主にソース層の側面で接続させることができるため、ソース層の幅を最小にし、微細化を図ることができ、同時に、前記トレンチの凹構造内に十分な厚みの絶縁膜を形成することができるため、ソース層上面より高い位置に絶縁膜が形成されず、ソース電極上の凹凸を抑制しながら、ウェル層内部に深い凹構造を形成してブレークダウン耐圧を向上させることができる。また、ボディコンタクト層を用いずにウェル層に高濃度不純物領域を形成する際にも、ソース層上面に不純物が入ったとしてもソース層側面には不純物は入らないため、ソース層の側面でソース電極との接続を確保でき、ソース層上のマスクを用いずに不純物注入を行うことができる。
【発明を実施するための最良の形態】
【００１８】
（実施の形態１）
まず、実施の形態１における半導体装置について、図１を用いて説明する。
図１は実施の形態１における高耐圧の縦型ＭＯＳＦＥＴの構造を示す断面図であり、図１（ａ）は全体構造を示す断面図、図１（ｂ）は凹構造の実施例を示す拡大図である。
【００１９】
図１（ｂ）に示すように、実施の形態１における高耐圧の縦型ＭＯＳＦＥＴは、Ｎ型の半導体基板１０にはエピタキシャル法等で形成されたＮ型のドレイン層１１が形成され、ドレイン層１１に接してＮ型の半導体基板１０の表面にチャネル領域が形成されるＰ型のウェル層１２が形成される。ウェル層１２のＮ型の半導体基板１０表面にはＮ型のソース層１３が選択的に形成される。ウェル層１２にソース層１３の一方の側に隣接して内面がゲート絶縁膜１４で覆われてドレイン層１１に達するトレンチ１５が形成され、トレンチ１５の内部にゲート電極１６が形成される。隣接するソース層１３間の領域となるソース層１３の他方の側に隣接するウェル層１２には凹構造１７が形成され、凹構造１７の内面にボディコンタクト電極１８が形成される。さらに、ゲート電極１６上を覆うようにトレンチ１５内に絶縁膜１９が堆積される。また、露出した、ソース層１３，ゲート絶縁膜１４，ボディコンタクト電極１８および絶縁膜１９上にソース電極２０が形成され、ソース層１３に電位を印加すると共に、ボディコンタクト電極１８にも同電位を印加する構造である。さらに、半導体基板１０の表面に対する裏面には、ドレイン電極１１が形成される。
【００２０】
以上のような構成において、ゲート電極１６にバイアス電圧を印加することによりソース層１３−ドレイン層１１間が導通する。この時、ボディコンタクト電極１８にもソース電圧が印加されることにより、ウェル層１２中の電位差により生じる寄生抵抗が削減され、チャネル領域となるウェル層１２の電荷が安定し、ブレークダウン耐圧を向上させることができる。
【００２１】
ここで、ソース層１３は、従来のソース層より断面形状から見た高さが高く、ソース層１３の側面のみでソース電極２０との接続抵抗が十分小さくなるような接続面積を確保できるように、例えば、ソース層１３の高さＤ＝０．５μｍ程度に形成する。さらに、図１では、ゲート絶縁膜１４をソース層１４上面と同じ高さまで形成する場合を示しているが、ゲート絶縁膜１４をソース層１４上面からゲート電極１６の上面までの間の高さまで形成することにより、トレンチ１５の上方でもソース電極２０との接続面積を確保する構成にすることもできる。このように、ソース層１３の側面のみでソース電極２０との接続を確保しているために、ソース層１３の上面面積を小さくすることができ、縦型ＭＯＳＦＥＴを微細化することができる。
【００２２】
また、ソース層１３の高さを高くすることにより、ボディコンタクト電極１８を従来のものよりも深く形成し、ブレークダウン耐圧のさらなる向上を図ることが可能となっている。つまり、従来ではソース電極２０表面の平坦化を確保するために、凹構造をあまり深く形成できなかったが、トレンチ１５内に十分な絶縁膜１９を設けることができ、ソース層１３上には絶縁膜が形成されないため、従来の高耐圧の縦型ＭＯＳＦＥＴに比べて深く凹構造１７を形成することができる。例えば、従来の高耐圧の縦型ＭＯＳＦＥＴでは、絶縁膜のドーム形状部分の高さｈが０．５μｍ、ソース層の高さｄが０．３μｍであったため、凹構造の深さＸは０．１μｍにしか形成できなかったが、絶縁膜１９がソース層１３上に形成されないため、ソース層１３の高さＤを０．５μｍで形成したとしても、最深部の深さＡが０．３＋０．５＋０．１−０．５＝０．４μｍ程度の凹構造１７を形成することができる。なお、このときの凹構造１７の幅における最大値Ｗは０．６μｍであり、ソース層１３表面から凹構造１７の最深部までの深さは凹構造１７の幅における最大値の１．５倍である。ソース層１３表面から凹構造１７の最深部までの深さを凹構造１７の幅における最大値に対してより大きくするとソース層１３表面に凹凸が形成されるため、ソース層１３表面から凹構造１７の最深部までの深さを凹構造１７の幅における最大値に対して１．５倍以下にする必要がある。さらに、ブレークダウン耐圧を高めるためには、凹構造１７の深さを大きくする必要があり、現実的には、ソース層１３表面から凹構造１７の最深部までの深さを凹構造１７の幅における最大値に対して１〜１．５倍にするのが好ましい。ここで、凹構造１７の最深部は、ソース層１３下面より深く、ゲート電極１６下面近傍までできるだけ深く形成することにより、ブレークダウン耐圧を向上させる効果を奏するが、ボディコンタクト電極１８の形成の際に注入される不純物がドレイン層１１まで注入されることを防ぐため、ゲート電極１６上面からゲート電極１６の高さの１／２〜１／３程度までの深さに形成することが好ましい。
【００２３】
また、以上の説明では、凹構造１７の底面は半導体基板１０表面とほぼ平行となる場合について説明したが、図１（ｂ）に示すように、凹構造１７の底面の平面形状における中央部付近に凸構造を設けても良い。凸構造を設けることにより、凹構造１７の最深部をより深く形成したとしてもソース電極２０表面の凹凸の形成が抑制され、ドレイン層１１への不純物の注入を防止できる範囲で、最深部がより深い凹構造１７を形成することができる。
【００２４】
以上のように、ソース層１３の高さを高くし、ソース層１３側面のみでソース電極２０との十分な接続を確保することにより、ソース層１３上面積を最小限に止めることができ、縦型ＭＯＳＦＥＴの微細化を実現することができる。さらに、ソース層１３の高さを高くし、ゲート電極１６上の絶縁膜１９をトレンチ１５内のみに形成してソース層１３上にはみ出さないようにすることにより、ソース電極２０表面の平坦化を確保しながら、ボディコンタクト電極１８を深くまで形成することができるため、ソース電極２０へのボンディング精度を確保しながら、ブレークダウン耐圧を向上させることができる。
【００２５】
次に、図２〜図４を用いて実施の形態１における半導体装置の製造方法について説明する。
図２〜図４は実施の形態１における半導体装置の製造方法を説明する工程断面図である。
【００２６】
まず、Ｎ型の半導体基板１０上にエピタキシャル成長法によりドレイン層１１を成長させる（図２（ａ））。
次に、ドレイン層１１の全面に不純物イオンを注入することにより、半導体基板１０表面にＰ型のウェル層１２を形成する。その後、トレンチ１５形成領域上を開口するマスク５０を用いてウェル層１２を選択的にエッチングする。このとき、ドレイン層１１の上部も一部エッチングされて、ドレイン層１１が凸形状となる（図２（ｂ））。
【００２７】
次に、半導体基板１０表面全面に酸化膜成長法によりゲート絶縁膜１４となる酸化膜を形成することにより、トレンチ１５を形成する（図２（ｃ））。
その後、酸化膜上全面にポリシリコン５１を成長させ、抵抗を下げるためにＮ型の高濃度イオン注入を行う（図２（ｄ））。
【００２８】
次に、ポリシリコン５１の一部を残してエッチング除去することにより、所定の高さのゲート電極１６をトレンチ１５内に形成する（図３（ａ））。
次に、全面に層間絶縁膜を堆積し、ゲート絶縁膜１６上の層間絶縁膜を絶縁膜１９として残す他、層間絶縁膜をエッチング除去する。このとき、ウェル層１２上の酸化膜も同時に除去する。さらに、ウェル層１２側面の酸化膜を一部除去しても良い（図３（ｂ））。
【００２９】
次に、マスク５２を用いて、ウェル層１２表面の一部を選択的にプラズマエッチングする（図３（ｃ））。
さらに、残ったウェル層１２上部に対して、マスク５３を用いてイオン注入し、Ｎ型のソース層１３を形成する。これにより、ソース層１３より深部のウェル層１２のエッチング領域が凹構造１７となる（図３（ｄ））。
【００３０】
次に、全面にＰ型イオンを注入して凹構造１７の表面にボディコンタクト電極１８を形成する。このとき、マスクを用いずにイオン注入すると、ソース層１３にもイオン注入されて表面が高抵抗化されるが、電極との接続をソース層１３の側面のみで行うため、ソース層１３表面が高抵抗化されてもかまわない。従って、マスクを用いずにボディコンタクト電極１８を形成することができるので、容易な製造工程でボディコンタクト電極１８を形成することができる（図４（ａ））。
【００３１】
次に、全面にアルミスパッタを行うことにより、ソース層１３の側面およびボディコンタクト電極１８の両方に電気的に接続されるソース電極２０が形成される（図４（ｂ））。
【００３２】
最後に、半導体基板１０の裏面にドレイン電極２１を形成して、図１で説明した半導体装置が完成する（図４（ｃ））。
（実施の形態２）
次に、実施の形態２における半導体装置および半導体装置の製造方法について、図５を用いて説明する。
【００３３】
図５は実施の形態２における高耐圧の縦型ＭＯＳＦＥＴの構造を示す断面図であり、図１と同じ構成の部分については同じ符号を付し、説明を省略する。
図５においては、凹構造１７（図１参照）を形成せず、不純物注入のみでボディコンタクト電極２２を形成する。ボディコンタクト電極２２の深さは、実施の形態１における凹構造１７（図１参照）と同様に、ソース層１３下面より深く、ゲート電極１６下面近傍までできるだけ深く形成し、好ましくは、不純物がドレイン層１１まで注入されることを考慮してゲート電極１６上面からゲート電極１６の高さの１／２〜１／３程度までの深さに形成する。また、トレンチ１５におけるゲート絶縁膜１４は半導体基板１０表面より低い位置までに形成し、ボディコンタクト電極２２形成時の不純物注入により生じたソース層１３とボディコンタクト電極２２との段差、およびソース層１３とゲート絶縁膜１４との段差によってソース層１３側面を露出させる。そのため、露出したソース層１３側面のみでソース電極２０との接続を十分確保できるようにゲート絶縁膜１４を形成する。
【００３４】
以上のように、ソース層１３の高さを高くし、ソース層１３側面のみでソース電極２０との十分な接続を確保することにより、ソース層１３上面積を最小限に止めることができ、縦型ＭＯＳＦＥＴの微細化を実現することができる。さらに、ウェル層１２に凹構造１７（図１参照）を形成することなく、不純物の注入のみで深いボディコンタクト電極２２を形成することにより、ソース電極２０表面の平坦化を確保しながら、ボディコンタクト電極１８を深くまで形成することができるため、ソース電極２０へのボンディング精度を確保しながら、ブレークダウン耐圧を向上させることができる。ソース層１３側面のみでソース電極と接続させるため、このときの不純物注入においてもマスクを用いる必要がなく、製造工程の手番増大を抑制することができる。
【００３５】
以上の各実施の形態で説明した１対の高耐圧の縦型ＭＯＳＦＥＴを連続して形成し、それぞれの縦型ＭＯＳＦＥＴにおけるゲート電極配線，ソース電極配線，ドレイン電極配線を互いに共通接続することにより、電源等に対するスイッチングデバイスを形成することができる。
【００３６】
この場合、ゲート電極が形成されるトレンチを互いに平行に形成することにより、特性が安定するため好ましい。
また、以上の各実施の形態では、Ｎ型の半導体基板にＮチャネル型の縦型トランジスタを形成する場合を例に説明したが、Ｐチャネル型の縦型トランジスタについても、同様の構成で形成することができる。また、ゲート絶縁膜型バイポーラトランジスタ（ＩＧＢＴ）にも同様の構成で形成することができる。
【産業上の利用可能性】
【００３７】
本発明は、半導体装置の微細化および製造精度を確保しながら、容易に、ブレークダウン耐圧の向上を図ることができ、高耐圧の縦型ＭＯＳＦＥＴおよびその製造方法等に有用である。
【図面の簡単な説明】
【００３８】
【図１】実施の形態１における高耐圧の縦型ＭＯＳＦＥＴの構造を示す断面図
【図２】実施の形態１における半導体装置の製造方法を説明する工程断面図
【図３】実施の形態１における半導体装置の製造方法を説明する工程断面図
【図４】実施の形態１における半導体装置の製造方法を説明する工程断面図
【図５】実施の形態２における高耐圧の縦型ＭＯＳＦＥＴの構造を示す断面図
【図６】従来の高耐圧の縦型ＭＯＳＦＥＴの構造を示す断面図
【符号の説明】
【００３９】
１０    半導体基板
１１    ドレイン層
１２    ウェル層
１３    ソース層
１４    ゲート絶縁膜
１５    トレンチ
１６    ゲート電極
１７    凹構造
１８    ボディコンタクト電極
１９    絶縁膜
２０    ソース電極
２１    ドレイン電極
２２    ボディコンタクト電極
３０    半導体基板
３１    ドレイン層
３２    ウェル層
３３    ソース層
３４    ゲート絶縁膜
３５    トレンチ
３６    ゲート電極
３７    凹構造
３８    ボディコンタクト電極
３９    絶縁膜
４０    ソース電極
４１    ドレイン電極
５０    マスク
５１    ポリシリコン
５２    マスク
５３    マスク
【図１】
2010186760.tif 000003
【図２】
2010186760.tif 000004
【図３】
2010186760.tif 000005
【図４】
2010186760.tif 000006
【図５】
2010186760.tif 000007
【図６】
2010186760.tif 000008