(57)【要約】【課題】放電後に放電電極間に逆方向の残留電圧が印加されるのを防止することにより放電を安定化し、また、放電後に生ずる残留振動を短時間で減衰させ、残留振動の影響により次の放電の同期ずれが生ずるのを防止すること。【解決手段】２段の磁気パルス圧縮回路と、リセット回路ＲＣを有するパルスレーザ用電源回路において、転送コンデンサＣ１，Ｃ２あるいはＣｐに並列に抵抗Ｒ１とインダクタＬ１を接続する。これにより、各転送段の磁気コアの磁気リセット時間を制御することが可能となり、放電電極間に逆方向の残留電圧が印加されるのを防ぐことができる。また、最終磁気リセット完了後の残留エネルギーにより電圧が振動するのを急速に減衰させることができる。なお、上記抵抗Ｒ１とＬ１の直列回路を、磁気圧縮回路の各段の転送コンデンサＣ１，Ｃ２，Ｃｐに並列に分割して接続してもよい。【選択図】          図１
2010073948.tif 000002
【特許請求の範囲】
【請求項１】
主コンデンサに充電された電圧が一次側に印加されるトランスと、該トランスの２次側に接続され、可飽和リアクトルと転送コンデンサからなる磁気圧縮回路と、リセット巻線にリセット電流を流すことによりコアを逆励磁して、上記トランスと可飽和リアクトルの磁気リセットを行なうリセット回路を備えたパルスレーザ用電源装置であって、
上記転送コンデンサに並列に、抵抗とインダクタの直列回路が接続されている
ことを特徴とするパルスレーザ用電源装置。
【請求項２】
上記抵抗とインダクタの直列回路は、上記磁気圧縮回路の最終段の転送コンデンサに並列に接続されている
ことを特徴とする請求項１に記載のパルスレーザ用電源装置。
【請求項３】
上記抵抗とインダクタの直列回路は、上記磁気圧縮回路の各段の転送コンデンサに並列に、分割して接続されている
ことを特徴とする請求項１に記載のパルスレーザ用電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エキシマレーザ等のパルスレーザ用電源装置に関し、さらに詳細には、磁気圧縮モジュール（ＭＰＣ）の転送時間の安定化を達成することができ、ツインチャンバ（２ステージ方式）発振方式のレーザ装置に適用するのに好適なパルスレーザ用電源装置に関するものである。
【背景技術】
【０００２】
半導体デバイスの高集積化の要求に対応するため、半導体露光装置用光源には、エキシマレーザ装置が用いられている。
近年、露光装置のスループット向上と回路パターンの超微細化のため、特許文献１や特許文献２で示されている、発振段用レーザ及び増幅段用レーザを備えたダブルチャンバシステムで高出力化が計られている。
今後、半導体デバイスの高集積化が進んで３２ｎｍノードプロセスになると、露光装置は液浸技術による高ＮＡ（１．３〜１．５）化とダブルパターニング等の技術の導入に必要になる。この３２ｎｍノード対応露光装置の高スループット化のため、ＡｒＦエキシマレーザには、高繰返し周波数（６ｋＨｚ以上）かつ高出力（６０Ｗ以上）が要求されている。
【０００３】
ダブルチャンバシステムは、高出力化の要求に答えるため、高光品位（スペクトル性能など）、小出力のレーザ光をつくる発振段レーザと、そのレーザ光を増幅する増幅段レーザで構成されている。ダブルチャンバシステムの形態としては、増幅段チャンバに共振器ミラーを設けないＭＯＰＡ（Ｍａｓｔｅｒ  Ｏｓｃｉｌｌａｔｏｒ  Ｐｏｗｅｒ  Ａｍｐｌｉｆｉｅｒ）方式と共振器ミラーを設けるＭＯＰＯ（Ｍａｓｔｅｒ  Ｏｓｃｉｌｌａｔｏｒ  Ｐｏｗｅｒ  Ｏｓｃｉｌｌａｔｏｒ）方式とに大別される。
ダブルチャンバシステムにおいては、発振段レーザと増幅段レーザが放電するタイミングを調整する必要があり、発振段レーザと増幅段レーザの放電、発光のタイミングがずれると発振段レーザから放出されたレーザビームは良好に増幅されない。
【０００４】
エキシマレーザは、レーザチェンバ内部には、レーザガスを励起するための一対の主放電電極が、レーザ発振方向に垂直な方向に所定の距離だけ離間して対向配置されている。この一対の主放電電極には高電圧パルスが印加され、主放電電極間にかかる電圧がある値（ブレークダウン電圧）に到達すると、主放電電極間のレーザガスが絶縁破壊されて主放電が開始し、この主放電によりレーザ媒質が励起される。よって、このような露光用ガスレーザ装置は主放電の繰返しによるパルス発振を行い、放出するレーザ光はパルス光となる。
【０００５】
上記レーザ装置において、レーザチェンバ内で放電を発生させレーザガスを励起させるための電源装置の高電圧パルス発生器の構成例を図５に示す。
図５のパルスレーザ用電源装置の高電圧パルス発生器は、可飽和リアクトルからなる３個の磁気スイッチＳＲ１、ＳＲ２、ＳＲ３と昇圧トランスＴＣ１を用いた２段の磁気パルス圧縮回路からなる。磁気スイッチＳＲ１はＩＧＢＴ等の半導体スイッチング素子である固体スイッチＳＷでのスイッチングロスの低減用のものであり、磁気アシストとも呼ばれる。
第１の磁気スイッチＳＲ２と第２の磁気スイッチＳＲ３により２段の磁気パルス圧縮回路を構成している。
【０００６】
図示しない充電器により主コンデンサＣ０が充電されている状態で、スイッチＳＷがＯＮとなり、磁気アシストＳＲ１の両端にかかる主コンデンサＣ０の充電電圧Ｖｃ０の時間積分値が磁気アシストＳＲ１の特性で決まる限界値に達すると、磁気アシストＳＲ１が飽和して磁気スイッチが入り、主コンデンサＣ０、磁気アシストＳＲ１、昇圧トランスＴＣ１の１次側、スイッチＳＷのループに電流が流れる。同時に、昇圧トランスＴＣ１の２次側、コンデンサＣ１のループに電流が流れ、主コンデンサＣ０に蓄えられた電荷が移行してコンデンサＣ１に充電される。
コンデンサＣ１が充電されると、コンデンサＣ１における電圧Ｖｃ１の時間積分値が磁気スイッチＳＲ２の特性で決まる限界値に達すると、磁気スイッチＳＲ２が飽和して磁気スイッチが入り、コンデンサＣ１、コンデンサＣ２、磁気スイッチＳＲ３のループに電流が流れ、コンデンサＣ１に蓄えられた電荷が移行してコンデンサＣ２に充電される。
【０００７】
さらにこの後、コンデンサＣ２における電圧Ｖｃ２の時間積分値が磁気スイッチＳＲ３の特性で決まる限界値に達すると、磁気スイッチＳＲ３が飽和して磁気スイッチが入り、コンデンサＣ２、ピーキングコンデンサＣｐ、磁気スイッチＳＲ３のループに電流が流れ、コンデンサＣ２に蓄えられた電荷が移行してピーキングコンデンサＣｐが充電される。  ピーキングコンデンサＣｐが充電され、その電圧Ｖｃｐがある値（ブレークダウン電圧）Ｖｂに達すると、図示しないチャンバー内の主放電電極間で主放電が開始し、この主放電によりレーザ媒質が励起され、レーザ光が発生する。
【０００８】
上記磁気パルス圧縮を行った後は、磁気スイッチ、昇圧ＳＲ１〜ＳＲ３、トランスＴＣ１のコアの磁気リセットを行う必要がある。
磁気リセットには様々な方法があるが、その一つとしてコアにリセット巻線を設け、このリセット巻線に、主巻線とは逆方向に直流電流を流すリセット回路を設け、このリセット回路により、上記リセット巻線に電流（リセット電流）を流しておく方法がある。
図５に示したものでは、上記磁気スイッチＳＲ１，ＳＲ２，ＳＲ３、トランスＴＣ１をリセットするためのリセット回路ＲＣが設けられており、該リセット回路ＲＣにより、上記磁気スイッチＳＲ１，ＳＲ２，ＳＲ３、トランスＴＣ１をリセットする。
すなわち、磁気スイッチＳＲ１，ＳＲ２、ＳＲ３、トランスＴＣ１のコアには、リセット巻線ＬＲ１，ＬＲ２，ＬＲ３，ＴＲ１が巻かれており、リセット巻線ＬＲ１，ＬＲ２，ＬＲ３，ＴＲ１はリアクトルＬ、直流電源Ｅに直列に接続されている。
そして、上記リセット巻線ＬＲ１，ＬＲ２，ＬＲ３，ＴＲ１にリセット電流Ｉｒを流して磁気スイッチＳＲ１，ＳＲ２，ＳＲ３、トランスＴＣ１をリセットする。
【０００９】
上記のような磁気パルス圧縮回路を用いた電源回路は、比較的簡単な回路構成によって高速パルス電圧が得られる利点があるが、負荷からの反射エネルギー及びコアリセット時の余剰エネルギーの処理において充分でないという問題があった。
このような問題に対処するため、例えば、特許文献３、特許文献４に記載のものでは、ダイオード、あるいは抵抗とダイオードを回路上に挿入し、反射電圧を抑制していた。このような構成とすれば、ダイオードの順方向電圧分までは減衰可能であった。
【特許文献１】特開２００１−２４２６５号号公報
【特許文献２】特開２００４−３４２９６４号公報
【特許文献３】特開平４−１９３０７３号公報
【特許文献４】特開平１１−１１２３００号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
図６に磁気リセット時の放電チャンバの電極間に印加される電圧のタイムチャートを示す。なお、同図の縦軸はピーキングコンデンサＣｐの電圧Ｖｃｐを示し、横軸は時間ｔであり、同図は６ｋＨｚ動作時の電圧Ｖｃｐの変動を示している。
同図に示すように、負の高電圧パルスが発生して放電電極間に放電が発生したのち（同図の(1) 放電タイミング）、電圧Ｖｃｐは反転して上昇する。
そして、磁気スイッチＳＲ１，ＳＲ２，ＳＲ３、トランスＴＣ１のリセットが完了すると（同図(2) 最終磁気リセット完了タイミング）、電圧Ｖｃｐは振動しながら減衰する（同図(3) の残留エネルギーの減衰期間）。
【００１１】
上記電源回路において、主放電の繰返し周波数を高くし、高繰り返し動作を行っていくには、可飽和リアクトル、トランスのリセット時間も短くする必要がある。
しかし、リセット時間、周期が短くなると、放電後のチャンバー（放電電極間）に印加されるプラス側の電圧が大きくなり高周波放電動作が不安定になる。また、残留エネルギーの振動の影響により、次の放電がパルス発生動作に遅延時間を生ずる。
すなわち、図６に示すように、例えば主放電の繰り返し周波数が６ｋＨｚで、放電周期が１６６．７μｓであると、次の放電までに残留振動が減衰せず、また、放電後に電極間に印加されるプラス側の電圧が大きくなる。
【００１２】
すなわち、主放電の繰返し周波数を高くし、高繰り返し動作を行うと、以下２点の問題が生ずる。
（１）高周波動作を行うと、各可飽和リアクトル、トランスの磁気リセットも早く終了させる必要がある。リセットを早く終了させるには各可飽和リアクトル等の磁気リセットを早く終了させることになる。
リセット動作は、コアの両端コンデンサの電位差を主転送時とは反対方向に印加させることにより行っている。リセットを早くするということはコアの両端電位差を大きくすることである。このため放電後のチャンバーに印加されるプラス側の電圧が大きくなる。
【００１３】
この点についてさらに説明する。
リセットの順番は、コアのＶｔ積が小さい順に終了していく。図５の回路では、ＳＲ３→ＳＲ２→ＴＣ１の順番である。
リセットが完了すると可飽和リアクトル両端は、周波数が小さい（周期が長い）成分では、インダクタンス値が小さくなる。例えば磁気スイッチＳＲ３のリセットが終了すると、その両端のコンデンサＣ２、Ｃｐがインダクタンスなしで接続された状態となる。容量としてはＣ２／／Ｃｐの並列合成容量として機能する。
このため、磁気スイッチＳＲ２のリセット終了時は、コンデンサＣ１、Ｃ２、Ｃｐは並列に接続された状態となる。トランスＴＣ１のリセット動作時はコンデンサＣ１に電圧が印加される。
すなわちＣ１／／Ｃ２／／Ｃｐの合成容量に電圧が印加されている状態でリセットが行われている。このためこの間は、放電チャンバの放電部に印加される電圧は、ピーキングコンデンサＣｐの電圧Ｖｃｐと同等であり、Ｃ１／／Ｃ２／／Ｃｐの合成容量に印加される電圧となる。この電圧は次回放電に影響を与えるので、上限値以下に抑える必要がある。
【００１４】
図７にリセット後の残留エネルギーの振動イメージを示す。
各段の可飽和リアクトル等の磁気リセット時間は、同図に示すように最終段が一番早く、以後、転送元への順番でリセットが完了していく。転送元の磁気コアのＶｔ積が一番大きいため、最終段の可飽和リアクトルに向かってリセット時間は小さくなる。そして、残留エネルギーは同図の経路で減衰する。
なお、Ｖｔ積は、印加電圧と飽和までの時間の積であり、可飽和リアクトルのエネルギー蓄積可能量を示す。
以上のように、リセット動作を早く終了させるためには、コア両端の印加電圧を高くする必要があり、結果としてチャンバの放電部に印加される残留電圧が高くなっていく。高周波放電動作を安定化させるためには、この残留電圧を抑え、放電後Ｖｃｐ電圧をプラス側に印加しないようにすることが望ましい。
【００１５】
（２）最終可飽和リアクトルのリセット時間が終了した時の残留エネルギーが振動する。  磁気圧縮回路の主回路には、この余剰エネルギーを吸収する素子がないため、また、余剰エネルギーを吸収する素子を設けると損失が増加し、このような素子を挿入できない為、漂遊抵抗成分のみの減衰となる。このため、振動することになる。
この振動電圧が可飽和リアクトルの両端電圧に微小な電位差を生じさせ、リセット完了した可飽和リアクトルのリセット点を微少に移動させることになる。リセット点が変化すると飽和時間が変化して、高電圧パルスの遅延時間が変化することになる。結果として高電圧パルスの出力遅延時間が変化して、ダブルチャンバシステムにおける発振段レーザと増幅段レーザとの間の同期制御に影響を与える。
【００１６】
ダブルチャンバシステムでは２台のチャンバーのレーザ発振同期タイミングが重要である。特に２台のレーザチャンバーへのエネルギー注入（高電圧パルス電圧）タイミングがレーザ発振及び光性能に多大な影響を与えるため、高電圧パルスの遅延時間制御はナノ秒オーダーで制御しなければならず、遅延時間変化を抑制する必要がある。
磁気リセットは、リセット巻線に電流を流すことにより図８に示すように、コアの飽和領域（磁気スイッチのオン状態）から、コアの状態を磁気リセット点まで引き戻すことであるが、残留振動があると、この振動電圧により磁気リセット点が同図に示すように移動する。このため、次のパルスの転送時のスタート位置が変化することになり、高電圧パルスの出力遅延時間が変化する。
【００１７】
上記（１）（２）の問題に対して、従来においては次のように対処していた。
上記（１）の問題、すなわち、放電後のチャンバーに印加されるプラス側の電圧が大きくなるという問題は、昇圧トランスＴＣ１のリセット動作時の印加される電圧が問題であるが、従来においては、昇圧トランスＴＣ１のリセット電流値の最適値を確認し、リセット巻線数等で調整を行っていた。
しかし、高繰り返し動作を行うために物理的にリセット時間を早くする必要がある。このためには、昇圧トランスＴＣ１に印加される電圧を大きくしなければならず、電圧が上限値を超えることになる。
さらに、前記図５に示したように、リセット巻線にリセット電流を流しておくリセットする方法の場合、リセット回路が共通のため、可飽和リアクトル等のコアへの個別の注入エネルギーをきめ細かく制御できない。また、放電チャンバーの放電部からの戻りエネルギー（放電チャンバー内で消費されないエネルギー）の影響でコアの初期リセット点が変わると、リセット時間の数値を設計的に求めることも困難である。
このため、自動的に各コアのリセットの順番がＳＲ３→ＳＲ２→ＴＣ１という順番に固定されていた。
従来においては、動作周波数が遅いためリセット時間を早くする必要がなく、許容値を超える場合は、前記特許文献３，４に記載されるような方法でピーク値を抑えていれば、充分であった。
【００１８】
上記（２）の問題、すなわち、リセット時間が終了した時の残留エネルギーが振動するという問題に対しては、前述した特許文献３，４に示される方法である程度、解消することができる。しかし、この方法では、減衰回路にダイオードが挿入されるため、ダイオードの順方向降下電圧分までしか電圧を下げられなかった。
また、これまでの最大動作周波数では動作周波数が遅かったので、漂遊抵抗成分による自然減衰で、次のパルス動作までに振動を減衰させるといった回路構成になっているものもあった。
本発明は上述した問題点を解決するためになされたものであって、本発明の目的は、放電後に、放電電極間に逆方向の残留電圧が印加されるのを防止し、チャンバーにおける放電を安定化するとともに、放電後に生ずる残留振動を短時間で減衰させ、残留振動の影響により次の放電の同期ずれが生ずるのを防止することである。
【課題を解決するための手段】
【００１９】
上記課題を本発明においては、次のように解決する。
（１）主コンデンサに充電された電圧が一次側に印加されるトランスと、該トランスの２次側に接続され、可飽和リアクトルと転送コンデンサからなる磁気圧縮回路と、リセット巻線にリセット電流を流すことによりコアを逆励磁して、上記トランスと可飽和リアクトルの磁気リセットを行なうリセット回路を備えたパルスレーザ用電源装置において、上記転送コンデンサに並列に、抵抗とインダクタの直列回路を接続する。
すなわち、磁気リセット完了時の残留エネルギーを消費するために、転送コンデンサに並列に抵抗を挿入する。しかし、抵抗のみを挿入する場合は、主転送時には抵抗にも電流が流れるため損失となる。そこで、主転送時の損失を減らすために抵抗に直列にインダクタを挿入する。
（２）上記（１）において、上記抵抗とインダクタの直列回路を、上記磁気圧縮回路の最終段の転送コンデンサに並列に接続する。
（３）上記（１）において、上記抵抗とインダクタの直列回路を、上記磁気圧縮回路の各段の転送コンデンサに並列に、分割して接続する。
【発明の効果】
【００２０】
本発明においては、以下の効果を得ることができる。
（１）転送コンデンサに並列に、抵抗とインダクタの直列回路を接続しているので、各転送段の磁気コアの磁気リセット時間を制御することが可能となり、最終段の可飽和リアクトルの磁気コアのリセットを遅らせることで、チャンバーの放電部への正側の電圧の印加を抑制し、高周波放電動作を安定化させることができる。
また、最終磁気リセット完了後の残留エネルギーにより電圧が振動するのを急速に減衰させることができ、残留振動により磁気コアの磁気リセット点が変動するのを防ぐことができ、次のパルスの転送時のスタート位置を安定化することができる。
さらに、抵抗に直列にインダクタを接続しているので、主転送時に、この抵抗に流れる電流を遮断することができ、抵抗を接続することによる主転送時の損失を減らすことができる。
（２）上記抵抗とインダクタの直列回路を、磁気圧縮回路の最終段の転送コンデンサに並列に接続することにより、最終段の転送コンデンサへの転送時間が一番早いので、主転送時の損失を最も少なくすることができる。
（３）上記抵抗とインダクタの直列回路を、上記磁気圧縮回路の各段の転送コンデンサに並列に、分割して接続することにより、抵抗の損失と、抵抗の大きさを最適化するのに有効である。
【発明を実施するための最良の形態】
【００２１】
図１は本発明の第１の実施例のパルスレーザ用電源回路の高電圧パルス発生器の構成を示す図である。
図１は、前記図５に示した電源回路の高電圧パルス発生器の最終段のコンデンサであるピーキングコンデンサＣｐに並列に抵抗Ｒ１とインダクタＬ１の直列回路を接続したものであり、その他の構成は前記図５に示したものと同様である。
すなわち、可飽和リアクトルからなる３個の磁気スイッチＳＲ１、ＳＲ２、ＳＲ３と昇圧トランスＴＣ１を用いた２段の磁気パルス圧縮回路と、上記磁気スイッチＳＲ１，ＳＲ２，ＳＲ３、トランスＴＣ１をリセットするためのリセット回路ＲＣが設けられている。  そして、前述したように、２段の磁気圧縮回路でパルス圧縮動作が行なわれ、ピーキングコンデンサＣｐが充電される。そして、この電圧がブレークダウン電圧に達すると、チャンバ内の主放電電極間で主放電が開始し、レーザ光が発生する。
上記電源回路は、前記した発振段レーザと増幅段レーザを有するダブルチャンバシステムの電源装置に適用するのが好適であるが、チャンバが一つのシングルチャンバのレーザ装置にも適用することができる。
【００２２】
本実施例では、図１に示すように、ピーキングコンデンサＣｐに並列に抵抗Ｒ１とインダクタＬ１を接続しており、これにより、各転送段の磁気コアの磁気リセット時間を制御することが可能となるとともに、最終磁気リセット完了後の残留エネルギーにより電圧が振動するのを急速に減衰させることができる。
ここで、単純に抵抗のみを挿入した場合は、主転送（コンデンサＣ０のエネルギーの放電チャンバーへの転送）時に、この抵抗によりロスが発生することになる。
このロスを極力抑えるためにコイル（インダクタＬ１）を抵抗Ｒ１に直列に挿入している。主転送は、前述の振動エネルギーに比べて２桁程度周波数成分が大きいため、抵抗に流れる電流を遮断することができる。
上記のように、抵抗Ｒ１とインダクタＬ１の直列回路を設けることにより、各転送段の可飽和リアクトルの磁気リセット時間を制御することができる。すなわち、図１に示すように抵抗Ｒ１を挿入することで最終段の磁気スイッチＳＲ３のコアのリセット時間を遅らせることができる。これにより、放電安定化のために残留電圧のピーク値を抑制することができる。
【００２３】
ここで、上記リセット動作について説明する。
図２（ａ）は、抵抗とインダクタが挿入されていない従来の回路におけるリセット動作を説明する図である。
同図において、放電後、リセット回路にリセット電流が流れることにより、同図のＡの方向に電流が流れ、ピーキングコンデンサＣｐに充電されていた電荷はコンデンサＣ２に移行し、コンデンサＣ２の電圧が上昇する。これにより、可飽和リアクトルＳＲ３には、（Ｖｃ２−Ｖｃｐ）の電圧が印加され、ＶＴ積である（Ｖｃ２−Ｖｃｐ）×ｔが一定値に達すると可飽和リアクトルＳＲ３のコアがリセットされる。同様に、リセット電流が流れることにより、同図のＢの方向に電流が流れ、コンデンサＣ２に充電されていた電荷がコンデンサＣ１に移行し、コンデンサＣ１の電圧が上昇する。これにより、可飽和リアクトルＳＲ２には、（Ｖｃ１−Ｖｃ２）の電圧が印加され、ＶＴ積である（Ｖｃ１−Ｖｃ２）×ｔが一定値に達すると可飽和リアクトルＳＲ２のコアがリセットされる。
さらに、コンデンサＣ１が充電されることにより、昇圧トランスＴＣ１にＶｃ１が印加され、このＶＴ積が一定値に達すると昇圧トランスＴＣ１のコアがリセットされる。
磁気圧縮回路においてＶＴ積は、通常、可飽和リアクトルＳＲ３＜ＳＲ２＜昇圧トランスＴＣ１の順に設定されているので、図２（ａ）の回路の場合には、可飽和リアクトルＳＲ３→ＳＲ２→昇圧トランスＴＣ１の順にリセットされることになる。
【００２４】
図２（ｂ）は、本発明のように、抵抗Ｒ１とインダクタＬ１の直列回路を最終段のコンデンサＣｐに並列に挿入した場合のリセット動作を説明する図である。
同図において、放電後、リセット回路にリセット電流が流れることにより、同図のＡの方向に電流が流れるが、この場合は、抵抗Ｒ１とインダクタＬ１が並列に接続されているため、この電流の多くは抵抗Ｒ１とインダクタＬ１の直列回路に流れ、コンデンサＣ２の電圧はそれほど上昇しない。このため、可飽和リアクトルＳＲ３に印加される電圧は小さく、可飽和リアクトルＳＲ３のコアのリセットが遅れる。
一方、可飽和リアクトルＳＲ２、昇圧トランスＴＣ１には、上述したようにそれぞれ（Ｖｃ１−Ｖｃ２）、Ｖｃ１の電圧が印加され、このＶＴ積が一定値が一定値に達するとそのコアがリセットされる。
すなわち、コンデンサに並列に抵抗Ｒ１を挿入し、抵抗Ｒ１の値を適切に選定することにより、可飽和リアクトルのリセット時間を制御することができ、図２（ｂ）に示すように構成すれば最終段の可飽和リアクトルＳＲ３のコアのリセットを遅らせることができる。
最終段の可飽和リアクトルＳＲ３のコアのリセットが終了していない間は、その前段のコンデンサＣ２の電圧は、コンデンサＣｐに伝達されず、負荷側には現れない。
したがって、この間に、リセット時間が一番かかるコア、この場合はトランスＴＣ１のリセット電圧を大きくしてトランスＴＣ１のリセットを早く終了させる。
すなわち、抵抗Ｒ１の抵抗値、リセット電流値等を最適にすることで、放電チャンバーの放電部に印加される電圧（ＶＣｐ）を抑制することが可能となる。
【００２５】
また、本実施例のように、ピーキングコンデンサＣｐに並列に抵抗Ｒ１とインダクタＬ１を接続することにより、残留エネルギーは抵抗Ｒ１を流れることにより消費され、残留エネルギーが主回路上で振動するのを急速に減衰させることができる。
図３は、磁気リセット時に放電チャンバの電極間に印加される電圧のタイムチャートである。なお、同図の縦軸はピーキングコンデンサＣｐの電圧Ｖｃｐを示し、横軸は時間ｔであり、同図は６ｋＨｚ動作時の電圧Ｖｃｐの変動を示している。
同図に示すように、負の高電圧パルスが発生して放電電極間に放電が発生したのち（同図の(1) 放電タイミング）、電圧Ｖｃｐは反転して上昇する。
そして、磁気コアのリセット完了後、電圧Ｖｃｐは振動しながら減衰する（同図(2) の残留エネルギーの減衰期間）。
本実施例では、ピーキングコンデンサＣｐに並列に抵抗Ｒ１が接続されているので、上記残留エネルギーは、抵抗Ｒ１で消費されて同図に示すように急速に減衰し、次の放電周期では数ボルト以下に減衰する。
このため、残留振動により磁気リセット点が図８に示したように移動するのを防ぐことができ、次のパルスの転送時のスタート位置を安定化することができる。
また、前記したように最終段の可飽和リアクトルＳＲ３のコアのリセットを遅らせることで、放電が発生したのちに反転して上昇する正の電圧は負荷側には現れず、チャンバーの放電部に正側の電圧の印加を抑制し、高周波放電動作を安定化させることができる。
【００２６】
上記抵抗Ｒ１及びインダクタＬ１の値（以下、抵抗Ｒ１の値をＲ、インダクタＬ１の値をＬと表記する）は、次のように決定される。
磁気リセット完了後の残留エネルギーによる振動成分（電圧）は次の放電動作までに収束させる必要がある。放電の動作周期をＴ、最終の磁気コアのリセット完了時刻をｔとすると、減衰可能時間τは、次の（１）式となる。
τ＝Ｔ−ｔ  …（１）
ここで、τは、各段のコンデンサのトータルの容量値Ｃ（全てを並列接続したときの容量値）と抵抗値Ｒの時定数で決まる値以下とする必要があり、以下の（２）式を満足する必要がある。
τ＞ＲＣ
Ｒ＜τ／Ｃ  …（２）
インダクタＬの値は、主転送時の電流をブロックし、リセット後の減衰時は電流が流れることが要求されることから、次のように定まる。
主転送時の転送時間は早く、周波数成分では１０ＭＨｚオーダであるが、減衰時の周波数成分は１００ｋＨｚオーダーであり、２桁周波数成分の値が異なる。したがって、これに見合ったインピーダンスになるようにインダクタンスの値Ｌを選定する。
【００２７】
なお、特許文献３，４では、ダイオードを用いているが、本発明においてはダイオードは使用できない。
これは、振動エネルギーの吸収（減衰）を主転送印加電圧（３０ｋＶ程度）に対して、数ボルト以下にしなければならないが、ダイオードを使用した場合、振動エネルギーを規定値の数ボルト以下に抑えることができないためである。
つまり、ダイオードを使用して主転送時のロスをブロックさせる場合は、振動エネルギー吸収時にダイオードを通して電流を流すことになるが、通常、耐圧を考慮してダイオードを複数個直列接続しているため、その際のダイオードの順方向電圧だけで数十ボルト以上となる。
【００２８】
図４は、本発明の第２の実施例の電源回路の高電圧パルス発生器の構成を示す図である。
図１では、最終段のコンデンサであるピーキングコンデンサＣｐに並列に抵抗Ｒ１とインダクタＬ１の直列回路を接続したが、図４では、各転送コンデンサに並列に分割して抵抗とインダクタの直列回路を配置したものであり、その他の構成は図１に示したものと同様である。
本実施例においては、図４に示すように、ピーキングコンデンサＣｐに並列に抵抗Ｒ１とインダクタＬ１の直列回路が接続され、コンデンサＣ２に並列に抵抗Ｒ２とインダクタＬ２の直列回路が接続され、さらに、コンデンサＣ１に並列に抵抗Ｒ３とインダクタＬ３の直列回路が接続されている。
上記のように各転送コンデンサに並列に分割して抵抗とインダクタの直列回路を接続し、各抵抗値の値を適宜設定することにより、抵抗の発熱と大きさを最適化することができる。また、各抵抗値の値及びリセット電流の値を適宜調整することにより、各磁気コアのリセット終了のタイミングを設定することもできる。
【図面の簡単な説明】
【００２９】
【図１】本発明の第１の実施例のパルスレーザ用電源回路の高電圧パルス発生器の構成を示す図である。
【図２】回路中に設けられた磁気スイッチ等の磁気リセットを説明する図である。
【図３】本実施例において、磁気リセット時に放電チャンバの電極間に印加される電圧のタイムチャートである。
【図４】本発明の第２の実施例のパルスレーザ用電源回路の高電圧パルス発生器の構成を示す図である。
【図５】パルスレーザ用電源装置の高電圧パルス発生器の構成例を示す図である。
【図６】磁気リセット時の放電チャンバの電極間に印加される電圧のタイムチャートを示す図である。
【図７】リセット後の残留エネルギーの振動イメージを示す図である。
【図８】残留振動による磁気リセット点の移動を説明する図である。
【符号の説明】
【００３０】
Ｃ０      主コンデンサ
ＳＷ      スイッチ
Ｌ１      リアクトル
ＳＲ１，ＳＲ２，ＳＲ３    磁気スイッチ
ＴＣ１    昇圧トランス
Ｃ１，Ｃ２  コンデンサ
Ｃｐ      ピーキングコンデンサ
Ｌ１      インダクタ
Ｒ１      抵抗
ＲＣ      リセット回路
ＴＲ１，ＬＲ１，ＬＲ２，ＬＲ３  リセット巻線
Ｌ        インダクタ
Ｅ        直流電源
【図１】
2010073948.tif 000003
【図２】
2010073948.tif 000004
【図３】
2010073948.tif 000005
【図４】
2010073948.tif 000006
【図５】
2010073948.tif 000007
【図６】
2010073948.tif 000008
【図７】
2010073948.tif 000009
【図８】
2010073948.tif 000010