(57)【要約】      （修正有）【課題】歩留まりよく簡便に形成可能な構造を持つ、蓄積容量の高い半導体装置を提供する。【解決手段】半導体基板上に形成されたメモリセルトランジスタとコンタクトプラグ１１１を介して接続される筒状蓄積電極１３３ａ、誘電体膜及び対向電極１７０からなるキャパシタで構成される複数のメモリセルが形成されたメモリセルアレイ領域と、メモリセルアレイ領域の外周を取り囲み、内壁が保護絶縁膜１５０で覆われ、導電体１７０で充填された環状の溝とを有する半導体装置。【選択図】図５
2010129770.tif 000002
【特許請求の範囲】
【請求項１】
複数のメモリセルが形成されたメモリセルアレイ領域と、
前記メモリセルアレイ領域の外周を取り囲み、内壁が保護絶縁膜で覆われ、導電体で充填された環状の溝とを有する半導体装置。
【請求項２】
前記保護絶縁膜は、シリコン窒化膜またはシリコン酸窒化膜である、請求項１記載の半導体装置。
【請求項３】
前記環状の溝の外周側面は絶縁層の側面からなり、前記保護絶縁膜は前記絶縁層の側面および上面を覆っている、請求項１又は２記載の半導体装置。
【請求項４】
前記絶縁層はシリコン酸化膜からなる、請求項３記載の半導体装置。
【請求項５】
前記の各メモリセルは、
筒状蓄積電極と、
前記筒状蓄積電極の内側面および外側面を覆う誘電体膜と、
前記誘電体膜上の対向電極を有するキャパシタを含み、
前記環状の溝の外周側面は絶縁層の側面からなり、内周側面は導電層の側面からなり、
前記絶縁層の側面上に、前記蓄積電極と同じ材料からなる側壁導電膜が形成され、
前記保護絶縁膜は、前記絶縁層の側面を前記側壁導電膜を介して覆うとともに、前記絶縁層の上面を覆い、
前記対向電極と前記環状の溝に充填された導電体と前記導電層の側面とは同じ材料で一体に形成されている、請求項１又は２に記載の半導体装置。
【請求項６】
前記の各筒状蓄積電極の上端部から、当該筒状蓄積電極と隣り合う少なくとも一つの他の筒状蓄積電極の上端部へわたって、いずれの筒状蓄積電極の内側領域を経由することなく、これら両上端部に接するように支持絶縁膜パターンが形成されている、請求項５記載の半導体装置。
【請求項７】
前記支持絶縁膜パターンは、前記保護絶縁膜と同じ材料で形成されている、請求項６記載の半導体装置。
【請求項８】
前記支持絶縁膜パターンは、前記保護絶縁膜と連続している、請求項７記載の半導体装置。
【請求項９】
前記支持絶縁膜パターンは、第１支持膜パターンと該第１支持膜パターン上の第２支持膜パターンの積層膜で形成され、該第２支持膜パターンは前記保護絶縁膜と同じ材料で形成されている、請求項６記載の半導体装置。
【請求項１０】
前記筒状蓄積電極は、窒化チタンまたは不純物含有多結晶シリコンで形成されている、請求項５から９のいずれか一項に記載の半導体装置。
【請求項１１】
前記保護絶縁膜の厚みが１０ｎｍ以上である、請求項１から１０のいずれか一項に記載の半導体装置。
【請求項１２】
複数のメモリセルが形成されたメモリセルアレイ領域と、
下地絶縁膜上に設けられた周辺絶縁層と、
前記周辺絶縁層の側面からなる、前記メモリセルアレイ領域の外周を取り囲む環状の段差と、
前記段差を覆うように前記周辺絶縁層の側面および上面に形成された保護絶縁膜とを有する半導体装置であって、
前記の各メモリセルは、
前記下地絶縁膜を貫通するプラグに接続する筒状蓄積電極と、
前記蓄積電極の内側面および外側面を覆う誘電体膜と、
前記誘電体膜上の対向電極を有するキャパシタを含む、半導体装置。
【請求項１３】
前記保護絶縁膜はシリコン窒化膜またはシリコン酸窒化膜であり、前記周辺絶縁層はシリコン酸化膜である、請求項１２記載の半導体装置。
【請求項１４】
前記段差を形成する前記周辺絶縁層側面上に、前記蓄積電極の材料と同じ材料からなる側壁導電膜が形成され、該側壁導電膜を介して前記保護絶縁膜が設けられている、請求項１２又は１３記載の半導体装置。
【請求項１５】
前記の各筒状蓄積電極の上端部から、当該筒状蓄積電極と隣り合う少なくとも一つの他の筒状蓄積電極の上端部へわたって、いずれの筒状蓄積電極の内側領域を経由することなく、これら両上端部に接するように支持絶縁膜パターンが形成されている、請求項１２から１４のいずれか一項に記載の半導体装置。
【請求項１６】
半導体基板上に下地絶縁膜を形成する工程と、
前記下地絶縁膜を貫通する複数のプラグを形成する工程と、
前記下地絶縁膜上に層間絶縁膜を形成する工程と、
前記層間絶縁膜に、各々前記複数のプラグに達する複数のホール、及び該複数のホールを取り囲み且つ前記下地絶縁膜に達する環状の溝を形成する工程と、
前記の各ホール内および前記環状の溝内を含む表面に第１導電膜を形成する工程と、
前記の各ホール内に前記第１導電膜からなる複数の筒状導電体が残るように、該ホール及び前記環状の溝の外の前記第１導電膜を除去する工程と、
前記環状の溝内および前記環状の溝より外側の前記層間絶縁膜部分を覆う保護絶縁膜を形成する工程と、
前記保護絶縁膜をマスクとして用いて等方性エッチングを行って、前記環状の溝より内側の前記層間絶縁膜部分を除去し、前記複数の筒状導電体を露出させる工程と、
前記複数の筒状導電体の内側面および外側面上に誘電体膜を形成する工程と、
前記誘電体膜上に第２導電膜を形成する工程とを有する半導体装置の製造方法。
【請求項１７】
前記保護絶縁膜として、シリコン窒化膜またはシリコン酸窒化膜を形成する、請求項１６記載の半導体装置の製造方法。
【請求項１８】
前記保護絶縁膜は、温度６００〜７００℃で減圧ＣＶＤ法により形成する、請求項１７記載の半導体装置の製造方法。
【請求項１９】
前記保護絶縁膜を厚み１０ｎｍ以上に形成する、請求項１６から１８のいずれか一項に記載の半導体装置の製造方法。
【請求項２０】
前記層間絶縁膜として、シリコン酸化膜を形成する、請求項１６から１９のいずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
ＤＲＡＭメモリセルは、近年、セルサイズの微細化に伴って、３次元構造を持つキャパシタが用いられている。このようなキャパシタ構造としてクラウン型構造が現在主流になりつつある。
【０００３】
クラウン型構造をもつキャパシタ（以下「クラウン型キャパシタ」）は、筒状の下部電極（蓄積電極）と、この下部電極の内周面と外周面を覆う誘電体膜と、この誘電体膜上の上部電極（対向電極）を有する。例えば特開平１１−０２６７１８号公報（特許文献１）及び特開２０００−１９６０３８号公報（特許文献２）には、クラウン型キャパシタの構造とその製造方法が記載されている。
【０００４】
クラウン型キャパシタの下部電極の形成方法の一例を図１ａ〜図２ｂを用いて説明する。
【０００５】
まず、層間絶縁膜３０にホール３１及びガードリング溝３２を形成し、このホール３１及びガードリング溝３２の内壁面にＴｉＮやＤＯＰＯＳ（doped polycrystalline silicon）等からなる導電膜４０を形成する（図１ａ）。図中の符号２０は下地絶縁膜、符号２１はプラグを示している。ホール３１は後に形成する下部電極に対応する位置に形成し、ガードリング溝３２は、メモリセルアレイ領域を囲むように形成する。
【０００６】
次に、ホール３１及びガードリング溝３２が充填されるように絶縁膜５０を形成し、その後、メモリセルアレイ領域の外側の領域（周辺領域）を覆うレジスト膜６０を形成する。次いで、レジスト膜６０をマスクとして用いて全面エッチングを行い、ホール３１及びガードリング溝３２の外の導電膜４０を除去して層間絶縁膜３０を露出させる（図１ｂ）。その際、レジスト膜６０の端部は、ガードリング溝の上部に配置する。これにより、ガードリング溝内および周辺領域の導電膜４０がエッチングの際に保護される。
【０００７】
次に、レジスト膜６０を除去したのち、ウェットエッチングを行って、ホール３２内、ガードリング溝３２内及び周辺領域上の絶縁膜５０、並びにホール３１間およびホール３１とガードリング溝３２との間の層間絶縁膜３０を除去する。結果、残った導電膜４０は、下部電極４１と、周辺領域の層間絶縁膜３０を覆う保護導電膜４２となる（図２ｂ）。その際、保護導電膜４２はエッチングストッパ膜として機能し、この保護導電膜４２で覆われた周辺領域の層間絶縁膜３０はエッチングされないで残る。
【０００８】
このときの状態を示す図２ｂに対応する横断面図を、図２ａ（図２ｂのＢ−Ｂ線に沿った横断面図）に示す。なお、図１ａ、図１ｂ及び図２ｂは、図２ａのＡ−Ａ線に沿った断面に対応するように示されている。
【０００９】
周辺領域の層間絶縁膜３０を残すことにより、メモリセルアレイ領域と周辺領域との間の段差が抑えられ、平坦化が容易になる。
【特許文献１】特開平１１−０２６７１８号公報
【特許文献２】特開２０００−１９６０３８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、上記の方法では、下部電極４１が、ＴｉＮ等のクラックが生じ易い導電材料から形成される場合、周辺領域の層間絶縁膜３０を覆う導電膜４２も同じ材料から形成されるためクラックが生じやすく、発生したクラックを介してエッチング液が周辺領域の層間絶縁膜へ染み込む問題が発生する。結果、図２ｂに示すように、周辺領域の層間絶縁膜３０にボイド３３が発生し、歩留まりが低下したり、デバイスの信頼性が低下したりする。下部電極の材料に多結晶シリコンを用いた場合は、微細化の要請に伴って膜厚が５０ｎｍを下回ると、グレインバウンダリーを介する薬液の染み込みの問題が顕在化する。
【００１１】
特許文献２（特開２０００−１９６０３８号公報）には、ガードリング溝内にＷやＴｉＮ等の金属系材料を充填することが記載されているが、金属系材料からなる膜には、微小な孔が存在し、エッチング液が浸透し易い傾向がある。微細化の要請に応じてガードリング溝内の膜厚を薄くすると、エッチング液の染み込みを十分に防止することは困難になる。
【課題を解決するための手段】
【００１２】
本発明によれば、複数のメモリセルが形成されたメモリセルアレイ領域と、前記メモリセルアレイ領域の外周を取り囲み、内壁が保護絶縁膜で覆われ、導電体で充填された環状の溝とを有する半導体装置が提供される。
【００１３】
また本発明によれば、前記環状の溝の外周側面が絶縁層の側面からなり、前記保護絶縁膜が前記絶縁層の側面および上面を覆っている、上記の半導体装置を提供できる。
【００１４】
また本発明によれば、前記の各メモリセルが、筒状蓄積電極と、前記筒状蓄積電極の内側面および外側面を覆う誘電体膜と、前記誘電体膜上の対向電極を有するキャパシタを含み、
前記環状の溝の外周側面が絶縁層の側面からなり、内周側面が導電層の側面からなり、
前記絶縁層の側面上に、前記蓄積電極と同じ材料からなる側壁導電膜が形成され、
前記保護絶縁膜が、前記絶縁層の側面を前記側壁導電膜を介して覆うとともに、前記絶縁層の上面を覆い、
前記対向電極と前記環状の溝に充填された導電体と前記導電層の側面とは同じ材料で一体に形成されている、上記の半導体装置を提供できる。
【００１５】
また本発明によれば、前記の各筒状蓄積電極の上端部から、当該筒状蓄積電極と隣り合う少なくとも一つの他の筒状蓄積電極の上端部へわたって、いずれの筒状蓄積電極の内側領域を経由することなく、これら両上端部に接するように支持絶縁膜パターンが形成されている、上記の半導体装置が提供される。
【００１６】
上記半導体装置において、前記支持絶縁膜パターンは、前記保護絶縁膜と同じ材料で形成されていてもよい。また、前記支持絶縁膜パターンは、前記保護絶縁膜と連続していてもよい。また、前記支持絶縁膜パターンは、第１支持膜パターンと該第１支持膜パターン上の第２支持膜パターンの積層膜で形成され、該第２支持膜パターンは前記保護絶縁膜と同じ材料で形成されていてもよい。前記第２支持膜パターンは、前記保護絶縁膜と連続していてもよい。
【００１７】
また本発明によれば、
複数のメモリセルが形成されたメモリセルアレイ領域と、
下地絶縁膜上に設けられた周辺絶縁層と、
前記周辺絶縁層の側面からなる、前記メモリセルアレイ領域の外周を取り囲む環状の段差と、
前記段差を覆うように前記周辺絶縁層の側面および上面に形成された保護絶縁膜とを有する半導体装置であって、
前記の各メモリセルは、
前記下地絶縁膜を貫通するプラグに接続する筒状蓄積電極と、
前記蓄積電極の内側面および外側面を覆う誘電体膜と、
前記誘電体膜上の対向電極を有するキャパシタを含む、半導体装置が提供される。
【００１８】
また本発明によれば、前記段差を形成する前記周辺絶縁層側面上に、前記蓄積電極の材料と同じ材料からなる側壁導電膜が形成され、該側壁導電膜を介して前記保護絶縁膜が設けられている、上記の半導体装置が提供される。
【００１９】
また本発明によれば、前記の各筒状蓄積電極の上端部から、当該筒状蓄積電極と隣り合う少なくとも一つの他の筒状蓄積電極の上端部へわたって、いずれの筒状蓄積電極の内側領域を経由することなく、これら両上端部に接するように支持絶縁膜パターンが形成されている、上記の半導体装置が提供される。
【００２０】
上記半導体装置において、前記支持絶縁膜パターンは、前記保護絶縁膜と同じ材料で形成されていてもよい。前記支持絶縁膜パターンは、前記保護絶縁膜と連続していてもよい。前記支持絶縁膜パターンは、第１支持膜パターンと該第１支持膜パターン上の第２支持膜パターンの積層膜で形成され、該第２支持膜パターンは前記保護絶縁膜と同じ材料で形成されていてもよい。前記第２支持膜パターンは、前記保護絶縁膜と連続していてもよい。
【００２１】
また本発明によれば、
半導体基板上に下地絶縁膜を形成する工程と、
前記下地絶縁膜を貫通する複数のプラグを形成する工程と、
前記下地絶縁膜上に層間絶縁膜を形成する工程と、
前記層間絶縁膜に、各々前記複数のプラグに達する複数のホール、及び該複数のホールを取り囲み且つ前記下地絶縁膜に達する環状の溝を形成する工程と、
前記の各ホール内および前記環状の溝内を含む表面に第１導電膜を形成する工程と、
前記の各ホール内に前記第１導電膜からなる複数の筒状導電体が残るように、該ホール及び前記環状の溝の外の前記第１導電膜を除去する工程と、
前記環状の溝内および前記環状の溝より外側の前記層間絶縁膜部分を覆う保護絶縁膜を形成する工程と、
前記保護絶縁膜をマスクとして用いて等方性エッチングを行って、前記環状の溝より内側の前記層間絶縁膜部分を除去し、前記複数の筒状導電体を露出させる工程と、
前記複数の筒状導電体の内側面および外側面上に誘電体膜を形成する工程と、
前記誘電体膜上に第２導電膜を形成する工程とを有する半導体装置の製造方法が提供される。
【００２２】
上記製造方法における前記保護絶縁膜を形成する工程において、
前記環状の溝内および前記環状の溝より外側の前記層間絶縁膜部分を覆う保護パターン部と、
前記筒状導電体の上端部から、当該筒状導電体と隣り合う少なくとも一つの他の筒状導電体の上端部へわたって、いずれの筒状導電体の内側領域を経由することなく、これら両上端部に接する支持パターン部と、を含むパターンを形成してもよい。
【発明の効果】
【００２３】
本発明によれば、歩留まりよく簡便に形成可能な構造を持つ、蓄積容量の高い半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００２４】
本発明の好適な実施形態として、筒状蓄積電極と、この筒状蓄積電極の内側面および外側面を覆う誘電体膜と、この誘電体膜上の対向電極を有するキャパシタを含むメモリセルが複数形成されたメモリセルアレイを備えた半導体装置について以下に説明する。ここで、「筒状」とは、中空の形状を意味し、その平面形状は円形に限定されるものではなく、楕円や、正方形、長方形、平行四辺形等の四角形、その他の多角形も含まれる。本実施形態の筒状蓄積電極は、基板平面に垂直方向に延在する円筒構造体であり、上端部が開口し、下端部に側面と一体の底面部を有する。この底面部は、メモリセルトランジスタに電気的に接続するコンタクトプラグと接触している。
【００２５】
本実施形態の半導体装置は、図５に示すように、メモリセルアレイ領域の外周を取り囲む環状の溝（ガードリング溝）１３２を備え、この溝の内壁が保護窒化膜１５０で覆われている。このガードリング溝１３２は、後述の製造プロセスに応じて、対向電極１７０の材料（埋め込み導電体）で充填されている。
【００２６】
ガードリング溝内の外周側の側壁１３３ｂと内周側の側壁１３３ｃは、筒状蓄積電極１３３ａと同じ材料からなる導電膜で構成され、保護窒化膜１５０は、少なくとも外周側の側壁絶縁膜１３３ｂを覆うように形成されている。
【００２７】
ガードリング溝内の外周側の側壁導電膜１３３ｂは、メモリセルアレイ領域周囲の層間絶縁膜（周辺絶縁層）１３０の側面上に形成されている。すなわち、この周辺絶縁層の側面は、メモリセルアレイ領域の外周を取り囲む環状の段差を形成している。保護窒化膜１５０は、この段差を覆うように周辺絶縁層１３０の側面および上面を覆っている。
【００２８】
ガードリング溝１３２の内周側の側面は、対向電極１７０を構成する導電層の側面で形成され、この側面上に、筒状蓄積電極と同じ材料からなる側壁導電膜１３３ｃが形成されている。
【００２９】
本実施形態の構造においては、ガードリング溝１３２内が保護窒化膜１５０で覆われているため、製造時におけるガードリング溝１３２より内側の層間絶縁膜のウェットエッチング除去の際、エッチング液が周辺絶縁層１３０へしみ込むことを防止でき、ボイドの発生を防ぐことができる。
【００３０】
この保護窒化膜１５０は、リソグラフィ技術とドライエッチング技術を用いて容易に形成できる。
【００３１】
この保護窒化膜１５０は、ガードリング溝１３２内および周辺絶縁層１３０を覆う部分を残すようにパターニングすると同時に、メモリセルアレイ領域（ガードリング溝１３２より内側の領域）において特定の形状にパターニングすることで、上記ウェットエッチング時の筒状蓄積電極１３３ａの倒壊防止のための支持膜パターンを形成することができる。
【００３２】
保護窒化膜１５０の形成前に別途に支持膜パターン形成用の支持窒化膜１４０を設けていた場合、その上に保護窒化膜１５０を積層し、一括してパターニングすることにより、図５に示すように、メモリセルアレイ領域において２層（１４０、１５０）からなる支持膜パターンを形成できる。これにより、支持膜パターンの強度をより一層高めることができ、上記ウェットエッチング時の筒状蓄積電極の倒壊をより効果的に防止できる。
【００３３】
以下、図面を参照しながら、本実施形態の構造とその製造方法について詳細に説明する。
【００３４】
まず、メモリセルトランジスタや周辺回路のトランジスタ、配線が形成された半導体基板（不図示）を用意する。
【００３５】
次に、図３ａに示すように、この半導体基板上にシリコン酸化膜等からなる層間絶縁膜１１０を形成し、通常の方法に従って、メモリセルトランジスタに電気的に接続するコンタクトプラグ１１１を形成する。
【００３６】
次に、図３ｂに示すように、ストッパ窒化膜１２０、シリコン酸化膜からなる層間絶縁膜１３０及び支持窒化膜１４０を順に形成する。ストッパ窒化膜１２０は、後に筒状蓄積電極が形成されるホール、及びガードリング溝を形成する際に、エッチングストッパとして機能する。支持窒化膜１４０は後に支持膜パターンの下層となる。ストッパ窒化膜１２０及び支持窒化膜１４０としては、シリコン窒化膜またはシリコン酸窒化膜を形成することができ、後述の保護窒化膜１５０と同様な方法で形成することができる。ストッパ窒化膜１２０の厚みは、層間絶縁膜およびプラグに対するエッチング選択比を考慮し、支持窒化膜１４０の厚みは、成膜時の制御性、パターニング精度、筒状蓄積電極の倒れ防止効果等を考慮して適宜設定することができる。
【００３７】
次に、図３ｃに示すように、リソグラフィ技術とドライエッチング技術を用いた通常の方法により、筒状蓄積電極を形成するためのホール１３１、およびメモリセルアレイ領域を取り囲むガードリング溝１３２を形成する。
【００３８】
次に、図３ｄに示すように、ホール１３１内およびガードリング溝１３２内を含む全面に導電膜１３３を形成する。この導電膜として、例えば窒化チタン（ＴｉＮ）膜や不純物含有多結晶シリコン（ＤＯＰＯＳ）膜を形成することができる。
【００３９】
次に、図３ｅに示すように、ホール１３１及びガードリング溝１３２の外の支持窒化膜１４０上の導電膜１３３を除去する。この除去は、ホール及びガードリング溝を絶縁材料やレジスト等の保護材で埋め込んだ後に、化学的機械的研磨（ＣＭＰ）又はエッチバックを行うことにより実施できる。その後に、保護材を除去する。ホール１３１内に残った導電膜１３３ａが筒状蓄積電極となる。ガードリング溝内の外周側の導電膜が側壁導電膜１３３ｂとなり、内周側の導電膜が側壁導電膜１３３ｃとなる。
【００４０】
次に、図３ｆに示すように、ガードリング溝１３２内を含む全面に保護窒化膜１５０を形成する。保護窒化膜１５０としては、シリコン窒化膜またはシリコン酸窒化膜（ＳｉＯＮ膜）を形成することができる。
【００４１】
保護窒化膜１５０は、後のウェットエッチングに用いられるエッチング液に対して酸化膜との十分な選択比がとれ、また、できるだけ微小欠陥や結晶グレインが抑えられた緻密な膜であることが望ましい。このような観点から、減圧ＣＶＤ法により成膜することが好ましく、６００℃〜７００℃、圧力０．１〜０．５Ｔｏｒｒ（１３．３〜６６．７Ｐａ）下で、ＮＨ3、ＳｉＨ2Ｃｌ2ソースガスを用いて成膜することが好ましい。シリコン酸窒化膜の形成は、上記と同様な条件において、ソースガスとして酸化窒素（Ｎ2Ｏ）ガスを加えることで実施できる。
【００４２】
保護窒化膜１５０は、厚みを１０ｎｍ以上に形成することが好ましい。保護窒化膜１５０が薄すぎると、後のウェットエッチングにおいて、十分な保護効果を得ることが困難になる。逆に、保護窒化膜が、ホール１３１の内径に対して厚くなりすぎると、ホール１３１が保護窒化膜で埋まり、その後、ホール１３１内の保護窒化膜の除去が困難になる。この観点から、保護窒化膜１５０の膜厚は、導電膜１３３形成後のホール１３１の内径の半分未満であることが好ましく、４０％以下であることがより好ましく、３０％以下であることがさらに好ましい。例えば、導電膜１３３形成後のホール１３１の内径が２００ｎｍの場合、保護窒化膜の膜厚は１０ｎｍ以上１００ｎｍ未満の範囲に設定できる。
【００４３】
次に、図３ｇに示すように、リソグラフィ技術とドライエッチング技術により、レジストパターン１６０をマスクに用いて、支持窒化膜１４０と保護窒化膜１５０を同時にパターニングする。
【００４４】
このパターニングによって、ガードリング溝１３２及びその外側の領域では、それぞれ、ガードリング溝１３２内の導電膜１３３（側壁導電膜１３３ｂ、１３３ｃ）が保護窒化膜１５０で覆われ、ガードリング溝より外側の層間絶縁膜１３０上面は保護窒化膜１５０と支持窒化膜１４０の積層膜で覆われる。すなわち、ガードリング溝１３２より外側の層間絶縁膜１３０は、その側面（ガードリング溝１３２内の外周側の段差）および上面が保護窒化膜１５０で覆われるため、後のウェットエッチングにおいてエッチング液から保護される。
【００４５】
一方、メモリセルアレイ領域においては、上記パターニングにより、支持窒化膜１４０と保護窒化膜１５０の積層膜からなる支持膜パターンが形成される。この支持膜パターンは、隣り合う筒状蓄積電極１３３ａの両上端部に接触するように形成される。これにより、後のウェットエッチングにおいて筒状蓄積電極１３３ａの倒れが防止される。後述するように、メモリセルアレイ領域の外周側部分に配置されている筒状蓄積電極１３３ａの上端部とガードリング溝内の内周側の側壁導電膜１３３ｃの上端部とに接触するパターン部分を形成してもよい。
【００４６】
次に、レジストパターン１６０の除去後、フッ化水素（ＨＦ）の水溶液（フッ酸）を含む薬液（ＨＦ濃度：１０〜５０質量％）を用いてウェットエッチングを行い、ガードリング溝より内側の層間絶縁膜１３０を除去する。結果、図４ａ及び図４ｂに示す構造が得られる。図４ａは平面図であり、図４ｂは、図４ａのＡ−Ａ線に沿った断面図である。なお、図３ａ〜図３ｇは、図４ａのＡ−Ａ線に沿った断面に対応している。
【００４７】
図４ａ及び図４ｂに示すように、ガードリング溝１３２より外側の層間絶縁膜１３０は、その上面が保護窒化膜１５０及び支持窒化膜１４０で覆われるとともに、その側面（ガードリング溝１３２内の外周側の段差）が側壁導電膜１３３ｂを介して保護窒化膜１５０で覆われているため、ガードリング溝１３２より内側の層間絶縁膜を除去するためのウェットエッチングにおいて、ガードリング溝１３２より外側の層間絶縁膜へエッチング液がしみ込むことが防止され、層間絶縁膜中のボイドの発生を防ぐことができる。
【００４８】
一方、メモリセルアレイ領域（ガードリング溝１３２より内側の領域）においては、保護窒化膜１５０と支持窒化膜１４０の積層膜からなる支持膜パターンが形成されているため、ガードリング溝１３２より内側の層間絶縁膜を除去するためのウェットエッチングにおいて、筒状蓄積電極１３３ａの倒れが防止される。この支持膜パターンは、支持窒化膜１４０の一層で形成することもできるが、このように積層膜で形成することにより、強度をより高めることができ、筒状蓄積電極の倒れをより効果的に防止できる。
【００４９】
図４ａに示す例では、支持膜パターンは、隣り合う筒状蓄積電極１３３ａの両上端部に接触するようにストライプ形状に形成されている。また、メモリセルアレイ領域の外周側部分に配置されている筒状蓄積電極１３３ａは、その上端部とガードリング溝１３２の内周側の側壁導電膜１３３ｃの上端部と接触するパターン部分により支持されている。
【００５０】
支持膜パターンは、このようなストライプ形状に限定されず、筒状蓄積電極の倒壊防止効果が得られる範囲で任意の形状にすることができる。但し、十分な倒壊防止効果を得る点から、各筒状蓄積電極の上端部から、当該筒状蓄積電極と隣り合う少なくとも一つの他の筒状蓄積電極の上端部へわたって、これら両上端部に接するパターン形状であることが望ましい。このパターン形状は、十分な蓄積容量を得る点から、いずれの筒状蓄積電極の内側領域を経由しないことが望ましい。メモリセルアレイ領域の外周側部分に配置されている筒状蓄積電極については、図４ａに示すように、その上端部とガードリング溝１３２の内周側の側壁導電膜１３３ｃの上端部とに接するパターン部によって支持されていてもよい。ウェットエッチングの際、ガードリング溝より内側の層間絶縁膜を迅速かつ十分に除去する観点から、その層間絶縁膜が十分に露出するように開口されたパターンであることが好ましく、各筒状蓄積電極に対して当該筒状蓄積電極外周部分の層間絶縁膜の一部が露出するように開口されていることが望ましい。
【００５１】
次に、筒状蓄積電極１３３ａの内側面および外側面を被覆するように露出面に誘電体膜（不図示）を形成し、次いで、図５に示すように、この誘電体膜上に対向電極１７０を形成する。対向電極は、この誘電体膜を介して、各筒状蓄積電極１３３ａの中、筒状蓄積電極同士の間隙、筒状蓄積電極とガードリング溝内周側の側壁導電膜１３３ｃとの間隙、およびガードリング溝１３３の中を充填するように形成される。ガードリング溝１３２より外側に形成された誘電体膜と対向電極１７０は必要に応じてパターニングする。結果、筒状蓄積電極１３３ａ、誘電体膜（不図示）及び対向電極（１７０）からなるキャパシタが得られる。誘電体膜は、その材料として酸化アルミニウム、酸化タンタル、酸化ハフニウム、酸化ジルコニウム等の金属酸化物などの通常の容量絶縁膜材料を用いることができ、材料に応じた、等方性成膜が可能な通常の方法により形成できる。対向電極１７０は、その材料としてＴｉＮ等の通常のキャパシタ電極材料を用いることができ、材料に応じた、等方性成膜が可能な通常の方法により形成することができる。
【００５２】
以上に説明した実施形態においては、筒状蓄積電極１０３ａの倒壊防止のための支持パターンを支持窒化膜１４０と保護窒化膜１５０の積層膜で形成したが、図７に示すように、支持窒化膜１４０を設けないで、保護窒化膜１５０単独で形成してもよい。この実施形態では、保護窒化膜１５０は、単独で、周辺絶縁層１３０を覆うとともに、支持パターンを形成し、周辺絶縁層１３０の保護と筒状蓄積電極１０３ａの倒壊防止の両方の役割を果たしている。この実施形態では、支持窒化膜１４０の形成工程を省略でき、製造プロセスを簡略化できる。この実施形態の半導体装置は、図６ａ〜図７に示すように、支持窒化膜１４０を設けない以外は、前述の実施形態と同様な方法により製造することができる。すなわち、図６ａに示す構造に至るまでの工程、並びに図６ｂ、図６ｃ、図６ｄ及び図７に示す構造の形成工程はそれぞれ、支持窒化膜１４０の形成を除き、図３ｅに示す構造に至るまでの工程、図３ｆ、図３ｇ、図４ｂ及び図５に示す構造の形成工程と同様に行うことができる。
【図面の簡単な説明】
【００５３】
【図１ａ】関連技術を説明するための製造プロセス途中の構造を示す部分断面図である。
【図１ｂ】図１ａに示す構造の形成工程に続く工程後の構造を示す部分断面図である。
【図２ａ】図１ｂに示す構造の形成工程に続く工程後の構造を示す部分断面図（横断面図）である。
【図２ｂ】図１ｂに示す構造の形成工程に続く工程後の構造を示す部分断面図（縦断面図）である。
【図３ａ】本発明の一実施形態を説明するための製造プロセス途中の構造を示す部分断面図である。
【図３ｂ】図３ａに示す構造の形成工程に続く工程後の構造を示す部分断面図である。
【図３ｃ】図３ｂに示す構造の形成工程に続く工程後の構造を示す部分断面図である。
【図３ｄ】図３ｃに示す構造の形成工程に続く工程後の構造を示す部分断面図である。
【図３ｅ】図３ｄに示す構造の形成工程に続く工程後の構造を示す部分断面図である。
【図３ｆ】図３ｅに示す構造の形成工程に続く工程後の構造を示す部分断面図である。
【図３ｇ】図３ｆに示す構造の形成工程に続く工程後の構造を示す部分断面図である。
【図４ａ】図３ｇに示す構造の形成工程に続く工程後の構造を示す部分平面図である。
【図４ｂ】図３ｇに示す構造の形成工程に続く工程後の構造を示す部分断面図である。
【図５】図４ａ及び図４ｂに示す構造の形成工程に続く工程後の構造を示す部分断面図である。
【図６ａ】本発明の他の実施形態を説明するための製造プロセス途中の構造を示す部分断面図である。
【図６ｂ】図６ａに示す構造の形成工程に続く工程後の構造を示す部分断面図である。
【図６ｃ】図６ｂに示す構造の形成工程に続く工程後の構造を示す部分断面図である。
【図６ｄ】図６ｃに示す構造の形成工程に続く工程後の構造を示す部分断面図である。
【図７】図６ｄに示す構造の形成工程に続く工程後の構造を示す部分断面図である。
【符号の説明】
【００５４】
２０  下地絶縁膜
２１  プラグ
３０  層間絶縁膜
３１  ホール
３２  ガードリング溝
３３  ボイド
４０  導電膜
４１  下部電極（蓄積電極）
４２  保護導電膜
５０  絶縁膜
６０  レジスト膜
１１０  層間絶縁膜
１１１  コンタクトプラグ
１２０  ストッパ窒化膜
１３０  層間絶縁膜
１３１  ホール
１３２  ガードリング溝
１３３  導電膜
１３３ａ  筒状蓄積電極
１３３ｂ  外周側の側壁導電膜
１３３ｃ  内周側の側壁導電膜
１４０  支持窒化膜
１５０  保護窒化膜
１６０  レジストパターン
１７０  対向電極
【図１ａ】
2010129770.tif 000003
【図１ｂ】
2010129770.tif 000004
【図２ａ】
2010129770.tif 000005
【図２ｂ】
2010129770.tif 000006
【図３ａ】
2010129770.tif 000007
【図３ｂ】
2010129770.tif 000008
【図３ｃ】
2010129770.tif 000009
【図３ｄ】
2010129770.tif 000010
【図３ｅ】
2010129770.tif 000011
【図３ｆ】
2010129770.tif 000012
【図３ｇ】
2010129770.tif 000013
【図４ａ】
2010129770.tif 000014
【図４ｂ】
2010129770.tif 000015
【図５】
2010129770.tif 000016
【図６ａ】
2010129770.tif 000017
【図６ｂ】
2010129770.tif 000018
【図６ｃ】
2010129770.tif 000019
【図６ｄ】
2010129770.tif 000020
【図７】
2010129770.tif 000021