(57)【要約】【課題】従来のように部品点数の増加や制御が複雑化せず、また、従来のように画素毎にウェルコンタクトを形成することなく、固定パターンノイズの発生、飽和レベル差（飽和シェーディング）、集光の減少を伴うことなく、ウェルのグランド電位の固定を行う。【解決手段】Ｐウェル３とＮ基板２との間に、Ｐウェルと同一導電型でかつ不純物濃度が一導電型のウェルよりも高い高濃度Ｐウェル層８が配設されているため、抵抗値の低い高濃度Ｐウェル層８により画素アレイ部４０の中央部と周辺部とで電圧降下に大きな差がなくなることから、Ｐウェル３のグランド電位をより安定的に固定する。【選択図】図１
2010073906.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板または半導体領域の上方にウェル層が設けられ、該ウェル層内で、被写体からの画像光を光電変換して撮像する複数の光電変換素子が２次元アレイ状に配置された画素アレイ部を有する固体撮像素子において、
該ウェル層と該半導体基板または半導体領域との間に、該ウェル層と同一導電型でかつ不純物濃度が該ウェル層よりも高い高濃度ウェル層が配設された固体撮像素子。
【請求項２】
前記高濃度ウェル層のピーク不純物濃度は１×１０１７ｃｍ−３以上５×１０１７ｃｍ−３以下である請求項１に記載の固体撮像素子。
【請求項３】
前記高濃度ウェル層のシート抵抗は８００〜２０００Ω/sq.である請求項１に記載の固体撮像素子。
【請求項４】
前記高濃度ウェル層の深さ位置は表面から３μｍ〜４μｍである請求項１に記載の固体撮像素子。
【請求項５】
前記ウェル層および前記高濃度ウェル層は前記画素アレイ部の外周部側から一定電位に固定化されている請求項１に記載の固定撮像素子。
【請求項６】
前記ウェル層のうち、前記画素アレイ部の外周部側のウェル層が複数のコンタクトをそれぞれ介してメタル配線と電気的に接続されている請求項５に記載の固定撮像素子。
【請求項７】
前記光電変換素子は、第１導電型の前記半導体基板または第１導電型の前記半導体領域の上方に設けられた第２導電型の前記ウェル層と、該第２導電型のウェル層中に設けられた第１導電型の不純物領域とを有している請求項１に記載の固体撮像素子。
【請求項８】
前記第１導電型の不純物領域は、その上の第２導電型の表面不純物高濃度領域により埋め込まれている請求項７に記載の固体撮像素子。
【請求項９】
前記画素アレイ部の各画素はそれぞれ、前記ウェル層と同一導電型の不純物領域で画素分離されている請求項１または７に記載の固体撮像素子。
【請求項１０】
ＣＭＯＳ型固体撮像素子またはＣＣＤ型固体撮像素子である請求項１に記載の固体撮像素子。
【請求項１１】
前記画素アレイ部の各画素毎に、前記光電変換素子で光電変換した信号電荷を電圧検出部に電荷転送する電荷転送手段と、該電圧検出部で該信号電荷から検出された信号電圧を増幅して撮像信号として出力する信号読出回路とを有する請求項１０に記載の固体撮像素子。
【請求項１２】
前記信号読出回路は、
前記電圧検出部で検出された信号電圧を増幅して撮像信号として出力する増幅手段と、該撮像信号の出力後に該電圧検出部の信号電圧を所定電圧にリセットするリセット手段とを有する請求項１１に記載の固体撮像素子。
【請求項１３】
前記信号読出回路は、前記画素アレイ部の各画素毎に、該画素アレイ部の任意のアドレスの画素を選択する為の選択手段をさらに有する請求項１２に記載の固体撮像素子。
【請求項１４】
前記画素アレイ部の各画素毎に前記光電変換素子を有し、
該光電変換素子に隣接して該光電変換素子からの信号電荷を所定方向に電荷転送するための電荷転送部およびこの上にこれを電荷転送制御するための電荷転送電極を有する請求項１０に記載の固体撮像素子。
【請求項１５】
前記高濃度ウェル層は、少なくとも前記画素アレイ部下の全面に配設されている請求項１に記載の固体撮像素子。
【請求項１６】
請求項１〜１５のいずれかに記載の固体撮像素子を画像入力デバイスとして撮像部に用いた電子情報機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被写体からの画像光を光電変換して撮像する半導体素子で構成された例えばＣＭＯＳ固体撮像素子などの固体撮像素子、およびこの固体撮像素子を画像入力デバイスとして撮像部に用いた例えばデジタルビデオカメラ及びデジタルスチルカメラなどのデジタルカメラや、画像入力カメラ、スキャナ装置、ファクシミリ装置、テレビジョン電話装置およびカメラ付き携帯電話装置などの電子情報機器に関する。
【背景技術】
【０００２】
従来の固体撮像素子に求められる性能の一つとして、画素が２次元アレイ状に配置された画素数の多さがある。ＣＭＯＳ固体撮像素子では、一つのウェル中に画素内の各素子が形成されており、ウェルについては画素アレイ部の周辺で電気的に固定されていた。しかし、多画素化が進んで画素アレイ部のウェル面積が増大すると、その中央部までグランド電圧に基準電圧を固定することが困難になってきている。その結果として、以下のような問題が発生する。
【０００３】
まず、撮像領域である画素アレイ部の中央部と周辺部とで、トランジスタ閾値が異なるという問題がある。また、画素アレイ部の中央部と周辺部とで、その位置に至るまでの抵抗値に差があるため、各画素の飽和電荷量（飽和レベル）に差が生じるという問題がある。これを飽和シェーディングと呼んでいる。
【０００４】
これらの問題を解決するため、特許文献１では、活性領域面積を変えずに、画素毎にウェルコンタクトを取る方法が示されている。特許文献１に示されるとおり、画素毎にコンタクトを配置することにより、光電変換領域の近傍でウェルを一定のグランド電位に固定することができる。
【０００５】
図５は、特許文献１に開示されている従来の固体撮像素子に係る画素構造を示す平面パターン図であり、図６は、図５のＡ−Ａ’間の断面図である。
【０００６】
図５および図６において、従来の固体撮像素子１００のゲート電極１０１は、光電変換素子１０２の光電変換領域（活性化領域）１０３と活性化領域１０４の間に配されて転送トランジスタ１０５を構成している。活性化領域１０４は、転送トランジスタ１０５のドレイン領域であると共に、リセットトランジスタ１０７のソース領域および増幅トランジスタ１０６のゲート入力部となる。ゲート電極１０８は、活性化領域１０４と活性化領域１０９の間に配されてリセットトランジスタ１０７を構成している。活性化領域１０９は、リセットトランジスタ１０７のドレイン領域であると共に、増幅トランジスタ１０６のドレイン領域となる。
【０００７】
ゲート電極１１０は、活性化領域１０９と活性化領域１１１の間に配されて増幅トランジスタ１０６を構成している。活性化領域１１１は、増幅トランジスタ１０６のソース領域であると共に、選択トランジスタ１１２のドレイン領域となる。ゲート電極１１３は、活性化領域１１１と活性化領域１１４の間に配されて選択トランジスタ１１２を構成している。活性化領域１１４は、選択トランジスタ１１２のソース領域であり、コンタクト部１１５にて金属配線である画素出力線１１６に電気的に接続されている。
【０００８】
上記構成の画素構造において、光電変換素子１０２の活性化領域（光電変換領域）１０３の矩形領域の一角を均等に削り取り、この削り取った領域部分をウェルコンタクト領域１１７として用いている。即ち、同一の活性化領域内に光電変換素子１０２の光電変換領域１０３とウェルコンタクト領域１１７を作り込んでいる。このウェルコンタクト領域１１７は、一定電位、例えばグランド電位（０Ｖ）を供給する垂直方向（図５では、縦方向）に延びる金属配線１１８に対してコンタクト部１１９にて電気的に接続されてウェル電位固定手段を構成している。
【０００９】
図６の事例（図５のＡ−Ａ’断面）では、Ｎ型基板１２０内の上方にＰウェル１２１を形成し、当該Ｐウェル１２１内に画素の光電変換素子１０２や、前述したトランジスタ１０６、１０７および１１２を形成した構成となっている。Ｎ領域１２２は、図５にて示すように、増幅トランジスタ１０６のゲート電極１１０に対してコンタクト部１２３にて金属配線１２４を介して接続されている活性化領域１０４である。
【００１０】
光電変換領域１０３は、Ｎ型不純物領域１２５、その表面付近のＰ＋領域１２６および周辺のＰウェル１２１で形成されている。Ｐ＋領域１２６は、拡散層からコンタクト部１１９を経て金属配線１１８へと繋がっている活性化領域（図５のウェルコンタクト領域１１７の活性化領域）であり、当該金属配線１１８を通じてＰウェル１２１の電位をグランド電位（０Ｖ）に固定することができる。このＰ＋領域１２７には、光電変換領域１０３の表面付近のＰ＋領域１２６よりも濃い濃度のＰ＋不純物を打ち込むことにより、光電変換領域１０３がウェルコンタクト領域１１７からの影響を受けないようにすることができる。素子分離領域１２８は、ＬＯＣＯＳ(Local Oxidization On Silicon)やＳＴＩ(Shallow Trench Isolation)などであり、光電変換素子１０２やトランジスタ１０６、１０７および１１２間に形成されることによって素子間を電気的に分離している。
【００１１】
上述したように、画素毎にウェルコンタクトを取る構成の固体撮像装置において、ウェルコンタクト領域１１７と光電変換素子１０２の活性化領域１０３の間に素子分離領域を設けず、ウェルコンタクト領域１１７を光電変換素子１０２と同じ活性化領域１０３に作り込むことにより、従来技術で素子分離領域に要していた部分を光電変換素子１０２の活性化領域１０３に割り当てることができるため、ウェルコンタクト領域１１７を設けることによって生じる他の素子への負担を軽減することができる。
【００１２】
具体的には、画素のサイズを変えずに、画素毎にウェルコンタクトを取るためのウェルコンタクト領域１１７を光電変換素子１０２の活性化領域１０３に作り込む際に、当該活性化領域１０３を削り取る面積が従来技術に比べて少なくて済むため、画素の特性の低下、具体的には飽和レベルや感度などの低下を最小限に抑えることができる。その結果として、Ｐウェル１２１の電位を電気的に堅固に固定できるため、単位画素当たりの面積（画素のサイズ）の増加を最小限に抑えつつ、ウェル電位の変動による出力信号のシェーディングを抑えることができる。
【００１３】
また、特許文献２では、図７に示すように、従来の固体撮像素子２００において、フォトダイオードＰＤと同じアクティブ領域２０１内に複数個、本事例では、２個のウェルコンタクト２０２Ａ，２０２Ｂを配置して構成されている。ここで、フォトダイオードＰＤは、一部凹み部２０３が形成されるような形状に形成され、この凹み部２０３に対応するアクティブ領域２０１に２個のウェルコンタクト２０２Ａ，２０２Ｂが形成される。ウェルコンタクト２０２としては、３個以上でもよいが、フォトダイオードＰＤの面積が減少し飽和信号量の低下を招くので、そのバランスで好ましい個数が決められる。ウェル配線２０４は、水平方向に配列された両ウェルコンタクト２０２Ａ，２０２Ｂと接続するように、一部、フォトダイオードＰＤを横切るように形成される。図７の画素２０５内において、アクティブ領域２０１およびトランジスタ２０６以外の部分は素子分離領域２０７として形成される。これによって、特許文献２は、画素毎に２個のウェルコンタクト２０２Ａ，２０２Ｂを配置したので、２個のウェルコンタクト２０２Ａ，２０２Ｂによって並列接続され、２個の接点で接続される分だけ、抵抗値が小さくなって、グランド電位がより安定化し、飽和シェーディングをより抑えることができる。
【００１４】
特許文献３では、複数の画素部の中央部分と周辺部分において、中央部分の画素の方が周辺部分の画素よりも信号電荷の飽和量が少なくなる。即ち、中央部分の画素の方が周辺部分の画素よりも信号電荷の蓄積量が不足する。これは、ウェルに対して画素アレイ部の周辺部で電気的にグランド電位（０Ｖ）に一括して固定されるためであるが、この飽和シェーディングを抑えるために、図８に示すように、フォトダイオードＰＤの電荷蓄積容量、転送トランジスタの転送ゲートＴＧ下のポテンシャル壁部およびフローティングディフュージョンＦＤの電荷蓄積容量がある場合に、転送ゲートＴＧによってポテンシャル壁部が低くなって、フォトダイオードＰＤとフローティングディフュージョンＦＤ間にポテンシャル壁部がなくなって、フォトダイオードＰＤの電荷蓄積容量内に蓄積された信号電荷がフローティングディフュージョンＦＤの電荷蓄積容量内に転送される。その後、フォトダイオードＰＤとフローティングディフュージョンＦＤ間にポテンシャル壁部を生じさせて、フォトダイオードＰＤに信号電荷を蓄積する。
【００１５】
このとき、Ｐウェルの電位が変動すると、フォトダイオードＰＤの電荷蓄積容量が矢印で示すように浅くなって、電荷蓄積容量が小さくなる。一方、転送ゲートＴＧは、通常、オフ時は０Ｖで固定化されているが、特許文献３では、転送ゲートＴＧの電位をフローティング状態としている。このため、Ｐウェルの電位が変動して、フォトダイオードＰＤの電荷蓄積容量が矢印で示すように浅くなる分だけ、転送ゲートＴＧの電位も矢印で示すように変動してポテンシャル壁部が高くなって、フォトダイオードＰＤの電荷蓄積容量としては変化しないようにしている。
【００１６】
なお、この場合の転送ゲートＴＧの電位をフローティング状態にするためには、オフ時に転送ゲートＴＧに０Ｖを印加せずに、間にスイッチを介在させてそのスイッチをオフ状態にすればよい。
【特許文献１】特開２００５−１４２２５１号公報
【特許文献２】特開２００６−２６９５４６号公報
【特許文献３】特開２００５−２１７７０５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
しかしながら、上記特許文献１，２の従来の固体撮像素子のように、画素毎にウェルコンタクトを取る方法では、活性領域面積は変わらないものの、光電変換領域は確実に小さくなるため、飽和レベルが下がるという問題がある。また、光電変換領域の近傍位置にコンタクトが形成されるため、コンタクトエッチングの影響により、結晶欠陥が生じて白点欠陥（固定パターンノイズ）が発生するという問題もある。さらに、ウェルをグランド固定するために配線が１本追加で必要となるため、配線開口率が減少して集光が不利となってしまう。
【００１８】
上記特許文献３の従来の固体撮像素子では、Ｐウェルの電位が変動によって、フォトダイオードＰＤの電荷蓄積容量も変動するが、これに追随して、フローティング状態の転送ゲートＴＧの電位も変動して、フォトダイオードＰＤの電荷蓄積容量としては変化しないものの、転送ゲートＴＧをフローティング状態にするためのスイッチおよびその制御回路が必要となり、部材の増加と共に、転送ゲートＴＧの電荷転送制御にフローティング制御が加わって制御が複雑になるという問題がある。
【００１９】
本発明は、上記従来の問題を解決するもので、従来のように部品点数の増加や制御が複雑化せず、また、従来のように画素毎にウェルコンタクトを形成することなく、固定パターンノイズの発生、飽和レベル差（飽和シェーディング）、集光の減少を伴うことなく、ウェルのグランド電位の固定をより安定に行うことができる固体撮像素子および、この固体撮像素子を画像入力デバイスとして撮像部に用いた例えばテレビジョン電話装置やカメラ付き携帯電話装置などの電子情報機器を提供することを目的とする。
【課題を解決するための手段】
【００２０】
本発明の固体撮像素子は、半導体基板または半導体領域の上方にウェル層が設けられ、該ウェル層内で、被写体からの画像光を光電変換して撮像する複数の光電変換素子が２次元アレイ状に配置された画素アレイ部を有する固体撮像素子において、該ウェル層と該半導体基板または半導体領域との間に、該ウェル層と同一導電型でかつ不純物濃度が該ウェル層よりも高い高濃度ウェル層が配設されたものであり、そのことにより上記目的が達成される。
【００２１】
また、好ましくは、本発明の固体撮像素子における高濃度ウェル層のピーク不純物濃度は１×１０１７ｃｍ−３以上５×１０１７ｃｍ−３以下である。
【００２２】
さらに、好ましくは、本発明の固体撮像素子における高濃度ウェル層のシート抵抗は８００〜２０００Ω/sq.である。
【００２３】
さらに、好ましくは、本発明の固体撮像素子における高濃度ウェル層の深さ位置は表面から３μｍ〜４μｍである。
【００２４】
さらに、好ましくは、本発明の固体撮像素子におけるウェル層および前記高濃度ウェル層は前記画素アレイ部の外周部側から一定電位に固定化されている。
【００２５】
さらに、好ましくは、本発明の固体撮像素子におけるウェル層のうち、前記画素アレイ部の外周部側のウェル層が複数のコンタクトをそれぞれ介してメタル配線と電気的に接続されている。
【００２６】
さらに、好ましくは、本発明の固体撮像素子における光電変換素子は、第１導電型の前記半導体基板または第１導電型の前記半導体領域の上方に設けられた第２導電型の前記ウェル層と、該第２導電型のウェル層中に設けられた第１導電型の不純物領域とを有している。
【００２７】
さらに、好ましくは、本発明の固体撮像素子における画素アレイ部の各画素はそれぞれ、前記ウェル層と同一導電型の不純物領域で画素分離されている。
【００２８】
さらに、好ましくは、本発明の固体撮像素子における第１導電型の不純物領域は、その上の第２導電型の表面不純物高濃度領域により埋め込まれている。
【００２９】
さらに、好ましくは、本発明の固体撮像素子におけるＣＭＯＳ型固体撮像素子またはＣＣＤ型固体撮像素子である。
【００３０】
さらに、好ましくは、本発明の固体撮像素子における画素アレイ部の各画素毎に、前記光電変換素子で光電変換した信号電荷を電圧検出部に電荷転送する電荷転送手段と、該電圧検出部で該信号電荷から検出された信号電圧を増幅して撮像信号として出力する信号読出回路とを有する。
【００３１】
さらに、好ましくは、本発明の固体撮像素子における信号読出回路は、前記電圧検出部で検出された信号電圧を増幅して撮像信号として出力する増幅手段と、該撮像信号の出力後に該電圧検出部の信号電圧を所定電圧にリセットするリセット手段とを有する。
【００３２】
さらに、好ましくは、本発明の固体撮像素子における信号読出回路は、前記画素アレイ部の各画素毎に、該画素アレイ部の任意のアドレスの画素を選択する為の選択手段をさらに有する。
【００３３】
さらに、好ましくは、本発明の固体撮像素子における画素アレイ部の各画素毎に前記光電変換素子を有し、該光電変換素子に隣接して該光電変換素子からの信号電荷を所定方向に電荷転送するための電荷転送部およびこの上にこれを電荷転送制御するための電荷転送電極を有する。
【００３４】
さらに、好ましくは、本発明の固体撮像素子における高濃度ウェル層は、少なくとも前記画素アレイ部下の全面に配設されている。
【００３５】
本発明の電子情報機器は、本発明の上記固体撮像素子を画像入力デバイスとして撮像部に用いたものであり、そのことにより上記目的が達成される。
【００３６】
上記構成により、以下、本発明の作用を説明する。
【００３７】
本発明においては、一導電型のウェルと反対導電型の半導体基板または反対導電型の半導体領域との間に、一導電型のウェルと同一導電型でかつ不純物濃度が一導電型のウェルよりも高い高濃度ウェル層が配設されている。
【００３８】
これによって、抵抗値の低い高濃度ウェル層により下方位置から各画素毎のウェル層にグランド電位が印加されるので、画素アレイ部の中央部と周辺部とで電圧降下に大きな差がなくなる。したがって、従来のように部品点数の増加や制御が複雑化せず、また、従来のように画素毎にウェルコンタクトを形成することなく、固定パターンノイズの発生、飽和レベル差（飽和シェーディング）、集光の減少を伴うことなく、ウェル層のグランド電位の固定を行うことが可能となる。
【発明の効果】
【００３９】
以上により、本発明によれば、一導電型のウェル層と反対導電型の半導体基板または反対導電型の半導体領域との間に、一導電型のウェル層と同一導電型でかつ不純物濃度が一導電型のウェル層よりも高い高濃度ウェル層が配設されているため、抵抗値の低い高濃度ウェル層により画素アレイ部の中央部と周辺部とで電圧降下に大きな差がなくなることから、従来のように部品点数の増加や制御が複雑化せず、また、従来のように画素毎にウェルコンタクトを形成することなく、固定パターンノイズの発生、飽和レベル差（飽和シェーディング）、集光の減少を伴うことなく、ウェル層のグランド電位の固定を行うことができる。
【発明を実施するための最良の形態】
【００４０】
以下に、本発明の固体撮像素子の実施形態１および、この固体撮像装置の実施形態１を画像入力デバイスとして撮像部に用いた例えばカメラ付き携帯電話装置などの電子情報機器の実施形態２について図面を参照しながら詳細に説明する。
【００４１】
（実施形態１）
図１は、本発明の実施形態１におけるＣＭＯＳ固体撮像素子の１画素分の断面構造の一例を示す縦断面図である。
【００４２】
図１において、本実施形態１の固体撮像素子１は、Ｎ基板２（Ｎ型半導体基板またはＮ型半導体領域）上にＰウェル３が設けられ、ウェル層としてのＰウェル３内に、入射光を光電変換して信号電荷を生成する受光部としての光電変換領域（Ｎ−）４が設けられている。この光電変換領域（Ｎ−）４と電圧検出部としての電荷電圧変換部ＦＤであるフローティングディヒュージョン（Ｎ＋）との間に転送チャネル５ａが設けられ、この転送チャネル５ａ上にゲート絶縁膜を介して転送ゲート５ｂが設けられている。これらの転送チャネル５ａおよび転送ゲート５ｂにより電荷転送手段としての転送トランジスタ５が形成されている。
【００４３】
光電変換領域（Ｎ−）４は、その表面部に表面Ｐ＋層６および転送ゲート５ｂにより埋め込まれて、表面結晶欠陥によるノイズが抑制されるようになっている。また、これらのＰウェル３、光電変換領域（Ｎ−）４、転送チャネル５ａおよび電荷電圧変換部ＦＤにより各画素部がそれぞれ構成され、この画素部と隣接画素部との間に、素子分離層として絶縁層ＳＴＩおよびＰ画素分離層７が設けられている。
【００４４】
これらのＮ基板２とＰウェル３との間にＰウェル３と同一導電型でかつ不純物濃度がＰウェル３よりも高い高濃度ウェル層としての高濃度Ｐウェル層８が設けられている。これらの絶縁層ＳＴＩおよびＰ画素分離層７、高濃度Ｐウェル層８により、画素部毎に、Ｐウェル３およびＰウェル３内の光電変換領域４、転送チャネル５ａおよび電荷電圧変換部ＦＤを取り囲んで覆っている。高濃度Ｐウェル層８は、少なくとも画素アレイ部（撮像領域）下の全面に所定厚さで配設されている。
【００４５】
クロストーク抑制のためにＮ基板２が用いられている。Ｎ基板２を用いることにより、斜め入射光による基板深部での信号電荷が隣接画素部側に移動せずに、Ｎ基板２側に移動するため、Ｐ基板に比べて隣接画素部からのクロストーク成分を除去することができる。
【００４６】
ここでは、Ｎ基板２を用い、Ｎ基板２上にＰウェル３を形成する。このＰウェル３と光電変換領域（Ｎ−）４の接合領域（ＰＮ接合部）の不純物濃度は３×１０１５ｃｍ−３程度であることが望ましい。なぜなら、光電変換領域（Ｎ−）４の空乏層が基板深部側へ伸びる効果により、長波長（赤）の量子効率（ＱＥ）を向上させるからである。さらに、Ｐウェル３の深部にピーク濃度１×１０１７ｃｍ−３以上５×１０１７ｃｍ−３以下の高濃度Ｐウェル層８が形成されており、この高濃度Ｐウェル層８のシート抵抗は、ここではおよそ１０００Ω/sq.（８００〜２０００Ω/sq.）である。
【００４７】
さらに、この光電変換領域（Ｎ−）４毎に電荷電圧変換部ＦＤであるフローティングディヒュージョン（Ｎ＋）に電荷転送された信号電荷が電圧変換され、この変換電圧に応じて増幅されて各画素部毎の撮像信号として読み出すための複数のトランジスタからなる信号読出回路を画素部毎に有している。要するに、画素アレイ部の各画素毎に、Ｐウェル３および光電変換領域（Ｎ−）４からなる光電変換素子で光電変換した信号電荷を電圧検出部ＦＤに電荷転送する電荷転送手段と、電荷電圧変換部ＦＤであるフローティングディヒュージョン（Ｎ＋）で信号電荷から検出された信号電圧を増幅して撮像信号として出力する信号読出回路とを有している。
【００４８】
信号読出回路は、電荷電圧変換部ＦＤであるフローティングディヒュージョン（Ｎ＋）で検出された信号電圧を増幅して撮像信号として出力する増幅手段（増幅トランジスタ）と、この撮像信号の出力後に電荷電圧変換部ＦＤであるフローティングディヒュージョン（Ｎ＋）の信号電圧を所定電圧（電源電圧）にリセットするリセット手段（リセットトランジスタ）と、画素アレイ部の任意のアドレスの画素を選択する為の選択手段（選択トランジスタ）とを有している。
【００４９】
図２は、図１のＣＭＯＳ固体撮像素子の画素アレイとその外周の外部端子領域の断面構造の一例を示す縦断面図である。
【００５０】
図２において、Ｐウェル３内の中央領域（撮像領域）に、光電変換領域（Ｎ−）４を含む各画素部が２次元アレイ状に複数配置されて画素アレイ部４０を構成している。Ｐウェル３内の中央領域の周辺でかつ画素アレイ部４０の外部で、Ｐウェル３が基板トップコンタクト９を介してメタル配線１０と電気的接続されて、基板トップコンタクト９を介してＰウェル３を一定電位のグランド電位（０Ｖ）に固定している。
【００５１】
要するに、メタル配線１０から基板外周端部の複数の基板トップコンタクト９に並列に電気的に接続され、さらに複数の基板トップコンタクト９から高濃度Ｐウェル層８に電気的に接続され、この高濃度Ｐウェル層８を通して各画素部毎のＰウェル３をグランド電位に固定化している。
【００５２】
この高濃度Ｐウェル層８の抵抗が大きいと、画素アレイ部４０が構成される撮像領域の中央部分の画素部のグランド電位と、周辺部分の画素部のグランド電位との電圧差が大きくなるため、高濃度Ｐウェル層８の抵抗がより小さくなるように不純物濃度を高濃度にしている。基板深部の高濃度Ｐウェル層８が、基板外周端部の複数の基板トップコンタクト９から並列にＰ画素分離層７（Ｐ−）を介して画素部毎のＰウェル３に接続される。不純物濃度は、次の順になる。表面Ｐ＋層６（濃度１×１０１８ｃｍ−３程度）＞高濃度Ｐウェル層８（濃度１×１０１７ｃｍ−３以上５×１０１７ｃｍ−３以下）＞Ｐ画素分離層７（濃度５×１０１６ｃｍ−３程度）＞Ｐウェル３（濃度１×１０１６ｃｍ−３程度）である。Ｐウェル３をグランド電位に安定に固定化するための抵抗値を減らすためには、高濃度Ｐウェル層８の濃度が１×１０１７ｃｍ−３以上である必要があるし、また、高濃度Ｐウェル層８の濃度が５×１０１７ｃｍ−３を超えると、熱処理による拡散層の光電変換領域側への広がりによって、光電変換領域が圧迫されて狭くなり、特に、基板深部の赤（Ｒ）光による光電変換効率が低下するという不具合が生じる。
【００５３】
図３は、図１の光電変換領域４の深さ方向の不純物プロファイルの一例を示す不純物濃度分布図である。
【００５４】
図３に示すように、グランド電位固定化用に高濃度Ｐウェル層８の低い抵抗値を確保するために、Ｐウェル３の下にピーク濃度１×１０１７ｃｍ−３以上５×１０１７ｃｍ−３以下の高濃度Ｐウェル層８が存在している。高濃度Ｐウェル層８のピーク濃度の深さ位置は３.３μｍである。高濃度Ｐウェル層８のピーク濃度の深さ位置は３.３μｍであるから、３.３μｍの深さまでに光電変換した信号電荷は、図３の濃度勾配により全て捕獲されて蓄積される。位置は高濃度Ｐウェル層８の厚さ方向は、深さは３μｍ〜４μｍである。高濃度Ｐウェル層８の深さがあまり浅すぎると、フォトダイオードＰＤを作っている領域が圧迫されて感度や飽和電子数に影響が出るし、また、高濃度Ｐウェル層８の深さがあまり深すぎると、斜め光による電子がＮ基板２側に抜けずに隣接画素部に入るクロストークが問題（Ｐ基板を用いているのと同じ効果になる）になる。
【００５５】
したがって、従来技術では、画素部毎にウェルコンタクトを設けてウェルのグランド固定を行っていた。これに対して、本発明の技術によると、ウェルコンタクトを画素毎に設けずとも、画素アレイ部４０の外周部でＰウェル３を電気的に所定のグランド電位に固定して、画素アレイ部４０の中央領域と周辺領域で電圧降下に大きな差が発生することがなく、画素アレイ部４０の中央領域および周辺領域で所定のグランド電位に固定することができる。これは、Ｐウェル３の下部で高濃度Ｐウェル層８の不純物濃度を高く設定することにより、Ｐウェル３および高濃度Ｐウェル層８自体による拡散抵抗が小さくなったことによる効果である。この効果により、固定パターンノイズの発生、飽和レベル差（飽和シェーディング）、集光の減少を伴うことなく、Ｐウェル３のグランド電位への固定を可能にしたＣＭＯＳ固体撮像素子１をはじめとする固体撮像素子を得ることができる。
【００５６】
以上により、本実施形態１によれば、Ｐウェル３とＮ基板２との間に、Ｐウェルと同一導電型でかつ不純物濃度が一導電型のウェルよりも高い高濃度Ｐウェル層８が配設されているため、抵抗値の低い高濃度Ｐウェル層８により画素アレイ部４０の中央部と周辺部とで電圧降下に大きな差がなくなることから、従来のように部品点数の増加や制御が複雑化せず、また、従来のように画素毎にウェルコンタクトを形成することなく、固定パターンノイズの発生、飽和レベル差（飽和シェーディング）、集光の減少を伴うことなく、Ｐウェル３のグランド電位をより安定的に固定することができる。
【００５７】
なお、本実施形態１では、本発明をＣＭＯＳ固体撮像素子（ＣＭＯＳイメージセンサ）に適用した場合について説明したが、これに限らず、本発明をＣＣＤ固体撮像素子（ＣＣＤイメージセンサ）に適用することもできる。
【００５８】
ＣＣＤ型イメージセンサの各画素部には、受光素子として入射光を光電変換して信号電荷を生成するフォトダイオード部が設けられ、各フォトダイオード部に隣接してフォトダイオード部からの信号電荷を電荷転送するための電荷転送部およびこの上にこれを電荷転送制御するための電荷転送電極としてのゲート電極が配置されている。このゲート電極上には、入射光がゲート電極により反射してノイズが発生するのを防ぐために遮光膜が形成されている。また、フォトダイオードの上方には、遮光膜の開口部から層間絶縁膜を介して、フォトダイオードに光を集光させるためのマイクロレンズが配置されている。これらのフォトダイオード部および電荷転送部はＰウェル内に設けられており、Ｐウェルと半導体基板間に、本実施形態１と同様の高濃度Ｐウェル層８が設けられていればよい。
【００５９】
このように、Ｐウェルの下部で高濃度Ｐウェル層８の不純物濃度を高く設定することにより、Ｐウェルおよび高濃度Ｐウェル層８自体による拡散抵抗が小さくなって、従来のように画素毎にウェルコンタクトを形成することなく、固定パターンノイズの発生、飽和レベル差（飽和シェーディング）、集光の減少を伴うことなく、Ｐウェルのグランド電位の固定を安定に行うことができるという本発明の目的を達成することができる。
（実施形態２）
図４は、本発明の実施形態２として、本発明の実施形態１の固体撮像素子１を含む固体撮像装置を撮像部に用いた電子情報機器の概略構成例を示すブロック図である。
【００６０】
図４において、本実施形態２の電子情報機器９０は、上記実施形態１の固体撮像素子１からの撮像信号を各種信号処理してカラー画像信号を得る固体撮像装置９１と、この固体撮像装置９１からのカラー画像信号を記録用に所定の信号処理した後にデータ記録可能とする記録メディアなどのメモリ部９２と、この固体撮像装置９１からのカラー画像信号を表示用に所定の信号処理した後に液晶表示画面などの表示画面上に表示可能とする液晶表示装置などの表示手段９３と、この固体撮像装置９１からのカラー画像信号を通信用に所定の信号処理をした後に通信処理可能とする送受信装置などの通信手段９４と、この固体撮像装置９１からのカラー画像信号を印刷用に所定の信号処理をした後に印刷処理可能とするプリンタなどの画像出力手段９５とを有している。なお、この電子情報機器９０として、これに限らず、固体撮像装置９１の他に、メモリ部９２と、表示手段９３と、通信手段９４と、プリンタなどの画像出力手段９５とのうちの少なくともいずれかを有していてもよい。
【００６１】
この電子情報機器９０としては、前述したように例えばデジタルビデオカメラ、デジタルスチルカメラなどのデジタルカメラや、監視カメラ、ドアホンカメラ、車載用後方監視カメラなどの車載用カメラおよびテレビジョン電話用カメラなどの画像入力カメラ、スキャナ装置、ファクシミリ装置、テレビジョン電話装置、カメラ付き携帯電話装置および携帯端末装置（ＰＤＡ）などの画像入力デバイスを有した電子機器が考えられる。
【００６２】
したがって、本実施形態２によれば、この固体撮像装置９１からのカラー画像信号に基づいて、これを表示画面上に良好に表示したり、これを紙面にて画像出力手段９５により良好にプリントアウト（印刷）したり、これを通信データとして有線または無線にて良好に通信したり、これをメモリ部９２に所定のデータ圧縮処理を行って良好に記憶したり、各種データ処理を良好に行うことができる。
【００６３】
なお、上記実施形態１では、固体撮像素子１として、Ｎ基板２上にＰウェル３が設けられ、Ｐウェル３内に光電変換領域（Ｎ−）４が設けられ、この光電変換領域（Ｎ−）４と電荷電圧変換部ＦＤであるフローティングディヒュージョン（Ｎ＋）との間に転送チャネル５ａが設けられている。また、隣接画素部間に、素子分離層として絶縁層ＳＴＩおよびＰ画素分離層７が設けられている。さらに、これらのＮ基板２とＰウェル３との間にＰウェル３と同一導電型のＰ型でかつ不純物濃度がＰウェル３よりも高い高濃度Ｐウェル層８が設けられている。これに限らず、電子ではなく正孔を対象として導電型が全く逆であってもよい。即ち、Ｐ基板上にＮウェルが設けられ、Ｎウェル内に光電変換領域（Ｐ−）が設けられ、この光電変換領域（Ｐ−）と電荷電圧変換部ＦＤであるフローティングディヒュージョン（Ｐ＋）との間に転送チャネルが設けられている。また、隣接画素部間に、素子分離層として絶縁層ＳＴＩおよびＮ画素分離層が設けられている。さらに、これらのＰ基板とＮウェルとの間にＮウェルと同一導電型のＮ型でかつ不純物濃度がＮウェルよりも高い高濃度Ｎウェル層（上記実施形態１の高濃度Ｐウェル層８に対応）が設けられている。この場合、上記実施形態１の表面Ｐ＋層６に代えて表面Ｎ＋層が設けられる。
【００６４】
なお、上記実施形態１では、特に説明しなかったが、Ｐウェル３とＮ基板２との間に、Ｐウェル３と同一導電型でかつ不純物濃度がＰウェル３よりも高い高濃度Ｐウェル層８が低抵抗値で配設されたことにより、画素アレイ部４０の中央部と周辺部とで電圧降下に大きな差がないことから、従来のように部品点数の増加や制御が複雑化せず、また、従来のように画素毎にウェルコンタクトを形成することなく、固定パターンノイズの発生、飽和レベル差（飽和シェーディング）、集光の減少を伴うことなく、ウェルのグランド電位の固定をより安定に行うことができる本発明の目的を達成することができるものである。
【００６５】
以上のように、本発明の好ましい実施形態１，２を用いて本発明を例示してきたが、本発明は、この実施形態１，２に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態１，２の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
【産業上の利用可能性】
【００６６】
本発明は、被写体からの画像光を光電変換して撮像する半導体素子で構成された例えばＣＭＯＳ固体撮像素子などの固体撮像素子、およびこの固体撮像素子を画像入力デバイスとして撮像部に用いた例えばデジタルビデオカメラ及びデジタルスチルカメラなどのデジタルカメラや、画像入力カメラ、スキャナ装置、ファクシミリ装置、テレビジョン電話装置およびカメラ付き携帯電話装置などの電子情報機器の分野において、一導電型のウェルと反対導電型の半導体基板または反対導電型の半導体領域との間に、一導電型のウェルと同一導電型でかつ不純物濃度が一導電型のウェルよりも高い高濃度ウェル層が配設されているため、抵抗値の低い高濃度ウェル層により画素アレイ部の中央部と周辺部とで電圧降下に大きな差がなくなることから、従来のように部品点数の増加や制御が複雑化せず、また、従来のように画素毎にウェルコンタクトを形成することなく、固定パターンノイズの発生、飽和レベル差（飽和シェーディング）、集光の減少を伴うことなく、ウェルのグランド電位の固定を行うことができる。
【図面の簡単な説明】
【００６７】
【図１】本発明の実施形態１におけるＣＭＯＳ固体撮像素子の１画素分の断面構造の一例を示す縦断面図である。
【図２】図１のＣＭＯＳ固体撮像素子の画素アレイとその外周の外部端子領域の断面構造の一例を示す縦断面図である。
【図３】図１の光電変換領域の深さ方向の不純物プロファイルの一例を示す不純物濃度分布図である。
【図４】本発明の実施形態２として、本発明の実施形態１の固体撮像素子を含む固体撮像装置を撮像部に用いた電子情報機器の概略構成例を示すブロック図である。
【図５】特許文献１に開示されている従来の固体撮像素子に係る画素構造を示す平面パターン図である。
【図６】図５のＡ−Ａ’間の断面図である。
【図７】特許文献２に開示されている従来の固体撮像素子に係る画素構造を示す平面パターン図である。
【図８】特許文献３に開示されている従来の固体撮像素子において、転送ゲートＴＧの電位をフローティング状態として、Ｐウェルの電位変動に追従して転送ゲートＴＧの電位も変動させることにより、フォトダイオードＰＤの電荷蓄積容量を変化させないようにした場合について説明するための一例を示すポテンシャル図である。
【符号の説明】
【００６８】
１  固体撮像素子
２  Ｎ基板
３  Ｐウェル
４  光電変換領域（Ｎ−）
５  転送トランジスタ
５ａ  転送チャネル
５ｂ  転送ゲート
６  表面Ｐ＋層
７  Ｐ画素分離層
８  高濃度Ｐウェル層
ＦＤ  電荷電圧変換部
ＳＴＩ  絶縁層
９０  電子情報機器
９１  固体撮像装置
９２  メモリ部
９３  表示手段
９４  通信手段
９５  画像出力手段
【図１】
2010073906.tif 000003
【図２】
2010073906.tif 000004
【図３】
2010073906.tif 000005
【図４】
2010073906.tif 000006
【図５】
2010073906.tif 000007
【図６】
2010073906.tif 000008
【図７】
2010073906.tif 000009
【図８】
2010073906.tif 000010