(57)【要約】【課題】容量形成工程数を増やすことなく、大きな積層容量構造体が形成された半導体装置を提供する。【解決手段】半導体装置は、積層構造体を有する。積層構造体は、第一の導電体膜４と第二の導電体膜５とが、互いの間に誘電体膜６を挟んだ状態で、交互に積層されてなる構造体である。そして、積層構造体では、積層方向と直交する方向に互いに間隔をあけて、第一および第二のコンタクトホールが設けられており、第一および第二のコンタクトホールのそれぞれに、第一および第二の電極１１、１４が埋め込み形成されている。第一の電極１１は、第一のコンタクトホール内において、第一の導電体膜４に対し接続され、且つ、第二の導電体膜５に対し接続されておらず、第二の電極１４は、第二のコンタクトホール内において、第二の導電体膜５に対し接続され、且つ、第一の導電体膜４に対し接続されていない。【選択図】図１３
2010021319.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に対し、絶縁膜を介して積層容量構造体が形成されてなる半導体装置であって、
前記積層容量構造体には、第一の導電体膜と第二の導電体膜とが、互いの間に誘電体膜を挟んだ状態で、交互に積層されてなる積層体が含まれており、
前記積層体をその積層方向に貫通し、且つ、積層方向と直交する方向に互いに間隔をあけて第一および第二の貫通孔が設けられており、
前記第一および第二の貫通孔のそれぞれには、第一および第二の電極が埋め込み形成されており、
前記第一の電極は、前記第一の貫通孔内において、前記第一の導電体膜に対し接続され、且つ、前記第二の導電体膜に対し接続されておらず、
前記第二の電極は、前記第二の貫通孔内において、前記第二の導電体膜に対し接続され、且つ、前記第一の導電体膜に対し接続されていない
ことを特徴とする半導体装置。
【請求項２】
前記第一の貫通孔では、前記積層方向と直交する方向において、前記第二の導電体膜の端縁が前記第一の導電体膜の端縁よりも、孔から内方に向けて後退しており、
前記第二の貫通孔では、前記積層方向と直交する方向において、前記第一の導電体膜の端縁が前記第二の導電体膜の端縁よりも、孔から内方に向けて後退しており、
前記第一の電極は、前記第一の貫通孔内において、前記第一の導電体膜の端縁に対し接続されており、
前記第二の電極は、前記第二の貫通孔内において、前記第二の導電体膜の端縁に対し接続されている
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第一の貫通孔では、その開口から底に向けた方向において、前記第一の導電体膜の端縁で構成される開口断面サイズが漸減しており、
前記第二の貫通孔では、その開口から底に向けた方向において、前記第二の導電体膜の端縁で構成される開口断面サイズが漸減している
ことを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記第一の導電体膜と前記第二の導電体膜とは、互いに異なる組成で構成されている
ことを特徴とする請求項１から３の何れかに記載の半導体装置。
【請求項５】
前記第一の導電体膜と前記第二の導電体膜とは、互いに種類が異なる金属材料を含んでいる
ことを特徴とする請求項１から３の何れかに記載の半導体装置。
【請求項６】
前記誘電体膜は、シリコン酸化物またはシリコン窒化物を成分中に含んでいる
ことを特徴とする請求項１から５の何れかに記載の半導体装置。
【請求項７】
前記誘電体膜は、有機物を成分に含んでいる
ことを特徴とする請求項１から５の何れかに記載の半導体装置。
【請求項８】
半導体基板に対し、絶縁膜を介して積層容量構造体が形成されてなる半導体装置の製造方法であって、
前記積層容量構造体は、
第一の導電体膜と第二の導電体膜とを、互いの間に誘電体膜を挟んだ状態で、交互に積層するステップと、
前記積層された前記第一の導電体膜および前記第二の導電体膜および前記誘電体膜を、当該積層容量構造体を形成しようとする予定領域を残してエッチングし、積層体を形成するステップと、
前記積層体をその積層方向に貫通し、且つ、積層方向と直交する方向に互いに間隔をあけて第一および第二の貫通孔を形成するステップと、
前記第一の貫通孔と前記第二の貫通孔との各々の内部に、導電体を埋め込み、第一および第二の電極を形成するステップと、
を経て形成されるものであり、
前記第一および第二の貫通孔を形成するステップと、前記第一および第二の電極を形成するステップとは、
前記第一の電極が、前記第一の貫通孔内において、前記第一の導電体膜に対し接続され、且つ、前記第二の導電体膜に対し接続されず、
前記第二の電極が、前記第二の貫通孔内において、前記第二の導電体膜に対し接続され、且つ、前記第一の導電体膜に対し接続されないように、各々実行される
ことを特徴とする半導体装置の製造方法。
【請求項９】
前記第一および第二の貫通孔を形成するステップは、
前記第一の貫通孔を形成しようとする領域を残して、前記積層体の表面上に第一のレジストマスクを形成するサブステップと、
前記第一のレジストマスクが形成された積層体に対しエッチングを施し、前記第一の貫通孔を形成しようとする領域に正テーパー形状の第一の貫通穴を形成するサブステップと、
前記第一の貫通孔に対し、前記誘電体膜を選択的にエッチングして、前記積層方向と直交する方向に、前記誘電体膜の端縁を、孔から内方に向けて後退させるサブステップと、
前記第一の貫通孔に対し、前記第二の導電体膜を選択的にエッチングして、前記第二の導電体膜の端縁を、孔から内方に向けて後退させ、前記第一の貫通孔を形成するサブステップと、
前記第二の貫通孔を形成しようとする領域を残して、前記積層体の表面上に第二のレジストマスクを形成するサブステップと、
前記第二のレジストマスクが形成された積層体に対しエッチングを施し、前記第二の貫通孔を形成しようとする領域に正テーパー形状の第二の貫通孔を形成するサブステップと、
前記第二の貫通孔に対し、前記誘電体膜を選択的にエッチングして、前記積層方向と直交する方向に、前記誘電体膜の端縁を、孔から内方に向けて後退させるサブステップと、
前記第二の貫通孔に対し、前記第一の導電体膜を選択的にエッチングして、前記積層方向と直交する方向に、前記第一の導電体膜の端縁を、孔から内方に向けて後退させ、前記第二の貫通孔を形成するサブステップとを含む
ことを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
第一および第二の電極を形成するステップでは、前記第一の貫通孔および前記第二の貫通孔の各々に対し、その開口から電極用の導電性材料をスパッタリングまたは蒸着することにより、前記第一および第二の電極をそれぞれ形成する
ことを特徴とする請求項９に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に、積層容量構造体を含む半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
従来より、製造コストを低減するための有効な手段として、半導体装置におけるチップ面積の縮小が行われている。しかし、半導体装置に大規模な蓄積容量が必要である一方、これを実現するためには、大きな電極面積が必要となり、チップ面積の縮小が困難となっている。
このため、チップ面積の縮小を図りながら蓄積容量が増加できる構造として、例えば、特許文献１に、半導体基板上に形成される蓄積容量部分を数層に積層する形の構造が提案されており、また、特許文献２に、積層容量構造体を形成する方法が提案されている。
【０００３】
特許文献１で提案されている半導体基板上の容量構造について、図１４を用い説明する。
図１４に示すように、半導体基板８１１上には、素子分離８１２で分離されたトランジスタ（ゲート８１４、不純物拡散層（ソース、ドレイン）８２３で構成）が形成されている。そして、不純物拡散層８２３の一方には、ビット線８１６が接続されており、他方には、電荷蓄積電極８１８が接続されている。電荷蓄積電極８１８は櫛歯状をしており、間に絶縁膜８１９を介挿した状態で、同じく櫛歯状をした電荷蓄積電極８２１と向い合せに配されている。電荷蓄積電極８１８、８２１と絶縁膜８１９とにより容量が形成されており、容量はトランジスタにおけるゲート８１４に対し層間絶縁膜８２２を介し形成されている。特許文献１では、上記構成の容量によるダイナミックＲＡＭが提案されている。特許文献１で提案されている技術では、半導体基板８１１上に電荷蓄積電極８１８、８２１の櫛歯の数、即ち、積層数を増やすことによって、理論的には蓄積容量をいくらでも増大することができる。
【０００４】
また、特許文献２で提案されている積層容量構造体の形成方法について、図１５を用い説明する。
図１５に示すように、特許文献２で提案されている製造方法では、基板９０１上にＳｉＯ２膜９０２と、レジスト膜９０３とを順に積層する。次に、フォトリソグラフィー法により、レジスト膜９０３の一部を開口し（開口部９０３ａ）、ウェットエッチング法によりＳｉＯ２膜をオーバーハング形状に開口する。
【０００５】
次に、レジスト膜９０３の開口９０３ａから、導電体膜９０４、９０８と導電体膜９０６、９１０と誘電体膜９０５、９０７、９０９、９１１とを、飛来角を変更しながら堆積する。具体的には、導電体材料を矢印Ｐの方向から飛来させて導電体膜９０４、９０８を堆積させ、誘電体材料を矢印Ｑの方向から飛来させて誘電体膜９０５、９０７、９０９、９１１を堆積させ、導電体材料を矢印Ｒの方向から飛来させて導電体膜９０６、９１０を堆積させる。この後に、ＳｉＯ２膜９０２を除去しリフトオフする（図１５の二点鎖線で囲む部分の形態となる）。このように、特許文献２で提案されている積層容量の形成方法では、飛来角を交互に切り替えながら、導電体膜９０４、９０６、９０８、９１０および誘電体膜９０５、９０７、９０９、９１１を堆積させ、飛来角の相違により左右にこぼれ落ちる導電体膜９０４、９０６、９０８、９１０が交互に現れる。こぼれ落ちた導電体膜９０４と導電体膜９０８とが導通し、導電体膜９０６と導電体膜９１０とが導通することで並列容量となり、大容量化が可能となる。特許文献２で提案されている上記形成方法を用いることで積層回数を増やしてもマスク数を増やさずに積層容量を形成できる。
【特許文献１】特開昭６３−５８９５８号公報
【特許文献２】特開平０１−１８４９４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記特許文献１で提案されている容量構造を実現するには、少なくとも２回の電荷蓄積電極８１８、８２１用の材料を被着させる工程と、少なくとも２回の層間絶縁膜８２２の形成工程と、少なくとも１回以上の上下に積層された電極間を接続するための加工工程、キャパシタ用の絶縁膜８２２を形成する工程などが必要になり、工程が非常に多くなるという問題を有する。そして、半導体装置の容量形成過程において、工程削減は製造コストを低くする有効な手段であり、上記特許文献１で提案の構造を実現する方法においては、工程削減を図れていないために製造コストの削減を図ることが困難である。
【０００７】
また、上記特許文献２で提案されている積層容量の形成方法では、導電体膜９０４、９０６、９０８、９１０や誘電体膜９０５、９０７、９０９、９１１などの堆積において、飛来角が限定されるためスパッタリングまたは蒸着により行う必要がある。スパッタリングで行う場合には、リフトオフの庇となるレジスト９０３から蒸発するガスでスパッタリングチャンバーの安定性が損なわれる。また、蒸着で行う場合には、誘電物の堆積が困難で制約が大きい。よって、安定して生産する上で課題を有する。
【０００８】
本発明は、上記問題を解決しようとなされたものであって、容量形成工程数を増やすことなく、大きな容量構造体が形成された半導体装置、および製造工程を増加させることなく、より低コストに容量素子を含む半導体装置を安定に生産することが可能な半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明は、次の構成を採用することとする。
［１］  本発明に係る半導体装置は、半導体基板に対し、絶縁膜を介して形成された積層容量構造体を有する。ここで、本発明における積層容量構造体は、第一の導電体膜と第二の導電体膜とが、互いの間に誘電体膜を挟んだ状態で、交互に積層されてなる積層体を含む構成である。そして、本発明に係る半導体装置では、上記積層体をその積層方向に貫通し、且つ、積層方向と直交する方向に互いに間隔をあけて第一および第二の貫通孔が設けられており、第一および第二の貫通孔のそれぞれに、第一および第二の電極が埋め込み形成されている。
【００１０】
第一の電極は、第一の貫通孔内において、第一の導電体膜に対し接続され、且つ、第二の導電体膜に対し接続されておらず、第二の電極は、第二の貫通孔内において、第二の導電体膜に対し接続され、且つ、第一の導電体膜に対し接続されていない、ことを特徴とする。
［２］  上記［１］の本発明に係る半導体装置において、第一の貫通孔では、積層方向と直交する方向に、第二の導電体膜の端縁が第一の導電体膜の端縁よりも、孔から内方に向けて後退しており、第二の貫通孔では、積層方向と直交する方向に、第一の導電体膜の端縁が第二の導電体膜の端縁よりも、孔から内方に向けて後退しており、第一の電極は、第一の貫通孔内において、第一の導電体膜の端縁に対し接続されており、第二の電極は、第二の貫通孔内において、第二の導電体膜の端縁に対し接続されている、という構成を採用することができる。
【００１１】
［３］  上記［２］の本発明に係る半導体装置において、第一の貫通孔では、その開口から底に向けた方向に、第一の導電体膜の端縁で構成される開口断面サイズが漸減しており、第二の貫通孔では、その開口から底に向けた方向に、第二の導電体膜の端縁で構成される開口断面サイズが漸減している、という構成を採用することができる。
［４］  上記［１］〜［３］の本発明に係る半導体装置において、第一の導電体膜と第二の導電体膜とは、互いに異なる組成で構成されている、という構成を採用することができる。
【００１２】
［５］  上記［１］〜［３］の本発明に係る半導体装置において、第一の導電体膜と第二の導電体膜とは、互いに種類が異なる金属材料を含んでいる、という構成を採用することができる。
［６］  上記［１］〜［５］の本発明に係る半導体装置において、誘電体膜は、シリコン酸化物またはシリコン窒化物を成分中に含んでいる、という構成を採用することができる。
【００１３】
［７］  上記［１］〜［５］の本発明に係る半導体装置において、誘電体膜は、有機物を成分に含んでいる、という構成を採用することができる。
［８］  本発明に係る半導体装置の製造方法は、半導体基板に対し、絶縁膜を介して積層容量構造体を形成する工程を有する半導体装置の製造方法であって、積層容量構造体を以下の（ａ）〜（ｄ）のステップを経て形成する。
【００１４】
（ａ）積層ステップ；第一の導電体膜と第二の導電体膜とを、互いの間に誘電体膜を挟んだ状態で、交互に積層する。
（ｂ）積層体形成ステップ；上記積層された第一の導電体膜および第二の導電体膜および誘電体膜を、積層容量を形成しようとする領域を残してエッチングし、積層体を形成する。
【００１５】
（ｃ）貫通孔形成ステップ；上記積層体をその積層方向に貫通し、且つ、積層方向と直交する方向に互いに間隔をあけて第一および第二の貫通孔を形成する。
（ｄ）電極形成ステップ；第一の貫通孔と第二の貫通孔との各々の内部に、導電体を埋め込み、第一および第二の電極を形成する。
本発明に係る半導体装置の製造方法では、上記貫通孔形成ステップと上記電極形成ステップとにおいて、第一の電極が、第一の貫通孔内で第一の導電体膜に対し接続され、且つ、第二の導電体膜に対し接続されず、第二の電極が、第二の貫通孔内において、第二の導電体膜に対し接続され、且つ、第一の導電体膜に対し接続されないように、各々実行される、ことを特徴とする。
【００１６】
［９］  上記［８］の本発明に係る半導体装置の製造方法では、上記貫通孔形成ステップが、次の（ｃ１）〜（ｃ８）のサブステップを有する、という構成を採用することができる。
（ｃ１）  第一レジストマスク形成サブステップ；第一の貫通孔を形成しようとする領域を残して、積層体の表面上に第一のレジストマスクを形成する。
【００１７】
（ｃ２）  第一貫通孔形成サブステップ；第一のレジストマスクが形成された積層体に対しエッチングを施し、所定領域に正テーパー形状の第一の貫通孔を形成する。
（ｃ３）  誘電体膜後退サブステップ（１）；第一の貫通孔に対し、誘電体膜を選択的にエッチングして、積層方向と直交する方向に、誘電体膜の端縁を孔から内方に向けて後退させる。
【００１８】
（ｃ４）  第二導電体膜後退サブステップ；第一の貫通穴に対し、第二の導電体膜を選択的にエッチングして、第二の導電体膜の端縁を孔から内方に向けて後退させ、これにより第一の貫通孔の形成がなされる。
（ｃ５）  第二レジストマスク形成サブステップ；第二の貫通孔を形成しようとする領域を残して、積層体の表面上に第二のレジストマスクを形成する。
【００１９】
（ｃ６）  第二貫通孔形成サブステップ；第二のレジストマスクが形成された積層体に対しエッチングを施し、所定領域に正テーパー形状の第二の貫通孔を形成する。
（ｃ７）  誘電体膜後退サブステップ（２）；第二の貫通孔に対し、誘電体膜を選択的にエッチングして、積層方向と直交する方向に、誘電体膜の端縁を孔から内方に向けて後退させる。
【００２０】
（ｃ８）  第一導電体膜後退サブステップ；第二の貫通孔に対し、第一の導電体膜を選択的にエッチングして、積層方向と直交する方向に、第一の導電体膜の端縁を孔から内方に向けて後退させ、これにより第二の貫通孔の形成がなされる。
［１０］  上記［９］の本発明に係る半導体装置の製造方法では、電極形成ステップにおいて、第一の貫通孔および第二の貫通孔の各々に対し、その開口から電極用の導電性材料をスパッタリングまたは蒸着することにより、第一および第二の電極をそれぞれ形成する、という構成を採用することができる。
【発明の効果】
【００２１】
上記［１］の本発明に係る半導体装置では、積層容量構造体が、第一の導電体膜と第二の導電体膜とが、間に誘電体膜を挟んで交互に積層されてなる積層体を有する。そして、本発明に係る半導体装置では、第一の貫通孔においては第一の導電体膜のみが第一の電極に接続されており、第二の貫通孔において第二の導電体膜のみが第二の電極に接続されている。よって、本発明に係る半導体装置では、並列容量を有することになり、容量形成工程数を増やすことなく、大きな積層容量構造体が形成可能となる。
【００２２】
従って、本発明の半導体装置では、容量形成のための工程をほとんど増やさずにチップ面積の削減ができ、生産安定性にも優れるため、より低コストでの半導体装置を実現できる。
また、上記［２］の本発明に係る半導体装置では、第一の貫通孔においては第一の導電体膜のみが孔の断面中心側に向けて飛び出した構造になり、第二の貫通孔においては第二の導電体膜のみが孔の断面中心側に向けて突き出した構造になる。このため、本発明に係る半導体装置では、各貫通孔において、第一および第二の電極のそれぞれが、選択的に第一および第二の導電体膜と接続されるため、並列容量構造となる。よって、本発明に係る半導体装置では、容量形成工程数を増やすことなく、大きな容量構造が形成可能である。
【００２３】
また、上記［３］の本発明に係る半導体装置では、第一および第二の貫通孔の各々に埋め込まれた第一および第二の電極が、貫通孔内で突き出した膜全てに確実に接触することになる。よって、本発明に係る半導体装置では、容量形成工程数を増やすことなく、大きな容量構造が形成可能である。
また、上記［４］の本発明に係る半導体装置では、第一および第二の貫通孔の各々において、選択エッチングを行い、第一および第二の導電体膜のそれぞれを孔から内方に向けて後退させ、これにより、第一の貫通孔では第一の導電体膜のみが孔中心側に突き出した構造が可能になり、第二の貫通孔では第二の導電体膜のみが孔中心側に突き出した構造が可能になる。よって、本発明に係る半導体装置では、容量形成工程数を増やすことなく、大きな積層容量構造体を形成することが可能である。
【００２４】
また、上記［８］の本発明に係る半導体装置の製造方法では、第一および第二の導電体膜と誘電体層とで構成された積層体による積層容量構造から、第一の貫通孔では、その孔中心側に向けて第一の導電体膜だけが突き出し、且つ、貫通孔の底に行くほど第一の導電体膜の端縁が孔中心側に突き出した状態になるので、第一の貫通孔内で第一の導電体膜全てに対し、確実に第一の電極が接続される。
【００２５】
また、第二の貫通孔内では、第二の導電体膜全てに対して、確実に第二の電極が接続される。
従って、本発明に係る半導体装置の製造方法では、積層構造で、且つ、並列構造の容量を形成することができ、製造工程を増加させることなく、より低コストに容量素子を含む半導体装置を安定に生産することが可能である。
【発明を実施するための最良の形態】
【００２６】
以下では、本発明を実施するための最良の形態について、図面を参酌しながら説明する。なお、以下の各実施の形態は、本発明の構成およびそこから奏される作用・効果を分かり易く説明するために用いる一例であって、本発明は、本質的な特徴部分以外に何ら以下の形態に限定を受けるものではない。
［実施の形態］
１．製造方法
実施の形態に係る半導体装置の製造方法、特に半導体装置における積層容量構造体の形成方法について、図１〜図１３を用い説明する。
【００２７】
なお、以下における製造方法の説明に先立って、本実施の形態に係る半導体装置では、金（Ａｕ）からなる第一の導電体膜とアルミニウム（Ａｌ）からなる第二の導電体膜と酸化シリコン（ＳｉＯ２）からなる誘電体膜で積層容量構造体における積層体が形成されてなる。また、積層容量構造体においては、第一の貫通孔である第一のコンタクトホールにおいて、第一の電極と第一の導電体膜（Ａｕ膜）との導通が図られ、第二の貫通孔である第二のコンタクトホールにおいて、第二の電極と第二の導電体膜（Ａｌ膜）との導通が図られている。本実施の形態に係る半導体装置では、上記構成を採用することにより、並列容量である積層容量構造体を有することができ、大規模容量を形成することができることを特徴とするものである。
【００２８】
ここで、以下の説明における積層容量構造体の形成方法は、本発明に係る半導体装置の製造方法の一例であり、金（Ａｕ）とアルミニウム（Ａｌ）と酸化シリコン（ＳｉＯ２）とを組み合わせた積層体（積層膜）は、本発明に係る半導体装置の一例である。
まず、図１に示すように、半導体ウエハ１上に酸化シリコン（ＳｉＯ２）からなる保護膜（絶縁膜）２を成膜する。保護膜２の上には、金（Ａｕ）からなる第一の導電体膜４、酸化シリコン（ＳｉＯ２）からなる誘電体膜６、アルミニウム（Ａｌ）からなる第二の導電体膜５、誘電体膜６、という順に積層する。この四層の膜を積層体における一単位３とする。
【００２９】
今回、第一の導電体膜４および第二の導電体膜５については、それぞれAuおよびＡｌをスパッタリングにより成膜し、誘電体膜６については、SiO2をＣＶＤ法により成膜する。
図２に示すように、この一単位３を四回繰り返して積層した。ただし、最後の一単位３では、最上層の誘電体膜６の形成を省略しており、最上層には第二の導電体膜５が露出している。所望する容量に合わせるため、最上層の積層体の一単位３については、全ての膜の厚みや面積が揃っていなくても問題はない。
【００３０】
次に、図３に示すように、積層体における上側表面に対し、積層容量構造体を形成しようとする領域にレジストパターン７を施す。そして、この状態で、アルゴン（Ａｒ）ガスと塩素（Ｃｌ２）ガスとの混合ガスを用いて、ＩＣＰ（誘導結合型プラズマ）方式ドライエッチング設備により、領域Ａを除く部分について、図３に示すように、保護膜２が露出するまでエッチングする。
【００３１】
次に、図４に示すように、エッチングにより一部に保護膜２が露出した状態のワークに対し、ＳｉＯ２からなる保護膜８を成膜する。次に、第一のコンタクトホールを形成しようとする部分に開口９ａを有するレジストパターン９を形成し、ＡｒガスとＣｌ２ガスとの混合ガスを用いて、ＩＣＰ方式ドライエッチング設備により、図５に示すように、保護膜２が底面に露出するまで積層体をエッチングする。このとき、塩素（Ｃｌ２）ガスとの反応でレジストが後退するため、正テーパー形状の貫通孔である第一のコンタクトホール１０が得られる。
【００３２】
次に、図６に示すように、ふっ酸緩衝溶液を用いてウェットエッチングを行い、積層体におけるＳｉＯ２からなる誘電体膜を後退させる。さらに、図７に示すように、燐酸を含むＡｌ膜エッチング液を用いてウェットエッチングを行い、積層体におけるＡｌからなる第二の導電体膜５を後退させる。このようにして、第一のコンタクトホール１０内において、Ａｕからなる第一の導電体膜４のみがホール内に突き出した状態になる。
【００３３】
また、第一のコンタクトホール１０は正テーパー形状をしており、これより、第一の導電体膜４は、ホールの底に近づくほどコンタクトホール１０の内側に突き出している。
次に、図８に示すように、上記状態の積層体に対し、コンタクト電極用の金属材料を、蒸着により積層する。このとき、第一のコンタクトホール１０内では、積層された金属材料が第一の電極１１を構成し、第一のコンタクトホール１０内には、上述のように、第一の導電体膜４のみが突き出し、かつ、第一の導電体膜４がホールの底に近づくほど内側に突き出しているため、第一の電極１１は、第一のコンタクトホール１０内において、全ての第一の導電体膜４と導通し、且つ、全ての第二の導電体膜５とは導通しない。この後に、レジスト７を除去してリフトオフすることにより、レジスト７と、その上の不要な金属材料の積層物を除去することができる。
【００３４】
次に、第二のコンタクトホールを形成しようとする領域に、開口１２ａを有するレジストパターン１２を形成し、第一のコンタクトホール１０の形成と同様に、ＡｒガスとＣｌ２ガスとの混合ガスを用いて、ＩＣＰ方式ドライエッチング設備により、図９に示すように、保護膜２が底に露出するまでエッチングする。このとき、第二のコンタクトホール１３も、第一のコンタクトホール１１と同様に、正テーパー形状の貫通孔であるコンタクトホールとなる。
【００３５】
次に、図１０に示すように、ふっ酸緩衝溶液を用いてウェットエッチングを行い、ＳｉＯ２からなる誘電体膜６を後退させる。さらに、図１１に示すように、ヨウ化カリウムを含むＡｕ膜エッチング液を用いてウェットエッチングを行い、積層体におけるＡｕからなる第一の導電体膜４を後退させる。このようにして、第二のコンタクトホール１３内において、第二の導電体膜５の端部のみが突き出した状態になる。
【００３６】
また、第一のコンタクトホール１０と同様に、第二の導電体膜５は、ホールの底に近づくほどコンタクトホール１３の内側に突き出している。
次に、図１２に示すように、上記状態の積層体に対し、コンタクト電極用の金属材料を、蒸着により積層する。このとき、第二のコンタクトホール１３内では、積層された金属材料が第二の電極１４を構成し、第二のコンタクトホール１３内では、上述のように、第二の導電体膜５のみが突き出し、且つ、第二の導電体膜５がホールの底に近づくほど内側に突き出しているため、第二の電極１４は、第二のコンタクトホール１３内において、全ての第二の導電体膜５と導通し、且つ、全ての第一の導電体膜４とは導通しない。この後に、上記同様、レジスト１２を除去してリフトオフすることにより、レジスト１２と、その上の不要な金属材料の積層物を除去することができる。
【００３７】
以上の各ステップを経ることにより、図１３に示すように、本実施の形態に係る半導体装置における積層容量構造体は、完成する。図１３に示すように、本実施の形態に係る積層容量構造体は、第一のコンタクトホール１０内では、第一の電極１１が第一の導電体膜４のみに接続され、且つ、第二の導電体膜５には接続されない。また、第二のコンタクトホール１３内では、第二の電極１４が第二の導電体膜５のみに接続され、且つ、第一の導電体膜４には接続されない。本実施の形態に係る半導体装置では、一例として七個の並列容量に相当する大きな容量構造を形成することができる。
【００３８】
従って、本実施の形態に係る半導体装置では、その積層容量構造体の形成において、容量形成のための工程をほとんど増やさずにチップ面積の削減ができ、生産安定性にも優れるため、より低コストでの製造が可能な構成となっている。
（その他の事項）
なお、上記本実施の形態では、積層容量構造体における誘電体膜６の構成材料として、一例としてＳｉＯ２を採用したが、これ以外にも、例えば窒化シリコン（ＳｉＮ）を用いることもできる。このように、ＳｉＮを用いて誘電体膜を形成する場合にも、上記実施の形態と同様に、七個の並列容量に相当する大きな積層容量構造体を形成することができ、上記同様に、容量形成のための工程をほとんど増やさずにチップ面積の削減ができ、生産安定性にも優れるため、より低コストでの製造が可能な構成となっている。
【００３９】
さらに、積層体における誘電体膜を、樹脂材料を用いて形成することとしても、上記実施の形態に係る半導体装置と同様に、七個の並列容量に相当する大きな積層容量構造体が形成することが可能である。このような構造を採用する場合においては、例えば、スピンコート法を用いて誘電体膜の成膜を行うことができ、また、ＲＩＥドライエッチング装置で酸素（Ｏ２）ガスを用いてコンタクトホール内における誘電体膜の後退をなすことができる。よって、このような構成を採用する場合には、積層容量構造体の形成において、工程をほとんど増やさずにチップ面積の削減ができ、生産安定性にも優れるため、より低コストでの製造が可能である。
【００４０】
以上のように、本発明に係る半導体装置およびその製造方法については、上記実施の形態に限定されるものではない。即ち、本発明の要旨を逸脱しない範囲内で当業者が想到・推考可能な各種変形を施したものも本発明の範囲内に含まれるものである。
【産業上の利用可能性】
【００４１】
本発明は、半導体装置及び半導体装置の製造方法に利用でき、特に半導体装置における容量形成方法等に利用することができる。
【図面の簡単な説明】
【００４２】
【図１】実施の形態１に係る容量形成方法のプロセスフローを説明するための半導体デバイスの模式的な断面図である。
【図２】実施の形態１に係る容量形成方法のプロセスフローを説明するための半導体デバイスの模式的な断面図である。
【図３】実施の形態１に係る容量形成方法のプロセスフローを説明するための半導体デバイスの模式的な断面図である。
【図４】実施の形態１に係る容量形成方法のプロセスフローを説明するための半導体デバイスの模式的な断面図である。
【図５】実施の形態１に係る容量形成方法のプロセスフローを説明するための半導体デバイスの模式的な断面図である。
【図６】実施の形態１に係る容量形成方法のプロセスフローを説明するための半導体デバイスの模式的な断面図である。
【図７】実施の形態１に係る容量形成方法のプロセスフローを説明するための半導体デバイスの模式的な断面図である。
【図８】実施の形態１に係る容量形成方法のプロセスフローを説明するための半導体デバイスの模式的な断面図である。
【図９】実施の形態１に係る容量形成方法のプロセスフローを説明するための半導体デバイスの模式的な断面図である。
【図１０】実施の形態１に係る容量形成方法のプロセスフローを説明するための半導体デバイスの模式的な断面図である。
【図１１】実施の形態１に係る容量形成方法のプロセスフローを説明するための半導体デバイスの模式的な断面図である。
【図１２】実施の形態１に係る容量形成方法のプロセスフローを説明するための半導体デバイスの模式的な断面図である。
【図１３】実施の形態１に係る容量形成方法のプロセスフローを説明するための半導体デバイスの模式的な断面図である。
【図１４】従来の容量形成方法におけるダイナミックＲＡＭの模式的な断面図である。
【図１５】従来の積層容量の製造方法の容量形成過程のリフトオフ前の模式的な断面図と、容量構造図の模式的な断面図である。
【符号の説明】
【００４３】
１．半導体基板
２、８．保護膜
３．積層体の一単位
４．第一の導電体膜
５．第二の導電体膜
６．誘電体膜
７、９、１２．レジストパターン
１０．第一のコンタクトホール
１１．第一の電極
１３．第二のコンタクトホール
１４．第二の電極
１００．半導体装置
【図１】
2010021319.tif 000003
【図２】
2010021319.tif 000004
【図３】
2010021319.tif 000005
【図４】
2010021319.tif 000006
【図５】
2010021319.tif 000007
【図６】
2010021319.tif 000008
【図７】
2010021319.tif 000009
【図８】
2010021319.tif 000010
【図９】
2010021319.tif 000011
【図１０】
2010021319.tif 000012
【図１１】
2010021319.tif 000013
【図１２】
2010021319.tif 000014
【図１３】
2010021319.tif 000015
【図１４】
2010021319.tif 000016
【図１５】
2010021319.tif 000017