(57)【要約】【課題】パワーグランドとシグナルグランドとの差電圧がそれほど大きくない場合に、回路規模を大きくせずに信号のレベルシフトを行うことができるようにする。【解決手段】入力部１は、一定電流が流れるバイアス部５と、一定電流に比例した比例電流を出力部２に流すための差動対回路部７とを備えている。一方、出力部２は、差動対回路部７を介して流れ込む比例電流によって信号のレベル変換を行う第１変換部１７および第２変換部１８を備えている。このような回路構成によると、入力部１側のシグナル電源電位ＳＶＤＤと出力部２側のパワーグランド１６の電位ＰＧＮＤとの間に電位差を設けることができ、入力部１から出力部２に比例電流を流すことができる。こうして、信号のレベル変換が可能となる。【選択図】図１
2010021712.tif 000002
【特許請求の範囲】
【請求項１】
第１グランド電位（ＳＧＮＤ）を基準とした入力信号（ＳＩＮ）を、第２グランド電位（ＰＧＮＤ）を基準とした信号にレベル変換するレベルシフト回路であって、
第１の電源電位（ＳＶＤＤ）に基づいて、一定電流を前記第１グランド電位（ＳＧＮＤ）に流すバイアス部（５）と、
前記入力信号（ＳＩＮ）が反転した第１信号を入力する第１トランジスタ（１４）と、前記第１信号が反転した第２信号を入力する第２トランジスタ（１５）とを有し、前記第１信号および前記第２信号に従って前記第１トランジスタ（１４）および前記第２トランジスタ（１５）のいずれかに前記一定電流に比例した比例電流を流す差動対回路部（７）とを有する入力部（１）と、
前記第１の電源電位（ＳＶＤＤ）と前記第２グランド電位（ＰＧＮＤ）との電位差によって前記第１トランジスタ（１４）に流れる前記比例電流を前記第２グランド電位（ＰＧＮＤ）に流すことにより、前記入力信号（ＳＩＮ）を前記第２グランド電位（ＰＧＮＤ）を基準とした信号にレベル変換する第１変換部（１７）と、
前記第１の電源電位（ＳＶＤＤ）と前記第２グランド電位（ＰＧＮＤ）との電位差によって前記第２トランジスタ（１５）に流れる前記比例電流を前記第２グランド電位（ＰＧＮＤ）に流すことにより、前記入力信号（ＳＩＮ）を前記第２グランド電位（ＰＧＮＤ）を基準とした信号にレベル変換する第２変換部（１８）とを有する出力部（２）とを備えていることを特徴とするレベルシフト回路。
【請求項２】
前記入力部（１）は、前記入力信号（ＳＩＮ）を入力すると共に前記入力信号（ＳＩＮ）を反転させて前記第１信号を生成する第１反転部（９）と、前記第１信号を入力すると共に前記第１信号を反転させて前記第２信号を生成する第２反転部（１０）とを有する信号入力部（４）を備えていることを特徴とする請求項１に記載のレベルシフト回路。
【請求項３】
前記出力部（２）は、前記第１変換部（１７）または前記第２変換部（１８）で得られた前記第２グランド電位（ＰＧＮＤ）を基準とした信号と閾値（Ｖｔｈ）とを比較し、比較結果を前記第２グランド電位（ＰＧＮＤ）を基準とした出力信号（Ｚ）として出力するバッファ回路部（２１）を備えていることを特徴とする請求項１または２に記載のレベルシフト回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、第１グランド電位を基準とした入力信号を第２グランド電位を基準とした出力信号にレベル変換するレベルシフト回路に関する。
【背景技術】
【０００２】
従来より、絶縁信号伝送素子を用いてグランド電位のレベルシフトを行っているインバータ装置が、例えば特許文献１で提案されている。具体的に、特許文献１では、制御回路と、絶縁信号伝送素子と、異常信号の判定回路と、駆動回路・保護回路と、ＩＧＢＴとを備えたインバータ装置が提案されている。
【０００３】
このようなインバータ装置では、制御回路側のシグナルグランドと、駆動回路・保護回路や負荷をスイッチングするＩＧＢＴ側のパワーグランドとの電位差が大きくなっている。このため、制御回路側と駆動回路・保護回路側との信号のレベルシフトを行うべく、制御回路と異常信号の判定回路との間に、フォトカプラ等の絶縁信号伝送素子が接続されている。
【０００４】
また、絶縁信号伝送素子の信号伝送精度を確保すべく、異常信号の判定回路を介して制御回路から出力された信号を駆動回路・保護回路に入力している。このため、異常信号の判定回路は、ローパスフィルタやバンドパスフィルタ等を備えた回路構成になっている。
【０００５】
以上のようなレベルシフトを行う回路構成では、絶縁信号伝送素子によって制御回路側と駆動回路・保護回路側とが電気的に絶縁されている。このため、パワーグランドとシグナルグランドとが干渉することはなく、パワーグランドとシグナルグランドとの差電圧が大きい場合の信号伝送に有効になっている。
【特許文献１】特開２００６−５４９３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来の技術では、パワーグランドとシグナルグランドとの差電圧がそれほど大きくない、例えば±２Ｖ程度の場合、パワーグランド側で駆動回路・保護回路を並列に多数並べようとすると回路規模が大きくなってしまうという問題がある。
【０００７】
これは、負荷をスイッチングするためのＩＧＢＴを増やす場合にＩＧＢＴに対応した駆動回路・保護回路も必要になり、さらに駆動回路・保護回路の数に応じてフォトカプラ等の絶縁信号伝送素子が必要になるからである。また、絶縁信号伝送素子に対応した異常信号の判定回路もそれぞれ必要になる。このため、回路規模が大きくなってしまう。
【０００８】
本発明は、上記点に鑑み、パワーグランドとシグナルグランドとの差電圧がそれほど大きくない場合に、回路規模を大きくせずに信号のレベルシフトを行うことができるようにすることを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、請求項１に記載の発明では、第１グランド電位（ＳＧＮＤ）を基準とした入力信号（ＳＩＮ）を、第２グランド電位（ＰＧＮＤ）を基準とした信号にレベル変換するレベルシフト回路であって、第１の電源電位（ＳＶＤＤ）に基づいて、一定電流を第１グランド電位（ＳＧＮＤ）に流すバイアス部（５）と、入力信号（ＳＩＮ）が反転した第１信号を入力する第１トランジスタ（１４）と、第１信号が反転した第２信号を入力する第２トランジスタ（１５）とを有し、第１信号および第２信号に従って第１トランジスタ（１４）および第２トランジスタ（１５）のいずれかに一定電流に比例した比例電流を流す差動対回路部（７）とを有する入力部（１）と、第１の電源電位（ＳＶＤＤ）と第２グランド電位（ＰＧＮＤ）との電位差によって第１トランジスタ（１４）に流れる比例電流を第２グランド電位（ＰＧＮＤ）に流すことにより、入力信号（ＳＩＮ）を第２グランド電位（ＰＧＮＤ）を基準とした信号にレベル変換する第１変換部（１７）と、第１の電源電位（ＳＶＤＤ）と第２グランド電位（ＰＧＮＤ）との電位差によって第２トランジスタ（１５）に流れる比例電流を第２グランド電位（ＰＧＮＤ）に流すことにより、入力信号（ＳＩＮ）を第２グランド電位（ＰＧＮＤ）を基準とした信号にレベル変換する第２変換部（１８）とを有する出力部（２）とを備えていることを特徴とする。
【００１０】
これによると、入力部（１）から出力部（２）に信号を出力する手段としてトランジスタ素子を用いている。このため、第１の電源電位（ＳＶＤＤ）と第２グランド電位（ＰＧＮＤ）とに電位差を確保できる。したがって、第１グランド電位（ＳＧＮＤ）と第２グランド電位（ＰＧＮＤ）との差電圧が小さい場合であっても、入力部（１）から出力部（２）に必ず比例電流を流すことができ、信号のレベル変換を行うことができる。
【００１１】
また、バイアス部（５）に流れる一定電流に比例した比例電流を出力部（２）に流すことになる。このため、入力部（１）から出力部（２）に入力される信号がノイズ等の影響を受けにくい。したがって、ローパスフィルタ等の回路を設ける必要はないので、レベルシフト回路の回路規模が大きくならないようにすることができる。
【００１２】
請求項２に記載の発明では、入力部（１）は、入力信号（ＳＩＮ）を入力すると共に入力信号（ＳＩＮ）を反転させて第１信号を生成する第１反転部（９）と、第１信号を入力すると共に第１信号を反転させて第２信号を生成する第２反転部（１０）とを有する信号入力部（４）を備えていることを特徴とする。
【００１３】
これにより、入力部（１）において入力信号（ＳＩＮ）から第１信号および第２信号を生成することができ、外部から第１信号および第２信号を入力しなくて済む。
【００１４】
請求項３に記載の発明では、出力部（２）は、第１変換部（１７）または第２変換部（１８）で得られた第２グランド電位（ＰＧＮＤ）を基準とした信号と閾値（Ｖｔｈ）とを比較し、比較結果を第２グランド電位（ＰＧＮＤ）を基準とした出力信号（Ｚ）として出力するバッファ回路部（２１）を備えていることを特徴とする。
【００１５】
これにより、第１変換部（１７）または第２変換部（１８）で得られた第２グランド電位（ＰＧＮＤ）を基準とした信号をデジタル信号の出力信号（Ｚ）として出力することができる。
【００１６】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【発明を実施するための最良の形態】
【００１７】
（第１実施形態）
以下、本発明の第１実施形態について図を参照して説明する。本実施形態で示されるレベルシフト回路は、例えばエンジンＥＣＵから出力される制御信号をレベル変換し、レベル変換した信号によって燃料噴射のためのインジェクタのピエゾ素子を駆動する場合などに適用される。
【００１８】
図１は、本発明の一実施形態に係るレベルシフト回路の全体回路図である。この図に示されるように、レベルシフト回路は入力部１と出力部２とを備えている。
【００１９】
入力部１は、シグナルグランド３を基準として構成された回路部である。すなわち、入力部１は、シグナルグランド３の電位ＳＧＮＤを基準として動作するようになっている。
この入力部１は、信号入力部４と、バイアス部５と、トランジスタ６と、差動対回路部７とを備えた構成になっている。
【００２０】
信号入力部４は、入力部１の入力端子８に入力された入力信号ＳＩＮを入力すると共に該入力信号ＳＩＮを反転させた第１信号を生成する第１反転部９と、第１信号を入力すると共に該第１信号を反転させた第２信号を生成する第２反転部１０とを備えている。
【００２１】
これら第１反転部９および第２反転部１０は、シグナル電源端子１１に入力されるシグナル電源電位ＳＶＤＤとシグナルグランド３の電位ＳＧＮＤとに基づいて動作するＮＯＴ回路である。すなわち、第１反転部９および第２反転部１０はＮＯＴ回路が直列に接続された回路形態になっている。
【００２２】
入力端子８には、入力信号ＳＩＮを生成する制御回路等の図示しないロジック回路が接続されている。また、ロジック回路にてシグナルグランド３を基準としたデジタル信号としての入力信号ＳＩＮが生成され、該入力信号ＳＩＮが入力端子８に入力される。
【００２３】
シグナル電源端子１１には、ロジック回路等が動作するレベルのシグナル電源電位ＳＶＤＤが入力される。ロジック回路等が動作するレベルの電位とは、例えば５Ｖ程度である。
【００２４】
バイアス部５は、シグナル電源端子１１に入力されるシグナル電源電位ＳＶＤＤに基づいて一定電流を生成する電流源である。このバイアス部５は、シグナル電源端子１１にＰｃｈ型のトランジスタ１２のドレインが接続され、該トランジスタ１２のソースとシグナルグランド３との間に抵抗１３が接続されて構成されている。また、トランジスタ１２のゲート−ソース間が短絡されている。この構成により、トランジスタ１２および抵抗１３には一定電流がシグナルグランド３に流れることとなる。
【００２５】
トランジスタ６は、バイアス部５にカレントミラー接続されたＰｃｈ型のものである。このトランジスタ６には、トランジスタ１２に流れる一定電流に比例した比例電流が流れる。
【００２６】
差動対回路部７は、トランジスタ６に流れる比例電流を出力部２に出力するものである。この差動対回路部７は、Ｐｃｈ型のトランジスタ１４とＰｃｈ型のトランジスタ１５とで構成された差動対を有している。
【００２７】
トランジスタ１４およびトランジスタ１５の各ドレインは、トランジスタ６のソースに接続されている。また、トランジスタ１４のゲートは第１反転部９の出力端子に接続され、トランジスタ１５のゲートは第２反転部１０の出力端子に接続されている。
【００２８】
これにより、トランジスタ１４は第１反転部９から入力される第１信号によってオン／オフし、トランジスタ１５は第２反転部１０から入力される第２信号によってオン／オフする。したがって、差動対回路部７では、第１信号および第２信号に従ってトランジスタ１４およびトランジスタ１５のいずれかがオンし、いずれかに一定電流に比例した比例電流が流れることとなる。
【００２９】
なお、トランジスタ１４のソース電位をＯＵＴＰとし、トランジスタ１５のソース電位をＯＵＴＮとする。
【００３０】
上記の入力部１に備えられた各トランジスタ６、１２、１４、１５は、シグナル電源端子１１に入力されるシグナル電源電位ＳＶＤＤに応じて耐えられる耐圧のものが採用される。
【００３１】
出力部２は、パワーグランド１６を基準として構成された回路部である。すなわち、出力部２は、パワーグランド１６の電位ＰＧＮＤを基準として動作するようになっている、このパワーグランド１６の電位ＰＧＮＤは、シグナルグランド３の電位ＳＧＮＤに対して例えば±３Ｖ程度の電位差を持っている。したがって、パワーグランド１６の電位ＰＧＮＤとシグナルグランド３の電位ＳＧＮＤの電位との差電圧はそれほど大きくない。
【００３２】
この出力部２は、第１変換部１７と、第２変換部１８と、トランジスタ１９と、トランジスタ２０と、バッファ回路部２１とを備えた構成になっている。
【００３３】
第１変換部１７は、トランジスタ１４をオンさせた第１信号に係る入力信号ＳＩＮを、パワーグランド１６を基準とした信号にレベル変換するものである。具体的には、第１変換部１７は、シグナル電源端子１１のシグナル電源電位ＳＶＤＤとパワーグランド１６の電位ＰＧＮＤとの電位差によってトランジスタ１４に流れる比例電流をパワーグランド１６に流すことにより、レベル変換を行う。
【００３４】
このような第１変換部１７は、Ｎｃｈ型のトランジスタ２２およびトランジスタ２３によって構成されたカレントミラー回路をなしている。各トランジスタ２２、２３のゲート同士が接続され、ソース同士が接続されている。各トランジスタ２２、２３のソースはそれぞれパワーグランド１６に接続されている。さらに、トランジスタ２２のゲート−ドレイン間が短絡されている。したがって、トランジスタ２２に電流が流れれば、トランジスタ２３に電流が流れることとなる。
【００３５】
また、トランジスタ２２のドレインが差動対回路部７のトランジスタ１４のソースに接続されている。これにより、差動対回路部７のトランジスタ１４に流れた比例電流が第１変換部１７のトランジスタ２２に流れる。
【００３６】
第２変換部１８は、第１変換部１７と同様に、トランジスタ１５をオンさせた第２信号に係る入力信号ＳＩＮを、パワーグランド１６の電位ＰＧＮＤを基準とした信号にレベル変換するものである。すなわち、第２変換部１８は、シグナル電源端子１１のシグナル電源電位ＳＶＤＤとパワーグランド１６の電位ＰＧＮＤとの電位差によってトランジスタ１５に流れる比例電流をパワーグランド１６に流すことにより、レベル変換を行う。
【００３７】
第２変換部１８は、Ｎｃｈ型のトランジスタ２４およびトランジスタ２５によって構成されたカレントミラー回路をなしている。各トランジスタ２４、２５のゲート同士が接続され、ソース同士が接続されている。各トランジスタ２４、２５のソースはそれぞれパワーグランド１６に接続されている。さらに、トランジスタ２４のゲート−ドレイン間が短絡されている。したがって、トランジスタ２４に電流が流れれば、トランジスタ２５に電流が流れることとなる。
【００３８】
また、トランジスタ２４のドレインが差動対回路部７のトランジスタ１５のソースに接続されている。これにより、差動対回路部７のトランジスタ１５に流れた比例電流が第２変換部１８のトランジスタ２４に流れる。
【００３９】
トランジスタ１９は、トランジスタ２０と共にカレントミラー回路を構成するものである。トランジスタ１９およびトランジスタ２０は、共にＰｃｈ型のものである。
【００４０】
トランジスタ１９のソースが、第１変換部１７のトランジスタ２３のドレインに接続されている。また、トランジスタ２０のソースが第２変換部１８のトランジスタ２５のドレインに接続されている。そして、トランジスタ１９のゲートとトランジスタ２０のゲートが接続され、トランジスタ１９のゲート−ソース間が短絡されてカレントミラー回路が構成されている。したがって、トランジスタ１９に電流が流れれば、トランジスタ２０にも電流が流れることとなる。
【００４１】
これらトランジスタ１９およびトランジスタ２０の各ドレインは、パワー電源端子２６に接続されている。パワー電源端子２６には、シグナル電源電位ＳＶＤＤよりも高いパワー電源電位ＰＶＤＤが印加される。パワー電源電位ＰＶＤＤとは、例えば１２Ｖ程度である。
【００４２】
バッファ回路部２１は、第１変換部１７または第２変換部１８で得られたパワーグランド１６の電位ＰＧＮＤを基準とした信号をデジタル信号として出力する役割を果たすものである。このため、バッファ回路部２１は電位に対する閾値Ｖｔｈを有しており、トランジスタ２０とトランジスタ２５との間の電位と閾値Ｖｔｈとを比較し、比較結果を出力信号Ｚとして出力する。
【００４３】
本実施形態では、トランジスタ２０とトランジスタ２５とが同じ配線によって互いに接続されている部分をノードＡとする。後で詳しく説明するが、ノードＡは、第１変換部１７または第２変換部１８で得られたパワーグランド１６を基準とした信号に応じて変化する。バッファ回路部２１は、このノードＡの電位が閾値Ｖｔｈを超えた場合にハイレベルに相当する出力信号Ｚを出力し、ノードＡの電位が閾値Ｖｔｈを下回る場合にローレベルに相当する出力信号Ｚを出力する。この出力信号Ｚは、パワーグランド１６の電位ＰＧＮＤを基準としたデジタル信号としてバッファ回路部２１から出力される。
【００４４】
バッファ回路部２１は、出力部２に設けられた出力端子２７に接続されている。したがって、出力信号Ｚは出力端子２７を介してレベルシフト回路から外部に出力される。
【００４５】
上記の出力部２に備えられた各トランジスタ１９、２０、２２〜２５は、パワー電源端子２６に入力されるパワー電源電位ＰＶＤＤに応じて耐えられる耐圧のものが採用される。この場合、入力部１で用いられているものよりも耐圧が高いものが採用される。
【００４６】
以上が、本実施形態に係るレベルシフト回路の全体構成である。出力端子２７には、例えば駆動回路等が接続され、該駆動回路によってピエゾ素子等の負荷が駆動されるようになっている。
【００４７】
次に、シグナルグランド３の電位を基準とした入力信号ＳＩＮを、パワーグランド１６の電位ＰＧＮＤを基準とした信号にレベル変換する作動について、図２を参照して説明する。以下では、デジタル信号である入力信号ＳＩＮが「１」または「０」のときの各場合について、それぞれ説明する。
【００４８】
図２は、入力信号ＳＩＮ、トランジスタ１４のソース電位ＯＵＴＰ、トランジスタ１５のソース電位ＯＵＴＮ、ノードＡの電位、および出力信号Ｚのタイミングチャートである。
【００４９】
まず、入力信号ＳＩＮが「１」の場合、すなわちハイレベルに相当する信号が入力端子８に入力された場合について説明する。この場合、図２に示されるように、入力信号ＳＩＮは、シグナルグランド３の電位ＳＧＮＤからシグナル電源電位ＳＶＤＤまで立ち上がる。該シグナル電源電位ＳＶＤＤは、例えば４．８Ｖである。
【００５０】
このような入力信号ＳＩＮは、第１反転部９によって「０」とされ、この「０」が第１信号として差動対回路部７のトランジスタ１４に入力される。一方、第１信号は第２反転部１０にも入力されて反転され、「１」が第２信号としてトランジスタ１５に入力される。これにより、トランジスタ１４はオン状態となり、トランジスタ１５はオフ状態となる。図２に示されるように、トランジスタ１４のソース電位ＯＵＴＰは、最初に低下した後に増加し、その後はほぼ一定値となる。
【００５１】
したがって、バイアス部５に流れる一定電流に比例した比例電流がカレントミラー接続されたトランジスタ６およびトランジスタ１４を介して出力部２の第１変換部１７のトランジスタ２２に流れる。その結果、トランジスタ２２にカレントミラー接続されたトランジスタ２３がオンする。
【００５２】
これに伴ってトランジスタ１９がオンし、該トランジスタ１９にカレントミラー接続されたトランジスタ２０のゲート電位がパワーグランド１６の電位ＰＧＮＤとなる。したがって、バッファ回路部２１への入力電圧はパワー電源電位ＰＶＤＤとなり、ノードＡの電位はバイアス部５で決められた一定電流による傾きで立ち上がる。そして、図２に示されるように、ノードＡの電位がバッファ回路部２１の閾値Ｖｔｈを超えると、出力信号Ｚは「１」出力となる。
【００５３】
このとき、シグナル電源電位ＳＶＤＤとパワーグランド１６の電位ＰＧＮＤとの差が例えば１．８Ｖ程度となるが、この電位差が確保されるため、入力部１から出力部２に比例電流を流すことができるようになっている。
【００５４】
このようして、シグナルグランド３の電位ＳＧＮＤを基準とした「１」の入力信号ＳＩＮが、第１変換部１７によってパワーグランド１６の電位ＰＧＮＤを基準とした「１」の出力信号Ｚにレベル変換される。
【００５５】
続いて、入力信号ＳＩＮが「０」の場合、すなわちローレベルに相当する信号が入力端子８に入力された場合について説明する。この場合、上記と逆転した作動となるため、差動対回路部７のトランジスタ１４がオフ状態となり、トランジスタ１５がオン状態となる。図２に示されるように、トランジスタ１５のソース電位ＯＵＴＮは、最初に低下した後に増加するが、再び低下してその後はほぼ一定値となる。
【００５６】
その結果、第２変換部１８のトランジスタ２４がオン状態となる。これに伴って、トランジスタ２４にカレントミラー接続されたトランジスタ２５がオン状態となると、ノードＡの電位はパワーグランド１６の電位ＰＧＮＤとなる。このため、バッファ回路部２１への入力電圧がパワーグランド１６の電位ＰＧＮＤとなり、ノードＡの電位はバッファ回路部２１の閾値Ｖｔｈを超えることはなく、出力信号Ｚは「０」出力となる。
【００５７】
なお、差動対回路部７のトランジスタ１４がオフ状態であるので、出力部２の第１変換部１７もオフ状態であるし、トランジスタ１９およびトランジスタ２０もオフ状態になっている。
【００５８】
このようして、シグナルグランド３の電位を基準とした「０」の入力信号ＳＩＮが、第２変換部１８によってパワーグランド１６の電位ＰＧＮＤを基準とした「０」の出力信号Ｚにレベル変換される。
【００５９】
以上説明したように、本実施形態では、入力部１から出力部２に比例電流を流す手段としてトランジスタ１４、１５で構成された差動対回路部７を用いていることが特徴となっている。
【００６０】
これにより、シグナルグランド３の電位ＳＧＮＤとパワーグランド１６の電位ＰＧＮＤとの差電圧が小さい場合であっても、シグナル電源電位ＳＶＤＤとパワーグランド１６の電位ＰＧＮＤとに電位差を確保できる。したがって、入力部１から出力部２に必ず比例電流を流すことができ、信号のレベル変換を行うことができる。
【００６１】
また、差動対回路部７を介して比例電流を流す構成であるため、入力部１から出力部２に入力される信号がノイズ等の影響を受けにくくすることができる。したがって、ノイズ除去のためのローパスフィルタ等の回路は必要ないため、レベルシフト回路の回路規模が大きくならないようにすることができる。
【００６２】
すなわち、回路規模を大きくしなくても、シグナルグランド３の電位ＳＧＮＤの変動による干渉やラッチアップによる誤動作等を防止できる。
【００６３】
そして、バイアス部５に流れる一定電流の大きさを調整することで、ノードＡの電位の時間変化を調整することができる。バイアス部５に流れる一定電流が大きくなると、ノードＡの電位の時間に対する傾きが急峻になる。したがって、バイアス部５に流れる一定電流を大きくすることで、入力信号ＳＩＮに対する出力信号Ｚの遅延時間が短くなるため、レベルシフト回路の応答特性を良くすることができる。このように、バイアス部５の電流制御によって入力信号ＳＩＮに対する出力信号Ｚの遅延時間の変更も容易に行うことができる。
【００６４】
また、本実施形態では、レベルシフト回路は入力部１に信号入力部１が設けられ、出力部２にバッファ回路部２１が設けられた構成になっている。すなわち、入力部１において入力信号ＳＩＮが入力される箇所を一箇所にすることができ、出力部２において出力信号Ｚが出力される箇所を一箇所にすることができる。このように、信号の入出力経路が一対の構成になっているため、レベルシフト回路と外部回路との接続形態を容易にすることができる。
【００６５】
なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、シグナル電源電位ＳＶＤＤが特許請求の範囲の第１の電源電位に対応し、シグナルグランド３の電位ＳＧＮＤが特許請求の範囲の第１グランド電位に相当する。また、トランジスタ１４が特許請求の範囲の第１トランジスタに相当し、トランジスタ１５が特許請求の範囲の第２トランジスタに相当する。さらに、パワーグランド１６の電位ＰＧＮＤが特許請求の範囲の第２グランド電位に相当する。
【００６６】
（他の実施形態）
上記第１実施形態では、出力部２にバッファ回路部２１が備えられた構成について説明したが、バッファ回路部２１はレベルシフト回路の外部に設けられていても良い。同様に、信号入力部１は入力部１の外部に設けられていても良い。
【００６７】
上記第１実施形態では、バッファ回路部２１はノードＡの電位と閾値Ｖｔｈとを比較していたが、ノードＡの電位が振れる場合を考慮してバッファ回路部２１にシュミット機能を追加しても良い。これにより、出力信号Ｚの信頼性を向上させることができ、駆動回路等の誤動作を防止できる。
【００６８】
上記第１実施形態では、入力部１の基準電位がシグナルグランド３の電位ＳＧＮＤであり、出力部２の基準電位が電位ＳＧＮＤよりも高いパワーグランド１６の電位ＰＧＮＤであった。しかし、入力部１の基準電位がパワーグランド１６の電位ＰＧＮＤであり、出力部２がシグナルグランド３の電位ＳＧＮＤである場合の信号のレベル変換を行っても良い。
【００６９】
上記第１実施形態では、１つの信号入力に対して１つの信号出力を行うレベルシフト回路が示されているが、入力部１および出力部２を複数設けて複数の信号入力に対する複数の信号出力を行う構成であっても良い。この場合、バイアス部５については、複数の入力部１で共通にすることができる。
【図面の簡単な説明】
【００７０】
【図１】本発明の一実施形態に係るレベルシフト回路の全体回路図である。
【図２】図１に示されるレベルシフト回路の作動を説明するためのタイミングチャートである。
【符号の説明】
【００７１】
１          入力部
２          出力部
４          信号入力部
５          バイアス部
７          差動対回路部
９          第１反転部
１０        第２反転部
１４、１５  トランジスタ
１７        第１変換部
１８        第２変換部
２１        バッファ回路部
【図１】
2010021712.tif 000003
【図２】
2010021712.tif 000004