(57)【要約】【課題】本発明の目的は、アモルファス酸化物半導体を用いた薄膜電界効果型トランジスタの高精細化が容易で生産性にすぐれた製造方法を提供することにある。【解決手段】基板と、前記基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたアモルファス酸化物半導体層と、前記アモルファス酸化物半導体層上にソース電極及びドレイン電極を有する薄膜電界効果型トランジスタの製造方法であって、前記ソース電極及びドレイン電極が電気化学的に酸化され得る金属より形成され、該金属の前記ソース電極とドレイン電極との間にあってチャネル部を形成する領域を電気化学反応により金属酸化物に変質させ、該金属酸化物をエッチングにより除去することにより前記ソース電極及びドレイン電極をパターニングするパターニング工程を有する薄膜トランジスタの製造方法。【選択図】なし【特許請求の範囲】
【請求項１】
基板と、前記基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたアモルファス酸化物半導体層と、前記アモルファス酸化物半導体層上にソース電極及びドレイン電極を有する薄膜電界効果型トランジスタの製造方法であって、前記ソース電極及びドレイン電極が電気化学的に酸化され得る金属より形成され、該金属の前記ソース電極とドレイン電極との間にあってチャネル部を形成する領域を電気化学反応により金属酸化物に変質させ、該金属酸化物をエッチングにより除去することにより前記ソース電極及びドレイン電極をパターニングするパターニング工程を有する薄膜電界効果型トランジスタの製造方法。
【請求項２】
前記エッチングが水洗によることを特徴とする請求項１に記載の薄膜電界効果型トランジスタの製造方法。
【請求項３】
前記アモルファス酸化物半導体層がＩｎ、ＧａおよびＺｎからなる群より選ばれる少なくとも１種若しくはこれらの複合酸化物を含むことを特徴とする請求項１又は請求項２に記載の薄膜電界効果型トランジスタの製造方法。
【請求項４】
前記金属がＭｏである請求項２又は請求項３に記載の薄膜電界効果型トランジスタの製造方法。
【請求項５】
前記電気化学反応が電極基板によることを特徴とする請求項１〜請求項４のいずれか１項に記載の薄膜電界効果型トランジスタの製造方法。
【請求項６】
前記電気化学反応が原子間力顕微鏡（ＡＦＭ）によることを特徴とする請求項１〜請求項４のいずれか１項に記載の薄膜電界効果型トランジスタの製造方法。
【請求項７】
請求項１〜請求項６のいずれか１項に記載の製造方法によって製造された薄膜電界効果型トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、活性層にアモルファス酸化物半導体を用いた薄膜電界効果型トランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
近年、液晶やエレクトロルミネッセンス（ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｃｅｎｃｅ：ＥＬ）技術等の進歩により、平面薄型画像表示装置（Ｆｌａｔ  Ｐａｎｅｌ  Ｄｉｓｐｌａｙ：ＦＰＤ）が実用化されている。特に、電流を通じることによって励起され発光する薄膜材料を用いた有機電界発光素子（以後、「有機ＥＬ素子」と記載する場合がある）は、低電圧で高輝度の発光が得られるために、携帯電話ディスプレイ、パーソナルデジタルアシスタント（ＰＤＡ）、コンピュータディスプレイ、自動車の情報ディスプレイ、ＴＶモニター、あるいは一般照明を含む広い分野で、デバイスの薄型化、軽量化、小型化、および省電力のなど効果が期待されている。
これらＦＰＤは、ガラス基板上に設けた非晶質シリコン薄膜や多結晶シリコン薄膜を活性層に用いる薄膜電界効果型トランジスタ（以後の説明で、Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ、もしくはＴＦＴと記載する場合がある）のアクティブマトリクス回路により駆動されている。
【０００３】
一方、これらＦＰＤのより一層の薄型化、軽量化、耐破損性の向上を求めて、ガラス基板の替わりに軽量で可撓性のある樹脂基板を用いる試みも行われている。
しかし、上述のシリコン薄膜を用いるトランジスタの製造は、比較的高温の熱工程を要し、一般的に耐熱性の低い樹脂基板上に直接形成することは困難である。
そこで、低温での成膜が可能なアモルファス酸化物半導体、例えば、ＩｎＧａＺｎＯを用いたＴＦＴは、室温成膜が可能であり、フイルム上に作製が可能であるので、フレキシブルデイスプレイ用ＴＦＴとして期待が高まっている。特に、酸化物半導体は高い移動度を得ることができるため、有機ＥＬ素子の画素駆動ＴＦＴとしての期待されている（例えば、特許文献１参照）。
【０００４】
ＴＦＴの構成として、基板上に、順に、ゲート電極、ゲート絶縁膜、半導体層、そして半導体層上に、ソース電極及びドレイン電極を配置したボトムゲート型構成が知られている。アモルファス酸化物を半導体層に用いる場合、アモルファス酸化物は酸によるエッチング液に溶解されやすいため、ボトムゲート構成で、ソース電極及びドレイン電極のパターニングには、酸によるウェットエッチング法を用いることが困難で、リフトオフ法が一般に用いられている。しかしながら、リフトオフ法では高精細のパーターニングが困難であること、生産の歩留まりが悪いなどの問題があった。
【０００５】
Ｉｎ、Ｇａ、Ｚｎを含む酸化物（ＩＧＺＯと略記する）、Ｉｎ、Ｚｎを含む酸化物（ＩＺＯと略記する）、Ｉｎ、Ｇａを含む酸化物（ＩＧＯと略記する）の金属組成によりエッチング速度に差があることを利用して、半導体層とソース電極及びドレイン電極のエッチングを選択的に行うことが開示されている。例えば、半導体層をＩＧＯで構成し、ソース電極及びドレイン電極をＩＧＺＯで構成し、アルカリ性エッチング液によりエッチングするエッチング法が開示されている（例えば、特許文献１参照）。しかしながら、該エッチング方法では、半導体層とソース電極及びドレイン電極のエッチング速度の差が十分大きくなく、エッチング条件のコントロールが困難であること、また、半導体層にＩＺＧＯを用いることが困難である。
【０００６】
一方、酸化物の精密加工手段として、原子間力顕微鏡リソグラフィー法（Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｅ）リソグラフィー法（ＡＦＭリソグラフィー法）が知られている。例えば、Ｍｏリフトオフ法が開示されている（例えば、非特許文献１参照）。
【特許文献１】特開２００８−１４１１１３号公報
【非特許文献１】Ｊ．Ｖｏｃ．Ｊｐｎ．ｖｏｌ．５１，Ｎｏ．１，３７−４３（２００８）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、アモルファス酸化物半導体を用いた薄膜電界効果型トランジスタ及びその製造方法を提供することにある。特に、高精細化が容易で生産性にすぐれた薄膜電界効果型トランジスタ及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の上記課題は下記の手段によって解決された。
＜１＞  基板と、前記基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたアモルファス酸化物半導体層と、前記アモルファス酸化物半導体層上にソース電極及びドレイン電極を有する薄膜電界効果型トランジスタの製造方法であって、前記ソース電極及びドレイン電極が電気化学的に酸化され得る金属より形成され、該金属の前記ソース電極とドレイン電極との間にあってチャネル部を形成する領域を電気化学反応により金属酸化物に変質させ、該金属酸化物をエッチングにより除去することにより前記ソース電極及びドレイン電極をパターニングするパターニング工程を有する薄膜電界効果型トランジスタの製造方法。
＜２＞  前記エッチングが水洗によることを特徴とする＜１＞に記載の薄膜電界効果型トランジスタの製造方法。
＜３＞  前記アモルファス酸化物半導体層がＩｎ、ＧａおよびＺｎからなる群より選ばれる少なくとも１種若しくはこれらの複合酸化物を含むことを特徴とする＜１＞又は＜２＞に記載の薄膜電界効果型トランジスタの製造方法。
＜４＞  前記金属がＭｏである＜２＞又は＜３＞に記載の薄膜電界効果型トランジスタの製造方法。
＜５＞  前記電気化学反応が電極基板によることを特徴とする＜１＞〜＜４＞のいずれかに記載の薄膜電界効果型トランジスタの製造方法。
＜６＞  前記電気化学反応が原子間力顕微鏡（ＡＦＭ）によることを特徴とする＜１＞〜＜４＞のいずれかに記載の薄膜電界効果型トランジスタの製造方法。
＜７＞  ＜１＞〜＜６＞のいずれかに記載の製造方法によって製造された薄膜電界効果型トランジスタ。
【発明の効果】
【０００９】
本発明によると、アモルファス酸化物半導体を用いた薄膜電界効果型トランジスタの高精細化が容易で生産性にすぐれた製造方法が提供される。特に、本発明による薄膜電界効果型トランジスタ及びその製造方法においては、ソース電極及びドレイン電極が、エッチングによりパターニングすることができるため、生産性が高く、且つ高精細化が容易である。
【発明を実施するための最良の形態】
【００１０】
１．薄膜電界効果型トランジスタ
本発明の薄膜電界効果型トランジスタは、少なくとも、基板と、前記基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたアモルファス酸化物半導体層と、前記アモルファス酸化物半導体層上に形成された電気化学的に酸化され得る金属よりなるソース電極とドレイン電極を有する。更に、ソース電極とドレイン電極が電気化学的パターニングとエッチングによりパターニングされていることを特徴とする。即ち、ソース電極とドレイン電極との間にあってチャネル部を形成する領域の金属を電気化学反応により金属酸化物に変質させ、該金属酸化物をエッチングにより除去する。
好ましくは、電気化学反応により変質された金属酸化物は水洗によりエッチングされる。
好ましくは、電気化学的に酸化され得る金属がＭｏである。
好ましくは、原子間力顕微鏡（ＡＦＭ）により電気化学的酸化が行われる。別の好ましい態様では、電極基板により電気化学的酸化が行われる。
【００１１】
本発明の薄膜電界効果型トランジスタは、少なくとも下記工程を有する製造方法により製造される。
基板上にゲート電極形成工程→ゲート絶縁膜成膜工程→アモルファス酸化物半導体層成膜工程→ソース電極及びドレイン電極の成膜工程→ソース電極及びドレイン電極の電気化学反応によるによるパターニング工程→エッチング工程
【００１２】
次に、図面を用いて、詳細に本発明を詳細に説明する。
図１及び図２は、本発明の薄膜電界効果型トランジスタの製造方法を工程順に示す模式図である。基板１の上にゲート電極２を成膜し、フォトリソグラフィー法およびエッチング法を用いてパターン化する（図１ａ）。一方はゲート配線用の電極である。ゲート電極の上に、ゲート絶縁膜３、半導体層４が成膜される（図１ｂ）。次にフォトリソグラフィー法により、ゲート電極上のチャネル形成領域をレジストＲにより被覆する（図１ｃ）。レジストにより保護されていない部分をエッチング処理により除去する（図１ｄ）。
【００１３】
レジストを剥離した後（図１ｅ）、ゲート配線用の電極に導通のためのコンタクトホールをフォトリソグラフィー法およびエッチング法によりゲート絶縁膜３に形成した後（図１ｆ）、ソース・ドレイン電極５としてＭｏを蒸着する（図１ｇ）。この段階ではソース・ドレイン電極は隔離されていない。続いて、ソース・ドレイン電極をパターニングするため、ＡＦＭ電極チップにより、除去すべき箇所のＭｏを電気化学的に酸化し、酸化物（ＭｏＯ３）に変質させる（図１ｈ）。水洗によりエッチングし、ＭｏＯ３に酸化された箇所を溶出除去して、パターン化されたソース電極、ドレイン電極を形成する（図１ｉ）。次に保護膜７を成膜し、ドレイン電極及びゲート配線用のコンタクトホールを形成する。
【００１４】
図３は、別のパターニング法の態様を示す模式図である。パターン化された電極基板１０は、電極ブロック１２に逆パターン形状に加工された電極プローブ１４を有する。これを図２の（１ａ）〜（１ｇ）の工程を経た中間材料のＭｏ電極面と接触させ、電極プローブと接触した部分を電気化学反応により酸化し、ＭｏＯ３に変質させる。その後、水洗によりエッチングし、ＭｏＯ３に酸化された箇所を溶出除去して、パターン化されたソース電極、ドレイン電極を形成する。次に保護膜を成膜し、ドレイン電極及びゲート配線用のコンタクトホールを形成する。
【００１５】
１）電気化学的に酸化される金属
本発明に於けるソース電極及びドレイン電極は、電気化学的に酸化される金属により形成される。
本発明に用いられる電気化学的に酸化される金属は、酸化により金属酸化物を形成する。該金属酸化物はエッチング液により溶出されるので、微小電極プローブを除去すべき箇所のみに接触させることにより微細パターンを形成することができる。
エッチング液は、金属酸化物を溶出する液であり、該金属酸化物が水溶性である場合は、水あるいは、塩類等を含有する水溶液である。金属キレート剤等の溶出促進剤を含有することも好ましい。
【００１６】
＜金属＞
ソース・ドレイン電極として利用できる金属としては、Ｍｏ，Ａｇ，Ｍｇ，Ｖ，ＳＩ，Ｔｉ，Ａｌあるいはこれらの複合金属が挙げられる。好ましくは、Ｍｏである。Ｍｏは電気化学反応により水溶性ＭｏＯ３を形成するので、水によりエッチングできるので、半導体層に損傷を与えることなくソース・ドレイン電極のパターニングを行うことができるので特に好ましい材料である。
【００１７】
＜成膜方法＞
金属の成膜法は特に限定されることはなく、印刷方式、コ−ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ−ティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式、などの中から前記材料との適性を考慮して適宜選択した方法に従って成膜することができる。例えば、Ｍｏを用いる場合には、直流マグネトロンスパッタリング法、真空蒸着法、イオンプレ−ティング法等に従って行うことができる。
【００１８】
金属膜の膜厚は、２ｎｍ以上１０００ｎｍ以下が好ましく、より好ましくは１０ｎｍ以上２００ｎｍ以下であり、更に好ましくは２０ｎｍ以上１００ｎｍ以下である。
【００１９】
＜電極プローブ＞
金属を電気化学的に酸化するための電極プローブは、原子間力顕微鏡（ＡＦＭ）リソグラフィー法（以後の説明で、「ＡＦＭリソグラフィー法」と記載する場合がある）で知られている微小探針を用いることができる。該探針は数ｎｍ直径程度まで小さくすることができ、１０ｎｍ程度から数１０μｍまでの微細加工が可能である。あるいは、電極ブロックを微細加工して、表面に逆パターンの形状の電極プローブに加工を施し、これを非パターン面に接触させる方法を採用することもできる。前者の場合、コンピューターに描画プログラムを設定することにより、電極プローブを走査することにより必要なパターニングを行うことができるが、大面積になると描画に長時間を要する不利さを有する。後者の場合、面接触により１段で電気化学的酸化を行うので大サイズになっても処理時間が増大することがない。しかしながら、後者の場合、電極加工精度に制約されて、高精細パターニングが難しいという不利さを有する。従って、要求される精細さとサイズにより、適切な手段を使い分けるのが好ましい。
【００２０】
例えば、Ｍｏの場合、電極プローブには数Ｖ〜数１０Ｖのバイアス電圧を印加することにより酸化することができる。
【００２１】
２）アモルファス酸化物半導体層
本発明に於けるアモルファス酸化物半導体層（以後の説明で、単に「半導体層」と記載する場合がある）は、ソース電極とドレイン電極間に電圧の印加により、電流を導通するチャネルを提供する。該電流は、ゲート電極に印加される電圧によって制御され、スイッチングする機能を果たす。
【００２２】
＜材料＞
本発明に用いられる活性層には、アモルファス酸化物半導体が用いられる。アモルファス酸化物半導体は、低温で成膜可能である為に、プラスティックのような可撓性のある樹脂基板に作製が可能である。低温で作製可能な良好なアモルファス酸化物半導体としては、Ｉｎを含む酸化物、ＩｎとＺｎを含む酸化物、Ｉｎ、Ｇａ及びＺｎを含有する酸化物であり、組成構造としては、ＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは６未満の自然数）のものが好ましいことが知られている。これらは、キャリアが電子のｎ型半導体である。もちろん、ＺｎＯ・Ｒｈ２Ｏ３、ＣｕＧａＯ２、ＳｒＣｕ２Ｏ２のようなｐ型酸化物半導体を活性層に用いても良い。特開２００６−１６５５２９に開示されている酸化物半導体を用いることもできる。
【００２３】
本発明においては、Ｉｎ、Ｇａ，Ｚｎ及びＳｎよりなる群から選ばれる少なくとも一種を含有するアモルファス酸化物半導体が好ましい。より好ましくは、Ｉｎを含有するアモルファス酸化物半導体である。さらに好ましくは、Ｉｎに加えて、Ｚｎ又はＧａをさらに含有するアモルファス酸化物半導体である。最も好ましくは、Ｉｎに加えて、ＧａとＺｎとをさらに含有するアモルファス酸化物半導体である。
【００２４】
具体的に本発明に係るアモルファス酸化物半導体は、Ｉｎ−Ｇａ−Ｚｎ−Ｏを含み構成され、結晶状態における組成がＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは６未満の自然数）で表されるアモルファス酸化物半導体が好ましい。特に、ＩｎＧａＺｎＯ４がより好ましい。
【００２５】
＜構成＞
本発明における半導体層は、単層であっても複数の層の積層体であっても良い。好ましくは、少なくとも、ゲート絶縁膜に近接した活性層と、ソース電極及びドレイン電極に近接した抵抗層とから構成される。
好ましくは、抵抗層の電気伝導度に対する活性層の電気伝導度の比率（活性層の電気伝導度／抵抗層の電気伝導度）は、１０１以上１０１０以下であり、より好ましくは、１０２以上１０８以下である。好ましくは、前記活性層の電気伝導度が１０−４Ｓｃｍ−１以上１０２Ｓｃｍ−１未満である。より好ましくは１０−１Ｓｃｍ−１以上１０２Ｓｃｍ−１未満である。
抵抗層の電気伝導度は、好ましくは１０−２Ｓｃｍ−１以下、より好ましくは１０−９Ｓｃｍ−１以上１０−３Ｓｃｍ−１以下である。
【００２６】
＜活性層と抵抗層の膜厚＞
抵抗層の膜厚が活性層の膜厚より厚いことが好ましい。より好ましくは、抵抗層の膜厚／活性層の膜厚比が１を越え１００以下、さらに好ましくは１を越え１０以下である。
活性層の膜厚は、１ｎｍ以上１００ｎｍ以下が好ましく、より好ましくは２．５ｎｍ以上３０ｎｍ以下である。抵抗層の膜厚は、５ｎｍ以上５００ｎｍ以下が好ましく、より好ましくは１０ｎｍ以上１００ｎｍ以下である。
【００２７】
上記の構成の活性層及び抵抗層を用いることにより、移動度が１０ｃｍ２／（Ｖ・秒）以上の高い移動度のＴＦＴで、ＯＮ／ＯＦＦ比が１０６以上のトランジスタ特性を実現できる。
【００２８】
＜電気伝導度の調整手段＞
電気伝導度の調整手段としては、活性層及び抵抗層が酸化物半導体である場合は下記の手段を挙げることが出来る。
（１）酸素欠陥による調整
酸化物半導体において、酸素欠陥ができると、キャリア電子が発生し、電気伝導度が大きくなることが知られている。よって、酸素欠陥量を調整することにより、酸化物半導体の電気伝導度を制御することが可能である。酸素欠陥量を制御する具体的な方法としては、成膜中の酸素分圧、成膜後の後処理時の酸素濃度と処理時間等がある。ここでいう後処理とは、具体的に１００℃以上の熱処理、酸素プラズマ、ＵＶオゾン処理がある。これらの方法の中でも、生産性の観点から成膜中の酸素分圧を制御する方法が好ましい。成膜中の酸素分圧を調整することにより、酸化物半導体の電気伝導度の制御ができることは、特開２００６−１６５５２９号公報に開示されており、本手法を利用することができる。
【００２９】
（２）組成比による調整
酸化物半導体の金属組成比を変えることにより、電気伝導度が変化することが知られている。例えば、ＩｎＧａＺｎ１−ＸＭｇＸＯ４において、Ｍｇの比率が増えていくと、電気伝導度が小さくなることが、特開２００６−１６５５２９号公報に開示されている。また、（Ｉｎ２Ｏ３）１−Ｘ（ＺｎＯ）Ｘの酸化物系において、Ｚｎ／Ｉｎ比が１０％以上では、Ｚｎ比率が増加するにつれ、電気伝導度が小さくなることが報告されている（「透明導電膜の新展開ＩＩ」シーエムシー出版、Ｐ．３４−３５）。これら組成比を変える具体的な方法としては、例えば、スパッタによる成膜方法においては、組成比が異なるターゲットを用いる。または、多元のターゲットにより、共スパッタし、そのスパッタレートを個別に調整することにより、膜の組成比を変えることが可能である。  
【００３０】
（３）不純物による調整
酸化物半導体に、Ｌｉ，Ｎａ，Ｍｎ，Ｎｉ，Ｐｄ，Ｃｕ，Ｃｄ，Ｃ，Ｎ，Ｐ等の元素を不純物として添加することにより、電子キャリア濃度を減少させること、つまり電気伝導度を小さくすることが可能であることが、特開２００６−１６５５２９号公報に開示されている。不純物を添加する方法としては、酸化物半導体と不純物元素とを共蒸着により行う、成膜された酸化物半導体膜に不純物元素のイオンをイオンドープ法により行う等がある。
【００３１】
（４）酸化物半導体材料による調整
上記（１）〜（３）においては、同一酸化物半導体系での電気伝導度の調整方法を述べたが、もちろん酸化物半導体材料を変えることにより、電気伝導度を変えることができる。例えば、一般的にＳｎＯ２系酸化物半導体は、Ｉｎ２Ｏ３系酸化物半導体に比べて電気伝導度が小さいことが知られている。このように酸化物半導体材料を変えることにより、電気伝導度の調整が可能である。特に電気伝導度の小さい酸化物材料としては、Ａｌ２Ｏ３、Ｇａ２Ｏ３、ＺｒＯ２、Ｙ２Ｏ３、Ｔａ２Ｏ３、ＭｇＯ、ＨｆＯ３等の酸化物絶縁体材料が知られており、これらを用いることも可能である。
電気伝導度を調整する手段としては、上記（１）〜（４）の方法を単独に用いても良いし、組み合わせても良い。
【００３２】
＜活性層及び抵抗層の形成方法＞
活性層及び抵抗層の成膜方法は、酸化物半導体の多結晶焼結体をターゲットとして、気相成膜法を用いるのが良い。気相成膜法の中でも、スパッタリング法、パルスレーザー蒸着法（ＰＬＤ法）が適している。さらに、量産性の観点から、スパッタリング法が好ましい。
【００３３】
例えば、ＲＦマグネトロンスパッタリング蒸着法により、真空度及び酸素流量を制御して成膜される。酸素流量が多いほど電気伝導度を小さくすることができる。
【００３４】
成膜した膜は、周知のＸ線回折法によりアモルファス膜であることが確認できる。
また、膜厚は触針式表面形状測定により求めることができる。組成比は、蛍光Ｘ線（ＸＲＦ）分析法、ＲＢＳ（ラザフォード後方散乱）分析法により求めることができる。
【００３５】
＜電気伝導度＞
本発明における活性層及び抵抗層の電気伝導度について説明する。
電気伝導度とは、物質の電気伝導のしやすさを表す物性値であり、物質のキャリア濃度ｎ、電気素量をｅ、キャリア移動度μとすると物質の電気伝導度σは以下の式で表される。
σ＝ｎｅμ
活性層又は抵抗層がｎ型半導体である時はキャリアは電子であり、キャリア濃度とは電子キャリア濃度を、キャリア移動度とは電子移動度を示す。同様に活性層がｐ型半導体ではキャリアは正孔であり、キャリア濃度とは、正孔キャリア濃度を、キャリア移動度とは正孔移動度を示す。尚、物質のキャリア濃度とキャリア移動度とは、ホール測定により求めることができる。
【００３６】
＜電気伝導度の求め方＞
厚みが分かっている膜のシート抵抗を測定することにより、膜の電気伝導度を求めることができる。半導体の電気伝導度は温度より変化するが、本文記載の電気伝導度は、室温（２０℃）での電気伝導度を示す。
【００３７】
３）ゲート絶縁膜
ゲート絶縁膜としては、ＳｉＯ２、ＳｉＮｘ、ＳｉＯＮ、Ａｌ２Ｏ３、Ｙ２Ｏ３、Ｔａ２Ｏ５、ＨｆＯ２等の絶縁体、又はそれらの化合物を少なくとも二つ以上含む混晶化合物が用いられる。また、ポリイミドのような高分子絶縁体もゲート絶縁膜として用いることができる。
【００３８】
ゲート絶縁膜の膜厚としては１０ｎｍ〜１０μｍが好ましい。ゲート絶縁膜はリーク電流を減らす、電圧耐性を上げる為に、ある程度膜厚を厚くする必要がある。しかし、ゲート絶縁膜の膜厚を厚くすると、ＴＦＴの駆動電圧の上昇を招く結果となる。その為、ゲート絶縁膜の膜厚は無機絶縁体だと５０ｎｍ〜１０００ｎｍ、高分子絶縁体だと０．５μｍ〜５μｍで用いられることが、より好ましい。特に、ＨｆＯ２のような高誘電率絶縁体をゲート絶縁膜に用いると、膜厚を厚くしても、低電圧でのＴＦＴ駆動が可能であるので、特に好ましい。
【００３９】
４）ゲート電極
本発明におけるゲート電極としては、例えば、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、またはＡｇ等の金属、Ａｌ−Ｎｄ、ＡＰＣ等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロ−ルなどの有機導電性化合物、またはこれらの混合物を好適に挙げられる。
ゲート電極の厚みは、１０ｎｍ以上１０００ｎｍ以下とすることが好ましい。
【００４０】
ゲート電極の成膜法は特に限定されることはなく、印刷方式、コ−ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ−ティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式、などの中から前記材料との適性を考慮して適宜選択した方法に従って前記基板上に形成することができる。例えば、ＩＴＯを選択する場合には、直流あるいは高周波スパッタリング法、真空蒸着法、イオンプレ−ティング法等に従って行うことができる。またゲート電極の材料として有機導電性化合物を選択する場合には湿式製膜法に従って行うことができる。
【００４１】
５）エッチング法
本発明に於いては、ソース電極及びドレイン電極のパターニングは、エッチング法により行われる。本発明におけるエッチングは、ＡＦＭリソグラフィー法により生成した金属酸化物を溶出するものであり、エッチング液は該金属酸化物を溶出するための液であり、該金属酸化物の溶解特性によって、対応するエッチング液を選ぶことが好ましい。また、エッチング液は、半導体層の特性に影響したり、半導体層に損傷を与えないことが好ましい。
例えば、金属酸化物が水溶性である場合、エッチング液は、水又は水溶液である。金属酸化物が十分に水溶性を有している場合は、水、特に純水であることが半導体層へのダメージが少ない点で好ましい。エッチングを促進するために少量のアルカリ金属やアルカリ土類金属などの塩類、金属イオンと錯体を形成するキレート剤、あるいは界面活性剤等を添加することもできる。
【００４２】
６）基板
本発明に用いられる基板は特に限定されることはなく、例えばＹＳＺ（ジルコニア安定化イットリウム）、ガラス等の無機材料、ポリエチレンテレフタレ−ト、ポリブチレンテレフタレ−ト、ポリエチレンナフタレ−ト等のポリエステル、ポリスチレン、ポリカ−ボネ−ト、ポリエ−テルスルホン、ポリアリレ−ト、アリルジグリコ−ルカ−ボネ−ト、ポリイミド、ポリシクロオレフィン、ノルボルネン樹脂、ポリ（クロロトリフルオロエチレン）等の合成樹脂等の有機材料、などが挙げられる。前記有機材料の場合、耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、又は低吸湿性等に優れていることが好ましい。
【００４３】
本発明においては特に可撓性基板が好ましく用いられる。可撓性基板に用いる材料としては、透過率の高い有機プラスチックフィルムが好ましく、例えばポリエチレンテレフタレート、ポリブチレンフタレート、ポリエチレンナフタレート等のポリエステル、ポリスチレン、ポリカーボネート、ポリエーテルスルホン、ポリアリレート、ポリイミド、ポリシクロオレフィン、ノルボルネン樹脂、ポリ（クロロトリフルオロエチレン）等のプラスティックフィルムを用いることができる。また、フィルム状プラスティック基板には、絶縁性が不十分の場合は絶縁層、水分や酸素の透過を防止するためのガスバリア層、フィルム状プラスティック基板の平坦性や電極や活性層との密着性を向上するためのアンダーコート層等を備えることも好ましい。
【００４４】
ここで、可撓性基板の厚みは、５０μｍ以上５００μｍ以下とすることが好ましい。これは、可撓性基板の厚みを５０μｍ未満とした場合には、基板自体が十分な平坦性を保持することが難しいためである。また、可撓性基板の厚みを５００μｍよりも厚くした場合には、基板自体を自由に曲げることが困難になる、すなわち基板自体の可撓性が乏しくなるためである。
【００４５】
７）保護膜
必要によって、ＴＦＴ上に保護膜（保護絶縁膜と記載する場合がある）として、絶縁材料より成る膜を設けても良い。保護絶縁膜は、活性層または抵抗層の半導体層を大気による劣化から保護する目的や、ＴＦＴ上に作製される電子デバイスとを絶縁する目的がある。
【００４６】
その具体例としては、ＭｇＯ、ＳｉＯ、ＳｉＯ２、Ａｌ２Ｏ３、ＧｅＯ、ＮｉＯ、ＣａＯ、ＢａＯ、Ｆｅ２Ｏ３、Ｙ２Ｏ３、又はＴｉＯ２等の金属酸化物、ＳｉＮｘ、ＳｉＮｘＯｙ等の金属窒化物、ＭｇＦ２、ＬｉＦ、ＡｌＦ３、又はＣａＦ２等の金属フッ化物、ポリエチレン、ポリプロピレン、ポリメチルメタクリレート、ポリイミド、ポリウレア、ポリテトラフルオロエチレン、ポリクロロトリフルオロエチレン、ポリジクロロジフルオロエチレン、クロロトリフルオロエチレンとジクロロジフルオロエチレンとの共重合体、テトラフルオロエチレンと少なくとも１種のコモノマーとを含むモノマー混合物を共重合させて得られる共重合体、共重合主鎖に環状構造を有する含フッ素共重合体、吸水率１％以上の吸水性物質、吸水率０．１％以下の防湿性物質等が挙げられる。
【００４７】
保護絶縁膜の形成方法については、特に限定はなく、例えば、真空蒸着法、スパッタリング法、反応性スパッタリング法、ＭＢＥ（分子線エピタキシ）法、クラスターイオンビーム法、イオンプレーティング法、プラズマ重合法（高周波励起イオンプレーティング法）、プラズマＣＶＤ法、レーザーＣＶＤ法、熱ＣＶＤ法、ガスソースＣＶＤ法、コーティング法、印刷法、又は転写法を適用できる。
【００４８】
８）後処理
必要によって、ＴＦＴの後処理として、熱処理を行っても良い。熱処理としては、温度１００℃以上で、大気下または窒素雰囲気下で行う。熱処理を行う工程としては、半導体層を成膜の後でも良いし、ＴＦＴ作製工程の最後に行っても良い。熱処理を行うことにより、ＴＦＴの特性の面内バラつきが抑制される、駆動安定性が向上する等の効果がある。
【００４９】
２．表示装置
本発明の薄膜電界効果型トランジスタは、液晶やＥＬ素子を用いた画像表示装置、特に平面薄型表示装置（Ｆｌａｔ  Ｐａｎｅｌ  Ｄｉｓｐｌａｙ：ＦＰＤ）に好ましく用いられる。より好ましくは、基板に有機プラスチックフィルムのような可撓性基板を用いたフレキシブル表示装置に用いられる。特に、本発明の薄膜電界効果型トランジスタは、移動度が高いことから有機ＥＬ素子を用いた表示装置、フレキシブル有機ＥＬ表示装置に最も好ましく用いられる。
【００５０】
（応用）
本発明で得られる薄膜電界効果型トランジスタは、上記表示装置、特にＦＰＤのスイッチング素子、駆動素子として用いられ、携帯電話ディスプレイ、パーソナルデジタルアシスタント（ＰＤＡ）、コンピュータディスプレイ、自動車の情報ディスプレイ、ＴＶモニター、あるいは一般照明を含む広い分野で幅広い分野で応用される。
また、本発明の薄膜電界効果型トランジスタは、表示装置以外にも、有機プラスチックフィルムのような可撓性基板上に本発明の薄膜電界効果型トランジスタを形成し、ＩＣカードやＩＤタグなどに幅広く応用が可能である。
【実施例】
【００５１】
以下に、本発明の薄膜電界効果型トランジスタ及び製造方法について、実施例により説明するが、本発明はこれら実施例により何ら限定されるものではない。
【００５２】
実施例１
１．ＴＦＴ素子１の作製
下記により、図１〜図２に示す工程に従ったＴＦＴ素子１を作製した。
基板としては、無アルカリガラス板（コーニング社、品番ＮＯ．１７３７）を用いた。純水１５分→アセトン１５分→純水１５分の順で超音波洗浄を行った前記基板上に、ゲート電極としてＭｏを４０ｎｍに成膜した。Ｍｏの成膜には、ＤＣマグネトロンスパッタリング法（スパッタリング条件：ＤＣパワー３５０Ｗ、スパッタガスＡｒ＝１３ｓｃｃｍ、圧力０．３５Ｐａ、ターゲット直径３インチ）にて行った。フォトリソグラフィー＋エッチング法によりパターン化した。エッチング液に、関東化学（株）製、Ａｌエッチング液（リン酸／硝酸／酢酸混合液）を用いた。
【００５３】
次にゲート電極上に、下記のゲート絶縁膜の形成を行った。
ゲート絶縁膜：ＳｉＯ２をＲＦマグネトロンスパッタ真空蒸着法（条件：ターゲットＳｉＯ２、スパッタガスＡｒ／Ｏ２＝１３／２ｓｃｃｍ、ＲＦパワー４００Ｗ、成膜圧力０．４Ｐａ、ターゲット直径３インチ）にて２００ｎｍ形成し、ゲート絶縁膜を設けた。
【００５４】
次に、ゲート絶縁膜上に、下記条件でＩＧＺＯからなる半導体層を厚み５０ｎｍに設けた。
半導体層：ＩｎＧａＺｎＯ４の組成を有する多結晶焼結体をターゲットとして、ＲＦマグネトロンスパッタリング法により、Ａｒ流量９７ｓｃｃｍ、Ｏ２流量１．８ｓｃｃｍ、ＲＦパワー２００Ｗ、圧力０．３７Ｐａ、ターゲット直径３インチの条件で行った。
【００５５】
次に、ゲート電極上の半導体層のチャネル形成領域に、フォトリソグラフィー法によりレジストパターンを形成した。その後、下記エッチング液により、レジストで保護されていない領域の半導体層を溶解し、除去した。
エッチング液：ＩＴＯ−６Ｎ（関東化学（株）製、シュウ酸６Ｎ液）
【００５６】
次に、レジストを剥離液により除去した後、配線用にゲート絶縁膜配線用ゲート電極上のゲート絶縁膜部にコンタクトホールを穿った（フォトリソグラフィー法とバッファードフッ酸によるエッチング法による）。
【００５７】
次いで、ソース電極及びドレイン電極としてＭｏを３０ｎｍの厚みにＲＦマグネトロンスパッタリング法（条件：スパッタガスＡｒ＝１３ｓｃｃｍ、ＲＦパワー３５０Ｗ、成膜圧力０．３５Ｐａ、ターゲット直径３インチ）にて、形成した。この段階では、ソース電極及びドレイン電極は一体の連続蒸着体であって、ソース電極とドレイン電極に分離されていない。
【００５８】
次に、ＡＦＭリソグラフィー法により、相対湿度６０％ＲＨの環境下で、直径２μｍのＡＦＭ電極チップに１１Ｖのバイアス電圧を印加して、ソース電極形成部、ドレイン電極形成部、及び配線用取りだし電極部以外のＭｏを電気化学的に酸化した。その後、純水に浸漬し、超音波を印加しながら１０ｍｉｎ間エッチング処理を行った。
【００５９】
次いで、下記保護膜を成膜し、パターニングした。
保護膜：ＳｉＯ２をＲＦマグネトロンスパッタ真空蒸着法（条件：ターゲットＳｉＯ２、スパッタガスＡｒ／Ｏ２＝１３／２ｓｃｃｍ、ＲＦパワー４００Ｗ、成膜圧力０．４Ｐａ、ターゲット直径３インチ）にて４００ｎｍ形成し、保護膜を設けた。
パターニング法：フォトリソグラフィー法とバッファードフッ酸によるエッチング法による。
【００６０】
２．パターニング形状の観察
得られたＴＦＴ素子１を観察すると、ソース・ドレイン電極の電気化学的に酸化された箇所のＭｏは完全に除去され、ソース電極とドレイン電極が所望の形状にパターニングされていた。
【００６１】
３．ＴＦＴ性能
実施例１にて作製したチャネル長Ｌ＝２μｍ、チャネル幅Ｗ＝１０μｍのＴＦＴ素子１をドレイン電圧Ｖｄ＝１０Ｖで伝達特性を評価した結果、移動度１２ｃｍ２／Ｖｓ、閾値電圧１．１Ｖ、ＯＮ／ＯＦＦ比３．０×１０７の優れた特性のＴＦＴ特性が得られた。
【００６２】
実施例２
１．ＴＦＴ素子２の作製
実施例１におけるＡＦＭリソグラフィーによるパターニング工程を、図３に示すような電極基板１０を用いて行う以外は実施例１と同様にしてＴＦＴ素子２を作製した。
電極基板１０は、電極ブロック１２の表面にパターン化すべきソースドレイン電極パターンとは逆のパターンの凸形状を有している。これをソースドレイン電極面に接触させて、相対湿度７０％ＲＨの下で、２０Ｖのバイアス電圧を印可した。
【００６３】
２．パターニング形状の観察
得られたＴＦＴ素子２を観察すると、ソース・ドレイン電極の電気化学的に酸化された箇所のＭｏは完全に除去され、ソース電極とドレイン電極が所望の形状にパターニングされていた。
【００６４】
３．ＴＦＴ性能
実施例１にて作製したチャネル長Ｌ＝５μｍ、チャネル幅Ｗ＝２５μｍのＴＦＴ素子１をドレイン電圧Ｖｄ＝１０Ｖで伝達特性を評価した結果、移動度１４ｃｍ２／Ｖｓ、閾値電圧１．２Ｖ、ＯＮ／ＯＦＦ比５．０×１０７の優れた特性のＴＦＴ特性が得られた。
【００６５】
実施例３
１．ＴＦＴ素子３の作製
実施例１の本発明の素子１において、半導体層を下記の活性層と抵抗層の２層より構成した。
活性層：ゲート絶縁膜側に面する層で、下記条件により厚み１０ｎｍに成膜した。
ＩｎＧａＺｎＯ４の組成を有する多結晶焼結体をターゲットとして、ＲＦマグネトロンスパッタ真空蒸着法により、Ａｒ流量９７ｓｃｃｍ、Ｏ２流量０．８ｓｃｃｍ、ＲＦパワー２００Ｗ、圧力０．３７Ｐａ、ターゲット直径３インチの条件で行った。
抵抗層：ソース電極とドレイン電極側に面する層で、下記条件により厚み４０ｎｍに成膜した。
活性層と同様に、但し、但しＯ２流量を２．０ｓｃｃｍに変更して行った。
【００６６】
２．パターニング形状の観察
得られたＴＦＴ素子３を観察すると、ソース・ドレイン電極の電気化学的に酸化された箇所のＭｏは完全に除去され、ソース電極とドレイン電極が所望の形状にパターニングされていた。
【００６７】
３．ＴＦＴ性能
実施例３にて作製したチャネル長Ｌ＝２μｍ、チャネル幅Ｗ＝１０μｍのＴＦＴ素子３をドレイン電圧Ｖｄ＝１０Ｖで伝達特性を評価した結果、移動度２２ｃｍ２／Ｖｓ、閾値電圧０．８Ｖ、Ｏｎ／Ｏｆｆ比１．０×１０８のＴＦＴ特性が得られた。
ＴＦＴ素子１に比べて移動度が高く、且つＯＮ／ＯＦＦ比が高く、更に優れた性能であった。
【図面の簡単な説明】
【００６８】
【図１】本発明のＴＦＴ素子の製造方法について、工程順を示す模式図である。
【図２】本発明のＴＦＴ素子の製造方法について、次の工程順を示す模式図である。
【図３】本発明のＴＦＴ素子の製造方法の別の態様を示す模式図である。
【図１】
2010073880.tif 000002
【図２】
2010073880.tif 000003
【図３】
2010073880.tif 000004