(57)【要約】【課題】ジャンクションダウン方式を用いて光半導体チップを支持基板（サブマウント）に実装する光半導体モジュールにおいて、実装後のサブマウントに対する光半導体チップのずれ量を非破壊で検査す技術を提供する。【解決手段】光半導体チップ１をサブマウント２０に実装するには、光半導体チップ１のリッジ部８ａ、８ｂ上に形成されたＡｕメッキ層１１と、サブマウント２０のサブマウント電極２１ａ、２１ｂ上に形成された半田層２２とを重ね合わせる。このとき、光半導体チップ１に形成された実装位置確認用の第１電極１３と、サブマウント２０に形成された実装位置確認用の第２電極２３、第３電極２４とがそれぞれ接触し、第２電極２３と第３電極２４とが電気的に接続された場合には、光半導体チップ１とサブマウント２０のずれ量が許容範囲内にあると判定される。【選択図】図６
2010186800.tif 000002
【特許請求の範囲】
【請求項１】
第１の面および第２の面を有する化合物半導体基板と、前記第１の面に形成され、活性層を含む複数の化合物半導体層と、前記複数の化合物半導体層の一部で構成され、前記第１の面の第１方向に延在するメサストライプと、前記メサストライプ上に形成された第１電極と、前記第１の面に形成され、前記第１電極と電気的に分離された第２電極と、前記第２の面に形成された第３電極とを有し、前記第１電極と前記第３電極との間に所定の電圧が印加されることによって、光の発振が制御される光半導体チップと、
第１の面および第２の面を有し、前記第１の面に第４電極および前記第４電極と電気的に分離された第５電極が形成された支持基板と、
を備えた光半導体モジュールの製造方法において、
（ａ）前記化合物半導体基板の前記第１の面と、前記支持基板の前記第１の面とが対向するように、前記光半導体チップと前記支持基板とを重ね合わせ、前記光半導体チップの前記第１電極と前記支持基板の前記第４電極とを電気的に接続することによって、前記支持基板の前記第１の面に前記光半導体チップが実装された組み立て体を作製する工程と、
（ｂ）前記工程（ａ）の後、前記光半導体チップの前記第２電極と前記支持基板の前記第５電極との間の電気特性を測定することによって、前記支持基板に対する前記光半導体チップのずれ量を検査する工程と、
（ｃ）前記工程（ｂ）において、実装精度が所望の範囲内となった前記組み立て体を選別する工程と、
を含むことを特徴とする光半導体モジュールの製造方法。
【請求項２】
前記工程（ｂ）は、前記第２電極と前記第５電極との間の導通／非導通を測定する工程を含むことを特徴とする請求項１記載の光半導体モジュールの製造方法。
【請求項３】
前記工程（ｂ）は、前記第２電極と前記第５電極との間の静電容量を測定する工程を含むことを特徴とする請求項１記載の光半導体モジュールの製造方法。
【請求項４】
前記支持基板の前記第５電極は、前記工程（ａ）において、前記支持基板に前記光半導体チップを実装した時に、前記光半導体チップと重ならない領域に延在する部分を有し、
前記工程（ｂ）において、前記第２電極と前記第５電極との間の電気特性を測定する際、前記光半導体チップと重ならない領域に延在した前記第５電極の表面にプローブを接触させることを特徴とする請求項１記載の光半導体モジュールの製造方法。
【請求項５】
前記支持基板の前記第５電極は、所定の間隔で配置された電極対を含み、前記工程（ａ）において、前記支持基板に前記光半導体チップを実装した時に、前記実装精度が前記所望の範囲内となった場合は、前記電極対が前記光半導体チップの前記第２電極を介して電気的に接続され、前記実装精度が前記所望の範囲を超えた場合は、前記電極対の一方のみが前記第２電極と電気的に接続されることを特徴とする請求項２記載の光半導体モジュールの製造方法。
【請求項６】
前記支持基板の前記第５電極は、所定の間隔で配置された電極対を含み、前記工程（ａ）において、前記支持基板に前記光半導体チップを実装した時に、前記実装精度が前記所望の範囲内となった場合は、前記電極対のそれぞれが前記光半導体チップの前記第２電極と非接触状態となり、前記実装精度が前記所望の範囲を超えた場合は、前記電極対の一方のみが前記第２電極と電気的に接続されることを特徴とする請求項２記載の光半導体モジュールの製造方法。
【請求項７】
前記光半導体チップに形成された前記第１電極と前記第２電極は、前記化合物半導体基板の前記第１の面からの高さが互いに異なることを特徴とする請求項３記載の光半導体モジュールの製造方法。
【請求項８】
第１の面および第２の面を有する化合物半導体基板と、前記第１の面に形成され、活性層を含む複数の化合物半導体層と、前記複数の化合物半導体層の一部で構成され、前記第１の面の第１方向に延在するメサストライプと、前記メサストライプ上に形成された第１電極と、前記第１の面に形成され、前記第１電極と電気的に分離された第２電極と、前記第２の面に形成された第３電極とを有し、前記第１電極と前記第３電極との間に所定の電圧が印加されることによって、光の発振が制御される光半導体チップと、
第１の面および第２の面を有し、前記第１の面に第４電極および前記第４電極と電気的に分離された第５電極が形成された支持基板と、
を備え、
前記化合物半導体基板の前記第１の面と、前記支持基板の前記第１の面とが対向するように配置され、
前記光半導体チップの前記第１電極と前記支持基板の前記第４電極とが電気的に接続されることによって、前記支持基板の前記第１の面に前記光半導体チップが実装された光半導体モジュールにおいて、
前記支持基板の前記第５電極は、前記光半導体チップと重ならない領域に延在する部分を有し、
前記光半導体チップと重ならない領域に延在した前記第５電極の表面には、プローブ痕が形成されていることを特徴とする光半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光半導体チップが支持基板に実装された光半導体モジュールの製造技術に関し、特に、支持基板に対する光半導体チップのずれ量を非破壊で検査する技術に関するものである。
【背景技術】
【０００２】
レーザプリンタなどの情報処理機器の光源として利用されているマルチビーム方式の光半導体モジュールは、一次元または二次元に配列された複数の発光部を有している。そのため、走査ビーム数を増やすことができ、高速印字が可能となるという利点があることから、その需要が急速に高まっている。
【０００３】
マルチビーム方式の光半導体モジュールは、ＧａＡｓなどからなる半導体基板（以下、単に基板という）の主面上に複数の発光部を有する半導体層が積層された光半導体チップを備えている。この光半導体チップの主面にはｐ側電極が形成され、裏面にはｎ側電極が形成されている。また、ｐ側電極の上部には放熱用のＡｕメッキ層が形成されている。光半導体チップの主面は、Ａｕ−Ｓｎ合金などからなる半田層を介して、サブマウントと呼ばれる支持基板の一面に接続されている。また、支持基板の他の面には、Ｃｕなどからなるヒートシンクが半田によって接続されている。支持基板は、ヒートシンクと光半導体チップとの線膨張係数差による熱応力を緩和し、かつ放熱性を向上させる役割がある。そのため、支持基板の材料としては、熱伝導性がよく、熱膨張係数が基板のそれに近い材料、例えばＳｉＣ、Ｓｉ、ＣｕＷ、ＡｌＮなどが用いられる。
【０００４】
光半導体チップの主面を支持基板側に向けて実装する上記の方式は、ジャンクションダウン方式と呼ばれ、発光部で発生した熱を効率よく支持基板に逃がすことができる利点がある。
【０００５】
上記したジャンクションダウン方式を用いて光半導体チップを支持基板に実装した光半導体モジュールについては、特許文献１などに記載がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−２７８６９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ジャンクションダウン方式を用いて光半導体チップを支持基板に実装する光半導体モジュールは、実装後に光半導体チップと支持基板との接続部を視認することが難しいため、支持基板に対する光半導体チップの位置ずれ量を精度良く検査することが困難であるという問題がある。
【０００８】
また、実装された光半導体チップを支持基板から取り外して接続部の位置を確認する検査方法を使用すれば、位置ずれ量を精度良く検査することができるが、この方法は、破壊検査であるため、全数検査を行うことができない。
【０００９】
本発明の目的は、光半導体チップがジャンクションダウン方式で支持基板に実装された光半導体モジュールにおいて、実装後の支持基板に対する光半導体チップのずれ量を非破壊で検査することのできる技術を提供することにある。
【００１０】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１２】
本願の一発明は、第１の面および第２の面を有する化合物半導体基板と、前記第１の面に形成され、活性層を含む複数の化合物半導体層と、前記複数の化合物半導体層の一部で構成され、前記第１の面の第１方向に延在するメサストライプと、前記メサストライプ上に形成された第１電極と、前記第１の面に形成され、前記第１電極と電気的に分離された第２電極と、前記第２の面に形成された第３電極とを有し、前記第１電極と前記第３電極との間に所定の電圧が印加されることによって、光の発振が制御される光半導体チップと、第１の面および第２の面を有し、前記第１の面に第４電極および前記第４電極と電気的に分離された第５電極が形成された支持基板とを備えた光半導体モジュールの製造方法において、
（ａ）前記化合物半導体基板の前記第１の面と、前記支持基板の前記第１の面とが対向するように、前記光半導体チップと前記支持基板とを重ね合わせ、前記光半導体チップの前記第１電極と前記支持基板の前記第４電極とを電気的に接続することによって、前記支持基板の前記第１の面に前記光半導体チップが実装された組み立て体を作製する工程と、
（ｂ）前記工程（ａ）の後、前記光半導体チップの前記第２電極と前記支持基板の前記第５電極との間の電気特性を測定することによって、前記支持基板に対する前記光半導体チップのずれ量を検査する工程と、
（ｃ）前記工程（ｂ）において、実装精度が所望の範囲内となった前記組み立て体を選別する工程とを含むものである。
【発明の効果】
【００１３】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１４】
光半導体チップを支持基板に実装した後、光半導体チップの第２電極と支持基板の第５電極との間の電気特性を測定することによって、支持基板に対する光半導体チップのずれ量を非破壊で検査することが可能となる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施例である光半導体モジュールの全体構成を示す要部破断斜視図である。
【図２】本発明の一実施例である光半導体モジュールの光半導体チップを示す概略断面図である。
【図３】本発明の一実施例である光半導体モジュールの光半導体チップを示す平面図である。
【図４】本発明の一実施例である光半導体モジュールのサブマウントを示す平面図である。
【図５】図４のＡ−Ａ線に沿ったサブマウントの概略断面図である。
【図６】光半導体チップをサブマウントに実装する工程を説明する概略断面図である。
【図７】光半導体チップをサブマウントに実装した後の検査工程を説明する平面図である。
【図８】光半導体チップをサブマウントに実装する工程を説明する概略断面図である。
【図９】本発明の他の実施例である光半導体モジュールの光半導体チップを示す平面図である。
【図１０】本発明の他の実施例である光半導体モジュールのサブマウントを示す平面図である。
【図１１】光半導体チップをサブマウントに実装する工程を説明する概略断面図である。
【図１２】光半導体チップをサブマウントに実装した後の検査工程を説明する平面図である。
【図１３】光半導体チップをサブマウントに実装する工程を説明する概略断面図である。
【図１４】光半導体チップをサブマウントに実装する工程を説明する概略断面図である。
【図１５】本発明の他の実施例である光半導体モジュールのサブマウントを示す平面図である。
【図１６】光半導体チップをサブマウントに実装した後の検査工程を説明する平面図である。
【図１７】本発明の他の実施例である光半導体モジュールのサブマウントを示す平面図である。
【図１８】光半導体チップをサブマウントに実装した後の検査工程を説明する平面図である。
【図１９】光半導体チップをサブマウントに実装した後の検査工程を説明する平面図である。
【図２０】光半導体チップをサブマウントに実装した後の検査工程を説明する平面図である。
【図２１】光半導体チップをサブマウントに実装する工程を説明する概略断面図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施例を図面に基づいて詳細に説明する。なお、実施例を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施例では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。また、以下の実施例を説明する図面においては、構成を分かり易くするために、平面図であってもハッチングを付す場合がある。
【実施例１】
【００１７】
図１は、本実施例の光半導体モジュールの全体構成を示す要部破断斜視図である。本実施例の光半導体モジュールは、円盤状のステム３０と、このステム３０の上面を覆うキャップ３１とを備えたＣＡＮパッケージ（封止容器）を備えており、キャップ３１の内部には光半導体チップ１が封止されている。ステム３０は、直径が５．６ｍｍ程度、厚さが１．２ｍｍ程度のＦｅ合金からなる。キャップ３１の底部の外周に設けられたフランジ部３２は、ステム３０の上面に固定されている。また、キャップ３１の上面の中央部分には、透明なガラス板３３が接合された丸穴３４が設けられている。
【００１８】
ステム３０の上面の中央近傍には、例えばＣｕのような熱伝導性が良好な金属からなるヒートシンク３５が搭載されている。このヒートシンク３５は、ロウ材（図示せず）を介してステム３０の上面に接合されている。ヒートシンク３５の一側面には、半田層（図示せず）を介してサブマウント２０が固定されており、このサブマウント２０の一面に光半導体チップ１が実装されている。
【００１９】
光半導体チップ１の裏面には、図１には示さないｎ側電極１２が形成されており、このｎ側電極１２とヒートシンク３５とがＡｕワイヤ３６によって電気的に接続されている。すなわち、光半導体チップ１は、その主面側をサブマウント２０に対向させたジャンクションダウン方式によって、サブマウント２０の一面（チップ実装面）に実装されている。サブマウント２０は、ヒートシンク３５と光半導体チップ１との線膨張係数差による熱応力を緩和し、かつ放熱性を向上させる役割がある。そのため、サブマウント２０の材料としては、熱伝導性がよく、熱膨張係数が光半導体チップ１のそれに近い材料、例えばＳｉＣ、Ｓｉ、ＣｕＷ、ＡｌＮなどが用いられる。
【００２０】
上記光半導体チップ１は、その両端部（図１では上端部および下端部）からレーザ光を出射する。そのため、光半導体チップ１を支持するサブマウント２０は、チップ実装面がステム３０の上面に対して垂直な方向を向くようにヒートシンク３５に固定されている。光半導体チップ１の上端部から放射されたレーザ光は、キャップ３１の丸穴３４を通じて外部に放射される。
【００２１】
ステム３０の下面には、複数本のリード３７が取り付けられている。ステム３０の上面側に突出した複数本のリード３７のそれぞれの上端部とヒートシンク３５は、Ａｕワイヤ３８によって電気的に接続されている。また、残り１本のリード３７は、ステム３０の下面に固定されており、ステム３０と電気的に等電位状態になっている。
【００２２】
図２は、上記ＣＡＮパッケージに封止された光半導体チップ１を示す概略断面図である。図２に示すように、この光半導体チップ１は、ＧａＡｓからなる基板２を主体として構成されており、基板２の主面上には複数の半導体層が積層されている。これらの半導体層は、例えば有機金属気相成長（ＭＯＣＶＤ）法によって堆積されたｎ型クラッド層３、活性層４、ｐ型第１クラッド層５、ｐ型第２クラッド層６およびｐ型コンタクト層７からなる。これらの半導体層のうち、ｎ型クラッド層３は、ＡｌＧａＩｎＰで構成されている。活性層４は、ＡｌＧａＩｎＰからなる障壁層とＧａＩｎＰ層からなる井戸層とを交互に積層した多重量子井戸(Multi Quantum Well：ＭＱＷ)構造で構成されている。ｐ型第１クラッド層５およびｐ型第２クラッド層６は、それぞれＡｌＧａＩｎＰで構成され、ｐ型コンタクト層７は、ＧａＡｓで構成されている。
【００２３】
上記ｐ型第２クラッド層６には、凸形の断面形状を有し、互いに平行に延在する２本のリッジ部（メサストライプ）８ａ、８ｂが形成されている。そして、これら２本のリッジ部８ａ、８ｂのそれぞれの上部には、前述したｐ型コンタクト層７が形成されている。また、２本のリッジ部８ａ、８ｂの間には、酸化シリコンからなるパッシベーション膜９が形成されている。パッシベーション膜９は、ｐ型コンタクト層７の表面（上面）を除き、ｐ型第２クラッド層６の全面を覆うように形成されている。
【００２４】
上記ｐ型コンタクト層７の上面およびパッシベーション膜９の上面には、ｐ型コンタクト層７とオーミック接続されたｐ側電極１０が形成されている。また、ｐ側電極１０の上面には放熱用のＡｕメッキ層１１が形成されている。一方、基板２の裏面には、ｎ側電極１２が形成されている。ｐ側電極１０およびｎ側電極１２のそれぞれは、Ｔｉ、ＰｔおよびＡｕを順次積層した多層金属膜で構成されている。
【００２５】
上記光半導体チップ１の主面には、実装位置確認用の第１電極１３が形成されている。この第１電極１３は、例えばｐ側電極１０と同一構成の多層金属膜１０ａと、Ａｕメッキ層１１との積層構造で構成されているが、リッジ部８ａ、８ｂや、それらの上部のｐ側電極１０およびＡｕメッキ層１１とは電気的に分離されている。図３に示すように、第１電極１３の平面形状は、例えば長方形であり、その２辺（長辺）は、上記２本のリッジ部８ａ、８ｂと平行に延在している。また、リッジ部８ａ、８ｂの延在方向と直交する方向の２辺（短辺）の幅は、例えばｗ１である。
【００２６】
上記のように構成された光半導体チップ１は、ｐ側電極１０とｎ側電極１２とに所定の電圧を印加したときに、リッジ部８ａ、８ｂのそれぞれの下部の活性層４（発光部）において、例えば６３５ｎｍの発振波長を有する赤色レーザ光が発振する。これらの赤色レーザ光は、リッジ部８ａ、８ｂの延在方向に直交する光半導体チップ１の両端面から出射され、さらに前記図１に示したキャップ３１の丸穴３４を通じてＣＡＮパッケージの外部に出射される。
【００２７】
図４は、サブマウント２０のチップ実装面を示す平面図、図５は、図４のＡ−Ａ線に沿ったサブマウント２０の概略断面図である。
【００２８】
サブマウント２０のチップ実装面には、互いに平行に延在する２本のサブマウント電極２１ａ、２１ｂが形成されている。サブマウント電極２１ａ、２１ｂは、例えばＴｉ、ＰｔおよびＡｕを順次積層した多層金属膜で構成されている。図５に示すように、サブマウント電極２１ａ、２１ｂのそれぞれの上面には、例えばＡｕ−Ｓｎ合金からなる半田層２２が形成されている。
【００２９】
上記サブマウント電極２１ａ、２１ｂは、光半導体チップ１をサブマウント２０に実装した時、その一方（サブマウント電極２１ａ）が光半導体チップ１のリッジ部８ａと対向し、もう一方（サブマウント電極２１ｂ）が光半導体チップ１のリッジ部８ｂと対向するように配置されている。
【００３０】
上記サブマウント２０のチップ実装面には、実装位置確認用の第２電極２３および第３電極２４が形成されている。第２電極２３および第３電極２４は、例えばサブマウント電極２１ａ、２１ｂと同一の多層金属膜と、半田層２２と同一のＡｕ−Ｓｎ合金層との積層構造で構成されているが、サブマウント電極２１ａ、２１ｂとは電気的に分離されている。
【００３１】
サブマウント電極２１ａ、２１ｂの延在方向に沿った第２電極２３と第３電極２４との間隔（ｄ１）は、光半導体チップ１の主面に形成された前記第１電極１３の幅（ｗ１）よりも僅かに狭くなるように設定されている（ｄ１＜ｗ１）。また、第２電極２３および第３電極２４は、光半導体チップ１をサブマウント２０に実装した時、光半導体チップ１の第１電極１３がそれらの間に位置するように配置されている。
【００３２】
なお、第２電極２３および第３電極２４は、多層金属膜とＡｕ−Ｓｎ合金層との積層構造で構成されているので、多層金属膜の幅とその表面に積層されたＡｕ−Ｓｎ合金層の幅が異なる場合もある。本実施例では、多層金属膜の幅とＡｕ−Ｓｎ合金層の幅が同一であるとして説明するが、両者の幅が異なる場合、上記した第２電極２３と第３電極２４との間隔（ｄ１）は、Ａｕ−Ｓｎ合金層同士の間隔を意味している。
【００３３】
また、サブマウント２０は、導電性材料で構成されることがあるので、サブマウント２０を介してサブマウント電極２１ａ、２１ｂが導通したり、第２電極２３および第３電極２４が導通したりするのを防ぐため、サブマウント２０のチップ実装面には、酸化シリコンなどからなる絶縁層２８が形成されている。
【００３４】
光半導体チップ１をサブマウント２０に実装するには、図６に示すように、光半導体チップ１の主面とサブマウント２０のチップ実装面とを対向させ、光半導体チップ１のリッジ部８ａ、８ｂ上に形成されたＡｕメッキ層１１と、サブマウント２０のサブマウント電極２１ａ、２１ｂ上に形成された半田層２２とを重ね合わせる。このとき、リッジ部８ａ、８ｂの配列方向（図６の左右方向）に沿った光半導体チップ１とサブマウント２０のずれ量が許容範囲内にある場合は、光半導体チップ１の第１電極１３がサブマウント２０の第２電極２３および第３電極２４とそれぞれ接触する。
【００３５】
次に、この状態で光半導体チップ１およびサブマウント２０をＡｕ−Ｓｎ合金の溶融温度以上の温度で加熱する。これにより、光半導体チップ１のリッジ部８ａ上に形成されたｐ側電極１０と、サブマウント２０のサブマウント電極２１ａとがＡｕ−Ｓｎ合金層を介して電気的に接続され、かつリッジ部８ｂ上に形成されたｐ側電極１０とサブマウント電極２１ｂとがＡｕ−Ｓｎ合金層を介して電気的に接続される。
【００３６】
また、光半導体チップ１とサブマウント２０のずれ量が許容範囲内にある場合は、サブマウント２０の第２電極２３と光半導体チップ１の第１電極１３とがＡｕ−Ｓｎ合金層を介して電気的に接続され、かつ第３電極２４と第１電極１３とがＡｕ−Ｓｎ合金層を介して電気的に接続されるので、第２電極２３と第３電極２４とが第１電極１３を介して電気的に接続される。
【００３７】
このようにして、光半導体チップ１がサブマウント２０に実装された組み立て体を作製することができる。
【００３８】
次に、図７に示すように、テスタ４０を使って第２電極２３と第３電極２４との間の導通／非導通を測定する。すなわち、第２電極２３および第３電極２４のそれぞれの表面にプローブ（図示せず）を接触させ、両者の間に流れる電流を測定する。このとき、光半導体チップ１とサブマウント２０のずれ量が許容範囲内にある場合は、第２電極２３と第３電極２４との間隔（ｄ１）よりも広い幅（ｗ１）を有する第１電極１３が第２電極２３および第３電極２４とそれぞれ接触する。従って、第２電極２３と第３電極２４との間に電流が流れるので、許容範囲内のずれ量で光半導体チップ１がサブマウント２０に実装されたことが分かる。
【００３９】
他方、光半導体チップ１とサブマウント２０のずれ量が許容範囲を超えた場合は、図８に示すように、光半導体チップ１の第１電極１３がサブマウント２０の第２電極２３または第３電極２４と非接触になる。従って、この場合は、第２電極２３と第３電極２４との間に電流が流れないので、光半導体チップ１がサブマウント２０の正しい位置に実装されなかったことが分かる。
【００４０】
このようにして、すべての組み立て体に対し、第２電極２３と第３電極２４との間の導通／非導通を測定することによって、光半導体チップ１がサブマウント２０の正しい位置に実装された組み立て体のみを良品として選別した後、良品の組み立て体に対して次工程の処理（図１に示したヒートシンク３５にサブマウント２０を半田付けする処理）を施す。
【００４１】
このように、本実施例によれば、サブマウント２０に対する光半導体チップ１のずれ量を非破壊で検査することができるので、光半導体モジュールの製造歩留まりおよび信頼性を向上させることができる。
【００４２】
なお、サブマウント２０の第２電極２３および第３電極２４のそれぞれの表面にプローブを接触させて上記の検査を行うと、第２電極２３および第３電極２４のそれぞれの表面には、光学顕微鏡で視認できる大きさのプローブ痕が残留する。そこで、例えば不注意によって検査前の組み立て体と検査完了後の組み立て体とが混じり合ってしまった場合には、第２電極２３や第３電極２４の表面にプローブ痕が残留しているか否かを光学顕微鏡で観察することにより、当該組み立て体が検査前のものか、検査完了後のものかを容易に判別することができる。
【００４３】
光半導体チップ１に形成する第１電極１３のパターンや、サブマウント２０に形成する第２電極２３および第３電極２４のパターンは、本実施例で説明したパターンに限定されるものではなく、例えば以下の実施例で説明するような種々の設計変更が可能である。
【実施例２】
【００４４】
図９は、本実施例の光半導体チップ１の主面を示す平面図、図１０は、本実施例のサブマウント２０のチップ実装面を示す平面図である。
【００４５】
図９に示すように、光半導体チップ１の主面に形成された実装位置確認用の第１電極１３は、２本のリッジ部８ａ、８ｂと平行に延在するストライプ状の平面パターンを有しており、かつリッジ部８ａ、８ｂと同一の長さで形成されている。また、第１電極１３は、リッジ部８ａ、８ｂの延在方向と直交する方向の幅が、例えばｗ２となるように設定されている。第１電極１３を構成する材料は、前記実施例１の第１電極１３を構成する材料と同一である。
【００４６】
一方、図１０に示すように、サブマウント２０のチップ実装面に形成された実装位置確認用の第２電極２３および第３電極２４は、サブマウント電極２１ａ、２１ｂの延在方向に沿って配置されている。第２電極２３および第３電極２４は、それぞれ長方形の平面パターンを有しており、第３電極２４には、さらにサブマウント電極２１ａ、２１ｂと平行に延在するストライプ状の長溝２５が形成されている。サブマウント電極２１ａ、２１ｂの延在方向と直交する方向に沿った長溝２５の幅（ｄ２）は、図９に示した第１電極１３の幅（ｗ２）よりも僅かに広くなるように設定されている（ｄ２＞ｗ２）。また、長溝２５は、光半導体チップ１をサブマウント２０に実装した時、第１電極１３の一部が長溝２５と対向するように配置されている。第２電極２３および第３電極２４を構成する材料は、前記実施例１の第２電極２３および第３電極２４を構成する材料と同一である。
【００４７】
図９に示す光半導体チップ１を図１０に示すサブマウント２０に実装するには、図１１に示すように、光半導体チップ１の主面とサブマウント２０のチップ実装面とを対向させ、光半導体チップ１のリッジ部８ａ、８ｂ上に形成されたＡｕメッキ層１１と、サブマウント電極２１ａ、２１ｂ上に形成された半田層２２とを重ね合わせる。このとき、リッジ部８ａ、８ｂの配列方向（図１１の左右方向）に沿った光半導体チップ１とサブマウント２０のずれ量が許容範囲内にある場合は、第１電極１３が第３電極２４の長溝２５の内側に位置するので、第１電極１３と第３電極２４とは非接触状態になる。図１１には示さないが、このとき、第１電極１３と第２電極２３とは接触状態になる。
【００４８】
従って、前記実施例１と同様の方法で光半導体チップ１をサブマウント２０に実装した後、図１２に示すように、テスタ４０を使って第２電極２３と第３電極２４との間の導通／非導通を測定すると、第２電極２３と第３電極２４との間に電流が流れないので、許容範囲内のずれ量で光半導体チップ１がサブマウント２０に実装されたことが分かる。
【００４９】
他方、光半導体チップ１とサブマウント２０のずれ量が許容範囲を超えた場合は、図１３に示すように、第１電極１３の一部が長溝２５の外側にずれるので、第１電極１３と第３電極２４とが接触状態になる。従って、この場合は、第２電極２３と第３電極２４とが第１電極１３を介して電気的に接続される。そこで、テスタ４０を使って第２電極２３と第３電極２４との間の導通／非導通を測定すると、第２電極２３と第３電極２４との間に電流が流れるので、光半導体チップ１がサブマウント２０の正しい位置に実装されなかったことが分かる。
【００５０】
光半導体チップ１の第１電極１３は、図１４に示すように、ｐ側電極１０と同一の多層金属膜のみで構成してもよい。この場合は、第１電極１３の膜厚が、Ａｕメッキ層１１の膜厚に相当する分、薄くなるので、基板２の主面から第１電極１３の表面までの高さは、基板２の主面からＡｕメッキ層１１の表面までの高さよりも低くなる。すなわち、この構造では、光半導体チップ１とサブマウント２０のずれ量が許容範囲内にある場合でも、許容範囲を超えている場合でも、第１電極１３と第３電極２４とは非接触状態になる。
【００５１】
しかし、第１電極１３と第３電極２４との間の静電容量は、光半導体チップ１とサブマウント２０のずれ量が大きくなるにつれて大きくなるので、上記テスタ４０を使ってこの静電容量を測定することにより、光半導体チップ１がサブマウント２０の正しい位置に実装されたか否かを判定することができる。なお、第１電極１３をＡｕメッキ層１１のみで構成した場合にも同様の効果を得ることができる。
【００５２】
図１５に示すサブマウント２０は、サブマウント電極２１ａ、２１ｂと平行に延在する長溝２６で第３電極２４を２分割した例である。この場合は、図９に示した光半導体チップ１をこのサブマウント２０に実装した後、図１６に示すように、２台のテスタ４０、４１を使って第２電極２３と第３電極２４との間の導通／非導通を測定すると、光半導体チップ１とサブマウント２０のずれ量が許容範囲内にある場合には、第１電極１３と第３電極２４とが非接触状態になるので、第２電極２３と第３電極２４との間が非導通となる。他方、光半導体チップ１とサブマウント２０のずれ量が許容範囲を超えた場合は、２分割された第３電極２４の一方が第１電極１３と非接触状態になり、もう一方が第１電極１３と接触状態になる。従って、テスタ４０、４１のいずれが導通したかによって、ずれの方向を判定することができる。
【００５３】
また、この場合も、前記図１４に示したように、第１電極１３をｐ側電極１０と同一の多層金属膜のみで構成し、２台のテスタ４０、４１を使って第１電極１３と第３電極２４との間の静電容量を測定することにより、光半導体チップ１とサブマウント２０のずれ量が許容範囲内にあるか否かを判定したり、ずれの方向を判定したりすることができる。
【００５４】
図１７に示すサブマウント２０は、サブマウント２０のチップ実装面に実装位置確認用の第２電極２３、第３電極２４および第４電極２７を形成し、第３電極２４および第４電極２７のそれぞれを長溝２６で２分割した例である。この場合は、図９に示した光半導体チップ１をサブマウント２０に実装した後、図１８に示すように、４台のテスタ４０、４１、４２、４３を使って第２電極２３と第３電極２４との間の導通／非導通および第２電極２３と第４電極２７との間の導通／非導通を測定する。これにより、リッジ部８ａ、８ｂの配列方向に沿った光半導体チップ１のずれ量が許容範囲内にあるか否かを判定したり、ずれの方向を判定したりすることができるだけでなく、サブマウント２０のチップ実装面内における光半導体チップ１の回転ずれ量が許容範囲内にあるか否かを判定したり、この回転ずれの方向を判定したりすることも可能となる。
【００５５】
前記実施例１で示した光半導体チップ１の第１電極１３、サブマウント２０の第２電極２３および第３電極２４は、サブマウント２０のチップ実装面内において光半導体チップ１に回転ずれが生じた場合、リッジ部８ａ、８ｂの配列方向に沿った光半導体チップ１のずれ量を精度よく判定できない可能性がある。
【００５６】
そこで、光半導体チップ１の第１電極１３、サブマウント２０の第２電極２３および第３電極２４を、例えば図１９に示すように分割して配置することにより、リッジ部８ａ、８ｂの配列方向に沿った光半導体チップ１のずれ量だけでなく、サブマウント２０のチップ実装面内における光半導体チップ１の回転ずれ量も判定可能となる。
【００５７】
また、光半導体チップ１の第１電極１３、サブマウント２０の第２電極２３および第３電極２４を、例えば図２０に示すように分割して配置し、３台のテスタ４０、４１、４２を使用して第２電極２３と第３電極２４との間の導通／非導通を測定することにより、リッジ部８ａ、８ｂの配列方向に沿った光半導体チップ１のずれ量だけでなく、サブマウント２０のチップ実装面内における光半導体チップ１の回転ずれ量も判定可能となる。
【００５８】
以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００５９】
図２１は、光半導体チップ１の主面に、凸形の断面形状を有する２本の第１電極１３ａ、１３ｂを形成した例である。これらの第１電極１３ａ、１３ｂは、ｐ型第２クラッド層６とｐ型コンタクト層７との積層構造で構成し、２本のリッジ部８ａ、８ｂと同一製造工程で形成する。また、第１電極１３ａ、１３ｂの上部には、パッシベーション膜９、ｐ側電極１０と同一構造の多層金属膜１０ａおよびＡｕメッキ層１１を積層する。ここで、第１電極１３ａ、１３ｂを形成する際に、それらの間隔を適当に調整することにより、第１電極１３ａ、１３ｂの間の領域のＡｕメッキ層１１には、下地の段差に対応した凹溝１４が形成される。
【００６０】
一方、サブマウント２０のチップ実装面には、凹溝１４よりも狭い幅を有する第２電極２３を形成する。このようにすると、光半導体チップ１の主面とサブマウント２０のチップ実装面とを対向させた時、第２電極２３が凹溝１４の内側に位置するので、光半導体チップ１とサブマウント２０の位置合わせがセルフアラインで行われる。従って、光半導体チップ１をサブマウント２０の正しい位置に実装することができる。
【００６１】
前記実施例では、２本のリッジ部を備えた２ビーム方式の光半導体モジュールに本発明を適用した例を説明したが、本発明は、３本以上のリッジ部を備えたマルチビーム方式の光半導体モジュールや、１本のリッジ部を備えた単ビーム方式の光半導体モジュールにも適用できることはもちろんである。
【産業上の利用可能性】
【００６２】
本発明は、光半導体チップが支持基板に実装された光半導体モジュールに適用することができる。
【符号の説明】
【００６３】
１  光半導体チップ
２  基板
３  ｎ型クラッド層
４  活性層
５  ｐ型第１クラッド層
６  ｐ型第２クラッド層
７  ｐ型コンタクト層
８ａ、８ｂ  リッジ部（メサストライプ）
９  パッシベーション膜
１０  ｐ側電極
１０ａ  多層金属膜
１１  Ａｕメッキ層
１２  ｎ側電極
１３、１３ａ、１３ｂ  第１電極
１４  凹溝
２０  サブマウント（支持基板）
２１ａ、２１ｂ  サブマウント電極
２２  半田層
２３  第２電極
２４  第３電極
２５、２６  長溝
２７  第４電極
２８  絶縁層
３０  ステム
３１  キャップ
３２  フランジ部
３３  ガラス板
３４  丸穴
３５  ヒートシンク
３６  Ａｕワイヤ
３７  リード
３８  Ａｕワイヤ
４０、４１、４２、４３  テスタ
【図１】
2010186800.tif 000003
【図２】
2010186800.tif 000004
【図３】
2010186800.tif 000005
【図４】
2010186800.tif 000006
【図５】
2010186800.tif 000007
【図６】
2010186800.tif 000008
【図７】
2010186800.tif 000009
【図８】
2010186800.tif 000010
【図９】
2010186800.tif 000011
【図１０】
2010186800.tif 000012
【図１１】
2010186800.tif 000013
【図１２】
2010186800.tif 000014
【図１３】
2010186800.tif 000015
【図１４】
2010186800.tif 000016
【図１５】
2010186800.tif 000017
【図１６】
2010186800.tif 000018
【図１７】
2010186800.tif 000019
【図１８】
2010186800.tif 000020
【図１９】
2010186800.tif 000021
【図２０】
2010186800.tif 000022
【図２１】
2010186800.tif 000023