(57)【要約】【課題】ＩＧＢＴの特性を低下させることなく、同一半導体基板上に併設される逆並列接続ダイオードの逆回復特性と逆回復耐量の改善をするだけでなく、さらに、特に逆回復損失を小さくするように改善することのできる半導体装置を提供すること。【解決手段】ゲートパッド電極領域内であって、金属電極が絶縁膜を介して載置される高不純物濃度のｐ型領域が、複数の分離表面領域からのイオン注入と熱拡散とにより表面で相互に連結した構造にされている半導体装置とする。【選択図】図１
2010186805.tif 000002
【特許請求の範囲】
【請求項１】
一導電型半導体基板の一方の主面に、他導電型ベース領域と、該ベース領域表面に形成される一導電型エミッタ領域と、該エミッタ領域表面と前記ベース領域表面とに共通にオーミック接触するエミッタ電極と、前記エミッタ領域表面と前記半導体基板表面とに挟まれる前記ベース領域の表面にゲート絶縁膜を介して積層されるゲート電極とを含む活性領域と、
前記ゲート電極と実質的に同電位であって、前記他導電型ベース領域より高不純物濃度の他導電型領域表面に絶縁膜を介して設けられ、前記エミッタ電極とは前記他導電型ベース領域を介して電気的に接続されるとともに、ゲート外部導線を接続させるための金属電極を載置するゲートパッド電極領域と、
該ゲートパッド電極領域と前記活性領域との外周をリング状に取り囲む耐圧構造部と、
少なくとも前記活性領域に対向する他方の主面側領域に選択的に形成される他導電型コレクタ領域と該他方の主面側領域にオーミック接触するコレクタ電極と、
を備えるＩＧＢＴ部と、
前記活性領域に対向する他方の主面側領域に選択的に前記他導電型コレクタ領域と交互に形成される一導電型領域を有し、該一導電型領域にオーミック接触するコレクタ電極をカソード電極、前記エミッタ電極をアノード電極とするダイオード部と、
を備える半導体装置において、
前記ゲートパッド電極領域内であって、金属電極が絶縁膜を介して載置される高不純物濃度の前記他導電型領域が、複数の分離表面領域からのイオン注入と熱拡散とにより表面で相互に連結した構造にされていることを特徴とする半導体装置。
【請求項２】
前記複数の分離表面領域が櫛歯状の表面形状であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記複数の分離表面領域が格子状パターンに囲まれる領域状の表面形状であることを特徴とする請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＧＢＴと、このＩＧＢＴに逆並列接続されるフリーホイーリングダイオード（以降ＦＷＤと略記する）とが同一半導体基板上に併設される半導体装置の改良に関する。
【背景技術】
【０００２】
図１２に示すような直流を交流に変換するインバータ回路は、コンバータ部１００、ブレーキ部２００、インバータ部３００を備えている。インバータ部３００ではＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）３０１とＦＷＤ（Ｆｒｅｅ  Ｗｈｅｅｌｉｎｇ  Ｄｉｏｄｅ）３０２が逆並列に接続される構成を有している。通常、インバータ部３００に用いられる前記ＦＷＤ３０２の動作には、順方向の通電状態から逆電圧阻止状態を回復する際の逆回復モードがある。この際、素子破壊が最も起こりやすいため、ＦＷＤ３０２には素子破壊を起こし難くする逆回復耐量が求められ、さらには逆回復損失の小さいことも求められる。
【０００３】
一方で、コンパクト化やコストダウンという観点から、ＩＧＢＴとＦＷＤとを同一半導体基板上に併設した一体型逆導通ＩＧＢＴが検討されている。このような一体型逆導通ＩＧＢＴ（ＲＣ−ＩＧＢＴ）には既に発表されているものもある。しかし、この一体型逆導通ＩＧＢＴは、一般的に製造プロセス上の問題から、ＩＧＢＴとＦＷＤとを別個のデバイスのように、それぞれ最適の特性が得られるような最適な構造設計をして製造することは極めて困難である。それでもＩＧＢＴの特性をできるだけ劣化させずに、ＦＷＤのリカバリー（逆回復）特性を改善できるように改良した一体型の逆導通ＩＧＢＴについて既に特許文献が公開されている（例えば、下記特許文献１参照。）。
【０００４】
また、ゲートパッド電極直下のｐ+領域を櫛歯状にするＩＧＢＴ、ＭＯＳＦＥＴ等について記載された特許文献も公開されている（例えば、下記特許文献２参照。）。さらにまた、ゲートパッド電極直下に高濃度ｐ+領域を設けないようにしてもドレイン−ソース間耐圧を確保できるＩＧＢＴについての記載がある特許文献も公開されている（例えば、下記特許文献３参照。）。
【０００５】
従来の逆導通ＩＧＢＴチップ５０は、図１１のチップの要部断面図に示すように、同一半導体基板にＩＧＢＴ部５１と逆並列接続のＦＷＤ部５２とを内蔵させている。基板表面側のｎ+エミッタ領域５３の表面からｐ-チャネル形成領域５４を貫通してｎ-基板領域（ｎ-ドリフト層）５５に達する複数の平行トレンチ５６を有する（図１１）。この図１１に示すように、これらのトレンチ５６にはゲート絶縁膜５７を介してポリシリコンゲート電極５８が埋め込まれている。これらの複数トレンチ５６間のｐ-チャネル形成領域５４の表面層にはトレンチ５６に接する前記ｎ+エミッタ領域５３と、アルミニウム電極とオーミック接触するためのｐ+コンタクト領域５４ａを備えている。前記トレンチ５６に埋め込まれたポリシリコンゲート電極５８を絶縁するために、基板表面に層間絶縁膜５９が形成される。この層間絶縁膜５９には開口部が設けられ、ｎ+エミッタ領域５３表面とｐ+コンタクト領域５４ａの表面が露出した表面には共通にアルミニウムなどのエミッタ（アノード）電極６０がオーミック接触する。
【０００６】
前記ｐ-チャネル形成領域５４を取り巻く、逆導通ＩＧＢＴチップ５０の周辺部には該ｐ-チャネル形成領域５４より深くて不純物濃度の高い高濃度ｐ+領域６５ａと、さらにその外側を取り巻く耐圧構造部６６には、該高濃度ｐ+領域６５ａと同時のイオン注入および熱拡散により形成されるガードリング６７を備えている。前記高濃度ｐ+領域６５ａは層間絶縁膜５９に形成された開口部を介してエミッタ（アノード）電極６０が接触している。前記高濃度ｐ+領域６５ａと前記ガードリング６７がｐ-チャネル形成領域５４より深い拡散層にされているのは、ｐ-チャネル形成領域５４のｐｎ接合から、逆バイアス時に空乏層が延びる際に電界強度の集中が発生し易いｐｎ接合端部の曲率半径を大きくして電界集中を緩和するためである。さらに、オフ時に主電流の流れる活性領域６９の周縁部に集中し易い残留ホールを抵抗を小さくして引き抜き易くすることにより、逆回復電流がｐｎ主接合の周縁部へ集中することによる素子破壊を抑制するためである。
【０００７】
前記活性領域６９中の前記トレンチ５６内のポリシリコンゲート電極５８は該活性領域６９外周辺の前記高濃度ｐ+領域６５ａ表面に層間絶縁膜５９を介して設けられるポリシリコン電極配線およびアルミニウムのゲート電極配線６８ａに接続され、基板表面で幅広のアルミニウムゲートパッド電極６８（図７参照）に集められる。このアルミニウムゲートパッド電極６８の直下では、層間絶縁膜５９を挟んで基板表面層に形成される前記高濃度ｐ+領域６５ａも、図２の平面図に示すように、幅広のアルミニウムゲートパッド電極６８に対応して幅広に形成される。図２は、一体型逆導通型ＩＧＢＴチップの高濃度ｐ+領域の平面パターンを示す平面図である。
【０００８】
一方、主電流の流れる活性領域６９の表面に対向する基板の裏面側には、ＩＧＢＴのオフ時に、逆バイアスの際にｐｎ接合から延びる空乏層を抑えてｎ-ドリフト層５５の厚さを低減するためのｎ型フィールドストップ層６１を挟んで、図９のチップの裏面側平面図に示すように、ｐ+コレクタ領域６２とｎ+カソード領域６３とが交互に平行パターンで設けられている。さらに、これらの両領域に共通に接触するコレクタ（カソード）電極６４を備えている。
【０００９】
以上説明した従来の逆導通ＩＧＢＴでは、ＩＧＢＴのオフ時、前記ＦＷＤの順方向動作時にアノード側から注入されたホールを、逆回復時には、特にホールの引き抜きが集中し易い活性領域６９の外周辺部に設けられた高濃度ｐ+領域６５ａにより有効に引き抜き易くなり、リカバリー特性を改善することができる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００７−２１４５４１号公報（要約）
【特許文献２】特許第３３９１７１５号公報（請求項１の記載）
【特許文献３】特開２００８−８５１８８号公報（図８、図９）
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、前記特許文献１に記載の一体型逆導通ＩＧＢＴでは、前記図１１に示すゲート電極配線６８ａや図示しないゲートパッド電極６８（図７参照）の構成について特に明記されていないが、ゲート電極は、ゲート電極と外部導線とを接続するために必要な広い面積を持つゲートパッド電極６８を必要とする。さらに、このゲートパッド電極６８の直下には、ＩＧＢＴのＲＢＳＯＡ（安全動作領域）を確保するために、前述のように残留キャリア（ホール）の引き抜きが集中しないようにすることが好ましいので、通常、層間絶縁膜５９を介して高濃度ｐ+領域６５ａが設けられ、アノード電極に接続されている。
【００１２】
前記高濃度ｐ+領域６５ａが設けられるとｐ-チャネル形成領域（ｐ型アノード拡散領域）５４への残留キャリアの引き抜きの集中を抑制できる理由について説明する。ゲートパッド電極６８の直下に、エミッタ（アノード）電極６０に接続される高濃度ｐ+領域６５ａが設けられると、ＦＷＤの順方向動作時には、この高濃度ｐ+領域６５ａからは高濃度のホールの注入が生じる。次に、ＦＷＤが逆バイアスされると、ｎ-ドリフト層５５に残存する、電導度変調によって生じた過剰な少数キャリア（正孔）、多数キャリア（電子）が再結合および掃き出し過程を経てｎ-ドリフト層５５に空乏層が広がる。空乏層が広がりきると電圧阻止状態となる。この過程が逆回復と呼ばれる。この逆回復時の前述のキャリア掃き出し過程はマクロ的には逆回復電流と称され、逆バイアスにもかかわらず、過渡的な電流が流れる状態である。この逆回復電流は順から逆方向に移行する際の電流低減率が大きいほど、ピーク電流値が大きくなる（ハードリカバリーともいう）。
【００１３】
さらに、この電流は、少数キャリア（正孔）が、逆バイアス時の負極側であるアノード電極から引き抜かれる（または掃き出される）際、逆バイアスの電界集中が起き易い該ｐ-チャネル形成領域（ｐ型アノード拡散領域）５４の周縁部の曲率部に集中するので、この部分で電流密度が高くなって破壊を引き起こす（特に上述した順逆移行時の電流低減率が大きい時）ことが知られている。この現象は該ｐ-チャネル形成領域（ｐ型アノード拡散領域）５４の周縁部形状が曲率を有しているため、等電位線が密になり易いことと、一般的にＦＷＤで主電流の流れる該ｐ-チャネル形成領域（ｐ型アノード拡散領域）５４を取り巻く外周辺部の表面層に設けられる耐圧構造部下にも広がっている少数キャリアの引き抜き（掃き出し）がほとんどこの部分に集中するためである。そこで、前述のように、逆回復電流の集中を緩和する機能を有するように、該ｐ-チャネル形成領域（ｐ型アノード拡散領域）５４より抵抗が小さく、曲率半径の大きい高濃度ｐ+領域６５ａを設けてアノード電極に接続させるのである。
【００１４】
この逆回復電流の大きさは、ｎ-ドリフト層５５のコレクタ側での過剰少数キャリアの蓄積量が大きいほど逆回復電流が大きく、ハードリカバリー波形になる傾向が強い。この点に、前記特許文献１に記載の逆導通ＩＧＢＴには、さらに改善の余地がある。
【００１５】
本発明は、以上、述べた点に鑑みてなされたものであり、本発明の目的はＩＧＢＴの特性を低下させることなく、同一半導体基板上に併設される逆並列接続ダイオードの逆回復特性と逆回復耐量の改善をするだけでなく、さらに、特に逆回復損失を小さくするように改善することのできる半導体装置を提供することである。
【課題を解決するための手段】
【００１６】
本発明によれば、ｎ導電型半導体基板の一方の主面に、ｐ導電型チャネル形成領域と、該チャネル形成領域表面に形成されるｎ導電型エミッタ領域と、該エミッタ領域表面と前記チャネル形成領域表面とに共通にオーミック接触するエミッタ電極と、前記エミッタ領域表面と前記半導体基板表面とに挟まれる前記チャネル形成領域の表面にゲート絶縁膜を介して積層されるゲート電極とを含む活性領域と、前記ゲート電極と実質的に同電位であって、前記ｐ導電型チャネル形成領域より高不純物濃度のｐ導電型領域表面に絶縁膜を介して設けられ、前記エミッタ電極とは前記ｐ導電型チャネル形成領域を介して電気的に接続されるとともに、ゲート外部導線を接続させるための金属電極を載置するゲートパッド電極領域と、該ゲートパッド電極領域と前記活性領域とをリング状に取り囲む耐圧構造部と、少なくとも前記活性領域に対向する他方の主面側領域に選択的に形成されるｐ導電型コレクタ領域と該他方の主面側領域にオーミック接触するコレクタ電極と、を備えるＩＧＢＴ部と、前記活性領域に対向する他方の主面側領域に選択的に前記ｐ導電型コレクタ領域と交互に形成されるｎ導電型領域を有し、該ｎ導電型領域にオーミック接触するコレクタ電極をカソード電極、前記エミッタ電極をアノード電極とするダイオード部とを備える半導体装置において、前記ゲートパッド電極領域内であって、金属電極が絶縁膜を介して載置される高不純物濃度の前記ｐ導電型領域が、複数の分離表面領域からのイオン注入と熱拡散とにより表面で相互に連結した構造にされている半導体装置とすることにより前記本発明の目的は達成される。
【００１７】
また、本発明によれば、前記半導体装置において、前記複数の分離表面領域を櫛歯状の表面形状とすることも好ましい。
【００１８】
さらにまた、本発明によれば、前記半導体装置において、前記複数の分離表面領域を格子状パターンに囲まれる領域状の表面形状とすることも好ましい。
【００１９】
本発明の半導体装置では、ゲートパッド電極直下に層間絶縁膜を挟んで設けられる高濃度ｐ+領域は、ＩＧＢＴのＲＢＳＯＡを確保するために必要な逆回復時の残留ホールの引き抜きの機能を有するので、欠かせない。しかし、その結果、逆回復損失が増加する。この逆回復損失をも低減させるためには、ＦＷＤの順方向動作時のホール注入量を低減させることが必要となる。そこで、ゲートパッド電極直下のｐ+領域形成を直下の全面ではなく、平行ストライプ状領域または格子間領域の各表面パターンからのイオン注入により形成することで、ゲートパッド電極直下のｐ+領域全体からのホールの濃度を低下させ逆回復電流および損失を抑制する構成とする。ただし、前記平行ストライプ状または格子間領域のゲートパッド電極直下のｐ+領域は、イオン注入時のパターンであり、さらに熱拡散処理を加えることにより、拡散領域は広げられる。たとえば、イオン注入領域パターンのストライプ幅および間隔を５μｍ程度に設定すると、熱拡散による領域の広がりにより平行ストライプ状のパターンが表面で相互に接触して連続させることができる。その結果、逆回復損失を小さくすることができるだけでなく、ＲＢＳＯＡ（安全動作領域）耐量を確保することができる。
【発明の効果】
【００２０】
本発明によれば、ＩＧＢＴの特性を低下させることなく、同一半導体基板上に形成される逆並列接続ダイオードの逆回復特性と逆回復耐量の改善をするだけでなく、さらに、特に逆回復損失を小さくするように改善することのできる半導体装置を提供することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の半導体装置にかかる一体型逆導通型ＩＧＢＴチップの高濃度ｐ+領域のそれぞれ異なる平面パターン（ａ）、（ｂ）を示す平面図である。
【図２】従来の一体型逆導通型ＩＧＢＴチップの高濃度ｐ+領域の平面パターンを示す平面図である。
【図３】本発明と従来の一体型逆導通型ＩＧＢＴチップの逆回復電流を比較して示す逆回復電流波形図である。
【図４】前記図１（ｂ）のＢ−Ｂ’線に対応する断面図である。
【図５】本発明にかかる耐圧６００Ｖの逆導通ＩＧＢＴの製造方法を説明するための主要な製造工程ごとの半導体基板の要部断面図である。
【図６】前記図１（ａ）のＡ−Ａ’線に対応する断面図である。
【図７】本発明の半導体装置にかかる一体型逆導通型ＩＧＢＴチップの最表面のパターンを示す平面図である。
【図８】前記図７からアルミニウム電極と層間絶縁膜を除いた従来の表面パターンを示す平面図である。
【図９】本発明と従来の一体型逆導通型ＩＧＢＴチップの裏面側のコレクタ（カソード）電極を除いた裏面側基板表面層に形成されるｎ+領域とｐ+領域のパターンを示す平面図である。
【図１０】本発明の半導体装置にかかる一体型逆導通型ＩＧＢＴチップの要部断面図である。
【図１１】従来の一体型逆導通型ＩＧＢＴチップの要部断面図である。
【図１２】一般的な直流を交流に変換するインバータ回路図である。
【発明を実施するための形態】
【００２２】
図１（ａ）、（ｂ）は本発明の半導体装置にかかる一体型逆導通型ＩＧＢＴチップの高濃度ｐ+領域のそれぞれ異なる平面パターンを示す平面図である。図３は、本発明と従来の一体型逆導通型ＩＧＢＴチップの逆回復電流を比較して示す逆回復電流波形図である。図４、図６は前記図１（ｂ）のＢ−Ｂ’線、前記図１（ａ）のＡ−Ａ’線、に対応するそれぞれ断面図である。ただし、各断面図には高濃度ｐ+領域表面上に酸化膜を介して、前記図１には無い金属電極が載置されている。図５は本発明にかかる耐圧６００Ｖの逆導通ＩＧＢＴの製造方法を説明するための主要な製造工程ごとの半導体基板の要部断面図である。図７は本発明の半導体装置にかかる一体型逆導通型ＩＧＢＴチップの最表面のパターンを示す平面図である。図８は本発明にかかり、前記図７からアルミニウム電極と層間絶縁膜を除いた表面パターンを示す平面図である。図９は本発明の半導体装置にかかる一体型逆導通型ＩＧＢＴチップの裏面側のコレクタ（カソード）電極を除いた裏面側基板表面層に形成されるｎ+領域とｐ+領域のパターンを示す平面図である。この図９に関しては従来の半導体装置の平面図と同じである。図１０は本発明の半導体装置にかかる一体型逆導通型ＩＧＢＴチップの要部断面図である。
【００２３】
以下、本発明の半導体装置にかかる実施例である一体型逆導通型ＩＧＢＴについて、図面を用いて詳細に説明する。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。
【実施例】
【００２４】
本発明の半導体装置にかかる実施例である一体型逆導通型ＩＧＢＴの製造方法について、図５および本発明の半導体装置にかかる一体型逆導通型ＩＧＢＴチップの完成後の要部断面図である図１０を参照して詳細に説明する。図５（ａ）では、従来のエピタキシャル層を堆積させた半導体基板ではなく、ＦＺあるいはＣＺ基板などで、抵抗率２０Ωｃｍ〜５０Ωｃｍの高抵抗ｎ型半導体基板（以降、基板と略記する）を用意する。なお、この高抵抗ｎ型半導体基板がｎ-ドリフト層５５となる。
【００２５】
図５（ｂ）では、厚さ１．２μｍの初期酸化膜パターンをマスクにして、活性領域６９の周縁部を取り巻く高濃度ｐ+領域６５と、該高濃度ｐ+領域６５を取り巻く耐圧構造部６６を構成するガードリング６７（図７、図８参照）とは同じ深さ、同じ不純物濃度で同時形成される。この図５ではガードリング６７は３重に前記高濃度ｐ+領域６５を取り巻く構成を有しているが、図１０ではガードリング６７は１本のリングのみを示している。両者は共に基板表面からの拡散深さが最も深いので、各領域形成の工程では最初に形成される。イオン注入条件は、加速電圧４５Ｋｅｖで、ホウ素（Ｂ）のドーズ量を２×１０15／ｃｍ2とし、１１５０℃で５時間の熱拡散処理を加えた。拡散深さは約８μｍである。
【００２６】
前記高濃度ｐ+領域６５は後述のゲートパッド電極６８（図４、図６、図７参照）直下に相当する領域では、図１（ａ）、（ｂ）に符号６５ｂ、６５ｃで示すように、他の部分より幅広な領域にされている。ここで幅とはチップの外周辺を直角に横切り、中央に向かう方向の領域の距離をいう。しかし、これらのゲートパッド電極６８直下に相当する高濃度ｐ+領域６５ｂ、６５ｃは、図２に示す従来の高濃度ｐ+領域６５ａの構成とは異なり、まず、フォト工程により５μｍ以下のストライプ幅で、高濃度ｐ+領域６５ｂ、６５ｃの拡散深さと同程度の５μｍ間隔の櫛歯状パターンまたは格子状パターンにされる。間隔を５μｍにしたのは拡散深さが５μｍの場合、当初のイオン注入領域より基板表面方向にも５μｍの８０％程度の拡散の広がりがあるので、隣り合う櫛歯状のイオン注入領域が表面では確実に相互に接触するからである。なお、櫛歯状のイオン注入領域の間隔は拡散後に表面で相互に接触する範囲で、変えることができる。また、格子状パターンは図１（ｂ）では格子間パターンはチップの外周辺を直角に横切り、中央に向かう方向では３つの小領域が描かれているが、実際には３つに限らない。
【００２７】
このように、これらの複数の櫛歯状領域および格子間領域からのイオン注入と熱拡散によれば、前記櫛歯状パターンおよび格子間パターン領域は拡散広がりにより、基板表面で分離していた前記複数の櫛歯および格子間パターンは、いずれも、それぞれ連結する方向は異なるが、図４の断面図に示すように基板表面で相互に連結する構成を有するようになる。このような表面で相互に連結し、深い部分では分離している構成の前記高濃度ｐ+領域６５ｂ、６５ｃとすることにより、図２に示す従来の高濃度ｐ+領域６５ａよりは基板の最表面では同面積の領域であっても総不純物量を低下させることができる。その結果、前記高濃度ｐ+領域６５ｂ、６５ｃからのホールの注入レベルを前記図２に示す高濃度ｐ+領域６５ａの場合より低減させることができ、その分、逆回復電流が小さくなる。特に、格子状に分離されたイオン注入パターンとする場合は熱拡散後に分離パターンを相互に少なくとも表面で接触させることが必要である。格子状に分離されたままのパターンでは逆回復時に残留ホールの引き抜き効果が無くなり、素子破壊が生じる惧れが極めて高くなるからである。
【００２８】
その後、活性領域６９に通常のＩＧＢＴの製造工程と同様の工程により、前記高濃度ｐ+領域６５ｂ、６５ｃより低濃度で浅いｐ-チャネル形成領域５４およびｐ+コンタクト領域５４ａ、ｎ+エミッタ領域５３等をイオン注入および熱拡散により形成する。前記ｎ+エミッタ領域５３表面より該領域５３を貫通してｎ-半導体基板（ｎ-ドリフト層）５５に達するトレンチ５６を形成する。トレンチ５６内を覆うゲート酸化膜５７を形成し、導電性ポリシリコン層を堆積してトレンチ５６内を導電性ポリシリコンで埋め、エッチバックしてポリシリコンゲート電極５８および表面のゲート引き出し線（図示せず）を形成する。次に、基板表面を覆う層間絶縁膜５９を形成し、前記ｐ+コンタクト領域５４ａ、ｎ+エミッタ領域５３の表面を露出させる開口部を形成後、図５（ｃ）に示すように、基板表面側にアルミニウムをスパッタ蒸着して、フォト工程によりエミッタ電極兼アノード電極６０、アルミニウムゲートパッド電極６８などに加工して表面側ＭＯＳデバイス構造を形成する。
【００２９】
図５（ｃ）では半導体基板の表面側をポリイミド膜などの保護フィルム（図示せず）で保護したのち、半導体基板の裏面側を研削してこの基板を耐圧（６００Ｖ）で決まる所定の厚さ（７０μｍ〜１２０μｍ）にする。図５（ｄ）では裏面側にｎ-ドリフト層５５の不純物濃度より高不純物濃度で深いｎ型フィールドストップ層６１を形成し、さらに、図９に示すように、フォト工程によってレジストフィルムを平行なストライプ状に開口し、ここにイオン注入などの方法でｐ型不純物として、たとえばボロンを、前記ｎ型フィールドストップ層６１よりは浅く、オーミック接触が得られる程度以上の高不純物表面濃度で導入する。同様に再度、フォト工程によって、前記ボロンのストライプ状イオン注入領域と交互に配置されるようなパターンで、レジストフィルムを平行なストライプ状に開口し、ここにイオン注入などの方法でｎ型不純物としてリンまたは砒素などをオーミック接触が得られる程度以上の高不純物表面濃度で導入する。
【００３０】
その後、図５（ｅ）に示すように、４００℃程度の熱処理を行って、導入した不純物を熱的に活性化してｐ+型のコレクタ領域６２およびｎ+型のカソード領域６３とする。このとき、この温度では導入した不純物は１００％活性化できないことから、さらに不純物濃度を高めるために必要ならば、たとえばレーザーアニール装置による活性化を行ってもよい。その後、図５（ｅ）において裏面側にＴｉ／Ｎｉ／Ａｕなどの積層金属膜からなるコレクタ電極兼カソード電極を形成して逆導通ＩＧＢＴチップ８０を完成させる。このとき、裏面側基板表面と直接接触する金属としてはｎ型領域と良好な接触を得やすいＴｉあるいはＡｌなどを用いることが好ましい。図５（ｅ）の拡大断面図を図１０に示す。
【００３１】
以上説明した実施例１の逆導通ＩＧＢＴは、図３に示す逆回復電流の時間（μｓ）経過との関係図からわかるように、ゲートパッド電極直下の高濃度ｐ+領域６５ａの全面からのホールの注入がある従来の逆導通ＩＧＢＴ（鎖線）に比べると、ゲートパッド電極直下の高濃度ｐ+領域６５ｂ、６５ｃをストライプ状または格子状のイオン注入領域として総不純物量を減らした本発明の逆導通ＩＧＢＴ（実線）では逆回復電流が小さくなっている。従って、逆回復損失が低減される。
【符号の説明】
【００３２】
５０  従来の逆導通ＩＧＢＴチップ
５１  ＩＧＢＴ部
５２  ＦＷＤ部
５３  ｎ+エミッタ領域
５４  ｐ-チャネル形成領域
５５  ｎ-ドリフト層
５６  トレンチ
５７  ゲート絶縁膜
５８  ポリシリコンゲート電極
５９  層間絶縁膜
６０  エミッタ（アノード）電極
６１  ｎ型フィールドストップ層
６２  コレクタ領域
６３  カソード領域
６４  コレクタ（カソード）電極
６５  ｐ+領域
６６  耐圧構造部
６７  ガードリング
６８ａ  ゲート電極配線
６９  活性領域
８０  逆導通ＩＧＢＴチップ
【図１】
2010186805.tif 000003
【図２】
2010186805.tif 000004
【図３】
2010186805.tif 000005
【図４】
2010186805.tif 000006
【図５】
2010186805.tif 000007
【図６】
2010186805.tif 000008
【図７】
2010186805.tif 000009
【図８】
2010186805.tif 000010
【図９】
2010186805.tif 000011
【図１０】
2010186805.tif 000012
【図１１】
2010186805.tif 000013
【図１２】
2010186805.tif 000014