(57)【要約】【課題】磁気エネルギー回生回路において、電力変換効率を向上させる。【解決手段】半導体装置１００は、ＩＧＢＴ１０１およびＰｉＮダイオード１０２が一体的に形成されており、ｎ-支持基板１のおもて面側に、トレンチ１１、ｎ+エミッタ領域６、エミッタ電極７、第１のチャネル領域２および第２のチャネル領域３が設けられている。トレンチ１１内には、ゲート絶縁膜１２を介してゲート電極５が設けられている。第１のチャネル領域２の表面積は、第２のチャネル領域３の表面積よりも広く形成されている。第１のチャネル領域２および第２のチャネル領域３はトレンチ１１により分離されている。第１のチャネル領域２とエミッタ電極７は、第１のコンタクト部を介してのみ接続されている。ｎ-支持基板１の裏面側には、ＦＳ領域８およびｐコレクタ領域９が設けられている。ｐコレクタ領域９の表面層の一部には、ｎ+高濃度領域１０が設けられている。【選択図】図２
2010129697.tif 000002
【特許請求の範囲】
【請求項１】
交流電源と誘導性負荷の間に直列に接続され、前記誘導性負荷に供給される電力を制御する電力変換装置を構成する半導体装置において、
前記電力変換装置は、複数の逆導通半導体スイッチで構成されたブリッジ回路、および前記ブリッジ回路の直流端子間に接続されたコンデンサを有する磁気エネルギー回生回路を有し、
前記磁気エネルギー回生回路を構成する前記逆導通半導体スイッチの少なくとも１つが、ダイオードを内蔵する絶縁ゲート型バイポーラトランジスタであり、かつ前記ダイオードの順方向と前記絶縁ゲート型バイポーラトランジスタの順方向が逆向きになるように接続されていることを特徴とする半導体装置。
【請求項２】
前記絶縁ゲート型バイポーラトランジスタは、
第１導電型の半導体基板と、
前記半導体基板のおもて面の表面層に設けられた第２導電型のチャネル領域と、
前記チャネル領域を貫通し前記半導体基板に達するように設けられたトレンチと、
前記トレンチに、ゲート絶縁膜を介して設けられたゲート電極と、
前記チャネル領域の表面層の一部に、前記トレンチに接して設けられた第１導電型のエミッタ領域と、
前記エミッタ領域に接するエミッタ電極と、を有し、
前記チャネル領域は、前記トレンチによって、第１のチャネル領域と、前記エミッタ領域および前記エミッタ電極と接する第２のチャネル領域とに分けられ、
前記半導体基板のおもて面における前記第１のチャネル領域の表面積は、前記半導体基板のおもて面における前記第２のチャネル領域の表面積よりも広く形成され、
前記第１のチャネル領域の表面の一部には、前記第１のチャネル領域と前記エミッタ電極とが接する面積を制御するエミッタコンタクト部を有することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記絶縁ゲート型バイポーラトランジスタは、
前記半導体基板の裏面に設けられた前記半導体基板よりも低抵抗の第１導電型のフィールドストップ領域と、
前記フィールドストップ領域の表面に設けられた第２導電型のコレクタ領域と、
前記コレクタ領域の表面層の一部に、前記フィールドストップ領域よりも高濃度を有する第１導電型の高濃度領域と、を有し、
前記半導体基板の裏面における前記高濃度領域の表面積は、前記半導体基板の電流が流れる活性領域の面積の２％以上４０％以下であることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記高濃度領域は、前記第２のチャネル領域の中央部と対向する領域に形成されることを特徴とする請求項３に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置に関し、特に交流回路に流れる電流を制御する磁気エネルギー回生回路に用いる半導体装置に関する。
【背景技術】
【０００２】
複数の半導体スイッチング素子をオン・オフ制御することにより電力の変換を行う電力変換装置は公知な技術である。例えば、ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）制御を行うための電力変換装置では、交流電源からの電源電圧を、４個の逆導通半導体スイッチで構成されるブリッジ回路によって制御している。逆導通半導体スイッチには、それぞれ逆並列に接続されたフリーホイールダイオード（ＦＷＤ：Ｆｒｅｅ  Ｗｈｅｅｌｉｎｇ  Ｄｉｏｄｅ）を備えており、逆方向に電流を導通させる構成となっている。ブリッジ回路は、負荷回路に指定の大きさで電源供給を行うハードスイッチング回路となっている。
【０００３】
このような電力変換装置では、逆導通半導体スイッチがオンになっている間は、電源から逆導通半導体スイッチを介して負荷回路へと電流が流れる。一方、逆導通半導体スイッチがオフになると、負荷回路が例えばコイルなどの誘導性の負荷回路である場合、誘導起電力が発生し、負荷回路から逆導通半導体スイッチへと逆方向に電流が流れてしまう。このとき、逆導通半導体スイッチにＦＷＤが設けられていることで、誘導起電力によって流れた逆方向の電流を、ＦＷＤから誘導性負荷へと流すことができる。
【０００４】
このような交流回路では、負荷回路内に発生する擬似的な電気抵抗（リアクタンス）や、配線および交流発電機のインダクタンス成分などにより、リアクタンス電圧が発生する。リアクタンス電圧が発生することにより、負荷回路に供給される電流の減少や、負荷回路に流れる電流波形の位相遅れなどが生じ、交流回路における力率が低下する。
【０００５】
上述した問題を回避するため、低力率の交流回路では磁気エネルギー回生回路が備えられている。磁気エネルギー回生回路では、インダクタンスに蓄えられた磁気エネルギーを回生することでリアクタンス電圧の発生による導通損失を低減させ、電力変換装置の変換効率を向上させている（例えば、下記特許文献１参照。）。
【０００６】
特許文献１では、負荷回路に流れる電流を遮断した場合、回路内に残留する磁気エネルギーをブリッジ回路内に設けられた蓄積コンデンサに蓄積し、次回のオン時に、蓄積コンデンサに蓄積されたエネルギーを負荷回路に放電することで、交流回路に回生させる電流順逆両方向スナバーエネルギー回生方式スイッチの発明について開示されている。
【０００７】
このような磁気エネルギー回生回路では、低オン電圧特性、高速スイッチング特性および負荷短絡耐量という、それぞれがトレードオフ関係にある特性を同時に実現するように開発されたスイッチング素子が用いられている。このようなスイッチング素子として、例えば、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）において、コレクタ領域からの少数キャリアの注入を低くすることで、低オン電圧特性を向上させるとともに、高速スイッチング特性および負荷短絡耐量を向上させる技術が提案されている（例えば、下記非特許文献１および下記非特許文献２参照。）。
【０００８】
しかしながら、従来のスイッチング素子を用いた磁気エネルギー回生回路では、低オン電圧特性を犠牲にして、高速スイッチング特性を得ているため、磁気エネルギー回生回路のエネルギー変換効率を十分に向上させることができない。
【０００９】
また、スイッチング素子の低オン電圧特性を改善するための方法として、スイッチング素子を構成するＩＧＢＴおよびＦＷＤのそれぞれの低オン電圧特性を改善することでスイッチング素子全体の低オン電圧化を図り、電力変換装置の変換効率を向上させる技術が提案されている（例えば、下記特許文献２および下記非特許文献３参照。）。
【００１０】
しかしながら、ＩＧＢＴとＦＷＤとを別々の半導体装置として構成しているため、半導体装置の数が多くなることで実装面積が大きくなり、半導体装置の小型化の障害となっている。さらに、磁気エネルギー回生回路では、スイッチング素子を直列に接続した構成となっているため、すべてのスイッチング素子に同じ大きさの電流が流れ、磁気エネルギー回生回路全体での導通損失が増加してしまうという問題がある。
【００１１】
上述した問題を解決するために、ＩＧＢＴおよびＦＷＤを同一の半導体基板に一体的に形成した逆導通ＩＧＢＴ（ＲＣ−ＩＧＢＴ）が提案されている（例えば、下記特許文献３、下記非特許文献４および下記非特許文献５参照。）。非特許文献４および非特許文献５の技術では、ＩＧＢＴ構造が形成された半導体素子裏面のｐコレクタ層の一部にｎ領域を設けることで、ＩＧＢＴ内にＰＮダイオードを内蔵している。そのため、磁気エネルギー回生回路のスイッチング素子としてＲＣ−ＩＧＢＴを用いることで、磁気エネルギー回生回路の構成に必要な半導体素子の数を減らすことができ、実装面積を小さくすることができる。
【００１２】
ところで、トレンチ構造のＩＧＢＴの低オン電圧特性を改善する方法として、トレンチ構造とｐチャネルの上のエミッタコンタクト部の間引き構造により、キャリアの流れを制限し半導体素子内に蓄積させることでキャリア濃度を増加させる方法が提案されている（例えば、下記非特許文献６参照。）。また、別の方法として、ｐチャネル層とｎ-層の間に高濃度のｎ層を設けて、下向きの弱い電界を発生させることにより、正孔を半導体素子内に蓄積することでキャリア濃度を増加させる方法が提案されている（例えば、下記非特許文献７参照。）。
【００１３】
【特許文献１】特開２０００−３５８３５９号公報
【特許文献２】特開２００８−１７１２９４号公報
【特許文献３】特開２００８−４８６７号公報
【非特許文献１】ワイ・オノザワ（Ｙ．Ｏｎｏｚａｗａ）、外５名、ディベロップメント  オブ  ザ  ネクスト  ジェネレーション  １２００Ｖ  トレンチ−ゲート  ＦＳ−ＩＧＢＴ  フィーチャリング  ローアー  ＥＭＩ  ノイズ  アンド  ローアー  スイッチング  ロス（Ｄｅｖｅｌｏｐｍｅｎｔ  ｏｆ  ｔｈｅ  ｎｅｘｔ  ｇｅｎｅｒａｔｉｏｎ  １２００Ｖ  ｔｒｅｎｃｈ−ｇａｔｅ  ＦＳ−ＩＧＢＴ  ｆｅａｔｕｒｉｎｇ  ｌｏｗｅｒ  ＥＭＩ  ｎｏｉｓｅ  ａｎｄ  ｌｏｗｅｒ  ｓｗｉｔｃｈｉｎｇ  ｌｏｓｓ）、（韓国）、第１９回パワー半導体デバイス国際シンポジウム２００７（ＩＳＰＳＤ’０７：Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ｔｈｅ  １９ｔｈ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  Ｐｏｗｅｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｄｅｖｉｃｅｓ  ａｎｄ  ＩＣｓ  ２００７）、２００７年５月２７−３０日、ｐ．１３−１６
【非特許文献２】エッチ・ルースィング（Ｈ．Ｒｕｔｈｉｎｇ）、外４名、６００Ｖ−ＩＧＢＴ３：トレンチ  フィールド  ストップ  テクノロジー  イン  ７０μｍ  ウルトラ−スィン  ウェハー  テクノロジー（６００Ｖ−ＩＧＢＴ３：Ｔｒｅｎｃｈ  Ｆｉｅｌｄ  Ｓｔｏｐ  Ｔｅｃｈｎｏｌｏｇｙ  ｉｎ  ７０μｍ  Ｕｌｔｒａ−Ｔｈｉｎ  Ｗａｆｅｒ  Ｔｅｃｈｎｏｌｏｇｙ）、（英国）、第１５回パワー半導体デバイス国際シンポジウム２００３（ＩＳＰＳＤ’０３：Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ｔｈｅ  １５ｔｈ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  Ｐｏｗｅｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｄｅｖｉｃｅｓ  ａｎｄ  ＩＣｓ  ２００３）、２００３年４月、ｐ．６６−６９
【非特許文献３】アール・シマダ（Ｒ．Ｓｈｉｍａｄａ）、外７名、ア  ニュー  ＡＣ  カレント  スイッチ  コールド  ＭＥＲＳ  ウィズ  ロー  オン−ステイト  ボルテージ  ＩＧＢＴズ（１．５４Ｖ）  フォア  リニューアブル  エナジー  アンド  パワー  セイビング  アプリケーションズ（Ａ  Ｎｅｗ  ＡＣ  Ｃｕｒｒｅｎｔ  Ｓｗｉｔｃｈ  Ｃａｌｌｅｄ  ＭＥＲＳ  ｗｉｔｈ  Ｌｏｗ  Ｏｎ−Ｓｔａｔｅ  Ｖｏｌｔａｇｅ  ＩＧＢＴｓ（１．５４Ｖ）  ｆｏｒ  Ｒｅｎｅｗａｂｌｅ  Ｅｎｅｒｇｙ  ａｎｄ  Ｐｏｗｅｒ  Ｓａｖｉｎｇ  Ａｐｐｌｉｃａｔｉｏｎｓ）、（米国）、第２０回パワー半導体デバイス国際シンポジウム２００８（ＩＳＰＳＤ’０８：Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ｔｈｅ  ２０ｔｈ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  Ｐｏｗｅｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｄｅｖｉｃｅｓ  ａｎｄ  ＩＣｓ  ２００８）、２００８年５月１８−２２日、ｐ．４−１１
【非特許文献４】エッチ・ルースィング（Ｈ．Ｒｕｔｈｉｎｇ）、外４名、６００Ｖ  リバース  コンダクティング  （ＲＣ−）ＩＧＢＴ  フォア  ドライバーズ  アプリケーションズ  イン  ウルトラ−スィン  ウェハー  テクノロジー（６００Ｖ  Ｒｅｖｅｒｓｅ  Ｃｏｎｄｕｃｔｉｎｇ  （ＲＣ−）ＩＧＢＴ  ｆｏｒ  Ｄｒｉｖｅｓ  Ａｐｐｌｉｃａｔｉｏｎｓ  ｉｎ  Ｕｌｔｒａ−Ｔｈｉｎ  Ｗａｆｅｒ  Ｔｅｃｈｎｏｌｏｇｙ）、（韓国）、第１９回パワー半導体デバイス国際シンポジウム２００７（ＩＳＰＳＤ’０７：Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ｔｈｅ  １９ｔｈ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  Ｐｏｗｅｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｄｅｖｉｃｅｓ  ａｎｄ  ＩＣｓ  ２００７）、２００７年５月２７−３０日、ｐ．８９−９２
【非特許文献５】エム・ラヒモ（Ｍ．Ｒａｈｉｍｏ）、外５名、ア  ハイ  カレント３３００Ｖ  モデル  エンプロイイング  リバース  コンダクティング  ＩＧＢＴズ  セッティング  ア  ニュー  ベンチマーク  イン  アウトプット  パワー  ケイパビリティー（Ａ  Ｈｉｇｈ  Ｃｕｒｒｅｎｔ  ３３００Ｖ  Ｍｏｄｕｌｅ  Ｅｍｐｌｏｙｉｎｇ  Ｒｅｖｅｒｓｅ  Ｃｏｎｄｕｃｔｉｎｇ  ＩＧＢＴｓ  Ｓｅｔｔｉｎｇ  ａ  Ｎｅｗ  Ｂｅｎｃｈｍａｒｋ  ｉｎ  Ｏｕｔｐｕｔ  Ｐｏｗｅｒ  Ｃａｐａｂｉｌｉｔｙ）、（米国）、第２０回パワー半導体デバイス国際シンポジウム２００８（ＩＳＰＳＤ’０８：Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ｔｈｅ  ２０ｔｈ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  Ｐｏｗｅｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｄｅｖｉｃｅｓ  ａｎｄ  ＩＣｓ  ２００８）、２００８年５月１８−２２日、ｐ．６８−７１
【非特許文献６】エム・キタガワ（Ｍ．Ｋｉｔａｇａｗａ）、外４名、ア  ４５００Ｖ  インジェクション  エンハンスト  インスレイテッド  ゲート  バイポーラ  トランジスタ（ＩＥＧＴ）  オペレーティング  イン  ア  モード  シミラー  トゥー  ア  サイリスタ（Ａ  ４５００Ｖ  Ｉｎｊｅｃｔｉｏｎ  Ｅｎｈａｎｃｅｄ  Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ（ＩＥＧＴ）  Ｏｐｅｒａｔｉｎｇ  ｉｎ  ａ  Ｍｏｄｅ  Ｓｉｍｉｌａｒ  ｔｏ  ａ  Ｔｈｙｒｉｓｔｏｒ）、（米国）、１９９３年国際電子デバイス会議  テクニカル  ダイジェスト（ＩＥＤＭ’９３  Ｔｅｃｈｎｉｃａｌ  Ｄｉｇｅｓｔ：Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ  Ｍｅｅｔｉｎｇ  １９９３  Ｔｅｃｈｎｉｃａｌ  Ｄｉｇｅｓｔ）、１９９３年１２月、ｐ．６７９−６８１
【非特許文献７】エッチ・タカハシ（Ｈ．Ｔａｋａｈａｓｈｉ）、外３名、キャリア  ストアード  トレンチ−ゲート  バイポーラ  トランジスタ  −ア  ノベル  パワー  デバイス  フォア  ハイ  ボルテージ  アプリケーション−（Ｃａｒｒｉｅｒ  Ｓｔｏｒｅｄ  Ｔｒｅｎｃｈ−Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ  −Ａ  Ｎｏｖｅｌ  Ｐｏｗｅｒ  Ｄｅｖｉｃｅ  ｆｏｒ  Ｈｉｇｈ  Ｖｏｌｔａｇｅ  Ａｐｐｌｉｃａｔｉｏｎ−）、（米国）、第８回パワー半導体デバイス国際シンポジウム２００３（ＩＳＰＳＤ’９６：Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ｔｈｅ  １５ｔｈ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  Ｐｏｗｅｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｄｅｖｉｃｅｓ  ａｎｄ  ＩＣｓ  １９９６）、１９９６年５月２０−２３日、ｐ．３４９−３５２
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、上述した非特許文献４および非特許文献５の技術では、ライフタイムコントロールプロセスを適用してダイオードの逆回復特性の高速化を図っている。また、上述した非特許文献２および非特許文献４の技術では、ｐコレクタ層の濃度を低くすることで少数キャリアの注入効率を低くし、ＩＧＢＴ動作の高速スイッチング特性を実現している。このように、従来のＲＣ−ＩＧＢＴでは、ＩＧＢＴ動作時の高速スイッチング特性および内蔵ＰＮダイオードの逆回復特性の高速化を実現するために、これらの特性とトレードオフ関係にある低オン電圧特性が十分に改善されていない。
【００１５】
また、上述した非特許文献６および非特許文献７の技術をＲＣ−ＩＧＢＴに適用した場合、ＦＷＤ動作時に、ＩＧＢＴに内蔵したＦＷＤのオン電圧が高くなってしまう。非特許文献６では、エミッタコンタクト部の間引き構造が、内蔵ＦＷＤのアノード電極の一部を排除することに相当し、電流導通能力が劣化しオン電圧を増大させてしまう。また、非特許文献７では、ｐチャネル層とｎ-層の間に高濃度のｎ層を設けることで、ＦＷＤ動作時のｐチャネル層からの正孔注入効率が劣化し、オン電圧が増大してしまう。つまり、低オン電圧特性を十分に改善させたフィールドストップ領域（以下、ＦＳ領域とする）を有するトレンチ構造のＦＳ−ＩＧＢＴ（以下、トレンチＦＳ−ＩＧＢＴとする）にＦＷＤを内蔵することでＲＣ−ＩＧＢＴを作製したとしても、トレンチＦＳ−ＩＧＢＴで得られた低オン電圧特性を得ることができない。このように、従来の技術では、低オン電圧特性が十分でないため、十分な電力変換効率が得られないという問題点がある。
【００１６】
この発明は、上述した従来技術による問題点を解消するため、磁気エネルギー回生回路において、電力変換効率を向上させることができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１７】
上述した課題を解決し、目的を達成するため、請求項１の発明にかかる半導体装置は、交流電源と誘導性負荷の間に直列に接続され、前記誘導性負荷に供給される電力を制御する電力変換装置を構成する半導体装置において、前記電力変換装置は、複数の逆導通半導体スイッチで構成されたブリッジ回路、および前記ブリッジ回路の直流端子間に接続されたコンデンサを有する磁気エネルギー回生回路を有し、前記磁気エネルギー回生回路を構成する前記逆導通半導体スイッチの少なくとも１つが、ダイオードを内蔵する絶縁ゲート型バイポーラトランジスタであり、かつ前記ダイオードの順方向と前記絶縁ゲート型バイポーラトランジスタの順方向が逆向きになるように接続されていることを特徴とする。
【００１８】
また、請求項２の発明にかかる半導体装置は、請求項１に記載の発明において、前記絶縁ゲート型バイポーラトランジスタは、第１導電型の半導体基板と、前記半導体基板のおもて面の表面層に設けられた第２導電型のチャネル領域と、前記チャネル領域を貫通し前記半導体基板に達するように設けられたトレンチと、前記トレンチに、ゲート絶縁膜を介して設けられたゲート電極と、前記チャネル領域の表面層の一部に、前記トレンチに接して設けられた第１導電型のエミッタ領域と、前記エミッタ領域に接するエミッタ電極と、を有し、前記チャネル領域は前記トレンチによって、第１のチャネル領域と、前記エミッタ領域および前記エミッタ電極と接する第２のチャネル領域とに分けられ、前記半導体基板のおもて面における前記第１のチャネル領域の表面積は、前記半導体基板のおもて面における前記第２のチャネル領域の表面積よりも広く形成され、前記第１のチャネル領域の表面の一部には、前記第１のチャネル領域と前記エミッタ電極とが接する面積を制御するエミッタコンタクト部を有することを特徴とする。
【００１９】
また、請求項３の発明にかかる半導体装置は、請求項２に記載の発明において、前記絶縁ゲート型バイポーラトランジスタは、前記半導体基板の裏面に設けられた前記半導体基板よりも低抵抗の第１導電型のフィールドストップ領域と、前記フィールドストップ領域の表面に設けられた第２導電型のコレクタ領域と、前記コレクタ領域の表面層の一部に、前記フィールドストップ領域よりも高濃度を有する第１導電型の高濃度領域と、を有し、前記半導体基板の裏面における前記高濃度領域の表面積は、前記半導体基板の電流が流れる活性領域の面積の２％以上４０％以下であることを特徴とする。
【００２０】
また、請求項４の発明にかかる半導体装置は、請求項３に記載の発明において、前記高濃度領域は、前記第２のチャネル領域の中央部と対向する領域に形成されることを特徴とする。
【００２１】
上述した発明によれば、絶縁ゲート型バイポーラトランジスタにダイオードを内蔵した半導体装置において、第１のチャネル領域の表面積を、第２のチャネル領域の表面積よりも広く形成し、かつ、エミッタコンタクト部によって第１のチャネル領域とエミッタ電極とが接する面積を制御している。そのため、絶縁ゲート型バイポーラトランジスタの動作時に、第１のチャネル領域からエミッタ電極へとキャリアが流れ出すことを防止することができる。また、半導体基板のおもて面の表面層で、第１のチャネル領域と第２のチャネル領域を分離することにより、絶縁ゲート型バイポーラトランジスタの動作時に、半導体基板の内部において、第１のチャネル領域が第２のチャネル領域を介してエミッタ電極に接続されるのを防止することができる。また、半導体基板の裏面において、高濃度領域の表面積および形成位置を制御することにより、絶縁ゲート型バイポーラトランジスタの動作時に、コレクタ領域から高濃度領域に少数キャリアが注入されるのを防止することができる。これにより、ダイオードを内蔵する絶縁ゲート型バイポーラトランジスタの低オン電圧特性を、従来の逆導通半導体スイッチの低オン電圧特性よりも向上させることができる。また、ダイオードの動作時に、第１のチャネル領域から少数キャリアが注入されるので、ダイオードの低オン電圧特性を、従来の逆導通半導体スイッチの低オン電圧特性よりも向上させることができる。
【発明の効果】
【００２２】
本発明にかかる半導体装置によれば、半導体素子を設けた磁気エネルギー回生回路において、電力変換効率を向上させることができるという効果を奏する。
【発明を実施するための最良の形態】
【００２３】
以下に添付図面を参照して、この発明にかかる半導体装置の好適な実施の形態を詳細に説明する。なお、各実施の形態の説明およびすべての添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
【００２４】
（実施の形態１）
図１は、実施の形態１にかかる半導体装置を用いた回路図である。図１に示す回路では、誘導性の負荷回路１１２と交流電源１１３の間に直列に接続された磁気エネルギー回生回路１１１と、制御回路１１４とで構成されている。磁気エネルギー回生回路１１１は、ＩＧＢＴ１０１およびダイオード１０２を有する第１の逆導通半導体スイッチと、ＩＧＢＴ１０３およびダイオード１０４を有する第２の逆導通半導体スイッチと、ＩＧＢＴ１０５およびダイオード１０６を有する第３の逆導通半導体スイッチと、ＩＧＢＴ１０７およびダイオード１０８を有する第４の逆導通半導体スイッチとで構成されたブリッジ回路、およびブリッジ回路の直流端子間に接続されたコンデンサ１２５で構成されている。それぞれの逆導通半導体スイッチには、各逆導通半導体スイッチを駆動するゲート駆動回路が設けられている。各逆導通半導体スイッチの内の少なくとも一つ、例えば第１の逆導通半導体スイッチを構成するＩＧＢＴ１０１およびダイオード１０２は、同一の半導体装置１００に一体的に形成されている。
【００２５】
制御回路１１４は、ゲート駆動回路１２１〜１２４を制御するためのスイッチング信号を出力することにより、負荷回路１１２または交流電源１１３に同期する周波数で、磁気エネルギー回生回路１１１のオン・オフ制御を行っている。制御回路１１４では、対角線上に位置するペアの第１の逆導通半導体スイッチおよび第４の逆導通半導体スイッチと、第２の逆導通半導体スイッチおよび第３の逆導通半導体スイッチを、交流電源１１３の電圧波形と同一周期でそれぞれ交互にオンするように、スイッチング信号をそれぞれのゲート駆動回路に供給している。
【００２６】
交流電源１１３の電圧が正の場合、ＩＧＢＴ１０３とＩＧＢＴ１０５をオンさせることで、ダイオード１０２とＩＧＢＴ１０５の経路とＩＧＢＴ１０３とダイオード１０８の経路の２経路に同時に電流が流れる。交流電源１１３の電圧が正から負に反転する直前にＩＧＢＴ１０３とＩＧＢＴ１０５をオフにし、ＩＧＢＴ１０１とＩＧＢＴ１０７をオンにすると、負荷回路１１２のインダクタンスに蓄えられた磁気エネルギーがダイオード１０２、コンデンサ１２５、ダイオード１０８の経路でコンデンサ１２５に充電される。充電が終わり、交流電源１１３の電圧が正から負に反転するとＩＧＢＴ１０７，コンデンサ１２５、ＩＧＢＴ１０１の経路でコンデンサ１２５の放電が行われる。この時、ダイオード１０６とＩＧＢＴ１０１の経路とＩＧＢＴ１０７とダイオード１０４の経路の２経路に同時に電流が流れる。次に、交流電源１１３の電圧が負から正に反転する直前にＩＧＢＴ１０３とＩＧＢＴ１０５をオンにし、ＩＧＢＴ１０１とＩＧＢＴ１０７をオフにすると、負荷回路１１２のインダクタンスに蓄えられた磁気エネルギーがダイオード１０６、コンデンサ１２５、ダイオード１０４の経路でコンデンサ１２５に充電される。充電が終わり、交流電源１１３の電圧が負から正に反転するとＩＧＢＴ１０３，コンデンサ１２５、ＩＧＢＴ１０５の経路でコンデンサ１２５の放電が行われる。この時、ダイオード１０２とＩＧＢＴ１０５の経路とＩＧＢＴ１０３とダイオード１０８の経路の２経路に同時に電流が流れる。以降これらが繰り返される。このように、磁気エネルギーをコンデンサ１２５に蓄え、交流電源１１３の電圧が正負と反転するたびに負荷回路１１２にこの磁気エネルギーを放電することで回生を図り、回路における力率を向上させる。
【００２７】
図２は、実施の形態１にかかる半導体装置を示す断面図である。また、図３は、実施の形態１にかかる半導体装置を示す平面図である。図２に示すように、半導体装置１００では、ｎ型のシリコン基板としてｎ-支持基板１が用いられている。半導体装置１００は、例えば、ｎ-支持基板１のおもて面側に設けられたトレンチ構造のゲート電極と、ｎ-支持基板１の裏面側に設けられたフィールドストップ領域（ＦＳ領域）を有するトレンチ構造のＦＳ−ＩＧＢＴ（トレンチＦＳ−ＩＧＢＴ）である。また、半導体装置１００は、ＩＧＢＴ１０１に、例えばＰｉＮダイオード１０２が内蔵された構成の逆導通ＩＧＢＴ（ＲＣ−ＩＧＢＴ）である。なお、図１に示す回路では、第１〜第４の逆導通半導体スイッチとして、図２に示すような半導体装置１００を４つ必要とする。
【００２８】
図２に示すように、半導体装置１００のおもて面には、ｎ-支持基板１のおもて面の表面層に、ｐチャネル領域４が設けられている。ｐチャネル領域４を貫通しｎ-支持基板１に達するように、トレンチ１１が設けられている。トレンチ１１により分離されたｐチャネル領域４は、第１のチャネル領域２と第２のチャネル領域３とが交互に繰り返し形成された構成となっている。このとき、第１のチャネル領域２と接するトレンチの側面間の幅（以下、第１のチャネル領域２の幅とする）は、第２のチャネル領域３と接するトレンチの側面間の幅（以下、第２のチャネル領域３の幅とする）よりも広くなっている。
【００２９】
第２のチャネル領域３の表面層の一部には、トレンチ１１に接して、ｎ+エミッタ領域６が互いに離れて設けられている。トレンチ１１内には、ゲート絶縁膜１２を介してゲート電極５が設けられている。ｎ-支持基板１のおもて面には、ｎ+エミッタ領域６および第２のチャネル領域３に接するエミッタ電極７が設けられている。
【００３０】
また、図３に示すように、トレンチ１１、第１のチャネル領域２、第１のチャネル領域２間の第２のチャネル領域３、ゲート電極５およびｎ+エミッタ領域６は、ｐチャネル領域４の表面層においてストライプ形状で設けられている。第１のチャネル領域２はトレンチ１１により囲まれており、第１のチャネル領域２と第２のチャネル領域３とは、トレンチ１１により分離されている。ｐチャネル領域４を囲むように、耐圧構造領域１４が設けられている。全てのトレンチ１１を端部同士で連結してもよい。
【００３１】
ｎ-支持基板１のおもて面上には、図示省略する層間絶縁膜が設けられており、エミッタ電極７と第１のチャネル領域２とを電気的に接続させる第１のコンタクト部２１および第２のコンタクト部２２が設けられている。第１のコンタクト部２１が、エミッタコンタクト部に相当する。
【００３２】
第１のコンタクト部２１は、第１のチャネル領域２の表面に、第１のチャネル領域２の表面積よりも十分に小さい例えば正方形の形状で設けられている。第２のコンタクト部２２は、エミッタ電極７の表面にストライプ形状で設けられている。例えば１辺９．６ｍｍの正方形形状を有する半導体装置１００の電流が流れる領域（以下、活性領域とする）の面積が６ｍｍ2のとき、例えば第１のチャネル領域２の幅を１６μｍとし、第２のチャネル領域３の幅を４μｍとし、トレンチ１１の幅を１μｍとして設けた場合、第１のコンタクト部２１の大きさは、例えば１辺５μｍの正方形の形状とするのが好ましい。
【００３３】
一方、図２に示すように、半導体装置１００の裏面では、ｎ-支持基板１の裏面の表面層に、ｎ-支持基板１よりも低抵抗のｎ型のＦＳ領域８が設けられている。ＦＳ領域８の表面層には、ｐコレクタ領域９が設けられている。ｐコレクタ領域９の表面層の一部には、ＦＳ領域８よりも高濃度を有するｎ+高濃度領域１０が設けられている。ｎ+高濃度領域１０は、第２のチャネル領域３の中央部とほぼ対向する領域に形成されている。また、ｎ-支持基板１の裏面におけるｎ+高濃度領域１０の表面積は、活性領域の面積の２％以上４０％以下となるように設けられている。ｐコレクタ領域９およびｎ+高濃度領域１０の表面には、コレクタ電極１３が設けられている。
【００３４】
このように、半導体装置１００内にＩＧＢＴ１０１と一体化して、第２のチャネル領域３と、ｎ-支持基板１およびＦＳ領域８と、ｎ+高濃度領域１０とで構成されるＰｉＮダイオード１０２を形成することができる。
【００３５】
また、ｎ-支持基板１のおもて面において、第１のチャネル領域２と第２のチャネル領域３とをトレンチ１１によって分離することにより、ＩＧＢＴ１０１の動作時において、第１のチャネル領域２とエミッタ電極７とがｎ-支持基板１の内部を介して接続されることを防止することができる。
【００３６】
また、第１のチャネル領域２の幅を、第２のチャネル領域３の幅よりも広く設けることで、第１のチャネル領域２の表面積を第２のチャネル領域３の表面積よりも大きくすることができる。また、第１のコンタクト部２１を第１のチャネル領域２の表面積よりも十分に小さく設けることで、第１のチャネル領域２とエミッタ電極７とが接続する面積を制御することができる。これにより、ＩＧＢＴ１０１の動作時において、第１のチャネル領域２からエミッタ電極７にキャリアが流れ出すことを防止することができ、表面キャリアが十分に蓄積されるため、ＩＧＢＴ１０１の低オン電圧特性を向上させることができる。また、ＰｉＮダイオード１０２の動作時において、第２のチャネル領域３からの少数キャリアの注入が十分に生じるため、ＰｉＮダイオード１０２の低オン電圧特性を向上させることができる。その理由は、後述する。
【００３７】
また、ｎ-支持基板１の裏面において、ｎ+高濃度領域１０の形成位置および形成面積を制御することにより、ＩＧＢＴ領域１０１の動作時において、ｐコレクタ領域９からｎ+高濃度領域１０に少数キャリアが注入されるのを防止することができる。その理由は、後述する。
【００３８】
図４〜図８は、実施の形態１にかかる半導体装置の製造方法を示す断面図である。まず、図４に示すように、ｎ型シリコン基板のｎ-支持基板１となるウェハを準備し、ｎ-支持基板１の表面層に、トレンチ１１を、ストライプ形状でかつ第１のチャネル領域２となる領域を囲むように形成する。このとき、トレンチ１１は、第１のチャネル領域２の幅となる間隔を開けた領域と、第１のチャネル領域２の幅よりも狭い第２のチャネル領域３となる間隔を開けた領域とが、交互に繰り返し形成されるような間隔を開けて形成される。トレンチ１１の形成において、トレンチ１１の底面を、約０．５μｍの曲率半径で形成することができる。次いで、トレンチ１１にゲート絶縁膜１２を成長させ、例えばポリシリコンなどの酸化膜で埋め込み、ゲート電極５を形成する。
【００３９】
次いで、イオン注入法および熱拡散法により、ｎ-支持基板１のおもて面に、トレンチ１１の深さよりも浅いｐチャネル領域４を形成する。このとき、ｐチャネル領域４は、トレンチ１１により、第１のチャネル領域２と第２のチャネル領域３に分離される。
【００４０】
次いで、イオン注入法および熱拡散法により、第２のチャネル領域３の表面層の一部に、ｎ+エミッタ領域６を形成する。次いで、ｎ-支持基板１のおもて面に、図示省略する例えばＢＰＳＧ（Ｂｏｒｏ−Ｐｈｏｓｐｈｏ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）などの層間絶縁膜を形成する。次いで、パターニング処理および熱処理により、層間絶縁膜に、第１のコンタクト部２１および第２のコンタクト部２２を開口する。第１のコンタクト部２１は、第１のチャネル領域２の表面に１箇所、例えば正方形形状に形成する。第２のコンタクト部２２は、ｎ+エミッタ領域６に沿って、ストライプ形状に形成する。
【００４１】
次いで、スパッタリング法により、層間絶縁膜の表面に、エミッタ電極７となる例えばアルミニウム（Ａｌ）膜を堆積する。次いで、フォトリソグラフィにより、アルミニウム膜を加工して配線パターンを形成した後に熱処理を行う。次いで、半導体基板１００の表面に、例えばポリイミドなどによる図示省略する表面保護膜を形成し、パターニング処理および熱処理により、エミッタ電極７およびゲート電極５のパッド部の電極引き出し用のコンタクトホールを開口し、接続のための電極表面を露出する。
【００４２】
次いで、図５に示すように、ｎ-支持基板１の裏面を１００μｍ前後の所望の厚さになるまで研磨する。次いで、図６に示すように、イオン注入によりｎ-支持基板１の裏面の表面層にＦＳ領域８を形成した後、アニール処理によりＦＳ領域８を活性化する。次いで、イオン注入によりＦＳ領域８の表面層にｐコレクタ領域９を形成する。次いで、ｐコレクタ領域９の表面に、図示省略するフォトレジストを塗布してベーク処理を行う。その後、フォトレジストにパターニングを行い、各チップとなる領域において、ｎ+エミッタ領域６を有する第２のチャネル領域３の中央部とほぼ対向する位置に、活性領域の面積の２％以上４０％以下の大きさの穴（以下、レジスト穴とする）を開口する。
【００４３】
次いで、レジスト穴からｐコレクタ領域９の表面層に、例えばリンをイオン注入し、図７に示すように、ｐコレクタ領域９の表面層の一部に、ｎ+高濃度領域１０を形成する。次いで、図８に示すように、ｐコレクタ領域９およびｎ+高濃度領域１０の表面に、例えば半導体レーザー１５などを照射してレーザーアニールを行い、ｐコレクタ領域９およびｎ+高濃度領域１０を活性化させる。次いで、フォトレジストを除去する。
【００４４】
次いで、半導体装置１００の裏面に、例えば真空蒸着法により、コレクタ電極１３としてチタン（Ｔｉ）膜、ニッケル（Ｎｉ）膜および金（Ａｕ）膜をこの順に積層する。次いで、ダイシングラインに沿って個々のチップ状にウェハを切断することにより、半導体装置１００が完成する。
【００４５】
なお、レジスト穴の形状は、角部分を持たず曲線部を有する略円形状で、望ましくは円形状であることが好ましい。その理由は、多角形状のレジスト穴を開口した場合、縦型のＰｉＮダイオード１０２において、断面形状が多角形状となってしまい、角部分に電界集中が起きてしまう可能性があるからである。
【００４６】
以上、説明したように、実施の形態１によれば、ＩＧＢＴ１０１にＰｉＮダイオード１０２を内蔵した半導体装置１００において、第１のチャネル領域２の表面積を、第２のチャネル領域３の表面積よりも広く形成し、かつ、第１のコンタクト部２１によって第１のチャネル領域２とエミッタ電極７とが接続される面積を制御している。そのため、ＩＧＢＴ１０１の動作時に、第１のチャネル領域２からエミッタ電極７へとキャリアが流れ出すことを防止することができる。また、トレンチ１１によって、第１のチャネル領域２と第２のチャネル領域３とが分離されていることにより、ＩＧＢＴ１０１の動作時に、半導体基板１００の内部において、第１のチャネル領域２が第２のチャネル領域３を介してエミッタ電極７に接続されるのを防止することができる。また、半導体基板１００の裏面において、ｎ+高濃度領域１０の表面積および形成位置を制御することにより、ＩＧＢＴ１０１の動作時に、ｐコレクタ領域９からｎ+高濃度領域１０に少数キャリアが注入されるのを防止することができる。これにより、半導体装置１００の低オン電圧特性を、従来の逆導通半導体スイッチの低オン電圧特性よりも向上させることができる。また、ＰｉＮダイオード１０２の動作時に、第１のチャネル領域２から少数キャリアが注入されるので、ＰｉＮダイオード１０２の低オン電圧特性を、従来の逆導通半導体スイッチの低オン電圧特性よりも向上させることができる。また、磁気エネルギー回生回路では、商用電源周波数である５０〜６０Ｈｚ程度のスイッチング周波数を用いるため、高速スイッチング特性を必要としない。従って、従来のように、ｐコレクタ領域９を低濃度化することや、ライフタイム制御を行う必要がないので、ＩＧＢＴ１０１のオン電圧やＰｉＮダイオード１０２のオン電圧が高くなることを防止することができる。また、半導体装置１００に、ＩＧＢＴ１０１およびＰｉＮダイオード１０２を一体化させて作製することにより、ＩＧＢＴおよびＰｉＮダイオードを別々の半導体基板に作製した従来の逆導通半導体スイッチよりも小型化を図ることができる。
【００４７】
（実施の形態２）
実施の形態１において、トレンチ１１に囲まれた第１のチャネル領域２に第１のコンタクト部２１を複数箇所設けても良い。それ以外の半導体装置の構成は、実施の形態１と同様である。また、実施の形態２にかかる半導体装置の製造方法は、実施の形態１とほぼ同様である。
【００４８】
以上、説明したように、実施の形態２によれば、実施の形態１と同様の効果を得ることができる。
【００４９】
（実施例１）
実施の形態１に従い、半導体装置１００を作製した（以下、実施例１とする）。実施例１において、ｎ-支持基板１として、直径６インチ、厚さ５００μｍおよび不純物濃度８．０×１０13ｃｍ-3のｎ型シリコン基板を準備した。裏面研削後のｎ-支持基板１の厚さは１３５μｍとした。１つの半導体素子の形成領域を、１辺９．６ｍｍの正方形形状とした。活性領域の面積を６ｍｍ2とした。第１のチャネル領域２の幅を１６μｍとした。第２のチャネル領域３の幅を４μｍとした。トレンチ１１の幅および深さは、それぞれ１μｍおよび５μｍとした。ゲート酸化膜の厚さを１００ｎｍとした。ゲート電極７として、ポリシリコンを用いた。ｐチャネル領域４の深さを２．５μｍとした。ｐチャネル領域４の形成には、ドーパントとしてボロン（Ｂ）を用い、ドーズ量８．０×１０13ｃｍ-2とし、熱処理温度および時間を１１５０℃および２時間とした。ｎ+エミッタ領域６の深さを０．４μｍとした。ｎ+エミッタ領域６の形成には、ドーパントとして砒素（Ａｓ）を用い、ドーズ量５．０×１０15ｃｍ-2とした。
【００５０】
層間絶縁膜としてＢＰＳＧを用い、その厚さを１．０μｍとした。第１のコンタクト部２１を、１辺が５μｍの正方形の形状とした。トレンチ１１に囲まれた第１のチャネル領域２において、第１のコンタクト部２１の形成は１箇所とした。エミッタ電極７として、シリコン（Ｓｉ）を１％含有するアルミニウムを用いた。エミッタ電極７のパターニング後の熱処理温度を４００℃とした。表面保護膜の厚さを１０μｍとした。表面保護膜のパターニング後の熱処理温度を３００℃とした。ＦＳ層８の形成には、ドーパントとしてリン（Ｐ）を用い、ドーズ量５．０×１０13ｃｍ-2とした。ｐコレクタ領域９の形成には、ドーパントとしてボロンを用い、ドーズ量３．０×１０13ｃｍ-2、加速電圧４０ｋｅＶとした。ｎ+高濃度領域１０の形成には、ドーパントとしてリンを用い、ドーズ量５．０×１０15ｃｍ-2、加速電圧８０ｋｅＶとした。レジスト穴の形状を円形形状とし、その面積を活性領域の面積の２％である１．２ｍｍ2とした。ｐコレクタ領域９およびｎ+高濃度領域１０に行うレーザーアニールの照射エネルギー密度を２Ｊ／ｃｍ2とした。コレクタ電極１３として、チタン膜、ニッケル膜および金膜をこの順に積層した。
【００５１】
上述した実施例１（ＲＣ−ＩＧＢＴ）と、トレンチＦＳ−ＩＧＢＴとＰｉＮダイオードとを別々の半導体基板に作製した従来の半導体装置の電流−電圧特性を比較した。図９は、実施の形態１にかかる半導体装置のＩＧＢＴ動作時の電流−電圧特性を示す特性図である。また、図１０は、実施の形態１にかかる半導体装置のＦＷＤ動作時の電流−電圧特性を示す特性図である。図９に示す実施例１の結果は、実施例１においてＩＧＢＴ１０１の動作時のオン電圧を測定している。図１０に示す実施例１の結果は、実施例１においてＰｉＮダイオード１０２の動作時のオン電圧を測定している。実施例１の定格電圧および定格電流は、それぞれ１２００Ｖおよび７５Ａである。なお、従来のトレンチＦＳ−ＩＧＢＴは、低オン電圧特性および高速スイッチング特性を同時に実現させた設計とした。従来のＰｉＮダイオードは、低オン電圧特性および高速スイッチング特性を同時に実現させた設計とした。
【００５２】
図９および図１０に示す結果より、７５Ａの電流が流れた時の、実施例１のＩＧＢＴ１０１動作時およびＰｉＮダイオード１０２動作時のオン電圧は、それぞれ１．５５Ｖおよび１．４７Ｖであることがわかる。それに対して、従来のトレンチＦＳ−ＩＧＢＴおよび従来のＰｉＮダイオードのオン電圧は、それぞれ１．９６Ｖおよび１．８０Ｖであることがわかる。これにより、実施例１では、従来のトレンチＦＳ−ＩＧＢＴおよび従来のＰｉＮダイオードに比べて、オン電圧を低減できることがわかった。なお、このときの実施例１の電流密度は１２５Ａ／ｃｍ2となる。
【００５３】
さらに、上述した従来のトレンチＦＳ−ＩＧＢＴおよびＰｉＮダイオードを低オン電圧特性のみを実現させた設計とし、図９および図１０に示す測定と同様に、電流−電圧特性を測定した。その結果、トレンチＦＳ−ＩＧＢＴおよびＰｉＮダイオードのオン電圧は、それぞれ１．５２Ｖおよび１．４１Ｖとなった。つまり、実施例１は、低オン電圧特性のみを実現させた設計のトレンチＦＳ−ＩＧＢＴおよびＰｉＮダイオードとほぼ同様のオン電圧を得ることができることがわかった。これにより、実施例１では、低オン電圧特性のみを特化した従来のスイッチング素子とほぼ同様の低オン電圧特性を実現することができることがわかった。また、実施例１では、ＩＧＢＴ１０１およびＰｉＮダイオード１０２を同一の半導体基板に作製することで、別の半導体基板に作製された従来のスイッチング素子よりも小型化を図ることができる。
【００５４】
また、実施例１においてｎ+高濃度領域１０の形成位置のみを変更した半導体装置（以下、実施例１の比較例とする）の電流−電圧特性を測定した。実施例１の比較例は、ｎ+高濃度領域１０を形成するに際し、レジスト穴の位置を、ｎ+エミッタ領域６を有する第２のチャネル領域３の中央部に対応する位置からＩＧＢＴ１０１の形成領域側に２ｍｍ程ずらしている。その結果、実施例１の比較例では、ＩＧＢＴ１０１動作時のオン電圧が２．０１Ｖとなった。ＰｉＮダイオード１０２動作時のオン電圧は、実施例１とほぼ同様の結果となった。この結果より、実施例１では、ｎ+高濃度領域１０をＰｉＮダイオード１０２の形成領域の中央部に設けることで、ＩＧＢＴ１０１動作時のオン電圧を従来の半導体スイッチと同様に維持することができることがわかった。その理由は、ＩＧＢＴ１０１動作時において、半導体装置表面から供給される電子電流がｎ+高濃度領域１０に集中し、ｐコレクタ領域９からの少数キャリアの注入が容易に生じるからであると推測される。
【００５５】
さらに、実施例１においてｎ+高濃度領域１０の面積を変化させて電流−電圧特性を測定した。図１１は、実施の形態１にかかる半導体装置のＦＷＤのカソード領域の面積変化に対する電流−電圧特性を示す特性図である。図１１では、活性領域の面積に対するｎ+高濃度領域１０の面積の比率の変化による、ＩＧＢＴ１０１動作時のオン電圧およびＰｉＮダイオード１０２動作時のオン電圧を示している。図１１に示す結果より、ｎ+高濃度領域１０の面積が増えるほど、ＩＧＢＴ１０１動作時のオン電圧が増大し、ＰｉＮダイオード１０２動作時のオン電圧は低減していることがわかる。また、活性領域の面積に対するｎ+高濃度領域１０の面積の比率が２％以上４０％以下の範囲Ａにおいて、実施例１のＩＧＢＴ１０１動作時およびＰｉＮダイオード１０２動作時ともに、低オン電圧特性を維持していることがわかる。
【００５６】
（実施例２）
また、実施例１において、トレンチ１１に囲まれた各第１のチャネル領域２に第１のコンタクト部２１を複数箇所形成した半導体装置（以下、実施例２とする）における電流−電圧特性を測定した。図１２は、実施の形態２にかかる半導体装置の電流−電圧特性を示す特性図である。図１２では、第１のコンタクト部２１の形成個数の変化による、ＩＧＢＴ１０１動作時のオン電圧およびＰｉＮダイオード１０２動作時のオン電圧を示している。図１２に示す結果より、第１のコンタクト部２１を設けていない、すなわち第１のチャネル領域２が電気的に浮いている場合、ＰｉＮダイオード１０２動作時のオン電圧が２．２５Ｖとなることがわかった。このとき、ＩＧＢＴ１０１動作時のオン電圧は、従来のスイッチング素子と同様の低オン抵抗特性を維持している。これにより、第１のコンタクト部２１を少なくとも１箇所設け、第１のチャネル領域２とエミッタ電極７とを電気的に接続させる必要があることがわかった。
【００５７】
また、第１のコンタクト部２１を５箇所以上設けた場合、ＩＧＢＴ１０１動作時のオン電圧が２．３２Ｖ以上になることがわかった。その理由は、次に示すとおりである。例えば、実施例２において第１のチャネル領域２と第２のチャネル領域３が分離されていない場合の半導体装置（以下、実施例２の比較例とする）を例にして説明する。図１３は、実施の形態２にかかる半導体装置の比較例の一例を示す平面図である。実施例２の比較例では、第１のコンタクト部２１を設けていない場合においても、ＩＧＢＴ動作時のオン電圧が２．２Ｖとなってしまう。これは、半導体装置内部において、第１のチャネル領域２が、第２のチャネル領域３を介してエミッタ電極７の全面と接続されてしまうことにより、第１のチャネル領域２に表面キャリアを留めることができなくなるからである。これにより、第１のチャネル領域２とエミッタ電極７との接続面積を大きくし過ぎると、ＩＧＢＴ動作時のオン電圧が増大してしまうことがわかった。
【００５８】
なお、本発明では、第１のチャネル領域２の幅および第２のチャネル領域３の幅をそれぞれ１６μｍおよび４μｍとした半導体装置について記載しているが、第１のチャネル領域２の幅および第２のチャネル領域３の幅を、それぞれ２０μｍおよび４μｍとした半導体装置、もしくは、それぞれ２５μｍおよび５μｍとした半導体装置としても同様の効果を得ることができる。つまり、第１のチャネル領域２の幅が第２のチャネル領域３の幅よりも広ければ、同様の効果が得られる。
【００５９】
以上において本発明では、磁気エネルギー回生回路を例に説明しているが、上述した実施の形態に限らず、さまざまな構成の回路に適用することが可能である。
【産業上の利用可能性】
【００６０】
以上のように、本発明にかかる半導体装置は、電力変換装置に使用されるパワー半導体装置に有用である。
【図面の簡単な説明】
【００６１】
【図１】実施の形態１にかかる半導体装置を用いた回路図である。
【図２】実施の形態１にかかる半導体装置を示す断面図である。
【図３】実施の形態１にかかる半導体装置を示す平面図である。
【図４】実施の形態１にかかる半導体装置の製造方法を示す断面図である。
【図５】実施の形態１にかかる半導体装置の製造方法を示す断面図である。
【図６】実施の形態１にかかる半導体装置の製造方法を示す断面図である。
【図７】実施の形態１にかかる半導体装置の製造方法を示す断面図である。
【図８】実施の形態１にかかる半導体装置の製造方法を示す断面図である。
【図９】実施の形態１にかかる半導体装置のＩＧＢＴ動作時の電流−電圧特性を示す特性図である。
【図１０】実施の形態１にかかる半導体装置のＦＷＤ動作時の電流−電圧特性を示す特性図である。
【図１１】実施の形態１にかかる半導体装置のＦＷＤのカソード領域の面積変化に対する電流−電圧特性を示す特性図である。
【図１２】実施の形態２にかかる半導体装置の電流−電圧特性を示す特性図である。
【図１３】実施の形態２にかかる半導体装置の比較例の一例を示す平面図である。
【符号の説明】
【００６２】
１  ｎ-支持基板
２  チャネル領域（第１）
３  チャネル領域（第２）
４  ｐチャネル領域
５  ゲート電極
６  ｎ+エミッタ領域
７  エミッタ電極
８  フィールドストップ領域
９  ｐコレクタ領域
１０  ｎ+高濃度領域
１１  トレンチ
１２  ゲート絶縁膜
１３  コレクタ電極
１００  半導体装置
１０１  ＩＧＢＴ
１０２  ＰｉＮダイオード
【図１】
2010129697.tif 000003
【図２】
2010129697.tif 000004
【図３】
2010129697.tif 000005
【図４】
2010129697.tif 000006
【図５】
2010129697.tif 000007
【図６】
2010129697.tif 000008
【図７】
2010129697.tif 000009
【図８】
2010129697.tif 000010
【図９】
2010129697.tif 000011
【図１０】
2010129697.tif 000012
【図１１】
2010129697.tif 000013
【図１２】
2010129697.tif 000014
【図１３】
2010129697.tif 000015