(57)【要約】【課題】  ハーフメタルと同じ機能を室温で実現するスピンＦＥＴを提供する。【解決手段】  半導体基板１は（１００）Ｓｉ、トンネル障壁層４，６は（１００）ＭｇＯ、ソース電極５及びドレイン電極７はそれぞれ（１００）ＣｏＸＦｅ１−Ｘ（０≦Ｘ≦１）から構成する。ソース電極５の磁化の向きＭＳは固定されており、ドレイン電極７の磁化の向きＭＤは外部から変更することができる。この素子は、ハーフメタルを用いてないにも拘らず、室温でスピンＦＥＴを実現することができる。【選択図】  図１
2010021291.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に第１トンネル障壁層を介して設けられたソース電極と、
前記半導体基板上に第２トンネル障壁層を介して設けられたドレイン電極と、
前記半導体基板における前記ソース電極と前記ドレイン電極との間のチャネルを制御するゲート電極と、
を備えたスピンＦＥＴであって、
前記半導体基板の材料はＳｉであり、
前記半導体基板の前記第１及び第２トンネル障壁層との界面の面は（１００）面であり、
前記第１及び第２トンネル障壁層の材料は共にＭｇＯであり、
前記第１及び第２トンネル障壁層の前記半導体基板との界面の面はそれぞれ（１００）面であり、
前記ソース電極及びドレイン電極の材料はそれぞれＣｏＸＦｅ１−Ｘ（０≦Ｘ≦１）であり、
前記ソース電極及びドレイン電極の前記第１及び第２トンネル障壁層との界面の面はそれぞれ（１００）面である、
ことを特徴とするスピンＦＥＴ。
【請求項２】
前記チャネルの長さは、５０ｎｍ以下であることを特徴とする請求項１に記載のスピンＦＥＴ。
【請求項３】
前記半導体基板の材料を、Ｓｉに代えて、Ｇｅ、ＧａＡｓ又はＧａＰとしたことを特徴とする請求項１又は２に記載のスピンＦＥＴ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スピンＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）に関し、特に、磁気センサー、不揮発性メモリー及び再構成可能な論理回路に適用可能なスピンＦＥＴに関する。
【背景技術】
【０００２】
大規模集積回路（ＶＬＳＩ）を構成するＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタは過去３０年以上にわたって微細化され、近年のＣＭＯＳゲート長は量産レベルで４０ｎｍを下回る。微細化の進行によって、２０２０年頃にはゲート長は１０ｎｍとなり、ここでＣＭＯＳトランジスタの微細化は限界に達するといわれている。このような状況で、ＣＭＯＳとは原理が異なる、いわゆる「Ｂｅｙｏｎｄ  ＣＭＯＳ」と称されるデバイスの探索が活発化してきている。例えば、カーボンナノチューブＦＥＴがその代表格である。
【０００３】
スピントランジスタも「Ｂｅｙｏｎｄ  ＣＭＯＳ」デバイスの候補であり、活発な研究が行われている。その中でも東京大学の菅原氏及び田中氏が提案したスピンＭＯＳＦＥＴは有望であり、これは特許文献１に開示されている。このスピンＭＯＳＦＥＴでは、ソース電極及びドレイン電極の材料として、ハーフメタルからなる磁性体を用いており、これらのハーフメタルの磁化の向きによって、ドレイン電流のゲート電圧（ＶＧＳ）に対する特性が変化している。
【０００４】
図１５は、特許文献１に記載のスピンＭＯＳＦＥＴの基本構造を示す図である。
【０００５】
半導体基板１には、磁性体からなるソース電極５とドレイン電極７が設けられており、これらの間のチャネルは、ゲート電極３に印加される電圧によって制御することができる。ゲート電極３と半導体基板１との間には酸化物からなる絶縁層２が介在しており、金属／酸化物／半導体構造が構成されている。
【０００６】
図１６は、図１５のスピンＭＯＳＦＥＴにおけるソース電極５とドレイン電極７との間のバイアス電圧（ＶＤＳ）と、ドレイン電流ＩＤとの関係を示すグラフである。
【０００７】
ドレイン電流ＩＤＰは、ソース電極５とドレイン電極７の磁化の向きが平行である場合のドレイン電流を示し（実線）、ＩＤＡＰは、これらの磁化の向きが反平行である場合のドレイン電流を示している（点線）。ゲート絶縁層２の厚さは３ｎｍであり、このグラフでは、ゲート／ソース間電圧ＶＧＳを変化させた場合の、ドレイン電流ＩＤＰ、ＩＤＡＰが示されている。
【０００８】
スピンＭＯＳＦＥＴでは、磁性体からなるソース電極５とドレイン電極７の相対的な磁化の向きによって、ドレイン電流ＩＤを制御している。すなわち、磁気抵抗効果により、これらの磁化の向きが平行の場合にはドレイン電流ＩＤは大きくなり、磁化の向きが反平行の場合にはドレイン電流ＩＤは小さくなる。
【０００９】
スピンＭＯＳＦＥＴでは、ドレイン電流を大きく変化させることができる方が好ましい。すなわち、ソース電極５及びドレイン電極７に使われる磁性体の分極率が大きいほど、ドレイン電流の変化を大きくすることができる。特に、特許文献１では、これらの電極に、分極率が１００％であるハーフメタルを用いることが提唱されている。ソース電極５及びドレイン電極７に、ハーフメタルを用いた場合、磁化の向きが反平行の場合には、ドレイン電流は全く流れないため、磁場による完全なスイッチングが可能となる。スピンＭＯＳＦＥＴを論理素子として用いる場合は、図１６の電流／電圧特性に示されるように、磁化の向きが反平行である状態における電流立ち上がり領域を利用する。そのためには、スピンＭＯＳＦＥＴのチャネルにおいてバリスティック伝導（電極間の途中でエネルギーが緩和されない伝導）が期待される。なお、図１６の閾値に相当するダウンスピンのΔ１バンドとフェルミレベルの差は０．３ｅＶである。
【００１０】
スピンＭＯＳＦＥＴにおいては、正のゲート電圧をゲート電極３に印加すると、エネルギーバンドが下向きに凹むように曲がり、ソース電極５と半導体基板１との界面の障壁厚みが薄くなり、電子のトンネル確率が高くなる。半導体基板１内に注入された電子をバリスティック伝導させるため、チャネル長はバリスティック伝導が維持される長さ以下に設定される。これは、チャネル通過中に電子が運動エネルギーを失うと、閾値電圧以上の電圧を印加しても、磁化反平行状態では、電流が流れなくなるからである。
【００１１】
また、非特許文献１では、ハーフメタルを用いた場合のスピンＭＯＳＦＥＴの電流／電圧特性が計算されている。また、非特許文献２では、磁性体と半導体との間にアルミナ層を介在させる技術が開示されている。また、金属／絶縁体／金属構造におけるトンネル効果の理論的な解析は、非特許文献３に記載され、このような各種材料のエネルギーバンド図は、非特許文献４、非特許文献５及び非特許文献６に記載されている。
【００１２】
【特許文献１】国際公開ＷＯ２００４／０７９８２７号パンフレット
【非特許文献１】菅原聡、田中雅明、アプライド・フィジックス・レターズ（Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ）、２００４年３月２９日、Ｖｏｌ．８４、Ｎｏ．１３、ｐ．２３０７−２３０９
【非特許文献２】Ｂ．Ｃ．Ｍｉｎ  ｅｔ  ａｌ．、ネーチャー・マテリアルズ（Ｎａｔｕｒｅ  ｍａｔｅｒｉａｌｓ）、２００６年１０月、Ｖｏｌ．５、ｐ．８１７−８２２
【非特許文献３】Ｚｈａｎｇ，Ｂｕｔｌｅｒ、ジャーナル・オブ・フィジックス・コンデンスト・マター（Ｊｏｕｒｎａｌ  ｏｆ  Ｐｈｙｓｉｃｓ，  Ｃｏｎｄｅｎｓｅｄ  Ｍａｔｔｅｒ）、２００３年、Ｖｏｌ．１５、Ｒ１６０３−Ｒ１６３９
【非特許文献４】湯浅新治、日本物理学会誌、２００７年、Ｖｏｌ．６２、Ｎｏ．３、ｐ．１５６−１６３
【非特許文献５】Ｒ．Ｏ．Ｊｏｎｅｓ、プロシーディングズ・オブ・ザ・フィジカル・ソサイエティ（Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ｔｈｅ  Ｐｈｙｓｉｃａｌ  Ｓｏｃｉｅｔｙ）、１９６６年、Ｖｏｌ．８９、ｐ．４４３−４５０
【非特許文献６】和光信也、山下次郎、日本物理学会誌、１９６７年、Ｖｏｌ．２２、Ｎｏ．１、ｐ．３−２２
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、上述のように、スピンＦＥＴの電極にはハーフメタルを採用することが好ましいと考えられているが、現在のところ室温で機能するハーフメタルは得られていない。本発明は、従来の材料を用いてハーフメタルと同じ機能を室温で実現するスピンＦＥＴを提供することを目的とする。
【課題を解決するための手段】
【００１４】
上述の課題を解決するため、本発明に係るスピンＦＥＴは、半導体基板と、半導体基板上に第１トンネル障壁層を介して設けられたソース電極と、半導体基板上に第２トンネル障壁層を介して設けられたドレイン電極と、半導体基板におけるソース電極とドレイン電極との間のチャネルを制御するゲート電極とを備えたスピンＦＥＴであって、半導体基板の材料はＳｉであり、半導体基板の第１及び第２トンネル障壁層との界面の面は（１００）面であり、第１及び第２トンネル障壁層の材料は共にＭｇＯであり、第１及び第２トンネル障壁層の半導体基板との界面の面はそれぞれ（１００）面であり、ソース電極及びドレイン電極の材料はそれぞれＣｏＸＦｅ１−Ｘ（０≦Ｘ≦１）であり、ソース電極及びドレイン電極の第１及び第２トンネル障壁層との界面の面はそれぞれ（１００）面であることを特徴とする。
【００１５】
本発明のスピンＦＥＴによれば、磁性体からなるソース電極及びドレイン電極の磁化の向きを平行とした場合、或いは、反平行とした場合において、室温においても、それぞれＦＥＴの電流／電圧特性を呈することができる。
【００１６】
また、上述のＦＥＴのチャネルの長さは、５０ｎｍ以下であることが好ましい。この場合、チャネルを伝播するキャリアがバリスティック伝導を行うため、すなわち、スピンを保持したキャリアのエネルギーが減衰する前に、ドレイン電極に到達することができるため、このキャリアの大部分がドレイン電極内に流れ込むことが可能となる。
【００１７】
また、半導体基板の材料を、Ｓｉに代えて、Ｇｅ、ＧａＡｓ又はＧａＰとしても、これらのエネルギーバンド構造は類似しているため、上述の作用を奏する。
【発明の効果】
【００１８】
本発明のスピンＦＥＴは、ハーフメタルを用いることなく室温で動作することができる。
【発明を実施するための最良の形態】
【００１９】
以下、実施の形態に係るスピンＦＥＴについて、添付の図面に基づいて説明する。なお、同一要素には、同一符号を用いることとし、重複する説明は省略する。
【００２０】
図１は、実施形態に係るスピンＦＥＴ１０の縦断面構成を示す図である。
【００２１】
このスピンＦＥＴ１０は、ソース電極及びドレイン電極が半導体基板とショットキ接触を成しているタイプのＭＯＳＦＥＴにおいて、そのソース電極及びドレイン電極を強磁性体に置き換え、更に、半導体との間に絶縁性のトンネル障壁層を介在させたものである。
【００２２】
すなわち、スピンＦＥＴ１０は、半導体基板１と、半導体基板１上に第１トンネル障壁層４を介して設けられたソース電極５と、半導体基板１上に第２トンネル障壁層６を介して設けられたドレイン電極７と、半導体基板１におけるソース電極５とドレイン電極７との間のチャネルＣＨを制御するゲート電極３とを備えている。このスピンＦＥＴ１０は、スピンＭＯＳＦＥＴであり、半導体基板１上には酸化膜からなるゲート絶縁層２が設けられ、ゲート絶縁層２上にはゲート電極３が設けられ、これらは金属／酸化物／半導体からなるＭＯＳ構造を構成している。
【００２３】
各構成要素の材料と、要素間の界面の結晶面は、以下の通りである。
・半導体基板１の材料：Ｓｉ
・半導体基板１の第１及び第２トンネル障壁層４，６との界面の面：（１００）面
・第１トンネル障壁層４の材料：ＭｇＯ
・第１トンネル障壁層４の半導体基板１との界面の面：（１００）面
・第２トンネル障壁層６の材料：ＭｇＯ
・第２トンネル障壁層６の半導体基板１との界面の面：（１００）面
・ソース電極５の材料：ＣｏＸＦｅ１−Ｘ（０≦Ｘ≦１）
・ソース電極５の第１トンネル障壁層４との界面の面：（１００）面
・ドレイン電極７の材料：ＣｏＸＦｅ１−Ｘ（０≦Ｘ≦１）
・ドレイン電極７の第２トンネル障壁層６との界面の面：（１００）面
【００２４】
このスピンＦＥＴ１０では、ソース電極５の磁化の向きＭＳと、ドレイン電極７の磁化の向きＭＤを平行とすることができる。また、磁化の向きＭＳと磁化の向きＭＤを反平行とすることもできる。ソース電極５の磁化の向きＭＳは固定されており、ドレイン電極７の磁化の向きＭＤは外部から制御することができる。すなわち、外部磁場をドレイン電極７に与える又はドレイン電極７内に閾値を超える量のスピンを注入することで、ドレイン電極７内の磁化の向きＭＤは、外部磁場又はスピン注入磁化反転作用に応じて変更され、ソース側の磁化に向きＭＳに対する相対的な向きが変わる。
【００２５】
ソース電極５から注入された電子（キャリア）のうち、スピンの向きが磁化の向きＭＳと一致しているもの（例：アップスピン）が、絶縁体からなるトンネル障壁層４を通過し、半導体基板１内に注入される。半導体基板１内に注入された電子は、半導体基板１内の電界にしたがってドレイン電極７方向に移動する。このアップスピンを有する電子は、ゲート電圧ＶＧＳが所定値以上であって、磁化の向きＭＳとＭＤが平行の場合には、比較的高い確率で第２トンネル障壁層６を通過し、ドレイン電極７内に到達する。一方、ゲート電圧ＶＧＳが所定値以上であって、磁化の向きＭＳとＭＤが反平行の場合には、ソース／ドレイン間電圧ＶＤＳが閾値を越えるまでは、この電子は、第２トンネル障壁層６を通過して、ドレイン電極７内に到達しないが、ＶＤＳが閾値を超えると、第２トンネル障壁層６を通過して、ドレイン電極７内に到達する。このように、本実施形態のスピンＦＥＴ１０によれば、室温においても、ＦＥＴの電流／電圧特性を呈することができる。
【００２６】
上述の材料からなるスピンＦＥＴ１０は、熱安定性に優れ、室温動作が可能である。また、ＭｇＯの存在により、金属とＳｉが直接接触していないため、これらの界面でのスピンフリップ散乱などの動的な励起が起こりにくく、スピンＦＥＴ１０は、大きなバイアス電圧でも動作することができる。
【００２７】
また、上述のＦＥＴのチャネルＣＨの長さは、５０ｎｍ以下であることが好ましい。この場合、チャネルを伝播する電子がバリスティック伝導を行うため、すなわち、スピンを保持した電子のエネルギーが減衰する前に、ドレイン電極７に到達することができるため、電子の大部分がドレイン電極７内に流れ込むことが可能となる。
【００２８】
図２は、ソース電極５とドレイン電極７におけるエネルギーバンド図である。
【００２９】
図２（ａ）では、これらの電極の磁化の向きが平行の場合のスピン伝導状態について示し、図２（ｂ）では、これらの電極の磁化の向きが反平行の場合のスピン伝導状態について示している。それぞれの図において、左側はソース電極５のエネルギーバンド、右側はドレイン電極７のエネルギーバンドを示している。ソース電極５とドレイン電極７との間には、ＶＤＳ＝（μ１−μ２）／ｅの電圧が印加されている。なお、μ１、μ２は、電圧印加前後の場合のフェルミ準位、ｅは電子の電荷量を示している。
【００３０】
ソース電極５及びドレイン電極７の磁化の向きが平行の場合（図２（ａ））、同図の左側に位置するソース電極５内において斜線で示される多数スピンの電子が、右側に位置するドレイン電極７内の多数スピンが入ることができる空のバンド内に流れ込む。なお、塗りつぶされている箇所は、電子で満たされている。
【００３１】
一方、ソース電極５とドレイン電極７の磁化の向きが反平行の場合（図２（ｂ））、同図の左側に位置するソース電極５内において斜線で示される多数スピンの電子が、右側に位置するドレイン電極７内における少数スピンの空のバンド内に移動する。反平行状態の場合、μ１−（μ２＋φＨＭ）＞０の場合、斜線部の面積が有限になって電子伝導が生じる。すなわち、電気伝導は、ソース−ドレイン間電圧ＶＳＤが、所定のポテンシャルφＨＭ以上のときに生じる。なお、φＨＭは少数スピン伝導バンドの下端と、フェルミ準位のエネルギー差で定義される。同図に示される電子の伝導は、バリスティック伝導を仮定している。
【００３２】
なお、エネルギーの一部が緩和する準バリスティック領域では、φＨＭより大きな電圧が必要となり、立ち上がりも鈍くなって実用上は好ましくない。エネルギーが完全に緩和し、熱平衡となっている拡散領域では、いくら電圧をかけてもドレイン電流は流れない。なお、Ｓｉのチャネル長を５０ｎｍ以下と十分短くすると、バリスティック伝導が可能となるため、これらの問題は解決される。このようにＳｉチャネル伝導は、充分ゲート長を短くすることで、透過スピンのコヒーレント性を維持することができる。
【００３３】
ここで、ソース電極５から電子が半導体基板１内に注入され、半導体基板１内を伝播した電子がドレイン電極７内に侵入するかどうかが問題となる。すなわち、上述のように、ソース電極５と半導体基板１との間には、ＭｇＯからなる第１トンネル障壁層４が介在しており、半導体基板１とドレイン電極７との間にも、ＭｇＯからなる第２トンネル障壁層６が介在している。
【００３４】
図３は、波動関数ΨＩ、ΨＩＩ、ΨＩＩＩが成立する媒質内を電子が通過する概念を示す図である。波動関数ΨＩＩを与える媒質はトンネル障壁層であり、図中の点線で囲まれた界面を電子が透過できるかどうかが問題となる。
【００３５】
具体的には、電子注入に関して、ソース電極５内の電子の波動関数をΨ５（ΨＩ）、第１トンネル障壁層４内の電子の波動関数をΨ４（ΨＩＩ）、半導体基板１内の電子の波動関数をΨ１（ΨＩＩＩ）とする。電子の取り出しに関しては、半導体基板１内の電子の波動関数をΨ１（ΨＩ）とし、第２トンネル障壁層６内の電子の波動関数をΨ６（ΨＩＩ）とし、ドレイン電極７内の電子の波動関数をΨ６（ΨＩＩＩ）とする。これらの波動関数Ψ５、Ψ４、Ψ１、Ψ６、Ψ７には、それぞれの結晶状態に応じて、Ｓ波成分やＰ波成分が含まれている。
【００３６】
波動関数Ψ５とΨ４の重なり積分がゼロでない場合、すなわち、これらの波動関数Ψ５とΨ４が共に共通の成分、例えば共にＳ波成分を有している場合、波動関数の連続性が保持され、電子はソース電極５から第１トンネル障壁層４内に侵入する。同様に、波動関数Ψ４とΨ１の重なり積分がゼロでない場合、すなわち、これらの波動関数Ψ４とΨ１が共に共通の成分、例えば共にＳ波成分を有している場合、波動関数の連続性が保持され、電子は第１トンネル障壁層４から半導体基板１内に侵入する。
【００３７】
また、波動関数Ψ１とΨ６の重なり積分がゼロでない場合、すなわち、これらの波動関数Ψ１とΨ６が共に共通の成分、例えば共にＳ波成分を有している場合、波動関数の連続性が保持され、電子は半導体基板１から第２トンネル障壁層６内に侵入する。波動関数Ψ６とΨ７の重なり積分がゼロでない場合、すなわち、これらの波動関数Ψ６とΨ７が共に共通の成分、例えば共にＳ波成分を有している場合、波動関数の連続性が保持され、電子は第２トンネル障壁層６からドレイン電極７内に侵入する。
【００３８】
上記とは逆に、いずれかのトンネル障壁界面の前後において、電子の波動関数の対称性が保持できるエネルギーバンドが存在しない場合は、波動関数の重なり積分がゼロとなり、この界面を電子が透過することができない。
【００３９】
このように、界面透過前後のトンネル電子の波動関数が重なる場合、電子が選択的に透過する。すなわち、トンネル電子の波動関数を空間群の基底で表した場合、同じ表現に属するものだけが界面を透過する（選択則）。この選択則を許容する場合、面内における波動関数の振動の少ない成分（Ｓ波）が、圧倒的に透過率が高くなる。この選択則は、光学遷移などの選択則と同じ考え方である。選択則が許容されるとき、最も大きな透過率を有するのは、界面の面内で波動関数の空間変化が少ない（軌道角運動量としてはＳ波）成分であり、それが全体の電流の大部分を支配することになる。なお、ＭｇＯからなるトンネル障壁層と半導体基板との間には、ショットキ障壁のような界面障壁が介在しているが、この界面障壁における波動関数は、半導体基板の波動関数として扱うことができる。
【００４０】
図４は、上記実施形態で得られたスピンＭＯＳＦＥＴの電流／電圧特性を示すグラフである。
【００４１】
磁化の向きＭＳとＭＤが平行である場合（実線）、バイアス電圧ＶＤＳ（Ｖ）を上昇させるに伴って、ドレイン電流ＩＤ（μＡ／μｍ）が急速に立ち上がり、ドレイン電流ＩＤの飽和値はゲート電圧ＶＧＳの大きさに依存する。磁化の向きＭＳとＭＤが反平行である場合（点線）、バイアス電圧ＶＤＳ（Ｖ）が閾値電圧を越えると、その上昇させるに伴って、ドレイン電流ＩＤが急速に立ち上がり、ドレイン電流ＩＤの飽和値はゲート電圧ＶＧＳの大きさに依存する。なお、ソース電極及びドレイン電極に含まれるコバルトの組成比Ｘを調整することにより、反平行で動作された場合の閾値電圧を変えることができる。このように、本実施形態に係るスピンＦＥＴでは、ハーフメタルを用いることなく、磁化の向きが平行な場合においては、バイアス電圧の上昇に伴って急速にドレイン電流が増加し、しかる後、飽和するＦＥＴの特性を示し、磁化の向きが反平行の場合においては、特定の閾値を超えると急速にドレイン電流が増加し、しかる後、飽和するＦＥＴの特性を示すことが見出された。
【００４２】
なお、この構造のスピンＦＥＴ１０の製造方法は、以下の通りである。
【００４３】
まず、フッ酸水溶液内に（１００）Ｓｉからなる半導体基板を浸し、これを洗浄することで、半導体基板の表面に形成されていた自然酸化膜を除去する。次に、半導体基板をＭＢＥ（分子線エピタキシー）成膜チャンバ内に配置し、基板温度が１１００℃になるまで半導体基板を加熱して昇温し、半導体基板上から完全に酸素を除去した後、（１００）ＭｇＯからなる単結晶膜を０．８ｎｍ（４分子層）だけエピタキシャル成長させる。しかる後、（１００）ＭｇＯ上に（１００）ＣｏＸＦｅ１−Ｘ（本例ではＸ＝０）を１０ｎｍだけエピタキシャル成長させる。次に、ＥＢ（電子ビーム）リソグラフィーを用いて、ソース電極及びドレイン電極をパターニングし、チャネル長（＝ゲート長）２０ｎｍのスピンＭＯＳＦＥＴを作製する。なお、ゲート酸化膜としては、厚さ２ｎｍのＳｉＯ２を使用する。
【００４４】
図５は、ＦｅとＣｏの波数ベクトルｋＺとエネルギーＥ（ｅＶ）の関係を示すグラフである。なお、同図中におけるアップスピンのエネルギーバンドΔは、上向きの矢印で示され、少数スピンバンドは下向きの矢印で示されている。また、Γ−Ｈ方向は結晶の［１００］方向に対応する。このグラフのエネルギーバンド図自体は従来から知られており、非特許文献４に示されている。ＦｅとＣｏは類似のバンド構造をしており、フェルミ準位がＣｏではＦｅよりも約１ｅＶ高くなっている。体心立方（ｂｃｃ）構造のＦｅのフェルミレベルＥＦとダウンスピン（図中下向き矢印で示す）のエネルギーバンドΔ１のΓ谷におけるエネルギー差φＨＭは１．３ｅＶであり、ｂｃｃ構造のＣｏのフェルミレベルＥＦとダウンスピンのエネルギーバンドΔ１のΓ谷におけるエネルギー差φＨＭは０．３ｅＶである。
【００４５】
すなわち、ソース電極及びドレイン電極を構成するＣｏＸＦｅ１−Ｘの組成比Ｘを選ぶことによって、そのエネルギーバンドを制御することができ、ＦＥＴの閾値を制御することができる。なお、ＦｅとＣｏの合金の場合には、組成比Ｘを０〜１に変更することで、スピンＦＥＴの閾値電圧をエネルギーバンド分だけ、すなわち、０．３〜１．３ｅＶの間で変化させることができる。
【００４６】
なお、上述の非特許文献４に記載の計算結果によれば、（１００）Ｆｅ／（１００）ＭｇＯ／（１００）Ｆｅの積層構造を考えた場合、エネルギーバンドΔ１の電子が、全体の電流を決定している。磁化の向きが平行の場合、多数スピンであるアップスピンのエネルギーバンドΔ１の電子が伝導の９９．９９９９％を占める。
【００４７】
一方、磁化の向きが反平行の場合、ドレイン側の少数スピンバンドにソース側のエネルギーバンドバンドΔ１の電子が、移動しなければならないが、ダウンスピンのエネルギーバンドΔ１はフェルミ準位にかかっていないため、電子の移動は選択則で禁止されることとなる。透過率の低いエネルギーバンドΔ５も伝導には寄与するが、電流の大きさは、磁化の向きが平行な時に比べて百万分の１程度しかない。この比が高いＭＲ比の起源である。
【００４８】
ソース電極及びドレイン電極を構成する材料のエネルギーバンドは、以上のようになっている。次に、半導体基板１を構成する材料とエネルギーバンドについて説明する。
【００４９】
図６は、（ａ）Ｇｅ、（ｂ）ＧａＡｓ、（ｃ）Ｓｉ、（ｄ）ＧａＰにおける波数ベクトルとエネルギー（ｅＶ）の関係を示すグラフである。このグラフは、従来から知られているものであり、グラフ中のａは格子間隔を示す。シェーンフリース表記によるとＳｉの結晶はＣ４ｖに属するが、Ｓｉにおける通常伝導のバンドはΔ１であり、ＧａＡｓの伝導のバンドはΔ２’になるが、界面付近での結晶の対称性はＣ２ｖに属し、どちらも同じバンドΔ１に属する。すなわち、スピン注入の選択則はＳｉだけでなくＧａＡｓにも適用することができる。
【００５０】
図７は、様々な結晶の格子定数（ｎｍ）と、ＭｇＯに対する不整合率（％）の関係を示す図表である。
【００５１】
なお、ＭｇＯの格子定数は０．４２１２６ｎｍであるが、ＳｉなどのへのＭｇＯ層の成長は、結晶面が成長軸回りに４５度回転して成長する傾向があるため、ＭｇＯ格子の面内の対角線の寸法（０．５９５７５ｎｍ）を格子不整合率の基準となる格子定数とし、これを同表の括弧内に示す。すなわち、Ｓｉの格子定数は０．５４３０７ｎｍであるため、ＭｇＯの格子の（１００）面内の対角線の寸法（０．５９５７５ｎｍ）との差分は、０．５４３０７ｎｍ−０．５９５７５ｎｍ＝−０．０５２６８ｎｍであり、格子の不整合率は、−０．０５２６８ｎｍ／０．５９５７５ｎｍ＝−０．０８８４＝−８．８４％となる。なお、他の結晶の格子定数も、ＭｇＯの結晶の対角線寸法の方が、ＭｇＯの格子定数よりも大きさが近いため、この場合には、上述のように成長軸回りに結晶格子が４５度回転して成長する。このように、ＭｇＯは格子が整合するように面内で４５度回転する。
【００５２】
なお、（１００）ＭｇＯ層上に（１００）Ｆｅ層を成長させる場合、Ｆｅ層の結晶格子も、その成長軸回りに４５度回転する傾向がある。この場合、ＦｅはＳｉに対しては回転せず、Ｆｅの結晶格子はＳｉの結晶格子の成長軸の真上に整列している。
【００５３】
図８は、（１００）ＭｇＯと（１００）半導体層との界面における原子配列を示す図である。ＭｇＯの結晶格子は、Ｘ原子からなる結晶格子に対して４５度回転しており、ＭｇＯの格子定数ａＭｇＯの１．４１４２倍が対角線の寸法ａＭｇＯ’となる。Ｘ原子がＳｉからなる場合には格子定数はａｓであり、上述の不整合率は（ａｓ−ａＭｇＯ’）／ａＭｇＯで与えられる。なお、ＧａＡｓ結晶格子の場合にはＸ原子はＧａ原子又はＡｓ原子となる。
【００５４】
図９は、強磁性体からなる２つのＦｅ層間にＭｇＯ層を介在させた場合に、電子が透過するかどうかを示す図表である。○印は透過を示し、×印は不透過を示す。
【００５５】
第１のＦｅ層のエネルギーバンドをΔ１（図５参照）、ＭｇＯ層のエネルギーバンドをΔ１、第２のＦｅ層のエネルギーバンドをΔ１とすると、２つのＦｅ層の磁化の向きが平行である場合には、電子は透過し、反平行ではある場合には透過しない。
【００５６】
固体中の波は並進対称性があるため、進行方向である波数と、波数に垂直な面内の振動状態を用いて指定できる。この波の性質は、電子も格子振動フォノンも同様に取り扱うことができる。波数がＸ方向である波のバンドは、図１４等に示されるようにΔ１、Δ２、Δ２’、Δ５のように示される。これらのΔの後の数字は、波の面内振動の対称性に分類して付加された文字であり、固体物理学の基本的な教科書である「キッテル固体の量子論」に示されている。一般には、Δの後の数字は下付文字で示されるが、ここでは文字の明瞭性を優先して下付文字にしないで表記している。
【００５７】
２つのＦｅ層のエネルギーバンドが共にΔ２であり、ＭｇＯ層のエネルギーバンドがΔ２’であるとすると、磁化の向きに関わらず電子が透過する。同様に、２つのＦｅ層のエネルギーバンドが共にΔ２’であり、ＭｇＯ層のエネルギーバンドがΔ２である場合、磁化の向きに関わらず電子が透過する。また、２つのＦｅ層のエネルギーバンドが共にΔ５、ＭｇＯ層のエネルギーバンドがΔ５である場合、磁化の向きに関わらず電子が透過する。
【００５８】
本実施形態のＦｅ及びＭｇＯの結晶構造は、共にＣ４ｖに属する。ただし、格子整合のため、ＭｇＯ結晶は、結晶のｚ軸（成長軸）回りに４５度回転している。ＦｅとＭｇＯは、結晶の対称性が同じ種類に属している。Ｆｅの場合、圧倒的にΔ１バンドの電子透過率が高くなっている。また、アップスピンは、Δ１バンド成分をフェルミ準位に有しているが、ダウンスピンのΔ１バンドはフェルミ準位より高い（図５参照）。したがって、ダウンスピンのΔ１バンドの電子は、ＦｅとＭｇＯの界面をトンネルすることができない。上記磁化の向きが平行の場合、アップスピンのΔ１成分の大きな電流が流れるが、磁化の向きが反平行の場合には、Δ１以外の成分しか流れないので、全体の電流量は小さくなる。なお、Ｃ４ｖはブリルアンゾーンΔ線上の電子の対称性をシェーンフリース表記で示しており、これは４回回転軸とそれを含む鏡映面を有する対称要素からなる点群からなる正方晶と同じ対称性を有することを示している。
【００５９】
なお、固体物理学によれば、Ｃ４ｖの場合のバンドΔ１の基底関数はｚ２，ｚであり、バンドΔ１’の基底関数はｘｙ（ｘ２−ｙ２）であり、バンドΔ２の基底関数はｘ２−ｙ２であり、バンドΔ２’の基底関数はｘｙであるとされている。また、Ｃ２ｖの場合のバンドΔ１の基底関数はｚ，ｘ２，ｙ２，ｚ２であり、バンドΔ２の基底関数はｘｙであり、バンドΔ３の基底関数はｘ、ｘｚであり、バンドΔ４の基底関数はｙ、ｙｚであるとされている。
【００６０】
図１０は、図１に示した実施形態に係るスピンＭＯＳＦＥＴの構造について、電子透過の選択則について示す図表である。ソース電極又はドレイン電極をＣｏＸＦｅ１−Ｘ（Ｘ＝０）、すなわちＦｅから構成し、トンネル障壁層をＭｇＯから構成し、半導体基板をＳｉから構成し、ＳｉとＭｇＯとの界面のＳｉ側に、これらの接触に伴って発生する界面障壁が形成されているとする。
【００６１】
図１０（ａ）は、Ｓｉからなる半導体基板上に、ＭｇＯからなるトンネル障壁層を成長させた場合において、ＭｇＯが上述のようにＳｉに対して４５度回転した場合の選択則を示している。
【００６２】
この場合、ＦｅのバンドΔ１、ＭｇＯのバンドΔ１、界面障壁のバンドΔ１、ＳｉのバンドΔ１の場合、ソース電極及びドレイン電極の磁化の向きが平行の場合、ＦｅとＳｉとの間のＭｇＯを透過して電子が流れ、磁化の向きが反平行の場合ＦｅとＳｉとの間には電子は流れない。
【００６３】
ＦｅのバンドΔ２、ＭｇＯのバンドΔ２’、界面障壁のバンドΔ２、ＳｉのバンドΔ２の場合、ソース電極及びドレイン電極の磁化の向きに拘らず、ＦｅとＳｉとの間には電子は流れない。
【００６４】
ＦｅのバンドΔ２’、ＭｇＯのバンドΔ２、界面障壁のバンドΔ１、ＳｉのバンドΔ１の場合、ソース電極及びドレイン電極の磁化の向きに拘らず、ＦｅとＳｉとの間には電子が流れる。
【００６５】
ＦｅのバンドΔ５、ＭｇＯのバンドΔ５、界面障壁のバンドΔ３＋Δ４、ＳｉのバンドΔ３＋Δ４の場合、ソース電極及びドレイン電極の磁化の向きに拘らず、ＦｅとＳｉとの間には電子は流れない。
【００６６】
図１０（ｂ）は、ＭｇＯがＳｉに対して回転しなかった場合の選択則を示している。
【００６７】
この場合、ＦｅのバンドΔ１、ＭｇＯのバンドΔ１、界面障壁のバンドΔ１、ＳｉのバンドΔ１の場合、ソース電極及びドレイン電極の磁化の向きが平行の場合、ＦｅとＳｉとの間のＭｇＯを透過して電子が流れ、磁化の向きが反平行の場合ＦｅとＳｉとの間には電子は流れない。
【００６８】
ＦｅのバンドΔ２、ＭｇＯのバンドΔ２’、界面障壁のバンドΔ１、ＳｉのバンドΔ１の場合、ソース電極及びドレイン電極の磁化の向きに拘らず、ＦｅとＳｉとの間には電子は流れる。
【００６９】
ＦｅのバンドΔ２’、ＭｇＯのバンドΔ２、界面障壁のバンドΔ２、ＳｉのバンドΔ２の場合、ソース電極及びドレイン電極の磁化の向きに拘らず、ＦｅとＳｉとの間には電子が流れない。
【００７０】
ＦｅのバンドΔ５、ＭｇＯのバンドΔ５、界面障壁のバンドΔ３＋Δ４、ＳｉのバンドΔ３＋Δ４の場合、ソース電極及びドレイン電極の磁化の向きに拘らず、ＦｅとＳｉとの間には電子は流れない。
【００７１】
なお、上述のソース電極又はドレイン電極を構成する磁性体材料として、他の材料が用いることができるかどうかについて検討する。
【００７２】
図１１は、Ｎｉの波数ベクトル（Γ［０００］、Ｘ［１００］）とエネルギーＲｙ（ｒｙｄｂｅｒｇ定数＝１３．６ｅＶ）との関係を示すグラフである。これは非特許文献６に開示されたグラフである。
【００７３】
実線はダウンスピンのバンドを示し、点線はアップスピンのバンドを示している。アップスピンのΔ１バンド、及びダウンスピンのΔ１バンドが、共に、フェルミレベルＥｓを横切っており、Δ１バンドのスピン分極率は１００％とはならない。したがって、磁化の向きの相違による選択則は成立せず、ＮｉはスピンＦＥＴのソース電極又はドレイン電極としては用いることはできない。
【００７４】
図１２は、Ｆｅ／ＭｇＯ／Ｆｅの積層構造における層数とトンネル状態密度Ｄとの関係を示すグラフである。このグラフは、非特許文献３に開示されたものである。このグラフは、本発明とは直接的には関係ないが、上述の選択則が成立する場合に、電子がどの程度流れないかを考察するのには役立つものと考えられる。
【００７５】
図１２（ａ）は、２つのＦｅ層の磁化の向きが平行の場合を示し、図１２（ｂ）は、２つのＦｅ層の磁化の向きが反平行の場合を示している。
【００７６】
ＭｇＯ結晶がＳｉに対して回転しない場合、ＭｇＯを透過する電子の中にはグラフのΔ２’バンドを通るものがあるが、ＭｇＯが４層もあれば、透過電子量はＦｅ内の量の１／１０１５倍よりも小さくなり、実質的にこの電子は透過しなくなる。バンドΔ５の電子はＭｇＯを透過する可能性があるが、このΔ５の電子は、実施形態のようにＳｉを用いた場合、上述の界面障壁で遮断され、Ｓｉの伝導バンドには到達しないものと見込まれる。なお、Δ１の電子のみが伝導に寄与する。なお、ＭｇＯの出力側の状態密度Ｄ１とＤ２の差は、ＭＲ（磁気抵抗効果）素子ではＭＲ比を意味している。
【００７７】
また、上記実施形態のように、Ｓｉ上にＭｇＯを成長させた場合、一般には上述のようにＭｇＯの結晶格子が成長軸回りに４５度回転する。この場合、ＭｇＯを透過する電子にはバンドΔ２を通るものがあるが、この電子量は、Δ２’バンドを通る量よりも小さくなり、選択則がより強く効くことになる。特に、ＭｇＯとＳｉとの間の界面障壁は、上述の選択則によって、より強くバンドΔ５の電子の透過を阻害するため、Δ１バンドの電子のみが伝導に寄与する。Δ１バンドの電子は、図５に示したように、アップスピンとダウンスピンが分離され、１００％スピン分極しているので、上述の構造によれば、ハーフメタルを用いることなく、実質的にハーフメタルを用いた場合と同等の効果を奏することができる。また、ＭｇＯの波動関数を考慮すると、ＭｇＯはＦｅに対してΔ２バンドがほとんど結合しないこととなる。
【００７８】
図１３は、ＭｇＯ内のエネルギー（Ｈａｒｔｒｅｅｓ）と（ｋΔｚ）２の関係を示すグラフである。このグラフは、非特許文献３に開示されたものである。なお、１Ｈａｒｔｒｅｅｓ＝２７．２１０７ｅＶである。ｋは［００１］方向のものであり、ΔｚはＭｇＯ（１００）面の格子面間隔である。ＥＦはフェルミ準位、ＥＣは伝導帯の下端準位、ＥＶは価電子帯の上端準位を示し、Ｅｇはエネルギーバンドギャップを示している。バンドが下方に下がるとトンネル減衰率が上昇し、電子が透過しにくくなる。Δ１バンドは、Δ２’、Δ５バンドよりもトンネル透過率が高く、Ｆｅに対するトンネル材料としてはＭｇＯが優れていることが分かる。
【００７９】
ＭｇＯの虚数バンドはΔ１が最も減衰率が小さく、続いてΔ５バンド，Δ２’バンドになる。Δ２バンドは減衰率が大きく、図では示されていない。ＦｅのΔ２’バンドを通る電子は、ＭｇＯではΔ２バンドを伝播するが、その確率はΔ１の１／１０２０以下であり、無視することができる。したがって、実施の形態に係るスピンＦＥＴでは、Δ１バンドの電子しか伝導に寄与しない。Δ１バンドだけをみると、Ｆｅはハーフメタルと同じバンド構造となっているため、有限のバイアス電圧ＶＤＳをソース電極とドレイン電極との間に印加した場合、ダウンスピンのΔ１バンドとフェルミレベルＥＦのエネルギー差は、ハーフメタルを用いた場合の電位差φＨＭと同じ働きをする。
【００８０】
以上のように、ＭｇＯの特異なバンド構造は、実質的にＦｅのΔ１とΔ５バンドに対して、対称性をもったバンドの電子のみを透過させるが、上述のように、Δ５の電子は界面障壁によって伝導が阻害されるため、実質的にはΔ１バンドの電子が伝導に寄与する。
【００８１】
図１４は、Ｓｉにおける波数ベクトル（Γ［０００］、Ｘ［１００］）とエネルギー（ｅＶ）の関係を示すグラフであり、このグラフは、非特許文献５に開示されたものである。
結晶構造がＣ４ｖの場合、エネルギーバンドギャップＥｇ内のトンネル伝導を規定するのは、虚数域ではΔ１ではなく、Δ２’とΔ５である。
結晶構造がＣ２ｖの場合、Δ３＋Δ４のバンドがエネルギーバンドギャップＥｇ内のトンネル伝導を規定する。
ＭｇＯとＳｉとの間の界面障壁は、電子に対するトンネル障壁としても機能する。この界面障壁では、Ｓｉの虚バンドの対称性により、ＭｇＯのΔ２’またはΔ５の電子だけが透過する。
【００８２】
Ｓｉの［１００］、［０１０］、［００１］方向のΔバンドの伝導帯は、Ｃ４ｖでΔ１またはΔ２’である。ＳｉのΔ５バンドは、伝導帯の下端より２ｅＶ以上高く、実際のバイアス電圧ＶＤＳは、２ｅＶ以下で使われるので、実質的に無視できる。また、Δ５バンドの電子の透過率は低いので、バイアス電圧ＶＤＳが２ｅＶ以上であっても、電流への寄与は小さく、無視できる。Ｓｉのバルク結晶構造はＣ４ｖに属するが、ＳｉとＭｇＯの界面付近では、その結晶構造の螺旋対称性が無くなるため、Ｃ２ｖに属することとなる。Ｃ２ｖの場合、Δ１とΔ２’は、同じΔ１表現に属する。したがって、Ｓｉ、Ｇｅ、ＧａＡｓ等の良く知られた化合物半導体、ＩＶ半導体の伝導帯は全てＣ２ｖでΔ１となる。なお、図１４及び図６は、バルク結晶のＣ４Ｖの状態を示しているが、界面付近では対称性がバルクとは異なりＣ２Ｖとなる。
【００８３】
なお、ＳｉとＭｇＯとの間の界面障壁は、トンネル障壁と同じ扱いになるため、波動関数の対称性は、波数が虚数であるエバネッセント波に適用される。Ｓｉの虚バンドは、Ｃ４Ｖの場合、Δ２’とΔ５である。結晶がＣ２ｖの場合、伝導バンドは、Δ１とΔ３＋Δ４になる。
【００８４】
ＭｇＯ及びＦｅはＣ４ｖに属している。Ｆｅにおいては、Δ１バンドとΔ２’バンドの電子だけが伝導に寄与する。Δ２’バンドはＭｇＯではΔ２虚バンドとしてトンネルするが、トンネル確率は非常に小さい。従って実質的に本発明の素子ではΔ１バンドのみが伝導に寄与する．Δ１バンドは１００％スピン分極しているため、結局、これはハーフメタルと同じであり、φＨＭはダウンスピンのΔ１バンドとフェルミ準位の差となる。ＦｅのΔ１とΔ２’のみが透過することがわかる。
【００８５】
上述したように、実施の形態に係るスピンＦＥＴでは、（１００）Ｆｅ／（１００）ＭｇＯ／（１００）Ｓｉの積層構造からなるコヒーレントな伝導を用い、単結晶のエピタキシャル膜として、ＭｇＯ層とＦｅ層をＳｉ基板上に成膜している。電子伝導は、各層間の波動関数に対称性がある場合に生じる。また、半導体基板の材料を、Ｓｉに代えて、Ｇｅ、ＧａＡｓ又はＧａＰとしても、これらのエネルギーバンド構造は類似しているため、上述の作用を奏する。なお、上述のスピンＭＯＳＦＥＴでは、ゲート酸化膜を除去し、ゲート電極が半導体基板に直接接触させることで、ショットキ型のスピンＦＥＴとして機能させることもできる。
【図面の簡単な説明】
【００８６】
【図１】実施形態に係るスピンＦＥＴ１０の縦断面構成を示す図である。
【図２】ソース電極５とドレイン電極７におけるエネルギーバンド図である。
【図３】波動関数ΨＩ、ΨＩＩ、ΨＩＩＩが成立する媒質内を電子が通過する概念を示す図である。
【図４】実施形態で得られたスピンＭＯＳＦＥＴの電流／電圧特性を示すグラフである。
【図５】ＦｅとＣｏの波数ベクトルｋＺとエネルギーＥ（ｅＶ）の関係を示すグラフである。
【図６】（ａ）Ｇｅ、（ｂ）ＧａＡｓ、（ｃ）Ｓｉ、（ｄ）ＧａＰにおける波数ベクトルとエネルギー（ｅＶ）の関係を示すグラフである。
【図７】様々な結晶の格子定数（ｎｍ）と、ＭｇＯに対する不整合率（％）の関係を示す図表である。
【図８】（１００）ＭｇＯと（１００）半導体層との界面における原子配列を示す図である。
【図９】強磁性体からなる２つのＦｅ層間にＭｇＯ層を介在させた場合に、電子が透過するかどうかを示す図表である。
【図１０】図１に示した実施形態に係るスピンＭＯＳＦＥＴの構造について、電子透過の選択則について示す図表である。
【図１１】Ｎｉの波数ベクトル（Γ［０００］、Ｘ［１００］）とエネルギーＲｙ（ｒｙｄｂｅｒｇ定数＝１３．６ｅＶ）との関係を示すグラフである。
【図１２】Ｆｅ／ＭｇＯ／Ｆｅの積層構造における層数とトンネル状態密度Ｄとの関係を示すグラフである。
【図１３】ＭｇＯ内のエネルギー（Ｈａｒｔｒｅｅｓ）と（ｋΔｚ）２の関係を示すグラフである。
【図１４】Ｓｉにおける波数ベクトル（Γ［０００］、Ｘ［１００］）とエネルギー（ｅＶ）の関係を示すグラフである。
【図１５】特許文献１に記載のスピンＭＯＳＦＥＴの基本構造を示す図である。
【図１６】図１５のスピンＭＯＳＦＥＴにおけるソース電極５とドレイン電極７との間のバイアス電圧（ＶＤＳ）と、ドレイン電流ＩＤとの関係を示すグラフである。
【符号の説明】
【００８７】
１・・・半導体基板、２・・・絶縁層、３・・・ゲート電極、４，６・・・トンネル障壁層、５・・・ソース電極、７・・・ドレイン電極、ＭＳ・・・ソース電極の磁化の向き、ＭＤ・・・ドレイン電極の磁化の向き、ＣＨ・・・チャネル。
【図１】
2010021291.tif 000003
【図３】
2010021291.tif 000004
【図４】
2010021291.tif 000005
【図５】
2010021291.tif 000006
【図６】
2010021291.tif 000007
【図７】
2010021291.tif 000008
【図８】
2010021291.tif 000009
【図９】
2010021291.tif 000010
【図１０】
2010021291.tif 000011
【図１１】
2010021291.tif 000012
【図１２】
2010021291.tif 000013
【図１３】
2010021291.tif 000014
【図１４】
2010021291.tif 000015
【図１５】
2010021291.tif 000016
【図１６】
2010021291.tif 000017
【図２】
2010021291.tif 000018