(57)【要約】【課題】平板状ヨークが十分な接着強度を備え、該ヨークの角部にバリが発生して品質を損なうことのない非可逆回路素子及びその製造方法を得る。【解決手段】フェライト３２に第１中心電極及び第２中心電極を巻回し、永久磁石４１で挟み込んだフェライト・磁石素子３０を回路基板２０上に実装し、該素子３０の表面に接着剤層１５を介して平板状ヨーク１０を設けた非可逆回路素子（２ポート型アイソレータ）。ヨーク１０の角部には切欠き１１が形成され、該切欠き１１に接着剤層１５が入り込むことでヨーク１０の接着強度が向上する。【選択図】図１
2010081394.tif 000002
【特許請求の範囲】
【請求項１】
互いに電気的に絶縁状態で交差して巻回された第１中心電極及び第２中心電極を備えた直方体形状のフェライトと、該フェライトの両主面を挟着する一対の永久磁石とからなるフェライト・磁石素子と、
表面に端子電極が形成された回路基板と、
前記フェライト・磁石素子の表面に接着された平板状のヨークと
を備え、
前記第１中心電極は、一端が入力ポートに電気的に接続され、他端が出力ポートに電気的に接続され、
前記第２中心電極は、一端が出力ポートに電気的に接続され、他端がグランドポートに電気的に接続され、
前記入力ポートと前記出力ポートとの間に第１整合容量が電気的に接続され、
前記出力ポートと前記グランドポートとの間に第２整合容量が電気的に接続され、
前記入力ポートと前記出力ポートとの間に抵抗が電気的に接続され、
前記フェライト・磁石素子は前記回路基板の表面にフェライトの主面が垂直方向に位置するように配置され、
前記平板状ヨークの角部は切欠かれていること、
を特徴とする非可逆回路素子。
【請求項２】
前記平板状ヨークの中央部分に開口が形成されていることを特徴とする請求項１に記載の非可逆回路素子。
【請求項３】
請求項１又は請求項２に記載の非可逆回路素子の製造方法であって、
マザー回路基板の表面に複数の前記フェライト・磁石素子をマトリクス状に配置するとともに、該フェライト・磁石素子の表面に接着剤層を介して、角部に相当する部分に開口を形成したマザーヨークを配置し、
前記マザー回路基板及び前記マザーヨークを前記開口を含むラインで一単位の非可逆回路素子にカットすること、
を特徴とする非可逆回路素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、非可逆回路素子、特に、マイクロ波帯で使用されるアイソレータやサーキュレータなどの非可逆回路素子及びその製造方法に関する。
【背景技術】
【０００２】
従来より、アイソレータやサーキュレータなどの非可逆回路素子は、予め定められた特定方向にのみ信号を伝送し、逆方向には伝送しない特性を有している。この特性を利用して、例えば、アイソレータは、自動車電話、携帯電話などの移動体通信機器の送信回路部に使用されている。
【０００３】
この種の非可逆回路素子として、特許文献１には、低損失の２ポート型アイソレータを開示している。この２ポート型アイソレータは、直方体をなすフェライトに互いに電気的に絶縁状態で交差する第１中心電極及び第２中心電極を配置し、フェライトの両主面に設けた一対の永久磁石から直流磁界を印加するようにしたもので、磁気回路とシールドを兼ねる平板状ヨークをフェライト・磁石素子の表面に接着している。
【０００４】
そして、この非可逆回路素子は、いわゆる多数個取りの手法で製造される。即ち、整合容量などを内蔵したマザー回路基板上にフェライト・磁石素子をマトリクス状に配置するとともに、該フェライト・磁石素子上にマザーヨークを接着し、一単位の非可逆回路素子にダイサーでカットしている。
【０００５】
しかし、このようにして製造される非可逆回路素子にあっては、平板状ヨークとフェライト・磁石素子との接着強度が十分ではなく、カット時に平板状ヨークが剥がれるという問題点を有していた。また、カット時に平板状ヨークの角部にバリが生じ、製品の品質を損なうという問題点も有していた。
【０００６】
さらに、平板状ヨークはフェライトに巻回された中心電極の近傍に位置するため、中心電極で発生する高周波磁束によって平板状ヨークにうず電流が発生し、高周波損失が大きくなるという問題点を有していた。
【特許文献１】国際公開第２００８−０９６４９４号パンフレット
【発明の開示】
【発明が解決しようとする課題】
【０００７】
そこで、本発明の第１の目的は、平板状ヨークが十分な接着強度を備え、該ヨークの角部にバリが発生して品質を損なうことのない非可逆回路素子及びその製造方法を提供することにある。
【０００８】
本発明の第２の目的は、前記第１の目的を達成するとともに、平板状ヨークに発生するうず電流を遮断して高周波損失を抑制することのできる非可逆回路素子を提供することにある。
【課題を解決するための手段】
【０００９】
前記目的を達成するため、本発明の第１の形態である非可逆回路素子は、
互いに電気的に絶縁状態で交差して巻回された第１中心電極及び第２中心電極を備えた直方体形状のフェライトと、該フェライトの両主面を挟着する一対の永久磁石とからなるフェライト・磁石素子と、
表面に端子電極が形成された回路基板と、
前記フェライト・磁石素子の表面に接着された平板状ヨークと、
を備え、
前記第１中心電極は、一端が入力ポートに電気的に接続され、他端が出力ポートに電気的に接続され、
前記第２中心電極は、一端が出力ポートに電気的に接続され、他端がグランドポートに電気的に接続され、
前記入力ポートと前記出力ポートとの間に第１整合容量が電気的に接続され、
前記出力ポートと前記グランドポートとの間に第２整合容量が電気的に接続され、
前記入力ポートと前記出力ポートとの間に抵抗が電気的に接続され、
前記フェライト・磁石素子は前記回路基板の表面にフェライトの主面が垂直方向に位置するように配置され、
前記平板状ヨークの角部は切欠かれていること、
を特徴とする。
【００１０】
本発明の第２の形態である非可逆回路素子の製造方法は、
前記第１の形態である非可逆回路素子の製造方法であって、
マザー回路基板の表面に複数の前記フェライト・磁石素子をマトリクス状に配置するとともに、該フェライト・磁石素子の表面に接着剤層を介して、角部に相当する部分に開口を形成したマザーヨークを配置し、
前記マザー回路基板及び前記マザーヨークを前記開口を含むラインで一単位の非可逆回路素子にカットすること、
を特徴とする。
【００１１】
前記非可逆回路素子においては、挿入損失の小さな２ポート型の集中定数型アイソレータを得ることができることに加えて、平板状ヨークの切欠かれた角部に接着剤層が入り込むため、接着強度が向上して剥がれなどの不具合が生じることはない。また、多数個取りにより製造時においては、マザーヨークを平板状ヨークの角部に相当する部分に形成された開口を含むラインでダイサーなどでカットすることにより、角部にバリが発生することが解消される。
【００１２】
また、前記非可逆回路素子において、平板状ヨークの中央部分には開口が形成されていることが好ましい。フェライトに巻回された中心電極で発生する高周波磁束によって平板状ヨークにうず電流が発生するが、平板状ヨークに形成された開口によってうず電流の流れが遮断され、高周波損失が抑制される。
【発明の効果】
【００１３】
本発明によれば、平板状ヨークの角部に切欠きを形成したため、平板状ヨークの接着強度が向上し、カット時に角部にバリが発生することが解消される。また、平板状ヨークに開口を形成することにより、高周波損失を抑制することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明に係る非可逆回路素子及びその製造方法の実施例について添付図面を参照して説明する。
【００１５】
（第１実施例、図１〜図５参照）
本発明に係る非可逆回路素子の第１実施例である２ポート型アイソレータの分解斜視図を図１に示す。この２ポート型アイソレータは、集中定数型アイソレータであり、概略、回路基板２０と、フェライト３２と一対の永久磁石４１とからなるフェライト・磁石素子３０と、平板状ヨーク１０と、接着剤層１５と、チップ抵抗Ｒとで構成されている。
【００１６】
フェライト３２には、図３に示すように、表裏の主面３２ａ，３２ｂに、絶縁材３４Ａ，３４Ｂにて互いに電気的に絶縁された第１中心電極３５及び第２中心電極３６が形成されている。ここで、フェライト３２は互いに平行な第１主面３２ａ及び第２主面３２ｂを有する直方体形状をなしている。
【００１７】
また、永久磁石４１はフェライト３２に対して磁界を主面３２ａ，３２ｂに垂直方向に印加するように主面３２ａ，３２ｂに対向して、例えば、エポキシ系の接着剤４２（図１参照）を介して接着され、フェライト・磁石素子３０を形成している。永久磁石４１の主面はフェライト３２の主面３２ａ，３２ｂと同一寸法であり、互いの外形が一致するように主面どうしを対向させて配置されている。
【００１８】
第１中心電極３５は導体膜にて形成されている。即ち、図３に示すように、この第１中心電極３５は、フェライト３２の下面に形成された接続用電極３５ａに接続された状態で第１主面３２ａにおいて左下から立ち上がってほぼ水平方向に形成され、右上方に立ち上がって上面の中継用電極３５ｂを介して第２主面３２ｂに回り込む。第２主面３２ｂにおいて、第１中心電極３５は、第１主面３２ａと透視状態でほぼ重なるように形成され、その端部は下面に形成された接続用電極３５ｃに接続されている。このように、第１中心電極３５はフェライト３２に１ターン巻回されている。そして、第１中心電極３５と第２中心電極３６とは、間に絶縁材３４Ａ，３４Ｂが形成されて互いに絶縁された状態で交差している。中心電極３５，３６の交差角は必要に応じて設定され、入力インピーダンスや挿入損失が調整されることになる。
【００１９】
第２中心電極３６は導体膜にて形成されている。この第２中心電極３６は、まず、０．５ターン目３６ａがフェライト３２の下面に形成された接続用電極３５ｃと接続された状態で第２主面３２ｂにおいて第１中心電極３５と斜めに交差する状態で立ち上がり、上面の中継用電極３６ｂを介して第１主面３２ａに回り込み、１ターン目３６ｃが第１主面３２ａにおいて第１中心電極３５と直交する状態で形成されている。１ターン目３６ｃの下端部は下面の中継用電極３６ｄを介して第２主面３２ｂに回り込み、１．５ターン目３６ｅが第２主面３２ｂにおいて立ち上がり、上面の中継用電極３６ｆを介して第１主面３２ａに回り込んでいる。以下同様に、２ターン目３６ｇ、中継用電極３６ｈ、２．５ターン目３６ｉ、中継用電極３６ｊ、３ターン目３６ｋがフェライト３２の表面にそれぞれ形成されている。３ターン目３６ｋの下端部はフェライト３２の下面に形成した接続用電極３６ｌに接続されている。
【００２０】
前記接続用電極３５ａ，３５ｃ，３６ｌや中継用電極３５ｂ，３６ｂ，３６ｄ，３６ｆ，３６ｈ，３６ｊは、フェライト３２の上下面に形成された凹部に電極用導体を塗布又は充填して形成されている。この種の電極は、マザーフェライト基板に予めスルーホールを形成し、このスルーホールを電極用導体で充填した後、スルーホールを分断する位置でカットすることによって形成される。なお、各種電極はスルーホールに導体膜として形成したものであってもよい。また、多数個取りの手法で製作される場合、マザーフェライト基板に接着剤を介して永久磁石をも積層した状態でカットされることもある。
【００２１】
フェライト３２としては、ＹＩＧフェライトなどが用いられている。第１及び第２中心電極３５，３６や各種電極は銀や銀合金の厚膜又は薄膜として印刷、転写、フォトリソグラフィなどで形成することができる。中心電極３５，３６の絶縁材３４Ａ，３４Ｂとしては、ガラスやアルミナなどの誘電体厚膜、ポリイミドなどの樹脂膜などを用いることができる。
【００２２】
永久磁石４１は、通常、ストロンチウム系、バリウム系、ランタン−コバルト系のフェライトマグネットが用いられる。永久磁石４１とフェライト３２とを接着する接着剤４２としては、一液性の熱硬化型エポキシ接着剤を用いることが最適である。
【００２３】
回路基板２０は、複数枚の誘電体シート上に所定の電極を形成して積層し、焼結した積層型基板であり、その内部には、等価回路である図４に示すように、整合用コンデンサＣ１，Ｃ２、インピーダンス整合用コンデンサＣＳ１，ＣＳ２が内蔵されている。また、上面には入力端子電極２５、出力端子電極２６及びグランド端子電極２７がそれぞれ形成され、下面には図示しない入力用外部端子電極ＩＮ、出力用外部端子電極ＯＵＴ及びグランド用外部端子電極ＧＮＤがそれぞれ形成されている。なお、等価回路に示されている終端抵抗はチップ抵抗Ｒとして回路基板２０上に外付けされる。
【００２４】
平板状ヨーク１０は、高周波電磁回路を形成するとともにシールド機能を有するもので、前記フェライト・磁石素子３０の表面に接着剤層１５を介して固定されている。この接着剤層１５にはエポキシ系の接着剤が用いられる。
【００２５】
ここで、前記アイソレータの一回路例を図４の等価回路を参照して説明する。入力用外部端子電極ＩＮは整合用コンデンサＣＳ１を介して入力ポートＡ（入力端子電極２５）に接続され、該入力ポートＡは整合用コンデンサＣ１と終端抵抗Ｒとに接続されるとともに、第１中心電極３５の一端（電極３５ａ）に接続されている。第１中心電極３５の他端及び第２中心電極３６の一端（電極３５ｃ）は、出力ポートＢ（出力端子電極２６）に接続されるとともに、終端抵抗Ｒ及びコンデンサＣ１，Ｃ２に接続され、かつ、コンデンサＣＳ２を介して出力用外部端子電極ＯＵＴに接続されている。第２中心電極３６の他端（電極３６ｌ）及びコンデンサＣ２はグランドポートＣ（グランド端子電極２７）に接続され、かつ、グランド用外部端子電極ＧＮＤに接続されている。
【００２６】
前記フェライト・磁石素子３０は、回路基板２０上にフェライト３２の主面３２ａ，３２ｂが垂直方向に位置するように載置され、フェライト３２の下面に形成した接続用電極３５ａ，３５ｃ，３６ｌが回路基板２０上の端子電極２５，２６，２７とリフローはんだ付けによって一体化される。また、チップ抵抗Ｒは端子電極２５，２６にリフローはんだ付けによって一体化される。
【００２７】
以上の構成からなる２ポート型アイソレータにおいては、第１中心電極３５の一端が入力ポートＡに接続され他端が出力ポートＢに接続され、第２中心電極３６の一端が出力ポートＢに接続され他端がグランドポートＣに接続されているため、挿入損失の小さな２ポート型の集中定数型アイソレータとすることができる。さらに、動作時において、第２中心電極３６に大きな高周波電流が流れ、第１中心電極３５にはほとんど高周波電流が流れない。コンデンサＣＳ１は入力側のインピーダンスを５０Ωに整合させ、コンデンサＣＳ２は出力側のインピーダンスを５０Ωに整合させる。
【００２８】
さらに、本２ポート型アイソレータにおいて、フェライト・磁石素子３０は、フェライト３２と一対の永久磁石４１が接着剤４２で一体化されていることで、機械的に安定となり、振動や衝撃で変形・破損しない堅牢なアイソレータとなる。
【００２９】
ところで、平板状ヨーク１０は、図１や図２に示すように、四つの角部に円弧状の切欠き１１が形成されている。図２（Ｂ）に示すように、回路基板２０上に配置されたフェライト・磁石素子３０の周囲には樹脂材１６が充填されており、フェライト・磁石素子３０の表面及び樹脂材１６の表面と平板状ヨーク１０との間に介在された接着剤層１５は切欠き１１に入り込む。それゆえ、ヨーク１０の接着強度が向上して剥がれなどの不具合が生じることはない。
【００３０】
また、この２ポート型アイソレータは多数個取りの手法によって製造される。即ち、マザー回路基板の表面に複数のフェライト・磁石素子３０をマトリクス状に配置し、樹脂材１６を充填するとともに、該フェライト・磁石素子３０の表面に接着剤層１５を介して、図５に示すマザーヨーク１０Ａを配置する。マザーヨーク１０Ａには、平板状ヨーク１０の角部に相当する部分に円形状の開口１１Ａが形成されており、この開口１１Ａを含む一点鎖線で示すラインでカットし、一単位のアイソレータとする。
【００３１】
このように、マザーヨーク１０Ａを開口１１Ａを含むラインでダイサーなどでカットすることにより、角部にバリが発生することが解消される。
【００３２】
（第２実施例、図６及び図７参照）
本発明に係る非可逆回路素子の第２実施例である２ポート型アイソレータの分解斜視図を図６に示す。この２ポート型アイソレータは、基本的な構成を前記第１実施例と同じくする集中定数型アイソレータである。従って、本第２実施例においても第１実施例と同様の作用効果を有している。
【００３３】
本第２実施例における特有の構成は、平板状ヨーク１０に、前記切欠き１１に加えて、中央部分に矩形の開口１２を形成した点にある。この開口１２は、図７に示すように、フェライト・磁石素子３０の直上に位置しており、その大きさは、図７（Ａ）の平面視でフェライト３２よりも若干大きい。
【００３４】
中心電極３５，３６（特に、複数巻回されている第２中心電極３６）で発生する高周波磁束によって平板状ヨーク１０にうず電流が発生する。しかし、平板状ヨーク１０に形成された開口１２によってうず電流の流れが遮断され、高周波損失が抑制される。従って、開口１２はフェライト３２に巻回された中心電極３５，３６よりも平面視で大きいサイズであることが好ましい。また、開口１２に接着剤層１５が入り込むことによって、平板状ヨーク１０の接着強度がより向上する。
【００３５】
（他の実施例）
なお、本発明に係る非可逆回路素子及びその製造方法は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。
【００３６】
例えば、永久磁石４１のＮ極とＳ極を反転させれば、入力ポートＡと出力ポートＢが入れ替わる。また、前記第１及び第２中心電極３５，３６の形状は種々に変更することができる。例えば、第１中心電極３５はフェライト３２の主面３２ａ，３２ｂ上で２本に分岐していてもよい。また、第２中心電極３６は１ターン以上巻回されていればよい。
【００３７】
また、コンデンサＣ１，Ｃ２，ＣＳ１，ＣＳ２はチップコンデンサで構成してもよいが、アイソレータ自体の小型化のためには回路基板２０に内蔵することが好ましい。
【図面の簡単な説明】
【００３８】
【図１】本発明の第１実施例である非可逆回路素子（２ポート型アイソレータ）を示す分解斜視図である。
【図２】第１実施例である２ポート型アイソレータを示し、（Ａ）は平面図、（Ｂ）はＹ１−Ｙ１断面図である。
【図３】中心電極付きフェライトを示す分解斜視図である。
【図４】２ポート型アイソレータの等価回路図である。
【図５】マザーヨークを示す平面図である。
【図６】本発明の第２実施例である非可逆回路素子（２ポート型アイソレータ）を示す分解斜視図である。
【図７】第２実施例である２ポート型アイソレータを示し、（Ａ）は平面図、（Ｂ）はＹ２−Ｙ２断面図である。
【符号の説明】
【００３９】
１０…平板状ヨーク
１０Ａ…マザーヨーク
１１Ａ…開口
１１…切欠き
１２…開口
２０…回路基板
２５…入力端子電極
２６…出力端子電極
２７…グランド端子電極
３０…フェライト・磁石素子
３２…フェライト
３５…第１中心電極
３６…第２中心電極
４１…永久磁石
Ａ…入力ポート
Ｂ…出力ポート
Ｃ…グランドポート
Ｒ…抵抗
Ｃ１，Ｃ２…コンデンサ
【図１】
2010081394.tif 000003
【図２】
2010081394.tif 000004
【図３】
2010081394.tif 000005
【図４】
2010081394.tif 000006
【図５】
2010081394.tif 000007
【図６】
2010081394.tif 000008
【図７】
2010081394.tif 000009