(57)【要約】      （修正有）【課題】消費電流を削減した出力回路を提供する。【解決手段】入力端子にベースが接続されコレクタが第１の電源端子に接続されエミッタが出力端子に接続された第１のトランジスタと、コレクタが前記出力端子に接続されエミッタが第２の電源端子に接続された第２のトランジスタと、該第２のトランジスタとともに第１のカレントミラー回路を構成する第３のトランジスタと、該第１のカレントミラー回路に電流を供給する第１の電流源とを備える出力回路において、前記第１の電流源を前記入力端子に入力する入力電圧を電流に変換し、前記入力電圧の変化に逆比例して変化する電流を出力する電圧／電流変換回路で構成する。【選択図】図１
2010021877.tif 000002
【特許請求の範囲】
【請求項１】
入力端子にベースが接続されコレクタが第１の電源端子に接続されエミッタが出力端子に接続された第１のトランジスタと、コレクタが前記出力端子に接続されエミッタが第２の電源端子に接続された第２のトランジスタと、該第２のトランジスタとともに第１のカレントミラー回路を構成する第３のトランジスタと、該第１のカレントミラー回路に電流を供給する第１の電流源とを備える出力回路において、
前記第１の電流源は、前記入力端子に入力する入力電圧を電流に変換し、前記入力電圧の変化に逆比例して変化する電流を出力する電圧／電流変換回路であることを特徴とする出力回路。
【請求項２】
請求項１に記載の出力回路において、
前記電圧／電流変換回路は、前記入力電圧に応じた電圧を出力するバッファ回路と、該バッファ回路と基準電圧源との間に接続されたインピーダンス回路とを備え、前記バッファ回路の出力電圧を前記基準電圧源の電圧から差し引いた差分を前記インピーダンス回路のインピーダンスで除算した電流を出力することを特徴とする出力回路。
【請求項３】
請求項２に記載の出力回路において、
前記インピーダンス回路は、抵抗とキャパシタの並列接続回路からなることを特徴とする出力回路。
【請求項４】
請求項１、２又は３に記載の出力回路において、
第２の電流源と、該第２の電流源の出力電流を入力電流とする第２のカレントミラー回路とを備え、該カレントミラー回路の出力側が前記出力端子に接続されていることを特徴とする出力回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、消費電流削減を図った出力回路に関するものである。
【背景技術】
【０００２】
従来から、出力回路として、図３に示すように、エミッタフォロアを利用したＡ級増幅回路がある（例えば、非特許文献１参照）。この出力回路は、入力電圧ＶＩＮが入力する入力端子１にベースが接続されコレクタが高電位側電源端子ＶＣＣに接続されエミッタが出力端子２に接続されたＮＰＮトランジスタＱ１、コレクタが出力端子２に接続されエミッタが低電位側電源端子ＶＥＥに接続されたＮＰＮトランジスタＱ２、そのトランジスタＱ２とで第１のカレントミラー回路を構成するＮＰＮトランジスタＱ３、そのカレントミラー回路に基準電流を供給する電流源Ｉ３とからなる。出力端子２には、接地との間に負荷ＲＬが接続される。
【０００３】
この出力回路では、電流源Ｉ３とカレントミラー回路（Ｑ２，Ｑ３）によって、トランジスタＱ２のコレクタに、電流源Ｉ３の電流に対応した一定のコレクタ電流ＩＣＱ２が流れるので、入力端子１に入力する電圧ＶＩＮによってトランジスタＱ１のエミッタに流れるエミッタ電流をＩＥＱ１とすると、ＩＥＱ１＞ＩＣＱ２のときは出力端子２の方向に負荷電流が吐き出され、ＩＥＱ１＜ＩＣＱ２のときは出力端子２から負荷電流が吸い込まれ、ＩＥＱ１＝ＩＣＱ２のときは負荷電流が流れない。これによって、入力端子１に入力する電圧ＶＩＮの変化に応じた出力電圧ＶＯＵＴが、負荷ＲＬに供給される。
【非特許文献１】Ｐ．Ｒ．グレイ他著、浅田他監訳、「アナログ集積回路設計技術（上）」、４０３頁、培風館、２００３年７月１０日
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところが、図３で説明した出力回路は、負荷ＲＬから電流を吸い込むときのみならず、負荷ＲＬに電流を吐き出すときであっても、トランジスタＱ２のコレクタ電流ＩＣＱ２が流れるので、消費電流が大きくなるという問題があった。
【０００５】
本発明の目的は、上記した消費電流を削減した出力回路を提供することである。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、請求項１にかかる発明の出力回路は、入力端子にベースが接続されコレクタが第１の電源端子に接続されエミッタが出力端子に接続された第１のトランジスタと、コレクタが前記出力端子に接続されエミッタが第２の電源端子に接続された第２のトランジスタと、該第２のトランジスタとともに第１のカレントミラー回路を構成する第３のトランジスタと、該第１のカレントミラー回路に電流を供給する第１の電流源とを備える出力回路において、前記第１の電流源は、前記入力端子に入力する入力電圧を電流に変換し、前記入力電圧の変化に逆比例して変化する電流を出力する電圧／電流変換回路であることを特徴とする。
請求項２にかかる発明は、請求項１に記載の出力回路において、前記電圧／電流変換回路は、前記入力電圧に応じた電圧を出力するバッファ回路と、該バッファ回路と基準電圧源との間に接続されたインピーダンス回路とを備え、前記バッファ回路の出力電圧を前記基準電圧源の電圧から差し引いた差分を前記インピーダンス回路のインピーダンスで除算した電流を出力することを特徴とする。
請求項３にかかる発明は、請求項２に記載の出力回路において、前記インピーダンス回路は、抵抗とキャパシタの並列接続回路からなることを特徴とする。
請求項４にかかる発明は、請求項１、２又は３に記載の出力回路において、第２の電流源と、該第２の電流源の出力電流を入力電流とする第２のカレントミラー回路とを備え、該カレントミラー回路の出力側が前記出力端子に接続されていることを特徴とする。
【発明の効果】
【０００７】
請求項１および２にかかる発明によれば、入力電圧に逆比例して吸込電流が制御されるので、無駄な電流消費を削減することができる。請求項３にかかる発明によれば、入力電圧が高周波の場合に好適となる。請求項４にかかる発明によれば、入力電圧の最低電圧が高くなった場合に好適となる。
【発明を実施するための最良の形態】
【０００８】
＜第１の実施例＞
図１は本発明の第１の実施例の出力回路の構成を示す回路図である。トランジスタＱ１，Ｑ２，Ｑ３は図３で説明したものと同じである。３は電流源Ｉ２に代えた第１の電流源としての電圧／電流変換回路であって、入力バッファ回路として働くＰＮＰトランジスタＱ４，Ｑ５からなる差動回路と、電圧ＶＡの基準電圧源と、抵抗Ｒ１とキャパシタＣ１からなるインピーダンス回路と、ＰＮＰトランジスタＱ６とから構成されている。なお、トランジスタＱ４，Ｑ５のエミッタには電流源が、コレクタにはそれぞれ抵抗が接続されるが、図１では省略した。
【０００９】
電圧／電流変換回路３では、入力端子１の電圧ＶＩＮが高くなると、トランジスタＱ６のエミッタ電圧ＶＢが高くなり、電圧ＶＡとの差分が小さくなるので、抵抗Ｒ１とキャパシタＣ１からなるインピーダンス回路に印加する電圧が小さくなり、そこで変換される電流が少なくなる。よって、トランジスタＱ６，Ｑ２のコレクタＩＣＱ６，ＩＣＱ２が少なくなり、トランジスタＱ１のエミッタ電流ＩＥＱ１は、そのほとんどが吐き出し電流として出力端子２から負荷ＲＬに流れる。
【００１０】
逆に、入力端子１の電圧ＶＩＮが低くなると、トランジスタＱ６のエミッタ電圧ＶＢが低くなり、電圧ＶＡとの差分が大きくなるので、抵抗Ｒ１とキャパシタＣ１からなるインピーダンス回路に印加する電圧が大きくなり、そこで変換される電流が多くなくなる。よって、トランジスタＱ６，Ｑ２のコレクタＩＣＱ６，ＩＣＱ２が多くなくなる。このとき、トランジスタＱ１のエミッタ電流ＩＥＱ１は少なくなっているので、トランジスタＱ２のコレクタＩＣＱ２のほとんどが吸い込み電流として出力端子２から吸い込まれる。
【００１１】
以上により、トランジスタＱ２のコレクタ電流ＩＣＱ２は、入力端子１の電圧ＶＩＮのレベルに逆比例して変化し、低消費電流で負荷ＲＬに入力電圧ＶＩＮに応じた電圧を供給することができる。
【００１２】
なお、一般に、負荷ＲＬに無視できない程度の浮遊容量があるときは、入力電圧ＶＩＮの周波数が高いときにその浮遊容量に電力が吸収され、負荷ＲＬに十分な電力を供給することができなくなる。この点について、本実施例では、入力電圧ＶＩＮの周波数が高くなると、キャパシタＣ１のインピーダンスが低下するので、インピーダンス回路全体のインピーダンスが低下し、トランジスタＱ６のコレクタ電流ＩＣＱ６が増大する。このため、トランジスタＱ２のコレクタ電流ＩＣＱ２が増大し、負荷ＲＬに対する吸い込み電流を大きくし、負荷ＲＬに十分な電力を供給することができる。この効果は、入力電圧ＶＩＮのレベルが低い時に顕著となる。
【００１３】
＜第２の実施例＞
図２は本発明の第２の実施例の出力回路の構成を示す回路図である。本実施例では、第２の電流源としての電流源Ｉ１とトランジスタＱ７，Ｑ８からなる第２のカレントミラー回路を追加している。
【００１４】
図１に示した出力回路では、入力電圧ＶＩＮのレベルが高くなり、電圧ＶＢが電圧ＶＡに近づき、あるいはそれを越えると、トランジスタＱ６のコレクタ電流ＩＣＱ６が流れなくなり、トランジスタＱ２のコレクタ電流ＩＣＱ２も流れなくなる。これは、入力電圧ＶＩＮが中心電圧より低い時にその事態が発生すると出力波形に歪が生じて好ましくない。
【００１５】
そこで、本実施例では、新たに電流源Ｉ１とトランジスタＱ７，Ｑ８によるカレントミラー回路とを追加して、ＶＢ≧ＶＡとなった場合でも、出力端子２に吸い込み電流を供給できるようにした。ここでは、電流源Ｉ１によってトランジスタＱ８のコレクタ電流ＩＣＱ８が常時流れることになるが、入力電圧ＶＩＮが中心電圧より低い時に、ＶＢ≧ＶＡとなった際の不足分を供給すればよいので、電流増大は僅かで済む。
【００１６】
＜その他の実施例＞
なお、以上説明した第１、第２の実施例の出力回路では、ＰＮＰトランジスタをＮＰＮトランジスタに置き換え、ＮＰＮトランジスタをＰＮＰトランジスタに置き換え、電流源Ｉ１の向きを逆にし、高電位側電源端子ＶＣＣと低電位側電源端子ＶＥＥを反対にしても良い。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１の実施例の出力回路の回路図である。
【図２】本発明の第２の実施例の出力回路の回路図である。
【図３】従来の出力回路の回路図である。
【符号の説明】
【００１８】
１：入力端子
２：出力端子
３：電圧／電流変換回路
【図１】
2010021877.tif 000003
【図２】
2010021877.tif 000004
【図３】
2010021877.tif 000005