(57)【要約】【課題】電界放出素子に供給する駆動信号の遅延および駆動信号に起因するクロストークなどを大幅に低減し得る。【解決手段】撮像装置１は、一方の主面にて入射光を受ける光電変換膜２３と、前記光電変換膜２３の他方の主面に離間対向する電子放出面を有して複数の電子放出素子４５，４５，…を含む電界放出層２１と、前記電界放出層２１の裏面側に形成され且つ前記複数の電子放出素子４５，４５，…の各々の裏面電極４２に駆動信号を供給する複数の素子駆動回路３１，３１，…を含む駆動層３０とを備える。【選択図】図４
2010186750.tif 000002
【特許請求の範囲】
【請求項１】
電子放出素子を用いた光電変換装置であって、
一方の主面にて入射光を受ける光電変換膜と、
前記光電変換膜の他方の主面に離間対向する電子放出面を有し、複数の電子放出素子を含む電界放出層と、
前記電界放出層の裏面側に形成され且つ複数の素子駆動回路を含む駆動層と、
前記複数の素子駆動回路に走査パルスを供給して前記複数の素子駆動回路を順次に選択する走査回路と、を有し、
前記複数の電子放出素子のそれぞれは、前記複数の素子駆動回路のそれぞれに対して接続された裏面電極と、半導体からなり且つ前記裏面電極の上に形成されている電子供給層と、前記電子供給層の上に形成されている絶縁層と、前記絶縁層の上に形成され且つ一定の電圧が印加される電極層と、を含み、
前記複数の素子駆動回路のうちの選択された素子駆動回路の各々は、前記走査回路から供給される走査パルスに応答して、前記複数の電子放出素子のうちの自身に対応する電子放出素子の前記裏面電極に駆動信号を供給することを特徴とする電子放出素子を用いた光電変換装置。
【請求項２】
請求項１記載の光電変換装置であって、前記電子放出素子は、前記電極層と前記裏面電極との間の電位差に応じて電子ビームを放出することを特徴とする電子放出素子を用いた光電変換装置。
【請求項３】
請求項２記載の光電変換装置であって、前記絶縁層および前記電極層は、各電子放出領域に近づくに従って漸次減少する膜厚を有することを特徴とする電子放出素子を用いた光電変換装置。
【請求項４】
請求項１から請求項３のうちのいずれか１項に記載の光電変換装置であって、前記複数の素子駆動回路の各々は、前記駆動信号を供給するアクティブ素子を含むことを特徴とする光電変換装置。
【請求項５】
請求項４記載の光電変換装置であって、前記駆動層は、前記アクティブ素子に制御信号を供給する前記走査回路からなる周辺駆動回路をさらに含むことを特徴とする電子放出素子を用いた光電変換装置。
【請求項６】
請求項１から請求項５のうちのいずれか１項に記載の光電変換装置であって、前記駆動層は、単結晶基板の主面上に形成されていることを特徴とする電子放出素子を用いた光電変換装置。
【請求項７】
請求項１から請求項５のうちのいずれか１項に記載の光電変換装置であって、前記駆動層は、ガラス基板の主面上に形成されていることを特徴とする電子放出素子を用いた光電変換装置。
【請求項８】
請求項１から請求項７のうちのいずれか１項に記載の光電変換装置と、前記光電変換膜から映像信号を取り出して出力する出力回路と、を備えることを特徴とする撮像装置。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
【技術分野】
【０００２】
本発明は、電界放出型の電子源を用い、光電変換を行う光電変換装置および撮像装置に関する。
【背景技術】
【０００３】
固体の表面に強電界がかかることで、その固体内に電子を閉じ込めている固体表面のポテンシャル障壁が低く且つポテンシャル障壁の幅が薄くなり、トンネル効果によって電子（冷電子）が真空中に放出される。この現象は電界放出（Field Emission）と呼ばれている。電界放出素子（ＦＥＤ；Field Emission Device）としては、スピント型素子もしくは表面伝導型素子（ＳＣＥ；Surface Conduction electron Emitter），または金属−絶縁体−金属（ＭＩＭ）構造もしくは金属−絶縁体−半導体（ＭＩＳ）構造を持つ素子などが公知であり、これらの中でも、錐体状の冷陰極を有するスピント型素子が広く知られている。
【０００４】
近年、電界放出素子を用いた撮像装置の開発が進んでいる。たとえば、特許文献１（特開２０００−４８７４３号公報）にはスピント型素子を用いた撮像デバイスが開示されており、図１は、特許文献１に開示されている撮像装置１００の構造を概略的に示す断面図である。図１を参照すると、撮像装置１００は、陰極基板（ガラス基板）１０１，透光性基板１０３およびスペーサ１０４Ａ，１０４Ｂからなる真空容器１０２を有しており、この真空容器１０２の中に電界放出素子１１１，…と光電変換ターゲット１２０とが配設されている。光電変換ターゲット１２０は、導体膜１２１および光電変換膜１２２で構成され、透光性基板１０３の裏面上に形成されている。電界放出素子１１１，…は、陰極導体１１３と、この陰極導体１１３上に形成されている錐体状のエミッタ（冷陰極）１１４，１１４，…と、ゲート電極１１２とを有している。エミッタ１１４，…の各先端は、ゲート電極１１２に形成されている開口部から露出し、光電変換ターゲット１２０に対面している。また、光電変換膜１２２と電界放出素子１１１，１１１，…との間には、メッシュ電極（シールド−グリッド電極）１１０が配設されている。ゲート電極１１２に高い電圧を印加すると、前記電界放出によってエミッタ１１４の先端から電子ビームが放出され、メッシュ電極１１０の貫通孔を通過して光電変換膜１２２に到達する。
【０００５】
光電変換膜１２２は増感剤を添加した膜であり、強電界の印加を受けている。この光電変換膜１２２に入射した光によって電子正孔対が膜内に発生し、正孔が増倍するなだれ現象が起きる。その正孔が、電界放出素子１１１から到達した電子と再結合すると、再結合によって消滅した電子を補うように電流が流れるため、この電流を検出することで光電変換膜１２２への入射光量を測定することができる。
【０００６】
電界放出素子１１１，１１１，…のエミッタ１１４，１１４，…はマトリクス状に配列しており、電界放出素子１１１，１１１，…は、各画素毎に点順次で駆動される。電界放出素子１１１，…を点順次で駆動する理由は、光電変換膜１２２が連続膜であるため、互いに画素位置が離れたエミッタ１１４，１１４からそれぞれ２本の電子ビームを同時に放出したとき、検出信号がいずれの画素に対応したものかが分からないからである。一般に、撮像装置１００の解像度が高いほどに画素数が多くなるため、電界放出素子１１１を点順次で駆動する場合は、１画素当たりの駆動時間は非常に短くなる。たとえば、ＶＧＡ規格の場合、撮像装置１００の解像度は６４０×４８０画素であり、１フレーム分の全画素を１／３０秒内に走査するには、１画素当たりの駆動時間を約１００ナノ秒という極めて短時間にせざるを得ない。
【０００７】
しかしながら、上記撮像装置１００では、電界放出素子１１１，…を駆動する駆動回路１０６Ａ，１０６Ｂが、電界放出素子１１１，…と並列に陰極基板１０１上に配設されるため、駆動回路１０６Ａ，１０６Ｂと電界放出素子１１１との間を結ぶ信号線の本数は多く、信号線間のクロストークの発生や信号線を伝達する駆動信号の遅延が起こりやすい。上述の通り、１画素当たりの駆動時間は極めて短いため、駆動信号の遅延により点順次走査を正確に実行できないという問題がある。
【０００８】
さらに、駆動回路１０６Ａ，１０６Ｂから出力された高周波数の駆動信号が光電変換膜１２２に与えるクロストークも大きく、これにより、光電変換膜１２２から検出した信号のＳ／Ｎ比が低くなり、映像信号の品質が劣化するという問題がある。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０００−４８７４３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上記に鑑みて本発明の主な目的は、電界放出素子に供給する駆動信号の遅延および駆動信号に起因するクロストークなどを大幅に低減し得る、電子放出素子を用いた光電変換装置および撮像装置を提供する点にある。
【課題を解決するための手段】
【００１１】
上記目的を達成すべく、請求項１記載の発明は、電子放出素子を用いた光電変換装置であって、一方の主面にて入射光を受ける光電変換膜と、前記光電変換膜の他方の主面に離間対向する電子放出面を有し、複数の電子放出素子を含む電界放出層と、前記電界放出層の裏面側に形成され且つ複数の素子駆動回路を含む駆動層と、前記複数の素子駆動回路に走査パルスを供給して前記複数の素子駆動回路を順次に選択する走査回路と、を有し、前記複数の電子放出素子のそれぞれは、前記複数の素子駆動回路のそれぞれに対して接続された裏面電極と、半導体からなり且つ前記裏面電極の上に形成されている電子供給層と、前記電子供給層の上に形成されている絶縁層と、前記絶縁層の上に形成され且つ一定の電圧が印加される電極層と、を含み、前記複数の素子駆動回路のうちの選択された素子駆動回路の各々は、前記走査回路から供給される走査パルスに応答して、前記複数の電子放出素子のうちの自身に対応する電子放出素子の前記裏面電極に駆動信号を供給することを特徴とする電子放出素子を用いた光電変換装置。
【図面の簡単な説明】
【００１２】
【図１】特開２０００−４８７４３号公報に開示されている撮像装置の構造を概略的に示す断面図である。
【図２】本発明に係る実施例の撮像装置（光電変換装置）の構成を概略的に示す断面図である。
【図３】本発明に係る他の実施例の撮像装置（光電変換装置）の構成を概略的に示す断面図である。
【図４】撮像装置の主要部を概略的に示す断面図である。
【図５】電子放出素子の構成を概略的に示す斜視図である。
【図６】図４に示した撮像装置の駆動層を概略的に示す平面図である。
【図７】素子駆動回路の等価回路の一例を示す図である。
【図８】素子駆動回路の等価回路の他の例を示す図である。
【図９】単結晶シリコン基板に形成された素子駆動回路の一例を概略的に示す断面図である。
【図１０】ガラス基板上に形成された素子駆動回路の一例を概略的に示す断面図である。
【図１１】電子放出素子に印加される駆動信号の波形を概略的に示すタイミングチャートである。
【発明を実施するための形態】
【００１３】
【実施例】
【００１４】
以下、本発明に係る種々の実施例について説明する。
【００１５】
図２は、本発明に係る実施例の撮像装置（光電変換装置）１Ａの構成を概略的に示す断面図であり、図３は、本発明に係る他の実施例の撮像装置（光電変換装置）１Ｂの構成を概略的に示す断面図である。図２に示される撮像装置１Ａは、単結晶シリコン基板（素子基板）２０Ａを用い、図３に示される撮像装置１Ｂは、ガラス基板（素子基板）２０Ｂを用いている。
【００１６】
図２に示すように、単結晶シリコン基板２０Ａを用いる撮像装置１Ａは、ベース部材１５，透光性基板１１，スペーサ１２Ａ，１２Ｂおよび封止部材１３Ａ，１３Ｂ，１４Ａ，１４Ｂからなる真空容器１０Ａを有する。真空容器１０Ａの内部はほぼ真空である。透光性基板１１には、可視光を透過するガラス基板，サファイアもしくは石英ガラスなどの紫外線透過基板，またはＸ線透過基板を用いることができる。また、スペーサ１２Ａ，１２Ｂはガラスまたはセラミックスなどの絶縁材料で構成され、封止部材１３Ａ，１３Ｂは、透光性基板１１とスペーサ１２Ａ，１２Ｂとの間に設けられ、封止部材１４Ａ，１４Ｂは、ベース部材１５とスペーサ１２Ａ，１２Ｂとの間に設けられている。
【００１７】
真空容器１０Ａの内部では、透光性基板１１の裏面上には、ＳｎＯ２またはＩＴＯなどの透光性導電膜２４が真空蒸着法またはスパッタリング法などにより形成され、さらに、前記透光性導電膜２４の裏面上に光電変換膜２３が真空蒸着法などにより形成されている。これら光電変換膜２３と透光性導電膜２４とで光電変換ターゲットが構成される。光電変換膜２３の材料としては、たとえば、非晶質セレンを主体としたアバランシェ増倍材料を使用するのが好ましい。アバランシェ増倍材料からなる光電変換膜２３が強電界の印加を受けたとき、入射光は電子正孔対を膜内に生成し、発生した正孔が増倍するなだれ現象が起きる。
【００１８】
また、ベース部材１５の表面には単結晶シリコン基板２０Ａが配設され、この単結晶シリコン基板２０Ａの上に後述する駆動層（図示せず）が形成され、駆動層の上に電界放出層２１が形成されている。リードピン２６は外部の回路（図示せず）と接続され、単結晶シリコン基板２０Ａの端部には、駆動層と電気的に結線された電極端子が設けられている。線状のボンディングワイヤ２５は、前記電極端子とリードピン２６との間を電気的に接続し、金（Ａｕ）またはアルミニウム（Ａｌ）などで構成されている。電界放出層２１と光電変換膜２３は、約２ｍｍの距離で離間して互いに対向している。電界放出層２１と光電変換膜２３との間には、電界放出層２１から放出された余剰電子を除去するメッシュ電極２２が配設されている。
【００１９】
図２に示す通り、ボンディングワイヤ２５は弧状に設けられている。光電変換膜２３とメッシュ電極２２は比較的強い電界を印加されるため、ボンディングワイヤ２５とメッシュ電極２２との間またはボンディングワイヤ２５と光電変換膜２３との間の距離が近いと、放電が発生しやすい。これを避けるべく、ボンディングワイヤ２５のうちメッシュ電極２２または光電変換膜２３に最も近い部位が、当該部位とメッシュ電極２２または光電変換膜２３との間に放電を起こさない位置に配置されることが望ましい。換言すれば、ボンディングワイヤ２５とメッシュ電極２２または光電変換膜２３との間の最短距離を、放電を起こさない距離に維持することが望ましい。ボンディングワイヤ２５とメッシュ電極２２または光電変換膜２３との間の最短距離は、印加電圧および真空度に応じて変わり得る。特に、メッシュ電極２２または光電変換膜２３がボンディングワイヤ２５の先端部を被覆する領域まで配置されている場合、放電を確実に回避する観点からは、ボンディングワイヤ２５の先端部とメッシュ電極２２または光電変換膜２３との間の垂直方向の距離Ｌ２またはＬ１が、０．１ｍｍ以上、特には０．５ｍｍ以上あることが望ましい。
【００２０】
一方、図３に示すように、ガラス基板２０Ｂを用いる撮像装置１Ｂの場合は、ガラス基板２０Ｂの上に、公知の薄膜形成プロセスにより配線パターンおよび電極パターンが形成されている。真空容器１０Ｂは、ガラス基板２０Ｂ，スペーサ１２Ａ，１２Ｂ、透光性基板１１および封止部材１３Ａ，１３Ｂ，１４Ａ，１４Ｂによって構成される。真空容器１０Ｂの内部では、ガラス基板２０Ｂの上に駆動層（図示せず）と電界放出層２１とがこの順で形成され、上記撮像装置１Ａと同様にして透光性導電膜２４，光電変換膜２３およびメッシュ電極２２が配置されている。
【００２１】
図４は、図２および図３に示した撮像装置１Ａ，１Ｂの主要部を概略的に示す断面図である。素子基板２０は、上記単結晶シリコン基板２０Ａまたは上記ガラス基板２０Ｂのいずれか一方を指すものとする。図４に示す撮像装置１は、光電変換膜２３から映像信号Ｉｓを取り出しこれを出力する出力回路５０を有しており、出力回路５０は、キャパシタ５１，第１レジスタ５２，第２レジスタ５３および電源５４を含む。この出力回路５０において、光電変換膜２３から取り出された信号は、キャパシタ５１を介して映像信号Ｉｓとして外部に出力される。このキャパシタ５１の一方の端子は、第１レジスタ５２を介して電源５４と接続されており、キャパシタ５１の他方の端子は第２レジスタ５３と接続されている。
【００２２】
電界放出層２１は、光電変換膜２３の裏面と離間して対向する電子放出面を有し、メッシュ電極２２と光電変換膜２３とに向けて電子ビームを放出する複数の電子放出素子４５，４５，…を有する。これら電子放出素子４５，４５，…は、素子基板２０の主面に沿って配列しており電子放出面を形成している。光電変換膜２３には約８００Ｖの高電圧が印加されており、この光電変換膜２３に入射した光は電子正孔対を発生させ、発生した正孔はアバランシェ増倍作用によって増倍される。また透光性導電膜２４は正のターゲット電圧を印加され、メッシュ電極２２は電源５５から約５００Ｖの電圧Ｖｍを印加され、上部電極層４４は約２２Ｖの電圧Ｖｔを印加されている。電子放出素子４５から放出された電子ｅ-は、メッシュ電極２２と上部電極層４４間の電界と、メッシュ電極２２と透光性導電膜２４間の電界とを受けて加速され、メッシュ電極２２の貫通孔を通過して光電変換膜２３に到達する。光電変換膜２３においては、増倍された正孔と電子放出素子４５から到達した電子とが再結合して消滅する。したがって、キャパシタ５１における蓄積電荷量は、光電変換膜２３への入射光量に応じて変化することとなる。
【００２３】
図５は、電子放出素子４５の構成を概略的に示す斜視図である。この電子放出素子４５は、特開２００１−１９６０１７号公報に開示される高効率電子放出素子（ＨＥＥＤ；High Efficiency Electron-Emission Device）の構成と同一の構成を有している。具体的には、駆動層３０の上には、アルミニウム（Ａｌ）、タングステン（Ｗ）、窒化チタン（ＴｉＮ）、銅（Ｃｕ）またはクロム（Ｃｒ）などからなる下部電極層４２がスパッタリング法などによって形成され、この下部電極層４２の上に、非晶質シリコンなどからなる電子供給層４１と、酸化シリコンなどからなる絶縁膜４３とがこの順で形成されている。絶縁膜４３の上には、タングステン（Ｗ），白金（Ｐｔ）または金（Ａｕ）などからなる上部電極層（金属薄膜電極）４４と炭素膜４６とが、少なくとも素子駆動回路３１，…を全て被覆する範囲に亘って連続的に形成されている。絶縁膜４３は誘電体であり、電子放出領域を除いて５０ｎｍ以上の比較的厚い膜厚を有している。図５に示されるように、各電子放出素子４５において、上部電極層４４と絶縁膜４３は、電子放出領域の中心に近づくに従って漸次減少する膜厚を有し、電子放出領域の中心部で上部電極層４４と絶縁膜４３の膜厚がゼロになる領域が形成されている。この結果として、電子放出領域は、中心付近が窪んだ表面形状を有している。また、電子放出面全体には、上部電極層４４および電子放出領域全体を被覆するように数十ｎｍ以上の膜厚の炭素膜４６がスパッタリング法などにより形成されている。炭素膜６４は電極層としての機能と電子放出領域の保護膜としての機能とを併せ持つものである。
【００２４】
このような構造により、上部電極層４４と下部電極層４２との間に電位差を与えたとき、電子放出領域の中心に近づくに従って強い電界が形成される。下部電極層４２より電子供給層４１へ注入された電子は、電子放出領域の中心付近で絶縁膜４３に供給され、強電界により加速されることによって、上部電極層４４および炭素膜４６をトンネルし、真空空間中に放出されると考えられる。
【００２５】
前記電子供給層４１の材料としては非晶質シリコン（ａ−Ｓｉ）が好適であるが、この代わりに、ａ−Ｓｉのダンリングボンドを水素（Ｈ）で終結させた水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）、さらにＳｉの一部を炭素（Ｃ）で置換した水素化アモルファスシリコンカーバイド（ａ−ＳｉＣ：Ｈ）や、Ｓｉの一部を窒素（Ｎ）で置換した水素化アモルファスシリコンナイトライド（ａ−ＳｉＮ：Ｈ）などの化合物半導体を用いたり、ホウ素、ガリウム、リン、インジウム、ヒ素又はアンチモンをドープしたシリコンを用いたりしてもよい。
【００２６】
なお、本実施例では、好適な電界放出素子として前記高効率電子放出素子を用いているが、本発明はこれに限定されない。前記高効率電子放出素子の代わりに、カーボンナノチューブをエミッターの電界放出材料として含む電界放出素子を用いてもよい。
【００２７】
次に、図４を参照すると、駆動層３０は、前記電界放出層２１の裏面と接し且つ複数の電子放出素子４５，４５，…の下部電極層（裏面電極）４２，４２，…に駆動信号を供給する素子駆動回路３１，３１，…を含んでいる。素子駆動回路３１，３１，…は互いに電気的に絶縁されている。駆動層３０は、さらに、素子駆動回路３１，３１，…に制御信号を供給する周辺駆動回路３２を含んでいる。
【００２８】
図６に、図４に示した撮像装置１の駆動層３０の平面図を模式的に示す。素子駆動回路３１，３１，…は、それぞれ電子放出素子４５，４５，…に対応しており、Ｘ方向とこれに直交するＹ方向とに沿ってマトリクス状に配列している。素子基板２０上には、素子駆動回路３１，３１，…とともに、第１走査回路３２Ａ，第２走査回路３２Ｂおよび制御回路３２Ｃが形成されており、これら走査回路３２Ａ，３２Ｂと制御回路３２Ｃとが、図４に示される周辺駆動回路３２を構成する回路群である。制御回路３２Ｃは、たとえば、ボンディングワイヤ２５（図２）を通じて外部から入力するクロック信号ＣＬＫ，垂直同期信号Ｖｓｙｎｃおよび水平同期信号Ｈｓｙｎｃに基づいて制御信号を生成しこれを前記走査回路３２Ａ，３２Ｂに供給する。これにより、走査回路３２Ａ，３２Ｂは、Ｘ方向とＹ方向へ電子放出素子４５，４５，…が順次駆動されるように走査パルスを発生する。
【００２９】
図６および図４に示すように、第１走査回路３２Ａ，第２走査回路３２Ｂおよび制御回路３２Ｃを含む駆動層３０と光電変換膜２３との間には、上部電極層４４と炭素膜４６を含む電界放出層２１が介在して駆動層３０の全体を被覆している。なお、本発明では、全ての素子駆動回路３１，３１，…と制御回路３２Ｃと走査回路３２Ａ，３２Ｂとが電界放出層２１によって被覆されることが好ましいが、この代わりに、制御回路３２Ｃと走査回路３２Ａ，３２Ｂが電界放出層２１によって被覆されない領域に配置されてもよい。また制御回路３２Ｃを素子基板２０上に形成する代わりに、素子基板２０の外部に配置してもよい。
【００３０】
第１走査回路３２Ａは、Ｘ方向に所定間隔で配列しているＮ本（Ｎは２以上の整数）の走査線Ｘ1，Ｘ2，…，ＸNに印加する走査パルスを発生し、第２走査回路３２Ｂは、Ｙ方向に所定間隔で配列しているＭ本（Ｍは２以上の整数）の走査線Ｙ1，Ｙ2，…，ＹMに印加する走査パルスを発生する。Ｘ方向の走査線Ｘ1〜ＸNとＹ方向の走査線Ｙ1〜ＹMとの交差点上には、それぞれ、素子駆動回路３１，３１，…が形成されている。これらの走査線Ｘ1〜ＸN，Ｙ1〜ＹMのうち、同時に走査パルスの印加を受けた２本の走査線ＸP，ＹQ（Ｐは１〜Ｎ；Ｑは１〜Ｍ）の交差点上に位置する素子駆動回路３１が選択され、この選択された素子駆動回路３１によって電子放出素子４５が駆動される。具体的には、第２走査回路３２Ｂが１番目の走査線Ｙ1に走査パルスを印加している期間中、第１走査回路３２Ａが走査線Ｘ1〜ＸNに走査パルスを順次印加し、その後、第２走査回路３２Ｂが２番目の走査線Ｙ2に走査パルスを印加している期間中、第１走査回路３２Ａが走査線Ｘ1〜ＸNに走査パルスを順次印加する。このように、走査回路３２Ａ，３２Ｂは、Ｙ方向の走査線ＹQ（Ｑは１〜Ｍ）を順次ずらして選択し、選択した走査線ＹQに走査パルスを印加している期間中、Ｘ方向の走査線ＸP（Ｐは１〜Ｎ）に走査パルスを順次印加することで素子駆動回路３１，３１，…を点順次で選択する。
【００３１】
図７は、素子駆動回路３１の等価回路の一例を示す図である。この素子駆動回路３１は、選択トランジスタ５８Ａと駆動トランジスタ５８Ｂとを含んでいる。選択トランジスタ５８Ａにおいて、ゲートはＸ方向の走査線ＸPと結線され、ソースは接地され、ドレインは駆動トランジスタ５８Ｂのソース電極と結線されている。駆動トランジスタ５８Ｂにおいて、ゲートはＹ方向の走査線ＹQと結線され、ドレインは電子放出素子４５の裏面電極４２と結線されている。走査線ＸPと走査線ＹQとに高レベルの走査パルスが同時に印加されたとき、選択トランジスタ５８Ａと駆動トランジスタ５８Ｂのスイッチは「オン」になり、電子放出素子４５の裏面電極４２の電位は"０"ボルトになる。このとき、上部電極層４４と裏面電極４２との間に電位差Ｖｔが発生することで電子放出素子４５は電子ビームを放出する。
【００３２】
また、素子駆動回路３１を図８に示す等価回路のように構成してもよい。駆動トランジスタ５８において、ソースはＸ方向の走査線ＸPと結線され、ゲートはＹ方向の走査線ＹQと結線され、ドレインは電子放出素子４５の裏面電極４２と結線されている。第１走査回路３２Ａは、Ｘ方向の走査線ＸPと接続する選択トランジスタ５７Pを含んでいる。ゲートに電圧を印加して選択トランジスタ５７Pのスイッチを「オン」にし、走査線ＹQに高レベルの走査パルスを印加して駆動トランジスタ５８のスイッチを「オン」にしたとき、選択トランジスタ５７Pのドレイン−ソース間が導通することで走査線ＸPが接地される。同時に、走査線ＸPは駆動トランジスタ５８を介して裏面電極４２と導通し、上部電極層４４と裏面電極４２との間に電位差Ｖｔが発生することで電子放出素子４５は電子ビームを放出する。なお、上記駆動層３０に形成される素子駆動回路３１，３１，…は、上記構成に限定されるものではない。
【００３３】
図９は、単結晶シリコン基板２０Ａに形成された素子駆動回路の一例を概略的に示す断面図である。単結晶シリコン基板２０ＡにはＭＯＳＦＥＴ（ＭＯＳ電界効果トランジスタ）が形成されている。ＭＯＳＦＥＴでは、単結晶シリコン基板２０Ａの中に素子分離膜７７Ａ，７７Ｂが形成されており、公知のフォトリソグラフィ技術とエッチング技術により、これら素子分離膜７７Ａ，７７Ｂ間の単結晶シリコン基板２０Ａ上にゲート絶縁膜７４とポリシリコンからなるゲート電極７４とが形成されている。また、前記ゲート電極７４と素子分離膜７７Ａ，７７Ｂとをマスクとしてシリコン基板２０Ａに不純物を導入しこれを活性化することで、ソース領域（ソース電極）７２とドレイン領域（ドレイン電極）７６とが自己整合的に形成される。下部電極層４２は、層間絶縁膜７０を貫通しているコンタクトホール７１内のタングステンなどの金属を介してドレイン領域７６と導通している。なお、図９に示したＭＯＳＦＥＴの代わりに、バイポーラ構造のトランジスタを用いてもよい。
【００３４】
他方、図１０は、ガラス基板２０Ｂ上に形成された素子駆動回路の一例を概略的に示す断面図であり、ボトムゲート構造のＴＦＴ（薄膜トランジスタ）の断面を示している。ガラス基板２０Ｂ上に酸化シリコンなどからなるアンダーコート層７６が形成され、このアンダーコート層７６上にポリシリコンなどからなるゲート電極６４が形成されている。前記ゲート電極６４を被覆するように窒化シリコンなどからなるゲート絶縁膜６５が堆積され、このゲート絶縁膜６５上にアモルファスシリコン膜６８が形成される。アモルファスシリコン膜６８上に、互いに対向するソース電極６２およびドレイン電極６６を形成し、さらに窒化シリコンなどからなる保護膜６９と絶縁膜６０とを順次堆積することでＴＦＴが形成される。また、下部電極層４２は、保護膜６０と絶縁膜６９を貫通するコンタクトホール６１内のアルミニウムなどの金属を介してドレイン電極６６と導通している。なお、図１０に示したボトムゲート構造のＴＦＴの代わりに、トップゲート構造のＴＦＴを採用してもよい。
【００３５】
上記電子放出素子４５，４５，…は、走査線Ｘ1〜ＸN，Ｙ1〜ＹMの各交差点毎に点順次で駆動される。これは、互いに異なる２つの交差点上の電子放出素子４５，４５が同時に駆動されず、電子放出素子４５，…が各画素毎に順次駆動されることを意味する。図１１は、電子放出素子４５，４５，…の裏面電極４２，４２，…にそれぞれ印加される駆動信号ＤＰ1，ＤＰ2，…，ＤＰS（Ｓは電子放出素子４５，…の総数；Ｓ＝Ｎ×Ｍ）の波形を概略的に示すタイミングチャートである。駆動信号ＤＰ1，ＤＰ2，…，ＤＰSは、電子放出素子が駆動されない期間は、上部電極層４４の電位Ｖｔとほぼ同じレベルにあり、駆動期間には"０"ボルト（ＧＮＤ）に維持される。上述の通り、ＶＧＡ規格の場合、各電子放出素子の駆動期間は約１００ナノ秒である。
【００３６】
なお、本実施例では、説明の便宜上、電子放出素子４５，４５，…の各々に素子駆動回路３１を設けたが、この代わりに、所定数の電子放出素子４５，４５，…を一単位として有する表示セルを規定し、各表示セル毎に共通の裏面電極を形成し、且つ各表示セル毎に素子駆動回路３１を設けてもよい。この場合、１つの素子駆動回路３１から、１つの表示セルに含まれる複数の電子放出素子４５，４５，…の裏面電極に共通の駆動信号が供給される。また電子放出素子４５，４５，…は各表示セル毎に点順次で駆動される。
【００３７】
上述の通り、上記実施例に係る撮像装置１Ａ，１Ｂによれば、電界放出層２１は、周辺駆動回路３２と素子駆動回路３１，３１，…と走査線Ｘ1〜ＸN，Ｙ1〜ＹMとを全体に亘って被覆しているため、駆動信号が光電変換膜２３に与えるクロストークの影響を小さく抑制することが可能であり、Ｓ／Ｎ比が向上し、高品質の映像信号を得ることができる。また、素子駆動回路３１，３１，…により、電子放出素子４５，４５，…が点順次でアクティブ駆動されるため、駆動時間が極めて短時間であっても、駆動信号の遅延発生を抑制することが可能である。
【００３８】
さらに、上記実施例は、図５に示した構造を有する高効率電子放出素子を用いるため、従来のスピント型電子放出素子と比べると、電子放出素子４５を低電圧で駆動することが可能である。よって、駆動信号のパルスの立ち上がりと立ち下がりに要する時間は短時間で済むため、パルス幅の短い駆動信号を各電子放出素子４５に供給することにより、点順次駆動を高速で行うことが可能となる。
【００３９】
なお、上記実施例では、上部電極層４４は、周辺駆動回路３２を被覆する領域にも形成されているが、この代わりに、上部電極層４４を素子駆動回路３１，３１，…と走査線Ｘ1〜ＸN，Ｙ1〜ＹMのみを被覆する領域に形成してもよい。かかる場合にも、前述のクロストークの低減やＳ／Ｎ比の向上が充分に可能である。
【符号の説明】
【００４０】
１，１Ａ，１Ｂ  撮像装置（光電変換装置）
１０Ａ，１０Ｂ  真空容器
１１ 透光性基板
２０，２０Ａ，２０Ｂ  素子基板
２１  電界放出層
２２  メッシュ電極
２３  光電変換膜
２４  透光性導電膜
２５  ボンディングワイヤ
３０  駆動層
３１  素子駆動回路
３２  周辺駆動回路
４１  電子供給層
４２  下部電極層（裏面電極）
４４  上部電極層
４５  電子放出素子
【図１】
2010186750.tif 000003
【図２】
2010186750.tif 000004
【図３】
2010186750.tif 000005
【図４】
2010186750.tif 000006
【図５】
2010186750.tif 000007
【図６】
2010186750.tif 000008
【図７】
2010186750.tif 000009
【図８】
2010186750.tif 000010
【図９】
2010186750.tif 000011
【図１０】
2010186750.tif 000012
【図１１】
2010186750.tif 000013