(57)【要約】【課題】位相比較周波数が高い場合にも、フリッカ雑音の影響を小さくし、チャージポンプ回路の出力の雑音密度のオフセット周波数依存を小さくする。【解決手段】ＰＬＬ回路に設けられ、位相比較回路が出力する制御信号に従って電流吐き出し用の電流源と電流吸い込み用の電流源をオン・オフ制御するチャージポンプ回路において、蓄積期間信号に従って前記電流源からの電荷を蓄積し、出力期間信号に従って蓄積された電荷を出力する電荷蓄積・放出回路を備え、蓄積期間信号は、位相比較回路からの制御信号の複数周期に跨った期間を持つように設定される。【選択図】図１
2010021781.tif 000002
【特許請求の範囲】
【請求項１】
ＰＬＬ回路に設けられ、位相比較回路が出力する制御信号に従って電流吐き出し用の電流源と電流吸い込み用の電流源をオン・オフ制御するチャージポンプ回路において、
蓄積期間信号に従って前記電流源からの電荷を蓄積し、出力期間信号に従って蓄積された電荷を出力する電荷蓄積・放出回路を備え、
前記蓄積期間信号は、前記位相比較回路からの制御信号の複数周期に跨った期間を持つように設定されたことを特徴とするチャージポンプ回路。
【請求項２】
電荷蓄積・放出回路は、
蓄積期間信号の期間にのみオンする第１、第２および第３のスイッチ手段と、
出力期間信号の期間にのみオンする第４および第５のスイッチ手段と、
蓄積期間信号の期間に第１および第２のスイッチ手段と共に２つの電流源と基準電圧源間に電流路を形成し、流れる電流により電荷を蓄積する第１のキャパシタと、
蓄積期間信号の期間に第３のスイッチ手段を介して与えられる当該電荷蓄積・放出回路の出力端子の電圧を保持する第２のキャパシタと、
第２のキャパシタで保持する電圧を出力する電圧フォロア回路とを備え、
出力期間信号の期間に電圧フォロア回路の出力電圧を第４のスイッチ手段を介して第１のキャパシタ一端に与え、第１のキャパシタの蓄積電荷を第５のスイッチ手段を介して当該電荷蓄積・放出回路の出力端子に放出するようにしたことを特徴とする請求項１記載のチャージポンプ回路。
【請求項３】
ＰＬＬ回路に設けられ、位相比較回路が出力する制御信号に従って電流吐き出し用の電流源と電流吸い込み用の電流源をオン・オフ制御するチャージポンプ回路において、
蓄積期間信号に従って前記電流源からの電荷を蓄積し、出力期間信号に従って蓄積された電荷に比例した電圧を出力する電荷蓄積・放電回路を備え、
前記蓄積期間信号は、前記位相比較回路からの制御信号の複数周期に跨った期間を持つように設定されたことを特徴とするチャージポンプ回路。
【請求項４】
電荷蓄積・放電回路は、
蓄積期間信号の期間にのみオンする第１および第２つのスイッチ手段と、
出力期間信号の期間にのみオンする第３および第４のスイッチ手段と、
蓄積期間信号の期間に第１および第２のスイッチ手段と共に２つの電流源と基準電圧源間に電流路を形成し、流れる電流により電荷を蓄積するキャパシタと、
出力期間信号の期間に第３および第４のスイッチ手段と共に前記キャパシタの蓄積電荷の放電回路を形成し、放電電流を電圧に変換して当該電荷蓄積・放電回路の出力端子に出力する抵抗を備えたことを特徴とする請求項３記載のチャージポンプ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＰＬＬ（Phase Locked Loop）回路に使用するチャージポンプ回路に関するものである。
【背景技術】
【０００２】
一般に、ＰＬＬ回路は、位相比較器、チャージポンプ回路、ループフィルタ、ＶＣＯ（Voltage Controlled Oscillator）、ＶＣＯの出力を位相比較器に帰還する帰還路で構成されている。位相比較器では、基準周波数信号の位相とＶＣＯからの出力信号の位相とを比較し、その位相差に応じて発振周波数を上下させるための制御信号をチャージポンプ回路に与える。チャージポンプ回路では、この制御信号に応じて電流源の電流量を変化させる。この変化電流はループフィルタで積分、平滑化されて制御電圧となり、ＶＣＯはこの制御電圧によって発振周波数が制御される。このように、チャージポンプ回路は、ＰＬＬの１回路ブロックとして使われることが多い。チャージポンプ回路（例えば特許文献１参照）の原理的な構成は図７のように表わされる。図７の回路は電流吐き出し用電流源ＩＳ１と、電流吸い込み用電流源ＩＳ２を備えている。位相比較器から入力される制御信号ＵＰ、ＤＮに従ってスイッチ手段等により、各電流源の電流がオン・オフされてチャージポンプ回路の出力端子Ｉｏｕｔから電流を吐き出したり、吸い込んだり、または電流値を０にしたりする。
【０００３】
ＰＬＬ回路の特性に影響を及ぼす雑音にスプリアスと呼ばれる雑音がある。スプリアスはＰＬＬ回路で使用する基準発振器の周波数がＶＣＯの出力に重畳されることによって起こる。スプリアスは周波数が高い領域で発生する。このスプリアスを抑制する例として、フィードバックループ内の例えばループフィルタとＶＣＯの間にスイッチを設け、このスイッチを位相比較器における位相比較周期で周期的にし、チャージポンプ回路からスプリアスの原因となる擬似補正パルスが出力される期間だけフィードバックループを開放してフィードバックループの動作を停止させるという技術がある（例えば特許文献２参照）。
【０００４】
また、ＶＣＯから出力される雑音に、ループを構成する回路で発生する雑音によって生じる位相雑音がある。この位相雑音は周波数の低い領域において顕著に現れる。位相雑音劣化の要因の一つとして、チャージポンプの出力雑音が挙げられる。つまり、チャージポンプの出力電流に雑音が乗ると、ＶＣＯの発振周波数を制御する電圧の雑音特性が悪くなり、ＰＬＬ出力信号の位相雑音が劣化する。
図７示す従来のチャージポンプ回路の場合、出力端子Ｉｏｕｔからは、前段の位相比較器の位相比較周波数でサンプリングされた電流が出力される。このため、出力電流雑音のスペクトルとしては、位相比較周波数で折り返されたスペクトルとなる。ここで、元の電流雑音の分布周波数範囲に比べて、位相比較周波数が十分低い場合は、雑音が何度も折り返されて積分されるため、周波数に対してほぼフラットな雑音スペクトルが出力される。一方、位相比較周波数が比較的高い場合は、折り返される回数が小さいため、元の雑音スペクトルに近いスペクトルが出力される。
【０００５】
位相比較器やチャージポンプをＭＯＳトランジスタなどで構成した場合は、電流のフリッカ雑音が大きくなり、低周波領域の雑音密度が高くなる。位相比較周波数が低い場合は、雑音スペクトルが折り返され平均化されるため、チャージポンプ回路の出力としてはほぼフラットな雑音スペクトルが得られるが、位相比較周波数が高い場合は、チャージポンプの出力電流スペクトルがフリッカ雑音の影響を受け、低周波領域の雑音密度が高くなってしまう。
【０００６】
【特許文献１】特開平６−８５６６４号公報
【特許文献２】特開２００２−２８０８９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記のように、チャージポンプ回路に出力電流に含まれるフリッカ雑音は位相雑音として現れるので、フリッカ雑音を抑圧することが必要となる。このような位相雑音となるフリッカ雑音は、上記特許文献２の技術では抑圧することが出来ないし、その抑圧方法は見当たらない。
【０００８】
この発明は、上記問題点を解決するためになされたもので、位相比較周波数が高い場合にも、フリッカ雑音の影響を小さくし、チャージポンプ回路の出力の雑音密度のオフセット周波数依存を小さくすることができるチャージポンプ回路を得ることを目的とする。
【課題を解決するための手段】
【０００９】
この発明に係るチャージポンプ回路は、ＰＬＬ回路に設けられ、位相比較回路が出力する制御信号に従って電流吐き出し用の電流源と電流吸い込み用の電流源をオン・オフ制御するチャージポンプ回路において、蓄積期間信号に従って上記電流源からの電荷を蓄積し、出力期間信号に従って蓄積された電荷を出力する電荷蓄積・放出回路を備え、蓄積期間信号は、位相比較回路からの制御信号の複数周期に跨った期間を持つように設定されたものである。
【発明の効果】
【００１０】
この発明によれば、簡単な構成の電荷蓄積・放出回路を設けたことにより、位相比較周波数を仮想的に低くすることができるため、出力電流スペクトルの折り返し回数が多くなり、低周波領域のフリッカ雑音を平均化でき、低オフセット周波数領域の位相雑音を抑えることができる。
【発明を実施するための最良の形態】
【００１１】
実施の形態１．
図１は、この発明の実施の形態１によるチャージポンプ回路の構成を示す回路図である。電流吐き出し用の電流源ＩＳ１と、電流吸い込み用の電流源ＩＳ２を備えており、ＰＬＬ回路の位相比較器から入力される制御信号ＵＰ、ＤＮに従って各電流源の電流がオン・オフされる。電流源ＩＳ１，ＩＳ２の電流出力端子Ｉｏｕｔ１とチャージポンプ回路の出力端子Ｉｏｕｔ２との間には、電荷蓄積・放出回路１が設けられている。電荷蓄積・放出回路１には、後述するタイミングを持つ２つの制御信号、すなわち蓄積期間信号φ１と出力期間信号φ２が交互に入力される。
電荷蓄積・放出回路１において、蓄積期間信号φ１が入力されると、そのハイレベル期間に、電流源ＩＳ１またはＩＳ２から出力される電荷が蓄積されるように動作する。蓄積期間信号φ１の去った次のタイミングで出力期間信号φ２が入力されると、そのハイレベル期間に、蓄積期間信号φ１によって蓄積されていた電荷が出力端子Ｉｏｕｔ２から放出されるように動作する。
【００１２】
各制御信号ＵＰ、ＤＮ、φ１、φ２のタイミングの関係を図２に示す。ここで、蓄積期間信号φ１は、位相比較回路からの制御信号ＵＰ、ＤＮの複数周期に跨ったハイレベルの期間を持つ。また、蓄積期間信号φ１と出力期間信号φ２は期間が重なってなければ、必ずしも等間隔である必要はない。図３に、この発明のチャージポンプ回路の出力電流雑音スペクトルを、従来回路の場合と対比して示す。この発明のチャージポンプ回路は、電荷蓄積・放出回路１により位相比較周波数を仮想的に低くすることができるため、出力電流スペクトルの折り返し回数が多くなり、低周波領域のフリッカ雑音を平均化でき、位相雑音を抑えることができる。
【００１３】
図４は、図１における電荷蓄積・放出回路１の構成例を示す回路図である。
この電荷蓄積・放出回路１は、蓄積期間信号φ１の期間にのみオン（閉）動作を行う３つのスイッチ手段ＳＷ１（第１のスイッチ手段），ＳＷ４（第２のスイッチ手段），ＳＷ５（第３のスイッチ手段）と、出力期間信号φ２の期間にのみオン（閉）動作を行う２つのスイッチ手段ＳＷ２（第４のスイッチ手段），ＳＷ３（第５のスイッチ手段）と、２つのキャパシタＣ１（第１のキャパシタ），Ｃ２（第２のキャパシタ）と、電圧フォロア回路ＯＰ１により構成されている。スイッチ手段ＳＷ１〜ＳＷ５は、ＭＯＳトランジスタ等のスイッチング素子で構成されおり、いずれも通常時はオフ（開）状態におかれているものとする。
【００１４】
電流源ＩＳ１，ＩＳ２の電流出力端子Ｉｏｕｔ１とチャージポンプ回路の電流出力端子Ｉｏｕｔ２間にスイッチ手段ＳＷ１、キャパシタＣ１、スイッチ手段ＳＷ３の直列回路が接続されている。電流出力端子Ｉｏｕｔ２とグランド間にはスイッチ手段ＳＷ５とキャパシタＣ１の直列回路が接続されている。スイッチ手段ＳＷ５とキャパシタＣ１の接続点は電圧フォロア回路ＯＰ１の入力端子となり、電圧フォロア回路ＯＰ１の出力端子はスイッチ手段ＳＷ２を介してスイッチ手段ＳＷ１とキャパシタＣ１の接続点に接続されている。キャパシタＣ１とスイッチ手段ＳＷ３の接続点と基準電圧源Ｖｒｅｆ間にはスイッチ手段ＳＷ４が接続されている。
【００１５】
次に、電荷蓄積・放出回路１の動作について説明する。
蓄積期間信号φ１が到来すると、スイッチ手段ＳＷ１，ＳＷ４，ＳＷ５はオン状態に切り替る。すると、電流源ＩＳ１，ＩＳ２から出力される電流はＳＷ１、Ｃ１、ＳＷ４を通して基準電圧源Ｖｅｒｆに流れるため、その電荷はキャパシタＣ１に蓄積される。また、出力端子Ｉｏｕｔ２の電圧は、スイッチ手段ＳＷ５を介してキャパシタＣ２に印加され保持されるため、そのまま電圧フォロア回路ＯＰ１の出力電圧となって現れる。
次に、蓄積期間信号φ１が去ってスイッチ手段ＳＷ１，ＳＷ４，ＳＷ５がオフとなり、出力期間信号φ２が到来すると、スイッチ手段ＳＷ２，ＳＷ３はオン状態に切り替る。すると、キャパシタＣ１のスイッチ手段ＳＷ２側の端子には、電圧フォロア回路ＯＰ１の出力電圧、すなわちキャパシタＣ１で保持されている直前の出力端子Ｉｏｕｔ２の電圧が与えられ、また、キャパシタＣ１のスイッチ手段ＳＷ３側の端子は出力端子Ｉｏｕｔ２に接続される。そのため、蓄積期間信号φ１時にキャパシタＣ１に蓄積されていた電荷はそのまま出力端子Ｉｏｕｔ２に出力される。
したがって、簡単な回路構成により、位相比較周波数を仮想的に低くし、低周波領域のフリッカ雑音を平均化することができる。
【００１６】
以上のように、この発明の実施の形態１によれば、電流源ＩＳ１，ＩＳ２の電流出力端子Ｉｏｕｔに、蓄積期間信号φ１に従って電流源ＩＳ１，ＩＳ２からの電荷を蓄積し、出力期間信号φ２に従って蓄積された電荷を出力する電荷蓄積・放出回路を設け、蓄積期間信号φ１が制御信号ＵＰ、ＤＮの複数周期に跨った期間を持つように設定している。したがって、位相比較周波数を仮想的に低くすることで、低周波領域のフリッカ雑音を平均化できるため、位相雑音を低く抑えることが可能になる。
【００１７】
実施の形態２．
図５は、この発明の実施の形態２によるチャージポンプ回路の構成を示す回路図である。この実施の形態２では、実施の形態１における電荷蓄積・放出回路１の代わりに、電荷蓄積／放電回路２を設けている。
この電荷蓄積・放電回路２の場合は、出力期間信号φ２がハイレベルとなる時間に、蓄積電荷を出力せず、代わりに、蓄積された電荷に比例した電圧を出力する。動作タイミングとしては、図２のタイムチャートに示すタイミングと同じである。
【００１８】
図６は、図５における電荷蓄積・放電回路２の構成例を示す回路図である。
この電荷蓄積・放電回路２は、蓄積期間信号φ１の期間にのみオン（閉）動作を行う２つのスイッチ手段ＳＷ１（第１のスイッチ手段），ＳＷ４（第２のスイッチ手段）と、出力期間信号φ２の期間にのみオン（閉）動作を行う２つのスイッチ手段ＳＷ２（第３のスイッチ手段），ＳＷ４（第４のスイッチ手段）と、キャパシタＣ１と、抵抗Ｒ１により構成されている。スイッチ手段ＳＷ１〜ＳＷ４は、ＭＯＳトランジスタ等のスイッチング素子で構成されており、いずれも通常時はオフ（開）状態におかれているものとする。
電流源ＩＳ１，ＩＳ２の電流出力端子Ｉｏｕｔとチャージポンプ回路の出力端子Ｖｏｕｔ間にスイッチ手段ＳＷ１、キャパシタＣ１、スイッチ手段ＳＷ３の直列回路が接続されている。スイッチ手段ＳＷ１とキャパシタＣ１の接続点と基準電圧源Ｖｒｅｆ間にはスイッチ手段ＳＷ２が接続されている。キャパシタＣ１とスイッチ手段ＳＷ３の接続点と基準電圧源Ｖｒｅｆ間にはスイッチ手段ＳＷ４が接続されている。出力端子Ｖｏｕｔと基準電圧源Ｖｒｅｆ間には抵抗Ｒ１が接続されている。
【００１９】
次に、電荷蓄積・放電回路２の動作について説明する。
蓄積期間信号φ１が到来すると、スイッチ手段ＳＷ１，ＳＷ４はオン状態に切り替る。すると、電流源ＩＳ１，ＩＳ２から出力される電流はＳＷ１、Ｃ１、ＳＷ４を通して基準電圧源Ｖｅｒｆに流れるため、その電荷はキャパシタＣ１に蓄積される。次に、蓄積期間信号φ１が去ってスイッチ手段ＳＷ１，ＳＷ４がオフとなり、出力期間信号φ２が到来すると、スイッチ手段ＳＷ２，ＳＷ３はオン状態に切り替る。すると、キャパシタＣ１、スイッチ手段ＳＷ２、抵抗Ｒ１、スイッチ手段ＳＷ３が放電回路を形成し、キャパシタＣ１に蓄積された電荷が放電される。このときの放電電流は抵抗Ｒ１によって電圧に変換され、電圧出力端子Ｖｏｕｔから出力される。
このように、図４の電圧フォロア回路を不要とした簡単な構成により、位相比較周波数を仮想的に低くし、低周波領域のフリッカ雑音を平均化することができる。
【００２０】
以上のように、この実施の形態２によれば、電流源ＩＳ１，ＩＳ２の電流出力端子に、蓄積期間信号φ１に従って電流源ＩＳ１，ＩＳ２からの電荷を蓄積し、出力期間信号φ２に従って蓄積された電荷に比例した電圧を出力する電荷蓄積・放電回路を設け、蓄積期間信号φ１が制御信号ＵＰ、ＤＮの複数周期に跨った期間を持つように設定している。したがって、実施の形態１の原理と同様に、出力される電圧の位相雑音を低減することができる。
【図面の簡単な説明】
【００２１】
【図１】この発明の実施の形態１によるチャージポンプ回路の構成を示す回路図である。
【図２】この発明の実施の形態１に係る制御信号を示すタイムチャートである。
【図３】この発明に係るチャージポンプ回路の出力電流雑音スペクトルを示す説明図である。
【図４】この発明の実施の形態１に係る電荷蓄積・放出回路の構成例を示す回路図である。
【図５】この発明の実施の形態２によるチャージポンプ回路の構成を示す回路図である。
【図６】この発明の実施の形態２に係る電荷蓄積・放電回路の構成例を示す回路図である。
【図７】従来のチャージポンプ回路の原理構成を示す回路図である。
【符号の説明】
【００２２】
１  電荷蓄積・放出回路、２  電荷蓄積・放電回路、ＩＳ１  電流吐き出し用電流源、ＩＳ２  電流吸い込み用電流源、Ｉｏｕｔ，Ｉｏｕｔ１  電流出力端子、Ｉｏｕｔ２，Ｖｏｕｔ  出力端子、φ１  蓄積制御信号、φ２  放出制御信号、ＳＷ１〜ＳＷ４  スイッチ手段、Ｃ１，Ｃ２  キャパシタ、ＯＰ１  電圧フォロア回路、Ｒ１  抵抗。
【図１】
2010021781.tif 000003
【図２】
2010021781.tif 000004
【図３】
2010021781.tif 000005
【図４】
2010021781.tif 000006
【図５】
2010021781.tif 000007
【図６】
2010021781.tif 000008
【図７】
2010021781.tif 000009