(57)【要約】【課題】高周波ノイズの発生期間を削減させ、周辺電気機器又は駆動させる負荷の誤動作を低減させ得るＤＣ−ＤＣコンバータを提供する。【解決手段】スイッチング回路１０では、制御回路５０の指令によって複数の制御モードを実施させる。昇圧モード及び降圧モードでは、高周波数でスイッチング素子をオンオフ駆動させる。一方、非変圧モードでは、スイッチング動作を伴わない制御が実施される。従って、非変圧モードを伴う電源回路では、高周波ノイズの発生期間が解消され、周辺機器又は電源ラインに接続された負荷の安定動作が実現される。【選択図】図２
2010158116.tif 000002
【特許請求の範囲】
【請求項１】
バッテリから供給される入力電圧が印加される電圧入力端子と、前記入力電圧を変換させて得られた電圧が出力される電圧出力端子と、前記電圧出力端子から出力された電圧を平滑させる平滑コンデンサと、基準電位に接続された基準電位端子と、インダクタンス素子と、一端が前記電圧入力端子に接続され且つ他端が前記インダクタンス素子の一端に接続される第１のスイッチング素子と、一端が前記インダクタンス素子の一端に接続され且つ他端が前記基準電位端子に接続される第２のスイッチング素子と、一端が前記インダクタンス素子の他端に接続され且つ他端が前記電圧出力端子に接続される第３のスイッチング素子と、一端が前記インダクタンス素子の他端に接続され且つ他端が前記基準電位端子に接続される第４のスイッチング素子と、前記第１のスイッチング素子乃至前記第４のスイッチング素子を制御させる制御回路とを備えるＤＣ−ＤＣコンバータにおいて、
前記制御回路は、前記出力電圧を制御するための設定電圧がメモリ回路に格納され、前記入力電圧の電圧値が前記設定電圧の電圧値又は前記設定電圧の電圧範囲を満たすとき、前記第１のスイッチング素子及び前記第３のスイッチング素子をオン状態に保持させ且つ前記第２のスイッチング素子及び前記第４のスイッチング素子をオフ状態に保持させる非変圧モードを実施させることを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
前記制御回路は、更に、
前記第１のスイッチング素子及び前記第２のスイッチング素子を交互周期にオンオフさせ且つ前記第３のスイッチング素子をオン状態に保持させ且つ前記第４のスイッチング素子をオフ状態に保持させる降圧モードと、
前記第１のスイッチング素子をオン状態に保持させ且つ前記第２のスイッチング素子をオフ状態に保持させ且つ前記第３のスイッチング素子及び前記第４のスイッチング素子を交互周期にオンオフさせる昇圧モードとを実施させることを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項３】
前記制御回路は、
前記入力電圧が前記設定電圧の電圧値を下回る場合、前記昇圧モードによる制御を実施させることを特徴とする請求項２に記載のＤＣ−ＤＣコンバータ。
【請求項４】
前記制御回路は、
前記入力電圧が前記設定電圧の電圧値を上回る場合、前記降圧モードによる制御を実施させることを特徴とする請求項２に記載のＤＣ−ＤＣコンバータ。
【請求項５】
前記制御回路は、
前記入力電圧が前記設定電圧の電圧値を下回る場合、前記昇圧モードによる制御を実施させ、
前記入力電圧が前記設定電圧の電圧値を上回る場合、前記降圧モードによる制御を実施させることを特徴とする請求項２に記載のＤＣ−ＤＣコンバータ。
【請求項６】
前記制御回路は、
前記入力電圧が前記設定電圧の電圧範囲の下限値を下回る場合、前記昇圧モードによる制御を実施させることを特徴とする請求項２に記載のＤＣ−ＤＣコンバータ。
【請求項７】
前記制御回路は、
前記入力電圧が前記設定電圧の電圧範囲の上限値を上回る場合、前記降圧モードによる制御を実施させることを特徴とする請求項２に記載のＤＣ−ＤＣコンバータ。
【請求項８】
前記制御回路は、
前記入力電圧が前記設定電圧の電圧範囲の下限値を下回る場合、前記昇圧モードによる制御を実施させ、
前記入力電圧が前記設定電圧の電圧範囲の上限値を上回る場合、前記降圧モードによる制御を実施させることを特徴とする請求項２に記載のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、変動する入力電圧を一定範囲において安定化させるＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
従来より、直流電源を利用する装置では、バッテリを用いる場合、其のバッテリ電圧が経時的に低下するため、又は、負荷変動によってバッテリ電圧が変動するため、バッテリ電圧の電圧値を所定値に調整させるＤＣ−ＤＣコンバータが用いられている。  
【０００３】
かかるＤＣ−ＤＣコンバータは、用途に応じて昇圧型、降圧型、昇降圧型等が適宜選択され、昇降圧型のＤＣ−ＤＣコンバータにあっては、半導体スイッチング素子をＨ型に配列させたＨブリッジ型と呼ばれるＤＣ−ＤＣコンバータが広く知られている。
【０００４】
特開２００４−１２０９４０号公報（特許文献１）では、Ｈブリッジ型のＤＣ−ＤＣコンバータが紹介されている。かかるＤＣ−ＤＣコンバータは、第１のスイッチング素子乃至第４のスイッチング素子とインダクタンス素子と制御回路とから構成される。ここで、第１のスイッチング素子は、一端が電圧入力端子に接続され、他端がインダクタンス素子の一端へ接続される。また、第２のスイッチング素子は、一端がインダクタンス素子の一端へ接続され、他端がグランドへ接続される。また、第３のスイッチング素子は、一端が電圧出力端子に接続され、他端がインダクタンス端子の他端へ接続される。また、第４のスイッチング素子は、一端がインダクタンス素子の他端へ接続され、他端がグランドへと接続されている。
【０００５】
そして、ＤＣ−ＤＣコンバータに設けられた制御回路では、入力電圧の電圧値に応じて、昇圧モードと降圧モードと昇降圧モードとを適宜に実施させる。ここで、制御回路が実施する降圧モードとは、第１のスイッチング素子及び第２のスイッチング素子を交互周期にオンオフさせ、同時に、第３のスイッチング素子をＯＮ状態に保持させ、第４のスイッチング素子をオフ状態に保持させ、これにより、入力電圧を所定電圧値に降圧させる制御をいう。また、昇圧モードとは、第１のスイッチング素子をＯＮ状態に保持させ、第２のスイッチング素子をオフ状態に保持させ、同時に、第３のスイッチング素子及び第４のスイッチング素子を交互周期にオンオフさせ、これにより、入力電圧を所定電圧値に昇圧させる制御をいう。更に、昇降圧モードとは、昇圧モードと降圧モードとを複合させた制御を行い、これにより、入力電圧を所定電圧値に制御させる。
【０００６】
【特許文献１】特開２００４−１２０９４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に記載の技術では、第１のスイッチング素子乃至第４のスイッチング素子の何れかを常に駆動させることとされるので、スイッチング動作を実施させる際に生じる高周波ノイズが常に出力電圧に重畳され、これにより、周辺の電気機器又は電源ラインに接続された負荷に対して誤動作を招来させるとの問題が発生する。
【０００８】
本発明は上記課題に鑑み、高周波ノイズの発生期間を削減させ、周辺電気機器又は駆動させる負荷の誤動作を低減させ得るＤＣ−ＤＣコンバータの提供を目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、本発明では次のようなＤＣ−ＤＣコンバータの構成とする。即ち、バッテリから供給される入力電圧が印加される電圧入力端子と、前記入力電圧を変換させて得られた電圧が出力される電圧出力端子と、前記電圧出力端子から出力された電圧を平滑させる平滑コンデンサと、基準電位に接続された基準電位端子と、インダクタンス素子と、一端が前記電圧入力端子に接続され且つ他端が前記インダクタンス素子の一端に接続される第１のスイッチング素子と、一端が前記インダクタンス素子の一端に接続され且つ他端が前記基準電位端子に接続される第２のスイッチング素子と、一端が前記インダクタンス素子の他端に接続され且つ他端が前記電圧出力端子に接続される第３のスイッチング素子と、一端が前記インダクタンス素子の他端に接続され且つ他端が前記基準電位端子に接続される第４のスイッチング素子と、前記第１のスイッチング素子乃至前記第４のスイッチング素子を制御させる制御回路とを備えるＤＣ−ＤＣコンバータにおいて、前記制御回路は、前記出力電圧を制御するための設定電圧がメモリ回路に格納され、前記入力電圧の電圧値が前記設定電圧の電圧値又は前記設定電圧の電圧範囲を満たすとき、前記第１のスイッチング素子及び前記第３のスイッチング素子をオン状態に保持させ且つ前記第２のスイッチング素子及び前記第４のスイッチング素子をオフ状態に保持させる非変圧モードを実施させることとする。
【００１０】
このとき、好ましくは、前記制御回路は、更に、前記第１のスイッチング素子及び前記第２のスイッチング素子を交互周期にオンオフさせ且つ前記第３のスイッチング素子をオン状態に保持させ且つ前記第４のスイッチング素子をオフ状態に保持させる降圧モードと、前記第１のスイッチング素子をオン状態に保持させ且つ前記第２のスイッチング素子をオフ状態に保持させ且つ前記第３のスイッチング素子及び前記第４のスイッチング素子を交互周期にオンオフさせる昇圧モードとを実施させることとする。
【００１１】
このとき、好ましくは、前記制御回路は、前記入力電圧が前記設定電圧の電圧値を下回る場合、前記昇圧モードによる制御を実施させることとしても良い。また、前記制御回路は、前記入力電圧が前記設定電圧の電圧値を上回る場合、前記降圧モードによる制御を実施させることとしても良い。また、前記制御回路は、前記入力電圧が前記設定電圧の電圧値を下回る場合、前記昇圧モードによる制御を実施させ、前記入力電圧が前記設定電圧の電圧値を上回る場合、前記降圧モードによる制御を実施させることとしても良い。
【００１２】
また、前記制御回路は、前記入力電圧が前記設定電圧の電圧範囲の下限値を下回る場合、前記昇圧モードによる制御を実施させることとしても良い。また、前記制御回路は、前記入力電圧が前記設定電圧の電圧範囲の上限値を上回る場合、前記降圧モードによる制御を実施させることとしても良い。また、前記制御回路は、前記入力電圧が前記設定電圧の電圧範囲の下限値を下回る場合、前記昇圧モードによる制御を実施させ、前記入力電圧が前記設定電圧の電圧範囲の上限値を上回る場合、前記降圧モードによる制御を実施させることとしても良い。
【発明の効果】
【００１３】
本発明に係るＤＣ−ＤＣコンバータによれば、スイッチング動作を伴わない非変圧モードを所定期間実施させるので、これに応じて、高周波ノイズの発生期間が削減され、周辺機器又は電源ラインに接続された負荷の安定動作が実現される。
【発明を実施するための最良の形態】
【００１４】
以下、本発明に係る実施の形態につき図面を参照して説明する。図１（ａ）に示す如く、本実施の形態に係るＤＣ−ＤＣコンバータ１００は、スイッチング回路１０と平滑コンデンサ１４と図示されない制御回路とから構成される。図示の如く、スイッチング回路１０は、第１のスイッチング素子１１ａと第２のスイッチング素子１１ｂと第３のスイッチング素子１１ｃと第４のスイッチング素子１１ｄとインダクタンス素子１２と電圧入力端子１３ａと電圧出力端子１３ｂと基準電位端子１３ｃとから構成されている。尚、同図で示される端子、即ち、電圧入力端子１３ａ及び電圧出力端子１３ｂ及び基準電位端子１３ｃは、構造上の端子、及び、機能ブロック図を表現したときに現われる概念上の端子、の双方を含むこととする。
【００１５】
スイッチング素子は、入力端子及び出力端子及び信号端子を備え、信号端子に駆動信号が入力されると、入力端子から出力端子へ電流を通過させ、一方、信号端子に停止信号が入力されると、通過電流が遮断される。かかるスイッチング素子は、ＭＯＳＦＥＴでも良く、バイポーラトランジスタ、ＩＧＢＴ、サイリスタ等の半導体素子が用いられる。但し、本実施の形態では、ＭＯＳＦＥＴが採用されることとする。尚、ＭＯＳＦＥＴにはＮチャンネルＭＯＳＦＥＴ（以下、ｎＭＯＳと呼ぶ）とＰチャンネルＭＯＳＦＥＴ（以下、ｐＭＯＳと呼ぶ）とが存在し、ｎＭＯＳは、Ｈｉｇｈ値とされた正電位（駆動信号）が入力されると、電界効果によって電流を通過させる。また、ｐＭＯＳは、Ｌｏｗ値とされた負電位（駆動信号）が入力されると、電界効果によって電流を通過させる。
【００１６】
平滑コンデンサ１４は、電解コンデンサ又はセラミックコンデンサ又はフィルムコンデンサ等が広く用いられ、電圧出力端子１３ｂの後段に接続される。当該平滑コンデンサ１４は、電圧出力端子１３ｂから出力されたパルス状の電圧を平均化させ、これによって所定値に安定した出力電圧を負荷０２へ供給させる。
【００１７】
図１（ａ）を参照すると、第１のスイッチング素子１１ａ乃至第４のスイッチング素子１１ｄの全てがｎＭＯＳとされる。また、スイッチング素子の構成例は、これに限定されるものでなく、例えば、全てのスイッチング素子をｐＭＯＳとしても良い。
【００１８】
更に、図１（ｂ）に示す如く、第１のスイッチング素子１１ａ及び第４のスイッチング素子１１ｄをｐＭＯＳとし、第２のスイッチング素子１１ｂ及び第３のスイッチング素子１１ｃをｎＭＯＳとしても良い。また、第１のスイッチング素子１１ａ及び第４のスイッチング素子１１ｄをｎＭＯＳとし、第２のスイッチング素子１１ｂ及び第３のスイッチング素子１１ｃをｐＭＯＳとしても良い。
【００１９】
更に、図１（ｃ）に示す如く、第１のスイッチング素子１１ａ及び第３のスイッチング素子１１ｃをｐＭＯＳとし、第２のスイッチング素子１１ｂ及び第４のスイッチング素子１１ｄをｎＭＯＳとしても良い。また、第１のスイッチング素子１１ａ及び第３のスイッチング素子１１ｃをｎＭＯＳとし、第２のスイッチング素子１１ｂ及び第４のスイッチング素子１１ｄをｐＭＯＳとしても良い。
【００２０】
更に、図１（ｄ）に示す如く、第１のスイッチング素子１１ａ及び第２のスイッチング素子１１ｂをｐＭＯＳとし、第３のスイッチング素子１１ｃ及び第４のスイッチング素子１１ｄをｎＭＯＳとしても良い。また、第１のスイッチング素子１１ａ及び第２のスイッチング素子１１ｂをｎＭＯＳとし、第３のスイッチング素子１１ｃ及び第４のスイッチング素子１１ｄをｐＭＯＳとしても良い。
【００２１】
図２には、制御回路によって制御されたスイッチング回路１０の動作状態が３種類示されている。尚、図中に記される「ＯＮ」とは、ＯＮと記されたスイッチング素子に駆動信号が入力され、当該スイッチング素子に通過電流が流れている状態を示している。また、図中に示される「ＯＦＦ」とは、ＯＦＦと記されたスイッチング素子に停止信号が入力され、当該スイッチング素子の通過電流が遮断された状態を示している。更に、図中に示される「断続」とは、上段のスイッチング素子と下段のスイッチング素子とを交互にＯＮ状態に切り換え、且つ、其の断続動作が数十ＫＨｚ〜数ＭＨｚ程度の高周波数で行われる状態を示している。
【００２２】
先ず、図２（ａ）を参照して、降圧モードについて説明する。降圧モードの場合、第１のスイッチング素子１１ａ及び第２のスイッチング素子１１ｂは、図示の如く、断続動作の状態とされるので、交互周期に、高い周波数でオンオフ駆動される。また、第３のスイッチング素子１１ｃでは、オン動作の状態で保持されるので、通過電流が流れることとなる。更に、第４のスイッチング素子１１ｄでは、オフ動作の状態で保持されるので、通過電流が遮断されることとなる。降圧モードの場合、断続動作の或るタイミングでは、スイッチング素子１１ａがオン状態とされ、スイッチング素子１１ｂがオフ状態とされる。このとき、スイッチング回路１０内では、電流が実線に沿って流れることとなる。一方、かかる断続動作が移行すると、スイッチング素子１１ａがオフ状態とされ、スイッチング素子１１ｂがオン状態とされる。このとき、スイッチング回路１０内では、スイッチング素子１１ａからの通過電流が遮断される。従って、かかる降圧モードに制御される場合、スイッチング回路１０では、電圧出力端子１３ｂの出力電圧が周期的に遮断されるので、電圧出力端子１３ｂから出力される電圧は、其の平均値が低下し、これにより、降圧されることとなる。
【００２３】
次に、図２（ｂ）を参照して、昇圧モードについて説明する。昇圧モードの場合、第３のスイッチング素子１１ｃ及び第４のスイッチング素子１１ｄは、図示の如く、断続動作の状態とされるので、交互周期に、高い周波数でオンオフ駆動される。また、第１のスイッチング素子１１ａでは、オン動作の状態で保持されるので、通過電流が流れることとなる。更に、第２のスイッチング素子１１ｂでは、オフ動作の状態で保持されるので、通過電流が遮断されることとなる。昇圧モードの場合、断続動作の或るタイミングでは、スイッチング素子１１ｃがオフ状態とされ、スイッチング素子１１ｄがオン状態とされる。このとき、通過電流が破線に沿って流れ、インダクタンス素子１２には通過電流によるエネルギーが蓄積される。その後、スイッチング素子１１ｃがオン状態とされ、スイッチング素子１１ｄがオフ状態とされると、出力電圧端子１３ｂからは、入力電圧と誘導起電力による電圧とを加えた昇圧電圧が生じることとなり、このとき、スイッチング回路１０内では、当該昇圧電圧に応じた電流が実線に沿って流れることとなる。
【００２４】
また、図２（ｃ）を参照して、非変圧モードについて説明する。非変圧モードの場合、第１のスイッチング素子１１ａ及び第３のスイッチング素子１１ｃは、図示の如く、オン動作の状態で保持されるので、通過電流が流れることとなる。更に、第２のスイッチング素子１１ｂ及び第４のスイッチング素子１１ｄでは、オフ動作の状態で保持されるので、通過電流が遮断されることとなる。このとき、電圧出力端子１３ｂから出力される電圧は、非変圧モードに切替えられた時点でインダクタンス素子１２の作用を受けるが、所定時間後に入力電圧と一致することとなる。
【００２５】
かかるＤＣ−ＤＣコンバータによると、入力電圧を制御させる際、非変圧モードによる制御が含まれるので、少なくとも当該非変圧モードで制御される期間では、高周波ノイズの発生が抑えられる。
【実施例１】
【００２６】
図３には、実施例１に係るＤＣ−ＤＣコンバータ１００の構成例が示されている。図示の如く、ＤＣ−ＤＣコンバータ１００は、スイッチング回路１０とレギュレータ４０と制御回路５０とドライブ回路Ｄｒ１〜Ｄｒ４とから構成される。
【００２７】
スイッチング回路１０は、上述した実施の形態における何れのスイッチング回路を用いることが可能である。本実施例では、図１（ａ）に示されるスイッチング回路を用いることとする。本実施例に係るスイッチング回路１０は、上述の如く、電圧入力端子１３ａと電圧出力端子１３ｂと基準電位端子１３ｃとインダクタンス素子１２とスイッチング素子１１ａ〜１１ｄと平滑コンデンサ１４と分圧抵抗Ｒｄとから構成される。ここで、電圧入力端子１３ａは、バッテリ０１から供給される入力電圧が印加される。電圧出力端子１３ｂは、入力電圧を変換させて得られた電圧が出力される。基準電位端子１３ｃは、グランド等の基準電位に接続される。また、第１のスイッチング素子１１ａは、一端が電圧入力端子１３ａに接続され、他端がインダクタンス素子１２の一端に接続される。第２のスイッチング素子１１ｂは、一端がインダクタンス素子１２の一端に接続され、他端が基準電位端子１３ｃに接続される。第３のスイッチング素子１１ｃは、一端がインダクタンス素子１２の他端に接続され、他端が電圧出力端子１３ｂに接続される。スイッチング素子１１ｃは、一端がインダクタンス素子１２の他端に接続され、他端が基準電位端子１１ｃに接続される。平滑コンデンサ１４は、電圧出力端子１３ｂから出力されたパルス状の電圧波形を平均化させ、負荷０２へ供給させる。尚、バッテリー０１と電圧入力端子１３ａとの接点に入力用コンデンサ（図示なし）の一端を接続させ、スイッチング回路１０へ供給する電力量を保障させても良い。また、分圧抵抗Ｒｄは、出力電圧Ｖｏｕｔを適宜な値に調整させ、これによって得られた分圧値を制御回路５０へ供給させる。
【００２８】
レギュレータ４０は、入力端子が検出信号ラインＬｉ１に接続され、出力端子が制御回路５０の電源端子又はドライブ回路Ｄｒ１〜Ｄｒ４等へと接続される。当該レギュレータ４０では、入力された電圧値を所定値へ安定化させて出力端子から出力させる。ここで、検出信号ラインＬｉ１は、他端がバッテリ０１の電源ラインに接続されるので、レギュレータ４０では、バッテリ電圧を所定値に変圧させ、これにより得られた安定電圧を制御回路５０等へ供給させている。
【００２９】
制御回路５０は、マイコン又はＤＳＰ(Digital Signal Processor)等から成り、図示の如く、ＰＷＭ信号生成回路５１とＣＰＵ５２とメモリ回路５３とＡＤ変換回路５４等から構成される。メモリ回路５３には、制御プログラム及び適宜な演算データが記録されている。かかるメモリ回路５３には、出力電圧を制御するために用いられる設定電圧も記録されている。ＡＤ変換回路５４は、入力された信号に基づいてデジタル情報を生成させ、当該デジタル情報をＡＤタイミング毎にＣＰＵ５２へ出力させる。図示の如く、かかるＡＤ変換回路５４は、検出信号ラインＬｉ１及び検出信号ラインＬｉ２に接続されているので、バッテリ０１からの入力電圧及び平滑コンデンサ１４からの出力電圧をデジタル情報へと変換させる。そして、ＣＰＵ５２では、制御プログラムに応じて入力電圧及び出力電圧の情報を順次処理し、所定の信号を生成出力させる。その後、ＰＷＭ信号生成回路５１では、ＣＰＵ５２から受信した信号に基づき、ＰＷＭ信号をドライブ回路Ｄｒ１〜Ｄｒ４へ出力させる。
【００３０】
また、本実施例では、スイッチング素子１１ａ〜１１ｄに対応させて４個のドライブ回路Ｄｒ１〜Ｄｒ４が設けられている。かかるドライブ回路Ｄｒ１〜Ｄｒ４は、各々が信号ラインを介してスイッチング素子１１ａ〜１１ｄ及びＰＷＭ信号生成回路５１に接続される。例えば、ドライブ回路Ｄｒ１は、ＰＷＭ信号生成回路５１からＰＷＭ信号を受信すると、当該信号を変換させてスイッチング素子１１ａの駆動信号を出力させる。また、他のドライブ回路Ｄｒ２〜Ｄｒ４にあっても、同様の動作を行う。
【００３１】
かかる構成を具備するＤＣ−ＤＣコンバータ１００では、出力電圧Ｖｏｕｔが以下の如く制御される。即ち、制御回路５０では、ＡＤ変換回路５４にて入力電圧及び出力電圧の電圧値を検出し、双方の電圧値をＣＰＵ５２へと供給する。その後、ＣＰＵ５２では、制御プログラムに基づいて演算処理を実施させ、入力電圧と設定電圧との差分値（入力電圧−設定電圧）を演算させる。そして、制御回路５０では、当該差分値に基づいて降圧モード又は昇圧モード又は非変圧モードを適宜に実施させ、当該出力電圧が設定電圧に近づく様にスイッチング素子のデューティー比を調整させる。その後、平滑コンデンサ１４では、電圧出力端子１３ｂから出力されたパルス状の電圧波形を平均化させ、これによって成形された出力電圧Ｖｏｕｔを、後段の負荷０２へ供給させる。
【００３２】
本実施の形態に係るＤＣ−ＤＣコンバータ１００では、スイッチング動作を伴わない非変圧モードを所定期間実施させるので、これに応じて、高周波ノイズの発生期間が削減され、周辺機器又は電源ラインに接続された負荷の安定動作が実現される。
【実施例２】
【００３３】
本実施例では、各制御モードの実施時期について説明する。図４（ａ）には、バッテリ電源０１からスイッチング回路１０へ印加される入力電圧Ｖｉｎと、制御回路５０にて予め規定されている設定電圧Ｖｔｈとの関係が示されている。
【００３４】
図示の如く、入力電圧Ｖｉｎは、経時的に電圧値が低下し、初期電圧値Ｖｆから消費後の電圧値Ｖｔに至る状態が示されている。尚、ここで実施される制御は、出力電圧Ｖｏｕｔが設定電圧Ｖｔｈを下回らない調整を行うことを目的とする。
【００３５】
かかる場合、図示の如く、バッテリを使用し始めてから時刻ｔａに至るまでは、入力電圧Ｖｉｎが設定電圧Ｖｔｈより大きい電圧値とされるので、制御回路５０では非変圧モードを実施させる。また、時刻ｔａ以後では、入力電圧Ｖｉｎが設定電圧Ｖｔｈより低い電圧値とされるので、制御回路５０では昇圧モードを実施させる。
【００３６】
図４（ｂ）には、かかる制御によって生成された出力電圧Ｖｏｕｔの波形が示されている。当該出力電圧Ｖｏｕｔの波形は、入力電圧Ｖｉｎの波形と設定電圧Ｖｔｈに一致する波形との合成波形とされている。具体的に説明すると、制御回路５０では非変圧モードにて制御を開始させる。このとき、出力電圧Ｖｏｕｔの波形は、使用開始当初では初期電圧値Ｖｆとされ、電力の消費に応じて減少を開始する。そして、時刻ｔａでは、設定電圧Ｖｔｈと入力電圧Ｖｉｎが一致し、これに応じて、制御回路５０では昇圧モードに切替えた動作を実施させる。これ以後、出力電圧Ｖｏｕｔは、スイッチング動作によって電圧値が強制的に引き上げられ、設定電圧Ｖｔｈと一致するように制御される。
【００３７】
かかる如く、非変圧モードと昇圧モードとを組合せることにより、出力電圧Ｖｏｕｔは、設定電圧Ｖｔｈを下回らない電圧値を維持できるので、負荷を駆動させるため必要な要求電圧を確保することが可能となる。尚、負荷に設けられた回路素子の保護を目的とする場合、非変圧モードと降圧モードとを組合せることで、出力電圧Ｖｏｕｔが当該回路素子の定格電圧以下と成るように制御させることも可能である。
【００３８】
本実施例に係るＤＣ−ＤＣコンバータによれば、スイッチング動作を伴わない非変圧モードを所定期間実施させるので、これに応じて、高周波ノイズの発生期間が削減され、周辺機器又は電源ラインに接続された負荷の安定動作が実現される。
【００３９】
尚、上述した制御動作では、入力電圧Ｖｉｎと設定電圧Ｖｔｈとが反転すると直ちに制御モードを変更させることとしているが、是に限らず、制御モードの切り換え動作に所定の条件を設けることも可能である。図５には、かかる条件制御を追加させた場合における制御モードの実施時期が示されている。図５（ａ）には、入力電圧Ｖｉｎと設定電圧Ｖｔｈとの関係が示されており、更に、当該設定電圧Ｖｔｈより低い下限閾値Ｖｓｄが追加図示されている。かかる場合の制御回路５０では、メモリ回路５３に下限閾値Ｖｄｓが記録されており、当該下限閾値Ｖｓｄと入力電圧Ｖｉｎとを比較させる。そして、入力電圧Ｖｉｎが下限閾値Ｖｓｄを下回ったとき、非変圧モードから昇圧モードへと切替える制御を実施させる。尚、当該下限閾値Ｖｓｄとは、特許請求の範囲における「設定電圧の電圧範囲の下限値」を指す。
【００４０】
図５（ｂ）には、かかる制御によって生成された出力電圧Ｖｏｕｔの波形が示されている。当該出力電圧Ｖｏｕｔの波形は、入力電圧Ｖｉｎの波形と設定電圧Ｖｔｈに一致する波形との合成波形とされている。具体的に説明すると、制御回路５０では非変圧モードにて制御を開始させる。このとき、出力電圧Ｖｏｕｔの波形は、使用開始当初では初期電圧値Ｖｆとされ、電力の消費に応じて減少を開始する。そして、設定電圧Ｖｔｈと入力電圧Ｖｉｎとが一致しても制御モードを変更させることなく、入力電圧Ｖｉｎが設定電圧Ｖｔｈより低値になる迄は、出力電圧Ｖｏｕｔは入力電圧Ｖｉｎに沿って低下する。その後、時刻ｔｄでは、閾値電圧Ｖｓｄと入力電圧Ｖｉｎが一致し、これに応じて、制御回路５０では昇圧モードに切替える。これ以後、出力電圧Ｖｏｕｔは、スイッチング動作によって電圧値が強制的に引き上げられ、設定電圧Ｖｔｈと一致するように制御される。尚、検出される電圧にはノイズが重畳されていると、制御回路５０では閾値の近傍でチャタリングを起こす惧れがあるので、制御回路５０では、モードの切換動作を行う際にヒステリシス幅を持たせる制御を行うのが好ましい。また、他の実施例にあっても、かかるヒステリシス幅を持たせる制御を行うのが好ましい。
【００４１】
本実施例に係るＤＣ−ＤＣコンバータによれば、入力電圧Ｖｉｎが設定電圧Ｖｔｈの値周辺を変動する場合であっても、制御回路５０では、制御モードの切り換えを頻発させることが無くなる。また、下限閾値Ｖｓｄを下回るまで非変圧モードが維持されるので、是に応じて、スイッチング回路が高周波で駆動される期間が少なくなり、出力電圧Ｖｏｕｔの安定化が図られる。
【００４２】
図６では更に詳細な制御が実施されている。図６（ａ）に示す如く、かかる場合の制御回路５０では、メモリ回路５３に下限閾値Ｖｓｄ及び上限閾値Ｖｓｕが記録されている。そして、当該上限閾値Ｖｓｕと入力電圧Ｖｉｎとを比較させ、入力電圧Ｖｉｎが上限閾値Ｖｓｕを下回るまでは、制御回路５０において降圧モードを実施させる。また、制御回路５０では、当該上限閾値Ｖｓｕと入力電圧Ｖｉｎとを比較させ、入力電圧Ｖｉｎが上限閾値Ｖｓｕを下回ったとき、降圧モードから非変圧モードへと切替える。そして、更に入力電圧Ｖｉｎの低下が進行し、入力電圧Ｖｉｎが下限閾値Ｖｓｄを下回ったとき、このとき初めて、制御回路５０では、非変圧モードから昇圧モードへと切替える。
【００４３】
図６（ｂ）には、かかる制御によって生成された出力電圧Ｖｏｕｔの波形が示されている。具体的に説明すると、制御回路５０では降圧モードにて制御を開始させる。このとき、出力電圧Ｖｏｕｔは、入力電圧Ｖｉｎが強制的に引き下げられて、設定電圧Ｖｔｈに制御される。その後、時刻ｔｃに至ると、非変圧モードに切換わり、出力電圧Ｖｏｕｔは、入力電圧Ｖｉｎと同等の波形を辿ることとなる。更に後、時刻ｔｄでは、閾値電圧Ｖｓｄと入力電圧Ｖｉｎが一致し、これに応じて、制御回路５０では昇圧モードに切替える。この後、出力電圧Ｖｏｕｔは、スイッチング動作によって電圧値が強制的に引き上げられ、設定電圧Ｖｔｈと一致するように制御される。尚、かかる制御の場合、特許請求の範囲における「設定電圧の電圧範囲」とは、上限閾値Ｖｓｕから下限閾値Ｖｓｄまでの範囲を指すものである。また、当該上限閾値Ｖｓｕとは、特許請求の範囲における「設定電圧の電圧範囲の上限値」を指す。
【００４４】
本実施例に係るＤＣ−ＤＣコンバータによれば、出力電圧Ｖｏｕｔは、全ての期間において設定電圧Ｖｔｈ近傍の電圧値に制御されると共に、非変圧モードの期間も一定期間確保される。従って、出力電圧Ｖｏｕｔは高周波ノイズの少ない定電圧とされるので、負荷０２は、安定的に駆動されることとなる。
【実施例３】
【００４５】
本実施例では、車両に搭載されるＤＣ−ＤＣコンバータの入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔが示されている。図７（ａ）には、車載バッテリからＤＣ−ＤＣコンバータへ印加される入力電圧Ｖｉｎの波形が示されている。尚、負荷０２が安定駆動されている場合、車載バッテリ０１からは、少なくとも設定電圧Ｖｔｈが出力されることとなる。
【００４６】
ＤＣ−ＤＣコンバータから電力を受ける負荷０２は、図７（ａ）に示す如く、ＩＧオン時において定常運転に入っていないため、入力電圧Ｖｉｎは、設定電圧Ｖｔｈより低下する。かかる入力電圧Ｖｉｎは、図示の如く、不安定な状態がｔｃ秒間継続され、その後、設定電圧Ｖｔｈに収束する。
【００４７】
かかる場合、先の実施例にて説明した如く、メモリ回路５３に設定電圧Ｖｔｈが記録されている。そして、制御回路５０では、入力電圧Ｖｉｎが設定電圧Ｖｔｈを下回る際、昇圧モードを実施させる。また、入力電圧Ｖｉｎが設定電圧Ｖｔｈに略一致する際、非変圧モードを実施させる。尚、先の実施例にて説明した如く、制御回路５０では、設定電圧に関する閾値を用いた制御を実施させても良い。併せて、上述したヒステリシス幅を持たせる制御を実施させても良い。
【００４８】
図７（ｂ）には、かかる制御によって生成された出力電圧Ｖｏｕｔの波形が示されている。具体的に説明すると、制御回路５０では、図示の如く、バッテリの出力不安定期間（時刻０〜ｔｃ）において、昇圧モードにて制御を実施させる。このとき、入力電圧Ｖｉｎが強制的に昇圧されて設定電圧Ｖｔｈに制御される。そして、時刻ｔｃ以後では、入力電圧Ｖｉｎは設定電圧Ｖｔｈに一致しているので、制御回路５０では昇圧モードから非変圧モードに切替える。
【００４９】
本実施例に係るＤＣ−ＤＣコンバータによれば、負荷が安定的に駆動されるようになると、非変圧制御モードによる制御を維持できるので、高周波ノイズの発生が解消され、制御回路５０及び負荷０２の安定動作が実現される。
【図面の簡単な説明】
【００５０】
【図１】実施の形態に係るスイッチング素子の配列を示す図
【図２】実施の形態に係る各モードの通過電流を示す図
【図３】実施例１に係るＤＣ−ＤＣコンバータの構成を示す図
【図４】実施例２に係る入力電圧と出力電圧との波形を示す図
【図５】実施例２に係る入力電圧と出力電圧との波形を示す図
【図６】実施例２に係る入力電圧と出力電圧との波形を示す図
【図７】実施例３に係る入力電圧と出力電圧との波形を示す図
【符号の説明】
【００５１】
０１    バッテリ
０２    負荷
１１ａ  第１のスイッチング素子
１１ｂ  第２のスイッチング素子
１１ｃ  第３のスイッチング素子
１１ｄ  第４のスイッチング素子
１３ａ  電圧入力端子
１３ｂ  電圧出力端子
１４    平滑コンデンサ
５０    制御回路
１００    ＤＣ−ＤＣコンバータ
【図１】
2010158116.tif 000003
【図２】
2010158116.tif 000004
【図３】
2010158116.tif 000005
【図４】
2010158116.tif 000006
【図５】
2010158116.tif 000007
【図６】
2010158116.tif 000008
【図７】
2010158116.tif 000009