(57)【要約】【課題】  対象物に所定の電圧を印加し、そのときの出力電流を測定する電源モジュールを複数個並列接続する電圧印加電流測定回路では、各電源モジュールが出力する電流測定信号を順番に測定して、この測定値を加算することにより、対象物に流れる電流値を求めていた。このため、測定に時間がかかり、かつ瞬時値を得ることができなかったという課題を解決する。【解決手段】  各電源モジュールが出力する電流測定信号を加算器で加算し、この加算器の出力によって対象物に流れる電流値を測定するようにした。一度の測定で全電流値を得ることができるので、測定時間が短くなり、かつ高速で変化する電流であっても正確な測定ができる。【選択図】                    図１
2010096606.tif 000002
【特許請求の範囲】
【請求項１】
設定された電圧を対象物に印加すると共に、前記対象物に出力する電流を測定する電圧印加電流測定回路であって、
設定された電圧を対象物に出力すると共に、出力電流を測定して電流測定信号を出力する第１の電源モジュールと、
前記第１の電源モジュールが出力する電流測定信号に関連する信号が入力され、前記対象物に電流を出力すると共に、出力電流を測定して電流測定信号を出力する第２の電源モジュールと、
前記第１、第２の電源モジュールが出力する電流測定信号を加算する加算器と、
を具備したことを特徴とする電圧印加電流測定回路。
【請求項２】
前記第２の電源モジュールは複数の電源モジュールで構成され、これら複数の電源モジュールは前段の電流測定信号に関連する信号が次段の電源モジュールに入力されるカスケード接続され、前記加算器は前記第１の電源モジュールが出力する電流測定信号と、前記第２の電源モジュールを構成する複数の電源モジュールのそれぞれが出力する電流測定信号を加算するようにしたことを特徴とする請求項１記載の電圧印加電流測定回路。
【請求項３】
前記加算器の出力をデジタル信号に変換するアナログデジタル変換器を具備したことを特徴とする請求項１若しくは請求項２記載の電圧印加電流測定回路。
【請求項４】
前記第１および第２の電源モジュールが出力する電流測定信号がそれぞれ入力され、これらの電流測定信号を選択して前記加算器に出力する選択スイッチを具備したことを特徴とする請求項１乃至請求項３のいずれかに記載の電圧印加電流測定回路。
【請求項５】
その出力が被試験半導体に印加される請求項１乃至請求項４のいずれかに記載の電圧印加電流測定回路を具備し、この電圧印加電流測定回路が測定した電流測定信号に基づいて前記被試験半導体を試験するようにしたことを特徴とする半導体試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、対象物に所定の電圧を印加して流れる電流を測定する電圧印加電流測定回路と、それを用いた半導体試験装置に関するものである。
【背景技術】
【０００２】
ＬＳＩなどの半導体を試験する半導体試験装置では、被試験半導体に電源電圧を供給し、そのときに被試験半導体に流れる電流を測定する試験が行われる。電圧印加電流測定回路は、このような試験を行うときに用いられる。
【０００３】
このような電圧印加電流測定回路では、電流供給能力を増強させるために、複数の電源モジュールを並列に動作させる並列運転モードがある。図３にこのような並列運転モードの電圧印加電流測定回路の構成を示す。
【０００４】
図３において、電圧印加電流測定回路１０は電源モジュール１１および１２、選択スイッチ１３、ＡＤ変換モジュール１４で構成される。電源モジュール１１、１２は被試験半導体１５に電源電圧を供給し、この被試験半導体１５に流れる電流を測定する。ＡＤ変換モジュール１４は電源モジュール１１、１２が出力する電流測定信号をデジタル信号に変換し、図示しない半導体試験部に出力する。
【０００５】
電源モジュール１１はデジタルアナログ変換器ＤＡ、増幅器Ａ１〜Ａ４、および抵抗Ｒ１〜Ｒ５で構成される。デジタルアナログ変換器ＤＡには図示しない半導体試験部からデジタルデータが入力される。デジタルアナログ変換器ＤＡはこのデジタルデータをアナログ信号に変換して出力する。
【０００６】
デジタルアナログ変換器ＤＡの出力は抵抗Ｒ１を介して増幅器Ａ１に入力される。この増幅器Ａ１の出力電流は抵抗Ｒ３を介して被試験半導体１５に供給される。
【０００７】
抵抗Ｒ３の両端電圧は増幅器Ａ２に入力される。抵抗Ｒ３の両端電圧は増幅器Ａ１の出力電流に比例するので、増幅器Ａ２の出力電圧は、増幅器Ａ１によって被試験半導体１５に供給される電流値を表す電流測定信号である。
【０００８】
増幅器Ａ２の出力は抵抗Ｒ４を介して増幅器Ａ３に入力される。増幅器Ａ３は反転増幅器を構成し、その利得は抵抗Ｒ４とＲ５の抵抗値の比で決定される。
【０００９】
被試験半導体１５の電圧は増幅器Ａ４に入力される。この増幅器Ａ４の出力は抵抗Ｒ２を介して増幅器Ａ１に帰還される。増幅器Ａ４はバッファとして動作する。そのため、被試験半導体１５にはデジタルアナログ変換器ＤＡの出力電圧で決まる定電圧が印加される。
【００１０】
電源モジュール１２は増幅器Ａ５、Ａ６、および抵抗Ｒ６〜Ｒ８で構成される。増幅器Ａ３の出力は抵抗Ｒ６を介して増幅器Ａ５に入力される。増幅器Ａ５の出力電流は抵抗Ｒ８を介して被試験半導体１５に出力される。
【００１１】
抵抗Ｒ８の両端電圧は増幅器Ａ６に入力される。増幅器Ａ６の出力電圧は抵抗Ｒ７を介して増幅器Ａ５に帰還される。抵抗Ｒ８の両端電圧は増幅器Ａ５の出力電流によって変化するので、増幅器Ａ６の出力電圧は増幅器Ａ５によって被試験半導体１５に供給される電流値を表す電流測定信号である。
【００１２】
増幅器Ａ２、Ａ６の出力は選択スイッチ１３に入力される。選択スイッチ１３は入力された信号のどちらかを選択し、ＡＤ変換モジュール１４に出力する。
【００１３】
ＡＤ変換モジュール１４は増幅器Ａ７、およびアナログデジタル変換器ＡＤで構成される。増幅器Ａ７には、選択スイッチ１３で選択された信号が入力される。この増幅器Ａ７の出力電圧はアナログデジタル変換器ＡＤに入力される。アナログデジタル変換器ＡＤは入力された電圧をデジタルデータに変換し、図示しない半導体試験部に出力する。なお、増幅器Ａ７はバッファとして動作する。
【００１４】
このような構成において、被試験半導体１５に印加すべき電圧に対応するデジタルデータをデジタルアナログ変換器ＤＡに入力する。抵抗Ｒ３の両端電圧は増幅器Ａ２、Ａ３を介して増幅器Ａ５に印加されるので、これらのフィードバックループによって抵抗Ｒ３とＲ８の両端電圧がほぼ等しくなるように動作する。すなわち、電源モジュール１１と１２の出力電流がほぼ等しくなるように動作する。
【００１５】
電源モジュール１１から被試験半導体１５に供給される電流を測定するときは、選択スイッチ１３を操作して増幅器Ａ２の出力電圧が増幅器Ａ７に入力されるようにする。また、電源モジュール１２から被試験半導体１５に供給される電流を測定するときは、選択スイッチ１３を操作して増幅器Ａ６の出力電圧が増幅器Ａ７に入力されるようにする。被試験半導体１５に供給される電流値は、これらの測定値を加算することにより得られる。
【特許文献１】特開２００１−１６６００５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかしながら、このような電圧印加電流測定回路は、その出力電流を測定するために増幅器Ａ２とＡ６の出力電圧を切り替えて測定し、これらの測定値を加算しなければならない。すなわち、被試験半導体１５に供給される電流を測定するためにはアナログデジタル変換を２度行わなければならず、測定時間が長くなってしまうという課題があった。
【００１７】
また、増幅器Ａ２とＡ６の出力電圧を切り替えて測定するために、これらの測定に時間差が生じる。そのため、被試験半導体１５に供給される瞬時電流の真値を測定することができないという課題もあった。
【００１８】
従って本発明の目的は、１度の測定で被試験半導体に供給される全電流を測定することができる電圧印加電流測定回路、およびそれを用いた半導体試験装置を提供することにある。
【課題を解決するための手段】
【００１９】
このような課題を解決するために、本発明のうち請求項１記載の発明は、
設定された電圧を対象物に印加すると共に、前記対象物に出力する電流を測定する電圧印加電流測定回路であって、
設定された電圧を対象物に出力すると共に、出力電流を測定して電流測定信号を出力する第１の電源モジュールと、
前記第１の電源モジュールが出力する電流測定信号に関連する信号が入力され、前記対象物に電流を出力すると共に、出力電流を測定して電流測定信号を出力する第２の電源モジュールと、
前記第１、第２の電源モジュールが出力する電流測定信号を加算する加算器と、
を具備したものである。測定時間を短縮できる。
【００２０】
請求項２記載の発明は、請求項１記載の発明において、
前記第２の電源モジュールは複数の電源モジュールで構成され、これら複数の電源モジュールは前段の電流測定信号に関連する信号が次段の電源モジュールに入力されるカスケード接続され、前記加算器は前記第１の電源モジュールが出力する電流測定信号と、前記第２の電源モジュールを構成する複数の電源モジュールのそれぞれが出力する電流測定信号を加算するようにしたものである。出力電流値を増加できる。
【００２１】
請求項３記載の発明は、請求項１若しくは請求項２記載の発明において、
前記加算器の出力をデジタル信号に変換するアナログデジタル変換器を具備したものである。デジタル処理が可能になる。
【００２２】
請求項４記載の発明は、請求項１乃至請求項３のいずれかに記載の発明において、
前記第１および第２の電源モジュールが出力する電流測定信号がそれぞれ入力され、これらの電流測定信号を選択して前記加算器に出力する選択スイッチを具備したものである。従来の電圧印加電流測定回路の同じ動作を行うことができる。
【００２３】
請求項５記載の発明は、
その出力が被試験半導体に印加される請求項１乃至請求項４のいずれかに記載の電圧印加電流測定回路を具備し、この電圧印加電流測定回路が測定した電流測定信号に基づいて前記被試験半導体を試験するようにしたものである。試験時間を短縮できる。
【発明の効果】
【００２４】
以上説明したことから明らかなように、本発明によれば次のような効果がある。
請求項１，２、３、４および５の発明によれば、対象物に所定の電圧を印加してそのときの出力電流を測定する、複数の電源モジュールで構成される電圧印加電流測定回路において、これらの電源モジュールが出力する電流測定信号を加算する加算器を具備するようにした。
【００２５】
加算器の出力が対象物に出力する全電流に対応するので、従来のように各電源モジュールが出力する電流測定信号を個々に測定する必要がなくなる。そのため、測定時間を短縮することができるという効果がある。
【００２６】
また、従来は各電源モジュールが出力する電流測定信号を順番に測定していたので、測定タイミングに差が生じ、真の瞬時電流値を測定することができなかった。本発明によると一度の測定で全電流を測定できるのでタイミングに差が生じることがない。そのため、高速で変化する電流であっても測定に誤差が生じることがなく、真の瞬時電流値を測定することができるという効果もある。
【００２７】
さらに、この発明による電圧印加電流測定回路を半導体試験装置に適用することにより、試験時間を短縮でき、かつより精度が高い試験ができるという効果もある。
【発明を実施するための最良の形態】
【００２８】
以下本発明を図面を用いて詳細に説明する。図１は本発明に係る電圧印加電流測定回路の一実施例を示す構成図である。なお、図３と同じ要素には同一符号を付し、説明を省略する。
【００２９】
図１において、２０は電圧印加電流測定回路であり、電源モジュール１１および１２、スイッチ２１、加算器２２、およびＡＤ変換モジュール１４で構成される。電源モジュール１１、１２はそれぞれ第１、第２の電源モジュールに相当する。また、被試験半導体１５は請求項１の対象物に相当する。
【００３０】
電源モジュール１１はデジタルアナログ変換器ＤＡで設定された電圧を被試験半導体１５に出力し、抵抗Ｒ３、増幅器Ａ２を用いてそのときの出力電流を測定する。電源モジュール１２には電源モジュール１１の出力電流に関連する電圧信号が入力され、被試験半導体１５に電流を出力し、この出力電流を抵抗Ｒ８、増幅器Ａ６を用いて測定する。電源モジュール１１、１２の動作は図３従来例と同じなので、詳細な説明を省略する。
【００３１】
２１はスイッチであり、２つのオンオフスイッチで構成される。これらのオンオフスイッチの一端にはそれぞれ増幅器Ａ２、Ａ６の出力端子に接続される。なお、スイッチ２１内のオンオフスイッチは常時オンに設定される。スイッチ２１は選択スイッチに相当する。
【００３２】
２２は加算器であり、抵抗Ｒ１０〜Ｒ１２と増幅器Ａ１０で構成される。抵抗Ｒ１０〜Ｒ１２の一端は増幅器Ａ１０の反転入力端子に接続される。抵抗Ｒ１０、Ｒ１１の他端にはスイッチ２１内のオンオフスイッチの他端が接続される。また、抵抗Ｒ１２の他端は増幅器Ａ１０の出力端子に接続される。増幅器Ａ１０の出力は増幅器Ａ７に入力される。加算部２２は増幅器Ａ２とＡ６の出力電圧を加算し、この加算値を増幅器Ａ７に出力する。
【００３３】
抵抗Ｒ１０〜Ｒ１２の抵抗値を同じ記号のＲ１０〜Ｒ１２で表し、増幅器Ａ２、Ａ６の出力電圧をそれぞれＶｏ２、Ｖｏ６とすると、増幅器Ａ１０の出力電圧Ｖｏ１０は下式で表される。
Ｖｏ１０＝−（（Ｒ１２／Ｒ１０）×Ｖｏ２＋（Ｒ１２／Ｒ１１）×Ｖｏ６）
【００３４】
この式から、Ｒ１０＝Ｒ１１＝Ｒ１２とすると、増幅器Ａ１０の出力電圧Ｖｏ１０は、増幅器Ａ２の出力電圧Ｖｏ２と増幅器Ａ６の出力電圧Ｖｏ６を加算した値となることがわかる。
【００３５】
前述したように、増幅器Ａ２、Ａ６の出力電圧は、それぞれ電源モジュール１１、１２から被試験半導体１５に供給される電流値を表す電流測定信号である。従って、増幅器Ａ１０の出力電圧、すなわち加算部２２の出力電圧は電源モジュール１１、１２から被試験半導体１５に供給される全電流値を表している。この電流値はデジタルアナログ変換器ＡＤでデジタル信号に変換され、図示しない半導体試験部に出力される。
【００３６】
図３従来例では、電源モジュール１１、１２の出力電流を表す電圧を切り替えてデジタルアナログ変換器ＡＤに入力してデジタルデータに変換し、このデジタルデータを加算して被試験半導体１５に供給される電流値を測定していた。そのため、測定に時間がかかり、かつ真の瞬時電流値が得られないという課題があった。
【００３７】
図１実施例では電源モジュール１１、１２の出力電流を表す電流測定信号を加算器２２を用いて加算し、その加算した電圧をデジタルアナログ変換器ＡＤでデジタル信号に変換するようにした。そのため、１度のデジタルアナログ変換で被試験半導体１５に供給される全電流値を得ることができるので、高速で測定することができる。また、一度で全電流値が得られるので、変換のタイミングがずれることがない。従って、真の瞬時電流値を得ることができる。
【００３８】
なお、スイッチ２１を操作することにより、増幅器Ａ２、Ａ６の出力のいずれかを選択して加算器２２に入力することもできる。このようにすると、図３従来例と同じ動作を行うことができる。また、スイッチ２１を省略して、増幅器Ａ２、Ａ６の出力を直接加算器２２に入力するようにしてもよい。さらに、ＡＤ変換モジュール１４は必要に応じて用いればよく、必須な要素ではない。
【００３９】
図２に本発明の他の実施例を示す。この実施例は、出力電流の供給能力を増加させるために、第２の電源モジュールを複数の電源モジュールで構成するようにしたものである。なお、図１と同じ要素には同一符号を付し、説明を省略する。
【００４０】
図２において、３０は電圧印加電流測定回路であり、電源モジュール１１、Ｎ個の電源モジュール３１ａ〜３１ｎ、電源モジュール１２、スイッチ３２、加算器３３、およびＡＤ変換モジュール１４で構成される。電源モジュール３１ａ〜３１ｎ、および電源モジュール１２は第２の電源モジュールを構成している。また、電源モジュール３１ａ〜３１ｎは同じ構成を有している。電源モジュール１１、３１ａ〜３１ｎ、１２の出力電流は被試験半導体１５に出力される。
【００４１】
電源モジュール３１ａ〜３１ｎは抵抗Ｒ６〜Ｒ８、Ｒ１１、Ｒ１２、および増幅器Ａ５、Ａ６、Ａ１１で構成される。電源モジュール３１ａ〜３１ｎは電源モジュール１２に増幅器Ａ１１、抵抗Ｒ１１、Ｒ１２で構成される増幅器を追加し、この増幅器に増幅器Ａ６の出力を入力する構成を有している。
【００４２】
電源モジュール１１内の増幅器Ａ３の出力は電源モジュール３１ａの抵抗Ｒ６の一端に印加される。この電源モジュール３１ａ内の増幅器Ａ１１の出力は、次段の電源モジュール３１ｂ（図示せず）内の抵抗Ｒ６の一端に印加される。同様にして、電源モジュール３１ｎ内の抵抗Ｒ６の一端には、前段の電源モジュール３１ｍ（図示せず）内の増幅器Ａ１１の出力が印加される。電源モジュール３１ｎ内の増幅器Ａ１１の出力は、電源モジュール１２内の抵抗Ｒ６の一端に印加される。すなわち、電源モジュール３１ａ〜３１ｎ、１２は、前段の電源モジュールの電流測定信号に関連する信号が入力されるカスケード接続されている。
【００４３】
スイッチ３２は（Ｎ＋２）個のオンオフスイッチで構成され、このオンオフスイッチの一端には、電源モジュール１１、３１ａ〜３１ｎ、１２の電流測定信号が入力される。スイッチ３２は選択スイッチに相当する。なお、このオンオフスイッチは全て常時オンに設定される。
【００４４】
加算器３３は、抵抗Ｒ１３とＲ１４ａ〜Ｒ１４ｎ、Ｒ１５、Ｒ１６、増幅器Ａ１２で構成される。抵抗Ｒ１３、Ｒ１４ａ〜Ｒ１４ｎ、Ｒ１５の一端は増幅器Ａ１１の反転入力端子に接続され、他端はそれぞれスイッチ３１内のオンオフスイッチの一端に接続される。抵抗Ｒ１６は増幅器Ａ１１の反転入力端子と出力端子に接続される。
【００４５】
この実施例では、電源モジュール１１、３１ａ〜３１ｎ、１２の出力電流測定信号は加算器３３で加算され、アナログデジタル変換器ＡＤでデジタル信号に変換される。そのため、一度の変換で被試験半導体１５に供給される電流値が得られるので高速化が可能になる。また、同じタイミングにおける電流測定信号を加算するので、真の電流値が得られる。
【００４６】
なお、この実施例でもスイッチ３２を省略して、電源モジュール１１、３１ａ〜３１ｎ、１２の電流測定信号を直接加算器３３に入力するようにしてもよい。また、スイッチ３２内のオンオフスイッチを操作して１つの電流測定信号のみ加算器３３に入力するようにすると、図３従来例と同じ動作を行うことができる。
【００４７】
なお、これらの実施例では半導体試験装置に用いるとして説明したが、これらの電圧印加電流測定回路を半導体試験装置以外の装置に用いることもできる。
【図面の簡単な説明】
【００４８】
【図１】本発明の一実施例を示す構成図である。
【図２】本発明の他の実施例を示す構成図である。
【図３】従来の電圧印加電流測定回路の構成図である。
【符号の説明】
【００４９】
１４  ＡＤ変換モジュール
１５  被試験半導体
２０、３０  電圧印加電流測定回路
１１、１２、３１ａ〜３１ｎ  電源モジュール
２１、３２  スイッチ
２２、３３  加算器
Ｒ１〜Ｒ８、Ｒ１０〜Ｒ１３、Ｒ１４ａ〜Ｒ１４ｎ、Ｒ１５、Ｒ１６  抵抗
Ａ１〜Ａ６、Ａ１０〜Ａ１２  増幅器
ＤＡ  デジタルアナログ変換器
ＡＤ  アナログデジタル変換器
【図１】
2010096606.tif 000003
【図２】
2010096606.tif 000004
【図３】
2010096606.tif 000005