(57)【要約】【課題】製品の小型化を図ることができ、製品コストを抑制することができ、低消費電力化を図ることができる液晶表示装置を提供する。【解決手段】液晶表示装置は、複数の信号線並びに複数の画素を有したアレイ基板と、対向基板と、液晶層と、を具備した液晶表示パネルと、それぞれＮ本の信号線に接続され、入力される映像信号をＮ本の信号線の何れかに選択的に与える複数の切替え素子群を含んだ切替え回路と、複数の切替え素子群に接続され、それぞれ複数の切替え素子群に映像信号を与えるドライバ回路８１と、ドライバ回路に接続され、ドライバ回路が複数の切替え素子群に映像信号を与えるタイミングを制御するコントロール回路８２と、を備えている。ドライバ回路８１及びコントロール回路８２は、多結晶化された同一のシリコンチップ８０に形成されている。【選択図】      図５
2010186136.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された複数の信号線、並びにそれぞれスイッチング素子及び画素電極を含み前記複数の信号線に接続された複数の画素を有したアレイ基板と、前記アレイ基板に対向配置された対向基板と、前記アレイ基板及び対向基板間に挟持された液晶層と、を具備した液晶表示パネルと、
それぞれＮ本の前記信号線に接続され、入力される映像信号を前記Ｎ本の信号線の何れかに選択的に与える複数の切替え素子群を含んだ切替え回路と、
前記複数の切替え素子群に接続され、それぞれ前記複数の切替え素子群に前記映像信号を与えるドライバ回路と、
前記ドライバ回路に接続され、前記ドライバ回路が前記複数の切替え素子群に前記映像信号を与えるタイミングを制御するコントロール回路と、を備え、
前記ドライバ回路及びコントロール回路は、多結晶化された同一のシリコンチップに形成されている液晶表示装置。
【請求項２】
前記シリコンチップに形成され、前記映像信号の基になる画像データを一時的に記憶するＮ個の記憶部をさらに備え、
各記憶部は、前記切替え回路により同時に選択される複数の信号線に与える映像信号の基になる画像データを記憶する請求項１に記載の液晶表示装置。
【請求項３】
前記切替え回路は、前記基板上に形成され、
前記ドライバ回路及びコントロール回路が形成されたシリコンチップは、前記アレイ基板上に実装されている請求項１に記載の液晶表示装置。
【請求項４】
前記切替え回路は、１／Ｎマルチプレクサ回路である請求項１に記載の液晶表示装置。
【請求項５】
前記アレイ基板の外面側又は対向基板の外面側に位置し、前記液晶層に光を出射するバックライトユニットをさらに備え、
前記液晶表示パネルは、前記液晶層に電圧を印加していない状態でバックライトを透過させて白表示し、前記液晶層に電圧を印加している状態でバックライトの透過量を調整して灰色又は黒表示するノーマリー・ホワイト型を採っている請求項１に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、液晶表示装置に関する。
【背景技術】
【０００２】
近年、画像を表示する画像表示装置として、例えば、液晶表示パネルを備えた液晶表示装置が用いられている。液晶表示パネルは、ガラス基板を有したアレイ基板を備えている。ガラス基板上には、複数の信号線及び複数の走査線が交差して配設されている。信号線及び走査線で囲まれた領域には画素がそれぞれ形成されている。
【０００３】
各画素は、信号線及び走査線の各交差部に設けられた薄膜トランジスタ（以下、ＴＦＴと称する）と、このＴＦＴに接続された画素電極と、この画素電極に接続された補助容量素子とを有している。補助容量素子は、走査線に平行な補助容量線と、この補助容量線に絶縁膜を介して重なった補助容量電極とを有している。
【０００４】
また、液晶表示パネルは、対向基板と、液晶層とをさらに備えている。対向基板は、他のガラス基板と、この他のガラス基板上に形成された対向電極等を有している。液晶層は、隙間を保持して対向配置されたアレイ基板及び対向基板の間に挟持されている。
【０００５】
上記のような液晶表示装置は、信号線（ソースライン）に映像信号を与えるドライバ回路（ソースドライバ）と、入力される画像データ及び同期信号を基にドライバ回路を制御するコントロール回路（以下、Ｔｃｏｎと称する）を有している（例えば、特許文献１参照）。Ｔｃｏｎは、駆動回路基板上に形成されている。駆動回路基板上には、階調回路（以下、Ｖｒｅｆと称する）及び電源回路も形成されている。液晶表示パネル及び駆動回路基板は、ドライバ回路を介して接続されている。
【０００６】
ドライバ回路は、シフトレジスタ、データレジスタ、ラッチ回路、レベルシフト回路及びＤ／Ａ変換回路を有している。ドライバ回路では、シフトレジスタの制御に従い、画像データがデータレジスタに取り込まれる。データレジスタに取り込まれた画像データは、制御信号により、ラッチ回路及びレベルシフト回路を経由し、Ｄ／Ａ変換回路でアナログ電圧に変換して出力される。
【０００７】
また、Ｔｃｏｎ及びドライバ回路が別々のＩＣチップで構成され、これらＩＣ間でのデータ転送の主流方式は、ＣＭＯＳ／ＴＴＬレベルまたはＲＳＤＳ、ｍｉｎｉ−ＬＶＤＳ等の差動信号を用いた伝送方式である。
【特許文献１】特開２００８−９３６５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
Ｔｃｏｎとドライバ回路を別チップで構成する従来の方式の場合、それぞれのＩＣに画像データを一時保持するためのメモリや、Ｔｃｏｎ、ドライバ回路間のデータ転送を行う回路ブロックが必要になり、製品コストの高騰を招いてしまうことになる。
【０００９】
また、近年、液晶表示装置の高精細化に伴うデータ伝送の高速化やＥＭＩノイズ低減のため、ＣＭＯＳ／ＴＴＬレベル伝送方式に代わり、差動信号（ＲＳＤＳ、ｍｉｎｉ−ＬＶＤＳ）が用いられる傾向にある。しかし、ＲＳＤＳ、ｍｉｎｉ−ＬＶＤＳは、差動信号ラインに定常電流を流す方式であり、従来方式と比べて消費電力が増加してしまうというデメリットがある。
【００１０】
この発明は以上の点に鑑みなされたもので、その目的は、製品の小型化を図ることができ、製品コストを抑制することができ、低消費電力化を図ることができる液晶表示装置を提供することにある。
【課題を解決するための手段】
【００１１】
上記課題を解決するため、本発明の態様に係る液晶表示装置は、
基板上に形成された複数の信号線、並びにそれぞれスイッチング素子及び画素電極を含み前記複数の信号線に接続された複数の画素を有したアレイ基板と、前記アレイ基板に対向配置された対向基板と、前記アレイ基板及び対向基板間に挟持された液晶層と、を具備した液晶表示パネルと、
それぞれＮ本の前記信号線に接続され、入力される映像信号を前記Ｎ本の信号線の何れかに選択的に与える複数の切替え素子群を含んだ切替え回路と、
前記複数の切替え素子群に接続され、それぞれ前記複数の切替え素子群に前記映像信号を与えるドライバ回路と、
前記ドライバ回路に接続され、前記ドライバ回路が前記複数の切替え素子群に前記映像信号を与えるタイミングを制御するコントロール回路と、を備え、
前記ドライバ回路及びコントロール回路は、多結晶化された同一のシリコンチップに形成されている。
【発明の効果】
【００１２】
この発明によれば、製品の小型化を図ることができ、製品コストを抑制することができ、低消費電力化を図ることができる液晶表示装置を提供することができる。
【発明を実施するための最良の形態】
【００１３】
以下、図面を参照しながらこの発明の実施の形態に係る液晶表示装置について詳細に説明する。  
図１、図２、及び図４に示すように、液晶表示装置は、液晶表示パネルＰと、バックライトユニットＢと、シリコンチップ８０と、パーソナルコンピュータ（ＰＣ）６１と、駆動回路基板６２と、階調回路（Ｖｒｅｆ）６３と、電源回路（Ｐｏｗｅｒ）６４と、ＦＰＣ６５と、を備えている。
【００１４】
液晶表示パネルＰは、アレイ基板１と、アレイ基板１に対向配置された対向基板２と、アレイ基板１及び対向基板２間に挟持された液晶層３とを備えている。アレイ基板１は、このアレイ基板１に重なった有効領域Ｒ１を有している。液晶表示パネルＰは、画像を表示する表示領域Ｒ２を有している。アレイ基板１において、有効領域Ｒ１は平面視において表示領域Ｒ２を含んでいる。
【００１５】
アレイ基板１は、透明な絶縁基板として、例えば、矩形状のガラス基板１０を備えている。表示領域Ｒ２において、ガラス基板１０上には、複数の第１配線としての複数の走査線１５と、複数の第２配線としての複数の信号線２０とが形成されている。走査線１５及び信号線２０は、互いに直交して形成されている。また、表示領域Ｒ２において、ガラス基板１０上には、走査線１５に平行な複数の補助容量線１８が形成されている。この実施の形態において、隣合う２本の信号線２０及び隣合う２本の走査線１５で囲まれた各領域には画素１１が形成されている。これらの画素１１は、表示領域Ｒ２にマトリクス状に配置されている。
【００１６】
画素１１は、走査線１５と信号線２０との交差部近傍に形成されたスイッチング素子としてのＴＦＴ１２と、ＴＦＴ１２に接続された画素電極２６と、画素電極２６に接続された補助容量素子１７と、を有している。ＴＦＴ１２は、チャネル層及びゲート電極等を有している。
【００１７】
表示領域Ｒ２の外側の非表示領域Ｒ３において、ガラス基板１０上に、走査線駆動回路３０、切替え回路５０及び複数のＯＬＢパッド４０が設けられている。また、非表示領域Ｒ３において、ガラス基板１０上に、シリコンチップ８０が実装（ＣＯＧ実装）されている。走査線駆動回路３０は、走査線１５に接続されている。ＯＬＢパッド４０は少なくとも垂直スタートパルスパッド４１、垂直クロックパッド４２、補助容量パッド４３及び複数のドライバ回路用パッド４４を有している。ドライバ回路用パッド４４は、ビデオパッド等を含んでいる。
【００１８】
垂直スタートパルスパッド４１、垂直クロックパッド４２、補助容量パッド４３及びパッド４４は、ガラス基板１０の端縁の１辺に沿って並んで設けられている。垂直スタートパルスパッド４１および垂直クロックパッド４２は、走査線駆動回路３０に接続されている。補助容量パッド４３は、補助容量線１８に接続されている。パッド４４は、シリコンチップ８０に接続されている。  
上記したように、アレイ基板１が形成されている。
【００１９】
対向基板２は、その詳細な説明は省略するが、透明な絶縁基板として、例えば、矩形状のガラス基板を備えている。ガラス基板上に、対向電極７１及び配向膜が順に形成されている。このように、対向基板２が形成されている。
【００２０】
アレイ基板１及び対向基板２間の隙間は、柱状スペーサにより保持されている。アレイ基板１及び対向基板２は、表示領域Ｒ２の外周に沿って配置されたシール材５により接合されている。アレイ基板１、対向基板２及びシール材５で囲まれた領域に液晶層３が形成されている。シール材５の一部に液晶注入口６が形成され、液晶注入口６は封止材７で封止されている。
【００２１】
パーソナルコンピュータ６１は、シリコンチップ８０に信号を出力し、シリコンチップ８０を制御するものである。階調回路６３及び電源回路６４は、駆動回路基板６２上に形成されている。ＦＰＣ６５は、液晶表示パネルＰ及び駆動回路基板６２間を接続するものである。
【００２２】
バックライトユニットＢは、導光板Ｂａと、この導光板Ｂａの一側縁に対向配置された図示しない光源及び導光板Ｂａの表裏面に配置される光学シートと反射板とを有している。導光板Ｂａは、アレイ基板１に対向配置されている。バックライトユニットＢは、液晶層３に向けて光を出射するものである。なお、対向基板２の外面側が表示画像の視認側となる場合、バックライトユニットＢはアレイ基板１の外面側に位置していれば良い。
【００２３】
この実施の形態において、上記液晶表示パネルＰは、液晶層３に電圧を印加していない状態でバックライトを透過させて白表示し、液晶層３に電圧を印加している状態でバックライトの透過量を調整して灰色又は黒表示するノーマリー・ホワイト型を採っている。
【００２４】
次に、上記シリコンチップ８０について説明する。  
図１、図３及び図５に示すように、シリコンチップ８０は、ドライバ回路８１及びコントロール回路８２が一体化してなるものである。言い換えると、ドライバ回路８１及びコントロール回路８２は、多結晶化された同一のシリコンチップ８０として形成されている。より詳しくは、ドライバ回路８１及びコントロール回路８２が多結晶化された同一のシリコン基板上に形成されることで、シリコンチップ８０が形成されている。シリコンチップ８０は、パーソナルコンピュータ６１から入力される信号を受信して液晶表示パネルＰを駆動するタイミング信号生成と画像データの処理を行うものである。
【００２５】
ドライバ回路８１は、後述する複数の切替え素子群５１（図６参照）に接続され、それぞれ複数の切替え素子群５１に映像信号Ｓ１−ｎを与えるものである。コントロール回路８２は、ドライバ回路８１に接続され、ドライバ回路８１が複数の切替え素子群５１に映像信号Ｓ１−ｎを与えるタイミングを制御するものである。
【００２６】
シリコンチップ８０は、ＬＶＤＳレシーバ（Ｒｅｃｅｉｖｅｒ）８３、コントロール部（Ｃｏｎｔｒｏｌ）８４、データ回路（Ｄａｔａ）８５、記憶部としての５つのデータレジスタ（Ｄａｔａ ｒｅｇ１−５）８６、選択回路（Ｓｅｌｅｃｔｏｒ）８７、ラッチ回路（Ｌａｔｃｈ）９１、レベル切替え器（Ｌｅｖｅｌ ｓｈｉｆｔｅｒ）９２、Ｄ／Ａ変換器（Ｄ／Ａ Ｃｏｎｖｅｒｔｅｒ）９３、出力増幅器（Ｏｕｔｐｕｔ ａｍｐｌｉｆｉｅｒ）９４、を有している。
【００２７】
ＬＶＤＳレシーバ８３、コントロール部８４、データ回路８５、データレジスタ８６及び選択回路８７は、コントロール回路８２を形成している。ラッチ回路９１、レベル切替え器９２、Ｄ／Ａ変換器９３及び出力増幅器９４は、ドライバ回路８１を形成している。
【００２８】
ＬＶＤＳレシーバ８３は、パーソナルコンピュータ６１からの差動信号を受信し、コントロール部８４及びデータ回路８５に送るものである。ここでは、パーソナルコンピュータ６１とシリコンチップ８０との間のデータ伝送にＬＶＤＳを用いた場合を例に説明するが、ＬＶＤＳ以外のインタフェース方式であっても構わない。
【００２９】
データ回路８５は、コントロール部８４の制御によってデータの並べ替え等の処理をした後、データレジスタ８６に送るものである。データレジスタ８６は、コントロール部８４の書込み制御信号ＷＥに基づき画像データを一時的に保持（記憶）するものである。なお、データレジスタ８６には、切替え回路５０により同時に選択される複数の信号線２０に与える映像信号の基になる画像データを記憶させることが望ましい。
【００３０】
データレジスタ８６に１ライン分の画像データが格納された後、画像データは、アナログスイッチの選択に合わせて各データレジスタ８６から順次読み出され、コントロール部８４の選択信号ＳＥＬによって選択回路８７で選択されて、ラッチ回路９１に供給される。ラッチ回路９１はコントロール部８４からの極性信号ＰＯＬ及びスタート信号から所定時間遅れて発生されるパルスであるストローブ信号ＳＴＢによって制御されている。その後、レベル切替え器９２で電圧変換され、Ｄ／Ａ変換器９３にて階調回路６３からの階調電圧Ｖｒｅｆに基づいて所定のアナログ電圧に変換され、コントロール部８４からの極性信号ＰＯＬ及びストローブ信号ＳＴＢによって制御されている出力増幅器９４から夫々映像信号Ｓ１−ｎを出力する。これにより、画像データに基づいた映像信号Ｓ１−ｎがシリコンチップ８０から液晶表示パネルＰ（切替え回路５０）に出力される。
【００３１】
なお、このコントロール部８４からは、後述する切替え回路５０を制御する制御信号ＡＳＷ１−５も併せて形成され、シリコンチップ８０から切替え回路５０に供給するようになされている。
【００３２】
次に、上記切替え回路５０について説明する。  
図３及び図６に示すように、切替え回路５０は、複数の切替え素子群５１を有し、切替え素子群５１はそれぞれ複数の切替え素子５２を有している。この実施の形態において、切替え素子群５１はそれぞれ５つの切替え素子５２を有している。切替え回路５０は、１／５マルチプレクサ回路である。切替え素子５２としては、例えばＴＦＴであり、上記ＴＦＴ１２と同様に形成すれば良い。
【００３３】
切替え回路５０は、複数の信号線２０に接続されている。また、切替え回路５０は、接続配線５３を介してシリコンチップ８０に接続されており、各接続配線５３を介して出力増幅器９４からの映像信号Ｓ１−ｎが夫々供給されている。ここでは、接続配線５３の本数は、信号線２０の本数の１／５である。なお、接続配線５３の本数を低減させることができるため、実装するドライバ回路８１は１つで良く、従来のように３つ等、複数のドライバ回路を実装しなくとも良い。
【００３４】
シリコンチップ８０のドライバ出力（接続配線５３）１本当たり５本の信号線２０を時分割駆動するよう、切替え素子（アナログスイッチ）５２は、シリコンチップ８０のコントロール部８４から供給される制御信号ＡＳＷ１−５により、オン／オフが切替えられ多選択駆動が実行される。これら制御信号ＡＳＷ１−５は、パーソナルコンピュータ６１からの同期信号に基づいてコントロール部８４にて生成される（図５参照）。
【００３５】
そして、１水平走査期間に、切替え素子５２にオンの制御信号ＡＳＷ１−５を与え、横一列に並んだ画素１１に所望の映像信号を書き込むものである。なお、切替え回路５０を形成する際、画素１１等の形成時に同一材料を用いて切替え回路５０を形成することができる。
【００３６】
以上のように構成された液晶表示装置によれば、液晶表示装置は、切替え回路５０を備えている。このため、信号線２０を選択（時分割）駆動することができる。選択数を増やすとシリコンチップ８０の出力端子（切替え回路５０との接続部）の数を少なくすることができる。この実施の形態では、シリコンチップ８０の出力端子数を信号線２０数の１／５に低減できる。このため、実装するドライバ回路８１は１つで良く、また、１ドライバ化したときのシリコンチップ８０のサイズを小さくすることができる。上記のことは、高精細化が進み、信号線２０の数が増大した場合に有効である。
【００３７】
また、シリコンチップ８０の出力端子数が少ない方が、出力端子のピッチを大きくすることができるため、高精細な位置合わせが不要となり、液晶表示装置を容易に製造することができる。
【００３８】
例えば、出力側接続ピッチを４５μｍ以上６０μｍ以下の所定値に設定すると、画素数１０２４×７６８のＸＧＡの液晶表示パネルＰに適用した場合に、４選択及び５選択のいずれの多選択駆動を用いた場合にも、１チップでのシリコンチップ８０化することが可能である。また、画素数１２８０×８００のＷＸＧＡの液晶表示パネルＰに適用する場合は、５選択の多選択駆動を用いることによって１チップでのシリコンチップ８０化することが可能である。
【００３９】
このようにドライバ回路８１は、１つで良く、小型であるため、ドライバ回路８１及びコントロール回路８２を、同一のシリコンチップ８０に形成することができる。シリコンチップ８０の記憶部は５つのデータレジスタ８６のみで良いため、製品の小型化を図ることができ、製品コストの高騰を抑制することができる。回路規模の縮小による低消費電力化を図ることもできる。
【００４０】
また、ドライバ回路８１及びコントロール回路８２間のデータ伝送に用いていたＲＳＤＳ，ｍｉｎｉ−ＬＶＤＳ等の差動インタフェースが不要となるため、液晶表示装置の低消費電力化を図ることができる。
【００４１】
なお、この発明は上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化可能である。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【００４２】
切替え回路５０は、それぞれＮ本の信号線２０に接続され、入力される映像信号をＮ本の信号線２０の何れかに選択的に与える複数の切替え素子群５１を含んでいれば良い。シリコンチップ８０には、映像信号の基になる画像データを一時的に記憶するＮ個の記憶部が形成されていれば良い。切替え回路５０は、１／Ｎマルチプレクサ回路であれば良い。そして、上記Ｎは、５に限らず、４以下、又は６以上であっても良い。  
切替え回路５０は、１／Ｎマルチプレクサ回路以外で形成されていても良い。
【００４３】
また、走査線駆動回路３０に供給する垂直スタートパルス及び垂直クロック等の信号は、シリコンチップ８０を介して供給するように構成することも可能である。
【図面の簡単な説明】
【００４４】
【図１】本発明の実施の形態に係る液晶表示装置を示す概略構成図。
【図２】上記液晶表示装置の液晶表示パネル及びバックライトユニットを示す斜視図。
【図３】図２に示したアレイ基板の平面図。
【図４】図３に示したアレイ基板の画素の等価回路図。
【図５】図１及び図３に示したシリコンチップを示す概略構成図。
【図６】上記アレイ基板の非表示領域の一部を示す拡大平面図であり、特に切替え回路を示す図。
【符号の説明】
【００４５】
１…アレイ基板、２…対向基板、３…液晶層、１０…ガラス基板、１１…画素、１２…ＴＦＴ、１５…走査線、２０…信号線、２６…画素電極、３０…走査線駆動回路、４０…ＯＬＢパッド、５０…切替え回路、５１…切替え素子群、５２…切替え素子、５３…接続配線、６１…パーソナルコンピュータ、６２…駆動回路基板、６３…階調回路、６４…電源回路、６５…ＦＰＣ、７１…対向電極、８０…シリコンチップ、８１…ドライバ回路、８２…コントロール回路、８３…ＬＶＤＳレシーバ、８４…コントロール部、８５…データ回路、８６…データレジスタ、８７…選択回路、９１…ラッチ回路、９２…レベル切替え器、９３…Ｄ／Ａ変換器、９４…出力増幅器、Ｐ…液晶表示パネル、Ｂ…バックライトユニット、Ｒ１…有効領域、Ｒ２…表示領域、Ｒ３…非表示領域。
【図１】
2010186136.tif 000003
【図２】
2010186136.tif 000004
【図３】
2010186136.tif 000005
【図４】
2010186136.tif 000006
【図５】
2010186136.tif 000007
【図６】
2010186136.tif 000008