(57)【要約】【課題】１つのチップサイズパッケージ内に含まれる複数の受光素子によって、それぞれ、異なる帯域の光成分を測定する。【解決手段】１つのチップサイズパッケージを構成する半導体基板１０に、第１の受光素子ＰＤ１及び第２の受光素子ＰＤ２が形成されている。第１の受光素子ＰＤ１は、アモルファスシリコン層からなるシリコン薄膜１５に覆われている。シリコン薄膜１５は、可視光帯域の光成分を除去する膜厚を有している。これにより、第１の受光素子ＰＤ１は、可視光帯域以外の光成分を検出する。一方、第２の受光素子ＰＤ２は、可視光帯域から赤外線帯域に至る光成分を検出する。【選択図】図５
2010021298.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板に形成された第１の受光素子及び第２の受光素子と、
前記第１の受光素子のみを覆って形成され、該第１の受光素子に入射する光から可視光帯域の光成分を除去するシリコン薄膜と、を備えることを特徴とする半導体装置。
【請求項２】
半導体基板と、
前記半導体基板に形成された受光素子と、
前記受光素子を覆って形成され、該受光素子に入射する光から可視光帯域の光成分を除去するシリコン薄膜と、を備えることを特徴とする半導体装置。
【請求項３】
前記シリコン薄膜はアモルファスシリコン層からなることを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項４】
前記シリコン薄膜は多結晶シリコン層からなることを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項５】
前記可視光帯域は、４００ｎｍ〜７００ｎｍの波長帯域に含まれることを特徴とする請求項１乃至請求項４のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、受光素子を備えたチップサイズパッケージに関する。
【背景技術】
【０００２】
近年、新たなパッケージ技術として、チップサイズパッケージ（Chip Size Package）が注目されている。チップサイズパッケージは、半導体チップの外形寸法と略同サイズの外形寸法を有する小型パッケージである。
【０００３】
チップサイズパッケージの一つとして、受光素子を備えた照度センサーが知られている。この照度センサーは、多様な電子機器に組み込まれるが、例えば携帯電話に組み込まれる場合、その表示パネルの輝度や入力キーの点灯を調整するうえでの参考値として、外光の輝度を測定するために用いられる。
【０００４】
以下に、この照度センサーの構成例について説明する。図７に示すように、この照度センサーを構成する半導体基板１０の表面には、フォトダイオード等の受光素子１１３が配置され、それを覆ってパッシベーション膜１１４が配置されている。さらに、半導体基板１０の表面に対して、接着剤層１１５を介して、赤外線帯域の光成分を除去する赤外線フィルタ１１６を備えた支持体１１７が貼り合わされている。支持体１１７は、半導体基板１０の端の外側に延びている。半導体基板１０の端の外側に延びた支持体１１７の一部上には、受光素子１１３と電気的に接続されたパッド電極１１８が配置されている。パッド電極１１８はパッシベーション膜１１４に覆われている。半導体基板１０の裏面には、絶縁膜１１９が配置され、絶縁膜１１９の開口部を通してパッド電極１１８と接続した配線１２０が延びている。
【０００５】
さらに、配線１２０を覆う保護膜１２１が配置されており、半導体基板１０の裏面上には、保護膜１２１に設けられた開口部を通して配線１２０と接続したバンプ電極１２２が配置されている。
【０００６】
この照度センサーを電子機器に組み込む際には、各バンプ電極１２２をプリント基板等の回路基板（不図示）上の配線パターン（不図示）に接続することで、受光素子１１３と、回路基板上に搭載された外部回路（不図示）とを電気的に接続している。
【０００７】
なお、赤外線フィルタに覆われた受光素子を備えたチップサイズパッケージについては、特許文献１に記載されている。
【特許文献１】特開２００４−２００９６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述した照度センサーでは、１つのチップサイズパッケージ内に複数の受光素子１１３が含まれる場合、各受光素子１１３が、それぞれ、異なる帯域の光成分を測定することはできなかった。
【０００９】
これは、１つのチップサイズパッケージ内では、複数の受光素子１１３の全てが赤外線フィルタ１１６に覆われているため、いずれの受光素子１１３に入射する光からも、一様に、赤外線帯域の光成分が除かれているためである。
【００１０】
また、上記赤外線フィルタは、いわゆる干渉型の赤外線フィルタであり、半導体プロセスの前工程とは別の工程で、チタン酸化物等の蒸着を多数回繰り返すことにより形成されるため、製造コストを増大させる原因の１つとなっていた。
【課題を解決するための手段】
【００１１】
本発明の主な特徴は以下の通りである。本発明の半導体装置は、半導体基板と、半導体基板に形成された第１の受光素子及び第２の受光素子と、第１の受光素子のみを覆って形成され、該第１の受光素子に入射する光から可視光帯域の光成分を除去するシリコン薄膜と、を備えることを特徴とする。
【００１２】
また、本発明の半導体装置は、半導体基板と、半導体基板に形成された受光素子と、受光素子を覆って形成され、該受光素子に入射する光から可視光帯域の光成分を除去するシリコン薄膜と、を備えることを特徴とする。
【００１３】
また、本発明の半導体装置は、上記構成において、シリコン薄膜は、アモルファスシリコン層又は多結晶シリコン層からなることを特徴とする。
【発明の効果】
【００１４】
本発明によれば、１つのチップサイズパッケージ内に含まれる複数の受光素子によって、それぞれ、異なる帯域の光成分を測定することができる。
【００１５】
また、製造コストを増大させる赤外線フィルタを形成する必要がなくなり、また、シリコン薄膜は半導体プロセスの前工程において形成できることから、製造コストの増大を抑えることができる。
【発明を実施するための最良の形態】
【００１６】
以下に、本発明の実施形態について、図面を参照して説明する。図１乃至図３、及び図５は、本実施形態による半導体装置及びその製造方法を示す断面図であり、複数の半導体装置、即ちチップサイズパッケージが形成されるウェハ状の半導体基板１０のうち、１つのチップサイズパッケージが形成される予定の領域を中心に図示している。また、図４は、本実施形態による半導体装置を示す平面図であり、そのＸ−Ｘ線に沿った断面は、図１乃至図３及び図５の断面図に対応している。
【００１７】
最初に、図１に示すように、例えばＰ＋型の単結晶シリコン基板からなる半導体基板１０を準備する。この半導体基板１０の表面に、ノンドープの半導体層１１をエピタキシャル成長させる。また、半導体層１１を複数の素子形成領域に分離するように、例えばＰ＋型の素子分離層１２を形成する。
【００１８】
さらに、１つの素子形成領域内の半導体層１１の表面に、例えばリン（Ｐ）等のＮ型不純物をドーピングして、第１のＮ＋型層１３Ａを形成すると共に、他の素子形成領域内の半導体層１１の表面に、第２のＮ＋型層１３Ｂを形成する。こうして、２つのフォトダイオード、即ち第１の受光素子ＰＤ１、及び第２の受光素子ＰＤ２が形成される。１つのチップサイズパッケージが形成される予定の領域内において、第１の受光素子ＰＤ１及び第２の受光素子ＰＤ２は、それぞれ１つ形成されてもよいし、それぞれ複数形成されてもよい。また、半導体層１１の表面上には、第１の受光素子ＰＤ１、及び第２の受光素子ＰＤ２を覆って、例えばＣＶＤ法により、シリコン酸化膜等の絶縁膜１４を形成する。
【００１９】
次に、図２に示すように、絶縁膜１４上に、第１の受光素子ＰＤ１を覆うようにして、即ち図の例では第１のＮ＋型層１３Ａを覆うようにして、シリコン薄膜１５を形成する。一方、第２の受光素子ＰＤ２上、即ち図の例では第２のＮ＋型層１３Ｂ上には、シリコン薄膜１５を形成しない。
【００２０】
シリコン薄膜１５は、例えば約５００℃〜６００℃の温度下におけるＣＶＤ法によって形成されたアモルファスシリコン層である。シリコン薄膜１５がアモルファスシリコン層である場合、その膜厚は約２５ｎｍ〜２００ｎｍ、好ましくは約５０ｎｍである。この膜厚において、シリコン薄膜１５は、それを透過する光の中から、約４００ｎｍ〜７００ｎｍの可視光帯域の光成分を除去する。シリコン薄膜１５によって除去される光成分の波長ピークは、シリコン薄膜１５の膜厚が厚くなるに従って、より短い波長となるようにシフトする。なお、第１のＮ＋型層１３Ａの一部は、後述する不図示のカソード電極との接続領域として、シリコン薄膜１５よりも外側に延びている。
【００２１】
次に、図３に示すように、絶縁膜１４及びシリコン薄膜１５を覆って、層間絶縁膜１６を形成する。そして、図４に示すように、第１の受光素子ＰＤ１側では、シリコン薄膜１５よりも外側に延びた第１のＮ＋型層１３Ａ上にコンタクトホールＣＨ１が設けられ、そのコンタクトホールＣＨ１を通して第１のＮ＋型層１３Ａと接続した不図示のカソード電極が形成される。同様に、第２の受光素子ＰＤ２側でも、第２のＮ＋型層１３Ｂの一部上にコンタクトホールＣＨ２が設けられ、そのコンタクトホールＣＨ２を通して第２のＮ＋型層１３Ｂと接続した不図示の他のカソード電極が形成される。これらのカソード電極は、層間絶縁膜１６の一部上に延びる。
【００２２】
次に、図５に示すように、半導体基板１０に対して、接着剤層１７を介して、ガラス等の透明又は半透明材料からなる支持体１８が貼り合わされる。その後、必要に応じて諸工程を経た後、半導体基板１０から支持体１８に至る積層体をダイシングすることにより、第１の受光素子ＰＤ１及び第２の受光素子ＰＤ２を含む半導体装置、即ちチップサイズパッケージが完成する。
【００２３】
なお、図示しないが、上記いずれかの工程において、第１の受光素子ＰＤ１及び第２の受光素子ＰＤ２と接続するパッド電極、そのパッド電極と接続して、絶縁膜を介して半導体基板１０の裏面に延びる配線、その配線を覆う保護膜、その保護膜の開口部を通して配線と接続するバンプ電極等を形成してもよい。これらの構成は、例えば、図７に示したパッド電極１１８、絶縁膜１１９、配線１２０、保護膜１２１、及びバンプ電極１２２の構成例と同様であってもよい。
【００２４】
こうして完成した半導体装置、即ち１つのチップサイズパッケージ内に含まれる第１の受光素子ＰＤ１では、可視光帯域以外の光成分を検出することができ、一方、第２の受光素子ＰＤ２では、可視光帯域から赤外線帯域の範囲の光成分を検出することができる。即ち、１つのチップサイズパッケージ内の含まれる複数の受光素子によって、それぞれ、異なる帯域の光成分を測定することができる。
【００２５】
また、従来例のように製造コストを増大させる赤外線フィルタを形成する必要がなくなり、また、シリコン薄膜１５は半導体プロセスの前工程において形成できることから、製造コストの増大を抑えることができる。
【００２６】
以下に、この半導体装置に含まれる第１の受光素子ＰＤ１及び第２の受光素子ＰＤ２を、照度センサーとして用いた場合の使用例について説明する。図６（Ａ）及び図６（Ｂ）は、第１の受光素子ＰＤ１及び第２の受光素子ＰＤ２により検出した光成分の波長と、各波長の光成分に対する相対感度との関係を示すグラフ図である。これらのグラフ図の縦軸は相対感度に対応し、その横軸は波長［ｎｍ］に対応している。ここで、相対感度は、光を検出する際に第１の受光素子ＰＤ１又は第２の受光素子ＰＤ２に流れる電流値に対応し、その電流値の最大値を１とした場合における相対的な感度を意味する。
【００２７】
図６（Ａ）では、第１の受光素子ＰＤ１によって検出された光成分の相対感度を曲線Ｃ１で示し、第２の受光素子ＰＤ２によって検出された光成分の相対感度を曲線Ｃ２で示す。これをみると、第１の受光素子ＰＤ１では、可視光帯域以外の光成分が検出され、一方、第２の受光素子ＰＤ２では、可視光帯域から赤外線帯域の範囲の光成分が検出されていることが分かる。即ち、１つのチップサイズパッケージ内に含まれる複数の受光素子によって、それぞれ、異なる帯域の光成分が測定される。
【００２８】
ここで、第１の受光素子ＰＤ１及び第２の受光素子ＰＤ２を用いて、可視光帯域の光成分を検出することを考える。この場合、全ての波長帯域について、第２の受光素子ＰＤ２によって検出された曲線Ｃ２の相対感度から、第１の受光素子ＰＤ１によって検出された曲線Ｃ１の相対感度を差し引いた相対感度を示す曲線Ｃ３を求めればよい。図６（Ｂ）に示すように、この曲線Ｃ３は、約４００ｎｍ〜７００ｎｍの可視光帯域に波長ピークを有した光成分、即ち可視光に対する相対感度を示す。即ち、従来例のような赤外線フィルタを用いることなく、可視光のみに対する相対感度を求めることが可能となる。なお、曲線Ｃ１及び曲線Ｃ２は、相対感度及び波長について厳密な数値を表すものではなく、説明の便宜上、模式的にその特性を表したものである。
【００２９】
ところで、第１の曲線Ｃ１及び第２の曲線Ｃ２によれば、約２００ｎｍ〜１２００ｎｍの帯域内の光成分が検出され、それから外れる帯域の光成分は検出されていない。また、約２００ｎｍ近傍の帯域及び約１２００ｎｍ近傍の帯域の光成分は僅かし検出されていない。これは、約２００ｎｍ近傍未満の波長、及び１２００ｎｍ近傍以上の波長の光成分に対しては、第１の受光素子ＰＤ１及び第２の受光素子ＰＤ２を構成する各層に含まれるシリコンの光吸収が生じにくくなるため、その光成分に応じた電流は生じないか、極めて僅かしか生じなくなるためである。
【００３０】
なお、上記実施形態において、シリコン薄膜１５は、アモルファスシリコン層に限定されず、多結晶シリコン層であってもよい。多結晶シリコンからなるシリコン薄膜１５は、半導体の製造プロセスにおいて、アモルファスシリコン層である場合に比較して容易に形成することができる。ただし、同じ膜厚におけるアモルファスシリコン層と多結晶シリコン層によって吸収される光成分の波長帯域を比較すると、多結晶シリコン層は、アモルファスシリコン層と比較して長波長の光成分を吸収してしまう。即ち、多結晶シリコン層からなるシリコン薄膜１５は、可視光帯域よりも長波長の赤外線帯域の一部に至る光成分を除去してしまう。
【００３１】
そのため、図６（Ａ）及び図６（Ｂ）で説明したように、第１の受光素子ＰＤ１による曲線Ｃ１及び第２の受光素子ＰＤ２による曲線Ｃ２を用いて可視光のみに対する相対感度を求めることが困難になる。これに対処するためには、多結晶シリコン層をシリコン薄膜１５とする場合、その膜厚は、上述したアモルファスシリコン層からなるシリコン薄膜１５の約２倍、即ち、約５０ｎｍ〜４００ｎｍとすることが好ましい。
【００３２】
また、本発明は上記実施形態に限定されず、その要旨を逸脱しない範囲で変更が可能なことは言うまでもない。
【００３３】
例えば、上記実施形態において、第１の受光素子ＰＤ１及び第２の受光素子ＰＤ２以外の構成については、図７に示したパッド電極１１８、絶縁膜１１９、配線１２０、保護膜１２１、及びバンプ電極１２２の構成例と同様であるものとしたが、これ以外の構成であってもよい。例えば、図示しないが、半導体基板１０の裏面からパッド電極上に到達するビアホールが形成され、そのビアホールを通してパッド電極と接続して半導体基板１０の裏面に延びる貫通電極が形成されてもよい。また、半導体基板１０に対して支持体１８が貼り合わされなくてもよい。
【００３４】
また、上記実施形態では、１つの半導体装置、即ち１つのチップサイズパッケージ内に第１の受光素子ＰＤ１及び第２の受光素子ＰＤ２を備えるものとしたが、本発明はこれに限定されない。即ち、本発明は、１つのチップサイズパッケージ内に、シリコン薄膜１５に覆われた第１の受光素子ＰＤ１のみが形成されるものであってもよい。
【００３５】
さらにいえば、シリコン薄膜１５に覆われた第１の受光素子ＰＤ１は、チップサイズパッケージ以外の半導体チップ、例えばベアチップに形成されてもよい。そのベアチップは、単体で用いられるものであっても、他のパッケージ内に搭載されるものであってもよい。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施形態による半導体装置及びその製造方法を示す断面図である。
【図２】本発明の実施形態による半導体装置及びその製造方法を示す断面図である。
【図３】本発明の実施形態による半導体装置及びその製造方法を示す断面図である。
【図４】本発明の実施形態による半導体装置及びその製造方法を示す平面図である。
【図５】本発明の実施形態による半導体装置及びその製造方法を示す断面図である。
【図６】波長と相対感度の関係を示すグラフ図である。
【図７】従来例による半導体装置を示す断面図である。
【符号の説明】
【００３７】
１０  半導体基板                  １１  半導体層
１２  素子分離層                  １３Ａ  第１のＮ＋型層
１３Ｂ  第２のＮ＋型層            １４，１１９  絶縁膜
１５  シリコン薄膜                １６  層間絶縁膜
１７，１１５  接着剤層            １８，１１７  支持体
１１６  赤外線フィルタ            １１８  パッド電極
１２０  配線                      １２１  保護膜
１２２  バンプ電極
ＰＤ１  第１の受光素子            ＰＤ２  第２の受光素子
【図１】
2010021298.tif 000003
【図２】
2010021298.tif 000004
【図３】
2010021298.tif 000005
【図４】
2010021298.tif 000006
【図５】
2010021298.tif 000007
【図６】
2010021298.tif 000008
【図７】
2010021298.tif 000009