(57)【要約】【課題】マイコン動作の際に発生し、ＥＭＩの原因となるコモンモード電流を抑制することができる実装基板および１チップマイコンを提供する。【解決手段】半導体装置において、電圧の異なる複数の電源で駆動する半導体チップ２０１を直接搭載するセラミックやガラスエポキシ等の絶縁材料と金属導体の配線からなる実装基板２００の、半導体チップ２０１を駆動するための実装基板２００上の電源配線２０９、２１０に、インピーダンスを異なる電圧ごとにバランスさせる素子２２１を設けた。【選択図】  図２
2010073792.tif 000002
【特許請求の範囲】
【請求項１】
電圧の異なる２つ以上の電源で駆動する半導体チップを、絶縁材料と金属導体の配線からなる基板に直接搭載した半導体装置において、
前記半導体チップを駆動するための実装基板の２つ以上の電源配線とグラウンド配線のインピーダンスを、前記半導体チップに異なる電圧を供給する２つ以上の前記電源配線のそれぞれでバランスさせたことを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記バランスは、前記電源配線のインダクタンスと寄生容量との積と、前記グラウンド配線のインダクタンスと寄生容量との積が等しくなることであることを特徴とする半導体装置。
【請求項３】
請求項１記載の半導体装置において、
２つ以上の前記電源配線のそれぞれの途中に、前記電源配線と前記グラウンド配線のインピーダンスをバランスさせる素子を実装したことを特徴とする半導体装置。
【請求項４】
請求項１記載の半導体装置において、
２つ以上の前記電源配線のそれぞれの途中に、前記電源配線と前記グラウンド配線のインピーダンスをバランスさせる素子を実装するパッドを設けたことを特徴とする半導体装置。
【請求項５】
請求項３または４記載の半導体装置において、
前記素子は、インピーダンスのバランスポイントからのインピーダンスのずれが±３０％以内の範囲となる値の素子であることを特徴とする半導体装置。
【請求項６】
電圧の異なる２つ以上の電源で駆動する半導体チップを、絶縁材料と金属導体の配線からなる実装基板に直接搭載して封止した１チップマイコンであって、
前記半導体チップを駆動するための前記実装基板の２つ以上の電源配線とグラウンド配線のインピーダンスを、前記半導体チップに異なる電圧を供給する２つ以上の前記電源配線のそれぞれでバランスさせたことを特徴とする１チップマイコン。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置および１チップマイコンに関し、特に、マイコンなどの能動回路を搭載する電子機器において、その機器からの不要電磁放射（ＥＭＩ）を抑制することができる実装技術に関するものである。
【背景技術】
【０００２】
近年、半導体装置であるＬＳＩやメモリなどデジタルデバイスの高速化や高密度実装化に伴い、これらを搭載した電子機器からの不要電磁放射による他の電子機器への障害（ＥＭＩ）が問題となっている。このＥＭＩは、他の電子回路に電波受信妨害や誤動作などを引き起こすばかりか、自らの回路にも悪影響をおよぼす。このため、デジタルデバイスの低ＥＭＩ実装法の開発が重要となっている。
【０００３】
電子機器からのＥＭＩの主因として、ＬＳＩなどデジタルデバイス内部回路の高速スイッチング動作で発生する高周波電流が考えられる。この高周波電流によりＬＳＩが実装されるＰＣＢ（Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ：プリント回路基板）の電源−グラウンド層が励振され共振を起こすことや、ＰＣＢへ伝播した高周波電流がさらに、外部からの電力供給や信号送受信の目的で取り付けられたハーネスへと伝播し、このハーネスがアンテナとして作用することで不要電磁放射が発生すると考えられている。
【０００４】
特に、自動車機器で問題となるラジオノイズ周波数帯域（〜２００ＭＨｚ）では、ハーネスの電源およびＧＮＤ線を同じ位相で流れる高周波電流（コモンモード電流）がＥＭＩの主因となる。このため、ハーネスが取り付けられた電子機器において、このコモンモード電流の発生をいかに抑えるかが重要となっている。
【０００５】
マイコンなどデジタルデバイスが実装された電子機器におけるコモンモード電流の発生要因は、主に以下の２つがあると考えられている。
【０００６】
１つ目は、ＬＳＩからの高速な信号出力配線や発振回路などの電位変動が激しい部分と他の配線との電気的な結合により発生する成分（電圧駆動タイプ）である。
【０００７】
２つ目は、プリント回路基板の電源／ＧＮＤ配線など、高周波電流が多く流れる部分における配線インピーダンスのアンバランスによる不用意な反射などによる成分（電流駆動タイプ）である。
【０００８】
従来、特に、この２つ目の電流駆動タイプである、電子機器においてＥＭＩを直接励振するコモンモード電流を抑制する方法として、このコモンモード電流を引き起こす要因となる高周波電流がＬＳＩからプリント回路基板上の配線へ拡散するのを防止する方法が用いられている。
【０００９】
この方法として、例えば、特開２００１−１１９１１０号公報（特許文献１）、特開２００１−２６７７０２号公報（特許文献２）、特開２００３−２９７９６３号公報（特許文献３）、特開平１０−２２３９９７号公報（特許文献４）に記載のものがあった。
【特許文献１】特開２００１−１１９１１０号公報
【特許文献２】特開２００１−２６７７０２号公報
【特許文献３】特開２００３−２９７９６３号公報
【特許文献４】特開平１０−２２３９９７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
特許文献１に記載のものは、マイコン内部で発生した高周波電流の外部への拡散を防止するために、電源配線にパターンによるインダクタを形成し、低周波数通過型フィルタの効果を高めていた。
【００１１】
また、特許文献２〜４に記載のものは、マイコンなどのできるだけ近傍に、高周波電流バイパス用のキャパシタを実装している。
【００１２】
しかしながら、特許文献１〜４に記載のものでは、高周波電流の経路となる電源／ＧＮＤ配線に依然としてインピーダンスのアンバランスが存在するため、ＥＭＩの直接要因であるコモンモード電流の発生を抑制することができないという問題点があった。
【００１３】
そこで、本発明の目的は、電源配線とグラウンド配線のインピーダンスをバランスさせることにより、マイコン動作の際に発生し、ＥＭＩの原因となるコモンモード電流を抑制することができる実装基板および１チップマイコンを提供することにある。
【００１４】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１５】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１６】
すなわち、代表的なものの概要は、半導体チップを駆動するための実装基板の２つ以上の電源配線とグラウンド配線のインピーダンスを、半導体チップに異なる電圧を供給する２つ以上の電源配線のそれぞれでバランスさせたものである。
【発明の効果】
【００１７】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１８】
すなわち、代表的なものによって得られる効果は、マイコン動作の際に発生し、ＥＭＩの原因となるコモンモード電流を抑制することができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２０】
まず、図１により、本発明の概要について説明する。図１は、本発明の概要を説明するための説明図であり、電流駆動タイプのメカニズムで発生するコモンモード電流について示している。
【００２１】
マイコンは通常、その内部に多数のＣＭＯＳドライバ回路を有する。このドライバ回路のスイッチング動作の際に、ほんのわずかな間、電源からＧＮＤへ直接電流が流れる「貫通電流」が発生する。この貫通電流は、図１（ａ）に示すように、そのほとんどがプリント回路基板上のマイコン近傍に実装されたバイパスキャパシタを通り帰還する。
【００２２】
この際の近似した等価回路は図１（ｂ）に示すとおりである。
【００２３】
Ｌv 、Ｌg およびＣv 、Ｃg はそれぞれプリント基板配線における電源およびＧＮＤ配線のインダクタンスおよび寄生容量を表している。
【００２４】
また、Ｚv 、Ｚg はハーネスの電源ライン、ＧＮＤラインのインピーダンスであり、Ｃb はバイパスキャパシタの容量である。Ｖd は貫通電流を流す電圧源である。
【００２５】
バイパスキャパシタは通常０．１μＦ程度のものが実装される。また、プリント回路基板の電源、ＧＮＤ配線は１０ｎＨ程度のインダクタンスを持っている。
【００２６】
したがって、バイパスキャパシタは短絡とみなすことができ、図１（ｃ）に示す回路へと近似することができる。Ｚc はハーネスにおける電源ラインとＧＮＤラインを並列に接続したときのインピーダンス（コモン・モード・インピーダンス）である。
【００２７】
図１（ｃ）の回路において、ハーネスを流れるコモンモード電流をＩc とする。また、インダクタンスＬv 、Ｌg およぶキャパシタＣv 、Ｃg を流れる電流をそれぞれＩ1、Ｉ2とする。また、ハーネスが接続される点の電圧をＶc とする。このとき、ハーネス接続点の電圧Ｖc は以下の式（１）のように表される。
【００２８】
【数１】
2010073792.tif 000003
【００２９】
式（１）より、ＣＭＯＳドライバによる貫通電流が流れる部分のインダクタンスやキャパシタンスのバランスが悪い、すなわちＬｇＣｇ−ＬｖＣｖ≠０の場合には、励振源であるＶd に比例した量のコモンモード電流が発生することになる。
【００３０】
本発明では、ＬｇＣｇ−ＬｖＣｖ＝０とすることにより、インダクタンスやキャパシタンスのバランスをとり、ＥＭＩの原因となるコモンモード電流を抑制している。
【００３１】
（実施の形態１）
図２により、本発明の実施の形態１に係る半導体装置の構成について説明する。図２は本発明の実施の形態１に係る半導体装置の構成を示す構成図である。なお、図２においては、コモンモード電流に関係する電源部分のみを示し、他の配線などは図示していないが、他の信号線などもボンディングワイヤなどにより実装基板２００に配線されている。
【００３２】
図２において、半導体装置は、実装基板２００と、セラミックやガラスエポキシ等の絶縁材料と金属導体の配線２０９、２１０、２１２、２１７、２１８、２１９からなり、その上に、半導体装置である半導体チップ２０１が実装され、ボンディングワイヤ２０５、２０６、２０７により、パッド２０２、２０３、２０４に接続されている。
【００３３】
また、実装基板２００は、図２（ａ）に示すような部品実装面、図２（ｂ）、（ｃ）に示すような内層の多層となっており、ビア２０８を介して、各層の接続ができるようになっている。
【００３４】
また、実装基板２００は、コネクタ２１６により外部と接続され、電源などが外部から供給される。
【００３５】
半導体チップ２０１は、ボンディングワイヤ２０５により、実装基板２００上にある第１の電源のための複数のパッド２０２に接続されている。
【００３６】
同様に、ボンディングワイヤ２０６により、実装基板２００上にある第２の電源のための複数のパッド２０３に接続されている。
【００３７】
また、半導体チップ２０１は、ボンディングワイヤ２０７により、実装基板２００上にあるグラウンドの複数のパッド２０４に接続されている。
【００３８】
実装基板２００上にある第１の電源のための複数のパッド２０２は、ビア２０８により、実装基板の内層にある電源配線２１７に接続され、１つの配線へと集約されている。
【００３９】
同様に、実装基板２００上にある第２の電源のための複数のパッド２０３は、ビア２０８により、実装基板の内層にある電源配線２１９に接続され、１つの配線へと集約されている。
【００４０】
実装基板２００上にあるグラウンドの複数のパッド２０４は、ビア２０８により、実装基板の内層にあるグラウンド配線２１８へと接続されている。実装基板２００の内層にある第１の電源配線２１７は、ビア２０８により、実装基板の部品実装面にある第１の電源のための配線２０９へと接続されている。
【００４１】
同様に、実装基板２００の内層にある第２の電源配線２１９は、ビア２０８により、実装基板の部品実装面にある第２の電源のための配線２１０へと接続されている。これら第１の電源配線２０９および第２の電源配線２１０には、インピーダンスをバランスさせるための素子２２１が接続されている。
【００４２】
この素子２２１の値などは、シミュレーションや実験により、インピーダンスがバランスするように設定されている。
【００４３】
さらに、これら電源配線は、バイパスキャパシタ２１１を介してグラウンド配線２１２と接続されている。また、これら第１の電源配線２０９および第２の電源配線２１０は、ボンディングワイヤ２１３および２１４によりコネクタ２１６と接続されている。実装基板２００の部品実装面にあるグラウンド配線２１２もボンディングワイヤ２１５によりコネクタ２１６と接続されている。
【００４４】
次に、図３により、本発明の実施の形態１に係る半導体装置でのインピーダンスをバランスさせるための寄生容量およびインダクタンスの値の範囲について説明する。図３は本発明の実施の形態１に係る半導体装置でのインピーダンスをバランスさせるための寄生容量およびインダクタンスの値の範囲について説明するための説明図である。図３（ａ）は、寄生容量をパラメータに、発生するコモンモード電流の値を解析により評価したものである。同様に、図３（ｂ）は、インダクタンスの値をパラメータに、発生するコモンモード電流の値を解析により評価したものである。
【００４５】
いずれの解析結果からも、インピーダンスのバランスポイント５０１およびバランスポイント５０５から、図３の５０２、５０６に示すような寄生容量およびインダクタンスの値が＋３０％ずれた状態は、図３の５０４、５０８に示すように、インピーダンスのバランスがずれた状態に比べ、１０ｄＢ以上コモンモード電流の発生を低減できていることがわかる。
【００４６】
同様に、インピーダンスのバランスポイント５０１およびバランスポイント５０５から、図３の５０３、５０７に示すような寄生容量およびインダクタンスの値が−３０％ずれた状態は、図３の５０４、５０８に示すようなインピーダンスのバランスがずれた状態に比べ、１０ｄＢ以上コモンモード電流の発生を低減できていることがわかる。
【００４７】
これらの結果より、インピーダンスのバランスポイントから、±３０％インピーダンスがずれた状態でも、コモンモード電流の発生量低減に効果があることがわかる。
【００４８】
次に、図４により、本発明の実施の形態１に係る半導体装置によるＥＭＩの原因であるハーネスを流れるコモンモード電流に対する効果について説明する。図４は本発明の実施の形態１に係る半導体装置によるＥＭＩの原因であるハーネスを流れるコモンモード電流に対する効果を説明するための説明図であり、本実施の形態と同等の実装を施した実装基板を含む電子機器と従来の実装基板を含む電子機器で、ハーネスを流れるコモンモード電流量を比較したものである。横軸は周波数であり縦軸はコモンモード電流量である。
【００４９】
図４に示すように、本実施の形態の方が従来技術に比べて、ほとんどの周波数でＥＭＩの原因となるコモンモード電流が少ないことがわかる。特に、ＦＭラジオへのノイズ混入で問題となる８０ＭＨｚにおいては、本実施の形態の方が従来技術に比べ２０ｄＢ程度コモンモード電流量が少ないことがわかる。
【００５０】
本実施の形態では、第１の電源配線２０９および第２の電源配線２１０に、インピーダンスをバランスさせるための素子２２１が接続されているため、インピーダンスのバランスをとることができ、ＥＭＩの原因となるコモンモード電流を抑制することが可能である。
【００５１】
（実施の形態２）
実施の形態２は、実施の形態１において、第１の電源のための配線２０９および第２の電源のための配線２１０に、インピーダンスをバランスさせるための素子を実装するパッドを設けたものである。
【００５２】
図５により、本発明の実施の形態２に係る半導体装置の構成について説明する。図５は本発明の実施の形態２に係る半導体装置の構成を示す構成図である。なお、図５においては、実施の形態１と同様に、コモンモード電流に関係する電源部分のみを示し、他の配線などは図示していないが、他の信号線などもボンディングワイヤなどにより実装基板２００に配線されている。
【００５３】
図５において、図２に示す実施の形態１の構成に対して、第１の電源のための配線２０９および第２の電源のための配線２１０に、インピーダンスをバランスさせるための素子を実装するパッド３０１を設けており、他の構成は、実施の形態１と同様である。
【００５４】
本実施の形態では、パッド３０１に実施の形態１でのインピーダンスをバランスさせるための素子を実装させることにより、インピーダンスをバランスさせることが可能である。このため、実験などを行いインピーダンスをバランスさせる場合などに、インピーダンスをバランスさせるための素子を容易に取り替えることが可能である。
【００５５】
（実施の形態３）
実施の形態３は、実施の形態１において、インピーダンスをバランスさせるための素子ではなく、第１の電源のための配線２０９および第２の電源のための配線２１０に、インピーダンスをバランスさせるための配線を接続したものである。
【００５６】
図６により、本発明の実施の形態３に係る半導体装置の構成について説明する。図６は本発明の実施の形態３に係る半導体装置の構成を示す構成図である。なお、図６においては、実施の形態１と同様に、コモンモード電流に関係する電源部分のみを示し、他の配線などは図示していないが、他の信号線などもボンディングワイヤなどにより実装基板２００に配線されている。
【００５７】
図６において、図２に示す実施の形態１の構成に対して、第１の電源のための配線２０９および第２の電源のための配線２１０に、インピーダンスをバランスさせるための配線４０１を接続しており、他の構成は、実施の形態１と同様である。
【００５８】
本実施の形態では、第１の電源のための配線２０９および第２の電源のための配線２１０に、インピーダンスをバランスさせるための配線４０１を接続することにより、第１の電源のための配線２０９および第２の電源のための配線２１０の配線幅を変更することができ、これにより、インダクタンスや寄生容量の値を変更することで、インピーダンスをバランスさせることが可能である。
【００５９】
（実施の形態４）
実施の形態４は、実施の形態１において、コネクタ２１６ではなく、１チップマイコンとして構成される際に用いられる実装基板２００のボール面により、第１の電源配線２０９および第２の電源配線２１０を接続するようにしたものである。
【００６０】
図７により、本発明の実施の形態４に係る半導体装置の構成について説明する。図７は本発明の実施の形態４に係る半導体装置の構成を示す構成図である。なお、図７においては、実施の形態１と同様に、コモンモード電流に関係する電源部分のみを示し、他の配線などは図示していないが、他の信号線などもボンディングワイヤなどにより実装基板２００に配線され、ボール面においても、電源以外の多数のはんだボールが配置されている。
【００６１】
また、実装基板２００の部品実装面には半導体チップ２０１の実装後、絶縁樹脂などにより封止され、１チップマイコンが作成される。
【００６２】
図７において、図２に示す実施の形態１の構成に対して、コネクタ２１６の代わりに、第１の電源のための配線２０９は、ビア２０８を介して、ボール面のはんだボール６０１に接続され、第２の電源のための配線２１０は、ビア２０８を介して、ボール面のはんだボール６０３に接続され、グラウンド配線２１２は、ビア２０８を介して、ボール面のはんだボール６０２に接続されており、他の構成は、実施の形態１と同様である。
【００６３】
本実施の形態では、１チップマイコンなどにおいても、ボール面のボール６０１，６０３に接続される第１の電源配線２０９および第２の電源配線２１０に、インピーダンスをバランスさせるための素子２２１を接続しているので、インピーダンスのバランスをとることができ、ＥＭＩの原因となるコモンモード電流を抑制することが可能である。
【００６４】
なお、本実施の形態では、第１の電源配線２０９および第２の電源配線２１０に、インピーダンスをバランスさせるための素子２２１を接続しているが、実施の形態２のように、インピーダンスをバランスさせるための素子を実装するパッド３０１を設けて良く、また実施の形態３のように第１の電源のための配線２０９および第２の電源のための配線２１０に、インピーダンスをバランスさせるための配線４０１を接続するようにしても良い。
【００６５】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００６６】
本発明は、実装基板に関し、不要電磁放射（ＥＭＩ）を抑制する必要のある電子機器などに広く適用可能である。
【図面の簡単な説明】
【００６７】
【図１】本発明の概要を説明するための説明図である。
【図２】本発明の実施の形態１に係る半導体装置の構成を示す構成図である。
【図３】本発明の実施の形態１に係る半導体装置でのインピーダンスをバランスさせるための寄生容量およびインダクタンスの値の範囲について説明するための説明図である。
【図４】本発明の実施の形態１に係る半導体装置によるＥＭＩの原因であるハーネスを流れるコモンモード電流に対する効果を説明するための説明図である。
【図５】本発明の実施の形態２に係る半導体装置の構成を示す構成図である。
【図６】本発明の実施の形態３に係る半導体装置の構成を示す構成図である。
【図７】本発明の実施の形態４に係る半導体装置の構成を示す構成図である。
【符号の説明】
【００６８】
２００…実装基板、２０１…半導体チップ、２０２…第１の電源のためのパッド、２０３…第２の電源のためのパッド、２０４…グラウンドのためのパッド、２０５…第１の電源のためのボンディングワイヤ、２０６…第２の電源のためのボンディングワイヤ、２０７…グラウンドのためのボンディングワイヤ、２０８…ビア、２０９…第１の電源配線、２１０…第２の電源配線、２１１…バイパスキャパシタ、２１２…グラウンド配線、２１３…第１の電源配線のボンディングワイヤ、２１４…第２の電源配線のボンディングワイヤ、２１５…グラウンド配線のボンディングワイヤ、２１６…コネクタ、２１７…実装基板の内層にある第１の電源配線、２１８…実装基板の内層にあるグラウンド配線、２１９…実装基板の内層にある第２の電源配線、２２１…インピーダンスをバランスさせるための素子、３０１…インピーダンスをバランスさせるための素子を実装するパッド、４０１…インピーダンスをバランスさせるための配線、５０１…寄生容量をパラメータとしたときの解析でのインピーダンスのバランスポイント、５０２…寄生容量をパラメータとしたときの解析でのインピーダンスのバランスポイントより＋３０％の容量値でのコモンモード電流量、５０３…寄生容量をパラメータとしたときの解析でのインピーダンスのバランスポイントより−３０％の容量値でのコモンモード電流量、５０４…寄生容量をパラメータとしたときの解析でのインピーダンスのアンバランスポイント、５０５…インダクタンスをパラメータとしたときの解析でのインピーダンスのバランスポイント、５０６…インダクタンスをパラメータとしたときの解析でのインピーダンスのバランスポイントより＋３０％の容量値でのコモンモード電流量、５０７…インダクタンスをパラメータとしたときの解析でのインピーダンスのバランスポイントより−３０％の容量値でのコモンモード電流量、５０８…インダクタンスをパラメータとしたときの解析でのインピーダンスのアンバランスポイント、６０１…第１の電源のためのはんだボール、６０２…グラウンドのためのはんだボール、６０３…第２の電源のためのはんだボール。
【図１】
2010073792.tif 000004
【図２】
2010073792.tif 000005
【図３】
2010073792.tif 000006
【図４】
2010073792.tif 000007
【図５】
2010073792.tif 000008
【図６】
2010073792.tif 000009
【図７】
2010073792.tif 000010