(57)【要約】【課題】  インダクタを負荷とするバッファ回路を備える帰還型レーザ駆動回路において、バッファ回路の差動トランジスタの耐圧を確保し、高品質で安定した高速動作を実現。【解決手段】  レーザダイオードにバイアス電流を供給するレーザバイアス回路と、第１のバッファ回路、エミッタフォロワ回路、第２のバッファ回路を順次接続し、レーザダイオードの発光強度を変調する変調信号をレーザバイアス回路に出力する変調回路とを備えたレーザ駆動回路において、変調回路の差動出力端子ＬＤＰ，ＬＤＮとレーザバイアス回路はＤＣ結合によって接続され、差動出力端子ＬＤＰ，ＬＤＮとエミッタフォロワ回路の入力との間にフィードバック素子を負帰還接続し、電源と差動出力端子ＬＤＰ，ＬＤＮとの間に第２のバッファ回路の負荷としてインダクタを接続し、第２のバッファ回路と差動出力端子ＬＤＰ，ＬＤＮとの間にクランプ回路を接続した構成である。【選択図】        図１
2010129571.tif 000002
【特許請求の範囲】
【請求項１】
レーザダイオードにバイアス電流を供給するレーザバイアス回路と、
第１のバッファ回路、エミッタフォロワ回路、第２のバッファ回路を順次接続し、前記レーザダイオードの発光強度を変調する変調信号を前記レーザバイアス回路に出力する変調回路と
を備えたレーザ駆動回路において、
前記変調回路の差動出力端子ＬＤＰ，ＬＤＮと前記レーザバイアス回路は直流接続（ＤＣ結合）によって接続され、
前記差動出力端子ＬＤＰ，ＬＤＮと前記エミッタフォロワ回路の入力との間にフィードバック素子を負帰還接続し、
電源と前記差動出力端子ＬＤＰ，ＬＤＮとの間に前記第２のバッファ回路の負荷としてインダクタを接続し、
前記第２のバッファ回路と前記差動出力端子ＬＤＰ，ＬＤＮとの間にクランプ回路を接続した
ことを特徴とするレーザ駆動回路。
【請求項２】
レーザダイオードにバイアス電流を供給するレーザバイアス回路と、
第１のバッファ回路、エミッタフォロワ回路、第２のバッファ回路を順次接続し、前記レーザダイオードの発光強度を変調する変調信号を前記レーザバイアス回路に出力する変調回路と
を備えたレーザ駆動回路において、
前記変調回路の差動出力端子ＬＤＰ，ＬＤＮと前記レーザバイアス回路は直流接続（ＤＣ結合）によって接続され、
前記差動出力端子ＬＤＰ，ＬＤＮと前記エミッタフォロワ回路の入力との間にフィードバック素子を正帰還接続し、
電源と前記差動出力端子ＬＤＰ，ＬＤＮとの間に前記第２のバッファ回路の負荷としてインダクタを接続し、
前記第２のバッファ回路と前記差動出力端子ＬＤＰ，ＬＤＮとの間にクランプ回路を接続した
ことを特徴とするレーザ駆動回路。
【請求項３】
レーザダイオードにバイアス電流を供給するレーザバイアス回路と、
第１のバッファ回路、エミッタフォロワ回路、第２のバッファ回路を順次接続し、前記レーザダイオードの発光強度を変調する変調信号を前記レーザバイアス回路に出力する変調回路と
を備えたレーザ駆動回路において、
前記変調回路の差動出力端子ＬＤＰ，ＬＤＮと前記レーザバイアス回路は直流接続（ＤＣ結合）によって接続され、
前記差動出力端子ＬＤＰ，ＬＤＮと前記エミッタフォロワ回路の入力との間にフィードバック素子を負帰還接続および正帰還接続し、
電源と前記差動出力端子ＬＤＰ，ＬＤＮとの間に前記第２のバッファ回路の負荷としてインダクタを接続し、
前記第２のバッファ回路と前記差動出力端子ＬＤＰ，ＬＤＮとの間にクランプ回路を接続した
ことを特徴とするレーザ駆動回路。
【請求項４】
請求項１〜３のいずれかに記載のレーザ駆動回路において、
前記クランプ回路は、前記第２のバッファ回路の差動トランジスタとカスコード接続される２つのクランプトランジスタで構成された
ことを特徴とするレーザ駆動回路。
【請求項５】
請求項４に記載のレーザ駆動回路において、
前記クランプトランジスタのクランプ電圧は、前記差動トランジスタのコレクタ・エミッタ間耐圧および前記クランプトランジスタのコレクタ・エミッタ間耐圧を超えないように、前記クランプトランジスタのエミッタ電圧を固定する値である
ことを特徴とするレーザ駆動回路。
【請求項６】
請求項１〜３のいずれかに記載のレーザ駆動回路において、
前記エミッタフォロワ回路と前記第２のバッファ回路との間に終端回路を接続した構成である
ことを特徴とするレーザ駆動回路。
【請求項７】
請求項１〜３のいずれかに記載のレーザ駆動回路において、
前記差動出力端子ＬＤＰ，ＬＤＮに、前記変調回路の帰還構造によって合成される出力インピーダンスに整合した終端回路を接続した構成である
ことを特徴とするレーザ駆動回路。
【請求項８】
請求項６または請求項７に記載のレーザ駆動回路において、
前記終端回路は、抵抗器、またはＴ形終端、またはテブナン終端、またはπ形終端のいずれかを用いた構成である
ことを特徴とするレーザ駆動回路。
【請求項９】
請求項１〜３のいずれかに記載のレーザ駆動回路において、
前記インダクタは、前記電源と容量を介して接続される容量結合構成である
ことを特徴とするレーザ駆動回路。
【請求項１０】
請求項１〜３のいずれかに記載のレーザ駆動回路において、
前記フィードバック素子は、抵抗器、または抵抗器と容量素子の並列回路、または抵抗器と容量素子の並列回路に抵抗器を直列接続した回路である
ことを特徴とするレーザ駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路を用いたレーザ駆動回路に関する。
【背景技術】
【０００２】
図８は、従来のレーザ駆動回路の構成例を示す（特許文献１）。
図８において、従来のレーザ駆動回路は、レーザダイオード１１にバイアス電流を供給するレーザバイアス回路１０、第１のバッファ回路２１、エミッタフォロワ（ＥＦ）回路２２、第２のバッファ回路２３を介して、レーザダイオード１１の発光強度を変調する変調電流を出力する変調回路２０、およびバイアス電流や変調電流を調整する制御回路３０により構成される。変調回路２０の第２のバッファ回路２３の出力端子ＬＤＰ，ＬＤＮには、負荷抵抗２４−１，２４−２が接続される。
【０００３】
図９は、従来のレーザ駆動回路の構成例を示す（非特許文献１）。
ここでは、レーザバイアス回路１０と変調回路２０とを容量素子を介して接続するＡＣ結合し、変調回路２０の第２のバッファ回路２３の出力端子ＬＤＰ，ＬＤＮに負荷抵抗に代えてインダクタ２５−１，２５−２を接続する。
【０００４】
変調回路２０は、差動出力端子ＬＤＰ，ＬＤＮとＥＦ回路２２の入力との間にフィードバック素子２７−１，２７−２を接続して正帰還をかける。このとき、小さなインピーダンスを駆動するが、負荷側から見える出力インピーダンスが大きくなるように合成する「アクティブバック終端」と呼ばれる手法がある。アクティブバック終端では、小さな出力抵抗を正帰還による帰還量倍の大きなインピーダンスにブーストすることができるため、パッシブ終端の場合に生じる大きな信号損失を回避できる。
【０００５】
データを連続的に送信する、いわゆる連続光通信に用いられるレーザ駆動回路では、変調出力における直流電位を考慮しなくてすむために、図９のようにＡＣ結合されるのが一般的である。一方、データを間欠的に送信するバーストモード送信で送信速度が遅い場合にはＡＣ結合でも不都合は生じないが、送信速度が例えば10Ｇbps を超える領域になると、データが駆動回路に入力してから実際に光信号として安定に送信されるまでのレーザオン時間を短くする（〜数ｎ秒）必要があるため、ＤＣ結合の方が有利となる。
【０００６】
また、レーザ駆動回路を低コストで実現するには、レーザ駆動回路に用いるデバイスも安価なプロセスで実現する必要があるため、一般的に高価な化合物半導体を用いるよりもシリコンプロセスの方が有利となる。しかし、シリコン半導体は、化合物半導体に比べてトランジスタの遮断周波数で劣り、高速化が難しい。この高速化で課題となる技術要素の一つとして、不完全な終端負荷からの多重反射を防ぐことを目的とした出力線路のバック終端がある。従来技術では、バック終端を抵抗などの受動素子で実現しているが、帰還構造を用いたアクティブバック終端を用いた合成インピーダンスによる終端が知られている。
【特許文献１】特開２００８−４１９０２号公報
【非特許文献１】S.Morley,"A 3V 10.7Gb/s Differential Laser Diode with Active Back-Termination Output Stage", IEEE ISSCC Digest of Technical Papers, pp.220-221, 2005
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従来のアクティブバック終端を用いたレーザ駆動回路では、変調回路の出力端子が電源電圧を中心に振幅するため、バッファ回路を構成する差動トランジスタの耐圧確保が困難であった。また、耐圧確保の対策を施すことによる弊害の除去が困難であった。
【０００８】
本発明は、インダクタを負荷とするバッファ回路を備える帰還型レーザ駆動回路において、バッファ回路を構成する差動トランジスタの耐圧を確保し、さらに高品質で安定した高速動作が可能なレーザ駆動回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
第１の発明は、レーザダイオードにバイアス電流を供給するレーザバイアス回路と、第１のバッファ回路、エミッタフォロワ回路、第２のバッファ回路を順次接続し、レーザダイオードの発光強度を変調する変調信号をレーザバイアス回路に出力する変調回路とを備えたレーザ駆動回路において、変調回路の差動出力端子ＬＤＰ，ＬＤＮとレーザバイアス回路は直流接続（ＤＣ結合）によって接続され、差動出力端子ＬＤＰ，ＬＤＮとエミッタフォロワ回路の入力との間にフィードバック素子を負帰還接続し、電源と差動出力端子ＬＤＰ，ＬＤＮとの間に第２のバッファ回路の負荷としてインダクタを接続し、第２のバッファ回路と差動出力端子ＬＤＰ，ＬＤＮとの間にクランプ回路を接続した構成である。
【００１０】
第２の発明は、第１の発明における差動出力端子ＬＤＰ，ＬＤＮとエミッタフォロワ回路の入力との間に負帰還接続されるフィードバック素子を正帰還接続したものである。
【００１１】
第３の発明は、第１の発明における差動出力端子ＬＤＰ，ＬＤＮとエミッタフォロワ回路の入力との間に負帰還接続されるフィードバック素子に、正帰還接続されるフィードバック素子を加えたものである。
【００１２】
クランプ回路は、第２のバッファ回路の差動トランジスタとカスコード接続される２つのクランプトランジスタで構成される。クランプトランジスタのクランプ電圧は、差動トランジスタのコレクタ・エミッタ間耐圧およびクランプトランジスタのコレクタ・エミッタ間耐圧を超えないように、クランプトランジスタのエミッタ電圧を固定する値である。
【００１３】
また、エミッタフォロワ回路と第２のバッファ回路との間に終端回路を接続した構成である。また、差動出力端子ＬＤＰ，ＬＤＮに、変調回路の帰還構造によって合成される出力インピーダンスに整合した終端回路を接続した構成である。終端回路は、抵抗器、またはＴ形終端、またはテブナン終端、またはπ形終端のいずれかを用いた構成である。
【００１４】
また、インダクタは、電源と容量を介して接続される容量結合構成である。
フィードバック素子は、抵抗器、または抵抗器と容量素子の並列回路、または抵抗器と容量素子の並列回路に抵抗器を直列接続した回路である。
【発明の効果】
【００１５】
本発明のレーザ駆動回路は、レーザバイアス回路との接続がＤＣ結合である変調回路において、インダクタ負荷による帰還回路構成を低い耐圧のトランジスタを用いて実現することができ、併せてミラー効果の緩和によって差動トランジスタの動作を高速化することができる。したがって、従来技術に比べて動作速度の高速化と出力波形の高品質化を実現することができる。ここで、レーザダイオードのレベルシフト電圧は最小でも 0.7〜１Ｖ程度、場合によっては 1.5Ｖ以上必要であるため、レーザ駆動回路の電源電圧は 3.3Ｖ以上が標準となる。一方、高速バイポーラデバイスは、コレクタ・エミッタ耐圧が２〜2.5 Ｖ程度と低いため、 3.3Ｖ電源で動作させるときに本発明は極めて効果的である。
【００１６】
また、本発明のレーザ駆動回路は、変調回路の出力端に終端回路を接続することにより、本発明の構成で特徴的に生じる寄生容量増加を緩和させ、発明の効果をさらに高めることができる。終端回路の回路定数は、接続されるレーザダイオードまたはＴＯＳＡ，ＢＯＳＡなどのレーザモジュールの負荷インピーダンスに応じて設計すれば、良好なインピーダンス整合が実現でき、波形の品質改善が可能である。
【００１７】
また、本発明のレーザ駆動回路は、負帰還または正帰還によって変調回路の帯域を向上させ、レーザダイオードの駆動力を増加させることができる。また、フィードバック素子に周波数特性をもたせることにより、高周波における寄生容量（エミッタフォロワのベース容量など）の周波数依存性に起因する影響を緩和することができる。
【００１８】
また、本発明のレーザ駆動回路は、特に光通信分野において、10Ｇbps 以上の高速動作でバースト動作が必要なＰＯＮ（Passive Optical Network ）システムに用いられるレーザ駆動デバイスを安価に提供することができる。
【発明を実施するための最良の形態】
【００１９】
（第１の実施形態）
図１は、本発明のレーザ駆動回路の第１の実施形態を示す。
図１において、本実施形態のレーザ駆動回路のレーザバイアス回路１０と直流接続（ＤＣ結合）される変調回路２０は、差動入力端子ＩＮＰ，ＩＮＮと差動出力端子ＬＤＰ，ＬＤＮとの間に第１のバッファ回路２１、ＥＦ回路２２、第２のバッファ回路２３を順次接続し、差動出力端子ＬＤＰ，ＬＤＮとＥＦ回路２２の入力との間にフィードバック素子２７−１，２７−２を負帰還接続し、差動出力端子ＬＤＰ，ＬＤＮに負荷抵抗に代えて負荷インダクタ２５−１，２５−２を接続し、負荷インダクタ２５−１，２５−２と第２のバッファ回路２３との間にクランプ回路２６を接続した構成である。帰還回路では、回路の出力抵抗を帰還量で除した値が出力抵抗となり、同様に回路のオープンループ利得を帰還量で除した値が回路の利得となる。なお、本実施形態および以下に示す実施形態では、図８，図９の従来構成に示した制御回路３０は省略している。
【００２０】
本発明のレーザ駆動回路の特徴は、従来回路の出力段の第２のバッファ回路２３の負荷抵抗を、レーザバイアス回路１０との接続がＤＣ結合であってもインダクタに変更する点にあるが、単純にインダクタに置き換えると差動出力端子の電圧が電源電圧を中心に振幅してしまうので、第２のバッファ回路２３の差動トランジスタの耐圧確保が困難になる。そこで、負荷インダクタ２５−１，２５−２と第２のバッファ回路２３の差動トランジスタとの間にクランプ回路（クランプトランジスタ）２６を接続することにより、差動トランジスタの耐圧を確保する。クランプトランジスタのエミッタ、すなわち差動トランジスタのコレクタ電圧は、クランプトランジスタのベース電圧（クランプ電圧）からベース・エミッタ間電圧Ｖbeを差し引いた電圧にほぼ固定されるため、クランプトランジスタと差動トランジスタの両方のコレクタ・エミッタ間耐圧を確保することができる。また、差動トランジスタの入力から見えるベース・コレクタ間容量が、カスコード構造によるミラー効果の緩和により低減されるため、高速動作に有利となる。
【００２１】
ただし、クランプトランジスタも差動トランジスタと同じ駆動電流を流す必要があるため、クランプトランジスタも差動トランジスタと同程度のサイズが必要になる。これは、回路レイアウトにおいて寄生配線容量の増加をもたらし、波形の劣化を引き起こす要因になる。特に、波形の立ち上がり、立ち下がり時間（Ｔr/Ｔf)が長くなるため、アイオープニングのマージン減少のみならず、ジッタの増大も問題となる。動作周波数が高くなると、寄生容量は合成出力インピーダンスやバッファ利得など、駆動回路の動作特性に周波数特性を与えるため、ジッタの増加やインピーダンスの不整合による信号の多重反射を引き起こして出力波形をさらに劣化させる。寄生容量の付加に伴う影響を緩和するため、バッファ利得を増加させることが考えられるが、不用意に増加させると多重反射の増加を招くことになる。
【００２２】
そこで、本発明のレーザ駆動回路は、ＥＦ回路２２と第２のバッファ回路２３との間、または第２のバッファ回路の差動出力端子の少なくとも一方に、受動的な終端回路を付加する（詳しくは図２，図３に示す）。電力面では損失を生じるが、出力端で強制的に終端することにより、帰還構造による増幅回路としての効果（負帰還なら帯域の延長、正帰還なら利得の増加）を活かしつつ、レーザダイオードを含む伝送系との整合が実現しやすくなる。よって、回路設計に柔軟性を与え、出力波形の改善が実現する。この構造は、レーザバイアス回路１０と変調回路２０が直流接続（ＤＣ結合）するときに効果を発揮する。
【００２３】
図２は、本発明の第１の実施形態の第１の回路構成例を示す。
本回路構成例は、図１に示す変調回路２０の第１のバッファ回路２１、ＥＦ回路２２、第２のバッファ回路２３をそれぞれトランジスタ回路で構成したものである。負荷インダクタ２５−１，２５−２をＬＬ１，ＬＬ２、第２のバッファ回路２３の差動トランジスタをＱ１，Ｑ２と表記する。
【００２４】
変調回路２０の差動入力端子ＩＮＰ，ＩＮＮは、第１のバッファ回路２１の正入力端子および負入力端子にそれぞれ接続され、ＩＮＰと同位相信号を出力する正出力端子ＯＰＡと、ＩＮＰと反転位相信号を出力する負出力端子ＯＮＡがそれぞれＥＦ回路２２に接続される。ＥＦ回路２２の正出力端子ＯＰＣおよび負出力端子ＯＮＣが第２のバッファ回路２３の正入力端子および負入力端子にそれぞれ接続され、ＯＰＣと同位相信号が第２のバッファ回路２３の正出力端子ＬＤＰに出力され、ＯＮＣと同位相信号が第２のバッファ回路２３の負出力端子ＬＤＮに出力される。ＬＤＰ，ＬＤＮは、直流接続（ＤＣ結合）によって、レーザダイオード１１にバイアス電流を供給するレーザバイアス回路１０に接続され、レーザ発光の変調を制御する。
【００２５】
レーザバイアス回路１０の電源電圧ＶＬＤを５Ｖとし、変調回路２０の電源電圧ＶＣＣを 3.3Ｖとした。なお、各電源電圧はこの値に限定されるものでなく、両電源電圧が同じ電圧であってもよい。なお、ＤＣ結合では、変調回路２０の出力がレーザダイオード１１に直流接続されるため、レーザバイアス回路１０と変調回路２０との間で直流的な電流の受渡しがある。したがって、図２に示したように、変調回路２０の電源電圧をレーザバイアス回路１０より低くした方が、変調回路２０からレーザバイアス回路１０への電流流出が少なくなるため、レーザバイアス回路１０のバイアス電流を節約でき、低消費電力化に効果的でる。ただし、ＤＣ結合では、このままレーザバイアス回路１０の電源電圧より変調回路２０の電源電圧を低くすると、レーザバイアス回路１０の電源から変調回路２０の電源へ大電流が流れてしまう。そこで、負荷インダクタＬＬ１，ＬＬ２と電源電圧ＶＣＣとの間に容量素子Ｃ１を接続する。また、容量素子Ｃ１と並列に抵抗器Ｒ１を接続してもよい。ただし、レーザバイアス回路１０と変調回路２０の電源電圧が等しい場合（ＶＣＣ＝ＶＬＤ）には、これらの容量素子Ｃ１や抵抗器Ｒ１はなくてもよい。
【００２６】
また、本回路構成例では、フィードバック素子として抵抗器ＲＦＢ１，ＲＦＢ２を負帰還接続する。すなわち、差動出力端子ＬＤＰ，ＬＤＮに対して、これらの端子とは逆位相の信号が入力されるＥＦ２２の入力端子に接続する。抵抗器ＲＦＢ１，ＲＦＢ２は必ずしも同じ抵抗値でなくてもよい。また、フィードバック素子は、抵抗器と容量素子の並列回路、または抵抗器と容量素子の並列回路に抵抗器を直列接続した回路を用い、フィードバック素子に周波数特性をもたせてもよい。
【００２７】
本回路構成例では、負荷インダクタＬＬ１，ＬＬ２と、第２のバッファ回路２３の差動トランジスタＱ１，Ｑ２との間に、クランプトランジスタＱ３，Ｑ４をカスコード（縦積み）接続し、Ｑ３，Ｑ４のベース端子にクランプ電圧ＶＣＬを与える。Ｑ３，Ｑ４のエミッタ端子、すなわちＱ１，Ｑ２のコレクタ端子の電位ＬＤＰＰ，ＬＤＮＮは、ＶＣＬからＱ３，Ｑ４のベース・エミッタ間電圧Ｖbeを差し引いた電位にほぼ固定される。例えば、トランジスタのコレクタ・エミッタ間耐圧が 2.5Ｖとする。差動出力端子ＬＤＰ，ＬＤＮの電圧振幅が２Ｖ必要である場合、ＬＤＰ，ＬＤＮが負荷インダクタＬＬ１，ＬＬ２を介して電源電圧 3.3Ｖを中心に振幅するため、 2.3Ｖ〜4.3 Ｖの範囲で振幅する。このとき、ＶＣＬを 3.0Ｖに固定すれば、Ｑ３，Ｑ４のベース・エミッタ間電圧Ｖbeを約 0.7Ｖとすると、差動トランジスタＱ１，Ｑ２のコレクタ・エミッタ間電圧Ｖceは 2.5Ｖを超えることはない。もちろん、クランプトランジスタＱ３，Ｑ４のＶceも、ＬＤＰＰ，ＬＤＮＮが 2.3Ｖに固定されることで、出力振幅と同じ２Ｖの範囲に収まることになる。
【００２８】
このように、大きな出力振幅を確保しても、差動トランジスタＱ１，Ｑ２のコレクタ電位を固定することで、十分なマージンを確保しつつ耐圧確保が可能となる。クランプ電圧ＶＣＬの値は、出力振幅の条件や、差動トランジスタＱ１，Ｑ２の入力信号レベルに応じて最適な設定をすればよい。
【００２９】
また、エミッタフォロワ回路２２の出力ＯＰＣ，ＯＮＣと、差動トランジスタＱ１，Ｑ２との間に、テブナン終端など適切な終端回路４１を接続する。そして、エミッタフォロワ回路２２の出力ＯＰＣ，ＯＮＣと差動トランジスタＱ１，Ｑ２との間のインピーダンスを整合するとともに、Ｑ１，Ｑ２への入力信号レベルを適切に設定すれば、上記の効果を発揮することができる。
【００３０】
図３は、本発明の第１の実施形態の第２の回路構成例を示す。
本回路構成例は、第１の回路構成例に加えて、差動出力端子ＬＤＰ，ＬＤＮに終端回路４２を接続したものである。このような終端回路４２を付加すると、差動出力端子ＬＤＰ，ＬＤＮ間で電流が流れるため、電力効率の観点からは損失になることは自明であるが、周波数依存的なインピーダンス変動を吸収することができるため、著しい波形改善が可能である。また、負荷インピーダンスと整合できるため、レーザバイアス回路１０との間の伝送線路４５における反射も少なくなり、ジッタを著しく低減できる。なお、終端回路４１，４２の種類には特に制約はなく、図４に示すように、(a) 抵抗器、(b) Ｔ形終端、(c) テブナン終端、(d) π形終端など、様々な終端回路が適用できる。これらの終端回路は、変調回路とともにＩＣチップにモノリシック実装可能である。
【００３１】
図５は、従来回路と本発明回路における10Ｇbps の速度で動作させた場合の出力波形（レーザ電流波形）のシミュレーション比較例を示す。本発明回路では、変調回路の帯域が増加し、波形が改善されていることがわかる。
【００３２】
（第２の実施形態）
図６は、本発明のレーザ駆動回路の第２の実施形態を示す。
本実施形態は、差動出力端子ＬＤＰ，ＬＤＮとＥＦ回路２２の入力との間にフィードバック素子２７−３，２７−４を正帰還接続した構成である。すなわち、変調回路２０の差動出力端子ＬＤＰ，ＬＤＮに対してＥＦ回路２２の同位相の入力にフィードバック素子２７−３，２７−４を接続する。正帰還によって合成される出力インピーダンスに応じて、第２のバッファ回路２３の利得を増加することができるので、出力波形の立ち上がり／立ち下がり時間を改善することができる。また、本実施形態でも終端回路の追加により同様の効果が期待できる。
【００３３】
（第３の実施形態）
図７は、本発明のレーザ駆動回路の第３の実施形態を示す。
本実施形態は、第１の実施形態のフィードバック素子２７−１，２７−２の負帰還接続と、第２の実施形態のフィードバック素子２７−３，２７−４の正帰還接続を組み合わせたものである。正負両方の帰還量を調整することにより、それぞれの帰還の効果を制御することができる。また、本実施形態でも終端回路の追加により同様の効果が期待できる。
【００３４】
なお、以上説明した実施形態では、すべてバイポーラデバイスによって説明したが、ＣＭＯＳデバイスでも同様に実現可能である。
【図面の簡単な説明】
【００３５】
【図１】本発明のレーザ駆動回路の第１の実施形態を示す図。
【図２】本発明の第１の実施形態の第１の回路構成例を示す図。
【図３】本発明の第１の実施形態の第２の回路構成例を示す図。
【図４】終端回路の構成例を示す図。
【図５】出力波形（レーザ電流波形）における従来技術と本発明の比較例を示す図。
【図６】本発明のレーザ駆動回路の第２の実施形態を示す図。
【図７】本発明のレーザ駆動回路の第３の実施形態を示す図。
【図８】従来のレーザ駆動回路の構成例を示す図。
【図９】従来のレーザ駆動回路の構成例を示す図。
【符号の説明】
【００３６】
１０  レーザバイアス回路
１１  レーザダイオード
２０  変調回路
２１  第１のバッファ回路
２２  エミッタフォロワ（ＥＦ）回路
２３  第２のバッファ回路
２４  負荷抵抗
２５  インダクタ
２６  クランプ回路
２７  フィードバック素子
３０  制御回路
４１，４２  終端回路
４５  伝送線路
【図１】
2010129571.tif 000003
【図２】
2010129571.tif 000004
【図３】
2010129571.tif 000005
【図４】
2010129571.tif 000006
【図５】
2010129571.tif 000007
【図６】
2010129571.tif 000008
【図７】
2010129571.tif 000009
【図８】
2010129571.tif 000010
【図９】
2010129571.tif 000011