(57)【要約】【課題】磁気抵抗効果素子の信頼性の向上と素子の微細化を両立する。【解決手段】本発明の例に関わる磁気抵抗効果素子は、下部電極２０上に設けられる第１の強磁性層１１と、強磁性層１１上に設けられるトンネルバリア層１２と、トンネルバリア層１２上に設けられる第２の強磁性層１３と、強磁性層１３上に設けられる上部電極２１と、具備し、上部電極２１は六角形状の断面形状を有し、上部電極２１の最大寸法Ｗａが、トンネルバリア層１２の寸法Ｗｃよりも大きい。【選択図】図３
2010186869.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上の絶縁層上に設けられる下部電極と、
前記下部電極上に設けられる第１の強磁性層と、
前記第１の強磁性層上に設けられるトンネルバリア層と、
前記トンネルバリア層上に設けられる第２の強磁性層と、
前記第２の強磁性層上に設けられる上部電極と、を具備し、
前記上部電極は、六角形状の断面形状を有し、
前記半導体基板表面に対して水平方向における前記上部電極の最大寸法が、前記半導体基板表面に対して水平方向における前記トンネルバリア層の寸法よりも大きい、ことを特徴とする磁気抵抗効果素子。
【請求項２】
前記トンネルバリア層の側面と前記トンネルバリア層の底面とがなす角度は、前記下部電極の側面と前記下部電極の底面とがなす角度より大きい、ことを特徴とする請求項１に記載の磁気抵抗効果素子。
【請求項３】
前記下部電極の側面上に設けられる第１の保護膜と、
前記第１及び第２の強磁性層の側面上及び前記トンネルバリア層の側面上に直接接触して設けられる第２の保護膜と、をさらに具備し、
前記第２の保護膜が、前記下部電極と前記第２の強磁性層との接合部の端部に接触していることを特徴とする請求項１又は２に記載の磁気抵抗効果素子。
【請求項４】
半導体基板上の絶縁層上に、導電層を形成する工程と、
前記導電層上に、第１の強磁性層、トンネルバリア層及び第２の強磁性層を、順次形成する工程と、
前記第２の強磁性層上に、底面側の寸法が上面側の寸法より小さいハードマスクを形成する工程と、
前記ハードマスクをマスクとして、前記半導体基板表面に対して斜め方向からイオンが入射される物理的エッチングを用いて、前記第２の強磁性層、前記トンネルバリア層及び第１の強磁性層を加工して、磁気抵抗効果素子を形成し、前記導電層を加工して、前記磁気抵抗効果素子の下部電極を形成する工程と、
前記下部電極を覆う第１の保護膜を形成する工程と、
前記磁気抵抗効果素子の側面に付着した残渣を除去する工程と、
を具備することを特徴とする磁気抵抗効果素子の製造方法。
【請求項５】
前記ハードマスクは導電体が用いられ、その底面側の寸法がその上面側の寸法より小さいテーパー状の断面形状を有することを特徴とする請求項４に記載の磁気抵抗効果素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気抵抗効果素子及びその製造方法に関する。
【背景技術】
【０００２】
ＭＲＡＭ（Magnetoresistive Random Access Memory）は、磁気抵抗効果素子を構成する２つの強磁性層の磁化方向の相対な関係の変化により、磁気抵抗効果素子の抵抗値が変化することを利用して、データを記憶する不揮発性半導体メモリである。
【０００３】
ＭＲＡＭのメモリセルは、複数の強磁性層とバリア層とが積層された磁気抵抗効果素子を有する。磁気抵抗効果素子は、磁化方向が不変な強磁性層（以下、磁化不変層と呼ぶ）と、磁化方向が可変な強磁性層（以下、磁化自由層と呼ぶ）とから構成される。この磁化自由層の磁化方向を変化させることによって、データが書き込まれる。
【０００４】
電流が配線を流れることによって生じる磁場を用いてデータの書き込むＭＲＡＭ（磁場書き込み型ＭＲＡＭ）において、磁気抵抗効果素子のサイズが縮小されると、強磁性層間の保磁力が大きくなるために、書き込みに必要な電流が大きくなる傾向がある。この磁場書き込み型のＭＲＡＭは、大容量化に向けたメモリセルの微細化とメモリセルの低消費電力化の両立は、困難である。
【０００５】
このような問題を克服する書き込み方式として、スピントランスファートルク（ＳＴＴ：Spin Transfer Torque）書き込み方式を用いたスピン注入型ＭＲＡＭが提案されている。
【０００６】
スピン注入型ＭＲＡＭにおいて、データの書き込みは、ある値以上のスピン偏極した電流を、磁気抵抗効果素子の一端から他端へ、又は、磁気抵抗効果素子の一端から他端へ流して、自由層の磁化方向を変化させることによって、実行される。
【０００７】
ＭＲＡＭの製造工程において、例えば、イオンミリング法を用いて、磁気抵抗効果素子の構成部材、配線及び電極が加工される。  
このイオンミリング法は、物理的なスパッタリングによって部材を加工する方法である。そのため、その加工に伴って、加工された物質が残渣として、磁気抵抗効果素子の構成部材に再付着することがある。残渣が導電性を有する場合、その残渣がトンネルバリア層及びトンネルバリア層を挟み込む２つの強磁性層をショートさせ、磁気抵抗効果素子及びそれを用いたＭＲＡＭの不良の原因となる。特に、スピン注入型ＭＲＡＭにおいては、磁気抵抗効果素子に電流を流すため、その電流が導電性の残渣を経由して２つの強磁性層間を流れ、データの書き込みが実行できなくなる。
【０００８】
この問題を解決させる技術の一例が、特許文献１に開示されている（特許文献１参照）。しかし、特許文献１においては、磁気抵抗効果素子の側面と底面とがなすテーパー角を６０度以下に設定しなければ、残渣を磁気抵抗効果素子の側面から除去する効果を十分に得られない。この結果として、形成される磁気抵抗効果素子のサイズは低減できず、複数の磁気抵抗効果素子を高密度に配置することは困難になる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００５−４４８４８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明は、磁気抵抗効果素子の信頼性の向上と素子の微細化を両立する。
【課題を解決するための手段】
【００１１】
本発明の例に関わる磁気抵抗効果素子は、半導体基板上の絶縁層上に設けられる下部電極と、前記下部電極上に設けられる第１の強磁性層と、前記第１の強磁性層上に設けられるトンネルバリア層と、前記トンネルバリア層上に設けられる第２の強磁性層と、前記第２の強磁性層上に設けられる上部電極と、を具備し、前記上部電極は、六角形状の断面形状を有し、前記半導体基板表面に対して水平方向における前記上部電極の最大寸法が、前記半導体基板表面に対して水平方向における前記トンネルバリア層の寸法よりも大きい、ことを備える。
【００１２】
本発明の例に関わる磁気抵抗効果素子の製造方法は、半導体基板上の絶縁層上に、導電層を形成する工程と、前記導電層上に、第１の強磁性層、トンネルバリア層及び第２の強磁性層を、順次形成する工程と、前記第２の強磁性層上に、底面側の寸法が上面側の寸法より小さいハードマスクを形成する工程と、前記ハードマスクをマスクとして、前記半導体基板表面に対して斜め方向からイオンが入射される物理的エッチングを用いて、前記第２の強磁性層、前記トンネルバリア層及び第１の強磁性層を加工して、磁気抵抗効果素子を形成し、前記導電層を加工して、前記磁気抵抗効果素子の下部電極を形成する工程と、前記下部電極を覆う第１の保護膜を形成する工程と、前記磁気抵抗効果素子の側面に付着した残渣を除去する工程と、を具備する。
【発明の効果】
【００１３】
本発明によれば、磁気抵抗効果素子の信頼性の向上と素子の微細化を両立できる。
【図面の簡単な説明】
【００１４】
【図１】メモリセルアレイの構成を説明するための等価回路図である。
【図２】メモリセルの構造を示す断面図である。
【図３】第１の実施形態に係る磁気抵抗効果素子の構造を示す断面図である。
【図４】第１の実施形態に係る磁気抵抗効果素子の構造を示す平面図である。
【図５】第１の実施形態に係る磁気抵抗効果素子の一製造工程を示す断面図である。
【図６】第１の実施形態に係る磁気抵抗効果素子の一製造工程を示す断面図である。
【図７】第１の実施形態に係る磁気抵抗効果素子の一製造工程を示す断面図である。
【図８】第１の実施形態に係る磁気抵抗効果素子の一製造工程を示す断面図である。
【図９】第１の実施形態に係る磁気抵抗効果素子の一製造工程を示す断面図である。
【図１０】第１の実施形態に係る磁気抵抗効果素子の一製造工程を示す断面図である。
【図１１】第１の実施形態に係る磁気抵抗効果素子の一製造工程を示す断面図である。
【図１２】第１の実施形態に係る磁気抵抗効果素子の効果を説明するための図である。
【図１３】第１の実施形態に係る磁気抵抗効果素子の効果を説明するための図である。
【図１４】第２の実施形態に係る磁気抵抗効果素子の構造を示す断面図である。
【図１５】第２の実施形態に係る磁気抵抗効果素子の一製造工程を示す断面図である。
【図１６】第２の実施形態に係る磁気抵抗効果素子の一製造工程を示す断面図である。
【図１７】第２の実施形態に係る磁気抵抗効果素子の一製造工程を示す断面図である。
【図１８】第２の実施形態に係る磁気抵抗効果素子の一製造工程を示す断面図である。
【図１９】第２の実施形態に係る磁気抵抗効果素子の一製造工程を示す断面図である。
【図２０】第３の実施形態に係る磁気抵抗効果素子の構造を示す断面図である。
【発明を実施するための形態】
【００１５】
以下、図面を参照しながら、本発明の例を実施するためのいくつかの形態について詳細に説明する。
【００１６】
１．  第１の実施形態  
以下、図１乃至図１３を参照しながら本発明の第１の実施形態について説明する。
【００１７】
（１）  構造  
図１乃至図４を用いて、本発明の第１の実施形態に係る磁気抵抗効果素子の構造について説明する。
【００１８】
図１は、磁気ランダムアクセスメモリ（ＭＲＡＭ）のメモリセルアレイの等価回路を示している。  
メモリセルアレイ１００内には、Ｘ方向に延在する複数のビット線ＢＬ，ｂＢＬと、Ｙ方向に延在する複数のワード線ＷＬと、が設けられる。１つのメモリセルＭＣに対して、１本のワード線ＷＬと２本のビット線ＢＬ，ｂＢＬとが接続される。この２本のビット線ＢＬ，ｂＢＬは、１組のビット線対をなしている。
【００１９】
メモリセルアレイ１００内には、複数のメモリセルＭＣが、アレイ状に配置されている。Ｘ方向に沿って配列されている複数のメモリセルＭＣは、１組のビット線対ＢＬ，ｂＢＬに共通に接続されている。また、Ｙ方向に沿って配列されている複数のメモリセルＭＣは、１本のワード線ＷＬに共通に接続されている。
【００２０】
メモリセルＭＣのそれぞれは、１つの磁気抵抗効果素子ＭＴＪと１つの選択スイッチ素子Ｔｒとから構成されている。選択スイッチ素子Ｔｒは、例えば、電界効果トランジスタである。以下、選択スイッチ素子Ｔｒのことを、選択トランジスタＴｒと呼ぶ。
【００２１】
磁気抵抗効果素子ＭＴＪの一端は、ビット線対をなす一方のビット線ＢＬに接続されている。磁気抵抗効果素子ＭＴＪの他端は、選択トランジスタＴｒの電流経路の一端に接続されている。選択トランジスタＴｒの電流経路の他端は、ビット線対をなす他方のビット線ｂＢＬに接続されている。選択トランジスタＴｒの制御端子（ゲート）は、ワード線ＷＬに接続される。
【００２２】
磁気抵抗効果素子ＭＴＪは、例えば、磁化方向が不変な強磁性層（磁化不変層）、磁化方向が可変な強磁性層（磁化自由層）及びそれらの強磁性層に挟み込まれたトンネルバリア層から構成される。磁気抵抗効果素子ＭＴＪは、２つ強磁性層の磁化方向が平行又は反平行になる２つの定常状態をとることができ、そのうちの１つの状態を“０”データ、他の１つの状態を“１”データに対応させることによって２値データを記憶する。
【００２３】
磁気抵抗効果素子ＭＴＪに対するデータの書き込みは、例えば、電子がスピン偏極した書き込み電流（以下、スピン偏極電流と呼ぶ）をビット線対ＢＬ，ｂＢＬ間に流すことで実行される。尚、スピン偏極電流の大きさは、磁化自由層の磁化方向が反転するのに要する電流値以上である。データの書き込み時、そのスピン偏極電流が、磁気抵抗効果素子の一端側から他端側へ、又は、磁気抵抗効果素子の他端側から一端側へ流される。これによって、磁気抵抗効果素子ＭＴＪは、その磁化自由層と磁化不変層との相対的な磁化方向が変化される。  
また、磁気抵抗効果素子ＭＴＪに対するデータの読み出しは、書き込み電流よりも小さい電流（読み出し電流）を、ビット線対ＢＬ，ｂＢＬ間に流すことで、実行される。読み出し電流が磁気抵抗効果素子ＭＴＪに流されることによって、その定常状態（平行／反平行）に対応する抵抗値（データ）に応じて、ビット線ＢＬ０，ＢＬ１の電位が変動する。その電位変動を検知して、データが読み出される。
【００２４】
図２は、１つのメモリセルＭＣの構造を示す断面図である。図２においては、ビット線の延在方向（Ｘ方向）に沿う断面構造を示している。
【００２５】
半導体基板６０内には、素子分離絶縁膜７０が埋め込まれ、素子分離絶縁膜７０によって区画された素子形成領域が、設けられる。
【００２６】
選択トランジスタＴｒは、素子形成領域内に設けられる。素子形成領域としての半導体基板６０内には、２つの拡散層６１Ａ，６１Ｂが、設けられる。２つの拡散層６１Ａ，６１Ｂは、トランジスタＴｒのソース／ドレイン領域となる。２つの拡散層（以下、ソース／ドレイン拡散層と呼ぶ）間の半導体基板（チャネル領域）６０表面上には、ゲート絶縁膜６２が設けられる。ゲート電極６３は、ゲート絶縁膜６２上に設けられる。ゲート電極６３は、Ｙ方向に延在し、Ｙ方向に配列された複数の選択トランジスタで共通に用いられ、ワード線として機能する。ゲート電極６３の側面上及び上面上には、例えば、絶縁膜６４が設けられる。
【００２７】
ソース／ドレイン拡散層６１Ａ，６１Ｂ上には、コンタクトプラグＣＰ１，ＣＰ２が設けられる。コンタクトプラグＣＰ１，ＣＰ２には、配線Ｍ１Ａ，Ｍ１Ｂが接続される。コンタクトプラグＣＰ１，ＣＰ２及び配線Ｍ１Ａ，Ｍ１Ｂは、第１及び第２の層間絶縁膜７１，７２内に、埋め込まれる。層間絶縁膜７１，７２は、選択トランジスタＴｒを覆うように、半導体基板６０上に設けられる。
【００２８】
層間絶縁膜７１，７２上には、第３の層間絶縁膜７３が設けられる。層間絶縁膜７３内には、ビアプラグＶ１が埋め込まれ、このビアプラグＶ１は配線Ｍ１Ａに接続される。
【００２９】
ビアプラグＶ１上面上には、下部電極２０が設けられる。下部電極２０の側面上には、第１の保護膜２５Ａが設けられる。
【００３０】
磁気抵抗効果素子１は、下部電極２０上面上に、設けられる。また、磁気抵抗効果素子１上には、上部電極２１が設けられる。磁気抵抗効果素子１の側面は、第２の保護膜２７によって、覆われる。尚、上部電極２１の上部側面上には、例えば、第１の保護膜２５Ａと同じ材料からなる、絶縁膜２５Ｂが設けられる。
【００３１】
保護膜２７上には、第４の層間絶縁膜７４が設けられる。上部電極２１上及び層間絶縁膜７４上には、ビット線ＢＬが設けられる。ビット線ＢＬは、Ｘ方向に延在し、Ｘ方向に隣接する複数のメモリセルに共通に用いられる。
【００３２】
磁気抵抗効果素子１の一端は、下部電極２０、コンタクトＶ１，ＣＰ１及び配線Ｍ１Ａを経由して、選択トランジスタＴｒのソース／ドレイン拡散層（電流経路の一端）６１Ａに接続される。  
磁気抵抗効果素子１の他端は、上部電極２１を経由して、ビット線ＢＬに接続される。  
また、ビット線ＢＬと対をなすビット線ｂＢＬは、例えば、図２中の奥行き又は手前方向に引き出された配線（図示せず）を用いて、配線Ｍ１Ｂ及びコンタクトＣＰ２を経由して、選択トランジスタＴｒのソース／ドレイン拡散層（電流経路の他端）６１Ｂに接続される。
【００３３】
このように、磁気抵抗効果素子１は、例えば、配線Ｍ１Ａ及び層間絶縁膜７１〜７３が積層された配線層上に配置される。
【００３４】
尚、層間絶縁膜７１〜７４間のそれぞれに、例えば、ストッパ膜が設けられるが、本実施形態においては、図示を省略する。  
本実施形態において、下部電極２０は、ビアプラグＶ１に直接接触しているが、これに限定されず、下部電極２０とビアプラグＶ１との間に、金属層が設けられていてもよい。また、磁気抵抗効果素子１は、選択トランジスタＴｒのソース／ドレイン拡散層６１Ａ上方に配置されているが、引き出し配線を用いて、選択トランジスタＴｒのゲート電極６３上方に配置されてもよい。
【００３５】
図３は、本発明の第１の実施形態に係る磁気抵抗効果素子の構造を示す断面図である。  
図３に示すように、磁気抵抗効果素子１は、下部電極２０と上部電極２１との間に、設けられている。
【００３６】
磁気抵抗効果素子１は、例えば、１つのトンネルバリア層１２が、２つの強磁性層１１，１３に挟まれた構造を有している。第１の強磁性層１１は、下部電極２０上に設けられる。強磁性層１１上には、トンネルバリア層１２が設けられる。トンネルバリア層１２上には、第２の強磁性層１３が設けられる。本実施形態に係る磁気抵抗効果素子１は、例えば、磁気トンネル接合（Magnetic Tunnel Junction）を利用した、いわゆる、ＭＴＪ素子である。
【００３７】
例えば、磁気抵抗効果素子１は、テーパー（台形）状の断面構造を有し、第２の強磁性層１３上面（上部電極側）のＸ方向の寸法（幅）Ｗｂは、第１の強磁性層１１底面（下部電極側）のＸ方向の寸法（幅）Ｗｄよりも小さい。尚、Ｘ方向は、半導体基板表面に対して水平な方向である。  
図４に示すように、磁気抵抗効果素子１は、例えば、円形の平面形状を有する。但し、磁気抵抗効果素子１の平面形状は円形に限定されず、楕円形など他の形状でもよい。
【００３８】
磁気抵抗効果素子１は、２つの強磁性層１１，１３の磁化方向が膜面に対して平行方向を向く面内磁化型の磁気抵抗効果素子であってもよいし、２つの強磁性層１１，１３の磁化方向が膜面に対して垂直方向を向く垂直磁化型の磁気抵抗効果素子であってもよい。
【００３９】
２つの強磁性層１１，１３のうち、一方の強磁性層は、磁化方向が固定され、他方の強磁性層は、外部磁場あるいはＳＴＴ（Spin Transfer Torque）によって、磁化方向が反転される。以下では、磁化方向が固定され、磁化の向きが変化されない強磁性層のことを、磁化不変層と呼び、磁化方向が変化する強磁性層のことを磁化自由層と呼ぶ。例えば、本実施形態においては、強磁性層１１を磁化不変層とし、強磁性層１３を磁化自由層とする。
【００４０】
磁気抵抗効果素子１において、トンネルバリア層１２の材料には、例えば、Ａｌ２Ｏ３、ＳｉＯ２、ＭｇＯ、ＡｌＮ、Ｂｉ２Ｏ、ＭｇＦ２、ＳｒＴｉＯ２などが用いられる。
【００４１】
磁気抵抗効果素子が面内磁化型の場合、強磁性層１１，１３を構成する材料は、次のような強磁性材料が用いられる。例えば、鉄（Ｆｅ）、コバルト（Ｃｏ）、ホウ素（Ｂ）、ニッケル（Ｎｉ）のいずれか１つを含む単層膜、それらの積層膜、それらの積層フェリ強磁性層、又はそれらの合金があげられる。また、スピン分極率の大きいマグネタイト、ＣｒＯ２、ＲＸＭｎＯ３−Ｙ（Ｒ：希土類、Ｘ：Ｃａ，Ｂａ，Ｓｒ）などの酸化物、ＮｉＭｎＳｂ、ＰｔＭｎＳｂなどのホイスラー合金などを用いてもよい。磁気抵抗効果素子１が垂直磁化型の場合、強磁性層１１，１３を構成する材料は、例えば、不規則合金、規則合金、金属間化合物、人工格子及びフェリ磁性体のうちいずれか１つが用いられる。
【００４２】
下部電極２０は、例えば、テーパー状の断面形状を有している。この下部電極２０は、磁気抵抗効果素子１と接触している側（上部電極側）のＸ方向の寸法（幅）Ｗｄが、それと対向する側（半導体基板側）である底面側のＸ方向の寸法（幅）Ｗｅより小さい。下部電極２０の底面の幅Ｗｅが大きいため、下部電極２０とビアプラグＶ１との接触面積を大きく確保できる。このため、下部電極２０とビアプラグＶ１との接触抵抗を低減でき、書き込み電流や読み出し電流などの電流を、磁気抵抗効果素子１に効率良く流すことができる。
【００４３】
上部電極２１は、例えば、六角形状の断面形状を有している。上部電極２１は、その上面と底面との間で、Ｘ方向の寸法（幅）が最大値Ｗａになっている。上部電極２１の底面の寸法（幅）は、例えば、強磁性層１３と実質的に同じ寸法Ｗｂを有している。また、上部電極２１の上面の寸法（幅）Ｗｆは、例えば、上部電極２１の底面の寸法Ｗｂと同じ寸法を有していてもよいし、異なる寸法を有していてもよい。また、上部電極２１の断面形状は、六角形状に限定されず、多角形状又は球形になってもよい。
【００４４】
この上部電極２１は、磁気抵抗効果素子１と配線（ビット線ＢＬ）とを接続するための電極として機能すると共に、例えば、磁気抵抗効果素子１を形成する工程において、マスクとして利用される。
【００４５】
磁気抵抗効果素子ＭＴＪ及び下部／上部電極２０，２１は、保護膜２５Ａ，２５Ｂ，２７によって覆われている。  
下部電極２４の傾斜した側面上には、第１の保護膜２５Ａが設けられている。  
第２の保護膜２７は、磁気抵抗効果素子１の側面上に直接接触するように、設けられている。このため、磁気抵抗効果素子１の側面は、保護膜２０には覆われない。但し、下部電極２０と磁気抵抗効果素子１との接合面の端部は、例えば、保護膜２５Ａには、覆われず、保護膜２７が直接接触して、その端部を覆っている。
【００４６】
上部電極２１のＸ方向の断面において、最大寸法（幅）Ｗａを有する部分から下側の部分は、保護膜２７によって覆われる。上部電極２１のＸ方向の断面において、その最大寸法Ｗａを有する部分から上側の部分は、保護膜２５Ｂによって覆われる。その保護膜２５Ｂの側面上には、保護膜２７が設けられている。保護膜２５Ｂは、保護膜２５Ａと同じ材料が用いられている。
【００４７】
本実施形態において、上部電極２１のＸ方向の最大寸法Ｗａは、トンネルバリア層１２のＸ方向の寸法Ｗｃよりも大きい。例えば、磁気抵抗効果素子１がテーパー状の断面構造を有している場合、トンネルバリア層１２の最大幅Ｗｃは、トンネルバリア層１２の底面の寸法である。
【００４８】
ここで、本実施形態の磁気抵抗効果素子１において、トンネルバリア層１２側面とトンネルバリア層１２底面とがなす鋭角を、テーパー角θＭＴＪと呼ぶ。このテーパー角θＭＴＪの角度は、例えば、６０°以上の角度で、９０°より小さい角度を有している。テーパー状の下部電極２０において、下部電極２０側面と下部電極２０底面とがなす鋭角を、テーパー角θｔと呼ぶ。また、下部電極２０底面の端部と上部電極２１上面端部とをつないだ直線と下部電極２０の底面とがなす鋭角を、テーパー角θＨＭと呼ぶ。本実施形態においては、角θＨＭ及び角θＭＴＪは、角θｔ以上の大きさを有している。尚、例えば、トンネルバリア層１２の底面、下部電極２０の底面及び層間絶縁膜７３の表面は、半導体基板表面に対して水平方向と、ほぼ平行になっている。
【００４９】
本実施形態の磁気抵抗効果素子は、上部電極２１のＸ方向に沿う最大寸法Ｗａが、磁気抵抗効果素子のトンネルバリア層１２のＸ方向の寸法Ｗｃよりも大きいことを特徴とする。
【００５０】
本実施形態のように、上部電極２１のＸ方向の寸法Ｗａが、トンネルバリア層１２のＸ方向の寸法Ｗｃよりも大きいことで、磁気抵抗効果素子が有するテーパー角θＭＴＪが６０°以上となっても、磁気抵抗効果素子の側面に付着した残渣を除去できる。この詳細については、後述する。  
そして、磁気抵抗効果素子（トンネルバリア層）が有するテーパー角θＭＴＪを６０°以上９０°未満にできるので、磁気抵抗効果素子の微細化及びメモリセルアレイの高密度化に貢献できる。  
したがって、本発明の第１の実施形態に係る磁気抵抗効果素子は、信頼性の向上と素子の微細化を両立できる。
【００５１】
（２）  製造方法  
以下、図２、図３、図６乃至図１２を用いて、本発明の第１の実施形態に係る磁気抵抗効果素子の製造方法について、説明する。尚、図２、図３、図６乃至図１２は、メモリセルのＸ方向に沿う断面を示している。
【００５２】
はじめに、図２に示されているように、半導体基板６０上に、メモリセルＭＣを構成している選択トランジスタＴｒが形成される。図２を用いて、選択トランジスタＴｒの形成工程について、説明する。
【００５３】
半導体基板６０内に、ＳＴＩ（Shallow Trench Isolation）構造の素子分離絶縁膜７０が埋め込まれ、素子分離領域が形成される。この素子分離領域によって、素子形成領域が、区画される。半導体基板（素子形成領域）６０上に、ゲート絶縁膜として機能する絶縁膜６２が形成される。絶縁膜は、例えば、熱酸化法によって形成されたシリコン酸化膜である。  
次に、導電層が、例えば、ＣＶＤ（Chemical Vapor Deposition）法によって、絶縁膜６２上に形成される。導電層は、例えば、フォトリソグラフィー技術及びＲＩＥ（Reactive Ion Etching）を用いて、所定のパターンに加工される。これによって、ゲート電極６３が導電層から形成される。ゲート電極６３は、Ｙ方向に延在するように、パターニングされ、Ｙ方向に沿って配列する複数の選択トランジスタで共有される。このように、ゲート電極６３は、ワード線として機能するように、半導体基板６０上に形成される。  
そして、ゲート電極６３をマスクとして、ソース／ドレイン拡散層６１Ａ，６１Ｂが、半導体基板６０内に形成される。拡散層６１Ａ，６１Ｂは、例えば、砒素（Ａｓ）、リン（Ｐ）などの不純物が、イオン注入法によって、半導体基板６０内に注入されて、形成される。この後、ゲート電極６３の側面上及び上面上に、絶縁膜６４が形成される。  
以上の工程によって、図２に示される選択トランジスタＴｒが形成される。
【００５４】
続いて、図２に示すように、第１の層間絶縁膜７１が、ＣＶＤ法を用いて、形成された選択トランジスタを覆うように、半導体基板６０上に形成される。そして、層間絶縁膜７１内に、ソース／ドレイン拡散層６１Ａ，６１Ｂの上面が露出するように、コンタクトホールが形成される。形成されたコンタクトホール内に、例えば、タングステン（Ｗ）が充填され、コンタクトプラグＣＰ１，ＣＰ２が形成される。この後、ＣＭＰ（Chemical Mechanical Polishing）法を用いて、層間絶縁膜７１の上面が平坦化され、層間絶縁膜７１上に、ストッパ膜（図示せず）が堆積される。
【００５５】
その後、第２の層間絶縁膜７２が、層間絶縁膜７１上に堆積される。そして、ダマシン法を用いて、配線Ｍ１Ａ，Ｍ１Ｂが層間絶縁膜７２内に形成される。配線Ｍ１Ａ，Ｍ１Ｂには、銅（Ｃｕ）やアルミニウム（Ａｌ）等の金属が用いられる。
【００５６】
層間絶縁膜７３上に、ストッパ膜（図示せず）が形成された後、第３の層間絶縁膜７３が形成される。層間絶縁膜７３内に、ビアプラグＶ１が、配線Ｍ１Ａに直接接触するように、ダマシン法を用いて埋め込まれる。
【００５７】
図５に示すように、露出したビアプラグＶ１の上面上に、導電層２０Ａが、例えば、スパッタ法を用いて、形成される。導電層２０Ａは、例えば、タンタル（Ｔａ）や窒化チタン（ＴｉＮ）が用いられる。導電層２０Ａは、磁気抵抗効果素子の下部電極となる。
【００５８】
そして、第１の強磁性層１１Ａ、絶縁膜１２Ａ及び第２の強磁性層１３Ａが、例えば、スパッタ法を用いて、導電層２０Ａ上に順次堆積される。強磁性層１１Ａ，１３Ａは、磁気抵抗効果素子（ＭＴＪ素子）の磁化不変層及び磁化自由層となり、絶縁膜１２Ａは、磁気抵抗効果素子のトンネルバリア層となる。強磁性層１３Ａ上に、ハードマスク（例えば、シリコン酸化膜）４１が堆積される。
【００５９】
続いて、図６に示すように、フォトリソグラフィー工程及びＲＩＥ法によって、ハードマスク４１内に、コンタクトホールＣＨ１が形成される。これによって、強磁性層１３Ａの上面が露出する。コンタクトホールＣＨ１は、その上端側のＸ方向の寸法（幅）Ｗ１が、その下端側（強磁性層１３Ａ側）のＸ方向の寸法（幅）Ｗ２よりも大きくなるように、アンダーカットされて、形成される。
【００６０】
コンタクトホールＣＨ１内に、導電層２１Ａが、スパッタ法やＭＯＣＶＤ（Metal Organic CVD）法を用いて埋め込まれる。導電層２１Ａの上面は、ハードマスク４１の上面をストッパとして、ＣＭＰ法によって平坦化される。コンタクトホールＣＨ１は、上端側の幅Ｗ１が下端側の幅Ｗ２より大きいので、そのコンタクトホールＣＨ１に埋め込まれた導電層２１Ａは、コンタクトホールの形状を反映して、テーパー状の断面形状を有する。この導電層２１Ａは、磁気抵抗効果素子の上部電極となる。  
尚、導電層２１Ａに用いられる材料は、強磁性層１１Ａ，１３Ａに比較して硬度が高く、イオンミングに対するエッチングレートは低いことが望ましい。導電層２１Ａの材料は、例えば、窒化チタン（ＴｉＮ）やタンタル（Ｔａ）である。
【００６１】
この後、ハードマスク４１が、ＣＤＥ（Chemical Dry Etching）法やウェットエッチングを用いて、選択的に除去される。すると、図７に示すように、テーパー状の導電層２１Ａが、強磁性層１３Ａ上に、残存する。導電層２１Ａは、上面側の寸法Ｗ１が底面側の寸法Ｗ２よりも大きいため、導電層２１Ａの側面と導電層２１Ａの底面とがなす角θａは、９０°より大きくなる。導電層２１Ａは、磁気抵抗効果素子の上部電極となる。
【００６２】
次いで、図８に示すように、例えば、イオンミリング法のような、物理的エッチングを用いて、強磁性層１１，１３、トンネルバリア層１２及び導電層２０Ｂが加工される。
【００６３】
本実施形態において、加工に用いられるイオンミリング法は、イオンの入射角θＩが半導体基板表面に対して斜め方向になっている。イオン入射角θＩは、イオンの入射方向と半導体基板表面に対して垂直方向とがなす角である。また、イオンミリングは、導電層２１をマスクに用いて、半導体基板を回転させながら実行される。イオンミリングに用いるイオンは、例えば、アルゴン（Ａｒ）である。
【００６４】
このイオンミリングによって、強磁性層１１，１３、トンネルバリア層１２及び導電層２０Ｂが、導電層２１をハードマスクとして、エッチングされる。
【００６５】
このとき、ハードマスクとしての導電層２１の上面の角がエッチングされ、導電層の断面形状がテーパー状（台形状）から、例えば、六角形状になる。また、基板を回転させながら加工することによって、磁気抵抗効果素子１の平面形状は、例えば、円又は楕円形状になる。
【００６６】
磁気抵抗効果素子１の断面形状は、斜め方向のイオンミリングによって、テーパー状になる。磁気抵抗効果素子１の上面（上部電極）側の寸法Ｗｂは、磁気抵抗効果素子１の底面（基板）側の寸法Ｗｄより小さくなる。このような形状になるのは、加工が斜め方向からのイオンミリングによることと、上層側の強磁性層１３が、下層側の強磁性層１１よりも長い時間、入射イオンにさらされるためである。尚、磁気抵抗効果素子１の上面の寸法Ｗｂは、上部電極２１の底面の寸法と実質的に同じである。上述のように、本実施形態において、トンネルバリア層１２の傾斜した側面とトンネルバリア層１２の底面とがなす鋭角は、磁気抵抗効果素子のテーパー角θＭＴＪである。
【００６７】
また、下部電極２０Ｂの断面形状は、テーパー状になる。下部電極２０Ｂの上面側の寸法Ｗｄは、下部電極２０Ｂの底面側の寸法Ｗｅより小さい。尚、下部電極２０Ｂの上面の寸法は、磁気抵抗効果素子１の底面の寸法と実質的に同じである。上述のように、本実施形態において、下部電極２０Ｂの傾斜した側面と下部電極２０Ｂの底面とがなす鋭角が、角θｔである。
【００６８】
ここで、磁気抵抗効果素子１を構成する材料と下部電極２０Ｂを構成する材料は、各材料の硬度が異なるため、イオンミリングに対するエッチングレートが異なる。そのため、磁気抵抗効果素子１（トンネルバリア層１２）のテーパー角θＭＴＪは、下部電極２４のテーパー角θｔより大きくなる。
【００６９】
また、ハードマスク（上部電極）２１のＸ方向に沿う寸法の最大値Ｗａが、トンネルバリア層１２のＸ方向の寸法、例えば、その最大値Ｗｃより大きくなるように、図７乃至図９に示す工程において、ハードマスク（上部電極）２１の形状（例えば、Ｗ１／Ｗ２の比率）、ハードマスク２１の膜厚が調整される。また、加工後の上部電極２１の上面端部と下部電極２０Ｂの底面端部とをつなぐ直線と下部電極２０Ｂ底面とがなす角をθＨＭとした場合、この角θＨＭとイオン入射角θＩとの和が、例えば、９０°程度となるように、イオン入射角θＩの角度の大きさや、上部電極２１や磁気抵抗効果素子を構成する各膜１１〜１３の膜厚・寸法が設定される。  
このように、角θＨＭ，θＩが設定されることによって、磁気抵抗効果素子１が有するテーパー角θＭＴＪは、例えば、６０°以上９０°未満になる。また、下部電極のテーパー角θｔは、例えば、６０°以下になる。  
尚、イオン入射角θＩは、１０°以上５０°以下程度に設定されることが好ましいが、必ずしもこの値に限定されない。
【００７０】
ここで、磁気抵抗効果素子１のトンネルバリア層１２の側面上には、導電性の残渣４３Ａが付着する。この導電性の残渣は、トンネルバリア層１２より下方に形成された下部電極２０Ｂや強磁性層１１がイオンによってスパッタリングされて、その構成部材が散乱することに起因する。
【００７１】
この後、図９に示すように、例えば、膜の堆積の垂直性が高いスパッタ法を用いて、保護膜２５が、層間絶縁膜７３上に堆積される。保護膜２５は、例えば、シリコン窒化膜（ＳｉＮ）、シリコン酸化膜（ＳｉＯ）、酸化マグネシウム（ＭｇＯ）及びアルミナ（ＡｌＯｘ）等が用いられる。  
下部電極２０Ｂの側面上は、絶縁膜２５によって、覆われる。一方、膜の堆積の垂直性が高いスパッタ法を用い、本実施形態においては、ハードマスクとしての上部電極２１のＸ方向の寸法Ｗａがトンネルバリア層１２のＸ方向の寸法Ｗｃより大きいため、絶縁膜２５はトンネルバリア層１２の側面上にほとんど堆積しない。それゆえ、残渣４３Ａは露出している。尚、上部電極２１上にも、絶縁膜２５が堆積される。
【００７２】
そして、図１０に示すように、磁気抵抗効果素子１の側面上に付着した残渣を除去するために、斜め方向からの物理的エッチング（イオンミリング）が、基板を回転させて再度実行される。  
上記のように、磁気抵抗効果素子１の側面上は、絶縁膜２５にほとんど覆われていないため、トンネルバリア層１２の側面上に付着した導電性の残渣は、残渣上に薄く堆積した絶縁膜と共に、トンネルバリア層１２の側面上からイオンミリングによって除去される。
【００７３】
また、下部電極２０Ｂの側面上は、保護膜２５Ａによって覆われている。そのため、イオンミングによって散乱される部材は、保護膜２５に起因する絶縁性材料である。よって、磁気抵抗効果素子１（トンネルバリア層１２）の側面上に、イオンミリングに起因する散乱部材が堆積しても、それらの部材に起因する残渣が、２つの強磁性層１１，１３間のショートを引き起すことはない。
【００７４】
残渣を除去するためのイオンミリングにおけるイオン入射角は、トンネルバリア層１２に対してイオンを照射できれば、図８に示す工程におけるイオン入射角θＩと同じでもよいし、異なる角度であってもよい。
【００７５】
尚、図１０に示すように、保護膜２５Ａがイオンミリング法によってエッチングされるため、強磁性層１１と下部電極２０との接合部が露出する場合もある。この場合、保護膜２５に起因する残渣がトンネルバリア層の側面を覆った後に、下部電極２０がスパッタリングされて、その部材が散乱するので、強磁性層間のショートは生じない。
【００７６】
この後、図１１に示すように、例えば、斜め方向からのスパッタ法又はＣＶＤ法を用いて、保護膜２７が、磁気抵抗効果素子１の側面上、下部／上部電極２０，２１の側面上に堆積される。尚、保護膜２７には、例えば、シリコン窒化膜が用いられる。また、保護膜２７は、スパッタ法で堆積れたシリコン窒化膜とＣＶＤ法で堆積されたシリコン窒化膜の２層構造になっていてもよい。
【００７７】
そして、図３に示すように、層間絶縁膜７４が、例えば、ＨＤＰ（High Density Plasma）−ＣＶＤ法等によって、隣接する素子間の埋め込み性が良くなるように、堆積される。層間絶縁膜７４には、例えば、シリコン酸化膜が用いられる。
【００７８】
層間絶縁膜７４の上面が、ＣＭＰ法によって平坦化された後、層間絶縁膜７４は、ＲＩＥ法又はイオンミリング法等によってエッチバックされる。これによって、上部電極２１の上部が露出される。このとき、絶縁膜２５Ｂの一部が残ってもよいし、絶縁膜２５Ｂを完全に除去してもよい。そして、Ｘ方向に延在するビット線ＢＬが、上部電極２１上に形成される。
【００７９】
以上の工程によって、本実施形態の磁気抵抗効果素子１及びその磁気抵抗効果素子１を用いたメモリセルが完成する。
【００８０】
本発明の第１の実施形態に係る磁気抵抗効果素子の製造方法によれば、磁気抵抗効果素子を加工するためのハードマスク（上部電極）のＸ方向の寸法が、磁気抵抗効果素子のトンネルバリア層のＸ方向の寸法よりも大きくなるように、形成される。これによって、磁気抵抗効果素子が有する角θＭＴＪを６０°以上９０°未満にしても、トンネルバリア層１２の側面に付着した残渣を効果的に除去できる。これは、磁気抵抗効果素子の微細化にも貢献できる。
【００８１】
したがって、本発明の第１の実施形態の係る磁気抵抗効果素子の製造方法は、信頼性の向上と素子の微細化を両立した磁気抵抗効果素子を提供できる。
【００８２】
（３）  効果  
図１２及び図１３を用いて、本実施形態の効果について説明する。
【００８３】
例えば、ハードディスクの読み取り磁気ヘッドのように、１つの磁気抵抗効果素子を用いたデバイスの製造工程に用いられるイオンミリングでは、隣接する磁気抵抗効果素子との距離が十分に離れているため、イオンミリングに用いるイオンの入射角θＩに対する制約は少ない。
【００８４】
その一方で、図１に示すように、複数の磁気抵抗効果素子１Ａ，１Ｂを用いてメモリセルアレイ１００を構成する磁気ランダムアクセスメモリ（ＭＲＡＭ）においては、チップサイズを増大させずに、記憶容量を向上させるため、複数のメモリセルＭＣを高密度に、チップ（半導体基板）上に配置しなければならない。つまり、チップサイズが小さく、且つ、記憶容量が大きい、高密度の磁気ランダムアクセスメモリを実現するためには、図１２に示されるように、隣接する磁気抵抗効果素子１Ａ，１Ｂ間の間隔Ｄを小さくすることが必要になる。
【００８５】
例えば、図１２に示すように、互いに隣接する２つの磁気抵抗効果素子１Ａ，１Ｂにおいて、一方の磁気抵抗効果素子１Ａの下部電極２０Ａの底面の端部と他方の磁気抵抗効果素子１Ｂの上部電極２１Ａの上面の端部とをつなぐ直線が、層間絶縁膜７３の表面に対してなす角をθｎとする。この場合、間隔Ｄを小さくする結果として、角θｎは大きくなる。
【００８６】
磁気抵抗効果素子１の製造工程において、イオンミリングのイオン入射角θＩは、イオンの入射方向と半導体基板表面に対して垂直な方向とがなす角度によって、規定される。このイオン入射角θＩも、間隔Ｄが小さくなることによって、その角度の大きさの制約を受ける。
【００８７】
また、磁気メモリ、特に、ＳＴＴを用いて強磁性層の磁化方向を反転させるスピン注入型ＭＲＡＭにおいて、磁化方向を反転させるためのしきい値電流（以下、反転しきい値電流）の電流密度を低減することが求められる。この反転しきい値電流の低減のため、例えば、ダブルジャンクション構造の磁気抵抗効果素子を用いることが検討されている。ダブルジャンクション構造の磁気抵抗効果素子は、積層される膜数が増大するため、磁気抵抗効果素子全体の膜厚は増加する。磁気抵抗効果素子１Ａ，１Ｂ全体の膜厚の増加によって、角θｎ及び角θＨＭが増大する。  
この結果として、イオンミリングにおけるイオン入射角θＩは、さらに小さい角度に制約されてしまう。
【００８８】
本実施形態の磁気抵抗効果素子１は、上部電極２１のＸ方向の最大寸法（幅）Ｗａが、トンネルバリア層１２のＸ方向の寸法Ｗｂより大きい。  
また、本実施形態においては、テーパー角θＨＭとイオン入射角θＩとの和は、ほぼ９０°となるように、設定される。テーパー角θＭＴＪの大きさ及びテーパー角θＨＭの大きさは、テーパー角θｔの大きさより大きい角度に、設定されている。尚、本実施形態において、角θＨＭは角θｎより大きくなるように、設定される。
【００８９】
図５乃至図１１を用いて説明した磁気抵抗効果素子の製造方法において、加工後の上部電極２１のＸ方向に沿う寸法の最大値Ｗａが、トンネルバリア層１２のＸ方向に沿う寸法Ｗｃより大きくなるように、上部電極２１及びトンネルバリア層１２が加工される。そして、膜の堆積の垂直性が高いスパッタ法を用いて、保護膜２５Ａが下部電極２０側面上に堆積される。これによれば、導電性の残渣がトンネルバリア層１２上に付着した状態で、トンネルバリア層１２が保護膜２５Ａで覆われることを、回避できる。それゆえ、本実施形態によれば、トンネルバリア層１２上に付着した導電性の残渣を、斜め方向からのイオンミリングによって、簡便に除去できる。この残渣除去時に、下部電極２０は絶縁膜からなる保護膜に覆われているので、下部電極２０に起因する残渣が、磁気抵抗効果素子１の側面に付着することはない。よって、磁気抵抗効果素子を構成する２つの強磁性層１１，１３間のショートを防止でき、形成される磁気抵抗効果素子の信頼性を向上できる。また、その磁気抵抗効果素子を用いた回路（例えば、ＭＲＡＭ）の信頼性も向上できる。加えて、本実施形態の磁気抵抗効果素子の構造によれば、磁気抵抗効果素子１側面の残渣を除去することが容易であるため、イオン入射角θＩの制約を軽減できる。
【００９０】
さらに、本実施形態によれば、磁気抵抗効果素子１が有するテーパー角θＭＴＪを６０°以上に設定できるので、磁気抵抗効果素子のテーパー角を６０°以下にするために、磁気抵抗効果素子の上面に対する底面の相対的な寸法を大きくせずともよい。よって、磁気抵抗効果素子１のサイズを小さくできる。
【００９１】
図１３を用いて、Ａｒイオンの入射角θＩが２０°と４０°のイオンミリングを用いた場合における、物理シミュレーションによる磁気抵抗効果素子のサイズについて、説明する。
【００９２】
このシミュレーションで用いられた磁気抵抗効果素子は、次の部材から構成されている。  
下部電極２０は、窒化チタン（ＴｉＮ）が用いられ、その膜厚は、３０ｎｍである。磁化自由層（例えば、強磁性層１１）は、鉄（Ｆｅ）、コバルト（Ｃｏ）、ホウ素（Ｂ）などのうちいずれか１つが用いられ、磁化自由層の膜厚は２ｎｍである。トンネルバリア層１２は、膜厚が１ｎｍの酸化マグネシウム（ＭｇＯ）が用いられる。磁化不変層（例えば、強磁性層１３）は、鉄（Ｆｅ）やコバルト（Ｃｏ）やホウ素（Ｂ）などのうちいずれか１つが用いられ、磁化自由層の膜厚は、３０ｎｍである。上部電極２１は、窒化チタン（ＴｉＮ）が用いられ、上部電極２１の膜厚は、５０ｎｍである。上部電極２１は円柱状の平面形状を有している。
【００９３】
ここで、図１３の縦軸に対応するΔｘは、図１２中において、加工前の上部電極２１の上面のＸ方向の寸法Ｗ１と上部電極２１の底面のＸ方向の寸法Ｗｂとの間の片側差分値を示している。
【００９４】
また、図１３の横軸に対応する変換差は、加工後の磁気抵抗効果素子１におけるトンネルバリア層１２のＸ方向の寸法（最大幅）Ｗｃから、加工前の上部電極２１の上面のＸ方向の寸法（幅）Ｗ１を引いた値である。  
図１３中において、Δｘ＝０の値は、加工前の上部電極２１の上面及び底面の寸法Ｗ１，Ｗｂが同じ場合を示している。
【００９５】
図１３に示すように、Δｘの値を大きくする、すなわち、上部電極の断面形状を、上面（上部電極）側の寸法が底面（基板）側の寸法より大きくしたアンダーカット形状にすることによって、変換差を小さくできる。よって、磁気抵抗効果素子を構成しているトンネルバリア層の寸法は小さくなる。磁気抵抗効果素子を構成する強磁性層は、トンネルバリア層と同時に加工されるので、強磁性層の寸法も小さくなるのは、もちろんである。  
このように、本発明の第１の実施形態に係る磁気抵抗効果素子及びその製造方法によれば、磁気抵抗効果素子を微細化できる。  
したがって、本発明の第１の実施形態に係る磁気抵抗効果素子及びその製造方法は、信頼性の向上と素子の微細化を両立できる。
【００９６】
２．  第２の実施形態  
以下、図１４乃至図１９を参照して、本発明の第２の実施形態について説明する。尚、第２の実施形態において、第１の実施形態で述べた要素と同一もしくは類似の構成要素については、同一の符号を付し、詳細な説明は必要に応じて行う。
【００９７】
（１）  構造  
図１３を用いて、本発明の第２の実施形態に係る磁気抵抗効果素子の構造について、説明する。図１３は、本実施形態に係る磁気抵抗効果素子の構造を示している。尚、この磁気抵抗効果素子が用いられるメモリセル及びメモリセルアレイの構成は、図１及び図２に示される構成と同様であるため、ここでの説明は省略する。
【００９８】
図１４に示すように、本実施形態の磁気抵抗効果素子１は、上部電極２１Ｙの構造が、第１の実施形態の磁気抵抗効果素子と異なっている。
【００９９】
本実施形態において、上部電極２１ＹのＸ方向に沿う断面形状は、四角形状を有している。上部電極２１ＹのＸ方向に沿う断面形状は、四角形状であればよく、正方形状であってもよいし、テーパー（台形）状であってもよい。尚、上部電極２１Ｙの平面形状は、例えば、円又は楕円形状を有している。
【０１００】
上部電極２１ＹのＸ方向の寸法（幅）ＷＯは、例えば、強磁性層１３のＸ方向の寸法と、実質的に同じになっている。すなわち、上部電極２１ＹのＸ方向の寸法ＷＯは、トンネルバリア層１２のＸ方向の寸法Ｗｅよりも小さい。
【０１０１】
本実施形態の磁気抵抗効果素子においても、以下の磁気抵抗効果素子の製造方法を用いることによって、第１の実施形態と同様に、磁気抵抗効果素子の信頼性の向上と素子の微細化とを両立できる。
【０１０２】
（２）  製造方法  
以下、図１４乃至図１８を用いて、本発明の第２の実施形態に係る磁気抵抗効果素子の製造方法について、説明する。
【０１０３】
はじめに、第１の実施形態と同様に、半導体基板６０上に、メモリセルを構成する選択トランジスタが形成される。そして、選択トランジスタを覆うように、層間絶縁膜が半導体基板上に堆積され、各層間絶縁膜内に、プラグ及び配線が形成される。
【０１０４】
次に、図１５に示すように、図５を用いて説明した工程と同様に、導電層２０Ａ、強磁性層１１Ａ、トンネルバリア層１２Ａ及び強磁性層が１３Ａ、層間絶縁膜７３上に、順次堆積される。続いて、強磁性層１３上に、上部電極となる導電層２１Ｘが堆積される。導電層２１Ｘの材料には、例えば、例えば、窒化チタン（ＴｉＮ）やタンタルなどが用いられる。  
導電層２１Ｘ上には、２つのマスク層４１Ａ，４２Ａが、例えば、ＣＶＤ法を用いて、堆積される。例えば、マスク層４１Ａには、シリコン酸化膜が用いられ、マスク層４２Ａには、シリコン窒化膜が用いられる。但し、２つのマスク層４１Ａ，４２Ａは、互いにエッチング選択比を確保できる異なる材料であれば、シリコン酸化膜とシリコン窒化膜に限定されない。
【０１０５】
そして、図１６に示すように、マスク層４２Ａは、フォトリソグラフィー技術によって、円形状のパターンが転写される。その転写されたパターンに基づいて、２つのマスク層４１Ａ，４２Ａは、ＲＩＥ法によって、加工される。これによって、円柱状のハードマスク４１Ａ，４２Ａが形成される。尚、ハードマスクの形状は、円柱状に限定されず、角柱であってもよい。  
次いで、ウェットエッチング又はＣＤＥ法を用いて、ハードマスク４１Ａが選択的にエッチングされる。これによって、ハードマスク（シリコン酸化膜）４１ＡのＸ方向の寸法（幅）Ｗ４が、ハードマスク（シリコン窒化膜）４２ＡのＸ方向の寸法（幅）Ｗ３よりも、小さくされる。
【０１０６】
続いて、図１７に示すように、第１の実施形態の図８に示す工程と同様に、半導体基板を回転させながら、斜め方向からイオンが入射されるイオンミリング法を用いて、導電層や強磁性層などがエッチングされる。これによって、磁気抵抗効果素子１、下部電極２０及び上部電極２１Ｙが、層間絶縁膜７３上に形成される。形成された磁気抵抗効果素子１の側面の傾斜角θＭＴＪの大きさ、下部電極２０Ｂの側面の傾斜角θｔの大きさ、及び、Ｘ方向の寸法Ｗｃ，Ｗｄ，Ｗｅは、第１の実施形態と同様である。  
最上層のハードマスク４２ＡのＸ方向の寸法Ｗ３は、トンネルバリア層１２のＸ方向の寸法Ｗｃより大きくなるように、図１６に示す工程において、マスク層が加工されている。
【０１０７】
ハードマスク４１Ａとハードマスク４２Ａとの接合面近傍に、強磁性層及び導電層に起因する導電性の残渣４３Ｂが、付着する。また、トンネルバリア層１２の側面にも、導電性の残渣４３Ａが付着する場合もある。
【０１０８】
図１８に示すように、第１の実施形態の図９に示す工程と同様に、膜の堆積の垂直性が高いスパッタ法を用いて、保護膜２５が、下部電極２０Ｂの側面上に堆積される。この時、磁気抵抗効果素子１上方に、トンネルバリア層１２のＸ方向の寸法Ｗｃよりも大きい寸法Ｗ３を有するマスク４２Ａが設けられ、且つ、垂直性の高いスパッタリング法を用いた保護膜２５の堆積により、磁気抵抗効果素子１の側面上に、絶縁膜２５は堆積されない。それゆえ、磁気抵抗効果素子１の側面及びその側面上の残渣は露出している。
【０１０９】
そして、図１９に示すように、第１の実施形態の図１０に示す工程と同様に、斜め方向からのイオンミリングによって、磁気抵抗効果素子１側面に付着した導電性の残渣が、除去される。下部電極２０は絶縁膜からなる保護膜に覆われているので、残渣を除去する際に、下部電極２０に起因する導電性の残渣が、磁気抵抗効果素子１（トンネルバリア層１２）の側面上に、再び付着することはない。
【０１１０】
保護膜２７が形成された後、マスク層４１Ａ，４２Ａは剥離される。そして、層間絶縁膜７４及びビット線（配線）ＢＬが、順次形成される。以上の製造工程によって、図１４に示される磁気抵抗効果素子が形成される。
【０１１１】
本発明の第２の実施形態において、磁気抵抗効果素子１を形成するためのハードマスクは、２つの絶縁膜から構成され、上側のハードマスク４２ＡのＸ方向の寸法Ｗ３が、下側（基板側）のハードマスク４１ＡのＸ方向の寸法Ｗ４よりも大きくされる。
【０１１２】
この場合においても、トンネルバリア層１２の側面から残渣を除去する際に、下部電極２０は絶縁膜で覆われ、トンネル絶縁層１２の側面及びその側面上の残渣は露出する。それゆえ、本実施形態によれば、トンネル絶縁層１２の側面から導電性の残渣を効果的に除去でき、２つの強磁性層１１，１３間のショートを防止できる。
【０１１３】
また、トンネルバリア層１２の側面上の残渣を上記の手法を用いて除去することによって、磁気抵抗効果素子のテーパー角θＭＴＪを６０°以上９０°未満にできる。それゆえ、本実施形態によれば、磁気抵抗効果素子１を微細化できる。
【０１１４】
したがって、本発明の第２の実施形態に係る磁気抵抗効果素子も、第１の実施形態の磁気抵抗効果素子と同様に、磁気抵抗効果素子の信頼性の向上と素子の微細化を両立できる。
【０１１５】
３．  第３の実施形態  
図２０を参照して、本発明の第３の実施形態に係る磁気抵抗効果素子の構造について、説明する。尚、第３の実施形態において、第１の実施形態で述べた要素と同一もしくは類似の構成要素については、同一の符号を付し、詳細な説明は必要に応じて行う。
【０１１６】
第１及び第２の実施形態においては、磁気抵抗効果素子１の構造は、３つの膜が積層された３層構造になっている。但し、磁気抵抗効果素子は、３層構造に限定されず、４層以上の積層構造となってもよい。
【０１１７】
図２０に示すように、磁気抵抗効果素子１０が、ダブルジャンクション構造を有しても良い。ダブルジャンクション構造の磁気抵抗効果素子１０は、第１の磁化不変層となる強磁性層１１Ｘ、第１のトンネルバリア層１２Ｘ、磁化自由層となる強磁性層１３、第２のトンネルバリア層１２Ｙ、第２の磁化不変層となる強磁性層１１Ｙとを有する。
【０１１８】
第１のトンネルバリア層１２Ｘは、第１の磁化不変層１１Ｘと磁化自由層１３との間に介在する。第２のトンネルバリア層１１Ｙは、第２の磁化不変層１１Ｙと磁化自由層１３との間に介在する。つまり、磁化自由層は、２つのトンネルバリア層１２Ｘ，１２Ｙ及び２つの磁化不変層１１Ｘ，１１Ｙに挟まれた構造になり、２つの磁気トンネル接合を有する。
【０１１９】
ダブルジャンクション構造の磁気抵抗効果素子１０は、その反転しきい値電流の電流密度を低減できる。
【０１２０】
また、磁気抵抗効果素子の構造は、図２０に限定されず、磁化不変層及び磁化自由層となる２つの強磁性層は、それらの強磁性層と電極との間にキャップ層を具備してもよい。  
あるいは、磁化不変層において、そのトンネルバリア層と接していない側の界面が反強磁性層と接するように、反強磁性層を設けた構造でもよい。反強磁性層を設けた場合、反強磁性層と磁化不変層との間に交換バイアス結合が生じ、磁化不変層の保磁力が向上する。また、ルテニウム（Ｒｕ）層が２つの強磁性層に挟み込まれた積層構造の磁化不変層を、磁気抵抗効果素子に採用してもよい。
【０１２１】
ここで述べた磁気抵抗効果素子は、磁気抵抗効果素子を構成する膜の積層数が増加するため、膜の堆積工程が増加するが、第１及び第２の実施形態で述べた磁気抵抗効果素子の製造方法と実質的に同じである。それゆえ、本実施形態における磁気抵抗効果素子の製造方法の説明は、省略する。
【０１２２】
これらの磁気抵抗効果素子は、磁気抵抗効果素子の特性の向上に貢献できる。但し、本実施形態で述べた磁気抵抗効果素子の各構造は、磁気抵抗効果素子を構成する各膜の積層数が増大するため、磁気抵抗効果素子の膜厚（高さ）は、増大する。
【０１２３】
それゆえ、図１２に示される角θｎが増大する。特に、図２０に示されたダブルジャンクション構造の磁気抵抗効果素子１０においては、角θｎの増大は顕著になる。それに伴って、テーパー角θHMが増大し、イオンミリングにおけるＡｒイオンの入射角度が小さい角度に制約されることが予想される。
【０１２４】
しかし、図２０に示される磁気抵抗効果素子においても、上部電極２１のＸ方向に沿う寸法Ｗａは、トンネルバリア層１１ＸのＸ方向に沿う寸法Ｗｃより大きい。尚、ダブルジャンクション構造の磁気抵抗効果素子１０においては、上部電極２１の寸法Ｗａは、２つのトンネルバリア層１１Ｘ，１１Ｙのうち、下側（基板側）のトンネルバリア層１２Ｘの寸法より大きくなっている。  
よって、図２０に示す磁気抵抗効果素子を形成する際に、第１及び第２の実施形態で述べた製造方法と同じ方法を用いることで、イオンミリングのイオン入射角が小さくなっても、磁気抵抗効果素子１０の側面に付着した残渣の除去や素子の微細化が可能である。
【０１２５】
したがって、本発明の第３の実施形態によれば、第１及び第２の実施形態と同様の効果を得られると共に、磁気抵抗効果素子の素子特性の向上に貢献できる。
【０１２６】
４．  その他  
本発明の例は、上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施形態の構成要素を適宜組み合わせてもよい。
【符号の説明】
【０１２７】
１，１０，ＭＴＪ：磁気抵抗効果素子、１１，１３：強磁性層、１２：トンネルバリア層、２０：下部電極、２１，２１Ｙ：上部電極、２５Ａ，２７：保護膜、７１〜７４：層間絶縁膜、ＢＬ，ｂＢＬ：ビット線、ＭＣ：メモリセル、Ｔｒ：選択トランジスタ、２１Ａ，４１Ａ，４２Ａ：ハードマスク。
【図１】
2010186869.tif 000003
【図２】
2010186869.tif 000004
【図３】
2010186869.tif 000005
【図４】
2010186869.tif 000006
【図５】
2010186869.tif 000007
【図６】
2010186869.tif 000008
【図７】
2010186869.tif 000009
【図８】
2010186869.tif 000010
【図９】
2010186869.tif 000011
【図１０】
2010186869.tif 000012
【図１１】
2010186869.tif 000013
【図１２】
2010186869.tif 000014
【図１３】
2010186869.tif 000015
【図１４】
2010186869.tif 000016
【図１５】
2010186869.tif 000017
【図１６】
2010186869.tif 000018
【図１７】
2010186869.tif 000019
【図１８】
2010186869.tif 000020
【図１９】
2010186869.tif 000021
【図２０】
2010186869.tif 000022