(57)【要約】【課題】電荷蓄積層の膜厚を大きくすることなく、電荷蓄積層に電荷をより効率的に捕獲することができる不揮発性半導体記憶装置およびその製造方法を提供する。【解決手段】トンネル絶縁膜３０ｔ、電荷蓄積層ＣＳ１、ブロック絶縁膜５０およびゲート電極６０は、半導体基板２０の上において第１のソース・ドレイン領域２１および第２のソース・ドレイン領域２２の間に順に設けられている。電荷蓄積層ＣＳ１は第１の層４０ｔおよび第２の層３０ｎ、４０ｎを有する。第１の層４０ｔは第１の窒素原子濃度を有する。第２の層３０ｎ、４０ｎは、第１の窒素原子濃度よりも大きい第２の窒素原子濃度を有し、かつトンネル絶縁膜３０ｔおよびブロック絶縁膜５０の一方に面している。【選択図】図１
2010186944.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の上に互いに離れて設けられた第１および第２のソース・ドレイン領域と、
前記半導体基板の上において前記第１および第２のソース・ドレイン領域の間に順に設けられた、トンネル絶縁膜、電荷蓄積層、ブロック絶縁膜およびゲート電極とを備え、
前記電荷蓄積層は、第１の窒素原子濃度を有する第１の層と、前記第１の窒素原子濃度よりも大きい第２の窒素原子濃度を有する第２の層とを含み、前記第２の層は前記トンネル絶縁膜および前記ブロック絶縁膜の一方に面する、不揮発性半導体記憶装置。
【請求項２】
前記第２の層は前記トンネル絶縁膜に面し、
前記トンネル絶縁膜はシリコンと酸素とを含み、前記第２の層はシリコンと酸素と窒素とを含む、請求項１に記載の不揮発性半導体記憶装置。
【請求項３】
前記第２の層は前記ブロック絶縁膜に面し、
前記第１および第２の層の各々はシリコンと窒素とを含む、請求項１に記載の不揮発性半導体記憶装置。
【請求項４】
前記電荷蓄積層は、前記第１の窒素原子濃度よりも大きい第３の窒素原子濃度を有する第３の層をさらに含み、
前記第３の層は前記トンネル絶縁膜および前記ブロック絶縁膜の他方に面する、請求項１〜３のいずれかに記載の不揮発性半導体記憶装置。
【請求項５】
半導体基板と、
前記半導体基板の上に互いに離れて設けられた第１および第２のソース・ドレイン領域と、
前記半導体基板の上において前記第１および第２のソース・ドレイン領域の間に順に設けられた、トンネル絶縁膜、電荷蓄積層、ブロック絶縁膜およびゲート電極とを備え、
前記電荷蓄積層は、前記トンネル絶縁膜の材料に少なくとも窒素を添加した材料からなる、不揮発性半導体記憶装置。
【請求項６】
前記トンネル絶縁膜は酸化シリコンからなる、請求項５に記載の不揮発性半導体記憶装置。
【請求項７】
電荷蓄積層を有する不揮発性半導体記憶装置の製造方法であって、
半導体基板の上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の前記半導体基板側をトンネル絶縁膜としかつ前記第１の絶縁膜の表面側を前記電荷蓄積層に含まれる窒素添加層とするために、前記第１の絶縁膜の前記表面側に選択的に窒素を添加する工程と、
前記窒素添加層の上に、前記電荷蓄積層に含まれる成膜層を成膜する工程と、
前記成膜層の上にブロック絶縁膜を形成する工程と、
前記ブロック絶縁膜の上にゲート電極を形成する工程とを備えた、不揮発性半導体記憶装置の製造方法。
【請求項８】
前記窒素を添加する工程は、加熱された前記第１の絶縁膜が窒素ラジカルにさらされることにより行なわれる、請求項７に記載の不揮発性半導体記憶装置の製造方法。
【請求項９】
半導体基板の上にトンネル絶縁膜を形成する工程と、
前記トンネル絶縁膜の上に電荷蓄積層を形成する工程とを備え、
前記電荷蓄積層を形成する工程は、前記トンネル絶縁膜の上に成膜層を成膜する工程と、前記成膜層の表面側に選択的に窒素を添加する工程とを含み、さらに
前記電荷蓄積層の上にブロック絶縁膜を形成する工程と、
前記ブロック絶縁膜の上にゲート電極を形成する工程とを備えた、不揮発性半導体記憶装置の製造方法。
【請求項１０】
前記窒素を添加する工程は、加熱された前記成膜層が窒素ラジカルにさらされることにより行なわれる、請求項９に記載の不揮発性半導体記憶装置の製造方法。
【請求項１１】
半導体基板の上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の前記半導体基板側をトンネル絶縁膜としかつ前記第１の絶縁膜の表面側を電荷蓄積層とするために、前記第１の絶縁膜の前記表面側に選択的に窒素を添加する工程と、
前記電荷蓄積層に面するブロック絶縁膜を形成する工程と、
前記ブロック絶縁膜の上にゲート電極を形成する工程とを備えた、不揮発性半導体記憶装置の製造方法。
【請求項１２】
前記窒素を添加する工程は、加熱された前記第１の絶縁膜が窒素ラジカルにさらされることにより行なわれる、請求項１１に記載の不揮発性半導体記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性半導体記憶装置およびその製造方法に関し、特に、電荷蓄積層を有する不揮発性半導体記憶装置およびその製造方法に関するものである。
【背景技術】
【０００２】
不揮発性半導体記憶装置の一種としてＭＯＮＯＳ（Metal-Oxide-Nitride-Oxide-Semiconductor）型またはＳＯＮＯＳ型(Semiconductor-Oxide-Nitride-Oxide-Semiconductor)型の記憶装置がある。たとえば特開平０７−１４２６１４号公報（特許文献１）によれば、記憶装置は、半導体基板と、ゲート電極と、メモリゲート絶縁膜とを有する。メモリゲート絶縁膜は、窒化酸化膜からなるトンネル膜と、メモリナイトライド膜と、窒化酸化膜からなるトップ絶縁膜とからなる。記憶装置の書込動作は、電子がナイトライド膜中に蓄積されることで行なわれる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平０７−１４２６１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
書込によってナイトライド膜（電荷蓄積層）に蓄積された電荷量は、時間の経過とともにわずかずつ減少する。すなわち時間の経過とともに、しきい値電圧が書込前の状態に近づいてくる。よってデータ保持（データリテンション）寿命を超える時間が経過すると、書き込まれた情報が失われてしまう。データリテンション寿命を長くするためには、しきい値電圧が書込によって変化する量が大きくされればよい。このためには電荷蓄積層の単位面積当たりに捕獲され得る電荷量、すなわち捕獲電荷密度が大きくされる必要がある。
【０００５】
捕獲電荷密度を大きくする単純な方法としては、電荷蓄積層の膜厚を大きくする方法がある。しかしこの場合、電荷蓄積層に印加される電界が膜厚の増大にともなって小さくなるので、書込速度が低下するという問題がある。またこの電界が低下しないように書込電圧を高くすることは、不揮発性半導体記憶装置の低電圧化の要請に反するだけでなく、書換による劣化の進行が大きくなるという問題がある。よって電荷蓄積層の膜厚を大きくすることは好ましくない。
【０００６】
それゆえ本発明の目的は、電荷蓄積層の膜厚を大きくすることなく、電荷蓄積層に電荷をより効率的に捕獲することができる不揮発性半導体記憶装置およびその製造方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明の一実施の形態における不揮発性半導体記憶装置は、半導体基板と、第１および第２のソース・ドレイン領域と、トンネル絶縁膜と、電荷蓄積層と、ブロック絶縁膜と、ゲート電極とを有する。第１および第２のソース・ドレイン領域は半導体基板の上に互いに離れて設けられている。トンネル絶縁膜、電荷蓄積層、ブロック絶縁膜およびゲート電極は、半導体基板の上において第１および第２のソース・ドレイン領域の間に順に設けられている。電荷蓄積層は、第１の窒素原子濃度を有する第１の層と、第１の窒素原子濃度よりも大きい第２の窒素原子濃度を有する第２の層とを含む。第２の層はトンネル絶縁膜およびブロック絶縁膜の一方に面している。
【発明の効果】
【０００８】
上記の一実施の形態によれば、電荷蓄積層の第２の層は、第１の窒素原子濃度よりも大きい第２の窒素原子濃度を有し、かつトンネル絶縁膜およびブロック絶縁膜の一方に面している。よって電荷蓄積層は、トンネル絶縁膜およびブロック絶縁膜の一方との界面近傍において、第１の窒素原子濃度よりも大きい第２の窒素原子濃度を有する。この結果、電荷蓄積層の厚さを大きくしなくても、電荷蓄積層に電荷をより効率的に捕獲することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施の形態１における不揮発性半導体記憶装置の構成を概略的に示す部分断面図である。
【図２】本発明の実施の形態１における不揮発性半導体記憶装置の製造方法の第１工程を概略的に示す部分断面図である。
【図３】本発明の実施の形態１における不揮発性半導体記憶装置の製造方法の第２工程を概略的に示す部分断面図である。
【図４】本発明の実施の形態１における不揮発性半導体記憶装置の製造方法の第３工程を概略的に示す部分断面図である。
【図５】本発明の実施の形態１における不揮発性半導体記憶装置の製造方法の第４工程を概略的に示す部分断面図である。
【図６】本発明の実施の形態１における不揮発性半導体記憶装置の製造方法の第５工程を概略的に示す部分断面図である。
【図７】比較例の不揮発性半導体記憶装置の製造方法の第１工程を概略的に示す部分断面図である。
【図８】比較例の不揮発性半導体記憶装置の製造方法の第２工程を概略的に示す部分断面図である。
【図９】比較例の不揮発性半導体記憶装置の構成を概略的に示す部分断面図である。
【図１０】本発明の実施の形態２における不揮発性半導体記憶装置の構成を概略的に示す部分断面図である。
【図１１】実施の形態２における不揮発性半導体記憶装置の書込時間としきい値電圧との関係の例を示すグラフである。
【図１２】比較例の不揮発性半導体記憶装置の書込時間としきい値電圧との関係を示すグラフである。
【図１３】本発明の実施の形態３における不揮発性半導体記憶装置の構成を概略的に示す部分断面図である。
【図１４】実施の形態３における不揮発性半導体記憶装置の書込時間としきい値電圧との関係の例を示すグラフである。
【図１５】比較例の不揮発性半導体記憶装置の書込時間としきい値電圧との関係を示すグラフである。
【図１６】本発明の実施の形態４における不揮発性半導体記憶装置の構成を概略的に示す部分断面図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施の形態について図に基づいて説明する。
（実施の形態１）
はじめに本実施の形態の不揮発性半導体記憶装置の構成について説明する。
【００１１】
図１を参照して、不揮発性半導体記憶装置１０１は、シリコン基板２０（半導体基板）と、第１および第２のソース・ドレイン領域２１、２２と、トンネル絶縁膜３０ｔと、電荷蓄積層ＣＳ１と、ブロック絶縁膜５０と、ゲート電極６０とを有する。
【００１２】
第１および第２のソース・ドレイン領域２１、２２は、シリコン基板２０の上に互いに離れて設けられている。たとえば、シリコン基板２０はｎ型ウエルを有するｐ型基板であり、第１および第２のソース・ドレイン領域２１、２２は、このｎ型ウエル上にｐ型不純物が添加された領域である。
【００１３】
トンネル絶縁膜３０ｔ、電荷蓄積層ＣＳ１、ブロック絶縁膜５０およびゲート電極６０は、シリコン基板２０の上において第１および第２のソース・ドレイン領域２１、２２の間に順に設けられている。
【００１４】
トンネル絶縁膜３０ｔは、たとえば厚さ４ｎｍのシリコン酸化膜である。
電荷蓄積層ＣＳ１は、トンネル絶縁膜３０ｔ上に、窒化層３０ｎ（第２または第３の層）と、成膜層４０ｔ（第１の層）と、窒素添加層４０ｎ（第２または第３の層）とを順に有する。すなわち窒化層３０ｎおよび窒素添加層４０ｎのそれぞれは、トンネル絶縁膜３０ｔおよびブロック絶縁膜５０に面している。また電荷蓄積層ＣＳ１の厚さは、たとえば８ｎｍである。
【００１５】
窒化層３０ｎおよび窒素添加層４０ｎの各々の窒素原子濃度は、成膜層４０ｔの窒素原子濃度よりも大きい。好ましくは、窒化層３０ｎはシリコンと窒素と酸素とからなり、成膜層４０ｔおよび窒素添加層４０ｎの各々はシリコンと窒素とからなる。具体的には、窒化層３０ｎ、成膜層４０ｔ、および窒素添加層４０ｎのそれぞれの材料は、たとえばＳｉＮxＯy、Ｓｉ3Ｎ4、およびＳｉ3Ｎ4+d（ｄ＞０）である。
【００１６】
ブロック絶縁膜５０は、たとえば厚さ５ｎｍのシリコン酸化膜である。ゲート電極６０は、たとえば不純物がドープされた多結晶シリコン膜である。
【００１７】
次に不揮発性半導体記憶装置１０１の製造方法について説明する。
図２を参照して、まずシリコン基板２０が洗浄される。次にシリコン基板２０が熱酸化されることによって、シリコン基板２０上に熱酸化膜３０（第１の絶縁膜）が形成される。熱酸化膜３０の厚さは、たとえば４ｎｍである。
【００１８】
図２および図３を参照して、熱酸化膜３０の表面側（図２における上側）に選択的に窒素が添加される。すなわち熱酸化膜３０のシリコン基板２０側には窒素が添加されず、熱酸化膜３０の表面側に選択的に窒素が添加される。これにより、熱酸化膜３０のシリコン基板２０側および表面側のそれぞれが、トンネル絶縁膜３０ｔおよび窒化層３０ｎとされる。
【００１９】
好ましくは、上記の窒素の添加は、窒化力が強く、かつ物理的または化学的なダメージをトンネル絶縁膜３０ｔに与えない方法により行なわれる。このような方法としては、たとえば、加熱された熱酸化膜３０が窒素ラジカルにさらされる方法がある。
【００２０】
図４を参照して、窒化層３０ｎ上に成膜層４０が成膜される。成膜層４０は、電荷を蓄積することができる層であり、電荷蓄積層ＣＳ１（図１）に含まれることになる。具体的には成膜層４０はシリコン窒化膜であり、より具体的にはＳｉ3Ｎ4からなる膜である。成膜方法としては、減圧熱ＣＶＤ(Chemical Vapor Deposition)法を用いることができる。
【００２１】
図４および図５を参照して、成膜層４０の表面側に選択的に窒素が添加される。すなわち成膜層４０の窒化層３０ｎ側には窒素が添加されず、成膜層４０の表面側に選択的に窒素が添加される。これにより、成膜層４０の窒化層３０ｎ側および表面側のそれぞれが、成膜層４０ｔおよび窒素添加層４０ｎとされる。
【００２２】
好ましくは、上記の窒素の添加は、窒化力が強く、かつ物理的または化学的なダメージを成膜層４０ｔに与えにくい方法により行なわれる。このような方法としては、たとえば、加熱された成膜層４０が窒素ラジカルにさらされる方法がある。
【００２３】
図６を参照して、窒素添加層４０ｎを介して成膜層４０ｔの上にブロック絶縁膜５０が形成される。形成方法としてはＣＶＤ法を用いることができる。
【００２４】
次にブロック絶縁膜５０上にゲート電極６０が成膜される。成膜方法としては減圧ＣＶＤ法を用いることができる。
【００２５】
図６および図１を参照して、ゲート電極６０、ブロック絶縁膜５０、電荷蓄積層ＣＳ１およびトンネル絶縁膜３０ｔからなる積層体がパターニングされる。次に、この積層体をマスクとして、シリコン基板２０にイオン注入法により不純物イオンが注入される。これによりシリコン基板２０上に第１および第２のソース・ドレイン領域２１、２２が形成される。
【００２６】
以上により不揮発性半導体記憶装置１０１が得られる。
なお不揮発性半導体記憶装置１０１の書込動作は、たとえば電荷蓄積層ＣＳ１に電子をファウラー・ノルドハイム（Fowler-Nordheim）トンネリングにより注入することで行なうことができる。また不揮発性半導体記憶装置１０１の消去動作は、たとえば電荷蓄積層ＣＳ１にホールを注入することで行なうことができる。
【００２７】
次に比較例の不揮発性半導体記憶装置の製造方法について説明する。
図７を参照して、熱酸化膜３０上に成膜層４０ｃがＣＶＤ法によって成膜される。成膜層４０ｃは、たとえば厚さ１４ｎｍシリコン窒化膜である。
【００２８】
図７および図８を参照して、成膜層４０ｃの表面側が選択的に酸化されることで、成膜層４０ｃからブロック絶縁膜４０ｏおよび成膜層４０ｔが形成される。ブロック絶縁膜４０ｏは成膜層４０ｃが酸化されて形成された酸化物層であり、成膜層４０ｔは成膜層４０ｃが酸化されずに残った部分である。またブロック絶縁膜４０ｏおよび成膜層４０ｔのそれぞれの厚さは、たとえば５ｎｍおよび８ｎｍである。
【００２９】
図９を参照して、ブロック絶縁膜４０ｏ上にゲート電極６０が成膜される。次にパターニングおよびイオン注入が行なわれることで、比較例の不揮発性半導体記憶装置２０１が得られる。
【００３０】
比較例の不揮発性半導体記憶装置２０１（図９）の電荷蓄積層は成膜層４０ｔからなる。よって電荷蓄積層が電子を捕獲する効率は、成膜層４０ｔの組成によって決まる。
【００３１】
これに対して本実施の形態の不揮発性半導体記憶装置１０１によれば、電荷蓄積層ＣＳ１の窒化層３０ｎは、成膜層４０ｔの窒素原子濃度よりも大きい窒素原子濃度を有し、かつトンネル絶縁膜３０ｔに面している。よって電荷蓄積層ＣＳ１は、トンネル絶縁膜３０ｔとの界面近傍において、成膜層４０ｔの窒素原子濃度よりも大きい窒素原子濃度を有する。
【００３２】
この界面近傍は、電荷蓄積層ＣＳ１の十分内部の位置に比して、電子が特に集中しやすい部分である。よって電荷蓄積層ＣＳ１は、電子が特に集中して位置する部分において、特に大きい窒素原子濃度を有する。この結果、電荷蓄積層ＣＳ１に電子をより効率的に捕獲することができる。よって電荷蓄積層ＣＳ１の厚さを大きくしなくても、電荷蓄積層ＣＳ１に電子をより効率的に捕獲することができる。
【００３３】
また電荷蓄積層ＣＳ１の窒素添加層４０ｎは、成膜層４０ｔの窒素原子濃度よりも大きい窒素原子濃度を有し、かつブロック絶縁膜５０に面している。よって電荷蓄積層ＣＳ１は、ブロック絶縁膜５０との界面近傍において、成膜層４０ｔの窒素原子濃度よりも大きい窒素原子濃度を有する。
【００３４】
この界面近傍は、電荷蓄積層ＣＳ１の十分内部の位置に比して、電子が特に集中しやすい部分である。よって電荷蓄積層ＣＳ１は、電子が特に集中して位置する部分において、特に大きい窒素原子濃度を有する。この結果、電荷蓄積層ＣＳ１に電子をより効率的に捕獲することができる。よって電荷蓄積層ＣＳ１の厚さを大きくしなくても、電荷蓄積層ＣＳ１に電子をより効率的に捕獲することができる。
【００３５】
また電荷蓄積層ＣＳ１が電子を捕獲する効率は、上記のように窒化層３０ｎおよび窒素添加層４０ｎの各々が有する大きな窒素原子濃度によって十分に高めることができる。よって電荷蓄積層ＣＳ１の成膜層４０ｔの組成は、電子を捕獲する効率を高めるという観点ではなく、不揮発性半導体記憶装置１０１における他の特性の観点で選択することができる。これにより、不揮発性半導体記憶装置１０１の材料設計の自由度を高めることができる。
【００３６】
なお上記の説明においては、窒素の添加方法として窒素ラジカルを用いる方法について説明したが、窒素の添加方法はこれに限定されるものではない。窒素の添加方法としては、窒素元素を含むガスを用いた熱窒化プロセスが用いられても良い。このようなガスとしては、たとえばＮＨ3またはＮＯを用いることができる。
【００３７】
（実施の形態２）
図１０を参照して、本実施の形態の不揮発性半導体記憶装置１０２は、上述した実施の形態１における不揮発性半導体記憶装置１０１（図１）のトンネル絶縁膜３０ｔと電荷蓄積層ＣＳ１とのそれぞれの代わりに、トンネル絶縁膜としての熱酸化膜３０と、電荷蓄積層ＣＳ２とを有する。電荷蓄積層ＣＳ２は、熱酸化膜３０上に順に形成された成膜層４０ｔ（第１の層）および窒素添加層４０ｎ（第２の層）を有する。
【００３８】
なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【００３９】
本実施の形態によれば、電荷蓄積層ＣＳ２の窒素添加層４０ｎは、成膜層４０ｔの窒素原子濃度よりも大きい窒素原子濃度を有し、かつブロック絶縁膜５０に面している。よって電荷蓄積層ＣＳ２は、ブロック絶縁膜５０との界面近傍において、成膜層４０ｔの窒素原子濃度よりも大きい窒素原子濃度を有する。
【００４０】
この界面近傍は、電荷蓄積層ＣＳ２の十分内部の位置に比して、電子が特に集中しやすい部分である。よって電荷蓄積層ＣＳ２は、電子が特に集中して位置する部分において、特に大きい窒素原子濃度を有する。この結果、電荷蓄積層ＣＳ２に電子をより効率的に捕獲することができる。よって電荷蓄積層ＣＳ２の厚さを大きくしなくても、電荷蓄積層ＣＳ２に電子をより効率的に捕獲することができる。
【００４１】
また電荷蓄積層ＣＳ２が電子を捕獲する効率は、上記のように窒素添加層４０ｎが有する大きな窒素原子濃度によって十分に高めることができる。よって電荷蓄積層ＣＳ２の成膜層４０ｔの組成は、電子を捕獲する効率を高めるという観点ではなく、不揮発性半導体記憶装置１０２における他の特性の観点で選択することができる。これにより、不揮発性半導体記憶装置１０２の材料設計の自由度を高めることができる。
【００４２】
また、実施の形態１と異なり、熱酸化膜３０を窒化する必要がない。よって製造方法がより簡略化される。
【００４３】
以上説明したように、本実施の形態によれば、電荷蓄積層ＣＳ２の厚さを大きくしなくても、電荷蓄積層ＣＳ２に電子をより効率的に捕獲することができる。その検証結果について、本実施の形態の実施例を比較例と対照しつつ、以下に説明する。
【００４４】
本実施例との比較のため、比較例の不揮発性半導体記憶装置２０１（図９）が作製された。この比較例の成膜層４０ｔの厚さは、本実施例の電荷蓄積層ＣＳ２（図１０）の厚さと同一とされた。
【００４５】
図１１および図１２のそれぞれを参照して、本実施例の不揮発性半導体記憶装置１０２（図１０）および比較例の不揮発性半導体記憶装置２０１（図９）について、書込時間Ｔｗと、書込後のしきい値電圧Ｖｔｈとの関係が測定された。プロットＰＡ１〜ＰＡ５（図１１）のそれぞれは、本実施例における、ゲート電極６０の電圧（ゲート電圧）が１６Ｖ、１７Ｖ、１８Ｖ、１９Ｖおよび２０Ｖの下での測定結果である。またプロットＰＸ１〜ＰＸ５（図１２）のそれぞれは、比較例における、ゲート電圧が１６Ｖ、１７Ｖ、１８Ｖ、１９Ｖおよび２０Ｖの下での測定結果である。
【００４６】
この測定結果から、比較例の不揮発性半導体記憶装置２０１（図９）に比して、本実施例の不揮発性半導体記憶装置１０２の方が、短い書込時間Ｔｗまたは低いゲート電圧によって、しきい値電圧Ｖｔｈを所定の値だけ変化させることができることがわかった。すなわち本実施例によれば電荷蓄積層ＣＳ２に電子を効率的に捕獲することができることがわかった。
【００４７】
なお本実施例において、ゲート電極６０の形状は１００μｍ四方の正方形とされ、熱酸化膜３０の厚さは４ｎｍとされ、電荷蓄積層ＣＳ２の厚さは１０ｎｍとされ、ブロック絶縁膜５０の厚さは８ｎｍとされた。またこの比較例において、ゲート電極６０の形状は１００μｍ四方の正方形とされ、トンネル絶縁膜（熱酸化膜３０）の厚さは４ｎｍとされ、電荷蓄積層（成膜層４０ｔ）の厚さは１０ｎｍとされ、ブロック絶縁膜４０ｏの厚さは８ｎｍとされた。
【００４８】
また上記測定の書込動作において、シリコン基板２０および第１および第２ソース・ドレイン領域２１、２２は接地されていた。また図１１および図１２におけるＴｗ＝１０-6でのしきい値電圧Ｖｔｈは、初期消去動作の直後に測定された。
【００４９】
初期消去動作は基板からのホール注入により行なわれた。具体的には、１秒間に渡って、ゲート電圧、ウエル電圧、基板電圧、ソース電圧およびドレイン電圧のそれぞれが、−９Ｖ、＋６Ｖ、＋６．５Ｖ、０Ｖおよび０Ｖとされた。
【００５０】
（実施の形態３）
図１３を参照して、本実施の形態の不揮発性半導体記憶装置１０３は、上述した実施の形態１における不揮発性半導体記憶装置１０１（図１）の電荷蓄積層ＣＳ１およびブロック絶縁膜５０のそれぞれの代わりに、電荷蓄積層ＣＳ３およびブロック絶縁膜４０ｏを有する。電荷蓄積層ＣＳ３は、トンネル絶縁膜３０ｔ上に順に形成された窒化層３０ｎ（第２の層）および成膜層４０ｔ（第１の層）を有する。
【００５１】
なお成膜層４０ｔおよびブロック絶縁膜４０ｏは、上述した比較例の製造方法（図７および図８）と同様の方法により形成され得る。
【００５２】
また、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【００５３】
本実施の形態によれば、電荷蓄積層ＣＳ３の窒化層３０ｎは、成膜層４０ｔの窒素原子濃度よりも大きい窒素原子濃度を有し、かつトンネル絶縁膜３０ｔに面している。よって電荷蓄積層ＣＳ３は、トンネル絶縁膜３０ｔとの界面近傍において、成膜層４０ｔの窒素原子濃度よりも大きい窒素原子濃度を有する。
【００５４】
この界面近傍は、電荷蓄積層ＣＳ３の十分内部の位置に比して、電子が特に集中して位置しやすい部分である。よって電荷蓄積層ＣＳ３は、電子が特に集中して位置する部分において、特に大きい窒素原子濃度を有する。この結果、電荷蓄積層ＣＳ３に電子をより効率的に捕獲することができる。よって電荷蓄積層ＣＳ３の厚さを大きくしなくても、電荷蓄積層ＣＳ３に電子をより効率的に捕獲することができる。
【００５５】
また電荷蓄積層ＣＳ３が電子を捕獲する効率は、上記のように窒化層３０ｎが有する大きな窒素原子濃度によって十分に高めることができる。よって電荷蓄積層ＣＳ３の成膜層４０ｔの組成は、電子を捕獲する効率を高めるという観点ではなく、不揮発性半導体記憶装置１０３における他の特性の観点で選択することができる。これにより、不揮発性半導体記憶装置１０３の材料設計の自由度を高めることができる。
【００５６】
また、実施の形態１と異なり、成膜層４０ｔを窒化する工程を行なう必要がない。よって製造方法がより簡略化される。
【００５７】
また、実施の形態１と異なり、ブロック絶縁膜４０ｏは、成膜ではなく、成膜層４０ｃ（図７）の表面を図８に示すように酸化することで形成することができる。
【００５８】
以上説明したように、本実施の形態によれば、電荷蓄積層ＣＳ３の厚さを大きくしなくても、電荷蓄積層ＣＳ３に電子をより効率的に捕獲することができる。その検証結果について、本実施の形態の実施例を比較例と対照しつつ、以下に説明する。
【００５９】
本実施例との比較のため、比較例の不揮発性半導体記憶装置２０１（図９）が作製された。この比較例の成膜層４０ｔの厚さは、本実施例の電荷蓄積層ＣＳ３（図１３）の厚さと同一とされた。
【００６０】
図１４および図１５のそれぞれを参照して、本実施例の不揮発性半導体記憶装置１０３（図１３）および比較例の不揮発性半導体記憶装置２０１（図９）について、書込時間Ｔｗと、書込後のしきい値電圧Ｖｔｈとの関係が測定された。プロットＰＢ１〜ＰＢ５（図１４）のそれぞれは、本実施例における、ゲート電極６０の電圧（ゲート電圧）が１６Ｖ、１７Ｖ、１８Ｖ、１９Ｖおよび２０Ｖの下での測定結果である。またプロットＰＹ１〜ＰＹ５（図１５）のそれぞれは、比較例における、ゲート電圧が１６Ｖ、１７Ｖ、１８Ｖ、１９Ｖおよび２０Ｖの下での測定結果である。
【００６１】
この測定結果から、比較例の不揮発性半導体記憶装置２０１（図９）に比して、本実施例の不揮発性半導体記憶装置１０３の方が、短い書込時間Ｔｗまたは低いゲート電圧によって、しきい値電圧Ｖｔｈを所定の値だけ変化させることができることがわかった。すなわち本実施例によれば電荷蓄積層ＣＳ３に電子を効率的に捕獲することができることがわかった。
【００６２】
なお本実施例（図１３）において、ゲート電極６０の形状は１００μｍ四方の正方形とされ、トンネル絶縁膜３０ｔの厚さは４ｎｍとされ、電荷蓄積層ＣＳ３の厚さは８ｎｍとされ、ブロック絶縁膜４０ｏの厚さは６ｎｍとされた。またこの比較例において、ゲート電極６０の形状は１００μｍ四方の正方形とされ、トンネル絶縁膜（熱酸化膜３０）の厚さは４ｎｍとされ、電荷蓄積層（成膜層４０ｔ）の厚さは８ｎｍとされ、ブロック絶縁膜４０ｏの厚さは６ｎｍとされた。
【００６３】
また上記測定の書込動作において、シリコン基板２０および第１および第２ソース・ドレイン領域２１、２２は接地されていた。また図１４および図１５におけるＴｗ＝１０-6でのしきい値電圧Ｖｔｈは、初期消去動作の直後に測定された。
【００６４】
初期消去動作は基板からのホール注入により行なわれた。具体的には、１秒間に渡って、ゲート電圧、ウエル電圧、基板電圧、ソース電圧およびドレイン電圧のそれぞれが、−９Ｖ、＋６Ｖ、＋６．５Ｖ、０Ｖおよび０Ｖとされた。
【００６５】
（実施の形態４）
図１６を参照して、本実施の形態の不揮発性半導体記憶装置１０４は、上述した実施の形態１における不揮発性半導体記憶装置１０１（図１）の電荷蓄積層ＣＳ１の代わりに、電荷蓄積層として窒化層３０ｎを有する。
【００６６】
なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【００６７】
本実施の形態によれば、電荷蓄積層としての窒化層３０ｎは、トンネル絶縁膜３０ｔの材料に窒素を添加した材料からなる。よって電荷蓄積層（窒化層３０ｎ）は元素の添加プロセスのみによって成膜プロセスをともなわずに形成される。これにより、成膜プロセスによって電荷蓄積層が形成される場合に比して、電荷蓄積層をより薄くかつ安定的に形成することができる。すなわち、電子を効率的に捕獲することができる電荷蓄積層を、小さい膜厚で形成することができる。
【００６８】
また、実施の形態１と異なり、成膜層４０（図４）を形成する必要がない。よって製造方法がより簡略化される。
【００６９】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００７０】
本発明は、電荷蓄積層を有する不揮発性半導体記憶装置およびその製造方法に特に有利に適用することができる。
【符号の説明】
【００７１】
２０  シリコン基板（半導体基板）、２１  第１のソース・ドレイン領域、２２  第２のソース・ドレイン領域、３０  熱酸化膜（トンネル絶縁膜）、３０ｎ  窒化層（電荷蓄積層）、３０ｔ  トンネル絶縁膜、４０，４０ｃ，４０ｔ  成膜層、４０ｎ  窒素添加層、４０ｏ  ブロック絶縁膜、５０  ブロック絶縁膜、６０  ゲート電極、１０１〜１０４  不揮発性半導体記憶装置、ＣＳ１〜ＣＳ３  電荷蓄積層。
【図１】
2010186944.tif 000003
【図２】
2010186944.tif 000004
【図３】
2010186944.tif 000005
【図４】
2010186944.tif 000006
【図５】
2010186944.tif 000007
【図６】
2010186944.tif 000008
【図７】
2010186944.tif 000009
【図８】
2010186944.tif 000010
【図９】
2010186944.tif 000011
【図１０】
2010186944.tif 000012
【図１１】
2010186944.tif 000013
【図１２】
2010186944.tif 000014
【図１３】
2010186944.tif 000015
【図１４】
2010186944.tif 000016
【図１５】
2010186944.tif 000017
【図１６】
2010186944.tif 000018