(57)【要約】【課題】トランジスタに逆バイアスが生じることを防止することができる高周波スイッチ回路を提供する。【解決手段】本発明の高周波スイッチ回路１は、第１および第２のベース接地回路１１、２１、エミッタ接地回路３１、第１および第２のベース用スイッチ素子４１、４２、第１および第２の短絡用スイッチ素子５１、５２を備える。４つのスイッチ素子については、第１および第２のベース用スイッチ素子４１、４２のオン・オフ状態を互いに異ならせ、第１のベース用スイッチ素子４１および第２の短絡用スイッチ素子５２のオン・オフ状態を同一状態にし、かつ、第２のベース用スイッチ４２素子および第１の短絡用スイッチ素子５１のオン・オフ状態を同一状態にする。【選択図】図１
2010021695.tif 000002
【特許請求の範囲】
【請求項１】
第１および第２のトランジスタのエミッタが相互に接続されている第１および第２のベース接地回路と、
前記第１および第２のトランジスタのベースにそれぞれ接続されている第１および第２のベース用スイッチ素子と、
前記第１および第２のトランジスタのベース−エミッタ間にそれぞれ接続されている第１および第２の短絡用スイッチ素子と
を備えており、
前記第１および第２のベース用スイッチ素子ならびに第１および第２の短絡用スイッチ素子については、前記第１および第２のベース用スイッチ素子のオン・オフ状態を連動させて互いに異ならせるとともに、前記第１のベース用スイッチ素子および前記第２の短絡用スイッチ素子のオン・オフ状態を連動させて同一状態にし、かつ、前記第２のベース用スイッチ素子および第１の短絡用スイッチ素子のオン・オフ状態を連動させて同一状態にする
ことを特徴とする高周波スイッチ回路。
【請求項２】
第１および第２のトランジスタのエミッタが相互に接続されている第１および第２のベース接地回路と、
前記第１および第２のトランジスタのエミッタにそれぞれ接続されており、前記第１または第２のベース接地回路との組み合わせにより第１または第２のカスケード接続型増幅回路を形成するエミッタ接地回路と、
前記第１および第２のトランジスタのベースにそれぞれ接続されている第１および第２のベース用スイッチ素子と、
前記第１および第２のトランジスタのベース−エミッタ間にそれぞれ接続されている第１および第２の短絡用スイッチ素子と
を備えており、
前記第１および第２のベース用スイッチ素子ならびに第１および第２の短絡用スイッチ素子については、前記第１および第２のベース用スイッチ素子のオン・オフ状態を連動させて互いに異ならせるとともに、前記第１のベース用スイッチ素子および前記第２の短絡用スイッチ素子のオン・オフ状態を連動させて同一状態にし、かつ、前記第２のベース用スイッチ素子および第１の短絡用スイッチ素子のオン・オフ状態を連動させて同一状態にする
ことを特徴とする高周波スイッチ回路。
【請求項３】
前記第１のベース用スイッチ素子および前記第２の短絡用スイッチ素子ならびに前記第２のベース用スイッチ素子および前記第１の短絡用スイッチ素子は、ＣＭＯＳトランジスタからなる第１および第２のトランスファ・ゲートであるとともに、
前記第１のトランスファ・ゲートは、その２つのゲート端子に第１の信号および第２の信号の反転信号がそれぞれ印加されることにより駆動し、
前記第２のトランスファ・ゲートは、その２つのゲート端子に前記第１の信号の反転信号および前記第２の信号がそれぞれ印加されることにより駆動する
ことを特徴とする請求項１または請求項２に記載の高周波スイッチ回路。
【請求項４】
前記第１の信号および第２の信号のうち、どちらか一方の信号がＵＨＦ帯信号であり、その他方の信号がＶＨＦ帯信号である
ことを特徴とする請求項３に記載の高周波スイッチ回路。
【請求項５】
少なくとも、前記第１および第２のトランジスタ、前記エミッタ接地回路を備える場合はそのトランジスタ、第１および第２のベース用スイッチ素子ならびに第１および第２の短絡用スイッチ素子は、集積化されてＴＶチューナＩＣに内蔵されている
ことを特徴とする請求項４に記載の高周波スイッチ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波スイッチ回路に係り、特に、ベース接地回路またはカスケード接続型増幅回路を有する回路に好適に利用できる高周波スイッチ回路に関する。
【背景技術】
【０００２】
ＳＰＤＴ（１入力２出力）スイッチを有する従来の高周波スイッチ回路１０１の一例を図５に示す。従来の高周波スイッチ回路１０１は、図５に示すように、２個のベース接地回路１１１、１２１および１個のエミッタ接地回路１３１を組み合わせてなる。２個のベース接地回路１１１、１２１の各々のトランジスタ１１２、１２２は並列に接続されており、それらのエミッタ（ベース接地回路１１１、１２１の入力側）にはエミッタ接地回路１３１のトランジスタ１３２のコレクタが接続されている。つまり、従来の高周波スイッチ回路１０１においては、エミッタ接地回路１３１を共用する２個のカスケード接続型増幅回路Ｃ１０１、Ｃ１０２が形成されている。
【０００３】
ここで、従来の高周波スイッチ回路１０１において、入力線１３３がエミッタ接地回路１３１のトランジスタ１３２のベースに接続されており、２本の出力線１１３、１２３は各々のベース接地回路１１１、１２１のトランジスタ１１２、１２２のコレクタにそれぞれ接続されている。また、ベース接地回路１１１、１２１のトランジスタ１１２、１２２のコレクタおよびベースにはそれぞれ電源電圧Ｖｃｃが印加されているとともに、各々のベースにはベース用スイッチ素子１４１、１４２が接続されている。そして、これらベース用スイッチ素子１４１、１４２のオン・オフ状態によって、２本の出力線１１３、１２３のうちのどちらの出力線から出力信号を送信するかの決定をしていた。
【０００４】
【特許文献１】特開平２−２５０５２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、例えばベース用スイッチ素子１４１、１４２のうちの一方のベース用スイッチ素子１４２をオフにしたとき、そのベース用スイッチ素子１４２に接続されたトランジスタ１２２のベース電位が０Ｖとなる。ここで、他方のトランジスタ１１２のエミッタには電源電圧の電圧Ｖｃｃ（Ｖ）とほぼ同等の電圧が印加されているので、エミッタ接地回路１３１に分圧される電圧をＶｔｈ（Ｖ）とすると、オフ状態のベース用スイッチ素子１４２に接続されたトランジスタ１２２のエミッタ−ベース間の電圧はＶｃｃ−Ｖｔｈ（Ｖ）となるので、そのトランジスタ１２２に逆バイアスが生じてしまうという問題があった。現段階においては、トランジスタ１２２が逆バイアスに対して強い耐久性を有しているのでそのトランジスタ１２２が破壊されるまでには至っていないが、逆バイアスがトランジスタ１２２の耐久力を上回ってしまえば、逆バイアスが生じたトランジスタ１２２は当然に破壊されてしまう。
【０００６】
そこで、本発明はこれらの点に鑑みてなされたものであり、トランジスタに逆バイアスが生じることを防止することができる高周波スイッチ回路を提供することを本発明の目的としている。
【課題を解決するための手段】
【０００７】
前述した目的を達成するため、本発明の高周波スイッチ回路は、その第１の態様として、第１および第２のトランジスタのエミッタが相互に接続されている第１および第２のベース接地回路と、第１および第２のトランジスタのベースにそれぞれ接続されている第１および第２のベース用スイッチ素子と、第１および第２のトランジスタのベース−エミッタ間にそれぞれ接続されている第１および第２の短絡用スイッチ素子とを備えており、第１および第２のベース用スイッチ素子ならびに第１および第２の短絡用スイッチ素子については、第１および第２のベース用スイッチ素子のオン・オフ状態を連動させて互いに異ならせるとともに、第１のベース用スイッチ素子および第２の短絡用スイッチ素子のオン・オフ状態を連動させて同一状態にし、かつ、第２のベース用スイッチ素子および第１の短絡用スイッチ素子のオン・オフ状態を連動させて同一状態にすることを特徴としている。
【０００８】
本発明の第１の態様の高周波スイッチ回路によれば、第１のベース接地回路のみを駆動させる場合、第１のベース用スイッチ素子および第２の短絡用スイッチ素子をオン状態にし、かつ、第２のベース用スイッチ素子および第１の短絡用スイッチ素子をオフ状態にすることができ、それに対して、第２のベース接地回路のみを駆動させる場合、第２のベース用スイッチ素子および第１の短絡用スイッチ素子をオン状態にし、かつ、第１のベース用スイッチ素子および第２の短絡用スイッチ素子をオフ状態にすることができるので、駆動していないベース接地回路におけるトランジスタのベース−エミッタ間が短絡し、それらの間に電位差が生じることを防止することができる。
【０００９】
本発明の第２の態様の高周波スイッチ回路は、第１および第２のトランジスタのエミッタが相互に接続されている第１および第２のベース接地回路と、第１および第２のトランジスタのエミッタにそれぞれ接続されており、第１または第２のベース接地回路との組み合わせにより第１または第２のカスケード接続型増幅回路を形成するエミッタ接地回路と、第１および第２のトランジスタのベースにそれぞれ接続されている第１および第２のベース用スイッチ素子と、第１および第２のトランジスタのベース−エミッタ間にそれぞれ接続されている第１および第２の短絡用スイッチ素子とを備えており、第１および第２のベース用スイッチ素子ならびに第１および第２の短絡用スイッチ素子については、第１および第２のベース用スイッチ素子のオン・オフ状態を連動させて互いに異ならせるとともに、第１のベース用スイッチ素子および第２の短絡用スイッチ素子のオン・オフ状態を連動させて同一状態にし、かつ、第２のベース用スイッチ素子および第１の短絡用スイッチ素子のオン・オフ状態を連動させて同一状態にすることを特徴としている。
【００１０】
本発明の第２の態様の高周波スイッチ回路によれば、第１のカスケード接続型増幅回路を駆動させる場合、第１のベース用スイッチ素子および第２の短絡用スイッチ素子をオン状態にし、かつ、第２のベース用スイッチ素子および第１の短絡用スイッチ素子をオフ状態にすることができ、その一方、第２のカスケード接続型増幅回路を駆動させる場合、第２のベース用スイッチ素子および第１の短絡用スイッチ素子をオン状態にし、かつ、第１のベース用スイッチ素子および第２の短絡用スイッチ素子をオフ状態にすることができるので、駆動していないカスケード接続型増幅回路のベース接地回路におけるトランジスタのベース−エミッタ間が短絡し、それらの間に電位差が生じることを防止することができる。
【００１１】
本発明の第３の態様の高周波スイッチ回路は、第１または第２の態様の高周波スイッチ回路において、第１のベース用スイッチ素子および第２の短絡用スイッチ素子ならびに第２のベース用スイッチ素子および第１の短絡用スイッチ素子は、ＣＭＯＳトランジスタからなる第１および第２のトランスファ・ゲートであるとともに、第１のトランスファ・ゲートは、その２つのゲート端子に第１の信号および第２の信号の反転信号がそれぞれ印加されることにより駆動し、第２のトランスファ・ゲートは、その２つのゲート端子に第１の信号の反転信号および第２の信号がそれぞれ印加されることにより駆動することを特徴としている。
【００１２】
本発明の第３の態様の高周波スイッチ回路によれば、簡単な回路構成によって各スイッチ素子を正確に制御することができる。
【００１３】
本発明の第４の態様の高周波スイッチ回路は、第３の態様の高周波スイッチ回路において、第１の信号および第２の信号のうち、どちらか一方の信号がＵＨＦ帯信号であり、その他方の信号がＶＨＦ帯信号であることを特徴としている。
【００１４】
本発明の第４の態様の高周波スイッチ回路によれば、高周波スイッチ回路をＴＶチューナに用いることができる。
【００１５】
本発明の第５の態様の高周波スイッチ回路は、第４の態様の高周波スイッチ回路において、少なくとも、第１および第２のトランジスタ、エミッタ接地回路を備える場合はそのトランジスタ、第１および第２のベース用スイッチ素子ならびに第１および第２の短絡用スイッチ素子は、集積化されてＴＶチューナＩＣに内蔵されていることを特徴としている。
【００１６】
本発明の第５の態様の高周波スイッチ回路によれば、高周波スイッチ回路の少なくとも一部の部品がＴＶチューナＩＣに内蔵されているため、ＴＶチューナＩＣを搭載する電子機器に対して高周波スイッチ回路の搭載作業を容易にすることができる。
【発明の効果】
【００１７】
本発明の高周波スイッチ回路によれば、非駆動のトランジスタのベース−エミッタ間に電位差が生じないので、そのトランジスタに逆バイアスが生じることを防止することができるという効果を奏する。
【発明を実施するための最良の形態】
【００１８】
以下、図を用いて、本発明の高周波スイッチ回路をその一実施形態により説明する。
【００１９】
図１は、本実施形態の高周波スイッチ回路１を示している。本実施形態の高周波スイッチ回路１は携帯電話機などの小型通信機器に搭載されるＴＶチューナとともに用いられる回路である。この高周波スイッチ回路１は、図１に示すように、第１のベース接地回路１１および第２のベース接地回路２１、エミッタ接地回路３１、第１のベース用スイッチ素子４１および第２のベース用スイッチ素子４２ならびに第１の短絡用スイッチ素子５１および第２の短絡用スイッチ素子５２を備えている。
【００２０】
第１のベース接地回路１１は、第１のトランジスタ１２、第１の出力線１３および抵抗器ｒを有している。また、第２のベース接地回路２１は、第２のトランジスタ２２、第２の出力線２３および抵抗器ｒを有している。これら第１のベース接地回路１１および第２のベース接地回路２１においては、第１のトランジスタ１２のエミッタおよび第２のトランジスタ２２のエミッタが相互に接続されている。また、第１の出力線１３または第２の出力線２３は、第１のトランジスタ１２のコレクタまたは第２のトランジスタ２２のコレクタと各々の抵抗器ｒとの間に接続されている。そして、第１のベース接地回路１１および第２のベース接地回路２１は、第１のベース用スイッチ素子４１または第２のベース用スイッチ素子４２を介して、第１のトランジスタ１２のベースまたは第２のトランジスタ２２のベースに電源電圧Ｖｃｃが供給されているとともに、各々の抵抗器ｒを介して、第１のトランジスタ１２のコレクタまたは第２のトランジスタ２２のコレクタに電源電圧Ｖｃｃが供給されている。
【００２１】
エミッタ接地回路３１は、第３のトランジスタ３２、入力線３３、接地電極Ｇを有している。第３のトランジスタ３２のコレクタは、第１のトランジスタ１２のエミッタおよび第２のトランジスタ２２のエミッタにそれぞれ接続されている。入力線３３は、第３のトランジスタ３２のベースに接続されている。接地電極Ｇは、第３のトランジスタ３２のエミッタに接続されている。これにより、エミッタ接地回路３１は、第１のベース接地回路１１または第２のベース接地回路２１との組み合わせにより、第１のカスケード接続型増幅回路Ｃ１または第２のカスケード接続型増幅回路Ｃ２を形成する。
【００２２】
第１のベース用スイッチ素子４１および第２のベース用スイッチ素子４２は、第１のトランジスタ１２のベースおよび第２のトランジスタ２２のベースにそれぞれ接続されている。また、第１の短絡用スイッチ素子５１および第２の短絡用スイッチ素子５２は、第１のトランジスタ１２のベース−エミッタ間および第２のトランジスタ２２のベース−エミッタ間にそれぞれ接続されている。これら４つのスイッチ素子４１、４２、５１、５２は、従来から用いられているスイッチ素子を用いることができる。本実施形態においては、４つのスイッチ素子４１、４２、５１、５２のオン・オフ状態の連動を容易にするため、ＣＭＯＳトランジスタからなるトランスファ・ゲートを用いている。
【００２３】
ここで、本実施形態の４つのスイッチ素子４１、４２、５１、５２については、以下の２つの条件を満たすように形成されている。第１条件とは、第１および第２のベース用スイッチ素子４１、４２のオン・オフ状態が連動して互いに異なることである。第２条件は、第１のベース用スイッチ素子４１および第２の短絡用スイッチ素子５２のオン・オフ状態が連動して同一状態になること、かつ、第２のベース用スイッチ素子４２および第１の短絡用スイッチ素子５１のオン・オフ状態が連動して同一状態になることである。
【００２４】
これら４つのスイッチ素子４１、４２、５１、５２の連動状態を具体的にしめす。第１のベース用スイッチ素子４１および第２の短絡用スイッチ素子５２には、図２に示すように、第１のトランスファ・ゲートＧ１を用いている。第１のトランスファ・ゲートＧ１は、その２つのゲート端子に第１の信号Ｓ１および第２の信号Ｓ２の反転信号がそれぞれ印加されることにより駆動する。それに対し、第２のベース用スイッチ素子４２および第１の短絡用スイッチ素子５１には、図３に示すように、第２のトランスファ・ゲートＧ２を用いている。この第２のトランスファ・ゲートＧ２は、その２つのゲート端子に第１の信号Ｓ１の反転信号および第２の信号Ｓ２がそれぞれ印加されることにより駆動する。
【００２５】
つまり、これら４つのスイッチ素子４１、４２、５１、５２に対して第１の信号Ｓ１が印加されると、図１および図２に示すように、第１のトランスファ・ゲートＧ１を用いた第１のベース用スイッチ素子４１および第２の短絡用スイッチ素子５２がオン状態となり、図１および図３に示すように、第２のトランスファ・ゲートＧ２を用いた第２のベース用スイッチ素子４２および第１の短絡用スイッチ素子５１がオフ状態となる。それに対し、これら４つのスイッチ素子４１、４２、５１、５２に対して第２の信号Ｓ２が印加されると、図３および図４に示すように、第２のトランスファ・ゲートＧ２を用いた第２のベース用スイッチ素子４２および第１の短絡用スイッチ素子５１がオン状態となり、図２および図４に示すように、第１のトランスファ・ゲートＧ１を用いた第１のベース用スイッチ素子４１および第２の短絡用スイッチ素子５２がオフ状態となる。
【００２６】
なお、本実施形態においては、高周波スイッチ回路１がＴＶチューナに用いられるものであることから、第１の信号Ｓ１をＶＨＦ帯信号に設定し、第２の信号Ｓ２をＵＨＦ帯信号に設定する。もちろん、他の実施形態においては、第１の信号Ｓ１をＵＨＦ帯信号に設定し、第２の信号Ｓ２をＶＨＦ帯信号に設定してもよいし、高周波スイッチ回路１をＴＶチューナに用いないのであれば、ＶＨＦ帯信号またはＵＨＦ帯信号以外の他の信号を用いてもよい。
【００２７】
以上の高周波スイッチ回路１に回路および回路素子のうち、少なくとも第１のトランジスタ１２、第２のトランジスタ２２、第３のトランジスタ３２、第１のベース用スイッチ素子４１、第２のベース用スイッチ素子４２、第１の短絡用スイッチ素子５１および第２の短絡用スイッチ素子５２は、集積化されており、図示しないＴＶチューナＩＣに内蔵されている。他の回路素子については、集積化することが容易にできるのであれば、集積化されて上記の回路素子とともに図示しないＴＶチューナＩＣに内蔵されていることが好ましい。
【００２８】
次に、本実施形態の高周波スイッチ回路１の作用を説明する。
【００２９】
本実施形態の高周波スイッチ回路１においては、図１に示すように、第１のベース接地回路１１および第２のベース接地回路２１を並列接続し、それらの入力側にエミッタ接地回路３１を接続することにより、第１のカスケード接続型増幅回路Ｃ１および第２のカスケード接続型増幅回路Ｃ２が組み合わされている。そのため、この高周波スイッチ回路１は、エミッタ接地回路３１の入力線３３ならびに第１のベース接地回路１１および第２のベース接地回路２１にそれぞれ接続された第１の出力線１３および第２の出力線２３を有する１入力２出力型高周波スイッチ回路１となる。
【００３０】
また、本実施形態の高周波スイッチ回路１においては、図１に示すように、第１のベース用スイッチ素子４１および第２のベース用スイッチ素子４２が第１のトランジスタ１２のベースおよび第２のトランジスタ２２のベースにそれぞれ接続されており、第１の短絡用スイッチ素子５１および第２の短絡用スイッチ素子５２が第１のトランジスタ１２のベース−エミッタ間および第２のトランジスタ２２のベース−エミッタ間にそれぞれ接続されている。これら４つのスイッチ素子４１、４２、５１、５２については、前述の２つの条件を満たすように形成されている。
【００３１】
ここで、エミッタ接地回路３１の入力線３３から入力信号を入力し、第１のベース接地回路１１の第１の出力線１３から出力信号を出力したい場合、第１のベース接地回路１１および第１のカスケード接続型増幅回路Ｃ１を駆動させる。この場合、図１に示すように、第１のベース用スイッチ素子４１をオン状態にすればよい。このとき、前述したスイッチ素子の第１条件より、第２のベース用スイッチ素子４２がオフ状態になる。また、前述したスイッチ素子の第２条件より、第２の短絡用スイッチ素子５２がオン状態になり、かつ、第１の短絡用スイッチ素子５１がオフ状態になる。これにより、第２のベース用スイッチ素子４２がオフ状態になり第２のトランジスタ２２のベース電位が０Ｖになったとしても、第２の短絡用スイッチ素子５２がオン状態になって第２のトランジスタ２２のベース−エミッタ間が短絡するので、第２のトランジスタ２２のベース−エミッタ間に電位差が生じることを防止することができる。
【００３２】
一方、エミッタ接地回路３１の入力線３３から入力信号を入力し、第２のベース接地回路２１の第２の出力線２３から出力信号を出力したい場合、第２のベース接地回路２１および第２のカスケード接続型増幅回路Ｃ２を駆動させる。この場合、図４に示すように、第２のベース用スイッチ素子４２をオン状態にすればよい。このとき、前述したスイッチ素子の第１条件より、第１のベース用スイッチ素子４１がオフ状態になる。また、前述したスイッチ素子の第２条件より、第１の短絡用スイッチ素子５１がオン状態になり、かつ、第２の短絡用スイッチ素子５２がオフ状態になる。これにより、第１のベース用スイッチ素子４１がオフ状態になり第１のトランジスタ１２のベース電位が０Ｖになったとしても、第１の短絡用スイッチ素子５１がオン状態になって第１のトランジスタ１２のベース−エミッタ間が短絡するので、第１のトランジスタ１２のベース−エミッタ間に電位差が生じることを防止することができる。
【００３３】
これら４つのスイッチ素子４１、４２、５１、５２については、前述した第１条件および第２条件を満たすようなスイッチ素子を用いればよい。例えば、本実施形態の高周波スイッチ回路１においては、図２に示すように、第１のベース接地回路１１および第２の短絡用スイッチ素子５２に第１のトランスファ・ゲートＧ１を用いており、図３に示すように、第２のベース接地回路２１および第１の短絡用スイッチ素子５１に第２のトランスファ・ゲートＧ２を用いている。このため、第１の信号Ｓ１としてのＶＨＦ帯信号を第１のトランスファ・ゲートＧ１および第２のトランスファ・ゲートＧ２に入力することにより、第１のトランスファ・ゲートＧ１がオン状態になり、かつ、第２のトランスファ・ゲートＧ２がオフ状態になるので、第１のベース接地回路１１および第１のカスケード接続型増幅回路Ｃ１を駆動させる場合の４つのスイッチ素子４１、４２、５１、５２のオンオフ状態を作り出すことができる。
【００３４】
それに対し、第２の信号Ｓ２としてのＵＨＦ帯信号を第１のトランスファ・ゲートＧ１および第２のトランスファ・ゲートＧ２に入力することにより、第１のトランスファ・ゲートＧ１がオフ状態になり、かつ、第２のトランスファ・ゲートＧ２がオン状態になるので、第２のベース接地回路２１および第２のカスケード接続型増幅回路Ｃ２を駆動させる場合の４つのスイッチ素子４１、４２、５１、５２のオンオフ状態を作り出すことができる。
【００３５】
このように、４つのスイッチ素子４１、４２、５１、５２に第１のトランスファ・ゲートＧ１および第２のトランスファ・ゲートＧ２を用いることにより、簡単な回路構成によって各スイッチ素子を正確に制御することができる。
【００３６】
また、第１の信号Ｓ１をＶＨＦ帯信号、第２の信号Ｓ２をＵＨＦ帯信号として設定しているので、本実施形態の高周波スイッチ回路１をＴＶチューナに用いることができる。その際、少なくとも、第１のトランジスタ１２、第２のトランジスタ２２、第３のトランジスタ３２、第１のベース用スイッチ素子４１、第２のベース用スイッチ素子４２ならびに第１の短絡用スイッチ素子５１および第２の短絡用スイッチ素子５２は、集積化されてＴＶチューナＩＣに内蔵されていることが好ましい。高周波スイッチ回路１の少なくとも一部の部品がＴＶチューナＩＣに内蔵されているため、ＴＶチューナＩＣを搭載する電子機器に対して高周波スイッチ回路１の搭載作業を容易にすることができる。
【００３７】
すなわち、本実施形態の高周波スイッチ回路１によれば、非駆動のトランジスタのベース−エミッタ間に電位差が生じないので、そのトランジスタに逆バイアスが生じることを防止することができるという効果を奏する。
【００３８】
なお、本発明は、前述した実施形態などに限定されるものではなく、必要に応じて種々の変更が可能である。
【図面の簡単な説明】
【００３９】
【図１】本実施形態の高周波スイッチ回路を示す等価回路図。この等価回路図は、第１のベース用スイッチ素子および第２の短絡用スイッチ素子がオン状態になっている。
【図２】本実施形態の第１のトランスファーゲートを示す回路図
【図３】本実施形態の第２のトランスファーゲートを示す回路図
【図４】本実施形態の高周波スイッチ回路において第２のベース用スイッチ素子および第１の短絡用スイッチ素子のオン状態を示す等価回路図
【図５】従来の高周波スイッチ回路の一例を示す等価回路図
【符号の説明】
【００４０】
１  高周波スイッチ回路
１１  第１のベース接地回路
１２  第１のトランジスタ
１３  第１の出力線
２１  第２のベース接地回路
２２  第２のトランジスタ
２３  第２の出力線
３１  エミッタ接地回路
３２  第３のトランジスタ
３３  入力線
４１  第１のベース用スイッチ素子
４２  第２のベース用スイッチ素子
５１  第１の短絡用スイッチ素子
５２  第２の短絡用スイッチ素子
Ｃ１  第１のカスケード接続型増幅回路
Ｃ２  第２のカスケード接続型増幅回路
Ｇ    接地電極
Ｇ１  第１のトランスファーゲート
Ｇ２  第２のトランスファーゲート
ｒ  抵抗器
【図１】
2010021695.tif 000003
【図２】
2010021695.tif 000004
【図３】
2010021695.tif 000005
【図４】
2010021695.tif 000006
【図５】
2010021695.tif 000007