(57)【要約】【課題】オフリーク電流が低減した薄膜トランジスタを提供する。【解決手段】本発明に係るシリコン薄膜トランジスタ１０は、絶縁性基板７上に形成されたゲート電極１と、ゲート電極１を覆うように形成された絶縁膜２と、絶縁膜２上に形成された半導体層３０であって、絶縁膜２を介してゲート電極１上にチャネル領域３３を有する半導体層３０と、チャネル領域３３を挟むように、チャネル領域３３の周囲に形成されたソース電極５１、５２およびドレイン電極６１、６２とを備えており、チャネル領域３３は、微結晶シリコン領域３２と、微結晶シリコン領域３２よりも高抵抗であるアモルファスシリコン領域３１とに分かれており、微結晶シリコン領域３２とアモルファスシリコン領域３１とがチャネル長方向に交互に並んでいる。【選択図】図１
2010186967.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成されたゲート電極と、
上記ゲート電極を覆うように形成されたゲート絶縁層と、
上記ゲート絶縁層上に形成された半導体層であって、上記ゲート絶縁層を介して上記ゲート電極上にチャネル領域を有する半導体層と、
上記チャネル領域を挟むように、上記チャネル領域の周囲の上記半導体層上に形成されたソース電極およびドレイン電極とを備えており、
上記チャネル領域は、第１領域と、第１領域よりも高抵抗である第２領域とに分かれており、第１領域と第２領域とがチャネル長方向に交互に並んでいることを特徴とする薄膜トランジスタ。
【請求項２】
上記チャネル領域は、２つの上記第２領域と、該２つの第２領域に挟まれた上記第１領域とからなることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
上記第１領域は、結晶半導体によって形成されており、
上記第２領域は、非晶質半導体によって形成されていることを特徴とする請求項１または２に記載の薄膜トランジスタ。
【請求項４】
上記半導体層はシリコン層であり、
上記第１領域は、微結晶シリコンによって形成されており、
上記第２領域は、アモルファスシリコンによって形成されていることを特徴とする請求項１から３までの何れか１項に記載の薄膜トランジスタ。
【請求項５】
基板上に形成されたゲート電極と、該ゲート電極を覆うように形成されたゲート絶縁層と、該ゲート絶縁層上に形成された半導体層であって、該ゲート絶縁膜を介して該ゲート電極上にチャネル領域を有する非晶質半導体層と、該チャネル領域を挟むように、該チャネル領域の周囲の該非晶質半導体層上に形成されたソース電極およびドレイン電極とを備えている薄膜トランジスタの製造方法であって、
上記ソース電極および上記ドレイン電極のパターニングにより、上記ソース電極と上記ドレイン電極との間に位置する、上記非晶質半導体層の一部を露出させる第１露出工程と、
上記第１露出工程により生じた上記非晶質半導体層の露出部分を、溶融および冷却することにより結晶化させて結晶半導体領域を形成する結晶化工程と、
上記ソース電極および上記ドレイン電極それぞれの上記結晶半導体領域に近い側の端部領域を除去することにより、上記結晶半導体領域に隣接する上記非晶質半導体層を露出させて、上記結晶半導体領域と露出した上記非晶質半導体層とを含む上記チャネル領域を形成する第２露出工程とを包含することを特徴とする薄膜トランジスタの製造方法。
【請求項６】
上記結晶化工程では、上記露出部分に対して、露出している側からレーザ照射することにより、上記露出部分を溶融することを特徴とする請求項５に記載の薄膜トランジスタの製造方法。
【請求項７】
上記非晶質半導体層はアモルファスシリコン層であり、
上記結晶化工程では、上記露出部分を溶融および冷却することにより微結晶シリコンを形成することを特徴とする請求項６に記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタおよび薄膜トランジスタの製造方法に関する。
【背景技術】
【０００２】
結晶シリコンを用いた薄膜トランジスタは、アモルファスシリコン薄膜トランジスタに比べて、電界効果移動度などの電気特性が優れている。そのため、アクティブ型液晶表示装置およびイメージセンサなどの駆動回路に用いられるようになっている。
【０００３】
特許文献１には、エキシマレーザの照射によりチャネル領域の全ての部分が多結晶シリコン薄膜となった多結晶シリコン薄膜トランジスタおよびその製造方法が開示されている。特許文献１に記載の方法では、薄膜トランジスタの特性が均一な結晶シリコン薄膜トランジスタを有するアクティブマトリクス回路基板の製造を実現している。
【０００４】
しかしながら、多結晶シリコン薄膜トランジスタには以下のような問題がある。多結晶シリコンは、アモルファスシリコンと比較し電界効果移動度が向上しているものの、マイナスバイアス時にチャネルを流れる電流（オフリーク電流）を小さくすることができない。そのため、多結晶シリコン薄膜トランジスタでは、より高いオフリーク電流が発生し、ホットキャリア効果が生じやすいといった問題が生じる。
【０００５】
この問題を解決するために、例えば、多結晶シリコン薄膜トランジスタに対してＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）を設けて、ホットキャリア効果の発生を回避する手法が開発されている。
【０００６】
また、特許文献２には、ＬＤＤを多結晶シリコン薄膜トランジスタに設ける代わりに、アモルファスシリコンホットキャリア抑制領域を設けることにより、ホットキャリア効果の発生を回避する多結晶シリコン薄膜トランジスタが開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００１−６８６８１号公報（平成１３年３月１６日公開）
【特許文献２】特開２００５−３２２８９８号公報（平成１７年１１月１７日公開）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上述のように、多結晶シリコン薄膜トランジスタには、より高いオフリーク電流が発生する。
【０００９】
図３は、従来の多結晶シリコン薄膜トランジスタの構成を示す断面図である。従来の結晶シリコン薄膜トランジスタ１００は、絶縁性基板１０７上に形成されたゲート電極１０１と、ゲート電極１０１を覆うように形成された絶縁膜１０２と、絶縁膜１０２上に形成された半導体層１３０と、半導体層１３０上に形成されたコンタクト層１０４と、ソース電極１５１、１５２およびドレイン電極１６１、１６２とを備えている。また、絶縁膜１０２を介してゲート電極１０１と重なる位置において、チャネル領域１３３が形成されている。図３に示すように、従来の結晶シリコン薄膜トランジスタ１００は、チャネル領域１３３がすべて結晶化された半導体膜１３２で構成されている。そのため、ゲート電圧を制御してもチャネル領域１３３を高抵抗化することが難しく、オフリーク電流の発生を抑制することが難しい。そのため、従来の多結晶シリコン薄膜トランジスタでは、ＴＦＴ特性としての良好なＩｏｎ／Ｉｏｆｆ比を得ることが困難である。
【００１０】
特許文献２に記載の薄膜トランジスタは、基板上にゲートおよびゲート絶縁層が形成されており、その上に、第１アモルファスシリコン層、パターン化絶縁層および第２アモルファスシリコン層が形成されている。この薄膜トランジスタにおいては、パターン化絶縁層形成のため、第１アモルファスシリコン層と第２アモルファスシリコン層とを真空中で連続形成することができない。よって、第１アモルファスシリコン層と第２アモルファスシリコン層との界面に不純物を取り込みやすくなり、それにより特性の劣化が生じやすくなる。また、レーザ照射エネルギーを第２パターン化アモルファスシリコン層で吸収させることにより、第１アモルファスシリコン層にホットキャリア抑制領域を形成しているため、レーザ照射のエネルギーばらつきによって、ホットキャリア抑制領域の厚みがばらつき、特性にばらつきが生じてしまう。また、パターン化絶縁層領域を完全に溶融させるレーザエネルギーを照射した場合には、ホットキャリア抑制領域を形成したい部分にもレーザ照射による熱エネルギーが多く伝わることとなる。そのため、溶融の膜厚方向の制御が難しい。
【００１１】
そこで、本発明は上記の問題点に鑑みてなされたものであり、その目的は、オフリーク電流が低減した薄膜トランジスタを提供することにある。
【課題を解決するための手段】
【００１２】
本発明に係る薄膜トランジスタは、上記課題を解決するために、基板上に形成されたゲート電極と、上記ゲート電極を覆うように形成されたゲート絶縁層と、上記ゲート絶縁層上に形成された半導体層であって、上記ゲート絶縁層を介して上記ゲート電極上にチャネル領域を有する半導体層と、上記チャネル領域を挟むように、上記チャネル領域の周囲の上記半導体層上に形成されたソース電極およびドレイン電極とを備えており、上記チャネル領域は、第１領域と、第１領域よりも高抵抗である第２領域とに分かれており、第１領域と第２領域とがチャネル長方向に交互に並んでいる構成である。
【００１３】
ここでチャネル長方向とは、ソース電極からドレイン電極へ最短で向かう方向と平行な方向をいう。
【００１４】
上記構成によれば、本発明に係る薄膜トランジスタは、基板上に形成されたゲート電極と、ゲート電極を覆うように基板上に形成されたゲート絶縁層と、ゲート絶縁層上に形成された半導体層と、半導体層上に形成されたソース電極およびドレイン電極とを備えている。半導体層には、ゲート絶縁膜を介してゲート電極と重なる位置に、チャネル領域が形成されている。ソース電極およびドレイン電極は、チャネル領域を挟むように、チャネル領域の周囲に形成されている。さらに、この薄膜トランジスタでは、チャネル領域が第１領域と第２領域とに分かれており、第１領域と第２領域とがチャネル長方向に交互に並んでいる。第２領域は、第１領域よりも抵抗が大きい。すなわち、チャネル領域内で、抵抗が相対的に低い領域と相対的に高い領域とがチャネル長方向に交互に並んでいる。このため、抵抗が相対的に低い領域のみからなるチャネル領域を有する薄膜トランジスタと比較し、チャネル領域の抵抗値が大きくなり、電流抑制効果が働く。これにより薄膜トランジスタのオフリーク電流が低減するため、電気特性に優れた薄膜トランジスタを提供することができる。
【００１５】
なお、製造の容易さという観点から、上記チャネル領域は、２つの上記第２領域と、該２つの第２領域に挟まれた上記第１領域とからなることが好ましい。
【００１６】
また、本発明に係る薄膜トランジスタにおいては、上記第１領域は、結晶半導体によって形成されており、上記第２領域は、非晶質半導体によって形成されていることが好ましい。
【００１７】
上記構成によれば、チャネル領域が非晶質半導体と結晶半導体とから構成されている。非晶質半導体は、結晶半導体に比べて電気抵抗が大きい。これにより、結晶半導体をチャネル領域に有する薄膜トランジスタの優れた電気特性を保持しながら、チャネル領域の抵抗値を大きくすることができる。したがって、電気特性により優れた薄膜トランジスタを提供することができる。
【００１８】
また、本発明に係る薄膜トランジスタにおいては、上記半導体層はシリコン層であり、上記第１領域は、微結晶シリコンによって形成されており、上記第２領域は、アモルファスシリコンによって形成されていることが好ましい。
【００１９】
微結晶シリコン薄膜トランジスタは、電界効果移動度などの電気特性が優れている。一方、アモルファスシリコンは、微結晶シリコンに比べて、電気抵抗が大きい。上記構成によれば、チャネル領域がアモルファスシリコンと結晶シリコンとから構成されている。そのため、微結晶シリコン薄膜トランジスタの優れた電気特性を保持しながら、チャネル領域の抵抗値を大きくすることができる。したがって、電気特性により優れた薄膜トランジスタを提供することができる。また、微結晶シリコンへの結晶化は、多結晶シリコンより低いレーザエネルギーでおこなうことができる。そのため、一般的な多結晶シリコンを用いる場合よりもプロセスマージンが広くなる。
【００２０】
本発明に係る薄膜トランジスタの製造方法は、上記課題を解決するために、基板上に形成されたゲート電極と、該ゲート電極を覆うように形成されたゲート絶縁層と、該ゲート絶縁層上に形成された半導体層であって、該ゲート絶縁膜を介して該ゲート電極上にチャネル領域を有する非晶質半導体層と、該チャネル領域を挟むように、該チャネル領域の周囲の該非晶質半導体層上に形成されたソース電極およびドレイン電極とを備えている薄膜トランジスタの製造方法であって、上記ソース電極および上記ドレイン電極のパターニングにより、上記ソース電極と上記ドレイン電極との間に位置する、上記非晶質半導体層の一部を露出させる第１露出工程と、上記第１露出工程により生じた上記非晶質半導体層の露出部分を、溶融および冷却することにより結晶化させて結晶半導体領域を形成する結晶化工程と、上記ソース電極および上記ドレイン電極それぞれの上記結晶半導体領域に近い側の端部領域を除去することにより、上記結晶半導体領域に隣接する上記非晶質半導体層を露出させて、上記結晶半導体領域と露出した上記非晶質半導体層とを含む上記チャネル領域を形成する第２露出工程とを包含する構成である。
【００２１】
ここで、端部領域とは、端部とその端部の近傍の領域とを含む部分をいう。
【００２２】
上記構成によれば、非晶質半導体層を形成し、次いで、その上層にソース電極およびドレイン電極をパターニングにより形成する際に、非晶質半導体層の一部を露出させる。この露出部分は、ソース電極とドレイン電極との間に位置する。次いで、この非晶質半導体層の露出部分を溶融し、冷却することにより、この非晶質半導体層の露出部分を結晶化させて、結晶半導体領域を形成する。次いで、ソース電極およびドレイン電極それぞれにおいて、結晶半導体領域に近い側の端部領域を除去することにより、ソース電極およびドレイン電極の下層にある非晶質半導体層を露出させる。新たに露出した２つの非晶質半導体層（ソース電極下部にあった非晶質半導体層およびドレイン電極下部にあった非晶質半導体層）のそれぞれは、結晶半導体領域に隣接することになる。これにより、チャネル領域は、結晶半導体領域と、これに隣接し、新たに露出した非晶質半導体層とを含む構成となる。
【００２３】
したがって、本発明に係る薄膜トランジスタの製造方法により得られる薄膜トランジスタでは、チャネル領域が結晶半導体領域と２つの非晶質半導体層とに分かれている。また、結晶半導体領域と２つの非晶質半導体層とがチャネル長方向に交互に並んでおり、結晶半導体領域が２つの非晶質半導体層に挟まれている構造となっている。非晶質半導体は、結晶半導体よりも抵抗が大きいため、チャネル領域内で、抵抗が相対的に低い領域と相対的に高い領域とがチャネル長方向に交互に並ぶこととなる。このため、抵抗が相対的に非晶質半導体層のみからなるチャネル領域を有する薄膜トランジスタと比較し、チャネル領域の抵抗値が大きくなり、電流抑制効果が働く。これにより薄膜トランジスタのオフリーク電流が低減するため、電気特性に優れた薄膜トランジスタを提供することができる。
【００２４】
また、本発明に係る薄膜トランジスタの製造方法において、上記結晶化工程では、上記露出部分に対して、露出している側からレーザ照射することにより、露出した上記非晶質半導体層の一部を溶融することが好ましい。
【００２５】
上記構成によれば、レーザ照射によって露出している部分のみを選択的に昇温、溶融させることができる。そのため、露出している部分のみを選択的に結晶化させることができる。また、レーザ照射の強度を調節することにより、結晶化の度合いを容易に調節することができる。これにより、所望の特性を有する薄膜トランジスタを製造することができる。
【００２６】
また、本発明に係る薄膜トランジスタの製造方法において、上記非晶質半導体層はアモルファスシリコン層であり、上記結晶化工程では、上記露出部分を溶融および冷却することにより微結晶シリコンを形成することが好ましい。
【００２７】
上記構成によれば、チャネル領域が微結晶シリコンとアモルファルシリコンとからなり、これらがチャネル長方向に交互に並んだ薄膜トランジスタを製造することができる。これにより、微結晶シリコン薄膜トランジスタの優れた電気特性を保持し、かつチャネル領域の抵抗値が大きい薄膜トランジスタを製造することができる。したがって、電気特性により優れた薄膜トランジスタを提供することができる。また、微結晶シリコンへの結晶化は、多結晶シリコンより低いレーザエネルギーでおこなうことができる。そのため、一般的な多結晶シリコンを用いる場合よりもプロセスマージンが広くなる。また、プロセス工程についても、アモルファスシリコンに対する溶融および冷却工程を追加するのみで微結晶シリコンを得ることができ、一般的な多結晶シリコンプロセスで必要となるドーピング工程を用いる必要がない。
【発明の効果】
【００２８】
以上のように本発明に係る薄膜トランジスタでは、チャネル領域が第１領域と第１領域よりも高抵抗である第２領域とに分かれており、第１領域と第２領域とがチャネル長方向に交互に並んでいるため、オフリーク電流値が低減し、良好なＩｏｎ／Ｉｏｆｆ特性を得ることができる。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施形態に係るＳｉ−ＴＦＴの構成を表す断面図である。
【図２】本発明の実施形態に係るＳｉ−ＴＦＴの製造工程を表す断面図であり、（ａ）〜（ｃ）は本製造工程の各工程終了後を表す断面図である。
【図３】従来のＳｉ−ＴＦＴの構成を表す断面図である。
【発明を実施するための形態】
【００３０】
本発明に係る薄膜トランジスタの一実施形態について、図１および２に基づいて説明すれば以下の通りである。なお、本実施の形態では、薄膜トランジスタとしてシリコン薄膜トランジスタについて説明するが、これに限定されるものではない。
【００３１】
（薄膜トランジスタ）
図１は、本発明に係るシリコン薄膜トランジスタ（以下、Ｓｉ−ＴＦＴとも称する）の構成を示す断面図である。図１に示すように、Ｓｉ−ＴＦＴ１０は、絶縁性基板（基板）７上に形成されたゲート電極１と、ゲート電極１を覆うように絶縁性基板７上に形成された絶縁膜（ゲート絶縁層）２と、絶縁膜２上に形成された半導体層３０と、半導体層３０上に形成されたコンタクト層４と、コンタクト層４を覆うように絶縁膜２上に形成されたソース電極５１および５２ならびにドレイン電極６１および６２とを備えた逆スタガ型Ｓｉ−ＴＦＴである。
【００３２】
半導体層３０には、絶縁膜２を介してゲート電極１と重なる部分において、チャネル領域３３が形成されている。半導体層３０のチャネル領域３３以外の部分は、アモルファスシリコン（以下、ａ−Ｓｉとも称する）により構成されている。
【００３３】
チャネル領域３３は、ソース電極５１、５２と、ドレイン電極６１、６２との間のギャップ部分に位置する半導体層３０内の領域である。チャネル領域３３はａ−Ｓｉにより構成されている２つのａ−Ｓｉ領域３１と、微結晶シリコン（以下、微結晶Ｓｉとも称する）から構成されている１つの微結晶Ｓｉ領域３２とから構成されている。ａ−Ｓｉ領域３１と微結晶Ｓｉ領域３２とはチャネル長方向に直列に交互に並んでおり、２つのａ−Ｓｉ領域３１の間に微結晶Ｓｉ領域３２が挟まれた構造となっている。また、ａ−Ｓｉ領域３１とチャネル領域３３の外側の半導体層３０とは連続した一体的な構成である。
【００３４】
ここで微結晶Ｓｉとは、多結晶シリコン（以下、ｐ−Ｓｉとも称する）のうち、結晶の粒径が１μｍよりも小さい結晶シリコンを指す。なお、必要となる移動度を達成するレーザ照射であれば、低いレーザエネルギーの方がプロセスマージン、結晶化タクトの点で有利であることから、微結晶シリコンの結晶の粒径が５ｎｍ以上１０ｎｍ以下であることが好ましい。
【００３５】
ａ−Ｓｉは微結晶Ｓｉに比べ、抵抗値が大きい。そのため、微結晶Ｓｉにより構成されたチャネル領域の端部をａ−Ｓｉによって構成することにより、微結晶Ｓｉにより構成されるチャネル領域を有するＳｉ−ＴＦＴの特性を保持しつつ、チャネル領域の抵抗値を大きくすることができる。これにより、Ｉｏｆｆ値（オフリーク電流値）が低減し、Ｉｏｎ／Ｉｏｆｆ比が大きくなり、優れた電気特性を有するＳｉ−ＴＦＴを提供できる。
【００３６】
なお、微結晶Ｓｉではなく粒径が１μｍ以上の多結晶Ｓｉを用いるものであってもよい。この場合には、多結晶Ｓｉにより構成されるチャネル領域を有するＳｉ−ＴＦＴの特性を保持しつつ、チャネル領域の抵抗値を大きくすることができる。したがって、微結晶Ｓｉを用いた場合と同様に、Ｉｏｆｆ値が低減し、Ｉｏｎ／Ｉｏｆｆ比が大きくなり、優れた電気特性を有するＳｉ−ＴＦＴを提供できる。
【００３７】
Ｓｉ−ＴＦＴ１０は後述する本発明に係る薄膜トランジスタの製造方法を用いて製造することができる。
【００３８】
（薄膜トランジスタの製造方法）
薄膜トランジスタの製造方法について、図２を参照しながら以下に説明する。
【００３９】
まず、図２（ａ）に示すように、絶縁性基板７上にパターン化されたゲート電極１、絶縁膜２、パターン化された半導体層３０、コンタクト層４、ソース電極５１、５２、およびドレイン電極６１、６２を形成し、逆スタガ型アモルファスＳｉ−ＴＦＴを製造する。
【００４０】
絶縁性基板７上にゲート電極１を形成し、ゲート電極１を覆うように絶縁膜２を形成する。ゲート電極材料としてはＴｉ、Ａｌ、ＭｏおよびＣｕなどを用いることができる。絶縁膜材料としては酸化シリコンおよび窒化シリコンなどを用いることができる。次いで、絶縁膜２を介してゲート電極１と重なる位置にパターン化された半導体層３０を形成する。ここで半導体層３０は、ａ−Ｓｉにより構成されている。半導体層３０の形成方法としては、たとえばプラズマＣＶＤ法などが挙げられる。次いで、半導体層３０上に、コンタクト層４、ソース電極５１、５２、およびゲート電極６１、６２を形成する。ソース電極５１とソース電極５２とを積層構造にし、同様に、ドレイン電極６１とドレイン電極６２とを積層構造にする。ソース電極５１およびドレイン電極６１の電極材料としては、例えば、Ｔｉ、Ａｌ、ＭｏおよびＣｕなどを用いることができる。また、ソース電極５２およびドレイン電極６２の電極材料としては、例えば、Ｔｉ、Ａｌ、ＭｏおよびＣｕなどを用いることができる。パターン化されたソース電極等を形成する際に、エッチングによりソース電極５１、５２とドレイン電極６１、６２との間にギャップ部分を形成して半導体層３０の一部を露出させ、最終的に微結晶Ｓｉ領域３２となる部分（以下、微結晶Ｓｉ予定部とも称する）３３’を画定する。このとき、ソース電極５１およびソース電極５２間の材質の違い、また、ドレイン電極６１およびドレイン電極６２間の材質の違いによるエッチングレート比から、微結晶Ｓｉ予定部３３’が露出しているギャップ部分の断面形状がテーパー形状になる。
【００４１】
なお、まず図２（ａ）に示すような半導体層３０の一部がソース・ドレイン電極間で露出した逆スタガ型アモルファスＳｉ−ＴＦＴが形成されればよく、その製造方法は特に限定されるものではない。
【００４２】
次いで、図２（ｂ）に示すように、露出した微結晶Ｓｉ予定部３３’の半導体層３０にレーザＬを照射する。レーザＬを照射することにより、微結晶Ｓｉ予定部３３’の半導体層３０がレーザエネルギーを吸収し昇温により溶融する。溶融後、冷却して結晶化させる。これによりａ−Ｓｉが微結晶Ｓｉとなり、微結晶Ｓｉ領域３２が形成される。レーザＬとしては、レーザ照射エネルギー密度が約２００ｍＪ／ｃｍ２のエキシマレーザを用いる。これにより、結晶粒径が５ｎｍ〜２０ｎｍの微結晶Ｓｉを形成することができる。このエネルギー密度は脱水素処理が不要な程度に低エネルギーである。また、ａ−Ｓｉよりも電子移動度がわずかに大きい領域を形成し得るエネルギーであることが好ましい。
【００４３】
レーザＬは、微結晶Ｓｉ予定部３３’にのみ照射することが好ましいが、ソース電極５２およびドレイン電極６２をも含めて照射するものであってもよい。この場合であっても、ソース電極５１、５２およびドレイン電極６１、６２がマスクとして働き、その下層の半導体層３０にまでレーザＬのエネルギーが到達することを防いでいる。このため、露出している微結晶Ｓｉ予定部３３’のみで結晶化が生じ、微結晶Ｓｉ予定部３３’以外の部分では半導体層３０は結晶化せず、ａ−Ｓｉのまま維持される。
【００４４】
なお、微結晶Ｓｉ領域３２が形成された図２（ｂ）に示すＳｉ−ＴＦＴの状態では、ＴＦＴに求められるＩｏｎ／Ｉｏｆｆ特性が十分ではない。Ｉｏｆｆ値は、レーザＬ照射前の図２（ａ）に示す状態における１ｅ−１２（Ａ）から１ｅ−１０（Ａ）となっている。
【００４５】
次いで、ギャップ部分を形成しているソース電極５１、５２の端部、ドレイン電極６１、６２の端部、およびコンタクト層４の端部の追加エッチングを行う。
【００４６】
追加エッチングは、テーパー形状となっているソース電極５１およびドレイン電極６１を、ソース電極５２およびドレイン電極６２よりも高いエッチングレートでエッチングすることが好ましい。具体的には、ＣＦ４、ＳＦ６、Ｃｌ２またはＯ２ガスを用いてドライエッチングを行うことが好ましい。
【００４７】
エッチングにより、ギャップ部分を形成していたソース電極５１、５２の端部、ドレイン電極６１、６２の端部、およびコンタクト層４の端部を含むそれぞれの端部近傍の部分が取り除かれ、ａ−Ｓｉにより構成されている半導体層３０が露出し、ａ−Ｓｉ領域３１が形成される。これにより、図２（ｃ）に示すように、追加エッチング前よりも露出部分が大きいチャネル領域３３が、形成されることになる。チャネル領域３３は２つのａ−Ｓｉ領域３１と１つの微結晶Ｓｉ領域３２とから構成される。ａ−Ｓｉ領域３１と微結晶Ｓｉ領域３２とはチャネル長方向に直列に交互に並んでおり、２つのａ−Ｓｉ領域３１の間に微結晶Ｓｉ領域３２が挟まれた構造となる。
【００４８】
微結晶Ｓｉ領域３２は、追加エッチングを行うことにより、レーザＬを照射し終えた時点よりも薄くなっている。また、微結晶Ｓｉ領域３２は、ａ−Ｓｉ領域３１と比較し、層の膜厚が薄くなっている。
【００４９】
なお、レーザＬ照射側の微結晶Ｓｉ領域の表面が追加エッチングにより除去され、レーザＬの照射により生じた微結晶シリコンの表面荒れが除去され、バックチャネル側の平坦化が行われる。
【００５０】
微結晶Ｓｉ−ＴＦＴ１０において、移動度が１〜１０［ｃｍ２／Ｖｓ］程度であれば、アモルファスＳｉ−ＴＦＴ（移動度  約０．５［ｃｍ２／Ｖｓ］）より移動度が大きく、多結晶Ｓｉ−ＴＦＴ（移動度  数十〜数百［ｃｍ２／Ｖｓ］）より低い。微結晶Ｓｉは、ｐ−Ｓｉより低いレーザエネルギーで結晶化させることができ、移動度が１０［ｃｍ２／Ｖｓ］程度（もしくは、１０以上）得られればＴＦＴスペックを満たすため、多結晶Ｓｉ−ＴＦＴよりもプロセスマージンが広くなる。
【００５１】
Ｓｉ−ＴＦＴ１０では、アモルファスシリコン層を積層しておらず、レーザエネルギーで溶融の厚みを制御する必要はないため、レーザ照射でのばらつきを考慮して、強いエネルギーで照射することが可能となる。
【００５２】
以上のように本発明に係る薄膜トランジスタの製造方法によれば、チャネル領域３３の抵抗値を大きくすることができるため、オフリーク電流が低減した微結晶Ｓｉ−ＴＦＴを製造することができる。
【００５３】
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【００５４】
本発明に係る薄膜トランジスタは良好なＩｏｎ／Ｉｏｆｆ特性を有することから、アクティブマトリクス回路基板に好適に利用することができる。
【符号の説明】
【００５５】
１    ゲート電極
２    絶縁膜（ゲート絶縁層）
４    コンタクト層
７    絶縁性基板（基板）
１０    シリコン薄膜トランジスタ（薄膜トランジスタ）
３０    半導体層（非晶質半導体層）
３１    ａ−Ｓｉ領域（第２領域、非晶質半導体層）
３２    微結晶Ｓｉ領域（第１領域、結晶半導体領域）
３３    チャネル領域
３３’  微結晶Ｓｉ予定部
５１、５２    ソース電極
６１、６２    ドレイン電極
Ｌ    レーザ
【図１】
2010186967.tif 000003
【図２】
2010186967.tif 000004
【図３】
2010186967.tif 000005