(57)【要約】【課題】２段構成のＡＣ／ＤＣコンバータにおいて、高精度かつ高力率による動作を行うことが可能なＡＣ／ＤＣコンバータを提供する。【解決手段】ＡＣ／ＤＣ変換部４１Ａにおいてサンプリングされた検出信号Ｓ（Ｖin），検出信号Ｓ（Ｉin）基づくタイミング制御信号Ｓａを用いて、ＡＣ／ＤＣ変換部２内のスイッチング素子ＳＷ２のスイッチング駆動を制御する。これにより、ＡＣ／ＤＣ変換部２において高精度のＰＦＣ動作が可能となる。また、タイミング制御信号Ｓａの周期Ｔａとタイミング制御信号Ｓｂ１，Ｓｂ２の周期Ｔｂとが、互いに略同一となっていると共に、タイミング制御信号Ｓｂ１，Ｓｂ２の位相がタイミング制御信号Ｓａの位相に対して進んでいるように設定する。これにより、Ａ／Ｄ変換部４１Ａにおけるサンプリングの際に、スイッチング素子ＳＷ２によるスイッチング・ノイズが低減される。【選択図】図１
2010081736.tif 000002
【特許請求の範囲】
【請求項１】
第１のスイッチング素子を含んで構成され、交流入力電圧に基づいて直流入力電圧を生成するＡＣ／ＤＣ変換部と、
第２のスイッチング素子を含んで構成され、前記直流入力電圧に基づいて電圧変換を行うことにより、直流出力電圧を生成するＤＣ／ＤＣ変換部と、
前記ＡＣ／ＤＣ変換部へ流入する入力電流を、所定のタイミングで周期的にサンプリングするサンプリング手段と、
少なくとも前記サンプリング手段によりサンプリングされた入力電流に基づいて第１および第２のタイミング制御信号を生成し、前記第１のタイミング制御信号を用いて前記第１のスイッチング素子に対してパルス幅変調によりスイッチング駆動を行うと共に、前記第２のタイミング制御信号を用いて前記第２のスイッチング素子に対してパルス幅変調によりスイッチング駆動を行う制御部と
を備え、
前記第１のタイミング制御信号の周期と前記第２のタイミング制御信号の周期とが、互いに略同一、または一方が他方の整数倍となっており、
前記第２のタイミング制御信号の位相が、前記第１のタイミング制御信号の位相に対して進むように設定されている
ことを特徴とするＡＣ／ＤＣコンバータ。
【請求項２】
前記第２のタイミング制御信号が、前記入力電流をサンプリングする際のタイミング制御信号を兼ねている
ことを特徴とする請求項１に記載のＡＣ／ＤＣコンバータ。
【請求項３】
前記サンプリング手段は、さらに、前記交流入力電圧をも所定のタイミングで周期的にサンプリングし、
前記第２のタイミング制御信号が、さらに、前記交流入力電圧をサンプリングする際のタイミング制御信号をも兼ねている
ことを特徴とする請求項２に記載のＡＣ／ＤＣコンバータ。
【請求項４】
前記第１のタイミング制御信号と前記第２のタイミング制御信号との位相差に対応する時間が、前記サンプリング手段によるサンプリング動作に要する遅延時間よりも長くなるように設定されている
ことを特徴とする請求項１ないし請求項３のいずれか１項に記載のＡＣ／ＤＣコンバータ。
【請求項５】
前記第１のタイミング制御信号の周期が、前記第２のタイミング制御信号の周期よりも長くなるように設定されている
ことを特徴とする請求項１ないし請求項４のいずれか１項に記載のＡＣ／ＤＣコンバータ。
【請求項６】
前記第１のタイミング制御信号の周期が、前記第２のタイミング制御信号の周期の整数倍となっている
ことを特徴とする請求項５に記載のＡＣ／ＤＣコンバータ。
【請求項７】
前記ＡＣ／ＤＣ変換部が、前記第１のスイッチング素子を用いた力率改善機能を有する昇圧回路を含んで構成され、
前記ＤＣ／ＤＣ変換部が、降圧動作を行うように構成されている
ことを特徴とする請求項１ないし請求項６のいずれか１項に記載のＡＣ／ＤＣコンバータ。
【請求項８】
前記サンプリング手段が、Ａ／Ｄ変換を用いてサンプリングを行うものであり、
前記制御部が、単一のデジタル演算装置（ＤＳＰ）を用いて構成されている
ことを特徴とする請求項１ないし請求項７のいずれか１項に記載のＡＣ／ＤＣコンバータ。
【請求項９】
第１および第２の入出力端子対のうちの一方の入出力端子対から入力される入力電圧に基づいて、他方の入出力端子対から出力電圧を出力するＡＣ／ＤＣコンバータであって、
前記第１の入出力端子側に配置され、第１のスイッチング素子を含んで構成されたＡＣ／ＤＣ変換部と、
前記第２の入出力端子側に配置され、第２のスイッチング素子を含んで構成されたＤＣ／ＤＣ変換部と、
前記ＡＣ／ＤＣ変換部へ流入する流入電流を、所定のタイミングで周期的にサンプリングするサンプリング手段と、
少なくとも前記サンプリング手段によりサンプリングされた流入電流に基づいて第１および第２のタイミング制御信号を生成し、前記第１のタイミング制御信号を用いて前記第１のスイッチング素子に対してパルス幅変調によりスイッチング駆動を行うと共に、前記第２のタイミング制御信号を用いて前記第２のスイッチング素子に対してパルス幅変調によりスイッチング駆動を行う制御部と
を備え、
前記第１のタイミング制御信号の周期と前記第２のタイミング制御信号の周期とが、互いに略同一、または一方が他方の整数倍となっており、
前記第２のタイミング制御信号の位相が、前記第１のタイミング制御信号の位相に対して進むように設定されている
ことを特徴とするＡＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＡＣ／ＤＣ変換部とＤＣ／ＤＣ変換部との２段構成を有するＡＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】
近年、パワーエレクトロニクス技術の進歩を背景に、種々の大容量電力貯蔵装置が開発されている。このような大容量電力貯蔵装置の利用用途としては、例えば、プラグイン・ハイブリット・電気自動車（ＰＨＥＶ；Plug-in Hybrid Electric Vehicle）が提案されている。このＰＨＥＶでの充電の際には、商用電源（ＡＣ電源）からチャージャーとして機能するＡＣ／ＤＣコンバータを介して、ＰＨＥＶ内に搭載されたバッテリへ電力を供給するようになっている。
【０００３】
このＰＨＥＶ用のＡＣ／ＤＣコンバータには、車に搭載するため、小型・軽量化が求められる。そこで、このＡＣ／ＤＣコンバータには、スイッチング・コンバータが用いられている。また、このようなスイッチング・コンバータには、商用電源から電力を得るため、規格により、入力側の高調波電流をある程度低減させることが要求されている。そこで、これに対応するため（高力率化を図るため）、ＰＨＥＶ用のＡＣ／ＤＣコンバータには、一般に、ＰＦＣ（Power Factor Correction；力率改善）機能を有する回路が搭載されている。
【０００４】
ここで、このようなＡＣ／ＤＣコンバータの回路には、昇降圧機能が必要とされる。ところが、ＰＦＣ機能を有するＡＣ／ＤＣコンバータだけでは、昇圧機能しか持ち得ない。
【０００５】
そこで、例えば特許文献１〜３では、前段に上記したＰＦＣ機能を有するＡＣ／ＤＣコンバータを設けると共に、後段にＤＣ／ＤＣコンバータを設けるようにした２段構成のコンバータが提案されている。ここで、後段のＤＣ／ＤＣコンバータは、降圧機能を担当するようになっている。このとき、２段構成のコンバータを別々の制御回路で制御した場合、制御回路規模が大きくなり、制御回路の占有面積が増えてしまう。そこで、近年、これらの制御を１つのＤＳＰ（Digital Signal Processor；デジタル演算装置）によって行うようにしたデジタル制御が提案されている（例えば、特許文献４）。
【０００６】
【特許文献１】特開２００１−３７２２６号公報
【特許文献２】特開２００７−１１０８５６号公報
【特許文献３】特開２００８−１２５３１６号公報
【特許文献４】特開２００７−２８８８９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、前段のＡＣ／ＤＣコンバータでのＰＦＣ動作によって、高調波電流規制を満すように高精度の制御を行うためには、このＡＣ／ＤＣコンバータへの入力電流や入力電圧を正確に把握し、その情報を基にＰＦＣ制御を行う必要がある。したがって、ＤＳＰでは、そのような高精度のＰＦＣ制御を可能とするタイミング制御信号の生成が望まれる。
【０００８】
また、入力電流や入力電圧を把握するため、ＤＳＰでは、内部または外部のＡ／Ｄコンバータを介して、デジタルの検出信号を取り込むことが考えられる。この取り込むタイミングとしては、ＰＦＣ動作の際のスイッチング動作のタイミングで行った場合が最も好適である。ところがその一方で、そのようなスイッチング動作のタイミングでは、スイッチ
ング・ノイズに起因して、特に入力電流についての正確な値を得ることが困難である。したがって、ＤＳＰでは、そのようなＰＦＣ動作の際のスイッチング・ノイズを考慮したタイミング制御信号の生成が望まれる。
【０００９】
本発明はかかる問題点に鑑みてなされたもので、その目的は、２段構成のＡＣ／ＤＣコンバータにおいて、高精度かつ高力率による動作を行うことが可能なＡＣ／ＤＣコンバータを提供することにある。
【課題を解決するための手段】
【００１０】
本発明の第１のＡＣ／ＤＣコンバータは、第１のスイッチング素子を含んで構成され、交流入力電圧に基づいて直流入力電圧を生成するＡＣ／ＤＣ変換部と、第２のスイッチング素子を含んで構成され、直流入力電圧に基づいて電圧変換を行うことにより、直流出力電圧を生成するＤＣ／ＤＣ変換部と、ＡＣ／ＤＣ変換部へ流入する入力電流を、所定のタイミングで周期的にサンプリングするサンプリング手段と、少なくともサンプリング手段によりサンプリングされた入力電流に基づいて第１および第２のタイミング制御信号を生成し、第１のタイミング制御信号を用いて第１のスイッチング素子に対してパルス幅変調によりスイッチング駆動を行うと共に、第２のタイミング制御信号を用いて第２のスイッチング素子に対してパルス幅変調によりスイッチング駆動を行う制御部とを備えたものである。ここで、第１のタイミング制御信号の周期と第２のタイミング制御信号の周期とは、互いに略同一、または一方が他方の整数倍となっている。また、第２のタイミング制御信号の位相が、第１のタイミング制御信号の位相に対して進むように設定されている。なお、「交流入力電圧」とは、電気機器の電源電圧として使用される電圧を含み、いわゆる商用電源に好適に用いられる。
【００１１】
本発明の第１のＡＣ／ＤＣコンバータでは、ＡＣ／ＤＣ変換部において、交流入力電圧に基づいて直流入力電圧が生成され、ＤＣ／ＤＣ変換部において、この直流入力電圧に基づいて電圧変換が行われることにより、直流出力電圧が生成される。この際、ＡＣ／ＤＣ変換部へ流入する入力電流が、所定のタイミングで周期的にサンプリングされ、少なくともこのサンプリングされた入力電流に基づいて、第１および第２のタイミング制御信号が生成される。そして、第１のタイミング制御信号を用いて、第１のスイッチング素子がパルス幅変調によりスイッチング駆動されると共に、第２のタイミング制御信号を用いて、第２のスイッチング素子がパルス幅変調によりスイッチング駆動される。このようにして、サンプリングされたＡＣ／ＤＣ変換部への入力電流に基づく第１のタイミング制御信号を用いて、第１のスイッチング素子のスイッチング駆動が制御されることにより、ＡＣ／ＤＣ変換部において高精度のＰＦＣ動作が可能となる。また、第１のタイミング制御信号の周期と第２のタイミング制御信号の周期とが、互いに略同一または一方が他方の整数倍となっていると共に、第２のタイミング制御信号の位相が第１のタイミング制御信号の位相に対して進むように設定されていることにより、このような第２のタイミング制御信号に基づいて、第１のスイッチング素子のスイッチング動作よりも前に入力電流のサンプリング動作を行い得るため、サンプリングの際のスイッチング・ノイズが低減される。
【００１２】
本発明の第１のＡＣ／ＤＣコンバータでは、第２のタイミング制御信号が、入力電流をサンプリングする際のタイミング制御信号を兼ねているようにするのが好ましい。また、上記サンプリング手段が、さらに交流入力電圧をも所定のタイミングで周期的にサンプリングするような場合には、第２のタイミング制御信号が、さらに、交流入力電圧をサンプリングする際のタイミング制御信号をも兼ねているようにするのがより好ましい。これらのように構成した場合、サンプリングする際のタイミング制御信号用に、別途タイマー等を設ける必要がなくなるため、ＡＣ／ＤＣコンバータ全体の構成が簡素化される。
【００１３】
本発明の第１のＡＣ／ＤＣコンバータでは、第１のタイミング制御信号と第２のタイミ
ング制御信号との位相差に対応する時間が、サンプリング手段によるサンプリング動作に要する遅延時間よりも長くなるように設定されているのが好ましい。このように構成した場合、入力電流のサンプリング動作が、第１のスイッチング素子のスイッチング動作よりも確実に前に行われるため、サンプリングの際のスイッチング・ノイズが完全に回避され得る。
【００１４】
本発明の第１のＡＣ／ＤＣコンバータでは、第１のタイミング制御信号の周期が、第２のタイミング制御信号の周期よりも長くなるように設定されているのが好ましい。このように構成した場合、逆に、第１のタイミング制御信号の周期が第２のタイミング制御信号の周期よりも短くなるように設定されている場合と比べ、ＡＣ／ＤＣ変換部およびＤＣ／ＤＣ変換部の動作が行い易くなり、ＡＣ／ＤＣコンバータ全体の効率が向上する。
【００１５】
本発明の第１のＡＣ／ＤＣコンバータでは、ＡＣ／ＤＣ変換部が、第１のスイッチング素子を用いた力率改善機能を有する昇圧回路を含むと共に、ＤＣ／ＤＣ変換部が降圧動作を行うように構成することが可能である。
【００１６】
本発明の第１のＡＣ／ＤＣコンバータでは、サンプリング手段が、Ａ／Ｄ変換を用いてサンプリングを行うものであると共に、制御部が単一のデジタル演算装置（ＤＳＰ）を用いて構成されているようにすることが可能である。
【００１７】
本発明の第２のＡＣ／ＤＣコンバータは、第１および第２の入出力端子対のうちの一方の入出力端子対から入力される入力電圧に基づいて、他方の入出力端子対から出力電圧を出力するものであって、第１の入出力端子側に配置され、第１のスイッチング素子を含んで構成されたＡＣ／ＤＣ変換部と、第２の入出力端子側に配置され、第２のスイッチング素子を含んで構成されたＤＣ／ＤＣ変換部と、ＡＣ／ＤＣ変換部へ流入する流入電流を、所定のタイミングで周期的にサンプリングするサンプリング手段と、少なくともサンプリング手段によりサンプリングされた流入電流に基づいて第１および第２のタイミング制御信号を生成し、第１のタイミング制御信号を用いて第１のスイッチング素子に対してパルス幅変調によりスイッチング駆動を行うと共に、第２のタイミング制御信号を用いて第２のスイッチング素子に対してパルス幅変調によりスイッチング駆動を行う制御部とを備えたものである。ここで、第１のタイミング制御信号の周期と第２のタイミング制御信号の周期とは、互いに略同一、または一方が他方の整数倍となっている。また、第２のタイミング制御信号の位相が、第１のタイミング制御信号の位相に対して進むように設定されている。
【００１８】
本発明の第２のＡＣ／ＤＣコンバータでは、順方向動作時には、第１の入出力端子対から交流入力電圧が入力され、ＡＣ／ＤＣ変換部において、この交流入力電圧に基づいて直流入力電圧が生成される。そして、ＤＣ／ＤＣ変換部において、この直流入力電圧に基づいて電圧変換が行われることにより直流出力電圧が生成され、第２の入出力端子対から出力される。一方、逆方向動作時には、第２の入出力端子対から直流入力電圧が入力され、ＤＣ／ＤＣ変換部において、この直流入力電圧に基づいて電圧変換が行われ、変圧された直流電圧が生成される。そして、ＡＣ／ＤＣ変換部において、この変圧された直流電圧に基づいて交流出力電圧が生成され、第１の入出力端子対から出力される。この際、ＡＣ／ＤＣ変換部へ流入する流入電流が、所定のタイミングで周期的にサンプリングされ、少なくともこのサンプリングされた流入電流に基づいて、第１および第２のタイミング制御信号が生成される。そして、第１のタイミング制御信号を用いて、第１のスイッチング素子がパルス幅変調によりスイッチング駆動されると共に、第２のタイミング制御信号を用いて、第２のスイッチング素子がパルス幅変調によりスイッチング駆動される。このようにして、サンプリングされたＡＣ／ＤＣ変換部への流入電流に基づく第１のタイミング制御信号を用いて、第１のスイッチング素子のスイッチング駆動が制御されることにより、Ａ
Ｃ／ＤＣ変換部において高精度のＰＦＣ動作が可能となる。また、第１のタイミング制御信号の周期と第２のタイミング制御信号の周期とが、互いに略同一または一方が他方の整数倍となっていると共に、第２のタイミング制御信号の位相が第１のタイミング制御信号の位相に対して進むように設定されていることにより、このような第２のタイミング制御信号に基づいて、第１のスイッチング素子のスイッチング動作よりも前に入力電流のサンプリング動作を行い得るため、サンプリングの際のスイッチング・ノイズが低減される。
【発明の効果】
【００１９】
本発明のＡＣ／ＤＣコンバータによれば、サンプリングされたＡＣ／ＤＣ変換部への入力電流（または流入電流）に基づく第１のタイミング制御信号を用いて、第１のスイッチング素子のスイッチング駆動を制御するようにしたので、ＡＣ／ＤＣ変換部において高精度のＰＦＣ動作を行うことが可能となる。また、第１のタイミング制御信号の周期と第２のタイミング制御信号の周期とが、互いに略同一または一方が他方の整数倍となっていると共に、第２のタイミング制御信号の位相が第１のタイミング制御信号の位相に対して進んでいるようにしたので、サンプリングの際のスイッチング・ノイズを低減することができる。よって、２段構成のＡＣ／ＤＣコンバータにおいて、高精度かつ高力率による動作を行うことが可能となる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明を実施するための最良の形態（以下、単に実施の形態という。）について、図面を参照して詳細に説明する。
【００２１】
図１は、本発明の一実施の形態に係るＡＣ／ＤＣコンバータ（ＡＣ／ＤＣコンバータ１）のブロック構成を表すものである。ＡＣ／ＤＣコンバータ１は、例えば自動車などに適用されるものであって、商用電源１０から供給される交流入力電圧Ｖacin（いわゆる商用電圧）に基づいて昇降圧動作を行い、バッテリ５０を充電するものである。このＡＣ／ＤＣコンバータ１は、ＡＣ／ＤＣ変換部２と、ＤＣ／ＤＣ変換部３と、制御部４とを備えている。すなわち、ＡＣ／ＤＣコンバータ１は、ＡＣ／ＤＣ変換部２とＤＣ／ＤＣ変換部３との２段構成を有するＡＣ／ＤＣコンバータとなっている。
【００２２】
ＡＣ／ＤＣ変換部２は、交流入力電圧Ｖacinに対してＡＣ／ＤＣ（交流／直流）変換を行うことにより、直流電圧Ｖdc1を生成するものである。また、このＡＣ／ＤＣ変換部２は、後述する昇圧回路２４によるＰＦＣ機能を有している。なお、このＡＣ／ＤＣ変換部２の詳細構成については、後述する（図２）。
【００２３】
ＤＣ／ＤＣ変換部３は、直流電圧Ｖdc1に対してＤＣ／ＤＣ（直流／直流）変換を行うことにより、バッテリ５０へ供給するための変圧された（ここでは、降圧された）直流出力電圧Ｖdcoutを生成するものである。なお、このＤＣ／ＤＣ変換部３の詳細構成については、後述する（図２）。
【００２４】
制御部４は、ＡＣ／ＤＣ変換部２およびＤＣ／ＤＣ変換部３の動作を制御するものであり、演算ユニット４０と、２つのＡ／Ｄ変換部４１Ａ，４１Ｂと、２つのタイマー４２Ａ，４２Ｂとを有している。
【００２５】
Ａ／Ｄ変換部４１Ａは、ＡＣ／ＤＣ変換部２から供給される検出信号Ｓ（Ｖin）および検出信号Ｓ（Ｉin）に対してそれぞれＡ／Ｄ（アナログ／デジタル）変換を行うことにより、デジタルの検出信号Ｄ（Ｖin），検出信号Ｄ（Ｉin）を生成するものである。また、Ａ／Ｄ変換部４１Ｂは、ＤＣ／ＤＣ変換部３から供給される検出信号Ｓ（Ｖout）に対してＡ／Ｄ変換を行うことにより、デジタルの検出信号Ｄ（Ｖout）を生成するものである。これらＡ／Ｄ変換部４１Ａ，４１Ｂは、検出信号Ｓ（Ｖin），Ｓ（Ｉin），Ｓ（Ｖout
）を、後述する所定のタイミングで周期的にサンプリングし、Ａ／Ｄ変換を行うようになっている。
【００２６】
演算ユニット４０は、Ａ／Ｄ変換部４１Ａから供給される検出信号Ｄ（Ｖin）および検出信号Ｄ（Ｉin）と、Ａ／Ｄ変換部４１Ｂから供給される検出信号Ｄ（Ｖout）とに基づいて演算処理を行い、後述するタイミング制御信号Ｓａ，Ｓｂ１，Ｓｂ２の基となる制御信号を生成し、タイマー４２Ａ，４２Ｂへ供給するものである。なお、この演算ユニット４０の機能はソフトウェアにより構成されており、演算ユニット４０による処理は全て、デジタル信号処理装置によってなされるようになっている。このようなデジタル信号処理装置は、例えば、ロジック回路群やマイコンにより構成され、単一のＤＳＰにより構成されるのがより望ましい。
【００２７】
タイマー４２Ａは、演算ユニット４０からの制御信号に基づいてタイマー動作を行うことにより、所定の周期Ｔａを有するタイミング制御信号Ｓａを生成し、後述するＡＣ／ＤＣ変換部２内の昇圧回路２４へ出力するものである。また、タイマー４２Ｂは、演算ユニット４０からの制御信号に基づいてタイマー動作を行うことにより、所定の周期Ｔｂを有するタイミング制御信号Ｓｂ１，Ｓｂ２を生成し、後述するＤＣ／ＤＣ変換部３内のインバータ回路３１へ出力するものである。これらのタイミング制御信号Ｓａ，Ｓｂ１，Ｓｂ２はそれぞれ、昇圧回路２４またはインバータ回路３１内のスイッチング素子に対し、パルス幅変調（ＰＷＭ；Pulse Width Modulation）によるスイッチング駆動を行うための制御信号である。
【００２８】
ここで、本実施の形態では、タイミング制御信号Ｓａの周期Ｔａと、タイミング制御信号Ｓｂ１，Ｓｂ２の周期Ｔｂとが、互いに略同一となっている。そして、タイミング制御信号Ｓｂ１，Ｓｂ２の位相が、タイミング制御信号Ｓａの位相に対して進むように設定されている。言い換えると、タイミング制御信号Ｓｂ１，Ｓｂ２のタイミングが、タイミング制御信号Ｓａのタイミングに対し、微小時間早くなるように設定されている。
【００２９】
また、タイミング制御信号Ｓａとタイミング制御信号Ｓｂ１，Ｓｂ２との位相差に対応する時間が、Ａ／Ｄ変換部４１Ａ，４１Ｂによるサンプリング動作に要する遅延時間（後述する遅延時間Ｔdelay）よりも長くなるように設定されている。
【００３０】
さらに、図１に示したように、タイミング制御信号Ｓｂ２が、Ａ／Ｄ変換部４１Ａ，４１Ｂにおいてサンプリングする際のタイミング制御信号を兼ねている。ただし、タイミング制御信号Ｓｂ１が、Ａ／Ｄ変換部４１Ａ，４１Ｂにおいてサンプリングする際のタイミング制御信号を兼ねているようにしてもよい。なお、これらのタイミング制御信号Ｓａ，Ｓｂ１，Ｓｂ２の詳細については、後述する（図３）。
【００３１】
次に、図２を参照して、ＡＣ／ＤＣ変換部２およびＤＣ／ＤＣ変換部３の詳細構成について説明する。図２は、ＡＣ／ＤＣ変換部２およびＤＣ／ＤＣ変換部３の詳細構成を回路図で表したものである。
【００３２】
まず、ＡＣ／ＤＣ変換部２は、整流回路２１と、コンデンサＣ１と、入力電圧検出回路２２と、入力電流検出回路２３と、スイッチング素子ＳＷ２を含む昇圧回路２４と、平滑コンデンサ２５Ｃを含む平滑回路２５とを有している。
【００３３】
整流回路２１は、４つの整流用のダイオード２１Ｄ１〜２１Ｄ４を有するブリッジ型の整流回路である。具体的には、ダイオード２１Ｄ１のアノードおよびダイオード２１Ｄ２のカソードが互いに接続ラインＨ１を介して入力端子Ｔ１に接続され、ダイオード２１Ｄ３のアノードおよびダイオード２１Ｄ４のカソードが互いに接続ラインＬ１を介して入力
端子Ｔ２に接続されている。また、ダイオード２１Ｄ１のカソードおよびダイオード２１Ｄ３のカソードが互いに接続ラインＨ２に接続され、ダイオード２１Ｄ２のアノードおよびダイオード２１Ｄ４のアノードが互いに接続ラインＬ２に接続されている。このような構成により整流回路２１では、入力された交流入力電圧Ｖacinが整流され、接続ラインＨ２，Ｌ２間に整流電圧Ｖ１（入力電圧Ｖin）が生成されるようになっている。
【００３４】
コンデンサＣ１は、整流回路２１と後述する入力電圧検出回路２２との間において、接続ラインＨ２，Ｌ２間に配置されており、平滑用のコンデンサとして機能している。具体的には、後述するスイッチング素子ＳＷ２によるスイッチング動作の際のノイズ等を平滑化して低減するためのものである。
【００３５】
入力電圧検出回路２２は、接続ラインＨ２，Ｌ２上において、コンデンサＣ１と後述する入力電流検出回路２との間に配置されており、コンデンサＣ１の両端間の電圧Ｖ１（入力電圧Ｖin）を検出すると共に、この検出した入力電圧Ｖinに対応する検出信号Ｓ（Ｖin）を制御部４内のＡ／Ｄ変換部４１Ａへ出力するものである。なお、この入力電圧検出回路２２の具体的な回路構成としては、例えば、接続ラインＨ２，Ｌ２間に配置された分圧抵抗（図示せず）によって入力電圧Ｖinを検出してこれに応じた電圧を生成するものなどが挙げられる。
【００３６】
入力電流検出回路２３は、接続ラインＨ２上において、入力電圧検出回路２２と後述する昇圧回路２４との間に配置されており、昇圧回路２４へ流入する入力電流Ｉinを検出すると共に、この検出した入力電流Ｉinに対応する検出信号Ｓ（Ｉin）を制御部４内のＡ／Ｄ変換部４１Ａへ出力するものである。なお、この入力電流検出回路２３の具体的な回路構成としては、例えばカレントトランスを含んだものが挙げられる。
【００３７】
昇圧回路２４は、スイッチング素子ＳＷ２と、インダクタ２４Ｌと、ダイオード２４Ｄとを有している。具体的には、インダクタ２４Ｌは接続ラインＨ２上に挿入配置されており、一端が入力電流検出回路２３に接続され、他端がスイッチング素子ＳＷ２の一端（ドレイン）に接続されている。また、スイッチング素子ＳＷ２は、整流電圧Ｖ１（入力電流Ｖin）をスイッチングしてパルス電圧Ｖ２を生成するためのスイッチング素子であり、例えば電界効果型トランジスタ（ＭＯＳ−ＦＥＴ；Metal Oxide Semiconductor-Field Effect Transistor）や、バイポーラトランジスタ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などにより構成される。ここでは、スイッチング素子ＳＷ２はＮチャネルのＭＯＳ−ＦＥＴにより構成されており、ゲートが制御部４内のタイマー４２Ａから供給されるタイミング制御信号Ｓａの信号ラインに接続され、ソースが接続ラインＬ２に接続され、ドレインが接続ラインＨ２に接続されている。また、ダイオード２４Ｄのアノードはインダクタ２４Ｌの他端およびスイッチング素子ＳＷ２のドレインに接続され、ダイオード２４Ｄのカソードは、後述する平滑コンデンサ２５Ｃの一端に接続されている。このような構成により昇圧回路２４では、詳細は後述するが、整流電圧Ｖ１に基づいて昇圧されたパルス電圧Ｖ２が生成されるようになっている。
【００３８】
平滑回路２５は、例えばフィルムコンデンサを用いて構成された平滑コンデンサ２５Ｃを有している。具体的には、平滑コンデンサ２５Ｃの一端が、ダイオード２４Ｄのカソードに接続され、平滑コンデンサ２５Ｃの他端が、接続ラインＬ２に接続されている。このような構成により平滑回路２５では、パルス電圧Ｖ２が平滑化されることにより、ＤＣ／ＤＣ変換部３へ供給するための直流電圧Ｖdc1が生成されるようになっている。また、平滑コンデンサ２５Ｃは、後述するＤＣ／ＤＣ変換部３内のスイッチング素子ＳＷ３１〜ＳＷ３４によるスイッチング動作の際のノイズ等を平滑化して低減する役割も果たしている。
【００３９】
次に、ＤＣ／ＤＣ変換部３は、インバータ回路３１と、トランス３２と、整流回路３３と、平滑回路３４と、出力電圧検出回路３５とを有している。
【００４０】
インバータ回路３１は、４つのスイッチング素子ＳＷ３１〜ＳＷ３４を有するフルブリッジ型のインバータ回路である。これらスイッチング素子ＳＷ３１〜ＳＷ３４はそれぞれ、例えばＭＯＳ−ＦＥＴやバイポーラトランジスタ、ＩＧＢＴなどにより構成される。ここでは、スイッチング素子ＳＷ３１〜ＳＷ３４はそれぞれ、ＮチャネルのＭＯＳ−ＦＥＴにより構成されている。ここで、スイッチング素子ＳＷ３１のゲートは制御部４内のタイマー４２Ｂから供給されるタイミング制御信号Ｓｂ２の信号ラインに接続され、ソースがスイッチング素子ＳＷ３２のドレインに接続され、ドレインが接続ラインＨ２に接続されている。また、スイッチング素子ＳＷ３２のゲートは制御部４内のタイマー４２Ｂから供給されるタイミング制御信号Ｓｂ１の信号ラインに接続され、ソースが接続ラインＬ２に接続され、ドレインがスイッチング素子ＳＷ３１のソースに接続されている。また、スイッチング素子ＳＷ３３のゲートは制御部４内のタイマー４２Ｂから供給されるタイミング制御信号Ｓｂ１の信号ラインに接続され、ソースがスイッチング素子ＳＷ３４のドレインに接続され、ドレインが接続ラインＨ２に接続されている。また、スイッチング素子ＳＷ３４のゲートは制御部４内のタイマー４２Ｂから供給されるタイミング制御信号Ｓｂ２の信号ラインに接続され、ソースが接続ラインＬ２に接続され、ドレインがスイッチング素子ＳＷ３３のソースに接続されている。また、スイッチング素子ＳＷ３１のソースおよびスイッチング素子ＳＷ３２のドレインは、後述するトランス３２内の巻線３２１（１次側巻線）の一端に接続され、スイッチング素子ＳＷ３３のソースおよびスイッチング素子ＳＷ３４のドレインは、巻線３２１の他端に接続されている。このような構成によりインバータ回路３１では、詳細は後述するが、直流電圧Ｖdc1に基づいて巻線３２１の両端間に交流電圧（入力交流電圧）を生成するようになっている。
【００４１】
トランス３２は、巻線３２１（１次側巻線）と、巻線３２２（２次側巻線）とを有している。巻線３２２の一端は接続ラインＨ３に接続され、他端は接続ラインＬ３に接続されている。このトランス３２は、インバータ回路３１によって生成された入力交流電圧を変圧し、巻線３２２の両端に出力交流電圧を生成するものである。なお、この場合の変圧の度合いは、巻線３２１と巻線３２２との巻数比によって定まる。
【００４２】
整流回路３３は、４つの整流用のダイオード３３Ｄ１〜３３Ｄ４を有するブリッジ型の整流回路である。具体的には、ダイオード３３Ｄ１のアノードおよびダイオード３３Ｄ２のカソードが互いに接続ラインＨ３を介して巻線３２２の一端に接続され、ダイオード３３Ｄ３のアノードおよびダイオード３３Ｄ４のカソードが互いに接続ラインＬ３を介して巻線３２２の他端に接続されている。また、ダイオード３３Ｄ１のカソードおよびダイオード３３Ｄ３のカソードが互いに接続ラインＨ４に接続され、ダイオード３３Ｄ２のアノードおよびダイオード３３Ｄ４のアノードが互いに接続ラインＬ４に接続されている。このような構成により整流回路３３では、巻線３２２の両端間から入力される交流出力電圧が整流され、接続ラインＨ４，Ｌ４間に整流電圧（直流電圧Ｖdc2）が生成されるようになっている。
【００４３】
平滑回路３４は、例えばフィルムコンデンサを用いて構成された平滑コンデンサ３４Ｃを有している。具体的には、平滑コンデンサ３４Ｃの一端が、接続ラインＨ４を介してダイオード３３Ｄ１，３３Ｄ３のカソードに接続され、平滑コンデンサ３４Ｃの他端が、接続ラインＬ４を介してダイオード３３Ｄ２，３３Ｄ４のアノードに接続されている。このような構成により平滑回路３４では、直流電圧Ｖdc2が平滑化されることにより、バッテリ５０へ供給するための直流出力電圧Ｖdcout（出力電圧Ｖout）が生成されるようになっている。
【００４４】
出力電圧検出回路３５は、接続ラインＨ４，Ｌ４上において、平滑回路３４と出力端子Ｔ３，Ｔ４との間に配置されており、出力端子Ｔ３，Ｔ４を介してバッテリ５０へ供給される出力電圧Ｖoutを検出すると共に、この検出した出力電圧Ｖoutに対応する検出信号Ｓ（Ｖout）を制御部４内のＡ／Ｄ変換部４１Ｂへ出力するものである。なお、この出力電圧検出回路３５の具体的な回路構成としては、入力電圧検出回路２２と同様に、例えば、接続ラインＨ４，Ｌ４間に配置された分圧抵抗（図示せず）によって出力電圧Ｖoutを検出してこれに応じた電圧を生成するものなどが挙げられる。
【００４５】
ここで、スイッチング素子ＳＷ２が本発明における「第１のスイッチング素子」の一具体例に対応し、スイッチング素子ＳＷ３１〜ＳＷ３４が本発明における「第２のスイッチング素子」の一具体例に対応する。また、Ａ／Ｄ変換部４１Ａが本発明における「サンプリング手段」の一具体例に対応し、演算ユニット４０およびタイマー４２Ａ，４２Ｂが本発明における「制御部」の一具体例に対応する。また、直流電圧Ｖdc1が本発明における「直流入力電圧」の一具体例に対応する。また、タイミング制御信号Ｓａが本発明における「第１のタイミング制御信号」の一具体例に対応し、タイミング制御信号Ｓｂ１，Ｓｂ２が本発明における「第２のタイミング制御信号」の一具体例に対応する。
【００４６】
次に、本実施の形態のＡＣ／ＤＣコンバータ１の作用および効果について説明する。
【００４７】
最初に、図１〜図５を参照して、ＡＣ／ＤＣコンバータ１の基本動作（バッテリ５０への充電動作）について説明する。図３は、ＡＣ／ＤＣコンバータ１全体の動作をタイミング波形図で表したものであり、（Ａ）〜（Ｃ）はタイミング制御Ｓａ，Ｓｂ１，Ｓｂ２を、（Ｄ），（Ｅ）は検出信号Ｓ（Ｉin），Ｄ（Ｉin）を、それぞれ表している。
【００４８】
このＡＣ／ＤＣコンバータ１では、正弦波からなる交流入力電圧Ｖacin（商用電圧）が入力端子Ｔ１，Ｔ２間からＡＣ／ＤＣ変換部２へ供給されると、整流回路２１において整流されることにより、正の半波からなる整流電圧Ｖ１（入力電圧Ｖin）が生成される。
【００４９】
次に、昇圧回路２４では、整流電圧Ｖ１を基に、例えば図４（Ａ），（Ｂ）に示したような昇圧動作がなされることにより、昇圧されたパルス電圧Ｖ２が生成される。具体的には、スイッチング素子ＳＷ２によって整流電圧Ｖ１がスイッチングされることにより、パルス電圧Ｖ２が生成される。
【００５０】
より具体的には、まず、タイミング制御信号Ｓａに応じてスイッチング素子ＳＷ２がオン状態となったとき（図３中に示した「Ｔｒ：ＯＮ」の期間；オン期間Ｔon）には、例えば図４（Ａ）に示したように、インダクタ２４Ｌからスイッチング素子ＳＷ２へと電流Ｉ１１が流れ、これによりインダクタ２４Ｌに磁気エネルギーが蓄積される。そしてタイミング制御信号Ｓａに応じてスイッチング素子ＳＷ２がオフ状態となったとき（図３中に示した「Ｔｒ：ＯＦＦ」の期間；オフ期間Ｔoff）には、例えば図４（Ｂ）に示したように、インダクタ２４Ｌからダイオード２４Ｄ、コンデンサ２５Ｃの順に電流Ｉ１２が流れ、これによりインダクタ２４Ｌに蓄積された磁気エネルギーがコンデンサ２５Ｃへ蓄積され、昇圧動作がなされる。なお、このような昇圧動作の際の整流電圧Ｖ１とパルス電圧Ｖ２との関係は、以下の（１）式に示したようにして表される。
Ｖ２＝｛（Ｔon＋Ｔoff）／Ｔoff｝×Ｖ１  ……（１）
【００５１】
次に、平滑回路２５では、入力したパルス電圧Ｖ２が平滑化され、ＤＣ／ＤＣ変換部３へ供給するための直流電圧Ｖdc1が生成される。
【００５２】
次に、ＤＣ／ＤＣ変換部３では、入力される直流電圧Ｖdc1を基に直流電圧変換動作（降圧動作）がなされることにより、降圧された直流出力電圧Ｖdcoutが生成される。具体
的には、まずインバータ回路３１では、直流電圧Ｖdc1がスイッチングされて入力交流電圧が生成され、この入力交流電圧がトランス３２の巻線３２１へ供給される。次に、トランス３２では入力交流電圧が変圧され、巻線３２２から、変圧された（降圧された）出力交流電圧が出力される。次に、整流回路３３では、トランス３２から出力された出力交流電圧が、ダイオード３３Ｄ１〜３３Ｄ４によって整流され、整流電圧（直流電圧Ｖdc2）が生成される。次に、平滑回路３４では、入力した整流電圧が平滑化され、出力端子Ｔ３，Ｔ４から直流出力電圧Ｖdcoutとして出力される。そして、この直流出力電圧Ｖdcout（出力電圧Ｖout）および図１中に示した出力電流Ｉoutによって、バッテリ５０に対する充電がなされる。
【００５３】
この際、ＤＣ／ＤＣ変換部３では、例えば図５（Ａ），（Ｂ）に示したように、インバータ回路３１において、タイミング制御信号Ｓｂ２に応じてスイッチング素子ＳＷ３１，ＳＷ３４がオン状態になる期間（図３（Ｃ），図５（Ａ）参照）と、タイミング制御信号Ｓｂ１に応じてスイッチング素子ＳＷ３２，ＳＷ３３がオン状態になる期間（図３（Ｂ），図５（Ｂ）参照）とが、交互に繰り返される。具体的には、まず、図５（Ａ）に示したように、スイッチング素子ＳＷ３１，ＳＷ３４がそれぞれオン状態になると、スイッチング素子ＳＷ３１からスイッチング素子ＳＷ３４の方向に、１次側ループ電流Ｉ２１ａが流れる。また、巻線３２２、ダイオード３３Ｄ１、平滑コンデンサ３４Ｃおよびダイオード３３Ｄ４を順に通る２次側ループ電流Ｉ２２ａが流れる。一方、図５（Ｂ）に示したように、スイッチング素子ＳＷ３２，ＳＷ３３がそれぞれオン状態になると、スイッチング素子ＳＷ３３からスイッチング素子ＳＷ３２の方向に、１次側ループ電流Ｉ２１ｂが流れる。また、巻線３２２、ダイオード３３Ｄ３、平滑コンデンサ３４Ｃおよびダイオード３３Ｄ２を順に通る２次側ループ電流Ｉ２２ｂが流れる。
【００５４】
次に、図１〜図３を参照して、本発明の特徴的部分の１つである、制御部４による制御動作（タイミング制御信号Ｓａ，Ｓｂ１，Ｓｂ２の生成動作）について、詳細に説明する。
【００５５】
まず、上記充電動作の際には、入力電圧検出回路２２によって入力電圧Ｖinが検出され、入力電流検出回路２３によって入力電流Ｉinが検出され、出力電圧検出回路３５によって出力電圧Ｖoutが検出される。そして、入力電圧検出回路２２から検出信号Ｓ（Ｖin）が、入力電流検出回路２３から検出信号Ｓ（Ｉin）が、出力電圧検出回路３５から検出信号Ｓ（Ｖout）が、それぞれ制御部４へ供給される。
【００５６】
次に、制御部４内のＡ／Ｄ変換部４１Ａでは、検出信号Ｓ（Ｖin），検出信号Ｓ（Ｉin）に対してそれぞれＡ／Ｄ変換がなされることにより、デジタルの検出信号Ｄ（Ｖin），検出信号Ｄ（Ｉin）が生成され、演算ユニット４０へ供給される。一方、Ａ／Ｄ変換部４１Ｂでは、検出信号Ｓ（Ｖout）に対してＡ／Ｄ変換がなされることにより、デジタルの検出信号Ｄ（Ｖout）が生成され、演算ユニット４０へ供給される。
【００５７】
次に、演算ユニット４０およびタイマー４２Ａ，４２Ｂでは、これらの検出信号Ｄ（Ｖin），検出信号Ｄ（Ｉin），検出信号Ｄ（Ｖout）に基づき、所定の周期Ｔａを有するタイミング制御信号Ｓａと、所定の周期Ｔｂを有するタイミング制御信号Ｓｂ１，Ｓｂ２とが生成される。そして、タイミング制御信号Ｓａは、昇圧回路２４内のスイッチング素子ＳＷ２へ供給され、ＰＷＭによるスイッチング駆動がなされる。また、タイミング制御信号Ｓｂ１，Ｓｂ２は、インバータ回路３１内のスイッチング素子ＳＷ３１〜ＳＷ３４へ供給され、ＰＷＭによるスイッチング駆動がなされる。このようにして、ＡＣ／ＤＣ変換部４１Ａにおいてサンプリングされた検出信号Ｓ（Ｖin），検出信号Ｓ（Ｉin）基づくタイミング制御信号Ｓａを用いて、ＡＣ／ＤＣ変換部２内のスイッチング素子ＳＷ２のスイッチング駆動が制御されることにより、ＡＣ／ＤＣ変換部２において、高精度のＰＦＣ動作
が可能となる。
【００５８】
またこの際、本実施の形態では、例えば図３に示したように、タイミング制御信号Ｓａの周期Ｔａとタイミング制御信号Ｓｂ１，Ｓｂ２の周期Ｔｂとが、互いに略同一となっていると共に、タイミング制御信号Ｓｂ１，Ｓｂ２の位相がタイミング制御信号Ｓａの位相に対して進むように設定されている。具体的には、タイミング制御信号Ｓｂ１，Ｓｂ２のオン・オフが切り替わるタイミングｔｂ（ｔ１，ｔ３，ｔ５，ｔ７等）のほうが、タイミング制御信号Ｓａのオン・オフが切り替わるタイミングｔａ（ｔ２，ｔ４，ｔ６，ｔ８等）よりも、微小時間早くなるように設定されている。
【００５９】
これにより、このようなタイミング制御信号Ｓｂ１，Ｓｂ２に基づいて、スイッチング素子ＳＷ２のスイッチング動作（タイミングｔ２，ｔ４，ｔ６，ｔ８等での動作）よりも前に（例えば、図中のサンプリングタイミングｔｓ）、Ａ／Ｄ変換部４１Ａ，４１Ｂにおいて検出信号Ｓ（Ｉin），Ｓ（Ｖin）をサンプリングすることが可能となる。したがって、Ａ／Ｄ変換部４１Ａにおけるサンプリングの際に、スイッチング素子ＳＷ２によるスイッチング・ノイズ（例えば、図中の矢印Ｐ１で示したノイズ）が低減される。
【００６０】
また、タイミング制御信号Ｓｂ２が、Ａ／Ｄ変換部４１Ａ，４１Ｂにおいて検出信号Ｓ（Ｉin），Ｓ（Ｖin）をサンプリングする際のタイミング制御信号を兼ねている。これにより、サンプリングする際のタイミング制御信号用に、タイマー４１Ａ，４１Ｂとは別途のタイマーを設ける必要がなくなり、ＡＣ／ＤＣコンバータ１全体の構成が簡素化する。
【００６１】
さらに、タイミング制御信号Ｓａとタイミング制御信号Ｓｂ１，Ｓｂ２との位相差に対応する時間（例えば、タイミングｔ１〜ｔ２間の時間）が、Ａ／Ｄ変換部４１Ａ，４１Ｂによるサンプリング動作に要する遅延時間Ｔdelay（図３参照）よりも長くなっている。言い換えると、タイミング制御信号Ｓｂ２によるサンプリング開始（例えば、タイミングｔ１）から、実際にサンプリングが行われる（例えば、サンプリングタイミングｔｓ）までの遅延時間Ｔdelayが、タイミング制御信号Ｓａとタイミング制御信号Ｓｂ１，Ｓｂ２との位相差に対応する時間よりも短くなっている。これにより、ＡＣ／ＤＣ変換部２内のスイッチング素子ＳＷ２がオンからオフへと切り替わるタイミング（例えば、タイミングｔ２）の直前の検出信号Ｓ（Ｉin），Ｓ（Ｖin）をサンプリングすることが可能となる。また、サンプリング動作がスイッチング素子ＳＷ２のスイッチング動作よりも確実に前に行われるため、サンプリングの際のスイッチング・ノイズが完全に回避され得る。このようにして、スイッチング素子ＳＷ２がオンからオフへと切り替わるタイミングの直前にサンプリングするのが好ましいのは、以下の理由によるものである。すなわち、図中の矢印Ｐ２で示したように、この時に、ＡＣ／ＤＣ変換部２内を流れる入力電流Ｉnが最大になるため、この電流値を管理することにより、入力電流Ｉinの値を定格値内に収めることが容易となるためである。なお、切り替わるタイミングの直後のスイッチング・ノイズが収束した時を、サンプリングタイミングに設定することも可能であるが、スイッチング・ノイズが収束するまで待つ必要があること、および、ノイズが収束する時間は回路網や実装される部品の特性等に依存するためにばらつきを持つこと等により、切り替わるタイミングの直前に設定するのが望ましいと言える。
【００６２】
以上のように本実施の形態では、ＡＣ／ＤＣ変換部４１Ａにおいてサンプリングされた検出信号Ｓ（Ｖin），検出信号Ｓ（Ｉin）基づくタイミング制御信号Ｓａを用いて、ＡＣ／ＤＣ変換部２内のスイッチング素子ＳＷ２のスイッチング駆動を制御するようにしたので、ＡＣ／ＤＣ変換部２において高精度のＰＦＣ動作を行うことが可能となる。また、タイミング制御信号Ｓａの周期Ｔａとタイミング制御信号Ｓｂ１，Ｓｂ２の周期Ｔｂとが、互いに略同一となっていると共に、タイミング制御信号Ｓｂ１，Ｓｂ２の位相がタイミング制御信号Ｓａの位相に対して進んでいるようにしたので、Ａ／Ｄ変換部４１Ａにおける
サンプリングの際に、スイッチング素子ＳＷ２によるスイッチング・ノイズを低減することができる。よって、２段構成のＡＣ／ＤＣコンバータにおいて、高精度かつ高力率による動作（充電動作）を行うことが可能となる。
【００６３】
また、タイミング制御信号Ｓａとタイミング制御信号Ｓｂ１，Ｓｂ２との位相差に対応する時間が、Ａ／Ｄ変換部４１Ａ，４１Ｂによるサンプリング動作に要する遅延時間Ｔdelayよりも長くなるようにしたので、Ａ／Ｄ変換部４１Ａにおいて、検出信号Ｓ（Ｉin）のサンプリング動作が、スイッチング素子ＳＷ２のスイッチング動作よりも確実に前に行われるようになる。よって、サンプリングの際のスイッチング・ノイズを完全に回避することができ、さらに高精度かつ高力率な充電動作を行うことが可能となる。
【００６４】
また、タイミング制御信号Ｓｂ２が、Ａ／Ｄ変換部４１Ａ，４１Ｂにおいて検出信号Ｓ（Ｉin），Ｓ（Ｖin）をサンプリングする際のタイミング制御信号を兼ねているようにしたので、サンプリングする際のタイミング制御信号用に、タイマー４１Ａ，４１Ｂとは別途のタイマーを設ける必要がなくなる。よって、ＡＣ／ＤＣコンバータ１全体の構成を簡素化することができる。これにより、演算ユニット４０として、安価なＤＳＰを用いることができ、ＡＣ／ＤＣコンバータ１を安価に製造することが可能となる。
【００６５】
なお、本実施の形態では、タイミング制御信号Ｓａの周期Ｔａとタイミング制御信号Ｓｂ１，Ｓｂ２の周期Ｔｂとが、互いに略同一となっている場合について説明したが、このような場合には限られない。具体的には、スイッチング・ノイズの影響を受けない位相を取れる範囲内で、例えば、周期Ｔａ，Ｔｂのうちの一方が他方の整数倍となっているようにしてもよい。ただし、周期Ｔａが周期Ｔｂよりも長くなるようにするのが好ましい。、逆に、周期Ｔａが周期Ｔｂよりも短くなるように設定されている場合と比べ、ＡＣ／ＤＣ変換部２およびＤＣ／ＤＣ変換部３の動作が行い易くなり、ＡＣ／ＤＣコンバータ１全体の効率が向上するからである。すなわち、例えば図６（Ａ）〜図６（Ｃ）に示したように、周期Ｔａが周期Ｔｂの整数倍となっている（ここでは、Ｔａ＝３×Ｔｂとなっている）ようにするのが好ましいと言える。
【００６６】
以上、実施の形態を挙げて本発明を説明したが、本発明はこの実施の形態に限定されるものではなく、種々の変形が可能である。
【００６７】
例えば、上記実施の形態で説明したＡＣ／ＤＣ変換部、ＤＣ／ＤＣ変換部、整流回路、昇圧回路、平滑回路、インバータ回路および制御部の構成は、これらには限られず、他の構成であってもよい。
【００６８】
具体的には、例えば図７に示したＡＣ／ＤＣ変換部２Ａのように、入力電圧検出回路２２の代わりに、入力電圧Ｖinにおけるゼロクロスポイントを検出するゼロクロスポイント検出回路２６を設けるようにしてもよい。具体的には、このゼロクロスポイント検出回路２６は、トランス２６１と、４つのダイオード２６Ｄ１〜２６Ｄ４と、抵抗器２６Ｒと、定電圧源２６２と、比較器２６３とを有している。ここで、トランス２６１の一方の巻線２６１Ａは、接続ラインＨ１，Ｌ１間に接続され、他方の巻線２６１Ｂは、ダイオード２６Ｄ１のカソードおよびダイオード２６Ｄ３のアノード同士と、ダイオード２６Ｄ２のカソードおよびダイオード２６Ｄ４のアノード同士との間に接続されている。また、ダイオード２６Ｄ１，２６Ｄ２のアノード同士は互いに接地され、ダイオード２６Ｄ３，２６Ｄ４のカソード同士は互いに抵抗器２６Ｒの一端および比較器２６３の負極入力端子に接続されている。また、抵抗器２６Ｒの他端は接地され、比較器２６３の正極入力端子は、定電圧Ｖｃの電源である定電圧源２６２に接続されている。また、比較器２６３の出力端子からはゼロクロスポイントの検出信号Ｓ（ｚｐ）が出力され、制御部４へ供給されるようになっている。このような構成のＡＣ／ＤＣ変換部２Ａを備えたＡＣ／ＤＣコンバータで
は、制御部４において、ゼロクロスポイント検出回路２６により検出されたゼロクロスポイント（具体的には、検出信号Ｓ（ｚｐ））の周期の２倍等の周期を有する正弦波を、演算またはルックアップテーブル（ＬＵＴ）を用いて生成し、このような正弦波を用いてタイミング制御信号Ｓａ，Ｓｂ１，Ｓｂ２の生成がなされる。これにより、ノイズ等に起因して入力電流Ｉinが正弦波形から歪んでいるような場合であっても、入力電圧Ｖinの波形によらず、高調波電流を確実に低減することが可能となる。
【００６９】
また、上記実施形態のＡＣ／ＤＣ変換部２では、整流回路と昇圧回路とを別々に設けると共に、スイッチング素子を昇圧回路内に設けている場合について説明したが、例えば図８に示したＡＣ／ＤＣ変換部２Ｂのように、整流回路として同期整流回路２７を用いると共に、その同期整流回路２７を昇圧回路の一部として、同期整流回路２７内のスイッチング素子ＳＷ２１〜ＳＷ２４によって昇圧回路のスイッチング素子を兼ねるようにしてもよい。具体的には、この同期整流回路２７は、２つのインダクタ２４Ｌ１，２４Ｌ２と、４つのスイッチング素子ＳＷ２１〜ＳＷ２４と、ダイオード２４Ｄとを有している。インダクタ２４Ｌ１は接続ラインＨ１上に挿入配置され、インダクタ２４Ｌ２は接続ラインＬ１上に挿入配置されている。また、スイッチング素子ＳＷ２１のゲートは、制御部４内のタイマー４２Ａから供給されるタイミング制御信号Ｓａ２の信号ラインに接続され、ソースが接続ラインＨ１に接続され、ドレインが接続ラインＨ２に接続されている。また、スイッチング素子ＳＷ２２のゲートは、制御部４内のタイマー４２Ａから供給されるタイミング制御信号Ｓａ１の信号ラインに接続され、ソースが接続ラインＬ２に接続され、ドレインが接続ラインＨ１に接続されている。また、スイッチング素子ＳＷ２３のゲートは、制御部４内のタイマー４２Ａから供給されるタイミング制御信号Ｓａ１の信号ラインに接続され、ソースが接続ラインＬ１に接続され、ドレインが接続ラインＨ２に接続されている。また、スイッチング素子ＳＷ２４のゲートは、制御部４内のタイマー４２Ａから供給されるタイミング制御信号Ｓａ２の信号ラインに接続され、ソースが接続ラインＬ２に接続され、ドレインが接続ラインＬ１に接続されている。また、ダイオード２４Ｄのアノードは、スイッチング素子ＳＷ２１，ＳＷ２３のドレインに接続され、ダイオード２４Ｄのカソードは、平滑コンデンサ２５Ｃの一端に接続されている。このような構成により同期整流回路２７では、入力電圧Ｖinが正のときには、スイッチング素子ＳＷ２１，ＳＷ２４がオン状態となり、スイッチング素子ＳＷ２３がオフ状態となり、スイッチング素子ＳＷ２２がオン・オフ状態（時比率が制御された状態）となる。一方、入力電圧Ｖinが負のときには、スイッチング素子ＳＷ２２，ＳＷ２３がオン状態となり、スイッチング素子ＳＷ２１がオフ状態となり、スイッチング素子ＳＷ２４がオン・オフ状態（時比率が制御された状態）となる。
【００７０】
また、例えば図９〜図１２に示したＡＣ／ＤＣコンバータ１Ｃのように、ＡＣ／ＤＣ変換部２の代わりに図８に示したＡＣ／ＤＣ変換部２Ｂを設けると共に、ＤＣ／ＤＣ変換部３の代わりにＤＣ／ＤＣ変換部３Ｃを設けるようにしてもよい。具体的には、ＡＣ／ＤＣ変換部２Ｂでは、スイッチング素子ＳＷ２１〜ＳＷ２４がそれぞれＭＯＳ−ＦＥＴにより構成されている。また、ＤＣ／ＤＣ変換部３Ｃでは、スイッチング素子ＳＷ３１〜ＳＷ３４がそれぞれＭＯＳ−ＦＥＴにより構成されていると共に、整流ダイオード３３Ｄ１〜３３Ｄ３の代わりに、ＭＯＳ−ＦＥＴにより構成されたスイッチング素子ＳＷ４１〜ＳＷ４４が設けられている。この場合、スイッチング素子ＳＷ２１〜ＳＷ２４，ＳＷ３１〜ＳＷ３４，ＳＷ４１〜ＳＷ４４はそれぞれ、スイッチング素子と、それらに並列接続された整流ダイオード（スイッチング素子の寄生ダイオード）とからなるとみなすことができる。このように構成した場合、上記実施の形態で説明したような、入力端子Ｔ１，Ｔ２から入力される交流入力電圧Ｖacinをに基づいて直流出力電圧Ｖdcoutを生成し、出力端子Ｔ３，Ｔ４から出力する順方向動作（図９，図１０中に示した矢印の電流経路を参照）に加え、出力端子Ｔ３，Ｔ４から入力される直流入力電圧Ｖdcinに基づいて交流出力電圧Ｖacoutを生成し、入力端子Ｔ１，Ｔ２から出力する逆方向動作（図１１，図１２中に示した矢
印の電流経路を参照）も行うことが可能となる（双方向動作が可能となる）。その場合、逆方向動作時には、整流回路３３がインバータ回路として機能すると共に、インバータ回路３１が整流回路として機能することになる。
【００７１】
なお、この場合、入力端子Ｔ１，Ｔ２が本発明における「第１の入出力端子」の一具体例に対応し、出力端子Ｔ３，Ｔ４が本発明における「第２の入出力端子」の一具体例に対応する。また、スイッチング素子ＳＷ２１〜ＳＷ２４が本発明における「第１のスイッチング素子」の一具体例に対応し、スイッチング素子ＳＷ３１〜ＳＷ３４，ＳＷ４１〜ＳＷ４４が本発明における「第２のスイッチング素子」の一具体例に対応する。
【００７２】
また、これまでは、ＡＣ／ＤＣコンバータ全体を、バッテリ等に対する充電装置として用いる場合について説明したが、本発明のＡＣ／ＤＣコンバータは、そのような充電装置以外にも、例えば家電等の電源装置など、他の用途にも適用することが可能である。
【００７３】
また、上記実施の形態では、制御部４内の演算ユニット４０の機能をソフトウェアによって構成するようにした場合で説明したが、この演算ユニット４０の機能をハードウェアによって構成するようにしてもよい。ただし、ハードウェアによって構成した場合には回路規模が大きくなると共に、各素子のばらつきを補正するのが難しいことから、上記実施の形態のようにソフトウェアによって構成するのが好ましい。
【図面の簡単な説明】
【００７４】
【図１】本発明の一実施の形態に係るＡＣ／ＤＣコンバータの構成を表すブロック図である。
【図２】図１に示したＡＣ／ＤＣ変換部およびＤＣ／ＤＣ変換部の詳細構成を表す回路図である。
【図３】ＡＣ／ＤＣコンバータ全体の動作を説明するためのタイミング波形図である。
【図４】図２に示したＡＣ／ＤＣ変換部内の昇圧回路の動作を説明するための回路図である。
【図５】図２に示したＤＣ／ＤＣ変換部の動作を説明するための回路図である。
【図６】本発明の変形例に係るＡＣ／ＤＣコンバータ全体の動作を説明するためのタイミング波形図である。
【図７】本発明の他の変形例に係るＡＣ／ＤＣ変換部の構成を表す回路図である。
【図８】本発明の他の変形例に係るＡＣ／ＤＣ変換部の構成を表す回路図である。
【図９】本発明の他の変形例に係るＡＣ／ＤＣコンバータ全体の順方向動作を説明するための回路図である。
【図１０】本発明の他の変形例に係るＡＣ／ＤＣコンバータ全体の順方向動作を説明するための回路図である。
【図１１】本発明の他の変形例に係るＡＣ／ＤＣコンバータ全体の逆方向動作を説明するための回路図である。
【図１２】本発明の他の変形例に係るＡＣ／ＤＣコンバータ全体の逆方向動作を説明するための回路図である。
【符号の説明】
【００７５】
１，１Ｃ…ＡＣ／ＤＣコンバータ、１０…商用電源、２，２Ａ，２Ｂ…ＡＣ／ＤＣ変換部、２１…整流回路、２１Ｄ１〜２１Ｄ４…ダイオード、２２…入力電圧検出回路、２３…入力電流検出回路、２４…昇圧回路、２４Ｌ，２４Ｌ１，２４Ｌ２…インダクタ、２４Ｄ…ダイオード、２５…平滑回路、２５Ｃ…平滑コンデンサ、２６…ゼロクロスポイント検出回路、２６１…トランス、２６１Ａ，２６１Ｂ…巻線、２６２…定電圧電源、２６３…比較器、２６Ｄ１〜２６Ｄ４…ダイオード、２６Ｒ…抵抗器、２７…同期整流回路、３
，３Ｃ…ＤＣ／ＤＣ変換部、３１…インバータ回路、３２…トランス、３２１，３２２…巻線、３３…整流回路、３３Ｄ１〜３３Ｄ４…ダイオード、３４…平滑回路、３４Ｃ…平滑コンデンサ、３５…出力電圧検出回路、４…制御部、４０…演算ユニット、４１Ａ，４１Ｂ…Ａ／Ｄ変換部、４２Ａ，４２Ｂ…タイマー、５０…バッテリ、６０…負荷、Ｔ１，Ｔ２…入力端子、Ｔ３，Ｔ４…出力端子、Ｈ１，Ｌ１，Ｈ２，Ｌ２，Ｈ３，Ｌ３，Ｈ４，Ｌ４…接続ライン、Ｖacin…交流入力電圧、Ｖ１（Ｖin）…整流電圧（入力電圧）、Ｖ２…パルス電圧、Ｖ３…電圧、Ｖdc1，Ｖdc2…直流電圧、Ｖｃ…定電圧、Ｖdcout（Ｖout）…直流出力電圧（出力電圧）、Ｉin…入力電流、Ｉout…出力電流、Ｉ１１，Ｉ１２，Ｉ２１ａ，Ｉ２１ｂ，Ｉ２２ａ，Ｉ２２ｂ…電流、Ｓ（Ｖin），Ｓ（Ｉin），Ｓ（Ｖout），Ｓ（ｚｐ），Ｄ（Ｖin），Ｄ（Ｉin），Ｄ（Ｖout）…検出信号、Ｓａ，Ｓａ１，Ｓａ２，Ｓｂ１，Ｓｂ２…タイミング制御信号、Ｃ１…コンデンサ、ＳＷ２，ＳＷ２１〜ＳＷ２４，ＳＷ３１〜ＳＷ３４，ＳＷ４１〜ＳＷ４４…トランジスタ（スイッチング素子）、Ｔａ，Ｔｂ…タイミング制御信号の周期、ｔ１〜ｔ８，ｔａ，ｔｂ…タイミング。
【図１】
2010081736.tif 000003
【図２】
2010081736.tif 000004
【図３】
2010081736.tif 000005
【図４】
2010081736.tif 000006
【図５】
2010081736.tif 000007
【図６】
2010081736.tif 000008
【図７】
2010081736.tif 000009
【図８】
2010081736.tif 000010
【図９】
2010081736.tif 000011
【図１０】
2010081736.tif 000012
【図１１】
2010081736.tif 000013
【図１２】
2010081736.tif 000014