(57)【要約】【課題】信号処理システム回路の面積の増加を招くことなく、音量を一定に保ち、かつ、アタックタイム及びリリースタイムの調整を細かなタイミングで制御することができる信号処理装置を提供する。【解決手段】デジタルＡＬＣ３０のＣＬＫ生成部３２で三角波生成回路２４で生成した三角波を逓倍した逓倍クロック信号を生成し、信号変換部３４で逓倍クロック信号に基づいて出力段２８から出力された１ビットのデジタルオーディオ信号を多ビットのデジタル信号に変換して入力信号の電圧値をモニタし、レベルコントロール部３６でＬＳＩ１０外部から入力されたターゲットレベルに基づいて電圧レベルを制御し、ボリューム制御部３８でＬＳＩ１０外部から入力された制御信号に基づいて入力信号の波形を変化させるようにゲイン調整信号をＰＧＡ２０に出力する。【選択図】図３
2010081189.tif 000002
【特許請求の範囲】
【請求項１】
外部から入力されたアナログ信号のレベルを、予め設定されたゲインに基づいて増幅する増幅手段と、
前記増幅手段で増幅されたアナログ信号を三角波出力手段から出力された三角波によりパルス幅変調したデジタル信号であるパルス幅変調信号を生成するパルス幅変調信号生成手段と、
前記パルス幅変調号生成手段により生成されたパルス幅変調信号に予め定められた処理を施したデジタル信号を外部に出力するデジタル信号処理手段と、
前記デジタル信号処理手段により出力されるデジタル信号又は前記パルス幅変調信号生成手段により生成されたデジタル信号であるパルス幅変調信号の電圧レベルを検出し、検出した電圧レベルに基づいて前記増幅手段のゲインを調整するゲイン調整手段と、
を備えた信号処理装置。
【請求項２】
前記ゲイン調整手段は、検出した電圧レベルの所定時間のパワーの平均値を算出し、算出したパワーの平均値が予め定められたパワー目標値と一致するように前記デジタル信号の波形全体の振幅を変化させるために、前記増幅手段のゲインを調整する、請求項１に記載の信号処理装置。
【請求項３】
前記ゲイン調整手段は、検出した電圧レベルのピークが予め定めたピーク目標値と一致するように前記デジタル信号の波形の一部のピーク値を変化させるために、前記増幅手段のゲインを調整する、請求項１に記載の信号処理装置。
【請求項４】
前記ゲイン調整手段は、クロック信号を生成するクロック信号生成部と、前記クロック信号生成部により生成されたクロック信号と前記デジタル信号とに基づいて前記デジタル信号の電圧レベルを検出する検出手段と、を備える、請求項１から請求項３のいずれか１項に記載の信号処理装置。
【請求項５】
前記クロック信号生成部は、前記三角波生成手段により生成された三角波を逓倍する位相同期回路である、請求項４に記載の信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ音声信号のゲインを調整し、デジタル信号に変換したデジタル音声信号を出力する信号処理装置に関するものである。
【背景技術】
【０００２】
Ｄ級アンプを備えた半導体集積回路（ＬＳＩ）等の信号処理装置により、アナログの音声信号を増幅し、増幅した信号をデジタルの音声信号に変換し、スピーカに出力する信号処理システム回路が知られている。図９は、従来の信号処理装置１００の概略構成の一例を示す概略構成図である。
【０００３】
従来の信号処理装置（半導体集積回路）１００は、プリアンプ部１１２及びＤ級アンプ１１４を備えて構成されている。プリアンプ部１２０のＶＣＡ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｅｄ  Ａｍｐｌｉｆｉｅｒ、電圧制御増幅器）１２０で外部から入力されたアナログオーディオ信号を増幅してＤ級アンプ１１４に出力する。Ｄ級アンプ１１４のコンパレータ（ＣＯＭＰ）１２２では、入力されたオーディオ信号と三角波生成回路１２４で生成された三角波とに基づいてパルス幅変調したＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）波をＰＷＭ  ｍｏｄｕｌａｔｏｒ（ＰＷＭモジュレータ）１２６で信号処理し、出力段１２８から外部のスピーカ１１６に出力する。また、プリアンプ部１１２は、ＶＣＡ１２０の出力をモニタするピークホールド回路１３０を備えている。ピークホールド回路１３０は、ＶＣＡ１２０の出力のピーク値を検出し、フィードバックによりＶＣＡ１２０のゲインを調整することにより、半導体集積回路１００から出力されるデジタル音声信号の音量を一定に保つ。
【０００４】
ピークホールド回路１３０でピーク値を検出するために必要な大容量のコンデンサ１３２及び抵抗１３４は、半導体集積回路１００の外付け部品として付加される。そのため、信号処理システム回路全体の面積が増加する、という問題がある。
【０００５】
また、アナログ信号を外付け部品により制御するため、アタックタイム（増幅器のゲインを所定のレベルまで低下させるまでの時間）及びリリースタイム（増幅器のゲインを所定のレベルまで上昇させるまでの時間）等の細かなタイミングの制御が困難な上、さらに信号処理システム回路全体の面積が増加する、という問題がある。
【０００６】
外付けの回路を設けることなく、アタックタイム及びリリースタイムを適切に設定することができる技術として、入力オーディオ信号の上昇または低下に合わせて基準レベルを上昇または低下させ、電子ボリュームのゲインが基準レベルに対応付けられたゲインとなるように調整することにより、電子ボリュームのゲインを制御するＡＧＣ回路が知られている。（例えば、特許文献１参照）。
【特許文献１】特開２００８−０１７３６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記特許文献１に記載の技術は、入力オーディオ信号に応じて電子ボリュームのアタックタイム及びリリースタイムを適切に設定するためのものであり、スピーカ等の外部に出力されるデジタルオーディオ信号の音量を一定に保つものではない。
【０００８】
本発明は、上記課題を解消するためになされたもので、信号処理システム回路の面積の増加を招くことなく、音量を一定に保ち、かつ、アタックタイム及びリリースタイムの調整を細かなタイミングで制御することができる信号処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、請求項１に記載の信号処理装置は、外部から入力されたアナログ信号のレベルを、予め設定されたゲインに基づいて増幅する増幅手段と、前記増幅手段で増幅されたアナログ信号を三角波出力手段から出力された三角波によりパルス幅変調したデジタル信号であるパルス幅変調信号を生成するパルス幅変調信号生成手段と、前記パルス幅変調号生成手段により生成されたパルス幅変調信号に予め定められた処理を施したデジタル信号を外部に出力するデジタル信号処理手段と、前記デジタル信号処理手段により出力されるデジタル信号又は前記パルス幅変調信号生成手段により生成されたデジタル信号であるパルス幅変調信号の電圧レベルを検出し、検出した電圧レベルに基づいて前記増幅手段のゲインを調整するゲイン調整手段と、を備える。
【００１０】
請求項２に記載の信号処理装置は、請求項１に記載の信号処理装置において、前記ゲイン調整手段は、検出した電圧レベルの所定時間のパワーの平均値を算出し、算出したパワーの平均値が予め定められたパワー目標値と一致するように前記デジタル信号の波形全体の振幅を変化させるために、前記増幅手段のゲインを調整する。
【００１１】
請求項３に記載の信号処理装置は、請求項１に記載の信号処理装置において、前記ゲイン調整手段は、検出した電圧レベルのピークが予め定めたピーク目標値と一致するように前記デジタル信号の波形の一部のピーク値を変化させるために、前記増幅手段のゲインを調整する。
【００１２】
請求項４に記載の信号処理装置は、請求項１から請求項３のいずれか１項に記載の信号処理装置において、前記ゲイン調整手段は、クロック信号を生成するクロック信号生成部と、前記クロック信号生成部により生成されたクロック信号と前記デジタル信号とに基づいて前記デジタル信号の電圧レベルを検出する検出手段と、を備える。
【００１３】
請求項５に記載の信号処理装置は、請求項４に記載の信号処理装置において、前記クロック信号生成部は、前記三角波生成手段により生成された三角波を逓倍する位相同期回路である。
【発明の効果】
【００１４】
本発明によれば、信号処理システム回路の面積の増加を招くことなく、音量を一定に保ち、かつ、アタックタイム及びリリースタイムの調整を細かなタイミングで制御することができる、という効果が得られる。
【発明を実施するための最良の形態】
【００１５】
［第１の実施の形態］
以下、図面を参照して本発明の実施の形態を詳細に説明する。図１は、本実施の形態の信号処理装置の概略構成の一例を示す概略構成図である。本実施の形態の信号処理装置１０は、ＬＳＩ（半導体集積回路）として構成されている。本実施の形態の信号処理装置（ＬＳＩ）１０は、プリアンプ部１２及びＤ級アンプ１４を備えて構成されており、プリアンプ部１２に外部から入力されたアナログ音声信号の信号レベルを調整し、デジタル信号に変換したデジタル音声信号を外部のスピーカ１６に出力するものである。
【００１６】
プリアンプ部１２は、ＰＧＡ（Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｉｎ  Ａｍｐｌｉｆｉｅｒ、ボリューム回路）２０を備えて構成されている。ＰＧＡ２０は、外部から入力されたアナログ音声信号のレベルを増幅し、Ｄ級アンプ１４にアナログ信号を出力する。Ｄ級アンプ１４は、コンパレータ（ＣＯＭＰ）２２、三角波生成回路２４、ＰＷＭ  ｍｏｄｕｌａｔｏｒ２６、出力段２８、及びデジタルＡＬＣ（デジタルＡｕｔｏ  Ｌｅｖｅｌ  Ｃｏｎｔｒｏｌｌｅｒ、自動感度調整）３０を備えて構成されている。
【００１７】
ＣＯＭＰ２２は、入力されたアナログのオーディオ信号と三角波生成回路２４で生成された三角波とに基づいてパルス幅変調しデジタル信号であるＰＷＭ信号とする。本実施の形態のＰＷＭ信号及びＰＬＬ出力である逓倍クロック信号（詳細後述）の具体的一例を図２に示す。本実施の形態のＰＷＭ信号は、三角波よりもオーディオ信号が大きいときは「Ｈ」レベル、三角波よりもオーディオ信号が小さいときは「Ｌ」レベルを示す矩形波信号である。オーディオ信号が基準よりも小さい、または大きい場合、図２に示すようにＰＷＭ信号は変化する。
【００１８】
ＰＷＭ  ｍｏｄｕｌａｔｏｒ（ＰＷＭモジュレータ）２６は、パルス幅変調されたＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）信号に予め定められたデジタル信号処理を施す。予め定められたデジタル信号処理としては、サンプリングレート変換、オーバーサンプリング、及びノイズシェーパ等が挙げられる。出力段２８は、ＰＷＭ信号をデジタル信号処理したデジタルのオーディオ信号を外部のスピーカ１６に出力する。
【００１９】
本実施の形態のデジタルＡＬＣ３０の動作について、詳細に説明する。本実施の形態のデジタルＡＬＣ３０は、出力段２８から出力されたデジタル信号のレベルを検出し、検出したレベルに基づいてＰＧＡ２０のゲインを調整する。図３は、本実施の形態のＰＧＡ２０及びデジタルＡＬＣ３０の詳細な構成の一例を示す構成図である。本実施の形態のデジタルＡＬＣ３０は、ＣＬＫ（Ｃｌｏｃｋ、クロック）生成部３２、信号変換部３４、レベルコントロール部３６、及びボリューム制御部３８を含んで構成されている。
【００２０】
ＣＬＫ生成部３２は、三角波生成回路２４で生成された三角波のクロックを逓倍した逓倍クロック信号を生成し、信号変換部３４に出力する。ＣＬＫ生成部３２の具体的一例としては、ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋ  Ｌｏｏｐ、位相同期回路）が挙げられる。ＰＬＬ３２の概略構成の一例を図４に示す。ＰＬＬ３２は、位相比較器５０、チャージポンプ５２、ループフィルタ５４、ＶＣＯ（電圧制御発振回路）５６、及び分周器５８を含んで構成されている。
【００２１】
位相比較器５０は、入力された三角波クロックと分周器５８から入力される信号との位相差信号を出力する。チャージポンプ５２は、位相差信号を電圧に変換して出力する。ループフィルタ５４は、位相補償用のローパスフィルタである。ＶＣＯ５６は、入力された電圧により出力信号（逓倍クロック信号）の周波数を制御する回路である。分周器５８は、入力された信号の周波数を逓倍して出力する回路である。なお、三角波を何逓倍するかは、外部から入力されるオーディオ信号と、モニタ電圧（詳細後述）との誤差により予め定めればよい。なお、逓倍クロック信号が細かい（逓倍数が大きい）ほど、より誤差は少なくなるが処理に時間がかかるため、誤差及び処理時間との兼ね合いにより定めることが好ましい。具体的一例としては、三角波の周波数が数百ｋＨｚに対して２６倍前後（誤差５％程度）が挙げられる。
【００２２】
なお、本実施の形態では、三角波生成回路２４により生成された三角波を逓倍した逓倍クロック信号をＣＬＫ生成部３２で生成し、用いているがこれに限らず、ＬＳＩ１０の外部から早い周期のクロック信号が入力されるようにし、入力されたクロック信号を用いるようにしてもよい。
【００２３】
信号変換部３４は、出力段２８から入力された１ビットのデジタル信号（ＰＷＭ信号をデジタル信号処理したデジタルのオーディオ信号）をＣＬＫ生成部３２から入力された逓倍クロック信号に基づいて多ビットのデジタル信号に変換して出力する。
【００２４】
本実施の形態では、ＰＷＭ信号を逓倍クロックのタイミングで取り込んで多ビットのデジタル信号とすることにより、オーディオ信号の電圧をモニタする。
【００２５】
レベルコントロール部３６は、半導体集積回路（ＬＳＩ）１０外部から入力したターゲットレベルと多ビットのデジタル信号の電圧値との大小を比較することにより、多ビットのデジタル信号のレベルをコントロールする。なお、ターゲットレベルは、ユーザによりＬＳＩ１０の外部回路（図示省略）等に予め設定されているものである。
【００２６】
ボリューム制御部３８は、半導体集積回路（ＬＳＩ）１０外部から入力した制御信号に基づいてデジタル信号のボリュームを制御することにより、ＰＧＡ２０のゲインを調整するゲイン調整信号を出力する。
【００２７】
ＰＧＡ２０は、増幅器４０、抵抗４２、及び出力のフィードバック部に可変抵抗４４を含んで構成されている。ボリューム制御部３８より出力されたゲイン調整信号により、可変抵抗４４の抵抗値が変化することにより、アナログ信号を増幅するゲインが調整される。
【００２８】
レベルコントロール部３６及びボリューム制御部３８でのデジタル信号の制御（調整）について図５及び図６を参照して詳細に説明する。
【００２９】
図５は、本実施の形態のデジタルＡＬＣ３０が、ピーク検出ＡＬＣである場合のレベルコントロール部３６の入力信号の波形及びボリューム制御部３８の出力信号の波形の具体的例を示している。
【００３０】
ターゲットレベルに一致するように、入力信号のピーク値が大きい場合は小さく、小さい場合は大きくする。なお、ターゲットレベルと全てのピーク値を一致させると入力信号の波形と出力信号の波形が大きく異なるため、波形ボリューム制御部３８では、ＬＳＩ１０の外部から入力したアタック、ディケイ等の制御信号により、アタックタイム及びディケイタイムを設定する。このように、全てのピーク値を一致させるのではなく、アタックタイムではピーク値がターゲットレベルより大きく、ディケイタイムではピーク値がターゲットレベルより小さくなるように制御する。ボリューム制御部３８は、出力信号が図５に示した波形となるようにＰＧＡ２０ゲインを調整するためのゲイン調整信号をＰＧＡ２０に出力する。このように、ピーク検出ＡＬＣでは、アタックタイム及びディケイタイムの設定により制御を行うため、波形のサチリを防止することができる。
【００３１】
図６は、本実施の形態のデジタルＡＬＣ３０が、パワー検出ＡＬＣである場合のレベルコントロール部３６の入力信号の波形及びボリューム制御部３８の出力信号の波形の具体的例を示している。
【００３２】
予め定められた一定時間における電圧値のパワーの平均値を算出し、平均パワーが予め定められた平均パワーと一致するように、入力信号の振幅を変化させることにより波形全体を変化させる。本実施の形態の電圧値の平均パワーの算出について図７を参照して詳細に説明する。一定時間Ｔにおける逓倍クロック信号のタイミングに基づく時間ｔ１〜ｔｎの電圧値が電圧値Ｖ（１）〜Ｖ（ｎ）の場合（ｎ＝１以上の整数）、一定時間Ｔのパワーの平均値を、図５の式により算出する。
【００３３】
図６に示すように、パワーの平均値が目標値よりも大きい場合は全体の波形全体の振幅ｘ１を入力信号の振幅ｘよりも小さくする。一方、目標値よりも小さい場合は全体の波形全体の振幅ｘ２を入力信号の振幅ｘよりも小さくする。ボリューム制御部３８は、出力信号が図６に示した振幅の波形となるようにＰＧＡ２０ゲインを調整するためのゲイン調整信号をＰＧＡ２０に出力する。このように、パワー検出ＡＬＣでは、入力信号の波形全体を変化させるため、入力信号に対して自然な音になる。
【００３４】
以上説明したように、本実施の形態の信号処理装置（ＬＳＩ）１０では、Ｄ級アンプ１４に備えられたデジタルＡＬＣ３０のＣＬＫ生成部３２で三角波生成回路２４で生成した三角波を逓倍した逓倍クロック信号を生成し、信号変換部３４で逓倍クロック信号に基づいて出力段２８から出力された１ビットのデジタルオーディオ信号を多ビットのデジタル信号に変換して入力信号の電圧値をモニタし、レベルコントロール部３６でＬＳＩ１０外部から入力されたターゲットレベルに基づいて電圧レベルを制御し、ボリューム制御部３８でＬＳＩ１０外部から入力された制御信号に基づいて入力信号の波形を変化させるようにゲイン調整信号をＰＧＡ２０に出力する。ＰＧＡ２０は、可変抵抗４４の抵抗値が変化することによりゲインが調整され、調整されたゲインにより外部から入力されたアナログのオーディオ信号を増幅し、Ｄ級アンプの入力部（ＣＯＭＰ２２）に増幅されたオーディオ信号を出力する。
【００３５】
このように本実施の形態の信号処理装置１０は、例えば、図９に示した従来のピークホールド回路１３０に用いられるコンデンサ１３２等の外付け部品を使用しないため、信号処理システム回路全体の面積の増加を招くことなく、音量を一定に保つことができる。また、デジタルＡＬＣ３０はデジタル信号に基づいて、アタックタイムやリリースタイム等の設定をすることができるため、容易に、かつ細かな制御を行うことができる。
【００３６】
また、本実施の形態のデジタルＡＬＣ３０をピーク検出ＡＬＣとすることにより、波形のサチリを防止することができる。また、デジタルＡＬＣ３０をパワー検出ＡＬＣとすることにより、入力信号に対して自然な音を出力することができる。
【００３７】
なお、本実施の形態の信号処理装置１０は、スピーカ１６にデジタルのオーディオ信号を出力するものであるがこれに限らず、外部から入力されたアナログのオーディオ信号を増幅し、デジタルに変換し、デジタルのオーディオ信号を、外部のスピーカや録音装置に出力するものであれば良い。
【００３８】
［第２の実施の形態］
以下、図面を参照して本発明の実施の形態を詳細に説明する。図８は、本実施の形態に係る信号処理装置の概略構成の一例を示す概略構成図である。なお、本実施の形態は、第１の実施の形態と略同様の構成及び動作であるので、同一部分には、同一符号を付して詳細な説明は省略する。
【００３９】
本実施の形態の信号処理装置１１のＤ級アンプ１５は、デジタルＡＬＣ３１を備えている。信号処理装置１１は、ＣＯＭＰ２２から出力された１ビットのデジタル信号であるＰＷＭ信号をデジタルＡＬＣ３１の信号変換部３４で多ビットのデジタル信号に変換するものである。すなわち、ＣＯＭＰ２２から出力されたＰＷＭ信号に基づいてデジタルＡＬＣ３１でＰＧＡのゲインを調整する調整信号を生成するものである。
【００４０】
本実施の形態の信号処理装置１１では、第１の実施の形態の信号処理装置１０と同様の効果に加え、ＣＯＭＰ２２の出力を用いているため、より早くＰＧＡのゲインの調整を行うことができる、という効果が得られる。
【図面の簡単な説明】
【００４１】
【図１】本発明の第１の実施の形態に係る信号処理装置の概略構成の一例を示す概略構成図である。
【図２】本発明の第１の実施の形態に係るＰＬＬ波及び逓倍クロック信号の具体的一例を説明するための説明図である。
【図３】本発明の第１の実施の形態に係るＰＧＡ及びデジタルＡＬＣの詳細な構成の一例を示す構成図である。
【図４】本発明の第１の実施の形態に係るＰＬＬの概略構成の一例を示す概略構成図である。
【図５】本発明の第１の実施の形態に係るデジタルＡＬＣが、ピーク検出ＡＬＣである場合のレベルコントロール部及びボリューム制御部の処理を説明するための、入力信号の波形及び出力信号の波形の具体的一例の波形図である。
【図６】本発明の第１の実施の形態に係るデジタルＡＬＣが、パワー検出ＡＬＣである場合のレベルコントロール部及びボリューム制御部の処理を説明するための、入力信号の波形及び出力信号の波形の具体的一例の波形図である。
【図７】本発明の第１の実施の形態に係るパワー検出ＡＬＣにおける電圧のパワーの平均値の算出について説明するための説明図である。
【図８】本発明の第２の実施の形態に係る信号処理装置の概略構成の一例を示す概略構成図である。
【図９】従来の信号処理装置の概略構成の一例を示す概略構成図である。
【符号の説明】
【００４２】
１０  信号処理装置（半導体集積回路）
１２  プリアンプ部
１４  Ｄ級アンプ
２０  ＰＧＡ
２２  ＣＯＭＰ
２４  三角波生成回路
３０  デジタルＡＬＣ
３２  ＣＬＫ生成部
３４  信号変換部
３６  レベルコントロール部
３８  ボリューム制御部
【図１】
2010081189.tif 000003
【図２】
2010081189.tif 000004
【図３】
2010081189.tif 000005
【図４】
2010081189.tif 000006
【図５】
2010081189.tif 000007
【図６】
2010081189.tif 000008
【図７】
2010081189.tif 000009
【図８】
2010081189.tif 000010
【図９】
2010081189.tif 000011