(57)【要約】【課題】放電後に放電電極間に逆方向に印加される残留電圧を抑制し、チャンバーにおける放電を安定化すること。【解決手段】２段の磁気パルス圧縮回路と、リセット回路ＲＣと、回生回路を有するパルスレーザ用電源回路において、昇圧トランスＴＣ１の２次側に、に並列にダイオードＤ２、電圧制限素子であるツェナーダイオードＺＤ１、スイッチＳＷ２の直列回路（電圧制限回路）を接続する。スイッチＳＷ２は、放電チャンバーからの戻りエネルギーの通流を防ぐためのものであって、少なくとも回生回路の動作時にオフとなる。これにより、最終磁気リセット完了後の残留電圧のピーク値を抑制することができ、チャンバーの主放電を安定化することができる。また、昇圧トランスＴＣ１に三次巻線を設け、この三次巻線に上記電圧制限回路を設けてもよい。【選択図】          図１
2010073947.tif 000002
【特許請求の範囲】
【請求項１】
主コンデンサに充電された電圧が一次側に印加されるトランスと、該トランスの２次側に接続され、可飽和リアクトルと転送コンデンサからなる磁気圧縮回路と、
リセット巻線にリセット電流を流すことによりコアを逆励磁して、上記トランスと可飽和リアクトルの磁気リセットを行なうリセット回路と、
負荷側からの反射エネルギーを上記主コンデンサに回生する回生回路と、を備えたパルスレーザ用電源装置であって、
上記トランスの二次側に並列に、磁気リセット完了時の残留エネルギーによる放電チャンバー印加電圧を抑制するための電圧制限素子、ダイオード及び、スイッチの直列回路が接続され、
上記スイッチは、少なくとも上記回生回路の動作時にオフとなり、放電チャンバーからの戻りエネルギーの通流を防ぐ
ことを特徴とするパルスレーザ用電源装置。
【請求項２】
主コンデンサに充電された電圧が一次側に印加されるトランスと、該トランスの２次側に接続され、可飽和リアクトルと転送コンデンサからなる磁気圧縮回路と、
リセット巻線にリセット電流を流すことによりコアを逆励磁して、上記トランスと可飽和リアクトルの磁気リセットを行なうリセット回路と、
負荷側からの反射エネルギーを上記主コンデンサに回生する回生回路と、を備えたパルスレーザ用電源装置であって、
上記トランスには、三次巻線が設けられ、該三次巻線には、電圧制限素子または抵抗、ダイオード及び、スイッチ、の直列回路が接続され、
上記スイッチは、少なくとも上記回生回路の動作時にオフとなり、放電チャンバーからの戻りエネルギーの通流を防ぐ
ことを特徴とするパルスレーザ用電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エキシマレーザ等のパルスレーザ用電源装置に関し、さらに詳細には、チャンバーにおける放電を安定化することができるパルスレーザ用電源装置に関するものである。
【背景技術】
【０００２】
半導体デバイスの高集積化の要求に対応するため、半導体露光装置用光源には、エキシマレーザ装置が用いられている。
近年、露光装置のスループット向上と回路パターンの超微細化のため、特許文献１や特許文献２で示されている、発振段用レーザ及び増幅段用レーザを備えたダブルチャンバシステムで高出力化が計られている。
今後、半導体デバイスの高集積化が進んで３２ｎｍノードプロセスになると、露光装置は液浸技術による高ＮＡ（１．３〜１．５）化とダブルパターニング等の技術の導入に必要になる。この３２ｎｍノード対応露光装置の高スループット化のため、ＡｒＦエキシマレーザには、高繰返し周波数（６ｋＨｚ以上）かつ高出力（６０Ｗ以上）が要求されている。
【０００３】
エキシマレーザは、レーザチェンバ内部には、レーザガスを励起するための一対の主放電電極が、レーザ発振方向に垂直な方向に所定の距離だけ離間して対向配置されている。この一対の主放電電極には高電圧パルスが印加され、主放電電極間にかかる電圧がある値（ブレークダウン電圧）に到達すると、主放電電極間のレーザガスが絶縁破壊されて主放電が開始し、この主放電によりレーザ媒質が励起される。よって、このような露光用ガスレーザ装置は主放電の繰返しによるパルス発振を行い、放出するレーザ光はパルス光となる。
【０００４】
上記レーザ装置において、レーザチェンバ内で放電を発生させレーザガスを励起させるための電源装置の高電圧パルス発生器の構成例を図５に示す。
図５のパルスレーザ用電源装置は、可飽和リアクトルからなる３個の磁気スイッチＳＲ１、ＳＲ２、ＳＲ３と昇圧トランスＴＣ１を用いた２段の磁気パルス圧縮回路からなる。磁気スイッチＳＲ１はＩＧＢＴ等の半導体スイッチング素子である固体スイッチＳＷ１でのスイッチングロスの低減用のものであり、磁気アシストとも呼ばれる。
第１の磁気スイッチＳＲ２と第２の磁気スイッチＳＲ３により２段の磁気パルス圧縮回路を構成している。
【０００５】
図示しない充電器により主コンデンサＣ０が充電されている状態で、制御部Ｃｎからの駆動信号によりスイッチＳＷ１がＯＮとなり、磁気アシストＳＲ１の両端にかかる主コンデンサＣ０の充電電圧Ｖｃ０の時間積分値が磁気アシストＳＲ１の特性で決まる限界値に達すると、磁気アシストＳＲ１が飽和して磁気スイッチが入り、主コンデンサＣ０、磁気アシストＳＲ１、昇圧トランスＴＣ１の１次側、スイッチＳＷ１のループに電流が流れる。同時に、昇圧トランスＴＣ１の２次側、コンデンサＣ１のループに電流が流れ、主コンデンサＣ０に蓄えられた電荷が移行してコンデンサＣ１に充電される。
コンデンサＣ１が充電されると、コンデンサＣ１における電圧Ｖｃ１の時間積分値が磁気スイッチＳＲ２の特性で決まる限界値に達すると、磁気スイッチＳＲ２が飽和して磁気スイッチが入り、コンデンサＣ１、コンデンサＣ２、磁気スイッチＳＲ３のループに電流が流れ、コンデンサＣ１に蓄えられた電荷が移行してコンデンサＣ２に充電される。
【０００６】
さらにこの後、コンデンサＣ２における電圧Ｖｃ２の時間積分値が磁気スイッチＳＲ３の特性で決まる限界値に達すると、磁気スイッチＳＲ３が飽和して磁気スイッチが入り、コンデンサＣ２、ピーキングコンデンサＣｐ、磁気スイッチＳＲ３のループに電流が流れ、コンデンサＣ２に蓄えられた電荷が移行してピーキングコンデンサＣｐが充電される。  ピーキングコンデンサＣｐが充電され、その電圧Ｖｃｐがある値（ブレークダウン電圧）Ｖｂに達すると、図示しないチャンバー内の主放電電極間で主放電が開始し、この主放電によりレーザ媒質が励起され、レーザ光が発生する。
【０００７】
上記磁気パルス圧縮を行った後は、磁気スイッチＳＲ１〜ＳＲ３、昇圧トランスＴＣ１のコアの磁気リセットを行う必要がある。
磁気リセットには様々な方法があるが、その一つとしてコアにリセット巻線を設け、このリセット巻線に、主巻線とは逆方向に直流電流を流すリセット回路を設け、このリセット回路により、上記リセット巻線に電流（リセット電流）を流しておく方法がある。
図５に示したものでは、上記磁気スイッチＳＲ１，ＳＲ２，ＳＲ３、トランスＴＣ１をリセットするためのリセット回路ＲＣが設けられており、該リセット回路ＲＣにより、上記磁気スイッチＳＲ１，ＳＲ２，ＳＲ３、トランスＴＣ１をリセットする。
すなわち、磁気スイッチＳＲ１，ＳＲ２、ＳＲ３、トランスＴＣ１のコアには、リセット巻線ＬＲ１，ＬＲ２，ＬＲ３，ＴＲ１が巻かれており、リセット巻線ＬＲ１，ＬＲ２，ＬＲ３，ＴＲ１はリアクトルＬ、直流電源Ｅに直列に接続されている。
そして、上記リセット巻線ＬＲ１，ＬＲ２，ＬＲ３，ＴＲ１にリセット電流Ｉｒを流して磁気スイッチＳＲ１，ＳＲ２，ＳＲ３、トランスＴＣ１をリセットする。
【０００８】
ここで、上記電源回路においては、インピーダンス不整合により、反射エネルギーが磁気パルス圧縮回路を逆方向へ進行し、電圧の振動が発生する。このような問題を解決するため、例えば特許文献３に示されるように、反転エネルギーを回生する回生回路を設けることが行われている。
図５においては、回生トランスＴＣ２、ダイオードＤ１から構成される回生回路が設けられ、この回生用トランスＴＣ２を介して反転エネルギーの回生を行う。
回生トランスＴＣ２の１次側はコンデンサＣ１と並列に接続され、回生トランスＴＣ２の２次側には、ダイオードＤ１が直列に接続され、この２次側コイルとダイオードＤ１とからなる直列回路は、主コンデンサＣ０に直列に接続される。
【０００９】
上記回生回路は次のように動作する。
固体スイッチＳＷ１がオンになると、主コンデンサＣ０からコンデンサＣ１に電荷の移行が開始し、電圧パルスは前記したように、磁気パルス圧縮回路によりパルス圧縮されながら移行して、ピーキングコンデンサＣｐが充電される。
ピーキングコンデンサＣｐの充電により、放電が開始され、以後、前記したように、反射エネルギーにより、パルス圧縮とは逆方向に電流が移行しコンデンサＣ２，Ｃ１が充電される。
反射エネルギーによりコンデンサＣ１が充電されると、この電圧は回生トランスＴＣ２の２次側に発生し、回生トランスＴＣ２の２次側に設けられたダイオードＤ１、主コンデンサＣ０の直列回路に印加される。このため、主コンデンサＣ０は初期充電時と同極性となるように充電される。すなわち、反射エネルギーが主コンデンサＣ０に回生される。
【００１０】
上記のような磁気パルス圧縮回路を用いた電源回路は、比較的簡単な回路構成によって高速パルス電圧が得られる利点があるが、負荷からの反射エネルギーの処理において充分でなく、放電後の残留電圧により放電が不安定になるという問題があった。
このような問題に対処するため、例えば、特許文献３、特許文献４に記載のものでは、ダイオード、あるいは抵抗とダイオードを回路上に挿入し、残留電圧を抑制していた。
【特許文献１】特開２００１−２４２６５号号公報
【特許文献２】特開２００４−３４２９６４号公報
【特許文献３】特開２００３−２４９７０４号公報
【特許文献４】特開平４−１９３０７３号公報
【特許文献５】特開平１１−１１２３００号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
エキシマレーザの高繰り返し化を行うためには、チャンバーの放電を安定化させる必要があるが、放電後Ｖｃｐ電圧をプラス側に印加しないようにすることが、放電を安定のために望ましいことが経験的に分かっている。放電後の残留電圧は、パルスレーザ用電源装置の磁気コアリセットのために印加される電圧が影響している。
この問題は、シングルチャンバのレーザ装置だけでなく、発振段用レーザ及び増幅段用レーザを備えたダブルチャンバシステムのレーザ装置においても、同様の問題が発生し、対策を講ずる必要がある。
図６に磁気リセット時の放電チャンバの電極間に印加される電圧のタイムチャートを示す。なお、同図の縦軸はピーキングコンデンサＣｐの電圧Ｖｃｐを示し、横軸は時間ｔであり、同図は６ｋＨｚ動作時の電圧Ｖｃｐの変動を示している。
同図に示すように、負の高電圧パルスが発生して放電電極間に放電が発生したのち（同図の(1) 放電タイミング）、電圧Ｖｃｐは反転して上昇する。
そして、磁気スイッチＳＲ１，ＳＲ２，ＳＲ３、トランスＴＣ１のリセットが完了すると（同図(2) 最終磁気リセット完了タイミング）、電圧Ｖｃｐは振動しながら減衰する（同図(3) の残留エネルギーの減衰期間）。
【００１２】
上記電源回路において、主放電の繰返し周波数を高くし、高繰り返し動作を行っていくには、可飽和リアクトル、トランスのリセット時間も短くする必要がある。
しかし、リセット時間、周期が短くなると、放電後のチャンバー（放電電極間）に印加されるプラス側の電圧が大きくなり高周波放電動作が不安定になる。
なお、同図において、例えば主放電の繰り返し周波数は６ｋＨｚ、放電周期は１６６．７μｓであり、１点鎖線は次の放電周期を示している。
すなわち、主放電の繰返し周波数を高くし、高繰り返し動作を行うと、以下の問題が生ずる。
高周波動作を行うと、各可飽和リアクトル、トランスの磁気リセットも早く終了させる必要があるが、リセットを早く終了させるには各可飽和リアクトル等の磁気リセットを早く終了させることになる。
リセット動作は、コアの両端コンデンサの電位差を主転送時とは反対方向に印加させることにより行っている。リセットを早くするということはコアの両端電位差を大きくすることである。このため放電後のチャンバーに印加されるプラス側の電圧が大きくなる。
【００１３】
この点についてさらに説明する。
リセットの順番は、コアのＶｔ積が小さい順に終了していく。図５の回路では、ＳＲ３→ＳＲ２→ＴＣ１の順番である。
リセットが完了すると可飽和リアクトル両端は、周波数が小さい（周期が長い）成分では、インピーダンスが小さくなる。例えば磁気スイッチＳＲ３のリセットが終了すると、その両端のコンデンサＣ２、Ｃｐがインダクタンスなしで接続された状態となる。容量としてはＣ２／／Ｃｐの並列合成容量として機能する。
このため、磁気スイッチＳＲ２のリセット終了時は、コンデンサＣ１、Ｃ２、Ｃｐは並列に接続された状態となる。トランスＴＣ１のリセット動作時はコンデンサＣ１に電圧が印加される。
すなわちＣ１／／Ｃ２／／Ｃｐの合成容量に電圧が印加されている状態でリセットが行われている。このためこの間は、放電チャンバの放電部に印加される電圧は、ピーキングコンデンサＣｐの電圧Ｖｃｐと同等であり、Ｃ１／／Ｃ２／／Ｃｐの合成容量に印加される電圧となる。この電圧は次回放電に影響を与えるので、上限値以下に抑える必要がある。
以上のように、リセット動作を早く終了させるためには、コア両端の印加電圧を高くする必要があり、結果としてチャンバの放電部に印加される残留電圧が高くなっていく。高周波放電動作を安定化させるためには、この残留電圧を抑え、放電後Ｖｃｐ電圧をプラス側に印加しないようにすることが望ましい。
【００１４】
上記放電後のチャンバーに印加されるプラス側の電圧が大きくなるという問題は、昇圧トランスＴＣ１のリセット動作時の印加される電圧が問題であるが、従来においては、昇圧トランスＴＣ１のリセット電流値の最適値を確認し、リセット巻線数等で調整を行っていた。
しかし、高繰り返し動作を行うために物理的にリセット時間を早くする必要がある。このためには、昇圧トランスＴＣ１に印加される電圧を大きくしなければならず、電圧が上限値を超えることになる。
さらに、前記図５に示したように、リセット巻線にリセット電流を流しておくリセットする方法の場合、リセット回路が共通のため、可飽和リアクトル等のコアへの個別の注入エネルギーをきめ細かく制御できない。また、放電チャンバーの放電部からの戻りエネルギー（放電チャンバー内で消費されないエネルギー）の影響でコアの初期リセット点が変わると、リセット時間の数値を設計的に求めることも困難である。
このため、自動的に各コアのリセットの順番がＳＲ３→ＳＲ２→ＴＣ１という順番に固定されていた。
なお、従来においては、動作周波数が遅いためリセット時間を早くする必要がなく、許容値を超える場合は、前記特許文献３，４に記載されるような方法でピーク値を抑えていれば、充分であった。
本発明は上述した問題点を解決するためになされたものであって、本発明の目的は、放電後に放電電極間に逆方向に印加される残留電圧を抑制し、チャンバーにおける放電を安定化することである。
【課題を解決するための手段】
【００１５】
本発明においては、磁気圧縮回路の磁気コアのリセットにより生ずる電圧ピーク値が上昇しないように、ツェナーダイオード等の電圧制限素子からなる電圧制限回路により、この電圧をクリップさせる。また、チャンバーの放電部からの反射エネルギーが電圧制限回路に流れないように、上記電圧制限回路に直列にスイッチを設けて、通流時間を制御する。
これにより、放電後に放電電極間に逆方向に印加される残留電圧を抑制し放電後に、放電電極間に逆方向の残留電圧が印加されるのを抑制することができる。
また、昇圧トランスに三次巻線を設け、この巻線に上記電圧制限回路を接続して、クリップするようにしてもよい。上記三次巻線の巻数を適切に設定することにより、上記電圧制限回路を低電圧化することができ、これにより、電圧制限回路に耐圧の低い素子を使用することも可能となる。
なお、昇圧トランスのリセット動作を行わせるためには、一定電圧でクリップさせる必要があり、全ての磁気リセットエネルギーを吸収させてはならない。
すなわち、本発明においては、上記課題を次のように解決する。
（１）主コンデンサに充電された電圧が一次側に印加されるトランスと、該トランスの２次側に接続され、可飽和リアクトルと転送コンデンサからなる磁気圧縮回路と、リセット巻線にリセット電流を流すことによりコアを逆励磁して、上記トランスと可飽和リアクトルの磁気リセットを行なうリセット回路と、負荷側からの反射エネルギーを上記主コンデンサに回生する回生回路と、を備えたパルスレーザ用電源装置において、上記トランスの二次側に並列に、磁気リセット完了時の残留エネルギーによる放電チャンバー印加電圧を抑制するための電圧制限素子、ダイオード及び、スイッチの直列回路を接続する。上記スイッチは、少なくとも上記回生回路の動作時にオフとなり、放電チャンバーからの戻りエネルギーの通流を防ぐ。
（２）主コンデンサに充電された電圧が一次側に印加されるトランスと、該トランスの２次側に接続され、可飽和リアクトルと転送コンデンサからなる磁気圧縮回路と、リセット巻線にリセット電流を流すことによりコアを逆励磁して、上記トランスと可飽和リアクトルの磁気リセットを行なうリセット回路と、負荷側からの反射エネルギーを上記主コンデンサに回生する回生回路と、を備えたパルスレーザ用電源装置において、上記トランスに、三次巻線を設け、該三次巻線に電圧制限素子または抵抗、ダイオード及び、スイッチ、の直列回路が接続する。上記スイッチは、少なくとも上記回生回路の動作時にオフとなり、放電チャンバーからの戻りエネルギーの通流を防ぐ。
【発明の効果】
【００１６】
（１）本発明においては、磁気圧縮回路の昇圧トランスの二次側に並列に、磁気リセット完了時の残留エネルギーによる放電チャンバー印加電圧を抑制するための電圧制限素子を設けたので、放電後に放電電極間に逆方向に印加される残留電圧を抑制し、チャンバーにおける放電を安定化することができる。
また、電圧制限素子に直列にダイオード、スイッチを接続することにより、主転送電流のブロック、放電チャンバーからの戻りエネルギーの通流を防ぐことができる。
（２）磁気圧縮回路の昇圧トランスに三次巻線を設け、該三次巻線に電圧制限素子または抵抗、ダイオード及び、スイッチ、の直列回路が接続することにより、放電後に放電電極間に逆方向に印加される残留電圧を抑制し、チャンバーにおける放電を安定化することができる。また、主転送電流のブロック、放電チャンバーからの戻りエネルギーの通流を防ぐことができる。なお、電圧制限素子の代わりに抵抗を用いることで、安価に構成することもできる。
さらに、三次巻線を設けているので、三次巻線の巻数を適切に設定することにより、三次巻線側の電圧変換をして、低電圧化を図ることができる。このため、上記電圧制限素子または抵抗を含む回路を低電圧化することができる。
【発明を実施するための最良の形態】
【００１７】
図１は本発明の第１の実施例のパルスレーザ用電源回路の高電圧パルス発生器の構成を示す図である。
図１は前記図５に示したパルスレーザ用電源回路の昇圧トランスＴＣ１の２次側に、に並列にダイオードＤ２、電圧制限素子であるツェナーダイオードＺＤ１、スイッチＳＷ２の直列回路（電圧制限回路）を接続したものであり、その他の構成は前記図５に示したものと同様である。
すなわち、可飽和リアクトルからなる３個の磁気スイッチＳＲ１、ＳＲ２、ＳＲ３と昇圧トランスＴＣ１を用いた２段の磁気パルス圧縮回路と、上記磁気スイッチＳＲ１，ＳＲ２，ＳＲ３、トランスＴＣ１をリセットするためのリセット回路ＲＣと、回生トランスＴＣ２、ダイオードＤ１から構成される回生回路を有する。
そして、前述したように、２段の磁気圧縮回路でパルス圧縮動作が行なわれ、ピーキングコンデンサが充電され、この電圧がブレークダウン電圧に達すると、チャンバ内の主放電電極間で主放電が開始し、レーザ光が発生する。
放電後、リセット回路ＲＣにより、磁気コアのリセットが行われるとともに、反射エネルギーが主コンデンサＣ０に回生される。
制御部Ｃｎは、前記したようにスイッチＳＷ１がＯＮとして、パルス圧縮動作を開始させるとともに、スイッチＳＷ２を少なくとも回生回路の動作時にオフとし、放電チャンバーからの戻りエネルギーの通流を防ぐ。
上記電源回路は、シングルチャンバのレーザ装置の電源回路に用いることができるが、前記した発振段レーザと増幅段レーザを有するダブルチャンバシステムの電源装置に適用することもできる。
【００１８】
ここで、上記リセット動作について説明する。
放電後、リセット回路ＲＣにリセット電流が流れることにより、ピーキングコンデンサＣｐに充電されていた電荷はコンデンサＣ２に移行し、コンデンサＣ２の電圧が上昇する。これにより、可飽和リアクトルＳＲ３には、（Ｖｃ２−Ｖｃｐ）の電圧が印加され、ＶＴ積である（Ｖｃ２−Ｖｃｐ）×ｔが一定値に達すると可飽和リアクトルＳＲ３のコアがリセットされる。同様に、リセット電流が流れることにより、同図のＢの方向に電流が流れ、コンデンサＣ２に充電されていた電荷がコンデンサＣ１に移行し、コンデンサＣ１の電圧が上昇する。これにより、可飽和リアクトルＳＲ３には、（Ｖｃ１−Ｖｃ２）の電圧が印加され、ＶＴ積である（Ｖｃ１−Ｖｃ２）×ｔが一定値に達すると可飽和リアクトルＳＲ２のコアがリセットされる。
さらに、コンデンサＣ１が充電されることにより、昇圧トランスＴＣ１にＶｃ１が印加され、このＶＴ積が一定値に達すると昇圧トランスＴＣ１のコアがリセットされる。
磁気圧縮回路においてＶＴ積は、通常、可飽和リアクトルＳＲ３＜ＳＲ２＜昇圧トランスＴＣ１の順に設定されているので、可飽和リアクトルＳＲ３→ＳＲ２→昇圧トランスＴＣ１の順にリセットされることになる。
【００１９】
本実施例では、図１に示すように、昇圧トランスＴＣ１の２次側に並列にダイオードＤ２、ツェナーダイオードＺＤ１、スイッチＳＷ２の直列回路からなる電圧制限回路が接続されている。これにより、最終磁気リセット完了後の残留電圧のピーク値を抑制することができ、チャンバーの主放電を安定化することができる。
図２は、磁気リセット時に放電チャンバの電極間に印加される電圧のタイムチャートである。なお、同図の縦軸はピーキングコンデンサＣｐの電圧Ｖｃｐを示し、横軸は時間ｔであり、同図は６ｋＨｚ動作時の電圧Ｖｃｐの変動を示す。また、破線は従来の電源回路における電圧変動波形を示し、実線は本実施例における電圧変動波形を示す。
同図に示すように、負の高電圧パルスが発生して放電電極間に放電が発生したのち（同図の(1) 放電タイミング）、電圧Ｖｃｐは反転して上昇し、磁気コアのリセット動作が行われるが、本実施例では、図１に示すように、ダイオードＤ２、ツェナーダイオードＺＤ１、スイッチＳＷ２の電圧制限回路が設けられているため、この電圧の上昇は、電圧上限値（５００Ｖ程度）に制限される。
【００２０】
ここで、上記電圧制限回路にはダイオードＤ２が設けられているため、主転送時（磁気パルス圧縮動作時）には、この回路に加わる電圧がブロックされる。
また、上記電圧制限回路に設けられたスイッチＳＷ２は、放電チャンバーからの戻りエネルギーの通流を防ぐために設けられたものであり、少なくとも回生回路の動作時にオフとなる。例えば、スイッチＳＷ２は、図２に示すように主放電が発生してから１０μｓ後にオンになり、磁気リセット終了までの約５０μｓオン状態を持続する。
上記磁気コアのリセット完了後、図２に示すように、電圧Ｖｃｐは振動しながら減衰する（同図(2) の残留エネルギーの減衰期間）。
【００２１】
図３は本発明の第２の実施例のパルスレーザ用電源回路の高電圧パルス発生器の構成を示す図である。
図１では、昇圧トランスＴＣ１の２次側に並列にダイオードＤ２、電圧制限素子であるツェナーダイオードＺＤ１、スイッチＳＷ２の直列回路（電圧制限回路）を接続しているが、本実施例では、昇圧トランスＴＣ１に三次巻線ＴＣＬ３を設け、この三次巻線にダイオードＤ２、電圧制限素子であるツェナーダイオードＺＤ１、スイッチＳＷ２の直列回路である電圧制限回路を設けたものである。
これにより、第１の実施例と同様、最終磁気リセット完了後の残留電圧のピーク値を抑制することができ、チャンバーの主放電を安定化することができる。
本実施例では、三次巻線ＴＣＬ３を設け、この三次巻線にダイオードＤ２、電圧制限素子であるツェナーダイオードＺＤ１、スイッチＳＷ２の直列回路である電圧制限回路を設けているので、昇圧トランスＴＣ１の一次側、二次側の巻線の巻数に対しする三次巻線ＴＣＬ３の巻数比を適切に設定することにより、三次巻線ＴＣＬ３に設けたダイオードＤ２、電圧制限素子であるツェナーダイオードＺＤ１、スイッチＳＷ２に加わる電圧を小さくすることができる。
したがって、これらの素子として、耐圧の比較的低いものを使用するこが可能であり、図１のものに比べ、安価に構成することができる。
【００２２】
図３では、三次巻線ＴＣＬ３に、ツェナーダイオードＺＤ１を設けているが、ツェナーダイオードに代えて、図４に示す変形例のように抵抗Ｒ１を設けてもよい。
図４に示すように抵抗Ｒ１を設け、この抵抗の値を適切に設定することにより、第１の実施例と同様、最終磁気リセット完了後の残留電圧のピーク値を抑制することができ、チャンバーの主放電を安定化することができる。
すなわち、前述したように、チャンバーの放電電極間で放電が発生したのち、電圧Ｖｃｐが反転して上昇し磁気コアのリセット動作が行われるが、その際、三次巻線ＴＣＬ３に設けた抵抗Ｒ１に電流が流れエネルギーが消費される。このため、この電圧の上昇を電圧上限値に制限することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の第１の実施例のパルスレーザ用電源回路の高電圧パルス発生器の構成を示す図である。
【図２】本実施例において、磁気リセット時に放電チャンバの電極間に印加される電圧のタイムチャートである。
【図３】本発明の第２の実施例のパルスレーザ用電源回路の高電圧パルス発生器の構成を示す図である。
【図４】本発明の第２の実施例の変形例を示す図である。
【図５】パルスレーザ用電源装置の高電圧パルス発生器の構成例を示す図である。
【図６】磁気リセット時の放電チャンバの電極間に印加される電圧のタイムチャートを示す図である。
【符号の説明】
【００２４】
Ｃ０      主コンデンサ
ＳＷ１      スイッチ
Ｌ１      リアクトル
ＳＲ１，ＳＲ２，ＳＲ３    磁気スイッチ
ＴＣ１    昇圧トランス
Ｃ１，Ｃ２  コンデンサ
Ｃｐ      ピーキングコンデンサ
ＲＣ      リセット回路
ＴＲ１，ＬＲ１，ＬＲ２，ＬＲ３  リセット巻線
Ｌ        インダクタ
Ｅ        直流電源
Ｄ１，Ｄ２  ダイオード
ＺＤ１    ツェナーダイオード
Ｒ１      抵抗
ＳＷ２    スイッチ
ＴＣ２    回生トランス
【図１】
2010073947.tif 000003
【図２】
2010073947.tif 000004
【図３】
2010073947.tif 000005
【図４】
2010073947.tif 000006
【図５】
2010073947.tif 000007
【図６】
2010073947.tif 000008