(57)【要約】【課題】インクジェット式記録ヘッドの低コスト化を可能としたインクジェット式記録ヘッド及びその製造方法、インクジェット式記録装置を提供する。【解決手段】基板１と、基板１に形成された圧力発生室１０と、基板１の表面側に形成されて圧力発生室１０を覆う振動膜２０と、基板１の表面側であって振動膜２０を挟んで圧力発生室１０と対向する領域に形成された圧電素子３０と、基板１の表面側に形成されて圧電素子３０に接続する配線３４、３５と、ＩＣ素子５０（基板５１と、基板５１の表面に形成されたドライバ回路５２と、基板５１の表面側に形成されてドライバ回路５２に接続するバンプ電極５３と、を含む。）と、凹部４１ａを有する封止板４０と、を備える。バンプ電極５３は配線３４、３５に接合され、封止板４０は、ＩＣ素子５０と圧電素子３０とを凹部４１ａの内側に収納した状態で、基板１の表面側に取り付けられている。【選択図】図１
2010069750.tif 000002
【特許請求の範囲】
【請求項１】
第１基板と、
前記第１基板に形成された圧力発生室と、
前記第１基板の一方の面側に形成されて前記圧力発生室を覆う振動膜と、
前記第１基板の一方の面側であって前記振動膜を挟んで前記圧力発生室と対向する領域に形成された圧電素子と、
前記第１基板の一方の面側に形成されて前記圧電素子に接続する配線層と、
第２基板と、
前記第２基板の一方の面に形成された集積回路と、
前記第２基板の一方の面側に形成されて前記集積回路に接続するバンプ電極と、
凹部を有する第３基板と、を備え、
前記バンプ電極は前記配線層に接合され、
前記第３基板は、前記集積回路及び前記バンプ電極が形成された前記第２基板と前記圧電素子とを前記凹部の内側に収納した状態で、前記第１基板の一方の面側に取り付けられていることを特徴とするインクジェット式記録ヘッド。
【請求項２】
前記第１基板の他方の面側に取り付けられる第４基板、をさらに備え、
前記第４基板には、前記圧力発生室に連通するノズル開口部が形成されていることを特徴とする請求項１に記載のインクジェット式記録ヘッド。
【請求項３】
前記第３基板に形成されて前記圧力発生室に連通するリザーバ、をさらに備えることを特徴とする請求項１又は請求項２に記載のインクジェット式記録ヘッド。
【請求項４】
前記圧電素子の上方に前記第２基板が配置されると共に、前記圧電素子と前記第２基板との間には隙間が設けられていることを特徴とする請求項１から請求項３の何れか一項に記載のインクジェット式記録ヘッド。
【請求項５】
請求項１から請求項４の何れか一項に記載のインクジェット式記録ヘッドを具備したことを特徴とするインクジェット式記録装置。
【請求項６】
第１基板に圧力発生室を形成する工程と、
前記第１基板の一方の面側に、前記圧力発生室を覆う振動膜を形成する工程と、
前記第１基板の一方の面側であって前記振動膜を挟んで前記圧力発生室と対向する領域に圧電素子を形成する工程と、
前記第１基板の一方の面側に、前記圧電素子に接続する配線層を形成する工程と、
第２基板の一方の面に集積回路を形成する工程と、
前記第２基板の一方の面側に、前記集積回路に接続するバンプ電極を形成する工程と、
前記第２基板の一方の面を前記第１基板の一方の面に対向させて、前記バンプ電極を前記配線層に接合する工程と、
前記集積回路及び前記バンプ電極が形成された前記第２基板と前記圧電素子とを第３基板が有する凹部の内側に収納した状態で、前記第３基板を前記第１基板の一方の面側に取り付ける工程と、を含むことを特徴とするインクジェット式記録ヘッドの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インクジェット式記録ヘッド及びその製造方法、インクジェット式記録装置に関する。
【背景技術】
【０００２】
この種の従来技術としては、例えば特許文献１に開示されたものがある。即ち、この特許文献１には、インクジェット式記録ヘッドにおいて、圧電素子を駆動するための回路（ドライバ回路、又は、駆動回路ともいう。）がＩＣ素子として別基板に製造され、この別基板に製造されたＩＣ素子が記録ヘッドに装着され、各圧電素子とＩＣ素子との接続がワイヤーボンディングにより行われた構造が開示されている。
しかしながら、インク液を吐出するノズル開口部は高密度化が進んでおり、ワイヤーボンディングによる上記の接続は限界に近づきつつある。このような課題に対し、ドライバ回路を別基板に形成するのではなく、例えば特許文献２の実施形態１等に開示されているように、記録ヘッドを構成する流路形成基板に直接形成することを行えば、ワイヤーボンディングに依らずにドライバ回路と圧電素子とを電気的に接続することが可能となるので、ノズル開口部の高密度化に対応することが可能となる。
【特許文献１】特開２００２−２５４６３９号公報
【特許文献２】特開２００１−２０５８１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、ＩＣ素子は、１枚の基板にできるだけ多くの個数を敷き詰めて（即ち、できるだけ密に配置して）製造することにより、その低コスト化が図られている。これは、ＩＣ素子の一般的な製造方法である。しかしながら、特許文献２では、流路形成基板にＩＣ素子の他、圧力発生室やリザーバ等を形成しているため、ＩＣ素子を密に配置することができない。このため、一般的な製造方法と比べて、基板１枚当たりのＩＣ素子の収量は少なく、ＩＣ素子１個当たりの製造コストは高くなりがちであった。
【０００４】
また、この流路形成基板には、ＩＣ素子が形成された後で、圧力発生室と圧電アクチュエータ及びリザーバが形成される。このため、流路形成基板に最初に形成されたＩＣ素子が正常に動作する良品であったとしても、その後に形成されるアクチュエータが正常に動作しない不良品であった場合には、流路形成基板は不良品として扱われる。つまり、流路形成基板の歩留りは、ＩＣ素子の歩留りだけでなくアクチュエータの歩留りにも依存する。流路形成基板は、ＩＣ素子とアクチュエータが正常に動作し、且つ、圧力発生室とリザーバが規格通りの形に作られて初めて、良品として認められる。それゆえ、特に、製造工程（即ち、ＩＣ素子と、圧力発生室と、圧電アクチュエータ及びリザーバの各形成工程を含む）の後半で不良品が多発した場合には、その不良品に対して施された製造工程の前半が無駄となり、流路形成基板の製造コストが著しく上昇してしまう可能性があった。
【０００５】
このように、特許文献２では、ＩＣ素子を密に配置することができないため、ＩＣ素子の製造コストは高くなりがちであった。また、このＩＣ素子と、圧電アクチュエータ及び圧力発生室等を同一基板に形成しているため、特に製造工程の後半で不良品が多発した場合には、製造工程の前半が無駄となり、流路形成基板の製造コストが著しく上昇してしまう可能性があった。このため、インクジェット式記録ヘッドの低コスト化は困難である、という課題があった。
そこで、本発明はこのような課題に着目してなされたものであって、インクジェット式記録ヘッドの低コスト化を可能としたインクジェット式記録ヘッド及びその製造方法、インクジェット式記録装置の提供を目的とする。
【課題を解決するための手段】
【０００６】
〔発明１〕  発明１のインクジェット式記録ヘッドは、第１基板と、前記第１基板に形成された圧力発生室と、前記第１基板の一方の面側に形成されて前記圧力発生室を覆う振動膜と、前記第１基板の一方の面側であって前記振動膜を挟んで前記圧力発生室と対向する領域に形成された圧電素子と、前記第１基板の一方の面側に形成されて前記圧電素子に接続する配線層と、第２基板と、前記第２基板の一方の面に形成された集積回路と、前記第２基板の一方の面側に形成されて前記集積回路に接続するバンプ電極と、凹部を有する第３基板と、を備え、前記バンプ電極は前記配線層に接合され、前記第３基板は、前記集積回路及び前記バンプ電極が形成された前記第２基板と前記圧電素子とを前記凹部の内側に収納した状態で、前記第１基板の一方の面側に取り付けられていることを特徴とするものである。ここで、本発明の「集積回路」は、例えば、インクジェット式記録ヘッドを駆動するためのドライバ回路である。
【０００７】
このような構成であれば、バンプ電極を介して集積回路と圧電素子とが電気的に接続されるので、上記の接続をワイヤーボンディングにより行う場合と比べて、ノズル開口部の高密度化が可能である。
また、集積回路と圧力発生室とを別基板に形成されているので、集積回路を製造する際に、できるだけ多くの集積回路を第２基板の一方の面に敷き詰めて（即ち、できるだけ密に配置して）製造することができる。これにより、基板１枚当たりの集積回路の収量を多くすることができ、集積回路の低コスト化を図ることができる。
【０００８】
さらに、第１基板に圧力発生室と圧電素子とを形成し、第２基板に集積回路を形成しているので、これらを同一基板に形成する場合と比べて、不良品の発生工程を第１基板側と第２基板側とに分散させることができ、不良品を製造工程のできるだけ早い段階でスクリーニングすることができる。これにより、良品のみを組み合わせてインクジェット式記録ヘッドを製造することができるので、インクジェット式記録ヘッドの低コスト化が可能となる。
【０００９】
〔発明２〕  発明２のインクジェット式記録ヘッドは、発明１のインクジェット式記録ヘッドにおいて、前記第１基板の他方の面側に取り付けられる第４基板、をさらに備え、前記第４基板には、前記圧力発生室に連通するノズル開口部が形成されていることを特徴とするものである。ここで、「他方の面」とは、一方の面とは反対側を向く面のことである。
このような構成であれば、第１基板の他方の面に向けてインク液を吐出することができる。
〔発明３〕  発明３のインクジェット式記録ヘッドは、発明１又は発明２のインクジェット式記録ヘッドにおいて、前記第３基板に形成されて前記圧力発生室に連通するリザーバ、をさらに備えることを特徴とするものである。
このような構成であれば、リザーバから圧力発生室にインク液を供給することができる。
【００１０】
〔発明４〕  発明４のインクジェット式記録ヘッドは、発明１から発明３の何れか一のインクジェット式記録ヘッドにおいて、前記圧電素子の上方に前記第２基板が配置されると共に、前記圧電素子と前記第２基板との間には隙間が設けられていることを特徴とするものである。
このような構成であれば、第２基板を用いて圧電素子を保護することができると共に、第２基板と圧電素子との間に、圧電素子が伸長、縮小するためのスペースを確保することができる。
〔発明５〕  発明５のインクジェット式記録装置は、発明１から発明４の何れか一のインクジェット式記録ヘッドを具備したことを特徴とするものである。
このような構成であれば、発明１から発明４のインクジェット式記録ヘッドが応用されるので、インクジェット式記録装置の小型化と低コスト化が可能である。
【００１１】
〔発明６〕  発明６のインクジェット式記録ヘッドの製造方法は、第１基板に圧力発生室を形成する工程と、前記第１基板の一方の面側に、前記圧力発生室を覆う振動膜を形成する工程と、前記第１基板の一方の面側であって前記振動膜を挟んで前記圧力発生室と対向する領域に圧電素子を形成する工程と、前記第１基板の一方の面側に、前記圧電素子に接続する配線層を形成する工程と、第２基板の一方の面に集積回路を形成する工程と、前記第２基板の一方の面側に、前記集積回路に接続するバンプ電極を形成する工程と、前記第２基板の一方の面を前記第１基板の一方の面に対向させて、前記バンプ電極を前記配線層に接合する工程と、前記集積回路及び前記バンプ電極が形成された前記第２基板と前記圧電素子とを第３基板が有する凹部の内側に収納した状態で、前記第３基板を前記第１基板の一方の面側に取り付ける工程と、を含むことを特徴とするものである。
【００１２】
このような製造方法であれば、発明１のインクジェット式記録ヘッドを製造することができるため、ノズル開口部の高密度化が可能である。また、集積回路を製造する際に、できるだけ多くの集積回路を第２基板の一方の面に敷き詰めて製造することができるので、集積回路の低コスト化を図ることができる。さらに、不良品を製造工程のできるだけ早い段階でスクリーニングすることができ、良品のみを組み合わせてインクジェット式記録ヘッドを製造することができる。これにより、インクジェット式記録ヘッドの低コスト化が可能となる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態について図面を参照しながら説明する。なお、以下に説明する各図において、同一の構成を有する部分には同一の符号を付し、その重複する説明は省略する。
（１）第１実施形態
図１は、本発明の実施形態に係るインクジェット式記録ヘッド１００の構成例を示す断面図である。図１に示すように、このインクジェット式記録ヘッド１００は、例えば基板１と、振動膜２０と、圧電素子（即ち、ピエゾ素子）３０と、圧電素子３０と対向する領域に凹部４１ａを有する封止板４０と、ＩＣ素子５０と、ノズルプレート６０と、を備える。これらの中で、基板１は、例えば面方位（１００）のバルクシリコン基板である。この基板１は、例えば５０μｍ〜５００μｍの厚さを有する。
【００１４】
図２は、基板１の構成例を示す平面図である。図２に示すように、この基板１は、個々に区画された複数本のインク流路５が形成されている。ここで、インク流路とは、インク液が流れる経路のことである。一つのインク流路５には、導入部８と、狭窄部９と、圧力発生室１０とがそれぞれ含まれる。導入部８は、後述のリザーバからインク液の供給を受ける空間部である。また、狭窄部９は、窄まって狭く形成された空間部である。この狭窄部９が導入部８と圧力発生室１０との間にあることによって、圧力発生室１０で生じた圧力の導入部８側への漏れが抑制される。なお、図１に示した基板１の断面は、図２をＸ２−Ｘ´２線で切断したときの断面に対応している。
【００１５】
また、図１に示すように、基板１の裏面にはノズルプレート６０が接合されている。このノズルプレート６０は、例えば面方位（１００）のバルクシリコン基板からなり、その表面から裏面にかけて貫通孔が設けられている。この貫通孔がノズル開口部６２である。ノズル開口部６２は圧力発生室１０に連通している。なお、インク液に圧力を与える圧力発生室１０の容積とノズル開口部６２の大きさは、インク液の吐出量とその吐出スピード、吐出周波数などに応じて最適化されている。
【００１６】
振動膜２０は弾性膜であり、基板１の表面上に形成されて圧力発生室１０を覆っている。また、圧電素子３０は、振動膜２０を介して圧力発生室１０の真上に形成されている。この圧電素子３０は、下部電極３１と、下部電極３１上に形成された圧電体３２と、圧電体３２上に形成された上部電極３３とを有する。ここで、下部電極３１は、例えば複数個の圧電素子３０にわたる共通の電極である。また、圧電体３２は、電圧を加えると伸長、収縮する、又は、歪みが生じるような誘電体であり、例えば、チタン酸ジルコン酸鉛（ＰＺＴ）である。さらに、上部電極３３は、下部電極３１とは異なり共通の電極ではなく、個々の圧電体と１：１で対応した個別の電極である。このような構成の圧電素子３０は、個々の圧力発生室１０の真上にそれぞれ設けられている。また、圧電素子３０に繋がる配線３４、３５が基板１の表面上に形成されている。配線３４は下部電極３１を引き出すための配線であり、配線３５は上部電極３３を引き出すための配線である。
【００１７】
一方、封止板４０は例えばバルクシリコン基板からなる。この封止板４０の表面であって圧電素子３０と対向する領域には、圧電素子３０とＩＣ素子５０とを封止（即ち、密封）するための凹部４１ａと、凹部４１ａを囲む凸部４１ｂとが設けられている。図１に示すように、封止板４０の凸部４１ｂは基板１の表面に接着剤等を介して接合されている。また、封止板４０の凹部４１ａには、その内側の面（即ち、側面及び底面）とＩＣ素子５０とが接触しないように、十分な広さが確保されている。
さらに、この封止板４０には、その表面から裏面にかけて形成された貫通穴が形成されている。この貫通穴が、外部からインク液の供給を受けるリザーバ４５である。リザーバ４５は、前述の全ての圧力発生室１０の容積よりも十分に大きい容積を持つように、大きく形成されている。
【００１８】
ＩＣ素子５０は、基板５１と、基板５１の表面に形成されたドライバ回路５２と、複数個のバンプ電極５３とを備える。ここで、基板５１は、例えばバルクシリコン基板、又は、ＳＯＩ基板である。ＳＯＩ基板とは、支持基板上に絶縁層を介して単結晶シリコンが形成された基板のことである。支持基板は、例えばバルクシリコン基板である。
ドライバ回路５２は、圧電素子３０を駆動するための回路である。バンプ電極５３は、ドライバ回路５２に対して外部から電源や信号を授受するための端子である。これらのバンプ電極５３は、配線３４、３５にそれぞれ電気的に接続されている。図１に示すように、ＩＣ素子５０は圧電素子３０を覆うように基板１の表面上に取り付けられている。そして、バンプ電極５３が有する厚みによって、ドライバ回路５２の表面と圧電素子３０との間には一定の隙間が確保されている。
【００１９】
図３は、バンプ電極５３の構成例を示す断面図である。図３に示すように、ドライバ回路５２の表面には、アルミニウム（Ａｌ）などで構成されたパッド電極８１が形成され、その周りにはシリコン窒化膜（ＳｉＮ）などの絶縁材料で構成されるパッシベーション膜８３が形成されている。すなわち、パッシベーション膜８３は、パッド電極を露出させた状態でドライバ回路５２の表面を覆っている。
【００２０】
上記のパッシベーション膜８３上におけるパッド電極８１から離れた位置には弾性を有する内部樹脂（バンプコア）５３ａが突出するように形成されている。この内部樹脂５３ａは、例えばパッシベーション膜８３の表面に弾性樹脂膜をコーティングし、その後エッチングなどのパターニング処理を行うことにより形成されている。また、内部樹脂５３ａの表面には導電膜５３ｂが形成されており、この導電膜５３ｂはパッド電極８１に電気的に接続されている。この導電膜５３ｂは、Ａｕ、Ｃｕ、Ｎｉ等の導電膜を蒸着やスパッタリングなどによって成膜し、パターニング処理を行うことにより形成されている。また、銅（Ｃｕ）、ニッケル（Ｎｉ）、Ａｌなどで構成された下地の導電膜の表面をさらにＡｕメッキ等で覆うことにより、導電膜５３ｂの導電接触性が高められていても良い。このような内部樹脂５３ａと導電膜５３ｂとによって、バンプ電極５３が構成されている。
なお、バンプ電極５３の構成は上記に限定されるものではない。例えば、図１又は図３に示す半球状のバンプ電極５３全体が、Ａｕ、Ｃｕ、Ｎｉ等の導電膜だけで構成されていても良い。
【００２１】
図４は、圧電素子３０と、封止板４０及びＩＣ素子５０の位置関係の一例を示す図である。この図４は、図１において振動膜２０よりも上側の部分を、その下側から見上げた図に対応している。図４に示すように、圧電素子３０は平面視で一方向（例えば、横方向）に細長く形成されており、これらが一方向と平面視で直交する他方向（例えば、縦方向）に一定の間隔で多数配置されている。また、これら圧電素子３０と平面視で重なるように複数個のＩＣ素子５０が配置されおり、１つのＩＣ素子５０が複数個の圧電素子３０を個々に駆動するようになっている。
【００２２】
このような構成のインクジェット式記録ヘッド１００は、図示しない外部インク供給手段からリザーバ４５にインク液を取り込み、図中の矢印で示すように、リザーバ４５からノズル開口部６２に至るまでの間をインク液で満たしておく。そして、ＩＣ素子５０からの記録信号に従い、圧電素子３０の上部電極３３と下部電極３１との間に電圧を印加して圧電体３２を伸長、収縮させ、又は、歪みを生じさせる。これにより、振動膜２０が変形して圧力発生室１０内の圧力が高まり、ノズル開口部６２からインク液が吐出される。
【００２３】
次に、上記のインクジェット式記録ヘッド１００の製造方法について説明する。図５〜図９は、本発明の第１実施形態に係るインクジェット式記録ヘッド１００の製造方法を示す断面図である。
図５（ａ）に示すように、まず始めに、例えばバルクシリコンからなる基板１を用意する。次に、フォトリソグラフィー及びエッチング技術により、基板１の表面側を部分的にエッチングして、インク流路となる領域に溝部６１を形成する。次に、図５（ｂ）に示すように、基板１の表面全体に犠牲膜６３を形成して溝部６１を埋め込む。犠牲膜６３の厚さは、例えば、基板１の表面からの溝部６１の底面までの深さと略同一の厚さ、又はそれ以上の厚さとする。次に、例えばＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈ）により、犠牲膜６３に平坦化処理を施して、溝部６１以外の領域から犠牲膜６３を除去する。これにより、図５（ｃ）に示すように、溝部６１内にのみ犠牲膜６３を残すことができる。
【００２４】
なお、犠牲膜６３は、後の工程で除去される。このため、犠牲膜６３には、基板１に対してエッチングの選択性が高い膜（即ち、所定のエッチング条件において基板１よりもエッチングされ易い膜）を用いることが好ましい。例えば、基板１がＳｉからなる場合は、犠牲膜６３にＳｉＯ2膜又はＳｉＧｅ膜を用いることができる。犠牲膜６３としてのＳｉＯ2膜は、エッチングレートが比較的速いＰＳＧ膜でも良い。
また、溝部６１内への犠牲膜６３の形成方法は上記の方法（即ち、ＣＶＤによる成膜工程と、ＣＭＰによる平坦化工程の組み合わせ）に限定されない。例えば、１μｍ以下の超微粒子をヘリウム（Ｈｅ）等のガスの圧力によって高速で基板１に衝突させることにより成膜するいわゆるガスデポジション法或いはジェットモールディング法と呼ばれる方法を用いて、犠牲膜６３を形成しても良い。このような方法によれば、ＣＭＰによる平坦化工程を経なくても、溝部６１内に犠牲膜６３を埋め込むように形成する（即ち、充填する）ことができる。
【００２５】
次に、図６（ａ）に示すように、基板１の表面上及び犠牲膜６３上に振動膜２０を形成する。振動膜２０は上述したように弾性膜であり、例えばＳｉＯ2膜又は酸化ジルコニウム（ＺｒＯ2）、若しくはこれらを積層した膜からなり、その厚さは例えば１〜２μｍである。振動膜２０にＺｒＯ2を用いる場合は、例えば、Ｏ2を含んだプラズマでジルコニウム（Ｚｒ）をスパッタ成膜（反応性スパッタ成膜）することにより、ＺｒＯ2を形成する。或いは、基板１の表面上及び犠牲膜６３上にＺｒを形成し、その後、Ｚｒを５００〜１２００℃の拡散炉で熱酸化することにより、ＺｒＯ2を形成すれば良い。なお、振動膜２０の材料は上記の種類に限定されないが、犠牲膜６３を除去する工程でエッチングされない若しくはエッチングされにくい材料を用いることが好ましい。
【００２６】
次に、図６（ｂ）に示すように、個々の圧力発生室１０に対応して振動膜２０上に圧電素子３０を形成する。ここでは、例えば、スパッタリング法により振動膜２０上に下部電極膜を形成する。この下部電極膜の材料としては、白金（Ｐｔ）、イリジウム（Ｉｒ）等が好適である。その理由は、スパッタリング法やゾル−ゲル法で成膜する後述の圧電体膜は、成膜後に大気雰囲気下又は酸素雰囲気下で６００〜１０００℃程度の温度で焼成して結晶化させる必要があるからである。下部電極膜の材料には、このような高温、酸化雰囲気下で導電性を保持することができるような材料を選択して用いる必要がある。特に、圧電体膜としてチタン酸ジルコン酸鉛（ＰＺＴ）を用いる場合には、酸化鉛の拡散による導電性の変化が少ないような材料を選択して用いることが望ましい。このような条件を満たす材料として、Ｐｔ、Ｉｒ等が好適である。次に、フォトリソグラフィー及びエッチング技術により、下部電極膜を部分的にエッチングして、共通電極としての形状を有した下部電極３１を形成する。
【００２７】
そして、圧電体膜を成膜する。ここでは、例えば、金属有機物を触媒に溶解・分散したいわゆるゾルを塗布し乾燥してゲル化し、さらに高温で焼結すること（即ち、ゾルーゲル法）で圧電体膜を形成する。圧電体膜の材料としては、ＰＺＴ系の材料が好適であり、その場合の焼結温度は例えば７００℃程度である。なお、この圧電体膜の成膜方法は、ゾルーゲル法に限定されず、例えば、スパッタリング法、又は、ＭＯＤ法（有機金属熱塗布分解法）などのスピンコート法により成膜しても良い。或いは、ゾルーゲル法又はスパッタリング法若しくはＭＯＤ法等によりＰＺＴの前駆体膜を形成後、アルカリ水溶液中での高圧処理法にて低温で結晶成長させる方法により成膜しても良い。このような方法により形成される圧電体膜の厚さは、例えば０．２〜５μｍである。
【００２８】
次に、上部電極膜を成膜する。上部電極膜は、導電性の高い材料であれば良く、Ａｌ、金（Ａｕ）、ニッケル（Ｎｉ）、Ｐｔ等の金属膜や、導電性酸化物等を使用することができる。次に、フォトリソグラフィー及びエッチング技術により、上部電極膜及び圧電体膜を順次、部分的にエッチングして、所定形状の上部電極３３と圧電体３２とを形成する。これにより、振動膜２０上に、下部電極３１と圧電体３２と上部電極３３とからなる圧電素子３０が完成する。なお、本実施形態では、下部電極３１を圧電素子３０の共通電極とし、上部電極３３を圧電素子３０の個別電極とする場合について説明したが、ドライバ回路５２や配線の都合でこれを逆にしても良い。つまり、下部電極３１を個別電極とし、上部電極３３を共通電極としても良い。
【００２９】
次に、基板１の表面全体に導電膜を形成する。この導電膜には、例えば、Ａｌ、Ａｕ、Ｎｉ、Ｐｔ等の金属膜を使用することができる。そして、フォトリソグラフィー及びエッチング技術により、導電膜を部分的にエッチングする。これにより、図６（ｃ）に示すように、共通の電極である下部電極３１を基板１の表面に引き出す配線３４と、個々の圧電素子３０の上部電極３３を基板１の表面に引き出す配線３５とを形成する。
【００３０】
なお、本実施形態では、図示しないが、配線３４、３５を形成する前に、圧電素子３０を覆うように保護膜を形成しても良い。保護膜は例えばアルミナ（Ａｌ2Ｏ3）であり、その形成は例えばスパッタリング法、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）、又は、ＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  ＣＶＤ）で行うことができる。このように、圧電素子３０を覆う保護膜を形成する場合は、フォトリソグラフィー及びエッチング技術により、保護膜を部分的にエッチングして下部電極３１上及び上部電極３３上にそれぞれコンタクトホールを形成し、このコンタクトホールを埋め込むように配線３４、３５を形成すれば良い。
【００３１】
次に、ＩＣ素子５０の製造工程について説明する。
図７（ａ）に示すように、まず、基板５１の表面に圧電素子３０を駆動するためのドライバ回路５２を形成する。ここでは、例えば図１０に示すように、半導体プロセス（即ち、成膜工程、フォトリソグラフィー工程及びエッチング工程など）を用いて、半導体基板（以下、ウエーハともいう。）５１の表面に複数個のドライバ回路５２を敷き詰めて製造する。次に、図７（ｂ）に示すように、このドライバ回路５２の表面にバンプ電極５３を形成する。バンプ電極５３は例えば内部樹脂５３ａと導電膜５３ｂとにより構成され、その形成方法は上述した通りである。その後、図１０に示すように、ウエーハ５１をダイシングラインに沿ってダイシング（即ち、切断）し、複数個のＩＣ素子５０をそれぞれ個片化する。このようなＩＣ素子５０の製造工程は、基板１や封止板４０の製造工程と前後して、或いは並行して行うことができる。
【００３２】
次に、封止板４０の製造工程について説明する。
図８（ａ）に示すように、まず、封止板４０として、例えばバルクシリコン基板を用意する。次に、フォトリソグラフィー及びエッチング技術により、封止板４０の表面を部分的にエッチングして、圧電素子とＩＣ素子とを封止するための凹部４１ａを形成する。ここでは、例えば、図４に示したように、凹部４１ａの広さが（封止の対象とする）圧電素子３０やＩＣ素子５０の占有面積よりも大きく、しかも、その深さが圧電素子３０やＩＣ素子５０の厚さよりも大きくなるように、凹部４１ａを形成する。これにより、圧電素子３０やＩＣ素子５０をまとめて封止可能な凹部４１ａを形成することができる。
【００３３】
次に、図８（ｂ）に示すように、フォトリソグラフィー及びエッチング技術により、封止板４０を部分的にエッチングして貫通させ、貫通穴からなるリザーバ４５を形成する。ここでは、例えば、水酸化カリウム（ＫＯＨ）水溶液を用いたウェットエッチング、又は、ドライエッチングにより、リザーバ４５を形成する。
次に、図６（ｃ）に示した基板１と、図７（ｂ）に示したＩＣ素子５０と、図８（ｂ）に示した封止板４０等を組み合わせる工程について説明する。
【００３４】
図９に示すように、まず、個片化されたＩＣ素子５０を基板１の表面側に取り付ける（即ち、実装する）。ここでは、ＩＣ素子５０の表面を基板１の表面に向け、この状態で複数個のバンプ電極５３が配線３４、３５とそれぞれ正しく重なるように、ＩＣ素子５０と基板１とを位置合わせする。そして、このように位置合わせした状態で、バンプ電極５３を配線３４、３５に接合する。次に、リザーバ４５が形成された封止板４０を、接着剤等を介して基板１の表面側に取り付ける。ここでは、圧電素子３０及びＩＣ素子５０が凹部４１ａの内側に正しく収納されるように、封止板４０と基板１とを位置合わせする。そして、このように位置合わせした状態で、封止板４０の表面を基板１の表面に接合する。これにより、圧電素子３０とＩＣ素子５０は封止板４０によって封止される。また、リザーバ４５は、導入部８が形成される領域と対向して配置される。
【００３５】
次に、基板１の裏面を研削して溝部６１（例えば、図５参照。）の底面を開口させる。この研削により、基板１の裏面から犠牲膜６３（例えば、図５参照。）が露出することとなる。また、この研削と前後して、封止板４０をマスクに振動膜２０をエッチングして除去し、リザーバ４５の底面に犠牲膜６３の一部を露出させる。そして、リザーバ４５と、基板１の裏面に開口した溝部６１の底面とを介して、犠牲膜６３をエッチングする。これにより、犠牲膜６３が完全に取り除かれ、導入部８と狭窄部９及び圧力発生室１０を含むインク流路５が形成される。犠牲膜６３のエッチングはドライエッチング又はウェットエッチングのどちらで行っても良いが、ここでは、基板１のエッチング速度よりも犠牲膜６３のエッチング速度の方が大きいエッチングガス、又はエッチング液を用いて犠牲膜６３をエッチングする。例えば、基板１と封止板４０がＳｉで、犠牲膜６３がＳｉＯ2膜の場合には、上記の条件を満たすエッチングガスの一例として四フッ化炭素（ＣＦ4）を使用することができ、又、同条件を満たすエッチング液の一例としてフッ化水素溶液（ＨＦ）を使用することができる。
【００３６】
その後、図９に示すように、ノズル開口部６２が形成されたノズルプレート６０を、接着剤等を介して基板１の裏面に接合する。以上のような工程を経て、図１に示したインクジェット式記録ヘッド１００が完成する。
このように、本発明の第１実施形態によれば、バンプ電極５３を介してドライバ回路５２と圧電素子３０とが電気的に接続されるので、このような接続をワイヤーボンディングにより行う場合と比べて、ノズル開口部６２の高密度化が可能である。
また、ＩＣ素子５０とインク流路５（導入部８と狭窄部９及び圧力発生室１０を含む）とを別基板に形成しているので、ＩＣ素子５０を製造する際に、できるだけ多くのＩＣ素子５０を半導体基板（ウエーハ）５１の表面に敷き詰めて製造することができる。これにより、基板１枚当たりのＩＣ素子５０の収量を多くすることができ、ＩＣ素子５０の低コスト化を図ることができる。
【００３７】
さらに、基板１にインク流路５と圧電素子３０を形成し、基板５１にドライバ回路５２を形成しているので、これらを同一基板に形成する場合と比べて、不良品の発生工程を基板１側と基板５１側とに分散させることができ、不良品を製造工程のできるだけ早い段階でスクリーニングすることができる。これにより、良品のみを組み合わせてインクジェット式記録ヘッドを製造することができるので、インクジェット式記録ヘッドの低コスト化が可能となる。
また、上記のインクジェット式記録ヘッド１００を具備したインクジェット式記録装置によれば、インクジェット式記録装置の低コスト化が可能である。
【００３８】
（２）第２実施形態
上述の第１実施形態では、導入部８と狭窄部９及び圧力発生室１０を含むインク流路５を基板１に形成する際に、基板１に溝部６１を形成し、そこに犠牲膜６３を埋め込む場合について説明した（例えば、図５参照。）。しかしながら、本発明では、犠牲膜６３を用いなくてもインク流路５を形成することが可能である。この第２実施形態では、犠牲膜を必要としない、インク流路５の形成方法について説明する。
【００３９】
図１１及び図１２は、本発明の第２実施形態に係るインクジェット式記録ヘッド１００の製造方法を示す断面図である。
図１１（ａ）に示すように、まず始めに、基板１を用意する。基板１には、面方位が（１１０）のバルクシリコン基板を用いることが好ましい。次に、基板１の表面上に振動膜２０を形成する。上述したように、振動膜２０は弾性膜であり、例えばＳｉＯ2膜又はＺｒＯ2、若しくはこれらを積層した膜からなり、その厚さは例えば１〜２μｍである。
【００４０】
次に、図１１（ｂ）に示すように、振動膜２０上に、下部電極３１と圧電体３２と上部電極３３とからなる圧電素子３０を形成する。圧電素子３０の形成方法は第１実施形態と同じである。即ち、振動膜２０上に下部電極膜をまず成膜し、成膜された下部電極膜をパターニングして下部電極３１を形成する。次に、下部電極３１を覆うように圧電体膜をゾルーゲル法などで成膜し、さらに、圧電体膜上に上部電極膜を成膜する。そして、上部電極膜と圧電体膜をパターニングして、上部電極３３と圧電体３２を形成する。これにより、圧電素子３０が完成する。
【００４１】
次に、図１１（ｂ）において、圧電素子３０を覆うように保護膜（図示せず）を形成する。保護膜は例えばＡｌ2Ｏ3である。そして、この保護膜を部分的にエッチングして、上部電極３３に至る開口部（図示せず）と、下部電極３１に至る開口部（図示せず）をそれぞれ形成する。次に、これら開口部を埋め込むように基板１の表面全体に導電膜を形成する。そして、この導電膜を部分的にエッチングする。これにより、図１１（ｃ）に示すように、下部電極３１を基板１の表面に引き出す配線３４と、個々の圧電素子３０の上部電極３３を基板１の表面に引き出す配線３５とを形成する。
【００４２】
次に、図１２（ａ）に示すように、個片化されたＩＣ素子５０を基板１の表面側に取り付ける（即ち、実装する）。ＩＣ素子５０の形成方法は第１実施形態と同様であり、例えば図７（ａ）及び（ｂ）と図１０を参照しながら説明した通りである。また、ＩＣ素子の取り付け方法も第１実施形態と同様であり、ＩＣ素子５０と基板１とを正しく位置合わせした状態で、複数個のバンプ電極５３を配線３４、３５にそれぞれ接合する。
次に、リザーバ４５が形成された封止板４０を、接着剤等を介して基板１の表面側に取り付ける。封止板４０の形成方法は第１実施形態と同様であり、例えば図１１（ａ）及び（ｂ）を参照しながら説明した通りである。また、封止板４０の取り付け方法も第１実施形態と同様であり、封止板４０と基板１とを正しく位置合わせした状態で、封止板４０の表面を基板１の表面に接合する。これにより、圧電素子３０とＩＣ素子５０は封止板４０によって封止される。また、リザーバ４５は、導入部８が形成される領域と対向して配置される。
【００４３】
次に、図１２（ｂ）に示すように、基板１の裏面を所望の厚さまで研削する。例えば、厚さが６５０μｍ程度の基板１を、その厚さが５０μｍ程度となるまで研削する。なお、このような研削を、封止板４０を接合する前に行うと、基板１があたかも紙のように薄くて破れやすくなり、ハンドリングが極めて困難となる。従って、この研削は、封止板４０を接合した後で行うことが好ましい。これにより、封止板４０は基板１を支持する支持基板としても機能し、基板１を安定的にハンドリングすることができる。
次に、図１２（ｃ）に示すように、例えばフォトリソグラフィー及びエッチング技術により、基板１の裏面を部分的にエッチングして、導入部８と狭窄部９及び圧力発生室１０を含むインク流路５を形成する。このエッチング処理は、ウェットエッチング、ドライエッチングのどちらで行うことも可能であるが、基板１が面方位（１１０）のバルクシリコン基板の場合は、ＫＯＨ水溶液で異方的にエッチングすることができ、インク流路５の内側の側面を基板１の表裏面に対して垂直に形成することができる。
【００４４】
これ以降の工程は、上記の第１実施形態と同じである。即ち、図９に示したように、ノズル開口部６２が形成されたノズルプレート６０を、接着剤等を介して基板１の裏面に接合する。これにより、図１に示したインクジェット式記録ヘッド１００が完成する。
このように、本発明の第２実施形態によれば、インク流路５を形成する際に、犠牲膜６３の形成を必要としないので、第１実施形態と比べて、工程数を減らすことができ、製造コストの削減に寄与することができる。
上記の第１、第２実施形態では、基板１が本発明の「第１基板」に対応し、基板５１が本発明の「第２基板」に対応し、封止板４０が本発明の「第３基板」に対応し、ノズルプレート６０が本発明の「第４基板」に対応している。また、ドライバ回路５２が本発明の「集積回路」に対応し、配線３４、３５が本発明の「配線層」に対応している。
【図面の簡単な説明】
【００４５】
【図１】本発明の実施形態に係るインクジェット式記録ヘッド１００の構成例を示す図。
【図２】基板１の構成例を示す図。
【図３】バンプ電極５３の構成例を示す図。
【図４】圧電素子３０と、封止板４０及びＩＣ素子５０の位置関係の一例を示す図。
【図５】第１実施形態に係るインクジェット式記録ヘッド１００の製造方法を示す図。
【図６】第１実施形態に係るインクジェット式記録ヘッド１００の製造方法を示す図。
【図７】第１実施形態に係るインクジェット式記録ヘッド１００の製造方法を示す図。
【図８】第１実施形態に係るインクジェット式記録ヘッド１００の製造方法を示す図。
【図９】第１実施形態に係るインクジェット式記録ヘッド１００の製造方法を示す図。
【図１０】ダイシング前の半導体基板（ウエーハ）５１の構成例を示す図。
【図１１】第２実施形態に係るインクジェット式記録ヘッド１００の製造方法を示す図。
【図１２】第２実施形態に係るインクジェット式記録ヘッド１００の製造方法を示す図。
【符号の説明】
【００４６】
１、５１  基板、５  インク流路、８  導入部、９  狭窄部、１０  圧力発生室、２０  振動膜、３０  圧電素子、３１  下部電極、３２  圧電体、３３  上部電極、３４、３５  配線、４０  封止板、４１ａ  凹部、４１ｂ  凸部、４５  リザーバ、５０  ＩＣ素子、５２  ドライバ回路、５３  バンプ電極、５３ａ  内部樹脂、５３ｂ  導電膜、６０  ノズルプレート、６１  溝部、６３  犠牲膜、６２  ノズル開口部、１００  インクジェット式記録ヘッド
【図１】
2010069750.tif 000003
【図２】
2010069750.tif 000004
【図３】
2010069750.tif 000005
【図４】
2010069750.tif 000006
【図５】
2010069750.tif 000007
【図６】
2010069750.tif 000008
【図７】
2010069750.tif 000009
【図８】
2010069750.tif 000010
【図９】
2010069750.tif 000011
【図１０】
2010069750.tif 000012
【図１１】
2010069750.tif 000013
【図１２】
2010069750.tif 000014