(57)【要約】【課題】ＧａＡｓチップの耐湿性を向上させることができる半導体装置を得る。【解決手段】ＧａＡｓチップ１４は樹脂２６で封止されている。ＧａＡｓチップ１４は、ｐ型ＧａＡｓベース層３４（ｐ型ＧａＡｓ層）と、その上に形成されたｎ型ＧａＡｓエミッタ層３６（ｎ型ＧａＡｓ層）を有する。ＧａＡｓチップ１４の外周部においてｎ型ＧａＡｓエミッタ層３６上に金属電極１８が形成されている。この金属電極１８には正電圧が印加される。ＧａＡｓチップ１４の中央部に形成された素子領域２０と金属電極１８との間において、ｐ型ＧａＡｓベース層３４とｎ型ＧａＡｓエミッタ層３６に半絶縁性領域３８が形成されている。半絶縁性領域３８よりも外側において、ｐ型ＧａＡｓベース層３４と金属電極１８は接続部４０により電気的に接続されている。【選択図】図３
2010021274.tif 000002
【特許請求の範囲】
【請求項１】
ＧａＡｓチップを樹脂で封止した半導体装置であって、
前記ＧａＡｓチップは、
ｐ型ＧａＡｓ層と、
前記ｐ型ＧａＡｓ層上に形成されたｎ型ＧａＡｓ層と、
前記ＧａＡｓチップの外周部において前記ｎ型ＧａＡｓ層上に形成され、正電圧が印加される金属電極と、
前記ＧａＡｓチップの中央部に形成された素子領域と、
前記金属電極と前記素子領域との間において前記ｐ型ＧａＡｓ層と前記ｎ型ＧａＡｓ層に形成された半絶縁性領域と、
前記半絶縁性領域よりも外側において、前記ｐ型ＧａＡｓ層と前記金属電極とを電気的に接続する接続部とを有することを特徴とする半導体装置。
【請求項２】
前記半絶縁性領域よりも外側において、前記ｐ型ＧａＡｓ層上に前記ｎ型ＧａＡｓ層が存在しない切り欠き部が形成されていることを特徴とする請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＧａＡｓチップを樹脂で封止した半導体装置に関し、特にＧａＡｓチップの耐湿性を向上させることができる半導体装置に関するものである。
【背景技術】
【０００２】
半導体チップを樹脂で封止した樹脂封止型の半導体装置が提案されている（例えば、特許文献１参照）。例えば、半導体チップとしてＧａＡｓチップが用いられ、ＧａＡｓチップの外周部に電極が形成され、ＧａＡｓチップの中央部に素子領域が形成される。
【０００３】
【特許文献１】特開昭６０−１６７４３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
このような樹脂封止型の半導体装置は、高温多湿の環境下において、樹脂の表面や、ＧａＡｓチップが実装されたプリント回路基板と樹脂の境界から水分が浸入しやすい。この水分が原因となって、正電圧が印加される金属電極や素子領域の周辺においてＧａＡｓチップの表面が酸化され、素子が劣化故障するという問題があった。
【０００５】
本発明は、上述のような課題を解決するためになされたもので、その目的は、ＧａＡｓチップの耐湿性を向上させることができる半導体装置を得るものである。
【課題を解決するための手段】
【０００６】
本発明は、ＧａＡｓチップを樹脂で封止した半導体装置であって、前記ＧａＡｓチップは、ｐ型ＧａＡｓ層と、前記ｐ型ＧａＡｓ層上に形成されたｎ型ＧａＡｓ層と、前記ＧａＡｓチップの外周部において前記ｎ型ＧａＡｓ層上に形成され、正電圧が印加される金属電極と、前記ＧａＡｓチップの中央部に形成された素子領域と、前記金属電極と前記素子領域との間において前記ｐ型ＧａＡｓ層と前記ｎ型ＧａＡｓ層に形成された半絶縁性領域と、前記半絶縁性領域よりも外側において、前記ｐ型ＧａＡｓ層と前記金属電極とを電気的に接続する接続部とを有することを特徴とする半導体装置である。
【発明の効果】
【０００７】
本発明により、ＧａＡｓチップの耐湿性を向上させることができる。
【発明を実施するための最良の形態】
【０００８】
実施の形態１．
図１は本発明の実施の形態１に係る半導体装置の内部を示す平面図であり、図２は図１のＡ−Ａ´における断面図である。
【０００９】
樹脂製又はセラミック製のプリント回路基板１０上に、接地されたダイパッド１２が設けられている。増幅器などが形成されたＧａＡｓチップ１４が、導電性の接着剤１６によりダイパッド１２上に実装されている。ＧａＡｓチップ１４の外周部に金属電極１８が形成され、ＧａＡｓチップ１４の中央部に、配線や半導体素子などを有する素子領域２０が形成されている。
【００１０】
プリント回路基板１０の表層に設けられた電気回路２２とＧａＡｓチップ１４の金属電極１８は金属ワイヤ２４により接続されている。ＧａＡｓチップ１４は樹脂２６で封止されている。なお、チップ面積を削減するため、チップ外周部まで金属電極１８や素子領域２０を配置している。領域２８は、ＧａＡｓチップ１４表面の酸化を防ぎたい領域である。
【００１１】
図３は図２のチップ端部を示す拡大断面図である。ＧａＡｓチップ１４は、半絶縁性ＧａＡｓ基板３０上に、ｎ型ＧａＡｓコレクタ層３２、ｐ型ＧａＡｓベース層３４（ｐ型ＧａＡｓ層）及びｎ型ＧａＡｓエミッタ層３６（ｎ型ＧａＡｓ層）が順番に形成されたｎｐｎ型バイポーラトランジスタを有する。なお、ｎ型ＧａＡｓコレクタ層３２、ｐ型ＧａＡｓベース層３４及びｎ型ＧａＡｓエミッタ層３６は、エピタキシャル成長により形成してもよいし、イオン注入により形成してもよい。
【００１２】
ＧａＡｓチップ１４の外周部においてｎ型ＧａＡｓエミッタ層３６上に金属電極１８が形成されている。この金属電極１８には金属ワイヤ２４を介して正電圧が印加される。ＧａＡｓチップ１４の中央部に形成された素子領域２０と金属電極１８との間において、イオン注入によりｎ型ＧａＡｓコレクタ層３２とｐ型ＧａＡｓベース層３４とｎ型ＧａＡｓエミッタ層３６に半絶縁性領域３８が形成されている。
【００１３】
本実施の形態では、半絶縁性領域３８よりも外側において、ｐ型ＧａＡｓベース層３４と金属電極１８は、ｎ型ＧａＡｓエミッタ層３６を貫通する接続部４０により電気的に接続されている。
【００１４】
次に、本実施の形態に係る半導体装置の効果について、図４に示す比較例と比較しながら説明する。比較例には、本実施の形態のような接続部４０は設けられていない。
【００１５】
高温多湿の環境下において、樹脂２６の表面や、樹脂２６とプリント回路基板１０の境界から浸入した水分は、不純物を含んだ溶媒となる。このため、接地されたダイパッド１２では、水分の電離による以下の陰極反応が起こると考えられる。
Ｏ２＋２Ｈ２Ｏ＋４ｅ−  →  ４ＯＨ−
【００１６】
また、金属電極１８や素子領域２０内の配線に用いられるＡｕなどの金属材料に比べ、ＧａＡｓの方が電位的に卑である。このため、比較例の場合、正電圧を印加された金属電極１８や素子領域２０付近のＧａＡｓチップ１４表面で、以下の陽極反応が起こると考えられる。
ＧａＡｓ＋６ｈ＋  →  Ｇａ３＋＋Ａｓ３＋
【００１７】
そして、ダイパッド１２で発生したＯＨ−は、金属電極１８付近のＧａＡｓ表面に容易に到達し、陽極反応で生成されたＧａ３＋やＡｓ３＋と反応して酸化物４２（又は水酸化物）になる。これにより、比較例では、体積膨張による素子構造の破壊や、電流リークパスの形成などの劣化現象が発生する。
【００１８】
一方、本実施の形態では、半絶縁性領域３８よりも外側において、ｐ型ＧａＡｓベース層３４と金属電極１８は接続部４０により電気的に接続されている。そして、正電圧が印加されたｐ型ＧａＡｓベース層３４は、溶媒との間の電位障壁は引き下げられて陽極反応が容易に進む。しかし、正電圧が印加されたｎ型ＧａＡｓエミッタ層３６は、溶媒との間の電位障壁が引き上げられて陽極反応が容易には進まない。このため、ダイパッド１２を接地し、金属電極１８に正電圧を印加した場合、ＧａＡｓチップ１４の側面のｐ型ＧａＡｓベース層３４において陽極反応、ダイパッド１２において陰極反応が起こる。このようにＧａＡｓチップ１４の側面が優先的に酸化されるため、正電圧が印加される金属電極１８や素子領域２０の周辺においてＧａＡｓチップ１４の表面が酸化されるのを防ぐことができる。よって、素子の劣化故障を抑制して、ＧａＡｓチップの耐湿性を向上させることができる。
【００１９】
実施の形態２．
図５は本発明の実施の形態２に係る半導体装置の内部を示す平面図である。そして、図６は図５のＢ−Ｂ´における断面図、図７は図６のチップ端部を示す拡大断面図である。実施の形態１と同じ構成要素には同じ番号を付し、説明を省略する。
【００２０】
半絶縁性領域３８よりも外側においてｎ型ＧａＡｓエミッタ層３６がエッチング除去され、ｐ型ＧａＡｓベース層３４上にｎ型ＧａＡｓエミッタ層３６が存在しない切り欠き部４４が形成されている。これにより、ｐ型ＧａＡｓベース層３４の露出面積が広がってｐ型ＧａＡｓベース層３４における陽極反応をより起こり易くすることができるため、ＧａＡｓチップ１４の表面が酸化されるのを更に効果的に防ぐことができる。
【００２１】
なお、実施の形態１，２では、陽極反応を発生させるｐ型ＧａＡｓ層として、ｎｐｎ型バイポーラトランジスタのｐ型ＧａＡｓベース層３４を用いた。これに限らず、ｎ型電界効果トランジスタの場合は、ｎ型ＧａＡｓチャネル層の下に設けたｐ型ＧａＡｓ層を用いてもよい。また、ｐｎ接合発光ダイオードやレーザーの場合は、ｐ型ＧａＡｓコンタクト層やｐ型ＧａＡｓクラッド層を用いてもよい。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施の形態１に係る半導体装置の内部を示す平面図である。
【図２】図１のＡ−Ａ´における断面図である。
【図３】図２のチップ端部を示す拡大断面図である。
【図４】半導体装置の比較例を示す拡大断面図である。
【図５】本発明の実施の形態２に係る半導体装置の内部を示す平面図である。
【図６】図５のＢ−Ｂ´における断面図である。
【図７】図６のチップ端部を示す拡大断面図である。
【符号の説明】
【００２３】
１４  ＧａＡｓチップ
１８  金属電極
２０  素子領域
２６  樹脂
３４  ｐ型ＧａＡｓベース層（ｐ型ＧａＡｓ層）
３６  ｎ型ＧａＡｓエミッタ層（ｎ型ＧａＡｓ層）
３８  半絶縁性領域
４０  接続部
４４  切り欠き部
【図１】
2010021274.tif 000003
【図２】
2010021274.tif 000004
【図３】
2010021274.tif 000005
【図４】
2010021274.tif 000006
【図５】
2010021274.tif 000007
【図６】
2010021274.tif 000008
【図７】
2010021274.tif 000009