(57)【要約】【課題】本発明は、配線基板の電気的信頼性を向上させる要求に応える配線基板、実装構造体及び電子装置を提供する。【解決手段】本発明の一実施形態にかかる配線基板５は、基体８と、基体８の上面に形成された第１絶縁層１０ａと、基体８の上面に部分的に形成され、基体８と第１絶縁層１０ａとの間に介在される第１導電層１３ａと、第１絶縁層１０ａを貫通し、第１導電層１３ａに接続する第１ビア導体１４ａと、を備え、第１絶縁層１０ａは、第１樹脂層１２ａと、基体８と第１樹脂層１２ａとを接着する第１接着層１１ａと、を有し、第１樹脂層１２ａの平面方向への線膨張係数は、基体８及び第１接着層１１ａの平面方向への線膨張係数より小さく、第１樹脂層１２ａの最下面が第１導電層１３ａの最上面よりも基体８側に位置するように、第１導電層１３ａの少なくとも上部領域が、第１樹脂層１２ａに埋設されていることを特徴とする。【選択図】図１
2010129725.tif 000002
【特許請求の範囲】
【請求項１】
基体と、該基体の上面に形成された第１絶縁層と、前記基体の上面に部分的に形成され、前記基体と前記第１絶縁層との間に介在される第１導電層と、前記第１絶縁層を貫通し、前記第１導電層に接続する第１ビア導体と、を備え、
前記第１絶縁層は、第１樹脂層と、前記基体と前記第１樹脂層とを接着する第１接着層と、を有し、
前記第１樹脂層の平面方向への線膨張係数は、前記基体及び前記第１接着層の平面方向への線膨張係数より小さく、
前記第１樹脂層の最下面が前記第１導電層の最上面よりも前記基体側に位置するように、前記第１導電層の少なくとも上部領域が、前記第１樹脂層に埋設されていることを特徴とする配線基板。
【請求項２】
請求項１に記載の配線基板において、
前記基体の下面に形成された第２絶縁層と、前記基体の下面に部分的に形成され、前記基体と前記第２絶縁層との間に介在される第２導電層と、前記第２絶縁層を貫通し、前記第２導電層に接続する第２ビア導体と、を更に備え、
前記第２絶縁層は、第２樹脂層と、前記基体と前記第２樹脂層とを接着する第２接着層と、を有し、
前記第２樹脂層の平面方向への線膨張係数は、前記基体及び前記第２接着層の平面方向への線膨張係数より小さく、
前記第２導電層の最下面は、前記第２樹脂層の最上面より前記基体側に位置することを特徴とする配線基板。
【請求項３】
請求項２に記載の配線基板において、
前記第１接着層の厚みは、前記第２接着層の厚みより小さいことを特徴とする配線基板。
【請求項４】
請求項１に記載の配線基板において、
前記基体を上下方向に貫通する中空部を有し、前記第１導電層の下面に接続する筒状のスルーホール導体と、を更に備え、
前記第１導電層は、前記中空部と接続しつつ上下方向に貫通する穴部を有し、
前記第１樹脂層の一部は、前記穴部内に位置し、
前記穴部内における前記第１樹脂層の下面が、前記スルーホール導体直上における前記第１導電層の上面よりも前記基体側に位置することを特徴とする配線基板。
【請求項５】
請求項１に記載の配線基板において、
前記第１接着層の一部は、前記第１導電層の埋設部と前記第１樹脂層との間に介在され、
前記第１接着層は、前記埋設部と前記第１樹脂層との介在部の厚みが、前記基体と前記第１樹脂層との介在部の厚みよりも、小さいことを特徴とする配線基板。
【請求項６】
請求項１に記載の配線基板において、
前記第１導電層の埋設部の少なくとも一部は、前記第１樹脂層と当接していることを特徴とする配線基板。
【請求項７】
請求項１に記載の配線基板と、
前記配線基板の上面に搭載され、前記第１ビア導体と電気的に接続されているとともに平面方向への線膨張係数が前記基体より小さい電子部品と、
を備えたことを特徴とする実装構造体。
【請求項８】
請求項２に記載の配線基板と、
前記配線基板の上面に搭載され、前記第１ビア導体と電気的に接続されているとともに平面方向への線膨張係数が前記基体より小さい電子部品と、
上面に前記配線基板を搭載し、前記第２ビア導体と電気的に接続されているとともに平面方向への線膨張係数が前記基体より大きいマザーボードと、
を備えたことを特徴とする電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器に使用される配線基板と、かかる配線基板に電子部品を実装した実装構造体と、かかる実装構造体をマーボードに実装した電子装置と、に関するものである。かかる電子機器は、各種オーディオビジュアル機器、家電機器、通信機器、コンピュータ機器又はその周辺機器等である。
【背景技術】
【０００２】
従来より、配線基板に、半導体素子又はコンデンサ等の電子部品を実装することが行われている。
【０００３】
かかる配線基板は、特許文献１に、基体と、該基体の上面に形成された絶縁層と、前記基体の上面に部分的に形成され、前記基体と前記絶縁層との間に介在される導電層と、前記絶縁層を貫通し、前記導電層に接続するビア導体と、を備えた構成が知られている。なお、ビア導体は、電子部品の電極と電気的に接続される。
【０００４】
ところで、基体の平面方向への線膨張係数は、電子部品と比較して大きいことがある。この場合、例えば、特許文献１の配線基板は、電子部品実装のためのはんだリフロー時の加熱又は電子部品の発熱等により熱が印加された際、基体が電子部品より大きく平面方向へ熱膨張する。その結果、基体に引っ張られる導電層と、電子部品の電極に電気的に接続するビア導体と、の接続部に応力が印加されてクラックが生じることがあり、配線基板の電気的信頼性が低下しやすくなる。
【特許文献１】特開２００１−１０２７５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、配線基板の電気的信頼性を向上させる要求に応える配線基板、実装構造体及び電子装置を提供するものである。
【課題を解決するための手段】
【０００６】
本発明の一形態にかかる配線基板は、基体と、該基体の上面に形成された第１絶縁層と、前記基体の上面に部分的に形成され、前記基体と前記第１絶縁層との間に介在される第１導電層と、前記第１絶縁層を貫通し、前記第１導電層に接続する第１ビア導体と、を備え、前記第１絶縁層は、第１樹脂層と、前記基体と前記第１樹脂層とを接着する第１接着層と、を有し、前記第１樹脂層の平面方向への線膨張係数は、前記基体及び前記第１接着層の平面方向への線膨張係数より小さく、前記第１樹脂層の最下面が前記第１導電層の最上面よりも前記基体側に位置するように、前記第１導電層の少なくとも上部領域が、前記第１樹脂層に埋設されていることを特徴とする。
【発明の効果】
【０００７】
本発明の一形態にかかる配線基板、実装構造体及び電子装置によれば、導電層とビア導体との接続部に印加される応力を緩和できる。その結果、かかる接続部におけるクラックを低減し、電気的信頼性に優れた配線基板、実装構造体及び電子装置を得ることができる。
【発明を実施するための最良の形態】
【０００８】
以下に、本発明の一実施形態にかかる配線基板及び実装構造体を含む電子装置を図１及び図２に基づいて詳細に説明する。
【０００９】
図１に示す電子装置１は、マザーボード２と、マザーボード２の上面にはんだボール３を介して実装された実装構造体４と、を含んで構成されている。
【００１０】
実装構造体４は、配線基板５と、配線基板５の上面にバンプ６を介してフリップチップ実装された電子部品７と、を含んで構成されている。
【００１１】
配線基板５は、基体８と、基体８を上下方向（Ｚ方向）に貫通するスルーホール導体９と、基体８の上面及び下面に積層された複数の絶縁層１０と、絶縁層１０の上面及び下面に配置された複数の導電層１３と、絶縁層１０を上下方向に貫通するビア導体１４と、を含んで構成されている。
【００１２】
基体８は、例えば熱硬化性樹脂中に基材を備えた構成を有している。基材としては、例えばガラス繊維、ポリパラフェニレンベンズビスオキサゾール樹脂又は全芳香族ポリアミド樹脂等を縦横に織り込んで形成された織布等を用いることができる。熱硬化性樹脂としては、例えばエポキシ樹脂、ビスマレイミドトリアジン樹脂又はシアネート樹脂等を用いることができる。この場合、基体８の平面方向（ＸＹ平面方向）への線膨張係数は、例えば５ｐｐｍ／℃以上２０ｐｐｍ／℃以下に設定されていても構わない。なお、線膨張係数は、例えば配線基板５の一部を試料として用いて、ＩＳＯ１１３５９‐２：１９９９に準ずる試験方法により測定される。
【００１３】
基体８の厚みは、例えば０．１ｍｍ以上２ｍｍ以下に設定されていることが望ましい。また、基体８は、上下方向に貫通するスルーホールＳが形成されている。
【００１４】
スルーホール導体９は、基体８のスルーホールＳの内壁に筒状に形成されており、基体８を上下方向に貫通する中空部Ｈを有する。また、スルーホール導体９は、基体８の上面に形成された導電層１３の下面に接続するとともに、基体８の下面に形成された導電層１３の上面に接続し、基体８の上面及び下面に形成された導電層１３同士を電気的に接続する。スルーホール導体９は、金属材料等の導電材料を含む。金属材料としては、例えば銅、銀、ニッケル又はクロム等を用いても構わない。
【００１５】
絶縁層１０は、上下方向に貫通するビア孔Ｖが形成されており、接着層１１と樹脂層１２とを有する。
【００１６】
接着層１１は、樹脂層１２と基体８とを接着しており、熱硬化性樹脂等を含む。熱硬化性樹脂としては、例えばポリイミド樹脂、アクリル樹脂、エポキシ樹脂、ウレタン樹脂、シアネート樹脂、シリコン樹脂又はビスマレイミドトリアジン樹脂等を用いても構わない。なお、接着層１１の平面方向への線膨張係数は、例えば１６ｐｐｍ／℃以上４０ｐｐｍ／℃以下に設定されていても構わない。
【００１７】
樹脂層１２は、基材を備えておらず、低熱膨張の樹脂を含むことが望ましい。樹脂層１２の平面方向への線膨張係数は、基体８及び接着層１１の平面方向への線膨張係数より小さく設定されている事が望ましい。その結果、配線基板５に熱が印加された際、配線基板５と電子部品７との平面方向への熱膨脹の差を低減し、配線基板５の上面に形成された導電層１３とバンプ６との接続部に印加される応力を低減できる。したがって、配線基板５と電子部品７との電気的接続の信頼性を高めることができる。なお、樹脂層１２の平面方向への線膨張係数は、例えば−１０ｐｐｍ／℃以上５ｐｐｍ／℃以下に設定されていることが望ましい。また、樹脂層１２と基体８との平面方向への線膨張係数の差は、例えば１ｐｐｍ／℃以上１０ｐｐｍ／℃に設定されていることが望ましい。また、樹脂層１２と接着層１１との平面方向への線膨張係数の差は、例えば１０ｐｐｍ／℃以上７０ｐｐｍ／℃に設定されていることが望ましい。
【００１８】
樹脂層１２に含まれる樹脂としては、例えば液晶ポリマー、ポリベンゾオキサゾール樹脂、又はポリイミドベンゾオキサゾール樹脂あるいはこれらの混合物等を用いても構わない。そして、上記材料のなかでも、ポリイミドベンゾオキサゾール樹脂を用いることが望ましい。
【００１９】
各樹脂層１２の厚みは、同一であることが望ましい。すなわち、各樹脂層１２の厚みの差が、０．２μｍ以下に設定されていることが望ましい。
【００２０】
導電層１３は、電子部品７の電極に電気的に接続され、電子部品７から供給される電気信号又は電子部品７へ供給される電気信号を伝達する信号線路としての機能、また、電子部品７への電源を供給する電源線としての機能を有する。
【００２１】
導電層１３は、金属材料等の導電材料を含む。金属材料としては、例えば銅、銀、金、ニッケル、クロム、チタン、モリブデン、タングステン又はジルコニウムあるいはこれらの合金等を用いても構わない。なお、導電層１３の線膨張係数は、例えば１０ｐｐｍ／℃以上２０ｐｐｍ／℃以下に設定されていても構わない。また、導電層１３の厚みは、３μｍ以上３０μｍ以下に設定されていることが望ましい。
【００２２】
ビア導体１４は、絶縁層１０のビア孔Ｖ内に形成されている。また、ビア導体１４は、該ビア導体１４が形成された絶縁層１０の上面及び下面に配置された導電層１３に接続し、かかる導電層１３同士を電気的に接続するとともに、電子部品７の電極に電気的に接続されている。また、ビア導体１４は、例えば基体８の上面から配線基板５の上面に向かって、又は基体８の下面から配線基板５の下面に向かって、配線基板５の平面方向への断面積が大きくなるように形成されてることが望ましい。
【００２３】
ビア導体１４は、金属材料等の導電材料を含む。金属材料としては、例えば銅、銀、金、アルミニウム、ニッケル又はクロム等を用いても構わない。また、ビア導体１４の線膨張係数は、例えば１０ｐｐｍ／℃以上２０ｐｐｍ／℃以下に設定されていても構わない。
【００２４】
電子部品７は、その電極がバンプ６を介して導電層１３に電気的に接続されている。電子部品７は、半導体素子又はコンデンサ等を含む。半導体素子としては、例えばＩＣ若しくはＬＳＩ等を用いても構わない。半導体素子の材料としては、シリコン、ゲルマニウム、ガリウム砒素、ガリウム砒素リン、窒化ガリウム又は炭化珪素等を用いても構わない。
【００２５】
電子部品７の平面方向への線膨張係数は、基体８の平面方向への線膨張係数より小さく設定されている。したがって、配線基板５及び電子部品７に熱が印加された際、電子部品７は、基体８より平面方向への熱膨張が小さい。なお、電子部品７の平面方向への線膨張係数は、例えば２ｐｐｍ／℃以上１０ｐｐｍ／℃以下に設定されていても構わない。また、電子部品７と基体８との平面方向への線膨張係数の差は、例えば１ｐｐｍ／℃以上１０ｐｐｍ／℃に設定されていても構わない。また、電子部品７の厚み寸法は、例えば０．１ｍｍ以上１ｍｍ以下であることが望ましい。
【００２６】
バンプ６は、電子部品７の電極と、配線基板５上面の導電層１３と、に接続されている。バンプ６は、金属材料等の導電材料を含む。金属材料としては、例えば銅、銀、亜鉛、錫、インジウム、ビスマス又はアンチモン等を用いても構わない。
【００２７】
はんだボール３は、金属材料等の導電材料を含む。金属材料としては、例えば銅、銀、亜鉛、鉛、錫、インジウム、ビスマス又はアンチモン等を用いても構わない。
【００２８】
次に、絶縁層１０及び導電層１３の構成について、より詳細に説明する。
【００２９】
図２に示すように、絶縁層１０は、基体８の上面に形成された第１絶縁層１０ａを有する。導電層１３は、基体８の上面に部分的に形成され、基体８と第１絶縁層１０ａとの間に介在される第１導電層１３ａを有する。第１絶縁層１０ａは、第１樹脂層１２ａと、基体８と第１樹脂層１２ａとを接着する第１接着層１１ａと、を有する。
【００３０】
本実施形態の配線基板５は、第１樹脂層１２ａの最下面が第１導電層１３ａの最上面よりも基体８側に位置するように、第１導電層１３ａの少なくとも上部領域が第１樹脂層１２ａに埋設されている。ここで、第１樹脂層１２ａの平面方向への線膨張係数が基体８及び第１接着層１１ａと比較して小さいため、配線基板５に熱が印加された際、第１樹脂層１２ａの平面方向への熱膨張は、基体８及び第１接着層１１ａと比較して小さい。その結果、配線基板５に熱が印加された際、平面方向へ熱膨張する基体８によって第１導電層１３ａに印加される引っ張り応力が、第１導電層１３ａの第１樹脂層１２ａへの埋設部によって緩和される。これにより、基体８に引っ張られる第１導電層１３ａと、基体８より平面方向への熱膨張が小さい電子部品７の電極に電気的に接続する第１ビア導体１４ａと、の接続部に印加される応力が緩和されるため、かかる接続部におけるクラックを低減し、配線基板５の電気的信頼性を向上させることができる。
【００３１】
第１樹脂層１２ａの剛性は、第１接着層１１ａの剛性より高く設定されていることが望ましい。その結果、第１導電層１３ａの埋設部による引っ張り応力の緩和を強化することができる。なお、第１樹脂層１２ａのヤング率は、１ＧＰａ以上に設定されていることが望ましい。また、第１接着層１１ａのヤング率は０．１ＧＰａ以上１ＧＰａ未満に設定されていても構わない。また、第１樹脂層１２ａと第１接着層１１ａとのヤング率の差は、０．９ＧＰａ以上に設定されていることが望ましい。なお、ヤング率は、ＩＳＯ４７２：１９９９に準ずる。
【００３２】
第１樹脂層１２ａの厚みは、５μｍ以上３０μｍ以下に設定されていることが望ましい。第１樹脂層１２ａの厚みが５μｍ以上に設定されていると、第１導電層１３ａの埋設部による引っ張り応力の緩和を強化することができる。また、第１樹脂層１２ａの厚みが３０μｍ以下に設定されていると、第１絶縁層１０ａに第１ビア導体１４ａを容易に形成することができる。
【００３３】
第１接着層１１ａは、基体８と第１樹脂層１２ａとの間に介在された第１介在部１１ａ１と、第１導電層１３ａの埋設部と第１樹脂層１２ａとの間に介在された第２介在部１１ａ２と、を有し、第２介在部１１ａ２の厚みが、第１介在部１１ａ１の厚みよりも小さいことが望ましい。その結果、第１導電層１３ａの埋設部と第１樹脂層１２ａとの間に位置する第１接着層１１ａの量を低減することにより、第１導電層１３ａの埋設部による引っ張り応力の緩和を強化することができる。
【００３４】
第１導電層１３ａは、中空部Hの直上に、中空部Hと接続しつつ上下方向に貫通する穴部Ｏを有し、第１樹脂層１２ａの一部は、穴部Ｏ内に位置することが望ましい。これにより、スルーホール導体９直上における第１導電層１３ａの上面よりも、穴部Ｏ内における第１樹脂層１２ａの下面を基体８側に位置させることができるため、第１導電層１３ａに印加される引っ張り応力をより緩和することができる。
【００３５】
スルーホール導体９の中空部Hに、絶縁体１１ｃが充填されており、該絶縁体１１ｃが、スルーホール導体９の内壁と接着するとともに、第１導電層１１ｃの穴部Ｏ内にて第１樹脂層１２ａの一部と接着していることが望ましい。その結果、基体８と第１樹脂層１２ａとの接着力を強固にすることにより、基体８と第１樹脂層１２ａとの剥離を低減するとともに、第１導電層１３ａの埋設部による引っ張り応力の緩和を強化することができる。なお、絶縁体１１ｃは、第１接着層１１ａと同一の材料を含むことが望ましい。
【００３６】
図３に示すように、導電層１３は、基体８の下面に形成された第２導電層１３ｂを有する。絶縁層１０は、基体８の下面に形成された第２絶縁層１０ｂを有する。導電層１３は、基体８の下面に部分的に形成され、基体８と第２絶縁層１０ｂとの間に介在される第２導電層１３ｂを有する。第２絶縁層１０ｂは、第２樹脂層１２ｂと、基体８と第２樹脂層１２ｂとを接着する第２接着層１１ｂと、を有する。
【００３７】
第２導電層１３ｂの最下面は、第２樹脂層１２ｂの最上面より上方に位置することが望ましい。これにより、第２導電層１３ｂは、第２樹脂層１２ｂへの埋設部を有さないため、配線基板５に熱が印加された際、基体８の熱膨張によって第２導電層１３ｂに印加される引っ張り応力の緩和が抑制される。その結果、かかる引っ張り応力を維持することにより、第２導電層１３ｂと、基体８より平面方向への熱膨張が大きいマザーボード２の電極に電気的に接続する第２ビア導体１４ｂと、の接続部に印加される応力を緩和できる。
【００３８】
また、基体８の上面に接着した第１接着層１１ａの厚みは、基体８の下面に接着した第２接着層１１ｂの厚みより小さいことが望ましい。その結果、第１絶縁層１０ａにおける第１樹脂層１２ａの厚みの割合を、第２絶縁層１０ｂにおける第２樹脂層１２ｂの厚みの割合より大きくし、第１絶縁層１０ａの平面方向への線膨張係数を第２絶縁層１０ｂより小さくすることができる。これにより、線膨張係数の小さい電子部品７が実装される配線基板５の上面の線膨張係数を小さくし、線膨張係数の大きいマザーボード２に実装される配線基板５の下面の線膨張係数を大きくすることができる。したがって、配線基板５の上面と電子部品７との熱膨張の差を低減しつつ、配線基板５の下面とマザーボード２との熱膨張の差を低減できるため、配線基板５と電子部品７との電気的接続の信頼性を高め、且つ配線基板５とマザーボード２との電気的接続の信頼性を高めることができる。
【００３９】
かかる第１接着層１１ａの厚みは２μｍ以上２０μｍ以下に設定されていることが望ましい。また、かかる第２接着層１１ｂの厚みは５μｍ以上３０μｍ以下に設定されていることが望ましい。また、かかる第１接着層１１ａの厚みとかかる第２接着層１１ｂの厚みとの差は、２μｍ以上１５μｍ以下に設定されていることが望ましい。
【００４０】
次に、上述した配線基板５及び実装構造体４を含む電子装置１の製造方法を、図４から図８に基づいて説明する。
【００４１】
（１）図４Ａに示すように、基体８を準備する。具体的には、まず、基材に熱硬化性樹脂を含浸させた樹脂シートを複数枚準備した後、それらの樹脂シートを積層し、加熱加圧をすることにより、基体８を準備する。
【００４２】
（２）図４Ｂに示すように、基体８に、その上面から下面に向かって断面積が小さくなるように貫通したスルーホールＳを形成する。具体的には、ドリル加工又はレーザー加工等により、基体８の上面から下面に向かって断面積が小さいスルーホールＳを形成することができる。スルーホールＳの基体８上面側の開口の平面視における面積は、例えば１２００μｍ２以上７５００μｍ２以下に設定されていることが望ましい。また、スルーホールＳの基体８下面側の開口の平面視における面積は、例えば３００μｍ２以上２０００μｍ２以下に設定されていることが望ましい。また、スルーホールＳの基体８上面側及び下面側の開口の平面視における面積の差は、例えば９００μｍ２以上７２００μｍ２以下に設定されていることが望ましい。また、スルーホールＳは、複数個形成されることが望ましい。
【００４３】
（３）基体８の表面に導電材料を被着させて、導電材料層を形成する。かかる導電材料は、例えば無電解めっき法、蒸着法、ＣＶＤ法又はスパッタリング法等により、基体８の表面に被着させることができる。この際、スルーホールＳの内壁にも導電材料を被着させることにより、スルーホールＳの内壁に、中空部Ｈを取り囲む円筒状のスルーホール導体９を形成することができる。また、基体８の上面及び下面にて、導電材料層に、中空部Hと接続しつつ上下方向に貫通する穴部Ｏを形成することができる。
【００４４】
ここで、（２）の工程で形成したスルーホールＳの内壁に導電材料を被着させてスルーホール導体９を形成するため、基体８の上面から下面に向かって断面積が小さい中空部Ｈを形成するとともに、基体８下面側の穴部Ｏよりも平面視における面積が大きい基体８上面側の穴部Ｏを形成することができる。基体８上面側の穴部Ｏの平面視における面積は、例えば３００μｍ２以上４８００μｍ２以下に設定されていることが望ましい。また、基体８下面側の穴部Ｏの平面視における面積は、例えば３μｍ２以上７００μｍ２以下に設定されていることが望ましい。また、基体８上面側及び下面側の穴部Ｏの平面視における面積の差は、例えば２９０μｍ２以上４１００μｍ２以下に設定されていることが望ましい。
【００４５】
（４）図４Ｃに示すように、基体８の上面及び下面に形成された導電材料層をパターニングすることにより、穴部Ｏを有する導電層１３を形成する。かかるパターニングは、従来周知のフォトリソグラフィー技術、エッチング等を用いて行う。以上のようにして、コア基板１５を準備することができる。
【００４６】
（５）接着層１１と樹脂層１２とを有する絶縁シート１０ｘを準備する。絶縁シート１０ｘは、第１絶縁シート１０ｘａと第２絶縁シート１０ｘｂとを有する。第１絶縁シート１０ｘａは、第１接着層１１ａと第１樹脂層１２ａとを有し、第２絶縁シート１０ｘｂは、第２接着層１１ｂと第２樹脂層１２ｂとを有する。
【００４７】
接着層１１が熱硬化性樹脂を含む場合、絶縁シート１０ｘにおける接着層１１の熱硬化性樹脂は未硬化である。なお、未硬化は、ＩＳＯ４７２：１９９９に準ずるＡ‐ステージ又はＢ‐ステージの状態である。また、絶縁シート１０ｘにおける接着層１１の厚みは、導電層１３の厚みより大きくなるように設定されていることが望ましい。また、かかる接着層１１の厚みは、６μｍ以上３５μｍ以下に設定されていることが望ましい。
【００４８】
（６）図５Ａに示すように、コア基板１５の上面及び下面に絶縁シート１０ｘを当接させる。具体的には、第１絶縁シート１０ｘａをコア基板１５の上面に第１接着層１１ａを介して当接させ、第２絶縁シート１０ｘｂをコア基板１５の下面に第２接着層１１ｂを介して当接させる。以上のようにして、積層体１６を形成することができる。
【００４９】
（７）図５B及び図６Ａに示すように、積層体１６を上下方向に圧縮することにより、穴部Ｏを介して接着層１１の一部を中空部Ｈに充填するとともに、第１導電層１３ａの上部領域を第１樹脂層１２ａに埋設させる。具体的には、積層体１６の上面及び下面に押圧部材１７を当接させて、押圧部材１７により積層体１６を押圧することにより、積層体１６を上下方向に圧縮する。第１絶縁シート１０ｘａは、（６）の工程において、コア基板１５の上面に第１接着層１１ａを介して当接されているため、かかる圧縮により、穴部Ｏを介して第１接着層１１ａの一部を中空部Ｈに充填し、絶縁体１１ｃを形成することができる。この際、第１接着層１１ａの厚みが第１導電層１３ａの厚みより小さくなるように、かかる充填を行うことにより、第１導電層１３ａの上部領域を第１樹脂層１２ａに埋設させることができる。
【００５０】
また、（３）及び（４）の工程において、第２導電層１３ｂの穴部Ｏより平面視における面積が大きい第１導電層１３ａの穴部Ｏが形成されているため、積層体１６を圧縮する際に、第２接着層１１ｂと比較して、第１接着層１１ａを効率良く中空部Ｈに充填させることができる。したがって、第１接着層１１ａの厚みを第２接着層１１ｂの厚みより小さくするとともに、第１接着層１１ａの厚みを効率良く小さくすることができるため、第１導電層１３ａの上部領域を第１樹脂層１２ａに効率良く埋設させることができる。ここで、第２接着層１１ｂの厚みを第２導電層１３ｂの厚みより大きく保ちつつ、第１接着層１１ａの厚みを第１導電層１３ａの厚みより小さくすることが望ましい。その結果、第１導電層１３が第１樹脂層１２ａへの埋設部を有し、且つ第２導電層１３ｂが第２樹脂層１２ｂへの埋設部を有さない構成を形成できる。
【００５１】
積層体１６の上下方向への圧縮は、積層体１６を加熱しつつ行われることが望ましい。かかる加熱の温度は、第１接着層１１ａに含まれる熱硬化性樹脂の軟化温度以上硬化開始温度未満に設定されていることが望ましい。その結果、第１接着層１１ａを軟化させることにより、第１接着層１１ａを効率良く中空部Ｈに充填させることができる。なお、軟化温度は、未硬化の熱硬化樹脂が軟化する温度であり、硬化開始温度より小さい。また、硬化開始温度は、熱硬化性樹脂が、ＩＳＯ４７２：１９９９に準ずるＣ‐ステージの状態となる温度である。また、第１接着層１１ａに含まれる熱硬化性樹脂の軟化温度と硬化開始温度との差は、例えば６０℃以上１０℃以下に設定されていても構わない。
【００５２】
押圧部材１７は、例えばシリコンゴム、フッ素樹脂又は全芳香族ポリアミド樹脂等を含む。また、積層体１６を押圧する圧力は、例えば１ＭＰａ以上１０ＭＰａ以下に設定されていることが望ましい。積層体１６を押圧する圧力を１ＭＰａ以上に設定することにより、第１導電層１３ａの上部領域を第１樹脂層１２ａに効率良く埋設させることができる。また、積層体１６を押圧する圧力を１０ＭＰａ以下に設定することにより、スルーホール導体９又は基体８に変形が生じる可能性を低減できる。
【００５３】
（８）図６Bに示すように、積層体１６を加熱することにより、接着層１１に含まれる熱硬化性樹脂を硬化させて、接着層１１を基体８及び導電層１３に接着させる。このように絶縁シート１０ｘを基体８及び導電層１３に接着させることにより、絶縁層１０を形成する。かかる加熱の温度は、かかる熱硬化性樹脂の硬化開始温度以上熱分解温度未満に設定されていることが望ましい。なお、熱分解温度は、ＩＳＯ１１３５８：１９９７に準ずる熱重量測定において、樹脂の質量が５％減少する温度である。
【００５４】
（９）図７Ａに示すように、絶縁層１０にビア孔Ｖを形成し、ビア孔Ｖ内に導電層１３の少なくとも一部を露出させる。ビア孔Ｖの形成は、例えばＹＡＧレーザー装置又は炭酸ガスレーザー装置を用いる。ビア孔Ｖは、樹脂層１２の上面に対して、垂直方向からレーザー光が照射されることによって形成される。なお、ビア孔Ｖは、レーザー光の出力を調整することによって、樹脂層１２の上面から基体８の上面に向かって断面積が小さくなるように形成することができる。
【００５５】
（１０）図７Bに示すように、ビア孔Ｖにビア導体１３を形成し、絶縁層１０の上面に導電層１３を形成する。ビア導体１３及び導電層１３は、従来周知のセミアディティブ法、サブトラクティブ法又はフルアディティブ法等により形成され、なかでもセミアディティブ法により形成されることが望ましい。以上のようにして、配線基板５を作製することができる。
（１１）図８Ａに示すように、配線基板５の上面に電子部品７をバンプ６を介してフリップチップ実装することにより、実装構造体４を作製できる。
（１２）図８Ｂに示すように、マザーボード２に実装構造体４をはんだボール３を介してフリップチップ実装することにより、電子装置１を作製できる。
【００５６】
上述したように、本実施形態の配線基板５の製造方法は、基体８と、基体８の上面に部分的に形成された第１導電層１３ａと、基体８の下面に部分的に形成された第２導電層１３ｂと、基体８を上下方向に貫通する中空部Hを有し、第１導電層１３ａの下面及び第２導電層１３ｂの上面に接続する筒状のスルーホール導体９と、を備え、第１導電層１３ａ及び第２導電層１３ｂは、中空部Hと接続しつつ上下方向に貫通する穴部Ｏを有し、第１導電層１３ａの穴部Ｏは第２導電層１３ｂの穴部Ｏより平面視における面積が大きいコア基板１５を準備する工程と、第１樹脂層１２ａ及び第１接着層１１ａを有する第１絶縁シート１０ｘａを準備する工程と、第２樹脂層１２ｂ及び第２接着層１１ｂを有する第２絶縁シート１０ｘｂを準備する工程と、第１絶縁シート１０ｘａをコア基板１５の上面に第１接着層１１ａを介して当接させる工程と、第２絶縁シート１０ｘｂをコア基板１５の下面に第２接着層１１ｂを介して当接させる工程と、第１絶縁シート１０ｘａ及び第２絶縁シート１０ｘｂがコア基板１５の上面及び下面に当接してなる積層体１６を上下方向に圧縮して、第１導電層１３ａの穴部Ｏを介して第１接着層１１ａの一部を中空部Hに充填させることにより、第１樹脂層１２ａの最下面が第１導電層１３ａの最上面よりも基体８側に位置するように、第１導電層１３ａの少なくとも上部領域を第１樹脂層１２ａに埋設させる工程と、を備えている。その結果、本実施形態の配線基板５を容易に形成することができる。
【００５７】
本発明は上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
【００５８】
例えば、上述した本発明の実施形態においては、基体８の上面及び下面に形成される絶縁層１０が１層である構成を例に説明したが、絶縁層１０は複数層であっても構わない。
【００５９】
また、上述した本発明の実施形態においては、電子部品４を配線基板５の上面にフリップチップ実装した構成に関して説明したが、電子部品４を配線基板５の上面にワイヤボンディング実装しても構わない。
【００６０】
また、上述した本発明の実施形態においては、第１接着層１１ａは、第１導電層１３ａの埋設部と第１樹脂層１２ａとの間に介在された第２介在部１１ａ２を有する構成を例に説明したが、図９に示すように、第１導電層１３ａの第１樹脂層１２ａへの埋設部は、少なくとも一部が第１樹脂層１２ａと当接していても構わない。その結果、第１導電層１３ａの埋設部と第１樹脂層１２との間に位置する第１接着層１１ａの量を低減することができる。
【００６１】
また、上述した本発明の実施形態においては、第１導電層１３ａ及び第２導電層１３ｂは穴部Ｏを有する構成を例に説明したが、第１導電層１３ａのみ穴部Ｏを有していても構わない。
【００６２】
また、上述した本発明の実施形態においては、（３）の工程にて、基体８の表面に導電材料を被着させて、導電材料層を形成する製造方法を例に説明したが、（１）の工程にて、樹脂シートを積層する際に、上面及び下面に銅箔を貼り付け、（３）の工程にて、銅箔の表面及びスルーホールＳの内壁に導電材料を被着させることにより、導電材料層を形成しても構わない。
【００６３】
また、上述した本発明の実施形態においては、（４）の工程にて、基体８の上面及び下面における導電層１３のパターニングを、フォトリソグラフィー技術、エッチング等を用いたサブトラクティブ法により行う製造方法を例に説明したが、セミアディティブ法又はフルアディティブ法等により導電層１３のパターニングを行っても構わない。
【図面の簡単な説明】
【００６４】
【図１】本発明の一実施形態にかかる電子装置の断面図である。
【図２】図１に示す電子装置のＸ１部分の拡大図である。
【図３】図１に示す電子装置のＸ２部分の拡大図である。
【図４】図４Ａ、図４Ｂ及び図４Ｃは、図１に示す電子装置の製造工程を説明する断面図である。
【図５】図５Ａ及び図５Ｂは、図１に示す電子装置の製造工程を説明する断面図である
【図６】図６Ａ及び図６Ｂは、図１に示す電子装置の製造工程を説明する断面図である。
【図７】図７Ａ及び図７Ｂは、図１に示す電子装置の製造工程を説明する断面図である。
【図８】図８Ａ及び図８Ｂは、図１に示す電子装置の製造工程を説明する断面図である。
【図９】本発明の一実施形態にかかる電子装置の断面図であって、図１のＸ１部分に対応する部分の拡大図である。
【符号の説明】
【００６５】
１        電子装置
２        マザーボード
３        はんだボール
４        実装構造体
５        配線基板
６        バンプ
７        電子部品
８        基体
９        スルーホール導体       
１０      絶縁層
１０ａ    第１絶縁層
１０ｂ    第２絶縁層
１０ｘ    絶縁シート
１１      接着層
１１ａ    第１接着層
１１ｂ    第２接着層
１１ｃ    絶縁体
１２      樹脂層
１２ａ    第１樹脂層
１２ｂ    第２樹脂層
１３      導電層
１３ａ    第１導電層
１３ｂ    第２導電層
１４      ビア導体
１４ａ    第１ビア導体
１４ｂ    第２ビア導体
１５      コア基板
１６      積層体
１７      押圧部材
Ｓ        スルーホール
Ｈ        中空部
Ｖ        ビア孔
Ｏ        穴部
【図１】
2010129725.tif 000003
【図２】
2010129725.tif 000004
【図３】
2010129725.tif 000005
【図４】
2010129725.tif 000006
【図５】
2010129725.tif 000007
【図６】
2010129725.tif 000008
【図７】
2010129725.tif 000009
【図８】
2010129725.tif 000010
【図９】
2010129725.tif 000011