(57)【要約】      （修正有）【課題】チャネル部分へのC原子の偏積と酸化膜内へのC原子の蓄積を独立に制御かつ低減する。【解決手段】半導体基板の表面を熱酸化して、薄い熱酸化膜を成長させ、所望の二酸化ケイ素SiO2絶縁膜厚＝前記熱酸化膜の膜厚＋堆積したシリコン膜厚の100/44倍、の関係になるようにして求めた膜厚のシリコンを、熱酸化膜の上に堆積する。この堆積したシリコンを熱酸化することにより、所望の膜厚の二酸化ケイ素SiO2絶縁膜を得る。この二酸化ケイ素SiO2絶縁膜の上に、ゲート電極をデポジションしてパターニングし、かつ、ソースドレイン形成をする。【選択図】図１０
2010186905.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に絶縁膜を製膜する絶縁膜形成方法において、
半導体基板の表面を熱酸化して熱酸化膜を成長させ、
前記熱酸化膜の上に、反応させた際に絶縁体となる材料を堆積若しくは成長させ、
該材料の膜厚は、所望の絶縁膜全体の電気的膜厚＝前記熱酸化膜の電気的膜厚＋堆積した材料を反応させた際に得られる絶縁膜の電気的膜厚、の関係になるようにして求め、
この堆積若しくは成長した材料を反応させることにより、前記所望の膜厚の絶縁膜を得ることから成る絶縁膜形成方法。
【請求項２】
前記半導体基板は、半導体SiC基板であり、かつ、前記絶縁膜は、二酸化ケイ素SiO2絶縁膜である請求項１に記載の絶縁膜形成方法。
【請求項３】
前記半導体基板は、その表面を熱酸化する前に、洗浄及び前処理を行う請求項２に記載の絶縁膜形成方法。
【請求項４】
前記シリコンの堆積若しくは成長は、アモルファスSi或いはポリSiを用い、若しくはエピタキシャル成長により行う請求項２に記載の絶縁膜形成方法。
【請求項５】
半導体基板上に製膜した二酸化ケイ素SiO2絶縁膜をゲート絶縁膜として用いる半導体装置において、
半導体基板の表面を熱酸化して、熱酸化膜を成長させ、
所望の二酸化ケイ素SiO2絶縁膜厚＝前記熱酸化膜の膜厚＋堆積したシリコン膜厚の100/44倍、の関係になるようにして求めた膜厚のシリコンを、前記熱酸化膜の上に堆積若しくは成長させ、
この堆積若しくは成長したシリコンを熱酸化することにより、前記所望の膜厚の二酸化ケイ素SiO2絶縁膜を得て、
該二酸化ケイ素SiO2絶縁膜をゲート絶縁膜として、その上にゲート電極を、かつ、該絶縁膜の下にソースドレイン形成をしたことから成る半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板上に、二酸化ケイ素SiO2絶縁膜を製膜する絶縁膜形成方法、及び該方法により得られた酸化膜をゲート絶縁膜として用いる半導体装置に関する。
【背景技術】
【０００２】
炭化ケイ素SiC（Silicon Carbide）はシリコンSi基板に比べて大きなバンドギャップと高いキャリア移動度を持ち、次世代の半導体デバイス、特に高電力のものに用いうる材料として注目されている。炭化ケイ素SiCを熱酸化することによりゲート絶縁膜を形成する技術が標準的に用いられているが、酸化時に二酸化ケイ素SiO2膜に含まれない炭素原子Cが絶縁膜中や界面に残り、界面と絶縁の特性を劣化させる。高温（>1200℃）での熱酸化による二酸化ケイ素SiO2の形成は、炭素原子Cのパイルアップにより絶縁特性が劣化し、界面準位が増加する。また、ゲート絶縁膜の堆積は、シリコンSi基板上での絶縁膜の堆積と同様、シリコンSiの熱酸化膜に比較して劣化する界面特性、絶縁特性が課題となる。このような問題は、酸化膜厚を大きくするに従い、より深刻になり、特に炭化ケイ素SiCの主たる応用と考えられる高電力素子を形成する際に問題となる。
【０００３】
非特許文献１はSiCの上に薄いSi酸化膜を形成してその上に金属酸化物（いわゆるhigh-k絶縁膜）を堆積して、そのMOSFETの移動度を評価したもので、Si酸化膜厚を非常に薄く（<10Å）保たないと移動度が劣化してしまうということについての開示がある。非特許文献１よりも明らかなように、MOSFETの能力を上げようとするとSi酸化膜厚は薄く保たなければならない。しかしながらゲートの耐圧を挙げるには十分な膜厚が必要と言う、ジレンマに陥ることになる。他にも、単にSi酸化膜の膜厚を熱酸化によって厚くした場合、C原子濃度により酸化膜の信頼性が下がってしまうという問題も生じる。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】Tomohiro Hatayama et al. “Remarkable Increase in the Channel Mobility of SiC-MOSFETs by Controlling the Interfacial SiO2Layer Between Al2O3and SiC ”, IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 55, NO. 8, AUGUST 2008, pp. 2041-2045
【発明の概要】
【発明が解決しようとする課題】
【０００５】
SiCなどSi以外の半導体基板上にはMOSFETを形成するための高品質で良好な界面特性のゲート絶縁膜を製膜することが難しい。上述したように、MOSFETの能力を上げようとするとSi酸化膜厚は薄く保たなければならない一方、ゲートの耐圧を挙げるには十分な膜厚が必要となるジレンマに陥ることになる。単にSi酸化膜の膜厚を熱酸化によって厚くした場合、C原子濃度により酸化膜の信頼性が下がってしまうという問題も生じる。
【０００６】
本発明は、係る問題点を解決して、チャネル部分へのC原子の偏積と酸化膜内へのC原子の蓄積を独立に制御かつ低減することを目的としている。
【課題を解決するための手段】
【０００７】
本発明の半導体基板上に絶縁膜を製膜する絶縁膜形成方法は、半導体基板の表面を熱酸化して熱酸化膜を成長させ、この熱酸化膜の上に、反応させた際に絶縁体となる材料を堆積若しくは成長させる。該材料の膜厚は、所望の絶縁膜全体の電気的膜厚＝前記熱酸化膜の電気的膜厚＋堆積した材料を反応させた際に得られる絶縁膜の電気的膜厚、の関係になるようにして求める。この堆積若しくは成長した材料を反応させることにより、前記所望の膜厚の絶縁膜を得る。
【０００８】
また、本発明の半導体装置は、半導体基板上に製膜した二酸化ケイ素SiO2絶縁膜をゲート絶縁膜として用いるために、半導体基板の表面を熱酸化して、薄い熱酸化膜を成長させ、所望の二酸化ケイ素SiO2絶縁膜厚＝前記熱酸化膜の膜厚＋堆積したシリコン膜厚の100/44倍、の関係になるようにして求めた膜厚のシリコンを、前記熱酸化膜の上に堆積する。この堆積したシリコンを熱酸化することにより、前記所望の膜厚の二酸化ケイ素SiO2絶縁膜を得る。この二酸化ケイ素SiO2絶縁膜の上に、ゲート電極をデポジションしてパターニングし、かつ、ソースドレイン形成をする。
【０００９】
半導体基板は、半導体SiC基板とすることができ、かつ、その表面を熱酸化する前に、洗浄及び前処理を行う。シリコンの堆積は、アモルファスSi或いはポリSiを用い、若しくはエピタキシャル成長により行う。
【発明の効果】
【００１０】
本発明によれば、SiCなどの半導体基板上に、二酸化ケイ素SiO2絶縁膜を製膜するに際して、チャネル部分へのC原子の偏積と酸化膜内へのC原子の蓄積を独立に制御かつ低減することが可能となる。これによって、新しい半導体材料、特にSiC上に良質なシリコン酸化膜を形成し、ゲート絶縁膜として供することができる。
【図面の簡単な説明】
【００１１】
【図１】基板の洗浄及び前処理を示す図である。
【図２】表面熱酸化を示す図である。
【図３】シリコン堆積を示す図である。
【図４】熱酸化を示す図である。
【図５】基板の洗浄及び前処理を示す図である。
【図６】表面熱酸化を示す図である。
【図７】シリコン堆積を示す図である。
【図８】熱酸化を示す図である。
【図９】ゲート電極堆積を示す図である。
【図１０】ゲートパターニング及びソースドレイン形成を示す図である。
【発明を実施するための形態】
【００１２】
以下、半導体基板としては、SiC基板を例として、例示に基づき本発明を説明する。但し、本発明は、後述するように、酸化速度の違いによる自己整合的な界面の形成を利用するものであり、シリコン基板上のシリコン堆積では、この酸化速度の違いを得ることができないので、本発明は、シリコン基板以外の半導体基板に適用することが望ましい。また、ゲート絶縁膜として用いるための良質の絶縁膜である二酸化ケイ素SiO2を製膜する場合を例として説明するが、本発明は、酸化膜SiO2以外にも、酸化（もしくは材料によっては窒化等他の反応でも良い）された際に絶縁体となるような材料に対して適用可能である。図１〜図４は、半導体（SiC）基板上での高品質シリコン酸化膜を堆積するプロセスを説明する図である。図１は、基板の洗浄及び前処理を示す図である。半導体（SiC）基板を洗浄することにより自然酸化膜や汚染を取り除く。必要であれば適当な前処理で結合の終端（例えば、高温水素雰囲気下で実施し、SiC のC 面からはCH 結合、Si 面からはSiH 結合による水素終端化）などを行う。
【００１３】
図２は、表面熱酸化を示す図である。半導体（SiC）基板を洗浄及び前処理後、若干の熱酸化を行い良好な界面特性を実現できる程度に十分に薄い熱酸化膜SiO2（10Å以下）を成長させる。SiC上では比較的薄い熱酸化膜では良好な界面特性（界面準位Ditの低減と移動度μの向上）を実現できるが、［背景技術］の項において上述したように、膜厚は十分な耐圧を持つほど厚くはできない。
【００１４】
図３は、シリコン堆積を示す図である。堆積（デポジション）はアモルファスSi、又はポリSiによって行う。成長した熱酸化膜SiO2上にシリコンを、アモルファスSi、又はポリSiを用いて堆積する。若しくはエピタキシャル成長も選択できる。シリコンの膜厚は所望のSiO2膜厚から逆算して決める。所望のSiO2膜厚は、SiCの熱酸化膜厚（図２参照）＋堆積したSi膜の100/44倍となる。他の絶縁膜も含むように一般的に言えば、所望の絶縁膜全体の電気的膜厚(容量換算膜厚)＝熱酸化膜の電気的膜厚＋堆積した材料を反応（酸化、もしくは材料によっては窒化等他の反応でも良い）させた際に得られる絶縁膜の電気的膜厚、の関係になる。
【００１５】
図４は、熱酸化を示す図である。酸化はSiとSiCの酸化速度の違いによりSi-SiC界面で終わる。但し、酸化自体は堆積したシリコンに対して起こるので、それが終わるのはSiとSiO2の界面であるということもできる。しかし、その終了後、本来であれば次に生じる酸化はSiO2-SiC界面であるので、例示の熱酸化は、この界面で、SiとSiCの酸化速度の差により自己整合的に終わると言うことができる。
【００１６】
このように、もともとのSiC上に熱酸化膜があることで、堆積したシリコンが熱酸化された時点で酸化が完了し、膜厚が決定する。特にSiCのように、熱酸化によるシリコン酸化膜の形成が単結晶Siより遅く高温が必要な場合、熱酸化の速度は基板がSiからSiCに移ったところで急速に終息し、自己整合的な界面制御が可能となる。熱酸化のために、典型的には、SiCは1200℃以上、Siは1000℃程度の高温が必要である。
【００１７】
なお、本発明は、例示した酸化膜SiO2以外にも、例えば、HfO2（酸化ハフニウム）など金属酸化物であることが多いhigh-k絶縁膜のように、酸化（もしくは材料によっては窒化等他の反応でも良い）された際に絶縁体となるような材料に対して適用可能である。HfO2など金属酸化物の場合、具体的にはHfなどの金属をスパッタ、CVD、ALDなどの方法により堆積し、その後酸化を行う。シリコン酸化膜での例と同じように、半導体基板の酸化速度がHfなどの堆積材料の反応（酸化）速度に比べて十分に遅い場合に、自己整合的な界面制御が可能となる。
【実施例】
【００１８】
次に、図５〜図１０を参照して、半導体装置としてMOSFETを例として、SiC上に作製する方法について説明する。図５は、SiC基板洗浄及び表面処理を示す図である。SiC基板洗浄及び表面処理により、表面の自然酸化膜等を剥離する。
【００１９】
図６は、表面熱酸化を示す図である。酸化膜厚を10Å以下に押さえることにより、チャネル部のC原子濃度を下げることができる。
【００２０】
図７は、シリコン堆積を示す図である。シリコンSi堆積としては、ポリSi或いはアモルファスSiを堆積させ、若しくはエピタキシャル成長などが選択できるが、均一に堆積できる手法が望ましい。
【００２１】
図８は、熱酸化を示す図である。酸化時にSiC層まで酸化してしまわないように条件を設定する（例えば、シリコンSiの通常の酸化温度である1000℃程度に抑える。）。これによりSiO2層へのC原子の蓄積が最小化できる。
【００２２】
図９は、ゲート電極堆積（デポジション）を示す図である。ゲート電極材質としては、どのような金属も用いることができるが、後の工程で活性化のための高温が必要になってくる場合は、それに耐えることのできるシリコンか高融点金属を用いる。
【００２３】
図１０は、ゲートパターニング及びソースドレイン形成を示す図である。ゲートパターニングは、エッチング（ドライエッチング或いはウェットエッチング）により行うことができる。酸化膜はそのまま残すことも可能であるが、必要により、ゲート電極と同時に酸化膜をパターニングできる。例えばドライエッチングを用いる場合、ゲート電極のパターニングが終了した時点でエッチングガスをSiO2用に変更し、ゲート電極をマスクに自己整合的にエッチングを続行する。また、ソースドレイン形成は、イオン注入により行うことができる。
【００２４】
このように、本発明は、SiC基板を直接酸化するのではなく、SiC基板上にシリコンを堆積し、堆積されたシリコン層を酸化しゲート絶縁膜とする。シリコンの堆積は、界面の特性を劣化させないような少量の酸化を行った後にする。以上、ソース・ドレイン端がゲート端で定義されるセルフアラインでのMOSFET作製方法を例示したが、本発明のゲート絶縁膜形成は、必ずしもセルフアラインで行う必要は無く、どのような形式のMOSFET作製にも適用しうる。ソース・ドレインを形成した後に絶縁膜とゲート電極を形成することも可能である。
【図１】
2010186905.tif 000003
【図２】
2010186905.tif 000004
【図３】
2010186905.tif 000005
【図４】
2010186905.tif 000006
【図５】
2010186905.tif 000007
【図６】
2010186905.tif 000008
【図７】
2010186905.tif 000009
【図８】
2010186905.tif 000010
【図９】
2010186905.tif 000011
【図１０】
2010186905.tif 000012