(57)【要約】【課題】高電圧動作させる場合においても十分な破壊耐圧を有し、かつ電流コラプスを抑制するために、集中する電界強度を効率良く低減させる。【解決手段】下地１１と、この下地の下地面１１ａを被覆して順次形成された第１及び第２絶縁膜１３及び１５とを具える。そして、第１及び第２絶縁膜には、これら第１及び第２絶縁膜を連続的に貫通して、下地面を露出させるゲート形成用孔部２９が形成されている。更に、このゲート形成用孔部を埋め込むとともに、ゲート形成用孔部周辺の第２絶縁膜表面を被覆するゲート電極３３を具える。そして、ゲート形成用孔部は、第１絶縁膜に穿たれた第１孔部２１、及び第２絶縁膜に穿たれた、ゲート長方向の開口長が第１孔部よりも大きい第２孔部２３を含む。【選択図】図３
2010021197.tif 000002
【特許請求の範囲】
【請求項１】
下地と、
該下地の下地面を被覆して順次形成された第１及び第２絶縁膜と、
該第１及び第２絶縁膜を連続的に貫通して形成された、前記下地面を露出させるゲート形成用孔部を埋め込むとともに、該ゲート形成用孔部周辺の前記第２絶縁膜表面を被覆するゲート電極と
を具え、
前記ゲート形成用孔部は、前記第１絶縁膜に穿たれた第１孔部、及び前記第２絶縁膜に穿たれた、ゲート長方向の開口長が前記第１孔部よりも大きい第２孔部を含む
ことを特徴とするＭＥＳ型半導体装置。
【請求項２】
請求項１に記載のＭＥＳ型半導体装置であって、
前記ゲート形成用孔部と連続的に、前記第２絶縁膜を貫通する第３孔部を具え、
該第３孔部は、前記第２孔部周辺の前記第２絶縁膜表面から、該第２孔部よりも浅く、かつ前記ゲート長方向の開口長が該第２孔部よりも大きく除去されることによって形成されている
ことを特徴とするＭＥＳ型半導体装置。
【請求項３】
下地と、
該下地の下地面を被覆して順次形成された第１及び第２絶縁膜と、
該第２絶縁膜を貫通して形成された、前記第１絶縁膜の表面を露出させるゲート形成用孔部を埋め込むとともに、該ゲート形成用孔部周辺の前記第２絶縁膜表面を被覆するゲート電極と
を具えることを特徴とするＭＩＳ型半導体装置。
【請求項４】
下地面に第１及び第２絶縁膜を順次形成する第１工程と、
該第２絶縁膜に、ゲート長方向に沿って前記下地の厚み方向に切り取った平面形状が矩形状、またはテーパ形状の開孔パターンを、前記第１絶縁膜が露出するように形成する第２工程と、
該開孔パターンから露出した前記第１絶縁膜の領域に、前記下地面を露出させる第１孔部を形成するとともに、前記ゲート長方向に前記開孔パターンを拡張して、該開孔パターンから、前記ゲート長方向の開口長が前記第１孔部よりも大きい第２孔部を形成する第３工程と、
該第２孔部周辺の前記第２絶縁膜表面を被覆するとともに、前記第１及び第２孔部からなるゲート形成用孔部を埋め込むゲート電極を形成する第４工程と
を含むことを特徴とするＭＥＳ型半導体装置の製造方法。
【請求項５】
請求項４に記載のＭＥＳ型半導体装置の製造方法であって、
傾斜角が６０〜９０°となるように前記開孔パターンを形成する
ことを特徴とするＭＥＳ型半導体装置の製造方法。
【請求項６】
請求項４または５に記載のＭＥＳ型半導体装置の製造方法であって、
前記開孔パターンを、レジスト層の底面に対する内側側面の傾斜角が９０±２０°である第１レジスト孔部が形成された、当該レジスト層をマスクとして用いて形成する
ことを特徴とするＭＥＳ型半導体装置の製造方法。
【請求項７】
請求項４ないし６のいずれか一項に記載のＭＥＳ型半導体装置の製造方法であって、
前記第３工程において、前記第２絶縁膜の上側表面に、前記開孔パターン、及び該開孔パターン周辺の前記第２絶縁膜の上側表面を露出させる第２レジスト孔部付きのネガ型レジスト層を形成し、
前記第２レジスト孔部を開口部と該開口部に連通する中空部とで構成し、かつ前記開口部から前記ネガ型レジスト層の厚み方向に深さが深くなるにしたがって前記中空部が徐々に拡張する形状とし、
前記ネガ型レジスト層をマスクとして用いて前記第１及び前記第２孔部を形成する
ことを特徴とするＭＥＳ型半導体装置の製造方法。
【請求項８】
請求項７に記載のＭＥＳ型半導体装置の製造方法であって、
前記第３工程において、前記第２レジスト孔部からの露出面に対する、前記開口部の正射影領域に存在する前記第２絶縁膜を深く除去することによって、前記第２孔部を形成するとともに、
前記正射影領域を除く前記露出面の領域に存在する前記第２絶縁膜を、前記正射影領域と比して浅く除去することによって第３孔部を形成する
ことを特徴とするＭＥＳ型半導体装置の製造方法。
【請求項９】
下地面に第１及び第２絶縁膜を順次形成する第１工程と、
該第２絶縁膜に、ゲート長方向に沿って前記下地の厚み方向に切り取った平面形状が矩形状、またはテーパ形状の開孔パターンを、前記第１絶縁膜が露出するように形成する第２工程と、
該開孔パターン周辺の前記第２絶縁膜表面を被覆するとともに、該開孔パターンを埋め込むゲート電極を形成する第３工程と
を含むことを特徴とするＭＩＳ型半導体装置の製造方法。
【請求項１０】
請求項９に記載のＭＩＳ型半導体装置の製造方法であって、
傾斜角が６０〜９０°となるように前記開孔パターンを形成する
ことを特徴とするＭＩＳ型半導体装置の製造方法。
【請求項１１】
請求項９または１０に記載のＭＩＳ型半導体装置の製造方法であって、
前記開孔パターンを、レジスト層の底面に対する内側側面の傾斜角が９０±２０°である第１レジスト孔部が形成された、当該レジスト層をマスクとして用いて形成する
ことを特徴とするＭＩＳ型半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＭＥＳ型及びＭＩＳ型半導体装置に関し、動作時における電界集中を効率よく分散させる方法に関する。
【背景技術】
【０００２】
従来から、半導体装置に用いられる金属電極を形成する方法として、いわゆるリフトオフ法が周知である（例えば、特許文献１）。
【０００３】
すなわち、素子が形成された下地の表面に、形成されるべき金属電極の表面形状と同形の開孔を有するレジスト層を形成する。そして、開孔を含むレジスト層の全面に、例えば真空蒸着等の技術を用いて金属を堆積する。その後、開孔以外の領域に堆積した不要な金属部分をレジスト層とともに除去、すなわちリフトオフすることによって、開孔内に残存した金属部分を金属電極として残存形成する。
【０００４】
ところで、周知の通り、半導体装置において、下地表面に形成された素子を汚染から保護するため、または表面電荷の発生を抑制するために、下地の表面に保護膜として、ＳｉＮ膜等の絶縁膜を形成することがしばしば行われる。そのため、この保護膜を有する半導体装置に金属電極を形成する際には、金属電極形成領域に存在する保護膜を除去し、下地の表面を露出させる。
【０００５】
次に、図６を参照して、上述のリフトオフ法によって下地上に金属電極が形成された、特許文献１に開示の保護膜付きの半導体装置（以下、従来技術による半導体装置とも称する）について説明する。なお、図６は、従来技術による半導体装置を、ゲート長方向に沿って切り取った断面の切り口を示してある。
【０００６】
従来技術による半導体装置は、下地１０１と、この下地１０１の下地面１０１ａを被覆して形成された保護膜１０３とを具えている。保護膜１０３には、下地面１０１ａを露出させるゲート形成用孔部１０５が貫通して形成されている。そして、このゲート形成用孔部１０５を埋め込むとともに、このゲート形成用孔部１０５周辺の保護膜１０３の表面１０３ａに乗り上げ、被覆してゲート電極１０７が形成されている。
【０００７】
従来技術による半導体装置では、ゲート形成用孔部１０５の底面１０５ａにおいて、ゲート電極１０７と下地面１０１ａとがショットキ接合している、いわゆるＭＥＳ(Metal Semiconductor)型半導体装置である。この半導体装置の動作時、すなわちゲート電極１０７に電圧を印加した際に、これらゲート電極１０７と下地面１０１ａとの接触面の、ゲート長方向における端部１０９ａ及び１０９ｂのうち、ドレイン電極（図示せず）を形成した側の端部に電界が集中する。すなわち、図６の構成例において、紙面の左側にドレイン電極を形成した場合には、端部１０９ａに、また紙面の右側にドレイン電極を形成した場合には、端部１０９ｂに電界が集中する。
【０００８】
また、従来技術による半導体装置では、ゲート電極１０７を、ゲート形成用孔部１０５周辺の保護膜１０３の表面１０３ａを被覆するように形成することによって、上述した電圧の印加時において、ゲート電極１０７の、ゲート形成用孔部１０５周辺の保護膜１０３の表面１０３ａを被覆している部分の、ゲート長方向におけるドレイン電極を形成した側の端部１１１ａ及び１１１ｂにも電界が集中する。すなわち、図６の構成例において、紙面の左側にドレイン電極を形成した場合には、端部１１１ａに、また紙面の右側にドレイン電極を形成した場合には、端部１１１ｂに電界が集中する。
【０００９】
このように、従来技術による半導体装置では、電圧印加時に電界が集中する箇所を端部１０９ａまたは１０９ｂのみでなく、端部１１１ａまたは１１１ｂにも割り振っている。そのため、電界の集中が各端部１０９ａまたは１０９ｂと、１１１ａまたは１１１ｂとに分散されるため、これら各端部１０９ａ、１０９ｂ、１１１ａ、及び１１１ｂにおける電界強度が低減される。その結果、この従来技術による半導体装置では、電界集中に対する破壊耐圧が良好な構造を得ることができる。
【特許文献１】特開２００７−６７０３２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、高電圧動作の高出力電子デバイスとして上述の従来技術による半導体装置を用いる場合に、この従来技術による半導体装置の構造では、各端部に集中する電界強度の分散が十分とはいい難く、破壊耐圧が不十分である恐れがある。
【００１１】
また、従来技術の半導体装置では、高電圧動作させる場合に、上述の電界の集中に起因していわゆる電流コラプスという現象、すなわち下地表面または下地中に電子がトラッピングされて形成される空乏層の影響によって、ドレイン電流が減少してしまう現象が発生する可能性が高い。
【００１２】
また、いわゆるＭＩＳ(Metal Insulator Semiconductor)型半導体装置、すなわち下地上にゲート絶縁膜を介してゲート電極が形成された構造の半導体装置は、ゲート電極形成後に保護膜を形成する。従って、ＭＩＳ型半導体装置では、保護膜は、ゲート電極を被覆して形成されている。そのため、上述した従来構造のＭＥＳ型半導体装置とは異なり、ゲート電極が保護膜に形成したゲート形成用孔部を埋め込み、かつこのゲート形成用孔部周辺の保護膜の表面に乗り上げる形状とならない。従って、ＭＩＳ型半導体装置では、ゲート電極と下地との接触面の、ゲート長方向における端部にのみ電界が集中するため、ＭＥＳ型半導体装置に比して、より破壊耐圧に乏しく、かつ電流コラプスが発生しやすい。
【００１３】
この発明の目的は、高電圧動作させる場合においても十分な破壊耐圧を有し、かつ電流コラプスを抑制するために、集中する電界強度をより効率良く低減させることができるＭＥＳ型及びＭＩＳ型の半導体装置の構造及びその製造方法を提案することにある。
【課題を解決するための手段】
【００１４】
上述の目的の達成を図るため、この発明の第１の要旨によれば、ＭＥＳ型半導体装置は、以下の特徴を有する。
【００１５】
すなわち、第１の要旨によるＭＥＳ型半導体装置は、下地と、この下地の下地面を被覆して順次形成された第１及び第２絶縁膜とを具える。そして、第１及び第２絶縁膜には、これら第１及び第２絶縁膜を連続的に貫通して、下地面を露出させるゲート形成用孔部が形成されている。更に、ＭＥＳ型半導体装置は、このゲート形成用孔部を埋め込むとともに、ゲート形成用孔部周辺の第２絶縁膜表面を被覆するゲート電極を具える。そして、ゲート形成用孔部は、第１絶縁膜に穿たれた第１孔部、及び第２絶縁膜に穿たれた、ゲート長方向の開口長が第１孔部よりも大きい第２孔部を含む。
【００１６】
また、この発明の第１の要旨によるＭＥＳ型半導体装置の製造方法は、以下の第１工程から第４工程までの各工程を含む。
【００１７】
すなわち、まず第１工程では、下地面に第１及び第２絶縁膜を順次形成する。
【００１８】
次に、第２工程では、第２絶縁膜に、ゲート長方向に沿って下地の厚み方向に切り取った平面形状が矩形状、またはテーパ形状の開孔パターンを、第１絶縁膜が露出するように形成する。
【００１９】
次に、第３工程では、開孔パターンから露出した第１絶縁膜の領域に、下地面を露出させる第１孔部を形成するとともに、開孔パターンを拡張して、この開孔パターンから、ゲート長方向の開口長が第１孔部よりも大きい第２孔部を形成する。
【００２０】
次に、第４工程では、第１及び第２孔部からなるゲート形成用孔部を埋め込むとともに、第２孔部周辺の第２絶縁膜表面を被覆するゲート電極を形成する。
【００２１】
また、この発明の第２の要旨によれば、ＭＩＳ型半導体装置は、以下の特徴を有する。
【００２２】
すなわち、第２の要旨によるＭＩＳ型半導体装置は、下地と、この下地の下地面を被覆して順次形成された第１及び第２絶縁膜とを具える。そして、第２絶縁膜を貫通して第１絶縁膜の表面を露出させるゲート形成用孔部が形成されている。更に、ＭＩＳ型半導体装置は、このゲート形成用孔部を埋め込むとともに、ゲート形成用孔部周辺の第２絶縁膜表面を被覆するゲート電極を具える。
【００２３】
また、この発明の第２の要旨によるＭＩＳ型半導体装置の製造方法は、以下の第１工程から第３工程までの各工程を含む。
【００２４】
すなわち、第１工程では、下地面に第１及び第２絶縁膜を順次形成する。
【００２５】
次に、第２工程では、第２絶縁膜に、ゲート長方向に沿って下地の厚み方向に切り取った平面形状が矩形状、またはテーパ形状の開孔パターンを、第１絶縁膜が露出するように形成する。
【００２６】
次に、第３工程では、開孔パターンを埋め込むとともに、開孔パターン周辺の第２絶縁膜表面を被覆するゲート電極を形成する。
【発明の効果】
【００２７】
第１の要旨によるＭＥＳ型半導体装置、及び製造方法によって製造されたＭＥＳ型半導体装置では、第１及び第２絶縁膜に、それぞれ異なる工程において連続的な開孔部を形成することによって、ゲート長方向の開口長が異なる、第１及び第２孔部からなるゲート形成用孔部を開孔形成することができる。そして、第１孔部を開孔する際に、ゲート長方向の開口長（以下、単に開口長とも称する）が第１孔部よりも大きくなるように第２孔部を拡張することによって、第２孔部の内側壁面に角部が形成される。その結果、第１の要旨による半導体装置では、動作時において、上述した各端部、すなわちゲート電極と下地面との接触面のゲート長方向における端部、及びゲート形成用孔部周辺の保護膜（すなわち絶縁膜）の表面を被覆している部分の、ゲート長方向における端部に加えて、第２孔部の内側壁面に形成された角部にも電界が集中する。従って、第１の要旨による半導体装置は、従来技術による半導体装置と比して電界が集中する箇所が多いため、各集中する電界が分散される。その結果、これら各箇所における電界強度はより低減される。従って、第１の要旨による半導体装置は、従来技術による半導体装置と比して、電界強度がより効率的に分散される。そのため、第１の要旨による半導体装置は、高電圧動作させる場合においても良好な破壊耐圧を発揮し、かつ電流コラプスの発生が抑制され、さらにゲートリーク電流が低減された構造であるといえる。
【００２８】
また、第１の要旨による半導体装置では、第１孔部の底面においてゲート電極が下地と接触する。従って、第１の要旨による半導体装置では、第１孔部底面のゲート長方向における長さがゲート長となる。そして、第１の要旨による半導体装置及び製造方法では、開孔パターンを利用して第１絶縁膜に第１孔部を形成する際に、開孔パターン付きの第２絶縁膜がマスクとして機能する。また、開孔パターンは、ゲート長方向に沿って下地の厚み方向に切り取った平面形状が矩形状、またはテーパ形状で開孔形成される。従って、第１の要旨による半導体装置及び製造方法では、開孔パターンの開口長を適宜設定することによって、底面のゲート長方向における長さが所望の値から拡張することなく、第１孔部を形成することができる。そのため、第１の要旨による半導体装置及び製造方法では、所望のゲート長の値が正確に設定された半導体装置を製造することができる。
【００２９】
また、第２の要旨によるＭＩＳ型半導体装置、及び製造方法によって製造されたＭＩＳ型半導体装置では、上述した第１の要旨の第２工程において形成した開孔パターンをゲート形成用孔部として用い、かつ第１絶縁膜をゲート絶縁膜として機能させる。これによって、第２の要旨による半導体装置では、ＭＩＳ型半導体装置を構成しつつ、ゲート形成用孔部、すなわち開孔パターンを埋め込むとともに、開孔パターン周辺の第２絶縁膜表面を被覆するゲート電極を形成している。その結果、第２の要旨による半導体装置では、動作時において、ゲート電極と第１絶縁膜との接触面の、ゲート長方向における端部に加えて、ゲート電極の、ゲート形成用孔部、すなわち開孔パターン１７周辺の第２絶縁膜１５の表面を被覆している部分の、ゲート長方向における端部にも電界が集中する。
【００３０】
従って、第２の要旨によって製造された半導体装置は、ゲート電極と下地との接触面における端部にのみ電界が集中する、従来構造のＭＩＳ型半導体装置とは異なり、電界強度がより効率的に分散される。そのため、第２の要旨によって製造された半導体装置は、従来構造のＭＩＳ型半導体装置と比して、高電圧動作させる場合においても良好な破壊耐圧を発揮し、かつ電流コラプスの発生が抑制され、さらにゲートリーク電流が低減された構造であるといえる。
【発明を実施するための最良の形態】
【００３１】
以下、図面を参照して、この発明の実施の形態に係る半導体装置、及び半導体装置の製造方法について説明する。なお、各図は、この発明が理解できる程度に、各構成要素の形状、大きさ、及び配置関係を概略的に示してあるに過ぎない。従って、この発明の構成は、何ら図示の構成例にのみ限定されるものではない。
【００３２】
〈第１の実施の形態〉
第１の実施の形態では、ＭＥＳ型半導体装置、すなわちゲート電極と下地面とがショットキ接合された半導体装置であって、第１及び第２絶縁膜を連続的に貫通して形成されたゲート形成用孔部を埋め込むとともに、ゲート形成用孔部周辺の第２絶縁膜表面を被覆するゲート電極を具えた半導体装置、及びその製造方法について説明する。この製造方法は、第１工程から第４工程までを含んでいる。以下、第１工程から順に各工程につき説明する。
【００３３】
図１（Ａ）〜（Ｃ）は、この発明の第１の実施の形態を説明する工程図である。また、図２（Ａ）〜（Ｃ）は、図１（Ｃ）に続く工程図である。また、図３（Ａ）及び（Ｂ）は、図２（Ｃ）に続く工程図である。これらの各図は、それぞれ、各製造段階で得られた構造体を、各図に矢印で示したゲート長方向に沿って切り取った断面の切り口を示してある。
【００３４】
まず、第１工程では、下地１１の下地面１１ａに第１及び第２絶縁膜１３及び１５を順次形成して図１（Ａ）に示すような構造体を得る。
【００３５】
下地１１は、従来周知の半導体基板であり、例えば、ヘテロ接続面を有する下地、すなわち例えばＡｌＧａＮ層及びＧａＮ層を堆積した下地や、ＡｌＧａＡｓ層及びＧａＡｓ層を堆積した下地等の化合物半導体基板、その他の半導体基板の中から設計に応じて好適なものを用いればよい。そして、下地１１の下地面１１ａにはトランジスタ等の素子が形成されている（図示せず）。なお、この第１の実施の形態では、下地１１として、ＡｌＧａＮ／ＧａＮのヘテロ接合面を有する下地（以下、ＡｌＧａＮ／ＧａＮ下地とも称する）を用いた場合を例に挙げて、図示すると共に説明する。
【００３６】
図１（Ａ）に示す構成例では、下地１１は、まず、例えばＳｉ、ＳｉＣ、またはサファイア等で構成された基板１２、及びこの基板１２の上側に周知のＭＯＣＶＤ法によって形成された例えばＡｌＮまたはＧａＮ等のバッファ層１４を具えている。更に、このバッファ層１４の上側に電子走行層として、ＵＩＤ（Ｕｎ−Ｉｎｔｅｎｔｉｏｎａｌｌｙ−Ｄｏｐｅｄ：不純物無添加）−Ｇａｎ層１６（以下、単にＧａｎ層１６とも称する）、及び電子供給層として、ＵＩＤ−ＡｌＧａｎ層１８（以下、単にＡｌＧａｎ層１８とも称する）が周知のＭＯＣＶＤ法、またはＭＢＥ法によって順次形成されている。このような積層構造を形成すると、Ｇａｎ層１６とＡｌＧａｎ層１８とのエネルギーバンドギャップの違いから、Ｇａｎ層１６内のＡｌＧａｎ層１８との境界付近に２次元電子ガス層２０（以下、２ＤＥＧ層２０とも称する）が形成される。
【００３７】
下地１１としてＡｌＧａＮ／ＧａＮ下地を用いる場合には、例えば塩酸を用いて下地面１１ａに付着した酸化膜を除去する。
【００３８】
その後、素子を汚染から保護するため、または表面電荷の発生を抑制するための保護膜として、下地面１１ａに第１及び第２絶縁膜１３及び１５を形成する。そのために、第１の実施の形態では、例えばＳｉＮ膜、ＳｉＯ２膜、ＳｉＯＮ膜を材料として第１及び第２絶縁膜１３及び１５を形成する。
【００３９】
ところで、この第１の実施の形態では、これら第１及び第２絶縁膜１３及び１５を保護膜として機能させる目的のみでなく、製造された半導体装置の駆動時において電界強度を分散させるために、電界が集中する角部を形成する目的、及び後の工程において形成するゲート電極を正確に所望のゲート長とする目的で形成する。そのために、第１の実施の形態では、続く第２工程及び第３工程において、これら第１及び第２絶縁膜１３及び１５に対してそれぞれ個別にエッチングを行うことによって、ゲート電極を形成するためのゲート形成用孔部を開孔形成する。そこで、第１及び第２絶縁膜１３及び１５をそれぞれ選択的にエッチングするために、この第１工程では、第２絶縁膜１５のエッチングレートの値が第１絶縁膜１３のエッチングレートの値以上となるように第１及び第２絶縁膜１３及び１５を形成する。
【００４０】
より具体的には、第１絶縁膜１３を、例えばＩＣＰ−ＲＩＥ法（誘導結合プラズマ−反応性イオンエッチング法でエッチングすることを想定した場合には、５〜２０ｎｍ／ｍｉｎのエッチングレートとなるように形成することが好ましい。そのために、周知のＴ−ＣＶＤ法（化学気相堆積法）を用いて、例えば８００℃の温度条件下において、１％ＳｉＨ４ガスを０．１〜１ｌ／ｍｉｎ、ＮＨ３ガスを１〜５ｌ／ｍｉｎ、及びＮ２キャリアガスを１０〜２０ｌ／ｍｉｎの流量で、かつ１０〜５０ｎｍ／ｍｉｎの成長レートでＳｉＮ膜を堆積して、第１絶縁膜１３を形成する。
【００４１】
また、第２絶縁膜１５を、例えばＩＣＰ−ＲＩＥ法でエッチングすることを想定した場合には、３０〜６０ｎｍ／ｍｉｎのエッチングレートとなるように形成する。そのために、周知のＰ−ＣＶＤ法（プラズマ化学気相堆積法）を用いて、例えば２５０〜４００℃の温度条件下において、１３．５６ＭＨｚのＲＦパワーを１０〜１００Ｗとして、２０％ＳｉＨ４ガスを１０〜５０ｓｃｃｍ、ＮＨ３ガスを２〜２０ｓｃｃｍ、及びＮ２キャリアガスを１０００〜２０００ｓｃｃｍの流量でＳｉＮ膜を堆積して、第２絶縁膜１５を形成する。
【００４２】
また、第１及び第２絶縁膜１３及び１５を保護膜として機能させるために、これら第１及び第２絶縁膜１３及び１５の膜厚の合計を、好ましくは５０〜３００ｎｍ程度でかつ５００ｎｍ以下とするのが良い。
【００４３】
また、第１及び第２絶縁膜１３及び１５の各膜の膜厚は、上述した、後の工程において形成するゲート電極を正確に所望のゲート長とする目的を達成するために、これら各膜を好適な値に設定する。なお、この各膜厚の好適例については後述する。
【００４４】
次に、第２工程では、第２絶縁膜１５に、開孔パターンを、第１絶縁膜１３が露出するように形成する（図１（Ｂ））。
【００４５】
この第２工程では、開孔パターンを開孔形成するために、まず、例えば周知の塗布技術、及びフォトリソグラフィ技術や電子ビーム露光法等を用いて第２絶縁膜１５の上側表面１５ａにレジスト層１９を形成する。このレジスト層１９には、第２絶縁膜１５の上側表面１５ａを露出させる第１レジスト孔部１９ａが形成されている。そして、この第１レジスト孔部１９ａ付きのレジスト層１９をマスクとして、例えば周知のＥＣＲ（電子サイクロトロン共鳴）−ＲＩＥ法、ＩＣＰ−ＲＩＥ法等の、異方性のドライエッチング技術を用いて、開孔パターン１７を形成する。その後、有機溶剤を用いてレジスト層１９を除去し、図１（Ｃ）に示すような構造体を得る。なお、第２絶縁膜１５のエッチングレートを、上述したようにＩＣＰ−ＲＩＥ法でエッチングすることを想定して設定した場合には、当然のことながらＩＣＰ−ＲＩＥ法を用いて開孔パターン１７を形成する。
【００４６】
ところで、この第１の実施の形態では、上述した電界が集中する角部を形成する目的、及び後の工程において形成するゲート電極を正確に所望のゲート長とする目的を達成するために、開孔パターン１７を、この第２絶縁膜１５の底面１５ｂに対する内側側面１７ａの傾斜角１７ｂが垂直、または垂直に近似な角度となるように形成する。すなわち、開孔パターン１７の、ゲート長方向に沿って下地１１の厚み方向に切り取った平面形状を矩形状とする。または、この平面形状を、開孔パターン１７の開口部１７ｄから第２絶縁膜１５の厚み方向に深さが深くなるにしたがって中空部１７ｃが徐々に収縮する、いわゆるテーパ形状とする。より具体的には、上述した目的に鑑みて、好ましくは傾斜角１７ｂを６０〜９０°、より好ましくは８０〜９０°とするのが良い。
【００４７】
また、傾斜角１７ｂが垂直、または垂直に近似な角度となるように開孔パターン１７を形成するために、レジスト層１９の底面１９ｂに対する内側側面１９ｃの傾斜角１９ｄが垂直、または垂直に近似な角度、より好ましくは傾斜角１９ｄが９０±２０°である第１レジスト孔部１９ａが形成された当該レジスト層１９を用いる必要がある。そこで、このような形状、すなわち傾斜角１９ｄが垂直、または垂直に近似な角度となるように第１レジスト孔部１９ａを形成することが可能なレジスト層１９として、例えばポジ型のレジスト層を用いるのが好ましい。
【００４８】
次に、第３工程では、開孔パターン１７から露出した第１絶縁膜１３の領域に、下地面１１ａを露出させる第１孔部２１を形成するとともに、開孔パターン１７を拡張して、この開孔パターン１７から、ゲート長方向の開口長が第１孔部２１よりも大きい第２孔部２３を形成する。
【００４９】
この第３工程では、第１及び第２孔部２１及び２３を形成するために、まず、例えば周知の塗布技術及びフォトリソグラフィ技術を用いて第２絶縁膜１５の上側表面１５ａにレジスト層２５を形成する（図２（Ａ）参照）。続く第４工程においてリフトオフ法を用いるため、この工程ではレジスト層２５をネガ型のレジスト層で形成する。そして、開孔パターン１７から露出した第１絶縁膜１３の領域１３ａを除去するため、及び開孔パターン１７を拡張するために、レジスト層２５には、開孔パターン１７、及び開孔パターン１７周辺の第２絶縁膜１５の上側表面１５ａを露出させる第２レジスト孔部２５ａが形成されている。
【００５０】
第２レジスト孔部２５ａは、開口部２５ｂと、これに連通する中空部２５ｃとで構成されている。開口部２５ｂは、レジスト層２５の上側表面２５ｄに設けられており、第２レジスト孔部２５ａの内部空間、すなわち中空部２５ｃと外部空間とを接続している。そして、開口部２５ｂのゲート長方向における開口長Ｗ１は、開孔パターン１７のゲート長方向における開口長Ｗ２よりも、ゲート長方向に沿って両側に大きく設計されている。
【００５１】
また、レジスト層２５がネガ型のレジスト層であるため、周知の露光技術を用いて第２レジスト孔部２５ａを形成することによって、第２レジスト孔部２５ａは、開口部２５ｂからレジスト層２５の厚み方向に深さが深くなるにしたがって中空部２５ｃが徐々に拡張する、いわゆる逆テーパ形状となる。
【００５２】
そして、この第２レジスト孔部２５ａ付きのレジスト層２５をマスクとして、例えば周知のＩＣＰ−ＲＩＥ法を用いて異方性エッチングを行う。その結果、第２レジスト孔部２５ａから露出した領域、すなわち露出面２６に対する、開口部２５ｂの正射影で与えられる領域、すなわち被エッチング領域２７が異方性エッチングされる。このとき、既に説明したように開口長Ｗ１が開口長Ｗ２よりも大きく設計されているため、開孔パターン１７から露出した第１絶縁膜１３の領域１３ａのみでなく、開孔パターン１７周辺の第２絶縁膜１５も部分的に除去される。その結果、第１絶縁膜１３から領域１３ａが除去され、下地面１１ａを露出する第１孔部２１が形成される。また、同時に、開孔パターン１７周辺の第２絶縁膜１５が一部除去されることによって、開孔パターン１７の開口長がゲート長方向に拡張した第２孔部２３となる。これによって、第１絶縁膜１３に穿たれた第１孔部２１、及び第２絶縁膜１５に穿たれた第２孔部２３からなり、第１及び第２絶縁膜１３及び１５を連続的に貫通して下地面１１ａを露出させるゲート形成用孔部２９を形成して、図２（Ｂ）に示すような構造体を得る。
【００５３】
ここで、この第３工程における異方性エッチングの際には、エッチングガスに含まれるラジカルイオンによって、レジスト層２５の第２レジスト孔部２５ａがわずかに等方性エッチングされる。従って、異方性エッチングが進行するとともに、開口部２５ｂの開口長Ｗ１は徐々に拡張する。その結果、第２孔部２３は、開口部２３ａの開口長が底部２３ｂよりも、ゲート長方向にわずかに長くなる。そのため、第２孔部２３の内側壁面２３ｃには、角部３１ａ及び３１ｂが形成される。
【００５４】
また、この第３工程では、第１孔部２１を開孔形成する際に、開孔パターン１７付きの第２絶縁膜１５がマスクとして機能する。
【００５５】
ところで、続く第４工程において、ゲート形成用孔部２９を埋め込んでゲート電極が形成される。そのため、ゲート電極は、第１孔部２１の底面２１ａにおいて下地１１と接触する。従って、第１孔部２１の底面２１ａのゲート長方向における長さＷ３（以下、単に長さＷ３とも称する）がゲート長となる。この第１の実施の形態では、上述したように、開孔パターン１７付きの第２絶縁膜１５をマスクとして利用することによって、長さＷ３を拡張することなく第１孔部２１を形成することができる。そのために、上述した第１工程において、第１及び第２絶縁膜１３及び１５の各エッチングレート、及び各膜厚を調節しておく必要がある。以下、第３工程におけるエッチングを良好に行うための、第１及び第２絶縁膜１３及び１５の各エッチングレート、及び各膜厚の好適例について説明する。
【００５６】
この第３工程では、上述した被エッチング領域２７内で、開孔パターン１７から露出した第１絶縁膜１３の領域１３ａ、及び開孔パターン１７周辺の第２絶縁膜１５が異方性エッチングされる（図２（Ａ）参照）。このとき、第１絶縁膜１３の領域１３ａを、下地面１１ａが露出するまでエッチングする必要がある。しかし、このときマスクとして機能する第２絶縁膜１５と、この第２絶縁膜１５の下側に存在する第１絶縁膜１３が完全にエッチングされてしまうと、底面２１ａの長さＷ３が拡張してしまう。従って、第３工程におけるエッチングよって、第１絶縁膜１３の領域１３ａを完全に除去するとともに、マスクとなる第２絶縁膜１５及びこの第２絶縁膜１５の下側に存在する第１絶縁膜１３を完全に除去しないように、当該エッチングを行う必要がある。
【００５７】
ここで、第１絶縁膜１３の膜厚をｘ（ｎｍ）、またエッチングレートをｙ（ｎｍ／ｍｉｎ）とすると、第１絶縁膜１３を完全に除去するために要する時間ｔ（ｍｉｎ）は、以下の式（１）で表される。
ｔ＝ｘ／ｙ        ・・・（１）
ただし、ｘ、ｙ、及びｔは正の実数とする。
【００５８】
また、第２絶縁膜１５の膜厚をａ（ｎｍ）、エッチングレートをｂ（ｎｍ／ｍｉｎ）、また第２絶縁膜１５を完全に除去するために要する時間ｔ’（ｍｉｎ）とすると、被エッチング領域２７内において、第２絶縁膜１５及びこの第２絶縁膜１５の下側に存在する第１絶縁膜１３を完全に除去するために要する時間ｔ’’（ｍｉｎ）は、以下の式（２）で表される。
ｔ’’＝ｔ+ｔ’＝ａ／ｂ＋ｘ／ｙ        ・・・（２）
ただし、ａ、ｂ、ｔ’、及びｔ’’は正の実数とする。
【００５９】
従って、第１絶縁膜１３の領域１３ａを完全に除去するとともに、マスクとなる第２絶縁膜１５及びこの第２絶縁膜１５の下側に存在する第１絶縁膜１３を完全に除去しないように、エッチングを行うためには、この第３工程におけるエッチングの時間Ｔ（ｍｉｎ）が、以下の式（３）を満たす必要がある。
【００６０】
ｘ／ｙ＜Ｔ＜ａ／ｂ＋ｘ／ｙ        ・・・（３）
この式（３）を満たすために、例えば、ａ＝８０（ｎｍ）、ｂ＝４０（ｎｍ／ｍｉｎ）、ｘ＝２０（ｎｍ）、ｙ＝１０（ｍｎ／ｍｉｎ）とすると、式（３）によって与えられるＴの範囲は、２＜Ｔ＜４（ｍｉｎ）となり、余裕のあるエッチング時間を確保できる、すなわち良好な制御性の下にエッチングを行うことができる。
【００６１】
以上から、この第３工程におけるエッチングを良好な制御性の下に行うという観点から鑑みて、第１の実施の形態では、第１及び第２絶縁膜１３のエッチングレートの各エッチングレート、及び各膜厚を設定するのが好ましい。
【００６２】
なお、第１及び第２絶縁膜１３及び１５のエッチングレートを、上述したようにＩＣＰ−ＲＩＥ法でエッチングすることを想定して設定した場合には、当然のことながらＩＣＰ−ＲＩＥ法を用いて第１及び第２孔部を形成する。
【００６３】
また、この異方性エッチングの際に、上述したラジカルイオンによって、開口部２５ｂの正射影領域に存在する被エッチング領域２７の、外側の第２絶縁膜１５が、わずかに等方性エッチングされる。そのため、露出面２６のうち、異方性エッチングによって被エッチング領域２７が深く除去されて形成される第２孔部２３と比して、被エッチング領域２７を除く領域に存在する第２絶縁膜１５が浅く除去される。そして、この浅く除去された領域が第３孔部２８となる。その結果、第３孔部２８は、ゲート形成用孔部２９と連続的に第２絶縁膜１５を貫通する。また、第３孔部２８は、第２孔部２３周辺の第２絶縁膜表面１５ａから、第２孔部２３よりも浅く、かつ開口長がゲート長方向の両側に第２孔部２３よりも大きく除去されることによって形成されている。そして、第３孔部２８の内側壁面２８ａには、角部３２ａ及び３２ｂが形成される（図２（Ｂ）参照）。
【００６４】
次に、第４工程では、ゲート電極を形成する。
【００６５】
この第４工程では、周知のリフトオフ法を用いてゲート電極を形成する。そのために、まず、上述の第３工程で得た構造体（図２（Ｂ）参照）の全面、すなわちレジスト層２５の上側表面２５ｄ、及び第２レジスト孔部２５ａの内側に形成されたゲート形成用孔部２９及び第３孔部２８に、例えば周知の回転蒸着法、または静止蒸着法を用いてゲート電極３３の材料となる金属膜３５を堆積する（図２（Ｃ）参照）。
【００６６】
続いて、例えばアセトン等の有機溶剤を用いて、レジスト層２５を除去する。このとき、レジスト層２５の上側表面２５ｄに形成された金属膜もレジスト層２５とともに除去され、ゲート形成用孔部２９及び第３孔部２８に形成された金属膜の部分が残存する。この残存した金属膜の部分がゲート電極３３となり図３（Ａ）に示すような構造体を得る。
【００６７】
ゲート電極３３は、ゲート形成用孔部２９を埋め込むとともに、第２孔部２３周辺の第２絶縁膜１５の上側表面１５ａに乗り上げるように第３孔部２８の一部分も被覆して形成されている。
【００６８】
また、ゲート電極３３は、ゲート形成用孔部２９の底面、すなわち第１孔部２１の底面２１ａにおいて下地面１１ａと接触している。そして、この接触により、これらゲート電極３３と下地１１とがショットキ接合することによって、いわゆるＭＥＳ型半導体装置を構成する。
【００６９】
なお、ゲート電極３３と下地１１とがショットキ接合を達成するために、用いる下地１１に応じた金属膜を材料としてゲート電極３３を形成する。例えば上層にＧａＮ層を堆積した下地を用いた場合には、例えばＮｉ、Ａｕ、Ｐｔ等の金属膜によってゲート電極３３を形成する。
【００７０】
以上説明した第１の実施の形態による製造方法によって製造されたＭＥＳ型半導体装置では、第１及び第２絶縁膜１３及び１５に、それぞれ異なる工程において連続的な孔部を形成することによって、ゲート長方向における開口長が異なる、第１及び第２孔部２１及び２３からなるゲート形成用孔部２９を形成することができる。そして、第１孔部２１を開孔する際に、同時に、ゲート長方向に沿って両側に開口長が第１孔部２１よりも大きくなるように第２孔部２３を拡張することによって、第２孔部２３の内側壁面２３ｃに角部３１ａ及び３１ｂが形成される。ここで、第１の実施の形態による製造方法によって製造されたＭＥＳ型半導体装置では、上述した第４工程の後に、下地１１の上側に、ゲート電極３３を挟んで互いに離間し、かつ対向した配置で、ソース電極及びドレイン電極を形成する（図示せず）。その結果、第１の実施の形態による半導体装置では、動作時において、ゲート電極３３と下地面１１ａとの接触面の、ゲート長方向におけるドレイン電極側の端部３７ａまたは３７ｂ、及びゲート電極３３の、ゲート形成用孔部２９周辺の第２絶縁膜１５の表面１５ａを被覆している部分の、ゲート長方向におけるドレイン電極側の端部３９ａまたは３９ｂに加えて、第２孔部２３の内側壁面２３ｃに形成された角部３１ａ及び３１ｂのうち、ドレイン電極側の端部３７ａまたは３７ｂ、端部３９ａまたは３９ｂ、角部３１ａまたは３１ｂにも電界が集中する。すなわち、上述した第１の実施の形態における第４工程の後に、図３（Ａ）の構成例において、ゲート電極３３を中心として、紙面の左側にドレイン電極を形成した場合には、端部３７ａ、端部３９ａ、及び角部３１ａに、また紙面の右側にドレイン電極を形成した場合には、端部３７ｂ、端部３９ｂ、及び角部３１ｂに電界が集中する。従って、第１の実施の形態によって製造された半導体装置は、従来技術による半導体装置と比して電界が集中する箇所が多いため、各集中する電界が分散される。これによって、これら各箇所における電界強度はより低減される。従って、第１の実施の形態によって製造された半導体装置は、従来技術による半導体装置と比して、電界強度がより効率的に分散される。そのため、第１の実施の形態によって製造された半導体装置は、高電圧動作させる場合においても良好な破壊耐圧を発揮し、かつ電流コラプスの発生が抑制された構造であるといえる。
【００７１】
さらに、第１の実施の形態によって製造された半導体装置では、第３孔部２８の内側壁面２８ａに角部３２ａ及び３２ｂが形成されている。そのため、例えば電流コラプスの抑制等を目的として、この第１の実施の形態に係る半導体装置にフィールドプレート３４を形成した場合（図３（Ｂ）参照）、半導体装置の動作時においてこれら角部３２ａまたは３２ｂにも電界を集中させることができる。
【００７２】
この第１の実施の形態に係る半導体装置にフィールドプレート３４を形成する場合には、上述した第４工程の後に、フィールドプレート３４を、ゲート電極３３の上側表面３３ａ、ゲート電極３３の、ゲート長方向におけるドレイン電極側の側面３３ｂ、及びドレイン電極側の、ゲート電極３３周辺の第２絶縁膜１５の表面１５ａに亘って、一体的に被覆するように形成する。なお、図３（Ｂ）では、ゲート電極３３を中心として紙面の右側に、図示しないドレイン電極を形成した場合の構成例について示している。
【００７３】
そして、フィールドプレート３４を、ドレイン電極側の角部３２ｂを被覆して形成することによって、半導体装置の動作時において、角部３２ｂに電界が集中する。また、第１の実施の形態におけるＭＥＳ型半導体装置において、ゲート電極３３を中心として紙面の左側にドレイン電極を形成した場合には、フィールドプレート３４を、ゲート電極３３の上側表面３３ａ及び紙面の左側側面３３ｃから、角部３２ａに亘って被覆形成する。その場合には、半導体装置の動作時において、角部３２ａに電界が集中する。
【００７４】
なお、この第１の実施の形態に係る半導体装置にフィールドプレート３４を形成する場合には、ゲート電極３３とフィールドプレート３４とが一体的に連結するため、フィールドプレート３４が形成された側（図３（Ｂ）の構成例では、側面３３ｂの側）のドレイン電極側の端部３９ｂには、電界が集中しない。そして、端部３９ｂの代わりに、フィールドプレート３４の、第２絶縁膜１５の表面１５ａを被覆している部分の、ゲート長方向における端部３６に電界が集中する。
【００７５】
従って、この第１の実施の形態によって製造された半導体装置では、例えばフィールドプレート３４を形成した場合に、各端部３７ａ、及び３７ｂのうちのドレイン側に存在する端部、フィールドプレート３４の、第２絶縁膜１５の表面１５ａを被覆している部分の、ゲート長方向における端部、及び各角部３１ａ、３１ｂ、３２ａ、及び３２ｂのうちのドレイン側に存在する各角部に、効率良く電界の集中を分散することができる。
【００７６】
ここで、図４は、発明者らが第１の実施の形態によって製作した半導体装置の一試作例を示す図であり、半導体装置を下地面に対向して撮影したＳＥＭ写真の写しである。そして、曲線Ｉは、矢印で示したゲート長方向に沿ってこのＳＥＭ写真の明度を示している。なお、このＳＥＭ写真を撮影するのに用いた半導体装置は、上述した第４工程において、静止蒸着法を用いてゲート電極３３を形成している。その際、ＳＥＭ写真において角部３１ａ及び３１ｂを明瞭に視認するために、ゲート電極３３を第１の実施の形態において説明したよりも、縮小して形成した。そのため、このＳＥＭ写真を撮影するのに用いた半導体装置では、ゲート電極３３の、ゲート形成用孔部２９周辺の第２絶縁膜１５の表面１５ａを被覆している部分の、ゲート長方向における端部３９ａ及び３９ｂが、角部３１ａ及び３１ｂの内側に存在している。
【００７７】
この曲線Ｉのピーク４１ａ及び４１ｂは角部３１ａ及び３１ｂを、ピーク４３ａ及び４３ｂは角部３２ａ及び３２ｂを、ピーク４５ａ及び４５ｂは端部３９ａ及び３９ｂを、それぞれ示している（図３（Ａ）参照）。従って、第１の実施の形態によって、電界が集中する箇所、すなわち端部３９ａ及び３９ｂ、及び角部３１ａ、３１ｂ、３２ａ、及び３２ｂを具えた半導体装置を得られることが、図４から確認された。
【００７８】
また、第１の実施の形態では、第１孔部２１の底面２１ａにおいてゲート電極３３が下地１１と接触する。従って、第１の実施の形態では、第１孔部２１の底面２１ａのゲート長方向における長さＷ３がゲート長となる。そして、第１の実施の形態では、開孔パターン１７を利用して第１絶縁膜１３に第１孔部２１を形成する際に、開孔パターン１７付きの第２絶縁膜１５がマスクとして機能する（図２（Ｂ）参照）。また、開孔パターン１７は、ゲート長方向に沿って下地１１の厚み方向に切り取った平面形状が矩形状、またはテーパ形状で開孔形成される（図１（Ｃ）参照）。従って、この第１の実施の形態では、開孔パターン１７の開口長Ｗ２を適宜設定することによって、第１孔部２１の底面２１ａのゲート長方向における長さＷ３が所望の値から拡張することなく、第１孔部２１を形成することができる。そのため、第１の実施の形態では、所望のゲート長の値が正確に設定された半導体装置を製造することができる。
【００７９】
〈第２の実施の形態〉
第２の実施の形態では、上述した第１の実施の形態と同様に、保護膜としての絶縁膜に形成されたゲート形成用孔部を埋め込むとともに、このゲート形成用孔部周辺の絶縁膜表面を被覆するゲート電極を具えた半導体装置、及びその製造方法について説明する。この製造方法は、第１工程から第３工程までを含んでいる。
【００８０】
この第２の実施の形態による半導体装置の製造方法が、上述した第１の実施の形態による半導体装置の製造方法と相違するのは、第２工程の後に、第１絶縁膜に第１孔部を形成せずにゲート電極を形成する点である。そして、第２の実施の形態では、第１絶縁膜をゲート絶縁膜として機能させ、いわゆるＭＩＳ型半導体装置を構成する。その他の構成要素及び作用効果は、第１の実施の形態と同様であるので、共通する構成要素については、同一の図面を参照するとともに同一の符号を付し、それらの重複する説明を省略する。
【００８１】
図５（Ａ）及び（Ｂ）は、この発明の第２の実施の形態を説明する工程図である。これらの各図は、それぞれ、各製造段階で得られた構造体を、各図に矢印で示したゲート長方向に沿って切り取った断面の切り口を示してある。
【００８２】
第２の実施の形態では、まず、上述の第１の実施の形態と同様の第１工程及び第２工程を行う（図１（Ａ）〜（Ｃ）参照）。
【００８３】
次に、上述した第１の実施の形態の第３工程と同様に、第２レジスト孔部２５ａが形成されたネガ型のレジスト層２５を堆積する（図２（Ａ）参照）。
【００８４】
次に、この第２の実施の形態における第３工程では、開孔パターン１７周辺の第２絶縁膜１５の上側表面１５ａを被覆するとともに、この開孔パターン１７を埋め込むゲート電極を形成する。
【００８５】
この第３工程では、上述した第１の実施の形態の第４工程と同様に、周知のリフトオフ法を用いてゲート電極を形成する。そのために、まず、第２工程で得た構造体にレジスト層２５を堆積した構造体（図２（Ａ）参照）の全面、すなわちレジスト層２５の上側表面２５ｄ、及び第２レジスト孔部２５ａの内側に形成された開孔パターン１７に、例えば周知の回転蒸着法、または静止蒸着法を用いてゲート電極の材料となる例えばＮｉ、Ａｕ、Ｐｔ等の前駆ゲート電極層５１を堆積する（図５（Ａ）参照）。
【００８６】
続いて、例えばアセトン等の有機溶剤を用いて、レジスト層２５を除去する。このとき、レジスト層２５の上側表面２５ｄに形成された前駆ゲート電極層もレジスト層２５とともに除去され、開孔パターン１７に形成された前駆ゲート電極層の部分が残存する。この残存した前駆ゲート電極層の部分がゲート電極５３となり図５（Ｂ）に示すような構造体を得る。
【００８７】
この第２の実施の形態では、開孔パターン１７を上述した第１の実施の形態におけるゲート形成用孔部として用いている。そして、ゲート電極５３は、開孔パターン１７を埋め込むとともに、開孔パターン１７周辺の第２絶縁膜１５の上側表面１５ａに乗り上げるように被覆して形成されている。
【００８８】
また、ゲート電極５３は、ゲート形成用孔部、すなわち開孔パターン１７内において、下地１１上に第１絶縁膜１３を介して形成されている。そして、この第１絶縁膜１３がゲート絶縁膜として機能することによって、いわゆるＭＩＳ型半導体装置を構成する。
【００８９】
以上説明した第２の実施の形態による製造方法によって製造されたＭＩＳ型半導体装置では、上述した第１の実施の形態の第２工程において形成した開孔パターン１７をゲート形成用孔部として用い、かつ第１絶縁膜１３をゲート絶縁膜として機能させる。これによって、第２の実施の形態による半導体装置では、ＭＩＳ型半導体装置を構成しつつ、ゲート形成用孔部、すなわち開孔パターン１７を埋め込むとともに、開孔パターン１７周辺の第２絶縁膜１５の上側表面１５ａに乗り上げるように被覆するゲート電極５３を形成している。その結果、第２の実施の形態による半導体装置では、動作時において、ゲート電極５３と第１絶縁膜１３との接触面の、ゲート長方向におけるドレイン電極（図示せず）を形成した側の端部５５ａまたは５５ｂに加えて、ゲート電極５３の、ゲート形成用孔部、すなわち開孔パターン１７周辺の第２絶縁膜１５の表面１５ａを被覆している部分の、ゲート長方向におけるドレイン電極を形成した側の端部５７ａまたは５７ｂにも電界が集中する。すなわち、図５（Ｂ）の構成例において、紙面の左側にドレイン電極を形成した場合には、端部５５ａ及び５７ａに、また紙面の右側にドレイン電極を形成した場合には、端部５５ｂ及び５７ｂに電界が集中する。
【００９０】
従って、第２の実施の形態によって製造された半導体装置は、端部５５ａ及び５５ｂに電界が集中する従来構造のＭＩＳ型半導体装置とは異なり、電界強度がより効率的に分散される。そのため、第２の実施の形態によって製造された半導体装置は、従来構造のＭＩＳ型半導体装置と比して、高電圧動作させる場合においても良好な破壊耐圧を発揮し、かつ電流コラプスの発生が抑制された構造であるといえる。
【図面の簡単な説明】
【００９１】
【図１】（Ａ）〜（Ｃ）は、この発明の第１の実施の形態を説明する工程図である。
【図２】（Ａ）〜（Ｃ）は、この発明の第１の実施の形態を説明する工程図であり、図１（Ｃ）に続く工程図である。
【図３】（Ａ）及び（Ｂ）は、この発明の第１の実施の形態を説明する工程図であり、図２（Ｃ）に続く工程図である。
【図４】この発明の第１の実施の形態による半導体装置を説明するＳＥＭ写真である。
【図５】（Ａ）及び（Ｂ）は、この発明の第２の実施の形態を説明する工程図である。
【図６】従来技術による半導体装置を示す図である。
【符号の説明】
【００９２】
１１、１０１：下地
１２：基板
１３：第１絶縁膜
１４：バッファ層
１５：第２絶縁膜
１６：ＵＩＤ−Ｇａｎ層
１７：開孔パターン
１８：ＵＩＤ−ＡｌＧａｎ層
１９、２５：レジスト層
２０：２次元電子ガス層
２１：第１孔部
２３：第２孔部
２６：露出面
２７：被エッチング領域
２８：第３孔部
２９、１０５：ゲート形成用孔部
３１ａ、３１ｂ、３２ａ、３２ｂ：角部
３３、５３、１０７：ゲート電極
３４：フィールドプレート
３５：金属膜
３６、３７ａ、３７ｂ、３９ａ、３９ｂ、５５ａ、５５ｂ、５７ａ、５７ｂ、１０９ａ、１０９ｂ、１１１ａ、１１１ｂ：端部
４１、４３、４５：ピーク
５１：前駆ゲート電極層
１０３：保護膜
【図１】
2010021197.tif 000003
【図２】
2010021197.tif 000004
【図３】
2010021197.tif 000005
【図５】
2010021197.tif 000006
【図６】
2010021197.tif 000007
【図４】
2010021197.tif 000008