(57)【要約】【課題】複数のモジュールを配列させてラインヘッドを構成するに際し、モジュールの数に依存することなくヘッドコントローラを共通化することが可能な印刷ヘッドを提供する。【解決手段】複数の発光素子を備えるモジュールを主走査方向に配列させて、１ライン分の発光素子群を構成するラインヘッドに対して、各モジュール毎に発光素子を発光させるための発光データを供給する印刷コントローラであって、発光データを記憶する複数のメモリと、１ライン分の発光データを取得し、同発光データを複数のメモリに分割して記憶させる主走査分割手段と、接続された各モジュールの発光パターンに応じて、前記記憶された発光データの供給方法を変化させて前記各モジュールに供給する供給手段と、を有する。【選択図】図３
2010149470.tif 000002
【特許請求の範囲】
【請求項１】
複数の発光素子を備えるモジュールを主走査方向に配列させて、１ライン分の発光素子群を構成するラインヘッドに対して、前記各モジュール毎に発光素子を発光させるための発光データを供給する印刷コントローラであって、
前記発光データを記憶する複数のメモリと、
１ライン分の発光データを取得し、同発光データを前記複数のメモリに分割して記憶させる主走査分割手段と、
接続された各モジュールの発光パターンに応じて、前記記憶された発光データの供給方法を変化させて前記各モジュールに供給する供給手段と、を有することを特徴とする印刷コントローラ。
【請求項２】
前記メモリは、当該印刷コントローラに接続可能な前記モジュールの数と同数であることを特徴とする請求項１に記載の印刷コントローラ。
【請求項３】
前記主走査分割手段は、前記分割した１ライン分の発光データを、均等に各メモリに記憶させることを特徴とする請求項１又は請求項２のいずれかに記載の印刷コントローラ。
【請求項４】
前記主走査分割手段は、所定ビット幅で前記発光データを受信するとともに、前記発光データをビット列変換して各メモリに均等に記憶させることを特徴とする請求項３に記載の印刷コントローラ。
【請求項５】
前記供給手段は、前記各モジュールの先頭に位置する発光素子群から順次、時分割に発光を開始させるよう前記記憶された発光データを各モジュールに供給することを特徴とする請求項１〜請求項４のいずれか一項に記載の印刷コントローラ。
【請求項６】
前記供給手段は、１ラインの発光周期が近くなるよう、各モジュールの数に応じて前記各モジュールに供給する発光データの数を変化させることを特徴とする請求項１〜請求項５のいずれか一項に記載の印刷コントローラ。
【請求項７】
複数の発光素子を備えるモジュールを主走査方向に配列させて、１ライン分の発光素子群を構成するラインヘッドと、前記ラインヘッドに前記発光素子を発光させるための発光データを供給する印刷コントローラと、を有する印刷装置であって、
前記印刷コントローラは、
前記発光データを記憶する複数のメモリと、
１ライン分の発光データを取得し、同発光データを前記複数のメモリに分割して記憶させる主走査分割手段と、
接続された各モジュールの発光パターンに応じて、前記記憶された発光データの供給方法を変化させて前記各モジュールに供給する供給手段と、を有し、
前記ラインヘッドの発光により感光体に静電潜像を形成して画像を出力する印刷処理部とを有することを特徴とする印刷装置。
【請求項８】
複数の発光素子を備えるモジュールを主走査方向に配列させて、１ライン分の発光素子群を構成するラインヘッドに対して、前記各モジュールに発光素子を発光させるための発光データを供給するデータ供給方法であって、
１ライン分の発光データを取得する手段と、
同発光データを複数のメモリに分割して記憶させる手段と、
接続された各モジュールの発光パターンに応じて、前記記憶された発光データの供給方法を変化させて前記各モジュールに供給する手段と、を有することを特徴とする発光データ供給方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子に同発光素子を発光させるための発光データを供給する印刷コントローラに関し、特に、分割制御される発光素子に発光データを供給する印刷コントローラ、上記印刷コントローラを用いた印刷装置、及び上記発光素子に発光データを供給する発光データ供給方法に関する。
【背景技術】
【０００２】
従来、電子写真方式を採用した印刷装置が知られている。電子写真方式を採用する印刷装置では、光源から照射される書き込み光により感光ドラム上に静電潜像を形成し、この感光ドラムにトナーを付着させて現像を行う。その後、感光ドラムに付着したトナーを用紙等に転写し、印刷装置は画像を出力する。
【０００３】
上記した電子写真方式の印刷装置において、書き込み光を形成する光源を複数の発光素子により構成した印刷装置が存在する（例えば、特許文献１参照）。この印刷装置では、発光素子を感光ドラムの幅一面に配置して構成されるラインヘッドを備えており、各発光素子が画像の主走査方向における１ドットを形成する。
【０００４】
上記したラインヘッドは、発光素子を実装する発光素子アレイと、この発光素子アレイに電流を供給するドライバＩＣとを備えて構成される。また、ラインヘッドは、ヘッドコントローラからドライバＩＣに各発光素子を発光させるための発光データを供給され、この発光データの値に応じて発光を行う。
【特許文献１】特開平５−１６９７２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
発光素子アレイはサイズを大型化するのが難しく、ラインヘッドを１つの発光素子アレイで構成することは困難となる。そのため、従来では、所定数の発光素子を備える発光素子アレイをモジュールとして構成し、各モジュールを主走査方向に並べてラインヘッドを構成している。そのため、各モジュールの発光パターン等を考慮して発光データを供給する必要があり、モジュールの数に応じてラインヘッドを制御するためのヘッドコントローラを専用に設計する必要があった。
【０００６】
本発明は、上記課題にかんがみてなされたもので、複数のモジュールを配列させてラインヘッドを構成するに際し、モジュールの数に依存することなくヘッドコントローラを共通化することが可能な、印刷ヘッド、印刷装置、及び発光データ供給方法を提供する。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明では、複数の発光素子を備えるモジュールを主走査方向に配列させて、１ライン分の発光素子群を構成するラインヘッドに対して、前記各モジュール毎に発光素子を発光させるための発光データを供給する印刷コントローラであって、前記発光データを記憶する複数のメモリと、１ライン分の発光データを取得し、同発光データを前記複数のメモリに分割して記憶させる主走査分割手段と、接続された各モジュールの発光パターンに応じて、前記記憶された発光データの供給方法を変化させて前記各モジュールに供給する供給手段と、を有する構成としてある。
【０００８】
上記のように構成された発明では、主走査分割手段は、１ライン分の発光データを取得し、また、同発光データを複数のメモリに分割して記憶し、供給手段は、接続された各モジュールの発光パターンに応じて、記憶された発光データの供給方法を変化させて各モジュールに発光データを供給する。
そのため、ラインヘッドをどの様な数のモジュールで構成しても、印刷コントローラは、各モジュールの発光パターンに対応することができる。
【０００９】
本発明の一局面として、前記メモリは、当該印刷コントローラに接続可能な前記モジュールの数と同数である。
上記のように構成された発明では、メモリの数を印刷コントローラに接続するモジュールの最大数とすることで、モジュールを最大数接続させた場合に、各メモリから発光データを各モジュールに供給させてればよく、発光データの供給方法を簡素化することができる。
【００１０】
本発明の一局面として、前記主走査分割手段は、前記分割した１ライン分の発光データを、均等に各メモリに記憶させる。
上記のように構成された発明では、各メモリに発光データを均等に記憶させるため、発光データの供給量を均等にして、各モジュールへの供給方法を簡素化することができる。
【００１１】
また、メモリに発光データを均等に記憶させるための本発明の一局面として、前記主走査分割手段は、所定ビット幅で前記発光データを受信するとともに、前記発光データをビット列変換して各メモリに均等に記憶させる。
上記のように構成された発明では、発光データを所定ビット幅で受信するため、データ転送における遅延を防止することができる。また、受信後の発光データは、ビット列変換することで各メモリに均等に記憶させる。
【００１２】
発光パターンの一例として、本発明では、前記供給手段は、前記各モジュールの先頭に位置する発光素子群から順次、時分割に発光を開始させるよう前記記憶された発光データを各モジュールに供給する。
上記のように構成された発明では、各モジュールの先頭に位置する発光素子群から順次、発光を開始させる発光パターンを採用する。
【００１３】
本発明の一局面として、前記供給手段は、１ラインの発光周期が近くなるよう、各モジュールの数に応じて前記各モジュールに供給する発光データの数を変化させる。
上記のように構成された発明では、例えば、印刷コントローラがモジュールの数を２Ｎ個（Ｎ：整数）又はＮ個接続することができる場合に、Ｎ個のモジュールを接続した場合の発光データの出力数を２Ｎ個のモジュールを接続した場合の倍とすることで、１ライン分の発光データを供給するのに要する周期を近づけることができる。即ち、１ラインの発光周期をモジュールの数に依存することなく近い値にすることができる。
【００１４】
また、本発明は、印刷コントローラを備える印刷装置にも適応することができる。そのため、本発明の他の局面として、複数の発光素子を備えるモジュールを主走査方向に配列させて、１ライン分の発光素子群を構成するラインヘッドと、前記ラインヘッドに前記発光素子を発光させるための発光データを供給する印刷コントローラと、を有する印刷装置であって、前記印刷コントローラは、前記発光データを記憶する複数のメモリと、１ライン分の発光データを取得し、同発光データを前記複数のメモリに分割して記憶させる主走査分割手段と、接続された各モジュールの発光パターンに応じて、前記記憶された発光データの供給方法を変化させて前記各モジュールに供給する供給手段と、を有し、前記ラインヘッドの発光により感光体に静電潜像を形成して画像を出力する印刷処理部とを有する構成としてある。
【００１５】
同様に、本発明は、複数のモジュールに対して発行データを供給する方法にも適応することができる。そのため、本発明の他の局面として、複数の発光素子を備えるモジュールを主走査方向に配列させて、１ライン分の発光素子群を構成するラインヘッドに対して、前記各モジュールに発光素子を発光させるための発光データを供給するデータ供給方法であって、１ライン分の発光データを取得する手段と、同発光データを複数のメモリに分割して記憶させる手段と、接続された各モジュールの発光パターンに応じて、前記記憶された発光データの供給方法を変化させて前記各モジュールに供給する手段と、を有する構成としてある。
【発明を実施するための最良の形態】
【００１６】
以下、図を参照しつつ下記の順序に従って本発明の実施形態を説明する。
１．第１の実施形態：
１．１．本発明の概要：
１．２．ヘッドコントローラの構成：
１．３．ラインヘッドを８個のモジュールで構成する場合：
１．４．ラインヘッドを４個のモジュールで構成する場合：
１．５．ラインヘッドを２個のモジュールで構成する場合：
２．その他の実施形態：
【００１７】
１．第１の実施形態：
１．１．本発明の概要：
図１は、一実施形態としての印刷装置１００の構成を示すブロック図である。印刷装置１００は、複数の発光素子を備えるモジュールを主走査方向に配列させてラインヘッド８０を構成しており、各モジュールの発光素子を発光させることで、印刷処理部９３の図示しない感光体ドラムに静電潜像を形成する。感光体ドラムに形成された静電潜像は、トナーにより現像され、印刷処理部から用紙等に転写させて出力される。
【００１８】
また、各モジュールは、ヘッドコントローラ（印刷コントローラ）７０と接続しており、ヘッドコントローラ７０から発光データを受信すると、この発光データから各発光素子を発光させるための電流を生成する。そして、発光データは、メインコントローラ９２が入力ＩＦ９１を介して入力された画像データをもとに生成され、所定クロックで主走査方向における１ライン分の発光素子に供給される。
【００１９】
図２は、本発明の機能を説明するためのイメージ図である。印刷装置１００では、１ラインを構成するラインヘッド８０をどのような数のモジュールで構成しても、ヘッドコントローラ７０の回路構成を変更することなく各モジュールとヘッドコントローラ７０とを接続することが可能である。即ち、本発明に係るヘッドコントローラ７０は、予め、ラインヘッドを構成するモジュールの数を指定してやることで、発光データを所定の発光順序で各モジュールに出力させることができる。その結果、ヘッドコントローラ７０の汎用性を高めることが可能となり、モジュールの数が異なる多機種に流用することで、コストを下げることができる。
【００２０】
より、具体的には、例えば、ラインヘッドを８個のモジュールで構成する場合（パターン１）、１ラインが１５６８０ドットの発光素子で構成されていれば、各モジュールは、それぞれ１９６０ドット（１５６８０÷８）の発光素子を備え、各モジュールを発光させるために１９６０ビットの発光データを供給する必要がある。また、ラインヘッドを４個のモジュールで構成すれば（パターン２）、各モジュールを発光させるために３９２０ビット（１５６８０÷４）の発光データを供給する必要がある。同様に、ラインヘッドを２個のモジュールで構成すれば（パターン３）、各モジュールを発光させるために、７８４０ビット（１５６８０÷２）の発光データを供給する必要がある。
【００２１】
このとき、ヘッドコントローラ７０からは、各モジュールの先頭の発光素子群が最初に発光を行うよう発光データが時分割に出力される。即ち、パターン１では、各モジュールの先頭の８ビットが同時に発光し、以後、時分割に８ビット毎に発光を継続する。また、パターン２では、各モジュールの先頭の１６ビットが同時に発光し、以後、時分割に１６ビット毎に発光を継続する。そして、パターン３では、各モジュールの先頭の３２ビットが同時に発光し、以後、時分割に３２ビット毎に発光を継続する。そのため、パターン１〜３において、１ライン分の発光周期はパターン１における１ラインの発光周期２４５クロック（１９６０（ビット）÷８（モジュール））と近い値となり、接続されたモジュールの数に依存することなく、所定幅の発光周期で１ラインを発光させることができる。以下に、ヘッドコントローラ７０の具体的な構成について説明する。
【００２２】
１．２．ヘッドコントローラの構成：
図３は、ヘッドコントローラ７０の構成を説明するためのブロック構成図である。また、図４は、ヘッドコントローラ７０の機能を説明するための流れ図である。ヘッドコントローラ７０の要部は、メインコントローラから入力された発光データに対して回転補正や、千鳥補正を施す補正部７１と、補正後の発光データを接続されたモジュールの数に応じて出力するヘッドＩ／Ｆ６０とで構成されている。なお、補正部７１の構成は、従来技術であるため、説明を省略する。
【００２３】
ヘッドＩ／Ｆ６０は、入力端子６１を介して補正部７１から発光データを受信し、８個の出力端子６４ａ〜ｈから発光データを出力する。また、ヘッドＩ／Ｆ６０は、主走査分割部（主走査分割手段）５０と、ＳＲＡＭ（メモリ）４０と、ＳＲＡＭ出力選択部（供給手段）３０とを内部に備え、入力端子６１を介して入力された発光データを、主走査分割部５０、ＳＲＡＭ４０、ＳＲＡＭ出力選択部３０を通じて、出力端子６４ａ〜ｈから出力する。
【００２４】
以下、図４を参照してヘッドコントローラ７０の概略的な機能を説明する。メインコントローラ９２から１ラインに対応した数の発光データが入力されると、補正部７１はこの発光データに対して、回転補正や千鳥補正を施す（ステップＳ１１０）。次に、ヘッドＩ／Ｆ６０の、主走査分割部５０はこの発光データを３２ビット毎にラッチする（ステップＳ１２０）。そして、主走査分割部５０は、ラッチした発光データを複数のＳＲＡＭ４０に均等に記憶させる（ステップＳ１３０）。また、ＳＲＡＭ出力選択部３０は、各ＳＲＡＭ４０に記憶された発光データを、各モジュールの発光タイミングに合わせて出力端子６４ａ〜ｈから８ビット毎に出力する（ステップＳ１４０）。各モジュールは出力端子６４ａ〜ｈから入力された発光データをバッファに記憶し、順次発光素子に出力していく。以下、ヘッドＩ／Ｆ６０を構成する各部の機能をより詳細に説明していく。
【００２５】
ヘッドＩ／Ｆ６０には、ヘッドＩ／Ｆ６０が接続可能なモジュールと同数のＳＲＡＭ４０（４０ａ〜ｈ）が実装されており、第１の実施形態では、発光データの偶数列及び奇数列毎に８個実装されている。発光データの偶数列及び奇数列の切り替えは、ステート部６３から出力される切替え信号により切替えられる。また、ＳＲＡＭ４０は、ステート部６３から送信されるセレクト信号により発光データを記憶するＳＲＡＭ４０が選択され、アドレス毎に３２ビットの発光データを記憶する。
【００２６】
ステート部６３は、各ＳＲＡＭ４０を選択するための切替え信号や、各ＳＲＡＭ４０を選択するセレクト信号や、ＳＲＡＭ出力選択部３０が発光データを出力するためのカウンタ信号を出力する。ステート部６３は、タイミング生成部６２が生成した同期信号を受信し、この同期信号から、切替え信号やセレクト信号やカウンタ信号を生成する。ここで、切替え信号は、奇数列の発光データを記憶するＳＲＡＭ４０ａ〜ｈ及び偶数列の発光データを記憶するＳＲＡＭ４０♯ａ〜♯ｈの選択を行うための信号である。また、カウンタ信号は、ＳＲＡＭ出力選択部３０から所定の周期で発光データを出力させるための信号である。
【００２７】
主走査分割部５０は、入力された発光データを各ＳＲＡＭ４０に均等に記憶していく。上記したように、ＳＲＡＭ４０は１アドレス毎に３２ビットの発光データを記憶するため、主走査分割部５０は、クロック毎に３２ビットの発光データをラッチ部５１でラッチし、ＳＲＡＭ４０の指定されたアドレスに記憶していく。このとき、主走査分割部５０は、３２ビット幅で供給される発光データを遅延させることなく各ＳＲＡＭ４０に供給し、均等（１９６０ビット）に記憶させるため、ビット列変換部５２により各ＳＲＡＭ４０に記憶される発光データのデータ量を調整する。
【００２８】
図５は、クロックに同期して各ＳＲＡＭ４０に出力される発光データを説明するためのイメージ図である。また、図６は、主走査分割部５０がＳＲＡＭ４０に記憶する発光データのデータ量を均等にするために実行するビット列変換を説明する図である。以下、主走査分割部５０が各ＳＲＡＭ４０に記憶される発光データのデータ量を調整する方法を説明する。
【００２９】
主走査分割部５０は、１ライン分の発光データを受信すると、ＳＲＡＭ４０ａの各アドレスに、１クロック当たり３２ビットの発光データを順に記憶する。このとき、クロック６１では、ＳＲＡＭ４０ａに、１９５２ビットの発光データが記憶される。そのため、クロック６２で、ＳＲＡＭ４０ａに、残り８ビット（１９６０（ビット）−１９５２（ビット））の発光データを記憶させる必要がある。そこで、ビット列変換部５２は、クロック６２では、ラッチ部５１にラッチされた３２ビットの発光データの内、前半８ビットを、ＳＲＡＭ４０ａに出力する（図６（ａ））。その後、ビット列変換部５２は残りの２４ビットをシフトし、クロック６３でラッチされる発光データの前半８ビットを加算することで３２ビットとし、ＳＲＡＭ４０ｂに送信する（図６（ｂ））。以後、ビット列変換部５２は、６３クロック〜１２２クロックまで、図６（ｂ）に示すように、ビット列変換を繰り返す。
【００３０】
また、ビット列変換部５２は、クロック１２３では、ＳＲＡＭ４０ｂに残り１６ビットの発光データを記憶させる必要があるため、ラッチした発光データの前半の１６ビットをＳＲＡＭ４０ｂに記憶する。そして、ビット列変換部５２は、後半の１６ビットをシフトさせてクロック１２４でラッチされた１６ビットを加算し、ＳＲＡＭ４０ｃの先頭アドレスに記憶する３２ビットの発光データを送信する（図６（ｃ））。以後、ビット列変換部５２は、クロック１２４〜クロック１８４まで、図６（ｃ）に示すビット列変換を繰り返す。
【００３１】
そして、ビット列変換部５２は、クロック１８４では、ＳＲＡＭ４０ｃに残り２４ビットの発光データを記憶する必要があるため、ラッチした発光データの前半２４ビットをＳＲＡＭ４０ｃに記憶する。そして、ビット列変換部５２は、後半の８ビットをシフトさせてクロック１８５でラッチされた２４ビットを加算してＳＲＡＭ４０ｄの先頭アドレスに記憶する３２ビットの発光データを送信する（図６（ｄ））。以後、ビット列変換部５２は、クロック１８４〜クロック２４５まで、図６（ｄ）に示すビット列変換を繰り返す。
【００３２】
ここで、クロック２４５では、ＳＲＡＭ４０ｄに３２ビット毎に送信された全ての発光データが記憶されるため、ビット列変換部５２は発光データのビット列を変換しない。以下同様に、ＳＲＡＭ４０ｅ〜４０ｈに対しても、同様のビット列変換が行われる。
【００３３】
ＳＲＡＭ出力選択部３０は、ステート部６３で選択されたＳＲＡＭ４０から出力される３２ビットの発光データを記憶し、パターン選択信号に応じて各出力端子６４ａ〜ｈから８ビットのＯ＿ＤＡＴＡを出力する。図７は、ＳＲＡＭ出力選択部３０の構成を説明する図である。この図では、出力端子６４ａ〜ｄに接続されたＳＲＡＭ出力選択部３０のみを示し、出力端子６４ａ〜ｈに接続されたＳＲＡＭ出力選択部は同等の構成及び作用であるため説明を省略する。
【００３４】
ＳＲＡＭ出力選択部３０は、ＳＲＡＭ４０に記憶された奇数列又は偶数列の発光データを選択出力する切替え部３１ａ〜ｄと、切替え部３１ａ〜ｄから出力される３２ビット毎の発光データを記憶するレジスタ３２ａ〜ｄと、カウンタ信号に応じて入力ポートａ〜ｄに入力された発光データを順に出力する出力部３４ａ〜ｄと、パターン選択信号の値に応じて、レジスタ３２ａ〜ｄの各アドレスと出力部３４ａ〜ｄの各入力ポートａ〜ｄとの接続を切り替える出力選択部３３と、を備えている。
【００３５】
切替え部３１は、入力側で奇数列の発光データを記憶するＳＲＡＭ４０ａ〜４０ｄ、及び偶数列の発光データを記憶するＳＲＡＭ４０♯ａ〜４０♯ｄと接続し、出力側でレジスタ３２ａ〜ｄと接続している。そのため、ステート部６３から入力される切り替え信号に応じて、奇数列の発光データ又は偶数列の発光データの何れかを３２ビット毎にレジスタ３２ａ〜ｄに入力する。
【００３６】
レジスタ３２ａ〜ｄは、切替え部３１ａ〜ｄから出力された３２ビット毎の発光データを、８ビット毎にアドレスＡ〜Ｄに記憶し、出力選択部３３の切り替えに応じて、出力部３４ａ〜ｄの各入力ポートに８ビットの発光データを出力する。レジスタ３２ａ〜ｄの各アドレスＡ〜Ｄは、それぞれ出力選択部３３と接続しており、各アドレスから出力選択部３３を介して、出力部３４ａ〜ｄの入力ポートａ〜ｄに出力される。
【００３７】
出力部３４ａ〜ｄは、ステート部６３から出力されるカウンタ信号に応じて、レジスタ３２ａ〜ｄから入力された８ビットの発光データを順次出力していく。即ち、出力部３４ａ〜ｄの入力ポートａ〜ｄに８ビット枚の発光データが入力されると、出力部３４は、カウンタ信号に応じて、入力ポートａに入力された発光データ、ｂに入力された発光データ、ｃに入力された発光データ、そしてｄに入力された発光データの順序で発光データを出力していく。ここで、各入力ポートａ〜ｄは、常にレジスタ３２ａ〜ｄの各アドレスと接続しているわけではなく、出力選択部３３の切替えに応じて、接続されない入力ポートも存在する。そのため、カウンタ信号の値に応じてレジスタ３２ａ〜ｄと接続された入力ポートのみが上記順序に従って発光データを出力する。また、各出力部３４ａ〜ｄは出力端子６４ａ〜ｄとそれぞれ接続しており、各出力部３４ａ〜ｄから出力された８ビットの発光データは、出力端子６４ａ〜ｄからＯ＿ＤＡＴＡとしてモジュールに供給される。
【００３８】
出力選択部３３は、パターン選択信号の値に応じて、レジスタ３２ａ〜ｄの各アドレスＡ〜Ｄから出力される発光データの出力先を出力部３４ａ〜ｄの入力ポートａ〜ｄのいずれかに切り替え、発光データの出力順序を変更する。即ち、出力部３４ａ〜ｄはカウンタ信号により、入力ポートａ〜ｄに入力された発光データを出力するため、出力選択部３３は、レジスタ３２ａ〜ｄの各アドレスと入力ポートａ〜ｄの接続を切り替えることで、結果として、レジスタ３２ａ〜ｄの所定アドレスから出力される発光データの出力順序を変更する。
【００３９】
ここで、パターン選択信号は、ヘッドコントローラ７０に接続されるモジュールの数に応じて異なる値が出力され、ＳＲＡＭ出力選択部３０は、パターン選択信号の値により、レジスタａ〜ｄと出力部ａ〜ｄの接続状態を切替える。
【００４０】
１．３．ラインヘッドを８個のモジュールで構成する場合
図８は、ヘッドコントローラ７０に８個のモジュールを接続した状態を説明するイメージ図である。以下に、図７及び図８を参照して、８つのモジュールでラインヘッド８０を構成した場合の、発光データの出力順序を説明する。
【００４１】
ラインヘッド８０を８つのモジュール１〜８で構成する場合、各出力端子６４ａ〜ｈは、８個のモジュール１〜８にそれぞれ接続される。この状態で、切替え部３１ａ〜ｈに奇数列の１ライン分（１９６８０ビット）の発光データを出力する切替え信号が入力されると、ＳＲＡＭ４０ａ〜４０ｈからは、レジスタ３２ａ〜ｈに１ライン分の発光データが３２ビット毎に出力される。そのため、レジスタ３２ａ〜ｈはアドレスＡ〜Ｄにそれぞれ８ビットの発光データを順次記憶していく。
【００４２】
上記したように、出力端子６４ａ〜ｈにそれぞれ８つのモジュール１〜８が接続されており、各出力端子６４ａ〜ｈは、モジュール１〜８が先頭の８ドットの発光素子から時分割に発光するよう、発光データを供給すればよい。そのため、出力選択部３３は、パターン選択信号によりレジスタ３２ａ〜３２ｈに記憶された３２ビット毎の発光データが各出力端子６４ａ〜ｈから出力されるよう配線を切替える。なお、モジュール１〜８の内、モジュール１〜４とモジュール５〜８は同じ発光動作であるため、以下、モジュール１〜４のみを例に説明を行う。
【００４３】
出力部３４ａ〜ｄは、入力されたカウンタ信号に準じて、入力ポートａ〜ｄに入力された８ビットの発光データを順次、出力端子６４ａ〜ｄに出力する。即ち、まず、出力部３４ａ〜ｄは、レジスタ３２ａ〜ｄのアドレスＡから出力された８ビットの発光データを出力端子６４ａ〜ｄに入力する。次に、出力部３４ａ〜ｄは、レジスタ３２ａ〜ｄのアドレスＢに記憶された発光データを出力端子６４ａ〜ｄに入力する。以下同様に、出力部３４ａ〜ｄは、レジスタ３２ａ〜ｄのアドレスＣ並びにＤに記憶された発光データを出力端子６４ａ〜ｄに順次出力する。そのため、図２に示すように、モジュール１〜４に実装された発光素子は、先頭の発光素子から８ドット毎に時分割に発光する。以上、８個のモジュールでラインヘッド８０を構成した場合の発光データの出力を説明した。
【００４４】
１．４．ラインヘッドを４個のモジュールで構成する場合
図９は、４個のモジュールでラインヘッド８０を構成した場合のヘッドコントローラ７０の接続状態を説明する図である。以下に、図９を参照して、４つのモジュールでラインヘッド８０を構成した場合の、発光データの出力状態を説明する。
【００４５】
ラインヘッド８０を４つのモジュール♯１〜♯４で構成する場合、図２に示すように、１ラインの発光周期をパターン１に近づけるため、１６ビット毎の発光データを各出力端子６４ａ〜ｈから出力して、モジュール♯１〜♯４が先頭の発光素子から１６ドット毎に時分割に発光を行う必要がある。また、出力部３４ａ〜ｈは、カウンタ信号に応じて８ビット毎の発光データを出力するため、１６ビットの発光データを１度に出力するためには、１組の出力部から８ビットずつ発光データを出力させる必要がある。そのため、ヘッドコントローラ７０は、出力端子６４ａ及び６４ｂをモジュール♯１に、出力端子６４ｃ及び６４ｄをモジュール♯２に、出力端子６４ｅ及び６４ｆをモジュール♯３に、出力端子６４ｇ及び６４ｈをモジュール♯４に、それぞれ接続し、各出力端子から１６ビットの発光データを送信する。
【００４６】
ここで、切替え部３１ａ〜ｈから、ＳＲＡＭ出力選択部３０の各レジスタ３２ａ〜ｈに１列分の発光データ（１９６８０ビット）が出力された場合を想定する。なお、モジュール♯１〜♯４の内、モジュール♯１，♯２とモジュール♯３，♯４は同じ発光動作であるため、以下、モジュール♯１，♯２のみを例に説明を行う。
【００４７】
図１０は、４個のモジュールでラインヘッドを構成した場合の、ｄｏｔ１〜１９５２に発光データを供給する際の出力選択部の状態を説明する図である。また、図１１は、４個のモジュールでラインヘッドを構成した場合の、ｄｏｔ１９５３〜１９９２に発光データを供給する際の出力選択部の状態を説明する図である。
【００４８】
出力選択部３３は、出力端子６４ａ及び６４ｂから計１６ビットの発光データが順次出力されるようレジスタ３２に記憶された３２ビットの発光データの出力順序を並べ替える。このとき、出力選択部３３は、まず、ＳＲＡＭ４０ａに記憶された発光データを１６ビット毎に出力するために、レジスタ３２ａのアドレスＡを出力部３４ａの入力ポートａに、及びアドレスＢを出力部３４ｂの入力ポートａにそれぞれ接続し、アドレスＣ及びＤを出力部３４ａ及びｂの入力ポートｂと接続するよう配線を切り替える（図１０）。そのため、ＳＲＡＭ４０ａに記憶された１〜１９５２ビット目までの発光データは、出力端子６４ａ，６４ｂから１６ビット毎にモジュール♯１のｄｏｔ１〜１９５２に出力される。
【００４９】
また、出力選択部３３が発光データの出力元であるＳＲＡＭ４０を切替える場合は、以下のように切り替えを行う。即ち、出力選択部３３は、ＳＲＡＭ４０ａに記憶された１９５３〜１９６０ビット目の発光データ及びＳＲＡＭ４０ｂに記憶された１９６１〜１９９２ビット目の発光データを１６ビット毎に出力するために、レジスタ３２ａのアドレスＡを出力部３４ａの入力ポートａと接続し、レジスタ３２ｂのアドレスＡを出力部３４ｂの入力ポートａと接続し、レジスタ３２ｂのアドレスＢを出力部３４ａの入力ポートｂに接続し、レジスタ３２ｂのアドレスＣを出力部３４ｂの入力ポートｂに接続し、レジスタ３２ｂのアドレスＤを出力部３４ａの入力ポートｃに接続するよう配線を切り替える。そのため、ＳＲＡＭ４０ａに記憶された１９５３〜１９６０ビット目の発光データと、ＳＲＡＭ４０ｂに記憶された１９６１〜１９６８ビット目の発光データが出力部３４ａ及び３４ｂから同時に出力される。その後、ＳＲＡＭ４０ｂに記憶された１９６９〜１９８４ビット目の発光データが出力部３４ａ及び３４ｂから同時に出力される。そして、ＳＲＡＭ４０ｂに記憶された１９８５〜１９９２ビット目の発光データが出力部３４ａから出力される。
【００５０】
以後、ＳＲＡＭ４０ｂに記憶された１９９３〜３９２０ビット目の発光データを出力するため、出力部３３は、レジスタ３２ｂの各アドレスＡ〜Ｄと出力部３４ａ，３４ｂとの接続状態を切替える。なお、出力選択部３３は、レジスタ３２ｃ及びｄに対しても、各アドレスＡ〜Ｄと出力部３４ｃ，ｄとの接続を同様に切り替える。
【００５１】
そのため、モジュール♯１に実装されたｄｏｔ１〜３９２０の発光素子に入力される発光データは、出力端子６４ａ及び６４ｂから１６ビット毎に出力される。以下同様に、モジュール♯２に実装されたｄｏｔ３９２１〜７８４０の発光素子に入力される発光データは、出力端子６４ｃ及び６４ｄから１６ビット毎に出力される。その結果、モジュール♯１〜♯４は、先頭の発光素子から１６ドット毎に時分割に発光が行われる。また、１ラインの発光周期は、出力される発光データが記憶されるＳＲＡＭが切り替わる際は、１６ビット毎の出力を行うことができないため、１６ビットで発光データが入力されるクロック数と、ＳＲＡＭ４０を切替える回数との和となる。即ち、１ラインの発光周期は、（３９２０−８×２）÷１６+２＝２４６クロックとなり、パターン１と非常に近い値となる。以上、４個のモジュールでラインヘッドを構成した場合の発光データの出力を説明した。
【００５２】
１．５．ラインヘッドを２個のモジュールで構成する場合
図１２は、２個のモジュールでラインヘッドを構成した場合のヘッドコントローラ７０の接続状態を説明する図である。また、図１３は、２個のモジュールでラインヘッドを構成した場合の、ｄｏｔ１〜１９５２に発光データを供給する際の出力選択部の状態を説明する図である。また、図１４は、２個のモジュールでラインヘッドを構成した場合の、ｄｏｔ１９５３〜１９９２に発光データを供給する際の出力選択部の状態を説明する図である。以下に、図１２〜１４を参照して、２つのモジュールでラインヘッド８０を構成した場合の、発光データの出力状態を説明する。
【００５３】
ラインヘッド８０を２つのモジュール♯♯１，♯♯２で構成する場合、図２に示すように、１ラインの発光周期をパターン１と近い周期とするため、モジュール♯♯１，♯♯２の先頭の発光素子群から３２ビット毎に時分割に発光を行うよう、３２ビット毎の発光データを出力端子６４ａ〜ｈから出力する必要がある。また、上記したように、３２ビットの発光データを１度に出力するためには、４個の出力端子から８ビットずつ発光データを出力させる必要がある。そのため、ヘッドコントローラ７０の出力端子６４ａ〜ｄをモジュール♯♯１に接続し、出力端子６４ｅ〜ｈをモジュール♯♯２に接続し、各出力端子６４ａ〜ｈから３２ビットの発光データを送信する。
【００５４】
以下、切替え部３１から、ＳＲＡＭ出力選択部３０の各レジスタ３２ａ〜ｄに１列分の発光データ（１９８６０）が出力された場合を想定する。なお、モジュール♯♯１と♯♯２は同じ発光動作であるため、以下、モジュール♯♯１のみを例に説明を行う。
【００５５】
出力選択部３３は、出力端子６４ａ〜ｄから８ビット毎に計３２ビットの発光データが一度に出力されるようレジスタ３２に記憶された３２ビットの発光データの出力順序を並べ替える。即ち、まず、出力選択部３３は、ＳＲＡＭ４０ａに記憶された１９６０ビットの発光データの内、１９５２ビットの発光データを出力部３４ａ〜ｄから出力するために、レジスタ３２ａのアドレスＡ〜Ｄを出力部３４ａ〜ｄの入力ポートａと接続する。そのため、出力部３４ａ〜ｄからは、８ビットずつ計３２ビットの発光データがモジュール♯♯１に出力される（図１３）。
【００５６】
また、出力選択部３３が発光データの出力元となるＳＲＡＭ４０を切替える場合は、パターン２同様、以下のように切り替えを行う。即ち、出力選択部３３は、ＳＲＡＭ４０ａに記憶された１９５３〜１９６０ビット目の発光データ及びＳＲＡＭ４０ｂに記憶された１９６１〜１９９２ビット目の発光データを３２ビット毎に出力するために、レジスタ３２ａのアドレスＡを出力部３４ａの入力ポートａと接続し、レジスタ３２ｂのアドレスＡを出力部３４ｂの入力ポートａと接続し、レジスタ３２ｂのアドレスＢを出力部３４ｃの入力ポートａに接続し、レジスタ３２ｂのアドレスＣを出力部３４ｄの入力ポートａに接続し、レジスタ３２ｂのアドレスＤを出力部３４ａの入力ポートｂに接続するよう配線を切り替える（図１４）。そのため、ＳＲＡＭ４０ａに記憶された１９５３〜１９６０ビット目の発光データと、ＳＲＡＭ４０ｂに記憶された１９６１〜１９８４ビット目の発光データが出力部３４ａ〜ｄから同時に出力される。
【００５７】
その後、出力選択部３３は、ＳＲＡＭ４０ｂ、ＳＲＡＭ４０ｃ、ＳＲＡＭ４０ｄの順に、記憶された発光データを同様の手法で出力していく。そのため、モジュール♯♯１に実装された７８４０ドットの発光素子に入力される発光データは、出力端子ａ〜ｄから３２ビット毎に出力される。その結果、モジュール♯♯１は、先頭の発光素子から３２ドット毎に時分割に発光が行われる。また、１ラインの発光周期は、出力される発光データが記憶されるＳＲＡＭが切り替わる際は、３２ビット毎の出力を行うことができないため、（７８４０−８×４）÷３２+４＝２４８クロックとなり、パターン１及び２と近い周期となる。以上、２個のモジュールでラインヘッドを構成した場合の発光データの出力を説明した。
【００５８】
以上説明したように、主走査分割部は１ライン分の発光データを取得し、同発光データを複数のＳＲＡＭに分割して記憶し、ＳＲＡＭ選択出力部は、接続されたモジュールの発光パターンに応じて、記憶された発光データの供給方法を変化させて各モジュールに発光データを供給する。そのため、ラインヘッドをどの様な数のモジュールで構成しても、ヘッドコントローラの構成を変更することなく対応することができる。
【００５９】
２．その他の実施形態：
本発明は様々な変形例が存在する。
各モジュールの発光パターンは、先頭から時分割に発光するものに限定されない。例えば、先頭の発光素子が最後に発光するパターンであってもよい。
また、１ラインの発光周期を近い値にすることは、一例であり、接続されるモジュールの数に応じて、１ラインの発光周期を別々としてもよい。
【００６０】
なお、本発明は上記実施例に限られるものでないことは言うまでもない。即ち、実施例の中で開示した相互に置換可能な部材および構成等を適宜その組み合わせを変更して適用すること、実施例の中で開示されていないが、公知技術であって上記実施例の中で開示した部材および構成等と相互に置換可能な部材および構成等を適宜置換し、またその組み合わせを変更して適用すること、実施例の中で開示されていないが、公知技術等に基づいて当業者が上記実施例の中で開示した部材および構成等の代用として想定し得る部材および構成等と適宜置換し、またその組み合わせを変更して適用すること、は本発明の一実施例として開示されるものである。
【図面の簡単な説明】
【００６１】
【図１】一実施形態としての印刷装置１００の構成を示すブロック図である。
【図２】本発明の機能を説明するためのイメージ図である。
【図３】ヘッドコントローラ７０の構成を説明するためのブロック構成図である。
【図４】ヘッドコントローラ７０の機能を説明するための流れ図である。
【図５】クロックに同期して各ＳＲＡＭ４０に出力される発光データを説明するためのイメージ図である。
【図６】主走査分割部５０がＳＲＡＭ４０に記憶する発光データのデータ量を均等にするために実行するビット列変換を説明する図である。
【図７】ＳＲＡＭ出力選択部３０の構成を説明する図である。
【図８】ヘッドコントローラ７０に８個のモジュールを接続した状態を説明するイメージ図である。
【図９】４個のモジュールでラインヘッド８０を構成した場合のヘッドコントローラ７０の接続状態を説明する図である。
【図１０】４個のモジュールでラインヘッドを構成した場合の、ｄｏｔ１〜１９５２に発光データを供給する際の出力選択部の状態を説明する図である。
【図１１】４個のモジュールでラインヘッドを構成した場合の、ｄｏｔ１９５３〜１９９２に発光データを供給する際の出力選択部の状態を説明する図である。
【図１２】２個のモジュールでラインヘッドを構成した場合のヘッドコントローラ７０の接続状態を説明する図である。
【図１３】２個のモジュールでラインヘッドを構成した場合の、ｄｏｔ１〜１９５２に発光データを供給する際の出力選択部の状態を説明する図である。
【図１４】２個のモジュールでラインヘッドを構成した場合の、ｄｏｔ１９５３〜１９９２に発光データを供給する際の出力選択部の状態を説明する図である。
【符号の説明】
【００６２】
３０…ＳＲＡＭ出力選択部、３１…切替え部、３２…レジスタ、３３…出力選択部、３４…出力部、４０…ＳＲＡＭ、５０…主走査分割部、５１…ラッチ部、５２…ビット列変換部、６０…ヘッドＩ／Ｆ、６１…入力端子、６２…タイミング生成部、６３…ステート部、６４…出力端子、７０…ヘッドコントローラ、７１…補正部、８０…ラインヘッド、９２…メインコントローラ、１００…印刷装置
【図１】
2010149470.tif 000003
【図２】
2010149470.tif 000004
【図３】
2010149470.tif 000005
【図４】
2010149470.tif 000006
【図５】
2010149470.tif 000007
【図７】
2010149470.tif 000008
【図８】
2010149470.tif 000009
【図９】
2010149470.tif 000010
【図１０】
2010149470.tif 000011
【図１１】
2010149470.tif 000012
【図１２】
2010149470.tif 000013
【図１３】
2010149470.tif 000014
【図１４】
2010149470.tif 000015
【図６】
2010149470.tif 000016