(57)【要約】      （修正有）【課題】突起電極と素子電極との接続信頼性を向上させる手段を提供する。【解決手段】絶縁樹脂層１０と、絶縁樹脂層１０の一方の主表面に設けられた配線層２０と、配線層２０と電気的に接続され、配線層２０から絶縁樹脂層１０側に突出している突起電極３０と、を備える。突起電極３０は、略凸状の頂部面を有し、少なくとも頂部面における周辺領域が曲面形状である。半導体基板３１０の素子電極３３０は電極部３３１と表面に積層された金属層３３２からなり、素子電極３３０と突起電極３０の凸状の頂部面が接続されている。【選択図】図１
2010129914.tif 000002
【特許請求の範囲】
【請求項１】
絶縁樹脂層と、
前記絶縁樹脂層の一方の主表面に設けられた配線層と、
前記配線層と電気的に接続され、前記配線層から前記絶縁樹脂層側に突出している突起電極と、を備え、
前記突起電極は、略凸状の頂部面を有し、少なくとも前記頂部面における周辺領域が曲面形状であることを特徴とする素子搭載用基板。
【請求項２】
前記周辺領域は、前記配線層の前記突起電極が突出する側の面からの距離が周縁に向かって小さくなる曲面形状であることを特徴とする請求項１に記載の素子搭載用基板。
【請求項３】
前記突起電極は、前記配線層に接続された突起部と、前記突起部の頂部面に積層された少なくとも一層の金属層とを含み、
最表層にある前記金属層は、前記突起部と反対側の面が略凸状であり、少なくとも当該面における周辺領域が曲面形状であることを特徴とする請求項１または２に記載の素子搭載用基板。
【請求項４】
前記金属層を２層以上含み、
前記突起部と接する前記金属層の前記突起部と反対側の面が略凸状であり、少なくとも当該面における周辺領域が曲面形状であることを特徴とする請求項３に記載の素子搭載用基板。
【請求項５】
絶縁樹脂層と、前記絶縁樹脂層の一方の主表面に設けられた配線層と、前記配線層と電気的に接続され、前記配線層から前記絶縁樹脂層側に突出している突起電極と、を備える素子搭載用基板と、
前記突起電極と接合された素子電極が設けられた半導体素子と、を備え、
前記突起電極と前記素子電極との接合部の周辺領域における両電極間の距離が、前記接合部から外側に向かって徐々に大きくなっていることを特徴とする半導体モジュール。
【請求項６】
請求項５に記載の半導体モジュールを搭載したことを特徴とする携帯機器。
【請求項７】
絶縁樹脂層と配線層とが積層された素子搭載用基板の製造方法であって、
一方の主表面に突起部が設けられた、配線層用の金属板を用意する工程と、
前記突起部の頂部面が開口するようなマスクを用いて、当該頂部面における周辺領域でのめっき反応を抑制する条件下で当該頂部面にめっき処理を施して、中央領域の層厚よりも前記周辺領域の層厚が薄くなるような曲面形状を有する金属層を前記頂部面に設けて、略凸状の頂部面を有する突起電極を形成する工程と、
を含むことを特徴とする素子搭載用基板の製造方法。
【請求項８】
絶縁樹脂層と配線層とが積層された素子搭載用基板の製造方法であって、
金属板の一方の主表面における所定位置に積層したレジストをマスクとして当該一方の主表面を等方的にオーバーエッチングして、略凸状の頂部面を有し、少なくとも前記頂部面における周辺領域が曲面形状である突起電極を形成する工程を含むことを特徴とする素子搭載用基板の製造方法。
【請求項９】
金属板の一方の主表面に、略凸状の頂部面を有し、少なくとも前記頂部面における周辺領域が曲面形状である突起電極を形成する工程と、
前記金属板と、前記突起電極に対応する素子電極が設けられた半導体素子とを、絶縁樹脂層を介して圧着し、前記突起電極と前記素子電極とを接合する接合工程と、
前記金属板を選択的に除去して配線層を形成する工程と、
を含むことを特徴とする半導体モジュールの製造方法。
【請求項１０】
前記接合工程において、前記突起電極が前記絶縁樹脂層を貫通して前記素子電極の表面に到達し、両電極の接合部が中央領域から周辺領域に向けて拡がるように前記突起電極と前記素子電極とが接合されることを特徴とする請求項９に記載の半導体モジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器に関する。特に、フリップチップ実装方法により半導体素子を搭載可能な素子搭載用基板とその製造方法、当該素子搭載用基板を含む半導体モジュール等に関する。
【背景技術】
【０００２】
近年、電子機器の小型化、高機能化に伴い、電子機器に使用される半導体素子のさらなる小型化が求められている。これを実現するために、半導体素子の電極間の狭ピッチ化が不可欠となるものの、はんだボール自体の大きさや、はんだ付け時のブリッジ発生などが制約となり、外部接続電極の狭ピッチ化による小型化には限界があった。このような限界を克服するための構造として、金属箔上にペーストで形成した突起構造を電極またはビアとし、金属板にエポキシ樹脂などの絶縁樹脂を介して半導体素子を実装し、突起構造に半導体素子の電極を接続する構造が知られている（特許文献１参照）。
【特許文献１】特開２００４−１９３２９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、従来の構造では、先端の尖った突起構造を半導体素子の電極に圧着し、突起構造の先端を押し潰して、突起構造と半導体素子の電極とを接合していた。そのため、突起構造を半導体素子の電極に圧着した際に電極に圧力がかかり、半導体素子の電極が損傷してしまうおそれがあった。
【０００４】
これに対し、半導体素子の電極にかかる圧力を低減して当該電極の損傷を回避するために、突起構造の頂部面を平坦にすることが考えられる。しかしながら、突起構造の頂部面を平坦にした場合には、絶縁樹脂を介して突起構造を半導体素子の電極に接合する際に、突起構造と電極との接合面に絶縁樹脂が残ってしまい、両者の接続信頼性が低下してしまうおそれがあった。
【０００５】
本発明はこうした課題に鑑みてなされたものであり、その目的は、配線層に一体的に設けられた突起電極と半導体素子に設けられた素子電極とが接続された構造において、突起電極と素子電極との接続信頼性を向上させる技術の提供にある。
【課題を解決するための手段】
【０００６】
本発明のある態様は、素子搭載用基板である。当該素子搭載用基板は、絶縁樹脂層と、絶縁樹脂層の一方の主表面に設けられた配線層と、配線層と電気的に接続され、配線層から絶縁樹脂層側に突出している突起電極と、を備え、突起電極は、略凸状の頂部面を有し、少なくとも頂部面における周辺領域が曲面形状であることを特徴とする。この態様によれば、突起電極と素子電極との接続信頼性を向上させることができる。
【０００７】
上記態様において、周辺領域は、配線層の突起電極が突出する側の面からの距離が周縁に向かって小さくなる曲面形状であってもよい。
【０００８】
上記態様において、突起電極は、配線層に接続された突起部と、突起部の頂部面に積層された少なくとも一層の金属層とを含み、最表層にある金属層は、突起部と反対側の面が略凸状であり、少なくとも当該面における周辺領域が曲面形状であってもよい。
【０００９】
上記態様において、金属層を２層以上含み、突起部と接する金属層の突起部と反対側の面が略凸状であり、少なくとも当該面における周辺領域が曲面形状であってもよい。
【００１０】
本発明の他の態様は、半導体モジュールである。当該半導体モジュールは、絶縁樹脂層と、絶縁樹脂層の一方の主表面に設けられた配線層と、配線層と電気的に接続され、配線層から絶縁樹脂層側に突出している突起電極と、を備える素子搭載用基板と、突起電極と接合された素子電極が設けられた半導体素子と、を備え、突起電極と素子電極との接合部の周辺領域における両電極間の距離が、接合部から外側に向かって徐々に大きくなっていることを特徴とする。
【００１１】
本発明のさらに他の態様は、携帯機器である。当該携帯機器は、上述の態様の半導体モジュールを搭載したことを特徴とする。
【００１２】
本発明のさらに他の態様は、素子搭載用基板の製造方法である。当該素子搭載用基板の製造方法は、絶縁樹脂層と配線層とが積層された素子搭載用基板の製造方法であって、一方の主表面に突起部が設けられた、配線層用の金属板を用意する工程と、突起部の頂部面が開口するようなマスクを用いて、当該頂部面における周辺領域でのめっき反応を抑制する条件下で当該頂部面にめっき処理を施して、中央領域の層厚よりも周辺領域の層厚が薄くなるような曲面形状を有する金属層を頂部面に設けて、略凸状の頂部面を有する突起電極を形成する工程と、を含むことを特徴とする。
【００１３】
本発明のさらに他の態様もまた、素子搭載用基板の製造方法である。当該素子搭載用基板の製造方法は、絶縁樹脂層と配線層とが積層された素子搭載用基板の製造方法であって、金属板の一方の主表面における所定位置に積層したレジストをマスクとして当該一方の主表面を等方的にオーバーエッチングして、略凸状の頂部面を有し、少なくとも頂部面における周辺領域が曲面形状である突起電極を形成する工程を含むことを特徴とする。
【００１４】
本発明のさらに他の態様は、半導体モジュールの製造方法である。当該半導体モジュールの製造方法は、金属板の一方の主表面に、略凸状の頂部面を有し、少なくとも頂部面における周辺領域が曲面形状である突起電極を形成する工程と、金属板と、突起電極に対応する素子電極が設けられた半導体素子とを、絶縁樹脂層を介して圧着し、突起電極と素子電極とを接合する接合工程と、金属板を選択的に除去して配線層を形成する工程と、を含むことを特徴とする。
【００１５】
上記態様の接合工程において、突起電極が絶縁樹脂層を貫通して素子電極の表面に到達し、両電極の接合部が中央領域から周辺領域に向けて拡がるように突起電極と素子電極とが接合されてもよい。
【発明の効果】
【００１６】
本発明によれば、突起電極と素子電極との接続信頼性を向上させることができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００１８】
（実施形態１）
図１は、実施形態１に係る素子搭載用基板１００および半導体モジュール１の構成を示す概略断面図である。半導体モジュール１は、素子搭載用基板１００に、半導体素子３００がフリップチップ接続された構成を有する。
【００１９】
半導体素子３００は、半導体基板３１０と、素子電極３３０と、素子保護層３４０とを含む。
【００２０】
半導体基板３１０は、たとえば、Ｐ型シリコンウエハである。半導体基板３１０の主表面Ｓ１側（図１の上面側）には、周知の技術により集積回路（ＩＣ）または大規模集積回路（ＬＳＩ）（図示せず）が形成されている。
【００２１】
実装面となる主表面Ｓ１には、集積回路に接続された素子電極３３０が設けられている。素子電極３３０は、電極部３３１と、電極部３３１の表面に積層された金属層３３２とを含む。電極部３３１の材料としては、アルミニウム（Ａｌ）や銅（Ｃｕ）などの金属が用いられる。金属層３３２は、電極部３３１に接するニッケル（Ｎｉ）からなるＮｉ層３３４と、Ｎｉ層３３４上に積層された金（Ａｕ）からなるＡｕ層３３６を含み、金属層３３２はＮｉ／Ａｕ層となっている。
【００２２】
半導体基板３１０の主表面Ｓ１上には、金属層３３２が露出するように素子保護層３４０が形成されている。素子保護層３４０としては、シリコン酸化膜（ＳｉＯ２）やシリコン窒化膜（ＳｉＮ）やポリイミド（ＰＩ）膜などが好適である。
【００２３】
素子搭載用基板１００は、絶縁樹脂層１０と、絶縁樹脂層１０の一方の主表面に設けられた配線層（再配線層）２０と、配線層２０と電気的に接続され、配線層２０から絶縁樹脂層１０側に突出している突起電極３０と、を備えている。
【００２４】
絶縁樹脂層１０は、絶縁性の樹脂からなり、配線層２０と半導体素子３００との接着層としての役割を有する。絶縁樹脂層１０としては、例えば加圧により塑性流動を引き起こす絶縁材料が用いられる。
【００２５】
加圧により塑性流動を引き起こす絶縁材料としては、エポキシ系熱硬化型樹脂が挙げられる。絶縁樹脂層１０に用いられるエポキシ系熱硬化型樹脂は、たとえば、温度１６０℃、圧力８Ｍｐａの条件下で、粘度が１ｋＰａ・ｓの特性を有する材料であればよい。また、このエポキシ系熱硬化型樹脂は、たとえば温度１６０℃の条件下で、５〜１５Ｍｐａで加圧した場合に、加圧しない場合と比較して、樹脂の粘度が約１／８に低下する。これに対して、熱硬化前のＢステージのエポキシ樹脂は、ガラス転移温度Ｔｇ以下の条件下では、樹脂を加圧しない場合と同程度に、粘性がなく、加圧しても粘性は生じない。絶縁樹脂層１０の厚さは、たとえば約４５μｍである。
【００２６】
配線層２０は、絶縁樹脂層１０の半導体素子３００と反対側の主表面に設けられており、導電材料、好ましくは圧延金属、さらには圧延銅により形成されている。圧延銅は、めっき処理等によって形成された銅からなる金属膜と比較すると、機械的強度の点において強く、再配線のための材料として優れている。なお、配線層２０は電解銅などで形成されてもよい。配線層２０は、電極形成領域２２と、これに連続して延在する配線領域２４とを有している。配線層２０の厚さは、たとえば約２０μｍである。
【００２７】
そして、電極形成領域２２には、半導体素子３００の素子電極３３０の位置に対応し、絶縁樹脂層１０を貫通する突起電極３０が突設されている。本実施形態においては、配線層２０と突起電極３０とは一体的に形成されており、それにより配線層２０と突起電極３０との接続が確実になっている。また、配線層２０と突起電極３０とが一体的に形成されたことにより、半導体モジュール１の使用環境で発生する熱応力による配線層２０と突起電極３０との界面における亀裂（クラック）の発生などを防止できる。さらに、配線層２０と素子電極３３０との電気的な接続を、突起電極３０と素子電極３３０との圧着と同時にできることから、工程数が増大しないという効果を奏する。配線領域２４の端部領域には、後述するはんだボール５０が配置される、配線を兼ねたランド領域が形成されている。
【００２８】
突起電極３０は、略凸状の頂部面を有し、少なくとも頂部面における周辺領域が曲面形状となっている。以下、突起電極３０の形状について図２を参照して詳細に説明する。図２は、図１の突起電極３０近傍における部分拡大概略断面図である。
【００２９】
図２に示すように、配線層２０から絶縁樹脂層１０側に突出した突起電極３０は、略凸状の頂部面３０ａを有している。頂部面３０ａは、少なくともその周辺領域ｂが、配線層２０の突起電極３０が突出する側の面（図１の上面）からの距離が周縁に向かって小さくなる曲面形状となっている。すなわち、突起電極３０の頂部面３０ａは、突起電極３０の中心軸を含む断面視で側方が配線層２０側に曲がる曲線形状を有し、突起電極３０の頂部はドーム状となっている。したがって、突起電極３０と素子電極３３０との接合部（概ね頂部面３０ａの中央領域ａと一致する）の周辺領域（概ね頂部面３０ａの周辺領域ｂと一致する）における両電極間の距離ｃが、接合部から外側に向かって徐々に大きくなっている。なお、頂部面３０ａの中央領域ａの少なくとも中央部は、後述する金属層３３２との接合によって金属層３３２と平行な略平面となっている。
【００３０】
本実施形態では、突起電極３０は、配線層２０と一体的に形成された突起部３１と、突起部３１の頂部面３１ａに積層された金属層３２とからなる。金属層３２は、突起部３１に接するニッケル（Ｎｉ）からなるＮｉ層３４と、Ｎｉ層３４上に積層された金（Ａｕ）からなるＡｕ層３６を含み、金属層３２はＮｉ／Ａｕ層となっている。そして、突起部３１と接するＮｉ層３４は、その中央領域の層厚よりも記周辺領域の層厚が薄く、したがって突起部３１と反対側の面が略凸状であり、少なくとも当該面における周辺領域が曲面形状となっている。そのため、Ｎｉ層３４上に積層されたＡｕ層３６についても、その表面が略凸状であり、少なくとも当該面における周辺領域が曲面形状となっている。なお、金属層３２の層数は特に限定されず、少なくとも一層あればよい。
【００３１】
本実施形態では、突起電極３０における突起部３１の頂部面３１ａに金属層３２が積層され、素子電極３３０における電極部３３１に金属層３３２が積層されている。そして、金属層３２と金属層３３２とが金−金接合することにより、突起電極３０と素子電極３３０とが電気的に接続されている。なお、突起電極３０と素子電極３３０とは、直に接続されていてもよい。突起電極３０の先端（頂部面）の径および基面の径は、それぞれたとえば約４５μｍφおよび約６０μｍφである。また、突起電極３０および突起部３１の高さは、それぞれたとえば、約４５μｍおよび約４０μｍである。また、Ｎｉ層３４およびＡｕ層３６の厚さは、それぞれたとえば約１〜１５μｍおよび約０．０３〜１μｍである。
【００３２】
図１に戻って、配線層２０の絶縁樹脂層１０と反対側の主表面には、配線層２０の酸化などを防ぐための保護層４０が設けられている。保護層４０としては、ソルダーレジスト層などが挙げられる。保護層４０の所定の領域には開口部４２が形成されており、開口部４２によって配線層２０のランド領域が露出している。開口部４２内には外部接続電極としてのはんだボール５０が形成され、はんだボール５０と配線層２０とが電気的に接続されている。はんだボール５０を形成する位置、すなわち開口部４２の形成領域、言い換えれば配線層２０のランド領域は、たとえば再配線（配線層２０）で引き回した先の端部である。保護層４０の厚さは、たとえば、約３０μｍである。
【００３３】
なお、上述の図２に基づいた実施形態の説明では、突起電極３０における突起部３１の頂部面３１ａ全面にめっき膜からなる金属層３２を形成した場合について説明したが、特にこれに限定されず、突起部３１の頂部面３１ａと側壁を覆うように金属層３２が形成されていてもよく、また、突起部３１の頂部面３１ａの一部のみに金属層３２が形成されていてもよい。これらの場合であっても、本願特有の効果を奏するものである。
【００３４】
（素子搭載用基板および半導体モジュールの製造方法）
実施形態１に係る半導体モジュールの製造方法について図３〜図７を参照して説明する。図３〜図７は、実施形態１に係る半導体モジュールの製造方法を示す工程断面図である。
【００３５】
まず、図３（Ａ）に示すように、図１に示したような突起電極３０の突起部３１の高さと配線層２０の厚さとの和より少なくとも大きい厚さを有する金属板としての銅板２００を用意する。銅板２００としては圧延された銅からなる圧延金属が採用される。
【００３６】
次に、図３（Ｂ）に示すように、フォトリソグラフィ法により、銅板２００の一方の主表面に、突起電極３０の形成予定領域に対応したパターンに合わせてレジスト２１０を選択的に形成する。ここで、突起電極３０の形成領域の配列は、複数のスクライブライン２（後に、半導体基板３１０をスクライブにより分断するためのライン）によって複数の半導体モジュール形成領域４に区画された半導体基板３１０の各素子電極３３０（図１、５（Ａ）参照）の位置に対応している。具体的には、ラミネーター装置を用いて銅板２００に所定膜厚のレジスト膜を貼り付け、突起電極３０のパターンを有するフォトマスクを用いて露光した後、現像することによって、銅板２００の上にレジスト２１０が選択的に形成される。なお、レジストとの密着性向上のために、レジスト膜のラミネート前に、銅板２００の表面に研磨、洗浄等の前処理を必要に応じて施すことが望ましい。
【００３７】
次に、図３（Ｃ）に示すように、レジスト２１０をマスクとして塩化第二鉄溶液などの薬液を用いたウェットエッチング処理を行うことにより、銅板２００の表面から突出する所定の円錐台パターンの突起部３１を形成する。この際、突起部３１はその先端部に近づくにつれて径（寸法）が細くなるテーパ状の側面部を有するように形成される。突起部３１を形成した後、レジスト２１０を剥離剤を用いて剥離する。
【００３８】
以上説明した工程により、銅板２００に突起部３１が一体的に形成される。なお、レジスト２１０に代えて銀（Ａｇ）などの金属マスクを採用してもよい。この場合には銅板２００とのエッチング選択比が十分確保されるため、突起電極３０のパターニングのさらなる微細化を図ることが可能となる。
【００３９】
次に、図３（Ｄ）に示すように、銅板２００の突起部３１が形成された側の主表面に、耐めっき性を有するレジスト２１２を突起部３１が埋没するように積層する。なお、レジスト２１０を設けた面と反対側（上面側）の全面にはレジスト保護膜（図示せず）を形成して銅板２００を保護しておくことが望ましい。
【００４０】
次に、図４（Ａ）に示すように、リソグラフィ法により突起部３１の頂部面３１ａが露出するように開口２１２ａを形成する。
【００４１】
次に、図４（Ｂ）に示すように、レジスト２１２をマスクとして用い、開口２１２ａから露出している頂部面３１ａに、例えば電解めっき法により金属層としてのＮｉ層３４を形成する。電解めっき処理は、突起部３１の頂部面３１ａにおける周辺領域でのめっき反応を抑制する条件下で実施する。具体的には、開口の周辺領域では電解めっき処理に用いるめっき液が循環し難く、そのため周辺領域での反応性が中央領域での反応性よりも低いことを利用するとともに、めっき液に反応抑制剤を添加し、あるいは安定剤の添加量を抑えることで周辺領域での反応性をさらに低下させた条件下で電解めっき処理を実施する。これにより、中央領域の層厚よりも周辺領域の層厚が薄くなるような曲面形状を有するＮｉ層３４が突起部３１の頂部面３１ａに形成される。
【００４２】
次に、図４（Ｃ）に示すように、レジスト２１２をマスクとして用い、開口２１２ａから露出しているＮｉ層３４の表面に、例えば電解めっき法により金属層としてのＡｕ層３６を形成する。このときの電解めっき処理は、通常の反応条件下、すなわち中央領域と周辺領域とでほぼ同等のめっき反応を起こさせる条件下で実施する。そのため、Ｎｉ層３４の表面には、中央領域から周辺領域にかけて、略均等の厚さを有するＡｕ層３６が積層される。これにより、突起部３１上にＮｉ／Ａｕ層からなる金属層３２が形成され、この結果、略凸状の頂部面を有する突起電極３０となる。
【００４３】
次に、図４（Ｄ）に示すように、レジスト２１２を剥離剤を用いて剥離する。以上説明した工程により、銅板２００に突起電極３０が一体的に形成される。なお、必要に応じて、塩化第二鉄溶液などの薬液を用いたウェットエッチング処理などにより、突起電極３０が設けられた側と反対側の銅板２００の表面をエッチバックして、銅板２００を薄膜化する。この際、銅板２００の突起電極３０が形成された側の主表面にはレジスト保護膜（図示せず）を形成して突起電極３０および銅板２００を保護しておき、エッチング処理後に当該レジスト保護膜を除去する。これにより、銅板２００の厚さを所定の厚さ（配線層２０の厚さ）に調整することができる。
【００４４】
次に、図５（Ａ）に示すように、主表面Ｓ１にスクライブライン２により区画された素子電極３３０および素子保護層３４０を有する半導体モジュール形成領域４が形成された半導体基板３１０（６インチ半導体ウエハ）を用意する。図５（Ａ）には、２つの半導体素子が示されている。具体的には、Ｐ型シリコン基板などの半導体基板３１０内のそれぞれの半導体モジュール形成領域４に対して、周知のリソグラフィ技術、エッチング技術、イオン注入技術、成膜技術、及び熱処理技術などを組み合わせた半導体製造プロセスを用いて主表面Ｓ１に所定の集積回路とその外周縁部に素子電極３３０の電極部３３１を形成する。そして、これらの電極部３３１を除いた半導体基板３１０の主表面Ｓ１上に、絶縁性の素子保護層３４０を形成し、電極部３３１上にはＮｉ層３３４およびＡｕ層３３６からなる金属層３３２を積層して素子電極３３０とする。
【００４５】
そして、図５（Ａ）に示すように、プレス装置を構成する一対の平板プレート（図示せず）の間に、銅板２００と、絶縁樹脂層１０と、半導体基板３１０（半導体素子３００）とを配置する。銅板２００は、突起電極３０が絶縁樹脂層１０側を向くようにして、絶縁樹脂層１０の一方の主表面側に配置し、半導体基板３１０は、絶縁樹脂層１０の他方の主表面側に配置する。この際に、対応する金属層３２と金属層３３２との位置合わせを行う。平板プレートは、たとえば、ＳｉＣで形成される。そして、プレス装置を用いて、銅板２００と半導体基板３１０とを、絶縁樹脂層１０を介して圧着する。プレス加工時の圧力および温度は、それぞれ約５Ｍｐａおよび２００℃である。
【００４６】
プレス加工により、絶縁樹脂層１０が塑性流動を起こし、突起電極３０が絶縁樹脂層１０を貫通する。そして、突起電極３０の頂部面３０ａの先端が素子電極３３０の表面（Ａｕ層３６の表面）に到達して両者が接合され、さらに両者が圧着されて突起電極３０の頂部面３０ａが素子電極３３０に押圧されて変形する。これにより、両者の接合部が中央領域から周辺領域に向けて拡がっていく。その結果、図５（Ｂ）に示すように、銅板２００、絶縁樹脂層１０、および半導体基板３１０（半導体素子３００）が一体化され、突起電極３０と素子電極３３０とが電気的に接続される。
【００４７】
絶縁樹脂層１０は、加圧により塑性流動を起こす絶縁材料からなり、また、突起電極３０は、その側面形状が先端に近づくにつれて径が細くなるような形状であるため、突起電極３０は絶縁樹脂層１０をスムースに貫通する。また、突起電極３０の頂部面３０ａは略凸状で周辺領域が曲面形状であるため、突起電極３０と素子電極３３０との間にある絶縁樹脂層１０は、接合部の中央領域から周辺領域への拡がりにともなって接合部の中央領域から周辺領域に押し出される。この結果、素子搭載用基板１００、絶縁樹脂層１０、および半導体素子３００がこの順で一体化された状態において、突起電極３０と素子電極３３０との間に絶縁樹脂層１０の残渣が介在することが抑制され、接続信頼性の向上が図られる。本実施形態では、銅板２００を絶縁樹脂層１０に圧着することで、突起電極３０が形成された側の銅板２００の主表面に絶縁樹脂層１０を積層している。
【００４８】
次に、図５（Ｃ）に示すように、フォトリソグラフィ技術を用いて、銅板２００の絶縁樹脂層１０と反対側の表面に、配線層２０の形成予定領域に対応したパターンのレジスト２１４を選択的に形成する。
【００４９】
次に、図６（Ａ）に示すように、レジスト２１４をマスクとし、エッチング技術を用いて銅板２００を所定のパターンに加工することにより、配線層２０（再配線）を形成する。この配線層２０は突起電極３０が設けられた電極形成領域２２とこれに連続して延在する配線領域２４とを有する。配線層２０を形成した後、レジスト２１４を剥離する。
【００５０】
次に、図６（Ｂ）に示すように、配線層２０および絶縁樹脂層１０の上に保護層（フォトソルダーレジスト層）４０を積層した後、フォトリソグラフィ法により保護層４０の所定領域（はんだボール搭載領域）に開口部４２を形成する。
【００５１】
次に、図７（Ａ）に示すように、保護層４０の開口部４２にスクリーン印刷法によりはんだボール５０を搭載する。具体的には、樹脂とはんだ材をペースト状にしたはんだペーストをスクリーンマスクにより所望の箇所に印刷し、はんだ溶融温度に加熱することではんだボール５０を形成する。
【００５２】
次に、図７（Ｂ）に示すように、複数の半導体モジュール形成領域４を区画するスクライブライン２に沿って半導体基板３１０の裏面（下面側）から半導体基板３１０をダイシングすることにより複数の半導体モジュール１に個別化する。この後、個別化された半導体モジュール１に対して薬液による洗浄処理を行うことで、ダイシング時に発生する残渣などを除去する。以上説明した工程により、半導体モジュール１を製造することができる。また、半導体基板３１０（半導体素子３００）を搭載しなかった場合には、素子搭載用基板１００が得られる。
【００５３】
以上説明した構成による作用効果を総括すると、実施形態１に係る素子搭載用基板１００において、素子搭載用基板１００は、略凸状の頂部面３０ａを有し、少なくとも頂部面３０ａにおける周辺領域ｂが曲面形状である突起電極３０を備えている。そのため、素子搭載用基板１００と半導体基板３１０（半導体素子３００）とを絶縁樹脂層１０を介して圧着し、突起電極３０が絶縁樹脂層１０を貫通して素子電極３３０と接合する場合において、突起電極３０と素子電極３３０との間に絶縁樹脂層１０の残渣が介在することが抑制される。そのため、突起電極３０と素子電極３３０との接続信頼性の向上が図られる。そして、これにより素子搭載用基板１００と半導体素子３００との接続信頼性を向上させることができる。
【００５４】
また、突起電極３０の頂部面３０ａは、略凸状でかつ少なくとも周辺領域が曲面形状であるため、突起電極３０と素子電極３３０とが圧着された際に素子電極３３０にかかる圧力を低減することができる。これにより、素子電極３３０の損傷を回避することができるため、素子搭載用基板１００と半導体素子３００との接続信頼性を向上させることができる。また、半導体素子３００の破壊を防ぐことができるため、半導体モジュール１の製造歩留まりを高くでき、半導体モジュール１の製造コストを低減することができる。
【００５５】
（実施形態２）
上述した実施形態１では、銅板２００と半導体基板３１０（半導体素子３００）とを絶縁樹脂層１０を介して圧着することにより半導体モジュール１を形成したが、以下のようにして半導体モジュール１を形成してもよい。以下、本実施形態について説明する。なお、半導体モジュール１の基本的な構成、および突起電極３０の製造工程については、実施形態１と基本的には同様である。このため、実施形態１と同一の構成については同一の符号を付してその説明は適宜省略し、実施形態１と異なる構成を中心に説明する。
【００５６】
図８は、実施形態２に係る半導体モジュールの製造方法を示す工程断面図である。
【００５７】
まず、図８（Ａ）に示すように、図３（Ａ）〜（Ｄ）および図４（Ａ）〜（Ｄ）に示す製造工程と同一の工程により、金属層３２を被覆した突起電極３０が一体となった銅板２００を用意する。そして、突起電極３０が設けられた側の銅板２００の表面に絶縁樹脂層１０を積層する。
【００５８】
次に、図８（Ｂ）に示すように、Ｏ２プラズマエッチングなどを用いて、突起電極３０の頂部面に設けられた金属層３２が露出するように絶縁樹脂層１０を薄膜化する。本実施形態では、金属層３２の表面としてＡｕ層３６を構成するＡｕが露出する。
【００５９】
次に、図８（Ｃ）に示すように、絶縁樹脂層１０の積層された銅板２００と半導体基板３１０とを、突起電極３０と素子電極３３０とが対向するように配置、プレス装置を用いて、銅板２００と半導体基板３１０とを圧着する。これにより、図８（Ｄ）に示すように、銅板２００、絶縁樹脂層１０、および半導体基板３１０が一体化され、突起電極３０と素子電極３３０とが圧着して、突起電極３０と素子電極３３０とが電気的に接続される。
【００６０】
その後は、実施形態１と同様の方法で配線層２０を形成し、保護層４０を積層し、はんだボール５０を設け、半導体モジュール１に個別化する。以上説明した工程により、半導体モジュール１を製造することができる。
【００６１】
以上、実施形態２によれば、実施形態１の上述の効果に加えて、さらに次のような効果が得られる。すなわち、本実施形態においては、金属層３２が絶縁樹脂層１０から露出しているため、銅板２００と半導体基板３１０（半導体素子３００）とを圧着する際の位置決めを正確に行うことができる。このため、突起電極３０と素子電極３３０との接続信頼性が向上し、ひいては素子搭載用基板１００と半導体素子３００との接続信頼性が向上する。
【００６２】
（実施形態３）
上述した実施形態１では、金属層３２が複数層からなり、突起部３１と接するＮｉ層３４の表面が略凸状でその周辺領域が曲面形状となっているが、金属層３２のうち、他の層の表面が略凸状であってもよい。以下、本実施形態について説明する。なお、半導体モジュール１の基本的な構成は、実施形態１と基本的には同様である。このため、実施形態１と同一の構成については同一の符号を付してその説明は適宜省略し、実施形態１と異なる構成を中心に説明する。
【００６３】
図９は、実施形態３に係る半導体モジュールの製造方法を示す工程断面図である。
【００６４】
本実施形態の突起電極３０は、図９（Ｄ）に示すように、突起部３１と金属層３２とを含み、金属層３２は、Ｎｉ層３４とＡｕ層３６とからなる。Ｎｉ層３４は、中央領域から周辺領域にかけて略同一の層厚を有し、Ｎｉ層３４の突起部３１と反対側の表面は、突起部３１の頂部面３１ａと略平行な平面である。一方、Ａｕ層３６は、中央領域よりも周辺領域の層厚が薄く、Ａｕ層３６のＮｉ層３４と反対側の表面は、略凸状であり、少なくとも当該表面における周辺領域が曲面形状となっている。
【００６５】
続いて、上述の形状を有する突起電極３０を有する半導体モジュール１の製造方法について説明する。まず、図９（Ａ）に示すように、図３（Ａ）〜（Ｄ）および図４（Ａ）に示す製造工程と同一の工程により、突起部３１が形成され、突起部３１側の表面に突起部３１の頂部面３１ａが露出するような開口２１２ａを有するレジスト２１２が積層された銅板２００を用意する。
【００６６】
次に、図９（Ｂ）に示すように、レジスト２１２をマスクとして用い、開口２１２ａから露出している突起部３１の頂部面３１ａに、例えば電解めっき法によりＮｉ層３４を形成する。電解めっき処理は、通常の反応条件下、すなわち中央領域と周辺領域とでほぼ同等のめっき反応を起こさせる条件下で実施する。そのため、中央領域から周辺領域にかけて略均等の厚さを有するＮｉ層３４が形成される。
【００６７】
次に、図９（Ｃ）に示すように、レジスト２１２をマスクとして用い、開口２１２ａから露出しているＮｉ層３４の表面に、例えば電解めっき法によりＡｕ層３６を形成する。このときの電解めっき処理は、突起部３１の頂部面３１ａにおける周辺領域でのめっき反応を抑制する条件化で実施する。これにより、中央領域の層厚よりも周辺領域の層厚が薄くなるような曲面形状を有するＡｕ層３６がＮｉ層３４上に形成される。これにより、突起部３１上にＮｉ／Ａｕ層からなる金属層３２が形成され、この結果、略凸状の頂部面を有する突起電極３０となる。
【００６８】
次に、図９（Ｄ）に示すように、レジスト２１２を剥離剤を用いて剥離する。以上説明した工程により、銅板２００に突起電極３０が一体的に形成される。その後は、実施形態１と同様の方法で銅板２００と、絶縁樹脂層１０と、半導体基板３１０とを一体化し、配線層２０を形成し、保護層４０を積層し、はんだボール５０を設け、半導体モジュール１に個別化する。以上説明した工程により、半導体モジュール１を製造することができる。
【００６９】
以上、実施形態３によっても、実施形態１と同様の効果を得ることができる。
【００７０】
（実施形態４）
上述した実施形態１では、金属層３２が複数層からなり、突起部３１と接するＮｉ層３４の表面が略凸状でその周辺領域が曲面形状となっているが、突起部３１の頂部面３１ａが略凸状であってもよい。以下、本実施形態について説明する。なお、半導体モジュール１の基本的な構成は、実施形態１と基本的には同様である。このため、実施形態１と同一の構成については同一の符号を付してその説明は適宜省略し、実施形態１と異なる構成を中心に説明する。
【００７１】
図１０および図１１は、実施形態４に係る半導体モジュールの製造方法を示す工程断面図である。
【００７２】
本実施形態の突起電極３０は、図１１（Ｃ）に示すように、突起部３１と金属層３２とを含み、金属層３２は、Ｎｉ層３４とＡｕ層３６とからなる。そして、突起部３１の頂部面３１ａは、略凸状であり、少なくとも当該表面における周辺領域が曲面形状となっている。
【００７３】
続いて、上述の形状を有する突起電極３０を有する半導体モジュール１の製造方法について説明する。まず、図１０（Ａ）に示すように、突起電極３０の突起部３１の高さと配線層２０の厚さとの和より少なくとも大きい厚さを有する金属板としての銅板２００を用意する。
【００７４】
次に、図１０（Ｂ）に示すように、フォトリソグラフィ法により、銅板２００の一方の主表面に、突起電極３０の形成予定領域に対応したパターンに合わせてレジスト２１０を選択的に形成する。
【００７５】
次に、図１０（Ｃ）に示すように、レジスト２１０をマスクとしてウェットエッチング処理を行うことにより、銅板２００の主表面から突出する所定の円錐台パターンの突起部３１を形成する。このとき、当該一方の主表面に等方的にオーバーエッチング処理を施すことで、銅板２００のレジスト２１０と接する領域における周辺領域までエッチングする。これにより、略凸状の頂部面３１ａを有し、少なくとも頂部面３１ａにおける周辺領域が曲面形状である突起部３１が形成される。以上説明した工程により、銅板２００に突起部３１が一体的に形成される。
【００７６】
次に、図１０（Ｄ）に示すように、レジスト２１０を剥離剤を用いて剥離し、銅板２００の突起部３１が形成された側の主表面に、耐めっき性を有するレジスト２１２を突起部３１が埋没するように積層する。そして、リソグラフィ法やＯ２プラズマエッチングなどを用いてレジスト２１２の所定部分を除去して、突起部３１の頂部面３１ａが露出するように開口２１２ａを形成する。
【００７７】
次に、図１１（Ａ）に示すように、レジスト２１２をマスクとして用い、開口２１２ａから露出している突起部３１の頂部面３１ａに、例えば電解めっき法により金属層としてのＮｉ層３４を形成する。電解めっき処理は、通常の反応条件下、すなわち中央領域と周辺領域とでほぼ同等のめっき反応を起こさせる条件下で実施し、これにより、中央領域から周辺領域にかけて略均等の厚さを有するＮｉ層３４が頂部面３１ａに形成される。
【００７８】
次に、図１１（Ｂ）に示すように、レジスト２１２をマスクとして用い、開口２１２ａから露出しているＮｉ層３４の表面に、例えば電解めっき法により金属層としてのＡｕ層３６を形成する。電解めっき処理は、通常の反応条件下、すなわち中央領域と周辺領域とでほぼ同等のめっき反応を起こさせる条件下で実施し、これにより、中央領域から周辺領域にかけて略均等の厚さを有するＡｕ層３６がＮｉ層３４の表面に積層される。これにより、突起部３１上にＮｉ／Ａｕ層からなる金属層３２が形成され、この結果、略凸状の頂部面を有する突起電極３０となる。
【００７９】
次に、図１１（Ｃ）に示すように、レジスト２１２を剥離剤を用いて剥離する。以上説明した工程により、銅板２００に突起電極３０が一体的に形成される。なお、突起部３１の頂部面３１ａに金属層３２を積層しなくてもよく、この場合には突起部３１が突起電極３０となる。その後は、実施形態１と同様の方法で銅板２００と、絶縁樹脂層１０と、半導体基板３１０とを一体化し、配線層２０を形成し、保護層４０を積層し、はんだボール５０を設け、半導体モジュール１に個別化する。以上説明した工程により、半導体モジュール１を製造することができる。
【００８０】
以上、実施形態４によっても、実施形態１と同様の効果を得ることができる。
【００８１】
（実施形態５）
次に、上述の各実施形態に係る半導体モジュール１を備えた携帯機器について説明する。なお、携帯機器として携帯電話に搭載する例を示すが、たとえば、個人用携帯情報端末（ＰＤＡ）、デジタルビデオカメラ（ＤＶＣ）、及びデジタルスチルカメラ（ＤＳＣ）といった電子機器であってもよい。
【００８２】
図１２は実施形態５に係る携帯電話の構成を示す図である。携帯電話１１１１は、第１の筐体１１１２と第２の筐体１１１４が可動部１１２０によって連結される構造になっている。第１の筐体１１１２と第２の筐体１１１４は可動部１１２０を軸として回動可能である。第１の筐体１１１２には文字や画像等の情報を表示する表示部１１１８やスピーカ部１１２４が設けられている。第２の筐体１１１４には操作用ボタンなどの操作部１１２２やマイク部１１２６が設けられている。実施形態１に係る半導体モジュール１はこうした携帯電話１１１１の内部に搭載されている。
【００８３】
図１３は図１２に示した携帯電話の部分断面図（第１の筐体１１１２の断面図）である。上述の各実施形態に係る半導体モジュール１は、はんだボール５０を介してプリント基板１１２８に搭載され、こうしたプリント基板１１２８を介して表示部１１１８などと電気的に接続されている。また、半導体モジュール１の裏面側（はんだボール５０とは反対側の面）には金属基板などの放熱基板１１１６が設けられ、たとえば、半導体モジュール１から発生する熱を第１の筐体１１１２内部に篭もらせることなく、効率的に第１の筐体１１１２の外部に放熱することができるようになっている。
【００８４】
本発明の各実施形態に係る半導体モジュール１によれば、素子搭載用基板１００と半導体素子３００との接続信頼性を高めることができる。そのため、こうした半導体モジュール１を搭載した本実施形態に係る携帯機器について、動作信頼性の向上を図ることができる。
【００８５】
本発明は、上述の各実施の形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施の形態も本発明の範囲に含まれうるものである。
【００８６】
たとえば、上述の各実施形態では、突起電極３０が略凸状の頂部面３０ａを有し、少なくとも頂部面３０ａにおける周辺領域が曲面形状となっているが、素子電極３３０もしくは素子電極３３０に積層された金属層３３２の表面がこのような形状になっていてもよい。
【図面の簡単な説明】
【００８７】
【図１】実施形態１に係る素子搭載用基板および半導体モジュールの構成を示す概略断面図である。
【図２】図１の突起電極近傍における部分拡大概略断面図である。
【図３】実施形態１に係る半導体モジュールの製造方法を示す工程断面図である。
【図４】実施形態１に係る半導体モジュールの製造方法を示す工程断面図である。
【図５】実施形態１に係る半導体モジュールの製造方法を示す工程断面図である。
【図６】実施形態１に係る半導体モジュールの製造方法を示す工程断面図である。
【図７】実施形態１に係る半導体モジュールの製造方法を示す工程断面図である。
【図８】実施形態２に係る半導体モジュールの製造方法を示す工程断面図である。
【図９】実施形態３に係る半導体モジュールの製造方法を示す工程断面図である。
【図１０】実施形態４に係る半導体モジュールの製造方法を示す工程断面図である。
【図１１】実施形態４に係る半導体モジュールの製造方法を示す工程断面図である。
【図１２】実施形態５に係る携帯電話の構成を示す図である。
【図１３】図１２に示した携帯電話の部分断面図である。
【符号の説明】
【００８８】
１  半導体モジュール、  １０  絶縁樹脂層、  ２０  配線層、  ３０  突起電極、  ３０ａ  頂部面、  ３１  突起部、  ３１ａ  頂部面、  ３２  金属層、  ４０  保護層、  ５０  はんだボール、  １００  素子搭載用基板、  ３００  半導体素子、  ３１０  半導体基板、  ３３０  素子電極、  ３３２  金属層、  ３４０  素子保護層。
【図１】
2010129914.tif 000003
【図２】
2010129914.tif 000004
【図３】
2010129914.tif 000005
【図４】
2010129914.tif 000006
【図５】
2010129914.tif 000007
【図６】
2010129914.tif 000008
【図７】
2010129914.tif 000009
【図８】
2010129914.tif 000010
【図９】
2010129914.tif 000011
【図１０】
2010129914.tif 000012
【図１１】
2010129914.tif 000013
【図１２】
2010129914.tif 000014
【図１３】
2010129914.tif 000015