(57)【要約】【課題】動作確認試験の作業効率を向上させ、生産性を向上させることが可能なＤＳＰカード自動試験装置を提供すること。【解決手段】ＤＳＰ２６用の動作試験プログラムがロードされる内部メモリ２６−１を有するディジタルシグナルプロセッサ（ＤＳＰ）２６を複数備えたＤＳＰカード１２及び、ＤＳＰ２６用の動作試験プログラム及びホストＣＰＵ１１用の動作試験プログラムがロードされるデータ領域を有するホストＣＰＵ１１及び、試験用ＰＣ１３とが相互に接続されたＤＳＰカードの自動試験装置であって、試験用ＰＣ１３からの指令により、ホストＣＰＵ１１のデータ領域及び、ＤＳＰ２６の内部メモリ２６−１に対して、それぞれ動作試験用プログラムを選択的にロードし、試験と判定を自動的に実行する。【選択図】図３
2010160718.tif 000002
【特許請求の範囲】
【請求項１】
ＤＳＰカード用の動作試験用プログラム及びホストＣＰＵ用の動作試験用プログラムがロードされるデータ領域を有し、このデータ領域にロードされた前記ホストＣＰＵ用の動作試験用プログラムの動作を制御する制御データを受信して処理する第１の処理部と、
前記ホストＣＰＵ用の動作試験用プログラムの実行結果である試験結果メッセージを送信する第１の表示制御部と、
を備えたホストＣＰＵと、
このホストＣＰＵに接続され、
前記ＤＳＰカード用の動作試験用プログラムがロードされる内部メモリをそれぞれ有する複数のディジタルシグナルプロセッサ（ＤＳＰ）を有し、これらのＤＳＰの全ての前記内部メモリにロードされた前記ＤＳＰカード用の動作試験用プログラムの動作を制御する制御データを受信して処理する第２の処理部と、
前記ＤＳＰカード用の動作試験用プログラムの実行結果である試験結果メッセージを送信する第２の表示制御部と、
を備えたＤＳＰカードと、
このＤＳＰカード及び前記ホストＣＰＵにそれぞれ接続され、
これらに対してそれぞれ前記制御データを自動的に送信し、それぞれの前記試験結果メッセージを受信する試験用コンピュータと、
この試験用のコンピュータに接続され、前記試験用コンピュータで受信した前記試験結果メッセージを表示する表示部と、
を備え、
前記ＤＳＰカード用の動作試験用プログラムは、前記ＤＳＰカードに対して自動的に実行されることを特徴とするＤＳＰカード自動試験装置。
【請求項２】
前記ＤＳＰカードに備えられた前記第２の処理部は、
前記複数のＤＳＰがそれぞれ接続された第１のデータバスと、
第２のデータバスに接続され、初期設定プログラムを記憶するＲＯＭと、
ＰＣＩバスに接続され、前記ホストＣＰＵと通信を可能にするバスブリッジと、
前記ＰＣＩバス及び前記第１のデータバス及び前記第２のデータバスを相互に接続し、これらのデータバスを経由して送受信されるデータのプロトコルを変換するバスプロトコル変換器と、
を備え、
前記ＤＳＰカードに備えられた前記第２の表示制御部は、前記第２のデータバスに接続され、前記試験用コンピュータと通信を可能にするＵＡＲＴからなることを特徴とする請求項１に記載のＤＳＰカード自動試験装置。
【請求項３】
前記試験用コンピュータは、前記ホストＣＰＵ及び前記ＤＳＰカードから送信される前記試験結果メッセージをそれぞれ取得するメッセージ取込部と、
これらのメッセージ取込部で取得されたそれぞれの前記試験結果メッセージ及び、これらの取得メッセージに応じたそれぞれの前記制御データが記憶された診断手順データベースと、
この診断手順データベースに従って、前記制御データを自動的に作成及び発行するメッセージ解析部と、
このメッセージ解析部で発行されたそれぞれの前記制御データを前記ＤＳＰカード及び前記ホストＣＰＵに送信する操作部と、
を具備することを特徴とする請求項１または２に記載のＤＳＰカード自動試験装置。
【請求項４】
前記ホストＣＰＵと前記ＤＳＰカードとは、ＶＭＥバスで接続され、
前記ホストＣＰＵと前記試験用コンピュータとは、ＬＡＮで接続され、
前記ＤＳＰカードと前記試験用コンピュータとは、シリアル回線で接続されることを特徴とする請求項１乃至３のいずれかに記載のＤＳＰカード自動試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディジタルシグナルプロセッサカードの自動試験装置に関する。
【背景技術】
【０００２】
ディジタルシグナルプロセッサ（以下、ＤＳＰと称す）は、信号処理に特化した様々な機能を有しているため、従来ハードウェアを構成することにより実現してきた多くの信号処理機能を、ソフトウェア化することができるようになった。
【０００３】
ところが、ＤＳＰは演算が高速である反面、使用可能なメモリの容量が小さいことから、ＤＳＰ単体には、単純で固定的な処理を割当てている。すなわち、ＤＳＰは演算に特化した補助プロセッサである。従って、複数のＤＳＰを実装したＤＳＰカードを構成し、さらに、場合によっては複数のＤＳＰカードからなる信号処理ユニットを構成することで、例えばディジタルフィルタ処理やＦＦＴ（高速フーリエ変換）処理などの所望の信号処理を実現している。
【０００４】
ＤＳＰは、上述のように使用可能なメモリの容量が小さいため、表示装置やキーボードなどの指示器、操作器によって操作することができない。従って、ＤＳＰ開発環境内に擬似的な操作環境を構成し、この操作環境を用いてソフトウェアの開発や試験を行っている。このＤＳＰ開発環境は、ＤＳＰカードの動作試験にも使用されるが、ＤＳＰ開発環境は非常に高価である。従って、ＤＳＰカードの動作試験の際に、この開発環境を必要な台数だけ確保するには、莫大なコストがかかるという問題があった。
【０００５】
このようなＤＳＰカードの動作試験装置に対し、専用化されたＤＳＰの試験プログラムを用い、ＰＣを用いてこの試験プログラムを自動的に実行させるＤＳＰカードの動作試験装置が知られている（特許文献１参照）。このＤＳＰカードの動作試験装置によれば、ＤＳＰカードの動作試験を自動的に実行し、その結果を表示することができる。このＤＳＰカードの動作試験装置は、ＤＳＰを中心とした動作試験のみを実行するものであり、本質的に１種類のプログラムのみが実行可能なものである。
【０００６】
ところで、近年の半導体技術の進歩により、ＤＳＰが使用できるメモリ容量が増えてきた。従って、ＤＳＰ単体であっても、より複雑な処理を実行できるようになった。従って、従来ＣＰＵが行ってきた処理をＤＳＰで置き換えることが可能となった。これに伴い、従来はＣＰＵが制御していた各種周辺デバイスの制御やＰＣＩ／ＶＭＥバスの制御なども、目的に応じてＤＳＰから使いたいという要望がでてきた。これは、ＰＣＩ／ＶＭＥバスといった標準化されたデータバスを用いることで、入出力機能の開発を容易にできるためである。
【０００７】
これに伴い、ＤＳＰカードには、複数のＤＳＰチップの他、相異なるデータバスや拡張スロットを介した様々な入出力基板が搭載される。しかし、このようなＤＳＰカードの動作試験においては、ＤＳＰの他に、相異なるデータバスや拡張スロットを介した様々な入出力基板に対して、個々に試験する必要がある。しかし、ＤＳＰの内部メモリの大きさには限りがあるため、一度に実行可能なプログラムには、制限がある。このため、動作試験プログラムは複数のプログラムで構成される場合もある。
【０００８】
しかし、上述した従来のＤＳＰカードの動作試験装置は、本質的に１種類のプログラムのみを実行させるものであるため、このように入出力機能等が搭載されたＤＳＰカードの動作試験を実行することはできない。
【０００９】
また、入出力機能等が搭載されたＤＳＰカードに対する複数の試験プログラムを実行する場合、作業者が１項目の試験のたびに別の試験プログラムを起動し、試験結果を確認するといった対応を行う必要がある。この作業は、単純ではあるが作業が膨大であるため、作業効率が悪いという問題があった。
【００１０】
さらに、試験の準備やプログラムの起動指示、試験結果の確認等に時間がかかる割に、それらの作業自体は数秒で終わってしまうため、試験の効率が非常に悪く、生産性が低いという問題があった。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００７−１７１９０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明の課題は、動作確認試験の作業効率を向上させ、生産性を向上させることが可能なＤＳＰカード自動試験装置を提供することにある。
【課題を解決するための手段】
【００１３】
本発明のＤＳＰカード自動試験装置は、ＤＳＰカード用の動作試験用プログラム及びホストＣＰＵ用の動作試験用プログラムがロードされるデータ領域を有し、このデータ領域にロードされた前記ホストＣＰＵ用の動作試験用プログラムの動作を制御する制御データを受信して処理する第１の処理部と、前記ホストＣＰＵ用の動作試験用プログラムの実行結果である試験結果メッセージを送信する第１の表示制御部と、を備えたホストＣＰＵと、このホストＣＰＵに接続され、前記ＤＳＰカード用の動作試験用プログラムがロードされる内部メモリをそれぞれ有する複数のディジタルシグナルプロセッサ（ＤＳＰ）を有し、これらのＤＳＰの全ての前記内部メモリにロードされた前記ＤＳＰカード用の動作試験用プログラムの動作を制御する制御データを受信して処理する第２の処理部と、前記ＤＳＰカード用の動作試験用プログラムの実行結果である試験結果メッセージを送信する第２の表示制御部と、を備えたＤＳＰカードと、このＤＳＰカード及び前記ホストＣＰＵにそれぞれ接続され、これらに対してそれぞれ前記制御データを自動的に送信し、それぞれの前記試験結果メッセージを受信する試験用コンピュータと、この試験用のコンピュータに接続され、前記試験用コンピュータで受信した前記試験結果メッセージを表示する表示部と、を備え、前記ＤＳＰカード用の動作試験用プログラムは、前記ＤＳＰカードに対して自動的に実行されることを特徴とするものである。
【発明の効果】
【００１４】
本発明によれば、動作確認試験の作業効率を向上させ、生産性を向上させることが可能なＤＳＰカード自動試験装置を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明のＤＳＰカード自動試験装置を示すブロック図である。
【図２】本発明のＤＳＰカード自動試験装置に設けられた診断手順データベースに記憶された診断手順テーブルの構成を示す構成図である。
【図３】本発明のＤＳＰカード自動試験装置に用いられるＤＳＰカードを示すブロック図である。
【図４】本発明のＤＳＰカード自動試験装置を示す構成図である。
【図５】本発明のＤＳＰカード自動試験装置によるＤＳＰカード自動試験方法を示すフローチャートである。
【発明を実施するための形態】
【００１６】
以下に、本発明の実施形態に係るＤＳＰカード自動試験装置について、図面を参照して詳細に説明する。
【００１７】
図１は、本実施形態に係るＤＳＰカード自動試験装置を示すブロック図である。図１に示すように、本実施形態に係るＤＳＰカードの自動試験装置は、ホストＣＰＵ１１、試験対象のＤＳＰカード１２、試験用ＰＣ１３、表示部４０からなり、これらは後に図４を参照して詳述するように、相互に接続されている。
【００１８】
上述のＤＳＰカード自動試験装置において、ホストＣＰＵ１１は、ＤＳＰカード１２を試験する際に使用されるものであり、表示制御部１４と、データ領域（図示せず）を有する処理部１５とを備えている。また、後に詳述するＤＳＰカード１２も同様に、表示制御部１６と、処理部１７とを備えている。
【００１９】
試験用ＰＣ１３は、ホストＣＰＵ１１の表示制御部１４から送信されるコマンドメッセージを取り込むホストＣＰＵメッセージ取込部１８と、ホストＣＰＵ１１の処理部１５を制御するホストＣＰＵ操作部１９と、ＤＳＰカード１２の表示制御部１６から送信されるコマンドメッセージを取り込むＤＳＰカードメッセージ取込部２０と、ＤＳＰカード１１の処理部１７を制御するＤＳＰカード操作部２１とを備えている。これらのホストＣＰＵメッセージ取込部１８、ＤＳＰカードメッセージ取込部２０及び、ホストＣＰＵ操作部１９、ＤＳＰカード操作部２１は、それぞれメッセージ解析部２２に接続されている。メッセージ解析部２２は、メッセージ取込部１８、２０でそれぞれ取り込まれたコマンドメッセージを解析してこれに対応した制御データを作成し、さらに、この作成された制御データを、ホストＣＰＵ操作部１９及びＤＳＰカード操作部２１に出力する。このメッセージ解析部２２で作成、出力される制御データは、メッセージ解析部２２に接続された診断手順データベース２３に記録された診断手順テーブルにしたがって作成、出力されるものである。また、メッセージ解析部２２には、プログラム記憶領域２４が接続されており、このプログラム記憶領域２４には、ホストＣＰＵ１１用の動作試験プログラムとＤＳＰカード１２用の動作試験プログラムである診断プログラムファイルが記憶されている。ここで、ＤＳＰカード１２用の動作試験プログラムは、ＤＳＰカード１２上にて実行されるプログラムであり、主に後述するＤＳＰ２６を中心としたＤＳＰカード１２の動作試験プログラムである。
【００２０】
このような試験用ＰＣ１３には、例えばディスプレイ装置等の表示部４０が接続されている。この表示部４０には、メッセージ解析部２２で受信したそれぞれの試験結果メッセージを表示する。
【００２１】
ここで、上述の診断手順データベース２３には、ホストＣＰＵ１１用とＤＳＰカード１２用とでそれぞれ独立した診断手順テーブルが記憶されている。診断手順テーブルは、図２にＤＳＰカード１３用の診断手順テーブルを一例として示すように、ＤＳＰカードの表示制御部１６が試験用ＰＣ１３に送信する試験結果メッセージであるテキストデータと、ＤＳＰカードの処理部１７が処理する制御データとを１組のレコードとして有しており、このレコードが複数記憶されたものである。ホストＣＰＵ１１用の診断手順テーブルも、図２と同様である。
【００２２】
図３は、本実施形態のＤＳＰカード自動試験装置に用いられるＤＳＰカード１２を示すブロック図である。図３に示すように、ＤＳＰカード１２は、内部メモリ２６−１及び、この内部メモリ２６−１にプログラムまたはデータを転送するＤＭＡＣ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌｌｅｒ）２６−２をそれぞれ有する複数個のＤＳＰチップ２６と第１の外部記憶装置２７とを有し、それぞれが第１のデータバス２５で接続される。この第１のデータバス２５の一端は、バスプロトコル変換器２８を介して第２のデータバス２９またはＰＣＩバス３０に接続される。ここで、バスプロトコル変換器２８は、入力データと出力データとの間で異なったプロトコルを整合するための装置であり、第２の外部記憶装置３１を有している。本実施形態の場合、第１のデータバス２５を転送されるデータ、第２のデータバス２９を転送されるデータ、ＰＣＩバス３０を転送されるデータとの間でそれぞれプロトコルが異なるが、このバスプロトコル変換器２８を介すことで、異なるデータバス間で正常にデータの転送が可能である。
【００２３】
バスプロトコル変換器２８に一端が接続された第２のデータバス２９には、ＦＬＡＳＨ  ＲＯＭ３２及びＵＡＲＴ（Ｕｎｉｖｅｒｓａｌ  Ａｓｙｎｃｈｒｏｎｏｕｓ  Ｒｅｃｅｉｖｅｒ  Ｔｒａｎｓｍｉｔｔｅｒ）３３が接続されている。ここで、ＦＬＡＳＨ  ＲＯＭ３２は、ＤＳＰカード１２用の初期設定プログラムが記憶されるＩＣである。このＤＳＰカード１２用の初期設定プログラムは、ＤＳＰカード１２の初期化、及びＤＳＰカード１２用の動作試験プログラムをブートするために必要な制御処理を行う。ＤＳＰカード１２用の動作試験プログラムは、ＤＳＰカード１２に設けられた各ＩＣ（ＤＳＰチップ２６、第１、第２の外部記憶装置２７、３１、バスプロトコル変換器２８、ＵＡＲＴ３３、ＦＬＡＳＨ  ＲＯＭ３２）及び各データバス（第１、第２のデータバス、ＰＣＩバス３０）のそれぞれの試験を試験用ＰＣ１３からの指令によりＤＳＰカード１２上で実行する試験用プログラムである。また、ＵＡＲＴ３３は、試験用ＰＣ１３から転送されるシリアル信号をパラレル信号に変換し、または、各ＤＳＰチップ２６から転送されるパラレル信号をシリアル信号に変換するＩＣであり、このＤＳＰカード１２は、ＵＡＲＴ３３を介してシリアルケーブル３６により試験用ＰＣ１３と接続される。
【００２４】
一方、バスプロトコル変換器２８に一端が接続されたＰＣＩバス３０には、ＰＣＩ拡張スロット３４及びＶＭＥ−ＰＣＩブリッジ３５が接続されている。ＰＣＩ拡張スロット３４は、このＤＳＰカード１２の機能拡張用スロットである。また、ＶＭＥ−ＰＣＩブリッジ３５は、ＶＭＥバス３７とＰＣＩバス３０とを変換して接続するＩＣであり、このＤＳＰカード１２は、ＶＭＥ−ＰＣＩブリッジ３５を介してＶＭＥバス３７によりホストＣＰＵ１１と接続される。
【００２５】
なお、以上に説明したＤＳＰカード１２において、図１に示す表示制御部１６及び処理部１７は、ＵＡＲＴ３３とＤＳＰ２６から構成される。このようなＤＳＰカード１２は、例えばレーダ装置等に使用されるものである。
【００２６】
ここで、図４に、上述したＤＳＰカード自動試験装置の構成図を示す。ＤＳＰカード自動試験装置は、ＤＳＰカード１２及びホストＣＰＵ１１が備えられたＶＭＥシャーシ３８と、ＰＣ１３とで構成されている。ＶＥＭシャーシには最大で２１個のスロットが設けられており、ＤＳＰカード１２とホストＣＰＵ１１とは、それぞれこれらのスロットのいずれかに１個ずつ挿入されている。
【００２７】
そして、上述したように、ＶＭＥシャーシ３８に収められたＤＳＰカード１２と試験用ＰＣ１３とはシリアルケーブル（ＲＳ−２３２Ｃ）３６により接続されており、メッセージや制御データはテキストデータとして送受信される。また、ＶＭＥシャーシ３８内のホストＣＰＵ１１とＤＳＰカード１２とは、ＶＭＥバス３７により接続されている。また、ホストＣＰＵ１１と試験用ＰＣ１３とは、ＬＡＮケーブル３９により接続されており、メッセージや制御データはテキストデータとして送受信される他、ホストＣＰＵ１１用の動作試験プログラムファイル及びＤＳＰカード１２用の動作試験プログラムファイルも送受信される。
【００２８】
このように、上述のＤＳＰカード１２及びホストＣＰＵ１１及び試験用ＰＣ１３は、シリアルケーブル３６、ＶＭＥバス３７、ＬＡＮケーブル３９といった汎用品によりデータの入出力を行うことが可能なものであり、汎用品のみでＤＳＰカード１２の自動試験装置が構成されている。
【００２９】
次に、上述のＤＳＰカードの自動試験装置による試験方法について、図５を参照して説明する。
【００３０】
図５は、本実施形態によるＤＳＰカードの自動試験装置による試験方法を説明するフローチャートである。
【００３１】
まず、この自動試験装置の電源（図示せず）が投入されると、ホストＣＰＵ１１は、ＦＬＡＳＨ  ＲＯＭ（図示せず）からＯＳが起動し、必要な初期化処理を行う。ＤＳＰカード１２は、ＦＬＡＳＨ  ＲＯＭ３２から初期設定プログラムが起動し、必要な初期化処理を行う。そして、プログラム記憶領域２４に記憶されたホストＣＰＵ１１用の動作試験プログラム及びＤＳＰカード１２用の動作試験用プログラムは、ホストＣＰＵ１１のデータ領域（図示せず）に転送される。続いて、ホストＣＰＵ１１は、転送されたＤＳＰカード１２用の動作試験プログラムを、全てのＤＳＰ２６の内部メモリ２６−１に転送する。
【００３２】
このように、全てのＤＳＰ２６の内部メモリ２６−１及びホストＣＰＵ１１のデータ領域に対して、それぞれ動作確認用プログラムの転送が完了すると、試験用ＰＣ１３が有する表示部４０に、動作試験を開始するコマンドの入力待ちを示す「ＣＯＭＭＡＮＤ＞」が自動的に表示される。この状態において、動作試験開始コマンドを試験用ＰＣ１３のキーボードから入力することによって、試験開始の指令がＤＳＰカード１２のＤＳＰ１とホストＣＰＵ１１とにそれぞれ与えられると、それぞれの動作試験プログラムが選択的に実行される（Ｓ１０１）。
【００３３】
このとき、ＤＳＰカード１２に搭載された各ＩＣ及び各データバスの動作試験は、診断手順データベース２３に記憶された手順に従って順に実行される。この手順は、例えば、ＤＳＰチップ２６の動作試験に始まり、このＤＳＰチップ２６から近いＩＣ又はデータバス順に動作試験を実行するものであり、ここでは、ＤＳＰチップ２６の一つに対する動作試験を実行したものとする。
【００３４】
次に、Ｓ１０１によりＤＳＰ１に対して動作試験が実行されると、ホストＣＰＵメッセージ取込部１８に、ホストＣＰＵの表示制御部１４から出力された起動結果を示すテキストデータが入力される（Ｓ１０２）。
【００３５】
次に、Ｓ１０１によりＤＳＰ１に対して動作試験が実行されると、ＤＳＰカードメッセージ取込部２０に、ＤＳＰカードの表示制御部１６から出力された起動結果を示すテキストデータが入力される（Ｓ１０３）。
【００３６】
次に、Ｓ１０２、Ｓ１０３でそれぞれ入力された起動結果を示すテキストデータがメッセージ解析部２２に送信されると、これらのテキストデータを基に診断手順データベース２３に記録された診断手順テーブルから制御データを検索し、試験用コマンドに対応した制御データを作成する（Ｓ１０４）。
【００３７】
次に、Ｓ１０４で作成された制御データは、ホストＣＰＵ操作部１９を介して、ホストＣＰＵ処理部１５へ出力される（Ｓ１０５）。
【００３８】
次に、Ｓ１０４で作成された制御データは、ＤＳＰカード操作部２１を介して、ＤＳＰカード処理部１７へ出力される（Ｓ１０６）。
【００３９】
次に、ホストＣＰＵ１１及びＤＳＰカード１２は、それぞれ受信した制御データを実行し、試験結果をホストＣＰＵ１１の表示制御部１４またはＤＳＰカード１２の表示制御部１６を介して試験用ＰＣ１３へ出力する。各動作試験は、その結果に応じて、動作が正常であったことを示す「Ｎｏ  Ｆａｉｌｕｒｅ」または、動作が異常であったことを示す「Ｆａｉｌｕｒｅ」を出力するものとする（Ｓ１０７）。
【００４０】
次に、Ｓ１０７で入力された試験結果を示すテキストデータがメッセージ解析部２２に送信されると、試験結果の判定を行う（Ｓ１０８）。
【００４１】
次に、Ｓ１０８の判定結果が正常の場合、試験手順データベース２３に記録された試験正常処理をホストＣＰＵ１１またはＤＳＰカード１２へ出力、実行する（Ｓ１０９）。
【００４２】
また、Ｓ１０８の判定結果が異常の場合、試験手順データベース２３に記録された試験異常処理をホストＣＰＵ１１またはＤＳＰカード１２へ出力、実行する（Ｓ１１０）。
【００４３】
以上に示すＳ１０１〜Ｓ１１０の一連の動作が完了すると、動作試験が実行されたＤＳＰ１から最も近い箇所に搭載されたＤＳＰ（図３においてはＤＳＰ２）に対して、再びＳ１０１〜Ｓ１１０の動作が、診断手順データテーブルに従って自動的に繰り返される。
【００４４】
以上に説明した動作を、ＤＳＰカード１２に搭載された全てのＩＣ及びデータバスについて、試験プログラムをロード、実行させると、動作試験は終了する。
【００４５】
このように、本実施形態に係るＤＳＰカードの自動試験装置は、自動試験装置に電源を投入することで、試験用ＰＣ１３からの指令により、ホストＣＰＵ１１とＤＳＰカード１２とにそれぞれ、ＤＳＰカード１２用の動作試験プログラムがロードされ、試験開始コマンドを入力することにより全てのＩＣ及びデータバスに対して、ロードされた動作試験プログラムが自動的に実行される。すなわち、試験用ＰＣ１３からの指令により、ホストＣＰＵ１１とＤＳＰカード１２とに対して、それぞれ動作試験プログラムがロードされ、自動的に実行される。このように、表示制御部１４、１６から出力されるメッセージに対し、コマンド発行、試験プログラムの実行、結果確認、異常時対応などの操作を自動化しているため、作業効率が向上でき、生産性を向上させることができる。
【００４６】
また、上述のＤＳＰカード自動試験装置は、ＤＳＰカード１２に試験用ＰＣ１３及びホストＣＰＵ１１をそれぞれ接続する際に、ＬＡＮケーブル３９、シリアルケーブル３６、ＶＭＥバス３７といった汎用品で接続することでＤＳＰカード自動試験装置を構成することができる。従って、非常に安価にＤＳＰカード自動試験装置を形成することができる。
【００４７】
また、上述のＤＳＰカード自動試験装置は、例えば構造が異なる他のＤＳＰカード１２に対して動作試験を行う場合、それぞれのＤＳＰカード１２に対応する動作試験プログラムをプログラム記憶領域２４に記憶させ、これらを選択的にブートし、実行することで、異なる種類のＤＳＰカード１２に対してフレキシブルに対応することができる。
【００４８】
なお、本発明は、上述した実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上述した実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。
【符号の説明】
【００４９】
１１・・・ホストＣＰＵ
１２・・・ＤＳＰカード
１３・・・試験用ＰＣ
１４・・・ホストＣＰＵの表示制御部
１５・・・ホストＣＰＵの処理部
１６・・・ＤＳＰカードの表示制御部
１７・・・ＤＳＰカードの処理部
１８・・・ホストＣＰＵメッセージ取込部
１９・・・ホストＣＰＵ操作部
２０・・・ＤＳＰカードメッセージ取込部
２１・・・ＤＳＰカード操作部
２２・・・メッセージ解析部
２３・・・診断手順データベース
２４・・・プログラム記憶領域
２５・・・第１のデータバス
２６・・・ＤＳＰチップ
２６−１・・・ＤＳＰチップの内部メモリ
２６−２・・・ＤＭＡＣ
２７・・・第１の外部記憶装置
２８・・・バスプロトコル変換器
２９・・・第２のデータバス
３０・・・ＰＣＩバス
３１・・・第２の外部記憶装置
３２・・・ＦＬＡＳＨ  ＲＯＭ
３３・・・ＵＡＲＴ
３４・・・ＰＣＩ拡張スロット
３５・・・ＶＭＥ−ＰＣＩブリッジ
３６・・・シリアルケーブル
３７・・・ＶＭＥバス
３８・・・ＶＭＥシャーシ
３９・・・ＬＡＮケーブル
４０・・・表示部
【図１】
2010160718.tif 000003
【図２】
2010160718.tif 000004
【図３】
2010160718.tif 000005
【図４】
2010160718.tif 000006
【図５】
2010160718.tif 000007