(57)【要約】【課題】仕事関数金属膜と低抵抗膜とで構成されたゲート電極をプラズマエッチングする際に、膜質に応じたエッチングステップの切り替えの遅延を防ぐ。【解決手段】低抵抗膜６中であって、仕事関数金属膜４との界面の近傍に、プラズマ発光モニタに感度のある、窒素を含む進捗モニタ層５を設けることで、エッチング中のプラズマ発光の変化を検知し、エッチングの進捗をモニタすることでエッチングステップ切り替えの遅延を防止することができる。【選択図】図１
2010021334.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板と、
前記シリコン基板上に形成された、高誘電率膜で構成されるゲート絶縁膜と、
前記ゲート絶縁膜上に形成された、仕事関数を決定する導電膜および前記導電膜上に形成された低抵抗膜と、
からなるゲート電極を備えたＭＩＳＦＥＴを有する半導体装置の製造方法であって、
前記低抵抗膜中の一部にプラズマ発光モニタに感度のある元素を混入し、前記ゲート絶縁膜上に形成した前記導電膜および前記低抵抗膜をプラズマエッチングして前記ゲート電極を形成する際に、エッチングの進捗に伴い変化するプラズマ発光信号を、前記プラズマエッチングのステップを前記低抵抗膜に適化したステップから、前記導電膜に適化したステップに切り替えるためのタイミングマーカーとして進捗モニタ層を利用することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造技術に関し、特に、低スタンバイ電力用途を目的とした、誘電率がＳｉＯ２より高いゲート絶縁膜（ｈｉｇｈ−ｋ膜）を備えたＭＩＳ（Metal Insulator Semiconductor）ＦＥＴを有する半導体装置の製造に適用して有効な技術に関するものである。
【背景技術】
【０００２】
半導体集積回路を構成するＭＩＳＦＥＴの微細化に伴って、酸化シリコン膜からなるゲート絶縁膜の薄膜化が急速に進んでいることから、ＭＩＳＦＥＴをＯＮ状態にするためにゲート電極に電圧を印加した際、ゲート絶縁膜界面近傍のゲート電極（多結晶シリコン膜）内に生じる空乏化の影響が次第に顕著になってきた。そのため、ゲート絶縁膜の膜厚が見かけ上厚くなる結果、ＯＮ電流の確保が難しくなり、ＭＩＳＦＥＴの動作速度の低下が顕著になっている。また、ゲート絶縁膜の膜厚が薄くなると、直接トンネル現象と呼ばれる量子効果によって電子がゲート絶縁膜中を通り抜けるようになるために、リーク電流が増大する。
【０００３】
そこで、ゲート絶縁膜に誘電率の高い材料を用いることが検討されている。例えば、酸化シリコン膜に窒素を添加し、窒素濃度を高くすることによって誘電率を高くした絶縁膜や、いわゆるｈｉｇｈ−ｋ膜と呼ばれる高誘電率膜が挙げられる。このｈｉｇｈ−ｋ膜の材料としては、比誘電率が約２０〜２５の酸化ハフニウム（ＨｆＯＸ）や、この酸化ハフニウムにシリコン（Ｓｉ）またはアルミニウム（Ａｌ）を混合して結晶化温度を上げた材料（ＨｆＡｌＯＸ、ＨｆＳｉＯＸ）、さらに希土類酸化物（Ｌａ２Ｏ３、Ｙ２Ｏ３など）が有力視されている。
【０００４】
一般に、ｈｉｇｈ−ｋ膜を含むメタルゲート積層電極は、基本となるＷ、Ｐｏｌｙ−Ｓｉなどの低抵抗膜と、ゲート絶縁膜と直に接するＴｉＮ、ＴａＳｉＮなどの所謂、仕事関数金属膜を基本要素として、いくつかの付加膜を加えて形成される。従って、ゲート加工（パターン転写加工）に利用されるプラズマエッチングプロセスでは、積層電極を構成する各膜に対し、それぞれの膜に適化したエッチングステップを順次適用することが望ましい。
【０００５】
しかしながら、各膜材料間のエッチング選択比をとることが難しいため（すなわち、各膜のエッチングステップ終了時にエッチングがその膜で停止せず次の膜もエッチングしてしまうため）、ステップの切り替えの正確なタイミングを得るために、エッチング進捗の精密モニタリング技術に拠る必要がある。
【０００６】
特に、基本構成膜である、低抵抗膜とその下方で接する仕事関数金属膜の界面を精密に検知し、正確なタイミングでエッチングステップを切り替えることは、電極全体の精密なパターン転写にとって極めて重要である。しかしながら、エッチングステップ切り替えに必要な時間遅延と、仕事関数金属膜をエッチングが貫通する時間間隔が接近する状況下では、エッチングステップの切り替えを、低抵抗膜と仕事関数金属膜の界面検知のタイミングより手前で（仕事関数金属膜のエッチング開始以前に）行う必要がある。
【０００７】
例えば、特許文献１（特開平６−６９１６５号公報）には、ガスプラズマからの発光スペクトルをフォトマルチプライアの検知波長範囲３００ｎｍ〜６５０ｎｍのフォトマルチプライアが持つ波長帯域で全て受光することにより得られる発光スぺクトル強度曲線を用い、安定した終点検知を行う手法が開示されている。
【０００８】
上記の方法は非常に多くの、プラズマ発光モニタに関する技術の典型的記述であり、エッチングの反応生成物がプラズマ内で発光する際のスペクトル変化をモニタすることによって、被エッチ終点判断を行っている。しかし、上記文献に記載された技術は、プラズマ発光の変化を見ることにより、デバイス構成材の変化を受動的にモニタしている状態であり、デバイスの要求しない膜のエッチングの進捗をモニタするためだけの意図で導入しているわけではない。
【０００９】
なお、ここで、発光モニタとは、電極形成のエッチングのエッチングによる反応生成物と、エッチングのために導入された反応ガスのプラズマ発光変化を用いて、エッチングの進捗をモニタする技術をいう。
【特許文献１】特開平６−６９１６５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
エッチングの際のプラズマ発光は、プラズマ中に放出される被エッチング材の成分を反映している。従って、プラズマ発光の変化は、進捗モニタ信号の処理に関するロスタイムがゼロの理想的な場合でも、エッチングが低抵抗膜と仕事関数金属膜の界面を横切り、仕事関数金属膜のエッチングが開始されたタイミングを検知するのが限界であり、切り替えに遅延が生じる。
【００１１】
また、低抵抗膜と仕事関数金属膜のそれぞれに適化したプロセスステップを適用しようとする場合、発光信号の変化検知とステップの切り替えに必要な時間（信号を処理する時間、エッチング装置のステップ切り替え動作に要する時間、反応チャンバ内のガス置換に要する時間、等）に比較し、仕事関数金属膜の薄膜をエッチングが貫通する時間は同等か、またはそれよりも短い。
【００１２】
エッチングによるパターン転写の精密性を確保するため、できるだけ正確に材料の境界でエッチングステップを切り替える必要があるが、従来のように仕事関数金属膜の露出を波形モニタ信号によって検知したタイミングでの切り替えでは、ステップ切り替えに時間遅れが生じ、低抵抗膜に対するエッチングステップのまま、仕事関数金属膜の中程までエッチングが進行してしまう。
【００１３】
つまり、エッチングステップの切り替えは、低抵抗膜と仕事関数金属膜との界面にエッチングが到達する前に行う必要がある。
【００１４】
本発明の目的は、仕事関数金属膜と低抵抗膜とで構成されたゲート電極をエッチングする際の、膜質に応じたエッチングステップの切り替えの遅延を防ぐことのできる技術を提供することにある。
【００１５】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１６】
本願において開示される発明のうち、代表的なものの一実施の形態の概要を簡単に説明すれば、次の通りである。
【００１７】
本願の発明の一実施の形態による半導体装置の製造方法は、
シリコン基板と、
前記シリコン基板上に形成された、高誘電率膜で構成されるゲート絶縁膜と、
前記ゲート絶縁膜上に形成された、仕事関数を決定する導電膜および前記導電膜上に形成された低抵抗膜からなるゲート電極とを備えたＭＩＳＦＥＴを有する半導体装置の製造方法であって、
前記低抵抗膜中の一部にプラズマ発光モニタに感度のある元素を混入し、前記ゲート絶縁膜上に形成した前記導電膜および前記低抵抗膜をプラズマエッチングして前記ゲート電極を形成する際に、エッチングの進捗に伴い変化するプラズマ発光信号を、前記プラズマエッチングのステップを前記低抵抗膜に適化したステップから前記導電膜に適化したステップに切り替えるためのタイミングマーカーとして進捗モニタ層を利用することを特徴とするものである。
【発明の効果】
【００１８】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１９】
本願の発明の一実施の形態によれば、進捗モニタ層にエッチングが到達すると、プラズマ発光に変化があり、それを観測した時点でエッチングステップを切り替えることにより、エッチングが仕事関数金属膜に達する前にエッチングステップを仕事関数金属膜に適化したものに切り替えることができるため、仕事関数金属膜と低抵抗膜とで構成されたゲート電極を歩留まり良くエッチングすることができる。
【発明を実施するための最良の形態】
【００２０】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００２１】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【００２２】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、実施例等において構成要素等について、「Ａからなる」、「Ａよりなる」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。
【００２３】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００２４】
また、材料等について言及するときは、特にそうでない旨明記したとき、または、原理的または状況的にそうでないときを除き、特定した材料は主要な材料であって、副次的要素、添加物、付加要素等を排除するものではない。たとえば、シリコン部材は特に明示した場合等を除き、純粋なシリコンの場合だけでなく、添加不純物、シリコンを主要な要素とする２元、３元等の合金（たとえばＳｉＧｅ）等を含むものとする。
【００２５】
また、本実施の形態を説明するための全図において同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２６】
また、本実施の形態で用いる図面においては、平面図であっても図面を見易くするために部分的にハッチングを付す場合がある。
【００２７】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００２８】
本発明に係る半導体装置の一例として、本実施の形態では、ＭＩＳＦＥＴを備えた半導体装置について、ＮＭＩＳＦＥＴ（Ｎチャネル型ＭＩＳＦＥＴ）を例に説明する。
【００２９】
図１は、本実施の形態に係るＭＩＳＦＥＴを備えた半導体装置の要部を模式的に示す断面図である。図１に示すように、ＭＩＳＦＥＴは、ｎ-型のシリコン基板１、高誘電率膜で構成されるゲート絶縁膜（ｈｉｇｈ−ｋ膜）３および仕事関数を決定する導電膜（仕事関数金属膜）４、進捗モニタ層５、仕事関数金属膜４に対して抵抗値の低い低抵抗膜６を含むゲート電極を有するＭＩＳ構造を形成している。例えば、ＭＩＳＦＥＴのゲート長は、３０ｎｍ程度であり、進捗モニタ層５の厚さは３ｎｍ程度である。なお、本実施の形態では、ゲート長を３０ｎｍ程度とした場合について説明するが、ゲート長が３０ｎｍ以下であってもよい。
【００３０】
次に、本実施の形態に係る半導体装置の製造方法の一例について図３〜図８を参照して説明する。図３〜図８は、本実施の形態における製造工程中の半導体装置の要部を模式的に示す断面図である。
【００３１】
まず、図３に示すようなｎ-型のシリコン基板１を用意し、そこに素子分離層２を形成した後、図４に示すように、シリコン基板１の主面上にＨｆＳｉＯＮから成るｈｉｇｈ−ｋ膜３をゲート絶縁膜として形成し、ｈｉｇｈ−ｋ膜３上にＴａＳｉＮを含む仕事関数金属膜４を形成する。
【００３２】
ここで、ｈｉｇｈ−ｋ膜３は、例えばハフニウムを含む酸化物を適用することができる。具体的には、比誘電率が約２０〜２５の酸化ハフニウム（ＨｆＯＸ）を適用することができる。また、この酸化ハフニウムにシリコン（Ｓｉ）またはアルミニウム（Ａｌ）を混合して結晶化温度を上げた材料（ＨｆＡｌＯＸ、ＨｆＳｉＯＸ）を適用してもよい。本実施の形態では、ＨｆＳｉＯＮを使用する。また、仕事関数金属膜４の材料としては、ＴｉあるいはＴａ、の窒化物、若しくはＴｉあるいはＴａ、とＳｉの合金、または前述合金の窒化物が例として挙げられる。
【００３３】
続いて、図５に示すように、仕事関数金属膜４上にタングステンを含む低抵抗膜６をＰＶＤにより形成するが、その製膜プロセス中の一定時間、Ａｒガスに微量のソースガスを混入することによりＣＮを含む進捗モニタ層（発光感度層）５を形成した後、ソースガスの導入を停止した状態でＰＶＤによる製膜を続け、進捗モニタ層５を下層に含んだ低抵抗膜６を形成する。このとき、進捗モニタ層５は主にタングステンからなり、微量のＣＮを含んでいる状態である。
【００３４】
なお、進捗モニタ層５は上記の方法以外に、ＣＶＤによる製膜プロセス中に、前述した方法と同様に一定時間微量元素を混入するか、もしくは熱処理による下層からのモニタ元素拡散によって形成してもよい。また、進捗モニタ層５は、低抵抗膜６の下部に位置するが、進捗モニタ層５の下界面は、仕事関数金属膜４の上界面に接していても良いし、低抵抗膜６中にあっても構わない。本実施の形態では、進捗モニタ層５の下界面は仕事関数金属膜４の上界面に接しているものとする。さらにまた、低抵抗膜６の材料としては、タングステンの代わりにＰｏｌｙ−Ｓｉを使用してもよい。
【００３５】
次に、図６に示すように、低抵抗膜６上に、ハードマスクであるＳｉＮ膜７、フォトリソグラフィ技術によりパターニングされたフォトレジスト膜８を順次形成した後、フォトレジスト膜８をマスクとしてドライエッチングする。進捗モニタ層５にエッチングが到達し、進捗モニタ層５内のＣＮに反応してプラズマ発光が変化したことを確認した後、エッチングを仕事関数金属膜４に適したものに切り替え、図７に示すように、仕事関数金属膜４のエッチングを完了させ、ゲート電極を形成する。このとき、エッチングは各膜に適化したエッチングステップに順次ステップを変えながらゲート電極を加工していくが、従来は図２に示すように、低抵抗膜６に適化したエッチングステップのまま仕事関数金属膜４の中程までエッチングが進行していた。
【００３６】
本実施の形態では、低抵抗膜６と仕事関数金属膜４との界面の上方に進捗モニタ層５を形成し、進捗モニタ層５にエッチングが到達したことをプラズマ発光で検知することにより、エッチングが仕事関数金属膜４に達する前にエッチングステップを仕事関数金属膜４に適化したものに切り替えることができ、ステップ切り替えの遅延もなく低抵抗膜６及び仕事関数金属膜４に対し適正で精密な加工を行うことができる。
【００３７】
この後の工程は一般的なＭＩＳＦＥＴの製造方法に従う。すなわち、フォトレジスト膜８をアッシングにより除去した後、図８に示すように、ゲート側面にサイドウォール９を形成し、Ａｓなどのドーパントを注入してソース・ドレイン１０を形成し、ソース・ドレイン１０上にシリサイド１１を形成し、半導体素子を完成させる。
【００３８】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００３９】
本発明は、ｈｉｇｈ−ｋ膜を有するＭＩＳＦＥＴの製造に幅広く利用されるものである。
【図面の簡単な説明】
【００４０】
【図１】本発明の実施の形態に係るＭＩＳＦＥＴを備えた半導体装置の要部を模式的に示す断面図である。
【図２】従来のＭＩＳＦＥＴのゲート加工時における要部を模式的に示す拡大断面図である。
【図３】本発明の実施の形態における製造工程中の半導体装置の要部を模式的に示す断面図である。
【図４】図３に続く製造工程中の半導体装置の要部を模式的に示す断面図である。
【図５】図４に続く製造工程中の半導体装置の要部を模式的に示す断面図である。
【図６】図５に続く製造工程中の半導体装置の要部を模式的に示す断面図である。
【図７】図６に続く製造工程中の半導体装置の要部を模式的に示す断面図である。
【図８】図７に続く製造工程中の半導体装置の要部を模式的に示す断面図である。
【符号の説明】
【００４１】
１  シリコン基板（半導体基板）
２  素子分離層
３  ｈｉｇｈ−ｋ膜（ゲート絶縁膜）
４  仕事関数金属膜
５  進捗モニタ層
６  低抵抗膜
７  ＳｉＮ膜(ハードマスク)
８  フォトレジスト膜
９  サイドウォール
１０  ソース・ドレイン
１１  シリサイド
【図１】
2010021334.tif 000003
【図２】
2010021334.tif 000004
【図３】
2010021334.tif 000005
【図４】
2010021334.tif 000006
【図５】
2010021334.tif 000007
【図６】
2010021334.tif 000008
【図７】
2010021334.tif 000009
【図８】
2010021334.tif 000010