(57)【要約】【課題】画素を構成する回路において、当該画素の補助容量の電極と隣接画素のアノード電極との間の寄生容量の形成を回避し、容量カップリングによる輝度低下を防止すること。【解決手段】本発明は、有機ＥＬ素子のアノード電極と駆動トランジスタ１Ｂのソース電極とが接続され、駆動トランジスタ１Ｂのゲート電極と書き込みトランジスタ１Ａのソース電極またはドレイン電極とが接続され、駆動トランジスタ１Ｂのゲート−ソース電極間に保持容量１Ｃが接続され、有機ＥＬ素子のアノード電極とカソード電極との間に補助容量１Ｊが接続される回路構成を含む画素が基板上に行列状に配置された画素アレイ部を備え、隣接する画素のうち一方の画素から他方の画素の領域へ一方の画素の補助容量１Ｊが入り込む構成で、補助容量１Ｊの有機ＥＬ素子側に配置される電極が有機ＥＬ素子のカソード電極と導通している表示装置である。【選択図】図１５
2010160378.tif 000002
【特許請求の範囲】
【請求項１】
電気光学素子の第１電極と駆動トランジスタのソース電極とが接続され、前記駆動トランジスタのゲート電極と書き込みトランジスタのソース電極またはドレイン電極とが接続され、前記駆動トランジスタのゲート−ソース電極間に保持容量が接続され、前記電気光学素子の第１電極と第２電極との間に補助容量が接続される回路構成を含む画素が基板上に行列状に配置された画素アレイ部を備え、
隣接する画素のうち一方の画素から他方の画素の領域へ前記一方の画素の前記補助容量が入り込む構成で、前記補助容量の前記電気光学素子側に配置される電極が前記電気光学素子の第２電極と導通している
表示装置。
【請求項２】
前記駆動トランジスタのゲート電極および前記補助容量の前記基板側に配置される電極が第１配線層に設けられ、
画素に映像信号を送る信号線が第２配線層に設けられ、
前記補助容量の前記電気光学素子側に配置される電極が前記第１配線層と前記第２配線層との間に配置される中間層に設けられている
請求項１記載の表示装置。
【請求項３】
前記中間層はポリシリコンによって構成される
請求項２記載の表示装置。
【請求項４】
前記電気光学素子は、有機ＥＬ（Electro Luminescence）素子であり、
前記第１電極はアノード電極であり、
前記第２電極はカソード電極である
請求項１から３のうちいずれか１項に記載の表示装置。
【請求項５】
電気光学素子の第１電極と駆動トランジスタのソース電極とが接続され、前記駆動トランジスタのゲート電極と書き込みトランジスタのソース電極またはドレイン電極とが接続され、前記駆動トランジスタのゲート−ソース電極間に保持容量が接続され、前記電気光学素子の第１電極と第２電極との間に補助容量が接続される回路構成を含む画素が基板上に行列状に配置された画素アレイ部を備え、
隣接する画素のうち一方の画素から他方の画素の領域へ前記一方の画素の前記補助容量が入り込む構成で、前記補助容量と前記他方の画素の前記電気光学素子の第１電極との間に前記電気光学素子の第２電極と導通するシールド電極が設けられている
表示装置。
【請求項６】
本体筐体に表示装置を備えており、
前記表示装置として、
電気光学素子の第１電極と駆動トランジスタのソース電極とが接続され、前記駆動トランジスタのゲート電極と書き込みトランジスタのソース電極またはドレイン電極とが接続され、前記駆動トランジスタのゲート−ソース電極間に保持容量が接続され、前記電気光学素子の第１電極と第２電極との間に補助容量が接続される回路構成を含む画素が基板上に行列状に配置された画素アレイ部を備え、
隣接する画素のうち一方の画素から他方の画素の領域へ前記一方の画素の前記補助容量が入り込む構成で、前記補助容量の前記電気光学素子側に配置される電極が前記電気光学素子の第２電極と導通している
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置および電子機器に関する。詳しくは、電気光学素子を含む画素が行列状（マトリクス状）に配置されてなる平面型（フラットパネル型）の表示装置およびこの表示装置を用いた電子機器に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、発光素子を含む画素（画素回路）が行列状に配置されてなる平面型の表示装置が急速に普及している。平面型の表示装置としては、例えば有機薄膜に電界をかけると発光する現象を利用した有機ＥＬ(Electro Luminescence)素子を用いた有機ＥＬ表示装置が開発され、商品化が進められている。
【０００３】
有機ＥＬ素子は、１０Ｖ以下の印加電圧で駆動できるために低消費電力であり、また自発光素子であることから、液晶表示装置に必須の光源（バックライト）が不要であるという特徴がある。さらに、有機ＥＬ素子の応答速度が数μｓｅｃ程度と非常に高速であるために動画表示時の残像が発生しない。
【０００４】
有機ＥＬ表示装置では、液晶表示装置と同様、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。近年では、画素回路内に能動素子、例えば絶縁ゲート型電界効果トランジスタ（一般には、ＴＦＴ(Thin Film Transistor;薄膜トランジスタ)）を設けたアクティブマトリクス方式の表示装置の開発が盛んに行われている。
【０００５】
ところで、一般的に、有機ＥＬ素子のＩ−Ｖ特性（電流−電圧特性）は、時間が経過すると劣化（いわゆる、経時劣化）することが知られている。また、駆動トランジスタの閾値電圧Ｖｔｈや、駆動トランジスタのチャネルを構成する半導体薄膜の移動度（以下、「駆動トランジスタの移動度」と記述する）μが経時的に変化したり、製造プロセスのばらつきによって画素ごとに異なったりする。
【０００６】
そこで、これらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つようにするために、有機ＥＬ素子の特性変動に対する補償機能、さらには駆動トランジスタの閾値電圧Ｖｔｈの変動に対する補正（以下、「閾値補正」と記述する）や、駆動トランジスタの移動度μの変動に対する補正（以下、「移動度補正」と記述する）の各補正機能を画素回路の各々に持たせる構成を採っている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−１３３５４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ここで、従来の画素レイアウトにおいては、各画素回路の素子サイズ（定数）によりＴＦＴレイアウト面積を非対称となるように配置している。一方、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した画素は等ピッチで配置されている。そこで、ある画素の構成素子サイズが他の画素の構成素子サイズより大きく、レイアウト密度が高くなるとき、レイアウト密度の低い画素のスペースにレイアウト密度の高い構成素子の一部を配置している。このとき、他の画素の駆動トランジスタのソース電極と一方の画素の補助容量の上側電極との間で寄生容量が生じる。この寄生容量によって基準電位が影響を受け、輝度低下が引き起こされるという問題が生じている。
【０００９】
本発明は、隣接する画素のうち一方の画素の補助容量の電極と他方の画素の電極との間の寄生容量の形成による輝度変化を防止することを目的とする。
【課題を解決するための手段】
【００１０】
本発明は、電気光学素子の第１電極と駆動トランジスタのソース電極とが接続され、駆動トランジスタのゲート電極と書き込みトランジスタのソース電極またはドレイン電極とが接続され、駆動トランジスタのゲート−ソース電極間に保持容量が接続され、電気光学素子の第１電極と第２電極との間に補助容量が接続される回路構成を含む画素が基板上に行列状に配置された画素アレイ部を備え、隣接する画素のうち一方の画素から他方の画素の領域へ一方の画素の補助容量が入り込む構成で、補助容量の電気光学素子側に配置される電極が電気光学素子の第２電極と導通している表示装置である。また、この表示装置を本体筐体に備えた電子機器である。
【００１１】
このような本発明では、隣接する画素のうち一方の画素から他方の画素の領域へ一方の画素の補助容量が入り込む構成で、補助容量の電極のうち電気光学素子側に配置される電極を電気光学素子の第２電極と導通させている。すなわち、補助容量の電極のうち上側に配置される電極がカソード電位となり、他方の画素のアノード電極と一方の画素の補助容量のアノード電位の電極との間にカソード電位の電極が介在することになる。このカソード電位の電極によってシールド効果が発揮される。
【００１２】
また、本発明は、電気光学素子の第１電極と駆動トランジスタのソース電極とが接続され、駆動トランジスタのゲート電極と書き込みトランジスタのソース電極またはドレイン電極とが接続され、駆動トランジスタのゲート−ソース電極間に保持容量が接続され、電気光学素子の第１電極と第２電極との間に補助容量が接続される回路構成を含む画素が基板上に行列状に配置された画素アレイ部を備え、隣接する画素のうち一方の画素から他方の画素の領域へ一方の画素の補助容量が入り込む構成で、補助容量と他方の画素の電気光学素子の第１電極との間に電気光学素子の第２電極と導通するシールド電極が設けられている表示装置である。
【００１３】
このような本発明では、隣接する画素のうち一方の画素の補助容量の電極のうち電気光学素子側に配置される電極と、他方の画素のアノード電極との間を、カソード電極と導通するシールド電極でシールドすることができる。
【発明の効果】
【００１４】
本発明によれば、画素を構成する回路において、隣接する画素のうち一方の画素の補助容量の電極と他方の画素の電極との間の寄生容量の形成による輝度変化を防止することが可能となる。
【図面の簡単な説明】
【００１５】
【図１】本発明の前提となるアクティブマトリクス型有機ＥＬ表示装置の構成の概略を示すシステム構成図である。
【図２】画素（画素回路）の具体的な構成例を示す回路図である。
【図３】本発明の前提となるアクティブマトリクス型有機ＥＬ表示装置の動作説明に供するタイミング波形図である。
【図４】本発明の前提となるアクティブマトリクス型有機ＥＬ表示装置の回路動作の説明図（その１）である。
【図５】本発明の前提となるアクティブマトリクス型有機ＥＬ表示装置の回路動作の説明図（その２）である。
【図６】本発明の前提となるアクティブマトリクス型有機ＥＬ表示装置の回路動作の説明図（その３）である。
【図７】従来の画素構造における回路図である。
【図８】従来の画素構造を説明する模式平面図である。構造を説明する模式平面図である。
【図９】パタン密度の問題を解消する画素構造を説明する模式平面図である。
【図１０】図９に示すレイアウトにアノード電極を追加した模式平面図である。
【図１１】図１０におけるＡ−Ａ線の模式断面図である。
【図１２】寄生容量を説明する回路図である。
【図１３】映像信号のサンプリング期間および移動度補正期間の動作を説明するタイミングチャートである。
【図１４】本実施形態の一例を示すシステム構成図である。
【図１５】本実施形態の画素構造の一例（その１）を説明する模式平面図である。
【図１６】図１５におけるＢ−Ｂ線の模式断面図である。
【図１７】図１５におけるＣ−Ｃ線の模式断面図である。
【図１８】本実施形態の画素構造の一例（その２）を説明する模式断面図である。
【図１９】本実施形態が適用されるテレビジョンセットの外観を示す斜視図である。
【図２０】本実施形態が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。
【図２１】本実施形態が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。
【図２２】本実施形態が適用されるビデオカメラの外観を示す斜視図である。
【図２３】本実施形態が適用される携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【発明を実施するための形態】
【００１６】
以下、本発明を実施するための形態（以下、「実施形態」と言う。）について説明する。なお、説明は以下の順序で行う。
１．本実施形態の前提となる表示装置（システム構成、画素回路、回路動作）
２．従来の画素構造での問題点（画素回路、レイアウト、寄生容量を構成する回路図、タイミングチャート）
３．本実施形態の構成例（システム構成、配線構造の例）
４．適用例（電子機器への各種適用例）
【００１７】
＜１．本実施形態の前提となる表示装置＞
［システム構成］
図１は、本実施形態の前提となるアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。
【００１８】
ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子（有機電界発光素子）を画素（画素回路）の発光素子として用いたアクティブマトリクス型有機ＥＬ表示装置の場合を例に挙げて説明するものとする。
【００１９】
図１に示すように、有機ＥＬ表示装置１００は、画素（ＰＸＬＣ）１０１が行列状（マトリクス状）に２次元配置されてなる画素アレイ部１０２と、当該画素アレイ部１０２の周辺に配置され、各画素１０１を駆動する駆動部とを有する構成となっている。画素１０１を駆動する駆動部としては、例えば、水平駆動回路１０３、書き込み走査回路１０４および電源供給走査回路１０５が設けられている。
【００２０】
画素アレイ部１０２には、ｍ行ｎ列の画素配列に対して、画素行ごとに走査線ＷＳＬ−１〜ＷＳＬ−ｍと電源供給線ＤＳＬ−１〜ＤＳＬ−ｍとが配線され、画素列ごとに信号線ＤＴＬ−１〜ＤＴＬ−ｎが配線されている。
【００２１】
画素アレイ部１０２は、通常、ガラス基板などの透明絶縁基板上に形成され、平面型（フラット型）のパネル構造となっている。画素アレイ部１０２の各画素１０１は、アモルファスシリコンＴＦＴ(Thin Film Transistor;薄膜トランジスタ)または低温ポリシリコンＴＦＴを用いて形成することができる。低温ポリシリコンＴＦＴを用いる場合には、水平駆動回路１０３、書き込み走査回路１０４および電源供給走査回路１０５についても、画素アレイ部１０２を形成する表示パネル（基板）上に実装することができる。
【００２２】
書き込み走査回路１０４は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフト（転送）するシフトレジスタ等によって構成され、画素アレイ部１０２の各画素１０１への映像信号の書き込みに際して、走査線ＷＳＬ−１〜ＷＳＬ−ｍに順次書き込みパルス（走査信号）ＷＳ１〜ＷＳｍを供給することによって画素アレイ部１０２の各画素１０１を行単位で順番に走査（線順次走査）する。
【００２３】
電源供給走査回路１０５は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフトするシフトレジスタ等によって構成される。電源供給走査回路１０５は、書き込み走査回路１０４による線順次走査に同期して、第１電位Ｖｃｃ＿Ｈと当該第１電位Ｖｃｃ＿Ｈよりも低い第２電位Ｖｃｃ＿Ｌで切り替わる電源供給線電位ＤＳ１〜ＤＳｍを電源供給線ＤＳＬ−１〜ＤＳＬ−ｍに選択的に供給する。これにより、画素１０１の発光／非発光の制御を行なう。
【００２４】
水平駆動回路１０３は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧（以下、単に「信号電圧」と記述する場合もある）Ｖｓｉｇと信号線基準電位Ｖｏのいずれか一方を適宜選択し、信号線ＤＴＬ−１〜ＤＴＬ−ｎを介して画素アレイ部１０２の各画素１０１に対して例えば行単位で書き込む。すなわち、水平駆動回路１０３は、映像信号の信号電圧Ｖｉｎを行（ライン）単位で書き込む線順次書き込みの駆動形態を採っている。
【００２５】
ここで、信号線基準電位Ｖｏは、映像信号の信号電圧Ｖｉｎの基準となる電圧（例えば、黒レベルに相当する電圧）である。また、第２電位Ｖｃｃ＿Ｌは、信号線基準電位Ｖｏよりも低い電位、例えば、駆動トランジスタの閾値電圧をＶｔｈとするときＶｏ−Ｖｔｈよりも低い電位、好ましくはＶｏ−Ｖｔｈよりも十分に低い電位に設定される。
【００２６】
［画素回路］
図２は、画素（画素回路）の具体的な構成例を示す回路図である。
【００２７】
図２に示すように、画素１０１は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子１Ｄを発光素子として有し、当該有機ＥＬ素子１Ｄに加えて、駆動トランジスタ１Ｂ、書き込みトランジスタ１Ａおよび保持容量１Ｃを有する画素構成、すなわち２つのトランジスタ（Ｔｒ）と１つの容量素子（Ｃ）からなる２Ｔｒ／１Ｃの画素構成となっている。
【００２８】
かかる構成の画素１０１においては、駆動トランジスタ１Ｂおよび書き込みトランジスタ１ＡとしてＮチャネル型のＴＦＴを用いている。ただし、ここでの駆動トランジスタ１Ｂおよび書き込みトランジスタ１Ａの導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
【００２９】
有機ＥＬ素子１Ｄは、全ての画素１０１に対して共通に配線された共通電源供給線１Ｈにカソード電極が接続されている。駆動トランジスタ１Ｂは、ソース電極が有機ＥＬ素子１Ｄのアノード電極に接続され、ドレイン電極が電源供給線ＤＳＬ（ＤＳＬ−１〜ＤＳＬ−ｍ）に接続されている。
【００３０】
書き込みトランジスタ１Ａは、ゲート電極が走査線ＷＳＬ（ＷＳＬ−１〜ＷＳＬ−ｍ）に接続され、一方の電極（ソース電極／ドレイン電極）が信号線ＤＴＬ（ＤＴＬ−１〜ＤＴＬ−ｎ）に接続され、他方の電極（ドレイン電極／ソース電極）が駆動トランジスタ１Ｂのゲート電極に接続されている。
【００３１】
保持容量１Ｃは、一方の電極が駆動トランジスタ１Ｂのゲート電極に接続され、他方の電極が駆動トランジスタ１Ｂのソース電極（有機ＥＬ素子１Ｄのアノード電極）に接続されている。また、補助容量１Ｊは、一方の電極が有機ＥＬ素子１Ｄのアノード電極に接続され、他方の電極が有機ＥＬ素子１Ｄのカソード電極に接続されている。
【００３２】
２Ｔｒ／１Ｃの画素構成の画素１０１において、書き込みトランジスタ１Ａは、書き込み走査回路１０４から走査線ＷＳＬを通してゲート電極に印加される走査信号ＷＳに応答して導通状態となることにより、信号線ＤＴＬを通して水平駆動回路１０３から供給される輝度情報に応じた映像信号の信号電圧Ｖｉｎまたは信号線基準電位Ｖｏをサンプリングして画素１０１内に書き込む。
【００３３】
この書き込まれた信号電圧Ｖｉｎまたは信号線基準電位Ｖｏは、駆動トランジスタ１Ｂのゲート電極に印加されるとともに保持容量１Ｃに保持される。駆動トランジスタ１Ｂは、電源供給線ＤＳＬ（ＤＳＬ−１〜ＤＳＬ−ｍ）の電位ＤＳが第１電位Ｖｃｃ＿Ｈにあるときに、電源供給線ＤＳＬから電流の供給を受けて、保持容量１Ｃに保持された信号電圧Ｖｉｎの電圧値に応じた電流値の駆動電流を有機ＥＬ素子１Ｄに供給し、当該有機ＥＬ素子１Ｄを電流駆動することによって発光させる。
【００３４】
［有機ＥＬ表示装置の回路動作］
次に、上記構成の有機ＥＬ表示装置１００の回路動作について、図３のタイミング波形図を基に、図４〜図６の動作説明図を用いて説明する。なお、図４〜図６の動作説明図では、図面の簡略化のために、書き込みトランジスタ１Ａをスイッチのシンボルで図示している。また、有機ＥＬ素子１Ｄは容量成分を持っていることから、当該ＥＬ容量１Ｉについても図示している。
【００３５】
図３のタイミング波形図においては、走査線ＷＳＬ（ＷＳＬ−１〜ＷＳＬ−ｍ）の電位（書き込みパルス）ＷＳの変化、電源供給線ＤＳＬ（ＤＳＬ−１〜ＤＳＬ−ｍ）の電位ＤＳ（Ｖｃｃ＿Ｈ／Ｖｃｃ＿Ｌ）の変化、駆動トランジスタ１Ｂのゲート電位Ｖｇおよびソース電位Ｖｓの変化を表している。
【００３６】
（発光期間）
図３のタイミング波形図において、時刻ｔ１以前は有機ＥＬ素子１Ｄが発光状態にある（発光期間）。この発光期間では、電源供給線ＤＳＬの電位ＤＳが第１電位Ｖｃｃ＿Ｈにあり、また、書き込みトランジスタ１Ａが非導通状態にある。
【００３７】
このとき、駆動トランジスタ１Ｂは飽和領域で動作するように設定されているために、図４（Ａ）に示すように、電源供給線ＤＳＬから駆動トランジスタ１Ｂを通して当該駆動トランジスタ１Ｂのゲート−ソース間電圧Ｖｇｓに応じた駆動電流（ドレイン−ソース間電流）Ｉｄｓが有機ＥＬ素子１Ｄに供給される。よって、有機ＥＬ素子１Ｄが駆動電流Ｉｄｓの電流値に応じた輝度で発光する。
【００３８】
（閾値補正準備期間）
そして、時刻ｔ１になると、線順次走査の新しいフィールドに入り、図４（Ｂ）に示すように、電源供給線ＤＳＬの電位ＤＳが第１電位（以下、「高電位」と記述する）Ｖｃｃ＿Ｈから、信号線ＤＴＬの信号線基準電位Ｖｏ−Ｖｔｈよりも十分に低い第２電位（以下、「低電位」と記述する）Ｖｃｃ＿Ｌに切り替わる。
【００３９】
ここで、有機ＥＬ素子１Ｄの閾値電圧をＶｅｌ、共通電源供給線１Ｈの電位をＶｃａｔｈとするとき、低電位Ｖｃｃ＿ＬをＶｃｃ＿Ｌ＜Ｖｅｌ＋Ｖｃａｔｈとすると、駆動トランジスタ１Ｂのソース電位Ｖｓが低電位Ｖｃｃ＿Ｌにほぼ等しくなるために、有機ＥＬ素子１Ｄは逆バイアス状態となって消光する。
【００４０】
次に、時刻ｔ２で走査線ＷＳＬの電位ＷＳが低電位側から高電位側に遷移することで、図４（Ｃ）に示すように、書き込みトランジスタ１Ａが導通状態となる。このとき、水平駆動回路１０３から信号線ＤＴＬに対して信号線基準電位Ｖｏが供給されているために、駆動トランジスタ１Ｂのゲート電位Ｖｇが信号線基準電位Ｖｏになる。また、駆動トランジスタ１Ｂのソース電位Ｖｓは、信号線基準電位Ｖｏよりも十分に低い電位Ｖｃｃ＿Ｌにある。
【００４１】
このとき、駆動トランジスタ１Ｂのゲート−ソース間電圧ＶｇｓはＶｏ−Ｖｃｃ＿Ｌとなる。ここで、Ｖｏ−Ｖｃｃ＿Ｌが駆動トランジスタ１Ｂの閾値電圧Ｖｔｈよりも大きくないと、後述する閾値補正動作を行うことができないために、Ｖｏ−Ｖｃｃ＿Ｌ＞Ｖｔｈなる電位関係に設定する必要がある。このように、駆動トランジスタ１Ｂのゲート電位Ｖｇを信号線基準電位Ｖｏに、ソース電位Ｖｓを低電位Ｖｃｃ＿Ｌにそれぞれ固定して（確定させて）初期化する動作が閾値補正準備の動作である。
【００４２】
（１回目の閾値補正期間）
次に、時刻ｔ３で、図４（Ｄ）に示すように、電源供給線ＤＳＬの電位ＤＳが低電位Ｖｃｃ＿Ｌから高電位Ｖｃｃ＿Ｈに切り替わると、駆動トランジスタ１Ｂのソース電位Ｖｓが上昇を開始し、１回目の閾値補正期間に入る。この１回目の閾値補正期間において、駆動トランジスタ１Ｂのソース電位Ｖｓが上昇することによって駆動トランジスタ１Ｂのゲート-ソース間電圧Ｖｇｓが所定の電位Ｖｘ１になり、この電位Ｖｘ１が保持容量１Ｃに保持される。
【００４３】
続いて、この水平期間（１Ｈ）の後半に入った時刻ｔ４で、図５（Ａ）に示すように、水平駆動回路１０３から信号線ＤＴＬに対して映像信号の信号電圧Ｖｉｎが供給されることにより、信号線ＤＴＬの電位が信号線基準電位Ｖｏから信号電圧Ｖｉｎに遷移する。この期間では、他の行の画素に対する信号電圧Ｖｉｎの書き込みが行われる。
【００４４】
このとき、自行の画素に対して信号電圧Ｖｉｎの書き込みが行われないようにするために、走査線ＷＳＬの電位ＷＳを高電位側から低電位側に遷移させ、書き込みトランジスタ１Ａを非導通状態とする。これにより、駆動トランジスタ１Ｂのゲート電極は信号線ＤＴＬから切り離されてフローティング状態になる。
【００４５】
ここで、駆動トランジスタ１Ｂのゲート電極がフローティング状態にあるときは、駆動トランジスタ１Ｂのゲート−ソース間に保持容量１Ｃが接続されていることにより、駆動トランジスタ１Ｂのソース電位Ｖｓが変動すると、当該ソース電位Ｖｓの変動に連動して(追従して）駆動トランジスタ１Ｂのゲート電位Ｖｇも変動する。これが保持容量１Ｃによるブートストラップ動作である。
【００４６】
時刻ｔ４以降においても、駆動トランジスタ１Ｂのソース電位Ｖｓが上昇を続け、Ｖａ１だけ上昇する（Ｖｓ＝Ｖｏ−Ｖｘ１＋Ｖａ１）。このとき、ブートストラップ動作により、駆動トランジスタ１Ｂのソース電位Ｖｓの上昇に連動して、ゲート電位ＶｇもＶａ１だけ上昇する（Ｖｇ＝Ｖｏ＋Ｖａ１）。
【００４７】
（２回目の閾値補正期間）
時刻ｔ５で次の水平期間に入り、図５（Ｂ）に示すように、走査線ＷＳＬの電位ＷＳが低電位側から高電位側に遷移し、書き込みトランジスタ１Ａが導通状態となると同時に、水平駆動回路１０３から信号線ＤＴＬに対して信号電圧Ｖｉｎに代えて信号線基準電位Ｖｏが供給され、２回目の閾値補正期間に入る。
【００４８】
この２回目の閾値補正期間では、書き込みトランジスタ１Ａが導通状態になることで信号線基準電位Ｖｏが書き込まれるために、駆動トランジスタ１Ｂのゲート電位Ｖｇが再び信号線基準電位Ｖｏに初期化される。このときのゲート電位Ｖｇの低下に連動してソース電位Ｖｓも低下する。そして再び、駆動トランジスタ１Ｂのソース電位Ｖｓが上昇を開始する。
【００４９】
そして、この２回目の閾値補正期間において、駆動トランジスタ１Ｂのソース電位Ｖｓが上昇することによって駆動トランジスタ１Ｂのゲート-ソース間電圧Ｖｇｓが所定の電位Ｖｘ２になり、この電位Ｖｘ２が保持容量１Ｃに保持される。
【００５０】
続いて、この水平期間の後半に入った時刻ｔ６で、図５（Ｃ）に示すように、水平駆動回路１０３から信号線ＤＴＬに対して映像信号の信号電圧Ｖｉｎが供給されることにより、信号線ＤＴＬの電位がオフセット電圧Ｖｏから信号電圧Ｖｉｎに遷移する。この期間では、他の行（前回の書込み行の次の行）の画素に対する信号電圧Ｖｉｎの書き込みが行われる。
【００５１】
このとき、自行の画素に対して信号電圧Ｖｉｎの書き込みが行われないようにするために、走査線ＷＳＬの電位ＷＳを高電位側から低電位側に遷移させ、書き込みトランジスタ１Ａを非導通状態とする。これにより、駆動トランジスタ１Ｂのゲート電極は信号線ＤＴＬから切り離されてフローティング状態になる。
【００５２】
時刻ｔ６以降においても、駆動トランジスタ１Ｂのソース電位Ｖｓが上昇を続け、Ｖａ２だけ上昇する（Ｖｓ＝Ｖｏ−Ｖｘ１＋Ｖａ２）。このとき、ブートストラップ動作により、駆動トランジスタ１Ｂのソース電位Ｖｓの上昇に連動して、ゲート電位ＶｇもＶａ２だけ上昇する（Ｖｇ＝Ｖｏ＋Ｖａ２）。
【００５３】
（３回目の閾値補正期間）
時刻ｔ７で次の水平期間に入り、図５（Ｄ）に示すように、走査線ＷＳＬの電位ＷＳが低電位側から高電位側に遷移し、書き込みトランジスタ１Ａが導通状態となると同時に、水平駆動回路１０３から信号線ＤＴＬに対して信号電圧Ｖｉｎに代えて信号線基準電位Ｖｏが供給され、３回目の閾値補正期間に入る。
【００５４】
この３回目の閾値補正期間では、書き込みトランジスタ１Ａが導通状態になることで信号線基準電位Ｖｏが書き込まれるために、駆動トランジスタ１Ｂのゲート電位Ｖｇが再び信号線基準電位Ｖｏに初期化される。このときのゲート電位Ｖｇの低下に連動してソース電位Ｖｓも低下する。そして再び、駆動トランジスタ１Ｂのソース電位Ｖｓが上昇を開始する。
【００５５】
駆動トランジスタ１Ｂのソース電位Ｖｓが上昇し、やがて、駆動トランジスタ１Ｂのゲート−ソース間電圧Ｖｇｓが当該駆動トランジスタ１Ｂの閾値電圧Ｖｔｈに収束することにより、当該閾値電圧Ｖｔｈに相当する電圧が保持容量１Ｃに保持される。
【００５６】
上述した３回の閾値補正動作により、画素個々の駆動トランジスタ１Ｂの閾値電圧Ｖｔｈが検出されて当該閾値電圧Ｖｔｈに相当する電圧が保持容量１Ｃに保持されることになる。なお、３回の閾値補正期間において、電流が専ら保持容量１Ｃ側に流れ、有機ＥＬ素子１Ｄ側には流れないようにするために、有機ＥＬ素子１Ｄがカットオフ状態となるように共通電源供給線１Ｈの電位Ｖｃａｔｈを設定しておくこととする。
【００５７】
（信号書き込み期間＆移動度補正期間）
次に、時刻ｔ８で走査線ＷＳＬの電位ＷＳが低電位側に遷移することで、図６（Ａ）に示すように、書き込みトランジスタ１Ａが非導通状態となり、同時に、信号線ＤＴＬの電位がオフセット電圧Ｖｏから映像信号の信号電圧Ｖｉｎに切り替わる。
【００５８】
書き込みトランジスタ１Ａが非導通状態になることで、駆動トランジスタ１Ｂのゲート電極がフローティング状態になるが、ゲート−ソース間電圧Ｖｇｓが駆動トランジスタ１Ｂの閾値電圧Ｖｔｈに等しいため、当該駆動トランジスタ１Ｂはカットオフ状態にある。したがって、駆動トランジスタ１Ｂにドレイン−ソース間電流Ｉｄｓは流れない。
【００５９】
続いて、時刻ｔ９で、走査線ＷＳＬの電位ＷＳが高電位側に遷移することで、図６（Ｂ）に示すように、書き込みトランジスタ１Ａが導通状態になって映像信号の信号電圧Ｖｉｎをサンプリングして画素１０１内に書き込む。この書き込みトランジスタ１Ａによる信号電圧Ｖｉｎの書き込みにより、駆動トランジスタ１Ｂのゲート電位Ｖｇが信号電圧Ｖｉｎとなる。
【００６０】
そして、映像信号の信号電圧Ｖｉｎによる駆動トランジスタ１Ｂの駆動の際に、当該駆動トランジスタ１Ｂの閾値電圧Ｖｔｈが保持容量１Ｃに保持された閾値電圧Ｖｔｈに相当する電圧と相殺されることによって閾値補正が行われる。
【００６１】
このとき、有機ＥＬ素子１Ｄは始めカットオフ状態（ハイインピーダンス状態）にあるために、映像信号の信号電圧Ｖｉｎに応じて電源供給線ＤＳＬから駆動トランジスタ１Ｂに流れる電流（ドレイン−ソース間電流Ｉｄｓ）は有機ＥＬ素子１ＤのＥＬ容量１Ｉに流れ込み、よって当該ＥＬ容量１Ｉの充電が開始される。
【００６２】
このＥＬ容量１Ｉの充電により、駆動トランジスタ１Ｂのソース電位Ｖｓが時間の経過と共に上昇していく。このとき既に、駆動トランジスタ１Ｂの閾値電圧Ｖｔｈのばらつきは補正（閾値補正）されており、駆動トランジスタ１Ｂのドレイン−ソース間電流Ｉｄｓは当該駆動トランジスタ１Ｂの移動度μに依存したものとなる。
【００６３】
やがて、駆動トランジスタ１Ｂのソース電位ＶｓがＶｏ−Ｖｔｈ＋ΔＶの電位まで上昇すると、駆動トランジスタ１Ｂのゲート‐ソース間電圧ＶｇｓはＶｉｎ＋Ｖｔｈ−ΔＶとなる。すなわち、ソース電位Ｖｓの上昇分ΔＶは、保持容量１Ｃに保持された電圧（Ｖｉｎ＋Ｖｔｈ−ΔＶ）から差し引かれるように、換言すれば、保持容量１Ｃの充電電荷を放電するように作用し、負帰還がかけられたことになる。したがって、ソース電位Ｖｓの上昇分ΔＶは負帰還の帰還量となる。
【００６４】
このように、駆動トランジスタ１Ｂに流れるドレイン−ソース間電流Ｉｄｓを当該駆動トランジスタ１Ｂのゲート入力に、即ちゲート‐ソース間電圧Ｖｇｓに負帰還することにより、駆動トランジスタ１Ｂのドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消す、即ち移動度μの画素ごとのばらつきを補正する移動度補正が行われる。
【００６５】
より具体的には、映像信号の信号電圧Ｖｉｎが高いほどドレイン−ソース間電流Ｉｄｓが大きくなるために、負帰還の帰還量（補正量）ΔＶの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正が行われる。また、映像信号の信号電圧Ｖｉｎを一定とした場合、駆動トランジスタ１Ｂの移動度μが大きいほど負帰還の帰還量ΔＶの絶対値も大きくなるために、画素ごとの移動度μのばらつきを取り除くことができる。
【００６６】
（発光期間）
次に、時刻ｔ１０で走査線ＷＳＬの電位ＷＳが低電位側に遷移することで、図６（Ｃ）に示すように、書き込みトランジスタ１Ａが非導通状態となる。これにより、駆動トランジスタ１Ｂのゲート電極は信号線ＤＴＬから切り離されてフローティング状態になる。
【００６７】
駆動トランジスタ１Ｂのゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ１Ｂのドレイン−ソース間電流Ｉｄｓが有機ＥＬ素子１Ｄに流れ始めることにより、有機ＥＬ素子１Ｄのアノード電位は、駆動トランジスタ１Ｂのドレイン−ソース間電流Ｉｄｓに応じて上昇する。
【００６８】
有機ＥＬ素子１Ｄのアノード電位の上昇は、即ち駆動トランジスタ１Ｂのソース電位Ｖｓの上昇に他ならない。駆動トランジスタ１Ｂのソース電位Ｖｓが上昇すると、保持容量１Ｃのブートストラップ動作により、駆動トランジスタ１Ｂのゲート電位Ｖｇも連動して上昇する。
【００６９】
このとき、ブートストラップゲインが１（理想値）であると仮定した場合、ゲート電位Ｖｇの上昇量はソース電位Ｖｓの上昇量に等しくなる。故に、発光期間中駆動トランジスタ１Ｂのゲート‐ソース間電圧ＶｇｓはＶｉｎ＋Ｖｔｈ−ΔＶで一定に保持される。そして、時刻ｔ１１で信号線ＤＴＬの電位が映像信号の信号電圧Ｖｉｎから信号線基準電位Ｖｏに切り替わる。
【００７０】
以上の動作説明から明らかなように、本例では、信号書き込みおよび移動度補正が行われる１Ｈ期間と、当該１Ｈ期間に先行する２Ｈ期間の、計３Ｈ期間に亘って閾値補正期間を設けている。これにより、閾値補正期間として十分な時間を確保することができるために、駆動トランジスタ１Ｂの閾値電圧Ｖｔｈを確実に検出して保持容量１Ｃに保持し、閾値補正動作を確実に行うことができる。
【００７１】
なお、閾値補正期間を３Ｈ期間に亘って設けるとしたが、これは一例に過ぎず、信号書き込みおよび移動度補正が行われる１Ｈ期間で閾値補正期間として十分な時間を確保できるのであれば、先行する水平期間に亘って閾値補正期間を設定する必要はないし、また、高精細化に伴って１Ｈ期間が短くなり、閾値補正期間を３Ｈ期間に亘って設けても十分な時間を確保できないのであれば、４Ｈ期間以上に亘って閾値補正期間を設定することも可能である。
【００７２】
＜２．従来の画素構造での問題点＞
［画素回路］
図７は、従来の画素構造における回路図である。画素１０１は、有機ＥＬ素子１Ｄ、駆動トランジスタ１Ｂ、書き込みトランジスタ１Ａ、保持容量１Ｃおよび補助容量１Ｊを有する。
【００７３】
具体的には、有機ＥＬ素子１Ｄのアノード電極と駆動トランジスタ１Ｂのソース電極とが接続され、駆動トランジスタ１Ｂのゲート電極と書き込みトランジスタ１Ａのソース電極またはドレイン電極とが接続されている。また、駆動トランジスタ１Ｂのゲート−ソース電極間に保持容量１Ｃが接続される。さらに、有機ＥＬ素子１Ｄのアノード電極−カソード電極間に補助容量１Ｊが接続されている。また、有機ＥＬ素子１Ｄには寄生容量１Ｉが構成されている。
【００７４】
信号線ＤＴＬは、書き込みトランジスタ１Ａのドレイン電極またはソース電極に接続されている。また、書き込みトランジスタ１Ａのゲート電極には走査線ＷＳＬが接続され、所定のタイミングが与えられる。電源供給線ＤＳＬは、駆動トランジスタ１Ｂのドレイン電極に接続されている。
【００７５】
［画素回路のレイアウト］
図８は、従来の画素構造を説明する模式平面図である。図８では、Ｒ（赤）の画素、Ｇ（緑）の画素、Ｂ（青）の画素の配置構成を示している。各画素は、水平方向（図中横方向）に延びる電源供給線ＤＳＬと走査線ＷＳＬとの間に構成され、垂直方向（図中縦方向）に延びる信号線ＤＴＬによってＲＧＢ各画素の領域が区切られている。
【００７６】
各画素の領域内には、書き込みトランジスタ１Ａ、駆動トランジスタ１Ｂおよび保持容量１Ｃが設けられている。また、書き込みゲインや移動度補正時間調整のための補助容量１Ｊも設けられている。
【００７７】
図８に示す例では、Ｇ（緑）の画素のパタン密度がＲ（赤）の画素のパタン密度に比べて低く、Ｂ（青）の画素のパタン密度がＲ（赤）の画素のパタン密度に比べて高い場合を例としている。パタン密度が高い画素では配線間隔が狭くなるため、パタン欠陥等が生じやすい。
【００７８】
図９は、パタン密度の問題を解消する画素構造を説明する模式平面図である。このレイアウトでは、画素密度の高いＢ（青）の画素を図８に示すレイアウトに対して図中左右反転して設けている。これにより、Ｂ（青）の画素とＧ（緑）の画素との間に信号線ＥＴＬ−Ｂが配置されず、この領域からＧ（緑）の画素の領域にかけてＢ（青）の画素の補助容量１Ｊを入り込ませている。
【００７９】
図１０は、図９に示すレイアウトにアノード電極を追加した模式平面図である。アノード電極ＡＤは図中太実線で示されており、各画素を覆う状態で形成されている。ここで、画素の書き込みトランジスタ１Ａや駆動トランジスタ１ＢのパタンはＲＧＢで非対称であるが、アノード電極ＡＤは有機ＥＬ素子１Ｄの開口率を一律にするために対称となっている。このため、Ｇ（緑）の画素のアノード電極ＡＤ−Ｇの下にＢ（青）の画素の補助容量１Ｊの一部が配置され、図中斜線で示す領域は、Ｇ（緑）の画素のアノード電極ＡＤ−ＧとＢ（青）の画素の補助容量１Ｊの上側電極による平行平板容量を形成する。
【００８０】
図１１は、図１０におけるＡ−Ａ線の模式断面図である。Ｂ（青）の画素の補助容量１Ｊは、下側電極Ｄ１となる第１金属配線にカソード１Ｈが設定され、上側電極Ｄ２となるポリシリコンに駆動トランジスタ１Ｂのソースｓ、すなわちアノードが設定されている。このため、Ｇ（緑）の画素のアノードとＢ（青）の画素のアノードとは平行平板を構成し、寄生容量Ｃｐが形成されることになる。
【００８１】
［寄生容量を説明する回路図］
図１２は、寄生容量を説明する回路図である。信号線ＤＴＬは書き込みトランジスタ１Ａと接続され、書き込みトランジスタ１Ａのソース電極またはドレイン電極が駆動トランジスタ１Ｂのゲート電極（ノードｇ）に接続されている。
【００８２】
駆動トランジスタ１Ｂのドレイン電極には電源供給線ＤＳＬが接続され、ゲート電極−ソース電極間には保持容量１Ｃが接続されている。駆動トランジスタ１Ｂのソース電極（ソースｓ）は、有機ＥＬ素子１Ｄのアノード電極に接続されている。有機ＥＬ素子１Ｄのアノード電極−カソード電極（カソード１Ｈ）間には補助容量１Ｊが接続されている。また、有機ＥＬ素子１Ｄのアノード電極−カソード電極間には有機ＥＬ素子１Ｄの寄生容量１Ｉが構成されている。
【００８３】
先に説明したように、Ｂ（青）の画素の補助容量１ＪがＧ（緑）の画素の領域に入り込んでいるため、Ｇ（緑）の画素のアノードとＢ（青）の画素の補助容量１Ｊの上側電極（アノード）との間に寄生容量Ｃｐが形成される。
【００８４】
［タイミングチャート］
図１３は、映像信号のサンプリング期間および移動度補正期間の動作を説明するタイミングチャートである。ここでは、Ｂ（青）画素のサンプリング電位（発光輝度）の違いによるＧ（緑）画素の発光輝度の変動を説明する。
【００８５】
図１３（Ａ）は、Ｇ画素、Ｂ画素に同一の映像信号電位Ｖｓｉｇが書込まれ、同様の駆動状態にある場合の電位変動の様子を示したものである。同一の映像信号電位Ｖｓｉｇが書込まれる時、映像信号書込み時の容量カップリングによるＧ画素の駆動トランジスタ１Ｂのソースｓ、すなわちアノードの電位上昇は、
(Ｖｓｉｇ−Ｖｏ)×Ｃｓ／（Ｃｓ＋Ｃｏｌｅｄ＿Ｇ＋Ｃｓｕｂ＿Ｇ）…式１
となり、寄生容量Ｃｐの影響を受けない。
【００８６】
図１３（Ｂ）は、Ｇ画素に図１３（Ａ）と同じ映像信号電位Ｖｓｉｇが書込まれ、Ｂ画素には映像信号電位Ｖｓｉｇ０が書込まれている状態を示している。また、Ｖｓｉｇ＞＞Ｖｓｉｇ０とし、Ｖｓｉｇ０は黒近傍の階調とする。これらの映像信号電位がそれぞれの画素に書込まれる時、映像信号書込み時の容量カップリングによるＧ画素の駆動用Ｎ型トランジスタ１Ｂのソースｓ、すなわちアノードの電位上昇は、
（Ｖｓｉｇ−Ｖｏ）×Ｃｓ／（Ｃｓ＋Ｃｏｌｅｄ＿Ｇ＋Ｃｓｕｂ＿Ｇ＋Ｃｐ）…式２
となり、寄生容量Ｃｐの影響を受けることになる。
【００８７】
したがって、式１＞式２となり、隣接画素であるＢ画素が高階調である場合の方が書込み時に駆動トランジスタ１Ｂのゲート−ソース間電圧が小さくなり、輝度低下を引き起こす。このように、隣接画素間のアノード同士が寄生容量を形成する場合には隣接画素の影響を受けることが分かる。
【００８８】
本実施形態では、上記のように隣接画素間のアノード同士が寄生容量を形成することで、一方の画素の映像信号電位の変化が他方の画素の輝度に影響を与えることを回避する点に特徴がある。
【００８９】
＜３．本実施形態の構成例＞
［システム構成］
図１４は、本実施形態の一例を示すシステム構成図である。図１４に示すように、有機ＥＬ表示装置１００は、画素（ＰＸＬＣ）１０１が行列状（マトリクス状）に２次元配置されてなる画素アレイ部１０２と、当該画素アレイ部１０２の周辺に配置され、各画素１０１を駆動する駆動部とを有する構成となっている。画素１０１を駆動する駆動部としては、例えば、水平駆動回路１０３、書き込み走査回路１０４および電源供給走査回路１０５が設けられている。
【００９０】
画素アレイ部１０２には、ｍ行ｎ列の画素配列に対して、画素行ごとに走査線ＷＳＬ−１〜ＷＳＬ−ｍと電源供給線ＤＳＬ−１〜ＤＳＬ−ｍとが配線され、画素列ごとに信号線ＤＴＬ−１〜ＤＴＬ−ｎが配線されている。これらの構成は図１に示すシステム構成と同じである。
【００９１】
［画素構造：その１］
図１５は、本実施形態の画素構造の一例（その１）を説明する模式平面図である。図１５では、Ｒ（赤）の画素、Ｇ（緑）の画素、Ｂ（青）の画素の配置構成を示している。各画素は、水平方向（図中横方向）に延びる電源供給線ＤＳＬと走査線ＷＳＬとの間に構成され、垂直方向（図中縦方向）に延びる信号線ＤＴＬによってＲＧＢ各画素の領域が区切られている。
【００９２】
各画素の領域内には、書き込みトランジスタ１Ａ、駆動トランジスタ１Ｂおよび保持容量１Ｃが設けられている。また、書き込みゲインや移動度補正時間調整のための補助容量１Ｊも設けられている。
【００９３】
図１５に示す例では、Ｇ（緑）の画素のパタン密度がＲ（赤）の画素のパタン密度に比べて低く、Ｂ（青）の画素のパタン密度がＲ（赤）の画素のパタン密度に比べて高い場合を例としている。
【００９４】
このレイアウトでは、画素密度の高いＢ（青）の画素が、Ｒ（赤）の画素、Ｇ（緑）の画素のレイアウトに対して図中左右反転した状態で設けられている。これにより、Ｂ（青）の画素とＧ（緑）の画素との間に信号線ＥＴＬ−Ｂが配置されず、この領域からＧ（緑）の画素の領域にかけてＢ（青）の画素の補助容量１Ｊを入り込ませている。また、アノード電極ＡＤは図中太実線で示されており、各画素を覆う状態で形成されている。
【００９５】
ここで、画素の書き込みトランジスタ１Ａや駆動トランジスタ１ＢのパタンはＲＧＢで非対称であるが、アノード電極ＡＤは有機ＥＬ素子１Ｄの開口率を一律にするために対称となっている。このため、Ｇ（緑）の画素のアノード電極ＡＤ−Ｇの下にＢ（青）の画素の補助容量１Ｊの一部が入り込む状態で配置される。
【００９６】
本実施形態では、Ｂ（青）の画素の補助容量１Ｊを構成する一対の電極のうち、有機ＥＬ素子側に配置される上側電極が、有機ＥＬ素子のカソード電極と導通するよう配線されている。これにより、Ｂ（青）の画素の補助容量１Ｊの電極のうち上側電極がカソード電位、下側電極がアノード電位となる。つまり、Ｇ（緑）の画素のアノード電位と、Ｂ（青）の画素の補助容量１Ｊのアノード（下側電極）との間にカソード電位となる上側電極が配置され、これによるシールド効果によってＧ（緑）の画素のアノード電極とＢ（青）の画素の補助容量１Ｊのアノード（下側電極）との間の寄生容量の形成が回避される。
【００９７】
図１６は、図１５におけるＢ−Ｂ線の模式断面図である。画素構造は、ガラス基板の上に、第１金属配線となる駆動トランジスタ１Ｂのソース電極（ソースｓ）と導通する補助容量１Ｊのアノード側の電極（下側電極Ｄ１）が設けられている。
【００９８】
また、下側電極Ｄ１の上にゲート酸化膜を介して補助容量１Ｊのカソード側の電極（上側電極Ｄ２）が設けられている。上側電極Ｄ１は、第１金属配線と第２金属配線（図示せず）との間の中間層であるポリシリコンによって設けられている。
【００９９】
上側電極Ｄ１の上には、層間絶縁膜および平坦化膜を介してＧ（緑）の画素のアノード電極ＡＤ−ＧとＢ（青）の画素のアノード電極ＡＤ−Ｂとが設けられている。アノード電極ＡＤ−Ｇ、ＡＤ−Ｂの上には図示しない有機ＥＬ素子の多層膜が形成されている。
【０１００】
このように、本実施形態では、Ｂ（青）の画素の補助容量１Ｊの下側電極Ｄ１となる第１金属配線に駆動トランジスタ１Ｂのソースｓ、すなわちアノードが設定され、上側電極Ｄ２となるポリシリコンにカソード１Ｈが設定されている。このため、Ｇ（緑）の画素のアノード電極ＡＤ−ＧとＢ（青）の画素のアノード（下側電極Ｄ１）との間では寄生容量が構成されない。
【０１０１】
なお、Ｇ（緑）の画素のアノードとＢ（青）の画素の上側電極Ｄ２（カソード１Ｈ）とで平行平板を構成し、寄生容量Ｃｐが形成される。しかし、上側電極Ｄ２がカソード１Ｈで固定電位となるため、互いの画素のアノード電位が変動しても、その影響を隣接画素に与えない。つまり、各画素では、隣接画素の映像信号電位の変化の影響を受けず、自画素の映像信号電位に応じた発光輝度を得ることが可能となる。
【０１０２】
図１７は、図１５におけるＣ−Ｃ線の模式断面図である。本実施形態では、補助容量１Ｊの上側電極Ｄ２がカソード１Ｈに設定され、下側電極Ｄ１が駆動トランジスタ１Ｂのソースｓに接続されている。ここで、下側電極Ｄ１は第１金属配線、駆動トランジスタ１Ｂのソースｓは中間層であるポリシリコンで構成されている。したがって、これらを導通させるため、コンタクトホールを設けている。すなわち、補助容量１Ｊの下側電極Ｄ２にコンタクトホールＣＨ１を形成し、駆動トランジスタ１ＢのソースｓであるポリシリコンにコンタクトホールＣＨ２を形成し、これらを第２金属配線で導通させる。
【０１０３】
これのような配線構造により、Ｇ（緑）の画素の領域へＢ（青）の画素の補助容量１Ｊが入り込む構成であっても、Ｇ（緑）の画素のアノード電極とＢ（青）の画素の補助容量１Ｊのアノード電位の電極（下側電極Ｄ１）との間の寄生容量形成が抑制されることになる。
【０１０４】
［画素構造：その２］
図１８は、本実施形態の画素構造の一例（その２）を説明する模式断面図である。この模式断面図は、図１５におけるＡ−Ａ線断面図となっている。この画素構造では、Ｂ（青）の画素からＧ（緑）の画素の領域へＢ（青）の画素の補助容量１Ｊが入り込む構成で、この補助容量１ＪとＧ（緑）の画素のアノード電極ＡＤ−Ｇとの間にシールド電極ＳＤが設けられたものである。
【０１０５】
Ｂ（青）の画素の補助容量１Ｊの下側電極Ｄ１は、第１金属配線で構成され、有機ＥＬ素子のカソード１Ｈに設定されている。一方、Ｂ（青）の画素の補助容量１Ｊの上側電極Ｄ２は、中間層であるポリシリコンで構成され、駆動トランジスタのソースｓ、すなわち有機ＥＬ素子のアノードに設定されている。
【０１０６】
この構成において本実施形態では、上側電極Ｄ２の上方でＧ（緑）の画素のアノード電極ＡＤ−Ｇとの間にシールド電極ＳＤが設けられている。具体的には、Ｂ（青）の画素の補助容量１Ｊの上側電極Ｄ２上に層間絶縁膜が設けられ、この層間絶縁膜上にシールド電極ＳＤが設けられている。シールド電極ＳＤは、第２金属配線として構成され、有機ＥＬ素子のカソード１Ｈと導通している。
【０１０７】
シールド電極ＳＤの上には、平坦化膜を介してＧ（緑）の画素のアノード電極ＡＤ−ＧとＢ（青）の画素のアノード電極ＡＤ−Ｂとが設けられている。アノード電極ＡＤ−Ｇ、ＡＤ−Ｂの上には図示しない有機ＥＬ素子の多層膜が形成されている。
【０１０８】
このような構成から成る本実施形態では、Ｇ（緑）の画素のアノード電極ＡＤ−ＧとＢ（青）の画素の補助容量１Ｊの上側電極Ｄ２との間にカソード１Ｈと同一ノードのシールド電極ＳＤが介在することになる。これにより、Ｇ（緑）の画素のアノード電極ＡＤ−ＧとＢ（青）の画素の補助容量１Ｊの上側電極Ｄ２との間で寄生容量は構成されない。なお、アノード電極ＡＤ−Ｇとシールド電極ＳＤとの間で寄生容量Ｃｐが構成されてもカソード１Ｈは固定電位であるため、互いの画素のアノード電位が変動しても、その影響を隣接画素に与えない。したがって、各画素では、隣接画素の映像信号電位の変化の影響を受けず、自画素の映像信号電位に応じた発光輝度を得ることが可能となる。
【０１０９】
なお、上記実施形態では、画素１０１の電気光学素子として、有機ＥＬ素子を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではなく、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子（発光素子）を用いた表示装置全般に対して適用可能である。
【０１１０】
＜４．適用例＞
以上説明した本実施形態に係る表示装置は、本体筐体に設けられることで種々の電子機器として適用可能である。一例として、図１９〜図２３に示す様々な電子機器に適用される。例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
【０１１１】
このように、あらゆる分野の電子機器の表示装置として本実施形態に係る表示装置を用いることにより、表示画像の画質向上を図ることができるために、各種の電子機器において、良質な画像表示を行うことができる利点がある。
【０１１２】
なお、本実施形態に係る表示装置は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部１０２に透明なガラス等の対向部に貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、さらには、上記した遮光膜が設けられてもよい。なお、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やＦＰＣ（フレキシブルプリントサーキット）等が設けられていてもよい。
【０１１３】
以下に、本実施形態の表示装置が適用される電子機器の具体例について説明する。
【０１１４】
図１９は、本実施形態が適用されるテレビジョンセットの外観を示す斜視図である。本適用例に係るテレビテレビジョンセットは、フロントパネル１０８やフィルターガラス１０９等から構成される映像表示画面部１０７を含み、その映像表示画面部１０７として本実施形態による表示装置を用いることにより作成される。
【０１１５】
図２０は、本実施形態が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本実施形態による表示装置を用いることにより作製される。
【０１１６】
図２１は、本実施形態が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本実施形態による表示装置を用いることにより作製される。
【０１１７】
図２２は、本実施形態が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本実施形態による表示装置を用いることにより作製される。
【０１１８】
図２３は、本実施形態が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上部筐体１４１、下部筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含み、そのディスプレイ１４４やサブディスプレイ１４５として本実施形態による表示装置を用いることにより作製される。
【符号の説明】
【０１１９】
１００…有機ＥＬ表示装置、１０１…画素（画素回路）、１０２…画素アレイ部、１０３…水平駆動回路、１０４…書き込み走査回路、１０５…電源供給走査回路、１Ａ…書き込みトランジスタ、１Ｂ…駆動トランジスタ、１Ｃ…保持容量、１Ｄ…有機ＥＬ素子、１Ｊ…補助容量、ＤＳＬ−１〜ＤＳＬ−ｍ…電源供給線、ＤＴＬ−１〜ＤＴＬ−ｎ…信号線、Ｄ１…下側電極、Ｄ２…上側配線、ＳＤ…シールド電極、ＷＳＬ−１〜ＷＳＬ−ｍ…走査線
【図１】
2010160378.tif 000003
【図２】
2010160378.tif 000004
【図３】
2010160378.tif 000005
【図４】
2010160378.tif 000006
【図５】
2010160378.tif 000007
【図６】
2010160378.tif 000008
【図７】
2010160378.tif 000009
【図８】
2010160378.tif 000010
【図９】
2010160378.tif 000011
【図１０】
2010160378.tif 000012
【図１１】
2010160378.tif 000013
【図１２】
2010160378.tif 000014
【図１３】
2010160378.tif 000015
【図１４】
2010160378.tif 000016
【図１５】
2010160378.tif 000017
【図１６】
2010160378.tif 000018
【図１７】
2010160378.tif 000019
【図１８】
2010160378.tif 000020
【図１９】
2010160378.tif 000021
【図２０】
2010160378.tif 000022
【図２１】
2010160378.tif 000023
【図２２】
2010160378.tif 000024
【図２３】
2010160378.tif 000025