(57)【要約】【課題】工程中の電極剥がれを防止するとともに、良好なｐ電極コンタクト特性を得ることができ、素子特性の信頼性に優れた高歩留の半導体発光素子を提供する。【解決手段】半導体基板１上に、第１導電型クラッド層２、活性層４、第２導電型クラッド層６、コンタクト層８が順に積層され、第２導電型クラッド層６およびコンタクト層８がストライプ状に形成されたリッジ部７を有する半導体積層体と、リッジ部７の側面を覆い、リッジ部７の上面を露出させる開口部１２を有する誘電体膜と、誘電体膜から露出したコンタクト層８の上面に形成された導電膜９とを備える。誘電体膜１０は、コンタクト層８の側面の一部に接し、開口部１２の周囲に凸部１３を有し、コンタクト層８の幅が誘電体膜１０の開口部１２の幅より狭く、導電膜９の上面が誘電体膜１０の凸部１３よりも低い位置に位置する。【選択図】図１
2010021206.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に、第１導電型クラッド層、活性層、第２導電型クラッド層、コンタクト層が順に積層され、前記第２導電型クラッド層および前記コンタクト層がストライプ状に形成されたリッジ部を有する半導体積層体と、
前記リッジ部の側面を覆い、前記リッジ部の上面を露出させる開口部を有する誘電体膜と、
前記誘電体膜から露出した前記コンタクト層の上面に形成された導電膜とを備えた半導体発光素子において、
前記誘電体は、
前記コンタクト層の側面の一部に接し、
前記開口部の周囲に凸部を有し、
前記コンタクト層の幅が前記誘電体膜の開口部の幅より狭く、
前記導電膜の上面が前記誘電体膜の前記凸部よりも低い位置に位置することを特徴とする半導体発光素子。
【請求項２】
前記導電膜の一部が前記誘電体膜上に形成された請求項１記載の半導体発光素子。
【請求項３】
前記リッジ部の側面を覆う誘電体膜は、前記リッジ部の上部から前記リッジ部の下部にかけて、幅が増大するように、前記半導体基板面に対して傾斜した形状である請求項１または２に記載の半導体発光素子。
【請求項４】
前記半導体基板および前記半導体積層体は、窒化物半導体である請求項１〜３のいずれか一項に記載の半導体発光素子。
【請求項５】
半導体基板上にそれぞれ半導体層よりなるｎ型クラッド層、活性層、ｐ型クラッド層、コンタクト層を順次積層して半導体積層体を形成する工程と、
前記ｐ型クラッド層および前記コンタクト層をエッチングすることによりストライプ形状のリッジ部を形成する工程と、
前記半導体積層体上に誘電体膜を形成する工程と、
前記誘電体膜をエッチングして、前記リッジ部側面を覆う誘電体膜からなる順テーパー形状のテーパー部を形成する工程と、
前記誘電体膜の上にレジストを塗布し、所望のレジスト膜厚を除去して前記リッジ部上の誘電体膜を露出させる工程と、
所望の膜厚を除去した前記レジスト上にレジストを塗布して所望のマスクを形成して、前記レジストをマスクとして、前記誘電体膜を選択的に除去して、前記誘電体膜に凸部を形成するとともに、前記凸部に囲まれた領域において前記リッジ部を露出させる工程と、
前記リッジ部上に前記凸部の高さを超えないように電極を形成する工程と、
前記レジストを除去する工程とを有することを特徴とする半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子、特に窒化物半導体発光素子の構造に関する。
【背景技術】
【０００２】
近年、窒化ガリウム（ＧａＮ）半導体を用いた発光素子は、発光ダイオード（ＬＥＤ）やレーザダイオード（ＬＤ）として急速に普及している。特にＧａＮ半導体レーザダイオードは、高密度光ディスクシステムにおける光ピックアップのキーデバイスとして産業上の重要性を増してきている。ＧａＮ半導体レーザダイオードの半導体層は、一般にはＩｎＧａＮ活性層とＡｌＧａＮクラッド層とを積層した構造である。ｐ型クラッド層には実屈折導波路を構成するストライプ状のリッジ部が形成されている。リッジ部の側面上には、誘電体膜が形成されている。
【０００３】
誘電体膜の材料には、一般に、ｐ型ＡｌＧａＮクラッド層よりも屈折率の低いＳｉＯ2等の誘電体膜が使用されている。このため、光がリッジ部の中心付近に閉じ込められる。この誘電体膜は、リッジ部の上面から注入される電流をリッジ部の中心に狭窄する役目を果たす。このために、注入される電流がリッジ部の中心付近に閉じ込められ、光を効果的に増幅することが可能となる。
【０００４】
ＧａＮ半導体レーザダイオードの製造工程において、リッジ部形成工程、リッジ部の側面上に誘電体膜を形成する誘電体膜形成工程、および、リッジ部上へのｐ型電極形成工程が、素子特性だけでなく信頼性をも左右する重要な工程となる。特に、ｐ型電極形成工程において、半導体層（リッジ部）と電極金属との密着性の向上と、低抵抗化とを実現することを目的とした構造および製造方法が、例えば特許文献１〜３に開示されている。以下に、リッジ部形成からｐ型電極形成に関する従来技術について説明する。
【０００５】
まず、第１の構造（例えば、特許文献１参照）として、ｐ型電極の半導体層からの剥離を防止する構造の半導体レーザ素子が提案されている。図４は、上記半導体レーザ素子の構成を示す断面図である。半導体基板および半導体基板上に積層された半導体層（活性層、ｎ型クラッド層など）からなる積層体１０１上にリッジ部を有するｐ型クラッド層１０２が形成され、ｐ型クラッド層１０２上にコンタクト層１０４が形成されている。リッジ部１０３の側面には、第１の絶縁膜１０５が形成されている。
【０００６】
コンタクト層１０４および第１の絶縁膜１０５上には、ｐ型電極１０６が形成されている。第１の絶縁膜１０５上からｐ型電極１０６の一部を覆うように、第２の絶縁膜１０７が形成されている。ｐ型電極１０６および第２の絶縁膜１０７上に第１の薄膜層１０９および第２の薄膜層１１０からなるパッド電極１０８が形成されている。
【０００７】
この構造の特徴は、第２の絶縁膜１０７によって、ｐ型電極１０６がコンタクト層１０４の上面から剥離しないようにｐ型電極１０６の一部を押さえつけた点にある。
【０００８】
また、第２の構造として、幅の狭いリッジ部に精度良く電極を形成し、かつ低抵抗であり、ｐ型電極をマスクとしてリッジ部を形成する半導体素子の構造および製造方法（例えば、特許文献２参照）が提案されている。図５に示すように、この半導体素子は、ｐ型電極として半導体層２０１のリッジ部頭頂部表面に半導体と合金化する材料からなる第１層２０３と、その上に接して形成された白金族元素からなる第２層２０４とを有する。さらに、この半導体素子は、リッジ部およびｐ型電極の側面上に形成され、リッジ部頭頂部以外の領域において、他と絶縁させるための絶縁膜２０２を有する。この構成により、精度の良いリッジストライプ幅と、合金化による半導体層との高い密着性とを両立し、低抵抗を実現し得る。
【０００９】
また、第３の構造として、幅の狭いリッジ部上に、通常の露光工程、エッチング工程により低抵抗のｐ型電極構造を形成する半導体レーザ素子およびその製造方法（例えば、特許文献３参照）が、提案されている。図６に示すように、この半導体レーザ素子の製造方法は、まずｎ型ＧａＡｓ基板３０１上に、ｎ型クラッド層３０２、活性層３０３、第１ｐ型クラッド層３０４、ｐ型エッチング停止層３０５、第２ｐ型クラッド層３０８およびコンタクト層３０９を順次積層して半導体層を形成する。つぎに、第２ｐ型クラッド層３０８およびコンタクト層３０９をエッチングしてリッジ部を形成する。つぎに、半導体層上に誘電体膜３０６を形成し、誘電体膜３０６上にレジスト３０７を塗布してエッチバックを行ってコンタクト層３０９をレジスト３０７から露出させる。
【００１０】
コンタクト層３０９およびレジスト３０７上にｐ型電極蒸着を行う際に、プロセスマージンを考慮し、あらかじめコンタクト層３０９を厚く形成しておく。このことにより、確実にコンタクト層３０９とｐ型電極とが接触する構造となる。この構造の場合、コンタクト層３０９の側面もｐ型電極と接触することになるため、コンタクト面積が増大し低抵抗化を実現し得る。
【特許文献１】特開２０００−１１４６６４号公報
【特許文献２】特開２００４−２５３５４５号公報
【特許文献３】特開２００６−５９８８１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
第１の構造では、ｐ型電極を誘電体膜で押さえることにより、バー状態に劈開するような機械的衝撃によるｐ型電極の剥がれを低減する効果は期待できるが、図４に示すようにコンタクト層１０４から第１の絶縁膜１０５にかけて電極金属が形成されているため、コンタクト層１０４と絶縁膜１０５との境界に形成される段差部を起点として剥がれやすい。この境界部は、プロセスや実装での熱処理により歪が集中しやすいため、構造上電極金属はコンタクト層１０４上のみに形成する方が密着性は安定する。またｐ型電極１０６に使用する金属は、半導体層だけでなく絶縁膜とも密着性が低いため、ｐ型電極１０６をさらに第２の絶縁膜１０７で覆っても、電極剥がれは発生する可能性がある。
【００１２】
また、第２の構造では、リッジ部を形成する前にｐ型電極を形成しているため、リッジ部形成工程におけるエッチング、あるいは熱処理、化学薬液暴露等のプロセスの影響を受けて、ｐ型電極が変質してコンタクト特性が悪化するという問題がある。
【００１３】
また、第３の構造では、ＧａＡｓ系材料に対する技術が開示されているが、窒化物系半導体レーザにおいては、高ドープ層であるｐ型コンタクト層を厚くすると結晶欠陥に伴う表面モホロジーの劣化が発生して、ｐ電極との良好なコンタクトがとれないという問題がある。
【００１４】
本発明は、上記従来技術の問題点を鑑み、工程中の電極剥がれを防止するとともに、良好なｐ電極コンタクト特性を得ることができ、素子特性の信頼性に優れた高歩留の半導体発光素子を提供することを目的とする。あわせて、オーミック電極を構成する導電膜をコンタクト層上にのみ形成し、不要金属を光密度の高い領域から遠ざけて光吸収による発熱や破壊、頓死といった半導体発光素子の信頼性を向上させる。さらには、半導体発光素子におけるオーミック電極を構成する導電膜をストライプ構造の上面全域に接合させることにより、リッジ部全面に効果的に電流が流れてＦＦＰ（遠視野パターン）特性を改善する。
【課題を解決するための手段】
【００１５】
本発明の半導体発光素子は、半導体基板上に、第１導電型クラッド層、活性層、第２導電型クラッド層、コンタクト層が順に積層され、前記第２導電型クラッド層および前記コンタクト層がストライプ状に形成されたリッジ部を有する半導体積層体と、前記リッジ部の側面を覆い、前記リッジ部の上面を露出させる開口部を有する誘電体膜と、前記誘電体膜から露出した前記コンタクト層の上面に形成された導電膜とを備える。上記課題を解決するために、前記誘電体は、前記コンタクト層の側面の一部に接し、前記開口部の周囲に凸部を有し、前記コンタクト層の幅が前記誘電体膜の開口部の幅より狭く、前記導電膜の上面が前記誘電体膜の前記凸部よりも低い位置に位置することを特徴とする。
【００１６】
また、本発明の半導体発光素子の製造方法は、上記課題を解決するために、半導体基板上にそれぞれ半導体層よりなるｎ型クラッド層、活性層、ｐ型クラッド層、コンタクト層を順次積層して半導体積層体を形成する工程と、前記ｐ型クラッド層および前記コンタクト層をエッチングすることによりストライプ形状のリッジ部を形成する工程と、前記半導体積層体上に誘電体膜を形成する工程と、前記誘電体膜をエッチングして、前記リッジ部側面を覆う誘電体膜からなる順テーパー形状のテーパー部を形成する工程と、前記誘電体膜の上にレジストを塗布し、所望のレジスト膜厚を除去して前記リッジ部上の誘電体膜を露出させる工程と、所望の膜厚を除去した前記レジスト上にレジストを塗布して所望のマスクを形成して、前記レジストをマスクとして、前記誘電体膜を選択的に除去して、前記誘電体膜に凸部を形成するとともに、前記凸部に囲まれた領域において前記リッジ部を露出させる工程と、前記リッジ部上に前記凸部の高さを超えないように電極を形成する工程と、前記レジストを除去する工程とを有することを特徴とする。
【発明の効果】
【００１７】
本発明の半導体発光素子によれば、劈開工程における端面コートプロセスにおけるバー整列時や実装時に電極が組立装置等に接触することにより、電極剥がれが生じることを防止できる。
【００１８】
また、光吸収による発熱や破壊、頓死を防止し、それによりレーザの信頼性を向上することが可能となり、レーザの高出力化を実現することができる。ＧａＮ系の材料からなるｐ型層の電気抵抗が高い場合においてもコンタクト抵抗が低く、リッジ部全面に効果的に電流が流れることで良好なＦＦＰ特性を得ることが可能であり、オーミック電極を構成する導電膜と誘電体膜とは間隙なく接合形成されることで、導電膜を構成する元素が拡散すること等によるレーザ特性悪化の問題も解決できる。
【００１９】
また、リッジ部を形成する際のドライエッチングによるダメージを回復するための熱処理工程を行うことが可能である。これにより、歩留り良く特性及び信頼性に優れたＧａＮ半導体レーザダイオードが提供可能となる。
【発明を実施するための最良の形態】
【００２０】
本発明の半導体発光素子は、上記構成を基本として、種々の態様を用いることができる。すなわち、上記半導体発光素子において、前記導電膜の一部が前記誘電体膜上に形成された構成にすることができる。
【００２１】
また、前記リッジ部と前記リッジ部の側面上の誘電体膜とで形成された部分は、前記リッジ部の上部から前記リッジ部の下部にかけて、幅が増大し、前記半導体基板面に対して、傾斜した形状である構成にすることができる。
【００２２】
また、前記半導体基板および前記半導体積層体は、窒化物半導体である構成にすることができる。
【００２３】
（実施の形態）
本実施の形態では、窒化物半導体発光素子としてＧａＮ半導体レーザダイオードを例として説明する。図１は、本実施の形態に係るＧａＮ半導体レーザダイオードの構成を示す断面図である。ｎ型ＧａＮ基板１上には、厚さ２．５μｍのｎ型ＡｌxＧａ1-xＮ（ｘ＝０．０３）からなるｎ型クラッド層２が形成されている。ｎ型クラッド層２上には、厚さ０．１μｍのｎ型ＡｌyＧａ1-yＮ（ｙ＝０．００３）からなるｎ型光ガイド層３が形成されている。ｎ型光ガイド層３上には、厚さ８ｎｍのＩｎzＧａ1-zＮ（ｚ＝０．０８）からなる障壁層と厚さ３ｎｍのＩｎsＧａ1-sＮ（ｓ＝０．０３）からなる井戸層とによって構成される多重量子井戸活性層４が形成されている。多重量子井戸活性層４上には、厚さ０．１μｍのｐ型ＧａＮからなるｐ型光ガイド層５が形成されている。
【００２４】
ｐ型光ガイド層５上には、ｐ型ＡｌtＧａ1-tＮ（ｔ＝０．０３）よりなるｐ型クラッド層６が形成されている。ｐ型クラッド層６には、厚さ０．５μｍのストライプ状のリッジ部７が形成されている。リッジ部７上には、厚さ６０ｎｍのｐ型ＧａＮからなるコンタクト層８が形成されている。コンタクト層８上には、ＰｄおよびＰｔが積層され、コンタクト層８とオーミック接続するｐ型電極９が形成されている。
【００２５】
リッジ部７の側部およびｐ型クラッド層６におけるリッジ部７が形成されていない領域上に誘電体膜１０が形成されている。テーパー部１１は、リッジ部７の側部に配置された誘電体膜１０であり、リッジ部７の上部から下部にかけて、幅が増大する形状に形成されている。また、誘電体膜１０は、ｐ型電極９が形成された領域に開口部１２を有する。開口部１２の幅は、コンタクト層８の幅よりも広く形成されている。また、誘電体膜１０における開口部１２の端部は、凸状（凸部１３）に形成されている。凸部１３は、ｐ型電極９の上面よりも高い位置となるように形成されている。
【００２６】
誘電体膜１０およびｐ型電極９上には、Ｔｉ／Ｐｔ／Ａｕ／Ｔｉ／Ａｕの積層構造を有するパッド電極１４が形成されている。また、ｎ型ＧａＮ基板１のｎ型クラッド層２が形成された面の裏面には、ｎ型ＧａＮ基板１とオーミック接続するｎ型電極１５が形成されている。
【００２７】
以上のような構成によれば、ｐ型電極９の上面が凸部１３よりも低い位置に形成されることにより、ＧａＮ半導体レーザダイオードは、劈開工程における端面コートプロセスにおけるバー整列時や実装時の接触による電極剥がれを防止できる。
【００２８】
次に、本実施形態に係るＧａＮ半導体レーザダイオードの製造方法を説明する。図２Ａ〜図２Ｋは、本実施形態に係るＧａＮ半導体レーザダイオードの製造方法を示す要部工程断面図である。
【００２９】
まず、図２Ａに示すように、ｎ型ＧａＮ基板１の上に、半導体積層体１６を形成する。具体的には、ｎ型ＧａＮ基板１の上に、有機金属気相成長（ＭＯＣＶＤ）法を用いて、下から順に、ｎ型クラッド層２、ｎ型光ガイド層３、多重量子井戸活性層４、ｐ型光ガイド層５、厚さ０．５μｍのｐ型クラッド層６、コンタクト層８をそれぞれ順に形成する。
【００３０】
ここで、有機金属気相成長させるための原料として、Ｇａはトリメチルガリウム、Ａｌはトリメチルアルミニウム、Ｉｎはトリメチルインジウム、Ｎはアンモニアを用いることができる。また、ｐ型のドーパントとしてのＭｇはシクロペンタジエニルマグネシウム、ｎ型のドーパントはＳｉを用いることができる。また、有機金属気相成長におけるキャリアガスとして窒素及び水素を用いることができる。
【００３１】
なお、本発明は、上述した半導体層や製造方法に限定されるものではなく、半導体層の成長方法や半導体層の構成が変わっても本発明は同様に適用可能である。
【００３２】
次に、図２Ｂに示すように、半導体層を構成するコンタクト層８の上に所望の膜厚のＳｉＯ2からなるマスク層１７を形成する。次に、フォトリソグラフィ工程を用いてストライプ形状のパターンレジスト（図示せず）を形成する。
【００３３】
このストライプ形状のパターンレジストをマスクにして、リアクティブイオンエッチング（ＲＩＥ）等によるドライエッチング法或いはバッファードフッ酸（ＢＨＦ）等を用いたウェットエッチング法によりマスク層１７をエッチングすることにより、マスク層１７に所望の幅のストライプ形状のマスクパターンを形成する。次に、パターンレジストを除去する。なお、通常のマスクパターンの形成は加工制御性に優れるドライエッチング法を使用する。
【００３４】
続いて、図２Ｃに示すように、マスク層１７をマスクとして、塩素ガス（Ｃｌ2）を利用した誘導結合型プラズマ（ＩＳＭ）エッチング法を用いて、クラッド層６及びコンタクト層８をエッチングして、リッジ部７を形成する。そして、マスク層１７を残存させたままの状態で熱処理を行うことにより、半導体エッチング面に与えたプラズマダメージを回復させる。
【００３５】
ここで、当該工程における半導体エッチング面のダメージを回復するための熱処理の雰囲気と温度条件としては、窒素（Ｎ2）雰囲気中で略５００℃〜９５０℃の温度範囲が望ましく、また、窒素（Ｎ2）雰囲気中で略７５０℃〜９００℃の温度範囲とした場合は略１０分〜６０分の熱処理時間でプラズマダメージを回復することが可能である。通常は窒素（Ｎ2）雰囲気下で略８００℃、３０分間の熱処理が行われる。つぎに、バッファードフッ酸（ＢＨＦ）等を用いたウェットエッチング法により、マスク層１７を除去して、ほぼ垂直形状を呈するリッジ部７の形成工程が終了する。なお、本発明は、リッジ部７の側面がほぼ垂直を呈するストライプ形状に限定されるものではなく、順テーパー形状や裾引き形状であっても良い。
【００３６】
次に、図２Ｄに示すように、ＣＶＤ（化学気相成長法）法により、リッジ部７の全面を覆うように、ＳｉＯ2からなる誘電体膜１０を形成する。ＣＶＤ法を用いることにより形成される誘電体膜１０は、通常、リッジ部７の側面にも上面の膜厚とほぼ同じかやや薄い膜厚で堆積される。このため、誘電体膜１０の形状は、リッジ部７の側面にほぼ垂直か、逆テーパー形状を呈する。
【００３７】
次に、図２Ｅに示すように、堆積した誘電体膜１０に対して、アルゴン等の不活性ガスによるリアクティブイオンエッチング（ＲＩＥ）により、一部の誘電体膜１０を取り除き、リッジ部７の上面および側面に形成された誘電体膜１０の形状を順テーパー形状（以下、テーパー部１１と称する）にする。これによりテーパー部１１は、リッジ部７の上部から下部にかけて幅が増大する順テーパー形状となり、上部で略１００ｎｍであり、下部で１０００ｎｍとなる。
【００３８】
テーパー部１１の幅について、好ましくは、上部で略２００ｎｍであり、下部にかけてなだらかに増大し、リッジ部７が露出しない順テーパー形状が好適である。
【００３９】
誘電体膜１０がこのように形成されることにより、リッジ部７上面から注入される電流をリッジ部７の中心に狭窄して、リッジ部７の中心付近に閉じ込められる光を効果的に増幅することができる。同時に、パッド電極（図２Ｅでは図示せず）や不要金属を光密度の高い領域から遠ざけることで、光吸収による発熱や破壊、頓死といったことを防止でき、これにより、レーザの信頼性を向上させることが可能となる。レーザの信頼性が向上することにより半導体レーザ素子の高出力化を実現することができる。
【００４０】
次に、図２Ｆに示すように、誘電体膜１０上全面に、リッジ部７の段差の略１．５倍以上の膜厚のレジスト膜１８を塗布する。この膜厚に形成することにより、上面がリッジ部７の段差の影響を受けない平坦なレジスト膜１８となる。次に、図２Ｇに示すように、酸素プラズマ処理により、テーパー部１１の頭頂部が所望の高さ露出するように、レジスト膜１８を取り除く。
【００４１】
次に、図２Ｈに示すように、例えば、略１７０℃で、２０分間レジスト膜１８を加熱処理した後、さらに、誘電体膜１０およびレジスト膜１８上にｐ型電極形成用レジスト膜１９を形成する。次に、ｐ型電極形成用レジスト膜１９をリソグラフィー工程により、パターニングして、リッジ部７上の領域に、コンタクト層８の幅より広い開口を設ける。
【００４２】
次に、図２Ｉに示すように、ｐ型電極形成用レジスト膜１９をマスクとして、フッ酸を用いたウエットエッチ法により誘電体膜１０を等方的にエッチングする。このエッチングにより誘電体膜１０に開口部１２が形成され、ｐ型電極形成用レジスト膜１９によりマスクされた部分の誘電体膜１０に凸部１３が形成される。また、コンタクト層８の上面全領域および側面の一部が露出する。以上の工程により、コンタクト層８の幅が、誘電体膜１０の開口部１２の幅（図２Ｉの左右方向）よりも狭く、コンタクト層８の上面が誘電体膜１０の凸部１３よりも低い状態を形成する。
【００４３】
次に、図２Ｊに示すように、所望の厚みのＰｄ／Ｐｔを蒸着して、コンタクト層８上にｐ型電極９を形成する。開口部１２がコンタクト層８の幅より広いので、ｐ型電極９は誘電体膜１０の一部上にも形成されている。
【００４４】
ｐ型電極９の形成工程において、コンタクト層８上に形成されるＰｄ／Ｐｔの範囲は、ｐ型電極形成用レジスト膜１９の開口径、及び、Ｐｄ／Ｐｔの蒸着源とｎ型ＧａＮ基板１表面とのなす角によって幾何学的に決定される。ｎ型ＧａＮ基板１表面におけるＰｄ／Ｐｔの蒸着源からの角度は、法線蒸着を用いれば垂直に制御することが可能である。ステッパー露光によるｐ型電極形成用レジスト膜１９の開口部を形成する際に生じる０．２μｍ程度の合せずれを考慮して、パターンレジスト（図示せず）の開口の径を最適化することにより、コンタクト層８上面全域が覆われるようにＰｄ／Ｐｔを形成する。
【００４５】
また、上面がウェットエッチングされた誘電体膜１０の凸部１３よりも低く位置するようにコンタクト層８上面全域に接合するｐ型電極９を形成する。Ｐｄ／Ｐｔの膜厚に関しては、Ｐｄの膜厚は１０ｎｍ以上であることが望ましく且つ１００ｎｍ以下であることが望ましい。また、Ｐｔの膜厚は、Ｐｄ膜厚の１．２倍以下の膜厚であれば、剥がれを抑制することに効果的である。Ｐｄの酸化又は合金化による変質に対する保護膜として働くためには、Ｐｔは１０ｎｍ以上の膜厚を有していることが望ましい。
【００４６】
通常のＣＶＤ法によって形成されたＳｉＯ2膜からなる誘電体膜上に堆積されるＰｄ／Ｐｔからなるｐ型電極は、下地層との接着強度が充分でなく、剥がれが生じやすい。一方、本実施の形態のように、ウェットエッチング処理されて表面に細かな凹凸を有する誘電体膜１０上に形成されたＰｄ／Ｐｔの接着強度は、ウェットエッチング処理されなかった場合に比べて増大する。したがって、ｐ型電極９がコンタクト層８上のみならず、誘電体膜１０の一部上にも形成されている本実施の形態の構成では、ｐ型電極９がコンタクト層８から剥がれにくい。
【００４７】
次に、図２Ｋに示すように、リフトオフ法を用いて、レジスト膜１８、ｐ型電極形成用レジスト膜１９およびｐ型電極形成用レジスト膜１９上のｐ型電極９を取り除く。
【００４８】
次に、図１に示すように、ｐ型電極９および誘電体膜１０上に、Ｔｉ／Ｐｔ／Ａｕ／Ｔｉ／Ａｕを蒸着により積層し、レジストを用いて蒸着した金属のリフトオフ法及びメッキ形成によりパッド電極１４を形成する。ここで、パッド電極１４をテーパー部１１上に形成することにより、リッジ部７における段差部位においても滑らかに形成することができる。
【００４９】
なお、パッド電極１４の形成は、上述のようにパターンレジストを用いたリフトオフによって形成してもよいし、全面蒸着から必要な部分以外をエッチング除去することによって形成してもよい。
【００５０】
次に、ｎ型ＧａＮ基板１のｎ型クラッド層２が形成された面の裏面を研磨除去し、該裏面にｎ型電極１５を形成する。以上の各工程によって得られたウエハをバー状態に劈開して、ＧａＮ半導体レーザダイオードの共振器を形成する。さらに、劈開された端面に反射率制御のための端面コート（図示せず）を施し、最後にバー状態から劈開することにより、チップ状態にして、ＧａＮ半導体レーザダイオードが完成する。
【００５１】
以上説明したように、本実施形態に係るＧａＮ半導体レーザダイオードは、所望の厚さのレジストを重ねて使用する二層レジスト法で、ｐ型電極９の上面が凸部１３よりも低い位置に形成されることにより、ヘキ開工程における端面コートプロセスにおけるバー整列時や実装時の接触による電極剥がれを防止できる。すなわち、もしｐ型電極９の上面が凸部１３よりも高い位置にあるならば、その凸部１３よりも高い位置にあるｐ型電極９の上部がバー整列時や実装時に組立装置等に当たり、電極剥がれが起きやすくなるが、本発明においてはそのようなことを防止できるのである。
【００５２】
また、ｐ型電極９を構成する導電膜はコンタクト層８の上面全域に接合し、誘電体膜１０はコンタクト層８に接し、ｐ型電極９を構成する導電膜と誘電体膜１０とは間隙なく接合形成される。
【００５３】
次に、ＦＦＰ特性について説明する。図３（ａ）は、本実施の形態に係るＧａＮ半導体レーザダイオードにおける６５ｍＷ時のＦＦＰ特性（水平）を示すグラフである。図３（ｂ）は、従来のＧａＮ半導体レーザダイオードにおける６５ｍＷ時のＦＦＰ特性（水平）を示すグラフである。従来品と比較して、本実施の形態に係るＧａＮ半導体レーザダイオードは、乱れの少ない良好なＦＦＰ特性であることが分かる。
【００５４】
これは、本発明の場合、ＧａＮ系材料で形成されるｐ型層（ｐ型光ガイド層５、ｐ型クラッド層６、ｐ型コンタクト層８）が高い電気抵抗を有する場合であっても、ｐ型電極９がリッジ部７上面全域に接合することでコンタクト抵抗を低減することができて、リッジ部７全面に効果的に電流が流れることにより良好なＦＦＰ特性を得ることが可能であることに基づく。
【００５５】
また、リッジ部７の側壁の誘電体膜１０とｐ型電極９とは隙間なく形成される。
【００５６】
誘電体膜１０は、リッジ部７上面から注入される電流をリッジ部７中心に狭窄して、リッジ部７の中心付近に閉じ込められる光を効果的に増幅させる。さらに、誘電体膜１０は、パッド電極１４や不要金属を光密度の高い領域にから遠ざけることで、光吸収による発熱や破壊、頓死といったレーザの信頼性を向上することが可能となり、レーザ高出力化に好適な形状である。
【００５７】
また、元素拡散等によるレーザ特性悪化の問題も解決できる。すなわち、導電膜と誘電体膜とが間隙なく接合形成されれば、導電膜を構成する元素が拡散する隙間が存在しなくなるので、元素拡散等によるレーザ特性の悪化を防止することができる。
【００５８】
また、リッジ部７を形成した後に、ｐ型電極９を形成する工程を行うため、ｐ型電極９の形成前に、リッジ部７を形成した際のドライエッチングによるダメージを回復するための熱処理工程を行うことが可能である。これにより、歩留り良く初期特性及び信頼性に優れたＧａＮ半導体レーザダイオードとなる。
【産業上の利用可能性】
【００５９】
本発明に係る半導体発光素子は、ＦＦＰ特性及び信頼性に優れるため、高密度光ディスクシステムにおける光ピックアップ用のレーザ光源等にとって有用である。また、半導体発光素子を歩留まり良く製造可能な方法であるため、他の半導体発光素子を光源として用いている分野の用途にも利用可能である。
【図面の簡単な説明】
【００６０】
【図１】本発明の実施の形態に係るＧａＮ半導体レーザダイオードの構成を示す断面図
【図２Ａ】本発明の実施の形態に係るＧａＮ半導体レーザダイオードの製造工程を示す断面図
【図２Ｂ】図２Ａの次の工程を示す断面図
【図２Ｃ】図２Ｂの次の工程を示す断面図
【図２Ｄ】図２Ｃの次の工程を示す断面図
【図２Ｅ】図２Ｄの次の工程を示す断面図
【図２Ｆ】図２Ｅの次の工程を示す断面図
【図２Ｇ】図２Ｆの次の工程を示す断面図
【図２Ｈ】図２Ｇの次の工程を示す断面図
【図２Ｉ】図２Ｈの次の工程を示す断面図
【図２Ｊ】図２Ｉの次の工程を示す断面図
【図２Ｋ】図２Ｊの次の工程を示す断面図
【図３】（ａ）本発明の実施の形態に係るＧａＮ半導体レーザダイオードのＦＦＰ特性を示すグラフ、（ｂ）は従来のＧａＮ半導体レーザダイオードのＦＦＰ特性を示すグラフ
【図４】従来のＧａＮ半導体レーザダイオードの構成を示す断面図
【図５】従来のＧａＮ半導体レーザダイオードの別の構成を示す断面図
【図６】従来のＧａＮ半導体レーザダイオードのさらに別の構成を示す断面図
【符号の説明】
【００６１】
１  ｎ型ＧａＮ基板
２  ｎ型クラッド層
３  ｎ型光ガイド層
４  多重量子井戸活性層
５  ｐ型光ガイド層
６  ｐ型クラッド層
７  リッジ部
８  コンタクト層
９  ｐ型電極
１０  誘電体膜
１１  テーパー部
１２  開口部
１３  凸部
１４  パッド電極
１５  ｎ型電極
１６  半導体積層体
１７  マスク層
１８  レジスト膜
１９  ｐ型電極形成用レジスト膜
【図１】
2010021206.tif 000003
【図２Ａ】
2010021206.tif 000004
【図２Ｂ】
2010021206.tif 000005
【図２Ｃ】
2010021206.tif 000006
【図２Ｄ】
2010021206.tif 000007
【図２Ｅ】
2010021206.tif 000008
【図２Ｆ】
2010021206.tif 000009
【図２Ｇ】
2010021206.tif 000010
【図２Ｈ】
2010021206.tif 000011
【図２Ｉ】
2010021206.tif 000012
【図２Ｊ】
2010021206.tif 000013
【図２Ｋ】
2010021206.tif 000014
【図３】
2010021206.tif 000015
【図４】
2010021206.tif 000016
【図５】
2010021206.tif 000017
【図６】
2010021206.tif 000018