(57)【要約】【課題】多重チャネルを含む高速光配線素子を提供する。【解決手段】高速光配線素子が提供される。高速光配線素子は、ＳＯＩ基板上の第１半導体チップと、ＳＯＩ基板上の前記第１半導体チップから電気信号を受信して光信号を出力する光放出器と、ＳＯＩ基板上の前記光信号を感知して電気信号に変換する光検出器と、ＳＯＩ基板上の前記光検出器によって変換された電気信号を受信する第２半導体チップとを含む。【選択図】図１
2010129999.tif 000002
【特許請求の範囲】
【請求項１】
ＳＯＩ基板上の第１半導体チップと、
前記ＳＯＩ基板上の前記第１半導体チップから電気信号を受信して光信号を出力する光放出器と、
前記ＳＯＩ基板上の前記光信号を感知して電気信号に変換する光検出器と、
前記ＳＯＩ基板上の前記光検出器によって変換された電気信号を受信する第２半導体チップとを含むことを特徴とする高速光配線素子。
【請求項２】
前記ＳＯＩ基板は、
前記第１半導体チップ及び前記光放出器が配置される第１ＳＯＩ基板と、
前記第２半導体チップ及び前記光検出器が配置される第２ＳＯＩ基板とを含み、
前記第１ＳＯＩ基板及び前記第２ＳＯＩ基板は、離れて配置されることを特徴とする請求項１に記載の高速光配線素子。
【請求項３】
前記第１ＳＯＩ基板及び前記第２ＳＯＩ基板が配置される回路基板をさらに含むことを特徴とする請求項２に記載の高速光配線素子。
【請求項４】
前記光放出器は、前記ＳＯＩ基板上の中間層及び前記中間層上の３族−５族化合物半導体層を含み、前記中間層の格子常数は、前記ＳＯＩ基板のＳＯＩ層の格子常数より大きく、前記３族−５族化合物半導体層の格子常数より小さいことを特徴とする請求項１に記載の高速光配線素子。
【請求項５】
前記中間層は、シリコン−ゲルマニウム層であることを特徴とする請求項１に記載の高速光配線素子。
【請求項６】
前記光放出器から前記光検出器に前記光信号を伝達する多重チャネルファイバをさらに含むことを特徴とする請求項１に記載の高速光配線素子。
【請求項７】
前記第１半導体チップは、シリコン−ゲルマニウムバイポーラトランジスタ、またはシリコンバイポーラトランジスタを含むことを特徴とする請求項１に記載の高速光配線素子。
【請求項８】
前記光放出器は、発光ダイオードを含むことを特徴とする請求項７に記載の高速光配線素子。
【請求項９】
前記光放出器上に配置されたホログラム光基板と、
前記ホログラム光基板上に配置された鏡板をさらに含むことを特徴とする請求項１に記載の高速光配線素子。
【請求項１０】
前記ホログラム光基板は、前記光放出器から出力された光信号を利用してホログラムを生成するホログラムトランスミッタを含むことを特徴とする請求項７に記載の高速光配線素子。
【請求項１１】
前記光検出器は、シリコン−ゲルマニウムＰＩＮフォトダイオード、シリコン−ゲルマニウムフォトダイオード、シリコンフォトダイオード、またはゲルマニウムフォトダイオードのうち、何れか一つを含むことを特徴とする請求項１に記載の高速光配線素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高速光配線素子に関し、より詳細には、多重チャネルを含む高速光配線素子に関する。
【背景技術】
【０００２】
サブミクロン以下の線幅を有する半導体素子の製造技術が発展するに従って、１ＧＨｚ以上の非常に早いクロック速度を有するチップが多く開発されている。しかし、ＵＬＳＩ（ｕｌｔｒａ  ｌａｒｇｅ  ｓｃａｌｅ  ｉｎｔｅｇｒａｔｉｏｎ）チップで各素子の動作速度は、素子間の配線でのデータ伝送速度の遅延によって制限されている。配線による速度の遅延は、チップの間、ボードの間、機器の間のデータ連結距離が離れるほどより深刻になる。特に、ＳｏＣ(ｓｙｓｔｅｍ  ｏｎ  ｃｈｉｐ）の集積度及びチップの大きさの増大によって、半導体−金属配線間の接触抵抗が幾何級数的に増加して、金属配線自体の抵抗、インダクタンス及び配線相互間の信号干渉も増加する。これは、数十ＧＨｚ以上のＩＣチップ内部及びチップ間の伝送時間遅延に悪影響を及ぼし、信号歪曲ももたらす。それ故に、電気信号を光信号に変換して伝送することが必要である。
【０００３】
従って、素子間の配線として金属配線の代りに光配線を適用する技術が考慮されている。光配線を介して連結された素子を含む光配線素子は、データ輸送のための高いバンド幅、チャネル間の低漏話、低ＥＭＩ(Ｅｌｅｃｔｒｏ−Ｍａｇｎｅｔｉｃ  Ｉｎｔｅｒｆｅｒｅｎｃｅ)、高い並列処理機能、高い連結密度、多くのチャネルのファンイン及びファンアウト、低い素子電力、少ない信号遅延、接地を通じた低ノイズ電流等のいくつかの利点を提供する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許公開第２００５−６８６４５０９号公報
【特許文献２】特開２００５−０１４８１２９号公報
【特許文献３】特開２００７−０３６０１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、上述の問題点に鑑みてなされたもので、その目的は、動作特性の向上した高速光配線素子を提供することである。
【課題を解決するための手段】
【０００６】
高速光配線素子を提供する本発明の一実施形態は、ＳＯＩ基板上の第１半導体チップと、ＳＯＩ基板上の第１半導体チップから電気信号を受信して光信号を出力する光放出器と、ＳＯＩ基板上の光信号を感知して電気信号に変換する光検出器と、ＳＯＩ基板上の光検出器によって変換された電気信号を受信する第２半導体チップとを含む。
【０００７】
一部の実施形態において、ＳＯＩ基板は、第１半導体チップ及び光放出器が配置される第１ＳＯＩ基板と、第２半導体チップ及び光検出器が配置される第２ＳＯＩ基板を含み、第１ＳＯＩ基板及び第２ＳＯＩ基板は、離れて配置されることができる。
【０００８】
他の実施形態において、高速光配線素子は、第１ＳＯＩ基板及び第２ＳＯＩ基板が配置される回路基板をさらに含むことができる。
【０００９】
光放出器は、ＳＯＩ基板上の中間層及び中間層上の３族−５族化合物半導体層を含み、中間層の格子常数は、ＳＯＩ基板のＳＯＩ層の格子常数より大きく、３族−５族化合物半導体層の格子常数より小さくすることができる。
【００１０】
本発明の実施形態にかかる中間層は、シリコン−ゲルマニウム層とすることができる。
【００１１】
本発明の実施形態にかかる高速光配線素子は、光放出器から光検出器に光信号を伝達する多重チャネルファイバをさらに含むことができる。
【００１２】
第１半導体チップは、シリコン−ゲルマニウムバイポーラトランジスタ、またはシリコンバイポーラトランジスタを含むことができる。
【００１３】
本発明の実施形態にかかる光放出器は、発光ダイオードを含むことができる。
【００１４】
本発明の実施形態にかかる高速光配線素子は、光放出器上に配置されたホログラム光基板、及びホログラム光基板上に配置された鏡板をさらに含むことができる。
【００１５】
ホログラム光基板は、光放出器から出力された光信号を利用してホログラムを生成するホログラムトランスミッタを含むことができる。
【００１６】
光検出器は、シリコン−ゲルマニウムＰＩＮフォトダイオード、シリコン−ゲルマニウムフォトダイオード、シリコンフォトダイオード、またはゲルマニウムフォトダイオードのうち、何れか一つを含むことができる。
【発明の効果】
【００１７】
本発明の実施形態によると、シリコン基板上ではないＳＯＩ基板上で、光配線技術を適用して、基板の寄生効果を最小化することができる。また、多重チャネルファイバを使用するため、直列化器、並列化器、変調器などが不要で、高速、小型、低電力、低価格の光配線を実現することができる。
【００１８】
また、ＳＯＩ基板上の光放出器を中間層(シリコン−ゲルマニウム層）と３族−５族化合物半導体層に構成することによって格子欠陥を最小化することができる。
【００１９】
さらに、送信側であるＳＯＩ基板上の第１半導体チップに駆動能力が優秀であるシリコン−ゲルマニウムバイポーラトランジスタ、またはシリコンバイポーラトランジスタを使用した駆動回路を含むことによって、駆動能力を向上させることができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の一実施形態による高速光配線素子を説明するための概略的な断面図である。
【図２】本発明の他の実施形態による高速光配線素子を説明するための概略的な断面図である。
【図３】本発明の変形例による高速光配線素子を説明するための概略的な断面図である。
【図４】本発明の他の変形例による高速光配線素子を説明するための概略的な断面図である。
【発明を実施するための形態】
【００２１】
以下では、本発明が属する技術分野で通常の知識を有する者が本発明の技術的思想を容易に実施することができるように本発明の実施形態を添付された図面を参照して説明する。しかしながら、本発明は、本明細書で説明される実施形態に限定されず、異なる形態に具体化されることができる。むしろ、これらの実施形態は、本開示が徹底で完全になるように、及び当業者に本発明の技術的な思想が十分に伝えるように提供される。
【００２２】
本発明の実施形態で、第１、第２などの用語が各々の構成要素を記述するために説明されたが、各々の構成要素は、このような用語によって限定されてはならない。このような用語は、所定の構成要素を異なる構成要素と区別させるために使われただけである。
【００２３】
図面において、各々の構成要素は、明確性の確保のために誇張されるように表現されることができる。明細書全体にかけて同一である参照番号に表示された部分は、同一である構成要素を示す。
【００２４】
一方、説明の簡略させるために、以下では、本発明の技術的な思想が適用されることができる数種類の実施形態を例示に説明し、多様な変形された実施形態に対する説明は省略する。しかし、この分野に従事する通常の知識を有する者は、上述の説明及び例示される実施形態に基づいて、本発明の技術的な思想を多様な場合に対して変形して適用することができる。
【００２５】
図１は、本発明の一実施形態による高速光配線素子を説明するための概略的な断面図である。
【００２６】
図１を参照すると、ＳＯＩ（Ｓｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ）基板２００上に第１半導体チップ３０１が配置される。ＳＯＩ基板２００は、順次に積層された基板２００ａ、絶縁膜２００ｂ、ＳＯＩ層２００ｃを含む。ＳＯＩ基板２００は、シリコン基板での寄生成分による性能劣化を最小化することができる。例えば、ＳＯＩ基板２００は、寄生キャパシタンスを最小化することができ、電力消費を減少させることができる。絶縁膜２００ｂは、シリコン酸化膜とすることができる。
【００２７】
ＳＯＩ基板２００上に、第１半導体チップ３０１から電気信号を受信して光信号を出力する光放出器３０２が配置される。光放出器３０２は、第１半導体チップ３０１から第１電気配線３０３を通じて電気信号を受信することができる。光放出器３０２は、複数個が配置されることができる。光放出器３０２は、第１半導体チップ３０１から離れて配置されることができる。
【００２８】
光放出器３０２は、発光ダイオードＬＥＤとすることができる。第１半導体チップ３０１は、シリコン−ゲルマニウムバイポーラトランジスタ、またはシリコンバイポーラトランジスタを含むことができる。シリコン−ゲルマニウムバイポーラトランジスタ、またはシリコンバイポーラトランジスタは、駆動能力が高く、光放出器３０２の駆動回路として機能することができる。すなわち、シリコン−ゲルマニウムバイポーラトランジスタ、またはシリコンバイポーラトランジスタは、光信号を放出するための光検出器３０４の駆動素子として、特に駆動電流が大きいために発光ダイオードの駆動素子として動作することができる。シリコン−ゲルマニウムバイポーラトランジスタ、またはシリコンバイポーラトランジスタは、複数個のトランジスタとすることができる。
【００２９】
ＳＯＩ基板２００上に光放出器３０２が出力する光信号を多重チャネルファイバ３０７を通じて伝達する光検出器３０４が配置される。光検出器３０４は、光信号を電気信号に変換することができる。多重チャネルファイバ３０７は、一回に復数個の光信号を伝送することができる。多重チャネルファイバ３０７は、ガラス、またはシリコンに製造された光ファイバを使用することができる。
【００３０】
そして、光検出器３０４から電気信号を受信する第２半導体チップ３０５が配置される。第２半導体チップ３０５は、光検出器３０４から第２電気配線３０６を通じて光信号を受信することができる。光検出器３０４は、複数個とすることができ、第２電気配線３０６は、複数個とすることができる。複数個の光検出器３０４は、多重チャネルファイバ３０７を通じて複数個の光放出器３０２から多重光信号を受信することができる。第２半導体チップ３０５は、光検出器３０４から離れて配置されることができる。
【００３１】
光放出器３０２は、ＳＯＩ基板２００上の中間層３０２ａ及び中間層３０２ａ上の３族−５族化合物半導体層３０２ｂを含む。中間層３０２ａの格子常数は、ＳＯＩ基板２００のＳＯＩ層２００ｃの格子常数より大きく、３族−５族化合物半導体層３０２ｂの格子常数より小さい。例えば、ＳＯＩ基板２００のＳＯＩ層２００ｃで、シリコンの格子常数は、５．４３Åであり、３族−５族化合物半導体層３０２ｂで、ＧａＡｓの格子常数は、５．６５Åである場合に、中間層３０２ａの格子常数は、その中間値を有することができる。中間層３０２ａは、ＳＯＩ基板２００と３族−５族化合物半導体３０２ｂの間の格子不整合による変形を最小化するために配置される。中間層３０２ａは、シリコン−ゲルマニウム層とすることができる。中間層３０２ａが提供されることによって、格子欠陥を最小化することができる。
【００３２】
光検出器３０４は、シリコン−ゲルマニウムＰＩＮフォトダイオード、シリコン−ゲルマニウムフォトダイオード、シリコンフォトダイオード、またはゲルマニウムフォトダイオードのうち、何れか一つを含むことができる。従って、光検出器３０４とＳＯＩ基板２００との間の格子欠陥を最小化することができる。
【００３３】
図２は、本発明の他の実施形態による高速光配線素子を説明するための概略的な断面図である。
【００３４】
図２を参照すると、回路基板４００が用意される。回路基板４００上に第１ＳＯＩ基板２１０及び第２ＳＯＩ基板２１１を互いに隔離して配置する。第１ＳＯＩ基板２１０は、順次に積層された基板２１０ａ、絶縁膜２１０ｂ、ＳＯＩ層２１０ｃを含む。第２ＳＯＩ基板２１１は、順次に積層された基板２１１ａ、絶縁膜２１１ｂ、ＳＯＩ層２１１ｃを含む。絶縁膜２１０ｂ、２１１ｂは、シリコン酸化膜とすることができる。第１ＳＯＩ基板２１０及び第２ＳＯＩ基板２１１は、シリコン基板の寄生成分による性能劣化を最小化することができる。例えば、第１、第２ＳＯＩ基板２１０、２１１は、寄生キャパシタンスを最小化することができて電力消費を減少させることができる。
【００３５】
第１ＳＯＩ基板２１０上に、第１半導体チップ３０１が配置される。第１ＳＯＩ基板２１０上に、第１半導体チップ３０１から電気信号を受信して光信号を出力する光放出器３０２が配置される。光放出器３０２は、第１半導体チップ３０１から第１電気配線３０３を通じて電気信号を受信することができる。光放出器３０２は、複数個とすることができ、第１電気配線３０３は、複数個とすることができる。光放出器３０２は、第１半導体チップ３０１から離れて配置されることができる。
【００３６】
光放出器３０２は、発光ダイオードＬＥＤとすることができる。第１半導体チップ３０１は、シリコン−ゲルマニウムバイポーラトランジスタ、またはシリコンバイポーラトランジスタを含むことができる。シリコン−ゲルマニウムバイポーラトランジスタ、またはシリコンバイポーラトランジスタは、駆動能力が高く、光放出器３０２の駆動回路として機能することができる。すなわち、シリコン−ゲルマニウムバイポーラトランジスタ、またはシリコンバイポーラトランジスタは、光信号を放出するための光検出器３０４の駆動素子として、特に駆動電流が大きいために発光ダイオードの駆動素子として動作することができる。シリコン−ゲルマニウムバイポーラトランジスタ、またはシリコンバイポーラトランジスタは、複数個のトランジスタとすることができる。
【００３７】
第２ＳＯＩ基板２１１上に、光放出器３０２が出力する光信号を多重チャネルファイバ３０７を通じて伝達する光検出器３０４が配置される。光検出器３０４は、光信号を電気信号に変換することができる。多重チャネルファイバ３０７は、一回に複数個の光信号を伝送することができる。チャネルファイバ３０７は、光信号を伝送することができる。チャネルファイバ３０７は、一回に複数個の光信号を伝送することができる。多重チャネルファイバ３０７は、ガラスまたはシリコンに製造された光ファイバを使用することができる。
【００３８】
そして、第２ＳＯＩ基板２１１上に、光検出器３０４から電気信号を受信する第２半導体チップ３０５が配置される。第２半導体チップ３０５は、光検出器３０４から第２電気配線３０６を通じて光信号を受信することができる。光検出器３０４は、複数個とすることができ、第２電気配線３０６は、複数個とすることができる。複数個の光検出器３０４は、チャネルファイバ３０７を通じて複数個の光放出器３０２から多重光信号を受信することができる。第２半導体チップ３０５は、光検出器３０４から離れて配置されることができる。
【００３９】
光放出器３０２は、第１ＳＯＩ基板２１０上の中間層３０２ａ及び中間層３０２ａ上の３族−５族化合物半導体層３０２ｂを含む。中間層３０２ａの格子常数は、第１ＳＯＩ基板２１０のＳＯＩ層２１０ｃの格子常数より大きくて、３族−５族化合物半導体層３０２ｂの格子常数より小さい。例えば、第１ＳＯＩ基板２１０のＳＯＩ層２１０ｃで、シリコンの格子常数は、５．４３Åであり、３族−５族化合物半導体層３０２ｂで、ＧａＡｓの格子常数は、５．６５Åである場合に、中間層３０２ａの格子常数は、その中間値を有することができる。中間層３０２ａは、第１ＳＯＩ基板２１０と３族−５族化合物半導体３０２ｂ間の格子不整合による変形を最小化するために配置される。中間層３０２ａは、シリコン−ゲルマニウム層とすることができる。中間層３０２ａが提供されることによって、格子欠陥を最小化することができる。
【００４０】
光検出器３０４は、シリコン−ゲルマニウムＰＩＮフォトダイオード、シリコン−ゲルマニウムフォトダイオード、シリコンフォトダイオード、またはゲルマニウムフォトダイオードのうち、何れか一つを含むことができる。これに従って、光検出器３０４と第２ＳＯＩ基板２１１間の格子欠陥を最小化することができる。
【００４１】
図３は、本発明の変形例による高速光配線素子を説明するための概略的な断面図である。
【００４２】
図３を参照すると、ＳＯＩ基板２００上に第１半導体チップ３０１が配置される。ＳＯＩ基板２００は、順次に積層された基板２００ａ、絶縁膜２００ｂ、ＳＯＩ層２００ｃを含む。ＳＯＩ基板２００は、シリコン基板での寄生成分による性能劣化を最小化することができる。例えば、ＳＯＩ基板２００は、寄生キャパシタンスを最小化することができて、電力消費を減少させることができる。絶縁膜２００ｂは、シリコン酸化膜とすることができる。
【００４３】
ＳＯＩ基板２００上に、第１半導体チップ３０１から電気信号を受信して光信号を出力する光放出器３０２が配置される。光放出器３０２は、第１半導体チップ３０１から第１電気配線３０３を通じて電気信号を受信することができる。光放出器３０２は、複数個とすることができ、第１電気配線３０３は、複数個の配線を有することができる。光放出器３０２は、第１半導体チップ３０１から離れて配置されることができる。
【００４４】
光放出器３０２は、発光ダイオードＬＥＤとすることができる。第１半導体チップ３０１は、シリコン−ゲルマニウムバイポーラトランジスタ、またはシリコンバイポーラトランジスタを含むことができる。シリコン−ゲルマニウムバイポーラトランジスタ、またはシリコンバイポーラトランジスタは、駆動能力が高く、光放出器３０２の駆動回路として機能することができる。すなわち、シリコン−ゲルマニウムバイポーラトランジスタ、またはシリコンバイポーラトランジスタは、光信号を放出するための光検出器３０４の駆動素子として、特に駆動電流が大きいために発光ダイオードの駆動素子として動作することができる。シリコン−ゲルマニウムバイポーラトランジスタ、またはシリコンバイポーラトランジスタは、複数個のトランジスタとすることができる。
【００４５】
ＳＯＩ基板２００上に、光放出器３０２が出力する光信号を伝達する光検出器３０４が配置される。光検出器３０４は、光信号を電気信号に変換することができる。そして、光検出器３０４から電気信号を受信する第２半導体チップ３０５が配置される。第２半導体チップ３０５は、光検出器３０４から第２電気配線３０６を通じて光信号を受信することができる。光検出器３０４は、複数個とすることができ、第２電気配線３０６は、複数個の配線ラインを有することができる。第２半導体チップ３０５は、光検出器３０４から隔離されて配置されることができる。
【００４６】
光放出器３０２は、ＳＯＩ基板２００上の中間層３０２ａ及び中間層３０２ａ上の３族−５族化合物半導体層３０２ｂを含む。中間層３０２ａの格子常数は、ＳＯＩ基板２００のＳＯＩ層２００ｃの格子常数より大きくて、３族−５族化合物半導体層３０２ｂの格子常数より小さい。例えば、ＳＯＩ基板２００のＳＯＩ層２００ｃでシリコンの格子常数は、５．４３Åであり、３族−５族化合物半導体層３０２ｂでＧａＡｓの格子常数は、５．６５Åである場合に、中間層３０２ａの格子常数は、その中間値を有することができる。中間層３０２ａは、ＳＯＩ基板２００と３族−５族化合物半導体３０２ｂ間の格子不整合による変形を最小化するために配置される。中間層３０２ａは、シリコン−ゲルマニウム層とすることができる。中間層３０２ａが提供されることによって、格子欠陥を最小化することができる。
【００４７】
光検出器３０４は、シリコン−ゲルマニウムＰＩＮフォトダイオード、シリコン−ゲルマニウムフォトダイオード、シリコンフォトダイオード、またはゲルマニウムフォトダイオードのうち、何れか一つを含むことができる。従って、光検出器３０４とＳＯＩ基板２００との間の格子欠陥を最小化することができる。
【００４８】
光放出器３０４の上にホログラム光基板１０３が配置される。ホログラム光基板１０３の上に鏡板１０５が配置される。ホログラム光基板１０３は、光放出器３０４から出力された光信号を利用してホログラムを生成するホログラムトランスミッタ１０４を含むことができる。ホログラムトランスミッタ１０４は、光放出器３０４から出力された複数個の光信号を利用してホログラムを生成することができる。
【００４９】
本発明の変形例に従う光配線素子で光の経路は、次の通りである。光放出器３０４は、ＳＯＩ基板２００上に配置された第１半導体チップ３０１からの電気信号を受信して光信号を出力し、出力された光信号は、ホログラム光基板１０３に配置されたホログラムトランスミッタ１０４を通過して、この時に生成されたホログラムが鏡板１０５から反射されてＳＯＩ基板２００上に配置された光検出器３０４に入射される。光検出器３０４は、鏡板１０５を通じて反射されたホログラムを受信して、これを多重電気的信号に変換して、第２半導体チップ３０５に出力する。
【００５０】
図４は、本発明の異なる変形例に従う高速光配線素子を説明するための概略的な断面図である。
【００５１】
図４を参照すると、回路基板４００が用意される。回路基板４００上に第１ＳＯＩ基板２１０及び第２ＳＯＩ基板２１１は、互いに離れて配置される。第１ＳＯＩ基板２１０は、順次に積層された基板２１０ａ、絶縁膜２１０ｂ、ＳＯＩ層２１０ｃを含む。第２ＳＯＩ基板２１１は、順次に積層された基板２１１ａ、絶縁膜２１１ｂ、ＳＯＩ層２１１ｃを含む。絶縁膜２１０ｂ、２１１ｂは、シリコン酸化膜とすることができる。第１ＳＯＩ基板２１０及び第２ＳＯＩ基板２１１は、シリコン基板の寄生成分による性能劣化を最小化することができる。例えば、第１、第２ＳＯＩ基板２１０、２１１は、寄生キャパシタンスを最小化することができて、電力消費を減少させることができる。
【００５２】
第１ＳＯＩ基板２１０上に第１半導体チップ３０１が配置される。第１ＳＯＩ基板２１０上に、第１半導体チップ３０１から電気信号を受信して、光信号を出力する光放出器３０２が配置される。光放出器３０２は、第１半導体チップ３０１から第１電気配線３０３を通じて電気信号を受信することができる。光放出器３０２は、複数個とすることができ、第１電気配線３０３は、複数個とすることができる。光放出器３０２は、第１半導体チップ３０１から離れて配置されることができる。
【００５３】
光放出器３０２、発光ダイオードＬＥＤとすることができる。第１半導体チップ３０１は、シリコン−ゲルマニウムバイポーラトランジスタ、またはシリコンバイポーラトランジスタを含むことができる。シリコン−ゲルマニウムバイポーラトランジスタ、またはシリコンバイポーラトランジスタは、駆動能力が高く、光放出器３０２の駆動回路として機能することができる。すなわち、シリコン−ゲルマニウムバイポーラトランジスタ、またはシリコンバイポーラトランジスタは、光信号を放出するための光検出器３０２の駆動素子として、特に駆動電流が大きいために発光ダイオードの駆動素子として動作することができる。シリコン−ゲルマニウムバイポーラトランジスタ、またはシリコンバイポーラトランジスタは、複数個とすることができる。
【００５４】
第２ＳＯＩ基板２１１上に、光放出器３０２が出力する光信号が伝達される光検出器３０４が配置される。光検出器３０４は、光信号を電気信号に変換することができる。そして、第２ＳＯＩ基板２１１上に、光検出器３０４から電気信号を受信する第２半導体チップ３０５が配置される。第２半導体チップ３０５は、光検出器３０４から第２電気配線３０６を通じて光信号を受信することができる。光検出器３０４は、複数個とすることができ、第２電気配線３０６は、複数個の配線ラインとすることができる。第２半導体チップ３０５は、光検出器３０４から離れて配置されることができる。
【００５５】
光放出器３０２は、第１ＳＯＩ基板２１０上の中間層３０２ａ及び中間層３０２ａ上の３族−５族化合物半導体層３０２ｂを含む。中間層３０２ａの格子常数は、第１ＳＯＩ基板２１０のＳＯＩ層２１０ｃの格子常数より大きくて、３族−５族化合物半導体層３０２ｂの格子常数より小さい。例えば、第１ＳＯＩ基板２１０のＳＯＩ層２１０ｃでシリコンの格子常数は、５．４３Åであり、３族−５族化合物半導体層３０２ｂでＧａＡｓの格子常数は、５．６５Åである場合に、中間層３０２ａの格子常数は、その中間値を有することができる。中間層３０２ａは、第１ＳＯＩ基板２１０と３族−５族化合物半導体３０２ｂ間の格子不整合による変形を最小化するために配置される。中間層３０２ａは、シリコン−ゲルマニウム層とすることができる。中間層３０２ａが提供されることによって、格子欠陥を最小化することができる。
【００５６】
光検出器３０４は、シリコン−ゲルマニウムＰＩＮフォトダイオード、シリコン−ゲルマニウムフォトダイオード、シリコンフォトダイオード、またはゲルマニウムフォトダイオードのうち、何れか一つを含むことができる。これに従って、光検出器３０４と第２ＳＯＩ基板２１１間の格子欠陥を最小化することができる。
【００５７】
光放出器３０２の上にホログラム光基板１０３が配置される。ホログラム光基板１０３の上に鏡板１０５が配置される。ホログラム光基板１０３は、光放出器３０２から出力された光信号を利用して、ホログラムを生成するホログラムトランスミッタ１０４を含むことができる。ホログラムトランスミッタ１０４は、光放出器３０２から出力された複数個の光信号を利用してホログラムを生成することができる。
【００５８】
本発明の異なる変形例に従う光配線素子での光の経路は次の通りである。光放出器３０２は、第１ＳＯＩ基板２１０上に配置された第１半導体チップ３０１からの電気信号を受信して光信号を出力し、出力された光信号は、ホログラム光基板１０３に配置されたホログラムトランスミッタ１０４を通過して、この時に生成されたホログラムが鏡板１０５から反射されて、第２ＳＯＩ基板２１１上に配置された光検出器３０４に入射される。光検出器３０４は、鏡板１０５を通じて反射されたホログラムを受信して、これを多重電気的信号に変換して第２半導体チップ３０５に出力する。
【符号の説明】
【００５９】
２００  ＳＯＩ基板
３０１  第１半導体チップ
３０２  光放出器
３０３  第１電気配線
３０４  光検出器 
３０５  第２半導体チップ
３０６  第２電気配線
３０７  多重チャネルファイバ
【図１】
2010129999.tif 000003
【図２】
2010129999.tif 000004
【図３】
2010129999.tif 000005
【図４】
2010129999.tif 000006