(57)【要約】【課題】チップの基板への実装工程前の、パッドとバンプ間の接続状態の良否判定の信頼性を高める。【解決手段】チップ１０が基板に実装された半導体装置であって、チップ１０に配置され、チップ１０の内部回路と電気的に接続するパッド群Ａと、チップ１０のうちパッド群Ａが配置された領域以外の領域に配置されたテスト用パッドパターンＢとを備え、パッド群Ａは、チップ１０の主面に形成された複数のパッド１２ａと、複数のパッド１２ａの各々の上にバリアメタル膜を介して形成され、基板と電気的に接続するバンプ１６ａとを有し、テスト用パッドパターンＢは、チップ１０の主面に形成された複数のテスト用パッド１２ｂと、複数のテスト用パッド１２ｂの各々の上にテスト用バリアメタル膜を介して形成されたテスト用バンプ１６ｂと、複数のテスト用パッド１２ｂのうち互いに隣り合うテスト用パッド１２ｂ間を電気的に接続する配線１１ｂとを有する。【選択図】図１
2010129959.tif 000002
【特許請求の範囲】
【請求項１】
チップが基板に実装された半導体装置であって、
前記チップに配置され、前記チップの内部回路と電気的に接続するパッド群と、
前記チップのうち前記パッド群が配置された領域以外の領域に配置されたテスト用パッドパターンとを備え、
前記パッド群は、
前記チップの主面に形成された複数のパッドと、
前記複数のパッドの各々の上にバリアメタル膜を介して形成され、前記基板と電気的に接続するバンプとを有し、
前記テスト用パッドパターンは、
前記チップの主面に形成された複数のテスト用パッドと、
前記複数のテスト用パッドの各々の上にテスト用バリアメタル膜を介して形成されたテスト用バンプと、
前記複数のテスト用パッドのうち互いに隣り合うテスト用パッド間を電気的に接続する配線とを有することを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記テスト用バンプの高さは、前記バンプの高さと同じであることを特徴とする半導体装置。
【請求項３】
請求項１に記載の半導体装置において、
前記テスト用バンプの高さは、前記バンプの高さよりも低いことを特徴とする半導体装置。
【請求項４】
請求項３に記載の半導体装置において、
前記基板上に、前記テスト用バンプと前記基板間を電気的に接続する受け台が形成されていることを特徴とする半導体装置。
【請求項５】
請求項２又は４に記載の半導体装置において、
前記テスト用パッドパターンと前記チップの中心との距離は、前記パッド群と前記チップの中心との距離よりも長いことを特徴とする半導体装置。
【請求項６】
請求項２又は４に記載の半導体装置において、
前記テスト用パッド及び前記パッドの平面形状は、多角形状であり、
前記テスト用パッドの平面形状の内角は、前記パッドの平面形状の内角よりも小さいことを特徴とする半導体装置。
【請求項７】
請求項２又は４に記載の半導体装置において、
前記テスト用パッドの平面形状は、多角形状であり、
前記パッドの平面形状は、円形状又は楕円形状であることを特徴とする半導体装置。
【請求項８】
請求項２又は４に記載の半導体装置において、
前記テスト用パッドの幅は、前記テスト用バリアメタル膜の幅よりも小さく、
前記パッドの幅は、前記バリアメタル膜の幅よりも大きいことを特徴とする半導体装置。
【請求項９】
請求項２又は４に記載の半導体装置において、
前記テスト用バンプの幅は、前記バンプの幅よりも小さいことを特徴とする半導体装置。
【請求項１０】
請求項１〜９のうちいずれか１項に記載の半導体装置において、
前記バンプ及び前記テスト用バンプは、金バンプ又は半田バンプであることを特徴とする半導体装置。
【請求項１１】
請求項１〜１０のうちいずれか１項に記載の半導体装置において、
前記パッド及び前記テスト用パッドの材料は、アルミニウムを含み、
前記バリアメタル膜及び前記テスト用バリアメタル膜の材料は、ニッケルを含むことを特徴とする半導体装置。
【請求項１２】
基板に実装されるチップであって、
前記チップに配置され、前記チップの内部回路と電気的に接続するパッド群と、
前記チップのうち前記パッド群が配置された領域以外の領域に配置されたテスト用パッドパターンとを備え、
前記パッド群は、
前記チップの主面に形成された複数のパッドと、
前記複数のパッドの各々の上にバリアメタル膜を介して形成され、前記基板と電気的に接続するバンプとを有し、
前記テスト用パッドパターンは、
前記チップの主面に形成された複数のテスト用パッドと、
前記複数のテスト用パッドの各々の上にテスト用バリアメタル膜を介して形成されたテスト用バンプと、
前記複数のテスト用パッドのうち互いに隣り合うテスト用パッド間を電気的に接続する配線とを有することを特徴とするチップ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、基板に実装されるチップを有する半導体装置に関するものである。
【背景技術】
【０００２】
従来の半導体装置について、図１３、図１４、及び図１５を参照しながら説明する。図１３は、従来の半導体装置におけるチップの構成を示す平面図である。
【０００３】
図１３に示すように、チップ１００の主面に、チップ１００の内部回路と電気的に接続するパッド１０２が、アレイ状に配列されている。複数のパッド１０２の各々の上には、バリアメタル膜（図示せず，図１４：１０５参照）を介して、バンプ１０６が形成されている。
【０００４】
図１４は、従来の半導体装置におけるチップの構成を示す断面図であり、具体的には、図１３に示すXIV-XIV線における拡大断面図である。
【０００５】
図１４に示すように、層間絶縁膜１００ｘ上には、パッド１０２が形成されている。層間絶縁膜１００ｘ、及びパッド１０２の上には、第１の保護膜１０３が形成され、第１の保護膜１０３には、パッド１０２の上面を露出させる開口部１０３ａが形成されている。第１の保護膜１０３のうちパッド１０２の形成領域以外の領域の上には、第２の保護膜１０４が形成されている。パッド１０２上には、開口部１０３ａ内を埋め込むように、バリアメタル膜１０５が形成され、バリアメタル膜１０５上には、バンプ１０６が形成されている。
【０００６】
図１５は、従来の半導体装置の構成を示す断面図であり、具体的には、図１３に示す構成のチップが基板に実装された半導体装置の構成を示す断面図である。ここで、図１５の上側に示すチップの断面図は、図１３に示すXV-XV線における断面図である。
【０００７】
図１５に示すように、チップ１００が、バンプ１０６を介して、端子２０１を有する基板２００上に接続されている。基板２００とチップ１００との間隙に樹脂２０２が充填されて、基板２００にチップ１００が実装されている。
【０００８】
ここで、チップ１００の熱膨張係数と基板２００の熱膨張係数との差異が大きいため、例えば、チップの基板への実装工程時に、熱応力が、基板２００とチップ１００間に位置するパッド１０２−バンプ１０６部分に印加されて、パッド１０２−バンプ１０６部分と基板２００間の接続信頼性が低下するという問題があった（例えば特許文献１参照）。
【特許文献１】特開平８−１５３７４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、一般に、チップの基板への実装工程前の、パッドとバンプ間の接続状態の良否は、外観検査により、判定される。
【００１０】
しかしながら、外観検査の場合、検査の信頼性が低く、例えば、パッドとバンプ間の接続状態が良好ではなく不良であるにも拘わらず、不良と判定されずに良好と判定されるおそれがある。パッドとバンプ間の接続状態が不良のパッド−バンプ部分は、その後に行うチップの基板への実装工程時に、パッド−バンプ部分と基板間の接続信頼性が低下するおそれがある。
【００１１】
前記に鑑み、本発明の目的は、チップの基板への実装工程前の、パッドとバンプ間の接続状態の良否判定の信頼性を高めることである。
【課題を解決するための手段】
【００１２】
前記の目的を達成するために、本発明に係る半導体装置は、チップが基板に実装された半導体装置であって、チップに配置され、チップの内部回路と電気的に接続するパッド群と、チップのうちパッド群が配置された領域以外の領域に配置されたテスト用パッドパターンとを備え、パッド群は、チップの主面に形成された複数のパッドと、複数のパッドの各々の上にバリアメタル膜を介して形成され、基板と電気的に接続するバンプとを有し、テスト用パッドパターンは、チップの主面に形成された複数のテスト用パッドと、複数のテスト用パッドの各々の上にテスト用バリアメタル膜を介して形成されたテスト用バンプと、複数のテスト用パッドのうち互いに隣り合うテスト用パッド間を電気的に接続する配線とを有することを特徴とする。
【００１３】
本発明に係る半導体装置によると、テスト用パッドパターンを設けることにより、テスト用パッドパターンを利用して、チップの基板への実装工程前の、テスト用パッドとテスト用バンプ間の接続状態を電気的にテストする（即ち、半導体装置の製造途中に、中間テストを行う）ことができ、中間テストの判定結果（即ち、テスト用パッドとテスト用バンプ間の接続状態の良否判定の結果）に基づいて、チップの基板への実装工程前の、パッドとバンプ間の接続状態の良否を判定するため、パッドとバンプ間の接続状態の良否判定の信頼性を高めることができる。従って、中間テストの判定結果に基づいて、パッドとバンプ間の接続状態が良好である，と判定されたチップを、基板に実装することにより、半導体装置の信頼性を高めることができる。
【００１４】
本発明に係る半導体装置において、テスト用バンプの高さは、バンプの高さと同じであることが好ましい。
【００１５】
このようにすると、テスト用パッドパターンを利用して、チップの基板への実装工程後の、テスト用パッド−バンプ部分と基板間の接続状態を電気的にテストする（即ち、半導体装置の製造後に、最終テストを行う）ことができ、最終テストの判定結果（即ち、テスト用パッド−バンプ部分と基板間の接続状態の良否判定の結果）に基づいて、チップの基板への実装工程後の、パッド−バンプ部分と基板間の接続状態の良否を判定することができる。
【００１６】
本発明に係る半導体装置において、テスト用バンプの高さは、バンプの高さよりも低いことが好ましく、この場合、基板上に、テスト用バンプと基板間を電気的に接続する受け台が形成されていることが好ましい。
【００１７】
このようにすると、テスト用パッドパターンを利用して、チップの基板への実装工程後の、テスト用パッド−バンプ部分と基板間の接続状態を電気的にテストすることができ、最終テストの判定結果に基づいて、チップの基板への実装工程後の、パッド−バンプ部分と基板間の接続状態の良否を判定することができる。
【００１８】
本発明に係る半導体装置において、テスト用パッドパターンとチップの中心との距離は、パッド群とチップの中心との距離よりも長いことが好ましい。
【００１９】
このようにすると、チップの基板への実装工程時に、テスト用パッド−バンプ部分と基板間の接続状態が不良になる可能性を、パッド−バンプ部分と基板間の接続状態が不良になる可能性よりも高めることができる。これにより、最終テストにおいて、テスト用パッド−バンプ部分と基板間の接続状態が良好である，と判定されれば、当然ながら、パッド−バンプ部分と基板間の接続状態が良好である，と判定することができ、パッド−バンプ部分と基板間の接続状態の良否判定の信頼性を高めることができる。
【００２０】
本発明に係る半導体装置において、テスト用パッド及びパッドの平面形状は、多角形状であり、テスト用パッドの平面形状の内角は、パッドの平面形状の内角よりも小さいことが好ましく、又はテスト用パッドの平面形状は、多角形状であり、パッドの平面形状は、円形状又は楕円形状であることが好ましい。
【００２１】
このようにすると、チップの基板への実装工程時に、テスト用パッド−バンプ部分と基板間の接続状態が不良になる可能性を、パッド−バンプ部分と基板間の接続状態が不良になる可能性よりも高めることができる。これにより、最終テストにおいて、テスト用パッド−バンプ部分と基板間の接続状態が良好である，と判定されれば、当然ながら、パッド−バンプ部分と基板間の接続状態が良好である，と判定することができ、パッド−バンプ部分と基板間の接続状態の良否判定の信頼性を高めることができる。
【００２２】
本発明に係る半導体装置において、テスト用パッドの幅は、テスト用バリアメタル膜の幅よりも小さく、パッドの幅は、バリアメタル膜の幅よりも大きいことが好ましい。
【００２３】
このようにすると、チップの基板への実装工程時に、テスト用パッド−バンプ部分と基板間の接続状態が不良になる可能性を、パッド−バンプ部分と基板間の接続状態が不良になる可能性よりも高めることができる。これにより、最終テストにおいて、テスト用パッド−バンプ部分と基板間の接続状態が良好である，と判定されれば、当然ながら、パッド−バンプ部分と基板間の接続状態が良好である，と判定することができ、パッド−バンプ部分と基板間の接続状態の良否判定の信頼性を高めることができる。
【００２４】
本発明に係る半導体装置において、テスト用バンプの幅は、バンプの幅よりも小さいことが好ましい。
【００２５】
このようにすると、チップの基板への実装工程時に、テスト用パッド−バンプ部分と基板間の接続状態が不良になる可能性を、パッド−バンプ部分と基板間の接続状態が不良になる可能性よりも高めることができる。これにより、最終テストにおいて、テスト用パッド−バンプ部分と基板間の接続状態が良好である，と判定されれば、当然ながら、パッド−バンプ部分と基板間の接続状態が良好である，と判定することができ、パッド−バンプ部分と基板間の接続状態の良否判定の信頼性を高めることができる。
【００２６】
本発明に係る半導体装置において、バンプ及びテスト用バンプは、金バンプ又は半田バンプであることが好ましい。
【００２７】
本発明に係る半導体装置において、パッド及びテスト用パッドの材料は、アルミニウムを含み、バリアメタル膜及びテスト用バリアメタル膜の材料は、ニッケルを含むことが好ましい。
【００２８】
前記の目的を達成するために、本発明に係るチップは、基板に実装されるチップであって、チップに配置され、チップの内部回路と電気的に接続するパッド群と、チップのうちパッド群が配置された領域以外の領域に配置されたテスト用パッドパターンとを備え、パッド群は、チップの主面に形成された複数のパッドと、複数のパッドの各々の上にバリアメタル膜を介して形成され、基板と電気的に接続するバンプとを有し、テスト用パッドパターンは、チップの主面に形成された複数のテスト用パッドと、複数のテスト用パッドの各々の上にテスト用バリアメタル膜を介して形成されたテスト用バンプと、複数のテスト用パッドのうち互いに隣り合うテスト用パッド間を電気的に接続する配線とを有することを特徴とする。
【００２９】
本発明に係るチップによると、テスト用パッドパターンを設けることにより、テスト用パッドパターンを利用して、チップの基板への実装工程前の、テスト用パッドとテスト用バンプ間の接続状態を電気的にテストすることができ、中間テストの判定結果に基づいて、チップの基板への実装工程前の、パッドとバンプ間の接続状態の良否を判定するため、パッドとバンプ間の接続状態の良否判定の信頼性を高めることができる。
【発明の効果】
【００３０】
本発明に係る半導体装置によると、テスト用パッドパターンを設けることにより、テスト用パッドパターンを利用して、チップの基板への実装工程前の、テスト用パッドとテスト用バンプ間の接続状態を電気的にテストする（即ち、半導体装置の製造途中に、中間テストを行う）ことができ、中間テストの判定結果（即ち、テスト用パッドとテスト用バンプ間の接続状態の良否判定の結果）に基づいて、パッドとバンプ間の接続状態の良否を判定するため、パッドとバンプ間の接続状態の良否判定の信頼性を高めることができる。従って、中間テストの判定結果に基づいて、パッドとバンプ間の接続状態が良好である，と判定されたチップを、基板に実装することにより、半導体装置の信頼性を高めることができる。
【発明を実施するための最良の形態】
【００３１】
以下に、本発明の各実施形態について図面を参照しながら説明する。
【００３２】
（第１の実施形態）
以下に、本発明の第１の実施形態に係る半導体装置について、図１、図２、及び図３を参照しながら説明する。図１は、本発明の第１の実施形態に係る半導体装置におけるチップの構成を示す平面図である。
【００３３】
図１に示すように、チップ１０に、チップ１０内の内部回路（図示せず）と電気的に接続するパッド群Ａが配置され、チップ１０のうちパッド群Ａが配置された領域以外の領域に、テスト用パッドパターンＢが配置されている。チップ１０において、テスト用パッドパターンＢは、チップ１０の中心との距離が、パッド群Ａとチップ１０の中心との距離よりも長くなるように配置されている。
【００３４】
ここで、パッド群Ａは、図１に示すように、チップ１０の主面に形成された複数のパッド１２ａと、複数のパッド１２ａの各々の上にバリアメタル膜（図示せず，図２：１５ａ参照）を介して形成されたバンプ１６ａとを有する。複数のパッド１２ａは、アレイ状に配列され、複数のパッド１２ａの各々は、チップ１０の内部回路と電気的に接続している。
【００３５】
一方、テスト用パッドパターンＢは、図１に示すように、チップ１０の主面に形成された複数のテスト用パッド１２ｂと、複数のテスト用パッド１２ｂの各々の上にテスト用バリアメタル膜（図示せず，図２：１５ｂ参照）を介して形成されたテスト用バンプ１６ｂと、複数のテスト用パッド１２ｂのうち互いに隣り合うテスト用パッド１２ｂ間を電気的に接続する配線１１ｂとを有する。複数のテスト用パッド１２ｂの各々は、チップ１０の内部回路と電気的に接続していない。ここで、配線１１ｂは、後述の図２に示す断面図には図示されないが、例えば、最上層の層間絶縁膜（図２：１０ｘ参照）中に形成される。
【００３６】
ここで、パッド１２ａ及びテスト用パッド１２ｂの材料としては、例えばアルミニウム等が挙げられる。また、バリアメタル膜１５ａ及びテスト用バリアメタル膜１５ｂの材料としては、例えばニッケル等が挙げられる。また、バンプ１６ａ及びテスト用バンプ１６ｂとしては、例えば金バンプ、又は半田バンプ等が挙げられる。なお、本実施形態、及びそれ以降の第２，第３の実施形態では、バンプ１６ａ及びテスト用バンプ１６ｂとして、半田バンプを用いた場合を具体例に挙げて説明する。
【００３７】
図２は、本発明の第１の実施形態に係る半導体装置におけるチップの構成を示す断面図であり、具体的には、図１に示すII-II線における拡大断面図である。
【００３８】
図２に示すように、層間絶縁膜１０ｘ上には、パッド１２ａ、及びテスト用パッド１２ｂが形成されている。層間絶縁膜１０ｘ、パッド１２ａ、及びテスト用パッド１２ｂの上には、第１の保護膜１３が形成され、第１の保護膜１３には、パッド１２ａの上面を露出させる開口部１３ａ、及びテスト用パッド１２ｂの上面を露出させる開口部１３ｂが形成されている。第１の保護膜１３のうちパッド１２ａ、及びテスト用パッド１２ｂの形成領域以外の領域の上には、第２の保護膜１４が形成されている。
【００３９】
パッド１２ａ上には、開口部１３ａ内を埋め込むように、バリアメタル膜１５ａが形成されている一方、テスト用パッド１２ｂ上には、開口部１３ｂ内を埋め込むように、テスト用バリアメタル膜１５ｂが形成されている。バリアメタル膜１５ａ上には、バンプ１６ａが形成されている一方、テスト用バリアメタル膜１５ｂ上には、テスト用バンプ１６ｂが形成されている。なお、図２において、簡略的に図示する為に、最上層の層間絶縁膜１０ｘ下に形成される層間絶縁膜、該層間絶縁膜中に形成される信号配線等、及びチップ用基板については、図示を省略する。
【００４０】
図２に示すように、テスト用パッド１２ｂの幅Ｗ12bは、パッド１２ａの幅Ｗ12aよりも大きく（Ｗ12b＞Ｗ12a）、テスト用パッド１２ｂの厚さＴ12bは、パッド１２ａの厚さＴ12aと同じである（Ｔ12b＝Ｔ12a）。また、テスト用バリアメタル膜１５ｂの幅Ｗ15bは、バリアメタル膜１５ａの幅Ｗ15aと同じであり（Ｗ15b＝Ｗ15a）、テスト用バリアメタル膜１５ｂの厚さＴ15bは、バリアメタル膜１５ａの厚さＴ15aと同じである（Ｔ15b＝Ｔ15a）。また、テスト用バンプ１６ｂの幅Ｗ16bは、バンプ１６ａの幅Ｗ16aと同じであり（Ｗ16b＝Ｗ16a）、テスト用バンプ１６ｂの高さＨ16bは、バンプ１６ａの高さＨ16aと同じである（Ｈ16b＝Ｈ16a）。ここで、バリアメタル膜１５ａの厚さＴ15aとは、バリアメタル膜１５ａのうち、パッド１２ａとバンプ１６ａとの間に形成された部分の厚さをいう。また、テスト用バリアメタル膜１５ｂの厚さＴ15bとは、テスト用バリアメタル膜１５ｂのうち、テスト用パッド１２ｂとテスト用バンプ１６ｂとの間に形成された部分の厚さをいう。
【００４１】
図３は、本発明の第１の実施形態に係る半導体装置の構成を示す断面図であり、具体的には、図１に示す構成のチップが基板に実装された半導体装置の構成を示す断面図である。ここで、図３の上側に示すチップの断面図は、図１に示すIII-III線における断面図である。
【００４２】
図３に示すように、チップ１０が、バンプ１６ａ及びテスト用バンプ１６ｂを介して、端子２１ａ，２１ｂを有する基板２０上に接続されている。基板２０とチップ１０との間隙に樹脂２２が充填されて、基板２０にチップ１０が実装されている。
【００４３】
チップ１０は、バンプ１６ａが端子２１ａと対応すると共に、テスト用バンプ１６ｂが端子２１ｂと対応するように、基板２０上に配置され、バンプ１６ａと端子２１ａとは、電気的に接続していると共に、テスト用バンプ１６ｂと端子２１ｂとは、電気的に接続している。
【００４４】
以下に、本発明の第１の実施形態に係る半導体装置の製造方法について、簡単に説明する。
【００４５】
まず、パッド上に形成されたバンプ、及びテスト用パッド上に形成されたテスト用バンプを有するチップを準備する（以下、「チップの準備工程」と称す）。
【００４６】
一方、端子を有する基板を準備する（以下、「基板の準備工程」と称す）。
【００４７】
次に、チップを、バンプが基板の端子と対応すると共に、テスト用バンプが基板の端子と対応するように位置合わせする（以下、「チップと基板とのアライメント工程」と称す）。
【００４８】
次に、図３に示すように、バンプ１６ａ、及びテスト用バンプ１６ｂを溶融させ、チップ１０を基板２０上に接続した後、基板２０とチップ１０との間隙に樹脂２２を充填し、チップ１０を基板２０に実装する（以下、「チップの基板への実装工程」と称す）。
【００４９】
以上のようにして、本実施形態に係る半導体装置を製造することができる。
【００５０】
ここで、パッド群Ａと、テスト用パッドパターンＢとの構成上の相違点について、以下に説明する。
【００５１】
図１に示すように、パッド群Ａを構成するパッド１２ａの平面形状は、八角形状であるのに対し、テスト用パッドパターンＢを構成するテスト用パッド１２ｂの平面形状は、四角形状である。そのため、テスト用パッド１２ｂの平面形状の内角ｂは、パッド１２ａの平面形状の内角ａよりも小さい（ｂ＜ａ）。
【００５２】
以下に、テスト用パッドパターンによるテスト方法について説明する。
【００５３】
まず、半導体装置の製造途中に行う中間テスト方法について説明する。
【００５４】
チップの準備工程を行った後、チップと基板とのアライメント工程を行う前に、テスト用パッドパターンを利用して、テスト用パッドとテスト用バンプ間の接続状態を電気的にテストする。具体的には例えば、複数のテスト用バンプの各々に針を当て、互いに隣り合うテスト用パッド間を電気的に接続する配線（図１：１１ｂ参照）を通して、互いに隣り合うテスト用パッド間に電流を流す。これにより、テスト用パッドとテスト用バンプ間の抵抗を測定し、得られた抵抗値に基づいて、テスト用パッドとテスト用バンプ間の接続状態の良否を判定する。例えば、抵抗値が比較的低い場合、テスト用パッドとテスト用バンプ間の接続状態は良好と判定し、一方、抵抗値が比較的高い場合、テスト用パッドとテスト用バンプ間の接続状態は不良と判定する。
【００５５】
このように、テスト用パッドパターンを利用して、チップの基板への実装工程前の、テスト用パッドとテスト用バンプ間の接続状態を電気的にテストし、中間テストの判定結果（即ち、テスト用パッドとテスト用バンプ間の接続状態の良否判定の結果）に基づいて、チップの基板への実装工程前の、パッドとバンプ間の接続状態の良否を判定する。
【００５６】
次に、半導体装置の製造後に行う最終テスト方法について、図３を参照しながら説明する。
【００５７】
チップの基板への実装工程を行った（即ち、半導体装置を製造した）後、テスト用パッドパターンを利用して、テスト用パッド１２ｂ−バンプ１６ｂ部分と基板２０間の接続状態を電気的にテストする。具体的には例えば、テスト用バンプ１６ｂと電気的に接続する端子２１ｂに針を当て、互いに隣り合うテスト用パッド１２ｂ間を電気的に接続する配線（図１：１１ｂ参照）を通して、互いに隣り合うテスト用パッド１２ｂ間に電流を流す。これにより、テスト用パッド１２ｂとテスト用バンプ１６ｂ間の抵抗を測定し、得られた抵抗値に基づいて、テスト用パッド１２ｂ−バンプ１６ｂ部分と基板２０間の接続状態の良否を判定する。
【００５８】
このように、テスト用パッドパターンを利用して、チップの基板への実装工程後の、テスト用パッド１２ｂ−バンプ１６ｂ部分と基板２０間の接続状態を電気的にテストし、最終テストの判定結果（即ち、テスト用パッド１２ｂ−バンプ１６ｂ部分と基板２０間の接続状態の良否判定の結果）に基づいて、チップの基板への実装工程後の、パッド１２ａ−バンプ１６ａ部分と基板２０間の接続状態の良否を判定する。
【００５９】
ここで、チップの基板への実装工程時に、チップに印加される熱応力は、チップの中心から離れるに連れて大きくなる。そのため、図１に示すように、チップ１０の中心との距離がパッド群Ａよりも長いテスト用パッドパターンＢは、パッド群Ａに比べて、チップの基板への実装工程時に印加される熱応力が大きい。そのため、テスト用パッド１２ｂ−バンプ１６ｂ部分は、パッド１２ａ−バンプ１６ａ部分に比べて、チップの基板への実装工程時に、基板２０との接続状態が不良になる可能性が高い。
【００６０】
即ち、テスト用パッドパターンＢを、テスト用パッドパターンＢとチップ１０の中心との距離が、パッド群Ａとチップ１０の中心との距離よりも長くなるように配置することにより、チップの基板への実装工程時に、テスト用パッド１２ｂ−バンプ１６ｂ部分と基板２０間の接続状態が不良になる可能性を、パッド１２ａ−バンプ１６ａ部分と基板２０間の接続状態が不良になる可能性よりも高くすることができる。
【００６１】
またここで、パッドの平面形状が多角形状の場合、チップの基板への実装工程時に、パッドに印加される熱応力は、パッドの平面形状の内角が小さくなるに連れて大きくなる。そのため、図１に示すように、平面形状の内角がパッド１２ａよりも小さいテスト用パッド１２ｂは、パッド１２ａに比べて、チップの基板への実装工程時に印加される熱応力が大きい。そのため、テスト用パッド１２ｂ−バンプ１６ｂ部分は、パッド１２ａ−バンプ１６ａ部分に比べて、チップの基板への実装工程時に、基板２０との接続状態が不良になる可能性が高い（ここで、本明細書中に登場する「多角形状」とは、三角形、及び四角形等を含む）。
【００６２】
即ち、テスト用パッド１２ｂを、その平面形状の内角ｂが、パッド１２ａの平面形状の内角ａよりも小さくなるように構成することにより、チップの基板への実装工程時に、テスト用パッド１２ｂ−バンプ１６ｂ部分と基板２０間の接続状態が不良になる可能性を、パッド１２ａ−バンプ１６ａ部分と基板２０間の接続状態が不良になる可能性よりも高くすることができる。
【００６３】
これにより、最終テストにおいて、テスト用パッド１２ｂ−バンプ１６ｂ部分と基板２０間の接続状態が良好である，と判定されれば、当然ながら、パッド１２ａ−バンプ１６ａ部分と基板２０間の接続状態が良好である，と判定することができ、パッド１２ａ−バンプ１６ａ部分と基板２０間の接続状態の良否判定の信頼性を高めることができる。
【００６４】
本実施形態によると、テスト用パッドパターンを設けることにより、テスト用パッドパターンを利用して、チップの基板への実装工程前の、テスト用パッドとテスト用バンプ間の接続状態を電気的にテストする（即ち、半導体装置の製造途中に、中間テストを行う）ことができ、中間テストの判定結果（即ち、テスト用パッドとテスト用バンプ間の接続状態の良否判定の結果）に基づいて、チップの基板への実装工程前の、パッドとバンプ間の接続状態の良否を判定するため、パッドとバンプ間の接続状態の良否判定の信頼性を高めることができる。従って、中間テストの判定結果に基づいて、パッドとバンプ間の接続状態が良好である，と判定されたチップを、基板に実装することにより、半導体装置の信頼性を高めることができる。
【００６５】
加えて、テスト用パッドパターンを設けることにより、テスト用パッドパターンを利用して、チップの基板への実装工程後の、テスト用パッド１２ｂ−バンプ１６ｂ部分と基板２０間の接続状態を電気的にテストする（即ち、半導体装置の製造後に、最終テストを行う）ことができ、最終テストの判定結果（即ち、テスト用パッド１２ｂ−バンプ１６ｂ部分と基板２０間の接続状態の良否判定の結果）に基づいて、チップの基板への実装工程後の、パッド１２ａ−バンプ１６ａ部分と基板２０間の接続状態の良否を判定することができる。
【００６６】
さらに、図１に示すように、テスト用パッドパターンＢを、テスト用パッドパターンＢとチップ１０の中心との距離が、パッド群Ａとチップ１０の中心との距離よりも長くなるように配置する。これにより、チップの基板への実装工程時に、テスト用パッド１２ｂ−バンプ１６ｂ部分と基板２０間の接続状態が不良になる可能性を、パッド１２ａ−バンプ１６ａ部分と基板２０間の接続状態が不良になる可能性よりも高めることができる。さらに、図１に示すように、テスト用パッド１２ｂの平面形状の内角ｂを、パッド１２ａの平面形状の内角ａよりも小さくする。これにより、チップの基板への実装工程時に、テスト用パッド１２ｂ−バンプ１６ｂ部分と基板２０間の接続状態が不良になる可能性を、パッド１２ａ−バンプ１６ａ部分と基板２０間の接続状態が不良になる可能性よりもさらに高めることができる。これにより、最終テストにおいて、テスト用パッド１２ｂ−バンプ１６ｂ部分と基板２０間の接続状態が良好である，と判定されれば、当然ながら、パッド１２ａ−バンプ１６ａ部分と基板２０間の接続状態が良好である，と判定することができ、パッド１２ａ−バンプ１６ａ部分と基板２０間の接続状態の良否判定の信頼性を高めることができる。
【００６７】
なお、本実施形態では、パッド１２ａ、及びテスト用パッド１２ｂの双方の平面形状が多角形状であり、テスト用パッド１２ｂの平面形状の内角ｂが、パッド１２ａの平面形状の内角ａよりも小さい場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。例えば、パッドの平面形状が円形状、又は楕円形状であり、一方、テスト用パッドの平面形状が多角形状である場合においても、本実施形態と同様の効果を得ることができる。
【００６８】
また、本実施形態では、パッド１２ａ、及びテスト用パッド１２ｂの双方の平面形状が正多角形状（即ち、全ての内角が同じ多角形状）であり、テスト用パッド１２ｂの平面形状の全ての内角ｂが、パッド１２ａの平面形状の全ての内角ａよりも小さい場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。例えば、テスト用パッドの平面形状の全ての内角のうち少なくとも１つの内角が、パッドの平面形状の全ての内角の各々よりも小さい場合においても、本実施形態と同様の効果を得ることができる。
【００６９】
また、本実施形態では、テスト用パッドパターンＢを構成する配線１１ｂが、層間絶縁膜１０ｘ、即ち、チップ１０内に形成される場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。例えば、図４に示すように、チップ１０の主面に形成されてもよい。
【００７０】
また、本実施形態では、図１に示すように、テスト用パッドパターンＢを構成するテスト用パッド１２ｂの個数が、３コの場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。即ち、テスト用パッドパターンを構成するテスト用パッドの個数は、２コ以上であればよい。
【００７１】
また、本実施形態では、テスト用パッドパターンＢを、チップ１０の４箇所の角部領域のうち選択された角部領域に配置し、チップ１０に配置されるテスト用パッドパターンＢの個数が、２コの場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。即ち、チップに配置されるテスト用パッドパターンの個数は、１コ以上であればよい。
【００７２】
また、本実施形態では、テスト用パッドパターンＢを、チップ１０の角部領域に配置する場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。例えば、チップ１０の外周領域のうち、角部領域以外の領域に配置してもよい。
【００７３】
また、本実施形態では、パッド群Ａの構成として、複数のパッド１２ａがアレイ状に配列された構成を具体例に挙げて説明したが、本発明はこれに限定されるものではない。例えば、複数のパッドがペリフェラル状に配列された構成でもよい。
【００７４】
また、本実施形態では、パッド群Ａを構成する複数のパッド１２ａの各々が、チップ１０の内部回路と電気的に接続する場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。例えば、複数のパッドのうち選択されたパッドのみが、チップの内部回路と電気的に接続してもよい。
【００７５】
（第２の実施形態）
以下に、本発明の第２の実施形態に係る半導体装置について、図５、及び図６を参照しながら説明する。図５は、本発明の第２の実施形態に係る半導体装置におけるチップの構成を示す平面図である。図６は、本発明の第２の実施形態に係る半導体装置におけるチップの構成を示す断面図であり、具体的には、図５に示すVI-VI線における拡大断面図である。ここで、図５及び図６において、第１の実施形態における構成要素と同一の構成要素には、図１及び図２に示す符号と同一の符号を付す。従って、本実施形態では、第１の実施形態との相違点について主に説明し、第１の実施形態との共通点の説明を適宜省略する。
【００７６】
図５に示すように、チップ１０には、第１の実施形態におけるテスト用パッドパターンＢの代わりに、テスト用パッドパターンＣが配置されている。ここで、本実施形態におけるテスト用パッドパターンＣは、チップ１０の主面に形成された複数のテスト用パッド１２ｃと、複数のテスト用パッド１２ｃの各々の上にテスト用バリアメタル膜（図示せず，図６：１５ｃ参照）を介して形成されたテスト用バンプ１６ｃと、複数のテスト用パッド１２ｃのうち互いに隣り合うテスト用パッド１２ｃ間を電気的に接続する配線１１ｃとを有する。複数のテスト用パッド１２ｃの各々は、チップ１０の内部回路（図示せず）と電気的に接続していない。
【００７７】
図６に示すように、テスト用パッド１２ｃの幅Ｗ12cは、パッド１２ａの幅Ｗ12aと同じであり（Ｗ12c＝Ｗ12a）、テスト用パッド１２ｃの厚さＴ12cは、パッド１２ａの厚さＴ12aと同じである（Ｔ12c＝Ｔ12a）。また、テスト用バリアメタル膜１５ｃの幅Ｗ15cは、バリアメタル膜１５ａの幅Ｗ15aよりも大きく（Ｗ15c＞Ｗ15a）、テスト用バリアメタル膜１５ｃの厚さＴ15cは、バリアメタル膜１５ａの厚さＴ15aと同じである（Ｔ15c＝Ｔ15a）。また、テスト用バンプ１６ｃの幅Ｗ16cは、バンプ１６ａの幅Ｗ16aと同じであり（Ｗ16c＝Ｗ16a）、テスト用バンプ１６ｃの高さＨ16cは、バンプ１６ａの高さＨ16aと同じである（Ｈ16c＝Ｈ16a）。ここで、テスト用バリアメタル膜１５ｃの厚さＴ15cとは、テスト用バリアメタル膜１５ｃのうち、テスト用パッド１２ｃとテスト用バンプ１６ｃとの間に形成された部分の厚さをいう。
【００７８】
このように、本実施形態では、図６に示すように、テスト用パッドパターンにおいて、テスト用パッド１２ｃの幅Ｗ12cは、テスト用バリアメタル膜１５ｃの幅Ｗ15cよりも小さく（Ｗ12c＜Ｗ15c）、パッド群において、パッド１２ａの幅Ｗ12aは、バリアメタル膜１５ａの幅Ｗ15aよりも大きい（Ｗ12a＞Ｗ15a）。
【００７９】
ここで、チップの基板への実装工程時に、幅がパッドの幅よりも大きいバリアメタル膜は、幅がパッドの幅よりも小さいバリアメタル膜に比べて、割れる可能性が高い。そのため、幅がバリアメタル膜の幅よりも小さいパッド−バンプ部分は、幅がバリアメタル膜の幅よりも大きいパッド−バンプ部分に比べて、チップの基板への実装工程時に、基板との接続状態が不良になる可能性が高い。
【００８０】
即ち、図６に示すように、パッド群において、パッド１２ａの幅Ｗ12aを、バリアメタル膜１５ａの幅Ｗ15aよりも大きくする一方、テスト用パッドパターンにおいて、テスト用パッド１２ｃの幅Ｗ12cを、テスト用バリアメタル膜１５ｃの幅Ｗ15cよりも小さくすることにより、チップの基板への実装工程時に、テスト用パッド１２ｃ−バンプ１６ｃ部分と基板間の接続状態が不良になる可能性を、パッド１２ａ−バンプ１６ａ部分と基板間の接続状態が不良になる可能性よりも高くすることができる。
【００８１】
本実施形態によると、テスト用パッドパターンを設けることにより、テスト用パッドパターンを利用して、チップの基板への実装工程前の、テスト用パッドとテスト用バンプ間の接続状態を電気的にテストすることができ、中間テストの判定結果に基づいて、チップの基板への実装工程前の、パッドとバンプ間の接続状態の良否を判定するため、パッドとバンプ間の接続状態の良否判定の信頼性を高めることができる。従って、中間テストの判定結果に基づいて、パッドとバンプ間の接続状態が良好である，と判定されたチップを、基板に実装することにより、半導体装置の信頼性を高めることができる。
【００８２】
加えて、テスト用パッドパターンを設けることにより、テスト用パッドパターンを利用して、チップの基板への実装工程後の、テスト用パッド１２ｃ−バンプ１６ｃ部分と基板間の接続状態を電気的にテストすることができ、最終テストの判定結果に基づいて、チップの基板への実装工程後の、パッド１２ａ−バンプ１６ａ部分と基板間の接続状態の良否を判定することができる。
【００８３】
さらに、図５に示すように、テスト用パッドパターンＣを、テスト用パッドパターンＣとチップ１０の中心との距離が、パッド群Ａとチップ１０の中心との距離よりも長くなるように配置する。これにより、チップの基板への実装工程時に、テスト用パッド１２ｃ−バンプ１６ｃ部分と基板間の接続状態が不良になる可能性を、パッド１２ａ−バンプ１６ａ部分と基板間の接続状態が不良になる可能性よりも高めることができる。さらに、図６に示すように、パッド群において、パッド１２ａの幅Ｗ12aを、バリアメタル膜１５ａの幅Ｗ15aよりも大きくする一方、テスト用パッドパターンにおいて、テスト用パッド１２ｃの幅Ｗ12cを、テスト用バリアメタル膜１５ｃの幅Ｗ15cよりも小さくする。これにより、チップの基板への実装工程時に、テスト用パッド１２ｃ−バンプ１６ｃ部分と基板間の接続状態が不良になる可能性を、パッド１２ａ−バンプ１６ａ部分と基板間の接続状態が不良になる可能性よりもさらに高めることができる。これにより、最終テストにおいて、テスト用パッド１２ｃ−バンプ１６ｃ部分と基板間の接続状態が良好である，と判定されれば、当然ながら、パッド１２ａ−バンプ１６ａ部分と基板間の接続状態が良好である，と判定することができ、パッド１２ａ−バンプ１６ａ部分と基板間の接続状態の良否判定の信頼性を高めることができる。
【００８４】
（第３の実施形態）
以下に、本発明の第３の実施形態に係る半導体装置について、図７、図８、及び図９を参照しながら説明する。図７は、本発明の第３の実施形態に係る半導体装置におけるチップの構成を示す平面図である。図８は、本発明の第３の実施形態に係る半導体装置におけるチップの構成を示す断面図であり、具体的には、図７に示すVIII-VIII線における断面図である。図９は、本発明の第３の実施形態に係る半導体装置の構成を示す断面図であり、具体的には、図９の上側に示すチップの断面図は、図７に示すIX-IX線における断面図である。ここで、図７、図８、及び図９において、第１の実施形態における構成要素と同一の構成要素には、図１、図２、及び図３に示す符号と同一の符号を付す。従って、本実施形態では、第１の実施形態との相違点について主に説明し、第１の実施形態との共通点の説明を適宜省略する。
【００８５】
図７に示すように、チップ１０には、第１の実施形態におけるテスト用パッドパターンＢの代わりに、テスト用パッドパターンＤが配置されている。ここで、本実施形態におけるテスト用パッドパターンＤは、チップ１０の主面に形成された複数のテスト用パッド１２ｄと、複数のテスト用パッド１２ｄの各々の上にテスト用バリアメタル膜（図示せず，図８：１５ｄ参照）を介して形成されたテスト用バンプ１６ｄと、複数のテスト用パッド１２ｄのうち互いに隣り合うテスト用パッド１２ｄ間を電気的に接続する配線１１ｄとを有する。複数のテスト用パッド１２ｄの各々は、チップ１０の内部回路（図示せず）と電気的に接続していない。
【００８６】
図８に示すように、テスト用パッド１２ｄの幅Ｗ12dは、パッド１２ａの幅Ｗ12aよりも小さく（Ｗ12d＜Ｗ12a）、テスト用パッド１２ｄの厚さＴ12dは、パッド１２ａの厚さＴ12aよりも薄い（Ｔ12d＜Ｔ12a）。また、テスト用バリアメタル膜１５ｄの幅Ｗ15dは、バリアメタル膜１５ａの幅Ｗ15aよりも小さく（Ｗ15d＜Ｗ15a）、テスト用バリアメタル膜１５ｄの厚さＴ15dは、バリアメタル膜１５ａの厚さＴ15aよりも薄い（Ｔ15d＜Ｔ15a）。また、テスト用バンプ１６ｄの幅Ｗ16dは、バンプ１６ａの幅Ｗ16aよりも小さく（Ｗ16d＜Ｗ16a）、テスト用バンプ１６ｄの高さＨ16dは、バンプ１６ａの高さＨ16aよりも低い（Ｈ16d＜Ｈ16a）。ここで、テスト用バリアメタル膜１５ｄの厚さＴ15dとは、テスト用バリアメタル膜１５ｄのうち、テスト用パッド１２ｄとテスト用バンプ１６ｄとの間に形成された部分の厚さをいう。
【００８７】
図９に示すように、チップ１０が、バンプ１６ａを介して、端子２１ａを有する基板２０上に接続されている。基板２０とチップ１０との間隙に樹脂２２が充填されて、基板２０にチップ１０が実装されている。チップ１０は、バンプ１６ａが端子２１ａと対応するように、基板２０上に配置され、バンプ１６ａと端子２１ａとは、電気的に接続している。
【００８８】
本実施形態によると、テスト用パッドパターンを設けることにより、テスト用パッドパターンを利用して、チップの基板への実装工程前の、テスト用パッドとテスト用バンプ間の接続状態を電気的にテストすることができ、中間テストの判定結果に基づいて、チップの基板への実装工程前の、パッドとバンプ間の接続状態の良否を判定するため、パッドとバンプ間の接続状態の良否判定の信頼性を高めることができる。従って、中間テストの判定結果に基づいて、パッドとバンプ間の接続状態が良好である，と判定されたチップを、基板に実装することにより、半導体装置の信頼性を高めることができる。
【００８９】
加えて、図９に示すように、テスト用バンプ１６ｄの高さ（図８：Ｈ16d参照）を、バンプ１６ａの高さ（図８：Ｈ16a参照）よりも低くすることにより、樹脂２２の充填時に、テスト用バンプ１６ｄによって樹脂２２の充填が阻害されることがないため、第１，第２の実施形態に比べて、基板２０とチップ１０との間隙に、樹脂２２を精度良く充填することができる。
【００９０】
なお、本実施形態では、図７に示すように、テスト用パッドパターンＤを、チップ１０の中心との距離が、パッド群Ａとチップ１０の中心との距離よりも長くなるように配置する場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。
【００９１】
また、本実施形態では、図８に示すように、テスト用パッド１２ｄが、パッド１２ａに比べて、幅が小さく且つ厚さが薄く、テスト用バリアメタル膜１５ｄが、バリアメタル膜１５ａに比べて、幅が小さく且つ厚さが薄く、テスト用バンプ１６ｄが、バンプ１６ａに比べて、幅が小さく且つ高さが低い場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。
【００９２】
即ち、本発明の目的を達成するには、幅及び厚さがパッドの幅及び厚さと同じテスト用パッドと、幅及び厚さがバリアメタル膜の幅及び厚さと同じテスト用バリアメタル膜と、幅及び高さがバンプの幅及び高さと同じテスト用バンプとを有するテスト用パッドパターンを、チップのうちパッド群が配置された領域以外の領域に配置すればよい。
【００９３】
＜第３の実施形態の変形例１＞
以下に、本発明の第３の実施形態の変形例１に係る半導体装置について、図１０を参照しながら説明する。図１０は、本発明の第３の実施形態の変形例１に係る半導体装置の構成を示す断面図である。ここで、図１０において、第３の実施形態における構成要素と同一の構成要素には、図９に示す符号と同一の符号を付す。従って、本変形例では、第３の実施形態と相違する点について主に説明し、第３の実施形態と共通する点の説明を適宜省略する。
【００９４】
ここで、本変形例の構成上の特徴点は、以下に示す点である。
【００９５】
本変形例に係る半導体装置は、図１０に示すように、図９に示す第３の実施形態における構成要素に加えて、基板２０の下面に形成された端子２１ｂと、基板２０の上面に形成され、端子２１ｂと電気的に接続すると共に、テスト用バンプ１６ｄと基板２０間を電気的に接続する受け台２３とをさらに備えている点である。
【００９６】
ここで、幅の比較的小さいバンプ、及び幅の比較的大きいバンプの各々に対し、互いに同一の熱応力が印加された場合、幅の比較的小さいバンプは、幅の比較的大きいバンプに比べて、耐性が低い。そのため、パッド−幅の比較的小さいバンプ部分は、パッド−幅の比較的大きいバンプ部分に比べて、チップの基板への実装工程時に、基板との接続状態が不良になる可能性が高い。
【００９７】
即ち、図１０に示すように、テスト用バンプ１６ｄの幅（前述の図８：Ｗ16d参照）を、バンプ１６ａの幅（前述の図８：Ｗ16a参照）よりも小さくすることにより、チップの基板への実装工程時に、テスト用パッド１２ｄ−バンプ１６ｄ部分と基板２０間の接続状態が不良になる可能性を、パッド１２ａ−バンプ１６ａ部分と基板２０間の接続状態が不良になる可能性よりも高くすることができる。
【００９８】
本変形例によると、テスト用パッドパターンを設けることにより、テスト用パッドパターンを利用して、チップの基板への実装工程前の、テスト用パッドとテスト用バンプ間の接続状態を電気的にテストすることができ、中間テストの判定結果に基づいて、チップの基板への実装工程前の、パッドとバンプ間の接続状態の良否を判定するため、パッドとバンプ間の接続状態の良否判定の信頼性を高めることができる。従って、中間テストの判定結果に基づいて、パッドとバンプ間の接続状態が良好である，と判定されたチップを、基板に実装することにより、半導体装置の信頼性を高めることができる。
【００９９】
加えて、基板２０上に、テスト用バンプ１６ｄと基板２０間を電気的に接続する受け台２３を設けることにより、テスト用パッドパターンを利用して、チップの基板への実装工程後の、テスト用パッド１２ｄ−バンプ１６ｄ部分と基板２０間の接続状態を電気的にテストすることができ、最終テストの判定結果に基づいて、チップの基板への実装工程後の、パッド１２ａ−バンプ１６ａ部分と基板２０間の接続状態の良否を判定することができる。
【０１００】
さらに、テスト用パッドパターンを、テスト用パッドパターンとチップ１０の中心との距離が、パッド群とチップ１０の中心との距離よりも長くなるように配置する。これにより、チップの基板への実装工程時に、テスト用パッド１２ｄ−バンプ１６ｄ部分と基板２０間の接続状態が不良になる可能性を、パッド１２ａ−バンプ１６ａ部分と基板２０間の接続状態が不良になる可能性よりも高めることができる。さらに、テスト用バンプ１６ｄの幅を、バンプ１６ａの幅よりも小さくする。これにより、チップの基板への実装工程時に、テスト用パッド１２ｄ−バンプ１６ｄ部分と基板２０間の接続状態が不良になる可能性を、パッド１２ａ−バンプ１６ａ部分と基板２０間の接続状態が不良になる可能性よりもさらに高めることができる。これにより、最終テストにおいて、テスト用パッド１２ｄ−バンプ１６ｄ部分と基板２０間の接続状態が良好である，と判定されれば、当然ながら、パッド１２ａ−バンプ１６ａ部分と基板２０間の接続状態が良好である，と判定することができ、パッド１２ａ−バンプ１６ａ部分と基板２０間の接続状態の良否判定の信頼性を高めることができる。
【０１０１】
なお、本変形例では、テスト用バンプ１６ｄが、バンプ１６ａに比べて、幅が小さく且つ高さが低く、テスト用パッド１２ｄが、パッド１２ａに比べて、幅が小さく且つ厚さが薄く、テスト用バリアメタル膜１５ｄが、バリアメタル膜１５ａに比べて、幅が小さく且つ厚さが薄い場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。
【０１０２】
第１に例えば、テスト用バンプが、バンプに比べて、幅が小さく且つ高さが低く、テスト用パッドの幅及び厚さがパッドの幅及び厚さと同じであり、テスト用バリアメタル膜の幅及び厚さがバリアメタル膜の幅及び厚さと同じである場合においても、本変形例と同様の効果を得ることができる。
【０１０３】
第２に例えば、テスト用バンプの幅がバンプの幅よりも小さく、テスト用バンプの高さがバンプの高さと同じであり、テスト用パッドの幅及び厚さがパッドの幅及び厚さと同じであり、テスト用バリアメタル膜の幅及び厚さがバリアメタル膜の幅及び厚さと同じである場合においても、本変形例と同様の効果を得ることができる。但し、この場合、テスト用バンプの高さがバンプの高さと同じであるため、受け台を設けることなく、中間テスト、及び最終テストを行うことができる。
【０１０４】
＜第３の実施形態の変形例２＞
以下に、本発明の第３の実施形態の変形例２に係る半導体装置について、図１１を参照しながら説明する。図１１は、本発明の第３の実施形態の変形例２に係る半導体装置におけるチップの構成を示す平面図である。ここで、図１１において、第３の実施形態における構成要素と同一の構成要素には、図７に示す符号と同一の符号を付す。
【０１０５】
図１１に示すように、チップ１０には、図７に示す第３の実施形態におけるテスト用パッドパターンＤの代わりに、テスト用パッドパターンＥが配置されている。ここで、本変形例におけるテスト用パッドパターンＥは、チップ１０の主面に形成された複数のテスト用パッド１２ｅと、複数のテスト用パッド１２ｅの各々の上にテスト用バリアメタル膜（図示せず）を介して形成されたテスト用バンプ１６ｄと、複数のテスト用パッド１２ｅのうち互いに隣り合うテスト用パッド１２ｅ間を電気的に接続する配線１１ｄとを有する。複数のテスト用パッド１２ｅの各々は、チップ１０の内部回路（図示せず）と電気的に接続していない。
【０１０６】
図示は省略するが、本変形例に係る半導体装置は、図１０に示す第３の実施形態の変形例１に係る半導体装置と同様に、基板の下面に形成された端子（図１０：２１ｂ参照）と、基板の上面に形成され、端子と電気的に接続すると共に、テスト用バンプ１６ｄと基板間を電気的に接続する受け台（図１０：２３参照）とを備えている。
【０１０７】
ここで、本変形例と第３の実施形態の変形例１との構成上の相違点は、以下に示す点である。
【０１０８】
本変形例では、図１１に示すように、テスト用パッド１２ｅの平面形状は、四角形状である点に対し、第３の実施形態の変形例１では、テスト用パッド１２ｄの平面形状は、八角形状である。即ち、本変形例におけるテスト用パッド１２ｅの平面形状の内角は、第３の実施形態の変形例１におけるテスト用パッド１２ｄの平面形状の内角よりも小さい。これにより、チップの基板への実装工程時に、本変形例におけるテスト用パッド１２ｅ−バンプ１６ｄ部分と基板間の接続状態が不良になる可能性を、第３の実施形態の変形例１におけるテスト用パッド１２ｄ−バンプ１６ｄ部分と基板間の接続状態が不良になる可能性よりも高くすることができる。従って、本変形例におけるパッド１２ａ−バンプ１６ａ部分と基板間の接続状態の良否判定の信頼性を、第３の実施形態の変形例１におけるパッド１２ａ−バンプ１６ａ部分と基板間の接続状態の良否判定の信頼性よりも高くすることができる。
【０１０９】
＜第３の実施形態の変形例３＞
以下に、本発明の第３の実施形態の変形例３に係る半導体装置について、図１２を参照しながら説明する。図１２は、本発明の第３の実施形態の変形例３に係る半導体装置におけるチップの構成を示す断面図である。ここで、図１２において、第３の実施形態における構成要素と同一の構成要素には、図８に示す符号と同一の符号を付す。
【０１１０】
図１２に示すように、本変形例におけるテスト用パッドパターンは、チップ１０の主面に形成された複数のテスト用パッド１２ｆと、複数のテスト用パッド１２ｆの各々の上にテスト用バリアメタル膜１５ｆを介して形成されたテスト用バンプ１６ｄと、複数のテスト用パッド１２ｆのうち互いに隣り合うテスト用パッド１２ｆ間を電気的に接続する配線（図示せず）とを有する。複数のテスト用パッド１２ｆの各々は、チップの内部回路（図示せず）と電気的に接続していない。
【０１１１】
図示は省略するが、本変形例に係る半導体装置は、図１０に示す第３の実施形態の変形例１に係る半導体装置と同様に、基板の下面に形成された端子（図１０：２１ｂ参照）と、基板の上面に形成され、端子と電気的に接続すると共に、テスト用バンプ１６ｄと基板間を電気的に接続する受け台（図１０：２３参照）とを備えている。
【０１１２】
ここで、本変形例と第３の実施形態の変形例１との構成上の相違点は、以下に示す点である。
【０１１３】
本変形例では、図１２に示すように、テスト用パッド１２ｆの幅Ｗ12fは、テスト用バリアメタル膜１５ｆの幅Ｗ15fよりも小さい（Ｗ12f＜Ｗ15f）点に対し、第３の実施形態の変形例１では、テスト用パッド１２ｄの幅は、テスト用バリアメタル膜１５ｄの幅よりも大きい。これにより、チップの基板への実装工程時に、本変形例におけるテスト用パッド１２ｆ−バンプ１６ｄ部分と基板間の接続状態が不良になる可能性を、第３の実施形態の変形例１におけるテスト用パッド１２ｄ−バンプ１６ｄ部分と基板間の接続状態が不良になる可能性よりも高くすることができる。従って、本変形例におけるパッド１２ａ−バンプ１６ａ部分と基板間の接続状態の良否判定の信頼性を、第３の実施形態の変形例１におけるパッド１２ａ−バンプ１６ａ部分と基板間の接続状態の良否判定の信頼性よりも高くすることができる。
【産業上の利用可能性】
【０１１４】
本発明は、チップの基板への実装工程前の、パッドとバンプ間の接続状態の良否判定の信頼性を高めることができるため、チップが基板に実装された半導体装置に有用である。
【図面の簡単な説明】
【０１１５】
【図１】本発明の第１の実施形態に係る半導体装置におけるチップの構成を示す平面図である。
【図２】本発明の第１の実施形態に係る半導体装置におけるチップの構成を示す断面図である。
【図３】本発明の第１の実施形態に係る半導体装置の構成を示す断面図である。
【図４】本発明の第１の実施形態のその他の例に係る半導体装置におけるチップの構成を示す平面図である。
【図５】本発明の第２の実施形態に係る半導体装置におけるチップの構成を示す平面図である。
【図６】本発明の第２の実施形態に係る半導体装置におけるチップの構成を示す断面図である。
【図７】本発明の第３の実施形態に係る半導体装置におけるチップの構成を示す平面図である。
【図８】本発明の第３の実施形態に係る半導体装置におけるチップの構成を示す断面図である。
【図９】本発明の第３の実施形態に係る半導体装置の構成を示す断面図である。
【図１０】本発明の第３の実施形態の変形例１に係る半導体装置の構成を示す断面図である。
【図１１】本発明の第３の実施形態の変形例２に係る半導体装置におけるチップの構成を示す平面図である。
【図１２】本発明の第３の実施形態の変形例３に係る半導体装置におけるチップの構成を示す断面図である。
【図１３】従来の半導体装置におけるチップの構成を示す平面図である。
【図１４】従来の半導体装置におけるチップの構成を示す断面図である。
【図１５】従来の半導体装置の構成を示す断面図である。
【符号の説明】
【０１１６】
１０    チップ
１０ｘ    層間絶縁膜
１１ｂ，１１ｃ，１１ｄ    配線
１２ａ    パッド
１２ｂ，１２ｃ，１２ｄ，１２ｅ，１２ｆ    テスト用パッド
１３    第１の保護膜
１３ａ，１３ｂ    開口部
１４    第２の保護膜
１５ａ    バリアメタル膜
１５ｂ，１５ｃ，１５ｄ，１５ｆ    テスト用バリアメタル膜
１６ａ    バンプ
１６ｂ，１６ｃ，１６ｄ    テスト用バンプ
２０    基板
２１ａ，２１ｂ    端子
２２    樹脂
２３  受け台
Ａ    パッド群
Ｂ，Ｃ，Ｄ，Ｅ    テスト用パッドパターン
Ｗ12a    パッドの幅
Ｗ12b，Ｗ12c，Ｗ12d，Ｗ12f    テスト用パッドの幅
Ｔ12a    パッドの厚さ
Ｔ12b，Ｔ12c，Ｔ12d    テスト用パッドの厚さ
Ｗ15a    バリアメタル膜の幅
Ｗ15b，Ｗ15c，Ｗ15d，Ｗ15f    テスト用バリアメタル膜の幅
Ｔ15a    バリアメタル膜の厚さ
Ｔ15b，Ｔ15c，Ｔ15d    テスト用バリアメタル膜の厚さ
Ｗ16a    バンプの幅
Ｗ16b，Ｗ16c，Ｗ16d    テスト用バンプの幅
Ｈ16a    バンプの高さ
Ｈ16b，Ｈ16c，Ｈ16d    テスト用バンプの高さ
【図１】
2010129959.tif 000003
【図２】
2010129959.tif 000004
【図３】
2010129959.tif 000005
【図４】
2010129959.tif 000006
【図５】
2010129959.tif 000007
【図６】
2010129959.tif 000008
【図７】
2010129959.tif 000009
【図８】
2010129959.tif 000010
【図９】
2010129959.tif 000011
【図１０】
2010129959.tif 000012
【図１１】
2010129959.tif 000013
【図１２】
2010129959.tif 000014
【図１３】
2010129959.tif 000015
【図１４】
2010129959.tif 000016
【図１５】
2010129959.tif 000017