(57)【要約】【課題】本発明によれば、結晶性が向上したＩＩＩ族窒化物半導体積層構造体を生産性良く得ることができる。【解決手段】サファイア基板表面に、シード層として、縦断面ＴＥＭ（透過型電子顕微鏡）写真の２００ｎｍ観察視野において結晶粒界が観察されないＡｌＮ結晶膜を形成させ、ついでＩＩＩ族窒化物半導体からなる、下地層、ｎ型半導体層、発光層およびｐ型半導体層を積層してなるＩＩＩ族窒化物半導体積層構造体を反応炉を用いて製造するに際し、少なくとも下地層を成膜したＩＩＩ族窒化物半導体積層構造体ウエハーを反応炉から取り出し、ついで次の成膜を別の反応炉で行なう。【選択図】図１
2010073760.tif 000002
【特許請求の範囲】
【請求項１】
サファイア基板表面に、シード層として、縦断面ＴＥＭ（透過型電子顕微鏡）写真の２００ｎｍ観察視野において結晶粒界が観察されないＡｌＮ結晶膜を形成させ、ついでＩＩＩ族窒化物半導体からなる、下地層、ｎ型半導体層、発光層およびｐ型半導体層を積層してなるＩＩＩ族窒化物半導体積層構造体を反応炉を用いて製造するに際し、少なくとも下地層を成膜したＩＩＩ族窒化物半導体積層構造体ウエハーを反応炉から取り出し、ついで次の成膜を別の反応炉で行なうことを特徴とするＩＩＩ族窒化物半導体積層構造体の製造方法。
【請求項２】
下地層を成膜したＩＩＩ族窒化物半導体積層構造体ウエハーを反応炉から取り出す請求項１に記載のＩＩＩ族窒化物半導体積層構造体の製造方法。
【請求項３】
下地層の厚さが4μｍ以上である請求項１または２に記載のＩＩＩ族窒化物半導体積層構造体の製造方法。
【請求項４】
ｎ型半導体層を成膜したＩＩＩ族窒化物半導体積層構造体ウエハーを反応炉から取り出す請求項１〜３のいずれかに記載のＩＩＩ族窒化物半導体積層構造体の製造方法。
【請求項５】
下地層とｎ型半導体層の厚さの合計が６μｍ以上である請求項１〜４のいずれかに記載のＩＩＩ族窒化物半導体積層構造体の製造方法。
【請求項６】
発光層の成膜を別の反応炉で行なう請求項１〜５のいずれかに記載のＩＩＩ族窒化物半導体積層構造体の製造方法。
【請求項７】
ＩＩＩ族窒化物半導体積層構造体ウエハーを成膜途中で反応炉から少なくとも１回取り出す請求項１〜６のいずれかに記載のＩＩＩ族窒化物半導体積層構造体の製造方法。
【請求項８】
反応炉から大気中に取り出す請求項１〜７のいずれかに記載のＩＩＩ族窒化物半導体積層構造体の製造方法。
【請求項９】
シード層はスパッター装置により成膜され、下地層はHVPEまたはMOCVD装置で成膜される請求項１〜８のいずれかに記載のＩＩＩ族窒化物半導体積層構造体の製造方法。
【請求項１０】
別の反応炉で成長させる層膜厚が5000Å以下である請求項１〜９のいずれかに記載のＩＩＩ族窒化物半導体積層構造体の製造方法。
【請求項１１】
ＡｌＮ結晶膜は、その平面ＴＥＭ写真の２００ｎｍ四方観察視野において結晶粒界が観察されない請求項１〜１０のいずれかに記載のＩＩＩ族窒化物半導体積層構造体の製造方法。
【請求項１２】
ＡｌＮ結晶膜表面の算術平均表面粗さ（Ｒａ）が２Å以下である請求項１〜１１のいずれかに記載のＩＩＩ族窒化物半導体積層構造体の製造方法。
【請求項１３】
ＡｌＮ結晶膜の（０００２）面と（１０−１０）のＸ線回折におけるロッキングカーブの半値幅がそれぞれ１００arcsec以下および１．７度以下である請求項１〜１２のいずれかに記載のＩＩＩ族窒化物半導体積層構造体の製造方法。
【請求項１４】
ＡｌＮ結晶膜中の酸素含有量が５原子％以下である請求項１〜１３のいずれかに記載のＩＩＩ族窒化物半導体積層構造体の製造方法。
【請求項１５】
サファイア基板がＣ面サファイア基板である請求項１〜１４のいずれかに記載のＩＩＩ族窒化物半導体積層構造体の製造方法。
【請求項１６】
サファイア基板が０．１〜０．７度のオフ角を有する請求項１〜１５のいずれかに記載のＩＩＩ族窒化物半導体積層構造体の製造方法。
【請求項１７】
ＡｌＮ結晶膜がスパッター法で堆積された請求項１〜１６のいずれかに記載のＩＩＩ族窒化物半導体積層構造体の製造方法。
【請求項１８】
スパッター法がＲＦスパッター法である請求項１７に記載のＩＩＩ族窒化物半導体積層構造体の製造方法。
【請求項１９】
ＡｌＮ結晶膜が、サファイア基板をプラズマ中に置いてスパッター法により堆積される請求項１〜１８のいずれかに記載のＩＩＩ族窒化物半導体積層構造体の製造方法。
【請求項２０】
サファイア基板表面をＮ2プラズマまたはＯ2プラズマ処理した後に、ＡｌＮ結晶膜が該サファイア基板表面に堆積される請求項１〜１９のいずれかに記載のＩＩＩ族窒化物半導体積層構造体の製造方法。
【請求項２１】
ＡｌＮ結晶膜がサファイア基板表面に堆積される際の基板温度が３００〜８００℃である請求項１〜２０のいずれかに記載のＩＩＩ族窒化物半導体積層構造体の製造方法。
【請求項２２】
ＡｌＮ結晶膜の膜厚が１０〜５０ｎｍである請求項１〜２１のいずれかに記載のＩＩＩ族窒化物半導体積層構造体の製造方法。
【請求項２３】
ＡｌＮ結晶膜の膜厚が２５〜３５ｎｍである請求項２２に記載のＩＩＩ族窒化物半導体積層構造体の製造方法。
【請求項２４】
サファイア基板の直径が１００ｍｍ以上である請求項１〜２３のいずれかに記載のＩＩＩ族窒化物半導体積層構造体の製造方法。
【請求項２５】
最終ｐ型半導体層であるｐ−コンタクト層のロッキングカーブ半値幅が（０００２）面と（１０−１０）面でそれぞれ６０arcsec以下および２５０arcsec以下である請求項１〜２４のいずれかに記載のＩＩＩ族窒化物半導体積層構造体の製造方法。
【請求項２６】
請求項１〜２５のいずれかに記載のＩＩＩ族窒化物半導体積層構造体の製造方法により得られたをＩＩＩ族窒化物半導体積層構造体。
【請求項２７】
請求項２６に記載のＩＩＩ族窒化物半導体積層構造体を含む発光素子。
【請求項２８】
ｎ型半導体層上に負極を、ｐ型半導体層上に正極をそれぞれ設けた請求項２７に記載の発光素子。
【請求項２９】
請求項２７または２８に記載の発光素子からなるランプ。
【請求項３０】
請求項２９に記載のランプが組み込まれてなる電子機器。
【請求項３１】
請求項３０に記載の電子機器が組み込まれてなる機械装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＩＩ族窒化物半導体積層構造体およびその製造方法に関する。
【背景技術】
【０００２】
ＩＩＩ族窒化物半導体ＧａＮ，ＡｌＮ，ＩｎＧａＮ、ＡｌＧａＮでは大型のバルク単結晶を成長することが極めて困難であるので、サファイアを基板として用いたヘテロエピタキシャル成長が一般に行われてきた。しかし、サファイアと上記ＩＩＩ族窒化物半導体の間には１１〜２３％の格子不整合および〜２×１０-6/℃の熱膨張係数差が存在する。また、両者の化学的性質が違うために、サファイア上に直接成長したＩＩＩ族窒化物半導体エピタキシャル膜は、基板の単結晶としての性質を部分的にしか受け継がないで、三次元的に成長してしまい、表面の形を平坦に保つことも非常に難しいとされてきた。GaNの単結晶膜を成長させるための基板に必要な特性として、まず1200℃までの耐熱性と、その温度においてNH3に反応しないことが要求される。この点から、使用可能なコストで製造可能な基板としてはサファイアとSiCしか現在存在しない。そのなかでもコストを比較するとサファイアが圧倒的に有利であり、実際世の中で生産されているGaN系の発光素子（LED）の90％以上がサファイア基板を使用するものである。しかし、サファイアとGaNとは格子定数が違い、熱膨張係数の違い、さらに化学的特性が違うために直接GaN単結晶は成長させることができないとされている。この結果、サファイア基板上に作製したＧａＮ系発光素子はいろいろな工夫で大幅な改善がなされてきたとはいえ内部にかなり高密度の欠陥を包含しており、発光効率や素子寿命を十分に向上させることに限界があるという問題があった。
【０００３】
一般的に、格子不整合の大きなヘテロエピタキシャル成長で結晶性の良い単結晶膜を得る方法としては以下の2通りの考え方の流れがある。
（ｉ）基板とエピタキシャル膜の中間的な物理定数をもつ材料を介して成長を行うことによりエピタキシャル膜の品質を向上することができる。すなわち、格子定数、化学的性質、熱膨張係数などが中間的な性質を持つ薄膜を間に挟む。その場合には、基板の単結晶の性質をできるだけそのまま単結晶で受け継ぎたいので単結晶薄膜を挿入する必要がある。
（ｉｉ）目的の単結晶薄膜と同じ物質の多結晶あるいは非晶質の膜を挟む。通常、それを成膜する方法は単結晶成長温度よりも低い温度で成膜することによって作製する（特公昭62-29397号公報）。SOS(サファイア基板上のシリコン)などのエピタキシャル成長で検討されたのが始めである。そして、サファイア基板上のＧａＮでは低温バッファー層として成功を収めた。その機構は、バッファー層上ではGaNの核発生密度が高く、その中で結晶方位が良く揃った結晶粒のみが選別的に成長・合体することで粒界の発生を抑え、横成長方向の成長がバッファー層上で速いことを利用して平坦化するものである（赤崎勇ら、日本結晶成長学界誌Vol.13, No.4 ,1986, pp218-225；Vol.15 No.3-4, 1988, pp334-342；および Vol.20, No.4, 1993, pp346-354等）。
【０００４】
まず(i) の考え方は、基板とエピタキシャル膜の中間的な物理定数をもつ材料を介して成長を行うことによりエピタキシャル膜の品質を向上することができるとする考え方である。したがって、サファイア基板上のＧａＮ層を成長させるためにはＡｌＮ層を介した成長が有効であると考えられる。これはＡｌＮがサファイアとＧａＮの中間的な格子定数と熱膨張係数を持つため、格子不整合と熱歪みが効率的に緩和される結果である。また、ＡｌＮとＧａＮの化学的特性が近く、両者の間の界面エネルギも小さい。これは見方を変えると以下のようにも理解できる。サファイア、すなわちAl2O3は酸化物であり、これに化学的に最も近い窒化物はAlを共通にしているAlNである。格子の不整合は11%で比較的大きいが、Alを共通にしていることによりAlN単結晶が成長しやすい。またAlNはGaNが唯一全率固溶で混ざり合う化合物であるので、化学的性質は最も近いし、格子不整合は2%しかない。したがって、Al2O3/GaNを直接成長させるのは難しくても、Al2O3/AlN/GaNのようにAlNを挟めばサファイア（Al2O3）の結晶性を引き継いでGaNの単結晶を成長させ得る。したがって、平坦なＡｌＮ層を単結晶のまま形成できさえすればその上に成長するヘテロエピタキシャル膜のGaNの膜質を飛躍的に向上させることができる。
【０００５】
以上の目的のＡｌＮ成膜方法としては以下の３つの方法が知られている。
Ｉ．サファイア基板をＮＨ3、Ｎ2Ｈ2 、有機アミン等の窒素原料ガス雰囲気中で熱処理することにより基板表面を単結晶ＡｌＮ化する方法（特公平7-54806号公報 ）またはＮＨ3、Ｎ2Ｈ2雰囲気中でＡｌを蒸着させる化学蒸着方法（特公昭59-48796 号公報）。
ＩＩ．ＡｌＮの単結晶成長が可能な高温に保ったサファイア基板上に有機アルミニウム，ハロゲン化アルミニウムあるいは金属アルミニウム蒸気等のアルミニウム原料ガスと窒素原料ガスを供給し単結晶ＡｌＮ層を堆積する方法（特開平９−６４４７７号公報）であり、通常1300℃程度の高温が必要となる。
ＩＩＩ．５００〜１０００℃の低温でアルミニウム原料ガスと窒素原料ガスを供給し、数１００〜１０００Åの多結晶もしくはアモルファスＡｌＮ層を堆積した後、これより高温でアニールすることにより単結晶化する方法（特公平４−１５２００号公報、特開平５−４１５４１号公報）。
【０００６】
上記Iの方法では、表面窒化の場合は数１０Åの窒化層を再現性良く形成できるうえ、この単結晶ＡｌＮ層は傾斜的な組成変化を伴うためわずか数１０Åの領域で効果的に格子不整合を緩和する。化学蒸着法では10-8Ｔｏｒｒという超高真空が必要であり、1000〜1200℃という高温の基板にＡｌ蒸気とＮＨ3かＮ2Ｈ2を反応させる。しかし、これらの方法で作製したＡｌＮ層は窒素化反応が均一に進まず、１０Åのオーダーで表面荒れを起こしやすい。表面が荒れたＡｌＮ層上にエピタキシャル成長を行うと、膜厚の増加に伴いこの凹凸が強調され平坦な表面形状が得られない。
【０００７】
一方、IIの方法で作製したＡｌＮ層は高温で膜成長を行うため、均一微細に一斉に成長核を発生させることができず、順次核発生するので三次元成長が避けられない。ItoらはAlNを高温で成長させるときもNH3の流量を極力少なくすることにより、単結晶の成長を抑えて均一微細に一斉に多結晶を生成させ、横方向成長を促進することで平滑面を出すという低温バッファで使う機構が働かないと、表面が平滑なGaN結晶は得られないとしている（J. Crystal  Growth, 205(1999)20-24）。
【０００８】
以上のように、Ｉ及びＩＩの方法で作製した単結晶ＡｌＮ層は、その上に成長したエピタキシャル膜の結晶性を向上させ、ＰＬ（フォトルミネッセンス）特性などの光学的特性の向上に一定の働きはするものの、三次元成長はむしろ促進され凸凹の表面となるので電流を流しても信頼性のあるＬＥＤ素子を作れるエピウエハーを得ることは難しい。
【０００９】
また、IIIの方法では、三次元成長が起こらないような低温でＡｌＮ膜を堆積するため平坦なアモルファス層の形成が可能となる。ところが、完全に単結晶化するまでアニールすると初めに結晶になった箇所と後から結晶になった箇所とで微妙に方位の違いが生じるため表面が乱れ始める。その上にGaNエピタキシャル膜を成長するとしだいに凹凸が生じてしまうことになる。
【００１０】
以上のように、サファイア基板の上にＧａＮ単結晶を成長させるヘテロエピタキシャル成長において、中間的な物理定数をもつ単結晶AlNシード層を使う方法は古くから検討されてきたが、表面平坦性を維持することができずほとんど諦められているのが現状である。
【００１１】
そこで、現在は上記（ｉ）ではなく(ｉｉ)の考え方に沿ったバッファー層が用いられている。バッファー層として使う場合は中間的な物理定数を持つことに意味がなく, 成長させたい単結晶と同組成で微結晶か非晶質の薄膜を用いるのが基本である。したがって、ＧａＮを500℃近くの低温で成膜した層をバッファーとする低温バッファー法が最も広く用いられている。
【００１２】
これに対して、均一な膜厚のAlNを得る方法としてスパッター法も古くから検討されてきた。A.J.Shuskusらは次のような報告をしている（Applied Physics Letters, Vol.24, No.4(1974) pp155-156）。すなわち、高純度Alターゲットを１０-8Torrが達成できる反応容器を使って、NH3ガスでRF放電させ、1200℃の(0001)面サファイア基板にAlNを成膜させ、反射型電子線解析で単結晶薄膜ができたとしている。しかしながら、得られたAlN膜は反射電子線回折でパターンが一種類であるというだけにすぎず、柱状結晶の粒界がないこと、および表面性、についての記述は何もされていない。その後、C.R.Aita等は高純度Alターゲットを使ってArとN2との混合ガスを放電させ、室温で単結晶Siの上にAlN薄膜をつくり放電条件と成膜した膜質とを詳しく調べた（J.Appl.Phys. Vol.53, No.3(1982) pp1807-1809 、J. Vac. Sci. Technol.A Vol.1, No.2(1983)pp403-406）。W.J.Meng等はSi(111),Si(100)基板に同様の条件で温度を600℃以上に上げて成膜実験をしており、両者ともC面に方位を揃えて非常に細かい多結晶の表面が平滑なAlN薄膜ができたと報告している（J.Appl.Phys. Vol.75,No.7(1994) pp3446-3455）。その後、AlNはエネルギーギャップが６．２eVもあることから化合物半導体としての用途がいろいろ議論されたが実用には至らなかった。
【００１３】
プラズマを発生させると高いエネルギーをもった電子の流れが発生し、これが結晶に打ち込まれると、いわゆるプラズマダメージといわれる欠陥が結晶の中にできる。そこで、できるだけ低欠陥の薄膜結晶が望まれる半導体の用途ではスパッター法は積極的には使われてこなかった。しかし、スパッター法が数１０〜数１００Åの薄膜を再現よく成膜する方法としてきわめて優れた方法であることが、Si半導体の配線プロセスやハードディスクのメディアやヘッドの分野で薄膜多層の高機能性の薄膜を大量に安定して生産してきた実績から浸透してきており、スパッター法の検討が精力的に検討されることになった。スパッター法でAlNを成膜した場合にはアモルファスか多結晶であることが多く、単結晶を成膜した報告は極めて少ない。特にプラズマダメージという言葉があるように単結晶をプラズマに曝すと結晶が壊れてしまうという考えるのが一般的である。以上より、基板の平坦性を維持して成膜する方法としてスパッターは極めて有利な方法であるが、結晶性を上げる方法としては省みられることは非常に少ない。
【００１４】
一方、均一微細に多結晶を一斉に核発生させ、方向が揃った結晶のみが合体し、横方向成長を使うことにより平坦な単結晶ができるというのが低温バッファの考え方である。したがって、多結晶か非晶質の薄膜を均一に成膜する必要がある。そこで低温バッファの成膜をスパッター法のAlNを使うというのが一つの方向として浮上した。AlあるいはGaターゲットを用いた反応スパッターでアモルファスAlNまたはGaN膜を成膜した後に装置から一度出し、MOCVDを使ってGaNを成長させることになる（特開２０００−２８６２０２号公報、特開２００１−９４１５０号公報、特開昭６０−１７３８２９号公報）。
【００１５】
Ｃuomoらは1972年にサファイア基板にGaターゲットを使った反応スパッターでGaNの方向が揃った多結晶薄膜を成膜するのに成功し（Appl.Phys.Lett.,Vol.20, No.2  (1972),pp71-72、特開昭48-40699号公報）、さらに、その技術を発展させてスパッターでバッファー層と下地層とを作製する方法を提案した（米国特許６,６９２，５６８号明細書、米国特許第６，７８４，０８５号明細書、特公表2004-523450号公報）。基板上にコラム（柱）状の結晶を多数発生させ、装置上の工夫とArとN2の比率、放電パワーなどの条件を変えることにより、その柱状結晶上で結晶方位がほぼ揃っているものだけが合体していくという横方向成長を使うことにより柱状結晶上に単結晶GaN薄膜を得ている（たとえば、米国特許６,６９２，５６８号明細書のFig.4）。
【００１６】
一方において、GaN系半導体を薄膜単結晶に成長させる方法はMBE（分子線エピタキシ）,HVPE（ハイドライド気相エピタキシ）,MOCVD、スパッター法などが知られている。現状では、赤崎らがMOCVDで低温バッファー（日本結晶成長学界誌Vol.13 No.4 1986 pp218-225）を用いて結晶性を上げるのに成功してからMOCVD法が主流の方法となっている。低温バッファの成長方法としてはスパッター法とMOCVD法があるが、スパッター法を使った場合、装置が異なるので一度ウエハーを大気中に出して入れなおすことになる。中村らはスパッター法はウエハーを一度大気中に出さなければならないのでMOCVDで一貫して成長させる方が有利であると指摘している（特許第3257498号公報）。化合物半導体は一般に成長雰囲気中の酸素や水分を極端に嫌い、それをいかに低下させるかが製造技術の重要な要素となっている。したがって、ウエハーを一度大気中に出し、表面に酸化層を作ってしまうのは致命的に性能低下をもたらすと考えられている。そこで化合物半導体をMOCVD法で成長させる場合途中で反応炉を変えるということはほとんど行われていない。
【００１７】
ところが、半導体の分野ではエッチング、プラズマCVD,  スパッター成膜などを交互に成膜する工程がある。やはり空気中にウエハーを出すことが特性上マイナスであるので、クラスターツールとして中心にトランスファーチャンバーを配置して、ロボットで出し入れして真空中でプロセスチャンバーを取り替える方法について、特許出願がなされ（米国特許第4,951,601号明細書）、実際にアプライドマテリアルズ社より販売され、そのような方法が普及している。
【００１８】
一つのチャンバーで連続して成膜するとｎ型のドープガスを完全に排気した後に、ｐ型のドープガスを入れる必要がある。理想的にはｎ型をドープする反応炉とｐ型をドープする反応炉を分けてしまうと混ざることを心配しなくてよくなる。そこでMOCVD法においてもトランスファチャンバーを配置してチャンバーを分けることが提案されている。
【００１９】
【特許文献１】特公昭62-29397号公報
【特許文献２】特公平7-54806号公報
【特許文献３】特公昭59-48796 号公報
【特許文献４】特開平９−６４４７７号公報
【特許文献５】特公平４−１５２００号公報
【特許文献６】特開平５−４１５４１号公報
【特許文献７】特開２０００−２８６２０２号公報
【特許文献８】特開２００１−９４１５０号公報
【特許文献９】特開昭６０−１７３８２９号公報
【特許文献１０】特開昭48-40699号公報
【特許文献１１】米国特許６,６９２，５６８号明細書
【特許文献１２】米国特許第６，７８４，０８５号明細書
【特許文献１３】特公表2004-523450号公報
【特許文献１４】特許第3257498号公報
【特許文献１５】米国特許第4,951,601号明細書
【非特許文献１】日本結晶成長学界誌Vol.13, No.4 ,1986, pp218-225
【非特許文献２】日本結晶成長学界誌Vol.15 No.3-4, 1988, pp334-342
【非特許文献３】日本結晶成長学界誌Vol.20, No.4, 1993, pp346-354
【非特許文献４】J.  Crystal  Growth, 205(1999)20-24
【非特許文献５】Applied Physics Letters, Vol.24, No.4(1974) pp155-156
【非特許文献６】J.Appl.Phys. Vol.53, No.3(1982) pp1807-1809
【非特許文献７】J. Vac. Sci. Technol.A Vol.1, No.2(1983)pp403-406
【非特許文献８】J.Appl.Phys. Vol.75,No.7(1994)pp3446-3455
【非特許文献９】Appl.Phys.Lett.,Vol.20, No.2(1972),pp71-72
【発明の開示】
【発明が解決しようとする課題】
【００２０】
前記のとおり、サファイア基板上にＧａＮ系半導体をヘテロエピタキシャル成長する方法として、(i)の中間的な物理的・化学的性質を持つ単結晶シード層を挟む方法と(ii)の目的の単結晶と同じ組成の多結晶・非晶質を均一微細に一斉に核発生させ、方位がそろったものだけを合体成長させるバッファー層との2通りの考え方があり、（ii）の方法が普及した。サファイア基板の平坦性を維持して薄膜を成膜する方法としてスパッター法が考えられ広く検討された。しかしながら、多結晶もしくは非晶質のバッファー層として有効であったが、平坦な単結晶シード膜として検討されたことはなかった。それはスパッターが単結晶を作る方法としては適さない方法であると一般には考えられているからである。
【００２１】
以上のように、（ｉ）の考え方に沿った単結晶の薄い層を挿入する方法は従来の方法では三次元成長を防ぐのが難しく、サファイア基板の表面粗さがＲａ＝0.8Å程度であっても、その上に形成された薄膜はRaが１０Å以上になってしまう。低温バッファー層を用いると、成膜後にＧａＮ系半導体成膜用に昇温した時点で部分的に柱状結晶ができるので、表面平坦性がやはりＲａで１０Å以上になってしまう。
【００２２】
これに対して、本発明は現在主流の（ｉｉ）の低温バッファー層とは異なり、現在ほとんど検討されていない（ｉ）の考え方に沿ってＧａＮ系結晶を得ようとするものである。従来（ｉ）の考え方に沿った方法がほとんど失敗してきたのはＡｌＮの薄膜を成膜した時点で表面の平坦度がサファイアウエハーの表面と比べて大きく荒れてしまっていたことによる。
【００２３】
上記のように、サファイア結晶の上に直接GaNは成長しないのでAlNかＧａＮのバッファー層を入れることにより結晶の不整合を緩和し, 当時としては飛躍的に優れたGaN結晶の成長に成功し、LEDの発光強度を実用に耐えるレベルに向上させ得た。その結果、GaN系結晶を使ったLEDは携帯電話の液晶デスプレーのバックライトに採用されたのをきっかけとして需要が毎年５０％を超える速度で拡大してきた。そして、近年同じ液晶ディスプレーであってもパソコンのモニター用やTV用のバックライトに対してもLEDバックライトを使う方向で検討が進んでいる。そうすると、従来の結晶性では十分な発光効率と信頼性が得られないことがわかってきており、さらなる高結晶性の要求が強くなってきている。ヘテロエピタキシャル成長をする場合、以下の2つの方法がある。すなわち、第一の方法は中間的な物理的・化学的特性を持つ単結晶シード層を挿入する方法であり、第二の方法は単結晶と同じ組成の物質を多結晶か非晶質で均一微細に一斉に核発生させて、方位が合っている結晶を横方向で合体させるバッファー層を用いる方法である。そのうち低温バッファーを用いる方法がGaN系半導体では現在は主流である。ところが、バッファー層を入れる限り、一度基板の単結晶がもつ規則正しい原子の配置を崩してしまうことになり、また低温バッファー層を成長温度まで昇温させる過程で部分的に結晶化が進むので結晶化のレベルの違う場所が発生し、表面の平坦性が損なわれる。したがって、現在要求されている高度の結晶性を達成することは非常に難しいと考えられる。
【００２４】
本発明者は、先に高度の結晶性を有し、平坦なAｌN結晶膜シード層を得ることにより、特に直径100mm以上の大型基板を用いる場合でも全面均一に平坦なAｌN結晶膜シード層を用いることにより、結晶性の良いＧａＮ系薄膜を得、信頼性の高い高輝度のＬＥＤ素子等を得ることを目的とする発明を完成させた。本発明は、この発明の一環として、少なくとも下地層を成膜した成膜途中のＧａＮ系薄膜を反応炉からいったん取り出すことにより、このように結晶性の良いＧａＮ系薄膜を生産性良く得ることができること見出し、本発明に到達したものである。
【課題を解決するための手段】
【００２５】
上記の課題を解決するために、本発明は以下の発明を提供する。
（１）サファイア基板表面に、シード層として、縦断面ＴＥＭ（透過型電子顕微鏡）写真の２００ｎｍ観察視野において結晶粒界が観察されないＡｌＮ結晶膜を形成させ、ついでＩＩＩ族窒化物半導体からなる、下地層、ｎ型半導体層、発光層およびｐ型半導体層を積層してなるＩＩＩ族窒化物半導体積層構造体を反応炉を用いて製造するに際し、少なくとも下地層を成膜したＩＩＩ族窒化物半導体積層構造体ウエハーを反応炉から取り出し、ついで次の成膜を別の反応炉で行なうことを特徴とするＩＩＩ族窒化物半導体積層構造体の製造方法；
（２）下地層を成膜したＩＩＩ族窒化物半導体積層構造体ウエハーを反応炉から取り出す上記（１）に記載のＩＩＩ族窒化物半導体積層構造体の製造方法；
（３）下地層の厚さが4μｍ以上である上記（１）または（２）に記載のＩＩＩ族窒化物半導体積層構造体の製造方法；
（４）ｎ型半導体層を成膜したＩＩＩ族窒化物半導体積層構造体ウエハーを反応炉から取り出す上記（１）〜（３）のいずれかに記載のＩＩＩ族窒化物半導体積層構造体の製造方法；
（５）下地層とｎ型半導体層の厚さの合計が６μｍ以上である上記（１）〜（４）のいずれかに記載のＩＩＩ族窒化物半導体積層構造体の製造方法；
（６）発光層の成膜を別の反応炉で行なう上記（１）〜（５）のいずれかに記載のＩＩＩ族窒化物半導体積層構造体の製造方法；
（７）ＩＩＩ族窒化物半導体積層構造体ウエハーを成膜途中で反応炉から少なくとも１回取り出す上記（１）〜（６）のいずれかに記載のＩＩＩ族窒化物半導体積層構造体の製造方法；
（８）反応炉から大気中に取り出す上記（１）〜（７）のいずれかに記載のＩＩＩ族窒化物半導体積層構造体の製造方法；
（９）シード層はスパッター装置により成膜され、下地層はHVPEまたはMOCVD装置で成膜される上記（１）〜（８）のいずれかに記載のＩＩＩ族窒化物半導体積層構造体の製造方法；
（１０）別の反応炉で成長させる層膜厚が5000Å以下である上記（１）〜（９）のいずれかに記載のＩＩＩ族窒化物半導体積層構造体の製造方法；
（１１）ＡｌＮ結晶膜は、その平面ＴＥＭ写真の２００ｎｍ四方観察視野において結晶粒界が観察されない上記（１）〜（１０）のいずれかに記載のＩＩＩ族窒化物半導体積層構造体の製造方法；
（１２）ＡｌＮ結晶膜表面の算術平均表面粗さ（Ｒａ）が２Å以下である上記（１）〜（１１）のいずれかに記載のＩＩＩ族窒化物半導体積層構造体の製造方法；
（１３）ＡｌＮ結晶膜の（０００２）面と（１０−１０）のＸ線回折におけるロッキングカーブの半値幅がそれぞれ１００arcsec以下および１．７度以下である上記（１）〜（１２）のいずれかに記載のＩＩＩ族窒化物半導体積層構造体の製造方法；
（１４）ＡｌＮ結晶膜中の酸素含有量が５原子％以下である上記（１）〜（１３）のいずれかに記載のＩＩＩ族窒化物半導体積層構造体の製造方法；
（１５）サファイア基板がＣ面サファイア基板である上記（１）〜（１４）のいずれかに記載のＩＩＩ族窒化物半導体積層構造体の製造方法；
（１６）サファイア基板が０．１〜０．７度のオフ角を有する上記（１）〜（１５）のいずれかに記載のＩＩＩ族窒化物半導体積層構造体の製造方法；
（１７）ＡｌＮ結晶膜がスパッター法で堆積された上記（１）〜（１６）のいずれかに記載のＩＩＩ族窒化物半導体積層構造体の製造方法；
（１８）スパッター法がＲＦスパッター法である上記（１７）に記載のＩＩＩ族窒化物半導体積層構造体の製造方法；
（１９）ＡｌＮ結晶膜が、サファイア基板をプラズマ中に置いてスパッター法により堆積される上記（１）〜（１８）のいずれかに記載のＩＩＩ族窒化物半導体積層構造体の製造方法；
（２０）サファイア基板表面をＮ2プラズマまたはＯ2プラズマ処理した後に、ＡｌＮ結晶膜が該サファイア基板表面に堆積される上記（１）〜（１９）のいずれかに記載のＩＩＩ族窒化物半導体積層構造体の製造方法；
（２１）ＡｌＮ結晶膜がサファイア基板表面に堆積される際の基板温度が３００〜８００℃である上記（１）〜（２０）のいずれかに記載のＩＩＩ族窒化物半導体積層構造体の製造方法；
（２２）ＡｌＮ結晶膜の膜厚が１０〜５０ｎｍである上記（１）〜（２１）のいずれかに記載のＩＩＩ族窒化物半導体積層構造体の製造方法；
（２３）ＡｌＮ結晶膜の膜厚が２５〜３５ｎｍである上記（２２）に記載のＩＩＩ族窒化物半導体積層構造体の製造方法；
（２４）サファイア基板の直径が１００ｍｍ以上である上記（１）〜（２３）のいずれかに記載のＩＩＩ族窒化物半導体積層構造体の製造方法；
（２５）最終ｐ型半導体層であるｐ−コンタクト層のロッキングカーブ半値幅が（０００２）面と（１０−１０）面でそれぞれ６０arcsec以下および２５０arcsec以下である上記（１）〜（２４）のいずれかに記載のＩＩＩ族窒化物半導体積層構造体の製造方法；
（２６）上記（１）〜（２５）のいずれかに記載のＩＩＩ族窒化物半導体積層構造体の製造方法により得られたをＩＩＩ族窒化物半導体積層構造体；
（２７）上記（２６）に記載のＩＩＩ族窒化物半導体積層構造体を含む発光素子；
（２８）ｎ型半導体層上に負極を、ｐ型半導体層上に正極をそれぞれ設けた上記（２７）に記載の発光素子；
（２９）上記（２７）または（２８）に記載の発光素子からなるランプ；
（３０）上記（２９）に記載のランプが組み込まれてなる電子機器；ならびに
（３１）上記（３０）に記載の電子機器が組み込まれてなる機械装置、
である。
【発明の効果】
【００２６】
本発明によれば、結晶性が向上したＩＩＩ族窒化物半導体積層構造体を生産性良く得ることができる。
【発明を実施するための最良の形態】
【００２７】
以下に、本発明の好適な実施態様例について、図１〜４を適宜用いて説明する。本発明のＩＩＩ族窒化物半導体積層構造体（１０）は、サファイア基板（１１）上に、ＩＩＩ族窒化物半導体からなる、下地層（１３）、ｎ型半導体層（１４）、発光層（１５）およびｐ型半導体層（１６）を積層してなり、そのサファイア基板（11）表面（１１ａ）にシード層（１２）としてＡｌＮ結晶膜を有し、ＡｌＮ結晶膜は、その縦断面ＴＥＭ（透過型電子顕微鏡）写真の、基板に平行な方向の少なくとも２００ｎｍ観察視野において結晶粒界が観察されないことを特徴とする。ここで、縦断面TEMとは基板表面に対して垂直な面を観察したTEM像であり、平面TEMとは基板表面と平行な面を観察したTEM像である。
【００２８】
ＩＩＩ族窒化物半導体としては、ＧａＮ，ＡｌＮ，ＩｎＧａＮ，ＡｌＧａＮ等のＧａＮ系半導体（以下、単に「GaN」または「GaN系半導体」ということがある。）が好適である。
【００２９】
本発明のＩＩＩ族窒化物半導体積層構造体において、さらにＡｌＮ結晶膜は、その平面ＴＥＭ写真の少なくとも２００ｎｍ四方観察視野において結晶粒界が観察されないのが好適であり、少なくとも５００ｎｍ四方観察視野において結晶粒界が観察されないのがさらに好適である。
【００３０】
縦断面ＴＥＭ写真または平面ＴＥＭ写真は、集束イオンビーム（ＦＩＢ）加工で試料を作成し、イオンシニング加工後、高分解能透過電子顕微鏡ＵＨＲ−ＴＥＭ（Ｈ−９０００ＵＨＲ）（日立製作所製）にて加速電圧２００ｋＶで観察して得られる。
【００３１】
X線解析は薄膜全体の広い範囲にわたって平均的な欠陥密度を定量化している。それに対し直接的に結晶欠陥を観察する方法が透過電子顕微鏡（Transparent Electron Microscopy）である。Ｃ面に垂直な方向から観察する方法（平面ＴＥＭ）と平行な方向を観察する方法（（縦）断面ＴＥＭ）がある。断面ＴＥＭでは高分解能仕様で電子線入射方向を＜１１−２０＞方向にすると（０００１）面の格子像を見ることができる。格子像の一つの点は原子列に対応しており、原子が一つだけ抜けている点欠陥をＴＥＭで見ることはできない。格子像にずれがあるところは面が1枚抜けており、それは転位に相当する。もし明確な粒界が存在し、面方位がそこで完全に違う方向に向いていると、格子像はそこで切れるはずである。Hiramatsuらが1991年にAlN低温バッファーで成膜したsapphire/AlN/GaNの断面TEMを詳細に検討した結果、AlN層は柱状結晶の集合体と報告している（J.Crystal Growth 115(1991)628-633）。柱状結晶と柱状結晶の界面は明確な粒界ではなく、格子像が両方とも見えているが、詳細に見るとずれているところがあり、そのずれがC軸方向に並んでいる場所があり、その両側で明視野での像に濃淡がある。本発明において粒界が観察できないというのはHiramatsuらが定義する柱状結晶が観察されないということである。柱状結晶か否かを明確に同定するためには２百万倍程度の倍率が必要であり、一回の視野は50nm程度の範囲が限界である。したがって、200nmの視野を見るためには4回程度場所をずらして観察する必要がある。本発明はヘテロエピタキシャル成長させる場合に基板と成長させたい結晶との中間的な物理特性を持つ結晶を間に挟む方法であり、その層に粒界があるとそこから欠陥が引き継がれてしまうので、粒界を極力なくす必要がある。従来技術のバッファー層の考え方では柱状結晶をできるだけ多く存在させ基板と成長させたい結晶とのミスマッチを吸収させて多数ある結晶の中から面方位が合っている結晶のみを横成長させて目的の結晶を成長させるという方法であるので、AlN層に要求される特性が本発明のAlNシード層と全く異なる。柱状結晶が全く存在しないことが理想であるが、少なくとも200nmの視野のなかで柱状結晶が観察できなければLEDの発光特性は飛躍的な改善が見込まれる。
【００３２】
また、平面TEMの場合は柱状結晶を同定することが比較的容易である。柱状結晶の（０００１）面に垂直に電子線を入射すると面方位がぴったり合っている場所と合っていない場所とで明視野像の濃淡が生じる。柱状結晶の一つに正確に合わせると粒内が濃くなり、境界は微妙に方位がずれているので薄くなる。少なくとも200nm四方の視野で柱状結晶が観察されないこと、好ましくは500nm四方の視野で柱状結晶が観察されないこと、を本発明では粒界が観察できないと表現する。
【００３３】
本発明のＡｌＮ結晶膜は、上記のように高結晶性を有するとともに、高度の平坦度を有し、好適にはＡｌＮ結晶膜表面の算術平均表面粗さ（Ｒａ）（ＪＩＳ  Ｂ０６０１）が２Å以下、さらに好適には１．５Å以下である。表面粗さの測定には原子間力顕微鏡（ＡＦＭ）による方法と光学式表面検査解析装置（ＯＳＡ）などの光学的な測定法がある。ＡＦＭによる測定では測定視野によっても値は異なる。ここではＡＦＭで５μｍ2視野の測定値を基準にする。
【００３４】
有機金属化学気相成長（ＭＯＣＶＤ）法によれば、横方向成長を有効に使うことでＣ軸方向の貫通転位などの欠陥を減らすことができるが、スパッターで薄膜を形成した場合は基本的に成長方向に積み上げられる。したがって、基板の表面性が低温バッファー層の場合に比べてきわめて敏感に膜特性に影響してくる。サファイア基板に存在した欠陥や汚れに起因して成長に不均一が生じると粒界を発生してしまうので、粒界のない薄膜を形成するためには基板表面の清浄度を高精度に管理するのが好適である。
【００３５】
そのためにプラズマ処理で表面にある汚れを叩き出す処理を行うことが挙げられるが、この処理が強すぎると却って表面を荒らしてしまうことになる。一方、表面に比較的多く汚れが付いているときに処理が弱すぎると十分きれいな表面を得ることができない。このバランスを常に成立させることが粒界のないＡｌＮ薄膜を生成するために好適である。汚れのレベルに応じてプラズマ処理の条件を変えられればよいが、汚染のレベルを定量的に評価することはきわめて困難であるので、実際には実行不可能である。そこで具体的にはスパッター機に投入する前の状態を十分管理する必要がある。研磨仕上がりの湿式洗浄、乾燥からスパッター投入まで一定の在庫期間があるのは避けられない。この間に表面はいくらか汚染されるので、スパッター投入前に必要に応じて、その汚染を落としておくことが好適である。在庫期間が長い場合には、得られるＡｌＮ結晶膜の酸素濃度が部分的に高くなるおそれがあり、結晶性も部分的に悪くなるおそれがある。在庫期間が短い場合には、上記のプラズマ処理は必ずしも必要ではない。
【００３６】
上記のように従来技術ではサファイア基板上にＧａＮ系結晶を成長させるために低温バッファー法が用いられる。その場合、低温バッファー層へのＧａＮ系半導体の成長では表面が一度凸凹になり、それから横方向成長でそれを埋めていくという特徴的な挙動をする。Ｉｎ  Ｓｉｔｕで表面の反射率を測定すると凸凹になったところで大きく低下する。凸凹を埋め終わると再び平坦な面が得られ、反射率は元に戻る（Japanese Journal of Applied Physics, Vol.30,No.8,August,1991,pp.1620-1627）。
【００３７】
これに対し、本発明の方法では粒界がないＡｌＮ膜のうえにＧａＮ結晶がエピタキシャル成長するので表面はサファイア基板の平坦性を維持したまま成長し得る。したがって、表面の反射率をＩｎ  Ｓｉｔｕ測定すると反射率の変化はない。本発明のＡｌＮ結晶膜シード層（「シード層」または「ＡｌＮシード層」ということがある。）が低温バッファー層とは成長機構が全く異なることをここでも確認できる。
【００３８】
本発明のＡｌＮ結晶膜は、その酸素含有量が５原子％以下であるのが好適であり、さらに好適には３原子％以下であり、一方、シード層としての効果とコストを考慮して0.1原子％以上が好ましい。
【００３９】
本発明者の知見によれば、ＡｌＮの薄膜に酸素が混入するとそこを基点として粒界が生成しやすい。したがって、粒界の生成を抑えるためには薄膜中に入る酸素混入量を極力下げる必要がある。また、粒界が生じると粒界とそうでない箇所とで成長速度が異なるので次第に表面が荒れてくる。よって、サファイア表面の平坦性を維持して膜が成長することができずに、次第に悪くなることが判明した。
【００４０】
酸素が混入する経路としては次の2点が考えられる。
（１）ベース圧力の真空度が低い。ベース圧力が１０-4Ｐａよりも真空度が高い場合は残っているガスはほとんどがＨ2ＯとＨ2である。Ｈ2Ｏはプラズマ中で分解してＯを供給する。
（２）ベース圧力が十分低下しているときでもシールド表面にＨ2Ｏが付着しており、プラズマを発生させてシールドがプラズマに晒されたとき表面からＨ2Ｏがプラズマ中に放出される。プラズマに曝されるシールド類の脱ガス処理が不十分な場合に起こる。
【００４１】
酸素の混入を防ぐためにはまずベース圧力を極力低下させるのが好適である。しかし、構造上Ｏ−リングを使わないと非常に高価な装置になってしまう。Ｏ−リングを使うと、その耐熱性からチャンバーの壁面は１００℃までしか加熱できない。壁面を２００℃以上にしないとチャンバー内壁からの脱ガスを完全には抑えることができず、５×１０-6Ｐａ程度が限界である。しかしスパッターの場合には（２）の原因による脱ガスがあるのでこれよりもベース圧力を低下させても効果が現われない。（２）の原因による脱ガスは4重極質量分析計によって確認できる（たとえばＩｎｆｉｃｏｎ社製  Transpector XPR3）。検出感度は10ｐｐｍである。本発明において、放電を起こしたときに酸素が検出されるときは成膜したＡｌＮシード層の酸素含有量が５原子%を上回っていることが判明した。
【００４２】
ＡｌＮ薄膜中の酸素はＸ線光電子分光法（X-ray Photoelectron Spectroscopy：XPSまたはElectron Spectroscopy for Chemical Analysis：ESCA、例えばKRATOS製「AXIS-NOVA」）によって測定することができる。
【００４３】
深さ方向の分解能は光電子が飛び出し得る深さで決まるので１００Å程度である。深さ方向の組成分析をする方法としてはオージェ電子分光分析（Auger Electron Spectroscopy AES）、2次電子放電質量分析（Secondary Ionaization Mass Specroscopy SIMS）がある。オージェ電子分光分析では電子線を照射するのでサファイアの上のAlNのように絶縁体の場合にはチャージアップしてしまうことになり使用できない。SIMSはごく微量の不純物を定量化できる感度がある代わりに、1%近く入っている場合にはチャンバー内を汚染してしまう可能性があるので使用できない。XPSで検出下限（約0.5原子％）以下になっているものについてSIMSで分析して混入量を定量化することができる。
【００４４】
成膜に際しては、チャンバー壁面に成膜しないようにシールドを配置するのが一般的である。またシールドは堆積した膜がすぐ剥がれ落ちないようにブラストして表面を荒らすのが一般的である。シールドはブラストにより表面積が大きくなっているので吸着ガスの量も多い。酸素の混入を極力少なくするためにはシールドに対して以下のような配慮が必要である。このシールドの配置によって放電中の酸素発生量が異なることになる。チャンバー壁面に近すぎると温度が上がらず脱ガスが十分できないのでいつまでもガス放出が続く。また、カソードにあまり近いとプラズマで非常に強く叩かれるのでブラスト時に付いた汚れが叩き出されてしまう。基板加熱用のヒーターがシールドも加熱することになるが、その温度があまり上昇するとシールドがゆがんでしまったり、材質によっては溶けてしまうおそれがある。シールドからの不純物を考慮するとシールドの材質は純Ａｌが最適である。シールドが200℃以上に均一に加熱されるようにシールドを円筒形に配置するのが好ましい。また、ブラストの代わりにAlを溶射することで凹凸を形成して剥離防止をすることもできる。以上のように、シールドの材質、形状、配置を検討することにより放電中に発生する酸素を減らすことができ、その結果としてＡｌＮシード層に含まれる酸素量を５原子％以下に減らすことができる。放電中のガス分析を行い酸素起因のピークが出ないことを確認して成膜することにより、ＡｌＮシード層中に含まれる酸素量を５原子％以下に制御し得る。
【００４５】
本発明のＩＩＩ族窒化物半導体積層構造体は、高度の結晶性を有し、好適にはＡｌＮ結晶膜の（０００２）面と（１０−１０）面のＸ線回折におけるロッキングカーブの半値幅がそれぞれ１００arcsec以下および１．７度以下である。
【００４６】
ここで、結晶性について説明する。欠陥を大まかに一次元、二次元および三次元のものに分類すると、一次元欠陥の代表例が空孔であり、２次元欠陥の代表例が転位であり、三次元欠陥の代表例が粒界である。エネルギーギャップを発光に有効に使用するためには、まず単結晶になっていなければならない。単結晶には粒界がないが、それをどのように確認するかは結晶性により異なる。まず、Ｘ線回折（ＸＲＤ）で２θ解析を行ったとき、回折ピークが一つの面からだけ生じるか、あるいは電子線回折で反射や透過でスポットが一種類の回折パターンになることが確認されると、明確な粒界はないことになる。つぎに、回折ピークが一種類の面から出ていたとしても、その幅が広い場合には、種々の欠陥が含まれていて面間隔が一定でないことになる。したがって、回折ピークの鋭さが次に問題になる。この幅が入射Ｘ線の幅と同程度になると回折ピークの幅で結晶性の良し悪しを比較できなくなる。そうなると、欠陥密度と連動する物理量を測定して結晶性を評価するようになる。ＧａＮの単結晶の場合には、ドープなしのときの電子密度がＧａＮのＮの格子欠陥密度と対応しているとして測定された。しかし、この値が１０+16/cm2以下になると指標にならなくなった。そこで、Ｃｌ2ガスでドライエッチングにより欠陥を拡大して光学顕微鏡でみる方法がある（Appl.Phys. Lett.Vol.72(1998)211）。さらに、走査電子顕微鏡（ＳＥＭ）を用いてカソードルミネセンス（ＣＬ）により欠陥箇所を直接観察できるようになり、ＣＬによる欠陥密度の測定が一般的になった（Jpn.J.Appl.Phys. Vol.37(1998)L398）。さらに容易に欠陥密度を測定する方法として、ＸＲＤのロッキングカーブの半値幅をみることで欠陥密度を予測できることが提案された（J.Appl.Phys.Vol.63(1988)1486）。この方法は、簡便であり、非破壊で全数測定可能であるので、結晶性を定量化する方法として最適である。よって、本発明においては、結晶性を定量化して表示する方法として、この方法を用いることとする。ＬＥＤ構造の最終の層であるｐ−ＧａＮ層をＸ線回折で解析し、ｐ−ＧａＮ結晶の（０００２）面と（１０−１０）面のＸ線回折におけるロッキングカーブの半値幅（ＦＷＨＭ）を用いる。
【００４７】
従来のＡｌＮまたはＧａＮのバッファー層を用いた場合には、バッファー層自体の結晶性は（0002）面のＦＷＨＭが数千〜数万arcsecのオーダーで、（１０−１０）は測定不能である。その後、その上への積層とともに結晶性が向上しても、ｐ−ＧａＮ層は（0002）面で100arcsec, (10-10)面で300arcsecにするのが限界とされてきた。（１０−１０）面で３００arcsecの結晶性は、ＣＬ法で測定した転位密度１×１０9/ｃｍ3に相当する。
【００４８】
本発明において、ロッキングカーブの半値幅の測定は、Ｘ線源としてＣｕＫα線を用い、発散角が０．０１度の入射光を使い、スペクトリス社製「PANalytical X ‘pert ProMRD」装置を用いて測定する。
【００４９】
また、（０００２）面のロッキングカーブ測定は、（０００２）面に相当するピークを見つけた後、２θとωを最適化し、その後、ピーク強度が最大になる方向でロッキングカーブ測定を行う。このようにロッキングカーブ測定を行うことにより、基板の装置への取り付け方や基板に対する配向方向が被測定試料によって違うことによる誤差を補正するので、被測定試料間のロッキングカーブの半値幅の比較が可能となる。
【００５０】
（１０−１０）面のロッキングカーブ測定は、Ｘ線が全反射する条件で面内を透過するＸ線を用いて行うことができる。具体的には、水平に置いた被測定試料に対して垂直方向に発散するＸ線源を水平方向から入射すると一部が全反射するので、そのＸ線を利用する。また、検出器を（１０−１０）面相当の２θ位置に固定してφスキャンを行った。そして、六回対称のピークが測定され、最大強度を示すピーク位置に光学系を固定した後、２θおよびωを最適化して、ロッキングカーブ測定を行う。
【００５１】
全反射する条件でＸ線を入射させるのが困難な場合には、（１０−１２）回折結果から（１０−１０）回折データを推定して求めてもよい。
【００５２】
一般的に、ＩＩＩ族窒化物化合物半導体の場合、（０００２）面のＸＲＣスペクトル半値幅は結晶のティルト（成長した結晶面方位の成長方向に対する僅かな傾き）の指標となり、（１０−１０）面のＸＲＣスペクトル半値幅はツイスト（成長面内における結晶方向の僅かな傾き）の指標となる（Jpn.J.Appl.Phys. Vol.38(1999)L611）。
（サファイア基板）
本発明においては、まずサファイア基板（11）表面（１１ａ）を十分きれいに洗浄するのが好適である。洗浄に際しては、研磨剤の残りやサファイアの切りかすを代表例とするパーティクル；取扱時に付く表面傷、潜傷とよばれる非常になだらかな凹凸や微妙な組成変化；空気中に浮遊する有機物が表面についていく有機物の薄膜；ならびに工程で治具が接触することによって発生するパーティクルと環境に存在するゴミ、をできるだけ除去するのが好ましい。
【００５３】
さらに基板表面の平坦度については以下の条件を満足させるのが好適である。なお単結晶の方位としてはＣ面（0001）が好ましい。
【００５４】
ア  Ｒａが３Å以下、好ましくは２Å以下、さらに好ましくは１Å以下であること。
【００５５】
イ  適切なオフ角、好ましくは０．１〜０．７度、さらに好ましくは０．３〜０．６度を有すること。
【００５６】
ウ  各面のステップが原子間力顕微鏡（ＡＦＭ）等で観察できるレベルで明瞭についていること。その面密度は高ければ高いほどよい。
【００５７】
エ  オフ角をつけることで生成したステップ以外の突起は極力ない方がよい。
【００５８】
なおサファイア単結晶の結晶性については当然欠陥が少なければ少ないほど望ましいが、ヘテロエピタキシャル成長をさせる基板であるので上記の表面性を確保することが重要であり、基板の結晶性の微妙な差はエピタキシャル成長後のＧａＮ系半導体の特性に大きくは効いてこない。よってサファイア単結晶の成長方法はコストが最優先で決められるべき課題である。
【００５９】
本発明はサファイア基板の直径が１００ｍｍ以上である場合に特に効果を発揮する。
【００６０】
サファイア基板を真空中でプラズマを発生させる成膜装置に配置してＡｌＮ結晶シード層を形成する。サファイア基板表面を上記のように十分洗浄してあっても一般に基板を洗浄、乾燥し終わってから成膜装置に投入するまでに一定の時間がかかってしまう。クリーンルーム内で真空パックして、クリーンルーム内で取り出したとしても一般に表面は状況によってかなり広い範囲で変化してしまう。そこで真空装置に入れて成膜する直前にプラズマを用いてサファイア表面を整えるのが好適である。
【００６１】
表面プラズマ処理の条件については電圧の印加方法、ガスの種類、ガス圧、印加パワー、温度が重要なパラメーターとなる。
（電圧の印加方法）
チャンバー内にプラズマを起こす方法は大きく分けると印加する電圧がＤＣかＲＦか、チャンバーをアースした場合電圧を印加する対象が、ターゲットか基板かで4種類に分類される。サファイア基板が絶縁性であること、ならびにターゲットの原子が飛び出すと基板表面についてしまう可能性があるので目的から外れてしまうこと、の２つの理由からサファイア基板の表面を成膜の直前に整える目的のためにはＲＦ電圧を基板側に印加するのが望ましい。
（ガスの種類）
プラズマを発生させるガスの種類は特に制限されない。ただし、目的は表面の有機物を飛ばすことが主であり、サファイア基板表面の原子がたたき出されてしまうと表面のステップは乱れてしまうと考えられるので、反応性の高いガスの使用を避けるのが望ましい。また、不活性ガスであっても重い原子はやはり破壊力が勝ってしまうので望ましくない。Ｈｅ，Ｈ2が考えられるがプラズマ放電が安定しにくいという問題があり、安定するまでＡｒを混ぜるとＡｒの破壊力が問題になる。したがって、Ｏ2かＮ2が望ましい。しかし、Ｏ2はガスが微量でもチャンバー内に残ると次のＡｌＮのスパッターのときに結晶成長を阻害するおそれもあるので、Ｎ2プラズマを使った処理が最も望ましい。もちろんプラズマを安定に保つ目的でＡｒ等の希ガスを混合してもよい。
（印加パワー・ガス圧）
投入パワーは極力低い方がよく、プラズマが安定に保てる最低レベルでよい。本発明に用いるチャンバー・カソードのサイズでは投入パワーは10〜100Ｗ程度が最も適切な範囲である。ガス圧については高いと粒子は互いにぶつかり合って運動エネルギーを失なっていく。よって、ガス圧が低いと運動エネルギーの大きい粒子が基板表面を叩くことになるのでプラズマを安定に保てる範囲で高圧の方がよい。ただし、無理にガス圧を上げるとプラズマを安定に保つために大きいパワーが必要になる。パワーが100Wよりも高くなると表面を整える以上に欠陥を導入してしまうおそれがある。したがって、0.8〜1.5Paが最も適切な範囲である。
（温度）
サファイア基板の表面を整えるという目的のためには温度はあまり重要なパラメーターではない。室温から1000℃までのどの温度でも目的を達することができるが、好ましくは３００〜９５０℃である。ただし、成膜の直前という観点からすると次の成膜と同じ温度が望ましい。800℃を超えるとダメージが大きくなりすぎる可能性もある。また、表面プラズマ処理を別のチャンバーで行うことも可能であり、スループットを上げられる、温度を別に設定できる、という利点を有するが、表面プラズマ処理から次の成膜までの時間を要し表面の汚染が起こる可能性があるという不利がある。
【００６２】
続いてＡｌＮシード層（12）を成膜する。単結晶とは結晶粒界がない結晶のことですべての部分で同じ結晶方位を持っている結晶のことである。しかし、完全結晶ではない限り、何らかの欠陥は存在しておりその欠陥の配置によって微妙に結晶方位が結晶の中で変化していく。したがってどの程度欠陥が入ると多結晶でどこからが単結晶かを区切るのは実は難しい。ここではサファイア基板上のAlNシード層でＴＥＭ断面観察で少なくとも２００nm視野で粒界が見えないためには以下の条件を満足する必要がある。
【００６３】
Ｃ面の薄膜を考えた場合、いわゆる結晶性は（0002）面の回折ピークの幅がまず問題である。回折ピークが十分シャープになっているということは抜けのない面が面間隔が一定で並んでいるということである。次にどの場所でも同じ方向を向いているかの尺度がロッキングカーブのシャープさ（ＦＷＭＨ）になる。これが乱れていると勝手な方向に成長してしまう可能性があり、平滑な面を確保できない。したがってシード層としての結晶性では（0002）面と(10-10)面の両方について考慮する必要がある。(0002)面のFWHMは基板表面に対しての角度の分布を示す指標であるので、非常にシャープであることが前提条件となる。次に、（10-１0）面のロッキングカーブの半値幅は基板表面と垂直な方向から見た場合、部分的に回転している場所がどの程度あるかを示す指標になる。これは大きくなるとＣ軸方向に貫通する欠陥ができていくことになるので、リーク電流を極力少なくするためには重要なパラメーターである。しかしシード層としては不連続な境界がなければよいと考えられる。本発明のAlNシード層は（10-10）面のロッキングカーブの半値幅が1．７度以下の試料を平面TEMで200ｎｍ×200ｎｍの観察視野で不連続な粒界がないことを確認し得る。ＡｌＮの（0002）面と（10-10）面のX線回折のロッキングカーブの半値幅(FWHM)が好適にはそれぞれ100arcsecおよび1.7度以下であれば、その上にＧａＮ系半導体をエピタキシャル成長させることができ、ＬＥＤ構造を成長させた最後の層であるｐ−ＧａＮコンタクト層の結晶性がＸＲＣ  ＦＷＨＭが(0002)面、(10-10)面で好適にはそれぞれ60arcsecおよび250arcsecのレベルで得ることができる。
【００６４】
本発明のＩＩＩ族窒化物半導体積層構造体の製造方法においては、上記のＩＩＩ族窒化物半導体積層構造体を得るために、得られるＡｌＮ結晶膜中の酸素含有量が５原子％以下になるように制御するのが好適である。その制御方法は前記の方法によることができる。
【００６５】
本発明のＡｌＮシード層の製造法におけるその他の重要なパラメーターとしては、ターゲットの種類、電圧・磁場印加方法、ガスの種類、ターゲットと基板の距離、プラズマの形状とプラズマを閉じ込める体積、ガス圧力、印加パワー、成膜温度である。それらについて順次説明する。
（ターゲットの種類・電圧・磁場印加方法）
チャンバー内にプラズマを起こす方法は大きく分けると印加する電圧がＤＣかＲＦか、チャンバーをアースした場合電圧をかける対象がターゲットか基板か、で4種類に分類される。ＡｌＮを成膜するためのターゲットとしては高純度ＡｌＮをターゲットとする場合と高純度ＡｌをターゲットとしてガスにＮ2を入れてプラズマでＮ2を分解してＡｌとＮとを反応させる場合とが考えられる。高純度ＡｌＮ粉末を焼結しようとするとＣｅＯ2などの焼結助剤を入れる必要があり、高純度で緻密なＡｌＮターゲットを得るのが難しいという問題がある。それに対して、高純度Ａｌは６Ｎまで市販されている。本発明の目的のためには少なくとも５Ｎ以上の純度が好適である。ＤＣで放電を起こす場合はターゲットが導電体であることが必須である。したがって、ターゲットに高純度ＡｌＮを選ぶと必然的に電圧の印加はＲＦでなければならない。ターゲットが高純度ＡｌであればＤＣとＲＦの両方の可能性がある。ただし、Ａｌ表面でＡｌＮができて絶縁化されてしまう場合があり、そうなると電荷が溜まって落雷現象が起こり得る。したがって、ＤＣの場合はAlN膜が生成しないようにパルス印加が用いられ得る。ＤＣとＲＦの利点・不利な点は以下の通りである。
ＤＣの利点：電源が安価である。制御が楽である。カソードとアノードが明確であるのでプラズマで叩かれる場所と成膜する場所が決まる。不純物低減の設計がしやすい。
ＤＣの不利な点：放電が安定する範囲が狭い。運動エネルギーの範囲が狭い。
ＲＦの利点：放電が安定する範囲が広い。運動エネルギーの範囲が広い。
ＲＦの不利な点：電源が高価である。マッチングボックスが必要で放電が形成されるまでの時間が遅い。カソードとアノードが明確ではないのでシールドのどこからでもプラズマにより粒子が叩き出される。不純物の低減の設計が困難である。
【００６６】
ＤＣ，ＲＦともプラズマを安定にするためには磁場を作る必要がある。磁場のかけ方は永久磁石、電磁石の二種類があり、磁場を均一にするために磁石を動かす場合が多い。ターゲットが円形の場合は永久磁石を回転させるのが一般的であり、ターゲットが四角い場合には永久磁石を往復運動させるのが一般的である。永久磁石を適切に配置できない場合はコイルを外側に置いたＩＣＰ電極と呼ばれる形式がある。プラズマ密度は主に磁場の強さに依存するので膜厚を均一にするためには磁場の強さが均一になっている必要がある。色々な磁場発生法を組み合わせることもよく行われている。
【００６７】
以上を総合してＡｌＮシード層を成膜する場合は高純度Ａｌターゲットを用いたＲＦ放電が最も適している。
（ガスの種類）
プラズマを発生させるガスの種類は、ターゲットがＡｌＮならばＡｒ，Ｘｅ、Ｋｒ等の有効な質量を持つ希ガス（好ましくはＡｒ）のみでも可能である（以下、希ガスとしてＡｒについて説明する）が、ターゲットがＡｌの場合はＡｒとＮ2が必要である。Ｎ2のみであるとＡｌ原子が叩き出される前にＡｌＮとなってしまってほとんど成膜速度が出てこない。Ａｒのみであると金属Ａｌの薄膜が成膜される。Ｎ2の量を増やしていくとＡｌＮが形成されていくが、Ｎ2のガス分圧が低いとＡｌＮのＮ2が不足し膜に色がついてしまう。Ａｌで飛び出した原子を丁度窒素化するためには活性化したＮ2が叩き出されてくるＡｌ原子の数にあっている必要がある。過剰にあるとＡｌＮ結晶膜に欠陥が大量に導入されて着色される。したがって、ArとN2とを適切な比率で混合したガスを用いるのが好適である。適切な比率はガス圧と印加パワーによっても変化する。Ａｌが叩き出される速度は印加パワーには依存するが、ガス圧には依存しない。ところがＮ2の活性化率はガス圧が低い方が高い。したがって、ガス圧が低い場合にはＡｒの比率を下げるのが好適あり、印加パワーが高い場合もＡｒの比率を下げるのが好適である。ここで本発明に用いる窒素原料としては、一般に知られているＮＨ3などの化合物を用いることができる。窒素ガスを窒素原料として用いた場合、装置が簡便で済む代わりに、Ｎ2は非常に安定で活性化しにくいので高い反応速度を得るのが難しい。本発明においてはサファイア基板をプラズマの中に置くことにより、Ｎ2が基板表面近傍で活性化することを利用するので、Ｎ2もアンモニアには劣るが利用可能な程度の成膜速度を得ることができる。
（ターゲットとサファイア基板の距離）
サファイア基板が直径100mmの場合、全面を均一に成膜するためにはターゲットの大きさは直径200mm程度が必要である。プラズマを安定にするために磁場をかけるのが一般的であるが、磁石を置く場所としてはターゲットの裏側になる。そうするとターゲット表面に磁場が集中するのでプラズマ密度もターゲット表面が高くなる。本発明では高エネルギーを持ったプラズマ粒子同士を基板表面で反応させるのが目的であるので、プラズマ密度ができるだけ高いところに基板を配置するのが好適である。ターゲットと基板の距離を離し過ぎると基板をプラズマ密度の高い所に置くことができなくなるので好ましくない。たとえば、直径200mmのターゲットに対してターゲットとサファイア基板の距離は40〜80ｍｍ程度が好適である。この距離は、本発明においては、サファイア基板をプラズマ中に置くことによりスパッター法によりＡｌＮ結晶膜が堆積されるので好ましい。
（プラズマの形状とプラズマを閉じ込める体積）
プラズマがチャンバーの壁面まで届いてしまうと壁面が汚れて其れを取り除くのは困難であるので、プラズマを閉じ込めるためにシールドを用いるのが一般的である。シールドはチャンバー壁面が汚れるのを防ぐためだけではなく、チャンバーにアースされていれば電極の働きをしており、プラズマの形状を規定する。真空度を上げるためには排気効率を良くする必要があり、そのためにはできるだけ小さいチャンバーの方がよい。しかしプラズマをあまり小さい所に閉じ込めるとシールドがプラズマで叩かれてシールドの成分が成膜される膜まで入ってしまう。特にシールド表面には必ず水分子が付いており、これがプラズマで叩かれて放出されると膜の中までOH,Oが入り込む。したがってターゲットに近接した寸法ではなく、ある程度離してシールドを配置するのが好ましく、少なくとも直径300mm程度以上が好ましい。
（ガス圧力・印加パワー）
ベース圧力が基本的には膜質を決めると考えられる。本発明では１×１０-5Pa以下、好ましくは５×１０-6Pa以下、の高真空が好適である。それより低真空度であると膜中に雰囲気から入る酸素などの不純物が成膜されたＡｌＮ中に入ってしまい、結晶に欠陥が導入されてしまうおそれがある。またベース圧力が十分下がっていてもプラズマを立てた時にシールド表面の水分などの不純物が叩き出されて膜質が低下することがある。
【００６８】
ガス圧力は高いとプラズマ中で粒子が衝突し合って運動エネルギーを失う。本発明のAlNシード層を成膜するためには、高い運動エネルギーを持ったAlとNとが基板表面で反応することが必要であるからあまり高いガス圧は好ましくない。しかし、あまりガス圧を低くするとN2のプラズマ粒子がAlターゲットに衝突して反応してしまう量も増えてしまうのでやはり好ましくない。したがって、一般的なスパッターガス圧である0.3〜0.8Paが適切である。印加パワーは成膜速度に比例するのであまり小さいと速度が十分得られない。雰囲気にあるO2、H2Oなどの残留ガス成分が不可避的に入り込むが、噛み込む量は時間当たりに一定だと考えられる。したがって、成膜速度が遅いと噛み込む量が相対的に増えるので膜中の純度が落ち好ましくない。できるだけ大きい成膜速度が必要であるので印加パワーは高い方がよい。ただし、あまり大きいパワーを印加するとシールドが直接プラズマで曝されるので、シールドから不純物が発生してしまう。したがって、適切な印加パワーは直径200mm程度のターゲットに対して500〜2500Wである。適切なガス圧が印加パワーによって変化する。印加パワーが大きいと適切な範囲でも比較的高いガス圧の方がよく、印加パワーが低い時は適切な範囲でも相対的に低いガス圧の方がよい。
（成膜温度）
成膜時の基板温度は、３００〜８００℃であることが望ましい。300℃未満の温度では、原子が基板に到達して単結晶を作るために移動する距離が十分ではなくなるので全面を覆うことができず、ピットが生成し始めやすい。基板表面で本発明のシード層を作製するという観点ではＡｌＮが分解し始める温度まで上げた方が有利であり、その温度は1200℃程度であるので、上限はもっと高い温度であるが、基板周りの固定ジグ、シールドも並行して温度が上がるためにそこからの脱ガスが多くなり不純物混入が増えてしまうので、あまり高い温度に設定しても結果は必ずしもよくならない。したがって、実際のプロセスでは800℃よりも上げない方がよい。ただし、より高温にしても高真空度が維持できる構造が達成できればより高い温度で成膜する方が結晶性を上げるのにさらに有利になると考えられる。
【００６９】
ＡｌＮ結晶膜の膜厚は１０〜５０ｎｍ、好ましくは２５〜３５ｎｍである。１０ｎｍより薄いと上に積むGaN結晶が（0001）面の結晶性を十分上げることが難しい。一方、５０ｎｍより厚いと上に積むGaNは（10-10）面の結晶性が悪化し始める。
【００７０】
本発明においては、ついでＡｌＮ結晶膜のシード層（１２）上に、下地層（１３）、ｎ型半導体層（１４）、発光層（１５）およびｐ型半導体層（１６）からなるＩＩＩ族窒化物半導体層（２０）を積層してＩＩＩ族窒化物半導体積層構造体（１０）を得る。サファイア基板（11）の上にシード層（１２）が形成されるとその上にＧａＮ系単結晶を成長させるのはホモエピタキシャル成長に近いので比較的容易である。広く行われているＭＯＣＶＤ法で欠陥密度の小さいＧａＮ系単結晶構造の成長が実現される。ＭＯＣＶＤ法は一般的な方法でよい。その概略は以下の通りである。
【００７１】
キャリアガスとして水素（Ｈ2）または窒素（Ｎ2）、ＩＩＩ族原料であるＧａ源としてトリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡ）またはトリエチルアルミニウム（ＴＥＡ）、Ｉｎ源としてトリメチルインジウム（ＴＭＩ）またはトリエチルインジウム（ＴＥＩ）、Ｖ族原料であるＮ源としてアンモニアが用いられる。
【００７２】
また、ドーパント元素のｎ型不純物には、Ｓｉ原料としてモノシラン（ＳｉＨ4）またはジシラン（Ｓｉ2Ｈ6）を利用できる。ドーパント元素のｐ型不純物には、Ｍｇ原料として例えばビスシクロペンタジエニルマグネシウム（Ｃｐ2Ｍｇ）またはビスエチルシクロペンタジエニルマグネシウム（ＥｔＣｐ2Ｍｇ）を用いることができる。
【００７３】
また、その際に流通するキャリアガスは、一般的なものを使用することができ、ＭＯＣＶＤなど気相化学成膜方法で広く用いられる水素や窒素を用いてよい。基板温度は、ＧａＮが分解を始める温度よりも低い必要がある。ＧａＮは950℃を超えると微妙に分解はじめ、1000℃以上では確実に分解する。この分解温度はＧａＮの結晶性にも依存する、欠陥がある場所から分解が始まると考えられるので、欠陥が少ない結晶ほど分解温度が高い。したがって微妙に分解が始まる温度で成長させると、欠陥がある場所は分解し、欠陥がない場所だけが残ることになるので、欠陥を極力少なく成長させるためには温度の設定が極めて重要である。適切な温度で成膜することにより上記の機構により成長に従って欠陥を減らすことができる。
【００７４】
ＡｌＮ結晶膜シード層/ＧａＮ系単結晶界面近傍のＧａＮ系単結晶は相対的に多い欠陥を含んでいる。これを一定の厚さを成長させると徐々に欠陥が抜けて欠陥密度の非常に低い単結晶を得ることができる。欠陥を抜くために必要な厚さは最低でも2μｍは必要であり、十分な結晶性を得るためには４〜8μｍが通常使用する範囲である。これより厚くしても効果が薄くなり、ソリが大きくなる。極端な場合には結晶にクラックが入り始める。ソリがあまり大きいと電極を付ける素子化工程でのフォトリソグラフィが困難になる。
【００７５】
本発明のＡｌＮ結晶膜シード層の上に成長させたＧａＮ系単結晶膜の結晶性は極めてよい。ここで改めて結晶性を定量化するための指標を述べる。GaN結晶の（0002）面と（10-10）面のX線回折におけるロッキングカーブの半値幅FWHM(Full Width at Half-Maximum for(0002) and (10-10) diffraction)を使うことにする。（０００２）面のロッキングカーブ半価幅（ＦＷＨＭ）が１００ａｒｃｓｅｃ以下、好ましくは６０ａｒｃｓｅｃ以下であり、かつ（１０‐１０）面のロッキングカーブ半価幅が３００ａｒｃｓｅｃ以下、好ましくは２５０ａｒｃｓｅｃ以下である。(10-10)面のＦＷＨMは貫通転位の量と相関があるとされているので、これは貫通転位の量が極めて少ないことを意味する。発光効率はこの貫通転位の量と相関する。なぜならばｐ-GaN, ｎ-GaＮ間を流れた電流のうちどれだけが光に変換されたかが発光効率であるが、貫通転位を通じて流れてしまう電流があるとその分発光効率は下がることになるからである。
【００７６】
ここでGaN系半導体層の成長に関してはAlNあるいはGaNを使った低温バッファーの上に成長させた場合と基本的には同じである。ただし成長温度は分解を始める近傍の温度を選択するという考え方があるので、上記で説明したように欠陥密度が低いほど高くできる。本発明ではAlN結晶膜シード層から成長するので欠陥密度が比較的低い所から成長させることができるという特徴がある。
【００７７】
ここでもう一度AlN結晶膜シード層の結晶性との関係を述べる。従来のAlN又はGaNのバッファー層を使った場合はバッファー層の結晶性はFWHMで表示すると(0002)面で数千〜数万arcsecのオーダーで、(10-10)面ではFWHMが測定できない。ところがAlN結晶膜シード層の結晶性は（0002）面と（10-10）面のX線回折のロッキングカーブの半値幅(FWHM)がそれぞれ１００arcsecおよび1.７度以下である。（0002）面についてはＧａＮ結晶がその結晶を引き継げばよい。(10-10)面についてはＧａＮを成長させている間に減っていく。MOCVDで成長中に欠陥を減らしていく機構が同一であってもスタート時点で残っている欠陥の密度が全く異なるので、多結晶になったものはどんなに適切な条件で厚く積んでも(10-10)面のＦＷＨMを300arcsec以下にすることは極めて難しい。
【００７８】
本発明においては、ＡｌＮ結晶膜のシード層（１２）上に、下地層（１３）、ｎ型半導体層（１４）、発光層（１５）およびｐ型半導体層（１６）からなるＩＩＩ族窒化物半導体層（２０）を積層してＩＩＩ族窒化物半導体積層構造体（１０）を得る。たとえば、シード層（１２）の上に、下地層（１３）、ｎ型コンタクト層（１４ａ）、ｎ型クラッド層（１４ｂ）、障壁層（バリア層）（１５ａ）と井戸層（１５ｂ）とからなる発光層（１５）、ｐ型クラッド層（１６ａ）およびｐ型コンタクト層（１６ｂ）からなるＧａＮ系半導体層（２０）を成膜する。以下に、その好適な実施態様例について説明するが、これらに限定されるものではなく、成膜方法も一般的なＭＯＣＶＤ法でよい。
（下地層およびｎ型半導体層）
ｎ型コンタクト層（１４ａ）およびｎ型クラッド層（１４ｂ）を含むn型半導体層（１４）において、ｎ型コンタクト層（１４ａ）の下に下地層（１３）を設ける。下地層（１３）に用いる材料としては、即ちＧａＮ系化合物半導体が用いられ、特に、ＡｌＧａＮ、又はＧａＮを好適に用いることができる。下地層の膜厚は０．１μｍ以上が好ましく、より好ましくは０．５μｍ以上であり、１μｍ以上が最も好ましい。
【００７９】
ｎ型コンタクト層（１４ａ）は、Ｓｉ、Ｇｅ等のｎ型不純物がドープされていることが好ましく、また下地層及びｎ型コンタクト層を構成するGaN系半導体は同一組成であることが好ましい。これらの合計の膜厚は特に制限されないが、１〜２０μｍとするのが好ましい。
【００８０】
ｎ型コンタクト層（１４ａ）と発光層（１５）との間には、ｎ型クラッド層（１４ｂ）を設けられる。その膜厚は、特に限定されないが、好ましくは５〜５００ｎｍである。
（ｐ型半導体層）
ｐ型クラッド層（１６ａ）及びｐ型コンタクト層（１６ｂ）はｐ型半導体層（１６）を構成する。ｐ型クラッド層（１６ａ）としては、そのバンドギャップエネルギーが発光層（１５）のバンドギャップエネルギーより大きくなる組成であり、発光層（１５）へのキャリアの閉じ込めができるものであれば特に限定されない。たとえばＡｌＧａＮが好適に使用される。ｐ型クラッド層（１６ａ）の膜厚は、特に限定されないが、好ましくは１〜４００ｎｍである。
【００８１】
ｐ型コンタクト層（１６ｂ）としては、たとえばＧａＮ、ＡｌＧａＮが好適に使用され、その膜厚としては５０〜３００ｎｍが好ましく、さらに好ましくは１００〜２００ｎｍである。ｐ型不純物としては、特に限定されないが、好ましくはＭｇが挙げられる。
（発光層）
発光層（１５）も特に制限されないが、障壁層（バリア層）（１５ａ）となるｎ型ＧａＮ層と井戸層（１５ｂ）となるＩｎＧａＮ層を交互に積層させた多重量子井戸構造を有するのが好適である。
【００８２】
ＩｎＧａＮ層の成長ではＴＭＩを供給するのが好適であり、成長時間を制御しながら、断続的にＩｎを供給する。キャリアガスはN2が好適ある。バリア層（ｎ型ＧａＮ層）と井戸層（ＩｎＧａＮ層）の膜厚は発光出力が最も高くなる条件を選択する。最適膜厚が決定されたうえで、ＩＩＩ族の原料供給量と成長時間を適宜選ぶことができる。成長温度はサセプターの温度で７００℃から１０００℃の間が好ましい。しかし、井戸層の成長においては高い温度ではｌＩｎが成長膜中に取り込まれにくくなり、所定の波長を発光させるために必要な量のInを固溶させることができなくなる。そのため、成長温度はあまり高くならない範囲内で選択される。バリア層の方はできるだけ高い温度の方が結晶性を維持しやすいが、あまり高くすると井戸層のＩｎＧａＮが分解してしまうからである。発光層（１５）は最後にバリア層（15ａ）を成長させて終了させる（最終バリア層）のが好適である。
【００８３】
ｐ型コンタクト層（１６ｂ）の成長はたとえば次のように行うのが好ましい。ＴＭＧ、ＴＭＡおよびドーパントであるＣｐ2Ｍｇを、キャリアガス（水素または窒素、ないしは両者の混合ガス）およびＮＨ3ガスとともに上記のｐ型クラッド層（１６ａ）上に送りこむ。この時の成長温度はサセプターの温度で９８０〜１ １ ０ ０℃の範囲が望ましい。ウエハーの温度では８３０〜９７０℃である。それより低い温度であると、結晶性の低いエピタキシャル層が形成されてしまい、p-GaNのホール密度が上がらなくなるおそれがある。また高い温度では、下層に位置する発光層のうち、井戸層のＩｎＧａＮが分解してＩｎが析出してしまう可能性がある。
【００８４】
成長圧力については、特に制限はないが、好ましくは５０ｋＰa（５００ｍｂａｒ）以下がよい。ドーパントとして送りこんだＭｇが５０ｋＰa（５００ｍｂａｒ）以下の成長条件であると、ｐ型コンタクト層中の２次元方向（成長基板の面内方向）のＭｇ濃度分布が均一になるからである。
【００８５】
なお、成長速度の決定は、ウエーハー断面のＴＥＭ観察または分光エリプソメトリーによりｐ型コンタクト層の膜厚を計測し、成長時間で割り返して求める。また、ｐ型コンタクト層中のＭｇ濃度は一般的な質量分析装置（ＳＩＭＳ）によって求めることができる。
（透明電極/正極ボンディングパッドおよび負極ボンディングパッドの作成）
このようにして得られた積層半導体層（２０）のｐ型コンタクト層（１６ｂ）の上に、フォトリソグラフィー法を用いて透光性正極（１７）を作製する。後述するように、透光性正極（17）上には正極ボンディングパッド（１８）が形成される。
【００８６】
透明電極を成膜するためのスパッタリングは、従来公知のスパッタリング装置を用いて従来公知の条件を適宜選択して実施することができる。窒化ガリウム系化合物半導体層を積層した基板をチャンバー内に収容する。チャンバー内は真空度が１０-4〜１０-7Ｐａとなるまで排気する。Arガスをチャンバー内に導入し、０．１〜１０Ｐａにした後に放電を行う。好ましくは０．２〜５Ｐａの範囲に設定する。供給する電力は０．２〜２．０ｋＷの範囲が好ましい。この際、放電時間と供給電力を調節することによって、形成する層の厚さを調節することができる。
【００８７】
次に、フォトリソグラフィとドライエッチングによりｎ型コンタクト層（１４ａ）上の露出領域（１４ｃ）を露出させる。保護膜を全面に成膜後フォトリソグラフィによりパッド成膜部分を取り除き、真空蒸着により正極ボンディングパッド（１８）および負極ボンディングパッド（１９）を透光性正極（１７）上およびｎ型コンタクト層（１４ａ）上に同時に形成する。あるいは、上記の保護膜を用いないで、それぞれ正極ボンディングパッド（１８）および負極ボンディングパッド（１９）を作製することもできる。
【００８８】
電極を作製した半導体ウェハーを用いて、常法によりチップに分離して、図２に示す発光素子１が得られる（上記保護膜を用いない場合）。
【００８９】
なお、本発明の発光素子の製造方法は、上述した例に限定されるものではなく、GaN系半導体層の成膜は、スパッタ法、ＭＯＣＶＤ法（有機金属化学気相成長法）、ＨＶＰＥ法（ハライド気相成長法）、ＭＢＥ法（分子線エピタキシー法）等、半導体層を成長させることのできる如何なる方法とを組み合わせて行なってもよい。
【００９０】
本発明の製造方法においては、サファイア基板表面に、シード層として、縦断面ＴＥＭ（透過型電子顕微鏡）写真の２００ｎｍ観察視野において結晶粒界が観察されないＡｌＮ結晶膜を形成させ、ついでＩＩＩ族窒化物半導体からなる、下地層、ｎ型半導体層、発光層およびｐ型半導体層を積層してなるＩＩＩ族窒化物半導体積層構造体を反応炉を用いて製造するに際し、少なくとも下地層を成膜したＩＩＩ族窒化物半導体積層構造体ウエハーを反応炉から取り出し、ついで次の成膜を別の反応炉で行なう。
【００９１】
本発明方法においては、たとえば、サファイア基板//下地層/n-GaNコンタクト層/n-クラッド層/MQW/p-クラッド層/p-GaNコンタクト層の構成を採り、MQWはSiドープ GaN/InGaNの障壁層/量子井戸層を４〜８層繰り返した後、最終障壁層の構造を採る場合、基本的にはガスの種類と温度を変えることで薄膜の種類を変えて積み上げていくことができる。GaN系とGaAs系、GaP系とでは反応温度が大きく異なり、GaAs系が５００〜７００℃であるのに対し、GaN系は７００〜１２００℃である。ここで重要なことは酸化ガリウム（Ga２O３）が８００℃以上で蒸気圧が高くなり、昇華を始めることである。したがってGaAs系やGaP系では一度大気に出して表面が酸化されると取り除く方法が無いが、GaN系では８００℃以上の温度になると表面の酸化ガリウムは昇華して飛んでしまう。
【００９２】
また、半導体特性が重要な層、すなわち電子を流す層は少量の酸素がNと置換すると特性に大きな変化があるが、下地層ではそれほど極端に酸素の影響は出ない。
【００９３】
以上を考慮するとGaN系の半導体発光素子では大気中に出しても問題が少ない界面がいくつかある。そこで、反応炉を分けることで反応炉内の雰囲気を一定に保つことができ、波長の制御をより精度良くできるようになる。特に波長を決めるのはMQWの成長で障壁層、量子井戸層の厚さと井戸層の組成である。井戸層の成長温度が1℃動くと波長が１nm動くことが、実験の結果でわかっており、ウエハー面内、ウエハー間、操炉と操炉間において再現良く同じ温度で操業することが求められている。
【００９４】
堆積物が反応炉内に溜まってしまうために同じものができなくなることに対する対策としては、以下の２点がある。
【００９５】
ａ）１００℃以下の温度の場所では反応が起きないとされているので、壁面を冷却する。
【００９６】
ｂ）どうしても温度が上昇する壁面は、堆積物が付着していくのを防ぐことができない。そこで、取り替えやすい消耗部品にして定期的に取り替えることになる。このような消耗部品としてはウエハーを保持し、加熱するためのウエハーキャリヤー（ウエハーホルダー、サセプター）、ならびに炉壁保護のための炉内シールド等がある。これらの消耗部品のうち、ウエハーキャリヤー温度はウエハーと同じ温度になっており、炉内シールド温度もウエハーに近い温度になっているので、成膜した量とほぼ同じ量の堆積物が溜まっていくことを防ぐことは難しい。したがって、消耗部品は、堆積物が厚くなり剥がれ始めると交換しなければならないし、排気管などに堆積物がついてガスの流れが変わってきてしまうと、反応炉を開放して清掃する必要がある。
【００９７】
一般にこのようなウエハーキャリヤーやシールドの交換、反応炉の開放・清掃を行った後は全く同じ操炉パラメーターを入れても同じ波長にはならない。波長を正確に目標値に合わせるためには運がよくて２回、場合によっては7回程度ためし操業をする必要がある。したがってウエハーキャリヤーの交換、シールド類の交換、反応炉の開放・清掃などは極力少なくした方が狙い通りの波長を得ることができる。上記の構成のうち各層の概略の厚さは以下のとおりである。下地層が3〜8μm、n-GaNコンタクト層が1〜3μｍ、n-クラッド層が5nm〜500nm, MQWが合計で50〜150nm、p-クラッド層が10〜50nm、p-GaNコンタクト層が100〜300nmである。波長を決めるMQWは全体の厚さの約0.5％である。ｎ-クラッド層からｐ-GaNコンタクト層まで足しても全体の約4％である。ウエハーキャリヤー交換、シールド交換、反応炉の開放・清掃までの時間は大まかにはトータルでどれだけの厚さを成膜したかによる。MQWだけを成膜する反応炉を別にすれば200倍もつことになる。ｎ-クラッド層からｐ-GaNコンタクト層までを成膜する反応炉を別にしても25倍長持ちさせられる。下地層は結晶性と厚さが正確に出ていれば良く、MQWほど微妙ではないので、毎回ウエハーキャリヤーとシールド類を交換しても問題はない。むしろパーティクルの発生を考慮すると毎回交換したほうがウエハーへのパーティクル付着量を減らすことができる。
【００９８】
したがって波長収率を極力あげるためにはMQWを成長する反応炉と下地層を成長させる反応炉とを分けるのが好適である。大気に出さないで反応炉を変える方法もあるが、一度大気に出しても問題が無ければ、大気中に取り出すことは特別な反応炉でなくてもよくなるので、生産性を考慮すると、極めて有利である。
【００９９】
下地層の厚さによっても一度大気中に取り出すことの有利点の重みが異なってくる。たとえば５0μｍ堆積するとウエハーキャリヤーやシールド類を交換しなければならないとする。MOCVD炉を開放・清掃をした場合、目的の波長を得るまでに必要な操炉回数を4回とする。下地層を10μｍとすると次の開放・清掃まで5回しか操炉できない。したがって5回のうち１回しか十分な特性が得られる操炉ができない。もし下地層が3μｍであったら次の開放・清掃まで16回操炉できる。したがって16回のうち12回は十分な特性が期待できる操炉ができる。下地層を成長させる反応炉とMQWを成長させる反応炉を分ける利点が明確にでるのはLED構造の設計で下地層の厚さが5μｍ以上の場合である。
【０１００】
以上のような観点から、本発明の一つの態様においては、下地層を成膜したＩＩＩ族窒化物半導体積層構造体ウエハーを反応炉から取り出す。下地層の厚さは、サファイア基板から4μｍ以上であるのが好適である。
【０１０１】
本発明の一つの態様においては、ｎ型半導体層を成膜したＩＩＩ族窒化物半導体積層構造体ウエハーを反応炉から取り出す。下地層の厚さはどのようなLED構造を作るかによっても必要な厚さが異なってくる。高輝度LEDを作る場合はできるだけ結晶性と取り出し効率を考慮するとできるだけ厚い方が有利である。しかし、あまり厚くするとウエハーのソリが大きくなり、素子化工程が困難になったり、波長分布が悪くなる。また、厚くなるとMOCVD炉に付着する堆積物の量が増えるのでパーティクルが発生しやすくなる。下地層が厚くなると当然成長時間が長くなるので生産性が落ちコスト的には不利である。下地層を厚くしたときの不利益と利点とを考えると、下地層とｎ型半導体層の厚さの合計が６μｍ以上であるのが本発明に好適である。
【０１０２】
本発明の一つの態様においては、発光層の成膜を別の反応炉で行ない、ついでＰ型半導体層は同一の反応炉もしくはさらに別の反応炉で行なうことができる。
【０１０３】
本発明方法においては、ＩＩＩ族窒化物半導体積層構造体ウエハーを成膜途中で反応炉から少なくとも１回取り出すことが必要であり、取り出されたＩＩＩ族窒化物半導体積層構造体ウエハーは、上記のように次の成膜を別の反応炉で行なう。
【０１０４】
ＩＩＩ族窒化物半導体積層構造体ウエハーを反応炉から取り出すに際しては、大気中に取り出し得るが、窒素ガス、Ａｒ等の雰囲気中に取り出すこともできる。
【０１０５】
下地層はHVPE装置で成膜することもできる。
【０１０６】
ＩＩＩ族窒化物半導体積層構造体ウエハーを反応炉から取り出し、別の反応炉で成長させる場合、別の反応炉で成長させる層膜厚が5000Å以下であると反応炉内のシールド交換・炉内清掃をする頻度を数十分の一にすることができる。ｎ-cladからp-コンタクトの厚さは通常３０００Å程度であるのでMQWを成長させる反応炉のシールド交換・炉内清掃するまでの操炉数を数百回にできる。そうすると波長を正確に目標値に入れるための条件だし操炉の負担を１％程度にまで軽くすることができる。
【０１０７】
本発明の発光素子は、上述の発光素子の他、レーザ素子や受光素子等の光電気変換素子、又は、ヘテロ接合ハイポーラトランジスタ（ＨＢＴ）や高電子移動度トランジスタ（ＨＥＭＴ）等の電子デバイスなどに用いことができる。これらの半導体素子は、各種構造のものが多数知られており、本発明に係る発光素子の構造は、これら周知の素子構造を含めて何ら制限されない。
【０１０８】
本発明の発光素子は、例えば当業界周知の手段により透明カバーを設けてランプにすることができる。また、従来より、発光素子と蛍光体と組み合わせることによって発光色を変える技術が知られており、このような技術を何ら制限されることなく採用することができる。例えば、蛍光体を適正に選定することにより、発光素子より長波長の発光を得ることも可能となり、また、発光素子自体の発光波長と蛍光体によって変換された波長とを混ぜることにより、白色発光を呈するランプとすることもできる。
【０１０９】
また、ランプとしては、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等、何れの用途にも用いることができる。
【０１１０】
本発明の窒化ガリウム系化合物半導体発光素子から作製したランプは発光出力が高く、駆動電圧が低いので、この技術によって作製したランプを組み込んだ携帯電話、ディスプレイ、パネル類などの電子機器や、その電子機器を組み込んだ自動車、コンピュータ、ゲーム機、などの機械装置類は、低電力での駆動が可能となり、商い特性を実現することが可能である。特に、携帯電話、ゲーム機、玩具、自動車部品などの、バッテリ駆動させる機器類において、省電力の効果を発揮する。
【実施例】
【０１１１】
実施例１
（１）ＡｌＮ結晶膜シード層
直径100ｍｍ厚さ0.9ｍｍのC面サファイア基板を用意した。基板はオフ角0.35度で切り出してあり、表面はRa≦２Åであった。この基板を投入直前に純水を500rpmで回転している箇所にかけて洗浄し、その後2000rpmに回転数を上げて乾燥した。５Nの高純度Alのターゲットがついたスパッター機にセットしてシード層を成膜した。ターゲット直径は200mmでターゲットとサファイア基板の距離（ＴＳ距離）は60mmである。表面プラズマ処理の印加方法としてはサファイア基板とチャンバーの間にRFパワーを印加した。AlNシード成膜の印加方法はターゲットとチャンバーの間にRFパワーを印加した。成膜条件は次のとおりであり、表面を整えるための表面プラズマ処理とＡｌＮ成膜のための処理の2段階になっている。
【０１１２】
（表面プラズマ処理）
ヒーター温度  ６００℃、Ａｒ流量  ０ｓｃｃｍ、Ｎ2流量  ７５ｓｃｃｍ、印加パワー  ３０Ｗ，トータルガス圧  １．０Ｐａ、ベース圧力  ４×１０-6Pa、ＴＳ距離  ６０ｍｍ、印加時間１５秒
（ＡｌＮ成膜）
ヒーター温度  ６００℃、Ａｒ流量  ２５ｓｃｃｍ、Ｎ2流量  ７５ｓｃｃｍ、印加パワー  １５００Ｗ，トータルガス圧  ０．５Ｐａ、ベース圧力  ４×１０-6Pa、ＴＳ距離  ６０ｍｍ、印加時間１００秒
処理終了後、装置からウエハーを取り出し、XRD測定を行った。得られたAlNシード膜の特性は次のとおりであった。
【０１１３】
Ｒａ  １．２Å、酸素濃度  ２．８原子％、ＦＷＨＭ（０００２）３１arcsec、ＦＷＨＭ（１０−１０）１．４度
図３および図４は、それぞれ得られたＡｌＮ結晶膜のシード層の縦断面ＴＥＭ写真および平面ＴＥＭ写真を示す。図3において見られる2つの層は、下層がサファイア基板、上層がAlN結晶膜シード層を示す。図3の視野は約６０nmであるが、それをずらしながら4視野観察したが、格子像の濃淡は見られず結晶粒界は観察されなかった。図4においては50nm x 60nmの視野であるが、少しずつずらして２００ｎｍ四方観察した結果、柱状結晶に対応する結晶粒界は観察できなかった。
（２）GaN系半導体積層構造体
一回の操炉で8枚のウエハーの投入が可能であるが、この実施例では1枚投入して残りの7枚はダミーウエハーをいれた。20回操炉を繰り返した。表面検査機による外観収率がパーティクルの増加で増えてきたところでウエハーキャリヤー、シールドを交換した。反応炉の開放・洗浄は20回程度の操炉では必要なかった。ウエハーキャリヤー、シールドの交換回数は、前半の反応炉で６回、後半の反応炉で2回であった。
【０１１４】
MOCVD法によるGaN系半導体層（２０）の成長条件は次のとおりであった。
【０１１５】
（ア  下地層（１４ａ）（アンドープGaN））
トータルガス圧力  ４００mbar；サセプター温度  １１００℃；H2流量  ３０slm；N2流量  ０slm；TMG流量  ３００sccm；NH3流量  ７slm；SiH4流量  ０sccm
（イ  ｎ−コンタクト層（１４ｂ）（n−GaN））
トータルガス圧力  ４００mbar；サセプター温度  １１００℃；H2流量  ３０slm；N2流量  ０slm；TMG流量  ３００sccm；NH3流量  ７slm；SiH4流量  １２０sccm
（ウ  n−クラッド層（１４ｃ））
トータルガス圧力  ４００mbar；サセプター温度  ７６０℃；H2流量  ０slm；N2流量  ５０slm；TMG流量  ０sccm；TEG流量  ２５０sccm；NH3流量  １８slm；TMI流量  ２０sccm；SiH4流量  ５０sccm；Cp2Mg流量  ０sccm
（エ  発光層（１５））
トータルガス圧力  ４００mbar；サセプター温度  ７６０/９８０℃；H2流量  ０slm；N2流量  ５０slm；TMG流量  ０sccm；TEG流量  １５０sccm；NH3流量  １８slm；TMI流量  １２０/０sccm；SiH4流量  ０/３０sccm；Cp2Mg流量  ０sccm
（オ  ｐ−クラッド層（１６ａ））
トータルガス圧力  ４００mbar；サセプター温度  １０４０℃；H2流量  ３０slm；N2流量  ０slm；TMG流量  １８０sccm；TEG流量  ０sccm；NH3流量  ２１slm；TMI流量  ０sccm；SiH4流量  ０sccm；Cp2Mg流量  １３０sccm
（カ  ｐ−コンタクト層（１６ｂ））
トータルガス圧力  ４００mbar；サセプター温度  １０４０℃；H2流量  ３０slm；N2流量  ０slm；TMG流量  １８０sccm；TEG流量  ０sccm；NH3流量  ２１slm；TMI流量  ０sccm；SiH4流量  ０sccm；Cp2Mg流量  ２６０sccm
なお、成長速度はいずれも２μｍ/hrであった。
【０１１６】
MOCVD法によりGaN単結晶下地層を成長させた。Ｇａの原料として、有機金属材料であるトリメチルガリウム（ＴＭＧ）、Ｎ源として、アンモニア（ＮＨ3）を用いた。キャリアガスはH2である。ここでウエハーを取り出した。
【０１１７】
次にウエハーを違うMOCVD反応炉に移して、ドーパントを添加してｎ−コンタクト層（n-GaN）層を成膜した。ｎ型半導体層にはドーパント材料として、Ｓｉを用いた。Ｓｉ原料としてモノシラン（ＳｉＨ4）用いた。ドーパントはキャリアガスとともに供給されるが、その供給濃度はＴＭＧ供給量との比率で制御した。そこでキャリヤーガスをH２からN２に切り替えて、ｎ-クラッド層/MQW/ｐ-クラッド層/ｐ-GaNコンタクト層を成長させた。MQWの成長が終了した後キャリヤーガスをN２からH２に切り替えてｐ−クラッド層/p-GaNコンタクト層を成長させた。
【０１１８】
積層構造体は、サファイアのC面（（０００１）結晶面）からなる基板上に、ＡＩＮ結晶のシード層25nm,  その上にアンドープＧａＮ下地層（膜厚＝６μｍ）、Ｓｉドープｎ型ＧａＮコンタクト層（膜厚＝２μｍ）、Ｓｉドープｎ型I n0.01Ga0.99Nクラッド層（膜厚＝50ｎｍ）、６層のＳｉドープＧａＮバリア層（膜厚＝１４．０ｎｍ）と５層のアンドープln0.20Ga0.80Nの井戸層（層厚＝２．５ｎｍ）からなる多重量子井戸構造の発光層、Ｍｇドープｐ型A l0.07Ga0.93Nクラッド層（層厚＝２０ｎｍ）及びＭｇドープｐ型Aｌ0.02Ga0.98Nコンタクト層（層厚＝１５０ｎｍ）を積層して構成した。
【０１１９】
Mgドープｐ型クラッド層を成長させるためにサセプター温度を980℃から1040℃に昇温する。昇温と同時にキャリヤアガスをN２からH２に切り替え、その後TMGとTAG、Cp2Mgを所定量ながしてＭｇドープＡlGａＮ層からなるクラッド層、コンタクト層の気相成長を終了させた後、MOガスの導入を切り、電源を切ることで自然冷却した。
【０１２０】
（熱処理＋N２プラズマ処理）
MOCVD炉からウエハーを取り出し、N２プラズマ処理装置に移した。ベース圧力は7x10-6Paになっている真空装置で、ウエハーをＡｌＮ製のウエハーホルダーに載せ、ロードチャンバーからロボットのあるトランスファーチャンバーに移し、ついでプラズマ処理チャンバーに移した。PBN（熱分解窒化ホウ素）コートのカーボン平面ヒーターにウエハーを密着させる形でチャックした。チャックの材質はMoであり表面をAlN溶射でコートされている。ウエハーの対面60mmのところに表面Alの板の裏に永久磁石を配置し、Al板には配管を通して冷却水を流した。はじめにダミー基板を入れてチャックした後、Al板とチャンバーの間にDC電圧を印加してAｒガスを0.5Paで導入し放電を起こしてAl板の表面をスパッターでたたき出し、表面をエッチングした。その他のシールドはチャンバーから熱的に浮かし、ダミー基板が1000℃になるまで加熱した。その結果、すべてのシールドが200℃以上に加熱された。
【０１２１】
ダミー基板を取り出し、GaN系積層構造体ウエハーを投入し、その後N２を導入しウエハーホルダーのチャックとシールドとの間にRF電圧をかけて放電させて、N２プラズマ処理した。放電条件は次のとおりであった。
【０１２２】
温度３００℃、N2ガス圧力  ３．０Ｐａ、パワー５０Ｗ，時間６０秒、なお、ｐ−GaNコンタクト層のロッキングカーブ半値幅は、（０００２）面と（１０−１０）面でそれぞれ４５arcsecおよび２１５arcsecであった。
（３）ＬＥＤチップ
上記のｐ型コンタクト層を備えたエピタキシャル積層構造体ウエハーを用いてＬＥＤチップを作製した。先ず、ｐ型コンタクト層上に、スパッタ法によってＩＴＯよりなる正極を形成した。以下の操作により、窒化ガリウム系化合物半導体上に、ＩＴＯよりなる導電性透光性酸化物電極層の形成を行った。
【０１２３】
まず、公知のフオトリソグラフィー技術及びエッチング技術を用いて、ｐ型ＡＩＧａＮコンタクト層上に、ＩＴＯからなる導電性透光性酸化物電極層を形成した。導電性透光性酸化物電極層の形成では、まず、窒化ガリウム系化合物半導体を積層した基板をスパッタリング装置内に入れ、ｐ型ＧａＮコンタクト層上に初めにＩＴＯおよそ２ｎｍをＲＦスパッタリングにより成膜し、次にＩＴＯおよそ４００ｎｍをＤＣスパッタリングにより積層した。なお、ＲＦ成膜時の圧力はおよそ0.3Ｐａ、供給電力は０．５ｋＷとした。ＤＣ成膜時の圧力はおよそ０．８Ｐａ、供給電力は1．５ｋＷとした。一緒にガラス上に成膜したITO膜を測定したところ460nmの光の透過率93%、抵抗18Ω/□であった。
【０１２４】
負極を形成する領域にドライエッチングを施し、その領域に限り、Ｓｉドープｎ型ＧａＮコンタクト層の表面を露出させた。チップ表面を保護する目的でＳｉＯ２の保護膜を1000Ａ  ＲＦスパッターで成膜した。次に、その保護膜をパッドを成膜するところをフォトリソグラフィを使って穴を開け、次に、真空蒸着法により、ＩＴＯ膜層上の一部、および露出されたＳｉドープｎ型ＧａＮコンタクト層上に、Tiからなる第１の層（膜圧＝10ｎｍ）、Ptからなる第２の層（層厚＝200ｎｍ）、Ａｕからなる第３の層（膜圧＝300ｎｍ）を順に積層し、それぞれ正極ボンディングパッド層および負極を形成した。
【０１２５】
AlNシード層を使うとサファイアとGaNとを単結晶でつないでいるので低温バッファーで作ったウエハーに比べて非常に大きな応力がかかっている。この応力のためにそのまま研削して薄くしていくとウエハーが割れてしまうおそれがある。そこで分離のためのレーザーによるスクライブをエピ面側から研削・研磨前に入れるのが好ましい。エピ面はレーザー光を吸収するのでレーザーの焦点をサファイア表面に合わせて操作するときれいに飛んでしまう。ただしエピ面側からレーザーをあてるとレーザーによって切り取られた側面はダメージをうけるのでそのダメージを取り除くために、たとえば濃リン酸、195℃で処理するのが好適である。素子化工程が終了後、サファイア基板の裏面を、ダイヤモンド微粒の砥粒を使用して研削・研磨し、最終的に鏡面に仕上げた。その後、積層構造体を裁断し、３５０μｍ角の正方形の個別のＬＥＤへと分離した。得られたＬＥＤの構造は上記保護膜の形成以外は前記の図２と同様である。
【０１２６】
なお、直径100mmのウエハーから最外周2mmのチップを除くと約61000個のチップが得られた。全部で20回操炉しており、20枚のウエハーがある。またすべてのチップを全数、外観検査機を通した後、ESD（静電気放電）テストし、その後プロバーソーターにかけチップとしての総合収得数を確認した。ソーター条件を表１に示す。
【０１２７】
【表１】
2010073760.tif 000003
【０１２８】
ESDテストではIR（20V）が10μA以上のものはESDテストの前に不適格として抜き出した。
【０１２９】
なお、If，Vf（１μA），Vf（２０mA），IR（２０Ｖ），VR（１０μA）およびPoの値の持つ物理的意味づけは以下のとおりである。
【０１３０】
Ifは発光させている電流値である。Vf（１μA）は１μA順方向に電流を流したときの電圧である。発光する前の電流値であるので、リークがあるとその分値が下がってくる。よってできるだけ高い値の方がよい。Vf（２０mA）はいわゆる駆動電圧であり、できるだけ低い方がよい。Ｐ型半導体層のキャリア濃度が十分高くないとＰコンタクトでオーミックが取れず、この値が跳ね上がる。IR（２０Ｖ）は逆方向に２０Ｖかけたときの漏れ電流である。リーク特性を表す。信頼性との相関があり、キャリア濃度が上がって輝度が上がってもこの値が大きくなってくると不適である。VR（１０μA）は逆方向に１０μA流したときの電圧である。大きいリークがなければ普通は２０Ｖ以上になる。２０Ｖが上限なので問題が無ければ２０Ｖの表示になる。２０Ｖ未満の場合はリークが大きすぎることになる。IRとVRは当然ながら相関する。IRが大きいものはVRが２０Ｖ以下になる。ただしVRが２０Ｖの物の中でもリーク特性の差がIR値から見ることができる。Poは２０mA流したときの出力である。有効に光で取り出すことができたエネルギーである。Ｐコンタクト層のキャリア濃度はまずVfに最も敏感に効いてくるが、同じVfであっても、キャリア濃度によって出力が異なる。
【０１３１】
20回操炉した20枚のウエハーのソーターによる測定値の平均値を表２に示す。また合計約800000個の値から波長の標準偏差とPoの標準偏差を表２に併せて示す。
【０１３２】
後述する比較例１と比較するとすべての項目で飛躍的な改善ができたことが確認できる。第一プロセスはほぼ3回に一回シールド交換・炉内清掃を行っている。3回目には時々パーティクルが増えてくるのでIR平均が0.33μAとやや悪く、ESD収率も90％近辺でとどまっている。また第2プロセスがN-GaNの2μｍがあるので20回もたず10回目でシールド交換・炉なし清掃をおこなった。そのためその後5ラン程度は波長が狙い通りに作れなかったのでλｄとPoの分布が多少広い。
【０１３３】
【表２】
2010073760.tif 000004
【０１３４】
比較例１
MOCVDを前半と後半に分けずに連続して成膜した。3回目からパーティクルの発生が多くなるので外観収率が低下した。5回目にウエハキャリヤーとシールドを交換すると波長がずれたので調節しているうちにまたパーティクルが多くなり、ウエハーキャリヤーとシールドの交換が必要となった。したがって、波長分布が極めて広くなっている。パーティクルの発生が多いのでリーク特性が悪い。総合収率はきわめて低い。結果を表２に示す。
実施例２
MOCVDの前半をn-GaNコンタクト層まで行い、そこで反応炉を取り替え、n-クラッド/MQW/p-クラッド/p-GaNコンタクト層を成長させた。その他は実施例１と同じである。前半は8μ程度成膜するので、3回目からパーティクル発生した。そこで2回でウエハーキャリヤーとシールドを交換した。後半は一度も変える必要がなかった。第一プロセスはほぼ2回でシールド交換・炉内清掃を行った。目視でわかる範囲でパーティクル発生は全くなく20枚全部が完全ミラーであった。IRは0.1μA以下であり、ESD収率も97.5％、λｄとPo分布も非常に良い。総合収率ではねられた内容を見ると波長（455-465nm）からずれたものがほとんどで、表面検査、その他の特性で落ちたものは合計で4.8%であった。結果を表２に示す。
実施例３
MOCVDの前半をn-クラッド層までおこない、そこで反応炉を取替え、MQW/ｐ-クラッド/p-GaNコンタクト層を成長させた。その他は実施例１と同じである。その結果を表２に示す。N-cladにはInが入っているのでInが酸化してしまうと取り除くことはできない。Inの濃度が0.01で低いので特性低下の比率は低いが全体に特性が低下している。総合収率がは全体の低下が効いて大きく低下している。また第一プロセスでn-クラッド層まで積むと、n-クラッド層の温度が低いために堆積物が剥がれやすくなり、パーティクル量が若干増えているために、IR特性とESDが若干悪い。
実施例４
MOCVDの前半をMQWまで行い、そこで反応炉を取替え、p-クラッド/p-GaNコンタクト層を成長さた。その他は実施例１と同じである。その結果を表２に示す。最終障壁層はSi ドープ GaNであるのでこの部分での特性劣化はないが、MQWを成膜するチャンバーを2操炉ごとにシールド交換したので、波長分布が広くなっている。
実施例５
MOCVDの前半をp-クラッド層まで行い、そこで反応炉を取替え、p-GaNコンタクト層を成長させた。その他は実施例１と同じである。その結果を表２に示す。P-クラッド層にはAlが入っているのでAlが酸化されると取り除けない。さらに、MQWを成膜する反応炉のシールドを2操炉ごとに交換すると波長分布が広くなるので、パーティクルは多少出ても5操炉ごとに交換した。したがってパーティクルが多く、IR特性、ESDはかなり悪い。ただし比較例１と比べると格段の改善が認められる。
【産業上の利用可能性】
【０１３５】
本発明によれば、Gaの酸化物が800℃以上で昇華しやすいことを利用して、たとえば下地層成膜とMQW層成膜のチャンバーを分けることで量産のときの操炉を安定させることができ、収率を飛躍的に向上させることができ、結晶性が向上したＩＩＩ族窒化物半導体積層構造体を生産性良く得ることができる。
【図面の簡単な説明】
【０１３６】
【図１】本発明のＩＩＩ族窒化物半導体積層構造体の一例を模式的に説明する断面概略図。
【図２】本発明のＩＩＩ族窒化物半導体積層構造体を用いた発光素子の一例を模式的に説明する断面概略図。
【図３】本発明の実施例１で得られたＡｌＮシード層の縦断面ＴＥＭ写真。
【図４】本発明の実施例１で得られたＡｌＮシード層の平面ＴＥＭ写真。
【符号の説明】
【０１３７】
１    発光素子
１０    ＩＩＩ族窒化物半導体積層構造体
１１    サファイア基板
１２    シード層
１３    下地層
１４    ｎ型半導体層
１５    発光層
１６    ｐ型半導体層
１７    透光性正極
１８    正極ボンディングパッド
１９    負極ボンディングパッド
２０    ＩＩＩ族窒化物半導体層
【図１】
2010073760.tif 000005
【図２】
2010073760.tif 000006
【図３】
2010073760.tif 000007
【図４】
2010073760.tif 000008