(57)【要約】【課題】バックゲート電極を有するＴＦＴの製造方法として裏面露光を用いて露光して後、イオン注入法を用いて高濃度ドレイン領域を形成し、ゲート電極をマスクとして低濃度ドレイン領域を形成すると、低濃度ドレイン領域中にはバックゲート電極端を配置することができず、低濃度ドレイン領域中での電界集中の緩和が困難になるという課題がある。【解決手段】絶縁基板１０Ｓｕｂの表面側にフォトレジスト層１１Ｐｒを塗布し、乾燥させる。そして、絶縁基板１０Ｓｕｂの裏面から、８８°程度に傾けて露光し、続けて現像工程を行う。この工程を用いることでバックゲート電極１０Ｂｇｎ端部は低濃度ドレイン領域中に配置される。そのため、ゲート電極端とバックゲート電極１０Ｂｇｎ端で電界が分散されて吸収される。そのためホットキャリアの発生が抑えられ、信頼性が高いＴＦＴを得る工程を提供することが可能となる。【選択図】図４
2010073920.tif 000002
【特許請求の範囲】
【請求項１】
電気的に絶縁性を持つ絶縁基板の第１面側に薄膜トランジスタを形成する工程を含む半導体装置の製造方法であって、
（１）電気的に絶縁性を持ち、光学的に透明な前記絶縁基板の前記第１面側に、光学的に不透明な島状の第１の電極を形成する工程と、
（２）前記絶縁基板の前記第１面側に、光学的に透明な第１の層間絶縁層を形成する工程と、
（３）前記絶縁基板の前記第１面側に、光学的に透明な半導体層を形成する工程と、
（４）前記絶縁基板の前記第１面側に、光学的に透明な第２の層間絶縁層を形成する工程と、
（５）前記絶縁基板の前記第１面側に、第１のフォトレジスト層を形成する工程と、
（６）前記第１の電極をマスクとして、前記絶縁基板の前記第１面側と向き合う第２面側から、チャネル領域のチャネル長方向に対して斜めに光を照射することで露光・現像し、前記第１のフォトレジスト層を前記絶縁基板の前記第１面側から見た平面視にて前記第１の電極とオフセットを持つ第１のレジストパターンに形成する工程と、
（７）前記第１のレジストパターンをマスクとして、前記半導体層中に第１イオン注入を行い第１の不純物領域を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法であって、前記（７）の工程に加え、
（８）前記絶縁基板の前記第１面側から見た平面視にて、少なくとも一部が前記絶縁基板の前記第１のレジストパターンが配置されていた領域と、前記第１の電極とが重なる重なり領域に位置し、前記薄膜トランジスタの前記チャネル領域となる前記薄膜トランジスタのチャネル長方向の少なくとも一部が前記重なり領域と重ならない位置にイオン注入マスクを形成する工程と、
（９）前記イオン注入マスクをマスクに用いて、前記第１イオン注入量よりも少ないドーズ量で前記半導体層中において同極性を示す物質を用いて前記半導体層中に第２イオン注入を行い、前記第１の不純物領域よりも不純物濃度が低い第２の不純物領域を形成する工程と、をさらに含むことを特徴とする半導体装置の製造方法。
【請求項３】
請求項２に記載の半導体装置の製造方法であって、前記イオン注入マスクを形成する工程が、第２の電極を形成する工程であることを特徴とする半導体装置の製造方法。
【請求項４】
請求項２に記載の半導体装置の製造方法であって、前記（９）の工程に加え、
（１０）前記イオン注入マスクを除去する工程と、
（１１）前記絶縁基板の前記第１面側から見た平面視にて、少なくとも前記チャネル領域を覆うように第２の電極を形成する工程と、をさらに含むことを特徴とする半導体装置の製造方法。
【請求項５】
請求項１に記載の半導体装置の製造方法であって、前記（７）の工程に加え、
（８）前記絶縁基板の前記第１面側から見た平面視にて、少なくとも一部が前記チャネル領域と該チャネル領域と隣接する第１の不純物領域とに重なり、さらに前記第１の不純物領域と前記第１の電極とが重なる位置にイオン注入マスクを形成する工程と、
（９）前記イオン注入マスクをマスクに用いて、前記第１イオン注入量よりも多いドーズ量で前記半導体層中において同極性を示す物質を用いて前記半導体層中に第２イオン注入を行い、前記第１の不純物領域よりも不純物濃度が高い第２の不純物領域を形成する工程と、
（１０）前記イオン注入マスクを除去する工程と、
（１１）前記絶縁基板の前記第１面側から見た平面視にて、第２の電極を、該第２の電極の一端が、前記第１の不純物領域に位置していた前記イオン注入マスクの一端より前記チャネル領域側であって、該チャネル領域に重ならない位置に形成し、該第２の電極の他端が、前記第２の不純物領域に重なる領域に形成する工程と、
をさらに含むことを特徴とする半導体装置の製造方法。
【請求項６】
請求項１〜５のいずれか一項に記載の半導体装置の製造方法であって、前記（４）と前記（５）との間、または前記（６）と前記（７）との間に、第２のフォトレジスト層を用いて前記半導体層中への前記第１イオン注入を防ぐべき領域を残すよう前記第２のフォトレジスト層を加工する工程を含むことを特徴とする半導体装置の製造方法。
【請求項７】
請求項６に記載の半導体装置の製造方法であって、前記（８）と前記（９）との間に、第３のフォトレジスト層を用いて前記半導体層中への前記第２イオン注入を防ぐべき領域を残すよう前記第３のフォトレジスト層を加工する工程を含むことを特徴とする半導体装置の製造方法。
【請求項８】
請求項５に記載の半導体装置の製造方法であって、前記（９）の工程に代えて、
（９ａ）前記イオン注入マスクをマスクとして、前記絶縁基板の前記第１面側と向き合う第２面側から、前記チャネル長方向に対して前記（６）と反対方向から、角度を変えながら斜めに光を照射することで露光し、露光後現像し、前記絶縁基板の前記第１面側から見た平面視にて前記第１の電極とオフセットを持ち、前記チャネル長方向に層厚分布を有するレジストパターンを形成する工程、を行うことを特徴とする半導体装置の製造方法。
【請求項９】
請求項１に記載の半導体装置の製造方法であって、前記（７）の工程に加え、
（８）前記第１のレジストパターンを除去する工程と、
（９）前記絶縁基板の前記第１面側を覆う第２のフォトレジスト層を形成する工程と、
（１０）前記第１の電極をマスクとして、前記絶縁基板の前記第１面側と向き合う第２面側から、前記チャネル長方向に対して前記（６）と反対方向から斜めに光を照射することで露光・現像し、前記第２のフォトレジスト層を前記絶縁基板の前記第１面側から見た平面視にて前記第１の電極とオフセットを持つ第２のレジストパターンに形成する工程と、
（１１）前記第２のレジストパターンをマスクとして、前記第１イオン注入量よりも少ないドーズ量で前記半導体層中において同極性を示す物質を用いて前記半導体層中に第２イオン注入を行い、前記第１の不純物領域よりも不純物濃度が低い第２の不純物領域を形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項１０】
請求項１に記載の半導体装置の製造方法であって、前記（７）の工程に加え、
（８）前記第１のレジストパターンを除去する工程と、
（９）前記絶縁基板の前記第１面側を覆う第２のフォトレジスト層を形成する工程と、
（１０）前記第１の電極をマスクとして、前記絶縁基板の前記第１面側と向き合う第２面側から、前記チャネル長方向に対して前記（６）と反対方向から斜めに光を照射することで露光・現像し、前記第２のフォトレジスト層を前記絶縁基板の前記第１面側から見た平面視にて前記第１の電極とオフセットを持つ第２のレジストパターンに形成する工程と、
（１１）前記第２のレジストパターンをマスクとして、前記第１イオン注入量よりも多いドーズ量で前記半導体層中において同極性を示す物質を用いて前記半導体層中に第２イオン注入を行い、前記第１の不純物領域よりも不純物濃度が高い第２の不純物領域を形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項１１】
請求項９または１０に記載の半導体装置の製造方法であって、前記工程（１１）に加え、
（１２）前記絶縁基板の前記第１面側に、導体層を形成し、前記導体層を少なくとも前記チャネル領域と重なる第２の電極に形成する工程と、
をさらに含むことを特徴とする半導体装置の製造方法。
【請求項１２】
請求項９〜１１のいずれか一項に記載の半導体装置の製造方法であって、前記（４）と前記（５）との間、または前記（６）と前記（７）との間に、第３のフォトレジスト層を用いて前記半導体層中への前記第１イオン注入を防ぐべき領域を残すよう前記第３のフォトレジスト層を加工する工程を含むことを特徴とする半導体装置の製造方法。
【請求項１３】
請求項９〜１２のいずれか一項に記載の半導体装置の製造方法であって、前記（８）と前記（９）との間、または前記（１０）と前記（１１）との間に、第４のフォトレジスト層を用いて前記半導体層中への第２イオン注入を防ぐべき領域を残すよう前記第４のフォトレジスト層を加工する工程を含むことを特徴とする半導体装置の製造方法。
【請求項１４】
請求項９〜１３のいずれか一項に記載の半導体装置の製造方法であって、前記（１１）の工程に代えて、
（１１ａ）前記第１の電極をマスクとして、前記絶縁基板の前記第１面側と向き合う前記第２面側から、前記チャネル長方向に対して前記（６）と反対方向から、角度を変えながら斜めに光を照射することで露光し、露光後現像し、前記絶縁基板の前記第１面側から見た平面視にて前記第１の電極とオフセットを持ち、前記チャネル長方向に層厚分布を有するレジストパターンを形成する工程、を行うことを特徴とする半導体装置の製造方法。    
【請求項１５】
電気的に絶縁性を持つ絶縁基板の第１面側に薄膜トランジスタを形成する工程を含む半導体装置の製造方法であって、
（１）電気的に絶縁性を持ち、光学的に透明な前記絶縁基板の前記第１面側に、光学的に不透明な島状の第１の電極を形成する工程と、
（２）前記絶縁基板の前記第１面側に、光学的に透明な第１の層間絶縁層を形成する工程と、
（３）前記絶縁基板の前記第１面側に、光学的に透明な半導体層を形成する工程と、
（４）前記絶縁基板の前記第１面側に、光学的に透明な第２の層間絶縁層を形成する工程と、
（５）前記絶縁基板の前記第１面側に、前記半導体層のチャネルとなるチャネル領域を覆う第２の電極を形成する工程と、
（６）前記第２の電極をマスクに用いて、第１イオン注入を行い第１の不純物領域を形成する工程と、
（７）前記絶縁基板の前記第１面側に、第１のフォトレジスト層を形成する工程と、
（８）前記第１の電極をマスクとして、前記絶縁基板の前記第１面側と向き合う第２面側から、前記チャネル領域のチャネル長方向に対して斜めに光を照射することで露光・現像し、前記第１のフォトレジスト層を前記絶縁基板の前記第１面側から見た平面視にて前記第１の電極とオフセットを持つ第１のレジストパターンに形成する工程と、
（９）前記第１のレジストパターンをマスクとして、前記半導体層中に前記第１イオン注入量よりも多いドーズ量で前記半導体層中において同極性を示す物質を用いて前記半導体層中に第２イオン注入を行い、前記第１の不純物領域よりも不純物濃度が高い第２の不純物領域を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項１６】
電気的に絶縁性を持つ絶縁基板の第１面側に薄膜トランジスタを形成する工程を含む半導体装置の製造方法であって、
（１）電気的に絶縁性を持ち、光学的に透明な前記絶縁基板の前記第１面側に、光学的に不透明な島状の第１の電極を形成する工程と、
（２）前記絶縁基板の前記第１面側に、光学的に透明な第１の層間絶縁層を形成する工程と、
（３）前記絶縁基板の前記第１面側に、光学的に透明な半導体層を形成する工程と、
（４）前記絶縁基板の前記第１面側に、光学的に透明な第２の層間絶縁層を形成する工程と、
（５）前記絶縁基板の前記第１面側に、前記半導体層のチャネルとなるチャネル領域を覆うイオン注入マスクを形成する工程と、
（６）前記イオン注入マスクをマスクに用いて、第１イオン注入を行い第１の不純物領域を形成し、前記絶縁基板の前記第１面側に、前記チャネル領域を少なくとも覆う第２の電極を形成する工程と、
（７）前記絶縁基板の前記第１面側に、第１のフォトレジスト層を形成する工程と、
（８）前記第１の電極をマスクとして、前記絶縁基板の前記第１面側と向き合う第２面側から、チャネル領域のチャネル長方向に対して斜めに光を照射することで露光・現像し、前記第１のフォトレジスト層を前記絶縁基板の前記第１面側から見た平面視にて前記第１の電極とオフセットを持つ第１のレジストパターンに形成する工程と、
（９）前記第１のレジストパターンをマスクとして、前記半導体層中に前記第１イオン注入量よりも多いドーズ量で前記半導体層中において同極性を示す物質を用いて前記半導体層中に第２イオン注入を行い、前記第１の不純物領域よりも不純物濃度が高い第２の不純物領域を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項１７】
請求項１５または１６に記載の半導体装置の製造方法であって、前記（５）の工程の前後のいずれかに、第２のフォトレジスト層を用いて前記半導体層中への前記第１イオン注入を防ぐべき領域を残すよう前記第２のフォトレジスト層を加工する工程を含むことを特徴とする半導体装置の製造方法。
【請求項１８】
請求項１７に記載の半導体装置の製造方法であって、前記（８）と前記（９）との間に、第３のフォトレジスト層を用いて前記半導体層中への前記第２イオン注入を防ぐべき領域を残すよう前記第３のフォトレジスト層を加工する工程を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、有機エレクトロルミネッセンス（以下ＥＬと呼称する）装置や液晶装置を制御する半導体装置として、薄膜トランジスタ（以下、ＴＦＴと呼称する）が用いられてきている。ＴＦＴは透明なガラス基板や、透明なプラスチック基板上に形成することが可能である。そのため、有機ＥＬ装置や液晶装置に含まれる、アナログ信号を演算・処理するための能動素子として、盛んに研究開発が行われており、例えば特許文献１や特許文献２にその類型を見ることができる。
【０００３】
上記したＴＦＴの製造方法として、ＴＦＴが遮光性のバックゲート電極とを有する場合には、以下に示す製造方法が知られている。まず、基板第１面（以下、表面と呼称する）にゲート絶縁層とフォトレジスト層とを形成する。次に、このバックゲート電極をマスクとして基板第２面（以下、裏面と呼称する）側からフォトレジスト層を露光、現像し、バックゲート電極と平面視にて重なるよう、自己整合的にレジストパターンを形成する。そしてこのレジストパターンをマスクとして、イオン注入を行うことで、高濃度ソース領域と高濃度ドレイン領域とが形成される。次に、上記したレジストパターンを除去する。そしてモリブデン等の金属層を形成した後、公知のフォトリソグラフ工程を用いてゲート電極を形成する。続けて、ゲート電極をマスクとして高濃度ソース領域よりも不純物濃度が低い低濃度ソース領域と、高濃度ドレイン領域よりも不純物濃度が低い低濃度ドレイン領域を形成する方法が公知である。
【０００４】
【特許文献１】特開平７−２２１３２１号公報
【特許文献２】特開２００２−１８４９９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記したようにＴＦＴを製造した場合、ＴＦＴの低濃度ドレイン領域は、バックゲート電極の端部と一致するように形成される。この場合、ＴＦＴの低濃度ドレイン領域に印加される電界は主としてゲート電極端で吸収される。従って、ゲート電極端での電界強度が大きくなるためホットキャリアが発生し、ホットキャリアにより伝導度が変調される。そのため、特にアナログ信号を扱う場合、歪が発生する。また、ホットキャリアによりＴＦＴの信頼性も低下する。
【０００６】
ＴＦＴの耐圧を大きくし、ホットキャリアの発生を抑制するためには、低濃度ドレイン領域の不純物濃度を下げ、電界を分散させる必要がある。低濃度ドレイン領域の不純物濃度を下げた場合、低濃度ドレイン領域に起因する寄生抵抗が増大し、ＴＦＴの電流駆動能力が低下してしまう。このように、単にフォトレジスト層を形成し、バックゲート電極をマスクに裏面露光を行いＴＦＴのチャネル領域を形成する方法では、低濃度ドレイン領域の電界集中を十分に緩和することができず、高耐圧、高電流駆動能力を併せ持つＴＦＴの形成は困難であるという課題がある。なお、このような電界集中を引き起こすＴＦＴは、上記のようなバックゲートを有するデュアルゲート型のＴＦＴに限定されず、例えば、シングルゲートであって、いわゆるボトムゲートタイプのＴＦＴでも同様の課題がある。
【課題を解決するための手段】
【０００７】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり以下の形態または適用例として実現することが可能である。
【０００８】
［適用例１］本適用例にかかる半導体装置の製造方法は、電気的に絶縁性を持つ絶縁基板の第１面側に薄膜トランジスタを形成する工程を含む半導体装置の製造方法であって、（１）電気的に絶縁性を持ち、光学的に透明な前記絶縁基板の前記第１面側に、光学的に不透明な島状の第１の電極を形成する工程と、（２）前記絶縁基板の前記第１面側に、光学的に透明な第１の層間絶縁層を形成する工程と、（３）前記絶縁基板の前記第１面側に、光学的に透明な半導体層を形成する工程と、（４）前記絶縁基板の前記第１面側に、光学的に透明な第２の層間絶縁層を形成する工程と、（５）前記絶縁基板の前記第１面側に、第１のフォトレジスト層を形成する工程と、（６）前記第１の電極をマスクとして、前記絶縁基板の前記第１面側と向き合う第２面側から、チャネル領域のチャネル長方向に対して斜めに光を照射することで露光・現像し、前記第１のフォトレジスト層を前記絶縁基板の前記第１面側から見た平面視にて前記第１の電極とオフセットを持つ第１のレジストパターンに形成する工程と、（７）前記第１のレジストパターンをマスクとして、前記半導体層中に第１イオン注入を行い第１の不純物領域を形成する工程と、を含むことを特徴とする。
【０００９】
これによれば、島状の第１の電極の端部から、第１の不純物領域までの距離は、基板上の該第１の電極により決められるため、該第１の電極の端部から、第１の不純物領域までの距離をばらつき無く形成することが可能であり、該第１の電極を、バックゲート電極として用いた場合に、電界集中を緩和する性能のばらつきの少ない、すなわち、耐電圧等の性能のばらつきの少ない半導体素子が形成可能となり、信頼性の高い半導体装置の製造方法を提供することが可能となる。さらに、第１の電極をシングルゲートのＴＦＴのボトムゲートとして用いたときも電界集中を緩和する性能のばらつきの少ない、すなわち、耐電圧等の性能のばらつきの少ない半導体素子が形成可能となる。
なお、本明細書中でいう「光学的に透明」とは、フォトレジスト層を露光するのに十分な光を透過する透明度を有する状態を表し、「光学的に不透明」とは、フォトレジスト層を露光しないように光を遮光するのに十分な遮光性を有する状態を表すものとする。
【００１０】
［適用例２］上記適用例にかかる半導体装置の製造方法であって、前記（７）の工程に加え、（８）前記絶縁基板の前記第１面側から見た平面視にて、少なくとも一部が前記絶縁基板の前記第１のレジストパターンが配置されていた領域と、前記第１の電極とが重なる重なり領域に位置し、前記薄膜トランジスタの前記チャネル領域となる前記薄膜トランジスタのチャネル長方向の少なくとも一部が前記重なり領域と重ならない位置にイオン注入マスクを形成する工程と、（９）前記イオン注入マスクをマスクに用いて、前記第１イオン注入量よりも少ないドーズ量で前記半導体層中において同極性を示す物質を用いて前記半導体層中に第２イオン注入を行い、前記第１の不純物領域よりも不純物濃度が低い第２の不純物領域を形成する工程と、をさらに含むことを特徴とする。
【００１１】
上記した適用例によれば、第２の不純物領域（低濃度不純物領域）内では、第１の電極（ボトムゲート電極）の端部で電界が緩和される。そのため、より低い電界密度で電界を吸収可能となり、さらに、第１の電極（ボトムゲート電極）の端部から、第１の不純物領域（高濃度不純物領域）までの距離をばらつき無く形成することが可能であり、ホットキャリアの発生を抑え、耐電圧等のばらつきの少ない、すなわち、耐電圧等の性能のばらつきの少ない半導体装置の製造方法を提供することが可能となる。
【００１２】
［適用例３］上記適用例にかかる半導体装置の製造方法であって、前記イオン注入マスクを形成する工程が、第２の電極を形成する工程であることを特徴とする。
【００１３】
上記した適用例によれば、デュアルゲートＴＦＴの第２の電極（ゲート電極）を、イオン注入マスクとすることで、第１の不純物領域（高濃度不純物領域）と、ゲート電極との間に第１の電極（バックゲート電極）の端部が配置されるようゲート電極が形成される。このように形成することで、第２の不純物領域（低濃度不純物領域内）では、ゲート電極の端部と、バックゲート電極の端部とで電界が緩和される。そのため、ゲート電極の端部で電界を緩和する構造と比べ、より低い電界密度で電界を吸収可能となり、さらに、島状の第１の電極の端部から、高濃度不純物領域までの距離をばらつき無く形成することが可能であり、ホットキャリアの発生を抑え、耐電圧等のばらつきの少ない、すなわち、耐電圧等の性能のばらつきの少ない半導体装置の製造方法を提供することが可能となる。さらにイオン注入マスクと併用することにより、耐電圧等の性能のばらつきの少ない半導体装置を工程数を増やすことなく提供することが可能となる。
【００１４】
［適用例４］上記適用例にかかる半導体装置の製造方法であって、前記（９）の工程に加え、（１０）前記イオン注入マスクを除去する工程と、（１１）前記絶縁基板の前記第１面側から見た平面視にて、少なくとも前記チャネル領域を覆うように第２の電極を形成する工程と、をさらに含むことを特徴とする。
【００１５】
上記した適用例によれば、デュアルゲートＴＦＴを、第１の不純物領域（高濃度不純物領域）と、ゲート電極との間に第１の電極（バックゲート電極）の端部が配置されるようゲート電極が形成される。このように形成することで、第２の不純物領域（低濃度不純物領域内）では、ゲート電極の端部と、バックゲート電極の端部とで電界が緩和される。そのため、ゲート電極の端部で電界を緩和する構造と比べ、より低い電界密度で電界を吸収可能となり、さらに、島状の第１の電極の端部から、高濃度不純物領域までの距離をばらつき無く形成することが可能であり、ホットキャリアの発生を抑え、耐電圧等のばらつきの少ない、すなわち、耐電圧等の性能のばらつきの少ない半導体装置の製造方法を提供することが可能となる。また、第２の電極（ゲート電極）をイオン注入のマスクとしないため、イオン注入の際のゲート電極への影響を抑えることが出来る。
【００１６】
［適用例５］上記適用例にかかる半導体装置の製造方法であって、前記（７）の工程に加え、（８）前記絶縁基板の前記第１面側から見た平面視にて、少なくとも一部が前記チャネル領域と該チャネル領域と隣接する第１の不純物領域とに重なり、さらに前記第１の不純物領域と前記第１の電極とが重なる位置にイオン注入マスクを形成する工程と、（９）前記イオン注入マスクをマスクに用いて、前記第１イオン注入量よりも多いドーズ量で前記半導体層中において同極性を示す物質を用いて前記半導体層中に第２イオン注入を行い、前記第１の不純物領域よりも不純物濃度が高い第２の不純物領域を形成する工程と、（１０）前記イオン注入マスクを除去する工程と、（１１）前記絶縁基板の前記第１面側から見た平面視にて、第２の電極を、該第２の電極の一端が、前記第１の不純物領域に位置していた前記イオン注入マスクの一端より前記チャネル領域側であって、該チャネル領域に重ならない位置に形成し、該第２の電極の他端が、前記第２の不純物領域に重なる領域に形成する工程と、をさらに含むことを特徴とする。
【００１７】
上記した適用例によれば、デュアルゲートＴＦＴを、第１の不純物領域（高濃度不純物領域）と、ゲート電極との間に第１の電極（バックゲート電極）の端部が配置されるようゲート電極が形成される。このように形成することで、第２の不純物領域（低濃度不純物領域内）では、ゲート電極の端部と、バックゲート電極の端部とで電界が緩和される。そのため、ゲート電極の端部で電界を緩和する構造と比べ、より低い電界密度で電界を吸収可能となり、さらに、島状の第１の電極の端部から、高濃度不純物領域までの距離をばらつき無く形成することが可能であり、ホットキャリアの発生を抑え、耐電圧等のばらつきの少ない、すなわち、耐電圧等の性能のばらつきの少ない半導体装置の製造方法を提供することが可能となる。また、第２の電極（ゲート電極）をイオン注入のマスクとしないため、イオン注入の際のゲート電極への影響を抑えることが出来る。
【００１８】
［適用例６］上記適用例にかかる半導体装置の製造方法であって、前記（４）と前記（５）との間、または前記（６）と前記（７）との間に、第２のフォトレジスト層を用いて前記半導体層中への前記第１イオン注入を防ぐべき領域を残すよう前記第２のフォトレジスト層を加工する工程を含むことを特徴とする。
【００１９】
上記した適用例によれば、第１イオン注入を行う領域を選択し、必要な部分にのみ第１イオン注入を行うことが可能となる。そのため、ＰＭＯＳトランジスタやＮＭＯＳトランジスタを含む半導体装置を形成する製造方法を提供することが可能となる。
【００２０】
［適用例７］上記適用例にかかる半導体装置の製造方法であって、前記（８）と前記（９）との間に、第３のフォトレジスト層を用いて前記半導体層中への前記第２イオン注入を防ぐべき領域を残すよう前記第３のフォトレジスト層を加工する工程を含むことを特徴とする。
【００２１】
上記した適用例によれば、第２イオン注入を行う領域を選択し、必要な部分にのみ第２イオン注入を行うことが可能となる。そのため、ＰＭＯＳトランジスタやＮＭＯＳトランジスタを含む半導体装置を形成する製造方法を提供することが可能となる。
【００２２】
［適用例８］上記適用例にかかる半導体装置の製造方法であって、前記（９）の工程に代えて、（９ａ）前記イオン注入マスクをマスクとして、前記絶縁基板の前記第１面側と向き合う第２面側から、前記チャネル長方向に対して前記（６）と反対方向から、角度を変えながら斜めに光を照射することで露光し、露光後現像し、前記絶縁基板の前記第１面側から見た平面視にて前記第１の電極とオフセットを持ち、前記チャネル長方向に層厚分布を有するレジストパターンを形成する工程、を行うことを特徴とする。
【００２３】
上記した適用例によれば、チャネル長方向に層厚分布を有するレジストパターンを得ることができる。このようなレジストパターンを用いることで低濃度不純物領域の不純物分布を変えることが可能となるため、より耐圧が高い半導体装置を提供する製造方法を提供することが可能となる。
【００２４】
［適用例９］上記適用例にかかる半導体装置の製造方法であって、前記（７）の工程に加え、（８）前記第１のレジストパターンを除去する工程と、（９）前記絶縁基板の前記第１面側を覆う第２のフォトレジスト層を形成する工程と、（１０）前記第１の電極をマスクとして、前記絶縁基板の前記第１面側と向き合う第２面側から、前記チャネル長方向に対して前記（６）と反対方向から斜めに光を照射することで露光・現像し、前記第２のフォトレジスト層を前記絶縁基板の前記第１面側から見た平面視にて前記第１の電極とオフセットを持つ第２のレジストパターンに形成する工程と、（１１）前記第２のフォトレジスト層をマスクとして、前記第１イオン注入量よりも少ないドーズ量で前記半導体層中において同極性を示す物質を用いて前記半導体層中に第２イオン注入を行い、前記第１の不純物領域よりも不純物濃度が低い第２の不純物領域を形成する工程とを含むことを特徴とする。
【００２５】
上記した適用例によれば、第２の不純物領域（低濃度不純物領域）内では、第１の電極（ボトムゲート電極）の端部で電界が緩和される。そのため、より低い電界密度で電界を吸収可能となり、さらに、第１の電極（ボトムゲート）の端部から、第１の不純物領域（高濃度不純物領域）までの距離と、第１の電極（ボトムゲート）の端部から、第２の不純物領域（低濃度不純物領域）までの距離をばらつき無く形成することが可能であり、ホットキャリアの発生を抑え、耐電圧等のばらつきの少ない、すなわち、耐電圧等の性能のばらつきの少ない半導体装置の製造方法を提供することが可能となる。
【００２６】
［適用例１０］上記適用例にかかる半導体装置の製造方法であって、前記（７）の工程に加え、（８）前記第１のレジストパターンを除去する工程と、（９）前記絶縁基板の前記第１面側を覆う第２のフォトレジスト層を形成する工程と、（１０）前記第１の電極をマスクとして、前記絶縁基板の前記第１面側と向き合う第２面側から、前記チャネル長方向に対して前記（６）と反対方向から斜めに光を照射することで露光・現像し、前記第２のフォトレジスト層を前記絶縁基板の前記第１面側から見た平面視にて前記第１の電極とオフセットを持つ第２のレジストパターンに形成する工程と、（１１）前記第２のレジストパターンをマスクとして、前記第１イオン注入量よりも多いドーズ量で前記半導体層中において同極性を示す物質を用いて前記半導体層中に第２イオン注入を行い、前記第１の不純物領域よりも不純物濃度が高い第２の不純物領域を形成する工程とを含むことを特徴とする。
【００２７】
上記した適用例によれば、第１の不純物領域（低濃度不純物領域）内では、第１の電極（ボトムゲート電極）の端部で電界が緩和される。そのため、より低い電界密度で電界を吸収可能となり、さらに、第１の電極（ボトムゲート）の端部から、第１の不純物領域（高濃度不純物領域）までの距離と、第１の電極（ボトムゲート）の端部から、第２の不純物領域（低濃度不純物領域）までの距離をばらつき無く形成することが可能であり、ホットキャリアの発生を抑え、耐電圧等のばらつきの少ない、すなわち、耐電圧等の性能のばらつきの少ない半導体装置の製造方法を提供することが可能となる。
【００２８】
［適用例１１］上記適用例にかかる半導体装置の製造方法であって、前記工程（１１）に加え、（１２）前記絶縁基板の前記第１面側に、導体層を形成し、前記導体層を少なくとも前記チャネル領域と重なる第２の電極に形成する工程と、をさらに含むことを特徴とする。
【００２９】
上記した適用例によれば、低濃度不純物領域に第１の電極（バックゲート電極）の端部、および第２の電極（ゲート電極）の端部が配置される。このように形成することで、絶縁基板の第１面側から見た平面視にて重なる低濃度不純物領域で、ゲート電極の端部と、バックゲート電極の端部とで電界は分散される。そのため、より低い電界密度で電界を吸収可能となり、ホットキャリアの発生を抑えることができる高い耐圧を有する半導体装置の製造方法を提供することが可能となる。さらに、バックゲート電極により低濃度不純物領域の位置が決められているため、電界集中を緩和する性能のばらつきの少ない、すなわち、耐電圧等の性能のばらつきの少ない半導体素子が形成可能となる。
【００３０】
［適用例１２］上記適用例にかかる半導体装置の製造方法であって、前記（４）と前記（５）との間、または前記（６）と前記（７）との間に、第３のフォトレジスト層を用いて前記半導体層中への前記第１イオン注入を防ぐべき領域を残すよう前記第３のフォトレジスト層を加工する工程を含むことを特徴とする。
【００３１】
上記した適用例によれば、第１イオン注入を行う領域を選択し、必要な部分にのみ第１イオン注入を行うことが可能となる。そのため、ＰＭＯＳトランジスタやＮＭＯＳトランジスタを含む半導体装置を形成する製造方法を提供することが可能となる。
【００３２】
［適用例１３］上記適用例にかかる半導体装置の製造方法であって、前記（８）と前記（９）との間、または前記（１０）と前記（１１）との間に、第４のフォトレジスト層を用いて前記半導体層中への第２イオン注入を防ぐべき領域を残すよう前記第４のフォトレジスト層を加工する工程を含むことを特徴とする。
【００３３】
上記した適用例によれば、第２イオン注入を行う領域を選択し、必要な部分にのみ第２イオン注入を行うことが可能となる。そのため、ＰＭＯＳトランジスタやＮＭＯＳトランジスタを含む半導体装置を形成する製造方法を提供することが可能となる。
【００３４】
［適用例１４］上記適用例にかかる半導体装置の製造方法であって、前記（１１）の工程に代えて、（１１ａ）前記バックゲート電極をマスクとして、前記絶縁基板の前記第１面側と向き合う前記第２面側から、前記チャネル長方向に対して前記（６）と反対方向から、角度を変えながら斜めに光を照射することで露光し、露光後現像し、前記絶縁基板の前記第１面側から見た平面視にて前記第１の電極とオフセットを持ち、前記チャネル長方向に層厚分布を有するレジストパターンを形成する工程、を行うことを特徴とする。
【００３５】
上記した適用例によれば、チャネル長方向に層厚分布を有するレジストパターンを得ることができる。このようなレジストパターンを用いることで低濃度不純物領域の不純物分布を変えることが可能となるため、より耐圧が高い半導体装置を提供する製造方法を提供することが可能となる。
【００３６】
［適用例１５］本適用例にかかる半導体装置の製造方法は、電気的に絶縁性を持つ絶縁基板の第１面側に薄膜トランジスタを形成する工程を含む半導体装置の製造方法であって、（１）電気的に絶縁性を持ち、光学的に透明な前記絶縁基板の前記第１面側に、光学的に不透明な島状の第１の電極を形成する工程と、（２）前記絶縁基板の前記第１面側に、光学的に透明な第１の層間絶縁層を形成する工程と、（３）前記絶縁基板の前記第１面側に、光学的に透明な半導体層を形成する工程と、（４）前記絶縁基板の前記第１面側に、光学的に透明な第２の層間絶縁層を形成する工程と、（５）前記絶縁基板の前記第１面側に、前記半導体層のチャネルとなるチャネル領域を覆う第２の電極を形成する工程と、（６）前記第２の電極をマスクに用いて、第１イオン注入を行い第１の不純物領域を形成する工程と、（７）前記絶縁基板の前記第１面側に、第１のフォトレジスト層を形成する工程と、（８）前記第１の電極をマスクとして、前記絶縁基板の前記第１面側と向き合う第２面側から、前記チャネル領域のチャネル長方向に対して斜めに光を照射することで露光・現像し、前記第１のフォトレジスト層を前記絶縁基板の前記第１面側から見た平面視にて前記第１の電極とオフセットを持つ第１のレジストパターンに形成する工程と、（９）前記第１のレジストパターンをマスクとして、前記半導体層中に前記第１イオン注入量よりも多いドーズ量で前記半導体層中において同極性を示す物質を用いて前記半導体層中に第２イオン注入を行い、前記第１の不純物領域よりも不純物濃度が高い第２の不純物領域を形成する工程と、を含むことを特徴とする。
【００３７】
これによれば、第１イオン注入のマスクを第２の電極（ゲート電極）とすることで、第１の不純物領域（高濃度不純物領域）と、ゲート電極との間に第１の電極（バックゲート電極）の端部が配置されるようゲート電極が形成される。このように形成することで、第２の不純物領域（低濃度不純物領域内）では、ゲート電極の端部と、バックゲート電極の端部とで電界が緩和される。そのため、ゲート電極の端部で電界を緩和する構造と比べ、より低い電界密度で電界を吸収可能となり、さらに、島状の第１の電極の端部から、高濃度不純物領域までの距離をばらつき無く形成することが可能であり、ホットキャリアの発生を抑え、耐電圧等のばらつきの少ない、すなわち、耐電圧等の性能のばらつきの少ない半導体装置の製造方法を提供することが可能となる。
【００３８】
［適用例１６］本適用例にかかる半導体装置の製造方法は、電気的に絶縁性を持つ絶縁基板の第１面側に薄膜トランジスタを形成する工程を含む半導体装置の製造方法であって、（１）電気的に絶縁性を持ち、光学的に透明な前記絶縁基板の前記第１面側に、光学的に不透明な島状の第１の電極を形成する工程と、（２）前記絶縁基板の前記第１面側に、光学的に透明な第１の層間絶縁層を形成する工程と、（３）前記絶縁基板の前記第１面側に、光学的に透明な半導体層を形成する工程と、（４）前記絶縁基板の前記第１面側に、光学的に透明な第２の層間絶縁層を形成する工程と、（５）前記絶縁基板の前記第１面側に、前記半導体層のチャネルとなるチャネル領域を覆うイオン注入マスクを形成する工程と、（６）前記イオン注入マスクをマスクに用いて、第１イオン注入を行い第１の不純物領域を形成し、前記絶縁基板の前記第１面側に、前記チャネル領域を少なくとも覆う第２の電極を形成する工程と、（７）前記絶縁基板の前記第１面側に、第１のフォトレジスト層を形成する工程と、（８）前記第１の電極をマスクとして、前記絶縁基板の前記第１面側と向き合う第２面側から、チャネル領域のチャネル長方向に対して斜めに光を照射することで露光・現像し、前記第１のフォトレジスト層を前記絶縁基板の前記第１面側から見た平面視にて前記第１の電極とオフセットを持つ第１のレジストパターンに形成する工程と、（９）前記第１のレジストパターンをマスクとして、前記半導体層中に前記第１イオン注入量よりも多いドーズ量で前記半導体層中において同極性を示す物質を用いて前記半導体層中に第２イオン注入を行い、前記第１の不純物領域よりも不純物濃度が高い第２の不純物領域を形成する工程と、を含むことを特徴とする。
【００３９】
これによれば、島状の第１の電極の端部から、高濃度不純物領域までの距離は、基板上の該第１の電極により決められるため、該第１の電極の端部から、高濃度不純物領域までの距離をばらつき無く形成することが可能であり、該第１の電極を、バックゲート電極として用いた場合に、電界集中を緩和する性能のばらつきの少ない、すなわち、耐電圧等の性能のばらつきの少ない半導体素子が形成可能となり、信頼性の高い半導体装置の製造方法を提供することが可能となる。
【００４０】
［適用例１７］上記適用例にかかる半導体装置の製造方法であって、前記（５）の工程の前後のいずれかに、第２のフォトレジスト層を用いて前記半導体層中への前記第１イオン注入を防ぐべき領域を残すよう前記第２のフォトレジスト層を加工する工程を含むことを特徴とする。
【００４１】
上記した適用例によれば、第１イオン注入を行う領域を選択し、必要な部分にのみ第１イオン注入を行うことが可能となる。そのため、ＰＭＯＳトランジスタやＮＭＯＳトランジスタを含む半導体装置を形成する製造方法を提供することが可能となる。
【００４２】
［適用例１８］上記適用例にかかる半導体装置の製造方法であって、前記（８）と前記（９）との間に、第３のフォトレジスト層を用いて前記半導体層中への前記第２イオン注入を防ぐべき領域を残すよう前記第３のフォトレジスト層を加工する工程を含むことを特徴とする。
【００４３】
上記した適用例によれば、第２イオン注入を行う領域を選択し、必要な部分にのみ第２イオン注入を行うことが可能となる。そのため、ＰＭＯＳトランジスタやＮＭＯＳトランジスタを含む半導体装置を形成する製造方法を提供することが可能となる。
【発明を実施するための最良の形態】
【００４４】
以下、本発明を具体化した各実施形態を図面に基づいて説明する。なお、以下の各実施形態において、基板の表面とは、ＴＦＴが配置される側の面を指し、裏面とは、表面と対向する面を指すものとする。また、「上」とは、基板の裏面から基板の表面に向かう方向を指すものとする。
【００４５】
（第１の実施形態：ＣＭＯＳ−ＴＦＴの応用例）
以下、第１の実施形態として、有機ＥＬ装置の周辺回路に用いられるＣＭＯＳ構成を有するＴＦＴについて説明する。図１は、半導体装置としてのＮチャネル型を有する、ＮＭＯＳトランジスタとしてのＮ型ＴＦＴ１０ｎ、Ｐチャネル型を有する、ＰＭＯＳトランジスタとしてのＰ型ＴＦＴ１０ｐを用いた有機ＥＬ装置２００の全体構成を示す回路構成図である。図２は、Ｎ型ＴＦＴ１０ｎ、Ｐ型ＴＦＴ１０ｐを含むＣＭＯＳ構造を有する例を示すための部分平面図と、当該部分平面図に対応する断面図である。
【００４６】
図１に示すように、画像表示領域１０には、複数の走査線１０２と、走査線１０２と直交する複数のデータ線１０４と、データ線１０４と平行に延びる複数の電源供給線１０６とが形成され、走査線１０２とデータ線１０４との各々の交点近傍には、画素領域１００が形成されている。
【００４７】
さらに、各々の画素領域１００には、走査線１０２を介して走査信号がＮ型ＴＦＴ１０ｎのゲート電極１０Ｇｎ（図２参照）に供給されるスイッチング用のＮ型ＴＦＴ１０ｎと、スイッチング用のＮ型ＴＦＴ１０ｎを介してデータ線１０４から供給される画素信号を保持する保持容量１１０と、保持容量１１０によって保持された画素信号がゲート電極１０Ｇｐ（図２参照）に供給される画素駆動用のＰ型ＴＦＴ１０ｐと、Ｐ型ＴＦＴ１０ｐを介して電源供給線１０６から駆動電流が流れ込む発光素子１１４が形成されている。
【００４８】
画像表示領域１０の周辺には、Ｎ型ＴＦＴ１０ｎ、Ｐ型ＴＦＴ１０ｐを含む走査線駆動回路１２０、及びデータ線駆動回路１３０が形成されている。走査線１０２には、Ｎ型ＴＦＴ１０ｎ、Ｐ型ＴＦＴ１０ｐを含む走査線駆動回路１２０から、図示しない外部回路より供給される各種信号に応じて走査信号が順次供給される。そして、データ線１０４にはデータ線駆動回路１３０から画像信号が供給され、電源供給線１０６には図示しない外部回路から画素駆動電流が供給される。なお、走査線駆動回路１２０の動作とデータ線駆動回路１３０の動作とは、同期信号線１４０を介して外部回路から供給される同期信号により相互に同期が図られている。また、走査線駆動回路１２０、データ線駆動回路１３０は、共にＮ型ＴＦＴ１０ｎ、Ｐ型ＴＦＴ１０ｐを含んでいる。
【００４９】
走査線１０２が駆動されスイッチング用のＮ型ＴＦＴ１０ｎがオン状態になると、その時点でのデータ線１０４の電位が保持容量１１０に保持され、保持容量１１０の状態に応じて駆動用のＰ型ＴＦＴ１０ｐのゲート電極１０Ｇｐの電位が決まる。そして、駆動用のＰ型ＴＦＴ１０ｐを介して電源供給線１０６から陽極に駆動電流が流れ、発光素子１１４は光を射出する。
【００５０】
図２は、Ｎ型ＴＦＴ１０ｎ、Ｐ型ＴＦＴ１０ｐを含むＣＭＯＳ構造を有する例を示すための部分平面図と、当該部分平面図に対応する断面図であり、絶縁基板１０Ｓｕｂ、第１層間絶縁層１０Ｉｓｏ１、第２層間絶縁層１０Ｉｓｏ２、ゲート絶縁層１０Ｇｉを含む。またＮ型ＴＦＴ１０ｎに含まれる、バックゲート電極１０Ｂｇｎ、高濃度ドレイン領域１０Ｈｄｎ、低濃度ドレイン領域１０Ｌｄｎ、チャネル領域１０Ｃｈｎ、低濃度ソース領域１０Ｌｓｎ、高濃度ソース領域１０Ｈｓｎ、ドレイン電極１０Ｄｎ、ソース電極１０Ｓｎ、ゲート電極１０Ｇｎを含む。またＰ型ＴＦＴ１０ｐに含まれる、バックゲート電極１０Ｂｇｐ、高濃度ドレイン領域１０Ｈｄｐ、低濃度ドレイン領域１０Ｌｄｐ、チャネル領域１０Ｃｈｐ、低濃度ソース領域１０Ｌｓｐ、高濃度ソース領域１０Ｈｓｐ、ドレイン電極１０Ｄｐ、ソース電極１０Ｓｐ、ゲート電極１０Ｇｐを含む。
【００５１】
絶縁基板１０Ｓｕｂ上には、バックゲート電極１０Ｂｇｎ，１０Ｂｇｐが配置され、チャネル領域１０Ｃｈｎ，１０Ｃｈｐとバックゲート電極１０Ｂｇｎ，１０Ｂｇｐとを絶縁すべく第１層間絶縁層１０Ｉｓｏ１が配置されている。また、ソース電極１０Ｓｎ，１０Ｓｐ、ドレイン電極１０Ｄｎ，１０Ｄｐを各々支えるべく第２層間絶縁層１０Ｉｓｏ２が配置されている。
【００５２】
図２に示したＮ型ＴＦＴ１０ｎ、Ｐ型ＴＦＴ１０ｐは、そのドレイン側に電界が集中するため、ドレイン側ではこの電界集中を緩和すべくＮ型ＴＦＴ１０ｎには高濃度ドレイン領域１０Ｈｄｎとゲート電極１０Ｇｎとの間に長い低濃度ドレイン領域１０Ｌｄｎ、同様にＰ型ＴＦＴ１０ｐには高濃度ドレイン領域１０Ｈｄｐとゲート電極１０Ｇｐとの間に長い低濃度ドレイン領域１０Ｌｄｐを必要とする。
【００５３】
一方、ソース側での電界強度はドレイン側に比べ小さいため、Ｎ型ＴＦＴ１０ｎには低濃度ドレイン領域１０Ｌｄｎよりも短い低濃度ソース領域１０Ｌｓｎが形成されている、または直接高濃度ソース領域１０Ｈｓｎと結合させても信頼性を落とすことがない。同様に、Ｐ型ＴＦＴ１０ｐには低濃度ドレイン領域１０Ｌｄｐよりも短い低濃度ソース領域１０Ｌｓｐが形成されている、または直接高濃度ソース領域１０Ｈｓｐと結合させても信頼性を落とすことがない。また、低濃度ソース領域１０Ｌｓｎ，１０Ｌｓｐが存在すると、Ｎ型ＴＦＴ１０ｎやＰ型ＴＦＴ１０ｐの相互コンダクタンスを落とすため、容量性負荷を充放電させる際に遅れが生じる。そのため、特に広帯域の信号を処理する場合、低濃度ソース領域１０Ｌｓｎ，１０Ｌｓｐを短くする、または直接高濃度ソース領域１０Ｈｓｎ，１０Ｈｓｐを配置することが好適となる。このように、オフセットゲート構造を用いることで、広帯域特性を有するＣＭＯＳ回路を提供することが可能となる。
【００５４】
また、Ｎ型ＴＦＴ１０ｎのバックゲート電極１０Ｂｇｎは、Ｎ型ＴＦＴ１０ｎの低濃度ドレイン領域１０Ｌｄｎの一部を覆っている。Ｐ型ＴＦＴ１０ｐも同様に、バックゲート電極１０Ｂｇｐは、低濃度ドレイン領域１０Ｌｄｐの一部を覆っている。
【００５５】
Ｎ型ＴＦＴ１０ｎのバックゲート電極１０Ｂｇｎの電位や、Ｐ型ＴＦＴ１０ｐのバックゲート電極１０Ｂｇｐの電位を変調することで、低濃度ドレイン領域１０Ｌｄｎ，１０Ｌｄｐのキャリア密度を変調することができる。低濃度ドレイン領域１０Ｌｄｎ，１０Ｌｄｐのキャリア密度を変調させることで、オフ状態での漏れ電流低減による低消費電力化と、オン状態での飽和電流上昇による容量性負荷の高速充放電を行わせることができる。
【００５６】
加えて、電界は平面視にて、Ｎ型ＴＦＴ１０ｎの低濃度ドレイン領域１０Ｌｄｎのゲート電極１０Ｇｎ端部近傍と、バックゲート電極１０Ｂｇｎ端部近傍に分散される。同様に、Ｐ型ＴＦＴ１０ｐの低濃度ドレイン領域１０Ｌｄｐのゲート電極１０Ｇｐ端部近傍と、バックゲート電極１０Ｂｇｐ端部近傍に分散されるため、衝突イオン化現象により生成される電子・正孔対の発生を抑えることが可能となる。
【００５７】
衝突イオン化現象が発生した場合、電子・正孔対のうちチャネル領域１０Ｃｈｎ中では正孔が残留し、チャネル領域１０Ｃｈｐ中では電子が残留する。そのためチャネル領域１０Ｃｈｎ，１０Ｃｈｐ内での電位が変動し、Ｎ型ＴＦＴ１０ｎ、Ｐ型ＴＦＴ１０ｐに印加されるバイアス電圧が、衝突イオン化現象を顕著に発生させる条件でドレイン電極１０Ｄｎ，１０Ｄｐに流れる電流が異常に増大する「キンク」と呼ばれる現象が発生する。「キンク」が発生すると、特にアナログ回路では歪みが発生する。
【００５８】
また、衝突イオン化現象により通常状態での電子・正孔のエネルギーよりも高いエネルギーを有する電子・正孔（所謂「ホットキャリア」）が同時に発生する。ホットキャリアがＮ型ＴＦＴ１０ｎやＰ型ＴＦＴ１０ｐのゲート絶縁層１０Ｇｉに注入されることで電気的特性の変化が発生し、Ｎ型ＴＦＴ１０ｎ、Ｐ型ＴＦＴ１０ｐの寿命が低下する。
【００５９】
Ｎ型ＴＦＴ１０ｎのバックゲート電極１０Ｂｇｎの電位や、Ｐ型ＴＦＴ１０ｐのバックゲート電極１０Ｂｇｐの電位を変調することでこれらの現象の発生を抑えることが可能となり、低い歪率で信号処理が行え、かつ長寿命なＮ型ＴＦＴ１０ｎ、Ｐ型ＴＦＴ１０ｐを構成することができる。
【００６０】
また、低濃度ドレイン領域１０Ｌｄｎをゲート電極１０Ｇｎの下にも配置し、ＧＯＬＤ（Ｇａｔｅ  ｄｒａｉｎＯｖｅｒｌａｐｐｅｄ  ＬＤｄ）構造をとっても良い。この場合、電界は平面視にて、Ｎ型ＴＦＴ１０ｎの低濃度ドレイン領域１０Ｌｄｎのゲート電極１０Ｇｎ端部近傍と、バックゲート電極１０Ｂｇｎ端部近傍に加え、ゲート電極１０Ｇｎ下部の低濃度ドレイン領域１０Ｌｄｎでも緩和される。そのため、衝突イオン化現象が抑えられ、「キンク」の発生やホットキャリアによるＮ型ＴＦＴ１０ｎの劣化を抑制することが可能となる。同様にして、Ｐ型ＴＦＴ１０ｐについても同様に、「キンク」の発生やホットキャリアによるＰ型ＴＦＴ１０ｐの劣化を抑制することが可能となる。
【００６１】
（第２の実施形態：オフセットゲートを有するＴＦＴの製造方法）
第１の実施形態では、上記したように、低濃度ソース領域１０Ｌｓｎ，１０Ｌｓｐと比べ、低濃度ドレイン領域１０Ｌｄｎ，１０Ｌｄｐが長い構造を持ち、バックゲート電極１０Ｂｇｎ，１０Ｂｇｐの少なくとも一部が低濃度ドレイン領域１０Ｌｄｎ，１０Ｌｄｐと平面視にて重なっているＮ型ＴＦＴ１０ｎ、Ｐ型ＴＦＴ１０ｐを用いることで、広帯域の信号を処理する場合に際して、好ましい構造となることを説明した。
【００６２】
次に、図３〜図６を参照して、本形態の半導体装置にかかる、オフセットゲートを有するＴＦＴ製造の製造方法について説明する。図３（ａ）〜（ｄ）、図４（ａ）〜（ｃ）、図５（ａ）〜（ｃ）、図６（ａ），（ｂ）は、本実施形態にかかるＮ型ＴＦＴ１０ｎ、Ｐ型ＴＦＴ１０ｐ（図２参照）の製造工程を示す工程断面図である。本実施形態では、Ｎ型ＴＦＴ１０ｎ、Ｐ型ＴＦＴ１０ｐのチャネルと基板との間に、遮光性のバックゲート電極Ｂｇｎ，Ｂｇｐ（図２参照）を有する場合の製造方法について説明する。
【００６３】
まず、図３（ａ）に示すように、工程１として、超音波洗浄等により清浄化したガラス等の絶縁基板１０Ｓｕｂを準備した後、バックゲート電極形成工程として、絶縁基板１０Ｓｕｂの表面全体にスパッタ法等を用いて、モリブデン層、アルニウム層、チタン層、タングステン層、タンタル層、あるいはそれらの積層構造などの金属層を形成した後、フォトリソグラフィ技術を用いてパターニングし、バックゲート電極１０Ｂｇｎ，１０Ｂｇｐを形成する。層厚としては、例えば３００ｎｍ程度の厚さを用いることができる。なお、バックゲート電極１０Ｂｇｎ，１０Ｂｇｐは単純に光遮断層として機能させても良く、必ずしも電位設定させる必要はない。
【００６４】
次に、図３（ｂ）に示すように、工程２として、ＣＶＤ法等を用いて、絶縁基板１０Ｓｕｂの表面側に第１層間絶縁層１０Ｉｓｏ１を形成する。典型的には、厚さが３００ｎｍ程度の酸化シリコン層を用いることができる。ここで、第１層間絶縁層１０Ｉｓｏ１の厚さとしては、設定耐圧により変動するが、５０ｎｍ〜１０００ｎｍ程度の層厚を用いても良い。また、酸化シリコン層に限定されず、窒化シリコン層や酸窒化シリコン層を用いても良い。また、Ｈｉｇｈ−ｋと呼ばれる高誘電率を持つハフニウムシリケート層等を用いても良い。
【００６５】
次に、図３（ｃ）に示すように、工程３として、基板温度が１５０〜４５０℃の温度条件下で絶縁基板１０Ｓｕｂの表面側に、非晶質のシリコン層をプラズマＣＶＤ法により、例えば、４０〜５０ｎｍの厚さに形成した後、レーザアニール法や急速加熱法などにより、シリコン層を多結晶化させる。そして、このシリコン層をフォトリソグラフィ技術等を用いてパターニングし、島状の多結晶シリコン層に分離する。このようにして、Ｎ型ＴＦＴ１０ｎ（図２参照）の母体となる半導体層１０Ｓｉｎと、Ｐ型ＴＦＴ１０ｐの母体となる半導体層１０Ｓｉｐとを形成する。
【００６６】
次に、図３（ｄ）に示すように、工程４として、ＣＶＤ法などを用いて、半導体層１０Ｓｉｎ，１０Ｓｉｐを覆うように、例えば酸化シリコン層、窒化シリコン層、酸化窒化シリコン層等を用いて、Ｎ型ＴＦＴ１０ｎ、Ｐ型ＴＦＴ１０ｐのゲート絶縁層１０Ｇｉを形成する。ゲート絶縁層１０Ｇｉを構成する部材としては、Ｈｉｇｈ−ｋと呼ばれる高誘電率を持つハフニウムシリケート層等を用いても良い。
【００６７】
次に、図４（ａ）に示すように、工程５として、絶縁基板１０Ｓｕｂの表面側にフォトレジスト層１１Ｐｒ（第１のフォトレジスト層）を形成する。そして、絶縁基板１０Ｓｕｂの裏面から、斜めに傾けて光をあてることで露光し、続けて現像工程を行う。そして、現像工程の後、工程５ａとして熱処理等を行い、フォトレジスト層１１Ｐｒを現像液に耐え得るよう硬化した状態に改質させる。この工程により、フォトレジスト層１１Ｐｒは、バックゲート電極１０Ｂｇｎ，１０Ｂｇｐに対してオフセットを持って残される。
【００６８】
次に、図４（ｂ）に示すように、工程６として、絶縁基板１０Ｓｕｂの表面側にフォトレジスト層１２Ｐｒを塗布し、Ｎ型ＴＦＴ１０ｎが位置する半導体層１０Ｓｉｎの領域を開口するようマスク露光する。そして、現像工程、熱処理工程を行う。ここで、フォトレジスト層１１Ｐｒは工程５ａにより硬化しており、工程６での現像工程を行っても除去されることなく絶縁基板１０Ｓｕｂ上に残る。続けて、フォトレジスト層１１Ｐｒ，１２Ｐｒ（第２のフォトレジスト層）をマスクとして、工程６ａとして高濃度ドレイン領域１０Ｈｄｎ、高濃度ソース領域１０Ｈｓｎ等の領域が開口された状態で、燐や砒素を用いて高濃度（１×１０14ｃｍ-2〜１×１０16ｃｍ-2程度）イオン注入を行う。イオン注入後、工程６ｂとして、アッシング等の処理でフォトレジスト層１１Ｐｒ，１２Ｐｒを除去する。
【００６９】
次に、図４（ｃ）に示すように、工程７として、絶縁基板１０Ｓｕｂの表面側にフォトレジスト層１３Ｐｒ（第１のフォトレジスト層）を塗布し、乾燥させる。そして、絶縁基板１０Ｓｕｂの裏面から、斜めに傾けて光をあてることで露光する。続けて、現像工程と熱処理工程等を行い、フォトレジスト層１３Ｐｒを現像液に耐え得るよう硬化した状態に改質させる。この工程により、フォトレジスト層１３Ｐｒは、バックゲート電極１０Ｂｇｎ、１０Ｂｇｐに対してオフセットを持って残される。なお、Ｎ型ＴＦＴ１０ｎとＰ型ＴＦＴ１０ｐのチャネル方向が異なる場合、裏面露光を行う角度を各チャネル方向に合わせて露光しても良い。また、Ｎ型ＴＦＴ１０ｎ内でもチャネル方向が異なっているＮ型ＴＦＴ１０ｎがある場合、各Ｎ型ＴＦＴ１０ｎのチャネル方向に合わせて露光しても良い。また、Ｐ型ＴＦＴ１０ｐに対しても同様の処置を行うことができる。この場合においても、各チャネル毎に不要領域へのイオン注入を避けるべく、フォトレジスト層を形成しても良い。
【００７０】
次に、図５（ａ）に示すように、工程８として、絶縁基板１０Ｓｕｂの表面側にフォトレジスト層１４Ｐｒ（第２のフォトレジスト層）を塗布し、Ｐ型ＴＦＴ１０ｐが位置する半導体層１０Ｓｉｐの領域を開口するようマスク露光する。そして、現像工程、現像後熱処理を行う。ここで、フォトレジスト層１３Ｐｒは工程７ａにより硬化しており、工程８での現像工程を行っても除去されることなく絶縁基板１０Ｓｕｂ上に残る。このようにして、フォトレジスト層１３Ｐｒ，１４Ｐｒをマスクとして、工程８ａとして高濃度ドレイン領域１０Ｈｄｐ、高濃度ソース領域１０Ｈｓｐ等の領域が開口された状態で、硼素を用いて高濃度（１×１０14ｃｍ-2〜１×１０16ｃｍ-2程度）イオン注入を行う。イオン注入後、工程８ｂとして、アッシング等の処理でフォトレジスト層１３Ｐｒ，１４Ｐｒを除去する。
【００７１】
次に、図５（ｂ）に示すように、工程９として、絶縁基板１０Ｓｕｂの表面側に、ゲート絶縁層１０Ｇｉ上にスパッタ法等を用いて、モリブデン層、アルミニウム層、チタン層、タングステン層、タンタル層、あるいはそれらの積層構造体などの金属層を形成した後、フォトリソグラフィ技術を用いてパターニングし、ゲート電極１０Ｇｎ，１０Ｇｐを形成する。続けて、後述する低濃度ドレイン領域１０Ｌｄｎ、低濃度ソース領域１０Ｌｓｎを形成すべき領域を残し、通常のフォトリソグラフ工程を用いて、フォトレジスト層１５Ｐｒを形成する。
【００７２】
次に、図５（ｃ）に示すように、工程１０として、フォトレジスト層１５Ｐｒ（第３のフォトレジスト層）とゲート電極１０Ｇｎとをマスクとし、絶縁基板１０Ｓｕｂの表面側から燐や砒素をイオン注入し、ゲート電極１０Ｇｎと自己整合的に得られる低濃度ドレイン領域１０Ｌｄｎ、低濃度ソース領域１０Ｌｓｎとチャネル領域１０Ｃｈｎを形成する。低濃度ソース領域１０Ｌｓｎ、チャネル領域１０Ｃｈｎを形成した後、フォトレジスト層１５Ｐｒをアッシング等の方法を用いて除去する。
【００７３】
次に、図６（ａ）に示すように、工程１１として、フォトレジスト層１５Ｐｒをアッシングにより除去し、改めてフォトレジスト層１６Ｐｒ（第３のフォトレジスト層）を形成し、フォトレジスト層１６Ｐｒとゲート電極１０Ｇｐとをマスクとし、絶縁基板１０Ｓｕｂの表面側から硼素をイオン注入し、ゲート電極１０Ｇｐと自己整合的に得られる低濃度ドレイン領域１０Ｌｄｐ、低濃度ソース領域１０Ｌｓｐとチャネル領域１０Ｃｈｐを形成する。イオン注入後、フォトレジスト層１６Ｐｒをアッシング等の方法により除去する。
【００７４】
次に、図６（ｂ）に示すように、工程１２として、絶縁基板１０Ｓｕｂの表面側に第２層間絶縁層１０Ｉｓｏ２としてＣＶＤ法等を用いて形成される酸化シリコン層を形成し、コンタクトホールを形成し、ドレイン電極１０Ｄｎ，１０Ｄｐ、ソース電極１０Ｓｎ，１０Ｓｐを形成することでＮ型ＴＦＴ１０ｎ、Ｐ型ＴＦＴ１０ｐが形成される。なお、バックゲート電極１０Ｂｇｎ，１０Ｂｇｐは第２層間絶縁層１０Ｉｓｏ２より絶縁基板１０Ｓｕｂ側の層でコンタクトを取っても良い。また、バックゲート電極１０Ｂｇｎ，１０Ｂｇｐの一部をゲート電極１０Ｇｎ，１０Ｇｐと重ならない位置に延伸させ、第２層間絶縁層１０Ｉｓｏ２上にゲート電極１０Ｇｎ，１０Ｇｐと重ならない領域でコンタクトを取っても良い。
【００７５】
これらの製造工程を用いることで、平面視にて低濃度ドレイン領域１０Ｌｄｎ中に、バックゲート電極１０Ｂｇｎの端部が配置される構造を得ることができる。つまり、低濃度ドレイン領域１０Ｌｄｎ内では、ゲート電極１０Ｇｎの端部と、バックゲート電極１０Ｂｇｎの端部とで電界が分散される。低濃度ドレイン領域１０Ｌｄｎ中に生じる電界が２箇所に分散するため電界の集中が抑えられる。それにつれて、ホットキャリア等の発生が抑えられる。そのため、ホットキャリアに起因するＮ型ＴＦＴ１０ｎの劣化を抑えることが可能となる。さらにバックゲート電極１０Ｂｇｎの端部から、高濃度ドレイン領域１０Ｈｄｎまでの距離は、バックゲート電極１０Ｂｇｎにより決められるため、バックゲート電極１０Ｂｇｎの端部から、高濃度ドレイン領域１０Ｈｄｎまでの距離をばらつき無く形成することが可能であり、電界集中を緩和する性能のばらつきの少ない、すなわち、耐電圧等の性能のばらつきの少ない半導体素子が形成可能となり、信頼性の高い半導体装置の製造方法を提供することが可能となる。Ｐ型ＴＦＴ１０ｐに対しても同様の効果を得ることができるため、信頼性が高いＮ型ＴＦＴ１０ｎ、Ｐ型ＴＦＴ１０ｐの製造工程を提供することが可能となる。
【００７６】
（変形例：第２の実施形態）
上記した工程６は、工程４と工程５との間に行っても良い。この場合、精密なパターン形状を必要としない工程を先に行い、裏面からの斜め露光を後から行うこととなるため、精密なパターン形状を必要とする斜め露光後に現像工程等が入らないため、精密なパターンを崩さずにイオン注入工程を行うことが可能となる。同様にＰ型ＴＦＴ１０ｐに対しても同様の変形を行うことができ、工程８を工程６と工程７との間に行っても良い。
【００７７】
また、本実施形態ではＮ型ＴＦＴ１０ｎの製造工程に続けてＰ型ＴＦＴ１０ｐの製造工程を行う順序を用いたが、これはＰ型ＴＦＴ１０ｐの製造工程に続けてＮ型ＴＦＴ１０ｎを形成する工程を用いても良い。
【００７８】
また、上記したＮ型ＴＦＴ１０ｎの低濃度ドレイン領域１０Ｌｄｎは、低濃度ソース領域１０Ｌｓｎよりもチャネル長方向に対して、長くしても良い。低濃度ドレイン領域１０Ｌｄｎは、Ｎ型ＴＦＴ１０ｎのドレイン電極１０Ｄｎに印加された電圧に起因する電界を吸収する機能を有している。この領域を長くすることで電界強度の集中を抑え、ホットキャリアの発生が抑制されたＮ型ＴＦＴ１０ｎを提供することが可能となる。また、低濃度ソース領域１０Ｌｓｎを配置せず、直接高濃度ソース領域１０Ｈｓｎとゲート電極１０Ｇｎを平面視にて重なるよう配置しても良い。この場合、Ｎ型ＴＦＴ１０ｎの低濃度ソース領域１０Ｌｓｎを介さず直接高濃度ソース領域１０Ｈｓｎと接続されるため、寄生抵抗を抑えることができる。また、Ｐ型ＴＦＴ１０ｐについても同様の変形を行うことが可能であり、寄生抵抗を抑えることで電流供給能力が高いＮ型ＴＦＴ１０ｎ、Ｐ型ＴＦＴ１０ｐの製造工程を提供することが可能である。
【００７９】
また、Ｎ型ＴＦＴ１０ｎにのみ低濃度ドレイン領域１０Ｌｄｎを形成し、Ｐ型ＴＦＴ１０ｐについては低濃度ドレイン領域１０Ｌｄｐを形成しない製造工程を用いても良い。ホットキャリアは主にＮ型ＴＦＴ１０ｎ側で顕著な影響を示すため、低濃度ドレイン領域１０Ｌｄｐは省略しても信頼性を損なう怖れは小さい。低濃度ドレイン領域１０Ｌｄｐを省略することでＮ型ＴＦＴ１０ｎと比べ電流駆動能力の小さいＰ型ＴＦＴ１０ｐの駆動能力を上昇させることが可能となる。
【００８０】
さらに、上記した製造方法は、トップゲートとなるゲート電極１０Ｇｎと、バックゲート電極１０Ｂｇｎとのダブルゲート構造の半導体装置の製造方法を用いて説明したが、本発明はこれに限定されることなく、例えば、トップゲートとなるゲート電極１０Ｇｎを用いずに、本実施形態の電極１０Ｂｇｎのみを電極として用い、通常用いられるボトムゲート型（この場合、バックゲート電極１０Ｂｇｎがボトムゲートとなる）のシングルゲート型ＴＦＴとしても適用可能である。この場合、工程９で形成するゲート電極１０Ｇｎの替わりにゲート電極１０Ｇｎと同様なマスク機能を持つフォトレジスト層を形成することで、低濃度ドレイン領域１０Ｌｄｎによる電界緩和機能を有することで信頼性を向上させた半導体装置の製造方法を提供することが可能となる。
【００８１】
また、上記した製造方法は、工程１０での不純物注入時のマスクとしてゲート電極１０Ｇｎを用いたが、工程９でゲート電極１０Ｇｎを形成する前に、ゲート電極１０Ｇｎと同様なマスク機能を持つフォトレジスト層を形成することで、ゲート電極１０Ｇｎを設ける前に該フォトレジスト層をマスクとして不純物注入を行っても良い。その場合、不純物注入後、フォトレジスト層を除去し、絶縁基板１０Ｓｕｂの表面側から見た平面視にて、少なくともチャネル領域１０Ｃｈｎを覆うようにゲート電極１０Ｇｎを形成することで、同様に信頼性の高い半導体装置の製造方法を提供することが可能となる。
【００８２】
また、上記した製造方法は、以下のように変形することも可能である。すなわち、工程６ａでの高濃度イオン注入工程に代えて、工程６ａとして、バックゲート電極１０Ｂｇｎをマスクとして斜め露光を用いて形成されたフォトレジスト層１１Ｐｒをマスクとして半導体層１０Ｓｉｎに低濃度イオン注入工程を行う。その後、図１１（ａ）に示すように、絶縁基板１０Ｓｕｂの平面視にて、一端が低濃度イオンが注入されていない領域にあり、他端が低濃度ドレイン領域１０Ｌｄｎと重なる領域にイオン注入マスクとなるフォトレジスト層２３Ｐｒを形成し、図１１（ｂ）に示すように、高濃度イオン注入を行い、高濃度ドレイン領域１０Ｈｄｎ、高濃度ソース領域１０Ｈｓｎを形成する。その後、図１１（ｃ）に示すように、フォトレジスト層２３Ｐｒを除去し、ゲート電極１０Ｇｎを形成する。その際、ゲート電極１０Ｇｎの一端が、絶縁基板１０Ｓｕｂの平面視にて高濃度ソース領域１０Ｈｓｎと重なり、ゲート電極１０Ｇｎの他端が、低濃度ドレイン領域１０Ｌｄｎ端部と重なる領域に形成することが好適である。この工程を行うことでＮ型ＴＦＴ１０ｎの基本構成を製造することができる。なお、ここではＮ型ＴＦＴ１０ｎに絞って製造工程を説明したが、この工程を転用してＰ型、ＣＭＯＳ型のＴＦＴを得ることも可能である。
【００８３】
さらに、上記した製造方法は、トップゲートとなるゲート電極１０Ｇｎと、バックゲート電極１０Ｂｇｎとのダブルゲート構造の半導体装置の製造方法を用いて説明したが、本発明はこれに限定されることなく、例えば、トップゲートとなるゲート電極１０Ｇｎを用いずに、本実施形態の電極１０Ｂｇｎのみを電極として用い、通常用いられるボトムゲート型（この場合、バックゲート電極１０Ｂｇｎがボトムゲートとなる）のシングルゲート型ＴＦＴとしても適用可能である。この場合、工程９で形成するゲート電極１０Ｇｎの替わりにゲート電極１０Ｇｎと同様なマスク機能を持つフォトレジスト層を形成することで、低濃度ドレイン領域１０Ｌｄｎによる電界緩和機能を有することで信頼性を向上させた半導体装置の製造方法を提供することが可能となる。
【００８４】
また、上記した製造方法では、工程４の後、工程５で絶縁基板１０Ｓｕｂの裏面から、斜めに傾けて光をあてることで露光・現像工程を行い、フォトレジスト層１１Ｐｒを、バックゲート電極１０Ｂｇｎ、１０Ｂｇｐに対してオフセットを持ってし、その後イオン注入を行っている。この工程は以下のように変形しても良い。すなわち、工程４の後、図１２（ａ）に示すように、絶縁基板１０Ｓｕｂの平面視にて、バックゲート電極１０Ｂｇｎの内側に両端が入るようゲート電極１０Ｇｎを形成し、このゲート電極１０Ｇｎをマスクとして半導体層１０Ｓｉｎ中に低濃度イオン注入を行い、低濃度ドレイン領域１０Ｌｄｎを形成する。その後、図１２（ｂ）に示すように、上記の工程５で用いた、バックゲート電極１０Ｂｇｎと、ゲート電極１０Ｇｎとをマスクとして斜め露光を行い、フォトレジスト層２４Ｐｒを、バックゲート電極１０Ｂｇｎに対してオフセットを持って形成し、その後、図１２（ｃ）に示すように、高濃度イオン注入を行い、高濃度ドレイン領域１０Ｈｄｎと、高濃度ソース領域１０Ｈｓｎとを形成しても良い。この工程を行うことでＮ型ＴＦＴ１０ｎの基本構成を製造することができる。なお、ここではＮ型ＴＦＴ１０ｎに絞って製造工程を説明したが、この工程を転用してＰ型、ＣＭＯＳ型のＴＦＴを得ることも可能である。
【００８５】
さらに、上記した製造方法は、以下のように変形することも可能である。すなわち、図１３（ａ）に示すように、工程４の後、バックゲート電極の一端よりチャネル領域となる側に一端を有するマスク機能を持つフォトレジスト層２５Ｐｒを形成し、このフォトレジスト層２５Ｐｒをマスクに低濃度イオン注入を行う。その後フォトレジスト層２５Ｐｒを除去する。そして、図１３（ｂ）に示すように、絶縁基板１０Ｓｕｂの平面視にて、低濃度ドレイン領域１０Ｌｄｎと低濃度ソース領域１０Ｌｓｎ内に両端部が配置されるゲート電極１０Ｇｎを形成する。そして、上記の工程５で用いたように、バックゲート電極１０Ｂｇｎと、ゲート電極１０Ｇｎとをマスクとして斜め露光を行い、フォトレジスト層２６Ｐｒを、バックゲート電極１０Ｂｇｎに対してオフセットを持って形成する。そして、その後、図１３（ｃ）に示すように、高濃度イオン注入を行い、高濃度ドレイン領域１０Ｈｄｎと、高濃度ソース領域１０Ｈｓｎとを形成しても良い。この工程を行うことでＮ型ＴＦＴ１０ｎの基本構成を製造することができる。この工程を行うことでＮ型ＴＦＴ１０ｎの基本構成を製造することができる。なお、ここではＮ型ＴＦＴ１０ｎに絞って製造工程を説明したが、この工程を転用してＰ型、ＣＭＯＳ型のＴＦＴを得ることも可能である。
【００８６】
上記のいずれにおいても、ボトムゲート電極あるいはバックゲート電極と低濃度不純物領域との距離は、バックゲート電極によって決められ、かつボトムゲート電極端あるいはバックゲート電極端での電界集中を緩和するようなオフセットゲートを有するＴＦＴを構成できるため、性能のばらつきの少ない、すなわち、耐電圧等の性能のばらつきの少ない半導体装置の製造方法を提供することが可能となる。
【００８７】
（第３の実施形態：ＧＯＬＤ構造を有するＴＦＴの製造方法）
次に、図７（ａ）〜（ｃ）、図８（ａ）〜（ｃ）を参照して、本実施形態の半導体装置にかかる、ＧＯＬＤ構造を有するＴＦＴ製造の製造方法について説明する。図７（ａ）〜（ｃ）、図８（ａ）〜（ｃ）はＧＯＬＤ構造の製造方法を説明するための工程断面図である。ＧＯＬＤ構造は、低濃度ドレイン領域１０Ｌｄｎ（図２参照）がゲート電極１０Ｇｎと重なり合う構造を示しており、低濃度ドレイン領域１０Ｌｄｎとゲート電極１０Ｇｎを重ねない構造を用いた場合と比べ、ホットキャリアの発生を抑えられるという特性を有している。
【００８８】
ＧＯＬＤ構造を有するＴＦＴの製造方法は、第２の実施形態で説明したオフセットゲートを有するＴＦＴの製造方法と共通の部分が多いため、共通の事項については上記した構造の製造方法を引用し、重複を避けて説明する。
【００８９】
まず、第２の実施形態の工程１〜工程８ｂまでを行う。この場合においても、上記した工程６は、工程４と工程５との間に行って良い。この場合、精密なパターン形状を必要としない工程を先に行い、裏面からの斜め露光を後から行うこととなるため、精密なパターン形状を必要とする斜め露光後に現像工程等が入らない。そのため、精密なパターンを崩さずにイオン注入工程を行うことが可能となる。同様にＰ型ＴＦＴ１０ｐに対しても同様の変形を行うことができ、工程８を工程６と工程７との間に行っても良い。また、工程７で示した例についても同様に適用可能である。なお、第１のフォトレジスト層、第３のフォトレジスト層については、第２の実施形態中で説明されているため、説明は省略する。
【００９０】
次に、工程９として、図７（ａ）に示すように、絶縁基板１０Ｓｕｂの表面側にフォトレジスト層１７Ｐｒ（第２のフォトレジスト層）を塗布、乾燥させる。続けて、工程９ａとして工程５と反対方向に絶縁基板１０Ｓｕｂを傾けて、フォトレジスト層１７Ｐｒをバックゲート電極１０Ｂｇｎ，１０Ｂｇｐをマスクとして光をあてることで裏面露光を行い、現像を行った後、熱処理等によりフォトレジスト層１７Ｐｒを現像液に耐え得るよう硬化させる。
【００９１】
次に、工程１０として、後述する低濃度ドレイン領域１０Ｌｄｎ、低濃度ソース領域１０Ｌｓｎを形成すべき領域を残し、通常のフォトリソグラフ工程を用いて、フォトレジスト層１８Ｐｒ（第４のフォトレジスト層）を形成する。
【００９２】
次に、図７（ｂ）に示すように、工程１０として、フォトレジスト層１７Ｐｒとフォトレジスト層１８Ｐｒとをマスクとし、絶縁基板１０Ｓｕｂの表面側から燐や砒素をイオン注入し、低濃度ドレイン領域１０Ｌｄｎを形成する。低濃度ドレイン領域１０Ｌｄｎを形成した後、フォトレジスト層１７Ｐｒ，１８Ｐｒをアッシング等の方法を用いて除去する。
【００９３】
次に、図７（ｃ）に示すように、工程１１として、フォトレジスト層１９Ｐｒ（第２のフォトレジスト層）を塗布、乾燥させる。続けて、工程１１ａとして、工程５と反対方向に絶縁基板１０Ｓｕｂを傾けて、フォトレジスト層１９Ｐｒをバックゲート電極１０Ｂｇｎ，１０Ｂｇｐをマスクとして裏面露光を行い、現像を行った後、熱処理等によりフォトレジスト層１９Ｐｒを現像液に耐え得るよう硬化させる。
【００９４】
次に、工程１２として、後述する低濃度ドレイン領域１０Ｌｄｐを形成すべき領域を残し、通常のフォトリソグラフ工程を用いて、フォトレジスト層２０Ｐｒ（第４のフォトレジスト層）を形成する。
【００９５】
次に、図８（ａ）に示すように、工程１３として、フォトレジスト層１９Ｐｒとフォトレジスト層２０Ｐｒとをマスクとし、絶縁基板１０Ｓｕｂの表面側から硼素をイオン注入し、低濃度ドレイン領域１０Ｌｄｐを形成する。低濃度ドレイン領域１０Ｌｄｐを形成した後、フォトレジスト層１９Ｐｒ，２０Ｐｒをアッシング等の方法を用いて除去する。
【００９６】
次に、図８（ｂ）に示すように、工程１４として、絶縁基板１０Ｓｕｂの表面側に、ゲート絶縁層１０Ｇｉ上にスパッタ法等を用いて、モリブデン層、アルミニウム層、チタン層、タングステン層、タンタル層、あるいはそれらの積層構造体などの金属層を形成した後、フォトリソグラフィ技術を用いてパターニングし、ゲート電極１０Ｇｎ，１０Ｇｐを形成する。
【００９７】
次に、図８（ｃ）に示すように、工程１５として、絶縁基板１０Ｓｕｂの表面側に第２層間絶縁層１０Ｉｓｏ２としてＣＶＤ法等を用いて形成される酸化シリコン層を形成した後、コンタクトホールを形成する。そして、ドレイン電極１０Ｄｎ，１０Ｄｐ、ソース電極１０Ｓｎ，１０Ｓｐを形成することでＮ型ＴＦＴ１０ｎ、Ｐ型ＴＦＴ１０ｐが形成される。なお、バックゲート電極１０Ｂｇｎ，１０Ｂｇｐは第２層間絶縁層１０Ｉｓｏ２より絶縁基板１０Ｓｕｂ側の層でコンタクトを取っても良い。また、バックゲート電極１０Ｂｇｎ，１０Ｂｇｐの一部をゲート電極１０Ｇｎ，１０Ｇｐと重ならない位置に延伸させ、第２層間絶縁層１０Ｉｓｏ２上にゲート電極１０Ｇｎ，１０Ｇｐと重ならない領域でコンタクトを取っても良い。
【００９８】
これらの製造工程を用いることで、平面視にて低濃度ドレイン領域１０Ｌｄｎ中に、バックゲート電極１０Ｂｇｎの端部が配置され、かつゲート電極１０Ｇｎと低濃度ドレイン領域１０Ｌｄｎが重なる構造を得ることができる。つまり、低濃度ドレイン領域１０Ｌｄｎ内では、ゲート電極１０Ｇｎの端部と、バックゲート電極１０Ｂｇｎの端部と、ゲート電極１０Ｇｎと低濃度ドレイン領域１０Ｌｄｎが重なる領域内で電界が分散される。低濃度ドレイン領域１０Ｌｄｎ中に生じる電界が３箇所に分散するため電界の集中が抑えられる。それにつれて、ホットキャリア等の発生が抑えられる。そのため、ホットキャリアに起因するＮ型ＴＦＴ１０ｎの劣化を抑えることが可能となる。さらにバックゲート電極１０Ｂｇｎの端部から、高濃度ドレイン領域１０Ｈｄｎまでの距離は、バックゲート電極１０Ｂｇｎにより決められるため、バックゲート電極１０Ｂｇｎの端部から、高濃度ドレイン領域１０Ｈｄｎまでの距離をばらつき無く形成することが可能であり、電界集中を緩和する性能のばらつきの少ない、すなわち、耐電圧等の性能のばらつきの少ない半導体素子が形成可能となり、信頼性の高い半導体装置の製造方法を提供することが可能となる。加えて、Ｐ型ＴＦＴ１０ｐに対しても同様の効果を得ることができるため、信頼性が高いＮ型ＴＦＴ１０ｎ、Ｐ型ＴＦＴ１０ｐの製造工程を提供することが可能となる。
【００９９】
（変形例：第３の実施形態）
上記した工程では、Ｎ型ＴＦＴ１０ｎに低濃度ドレイン領域１０Ｌｄｎを形成し、Ｐ型ＴＦＴ１０ｐに低濃度ドレイン領域１０Ｌｄｐを形成したが、これは、Ｎ型ＴＦＴ１０ｎにのみ低濃度ドレイン領域１０Ｌｄｎを形成し、Ｐ型ＴＦＴ１０ｐについては低濃度ドレイン領域１０Ｌｄｐを形成しない製造工程を用いても良い。ホットキャリアは主にＮ型のＮ型ＴＦＴ１０ｎ側で顕著な影響を示すため、低濃度ドレイン領域１０Ｌｄｐは省略しても信頼性を損なう怖れは小さい。低濃度ドレイン領域１０Ｌｄｐを省略することでＮ型ＴＦＴ１０ｎと比べ電流駆動能力の小さいＰ型ＴＦＴ１０ｐの駆動能力を上昇させることが可能となる。
【０１００】
また、上記した製造方法は、トップゲートとバックゲートのダブルゲート構造の半導体装置の製造方法を用いて説明したが、本発明はこれに限定されることなく、第２の実施形態と同様に、例えば、本実施形態のバックゲートをボトムゲートとみなし、通常のシングルゲートのＴＦＴにも適用可能である。この場合、工程９で形成するゲート電極１０Ｇｎの替わりにゲート電極１０Ｇｎと同様なマスク機能を持つフォトレジスト層を形成することで、ホットキャリア耐性が高いＧＯＬＤ構造が得られるため、信頼性の高い半導体装置の製造方法を提供することが可能となる。
【０１０１】
また、上記した製造方法は、以下のように変形することも可能である。すなわち、工程６ａでの高濃度イオン注入工程に代えて、工程６ａとして、バックゲート電極１０Ｂｇｎをマスクとして斜め露光を用いて形成されたフォトレジスト層１１Ｐｒ（図４（ａ）参照）をマスクとして半導体層１０Ｓｉｎに低濃度イオン注入工程を行う。そして、絶縁基板１０Ｓｕｂの平面視にて、一端が低濃度イオンが注入されていない領域にあり、他端が低濃度ドレイン領域１０Ｌｄｎと重なる領域にイオン注入マスクとなるフォトレジスト層２７Ｐｒを形成し、図１４（ａ）に示すように、高濃度イオン注入を行い、高濃度ドレイン領域１０Ｈｄｎ、高濃度ソース領域１０Ｈｓｎを形成する。その後、図１４（ｂ）に示すように、フォトレジスト層２７Ｐｒを除去し、ゲート電極１０Ｇｎを形成する。その際、ゲート電極１０Ｇｎの一端が、絶縁基板１０Ｓｕｂの平面視にて高濃度ソース領域１０Ｈｓｎと重なり、ゲート電極１０Ｇｎの他端を、低濃度ドレイン領域１０Ｌｄｎとオーバーラップさせて形成することが好適である。この工程を行うことでＮ型ＴＦＴ１０ｎの基本構成を製造することができる。なお、ここではＮ型ＴＦＴ１０ｎに絞って製造工程を説明したが、この工程を転用してＰ型、ＣＭＯＳ型のＴＦＴを得ることも可能である。
【０１０２】
さらに、上記した製造方法は、トップゲートとなるゲート電極１０Ｇｎと、バックゲート電極１０Ｂｇｎとのダブルゲート構造の半導体装置の製造方法を用いて説明したが、本発明はこれに限定されることなく、第２の実施形態と同様に、例えば、トップゲートとなるゲート電極１０Ｇｎを用いずに、本実施形態の電極１０Ｂｇｎのみを電極として用い、通常用いられるボトムゲート型（この場合、バックゲート電極１０Ｂｇｎがボトムゲートとなる）のシングルゲート型ＴＦＴとしても適用可能である。この場合、工程９で形成するゲート電極１０Ｇｎの替わりにゲート電極１１Ｇｎと同様なマスク機能を持つフォトレジスト層を形成することで、ホットキャリア耐性が高いＧＯＬＤ構造が得られるため、信頼性の高い半導体装置の製造方法を提供することが可能となる。
【０１０３】
（第４の実施形態：ＧＯＬＤ構造内に不純物分布を与えたＴＦＴの製造方法）
次に、図９を参照して、本実施形態の半導体装置にかかる、複数回のイオン注入を行うことでＧＯＬＤ構造内に不純物分布を形成したＴＦＴ製造の製造方法について説明する。図９（ａ）〜（ｃ）は本実施形態にかかる製造工程を説明するための工程断面図である。
【０１０４】
この実施形態は、第２の実施形態や、第３の実施形態にかかる、ＧＯＬＤ構造を有するＴＦＴの製造方法と共通の部分が多いため、共通の事項については上記した構造の製造方法を引用し、重複を避けて説明する。
【０１０５】
まず、第２の実施形態における工程１〜工程８ｂまでを行う。この場合においても、上記した工程６は、工程４と工程５との間に行って良い。この場合、精密なパターン形状を必要としない工程を先に行い、裏面からの斜め露光を後から行うこととなるため、精密なパターン形状を必要とする斜め露光後に現像工程等が入らないため、精密なパターンを崩さずにイオン注入工程を行うことが可能となる。同様にＰ型ＴＦＴ１０ｐに対しても同様の変形を行うことができ、工程８を工程６と工程７との間に行っても良い。
【０１０６】
次に、工程９として、絶縁基板１０Ｓｕｂの表面側にフォトレジスト層１７Ｐｒを塗布、乾燥させる。次に、工程９ａとして工程５と反対方向に絶縁基板１０Ｓｕｂを傾け、傾斜角を変えながら、フォトレジスト層１７Ｐｒをバックゲート電極１０Ｂｇｎ，１０Ｂｇｐをマスクとして裏面露光を行う。この状態での工程断面図を図９（ａ）に示す。そして、現像を行った後、熱処理等によりフォトレジスト層１７Ｐｒを現像液に耐え得るよう硬化させる。この工程により、フォトレジスト層１７Ｐｒの形状をテーパー状に変化させることができる。この状態での工程断面図を図９（ｂ）に示す。そして、フォトレジスト層１７Ｐｒをマスクとしてイオン注入を行うと、フォトレジスト層１７Ｐｒの形状に対応して不純物分布を有する構造を形成することが可能となる。
【０１０７】
次に、第３の実施形態における工程１０〜工程１１を行う。次に、工程１１ａとして、工程５と反対方向に絶縁基板１０Ｓｕｂを傾けて、再びフォトレジスト層１７Ｐｒを形成し、このフォトレジスト層１７Ｐｒをバックゲート電極１０Ｂｇｎ，１０Ｂｇｐをマスクとして傾斜角を変えながら裏面露光を行い、現像を行った後、熱処理等によりフォトレジスト層１７Ｐｒを現像液に耐え得るよう硬化させる。この工程により、フォトレジスト層１７Ｐｒの形状をテーパー状に変化させることができる。このフォトレジスト層１７Ｐｒをマスクとしてイオン注入を行うと、フォトレジスト層１７Ｐｒの形状に対応して不純物分布を有する構造を形成することが可能となる。
【０１０８】
次に、第３の実施形態における工程１４、工程１５を行うことでＮ型ＴＦＴ１０ｎ、Ｐ型ＴＦＴ１０ｐが形成される。この状態での工程断面図を図９（ｃ）に示す。低濃度ドレイン領域１０Ｌｄｎとゲート電極１０Ｇｎとが重なる部分での不純物分布に勾配を与えることが可能となり、より耐圧が高いＮ型ＴＦＴ１０ｎを得ることができる。また、同様にして耐圧が高いＰ型ＴＦＴ１０ｐを得ることが可能となる。なお、変形例については、第３の変形例と同等の変形例を対応させることができる。
【０１０９】
（第５の実施形態：ＧＯＬＤ構造内に複数のイオン注入工程を行ったＴＦＴの製造方法）
次に、図１０を参照して、本形態の半導体装置にかかる、ＧＯＬＤ構造内に不純物分布を形成したＴＦＴ製造の製造方法について説明する。図１０（ａ）〜（ｃ）は、本実施形態にかかる工程断面図である。本実施形態では、上記した実施形態と共通の部分が多いため、共通の事項については上記した構造の製造方法を引用し、重複を避けて説明する。
【０１１０】
まず、第２の実施形態における工程１〜工程８までを行う。この場合においても、上記した工程６は、工程４と工程５との間に行って良い。この場合、精密なパターン形状を必要としない工程を先に行い、裏面からの斜め露光を後から行うこととなるため、精密なパターン形状を必要とする斜め露光後に現像工程等が入らないため、精密なパターンを崩さずにイオン注入工程を行うことが可能となる。同様にＰ型ＴＦＴ１０ｐに対しても同様の変形を行うことができ、工程８を工程６と工程７との間に行っても良い。
【０１１１】
次に、工程９としてフォトレジスト層２１Ｐｒを塗布、乾燥させる。次に工程５と反対方向に絶縁基板１０Ｓｕｂを傾け、傾斜角を固定して、フォトレジスト層２１Ｐｒをバックゲート電極１０Ｂｇｎ，１０Ｂｇｐをマスクとして裏面露光を行う。この状態での工程断面図を図１０（ａ）に示す。裏面露光後に現像を行い、熱処理等によりフォトレジスト層２１Ｐｒを現像液に耐え得るよう硬化させる。次に、工程１０として、後述する低濃度ドレイン領域１０Ｌｄｎ、低濃度ソース領域１０Ｌｓｎを形成すべき領域を残し、通常のフォトリソグラフ工程を用いて、フォトレジスト層２１Ｐｒをパターニングする。
【０１１２】
次に、工程１１として、フォトレジスト層２０Ｐｒとフォトレジスト層２１Ｐｒとをマスクとし、絶縁基板１０Ｓｕｂの表面側から燐や砒素をイオン注入し、低濃度ドレイン領域１０Ｌｄｎ、低濃度ソース領域１０Ｌｓｎを形成する。低濃度ドレイン領域１０Ｌｄｎ、低濃度ソース領域１０Ｌｓｎを形成した後、フォトレジスト層２０Ｐｒ，２１Ｐｒをアッシング等の方法を用いて除去する。
【０１１３】
次に、工程９に戻り、傾斜角を変えて工程９〜工程１１を繰り替えし、所望の不純物分布が得られたところで工程１２に移る。ここでは傾斜角を変えた２回目の状態に対応する露光工程を行っている状態の断面図を図１０（ｂ）に示す。
【０１１４】
次に、工程１２としてフォトレジスト層２２Ｐｒを塗布、乾燥させる。次に、工程５と反対方向に絶縁基板１０Ｓｕｂを傾け、傾斜角を工程９での傾斜角で固定して、フォトレジスト層２２Ｐｒをバックゲート０Ｂｇｎ，１０Ｂｇｐをマスクとして裏面露光を行い、現像を行った後、熱処理等によりフォトレジスト層２２Ｐｒを現像液に耐え得るよう硬化させる。次に、工程１３として、後述する低濃度ドレイン領域１０Ｌｄｐ、低濃度ソース領域１０Ｌｓｐを形成すべき領域を残し、通常のフォトリソグラフ工程を用いて、フォトレジスト層２３Ｐｒを形成する。
【０１１５】
次に、工程１３として、フォトレジスト層２２Ｐｒとフォトレジスト層２３Ｐｒとをマスクとし、絶縁基板１０Ｓｕｂの表面側から硼素をイオン注入し、低濃度ドレイン領域１０Ｌｄｐ、低濃度ソース領域１０Ｌｓｐを形成する。低濃度ドレイン領域１０Ｌｄｎ、低濃度ソース領域１０Ｌｓｎを形成した後、フォトレジスト層２２Ｐｒ，２３Ｐｒをアッシング等の方法を用いて除去する。
【０１１６】
次に、工程１１に戻り、傾斜角を変えて工程１１〜工程１２を繰り替えし、所望の不純物分布が得られたところで、第３の実施形態における工程１４、工程１５を行う。これらの工程により、Ｎ型ＴＦＴ１０ｎ、Ｐ型ＴＦＴ１０ｐが形成される。この状態での断面図を図１０（ｃ）に示す。この製造方法を用いた場合、各角度ステップに応じてイオン注入を行うため、低濃度ドレイン領域１０Ｌｄｎとゲート電極１０Ｇｎとが重なる部分での不純物分布を再現性良く制御することが可能となり、より耐圧が高いＮ型ＴＦＴ１０ｎを得ることができる。また、同様にして再現性良く耐圧が高いＰ型ＴＦＴ１０ｐを得ることが可能となる。なお、変形例については、第３の変形例と同等の変形例を対応させることができる。
【図面の簡単な説明】
【０１１７】
【図１】半導体装置としてのＮチャネル型のＴＦＴ，Ｐチャネル型のＴＦＴを用いた有機ＥＬ装置の全体構成を示す回路構成図。
【図２】ＴＦＴを含むＣＭＯＳ構造を有する例を示すための部分断面図と、当該部分断面図を含む領域の平面図。
【図３】（ａ）〜（ｄ）は、第２の実施形態を説明するための工程断面図。
【図４】（ａ）〜（ｃ）は、第２の実施形態を説明するための工程断面図。
【図５】（ａ）〜（ｃ）は、第２の実施形態を説明するための工程断面図。
【図６】（ａ），（ｂ）は、第２の実施形態を説明するための工程断面図。
【図７】（ａ）〜（ｃ）は、第３の実施形態を説明するための工程断面図。
【図８】（ａ）〜（ｃ）は、第３の実施形態を説明するための工程断面図。
【図９】（ａ）〜（ｃ）は、第４の実施形態を説明するための工程断面図。
【図１０】（ａ）〜（ｃ）は、第５の実施形態を説明するための工程断面図。
【図１１】（ａ）〜（ｃ）は、第２の実施形態の変形例を説明するための工程断面図。
【図１２】（ａ）〜（ｃ）は、第２の実施形態の変形例を説明するための工程断面図。
【図１３】（ａ）〜（ｃ）は、第２の実施形態の変形例を説明するための工程断面図。
【図１４】（ａ），（ｂ）は、第３の実施形態の変形例を説明するための工程断面図。
【符号の説明】
【０１１８】
１０Ｉｓｏ１…第１層間絶縁層、１０Ｉｓｏ２…第２層間絶縁層、１０…画像表示領域、１０Ｂｇｎ…バックゲート電極、１０Ｂｇｐ…バックゲート電極、１０Ｃｈｎ…チャネル領域、１０Ｃｈｐ…チャネル領域、１０Ｄｎ…ドレイン電極、１０Ｄｐ…ドレイン電極、１０Ｇｉ…ゲート絶縁層、１０Ｇｎ…ゲート電極、１０Ｇｐ…ゲート電極、１０Ｈｄｎ…高濃度ドレイン領域、１０Ｈｄｐ…高濃度ドレイン領域、１０Ｈｓｎ…高濃度ソース領域、１０Ｈｓｐ…高濃度ソース領域、１０Ｌｄｎ…低濃度ドレイン領域、１０Ｌｄｐ…低濃度ドレイン領域、１０Ｌｓｎ…低濃度ソース領域、１０Ｌｓｐ…低濃度ソース領域、１０Ｓｉｎ…半導体層、１０Ｓｉｐ…半導体層、１０Ｓｎ…ソース電極、１０Ｓｐ…ソース電極、１０Ｓｕｂ…絶縁基板、１０ｎ…Ｎ型ＴＦＴ、１０ｐ…Ｐ型ＴＦＴ、１１Ｐｒ…フォトレジスト層、１２Ｐｒ…フォトレジスト層、１３Ｐｒ…フォトレジスト層、１４Ｐｒ…フォトレジスト層、１５Ｐｒ…フォトレジスト層、１６Ｐｒ…フォトレジスト層、１７Ｐｒ…フォトレジスト層、１８Ｐｒ…フォトレジスト層、１９Ｐｒ…フォトレジスト層、２０Ｐｒ…フォトレジスト層、２１Ｐｒ…フォトレジスト層、２２Ｐｒ…フォトレジスト層、２３Ｐｒ…フォトレジスト層、２４Ｐｒ…フォトレジスト層、２５Ｐｒ…フォトレジスト層、２６Ｐｒ…フォトレジスト層、２７Ｐｒ…フォトレジスト層、１００…画素領域、１０２…走査線、１０４…データ線、１０６…電源供給線、１１０…保持容量、１１４…発光素子、１２０…走査線駆動回路、１３０…データ線駆動回路、１４０…同期信号線、２００…有機ＥＬ装置。
【図１】
2010073920.tif 000003
【図２】
2010073920.tif 000004
【図３】
2010073920.tif 000005
【図４】
2010073920.tif 000006
【図５】
2010073920.tif 000007
【図６】
2010073920.tif 000008
【図７】
2010073920.tif 000009
【図８】
2010073920.tif 000010
【図９】
2010073920.tif 000011
【図１０】
2010073920.tif 000012
【図１１】
2010073920.tif 000013
【図１２】
2010073920.tif 000014
【図１３】
2010073920.tif 000015
【図１４】
2010073920.tif 000016