(57)【要約】【課題】酸化物半導体層を用い、電気特性及び信頼性の優れた薄膜トランジスタを備えた半導体装置を提供することを課題の一つとする。【解決手段】絶縁物（絶縁性酸化物、絶縁性窒化物、若しくは酸窒化シリコン、酸窒化アルミニウムなど）、代表的にはＳｉＯ２を含む酸化物半導体ターゲットを用いて成膜を行い、酸化物半導体層の膜厚方向におけるＳｉ元素濃度が、ゲート電極に近い側からゲート電極に遠い側に増加する濃度勾配を有する半導体装置を実現する。【選択図】図１
2010186994.tif 000002
【特許請求の範囲】
【請求項１】
絶縁表面上にゲート電極と、
少なくとも亜鉛及びＳｉＯｘを含む酸化物半導体層と、
前記ゲート電極と前記酸化物半導体層の間に絶縁層とを有し、
前記酸化物半導体層の膜厚方向におけるＳｉ元素濃度は、前記ゲート電極に近い側から前記ゲート電極に遠い側に増加する濃度勾配を有する半導体装置。
【請求項２】
請求項１において、前記酸化物半導体層の膜厚方向におけるＳｉ元素濃度は段階的に変化することを特徴とする半導体装置。
【請求項３】
請求項１または請求項２において、前記酸化物半導体層の膜厚方向におけるＳｉ元素濃度は連続的に変化することを特徴とする半導体装置。
【請求項４】
請求項１乃至３のいずれか一において、前記酸化物半導体層はインジウムを含むことを特徴とする半導体装置。
【請求項５】
請求項１乃至４のいずれか一において、前記酸化物半導体層はガリウムを含むことを特徴とする半導体装置。
【請求項６】
請求項１乃至５のいずれか一において、前記酸化物半導体層は、単層であることを特徴とする半導体装置。
【請求項７】
請求項１乃至５のいずれか一において、前記酸化物半導体層は、積層であることを特徴とする半導体装置。
【請求項８】
請求項１乃至７のいずれか一において、前記酸化物半導体層は、ＳｉＯ２を０．１重量％以上１０重量％以下含む酸化物半導体ターゲットを用いたスパッタ法で形成されることを特徴とする半導体装置。
【請求項９】
絶縁表面上にゲート電極を形成し、
前記ゲート電極上に絶縁層を形成し、
前記絶縁層上に第１の酸化物半導体ターゲットを用いたスパッタ法で成膜した後、ＳｉＯ２を０．１重量％以上１０重量％以下含む第２の酸化物半導体ターゲットを用いたスパッタ法で成膜し、膜厚方向におけるＳｉ元素濃度が前記ゲート電極に近い側から前記ゲート電極に遠い側に増加する酸化物半導体層を形成することを特徴とする半導体装置の作製方法。
【請求項１０】
絶縁表面上にＳｉＯ２を０．１重量％以上１０重量％以下含む第１の酸化物半導体ターゲットを用いたスパッタ法で成膜した後、第２の酸化物半導体ターゲットを用いたスパッタ法で成膜し、膜厚方向におけるＳｉ元素が濃度勾配を有する酸化物半導体層を形成し、
前記酸化物半導体層を覆う絶縁層を形成し、
前記絶縁層上にゲート電極を形成し、
前記酸化物半導体層は、膜厚方向におけるＳｉ元素が前記ゲート電極に近い側から前記ゲート電極に遠い側に増加することを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置や有機発光素子を有する発光表示装置を部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
金属酸化物は多様に存在しさまざまな用途に用いられている。酸化インジウムはよく知られた材料であり、液晶ディスプレイなどで必要とされる透明電極材料として用いられている。
【０００４】
金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物は化合物半導体の一種である。化合物半導体とは、２種以上の原子が結合してできる半導体である。一般的に、金属酸化物は絶縁体となる。しかし、金属酸化物を構成する元素の組み合わせによっては、半導体となることが知られている。
【０００５】
例えば、金属酸化物の中で、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などは半導体特性を示すことが知られている。このような金属酸化物で構成される透明半導体層をチャネル形成領域とする薄膜トランジスタが開示されている（特許文献１乃至４、非特許文献１）。
【０００６】
ところで、金属酸化物は一元系酸化物のみでなく多元系酸化物も知られている。例えば、ホモロガス相を有するＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ：自然数）は公知の材料である（非特許文献２乃至４）。
【０００７】
そして、上記のようなＩｎ−Ｇａ−Ｚｎ系酸化物を薄膜トランジスタのチャネル層として適用可能であることが確認されている（特許文献５、非特許文献５及び６）。
【０００８】
また、酸化物半導体を用いて薄膜トランジスタを作製し、電子デバイスや光デバイスに応用する技術が注目されている。例えば、酸化物半導体膜として酸化亜鉛、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いて薄膜トランジスタを作製し、画像表示装置のスイッチング素子などに用いる技術が特許文献６及び特許文献７で開示されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開昭６０−１９８８６１号公報
【特許文献２】特開平８−２６４７９４号公報
【特許文献３】特表平１１−５０５３７７号公報
【特許文献４】特開２０００−１５０９００号公報
【特許文献５】特開２００４−１０３９５７号公報
【特許文献６】特開２００７−１２３８６１号公報
【特許文献７】特開２００７−０９６０５５号公報
【非特許文献】
【００１０】
【非特許文献１】Ｍ．  Ｗ．  Ｐｒｉｎｓ，  Ｋ．  Ｏ．  Ｇｒｏｓｓｅ−Ｈｏｌｚ，  Ｇ．  Ｍｕｌｌｅｒ，  Ｊ．  Ｆ．  Ｍ．  Ｃｉｌｌｅｓｓｅｎ，  Ｊ．  Ｂ．  Ｇｉｅｓｂｅｒｓ，  Ｒ．  Ｐ．  Ｗｅｅｎｉｎｇ，  ａｎｄ  Ｒ．  Ｍ．  Ｗｏｌｆ、「Ａ  ｆｅｒｒｏｅｌｅｃｔｒｉｃ  ｔｒａｎｓｐａｒｅｎｔ  ｔｈｉｎ−ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ」、  Ａｐｐｌ．  Ｐｈｙｓ．  Ｌｅｔｔ．、１７  Ｊｕｎｅ  １９９６、  Ｖｏｌ．６８  ｐ．３６５０−３６５２
【非特許文献２】Ｍ．  Ｎａｋａｍｕｒａ，  Ｎ．  Ｋｉｍｉｚｕｋａ，  ａｎｄ  Ｔ．  Ｍｏｈｒｉ、「Ｔｈｅ  Ｐｈａｓｅ  Ｒｅｌａｔｉｏｎｓ  ｉｎ  ｔｈｅ  Ｉｎ２Ｏ３−Ｇａ２ＺｎＯ４−ＺｎＯ  Ｓｙｓｔｅｍ  ａｔ  １３５０℃」、Ｊ．  Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｃｈｅｍ．、１９９１、Ｖｏｌ．９３，  ｐ．２９８−３１５
【非特許文献３】Ｎ．  Ｋｉｍｉｚｕｋａ，  Ｍ．  Ｉｓｏｂｅ，  ａｎｄ  Ｍ．  Ｎａｋａｍｕｒａ、「Ｓｙｎｔｈｅｓｅｓ  ａｎｄ  Ｓｉｎｇｌｅ−Ｃｒｙｓｔａｌ  Ｄａｔａ  ｏｆ  Ｈｏｍｏｌｏｇｏｕｓ  Ｃｏｍｐｏｕｎｄｓ，  Ｉｎ２Ｏ３（ＺｎＯ）ｍ（ｍ＝３，４，  ａｎｄ  ５），  ＩｎＧａＯ３（ＺｎＯ）３，  ａｎｄ  Ｇａ２Ｏ３（ＺｎＯ）ｍ（ｍ＝７，８，９，  ａｎｄ  １６）  ｉｎ  ｔｈｅ  Ｉｎ２Ｏ３−ＺｎＧａ２Ｏ４−ＺｎＯ  Ｓｙｓｔｅｍ」、  Ｊ．  Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｃｈｅｍ．、１９９５、Ｖｏｌ．１１６，  ｐ．１７０−１７８
【非特許文献４】中村真佐樹、君塚昇、毛利尚彦、磯部光正、「ホモロガス相、ＩｎＦｅＯ３（ＺｎＯ）ｍ（ｍ：自然数）とその同型化合物の合成および結晶構造」、固体物理、１９９３年、Ｖｏｌ．２８、Ｎｏ．５、ｐ．３１７−３２７
【非特許文献５】Ｋ．  Ｎｏｍｕｒａ，  Ｈ．  Ｏｈｔａ，  Ｋ．  Ｕｅｄａ，  Ｔ．  Ｋａｍｉｙａ，  Ｍ．  Ｈｉｒａｎｏ，  ａｎｄ  Ｈ．  Ｈｏｓｏｎｏ、「Ｔｈｉｎ−ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ  ｆａｂｒｉｃａｔｅｄ  ｉｎ  ｓｉｎｇｌｅ−ｃｒｙｓｔａｌｌｉｎｅ  ｔｒａｎｓｐａｒｅｎｔ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ」、ＳＣＩＥＮＣＥ、２００３、Ｖｏｌ．３００、ｐ．１２６９−１２７２
【非特許文献６】Ｋ．  Ｎｏｍｕｒａ，  Ｈ．  Ｏｈｔａ，  Ａ．  Ｔａｋａｇｉ，  Ｔ．  Ｋａｍｉｙａ，  Ｍ．  Ｈｉｒａｎｏ，  ａｎｄ  Ｈ．  Ｈｏｓｏｎｏ、「Ｒｏｏｍ−ｔｅｍｐｅｒａｔｕｒｅ  ｆａｂｒｉｃａｔｉｏｎ  ｏｆ  ｔｒａｎｓｐａｒｅｎｔ  ｆｌｅｘｉｂｌｅ  ｔｈｉｎ−ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒｓ  ｕｓｉｎｇ  ａｍｏｒｐｈｏｕｓ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ」、ＮＡＴＵＲＥ、２００４、Ｖｏｌ．４３２  ｐ．４８８−４９２
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明の一態様は、酸化物半導体層を用い、電気特性及び信頼性の優れた薄膜トランジスタを備えた半導体装置を提供することを課題の一つとする。
【課題を解決するための手段】
【００１２】
酸化物半導体層としては少なくとも亜鉛を含む材料を用いる。また、亜鉛酸化物は結晶化しやすく、非晶質の酸化物半導体層を実現するため、絶縁物（酸化シリコン、酸化ゲルマニウム、酸化アルミニウムなどに代表される絶縁性酸化物、窒化シリコン、窒化アルミニウムなどに代表される絶縁性窒化物、若しくは酸窒化シリコン、酸窒化アルミニウムなど）、代表的にはＳｉＯ２を０．１重量％以上１０重量％以下、好ましくは１重量％以上６重量％以下含む酸化物半導体ターゲットを用いて成膜を行い、酸化物半導体層に結晶化を阻害するＳｉＯｘ（Ｘ＞０）を含ませることで薄膜トランジスタの耐熱性向上や、薄膜トランジスタの特性バラツキ低減や、長期使用時の特性変動防止を実現する。
【００１３】
また、酸化物半導体層に結晶化を阻害するＳｉＯｘを含ませることで、製造プロセス中において酸化物半導体層の形成後に熱処理した場合に、結晶化してしまうのを抑制することができる。また、ＳｉＯｘの濃度勾配を示す非晶質の酸化物半導体層とすることによって薄膜トランジスタのオフ電流の低減を図る。
【００１４】
本明細書で開示する本発明の一態様は、絶縁表面上にゲート電極と、少なくとも亜鉛及びＳｉＯｘを含む酸化物半導体層と、ゲート電極と酸化物半導体層の間に絶縁層とを有し、酸化物半導体層の膜厚方向におけるＳｉ元素濃度は、ゲート電極に近い側からゲート電極に遠い側に増加する濃度勾配を有する半導体装置である。
【００１５】
薄膜トランジスタの構造は、絶縁表面を有する基板上に設けられたゲート電極の上方に酸化物半導体層が位置する、所謂ボトムゲート型であってもよいし、ボトムコンタクト型であってもよい。
【００１６】
ゲート電極の上方に酸化物半導体層が位置する場合、酸化物半導体層におけるＳｉＯｘの濃度勾配は、ゲート電極に遠い側に高濃度の領域、ゲート電極に近い側に低濃度の領域が位置する。なお、酸化物半導体層におけるＳｉＯｘの濃度勾配は、段階的に変化、または連続的に変化する。
【００１７】
段階的に変化する濃度勾配とは、膜厚方向に対してＳｉ元素濃度が階段状に減少または増加することを指し、例えば、横軸に膜厚、縦軸にＳｉ元素濃度を表したグラフを作成すると、プロットした複数の点を結ぶ線は、右上がりまたは右下がりの階段状の軌跡となる。
【００１８】
また、連続的に変化する濃度勾配とは、膜厚方向に対してＳｉ元素濃度の変化が滑らかであることを指し、例えば、横軸に膜厚、縦軸にＳｉ元素濃度を表したグラフを作成すると、プロットした複数の点を結ぶ線は、右上がりまたは右下がりの曲線または直線となる。
【００１９】
また、酸化物半導体層は単層、或いは２層以上の積層とする。例えば、一定のＳｉ元素濃度を含む第１の酸化物半導体層と、Ｓｉ元素濃度が連続的に変化する濃度勾配を示す第２の酸化物半導体層との積層としてもよい。また、Ｓｉ元素を含まない第１の酸化物半導体層と、一定のＳｉ元素濃度を含む第２の酸化物半導体層との積層としてもよく、この積層は、段階的に変化する濃度勾配を示すと見なすこととする。
【００２０】
酸化物半導体層の一例としては、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体が挙げられる。他にも、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体にＳｉＯｘを含ませることで同様な効果を得ることができる。
【００２１】
また、上記構造を実現するための本発明の一態様は、絶縁表面上にゲート電極を形成し、ゲート電極上に絶縁層を形成し、絶縁層上に第１の酸化物半導体ターゲットを用いたスパッタ法で成膜した後、ＳｉＯ２を０．１重量％以上１０重量％以下含む第２の酸化物半導体ターゲットを用いたスパッタ法で成膜し、膜厚方向におけるＳｉ元素濃度がゲート電極に近い側から前記ゲート電極に遠い側に増加する酸化物半導体層を形成する半導体装置の作製方法である。
【００２２】
また、絶縁表面を有する基板上に設けられたゲート電極の下方に酸化物半導体層が位置する、所謂トップゲート型であってもよく、本発明の一態様は、絶縁表面上にＳｉＯ２を０．１重量％以上１０重量％以下含む第１の酸化物半導体ターゲットを用いたスパッタ法で成膜した後、第２の酸化物半導体ターゲットを用いたスパッタ法で成膜し、膜厚方向におけるＳｉ元素が濃度勾配を有する酸化物半導体層を形成し、酸化物半導体層を覆う絶縁層を形成し、絶縁層上にゲート電極を形成し、酸化物半導体層は、膜厚方向におけるＳｉ元素が前記ゲート電極に近い側からゲート電極に遠い側に増加する半導体装置の作製方法である。
【発明の効果】
【００２３】
ＳｉＯｘを含む酸化物半導体層を用い、電気特性及び信頼性の優れた薄膜トランジスタを備えた半導体装置を実現する。
【図面の簡単な説明】
【００２４】
【図１】本発明の一態様を示す断面図及び上面図である。
【図２】本発明の一態様を示す断面図及び上面図である。
【図３】本発明の一態様を示す断面図である。
【図４】本発明の一態様を示す上面図である。
【図５】本発明の一態様を示す断面図及び上面図である。
【図６】本発明の一態様を示す上面図である。
【図７】ＩｎＧａＺｎＯ４の単結晶構造を示すモデル図である。
【図８】Ｓｉ置換モデルを示す図である。
【図９】単結晶モデルの最終構造を示す図である。
【図１０】Ｓｉ置換モデルの最終構造を示す図である。
【図１１】各モデルの動径分布関数ｇ（ｒ）を示すグラフである。
【図１２】本発明の一態様を示す工程断面図である。
【図１３】本発明の一態様を示す断面図及び上面図である。
【図１４】本発明の一態様を示す断面図及び上面図である。
【図１５】本発明の一態様を示す工程断面図である。
【図１６】本発明の一態様を示す断面図及び上面図である。
【図１７】本発明の一態様を示す断面図及び上面図である。
【図１８】画素回路を示す図である。
【図１９】本発明の一態様を示す断面図である。
【図２０】本発明の一態様を示す断面図及び外観図である。
【図２１】本発明の一態様を示す外観図である。
【図２２】本発明の一態様を示す外観図である。
【発明を実施するための形態】
【００２５】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００２６】
（実施の形態１）
本実施の形態では、ＳｉＯｘを含む酸化物半導体層を用いた薄膜トランジスタの一例について図１（Ａ）及び図１（Ｂ）を用いて説明する。
【００２７】
図１（Ａ）に示す薄膜トランジスタ１９０は、ボトムゲート型の一種であり、チャネルエッチ型と呼ばれる構造の断面図の一例である。また、図１（Ｂ）は薄膜トランジスタの上面図の一例であり、図中Ａ１―Ａ２の鎖線で切断した断面図が図１（Ａ）に相当する。
【００２８】
図１（Ａ）に示す薄膜トランジスタ１９０には、基板１００上にゲート電極層１０１が設けられ、ゲート電極層１０１上にゲート絶縁層１０２が設けられ、ゲート絶縁層１０２上に酸化物半導体層の積層が設けられ、酸化物半導体層の積層上にソース電極層又はドレイン電極層１０５ａ、１０５ｂが設けられている。また、酸化物半導体層の積層及びソース電極層又はドレイン電極層１０５ａ、１０５ｂを覆う保護絶縁層１０６を有する。
【００２９】
ゲート電極層１０１は、アルミニウム、銅、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウムなどの金属材料、またはこれらの金属材料を主成分とする合金材料、またはこれらの金属材料を成分とする窒化物を用いて、単層又は積層で形成することができる。アルミニウムや銅などの低抵抗導電性材料で形成するのが望ましいが、耐熱性が低い、または腐食しやすいという問題点があるので耐熱性導電性材料と組み合わせて用いるのが好ましい。耐熱性導電性材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等を用いる。
【００３０】
例えば、ゲート電極層１０１の積層構造としては、アルミニウム層上にモリブデン層が積層された二層の積層構造、または銅層上にモリブデン層を積層した二層構造、または銅層上に窒化チタン層若しくは窒化タンタル層を積層した二層構造、窒化チタン層とモリブデン層とを積層した二層構造とすることが好ましい。３層の積層構造としては、タングステン層または窒化タングステン層と、アルミニウムとシリコンの合金層またはアルミニウムとチタンの合金層と、窒化チタン層またはチタン層とを積層した構造とすることが好ましい。
【００３１】
ゲート絶縁層１０２は、プラズマＣＶＤ法またはスパッタ法を用いて形成する。ゲート絶縁層１０２は、ＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層又は窒化酸化シリコン層を単層で又は積層して形成することができる。また、ゲート絶縁層１０２として、有機シランガスを用いたＣＶＤ法により酸化シリコン層を形成することも可能である。
【００３２】
酸化物半導体層の積層は、積層のうち、少なくとも１層をＳｉＯｘを含む酸化物半導体層とすればよく、本実施の形態では、第１の酸化物半導体層１９３と、その上にＳｉＯｘを含む酸化物半導体層１０３（第２の酸化物半導体層とも呼ぶ）と、その上に第３の酸化物半導体層とが積層される。なお、第３の酸化物半導体層は、ＳｉＯｘを含む酸化物半導体層１０３よりも導電率の高い半導体層であり、バッファ層、ｎ＋層、ソース領域またはドレイン領域として機能する。図１（Ａ）では第１バッファ層１０４ａ、及び第２バッファ層１０４ｂとして図示する。
【００３３】
各酸化物半導体層としては、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体を適用することができる。
【００３４】
本実施の形態では、第１の酸化物半導体層１９３としてＩｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含む酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用いたスパッタ法により得られるＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を用いる。
【００３５】
また、ＳｉＯｘを含む酸化物半導体層１０３として、ＳｉＯ２を２重量％含む酸化物半導体ターゲットを用いたスパッタ法により得られるＺｎ−Ｏ系非単結晶膜を用いる。
【００３６】
なお、図１（Ａ）では、第１の酸化物半導体層１９３とＳｉＯｘを含む酸化物半導体層１０３との界面を図示しているが、模式的に示したものである。材料によっては、各酸化物半導体層との界面が不明確になる場合もあり、少なくとも１層をＳｉＯｘを含む酸化物半導体層とすることによって、少なくともゲート絶縁層側の酸化物半導体層、即ち酸化物半導体層の下層部と、酸化物半導体層の上層部とで異なる電気特性を示す。さらに、酸化物半導体層の膜厚方向におけるＳｉ元素濃度は、ゲート電極層に近い側からゲート電極層に遠い側に段階的に増加する濃度勾配を有すると言える。
【００３７】
また、第１バッファ層１０４ａ、及び第２バッファ層１０４ｂである第３の酸化物半導体層は、第１の酸化物半導体層で用いるＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜条件と異ならせて得ることができる。例えば、第１の酸化物半導体層に用いるＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜条件における酸素ガス流量の比率よりも第３の酸化物半導体層に用いるＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜条件における酸素ガス流量の比率が少ない条件とする。また、第３の酸化物半導体層は、窒素を含ませたＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜、即ちＩｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ系非単結晶膜（ＩＧＺＯＮ膜とも呼ぶ）を用いてもよい。このＩｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ系非単結晶膜は、窒素ガスを含む雰囲気中でインジウム、ガリウム、及び亜鉛を含む酸化物を成分とするターゲットを用いて成膜して得たインジウム、ガリウム、及び亜鉛を含む酸窒化物膜を加熱処理することで得られる。また、第３の酸化物半導体層は、窒素を含ませたＧａ−Ｚｎ−Ｏ系非単結晶膜、即ちＧａ−Ｚｎ−Ｏ−Ｎ系非単結晶膜（ＧＺＯＮ膜とも呼ぶ）を用いてもよい。
【００３８】
さらに、第３の酸化物半導体層に対してｎ型を付与する不純物元素を含ませてもよい。不純物元素として、例えばマグネシウム、アルミニウム、チタン、鉄、錫、カルシウム、ゲルマニウム、スカンジウム、イットリウム、ジルコニウム、ハフニウム、ボロン、タリウム、鉛などを用いることができる。マグネシウム、アルミニウム、チタンなどをバッファ層に含ませると、酸素のブロッキング効果などがあり、成膜後の加熱処理などによって酸化物半導体層の酸素濃度を最適な範囲内に保持できる。
【００３９】
ソース電極層又はドレイン電極層１０５ａ、１０５ｂは、Ａｌ、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等を用いる。
【００４０】
保護絶縁層１０６は、スパッタ法などを用いて得られる窒化シリコン膜、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、または酸化タンタル膜などの単層またはこれらの積層を用いることができる。
【００４１】
図１（Ａ）に示すように、薄膜トランジスタ１９０の活性層を、第１の酸化物半導体層１９３と、ＳｉＯｘを含む酸化物半導体層１０３の積層構造とすることによって、薄膜トランジスタ１９０がオン状態のときには、第１の酸化物半導体層１９３に主なドレイン電流の流れを導き、電界効果移動度を増大させることができる。また、薄膜トランジスタ１９０がオフ状態のときには、ＳｉＯｘを含む酸化物半導体層１０３のエッチング処理を施された部分が主なドレイン電流の流れとなり、ＳｉＯｘを含む酸化物半導体層１０３よりも導電率の高い第１の酸化物半導体層１９３にオフ電流が流れず、オフ電流の低減を図ることができる。
【００４２】
また、上述した第１の酸化物半導体層１９３や、ＳｉＯｘを含む酸化物半導体層１０３の材料は特に限定されず、例えば、第１の酸化物半導体層１９３として、ＳｉＯ２を２重量％含む酸化物半導体ターゲットを用いるスパッタ法により成膜し、ＳｉＯｘを含む酸化物半導体層１０３として、ＳｉＯ２を５重量％含む酸化物半導体ターゲットを用いるスパッタ法により成膜して積層させてもよい。この場合においても膜厚方向におけるＳｉ元素濃度は、ゲート電極層に近い側からゲート電極層に遠い側に段階的に増加する濃度勾配を有すると言える。
【００４３】
また、上述した第１バッファ層１０４ａ、及び第２バッファ層１０４ｂを有する構造に限定されず、例えば、バッファ層を設けない構造としてもよい。その場合の薄膜トランジスタ１９１の断面図の一例を図１（Ｃ）に示す。なお、図１（Ｃ）において、バッファ層を設けない以外の構造は図１（Ａ）と同一であるため、同じ箇所には同じ符号を用いて図示する。
【００４４】
（実施の形態２）
本実施の形態では、酸化シリコン、酸化ゲルマニウム、酸化アルミニウムなどに代表される絶縁性酸化物、窒化シリコン、窒化アルミニウムなどに代表される絶縁性窒化物、若しくは酸窒化シリコン、酸窒化アルミニウムなどの絶縁性酸窒化物などの絶縁物を微量に含む酸化物半導体層を用いた薄膜トランジスタの一例について図２（Ａ）及び図２（Ｂ）を用いて説明する。
【００４５】
図２（Ａ）に示す薄膜トランジスタ１７０は、ボトムゲート型の一種であり、チャネルエッチ型と呼ばれる構造の断面図の一例である。また、図２（Ｂ）は薄膜トランジスタの上面図の一例であり、図中Ｃ１―Ｃ２の鎖線で切断した断面図が図２（Ａ）に相当する。
【００４６】
図２（Ａ）に示す薄膜トランジスタ１７０には、基板１００上にゲート電極層１０１が設けられ、ゲート電極層１０１上にゲート絶縁層１０２が設けられ、ゲート絶縁層１０２上に酸化物半導体層の積層が設けられ、酸化物半導体層の積層上にソース電極層又はドレイン電極層１０５ａ、１０５ｂが設けられている。また、酸化物半導体層の積層及びソース電極層又はドレイン電極層１０５ａ、１０５ｂ覆う保護絶縁層１０６を有する。
【００４７】
本実施の形態では、ゲート絶縁層１０２上に絶縁性酸化物としてＳｉＯｘを含む酸化物半導体層１０３（第１の酸化物半導体層とも呼ぶ）と、その上に第２の酸化物半導体層とが積層される。なお、第２の酸化物半導体層は、絶縁性酸化物を含む酸化物半導体層１０３よりも導電率の高い半導体層であり、バッファ層、ｎ＋層、ソース領域またはドレイン領域として機能する。図２（Ａ）では第１バッファ層１０４ａ、及び第２バッファ層１０４ｂとして図示する。
【００４８】
また、本実施の形態において、絶縁性酸化物を含む酸化物半導体層１０３は、ＳｉＯ２を０．１重量％以上１０重量％以下、好ましくは１重量％以上６重量％以下の割合で含ませたＩｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含む酸化物半導体ターゲットを用いて成膜する。酸化物半導体に絶縁性酸化物を含ませることにより、成膜される酸化物半導体をアモルファス化することが容易となる。また、酸化物半導体膜を熱処理した場合に、結晶化してしまうのを抑制することができる。
【００４９】
Ｉｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含む酸化物半導体、所謂ＩＧＺＯにＳｉＯ２を含ませるとどのような構造変化が起こるか、古典分子動力学シミュレーションにより調べた。古典分子動力学法では、原子間相互作用を特徴づける経験的ポテンシャルを定義することで、各原子に働く力を評価する。ニュートンの運動方程式を数値的に解くことにより、各原子の運動（時間発展）を決定論的に追跡できる。
【００５０】
以下に計算モデルと計算条件を述べる。なお、本計算においては、Ｂｏｒｎ−Ｍａｙｅｒ−Ｈｕｇｇｉｎｓポテンシャルを用いた。
【００５１】
１６８０原子のＩｎＧａＺｎＯ４の単結晶構造（図７参照）と、１６８０原子のＩｎＧａＺｎＯ４のＩｎ、Ｇａ、Ｚｎのそれぞれ２０原子ずつをＳｉ原子で置換した構造（図８参照）を作製した。Ｓｉ置換モデルにおいて、Ｓｉは３．５７ａｔｏｍ％（２．３４重量％）である。また、単結晶モデルの密度は６．３６ｇ／ｃｍ３、Ｓｉ置換モデルの密度は６．０８ｇ／ｃｍ３である。
【００５２】
ＩｎＧａＺｎＯ４の単結晶の融点（古典分子動力学シミュレーションによる見積もりでは約２０００℃）より小さい１７２７℃において、圧力一定（１ａｔｍ）で、１５０ｐｓｅｃ間（時間刻み幅０．２ｆｓｅｃ×７５万ステップ）の古典分子動力学シミュレーションにより、構造緩和を行った。これら２つの構造に対して動径分布関数ｇ（ｒ）を求めた。なお、動径分布関数ｇ（ｒ）とは、ある原子から距離ｒ離れた位置において、他の原子が存在する確率密度を表す関数である。原子同士の相関が無くなっていくと、ｇ（ｒ）は１に近づく。
【００５３】
上記の２つの計算モデルを、１５０ｐｓｅｃ間の古典分子動力学シミュレーションを行うことにより得られた最終構造をそれぞれ図９、図１０に示す。また、それぞれの構造における動径分布関数ｇ（ｒ）を図１１に示す。
【００５４】
図９に示す単結晶モデルは安定で、最終構造においても結晶構造を保っているが、図１０に示すＳｉ置換モデルは不安定で、時間経過とともに結晶構造が崩れていき、アモルファス構造へと変化することが確認できる。図１１において、各構造モデルの動径分布関数ｇ（ｒ）を比較すると、単結晶モデルでは、長距離でもピークがあり、長距離秩序があることがわかる。一方、Ｓｉ置換モデルでは、０．６ｎｍ程度でピークが消え、長距離秩序がないことがわかる。
【００５５】
これらの計算結果により、ＳｉＯ２を含有させた場合、ＩＧＺＯは、結晶構造より、アモルファス構造のほうが安定であり、ＩＧＺＯにＳｉＯ２を含有することにより、ＩＧＺＯのアモルファス化が起こりやすくなることが示唆された。実際にスパッタ法で得られるＳｉＯ２を含有させたＩＧＺＯ薄膜は、成膜直後において非晶質半導体膜であるため、これらの計算結果から、ＳｉＯ２を含有させることによって高温加熱を行っても結晶化を阻害し、非晶質（アモルファス）構造を維持することができると導き出される。
【００５６】
さらに、ＳｉＯｘを含む酸化物半導体層１０３は、膜厚方向におけるＳｉ元素濃度が、ゲート電極層に近い側からゲート電極層に遠い側に増加する濃度勾配を有する。ゲート電極層の上方に酸化物半導体層が位置する図２（Ａ）に示す薄膜トランジスタ１７０の場合、ＳｉＯｘを含む酸化物半導体層１０３におけるＳｉＯｘの濃度勾配は、ゲート電極層に遠い側に高濃度の領域、ゲート電極層に近い側に低濃度の領域が位置する。なお、ＳｉＯｘを含む酸化物半導体層１０３におけるＳｉＯｘの濃度勾配は、段階的に変化、または連続的に変化する。
【００５７】
酸化物半導体層にＳｉＯｘを含ませ、さらに濃度勾配を示す酸化物半導体層とすることで薄膜トランジスタ１７０がオン状態のときには、ＳｉＯｘを含む酸化物半導体層１０３のゲート絶縁層１０２の界面近傍（低Ｓｉ元素濃度領域）に主なドレイン電流の流れを導き、電界効果移動度を増大させることができる。また、薄膜トランジスタ１７０がオフ状態のときには、ＳｉＯｘを含む酸化物半導体層１０３のエッチング処理を施された部分（高Ｓｉ元素濃度領域）が主なドレイン電流の流れとなり、高Ｓｉ元素濃度領域よりも導電率の高い低Ｓｉ元素濃度領域にオフ電流が流れず、オフ電流の低減を図ることができる。
【００５８】
また、ＳｉＯｘを含む酸化物半導体層１０３は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体に限定されず、例えば、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体を用いることができる。酸化物半導体層にＳｉＯｘを含ませ、さらに濃度勾配を示す酸化物半導体層とすることで同様な効果を得ることができる。
【００５９】
また、上述した第１バッファ層１０４ａ、及び第２バッファ層１０４ｂを有する構造に限定されず、例えば、バッファ層を設けない構造としてもよい。その場合の薄膜トランジスタ１７１の断面図の一例を図２（Ｃ）に示す。なお、図２（Ｃ）において、バッファ層を設けない以外の構造は図２（Ａ）と同一であるため、同じ箇所には同じ符号を用いて図示する。
【００６０】
また、上述した薄膜トランジスタ１７０を画素部のスイッチング素子として表示装置を作製する例を以下に説明する。
【００６１】
まず、絶縁表面を有する基板１００上にゲート電極層１０１を設ける。絶縁表面を有する基板１００としてはガラス基板を用いる。ゲート電極層１０１は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。なお、ゲート電極層１０１の形成の際、画素部の容量配線１０８、及び端子部の第１の端子１２１も形成する。
【００６２】
例えば、ゲート電極層１０１の２層の積層構造としては、アルミニウム層上にモリブデン層が積層された二層の積層構造、または銅層上にモリブデン層を積層した二層構造、または銅層上に窒化チタン層若しくは窒化タンタル層を積層した二層構造、窒化チタン層とモリブデン層とを積層した二層構造とすることが好ましい。また、Ｃａを含む銅層上にバリア層となるＣａを含む酸化銅層の積層や、Ｍｇを含む銅層上にバリア層となるＭｇを含む酸化銅層の積層もある。また、３層の積層構造としては、タングステン層または窒化タングステン層と、アルミニウムとシリコンの合金層またはアルミニウムとチタンの合金層と、窒化チタン層またはチタン層とを積層した積層とすることが好ましい。
【００６３】
次いで、ゲート電極層１０１上を覆うゲート絶縁層１０２を形成する。ゲート絶縁層１０２はスパッタ法、ＰＣＶＤ法などを用い、膜厚を５０〜４００ｎｍとする。
【００６４】
例えば、ゲート絶縁層１０２としてスパッタ法により酸化シリコン膜を用い、１００ｎｍの厚さで形成する。勿論、ゲート絶縁層１０２はこのような酸化シリコン膜に限定されるものでなく、酸化窒化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、酸化タンタル膜などの他の絶縁膜を用い、これらの材料から成る単層または積層構造として形成しても良い。積層する場合、例えば、ＰＣＶＤ法により窒化シリコン膜を形成し、その上にスパッタ法で酸化シリコン膜を成膜すればよい。また、ゲート絶縁層１０２として酸化窒化シリコン膜、または窒化シリコン膜などを用いる場合、ガラス基板からの不純物、例えばナトリウムなどが拡散し、後に上方に形成する酸化物半導体に侵入することをブロックすることができる。
【００６５】
次に、ゲート絶縁層１０２上にＳｉＯｘを含む酸化物半導体膜を形成する。ＳｉＯ２を０．１重量％以上１０重量％以下、好ましくは１重量％以上６重量％以下の割合で含ませた酸化物半導体ターゲットを用いて成膜を行う。また、絶縁性の不純物であれば酸化物半導体ターゲットに含ませるのはＳｉＯ２に限定されず、酸化ゲルマニウム、酸化アルミニウムなどに代表される絶縁性酸化物、窒化シリコン、窒化アルミニウムなどに代表される絶縁性窒化物、若しくは酸窒化シリコン、酸窒化アルミニウムなどの絶縁性酸窒化物などを用いることができる。これらの絶縁性の不純物を含ませることにより、成膜される酸化物半導体をアモルファス化することが容易となる。また、酸化物半導体膜を熱処理した場合に、結晶化してしまうのを抑制することができる。
【００６６】
本実施の形態では、ＳｉＯ２を２重量％含み、Ｉｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含む酸化物半導体ターゲットと、ＳｉＯ２を５重量％含み、Ｉｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含む酸化物半導体ターゲットの２つを同一チャンバー内に設置し、使用するターゲットをシャッターにより切り替えて同一チャンバー内で連続的に成膜を行うことでＳｉ元素濃度が勾配を有する酸化物半導体膜（第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜）を形成する。
【００６７】
また、Ｉｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含む酸化物半導体ターゲットは、ＲＦスパッタ法またはＤＣスパッタ法の両方で成膜することが可能であり、ＲＦスパッタ法を用いて人工石英ターゲットとＩｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含む酸化物半導体ターゲットの２つのターゲットを同一チャンバー内に配置し、同時にスパッタリングを行う、所謂、共スパッタリングを用いてＳｉ元素濃度が勾配を有する酸化物半導体膜（第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜）を形成してもよい。また、人工石英に代えてシリコンターゲットを用いて共スパッタリングを行ってもよい。共スパッタリングを用いれば、ＳｉＯ２を含む酸化物半導体ターゲットを用いなくともＳｉＯｘを含む酸化物半導体膜を成膜することができる。
【００６８】
次いで、ＳｉＯｘを含む酸化物半導体膜よりも低抵抗の酸化物半導体膜（第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜）をスパッタ法で成膜する。ここでは、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１としたターゲットを用い、成膜条件は、圧力を０．４Ｐａとし、電力を５００Ｗとし、成膜温度を室温とし、アルゴンガス流量４０ｓｃｃｍを導入してスパッタ成膜を行う。Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１としたターゲットを意図的に用いているにも関わらず、成膜直後で大きさ１ｎｍ〜１０ｎｍの結晶粒を含むＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜が形成されることがある。なお、ターゲットの成分比、成膜圧力（０．１Ｐａ〜２．０Ｐａ）、電力（２５０Ｗ〜３０００Ｗ：８インチφ）、温度（室温〜１００℃）、反応性スパッタの成膜条件などを適宜調節することで結晶粒の有無や、結晶粒の密度や、直径サイズは、１ｎｍ〜１０ｎｍの範囲で調節されうると言える。第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の膜厚は、５ｎｍ〜２０ｎｍとする。勿論、膜中に結晶粒が含まれる場合、含まれる結晶粒のサイズが膜厚を超える大きさとならない。本実施の形態では第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の膜厚は、５ｎｍとする。第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜条件は、希ガス（アルゴン、又はヘリウムなど）雰囲気下（または酸素ガス１０％以下、アルゴンガス９０％以上）とする。
【００６９】
スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法と、ＤＣスパッタ法があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法もある。
【００７０】
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種類の材料を同時に放電させて成膜することもできる。
【００７１】
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ法を用いるスパッタ装置がある。
【００７２】
また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に基板にも電圧をかけるバイアススパッタ法もある。
【００７３】
次に、フォトリソグラフィー工程を行い、レジストマスクを形成し、第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜及び第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜をエッチングする。
【００７４】
次いで、フォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分（ゲート絶縁層の一部）を除去してゲート電極層と同じ材料の配線や電極層に達するコンタクトホールを形成する。このコンタクトホールは後に形成する導電膜と直接接続するために設ける。例えば、駆動回路部において、ゲート電極層とソース電極層或いはドレイン電極層と直接接する薄膜トランジスタや、端子部のゲート配線と電気的に接続する端子を形成する場合にコンタクトホールを形成する。なお、ここではフォトリソグラフィー工程を行って、後に形成する導電膜と直接接続するためのコンタクトホールを形成する例を示したが、特に限定されず、後で画素電極との接続のためのコンタクトホールと同じ工程でゲート電極層に達するコンタクトホールを形成し、画素電極と同じ材料で電気的な接続を行ってもよい。画素電極と同じ材料で電気的な接続を行う場合にはマスク数を１枚削減することができる。
【００７５】
次に、第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜上に金属材料からなる導電膜をスパッタ法や真空蒸着法で形成する。
【００７６】
導電膜の材料としては、Ａｌ、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、２００℃〜６００℃の熱処理を行う場合には、この熱処理に耐える耐熱性を導電膜に持たせることが好ましい。Ａｌ単体では耐熱性が劣り、また腐蝕しやすい等の問題点があるので耐熱性導電性材料と組み合わせて形成する。Ａｌと組み合わせる耐熱性導電性材料としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）、Ｓｃ（スカンジウム）から選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜、または上述した元素を成分とする窒化物で形成する。
【００７７】
本実施の形態では、導電膜としてチタン膜の単層構造とする。また、導電膜は、２層構造としてもよく、アルミニウム膜上にチタン膜を積層してもよい。また、導電膜としてＴｉ膜と、そのＴｉ膜上に重ねてＮｄを含むアルミニウム（Ａｌ−Ｎｄ）膜を積層し、さらにその上にＴｉ膜を成膜する３層構造としてもよい。導電膜は、シリコンを含むアルミニウム膜の単層構造としてもよい。
【００７８】
次に、フォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して画素部にソース電極層又はドレイン電極層１０５ａ、１０５ｂ、ソース領域又はドレイン領域として機能する第１バッファ層１０４ａ、第２バッファ１０４ｂを形成し、駆動回路部にソース電極層又はドレイン電極層、ソース領域又はドレイン領域を形成する。この際のエッチング方法としてウェットエッチングまたはドライエッチングを用いる。例えば導電膜としてアルミニウム膜、又はアルミニウム合金膜を用いる場合は、燐酸と酢酸と硝酸を混ぜた溶液を用いたウェットエッチングを行うことができる。ここでは、アンモニア過水（過酸化水素：アンモニア：水＝５：２：２）を用いたウェットエッチングにより、Ｔｉ膜である導電膜をエッチングしてソース電極層又はドレイン電極層を形成し、第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜をエッチングして第１バッファ層１０４ａ、第２バッファ１０４ｂを形成する。このエッチング工程において、ＳｉＯｘを含む酸化物半導体膜の露出領域も一部エッチングされ、ＳｉＯｘを含む酸化物半導体層１０３となる。
【００７９】
また、このフォトリソグラフィー工程において、ソース電極層又はドレイン電極層１０５ａ、１０５ｂと同じ材料である第２の端子１２２を端子部に残す。なお、第２の端子１２２はソース配線（ソース電極層又はドレイン電極層１０５ａ、１０５ｂを含むソース配線）と電気的に接続されている。
【００８０】
以上の工程で画素部には、ＳｉＯｘを含む酸化物半導体層１０３をチャネル形成領域とする薄膜トランジスタ１７０が作製できる。
【００８１】
また、端子部において、接続電極１２０は、ゲート絶縁膜に形成されたコンタクトホールを介して端子部の第１の端子１２１と直接接続される。なお、本実施の形態では図示しないが、上述した工程と同じ工程を経て駆動回路の薄膜トランジスタのソース配線あるいはドレイン配線とゲート電極が直接接続される。
【００８２】
次いで、２００℃〜６００℃、代表的には３００℃〜５００℃の熱処理（光アニールも含む）を行う。ここでは炉に入れ、窒素雰囲気下で３５０℃、１時間の熱処理を行う。また、この熱処理によりＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の原子レベルの再配列が行われる。また、ＳｉＯｘを含む酸化物半導体層１０３はＳｉＯｘを含んでいるため、ここでの熱処理での結晶化を妨げることができ、非晶質構造を保つことができる。また、ＳｉＯｘを含む酸化物半導体層１０３はＳｉＯｘを含んでいるため、比較的高い温度、長い時間での熱処理も可能となる。なお、熱処理を行うタイミングは、第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜後であれば特に限定されず、例えば画素電極形成後に行ってもよい。
【００８３】
次いで、レジストマスクを除去し、薄膜トランジスタ１７０を覆う保護絶縁層１０６を形成する。
【００８４】
次に、フォトリソグラフィー工程を行い、レジストマスクを形成し、保護絶縁層１０６のエッチングによりソース電極層又はドレイン電極層１０５ａ、１０５ｂに達するコンタクトホールを形成する。また、ここでのエッチングにより第２の端子１２２に達するコンタクトホール、接続電極１２０に達するコンタクトホールも形成する。
【００８５】
次いで、レジストマスクを除去した後、透明導電膜を成膜する。透明導電膜の材料としては、酸化インジウム（Ｉｎ２Ｏ３）やインジウム錫酸化物（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）などをスパッタ法や真空蒸着法などを用いて形成する。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）を用いても良い。
【００８６】
次に、フォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して画素電極層１１０を形成する。また、このフォトリソグラフィー工程において、容量部におけるゲート絶縁層１０２及び保護絶縁層１０６を誘電体として、容量配線１０８と画素電極層１１０とで保持容量が形成される。また、このフォトリソグラフィー工程において、第１の端子及び第２の端子をレジストマスクで覆い端子部に形成された透明導電膜１２８、１２９を残す。透明導電膜１２８、１２９はＦＰＣとの接続に用いられる電極または配線となる。第１の端子１２１と直接接続された接続電極１２０上に形成された透明導電膜１２８は、ゲート配線の入力端子として機能する接続用の端子電極となる。第２の端子１２２上に形成された透明導電膜１２９は、ソース配線の入力端子として機能する接続用の端子電極である。
【００８７】
なお、本実施の形態では、ゲート絶縁層１０２及び保護絶縁層１０６を誘電体として、容量配線１０８と画素電極層１１０とで保持容量を形成する例を示したが、特に限定されず、ソース電極またはドレイン電極と同じ材料で構成される電極を容量配線上方に設け、その電極と、容量配線と、それらの間にゲート絶縁層１０２を誘電体として構成する保持容量を形成し、その電極と画素電極層１１０とを電気的に接続する構成としてもよい。
【００８８】
次いで、レジストマスクを除去し、この段階での断面図を図３に示す。なお、この段階での画素部における薄膜トランジスタ１７０の上面図が図４に相当する。
【００８９】
また、図４中のＡ１−Ａ２線に沿った断面図及び図４中のＢ１−Ｂ２線に沿った断面図に相当する断面図が図３に相当する。図３は、画素部における第２の薄膜トランジスタ１７０の断面構造と、画素部における容量部の断面構造と、端子部の断面構造を示している。
【００９０】
また、図５（Ａ）、及び図５（Ｂ）は、ソース配線端子部の上面図及び断面図をそれぞれ図示している。また、図５（Ａ）は図５（Ｂ）中のＤ１−Ｄ２線に沿った断面図に相当する。図５（Ａ）において、保護絶縁膜１５４上に形成される透明導電膜１５５は、入力端子として機能する接続用の端子電極である。また、図５（Ａ）において、端子部では、ゲート配線と同じ材料で形成される電極１５６が、ソース配線と電気的に接続される第２の端子１５０の下方にゲート絶縁層１５２を介して重なる。電極１５６は第２の端子１５０とは電気的に接続しておらず、電極１５６を第２の端子１５０と異なる電位、例えばフローティング、ＧＮＤ、０Ｖなどに設定すれば、ノイズ対策のための容量または静電気対策のための容量を形成することができる。また、第２の端子１５０は、保護絶縁膜１０６を介して透明導電膜１５５と電気的に接続している。
【００９１】
ゲート配線、ソース配線、及び容量配線は画素密度に応じて複数本設けられるものである。また、端子部においては、ゲート配線と同電位の第１の端子、ソース配線と同電位の第２の端子、容量配線と同電位の第３の端子などが複数並べられて配置される。それぞれの端子の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。
【００９２】
こうして、ＳｉＯｘを含む酸化物半導体層を有する薄膜トランジスタ１７０と保持容量を有する画素部、及び端子部を完成させることができる。また、同一基板上に駆動回路も形成することもできる。
【００９３】
アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する共通電極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する端子を端子部に設ける。この端子は、共通電極を固定電位、例えばＧＮＤ、０Ｖなどに設定するための端子である。
【００９４】
また、本実施の形態は、図４の画素構成に限定されず、図４とは異なる上面図の例を図６に示す。図６では容量配線を設けず、画素電極を隣り合う画素のゲート配線と保護絶縁膜及びゲート絶縁層を介して重ねて保持容量を形成する例であり、この場合、容量配線及び容量配線と接続する第３の端子は省略することができる。なお、図６において、図４と同じ部分には同じ符号を用いて説明する。
【００９５】
アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターンとして観察者に認識される。
【００９６】
液晶表示装置の動画表示において、液晶分子自体の応答が遅いため、残像が生じる、または動画のぼけが生じるという問題がある。液晶表示装置の動画特性を改善するため、全面黒表示を１フレームおきに行う、所謂、黒挿入と呼ばれる駆動技術がある。
【００９７】
また、垂直同期周波数を通常の１．５倍若しくは２倍以上にすることで動画特性を改善する、所謂、倍速駆動と呼ばれる駆動技術もある。
【００９８】
また、液晶表示装置の動画特性を改善するため、バックライトとして複数のＬＥＤ（発光ダイオード）光源または複数のＥＬ光源などを用いて面光源を構成し、面光源を構成している各光源を独立して１フレーム期間内で間欠点灯駆動する駆動技術もある。面光源として、３種類以上のＬＥＤを用いてもよいし、白色発光のＬＥＤを用いてもよい。独立して複数のＬＥＤを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてＬＥＤの発光タイミングを同期させることもできる。この駆動技術は、ＬＥＤを部分的に消灯することができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合には、消費電力の低減効果が図れる。
【００９９】
これらの駆動技術を組み合わせることによって、液晶表示装置の動画特性などの表示特性を従来よりも改善することができる。
【０１００】
また、本実施の形態により、電気特性が高く信頼性のよい表示装置を低コストで提供することができる。
【０１０１】
また、本実施の形態は実施の形態１と自由に組み合わせることができる。
【０１０２】
（実施の形態３）
本実施の形態では、マスク数を低減するため、多階調マスクを用いた露光を行う例を示す。
【０１０３】
また、酸化物半導体層の組成として、生産量が限られている希少金属のインジウムを用いない例を示す。加えて、希少金属の一種であるガリウムも酸化物半導体層の組成元素として用いない例を示す。
【０１０４】
なお、多階調マスクとは、露光部分、中間露光部分、及び未露光部分に３つの露光レベルを行うことが可能なマスクであり、透過した光が複数の強度となる露光マスクである。一度の露光及び現像工程により、複数（代表的には二種類）の厚さの領域を有するレジストマスクを形成することが可能である。このため、多階調マスクを用いることで、露光マスクの枚数を削減することが可能である。
【０１０５】
多階調マスクの代表例としては、グレートーンマスクやハーフトーンマスクがある。
【０１０６】
グレートーンマスクは、透光性基板及びその上に形成される遮光部並びに回折格子で構成される。遮光部においては、光の透過率が０％である。一方、回折格子はスリット、ドット、メッシュ等の光透過部の間隔を、露光に用いる光の解像度限界以下の間隔とすることにより、光の透過率を制御することができる。なお、回折格子は、周期的なスリット、ドット、メッシュ、または非周期的なスリット、ドット、メッシュどちらも用いることができる。
【０１０７】
ハーフトーンマスクは、透光性基板及びその上に形成される半透過部並びに遮光部で構成される。半透過部は、ＭｏＳｉＮ、ＭｏＳｉ、ＭｏＳｉＯ、ＭｏＳｉＯＮ、ＣｒＳｉなどを用いることができる。遮光部は、クロムや酸化クロム等の光を吸収する遮光材料を用いて形成することができる。ハーフトーンマスクに露光光を照射した場合、遮光部においては、光透過率は０％であり、遮光部及び半透過部が設けられていない領域では光透過率は１００％である。また、半透過部においては、１０〜７０％の範囲で調整可能である。半透過部に於ける光の透過率の調整は、半透過部の材料により調整により可能である。
【０１０８】
図１２（Ａ）乃至図１２（Ｅ）は薄膜トランジスタ３６０の作製工程を示す断面図に相当する。
【０１０９】
図１２（Ａ）において、絶縁膜３５７が設けられた基板３５０上にゲート電極層３５１を設ける。本実施の形態では、絶縁膜３５７として酸化珪素膜（膜厚１００ｎｍ）を用いる。ゲート電極層３５１上にゲート絶縁層３５２、酸化物半導体膜３８０、ＳｉＯｘを含む酸化物半導体膜３８１及び導電膜３８３を順に積層する。本実施の形態では、酸化物半導体膜３８０及びＳｉＯｘを含む酸化物半導体膜３８１として、インジウム、及びガリウムを含まない酸化物半導体、代表的には、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体を用いる。本実施の形態では、酸化物半導体膜３８０としてスパッタ法を用いたＳｎ−Ｚｎ−Ｏ系の酸化物半導体を用いる。また、ＳｉＯｘを含む酸化物半導体膜３８１としてＳｎ−Ｚｎ−Ｏ系の酸化物半導体を用いる。
【０１１０】
ゲート絶縁層３５２、酸化物半導体膜３８０、ＳｉＯｘを含む酸化物半導体膜３８１、導電膜３８３上にマスク３８４を形成する。
【０１１１】
本実施の形態では、マスク３８４を形成するために多階調（高階調）マスクを用いた露光を行う例を示す。
【０１１２】
透過した光が複数の強度となる多階調マスクを用いて露光した後、現像することで、図１２（Ｂ）に示すように膜厚の異なる領域を有するマスク３８４を形成することができる。多階調マスクを用いることで、露光マスクの枚数を削減することが可能である。
【０１１３】
次に、マスク３８４を用いて第１のエッチング工程を行い、酸化物半導体膜３８０、ＳｉＯｘを含む酸化物半導体膜３８１、導電膜３８３をエッチングし島状に加工する。この結果、パターニングされた酸化物半導体層３９０、ＳｉＯｘを含む酸化物半導体層３８５、導電層３８７を形成することができる（図１２（Ｂ）参照。）。
【０１１４】
次に、マスク３８４をアッシングする。この結果、マスクの面積が縮小し、厚さが薄くなる。このとき、膜厚の薄い領域のマスクのレジスト（ゲート電極層３５１の一部と重畳する領域）は除去され、分離されたマスク３８８を形成することができる（図１２（Ｃ）参照。）。
【０１１５】
マスク３８８を用いてＳｉＯｘを含む酸化物半導体層３８５、導電層３８７を第２のエッチング工程によりエッチングし、ＳｉＯｘを含む半導体層３５３、ソース電極層又はドレイン電極層３５５ａ、３５５ｂを形成する。（図１２（Ｄ）参照。）。なお、ＳｉＯｘを含む半導体層３５３は一部のみがエッチングされ、溝部（凹部）を有する半導体層となり、かつ端部においても、一部エッチングされ露出した形状となる。
【０１１６】
ＳｉＯｘを含む酸化物半導体膜３８１、導電膜３８３を第１のエッチング工程でドライエッチングすると、ＳｉＯｘを含む酸化物半導体膜３８１、導電膜３８３は異方的にエッチングされるため、マスク３８４の端部と、ＳｉＯｘを含む酸化物半導体層３８５、導電層３８７の端部は一致し、連続的な形状となる。
【０１１７】
同様にＳｉＯｘを含む酸化物半導体層３８５、導電層３８７を第２のエッチング工程でドライエッチングすると、ＳｉＯｘを含む酸化物半導体層３８５、導電層３８７は異方的にエッチングされるため、マスク３８８の端部と、ＳｉＯｘを含む半導体層３５３の凹部及び端部、ソース電極層又はドレイン電極層３５５ａ、３５５ｂの端部は一致し、連続的な形状となる。
【０１１８】
また、本実施の形態では、ＳｉＯｘを含む半導体層３５３、ソース電極層又はドレイン電極層３５５ａ、３５５ｂの端部は同じテーパー角で連続的に積層されている形状を示すが、エッチング条件や、酸化物半導体層及び導電層の材料によって、エッチングレートが異なるため、それぞれ異なるテーパー角や不連続な端部形状を有する場合もある。
【０１１９】
この後、マスク３８８を除去する。
【０１２０】
次いで、酸素を含む雰囲気で２００℃〜６００℃の加熱を行う（図１２（Ｅ）参照。）。
【０１２１】
以上の工程で、酸化物半導体層３９０上にＳｉＯｘを含む半導体層３５３の積層を有するチャネルエッチ型の薄膜トランジスタ３６０を作製することができる。
【０１２２】
本実施の形態のように、多階調マスクにより形成した複数（代表的には二種類）の厚さの領域を有するレジストマスクを用いると、レジストマスクの数を減らすことができるため、工程簡略化、低コスト化が計れる。
【０１２３】
さらに、本実施の形態に示したように、酸化物半導体層にインジウム及びガリウムを用いないことによって酸化物半導体ターゲットの価格を低減することができるため、低コスト化が図れる。
【０１２４】
よって、半導体装置を低コストで生産性よく作製することができる。
【０１２５】
本実施の形態においては、駆動回路に配置する薄膜トランジスタも画素部に配置する薄膜トランジスタも酸化物半導体層３９０上にＳｉＯｘを含む半導体層３５３の積層を有する逆スタガ型の薄膜トランジスタ３６０とする例を示した。即ち、本実施の形態は、同一基板上に駆動回路も作製した場合、駆動回路と画素部との薄膜トランジスタの構造はほぼ同一となる例である。
【０１２６】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０１２７】
例えば、本実施の形態では、酸化物半導体膜３８０としてスパッタ法を用いたＳｎ−Ｚｎ−Ｏ系の酸化物半導体を用い、ＳｉＯｘを含む酸化物半導体膜３８１としてＳｎ−Ｚｎ−Ｏ系の酸化物半導体を用いる積層の例を示したが、特に限定されず、実施の形態２に示すように単層としてもよく、例えばＳｉＯｘを含むＳｎ−Ｚｎ−Ｏ系の酸化物半導体を用いる薄膜トランジスタを作製することもできる。
【０１２８】
（実施の形態４）
本実施の形態では、チャネルストップ型の薄膜トランジスタ４３０の一例について図１３（Ａ）及び図１３（Ｂ）を用いて説明する。また、図１３（Ｂ）は薄膜トランジスタの上面図の一例であり、図中Ｚ１―Ｚ２の鎖線で切断した断面図が図１３（Ａ）に相当する。また、薄膜トランジスタ４３０の酸化物半導体層にインジウムを含まない酸化物半導体材料を用いる例を示す。
【０１２９】
図１３（Ａ）において、基板４００上にゲート電極４０１を設ける。次いで、ゲート電極４０１を覆うゲート絶縁層４０２上には、第１の酸化物半導体層４０３と、第２の酸化物半導体層４０５とを設ける。
【０１３０】
本実施の形態では、第１の酸化物半導体層４０３としてスパッタ法を用いたＧａ−Ｚｎ−Ｏ系の酸化物半導体を用いる。また、第２の酸化物半導体層４０５としてＳｉＯｘを含むＳｎ−Ｚｎ−Ｏ系の酸化物半導体を用いる。本実施の形態では、第１の酸化物半導体層４０３及び、第２の酸化物半導体層４０５として、インジウムを含まない酸化物半導体、代表的には、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体を用いる。
【０１３１】
次いで、第２の酸化物半導体層４０５上にはチャネル保護層４１８を接して設ける。チャネル保護層４１８を設けることによって、第２の酸化物半導体層４０５のチャネル形成領域に対する工程時におけるダメージ（エッチング時のプラズマやエッチング剤による膜減りや、酸化など）を防ぐことができる。従って薄膜トランジスタ４３０の信頼性を向上させることができる。
【０１３２】
チャネル保護層４１８としては、無機材料（酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素など）を用いることができる。作製法としては、プラズマＣＶＤ法や熱ＣＶＤ法などの気相成長法やスパッタリング法を用いることができる。チャネル保護層４１８は成膜後にエッチングにより形状を加工して形成する。ここでは、スパッタ法により酸化シリコン膜を形成し、フォトリソグラフィーによるマスクを用いてエッチング加工することでチャネル保護層４１８を形成する。
【０１３３】
次いで、チャネル保護層４１８及び第２の酸化物半導体層４０５上にｎ＋層４０６ａ、４０６ｂを形成する。本実施の形態では、ソース領域又はドレイン領域として機能するｎ＋層４０６ａ、４０６ｂは、Ｇａ−Ｚｎ−Ｏ系非単結晶膜であり、第１の酸化物半導体層４０３、第２の酸化物半導体層４０５の成膜条件とは異なる成膜条件で形成され、より低抵抗な酸化物半導体層である。また、ｎ＋層４０６ａ、４０６ｂは、窒素を含ませたＧａ−Ｚｎ−Ｏ系非単結晶膜、即ちＧａ−Ｚｎ−Ｏ−Ｎ系非単結晶膜（ＧＺＯＮ膜とも呼ぶ）を用いてもよい。
【０１３４】
次いで、ｎ＋層４０６ａ上に第１配線４０９、ｎ＋層４０６ｂ上に第２配線４１０をそれぞれ形成する。第１配線４０９及び第２配線４１０は、Ａｌ、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等を用いる。
【０１３５】
ｎ＋層４０６ａ、４０６ｂを設けることにより、金属層である第１配線４０９、第２配線４１０と、第２の酸化物半導体層４０５との間を良好な接合としてショットキー接合に比べて熱的にも安定動作を有せしめる。また、チャネルのキャリアを供給する（ソース側）、またはチャネルのキャリアを安定して吸収する（ドレイン側）、または抵抗成分を配線との界面に作らないためにも積極的にｎ＋層を設けると効果的である。また低抵抗化により、高いドレイン電圧でも良好な移動度を保持することができる。
【０１３６】
また、上述したｎ＋層４０６ａ、４０６ｂを有する構造に限定されず、例えば、ｎ＋層を設けない構造としてもよい。その場合の薄膜トランジスタ１９１の断面図の一例を図１３（Ｃ）に示す。なお、図１３（Ｃ）において、ｎ＋層を設けない以外の構造は図１３（Ａ）と同一であるため、同じ箇所には同じ符号を用いて図示する。
【０１３７】
次いで、２００℃〜６００℃、代表的には３００℃〜５００℃の熱処理を行うことが好ましい。ここでは炉に入れ、大気雰囲気下で３５０℃、１時間の熱処理を行う。この熱処理により第１の酸化物半導体層４０３及び第２の酸化物半導体層４０５の原子レベルの再配列が行われる。この熱処理によりキャリアの移動を阻害する歪が解放されるため、ここでの熱処理（光アニールも含む）は重要である。また、ここでの熱処理で第２の酸化物半導体層４０５の結晶化は第２の酸化物半導体層４０５に含まれるＳｉＯｘにより阻害され、大部分が非晶質状態を維持することができる。なお、熱処理を行うタイミングは、第２の酸化物半導体層４０５の成膜後であれば特に限定されず、例えば画素電極形成後に行ってもよい。
【０１３８】
さらに、本実施の形態のように、酸化物半導体層にインジウムを用いないことによって、材料として枯渇する恐れのあるインジウムを用いずに済む。
【０１３９】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０１４０】
例えば、本実施の形態では、第１の酸化物半導体層４０３としてスパッタ法を用いたＧａ−Ｚｎ−Ｏ系の酸化物半導体を用い、第２の酸化物半導体層４０５としてＳｉＯｘを含むＳｎ−Ｚｎ−Ｏ系の酸化物半導体を用いる積層の例を示したが、特に限定されず、実施の形態２に示すように単層としてもよく、例えばＳｉＯｘを含むＳｎ−Ｚｎ−Ｏ系の酸化物半導体を用いる薄膜トランジスタを作製することもできる。
【０１４１】
（実施の形態５）
本実施の形態では、２つのｎチャネル型の薄膜トランジスタ７６０、７６１を用いてインバータ回路を構成する例を説明する。また、薄膜トランジスタ７６０、７６１の酸化物半導体層にガリウムを含まない酸化物半導体材料を用いる例を示す。
【０１４２】
画素部を駆動するための駆動回路は、インバータ回路、容量、抵抗などを用いて構成する。２つのｎチャネル型ＴＦＴを組み合わせてインバータ回路を形成する場合、エンハンスメント型トランジスタとデプレッション型トランジスタとを組み合わせて形成する場合（以下、ＥＤＭＯＳ回路という）と、エンハンスメント型ＴＦＴ同士で形成する場合（以下、ＥＥＭＯＳ回路という）がある。なお、ｎチャネル型ＴＦＴのしきい値電圧が正の場合は、エンハンスメント型トランジスタと定義し、ｎチャネル型ＴＦＴのしきい値電圧が負の場合は、デプレッション型トランジスタと定義し、本明細書を通してこの定義に従うものとする。
【０１４３】
画素部と駆動回路は、同一基板上に形成し、画素部においては、マトリクス状に配置したエンハンスメント型トランジスタを用いて画素電極への電圧印加のオンオフを切り替える。
【０１４４】
駆動回路のインバータ回路の断面構造を図１４（Ａ）に示す。図１４（Ａ）において、基板７４０上に第１のゲート電極７４１及び第２のゲート電極７４２を設ける。第１のゲート電極７４１及び第２のゲート電極７４２の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。
【０１４５】
また、第１のゲート電極７４１及び第２のゲート電極７４２を覆うゲート絶縁層７４３上には、第１配線７４９、第２配線７５０、及び第３配線７５１を設け、第２の配線７５０は、ゲート絶縁層７４３に形成されたコンタクトホール７４４を介して第２のゲート電極７４２と直接接続する。
【０１４６】
また、第１配線７４９、第２配線７５０、及び第３配線７５１上にはｎ＋層７５５ａ、７５５ｂ、７５６ａ、７５６ｂを形成する。本実施の形態では、ソース領域又はドレイン領域として機能するｎ＋層７５５ａ、７５５ｂ、７５６ａ、７５６ｂは、Ｇａ−Ｚｎ−Ｏ系非単結晶膜である。また、ｎ＋層７５５ａ、７５５ｂ、７５６ａ、７５６ｂは、窒素を含ませたＧａ−Ｚｎ−Ｏ系非単結晶膜、即ちＧａ−Ｚｎ−Ｏ−Ｎ系非単結晶膜（ＧＺＯＮ膜とも呼ぶ）を用いてもよい。
【０１４７】
また、第１のゲート電極７４１と重なる位置で、第１配線７４９及び第２配線７５０上にｎ＋層７５５ａ、７５５ｂを介して第１の酸化物半導体層７４８、及びＳｉＯｘを含む第２の酸化物半導体層７４５と、第２のゲート電極７４２と重なる位置で、第２配線７５０及び第３配線７５１上にｎ＋層７５６ａ、７５６ｂを介して第３の酸化物半導体層７４６、及びＳｉＯｘを含む第４の酸化物半導体層７４７とを設ける。
【０１４８】
本実施の形態では、第１の酸化物半導体層７４８、及び第３の酸化物半導体層７４６としてスパッタ法を用いたＩｎ−Ｚｎ−Ｏ系の酸化物半導体を用いる。また、第２の酸化物半導体層７４５及び第４の酸化物半導体層７４７としてＳｉＯｘを含むＳｎ−Ｚｎ−Ｏ系の酸化物半導体を用いる。本実施の形態では、第１の酸化物半導体層７４８、第２の酸化物半導体層７４５、第３の酸化物半導体層７４６、及び第４の酸化物半導体層７４７として、ガリウムを含まない酸化物半導体、代表的には、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体を用いる。
【０１４９】
薄膜トランジスタ７６０は、第１のゲート電極７４１と、ゲート絶縁層７４３を介して第１のゲート電極７４１と重なる第１の酸化物半導体層７４８、及びＳｉＯｘを含む第２の酸化物半導体層７４５とを有し、第１配線７４９は、接地電位の電源線（接地電源線）である。この接地電位の電源線は、負の電圧ＶＤＬが印加される電源線（負電源線）としてもよい。
【０１５０】
また、薄膜トランジスタ７６１は、第２のゲート電極７４２と、ゲート絶縁層７４３を介して第２のゲート電極７４２と重なる第３の酸化物半導体層７４６、及びＳｉＯｘを含む第４の酸化物半導体層７４７とを有し、第３配線７５１は、正の電圧ＶＤＤが印加される電源線（正電源線）である。
【０１５１】
図１４（Ａ）に示すように、第１の酸化物半導体層７４８と第３の酸化物半導体層７４６の両方に電気的に接続する第２の配線７５０は、ゲート絶縁層７４３に形成されたコンタクトホール７４４を介して薄膜トランジスタ７６１の第２のゲート電極７４２と直接接続する。第２の配線７５０と第２のゲート電極７４２とを直接接続させることにより、良好なコンタクトを得ることができ、接触抵抗を低減することができる。第２のゲート電極７４２と第２配線７５０を他の導電膜、例えば透明導電膜を介して接続する場合に比べて、コンタクトホールの数の低減、コンタクトホールの数の低減による占有面積の縮小を図ることができる。
【０１５２】
また、駆動回路のインバータ回路の上面図を図１４（Ｂ）に示す。図１４（Ｂ）において、鎖線Ｙ１−Ｙ２で切断した断面が図１４（Ａ）に相当する。
【０１５３】
また、ｎ＋層を設けない薄膜トランジスタ７６２、７６３を用いたインバータ回路の作製工程の一例を図１５（Ａ）、図１５（Ｂ）、及び図１５（Ｃ）に示す。
【０１５４】
基板７４０上に、スパッタ法により第１の導電膜を形成し、第１のフォトマスクを用いて選択的に第１の導電膜のエッチングを行い、第１のゲート電極７４１及び第２のゲート電極７４２を形成する。次いで、第１のゲート電極７４１及び第２のゲート電極７４２を覆うゲート絶縁層７４３をプラズマＣＶＤ法またはスパッタ法を用いて形成する。ゲート絶縁層７４３は、ＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層又は窒化酸化シリコン層を単層で又は積層して形成することができる。また、ゲート絶縁層７４３として、有機シランガスを用いたＣＶＤ法により酸化シリコン層を形成することも可能である。
【０１５５】
次いで、第２のフォトマスクを用いてゲート絶縁層７４３を選択的にエッチングして第２のゲート電極７４２に達するコンタクトホール７４４を形成する。ここまでの段階での断面図が図１５（Ａ）に相当する。
【０１５６】
次いで第２の導電膜をスパッタ法により成膜し、第３のフォトマスクを用いて選択的に導電膜のエッチングを行い、第１配線７４９、第２配線７５０、及び第３配線７５１を形成する。第３配線７５１は、コンタクトホール７４４を介して第２のゲート電極７４２と直接接する。
【０１５７】
次いで、第１の酸化物半導体膜と、ＳｉＯｘを含む第２の酸化物半導体膜の積層をスパッタ法により成膜する。なお、第１の酸化物半導体膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層７４３の表面及びコンタクトホール７４４の底面に付着しているゴミを除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、水素、Ｎ２Ｏなどを加えた雰囲気で行ってもよい。また、アルゴン雰囲気にＣｌ２、ＣＦ４などを加えた雰囲気で行ってもよい。
【０１５８】
次いで、第４のフォトマスクを用いて選択的に、第１の酸化物半導体膜及びＳｉＯｘを含む第２の酸化物半導体膜のエッチングを行う。このエッチングにより第１のゲート電極７４１上に第１の酸化物半導体層７４８、及びＳｉＯｘを含む第２の酸化物半導体層７４５の積層が形成され、第２のゲート電極７４２上に第３の酸化物半導体層７４６、及びＳｉＯｘを含む第４の酸化物半導体層７４７の積層が形成される。
【０１５９】
次いで、保護層７５２を形成し、第５のフォトマスクを用いて保護層７５２を選択的にエッチングしてコンタクトホールを形成した後、第３の導電膜を形成する。最後に第６のフォトマスクを用いて第３の導電膜を選択的にエッチングして第２配線７５０と電気的に接続する接続配線７５３を形成する。ここまでの段階での断面図が図１５（Ｃ）に相当する。
【０１６０】
保護層７５２としては、無機材料（酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素など）を用いることができる。作製法としては、プラズマＣＶＤ法や熱ＣＶＤ法などの気相成長法やスパッタリング法を用いることができる。
【０１６１】
次いで、２００℃〜６００℃、代表的には３００℃〜５００℃の熱処理を行うことが好ましい。ここでは炉に入れ、大気雰囲気下で３５０℃、１時間の熱処理を行う。この熱処理により第１の酸化物半導体層７４８、第２の酸化物半導体層７４５、第３の酸化物半導体層７４６、及び第４の酸化物半導体層７４７の原子レベルの再配列が行われる。この熱処理によりキャリアの移動を阻害する歪が解放されるため、ここでの熱処理（光アニールも含む）は重要である。なお、熱処理を行うタイミングは、第２の酸化物半導体層７４５の成膜後であれば特に限定されず、例えば画素電極形成後に行ってもよい。
【０１６２】
さらに、本実施の形態のように、酸化物半導体層にガリウムを用いないことによって、材料として製造コストのかかるガリウムを含むターゲットを用いずに済む。
【０１６３】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０１６４】
例えば、本実施の形態では、第１の酸化物半導体層７４８、及び第３の酸化物半導体層７４６としてスパッタ法を用いたＩｎ−Ｚｎ−Ｏ系の酸化物半導体を用い、第２の酸化物半導体層７４５及び第４の酸化物半導体層７４７としてＳｉＯｘを含むＳｎ−Ｚｎ−Ｏ系の酸化物半導体を用いる積層の例を示したが、特に限定されず、実施の形態２に示すように単層としてもよく、例えばＳｉＯｘを含むＳｎ−Ｚｎ−Ｏ系の酸化物半導体を用いる薄膜トランジスタを作製することもできる。
【０１６５】
（実施の形態６）
本実施の形態では、トップゲート型の薄膜トランジスタ３３０の一例について図１６（Ａ）及び図１６（Ｂ）を用いて説明する。また、図１６（Ｂ）は薄膜トランジスタの上面図の一例であり、図中Ｐ１―Ｐ２の鎖線で切断した断面図が図１６（Ａ）に相当する。
【０１６６】
図１６（Ａ）において、基板３００上に第１配線３０９と第２配線３１０を形成する。なお、第１配線３０９と第２配線３１０は、ソース電極又はドレイン電極として機能する。
【０１６７】
次いで、第１配線３０９と第２配線３１０上にＳｉＯｘを含む第１の酸化物半導体層３０４と、第２の酸化物半導体層３０５を形成する。本実施の形態では、第１の酸化物半導体層３０４としてＳｉＯｘを含むＳｎ−Ｚｎ−Ｏ系の酸化物半導体を用いる。また、第２の酸化物半導体層３０５としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の非単結晶膜を用いる。
【０１６８】
また、第１の酸化物半導体層３０４において、膜厚方向におけるＳｉ元素濃度が、後に形成されるゲート電極に近い側からゲート電極に遠い側に増加する濃度勾配を有する酸化物半導体層を含んでいてもよい。
【０１６９】
次いで、第２の酸化物半導体層３０５、第１配線３０９、及び第２配線３１０を覆うゲート絶縁層３０３を形成する。
【０１７０】
次いで、２００℃〜６００℃、代表的には３００℃〜５００℃の熱処理を行うことが好ましい。ここでは炉に入れ、大気雰囲気下で３５０℃、１時間の熱処理を行う。この熱処理により第１の酸化物半導体層３０４及び第２の酸化物半導体層３０５の原子レベルの再配列が行われる。この熱処理によりキャリアの移動を阻害する歪が解放されるため、ここでの熱処理（光アニールも含む）は重要である。
【０１７１】
次いで、ゲート絶縁層３０３上に、第１の酸化物半導体層３０４が基板３００と接する領域と重なる位置にゲート電極３０１を設ける。
【０１７２】
以上の工程でトップゲート構造の薄膜トランジスタ３３０を作製することができる。
【０１７３】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０１７４】
例えば、本実施の形態では、第１の酸化物半導体層３０４としてスパッタ法を用いたＳｉＯｘを含むＳｎ−Ｚｎ−Ｏ系の酸化物半導体を用い、第２の酸化物半導体層３０５としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体を用いる積層の例を示したが、特に限定されず、単層としてもよく、例えばＳｉＯｘを含むＳｎ−Ｚｎ−Ｏ系の酸化物半導体を用いる薄膜トランジスタを作製することもできる。
【０１７５】
（実施の形態７）
本実施の形態では、トップゲート型の薄膜トランジスタ６３０の一例について図１７（Ａ）及び図１７（Ｂ）を用いて説明する。また、図１７（Ｂ）は薄膜トランジスタの上面図の一例であり、図中Ｒ１―Ｒ２の鎖線で切断した断面図が図１７（Ａ）に相当する。
【０１７６】
図１７（Ａ）において、基板６００上にＳｉＯｘを含む第１の酸化物半導体層６０４と、第２の酸化物半導体層６０５を形成する。本実施の形態では、第１の酸化物半導体層６０４としてＳｉＯｘを含むＳｎ−Ｚｎ−Ｏ系の酸化物半導体を用いる。また、第２の酸化物半導体層６０５としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の非単結晶膜を用いる。
【０１７７】
また、第１の酸化物半導体層６０４において、膜厚方向におけるＳｉ元素濃度が、後に形成されるゲート電極に近い側からゲート電極に遠い側に増加する濃度勾配を有する酸化物半導体層を含んでいてもよい。
【０１７８】
次いで、第２の酸化物半導体層６０５上にｎ＋層６０６ａ、６０６ｂを形成する。本実施の形態では、ソース領域又はドレイン領域として機能するｎ＋層６０６ａ、６０６ｂは、Ｇａ−Ｚｎ−Ｏ系非単結晶膜である。また、ｎ＋層６０６ａ、６０６ｂは、窒素を含ませたＧａ−Ｚｎ−Ｏ系非単結晶膜、即ちＧａ−Ｚｎ−Ｏ−Ｎ系非単結晶膜（ＧＺＯＮ膜とも呼ぶ）を用いてもよい。
【０１７９】
次いで、ｎ＋層６０６ａ、６０６ｂ上に第１配線６０９と第２配線６１０を形成する。なお、第１配線６０９と第２配線６１０は、ソース電極又はドレイン電極として機能する。
【０１８０】
次いで、第１配線６０９と第２配線６１０上にゲート絶縁層６０３を形成する。
【０１８１】
次いで、第２の酸化物半導体層６０５がゲート絶縁層６０３と接する領域と重なる位置にゲート電極６０１をゲート絶縁層６０３上に設ける。
【０１８２】
次いで、２００℃〜６００℃、代表的には３００℃〜５００℃の熱処理を行うことが好ましい。ここでは炉に入れ、大気雰囲気下で３５０℃、１時間の熱処理を行う。この熱処理により第１の酸化物半導体層６０４及び第２の酸化物半導体層６０５の原子レベルの再配列が行われる。この熱処理によりキャリアの移動を阻害する歪が解放されるため、ここでの熱処理（光アニールも含む）は重要である。
【０１８３】
以上の工程でトップゲート構造の薄膜トランジスタ６３０を作製することができる。
【０１８４】
また、上述したｎ＋層６０６ａ、６０６ｂを有する構造に限定されず、例えば、ｎ＋層を設けない構造としてもよい。
【０１８５】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０１８６】
例えば、本実施の形態では、第１の酸化物半導体層６０４としてスパッタ法を用いたＳｉＯｘを含むＳｎ−Ｚｎ−Ｏ系の酸化物半導体を用い、第２の酸化物半導体層６０５としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体を用いる積層の例を示したが、特に限定されず、単層としてもよく、例えばＳｉＯｘを含むＳｎ−Ｚｎ−Ｏ系の酸化物半導体を用いる薄膜トランジスタを作製することもできる。
【０１８７】
（実施の形態８）
本実施の形態では、半導体装置として発光表示装置の一例を示す。表示装置の有する表示素子としては、ここではエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
【０１８８】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
【０１８９】
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
【０１９０】
図１８は、半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示す図である。
【０１９１】
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここでは酸化物半導体層（代表的には、ＳｉＯｘを含むＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜）をチャネル形成領域に用いるｎチャネル型のトランジスタを１つの画素に２つ用いる例を示す。
【０１９２】
画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０７に接続され、第２電極が発光素子６４０４の第１電極（画素電極）に接続されている。発光素子６４０４の第２電極は共通電極６４０８に相当する。共通電極６４０８は、同一基板上に形成される共通電位線と電気的に接続され、その接続部分を共通接続部とすればよい。
【０１９３】
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されている。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。
【０１９４】
なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略することも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル領域とゲート電極との間で容量が形成されていてもよい。
【０１９５】
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。
【０１９６】
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異ならせることで、図１８と同じ画素構成を用いることができる。
【０１９７】
アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデオ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジスタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジスタ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
【０１９８】
なお、図１８に示す画素構成は、これに限定されない。例えば、図１８に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
【０１９９】
次に、発光素子の構成について、図１９を用いて説明する。ここでは、駆動用ＴＦＴがｎ型の場合を例に挙げて、画素の断面構造について説明する。図１９（Ａ）（Ｂ）（Ｃ）の半導体装置に用いられる駆動用ＴＦＴであるＴＦＴ７００１、７０１１、７０２１は、実施の形態２で示す第２の薄膜トランジスタ１７０と同様に作製でき、ＳｉＯｘを含む酸化物半導体膜を半導体層として含む薄膜トランジスタである。
【０２００】
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そして、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射出構造の発光素子にも適用することができる。
【０２０１】
上面射出構造の発光素子について図１９（Ａ）を用いて説明する。
【０２０２】
図１９（Ａ）に、駆動用ＴＦＴであるＴＦＴ７００１がｎ型で、発光素子７００２から発せられる光が陽極７００５側に抜ける場合の、画素の断面図を示す。ＴＦＴ７００１は、半導体層として、酸化シリコンを含むＩｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体を用いる。酸化シリコンなどの不純物を含ませておくことで、３００℃乃至６００℃の熱処理を行っても、該酸化物半導体の結晶化又は微結晶粒の生成を防ぐことができる。図１９（Ａ）では、発光素子７００２の陰極７００３と駆動用ＴＦＴであるＴＦＴ７００１が電気的に接続されており、陰極７００３上に発光層７００４、陽極７００５が順に積層されている。陰極７００３は仕事関数が小さく、なおかつ光を反射する導電膜であれば様々の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして発光層７００４は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陰極７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極７００５は光を透過する透光性を有する導電性材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電膜を用いても良い。
【０２０３】
陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に相当する。図１９（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢印で示すように陽極７００５側に射出する。
【０２０４】
次に、下面射出構造の発光素子について図１９（Ｂ）を用いて説明する。駆動用ＴＦＴ７０１１がｎ型で、発光素子７０１２から発せられる光が陰極７０１３側に射出する場合の、画素の断面図を示す。ＴＦＴ７０１１は、半導体層として、酸化シリコンを含むＩｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体を用いる。酸化シリコンなどの不純物を含ませておくことで、３００℃乃至６００℃の熱処理を行っても、該酸化物半導体の結晶化又は微結晶粒の生成を防ぐことができる。図１９（Ｂ）では、駆動用ＴＦＴ７０１１と電気的に接続された透光性を有する導電膜７０１７上に、発光素子７０１２の陰極７０１３が成膜されており、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層されている。なお、陽極７０１５が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽するための遮蔽膜７０１６が成膜されていてもよい。陰極７０１３は、図１９（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜を、陰極７０１３として用いることができる。そして発光層７０１４は、図１９（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０１５は光を透過する必要はないが、図１９（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる。そして遮蔽膜７０１６は、例えば光を反射する金属等を用いることができるが、金属膜に限定されない。例えば黒の顔料を添加した樹脂等を用いることもできる。
【０２０５】
陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２に相当する。図１９（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、矢印で示すように陰極７０１３側に射出する。
【０２０６】
次に、両面射出構造の発光素子について、図１９（Ｃ）を用いて説明する。図１９（Ｃ）では、駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７０２７上に、発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に発光層７０２４、陽極７０２５が順に積層されている。ＴＦＴ７０２１は、半導体層として、酸化シリコンを含むＳｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体を用いる。酸化シリコンなどの不純物を含ませておくことで、３００℃乃至６００℃の熱処理を行っても、該酸化物半導体の結晶化又は微結晶粒の生成を防ぐことができる。陰極７０２３は、図１９（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７０２３として用いることができる。そして発光層７０２４は、図１９（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０２５は、図１９（Ａ）と同様に、光を透過する透光性を有する導電性材料を用いて形成することができる。
【０２０７】
陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０２２に相当する。図１９（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
【０２０８】
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機ＥＬ素子を設けることも可能である。
【０２０９】
なお本実施の形態では、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と発光素子が電気的に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流制御用ＴＦＴが接続されている構成であってもよい。
【０２１０】
以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製することができる。
【０２１１】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２１２】
（実施の形態９）
本実施の形態では、半導体装置として電子ペーパーの一例を示す。
【０２１３】
図２０（Ａ）は、アクティブマトリクス型の電子ペーパーを示す断面図である。半導体装置に用いられる表示部に配置される薄膜トランジスタ５８１としては、実施の形態２で示す薄膜トランジスタ１７０と同様に作製でき、酸化物半導体膜を半導体層として含む電気特性の高い薄膜トランジスタである。本実施の形態では、酸化シリコンを含むＺｎ−Ｏ系の酸化物半導体を半導体層として含む電気特性の高い薄膜トランジスタを用いる。
【０２１４】
図２０（Ａ）の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
【０２１５】
基板５８０と基板５９６との間に封止される薄膜トランジスタ５８１はボトムゲート構造の薄膜トランジスタであり、ソース電極層又はドレイン電極層によって第１の電極層５８７と、絶縁層５８３、５８４、５８５に形成する開口で接しており電気的に接続している。第１の電極層５８７と第２の電極層５８８との間には黒色領域５９０ａ及び白色領域５９０ｂを有し、周りに液体で満たされているキャビティ５９４を含む球形粒子５８９が設けられており、球形粒子５８９の周囲は樹脂等の充填材５９５で充填されている（図２０（Ａ）参照。）。
【０２１６】
本実施の形態においては、第１の電極層５８７が画素電極に相当し、第２の電極層５８８が共通電極に相当する。第２の電極層５８８は、薄膜トランジスタ５８１と同一基板上に設けられる共通電位線と電気的に接続される。共通接続部において、一対の基板間に配置される導電性粒子を介して第２の電極層５８８と共通電位線とを電気的に接続することができる。
【０２１７】
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２００μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられるマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この原理を応用した表示素子が電気泳動表示素子であり、電子ペーパーとよばれている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能であるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置を具備する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくことが可能となる。
【０２１８】
実施の形態２に示す工程により薄膜トランジスタを作製することで、半導体装置として製造コストが低減された電子ペーパーを作製することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図２０（Ｂ）に示す。
【０２１９】
図２０（Ｂ）は、電子書籍２７００の一例を示している。例えば、電子書籍２７００は、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
【０２２０】
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図２０（Ｂ）では表示部２７０５）に文章を表示し、左側の表示部（図２０（Ｂ）では表示部２７０７）に画像を表示することができる。
【０２２１】
また、図２０（Ｂ）では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。
【０２２２】
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０２２３】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２２４】
（実施の形態１０）
酸化物半導体層を用いた薄膜トランジスタを含む半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
【０２２５】
図２１（Ａ）は、テレビジョン装置９６０１の一例を示している。テレビジョン装置９６０１は、筐体に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、壁９６００に固定して筐体の裏側を支持した構成を示している。
【０２２６】
テレビジョン装置９６０１の操作は、筐体が備える操作スイッチや、別体のリモコン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示される映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
【０２２７】
なお、テレビジョン装置９６０１は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０２２８】
図２１（Ｂ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成されており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図２１（Ｂ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。図２１（Ｂ）に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図２１（Ｂ）に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。
【０２２９】
図２２（Ａ）は、携帯電話機１０００の一例を示している。携帯電話機１０００は、筐体１００１に組み込まれた表示部１００２の他、操作ボタン１００３、外部接続ポート１００４、スピーカ１００５、マイク１００６などを備えている。
【０２３０】
図２２（Ａ）に示す携帯電話機１０００は、表示部１００２を指などで触れることで、情報を入力ことができる。また、電話を掛ける、或いはメールを打つなどの操作は、表示部１００２を指などで触れることにより行うことができる。
【０２３１】
表示部１００２の画面は主として３つのモードがある。第１は、画像の表示を主とする表示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示モードと入力モードの２つのモードが混合した表示＋入力モードである。
【０２３２】
例えば、電話を掛ける、或いはメールを作成する場合は、表示部１００２を文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部１００２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好ましい。
【０２３３】
また、携帯電話機１０００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、携帯電話機１０００の向き（縦か横か）を判断して、表示部１００２の画面表示を自動的に切り替えるようにすることができる。
【０２３４】
また、画面モードの切り替えは、表示部１００２を触れること、又は筐体１００１の操作ボタン１００３の操作により行われる。また、表示部１００２に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替える。
【０２３５】
また、入力モードにおいて、表示部１００２の光センサで検出される信号を検知し、表示部１００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。
【０２３６】
表示部１００２は、イメージセンサとして機能させることもできる。例えば、表示部１００２に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
【０２３７】
図２２（Ｂ）も携帯電話機の一例である。図２２（Ｂ）の携帯電話機は、筐体９４１１に、表示部９４１２、及び操作ボタン９４１３を含む表示装置９４１０と、筐体９４０１に操作ボタン９４０２、外部入力端子９４０３、マイク９４０４、スピーカ９４０５、及び着信時に発光する発光部９４０６を含む通信装置９４００とを有しており、表示機能を有する表示装置９４１０は電話機能を有する通信装置９４００と矢印の２方向に脱着可能である。よって、表示装置９４１０と通信装置９４００の短軸同士を取り付けることも、表示装置９４１０と通信装置９４００の長軸同士を取り付けることもできる。また、表示機能のみを必要とする場合、通信装置９４００より表示装置９４１０を取り外し、表示装置９４１０を単独で用いることもできる。通信装置９４００と表示装置９４１０とは無線通信又は有線通信により画像又は入力情報を授受することができ、それぞれ充電可能なバッテリーを有する。
【０２３８】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【符号の説明】
【０２３９】
１００：基板
１０１：ゲート電極層
１０２：ゲート絶縁層
１０３：ＳｉＯｘを含む酸化物半導体層１０３
１０５ａ、１０５ｂ：ソース電極層又はドレイン電極層
１０６：保護絶縁層
１９０：薄膜トランジスタ
１９３：第１の酸化物半導体層
【図１】
2010186994.tif 000003
【図２】
2010186994.tif 000004
【図３】
2010186994.tif 000005
【図４】
2010186994.tif 000006
【図５】
2010186994.tif 000007
【図６】
2010186994.tif 000008
【図１１】
2010186994.tif 000009
【図１２】
2010186994.tif 000010
【図１３】
2010186994.tif 000011
【図１４】
2010186994.tif 000012
【図１５】
2010186994.tif 000013
【図１６】
2010186994.tif 000014
【図１７】
2010186994.tif 000015
【図１８】
2010186994.tif 000016
【図１９】
2010186994.tif 000017
【図２０】
2010186994.tif 000018
【図２１】
2010186994.tif 000019
【図２２】
2010186994.tif 000020
【図７】
2010186994.tif 000021
【図８】
2010186994.tif 000022
【図９】
2010186994.tif 000023
【図１０】
2010186994.tif 000024