(57)【要約】【課題】スイッチングのタイミングを、低コストかつ汎用性を保って制御する電源装置及びそのスイッチング方法を提供する。【解決手段】一次巻線、二次巻線及びコントロール巻線を有するトランスと、一次巻線のドット側端子から非ドット側端子に向かう方向の電流をスイッチングするスイッチング素子と、二次巻線の出力を整流、平滑して出力電圧を生成する整流平滑回路とを備えたスイッチング電源装置において、一次巻線のドット側端子が電源に、非ドット側端子がスイッチング素子に各々接続され、コントロール巻線の非ドット側端子を所定電位にクランプするクランプ手段と、コントロール巻線のドット側端子から、所定電位に比較して正の電位の波形を取り出すための第１のダイオードとを有する回路を備え、さらに、正の電位の波形を観察して、所定のタイミングを検出するゼロ点検出部と、該ゼロ点検出部による検出結果に基づいて、スイッチング素子をＯＮさせる制御部とを有する制御装置を備える。【選択図】図１
2010081779.tif 000002
【特許請求の範囲】
【請求項１】
一次巻線、二次巻線及びコントロール巻線を有するトランスと、前記一次巻線のドット側端子から非ドット側端子に向かう方向の電流をスイッチングするスイッチング素子と、前記二次巻線の出力を整流、平滑して出力電圧を生成する整流平滑回路とを備えたスイッチング電源装置において、
前記一次巻線のドット側端子が電源に、また、非ドット側端子が前記スイッチング素子に各々接続され、
前記コントロール巻線の非ドット側端子を所定電位にクランプするクランプ手段と、前記コントロール巻線のドット側端子から、前記所定電位に比較して正の電位の波形を取り出すための第１のダイオードとを有する回路を備え、
さらに、前記正の電位の波形を観察して、所定のタイミングを検出するゼロ点検出部と、該ゼロ点検出部による検出結果に基づいて、前記スイッチング素子をＯＮさせる制御部とを有する制御装置を備えることを特徴とする電源装置。
【請求項２】
前記クランプ手段は、グランドから前記コントロール巻線の非ドット側端子に向かって直列に接続された少なくとも１つの第２のダイオードであり、前記第１のダイオードは、アノードが接地され、カソードが前記コントロール巻線のドット側端子に接続されていることを特徴とする請求項１に記載の電源装置。
【請求項３】
前記コントロール巻線は、一方の端子が第２の整流平滑回路に接続され、該第２の整流平滑回路で整流されたＤＣ出力が、前記制御装置の電源として供給されることを特徴とする請求項２に記載の電源装置。
【請求項４】
前記クランプ手段は、前記コントロール巻線の非ドット側端子をグランド電位に接続する手段であり、前記第１のダイオードは、アノードが前記コントロール巻線のドット側端子に接続されていることを特徴とする請求項１に記載の電源装置。
【請求項５】
前記コントロール巻線は、非ドット側端子が第２の整流平滑回路に接続され、該第２の整流平滑回路で整流された前記所定電位に比較して正のＤＣ出力が、前記制御装置の電源として供給される第１のコントロール巻線と、非ドット側端子が前記クランプ手段によりグランドに固定され、ドット側端子が前記第１のダイオードのアノードに接続された第２のコントロール巻線とを有することを特徴とする請求項４に記載の電源装置。
【請求項６】
前記ゼロ点検出部が、前記正の電位の波形の微分値を示す信号を生成する微分回路と、該微分値を示す信号がゼロとなるタイミングを検出するゼロ点検出回路とを備えることを特徴とする請求項１〜５のいずれかに記載の電源装置。
【請求項７】
前記ゼロ点検出部による検出結果に基づく制御に対し、前記スイッチング素子をＯＮした後の所定時間、マスキング処理を行うマスキング処理部を備えたことを特徴とする請求項１〜６のいずれかに記載の電源装置。
【請求項８】
請求項１〜７のいずれかに記載の電源装置を用いたスイッチング方法であって、
前記スイッチング素子がＯＦＦし、前記二次巻線からの放電が終了した後に、前記クランプ手段が、前記コントロール巻線の非ドット側端子を所定電位にクランプしつつ、前記ゼロ点検出部が、前記正の電位の波形の微分値がゼロとなるタイミングを検出し、該検出したタイミングに基づいて、前記制御部が前記スイッチング素子をＯＮさせるための制御信号を生成することを特徴とする電源装置のスイッチング方法。
【請求項９】
前記ゼロ点検出部による検出結果に基づく制御に対し、前記スイッチング素子をＯＮした後の所定時間、マスキング処理を行うことを特徴とする請求項８に記載の電源装置のスイッチング方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力損失が少ないスイッチングを可能とする電源装置及びこの電源装置のスイッチング方法に関する。
【背景技術】
【０００２】
従来から、出力が１５０Ｗ程度のスイッチング電源としては、フライバックコンバータの一種である、リンギングチョークコンバータが多く用いられている。この回路構成の一例を図１１に示す。このような回路では、トランスの１次巻線の一端（ドット側端子）に１次電源が供給され、他方の端子（非ドット側端子）は、スイッチング素子Ｑｓを介してグランドＧＮＤに接続される。そして、スイッチング素子Ｑｓを所定のタイミングでＯＮ（オン）／ＯＦＦ（オフ）することにより、トランスの２次巻線に電気エネルギーを供給する。そして、２次巻線の出力を整流、平滑し、出力電圧Ｖｏｕｔを生成する。前記スイッチング素子Ｑｓとしては、ＭＯＳＦＥＴが使用される場合が多い。また、この場合、前記ＭＯＳＦＥＴと並列に、キャパシタＣｒが接続され、いわゆるスナバ回路を構成するのが一般的である。
【０００３】
この図１１に示すようなスイッチング電源においては、「スイッチＯＮ」のタイミングは、ゼロ電流検出回路によって決定され、「スイッチＯＦＦ」のタイミングは、フィードバック回路の出力電圧とドレイン電流検出電圧によって決定される。
【０００４】
スイッチング素子ＱｓのＯＮ／ＯＦＦ時におけるドレイン電圧（Ｖｄｓ）、コントロール巻線から制御手段に出力される信号（Ｖｃ）、２次側電流（Ｉｓ）及びスイッチング素子Ｑｓのドレイン電流（Ｉｄ）の各波形を図１２に示す。
【０００５】
スイッチＯＮ時は、トランス１次側のインダクタンスＬｐを通してドレイン電流（Ｉｄ）が供給される。図中のドレイン電流（Ｉｄ）は、電流−電圧変換抵抗Ｒｄにより電圧に変換されて、ドレイン電流検出電圧として制御手段内に取り込まれる。この制御手段内では、トランス２次側に接続されたフィードバック回路からの信号とドレイン電流検出電圧とが比較され、制御手段がスイッチ（ＭＯＳＦＥＴ）のＯＦＦのタイミングを決定し、スイッチをＯＦＦにする（ｔ１）。スイッチがＯＦＦにされた瞬間から、トランス２次側のインダクタンスＬｓが放電を開始し、２次側のダイオード（Ｄｏｕｔ）を通して電流が供給される。この間、ドレイン電圧（Ｖｄｓ）は、図１２のｔ１〜ｔ２で示されるように、ノイズが乗っているものの、ほぼ一定に保たれる。
【０００６】
トランス２次側の放電が終了する時点（ｔ２）から、スナバコンデンサＣｒ内に蓄積された電荷が放出され始める。すると、ＬｐとＣｒによる共振が発生し、図１２のｔ２以降の波形に示されるように、ドレイン電圧（Ｖｄｓ）がゆっくりと減少を始める。
【０００７】
このときのＬｐとＣｒによる共振の周波数ｆは、
ｆ＝１／（２π・（Ｌｐ・Ｃｒ）１／２）
で表される。
【０００８】
また、トランス１次側のコントロール巻線では、図中のＶｃで示すような波形が出力される。制御手段では、この電圧Ｖｃがゼロになったときに、トランス２次側のインダクタンスＬｓが放電を完了したと判断して次のスイッチング動作（スイッチＯＮ）に移行する（ｔ３）。
【０００９】
なお、前記スイッチＯＮ（ｔ３）の時点におけるドレイン電圧が、図中Ｖｄｓに示されるようにまだ高い状態であった場合、Ｉｄ×Ｖｄｓのスイッチング損失が大きくなってしまうという問題がある。
【００１０】
このような問題を解決する方法として、例えば、図１１中に示すように遅延回路が設置されている。これは、トランス１次側のコントロール巻線と制御手段との間に遅延回路を設け、前記コントロール巻線から制御手段に出力される信号（Ｖｃ）に遅延をかけることにより、ドレイン電圧（Ｖｄｓ）が十分に低くなった状態で、次のスイッチング動作（スイッチＯＮ）を行わせるというものである。
【００１１】
特許文献１には、この様な遅延回路の例が記載されている。
【００１２】
【特許文献１】特許第３４５８３６９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかし、この図１１に示す回路では、
１）遅延回路が付加され、コストアップ要因となる
２）スナバコンデンサやトランス１次側のインダクタンスＬｐを変更した場合、遅延の定数が変化してしまうため、電源回路としての汎用性が失われる
という問題点がある。
【００１４】
そこで本発明は、スイッチング素子におけるスイッチングのタイミングを、低コストで、かつ、汎用性を保って制御することを可能とする電源装置及びこの電源装置のスイッチング方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記目的を達成するために、本発明は、一次巻線、二次巻線及びコントロール巻線を有するトランスと、前記一次巻線のドット側端子から非ドット側端子に向かう方向の電流をスイッチングするスイッチング素子と、前記二次巻線の出力を整流、平滑して出力電圧を生成する整流平滑回路とを備えたスイッチング電源装置において、
前記一次巻線のドット側端子が電源に、また、非ドット側端子が前記スイッチング素子に各々接続され、
前記コントロール巻線の非ドット側端子を所定電位にクランプするクランプ手段と、前記コントロール巻線のドット側端子から、前記所定電位に比較して正の電位の波形を取り出すための第１のダイオードとを有する回路を備え、
さらに、前記正の電位の波形を観察して、所定のタイミングを検出するゼロ点検出部と、該ゼロ点検出部による検出結果に基づいて、前記スイッチング素子をＯＮさせる制御部とを有する制御装置を備えることを特徴とする電源装置を提供するものである。
【００１６】
ここで、前記クランプ手段は、グランドから前記コントロール巻線の非ドット側端子に向かって直列に接続された少なくとも１つの第２のダイオードであり、前記第１のダイオードは、アノードが接地され、カソードが前記コントロール巻線のドット側端子に接続されていることが好ましい。
【００１７】
また、前記コントロール巻線は、一方の端子が第２の整流平滑回路に接続され、該第２の整流平滑回路で整流されたＤＣ出力が、前記制御装置の電源として供給されることが好ましい。
【００１８】
また、前記クランプ手段は、前記コントロール巻線の非ドット側端子をグランド電位に接続する手段であり、前記第１のダイオードは、アノードが前記コントロール巻線のドット側端子に接続されていることが好ましい。
【００１９】
また、前記コントロール巻線は、非ドット側端子が第２の整流平滑回路に接続され、該第２の整流平滑回路で整流された前記所定電位に比較して正のＤＣ出力が、前記制御装置の電源として供給される第１のコントロール巻線と、非ドット側端子が前記クランプ手段によりグランドに固定され、ドット側端子が前記第１のダイオードのアノードに接続された第２のコントロール巻線とを有することが好ましい。
【００２０】
また、前記ゼロ点検出部が、前記正の電位の波形の微分値を示す信号を生成する微分回路と、該微分値を示す信号がゼロとなるタイミングを検出するゼロ点検出回路とを備えることが好ましい。
【００２１】
また、前記ゼロ点検出部による検出結果に基づく制御に対し、前記スイッチング素子をＯＮした後の所定時間、マスキング処理を行うマスキング処理部を備えていることが好ましい。
【００２２】
また、本発明は、上記のいずれかに記載の電源装置を用いたスイッチング方法であって、
前記スイッチング素子がＯＦＦし、前記二次巻線からの放電が終了した後に、前記クランプ手段が、前記コントロール巻線の非ドット側端子を所定電位にクランプしつつ、前記ゼロ点検出部が、前記正の電位の波形の微分値がゼロとなるタイミングを検出し、該検出したタイミングに基づいて、前記制御部が前記スイッチング素子をＯＮさせるための制御信号を生成することを特徴とする電源装置のスイッチング方法を提供する。
【００２３】
ここで、前記ゼロ点検出部による検出結果に基づく制御に対し、前記スイッチング素子をＯＮした後の所定時間、マスキング処理を行うことが好ましい。
【発明の効果】
【００２４】
本発明によれば、コントロール巻線の非ドット側端子を所定電位にクランプし、ドット側端子から、正の電位の波形を取り出すことにより、スイッチング素子のドレイン電圧の波形における極小点（最小電圧）のタイミングを正確に検出することができ、スイッチング素子を正確なタイミングでスイッチング（ＯＮ）させることができる。これにより、スイッチング素子におけるスイッチングのタイミングを低コストで、かつ、汎用性を保って制御することを可能とする電源装置及びこの電源装置のスイッチング方法が提供される。
【発明を実施するための最良の形態】
【００２５】
以下、本発明を実施するための最良の形態の一例を説明する。
【００２６】
図１に、本発明に係る電源装置の回路構成の一例を示す。また、図２に、本発明に係る電源装置の回路構成の他の一例を示す。図１と図２は、後述するゼロ点検出部（図１および図２では、ボトム検出手段と記してある）２２ａをダイオード１８ｂのカソードに接続する構成が異なっている。なお、図１及び図２において、同一の部分には同一の番号を付している。
【００２７】
図１及び図２に示すように、本発明に係る電源装置１０において、トランス１２の一次巻線１２ａの一方の端子（ドット側端子）は入力電源２４に接続されている。入力電源２４では、ＡＣ入力電源から供給されるＡＣ電源が、４つのダイオードで構成される整流回路により全波整流され、さらに、容量素子Ｃｉｎによって平滑化された正のＤＣ電源が一次巻線１２ａの一方の端子に供給される。
【００２８】
前記一次巻線１２ａの他方の端子（非ドット側端子）は、スイッチング素子１４のドレインに接続されている。このスイッチング素子１４のスイッチングにより、一次巻線１２ａのドット側端子から非ドット側端子に向かう一次電流がスイッチングされる。さらに、このスイッチング素子１４のソースは、直列に接続された抵抗２６を介してＧＮＤに接続されている。この抵抗２６は、スイッチング素子１４に流れるドレイン電流を電圧に変換し、制御装置２２に取り込むために使用される。
【００２９】
前記トランス１２の一次巻線１２ａの他方の端子には、また、容量素子１６の一方の端子が接続されている。そして、前記容量素子１６の他方の端子は、スイッチング素子１４のソースに接続されている。
【００３０】
また、前記トランス１２は、コントロール巻線（第１のコントロール巻線）１２ｃを備えている。このコントロール巻線１２ｃの一方の端子（非ドット側端子）は、整流平滑回路２８に接続され、この整流平滑回路２８で整流された正のＤＣ出力は、制御装置２２の電源（Ｖｃｃ）等に利用される。図１及び図２に示す場合において、この整流平滑回路２８は、ダイオード２８ａと容量素子２８ｂとを有している。前記ダイオード２８ａのアノードはコントロール巻線１２ｃの一方の端子に接続され、そのカソードは前記容量素子２８ｂの一方の端子に接続されている。また、前記容量素子２８ｂの他方の端子はＧＮＤに接続されている。そして、前記ダイオード２８ａのカソード側の電圧が制御装置２２の電源（Ｖｃｃ）等に利用される。
【００３１】
前記コントロール巻線１２ｃの他方の端子（ドット側端子）には、ダイオード１８ｂのカソードが接続されている。また、前記ダイオード１８ｂのアノードにはダイオード１８ａのアノードが接続され、それぞれＧＮＤに接続されている。また、前記ダイオード１８ａのカソードはコントロール巻線１２ｃの一方の端子に接続されている。これによって、コントロール巻線１２ｃの一方の端子の電位は、この端子の電位が他方の端子に比較して負である期間にほぼＧＮＤ電位に、より正確にはＧＮＤ電位に比較してダイオード１８ａの順方向電圧だけ低い所定電位にクランプされる。前記ダイオード１８ｂのカソード側には制御装置２２を構成するゼロ点検出部（ボトム検出手段）２２ａが接続され、これによって、ダイオード１８ｂのカソード側から前記所定電位に比較して正の電位の波形が取り出され、ゼロ点検出部２２ａに入力される。ゼロ点検出部２２ａが、前記正の電位の波形を観察することにより、所定のタイミングの検出が行われる。
【００３２】
前記ゼロ点検出部２２ａで検出された所定のタイミングの情報は、同じく制御装置２２を構成する制御部２２ｂに送られる。この制御部２２ｂにおいては、前記ゼロ点検出部２２ａで検出された所定のタイミングの情報に基づいて、前記スイッチング素子１４をＯＮさせる。
【００３３】
また、図１及び図２において、前記入力電源２４として、ＡＣ／ＤＣコンバータの場合を図示しているが、電源としての回路構成はこれに限定されるものではなく、トランス１２の一次巻線１２ａの一方の端子に所定の電源を供給できるものであればどのような構成のものでも用いることができる。
【００３４】
前記トランス１２における二次巻線１２ｂの一方の端子（非ドット側端子）は、ダイオード３０ａのアノードに接続されており、このダイオード３０ａのカソードはコンデンサ３０ｂの一方の端子に接続されている。さらに、前記コンデンサ３０ｂの他方の端子は、前記二次巻線１２ｂの他方の端子（ドット側端子）に接続されている。すなわち、ダイオード３０ａ及びコンデンサ３０ｂによって二次巻線１２ｂからの出力に対する整流平滑回路３０が構成されている。ここで、コンデンサ３０ｂの双方の端子は、負荷３２に接続され、正の電圧（直流電圧）Ｖｏｕｔが出力される、本電源装置１０の外部出力端子として構成されている。
【００３５】
また、コンデンサ３０ｂの双方の端子は電圧検出手段４４に接続され、さらに、電圧検出手段４４からフィードバック（Feedback）回路３４を経て、フィードバック信号として制御装置２２の制御部２２ｂに接続されている。ここで、電圧検出手段４４は、例えば、シャントレギュレータ等を用いて構成され、フィードバック回路３４は、例えば、フォトカプラ等を用いて構成される。これらの回路は、出力電圧Ｖｏｕｔを安定させる目的で二次巻線１２ｂ側から一次巻線１２ａ側へフィードバックをかけるためのものである。
【００３６】
上述した構成の電源装置１０において、図１１に示した従来の電源回路の場合と同様に、二次巻線１２ｂからの放電が終了した後に、トランス１２の１次巻線１２ａのインダクタンスＬｐと、スイッチング素子１４に並列となるように接続された容量素子１６とにより、前記スイッチング素子１４両端での電圧共振が発生する。本発明においては、この電圧共振による電圧の変化を示す正の電位の波形をコントロール巻線１２ｃから出力する。そして、ゼロ点検出部２２ａが、この正の電位の波形を観察し、スイッチング素子１４をＯＮさせるべき所定のタイミングを検出する。
【００３７】
ここで、正の電位の波形をゼロ点検出部２２ａに取り込む方法としては特に限定されない。ゼロ点検出部２２ａによる観察が可能であれば、図１に示すように、ダイオード１８ｂのカソード側のノードＡにゼロ点検出部２２ａを直接接続し、正の電位の波形を取り込むようにしてもよい。
【００３８】
また、図２に示すように、前記ダイオード１８ｂのカソード側からの出力を抵抗１８ｃ及び１８ｄにより抵抗分割を行い、前記抵抗１８ｃと１８ｄの間に設けたノードＡからの出力として正の電位の波形を取り込むようにしてもよい。ここでは、前記ダイオード１８ｂのカソードは抵抗１８ｃ及び１８ｄを介してＧＮＤに接続されている。抵抗分割した正の電位の波形を取り込むように構成することにより、取り込む電圧の大きさを、分割比を変えて任意に調整することができるため、汎用性が拡がる。
【００３９】
前記ゼロ点検出部２２ａでは、前記ダイオード１８ｂのカソード側の正の電位の波形を取り込み、その電圧値の微分値を算出する。ここでは、前記ゼロ点検出部２２ａを、例えば微分回路で構成することで微分値を算出できる。そして、前記ダイオード１８ｂのカソード側の電圧値が極大値となるタイミング、つまり、電圧値の微分値がゼロとなるタイミング（ゼロ点、または、ボトム）を所定のタイミングとして検出し、この検出信号を制御部２２ｂに伝達する。
【００４０】
図３は、ゼロ点検出部を構成する微分回路の一例を表したものである。同図に示す微分回路３６は、コンデンサ３８と、オペアンプ４０と、抵抗４２とによって構成されている。オペアンプ４０の入力端子＋は接地され、その出力端子は出力電圧Ｖｏｕｔに接続されている。コンデンサ３８は、入力電圧Ｖｉｎとオペアンプ４０の入力端子−との間に接続され、抵抗４２は、オペアンプ４０の入力端子−と出力電圧Ｖｏｕｔとの間に接続されている。
【００４１】
図３に示す微分回路３６において、出力電圧Ｖｏｕｔは下記式で表される。
Ｖｏｕｔ＝−Ｒ・Ｃ・ｄＶｉｎ／ｄｔ
ここで、Ｒは抵抗４２の抵抗値、Ｃはコンデンサ３８の容量値、ｔは時間を表す。すなわち、微分回路３６において、出力電圧Ｖｏｕｔは、入力電圧Ｖｉｎを時間ｔで微分した値となる。
【００４２】
なお、ゼロ点検出部２２ａの構成は微分回路に限定されず、同様の機能を実現する各種の回路で構成することができる。
【００４３】
前記制御部２２ｂでは、ゼロ点検出部２２ａからの電圧値の微分値ゼロの検出信号（ゼロ電流検出信号）を受け取ると、その信号に基づいて、スイッチング素子１４をＯＮさせるための制御信号を生成し、スイッチング素子１４をＯＮさせる。
【００４４】
ここで、２次側の負荷３２が重くなると、出力電圧Ｖｏｕｔは目標の電圧よりも低くなる。この時、電圧検出手段４４を経てフィードバック回路３４から出力されるフィードバック信号の電位（電圧）は高くなる。一方、２次側の負荷３２が軽くなると、出力電圧Ｖｏｕｔは目標の電圧よりも高くなる。この時、フィードバック回路３４から出力されるフィードバック信号の電位は低くなる。
【００４５】
制御部２２ｂでは、フィードバック信号とドレイン電流検出電圧とが比較され、所定の比率でスイッチング素子１４のＯＦＦのタイミングを決定するドライブ出力信号を出力する。図２の回路構成の場合、ドレイン電流検出電圧がフィードバック電圧の所定の比率に到達した時点でドライブ出力信号がローレベルとされる。これに応じて、スイッチング素子１４がＯＦＦとなり、そのドレイン電流が停止される。
【００４６】
これにより、２次側の負荷３２が重くなると、スイッチング素子１４のＯＮ時間が長くなり、出力電圧Ｖｏｕｔが高くなるように制御される。一方、２次側の負荷３２が軽くなると、スイッチング素子１４のＯＦＦ時間が長くなり、出力電圧Ｖｏｕｔが低くなるように制御される。その結果、２次側の出力電圧Ｖｏｕｔは、常に、目標の電圧となるように制御される。
【００４７】
以下、図１及び図４を用いて本発明に係るスイッチング方法について、さらに詳細に説明する。なお、図４は、図１に示した回路構成において、スイッチング素子１４の両端（ソース・ドレイン間）の電圧であるドレイン電圧Ｖｄｓ、コントロール巻線１２ｃ両端の電圧Ｖｃ、ノードＡでの電圧Ｖａ、２次側電流Ｉｓ、スイッチング素子１４のドレイン電流Ｉｄ、制御部２２ｂのドライブ出力Ｄｒのそれぞれの波形の一例を示した図である。また、Ｖｉｎは、入力されるＡＣ電源のピーク電圧値を示し、Ｖｏｕｔは出力される直流電圧を示す。さらに、Ｎｐ、Ｎｓ及びＮｃは、トランス１２の一次巻線１２ａ、二次巻線１２ｂ及びコントロール巻線１２ｃの巻数を、各々示す。
【００４８】
図１に示した回路構成において、スイッチング素子１４をＯＦＦにした瞬間（図４のｔ１）から、トランス１２の２次巻線１２ｂからの放電が始まり、２次側のダイオード３０ａを通して電流が供給される。この間、スイッチング素子１４の両端（ソース・ドレイン間）の電圧Ｖｄｓは、図４（Ａ）のｔ１〜ｔ２間で示されるように、ノイズが乗っているものの、ほぼ一定となっている。
【００４９】
トランス１２の２次巻線１２ｂからの放電が終了する（図４のｔ２）と、スナバコンデンサ１６内に蓄積された電荷が放出され始める。このとき、トランス１２の一次巻線１２ａのインダクタンスＬｐとスナバコンデンサ１６の容量Ｃｒによる電圧共振が発生し、その結果、図４（Ａ）におけるｔ２以降の波形（ｔ３以降は破線で表示される波形）で示されるように、ゆっくりとしたドレイン電圧Ｖｄｓの振動が始まる。
【００５０】
スイッチング素子１４をＯＦＦにした瞬間（図４のｔ１）以降において、コントロール巻線１２ｃ両端には図４（Ｂ）に示すような電圧Ｖｃの波形が出力される。ここで、コントロール巻線１２ｃ両端の電圧Ｖｃは、Ｖｄｓの電圧変動に伴って発生する電流共振を電圧に変換したときの波形を表したものでもある。つまり、図４（Ｂ）のｔ２以降の波形（ｔ３以降は破線で表示される波形）は、スナバコンデンサ１６での放電、蓄積の様子を示している。スナバコンデンサ１６では、Ｖｄｓが下がり始めると同時に放電を開始し、共振の半周期の時間で放電を終了する。すなわち、スナバコンデンサ１６の放電が終了した時点（共振の半周期）において、Ｖｄｓは最小（電圧共振のボトム）となる。
【００５１】
本発明においては、図４（Ｂ）で示されるコントロール巻線１２ｃ両端の電圧Ｖｃの出力に対して、図１中に示すダイオード１８ａ、ダイオード１８ｂにより構成される回路１８を付加する。これにより、ノードＡで検出される電圧Ｖａは、図４（Ｃ）に実線で示すような波形となる。
【００５２】
ダイオード１８ａは、ノードＡを正（プラス）信号として取り込む際、コントロール巻線１２ｃの一方の端子を、接地（グランド）電位よりもダイオード１８ａの順方向電圧Ｖｆだけ低い電位にクランプするためのものである。また、ダイオード１８ｂは、この時のコントロール巻線１２ｃの他方の端子（ノードＡ）を正の電位（グランド電位を含む）の波形として取り込むためのものである。
【００５３】
図１０に一例の回路構成を示すように、本出願人は、本願に先立って、ダイオード１８ａの代わりに、抵抗素子１８ｅを利用して、コントロール巻線１２ｃの一方の端子をグランドに接続した回路を用いたスイッチング電源装置についての出願を行った。参考のため、図９（Ａ）に、この場合の波形を示す。
【００５４】
また、図９（Ｂ）は、図２の場合の電源Ｖｃｃ、ドレイン電圧Ｖｄｓ、コントロール巻線１２ｃの一方の端子、その反対側のコントロール巻線１２ｃの他方の端子側のノードＡ、（ノードＡ−コントロール巻線１２ｃの一方の端子）の波形を表すグラフである。これらのグラフの縦軸は電圧を表し、横軸は時間を表す。
【００５５】
ダイオード１８ａが設けられていない場合、図９（Ａ）のグラフに示すように、コントロール巻線１２ｃの一方の端子側が負（マイナス）側に振れる時は、抵抗による電圧降下が発生し、ノードＡが負側に振れ（電位が下降し）、電圧Ｖａを検出するときに、コントロール巻線１２ｃの一方の端子の波形に歪みが生じ、その反対側のノードＡの波形の極大点と、電圧Ｖｄｓの波形の極小点とがずれる場合がある。
【００５６】
図２に示すように、グランドからコントロール巻線１２ｃの一方の端子に向かってダイオード１８ａを設けることにより、図９（Ｂ）のグラフに示すように、電圧Ｖａを検出するときに、コントロール巻線１２ｃの一方の端子が所定電位（一定値）に固定（クランプ）される。図２の場合、グランド電位よりもダイオード１８ａの順方向電圧Ｖｆだけ低い電位にクランプされる。
【００５７】
これにより、図９（Ｂ）のグラフに示すように、コントロール巻線１２ｃの一方の端子の波形に歪みが生じることを確実に防止することができるので、ノードＡの波形の極大点と、電圧Ｖｄｓの波形の極小点とのタイミングを一致させることができる。つまり、ノードＡの波形の極大点（最大電圧）を検出することによって、電圧Ｖｄｓの波形における極小点（最小電圧）のタイミングの検出を正確に行うことができるので、スイッチング素子１４を正確なタイミングでスイッチング（ＯＮ）させることができる。
【００５８】
ここで、図９（Ａ）および（Ｂ）のグラフに示すように、ノードＡの波形からコントロール巻線１２ｃの一方の端子の波形を減算した波形は、コントロール巻線１２ｃ自体の振動波形を表す。コントロール巻線１２ｃ自体の振動波形は歪みのない波形であり、その極大点と、電圧Ｖｄｓの波形の極小点とは一致する。つまり、コントロール巻線１２ｃの一方の端子の波形の変化によって、その反対側のコントロール巻線１２ｃの他方の端子側のノードＡの波形が変化することが分かる。
【００５９】
なお、電圧Ｖａを検出する時点で、コントロール巻線１２ｃの一方の端子を所定電位に固定（クランプ）することが重要であって、その方法は、ショットキーバリアダイオード等を含む各種のダイオードの順方向電圧Ｖｆを利用したクランプ手段に限定されない。すなわち、クランプ手段は、ダイオード１８ａと同様の機能を実現する各種の素子、回路が利用可能である。また、クランプ電位は、電圧Ｖａを検出する時点で、コントロール巻線１２ｃの一方の端子の波形の歪みを小さくするためには、低い電圧でクランプすることが好ましい。そのためには、順方向電圧が低いショットキーバリアダイオードの使用が好ましい。
【００６０】
このように、前記回路１８を付加することで、電圧共振のボトム（図４のｔ３）の信号を正（プラス）の電圧信号として取得することが可能となる。ここで、制御装置２２は、整流平滑回路２８から供給される正のＤＣ電圧を電源として動作する。このような、正の電源電圧で動作する半導体装置（所謂、ＩＣ製品）では、負（マイナス）の信号を取り込むことで誤動作が頻発する場合がある。従って、本発明においては、正の電位の波形として、電圧共振のボトムの波形を制御装置２２に取り込むことにより、誤動作を防止した正確な制御が可能となる。
【００６１】
ノードＡから出力される図４（Ｃ）に示すような電圧波形は、制御装置２２を構成するゼロ点検出部２２ａに取り込まれる。上記ゼロ点検出部２２ａは、例えば、微分回路とゼロ点検出回路とからなり、上述したように、上記微分回路では、取り込んだ波形の電圧値の微分値を示す信号を生成し、上記ゼロ点検出回路では、その微分値を示す信号のゼロ点を検出する。つまり、図４（Ｃ’）に示すように、上記電圧値の微分値がゼロとなるタイミング、即ち、電圧共振のボトム（図４のｔ３）となるタイミングを、上記ゼロ点検出部２２ａは検出する。
【００６２】
この電圧共振のボトム（図４のｔ３）となるタイミングを検出したゼロ点検出部２２ａは、その検出信号を制御部２２ｂに伝達する。前記制御部２２ｂでは、ゼロ点検出部２２ａからの前記検出信号を受け取ると、上述したように、その信号に基づいて、スイッチング素子１４をＯＮさせるための制御信号を生成し、スイッチング素子１４をＯＮさせる。
【００６３】
なお、図４（Ａ）、（Ｂ）及び（Ｃ）の右端に破線で描かれた曲線は、スイッチング素子１４がＯＮしなかった場合の電圧（Ｖｄｓ、Ｖｃ及びＶａ）を示し、図４（Ｃ）の中程に破線で描かれた直線及び曲線は、ダイオード１８ｂが無かった場合の電圧（Ｖａ）を示す。
【００６４】
このように、本発明においては、電圧共振のボトム（図４のｔ３）となるタイミングを確実に検出し、それに基づきスイッチング素子１４をＯＮさせる。つまり、Ｖｄｓが最小となる位置でスイッチング素子１４をＯＮさせることが可能となる。そのため、スイッチングに伴う電力損失を大幅に少なくすることが可能となり、電力損失の少ないスイッチングを可能とする電源装置及びこの電源装置のスイッチング方法が提供される。また、このタイミングでスイッチングを行うことにより、低ノイズ、高効率のスイッチングが可能となる。
【００６５】
さらに、本発明においては、ノードＡでの電圧値の変化に基づいてスイッチング素子１４をＯＮさせるタイミングを制御するため、従来技術（図１１参照）に示すような遅延回路を付加する必要も無く、また電圧共振の周波数が変動しても、すなわち、トランス１２の１次巻線１２ａのインダクタンスＬｐ、スナバコンデンサ１６の容量Ｃｒを変更しても、確実にドレイン電圧（Ｖｄｓ）がもっとも低いときにスイッチングを行うことができる。
【００６６】
次に、本発明に係る電源装置の別の実施形態について説明する。
【００６７】
図６に、本発明に係る電源装置の別の実施形態の回路構成の一例を示す。また、図７に、本発明に係る電源装置の別の実施形態の回路構成の他の一例を示す。図６と図７は、図１と図２の場合と同様に、ゼロ点検出部（ボトム検出手段）２２ａをダイオード１８ｆのカソードに接続する構成が異なっている。なお、図６及び図７において、それぞれ、図１及び図２と同一の部分には同一の番号を付している。
【００６８】
図６に示す電源装置１１は、回路１８の代わりに、回路１９が設けられている点において図１に示す電源装置１０と異なっている。回路１９は、コントロール巻線１２ｄと、ダイオード１８ｆとを備えている。
【００６９】
すなわち、図６に示す電源装置１１では、トランス１２が、さらに、コントロール巻線（第２のコントロール巻線）１２ｄを備えている。コントロール巻線１２ｄは、一方の端子（非ドット側端子）がグランドに接続され、所定の電位（グランド電位）にクランプされる。他方の端子（ドット側端子）はダイオード１８ｆのアノードに接続されている。ダイオード１８ｆのカソード側にはゼロ点検出部２２ａが接続されている。
【００７０】
ダイオード１８ｆは、ノードＡを正（プラス）信号として取り込む際、コントロール巻線１２ｄの他方の端子から正の電位の波形として取り込むためのものである。
【００７１】
図６に示す電源装置１１においては、回路１９によって、前述の電圧共振による電圧の変化を示す正の電位の波形をコントロール巻線１２ｄから取り出す。そして、コントロール巻線１２ｄから取り出した正の電位の波形を、ゼロ点検出部２２ａが観察して、スイッチング素子１４をＯＮにすべき所定のタイミングを検出する。回路１９以外の動作は、図１の場合と同様である。
【００７２】
また、図７に示す電源装置１１は、図６に示す電源装置１１において、図２に示す電源装置１０と同様に、ダイオード１８ｆのカソード側からの出力を抵抗１８ｃ及び１８ｄにより抵抗分割を行い、抵抗１８ｃと１８ｄの間のノードをノードＡとしたものである。
【００７３】
続いて、図８は、図６に示した回路構成において、図４と同様に、スイッチング素子１４の両端（ソース・ドレイン間）の電圧であるドレイン電圧Ｖｄｓ、コントロール巻線１２ｃ両端の電圧Ｖｃ、ノードＡでの電圧Ｖａ、２次側電流Ｉｓ、スイッチング素子１４のドレイン電流Ｉｄ、制御部２２ｂのドライブ出力Ｄｒのそれぞれの波形の一例を示した図である。同図（Ｃ）のＮｄは、コントロール巻線１２ｄの巻数を示す。
【００７４】
図８と図４との違いは、図４（Ｃ）の電圧Ｖａの波形におけるＶｉｎ（Ｎｃ／Ｎｐ）及びＶｉｎ（Ｎｃ／Ｎｓ）が、それぞれ、図８（Ｃ）の電圧Ｖａの波形におけるＶｉｎ（Ｎｄ／Ｎｐ）及びＶｉｎ（Ｎｄ／Ｎｓ）となっている点である。なお、図８（Ａ）、（Ｂ）及び（Ｃ）の右端に破線で描かれた曲線は、スイッチング素子１４がＯＮしなかった場合の電圧（Ｖｄｓ、Ｖｃ及びＶａ）を示し、図（Ｃ）の中程に破線で描かれた直線及び曲線は、ダイオード１８ｆが無かった場合の電圧（Ｖａ）を示す。
【００７５】
両方の図を見比べれば分かるように、両者の電圧Ｖａは同様の波形となっている。すなわち、図６に示す電源装置１１は、図１に示す電源装置１０と同様の電圧Ｖａの波形を得ることができる。さらに、コントロール巻線１２ｄを設けることによって、トランス１２のサイズは変わらないので、図６に示す電源装置１１は、図１に示す電源装置１０と比べて、ダイオードを１つ削減することができ、その分のコストダウンが可能である。
【００７６】
図５と同様に、図９（Ａ）は、図１０に示す電源装置において、また、同図（Ｂ）は、図７に示す電源装置１１において、電源Ｖｃｃ、ドレイン電圧Ｖｄｓ、コントロール巻線１２ｄの一方の端子（グランド電位）、その反対側のコントロール巻線１２ｄの他方の端子側のノードＡ、（ノードＡ−コントロール巻線１２ｃの一方の端子）の波形を表すグラフである。これらのグラフの縦軸は電圧を表し、横軸は時間を表す。
【００７７】
前述の通り、図１０に示す電源装置では、図９（Ａ）のグラフに示すように、電圧Ｖａを検出するときに、コントロール巻線１２ｃの一方の端子の波形に歪みが生じ、その反対側のノードＡの波形の極大点と、電圧Ｖｄｓの波形の極小点とがずれる場合がある。
【００７８】
一方、同図（Ｂ）に示すように、図７に示す電源装置１１の場合、コントロール巻線１２ｄの一方の端子がグランドに接続（電位が固定）されている。これにより、図２に示す電源装置１０のダイオード１８ａと同様の効果を得ることができる。そのため、コントロール巻線１２ｄの他方の端子の波形に歪みが生じることがなく、ノードＡの波形の極大点と、電圧Ｖｄｓの波形の極小点とは常に一致する。
【００７９】
なお、本実施形態においては、コントロール巻線１２ｄの一方の端子を所定電位、例えば、グランド電位に固定（クランプ）することが重要であって、そのクランプ手段や具体的な電位は限定されない。
【００８０】
また、本発明に係る電源装置のスイッチング方法においては、ゼロ点検出部２２ａに入力される電圧信号、つまり図４の（Ｃ）に示すノードＡでの波形信号に対し、スイッチング素子１４をＯＮした後の所定時間、前記入力される電圧信号にマスキング処理を行うことが好ましい。ここで、マスキング処理とは、具体的には、「ゼロ点検出部２２ａが、ノードＡにおける電圧値Ｖａの微分値のゼロ点を検出し、その検出信号が制御部に伝達されても、所定の時間内においては、検出信号を無視する」処理を意味する。
【００８１】
図４には極端な場合の一例を示しているが、スイッチング素子１４をＯＮした時点（図４のｔ３）において、電源装置１０内の回路内部における配線容量等の影響で、図４（Ｃ）における一点鎖線の丸で囲った部分のように、ノードＡでの波形にノイズ的な波形が認められる場合がある。このようなノイズ的な波形は、本スイッチング方法においては、誤動作の要因となる場合があるため、このようなノイズ的な波形が出ている期間は、マスキング処理を行って、スイッチング素子をＯＮしないことが好ましい。
【００８２】
マスキング処理の具体的な一例としては、例えば、スイッチング素子１４をＯＮした後の０．２μｓｅｃから１．０μｓｅｃ程度の間が好ましい。なお、マスキングの時間は上記に限定されるものではなく、電源装置１０の回路構成、使用状況等により適宜変更され得るものである。
【００８３】
なお、本発明において、スイッチング素子、制御部、電圧検出手段、フィードバック回路等の具体的な回路構成は何等限定されず、同様の機能を実現する各種構成の回路を採用することができる。
【００８４】
本発明は、基本的に以上のようなものである。
以上、本発明について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
【図面の簡単な説明】
【００８５】
【図１】本発明に係る電源装置の回路構成の一例を示す図である。
【図２】本発明に係る電源装置の回路構成の他の一例を示す図である。
【図３】ゼロ点検出部の一例となる微分回路の構成を表したものである。
【図４】図１に示した回路構成において、ドレイン電圧Ｖｄｓ、コントロール巻線１２ｃ両端の電圧Ｖｃ、ノードＡでの電圧Ｖａ、電圧Ｖａの微分値、２次側電流Ｉｓ、ドレイン電流Ｉｄ、ドライブ出力Ｄｒのそれぞれの波形の一例を示した図である。
【図５】（Ａ）および（Ｂ）は、図１０および図２に示した回路構成において、それぞれ、電源Ｖｃｃ、ドレイン電圧Ｖｄｓ、コントロール巻線１２ｃの一方の端子、その反対側のコントロール巻線１２ｃの他方の端子側のノードＡ、（ノードＡ−コントロール巻線１２ｃの一方の端子）の波形を表すグラフである。
【図６】本発明に係る電源装置の別の実施形態の回路構成の一例を示す図である。
【図７】本発明に係る電源装置の別の実施形態の回路構成の他の一例を示す図である。
【図８】図６に示した回路構成において、ドレイン電圧Ｖｄｓ、コントロール巻線１２ｃ両端の電圧Ｖｃ、ノードＡでの電圧Ｖａ、電圧Ｖａの微分値、２次側電流Ｉｓ、ドレイン電流Ｉｄ、ドライブ出力Ｄｒのそれぞれの波形の一例を示した図である。
【図９】（Ａ）および（Ｂ）は、図１０および図７に示した回路構成において、それぞれ、電源Ｖｃｃ、ドレイン電圧Ｖｄｓ、コントロール巻線１２ｄの一方の端子、その反対側のコントロール巻線１２ｄの他方の端子側のノードＡ、（ノードＡ−コントロール巻線１２ｄの一方の端子）の波形を表すグラフである。
【図１０】本出願人に係る電源装置の回路構成の一例を示す図である。
【図１１】従来技術に係る電源装置であるリンギングチョークコンバータの回路構成の一例を示す図である。
【図１２】図１１に示した回路構成において、ドレイン電圧Ｖｄｓ、コントロール巻線１２ｃ両端の電圧Ｖｃ、２次側電流Ｉｓ、ドレイン電流Ｉｄのそれぞれの波形の一例を示した図である。
【符号の説明】
【００８６】
１０  電源装置
１２  トランス
１２ａ  一次巻線
１２ｂ  二次巻線
１２ｃ  コントロール巻線
１４  スイッチング素子
１６  容量素子（スナバコンデンサ）
１８  回路
１８ａ，１８ｂ，１８ｆ，２８ａ，３０ａ  ダイオード
１８ｃ，１８ｄ，１８ｅ，２６，４２  抵抗
２２  制御装置
２２ａ  ゼロ点検出部
２２ｂ  制御部
２４  入力電源
２８，３０  整流平滑回路
２８ｂ，３０ｂ，３８  コンデンサ
３２  負荷
３４  フィードバック回路
３６  微分回路
４０  オペアンプ
４４  電圧検出手段
【図１】
2010081779.tif 000003
【図２】
2010081779.tif 000004
【図３】
2010081779.tif 000005
【図４】
2010081779.tif 000006
【図５】
2010081779.tif 000007
【図６】
2010081779.tif 000008
【図７】
2010081779.tif 000009
【図８】
2010081779.tif 000010
【図９】
2010081779.tif 000011
【図１０】
2010081779.tif 000012
【図１１】
2010081779.tif 000013
【図１２】
2010081779.tif 000014