(57)【要約】【課題】固体撮像装置において、信号電荷の保持期間に発生する暗電流およびその変動を抑え、画像での縦筋の発生を防ぐための制御を簡易化する。【解決手段】光電変換部を有する画素を一列に配置した画素列１と、画素列と並行に配列され、シフトパルスが印加され、画素列で発生した信号電荷量の通過を制御するシフトゲート２と、シフトゲートを介して転送されてきた信号電荷を保持する蓄積画素を一列に配置した蓄積画素列３と、蓄積画素列における信号電荷保持時間を制御するようにタイミング制御が行われるバリアゲート列４と、バリアゲート列から転送されてきた信号電荷を所定の方向に順次転送するＣＣＤレジスタ５と、ＣＣＤレジスタの最終段から信号電荷が流入する浮遊拡散領域６を具備し、ＣＣＤレジスタの１つの転送電極には、解像度に応じて１つまたは２つ以上の異なる蓄積画素から信号電荷が転送される。【選択図】    図１
2010021969.tif 000002
【特許請求の範囲】
【請求項１】
光電変換部を有する画素を一列に配置した画素列と、
前記画素列と並行に配列され、シフトパルスが印加され、前記画素列で発生した信号電荷量の通過を制御するシフトゲートと、
前記シフトゲートと並行に配置され、前記シフトゲートを介して転送されてきた信号電荷を保持する蓄積画素を一列に配置した蓄積画素列と、
前記蓄積画素列における信号電荷保持時間を制御するようにタイミング制御が行われるバリアゲート列と、
前記バリアゲート列に隣接して並行に配置され、前記バリアゲート列から転送されてきた信号電荷を所定の方向に順次転送する複数の転送電極を有するＣＣＤレジスタとを具備し、
前記ＣＣＤレジスタの１つの転送電極には、解像度に応じて１つまたは２つ以上の異なる蓄積画素からの信号電荷が転送されることを特徴とする固体撮像装置。
【請求項２】
前記シフトゲートは前記シフトパルスがハイレベル期間に信号電荷を通過させ、前記シフトパルスのロウレベル期間が負電位に設定されることを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記蓄積画素列は、Ｐ+ＮＰ半導体構造を有する特徴とする請求項１または２記載の固体撮像装置。
【請求項４】
前記バリアゲート列は、２画素加算を行う解像度時は隣り合う２つの蓄積画素から同時に信号電荷を前記ＣＣＤレジスタに転送し、４画素加算を行う解像度時は隣り合う２つの蓄積画素から同時に信号電荷を前記ＣＣＤレジスタに転送した後、前記ＣＣＤレジスタにより２画素分の信号電荷を１つの転送電極により転送した後に残りの２画素分の信号電荷を蓄積画素から前記ＣＣＤレジスタに転送することを特徴とする請求項１乃至３のいずれか１つに記載の固体撮像装置。
【請求項５】
前記ＣＣＤレジスタは、前記２つ以上の異なる蓄積画素から１つの転送電極に転送された信号電荷を加算することを特徴とする請求項１乃至４のいずれか１つに記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に係り、特に光電変換部を有する画素列から出力された信号電荷を所定の方向に順次転送するＣＣＤレジスタを備えた固体撮像装置における信号電荷転送制御手段に関するもので、例えばラインセンサに使用されるものである。
【背景技術】
【０００２】
例えばラインセンサに使用される固体撮像装置は、光電変換部を有する画素列から出力された信号電荷を所定の方向に順次転送するＣＣＤレジスタを備えている。このような固体撮像装置において、従来、画素からの信号電荷を蓄積ゲートに保持し、蓄積ゲートとバリアゲートのタイミングより信号電荷保持時間を制御して、解像度を切り替える構造のものがある。
【０００３】
しかし、このような構造のものでは、蓄積ゲートに電荷を保持している間に暗電流が発生し、その暗電流の変動が発生するので、同一ビットでの黒基準（暗電流の出力値）が変動し、画像信号として縦筋が生じるという問題点がある。
【０００４】
なお、特許文献１に開示された固体撮像装置は、一定方向に配列され、光電変換により信号電荷を発生する複数の画素を含む画素列と、画素列と並行に配列され、画素列が発生した信号電荷を蓄積する複数の蓄積ゲートを含む蓄積ゲート列と、低解像度時において、蓄積ゲート列の各蓄積ゲートに蓄積された信号電荷のうちの少なくとも２つ毎に合成を行い、合成された信号電荷を順次転送するＣＣＤレジスタを備えている。
【０００５】
また、特許文献２に開示された固体撮像装置においては、距離を隔てて設けられた２つの画素列のうち、一方の画素列の画素において発生した信号電荷が第１のアナログシフトレジスタの最終段まで転送され、第１の転送クロックで電荷検出部に送られる毎に、リセットパルスが発生されてリセットドレイン領域に排出され、他方の画素列の画素において発生した信号電荷は、第２のアナログシフトレジスタの最終段まで転送されると、第２の転送クロックのタイミングで電荷検出部の容量に蓄積され、電荷量が読みとられて出力回路より出力信号として出力される。このように、一方の画素列の信号電荷を全て廃棄し、他方の画素列の信号電荷のみを取り出すことで、１／２の解像度で画像劣化を招くことなく読み出すことができる。
【特許文献１】特開２００７−７４４２１号公報
【特許文献２】特開２００１−５４０２１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は前記した従来の問題点を解決すべくなされたもので、ＣＣＤレジスタに転送される以前における信号電荷の保持期間に発生する暗電流およびその変動を抑え、画像での縦筋の発生を防ぐための制御を簡易化し得る固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の固体撮像装置は、光電変換部を有する画素を一列に配置した画素列と、前記画素列と並行に配列され、シフトパルスが印加され、前記画素列で発生した信号電荷量の通過を制御するシフトゲートと、前記シフトゲートと並行に配置され、前記シフトゲートを介して転送されてきた信号電荷を保持する蓄積画素を一列に配置した蓄積画素列と、前記蓄積画素列における信号電荷保持時間を制御するようにタイミング制御が行われるバリアゲート列と、前記バリアゲート列に隣接して並行に配置され、前記バリアゲート列から転送されてきた信号電荷を所定の方向に順次転送する複数の転送電極を有するＣＣＤレジスタとを具備し、前記ＣＣＤレジスタの１つの転送電極には、解像度に応じて１つまたは２つ以上の異なる蓄積画素からの信号電荷が転送されることを特徴とする。
【発明の効果】
【０００８】
本発明の固体撮像装置によれば、ＣＣＤレジスタに転送される以前における信号電荷の保持期間に発生する暗電流およびその変動を抑え、画像での縦筋の発生を防ぐための制御を簡易化することができる。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照して本発明を実施形態により説明する。この説明に際して、全図にわたり共通する部分には共通する参照符号を付す。
【００１０】
＜第１の実施形態＞
図１は、本発明の固体撮像装置の第１の実施形態に係るラインセンサの一部を取り出してパターン配置の一例を示す平面図である。このようなパターン配置を有する構成が、撮像入力のＲＧＢ成分に対応して３組配設されている。図２（ａ）、（ｂ）は、図１中のＢ−Ｂ´線に沿う断面における断面構造および半導体基板の電位分布の一例を示している。
【００１１】
図１および図２において、１は画素列であり、本例では、Ｐ+ＮＰ構造（Ｎ型半導体基板上に形成されたＰＮフォトダイオードの表面にＰ+層を形成した構造）の光電変換部を有する画素を一列に配置している。図１中、画素に蓄積された信号電荷をS1、S2、…、S8で示している。２はシフトゲート（SH）であり、画素列１と並行に配列され、画素列１で発生した信号電荷量の通過を制御するためのシフトパルスが印加される。このシフトパルスがハイレベル（"High"）期間にシフトゲート２は信号電荷を通過させる。シフトパルスのロウレベル（"Low"）期間は負電位に設定され、ピンニング(pinning)される。これにより、画素の界面にホールが充満し、暗電流（電子）と再結合するようになり、暗電流の発生および変動を低減することが可能になる。
【００１２】
３は蓄積画素を一列に配置した蓄積画素列であり、シフトゲート２と並行に配置され、シフトゲート２を介して転送されてきた信号電荷を保持する。この際、蓄積画素として例えば図２中に示すように画素列１の画素と同様のＰ+ＮＰ構造を持たせることにより、画素の界面にホールが充満し、暗電流（電子）と再結合するようになり、暗電流の発生および変動を低減することが可能になる。４はバリアゲートを一列に配置したバリアゲート列（BG）であり、蓄積画素列３に隣接して配置され、蓄積画素列３における信号電荷保持時間を制御する。本例では、バリアゲート列４では、後述する低解像度時動作に関連する隣り合う４つのバリアゲートBG1、BG2、BG3、BG4を１組として複数組が繰り返し配置されている。
【００１３】
５はＣＣＤレジスタであり、バリアゲート列４に隣接して配置され、蓄積画素列３からバリアゲート列４を介して転送されてきた信号電荷を所定の方向に順次転送する。ＣＣＤレジスタ５は複数の転送電極を有し、各転送電極には、解像度に応じて１つの蓄積画素からの信号電荷または２つ以上の異なる蓄積画素からの信号電荷が流入する。また、ＣＣＤレジスタ５の各段の転送電極にはクロックパルスP1、P2のいずれか一方が印加され、ＣＣＤレジスタ５の最終段の転送電極にはクロックパルスPAが印加される。６は浮遊拡散領域であり、ＣＣＤレジスタ５の最終段の転送電極から信号電荷が流入する。
【００１４】
次に、上記構成でなる固体撮像装置の動作例について概要を説明する。画素列１の各画素で光電変換された信号電荷S1、S2、…、S8は、各画素に蓄積される。これらの信号電荷S1、S2、…、S8は、シフトゲート２が開いた時にシフトゲート２に転送されて蓄積される。シフトゲート２に蓄積された信号電荷S1、S2、…、S8は、蓄積画素列３の各蓄積画素に転送されて各蓄積画素に保持される。蓄積画素列３に保持された信号電荷S1、S3、…、S8は、バリアゲート列４を介してＣＣＤレジスタ５に転送され、保持される。バリアゲート列４からＣＣＤレジスタ５に至る経路は、所望の解像度に応じて以下のように動作する。
【００１５】
まず、通常解像度時の動作例について図３を参照しながら具体的に説明する。図３は、シフトゲートに印加されるシフトパルスSH、バリアゲート列４の各バリアゲートBG1、BG2、BG3、BG4、ＣＣＤレジスタ５の転送電極に印加されるクロックパルスP1、P2、PA、図示しないリセットドレイン領域に印加されるリセットパルスRSのタイミングと、信号出力の電圧波形を示している。
【００１６】
通常解像度時は、蓄積画素列３の各蓄積画素に保持された信号電荷S1、S2、…、S8が、バリアゲート列４のバリアゲートBG1、BG2、BG3、BG4を介して、ＣＣＤレジスタ５に順次転送され、保持される。ＣＣＤレジスタ５に保持された信号電荷は、複数段の転送電極により順次転送されて最終段の転送電極から浮遊拡散領域６に転送される。浮遊拡散領域６に転送された信号電荷S1、S2、…、S8は信号電圧に変換されて外部に出力され、所定の配列に並べ換えられた後に撮像信号が得られる。
【００１７】
具体的には、まず、バリアゲートBG1が"High"になり、信号電荷S1、S5がＣＣＤレジスタ５に転送されて保持され、ＣＣＤレジスタ５により転送されて最終段の転送電極から浮遊拡散領域６に転送される。次に、バリアゲートBG2が"High"になり、信号電荷S2、S6がＣＣＤレジスタ５に転送されて保持され、ＣＣＤレジスタ５により転送されて最終段の転送電極から浮遊拡散領域６に転送される。次に、バリアゲートBG3が"High"になり、信号電荷S3、S7がＣＣＤレジスタ５に転送されて保持され、ＣＣＤレジスタ５により転送されて最終段の転送電極から浮遊拡散領域６に転送される。次に、バリアゲートBG4が"High"になり、信号電荷S4、S8がＣＣＤレジスタ５に転送されて保持され、ＣＣＤレジスタ５により転送されて最終段の転送電極から浮遊拡散領域６に転送される。
【００１８】
これに対して、低解像度時（１／２ｎ：ｎは整数）には、蓄積画素列３のうちの隣り合う複数の蓄積画素に保持された信号電荷がバリアゲート列４を介して同時にＣＣＤレジスタ５に転送され、複数の信号電荷がＣＣＤレジスタ５で加算されて保持される。ＣＣＤレジスタ５に保持された信号電荷は、順次転送されて最終段の転送電極から浮遊拡散領域６に転送される。浮遊拡散領域６に転送された信号電荷は、信号電圧に変換されて外部に出力され、所定の配列に並べ換えられた後に撮像信号が得られる。
【００１９】
まず、１／２解像度時の動作例について、図４に示す電圧波形を参照しながら具体的に説明する。１／２解像度時には、まず、バリアゲートBG1、BG2が"High"になり、信号電荷S1、S2と、信号電荷S5、S6とが、バリアゲートBG1、BG2を介して、ＣＣＤレジスタ５のクロックパルスP1が印加される転送電極に同時に転送されて加算され、信号電荷（S1+S2）、（S5+S6）が得られる。ＣＣＤレジスタ５に保持された信号電荷（S1+S2）、（S5+S6）は、順次転送されて最終段の転送電極から浮遊拡散領域６に転送される。
【００２０】
次に、バリアゲートBG3、BG4が"High"になり、信号電荷S3、S4と、信号電荷S7、S8とが、バリアゲートBG3、BG4を介して、ＣＣＤレジスタ５のクロックパルスP2が印加される転送電極に同時に転送されて加算され、信号電荷（S3+S4）、（S7+S8）が得られる。ＣＣＤレジスタ５に保持された信号電荷（S3+S4）、（S7+S8）は順次転送されて最終段の転送電極から浮遊拡散領域６に転送される。
【００２１】
次に、１／４解像度時の動作例について、図５に示す電圧波形を参照しながら具体的に説明する。１／４解像度時には、まず、バリアゲートBG3、BG4が"High"になり、信号電荷S3、S4と、信号電荷S7、S8とが、バリアゲートBG3、BG4を介して、ＣＣＤレジスタ５のクロックパルスP2が印加される転送電極に同時に転送されて加算され、信号電荷（S3+S4）、（S7+S8）が得られる。次に、ＣＣＤレジスタにクロックパルスを印加して、クロックパルスP2が印加される転送電極からクロックパルスP1が印加される転送電極に信号電荷を１段移動させる。次に、バリアゲートBG1、BG2が"High"になり、信号電荷（S1、S2）と、（S5、S6）とが、バリアゲートBG1、BG2を介して、ＣＣＤレジスタ５のクロックパルスP1が印加される転送電極に同時に転送されて加算され、信号電荷（S1+S2+S3+S4）、（S5+S6+S7+S8）が得られる。
【００２２】
上記した第１の実施形態に係るラインセンサによれば、シフトゲート２に隣接して画素構造を有する蓄積画素列３が配置されている。そして、シフトゲート２に印加されるシフトパルスの"High"レベルのタイミングを制御し、"Low"レベルを負電位に設定する。これにより、ＣＣＤレジスタ５に転送される以前におけるシフトゲート２および蓄積画素列３での信号電荷の保持期間に発生する暗電流とその変動が抑えられ、画像での縦筋の発生を防ぐための制御を簡易化することができる。なお、シフトパルスの"Low"レベルの負電位の絶対値が高く、印加期間が長いほど、暗電流の発生と変動を抑えることができる。
【００２３】
また、低解像度時において、解像度に応じて同時に転送され、かつ加算される信号電荷の数は異なるが、信号電荷の加算をＣＣＤレジスタ５で行うことにより、通常解像度時とクロック周波数を変えることなく、高速で信号電荷を読み出すことが可能となる。したがって、サンプリング期間（信号基準期間、信号期間）も長く確保することができ、加算による感度向上の効果も得られる。
【００２４】
また、ＣＣＤレジスタ５で発生する暗時出力成分（ノイズ成分）は加算されないので、Ｓ／Ｎ比が向上する。さらに、蓄積画素列３で信号電荷を保持できるので、ＣＣＤレジスタ５の転送段数も少なくでき、低いクロック振幅で信号電荷を転送できるようになり、出力タイミングは既存のシステムと同様に実現することができる。
【００２５】
＜第２の実施形態＞
図６は、本発明の固体撮像装置の第２の実施形態に係るラインセンサの一部を取り出してパターン配置の一例を示す平面図である。ここで、１１は第１の画素列、１２は第１のシフトゲート、１３は第１の蓄積画素列、１４は第１のバリアゲート列、１５は第１のＣＣＤレジスタ、２１は第２の画素列、２２は第２のシフトゲート、２３は第２の蓄積画素列、２４は第２のバリアゲート列、２５は第２のＣＣＤレジスタ、６は浮遊拡散領域である。
【００２６】
第２の実施形態では、隣り合う第１、第２の画素列１１、２１の画素が例えば千鳥状の配列で配置され、各画素列１１、２１に対して、前述した第１の実施形態と同様に、第１、第２のシフトゲート１２、２２、第１、第２の蓄積画素列１３、２３、第１、第２のバリアゲート列、第１、第２のＣＣＤレジスタ１５、２５のそれぞれが、互いに反対方向に配置されている。そして、第１、第２のＣＣＤレジスタ１５、２５で転送される信号電荷が浮遊拡散領域６で加算される。なお、浮遊拡散領域６で電荷を加算する必要がない動作モードにおいて、第２のＣＣＤレジスタ２５で転送される信号電荷を排出できるように、第２のＣＣＤレジスタ２５の最終段の転送電極の１段手前の転送電極（クロックパルスP1が印加される転送電極）に隣接して、リセットドレイン領域２６が配置されている。このような構成が、撮像入力のＲＧＢ成分に対応して３組配設されている。
【００２７】
前述した第１の実施形態と同様に、第１、第２のシフトゲート１２、２２に印加されるシフトパルス（SH）がハイレベル（"High"）期間に第１、第２のシフトゲート１２、２２は信号電荷を通過させる。同様に、シフトパルスの"Low"レベル期間は負電位に設定され、ピンニングされる。これにより、暗電流の発生および変動を低減することが可能になる。
【００２８】
第１、第２のＣＣＤレジスタ１５、２５の１つの転送電極には、１つの蓄積画素からの信号電荷（通常解像度時）または２つ以上の異なる蓄積画素からの信号電荷（低解像度時）が流入する。第１、第２のＣＣＤレジスタ１５、２５の各段の転送電極にはクロックパルスP1、P2のいずれか一方が印加され、それぞれの最終段の転送電極にはクロックパルスPAが印加される。
【００２９】
次に、上記構成でなる固体撮像装置の動作例について概要を説明する。第１の画素列１１の各画素で光電変換された信号電荷S1、S3、…、S15は、各画素に蓄積される。これらの信号電荷は、第１のシフトゲート１２が開いて第１のシフトゲート１２に転送された後に、第１の蓄積画素列１３の各蓄積画素に転送され、保持される。第１の蓄積画素列１３で保持された信号電荷は、第１のバリアゲート列１４を介して第１のＣＣＤレジスタ１５に転送され、保持される。この際、第１のバリアゲート列１４および第１のＣＣＤレジスタ１５は、所望の解像度に応じて後述するように動作する。
【００３０】
上記と同様に、第２の画素列２１の各画素で光電変換された信号電荷S2、S4、…、S16は、各画素に蓄積される。これらの信号電荷は、第２のシフトゲート２２が開いて第２のシフトゲート２２に転送された後に、第２の蓄積画素列２３の各蓄積画素に転送され、保持される。第２の蓄積画素列２３に保持された信号電荷は、第２のバリアゲート列２４を介して第２のＣＣＤレジスタ２５に転送され、保持される。この際、第２のバリアゲート列２４および第２のＣＣＤレジスタ２５は、所望の解像度に応じて後述するように動作する。
【００３１】
まず、通常解像度時の動作例について図７を参照しながら具体的に説明する。図７は、第１、第２のシフトゲート１２、２２に印加されるシフトパルスSH、第１、第２のバリアゲート列１３、２３の各バリアゲートBG1、BG2、BG3、BG4、第１、第２のＣＣＤレジスタ１５、２５に印加されるクロックパルスP1、P2、PA、PB、リセットドレイン領域２６に印加されるリセットパルスRSのタイミングと、信号出力の電圧波形を示している。
【００３２】
通常解像度時は、第１、第２の蓄積画素列１３、２３の各蓄積画素に保持された信号電荷S1、S3、…、S15およびS2、S4、…、S16が、第１、第２のバリアゲート列１４、２４の各バリアゲートBG1、BG2、BG3、BG4を介して、第１、第２のＣＣＤレジスタ１５、２５に順次転送され、保持される。第１、第２のＣＣＤレジスタ１５、２５で保持された信号電荷は、それぞれのＣＣＤレジスタで順次転送され、最終段の転送電極から浮遊拡散領域６に転送される。浮遊拡散領域６に転送された信号電荷S1、S3、…、S15およびS2、S4、…、S16は、信号電圧に変換されて外部に出力され、所定の配列に並べ換えられた後に撮像信号が得られる。
【００３３】
具体的には、まず、第１、第２のバリアゲート列１４、２４のバリアゲートBG1が"High"になり、信号電荷S1、S9が第１のＣＣＤレジスタ１５に、信号電荷S2、S10が第２のＣＣＤレジスタ２５にそれぞれ転送され、保持される。さらに、これらの信号電荷は、第１、第２のＣＣＤレジスタ１５、２５により順次転送され、最終段の転送電極から浮遊拡散領域６に対して交互に転送される。次に、第１、第２のバリアゲート列１４、２４のバリアゲートBG2が"High"になり、信号電荷S3、S11が第１のＣＣＤレジスタ１５に、信号電荷S4、S12が第２のＣＣＤレジスタ２５に転送され、保持される。さらに、これらの信号電荷は、第１、第２のＣＣＤレジスタ１５、２５により順次転送され、最終段の転送電極から浮遊拡散領域６に対して交互に転送される。次に、第１、第２のバリアゲート列１４、２４のバリアゲートBG3が"High"になり、信号電荷S5、S13が第１のＣＣＤレジスタ１５に、信号電荷S6、S14が第２のＣＣＤレジスタ２５にそれぞれ転送され、保持される。さらに、これらの信号電荷は、第１、第２のＣＣＤレジスタ１５、２５により順次転送され、最終段の転送電極から浮遊拡散領域６に対して交互に転送される。次に、第１、第２のバリアゲート列１４、２４のバリアゲートBG4が"High"になり、信号電荷S7、S15が第１のＣＣＤレジスタ１５に、信号電荷S8、S16が第２のＣＣＤレジスタ２５にそれぞれ転送され、保持される。これらの信号電荷は、第１、第２のＣＣＤレジスタ１５、２５により順次転送され、最終段の転送電極から浮遊拡散領域６に対して交互に転送される。
【００３４】
これに対して、低解像度時（１／２ｎ：ｎは整数）には、第１の蓄積画素列１３のうちの隣り合う複数の蓄積画素に保持された信号電荷が、第１のバリアゲート列１４を介して、第１のＣＣＤレジスタ１５に同時に転送され、これら複数の信号電荷が第１のＣＣＤレジスタ１５で加算され、保持される。上記と同様に、第２の蓄積画素列２３のうちの隣り合う複数の蓄積画素に保持された信号電荷が、第２のバリアゲート列２４を介して、第２のＣＣＤレジスタ２５に同時に転送され、これら複数の信号電荷が第２のＣＣＤレジスタ２５で加算され、保持される。第１、第２のＣＣＤレジスタ１５、２５で保持された信号電荷は、複数段の転送電極により順次転送され、最終段の転送電極から浮遊拡散領域６に転送される。浮遊拡散領域６に転送された信号電荷は、信号電圧に変換されて外部に出力され、所定の配列に並べ換えられた後に撮像信号が得られる。
【００３５】
まず、１／２解像度時の動作例について、図８に示す電圧波形を参照しながら具体的に説明する。１／２解像度時には、まず、バリアゲートBG1が"High"になり、信号電荷S1、S9が第１のＣＣＤレジスタ１５のクロックパルスP1が印加される転送電極に転送されて保持され、信号電荷S2、S10が第２のＣＣＤレジスタ２５のクロックパルスP1が印加される転送電極に転送されて保持される。第１のＣＣＤレジスタ５１の転送電極に保持された信号電荷S1、S9は、複数段の転送電極により順次転送され、最終段の転送電極から浮遊拡散領域６に転送される。これに対し、第２のＣＣＤレジスタ２５のクロックパルスP1が印加される転送電極に保持された信号電荷S2、S10は、複数段の転送電極により順次転送される途中でリセットドレイン領域２６に排出される。
【００３６】
次に、バリアゲートBG2が"High"になり、信号電荷S3、S11が第１のＣＣＤレジスタ１５のクロックパルスP1が印加される転送電極に転送されて保持され、信号電荷S4、S12が第２のＣＣＤレジスタ２５のクロックパルスP1が印加される転送電極に転送されて保持される。第１のＣＣＤレジスタ１５の転送電極に保持された信号電荷S3、S11は、複数段の転送電極により順次転送され、最終段の転送電極から浮遊拡散領域６に転送されるが、第２のＣＣＤレジスタ２５の転送電極に保持された信号S4、S12は、複数段の転送電極により順次転送される途中でリセットドレイン領域２６に排出される。
【００３７】
次に、バリアゲートBG3が"High"になり、信号電荷S5、S13が第１のＣＣＤレジスタ１５のクロックパルスP2が印加される転送電極に転送されて保持され、信号電荷S6、S14が第２のＣＣＤレジスタ２５のクロックパルスP2が印加されるクロック電極に転送されて保持される。第１のＣＣＤレジスタ１５の転送電極で保持された信号電荷S5、S13は、複数段の転送電極により順次転送され、最終段の転送電極から浮遊拡散領域６に転送されるが、第２のＣＣＤレジスタ２５の転送電極に保持された信号S6、S14は、複数段の転送電極により順次転送される途中でリセットドレイン領域２６に排出される。
【００３８】
次に、バリアゲートBG4が"High"になり、信号電荷S7、S15が第１のＣＣＤレジスタ１５のクロックパルスP2が印加される転送電極に転送されて保持され、信号電荷S8、S16が第２のＣＣＤレジスタ２５のクロックパルスP2が印加される転送電極に転送されて保持される。第１のＣＣＤレジスタ１５の転送電極で保持された信号電荷S7、S15は、最終段の転送電極から浮遊拡散領域６に転送されるが、第２のＣＣＤレジスタ２５の転送電極に保持された信号S8、S16は、複数段の転送電極により順次転送される途中でリセットドレイン領域２６に排出される。
【００３９】
次に、１／４解像度時の動作例について、図９に示す電圧波形を参照しながら具体的に説明する。１／４解像度時は、まず、バリアゲートBG1、BG2が同時に"High"になり、信号電荷S1とS3、S9とS11、およびS2とS4、S10とS12がバリアゲートBG1、BG2を介して第１のＣＣＤレジスタ１５のクロックパルスP1が印加される転送電極および第２のＣＣＤレジスタ２５のクロックパルスP1が印加される転送電極に転送されてそれぞれ加算され、信号電荷（S1+S3）と（S9+S11）、および（S2+S4）と（S10+S12）が得られる。第１のＣＣＤレジスタ１５の転送電極で保持された信号電荷（S1+S3）と（S9+S11）は、複数段の転送電極により順次転送され、最終段の転送電極から浮遊拡散領域６に転送されるが、第２のＣＣＤレジスタ２５の転送電極で保持された信号電荷（S2+S4）と（S10+S12）は、複数段の転送電極により順次転送される途中でリセットドレイン領域２６に排出される。
【００４０】
次に、バリアゲートBG3、BG4が同時に"High"になり、信号電荷S5とS7、S13とS15、およびS6とS8、S14とS16が、バリアゲートBG3、BG4を介して、第１のＣＣＤレジスタ１５のクロックパルスP2が印加される転送電極および第２のＣＣＤレジスタ２５のクロックパルスP2が印加される転送電極に転送されてそれぞれ加算され、信号電荷（S5+S7）と（S13+S15）、および（S6+S8）と（S14+S16）が得られる。第１のＣＣＤレジスタ５１の転送電極で保持された信号電荷（S5+S7）と（S13+S15）は、複数段の転送電極により順次転送され、最終段の転送電極から浮遊拡散領域６に転送されるが、第２のＣＣＤレジスタ２５の転送電極で保持された信号電荷（S6+S8）と（S14+S16）は、複数段の転送電極により順次転送される途中でリセットドレイン領域２６に排出される。
【００４１】
次に、１／８解像度時の動作例について、図１０に示す電圧波形を参照しながら具体的に説明する。１／８解像度時は、まず、バリアゲートBG3、BG4が同時に"High"になり、信号電荷S5とS7、S13とS15、およびS6とS8、S14とS16が、バリアゲートBG3、BG4を介して、第１のＣＣＤレジスタ１５のクロックパルスP2が印加される転送電極および第２のＣＣＤレジスタ２５のクロックパルスP2が印加される転送電極に転送されてそれぞれ加算され、信号電荷（S5+S7）と（S13+S15）、および（S6+S8）と（S14+S16）が得られる。次に、第１、第２のＣＣＤレジスタ１５、２５にクロックパルスを印加して、クロックパルスP2が印加される転送電極からクロックパルスP1が印加される転送電極に信号電荷をそれぞれ１段移動させる。次に、バリアゲートBG1、BG2が同時に"High"になり、信号電荷S1とS3、S9とS11、およびS2とS4、S10とS12が、バリアゲートBG1、BG2を介して、第１のＣＣＤレジスタ１５のクロックパルスP1が印加される転送電極および第２のＣＣＤレジスタ２５のクロックパルスP1が印加される転送電極に転送されてそれぞれ加算され、信号電荷（S1+S3+S5+S7+S9+S11+S13+S15）、（S2+S4+S6+S8+S10+S12+S14+S16）が得られる。
【００４２】
第１のＣＣＤレジスタ１５の転送電極で保持された信号（S1+S3+S5+S7+S9+S11+S13+S15）は、複数段の転送電極により順次転送され、最終段の転送電極から浮遊拡散領域６に転送されるが、第２のＣＣＤレジスタ２５の転送電極で保持された信号電荷（S2+S4+S6+S8+S10+S12+S14+S16）は、複数段の転送電極により順次転送される途中でリセットドレイン領域２６に排出される。
【００４３】
上記した第２の実施形態に係るラインセンサによれば、シフトゲートに隣接して画素構造を有する蓄積画素列が配置されている。そして、シフトゲートに印加されるシフトパルスの"High"レベルのタイミング制御と"Low"レベルの負電位設定を行う。これにより、ＣＣＤレジスタに転送される以前におけるシフトゲートおよび蓄積画素列での信号電荷の保持期間に発生する暗電流とその変動が抑えられ、画像での縦筋の発生を防ぐための制御を簡易化することができる。
【００４４】
また、低解像度時において、解像度に応じて同時に転送されて加算される信号電荷の数は異なるが、信号電荷の加算をＣＣＤレジスタで行うことにより、通常解像度時とクロック周波数を変えることなく、高速で信号電荷を読み出すことが可能となる。したがって、サンプリング期間（信号基準期間、信号期間）も長く確保することができ、加算による感度向上の効果も得られる。
【００４５】
また、ＣＣＤレジスタで発生する暗時出力成分（ノイズ成分）は加算されないので、Ｓ／Ｎ比が向上する。さらに、蓄積画素列で信号電荷を保持できるので、ＣＣＤレジスタの転送段数も少なくでき、低いクロック振幅で信号電荷を転送できるようになり、出力タイミングは既存のシステムと同様に実現することができる。
【図面の簡単な説明】
【００４６】
【図１】本発明の固体撮像装置の第１の実施形態に係るラインセンサの一部を取り出してパターン配置の一例を示す平面図。
【図２】図１中のＢ−Ｂ´線に沿う断面における断面構造および半導体基板の電位分布の一例を示す図。
【図３】図１のラインセンサにおける通常解像度時の動作例を示す波形図。
【図４】図１のラインセンサにおける１／２解像度時の動作例を示す波形図。
【図５】図１のラインセンサにおける１／４解像度時の動作例を示す波形図。
【図６】本発明の固体撮像装置の第２の実施形態に係るラインセンサの一部を取り出してパターン配置の一例を示す平面図。
【図７】図６のラインセンサにおける通常解像度時の動作例を示す波形図。
【図８】図６のラインセンサにおける１／２解像度時の動作例を示す波形図。
【図９】図６のラインセンサにおける１／４解像度時の動作例を示す波形図。
【図１０】図６のラインセンサにおける１／８解像度時の動作例を示す波形図。
【符号の説明】
【００４７】
１…画素列、２…シフトゲート、３…蓄積画素列、４…バリアゲート列、５…ＣＣＤレジスタ、６…浮遊拡散領域、１１…第１の画素列、１２…第１のシフトゲート、１３…第１の蓄積画素列、１４…第１のバリアゲート列、１５…第１のＣＣＤレジスタ、２１…第２の画素列、２２…第２のシフトゲート、２３…第２の蓄積画素列、２４…第２のバリアゲート列、２５…第２のＣＣＤレジスタ、２６…リセットドレイン領域。
【図１】
2010021969.tif 000003
【図２】
2010021969.tif 000004
【図３】
2010021969.tif 000005
【図４】
2010021969.tif 000006
【図５】
2010021969.tif 000007
【図６】
2010021969.tif 000008
【図７】
2010021969.tif 000009
【図８】
2010021969.tif 000010
【図９】
2010021969.tif 000011
【図１０】
2010021969.tif 000012