(57)【要約】【課題】デカップリングコンデンサの配置が適切であるプリント基板の設計の高速化。【解決手段】デカップリングコンデンサピン位置情報抽出手段１１は、プリント基板の基板設計データ１６に基づいて、そのプリント基板のデカップリングコンデンサの位置を示す位置情報１８を算出する。電源プレーン位置形状情報抽出手段１２は、基板設計データ１６に基づいて、そのプリント基板の電源プレーンの形状と位置を示す位置形状情報１９を算出する。制約情報入力手段８は、入力装置から制約条件１７を収集する。デカップリングコンデンサ検証手段１４は、位置情報１８と位置形状情報１９と制約条件１７に基づいて、そのデカップリングコンデンサの配置の良否を判別する。このとき、設計者は、プリント基板を設計しながら、デカップリングコンデンサの配置の良否をリアルタイムに確認することができ、プリント基板をより高速に設計することができる。【選択図】図１
2010129039.tif 000002
【特許請求の範囲】
【請求項１】
プリント基板の基板設計データに基づいてデカップリングコンデンサピン位置情報を算出するデカップリングコンデンサピン位置情報抽出手段と、ここで、前記デカップリングコンデンサピン位置情報は、前記プリント基板に搭載される複数のデカップリングコンデンサの位置を示し、
前記基板設計データに基づいて電源プレーン位置形状情報を算出する電源プレーン位置形状情報抽出手段と、ここで、前記電源プレーン位置形状情報は、前記プリント基板が備える電源プレーンの形状と前記電源プレーンの位置とを示し、
入力装置から制約条件を収集する制約情報入力手段と、
前記デカップリングコンデンサピン位置情報と前記電源プレーン位置形状情報と前記制約条件とに基づいて、前記複数のデカップリングコンデンサの配置の良否を判別するデカップリングコンデンサ検証手段
とを具備するプリント基板設計システム。
【請求項２】
請求項１において、
前記制約条件は、デカップリングコンデンサピン間距離上限値と電源プレーンデカップリングコンデンサピン間距離上限値とを示し、
前記デカップリングコンデンサ検証手段は、
前記デカップリングコンデンサピン位置情報に基づいてデカップリングコンデンサピン間距離を算出するデカップリングコンデンサピン間距離検出手段と、
前記デカップリングコンデンサピン位置情報と前記電源プレーン位置形状情報とに基づいて電源プレーン端デカップリングコンデンサ間距離を算出する電源プレーン端デカップリングコンデンサ間距離検出手段と、
前記デカップリングコンデンサピン位置情報と前記電源プレーン位置形状情報と前記制約条件とに基づいて前記良否を算出するデカップリングコンデンサ位置判定手段とを備え、
前記デカップリングコンデンサピン間距離は、前記複数のデカップリングコンデンサのうちの隣接するデカップリングコンデンサの電源ピンの間の電気的距離を示し、
前記電源プレーン端デカップリングコンデンサ間距離は、前記電源プレーンの端と前記複数のデカップリングコンデンサの電源ピンとの間の電気的距離を示し、
前記良否は、前記デカップリングコンデンサピン間距離が前記デカップリングコンデンサピン間距離上限値より大きいときに、または、前記電源プレーン端デカップリングコンデンサ間距離が前記電源プレーン端デカップリングコンデンサ間距離上限値より大きいときに、前記デカップリングコンデンサの配置が不適切であることを示す
プリント基板設計システム。
【請求項３】
請求項２において、
入力装置から入力される情報に基づいて前記基板設計データを更新する設計手段
をさらに具備するプリント基板設計システム。
【請求項４】
請求項３において、
前記デカップリングコンデンサピン位置情報抽出手段は、前記基板設計データが更新されたときに、前記基板設計データに基づいて前記デカップリングコンデンサピン位置情報を算出し、
前記電源プレーン位置形状情報抽出手段は、前記基板設計データが更新されたときに、前記基板設計データに基づいて前記電源プレーン位置形状情報を算出する
プリント基板設計システム。
【請求項５】
請求項１において、
前記制約条件は、電源プレーン分割格子寸法を示し、
前記デカップリングコンデンサ検証手段は、
前記電源プレーン位置形状情報と前記電源プレーン分割格子寸法とに基づいて前記電源プレーンが配置される領域を複数の領域に分割する電源プレーン格子分割手段と、
前記デカップリングコンデンサピン位置情報に基づいて、前記複数の領域の各々に前記デカップリングコンデンサが配置されているかどうかを判別するデカップリングコンデンサ位置判定手段とを備え、
前記複数の領域は、それぞれ、差渡し幅が前記電源プレーン分割格子寸法より小さく、
前記良否は、前記複数の領域が前記デカップリングコンデンサが搭載されていない領域を含むときに、前記デカップリングコンデンサの配置が不適切であることを示す
プリント基板設計システム。
【請求項６】
請求項５において、
前記複数の領域は、それぞれ、長方形である
プリント基板設計システム。
【請求項７】
プリント基板の基板設計データに基づいてデカップリングコンデンサピン位置情報を算出するステップと、ここで、前記デカップリングコンデンサピン位置情報は、前記プリント基板に搭載される複数のデカップリングコンデンサの位置を示し、
前記基板設計データに基づいて電源プレーン位置形状情報を算出するステップと、ここで、前記電源プレーン位置形状情報は、前記プリント基板が備える電源プレーンの形状と前記電源プレーンの位置とを示し、
入力装置から制約条件を収集するステップと、
前記デカップリングコンデンサピン位置情報と前記電源プレーン位置形状情報と前記制約条件とに基づいて、前記複数のデカップリングコンデンサの配置の良否を判別するステップ
とを具備するプリント基板設計方法。
【請求項８】
請求項７において、
前記デカップリングコンデンサピン位置情報に基づいてデカップリングコンデンサピン間距離を算出するステップと、
前記デカップリングコンデンサピン位置情報と前記電源プレーン位置形状情報とに基づいて電源プレーン端デカップリングコンデンサ間距離を算出するステップと、
前記デカップリングコンデンサピン位置情報と前記電源プレーン位置形状情報と前記制約条件とに基づいて前記良否を算出するステップとをさらに具備し、
前記制約条件は、デカップリングコンデンサピン間距離上限値と電源プレーンデカップリングコンデンサピン間距離上限値とを示し、
前記デカップリングコンデンサピン間距離は、前記複数のデカップリングコンデンサのうちの隣接するデカップリングコンデンサの電源ピンの間の電気的距離を示し、
前記電源プレーン端デカップリングコンデンサ間距離は、前記電源プレーンの端と前記複数のデカップリングコンデンサの電源ピンとの間の電気的距離を示し、
前記良否は、前記デカップリングコンデンサピン間距離が前記デカップリングコンデンサピン間距離上限値より大きいときに、または、前記電源プレーン端デカップリングコンデンサ間距離が前記電源プレーン端デカップリングコンデンサ間距離上限値より大きいときに、前記デカップリングコンデンサの配置が不適切であることを示す
プリント基板設計方法。
【請求項９】
請求項８において、
入力装置から入力される情報に基づいて前記基板設計データを更新するステップをさらに具備し、
前記デカップリングコンデンサピン位置情報と前記電源プレーン位置形状情報とは、前記基板設計データが更新されたときに、算出される
プリント基板設計方法。
【請求項１０】
請求項７において、
前記電源プレーン位置形状情報と前記電源プレーン分割格子寸法とに基づいて前記電源プレーンが配置される領域を複数の領域に分割するステップと、
前記デカップリングコンデンサピン位置情報に基づいて、前記複数の領域の各々に前記デカップリングコンデンサが配置されているかどうかを判別するステップとをさらに具備し、
前記制約条件は、電源プレーン分割格子寸法を示し、
前記複数の領域は、それぞれ、差渡し幅が前記電源プレーン分割格子寸法より小さく、
前記良否は、前記複数の領域が前記デカップリングコンデンサが搭載されていない領域を含むときに、前記デカップリングコンデンサの配置が不適切であることを示す
プリント基板設計方法。
【請求項１１】
請求項１０において、
前記複数の領域は、それぞれ、長方形である
プリント基板設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント基板設計システムおよびプリント基板設計方法に関し、特に、半導体回路を実装するプリント基板を設計するときに利用されるプリント基板設計システムおよびプリント基板設計方法に関する。
【背景技術】
【０００２】
ＬＳＩの高速化、多信号ピン化、および主に低消費電力化のための低電圧化によって電源ノイズによる誤動作が非常に大きな問題となっている。特に、いわゆるハイエンドに分類されるＬＳＩでは、電源ノイズを適正量に抑えるために、Ｓｉ、パッケージおよびボードを総合的に設計することが主流となりつつある。パッケージ基板一つを取っても、いかに電源ノイズを適正量に抑制するかが非常に大きな課題である。
【０００３】
電源プレーンは、電源ノイズ源から離れた位置においても、対向する別の電源層等からある程度のノイズを受け、電源プレーンの形状によってはノイズの周波数と共振して論理が反転するほどの大きなノイズに増幅される場合がある。このため、電源ノイズ源から離れた位置におけるデカップリングコンデンサの必要性・有効性に関する検証は、基板の配置・配線設計完了後に、ＰＩ（Ｐｏｗｅｒ  Ｉｎｔｅｇｒｉｔｙ）シミュレーション・ＥＭＩ（Ｅｌｅｃｔｒｏ  Ｍａｇｎｅｔ集積回路  Ｉｎｔｅｒｆｅｒｅｎｃｅ）シミュレーション等により電源プレーン上で異常に電源ノイズの大きいポイントがないかを確認する方法により実施されている。
【０００４】
特開２００２−０９２０５９号公報には、やり直しの過程を無くしたプリント配線基板の配線設計システムが開示されている。そのプリント配線基板の設計方法は、製品仕様に基づく回路情報、ＮＥＴ（）情報、部品情報から取り決めた抽出条件又はその都度取り決める抽出条件を基に設計制約条件または設計許容条件を抽出して配置・配線処理を行い、上記制約条件または許容条件を満足できなかった配置・配線処理に対して緩和条件を付加することにより、回路情報や配置・配線の基本的な作り直しをすることなく部分的設計変更で基板データを作成することを特徴としている。
【０００５】
特開２００４−１９２６１８号公報には、的確に、ＰＣＢ（Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ）のレイアウトが、当該ＰＣＢ上に配置されるバイパスコンデンサを有効に機能させるレイアウトになっているかどうかについてチェックすることができるレイアウトチェックシステムが開示されている。そのレイアウトチェックシステムは、プリント配線基板上の電源、電源ピンを備えた部品及びバイパスコンデンサのレイアウトを定義するレイアウトデータをチェックするレイアウトチェックシステムであって、前記電源ピンと前記電源間のインピーダンスに相当する値である第１の値及び当該電源ピンと前記バイパスコンデンサ間のインピーダンスに相当する値である第２の値を算出するための基礎となる情報を含む前記レイアウトデータを記憶する記憶手段と、記憶されている前記レイアウトデータに基づいて、前記第１の値及び前記第２の値を算出する算出手段と、算出された前記第１の値と前記第２の値の大きさを比較して、前記レイアウトが前記バイパスコンデンサを有効に機能させるレイアウトとなっているかどうかを判定する判定手段と、前記判定手段により否定的な判定がなされた場合、エラー情報を出力する出力手段とを備えることを特徴としている。
【０００６】
特開２００６−２６１４７０号公報には、バイパスコンデンサを放射ノイズ抑制に対して効果的に配置することが可能な多層プリント基板が開示されている。その多層プリント回路基板は、複数の回路素子を搭載し、グランド層と信号層と前記回路素子に電源電圧を供給するための電源層とがそれぞれ絶縁材を介して積層された多層プリント回路基板において、前記回路素子の情報に基づいて、該多層プリント回路基板に配置するバイパスコンデンサと他のバイパスコンデンサとの距離が算出され、前記電源層にバイパスコンデンサが前記距離により等間隔に配置されていることを特徴としている。
【０００７】
特開２００７−２３４８５３号公報には、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）の電源ピンとグランドピン間を流れるスイッチング電流として、プレーン層間を流れるスイッチング電流も考慮し、バイパスコンデンサが挿入されたＩＣの電源とグランドのインピーダンスが実測結果に一致するよう計算できるようにしたバイパスコンデンサの有効性チェック方法が開示されている。そのバイパスコンデンサのチェック方法は、プリント基板の設計データ及びＩＣの情報データを記憶する記憶ステップと、記憶された前記設計データに基づいて、前記ＩＣの電源ピンからバイパスコンデンサまでの配線のインダクタンスＨ１、前記バイパスコンデンサから電源ビアまでの配線のインダクタンスＨ２、前記ＩＣのグランドピンから前記バイパスコンデンサまでの配線のインダクタンスＨ３及び前記バイパスコンデンサからグランドビアまでの配線のインダクタンスＨ４を計算するとともに、電源プレーン層とグランドプレーン層間の静電容量を計算する計算ステップと、前記インダクタンスＨ１、前記インダクタンスＨ２、前記インダクタンスＨ３、前記インダクタンスＨ４と前記静電容量及び前記ＩＣの情報データに基づいて、前記ＩＣの電源ピンと前記ＩＣのグランドピンとの間のインピーダンスと前記インピーダンスの周波数との関係を計算する計算ステップと、前記ＩＣの情報データに基づいて、前記ＩＣの動作周波数における要求インピーダンスを計算する計算ステップと、前記ＩＣの動作周波数に対して、前記ＩＣの電源ピンと前記ＩＣのグランドピンとの間のインピーダンスと前記要求インピーダンスとを比較し、前記バイパスコンデンサの有効無効を判定する判定ステップとを含むことを特徴としている。
【０００８】
【特許文献１】特開２００２−０９２０５９号公報
【特許文献２】特開２００４−１９２６１８号公報
【特許文献３】特開２００６−２６１４７０号公報
【特許文献４】特開２００７−２３４８５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
このような方法では、基板全体の配置・配線設計が完了していなければ検証できず、また処理ＴＡＴが長く必要なため、配置・配線設計フェーズの早い段階で設計中にリアルタイムで検証することができないという課題がある。
【００１０】
本発明の課題は、電源プレーン上の電源ノイズ源から離れた位置におけるデカップリングコンデンサの搭載必要性について、設計システムの中で簡易な方法で自動検証することにより、配置・配線設計中にリアルタイムで検証し、設計完了後のシミュレーションによる検証、および、その検証で検出した問題の修正のための後戻りをなくすことである。
【課題を解決するための手段】
【００１１】
本発明によるプリント基板設計システムは、デカップリングコンデンサピン位置情報抽出手段と電源プレーン位置形状情報抽出手段と制約情報入力手段とデカップリングコンデンサ検証手段とを備えている。そのデカップリングコンデンサピン位置情報抽出手段は、プリント基板の基板設計データに基づいてデカップリングコンデンサピン位置情報を算出する。そのデカップリングコンデンサピン位置情報は、そのプリント基板に搭載される複数のデカップリングコンデンサの位置を示している。その電源プレーン位置形状情報抽出手段は、その基板設計データに基づいて電源プレーン位置形状情報を算出する。その電源プレーン位置形状情報は、そのプリント基板が備えている電源プレーンの形状とその電源プレーンの位置とを示している。その制約情報入力手段は、入力装置から制約条件を収集する。そのデカップリングコンデンサ検証手段は、そのデカップリングコンデンサピン位置情報とその電源プレーン位置形状情報とその制約条件とに基づいて、その複数のデカップリングコンデンサの配置の良否を判別する。
【００１２】
本発明によるプリント基板設計方法は、プリント基板の基板設計データに基づいてデカップリングコンデンサピン位置情報を算出するステップと、その基板設計データに基づいて電源プレーン位置形状情報を算出するステップと、入力装置から制約条件を収集するステップと、そのデカップリングコンデンサピン位置情報とその電源プレーン位置形状情報とその制約条件とに基づいて、その複数のデカップリングコンデンサの配置の良否を判別するステップとを備えている。このとき、そのデカップリングコンデンサピン位置情報は、そのプリント基板に搭載される複数のデカップリングコンデンサの位置を示している。その電源プレーン位置形状情報は、そのプリント基板が備えている電源プレーンの形状とその電源プレーンの位置とを示している。
【００１３】
このようなプリント基板設計システムおよびプリント基板設計方法は、未完成である基板設計データを用いて、複数のデカップリングコンデンサが電源プレーン上の適切な位置に配置されているかどうかを判別することができる。このとき、設計者は、プリント基板の配置・配線設計を行いながら、プリント基板設計システムを用いて複数のデカップリングコンデンサが電源プレーン上の適切な位置に配置されているかどうかをリアルタイムに確認することができる。この結果、このようなプリント基板設計システムは、たとえば、設計完了後のシミュレーションによる検証をなくすことができ、および、その検証で検出した問題の修正のための後戻りをなくすことができ、複数のデカップリングコンデンサの配置がより適切であるプリント基板の設計をより高速化することができる。
【発明の効果】
【００１４】
本発明によるプリント基板設計システムおよびプリント基板設計方法によれば、設計者は、プリント基板の配置・配線設計を行いながら、プリント基板設計システムを用いて複数のデカップリングコンデンサが電源プレーン上の適切な位置に配置されているかどうかをリアルタイムに確認することができる。この結果、複数のデカップリングコンデンサの配置がより適切であるプリント基板の設計をより高速化することができる。
【発明を実施するための最良の形態】
【００１５】
図面を参照して、本発明によるプリント基板設計システムの実施の形態を記載する。そのプリント基板設計システム１は、コンピュータであり、図１に示されているように、ＣＰＵ２と記憶装置３と入力装置５と出力装置６とを備えている。ＣＰＵ２は、プリント基板設計システム１にインストールされるコンピュータプログラムを実行して、記憶装置３と入力装置５と出力装置６とを制御する。記憶装置３は、そのコンピュータプログラムを記録し、ＣＰＵ２により生成される情報を一時的に記録する。入力装置５は、ユーザに操作されることにより情報を生成し、その情報をＣＰＵ２に出力する。入力装置５としては、キーボード、マウスが例示される。出力装置６は、表示面を備えるディスプレイであり、ＣＰＵ２により生成される画像をユーザに認識可能にその表示面に表示する。
【００１６】
そのコンピュータプログラムは、図２に示されているように、設計手段７と制約情報入力手段８とデカップリングコンデンサピン位置情報抽出手段１１と電源プレーン位置形状情報抽出手段１２とデカップリングコンデンサ検証手段１４と表示手段１５とを含んでいる。
【００１７】
設計手段７は、入力装置５から入力される情報に基づいて基板設計データ１６を作成または更新し、基板設計データ１６を記憶装置３に記録する。設計手段７は、さらに、基板設計データ１６に基づいて画像を作成し、その画像を出力装置６に表示する。基板設計データ１６は、設計中のプリント基板の未完成の設計データであり、そのプリント基板の外形・層構成等の情報、搭載する部品の論理情報・物理情報、論理接続情報、搭載した部品の位置・形状情報、配線した信号ネット・電源プレーン・グランドプレーンの位置・形状情報等、該当基板に関するあらゆる論理情報・物理情報を示している。
【００１８】
制約情報入力手段８は、入力装置５を用いて入力される制約情報データ１７を記憶装置３に記録する。制約情報データ１７は、信号ネットの配線長や配線間隔、部品の配置間隔等、設計中のプリント基板の各種制約情報を示している。制約情報データ１７は、さらに、デカップリングコンデンサピン間距離制約情報２１と電源プレーン端デカップリングコンデンサ間距離制約情報２２とを含んでいる。デカップリングコンデンサピン間距離制約情報２１は、基板設計データ１６により作製されるプリント基板に搭載される複数のデカップリングコンデンサの配置に関する条件を示している。電源プレーン端デカップリングコンデンサ間距離制約情報２２は、基板設計データ１６により作製されるプリント基板に搭載される複数のデカップリングコンデンサの配置に関する他の条件を示している。
【００１９】
デカップリングコンデンサピン位置情報抽出手段１１は、設計手段７により基板設計データ１６が更新されるごとに、基板設計データ１６に基づいてデカップリングコンデンサピン位置情報１８を算出する。デカップリングコンデンサピン位置情報１８は、基板設計データ１６により作製されるプリント基板に搭載される複数のデカップリングコンデンサがそれぞれ配置される複数の位置を示している。
【００２０】
電源プレーン位置形状情報抽出手段１２は、設計手段７により基板設計データ１６が更新されるごとに、基板設計データ１６に基づいて電源プレーン位置・形状情報１９を算出する。電源プレーン位置・形状情報１９は、基板設計データ１６により作製されるプリント基板に搭載される電源プレーンの形状を示し、その電源プレーンが配置される位置を示している。
【００２１】
デカップリングコンデンサ検証手段１４は、デカップリングコンデンサピン位置情報１８と電源プレーン位置・形状情報１９と制約情報データ１７とに基づいて判定結果を算出する。その判定結果は、基板設計データ１６により作製されるプリント基板に搭載されるデカップリングコンデンサの配置が適切であるか不適切であるかを示している。デカップリングコンデンサ検証手段１４は、その判定結果が不適切であることを示しているときに、さらに、そのデカップリングコンデンサのうちの不適切である箇所を算出する。
【００２２】
表示手段１５は、デカップリングコンデンサ検証手段１４により判別された判定結果を出力装置６に出力し、その判定結果を出力装置６に表示する。表示手段１５は、さらに、その判定結果が不適切であることを示しているときに、デカップリングコンデンサ検証手段１４により算出された不適切な箇所を出力装置６に表示する。
【００２３】
デカップリングコンデンサ検証手段１４は、コンピュータプログラムであるデカップリングコンデンサピン間距離検出手段２５と電源プレーン端デカップリングコンデンサ間距離検出手段２６とデカップリングコンデンサ位置判定手段２７とを備えている。
【００２４】
デカップリングコンデンサピン間距離検出手段２５は、デカップリングコンデンサピン位置情報１８に基づいてデカップリングコンデンサピン間距離を算出する。そのデカップリングコンデンサピン間距離は、基板設計データ１６により作製されるプリント基板に搭載される複数のデカップリングコンデンサのうちの隣接するデカップリングコンデンサ間の電源ピン間の電気的距離を示している。
【００２５】
電源プレーン端デカップリングコンデンサ間距離検出手段２６は、デカップリングコンデンサピン位置情報１８と電源プレーン位置・形状情報１９とに基づいて電源プレーン端デカップリングコンデンサ間距離を算出する。その電源プレーン端デカップリングコンデンサ間距離は、基板設計データ１６により作製されるプリント基板に搭載される電源プレーンの端とそのプリント基板に搭載される複数のデカップリングコンデンサの電源ピンとの間の電気的距離を示している。
【００２６】
デカップリングコンデンサ位置判定手段２７は、デカップリングコンデンサピン間距離検出手段２５により算出されたデカップリングコンデンサピン間距離と電源プレーン端デカップリングコンデンサ間距離検出手段２６により算出された電源プレーン端デカップリングコンデンサ間距離と制約情報データ１７とに基づいて判定結果を算出する。その判定結果は、デカップリングコンデンサピン間距離検出手段２５により算出されたデカップリングコンデンサピン間距離がデカップリングコンデンサピン間距離制約情報２１の条件を満足し、かつ、電源プレーン端デカップリングコンデンサ間距離検出手段２６により算出された電源プレーン端デカップリングコンデンサ間距離が電源プレーン端デカップリングコンデンサ間距離制約情報２２を満足しているときに、基板設計データ１６により作製されるプリント基板に搭載されるデカップリングコンデンサの配置が適切であることを示している。その判定結果は、デカップリングコンデンサピン間距離検出手段２５により算出されたデカップリングコンデンサピン間距離がデカップリングコンデンサピン間距離制約情報２１の条件を満足しないときに、または、電源プレーン端デカップリングコンデンサ間距離検出手段２６により算出された電源プレーン端デカップリングコンデンサ間距離が電源プレーン端デカップリングコンデンサ間距離制約情報２２を満足していないときに、基板設計データ１６により作製されるプリント基板に搭載されるデカップリングコンデンサの配置が不適切であることを示している。この判定結果は、デカップリングコンデンサ検証手段１４により算出される判定結果に一致している。
【００２７】
デカップリングコンデンサ位置判定手段２７は、さらに、その判定結果が不適切であることを示しているときに、デカップリングコンデンサピン間距離制約情報２１の条件を満足していないデカップリングコンデンサピン間距離の隣接デカップリングコンデンサを算出し、または、電源プレーン端デカップリングコンデンサ間距離制約情報２２を満足していない電源プレーン端デカップリングコンデンサ間距離の電源プレーン端とデカップリングコンデンサとを算出する。
【００２８】
図３は、基板設計データ１６により作製されるプリント基板の例を示している。そのプリント基板３１は、複数のプレーンが積層されて形成されている。その複数のプレーンは、金属に例示される導体から形成され、互いに絶縁されている。その複数のプレーンは、１つの電源プレーン３２と図示されていない１つのグランドプレーンとを含んでいる。電源プレーン３２は、プリント基板３１の内層に配置され、電源電圧が印加されている。そのグランドプレーンは、プリント基板３１の内層に配置され、接地されている。
【００２９】
プリント基板３１は、さらに、複数の集積回路３３−１〜３３−２と複数のデカップリングコンデンサ３４−１〜３４−１５とを表面層に搭載している。複数の集積回路３３−１〜３３−２は、それぞれ、電源プレーン３２に電気的に接続され、電源のノイズ源となる。複数のデカップリングコンデンサ３４−１〜３４−１５は、それぞれ、電源ピンを介して電源プレーン３２に電気的に接続され、そのグランドプレーンに電気的に接続され、複数の集積回路３３−１〜３３−２から発生したノイズが他の回路に伝達されることを防止している。
【００３０】
このとき、デカップリングコンデンサピン位置情報１８は、複数のデカップリングコンデンサ３４−１〜３４−１５がそれぞれ配置されるプリント基板３１上の位置を示している。より詳細には、デカップリングコンデンサピン位置情報１８は、複数のデカップリングコンデンサ３４−１〜３４−１５の電源ピンがそれぞれ配置されるプリント基板３１上の位置を示している。電源プレーン位置・形状情報１９は、電源プレーン３２の形状を示し、電源プレーン３２が配置されるプリント基板３１上の位置を示している。
【００３１】
このとき、デカップリングコンデンサピン間距離検出手段２５は、デカップリングコンデンサピン位置情報１８に基づいて、デカップリングコンデンサピン間距離Ｄ１を算出する。デカップリングコンデンサピン間距離Ｄ１は、複数のデカップリングコンデンサ３４−１〜３４−１５のうちの隣接する２つのデカップリングコンデンサの電気的距離を示している。たとえば、デカップリングコンデンサピン間距離Ｄ１は、複数のデカップリングコンデンサ３４−１〜３４−１５のうちの２つのデカップリングコンデンサを接続する線がより短くなるように、複数のデカップリングコンデンサ３４−１〜３４−１５を木構造に接続したときに、その線の長さを示している。
【００３２】
電源プレーン端デカップリングコンデンサ間距離検出手段２６は、デカップリングコンデンサピン位置情報１８と電源プレーン位置・形状情報１９とに基づいて、電源プレーン端デカップリングコンデンサ間距離Ｄ２を算出する。電源プレーン端デカップリングコンデンサ間距離Ｄ２は、電源プレーン３２の縁の各点と複数のデカップリングコンデンサ３４−１〜３４−１５からその各点に電気的に最も近いデカップリングコンデンサとの電気的距離を示している。
【００３３】
デカップリングコンデンサピン間距離制約情報２１は、基板設計データ１６により作製されるプリント基板に搭載される複数のデカップリングコンデンサのうちの隣接する２つのデカップリングコンデンサの電気的距離の上限値を示している。電源プレーン端デカップリングコンデンサ間距離制約情報２２は、基板設計データ１６により作製されるプリント基板に搭載される電源プレーンの縁と、そのプリント基板に搭載される複数のデカップリングコンデンサのうちのその縁に最も近いデカップリングコンデンサとの電気的距離の上限値を示している。
【００３４】
デカップリングコンデンサ位置判定手段２７は、デカップリングコンデンサピン間距離Ｄ１の最大値がデカップリングコンデンサピン間距離制約情報２１の上限値より小さく、かつ、電源プレーン端デカップリングコンデンサ間距離Ｄ２の最大値が電源プレーン端デカップリングコンデンサ間距離制約情報２２の上限値より小さいときに、複数のデカップリングコンデンサ３４−１〜３４−１５の配置が適切であると判別する。デカップリングコンデンサ位置判定手段２７は、デカップリングコンデンサピン間距離Ｄ１の最大値がデカップリングコンデンサピン間距離制約情報２１の上限値より大きいときに、または、電源プレーン端デカップリングコンデンサ間距離Ｄ２の最大値が電源プレーン端デカップリングコンデンサ間距離制約情報２２の上限値より大きいときに、複数のデカップリングコンデンサ３４−１〜３４−１５の配置が不適切であると判別する。
【００３５】
デカップリングコンデンサ位置判定手段２７は、さらに、デカップリングコンデンサピン間距離制約情報２１の上限値より大きいデカップリングコンデンサピン間距離に離れている隣接デカップリングコンデンサを算出する。デカップリングコンデンサ位置判定手段２７は、さらに、電源プレーン端デカップリングコンデンサ間距離制約情報２２の上限値より大きい電源プレーン端デカップリングコンデンサ間距離に離れている電源プレーン端とデカップリングコンデンサとを算出する。このとき、表示手段１５は、その算出された隣接デカップリングコンデンサを出力装置６に表示し、その算出された電源プレーン端の位置とデカップリングコンデンサとを出力装置６に表示する。
【００３６】
プリント基板３１は、デカップリングコンデンサピン間距離Ｄ１の最大値が３ｃｍであり、電源プレーン端デカップリングコンデンサ間距離Ｄ２の最大値が２ｃｍである。このため、デカップリングコンデンサ位置判定手段２７は、デカップリングコンデンサピン間距離制約情報２１の上限値が５ｃｍであり、電源プレーン端デカップリングコンデンサ間距離制約情報２２の上限値が３ｃｍであるときに、プリント基板３１の複数のデカップリングコンデンサ３４−１〜３４−１５の配置が適切であると判別する。
【００３７】
図４は、基板設計データ１６により作製されるプリント基板の他の例を示している。そのプリント基板３５は、既述のプリント基板３１と同様にして、電源プレーン３６を内層に搭載し、複数の集積回路３７−１〜３７−２と複数のデカップリングコンデンサ３８−１〜３８−１５とを表面層に搭載している。
【００３８】
このとき、デカップリングコンデンサピン間距離検出手段２５により算出されるデカップリングコンデンサピン間距離Ｄ３の最大値は、３ｃｍである。電源プレーン端デカップリングコンデンサ間距離検出手段２６により算出される電源プレーン端デカップリングコンデンサ間距離Ｄ４の最大値は、１５ｃｍである。このため、デカップリングコンデンサ位置判定手段２７は、デカップリングコンデンサピン間距離制約情報２１の上限値が５ｃｍであり、電源プレーン端デカップリングコンデンサ間距離制約情報２２の上限値が３ｃｍであるときに、プリント基板３５の複数のデカップリングコンデンサ３８−１〜３８−１５の配置が不適切であると判別する。
【００３９】
デカップリングコンデンサ位置判定手段２７は、さらに、電源プレーン端デカップリングコンデンサ間距離が１５ｃｍである電源プレーン３６の縁の点３９とデカップリングコンデンサ３８−１５とを算出する。このとき、表示手段１５は、電源プレーン３６の縁の点３９とデカップリングコンデンサ３８−１５との電源プレーン端デカップリングコンデンサ間距離が不適切であることを示す画像を出力装置６に表示する。
【００４０】
図５は、基板設計データ１６により作製されるプリント基板のさらに他の例を示している。そのプリント基板４１は、既述のプリント基板３１と同様にして、電源プレーン４２を内層に搭載し、複数の集積回路４３−１〜４３−２と複数のデカップリングコンデンサ４４−１〜４４−１５とを表面層に搭載している。
【００４１】
このとき、デカップリングコンデンサピン間距離検出手段２５により算出されるデカップリングコンデンサピン間距離Ｄ５の最大値は、１０ｃｍである。電源プレーン端デカップリングコンデンサ間距離検出手段２６により算出される電源プレーン端デカップリングコンデンサ間距離Ｄ６の最大値は、６ｃｍである。このため、デカップリングコンデンサ位置判定手段２７は、デカップリングコンデンサピン間距離制約情報２１の上限値が５ｃｍであり、電源プレーン端デカップリングコンデンサ間距離制約情報２２の上限値が３ｃｍであるときに、プリント基板４１の複数のデカップリングコンデンサ４４−１〜４４−１５の配置が不適切であると判別する。
【００４２】
デカップリングコンデンサ位置判定手段２７は、さらに、デカップリングコンデンサピン間距離が不適切であるデカップリングコンデンサ４４−１２とデカップリングコンデンサ４４−１３とを算出する。デカップリングコンデンサ位置判定手段２７は、さらに、電源プレーン端デカップリングコンデンサ間距離が不適切である電源プレーン３６の縁の点４５とデカップリングコンデンサ４４−１０とを算出する。このとき、表示手段１５は、デカップリングコンデンサ４４−１２とデカップリングコンデンサ４４−１３とのデカップリングコンデンサピン間距離が不適切であることを示す画像を出力装置６に表示し、電源プレーン３６の縁の点３９とデカップリングコンデンサ３８−１５との電源プレーン端デカップリングコンデンサ間距離が不適切であることを示す画像を出力装置６に表示する。
【００４３】
プリント基板は、このようなデカップリングコンデンサピン間距離の最大値が所定の値より大きいときに、または、このような電源プレーン端デカップリングコンデンサ間距離の最大値が所定の値より大きいときに、誤動作などを引き起こすような電源ノイズが発生することがある。このため、このような判定により、デカップリングコンデンサの配置の良否を判定することができる。
【００４４】
本発明によるプリント基板設計方法の実施の形態は、プリント基板設計システム１を用いて実行され、制約情報を収集する動作とプリント基板を設計する動作とデカップリングコンデンサの配置の良否を判別する動作と設計されたプリント基板を作製する動作とを備えている。
【００４５】
その制約情報を収集する動作では、設計者は、プリント基板設計システム１の入力装置５を操作して制約情報データ１７をプリント基板設計システム１に入力する。制約情報データ１７は、デカップリングコンデンサピン間距離制約情報２１と電源プレーン端デカップリングコンデンサ間距離制約情報２２とを含んでいる。このとき、プリント基板設計システム１は、その入力されたデカップリングコンデンサピン間距離制約情報２１と電源プレーン端デカップリングコンデンサ間距離制約情報２２とを記憶装置３に記録する。
【００４６】
そのプリント基板を設計する動作では、設計者は、プリント基板設計システム１の入力装置５を操作して基板設計データ１６を作成する。設計者は、さらに、プリント基板設計システム１の出力装置６に表示される画像を参考にして、プリント基板設計システム１の入力装置５を操作して基板設計データ１６を更新する。このとき、プリント基板設計システム１は、その作成された基板設計データ１６を記憶装置３に記録する。プリント基板設計システム１は、さらに、基板設計データ１６が更新されたときに、その更新された基板設計データ１６を記憶装置３に記録する。
【００４７】
そのデカップリングコンデンサの配置の良否を判別する動作は、基板設計データ１６がデカップリングコンデンサの配置の良否の判定に必要である情報を備えたときに、および、その必要である情報が更新されるたびに、実行される。
【００４８】
プリント基板設計システム１は、基板設計データ１６に基づいてデカップリングコンデンサピン位置情報１８を算出する。プリント基板設計システム１は、デカップリングコンデンサピン位置情報１８に基づいてデカップリングコンデンサピン間距離を算出する。そのデカップリングコンデンサピン間距離は、基板設計データ１６により作製されるプリント基板に搭載される複数のデカップリングコンデンサのうちの２つのデカップリングコンデンサを接続する線がより短くなるように、その複数のデカップリングコンデンサを木構造に接続したときに、その複数の線の各々の長さを示している。
【００４９】
プリント基板設計システム１は、基板設計データ１６に基づいて電源プレーン位置・形状情報１９を算出する。プリント基板設計システム１は、デカップリングコンデンサピン位置情報１８と電源プレーン位置・形状情報１９とに基づいて、電源プレーン端デカップリングコンデンサ間距離を算出する。その電源プレーン端デカップリングコンデンサ間距離は、基板設計データ１６により作製されるプリント基板に搭載される電源プレーンの縁の各点とそのプリント基板に搭載される複数のデカップリングコンデンサのうちのその各点に電気的に最も近いデカップリングコンデンサとの電気的距離を示している。
【００５０】
プリント基板設計システム１は、制約情報データ１７とその算出されたデカップリングコンデンサピン間距離と電源プレーン端デカップリングコンデンサ間距離とに基づいて判定結果を算出する。その判定結果は、そのデカップリングコンデンサピン間距離の最大値がデカップリングコンデンサピン間距離制約情報２１の上限値より小さく、かつ、その電源プレーン端デカップリングコンデンサ間距離の最大値が電源プレーン端デカップリングコンデンサ間距離制約情報２２の上限値より小さいときに、その複数のデカップリングコンデンサの配置が適切であることを示している。その判定結果は、そのデカップリングコンデンサピン間距離の最大値がデカップリングコンデンサピン間距離制約情報２１の上限値より大きいときに、または、その電源プレーン端デカップリングコンデンサ間距離の最大値が電源プレーン端デカップリングコンデンサ間距離制約情報２２の上限値より大きいときに、その複数のデカップリングコンデンサの配置が不適切であることを示している。プリント基板設計システム１は、その算出された判定結果を出力装置６に表示する。
【００５１】
設計者は、プリント基板の配置・配線設計の途中でその判定結果を参照し、その判定結果が適切であることを示すように、そのプリント基板を設計する動作により基板設計データ１６を更新する。プリント基板を作製する動作では、その判定結果が適切であるように設計された基板設計データ１６によりプリント基板が作製される。
【００５２】
このようなプリント基板設計方法によれば、設計者は、プリント基板の配置・配線設計の途中で、デカップリングコンデンサが電源プレーン上の適切な位置に配置されているかどうかを確認することができる。このため、設計者は、設計完了後のシミュレーションによる検証をする必要がなく、および、その検証で検出した問題の修正のための後戻りをする必要がない。このようなプリント基板設計方法によれば、さらに、設計者は、特に、配置・配線設計フェーズの早い段階で、デカップリングコンデンサの配置の良否を確認することができ、基板の設計の処理ＴＡＴを短縮することができる。
【００５３】
なお、そのデカップリングコンデンサの配置の良否を判別する動作は、基板設計データ１６が更新されるタイミングと異なる他のタイミングで実行されることもできる。そのタイミングとしては、定期的であるタイミング、設計者により指示されたタイミングが例示される。
【００５４】
図６は、本発明によるプリント基板設計システムの実施の他の形態を示している。そのプリント基板設計システム５１は、既述の実施の形態におけるプリント基板設計システム１の制約情報入力手段８が他の制約情報入力手段５２に置換され、デカップリングコンデンサ検証手段１４が他のデカップリングコンデンサ検証手段５３に置換されている。
【００５５】
制約情報入力手段５２は、入力装置５を用いて入力される制約情報データ５４を記憶装置３に記録する。制約情報データ５４は、信号ネットの配線長や配線間隔、部品の配置間隔等、設計中のプリント基板の各種制約情報を示している。制約情報データ５４は、さらに、電源プレーン分割格子寸法情報５５を含んでいる。電源プレーン分割格子寸法情報５５は、基板設計データ１６により作製されるプリント基板に搭載される複数のデカップリングコンデンサの配置に関する条件を示し、分割格子寸法を示している。
【００５６】
デカップリングコンデンサ検証手段５３は、デカップリングコンデンサピン位置情報１８と電源プレーン位置・形状情報１９と制約情報データ５４とに基づいて判定結果を算出する。その判定結果は、基板設計データ１６により作製されるプリント基板に搭載されるデカップリングコンデンサの配置が適切であるか不適切であるかを示している。デカップリングコンデンサ検証手段５３は、その判定結果が不適切であることを示しているときに、さらに、その不適切である箇所を算出する。
【００５７】
デカップリングコンデンサ検証手段５３は、コンピュータプログラムである電源プレーン格子分割手段５６とデカップリングコンデンサ位置判定手段５７とを備えている。
【００５８】
電源プレーン格子分割手段５６は、電源プレーン位置・形状情報１９と電源プレーン分割格子寸法情報５５とに基づいて基板設計データ１６により設計されるプリント基板の表面層上の複数の領域を算出する。その複数の領域は、その表面層のうちのそのプリント基板に搭載される電源プレーンが配置される領域から分割された領域を示している。その複数の領域は、それぞれ、電源プレーン分割格子寸法情報５５が示す分割格子寸法を一辺とする正方形に形成され、または、各辺がその分割格子寸法より短い長方形に形成されている。
【００５９】
デカップリングコンデンサ位置判定手段５７は、デカップリングコンデンサピン位置情報１８と電源プレーン格子分割手段５６により算出された複数の領域とに基づいて判定結果を算出する。その判定結果は、その複数の領域の各々にデカップリングコンデンサが配置されているときに、基板設計データ１６により作製されるプリント基板に搭載されるデカップリングコンデンサの配置が適切であることを示している。その判定結果は、その複数の領域のうちのいくつかの領域にデカップリングコンデンサが配置されていないときに、基板設計データ１６により作製されるプリント基板に搭載されるデカップリングコンデンサの配置が不適切であることを示している。この判定結果は、デカップリングコンデンサ検証手段５３により算出される判定結果に一致している。
【００６０】
デカップリングコンデンサ位置判定手段５７は、さらに、その判定結果が不適切であることを示しているときに、さらに、その複数の領域のうちのデカップリングコンデンサが配置されていない領域を算出する。このとき、表示手段１５は、その算出された領域が不適切であることを示す画像を出力装置６に表示する。
【００６１】
図７は、基板設計データ１６により作製されるプリント基板の例を示している。そのプリント基板６１は、電源プレーン６２を内層に搭載し、複数の集積回路６３−１〜６３−２と複数のデカップリングコンデンサ６４−１〜６４−１６とを表面層に搭載している。
【００６２】
このとき、電源プレーン６２が配置される領域は、電源プレーン格子分割手段５６により複数の領域６５−１〜６５−２４に分割される。複数の領域６５−１〜６５−２４は、それぞれ、電源プレーン分割格子寸法情報５５が示す分割格子寸法（２．５ｃｍ）を一辺とする正方形に形成されている。複数の領域６５−１〜６５−２４のうちの領域６５−７、６５−８、６５−１１、６５−１５、６５−１７、６５−１８、６５−１９、６５−２０には、デカップリングコンデンサが配置されていない。このため、デカップリングコンデンサ位置判定手段５７は、プリント基板６１の複数のデカップリングコンデンサ６４−１〜６４−１６の配置が不適切であると判別する。このとき、表示手段１５は、領域６５−７、６５−８、６５−１１、６５−１５、６５−１７、６５−１８、６５−１９、６５−２０が不適切であることを示す画像を出力装置６に表示する。
【００６３】
プリント基板は、電源プレーンのうちの所定の差渡し幅の図形の内部の領域にデカップリングコンデンサが配置されていないときに、誤動作などを引き起こすような電源ノイズが発生することがある。このため、このような判定により、デカップリングコンデンサの配置の良否を判定することができる。
【００６４】
プリント基板設計システム５１は、プリント基板設計システム１と同様にして、本発明によるプリント基板設計方法で利用される。このようなプリント基板設計方法によれば、既述の実施の形態におけるプリント基板設計方法と同様にして、設計者は、プリント基板の配置・配線設計の途中で、デカップリングコンデンサが電源プレーン上の適切な位置に配置されているかどうかを確認することができる。このため、設計者は、設計完了後のシミュレーションによる検証をする必要がなく、および、その検証で検出した問題の修正のための後戻りをする必要がない。このようなプリント基板設計方法によれば、さらに、設計者は、特に、配置・配線設計フェーズの早い段階で、デカップリングコンデンサの配置の良否を確認することができ、基板の設計の処理ＴＡＴを短縮することができる。
【００６５】
なお、分割された複数の領域は、長方形と異なる他の図形に形成されることもできる。その図形は、電源プレーン分割格子寸法情報５５が示す分割格子寸法より差渡し幅が小さく、プリント基板の表面層のうちの電源プレーンが配置される領域を充填することができる図形であり、たとえば、正六角形が例示される。このような分割は、長方形に分割することと同様にして、デカップリングコンデンサの配置の良否の判定に適用することができる。
【図面の簡単な説明】
【００６６】
【図１】図１は、プリント基板設計システムを示すブロック図である。
【図２】図２は、プリント基板設計システムを示すブロック図である。
【図３】図３は、デカップリングコンデンサの配置が適切であるプリント基板を示す平面図である。
【図４】図４は、デカップリングコンデンサの配置が不適切であるプリント基板を示す平面図である。
【図５】図５は、デカップリングコンデンサの配置が不適切である他のプリント基板を示す平面図である。
【図６】図６は、他のプリント基板設計システムを示すブロック図である。
【図７】図７は、デカップリングコンデンサの配置が不適切であるさらに他のプリント基板を示す平面図である。
【符号の説明】
【００６７】
１  ：プリント基板設計システム
２  ：ＣＰＵ
３  ：記憶装置
５  ：入力装置
６  ：出力装置
７  ：設計手段
８  ：制約情報入力手段
１１：デカップリングコンデンサピン位置情報抽出手段
１２：電源プレーン位置形状情報抽出手段
１４：デカップリングコンデンサ検証手段
１５：表示手段
１６：基板設計データ
１７：制約情報データ
１８：デカップリングコンデンサピン位置情報
１９：電源プレーン位置・形状情報
２１：デカップリングコンデンサピン間距離制約情報
２２：電源プレーン端デカップリングコンデンサ間距離制約情報
２５：デカップリングコンデンサピン間距離検出手段
２６：電源プレーン端デカップリングコンデンサ間距離検出手段
２７：デカップリングコンデンサ位置判定手段
３１：プリント基板
３２：電源プレーン
３３−１〜３３−２：複数の集積回路
３４−１〜３４−１５：複数のデカップリングコンデンサ
３５：プリント基板
３６：電源プレーン
３７−１〜３７−２：複数の集積回路
３８−１〜３８−１５：複数のデカップリングコンデンサ
３９：縁の点
４１：プリント基板
４２：電源プレーン
４３−１〜４３−２：複数の集積回路
４４−１〜４４−１５：複数のデカップリングコンデンサ
４５：縁の点
５１：プリント基板設計システム
５２：制約情報入力手段
５３：デカップリングコンデンサ検証手段
５４：制約情報データ
５５：電源プレーン分割格子寸法情報
５６：電源プレーン格子分割手段
５７：デカップリングコンデンサ位置判定手段
６１：プリント基板
６２：電源プレーン
６３−１〜６３−２：複数の集積回路
６４−１〜６４−１６：複数のデカップリングコンデンサ
６５−１〜６５−２４：複数の領域
【図１】
2010129039.tif 000003
【図２】
2010129039.tif 000004
【図３】
2010129039.tif 000005
【図４】
2010129039.tif 000006
【図５】
2010129039.tif 000007
【図６】
2010129039.tif 000008
【図７】
2010129039.tif 000009