(57)【要約】【課題】ＣＲ発振クロックの周期調整が完了したかを判定できるＣＲ発振クロック内蔵マイクロコンピュータの提供。【解決手段】判定回路は、カウント数下限設定レジスタが示す値とカウント数上限設定レジスタが示す値との間に、外部発振パルスカウンタが示す値が収まっているかを判定する（Ｓ１７０）。収まっていると判定すると（Ｓ１７０でＹｅｓ）、判定回路は、補正完了カウンタに格納されている値に１を足してカウントアップする（Ｓ１８０）。その後、出力回路が、補正完了カウンタのカウント数が補正完了カウント数設定レジスタに格納された値以上であるかを判断する（Ｓ１９０）。以上であると判断すると（Ｓ１９０でＹｅｓ）、出力回路は、補正完了レジスタに「１」（周期調整が完了したことを示す情報）を入力する（Ｓ２００）。そして、これらのステップを繰り返す。【選択図】図２
2010081337.tif 000002
【特許請求の範囲】
【請求項１】
ＣＲ発振クロックを内蔵し、前記ＣＲ発振クロックからの発振出力に基づいて時間制御を行うＣＲ発振クロック内蔵マイクロコンピュータであって、
前記ＣＲ発振クロックは、
前記発振出力の周期調整が可能なＣＲ発振回路と、
前記ＣＲ発振回路からの前記発振出力のエッジを検出すると、エッジ検出信号を出力するエッジ検出回路と、
前記ＣＲ発振回路からの前記発振出力よりも周期が精密な外部発振パルスを受信して、当該外部発振パルスを計数する外部発振パルスカウンタと、
前記エッジ検出信号が出力される間隔と前記外部発振パルスカウンタの計数とに基づいて、前記発振出力の周期調整が完了したかを判定する判定手段とを備える
ことを特徴とするＣＲ発振クロック内蔵マイクロコンピュータ。
【請求項２】
情報を記憶する完了記憶手段を備え、
前記判定手段は、前記判定結果を前記完了記憶手段に記憶させる
ことを特徴とする請求項１に記載のＣＲ発振クロック内蔵マイクロコンピュータ。
【請求項３】
前記判定手段は、
前記エッジ検出信号を受け取るたびに、一つ前の前記エッジ検出信号を受け取ってから今回の前記エッジ検出信号を受け取るまでの間において前記外部発振パルスカウンタによって計数されたパルス数が所定範囲に収まっている適正状態なのかを判定する判定回路と、
前記適正状態であると前記判定回路によって判定された回数を成功回数として記憶する成功記憶手段と、
前記成功記憶手段に記憶された成功回数が所定回数以上になると、前記発振出力の周期調整が完了したことを前記完了記憶手段に記憶させる出力回路とを備え、
前記判定回路は、前記適正状態でないと判定すると、前記発振出力の周期調整が完了していないことを前記完了記憶手段に記憶させる
ことを特徴とする請求項２に記載のＣＲ発振クロック内蔵マイクロコンピュータ。
【請求項４】
前記判定回路は、前記適正状態でないと判定すると、前記成功記憶手段に記憶された成功回数を減らす
ことを特徴とする請求項３に記載のＣＲ発振クロック内蔵マイクロコンピュータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロコンピュータの技術分野に属し、より詳しくはＣＲ発振クロックを内蔵したマイクロコンピュータの技術分野に属する。
【背景技術】
【０００２】
精密な外部発振パルスに基づいて発振周期を自動調整するＣＲ発振クロックを内蔵するマイクロコンピュータが既に知られている（特許文献１）。
【特許文献１】特開２００１−１１１３８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
先述した技術の課題は、周期調整が完了したかを判定できないことである。以下、詳述する。マイクロコンピュータの停止中は、外部発振パルスも停止することがある。この場合はＣＲ発振クロックの自動調整ができない。そうすると、マイクロコンピュータの起動直後は発振周期が大きくずれていることがあるので、周期調整が完了してからＣＲ発振クロックを時間制御に用いる必要がある。
【０００４】
しかし先述した技術では、周期調整が完了しているのかが判定できなかったので、例えば、起動からの一定時間を確保し、周期調整が十分にできていると推測される状態になるまで待つ、という方法を採っていた。従って、必要以上に待つことになる場合も往々にしてあった。
【０００５】
なお、本明細書等で「周期調整が完了」という意味は、周期調整が十分に達成された状態（ある範囲に収まる等の予め定められた条件を満たした状態）であることを指す。つまり「周期調整を終える」という意味ではなく、「周期調整が完了」後に、理想値に近付けるために更に周期調整を続けても構わない。
【０００６】
本発明は先述した課題に鑑み、ＣＲ発振クロックの周期調整が完了したかを判定できるＣＲ発振クロック内蔵マイクロコンピュータの提供を目的とする。
【課題を解決するための手段】
【０００７】
先述した課題を解決するために発明された請求項１のＣＲ発振クロック内蔵マイクロコンピュータは、ＣＲ発振クロックを内蔵し、ＣＲ発振クロックからの発振出力に基づいて時間制御を行うＣＲ発振クロック内蔵マイクロコンピュータである。
【０００８】
そして、ＣＲ発振クロックは、ＣＲ発振回路と、エッジ検出回路と、外部発振パルスカウンタと、判定手段とを備える。
ＣＲ発振回路は、発振出力の周期調整が可能になっている。エッジ検出回路は、ＣＲ発振回路からの発振出力のエッジを検出すると、エッジ検出信号を出力する。外部発振パルスカウンタは、ＣＲ発振回路からの発振出力よりも周期が精密な外部発振パルスを受信して、当該外部発振パルスを計数する。判定手段は、エッジ検出信号が出力される間隔と外部発振パルスカウンタの計数とに基づいて、発振出力の周期調整が完了したかを判定する。
【０００９】
請求項１のＣＲ発振クロック内蔵マイクロコンピュータによれば、ＣＲ発振クロックの周期調整が完了したかを判定できる。
請求項２のＣＲ発振クロック内蔵マイクロコンピュータは、情報を記憶する完了記憶手段を備える。そして、判定手段は、ＣＲ発振クロックの周期調整が完了したかについての判定結果を完了記憶手段に記憶させる。
【００１０】
請求項２のＣＲ発振クロック内蔵マイクロコンピュータによれば、周期調整が完了したかを示す情報を、マイコンに備えられたＣＰＵが記憶手段から好きな時に取得すれば良いので、マイクロコンピュータの動作を簡潔にできる。
【００１１】
請求項３のＣＲ発振クロック内蔵マイクロコンピュータの判定手段は、判定回路と、成功記憶手段と、出力回路とを備える。
判定回路は、エッジ検出信号を受け取るたびに、一つ前のエッジ検出信号を受け取ってから今回のエッジ検出信号を受け取るまでの間において外部発振パルスカウンタによって計数されたパルス数が所定範囲に収まっている適正状態なのかを判定する。
【００１２】
成功記憶手段は、適正状態であると判定回路によって判定された回数を成功回数として記憶する。出力回路は、成功記憶手段に記憶された成功回数が所定回数以上になると、発振出力の周期調整が完了したことを完了記憶手段に記憶させる。
【００１３】
また、判定回路は、適正状態でないと判定すると、発振出力の周期調整が完了していないことを完了記憶手段に記憶させる。
請求項３のＣＲ発振クロック内蔵マイクロコンピュータによれば、判定手段の動作が分担されるので、個々の回路等を簡潔に構成できる。
【００１４】
また、周期調整が実質的には完了していない不安定な状態において、偶発的に調整が完了したと判定されることを防ぐことができる。なぜなら、一回だけでなく所定回数、適正状態であると判定されて初めて、調整が完了したということを完了記憶手段に記憶させるからである。
【００１５】
請求項４のＣＲ発振クロック内蔵マイクロコンピュータが備える判定回路は、適正状態でないと判定すると、成功記憶手段に記憶された成功回数を減らす。
請求項４のＣＲ発振クロック内蔵マイクロコンピュータによれば、周期調整完了の判定基準を調整できる。つまり、適正状態になったり、ならなかったりする場合等に、周期調整完了という判定への至り易さを調整できる。なお、「減らす」には一律に０にすることも含まれる。また、成功回数が零の場合には、成功回数が減らされることはない。
【発明を実施するための最良の形態】
【００１６】
［構成］
図１は、ＣＲ発振クロック１の概略構成を示すブロック図である。ＣＲ発振クロック１は、マイクロコンピュータ（以下「マイコン」と言う）に内蔵される。つまり、ＣＲ発振クロック１は、ＣＲ発振クロック内蔵マイコンの集積回路の一部に集積されて一体に形成されている。そして、ＣＲ発振クロック１は、以下に説明する構成によって、このマイコンにクロック機能を提供する。また、ＣＲ発振クロック１を内蔵したマイコン及び後述する水晶振動子は、節電のためのスリープ機能を持つ。
【００１７】
ＣＲ発振クロック１は、ＣＲ発振回路１０、エッジ検出回路２０、外部発振パルスカウンタ３０、カウント数設定レジスタ４０、判定回路５０、抵抗値調整回路６０、カウント数上限設定レジスタ７０、カウント数下限設定レジスタ７５、補正完了カウンタ８０、出力回路８５、補正完了カウント数設定レジスタ９０、及び補正完了レジスタ９５を備える。
【００１８】
ＣＲ発振回路１０は、ラダー抵抗を持ち、ＣＲを用いた発振回路である。このラダー抵抗は、抵抗値調整回路６０からの後述する制御信号により抵抗値が調整される可変抵抗器である。なお、ラダー抵抗の抵抗値が小さくなると発振出力の周期は短くなり、抵抗値が大きくなると発振出力の周期は長くなる。このようにして、ＣＲ発振回路１０は、発振出力の周期調整が可能になっている。
【００１９】
エッジ検出回路２０は、ＣＲ発振回路１０からの発振出力のエッジを検出して検出信号を出力する検出回路である。
外部発振パルスカウンタ３０は、水晶振動子から外部発振パルスを受信して、その外部発振パルスを計数するデジタルカウンタである。なお、水晶振動子は、ＣＲ発振回路１０の発振よりも周期が短く、精密である（狂いにくい）。なお、後述する構成によって、ＣＲ発振回路１０からの発振出力のエッジが検出される度に、カウント数が零に戻されるようになっている。つまり、カウント数は、零に戻される直前において、ＣＲ発振回路１０の発振出力の一周期に計数されたものになる。
【００２０】
カウント数設定レジスタ４０は、ＣＲ発振回路１０の発振出力の一周期に相当すべき外部発振パルスの適正なカウント数が格納されるレジスタである。
カウント数上限設定レジスタ７０及びカウント数下限設定レジスタ７５は、許容できる外部発振パルスのカウント数の上下限値が格納されるレジスタである。「許容できる」とは、カウント数設定レジスタ４０に格納された値とは誤差があるものの、時間制御に使用できる状態に対応する、という意味である。また「エッジ検出直後において、両レジスタに格納された値の間に外部発振パルスのカウント数が収まっている」状態を「適正状態」と呼ぶことにする。適正状態にあることが、周期調整完了の必要条件である。
【００２１】
判定回路５０は、エッジ検出回路２０からエッジ検出信号を受け取ると、ＣＲ発振回路１０の発振周期を調整するための調整信号を生成する。調整信号は、外部発振パルスカウンタ３０によるカウント数とカウント数設定レジスタ４０に格納されたカウント数との差に基づいて生成される。
【００２２】
抵抗値調整回路６０は、判定回路５０からの調整信号に基づいて制御信号を生成する。この制御信号によってＣＲ発振回路１０のラダー抵抗の抵抗値が調整され、ひいては発振出力の周期が調整される。
【００２３】
また、判定回路５０は、エッジ検出回路２０からエッジ検出信号を受け取ると、適正状態なのかを判定すると共に、その判定結果に基づいて、補正完了カウンタ８０及び補正完了レジスタ９５に格納される値を操作する。
【００２４】
補正完了カウンタ８０は、適正状態であると判定された回数をカウントするデジタルカウンタである。ただし、判定回路５０は、適正状態にないと判定すると、補正完了カウンタ８０のカウント数を零にする。
【００２５】
補正完了カウント数設定レジスタ９０は、周期調整完了の十分条件として、適正状態と判定されるべき回数が格納されるレジスタである。つまり、補正完了カウンタ８０がカウントした回数が、補正完了カウント数設定レジスタ９０に格納された回数以上になると、周期調整が完了したということになる。
【００２６】
出力回路８５は、補正完了カウンタ８０に格納されたカウント数が変化する度に動作するようになっている。その動作とは、外部発振パルスカウンタ３０に格納されたカウント数を零にすることである。さらに別の動作として、補正完了カウンタ８０のカウント数が補正完了カウント数設定レジスタ９０に格納された値以上のときには、補正完了レジスタ９５に「１」を格納する。
【００２７】
一方、判定回路５０は、適正状態にないと判定すると、補正完了レジスタ９５に「０」を格納する。
補正完了レジスタ９５に「１」が格納されていれば周期調整は完了、「０」が格納されていれば周期調整は完了でないと、マイコンに備えられたＣＰＵは判断するようになっている。
［作用］
図２は、上記構成による作用をフローチャートに表したものである。以下このフローチャートに沿って説明する。
【００２８】
ＣＲ発振クロック内蔵マイコンが起動されると、まず、マイコンが備えるＣＰＵが、外部発振パルスカウンタ３０、補正完了カウンタ８０、及び補正完了レジスタ９５に格納される値を零にする（Ｓ１１０）。なお、ＣＰＵが各レジスタに格納される値を変更する場合、アドレスバス９８とデータバス９９を介して実行する。具体的には、ＣＰＵは、アドレスバス９８によって各レジスタにアクセスすると共に、アクセスしたレジスタにデータバス９９を通じて値を入力する。
【００２９】
次に、マイコンが備えるＣＰＵが、カウント数設定レジスタ４０、カウント数上限設定レジスタ７０、カウント数下限設定レジスタ７５、及び補正完了カウント数設定レジスタ９０に、それぞれ初期設定値を代入する（Ｓ１２０）。
【００３０】
そして、判定回路５０は、エッジ検出回路２０から検出信号を受信したかを判定する（Ｓ１３０）。エッジ検出回路２０から検出信号を受信していないと判定すると（Ｓ１３０でＮｏ）、判定回路５０は再びＳ１３０の判定をする。従って「エッジ検出回路２０から検出信号を受信した」と判定するまで待機するような状態になる。
【００３１】
エッジ検出回路２０から検出信号を受信したと判定すると（Ｓ１３０でＹｅｓ）、外部発振パルスカウンタ３０が示すカウント数と、カウント数設定レジスタ４０に格納された値とのどちらが大きいかを判定する（Ｓ１４０）。
【００３２】
カウント数設定レジスタ４０に格納された値の方が大きいと判定回路５０が判定すると（Ｓ１４０でカウント数設定レジスタ）、判定回路５０は、両値の差に基づいて生成した調整信号を抵抗値調整回路６０に送る。そして、調整信号を受けた抵抗値調整回路６０は、その調整信号に基づいて制御信号をＣＲ発振回路１０に送る。そうすると、ラダー抵抗の抵抗値が大きくなる（Ｓ１５０）。その結果、発振周期は長くなる。
【００３３】
一方、外部発振パルスカウンタ３０が示すカウント数の方が大きいと判定回路５０が判定すると（Ｓ１４０で外部発振パルスカウンタ）、判定回路５０は、両値の差に基づいて生成した調整信号を抵抗値調整回路６０に送る。そして、調整信号を受けた抵抗値調整回路６０が、その調整信号に基づいて制御信号をＣＲ発振回路１０に送る。そうすると、ラダー抵抗の抵抗値が小さくなる（Ｓ１６０）。その結果、発振周期は短くなる。
【００３４】
また、両者が等しいと判定回路５０が判定すると（Ｓ１４０で等しい）、判定回路５０は、調整信号を生成しない。
さらに、判定回路５０は、カウント数下限設定レジスタ７５が示す値とカウント数上限設定レジスタ７０が示す値との間に、外部発振パルスカウンタ３０が示す値が収まっているかを判定する（Ｓ１７０）。
【００３５】
カウント数下限設定レジスタ７５が示す値とカウント数上限設定レジスタ７０が示す値との間に、外部発振パルスカウンタ３０が示す値が収まっている（適正状態）と判定すると（Ｓ１７０でＹｅｓ）、判定回路５０は、補正完了カウンタ８０に格納されている値に１を足してカウントアップする（Ｓ１８０）。
【００３６】
次に、出力回路８５が、補正完了カウンタ８０のカウント数が補正完了カウント数設定レジスタ９０に格納された値以上であるかを判断する（Ｓ１９０）。補正完了カウンタ８０のカウント数が、補正完了カウント数設定レジスタ９０に格納された値以上である（周期調整完了）と判断すると（Ｓ１９０でＹｅｓ）、出力回路８５は、補正完了レジスタ９５に「１」を格納し（Ｓ２００）、Ｓ２１０に進む。
【００３７】
一方、補正完了カウンタ８０のカウント数が、補正完了カウント数設定レジスタ９０に格納された値未満であると判断すると（Ｓ１９０でＮｏ）、出力回路８５は、補正完了レジスタ９５に何も入力せずにＳ２１０に進む。
【００３８】
そして、出力回路８５は、外部発振パルスカウンタ３０のカウント数を零にする（Ｓ２１０）。その後、Ｓ１３０に戻る。
一方、カウント数下限設定レジスタ７５が示す値とカウント数上限設定レジスタ７０が示す値との間に、外部発振パルスカウンタ３０が示す値が収まっていない（適正状態でない）と判定すると（Ｓ１７０でＮｏ）、判定回路５０は、補正完了カウンタ８０のカウント数を零にする（Ｓ２２０）。さらに、判定回路５０は、補正完了レジスタ９５に「０」を格納する（Ｓ２３０）。その後Ｓ２１０に進む。
［効果］
ＣＲ発振クロック１によれば、マイコンが備えるＣＰＵは、補正完了レジスタ９５に記憶されている値が０なのか１なのかを調べさえすれば、ＣＲ発振の周期調整が完了したかが分かる。
【００３９】
従って、周期調整が完了になり次第、時間制御が直ぐに実行できることになる。さらに、起動から一定時間、待機するという処理を実行しなくても済むようになる。また、副次的な効果として、暗電流の低減も期待できる。
［その他］
特許請求の範囲との対応関係を述べる。ただし、名称が同じものは省く。完了記憶手段は補正完了レジスタ９５、成功記憶手段は補正完了カウンタ８０に相当する。
【００４０】
また、Ｓ２２０において、判定回路５０が補正完了カウンタ８０に零を格納する替わりに、所定数（例えば１）を減らすようにしてもよい。
また、適正状態と周期調整完了状態とを一致させるという設計思想であれば、適正状態にあると判定回路５０が判定したときに、判定回路５０が補正完了レジスタ９５に１を入力すれば良い。そうすれば、補正完了カウンタ８０、出力回路８５、及び補正完了カウント数設定レジスタ９０が不要になる。
【００４１】
なお、補正完了カウンタ８０、出力回路８５、及び補正完了カウント数設定レジスタ９０を備えていても、補正完了カウント数設定レジスタ９０に１が格納されていれば、適正状態と周期調整完了状態とが一致することになる。
【００４２】
また、補正完了レジスタ９５を省いて、ＣＰＵに直接、周期調整が完了したかを示す情報を入力してもよい。
また、Ｓ２１０（外部発振パルスカウンタ３０のゼロクリア）は、判定回路５０が主体となってもよい。
【００４３】
また、出願時の任意の請求項に、ＣＲ発振の周期調整のための構成を追加してもよい。そのためには、以下の各発明特定事項を追加することになる。それは「前記ＣＲ発振回路からの前記発振出力の一周期に相当すべき前記外部発振パルスの適正なカウント数が格納されるカウント数設定レジスタと、前記エッジ検出回路からエッジ検出信号を受け取ると、前記カウント数設定レジスタに格納された前記カウント数と一つ前の前記エッジ検出信号を受け取ってから今回の前記エッジ検出信号を受け取るまでの間において前記外部発振パルスカウンタによって計数されたパルス数とを比較し、両前記カウント数の差に基づいて前記ＣＲ発振回路の発振周期を調整するための調整信号を生成する比較調整手段と、前記調整信号に基づいて制御信号を生成し、当該制御信号によって前記ＣＲ発振回路の発振出力の周期を調整する抵抗調整回路と」である。
【図面の簡単な説明】
【００４４】
【図１】ＣＲ発振クロックの概略構成を示すブロック図。
【図２】ＣＲ発振クロックの作用を表したフローチャート。
【符号の説明】
【００４５】
１…ＣＲ発振クロック、１０…ＣＲ発振回路、２０…エッジ検出回路、３０…外部発振パルスカウンタ、４０…カウント数設定レジスタ、５０…判定回路、６０…抵抗値調整回路、７０…カウント数上限設定レジスタ、７５…カウント数下限設定レジスタ、８０…補正完了カウンタ、８５…出力回路、９０…補正完了カウント数設定レジスタ、９５…補正完了レジスタ、９８…アドレスバス、９９…データバス
【図２】
2010081337.tif 000003
【図１】
2010081337.tif 000004