(57)【要約】【課題】電源配線に関し、配線間容量を増大させ、配線抵抗を低減させる。【解決手段】第１〜第３の配線層において、マトリクス状に配置され、それぞれが矩形であるダミーパターンからなる第１〜第３のダミーパターン群を備える。それぞれのダミーパターン群に属するダミーパターンを、隣接する同士で異なる２つのグループに属するように二分する。第２のダミーパターン群の一のグループに属するダミーパターンは、第１および第３のダミーパターン群の一のグループに属するダミーパターンとそれぞれビアを介して接続され、第１の電源配線に接続される。第２のダミーパターン群の他のグループに属するダミーパターンは、第１および第３のダミーパターン群の他のグループに属するダミーパターンとそれぞれビアを介して接続され、第２の電源配線に接続される。【選択図】図３
2010186941.tif 000002
【特許請求の範囲】
【請求項１】
第１および第２の電源配線と、
基板に対して垂直方向に順に第１、第２、第３の配線層を備え、それぞれの配線層において、マトリクス状に配置され、それぞれが一直線上にない４つのビア接続可能点を有するダミーパターンからなる第１、第２、第３のダミーパターン群と、
を備え、
それぞれの前記ダミーパターン群に属するダミーパターンを、隣接する同士で異なる２つのグループに属するように二分し、
前記第２のダミーパターン群の一のグループに属するダミーパターンは、前記第１のダミーパターン群の一のグループに属するダミーパターンと、前記第３のダミーパターン群の一のグループに属するダミーパターンとそれぞれビアを介して接続され、さらに前記第１の電源配線に電気的に接続され、
前記第２のダミーパターン群の他のグループに属するダミーパターンは、前記第１のダミーパターン群の他のグループに属するダミーパターンと、前記第３のダミーパターン群の他のグループに属するダミーパターンとそれぞれビアを介して接続され、さらに前記第２の電源配線に電気的に接続されることを特徴とする半導体装置。
【請求項２】
前記第３のダミーパターン群は、前記第１のダミーパターン群を前記第３の配線層に対して垂直方向に射影した位置に存在し、
前記第２のダミーパターン群の一のグループに属するダミーパターンは、対角をなす２点でそれぞれビアを介して前記第１のダミーパターン群の一のグループに属する２つのダミーパターン中のそれぞれの一角と接続し、残りの対角をなす２点でそれぞれビアを介して前記第３のダミーパターン群の一のグループに属する２つのダミーパターン中のそれぞれの一角と接続し、
前記第２のダミーパターン群の他のグループに属するダミーパターンは、対角をなす２点でそれぞれビアを介して前記第１のダミーパターン群の他のグループに属する２つのダミーパターン中のそれぞれの一角と接続し、残りの対角をなす２点でそれぞれビアを介して前記第３のダミーパターン群の他のグループに属する２つのダミーパターン中のそれぞれの一角と接続することを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第１のダミーパターン群のマトリクスの周囲の少なくとも一辺に含まれるダミーパターンのそれぞれは、前記第１および第２の電源配線のいずれか一方に接続されることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記第２のダミーパターン群のマトリクスの周囲の少なくとも一辺に含まれるダミーパターンのそれぞれは、前記第１および第２の電源配線のいずれか一方に接続されることを特徴とする請求項１または２記載の半導体装置。
【請求項５】
前記第１および第２の電源配線は、前記第１および第２の配線層のそれぞれに配置されていることを特徴とする請求項３または４記載の半導体装置。
【請求項６】
前記第１の配線層における前記第１および第２の電源配線と、前記第２の配線層における前記第１および第２の電源配線とは、互いに直交するように配置されていることを特徴とする請求項５記載の半導体装置。
【請求項７】
前記ダミーパターンの形状が平行四辺形であることを特徴とする請求項１乃至４のいずれか一に記載の半導体装置。
【請求項８】
前記平行四辺形は、矩形であることを特徴とする請求項７記載の半導体装置。
【請求項９】
基板面に垂直な方向に前記基板に設けられる第１の配線層内に、互いに絶縁膜を介して隣接して配置され、其々に第１の電源電位又は前記第１の電源電位と異なる電位の第２の電源電位が供給される複数の第１の配線パターンと、
第１の絶縁層を介して前記第１の配線層の上方に設けられる第２の配線層内に、互いに絶縁膜を介して隣接して配置され、其々に前記第１の電源電位又は前記第２の電源電位が供給される複数の第２の配線パターンと、
第２の絶縁層を介して前記第２の配線層の上方に設けられる第３の配線層内に、互いに絶縁膜を介して隣接して配置され、其々に前記第１の電源電位又は前記第２の電源電位が供給される複数の第３の配線パターンとを備え、
前記第１の電源電位が供給される少なくとも１つの第１の配線パターンと、前記第２の電源電位が供給される少なくとも１つの第２の配線パターンは其々に挟まれる前記第１の絶縁層を介して第１の容量を形成し、前記第１の電源電位が供給される少なくとも１つの第２の配線パターンと、前記第２の電源電位が供給される少なくとも１つの第３の配線パターンは其々に挟まれる前記第２の絶縁層を介して第２の容量を形成することを特徴とする半導体装置。
【請求項１０】
前記第１の容量を形成する前記第１の配線パターンを前記第２の配線層に射影したパターンは、前記第１の容量を形成する前記第２の配線パターンの一部分と重なるものであり、且つ、前記第２の容量を形成する前記第２の配線パターンを前記第３の配線層に射影したパターンは、前記第２の容量を形成する前記第３の配線パターンの一部分と重なるものであることを特徴とする請求項９に記載の半導体装置。
【請求項１１】
前記第１の容量を形成する前記第１の配線パターンを前記第３の配線層に射影したパターンは、前記第２の容量を形成する前記第３の配線パターンの少なくとも一部分と重なるものであることを特徴とする請求項１０に記載の半導体装置。
【請求項１２】
前記第１の容量を形成する前記第１の配線パターンに隣接して、前記第２の電源電位が供給される前記第１の配線パターンが設けられていることを特徴とする請求項９に記載の半導体装置。
【請求項１３】
前記第１の容量を形成する前記第２の配線パターンに隣接して、前記第１の電源電位が供給される前記第２の配線パターンが設けられていることを特徴とする請求項９に記載の半導体装置。
【請求項１４】
前記第２の容量を形成する前記第３の配線パターンに隣接して、前記第１の電源電位が供給される前記第３の配線パターンが設けられていることを特徴とする請求項９に記載の半導体装置。
【請求項１５】
前記複数の第１の配線パターンはＣＭＰにおける前記第１の配線層の高さを均一化するためのＣＭＰダミーパターンとしての機能を備えることを特徴とする請求項９に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に係り、特に、ダミーパターンが配線層に配される構造を有する半導体装置に係る。
【背景技術】
【０００２】
従来、半導体装置を構成する場合、ダミーパターン（ＣＭＰダミーメタル）が配線層に配されることが多い。ダミーパターンは、ＣＭＰ（化学的物理的研磨）法により研磨された絶縁膜の平坦性を向上するために、配線層のレイアウトパターンが疎な場所にアレイ状に配されるものである。このようなダミーパターンは、電位が固定されていない場合、近接する配線間の寄生結合容量を増大し、それらの間に強い信号の干渉を生ずる虞がある。そこで、ダミーパターンを電位固定することにより、配線間の寄生結合容量に起因する信号の干渉を解消することができる半導体集積回路の自動配置配線方法が特許文献１において記載されている。
【０００３】
また、特許文献２には、平坦化ＣＭＰダミー（ダミーパターン）を形成した場合にも、各素子間を接続する配線の配置位置に依らず、その配線に寄生する対地容量の変化量を少なく、かつ場合によっては対地容量を少なくすることにより、高集積・低消費電力なＬＳＩを短期間で設計しうる技術が記載されている。さらに、特許文献３には、ＣＭＰ法による研磨後の部材表面を完全に平坦化する技術が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−２７４２５５号公報
【特許文献２】特開２００５−０５１０８６号公報
【特許文献３】特開２００６−１２８７０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
以下の分析は本発明において与えられる。
【０００６】
近年、半導体装置の微細化によって、動作周波数の上昇や、回路構成素子数の増加が進んでいる。また、電子機器の小型化に伴い、可能な限りチップサイズを小さくすることが求められる。このようなことから、チップ内部の電源の補償容量の配置エリアが減少している。また、ＩＲ−ｄｒｏｐが増大し、電源・ＧＮＤ間の電位差の減少に繋がっている。このため、グランドバウンズ等による電源ノイズが半導体装置の誤動作を引き起こす可能性が高まってきている。
【０００７】
しかしながら、従来のダミーパターンの形状を変化させることで電位を持たせるなどの技術では、電源の補償容量の増加やＩＲ−ｄｒｏｐの軽減によって電源の強化としての形態で利用されていないために上述の問題点を解決することができない。
【課題を解決するための手段】
【０００８】
本発明の１つのアスペクト（側面）に係る半導体装置は、第１および第２の電源配線と、基板に対して垂直方向に順に第１、第２、第３の配線層を備え、それぞれの配線層において、マトリクス状に配置され、それぞれが一直線上にない４つのビア接続可能点を有するダミーパターンからなる第１、第２、第３のダミーパターン群と、を備え、それぞれのダミーパターン群に属するダミーパターンを、隣接する同士で異なる２つのグループに属するように二分し、第２のダミーパターン群の一のグループに属するダミーパターンは、第１のダミーパターン群の一のグループに属するダミーパターンと、第３のダミーパターン群の一のグループに属するダミーパターンとそれぞれビアを介して接続され、さらに第１の電源配線に電気的に接続され、第２のダミーパターン群の他のグループに属するダミーパターンは、第１のダミーパターン群の他のグループに属するダミーパターンと、第３のダミーパターン群の他のグループに属するダミーパターンとそれぞれビアを介して接続され、さらに第２の電源配線に電気的に接続される。
【０００９】
本発明の他のアスペクト（側面）に係る半導体装置は、基板面に垂直な方向に前記基板に設けられる第１の配線層内に、互いに絶縁膜を介して隣接して配置され、其々に第１の電源電位又は前記第１の電源電位と異なる電位の第２の電源電位が供給される複数の第１の配線パターンと、第１の絶縁層を介して前記第１の配線層の上方に設けられる第２の配線層内に、互いに絶縁膜を介して隣接して配置され、其々に前記第１の電源電位又は前記第２の電源電位が供給される複数の第２の配線パターンと、第２の絶縁層を介して前記第２の配線層の上方に設けられる第３の配線層内に、互いに絶縁膜を介して隣接して配置され、其々に前記第１の電源電位又は前記第２の電源電位が供給される複数の第３の配線パターンとを備え、前記第１の電源電位が供給される少なくとも１つの第１の配線パターンと、前記第２の電源電位が供給される少なくとも１つの第２の配線パターンは其々に挟まれる前記第１の絶縁層を介して第１の容量を形成し、前記第１の電源電位が供給される少なくとも１つの第２の配線パターンと、前記第２の電源電位が供給される少なくとも１つの第３の配線パターンは其々に挟まれる前記第２の絶縁層を介して第２の容量を形成する。
【発明の効果】
【００１０】
本発明によれば、第１および第２の電源配線間に関し、隣接する同層のパターン間、および重複する異層のパターン間に大きな配線間容量が生じて補償容量を増大させると共に、配線経路を増加させて配線抵抗を低減させることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１の実施例に係る半導体装置の構成例を示す図である。
【図２】一般的な半導体装置における配線層の断面図である。
【図３】図１の交差部近傍Ｓの詳細を模式的に示す図である。
【図４】図３におけるダミーパターン群のみを取り出して示した図である。
【図５】配線層ｎ２に存在するダミーパターンとこれに隣接する配線層ｎ２に存在するダミーパターンとの関連について説明する図である。
【図６】図５のそれぞれＡ−Ｂ、Ｃ−Ｄ、Ｅ−Ｆ、Ｇ−Ｈにおける断面を示す図である。
【図７】配線層ｎ２に存在するダミーパターンとこれに隣接する配線層ｎ２に存在するダミーパターンとの関連について説明する別の図である。
【図８】図７のそれぞれＩ−Ｊ、Ｋ−Ｌにおける断面図である。
【図９】図７のそれぞれＭ−Ｎ、Ｏ−Ｐにおける断面図および斜視図である。
【図１０】ダミーパターン間の容量の存在を説明する図である。
【図１１】電源配線経路を説明する図である。
【図１２】電源配線経路における抵抗値を説明する図である。
【発明を実施するための形態】
【００１２】
本発明の実施形態に係る半導体装置は、第１および第２の電源配線と、基板に対して垂直方向に順に第１、第２、第３の配線層を備え、それぞれの配線層において、マトリクス状に配置され、それぞれが一直線上にない４つのビア接続可能点を有するダミーパターンからなる第１、第２、第３のダミーパターン群と、を備える。そして、それぞれのダミーパターン群に属するダミーパターンを、隣接する同士で異なる２つのグループ（市松模様をなす２つのグループ）に属するように二分する。さらに、第２のダミーパターン群の一のグループに属するダミーパターンは、第１のダミーパターン群の一のグループに属するダミーパターンと、第３のダミーパターン群の一のグループに属するダミーパターンとそれぞれビアを介して接続され、さらに第１の電源配線に電気的に接続され、第２のダミーパターン群の他のグループに属するダミーパターンは、第１のダミーパターン群の他のグループに属するダミーパターンと、第３のダミーパターン群の他のグループに属するダミーパターンとそれぞれビアを介して接続され、さらに第２の電源配線に電気的に接続される。
【００１３】
第３のダミーパターン群は、第１のダミーパターン群を第３の配線層に対して垂直方向に射影した位置に存在し、第２のダミーパターン群の一のグループに属するダミーパターンは、対角をなす２点でそれぞれビアを介して第１のダミーパターン群の一のグループに属する２つのダミーパターン中のそれぞれの一角と接続し、残りの対角をなす２点でそれぞれビアを介して第３のダミーパターン群の一のグループに属する２つのダミーパターン中のそれぞれの一角と接続し、第２のダミーパターン群の他のグループに属するダミーパターンは、対角をなす２点でそれぞれビアを介して第１のダミーパターン群の他のグループに属する２つのダミーパターン中のそれぞれの一角と接続し、残りの対角をなす２点でそれぞれビアを介して第３のダミーパターン群の他のグループに属する２つのダミーパターン中のそれぞれの一角と接続することが好ましい。
【００１４】
第１のダミーパターン群のマトリクスの周囲の少なくとも一辺に含まれるダミーパターンのそれぞれは、第１および第２の電源配線のいずれか一方に接続されることが好ましい。
【００１５】
第２のダミーパターン群のマトリクスの周囲の少なくとも一辺に含まれるダミーパターンのそれぞれは、第１および第２の電源配線のいずれか一方に接続されることが好ましい。
【００１６】
第１および第２の電源配線は、第１および第２の配線層のそれぞれに配置されていることが好ましい。
【００１７】
第１の配線層における第１および第２の電源配線と、第２の配線層における第１および第２の電源配線とは、互いに直交するように配置されていることが好ましい。
【００１８】
ダミーパターンの形状が平行四辺形であり、特に平行四辺形は、矩形であることが好ましい。
【００１９】
以上のような半導体装置は、ダミーパターンの理想的な形状を変化させることなく、マトリクス状に配置したダミーパターンを第１および第２の配線に接続することで、市松模様に第１および第２の配線が交互になるような配線パターンを形成する。このような構成によれば、ダミーパターン本来の目的（絶縁膜の平坦性を向上）を損なうことなく、電源経路の補強と補償容量の増加とを実現することができる。
【００２０】
以下、実施例に即し、図面を参照して詳しく説明する。
【実施例１】
【００２１】
図１は、本発明の第１の実施例に係る半導体装置の構成例を示す図である。図１において、半導体装置２０は、例えばメモリ、アナログ回路、論理回路（LOGIC）を備え、例えば論理回路において縦横に配置される電源配線の交差部近傍Ｓにダミーパターン群が配される。
【００２２】
図２は、一般的な半導体装置における配線層の断面図である。一番下の層にある導体である配線層Ｍ１は、ビア配置層Ｖｉａ１の導体であるビアを介して導体である配線層Ｍ２と接続されている。同様に配線層Ｍ２は、ビア配置層Ｖｉａ２の導体であるビアを介して配線層Ｍ３と接続され、一番上にある配線層Ｍ１０まで順次、接続することが可能である。なお、配線層数は、プロセスによって異なる。以下の説明では、３つの連続する任意の配線層とそれらの間のビア配置層を、下からｎ１、ｎ１Ｖｉａ、ｎ２、ｎ２Ｖｉａ、ｎ３として説明する。
【００２３】
図３は、図１の交差部近傍Ｓの詳細を模式的に示す図である。配線層ｎ２において、電源配線ｎ２＿Ｍｅｓｈ＿Ｖ、ＧＮＤ配線ｎ２＿Ｍｅｓｈ＿Ｇが平行して上下方向に配線される。配線層ｎ３において、電源配線ｎ３＿Ｍｅｓｈ＿Ｖ、ＧＮＤ配線ｎ３＿Ｍｅｓｈ＿Ｇが平行して左右方向に配線される。また、電源配線ｎ２＿Ｍｅｓｈ＿Ｖと電源配線ｎ３＿Ｍｅｓｈ＿Ｖ、ＧＮＤ配線ｎ２＿Ｍｅｓｈ＿ＧとＧＮＤ配線ｎ３＿Ｍｅｓｈ＿Ｇは、それぞれビア配置層ｎ２Ｖｉａの複数のビアによって上下に接続される。さらに、ダミーパターン群は、それぞれの配線層ｎ１、ｎ２、ｎ３において、マトリクス状に配置され、それぞれが正方形であるダミーパターンＣＭＰ１、ＣＭＰ２、ＣＭＰ３からなる。ダミーパターンＣＭＰ１、ＣＭＰ３は、半導体装置の表面に対し垂直方向に重なる位置に配される。一方、ダミーパターンＣＭＰ２は、４つのダミーパターンＣＭＰ１の中心の位置に対応して配される。
【００２４】
マトリクス状となるダミーパターン群の下辺において、ダミーパターンＣＭＰ２は、一個おきに電源配線ｎ３＿Ｍｅｓｈ＿Ｖ、ＧＮＤ配線ｎ３＿Ｍｅｓｈ＿Ｇに、それぞれ配線およびビアを介して接続される。また、ダミーパターン群の左辺において、ダミーパターンＣＭＰ３は、一個おきに電源配線ｎ２＿Ｍｅｓｈ＿Ｖ、ＧＮＤ配線ｎ２＿Ｍｅｓｈ＿Ｇに、それぞれ配線およびビアを介して接続される。
【００２５】
図４は、図３におけるダミーパターン群のみを取り出して示した図である。図４を参照すると、配線層ｎ２のダミーパターン群は、配線層ｎ１のダミーパターン群から斜め方向にずれて配置され、配線層ｎ３のダミーパターン群は、配線層ｎ１のダミーパターン群と重なるように垂直方向に射影した位置に配置されている。配線層ｎ２のダミーパターン群は、ビアを介して配線層ｎ１のダミーパターン群および配線層ｎ３のダミーパターン群に接続されている。
【００２６】
ここで、配線層ｎ２に存在するダミーパターン５＿Ｃｅｎｔｅｒに接続されるダミーパターンに関して説明する。ダミーパターン５＿Ｃｅｎｔｅｒは、左下の角においてビア配置層ｎ２Ｖｉａのビアによって配線層ｎ３に存在するダミーパターン１＿Ｕｐｐｅｒに接続され、右上の角においてビア配置層ｎ２Ｖｉａのビアによって配線層ｎ３に存在するダミーパターン４＿Ｕｐｐｅｒに接続される。また、ダミーパターン５＿Ｃｅｎｔｅｒは、右下の角においてビア配置層ｎ１Ｖｉａのビアによって配線層ｎ１に存在するダミーパターン２＿Ｌｏｗｅｒに接続され、左上の角においてビア配置層ｎ１Ｖｉａのビアによって配線層ｎ１に存在するダミーパターン３＿Ｌｏｗｅｒに接続される。
【００２７】
図５は、配線層ｎ２に存在するダミーパターンとこれに隣接する配線層ｎ２に存在するダミーパターンとの関連について説明する図である。図６（ａ）、（ｂ）、（ｃ）、（ｄ）は、図５のそれぞれＡ−Ｂ、Ｃ−Ｄ、Ｅ−Ｆ、Ｇ−Ｈにおける断面を示す図である。
【００２８】
図５、図６を参照するならば、配線層ｎ２のダミーパターンである５＿Ｃｅｎｔｅｒを中心とした左下、右上に、配線層ｎ３のダミーパターン１＿Ｕｐｐｅｒと４＿Ｕｐｐｅｒが配置され、左上、右下に配線層ｎ１のダミーパターン３＿Ｌｏｗｅｒと２＿Ｌｏｗｅｒが配置され、ダミーパターン１＿Ｕｐｐｅｒ、４＿Ｕｐｐｅｒ、３＿Ｌｏｗｅｒ、２＿Ｌｏｗｅｒのそれぞれがダミーパターン５＿Ｃｅｎｔｅｒと、垂直方向に射影して重なる箇所でビアによって接続されている。
【００２９】
また、配線層ｎ２であるダミーパターン８＿Ｃｅｎｔｅｒを中心とした左下、右上に、配線層ｎ３のダミーパターン２＿Ｕｐｐｅｒと７＿Ｕｐｐｅｒが配置され、左上、右下に配線層ｎ１のダミーパターン４＿Ｌｏｗｅｒと６＿Ｌｏｗｅｒが配置され、ダミーパターン２＿Ｕｐｐｅｒ、７＿Ｕｐｐｅｒ、４＿Ｌｏｗｅｒ、６＿Ｌｏｗｅｒのそれぞれがダミーパターン８＿Ｃｅｎｔｅｒと、垂直方向に射影して重なる箇所でビアによって接続されている。
【００３０】
以上のような構造において、例えばダミーパターン１＿ＵｐｐｅｒをＶＤＤに、ダミーパターン２＿ＵｐｐｅｒをＶＳＳにする。この場合、ダミーパターン５＿Ｃｅｎｔｅｒを介してダミーパターン２＿Ｌｏｗｅｒ、３＿Ｌｏｗｅｒ、４＿ＵｐｐｅｒがＶＤＤになり、ダミーパターン８＿Ｃｅｎｔｅｒを介してダミーパターン６＿Ｌｏｗｅｒ、７＿Ｕｐｐｅｒ、４＿ＵｐｐｅｒがＶＳＳとなる。
【００３１】
図７は、配線層ｎ２に存在するダミーパターンとこれに隣接する配線層ｎ２に存在するダミーパターンとの関連について説明する別の図である。図８（ａ）、図８（ｂ）、図９（ａ）、図９（ｂ）、図９（ｃ）は、図７のそれぞれＩ−Ｊ、Ｋ−Ｌ、Ｍ−Ｎ、Ｏ−Ｐにおける断面図、および斜視図である。図７は、図５と同等であるが、断面に関し別の取り方をしている点が異なる。
【００３２】
図７を参照するならば、配線層ｎ３のダミーパターン９＿Ｕｐｐｅｒ、１４＿Ｕｐｐｅｒ、配線層ｎ２のダミーパターン１１＿Ｃｅｎｔｅｒ、配線層ｎ１のダミーパターン１３＿Ｌｏｗｅｒ、１５＿Ｌｏｗｅｒは、ＶＤＤとなり、配線層ｎ１のダミーパターン９＿Ｌｏｗｅｒ、１４＿Ｌｏｗｅｒと配線層ｎ３のダミーパターン１３＿Ｕｐｐｅｒ、１５＿Ｕｐｐｅｒは、ＶＳＳとなる。
【００３３】
ここで、図８を参照すると、ダミーパターン１１＿Ｃｅｎｔｅｒと９＿Ｌｏｗｅｒの間、ダミーパターン１１＿Ｃｅｎｔｅｒと１４＿Ｕｐｐｅｒの間、ダミーパターン１３＿Ｕｐｐｅｒと１１＿Ｃｅｎｔｅｒの間、ダミーパターン１５＿Ｕｐｐｅｒと１１＿Ｃｅｎｔｅｒの間に、それぞれ配線間容量が生じているのがわかる。
【００３４】
また、図９を参照すると、隣接するダミーパターン９＿Ｕｐｐｅｒと１３＿Ｕｐｐｅｒ間、ダミーパターン１３＿Ｕｐｐｅｒと１４＿Ｕｐｐｅｒ間、ダミーパターン１４＿Ｕｐｐｅｒと１５＿Ｕｐｐｅｒ間、ダミーパターン９＿Ｕｐｐｅｒと１５＿Ｕｐｐｅｒ間、隣接するダミーパターン１１＿Ｃｅｎｔｅｒと１６＿Ｃｅｎｔｅｒ間、ダミーパターン９＿Ｌｏｗｅｒと１３＿Ｌｏｗｅｒ間、ダミーパターン１３＿Ｌｏｗｅｒと１４＿Ｌｏｗｅｒ間、ダミーパターン１４＿Ｌｏｗｅｒと１５＿Ｌｏｗｅｒ間、ダミーパターン９＿Ｌｏｗｅｒと１５＿Ｌｏｗｅｒ間に、それぞれ水平方向の容量が生じている（図１０参照）。また、ダミーパターン９＿Ｌｏｗｅｒと１１＿Ｃｅｎｔｅｒ間、ダミーパターン１１＿Ｃｅｎｔｅｒと１３＿Ｕｐｐｅｒ間、ダミーパターン１１＿Ｃｅｎｔｅｒと１４＿Ｌｏｗｅｒ間、ダミーパターン１１＿Ｃｅｎｔｅｒと１５＿Ｕｐｐｅｒ間、ダミーパターン１６＿Ｃｅｎｔｅｒと１４＿Ｕｐｐｅｒ間に、それぞれ垂直方向の容量が生じている。
【００３５】
さらに、図１１のように１Ｃｈｉｐ上のＶＤＤ（電源）およびＶＳＳ（ＧＮＤ）の配線をダミーパターン群と接続することで、ＶＤＤ、ＶＳＳのそれぞれの経路は、ＶＤＤノードとＶＳＳノードが互いにショートしないような千鳥格子状（４５度の傾きを有する正方格子状）の配線経路となって、電源およびＧＮＤの配線のそれぞれの配線抵抗値が低減される。
【００３６】
次に、以上のように構成したダミーパターン群によって、電源配線間の容量値が増大し、電源配線の抵抗値が減少する例を説明する。例えば、図１２（ａ）のように、ダミーパターン群、ＶＤＤ配線、ＶＳＳ配線として配線層ｎ１〜ｎ３を使用し、１つのダミーパターンのサイズを７μｍ×７μｍ、ダミーパター間の距離を１μｍとして、ダミーパターンを２００μｍ×２００μｍの領域内（図１２（ｂ）のＴに相当）に配置したとする。この場合の容量値は、１．２６ｐＦとなり、図１２（ｂ）のように２００μｍ×２００μｍのサイズ（Ｔ）の配線を対向させて容量を構成した場合の容量値０．８７ｐＦに比べ、おおよそ４４％増加させることができる。また、図１２（ａ）内のＶＳＳ配線中のＱの箇所からＲの箇所までの配線抵抗値は、１．９５Ωとなり、図１２（ｂ）のＱの箇所からＲの箇所までの配線抵抗値３．１２Ωに比べ、おおよそ３７％低減させることができる。
【００３７】
以上の説明において、ダミーパターンは、ＣＭＰダミーとして説明したが、ＩＲ−ｄｒｏｐ防止のためのパターンとして設けても良い。また、ダミーパターンの形状は、正方形であるとして表した。しかし、これに限定されることなく、ダミーパターンの形状が長方形や菱形等の平行四辺形であっても同様の構成とすることができる。この場合、実際のプロセスにおいて平行四辺形のそれぞれの角が丸くなったような形状のパターンであっても良いことは言うまでもない。さらに、必要に応じてコの字形等の形状を用いても良い。また、配線層ｎ１〜ｎ３のダミーパターンに絞って説明したが、使用する配線層数に制限はなく、さらに多層な配線層に対して構成することもできる。
【００３８】
以上、本実施例の半導体装置によれば、以下のような効果を奏する。
（１）ダミーパターンを電源およびＧＮＤの配線経路に併設することによって、半導体装置内の電源配線およびＧＮＤ配線の分岐経路を増大させて配線抵抗を低減し、ＩＲ−ｄｒｏｐを減らすことができる。
（２）未使用である配線層間にダミーパターンを配することで、製造工程、製造コストを増やすことなく、ＩＲ−ｄｒｏｐ、グランドバウンズによる電源ノイズに起因する半導体装置の誤動作を防ぐための新たな補償容量を得ることができる。
（３）構成した補償容量の容量値に見合った分の補償容量素子を削減することで、半導体装置のチップサイズを縮小させることができる。
（４）構成した補償容量の容量値に見合った分の補償容量素子を削減することで、削減した補償容量素子のゲートリークによる半導体装置の消費電力の増加を防ぐことができる。
【００３９】
なお、前述の特許文献等の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【００４０】
１＿Ｕｐｐｅｒ、１＿Ｌｏｗｅｒ、２＿Ｌｏｗｅｒ、２＿Ｕｐｐｅｒ、３＿Ｌｏｗｅｒ、３＿Ｕｐｐｅｒ、４＿Ｕｐｐｅｒ、４＿Ｌｏｗｅｒ、５＿Ｃｅｎｔｅ、６＿Ｌｏｗｅｒ、７＿Ｕｐｐｅｒ、８＿Ｃｅｎｔｅｒ、９＿Ｕｐｐｅｒ、９＿Ｌｏｗｅｒ、１１＿Ｃｅｎｔｅｒ、１３＿Ｌｏｗｅｒ、１３＿Ｕｐｐｅｒ、１４＿Ｕｐｐｅｒ、１４＿Ｌｏｗｅｒ、１５＿Ｌｏｗｅｒ、１５＿Ｕｐｐｅｒ、１６＿Ｃｅｎｔｅｒ、１７＿Ｃｅｎｔｅｒ、ＣＭＰ１〜ＣＭＰ３  ダミーパターン
１０、１２  ビア
２０、半導体装置
ｎ２＿Ｍｅｓｈ＿Ｖ、ｎ３＿Ｍｅｓｈ＿Ｖ  電源配線
ｎ２＿Ｍｅｓｈ＿Ｇ、ｎ３＿Ｍｅｓｈ＿Ｇ  ＧＮＤ配線
【図１】
2010186941.tif 000003
【図２】
2010186941.tif 000004
【図３】
2010186941.tif 000005
【図４】
2010186941.tif 000006
【図５】
2010186941.tif 000007
【図６】
2010186941.tif 000008
【図７】
2010186941.tif 000009
【図８】
2010186941.tif 000010
【図９】
2010186941.tif 000011
【図１０】
2010186941.tif 000012
【図１１】
2010186941.tif 000013
【図１２】
2010186941.tif 000014