(57)【要約】【課題】  ブロック絶縁膜の最適化をはかることが可能な半導体装置を提供する。【解決手段】  半導体基板１０上に形成されたトンネル絶縁膜２０と、トンネル絶縁膜上に形成された電荷蓄積絶縁膜３０と、電荷蓄積絶縁膜上に形成されたブロック絶縁膜４０と、ブロック絶縁膜上に形成された制御ゲート電極５０とを備えた半導体装置であって、ブロック絶縁膜４０は、金属元素及び酸素を主成分として含有する第１の絶縁膜と、シリコン及び酸素を主成分として含有する第２の絶縁膜と、第１の絶縁膜と第２の絶縁膜との間に形成され且つ前記金属元素、シリコン及び酸素を主成分として含有する界面層とを含む。【選択図】      図５
2010021204.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成されたトンネル絶縁膜と、
前記トンネル絶縁膜上に形成された電荷蓄積絶縁膜と、
前記電荷蓄積絶縁膜上に形成されたブロック絶縁膜と、
前記ブロック絶縁膜上に形成された制御ゲート電極と、
を備えた半導体装置であって、
前記ブロック絶縁膜は、金属元素及び酸素を主成分として含有する第１の絶縁膜と、シリコン及び酸素を主成分として含有する第２の絶縁膜と、前記第１の絶縁膜と前記第２の絶縁膜との間に形成され且つ前記金属元素、シリコン及び酸素を主成分として含有する界面層と、を含む
ことを特徴とする半導体装置。
【請求項２】
半導体基板上に形成されたトンネル絶縁膜と、
前記トンネル絶縁膜上に形成された電荷蓄積絶縁膜と、
前記電荷蓄積絶縁膜上に形成されたブロック絶縁膜と、
前記ブロック絶縁膜上に形成された制御ゲート電極と、
を備えた半導体装置であって、
前記ブロック絶縁膜は、金属元素及び酸素を主成分として含有する第１の絶縁膜と、シリコン及び酸素を主成分として含有する第２の絶縁膜と、前記第１の絶縁膜と前記第２の絶縁膜との間に形成され且つ窒素を含有する界面層と、を含み、
前記界面層は、前記第１の絶縁膜及び前記第２の絶縁膜よりも高い窒素濃度を有する
ことを特徴とする半導体装置。
【請求項３】
半導体基板上に形成されたトンネル絶縁膜と、
前記トンネル絶縁膜上に形成された電荷蓄積絶縁膜と、
前記電荷蓄積絶縁膜上に形成されたブロック絶縁膜と、
前記ブロック絶縁膜上に形成された制御ゲート電極と、
を備えた半導体装置であって、
前記ブロック絶縁膜は、金属元素及び酸素を主成分として含有する第１の絶縁膜と、シリコン及び酸素を主成分として含有する第２の絶縁膜と、前記第１の絶縁膜と前記第２の絶縁膜との間に形成され且つ希ガス元素及びハロゲン元素から選択された所定元素を含有する界面層と、を含み、
前記界面層は、前記第１の絶縁膜及び前記第２の絶縁膜よりも高い前記所定元素の濃度を有する
ことを特徴とする半導体装置。
【請求項４】
半導体基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された電荷蓄積絶縁膜と、前記電荷蓄積絶縁膜上に形成されたブロック絶縁膜と、前記ブロック絶縁膜上に形成された制御ゲート電極と、を備えた半導体装置の製造方法であって、
前記ブロック絶縁膜を形成する工程は、
金属元素及び酸素を主成分として含有する第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上にシリコン及び酸素を主成分として含有する第２の絶縁膜を形成する工程と、
前記第１の絶縁膜及び前記第２の絶縁膜に対して酸化性雰囲気で熱処理を施す工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項５】
半導体基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された電荷蓄積絶縁膜と、前記電荷蓄積絶縁膜上に形成されたブロック絶縁膜と、前記ブロック絶縁膜上に形成された制御ゲート電極と、を備えた半導体装置の製造方法であって、
前記ブロック絶縁膜を形成する工程は、
第１の成膜雰囲気で、金属元素及び酸素を主成分として含有する第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上にシリコン及び酸素を主成分として含有する第２の絶縁膜を形成する工程と、
前記第１の成膜雰囲気よりも酸化力の強い第２の成膜雰囲気で、前記第２の絶縁膜上に金属元素及び酸素を主成分として含有する第３の絶縁膜を形成する工程と、
を備えることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
電荷蓄積層に電荷トラップ用の電荷蓄積絶縁膜を用いた電荷トラップ型の不揮発性半導体メモリが提案されている（特許文献１参照）。この電荷トラップ型の不揮発性半導体メモリでは、トンネル絶縁膜を通して電荷蓄積絶縁膜に注入された電荷を、電荷蓄積絶縁膜中のトラップ準位にトラップさせることで、電荷蓄積絶縁膜に電荷が蓄積される。代表的な電荷トラップ型の不揮発性半導体メモリとしては、ＭＯＮＯＳ型或いはＳＯＮＯＳ型の不揮発性半導体メモリが知られている。
【０００３】
しかしながら、電荷トラップ型の不揮発性半導体メモリでは、電荷蓄積絶縁膜と制御ゲート電極との間に設けられたブロック絶縁膜の構成や形成方法について、必ずしも最適化がはかられているとは言えない。
【特許文献１】特開２００４−１５８８１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、ブロック絶縁膜の最適化をはかることが可能な半導体装置及びその製造方法を提供することを目的としている。
【課題を解決するための手段】
【０００５】
本発明の第１の視点に係る半導体装置は、半導体基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された電荷蓄積絶縁膜と、前記電荷蓄積絶縁膜上に形成されたブロック絶縁膜と、前記ブロック絶縁膜上に形成された制御ゲート電極と、を備えた半導体装置であって、前記ブロック絶縁膜は、金属元素及び酸素を主成分として含有する第１の絶縁膜と、シリコン及び酸素を主成分として含有する第２の絶縁膜と、前記第１の絶縁膜と前記第２の絶縁膜との間に形成され且つ前記金属元素、シリコン及び酸素を主成分として含有する界面層と、を含む。
【０００６】
本発明の第２の視点に係る半導体装置は、半導体基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された電荷蓄積絶縁膜と、前記電荷蓄積絶縁膜上に形成されたブロック絶縁膜と、前記ブロック絶縁膜上に形成された制御ゲート電極と、を備えた半導体装置であって、前記ブロック絶縁膜は、金属元素及び酸素を主成分として含有する第１の絶縁膜と、シリコン及び酸素を主成分として含有する第２の絶縁膜と、前記第１の絶縁膜と前記第２の絶縁膜との間に形成され且つ窒素を含有する界面層と、を含み、前記界面層は、前記第１の絶縁膜及び前記第２の絶縁膜よりも高い窒素濃度を有する。
【０００７】
本発明の第３の視点に係る半導体装置は、半導体基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された電荷蓄積絶縁膜と、前記電荷蓄積絶縁膜上に形成されたブロック絶縁膜と、前記ブロック絶縁膜上に形成された制御ゲート電極と、を備えた半導体装置であって、前記ブロック絶縁膜は、金属元素及び酸素を主成分として含有する第１の絶縁膜と、シリコン及び酸素を主成分として含有する第２の絶縁膜と、前記第１の絶縁膜と前記第２の絶縁膜との間に形成され且つ希ガス元素及びハロゲン元素から選択された所定元素を含有する界面層と、を含み、前記界面層は、前記第１の絶縁膜及び前記第２の絶縁膜よりも高い前記所定元素の濃度を有する。
【０００８】
本発明の第４の視点に係る半導体装置の製造方法は、半導体基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された電荷蓄積絶縁膜と、前記電荷蓄積絶縁膜上に形成されたブロック絶縁膜と、前記ブロック絶縁膜上に形成された制御ゲート電極と、を備えた半導体装置の製造方法であって、前記ブロック絶縁膜を形成する工程は、金属元素及び酸素を主成分として含有する第１の絶縁膜を形成する工程と、前記第１の絶縁膜上にシリコン及び酸素を主成分として含有する第２の絶縁膜を形成する工程と、前記第１の絶縁膜及び前記第２の絶縁膜に対して酸化性雰囲気で熱処理を施す工程と、を備える。
【０００９】
本発明の第５の視点に係る半導体装置の製造方法は、半導体基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された電荷蓄積絶縁膜と、前記電荷蓄積絶縁膜上に形成されたブロック絶縁膜と、前記ブロック絶縁膜上に形成された制御ゲート電極と、を備えた半導体装置の製造方法であって、前記ブロック絶縁膜を形成する工程は、第１の成膜雰囲気で、金属元素及び酸素を主成分として含有する第１の絶縁膜を形成する工程と、前記第１の絶縁膜上にシリコン及び酸素を主成分として含有する第２の絶縁膜を形成する工程と、前記第１の成膜雰囲気よりも酸化力の強い第２の成膜雰囲気で、前記第２の絶縁膜上に金属元素及び酸素を主成分として含有する第３の絶縁膜を形成する工程と、を備える。
【発明の効果】
【００１０】
本発明によれば、ブロック絶縁膜の最適化をはかることが可能となる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施形態を図面を参照して説明する。なお、以下の各実施形態では、電荷蓄積層に電荷トラップ用の電荷蓄積絶縁膜を用いた電荷トラップ型の不揮発性半導体メモリについて説明する。
【００１２】
（実施形態１）
図１〜図５は、本実施形態に係る半導体装置（不揮発性半導体メモリ）の基本的な製造方法を模式的に示した断面図である。図１（ａ）〜図５（ａ）はチャネル長方向（ビット線方向）に沿った断面図であり、図１（ｂ）〜図５（ｂ）はチャネル幅方向（ワード線方向）に沿った断面図である。
【００１３】
まず、図１に示すように、所望の不純物元素がされたドーピングされた半導体基板（シリコン基板）１０上に、トンネル絶縁膜２０として、厚さ５ｎｍ程度のシリコン酸化膜を熱酸化法によって形成する。続いて、トンネル絶縁膜２０上に、電荷蓄積絶縁膜３０として、厚さ５ｎｍ程度のシリコン窒化膜をＣＶＤ（chemical vapor deposition）法で形成する。
【００１４】
次に、電荷蓄積絶縁膜３０上に、下層絶縁膜４１、中間絶縁膜４２及び上層絶縁膜４３が積層されたブロック絶縁膜４０を形成する。ブロック絶縁膜４０には、下層絶縁膜４１と中間絶縁膜４２との間に形成された界面層（図示せず）、及び上層絶縁膜４３と中間絶縁膜４２との間に形成された界面層（図示せず）が含まれている。なお、ブロック絶縁膜４０の構成及び形成方法の詳細については後述する。
【００１５】
次に、図２に示すように、ブロック絶縁膜４０上に、下層制御ゲート電極膜５１として、厚さ３０ｎｍ程度のポリシリコン膜をＣＶＤ法で形成する。続いて、下層制御ゲート電極膜５１上に、マスク膜６０をＣＶＤ法で形成する。さらに、マスク膜６０上に、ビット線方向に延伸したフォトレジストパターン（図示せず）を形成する。このフォトレジストパターンをマスクとして用いて、マスク膜６０、下層制御ゲート電極膜５１、ブロック絶縁膜４０、電荷蓄積絶縁膜３０、トンネル絶縁膜２０及び半導体基板１０をＲＩＥ（reactive ion etching）法によってエッチングする。その結果、ビット線方向に延伸した深さ１００ｎｍ程度の素子分離溝が形成され、隣接する素子分離溝の間に素子領域が形成される。素子分離溝の幅及び素子領域の幅はいずれも、５０ｎｍ程度である。その後、全面に素子分離絶縁膜としてシリコン酸化膜を堆積し、素子分離溝を素子分離絶縁膜で埋める。さらに、ＣＭＰ（chemical mechanical polishing）法によって素子分離絶縁膜を平坦化し、マスク膜６０を露出させる。これにより、素子分離溝が素子分離絶縁膜で埋められた素子分離領域７０が得られる。
【００１６】
次に、図３に示すように、マスク膜６０をウェットエッチングによって選択的に除去し、下層制御ゲート電極膜５１を露出させる。続いて、全面に上層制御ゲート電極膜５２として、多結晶シリコン及びタングステンシリサイドの積層膜（厚さ１００ｎｍ程度）をＣＶＤ法で形成する。
【００１７】
次に、図４に示すように、マスク膜８０としてシリコン窒化膜をＣＶＤ法で形成する。さらに、マスク膜８０上に、ワード線方向に延伸したフォトレジストパターン（図示せず）を形成する。このフォトレジストパターンをマスクとして用いて、マスク膜８０、上層制御ゲート電極膜５２、下層制御ゲート電極膜５１、ブロック絶縁膜４０、電荷蓄積絶縁膜３０及びトンネル絶縁膜２０をＲＩＥ法によってエッチングする。これにより、下層制御ゲート電極膜５１及び上層制御ゲート電極膜５２で形成された制御ゲート電極５０のパターンが得られる。制御ゲート電極５０のパターン幅及び制御ゲート電極５０間のスペース幅は、いずれも５０ｎｍ程度である。
【００１８】
次に、図５に示すように、上記のようにして得られたゲート構造をマスクとして用いて、半導体基板１０の表面領域に不純物元素をイオン注入する。さらに、熱処理を行って、ソース／ドレイン領域（不純物拡散層）９０を形成する。このようにして、半導体基板１０上に形成されたトンネル絶縁膜２０と、トンネル絶縁膜２０上に形成された電荷蓄積絶縁膜３０と、電荷蓄積絶縁膜３０上に形成されたブロック絶縁膜４０と、ブロック絶縁膜４０上に形成された制御ゲート電極５０と、ソース／ドレイン領域（不純物拡散層）９０とを備えた電荷トラップ型のメモリセルトランジスタが得られる。その後、ＣＶＤ法によって層間絶縁膜１００を形成する。さらに、公知の技術を用いて配線等を形成して、半導体装置（不揮発性半導体メモリ）が得られる。
【００１９】
上述した電荷トラップ型の不揮発性半導体メモリセル（メモリセルトランジスタ）では、制御ゲート電極５０と半導体基板１０との間に適当な電圧を印加することで、トンネル絶縁膜２０を介して半導体基板１０と電荷蓄積絶縁膜３０との間で電荷の充放電が行われる。具体的には、トンネル絶縁膜２０を通して電荷蓄積絶縁膜３０に注入された電荷を、電荷蓄積絶縁膜３０中のトラップ準位にトラップさせることで、電荷蓄積絶縁膜３０に電荷が蓄積される。
【００２０】
なお、上述した半導体装置では、図５（ｂ）に示すように、電荷蓄積絶縁膜３０及びブロック絶縁膜４０が素子分離領域７０によって分断されているが、これらが素子分離領域７０によって分断されていない構成を採用することも可能である。
【００２１】
図６は、ブロック絶縁膜４０の詳細な構成を模式的に示した断面図である。
【００２２】
ブロック絶縁膜４０は、下層絶縁膜４１、中間絶縁膜４２及び上層絶縁膜４３の積層構造を有している。下層絶縁膜４１及び上層絶縁膜４３は、少なくとも金属元素及び酸素を主成分として含有する。一般的には、下層絶縁膜４１及び上層絶縁膜４３として金属酸化物膜が用いられる。中間絶縁膜４２は、少なくともシリコン及び酸素を主成分として含有する。一般的には、中間絶縁膜４２としてシリコン酸化膜が用いられる。中間絶縁膜４２には、窒素等の元素が含有されていてもよい。下層絶縁膜４１の誘電率及び上層絶縁膜４３の誘電率は、中間絶縁膜４２の誘電率よりも高い。また、ブロック絶縁膜４０には、下層絶縁膜４１と中間絶縁膜４２との間に形成された界面層４４と、上層絶縁膜４３と中間絶縁膜４２との間に形成された界面層４５が含まれている。
【００２３】
上述したように、ブロック絶縁膜４０は、下層絶縁膜４１、中間絶縁膜４２及び上層絶縁膜４３の積層構造を有している。下層絶縁膜４１及び上層絶縁膜４３として用いられる金属酸化物膜は、誘電率が高く、高電界（高電圧）印加時におけるリーク耐性（高電界リーク耐性）に優れている。しかしながら、金属酸化物膜は、シリコン酸化膜に比べてトラップ準位密度が高いため、低電界（低電圧）印加時におけるリーク耐性（低電界リーク耐性）はシリコン酸化膜よりも劣る。本実施形態のブロック絶縁膜４０は、金属酸化物を主成分とする下層絶縁膜４１と、シリコン酸化物を主成分とする中間絶縁膜４２と、金属酸化物を主成分とする上層絶縁膜４３との積層構造を有している。そのため、下層絶縁膜４１及び上層絶縁膜４３によって高電界リーク耐性を確保し、中間絶縁膜４２によって低電界リーク耐性を確保することができる。したがって、ブロック絶縁膜４０のリーク電流を抑制することが可能である。また、以下に述べるように、界面層４４及び４５を設けることにより、より一層、リーク電流を抑制することが可能である。
【００２４】
図７は、図６に示したブロック絶縁膜４０の電荷トラップ準位密度の分布を模式的に示した図である。図７に示すように、中間絶縁膜４２は、下層絶縁膜４１及び上層絶縁膜４３に比べてトラップ準位密度が非常に低い。また、界面層４４及び界面層４５では、中間絶縁膜４２、下層絶縁膜４１及び上層絶縁膜４３に比べてトラップ準位密度が非常に高くなっている。例えば、界面層４４及び４５のトラップ準位密度は、１×１０11〜１×１０15／ｃｍ2程度である。
【００２５】
図８は、本実施形態のメモリセルトランジスタの書き込み動作時におけるエネルギーバンド構造を示した図である。図９は、本実施形態の比較例に係るメモリセルトランジスタの書き込み動作時におけるエネルギーバンド構造を示した図である。
【００２６】
上述したように、本実施形態のメモリセルトランジスタでは、図６に示すように、下層絶縁膜４１と中間絶縁膜４２との間に界面層４４が形成され、上層絶縁膜４３と中間絶縁膜４２との間に界面層４５が形成されている。そのため、図８に示すように、書き込み動作に伴い、界面層４４及び４５のトラップ準位に電荷（図の例では電子）がトラップされる。その結果、トラップされた電荷（特に、界面層４４にトラップされた電荷）によって、下層絶縁膜４１に印加される電界が弱められる。したがって、トンネル電流に対する実効的なバリア性が向上し、ブロック絶縁膜のリーク電流を抑制することができる。
【００２７】
なお、メモリセルトランジスタの消去動作時にも、上述した原理と同様の原理により、ブロック絶縁膜のリーク電流が抑制される。すなわち、消去動作に伴い、界面層４４及び４５のトラップ準位に電荷がトラップされ、トラップされた電荷（特に、界面層４５にトラップされた電荷）によって、上層絶縁膜４３に印加される電界が弱められる。その結果、トンネル電流に対する実効的なバリア性が向上し、ブロック絶縁膜のリーク電流を抑制することができる。
【００２８】
また、界面層４４は下層絶縁膜４１と中間絶縁膜４２との界面に形成され、界面層４５は上層絶縁膜４３と中間絶縁膜４２との界面に形成される。そのため、界面層４４及び４５は電荷蓄積絶縁膜３０及び制御ゲート電極５０対して一定の距離があり、電荷のデトラップによる電荷保持特性の劣化を抑制することも可能である。
【００２９】
以上のように、本実施形態のブロック絶縁膜４０は、下層絶縁膜４１、中間絶縁膜４２及び上層絶縁膜４３の積層構造を有し、且つ、トラップ準位密度の高い界面層４４及び４５を有している。したがって、ブロック絶縁膜４０のリーク電流を大幅に抑制することができ、特性や信頼性に優れた不揮発性半導体メモリを得ることができる。
【００３０】
以下、本実施形態におけるメモリセルトランジスタの具体的な構成及び製造方法について説明する。
【００３１】
（具体例１）
図１０は、本実施形態の第１の具体例の製造方法の一部を模式的に示した断面図である。なお、基本的な製造方法は、図１〜図５に示した方法と同様であり、主としてブロック絶縁膜の製造方法について説明する。
【００３２】
図１の工程で電荷蓄積絶縁膜３０を形成した後、図１０（ａ）に示すように、電荷蓄積絶縁膜３０上に、ブロック絶縁膜の下層絶縁膜４１となる金属酸化物膜を形成する。金属酸化物膜としてはアルミニウム酸化物膜（アルミナ膜）を用いる。具体的には、トリメチルアルミニウム及び水蒸気を原料ガスとして用いたＡＬＤ（atomic layer deposition）法により、成膜温度３００℃で、厚さ４ｎｍ程度のアルミナ膜４１を形成する。窒素雰囲気中にて、１０００℃で１分間の熱処理を行った後、アルミナ膜４１上に、ブロック絶縁膜の中間絶縁膜４２となるシリコン酸化膜を形成する。具体的には、亜酸化窒素及びジクロルシランを原料ガスとして用いたＣＶＤ（chemical vapor deposition）法により、成膜温度８００℃で、厚さ３ｎｍ程度のシリコン酸化膜４２を形成する。続いて、シリコン酸化膜４２上に、ブロック絶縁膜の上層絶縁膜４３となる金属酸化物膜を形成する。金属酸化物膜としてはアルミナ膜を用い、ＡＬＤ法により厚さ４ｎｍ程度のアルミナ膜４３を形成する。アルミナ膜４３の具体的な成膜条件は、上述したアルミナ膜４１の成膜条件と同じである。
【００３３】
次に、図１０（ｂ）に示すように、窒素雰囲気中にて、１０００℃で１分間の熱処理を行う。この熱処理により、アルミナ膜（下層絶縁膜）４１とシリコン酸化膜（中間絶縁膜）４２との界面に界面層４４ａが形成され、アルミナ膜（上層絶縁膜）４３とシリコン酸化膜（中間絶縁膜）４２との界面に界面層４５ａが形成される。界面層４４ａ及び４５ａはいずれも、アルミニウム、シリコン及び酸素を主成分として含有する。すなわち、熱処理によるアルミナ膜とシリコン酸化膜との界面反応によりアルミニウムシリケイトが形成され、界面層４４ａ及び４５ａが形成される。なお、一般的に言えば、界面層４４ａは、シリコン、酸素及び下層絶縁膜４１に含有される金属元素を主成分として含有する。界面層４５ａは、シリコン、酸素及び上層絶縁膜４３に含有される金属元素を主成分として含有する。
【００３４】
以後の工程は、図２〜図５に示した工程と同様であり、図５に示すようなメモリセルトランジスタが形成される。
【００３５】
図１１は、図１０（ｂ）の工程の熱処理温度と、ブロック絶縁膜４０のリーク電流密度との関係を示した図である。ブロック絶縁膜４０には、書き込み動作時の電界と同等の電界が印加されている。図１１に示すように、熱処理温度が増加すると、リーク電流は減少する。これは、電荷トラップの起源となるアルミニウムシリケイトが、熱処理温度が高いほど形成されやすいためである。ただし、熱処理温度が１１００℃以上になると、熱劣化によってメモリセルトランジスタの信頼性低下が起こる。したがって、熱処理温度は９００℃から１１００℃の範囲であることが好ましい。
【００３６】
このように、本具体例では、アルミナ膜（下層絶縁膜）４１、シリコン酸化膜（中間絶縁膜）４２及びアルミナ膜（上層絶縁膜）４３を形成した後に熱処理を行うことで、界面反応が生じる。この界面反応によって形成された金属シリケイトが、トラップ準位密度の高い界面層４４ａ及び４５ａとなる。したがって、すでに述べたように、ブロック絶縁膜４０のリーク電流を大幅に抑制することができ、特性や信頼性に優れた不揮発性半導体メモリを得ることが可能となる。
【００３７】
（具体例２）
図１２は、本実施形態の第２の具体例の製造方法の一部を模式的に示した断面図である。なお、基本的な製造方法は、図１〜図５に示した方法と同様であり、主としてブロック絶縁膜の製造方法について説明する。
【００３８】
図１の工程で電荷蓄積絶縁膜３０を形成した後、図１２（ａ）に示すように、電荷蓄積絶縁膜３０上に、ブロック絶縁膜の下層絶縁膜４１となる非晶質の金属酸化物膜を形成する。金属酸化物膜としてはハフニウム酸化物膜を用いる。具体的には、テトラエチルメチルアミノハフニウム及び水蒸気を原料ガスとして用いたＡＬＤ法により、成膜温度２００℃で、厚さ４ｎｍ程度のハフニウム酸化物膜４１を形成する。続いて、ハフニウム酸化物膜４１上に、ブロック絶縁膜の中間絶縁膜４２となるシリコン酸化膜を形成する。具体的には、亜酸化窒素及びジクロルシランを原料ガスとして用いたＣＶＤ法により、成膜温度８００℃で、厚さ３ｎｍ程度のシリコン酸化膜４２を形成する。続いて、シリコン酸化膜４２上に、ブロック絶縁膜の上層絶縁膜４３となる非晶質の金属酸化物膜を形成する。金属酸化物膜としてはハフニウム酸化物膜を用い、ＡＬＤ法により厚さ４ｎｍ程度のハフニウム酸化物膜４３を形成する。ハフニウム酸化物膜４３の具体的な成膜条件は、上述したハフニウム酸化物膜４１の成膜条件と同じである。
【００３９】
次に、図１２（ｂ）に示すように、窒素雰囲気中にて、８００℃で１分間の熱処理を行う。この熱処理により、ハフニウム酸化物膜（下層絶縁膜）４１とシリコン酸化膜（中間絶縁膜）４２との界面に界面層４４ｂが形成され、ハフニウム酸化物膜（上層絶縁膜）４３とシリコン酸化膜（中間絶縁膜）４２との界面に界面層４５ｂが形成される。界面層４４ｂ及び４５ｂはいずれも、ハフニウム、シリコン及び酸素を主成分として含有する。すなわち、熱処理によるハフニウム酸化物膜とシリコン酸化膜との界面反応によりハフニウムシリケイトが形成され、界面層４４ｂ及び４５ｂが形成される。一般的に言えば、界面層４４ｂは、シリコン、酸素及び下層絶縁膜４１に含有される金属元素を主成分として含有する。界面層４５ｂは、シリコン、酸素及び上層絶縁膜４３に含有される金属元素を主成分として含有する。
【００４０】
以後の工程は、図２〜図５に示した工程と同様であり、図５に示すようなメモリセルトランジスタが形成される。
【００４１】
このように、本具体例では、ハフニウム酸化物膜（下層絶縁膜）４１、シリコン酸化膜（中間絶縁膜）４２及びハフニウム酸化物膜（上層絶縁膜）４３を形成した後に熱処理を行うことで、界面反応が生じる。この界面反応によって形成された金属シリケイトが、トラップ準位密度の高い界面層４４ｂ及び４５ｂとなる。したがって、すでに述べたように、ブロック絶縁膜４０のリーク電流を大幅に抑制することができ、特性や信頼性に優れた不揮発性半導体メモリを得ることが可能となる。
【００４２】
また、本具体例では、下層絶縁膜４１及び上層絶縁膜４３は、非晶質のハフニウム酸化物膜で形成されている。図１２（ｂ）の熱処理により、ハフニウム酸化物膜４１及び４３は結晶化するが、シリコン酸化膜（中間絶縁膜）４２は非晶質状態を維持する。そのため、ハフニウム酸化物膜４１とシリコン酸化膜４２との界面、及びハフニウム酸化物膜４３とシリコン酸化膜４２との界面で、応力による歪みが発生する。その結果、トラップ準位密度をより増加させることができる。したがって、ブロック絶縁膜４０のリーク電流をより確実に抑制することが可能となる。
【００４３】
（具体例３）
図１３は、本実施形態の第３の具体例の製造方法の一部を模式的に示した断面図である。なお、基本的な製造方法は、図１〜図５に示した方法と同様であり、主としてブロック絶縁膜の製造方法について説明する。
【００４４】
図１の工程で電荷蓄積絶縁膜３０を形成した後、図１３（ａ）に示すように、電荷蓄積絶縁膜３０上に、ブロック絶縁膜の下層絶縁膜４１となる金属酸化物膜を形成する。金属酸化物膜としてはハフニウム酸化物膜を用いる。具体的には、テトラエチルメチルアミノハフニウム及び水蒸気を原料ガスとして用いたＡＬＤ法により、成膜温度３００℃で、厚さ４ｎｍ程度のハフニウム酸化物膜４１を形成する。続いて、ハフニウム酸化物膜４１の表面領域を、窒素ラジカルによって窒化する。このラジカル窒化処理は、圧力１０Ｐａの窒素を含む雰囲気下で行われ、処理温度は３００℃である。このラジカル窒化処理により、ハフニウム酸化物膜４１の表面に、窒素を含有する界面層４４ｃが形成される。
【００４５】
次に、図１３（ｂ）に示すように、界面層４４ｃ上に、ブロック絶縁膜の中間絶縁膜４２となるシリコン酸化膜を形成する。具体的には、亜酸化窒素及びジクロルシランを原料ガスとして用いたＣＶＤ法により、成膜温度８００℃で、厚さ３ｎｍ程度のシリコン酸化膜４２を形成する。続いて、シリコン酸化膜４２の表面領域を、窒素ラジカルによって窒化する。このラジカル窒化処理の条件は、上述したハフニウム酸化物膜４１のラジカル窒化処理の条件と同じである。このラジカル窒化処理により、シリコン酸化膜４２の表面に、窒素を含有する界面層４５ｃが形成される。
【００４６】
次に、図１３（ｃ）に示すように、界面層４５ｃ上に、ブロック絶縁膜の上層絶縁膜４３となる金属酸化物膜を形成する。金属酸化物膜としてはハフニウム酸化物膜を用い、ＡＬＤ法により厚さ４ｎｍ程度のハフニウム酸化物膜４３を形成する。ハフニウム酸化物膜４３の具体的な成膜条件は、上述したハフニウム酸化物膜４１の成膜条件と同じである。
【００４７】
このようにして、ハフニウム酸化物膜（下層絶縁膜）４１とシリコン酸化膜（中間絶縁膜）４２との界面に界面層４４ｃが形成され、ハフニウム酸化物膜（上層絶縁膜）４３とシリコン酸化膜（中間絶縁膜）４２との界面に界面層４５ｃが形成されたブロック絶縁膜４０が得られる。界面層４４ｃ及び４５ｃはいずれも、ハフニウム酸化物膜（下層絶縁膜）４１、シリコン酸化膜（中間絶縁膜）４２及びハフニウム酸化物膜（上層絶縁膜）４３よりも高い窒素濃度を有している。
【００４８】
以後の工程は、図２〜図５に示した工程と同様であり、図５に示すようなメモリセルトランジスタが形成される。
【００４９】
このように、本具体例では、ハフニウム酸化物膜（下層絶縁膜）４１の表面領域を窒化して界面層４４ｃを形成し、シリコン酸化膜（中間絶縁膜）４２の表面領域を窒化して界面層４５ｃを形成する。界面層４４ｃ及び４５ｃには、窒素に起因して多数の電荷トラップが形成される。例えば、窒素の導入によって多数のダングリングボンドが生成され、これが電荷トラップとして作用する。その結果、トラップ準位密度の高い界面層４４ｃ及び４５ｃが得られる。したがって、すでに述べたように、ブロック絶縁膜４０のリーク電流を大幅に抑制することができ、特性や信頼性に優れた不揮発性半導体メモリを得ることが可能となる。
【００５０】
なお、上述した例では、窒化処理としてラジカル窒化を用いたが、例えば熱窒化処理を用いてもよい。
【００５１】
（具体例４）
図１４は、本実施形態の第４の具体例の製造方法の一部を模式的に示した断面図である。なお、基本的な製造方法は、図１〜図５に示した方法と同様であり、主としてブロック絶縁膜の製造方法について説明する。
【００５２】
図１の工程で電荷蓄積絶縁膜３０を形成した後、図１４（ａ）に示すように、電荷蓄積絶縁膜３０上に、ブロック絶縁膜の下層絶縁膜４１となる金属酸化物膜を形成する。金属酸化物膜としてはハフニウム酸化物膜を用いる。具体的には、テトラエチルメチルアミノハフニウム及び水蒸気を原料ガスとして用いたＡＬＤ法により、成膜温度３００℃で、厚さ４ｎｍ程度のハフニウム酸化物膜４１を形成する。続いて、アルゴンガス雰囲気下において、１０００℃で１分間の熱処理を行う。この熱処理により、ハフニウム酸化物膜４１の表面に、アルゴン（Ａｒ）を含有する界面層４４ｄが形成される。
【００５３】
次に、図１４（ｂ）に示すように、界面層４４ｃ上に、ブロック絶縁膜の中間絶縁膜４２となるシリコン酸化膜を形成する。具体的には、亜酸化窒素及びジクロルシランを原料ガスとして用いたＣＶＤ法により、成膜温度８００℃で、厚さ３ｎｍ程度のシリコン酸化膜４２を形成する。続いて、アルゴンガス雰囲気下において、１０００℃で１分間の熱処理を行う。このラジカル窒化処理により、シリコン酸化膜４２の表面に、アルゴン（Ａｒ）を含有する界面層４５ｄが形成される。
【００５４】
次に、図１４（ｃ）に示すように、界面層４５ｄ上に、ブロック絶縁膜の上層絶縁膜４３となる金属酸化物膜を形成する。金属酸化物膜としてはハフニウム酸化物膜を用い、ＡＬＤ法により厚さ４ｎｍ程度のハフニウム酸化物膜４３を形成する。ハフニウム酸化物膜４３の具体的な成膜条件は、上述したハフニウム酸化物膜４１の成膜条件と同じである。
【００５５】
このようにして、ハフニウム酸化物膜（下層絶縁膜）４１とシリコン酸化膜（中間絶縁膜）４２との界面に界面層４４ｄが形成され、ハフニウム酸化物膜（上層絶縁膜）４３とシリコン酸化膜（中間絶縁膜）４２との界面に界面層４５ｄが形成されたブロック絶縁膜４０が得られる。界面層４４ｄ及び４５ｄはいずれも、ハフニウム酸化物膜（下層絶縁膜）４１、シリコン酸化膜（中間絶縁膜）４２及びハフニウム酸化物膜（上層絶縁膜）４３よりも高いアルゴン濃度を有している。
【００５６】
以後の工程は、図２〜図５に示した工程と同様であり、図５に示すようなメモリセルトランジスタが形成される。
【００５７】
このように、本具体例では、ハフニウム酸化物膜（下層絶縁膜）４１の表面にアルゴンを含有する界面層４４ｄを形成し、シリコン酸化膜（中間絶縁膜）４２の表面にアルゴンを含有する界面層４５ｄを形成する。界面層４４ｄ及び４５ｄでは、アルゴンに起因して多数の電荷トラップが形成される。例えば、アルゴンの導入によって絶縁膜を構成する原子のネットワーク構造に歪みが生じ、これが電荷トラップとして作用する。その結果、トラップ準位密度の高い界面層４４ｄ及び４５ｄが得られる。したがって、すでに述べたように、ブロック絶縁膜４０のリーク電流を大幅に抑制することができ、特性や信頼性に優れた不揮発性半導体メモリを得ることが可能となる。
【００５８】
なお、上述した例では、アルゴン雰囲気下で熱処理を行ったが、一般的には、希ガス元素及びハロゲン元素から選択された所定元素を含んだ雰囲気下で熱処理を行うことが可能である。この場合にも、上述した構成と同様の構成が得られ、上述した効果と同様の効果が得られる。例えば、希ガス元素としてはアルゴン、クリプトン或いはキセノン等を用いることができ、ハロゲン元素としては臭素等を用いることができる。特に、イオン半径の大きな元素を用いた場合には、上述したネットワーク構造の歪みが大きくなり、界面層４４ｄ及び４５ｄのトラップ準位密度を高めることができる。
【００５９】
以上、本発明の第１の実施形態について説明したが、本実施形態は以下のような変更が可能である。
【００６０】
上述した実施形態では、下層絶縁膜４１と中間絶縁膜４２との界面及び上層絶縁膜４３と中間絶縁膜４２との界面にのみ、電荷トラップ準位密度が高い層（界面層４４及び４５）を設けていたが、界面層４４及び４５に加えてさらに中間絶縁膜４２中にも電荷トラップ準位密度が高い層を設けてもよい。このような構成であっても、上述した実施形態と同様の効果を得ることが可能である。
【００６１】
また、上述した実施形態では、ブロック絶縁膜４０を下層絶縁膜４１、中間絶縁膜４２及び上層絶縁膜４３で形成したが、ブロック絶縁膜４０の構成は上述した実施形態の構成には限定されない。一般的には、ブロック絶縁膜４０は、金属元素及び酸素を主成分として含有する第１の絶縁膜と、シリコン及び酸素を主成分として含有する第２の絶縁膜と、第１の絶縁膜と第２の絶縁膜との界面に形成された界面層とを含む。界面層は、第１の絶縁膜及び第２の絶縁膜よりもトラップ準位密度が高い。また、第１の絶縁膜の誘電率は、第２の絶縁膜の誘電率よりも高い。例えば、第１の絶縁膜には、上述した実施形態で述べたような金属酸化物膜を用いることができ、第２の絶縁膜には、上述した実施形態で述べたようなシリコン酸化膜を用いることができる。界面層にも、上述した実施形態で述べたような界面層を用いることができる。以下、図１５を参照して具体的に説明する。
【００６２】
図１５（ａ）は、ブロック絶縁膜４０の第１の変更例の構成を模式的に示した断面図である。図１５（ａ）に示すように、ブロック絶縁膜４０は、金属元素及び酸素を主成分として含有する下層絶縁膜（第１の絶縁膜）４１１と、シリコン及び酸素を主成分として含有する上層絶縁膜（第２の絶縁膜）４１２と、下層絶縁膜４１１と上層絶縁膜４１２との界面に形成された界面層４１３とを有している。このような構成でも、上述した実施形態と同様、高いトラップ準位密度を有する界面層４１３により、トンネル電流に対する実効的なバリア性を向上させることができ、ブロック絶縁膜のリーク電流を抑制することが可能となる。
【００６３】
図１５（ｂ）は、ブロック絶縁膜４０の第２の変更例の構成を模式的に示した断面図である。図１５（ｂ）に示すように、ブロック絶縁膜４０は、シリコン及び酸素を主成分として含有する下層絶縁膜（第２の絶縁膜）４２１と、金属元素及び酸素を主成分として含有する上層絶縁膜（第１の絶縁膜）４２２と、下層絶縁膜４２１と上層絶縁膜４２２との界面に形成された界面層４２３とを有している。このような構成でも、上述した実施形態と同様、高いトラップ準位密度を有する界面層４２３により、トンネル電流に対する実効的なバリア性を向上させることができ、ブロック絶縁膜のリーク電流を抑制することが可能となる。
【００６４】
図１５（ｃ）は、ブロック絶縁膜４０の第３の変更例の構成を模式的に示した断面図である。図１５（ｃ）に示すように、ブロック絶縁膜４０は、金属元素及び酸素を主成分として含有する下層絶縁膜（第１の絶縁膜）４３１と、シリコン及び酸素を主成分として含有する中間絶縁膜（第２の絶縁膜）４３２と、金属元素及び酸素を主成分として含有する上層絶縁膜（第１の絶縁膜）４３３と、下層絶縁膜４３１と中間絶縁膜４３２との界面に形成された界面層４３４と、上層絶縁膜４３３と中間絶縁膜４３２との界面に形成された界面層４３５とを有している。このような構成でも、上述した実施形態と同様、高いトラップ準位密度を有する界面層４３４及び４３５により、トンネル電流に対する実効的なバリア性を向上させることができ、ブロック絶縁膜のリーク電流を抑制することが可能となる。
【００６５】
上述した第１〜第３の変更例に係るブロック絶縁膜４０は、第１〜第４の具体例に説明した方法と同様の方法を用いて形成することが可能である。
【００６６】
また、ブロック絶縁膜４０は、金属元素及び酸素を主成分として含有する第１の絶縁膜と、シリコン及び酸素を主成分として含有する第２の絶縁膜と、第１の絶縁膜と第２の絶縁膜との界面に形成された界面層とを含んでいれば、４層以上の積層構造であってもよい。例えば、金属元素及び酸素を主成分として含有する絶縁膜Ａと、シリコン及び酸素を主成分として含有する絶縁膜Ｂと、金属元素及び酸素を主成分として含有する絶縁膜Ｃと、シリコン及び酸素を主成分として含有する絶縁膜Ｄと、金属元素及び酸素を主成分として含有する絶縁膜Ｅとが当該順序で積層され、各絶縁膜間にトラップ準位密度の高い界面層が形成された構造等を採用することが可能である。
【００６７】
（実施形態２）
次に、本発明の第２の実施形態について説明する。なお、本実施形態に係る半導体装置の基本的な構成や基本的な製造方法は第１の実施形態と同様であるため、第１の実施形態で述べた事項については説明を省略する。
【００６８】
図１６は、本実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。基本的な製造方法は、第１の実施形態の図１〜図５に示した方法と同様であり、主としてブロック絶縁膜の製造方法について説明する。
【００６９】
図１の工程で電荷蓄積絶縁膜３０を形成した後、図１６（ａ）に示すように、電荷蓄積絶縁膜３０上に、ブロック絶縁膜の下層絶縁膜４１となる金属酸化物膜を形成する。金属酸化物膜としてはアルミニウム酸化物膜（アルミナ膜）を用いる。具体的には、トリメチルアルミニウム及び水蒸気を原料ガスとして用いたＡＬＤ法により、成膜温度３００℃で、厚さ４ｎｍ程度のアルミナ膜４１を形成する。窒素雰囲気中にて、１０００℃で１分間の熱処理を行った後、アルミナ膜４１上に、ブロック絶縁膜の中間絶縁膜４２となるシリコン酸化膜を形成する。具体的には、亜酸化窒素及びジクロルシランを原料ガスとして用いたＣＶＤ法により、成膜温度８００℃で、厚さ３ｎｍ程度のシリコン酸化膜４２を形成する。その後、アルミナ膜（下層絶縁膜）４１及びシリコン酸化膜（中間絶縁膜）４２の積層膜に対して、酸化性雰囲気で熱処理を施す。具体的には、２ｋＰａの水蒸気（Ｈ2Ｏ）を含む雰囲気下において、８００℃で１分間の熱処理を行う。
【００７０】
次に、図１６（ｂ）に示すように、シリコン酸化膜４２上に、ブロック絶縁膜の上層絶縁膜４３となる金属酸化物膜を形成する。金属酸化物膜としてはアルミナ膜を用い、ＡＬＤ法により厚さ４ｎｍ程度のアルミナ膜４３を形成する。アルミナ膜４３の具体的な成膜条件は、上述したアルミナ膜４１の成膜条件と同じである。さらに、窒素雰囲気中にて、１０００℃で１分間の熱処理を行う。なお、この熱処理により、第１の実施形態で述べたような界面層が形成されるが、ここでは界面層は図示していない。
【００７１】
以後の工程は、図２〜図５に示した工程と同様であり、図５に示すようなメモリセルトランジスタが形成される。
【００７２】
アルミナ膜４１上にシリコン酸化膜４２を形成すると、シリコン酸化膜４２の成膜ガス（原料ガス）に含有された水素や塩素によってアルミナ膜４１が還元され、アルミナ膜４１中に酸素欠損が発生する。その結果、アルミナ膜４１の欠陥に起因してリーク電流が増大し、メモリセルの電荷保持特性が劣化してしまう。本実施形態では、アルミナ膜４１上にシリコン酸化膜４２を形成した後、水蒸気（Ｈ2Ｏ）を含む雰囲気下で熱処理を行う。この熱処理により、アルミナ膜４１中の酸素欠損が補償される。その結果、アルミナ膜４１の欠陥に起因したリーク電流の増大を抑制することができ、メモリセルの電荷保持特性を向上させることができる。したがって、ブロック絶縁膜４０のリーク電流を抑制することができ、特性や信頼性に優れた不揮発性半導体メモリを得ることができる。
【００７３】
図１７は、上述した水蒸気雰囲気下での熱処理を行った場合の、電荷保持特性の熱処理温度依存性を示した図である。図１８は、上述した水蒸気雰囲気下での熱処理温度と、絶縁膜全体（トンネル絶縁膜、電荷蓄積絶縁膜及びブロック絶縁膜）の電気的な膜厚（シリコン酸化膜換算膜厚）との関係を示した図である。
【００７４】
図１７に示すように、メモリセルの電荷保持特性は、熱処理温度が高いほど良好である。一方、絶縁膜全体の電気的な膜厚は、熱処理温度が９００℃以上になると大幅に増加している。これは、水蒸気がブロック絶縁膜を通過して電荷蓄積絶縁膜を酸化しているためと考えられる。したがって、水蒸気雰囲気下での熱処理の温度は、７００から９００℃の範囲であることが好ましい。
【００７５】
なお、上述した実施形態では、水蒸気（Ｈ2Ｏ）を含む雰囲気下で熱処理を行ったが、一般的には酸化性雰囲気で熱処理を行うことができる。例えば、酸素ガス（Ｏ2ガス）を含む雰囲気、オゾンガス（Ｏ3ガス）を含む雰囲気、酸素ラジカルを含む雰囲気等で熱処理を行うことも可能である。ただし、以下の理由により、水蒸気を含む雰囲気下で熱処理を行うことが好ましい。
【００７６】
水蒸気（Ｈ2Ｏ）は、シリコン酸化膜中において、Ｓｉ−Ｏ結合のネットワークを置換しながら拡散反応が進行する。そのため、水蒸気は酸素欠損の修復能力が高い。また、水蒸気は、酸素を含有する絶縁膜中での拡散長が比較的大きい。そのため、シリコン酸化膜下のアルミナ膜を改質するのに適している。さらに、水蒸気は、オゾンや酸素ラジカルに比べて酸化力が弱いため、熱処理時に電荷蓄積絶縁膜を酸化しにくい。電荷蓄積絶縁膜が酸化されるとトラップ密度が減少し、メモリセルの書き込み／消去特性が劣化してしまう。以上のことから、水蒸気を含む雰囲気下での熱処理が好ましい。
【００７７】
また、上述した実施形態では、下層絶縁膜４１及び上層絶縁膜４３に用いる金属酸化物膜としてアルミナ膜を用いたが、ハフニウム酸化物膜やジルコニウム酸化物膜等を用いることも可能である。下層絶縁膜４１及び上層絶縁膜４３には一般的に、少なくとも金属元素及び酸素を主成分として含有する絶縁膜を用いることが可能である。また、上述した実施形態では、中間絶縁膜４２としてシリコン酸化膜を用いたが、中間絶縁膜４２には一般的に、少なくともシリコン及び酸素を主成分として含有する絶縁膜を用いることが可能である。中間絶縁膜４２には、窒素等の元素が含有されていてもよい。
【００７８】
また、シリコン酸化膜（中間絶縁膜）４２の成膜ガス（原料ガス）に水素及び塩素の少なくとも一方が含有されている場合に、上述した実施形態の方法は特に有効である。
【００７９】
また、上述した実施形態では、ブロック絶縁膜４０を下層絶縁膜４１、中間絶縁膜４２及び上層絶縁膜４３で形成したが、ブロック絶縁膜４０の構成は上述した実施形態の構成には限定されない。ブロック絶縁膜４０の形成工程が、金属元素及び酸素を主成分として含有する第１の絶縁膜上に、シリコン及び酸素を主成分として含有する第２の絶縁膜を形成する工程を含んでいれば、上述した実施形態の方法は適用可能である。したがって、ブロック絶縁膜４０が、第１の絶縁膜及び第２の絶縁膜の２層構造であってもよいし、４層以上の積層構造であってもよい。なお、第１の絶縁膜の誘電率は、第２の絶縁膜の誘電率よりも高いことが好ましい。
【００８０】
（実施形態３）
次に、本発明の第３の実施形態について説明する。なお、本実施形態に係る半導体装置の基本的な構成や基本的な製造方法は第１の実施形態と同様であるため、第１の実施形態で述べた事項については説明を省略する。
【００８１】
図１９は、本実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。基本的な製造方法は、第１の実施形態の図１〜図５に示した方法と同様であり、主としてブロック絶縁膜の製造方法について説明する。
【００８２】
図１の工程で電荷蓄積絶縁膜３０を形成した後、図１９（ａ）に示すように、電荷蓄積絶縁膜３０上に、ブロック絶縁膜の下層絶縁膜４１となる金属酸化物膜を形成する。金属酸化物膜としてはアルミニウム酸化物膜（アルミナ膜）を用いる。具体的には、トリメチルアルミニウム及び水蒸気（Ｈ2Ｏ）を原料ガスとして用いたＡＬＤ法により、成膜温度３００℃で、厚さ４ｎｍ程度のアルミナ膜４１を形成する。すなわち、酸化力が相対的に弱い水蒸気を酸化剤として含有した成膜雰囲気下で、アルミナ膜４１を形成する。
【００８３】
次に、図１９（ｂ）に示すように、窒素雰囲気中にて、１０００℃で１分間の熱処理を行った後、アルミナ膜４１上に、ブロック絶縁膜の中間絶縁膜４２となるシリコン酸化膜を形成する。具体的には、亜酸化窒素及びジクロルシランを原料ガスとして用いたＣＶＤ法により、成膜温度８００℃で、厚さ３ｎｍ程度のシリコン酸化膜４２を形成する。続いて、シリコン酸化膜４２上に、ブロック絶縁膜の上層絶縁膜４３となる金属酸化物膜を形成する。金属酸化物膜としてはアルミナ膜を用いる。具体的には、トリメチルアルミニウム及びオゾン（Ｏ3）を原料ガスとして用いたＡＬＤ法により、成膜温度３００℃で、厚さ４ｎｍ程度のアルミナ膜４３を形成する。すなわち、酸化力が相対的に強いオゾンを酸化剤として含有した成膜雰囲気下で、アルミナ膜４３を形成する。さらに、窒素雰囲気中にて、１０００℃で１分間の熱処理を行う。なお、この熱処理により、第１の実施形態で述べたような界面層が形成されるが、ここでは界面層は図示していない。
【００８４】
以後の工程は、図２〜図５に示した工程と同様であり、図５に示すようなメモリセルトランジスタが形成される。
【００８５】
上述したように、本実施形態では、アルミナ膜（上層絶縁膜）４３を形成する際の酸化剤としてオゾンを用いている。オゾンは酸化力が強いため、アルミナ膜中の酸素欠損や残留不純物を減少させることができる。そのため、アルミナ膜中の欠陥に起因したリーク電流や、欠陥にトラップされた電子のデトラップを抑制することができ、良好な電荷保持特性を得ることができる。しかしながら、アルミナ膜（下層絶縁膜）４１を形成する際の酸化剤としてオゾンを用いると、電荷蓄積絶縁膜（シリコン窒化膜）３０が酸化されてしまう。電荷蓄積絶縁膜が酸化されるとトラップ密度が減少し、メモリセルの書き込み／消去特性が劣化してしまう。
【００８６】
本実施形態では、アルミナ膜（下層絶縁膜）４１を形成する際の酸化剤として、酸化力の弱い水蒸気（Ｈ2Ｏ）を用いるため、電荷蓄積絶縁膜３０の酸化を抑制することができる。一方、アルミナ膜（上層絶縁膜）４３を形成する際の酸化剤として、酸化力の強いオゾン（Ｏ3）を用いている。そのため、上述したように、アルミナ膜中の欠陥に起因したリーク電流や電荷のデトラップを抑制することができ、良好な電荷保持特性を得ることができる。したがって、電荷蓄積絶縁膜３０の酸化を防止できるとともに、ブロック絶縁膜４０のリーク電流を抑制することができ、特性や信頼性に優れた不揮発性半導体メモリを得ることができる。
【００８７】
なお、上述した実施形態では、下層絶縁膜４１及び上層絶縁膜４３に用いる金属酸化物膜としてアルミナ膜を用いたが、ハフニウム酸化物膜やジルコニウム酸化物膜等を用いることも可能である。下層絶縁膜（第１の絶縁膜）４１及び上層絶縁膜（第３の絶縁膜）４３には一般的に、少なくとも金属元素及び酸素を主成分として含有する絶縁膜を用いることが可能である。また、上述した実施形態では、中間絶縁膜４２としてシリコン酸化膜を用いたが、中間絶縁膜（第２の絶縁膜）４２には一般的に、少なくともシリコン及び酸素を主成分として含有する絶縁膜を用いることが可能である。中間絶縁膜４２には、窒素等の元素が含有されていてもよい。なお、第１の絶縁膜及び第３の絶縁膜の誘電率は、第２の絶縁膜の誘電率よりも高いことが好ましい。
【００８８】
また、上述した実施形態では、アルミナ膜（下層絶縁膜）４１を形成する際に酸化力の弱い水蒸気を用い、アルミナ膜（上層絶縁膜）４３を形成する際に酸化力の強いオゾンを用いたが、本実施形態はこの方法に限定されない。一般的には、酸化力が相対的に弱い第１の成膜雰囲気で、金属元素及び酸素を主成分として含有する下層絶縁膜（第１の絶縁膜）４１を形成し、第１の成膜雰囲気よりも酸化力の強い第２の成膜雰囲気で、金属元素及び酸素を主成分として含有する上層絶縁膜４３（第３の絶縁膜）を形成することが可能である。具体的には、第１の成膜雰囲気と第２の成膜雰囲気とで酸化剤の種類を変える方法（第１の方法）と、第１の成膜雰囲気と第２の成膜雰囲気とで温度を変える方法（第２の方法）とがある。
【００８９】
第１の方法では、第１の成膜雰囲気には酸化力が相対的に弱い第１の酸化剤を用い、第２の成膜雰囲気には第１の酸化剤よりも酸化力の強い第２の酸化剤を用いる。第１の酸化剤としては、水蒸気（Ｈ2Ｏ）や酸素ガス（Ｏ2ガス）等を用いることができる。第２の酸化剤としては、オゾンガス（Ｏ3ガス）や酸素ラジカル等を用いることができる。
【００９０】
第２の方法では、第２の成膜雰囲気の温度を第１の成膜雰囲気の温度よりも高く設定する。この場合、第１の成膜雰囲気中の酸化剤と第２の成膜雰囲気中の酸化剤とを同一の酸化剤とすることができる。
【００９１】
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。
【図面の簡単な説明】
【００９２】
【図１】本発明の第１の実施形態に係る半導体装置の基本的な製造方法の一部を模式的に示した断面図である。
【図２】本発明の第１の実施形態に係る半導体装置の基本的な製造方法の一部を模式的に示した断面図である。
【図３】本発明の第１の実施形態に係る半導体装置の基本的な製造方法の一部を模式的に示した断面図である。
【図４】本発明の第１の実施形態に係る半導体装置の基本的な製造方法の一部を模式的に示した断面図である。
【図５】本発明の第１の実施形態に係る半導体装置の基本的な製造方法の一部を模式的に示した断面図である。
【図６】本発明の第１の実施形態に係り、ブロック絶縁膜の詳細な構成を模式的に示した断面図である。
【図７】本発明の第１の実施形態に係り、ブロック絶縁膜の電荷トラップ準位密度の分布を模式的に示した図である。
【図８】本発明の第１の実施形態に係り、書き込み動作時におけるエネルギーバンド構造を示した図である。
【図９】本発明の第１の実施形態の比較例に係り、書き込み動作時におけるエネルギーバンド構造を示した図である。
【図１０】本発明の第１の実施形態の第１の具体例の製造方法の一部を模式的に示した断面図である。
【図１１】本発明の第１の実施形態に係り、熱処理温度とブロック絶縁膜のリーク電流密度との関係を示した図である。
【図１２】本発明の第１の実施形態の第２の具体例の製造方法の一部を模式的に示した断面図である。
【図１３】本発明の第１の実施形態の第３の具体例の製造方法の一部を模式的に示した断面図である。
【図１４】本発明の第１の実施形態の第４の具体例の製造方法の一部を模式的に示した断面図である。
【図１５】本発明の第１の実施形態の変更例の構成を模式的に示した断面図である。
【図１６】本発明の第２の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。
【図１７】本発明の第２の実施形態に係り、電荷保持特性の熱処理温度依存性を示した図である。
【図１８】本発明の第２の実施形態に係り、熱処理温度と絶縁膜全体の電気的な膜厚との関係を示した図である。
【図１９】本発明の第３の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。
【符号の説明】
【００９３】
１０…半導体基板      ２０…トンネル絶縁膜      ３０…電荷蓄積絶縁膜
４０…ブロック絶縁膜      ４１…下層絶縁膜      ４２…中間絶縁膜
４３…上層絶縁膜      ４４…界面層      ４５…界面層
５０…制御ゲート電極      ５１…下層制御ゲート電極膜
５２…上層制御ゲート電極膜
６０…マスク膜      ７０…素子分離領域      ８０…マスク膜
９０…ソース／ドレイン領域      １００…層間絶縁膜
４１１…下層絶縁膜      ４１２…上層絶縁膜      ４１３…界面層
４２１…下層絶縁膜      ４２２…上層絶縁膜      ４２３…界面層
４３１…下層絶縁膜      ４３２…中間絶縁膜      ４３３…上層絶縁膜
４３４…界面層      ４３５…界面層
【図１】
2010021204.tif 000003
【図２】
2010021204.tif 000004
【図３】
2010021204.tif 000005
【図４】
2010021204.tif 000006
【図５】
2010021204.tif 000007
【図６】
2010021204.tif 000008
【図７】
2010021204.tif 000009
【図８】
2010021204.tif 000010
【図９】
2010021204.tif 000011
【図１０】
2010021204.tif 000012
【図１１】
2010021204.tif 000013
【図１２】
2010021204.tif 000014
【図１３】
2010021204.tif 000015
【図１４】
2010021204.tif 000016
【図１５】
2010021204.tif 000017
【図１６】
2010021204.tif 000018
【図１７】
2010021204.tif 000019
【図１８】
2010021204.tif 000020
【図１９】
2010021204.tif 000021