(57)【要約】【課題】コストの低下を図りながらも、ダイと基板との貼り合わせ精度を高める。【解決手段】アライメントマーク１７の形成と同時に、基板１１におけるダイ１３が貼り付けられる貼付領域１５の外縁部分で段差が形成されるように基板１１に凹部１６を形成する。【選択図】図１
2010021258.tif 000002
【特許請求の範囲】
【請求項１】
基体層の内部に剥離層を形成する第１工程と、
上記剥離層が形成された基体層を、該基体層の厚み方向に分断することによってダイを形成する第２工程と、
基板にアライメントマークを形成する第３工程と、
上記アライメントマークを位置合わせの基準として、上記ダイを上記基板上の所定位置に貼り付ける第４工程と、
上記基板に貼り付けられたダイの一部を上記剥離層に沿って分離除去する第５工程とを備え、
上記第３工程では、該アライメントマークの形成と同時に、上記基板における上記ダイが貼り付けられる貼付領域の外縁部分で段差が形成されるように上記基板に凹部を形成する
ことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載された半導体装置の製造方法において、
上記第３工程では、
上記基板の表面に、上記貼付領域を覆うと共に上記アライメントマークが形成される領域で開口する第１マスクを形成する工程と、
上記第１マスクを覆うように上記基板上に絶縁膜を形成する工程と、
上記絶縁膜の表面に、上記第１マスクが形成されている領域と上記凹部が形成される領域とにおいて開口する第２マスクを形成する工程と、
上記絶縁膜の上記第２マスクから露出している領域をエッチングにより除去した後に、上記基板の上記第１マスクから露出している領域をエッチングにより除去する工程と、
上記第１マスク及び第２マスクを除去する工程とを行う
ことを特徴とする半導体装置の製造方法。
【請求項３】
請求項２に記載された半導体装置の製造方法において、
上記第１マスクは、金属膜によって構成されている
ことを特徴とする半導体装置の製造方法。
【請求項４】
請求項３に記載された半導体装置の製造方法において、
上記第１マスクは、Ｍｏによって構成されている
ことを特徴とする半導体装置の製造方法。
【請求項５】
請求項１に記載された半導体装置の製造方法において、
上記第１工程では、上記基体層に剥離用物質をイオン注入することによって上記剥離層を形成する
ことを特徴とする半導体装置の製造方法。
【請求項６】
請求項５に記載された半導体装置の製造方法において、
上記剥離用物質は、水素及び不活性元素の少なくとも一方である
ことを特徴とする半導体装置の製造方法。
【請求項７】
請求項１に記載された半導体装置の製造方法において、
上記剥離層は、ポーラス層、アモルファス層、又は柱状構造層によって構成されている
ことを特徴とする半導体装置の製造方法。
【請求項８】
請求項１に記載された半導体装置の製造方法において、
上記第２工程よりも前に、上記基体層に素子の少なくとも一部を形成する工程を行い、
上記第５工程において、上記一部が分離除去されたダイと共に、上記素子の少なくとも一部を上記基板上に残す
ことを特徴とする半導体装置の製造方法。
【請求項９】
請求項１に記載された半導体装置の製造方法において、
上記基体層はシリコン層である
ことを特徴とする半導体装置の製造方法。
【請求項１０】
請求項１に記載された半導体装置の製造方法において、
上記基板は、ガラス基板又はシリコン基板である
ことを特徴とする半導体装置の製造方法。
【請求項１１】
基板と、該基板の表面に貼り付けられると共に基体層を含むダイとを備えた半導体装置であって、
上記基板の表面には、上記ダイが貼り付けられている貼付領域の外縁部分の少なくとも一部に凹部が形成されている
ことを特徴とする半導体装置。
【請求項１２】
請求項１１に記載された半導体装置において、
上記基板は、ガラス基板又はシリコン基板である
ことを特徴とする半導体装置。
【請求項１３】
請求項１１に記載された半導体装置において、
上記基体層はシリコン層である
ことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶表示装置等に適用される半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
近年、液晶表示装置は、例えば携帯電話器等のモバイル機器や所謂液晶テレビ等の薄型の表示装置として、需要が非常に高まっている。このような液晶表示装置は、一対の基板によって液晶層が狭持された構成を有しており、その一方の基板は、ガラス基板上に複数のＴＦＴ（Thin-Film Transistor）が形成された半導体装置を構成している。
【０００３】
ところで、従来より、絶縁層の表面に単結晶シリコン層が形成されたシリコン基板であるＳＯＩ（Silicon on Insulator）が知られている。ＳＯＩ基板上にトランジスタ等のデバイスを形成することにより、寄生容量を低減すると共に絶縁抵抗を高くできる。すなわち、デバイスの高性能化や高集積化を図ることができる。上記絶縁層は、例えばシリコン酸化膜（ＳｉＯ２）により形成されている。
【０００４】
上記ＳＯＩ基板は、デバイスの動作速度を高めると共に寄生容量をさらに低減する観点から、単結晶シリコン層の膜厚を薄くすることが望ましい。一般に、ＳＯＩ基板の形成方法としては、機械研磨や化学的機械研磨（Chemical Mechanical Polishing：ＣＭＰ）や、ポーラスシリコンを利用した方法等、種々の方法が知られている。例えば水素注入による方法の例として、半導体基板の内部に水素を注入し、これは別の他の基板に貼り合わせた後に、熱処理を行うことによって半導体基板を水素注入層に沿って分離し、別基板上に転写するスマートカット法がブルエル（Bruel）によって提案されている（非特許文献１及び非特許文献２等を参照）。
【０００５】
この技術によって、絶縁層の表面に単結晶シリコン層が形成されたシリコン基板であるＳＯＩ基板を形成できる。このような基板構造上にトランジスタ等のデバイスを形成することで、寄生容量を低減できると共に絶縁抵抗を高くできるため、デバイスの高性能化や高集積化を図ることができる。
【０００６】
本発明者らは、ＭＯＳトランジスタ等の半導体素子の少なくとも一部を形成した半導体基板に対し、水素注入層を形成して半導体基板の一部を分離することにより、半導体素子を他の基板上に薄膜化して製造できることを見出している。そして、上記他の基板を透明基板とすることによって、半導体層が薄膜化された半導体装置を、液晶表示装置に適用することが可能となる。
【０００７】
半導体デバイス部が形成された半導体基板上には複数のダイが形成されているので、各ダイを他の基板上のそれぞれ所定の位置に薄膜化して形成する場合、半導体基板をダイシングにより個々のダイに分割する。その後、各ダイを他の基板上の所定の位置に位置合わせして貼り合わせた後に、水素注入層に沿ってシリコン層の一部を分離して半導体デバイス部を他の基板上に薄膜化して形成する。
【０００８】
ところが、ダイシング工程では、半導体基板をダイシングブレードで切断するときに、大量のダイシング屑が発生する。このとき、ダイシング切断部付近のＳｉダイの表面には、そのダイシング屑等のダストが付着し易い。また、その後の洗浄工程においても上記ダストを確実に除去することは極めて困難である。
【０００９】
図１６は、ガラス基板１０１にダイシングされたＳｉダイ１０２が貼り合わされた状態を示す断面図である。Ｓｉダイのダイシングエッジ１０３は、ダイシングカットされることにより、その端面が荒れており、洗浄工程で除去できなかったダスト１０４がダイシングエッジ付近に残留し易い。そのため、ガラス基板１０１とＳｉダイ１０２とを貼り合わせる際に、その間にダスト１０４が介在して、良好な貼り合わせができなくなる。そうして、ガラス基板１０１とＳｉダイ１０２との間には、ダスト１０４の位置を中心として広がる隙間領域１０５が生じることとなる。
【００１０】
そこで、特許文献１に開示されているように、ダイの外周部分に切り欠き部を形成することが提案されている。すなわち、ダイを形成する前に、半導体基板を覆う平坦化膜の表面に開口すると共に剥離層よりも平坦化膜とは反対側に底面を有する凹溝を、該凹溝の底面に分断領域が含まれるように形成する。
【００１１】
このことにより、断面図である図１７に示すように、凹溝が分断されることによりダイ１０２に形成された切り欠き部１１０の内部に、ダスト１０４が収容されるようにし、ダイ１０２とガラス基板１０１との貼り合わせをダスト１０４により阻害されないようにして、その貼り合わせ精度を高めるようにしている。
【非特許文献１】Electronics Letters,Vol.31,No.14,1995,pp.1201
【非特許文献２】JJAP,Vol.36(1997)pp.1636
【特許文献１】特開２００８−６６５６６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
ところが、上記特許文献１の半導体装置では、ダイシング前の半導体基板に上記凹溝を形成するために、別途のプロセスが必要となってしまう。その結果、フォトマスクの増加等を招いて、コストの低下を図ることが難しくなる。
【００１３】
本発明は、斯かる点に鑑みてなされたものであり、その目的とするところは、コストの低下を図りながらも、ダイと基板との貼り合わせ精度を高めようとすることにある。
【課題を解決するための手段】
【００１４】
上記の目的を達成するために、この発明では、アライメントマークの形成と同時に、貼付領域の外縁部分において基板に凹部を形成するようにした。
【００１５】
具体的に、本発明に係る半導体装置の製造方法は、基体層の内部に剥離層を形成する第１工程と、上記剥離層が形成された基体層を、該基体層の厚み方向に分断することによってダイを形成する第２工程と、基板にアライメントマークを形成する第３工程と、上記アライメントマークを位置合わせの基準として、上記ダイを上記基板上の所定位置に貼り付ける第４工程と、上記基板に貼り付けられたダイの一部を上記剥離層に沿って分離除去する第５工程とを備え、上記第３工程では、該アライメントマークの形成と同時に、上記基板における上記ダイが貼り付けられる貼付領域の外縁部分で段差が形成されるように上記基板に凹部を形成する。
【００１６】
上記第３工程では、上記基板の表面に、上記貼付領域を覆うと共に上記アライメントマークが形成される領域で開口する第１マスクを形成する工程と、上記第１マスクを覆うように上記基板上に絶縁膜を形成する工程と、上記絶縁膜の表面に、上記第１マスクが形成されている領域と上記凹部が形成される領域とにおいて開口する第２マスクを形成する工程と、上記絶縁膜の上記第２マスクから露出している領域をエッチングにより除去した後に、上記基板の上記第１マスクから露出している領域をエッチングにより除去する工程と、上記第１マスク及び第２マスクを除去する工程とを行うことが好ましい。
【００１７】
上記第１マスクは、金属膜によって構成されていることが好ましい。例えば、上記第１マスクは、Ｍｏによって構成してもよい。
【００１８】
上記第１工程では、上記基体層に剥離用物質をイオン注入することによって上記剥離層を形成してもよい。
【００１９】
上記剥離用物質は、水素及び不活性元素の少なくとも一方であることが好ましい。
【００２０】
上記剥離層は、ポーラス層、アモルファス層、又は柱状構造層によって構成されていてもよい。
【００２１】
上記第２工程よりも前に、上記基体層に素子の少なくとも一部を形成する工程を行い、上記第５工程において、上記一部が分離除去されたダイと共に、上記素子の少なくとも一部を上記基板上に残すようにしてもよい。
【００２２】
上記基体層はシリコン層であってもよい。
【００２３】
上記基板は、ガラス基板又はシリコン基板であってもよい。
【００２４】
また、本発明に係る半導体装置は、基板と、該基板の表面に貼り付けられると共に基体層を含むダイとを備えた半導体装置であって、上記基板の表面には、上記ダイが貼り付けられている貼付領域の外縁部分の少なくとも一部に凹部が形成されている。
【００２５】
上記基板は、ガラス基板又はシリコン基板であってもよい。
【００２６】
上記基体層はシリコン層であってもよい。
【００２７】
−作用−
次に、本発明の作用について説明する。
【００２８】
まず、基体層の内部に剥離層を形成する。基体層としては、例えばシリコン層を適用できる。また、剥離層は、基体層に剥離用物質をイオン注入することによって形成できる。また、ポーラス層、アモルファス層、又は柱状構造層によって剥離層を構成することも可能である。
【００２９】
次に、上記剥離層が形成された基体層を、この基体層の厚み方向に分断することにより、ダイを形成する。
【００３０】
一方、例えばガラス基板又はシリコン基板等の基板にアライメントマークを形成する。このとき、ダイが貼り付けられる基板上の貼付領域の外縁部分で段差が形成されるように基板に凹部を形成する。当該凹部は、アライメントマークと同時に形成する。
【００３１】
例えば、まず、基板の表面に、貼付領域を覆うと共にアライメントマークが形成される領域で開口する第１マスクを形成する。第１マスクは、例えばＭｏ等の金属膜によって形成することが可能である。このことにより、後のエッチングの際に基板表面を好適に保護することが可能である。
【００３２】
次に、第１マスクを覆うように基板上に絶縁膜を形成する。その後、絶縁膜の表面に、第１マスクが形成されている領域と凹部が形成される領域とにおいて開口する第２マスクを形成する。次に、絶縁膜の第２マスクから露出している領域をエッチングにより除去した後に、基板の第１マスクから露出している領域をエッチングにより除去する。その後、第１マスク及び第２マスクを除去する。このようにして、凹部とアライメントマークとを同時に形成することが可能である。
【００３３】
その後、アライメントマークを位置合わせの基準として、ダイを基板上の所定位置に貼り付ける。このとき、仮にダイの分断部近傍にダイシング屑等のダストが付着していても、そのダストが上記基板の凹部とダイとの間に配置されるため、ダストがダイと基板とによって挟まれないようにすることが可能になる。その結果、ダイと基板とは互いに良好に貼り合わされることとなる。
【００３４】
次に、基板に貼り付けられたダイの一部を剥離層に沿って分離除去する。このことにより、除去されなかったダイの残りの部分が、基板上に貼り付けられた状態で形成されることとなる。
【発明の効果】
【００３５】
本発明によれば、アライメントマークの形成と同時に、貼付領域の外縁部分において基板に凹部を形成するようにしたので、フォトマスクの数を低減してコストの低下を図りながらも、ダストがダイと基板との間に挟まれないようにして、ダイと基板との貼り合わせ精度を高めることができる。
【発明を実施するための最良の形態】
【００３６】
以下、本発明の実施形態を図面に基づいて詳細に説明する。尚、本発明は、以下の実施形態に限定されるものではない。
【００３７】
《発明の実施形態１》
図１〜図１３は、本発明の実施形態１を示している。
【００３８】
図１は、本実施形態の半導体装置の外観を模式的に示す平面図である。図２は、図１におけるII−II線断面図である。
【００３９】
半導体装置Ｓは、例えば、図示は省略するが、液晶表示装置の表示パネルを構成するガラス基板１１に直接に形成され、例えば、表示パネルの複数の画素を駆動制御するドライバ回路、電源回路、クロック生成回路、入出力回路、及びメモリ回路等の各種機能回路として適用されている。
【００４０】
ここで、液晶表示装置は、図示を省略するが、複数のＴＦＴ（トランジスタ）が形成されたＴＦＴ基板と、ＴＦＴ基板に対向して設けられた対向基板と、ＴＦＴ基板及び対向基板の間に設けられた液晶層とを備えている。対向基板は、ガラス基板上に例えばＩＴＯ等からなる共通電極やカラーフィルタ等が形成されている。一方、ＴＦＴ基板には、上記ガラス基板１１上に複数のＴＦＴや画素電極等が形成されている。
【００４１】
図１及び図２に示すように、半導体装置Ｓは、ガラス基板１１と、ガラス基板１１の表面に貼り付けられると共に基体層１２を含むダイ１３とを備えている。基体層１２には、デバイス部としての複数のトランジスタ１４が高密度且つ高精度に形成されている。トランジスタ１４は平坦化膜（図示省略）によって覆われている。そうして、ダイ１３は、平坦化膜を介してガラス基板１１に自己接合によって貼り付けられている。
【００４２】
尚、半導体装置Ｓを透過表示を行う液晶表示装置に適用する場合には、基板１１はガラス基板１１等の透明基板が好ましいが、それ以外の表示装置等に適用する場合には、基板１１はシリコン基板等の他の基板を適用することができる。
【００４３】
基体層１２は、例えば単結晶シリコン層等の半導体層である。尚、基体層１２には、シリコン層以外に、ゲルマニウム層、II−VI族化合物半導体層又はその混晶層、III−V族化合物半導体層又はその混晶層、IV−IV族化合物半導体層又はその混晶層、ＬｉＮｂＯ３層、ＬａＡｌＯ３層、及びＳｒＴｉＯ３層のいずれか１つを適用することが可能である。
【００４４】
基体層１２の一部は、後述するように、水素等の剥離用物質がイオン注入されることにより形成された剥離層に沿って分離されている。尚、剥離用物質には、水素及び不活性元素（すなわち、ヘリウム、ネオン、アルゴン、クリプトン等）の少なくとも一方を適用することが可能である。基体層１２はその一部が分離除去されることにより薄膜化されている。
【００４５】
ガラス基板１１の表面には、ダイ１３が貼り付けられている貼付領域１５の外縁部分の少なくとも一部に凹部１６が形成されている。本実施形態では、ガラス基板１１における貼付領域１５の周り全体に、凹部１６が所定の深さで形成されている。
【００４６】
また、ガラス基板１１には、貼付領域１５においてアライメントマーク１７が形成されている。アライメントマーク１７は、図１に示すように、例えば十字の溝状に形成されている。このアライメントマーク１７は、ダイ１３を貼り付ける際の位置合わせに利用される。
【００４７】
−製造方法−
次に、上記半導体装置の製造方法について、図３〜図１５を参照して説明する。
【００４８】
図３は、凹部が形成されたガラス基板の外観を示す平面図である。図４は、図３におけるIV−IV線断面図である。図５は、ダイの外観を模式的に示す平面図である。図６は、図５におけるVI−VI線断面図である。図７は、ガラス基板に貼り付けられたダイを模式的に示す平面図である。
【００４９】
図８は、ガラス基板上に配置されたダイを模式的に示す断面図である。図９は、図７におけるIX−IX線断面図であって、ガラス基板に貼り付けられたダイを模式的に示す断面図である。図１０は、一部が分離除去されたダイを模式的に示す断面図である。
【００５０】
図１１は、ガラス基板上に形成された第１マスク及び第２マスクを示す断面図である。図１２は、絶縁膜及びガラス基板の一部がエッチング除去された状態を示す断面図である。図１３は、エッチングされたガラス基板上から第１マスク及び第２マスクが除去された状態を示す断面図である。図１４は、ダイがガラス基板上に貼り付けられた状態を示す断面図である。また、図１５は、凹部とガラス基板との間にダストが配置された状態を示す断面図である。
【００５１】
まず、素子形成工程を行って、例えば単結晶シリコン基板（シリコンウェハ）に含まれる基体層１２に、素子であるＭＯＳトランジスタ１４の少なくとも一部を複数形成する。トランジスタ１４はフォトリソグラフィ等の公知の方法により形成することができる。さらに、基体層１２に上記トランジスタ１４を覆う平坦化膜（図示省略）を形成して、その表面をＣＭＰ法等により平坦化する。
【００５２】
また、この素子形成工程において基体層１２の内部に剥離層２０を形成する（第１工程）。すなわち、基体層１２に対し、剥離用物質をイオン注入して剥離層２０を形成する。剥離用物質は、水素、及びＨｅやＮｅ等の不活性元素の少なくとも一つを含むようにする。
【００５３】
次に、上記剥離層２０が形成された基体層１２を、この基体層１２の厚み方向に分断することにより、図５及び図６に示すダイ１３を形成する（第２工程）。
【００５４】
一方、図３及び図４に示すように、例えばガラス基板１１にアライメントマーク１７を形成する（第３工程）。このとき、ダイ１３が貼り付けられるガラス基板１１上の貼付領域１５の外縁部分で段差が形成されるようにガラス基板に凹部１６を形成する。当該凹部１６は、アライメントマーク１７と同時に形成する。
【００５５】
すなわち、まず、図１１に示すように、ガラス基板１１の表面に、貼付領域１５を覆うと共にアライメントマーク１７が形成される領域で開口する第１マスク３１を形成する。第１マスク３１は、例えばＭｏ等の金属膜によって形成することが可能である。このことにより、後のエッチングの際に基板表面を好適に保護することができる。
【００５６】
次に、第１マスク３１を覆うようにガラス基板１１上に絶縁膜１８を形成する。その後、絶縁膜１８の表面に、第１マスク３１が形成されている領域と凹部１６が形成される領域とにおいて開口する第２マスク３２を形成する。
【００５７】
次に、図１２に示すように、絶縁膜１８の第２マスク３２から露出している領域をエッチングにより除去した後に、ガラス基板１１の第１マスク３１から露出している領域をエッチングにより除去する。
【００５８】
その後、図１３に示すように、第１マスク３１及び第２マスク３２を除去する。このようにして、凹部１６とアライメントマーク１７とを同時に形成することができる。凹部１６は、ダスト２１の大きさに比べて十分な深さ及び広さに形成する。
【００５９】
続いて、図８及び図９に示すように、アライメントマーク１７を位置合わせの基準として、ダイ１３をガラス基板１１上の所定位置に貼り付ける（第４工程）。
【００６０】
このとき、図１５に示すように、仮にダイ１３の分断部近傍にダイシング屑等のダスト２１が付着していても、そのダスト２１がガラス基板１１の凹部１６とダイ１３との間に配置されるため、ダスト２１がダイ１３とガラス基板１１とによって挟まれないようにすることができる。その結果、図１４に示すように、ダイ１３とガラス基板１１とは互いに良好に貼り合わされることとなる。
【００６１】
次に、図１０に示すように、５００℃程度の温度でアニール処理を施すことによって基体層１２を剥離層２０に沿って劈開分離し、ガラス基板１１に貼り付けられたダイ１３の一部を剥離層２０に沿って分離除去する（第５工程）。このとき、ダイ１３における凹部１６上の部分（つまりガラス基板１１に貼り付けられていない部分）は、ガラス基板１１に残ることなく除去される。こうして、一部が分離除去されたダイ１３と共に、トランジスタ１４の少なくとも一部をガラス基板１１上に残す。
【００６２】
以上の各工程によって、半導体装置Ｓを製造する。
【００６３】
−実施形態１の効果−
したがって、この実施形態１によると、アライメントマーク１７の形成と同時に、貼付領域１５の外縁部分においてガラス基板１１に凹部１６を形成するようにしたので、フォトマスクの数を低減してコストの低下を図りながらも、ダスト２１がダイ１３とガラス基板１１との間に挟まれないようにして、ダイ１３とガラス基板１１との貼り合わせ精度を高めることができる。
【００６４】
さらに、ガラス基板１１を直接に覆う第１マスク３１を、例えばＭｏ等の金属膜によって形成するようにしたので、後のエッチングの際にガラス基板１１の表面を好適に保護することができる。
【００６５】
また、凹部１６の深さはダスト２１の高さよりも深く、且つダイ１３（基体層１２）の水素注入深さよりも深い。ダスト２１の高さは、ダイシングによって通常生じるダスト２１の高さを想定することが好ましい。そうして、凹部１６を水素注入深さよりも深く形成することによって、図１５に示すように、分離工程において、ダイシング切断面を含むダイシングエッジを除去して、ガラス基板１１上に残らないようにすることができる。
【００６６】
《その他の実施形態》
本発明は、上記実施形態１について、以下のような構成としてもよい。
【００６７】
上記実施形態１では剥離層２０を水素等のイオン注入により形成したが、本発明はこれに限らず、剥離層２０を、ポーラス層、アモルファス層、又は柱状構造層等の他の層によって構成してもよい。
【００６８】
また、上記実施形態１ではガラス基板１１にダイ１３を貼り合わせる例について説明したが、ガラス基板１１に予め形成した電気素子に対し、ガラス基板１１に貼り付けたダイ１３のトランジスタ１４を電気的に接続するようにしてもよい。
【産業上の利用可能性】
【００６９】
以上説明したように、本発明は、例えば液晶表示装置等に適用される半導体装置及びその製造方法について有用である。
【図面の簡単な説明】
【００７０】
【図１】図１は、本実施形態の半導体装置の外観を模式的に示す平面図である。
【図２】図２は、図１におけるII−II線断面図である。
【図３】図３は、凹部が形成されたガラス基板の外観を示す平面図である。
【図４】図４は、図３におけるIV−IV線断面図である。
【図５】図５は、ダイの外観を模式的に示す平面図である。
【図６】図６は、図５におけるVI−VI線断面図である。
【図７】図７は、ガラス基板に貼り付けられたダイを模式的に示す平面図である。
【図８】図８は、ガラス基板上に配置されたダイを模式的に示す断面図である。
【図９】図９は、図７におけるIX−IX線断面図であって、ガラス基板に貼り付けられたダイを模式的に示す断面図である。
【図１０】図１０は、一部が分離除去されたダイを模式的に示す断面図である。
【図１１】図１１は、ガラス基板上に形成された第１マスク及び第２マスクを示す断面図である。
【図１２】図１２は、絶縁膜及びガラス基板の一部がエッチング除去された状態を示す断面図である。
【図１３】図１３は、エッチングされたガラス基板上から第１マスク及び第２マスクが除去された状態を示す断面図である。
【図１４】図１４は、ダイがガラス基板上に貼り付けられた状態を示す断面図である。
【図１５】図１５は、凹部とガラス基板との間にダストが配置された状態を示す断面図である。
【図１６】図１６は、従来のガラス基板にダイシングされたＳｉダイが貼り合わされた状態を示す断面図である。
【図１７】図１７は、従来のガラス基板にダイシングされたＳｉダイが貼り合わされた状態を示す断面図である。
【符号の説明】
【００７１】
Ｓ      半導体装置
１１      ガラス基板（基板）
１２      基体層
１３      ダイ
１４      トランジスタ
１５      貼付領域
１６      凹部
１７      アライメントマーク
１８      絶縁膜
２０      剥離層
２１      ダスト
３１      第１マスク
３２      第２マスク
【図１】
2010021258.tif 000003
【図２】
2010021258.tif 000004
【図３】
2010021258.tif 000005
【図４】
2010021258.tif 000006
【図５】
2010021258.tif 000007
【図６】
2010021258.tif 000008
【図７】
2010021258.tif 000009
【図８】
2010021258.tif 000010
【図９】
2010021258.tif 000011
【図１０】
2010021258.tif 000012
【図１１】
2010021258.tif 000013
【図１２】
2010021258.tif 000014
【図１３】
2010021258.tif 000015
【図１４】
2010021258.tif 000016
【図１５】
2010021258.tif 000017
【図１６】
2010021258.tif 000018
【図１７】
2010021258.tif 000019