(57)【要約】【課題】半導体装置からの発熱を良好に放熱することができ、信頼性が向上し、かつ高周波に適用可能な半導体パッケージおよびその作製方法を提供する。【解決手段】導体ベースプレート２００上に配置された半導体装置２４と、導体ベースプレート２００上に半導体装置２４に隣接して配置される入力回路基板２６ａ，２６ｂおよび出力回路基板２８ａ，２８ｂと、半導体装置２４および入力回路基板２６ａ，２６ｂおよび出力回路基板２８ａ，２８ｂを内在し、導体ベースプレート２００上に配置され、四隅にネジ穴２５ａ〜２５ｄを有する枠体形状を備えたセラミック壁１６と、セラミック壁１６上に配置されたメタルシールリング１４ａと、メタルシールリング１４ａ上に配置されたセラミックキャップ１０とを備え、セラミック壁１６は、ネジ穴２５ａ〜２５ｄを介して、導体ベースプレート２００にネジ止めされる半導体パッケージおよびその作製方法。【選択図】図３
2010186959.tif 000002
【特許請求の範囲】
【請求項１】
導体ベースプレートと、
前記導体ベースプレート上に配置された半導体装置と、
前記導体ベースプレート上に前記半導体装置に隣接して配置される回路基板と、
前記半導体装置および前記回路基板を内在し、前記導体ベースプレート上に配置され、四隅にネジ穴を有する枠体形状を備えたセラミック壁と、
前記セラミック壁上に配置された枠形状を有するメタルシールリングと、
前記メタルシールリング上に配置されたセラミックキャップと
を備え、前記セラミック壁は、前記ネジ穴を介して、前記導体ベースプレートにネジ止めされることを特徴とする半導体パッケージ。
【請求項２】
導体ベースプレートと、
前記導体ベースプレート上に配置された半導体装置と、
前記導体ベースプレート上に前記半導体装置に隣接して配置される入力回路基板および出力回路基板と、
前記半導体装置、前記入力回路基板および前記出力回路基板を内在し、前記導体ベースプレート上に配置され、四隅にネジ穴を有する枠体形状を備えたセラミック壁と、
前記セラミック壁上に配置された枠形状を有するメタルシールリングと、
前記メタルシールリング上に配置されたセラミックキャップと
を備え、前記セラミック壁は、前記ネジ穴を介して、前記導体ベースプレートにネジ止めされることを特徴とする半導体パッケージ。
【請求項３】
前記セラミック壁の入出力部において、前記導体ベースプレート上に、配置された絶縁層と、
前記絶縁層上に配置された入力ストリップラインおよび出力ストリップラインと、
前記入力回路基板上に配置され、前記入力ストリップラインに接続された入力整合回路と、
前記出力回路基板上に配置され、前記出力ストリップラインに接続された出力整合回路と、
前記半導体装置と前記入力整合回路および前記出力整合回路を接続するボンディングワイヤと
を備えることを特徴とする請求項２に記載の半導体パッケージ。
【請求項４】
前記セラミック壁は、前記枠体形状のコーナー部分を厚く形成し、十字形状の中空領域を有することを特徴とする請求項１〜３のいずれか１項に記載の半導体パッケージ。
【請求項５】
前記セラミック壁は、前記枠体形状のコーナー部分を厚く形成し、前記枠体形状の辺部分を直線形状に形成した多角形形状の中空領域を有することを特徴とする請求項１〜３のいずれか１項に記載の半導体パッケージ。
【請求項６】
前記セラミック壁は、前記枠体形状のコーナー部分を厚くかつ曲線形状に形成し、前記枠体形状の辺部分を直線形状に形成した中空領域を有することを特徴とする請求項１〜３のいずれか１項に記載の半導体パッケージ。
【請求項７】
前記多角形は、六角形または八角形のいずれかであることを特徴とする請求項５に記載の半導体パッケージ。
【請求項８】
導体ベースプレートと、
前記導体ベースプレート上に配置された複数の半導体装置と、
前記導体ベースプレート上に前記複数の半導体装置に隣接して配置される複数の回路基板と、
前記複数の半導体装置および前記複数の回路基板を内在し、前記導体ベースプレート上に配置され、長辺の四隅および中央部にネジ穴を有する枠体形状を備えたセラミック壁と、
前記セラミック壁上に配置された枠形状を有するメタルシールリングと、
前記メタルシールリング上に配置されたセラミックキャップと
を備え、前記セラミック壁は、前記ネジ穴を介して、前記導体ベースプレートにネジ止めされることを特徴とする半導体パッケージ。
【請求項９】
前記セラミック壁の入出力部において、前記導体ベースプレート上に、配置された絶縁層と、
前記絶縁層上に配置された入力ストリップラインおよび出力ストリップラインと、
前記入力回路基板上に配置され、前記入力ストリップラインに接続された入力整合回路と、
前記出力回路基板上に配置され、前記出力ストリップラインに接続された出力整合回路と、
前記半導体装置と前記入力整合回路および前記出力整合回路を接続するボンディングワイヤと
を備えることを特徴とする請求項８に記載の半導体パッケージ。
【請求項１０】
前記セラミック壁は、前記枠体形状の長辺の中央部およびコーナー部分を厚く形成し、連続した十字形状の中空領域を有することを特徴とする請求項８または９に記載の半導体パッケージ。
【請求項１１】
前記セラミック壁は、前記枠体形状の長辺の中央部およびコーナー部分を厚く形成し、前記枠体形状の短辺部分を直線形状に形成した多角形形状の中空領域を有することを特徴とする請求項８または９に記載の半導体パッケージ。
【請求項１２】
前記セラミック壁は、前記枠体形状のコーナー部分を厚くかつ曲線形状に形成し、前記枠体形状の短辺部分を直線形状に形成した中空領域を有することを特徴とする請求項８または９に記載の半導体パッケージ。
【請求項１３】
前記多角形は、六角形または八角形のいずれかであることを特徴とする請求項１１に記載の半導体パッケージ。
【請求項１４】
導体ベースプレートを形成する工程と、
前記導体ベースプレート上に半導体装置を形成する工程と、
前記導体ベースプレート上に前記半導体装置に隣接し、入力回路基板および出力回路基板を形成する工程と、
四隅にネジ穴を有し、枠体形状を有するセラミック壁を、前記半導体装置、前記入力回路基板および前記出力回路基板を内在し、前記導体ベースプレート上に形成する工程と、
前記セラミック壁上にメタルシールリングを形成する工程と、
前記メタルシールリング上にセラミックキャップを形成する工程と、
前記セラミック壁を前記ネジ穴を介して、前記導体ベースプレートにネジ止めする工程と
を有することを特徴とする半導体パッケージの作製方法。
【請求項１５】
前記セラミック壁の入出力部において、前記導体ベースプレート上に絶縁層を形成する工程と、
前記絶縁層上に入力ストリップラインおよび出力ストリップラインを形成する工程と、
前記入力回路基板上に、前記入力ストリップラインに接続される入力整合回路を形成する工程と、
前記出力回路基板上に、前記出力ストリップラインに接続される出力整合回路を形成する工程と、
前記半導体装置と前記入力整合回路および前記出力整合回路をボンディングワイヤを用いて接続する工程と
を有することを特徴とする請求項１４に記載の半導体パッケージの作製方法。
【請求項１６】
前記セラミック壁は、前記枠体形状のコーナー部分を厚く形成し、十字形状の中空領域を有することを特徴とする請求項１４または１５に記載の半導体パッケージの作製方法。
【請求項１７】
前記セラミック壁は、前記枠体形状のコーナー部分を厚く形成し、多角形形状の中空領域を有することを特徴とする請求項１４または１５に記載の半導体パッケージの作製方法。
【請求項１８】
前記セラミック壁は、前記枠体形状のコーナー部分を厚くかつ曲線形状に形成し、前記枠体形状の辺部分を直線形状に形成した中空領域を有することを特徴とする請求項１４または１５に記載の半導体パッケージの作製方法。
【請求項１９】
前記多角形は、六角形または八角形のいずれかであることを特徴とする請求項１７に記載の半導体パッケージの作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージおよびその作製方法に関し、特に半導体装置からの発熱を良好に放熱することができる半導体パッケージおよびその作製方法に関する。
【背景技術】
【０００２】
従来、半導体パッケージとしては、収容される半導体装置が発する熱を効率よく放散させて、半導体装置を長期にわたり安定に作動させることが要求される。
【０００３】
このため、従来の半導体パッケージは、上側主面に半導体装置が載置される金属製の基体をヒートシンク（放熱板）にネジ止めすることで、熱放散を実現している（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−２８８９４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来の半導体パッケージは、例えば、図９に示すように、導体ベースプレート２００と、導体ベースプレート２００上に配置された半導体装置（図示省略）と、導体ベースプレート２００上に半導体装置に隣接して配置される絶縁層２０と、絶縁層２０上に配置された入力ストリップライン１９ａおよび出力ストリップライン１９ｂと、半導体装置を内在し、導体ベースプレート２００上に配置された矩形の枠体形状を有するメタル壁１６ａと、メタル壁１６ａ上に配置されたメタルキャップ１０ａとを備える。
【０００６】
しかしながら、従来の半導体パッケージにおいては、図９に示すように、メタル壁１６ａの枠体から外にはみ出た導体ベースプレート２００を、ネジ穴２９ａ，２９ｂを介してヒートシンク（放熱板）にネジ締めしていたために、発熱部を放熱板に押し付ける力が緩和されていた。このため、半導体装置からの発熱を放熱する上で、熱抵抗が高く充分な放熱ができないという問題点があった。
【０００７】
本発明の目的は、半導体装置からの発熱を良好に放熱することができ、信頼性が向上し、かつマイクロ波／ミリ波／サブミリ波帯の高周波に適用可能な半導体パッケージおよびその作製方法を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するための本発明の一態様によれば、導体ベースプレートと、前記導体ベースプレート上に配置された半導体装置と、前記導体ベースプレート上に前記半導体装置に隣接して配置される回路基板と、前記半導体装置および前記回路基板を内在し、前記導体ベースプレート上に配置され、四隅にネジ穴を有する枠体形状を備えたセラミック壁と、前記セラミック壁上に配置された枠形状を有するメタルシールリングと、
前記メタルシールリング上に配置されたセラミックキャップとを備え、前記セラミック壁は、前記ネジ穴を介して、前記導体ベースプレートにネジ止めされる半導体パッケージが提供される。
【０００９】
本発明の他の態様によれば、導体ベースプレートと、前記導体ベースプレート上に配置された半導体装置と、前記導体ベースプレート上に前記半導体装置に隣接して配置される入力回路基板および出力回路基板と、前記半導体装置、前記入力回路基板および前記出力回路基板を内在し、前記導体ベースプレート上に配置され、四隅にネジ穴を有する枠体形状を備えたセラミック壁と、前記セラミック壁上に配置された枠形状を有するメタルシールリングと、前記メタルシールリング上に配置されたセラミックキャップとを備え、前記セラミック壁は、前記ネジ穴を介して、前記導体ベースプレートにネジ止めされる半導体パッケージが提供される。
【００１０】
本発明の他の態様によれば、導体ベースプレートと、前記導体ベースプレート上に配置された複数の半導体装置と、前記導体ベースプレート上に前記複数の半導体装置に隣接して配置される複数の回路基板と、前記複数の半導体装置および前記複数の回路基板を内在し、前記導体ベースプレート上に配置され、長辺の四隅および中央部にネジ穴を有する枠体形状を備えたセラミック壁と、前記セラミック壁上に配置された枠形状を有するメタルシールリングと、前記メタルシールリング上に配置されたセラミックキャップとを備え、前記セラミック壁は、前記ネジ穴を介して、前記導体ベースプレートにネジ止めされる半導体パッケージが提供される。
【００１１】
本発明の他の態様によれば、導体ベースプレートを形成する工程と、前記導体ベースプレート上に半導体装置を形成する工程と、前記導体ベースプレート上に前記半導体装置に隣接し、入力回路基板および出力回路基板を形成する工程と、四隅にネジ穴を有し、枠体形状を有するセラミック壁を、前記半導体装置、前記入力回路基板および前記出力回路基板を内在し、前記導体ベースプレート上に形成する工程と、前記セラミック壁上にメタルシールリングを形成する工程と、前記メタルシールリング上にセラミックキャップを形成する工程と、前記セラミック壁を前記ネジ穴を介して、前記導体ベースプレートにネジ止めする工程とを有する半導体パッケージの作製方法が提供される。
【発明の効果】
【００１２】
本発明によれば、半導体装置からの発熱を良好に放熱することができ、信頼性が向上し、かつマイクロ波／ミリ波／サブミリ波帯の高周波に適用可能な半導体パッケージおよびその作製方法を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１の実施の形態に係る半導体パッケージの作製方法を説明する模式的鳥瞰図であって、（ａ）セラミックキャップ１０、（ｂ）コーナー部にネジ穴を有するメタルシールリング１４ａ、（ｃ）コーナー部にネジ穴を有するセラミック壁１６、（ｄ）導体ベースプレート２００および絶縁層２０上に配置された入力ストリップライン１９ａおよび出力ストリップライン１９ｂの模式的構成図。
【図２】本発明の第１の実施の形態に係る半導体パッケージの模式的平面パターン構成図。
【図３】本発明の第１の実施の形態に係る半導体パッケージの断面構造であって、図２のＩ−Ｉ線に沿う模式的断面構造図。
【図４】本発明の第１の実施の形態の変形例１に係る半導体パッケージの模式的平面パターン構成図。
【図５】本発明の第１の実施の形態の変形例２に係る半導体パッケージの模式的平面パターン構成図。
【図６】本発明の第１の実施の形態の変形例３に係る半導体パッケージの模式的平面パターン構成図。
【図７】本発明の第１の実施の形態の変形例４に係る半導体パッケージの模式的平面パターン構成図。
【図８】第１の実施の形態およびその変形例１〜４に係る半導体パッケージを適用する半導体装置２４の全体的な模式的平面パターン構成図。
【図９】従来の半導体パッケージの作製方法を説明する模式的鳥瞰図であって、（ａ）メタルキャップ１０ａ、（ｂ）メタル壁１６ａ、（ｃ）導体ベースプレート２００および絶縁層２０上に配置された入力ストリップライン１９ａおよび出力ストリップライン１９ｂの模式的構成図。
【発明を実施するための形態】
【００１４】
次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。又、以下に示す実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施形態は、構成部品の構造、配置等を下記のものに特定するものでない。この発明の実施形態は、特許請求の範囲において、種々の変更を加えることができる。
【００１５】
[第１の実施の形態]
（半導体パッケージ構造）
本発明の第１の実施の形態に係る半導体パッケージの作製方法を説明する模式的鳥瞰図は、図１に示すように表される。図１（ａ）はセラミックキャップ１０、図１（ｂ）はコーナー部にネジ穴２５ａ〜２５ｄを有するメタルシールリング１４ａ、図１（ｃ）はコーナー部にネジ穴２５ａ〜２５ｄを有するセラミック壁１６、図１（ｄ）は導体ベースプレート２００および絶縁層２０上に配置された入力ストリップライン１９ａおよび出力ストリップライン１９ｂの模式的構成をそれぞれ表す。
【００１６】
第１の実施の形態に係る半導体パッケージは、図１に示すように、十字形の板形状を有するセラミックキャップ１０と、十字型の開口部を有する枠形状のメタルシールリング１４ａと、十字型の開口部を有する枠体形状のセラミック壁１６と、導体ベースプレート２００および絶縁層２０上に配置された入力ストリップライン１９ａおよび出力ストリップライン１９ｂとを備える。メタルシールリング１４ａとセラミック壁１６は、いずれも４隅のコーナー部にネジ穴２５ａ〜２５ｄを有する。
【００１７】
（導体ベースプレート２００）
第１の実施の形態に係る半導体パッケージの導体ベースプレート２００は、例えば、Ｋｏｖａｒ、銅、銅タングステン合金、銅モリブデン合金、モリブデンなどの導電性金属によって形成されている。さらに、導体ベースプレート２００の表面には、例えば、ニッケル、銀、銀−白金合金、銀−パラジウム合金、金などのメッキ導体を形成してもよい。
【００１８】
（セラミック壁１６）
十字形の開口部を有する枠体形状のセラミック壁１６の材質としては、例えば、アルミナ（Ａｌ2Ｏ3）、窒化アルミニウム（ＡＩＮ）、酸化ベリリウム（ＢｅＯ）などから形成可能である。
【００１９】
セラミック壁１６の上面には、メタルシールリング１４ａを介して、半田付けのためのハンダメタル層（図示省略）が形成される。ハンダメタル層としては、例えば、金ゲルマニウム合金、金錫合金などから形成可能である。
【００２０】
また、第１の実施の形態に係る半導体パッケージにおいて、十字形の開口部を有する枠体形状のセラミック壁１６は、絶縁性若しくは導電性の接着剤を介して、導体ベースプレート２００上に配置される。絶縁性の接着剤としては、例えば、エポキシ樹脂、ガラスなどから形成可能であり、導電性の接着剤としては、例えば、金ゲルマニウム合金、金錫合金などから形成可能である。
【００２１】
（セラミックキャップ１０）
セラミックキャップ１０は、図１に示すように、十字形の平板形状を有する。
【００２２】
セラミック壁１６上にメタルシールリング１４ａを介して十字形のセラミックキャップ１０を配置する。
【００２３】
結果として、第１の実施の形態に係る半導体パッケージは、図１に示すように、十字形の中空領域を有するセラミック壁１６と、セラミック壁１６上に配置されたメタルシールリング１４ａと、セラミック壁１６上に十字形の開口部を有する枠形状のメタルシールリング１４ａを介して配置された十字形の板形状を有するセラミックキャップ１０とを備える。
【００２４】
第１の実施の形態に係る半導体セラミックパッケージは、３ＧＨｚ以上の高周波特性を有する。このため、高周波数（すなわち３ＧＨｚを越える周波数）のデバイス及び構成部品用のパッケージとして適用可能である。
【００２５】
（平面パターン構成）
第１の実施の形態に係る半導体パッケージの模式的平面パターン構成は、図２に示すように表される。また、図２のＩ−Ｉ線に沿う模式的断面構造は、図３に示すように表される。
【００２６】
第１の実施の形態に係る半導体パッケージの構成は、例えば、図１〜図３に示すように、導体ベースプレート２００と、導体ベースプレート２００上に配置された半導体装置２４と、導体ベースプレート２００上に半導体装置２４に隣接して配置される入力回路基板２６ａ，２６ｂおよび出力回路基板２８ａ，２８ｂと、半導体装置２４、入力回路基板２６ａ，２６ｂおよび出力回路基板２８ａ，２８ｂを内在し、導体ベースプレート２００上に配置され、四隅にネジ穴２５ａ〜２５ｄを有する枠体形状を備えたセラミック壁１６と、セラミック壁１６上に配置された枠形状を有するメタルシールリング１４ａと、メタルシールリング１４ａ上に配置されたセラミックキャップ１０とを備え、セラミック壁１６は、ネジ穴２５ａ〜２５ｄを介して、導体ベースプレート２００にネジ止めされる。
【００２７】
また、図１〜図３に示すように、セラミック壁１６の入出力部において、導体ベースプレート２００上に、配置された絶縁層２０と、絶縁層２０上に配置された入力ストリップライン１９ａおよび出力ストリップライン１９ｂと、入力回路基板２６ｂ上に配置され、入力ストリップライン１９ａにボンディングワイヤ１１ａを介して接続された入力整合回路１７ｂと、入力回路基板２６ａ上に配置され、入力整合回路１７ｂに接続された入力整合回路１７ａと、出力回路基板２８ｂ上に配置され、出力ストリップライン１９ｂにボンディングワイヤ１５ａを介して接続された出力整合回路１８ｂと、出力回路基板２８ａ上に配置され、出力整合回路１８ｂに接続された出力整合回路１８ａと、半導体装置２４と入力整合回路１７ａを接続するボンディングワイヤ１２と、半導体装置２４と出力整合回路１８ａを接続するボンディングワイヤ１４とを備える。
【００２８】
また、図２に示すように、入力整合回路１７ａおよび１７ｂ間は、ボンディングワイヤ１１ｂを介して接続され、出力整合回路１８ａと１８ｂ間は、ボンディングワイヤ１５ｂを介して接続されている。
【００２９】
また、図１〜図３に示すように、セラミック壁１６は、枠体形状のコーナー部分を厚く形成し、十字形状の中空領域を有する。
【００３０】
また、図２〜図３に示すように、入力ストリップライン１９ａおよび出力ストリップライン１９ｂには、それぞれ入力端子Ｐ１となる端子電極２１ａおよび出力端子Ｐ２となる端子電極２１ｂが接続されている。
【００３１】
また、図３に示すように、枠体形状を有するセラミック壁１６上にメタルシールリング１４ａを介して板形状を有するセラミックキャップ１０が配置されるが、図２では、図示を省略している。
【００３２】
導体ベースプレート２００は、例えばＣｕで形成され、入力回路基板２６ａ，２６ｂおよび出力回路基板２８ａ，２８ｂはアルミナで形成されている。
【００３３】
第１の実施の形態に係る半導体パッケージによれば、セラミック壁１６の枠体形状のコーナー部分を厚く形成し、中空領域の形状を十字とすることでセラミック壁１６の枠体形状を直接導体ベースプレート２００にネジ締めすることができる。このため、ネジ締めによって発生する垂直軸力を、発熱部を放熱板に押し付ける垂直軸力として、緩和させることなく、直接的に、半導体装置２４と導体ベースプレート２００間に伝達することができる。これにより特に半導体装置２４からの発熱を良好に放熱することができる。
【００３４】
（半導体パッケージの作製方法）
第１の実施の形態に係る半導体パッケージの作製方法は、図１〜図３に示すように、
導体ベースプレート２００を形成する工程と、導体ベースプレート２００上に半導体装置２４を形成する工程と、導体ベースプレート２００上に半導体装置２４に隣接し、入力回路基板２６ａ，２６ｂおよび出力回路基板２８ａ，２８ｂを形成する工程と、四隅にネジ穴２５ａ〜２５ｄを有し、枠体形状を有するセラミック壁１６を、半導体装置２４、入力回路基板２６ａ，２６ｂおよび出力回路基板２８ａ，２８ｂを内在し、導体ベースプレート２００上に形成する工程と、セラミック壁１６上にメタルシールリング１４ａを形成する工程と、メタルシールリング１４ａ上にセラミックキャップ１０を形成する工程と、セラミック壁１６をネジ穴２５ａ〜２５ｄを介して、導体ベースプレート２００にネジ止めする工程とを有する。
【００３５】
また、第１の実施の形態に係る半導体パッケージの作製方法は、図１〜図３に示すように、セラミック壁１６の入出力部において、導体ベースプレート２００上に絶縁層２０を形成する工程と、絶縁層２０上に入力ストリップライン１９ａおよび出力ストリップライン１９ｂを形成する工程と、入力回路基板２６ｂ上に、入力ストリップライン１９ａに接続される入力整合回路１７ｂを形成する工程と、出力回路基板２８ｂ上に、出力ストリップライン１９ｂに接続される出力整合回路１８ｂを形成する工程と、入力回路基板２６ａ上に、入力整合回路１７ｂに接続される入力整合回路１７ａを形成する工程と、出力回路基板２８ａ上に、出力回路基板２８ｂに接続される出力整合回路１８ａを形成する工程と、半導体装置２４と入力整合回路１７ａをボンディングワイヤ１２を用いて接続する工程と、半導体装置２４と出力整合回路１８ａをボンディングワイヤ１４を用いて接続する工程とを有する。
【００３６】
また、入力整合回路１７ａと入力整合回路１７ｂをボンディングワイヤ１１ｂを用いて接続する工程と、出力整合回路１８ａと出力整合回路１８ｂをボンディングワイヤ１５ｂを用いて接続する工程を有する。
【００３７】
また、入力整合回路１７ｂと入力ストリップライン１９ａをボンディングワイヤ１１ａを用いて接続する工程と、出力整合回路１８ｂと出力ストリップライン１９ｂをボンディングワイヤ１５ａを用いて接続する工程を有する。
【００３８】
第１の実施の形態によれば、半導体装置からの発熱を良好に放熱することができ、信頼性が向上し、かつマイクロ波／ミリ波／サブミリ波帯の高周波に適用可能な半導体パッケージおよびその作製方法を提供することができる。
【００３９】
（変形例１）
第１の実施の形態の変形例１に係る半導体パッケージの模式的平面パターン構成は、図４に示すように、増幅器の２段構成からなり、1段目の増幅器は、導体ベースプレート２００と、導体ベースプレート２００上に配置された半導体装置２４と、導体ベースプレート２００上に半導体装置２４に隣接して配置される入力回路基板２６ａ，２６ｂおよび出力回路基板２８ａ，２８ｂとを備え、２段目の増幅器も同様の構成を備える。1段目の増幅器と２段の増幅器の結合部には、図４に示すように、ストリップライン１９ｃが配置され、１段目の増幅器の出力整合回路１８ｂと２段目の増幅器の入力整合回路１７ｂとを結合している。
【００４０】
第１の実施の形態の変形例１に係る半導体パッケージは、図４に示すように、導体ベースプレート２００と、導体ベースプレート２００上に配置された複数の半導体装置２４と、導体ベースプレート２００上に複数の半導体装置２４に隣接して配置される複数の入力回路基板２６ａ，２６ｂおよび複数の出力回路基板２８ａ，２８ｂと、複数の半導体装置２４および複数の入力回路基板２６ａ，２６ｂおよび複数の出力回路基板２８ａ，２８ｂを内在し、導体ベースプレート２００上に配置され、長辺の中央部および四隅にそれぞれネジ穴２５ｅ，２５ｆおよび２５ａ〜２５ｄを有する枠体形状を備えたセラミック壁１６とを備える。図４においては、セラミック壁１６上に配置されたメタルシールリングと、当該メタルシールリング上に配置されたセラミックキャップは、図示を省略している。
【００４１】
第１の実施の形態の変形例１に係る半導体パッケージにおいては、図４に示すように、
セラミック壁１６は、ネジ穴２５ｅ，２５ｆおよび２５ａ〜２５ｄを介して、導体ベースプレート２００にネジ止めされる。
【００４２】
第１の実施の形態の変形例１に係る半導体パッケージは、図４に示すように、図２の平面パターン構成が連続して配置されている構成を有する。このように連続して配置されている構造が異なるのみであって、その他の細部の構成は第１の実施の形態と同様であるため、重複した説明は省略する。また、第１の実施の形態の変形例に係る半導体パッケージの作製方法も第１の実施の形態と同様であるため、重複した説明は省略する。
【００４３】
第１の実施の形態の変形例１に係る半導体パッケージにおいては、セラミック壁１６は、枠体形状の長辺の中央部およびコーナー部分を厚く形成し、連続した十字形状の中空領域を有する。
【００４４】
また、第１の実施の形態の変形例１に係る半導体パッケージにおいては、後述する変形例２と同様に、セラミック壁１６は、枠体形状の長辺の中央部およびコーナー部分を厚く形成し、枠体形状の短辺部分を直線形状に形成した多角形形状の中空領域を備えていても良い。
【００４５】
また、第１の実施の形態の変形例１に係る半導体パッケージにおいては、後述する変形例３若しくは変形例４と同様に、セラミック壁１６は、枠体形状のコーナー部分を厚くかつ曲線形状に形成し、枠体形状の短辺部分を直線形状に形成した中空領域を備えていても良い。
【００４６】
第１の実施の形態の変形例１に係る半導体パッケージによれば、セラミック壁１６の中空領域の形状を、枠体形状の長辺の中央部およびコーナー部分を厚く形成し、連続した十字形とすることで、セラミック壁１６の枠体形状を長辺の中央部およびコーナー部分において直接導体ベースプレート２００にネジ締めすることができる。このため、ネジ締めによって発生する垂直軸力を、発熱部を放熱板に押し付ける垂直軸力として、緩和させることなく、直接的に、半導体装置２４と導体ベースプレート２００間に伝達することができる。これにより特に複数の半導体装置２４からの発熱を良好に放熱することができる。
【００４７】
第１の実施の形態の変形例１によれば、複数の半導体装置からの発熱を良好に放熱することができ、信頼性が向上し、かつマイクロ波／ミリ波／サブミリ波帯の高周波に適用可能な半導体パッケージおよびその作製方法を提供することができる。
【００４８】
（変形例２）
第１の実施の形態の変形例２に係る半導体パッケージの模式的平面パターン構成は、図５に示すように表される。
【００４９】
第１の実施の形態の変形例２に係る半導体パッケージにおいては、セラミック壁１６は、枠体形状のコーナー部分を厚く形成し、枠体形状の辺部分を直線形状に形成した多角形形状の中空領域を有する。
【００５０】
第１の実施の形態の変形例２に係る半導体パッケージの構成は、セラミック壁１６の形状が異なるのみであって、その他の構成は第１の実施の形態と同様であるため、重複した説明は省略する。
【００５１】
多角形は、六角形または八角形のいずれかであっても良い。
【００５２】
第１の実施の形態の変形例２に係る半導体パッケージによれば、セラミック壁１６の中空領域の形状を、枠体形状のコーナー部分を厚く形成し、枠体形状の辺部分を直線形状に形成した多角形とすることで、セラミック壁１６の枠体形状をコーナー部分において直接導体ベースプレート２００にネジ締めすることができる。このため、ネジ締めによって発生する垂直軸力を、発熱部を放熱板に押し付ける垂直軸力として、緩和させることなく、直接的に、半導体装置２４と導体ベースプレート２００間に伝達することができる。これにより特に半導体装置２４からの発熱を良好に放熱することができる。
【００５３】
第１の実施の形態の変形例２によれば、半導体装置からの発熱を良好に放熱することができ、信頼性が向上し、かつマイクロ波／ミリ波／サブミリ波帯の高周波に適用可能な半導体パッケージおよびその作製方法を提供することができる。
【００５４】
（変形例３）
第１の実施の形態の変形例３に係る半導体パッケージの模式的平面パターン構成は、図６に示すように表される。
【００５５】
第１の実施の形態の変形例３に係る半導体パッケージにおいては、セラミック壁１６は、枠体形状のコーナー部分を厚くかつ曲線形状に形成し、枠体形状の辺部分を直線形状に形成した中空領域を有する。
【００５６】
第１の実施の形態の変形例３に係る半導体パッケージの構成は、セラミック壁１６の形状が異なるのみであって、その他の構成は第１の実施の形態と同様であるため、重複した説明は省略する。
【００５７】
第１の実施の形態の変形例３に係る半導体パッケージによれば、セラミック壁１６の中空領域の形状を枠体形状のコーナー部分を厚くかつ曲線形状に形成し、枠体形状の辺部分を直線形状に形成することで、セラミック壁１６の枠体形状をコーナー部分において直接導体ベースプレート２００にネジ締めすることができる。このため、ネジ締めによって発生する垂直軸力を、発熱部を放熱板に押し付ける垂直軸力として、緩和させることなく、直接的に、半導体装置２４と導体ベースプレート２００間に伝達することができる。これにより特に半導体装置２４からの発熱を良好に放熱することができる。
【００５８】
第１の実施の形態の変形例３によれば、半導体装置からの発熱を良好に放熱することができ、信頼性が向上し、かつマイクロ波／ミリ波／サブミリ波帯の高周波に適用可能な半導体パッケージおよびその作製方法を提供することができる。
【００５９】
（変形例４）
第１の実施の形態の変形例４に係る半導体パッケージの模式的平面パターン構成は、図７に示すように表される。
【００６０】
第１の実施の形態の変形例４に係る半導体パッケージにおいては、図７に示すように、セラミック壁１６は、枠体形状のコーナー部分を厚くかつ曲線形状に形成し、枠体形状の辺部分を直線形状に形成した中空領域を有する。
【００６１】
第１の実施の形態の変形例４に係る半導体パッケージの構成は、セラミック壁１６の形状が異なるのみであって、その他の構成は第１の実施の形態と同様であるため、重複した説明は省略する。
【００６２】
第１の実施の形態の変形例４に係る半導体パッケージによれば、セラミック壁１６の中空領域の形状を枠体形状のコーナー部分を厚くかつ曲線形状に形成し、枠体形状の辺部分を直線形状に形成することで、セラミック壁１６の枠体形状をコーナー部分において直接導体ベースプレート２００にネジ締めすることができる。このため、ネジ締めによって発生する垂直軸力を、発熱部を放熱板に押し付ける垂直軸力として、緩和させることなく、直接的に、半導体装置２４と導体ベースプレート２００間に伝達することができる。これにより特に半導体装置２４からの発熱を良好に放熱することができる。
【００６３】
第１の実施の形態の変形例４によれば、半導体装置からの発熱を良好に放熱することができ、信頼性が向上し、かつマイクロ波／ミリ波／サブミリ波帯の高周波に適用可能な半導体パッケージおよびその作製方法を提供することができる。
【００６４】
（半導体装置のパターン構成）
第１の実施の形態およびその変形例１〜４に係る半導体パッケージを適用する半導体装置２４の全体的な模式的平面パターン構成は、図８に示すように、基板１００と、基板１００の第１表面に配置され,それぞれ複数のフィンガーを有するゲート電極１２４、ソース電極１２６およびドレイン電極１２２と、基板１００の第１表面に配置され,ゲート電極１２４、ソース電極１２６およびドレイン電極１２２ごとに複数のフィンガーをそれぞれ束ねて形成したゲート端子電極Ｇ１，Ｇ２，…，Ｇ４、ソース端子電極Ｓ１，Ｓ２，…，Ｓ５およびドレイン端子電極Ｄとを備える。
【００６５】
図８の構成例において、各部の寸法は、例えば、セル幅Ｗ１は約１２０μｍ、Ｗ２は約８０μｍ、セル長Ｗ３は約１００μｍ、Ｗ４は約１２０μｍであり、ゲート幅は全体として１００μｍ×６本×４セル＝２．４ｍｍ程度である。
【００６６】
図８の例では、ソース端子電極Ｓ１〜Ｓ５において、基板１００の裏面からＶＩＡホールＳＣ１〜ＳＣ５が形成されて、基板１００の裏面には接地導体が形成されている。そして、回路素子を接地する場合、半導体基板１００を貫通するＶＩＡホールＳＣ１〜ＳＣ５を介して、基板１００上に設けた回路素子と基板１００の裏面に形成した接地導体とが電気的に接続される。
【００６７】
基板１００は、例えば、ＳｉＣ基板、ＧａＡｓ基板、ＧａＮ基板、ＳｉＣ基板上にＧａＮエピタキシャル層を形成した基板、ＳｉＣ基板上にＧａＮ／ＧａＡｌＮからなるヘテロ接合エピタキシャル層を形成した基板、サファイア基板上にＧａＮエピタキシャル層を形成した基板、サファイア基板、若しくはダイヤモンド基板のいずれかを備えていてもよい。
【００６８】
ゲート端子電極Ｇ１〜Ｇ４は、ボンディングワイヤ１２によって、例えば、半導体装置２４の周辺に配置される入力整合回路１７ａに接続される。同様に、ドレイン端子電極Ｄも、ボンディングワイヤ１４によって、例えば、半導体装置２４の周辺に配置される出力整合回路１８ａに接続される。
【００６９】
[その他の実施の形態]
上記のように、本発明は第１の実施の形態およびその変形例１〜４によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
【００７０】
第１の実施の形態の変形例１においては、セラミック壁１６の枠体形状が連続した十字形状の中空領域を有する場合について開示したが、これらに限定されるものではなく、所定の回路構成、回路基板の配置形状に応じて任意の中空領域の形状を有していても良い。
【００７１】
第１の実施の形態の変形例２においては、セラミック壁１６を八角形の枠体形状を有する場合について開示したが、これらに限定されるものではなく、任意の多角形の枠体形状を有していても良い。
【００７２】
なお、本発明の半導体パッケージに実装する素子としては、電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）に限らず、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）、ＬＤＭＯＳ（Lateral Doped Metal-Oxide-Semiconductor Field Effect Transistor）やヘテロ接合バイポーラトランジスタ（ＨＢＴ：Hetero-junction Bipolar Transistor）などの増幅素子、メムス（ＭＥＭＳ：Micro Electro Mechanical Systems）素子なども適用できることは言うまでもない。
【００７３】
このように、本発明はここでは記載していない様々な実施の形態などを含む。
【産業上の利用可能性】
【００７４】
本発明の半導体パッケージは、内部整合型電力増幅素子、電力ＭＭＩＣ（Monolithic Microwave Integrated Circuit）、マイクロ波電力増幅器、ミリ波電力増幅器、高周波ＭＥＭＳ素子などの幅広い分野に適用可能である。
【符号の説明】
【００７５】
１０…セラミックキャップ
１１ａ，１１ｂ，１２，１４，１５ａ，１５ｂ…ボンディングワイヤ
１４ａ…メタルシールリング
１６…セラミック壁
１７ａ，１７ｂ…入力整合回路
１８ａ，１８ｂ…出力整合回路
１９ａ…入力ストリップライン
１９ｂ…出力ストリップライン
２０…絶縁層
２１ａ，２１ｂ…端子電極
２４…半導体装置
２５ａ，２５ｂ，２５ｃ，２５ｄ…ネジ穴
２６ａ，２６ｂ…入力回路基板
２８ａ，２８ｂ…出力回路基板
１００…基板
１２２…ドレイン電極
１２４…ゲート電極
１２６…ソース電極
２００…導体ベースプレート
Ｐ１…入力端子
Ｐ２…出力端子
Ｇ１，Ｇ２，…，Ｇ４…ゲート端子電極
Ｓ１，Ｓ２，…，Ｓ５…ソース端子電極
Ｄ…ドレイン端子電極
ＳＣ１〜ＳＣ５…ＶＩＡホール
【図１】
2010186959.tif 000003
【図２】
2010186959.tif 000004
【図３】
2010186959.tif 000005
【図４】
2010186959.tif 000006
【図５】
2010186959.tif 000007
【図６】
2010186959.tif 000008
【図７】
2010186959.tif 000009
【図８】
2010186959.tif 000010
【図９】
2010186959.tif 000011