(57)【要約】【課題】本発明は、プロセスの影響によって発生するシリコン基板の結晶欠陥を高感度に検出できるモニター用結晶欠陥検出素子、半導体装置及びその製造方法を提供する。【解決手段】本発明に係るモニター用結晶欠陥検出素子は、シリコン基板に形成された素子分離膜１１と、素子分離膜１１の内側の素子領域１０ｃに形成された複数のトランジスタとを有するモニター用結晶欠陥検出素子であって、複数のトランジスタそれぞれのゲート電極１２が互いに電気的に接続されており、複数のトランジスタそれぞれのソース領域の拡散層１０ａが互いに電気的に接続されており、複数のトランジスタそれぞれのドレイン領域の拡散層１０ｂが互いに電気的に接続されていることを特徴とする。【選択図】図１
2010186775.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板に形成された素子分離膜と、
前記素子分離膜の内側の素子領域に形成された複数のトランジスタと、
を有するモニター用結晶欠陥検出素子であって、
前記複数のトランジスタそれぞれのゲート電極が互いに電気的に接続されており、
前記複数のトランジスタそれぞれのソース領域の拡散層が互いに電気的に接続されており、
前記複数のトランジスタそれぞれのドレイン領域の拡散層が互いに電気的に接続されていることを特徴とするモニター用結晶欠陥検出素子。
【請求項２】
請求項１において、前記複数のトランジスタは１００個以上のトランジスタであり、前記素子分離膜はＳＴＩであることを特徴とするモニター用結晶欠陥検出素子。
【請求項３】
請求項１又は２において、前記複数のトランジスタは、前記ソース領域の拡散層と前記ドレイン領域の拡散層が交互に隣接して配置され、前記ソース領域の拡散層と前記ドレイン領域の拡散層との相互間上に前記ゲート電極が配置されたものであることを特徴とするモニター用結晶欠陥検出素子。
【請求項４】
請求項３に記載された前記複数のトランジスタがマトリックス状に配置されていることを特徴とするモニター用結晶欠陥検出素子。
【請求項５】
請求項１乃至４のいずれか一項に記載のモニター用結晶欠陥検出素子が半導体ウエハのスクライブラインに配置されていることを特徴とする半導体装置。
【請求項６】
請求項１乃至４のいずれか一項に記載のモニター用結晶欠陥検出素子を半導体ウエハのスクライブラインに配置し、オフリーク測定を行うことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モニター用結晶欠陥検出素子、半導体装置及びその製造方法等に関し、特にプロセスの影響によって発生するシリコン基板の結晶欠陥を高感度に検出できるモニター用結晶欠陥検出素子、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体ウエハとして、例えばシリコン基板、ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板等があげられる。これらの半導体ウエハ上には、半導体デバイスが形成される。そして、半導体デバイスには、微細化、高集積化、高速化や高歩留まり化が必要とされている。また、半導体デバイスの性能や歩留まりは半導体ウエハの品質に大きく影響されやすい。この半導体ウエハにおける品質は、半導体ウエハを熱酸化して形成させた酸化膜の品質が、酸化膜形成条件の良否や半導体ウエハ表面部の結晶品質等を反映している。
【０００３】
半導体装置の製造工程では、熱工程における拡散領域と素子分離絶縁膜との熱膨張係数の差異に起因する応力歪みにより、シリコン基板中に結晶欠陥が発生する。発生した結晶欠陥により、シリコン基板に形成された半導体素子の特性が劣化し、半導体素子の接合リーク電流が大きくなるといった問題がある。その為、結晶欠陥の発生を抑制するために、シリコン基板中の結晶欠陥を評価することが重要な課題となっている。
【０００４】
図６は、単体トランジスタのオフリーク測定するためのＴＥＧ（Test Element Group）構造を示す平面図である。
図６に示すように、シリコン基板に例えばＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）法にて素子分離膜１１を形成する。次いで、シリコン基板上にゲート長Ｌが０．１４μｍ程のゲート電極１２、ソース・ドレイン領域の拡散層１０ａ、１０ｂ及びサブコンタクト１４を形成している。
【０００５】
結晶欠陥を評価する手法としては、一般的に、図６に示すようなシリコン基板に形成された拡散領域の評価パターンに端子を設け、評価パターンにより構成される半導体素子の接合リーク電流を検出する手法がある。
【０００６】
しかし、ＳＴＩストレスなどのプロセスの影響によって発生するシリコン基板のランダムな結晶欠陥を、図６に示す狭面積の単体トランジスタのオフリーク電流を通常の分解能のプローバーで検出することによって検出しようとすると、単体トランジスタのオフリーク電流値が極めて小さいため、プローバーの検出可能な電流値のほうが大きくなってしまい、検出出来ない。その為、製品においてｈｏｔ  ｓｐｏｔ解析やＩＱ値により確認していた（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００４−３１１７００公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上述したように単体トランジスタのオフリーク電流を検出する方法では、結晶欠陥を感度良く検出することができない。また、上述したｈｏｔ  ｓｐｏｔ解析によるシリコン基板の結晶欠陥の検出は、解析時間と高度な技術を要するという問題がある。また、上述した半導体製品のＩＱ値測定では、製品確認のため、金属膜を複数積層する必要があり、サンプルの作製に時間がかかるという問題がある。
【０００９】
また、上述したように、通常の分解能のプローバーでは、単体トランジスタのオフリーク電流より、検出可能な電流値のほうが大きくなってしまう。その為、トランジスタのオフリークが微小な場合、分解能の高いプローバーでなければ、オフリークの測定が出来ない。従って、分解能の高いプローバーを用いた場合、結晶欠陥の検出コストが増加する。
【００１０】
本発明は上述したことを考慮してなされたものであり、本発明に係る態様は、プロセスの影響によって発生するシリコン基板の結晶欠陥を高感度に検出できるモニター用結晶欠陥検出素子、半導体装置及びその製造方法等である。
【課題を解決するための手段】
【００１１】
上記課題を解決するため、本発明に係るモニター用結晶欠陥検出素子は、シリコン基板に形成された素子分離膜と、
前記素子分離膜の内側の素子領域に形成された複数のトランジスタと、
を有するモニター用結晶欠陥検出素子であって、
前記複数のトランジスタそれぞれのゲート電極が互いに電気的に接続されており、
前記複数のトランジスタそれぞれのソース領域の拡散層が互いに電気的に接続されており、
前記複数のトランジスタそれぞれのドレイン領域の拡散層が互いに電気的に接続されていることを特徴とする。
【００１２】
上記モニター用結晶欠陥検出素子によれば、素子分離膜の内側の素子領域に形成された複数のトランジスタを有している。これにより、単体トランジスタをモニター用結晶欠陥検出素子とした場合に比べて、シリコン基板の結晶欠陥を高感度に検出することができる。
【００１３】
また、本発明に係るモニター用結晶欠陥検出素子において、前記複数のトランジスタは１００個以上のトランジスタであり、前記素子分離膜はＳＴＩであることが好ましい。
【００１４】
また、本発明に係るモニター用結晶欠陥検出素子において、前記複数のトランジスタは、前記ソース領域の拡散層と前記ドレイン領域の拡散層が交互に隣接して配置され、前記ソース領域の拡散層と前記ドレイン領域の拡散層との相互間上に前記ゲート電極が配置されたものであることが好ましい。
【００１５】
また、本発明に係るモニター用結晶欠陥検出素子において、前記複数のトランジスタがマトリックス状に配置されていることが好ましい。
【００１６】
また、本発明に係る半導体装置において、記載のモニター用結晶欠陥検出素子が半導体ウエハのスクライブラインに配置されていることも可能である。
【００１７】
また、本発明に係る半導体装置において、記載のモニター用結晶欠陥検出素子を半導体ウエハのスクライブラインに配置し、オフリーク測定を行うことも可能である。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施形態に係るＴＥＧ構造の拡大図。
【図２】本発明の実施形態に係るＴＥＧ構造。
【図３】図２に示すＡ−Ａ'部の断面図。
【図４】オフリーク測定結果を示すグラフ。
【図５】オフリーク測定結果を示すグラフ。
【図６】従来の単体トランジスタのオフリーク測定用ＴＥＧ構造。
【発明を実施するための形態】
【００１９】
以下、図面を参照して本発明の実施形態について説明する。
図１及び図２は、本発明の実施形態に係るトランジスタのオフリーク測定するためのＴＥＧ構造（モニター用結晶欠陥検出素子）を説明する為の平面図であり、図１は、図２に示すＴＥＧ構造の一部を拡大した図である。また、図３は、図２に示すＡ−Ａ'部の断面図であり、ＴＥＧの製造方法を説明する為の断面図である。
【００２０】
図１及び図２に示すＴＥＧ構造は、ソース領域の拡散層１０ａ及びドレイン領域の拡散層１０ｂ、ゲート電極１２及びサブコンタクト領域１４を有し、トランジスタを並列に複数個（１００個以上が好ましい）配置し接続している。サブコンタクト領域１４はシリコン基板に電位を印加するための領域である。
【００２１】
図１に示す拡散領域１０ｃは、５個の拡散層１０ａ，１０ｂがゲート電極１２を介して隣接している領域であり、この領域には４個のトランジスタが形成されている。また、拡散領域１０ｃは、図２に示すようにマトリックス状に複数配置されている。図１中の横に隣り合う拡散領域１０ｃの間及び縦に隣り合う拡散領域１０ｃの間それぞれにはスペースＳが設けられている。
【００２２】
以下、上記ＴＥＧ構造を詳細に説明する。
図１に示すように、拡散領域１０ｃには、ソース領域の拡散層１０ａ、ドレイン領域の拡散層１０ｂ、ソース領域の拡散層１０ａ、ドレイン領域の拡散層１０ｂ及びソース領域の拡散層１０ａが形成されており、これらの拡散層１０ａ，１０ｂの相互間上にはゲート電極１２が配置されている。このような４本のゲート電極１２と拡散領域１０ｃを一組とし、この組が図２に示すように縦に４組、横に複数組、繰り返し配置されている。
【００２３】
図２及び図１に示すように、全てのソース領域の拡散層１０ａはプラグ１５を介して金属配線１３ａに電気的に接続されており、この金属配線１３ａはソース端子（図示せず）に電気的に接続されている。従って、全てのソース領域の拡散層１０ａは互いに電気的に接続された状態となっている。また、全てのドレイン領域の拡散層１０ｂはプラグ１５を介して金属配線１３ｂに電気的に接続されており、この金属配線１３ｂはドレイン端子（図示せず）に電気的に接続されている。従って、全てのドレイン領域の拡散層１０ｂは互いに電気的に接続された状態となっている。また、全てのゲート電極１２はプラグ１５を介して金属配線１３ｃに電気的に接続されており、この金属配線１３ｃはゲート端子（図示せず）に電気的に接続されている。従って、全てのゲート電極１２は互いに電気的に接続された状態となっている。
【００２４】
次に、上記ＴＥＧの製造方法について説明する。
まず、図３に示すように、シリコン基板１に例えばＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）法にて素子分離膜１１を形成する。次いで、ゲート絶縁膜２となるゲート酸化膜を熱酸化法にて形成する。その後、ゲート絶縁膜２上にＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法にて成膜されたポリシリコン膜をフォトリソグラフィー法及びドライエッチング法を用いて加工することによりゲート電極１２を形成する。
【００２５】
次いで、ゲート電極１２及び素子分離膜１１をマスクとしてシリコン基板１に不純物イオンをイオン注入し、熱処理を施すことにより、ソース領域の拡散層１０ａ及びドレイン領域の拡散層１０ｂを形成する。
【００２６】
次いで、ゲート電極１２、ソース領域の拡散層１０ａ及びドレイン領域の拡散層１０ｂを含む基板の全面上にＣＶＤ法にて層間絶縁膜３を形成する。次いで、層間絶縁膜３内に金属膜（例えばＷ膜）を埋め込むことによりプラグ１５を形成する。その後、プラグ１５及び層間絶縁膜３上に金属配線（例えばＡｌ合金配線）１３ａ〜１３ｃを形成する。これにより、全てのソース領域の拡散層１０ａはプラグ１５を介して金属配線１３ａに電気的に接続され、全てのドレイン領域の拡散層１０ｂはプラグ１５を介して金属配線１３ｂに電気的に接続され、全てのゲート電極１２は図２に示すプラグ１５を介して金属配線１３ｃに電気的に接続される。
【００２７】
以上、本発明の実施形態によれば、拡散領域１０ｃに隣接した複数のトランジスタを形成し、この拡散領域１０ｃをマトリックス状に複数配置することにより１００個以上のトランジスタを有するモニター用結晶欠陥検出素子を構成している。このモニター用結晶欠陥検出素子は、全てのゲート電極１２を互いに電気的に接続し、全てのソース領域の拡散層１０ａを互いに電気的に接続し、全てのドレイン領域の拡散層１０ｂを互いに電気的に接続することにより、１００個以上のトランジスタを並列に接続したものである。このため、単体トランジスタをモニター用結晶欠陥検出素子とした場合に比べて、シリコン基板の結晶欠陥を高感度に検出することができる。
【００２８】
詳細には、単体トランジスタからなるモニター用結晶欠陥検出素子を用いてトランジスタのオフリーク電流を測定すると、そのオフリーク電流値がプローバーの検出限界より小さい値になってしまう。これに対し、本実施形態のように１００個以上のトランジスタを並列接続したモニター用結晶欠陥検出素子のゲート端子、ソース端子、ドレイン端子及びサブコンタクト領域に所定の電位を印加してトランジスタのオフリーク電流を測定すると、そのオフリーク電流値が１個のトランジスタの場合の１００倍以上の値となる。従って、単体トランジスタをモニター用結晶欠陥検出素子とした場合に比べて、シリコン基板の結晶欠陥を高感度に検出することができる。つまり、分解能の低いプローバーでもトランジスタの微小なオフリークを検出でき、容易にシリコン基板の結晶欠陥を検出することが可能になる。
【００２９】
また、本実施形態では、各々のトランジスタの配置間隔を狭くすること、即ち、拡散領域１０ｃに複数のトランジスタを形成すること、マトリックス状に複数配置した拡散領域１０ｃの相互間隔であるスペースＳを狭くすることにより、トランジスタのオフリーク電流の測定による高感度な結晶欠陥の検出を可能にすることができる。その理由は、複数のトランジスタの配置間隔を狭めた構造ほど、ＳＴＩストレスの影響が大きくなり、結晶欠陥を検出しやすくなるからである。
【００３０】
また、解析時間と高度な技術を要するｈｏｔ  ｓｐｏｔ解析、サンプルの作製に時間がかかる半導体製品のＩＱ値測定などを行わなくても、シリコン基板の結晶欠陥を高感度に検出することができる。
【００３１】
図４は、図１及び図２に示すＴＥＧ構造のサンプルを用いてオフリークを測定した結果を示すグラフである。各サンプルにおけるトランジスタの数は１４３７個であり、図４に示すオフリーク値は１４３７個で割ったトランジスタ１個当たりの値である。また、各サンプルのトランジスタのゲート長Ｌは０．１４μｍであり、トランジスタのゲート幅Ｗは５μｍである。そして、図１に示すスペースＳを０．２２μｍ、０．２６μｍ、０．５μｍ、１．０μｍそれぞれに変更したサンプルを用意し、さらに、ソース・ドレインの拡散層１０ａ，１０ｂにヒ素（Ａｒｓｅｎｉｃ）イオンとリン（Ｐｈｏｓｐｈｏｒｕｓ）イオンを振り分けてイオン注入したサンプルをそれぞれ用意した。また、各サンプルは３０個用意した。
【００３２】
ゲート電極１２、サブコンタクト１４、及びソース領域の拡散層１０ａそれぞれは接地電位に接続し、ドレイン領域の拡散層１０ｂに電圧を印加することによりオフリーク測定を行った。
【００３３】
図４に示すように、ヒ素イオンをイオン注入した場合は、スペースＳを狭めることにより、オフリーク値が増加している。これは、スペースＳを狭くした方が、素子分離膜１１の形成領域も狭まり、素子分離膜１１におけるプロセス中の熱膨張（ＳＴＩストレス）の影響が大きくなる結果、シリコン基板に結晶欠陥が発生しやすくなり、その発生した結晶欠陥を検出しやすくなることを意味している。つまり、モニター用結晶欠陥検出素子を作製する際にはスペースＳを狭くすることが好ましいといえる。
【００３４】
また、図４に示すように、リンイオンをイオン注入したサンプルは、スペースＳの広狭によらずオフリーク値が低い。これは、リンイオンをイオン注入したサンプルでは結晶欠陥が検出されなかったことを意味している。つまり、リンイオンと比較して質量の重いヒ素イオンは、シリコン基板に結晶欠陥を形成しやすいため、形成された結晶欠陥が検出されたという結果が得られ、ヒ素イオンのサンプルに比べて結晶欠陥が形成されにくいリンイオンのサンプルでは結晶欠陥が検出されなかったという結果が得られた。
【００３５】
図４によれば、単体トランジスタの場合、トランジスタのオフリークを測定するとプローバーの検出限界である１ｐＡが測定値となってしまう。しかし、１４３７個といった複数のトランジスタを測定することにより、１個のトランジスタのオフリークが０．０５ｐＡであることが分かる。つまり、低い分解能のプローバーでも単体トランジスタのオフリークの値を正確に測定することが可能になる。
【００３６】
図５は、図１及び図２に示すＴＥＧ構造のサンプルを用いてオフリークを測定した結果を示すグラフである。各サンプルのトランジスタの数は１４３７個であり、図５に示すオフリーク値は１４３７個で割ったトランジスタ１個当たりの値である。また、各サンプルのトランジスタのゲート長Ｌは０．１４μｍであり、トランジスタのゲート幅Ｗは０．５μｍである。そして、図１に示すスペースＳを０．２２μｍ、０．２６μｍ、０．５μｍ、１．０μｍそれぞれに変更したサンプルを用意し、さらに、ソース・ドレインの拡散層１０ａ，１０ｂにヒ素（Ａｒｓｅｎｉｃ）イオンとリン（Ｐｈｏｓｐｈｏｒｕｓ）イオンを振り分けてイオン注入したサンプルをそれぞれ用意した。
【００３７】
ゲート電極１２、サブコンタクト１４、及びソース領域の拡散層１０ａそれぞれは接地電位に接続し、ドレイン領域の拡散層１０ｂに電圧を印加することによりオフリーク測定を行った。
【００３８】
図５に示すように、トランジスタのゲート幅Ｗを図４に比べて小さくした場合、スペースＳを狭めてもオフリーク値が増加せず、結晶欠陥が検出されなかった。これは、トランジスタのゲート幅Ｗを大きくした方が結晶欠陥を検出しやすいことを意味しており、ゲート幅Ｗを大きくした方が結晶欠陥の検出感度を高くすることができるといえる。また、ゲート幅Ｗは、１μｍ以上であれば結晶欠陥の検出感度の向上に効果的である。
【００３９】
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば、上記実施形態によるモニター用結晶欠陥検出素子を半導体ウエハのスクライブラインに配置し、ウエハ製造過程においてＳＴＩストレスの影響を確認しても良いし、ウエハ製造プロセスを設計する際にＳＴＩストレスの影響を確認するために上記実施形態によるモニター用結晶欠陥検出素子を用いても良い。
【符号の説明】
【００４０】
１・・・シリコン基板、２・・・ゲート絶縁膜、３・・・層間絶縁膜、１１・・・素子分離膜、１２・・・ゲート電極、１０ａ・・・ソース領域の拡散層、１０ｂ・・・ドレイン領域の拡散層、１０ｃ・・・拡散領域、１４・・・サブコンタクト、１５・・・プラグ、１３ａ，１３ｂ，１３ｃ・・・金属配線
【図１】
2010186775.tif 000003
【図２】
2010186775.tif 000004
【図３】
2010186775.tif 000005
【図４】
2010186775.tif 000006
【図５】
2010186775.tif 000007
【図６】
2010186775.tif 000008