(57)【要約】【課題】ＰＮ接合部ＰＮＪＣに当たるメサ溝内壁１１の第２の絶縁膜１０の厚みが薄くなり耐圧の劣化やリーク電流が発生するという従来の問題を安価な材料を使用することにより解決し、高耐圧、高信頼性のメサ型半導体装置及びその製造方法の確立を図る。【解決手段】メサ型半導体装置のメサ溝５内壁に熱酸化膜６からなる安定した保護膜を形成しＰＮ接合部ＰＮＪＣを被覆保護すると共に、Ｎ−型半導体層２の熱酸化膜６との界面に電子の蓄積層が形成されにくいように、メサ溝５内の熱酸化膜６で挟まれた空隙に負電荷を有する絶縁膜７を埋め込む。係る構成を採ることにより熱酸化膜６中の正電荷による影響を弱め熱酸化膜６との界面におけるＮ−型半導体層２への空乏層の拡がりを確保する。【選択図】図５
2010021532.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板を準備し、
前記半導体基板の表面に、前記半導体基板よりも低濃度の第１導電型の第１の半導体層を形成する工程と、
前記第１の半導体層の表面に第２導電型の第２の半導体層を形成する工程と、
前記第２の半導体層の表面を部分的にマスク層で被覆して前記第２の半導体層の表面から前記半導体基板の中に到達するメサ溝を形成するエッチング工程と、
前記メサ溝内及び前記第２の半導体層上に酸化膜を形成する工程と、
前記メサ溝内の前記酸化膜で囲まれた溝内に有機絶縁膜を形成する工程と、
を含むことを特徴とするメサ型半導体装置の製造方法。
【請求項２】
第１導電型の半導体基板を準備し、
前記半導体基板の表面に、前記半導体基板よりも低濃度の第１導電型の第１の半導体層を形成する工程と、
前記第１の半導体層の表面に第２導電型の第２の半導体層を形成する工程と、
前記第２の半導体層の表面を部分的にマスク層で被覆して前記第２の半導体層の表面から前記半導体基板の中に到達するメサ溝を形成するエッチング工程と、
前記メサ溝内を埋設するように酸化膜を形成する工程と、
を含むことを特徴とするメサ型半導体装置の製造方法。
【請求項３】
前記酸化膜上に有機絶縁膜を形成する工程を含むことを特徴とする請求項２に記載のメサ型半導体装置の製造方法。
【請求項４】
前記有機絶縁膜が、有機レジスト、エポキシ樹脂であることを特徴とする請求項１または請求項３に記載のメサ型半導体装置の製造方法。
【請求項５】
第１導電型の半導体基板と、
前記半導体基板の表面に接合され、前記半導体基板よりも低濃度の第１導電型の第１の半導体層と、
前記第１の半導体層の表面に接合され、前記第１の半導体層と共にＰＮ接合部を形成する第２導電型の第２の半導体層と、
前記第２の半導体層の表面から前記半導体基板の中に到達するメサ溝と、
前記第２の半導体層上と前記メサ溝内に形成された酸化膜と、
前記メサ溝内の前記酸化膜で囲まれた溝内に形成された有機絶縁膜と、を備えることを特徴とするメサ型半導体装置。
【請求項６】
第１導電型の半導体基板と、
前記半導体基板の表面に接合され、前記半導体基板よりも低濃度の第１導電型の第１の半導体層と、
前記第１の半導体層の表面に接合され、前記第１の半導体層と共にＰＮ接合部を形成する第２導電型の第２の半導体層と、
前記第２の半導体層の表面から前記半導体基板の中に到達するメサ溝と、
前記前記メサ溝内に埋設された酸化膜と、を備えることを特徴とするメサ型半導体装置。
【請求項７】
前記酸化膜上に有機絶縁膜を備えることを特徴とする請求項６に記載のメサ型半導体装置。
【請求項８】
前記有機絶縁膜が有機レジスト、エポキシ樹脂からなることを特徴とする請求項５または請求項７に記載のメサ型半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メサ溝を有した半導体装置及びその製造方法に関するものである。なお、本願ではメサ溝を有する半導体装置をメサ型半導体装置と表示する。
【背景技術】
【０００２】
従来より、メサ型半導体装置の１つとして、大電力用のメサ型ダイオードが知られている。従来例によるメサ型ダイオードについて図８及び図９を参照して説明する。図８は従来例によるメサ型ダイオードがマトリクス状に複数配置された半導体ウェハを示す概略平面図である。図９は、図８のＸ−Ｘ線に沿った断面図であり、スクライブラインＤＬに沿ってダイシングが行われた後の状態を示している。
【０００３】
Ｎ＋型半導体基板１０１の表面にＮ−型半導体層１０２が形成されている。Ｎ−型半導体層１０２の表面にはＰ型半導体層１０３が形成され、Ｐ型半導体層１０３上には、第１の絶縁膜１０５が形成されている。また、Ｐ型半導体層１０３と電気的に接続されたアノード電極１０６が形成されている。
【０００４】
また、Ｐ型半導体層１０３の表面からＮ＋型の半導体基板１０１に到達するメサ溝１０８が形成されている。メサ溝１０８は、Ｎ−型半導体層１０２よりも深く形成され、その底部はＮ＋型の半導体基板１０１の中に位置している。メサ溝１０８の側壁は、Ｐ型半導体層１０３の表面からメサ溝１０８の底部にかけて順テーパーの形状を有して傾斜している。メサ型ダイオードはこのメサ溝１０８によって取り囲まれてメサ型の構造を有している。
【０００５】
また、メサ溝１０８の側壁を覆って、ポリイミド膜から成る第２の絶縁膜１３０が形成されており、Ｎ＋型半導体基板１０１の裏面にはカソード電極１０７が形成されている。
【０００６】
なお、メサ型の半導体装置については、例えば特許文献１に記載されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００３―３４７３０６公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
従来例として、図９に示される第２の絶縁膜１３０はメサ溝１０８内壁を均一な膜厚で被覆しているように表示されているが、実際は図１１に示されるように第２の絶縁膜１３０はメサ溝１０８内壁の上部で薄くなりメサ溝１０８の底部に溜まるような形で形成される。このような形状は次に示す工程で形成される。即ち、図１０に示されるようにメサ溝１０８に第２の絶縁膜１３０をデスペンス等するときはメサ溝１０８内が第２の絶縁膜１３０で埋め込まれるが、その後の熱処理時にイミド化反応等が行われ第２の絶縁膜１３０の流動性が高くなることから全体として第２の絶縁膜１３０はメサ溝８の底部に流れ込むことになり図１１に示されるようなメサ溝１０８内壁の上部で第２の絶縁膜１３０が薄くなる。
【０００９】
そのため電界強度が最も高いＰＮ接合部ＰＮＪＣに当たるメサ溝側壁１１０での第２の絶縁膜１３０の膜厚が薄くなり、ＰＮ接合の耐圧の劣化やリーク電流の増大を引き起こすことになり、結果的に歩留まりの低下、信頼性の低下という解決すべき大きな課題を生じる。なお、この問題を解決する方法としては第２の絶縁膜を何回か繰り返し形成する事が考えられるがその材料は高価であり、半導体装置の原価を上げることになる。
【課題を解決するための手段】
【００１０】
本発明のメサ型半導体装置の製造方法は、第１導電型の半導体基板を準備し、
前記半導体基板の表面に、前記半導体基板よりも低濃度の第１導電型の第１の半導体層を形成する工程と、前記第１の半導体層の表面に第２導電型の第２の半導体層を形成する工程と、前記第２の半導体層の表面を部分的にマスク層で被覆して前記第２の半導体層の表面から前記半導体基板の中に到達するメサ溝を形成するエッチング工程と、前記メサ溝内及び前記第２の半導体層上に酸化膜を形成する工程と、前記メサ溝内の前記酸化膜で囲まれた溝内に有機絶縁膜を形成する工程と、を含むことを特徴とする。
【００１１】
また、本発明のメサ型半導体装置は、第１導電型の半導体基板と、前記半導体基板の表面に接合され、前記半導体基板よりも低濃度の第１導電型の第１の半導体層と、前記第１の半導体層の表面に接合され、前記第１の半導体層と共にＰＮ接合部を形成する第２導電型の第２の半導体層と、前記第２の半導体層の表面から前記半導体基板の中に到達するメサ溝と、前記第２の半導体層上と前記メサ溝内に形成された酸化膜と、前記メサ溝内の前記酸化膜で囲まれた溝内に形成された有機絶縁膜と、を備えることを特徴とする。
【００１２】
上記の手段においては、メサ溝内のＰＮ接合部を良質な酸化膜で被覆するというプレーナー技術を採用しつつ、酸化膜の弱点をその上を被覆する一定の性質を有する絶縁膜で補完する。
【発明の効果】
【００１３】
本発明のメサ型半導体装置及びその製造方法によれば、安価な材料によりＰＮ接合部の耐圧を向上させると共に、リーク電流の低減を図ることができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施形態によるメサ型ダイオード及びその製造方法を示す断面図である。
【図２】本発明の実施形態によるメサ型ダイオード及びその製造方法を示す断面図である。
【図３】本発明の実施形態によるメサ型ダイオード及びその製造方法を示す断面図である。
【図４】本発明の実施形態によるメサ型ダイオード及びその製造方法を示す断面図である。
【図５】本発明の実施形態によるメサ型ダイオード及びその製造方法を示す断面図である。
【図６】本発明の実施形態によるメサ型ダイオード及びその製造方法を示す断面図である。
【図７】絶縁膜で埋め込まれていないメサ溝を有する半導体ウエハ上に形成されたホトレジスト層の塗布ムラを示す平面図である。
【図８】従来例によるメサ型ダイオード及びその製造方法を示す平面図である。
【図９】従来例によるメサ型ダイオードの断面図である。
【図１０】従来例によるメサ型ダイオード及びその製造方法を示す断面図である。
【図１１】従来例によるメサ型ダイオード及びその製造方法を示す断面図である。
【図１２】本発明の他の実施形態によるメサ型ダイオード及びその製造方法を示す断面図である。
【発明を実施するための形態】
【００１５】
本発明の実施形態に係る半導体装置及びその製造方法について、メサ型半導体装置がメサ型ダイオードである場合を例として説明する。図１乃至図５は、本実施形態によるメサ型ダイオード及びその製造方法を示す断面図である。なお、以下に説明するメサ型ダイオードの製造方法は、複数のメサ型ダイオードがマトリクス状に配置されるウェハ状の半導体基板に対して行われるものであるが説明の便宜上、ウェハ状の半導体基板に含まれる複数のメサ型ダイオードのうち、１つのメサ型ダイオードが図示されている。
【００１６】
図１に示すように、例えばリン等のＮ型不純物が高濃度で拡散されたＮ＋型半導体基板１（例えば、シリコン単結晶基板）を準備する。このＮ＋型半導体基板１の表面に、半導体層をエピタキシャル成長させることで、低濃度のＮ型半導体層、即ちＮ−型半導体層２を形成する。なお、上記Ｎ＋型とＮ−型の２層構成はＮ−型半導体基板の両面から不純物としてリン等を熱拡散しＮ＋層を形成した後に、当該半導体基板の片面を化学的エッチング又は機械的研磨で除去して得る物でもよい。特に厚いＮ−型半導体層２を必要とする超高耐圧品の場合はエピタキシャル法より拡散法で形成する方が好ましい場合がある。
【００１７】
その後、Ｎ−型半導体層２の表面に、例えばボロン等のＰ型不純物を拡散することで、Ｐ型半導体層３を形成する。これにより、Ｎ−型半導体層２とＰ型半導体層３との界面には、ＰＮ接合部ＰＮＪＣが形成される。上記構成において、Ｎ＋型半導体基板１、Ｎ−型半導体層２、Ｐ型半導体層３の全体の厚さは、例えば約２００μｍ程度である。
【００１８】
次に、図２に示すように、Ｐ型半導体層３上に、メサ溝５を形成する予定の領域を開口する開口部４Ａを有するホトレジスト層４を形成する。そして、このホトレジスト層４をマスクとしてＰ型半導体層３、Ｎ−型半導体層２を貫通し、Ｎ＋型半導体基板１の厚さ方向の途中に至る領域をドライエッチングすることにより、メサ溝５を形成する。その後、フッ酸、硝酸系のエッチング液を使用して、ドライエッチングによりメサ溝５側壁に生じたダメージ層を除去する。エッチング終了後、マスクとして使用したホトレジスト層４をアッシング法やレジスト剥離液で除去する。
【００１９】
次に図３に示すように、メサ溝５側壁上、Ｐ型半導体層３上、Ｎ＋型半導体基板１上に、ドライＯ２又はウエットＯ２雰囲気の高温炉の中で、厚さ数μｍ以下の熱酸化膜６を生成する。ＰＮ接合部ＰＮＪＣに当たるメサ溝側壁１１は当該酸化膜６により耐圧確保に充分な厚みで被覆保護されることからポリイミド等でメサ溝５を埋め込む場合のメサ溝側壁１１を覆う膜厚が薄くなり耐圧確保等が出来ないという問題は容易に解決される。但し、本実施形態でのメサ溝５の幅は１０μｍ以上あることから熱酸化膜６でメサ溝５内全体を埋め込むことは出来ず、メサ溝５内に形成された熱酸化膜６で囲まれた溝が出来る。
【００２０】
この場合、プレーナー型ＮＰＮ高耐圧トランジスタで問題となった酸化膜の界面でコレクタ層であるＮ−型半導体層２に電子の蓄積層が形成され空乏層が充分に拡がらず、表面で絶縁破壊が起こりバルクの比抵抗で決まる絶縁耐圧が得られないという現象が、熱酸化膜６でメサ溝５を被覆したメサ型ダイオードにも見られる場合がある。プレーナー型トランジスタの場合、Ｐ＋ガードリングを何本かコレクタ表面から拡散してこの問題を解決している。メサ型ダイオードでＰ＋ガードリングをメサ溝５内に設けるのでは工程数が増え、プレーナー型に比べ安く生産することが出来るという利益が失われてしまう。
【００２１】
そこで図４に示すように、メサ溝５内の熱酸化膜６で囲まれた溝内及び後にアノード電極８が形成される領域を除くＰ型半導体層３上の熱酸化膜６上に絶縁膜７を形成する。絶縁膜７がエポキシ樹脂等からなる場合、疎水性のシリコン面が直接露出しているメサ溝５よりは親水性の熱酸化膜６に囲まれた溝内の方がエポキシ樹脂等が溝内に入りやすい。熱酸化膜６中には、熱酸化時にＮ−型半導体層２等との界面の酸化膜側に半導体がシリコンの場合であれば過剰シリコンによる陽イオンが生じ、またシリコンと酸化膜の界面に存在するダングリングボンドによる界面準位が発生する。この結果、熱酸化膜６は全体として多少の正電荷を帯びた状態になり、このままでは熱酸化膜６との界面におけるＮ−型半導体層２に電子が蓄積されることになり耐圧低下の原因となる。
【００２２】
そこで、この正電荷を打ち消すために熱酸化膜６上に形成される絶縁膜７は負電荷を持つ安価なエポキシ樹脂等が選択出来る。絶縁膜７は熱酸化膜６を介してＮ−型半導体層２等上に形成されるため絶縁膜７中の負電荷が直接当該Ｎ−型半導体層２等に影響を与えるというよりは、熱酸化膜６の正電荷のＮ−型半導体層２等への影響を弱める働きをする。なお、絶縁膜７中の負電荷の量が多くなり、熱酸化膜６の正電荷量を打ち消し全体としてＮ−型半導体層２上に負電荷が存在するような形になってもメサ溝５内のＮ−型半導体層２の熱酸化膜６との界面がＰ型に反転しない限り問題ない。
【００２３】
この結果、Ｎ−型半導体層２と熱酸化膜６との界面における熱酸化膜６の正電荷によるＮ−型半導体層２の電子の蓄積は弱まり、空乏層が拡がりやすくなるためメサ溝側壁１１での絶縁破壊は起こりにくくなり、耐圧はバルクの比抵抗で決定される値に近づくことになる。負電荷を有するエポキシ樹脂等からなる絶縁膜７を直接メサ溝５上に形成する場合に、Ｎ−型半導体層２の絶縁膜７との界面におけるＰ型反転層により生ずるリーク電流等の問題も防げる。
【００２４】
なお、本実施形態では絶縁膜７をメサ溝５以外の部分にも形成しているがメサ溝５のＰＮＪＣ部に当たるメサ溝側壁１１より下部のメサ溝５が埋め込まれていれば、前述の効果が得られる。しかしメサ溝５が完全に絶縁膜７で埋め込まれていない場合には、メサ溝５内にアノード電極８形成時等における薬液等が残り信頼性上の問題を引き起こしたり、図７に示すように半導体ウエハ１６内のホトレジスト層１４の塗布ムラ１５が発生し、歩留まりが低下する恐れがあるのでメサ溝５を完全に埋め込むのが望ましい。
【００２５】
なお、前記絶縁膜７として、例えばいわゆる永久レジストとしての有機レジスト膜やポリイミド膜、あるいは無機又は有機のＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ）膜、あるいはシリコン窒化膜等を用いてもよい。
【００２６】
最後に図５に示すように、所定のホトグラフィ工程を経てＰ型半導体層３と後述のアノード電極８とのコンタクトを取るための開口部６Ａを熱酸化膜６に形成する。この場合Ｎ＋型半導体基板１側に形成されている熱酸化膜６も除去する。その後、スパッタリング法や蒸着法によりアルミニウム等の導電材料をＰ型半導体層３上等に形成し所定の工程を経てアノード電極８を、またＮ＋型半導体基板１上にはカソード電極９を形成する事により、メサ溝５が簡便で安定性のある熱酸化膜６と安価なエポキシ樹脂等からなる絶縁膜７で埋め込まれたメサ型ダイオードが完成する。
【００２７】
なお、必要に応じ、図６に示すように、プラズマＣＶＤによる窒化膜からなるパッシベーション膜１０をアノード電極８上に開口部８Ａを有する状態で形成し信頼性の向上を図ることが有効である。前述したようにメサ溝５内にのみ絶縁膜７を埋め込んで初期の目的を達成する場合には、パッシベーション膜１０もメサ溝５の幅より少し大きな幅に形成することにより、絶縁膜７中の負電荷量の変化を阻止し、信頼性の高いメサ型ダイオードを完成させることが出来る。
【００２８】
以下、本発明の他の実施形態について図１２（Ａ）及び図１２（Ｂ）を参照しながら説明する。なお、他の実施形態の特徴は、メサ溝５内を酸化膜のみで埋め込むものである。
【００２９】
先ず、図６に示す構成と図１２（Ａ）に示す構成において異なる点は、前記メサ溝５内を前記熱酸化膜６と、ＣＶＤ法による酸化膜１２Ａとで完全に埋め込んだ状態で、それらの上に前記絶縁膜７が形成された点である。その他の構成は、図６と同様である。
【００３０】
また、図６に示す構成と図１２（Ｂ）に示す構成において異なる点は、前記メサ溝５内をＣＶＤ法による酸化膜１２Ｂのみで完全に埋め込んだ状態で、その上に前記絶縁膜７が形成されている点である。その他の構成は、図６と同様である。
【００３１】
本実施形態ではメサ溝５の深さが１００μｍ位で、メサ溝５の幅が１０μｍ位を一例として説明しているが、前記メサ溝５の深さ、幅サイズは種々の変更が可能であり、各種サイズに応じてメサ溝５内に形成される酸化膜の構成は変更が可能である。すなわち、上述した幅サイズよりも小さいメサ溝に対して酸化膜を形成する場合、図１２（Ｂ）に示す酸化膜１２Ｂに代わって熱酸化膜のみでメサ溝５内を完全に埋め込むことも可能となり、更なる簡便なプロセスが構築できる。例えば、幅サイズが５μｍ以下であれば、熱酸化膜だけで埋め込むことが可能である。この場合は、メサ型ダイオードの超高耐圧、低リーク電流特性を確保するため、前記熱酸化膜の成長速度を落とし酸化膜中の過剰シリコンによる正電荷の減少を図ると共に、必要に応じてＮ−型半導体層２と熱酸化膜６の界面に発生するダングリングボンドを減らすため水素アニール等を採用することにより熱酸化膜の有する正電荷量を減少させるようにしてもよい。なお、本発明はメサ型ダイオードを一例として説明したが、メサ型トランジスタ等の他のメサ型半導体装置にも広く適用できる。
【符号の説明】
【００３２】
１  Ｎ＋型半導体基板    ２  Ｎ−型半導体層    ３  Ｐ型半導体層    
ＰＮＪＣ  ＰＮ接合部    ４  ホトレジスト層    ４Ａ、６Ａ，８Ａ  開口部
５  メサ溝    ６  熱酸化膜    ７  絶縁膜    ８  アノード電極    
９  カソード電極    １０  パッシベーション膜    
１１  ＰＮＪＣ部メサ溝側壁    １２Ａ，１２Ｂ  酸化膜    
１４  ホトレジスト層    １５  塗布ムラ    １６  半導体ウエハ    
１０１  Ｎ＋型半導体基板    １０２  Ｎ−型半導体層    
１０３  Ｐ型半導体層    １０５  絶縁膜    １０６  アノード電極
１０７  カソード電極    １０８  メサ溝    １３０  絶縁膜     
【図１】
2010021532.tif 000003
【図２】
2010021532.tif 000004
【図３】
2010021532.tif 000005
【図４】
2010021532.tif 000006
【図５】
2010021532.tif 000007
【図６】
2010021532.tif 000008
【図７】
2010021532.tif 000009
【図８】
2010021532.tif 000010
【図９】
2010021532.tif 000011
【図１０】
2010021532.tif 000012
【図１１】
2010021532.tif 000013
【図１２】
2010021532.tif 000014