(57)【要約】【課題】データの伝送品質の向上を図る。【解決手段】受信回路１１５は、シンク機器１２０から送信されてくるクロック信号を使用でき、受信ＳＰＤＩＦ信号からの再生クロックを使用する場合に比べて、データの伝送品質が向上する。シンク機器１２０は、ＳＰＤＩＦ信号を、１対のライン（リザーブライン５０１、ＨＰＤライン５０２）を通じて、同相信号としてソース機器１１０に送信してくる。また、シンク機器１２０は、クロック信号を、１対のラインを通じて、差動信号としてソース機器１１０に送信してくる。加算回路４１９の入力側は接続点Ｐ１，Ｐ２に接続されているため、その出力信号として受信ＳＰＤＩＦ信号が得られる。ＬＡＮ信号受信回路４１５の入力側は接続点Ｐ１，Ｐ２に接続されているため、減算回路４１６の出力信号ＳＧ413としてクロック信号が得られる。受信ＳＰＤＩＦ信号は、このクロック信号に基づいて、受信処理される。【選択図】図１２
2010081434.tif 000002
【特許請求の範囲】
【請求項１】
第１の信号を同相信号として伝送路を介して外部機器に送信する第１の送信部と、
上記第１の送信部で送信される上記第１の信号に同期したクロック信号を差動信号として上記伝送路を介して上記外部機器に送信する第２の送信部と
を備えるインタフェース回路。
【請求項２】
第２の信号を差動信号として上記伝送路を介して上記外部機器に送信すると共に、上記外部機器から上記伝送路を介して受信した差動信号を処理して上記第２の信号を受信する送受信部をさらに備え、
上記第２の送信部は、上記送受信部で上記第２の信号を送信または受信していないとき、上記クロック信号を送信する
請求項１に記載のインタフェース回路。
【請求項３】
上記伝送路はＨＤＭＩケーブルを構成する一対のラインにより構成され、該一対のラインのうち少なくとも一方は直流バイアス電位によって上記外部機器の接続状態を通知する機能を有する
請求項１に記載のインタフェース回路。
【請求項４】
上記外部機器から上記伝送路を介して受信した同相信号を処理して第１の信号を受信する第１の受信部と、
上記外部機器から上記伝送路を介して受信した差動信号を処理して、上記第１の受信部で受信される上記第１の信号に同期したクロック信号を受信する第２の受信部をさらに備える
請求項１に記載のインタフェース回路。
【請求項５】
外部機器から上記伝送路を介して受信した同相信号を処理して第１の信号を受信する第１の受信部と、
上記外部機器から上記伝送路を介して受信した差動信号を処理して、上記第１の受信部で受信される上記第１の信号に同期したクロック信号を受信する第２の受信部と
を備えるインタフェース回路。
【請求項６】
第２の信号を差動信号として上記伝送路を介して上記外部機器に送信すると共に、上記外部機器から上記伝送路を介して受信した差動信号を処理して上記第２の信号を受信する送受信部をさらに備え、
上記第２の受信部は、上記送受信部で上記第２の信号を送信または受信していないとき、上記クロック信号を受信する
請求項５に記載のインタフェース回路。
【請求項７】
上記伝送路はＨＤＭＩケーブルを構成する一対のラインにより構成され、該一対のラインのうち少なくとも一方は直流バイアス電位によって上記外部機器の接続状態を通知する機能を有する
請求項５に記載のインタフェース回路。
【請求項８】
上記外部機器から伝送路を介して受信した差動信号を処理してクロック信号を受信する第１の受信部と、
上記第１の受信部で受信される上記クロック信号に同期した第１の信号を同相信号として上記伝送路を介して上記外部機器に送信する第１の送信部と
を備えるインタフェース回路。
【請求項９】
第２の信号を差動信号として上記伝送路を介して上記外部機器に送信すると共に、上記外部機器から上記伝送路を介して受信した差動信号を処理して上記第２の信号を受信する送受信部をさらに備え、
上記第１の受信部は、上記送受信部で上記第２の信号を送信または受信していないとき、上記クロック信号を受信する
請求項８に記載のインタフェース回路。
【請求項１０】
上記伝送路はＨＤＭＩケーブルを構成する一対のラインにより構成され、該一対のラインのうち少なくとも一方は直流バイアス電位によって上記外部機器の接続状態を通知する機能を有する
請求項８に記載のインタフェース回路。
【請求項１１】
上記外部機器から上記伝送路を介して受信した同相信号を処理して上記第１の信号を受信する第２の受信部と、
上記第１の受信部で受信される上記第１の信号に同期したクロック信号を差動信号として上記伝送路を介して上記外部機器に送信する第２の送信部をさらに備える
請求項８に記載のインタフェース回路。
【請求項１２】
クロック信号を差動信号として伝送路を介して外部機器に送信する送信部と
上記外部機器から上記伝送路を介して受信した同相信号を処理して、上記送信部で送信されるクロック信号に同期した第１の信号を受信する受信部と
を備えるインタフェース回路。
【請求項１３】
第２の信号を差動信号として上記伝送路を介して上記外部機器に送信すると共に、上記外部機器から上記伝送路を介して受信した差動信号を処理して上記第２の信号を受信する送受信部をさらに備え、
上記送信部は、上記送受信部で上記第２の信号を送信または受信していないとき、上記クロック信号を送信する
請求項１２に記載のインタフェース回路。
【請求項１４】
上記伝送路はＨＤＭＩケーブルを構成する一対のラインにより構成され、該一対のラインのうち少なくとも一方は直流バイアス電位によって上記外部機器の接続状態を通知する機能を有する
請求項１２に記載のインタフェース回路。
【請求項１５】
外部機器から、複数チャネルで差動信号により、伝送路を介して、映像信号を受信するか、あるいは映像信号を複数チャネルで、差動信号により、上記伝送路を介して上記外部機器に送信する映像通信部と、
上記伝送路に接続されるインタフェース回路を備え、
上記インタフェース回路は、
第１の信号を同相信号として上記伝送路を介して上記外部機器に送信する送信部と、
上記第１の送信部で送信される上記第１の信号に同期したクロック信号を差動信号として上記伝送路を介して上記外部機器に送信するか、あるいは上記外部機器から上記伝送路を介して受信した差動信号を処理して上記第１の送信部で送信される上記第１の信号に同期したクロック信号を受信するクロック通信部を有する
映像装置。
【請求項１６】
外部機器から、複数チャネルで差動信号により、伝送路を介して、映像信号を受信するか、あるいは映像信号を複数チャネルで、差動信号により、上記伝送路を介して上記外部機器に送信する映像通信部と、
上記伝送路に接続されるインタフェース回路を備え、
上記インタフェース回路は、
上記外部機器から上記伝送路を介して受信した同相信号を処理して第１の信号を受信する受信部と、
上記外部機器から上記伝送路を介して受信した差動信号を処理して、上記受信部で受信される上記第１の信号に同期したクロック信号を受信するか、あるいは上記受信部で受信される上記第１の信号に同期したクロック信号を差動信号として上記伝送路を介して上記外部機器に送信するクロック通信部を有する
映像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、インタフェース回路および映像装置に関する。詳しくは、この発明は、例えばオーディオデータ等の信号を同相信号として伝送する際に、クロック信号を差動信号として伝送することにより、信号の伝送品質の向上を図るようにしたインタフェース回路等に関する。
【背景技術】
【０００２】
近年、音声信号や映像信号などのデジタル信号を扱うＡＶ（Audio/Visual）機器が普及するにつれて、これらＡＶ機器間においてデジタル信号を伝送するためのインタフェースとして様々な方式のものが提案されている。このようなインタフェースとしては、例えば、ＩＥＥＥ（Institute of Electrical and Electronics Engineers）１３９４規格、ＨＤＭＩ（High-Definition Multimedia Interface）規格（ＨＤＭＩは登録商標）等が広く知られている（例えば、特許文献１参照）。
【０００３】
また、比較的規模の大きいシステムにおいては、イーサネット（登録商標）を利用してデジタル信号を配信するものも提案されている（例えば、特許文献２参照）。
【０００４】
ＡＶ機器間の接続のためにイーサネットを用いた場合、インターネットプロトコル（ＩＰ：InternetProtocol）に準拠した双方向通信を行うために、ソフトウェア処理に時間を要し、リアルタイム性に欠けるという問題を生じる。この問題を解消するために、ＡＶ機器間で同期を図る必要が生じるが、そのためには速度を調整するための大量のバッファが必要になる。また、送信側からタイムスタンプを送り、受信側において基準となるクロックを再生成するという処理が必要であり、ジッタ（クロックが不安定になること）や信号の遅延を招くおそれがある。
【０００５】
また、インタフェースの一つとして、ＳＰＤＩＦ（Sony PhilipsDigital InterFace）が知られている。このＳＰＤＩＦは、デジタルオーディオ信号を伝送するためのインタフェースであり、ＩＥＣ（International Electrotechnical Commission：国際電気標準会議）において「IEC 60958」として規格化されている。
【０００６】
図２８は、ＳＰＤＩＦを用いたオーディオ伝送システムの受信機６００の一般的な構成例を示している。ＳＰＤＩＦ信号はバイフェーズマーク変調されたシリアルデータであり、このシリアルデータのエッジからＰＬＬ（Phase-Locked Loop）回路を用いて、伝送クロックを抽出することが可能になっている。
【０００７】
図２８において、受信機６００は、増幅器６０１と、ＰＬＬ回路６０２と、データ抽出部６０３と、データ復号部６０４と、Ａ／Ｄ変換部６０５とを有している。ＰＬＬ回路６０２では、増幅器６０１を介して入力されたＳＰＤＩＦ信号に基づいて、このＳＰＤＩＦ信号に同期したクロック信号ＣＬＫが生成される。データ抽出部６０３では、ＰＬＬ回路６０２で生成されたクロック信号ＣＬＫを基準として、増幅器６０１を介して入力されたＳＰＤＩＦ信号からデータが抽出される。
【０００８】
データ復号部６０４では、データ抽出部で抽出されたデータ（バイフェーズマーク変調されたシリアルデータ）に対して復号処理が行われ、オーディオデータが復号される。Ａ／Ｄ変換部６０５では、ＰＬＬ回路６０２で生成されたクロック信号ＣＬＫを基準として、データ復号部６０４で得られたオーディオデータに対してＡ／Ｄ変換処理が施されて、アナログ音声信号Ａoutが得られる。
【特許文献１】特開２００７−２６７１１６号公報
【特許文献２】特表２００３−５２３６５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上述したＳＰＤＩＦ信号の受信機６００で得られるアナログ音声信号Ａoutの品質には、入力されるＳＰＤＩＦ信号に含まれる時間軸ゆらぎ(ジッタ)、受信機６００内のＰＬＬ回路６０２の性能等が影響を与える。
【００１０】
この発明の目的は、信号の伝送品質の向上を図ることにある。
【課題を解決するための手段】
【００１１】
この発明の概念は、
第１の信号を同相信号として伝送路を介して外部機器に送信する第１の送信部と、
上記第１の送信部で送信される上記第１の信号に同期したクロック信号を差動信号として上記伝送路を介して上記外部機器に送信する第２の送信部と
を備えるインタフェース回路にある。
【００１２】
この発明において、第１に送信部により、第１の信号が、同相信号として、伝送路を介して外部機器に送信される。例えば、伝送路は、ＨＤＭＩケーブルを構成する一対のラインにより構成され、この一対のラインのうち少なくとも一方は直流バイアス電位によって外部機器の接続状態を通知する機能を有するものとされる。具体的には、一対のラインは、例えば、ＨＤＭＩケーブルを構成するリザーブラインおよびＨＰＤ（Hot Plug Detect）ラインである。
【００１３】
第２の送信部により、第１の送信部で送信される第１の信号に同期したクロック信号が、差動信号として、伝送路を介して外部機器に送信される。この場合、第１の信号が同相信号として送信されるのに対して、クロック信号は差動信号として送信されるため、同一の伝送ラインを使用して送信が行われても、外部機器では、第１の信号およびクロック信号を演算処理により良好に分離抽出できる。
【００１４】
このように、外部機器に第１の信号と共にこの第１の信号と同期したクロック信号が送信されるので、外部機器では、第１の信号に時間軸ゆらぎ（ジッタ）があっても、クロック信号に基づいて、当該第１の信号からデータを正しく抽出することが可能となり、信号の伝送品質の向上が図られる。また、外部機器に第１の信号と共にこの第１の信号と同期したクロック信号が送信されるので、外部機器ではＰＬＬ回路を用いて第１の信号に同期したクロック信号を再生することが必要なくなり、ＰＬＬ回路起因のジッタの影響もなくなる。
【００１５】
また、外部機器ではＰＬＬ回路を用いて第１の信号に同期したクロック信号を再生することが必要ないため、ＰＬＬ回路で伝送レートが制限されてしまうこともなくなり、より高いレートの第１の信号を伝送することが可能となる。また、クロック信号は差動信号として伝送路を介して外部機器に送信されるので、高品質での送信が可能となり、さらに、高周波信号でもＥＭＩ（Electro-Magnetic Interference）等の影響も防ぐことが可能となる。
【００１６】
この発明は、例えば、第２の信号を差動信号として伝送路を介して外部機器に送信すると共に、外部機器から伝送路を介して受信した差動信号を処理して第２の信号を受信する送受信部をさらに備え、第２の送信部は、送受信部で第２の信号を送信または受信していないとき、クロック信号を送信する、ようにされてもよい。上述のクロック信号は、この第２の信号と同じく差動信号として伝送路を介して外部機器に送信される。しかし、クロック信号は第２の信号の送受信がないとき送信されるため、第２の信号の送受信を妨げる等の影響はない。
【００１７】
また、この発明の概念は、
外部機器から上記伝送路を介して受信した同相信号を処理して第１の信号を受信する第１の受信部と、
上記外部機器から上記伝送路を介して受信した差動信号を処理して、上記第１の受信部で受信される上記第１の信号に同期したクロック信号を受信する第２の受信部と
を備えるインタフェース回路にある。
【００１８】
この発明において、第１の受信部により、外部機器から伝送路を介して受信した同相信号が処理されて第１の信号が受信される。例えば、伝送路は、ＨＤＭＩケーブルを構成する一対のラインにより構成され、この一対のラインのうち少なくとも一方は直流バイアス電位によって外部機器の接続状態を通知する機能を有するものとされる。具体的には、一対のラインは、例えば、ＨＤＭＩケーブルを構成するリザーブラインおよびＨＰＤ（Hot Plug Detect）ラインである。
【００１９】
第２の受信部により、外部機器から伝送路を介して受信した差動信号が処理されて、第１の受信部で受信される第１の信号に同期したクロック信号が受信される。この場合、第１の信号は上述したように同相信号として外部機器から送信されてくるのに対して、クロック信号は差動信号として外部機器から送信されてくるので、演算処理により、第１の信号およびクロック信号を良好に分離抽出できる。
【００２０】
このように、外部機器から第１の信号と共にこの第１の信号と同期したクロック信号が受信されるので、第１の信号に時間軸ゆらぎ（ジッタ）があっても、クロック信号に基づいて、当該第１の信号からデータを正しく抽出することが可能となり、信号の伝送品質の向上が図られる。また、外部機器から第１の信号と共にこの第１の信号と同期したクロック信号が送信されてくるので、ＰＬＬ回路を用いて第１の信号に同期したクロック信号を再生することが必要なくなり、ＰＬＬ回路起因のジッタの影響もなくなる。
【００２１】
また、ＰＬＬ回路を用いて第１の信号に同期したクロック信号を再生することが必要ないため、ＰＬＬ回路で伝送レートが制限されてしまうこともなくなり、より高いレートの第１の信号を伝送することが可能となる。また、クロック信号は差動信号として伝送路を介して外部機器から受信されるので、高品質での受信が可能となり、さらに、高周波信号でもＥＭＩ等の影響も防ぐことが可能となる。
【００２２】
この発明は、例えば、第２の信号を差動信号として伝送路を介して外部機器に送信すると共に、外部機器から伝送路を介して受信した差動信号を処理して第２の信号を受信する送受信部をさらに備え、第２の受信部は、送受信部で第２の信号を送信または受信していないとき、クロック信号を受信する、ようにされてもよい。上述のクロック信号は、この第２の信号と同じく差動信号として伝送路を介して外部機器から受信される。しかし、クロック信号は第２の信号の送受信がないとき受信されるため、第２の信号の送受信を妨げる等の影響はない。
【００２３】
また、この発明の概念は、
上記外部機器から伝送路を介して受信した差動信号を処理してクロック信号を受信する第１の受信部と、
上記第１の受信部で受信される上記クロック信号に同期した第１の信号を同相信号として上記伝送路を介して上記外部機器に送信する第１の送信部と
を備えるインタフェース回路にある。
【００２４】
この発明において、第１の受信部により、外部機器から伝送路を介して受信した差動信号が処理されてクロック信号が受信される。例えば、伝送路は、ＨＤＭＩケーブルを構成する一対のラインにより構成され、この一対のラインのうち少なくとも一方は直流バイアス電位によって外部機器の接続状態を通知する機能を有するものとされる。具体的には、一対のラインは、例えば、ＨＤＭＩケーブルを構成するリザーブラインおよびＨＰＤ（Hot Plug Detect）ラインである。
【００２５】
第１の送信部により、第１の受信部で受信されるクロック信号に同期した第１の信号が、同相信号として、伝送路を介して外部機器に送信される。この場合、第１の信号は上述したように同相信号として外部機器に送信されるのに対して、クロック信号は差動信号として外部機器から送信されてくるため、演算処理により、クロック信号を良好に分離抽出できる。
【００２６】
このように、外部機器には、外部機器から受信されたクロック信号に同期した第１の信号が送信される。そのため、外部機器では、自身のクロック信号に基づいて、受信された第１の信号からデータを正しく抽出することが可能となり、信号の伝送品質の向上が図られる。また、外部機器ではＰＬＬ回路を用いて第１の信号に同期したクロック信号を再生することが必要なくなり、ＰＬＬ回路起因のジッタの影響がなくなり、また、ＰＬＬ回路で伝送レートが制限されてしまうこともなくなり、より高いレートの第１の信号の伝送が可能となる。また、クロック信号は差動信号として伝送路を介して外部機器から送信されてくるので、高品質での受信が可能となり、さらに、高周波信号でもＥＭＩ（等の影響も防ぐことが可能となる。
【００２７】
この発明は、例えば、第２の信号を差動信号として伝送路を介して外部機器に送信すると共に、外部機器から伝送路を介して受信した差動信号を処理して第２の信号を受信する送受信部をさらに備え、第１の受信部は、送受信部で第２の信号を送信または受信していないとき、クロック信号を受信する、ようにされてもよい。上述のクロック信号は、この第２の信号と同じく差動信号として伝送路を介して外部機器から受信される。しかし、クロック信号は第２の信号の送受信がないとき受信されるため、第２の信号の送受信を妨げる等の影響はない。
【００２８】
また、この発明の概念は、
クロック信号を差動信号として伝送路を介して外部機器に送信する送信部と
上記外部機器から上記伝送路を介して受信した同相信号を処理して、上記送信部で送信されるクロック信号に同期した第１の信号を受信する受信部と
を備えるインタフェース回路にある。
【００２９】
この発明において、受信部により、外部機器から伝送路を介して受信した同相信号が処理されて第１の信号が受信される。例えば、伝送路は、ＨＤＭＩケーブルを構成する一対のラインにより構成され、この一対のラインのうち少なくとも一方は直流バイアス電位によって外部機器の接続状態を通知する機能を有するものとされる。具体的には、一対のラインは、例えば、ＨＤＭＩケーブルを構成するリザーブラインおよびＨＰＤ（Hot Plug Detect）ラインである。
【００３０】
送信部により、受信部で受信される第１の信号に同期したクロック信号が、差動信号として、伝送路を介して外部機器に送信される。この場合、第１の信号は上述したように同相信号として外部機器から送信されてくるのに対して、クロック信号は差動信号として外部機器に送信されるので、外部機器では、演算処理により、クロック信号を良好に分離抽出できる。
【００３１】
このように、外部機器には、クロック信号が送信される。そのため、外部機器では、受信されたクロック信号に同期して第１の信号を送信することが可能となる。この場合、外部機器から受信された第１の信号は、自身が外部機器に送信したクロック信号と同期したものとなることから、このクロック信号に基づいて受信された第１の信号からデータを正しく抽出することが可能となり、信号の伝送品質の向上が図られる。この場合、ＰＬＬ回路を用いて第１の信号に同期したクロック信号を再生することが必要なくなり、ＰＬＬ回路起因のジッタの影響がなく、また、ＰＬＬ回路で伝送レートが制限されてしまうこともなくなり、より高いレートの第１の信号の伝送が可能となる。また、クロック信号は差動信号として伝送路を介して外部機器から受信されるので、高品質での受信が可能となり、さらに、高周波信号でもＥＭＩ等の影響も防ぐことが可能となる。
【００３２】
この発明は、例えば、第２の信号を差動信号として伝送路を介して外部機器に送信すると共に、外部機器から伝送路を介して受信した差動信号を処理して第２の信号を受信する送受信部をさらに備え、送信部は、送受信部で第２の信号を送信または受信していないとき、クロック信号を送信する、ようにされてもよい。上述のクロック信号は、この第２の信号と同じく差動信号として伝送路を介して外部機器から送信される。しかし、クロック信号は第２の信号の送受信がないとき送信されるため、第２の信号の送受信を妨げる等の影響はない。
【発明の効果】
【００３３】
この発明によれば、信号を同相信号として伝送する際に、クロック信号を差動信号として伝送するものであり、信号の伝送品質の向上を図ることができる。
【発明を実施するための最良の形態】
【００３４】
以下、発明を実施するための最良の形態（以下、「実施の形態」とする）について説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（ＳＰＤＩＦ単方向、送信側からクロック送信）
２．第２の実施の形態（ＳＰＤＩＦ単方向、受信側からクロック送信）
３．第３の実施の形態（ＳＰＤＩＦ双方向、送信側からクロック送信）
４．変形例
【００３５】
＜１．第１の実施の形態＞
［ＡＶシステムの構成例］
図１は、実施の形態としてのＡＶシステム１００の構成例を示している。このＡＶシステム１００は、ディスクレコーダ等のソース機器１１０と、テレビ受信機等のシンク機器１２０とを有している。このＡＶシステム１００において、ソース機器１１０およびシンク機器１２０はｅＨＤＭＩ対応機器である。ここで、ｅＨＤＭＩ対応機器であるとは、ＨＤＭＩケーブルを構成するリザーブラインおよびＨＰＤラインによる通信路を用いた通信を行う通信部を有していることを意味する。
【００３６】
ソース機器１１０およびシンク機器１２０は、ＨＤＭＩケーブル１３０を介して接続されている。すなわち、ソース機器１１０はＨＤＭＩ端子１１１を備えており、シンク機器１２０はＨＤＭＩ端子１２１を備えている。ＨＤＭＩケーブル１３０の一端はソース機器１１０のＨＤＭＩ端子１１１に接続され、このＨＤＭＩケーブル１３０の他端はシンク機器１２０のＨＤＭＩ端子１２１に接続されている。
【００３７】
ソース機器１１０は、ＨＤＭＩ端子１１１に接続された、ＨＤＭＩ送信部１１２、ソース側送受信回路１１３、シンク機種検出回路１１６およびプラグ接続検出回路１１７を有している。ソース側送受信回路１１３には、イーサネット送受回路１１４およびＳＰＤＩＦ受信回路１１５が接続されている。
【００３８】
ＨＤＭＩ送信部１１２は、ＨＤＭＩに準拠した通信により、ベースバンドの映像（画像）と音声のデータを、ＨＤＭＩ端子１１１から送出する。ＨＤＭＩ送信部１１２の詳細は後述する。
【００３９】
ソース側送受信回路１１３は、ＨＤＭＩケーブル１３０を構成するリザーブラインおよびＨＰＤラインを用いて伝送されるイーサネット信号をイーサネット送受信回路１１４とＨＤＭＩケーブル１３０との間でインタフェースする。また、ソース側送受信回路１１３は、ＨＤＭＩケーブル１３０を構成するリザーブラインおよびＨＰＤラインを用いて伝送されるＳＰＤＩＦ信号をＳＰＤＩＦ受信回路１１５とＨＤＭＩケーブル１３０との間でインタフェースする。ソース側送受信回路１１３の詳細は後述する。
【００４０】
ＳＰＤＩＦ受信回路１１５は、ＳＰＤＩＦ信号を受信するための回路である。このＳＰＤＩＦ受信回路１１５はＳＰＤＩＦ規格に準拠した受信回路である。ＳＰＤＩＦ信号の詳細は後述する。イーサネット送受信回路１１４は、イーサネット信号を送受信するための回路であり、例えばインターネットプロトコル（ＩＰ）に準拠した双方向通信を行うものである。この場合、インターネットプロトコル（ＩＰ）の上位層としては、ＴＣＰ（Transmission Control Protocol）やＵＤＰ（UserDatagram Protocol）を用いることができる。
【００４１】
シンク機種検出回路１１６は、ＨＤＭＩケーブル１３０のリザーブラインを介して、シンク機器１２０がｅＨＤＭＩ対応機器であるか否かを検出する。プラグ接続検出回路１１７は、ＨＤＭＩケーブル１３０のＨＰＤラインに接続する端子の電位を基準電位と比較することにより、シンク機器１２０の接続を検出する。
【００４２】
シンク機器１２０は、ＨＤＭＩ端子１２１に接続された、ＨＤＭＩ受信部１２２、シンク側送受信回路１２３、ソース機種検出回路１２６およびプラグ接続伝達回路１２７を有している。シンク側送受信回路１２３には、イーサネット送受信回路１２４およびＳＰＤＩＦ送信回路１２５が接続されている。
【００４３】
ＨＤＭＩ受信部１２２は、ＨＤＭＩに準拠した通信により、ソース機器から一方向に送信されてくるベースバンドの映像と音声のデータを、ＨＤＭＩ端子１２１を介して受信する。ＨＤＭＩ受信部１２２の詳細は後述する。
【００４４】
シンク側送受信回路１２３は、ＨＤＭＩケーブル１３０を構成するリザーブラインおよびＨＰＤラインを用いて伝送されるイーサネット信号を、イーサネット送受信回路１２４とＨＤＭＩケーブル１３０との間でインタフェースする。また、シンク側送受信回路１２３は、ＨＤＭＩケーブル１３０を構成するリザーブラインおよびＨＰＤラインを用いて伝送されるＳＰＤＩＦ信号をＳＰＤＩＦ送信回路１２５とＨＤＭＩケーブル１３０との間でインタフェースする。シンク側送受信回路１２３の詳細は後述する。
【００４５】
ＳＰＤＩＦ送信回路１２５は、ＳＰＤＩＦ信号を送信するための回路である。このＳＰＤＩＦ送信回路１２５はＳＰＤＩＦ規格に準拠した送信回路である。イーサネット送受信回路１２４は、ソース機器１１０のイーサネット送受信回路１１４と同様に、イーサネット信号を送受信するための回路であり、例えばインターネットプロトコル（ＩＰ）に準拠した双方向通信を行うものである。
【００４６】
ソース機種検出回路１２６は、ＨＤＭＩケーブル１３０のリザーブラインを介して、ソース機器１１０がｅＨＤＭＩ対応機器であるか否かを検出する。プラグ接続伝達回路１２７は、ＨＤＭＩケーブル１３０のＨＰＤラインに接続する端子を所定の電圧にバイアスすることにより、ソース機器１１０にシンク機器が接続されている旨を伝達する。
【００４７】
図１に示すＡＶシステム１００の動作を説明する。ソース機器１１０からシンク機器１２０に送信すべき映像および音声のデータは、ＨＤＭＩに準拠した通信により、ソース機器１１０のＨＤＭＩ送信部１１２からＨＤＭＩケーブル１３０を介してシンク機器１２０に送信される。また、シンク機器１２０のＨＤＭＩ受信部１２２では、ＨＤＭＩに準拠した通信により、ソース機器１１０からＨＤＭＩケーブル１３０を送信されてくる映像および音声のデータが受信される。シンク機器１２０では、例えば、このように取得された映像および音声のデータにより画像表示および音声出力が行われる。
【００４８】
また、ソース機器１１０のイーサネット送受信回路１１４と、シンク機器１２０のイーサネット送受信回路１２４との間で、ＨＤＭＩケーブル１３０を介して、インターネットプロトコル（ＩＰ）に準拠した双方向通信、つまりイーサネット信号の送受信が行われる。また、シンク機器１２０のＳＰＤＩＦ送信回路１２５から送信されたＳＰＤＩＦ信号は、ＨＤＭＩケーブル１３０を介して、ソース機器１１０のＳＰＤＩＦ受信回路１１５に供給される。そして、このＳＰＤＩＦ受信回路１１５においてＳＰＤＩＦ信号に対してデータ抽出処理、復号処理等が行われて、オーディオデータ等のデータが取得される。
【００４９】
［ＨＤＭＩ送信部、ＨＤＭＩ受信部等の構成例］
次に、ＨＤＭＩ送信部１１２およびＨＤＭＩ受信部１２２の詳細を説明する。図２は、ソース機器１１０のＨＤＭＩ送信部１１２と、シンク機器１２０のＨＤＭＩ受信部１２２の構成例を示している。
【００５０】
ＨＤＭＩ送信部１１２は、一の垂直同期信号から次の垂直同期信号までの区間から、水平帰線区間および垂直帰線区間を除いた区間である有効画像区間（以下、適宜、アクティブビデオ区間ともいう）において、非圧縮の１画面分の画像の画素データに対応する差動信号を、複数のチャネルで、ＨＤＭＩ受信部１２２に一方向に送信するとともに、水平帰線区間または垂直帰線区間において、少なくとも画像データ（ビデオ信号）に付随する音声データ（オーディオ信号）や制御データ、その他の補助データ等に対応する差動信号を、複数のチャネルで、ＨＤＭＩ受信部１２２に一方向に送信する。
【００５１】
すなわち、ＨＤＭＩ送信部１１２は、トランスミッタ８１を有する。トランスミッタ８１は、例えば、非圧縮の画像の画素データを対応する差動信号に変換し、複数のチャネルである３つのＴＭＤＳチャネル＃０，＃１，＃２で、ＨＤＭＩケーブル１３０を介して接続されているＨＤＭＩ受信部１２２に、一方向にシリアル伝送する。
【００５２】
また、トランスミッタ８１は、非圧縮の画像に付随する音声データ、さらには、必要な制御データその他の補助データ等を、対応する差動信号に変換し、３つのＴＭＤＳチャネル＃０，＃１，＃２でＨＤＭＩケーブル１３０を介して接続されているＨＤＭＩ受信部１２２に、一方向にシリアル伝送する。
【００５３】
さらに、トランスミッタ８１は、３つのＴＭＤＳチャネル＃０，＃１，＃２で送信する画素データに同期したピクセルクロックを、ＴＭＤＳクロックチャネルで、ＨＤＭＩケーブル１３０を介して接続されているＨＤＭＩ受信部１２２に送信する。ここで、１つのＴＭＤＳチャネル＃ｉ（ｉ＝０，１，２）では、ピクセルクロックの１クロックの間に、１０ビットの画素データが送信される。
【００５４】
ＨＤＭＩ受信部１２２は、アクティブビデオ区間において、複数のチャネルで、ＨＤＭＩ送信部から一方向に送信されてくる、画素データに対応する差動信号を受信するとともに、水平帰線区間または垂直帰線区間において、複数のチャネルで、ＨＤＭＩ送信部１１２から一方向に送信されてくる、音声データや制御データに対応する差動信号を受信する。
【００５５】
すなわち、ＨＤＭＩ受信部１２２は、レシーバ８２を有する。レシーバ８２は、ＴＭＤＳチャネル＃０，＃１，＃２で、ＨＤＭＩケーブル１３０を介して接続されているＨＤＭＩ送信部１１２から一方向に送信されてくる、画素データに対応する差動信号と、音声データや制御データに対応する差動信号を、同じくＨＤＭＩ送信部１１２からＴＭＤＳクロックチャネルで送信されてくるピクセルクロックに同期して受信する。
【００５６】
ＨＤＭＩ送信部１１２とＨＤＭＩ受信部１２２とからなるＨＤＭＩシステムの伝送チャネルには、ＨＤＭＩ送信部１１２からＨＤＭＩ受信部１２２に対して、画素データおよび音声データを、ピクセルクロックに同期して、一方向にシリアル伝送するための伝送チャネルとしての３つのＴＭＤＳチャネル＃０乃至＃２と、ピクセルクロックを伝送する伝送チャネルとしてのＴＭＤＳクロックチャネルの他に、ＤＤＣ（Display Data Channel）８３やＣＥＣライン８４と呼ばれる伝送チャネルがある。
【００５７】
ＤＤＣ８３は、ＨＤＭＩケーブル１３０に含まれる図示しない２本の信号線からなり、ＨＤＭＩ送信部１１２が、ＨＤＭＩケーブル１３０を介して接続されたＨＤＭＩ受信部１２２から、Ｅ−ＥＤＩＤ（Enhanced Extended Display Identification Data）を読み出すために使用される。
【００５８】
すなわち、ＨＤＭＩ受信部１２２は、ＨＤＭＩレシーバ８２の他に、自身の性能（Configuration/capability）に関する性能情報であるＥ−ＥＤＩＤを記憶している、ＥＤＩＤ  ＲＯＭ(Read Only Memory)８５を有している。ＨＤＭＩ送信部１１２は、ＨＤＭＩケーブル１３０を介して接続されているＨＤＭＩ受信部１２２から、当該ＨＤＭＩ受信部１２２のＥ−ＥＤＩＤを、ＤＤＣ８３を介して読み出し、そのＥ−ＥＤＩＤに基づき、例えば、ＨＤＭＩ受信部１２２を有する電子機器が対応している画像のフォーマット（プロファイル）、例えば、ＲＧＢ、ＹＣbＣr４：４：４、ＹＣbＣr４：２：２等を認識する。
【００５９】
ＣＥＣライン８４は、ＨＤＭＩケーブル１３０に含まれる図示しない１本の信号線からなり、ＨＤＭＩ送信部１１２とＨＤＭＩ受信部１２２との間で、制御用のデータの双方向通信を行うのに用いられる。
【００６０】
また、ＨＤＭＩケーブル１３０には、ＨＰＤ(Hot Plug Detect)と呼ばれるピンに接続されるＨＰＤライン８６が含まれている。ソース機器１１０は、当該ＨＰＤライン８６を利用して、シンク機器１２０の接続を検出することができる。また、ＨＤＭＩケーブル１３０には、ソース機器からシンク機器に電源を供給するために用いられる電源ライン８７が含まれている。さらに、ＨＤＭＩケーブル１３０には、リザーブライン８８が含まれている。このリザーブライン８８は、ＨＤＭＩ規格上は利用されていないラインである。
【００６１】
図３は、図２のＨＤＭＩトランスミッタ８１とＨＤＭＩレシーバ８２の構成例を示している。
【００６２】
トランスミッタ８１は、３つのＴＭＤＳチャネル＃０，＃１，＃２にそれぞれ対応する３つのエンコーダ／シリアライザ８１Ａ，８１Ｂ，８１Ｃを有する。そして、エンコーダ／シリアライザ８１Ａ，８１Ｂ，８１Ｃのそれぞれは、そこに供給される画像データ、補助データ、制御データをエンコードし、パラレルデータからシリアルデータに変換して、差動信号により送信する。ここで、画像データが、例えばＲ（赤），Ｇ（緑），Ｂ（青）の３成分を有する場合、Ｂ成分（Ｂ component）はエンコーダ／シリアライザ８１Ａに供給され、Ｇ成分（Ｇcomponent）はエンコーダ／シリアライザ８１Ｂに供給され、Ｒ成分（Ｒ component）はエンコーダ／シリアライザ８１Ｃに供給される。
【００６３】
また、補助データとしては、例えば、音声データや制御パケットがあり、制御パケットは、例えば、エンコーダ／シリアライザ８１Ａに供給され、音声データは、エンコーダ／シリアライザ８１Ｂ，８１Ｃに供給される。
【００６４】
さらに、制御データとしては、１ビットの垂直同期信号（VSYNC）、１ビットの水平同期信号（HSYNC）、および、それぞれ１ビットの制御ビットＣＴＬ０，ＣＴＬ１，ＣＴＬ２，ＣＴＬ３がある。垂直同期信号および水平同期信号は、エンコーダ／シリアライザ８１Ａに供給される。制御ビットＣＴＬ０，ＣＴＬ１はエンコーダ／シリアライザ８１Ｂに供給され、制御ビットＣＴＬ２，ＣＴＬ３はエンコーダ／シリアライザ８１Ｃに供給される。
【００６５】
エンコーダ／シリアライザ８１Ａは、そこに供給される画像データのＢ成分、垂直同期信号および水平同期信号、並びに補助データを、時分割で送信する。すなわち、エンコーダ／シリアライザ８１Ａは、そこに供給される画像データのＢ成分を、固定のビット数である８ビット単位のパラレルデータとする。さらに、エンコーダ／シリアライザ８１Ａは、そのパラレルデータをエンコードし、シリアルデータに変換して、ＴＭＤＳチャネル＃０で送信する。
【００６６】
また、エンコーダ／シリアライザ８１Ａは、そこに供給される垂直同期信号および水平同期信号の２ビットのパラレルデータをエンコードし、シリアルデータに変換して、ＴＭＤＳチャネル＃０で送信する。さらに、エンコーダ／シリアライザ８１Ａは、そこに供給される補助データを４ビット単位のパラレルデータとする。そして、エンコーダ／シリアライザ８１Ａは、そのパラレルデータをエンコードし、シリアルデータに変換して、ＴＭＤＳチャネル＃０で送信する。
【００６７】
エンコーダ／シリアライザ８１Ｂは、そこに供給される画像データのＧ成分、制御ビットＣＴＬ０，ＣＴＬ１、並びに補助データを、時分割で送信する。すなわち、エンコーダ／シリアライザ８１Ｂは、そこに供給される画像データのＧ成分を、固定のビット数である８ビット単位のパラレルデータとする。さらに、エンコーダ／シリアライザ８１Ｂは、そのパラレルデータをエンコードし、シリアルデータに変換して、ＴＭＤＳチャネル＃１で送信する。
【００６８】
また、エンコーダ／シリアライザ８１Ｂは、そこに供給される制御ビットＣＴＬ０，ＣＴＬ１の２ビットのパラレルデータをエンコードし、シリアルデータに変換して、ＴＭＤＳチャネル＃１で送信する。さらに、エンコーダ／シリアライザ８１Ｂは、そこに供給される補助データを４ビット単位のパラレルデータとする。そして、エンコーダ／シリアライザ８１Ｂは、そのパラレルデータをエンコードし、シリアルデータに変換して、ＴＭＤＳチャネル＃１で送信する。
【００６９】
エンコーダ／シリアライザ８１Ｃは、そこに供給される画像データのＲ成分、制御ビットＣＴＬ２，ＣＴＬ３、並びに補助データを、時分割で送信する。すなわち、エンコーダ／シリアライザ８１Ｃは、そこに供給される画像データのＲ成分を、固定のビット数である８ビット単位のパラレルデータとする。さらに、エンコーダ／シリアライザ８１Ｃは、そのパラレルデータをエンコードし、シリアルデータに変換して、ＴＭＤＳチャネル＃２で送信する。
【００７０】
また、エンコーダ／シリアライザ８１Ｃは、そこに供給される制御ビットＣＴＬ２，ＣＴＬ３の２ビットのパラレルデータをエンコードし、シリアルデータに変換して、ＴＭＤＳチャネル＃２で送信する。さらに、エンコーダ／シリアライザ８１Ｃは、そこに供給される補助データを４ビット単位のパラレルデータとする。そして、エンコーダ／シリアライザ８１Ｃは、そのパラレルデータをエンコードし、シリアルデータに変換して、ＴＭＤＳチャネル＃２で送信する。
【００７１】
レシーバ８２は、３つのＴＭＤＳチャネル＃０，＃１，＃２にそれぞれ対応する３つのリカバリ／デコーダ８２Ａ，８２Ｂ，８２Ｃを有する。そして、リカバリ／デコーダ８２Ａ，８２Ｂ，８２Ｃのそれぞれは、ＴＭＤＳチャネル＃０，＃１，＃２で差動信号により送信されてくる画像データ、補助データ、制御データを受信する。さらに、リカバリ／デコーダ８２Ａ，８２Ｂ，８２Ｃのそれぞれは、画像データ、補助データ、制御データを、シリアルデータからパラレルデータに変換し、さらにデコードして出力する。
【００７２】
すなわち、リカバリ／デコーダ８２Ａは、ＴＭＤＳチャネル＃０で差動信号により送信されてくる画像データのＢ成分、垂直同期信号および水平同期信号、補助データを受信する。そして、リカバリ／デコーダ８２Ａは、その画像データのＢ成分、垂直同期信号および水平同期信号、補助データを、シリアルデータからパラレルデータに変換し、デコードして出力する。
【００７３】
リカバリ／デコーダ８２Ｂは、ＴＭＤＳチャネル＃１で差動信号により送信されてくる画像データのＧ成分、制御ビットＣＴＬ０，ＣＴＬ１、補助データを受信する。そして、リカバリ／デコーダ８２Ｂは、その画像データのＧ成分、制御ビットＣＴＬ０，ＣＴＬ１、補助データを、シリアルデータからパラレルデータに変換し、デコードして出力する。
【００７４】
リカバリ／デコーダ８２Ｃは、ＴＭＤＳチャネル＃２で差動信号により送信されてくる画像データのＲ成分、制御ビットＣＴＬ２，ＣＴＬ３、補助データを受信する。そして、リカバリ／デコーダ８２Ｃは、その画像データのＲ成分、制御ビットＣＴＬ２，ＣＴＬ３、補助データを、シリアルデータからパラレルデータに変換し、デコードして出力する。
【００７５】
図４は、ＨＤＭＩの３つのＴＭＤＳチャネル＃０，＃１，＃２で各種の伝送データが伝送される伝送区間（期間）の例を示している。なお、図４は、ＴＭＤＳチャネル＃０，＃１，＃２において、横×縦が７２０×４８０画素のプログレッシブの画像が伝送される場合の、各種の伝送データの区間を示している。
【００７６】
ＨＤＭＩの３つのＴＭＤＳチャネル＃０，＃１，＃２で伝送データが伝送されるビデオフィールド（Video Field）には、伝送データの種類に応じて、ビデオデータ区間（VideoData period）、データアイランド区間（Data Island period）、およびコントロール区間（Control period）の３種類の区間が存在する。
【００７７】
ここで、ビデオフィールド区間は、ある垂直同期信号の立ち上がりエッジ（activeedge）から次の垂直同期信号の立ち上がりエッジまでの区間であり、水平ブランキング期間（horizontalblanking）、垂直ブランキング期間（vertical blanking）、並びに、ビデオフィールド区間から、水平ブランキング期間および垂直ブランキング期間を除いた区間であるアクティブビデオ区間（Active Video）に分けられる。
【００７８】
ビデオデータ区間は、アクティブビデオ区間に割り当てられる。このビデオデータ区間では、非圧縮の１画面分の画像データを構成する７２０画素×４８０ライン分の有効画素（Active pixel）のデータが伝送される。
【００７９】
データアイランド区間およびコントロール区間は、水平ブランキング期間および垂直ブランキング期間に割り当てられる。このデータアイランド区間およびコントロール区間では、補助データ（Auxiliary data）が伝送される。
【００８０】
すなわち、データアイランド区間は、水平ブランキング期間と垂直ブランキング期間の一部分に割り当てられている。このデータアイランド区間では、補助データのうち、制御に関係しないデータである、例えば、音声データのパケット等が伝送される。
【００８１】
コントロール区間は、水平ブランキング期間と垂直ブランキング期間の他の部分に割り当てられている。このコントロール区間では、補助データのうちの、制御に関係するデータである、例えば、垂直同期信号および水平同期信号、制御パケット等が伝送される。
【００８２】
ここで、現行のＨＤＭＩでは、ＴＭＤＳクロックチャネルで伝送されるピクセルクロックの周波数は、例えば１６５ＭＨｚであり、この場合、データアイランド区間の伝送レートは約５００Ｍbps程度である。
【００８３】
図５は、ＨＤＭＩコネクタのピン配列を示している。このピン配列は、タイプＡ（type-A）の例である。ＴＭＤＳチャネル＃ｉの差動信号であるＴＭＤＳ  Ｄａｔａ＃ｉ＋とＴＭＤＳ  Ｄａｔａ＃ｉ−が伝送される差動線である２本のラインは、ＴＭＤＳ  Ｄａｔａ＃ｉ＋が割り当てられているピン（ピン番号が１，４，７のピン）と、ＴＭＤＳ  Ｄａｔａ＃ｉ−が割り当てられているピン（ピン番号が３，６，９のピン）に接続される。
【００８４】
また、制御用のデータであるＣＥＣ信号が伝送されるＣＥＣライン８４は、ピン番号が１３であるピンに接続され、ピン番号が１４のピンは空き（Reserved）ピンとなっている。また、Ｅ−ＥＤＩＤ等のＳＤＡ(SerialData)信号が伝送されるラインは、ピン番号が１６であるピンに接続され、ＳＤＡ信号の送受信時の同期に用いられるクロック信号であるＳＣＬ(Serial Clock)信号が伝送されるラインは、ピン番号が１５であるピンに接続される。上述のＤＤＣ８３は、ＳＤＡ信号が伝送されるラインおよびＳＣＬ信号が伝送されるラインにより構成される。
【００８５】
また、上述したようにソース機器がシンク機器の接続を検出するためのＨＰＤライン８６は、ピン番号が１９であるピンに接続される。また、上述したように電源を供給するための電源ライン８７は、ピン番号が１８であるピンに接続される。
【００８６】
［ＳＰＤＩＦ規格の概要］
次にＳＰＤＩＦ規格の概要について説明する。図６は、ＳＰＤＩＦ規格におけるフレーム構成を示す図である。ＳＰＤＩＦ規格では、各フレームは２つのサブフレームから構成される。２チャンネルステレオ音声の場合、１つ目のサブフレームに左チャンネル信号が含まれ、２つ目のサブフレームに右チャンネル信号が含まれる。
【００８７】
サブフレームの先頭には後述するようにプリアンブルが設けられ、左チャンネル信号にはプリアンブルとして「Ｍ」が、右チャンネル信号にはプリアンブルとして「Ｗ」が付与される。ただし、１９２フレーム毎に先頭のプリアンブルにはブロックの開始を表す「Ｂ」が付与される。すなわち、１ブロックは１９２フレームにより構成される。ブロックは、後述するチャンネルステータスを構成する単位である。
【００８８】
図７は、ＳＰＤＩＦ規格におけるサブフレーム構成を示す図である。サブフレームは、第０乃至第３１の計３２のタイムスロットから構成される。第０乃至第３タイムスロットは、プリアンブル（Sync preamble）を示す。このプリアンブルは、上述のように左右チャンネルの区別やブロックの開始位置を表すために、「Ｍ」、「Ｗ」または「Ｂ」の何れかを示す。
【００８９】
第４乃至第２７タイムスロットはメインデータフィールドであり、２４ビットコードレンジが採用される場合には全体が音声データを表す。また、２０ビットコードレンジが採用される場合には第８乃至第２７タイムスロットが音声データ（Audio sample word）を表す。後者の場合、第４乃至第７タイムスロットは追加情報（Auxiliary sample bits）として利用することができる。
【００９０】
第２８タイムスロットは、メインデータフィールドの有効フラグ（Validityflag）である。第２９タイムスロットは、ユーザデータ（User data）の１ビット分を表す。各フレームにまたがってこの第２９タイムスロットを累積することによって一連のユーザデータを構成することができる。このユーザデータのメッセージは８ビットの情報ユニット（ＩＵ：Information Unit）を単位として構成され、１つのメッセージには３乃至１２９個の情報ユニットが含まれる。
【００９１】
情報ユニット間には０乃至８ビットの「０」が存在し得る。情報ユニットの先頭は開始ビット「１」により識別される。メッセージ内の最初の７個の情報ユニットは予約されており、８個目以降の情報ユニットにユーザは任意の情報を設定することができる。メッセージ間は８ビット以上の「０」により分割される。
【００９２】
第３０タイムスロットは、チャンネルステータス（Channel status）の１ビット分を表す。各フレームにまたがってブロック毎に第３０タイムスロットを累積することによって一連のチャンネルステータスを構成することができる。なお、ブロックの先頭位置は、上述のように、プリアンブル（第０乃至第３タイムスロット）により示される。
【００９３】
第３１タイムスロットは、パリティビット（Parity bit）である。第４乃至第３１タイムスロットに含まれる「０」および「１」の数が偶数になるように、このパリティビットが付与される。
【００９４】
図８は、ＳＰＤＩＦ規格における信号変調方式を示す図である。ＳＰＤＩＦ規格では、サブフレームのうちプリアンブルを除く第４乃至第３１タイムスロットがバイフェーズマーク変調される。このバイフェーズマーク変調の際には、元の信号（ソースコーディング）の２倍速のクロックが用いられる。元の信号のクロックサイクルを前半と後半に分けると、前半のクロックサイクルのエッジで、バイフェーズマーク変調の出力は必ず反転する。また、後半クロックサイクルのエッジにおいて、元の信号が「１」を示しているときには反転し、元の信号が「０」を示しているときには反転しない。これにより、バイフェーズマーク変調された信号から元の信号におけるクロック成分を抽出できることになる。
【００９５】
図９は、ＳＰＤＩＦ規格におけるプリアンブルのチャンネルコーディングを示す図である。上述のように、サブフレームのうち第４乃至第３１タイムスロットはバイフェーズマーク変調される。一方、第０乃至第３タイムスロットのプリアンブルは通常のバイフェーズマーク変調ではなく、２倍速のクロックに同期したビットパターンとして扱われる。すなわち、第０乃至第３タイムスロットの各タイムスロットに２ビットずつ割り当てることにより、同図のような８ビットパターンを得る。
【００９６】
直前の状態が「０」であれば、プリアンブル「Ｂ」には「１１１０１０００」が、「Ｍ」には「１１１０００１０」が、「Ｗ」には「１１００１００」がそれぞれ割り当てられる。一方、直前の状態が「１」であれば、プリアンブル「Ｂ」には「０００１０１１１」が、「Ｍ」には「０００１１１０１」が、「Ｗ」には「０００１１０１１」がそれぞれ割り当てられる。
【００９７】
図１０は、ＳＰＤＩＦ規格におけるチャンネルステータスのフォーマットを示す図である。チャンネルステータスは、サブフレームにおける第３０タイムスロットをブロック毎に累積したものであり、同じサブフレームによって伝送されるオーディオチャンネルに関する情報を保持するものである。この図では、チャンネルステータスの内容が縦方向に１バイトずつ配置され、横方向には各バイトにおけるビット構成が示されている。なお、ここでは、民生用（Consumer use）のフォーマットを想定して説明する。
【００９８】
第０バイトにおいて、第０ビット目は、このチャンネルステータスが民生用であることを示すビットである。第１ビット目は、リニアＰＣＭのサンプルであるか否かを示すビットである。第２ビット目は、著作権の設定されているソフトウェアであるか否かを示すビットである。第３乃至５ビットは、追加フォーマット情報（Additional format information）として、例えば、プリエンファシス（pre-emphasis）の有無などを含むフィールドである。第６および７ビットは、モードを示すフィールドである。
【００９９】
第１バイトは、カテゴリーコードを示すフィールドである。このカテゴリーコードは、オーディオ信号を生成する装置の機種を示すものである。このカテゴリーコードは、チャンネルステータスの先頭から数えて第８乃至１５ビットに配置される。
【０１００】
第２バイトにおいて、第０乃至３ビットは、ソース番号を示すフィールドである。このソース番号は、ソースを識別する番号であり、「１」から「１５」のレンジを示す。第４乃至７ビットは、チャンネル番号を示すフィールドである。このチャンネル番号は、右チャンネルか左チャンネルかを識別する番号である。
【０１０１】
第３バイトにおいて、第０乃至３ビットは、サンプリング周波数を示すフィールドである。このサンプリング周波数として、例えば、「００００」は４４．１ＫＨｚを表す。第４および５ビットは、クロック精度を示すフィールドである。このクロック精度は、精度のレベルを３段階で示す。
【０１０２】
第４バイトにおいて、第０乃至３ビットは、ワード長を示すフィールドである。第０ビット目が「０」であれば最大サンプル長は２０ビット、「１」であれば最大サンプル長は２４ビットであることを意味する。そして、続く第１乃至３ビットにおいて具体的なビット数を特定することが可能である。第４および５ビットは、オリジナルサンプリング周波数を示すフィールドである。
【０１０３】
第５バイト以降については、現行のＳＰＤＩＦ規格では定義されていない。例えば、オーディオデータが暗号化されているか否かを示す暗号化ビットとして、第５バイトの第２ビット目が使用可能である。すなわち、例えば、シンク機器委１２０からの信号のチャンネルステータスにおいて、第５バイトの第２ビット目が「１」を示している場合には、シンク機器１２０からのオーディオデータが暗号化されていることを意味する。一方、シンク機器委１２０からの信号のチャンネルステータスにおいて、第５バイトの第２ビット目が「０」を示している場合には、シンク機器１２０からのオーディオデータが暗号化されていないことを意味する。
【０１０４】
図１１は、ＳＰＤＩＦ規格におけるユーザデータのフォーマットを示す図である。ユーザデータは、サブフレームにおける第２９タイムスロットをブロック毎に累積したものである。上述のように、ユーザデータのメッセージは、８ビットの情報ユニット（ＩＵ）を単位として構成され、１つのメッセージには３乃至１２９個の情報ユニットが含まれる。また、メッセージ間は８ビット以上の「０」により分割され、情報ユニットの先頭は開始ビット「１」により識別される。
【０１０５】
先頭の情報ユニットは、図１１（ａ）に示すように、モードおよびアイテムを含む。モードは、メッセージのクラスを示すフィールドであり、例えばプリセット情報などを示す。アイテムは、メッセージのタイプをさらに定義するためのフィールドである。  ２番目の情報ユニットは、図１１（ｂ）に示すように、情報ユニットの数を含む。先頭ビットを除く７ビットにより、「１」から「１２７」のレンジで情報ユニットの数を示すことができる。
【０１０６】
３番目の情報ユニットは、図１１（ｃ）に示すように、カテゴリーコードを含む。このカテゴリーコードは、図１０のチャンネルステータスの第１バイトにより示されるオーディオデータの生成元におけるカテゴリーコードである。ユーザデータでは情報ユニットの先頭ビットが開始ビットとなるため、有効なデータは７ビット分である。この７ビットは、チャンネルステータスにおける第８乃至１４ビットに相当する。第１５ビット目であるＬビットは、商用のプリレコードソフトウェアを示すビットであるため、このユーザデータのメッセージには含まれない。
【０１０７】
４乃至７番目の情報ユニットは、図１１（ｄ）に示すように、３つのユーザ情報Ｘ、ＹおよびＺを含む。これら３つのユーザ情報としては１バイト（８ビット）ずつ割り当てられている。
【０１０８】
［ソース側送受信回路、シンク側送受信回路等の構成例］
図１２は、ソース機器１１０のソース側送受信回路１１３、シンク機種検出回路１１６、プラグ接続検出回路１１７等の構成例を示している。イーサネット送受信回路１１４は、ＨＤＭＩケーブル１３０を構成する複数のラインのうち、１対のラインにより構成された伝送路を用いてＬＡＮ(Local Area Network)通信、つまりイーサネット信号の送受信を行う。この実施の形態において、一対のラインは、空き（Reserve）ピン（１４ピン）に対応したリザーブラインおよびＨＰＤピン（１９ピン）に対応したＨＰＤラインである。
【０１０９】
また、ＳＰＤＩＦ受信回路１１５は、上述の一対のラインにより構成された伝送路を用いて、ＳＰＤＩＦ信号を受信する。そして、このＳＰＤＩＦ受信回路１１５は、１対のラインにより構成された伝送路を用いてＳＰＤＩＦ信号に同期したクロック信号が送信されてくる場合には、当該クロック信号の使用が可能とされている。
【０１１０】
ソース機器１１０は、ＬＡＮ信号送信回路４１１、終端抵抗４１２、ＡＣ結合容量４１３，４１４、ＬＡＮ信号受信回路４１５、減算回路４１６、増幅器４１７，４１８、加算回路４１９および増幅器４２０を有している。これらは、ソース側送受信回路１１３を構成している。また、ソース機器１１０は、シンク機種検出回路１１６を構成する、プルアップ抵抗４２１、抵抗４２２、容量４２３および比較器４２４を有している。ここで、抵抗４２２および容量４２３はローパスフィルタを構成している。
【０１１１】
また、ソース機器１１０は、プラグ接続検出回路１１７を構成する、プルダウン抵抗４３１、抵抗４３２、容量４３３および比較器４３４を有している。ここで、抵抗４３２および容量４３３は、ローパスフィルタを構成している。また、ソース機器１１０は、クロック生成回路４３５および切換スイッチ４３６を有している。
【０１１２】
電源線（＋５．０Ｖ）と接地線との間には、プルアップ抵抗４２１、ＡＣ結合容量４１３、終端抵抗４１２、ＡＣ結合容量４１４およびプルダウン抵抗４３１の直列回路が接続される。ＡＣ結合容量４１３と終端抵抗４１２の互いの接続点Ｐ１は、ＬＡＮ信号送信回路４１１の正出力側に接続されると共に、ＬＡＮ信号受信回路４１５の正入力側に接続される。また、ＡＣ結合容量４１４と終端抵抗４１２の互いの接続点Ｐ２は、ＬＡＮ信号送信回路４１１の負出力側に接続されると共に、ＬＡＮ信号受信回路４１５の負入力側に接続される。ＬＡＮ信号送信回路４１１の入力側には、イーサネット送受信回路１１４から差動入力の増幅器４１７を介して送信信号（送信データ）ＳＧ411が供給される。
【０１１３】
また、減算回路４１６の正側端子には、ＬＡＮ信号受信回路４１５の出力信号ＳＧ412が供給され、この減算回路４１６の負側端子には、送信信号（送信データ）ＳＧ411が供給される。この減算回路４１６では、ＬＡＮ信号受信回路４１５の出力信号ＳＧ412から送信信号ＳＧ411が減算され、受信信号ＳＧ413が得られる。
【０１１４】
この受信信号ＳＧ413は、増幅器４１８を介して、差動出力としてイーサネット送受信回路１１４に供給されると共に、切換スイッチ４３６のｂ側の固定端子に供給される。この受信信号ＳＧ413は、リザーブラインおよびＨＰＤラインを介して、ＬＡＮ信号（イーサネット信号）が差動信号として送信されてくる場合には、当該ＬＡＮ信号となる。一方、この受信信号ＳＧ413は、リザーブラインおよびＨＰＤラインを介して、クロック信号が差動信号として送信されてくる場合には、当該クロック信号となる。
【０１１５】
また、プルアップ抵抗４２１およびＡＣ結合容量４１３の互いの接続点Ｑ１は、抵抗４２２および容量４２３の直列回路を介して接地線に接続される。そして、抵抗４２２および容量４２３の互いの接続点に得られるローパスフィルタの出力信号は比較器４２４の一方の入力端子に供給される。この比較器４２４では、ローパスフィルタの出力信号が他方の入力端子に供給される基準電圧Ｖref1（＋３．７５Ｖ）と比較される。この比較器４２４の出力信号ＳＧ414は、ソース機器１１０の図示しない制御部（ＣＰＵ）に供給される。
【０１１６】
また、ＡＣ結合容量４１４およびプルダウン抵抗４３１の互いの接続点Ｑ２は、抵抗４３２および容量４３３の直列回路を介して接地線に接続される。そして、抵抗４３２および容量４３３の互いの接続点に得られるローパスフィルタの出力信号は比較器４３４の一方の入力端子に供給される。この比較器４３４では、ローパスフィルタの出力信号が他方の入力端子に供給される基準電圧Ｖref2（＋１．４Ｖ）と比較される。この比較器４３４の出力信号ＳＧ415は、ソース機器１１０の図示しない制御部（ＣＰＵ）に供給される。
【０１１７】
また、ＡＣ結合容量４１３と終端抵抗４１２の互いの接続点Ｐ１は、加算回路４１９の一方の入力端子に接続される。また、ＡＣ結合容量４１４と終端抵抗４１２の互いの接続点Ｐ２は、加算回路４１９の他方の入力端子に接続される。この加算回路４１９の出力信号は、増幅器４２０を介してＳＰＤＩＦ受信回路１１５に供給されると共に、クロック生成回路４３５に供給される。この加算回路４１９の出力信号は、リザーブラインおよびＨＰＤラインを介して、ＳＰＤＩＦ信号が同相信号として送信されてくる場合には、当該ＳＰＤＩＦ信号となる。
【０１１８】
クロック生成回路４３５はＰＬＬ回路を備えており、ＳＰＤＩＦ信号が供給される場合には、このＳＰＤＩＦ信号を参照信号として、このＳＰＤＩＦ信号に同期したクロック信号を生成する。このクロック生成回路４３５で生成されたクロック信号は切換スイッチ４３６のａ側の固定端子に供給される。そして、この切換スイッチ４３６の可動端子に得られるクロック信号はＳＰＤＩＦ受信回路１１５に動作クロックとして供給される。
【０１１９】
切換スイッチ４３６は、図示しない制御部（ＣＰＵ）により、その切り換えが制御される。切換スイッチ４３６は、シンク機器１２０側から送られてくるクロック信号を使用する場合にはｂ側に接続される。一方、切換スイッチ４３６は、クロック生成回路４３５で生成されたクロック信号を使用する場合にはａ側に接続される。
【０１２０】
図１３は、シンク機器１２０のシンク側送受信回路１２３、ソース機種検出回路１２６、プラグ接続伝達回路１２７等の構成例を示している。イーサネット送受信回路１２４は、ＨＤＭＩケーブル１３０を構成する複数のラインのうち、１対のラインにより構成された伝送路を用いてＬＡＮ(Local Area Network)通信、つまりイーサネット信号の送受信を行う。この実施の形態において、一対のラインは、上述したように、空き（Reserve）ピン（１４ピン）に対応したリザーブラインおよびＨＰＤピン（１９ピン）に対応したＨＰＤラインである。
【０１２１】
また、ＳＰＤＩＦ送信回路１２５は、上述の一対のラインにより構成された伝送路を用いて、ＳＰＤＩＦ信号を送信する。クロック生成回路４５２で生成された、ＳＰＤＩＦ信号に同期したクロック信号を、上述の一対のラインにより構成された伝送路を用いて送信することが可能とされている。
【０１２２】
シンク機器１２０は、ＬＡＮ信号送信回路４４１、終端抵抗４４２、ＡＣ結合容量４４３，４４４、ＬＡＮ信号受信回路４４５、減算回路４４６、増幅器４４７，４４８、加算回路４４９，４５０および増幅器４５１を有している。これらは、シンク側送受信回路１２３を構成している。また、シンク機器１２０は、ソース機種検出回路１２６を構成する、プルダウン抵抗４５４、抵抗４５５、容量４５６および比較器４５７を有している。ここで抵抗４５５および容量４５６はローパスフィルタを構成している。
【０１２３】
また、シンク機器１２０は、プラグ接続伝達回路１２７を構成する、チョークコイル４６１、抵抗４６２および抵抗４６３を有している。また、シンク機器１２０は、クロック生成回路４５２および接続スイッチ４５３を有している。
【０１２４】
電源線（＋５．０Ｖ）と接地線との間には、抵抗４６２および抵抗４６３の直列回路が接続される。そして、この抵抗４６２と抵抗４６３の互いの接続点と、接地線との間には、チョークコイル４６１、ＡＣ結合容量４４４、終端抵抗４４２、ＡＣ結合容量４４３およびプルダウン抵抗４５４の直列回路が接続される。
【０１２５】
ＡＣ結合容量４４３と終端抵抗４４２の互いの接続点Ｐ３は、加算回路４４９の出力側に接続されると共に、ＬＡＮ信号受信回路４４５の正入力側に接続される。また、ＡＣ結合容量４４４と終端抵抗４４２の互いの接続点Ｐ４は、加算回路４５０の出力側に接続されると共に、ＬＡＮ信号受信回路４４５の負入力側に接続される。
【０１２６】
また、加算回路４４９の一方の入力側はＬＡＮ信号送信回路４４１の正出力側に接続され、この加算回路４４９の他方の入力側にはＳＰＤＩＦ送信回路１２５から出力されるＳＰＤＩＦ信号が増幅器４５１を介して供給される。また、加算回路４５０の一方の入力側はＬＡＮ信号送信回路４４１の負出力側に接続され、この加算回路４５０の他方の入力側にはＳＰＤＩＦ送信回路１２５から出力されるＳＰＤＩＦ信号が増幅器４５１を介して供給される。
【０１２７】
ＬＡＮ信号送信回路４４１の入力側には、イーサネット送受信回路１２４から差動入力の増幅器４４７を介して送信信号（送信データ）ＳＧ417が供給される。また、減算回路４４６の正側端子には、ＬＡＮ信号受信回路４４５の出力信号ＳＧ418が供給され、この減算回路４４６の負側端子には、送信信号ＳＧ417が供給される。この減算回路４４６では、ＬＡＮ信号受信回路４４５の出力信号ＳＧ418から送信信号ＳＧ417が減算され、受信信号（受信データ）ＳＧ419が得られる。この受信信号ＳＧ419は、リザーブラインおよびＨＰＤラインを介して、ＬＡＮ信号（イーサネット信号）が差動信号として送信されてくる場合には、当該ＬＡＮ信号となる。この受信信号ＳＧ419は、増幅器４４８を介して、差動出力としてイーサネット送受信回路１２４に供給される。
【０１２８】
また、プルダウン抵抗４５４およびＡＣ結合容量４４３の互いの接続点Ｑ３は、抵抗４５５および容量４５６の直列回路を介して接地線に接続される。そして、抵抗４５５および容量４５６の互いの接続点に得られるローパスフィルタの出力信号は比較器４５７の一方の入力端子に供給される。この比較器４５７では、ローパスフィルタの出力信号が他方の入力端子に供給される基準電圧Ｖref3（＋１．２５Ｖ）と比較される。この比較器４５７の出力信号ＳＧ416は、シンク機器１２０の図示しない制御部（ＣＰＵ）に供給される。
【０１２９】
また、クロック生成回路４５２から出力されるクロック信号はＳＰＤＩＦ送信回路１２５に動作クロックとして供給される。そのため、ＳＰＤＩＦ送信回路１２５から出力されるＳＰＤＩＦ信号は、クロック生成回路４５２から出力されるクロック信号に同期したものとなる。また、クロック生成回路４５２から出力されるクロック信号は、接続スイッチ４５３を介してＬＡＮ信号送信回路４４１の入力側に供給される。接続スイッチ４５３は、図示しない制御部（ＣＰＵ）により、その接続が制御される。接続スイッチ４５３は、ソース機器１１０側にクロック信号を送信する場合には接続状態とされる。一方、接続スイッチ４５３は、ソース機器１１０側にクロック信号を送信しない場合には非接続状態とされる。
【０１３０】
図１２、図１３に示すように、ＨＤＭＩケーブル１３０に含まれるリザーブライン５０１およびＨＰＤライン５０２は、ツイストペアを構成している。リザーブライン５０１のソース側端５１１は、ソース機器１１０のＨＤＭＩ端子１１１の１４ピンに接続され、当該リザーブライン５０１のシンク側端５２１はシンク機器１２０のＨＤＭＩ端子１２１の１４ピンに接続される。また、ＨＰＤライン５０２のソース側端５１２はソース機器１１０のＨＤＭＩ端子１１１の１９ピンに接続され、当該ＨＰＤライン５０２のシンク側端５２２はシンク機器１２０のＨＤＭＩ端子１２１の１９ピンに接続される。
【０１３１】
ソース機器１１０において、上述したプルアップ抵抗４２１とＡＣ結合容量４１３の互いの接続点Ｑ１は、ＨＤＭＩ端子１１１の１４ピンに接続される。また、ソース機器１１０において、上述したプルダウン抵抗４３１とＡＣ結合容量４１４の互いの接続点Ｑ２はＨＤＭＩ端子１１１の１９ピンに接続される。
【０１３２】
一方、シンク機器１２０において、上述したプルダウン抵抗４５４とＡＣ結合容量４４３の互いの接続点Ｑ３はＨＤＭＩ端子１２１の１４ピンに接続される。また、シンク機器１２０において、上述したチョークコイル４６１とＡＣ結合容量４４４の互いの接続点Ｑ４はＨＤＭＩ端子１２１の１９ピンに接続される。
【０１３３】
［ＬＡＮ通信動作］
図１２、図１３に示す構成において、ＬＡＮ通信の動作を説明する。ソース機器１１０において、送信信号（送信データ）ＳＧ411はイーサネット送受信回路１１４から増幅器４１７を介してＬＡＮ信号送信回路４１１の入力側に供給される。このＬＡＮ信号送信回路４１１から送信信号ＳＧ411に対応した差動信号（正出力信号、負出力信号）が出力される。この差動信号は、接続点Ｐ１，Ｐ２に供給され、ＨＤＭＩケーブル１３０の１対のライン（リザーブライン５０１、ＨＰＤライン５０２）を通じて、シンク機器１２０に送信される。
【０１３４】
また、シンク機器１２０において、送信信号（送信データ）ＳＧ417はイーサネット送受信回路１２４から増幅器４４７を介してＬＡＮ信号送信回路４４１の入力側に供給される。このＬＡＮ信号送信回路４４１から送信信号ＳＧ417に対応した差動信号（正出力信号、負出力信号）が出力される。この差動信号は、接続点Ｐ３，Ｐ４に供給され、ＨＤＭＩケーブル１３０の１対のライン（リザーブライン５０１、ＨＰＤライン５０２）を通じて、ソース機器１１０に送信される。
【０１３５】
また、ソース機器１１０において、ＬＡＮ信号受信回路４１５の入力側は接続点Ｐ１，Ｐ２に接続されている。そのため、ＬＡＮ信号受信回路４１５の出力信号ＳＧ412として、ＬＡＮ信号送信回路４１１から出力された差動信号（電流信号）に対応した送信信号と、上述したようにシンク機器１２０から送信されてくる差動信号に対応した受信信号との加算信号が得られる。減算回路４１６では、ＬＡＮ信号受信回路４１５の出力信号ＳＧ412から送信信号ＳＧ411が減算される。そのため、減算回路４１６の出力信号ＳＧ413は、シンク機器１２０の送信信号（送信データ）ＳＧ417に対応したものとなる。この出力信号ＳＧ413は、増幅器４１８を介してイーサネット送受信回路１１４に供給される。
【０１３６】
また、シンク機器１２０において、ＬＡＮ信号受信回路４４５の入力側は接続点Ｐ３，Ｐ４に接続されている。そのため、当該ＬＡＮ信号受信回路４４５の出力信号ＳＧ418として、ＬＡＮ信号送信回路４４１から出力された差動信号（電流信号）に対応した送信信号と、上述したようにソース機器１１０から送信されてくる差動信号に対応した受信信号との加算信号が得られる。減算回路４４６では、ＬＡＮ信号受信回路４４５の出力信号ＳＧ418から送信信号ＳＧ417が減算される。そのため、この減算回路４４６の出力信号ＳＧ419は、ソース機器１１０の送信信号（送信データ）ＳＧ411に対応したものとなる。この出力信号ＳＧ419は、増幅器４４８を介してイーサネット送受信回路１２４に供給される。
【０１３７】
このように、ソース機器１１０のイーサネット送受信回路１１４と、シンク機器１２０のイーサネット送受信回路１２４との間では、双方向のＬＡＮ信号（イーサネット信号）の通信を行うことができる。
【０１３８】
［ＳＰＤＩＦ信号の伝送動作］
図１２、図１３に示す構成において、ＳＰＤＩＦ信号の伝送動作を説明する。シンク機器１２０において、ＳＰＤＩＦ送信回路１２５から出力されるＳＰＤＩＦ信号は、増幅器４５１および加算回路４４９，４５０を介して、接続点Ｐ３，Ｐ４に供給される。これにより、ＳＰＤＩＦ信号は、同相信号として、ＨＤＭＩケーブル１３０の１対のライン（リザーブライン５０１、ＨＰＤライン５０２）を通じて、ソース機器１１０に送信される。
【０１３９】
また、ソース機器１１０において、接続点Ｐ１，Ｐ２はそれぞれ加算回路４１９の入力側に接続されている。そのため、加算回路４１９の出力信号として、シンク機器１２０から送信されてくる同相信号に対応したＳＰＤＩＦ信号が得られる。そして、このＳＰＤＩＦ信号はＳＰＤＩＦ受信回路１１５に供給される。
【０１４０】
［クロック信号］
ＳＰＤＩＦ受信回路１１５では、ＳＰＤＩＦ信号に対して、当該ＳＰＤＩＦ信号に対応したクロック信号に基づいて、データ抽出処理、復号処理等が行われて、オーディオデータが取得される。ＳＰＤＩＦ受信回路１１５では、ソース機器１１０が持つクロック生成回路４３５で生成されたクロック信号、あるいは、シンク機器１２０から送信されてくるクロック信号ＣＬＫのいずれかが使用される。
【０１４１】
まず、クロック生成回路４３５で生成されたクロック信号が使用される状態について説明する。この場合、シンク機器１２０において、接続スイッチ４５３は非接続状態とされ、クロック生成回路４５２で生成されたクロック信号ＣＬＫは、ソース機器１１０に送信されない。また、この場合、ソース機器１１０において、切換スイッチ４３６はａ側に接続される。これにより、クロック生成回路４３５で生成されたクロック信号がＳＰＤＩＦ受信回路１１５に供給される。
【０１４２】
なお、クロック生成回路４３５で生成されるクロック信号は、ＳＰＤＩＦ信号を参照信号としてＰＬＬ回路で発生されたものであり、当該ＳＰＤＩＦ信号に同期したものとなっている。従って、ＳＰＤＩＦ受信回路１１５では、ＳＰＤＩＦ信号に対して、当該ＳＰＤＩＦ信号に同期したクロック信号ＣＬＫに基づいて、データ抽出処理、復号処理等が行われて、オーディオデータ等のデータが取得される。
【０１４３】
次に、シンク機器１２０から送信されてくるクロック信号ＣＬＫが使用される状態について説明する。シンク機器１２０において、接続スイッチ４５３は接続状態とされる。クロック生成回路４５２で生成されるクロック信号ＣＬＫは、ＬＡＮ信号送信回路４４１の入力側に供給される。このＬＡＮ信号送信回路４４１から、クロック信号ＣＬＫに対応した差動信号（正出力信号、負出力信号）が出力される。この差動信号は、接続点Ｐ３，Ｐ４に供給され、ＨＤＭＩケーブル１３０の１対のライン（リザーブライン５０１、ＨＰＤライン５０２）を通じて、ソース機器１１０に送信される。
【０１４４】
また、ソース機器１１０において、切換スイッチ４３６は、ｂ側に接続される。そして、ソース機器１１０において、ＬＡＮ信号受信回路４１５の入力側は接続点Ｐ１，Ｐ２に接続されている。そのため、ＬＡＮ信号受信回路４１５の出力信号ＳＧ412、従って減算回路４１６のＳＧ413は、シンク機器１２０から送信されたクロック信号ＣＬＫとなる。このクロック信号ＣＬＫは、切換スイッチ４３６を介して、ＳＰＤＩＦ受信回路１１５に供給される。
【０１４５】
なお、ＳＰＤＩＦ受信回路１１５に供給されるＳＰＤＩＦ信号は、シンク機器１２０のＳＰＤＩＦ送信回路１２５において、クロック生成回路４５２で生成されたクロック信号ＣＬＫを動作クロックとして得られたものである。そのため、ソース機器１１０において、ＳＰＤＩＦ受信回路１１５に供給されるシンク機器１２０から送信されてきたクロック信号ＣＬＫは、当該ＳＰＤＩＦ受信回路１１５に供給される受信ＳＰＤＩＦ信号に同期したものとなっている。従って、ＳＰＤＩＦ受信回路１１５では、ＳＰＤＩＦ信号に対して、当該ＳＰＤＩＦ信号に同期したクロック信号ＣＬＫに基づいて、データ抽出処理、復号処理等が行われて、オーディオデータ等のデータが取得される。
【０１４６】
［機種検出、プラグ接続検出］
なお、図１２、図１３において、ＨＰＤライン５０２は、上述のＬＡＮ通信の他に、ＤＣバイアスレベルで、ＨＤＭＩケーブル１３０がシンク機器１２０に接続されたことをソース機器１１０に伝達する。すなわち、シンク機器１２０内の抵抗４６２，４６３とチョークコイル４６１は、ＨＤＭＩケーブル１３０がシンク機器１２０に接続されるとき、ＨＰＤライン５０２を、ＨＤＭＩ端子１２１の１９ピンを介して、約４Ｖにバイアスする。ソース機器１１０は、ＨＰＤライン５０２のＤＣバイアスを、抵抗４３２と容量４３３からなるローパスフィルタで抽出し、比較器４３４で基準電圧Vref2（例えば、１．４Ｖ）と比較する。
【０１４７】
ソース機器１１０のＨＤＭＩ端子１１１の１９ピンの電圧は、ＨＤＭＩケーブル１３０がシンク機器１２０に接続されていなければ、プルダウン抵抗４３１が存在するために基準電圧Ｖref2より低く、逆に、ＨＤＭＩケーブル１３０がシンク機器１２０に接続されていれば基準電圧Ｖref2より高い。したがって、比較器４３４の出力信号ＳＧ415は、ＨＤＭＩケーブル１３０がシンク機器１２０に接続されているときは高レベルとなり、そうでないときは低レベルとなる。これにより、ソース機器１２０の図示しない制御部（ＣＰＵ）は、比較器４３４の出力信号ＳＧ415に基づいて、ＨＤＭＩケーブル１３０がシンク機器１２０に接続されたか否かを認識できる。
【０１４８】
また、図１２、図１３において、リザーブライン５０１のＤＣバイアス電位で、ＨＤＭＩケーブル１３０の両端に接続された機器がｅＨＤＭＩ対応機器であるか、ｅＨＤＭＩ非対応機器であるかを、相互に認識する機能を有している。
【０１４９】
上述したように、ソース機器１１０はリザーブライン５０１を抵抗４２１でプルアップ（＋５Ｖ）し、シンク機器１２０はリザーブライン５０１を抵抗４５４でプルダウンする。抵抗４２１，４５４は、ｅＨＤＭＩ非対応機器には存在しない。
【０１５０】
ソース機器１１０は、上述したように、比較器４２４で、抵抗４２２および容量４２３からなるローパスフィルタを通過したリザーブライン５０１のＤＣ電位を基準電圧Ｖref1と比較する。シンク機器１２０が、ｅＨＤＭＩ対応機器でプルダウン抵抗４５４があるときには、リザーブライン５０１の電圧が２．５Ｖとなる。しかし、シンク機器１２０が、ｅＨＤＭＩ非対応機器でプルダウン抵抗４５４がないときには、リザーブライン５０１の電圧がプルアップ抵抗４２１の存在により５Ｖとなる。
【０１５１】
そのため、基準電圧Ｖref1が例えば３．７５Ｖとされることで、比較器４２４の出力信号ＳＧ414は、シンク機器１２０がｅＨＤＭＩ対応機器であるときは低レベルとなり、そうでないときは高レベルとなる。これにより、ソース機器１１０の図示しない制御部（ＣＰＵ）は、比較器４２４の出力信号ＳＧ414に基づいて、シンク機器１２０がｅＨＤＭＩ対応機器であるか否かを認識できる。
【０１５２】
同様に、シンク機器１２０は、上述したように、比較器４５７で、抵抗４５５および容量４５６からなるローパスフィルタを通過したリザーブライン５０１のＤＣ電位を基準電圧Ｖref3と比較する。ソース機器１１０が、ｅＨＤＭＩ対応機器でプルアップ抵抗４２１があるときには、リザーブライン５０１の電圧が２．５Ｖとなる。しかし、ソース機器１１０が、ｅＨＤＭＩ非対応機器でプルアップ抵抗４２１がないときには、リザーブライン５０１の電圧がプルダウン抵抗４５４の存在により０Ｖとなる。
【０１５３】
そのため、基準電圧Ｖref3が例えば１．２５Ｖとされることで、比較器４５７の出力信号ＳＧ416は、ソース機器１１０がｅＨＤＭＩ対応機器であるときは高レベルとなり、そうでないときは低レベルとなる。これにより、シンク機器１２０の図示しない制御部（ＣＰＵ）は、比較器４５７の出力信号ＳＧ416に基づいて、ソース機器１１０がｅＨＤＭＩ対応機器であるか否かを認識できる。
【０１５４】
なお、図１２に示したプルアップ抵抗４２１が、ソース機器１１０内ではなく、ＨＤＭＩケーブル１３０内に設けられているようにしてもよい。そのような場合、プルアップ抵抗４２１の端子のそれぞれは、ＨＤＭＩケーブル１３０内に設けられたラインのうち、リザーブライン５０１、および電源（電源電位）に接続されるラインのそれぞれに接続される。
【０１５５】
さらに、図１３に示したプルダウン抵抗４５４および抵抗４６３がシンク機器１２０内ではなく、ＨＤＭＩケーブル１３０内に設けられているようにしてもよい。そのような場合、プルダウン抵抗４５４の端子のそれぞれは、ＨＤＭＩケーブル１３０内に設けられたラインのうち、リザーブライン５０１、およびグランド（基準電位）に接続されるラインのそれぞれに接続される。また、抵抗４６３の端子のそれぞれは、ＨＤＭＩケーブル１３０内に設けられたラインのうち、ＨＰＤライン５０２、およびグランド（基準電位）に接続されるラインのそれぞれに接続される。
【０１５６】
上述したように、シンク機器１２０はソース機器１１０にクロック信号を、リザーブラインおよびＨＰＤラインからなる伝送路を介して、差動信号として送ることが可能とされている。一方、ソース機器１１０はシンク機器１２０からリザーブラインおよびＨＰＤラインからなる伝送路を介して、差動信号として送られてくるクロック信号を抽出して使用することが可能とされている。
【０１５７】
このようにソース機器１１０側において、シンク機器１２０からクロック信号を送ってもらってそれを使用する状態とするか、あるいは、自身が持つクロック生成回路４３５で生成されたクロック信号を使用する状態とするかは、予め設定される。この設定は、例えば、後述するように、ソース機器１１０とシンク機器１２０との間でクロック信号に関するＣＤＣメッセージが交換されることで行われる。例えば、シンク機器１２０がクロック信号の送信をサポートしており、ソース機器１１０がクロック信号の受信をサポートしている場合には、シンク機器１２０からソース機器１１０にクロック信号を送信する状態に設定される。
【０１５８】
なお、シンク機器１２０からソース機器１１０へのクロック信号は、リザーブラインおよびＨＰＤラインからなる伝送路を、差動信号として送信される。上述したように、ソース機器１１０とシンク機器１２０との間のＬＡＮ信号（イーサネット信号）も、リザーブラインおよびＨＰＤラインからなる伝送路を、差動信号として送信される。そのため、シンク機器１２０からソース機器１１０へのクロック信号は、ソース機器１１０とシンク機器１２０との間でＬＡＮ信号（イーサネット信号）の通信が行われているときは行われない。これにより、ＬＡＮ信号（イーサネット信号）の通信にクロック信号が影響を及ぼさないようにされる。
【０１５９】
図１４は、上述の実施の形態におけるリザーブラインおよびＨＰＤラインを使用した動作をまとめて示している。１４番ピンはリザーブライン５０１に対応し、１９番ピンはＨＰＤライン５０２に対応する。イーサネット信号またはＳＰＤＩＦ信号の何れも伝送されない場合には、従来のＨＤＭＩ規格の動作になる。イーサネット信号が伝送される場合には、１４番ピンにイーサネット信号の正極信号が重畳され、１９番ピンにイーサネット信号の負極信号が重畳される。
【０１６０】
また、ＳＰＤＩＦ信号が伝送される場合には、１４番ピンおよび１９番ピンにＳＰＤＩＦ信号の正極信号が重畳される。なお、この場合、ＳＰＤＩＦ信号に同期したクロック信号ＣＬＫの伝送が可能である。クロック信号ＣＬＫが伝送される場合には、１４番ピンにクロック信号ＣＬＫの正極信号が重畳され、１９番ピンにクロック信号ＣＬＫの負極信号が重畳される。
【０１６１】
さらに、イーサネット信号およびＳＰＤＩＦ信号の両者が伝送される場合には、１４番ピンにイーサネット信号の正極信号およびＳＰＤＩＦ信号の正極信号が重畳され、１９番ピンにイーサネット信号の負極信号およびＳＰＤＩＦ信号の正極信号が重畳される。なお、この場合、イーサネット信号の伝送に影響を及ぼすことから、ＳＰＤＩＦ信号に同期したクロック信号ＣＬＫの伝送はできない。
【０１６２】
［機能情報の送受信］
上述のＡＶシステム１００においては、ソース機器１１０およびシンク機器１２０では、互いに相手側の機能情報を取得することが行われ、その機能情報に基づいてＬＡＮ信号（イーサネット信号）の伝送、ＳＰＤＩＦ信号の伝送等が選択的に行われる。
【０１６３】
ここで、ＣＥＣライン（ＣＥＣチャネル）を用いた機能情報の送受信について説明する。このＣＥＣラインでは、ソース機器とシンク機器の間で、双方向に、制御データの伝送が可能となっている。上述の機能情報は、例えば、ＣＥＣ（Consumer Electronics Control）データあるいはＣＤＣ（CapabilityDiscovery Channel）データとして、ソース機器からシンク機器に、あるいはシンク機器からソース機器に送られる。
【０１６４】
図１５は、ＣＥＣラインで伝送されるＣＥＣデータの構造を示している。ＣＥＣラインでは、１０ビットデータからなる１ブロックが、４．５ｍ秒で伝送される。先頭にスタートビットが配置され、それに続いて、ヘッダブロックが配置され、その後に、実際に伝送したいデータが含まれる任意の個数（ｎ個）のデータブロックが配置される。機能情報は、データブロックに含まれる。
【０１６５】
図１６は、ヘッダブロックの構造例を示した図である。ヘッダブロックには、送信元（Initiator）の論理アドレス（Logical Address）と、あて先（Destination）の論理アドレス（Logical Address）とが配置される。各論理アドレスは、各機器の種類に応じて設定される。
【０１６６】
図１７は、各機器の種類に応じて設定される論理アドレスを示している。図１７に示すように、機器の種類毎に、“０”から“１５”までの１６種類のアドレス値が設定されている。図１６のヘッダブロックを構成する送信元（Initiator）の論理アドレスおよびあて先（Destination）の論理アドレスには、対応するアドレス値が４ビットで配置される。
【０１６７】
次に、ＣＤＣデータについて説明する。ＣＤＣは、物理層はＣＥＣと同じであるが、論理層はＣＥＣとは異なるものとして定義される。ＣＤＣデータの構造は、図示しないが、図１５に示すＣＥＣのデータ構造と同様の構造とされ、先頭にスタートビットが配置され、それに続いて、ヘッダブロックが配置され、その後に、実際に伝送したいデータが含まれる任意の個数（ｎ個）のデータブロックが配置された構造とされる。
【０１６８】
また、ＣＤＣデータのヘッダブロックの構造は、図示しないが、図１６に示すＣＥＣデータのヘッダブロックと構造的には同一とされている。しかし、ヘッダブロックを構成する送信元（Initiator）の論理アドレスおよびあて先（Destination）の論理アドレスとして、機器の種類に依らずに、常に、“１５”が使用される。つまり、送信元（Initiator）に関しては不明（Unregistered）とされ、あて先（Destination）に関してはブロードキャスト（Broadcast）とされる。
【０１６９】
このようにＣＤＣデータの伝送にあっては、ヘッダブロックに配置される送信元およびあて先の論理アドレス（Logical Address）としていずれも“１５”が使用されるので、各機器の論理アドレスを取得する必要はない。ＣＤＣデータによるメッセージ（ＣＤＣメッセージ）は、ＣＥＣにとっては、送信元が不明なブロードキャストメッセージということになり、どの機器がどの機器に宛てたメッセージであるか分からない。
【０１７０】
そこで、ＣＤＣメッセージにあっては、物理的な接続パスを識別するために、データブロックに配置されるメッセージの中に、送信元（Initiator）およびあて先（Target）の物理アドレス（Physical Address）を必ず含むようにされる。つまり、ＣＤＣメッセージの送信にあっては、論理アドレスを使用せずに、物理アドレスを使用する。
【０１７１】
ＣＥＣは、ブロードキャストメッセージに関しては、〈Feature Abort〉「それは対応していない」というメッセージを返すことができない。そこで、ＣＤＣとしては、この状況を考えて、必ずメッセージを返すことにする。
【０１７２】
［ＣＤＣメッセージの一例］
ここでは、ＣＤＣデータのデータブロックに配置されるコマンドメッセージとして、〈ExchangeSupported Channels Info〉メッセージと、〈Activate SupportedChannels〉メッセージを定義する。〈Exchange Supported Channels Info〉メッセージは、２つの機器の間で機能情報を交換する際に用いられるメッセージである。また、〈Activate Supported Channels〉メッセージは、２つの機器の間で実際に起動（Activate）するチャネル（伝送フォーマット）を確認して通信を開始する際に用いられるメッセージである。各メッセージは、例えば、以下のような、データ構造をとる。
【０１７３】
【表１】
2010081434.tif 000003
【０１７４】
〈Exchange Supported Channels Info〉メッセージについて説明する。この〈Exchange Supported Channels Info〉メッセージは、第１〜第５の５バイトのデータを有している。第１バイトおよび第２バイトには送信元（Initiator）の物理アドレス（Physical Address）が配置され、第３バイトおよび第４バイトにはあて先（Target）の物理アドレス（Physical Address）が配置されている。
【０１７５】
また、第５バイトに、送信元（Initiator）の機能情報が配置される。この機能情報は、自身がｅＨＤＭＩ対応機器であることを示す情報であり、自身が対応し得るチャネル、つまり自身が対応し得る伝送フォーマット（アプリケーション）の情報を含んでいる。
【０１７６】
第５バイトの１ビット、例えば第７ビット（最上位ビット）は、自身がｅＨＤＭＩ対応機器であって、上述のＳＰＤＩＦ信号の伝送フォーマット（アプリケーション）に対応しているか、つまり［Audio Return Channel］をサポートしているか否かを示す。この第５バイトの１ビットは、サポートしているときは“１”とされ、サポートしていないときは“０”とされる。
【０１７７】
また、第５バイトの他の１ビット、例えば第６ビットは、自身がｅＨＤＭＩ対応機器であって、上述のイーサネット信号の伝送フォーマット（アプリケーション）に対応しているか、つまり［Ethernet Channel］をサポートしているか否かを示す。この第５バイトの他の１ビットは、サポートしているときは“１”とされ、サポートしていないときは“０”とされる。
【０１７８】
また、第５バイトの残りの６ビット、例えば、第５ビット〜第０ビットは、リザーブビットとされ、全て“０”とされる。
【０１７９】
次に、〈Activate Supported Channels〉メッセージについて説明する。この〈Activate Supported Channels〉メッセージは、第１〜第５の５バイトのデータを有している。第１バイトおよび第２バイトには送信元（Initiator）の物理アドレス（Physical Address）が配置され、第３バイトおよび第４バイトにはあて先（Target）の物理アドレス（Physical Address）が配置されている。
【０１８０】
また、第５バイトに、送信元（Initiator）が起動を求めるチャネル（伝送フォーマット）の情報が配置される。第５バイトの１ビット、例えば第７ビットは、自身がＳＰＤＩＦ信号の通信、つまり［Audio Return Channel］のチャネルの起動を求めるか否かを示す。この第５バイトの１ビットは、起動を求めるときは“１”とされ、起動を求めないときは“０”される。
【０１８１】
また、第５バイトの他の１ビット、例えば第６ビットは、自身がイーサネット信号の通信、つまり［Ethernet Channel］のチャネルの起動を求めるか否かを示す。この第５バイトの他の１ビットは、起動を求めるときは“１”とされ、起動を求めないときは“０”される。
【０１８２】
また、第５バイトの残りの６ビット、例えば、第５ビット〜第０ビットは、リザーブビットとされ、全て“０”とされる。
【０１８３】
上述の〈Exchange Supported Channels Info〉メッセージおよび〈Activate Supported Channels〉メッセージのルールは、以下のように定義される。すなわち、あるＣＤＣデバイスが〈Exchange Supported Channels Info〉メッセージをブロードキャストしたとき、そのメッセージの中に含まれるあて先の物理アドレス（Physical Address）を持つＣＤＣデバイスは、自身の情報（パラメータ）を含む〈Exchange Supported Channels Info〉メッセージをブロードキャストする。
【０１８４】
また、あるＣＤＣデバイスが〈Activate Supported Channels〉メッセージをブロードキャストしたとき、そのメッセージの中に含まれるあて先の物理アドレス（Physical Address）を持つＣＤＣデバイスは、自身の情報（パラメータ）を含む〈Activate Supported Channels〉メッセージをブロードキャストする。さらに、〈Exchange Supported Channels Info〉メッセージで交換した機能情報で、［Audio Return Channel］、［Ethernet Channel］のチャネルのうち、双方でサポートしているチャネル（伝送フォーマット）があるとき、２つの機器の間でそのチャネルによる通信が可能となる。
【０１８５】
なお、ＣＤＣデバイスとは、ＣＤＣデータ（Exchange SupportedChannels Info〉メッセージ、〈Activate Supported Channels〉メッセージ等）に対応可能なｅＨＤＭＩ対応機器を意味する。一方、Ｎｏｎ−ＣＤＣデバイスとは、ＣＤＣデータ（Exchange Supported Channels Info〉メッセージ、〈ActivateSupported Channels〉メッセージ等）に対応不可能なｅＨＤＭＩ対応機器を意味する。
【０１８６】
［Exchange シーケンス］
次に、〈Exchange Supported Channels Info〉メッセージの使用例について、図１８のシーケンス図を参照して説明する。なお、この場合、図１９に示す機器構成のＡＶシステム１０を想定している。すなわち、ＡＶシステム１０は、ＣＤＣデバイス１１，１２と、Ｎｏｎ−ＣＤＣデバイス１３とからなっている。ＣＤＣデバイス１１のＨＤＭＩ端子１１ａとＣＤＣデバイス１２のＨＤＭＩ端子１２ａとはＨＤＭＩケーブル１４を介して接続されている。また、ＣＤＣデバイス１１のＨＤＭＩ端子１１ｂとＮｏｎ−ＣＤＣデバイス１３のＨＤＭＩ端子１３ａとはＨＤＭＩケーブル１５を介して接続されている。また、ＣＤＣデバイス１１の物理アドレス（Physical Address）は［0.0.0.0］であり、ＣＤＣデバイス１２の物理アドレス（Physical Address）は［1.0.0.0］であり、Ｎｏｎ−ＣＤＣデバイス１３の物理アドレス（Physical Address）は［2.0.0.0］である。
【０１８７】
図１８に戻って、(ａ)ＣＤＣデバイス１１は、ＣＤＣデバイス１２と機能情報を交換するために、〈Exchange Supported Channels Info〉メッセージをブロードキャストする。この〈Exchange Supported Channels Info〉メッセージに含まれる、送信元（Initiator）の物理アドレスは［0.0.0.0］とされ、あて先（Target）の物理アドレスは［1.0.0.0］とされる。また、ＣＤＣデバイス１１は、この〈Exchange Supported Channels Info〉メッセージに、自身の機能情報を含める。例えば、この〈Exchange Supported Channels Info〉メッセージでは、［AudioReturn Channel］および［Ethernet Channel］の双方のチャネルをサポートしていることが示される。
【０１８８】
（ｂ）ＣＤＣデバイス１２は、ＣＤＣデバイス１１からブロードキャストされた〈ExchangeSupported Channels Info〉メッセージに含まれているあて先の物理アドレスが、自身の物理アドレス［1.0.0.0］であることから、〈Exchange Supported ChannelsInfo〉メッセージをブロードキャストする。この〈Exchange Supported ChannelsInfo〉メッセージに含まれる、送信元（Initiator）の物理アドレスは［1.0.0.0］とされ、あて先（Target）の物理アドレスは［0.0.0.0］とされる。また、ＣＤＣデバイス１２は、この〈ExchangeSupported Channels Info〉メッセージに、自身の機能情報を含める。例えば、この〈ExchangeSupported Channels Info〉メッセージでは、［Audio Return Channel］および［Ethernet Channel］の双方のチャネルをサポートしていることが示される。
【０１８９】
このようにして、ＣＤＣデバイス１１とＣＤＣデバイス１２との間で、〈ExchangeSupported Channels Info〉メッセージが送受信されることで、互いの機能情報、つまりｅＨＤＭＩ対応機器であるか否か、［Audio Return Channel］、［Ethernet Channel］をサポートしているか否かを示す情報が交換される。
【０１９０】
（ｃ）ＣＤＣデバイス１１は、Ｎｏｎ−ＣＤＣデバイス１３と機能情報を交換するために、〈ExchangeSupported Channels Info〉メッセージをブロードキャストする。この〈ExchangeSupported Channels Info〉メッセージに含まれる、送信元（Initiator）の物理アドレスは［0.0.0.0］とされ、あて先（Target）の物理アドレスは［2.0.0.0］とされる。また、ＣＤＣデバイス１１は、この〈ExchangeSupported Channels Info〉メッセージに、自身の機能情報を含める。例えば、この〈ExchangeSupported Channels Info〉メッセージでは、［Audio Return Channel］および［Ethernet Channel］の双方のチャネルをサポートしていることが示される。
【０１９１】
（ｄ）Ｎｏｎ−ＣＤＣデバイス１３は、ＣＤＣデバイス１１からブロードキャストされた〈ExchangeSupported Channels Info〉メッセージに含まれているあて先の物理アドレスが自身の物理アドレス［2.0.0.0］であったとしても、何等反応しない。この場合、ＣＤＣデバイス１１は、２秒Ｍａｘルールで、２秒経過しても何も反応がないとき、Ｎｏｎ−ＣＤＣデバイス１３は、［Audio Return Channel］および［Ethernet Channel］の双方のチャネルともサポートしていないと、認識する。
【０１９２】
［Activate/De-Activateシーケンス］
次に、〈Activate Supported Channels〉メッセージの使用例について、図２０のシーケンス図を参照して説明する。なお、この場合、図１９に示す機器構成のＡＶシステム１０において、上述したように〈Exchange Supported Channels Info〉メッセージを用いて機能情報の交換を行ったＣＤＣデバイス１１とＣＤＣデバイス１２の間で通信を行う場合を想定している。
【０１９３】
(ａ)ＣＤＣデバイス１１は、ＣＤＣデバイス１２と実際に起動（Activate）を求めるチャネル（伝送フォーマット）を確認して通信を開始するために、〈ActivateSupported Channels〉メッセージをブロードキャストする。この〈Activate SupportedChannels〉メッセージに含まれる、送信元（Initiator）の物理アドレスは［0.0.0.0］とされ、あて先（Target）の物理アドレスは［1.0.0.0］とされる。また、ＣＤＣデバイス１１は、この〈ActivateSupported Channels〉メッセージに、自身が起動（Activate）を求めるチャネル（伝送フォーマット）の情報を配置する。例えば、この〈Activate Supported Channels〉メッセージでは、［AudioReturn Channel］および［Ethernet Channel］の双方のチャネルの起動を求めることが示される。
【０１９４】
（ｂ）ＣＤＣデバイス１２は、ＣＤＣデバイス１１からブロードキャストされた〈ActivateSupported Channels〉メッセージに含まれているあて先の物理アドレスが、自身の物理アドレス［1.0.0.0］であることから、〈Activate Supported Channels〉メッセージをブロードキャストする。この〈Activate Supported Channels〉メッセージに含まれる、送信元（Initiator）の物理アドレスは［1.0.0.0］とされ、あて先（Target）の物理アドレスは［0.0.0.0］とされる。また、ＣＤＣデバイス１２は、この〈ActivateSupported Channels〉メッセージに、自身が起動の求めに同意するチャネル（伝送フォーマット）の情報を配置する。例えば、この〈Activate Supported Channels〉メッセージでは、［AudioReturn Channel］および［Ethernet Channel］の双方のチャネルの起動の求めに同意することが示される。
【０１９５】
このようにして、ＣＤＣデバイス１１とＣＤＣデバイス１２との間で、〈ActivateSupported Channels〉メッセージが送受信されることで、双方が共通して起動可能なチャネル（伝送フォーマット）を確認して、通信が開始される。図２０の例では、ＣＤＣデバイス１１およびＣＤＣデバイス１２の双方とも、［AudioReturn Channel］および［Ethernet Channel］の起動が可能であり、双方のチャネル（伝送フォーマット）が起動されて、通信が開始される。
【０１９６】
（ｃ）その後、ＣＤＣデバイス１２は、例えば、ネットワーク端子を通じてイーサネット通信を行うために、［Ethernet Channel］の通信を止めたい場合、〈ActivateSupported Channels〉メッセージをブロードキャストする。この〈ActivateSupported Channels〉メッセージに含まれる、送信元（Initiator）の物理アドレスは［1.0.0.0］とされ、あて先（Target）の物理アドレスは［0.0.0.0］とされる。また、ＣＤＣデバイス１２は、この〈ActivateSupported Channels〉メッセージには、自身が起動を求めるチャネル（伝送フォーマット）は、［AudioReturn Channel］のチャネルであることが示され、［Ethernet Channel］のチャネルは除かれる。
【０１９７】
（ｄ）ＣＤＣデバイス１１は、ＣＤＣデバイス１２からブロードキャストされた〈ActivateSupported Channels〉メッセージに含まれているあて先の物理アドレスが、自身の物理アドレス［0.0.0.0］であることから、〈Activate Supported Channels〉メッセージをブロードキャストする。この〈Activate Supported Channels〉メッセージに含まれる、送信元（Initiator）の物理アドレスは［0.0.0.0］とされ、あて先（Target）の物理アドレスは［1.0.0.0］とされる。また、ＣＤＣデバイス１１は、この〈ActivateSupported Channels〉メッセージに、自身が起動の求めに同意するチャネル（伝送フォーマット）の情報を配置する。例えば、この〈Activate Supported Channels〉メッセージでは、［AudioReturn Channel］のチャネルの起動の求めに同意することが示される。
【０１９８】
このようにして、ＣＤＣデバイス１１とＣＤＣデバイス１２との間で、〈ActivateSupported Channels〉メッセージが送受信されることで、双方が共通して起動可能な伝送フォーマット（アプリケーション）が再確認され、［Ethernet Channel］のチャネルによる通信は中止され、［AudioReturn Channel］のチャネルによる通信のみが継続して行われる。
【０１９９】
次に、〈Activate Supported Channels〉メッセージの他の使用例について、図２１のシーケンス図を参照して説明する。なお、この場合、図１９に示す機器構成のＡＶシステム１０において、上述したように〈Exchange Supported Channels Info〉メッセージを用いて機能情報の交換を行ったＣＤＣデバイス１１とＣＤＣデバイス１２の間で通信を行う場合を想定している。
【０２００】
(ａ)ＣＤＣデバイス１１は、ＣＤＣデバイス１２と実際に起動を求めるチャネル（伝送フォーマット）を確認して通信を開始するために、〈Activate Supported Channels〉メッセージをブロードキャストする。この〈Activate Supported Channels〉メッセージに含まれる、送信元（Initiator）の物理アドレスは［0.0.0.0］とされ、あて先（Target）の物理アドレスは［1.0.0.0］とされる。また、ＣＤＣデバイス１１は、この〈ActivateSupported Channels〉メッセージに、自身が起動を求めるチャネル（伝送フォーマット）の情報を配置する。例えば、この〈Activate Supported Channels〉メッセージでは、［AudioReturn Channel］および［Ethernet Channel］の双方のチャネルの起動を求めることが示される。
【０２０１】
（ｂ）ＣＤＣデバイス１２は、ＣＤＣデバイス１１からブロードキャストされた〈ActivateSupported Channels〉メッセージに含まれているあて先の物理アドレスが、自身の物理アドレス［1.0.0.0］であることから、〈Activate Supported Channels〉メッセージをブロードキャストする。この〈Activate Supported Channels〉メッセージに含まれる、送信元（Initiator）の物理アドレスは［1.0.0.0］とされ、あて先（Target）の物理アドレスは［0.0.0.0］とされる。また、ＣＤＣデバイス１２は、この〈ActivateSupported Channels〉メッセージに、自身が起動の求めに同意するチャネル（伝送フォーマット）の情報を配置する。例えば、この〈Activate Supported Channels〉メッセージでは、［AudioReturn Channel］のチャネルの起動の求めに同意することが示される。
【０２０２】
このようにして、ＣＤＣデバイス１１とＣＤＣデバイス１２との間で、〈ActivateSupported Channels〉メッセージが送受信されることで、双方が共通して起動可能なチャネル（伝送フォーマット）を確認して、通信が開始される。図２１の例では、ＣＤＣデバイス１１では［Audio ReturnChannel］および［Ethernet Channel］の双方のチャネルの起動を求めるが、ＣＤＣデバイス１２では［Audio Return Channel］のチャネルの起動のみ同意するので、この［AudioReturn Channel］のチャネルのみが起動されて、通信が開始される。
【０２０３】
なお、上述した〈Activate Supported Channels〉メッセージの送受信は、例えば、〈Exchange Supported Channels Info〉メッセージを用いて機能情報の交換を行って、双方の機能が分かった後に行われる。その後は、通信を希望するチャネルの変更時など、任意のタイミングで行われる。
【０２０４】
［ＣＤＣメッセージの他の例］
ここでは、ＣＤＣデータのデータブロックに配置されるコマンドメッセージとして、さらに、<CDC_ARC_SetState>メッセージと、<CDC_ARC_ReportState>メッセージと、<CDC_ARC_InquiryState>メッセージを定義する。<CDC_ARC_SetState>メッセージは、［Audio ReturnChannel］の設定を行うためのメッセージである。また、<CDC_ARC_ReportState>メッセージは、<CDC_ARC_SetState>メッセージ、あるいは<CDC_ARC_InquiryState>メッセージを受け取ったときに送り返すメッセージである。<CDC_ARC_InquiryState>メッセージは、<CDC_ARC_ReportState>メッセージを要求するためのメッセージである。各メッセージは、例えば、以下のような、データ構造をとる。
【０２０５】
【表２】
2010081434.tif 000004
【０２０６】
<CDC_ARC_SetState>メッセージについて説明する。この<CDC_ARC_SetState>メッセージは、第１〜第５の５バイトのデータを有している。第１バイトおよび第２バイトには送信元（Initiator）の物理アドレス（Physical Address）が配置され、第３バイトおよび第４バイトにはあて先（Target）の物理アドレス（Physical Address）が配置されている。
【０２０７】
また、第５バイトの第７ビット（最上位ビット）にはＳＰＤＩＦ信号の送信方向の情報が配置される。すなわち、この第７ビットは、イニシエータからターゲットへのＳＰＤＩＦ信号の伝送、つまりフォワード伝送か否かを示す。この第５バイトの第７ビットは、フォワード伝送であるときは“１”とされ、フォワード伝送でなく、ターゲットからイニシエータへのＳＰＤＩＦ信号の伝送、つまりリバース伝送であるときは“０”とされる。
【０２０８】
第５バイトの残りの７ビットは、クロック信号の伝送に関する情報が配置される。第５バイトの第６ビットは、クロック信号の伝送を行うか否かを示す。この第５バイトの第６ビットは、クロック信号の伝送を行うときは“１”とされ、クロック信号の伝送を行わないときは“０”とされる。第５バイトの第５ビットは、イニシエータからターゲットへのクロック信号の伝送、つまりフォワード伝送か否かを示す。この第５バイトの第５ビットは、フォワード伝送であるときは“１”とされ、フォワード伝送でなく、ターゲットからイニシエータへのクロックの伝送、つまりリバース伝送であるときは“０”とされる。
【０２０９】
また、第５バイトの第４ビットから第１ビットは、イニシエータが取り扱い可能なＳＰＤＩＦ信号のレート（クロック周波数）の種類を示す。さらに、第５バイトの第０ビットは、イニシエータが自分を経由してクロック信号を他へ送るか否か、すなわち、パススルーの機能があるか否かを示す。
【０２１０】
次に、<CDC_ARC_ReportState>メッセージについて説明する。この<CDC_ARC_ReportState>メッセージは、第１〜第５の５バイトのデータを有している。第１バイトおよび第２バイトには送信元（Initiator）の物理アドレス（Physical Address）が配置され、第３バイトおよび第４バイトにはあて先（Target）の物理アドレス（Physical Address）が配置されている。
【０２１１】
また、第５バイトの第７ビット（最上位ビット）にはＳＰＤＩＦ信号の送信方向の情報が配置される。すなわち、この第７ビットは、上述の<CDC_ARC_SetState>メッセージにおけるフォワード伝送をサポートしているか否かを示す。この第５バイトの第７ビットは、フォワード伝送をサポートしているときは“１”とされ、フォワード伝送をサポートしておらず、リバース伝送をサポートしているときは“０”とされる。
【０２１２】
第５バイトの残りの７ビットは、クロック信号の伝送に関する情報が配置される。第５バイトの第６ビットは、上述の<CDC_ARC_SetState>メッセージにおけるクロック信号の伝送をサポートしているか否かを示す。この第５バイトの第６ビットは、クロック信号の伝送をサポートしているときは“１”とされ、クロック信号の伝送をサポートしていないときは“０”とされる。第５バイトの第５ビットは、上述の<CDC_ARC_SetState>メッセージにおけるクロック信号のフォワード伝送をサポートしているか否かを示す。この第５バイトの第５ビットは、クロック信号のフォワード伝送をサポートしているときは“１”とされ、クロック信号のフォワード伝送でなく、リバース伝送をサポートしているときは“０”とされる。
【０２１３】
また、第５バイトの第４ビットから第１ビットは、イニシエータが取り扱い可能なＳＰＤＩＦ信号のレート（クロック周波数）の種類を示す。さらに、第５バイトの第０ビットは、イニシエータが自分を経由してクロック信号を他へ送るか否か、すなわち、パススルーの機能があるか否かを示す。
【０２１４】
次に、<CDC_ARC_InquiryState>メッセージについて説明する。この<CDC_ARC_InquiryState>メッセージは、第１〜第４の４バイトのデータを有している。第１バイトおよび第２バイトには送信元（Initiator）の物理アドレス（Physical Address）が配置され、第３バイトおよび第４バイトにはあて先（Target）の物理アドレス（Physical Address）が配置されている。
【０２１５】
以上説明したように、図１（図１２、図１３）に示すＡＶシステム１００においては、シンク機器１２０からソース機器１１０に、ＳＰＤＩＦ信号と共に、このＳＰＤＩＦ信号に同期したクロック信号ＣＬＫを送信することが可能とされている。この場合、ソース機器１１０のＳＰＤＩＦ受信回路１１５では、ＳＰＤＩＦ信号に時間軸ゆらぎ（ジッタ）があっても、シンク機器１２０から送信されたクロック信号ＣＬＫに基づいて、ＳＰＤＩＦ信号からデータを正しく抽出することが可能となる。従って、ＳＰＤＩＦ信号の伝送品質の向上が図られる。
【０２１６】
また、図１に示すＡＶシステム１００において、シンク機器１２０からソース機器１１０に、ＳＰＤＩＦ信号と共に、このＳＰＤＩＦ信号と同期したクロック信号ＣＬＫを送信することが可能とされている。この場合、ソース機器１１０では、ＰＬＬ回路を用いてＳＰＤＩＦ信号に同期したクロック信号を再生することが必要なくなり、ＰＬＬ回路起因のジッタの影響もなくなる。
【０２１７】
また、図１に示すＡＶシステム１００において、シンク機器１２０からソース機器１１０に、ＳＰＤＩＦ信号と共に、このＳＰＤＩＦ信号と同期したクロック信号ＣＬＫを送信することが可能とされている。この場合、ソース機器１１０ではＰＬＬ回路を用いてＳＰＤＩＦ信号に同期したクロック信号を再生する必要がなくなる。従って、ＰＬＬ回路で伝送レートが制限されてしまうこともなく、より高いレートのＳＰＤＩＦ信号を伝送することが可能となる。
【０２１８】
また、図１に示すＡＶシステム１００において、シンク機器１２０からソース機器１１０に送信されるクロック信号は、１対のライン（リザーブライン５０１、ＨＰＤライン５０２）を通じて、差動信号として、送信される。従って、クロック信号ＣＬＫを高品質で送信でき、さらに、高周波信号でもＥＭＩ等の影響も防ぐことが可能となる。
【０２１９】
［著作権保護］
なお、図１に示すＡＶシステム１００において、シンク機器１２０からソース機器１１０に送信されるＳＰＤＩＦ信号に対し、暗号化を施して著作権保護を行うことが考えられる。例えば、ＤＴＣＰ（Digital Transmission Content Protection）等で著作権保護を行うことができる。この場合、上述したＣＤＣ機能を使って、ソース機器１１０とシンク機器１２０との間で、認証、鍵交換を行ってもよい。
【０２２０】
図２２は、認証、鍵交換処理のシーケンス例を示している。なお、この図２２におけるシンク機器は図１のＡＶシステム１００においてはＨＤＭＩのソース機器１１０に相当する。また、この図２２におけるソース機器は図１のＡＶシステム１００においてはＨＤＭＩのシンク機器１２０に相当する。
【０２２１】
この認証、鍵交換処理は、ＤＴＣＰ規格では、ＡＫＥ（Authenticationand Key Exchange）処理と呼ばれている。この場合、デジタルデータのやりとりに先立って、シンク機器がコピー制御情報を適切に扱うことのできる機器であることの認証を行った上で暗号化および復号化のための鍵を交換する。そして、ソース機器でデジタルデータを暗号化して、暗号化されたデジタルデータをシンク機器で復号する。これにより、シンク機器におけるデジタルコンテンツの保護が保証されるとともに、それ以外の機器によるデジタルコンテンツの盗用が防止される。
【０２２２】
認証処理を行う際には、処理が重複しないように、シンク機器から処理を開始することになっている。まず、シンク機器は、ＡＫＥステータスコマンド１００１によりソース機器の状態を調べる。その結果、ソース機器からＡＫＥステータスレスポンス２００１として受け入れ可能である旨の応答が得られれば、シンク機器は乱数および証明書を添付してＣＨＡＬＬＥＮＧＥサブファンクション１００２を発行する。この証明書はＤＴＣＰの管理機構であるデジタル・トランスミッション・ライセンシング・アドミニストレータ（ＤＴＬＡ）から各機器に対して発行されたものである。ソース機器はシンク機器からの証明書を認証してその結果をレスポンス２００２としてシンク機器に返す。そして、ソース機器は、同様の手順をソース機器側から行う（２００３、１００３、２００４、１００４）。
【０２２３】
続いて、ソース機器は、シンク機器から受け取った乱数に基づいて所定の数値を計算して、ＲＥＳＰＯＮＳＥサブファンクション２００５によりシンク機器に送信する。同様に、シンク機器は、ソース機器から受け取った乱数に基づいて所定の数値を計算して、ＲＥＳＰＯＮＳＥサブファンクション１００６によりソース機器に送信する。なお、これらＲＥＳＰＯＮＳＥサブファンクション２００５または１００６を受信した機器は、それぞれ認証処理を行う。
【０２２４】
そして、ソース機器は、エクスチェンジ鍵をＥＸＣＨＡＮＧＥ＿ＫＥＹサブファンクション２００７により送信する。コンテンツ鍵を計算するためのシードをシンク機器がＣＯＮＴＥＮＴ＿ＫＥＹ＿ＲＥＱサブファンクション２０１０により要求すると、ソース機器はシードをレスポンス１０１０により送信する。これにより、シンク機器はエクスチェンジ鍵およびシードからコンテンツ鍵を計算する。コンテンツのコピー制御情報としては、コピーネバー、コピーワンジェネレーション、ノーモアコピー、コピーフリーの４種類があり、暗号化されているのは前３者である。コンテンツ鍵はその３者に対応して３種類設けられる。
【０２２５】
また、ＳＲＭサブファンクション１００８および２００８では、ＳＲＭ（SystemRenewability Message）の交換が行われる。このＳＲＭは、正当な機器に対して更新されたメッセージを送信することにより、そのような正当な機器以外を認証できないようにするためのものである。このＳＲＭサブファンクションを受信した機器は、認証処理を行って、送信されてきたＳＲＭが間違っていないかどうかを確認する。
【０２２６】
なお、図２２に示す認証、鍵交換処理のシーケンス例は、全認証（Full Authentication）と呼ばれる手順で、全３種類の鍵を交換するものである。これに対して、より簡易な限定認証（Restricted Authentication）と呼ばれる手順では一種類の鍵のみを交換する。この限定認証の場合、全認証のほぼ半分程度の時間で認証処理を行うことができる。また、図２２に示す認証、鍵交換処理のシーケンス例は、ＤＴＣＰにより著作権保護を行う場合の例であるが、ＤＴＣＰ以外の他の著作権保護技術を適用してもよい。例えば、ＳＰＤＩＦ信号を暗号化する際にＨＤＣＰ（High-bandwidth Digital Content Protection system）を採用する際は、ＨＤＭＩのＤＤＣライン等で認証、生成されたコンテンツ鍵を用いて、暗号化することもできる。
【０２２７】
＜２．第２の実施の形態＞
この第２の実施の形態としてのＡＶシステム１００Ａは、全体的な構成としては、図１に示すＡＶシステム１００と同様に構成されている。ＡＶシステム１００Ａが、ＡＶシステム１００と異なる部分は、シンク機器１２０のＳＰＤＩＦ送信回路１２５およびソース機器１１０のＳＰＤＩＦ受信回路１１５のクロック系の部分である。
【０２２８】
［ソース側送受信回路、シンク側送受信回路等の構成例］
図２３は、ＡＶシステム１００Ａにおけるソース機器１１０のソース側送受信回路１１３、シンク機種検出回路１１６、プラグ接続検出回路１１７等の構成例を示している。この図２３において、図１２と対応する部分には同一符号を付してその詳細説明は省略する。
【０２２９】
この図２３において、図１２と異なるのは、ＳＰＤＩＦ受信回路１１５のクロック系の部分である。すなわち、図２３においては、図１２における切換スイッチ４３６の代わりに、接続スイッチ４３７，４３８を有している。
【０２３０】
加算回路４１９の出力信号は、増幅器４２０を介してＳＰＤＩＦ受信回路１１５に供給されると共に、接続スイッチ４３７を介してクロック生成回路４３５に供給される。この加算回路４１９の出力信号は、上述したように、リザーブラインおよびＨＰＤラインを介して、ＳＰＤＩＦ信号が同相信号として送信されてくる場合には、当該ＳＰＤＩＦ信号となる。接続スイッチ４３７は、図示しない制御部（ＣＰＵ）により、その接続が制御される。接続スイッチ４３７は、シンク機器１２０側にクロック信号ＣＬＫを送信する場合には非接続状態とされ、シンク機器１２０側にクロック信号ＣＬＫを送信しない場合には接続状態とされる。
【０２３１】
また、クロック生成回路４３５で生成されたクロック信号ＣＬＫは、ＳＰＤＩＦ受信回路１１５に動作クロックとして供給されると共に、接続スイッチ４３８を介してＬＡＮ信号送信回路４１１の入力側に供給される。接続スイッチ４３８は、図示しない制御部（ＣＰＵ）により、その接続が制御される。接続スイッチ４３８は、シンク機器１２０側にクロック信号を送信する場合には接続状態とされ、シンク機器１２０側にクロック信号を送信しない場合には非接続状態とされる。
【０２３２】
図２４は、ＡＶシステム１００Ａにおけるシンク機器１２０のシンク側送受信回路１２３、ソース機種検出回路１２６、プラグ接続伝達回路１２７等の構成例を示している。この図２４において、図１３と対応する部分には同一符号を付してその詳細説明は省略する。
【０２３３】
この図２４において、図１３と異なるのは、ＳＰＤＩＦ送信回路１２５のクロック系の部分である。すなわち、図２４においては、図１３における接続スイッチ４５３の代わりに、切換スイッチ４５４を有している。
【０２３４】
減算回路４４６で得られる受信信号ＳＧ419は、増幅器４４８を介して差動出力としてイーサネット送受信回路１２４に供給されると共に、切換スイッチ４５４のｂ側の固定端子に供給される。この受信信号ＳＧ419は、リザーブラインおよびＨＰＤラインを介して、ＬＡＮ信号（イーサネット信号）が差動信号として送信されてくる場合には、当該ＬＡＮ信号となる。一方、この受信信号ＳＧ419は、リザーブラインおよびＨＰＤラインを介して、クロック信号ＣＬＫが差動信号として送信されてくる場合には、当該クロック信号ＣＬＫとなる。
【０２３５】
また、クロック生成回路４５２で生成されたクロック信号は切換スイッチ４５４のａ側の固定端子に供給される。そして、この切換スイッチ４５４の可動端子に得られるクロック信号はＳＰＤＩＦ送信回路１２５に動作クロックとして供給される。切換スイッチ４５４は、図示しない制御部（ＣＰＵ）により、その切り換えが制御される。切換スイッチ４５４は、ソース機器１１０側から送られてくるクロック信号ＣＬＫを使用する場合にはｂ側に接続される。一方、切換スイッチ４５４は、クロック生成回路４５２で生成されたクロック信号を使用する場合にはａ側に接続される。
【０２３６】
図２３、図２４に示すＡＶシステム１００Ａの動作を説明する。ＬＡＮ通信動作、ＳＰＤＩＦ信号の伝送動作、機種検出、プラグ接続検出動作に関しては、図１、図１２、図１３に示すＡＶシステム１００と同様であるので、その説明は省略する。ここでは、シンク機器１２０のＳＰＤＩＦ送信回路１２５およびソース機器１１０のＳＰＤＩＦ受信回路１１５のクロック系の部分の動作を説明する。
【０２３７】
ＳＰＤＩＦ送信回路１２５では、シンク機器１２０が持つクロック生成回路４５２で生成されたクロック信号、あるいは、ソース機器１１０から送信されてくるクロック信号ＣＬＫのいずれかが使用される。
【０２３８】
まず、クロック生成回路４５２で生成されたクロック信号が使用される状態について説明する。この場合、シンク機器１２０において、切換スイッチ４５４はａ側に接続される。これにより、クロック生成回路４５２で生成されたクロック信号がＳＰＤＩＦ送信回路１２５に供給される。また、この場合、ソース機器１１０において、接続スイッチ４３８は非接続状態とされ、クロック生成回路４３５で生成されたクロック信号ＣＬＫは、シンク機器１２０に送信されない。
【０２３９】
また、この場合、ソース機器１１０において、接続スイッチ４３７は接続状態とされ、クロック生成回路４３５には受信されたＳＰＤＩＦ信号が供給される。そのため、クロック生成回路４３５で生成されるクロック信号は、ＳＰＤＩＦ信号を参照信号としてＰＬＬ回路で発生されたものとなり、当該ＳＰＤＩＦ信号に同期したものとなる。これにより、ＳＰＤＩＦ受信回路１１５では、ＳＰＤＩＦ信号に対して、当該ＳＰＤＩＦ信号に同期したクロック信号に基づいて、データ抽出処理、復号処理等が行われて、オーディオデータ等のデータが取得される。
【０２４０】
次に、ソース機器１１０から送信されてくるクロック信号ＣＬＫが使用される状態について説明する。ソース機器１１０において、接続スイッチ４３８は接続状態とされる。この場合、接続スイッチ４３７は非接続状態とされ、受信されたＳＰＤＩＦ信号はクロック生成回路４３５には供給されない。そのため、このクロック生成回路４３５は自走状態となる。このクロック生成回路４３５で生成されるクロック信号ＣＬＫは、ＬＡＮ信号送信回路４１１の入力側に供給される。このＬＡＮ信号送信回路４１１から、クロック信号ＣＬＫに対応した差動信号（正出力信号、負出力信号）が出力される。この差動信号は、接続点Ｐ１，Ｐ２に供給され、ＨＤＭＩケーブル１３０の１対のライン（リザーブライン５０１、ＨＰＤライン５０２）を通じて、シンク機器１２０に送信される。
【０２４１】
また、シンク機器１２０において、切換スイッチ４５４は、ｂ側に接続される。そして、シンク機器１２０において、ＬＡＮ信号受信回路４４５の入力側は接続点Ｐ３，Ｐ４に接続されている。そのため、ＬＡＮ信号受信回路４４５の出力信号ＳＧ418、従って減算回路４４６のＳＧ419は、ソース機器１１０から送信されたクロック信号ＣＬＫとなる。このクロック信号ＣＬＫは、切換スイッチ４５４を介して、ＳＰＤＩＦ送信回路１２５に供給される。
【０２４２】
なお、ソース機器１１０においてＳＰＤＩＦ受信回路１１５に供給されるＳＰＤＩＦ信号は、シンク機器１２０のＳＰＤＩＦ送信回路１２５において、ソース機器１１０から送信されたクロック信号ＣＬＫを動作クロックとして得られたものである。そのため、ソース機器１１０において、ＳＰＤＩＦ受信回路１１５に供給されるＳＰＤＩＦ信号と、クロック生成回路４３５で生成されるクロック信号ＣＬＫとは同期した状態となる。従って、このＳＰＤＩＦ受信回路１１５では、ＳＰＤＩＦ信号に対して、当該ＳＰＤＩＦ信号に同期したクロック信号ＣＬＫに基づいて、データ抽出処理、復号処理等が行われて、オーディオデータが取得される。
【０２４３】
上述したように、図２３、図２４に示すＡＶシステム１００Ａにおいては、ソース機器１１０はシンク機器１２０にクロック信号ＣＬＫを、リザーブラインおよびＨＰＤラインからなる伝送路を介して、差動信号として送ることが可能とされている。一方、シンク機器１２０はソース機器１１０からリザーブラインおよびＨＰＤラインからなる伝送路を介して、差動信号として送られてくるクロック信号ＣＬＫを抽出して使用することが可能とされている。
【０２４４】
このようにシンク機器１２０側において、ソース機器１１０からクロック信号ＣＬＫを送ってもらってそれを使用する状態とするか、あるいは、自身が持つクロック生成回路４５２で生成されたクロック信号を使用する状態とするかは、予め設定される。この設定は、例えば、上述したように、ソース機器１１０とシンク機器１２０との間でクロック信号に関するＣＤＣメッセージが交換されることで行われる。例えば、ソース機器１１０がクロック信号の送信をサポートしており、シンク機器１２０がクロック信号の受信をサポートしている場合には、ソース機器１１０からシンク機器１２０にクロック信号ＣＬＫを送信する状態に設定される。
【０２４５】
なお、ソース機器１１０からシンク機器１２０へのクロック信号は、リザーブラインおよびＨＰＤラインからなる伝送路を、差動信号として送信される。上述したように、ソース機器１１０とシンク機器１２０との間のＬＡＮ信号（イーサネット信号）も、リザーブラインおよびＨＰＤラインからなる伝送路を、差動信号として送信される。そのため、ソース機器１１０からシンク機器１２０へのクロック信号は、ソース機器１１０とシンク機器１２０との間でＬＡＮ信号（イーサネット信号）の通信が行われているときは行われない。これにより、ＬＡＮ信号（イーサネット信号）の通信にクロック信号が影響を及ぼさないようにされる。
【０２４６】
以上説明したように、図２３、図２４に示すＡＶシステム１００Ａにおいては、ソース機器１１０からシンク機器１２０に、クロック信号ＣＬＫを送信することが可能とされている。この場合、シンク機器１２０からソース機器１１０には、ソース機器１１０から送られてきたクロック信号に同期したＳＰＤＩＦ信号が送信される。そのため、ソース機器１１０では、ＳＰＤＩＦ信号に時間軸ゆらぎ（ジッタ）があっても、自身のクロック信号ＣＬＫに基づいて、受信されたＳＰＤＩＦ信号からデータを正しく抽出することが可能となる。従って、ＳＰＤＩＦ信号の伝送品質の向上が図られる。これにより、信号の伝送品質の向上が図られる。
【０２４７】
また、図２３、図２４に示すＡＶシステム１００Ａにおいて、ソース機器１１０からシンク機器１２０に、クロック信号ＣＬＫを送信することが可能とされている。この場合、シンク機器１２０からソース機器１１０には、ソース機器１１０から送られてきたクロック信号ＣＬＫに同期したＳＰＤＩＦ信号が送信される。そのため、ソース機器１１０では、ＰＬＬ回路を用いてＳＰＤＩＦ信号に同期したクロック信号を再生することが必要なくなり、ＰＬＬ回路起因のジッタの影響もなくなる。
【０２４８】
また、図２３、図２４に示すＡＶシステム１００Ａにおいて、ソース機器１１０からシンク機器１２０に、クロック信号ＣＬＫを送信することが可能とされている。この場合、シンク機器１２０からソース機器１１０には、ソース機器１１０から送られてきたクロック信号ＣＬＫに同期したＳＰＤＩＦ信号が送信される。そのため、ソース機器１１０ではではＰＬＬ回路を用いてＳＰＤＩＦ信号に同期したクロック信号を再生する必要がなくなる。従って、ＰＬＬ回路で伝送レートが制限されてしまうこともなく、より高いレートのＳＰＤＩＦ信号を伝送することが可能となる。
【０２４９】
また、図２３、図２４に示すＡＶシステム１００Ａにおいて、ソース機器１１０からシンク機器１２０に送信されるクロック信号は、１対のライン（リザーブライン５０１、ＨＰＤライン５０２）を通じて、差動信号として、送信される。従って、クロック信号ＣＬＫを高品質で送信でき、さらに、高周波信号でもＥＭＩ等の影響も防ぐことが可能となる。
【０２５０】
＜３．第３の実施の形態＞
［ＡＶシステムの構成例］
図２５は、実施の形態としてのＡＶシステム１００Ｂの構成例を示している。このＡＶシステム１００Ｂは、ディスクレコーダ等のソース機器１１０Ｂと、テレビ受信機等のシンク機器１２０Ｂとを有している。このＡＶシステム１００Ｂにおいて、ソース機器１１０Ｂおよびシンク機器１２０ＢはｅＨＤＭＩ対応機器である。ここで、ｅＨＤＭＩ対応機器であるとは、ＨＤＭＩケーブルを構成するリザーブラインおよびＨＰＤラインによる通信路を用いた通信を行う通信部を有していることを意味する。
【０２５１】
上述した図１に示すＡＶシステム１００では、シンク機器１２０からソース機器１１０への単方向にＳＰＤＩＦ信号の伝送が可能とされている。これに対し、図２５に示すＡＶシステム１００Ｂでは、ソース機器１１０Ｂとシンク機器１２０Ｂとの間で双方向にＳＰＤＩＦ信号の伝送が可能とされている。この図２５において、図１と対応する部分には、同一符号を付し、適宜、その詳細説明は省略する。
【０２５２】
ソース機器１１０Ｂおよびシンク機器１２０Ｂは、ＨＤＭＩケーブル１３０を介して接続されている。すなわち、ソース機器１１０ＢはＨＤＭＩ端子１１１を備えており、シンク機器１２０ＢはＨＤＭＩ端子１２１を備えている。ＨＤＭＩケーブル１３０の一端はソース機器１１０ＢのＨＤＭＩ端子１１１に接続され、このＨＤＭＩケーブル１３０の他端はシンク機器１２０ＢのＨＤＭＩ端子１２１に接続されている。
【０２５３】
ソース機器１１０Ｂは、ＨＤＭＩ端子１１１に接続された、ＨＤＭＩ送信部１１２、ソース側送受信回路１１３Ｂ、シンク機種検出回路１１６およびプラグ接続検出回路１１７を有している。ソース側送受信回路１１３Ｂには、イーサネット送受回路１１４およびＳＰＤＩＦ送受信回路１１５Ｂが接続されている。
【０２５４】
ソース側送受信回路１１３Ｂは、ＨＤＭＩケーブル１３０を構成するリザーブラインおよびＨＰＤラインを用いて伝送されるイーサネット信号をイーサネット送受信回路１１４とＨＤＭＩケーブル１３０との間でインタフェースする。また、ソース側受信回路１１３Ｂは、ＨＤＭＩケーブル１３０を構成するリザーブラインおよびＨＰＤラインを用いて伝送されるＳＰＤＩＦ信号をＳＰＤＩＦ送受信回路１１５ＢとＨＤＭＩケーブル１３０との間でインタフェースする。ソース側送受信回路１１３Ｂの詳細は後述する。
【０２５５】
ＳＰＤＩＦ送受信回路１１５Ｂは、ＳＰＤＩＦ信号の送受信するための回路である。このＳＰＤＩＦ送受信回路１１５ＢはＳＰＤＩＦ規格に準拠した送信部および受信部を備えている。ソース機器１１０Ｂのその他は、図１のＡＶシステム１００のソース機器１１０と同様に構成されている。
【０２５６】
シンク機器１２０Ｂは、ＨＤＭＩ端子１２１に接続された、ＨＤＭＩ受信部１２２、シンク側送受信回路１２３Ｂ、ソース機種検出回路１２６およびプラグ接続伝達回路１２７を有している。シンク側送受信回路１２３Ｂには、イーサネット送受信回路１２４およびＳＰＤＩＦ送受信回路１２５Ｂが接続されている。
【０２５７】
シンク側送受信回路１２３Ｂは、ＨＤＭＩケーブル１３０を構成するリザーブラインおよびＨＰＤラインを用いて伝送されるイーサネット信号を、イーサネット送受信回路１２４とＨＤＭＩケーブル１３０との間でインタフェースする。また、シンク側送受信回路１２３Ｂは、ＨＤＭＩケーブル１３０を構成するリザーブラインおよびＨＰＤラインを用いて伝送されるＳＰＤＩＦ信号をＳＰＤＩＦ送受信回路１２５ＢとＨＤＭＩケーブル１３０との間でインタフェースする。シンク側送受信回路１２３Ｂの詳細は後述する。
【０２５８】
ＳＰＤＩＦ送受信回路１２５Ｂは、ＳＰＤＩＦ信号の送受信するための回路である。このＳＰＤＩＦ送受信回路１２５ＢはＳＰＤＩＦ規格に準拠した送信部および受信部を備えている。シンク機器１２０Ｂのその他は、図１のＡＶシステム１００のシンク機器１２０と同様に構成されている。
【０２５９】
図２５に示すＡＶシステム１００Ｂの動作を説明する。ソース機器１１０Ｂからシンク機器１２０Ｂに送信すべき映像および音声のデータは、ＨＤＭＩに準拠した通信により、ソース機器１１０ＢのＨＤＭＩ送信部１１２からＨＤＭＩケーブル１３０を介してシンク機器１２０Ｂに送信される。また、シンク機器１２０ＢのＨＤＭＩ受信部１２２では、ＨＤＭＩに準拠した通信により、ソース機器１１０ＢからＨＤＭＩケーブル１３０を送信されてくる映像および音声のデータが受信される。シンク機器１２０Ｂでは、例えば、このように取得された映像および音声のデータにより画像表示および音声出力が行われる。
【０２６０】
また、ソース機器１１０Ｂのイーサネット送受信回路１１４と、シンク機器１２０Ｂのイーサネット送受信回路１２４との間で、ＨＤＭＩケーブル１３０を介して、インターネットプロトコル（ＩＰ）に準拠した、イーサネット信号の双方向通信が行われる。
【０２６１】
また、ソース機器１１０ＢのＳＰＤＩＦ送受信回路１１５Ｂと、シンク機器１２０ＢのＰＤＩＦ送受信回路１２５Ｂとの間で、ＨＤＭＩケーブル１３０を介して、ＳＰＤＩＦ信号の送受信が行われる。ＳＰＤＩＦ送受信回路１１５Ｂ，１２５Ｂの送信部では、オーディオデータ等のデータが処理されてＳＰＤＩＦ信号として送信される。一方、ＳＰＤＩＦ送受信回路１１５Ｂ，１２５Ｂの受信部では、受信されたＳＰＤＩＦ信号に対してデータ抽出処理、復号処理等が行われて、オーディオデータ等のデータが取得される。
【０２６２】
［ソース側送受信回路、シンク側送受信回路等の構成例］
図２６は、ソース機器１１０Ｂのソース側送受信回路１１３Ｂ、シンク機種検出回路１１６、プラグ接続検出回路１１７等の構成例を示している。この図２６において、図１２と対応する部分には同一符号を付してその詳細説明は省略する。この図２６において、図１２と異なるのは、ＳＰＤＩＦ送受信回路１１５Ｂおよびソース側送受信回路１１３ＢにおけるＳＰＤＩＦ信号の送信に関係した部分である。
【０２６３】
ＡＣ結合容量４１３と終端抵抗４１２の互いの接続点Ｐ１は、加算回路４７１の出力側に接続されると共に、ＬＡＮ信号受信回路４１５の正入力側に接続される。また、ＡＣ結合容量４１４と終端抵抗４１２の互いの接続点Ｐ２は、加算回路４７２の出力側に接続されると共に、ＬＡＮ信号受信回路４１５の負入力側に接続される。
【０２６４】
また、加算回路４７１の一方の入力側はＬＡＮ信号送信回路４１１の正出力側に接続され、この加算回路４７１の他方の入力側にはＳＰＤＩＦ送受信回路１１５Ｂから出力されるＳＰＤＩＦ信号が増幅器４７３を介して供給される。また、加算回路４７２の一方の入力側はＬＡＮ信号送信回路４１１の負出力側に接続され、この加算回路４７２の他方の入力側にはＳＰＤＩＦ送信回路１１５Ｂから出力されるＳＰＤＩＦ信号が増幅器４７３を介して供給される。
【０２６５】
また、ＡＣ結合容量４１３と終端抵抗４１２の互いの接続点Ｐ１は、加算回路４１９の一方の入力端子に接続される。また、ＡＣ結合容量４１４と終端抵抗４１２の互いの接続点Ｐ２は、加算回路４１９の他方の入力端子に接続される。この加算回路４１９の出力信号は、減算回路４７４の正側端子に入力される。この減算回路４７４の負側端子には、増幅器４７３の出力信号が供給される。
【０２６６】
この減算回路４７４の出力信号は、シンク機器１２０ＢからリザーブラインおよびＨＰＤラインを介して、ＳＰＤＩＦ信号が同相信号として送信されてくる場合には、当該ＳＰＤＩＦ信号となる。この減算回路４７４の出力信号は、増幅器４２０を介してＳＰＤＩＦ送受信回路１１５Ｂに供給されると共に、クロック生成回路４３５に供給される。
【０２６７】
また、減算回路４１６で得られる受信信号ＳＧ413は、増幅器４１８を介して差動出力としてイーサネット送受信回路１１４に供給されると共に、切換スイッチ４７５のｂ側の固定端子に供給される。この受信信号ＳＧ413は、リザーブラインおよびＨＰＤラインを介して、ＬＡＮ信号（イーサネット信号）が差動信号として送信されてくる場合には、当該ＬＡＮ信号となる。一方、この受信信号ＳＧ413は、リザーブラインおよびＨＰＤラインを介して、クロック信号が差動信号として送信されてくる場合には、当該クロック信号となる。
【０２６８】
ソース側送受信回路１１３Ｂのその他は、図１２に示すソース機器１１０のソース側送受信回路１１３と同様に構成されている。
【０２６９】
また、クロック生成回路４３５で生成されたクロック信号は切換スイッチ４７５のａ側の固定端子に供給される。そして、この切換スイッチ４７５の可動端子に得られるクロック信号はＳＰＤＩＦ送受信回路１１５Ｂに受信部の動作クロックとして供給される。
【０２７０】
切換スイッチ４７５は、図示しない制御部（ＣＰＵ）により、その切り換えが制御される。切換スイッチ４７５は、受信部の動作クロックとしてシンク機器１２０Ｂ側から送られてくるクロック信号を使用する場合にはｂ側に接続される。一方、切換スイッチ４７５は、受信部の動作クロックとしてクロック生成回路４３５で生成されたクロック信号を使用する場合にはａ側に接続される。
【０２７１】
また、クロック生成回路４３５から出力されるクロック信号はＳＰＤＩＦ送受信路１１５Ｂに送信部の動作クロックとして供給される。そのため、ＳＰＤＩＦ送受信路１１５Ｂから出力されるＳＰＤＩＦ信号は、クロック生成回路４３５から出力されるクロック信号に同期したものとなる。また、クロック生成回路４３５から出力されるクロック信号は、接続スイッチ４７６を介してＬＡＮ信号送信回路４１１の入力側に供給される。接続スイッチ４７６は、図示しない制御部（ＣＰＵ）により、その接続が制御される。接続スイッチ４５３は、シンク機器１２０Ｂ側にクロック信号を送信する場合には接続状態とされ、シンク機器１２０Ｂ側にクロック信号を送信しない場合には非接続状態とされる。
【０２７２】
図２７は、シンク機器１２０Ｂのシンク側送受信回路１２３Ｂ、シンク機種検出回路１２６、プラグ接続伝達回路１２７等の構成例を示している。この図２７において、図１３と対応する部分には同一符号を付してその詳細説明は省略する。この図２７において、図１３と異なるのは、ＳＰＤＩＦ送受信回路１２５Ｂおよびシンク側送受信回路１２３ＢにおけるＳＰＤＩＦ信号の受信に関係した部分である。
【０２７３】
ＡＣ結合容量４４３と終端抵抗４４２の互いの接続点Ｐ３は、加算回路４４９の出力側に接続されると共に、ＬＡＮ信号受信回路４４５の正入力側に接続される。また、ＡＣ結合容量４４４と終端抵抗４４２の互いの接続点Ｐ４は、加算回路４５０の出力側に接続されると共に、ＬＡＮ信号受信回路４４５の負入力側に接続される。
【０２７４】
また、加算回路４４９の一方の入力側はＬＡＮ信号送信回路４４１の正出力側に接続され、この加算回路４４９の他方の入力側にはＳＰＤＩＦ送受信回路１２５Ｂから出力されるＳＰＤＩＦ信号が増幅器４５１を介して供給される。また、加算回路４５０の一方の入力側はＬＡＮ信号送信回路４４１の負出力側に接続され、この加算回路４５０の他方の入力側にはＳＰＤＩＦ送信回路１２５Ｂから出力されるＳＰＤＩＦ信号が増幅器４５１を介して供給される。
【０２７５】
また、ＡＣ結合容量４４３と終端抵抗４４２の互いの接続点Ｐ３は、加算回路４８１の一方の入力端子に接続される。また、ＡＣ結合容量４４４と終端抵抗４４２の互いの接続点Ｐ４は、加算回路４８１の他方の入力端子に接続される。この加算回路４８１の出力信号は、減算回路４８２の正側端子に入力される。この減算回路４８２の負側端子には、増幅器４５１の出力信号が供給される。
【０２７６】
この減算回路４８２の出力信号は、ソース機器１１０からリザーブラインおよびＨＰＤラインを介して、ＳＰＤＩＦ信号が同相信号として送信されてくる場合には、当該ＳＰＤＩＦ信号となる。この減算回路４８２の出力信号は、増幅器４８３を介してＳＰＤＩＦ送受信回路１２５Ｂに供給されると共に、クロック生成回路４５２に供給される。
【０２７７】
また、減算回路４４６で得られる受信信号ＳＧ419は、増幅器４４８を介して差動出力としてイーサネット送受信回路１２４に供給されると共に、切換スイッチ４８４のｂ側の固定端子に供給される。この受信信号ＳＧ419は、リザーブラインおよびＨＰＤラインを介して、ＬＡＮ信号（イーサネット信号）が差動信号として送信されてくる場合には、当該ＬＡＮ信号となる。一方、この受信信号ＳＧ419は、リザーブラインおよびＨＰＤラインを介して、クロック信号が差動信号として送信されてくる場合には、当該クロック信号となる。
【０２７８】
シンク側送受信回路１２３Ｂのその他は、図１３に示すソース機器１１０のソース側送受信回路１２３と同様に構成されている。
【０２７９】
また、クロック生成回路４５２で生成されたクロック信号は切換スイッチ４８４のａ側の固定端子に供給される。そして、この切換スイッチ４８４の可動端子に得られるクロック信号はＳＰＤＩＦ送受信回路１２５Ｂに受信部の動作クロックとして供給される。
【０２８０】
切換スイッチ４８４は、図示しない制御部（ＣＰＵ）により、その切り換えが制御される。切換スイッチ４８４は、受信部の動作クロックとしてソース機器１１０Ｂ側から送られてくるクロック信号を使用する場合にはｂ側に接続される。一方、切換スイッチ４８４は、受信部の動作クロックとしてクロック生成回路４５２で生成されたクロック信号を使用する場合にはａ側に接続される。
【０２８１】
また、クロック生成回路４５２から出力されるクロック信号はＳＰＤＩＦ送受信路１２５Ｂに送信部の動作クロックとして供給される。そのため、ＳＰＤＩＦ送受信路１２５Ｂから出力されるＳＰＤＩＦ信号は、クロック生成回路４５２から出力されるクロック信号に同期したものとなる。また、クロック生成回路４５２から出力されるクロック信号は、接続スイッチ４８５を介してＬＡＮ信号送信回路４４１の入力側に供給される。接続スイッチ４８５は、図示しない制御部（ＣＰＵ）により、その接続が制御される。接続スイッチ４８５は、ソース機器１１０Ｂ側にクロック信号を送信する場合には接続状態とされ、ソース機器１１０Ｂ側にクロック信号を送信しない場合には非接続状態とされる。
【０２８２】
［ＡＶシステムの動作］
図２６、図２７に示すＡＶシステム１００Ｂの動作を説明する。ＬＡＮ通信動作、機種検出、プラグ接続検出動作に関しては、図１２、図１３に示すＡＶシステム１００と同様であるので、その説明は省略する。
【０２８３】
［ＳＰＤＩＦ信号の伝送動作］
図２６、図２７に示す構成において、ＳＰＤＩＦ信号の伝送動作を説明する。シンク機器１２０Ｂにおいて、ＳＰＤＩＦ送受信回路１２５Ｂから出力されるＳＰＤＩＦ信号は、増幅器４５１および加算器４４９，４５０を介して、接続点Ｐ３，Ｐ４に供給される。これにより、ＳＰＤＩＦ信号は、同相信号として、ＨＤＭＩケーブル１３０の１対のライン（リザーブライン５０１、ＨＰＤライン５０２）を通じて、ソース機器１１０Ｂに送信される。
【０２８４】
また、ソース機器１２０Ｂにおいて、ＳＰＤＩＦ送受信回路１１５Ｂから出力されるＳＰＤＩＦ信号は、増幅器４７３および加算器４７１，４７２を介して、接続点Ｐ１，Ｐ２に供給される。これにより、ＳＰＤＩＦ信号は、同相信号として、ＨＤＭＩケーブル１３０の１対のライン（リザーブライン５０１、ＨＰＤライン５０２）を通じて、シンク機器１２０Ｂに送信される。
【０２８５】
また、ソース機器１１０Ｂにおいて、接続点Ｐ１，Ｐ２はそれぞれ加算回路４１９の入力側に接続されている。そのため、加算回路４１９の出力信号として、ＳＰＤＩＦ送受信回路１１５Ｂからシンク機器１２０Ｂに対して送信されるＳＰＤＩＦ信号と、シンク機器１２０Ｂから送信されてくるＳＰＤＩＦ信号との加算信号が得られる。減算回路４７４では、加算回路４１９の出力信号から、増幅器４７３の出力信号（送信ＳＰＤＩＦ信号）が減算される。そのため、減算回路４７３の出力信号は、シンク機器１２０Ｂから送信されてくるＳＰＤＩＦ信号となる。このＳＰＤＩＦ信号は、増幅器４２０を介してＳＰＤＩＦ送受信回路１１５Ｂに供給される。
【０２８６】
また、シンク機器１２０Ｂにおいて、接続点Ｐ３，Ｐ４はそれぞれ加算回路４８１の入力側に接続されている。そのため、加算回路４８１の出力信号として、ＳＰＤＩＦ送受信回路１２５Ｂからソース機器１１０Ｂに対して送信されるＳＰＤＩＦ信号と、ソース機器１１０Ｂから送信されてくるＳＰＤＩＦ信号との加算信号が得られる。減算回路４８２では、加算回路４８１の出力信号から、増幅器４５１の出力信号（送信ＳＰＤＩＦ信号）が減算される。そのため、減算回路４８２の出力信号は、ソース機器１１０Ｂから送信されてくるＳＰＤＩＦ信号となる。このＳＰＤＩＦ信号は、増幅器４８３を介してＳＰＤＩＦ送受信回路１２５Ｂに供給される。
【０２８７】
このように、ソース機器１１０ＢのＳＰＤＩＦ送受信回路１１５Ｂと、シンク機器１２０ＢのＳＰＤＩＦ送受信回路１２５Ｂとの間で、ＳＰＤＩＦ信号の双方向伝送が可能となる。
【０２８８】
［クロック信号］
ソース機器１１０ＢのＳＰＤＩＦ送受信回路１１５Ｂでは、受信されたＳＰＤＩＦ信号に対して、当該ＳＰＤＩＦ信号に対応したクロック信号に基づいて、データ抽出処理、復号処理等が行われて、オーディオデータ等のデータが取得される。ＳＰＤＩＦ送受信回路１１５Ｂでは、受信部の動作クロックとして、ソース機器１１０Ｂが持つクロック生成回路４３５で生成されたクロック信号、あるいは、シンク機器１２０Ｂから送信されてくるクロック信号のいずれかが使用される。
【０２８９】
まず、クロック生成回路４３５で生成されたクロック信号が使用される状態について説明する。この場合、シンク機器１２０Ｂにおいて、接続スイッチ４８５は非接続状態とされ、クロック生成回路４５２で生成されたクロック信号ＣＬＫは、ソース機器１１０Ｂに送信されない。また、この場合、ソース機器１１０Ｂにおいて、切換スイッチ４３６はａ側に接続される。これにより、クロック生成回路４３５で生成されたクロック信号がＳＰＤＩＦ受信回路１１５に受信部の動作クロックとして供給される。
【０２９０】
なお、クロック生成回路４３５で生成されるクロック信号は、受信ＳＰＤＩＦ信号を参照信号としてＰＬＬ回路で発生されたものであり、当該ＳＰＤＩＦ信号に同期したものとなる。従って、ＳＰＤＩＦ送受信回路１１５Ｂの受信部では、ＳＰＤＩＦ信号に対して、当該ＳＰＤＩＦ信号に同期したクロック信号ＣＬＫに基づいて、データ抽出処理、復号処理等が行われて、オーディオデータ等のデータが取得される。
【０２９１】
次に、シンク機器１２０Ｂから送信されてくるクロック信号が使用される状態について説明する。シンク機器１２０Ｂにおいて、接続スイッチ４８５は接続状態とされる。クロック生成回路４５２で生成されるクロック信号は、ＬＡＮ信号送信回路４４１の入力側に供給される。このＬＡＮ信号送信回路４４１から、クロック信号に対応した差動信号（正出力信号、負出力信号）が出力される。この差動信号は、接続点Ｐ３，Ｐ４に供給され、ＨＤＭＩケーブル１３０の１対のライン（リザーブライン５０１、ＨＰＤライン５０２）を通じて、ソース機器１１０Ｂに送信される。
【０２９２】
また、ソース機器１１０Ｂにおいて、切換スイッチ４７５は、ｂ側に接続される。そして、ソース機器１１０Ｂにおいて、ＬＡＮ信号受信回路４１５の入力側は接続点Ｐ１，Ｐ２に接続されている。そのため、ＬＡＮ信号受信回路４１５の出力信号ＳＧ412、従って減算回路４１６のＳＧ413は、シンク機器１２０Ｂから送信されたクロック信号ＣＬＫとなる。このクロック信号ＣＬＫは、切換スイッチ４７５を介して、ＳＰＤＩＦ送受信回路１１５Ｂに受信部の動作クロックとして供給される。
【０２９３】
なお、ＳＰＤＩＦ送受信回路１１５Ｂに供給されるＳＰＤＩＦ信号は、シンク機器１２０ＢのＳＰＤＩＦ送受信回路１２５Ｂにおいて、クロック生成回路４５２で生成されたクロック信号ＣＬＫを動作クロックとして得られたものである。そのため、ソース機器１１０Ｂにおいて、ＳＰＤＩＦ送受信回路１１５Ｂに供給されるシンク機器１２０Ｂから送信されてきたクロック信号ＣＬＫは、当該ＳＰＤＩＦ送受信回路１１５Ｂに供給される受信ＳＰＤＩＦ信号に同期したものとなっている。従って、ＳＰＤＩＦ送受信回路１１５Ｂでは、ＳＰＤＩＦ信号に対して、当該ＳＰＤＩＦ信号に同期したクロック信号に基づいて、データ抽出処理、復号処理等が行われて、オーディオデータ等のデータが取得される。
【０２９４】
なお、上述はソース機器１１０ＢのＳＰＤＩＦ送受信回路１１５Ｂの受信部の動作クロックに着目したものである。詳細説明は省略するが、シンク機器１２０ＢのＳＰＤＩＦ送受信回路１２５Ｂの受信部の動作クロックに関しても、同様である。すなわち、この受信部の動作クロックとして、シンク機器１２０Ｂが持つクロック生成回路４５２で生成されたクロック信号、あるいは、ソース機器１１０Ｂから送信されてくるクロック信号のいずれかが使用される。
【０２９５】
上述したように、シンク機器１２０Ｂはソース機器１１０Ｂにクロック信号を、リザーブラインおよびＨＰＤラインからなる伝送路を介して、差動信号として送ることが可能とされている。一方、ソース機器１１０Ｂはシンク機器１２０ＢからリザーブラインおよびＨＰＤラインからなる伝送路を介して、差動信号として送られてくるクロック信号を抽出して使用することが可能とされている。
【０２９６】
このようにソース機器１１０Ｂ側において、シンク機器１２０Ｂからクロック信号を送ってもらってそれを使用する状態とするか、あるいは、自身が持つクロック生成回路４３５で生成されたクロック信号を使用する状態とするかは、予め設定される。この設定は、例えば、上述したように、ソース機器１１０Ｂとシンク機器１２０Ｂとの間でクロック信号に関するＣＤＣメッセージが交換されることで行われる。例えば、シンク機器１２０Ｂがクロック信号の送信をサポートしており、ソース機器１１０Ｂがクロック信号の受信をサポートしている場合には、シンク機器１２０Ｂからソース機器１１０Ｂにクロック信号を送信する状態に設定される。
【０２９７】
また、上述したように、ソース機器１１０Ｂはシンク機器１２０Ｂにクロック信号を、リザーブラインおよびＨＰＤラインからなる伝送路を介して、差動信号として送ることが可能とされている。一方、シンク機器１２０Ｂはソース機器１１０ＢからリザーブラインおよびＨＰＤラインからなる伝送路を介して、差動信号として送られてくるクロック信号を抽出して使用することが可能とされている。
【０２９８】
このようにシンク機器１２０Ｂ側において、ソース機器１１０Ｂからクロック信号を送ってもらってそれを使用する状態とするか、あるいは、自身が持つクロック生成回路４５２で生成されたクロック信号を使用する状態とするかは、予め設定される。この設定は、例えば、上述したように、ソース機器１１０Ｂとシンク機器１２０Ｂとの間でクロック信号に関するＣＤＣメッセージが交換されることで行われる。例えば、ソース機器１１０Ｂがクロック信号の送信をサポートしており、シンク機器１２０Ｂがクロック信号の受信をサポートしている場合には、ソース機器１１０Ｂからシンク機器１２０Ｂにクロック信号を送信する状態に設定される。
【０２９９】
なお、クロック信号の送信は、リザーブラインおよびＨＰＤラインからなる伝送路を、差動信号として送信される。上述したように、ソース機器１１０Ｂとシンク機器１２０Ｂとの間のＬＡＮ信号（イーサネット信号）も、リザーブラインおよびＨＰＤラインからなる伝送路を、差動信号として送信される。そのため、クロック信号の送信は、ソース機器１１０Ｂとシンク機器１２０Ｂとの間でＬＡＮ信号（イーサネット信号）の通信が行われているときは行われない。これにより、ＬＡＮ信号（イーサネット信号）の通信にクロック信号が影響を及ぼさないようにされる。
【０３００】
以上説明したように、図２６、図２７に示すＡＶシステム１００Ｂにおいては、ＳＰＤＩＦ信号の送信側から受信側に、ＳＰＤＩＦ信号と共に、このＳＰＤＩＦ信号に同期したクロック信号を送信することが可能とされている。この場合、受信側のＳＰＤＩＦ送受信回路では、ＳＰＤＩＦ信号に時間軸ゆらぎ（ジッタ）があっても、送信側から送信されたクロック信号に基づいて、ＳＰＤＩＦ信号からデータを正しく抽出することが可能となる。従って、ＳＰＤＩＦ信号の伝送品質の向上が図られる。
【０３０１】
また、図２６、図２７に示すＡＶシステム１００Ｂにおいては、ＳＰＤＩＦ信号の送信側から受信側に、ＳＰＤＩＦ信号と共に、このＳＰＤＩＦ信号に同期したクロック信号を送信することが可能とされている。この場合、受信側では、ＰＬＬ回路を用いてＳＰＤＩＦ信号に同期したクロック信号を再生することが必要なくなり、ＰＬＬ回路起因のジッタの影響もなくなる。
【０３０２】
また、図２６、図２７に示すＡＶシステム１００Ｂにおいては、ＳＰＤＩＦ信号の送信側から受信側に、ＳＰＤＩＦ信号と共に、このＳＰＤＩＦ信号に同期したクロック信号を送信することが可能とされている。この場合、受信側では、ＰＬＬ回路を用いてＳＰＤＩＦ信号に同期したクロック信号を再生する必要がなくなる。従って、ＰＬＬ回路で伝送レートが制限されてしまうこともなく、より高いレートのＳＰＤＩＦ信号を伝送することが可能となる。
【０３０３】
また、図２６、図２７に示すＡＶシステム１００Ｂにおいては、ＳＰＤＩＦ信号の送信側から受信側に送信されるクロック信号は、１対のライン（リザーブライン５０１、ＨＰＤライン５０２）を通じて、差動信号として、送信される。従って、クロック信号ＣＬＫを高品質で送信でき、さらに、高周波信号でもＥＭＩ等の影響も防ぐことが可能となる。
【０３０４】
なお、上述したようにＳＰＤＩＦ信号の相互伝送が可能なものにあっては、ＤＴＣＰ等で著作権保護を行う際に、当該ＳＰＤＩＦ信号の相互伝送を利用してソース機器１１０Ｂとシンク機器１２０Ｂとの間で認証、鍵交換処理（図２２参照）を行うことができる。この場合、例えば、図１１（ｄ）に示したユーザデータのユーザ情報Ｘ乃至Ｚを用いることにより、上述の著作権保護のための認証および鍵交換などが可能である。
【０３０５】
また、上述したＳＰＤＩＦ規格のチャネルステータスフォーマットにおいて、図１０に示すように、双方向通信が可能であるか否かを示す双方向通信ビットとして、例えば、第５バイトの第０ビット目を使用できる。すなわち、シンク機器１２０ＢからのＳＰＤＩＦ信号のチャンネルステータスにおいて、第５バイトの第０ビット目が「１」を示している場合には、ソース機器１１０Ｂがシンク機器１２０Ｂに対してＳＰＤＩＦ信号の送信が可能であることを意味する。
【０３０６】
シンク機器１２０Ｂから受信したＳＰＤＩＦ信号のチャンネルステータスにおいて双方向通信ビットが「１」を示している場合、ソース機器１１０ＢはＳＰＤＩＦ信号を送信して応答する。これにより、ＨＤＭＩＭケーブル１３０における双方向通信のシーケンスが開始される。
【０３０７】
一方、シンク機器１２０ＢからのＳＰＤＩＦ信号のチャンネルステータスにおいて、第５バイトの第０ビット目が「０」を示している場合には、ソース機器１１０Ｂがシンク機器１２０Ｂに対してＳＰＤＩＦ信号の送信が不可能であることを意味する。
【０３０８】
＜４．変形例＞
なお、図２６、図２７に示すＡＶシステム１００Ｂにおいては、ＳＰＤＩＦ信号の送信側から受信側に、ＳＰＤＩＦ信号と共に、このＳＰＤＩＦ信号に同期したクロック信号を送信する例を示した。しかし、図２６、図２７に示すＡＶシステム１００ＢのようにＳＰＤＩＦ信号の双方向伝送が可能なものにあって、図２３、図２４のＡＶシステム１００Ａのように、ＳＰＤＩＦ信号の送信側が、受信側からのクロック信号で送信動作をする構成も考えられる。
【０３０９】
また、ソース側にアナログの音声入力があり、それをシンク側にデジタル伝送して、再生する場合を考える。この場合、シンク側からソース側にクロックを伝送し、ソース側ではこのクロック信号を用いてアナログ音声入力をデジタルに変換してシンク側に伝送する。この場合、シンク側ではソース側のＡ／Ｄ変換と同期したクロックでアナログ信号に変換できる。したがって、ソース側に入力されたアナログ音声信号を高品質でシンク側に伝送して再生することが可能となる。
【０３１０】
なお、上述実施の形態においては、各機器を接続する伝送路として、ＨＤＭＩ規格のインタフェースを前提として説明したが、その他の同様な伝送規格にも適用できることは勿論である。
【産業上の利用可能性】
【０３１１】
この発明は、ソース機器とシンク機器とがＨＤＭＩケーブルを介して接続されたＡＶシステムなどに適用できる。
【図面の簡単な説明】
【０３１２】
【図１】第１の実施の形態としてのＡＶシステムの構成例を示すブロック図である。
【図２】ＨＤＭＩ送信部（ＨＤＭＩソース）とＨＤＭＩ受信部（ＨＤＭＩシンク）の構成例を示すブロック図である。
【図３】ＨＤＭＩトランスミッタとＨＤＭＩレシーバの構成例を示すブロック図である。
【図４】ＴＭＤＳ伝送データの構造を示す図である。
【図５】ＨＤＭＩ端子のピン配列（タイプＡ）を示す図である。
【図６】ＳＰＤＩＦ規格におけるフレーム構成を示す図である。
【図７】ＳＰＤＩＦ規格におけるサブフレーム構成を示す図である。
【図８】ＳＰＤＩＦ規格における信号変調方式を示す図である。
【図９】ＳＰＤＩＦ規格におけるプリアンブルのチャンネルコーディングを示す図である。
【図１０】ＳＰＤＩＦ規格におけるチャンネルステータスのフォーマットを示す図である。
【図１１】ＳＰＤＩＦ規格におけるユーザデータのフォーマットを示す図である。
【図１２】第１の実施の形態におけるソース機器のソース側送受信回路、シンク機種検出回路、プラグ接続検出回路等の構成例を示す接続図である。
【図１３】第１の実施の形態におけるシンク機器のソース側送受信回路、シンク機種検出回路、プラグ接続検出回路等の構成例を示す接続図である。
【図１４】実施の形態におけるリザーブラインおよびＨＰＤラインを使用した動作をまとめて示す図である。
【図１５】ＣＥＣラインで伝送されるＣＥＣデータの構造を示す図である。
【図１６】ヘッダブロックの構造例を示す図である。
【図１７】ＨＤＭＩの各機器の種類に応じて設定される論理アドレスを示す図である。
【図１８】〈Exchange Supported Channels Info〉メッセージの使用例を説明するためのシーケンス図である。
【図１９】ＡＶシステムの機器構成例を示す図である。
【図２０】〈Activate Supported Channels〉メッセージの使用例を説明するためのシーケンス図である。
【図２１】〈Activate Supported Channels〉メッセージの使用例を説明するためのシーケンス図である。
【図２２】認証、鍵交換処理のシーケンス例を示す図である。
【図２３】第２の実施の形態におけるソース機器のソース側送受信回路、シンク機種検出回路、プラグ接続検出回路等の構成例を示す接続図である。
【図２４】第２の実施の形態におけるシンク機器のソース側送受信回路、シンク機種検出回路、プラグ接続検出回路等の構成例を示す接続図である。
【図２５】第３の実施の形態としてのＡＶシステムの構成例を示すブロック図である。
【図２６】第３の実施の形態におけるソース機器のソース側送受信回路、シンク機種検出回路、プラグ接続検出回路等の構成例を示す接続図である。
【図２７】第３の実施の形態におけるシンク機器のソース側送受信回路、シンク機種検出回路、プラグ接続検出回路等の他の構成例を示す接続図である。
【図２８】ＳＰＤＩＦを用いたオーディオ伝送システムの受信機の一般的な構成例を示すブロック図である。
【符号の説明】
【０３１３】
１００，１００Ａ，１００Ｂ・・・ＡＶシステム、１１０，１１０Ｂ・・・ソース機器、１１１・・・ＨＤＭＩ端子、１１２・・・ＨＤＭＩ送信部、１１３，１１３Ｂ・・・ソース側送受信回路、１１４・・・イーサネット送受信回路、１１５・・・ＳＰＤＩＦ受信回路、１１５Ｂ・・・ＳＰＤＩＦ送受信回路、１１６・・・シンク機種検出回路、１１７・・・プラグ接続検出回路、１２０，１２０Ｂ・・・シンク機器、１２１・・・ＨＤＭＩ端子、１２２・・・ＨＤＭＩ受信部、１２３，１２３Ｂ・・・シンク側送受信回路、１２４・・・イーサネット送受信回路、１２５・・・ＳＰＤＩＦ送信回路、１２５Ｂ・・・ＳＰＤＩＦ送受信回路、１２６・・・ソース機種検出回路、１２７・・・プラグ接続伝達回路、１３０・・・ＨＤＭＩケーブル
【図１】
2010081434.tif 000005
【図２】
2010081434.tif 000006
【図３】
2010081434.tif 000007
【図４】
2010081434.tif 000008
【図５】
2010081434.tif 000009
【図６】
2010081434.tif 000010
【図７】
2010081434.tif 000011
【図８】
2010081434.tif 000012
【図９】
2010081434.tif 000013
【図１０】
2010081434.tif 000014
【図１１】
2010081434.tif 000015
【図１２】
2010081434.tif 000016
【図１３】
2010081434.tif 000017
【図１４】
2010081434.tif 000018
【図１５】
2010081434.tif 000019
【図１６】
2010081434.tif 000020
【図１７】
2010081434.tif 000021
【図１８】
2010081434.tif 000022
【図１９】
2010081434.tif 000023
【図２０】
2010081434.tif 000024
【図２１】
2010081434.tif 000025
【図２２】
2010081434.tif 000026
【図２３】
2010081434.tif 000027
【図２４】
2010081434.tif 000028
【図２５】
2010081434.tif 000029
【図２６】
2010081434.tif 000030
【図２７】
2010081434.tif 000031
【図２８】
2010081434.tif 000032