(57)【要約】【課題】外部から複数の動作モードを切り替え可能とし、かつ端子数の削減を図ることが可能な半導体装置を提供する。【解決手段】半導体装置１０１は、電源端子ＴＰＳ１に電源電圧が供給されてから所定時間経過後の制御端子ＴＣＫにおける電圧レベルを検出する第１のレベル検出回路１１と、第１のレベル検出回路１１の検出結果に基づいて、複数の動作モードのうちのいずれで動作するかを選択する制御部１と、電源端子ＴＰＳ１に供給された電源電圧に基づいて内部電源電圧を生成するレギュレータ５とを備え、第１のレベル検出回路１１および制御部１は、内部電源電圧を動作電源電圧として受け、制御部１は、複数の動作モードのうち、電源端子ＴＰＳ１に他の動作モードとは異なるレベルの電源電圧が供給される動作モードにおいて、電源端子ＴＰＳ１に供給された電源電圧を用いてデータ処理を行なう。【選択図】図１
2010160563.tif 000002
【特許請求の範囲】
【請求項１】
複数の動作モードを有する半導体装置であって、
制御端子と、
電源電圧が供給される電源端子と、
前記電源端子に電源電圧が供給されてから所定時間経過後の前記制御端子における電圧レベルを検出する第１のレベル検出回路と、
前記第１のレベル検出回路の検出結果に基づいて、前記複数の動作モードのうちのいずれで動作するかを選択する制御部と、
前記電源端子に供給された電源電圧に基づいて内部電源電圧を生成するレギュレータとを備え、
前記第１のレベル検出回路および前記制御部は、前記内部電源電圧を動作電源電圧として受け、
前記制御部は、前記複数の動作モードのうち、前記電源端子に他の動作モードとは異なるレベルの電源電圧が供給される動作モードにおいて、前記電源端子に供給された電源電圧を用いてデータ処理を行なう半導体装置。
【請求項２】
前記制御部は、データを不揮発的に記憶する記憶素子を含み、前記異なるレベルの電源電圧が供給される動作モードにおいて、前記電源端子に供給された電源電圧を前記記憶素子にデータを記憶させるための書き込み電圧として用いる請求項１に記載の半導体装置。
【請求項３】
前記制御部は、前記複数の動作モードのうちのいずれで動作するかを選択した後、前記制御端子を介して受けた制御信号を用いてデータ処理を行なう請求項１に記載の半導体装置。
【請求項４】
前記半導体装置は、第１の動作モードないし第３の動作モードを有し、前記第３の動作モードにおいて、前記第１の動作モードおよび前記第２の動作モードとは異なるレベルの電源電圧が前記電源端子に供給され、
前記内部電源電圧を動作電源電圧として受け、前記電源端子に供給された電源電圧のレベルを検出する第２のレベル検出回路をさらに備え、
前記制御部は、前記第１のレベル検出回路の検出結果に基づいて、前記第１の動作モードで動作するか、前記第２の動作モードまたは前記第３の動作モードで動作するかのいずれか一方を選択し、前記第２の動作モードまたは前記第３の動作モードで動作する場合において、前記第２のレベル検出回路の検出結果に基づいて、前記第２の動作モードで動作するか、前記第３のモードで動作するかのいずれか一方を選択する請求項１に記載の半導体装置。
【請求項５】
前記制御部は、前記第２の動作モードまたは前記第３の動作モードで動作することを選択した後、前記制御端子を介して受けた制御信号を用いてデータ処理を行なう請求項４に記載の半導体装置。
【請求項６】
前記制御部は、前記第２の動作モードで動作しているときに、前記第２のレベル検出回路が検出した電圧レベルの絶対値が所定値以上になると前記第３の動作モードへの切り替えを行ない、
前記レギュレータは、前記電源端子に供給された電源電圧を前記所定値未満に降圧して内部電源電圧を生成する請求項４に記載の半導体装置。
【請求項７】
前記半導体装置は、さらに、
調整データを受けるデータ端子と、
センサと、
前記センサから受けた信号を調整するセンサ信号処理回路とを備え、
前記制御部は、前記第２の動作モードにおいて、前記データ端子を介して受けた前記調整データを前記センサ信号処理回路へ出力し、
前記制御部は、前記第３の動作モードにおいて、前記データ端子を介して受けた前記調整データを不揮発的に記憶し、
前記制御部は、前記第１の動作モードにおいて、前記第３の動作モードにおいて記憶した前記調整データを前記センサ信号処理回路へ出力し、
前記センサ信号処理回路は、前記制御部から受けた調整データに基づいて、前記センサから受けた信号を調整する請求項４に記載の半導体装置。
【請求項８】
前記制御部は、前記第２の動作モードおよび前記第３の動作モードにおいて、前記制御端子を介して受けた制御信号を用いて、前記データ端子経由で前記調整データを受ける請求項７に記載の半導体装置。
【請求項９】
前記制御部は、データを不揮発的に記憶する記憶素子を含み、前記第３の動作モードにおいて、前記電源端子に供給された電源電圧を前記記憶素子に前記調整データを記憶させるための書き込み電圧として用いる請求項７に記載の半導体装置。
【請求項１０】
前記第１のレベル検出回路は、前記電源端子に電源電圧が供給されてから所定時間経過後において前記制御端子における電圧レベルが所定値以上となる状態が所定時間継続したか否かを検出する請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、複数の動作モードを有する半導体装置に関する。
【背景技術】
【０００２】
初期調整が必要なセンサ等を備える半導体装置においては、初期調整を行なうためのテストモードと、通常のセンシング動作を行なうための通常モードとを半導体装置外部から切り替え可能とするために、モード切り替え用の端子が設けられる。このようなモード切り替え用の端子は、初期調整後には不要となることから、その数を削減して半導体装置の小型化を図る要求がある。
【０００３】
このような半導体装置の端子数を削減するための技術として、たとえば、特許文献１には、以下のような構成が開示されている。すなわち、ＣＰＵが実行するためのプログラムおよびデータを記憶するＥＰＲＯＭが内蔵され、動作モードとして、マイクロコンピュータとして動作するマイクロコンピュータモードと、ＣＰＵの動作をテストするテストモードと、ＥＰＲＯＭの書き込みおよび読み出しを行なうＥＰＲＯＭモードとを有するマイクロコンピュータである。マイクロコンピュータモードおよびテストモードを切り替えるための端子機能とＥＰＲＯＭの書き込み用のプログラム電圧を印加するための端子機能とを共用するテスト／プログラム電源端子と、テストモードおよびＥＰＲＯＭモードを切り替えるための制御端子が設けられる。マイクロコンピュータモードは、テスト／プログラム電源端子が第１の論理レベルのときに選択され、テストモードおよびＥＰＲＯＭモードは、テスト／プログラム電源端子が第２の論理レベルのときに選択され、制御端子の論理レベルによってテストモードおよびＥＰＲＯＭモードが切り替えられ、ＥＰＲＯＭモードに切り替えられると、テスト／プログラム電源端子からプログラム電圧を印加する。
【０００４】
また、特許文献２には、以下のような構成が開示されている。すなわち、マイクロコンピュータにおいて、モード切り替えのための高電圧信号を印加する端子がリセット端子と共用されている。
【０００５】
また、特許文献３には、以下のような構成が開示されている。すなわち、マイクロコンピュータにおいて、モード設定信号をリセット信号と共通化して、リセット端子に与える信号の変化によって動作モードを指定する。これにより、モード設定端子を独立に設ける必要がなく、マイクロコンピュータの端子数を削減することができる。
【０００６】
また、特許文献４には、以下のような構成が開示されている。すなわち、データの読み出し時には入出力端子から入力された読み出しモード信号及びアドレス信号によってメモリセルアレイの該当するアドレスからデータを読み出して入出力端子へ出力する制御を行なう。また、データの書き込みあるいは書き換え時には入出力端子から入力された書き込みモード信号及びアドレス信号によって入出力端子からのデータをメモリセルアレイの該当するアドレスに書き込む制御を行なう。モード制御信号入力端子および入出力端子を共通化できるようにすることにより、端子数の削減を図っている。
【０００７】
また、特許文献５には、以下のような構成が開示されている。すなわち、内蔵したインターフェースと外部のシリアルメモリとの間で伝送される信号線と、バス解放リクエスト信号線、バス解放アクノリッジ信号線、Ｉ／Ｏリクエスト信号線、または、ウエイト信号線のうちの対応する信号線とを１つの端子で共用して端子数を削減する。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平０４−０３９７８４号公報
【特許文献２】特開平０１−１７１０３６号公報
【特許文献３】特開２００８−１５２６２１号公報
【特許文献４】特開平０５−１６６３９１号公報
【特許文献５】特開２００１−１８８７７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１に記載の構成では、プログラム電圧を受けるテスト／プログラム電源端子に加えて、マイクロコンピュータを動作させるための動作電源電圧を受ける電源端子が別途必要となるため、結局、テスト／プログラム電源端子、制御端子および電源端子の３つの端子が必要となってしまう。そして、特許文献２〜５にも、このような問題点を解決するための構成は開示されていない。
【００１０】
本発明は、上述の課題を解決するためになされたもので、その目的は、外部から複数の動作モードを切り替え可能とし、かつ端子数の削減を図ることが可能な半導体装置を提供することである。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、この発明のある局面に係わる半導体装置は、複数の動作モードを有する半導体装置であって、制御端子と、電源電圧が供給される電源端子と、電源端子に電源電圧が供給されてから所定時間経過後の制御端子における電圧レベルを検出する第１のレベル検出回路と、第１のレベル検出回路の検出結果に基づいて、複数の動作モードのうちのいずれで動作するかを選択する制御部と、電源端子に供給された電源電圧に基づいて内部電源電圧を生成するレギュレータとを備え、第１のレベル検出回路および制御部は、内部電源電圧を動作電源電圧として受け、制御部は、複数の動作モードのうち、電源端子に他の動作モードとは異なるレベルの電源電圧が供給される動作モードにおいて、電源端子に供給された電源電圧を用いてデータ処理を行なう。
【発明の効果】
【００１２】
本発明によれば、外部から複数の動作モードを切り替え可能とし、かつ端子数の削減を図ることができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１の実施の形態に係る半導体装置の構成を示す図である。
【図２】本発明の第１の実施の形態に係る半導体装置が動作モードを切り替える動作を示すタイミングチャートである。
【図３】本発明の第２の実施の形態に係る半導体装置の構成を示す図である。
【図４】本発明の第２の実施の形態に係る半導体装置が動作モードを切り替える動作を示すタイミングチャートである。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００１５】
＜第１の実施の形態＞
［構成および基本動作］
図１は、本発明の第１の実施の形態に係る半導体装置の構成を示す図である。
【００１６】
図１を参照して、半導体装置１０１は、メモリ部（制御部）１と、レベル検出回路１１と、コンパレータ（レベル検出回路）３と、レギュレータ５と、センサ６と、センサ信号処理回路７と、制御端子ＴＣＫと、データ端子ＴＤと、電源端子ＴＰＳ１，ＴＰＳ２と、出力端子ＴＤＥＴとを備える。レベル検出回路１１は、フリップフロップ２と、ディレイ回路４とを含む。
【００１７】
センサ６は、たとえば圧力センサまたは加速度センサであり、検出結果を示す信号をセンサ信号処理回路７へ出力する。
【００１８】
センサ信号処理回路７は、メモリ部１から受けた調整データに基づいてセンサ６から受けた信号を調整し、調整した信号を検出信号として出力端子ＴＤＥＴから半導体装置１０１の外部へ出力する。調整データは、たとえば増幅率およびオフセット値であり、センサ信号処理回路７は、メモリ部１から受けた調整データが示す増幅率に基づいてセンサ６の出力信号を増幅し、また、この調整データが示すオフセット値に基づいてセンサ６の出力信号にオフセット電圧を与える。
【００１９】
レギュレータ５は、電源端子ＴＰＳ１に供給された電源電圧に基づいて内部電源電圧ＩＰＳを生成する。たとえば、レギュレータ５は、電源端子ＴＰＳ１に供給された５Ｖの電源電圧を降圧して３．８Ｖの内部電源電圧ＩＰＳを生成する。内部電源電圧ＩＰＳは、図１に示す各ブロック等、半導体装置１０１内の各ブロックに動作電源電圧として供給される。また、電源端子ＴＰＳ２は接地されている。
【００２０】
［動作］
次に、本発明の第１の実施の形態に係る半導体装置が動作モードを切り替える際の動作について説明する。
【００２１】
半導体装置１０１は、通常モードＲＭ、調整モードＴＭおよびメモリ書き込みモードＷＭを有する。
【００２２】
レベル検出回路１１は、電源端子ＴＰＳ１への電源電圧供給開始直後すなわち電源端子ＴＰＳ１に電源電圧が供給されてから所定時間経過後の制御端子ＴＣＫにおける電圧レベルを検出する。
【００２３】
より詳細には、ディレイ回路４は、電源端子ＴＰＳ１に供給された電源電圧のレベルを示す信号を所定時間遅延させてフリップフロップ２へ出力する。制御端子ＴＣＫが受けた電圧のレベルを示す信号は、フリップフロップ２に与えられる。フリップフロップ２は、ディレイ回路４から受けた信号の立ち上がりエッジのタイミングにおいて制御端子ＴＣＫから受けた信号を保持するとともにメモリ部１へ出力する。
【００２４】
コンパレータ３は、電源端子ＴＰＳ１に供給された電源電圧のレベルを検出する。より詳細には、コンパレータ３は、電源端子ＴＰＳ１に供給された電源電圧と基準電圧ＶＲＥＦとを比較し、比較結果を示す信号をメモリ部１へ出力する。
【００２５】
メモリ部１は、フリップフロップ２のレベル検出結果に基づいて、通常モードＲＭで動作するか、調整モードＴＭまたはメモリ書き込みモードＷＭで動作するかのいずれか一方を選択する。また、メモリ部１は、調整モードＴＭまたはメモリ書き込みモードＷＭで動作する場合において、コンパレータ３の検出結果に基づいて、調整モードＴＭで動作するか、通常モードＲＭで動作するかのいずれか一方を選択する。
【００２６】
たとえば、メモリ部１は、フリップフロップ２から受けた信号に基づいて、通常モードＲＭで動作するか、調整モードＴＭで動作するかのいずれか一方を選択し、調整モードＴＭで動作しているときに、コンパレータ３の検出結果に基づいて調整モードＴＭからメモリ書き込みモードＷＭへの切り替えを行なう。より詳細には、メモリ部１は、調整モードＴＭで動作しているときに、フリップフロップ２が検出した電圧レベルの絶対値が所定値以上になると調整モードＴＭからメモリ書き込みモードＷＭへの切り替えを行なう。
【００２７】
図２は、本発明の第１の実施の形態に係る半導体装置が動作モードを切り替える動作を示すタイミングチャートである。
【００２８】
図２を参照して、まず、電源端子ＴＰＳ１にたとえば５Ｖの電源電圧が供給されるとともに、制御端子ＴＣＫにたとえば３．８Ｖの電圧が供給される。このとき、レギュレータ５は、電源端子ＴＰＳ１に供給された５Ｖの電源電圧を降圧して３．８Ｖの内部電源電圧ＩＰＳを生成する。半導体装置１０１内の各ブロックは、内部電源電圧ＩＰＳを動作電源電圧として受ける。
【００２９】
この場合、電源電圧の立ち上がりエッジがディレイ回路４によって遅延されてフリップフロップ２へ伝達される。フリップフロップ２は、ディレイ回路４から伝達された立ち上がりエッジのタイミングにおいて制御端子ＴＣＫから受けた３．８Ｖの電圧を保持するとともにメモリ部１へ出力する。そうすると、メモリ部１は、調整モードＴＭを選択する。
【００３０】
その後、制御端子ＴＣＫには半導体装置１０１の外部から制御信号たとえば基準クロックが与えられ、データ端子ＴＤには外部から調整データが与えられる。メモリ部１は、制御端子ＴＣＫからの基準クロックを用いてデータ端子ＴＤからの調整データを受け、この調整データをセンサ信号処理回路７へ出力する。
【００３１】
センサ信号処理回路７は、メモリ部１から受けた調整データに基づいて、センサ６から受けた信号を調整し、調整した信号を検出信号として出力端子ＴＤＥＴから半導体装置１０１の外部へ出力する。
【００３２】
調整モードＴＭにおいては、データ端子ＴＤに半導体装置１０１の外部から種々の調整データが与えられ、出力端子ＴＤＥＴから出力される検出信号を半導体装置１０１の外部で測定しながら、最適な調整データが得られる。
【００３３】
次に、電源端子ＴＰＳ１に調整モードＴＭおよび通常モードＲＭにおける電源電圧と比べて高いたとえば１２Ｖの電源電圧が書き込み電圧として供給される。このとき、レギュレータ５は、電源端子ＴＰＳ１に供給された１２Ｖの電源電圧を降圧して３．８Ｖの内部電源電圧ＩＰＳを生成する。半導体装置１０１内の各ブロックは、内部電源電圧ＩＰＳを動作電源電圧として受ける。また、制御端子ＴＣＫには半導体装置１０１の外部から制御信号たとえば基準クロックが与えられる。
【００３４】
この場合、コンパレータ３は、電源端子ＴＰＳ１に供給された１２Ｖの電源電圧と、たとえば１２Ｖの基準電圧ＶＲＥＦとを比較し、電源端子ＴＰＳ１に供給された電源電圧が基準電圧ＶＲＥＦ以上であることを示す信号をメモリ部１へ出力する。そうすると、メモリ部１は、メモリ書き込みモードＷＭを選択する。
【００３５】
メモリ部１は、制御端子ＴＣＫからの基準クロックを用いてデータ端子ＴＤからの調整データを受ける。この調整データは、調整モードＴＭにおいて得られた最適な調整データである。そして、メモリ部１は、レギュレータ５へ制御信号ＷＣＯＮＴを出力する。レギュレータ５に含まれるスイッチが、メモリ部１からの制御信号ＷＣＯＮＴを受けて、電源端子ＴＰＳ１を介して受けた１２Ｖの書き込み電圧をメモリ部１へ出力する。メモリ部１は、レギュレータ５から受けた１２Ｖの書き込み電圧を用いて調整データをメモリ部１内の不揮発性半導体記憶素子に書き込むことにより、調整データを不揮発的に記憶する。
【００３６】
次に、電源端子ＴＰＳ１への電源電圧の供給が停止され、制御端子ＴＣＫへの基準クロックの供給が停止され、データ端子ＴＤへの調整データの供給が停止され、各端子の電圧はたとえば０Ｖに設定される。その後、電源端子ＴＰＳ１にたとえば５Ｖの電源電圧が供給される。このとき、レギュレータ５は、電源端子ＴＰＳ１に供給された５Ｖの電源電圧を降圧して３．８Ｖの内部電源電圧ＩＰＳを生成する。半導体装置１０１内の各ブロックは、内部電源電圧ＩＰＳを動作電源電圧として受ける。
【００３７】
この場合、電源電圧の立ち上がりエッジがディレイ回路４によって遅延されてフリップフロップ２へ伝達される。フリップフロップ２は、ディレイ回路４から伝達された立ち上がりエッジのタイミングにおいて制御端子ＴＣＫから受けた０Ｖのレベルを保持するとともにメモリ部１へ出力する。そうすると、メモリ部１は、通常モードＲＭを選択する。
【００３８】
通常モードＲＭにおいて、メモリ部１は、メモリ書き込みモードＷＭにおいて記憶した調整データをセンサ信号処理回路７へ出力する。
【００３９】
センサ信号処理回路７は、メモリ部１から受けた調整データに基づいてセンサ６から受けた信号を調整し、調整した信号を検出信号として出力端子ＴＤＥＴから半導体装置１０１の外部へ出力する。
【００４０】
ところで、特許文献１に記載の構成では、プログラム電圧を受けるテスト／プログラム電源端子に加えて、マイクロコンピュータを動作させるための動作電源電圧を受ける電源端子が別途必要となるため、結局、テスト／プログラム電源端子、制御端子および電源端子の３つの端子が必要となってしまうという問題点があった。
【００４１】
しかしながら、本発明の第１の実施の形態に係る半導体装置では、フリップフロップ２は、電源端子ＴＰＳ１への電源電圧供給開始直後すなわち電源端子ＴＰＳ１に電源電圧が供給されてから所定時間経過後の制御端子ＴＣＫにおける電圧レベルを検出する。コンパレータ３は、電源端子ＴＰＳ１に供給された電源電圧のレベルを検出する。そして、メモリ部１は、フリップフロップ２のレベル検出結果に基づいて、通常モードＲＭで動作するか、調整モードＴＭまたはメモリ書き込みモードＷＭで動作するかのいずれか一方を選択し、調整モードＴＭまたはメモリ書き込みモードＷＭで動作する場合において、コンパレータ３の検出結果に基づいて調整モードＴＭおよび通常モードＲＭのいずれか一方を選択する。
【００４２】
このような構成により、たとえば、メモリ書き込みモードＷＭにおいて、調整モードＴＭおよび通常モードＲＭにおける電源電圧より高いレベルの書き込み電圧が電源端子に供給されていても、この書き込み電圧を降圧して内部電源電圧を生成し、各ブロックに供給することができる。すなわち、内部電源電圧生成用の端子および書き込み電圧用の端子として電源端子ＴＰＳ１を共用することができるため、端子数の削減を図ることができる。また、電源端子ＴＰＳ１および制御端子ＴＣＫの２つの端子で３つの動作モードを切り替えることができるため、端子数の削減を図ることができる。
【００４３】
また、特許文献１に記載の構成では、テスト／プログラム電源端子にＥＰＲＯＭ書き込み用のプログラム電圧が供給されるため、ＥＰＲＯＭ書き込み時にはテスト／プログラム電源端子にＥＰＲＯＭ書き込みのための制御信号を与えることができない。
【００４４】
しかしながら、本発明の第１の実施の形態に係る半導体装置では、メモリ部１は、調整モードＴＭまたはメモリ書き込みモードＷＭで動作することを選択した後、制御端子ＴＣＫを介して受けた制御信号すなわち基準クロックを用いてデータ処理を行なう。より詳細には、メモリ部１は、調整モードＴＭおよびメモリ書き込みモードＷＭにおいて、制御端子ＴＣＫを介して受けた基準クロックを用いてデータ端子ＴＤからの調整データを受ける。
【００４５】
すなわち、本発明の第１の実施の形態に係る半導体装置では、特許文献１に記載の構成とは異なり、書き込み電圧が電源端子に供給されるため、メモリ書き込みモードＷＭにおいて、制御端子ＴＣＫ経由でメモリ部１に基準クロックを与えることができる。これにより、メモリ書き込みモードＷＭ用に別途端子を設ける必要がなくなり、端子数の削減を図ることができる。
【００４６】
なお、本発明の第１の実施の形態に係る半導体装置は、レベル検出回路１１およびコンパレータ３を備え、これらのレベル検出結果に基づいて通常モードＲＭ、調整モードＴＭおよびメモリ書き込みモードＷＭの３つの動作モードを切り替える構成であるとしたが、これに限定するものではない。半導体装置がコンパレータ３を備えない構成であっても、以下のような構成であればよい。すなわち、メモリ部１が、レベル検出回路１１の検出結果に基づいて、複数の動作モードのうちのいずれで動作するかを選択する。レベル検出回路１１およびメモリ部１が、レギュレータ５からの内部電源電圧を動作電源電圧として受ける。そして、メモリ部１が、複数の動作モードのうち、電源端子に他の動作モードとは異なるレベルの電源電圧が供給される動作モードにおいて、電源端子に供給された電源電圧を書き込み電圧として用いる。
【００４７】
また、本発明の第１の実施の形態に係る半導体装置では、メモリ部１は、メモリ書き込みモードＷＭにおいて、調整モードＴＭおよび通常モードＲＭにおける電源電圧より高いレベルの書き込み電圧を用いて調整データを不揮発的に記憶する構成であるとしたが、これに限定するものではない。メモリ部１は、電源端子ＴＰＳ１に他の動作モードとは異なるレベルの電源電圧が供給される動作モードにおいて、電源端子ＴＰＳ１に供給された電源電圧を用いて何らかのデータ処理を行なう構成であればよい。
【００４８】
また、本発明の第１の実施の形態に係る半導体装置では、１２Ｖの書き込み電圧および３．８Ｖの内部電源電圧を用いる構成であるとしたが、これに限定するものではなく、書き込み電圧および内部電源電圧は負電圧であってもよい。
【００４９】
次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００５０】
＜第２の実施の形態＞
本実施の形態は、第１の実施の形態に係る半導体装置と比べて調整モードへの切り替え条件を変更した半導体装置に関する。以下で説明する内容以外は第１の実施の形態に係る半導体装置と同様である。
【００５１】
図３は、本発明の第２の実施の形態に係る半導体装置の構成を示す図である。
図３を参照して、半導体装置１０２は、本発明の第１の実施の形態に係る半導体装置と比べて、レベル検出回路１１の代わりにレベル検出回路１２を備える。レベル検出回路１２は、フリップフロップ２と、ディレイ回路４と、フィルタ回路８とを含む。
【００５２】
レベル検出回路１２は、電源端子ＴＰＳ１に電源電圧が供給されてから所定時間経過後において制御端子ＴＣＫにおける電圧レベルが所定値以上となる状態が所定時間継続したか否かを検出する。
【００５３】
より詳細には、フィルタ回路８は、たとえばローパスフィルタであり、制御端子ＴＣＫが受けた電圧のレベルを示す信号の周波数成分のうち、所定周波数以上の成分を減衰させ、減衰後の信号をフリップフロップ２へ出力する。ディレイ回路４は、電源端子ＴＰＳ１に供給された電源電圧のレベルを示す信号を所定時間遅延させてフリップフロップ２へ出力する。フリップフロップ２は、ディレイ回路４から受けた信号の立ち上がりエッジのタイミングにおいてフィルタ回路８から受けた信号を保持するとともにメモリ部１へ出力する。
【００５４】
図４は、本発明の第２の実施の形態に係る半導体装置が動作モードを切り替える動作を示すタイミングチャートである。
【００５５】
図４を参照して、まず、電源端子ＴＰＳ１にたとえば５Ｖの電源電圧が供給されるとともに、制御端子ＴＣＫにたとえば３．８Ｖの電圧が供給される。このとき、レギュレータ５は、電源端子ＴＰＳ１に供給された５Ｖの電源電圧を降圧して３．８Ｖの内部電源電圧ＩＰＳを生成する。半導体装置１０１内の各ブロックは、内部電源電圧ＩＰＳを動作電源電圧として受ける。
【００５６】
この場合、制御端子ＴＣＫにおける電圧レベルがたとえば３．８Ｖとなる状態がハイホールド時間ＴＨＬＤ継続すると、フィルタ回路８からフリップフロップ２へ３．８Ｖの電圧が与えられる。また、電源電圧の立ち上がりエッジがディレイ回路４によって遅延されてフリップフロップ２へ伝達される。フリップフロップ２は、ディレイ回路４から伝達された立ち上がりエッジのタイミングにおいてフィルタ回路８から受けた３．８Ｖの電圧を保持するとともにメモリ部１へ出力する。そうすると、メモリ部１は、調整モードＴＭを選択する。
【００５７】
ここで、通常モードＲＭで半導体装置１０２を動作させる場合の電源立ち上げ直後に、外乱ノイズによって制御端子ＴＣＫにおける電圧が論理ハイレベルとなることにより、半導体装置１０２が誤って調整モードＴＭで動作する可能性がある。
【００５８】
そこで、本発明の第２の実施の形態に係る半導体装置では、ハイホールド時間ＴＨＬＤを想定されるノイズ時間以上に設定することにより、制御端子ＴＣＫにおける電圧が論理ハイレベルとなる状態がハイホールド時間ＴＨＬＤ以上継続した場合のみ調整モードＴＭへ切り替わる構成とする。このような構成により、ノイズによる誤動作を防ぎ、安定した動作を実現することができる。
【００５９】
なお、本発明の第２の実施の形態に係る半導体装置では、フィルタ回路８を備える構成であるとしたが、これに限定するものではなく、たとえば電圧パターン判定回路を備える構成であってもよい。すなわち、この電圧パターン判定回路は、制御端子ＴＣＫから受けた信号が所定のパターンを有している場合にはフリップフロップ２へ論理ハイレベルの信号を出力し、制御端子ＴＣＫから受けた信号が所定のパターンを有していない場合にはフリップフロップ２へ論理ローレベルの信号を出力する。
【００６０】
その他の構成および動作は第１の実施の形態に係る半導体装置と同様であるため、ここでは詳細な説明を繰り返さない。
【００６１】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００６２】
１  メモリ部（制御部）、２  フリップフロップ、３  コンパレータ（レベル検出回路）、４  ディレイ回路、５  レギュレータ、６  センサ、７  センサ信号処理回路、８  フィルタ回路、１１，１２  レベル検出回路、１０１，１０２  半導体装置、ＴＣＫ  制御端子、ＴＤ  データ端子、ＴＰＳ１，ＴＰＳ２  電源端子、ＴＤＥＴ  出力端子。
【図１】
2010160563.tif 000003
【図２】
2010160563.tif 000004
【図３】
2010160563.tif 000005
【図４】
2010160563.tif 000006