(57)【要約】【課題】画像入力装置を用い、画像形成装置や制御装置と組合せて複合機能を備えた画像処理装置を構成する場合、画像データや制御信号の生成や送受信を処理するために、複雑で多機能な制御部を画像入力装置側にも備えなければならず、そのため装置全体が複雑化しコストアップにつながっていた。【解決手段】画像入力部１０５と、ＬＶＤＳシリアル−パラレル変換器１０３と、パラレル−ＬＶＤＳシリアル変換器１０４とを備え、画像入力部１０５は、入力した画像の画像データを生成する画像データ生成部と画像入力装置の状態を検出する状態検出部とを備え、ＬＶＤＳシリアル−パラレル変換器１０３によって受信する信号に基づいて、画像データ生成部を制御し、且つ生成した画像データと状態情報検出部から出力される状態情報とをパラレル−ＬＶＤＳシリアル変換器１０４で送信する。【選択図】図１
2010081454.tif 000002
【特許請求の範囲】
【請求項１】
画像入力部を備えた画像入力装置であり、
小振幅差動シリアル信号をパラレル信号に変換するシリアル／パラレル変換手段と、
パラレル信号を小振幅差動シリアル信号に変換するパラレル／シリアル変換手段と
を備え、
前記画像入力部は、画像を入力して入力した画像の画像データを生成する画像データ生成部と前記画像入力装置の状態を検出する状態検出部と
を備え、
前記シリアル／パラレル変換手段によって受信する信号に基づいて前記画像データ生成部を制御し、
前記画像データと前記状態情報検出部から出力される状態情報とを、前記シリアル／パラレル変換手段によって受信する信号に基づいて前記パラレル／シリアル変換手段で送信することを特徴とする画像入力装置。
【請求項２】
前記画像データ生成部は、
被照射体に照射する光を発光する光源と、
前記被照射体で反射した該被照射体の画像の光を入力し、該画像の光を受けて光電変換する光電変換素子と、
該光電変換素子で光電変換したアナログ信号をデジタル信号に変換するＡ／Ｄ変換器と、
前記光電変換素子と前記被照射体との相対位置を位置決めするための駆動モータと
を備えたことを特徴とする請求項１記載の画像入力装置。
【請求項３】
前記シリアル／パラレル変換手段によって受信する信号が、前記光電変換素子の駆動タイミングを決める駆動タイミング信号を含むことを特徴とする請求項２に記載の画像入力装置。
【請求項４】
前記シリアル／パラレル変換手段により受信する信号が、前記Ａ／Ｄ変換器の駆動タイミングを決める駆動タイミング信号を含むことを特徴とする請求項２に記載の画像入力装置。
【請求項５】
前記シリアル／パラレル変換手段によって受信する信号が、前記Ａ／Ｄ変換器の制御データを含むことを特徴とする請求項２に記載の画像入力装置。
【請求項６】
前記シリアル／パラレル変換手段によって受信する信号が、前記駆動モータの駆動を制御する制御信号を含むことを特徴とする請求項２に記載の画像入力装置。
【請求項７】
前記シリアル／パラレル変換手段によって受信する信号が、前記光源の点灯タイミングを決める点灯タイミング信号を含むことを特徴とする請求項２に記載の画像入力装置。
【請求項８】
前記状態検出部は、前記画像入力装置にセットされる原稿媒体の有無を検知し、前記状態情報が前記原稿媒体の有無を示す検知信号を含むことを特徴とする請求項１乃至７の何れかに記載の画像入力装置。
【請求項９】
前記状態検出部は、前記画像入力装置の機構部の状態を検知し、前記状態情報が該機構部の状態を示す検知信号を含むことを特徴とする請求項１乃至８の何れかに記載の画像入力装置。
【請求項１０】
前記シリアル／パラレル変換手段と前記パラレル／シリアル変換手段の動作周波数が同一であることを特徴とする請求項１乃至９の何れかに記載の画像入力装置。
【請求項１１】
前記シリアル／パラレル変換手段の動作周波数が、前記画像入力部内の最大動作周波数の整数倍に設定されていることを特徴とする請求項１乃至１０の何れかに記載の画像入力装置。
【請求項１２】
前記画像入力部内の最小パルス幅が、前記シリアル／パラレル変換手段の動作パルス幅の整数倍に設定されることを特徴とする請求項１に記載の画像入力装置。
【請求項１３】
画像形成装置に接続され、前記シリアル／パラレル変換手段は前記画像形成装置から信号を受信し、前記パラレル／シリアル変換手段は前記画像形成装置に信号を送信することを特徴とする請求項１乃至１２の何れかに記載の画像入力装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、原稿画像を電子データとして読み取る画像入力装置に関し、特に画像を読み取り、読み取った画像データを転送するための構成及び制御方法に関するものである。
【背景技術】
【０００２】
従来、この種の画像入力装置における画像データの転送方法としては、画像データの伝送速度の向上や不要電磁波などの問題を解決する為に、画像入力装置で読み取られた画像データを小振幅差動シリアル信号に変換して画像形成装置等に転送するものがあった。
（例えば、特許文献１参照）。
【０００３】
【特許文献１】特開２００５−１９７９７７号公報（段落０００９〜段落００１２、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしならが、このような画像入力装置を用い、画像形成装置や制御装置と組合せて複合機能を備えた画像処理装置を構成する場合、画像データや制御信号の生成や送受信を処理するために、複雑で多機能な制御部を画像入力装置側にも備えなければならず、そのため装置全体が複雑化しコストアップにつながっていた。
【０００５】
本発明の目的は、これらの問題点を解消し、画像入力装置に複雑で多機能な制御部を備えることなく、画像データの伝送速度の向上が可能で、不要電磁波などの影響も防止できる画像入力装置を提供することにある。
【課題を解決するための手段】
【０００６】
画像入力部を備えた画像入力装置であり、
小振幅差動シリアル信号をパラレル信号に変換するシリアル／パラレル変換手段と、パラレル信号を小振幅差動シリアル信号に変換するパラレル／シリアル変換手段とを備え、
前記画像入力部は、画像を入力して入力した画像の画像データを生成する画像データ生成部と前記画像入力装置の状態を検出する状態検出部とを備え、
前記シリアル／パラレル変換手段によって受信する信号に基づいて前記画像データ生成部を制御し、前記画像データと前記状態情報検出部から出力される状態情報とを、前記シリアル／パラレル変換手段によって受信する信号に基づいて前記パラレル／シリアル変換手段で送信することを特徴とする。
【発明の効果】
【０００７】
本発明によれば、受信した信号に基づいて装置内の各動作が実行され、制御されるため、装置内に制御系の回路を備える必要がなく、構成の複雑化を避け、データ処理速度の向上と、コストアップの抑制を図れる。
【発明を実施するための最良の形態】
【０００８】
実施の形態１．
図１は、本発明による画像入力装置としてのスキャナを備えた、実施の形態１の画像処理装置のブロック図である。
【０００９】
同図に示すように、画像処理装置１は、画像入力装置としてのスキャナ１０１と画像形成装置としてのプリンタ１０２から構成され、これらの装置はＬＶＤＳ（Ｌｏｗ  Ｖｏｌｔａｇｅ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｓｉｇｎａｌｉｎｇ：小振幅差動信号）方式によってデータを送受信するように接続されている。
【００１０】
スキャナ１０１は、外部からＬＶＤＳ方式の小振幅差動シリアル信号（以後、ＬＶＤＳシリアル信号と称す）を受信してパラレル信号に変換するＬＶＤＳシリアル／パラレル変換器１０３、受信したパラレル信号をＬＶＤＳシリアル信号に変換して外部へ送信するパラレル／ＬＶＤＳシリアル変換器１０４、及び原稿画像を入力し、入力した画像の画像データを生成する画像入力部１０５を備えている。ＬＶＤＳシリアル／パラレル変換器１０３で受信したシリアル信号は、パラレル信号に変換されて画像入力部１０５とパラレル／ＬＶＤＳシリアル変換器１０４に送信され、画像入力部１０５で生成された画像データはパラレル／ＬＶＤＳシリアル変換機１０４に送信される。
【００１１】
プリンタ１０２は、スキャナ１０１を制御するためのパラレル信号をＬＶＤＳシリアル信号に変換して送信するパラレル／ＬＶＤＳシリアル変換器１０６、スキャナ１０１で生成されたＬＶＤＳシリアル信号を受信してパラレル信号に変換するためのＬＶＤＳシリアル／パラレル変換器１０７、スキャナ１０１を制御する制御信号を生成すると共にスキャナ１０１から受信した信号を処理するスキャナ制御部１０８、スキャナ１０１から受信した画像データを処理する画像処理部１０９、画像処理部１０９で処理された画像データを印刷するエンジン部１１０、全体の制御を行うためのＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ：中央演算処理装置）１１１、ＣＰＵ１１１の制御プログラムが格納されたＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ：不揮発記憶装置）１１３、画像データの一時蓄積や制御データの一時格納に使われるＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ：揮発記憶装置）１１２、及びユーザからの動作指示や状態の表示などを行うユーザインターフェイス１１４を備えている。
【００１２】
スキャナ制御部１０８、画像処理部１０９、エンジン部１１０、ＣＰＵ１１１、ＲＡＭ１１２、ＲＯＭ１１３、及びユーザインターフェイス１１４間にはバス１１５が形成され、スキャナ制御部１０８はパラレル／ＬＶＤＳシリアル変換器１０６とＬＶＤＳシリアル／パラレル変換器１０７とに接続され、画像処理部１０９はＬＶＤＳシリアル／パラレル変換器１０７とスキャナ制御部１０８に接続されている。
【００１３】
図２は、スキャナ１０１の機構部の概略的な構成を示す概略構成図である。同図に示すように、スキャナ１０１は、原稿台読取部２０２とその上部に開閉自在に配置された自動原稿給紙部２０１とを備えている。
【００１４】
自動原稿給紙部２０１は、給紙ローラ２０３、搬送ローラ２０４、排紙ローラ２０５、原稿検出センサ２０６、読取位置センサ２０７、ステッピングモータ２０８、原稿圧板２２３、及び原稿スタッカ２２２とで構成されて、ステッピングモータ２０８の駆動力が、図示しないギア構造によって、給紙ローラ２０３、搬送ローラ２０４、排紙ローラ２０５に伝達されるように構成されている。原稿検出センサ２０６は、原稿スタッカ２２２に原稿が置かれるとオンされ、原稿の有無を検出するように配置されている。
【００１５】
給紙ローラ２０３は、ステッピングモータ２０８の駆動に伴って回転し、原稿スタッカ２２２に置かれた原稿束から１枚を分離し、分離した原稿を搬送ローラ２０４に搬送する。搬送ローラ２０４は、同じくステッピングモータ２０８の駆動に伴って回転し、給紙ローラ２０３から搬送された原稿を更に排紙ローラ２０５へと搬送する。読取位置センサ２０７は、搬送ローラ２０４により搬送された原稿の先端が原稿読取位置２２１に近接したことを検出し、排出ローラ２０５は原稿読取位置２２１を通過した原稿を、自動原稿給紙部２０１の外へ排出する。
【００１６】
原稿台読取部２０２は、原稿台ガラス２１１、ステッビングモータ２１９、駆動ベルト２１２、キャリッジユニット２１０、プーリー２１８、白色基準板２２７、及びホーム位置センサ２２０で構成され、キャリッジユニット２１０は、冷陰極管２１３、反射ミラー２１４、反射ミラー２１５、集光レンズ２１６、一次元の光電変換素子であるＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ：電荷結合素子）センサ２１７で構成される。
【００１７】
原稿は原稿台ガラス２１１上におかれ、自動原稿給紙部２０１の原稿圧板２２３によって原稿を押さえる様に構成され、原稿圧板２２３には白色のシート２０９が取り付けられている。自動原稿給紙部２０１の読取位置２２１は、原稿台ガラス２１１の上部において、原稿台読取部２０２の読取範囲内に配置されている。駆動ベルト２１２は、両端部がキャリッジユニット２１０に固定され、プーリー２１８とモータ２１９の回転軸に固定されたプーリー間に張架され、ステッピングモータ２１９の回転によりキャリッジユニット２１０を、原稿台ガラス２１１に沿ってスライド移動する。キャリッジユニット２１０が所定の位置に移動したことを検出するようにホーム位置センサ２２０が配置されている。
【００１８】
キャリッジユニット２１０は、原稿台ガラス２１１上におかれた原稿に光りを照射させるための光源である冷陰極管２１３、原稿により反射した光の光路を変更させる反射ミラー２１，２１５、光路を変更された光を集光する集光レンズ２１６、及び集光レンズ２１６で集光された光を受けて光電変換して画像に応じた電圧を発生するＣＣＤセンサ２１７を備えている。
【００１９】
キャリッジユニット２１０は、ステッピングモータ２０９の回転に伴って動作する駆動ベルト２１２により、原稿台ガラス２１１に沿って所定の読取範囲内で移動され、原稿台ガラス２１１上の原稿を走査して原稿全面の画像データを得る様に構成されている。白色基準板２２７は、ＣＣＤ２１７の素子ばらつきを吸収するためのシェーディング補正処理時の基準となるセンサ出力データを取得する際に読み取られるもので、原稿台の読取範囲外に配置されている。
【００２０】
尚、自動原稿給紙部２０１と連動して原稿スタッカ２２２にセットされた原稿を連続して読む場合には、キャリッジユニット２１０は、同図に示すホームポジションに固定され、読取位置センサ２０７の原稿検出に同期して読取位置２２１に至った原稿を順次走査して画像データを得るものである。
【００２１】
図３は、スキャナ１０１の制御系の構成を示すブロック図である。図１、図２を参照しながらこの制御系について更に説明する。
【００２２】
同図に示すように、スキャナ１０１の画像入力部１０５は、画像データ生成部と状態検出部を備え、画像データ生成部には、自動原稿給紙に使われるステッピングモータ２０８、キャリッジユニット駆動用のステッピングモータ２１９、光源である冷陰極管２１３、光電変換素子であるＣＣＤ２１７、アナログ電圧をデジタル値に変換するＡ／Ｄコンバータ３０１、各ステッピングモータの駆動電圧を生成するモータ駆動回路３１０，３１１、及び冷陰極管２１３の駆動電圧を生成する冷陰極管駆動回路３１２が相当し、状態検出部には、フォトダイオードスイッチで構成された原稿検出センサ２０６、読取位置センサ２０７、及びホーム位置センサ２２０が相当する。
【００２３】
ＬＶＤＳシリアル／パラレル変換器１０３は、ＬＶＤＳシリアル信号を受信して所要の電圧レベルのシリアル信号に変換するＬＶＤＳレシーバ３０４、受信するＬＶＤＳシリアル信号のタイミング制御を行うタイミング制御回路３０８、受信信号との間で周波数の同期を取り、受信クロック信号ＲＣＫを生成するＰＬＬ（Ｐｈａｓｅ−Ｌｏｃｋｅｄ−Ｌｏｏｐ）回路３０６、及び受信クロック信号ＲＣＫに基づきシリアル信号をパラレル信号に変換して出力する１３ビット対応のシフトレジスタ回路３０２で構成されている。
【００２４】
パラレル／ＬＶＤＳシリアル変換器１０４は、入力される送信クロック信号ＴＣＫに基づき、パラレル信号を入力してシリアル信号に変換する１１ビット対応のシフトレジスタ回路３０３、所定の電圧レベルのシリアル信号をＬＶＤＳシリアル信号に変換するＬＶＤＳトランシーバ３０５、入力される送信クロック信号ＴＣＫとＬＶＤＳシリアル信号Ｃｏとの間で周波数の同期を取るＰＬＬ回路３０７、及び送信するＬＶＤＳシリアル信号のタイミング制御を行うタイミング制御回路３０９とで構成されている。
【００２５】
上記したように、受信側であるＬＶＤＳシリアル／パラレル変換器１０３において生成される受信クロック信号ＲＣＫは、送信側のパラレル／ＬＶＤＳシリアル変換器１０４において、送信クロック信号ＴＣＫとして入力される。即ち受信クロック信号ＲＣＫと送信クロック信号ＴＣＫは同じクロック信号である。
【００２６】
尚、本実施の形態では、ＬＶＤＳシリアル／パラレル変換器１０３及びパラレル／ＬＶＤＳシリアル変換器１０４を構成する、ＬＶＤＳレシーバ３０４、ＬＶＤＳトランシーバ３０５、シフトレジスタ３０２，３０３、ＰＬＬ回路３０６，３０７、及びタイミング制御回路３０８，３０９等は、これらが一体的に構成された一般的なＬＶＤＳシリアライザ・デシリアライザ部品を使用しているものとする。
【００２７】
ＣＣＤ２１７には、ＬＶＤＳシリアル／パラレル変換器１０３のシフトレジスタ３０２の出力ｂ４〜ｂ７から出力される読取スタート信号ＳＨ、転送クロック信号ＴＲ、リセット信号ＲＳ、及びクランプ信号ＣＬが個別に送信され、ＣＣＤ２１７から出力される画像アナログ信号ＶＲ，ＶＧ，ＶＢは、Ａ／Ｄ変換器３０１に送られて画像デジタル信号ＤＯ（［０：７］のパラレル信号）に変換される。尚、［０：７］の表記は、０〜７までの８ビットを含むことを示している。
【００２８】
Ａ／Ｄコンバータ３０１には、ＬＶＤＳシリアル／パラレル変換器１０３のシフトレジスタ３０２の出力ｂ８〜ｂ１２から出力される、動作クロック信号ＭＣＫ、変換タイミング信号ＶＳＰ、Ａ／Ｄ変換の動作制御コマンドをシリアル信号で受信するコマンド信号ＳＤＩ、シリアル信号の転送クロック信号ＳＣＫ、及びシリアル信号のコマンドの有効区間を示すデータイネーブル信号ＳＥＮが個別に送信され、デジタル信号変換された画像デジタル信号ＤＯ（［０：７］のパラレル信号）が、パラレル／ＬＶＤＳシリアル変換器１０４の入力であるシフトレジスタ３０３の入力ｂ０〜ｂ７に送信される。
【００２９】
冷陰極管駆動回路３１２には、ＬＶＤＳシリアル／パラレル変換器１０３のシフトレジスタ３０２の出力ｂ３から出力される点灯制御信号ＬＯＮが送信され、冷陰極管駆動回路３１２は、この信号に基づいて冷陰極管２１３の点滅を制御するように接続されている。モータ駆動回路３１０，３１１には、それぞれＬＶＤＳシリアル／パラレル変換器１０３のシフトレジスタ３０２の出力ｂ２から出力されるモータ選択信号ＳＥＬと、同じくシフトレジスタ３０２の出力ｂ０，ｂ１から出力されるモータ相制御信号ＰＨ（［０：１］のパラレル信号）が送信され、ステッピングモータ２０８に接続されたモータ駆動回路３１０及びステッピングモータ２１９に接続されたモータ駆動回路３１１は、これらの各信号に基づいてステッピングモータ２０８，２０９を選択的に回転駆動する。
【００３０】
尚、駆動するモータを選択するモータ選択信号ＳＥＬは、自動原稿給紙部２０１側のステッピングモータ２０８と原稿台読取部２０２側のステッピングモータ２１９とを排他的に選択制御する信号として設定され、一方のステッピングモータがオンの場合、他方のステッピングモータはオフとなるように制御する。
【００３１】
原稿検出センサ２０６（図１参照）は、原稿が置かれると機構的にフォトダイオードスイッチをオフするように構成されており、その出力信号Ｊ１は、パラレル／ＬＶＤＳシリアル変換器１０４の入力であるシフトレジスタ３０３の入力ｂ８に送信され、原稿の状態を外部に通知する。読取位置センサ２０７（図１参照）は、原稿が搬送されて所定の位置に到達すると、機構的にフォトダイオードスイッチをオフするように構成されており、その出力信号Ｊ２は、パラレル／ＬＶＤＳシリアル変換器１０４の入力であるシフトレジスタ３０３の入力ｂ９に送信され、原稿先端が所定位置に搬送されてきたことを外部に通知する。更にホーム位置センサ２２０（図１参照）は、キャリッジユニット２１０が所定の位置に到達すると、機構的にフォトダイオードスイッチをオフする様に構成されており、その出力信号Ｊ３は、パラレル／ＬＶＤＳシリアル変換器１０４の入力であるシフトレジスタ３０３の入力ｂ１０に送信され、キャリッジユニット２１０が所定の位置に到達したことを外部に通知する。
【００３２】
以上の構成において、画像形成装置１の動作について以下に説明する。
【００３３】
本発明によるスキャナ１０１を含む画像処理装置１（図１）全体に電源が投入されると、プリンタ１０２のＣＰＵ１１１が起動し、ＲＯＭ１１３からプログラムを読み出して初期化を実行する。ＣＰＵ１１１は、所定の初期化手順で、ユーザインターフェイス１１４、エンジン部１１０、画像処理部１０９、スキャナ制御部１０８を初期化する。このとき、スキャナ制御部１０８は、パラレル／ＬＶＤＳシリアル変換器１０６に対し、所定の動作周波数の転送基準クロック信号を与える。パラレル／ＬＶＤＳシリアル変換器１０６は、この転送基準クロック信号を与えられると、所定の同期パターンのＬＶＤＳシリアル信号をスキャナ１０１に向かって送出する。
【００３４】
スキャナ１０１のＬＶＤＳシリアル／パラレル変換器１０３は、所定の同期パターンのＬＶＤＳシリアル信号を受信すると、図３に示す内部のＰＬＬ回路３０６及びタイミング制御回路３０８により、転送基準クロック信号に同期した受信クロック信号ＲＣＫを生成すると共に、プリンタ１０２側との同期を確立する。また、受信クロック信号ＲＣＫが生成されると、スキャナ１０１側のパラレル／ＬＶＤＳシリアル変換器１０４に送信クロック信号ＴＣＫ（＝受信クロック信号ＲＣＫ）が入力され、パラレル／ＬＶＤＳシリアル変換器１０４は、所定の同期パターンのＬＶＤＳシリアル信号をプリンタ側１０２に向かって送出し、同様にプリンタ１０２側のＬＶＤＳシリアル／パラレル変換器１０７との同期を確立する。
【００３５】
ＣＰＵ１１１は、同期が確立されたことを確認すると、スキャナ制御部１０８に、Ａ／Ｄコンバータ３０１（図３）の初期化コマンドの送出を指示し、スキャナ制御部１０８は所定の初期化の初期化シリアルコマンド信号ＳＤＩ、転送クロック信号ＴＲ、及びデータイネーブル信号ＳＥＮをパラレル／ＬＶＤＳシリアル変換器１０６に送出する。パラレル／ＬＶＤＳシリアル変換器１０６は、送信基準クロック信号周期に基づいてパラレル信号をラッチして、ＬＶＤＳシリアル信号として送出する。
【００３６】
受信側であるスキャナ１０１のＬＶＤＳシリアル／パラレル変換器１０３は、受信クロック信号ＲＣＫに基づいて受信したＬＶＤＳシリアル信号をパラレル信号に変換し、パラレル信号としての初期化シリアルコマンド信号ＳＤＩ、転送クロック信号ＳＣＫ、及びデータイネーブル信号ＳＥＮを生成する。
【００３７】
図４は、スキャナ１０１のＬＶＤＳシリアル／パラレル変換器１０３が、ＬＶＤＳシリアル信号Ｒｉを受信し、パラレル出力信号Ｒｏｕｔとして出力する変換タイミングを示すタイミングチャートである。
【００３８】
図４に示すように、スキャナ１０１側のＬＶＤＳシリアル／パラレル変換器１０３が受信するＬＶＤＳシリアル信号Ｒｉは、転送基準クロック信号、即ち受信クロック信号ＲＣＫに同期して受信され、受信クロック信号ＲＣＫの１周期中に、スタートビット、データビットｂ０〜ｂ１２（本願では１３ビット）、ストップビットを含む。ＬＶＤＳシリアル／パラレル変換器１０３は、受信したこのＬＶＤＳシリアル信号Ｒｉを受信クロック信号ＲＣＫの立ち下がりに同期してシリアル／パラレル変換し、シフトレジスタ回路３０２のシフトレジスタ出力ｂ０〜ｂ１２から出力されるパラレル出力信号Ｒｏｕｔ［０：１２］に変換する。
【００３９】
尚、このときシフトレジスタ回路３０２の各シフトレジスタ出力ｂ０〜ｂ１２からは、ＬＶＤＳシリアル信号Ｒｉのデータビットｂ０〜ｂ１２の対応するビットのデータが出力される。例えば、シフトレジスタ出力ｂ０からはモータ相制御信号ＰＨ０（１ビット目の信号）が、シフトレジスタ出力ｂ１１からはデータイネーブル信号ＳＥＮがそれぞれ出力される。また図４に示す出力信号Ｒｏｕｔの各時間領域Ｎ−１，Ｎ，Ｎ＋１は、それぞれの時間領域において、ＬＶＤＳシリアル信号Ｒｉの対応するデータ領域の各データが、継続的にパラレル出力されていることを示している。
【００４０】
ここにおいて、スキャナ１０１側が受信するすべての信号は、受信クロック信号ＲＣＫの立ち下がりに同期して変化する信号（即ち受信クロック信号ＲＣＫの周期でサンプリングされた信号）となり、また、プリンタ１０２側が受信するすべての信号も同様に、送信クロック信号ＴＣＫ（＝受信クロック信号ＲＣＫ）に同期して変化する信号となっている。
【００４１】
また、Ａ／Ｄコンバータ３０１が受信する、シリアルコマンド信号ＳＤＩ、転送クロック信号ＳＣＫ、及びデータイネーブル信号ＳＥＮは、受信クロック信号ＲＣＫの周波数にくらべて十分低い周波数でよいため、送信側で転送基準クロック信号とのタイミングを考える必要はないようになっている。
【００４２】
尚、これらのシリアルコマンド信号ＳＤＩ、転送クロック信号ＳＣＫ、及びデータイネーブル信号ＳＥＮは、Ａ／Ｄコンバータ３０１の初期設定に関与する信号であり、初期設定が完了した後には通信されない。
【００４３】
同様に、モータ制御の相制御信号ＰＨ［０：１］、駆動するモータを選択するモータ選択信号ＳＥＬ、冷陰極管の点灯制御信号ＬＯＮ、及びスキャナ１０１側から送信する、原稿検出センサ２０６、読取位置センサ２０７、ホーム位置センサ２２０の各信号出力も、送信クロックＴＣＫ（＝受信クロック信号ＲＣＫ）の周波数に比べて、信号変化が十分遅い状態信号であるため、転送速度やタイミングを考慮する必要がない。
【００４４】
Ａ／Ｄコンバータ３０１が、初期化シリアルコマンド信号ＳＤＩを受け取って所定の初期化を完了すると、ＣＰＵ１１１は装置の初期化を完了し、待機状態としてユーザからの動作指示を待つ。
【００４５】
スキャナ１０１は、前記したように自動原稿給紙部２０１と原稿台読取部２０２とを備え、原稿の連続的な読み取りと、一枚ずつ差し替えて行なう単発的な読み取りとを選択して行なえる構成を備えるものであるが、ここでは、後者の場合の読取動作について更に説明する。
【００４６】
ユーザがユーザインターフェイス１１４（図１）からコピー動作を指示すると、ＣＰＵ１１１は、画像処理部１０９とエンジン部１１０に起動を指示し、スキャナ制御部１０８に、ＣＣＤ２１７（図３）の駆動用信号及びＡ／Ｄコンバータ３０１の動作用信号の送出を指示する。スキャナ制御部１０８は、ＣＰＵ１１１からの指示に基づいてこれらの各信号を生成してパラレル／ＬＶＤＳシリアル変換器１０６に送出し、パラレル／ＬＶＤＳシリアル変換器１０６は、転送基準クロック信号に同期してこれらの信号を含むＬＶＤＳシリアル信号をスキャナ１０１に送信する。
【００４７】
図５は、このとき、スキャナ１０１側で受信し、或いは生成する各信号のタイミングチャートである。
【００４８】
前記したように、スキャナ１０１側で受信する信号は、ＬＶＤＳシリアル／パラレル変換される際に、受信クロック信号ＲＣＫの立ち下がりに同期した信号となるため、スキャナ１０１側が動作する際の最小のパルス幅は、受信クロック信号ＲＣＫの１クロック周期となる。従って、本実施の形態では、ＣＣＤ２１７に入力される各駆動信号において、スキャナ１０１側で最小の信号幅が必要となるリセット信号ＲＳの幅に着目し、リセット信号ＲＳのパルス幅をもとにして受信クロック信号ＲＣＫの周波数、即ち、プリンタ１０２側の転送基準クロックの周波数が決定されている。
【００４９】
図５において、ＣＣＤ２１７の転送クロック信号ＴＲは、受信クロック信号ＲＣＫの１６分周の周波数であり、リセット信号ＲＳは受信クロック信号ＲＣＫの１周期分のパルス幅を有し、クランプ信号ＣＬは２周期分のパルス幅を有してＣＣＤ２１７を駆動する。これらの入力信号を与えられたＣＣＤ２１７は、赤（ＲＥＤ）、緑（Ｇｒｅｅｎ）、青（Ｂｌｕｅ）の各色の画像アナログ信号（アナログ電圧データ）ＶＲ，ＶＧ，ＶＢを転送クロック信号ＴＲに同期して出力する。
【００５０】
一方、Ａ／Ｄコンバータ３０１の動作クロック信号ＭＣＫは、受信クロック信号ＲＣＫの２分周の周波数であり、変換タイミング信号ＶＳＰのパルス幅は受信クロック信号ＲＣＫの２周期分の幅を有してＡ／Ｄコンバータ３０１を駆動する。これらの入力信号を与えられたＡ／Ｄコンバータ３０１は、変換タイミング信号ＶＳＰに基づいて画像アナログ信号ＶＲ，ＶＧ，ＶＢを色毎に１６ビット幅でアナログ／デジタル変換し、得られた１６ビット幅のデジタル画像データを、それぞれ上位８ビットと下位８ビット、即ち（ＲＨｉ，ＲＬｏ）、（ＧＨｉ，ＧＬｏ）、（ＢＨｉ，ＢＬｏ）に分けたデジタル画像データＤｏ［０：７］を、動作クロック信号ＭＣＫの立ち下がりに同期して出力する。
【００５１】
図６は、スキャナ１０１のパラレル／ＬＶＤＳシリアル変換器１０４が、デジタル画像データＤＯ、及び各センサ出力信号を受けて、ＬＶＤＳシリアル信号Ｃｏに変換して送信する変換タイミングを示すタイミングチャートである。
【００５２】
Ａ／Ｄコンバータ３０１から出力されたデジタル画像データＤＯ［０：７］は、パラレル／ＬＶＤＳシリアル変換器１０４の入力であるシフトレジスタ３０３の入力ｂ０〜ｂ７に送信され、入力ｂ８〜ｂ１０に送信される各センサの出力信号Ｊ１，Ｊ２，Ｊ３と共に、送信クロック信号ＴＣＫの立ち上がりでパラレル／ＬＶＤＳシリアル変換され、プリンタ１０２側に送出される。変換されたＬＶＤＳシリアル信号Ｃｏは、図６に示すように、送信クロック信号ＴＣＫの１周期時間内に、１１ビットのデータビットの前後にスタートビットとストップビットが付加されて送信され、プリンタ１０２側で受信される。
【００５３】
尚、図６におけるＬＶＤＳシリアル信号Ｃｏのデータビットｂ０〜ｂ１０の各データは、パラレル／ＬＶＤＳシリアル変換器１０４のシフトレジスタ３０３の入力ｂ０〜ｂ１０で受信するデータに対応する。例えば、図６に示すように、ＬＶＤＳシリアル信号Ｃｏのデータビットｂ０〜ｂ７では、ＲＨｉ，ＲＬｏ等のデジタル画像データＤＯ［０：７］が伝送され、データビットｂ８〜ｂ１０では、各センサの出力信号Ｊ１，Ｊ２，Ｊ３が伝送される。
【００５４】
ここでは、図５に示すように、スキャナ１０１により生成されるデジタル画像データＤＯ［０：７］が受信クロック信号ＲＣＫ、即ち送信クロック信号ＴＣＫを分周した動作クロック信号ＭＣＫに同期して生成されるため、転送基準クロック信号（＝受信クロック信号ＲＣＫ）を使う出力側においても、パラレル／ＬＶＤＳシリアル変換時のデータを取り込む際のセットアップタイミング等のマージンが十分確保される。
【００５５】
尚、本実施の形態では、前記したようにＣＣＤ２１７のリセット信号ＲＳの最小パルス幅を基に転送基準クロック（＝受信クロック信号ＲＣＫ）の周波数を決定しているが、動作上において、より高速な動作クロック周波数が必要である場合、動作クロック周波数を元に転送基準クロックを決定してもよい。
【００５６】
次にＣＰＵ１１１（図１）は、スキャナ制御部１０８に原稿長に相当するステッブ数のモータ相制御信号ＰＨ［０：１］の生成と、原稿台読取部２０２（図２）のステッピングモータ２１９を選択して駆動するようにモータ選択信号ＳＥＬの生成を指示し、スキャナ制御部１０８はパラレル／ＬＶＤＳシリアル変換器１０６により原稿長に相当するモータ駆動を行なう上記モータ相制御信号と上記モータ選択信号をスキャナ１０１に送出する。スキャナ１０１は、ＬＶＤＳシリアル／パラレル変換器１０３により上記モータ相制御信号ＰＨ［０：１］と原稿台読取部２０２のステッピングモータ２１９を選択して駆動するためのモータ選択信号ＳＥＬを受信すると、モータ駆動回路３１１によりステッピングモータ２１９を所定ステップ数動作させる。
【００５７】
ステッピングモータ２１９の動作に伴い、キャリッジユニット２１０（図２）が動くことで、原稿台ガラス２１１台上の原稿画像が順次ＣＣＤ２１７により光電変換されて画像データとして取り出され、Ａ／Ｄ変換されてパラレル／ＬＶＤＳシリアル変換器１０４によりプリンタ１０２に送信される。ＣＰＵ１１１は、所定のステップ数のモータ相制御信号の送出がされると画像処理部１０９にＬＶＤＳシリアル／パラレル変換器１０７から受信した画像データの取り込みと画像処理の開始を指示する。
【００５８】
尚、ＬＶＤＳシリアル／パラレル変換器１０７は、スキャナ１０１から受信したＬＶＤＳシリアル信号Ｃｏのデータビットｂ０〜ｂ７をパラレル変換した画像データを画像処理部１０９に送信し、データビットｂ８〜ｂ１０をパラレル変換した各センサ出力信号ｊ１〜ｊ３をスキャナ制御部１０８に送信する。
【００５９】
画像処理部１０９は、画像データの取り込みと画像処理の開始指示を受けると、受信した画像データに対して、シェーディング補正、ガンマ補正、フィルタ処理、色域変換、及び２値化処理などを行って、ＲＡＭ１１２に処理した画像データを転送し格納する。
【００６０】
ＣＰＵ１１１は原稿長に相当するモータ相制御信号の送出が終了すると、画像処理回路１０９に画像処理の停止を指示すると共にエンジン部１１０に印刷の開始を指示し、画像データをＲＡＭ１１２からエンジン部１１０に転送する。エンジン部１１０は受け取った画像データを元に所定のプロセスによって画像データを紙媒体に印刷して出力する。
【００６１】
また、ＣＰＵ１１１は、スキャナ制御部１０８に対して、ステッピングモータ２１９の逆転相制御信号の送出を指示し、キャリッジユニット２１０を初期位置まで移動させる。キャリッジユニット２１０がステッピングモータ２１９の逆転により初期位置に戻ると、ホーム位置センサ２２０がオンされ、パラレル／ＬＶＤＳシリアル変換器１０４を通じてプリンタ１０２に通知される。ＣＰＵ１１１はホーム位置センサ２２０がオンされたことを確認し、スキャナ制御部１０８にステッピングモータ２１９の停止を指示してコピー動作を終了する。  
【００６２】
以上のように、本実施の形態の画像処理装置によれば、スキャナ１０１側に、制御部分、即ちＣＰＵやＣＰＵに付随するクロック源、ＲＡＭ、ＲＯＭ等を備える必要がなく、より安価に、画像データの伝送速度の向上や不要電磁波などの問題を解決することができる。
【００６３】
実施の形態２．
図７は、本発明に基づく画像入力装置としてのスキャナを備えた実施の形態２の画像処理装置１０のブロック図であり、図８は、本実施の形態のスキャナ４０１の機構部の概略的な構成を示す概略構成図であり、図９は、本実施の形態のスキャナ４０１の制御系の構成を示すブロック図である。
【００６４】
図７〜図９に示す本実施の形態２のスキャナ４０１及びプリンタ４０２が、図１〜図３に示す前記した実施の形態１のスキャナ１０１及びプリンタ１０２と主に異なる点は、スキャナ４０１ではセレクタ４５１、パラレル／シリアル変換器４５２、及び用紙サイズセンサ４５３が追加され、シフトレジスタ回路４０２，４０３のビット数が減少している点、プリンタ１０２ではシリアル／パラレル変換器４０９が追加された点、そしてこれらの違いに伴う動作が異なる点である。従って、本実施の形態の画像形成装置が前記した実施の形態１の画像形成装置と共通する部分には同符号を付して、或いは図面を省いて説明を省略し、異なる点を重点的に説明する。
【００６５】
図９に示すように、スキャナ４０１の画像入力部４０５は、自動原稿給紙に使われるステッピングモータ２０８（図８参照）、キャリッジユニット駆動用のステッピングモータ２１９（図８参照）、光源である冷陰極管２１３、光電変換素子であるＣＣＤ２１７（図８参照）、アナログ電圧をデジタル値に変換するＡ／Ｄコンバータ３０１、フォトダイオードスイッチで構成された原稿検出センサ２０６、読取位置センサ２０７、ホーム位置センサ２２０、紙サイズ検出センサ４５３（図８参照）、各ステッピングモータの駆動電圧を生成するモータ駆動回路３１０，３１１、及び冷陰極管２１３の駆動電圧を生成する冷陰極管駆動回路３１２で構成されている。尚、紙サイズ検出センサ４５３は、図８に示すように、原稿台読取部２０２内の所定の位置に配置され、例えば赤外線センサによって原稿台ガラス２１１の所定位置における原稿の有無を検出するものである。
【００６６】
ＬＶＤＳシリアル／パラレル変換器４０３は、ＬＶＤＳシリアル信号を受信して所要の電圧レベルのシリアル信号に変換するＬＶＤＳレシーバ３０４、受信するＬＶＤＳシリアル信号のタイミング制御を行うタイミング制御回路３０８、受信信号との間で周波数の同期を取り、受信クロック信号ＲＣＫを生成するＰＬＬ（Ｐｈａｓｅ−Ｌｏｃｋｅｄ−Ｌｏｏｐ）回路３０６、及び受信クロック信号ＲＣＫに基づきシリアル信号をパラレル信号に変換して出力する１２ビット対応のシフトレジスタ回路５０２で構成されている。
【００６７】
パラレル／ＬＶＤＳシリアル変換器４０４は、入力される送信クロック信号ＴＣＫに基づき、パラレル信号をシリアル信号に変換する９ビット対応のシフトレジスタ回路５０３、所定の電圧レベルのシリアル信号をＬＶＤＳシリアル信号に変換するＬＶＤＳトランシーバ３０５、入力される送信クロック信号ＴＣＫとＬＶＤＳシリアル信号Ｃｏとの間で周波数の同期を取るＰＬＬ回路３０７、及び送信するＬＶＤＳシリアル信号のタイミング制御を行うタイミング制御回路３０９とで構成されている。
【００６８】
セレクタ４５１は、ＬＶＤＳシリアル／パラレル変換器４０３のシフトレジスタ５０２の出力ｂ７〜ｂ９から出力される信号を受信し、同じくシフトレジスタ５０２の出力ｂ６から受信する選択信号ＳＷに基づいて、受信した信号の出力先を切り替える様に構成されている。
【００６９】
尚、ここで、セレクタ４５１が、シフトレジスタ５０２の出力ｂ７〜ｂ９に接続された入力部を、Ａ／Ｄコンバータ３０１に接続された一方の出力部４５１ａに接続する選択信号ＳＷの状態を第１の選択状態とし、モータ駆動回路３１０，３１１に接続された他方の出力部４５１ｂに接続する選択信号ＳＷの状態を第２の選択状態とする。
【００７０】
ＣＣＤ２１７には、ＬＶＤＳシリアル／パラレル変換器４０３のシフトレジスタ５０２の出力ｂ０〜ｂ３から出力される読取スタート信号ＳＨ、転送クロック信号ＴＲ、リセット信号ＲＳ、及びクランプ信号ＣＬが個別に送信され、ＣＣＤ２１７から出力される画像アナログ信号ＶＲ，ＶＧ，ＶＢは、Ａ／Ｄ変換器３０１に送られて、画像デジタル信号ＤＯ（［０：７］のパラレル信号）に変換される。
【００７１】
Ａ／Ｄコンバータ３０１には、ＬＶＤＳシリアル／パラレル変換器４０３のシフトレジスタ出力ｂ４及びｂ５から出力される動作クロック信号ＭＣＫ及び変換タイミング信号ＶＳＰと、セレクタ４５１の一方の出力部４５１ａから出力される、Ａ／Ｄ変換の動作制御コマンドをシリアル信号で受信するコマンド信号ＳＤＩ、シリアル信号の転送クロック信号ＳＣＫ、及びシリアル信号のコマンドの有効区間を示すデータイネーブル信号ＳＥＮが送信され、デジタル信号変換された画像デジタル信号ＤＯ［０：７］が、パラレル／ＬＶＤＳシリアル変換器４０４の入力であるシフトレジスタ５０３の入力ｂ０〜ｂ７に送信される。
【００７２】
冷陰極管駆動回路３１２には、ＬＶＤＳシリアル／パラレル変換器４０３のシフトレジスタ５０２の出力ｂ１０から出力される点灯制御信号ＬＯＮが送信され、冷陰極管駆動回路３１２は、この信号に基づいて冷陰極管２１３の点滅を制御するように接続されている。モータ駆動回路３１０，３１１には、それぞれセレクタ４５１の他方の出力部４５１ｂから出力される、モータ選択信号ＳＥＬ及びモータ相制御信号ＰＨ（［０：１］のパラレル信号）が送信され、ステッピングモータ２０８に接続されたモータ駆動回路３１０及びステッピングモータ２１９に接続されたモータ駆動回路３１１は、これらの各信号に基づいてステッピングモータ２０８，２０９を選択的に回転駆動する。
【００７３】
原稿検出センサ２０６（図８参照）は、原稿が置かれると機構的にフォトダイオードスイッチをオフするように構成されており、その出力信号Ｊ１は、パラレル／シリアル変換器４５２の入力ｂ０に送信され、原稿の状態を通知する。読取位置センサ２０７（図８参照）は、原稿が搬送されて所定の位置に到達すると、機構的にフォトダイオードスイッチをオフするように構成されており、その出力信号Ｊ２は、パラレル／シリアル変換器４５２の入力ｂ１に送信され、原稿先端が所定位置に搬送されてきたことを通知する。ホーム位置センサ２２０（図８参照）は、キャリッジユニット２１０が所定の位置に到達すると、機構的にフォトダイオードスイッチをオフする様に構成されており、その出力信号Ｊ３は、パラレル／シリアル変換器４５２の入力ｂ２に送信され、キャリッジユニット２１０が所定の位置に到達したことを通知する。更に、紙サイズ検出センサ４５３（図８参照）は、原稿台２１１の所定位置に原稿が存在するか否かを検出するセンサで、その出力信号Ｊ４（［０：１］のパラレル信号）は、パラレル／シリアル変換器４５２の入力ｂ３，ｂ４に送信され、原稿台ガラス２１１の所定位置における原稿の有無を通知する。
【００７４】
パラレル／シリアル変換器４５２は、送信クロック信号ＴＣＫとＬＶＤＳシリアル／パラレル変換器４０３の出力ｂ１１からラッチ信号ＬＥＮを受信し、このラッチ信号ＬＥＮにより入力ｂ０〜ｂ４に入力するパラレルの各センサ出力信号を取り込み、送信クロックＴＣＫに同期してこれ等のパラレル信号をシリアル信号に変換し、パラレル／ＬＶＤＳシリアル変換器４０４の入力であるシフトレジスタ５０３の入力ｂ８に送信するように構成されている。
【００７５】
以上の構成において、画像形成装置１０の動作について以下に説明する。
【００７６】
本発明によるスキャナ４０１を含む画像処理装置１０（図７）全体に電源が投入されると、プリンタ４０２のＣＰＵ４１１が起動し、ＲＯＭ４１３からプログラムを読み出して初期化を実行する。この初期化によって、前記した実施の形態１の画像形成装置１の場合と同様に所定の各部が初期化されると共に、プリンタ４０２のパラレル／シリアル変換器４０６、スキャナ４０１のＬＶＤＳシリアル／パラレル変換器４０３とパラレル／ＬＶＤＳシリアル変換器４０４、そしてプリンタ４０２のＬＶＤＳシリアル／パラレル変換器４０７間において、転送基準クロック信号に基づく同期が確立される。
【００７７】
ＣＰＵ４１１は、同期が確立されたことを確認すると、スキャナ制御部４０８に、セレクタ４５１が一方の出力部４５１ａを選択する第１の選択状態とされた選択信号ＳＷと、Ａ／Ｄコンバータ３０１の初期化コマンドの送出を指示し、スキャナ制御部４０８は、第１の選択状態とされた選択信号ＳＷと所定の初期化の初期化シリアルコマンド信号ＳＤＩ、転送クロック信号ＴＲ、及びデータイネーブル信号ＳＥＮをパラレル／ＬＶＤＳシリアル変換器４０６に送出する。パラレル／ＬＶＤＳシリアル変換器４０６は、送信基準クロック信号周期に基づいて、パラレル信号をラッチして、ＬＶＤＳシリアル信号として送出する。
【００７８】
受信側であるスキャナ４０１のＬＶＤＳシリアル／パラレル変換器４０３は、受信クロック信号ＲＣＫに基づいて受信したＬＶＤＳシリアル信号をパラレル信号に変換し、パラレル信号としての第１の選択状態とされた選択信号ＳＷ、初期化シリアルコマンド信号ＳＤＩ、転送クロック信号ＳＣＫ、及びデータイネーブル信号ＳＥＮを生成する。
【００７９】
ここにおいて、Ａ／Ｄコンバータ３０１が受信するシリアルコマンド信号ＳＤＩと、転送クロック信号ＳＣＫ、データイネーブル信号ＳＥＮは、受信クロック信号ＲＣＫの周波数にくらべて十分低い周波数でよいため、送信側で転送基準クロック信号とのタイミングを考える必要はないようになっている。同様に、モータ制御の相制御信号ＰＨ［０：１］、駆動するモータを選択するモータ選択信号ＳＥＬ、冷陰極管の点灯制御信号ＬＯＮも、送信クロックＴＣＫの周波数に比べて、信号変化が十分遅い状態信号であるため、転送速度やタイミングを考慮する必要がない。
【００８０】
尚、シリアルコマンド信号ＳＤＩ、転送クロック信号ＳＣＫ、及びデータイネーブル信号ＳＥＮは、Ａ／Ｄコンバータ３０１の初期設定に関与する信号であり、初期設定が完了した後には通信されない。
【００８１】
ＣＰＵ４１１は、Ａ／Ｄコンバータ３０１が、初期化シリアルコマンド信号ＳＤＩを受け取って所定の初期化を完了すると、スキャナ制御部４０８に、セレクタ４５１がモータ駆動回路３１０，３１１に接続された他方の出力部４５１ｂを選択する第２の選択状態とされた選択信号ＳＷの送出を指示し、モータ制御信号を送出できる状態にして装置の初期化を完了し、ユーザからの動作指示を待つ待機状態とする。
【００８２】
スキャナ４０１は、前記した実施の形態１のスキャナ１０１と同様に自動原稿給紙部２０１と原稿台読取部２０２とを備え、原稿の連続的な読み取りと、一枚ずつ差し替えて行なう単発的な読み取りとを選択して行なえる構成を備えるものであるが、ここでは、後者の場合の読取動作について更に説明する。
【００８３】
ユーザがユーザインターフェイス１１４（図７）からコピー動作を指示すると、ＣＰＵ４１１は、画像処理部１０９とエンジン部１１０に起動を指示し、スキャナ制御部４０８に、ＣＣＤ２１７（図９）の駆動用信号及びＡ／Ｄコンバータ３０１の動作用信号の送出を指示する。スキャナ制御部４０８は、ＣＰＵ４１１からの指示に基づいてこれらの各信号を生成してパラレル／ＬＶＤＳシリアル変換器４０６に送出し、パラレル／ＬＶＤＳシリアル変換器４０６は、転送基準クロック信号に同期してこれらの信号を含むＬＶＤＳシリアル信号をスキャナ１０１に送信する。
【００８４】
これらの信号を受けたスキャナ４０１のＣＣＤ２１７とＡ／Ｄコンバータ３０１の動作は、前記した実施の形態１で説明した通りであり、転送クロック信号ＴＲ、リセット信号ＲＳ、クランプ信号ＣＬ等の入力信号を与えられたＣＣＤ２１７は、赤（ＲＥＤ）、緑（Ｇｒｅｅｎ）、青（Ｂｌｕｅ）の各色毎の画像アナログ信号ＶＲ，ＶＧ，ＶＢを転送クロック信号ＴＲに同期して出力し、動作クロック信号ＭＣＫ、変換タイミング信号ＶＳＰ等の入力信号を与えられたＡ／Ｄコンバータ３０１は、変換タイミング信号ＶＳＰに基づいて画像アナログ信号ＶＲ，ＶＧ，ＶＢをアナログ／デジタル変換し、８ビット幅のデジタル画像データＤＯ［０：７］を動作クロック信号ＭＣＫの立ち下がりに同期して出力する。
【００８５】
一方、ＣＰＵ４１１は、原稿検出センサ２０６、読取位置センサ２０７、ホーム位置センサ２２０、及び紙サイズ検出センサ４５３の各出力を検出するため、スキャナ制御部４０８に、スキャナ４０１の各センサ出力状態の取得を指示する。スキャナ制御部４０８は、この指示に基づいてスキャナ７０１のパラレル／シリアル変換器４５２のラッチ信号ＬＥＮを周期的に発生させる。このラッチ信号ＬＥＮは、転送基準クロック信号を元に生成され、取得するビット周期で発生させる。ここでは５ビット幅をシリアル変換するため、受信クロック信号ＲＣＫの５周期に１回、ラッチ信号ＬＥＮを発生させている。
【００８６】
図１０は、このとき、スキャナ４０１のパラレル／シリアル変換器４５２に対して入出力する、各センサ信号Ｊ１〜Ｊ４、ラッチ信号ＬＥＮ、受信クロック信号ＲＣＫ、及びパラレル／シリアル変換器４５２のシリアル出力信号のタイミングチャートである。
【００８７】
同図に示すように、パラレル／シリアル変換器４５２でラッチされた各センサ信号Ｊ１〜Ｊ４は、受信クロック信号ＲＣＫに基づいてシリアル信号に変換され、パラレル／ＬＶＤＳシリアル変換器４０４に出力される。尚、各センサ信号Ｊ１〜Ｊ４は、転送基準クロック信号に比べて十分に変化が遅い信号であり、不要な時には、受信クロック信号ＲＣＫの４分周の周波数のラッチ信号ＬＥＮを止める事ができる。
【００８８】
例えは同図において、時刻ｔ０のラッチ信号ＬＥＮの立ち上がりでラッチされた（Ｎ−１）で示す各センサ出力データは、（Ｎ−１）のシリアルデータｂ０〜ｂ３として順次出力され、時刻ｔ１のラッチ信号ＬＥＮの立ち上がりでラッチされた（Ｎ）で示す各センサ出力データは、（Ｎ）のシリアルデータｂ０〜ｂ３として順次出力される。時刻ｔ２のラッチ信号ＬＥＮの立ち上がりでラッチされた（Ｎ＋１）で示す各センサ出力データは、その後ラッチ信号ＬＥＮが発生していなため、次にラッチ信号ＬＥＮが発生するまで（Ｎ＋１）のシリアルデータｂ０〜ｂ３として順次、繰り返し出力される。
【００８９】
図１１は、このとき、スキャナ４０１のパラレル／ＬＶＤＳシリアル変換器４０４に対して入出力するパラレル／シリアル変換器４５２のシリアル出力信号、デジタル画像データＤＯ［０：７］、送信クロック信号ＴＣＫ、及びＬＶＤＳシリアル信号Ｃｏのタイミングチャートである。
【００９０】
同図に示すように、パラレル／シリアル変換器４５２から出力されるシリアル信号及び画像デジタル信号ＤＯは、パラレル／ＬＶＤＳシリアル変換器４０４でラッチされ、受信クロック信号ＲＣＫに基づいてＬＶＤＳシリアル信号に変換される。変換されたＬＶＤＳシリアル信号Ｃｏは、送信クロック信号ＴＣＫの１周期時間内にスタートビットとストップビットが付加されて送信され、プリンタ４０２側で受信される。
【００９１】
例えは同図において、時刻ｔ１０の送信クロック信号ＴＣＫの立ち下がりでラッチされたデジタル画像データＤＯ［０：７］のＲＨｉデータ及びセンサ出力のシリアルデータｂ０は、直後に出力されるＬＶＤＳシリアル信号ＣｏのＬＶＤＳシリアルデータｂ０〜ｂ７及びｂ８として順次出力され、同様に時刻ｔ１１の送信クロック信号ＴＣＫの立ち下がりでラッチされたデジタル画像データＤＯ［０：７］のＲＨｉデータ及びセンサ出力のシリアルデータｂ１は、直後に出力されるＬＶＤＳシリアル信号ＣｏのＬＶＤＳシリアルデータｂ０〜ｂ７及びｂ８として順次出力される。このように、パラレル／シリアル変換器４５２のシリアル出力信号のデータビットｂ０〜ｂ３は、送信クロック信号ＴＣＫに同期して出力される４回分のＬＶＤＳシリアル信号Ｃｏに多重化して出力される。
【００９２】
本実施の形態では、プリンタ４０２にシリアル／パラレル変換器４０９が追加されているが、このシリアル／パラレル変換器４０９は、ＬＶＤＳシリアル−パラレル変換器４０７によってパラレル信号に変換されたデータ信号のうち、４回分のＬＶＤＳシリアル信号Ｃｏに多重化されて入力したパラレル／シリアル変換器４５２のシリアル出力信号のデータビットｂ０〜ｂ３をパラレルに変換してスキャナ制御部４０８に出力する。
【００９３】
ＣＰＵ４１１は、原稿台２１１（図８）に原稿が置かれていることを検出すると、
スキャナ制御部４０８に原稿長に相当するステップ数のモータ相制御信号ＰＨ［０：１］の生成と、原稿台読取部２０２のステッピングモータ２１９を選択して駆動するようにモータ選択信号ＳＥＬの生成を指示し、スキャナ制御部４０８はパラレル／ＬＶＤＳシリアル変換器４０６により原稿長に相当するモータ駆動を行なうモータ相制御信号と上記モータ選択信号をスキャナ４０１に送出する。スキャナ４０１は、ＬＶＤＳシリアル／パラレル変換器４０３により上記モータ相制御信号ＰＨ［０：１］と原稿台読取部２０２のステッピングモータ２１９を選択して駆動するようにモータ選択信号ＳＥＬを受信すると、モータ駆動回路３１１によりモータ２１９を所定ステップ数動作させる。
【００９４】
ステッピングモータ２１９の動作に伴い、キャリッジユニット２１０（図８）が動くことで、原稿台ガラス２１１台上の原稿画像が順次ＣＣＤ２１７により光電変換されて画像データとして取り出され、Ａ／Ｄ変換されてパラレル／ＬＶＤＳシリアル変換器１０４によりプリンタ４０２に送信される。ＣＰＵ４１１は、所定のステップ数のモータ相制御信号の送出がされると画像処理部１０９にＬＶＤＳシリアル／パラレル変換器４０７から受信した画像データの取り込みと画像処理の開始を指示する。
【００９５】
画像処理部１０９は、画像データの取り込みと画像処理の開始指示を受けると、受信した画像データに対して、シェーディング補正、ガンマ補正、フィルタ処理、色域変換、及び２値化処理などを行って、ＲＡＭ４１２に処理した画像データを転送し格納する。
【００９６】
ＣＰＵ４１１は原稿長に相当するモータ相制御信号の送出が終了すると、画像処理回路１０９に画像処理の停止を指示すると共にエンジン部１１０に印刷の開始を指示し、ＲＡＭ４１２から画像データをエンジン部１１０に転送する。エンジン部１１０は受け取った画像データを元に所定のプロセスによって画像データを紙媒体に印刷して出力する。
【００９７】
また、ＣＰＵ４１１は、スキャナ制御部４０８に対して、ステッピングモータ２１９の逆転相制御信号の送出を指示し、キャリッジユニット２１０を初期位置まで移動させる。キャリッジユニット２１０がステッピングモータ２１９の逆転により初期位置に戻ると、ホーム位置センサ２２０がオンされ、パラレル／ＬＶＤＳシリアル変換器４０４を通じてプリンタ４０２に通知される。ＣＰＵ４１１はホーム位置センサ２２０がオンされたことを確認し、スキャナ制御部４０８にモータ２１９の停止を指示してコピー動作を終了する。
【００９８】
以上のように、本実施の形態の画像勝利装置によれば、スキャナ側で、通信速度を必要としない信号群の多重化・共用化できるように構成されているため、ＬＶＤＳシリアル信号のデータビット数を減らす事ができ、転送速度の向上が可能となる。
【産業上の利用可能性】
【００９９】
各実施の形態では、プリンタとしての機能を備えた画像形成装置を例にあげて説明したが、本発明はこれに限定されるものではなく、例えば、ファクシミリ装置、複写機、ＭＦＰ（Ｍｕｌｔｉｆｕｎｃｔｉｏｎ  Ｐｅｒｉｐｈｅｒａｌｓ）等にも適用可能である。
【図面の簡単な説明】
【０１００】
【図１】本発明による画像入力装置としてのスキャナを備えた、実施の形態１の画像処理装置のブロック図である。
【図２】実施の形態１のスキャナの機構部の概略的な構成を示す概略構成図である。
【図３】実施の形態１のスキャナの制御系の構成を示すブロック図である。
【図４】スキャナのＬＶＤＳシリアル／パラレル変換器が、ＬＶＤＳシリアル信号Ｒｉを受信し、パラレル出力信号Ｒｏｕｔとして出力する変換タイミングを示すタイミングチャートである。
【図５】スキャナ側で受信し、或いは生成する各信号のタイミングチャートである。
【図６】実施の形態１において、スキャナのパラレル／ＬＶＤＳシリアル変換器が、デジタル画像データＤＯ、及び各センサ出力信号を受けて、ＬＶＤＳシリアル信号Ｃｏに変換して送信する変換タイミングを示すタイミングチャートである。
【図７】本発明に基づく画像入力装置としてのスキャナを備えた実施の形態２の画像処理装置のブロック図である。
【図８】実施の形態２のスキャナの機構部の概略的な構成を示す概略構成図である。
【図９】実施の形態２のスキャナの制御系の構成を示すブロック図である。
【図１０】実施の形態２において、スキャナのパラレル／シリアル変換器に対して入出力する、各センサ信号Ｊ１〜Ｊ４、ラッチ信号ＬＥＮ、受信クロック信号ＲＣＫ、及びパラレル／シリアル変換器のシリアル出力信号のタイミングチャートである。
【図１１】実施の形態２において、スキャナ１のパラレル／ＬＶＤＳシリアル変換器に対して入出力するパラレル／シリアル変換器のシリアル出力信号、デジタル画像データＤＯ［０：７］、送信クロック信号ＴＣＫ、及びＬＶＤＳシリアル信号Ｃｏのタイミングチャートである。
【符号の説明】
【０１０１】
１  画像処理装置、  １０  画像処理装置、  １０１  スキャナ、  １０２  プリンタ、  １０４  パラレル−ＬＶＤＳシリアル変換器、  １０５  画像入力部、  １０６  パラレル−ＬＶＤＳシリアル変換器、  １０７  ＬＶＤＳシリアル−パラレル変換器、  １０８  スキャナ制御部、  １０９  画像処理部、  １１０  エンジン部、  １１１  ＣＰＵ、  １１２  ＲＡＭ、  １１３  ＲＯＭ、  １１４  ユーザインターフェイス、  １１５  バス、  １１７  白色基準板、  ２０１  自動原稿給紙部、  ２０２  原稿台読取部、  ２０３  給紙ローラ、  ２０４  搬送ローラ、  ２０５  排紙ローラ、  ２０６  原稿検出センサ、  ２０７  読取位置センサ、  ２０８  ステッピングモータ、  ２０９  白色のシート、  ２１０  キャリッジユニット、  ２１１  原稿台ガラス、  ２１２  駆動ベルト、  ２１３  冷陰極管、  ２１４  反射ミラー、  ２１５  反射ミラー、  ２１６  集光レンズ、  ２１７  ＣＣＤセンサ、  ２１８  プーリー、  ２１９  ステッビングモータ、  ２２０  ホーム位置センサ、  ２２１  原稿読取位置、  ２２２  原稿スタッカ、  ２２３  原稿圧板、  ２２７  白色基準板、  ３０１  Ａ／Ｄコンバータ、  ３０２  シフトレジスタ回路、  ３０３  シフトレジスタ回路、  ３０４  ＬＶＤＳレシーバ、  ３０５  ＬＶＤＳトランシーバ、  ３０６  ＰＬＬ回路、  ３０７  ＰＬＬ回路、  ３０８  タイミング制御回路、  ３０９  タイミング制御回路、  ３１０，３１１  モータ駆動回路、  ３１２  冷陰極管駆動回路、  ４０１  スキャナ、  ４０２  プリンタ、  ４０３  ＬＶＤＳシリアル−パラレル変換器、  ４０４  パラレル−ＬＶＤＳシリアル変換器、  ４０５  画像入力部、  ４０６  パラレル−シリアル変換器、  ４０７  ＬＶＤＳシリアル−パラレル変換器、  ４０８  スキャナ制御部、  ４０９  シリアル／パラレル変換器、  ４１１  ＣＰＵ、  ４１３  ＲＯＭ、  ４５１  セレクタ、  ４５２  パラレル／シリアル変換器、  ４５３  紙サイズ検出センサ、  ５０２  シフトレジスタ回路、  ５０３  シフトレジスタ回路。
【図１】
2010081454.tif 000003
【図２】
2010081454.tif 000004
【図３】
2010081454.tif 000005
【図４】
2010081454.tif 000006
【図５】
2010081454.tif 000007
【図６】
2010081454.tif 000008
【図７】
2010081454.tif 000009
【図８】
2010081454.tif 000010
【図９】
2010081454.tif 000011
【図１０】
2010081454.tif 000012
【図１１】
2010081454.tif 000013