(57)【要約】【課題】製造上のばらつきによるリーク電流の変化に起因する抵抗値の変動が低減され、かつ温度特性の良好なＭＯＳトランジスタ抵抗器を提供する。【解決手段】抵抗器として使用される第１ＭＯＳトランジスタＭ１と、第１ＭＯＳトランジスタのソースに接続され、入力電圧Vinを印加する入力電圧源１と、第１ＭＯＳトランジスタのゲートに接続され、ゲート電圧Vgを印加するゲート電圧源６とを備えたＭＯＳトランジスタ抵抗器。ゲート電圧Vg及び入力電圧Vinは、第１ＭＯＳトランジスタのゲート−ソース間電圧及びソース−ドレイン間電圧が、第１ＭＯＳトランジスタを非飽和領域で動作させる範囲で印加されるとともに、第１ＭＯＳトランジスタの抵抗値における温度特性の温度特性が一定になる条件を満たす関係に設定される。【選択図】図１０
2010021435.tif 000002
【特許請求の範囲】
【請求項１】
抵抗器として使用される第１ＭＯＳトランジスタと、
前記第１ＭＯＳトランジスタのソースに接続され、入力電圧Vinを印加する入力電圧源と、
前記第１ＭＯＳトランジスタのゲートに接続され、ゲート電圧Vgを印加するゲート電圧源とを備え、
前記ゲート電圧Vg及び前記入力電圧Vinは、前記第１ＭＯＳトランジスタのゲート−ソース間電圧及びソース−ドレイン間電圧が、前記第１ＭＯＳトランジスタを非飽和領域で動作させる範囲で印加されるとともに、前記第１ＭＯＳトランジスタの抵抗値の温度特性が一定になる条件を満たす関係に設定されたことを特徴とするＭＯＳトランジスタ抵抗器。
【請求項２】
前記第１ＭＯＳトランジスタと同一極性の第２ＭＯＳトランジスタを備え、前記第２ＭＯＳトランジスタのゲートおよびドレインが前記第１ＭＯＳトランジスタのゲートに接続され、前記第２ＭＯＳトランジスタに定電流を流すことにより前記ゲート電圧源として機能する請求項１に記載のＭＯＳトランジスタ抵抗器。
【請求項３】
前記第１ＭＯＳトランジスタのしきい値電圧をVTHとしたとき、前記ゲート電圧Vg及び前記入力電圧Vinは、
Vg＝VTH＋２・Vin
の関係を満足するように設定された請求項１または２に記載のＭＯＳトランジスタ抵抗器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＯＳトランジスタを利用した抵抗器、特に、マイクロフォンなどの音声信号処理やセンサを含む信号処理を行う電子機器およびその集積回路等に適したＭＯＳトランジスタ抵抗器に関する。
【背景技術】
【０００２】
従来、ＭＯＳトランジスタを抵抗器として用いることが知られている。この種のＭＯＳトランジスタ抵抗器の使用例として、特許文献１に開示された電圧比較回路を図１１に示す。
【０００３】
この電圧比較回路は、コンパレータ７、ＭＯＳトランジスタＭ５、Ｍ６、及びキャパシタＣからなる。信号源Ｖｓｇからの入力信号が、キャパシタＣを介して入力され、ＭＯＳトランジスタＭ５、Ｍ６は、抵抗器として用いられている。
【０００４】
この電圧比較器における、ＭＯＳトランジスタＭ５、Ｍ６からなる抵抗器の動作について、以下に説明する。図１１におけるＭＯＳトランジスタＭ５からなる抵抗器の部分を取り出すと、図１２のような構成として表すことができる。なお、ＭＯＳトランジスタＭ６は、双方向性を補償するためにＭＯＳトランジスタＭ５と並列に接続されており、動作はＭＯＳトランジスタＭ５と同様である。
【０００５】
図１２において、電流源３（電流値I0）は、図１１におけるＭＯＳトランジスタＭ５のリーク電流に相当し、入力電圧源１（電圧Vin）は、図１１における接地に相当し、ハイインピーダンス入力回路２は、図１１のコンパレータ７に対応している。
【０００６】
ＭＯＳトランジスタＭ５には、電流およびゲート−ソース間電圧VGSが外部から与えられていないので、ＭＯＳトランジスタＭ５は、オフ状態、弱反転層（サブスレショルド）領域で動作している。
【０００７】
弱反転層領域の電流値Isubは、
Isub＝Isub0・exp（VGS/(ζ・VT)）    ・・・（１）
で表される（例えば、非特許文献１参照）。ここで、Isub0はＭＯＳトランジスタの弱反転層領域での飽和電流を示す。VTはkB・T/qであり、kBはボルツマン定数である。Tは絶対温度、qは電子の電荷量である。ζは弱反転層係数である。
【０００８】
この電流値Isubをゲート−ソース間電圧VGSで微分して逆数を採ると、ＭＯＳトランジスタ５の抵抗値Rsubになり、その値は、
Rsub＝ζ・VT／Isub    ・・・（２）
で表される。図１２の構成ではIsubがリーク電流であり、半導体集積回路では数pAのオーダーとなる。Isub＝10pAとして、ζは1.1程度、VTは室温で26mVであるから、Rsubとしては、2.86GΩという非常に高い抵抗値が得られる。
【０００９】
この種のＭＯＳトランジスタ抵抗器を用いた回路の従来例として、特許文献２（第５頁、第１図）に開示されているフィルタ回路を図１３に示す。このフィルタ回路は、演算増幅器４、ＭＯＳトランジスタＭ７、Ｍ８、Ｍ９、Ｍ１０、Ｍ１１、電流源８（電流I0）、電流源９（電流I１）、及びキャパシタＣからなる。このフィルタ回路に用いられたＭＯＳトランジスタ抵抗器について、以下にその動作を説明する。
【００１０】
図１３におけるＭＯＳトランジスタ抵抗器の部分を取り出すと、図１４のような回路に対応する。この回路では、ＭＯＳトランジスタＭ１１と電流源９とにより入力電圧を発生する。バッファ５とハイインピーダンス入力回路２が、図１３における演算増幅器４に対応している。
【００１１】
ＭＯＳトランジスタＭ７には、ゲート−ソース間電圧VGSが与えられているので、ＭＯＳトランジスタＭ７はオン状態、強反転領域で動作している。ＭＯＳトランジスタＭ７の電流がほぼ０のとき、ＭＯＳトランジスタＭ７は非飽和領域（三極管領域）で動作する。
【００１２】
非飽和領域での電流値Itriは、
Itri＝ｋ・（W/L）・（（VGS-VTH)・VDS-VDS2/2）    ・・・（３）
で表される（例えば、非特許文献１参照）。ここでkは電流増幅率であり、移動度μとＭＯＳトランジスタのゲート容量Coxの積で表すことができる。Wはゲート幅、Lはゲート長である。VTHはしきい値電圧、VDSはドレイン−ソース間電圧である。
【００１３】
この電流値Itriをドレイン−ソース間電圧VDSで微分して逆数を採ると、ＭＯＳトランジスタの抵抗値Ronが得られ、
Ron＝L/(k・W・（VGS−VDS−VTH）)    ・・・（４）
となる。図１４の構成において、ＭＯＳトランジスタＭ７の電流がほぼ０のとき、ドレイン−ソース間電圧VDS7≒0Vとなる。半導体プロセスから決定される電流増幅率は、ｋ＝100μA/V2程度である。電流源８として、ゲート−ソース間電圧VGSがVTH＋0.1Vとなる電流値を選び、W7＝１μm、L7＝100μmに設計すると、10MΩという高い抵抗値が得られる。
【００１４】
非特許文献２にも、同様に使用されたＭＯＳトランジスタ抵抗器が開示されている。
【特許文献１】特開昭５７−１０８６７０号公報（第３頁、第２図）
【特許文献２】特許第３４９７０２２号公報（第５頁、第１図）
【非特許文献１】Design of Analog CMOS Integrated Circuit, p27 : Behzad Razavi McGRAW-HILL 出版
【非特許文献２】IEEE, JOURNAL OF SOLID-STATE CIRCUITS, VOL.38, NO.6, JUNE 2003, p958, Fig.1
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら、従来のＭＯＳトランジスタ抵抗器においては、リーク電流により抵抗値が決定されるので、製造上のばらつきや温度特性によって抵抗値が大きく変動するという問題点を有していた。例えば、図１２の構成において、ＭＯＳトランジスタＭ５はリーク電流で動作しているので、電流値Isubが製造上のばらつきにより大きく変化する。例えば製造ロットの変化でリーク電流が、電流値Isubを１桁変化させる程度に変化する。その結果、抵抗値Rsubも１桁程度変化してしまう。
【００１６】
このようなＭＯＳトランジスタ抵抗器を用いてフィルタを構成すると、製造ばらつきに起因する変動によって、カットオフ周波数が１桁変化してしまうことなる。これではフィルタとしての正常な機能を得ることが困難である。
【００１７】
また、電流値Isubは、温度特性によっても大きく変化する。例えば１００度の温度変化で電流値が１桁程度変化する。したがって、抵抗値Rsubも１桁程度変化してしまう。そのような温度特性に起因する抵抗値の変化を、図１５に示す。横軸は電流I0、縦軸は抵抗値Ronであり、それぞれ対数メモリで示される。破線の曲線Ａが低温、実線の曲線Ｂが室温、一点鎖線の曲線Ｃが高温の場合を示す。非飽和領域の電流値Isubに対応する抵抗値Ronは、温度に応じて大きく変化することが判る。このような抵抗でフィルタを構成すると、この変化によってカットオフ周波数が１桁変化してしまうことなる。従って、温度特性の影響も、フィルタとしての構成を困難にする原因である。
【００１８】
以上の問題を解決するために、ＭＯＳトランジスタ抵抗器を非飽和領域で動作させ、かつ温度特性の影響がキャンセルされる条件について検討する。例えば、図１４に示したＭＯＳトランジスタ抵抗器において、入力を小信号とするＭＯＳトランジスタＭ７のドレイン−ソース間電圧、VDS7≒０とし、ゲート−ソース間電圧VGS7を非飽和領域で設定した場合を想定する。その場合の抵抗値Ronを算出するために、（数４）にＭＯＳトランジスタＭ８、Ｍ９、Ｍ１１のゲート−ソース間電圧VGS8、VGS9、VGS11を代入すると、
Ron＝L7/(k・W7・（VGS8＋VGS9−VGS11−VTH）)    ・・・（５）
となる。
【００１９】
一方、ＭＯＳトランジスタのドレイン−ソース電流IDSについて飽和電流は、
IDS＝(k/2)・（W/L）・(VGS−VTH)2    ・・・（６）
で表される。ゲート−ソース間電圧VGSをドレイン−ソース電流IDSで表現すると、
VGS＝VTH＋(IDS・(L/W)・(2/k))0.5    ・・・（７）
となる。
【００２０】
各ゲート−ソース間電圧VGSを（数５）に代入すると
Ron＝L7/((2・k)0.5・W7・（（I0・（L8/W8))0.5＋(I0・(L9/W9))0.5−(I1・(L11/W11))0.5))
・・・（８）
となる。
【００２１】
（数８）を温度で微分して温度特性を求める。温度の関数は電流増幅率kであるから、
∂Ron/∂T＝(-1/2)・Ron/k・（∂ｋ/∂T）              ・・・（９）
となる。したがって温度特性の影響がキャンセルされる条件は、Ron→0、すなわち、
((I0・(L8/W8))0.5＋(I0・(L9/W9))0.5−(I1・(L11/W11))0.5)) →∞    ・・・（１０）
である。
【００２２】
これを（数８）に代入すると、分子が∞となってRon→0となる。つまり、非飽和領域で温度特性の影響が少ない抵抗を実現しようとすると、低抵抗となる。この場合の電流I0に対する抵抗値Ronの変化を、図１６に示す。
【００２３】
図１６から判るように、非飽和領域で温度特性の影響が少ない抵抗値が得られる条件であっても、温度特性による抵抗値の変化はかなり大きい。例えば、集積回路に内蔵するフィルタを構成するためには、抵抗値が大きいほど有利であるが、図１６に示される特性によれば、抵抗値を大きくしてフィルタを構成すると、抵抗値の温度変化によってカットオフ周波数が大きく変化してしまうことなる。そのため、フィルタを構成することが困難である。
【００２４】
本発明は上記従来の問題点を解決するものであり、製造上のばらつきによるリーク電流の変化に起因する抵抗値の変動が低減され、かつ温度特性の良好なＭＯＳトランジスタ抵抗器を提供することを目的とする。
【課題を解決するための手段】
【００２５】
上記課題を解決するために、本発明のＭＯＳトランジスタ抵抗器は、抵抗器として使用される第１ＭＯＳトランジスタと、前記第１ＭＯＳトランジスタのソースに接続され、入力電圧Vinを印加する入力電圧源と、前記第１ＭＯＳトランジスタのゲートに接続され、ゲート電圧Vgを印加するゲート電圧源とを備え、前記ゲート電圧Vg及び前記入力電圧Vinは、前記第１ＭＯＳトランジスタのゲート−ソース間電圧及びソース−ドレイン間電圧が、前記第１ＭＯＳトランジスタを非飽和領域で動作させる範囲で印加されるとともに、前記第１ＭＯＳトランジスタの抵抗値の温度特性が一定になる条件を満たす関係に設定されたことを特徴とする。
【発明の効果】
【００２６】
本発明によれば、第１ＭＯＳトランジスタが非飽和領域で動作し、かつ抵抗値の温度特性が一定になる条件を満たすように、ゲート電圧Vgと入力電圧Vinが適切に設定されるので、リーク電流の変化に起因する抵抗値の変動が低減され、かつ良好な温度特性を得ることができる。
【発明を実施するための最良の形態】
【００２７】
本発明のＭＯＳトランジスタ抵抗器は、上記構成を基本として以下のような態様をとることができる。
【００２８】
すなわち、前記第１ＭＯＳトランジスタと同一極性の第２ＭＯＳトランジスタを備え、前記第２ＭＯＳトランジスタのゲートおよびドレインが前記第１ＭＯＳトランジスタのゲートに接続され、前記第２ＭＯＳトランジスタに定電流を流すことにより前記ゲート電圧源として機能する構成とすることができる。
【００２９】
また、前記第１ＭＯＳトランジスタのしきい値電圧をVTHとしたとき、前記ゲート電圧Vg及び前記入力電圧Vinは、Vg＝VTH＋２・Vinの関係を満足するように設定されることが好ましい。
【００３０】
以下、本発明の実施の形態におけるＭＯＳトランジスタ抵抗器について、図面を参照しながら説明する。
【００３１】
（実施の形態１）
図１は、実施の形態１におけるＭＯＳトランジスタ抵抗器を示す回路図である。このＭＯＳトランジスタ抵抗器は、ＭＯＳトランジスタＭ１、Ｍ２、入力電圧源１（電圧Vin）からなる。ＭＯＳトランジスタＭ１のソースは入力電圧源１を介して接地され、ドレインは次段回路であるハイインピーダンス入力（高入力抵抗）回路２に接続されている。ＭＯＳトランジスタＭ１のゲートには、ＭＯＳトランジスタＭ２と電流源３（電流I0）で設定された電圧が印加される。
【００３２】
以上のように構成されたＭＯＳトランジスタ抵抗器について、その動作を説明する。このＭＯＳトランジスタ抵抗器の場合も、抵抗値は（数４）で表される。
【００３３】
Ron＝L1/(k・W1・（VGS1−VDS1−VTH）)    ・・・（４）
ここでVDS1≒0、VGS1＝VGS2-Vinである。VGS1、VGS2はそれぞれ、ＭＯＳトランジスタＭ１、Ｍ２のゲート−ソース間電圧を示す。VGS2に上述の（数７）を代入すると、
Ron＝L1/(k・W1・（（I0・（L2/W2）・（2/k））0.5−Vin）)    ・・・（１１）
となる。（数１１）を温度で微分して温度特性を求める。温度の関数は電流増幅率kであるから、
∂Ron/∂T
＝((−L1/W1)/((2・k・I0・(L2/W2)) 0.5−Vin・k)2)・(((1/2)・I0・(L2/W2)/k)0.5−Vin)・∂k/∂T                                            ・・・（１２）
となる。
【００３４】
従って、温度特性の影響を解消する条件は、
Vin＝((1/2)・I0・（L2/W2）/k)0.5    ・・・（１３）
となる。これを（数１１）に代入すると、
Ron＝(L1/W1)/(I0・（L2/W2)・k/2）0.5    ・・・（１４）
となる。
【００３５】
また、（数１３）から電流I0を求めると、
I0＝2k・（W2/L2）・Vin2    ・・・（１５）
となる。
【００３６】
（数１５）と（数７）によりゲート−ソース間電圧VGS2を求めると、
VGS2＝VTH＋2・Vin      ・・・（１６）
となる。
【００３７】
上記の式から、例えば、L1＝１μm、W1＝100μｍ、Vin＝0.2V、L2＝1μm、W2＝1μm、k＝100μA/V2である場合、
I0＝8μA
にすれば、温度特性がキャンセルされることが判る。また、その場合抵抗値Ronは、
Ron＝2.88 MΩ
となる。また、
VGS1＝VGS2-Vin＝1.1−0.2＝0.9V
となり、ＭＯＳトランジスタＭ１のVGS1に印加する電圧によって、非飽和領域での動作が保証され、リーク電流の動作領域での動作にはならない。
【００３８】
図２は、実施の形態１におけるＭＯＳトランジスタ抵抗器の動作を示す特性図である。グラフ上で、各温度に対応する曲線Ａ〜Ｃの交点Ｐが、温度特性の影響がキャンセルされる動作条件における抵抗値Ronに対応する。
【００３９】
以上のように、本実施の形態のＭＯＳトランジスタ抵抗器は、抵抗器として使用されるＭＯＳトランジスタＭ１と、ＭＯＳトランジスタＭ１のソースに接続され入力電圧Vinを印加する入力電圧源１と、ＭＯＳトランジスタＭ１のゲートにゲート−ソース間電圧VGS2を印加するＭＯＳトランジスタＭ２を備える。ＭＯＳトランジスタＭ２のゲートおよびドレインがＭＯＳトランジスタＭ１のゲートに接続され、ＭＯＳトランジスタＭ２に定電流I0を流すことにより、電圧VGS2が供給される。
【００４０】
ゲート−ソース間電圧VGS2及び入力電圧Vinは、ＭＯＳトランジスタＭ１のゲート−ソース間電圧及びソース−ドレイン間電圧が、ＭＯＳトランジスタＭ１を非飽和領域で動作させる範囲で印加されるとともに、ＭＯＳトランジスタＭ１の抵抗値の温度特性が一定になる条件を満たす関係に設定される。それにより、ＭＯＳトランジスタＭ１の動作が非飽和領域の動作となるので、リーク電流の影響が低減され、かつ温度特性の影響が抑制された動作が得られる。
【００４１】
なお、以上の説明では、本実施の形態のＭＯＳトランジスタ抵抗器の考察に際して、ＭＯＳトランジスタのバックゲート効果（ボディ効果）を考慮に入れていないが、入力電圧源１の電圧Vinを小さく選べば、バックゲート効果の影響は実用上無視できる程度に少ない。
【００４２】
図１の構成のＭＯＳトランジスタ抵抗器に対して、図３に示すように、ＭＯＳトランジスタＭ１、Ｍ２のソースに共通に信号源Ｖｓｇを接続すれば、抵抗値Ronに対する信号源Ｖｓｇからの影響を低減できる。
【００４３】
図４は、本実施の形態のＭＯＳトランジスタ抵抗器をフィルタに応用した例であり、１次ハイパスフィルタの場合を示す。演算増幅器４の非反転入力端子に、図１に示した構成を有するＭＯＳトランジスタ抵抗器が接続されるとともに、キャパシタＣを介して信号源Ｖｓｇが接続されている。キャパシタＣとＭＯＳトランジスタ抵抗器によりＣＲフィルタが構成される。この例のように、本実施の形態のＭＯＳトランジスタ抵抗器を、集積回路に内蔵可能な容量Ｃと共に用いることによって、温度特性の小さいフィルタを集積回路上に構成することができる。
【００４４】
図５は、本実施の形態のＭＯＳトランジスタ抵抗器を、１次ローパスフィルタに応用した例を示す。
【００４５】
図６は、図１の構成に対して、ＭＯＳトランジスタＭ１の接続を逆にした構成を示す。このように、本実施の形態においてＭＯＳトランジスタＭ１は、ソース、ドレインの双方向性より、逆に接続して使用することも可能である。
【００４６】
図７は、図１のＭＯＳトランジスタ抵抗器における、ｎチャンネルＭＯＳトランジスタＭ１、Ｍ２を、ｐチャンネルＭＯＳトランジスタＭ３、Ｍ４に置き換えて構成した場合を示す。このように、ｐチャンネルＭＯＳトランジスタで構成しても、同様の作用効果が得られる。
【００４７】
図８は、複数個のＭＯＳトランジスタＭ１［１］〜Ｍ１［ｎ］を、直列に接続して用いた構成を示す。このように、ＭＯＳトランジスタＭ１を直列に接続することにより、さらに大きな抵抗値を得ることができる。
【００４８】
図９に示すように、図１に示したＭＯＳトランジスタ抵抗器において、ＭＯＳトランジスタＭ２のゲート−ソース間電圧VGS2を、バッファ５を介してＭＯＳトランジスタＭ１のゲートに印加する構成としてもよい。
【００４９】
（実施の形態２）
図１０は、本発明の実施の形態２におけるＭＯＳトランジスタ抵抗器を示す回路図である。このＭＯＳトランジスタ抵抗器は、図１に示した実施の形態１におけるＭＯＳトランジスタ抵抗器の構成に対して、ＭＯＳトランジスタＭ２をゲート電圧源６（電圧Vg）に置き換えた点が相違する。すなわち、ＭＯＳトランジスタＭ１のゲートに、ゲート電圧源６の電圧Vgが印加されている。
【００５０】
図１０の構成において、電圧Vgを、図１のＭＯＳトランジスタＭ２のゲート−ソース間電圧VGS2と同一に設定すれば、実施の形態１のＭＯＳトランジスタ抵抗器とまったく同じ効果が得られる。つまり、電圧Vgを、（数１６）で表されるゲート−ソース間電圧VGS2、すなわち、しきい値電圧VTHに入力電圧Vinの２倍を加えた電圧に設定すれば、抵抗値Ronの温度特性をキャンセルすることができる。
【００５１】
以上のように、本実施の形態のＭＯＳトランジスタ抵抗器は、抵抗器として使用されるＭＯＳトランジスタＭ１と、ＭＯＳトランジスタＭ１のソースに接続され、入力電圧Vinを印加する入力電圧源１と、ＭＯＳトランジスタＭ１のゲートに接続され、ゲート電圧Vgを印加するゲート電圧源６とを備える。ゲート電圧Vg及び入力電圧Vinは、実施の形態１の電圧VGS2と入力電圧Vinの関係と同様に設定される。それにより、ＭＯＳトランジスタＭ１の動作が非飽和領域の動作となって、リーク電流の影響が低減され、かつ温度特性の影響が抑制された動作が得られる。
【産業上の利用可能性】
【００５２】
本発明のＭＯＳトランジスタ抵抗器は、ＭＯＳトランジスタの抵抗値がリーク電流の影響を受けず、かつ温度特性を回避した動作が得られるので、フィルタ回路を内蔵する集積回路に有用であり、マイクロフォンなどの音声信号処理やセンサを含む信号処理を行う電子機器の集積回路化に有用である。
【図面の簡単な説明】
【００５３】
【図１】本発明の実施の形態１におけるＭＯＳトランジスタ抵抗器の回路図
【図２】同ＭＯＳトランジスタ抵抗器の抵抗値の特性図
【図３】同ＭＯＳトランジスタ抵抗器を用いた応用例の回路図
【図４】同ＭＯＳトランジスタ抵抗器を用いた１次ハイパスフィルタの回路図
【図５】同ＭＯＳトランジスタ抵抗器を用いた１次ローパスフィルタの回路図
【図６】本発明の実施の形態１におけるＭＯＳトランジスタ抵抗器の他の構成例を示す回路図
【図７】本発明の実施の形態１におけるＭＯＳトランジスタ抵抗器の更に他の構成例を示す回路図
【図８】本発明の実施の形態１におけるＭＯＳトランジスタ抵抗器の更に他の構成例を示す回路図
【図９】本発明の実施の形態１におけるＭＯＳトランジスタ抵抗器の更に他の構成例を示す回路図
【図１０】本発明の実施の形態２におけるＭＯＳトランジスタ抵抗器の回路図
【図１１】従来例のＭＯＳトランジスタ抵抗器を用いた電圧比較器の回路図
【図１２】同ＭＯＳトランジスタ抵抗器の動作を説明するための回路図
【図１３】従来例のＭＯＳトランジスタ抵抗器を用いたフィルタ回路の回路図
【図１４】同ＭＯＳトランジスタ抵抗器の動作を説明するための回路図
【図１５】従来例におけるＭＯＳトランジスタ抵抗器の特性図
【図１６】他の従来例におけるＭＯＳトランジスタ抵抗器の特性図
【符号の説明】
【００５４】
１  入力電圧源
２  ハイインピーダンス入力回路
３、８、９  電流源
４  演算増幅器
５  バッファ
６  ゲート電圧源
７  コンパレータ
Ｃ  キャパシタ
Ｍ１〜Ｍ１１  ＭＯＳトランジスタ
Ｖｓｇ  信号源
【図１】
2010021435.tif 000003
【図２】
2010021435.tif 000004
【図３】
2010021435.tif 000005
【図４】
2010021435.tif 000006
【図５】
2010021435.tif 000007
【図６】
2010021435.tif 000008
【図７】
2010021435.tif 000009
【図８】
2010021435.tif 000010
【図９】
2010021435.tif 000011
【図１０】
2010021435.tif 000012
【図１１】
2010021435.tif 000013
【図１２】
2010021435.tif 000014
【図１３】
2010021435.tif 000015
【図１４】
2010021435.tif 000016
【図１５】
2010021435.tif 000017
【図１６】
2010021435.tif 000018