(57)【要約】【課題】信頼性の向上を実現し得る半導体素子搭載用基板及び半導体装置を提供することにある。【解決手段】一方の面に複数の電極１２が形成された回路基板１０と、回路基板の一方の面側に設けられ、複数の電極１２にそれぞれ対応する複数の貫通孔２０が形成され、回路基板より熱膨張率が小さい材料からなる板１６とを有している。【選択図】  図１
2010129810.tif 000002
【特許請求の範囲】
【請求項１】
一方の面に複数の電極が形成された回路基板と、
前記回路基板の前記一方の面側に設けられ、前記複数の電極にそれぞれ対応する複数の貫通孔が形成され、前記回路基板より熱膨張率が小さい材料からなる板と
を有することを特徴とする半導体素子搭載用基板。
【請求項２】
請求項１記載の半導体素子搭載用基板において、
前記回路基板の前記一方の面の反対側の面である他方の面側に半導体素子が実装される
ことを特徴とする半導体素子搭載用基板。
【請求項３】
請求項１又は２記載の半導体素子搭載用基板において、
前記複数の電極にそれぞれ形成された半田バンプを更に有する
ことを特徴とする半導体素子搭載用基板。
【請求項４】
請求項１乃至３のいずれか１項に記載の半導体素子搭載用基板において、
前記貫通孔の径は、前記電極から離れるに伴って大きくなっている
ことを特徴とする半導体素子搭載用基板。
【請求項５】
請求項１乃至４のいずれか１項に記載の半導体素子搭載用基板において、
少なくとも前記貫通孔の内壁に形成された絶縁層を更に有する
ことを特徴とする半導体素子搭載用基板。
【請求項６】
一方の面に複数の電極が形成された回路基板と、前記回路基板の前記一方の面側に設けられ、前記複数の電極にそれぞれ対応する複数の貫通孔が形成され、前記回路基板より熱膨張率が小さい材料からなる板を有する半導体素子搭載用基板と、
前記回路基板の前記一方の面の反対側の面である他方の面側に実装された半導体素子と
を有することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子搭載用基板及び半導体装置に関する。
【背景技術】
【０００２】
近時、ＬＳＩ等の半導体素子（半導体チップ）が搭載された半導体素子搭載用基板（ＢＧＡ（Ball Grid Array）パッケージ）をマザーボード等の回路基板上に実装する技術が提案されている。
【０００３】
半導体素子に形成された電極は、半田バンプ等により半導体素子搭載用基板の一方の面に形成された電極に接続される。半導体素子搭載用基板の他方の面に形成された電極は、他の半田バンプによりマザーボード等の回路基板の電極に接続される。半導体素子の電極とマザーボード等の回路基板の電極とは、半導体素子搭載用基板に形成された電極や配線等を介して互いに電気的に接続される。
【特許文献１】特開平９−１７８２７号公報
【特許文献２】特開平１１−２８４０９７号公報
【特許文献３】特開２００７−２６６６４３号公報
【特許文献４】特許第４１４５３０１号公報
【特許文献５】特開２００６−３２４６４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、提案されている半導体素子搭載用基板では、加熱時の変形により半導体素子搭載用基板と半導体素子との間の電気的接続に不良が生じてしまう場合があった。
【０００５】
本発明の目的は、信頼性の向上を実現し得る半導体素子搭載用基板及び半導体装置を提供することにある。
【課題を解決するための手段】
【０００６】
実施形態の一観点によれば、一方の面に複数の電極が形成された回路基板と、前記回路基板の前記一方の面側に設けられ、前記複数の電極にそれぞれ対応する複数の貫通孔が形成され、前記回路基板より熱膨張率が小さい材料からなる板とを有することを特徴とする半導体素子搭載用基板が提供される。
【０００７】
実施形態の他の観点によれば、一方の面に複数の電極が形成された回路基板と、前記回路基板の前記一方の面側に設けられ、前記複数の電極にそれぞれ対応する複数の貫通孔が形成され、前記回路基板より熱膨張率が小さい材料からなる板を有する半導体素子搭載用基板と、前記回路基板の前記一方の面の反対側の面である他方の面側に実装された半導体素子とを有することを特徴とする半導体装置が提供される。
【発明の効果】
【０００８】
開示の半導体素子搭載用基板及び半導体装置によれば、半導体素子が実装される面の反対側の面である回路基板の一方の面に、回路基板の一方の面に形成された複数の電極にそれぞれ対応する複数の貫通孔が形成された、回路基板より熱膨張率の小さい材料からなる板が設けられている。電極が形成された箇所を除く回路基板の一方の面の全体に、回路基板より熱膨張率の小さい材料からなる板が設けられているため、回路基板が変形してしまうのを十分に抑制することができる。しかも、複数の電極に対応する複数の貫通孔が、回路基板より熱膨張率の小さい材料からなる板に形成されているため、回路基板の一方の面に形成された電極と他の回路基板に形成された電極とを貫通孔内に形成される半田バンプにより接続し得る。開示の半導体素子搭載用基板及び半導体装置によれば、半導体素子と回路基板との間に加わるストレスを抑制することができ、半導体素子と回路基板との電気的接続の信頼性を向上し得る。従って、信頼性の向上を実現し得る半導体素子搭載用基板及び半導体装置を提供することができる。
【発明を実施するための最良の形態】
【０００９】
［一実施形態］
一実施形態による半導体素子搭載用基板及び半導体装置を図１乃至図１０を用いて説明する。
【００１０】
（半導体素子搭載用基板）
まず、本実施形態による半導体素子搭載用基板について図１を用いて説明する。図１は、本実施形態による半導体素子搭載用基板を示す断面図及び側面図である。図１（ｂ）は本実施形態による半導体素子搭載用基板を示す側面図であり、図１（ａ）は図１（ｂ）の一部に対応する断面図である。なお、図１（ｂ）においては、回路基板１０の上面側に形成されている電極１４が省略されている。
【００１１】
回路基板１０としては、多層配線構造（図示せず）を有するガラスエポキシ基板が用いられている。ガラスエポキシ基板は、ガラス繊維にエポキシ樹脂を含浸させることにより形成されている。回路基板１０のサイズは、例えば４７．５ｍｍ×４７．５ｍｍ×０．９３ｍｍ程度とする。
【００１２】
本実施形態による半導体素子搭載用基板２は、マザーボード等の他の回路基板４（図８参照）上に実装される。図１における回路基板１０の下面側は、例えば他の回路基板４に対向する側である。
【００１３】
回路基板１０の下面側には、複数の電極（電極パッド）１２が形成されている。回路基板１０の下面側に形成された電極１２は、他の回路基板６（図８参照）の電極３６（図８参照）に対応するように形成されている。回路基板１０の下面側に形成されている電極１２のサイズは、例えば４００μｍφ程度とする。回路基板１０の下面側に形成されている電極１２のピッチは、例えば１ｍｍ程度とする。電極１２の厚さは、例えば１０μｍ程度とする。
【００１４】
本実施形態による半導体素子搭載用基板２上には、例えばＬＳＩ等の半導体素子（半導体チップ）６（図８参照）が実装される。図１における回路基板１０の上面側は、半導体素子６が実装される側である。半導体素子６の基板としては、例えばシリコン基板等の半導体基板が用いられる。半導体素子６に用いられている半導体基板の熱膨張率は、回路基板１０の熱膨張率より小さい。
【００１５】
回路基板１０の上面側には、複数の電極（電極パッド）１４が形成されている。回路基板１０の上面側に形成された電極１４は、回路基板１０上に実装される半導体素子６（図８参照）の電極３０（図８参照）に対応するように形成されている。回路基板１０の上面側に形成される電極１４のサイズは、例えば５００μｍφ程度とする。回路基板１０の上面側に形成される電極１２のピッチは、例えば２００μｍ程度とする。電極１４の厚さは、例えば１０μｍ程度とする。半導体素子６が実装される領域のサイズは、例えば１５ｍｍ×１５ｍｍ程度とする。
【００１６】
回路基板１０の下面側には、剛性板（スティフナ、防撓材、補強材）１６が設けられている。剛性板１６は、回路基板１０の下面側に接着層１８等を介して接着されている。剛性板１６の全体的なサイズは、例えば４７．５ｍｍ×４７．５ｍｍ×０．３ｍｍ程度である。剛性板１６の材料としては、回路基板１０より熱膨張率が小さい材料が用いられている。例えば、剛性板１６として、金属板が用いられている。金属板１６の材料としては、例えば銅を含む材料が用いられている。ここでは、剛性板１６として、例えば銅板を用いる。
【００１７】
剛性板１６には、複数の貫通孔（開口部）２０が形成されている。貫通孔２０は、回路基板１０の下面側に形成された電極１２に対応する箇所に形成されている。貫通孔２０の径は、回路基板１０に形成された電極１２から遠ざかるに伴って大きくなっている。剛性板１６の上面側における貫通孔２０の径は、例えば０．５５ｍｍ程度とする。剛性板１６の下面側における貫通孔２０の径は、例えば０．６５ｍｍ程度とする。
【００１８】
剛性板１６の一方の面側（上面側）には、絶縁層２２が形成されている。また、剛性板１６の他方の面側及び貫通孔２０内には、絶縁層２４が形成されている。絶縁層２２，２４の材料としては、例えば熱硬化性樹脂シートがそれぞれ用いられている。熱硬化性樹脂シート２２，２４の材料としては、例えばエポキシ樹脂が用いられている。より具体的には、絶縁層２２，２４の材料として、例えば味の素ファインテクノ株式会社製の熱硬化性エポキシ樹脂シート（品名：ＧＸ−１３）が用いられている。絶縁層２２，２４の厚さは、例えば５０μｍ程度とする。剛性板１６の表面をこれらの絶縁層２２，２４により覆っているのは、回路基板１０の下面側に形成される半田バンプ２６が剛性板１６を介して互いに電気的に短絡されてしまうのを防止するためである。
【００１９】
絶縁層２２，２４が形成された剛性板１６の一方の面側（上面側）には、接着層１８が形成されている。接着層１８は、剛性板１６を回路基板１０の一方の面（下面側）に固定するためのものである。接着層１８としては、例えば熱硬化性接着シート（ボンディングシート）が用いられている。より具体的には、接着層１８の材料として、例えば京セラケミカル株式会社製のボンディングシート（品名：ＦＴＡ−８６０）が用いられている。接着層１８の厚さは、例えば２０μｍ程度とする。
【００２０】
剛性板１６に貫通孔２０が形成されている箇所においては、絶縁層２２，２４及び接着層１８に貫通孔（開口部）２８が形成されている。貫通孔２８は、回路基板１０の下面側に形成された電極１２に対応するように形成されている。貫通孔２８の径は、例えば０．４ｍｍ程度とする。
【００２１】
表面が絶縁層２２，２４により覆われた剛性板１６は、回路基板１０の一方の面（下面側）に接着層１８を用いて固定されている。
【００２２】
こうして、回路基板１０の一方の面に形成された複数の電極１２に対応する複数の貫通孔２０が形成された剛性板１６が、回路基板１０の一方の面に設けられている。本実施形態によれば、電極１２が形成された箇所を除く回路基板１０の一方の面の全体に剛性板１６が設けられているため、熱処理を行った際に回路基板１０が変形してしまうのを十分に抑制することが可能となる。回路基板１０が変形するのを抑制し得るため、半導体素子６（図８参照）と回路基板１０との間に加わるストレスを抑制することが可能となり、半導体素子６と回路基板１０との電気的接続の信頼性を向上することが可能となる。
【００２３】
回路基板１０の下面側に形成された電極１２の下面側には、半田バンプ（半田ボール）２６が形成されている。半田バンプ２６は、例えば半田ボールをフラックスに含浸させた半田ペーストを印刷することにより形成することができる。半田ボールとしては、例えば千住金属工業株式会社製の半田ボール（品名：Ｓｐａｒｋｌｅ  Ｂａｌｌ（Ｓ  ｔｙｐｅ））等を用いることができる。フラックスとしては、例えば千住金属工業株式会社製のフラックス（品名：デルタラックス５２３Ｈ）等を用いることができる。半田バンプ２６のうちの上側の部分は貫通孔２０内に位置しており、半田バンプ２６のうちの下側の部分は剛性板１６の下面より下方に位置している。即ち、半田バンプ２６は、貫通孔２０内から貫通孔２０外に突出するように形成されている。
【００２４】
電極１２に対応する貫通孔２０が剛性板１６に形成されているため、回路基板１０の一方の面に形成された電極１２と他の回路基板４に形成された電極３６との電気的接続を、貫通孔２０内に形成された半田バンプ２６により確保し得る（図８参照）。
【００２５】
こうして、本実施形態による半導体素子搭載用基板２が形成されている。
【００２６】
本実施形態による半導体素子搭載用基板は、回路基板１０の一方の面側に剛性板１６が設けられており、回路基板１６の一方の面に形成された複数の電極１２にそれぞれ対応する複数の貫通孔２０が剛性板１６に形成されていることに主な特徴がある。本実施形態によれば、電極１２が形成された箇所を除く回路基板１０の一方の面の全体に剛性板１６が設けられているため、回路基板１０が変形してしまうのを十分に抑制することができる。回路基板１０が変形するのを抑制し得るため、半導体素子６と回路基板１０との間に加わるストレスを抑制することができ、半導体素子６と回路基板１０との電気的接続の信頼性を向上することが可能となる。従って、本実施形態によれば、信頼性の向上を実現し得る半導体素子搭載用基板を提供することができる。しかも、複数の電極１２に対応する複数の貫通孔２０が剛性板１６に形成されているため、回路基板１０の一方の面に形成された電極と他の回路基板４に形成された電極３６との電気的接続を、貫通孔２０内に形成される半田バンプ２６により確保し得る（図８参照）。
【００２７】
（半導体素子搭載用基板の製造方法）
次に、本実施形態による半導体素子搭載用基板の製造方法を図２乃至図６を用いて説明する。図２乃至図６は、本実施形態による半導体素子搭載用基板の製造方法を示す工程図である。図２（ａ）乃至図３（ｂ）は断面図である。図４（ｂ）は斜視図であり、図４（ａ）は図４（ｂ）の一部に対応する断面図である。図５（ｂ）は斜視図であり、図５（ａ）は図５（ｂ）の一部に対応する断面図である。図６（ｂ）は側面図であり、図６（ａ）は図６（ｂ）の一部に対応する断面図である。なお、図４（ｂ）、図５（ｂ）及び図６（ｂ）においては、回路基板１０の上面側に形成されている電極１４が省略されている。
【００２８】
まず、図２（ａ）に示すように、剛性板（スティフナ）１６を用意する。剛性板１６としては、例えば金属板を用いる。金属板１６の材料は、例えば銅を含む材料とする。ここでは、剛性板１６として、例えば銅板を用いる。剛性板１６のサイズは、例えば６０ｍｍ×６０ｍｍ×０．３ｍｍ程度とする。
【００２９】
次に、例えばマイクロドリルを用いて剛性板１６に貫通孔２０を形成する。貫通孔２０は、回路基板１０の下面側に形成される電極１２（図１参照）に対応するように形成される。貫通孔２０を形成する際には、先端に向かって径が除々に細くなっているマイクロドリル（図示せず）を用いる。このようにして貫通孔２０を形成すれば、剛性板１６の上面側から下面側に向かって径が徐々に大きくなるように貫通孔２０を形成することができる。
【００３０】
次に、図２（ｃ）に示すように、剛性板１６の上面側及び下面側に例えば熱硬化性樹脂シート２２，２４をそれぞれ配置する。熱硬化性樹脂シート２２，２４は、絶縁層２２，２４（図１参照）となるものである。熱硬化性樹脂シート２２，２４の材料としては、例えばエポキシ樹脂を用いる。より具体的には、熱硬化性樹脂シート２２，２４として、例えば味の素ファインテクノ株式会社製の熱硬化性エポキシ樹脂シート（品名：ＧＸ−１３）を用いる。熱硬化性樹脂シート２２，２４の厚さは、例えば５０μｍ程度とする。
【００３１】
次に、例えばラミネート法により、熱硬化性樹脂シート２２，２４を剛性板１６に貼り付ける。
【００３２】
次に、熱処理を行うことにより、熱硬化性樹脂シート２２，２４を硬化させる。熱処理温度は、例えば１８０℃とする。こうして、剛性板１６の表面を覆うように絶縁層２２，２４が形成される（図２（ｄ）参照）。
【００３３】
次に、図３（ａ）に示すように、絶縁層２２，２４により覆われた剛性板１６上に、例えば熱硬化性接着シート（ボンディングシート）１８を配置する。熱硬化性接着シート１８は、接着層１８（図１参照）となるものである。熱硬化性接着シート１８の材料としては、例えば京セラケミカル株式会社製のボンディングシート（品名：ＦＴＡ−８６０）を用いる。熱硬化性接着シート１８の厚さは、例えば２０μ程度とする。
【００３４】
次に、例えばラミネート法により、熱硬化性接着シート１８を絶縁層２２上に貼り付ける。こうして、絶縁層２２上に接着層１８が形成される。
【００３５】
次に、例えばマイクロドリルを用いて、貫通孔２０が形成されている箇所における絶縁層２２，２４及び接着層１８に貫通孔２８を形成する。貫通孔２８の径は、例えば０．４ｍｍ程度とする。
【００３６】
次に、下面側及び上面側にそれぞれ電極１２が形成された回路基板１０を用意する（図４参照）。回路基板１０としては、例えば多層配線構造（図示せず）を有するガラスエポキシ基板を用いる。回路基板１０の上面側にはＬＳＩ等の半導体素子６（図８参照）が実装される。このため、回路基板１０の上面側には半導体素子６の電極３０（図８参照）に対応するように電極１４が形成されている。半導体素子搭載用基板２はマザーボード等の他の回路基板４に実装される。このため、回路基板１０の下面側には、他の回路基板４の電極３６（図８参照）に対応するように電極１２が形成されている。
【００３７】
次に、剛性板１６上に回路基板１０を配置する（図５参照）。この際、回路基板１０の下面側を剛性板１６上に形成された接着層１８に接触させる。また、回路基板１０の下面側に形成された電極１２の位置を、絶縁層２２，２４及び接着層１８に形成された貫通孔２８の位置に合致させる。
【００３８】
次に、加熱しながら加圧を行うことにより、絶縁層２２，２４により覆われた剛性板１６と回路基板１０とを接着層１８により接着する（熱プレス）。加熱温度は、例えば１７０℃程度とする。加える圧力は、例えば２ＭＰａ程度とする。
【００３９】
次に、回路基板１０の下面側に形成された電極１２に半田ボール２６を搭載し、この後、熱処理を行うことにより、回路基板１０の下面側に形成された電極１２上に半田バンプ（半田ボール）２６を形成する（図６参照）。半田バンプ２６は、例えば半田ボールをフラックスに含浸させた半田ペーストを印刷することにより形成することができる。半田ボールとしては、例えば千住金属工業株式会社製の半田ボール（品名：Ｓｐａｒｋｌｅ  Ｂａｌｌ（Ｓ  ｔｙｐｅ））等を用いることができる。フラックスとしては、例えば千住金属工業株式会社製のフラックス（品名：デルタラックス５２３Ｈ）等を用いることができる。回路基板１０の下面側に形成された電極１２から遠ざかるに伴って径が大きくなるように貫通孔２０が形成されているため、回路基板１０に形成された電極１２上に半田バンプ２６を確実に形成することができる。
【００４０】
こうして、本実施形態による半導体素子搭載用基板２が形成される。
【００４１】
（半導体装置）
次に、本実施形態による半導体素子搭載用基板を用いた半導体装置について図７及び図８を用いて説明する。図７は、本実施形態による半導体素子搭載用基板を用いた半導体装置を示す断面図及び側面図である。図７（ｂ）は側面図であり、図７（ａ）は図７（ｂ）の一部に対応する断面図である。図８は、本実施形態による半導体素子搭載用基板を用いた半導体装置を示す側面図である。なお、図７（ｂ）においては、回路基板１０の上面側に形成されている電極１４が省略されている。
【００４２】
図７に示すように、半導体素子搭載用基板２上には、ＬＳＩ等の半導体素子６が実装されている。半導体素子６の電極３０は、半田バンプ３２を介して半導体素子搭載用基板２の電極１４に電気的に接続されている。半田バンプ３２の直径は、例えば０．１ｍｍ程度である。
【００４３】
半田バンプ３２が形成された半導体素子６を半導体素子搭載用基板２上に搭載する際には、半田バンプ３２を溶融すべく熱処理（リフロー）が行われる。また、本実施形態による半導体装置を実際に使用する段階においても、半導体装置に熱が加わったり、半導体素子６から熱が発生したりする。本実施形態によれば、電極１２が形成されている箇所を除く回路基板１０の一方の面の全体に剛性板１６が設けられているため、半導体素子６を半導体素子搭載用基板２上に搭載する際や、半導体装置を実際に使用する際等に、回路基板１０が変形するのを十分に抑制することができる。回路基板１０が変形するのを抑制し得るため、半導体素子６（図８参照）と回路基板１０との間に加わるストレスを抑制することができ、半導体素子６と回路基板１０との電気的接続の信頼性を向上することが可能となる。
【００４４】
半導体素子６と半導体素子搭載用基板２との間には、アンダーフィル樹脂層（封止樹脂層）３４が形成されている。アンダーフィル樹脂層３４の材料としては、例えば住友ベークライト株式会社製の半導体用液状封止樹脂（品名：ＣＲＰ−４０７５Ｓ３）が用いられている。
【００４５】
半導体素子搭載用基板２は、マザーボード等の他の回路基板４上に実装される。半導体素子搭載用基板２の下面側に形成された電極１２は、半田バンプ２６を介して他の回路基板４の電極３６に電気的に接続されている。半導体素子搭載用基板２を他の回路基板４上に搭載する際には、半田バンプ２６を溶融すべく熱処理（リフロー）が行われる。本実施形態によれば、電極１２が形成された箇所を除く回路基板１０の一方の面の全体に剛性板１６が設けられているため、半導体素子搭載用基板２を他の回路基板４上に実装する際等に回路基板１０が変形してしまうのを十分に抑制することができる。回路基板１０が変形してしまうのを抑制し得るため、半導体素子６と回路基板１０との間に加わるストレスを抑制することができ、半導体素子６と回路基板１０との電気的接続の信頼性を向上することが可能となる。
【００４６】
こうして、本実施形態による半導体装置が形成されている。
【００４７】
（評価結果）
本実施形態による半導体素子搭載用基板の評価試験結果について説明する。評価試験としては、熱サイクル試験を行った。熱サイクル試験の条件は、−１０℃〜１００℃、３００サイクルとした。
【００４８】
図９及び図１０は、比較例による半導体素子搭載用基板を示す図である。比較例による半導体素子搭載用基板では、まず、図９（ａ）に示すように、開口部１２０が形成された枠状のスティフナ１１６と、半田バンプ１２６（図９（ｃ）参照）や電極（図示せず）等が形成された回路基板１１０を用意した。次に、図９（ｂ）に示すように、回路基板１１０上にスティフナ１１６を接着することにより、半導体素子搭載用基板１０２を形成した。次に、図９（ｃ）に示すようにスティフナ１１６の開口部１２０内における回路基板１１０上に、半導体素子（ＬＳＩ）１０６を実装した。半導体素子搭載用基板１０２の電極と半導体素子１０６の電極とは半田バンプ（図示せず）を介して接続した。
【００４９】
比較例による半導体装置に対して熱サイクル試験を行ったところ、半導体素子搭載用基板１０２の電極（図示せず）と半導体素子１０６の電極（図示せず）との間の電気的接続がオープンになる故障が確認された。比較例による半導体装置では、半導体素子搭載用基板１０２と半導体素子１０６との熱膨張率の差に起因して回路基板１１０が大きく変形したためと考えられる（図１０参照）。
【００５０】
一方、図８に示す本実施形態による半導体装置に対して熱サイクル試験を行ったところ、半導体素子搭載用基板２の電極１４と半導体素子６の電極３０との間の電気的接続がオープンになる故障は生じなかった。
【００５１】
このことから、本実施形態によれば、信頼性の高い半導体装置が得られることがわかる。
【００５２】
このように本実施形態による半導体素子搭載用基板及び半導体装置は、回路基板１０の一方の面側に剛性板１６が設けられており、回路基板１６の一方の面に形成された複数の電極１２にそれぞれ対応する複数の貫通孔２０が剛性板１６に形成されていることに主な特徴がある。本実施形態によれば、電極１２が形成された箇所を除く回路基板１０の一方の面の全体に剛性板１６が設けられているため、回路基板１０が変形してしまうのを十分に抑制することができる。回路基板１０が変形するのを抑制し得るため、半導体素子６と回路基板１０との間に加わるストレスを抑制することができ、半導体素子６と回路基板１０との電気的接続の信頼性を向上することが可能となる。従って、本実施形態によれば、信頼性の向上を実現し得る半導体素子搭載用基板を提供することができる。しかも、複数の電極１２に対応する複数の貫通孔２０が剛性板１６に形成されているため、回路基板１０の一方の面に形成された電極と他の回路基板４に形成された電極３６との電気的接続を、貫通孔２０内に形成される半田バンプ２６により確保し得る。
【００５３】
［変形実施形態］
上記実施形態に限らず種々の変形が可能である。
【００５４】
例えば、剛性板１６の表面全体が絶縁層２２，２４により覆われている場合を例に説明したが、剛性板１６の表面全体が絶縁層２２，２４により覆われていなくてもよい。少なくとも剛性板１６に形成された貫通孔２０内に絶縁層が形成されていれば、半田バンプ２６が剛性板１６を介して互いに電気的に短絡してしまうのを防止することができる。
【００５５】
また、上記実施形態では、絶縁層２２，２４の材料として熱硬化性樹脂シートを用いる場合を例に説明したが、絶縁層２２，２４の材料は熱硬化性樹脂シートに限定されるものではない。他の絶縁材料を絶縁層２２，２４の材料として適宜用いることができる。
【００５６】
また、上記実施形態では、剛性板１６にマイクロドリルを用いて貫通孔２０を形成する場合を例に説明したが、貫通孔２０の形成方法はこれに限定されるものではない。例えばウエットエッチング等により剛性板１６に貫通孔２０を形成するようにしてもよい。
【００５７】
また、上記実施形態では、剛性板１６の材料として銅を含む材料を用いる場合を例に説明したが、剛性板１６の材料はこれに限定されるものではない。例えば、剛性板１６の材料として、ステンレス、アルミニウム又は銀等を含む材料を用いるようにしてもよい。
【００５８】
また、上記実施形態では、絶縁層２２，２４の材料としてエポキシ樹脂を用いる場合を例に説明したが、絶縁層２２，２４の材料はエポキシ樹脂に限定されるものではない。例えば絶縁層２２，２４の材料として、ポリイミド等を用いてもよい。
【図面の簡単な説明】
【００５９】
【図１】一実施形態による半導体素子搭載用基板を示す断面図及び側面図である。
【図２】一実施形態による半導体素子搭載用基板の製造方法を示す工程図（その１）である。
【図３】一実施形態による半導体素子搭載用基板の製造方法を示す工程図（その２）である。
【図４】一実施形態による半導体素子搭載用基板の製造方法を示す工程図（その３）である。
【図５】一実施形態による半導体素子搭載用基板の製造方法を示す工程図（その４）である。
【図６】一実施形態による半導体素子搭載用基板の製造方法を示す工程図（その５）である。
【図７】一実施形態による半導体素子搭載用基板を用いた半導体装置を示す断面図及び側面図である。
【図８】一実施形態による半導体素子搭載用基板を用いた半導体装置を示す側面図である。
【図９】比較例による半導体素子搭載用基板を示す図（その１）である。
【図１０】比較例による半導体素子搭載用基板を示す図（その２）である。
【符号の説明】
【００６０】
２…半導体素子搭載用基板
４…他の回路基板
６…半導体素子
１０…回路基板
１２…電極
１４…電極
１６…剛性板
１８…接着層
２０…貫通孔
２２…絶縁層
２４…絶縁層
２６…半田バンプ
２８…貫通孔
３０…電極
３２…半田バンプ
３４…アンダーフィル樹脂層
３６…電極
１０２…半導体素子搭載用基板
１０６…半導体素子
１１０…回路基板
１１６…スティフナ
１２０…開口部
１２６…半田バンプ
【図１】
2010129810.tif 000003
【図２】
2010129810.tif 000004
【図３】
2010129810.tif 000005
【図４】
2010129810.tif 000006
【図５】
2010129810.tif 000007
【図６】
2010129810.tif 000008
【図７】
2010129810.tif 000009
【図８】
2010129810.tif 000010
【図９】
2010129810.tif 000011
【図１０】
2010129810.tif 000012