(57)【要約】【課題】暗電流に対する光照射時の電流比の大きな光検出素子、光検出装置及び光検出機能付き表示装置を提供する。【解決手段】基板と、基板上に設けられた第１導電型の第１半導体領域と、第１半導体領域に接して第１半導体領域と同じ平面内に設けられ、第１半導体領域よりも不純物濃度が低い第１導電型の第２半導体領域と、第２半導体領域に接して第２半導体領域と同じ平面内に設けられた第２導電型の第３半導体領域と、第１半導体領域と第２半導体領域と第３半導体領域の上に設けられた絶縁膜と、絶縁膜上に設けられ、第１半導体領域と電気的に接続された第１電極と、絶縁膜上に設けられ、第３半導体領域と電気的に接続された第２電極と、絶縁膜上に設けられ、周縁が第２半導体領域と第３半導体領域との境界を取り囲むように配置され、第１電極と電気的に接続された遮光膜と、を備えたことを特徴とする光検出素子を提供する。【選択図】図１
2010073974.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の主面上に設けられた第１導電型の第１半導体領域と、
前記第１半導体領域に接して前記第１半導体領域と実質的に同じ平面内に設けられ、前記第１半導体領域よりも不純物濃度が低い第１導電型の第２半導体領域と、
前記第２半導体領域に接して前記第２半導体領域と実質的に同じ平面内に設けられた第２導電型の第３半導体領域と、
前記第１半導体領域と前記第２半導体領域と前記第３半導体領域の上に設けられた絶縁膜と、
前記絶縁膜の上に設けられ、前記第１半導体領域と電気的に接続された第１電極と、
前記絶縁膜の上に設けられ、前記第３半導体領域と電気的に接続された第２電極と、
前記絶縁膜の上に設けられ、前記基板の主面に対して垂直な方向からみたときに、周縁が前記第２半導体領域と前記第３半導体領域との境界を取り囲むように配置され、前記第１電極と電気的に接続された遮光膜と、
を備えたことを特徴とする光検出素子。
【請求項２】
前記遮光膜は、その周縁が、前記基板の主面に対して垂直な方向からみたときに、前記第２半導体領域に形成される空乏層を取り囲むように配置されたことを特徴とする請求項１記載の光検出素子。
【請求項３】
前記遮光膜は、その周縁が、前記基板の主面に対して垂直な方向からみたときに、前記第２半導体領域を取り囲むように配置されたことを特徴とする請求項１または２に記載の光検出素子。
【請求項４】
前記第１電極と、前記第２電極と、前記遮光膜と、は、実質的に同一平面内に設けられていることを特徴とする請求項１〜３のいずれか１つに記載の光検出素子。
【請求項５】
前記遮光膜は、前記第１電極と実質的に同一の材料からなることを特徴とする請求項１〜４のいずれか１つに記載の光検出素子。
【請求項６】
前記遮光膜の、前記第２半導体と前記第３半導体との境界に対して平行で、前記基板の主面に対して平行な第１の方向の長さは、前記第１電極の前記第１の方向の長さよりも長いことを特徴とする請求項１記載の光検出素子。
【請求項７】
前記第１半導体領域、前記第２半導体領域及び前記第３半導体領域の少なくともいずれかは、多結晶シリコンからなることを特徴とする請求項１〜６のいずれか１つに記載の光検出素子。
【請求項８】
前記第１導電型はｐ型であり、前記第２導電型はｎ型であることを特徴とする請求項１〜７のいずれか１つに記載の光検出素子。
【請求項９】
第１の方向に延在する複数の走査線と、
前記第１の方向と交差する第２の方向に延在する複数の読み出し線と、
前記複数の走査線のそれぞれと、前記複数の読み出し線のそれぞれと、の交差部分に対応して設けられた複数の光検出要素と、
前記走査線に接続された走査線回路と、
前記読み出し線に接続された読み出し回路と、
を備え、
前記光検出要素のそれぞれは、
前記走査線に接続されたゲートと、
前記読み出し線に接続されたドレインと、
ソースと、
チャネル層と、
を有する第１のトランジスタと、
前記第１のトランジスタの前記ソースに接続された請求項１〜８のいずれか１つに記載の光検出素子と、
を有することを特徴とする光検出装置。
【請求項１０】
第１の方向に延在する複数の走査線と、
前記第１の方向と交差する第２の方向に延在する複数の読み出し線と、
前記複数の走査線のそれぞれと、前記複数の読み出し線のそれぞれと、の交差部分に対応して設けられた複数の光検出要素と、
前記走査線に接続された走査線回路と、
前記読み出し線に接続された読み出し回路と、
前記第１の方向と交差する第２の方向に延在する複数の信号線と、
前記信号線に接続された信号線回路と、
前記複数の走査線のそれぞれと、前記複数の信号線のそれぞれと、の交差部分に対応して設けられ、画素電極を有する複数の表示要素と、
前記画素電極に対向して設けられた対向電極と、
前記画素電極と前記対向電極との間に設けられ、前記画素電極と前記対向電極との間に印加される電圧に応じて光学特性が変化する光学層と、
を備え、
前記光検出要素のそれぞれは、
前記走査線に接続されたゲートと、
前記読み出し線に接続されたドレインと、
ソースと、
チャネル層と、
を有する第１のトランジスタと、
前記第１のトランジスタの前記ソースと接続された請求項１〜８のいずれか１つに記載の光検出素子と、
を有し、
前記光表示要素のそれぞれは、
前記走査線に接続されたゲートと、
前記信号線に接続されたドレインと、
前記画素電極に接続されたソースと、
チャネル層と、
を有する第２のトランジスタを有することを特徴とする光検出機能付き表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光検出素子、光検出装置、及び、光検出機能付き表示装置に関し、具体的には、横型ｐｉｎ構造ダイオード型の光検出素子、これを用いた光検出装置、及び、光検出機能付き表示装置に関する。
【背景技術】
【０００２】
近年、基板上にＣＶＤ法などにより成膜した多結晶シリコンやアモルファスシリコンを用いた光検出素子（例えば、フォトダイオード）の開発が盛んに行われており、フォトダイオードを基板上にマトリクス状に配置することで、平面型の照度検出器が実現されている。液晶ディスプレイ（ＬＣＤ）などに用いられている薄膜トランジスタ（ＴＦＴ）アレイの技術を転用することで、これらのフォトダイオードをガラス基板などの上に形成することができる。  
ＬＣＤなどのアクティブマトリクス型平面表示装置において、画像表示用のＴＦＴと共にフォトダイオードからなる光検出素子を各画素に配置することで、画像を表示する従来の機能に加えて入力機能も付与することができる。具体的には、画素に内蔵した光検出素子により、光ペンからの直接光やバックライト光が表示面上の対象物で反射した光を検出することで、様々な用途の入力機能を有する平面表示装置が可能となる。特に、表示装置にｐｉｎ構造のフォトダイオードからなる光検出素子を組み込んだデバイスにおいては、光検出素子のｐｉｎ構造に逆バイアスを印加することでｉ領域に形成される空乏層に、バックライトなどからの迷光が入射しないよう、遮光膜を形成したフォトダイオードが提案されている（例えば、特許文献１）。
【０００３】
【特許文献１】特開２００６−３３２２８７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、暗電流に対する光照射時の電流比の大きな光検出素子、光検出装置及び光検出機能付き表示装置を提供する。
【課題を解決するための手段】
【０００５】
本発明の一態様によれば、基板と、前記基板の主面上に設けられた第１導電型の第１半導体領域と、前記第１半導体領域に接して前記第１半導体領域と実質的に同じ平面内に設けられ、前記第１半導体領域よりも不純物濃度が低い第１導電型の第２半導体領域と、前記第２半導体領域に接して前記第２半導体領域と実質的に同じ平面内に設けられた第２導電型の第３半導体領域と、前記第１半導体領域と前記第２半導体領域と前記第３半導体領域の上に設けられた絶縁膜と、前記絶縁膜の上に設けられ、前記第１半導体領域と電気的に接続された第１電極と、前記絶縁膜の上に設けられ、前記第３半導体領域と電気的に接続された第２電極と、前記絶縁膜の上に設けられ、前記基板の主面に対して垂直な方向からみたときに、周縁が前記第２半導体領域と前記第３半導体領域との境界を取り囲むように配置され、前記第１電極と電気的に接続された遮光膜と、を備えたことを特徴とする光検出素子が提供される。
【０００６】
また、本発明の別の一態様によれば、第１の方向に延在する複数の走査線と、前記第１の方向と交差する第２の方向に延在する複数の読み出し線と、前記複数の走査線のそれぞれと、前記複数の読み出し線のそれぞれと、の交差部分に対応して設けられた複数の光検出要素と、前記走査線に接続された走査線回路と、前記読み出し線に接続された読み出し回路と、を備え、前記光検出要素のそれぞれは、前記走査線に接続されたゲートと、前記読み出し線に接続されたドレインと、ソースと、チャネル層と、を有する第１のトランジスタと、前記第１のトランジスタの前記ソースに接続された上記の光検出素子と、を有することを特徴とする光検出装置が提供される。
【０００７】
また、本発明の別の一態様によれば、第１の方向に延在する複数の走査線と、前記第１の方向と交差する第２の方向に延在する複数の読み出し線と、前記複数の走査線のそれぞれと、前記複数の読み出し線のそれぞれと、の交差部分に対応して設けられた複数の光検出要素と、前記走査線に接続された走査線回路と、前記読み出し線に接続された読み出し回路と、前記第１の方向と交差する第２の方向に延在する複数の信号線と、前記信号線に接続された信号線回路と、前記複数の走査線のそれぞれと、前記複数の信号線のそれぞれと、の交差部分に対応して設けられ、画素電極を有する複数の表示要素と、前記画素電極に対向して設けられた対向電極と、前記画素電極と前記対向電極との間に設けられ、前記画素電極と前記対向電極との間に印加される電圧に応じて光学特性が変化する光学層と、を備え、前記光検出要素のそれぞれは、前記走査線に接続されたゲートと、前記読み出し線に接続されたドレインと、ソースと、チャネル層と、を有する第１のトランジスタと、前記第１のトランジスタの前記ソースと接続された上記の光検出素子と、を有し、前記光表示要素のそれぞれは、前記走査線に接続されたゲートと、前記信号線に接続されたドレインと、前記画素電極に接続されたソースと、チャネル層と、を有する第２のトランジスタを有することを特徴とする光検出機能付き表示装置が提供される。
【発明の効果】
【０００８】
本発明によれば、暗電流に対する光照射時の電流比の大きな光検出装置、光検出装置及び光検出機能付きの表示装置が提供される。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施の形態について図面を参照して詳細に説明する。  
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。  
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【００１０】
（第１の実施の形態）
図１は、本発明の第１の実施形態に係る光検出素子の構成を例示する模式図である。  
すなわち、同図（ａ）は、同図（ｂ）のＢ−Ｂ’線断面図であり、同図（ｂ）は、同図（ａ）の矢印Ａの方向から見たときの平面図である。
【００１１】
図１に表したように、本発明の第１の実施形態に係る光検出素子１６においては、ガラス基板１上に、プラズマＣＶＤ（Chemical Vapor Deposition）法などにより窒化シリコン（ＳｉＮｘ）または酸化シリコン（ＳｉＯｘ）などからなるアンダーコート層２が、例えば、５０ｎｍ〜２００ｎｍの厚さで成膜される。アンダーコート層２の上に多結晶シリコン膜が５０ｎｍ〜１００ｎｍ程度の厚さで成膜される。
【００１２】
この多結晶シリコン膜は、１×１０１９ｃｍ−３程度の高濃度のボロンがドープされたｐ＋領域３と、１×１０１９ｃｍ−３程度の高濃度のリンがドープされたｎ＋領域５と、ｐ＋領域３とｎ＋領域５との間に設けられ、ｐ＋領域３及びｎ＋領域５と比較して不純物濃度が低いｐ−領域４と、になる。  
なお、ｐ−領域４は、１×１０１５ｃｍ−３〜１×１０１７ｃｍ−３程度の濃度でボロンがドープされていても良い。
【００１３】
このように、実施形態に係る光検出素子１６においては、ｐ＋領域３は、第１導電型を有する第１半導体領域であり、ｎ＋領域５は、第１導電型とは異なる第２導電型を有する第３半導体領域であり、ｐ−領域４は、第２半導体領域となる。
【００１４】
ここで、図１に表したように、基板１の主面に対して平行な平面をＸ−Ｙ平面とし、Ｘ−Ｙ平面に対して垂直な方向をＺ軸とする。そして、本具体例では、ｐ−領域４とｎ＋領域５の境界が略直線であり、ｐ−領域４とｎ＋領域５との境界に対して平行で、Ｚ軸に対して垂直な方向をＹ軸とする。そして、Ｚ軸及びＹ軸に対して垂直な方向をＸ軸とする。
【００１５】
そして、同図に表したように、ｐ−領域４は、空乏層１５と、空乏化していない領域（非空乏化領域）４ａと、を有する。なお、空乏層１５は、ｐ−領域４とｎ＋領域５との境界から、空乏化していない領域４ａの方向（Ｘ軸の負の方向）に伸びている。なお、空乏層１５の長さ（ｐ−領域４とｎ＋領域５との境界から見たときの長さであり、Ｘ軸方向の長さ）は、例えばｐ−領域４やｎ＋領域５の電位によって変化する。
【００１６】
これらの、ｐ＋領域３、ｐ−領域４及びｎ＋領域５を覆うように、例えば、膜厚が５０ｎｍ〜２００ｎｍ程度のシリコン酸化膜６が設けられる。このシリコン酸化膜６の上に、シリコン酸化膜８が、例えば、２００ｎｍ〜６００ｎｍ程度の膜厚で設けられる。
【００１７】
シリコン酸化膜８の上には、例えば、Ｍｏ−Ｗ合金、Ａｌ、Ｍｏ、Ｔｉなどの金属などを、例えば、４００ｎｍ〜６００ｎｍ程度の厚さでスパッタ法や蒸着法などで成膜した後にパターニングすることで、アノード電極９（第１電極）、カソード電極１０（第２電極）及び遮光膜１１が形成される。
【００１８】
アノード電極９は、シリコン酸化膜８及びシリコン酸化膜６に設けられたコンタクト１３を介してｐ＋領域３と接続される。カソード電極１０は、シリコン酸化膜８及びシリコン酸化膜６に設けられたコンタクト１４を介して、ｎ＋領域５と接続される。
【００１９】
そして、本実施形態に係る光検出素子１６においては、遮光膜１１は、アノード電極９と電気的に接続され、ｎ＋領域５とｐ−領域４との境界と平面的に重なり、ｎ＋領域５とｐ−領域４との境界、及び、空乏層１５を覆うように配置される。これにより、遮光膜１１は、バックライトなどからの迷光１８が、ｐ−領域４とｎ＋領域５との境界、及び、空乏層１５に入射しないよう遮光する。
【００２０】
すなわち、遮光膜１１の周縁１１ａは、基板１の主面に対して垂直な方向から見たときに、ｐ−領域４とｎ＋領域５との境界部を取り囲むように配置される。さらに、遮光膜１１の周縁１１ａは、空乏層１５よりも外側に配置される。さらに、遮光膜１１の周縁１１ａは、ｐ−領域４の外側に配置しても良い。これにより、光検出素子１６の光感度の高い部分への迷光１８の入射を遮る。
【００２１】
さらにシリコン酸化膜８、アノード電極９、カソード電極１０及び遮光膜１１を覆うようにシリコン窒化膜１２が成膜される。
【００２２】
ｐ＋領域３とｎ＋領域５とに挟まれたｐ−領域４のＸ軸方向の長さＬｉは、例えば２０μｍである。そして、ｎ＋領域５とｐ−領域４との境界から、遮光膜１１の端部までのＸ軸方向の距離Ｌｂは、例えば５μｍである。また、遮光膜１１の端部とカソード電極１０の端部とのＸ軸方向の間隔Ｌａは、例えば、５μｍである。長さＬｉの方向と直交する向き、すなわち、Ｙ軸方向に関しては、ｐ−領域４の幅Ｗｐは例えば４０μｍであり、遮光膜１１の幅Ｗｓｈは例えば５０μｍであり、カソード電極１０の幅Ｗｃａは例えば４４μｍである。
【００２３】
本実施形態に係る光検出素子１６は、このような構造を有する横型ｐｉｎ構造のフォトダイオードである。なお、光検出素子１６において、検出されるべき入射光１７は、例えば基板１の方向から入射する。そして、迷光１８は、例えば、入射光１７とは異なる方向から入射する。
【００２４】
ここで、図１に表したように、遮光膜１１が、ｐ−領域４とｎ＋領域５との境界を覆いつつ、かつ、アノード電極９と同じ電位とされることで、暗電流に対する光照射時の電流比の大きな光検出素子を提供できる。
【００２５】
本発明の第１の実施形態に係る光検出素子の構成は、以下に説明する実験結果により新たに見いだされた現象に基づいて構築されたものである。
発明者は、遮光膜に印加する電圧が横型ｐｉｎ構造のフォトダイオードの特性に与える影響を詳細に調べた。
【００２６】
図２は、実験例の光検出素子の構成を例示する模式的断面図である。  
図２に表したように、実験に用いたフォトダイオード１６ｔにおいては、基板１上に形成したアンダーコート層の上に、ｐ型半導体層であるｐ＋領域３（ｐ層）と、ｎ型半導体層であるｎ＋領域５（ｎ層）と、ｐ層とｎ層とに平面的に挟まれたｐ−領域４（ｉ層）と、が設けられている。これらのｐ＋領域３、ｐ−領域４及びｎ＋領域５は、多結晶半導体であるポリシリコンにより、同一層で形成されている。
【００２７】
ポリシリコンの上には絶縁薄膜であるシリコン酸化膜６及びシリコン酸化膜８が設けられ、シリコン酸化膜８の上にはアノード電極９及びカソード電極１０が設けられている。アノード電極９は、シリコン酸化膜６及びシリコン酸化膜８に設けられたコンタクト１３を介してｐ＋領域３と電気的に接続されている。カソード電極１０は、シリコン酸化膜６及びシリコン酸化膜８に設けられたコンタクト１４を介してｎ＋領域５と電気的に接続されている。
【００２８】
アノード電極９とカソード電極１０との上には絶縁膜であるシリコン窒化膜１２が設けられ、シリコン窒化膜１２の上には導電膜１１ｔが設けられている。導電膜１１ｔは、透明電極ＩＴＯ（Indium Tin Oxide）である。
【００２９】
ここで、導電膜１１ｔは、ｎ＋領域５とｐ−領域４との境界から、ｐ−領域４の側に広がる空乏層１５と平面的に重なるように配置されているが、アノード電極９及びカソード電極１０とは電気的に絶縁されており、導電膜１１ｔにはこれらの電極とは独立して任意の電圧を印加できる構成となっている。
【００３０】
逆バイアスを印加した状態のフォトダイオードに、検出したい光を照射した際に流れる電流を光電流Ｉｐｈとし、検出したい光を照射しない際に流れる電流を暗電流Ｉｄａｒｋとしたとき、フォトダイオードの特性を示す指標の１つに、暗電流Ｉｄａｒｋに対する光電流Ｉｐｈの大きさである明暗比Ｉｐｈ／Ｉｄａｒｋがある。本実験においては、カソード電極１０に印加する電圧を変えて、明暗比Ｉｐｈ／Ｉｄａｒｋの変化を調べた。
【００３１】
図３は、実験例の光検出素子の特性を例示するグラフ図である。  
同図（ａ）、同図（ｂ）、同図（ｃ）は、アノード電極９をグランドにし、カソード電極１０に印加されるカソード電位Ｖｂを５Ｖと正の一定値にし、導電膜１１ｔに印加する遮光膜電位Ｖｓｈを変えたときの、光電流Ｉｐｈ、暗電流Ｉｄａｒｋ、明暗比Ｉｐｈ／ＩｄａｒｋのＶｓｈ依存性を示す。これらの図において横軸は遮光膜電位Ｖｓｈを示し、同図（ａ）、同図（ｂ）、同図（ｃ）の縦軸は、それぞれ光電流Ｉｐｈ、暗電流Ｉｄａｒｋ、明暗比Ｉｐｈ／Ｉｄａｒｋを示す。
【００３２】
また、同図中のＰ点は、本実験例の光検出素子の遮光膜電位Ｖｓｈが、前述した本発明の第１の実施形態に係る光検出素子の構成として例示した図１の遮光膜電圧と同一の電位条件となる電位値である。  
光電流Ｉｐｈは照射光の強度にほぼ比例するが、ここでは１０００ルクスの光を照射した場合の値を用いている。また、入射光は、導電膜１１ｔの方向から半導体領域に入射する。
【００３３】
図３（ａ）〜（ｃ）に表したように、光電流Ｉｐｈ、暗電流Ｉｄａｒｋともに遮光膜電位Ｖｓｈを負から正に大きくするにしたがって増大している。  
そして、明暗比Ｉｐｈ／Ｉｄａｒｋは、遮光膜電位Ｖｓｈが負から正の小さい値ではほぼ一定であるが、遮光膜電位Ｖｓｈがカソード電位Ｖｂ（この場合５Ｖ）に近い値になるとともに低下する。すなわち、遮光膜電位Ｖｓｈがカソード電位Ｖｂよりも低い電位であり、例えば、負の電位の場合に明暗比Ｉｐｈ／Ｉｄａｒｋの低下を抑制できる。
【００３４】
なお、この現象は、ｐ−領域１０４に広がる空乏層１５の大きさが、カソード電位Ｖｂに伴う横方向電界とともに、遮光膜電位Ｖｓｈに伴う縦方向電界の影響を受けることに起因している推測され、そして、遮光膜電位Ｖｓｈを正の電圧とすることで空乏層１５の体積が増大することが起因していると推測される。
【００３５】
以上のように、明暗比Ｉｐｈ／Ｉｄａｒｋを低下させないためには、導電膜１１ｔにはカソード電極１０のカソード電位Ｖｂよりも低い電位であり、例えば０電位を与える必要があることが見いだされた。
【００３６】
本発明の第１の実施形態に係る光検出素子１６の構成は上記の発見により構築されたものであり、光検出素子１６は、ｐ−領域４とｎ＋領域５との境界を遮光するとともに、アノード電極９と同電位とすることで０電位が与えられる。これにより、バックライトなどからの迷光１８を空乏層１５に入射しないようにして、暗電流Ｉｄａｒｋを低減することができ、明暗比Ｉｐｈ／Ｉｄａｒｋを向上することができる。そして、上記の実験で説明したように、遮光膜１１をアノード電極９と同電位としたことにより、明暗比Ｉｐｈ／Ｉｄａｒｋを大きくすることができる。  
このように、本実施形態に係る光検出素子１６によれば、暗電流に対する光照射時の電流比の大きな光検出素子を提供することができる。
【００３７】
（比較例）
図４は、比較例の光検出素子の構成を表す模式図である。  
すなわち、同図（ａ）は、同図（ｂ）のＢ−Ｂ’線断面であり、同図（ｂ）は、同図（ａ）の矢印Ａの方向から見たときの平面図である。
【００３８】
図４に表したように、比較例の光検出素子１６ｃにおいては、基板１０１上に形成したアンダーコート層１０２の上に、ｐ型半導体層であるｐ＋領域１０３（ｐ層）と、ｎ型半導体層であるｎ＋領域１０５（ｎ層）、ｐ＋領域１０３とｎ＋領域１０５に平面的に挟まれたｐ−領域１０４（ｉ層）が設けられており、多結晶半導体であるポリシリコンにより同一層で形成されている。
【００３９】
このポリシリコンの上には絶縁薄膜であるシリコン酸化膜１０６及びシリコン酸化膜１０８が形成され、シリコン酸化膜１０８の上にはアノード電極１０９とカソード電極１１０とが形成されている。
【００４０】
アノード電極１０９はシリコン酸化膜１０６及びシリコン酸化膜１０８に設けられたコンタクト１１３を介してｐ＋領域１０３と接続され、カソード電極１１０はシリコン酸化膜１０６及びシリコン酸化膜１０８に設けられたコンタクト１１４を介してｎ＋領域１０５と、それぞれ電気的に接続されている。
【００４１】
アノード電極１０９に対してカソード電極１１０に正の電圧を印加することで、ｐｉｎ構造のフォトダイオードに逆バイアスが印加され、ｎ＋領域１０５とｐ−領域１０４との境界からｐ−領域１０４の側に空乏層１１５が広がる。  
比較例の光検出素子１６ｃにおいては、ｎ＋領域１０５とｐ−領域１０４との境界からｐ−領域１０４の側を覆うように配置された遮光膜１１１は、カソード電極１１０と電気的に接続されており、バックライトなどからの迷光１８が空乏層１１５に入射しないよう遮光する役割を果たしている。
【００４２】
しかし、このような構造の光検出素子においては、空乏層１１５の上に配置された遮光膜１１１にはカソード電極１１０に印加されるバイアス電圧Ｖｂと同一の電圧が印加されることになるため、遮光膜１１１の電位が空乏層１１５に電気的に影響を与えるため、光センサの特性が劣化してしまう、という問題がある。すなわち、暗電流に対する光照射時の電流比が小さい。
【００４３】
これに対し、既に説明したように、本発明の第１の実施形態に係る光検出素子１６では、遮光膜１１が、アノード電極９と同じ電位とされつつ、ｐ−領域４とｎ＋領域５との境界を覆うように設けられているので、暗電流に対する光照射時の電流比の大きな光検出素子を提供できる。
【００４４】
図５は、本発明の第１の実施形態に係る別の光検出素子の構成を例示する模式的断面図である。  
図５に表したように、本発明の第１の実施形態に係る別の光検出素子１６ａにおいては、遮光膜１１のＹ軸方向の幅Ｗｓｈが、アノード電極９のＹ軸方向の幅Ｗｃａと同じとされている。これ以外は、光検出素子１６と同じなので説明を省略する。
【００４５】
光検出素子１６ａにおいては、遮光膜１１のＹ軸方向の幅は、アノード電極９のＹ軸方向の幅と同じであり、遮光膜１１が、アノード電極９がＸ軸方向に延在して形成されてなる構造である。このような構造を有する光検出素子１６ａにおいても、遮光膜１１が、アノード電極９と同じ電位とされつつ、ｐ−領域４とｎ＋領域５との境界を覆うように設けられているので、暗電流に対する光照射時の電流比の大きな光検出素子を提供できる。
【００４６】
なお、本実施形態に係る光検出素子１６、１６ａにおいては、遮光膜１１の周縁１１ａは、ｐ−領域４とｎ＋領域５との境界を取り囲むように配置され、遮光膜１１はこの境界を覆い、この境界に光が入射しないようにすることができる。これにより、暗電流を低下させ、暗電流に対する光照射時の電流比を大きくすることができる。
【００４７】
そして、遮光膜１１の周縁１１ａは、基板１の主面に対して垂直な方向から見たときに、ｐ−領域４に形成される空乏層１５を取り囲むように配置されることが望ましい。これにより、さらに、暗電流に対する光照射時の電流比を大きくできる。
【００４８】
また、遮光膜１１の周縁１１ａは、基板１の主面に対して垂直な方向から見たときに、ｐ−領域４を取り囲むように配置されることがさらに望ましい。このとき、遮光膜１１の面積はさらに大きくなり、ｐ−領域４及びｎ＋領域５との境界と、空乏層１５とが、遮光膜１１で覆われるだけでなく、それらの周囲も一緒に覆うことで、さらに遮光性が高まり、さらに、暗電流に対する光照射時の電流比を大きくすることができる。
【００４９】
なお、図１及び図５に例示した本実施形態に係る光検出素子１６、１６ａにおいては、ｐ−領域４とｎ＋領域５との境界は、Ｙ軸方向に平行な直線とされる例であるが、本発明はこれには限らず、ｐ−領域４とｎ＋領域５との境界は、任意の形状を有することができる。例えば、ｐ−領域４とｎ＋領域５との境界は、長方形の連続する２つの辺の形状（「Ｌ字型」）や、長方形の連続する３つの辺の形状や、連続する任意の多角形の辺の形状や、円弧の形状などとすることができる。また、本実施形態に係る光検出素子１６、１６ａにおいては、ｐ＋領域３、ｐ−領域４及びｎ＋領域５は、直線上に配置されているが、これらの配置も任意であり、例えば、ｐ＋領域３の少なくとも一部を取り囲むように、ｐ−領域４とｎ＋領域５とが配置されても良い。  
これらいずれの場合も、ｐ−領域４とｎ＋領域５との境界は、遮光膜１１により覆われる。
【００５０】
本実施形態に係る光検出素子１６、１６ａは、例えば、光検出装置及び光検出機能付き表示装置などに応用することができる。
【００５１】
（第２の実施の形態）
図６は、本発明の第２の実施形態に係る光検出装置の構成を例示する模式図である。  
図６に表したように、本実施形態に係る光検出装置２６０は、第１の方向に延在する複数の走査線Ｌｉと、前記第１の方向と交差する第２の方向に延在する複数の読み出し線Ｄｊと、複数の走査線Ｌｉのそれぞれと、複数の読み出し線Ｄｊのそれぞれと、の交差部分に対応して設けられた複数の光検出要素２２０と、走査線Ｌｉのそれぞれに接続された走査線回路２１２と、前記読み出し線Ｄｊのそれぞれに接続された読み出し回路２１１と、電源線２１３と、を備えている。なお、ｉ及びｊのそれぞれは２以上の整数である。  
すなわち、光検出装置２６０は、複数の光検出要素２２０（破線で囲まれた部分）を有する。
【００５２】
光検出要素２２０のそれぞれは、走査線Ｌｉに接続されたゲート２０４Ｇと、電源線２１３に接続されたドレイン２０４Ｄと、ソース２０４Ｓと、チャネル層（図示しない）と、を有するリセット用トランジスタ２０４（第１のトランジスタ）と、リセット用トランジスタ２０４のソース２０４Ｓに接続された光検出素子１６と、蓄積容量２１４と、増幅回路２１５と、を有する。
【００５３】
この場合、光検出素子１６のカソード電極１０が、リセット用トランジスタ２０４のソース２０４Ｓと接続されている。そして、光検出素子１６のアノード電極９は共通端子２０７に接続される。
また、蓄積容量２１４の一端は光検出素子１６のカソード電極１０と、他端は共通端子２０７と接続されている。増幅回路２１５の入力端子は、光検出素子１６のカソード電極１０と、出力端子は、読み出し線Ｄｊと接続されている。
【００５４】
なお、本具体例では光検出素子１６を用いているが、光検出素子１６ａを用いても良い。すなわち、本実施形態に係る光検出装置２６０は、第１の実施形態に係る光検出素子１６、１６ａの少なくともいずれかを用いることができる。
【００５５】
上記の走査線Ｌｉ、読み出し線Ｄｊ及び光検出要素２２０は、例えば、ガラス等からなるの基板２００の上に設けることができる。光検出用トランジスタ２０４には、例えば多結晶シリコンからなる薄膜トランジスタ（ＴＦＴ）を用いることができる。また、走査線回路２１２及び読み出し回路２１１のそれぞれの少なくとも一部は、周辺回路として、上記の基板２００上に設けることができ、または、基板２００とは別の基板上に設けることもできる。
【００５６】
本実施形態に係る光検出装置２６０の動作について説明する。  
電源線２１３にはカソード電位が、共通端子２０７にはグランド電位が印加されている。走査線Ｌｉは走査線回路２１２によって、線順次に１本ずつ選択され、リセット用トランジスタ２０４を介してカソード電極１０にカソード電位が印加される。アノード電極９はグランド電位となっているため、光検出素子１６には逆バイアス電圧が印加される。この状態で光検出素子１６に光が照射されると、光照射量に応じた光電流が流れ、蓄積容量２１４に電荷が蓄積される。
【００５７】
続いて、増幅回路２１５を第２の走査線（図示せず）により線順次に選択し、読み出し回路２１１により読み出し線Ｄｊの電圧を線順次に読み出すことにより、走査線Ｌｉと読み出し線Ｄｊとの交点位置ｉ，ｊにある光検出要素２２０の照射光に対応する、蓄積容量２１４に蓄積された電荷を読み出すことができる。
【００５８】
このようにして、複数の光検出要素２２０を、例えば２次元的に配列させた光検出装置２６０により、２次元的に照射される光の強度分布を検出することができ、２次元光センサとして使用することができる。
【００５９】
本実施形態に係る光検出装置２６０においては、本発明の第１の実施形態に係る光検出素子１６、１６ａの少なくともいずれかを用いることで、暗電流に対する光照射時の電流比の大きな光検出装置が提供できる。
【００６０】
（第３の実施の形態）
図７は、本発明の第３の実施形態に係る表示装置の構成を例示する模式図である。  
図７に表したように、本発明の第３の実施形態に係る光検出機能付き表示装置３６０は、第１の方向に延在する複数の走査線Ｌｉと、前記第１の方向と交差する第２の方向に延在する複数の読み出し線Ｄｊと、前記複数の走査線Ｌｉのそれぞれと、前記複数の読み出し線Ｄｊのそれぞれと、の交差部分に対応して設けられた複数の光検出要素２２０（破線で囲まれた部分）と、前記走査線Ｌｉに接続された走査線回路２１２と、前記読み出し線Ｄｊに接続された読み出し回路２１１と、を備える。
【００６１】
さらに、表示装置３６０は、前記第１の方向に延在する複数の表示走査線Ｓｉと、前記第１の方向と交差する第２の方向に延在する複数の信号線Ｗｊと、前記表示走査線Ｓｉに接続された表示走査線回路３１４と、前記信号線Ｗｊに接続された信号線回路３１３と、前記複数の表示走査線Ｓｉのそれぞれと、前記複数の信号線Ｗｊのそれぞれと、の交差部分に対応して設けられ、画素電極３４０を有する複数の表示要素３３０（破線で囲まれた部分）と、前記画素電極３４０に対向して設けられた対向電極３３２と、前記画素電極３４０と前記対向電極３３２との間に設けられ、前記画素電極３４０と前記対向電極３３２との間に印加される電圧に応じて光学特性が変化する光学層３３１と、をさらに備える。
【００６２】
このように、光検出機能付き表示装置３６０は、複数の光検出要素２２０と、複数の表示要素３３０と、を有する。
なお、本具体例においては、表示走査線Ｓｉを走査線Ｌｉとは別に設けている。
【００６３】
光検出要素２２０は、第２の実施形態に係る光検出装置２６０の場合と同様とすることができるので説明を省略する。  
表示要素３３０のそれぞれは、表示走査線Ｓｉに接続されたゲート３０３Ｇと、信号線Ｗｊに接続されたドレイン３０３Ｄと、画素電極３４０に接続されたソース３０３Ｓと、チャネル層（図示しない）と、を有する表示用トランジスタ３０３（第２のトランジスタ）を有する。  
本具体例では、表示要素３３０のそれぞれは、さらに、表示用トランジスタ３０３のソース３０３Ｓに接続された第２の蓄積容量３３５を有している。
【００６４】
表示要素３３０における光学層３３１には、例えば、液晶を用いることができる。ただし、本発明はこれに限らず、光学層３３１は、画素電極３４０と対向電極３３２との間に印加される電圧に基づいて光学特性が変化すれば良く、例えば、有機ＥＬを用いることができる。
【００６５】
表示要素３３０において、画素電極３４０と対向して設けられる対向電極３３２は、上記の基板３００に設けることができる。そして、光学層３３１として液晶を用いる場合には、基板３００に対して略並行に別の対向基板が設けられ、その間に液晶が挟持される。そして、例えば、画素電極３４０と対向電極３３２は、基板３００の上に櫛歯状に設けられ、画素電極３４０と対向電極３３２との間の電圧によって発生する電界によって、液晶の配列方向を変化させて表示を行う。このときは、液晶は、主に、基板３００に対して並行な平面内で配列を変化させる。
【００６６】
また、表示要素３３０において、画素電極３４０と対向して設けられる対向電極３３２は、基板３００と対向して設けられる対向基板に設けることができる。このときの対向電極３３２は、対向基板の上の共通電極として設けられる。そして、光学層３３１として液晶を用いる場合には、これらの基板の間に液晶が挟持される。そして、画素電極３４０と対向電極３３２との間の電圧によって、液晶の配列方向を変化させて表示を行う。このとき、液晶には、例えば、ツイステッドネマティックモードの液晶を用いることができる。このように、対向電極３３２が、走査線Ｌｉ、読み出し線Ｄｊ及び光検出要素２２０が設けられる基板３００とは別の対向基板に設けられ、各表示要素３３０において、対向電極３３２が共通して設けられていても良い。このように、表示要素３３０の少なくとも一部は、走査線Ｌｉ、読み出し線Ｄｊ及び光検出要素２２０が設けられる基板３００の上に設けられる。
【００６７】
上記の走査線Ｌｉ、読み出し線Ｄｊ、信号線Ｗｊ、光検出要素２２０、表示要素３３０のそれぞれの少なくとも一部は、ガラス等からなる基板３００上に設けることができる。リセット用トランジスタ２０４及び表示用トランジスタ３０３には、例えば、多結晶シリコンからなる薄膜トランジスタ（ＴＦＴ）を用いることができる。また、走査線回路２１２、読み出し回路２１１、表示走査線回路３１４、及び信号線回路３１３のそれぞれの少なくとも一部は、周辺回路として、上記の基板３００上に設けることができ、また、基板３００とは別の基板上に設けることができる。
【００６８】
光検出要素２２０、走査線回路２１２及び読み出し回路２１１の動作については第２の実施形態に係る光検出装置２６０の場合と同様とすることができるので説明を省略する。
【００６９】
表示要素３３０のそれぞれにおいては、走査線回路２１２により表示用トランジスタ３０３を線順次でオンにし、それに同期して、信号線回路３１３から各表示要素３３０の画素電極３４０に所望の電荷を書き込み、光学層に所望の電圧を印加し、表示を行う。
本実施形態に係る検出機能付き表示装置３６０においては、光検出要素２２０のそれぞれに、本実施形態に係る光検出素子の少なくともいずれかを用いることにより、暗電流に対する光照射時の電流比の大きな光検出を可能とした光検出機能付き表示装置を提供できる。
【００７０】
なお、本実施形態に係る光検出機能付き表示装置３６０において、各光検出要素２２０の光検出素子１６の部分に異なる分光特性を有する複数の着色層（例えばカラーフィルタ）を設けることにより、カラー画像を入力できる光検出機能付き表示装置を構成することもできる。なお、この場合、表示要素３３０用に設けられるカラーフィルタが、光検出素子１６に設けられる異なる分光特性を有する複数の着色層を兼用しても良い。
【００７１】
なお、上記において、第１導電型をｐ型とし、第２導電型をｎ型としたが、これらは相互に入れ替えが可能である。すなわち、第１導電型をｎ型とし、第２導電型をｐ型とし、例えば、第１半導体領域をｎ＋領域とし、第２半導体領域をｎ−領域とし、第３半導体領域をｐ＋領域としても良い。この場合も、遮光層１１は、第２半導体領域と第３半導体領域との境界を覆い遮光し、第１半導体領域に接続された電極と同じ電位とされる。
【００７２】
また、本実施形態に係る光検出機能付き表示装置３６０において、光検出素子１６への光の照射は、例えば、光ペン等からの光や、周囲からの照明光や、表示装置におけるバックライトからの照明が対象物で反射した光などとすることができる。これにより、様々な用途の光検出機能付き表示装置が実現できる。
【００７３】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、光検出素子、光検出装置及び光検出機能付き表示装置を構成する各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。  
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
【００７４】
その他、本発明の実施の形態として上述した光検出素子、光検出装置及び光検出機能付き表示装置を基にして、当業者が適宜設計変更して実施し得る全ての光検出素子、光検出装置及び光検出機能付き表示装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
【００７５】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【図面の簡単な説明】
【００７６】
【図１】本発明の第１の実施形態に係る光検出素子の構成を例示する模式図である。
【図２】実験例の光検出素子の構成を例示する模式的断面図である。
【図３】実験例の光検出素子の特性を例示するグラフ図である。
【図４】比較例の光検出素子の構成を表す模式図である。
【図５】本発明の第１の実施形態に係る別の光検出素子の構成を例示する模式的断面図である。
【図６】本発明の第２の実施形態に係る光検出装置の構成を例示する模式図である。
【図７】本発明の第３の実施形態に係る表示装置の構成を例示する模式図である。
【符号の説明】
【００７７】
１、１０１  基板
２、１０２  アンダーコート層
３、１０３  ｐ＋領域（第１の半導体領域）
４、１０４  ｐ−領域（第２の半導体領域）
４ａ、１０４ａ  非空乏化領域
５、１０５  ｎ＋領域（第３の半導体領域）
６、１０６  シリコン酸化膜
８、１０８  シリコン酸化膜
９、１０９  アノード電極、
１０、１１０  カソード電極
１１、１１１  遮光膜
１１ａ、１１１ａ  周縁
１１ｔ  導電膜
１２、１１２  シリコン窒化膜
１３、１１３  コンタクト
１４、１１４  コンタクト
１５、１１５  空乏層
１６、１６ａ、１６ｃ  光検出素子
１６ｔ  フォトダイオード
１７  入射光
１８  迷光
２００  基板
２０４  リセット用トランジスタ（第１のトランジスタ）
２０４Ｄ  ドレイン
２０４Ｇ  ゲート
２０４Ｓ  ソース
２０７  共通端子
２１１  読み出し回路
２１２  走査線回路
２１３  電源線
２１４  蓄積容量
２１５  増幅回路
２２０  光検出要素
２６０  光検出装置
３００  基板
３０３  表示用トランジスタ(第２のトランジスタ）
３０３Ｄ  ドレイン
３０３Ｇ  ゲート
３０３Ｓ  ソース
３１３  信号線回路
３１４  表示走査線回路
３３０  表示要素
３３１  光学層
３３２  対向電極、
３３５  第２の蓄積容量
３４０  画素電極
３６０  光検出機能付き表示装置
【図１】
2010073974.tif 000003
【図２】
2010073974.tif 000004
【図３】
2010073974.tif 000005
【図４】
2010073974.tif 000006
【図５】
2010073974.tif 000007
【図６】
2010073974.tif 000008
【図７】
2010073974.tif 000009