(57)【要約】【課題】等価直列抵抗ＥＳＲ（Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉｅｓ  Ｒｅｓｉｓｔａｎｃｅ）を低減することができるコンデンサを提供する。【解決手段】コンデンサは、（ａ）一対の電極層１５，１７と、（ｂ）一対の電極層１５，１７の間に配置された誘電体層１６と、（ｃ）一対の電極層１５，１７にそれぞれ接続された一対の引き出し電極３０ｓ，３２；３０ｔ，３４とを備える。一方の電極層１５は、電極層１５，１７及び誘電体層１６が積層された方向から透視したとき、（ｉ）一対の電極層１５，１７が誘電体層１６を介して対向する容量発生部に重なる中心部１５ｐと、（ii）中心部から外側に延在し、かつ中心部を全周に渡って連続的に取り囲む外周部１５ｑとを有する。一方の引き出し電極３０ｓは、一方の電極層１５の外周部１５ｓに１箇所で接続され、当該接続面は中心部１５ｐを全周に渡って連続的に取り囲む。【選択図】図１
2010021234.tif 000002
【特許請求の範囲】
【請求項１】
一対の電極層と、
該一対の電極層の間に配置された誘電体層と、
前記電極層にそれぞれ接続された一対の引き出し電極と、
を備えたコンデンサであって、
一方の前記電極層は、前記電極層及び前記誘電体層の積層方向から透視したとき、前記一対の電極層が前記誘電体層を介して対向する容量発生部に重なる中心部と、該中心部から外側に延在し、かつ前記中心部を全周に渡って連続的に取り囲む外周部とを有し、
一方の前記引き出し電極は、前記一方の電極層の前記外周部に１箇所で接続され、当該接続面は前記中心部を全周に渡って連続的に取り囲むことを特徴とする、コンデンサ。
【請求項２】
一対の電極層と、
該一対の電極層の間に配置された誘電体層と、
前記電極層にそれぞれ接続された一対の引き出し電極と、
を備えたコンデンサであって、
一方の前記電極層は、前記電極層及び前記誘電体層の積層方向から透視したとき、前記一対の電極層が前記誘電体層を介して対向する容量発生部に重なる中心部と、該中心部から外側に延在し、かつ前記中心部を全周に渡って連続的に取り囲む外周部とを有し、
一方の前記引き出し電極は、前記一方の電極層の前記外周部に２か所以上で接続され、当該接続面は前記中心部の周囲に等間隔に配置されていることを特徴とする、コンデンサ。
【請求項３】
他方の前記電極層と前記容量発生部とが、複数に分割され、
前記積層方向から透視したとき、前記容量発生部と前記接続面とが、格子状又は千鳥状に交互に配置されていることを特徴とする、請求項２に記載のコンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はコンデンサに関し、特に可変コンデンサに好適な、コンデンサの構造に関する。
【背景技術】
【０００２】
従来、一対の電極層の間に誘電体層が配置された構造のコンデンサが種々提案されている。
【０００３】
例えば図２０の断面図に示す可変コンデンサは、支持基板１上に、下部電極層２、誘電体層３、上部電極層４及び保護層５が積層され、下部電極層２及び上部電極層４の間に誘電体層３が配置された平行平板型の可変コンデンサである。誘電体層３には、（Ｂａ，Ｓｒ）ＴｉＯ３などの容量変化率の高い強誘電体系薄膜材料が用いられる。下部電極層２及び上部電極層４には、誘電体層３の誘電体薄膜形成時の高温酸化雰囲気に対する耐性はあるが比抵抗の高いＰｔなどが用いられる。下部電極層２及び上部電極層４は、それぞれ、保護層５に形成された単一のスルーホール（貫通孔）に配置された半田ボールや金属バンプなどの外部端子６，７を介して、外部回路に接続される（例えば、特許文献１参照）。
【特許文献１】特開２００２−３２９６４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
理想的なコンデンサならば、周波数が高くなるとインピーダンスは低くなる。しかし、実際のコンデンサでは、ある周波数までは、周波数が高くなるにつれてインピーダンスが次第に低くなるものの、ある周波数を越えると、周波数が高くなるにつれてインピーダンスが次第に高くなる。インピーダンスの最下点は、等価直列抵抗（Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉｅｓ  Ｒｅｓｉｓｔａｎｃｅ、以下「ＥＳＲ」と言う。）と呼ばれている。
【０００５】
例えば、高周波用可変コンデンサに、図２０のように下部電極層２から外部端子６で引き出す構造を採用すると、ＥＳＲが大きくなり、ＥＳＲの影響により高周波帯での損失が増大する問題点がある。
【０００６】
すなわち、高周波用可変コンデンサは、容量密度が高ければ高いほどよい一般の薄膜コンデンサとは異なり、数ｐＦから十数ｐＦの容量値が１０Ｖ以下の制御電圧で数十％の可変率を有することが要求される。必要な容量発生部の面積は、３０μｍ×３０μｍより小さく、数十から数百μｍ２であり、高い加工精度が要求される。
【０００７】
下部電極層を外部接続端子と接続するための引き出し電極用スルーホールは、従来は、後述する比較例の図１７〜図１９、特に図１７（ｃ）及び図１９（ｂ）において符号２２ｑで示すように、容量発生部よりも下部電極用外部接続端子に近い方にのみ形成されている。
【０００８】
可変コンデンサの高周波での損失は、誘電ロス以外に、導電ロスにも強く影響を受ける。特に、低容量素子になると容量発生部が小さくなる影響で、引き出し電極と上下の電極層との接続部の面積が狭くなるなどして配線抵抗が増大するため、特性劣化（高周波での損失増大）が起こる。
【０００９】
上下の電極層、特に下部電極材料は誘電体薄膜形成時の高温酸化雰囲気での耐性があるＰｔやＰｄなどを用いるが、これらは比抵抗の高い材料である。
【００１０】
以上の観点から、導電ロスが少なくなるような素子構造が求められる。
【００１１】
本発明は、かかる実情に鑑み、ＥＳＲを低減することができるコンデンサを提供しようとするものである。
【課題を解決するための手段】
【００１２】
本発明は、上記課題を解決するために、以下のように構成したコンデンサを提供する。
【００１３】
コンデンサは、（ａ）一対の電極層と、（ｂ）該一対の電極層の間に配置された誘電体層と、（ｃ）前記電極層にそれぞれ接続された一対の引き出し電極とを備える。一方の前記電極層は、前記電極層及び前記誘電体層の積層方向から透視したとき、（ｉ）前記一対の電極層が前記誘電体層を介して対向する容量発生部に重なる中心部と、（ii）該中心部から外側に延在し、かつ前記中心部を全周に渡って連続的に取り囲む外周部とを有する。一方の前記引き出し電極は、前記一方の電極層の前記外周部に１箇所で接続され、当該接続面は前記中心部を全周に渡って連続的に取り囲む。
【００１４】
上記構成によれば、コンデンサの一対の電極層の間に高周波電圧が印加されると、一方の電極層において、電流は、外周部に形成された一方の引き出し電極との接続面と中心部との間を、放射状にかつ均等に流れる。一方の電極層において、中心部と一方の引き出し電極との接続面との間の電流パスが増え、導電ロスが小さくなるため、ＥＳＲを低減し、高周波帯での損失が低減することができる。
【００１５】
また、本発明は、上記課題を解決するために、以下のように構成した他のコンデンサを提供する。
【００１６】
コンデンサは、（ａ）一対の電極層と、（ｂ）該一対の電極層の間に配置された誘電体層と、（ｃ）前記電極層にそれぞれ接続された一対の引き出し電極とを備える。一方の前記電極層は、前記電極層及び前記誘電体層の積層方向から透視したとき、（ｉ）前記一対の電極層が前記誘電体層を介して対向する容量発生部に重なる中心部と、（ii）該中心部から外側に延在し、かつ前記中心部を全周に渡って連続的に取り囲む外周部とを有する。一方の前記引き出し電極は、前記一方の電極層の前記外周部に２か所以上で接続され、当該接続面は前記中心部の周囲に等間隔に配置されている。
【００１７】
上記構成によれば、コンデンサの一対の電極層の間に高周波電圧が印加されると、一方の電極層において、電流は、外周部に形成された一方の引き出し電極との接続面と中心部との間を、略放射状にかつ略均等に流れる。一方の電極層において、中心部と一方の引き出し電極との接続面との間の電流パスが増え、導電ロスが小さくなるため、ＥＳＲを低減し、高周波帯での損失が低減することができる。
【００１８】
好ましくは、他方の前記電極層と前記容量発生部とが、複数に分割される。前記積層方向から透視したとき、前記容量発生部と前記接続面とが、格子状又は千鳥状に交互に配置されている。
【００１９】
この場合、他方の電極層と容量発生部とを複数に分割することにより、他方の電極層と容量発生部とが１だけの場合よりも、電流パスが増え、導電ロスが小さくなるため、さらにＥＳＲが低減でき、高周波帯での損失が一層低減できる。
【発明の効果】
【００２０】
本発明のコンデンサは、ＥＳＲを低減することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態について、図１〜図１９を参照しながら説明する。
【００２２】
＜実施例１＞  実施例１の可変コンデンサ１０について、図１〜図８を参照しながら説明する。図１及び図２は、製造工程を示す断面図である。図３〜図８は、製造途中の要部平面図である。図１及び図２は、図３〜図８の線Ａ−Ａに沿って切断した断面図である。
【００２３】
まず、実施例１の可変コンデンサ１０の概要を説明する。
【００２４】
図２（ｈ）の断面図に示すように、実施例１の可変コンデンサ１０は、基板１２上に、上部電極層１７と下部電極層１５との間に誘電体層１６が挟まれたキャパシタ構造を有し、上部電極層１７と下部電極層１５とは、それぞれ、引き出し電極３０ａ，３２；３０ｂ，３４を介して、外部電極３２ｓ，３４ｓに電気的に接続されている。
【００２５】
積層方向から透視すると、図３の平面図に示すように、下部電極層１５は、上部電極層１７と下部電極層１５とが誘電体層１６を介して対向する容量発生部１８に重なる中心部１５ｐと、中心部１５ｐから外側に延在し、中心部１５ｐを全周に渡って連続的に取り囲む外周部１５ｑとを有している。積層方向から透視すると、下部電極層１５の中心部１５ｐは上部電極層１７に重なる部分であり、下部電極層１５の外周部１５ｑは、円形の下部電極層１５のうち円形の中心部１５ｐ以外のドーナツ状の部分である。
【００２６】
そして、図２（ｈ）の断面図と図４の要部平面図とに示すように、下部電極層１５の外周部１５ｑに、下部電極層１５と外部電極３４ｓとの間を接続する引き出し電極３０ｂが１箇所で接続され、引き出し電極３０ｂとの接続面１５ｓは、中心部１５ｐの外側を全周に渡って連続的に取り囲むように延在している。
【００２７】
これにより、コンデンサの一対の電極層１５，１７の間に高周波電圧が印加されると、下部電極層１５において、電流は、外周部１５ｑに形成された引き出し電極３０ｂとの接続面１５ｓと中心部１５ｐとの間を、放射状にかつ均等に流れる。
【００２８】
また、変形例１として、図４の代わりに、図５の要部平面図に示すように、積層方向から透視したときに、下部電極層１５の外周部１５ｑに、下部電極層１５と外部電極３４ｓとの間を接続する引き出し電極が４か所以上（図５では４か所）に分割して接続され、接続面１５ｋは、中心部１５ｐを中心に、中心部１５ｐのまわりに等間隔に（図５では９０度ごとに）配置されている。
【００２９】
この変形例１において、電極層１５，１７の間に高周波電圧が印加されると、下部電極層１５において、電流は、外周部１５ｑに形成された引き出し電極との接続面と中心部１５ｐとの間を、略放射状にかつ略均等に流れる。
【００３０】
このように、下部電極層１５の外周部１５ｑに、引き出し電極とを接続する接続面１５ｓ，１５ｋを、中心部１５ｐの周りに、ドーナツ状に配置し、あるいは４以上の等間隔に分割して配置することにより、キャパシタ構造と外部電極との間の相対的に比抵抗の高い下部電極層１５における電流パスを増加させて電流を分散させ、導電ロスを小さくすることで、ＥＳＲを低減でき、高周波帯での損失を低減できる。
【００３１】
次に、実施例１の可変コンデンサ１０の製造工程及び作製例について、説明する。
【００３２】
（１）まず、図１（ａ）に示すように、基板１２上に、密着層１４、下部電極層１５、誘電体層１６、上部電極層１７を積層する。
【００３３】
作製例では、表面にＳｉＯ２膜が形成されたＳｉＯ２／Ｓｉ基板１２上に、化学溶液堆積（ＣＳＤ）法により、密着層１４として、Ｂａ０．７Ｓｒ０．３ＴｉＯ３（ＢＳＴ）薄膜を形成した。具体的には、化学量論組成のＢＳＴ原料溶液を基板１２のＳｉＯ２膜上に塗布し、乾燥させ、６５０℃、３０ｍｉｎの熱処理により結晶化させて、ＢＳＴ薄膜を得た。次いで、密着層１４のＢＳＴ薄膜上にスパッタリング法により膜厚３００ｎｍのＰｔ膜を成膜し、下部電極層１５とした。次いで、下部電極層１５上に、誘電体層１６として、密着層１４のＢＳＴ薄膜と同様にＣＳＤ法によりＢＳＴ薄膜を形成した。すなわち、原料溶液を下部電極層１５のＰｔ膜上に塗布し、３００〜４００℃で乾燥させ、６５０℃、３０ｍｉｎの熱処理により結晶化させてＢＳＴ薄膜を得た。次いで、誘電体層１６のＢＳＴ薄膜上に、スパッタリング法で膜厚３００ｎｍのＰｔ膜を成膜し、上部電極層１７とした。
【００３４】
（２）次に、図１（ｂ）に示すように、各層１４〜１７をパターニングして、容量発生部１８を形成する。このとき、図３の要部平面図に示すように、積層方向から見ると、上部電極層１７よりも大きく誘電体層１６が形成され、誘電体層１６よりも大きく下部電極層１５が形成されている。容量発生部１８は、上部電極層１７と下部電極層１５とが誘電体層１６を介して対向する部分、すなわち、図３において上部電極層１７に重なる部分である。下部電極層１５は、積層方向から見ると、容量発生部１８、すなわち上部電極層１７に重なる中心部１５ｐと、中心部１５ｐから外側に延在し、かつ中心部１５ｐを全周に渡って連続的に取り囲む外周部１５ｑとを有している。
【００３５】
作製例では、レジストマスクを形成した後、イオンミリング法により上部電極層１７とその下の誘電体層１６、下部電極層１５を順次ドライエッチングした。これを、キャパシタ構造とする。次いで、上記のキャパシタ構造を８００℃、３０ｍｉｎの条件で熱処理した。
【００３６】
（３）次に、図１（ｃ）に示すように、絶縁保護膜２０と、１層目の有機保護膜２２とを形成する。１層目の有機保護膜２２には、上部電極層１７の上に貫通孔２２ａを形成し、下部電極層１５の外周部１５ｑの上に貫通孔２２ｂを形成する。
【００３７】
図４の要部平面図に示すように、積層方向から見たとき、貫通孔２２ｂは、貫通孔２２ａの周囲を全周に渡って連続的に取り囲み、貫通孔２２ａを中心に点対称（回転対称）となるように、ドーナツ状に形成する。
【００３８】
変形例１では、図５の要部平面図に示すように、下部電極層１５の外周部１５ｑの上に形成する貫通孔２２ｃを、貫通孔２２ａを中心に４箇所又はそれ以上に分割し、貫通孔２２ａを中心に等間隔に形成する。
【００３９】
作製例では、キャパシタ構造の上面及び側面を覆うように、スパッタリング法により膜厚３００ｎｍの窒化シリコン（ＳｉＮＸ）膜を成膜し、無機の絶縁保護膜２０とした。次いで、絶縁保護膜２０のＳｉＮＸ膜上に、感光性樹脂材料をスピンコートで塗布し、乾燥後、露光、現像工程を経てキュアを行い、貫通孔２２ａ，２２ｂを有する第１の有機保護膜２２として、膜厚２μｍのポリイミド膜を得た。
【００４０】
（４）次に、図１（ｄ）に示すように、１層目の有機保護膜２２の貫通孔２２ａ，２２ｂの底面に露出している部分の絶縁保護膜２０を除去し、その下の部分の上部電極層１７及び下部電極層１５の一部１７ｓ，１５ｓを露出させる。
【００４１】
作製例では、１層目の有機保護膜２２であるポリイミド膜をマスクとして、ＣＨＦ３ガスを用いて、矢印２３で示すように貫通孔２２ａ，２２ｂを介して絶縁保護膜２０のＳｉＮＸ膜をドライエッチングし、上部電極層１７及び下部電極層１５のＰｔ膜の一部１７ｓ，１５ｓを露出させる。
【００４２】
（５）次いで、図２（ｅ）に示すように、上下電極引き出し用スルーホール埋め込み用電極膜３０ａ，３０ｂを形成する。このとき、図６の要部平面図に示すように、積層方向から見ると、上部電極層１７に接続された電極膜３０ａの周りに、下部電極層１５に接続された電極膜３０ｂがドーナツ状に形成される。
【００４３】
変形例１では、図示していないが、積層方向から見ると、上部電極層１７に接続された電極膜の周りに、下部電極層１５ｂに接続された４つ又はそれ以上の電極膜が等間隔（例えば９０度ごと）に配置される。
【００４４】
作製例では、スパッタリング法によりＴｉ（膜厚１００ｎｍ）、Ｃｕ（膜厚２０００ｎｍ）を順次成膜した。次いで、フォトリソグラフィ法によってレジストマスクを形成し、表面に露出した部分のＣｕ／Ｔｉ構造をイオンミリング法によりエッチングして、Ｃｕ／Ｔｉからなる埋め込み用電極膜３０ａ，３０ｂを形成した。
【００４５】
（６）次に、図２（ｆ）に示すように、２層目の有機保護膜２４を形成する。このとき、図７の要部平面図に示すように、第２の有機保護膜２４には、上部電極層１７に接続された引き出し用電極膜３０ａの一部３０ｓが露出する貫通孔２４ａと、下部電極層１５に接続された引き出し用電極膜３０ｂの一部３０ｔが露出する半月状の貫通孔２４ｂとを形成する。
【００４６】
作製例では、感光性樹脂原料をスピンコートで塗布し、乾燥後、露光、現像工程を経てキュアを行い、貫通孔２４ａ，２４ｂを有する２層目の有機保護膜２４として、膜厚２μｍのポリイミド膜を得た。
【００４７】
（７）次に、図２（ｇ）に示すように、上下電極の引き出し電極膜３２，３４を形成する。このとき、図８の平面図に示すように、電極膜３２，３４が、それぞれ、電極膜３０ａ，３０ｂの露出面３０ｓ，３０ｔに接続されるように形成する。
【００４８】
作製例では、スパッタリング法によりＴｉ（膜厚１００ｎｍ）、Ｃｕ（膜厚２０００ｎｍ）を順次成膜した。次いで、フォトリソグラフィ法によってレジストマスクを形成し、表面に露出した部分のＣｕ／Ｔｉ構造をイオンミリング法により除去して、Ｃｕ／Ｔｉからなる引き出し電極膜３２，３４を形成した。
【００４９】
（８）次に、図２（ｈ）に示すように、３層目の有機保護膜２６を形成する。第３の有機保護膜２６には、上下電極引き出し電極膜３２，３４の一部３２ｓ，３４ｓが外部電極として露出する貫通孔２６ａ，２６ｂを形成する。
【００５０】
作製例では、感光性樹脂原料をスピンコートで塗布し、乾燥後、露光、現像工程を経てキュアを行い、貫通孔２６ａ，２６ｂを有する有機保護膜２６として、膜厚２μｍのポリイミド膜を得た。
【００５１】
以上の工程で製造された可変コンデンサ１０は、例えば、外部電極３２ｓ，３４ｓに半田ボールや金属バンプなどの外部端子が形成され、回路基板などに実装される。
【００５２】
＜実施例２＞  実施例２の可変コンデンサ１０ａについて、図９〜図１６を参照しながら説明する。図９及び図１０は、製造工程を示す断面図である。図１１〜図１６は、製造途中の要部平面図である。図９及び図１０は、図１１〜図１６の線Ｂ−Ｂに沿って切断した断面図である。
【００５３】
まず、実施例２の可変コンデンサ１０ａの概要を説明する。実施例２の可変コンデンサ１０ａは、実施例１の可変コンデンサ１０と略同様に構成されている。
【００５４】
すなわち、図１０（ｈ）の断面図に示すように、基板１２上に、上部電極層１７ｘと下部電極層１５ｘとの間に誘電体層１６ｘが挟まれたキャパシタ構造を有し、上部電極層１７ｘと下部電極層１５ｘとは、それぞれ、引き出し電極を介して、外部電極３２ｔ，３４ｔに電気的に接続されている。
【００５５】
実施例２の可変コンデンサ１０ａは、実施例１の可変コンデンサ１０と異なり、容量発生部１８ｘが複数に分割されている。
【００５６】
すなわち、積層方向から見ると、図１１の要部平面図に示すように、上部電極層１７ｘ及び誘電体層１６ｘは４つに分割されている。下部電極層１５ｘは、上部電極層１７ｘと下部電極層１５ｘとが誘電体層１６ｘを介して対向する４か所の容量発生部１８ｘに重なる中心部１５ｕと、中心部１５ｕの外側に外周部１５ｖとを有する。外周部１５ｖは、下部電極層１５ｘのうち、中心部１５ｕを除く部分であり、各中心部１５ｕについて見ると、各中心部１５ｕの周囲を全周に渡って連続的に取り囲む。
【００５７】
そして、下部電極層１５ｘの外周部１５ｖには、下部電極層１５ｘと外部電極との間を接続する引き出し電極との接続面が複数個所に形成され、積層方向から透視すると、引き出し電極との接続面と容量発生部１８ｘに重なる中心部１５ｕとは、千鳥状に交互に配置されている。
【００５８】
このように、下部電極層と引き出し電極とを接続する接続面と、容量発生部とを格子状又は千鳥状に交互に配置することにより、容量発生部と外部電極との間の相対的に比抵抗の高い下部電極層１５における電流パスを増加させて電流を分散させ、導電ロスを小さくして、ＥＳＲが低減でき、高周波帯での損失を低減できる。
【００５９】
次に、実施例２の可変コンデンサ１０ａの製造工程及び作製例について説明する。
【００６０】
（１）まず、図９（ａ）に示すように、基板１２上に、密着層１４、下部電極層１５、誘電体層１６、上部電極層１７を積層する。
【００６１】
作製例では、表面にＳｉＯ２膜が形成されたＳｉＯ２／Ｓｉ基板１２上に、化学溶液堆積（ＣＳＤ）法により、密着層１４として、Ｂａ０．７Ｓｒ０．３ＴｉＯ３（ＢＳＴ）薄膜を形成した。具体的には、化学量論組成のＢＳＴ原料溶液を基板１２のＳｉＯ２膜上に塗布し、乾燥させ、６５０℃、３０ｍｉｎの熱処理により結晶化させて、ＢＳＴ薄膜を得た。次いで、密着層１４のＢＳＴ薄膜上にスパッタリング法により膜厚３００ｎｍのＰｔ膜を成膜し、下部電極層１５とした。次いで、下部電極層１５上に、誘電体層１６として、密着層１４のＢＳＴ薄膜と同様にＣＳＤ法によりＢＳＴ薄膜を形成した。すなわち、原料溶液を下部電極層１５のＰｔ膜上に塗布し、３００〜４００℃で乾燥させ、６５０℃、３０ｍｉｎの熱処理により結晶化させてＢＳＴ薄膜を得た。次いで、誘電体層１６のＢＳＴ薄膜上に、スパッタリング法で膜厚３００ｎｍのＰｔ膜を成膜し、上部電極層１７とした。
【００６２】
（２）次に、図９（ｂ）に示すように、各層１４〜１７をパターニングして、複数の容量発生部１８ｘを形成する。このとき、図１１の平面図に示すように、積層方向から見ると、下部電極層１５ｘは、複数に分割された上部電極層１７ｘ全体を含むように形成され、複数に分割された上部電極層１７ｘのそれぞれについて、全周に渡って取り囲む。
【００６３】
作製例では、レジストマスクを形成した後、イオンミリング法により上部電極層１７ｘとその下の誘電体層１６ｘ、下部電極層１５ｘを順次ドライエッチングした。これを、キャパシタ構造とする。次いで、上記のキャパシタ構造を８００℃、３０ｍｉｎの条件で熱処理した。
【００６４】
（３）次に、図９（ｃ）に示すように、絶縁保護膜２０ｖと、１層目の有機保護膜２２ｖとを形成する。このとき、１層目の有機保護膜２２ｖには、上部電極層１７ｘの上に貫通孔２２ｘを形成し、下部電極層１５ｘの外側領域の上に貫通孔２２ｙを形成する。
【００６５】
このとき図１２の要部平面図に示すように、貫通孔２２ｘと貫通孔２２ｙとは、交互に、千鳥状に形成する。
【００６６】
変形例２では、図１２の代わりに、図１３の要部平面図に示すように、複数の貫通孔２２ｘと１つの貫通孔２２ｚとが形成され、各貫通孔２２ｘの周りが貫通孔２２ｚで囲まれる。
【００６７】
作製例では、キャパシタ構造の上面及び側面を覆うように、スパッタリング法により膜厚３００ｎｍの窒化シリコン（ＳｉＮＸ）膜を成膜し、無機の絶縁保護膜２０ｖとした。次いで、絶縁保護膜２０のＳｉＮＸ膜上に、感光性樹脂材料をスピンコートで塗布し、乾燥後、露光、現像工程を経てキュアを行い、貫通孔２２ｘ，２２ｙを有する第１の有機保護膜２２ｖとして、膜厚２μｍのポリイミド膜を得た。
【００６８】
（４）次に、図９（ｄ）に示すように、１層目の有機保護膜２２ｖの貫通孔２２ｘ，２２ｙの底面に露出する部分の絶縁保護膜２０ｖを除去し、その下の部分の上部電極層１７ｘ及び下部電極層１５ｘの一部１７ｔ，１５ｔを露出させる。
【００６９】
作製例では、１層目の有機保護膜２２ｖであるポリイミド膜をマスクとして、ＣＨＦ３ガスを用いて、矢印２３ａで示すように貫通孔２２ｘ，２２ｙを介して絶縁保護膜２０ｖのＳｉＮＸ膜をドライエッチングし、有機保護膜２２ｖの貫通孔２２ｘ，２２ｚの底面に、上部電極層１７ｘ及び下部電極層１５ｘのＰｔ膜の一部１７ｔ，１５ｔを露出させる。
【００７０】
（５）次いで、図１０（ｅ）に示すように、上下電極引き出し用スルーホール埋め込み用電極膜３１ａ，３１ｂを形成する。このとき、図１４の平面図に示すように、上部電極層１７ｘに接続された電極膜３１ａの周りを取り囲むように、下部電極層１５ｘに接続された電極膜３１ｂが形成される。
【００７１】
作製例では、スパッタリング法によりＴｉ（膜厚１００ｎｍ）、Ｃｕ（膜厚２０００ｎｍ）を順次成膜した。次いで、フォトリソグラフィ法によってレジストマスクを形成し、表面に露出した部分のＣｕ／Ｔｉ構造をイオンミリング法によりエッチングして、Ｃｕ／Ｔｉからなる埋め込み配線膜を形成した。
【００７２】
（６）次に、図１０（ｆ）に示すように、第２の有機保護膜２４ｖを形成する。このとき、図１５の平面図に示すように、第２の有機保護膜２４には、下部電極引き出し電極膜３１ｂの一部３１ｔが露出する１つの貫通孔２４ｙと、上部電極膜３１ａの一部３１ｓが露出する４つの貫通孔２４ｘとを形成する。
【００７３】
作製例では、感光性樹脂原料をスピンコートで塗布し、乾燥後、露光、現像工程を経てキュアを行い、貫通孔２４ｘ，２４ｙを有する２層目の有機保護膜２４ｖとして、膜厚２μｍのポリイミド膜を得た。
【００７４】
（７）次に、図１０（ｇ）に示すように、上下電極の引き出し電極膜３２ａ、３４ａを形成する。このとき、図１６の平面図に示すように、電極膜３２ａ，３４ａが、それぞれ、電極膜３１ａ，３１ｂの露出面に接続されるように形成する。
【００７５】
作製例では、スパッタリング法によりＴｉ（膜厚１００ｎｍ）、Ｃｕ（膜厚２０００ｎｍ）を順次成膜した。次いで、フォトリソグラフィ法によってレジストマスクを形成し、表面に露出した部分のＣｕ／Ｔｉ構造をイオンミリング法により除去して、Ｃｕ／Ｔｉからなる引き出し電極膜３１ａ，３１ｂを形成した。
【００７６】
（７）次に、図１０（ｈ）に示すように、上下電極引き出し電極膜３１ａ，３１ｂの一部３２ｔ，３４ｔが露出する貫通孔２６ｘ，２６ｙを有する第３の有機保護膜２６を形成する。上下電極引き出し電極膜のうち、貫通孔２６ｘ，２６ｙから露出する部分３２ｓ，３４ｓは、外部電極になる。
【００７７】
作製例では、感光性樹脂原料をスピンコートで塗布し、乾燥後、露光、現像工程を経てキュアを行い、膜厚２μｍのポリイミド膜を得た。
【００７８】
以上の工程で製造された可変コンデンサ１０ａは、例えば、外部電極３２ｔ，３４ｔに半田ボールや金属バンプなどの外部端子が形成され、回路基板などに実装される。
【００７９】
＜比較例＞  従来の構造を有する比較例の可変コンデンサの製造工程及び作製例について、図１７〜図１９を参照しながら説明する。図１７及び図１８は、製造工程を示す断面図である。図１９は、製造途中の要部平面図である。図１７及び図１８は、図１９の線Ｘ−Ｘに沿って切断した断面図である。
【００８０】
比較例の可変コンデンサは、実施例１略同様に製造される。
【００８１】
（１）まず、図１７（ａ）に示すように、基板１２上に、密着層１４、下部電極層１５、誘電体層１６、上部電極層１７を積層する。
【００８２】
作製例では、表面にＳｉＯ２膜が形成されたＳｉＯ２／Ｓｉ基板１２上に、化学溶液堆積（ＣＳＤ）法により密着層１４としてＢａ０．７Ｓｒ０．３ＴｉＯ３（ＢＳＴ）薄膜を形成した。具体的には、化学量論組成のＢＳＲ原料溶液を基板１２のＳｉＯ２膜上に塗布し、乾燥させ、６５０℃、３０ｍｉｎの熱処理により結晶化させてＢＳＴ薄膜を得た。次いで、密着層１４のＢＳＴ薄膜上にスパッタリング法により膜厚３００ｎｍのＰｔ膜を成膜し、下部電極層１５とした。次いで、上記下部電極層１５上に、誘電体層１６として、密着層１４のＢＳＴ薄膜と同様にＣＳＤ法によりＢＳＴ薄膜を形成した。すなわち、原料溶液を下部電極層１５のＰｔ膜上に塗布し、乾燥させ、６５０℃、３０ｍｉｎの熱処理により結晶化させて、ＢＳＴ薄膜を得た。次いで、ＢＳＴ薄膜上にスパッタリング法で膜厚３００ｎｍのＰｔ膜を成膜し、上部電極層１７とした。
【００８３】
（２）次に、図１７（ｂ）に示すように、容量発生部１８を形成する。このとき、図１９（ａ）の要部平面図に示すように、積層方向から見ると、下部電極層１５は、上部電極層１７より大きく、上部電極層１７を全周に渡って取り囲む。
【００８４】
作製例では、フォトリソグラフィ法によってレジストマスクを形成した後、イオンミリング法により上部電極層１７とその下の誘電体層１６、下部電極層１５を順次ドライエッチングした。これをキャパシタ構造とする。このキャパシタ構造を、８００℃、３０ｍｉｎで熱処理した。
【００８５】
（３）次に、図１７（ｃ）に示すように、無機の絶縁保護膜２０ｋと、１層目の有機保護膜２２ｋとを形成する。このとき、１層目の有機保護膜２２ｋには、上部電極層１７の上に貫通孔２２ｐを形成し、下部電極層１５の上に貫通孔２２ｑを形成する。このとき、図１９（ｂ）の要部平面図に示すように、貫通孔２２ｑは、貫通孔２２ｐの片側を取り囲むように、略Ｃ字状に形成する。
【００８６】
作製例では、キャパシタ構造の上面及び側面を覆うように、スパッタリング法により膜厚４００ｎｍの窒化シリコン（ＳｉＮＸ）膜を成膜し、絶縁保護膜２０とした。
【００８７】
次いで、絶縁保護膜２０のＳｉＮＸ膜上に感光性樹脂原料をスピンコートで塗布し、乾燥後、露光、現像工程を経てキュアを行い、貫通孔２２ｐ，２２ｑを有する１層目の有機保護膜２２として、膜厚２μｍのポリイミド膜を得た。
【００８８】
（４）次に、図１８（ｄ）に示すように、１層目の有機保護膜２２ｋの貫通孔２２ｐ，２２ｑの底面に露出している部分の絶縁保護膜２０ｋを除去し、その下の部分の上部電極層１７及び下部電極層１５の一部１７ｒ，１５ｒを露出させる。
【００８９】
作製例では、１層目の有機保護膜２２ｋのポリイミド膜をマスクとして、ＣＨＦ３ガスを用いて、矢印２３で示すように絶縁保護膜２０のＳｉＮＸをドライエッチングし、上部電極層１７及び下部電極層１５のＰｔ膜の一部１７ｒ，１５ｒを露出させた。
【００９０】
（５）次に、図１８（ｅ）に示すように、上部電極層１７及び下部電極層１５からの引き出し電極膜３２ｐ，３４ｐを形成する。このとき、図１９（ｃ）の平面図に示すように、電極膜３２ｐ，３４ｐは、それぞれ、電極層１７，１５の露出面１７ｒ，１５ｒ全体に接続され、１層目の有機保護膜２２ｋ上では互いに逆方向に、それぞれ大きく形成される。
【００９１】
作製例では、スパッタリング法によりＴｉ（膜厚１００ｎｍ）、Ｃｕ（膜厚２０００ｎｍ）を順次成膜した。次にフォトリソグラフィ法によってレジストマスクを形成し、表面に露出した部分のＣｕ／Ｔｉ構造をイオンミリング法により除去してＣｕ／Ｔｉからなる引き出し電極３２ｐ，３４ｐを形成した。
【００９２】
（６）次に、図１８（ｆ）に示すように、２層目の有機保護膜２８を形成する。２層目の有機保護膜２８には、引き出し電極膜３２ｐ，３４ｐの一部が露出する貫通孔２８ａ，２８ｂを形成する。
【００９３】
作製例では、感光性樹脂原料をスピンコートで塗布し、乾燥後、露光、現像工程を経てキュアを行い、貫通孔２８ａ，２８ｂを有する２層目の有機保護膜２８として、膜厚２μｍのポリイミド膜を得た。
【００９４】
＜検討＞  上部電極層１７の合計面積を２２５μｍ２と同じにした、実施例１、実施例２及び比較例のそれぞれの作製例について、有限要素法によりＥＳＲを計算した。計算条件は次の通りである。
素子サイズ  ０．５×０．２ｍｍ
メッシュサイズ  １０μｍ
計算周波数  ２ＧＨｚ
ＥＳＲの測定  素子長手方向の両端で計算
引き出し電極間の距離  図２（ｈ）の３０ａと３０ｂの距離
３４の長手方向の長さ
３４の上下方向の長さ
は各条件で一定にして計算。
【００９５】
計算結果を、次の表１に示す。
【表１】
2010021234.tif 000003
【００９６】
この表１から、次のことが分かる。
【００９７】
下部電極層と引き出し電極との接続面の形状がドーナツ状である実施例１の構造と、下部電極層と引き出し電極との接続面を容量発生部の周りに等間隔で４箇所形成した実施例２の構造とは、いずれも、下部電極層と引き出し電極との接続面が容量発生部の片側１か所のみに形成されている比較例に比べて、ＥＳＲが低減できる。
【００９８】
また、上部電極及び容量発生部を複数に分割している実施例２の方が、上部電極及び容量発生部が１か所のみである実施例１と比べると、よりＥＳＲを低減できる。これは、実施例２の方が、実施例１よりも電流パスが増加して電流がより分散されるためである。
【００９９】
＜まとめ＞  下部電極引き出し部を、上部電極を中心としたドーナツ状などにすること、または容量発生部を複数個に分割し、上下電極の引き出し部を千鳥状に配置することにより、容量発生部−下部電極引き出し部間の比抵抗の高い下部電極における電流パスを増加させて電流を分散させる。その結果、ＥＳＲが低減でき、高周波帯での損失を低減できる。容量発生部を複数個に分割し、上下電極の引き出し部を格子状もしくは千鳥状に引き出すことにより、さらに低損失な素子が提供できるようになる。
【０１００】
また、より薄い下部電極膜厚で同等の導電ロスの素子を得ることができる。
【０１０１】
なお、本発明は、上記実施の形態に限定されるものではなく、種々変更を加えて実施することが可能である。
【０１０２】
例えば、本発明は、可変コンデンサ以外の種々のタイプのコンデンサに適用することができる。
【０１０３】
また、下部電極引き出し部を分割する場合には、２箇所以上に分割し、均等に配置すればよい。例えば２箇所に分割する場合は、それぞれの下部電極引き出し部を略Ｃ字状に形成してもよい。３箇所に分割する場合には、下部電極引き出し部を１２０度ごとに配置すればよい。
【図面の簡単な説明】
【０１０４】
【図１】可変コンデンサの製造工程を示す断面図である。（実施例１）
【図２】可変コンデンサの製造工程を示す断面図である。（実施例１）
【図３】可変コンデンサの製造途中の要部平面図である。（実施例１）
【図４】可変コンデンサの製造途中の要部平面図である。（実施例１）
【図５】可変コンデンサの製造途中の要部平面図である。（変形例１）
【図６】可変コンデンサの製造途中の要部平面図である。（実施例１）
【図７】可変コンデンサの製造途中の要部平面図である。（実施例１）
【図８】可変コンデンサの製造途中の要部平面図である。（実施例１）
【図９】可変コンデンサの製造工程を示す断面図である。（実施例２）
【図１０】可変コンデンサの製造工程を示す断面図である。（実施例２）
【図１１】可変コンデンサの製造途中の要部平面図である。（実施例２）
【図１２】可変コンデンサの製造途中の要部平面図である。（実施例２）
【図１３】可変コンデンサの製造途中の要部平面図である。（実施例２）
【図１４】可変コンデンサの製造途中の要部平面図である。（実施例２）
【図１５】可変コンデンサの製造途中の要部平面図である。（変形例２）
【図１６】可変コンデンサの製造途中の要部平面図である。（実施例２）
【図１７】可変コンデンサの製造工程を示す断面図である。（比較例）
【図１８】可変コンデンサの製造工程を示す断面図である。（比較例）
【図１９】可変コンデンサの製造途中の要部平面図である。（比較例）
【図２０】可変コンデンサの断面図である。（従来例）
【符号の説明】
【０１０５】
１２  基板
１５，１５ｘ  下部電極層
１５ｐ  中心部
１５ｑ  外周部
１５ｓ，１５ｔ  接続面
１５ｕ  中心部
１５ｖ  外周部
１６，１６ｘ  誘電体層
１７，１７ｘ  上部電極層
１８，１８ｚ  容量発生部
２０  絶縁保護膜
２２，２２ｖ  有機保護膜
２４，２４ｖ  有機保護膜
２６  有機保護膜
３０ａ，３０ｂ  電極膜（引き出し電極）
３１ａ，３１ｂ  電極膜（引き出し電極）
３２，３２ａ  電極膜（引き出し電極）
３２ｓ，３２ｔ  外部電極
３４，３４ａ  電極膜（引き出し電極）
３４ｓ，３４ｔ  外部電極
【図１】
2010021234.tif 000004
【図２】
2010021234.tif 000005
【図３】
2010021234.tif 000006
【図４】
2010021234.tif 000007
【図５】
2010021234.tif 000008
【図６】
2010021234.tif 000009
【図７】
2010021234.tif 000010
【図８】
2010021234.tif 000011
【図９】
2010021234.tif 000012
【図１０】
2010021234.tif 000013
【図１１】
2010021234.tif 000014
【図１２】
2010021234.tif 000015
【図１３】
2010021234.tif 000016
【図１４】
2010021234.tif 000017
【図１５】
2010021234.tif 000018
【図１６】
2010021234.tif 000019
【図１７】
2010021234.tif 000020
【図１８】
2010021234.tif 000021
【図１９】
2010021234.tif 000022
【図２０】
2010021234.tif 000023