(57)【要約】【課題】ビアホールに充填されるビア電極と内部電極との導通が阻害されることを防止でき、製品の信頼性や生産性を向上させることが可能な積層セラミック電子部品の製造方法を提供する。【解決手段】積層セラミックコンデンサ１は、誘電体層１１と内部電極１２が交互に積層され、内部電極１２のうち誘電体層１１を介して対向配置されたものが、ビア電極１４で接続されたものである。この積層セラミックコンデンサ１は、セラミックグリーンシート層２と、内部電極グリーンシート層（導体パターン）の積層体を形成し、その積層体に熱処理を施して固化乾燥し、固化乾燥された積層体にマイクロドリルを用いてビアホールを穿設し、そのビアホールの内部にビア電極形成用の導体材料を充填し、そのビアホールが前記電極形成用の導体材料で充填された積層体を焼成することによって得ることができる。【選択図】図１
2010073723.tif 000002
【特許請求の範囲】
【請求項１】
誘電体層形成用のセラミック材料を含む少なくとも一つのセラミックグリーンシート層と、内部電極形成用の導体材料を含む少なくとも一つの内部電極グリーンシート層とを積層して積層体を形成する第１工程と、
前記積層体に熱処理を施し、該熱処理前の積層体よりも固化乾燥された状態の積層体を形成する第２工程と、
前記固化乾燥された積層体を貫通するビアホールを、マイクロドリルを用いて形成する第３工程と、
前記ビアホールの内部にビア電極形成用の導体材料を充填する第４工程と、
前記ビアホールが前記電極形成用の導体材料で充填された積層体を焼成する第５工程と、
を含む積層セラミック電子部品の製造方法。
【請求項２】
前記第２工程においては、ビッカース硬さが２０ＨＶ以上の積層体を形成する、
請求項１記載の積層セラミック電子部品の製造方法。
【請求項３】
前記第２工程においては、ビッカース硬さが３５ＨＶ以上の積層体を形成する、
請求項１記載の積層セラミック電子部品の製造方法。
【請求項４】
前記第２工程においては、ビッカース硬さが５５ＨＶ以下の積層体を形成する、
請求項１記載の積層セラミック電子部品の製造方法。
【請求項５】
前記第３工程を実施する前に実施され、前記固化乾燥された積層体の最外層に、該積層体よりも硬さが小さいキャップ層を形成する第６工程を含み、
前記第３工程においては、前記キャップ層が形成され且つ固化乾燥された積層体を貫通するビアホールを、マイクロドリルを用いて形成する、
請求項１記載の積層セラミック電子部品の製造方法。
【請求項６】
前記第６工程においては、前記キャップ層として、砥石成分を含む層又は金属成分を含む層を形成する、
請求項５記載の積層セラミック電子部品の製造方法。
【請求項７】
前記第３工程と第４工程との間に実施され、前記ビアホールが形成された積層体に焼成処理を施すことにより、誘電体層と内部電極とが形成された積層体を得る第７工程を含み、
前記第４工程において、前記誘電体層と内部電極とが形成された積層体における前記ビアホールの内部に、前記ビア電極形成用の導体材料を充填し、
前記第５工程においては、前記導体材料が前記ビアホールの内部に充填された前記積層体を焼成することにより、ビア電極を形成する、
請求項１記載の積層セラミック電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミック電子部品の製造方法に関する。
【背景技術】
【０００２】
近年、電子機器の更なる小型化、薄型化、高密度実装化が要求されており、電子機器に用いられるＩＣチップ等の半導体装置といった能動部品や、コンデンサ、インダクタ、サーミスタ、抵抗等の受動部品等の電子部品が実装された回路基板に対しても、同様に小型化や薄型化が熱望されている。
【０００３】
これらの電子部品の中でも、特に、積層（型）セラミック電子部品であるセラミックチップコンデンサについては、小型化や薄型化のみではなく、それらに加えて更なる高容量化が市場から強く求められている。これに対し、高密度実装への要求に応えるには、電子部品の実装面積を広げることができないため、セラミックチップコンデンサでは誘電体と内部電極の薄層化が急速に進められており、現状では、例えば、Ｃ２０１２サイズ（外形２．０ｍｍ×１．２ｍｍ×１．２ｍｍ）でも、８００層を超えるような積層数のものも市場に出回っている。また、回路基板上での電子部品の搭載領域が削減される傾向にあり、これに対応すべく、例えば、本体の側壁に外部電極を接続せずに、上壁面と低壁面に外部接続用パッドや端子を設け、積層方向の両側から外部接続するタイプの表面実装型積層セラミックコンデンサが開発されている。
【０００４】
このようなタイプの積層セラミック電子部品として、例えば、特許文献１乃至４には、複数の誘電体セラミック層が積層され、その内部の層間に、導体材料の焼結体からなる内部電極が形成され、さらに、内部電極を接続するように、導体材料の焼結体からなるビア導体が設けられた積層セラミック電子部品（コンデンサ）が提案されている。換言すれば、これらは、誘電体セラミック層と内部電極のパターンが交互に積層され、誘電体セラミック層を介して対向配置された内部電極が、誘電体セラミック層を貫通するビア電極で接続されたものである。
【特許文献１】特開２００２−３５９１３９号公報
【特許文献２】特開２００５−１３６２３１号公報
【特許文献３】特開２００３−１５１８５１号公報
【特許文献４】特開２００２−３４４１４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、上記従来の積層セラミック電子部品は、誘電体セラミック層形成用のセラミックグリーンシートと内部電極形成用の導体材料層を複数交互に積層して積層体を得た後に、その積層体にビア電極形成用のビアホール（スルーホール）を穿設し、そのビアホールにビア電極形成用の導電性ペーストを埋め込んだ（ビアフィル）後、或いは、セラミックグリーンシートと導体材料層を積層する毎に、ビアホールを穿設してビア電極形成用の導電性ペーストを充填し、その工程を繰り返すことにより積層体を形成した後（枚葉方式）、その積層体を焼成することにより、製造される。その際、ビアホールを穿設する方法としては、レーザー加工（レーザーアブレーション）、マイクロドリルやパンチングによる機械加工等が挙げられる。
【０００６】
しかし、マイクロドリルを用いてビアホールを形成する場合、上記従来の積層セラミック電子部品の製造方法においては、積層体形成後にビアホールを穿設する方式、及び、枚葉方式のいずれの場合も、焼成前の軟らかいセラミックグリーンシート及び導体材料層（いずれも、通常、有機バインダ（樹脂）や溶剤等を含んでいる）を掘削することとなるので、グリーン状態のセラミックの一部がドリルかす（マイクロドリルによる削りかす）となってマイクロドリルの外面にまとわりつくように付着し易い。この状態でマイクロドリルを転進させると、そのドリルかすが穿設されるビアホールの内壁に引き伸ばされて誘電体の膜ができてしまい、その結果、そのビアホールに埋め込まれるビア電極と内部電極との導通が阻害され、最終的に製造される積層セラミック電子部品の信頼性や歩留まりが低下するおそれがある。
【０００７】
そこで、本発明はかかる事情に鑑みてなされたものであり、誘電体セラミック層形成用のセラミックグリーンシート層と内部電極形成用の内部電極グリーンシート層の積層体にマイクロドリルを用いてビアホールを形成する際に、ドリルかすの発生を抑制することができ、これにより、ビアホールに充填されるビア電極と内部電極との導通が阻害されることを防止でき、製品の信頼性や生産性を向上させることが可能な積層セラミック電子部品の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明者は積層セラミック電子部品の製造工程のプロセス条件等に着目して鋭意研究を進め、グリーンシートの積層体の状態を制御する簡便な手法により、上記課題を解決できることを見出し、本発明に到達した。すなわち、本発明による積層セラミック電子部品の製造方法は、誘電体層形成用のセラミック材料を含む少なくとも一つのセラミックグリーンシート層と、内部電極形成用の導体材料を含む少なくとも一つの内部電極グリーンシート層とを積層して積層体を形成する第１工程と、その積層体に熱処理を施し、熱処理前の積層体よりも固化乾燥された状態の積層体を形成する第２工程と、その固化乾燥された積層体を貫通するビアホールを、マイクロドリルを用いて形成する第３工程と、ビアホールの内部にビア電極形成用の導体材料を充填する第４工程と、ビアホールが電極形成用の導体材料で充填された積層体を焼成する第５工程とを含む。
【０００９】
このような構成の積層セラミック電子部品の製造方法では、第１工程において、誘電体層形成用のセラミックグリーンシート層と、内部電極形成用の導体材料を含む内部電極グリーンシート層とを積層して得られる積層体に、第３工程において、マイクロドリルを用いてビア電極充填用のビアホールが穿設される。その際、ビアホールが形成される前に、第２工程において、グリーンシート層の積層体に熱処理が施される。そして、これにより、グリーンシート層に含まれる有機バインダや溶剤が印加される熱量に応じて除去脱却（脱バインダ）されて固化乾燥され、積層体が熱処理前に比して硬くされるので、マイクロドリルでビアホールの掘削を行うときに、グリーンシート層の一部がドリルかすとなってマイクロドリルの外面にまとわりつくように付着することが抑止される。その結果、ビアホールの内壁にセラミックの膜が被着形成されることが防止され、第４工程及び第５工程を経て得られる積層セラミック電子部品において、ビア電極と内部電極との導通が阻害されることが有効に抑制される。
【００１０】
また、先述したとおり、ビアホールの形成方法としては、マイクロドリルを用いる他に、レーザー加工やメカニカルパンチを用いた機械加工が存在する。しかし、レーザー加工の場合、積層体の厚さが厚くなる程、レーザー光が散乱し易くなり、積層体の表面に照射されるレーザーの有効ビーム径が、ビアホールの内部（深部）にいくほど小さくなることがあり、こうなると、アスペクト比が十分に大きいビアホールを形成することが困難となってしまう。この点において、マイクロドリルによる機械加工が有利である。
【００１１】
一方、メカニカルパンチによる機械加工の場合、上述したレーザー加工における欠点を有しないものの、グリーンシートの積層体が熱処理によって固化乾燥された硬い状態では、熱処理前に比して積層体が脆くなっているので、一時に衝撃荷重を印加されるメカニカルパンチのような機械加工では、積層体にクラックが生じ易くなってしまう。また、積層体やパンチ自体が折れ曲がる等の事象が生じることがあり、これらの点で、実用性に劣ってしまう。これに対し、マイクロドリルによる機械加工は、回転刃による掘削加工であるので、積層体が固化乾燥されてある程度硬くなっていても、メカニカルパンチによるような衝撃荷重が加えられることはないので、積層体にクラックが生じたり、積層体やパンチが折れ曲がったりといった事象の発生を予防できる。
【００１２】
また、第２工程において、ビッカース硬さが２０ＨＶ以上となるように積層体の熱処理を行うと、従来の如く積層体に対して熱処理を施さない場合に比して、ビア電極と内部電極との導通特性を有意に高め易くなるので好ましく、さらに、積層体のビッカース硬さが３５ＨＶ以上となるように積層体の熱処理を行った場合には、ビア電極と内部電極との導通を略確実に確保できるので、より好適である。
【００１３】
なお、ここで「ビッカース硬さ」とは、ダイヤモンド圧子を用いて試験片にピラミッド型のくぼみ（圧痕）をつけた時の試験荷重を、くぼみの対角線長さから求めた表面積で除した商を用いて算出することができる。その際、試験荷重が変化しても圧痕の形状は相似であるので、算出されるビッカース硬さの値に相違はないが、本明細書におけるビッカース硬さは、５０ｇの試験荷重を印加したときに算出される値を用いた。
【００１４】
また、第２工程においては、ビッカース硬さが５５ＨＶ以下となるように積層体の熱処理を行うと一層好適である。
【００１５】
前述の如く、マイクロドリルを用いて積層体にビアホールを穿設する際にドリルかすが生じてしまうのは、グリーンシート層の有機バインダや溶剤等を含むことにより積層体が軟らかいことに起因する。よって、例えば、グリーンシート層の積層体を焼結して硬化させた後に、その焼結体をマイクロドリルで掘削してビアホールを形成することが考えられる。しかし、発明者の知見によれば、そのような硬い焼結体を掘削すると、セラミックグリーンシート層から形成された誘電体セラミック層の構造が非常に強固なため、加工速度が制限されるばかりではなく、マイクロドリルの摩耗が激しくなってしまい、実用に十分に耐えることができない。また、焼結体の表面も非常に硬いので、マイクロドリルがその表面で言わば弾かれてしまい、掘削位置がずれることにより、形成されたビアホールの位置精度が低下してしまうことがある。
【００１６】
これに対し、ビッカース硬さが５５ＨＶ以下となるように積層体の熱処理を行うことにより、上述したようなマイクロドリルの弾かれによると考えられるビアホールの位置ずれを十分に抑制することができることが確認された。
【００１７】
さらに、第３工程を実施する前に実施され、固化乾燥された積層体の最外層に、その積層体よりも硬さが小さいキャップ層を形成する第６工程を含み、第３工程においては、キャップ層が形成され且つ固化乾燥された積層体を貫通するビアホールを、マイクロドリルを用いて形成すると有用である。かかるキャップ層は、ビアホール形成後、適宜に時期に除去することができる。
【００１８】
このようにすれば、積層体の表面の硬さをキャップ層によって調整できるので、固化乾燥された積層体のビッカース硬さが５５ＨＶよりも大きい場合であっても、キャップ層として、その硬さが積層体よりも小さいものを用いることにより、上述したマイクロドリルの弾かれに起因し得るビアホールの位置ずれを抑止し易くなる。また、積層体の最外層としてキャップ層が形成されていれば、積層体のドリルかすが積層体の表面に付着してしまうことも防止できる。
【００１９】
なお、積層体とキャップ層の硬さを比較するための「硬さ」は、上述のビッカース硬さを用いてもよく、或いは、他の硬さとして、押し込み硬さ、ひっかき硬さ、反発硬さのいずれで両者を比較してもよく、より具体的には、例えば、塑性変形硬さ、ブリネル硬さ、ヌープ硬さ、ロックウェル硬さ、スーパーフィシャル硬さ、マイヤ硬さ、ジュロメータ硬さ、バーコール硬さ、モノトロン硬さ、マルテンス硬さ、ショア硬さが挙げられる。
【００２０】
また、キャップ層としては、積層体よりも硬さが小さいものであれば、特に制限されないものの、マイクロドリルの回転巻き込みによる汚れ付着の原因となり得るので、積層体を構成するセラミックグリーンシート層又は内部電極グリーンシート層のマトリックス成分（セラミック、導体）と同種の材料からなるもの、又は、マイクロドリルによる巻き込みが生起され難いもの（例えばベーク板）を用いることが更に好ましい。
【００２１】
或いは、キャップ層として、砥石成分を含む層又は金属成分を含む層を形成するとより一層好適である。
【００２２】
通常、積層体の掘削により、マイクロドリルの溝には、削られたセラミックグリーンシート層や内部電極グリーンシート層の一部が溜まってしまい、連続使用する際の掘削性能が変化してしまうことがある。これに対し、キャップ層として、砥石成分（砥粒分）を含む層又は金属成分を含む層を形成すると、それらのドレッシング効果により、マイクロドリルの溝に溜まったドリルかすが欠き出されて除去され易くなる。
【００２３】
またさらに、第３工程と第４工程との間に実施され、ビアホールが形成された積層体に焼成処理を施すことにより、誘電体層と内部電極とが形成された積層体を得る第７工程を含み、第４工程において、誘電体層と内部電極とが形成された積層体におけるビアホールの内部に、ビア電極形成用の導体材料を充填し、第５工程においては、導体材料がビアホールの内部に充填された積層体を焼成することにより、ビア電極を形成するようにしてもよい。
【００２４】
このようにした場合、グリーンシート層の積層体に、ビアホールを穿設した状態で、すなわち、ビアホールにビア電極形成用の導体材料を充填する前に、一旦焼成処理が行われる。焼成処理は、例えば、必要に応じてセラミック層を脱バインダした後、内部電極グリーンシート層の酸化を防止するため、還元雰囲気化でセラミックグリーンシート層の焼結に必要な焼成温度で所定時間行い、更に必要に応じて、形成された誘電体層を再酸化させるための再酸化処理を施すことができる。
【００２５】
こうして得られた焼結体のビアホール内に、ビア電極形成用の導体材料を充填し、それを焼き付ける（換言すれば、再度の焼成を行う）ことにより、ビアホール内の導体材料が焼き付けられてビア電極が形成された積層セラミック電子部品が得られる。このとき、セラミックグリーンシート層は既に焼成されて焼結体である誘電体層となっているので、焼付温度を、セラミックグリーンシート層の焼成温度に比して十分に低い導体材料の融点以下とすることができ、これにより、誘電体層の膨張及び収縮の程度が、十分に小さく抑えられる。したがって、この状態で、ビア電極形成用の導体材料の焼き付けが行われても、誘電体層及び内部電極とビア電極との相対的な伸縮（伸縮挙動）の差異が軽減され、これにより、誘電体層及び内部電極とビア電極とが離間して両者の間に間隙が生じてしまうことが有効に防止される。
【００２６】
また、そのように、ビア電極形成用の導体材料を、セラミック層の焼成温度に比して十分に低温で焼き付けることが可能となるので、内部電極及びビア電極形成用の導体材料と誘電体層形成用のセラミックグリーンシート層の材料との相対的な伸縮挙動を軽減することができ、その結果、誘電体層にクラックが入ったり、層間剥離が生じたりといった構造欠陥が十分に抑制される。
【発明の効果】
【００２７】
本発明の積層セラミック電子部品の製造方法によれば、グリーンシート層の積層体にビアホールを形成する前に、その積層体に熱処理を施すことにより、積層体が固化乾燥されて熱処理前に比して硬くされるので、マイクロドリルでビアホールの掘削を行うときに、グリーンシート層の一部がドリルかすとなってマイクロドリルの外面にまとわりつくように付着することを抑止できる。その結果、ビアホールに充填されるビア電極と内部電極との導通が阻害されることを防止でき、これにより、積層セラミック電子部品製品の信頼性や生産性を向上させることが可能となる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明の実施の形態について、図面を参照して説明する。なお、図面中、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は、図示の比率に限定されるものではない。また、以下の実施の形態は、本発明を説明するための例示であり、本発明をその実施の形態のみに限定する趣旨ではない。さらに、本発明は、その要旨を逸脱しない限り、さまざまな変形が可能である。
【００２９】
図１は、本発明による積層セラミック電子部品の製造方法を用いて得られる積層セラミック電子部品の一例の概略構造を示す断面図である。積層セラミックコンデンサ１（積層セラミック電子部品）は、いわゆる表面実装型の積層セラミックコンデンサであり、複数の誘電体層１１と複数の内部電極１２のパターンがそれぞれ交互に積層され、複数の内部電極１２のうち、一層おきに各誘電体層１１を介して離間して対向配置されたものが、誘電体層１１を積層方向に貫通するように設けられたビア電極１４で接続されたものである。また、各ビア電極１４の両端部には、外部接続用パッド１６が接続されている。この外部接続用パッド１６上には、必要に応じてバンプ等が形成されてもよい。
【００３０】
なお、図示において、複数の誘電体層１１が別体の層として記載されているが、これらは、後述するように、製造過程において、誘電体層１１の前駆層であるセラミックグリーンシート層２が多段に積層されたものが焼成処理されて形成されるものであり、焼成によって一体に焼結され、全体として誘電体層１０が構成されている。
【００３１】
次に、上記の本実施形態に係る積層セラミックコンデンサ１の製造方法の一例について説明する。図２及び図３は、積層セラミックコンデンサ１を製造する手順の一例の一部を示す工程図である。
【００３２】
まず、誘電体層１１形成用のチタン酸バリウム（ＢａＴｉＯ3）系セラミックを含有するセラミック粉末を調製する。誘電体層１１は、チタン酸バリウムを主成分として含有し、さらに、焼結助剤成分その他の副成分を含むものである。より具体的には、例えば、主成分としてチタン酸バリウムを、副成分として酸化マグネシウム、酸化イットリウム、酸化ジスプロシウム、及び酸化ホルミウムから選ばれる少なくとも１種以上とを含有する。さらに、他の副成分として、酸化バリウム、酸化ストロンチウム、及び酸化カルシウムから選択される少なくとも１種以上と、酸化ケイ素と、酸化マンガン及び酸化クロムから選択される少なくとも１種以上と、酸化バナジウム、酸化モリブデン、及び酸化タングステンから選択される少なくとも１種以上とを含有してもよい。
【００３３】
かかる組成を有する誘電体層１１用のセラミック粉末の調製方法としては、例えば、水熱合成法により製造したＢａ1.005ＴｉＯ3に、（ＭｇＣＯ3）4・Ｍｇ（ＯＨ）2・５Ｈ2Ｏ、ＭｎＣＯ3、ＢａＣＯ3、ＣａＣＯ3、ＳｉＯ2、Ｙ2Ｏ3、Ｖ2Ｏ5を添加してボールミルにより十数時間程度湿式混合し、最終組成として、Ｂａ1.005ＴｉＯ3に、ＭｇＯ、ＭｎＯ、Ｙ2Ｏ3、（Ｂａ0.6，Ｃａ0.4）ＳｉＯ3、Ｖ2Ｏ5を含有する原料粉末を得る方法を用いることができる。組成の一例としては、Ｂａ1.005ＴｉＯ3に、ＭｇＯ：０．５ｍｏｌ％、ＭｎＯ：０．４ｍｏｌ％、Ｙ2Ｏ3：１．０ｍｏｌ％、（Ｂａ0.6，Ｃａ0.4）ＳｉＯ3：１．０ｍｏｌ％、Ｖ2Ｏ5：０．０５ｍｏｌ％を含有するもの挙げられる。
【００３４】
次いで、得られた原料粉末と、有機溶剤、有機バインダ（樹脂）、及び、必要に応じて可塑剤、帯電防止剤、分散剤、消泡剤、界面活性剤、湿潤剤、その他の添加剤等を混合してセラミックスラリーとした後、それをドクターブレード法、ノズルコーター等を用いて成形し、図２に示す如くポリエチレンテレフタレート（ＰＥＴ）といった樹脂フィルム等の基材Ｐ上に、シート状のセラミックグリーンシート層２を形成する。
【００３５】
ここで、有機溶剤としては、特に限定されず、例えば、エタノール、ブタノール、プロパノール、アセトン、ジアセトン、メチルエチルケトン、メチルイソブチルケトン、ベンゼン、ブロムクロロメタン、トルエン、キシレン等を用いることができる。また、有機バインダの種類も、特に制限されず、例えば、ポリビニルブチラール系、ポリビニルアルコール系、ポリエチレン系、エチルセルロース系、アクリル系、アクリルニトリル系のバインダが挙げられ、これらのなかでは、ポリビニルブチラール系がより好ましい。また、可塑剤としては、例えば、フタレートやフタル酸エステル、その誘導体、ポリエチレングリコール誘導体等が挙げられる。
【００３６】
さらに、図３に示すように、セラミックグリーンシート層２上における、積層セラミックコンデンサ１を形成するための複数の個片領域３のそれぞれに、高融点金属を主として含有する導電性ペーストをスクリーン印刷することにより、図１に示す内部電極１２形成用のパターンとして内部電極グリーンシート層を形成する。導電性ペーストは、Ｎｉ、Ｐｔ、Ｐｄ、それら各金属を主成分とする合金粉末や複合金属等の粒子といった後述するセラミックグリーンシート層２の焼成温度よりも融点が高い金属の粒子を含む導体粉末を、共材、有機バインダ、有機溶剤、及び、必要に応じて可塑剤、分散剤、消泡剤、添加剤等と混合することにより調製することができる。共材としては、セラミックグリーンシート層２に含まれるものと同種のセラミックを用いることが好ましく、その他に適宜の添加剤を含んでいてもよい。有機バインダの種類としては、特に制限されず、例えば、エチルセルロース系、ポリビニルブチラール系、アクリニトリル系のもの等が挙げられ、これらのなかでは、エチルセルロース系のものがより好ましい。
【００３７】
次に、複数の個片分の内部電極１２形成用のパターンが形成されたセラミックグリーンシート層２と、そのパターンが形成されていないセラミックグリーンシート層２を交互に適宜の方法で積層して、図１に示す積層セラミックコンデンサ１の基板構造（図１においてビア電極１４及び外部接続用パッド１６が形成されていない状態の構造）が複数形成された積層構造体（本発明における積層体）を得る（第１工程）。このときの積層方法としては、例えば、図３に示すセラミックグリーンシート層２の上に、さらに図２に示すセラミックグリーンシート層２をドクターブレード法、ノズルコーター等を用いて形成し、さらに、図３に示す複数の個片分の内部電極１２形成用のパターンを印刷する方法、図３に示すセラミックグリーンシート層２の上に、図３に示すセラミックグリーンシート層２からＰＥＴフィルム等の基材Ｐを剥離したものを順次積層していく方法等が挙げられる。このとき、基材Ｐを剥離する前に積層し、その後、一方又は双方の基材Ｐを剥離してもよい。また、積層毎に熱又は加圧等により圧着等してもよい。
【００３８】
次に、金型プレス、静水圧プレス（ＳＩＰ）、加温静水圧プレス（ＷＩＰ）等の各種プレス方式を単独で、或いは、複数組み合わせて用い、その積層構造体を更に圧着する（グリーンプレス）。
【００３９】
それから、グリーンプレス後の積層構造体に熱処理を施して固化乾燥させる（第２工程）。加熱条件としては、特に制限されず、例えば、昇温速度Ｓ１が、好ましくは１０〜３００℃／時間、より好ましくは２０〜２００℃／時間、保持温度Ｔ１が、好ましくは５０℃以上、より好ましくは１２５℃以上、更に好ましくは１２５〜２３０℃、殊に好ましくは１４０〜２３０℃、及び、保持温度Ｔ１の保持時間ｔ１が、好ましくは４〜１２時間、より好ましくは４〜８時間の条件を挙げることができる。かかる熱処理は、大気圧中で行っても、減圧雰囲気下で行ってもよく、また、無加圧状態で行ってもよいし、加圧下で行っても構わない。このような熱処理により、積層構造体を構成するグリーンシート層に含まれる有機バインダや溶剤が、印加される熱量に応じて除去脱却（脱バインダ）されて固化乾燥され、積層体が熱処理前に比して硬くされる。
【００４０】
このとき、積層構造体のビッカース硬さが、好ましくは２０ＨＶ以上、より好ましくは３５ＨＶ以上、或いは、好ましくは５５ＨＶ以下、特に好ましくは、そのビッカース硬さが３５〜５５ＨＶとなるように、積層構造体の熱処理を行うと一層好適である。なお、上記の加熱温度の条件が、これらのビッカース硬さに略対応する。
【００４１】
次に、その固化乾燥された積層構造体の最外層に、その積層構造体よりも硬さが小さい（軟らかい）キャップ層を形成する（第６工程）。キャップ層は、積層構造体よりも硬さが小さいものであれば、特に制限されず、積層構造体を構成するセラミックグリーンシート層又は内部電極グリーンシート層のマトリックス成分（セラミック、導体）と同種の材料からなるもの、又は、マイクロドリルによる巻き込みが生起され難いもの、例えばベーク板等を用いることが好ましい。さらには、キャップ層として、砥石成分を含む層又は金属成分を含む層を形成するとより一層好適である。
【００４２】
それから、固化乾燥された積層構造体において、ビア電極１４を設ける位置に、ビアホール（スルーホール）を、マイクロドリルを用いて穿設する（第３工程）。マイクロドリルの運転条件は、固化乾燥された積層構造体に所望の開口径のビアホールが形成できればよく、その開口径としては、焼成後のビアホールの開口径が４０〜３００μｍを例示できる。
【００４３】
次いで、キャップ層を除去した後、ビアホールが形成された積層構造体をチップに切断・分割する。切断方法は特に制限されず、例えば、ダイサーを用いたダイシングを用いることができる。なお、キャップ層は、積層構造体をチップに切断した後に実施してもよい。
【００４４】
それから、チップに分割された積層構造体を、例えば数百℃程度のＨ2／Ｎ2の還元雰囲気中、不活性ガス雰囲気中、又は大気中で、必要に応じて更に脱バインダ処理した後、例えば１１００℃〜１４００℃程度の還元性雰囲気（例えば、酸素分圧１．０×１０-2Ｐａ未満の雰囲気、Ｈ2／Ｎ2雰囲気）中において所定時間焼成を行う。さらに、例えば９００〜１２００℃において、前記の還元性雰囲気よりも高い、例えば酸素分圧１．０×１０-8Ｐａ以上を有する雰囲気（Ｎ2雰囲気）中で所定時間、再酸化処理（アニール）を施し、ビアホールが開口した状態でセラミックグリーンシート層２が焼結された焼結構造体を得る（第７工程）。
【００４５】
次に、各個片の焼結構造体のビアホールの内部に、ビア電極１４を形成するための導電性ペーストを充填する（第４工程）。導電性ペーストは、例えば、主としてＣｕ、Ａｇ、及びＡｕのうちの少なくとも一種の金属、又は、それら各金属を主成分とする合金や複合金属の粒子を含み、さらに、Ｎｉ、Ｐｔ、及びＰｄのうちの少なくとも一種の金属、又は、それら各金属を主成分とする合金や複合金属の粒子を含む導体粉末を、有機バインダと混合して調製することができ、導体粉末としては、Ｃｕ粉末（Ｃｕを主成分とする合金粉末や複合金属粉末を含む。以下同様。）を主として含有し、それにＮｉ粉末（Ｎｉを主成分とする合金粉末や複合金属粉末を含む。以下同様。）が添加混合されたものがより好ましい。また、有機バインダの種類としては、特に限定されず、例えば、エチルセルロース系、ポリビニルブチラール系、アクリニトリル系等が挙げられ、これらのなかでは、エチルセルロース系がより好ましい。さらに、誘電体層１１とビア電極１４との密着性を向上させる観点から、導電性ペーストに、補助剤としてガラスフリットを添加してもよい。
【００４６】
ここで、導体粉末に含まれるＣｕ粒子やＮｉ粒子の形状は、特に制限されず、球状、角状、扁平状等が挙げられ、これらのなかでは球状が好ましくい。また、それらの粒径及び粒径分布も特に制限されず、例えば、平均粒径がサブミクロンオーダーから数十ミクロンオーダーのものを用いることができる。
【００４７】
さらに、Ｃｕ粉末にＮｉ粉末が添加された混合導体粉末を用いる場合を例にして説明すると、その混合導体粉末におけるＮｉのＣｕに対する含有割合が、０より大きく４０質量％未満であると好ましく、２質量％〜３０質量％であるとより好適である。この含有割合が０より大きい、すなわち、Ｃｕ粉末にＮｉ粉末がわずかにでも含まれていると、最終的に形成される積層セラミックコンデンサ１において、ビアホールがビア電極１４によって十分に充填され、内部電極１２とビア電極１４とを確実に導通させ易くなるとともに、構造欠陥の発生を抑止し易くなり、さらに、耐湿性を向上させ易くなる利点がある。一方、その含有割合が４０質量％未満であれば、内部電極１２とビア電極１４との導通性能をより確実に高めることができ、加えて、構造欠陥の発生を更に一層確実に防止することができる。さらに、その含有割合が２質量％以上３０質量％以下であると、積層セラミックコンデンサ１の耐湿性をより一層確実に向上させることができる点において有用である。
【００４８】
またさらに、Ｃｕ粉末及びＮｉ粉末を含む導体粉末を用いる場合を例にして説明すると、Ｃｕ粒子の平均粒径が、Ｎｉ粒子の平均粒径の２倍以上であると、積層セラミックコンデンサ１におけるデラミネーションの発生を防止し易くなるので好適である。また、内部電極１２の導体材料の主成分としてＮｉを用い、ビア電極１４の導体材料の主成分としてＣｕを用いる組み合わせは、ＮｉとＣｕの合金反応の活性が高く（反応が密）、両者の結合が強固となり導通が確保され易いので好ましい。これに対し、例えば、内部電極１２の導体材料の主成分としてＮｉを用い、ビア電極１４の導体材料の主成分としてもＮｉを用いると、焼付処理が施された内部電極１２のＮｉと、ビア電極１４の導体材料中のＮｉとの反応が比較的、疎であるので、両者の導通を確保し難い傾向にある。
【００４９】
また、この導電性ペーストを焼結構造体のビアホール内に充填する方法は、その充填を十分に行うことができる方法であれば、特に限定されず、加圧印刷、手刷り印刷、真空吸引、スキージで押し込む等の手法を例示できる。
【００５０】
次に、導電性ペーストがビアホール内に充填された状態の焼結構造体を、例えば数百℃程度のＨ2／Ｎ2の還元雰囲気中、不活性ガス雰囲気中、又は大気中で脱バインダ処理した後、例えば７００℃〜９００℃程度のＨ2／Ｎ2還元雰囲気、あるいは主成分としてＮ2 ガスを含み、Ｈ2 、Ｈ2 Ｏ、ＣＯ2 およびＣＯのうちの少なくとも１種のガスによって酸素分圧がコントロールした雰囲気において所定時間、焼付処理を施し、ビア電極１４が形成された構造体（図１に示す積層セラミックコンデンサ１において外部接続用パッド１６が形成されていない状態のもの）を得る（第５工程）。
【００５１】
そして、その構造体の上壁面及び底壁面におけるビア電極１４の両端部上に、適宜の導体を含む導電性ペーストを塗布する等の方法によってパターンニングし、それを適宜の雰囲気中、所定温度で所定時間焼成して外部接続用パッド１６を形成し、図１に示す積層セラミックコンデンサ１を得る。
【００５２】
以上説明した本発明による積層セラミックコンデンサ１及びその製造方法によれば、セラミックグリーンシート層と内部電極グリーンシート層の積層構造体にビアホールを形成する前に、その積層構造体を、熱処理によって固化乾燥し、熱処理前に比して硬くするので、マイクロドリルでビアホールの掘削を行うときに、積層構造体のグリーンシート層の一部がドリルかすとなってマイクロドリルの外面にまとわりつくように付着することを抑止できる。これにより、ビアホールに充填されるビア電極１４と内部電極１２との導通が阻害されることを防止でき、その結果、積層セラミックコンデンサ１の信頼性や生産性を向上させることが可能となる。
【００５３】
また、第２工程において、ビッカース硬さが２０ＨＶ以上となるように積層構造体に熱処理を施すと、熱処理を施さない場合に比して、ビア電極１４と内部電極１２との導通特性を有意に高め易くなり、さらに、積層構造体のビッカース硬さが３５ＨＶ以上となるように熱処理を行うことにより、ビア電極１４と内部電極１２とを確実に導通させ易くなる。
【００５４】
さらに、第２工程において、ビッカース硬さが５５ＨＶ以下となるように積層体の熱処理を行うと、マイクロドリルが積層構造体の表面で弾かれることを抑制し易くなり、ビアホールの位置ずれを十分に防止する、すなわち、ビアホール形成の位置精度を高めることができる。
【００５５】
またさらに、固化乾燥された積層構造体の最外層に、その積層構造体よりも硬さが小さいキャップ層を形成する第６工程を実施することにより、マイクロドリルの弾かれに起因し得るビアホールの位置ずれをさらに抑止し易くなるとともに、積層構造体のドリルかすが積層構造体の表面に付着してしまうことも防止することができる。
【００５６】
このキャップ層としては、固化乾燥された積層構造体よりも硬さが小さいものであれば、特に制限されないものの、マイクロドリルの回転巻き込みによる汚れ付着の原因となり得るので、積層体を構成するセラミックグリーンシート層又は内部電極グリーンシート層のマトリックス成分（セラミック、導体）と同種の材料からなるもの、又は、マイクロドリルによる巻き込みが生起され難いもの（例えばベーク板）を用いると有用である。また、キャップ層として、砥石成分（砥粒分）を含む層又は金属成分を含む層を形成すると、それらのドレッシング効果により、マイクロドリルの溝に溜まったドリルかすが欠き出されて除去され易くなる。
【００５７】
さらに、セラミックグリーンシート層２と内部電極グリーンシート層の積層構造体にビアホールを形成したものに焼成処理を施した後、そのビアホールにビア電極１４形成用の導電性ペーストを充填し、その焼付処理を行う、すなわち、ビア電極１４形成用の導電性ペーストの焼付処理を行うときには、セラミックグリーンシート層２の焼結体である誘電体層１１（一体化された誘電体層１０）が既に形成されているので、ビア電極１４形成用の導電性ペーストの焼付温度を、セラミックグリーンシート層２の焼成温度に比して十分に低い導体材料の融点以下とすることができ、これにより、誘電体層１１の膨張及び収縮の程度を十分に小さく抑えることができる。
【００５８】
また、この状態でビア電極１４形成用の導電性ペーストの焼き付けが行われても、誘電体層１１及び内部電極１２とビア電極１４との相対的な伸縮の程度の差異が軽減され、その結果、誘電体層１１及び内部電極１２とビア電極１４とが離間して両者の間に間隙が生じてしまうことを有効に防止することができる。そして、これにより、ビア電極１４と内部電極１２とを一層確実に導通させることが可能となる。またさらに、ビアホール内に間隙が発生することが防止され、ビアホールがビア電極１４で十分に充填されているので、耐湿性が向上されて経時劣化が少ない積層セラミックコンデンサ１を得ることができる。
【００５９】
さらに、誘電体層１１及び内部電極１２が、ビア電極１４形成用の導電性ペーストの焼き付け前に焼成形成されていることにより、セラミックグリーンシート層２の焼成温度に比して十分に低温で焼き付けることが可能となるので、内部電極１２形成用及びビア電極１４形成用の導電性ペーストとセラミックグリーンシート層２との相対的な伸縮挙動を軽減することができる。これにより、誘電体層１１にクラックが入ったり、デラミネーションが生じたりといった構造欠陥を十分に抑制することが可能となる。
【００６０】
またさらに、ビア電極１４形成用の導電性ペーストとして、Ｃｕ等の金属粉末に加え、よりも高い融点を有するＮｉ等の金属粉末を含む混合導体粉末を用いると、高融点のＮｉ等の粒子が、低融点のＣｕ等の粒子間に介在した状態でそれらと結合し、それらＣｕ等の粒子に対してピン止め作用を奏するので、Ｃｕ等の粒子間の金属反応の進行を適度に抑制することができる。これにより、Ｃｕ等の金属同士の反応が過度に進行して占有容積が減少することに起因してビアホール内のＣｕ等による空間充填率が過度に低下してしまうことを有効に抑止することができるので、内部電極１２とビア電極１４との導通をより一層確実に実現することができる。
【００６１】
なお、上述したとおり、本発明は、上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲内において適宜変更を加えることが可能である。例えば、上記実施形態において適宜例示したことに加え、本発明における積層セラミック電子部品の製造方法は、積層セラミックコンデンサの製造に限定されず、積層セラミックインダクタ等の他の積層セラミック電子部品の製造にも適用可能である。
【００６２】
また、第３工程と第４工程との間に、ビアホールが形成された積層構造体に一旦焼成処理を施す第７工程を実施したが、この第７工程を省略してもよい。この場合、第５工程において、ビア電極１４形成用の導電ペーストがビアホールに充填されたグリーン状態の積層構造体を焼成することにより、すなわち、セラミックグリーンシート層、内部電極グリーンシート層、及び、導電性ペーストを同時焼成することにより、積層セラミックコンデンサ１を得ることができる。この場合、ビア電極１４形成用の導電ペーストとしては、内部電極１２形成用の導電性ペーストと同種のものが好ましく、例えば、Ｎｉ、Ｐｔ、及びＰｄのうちの少なくとも一種の金属を含むものを用いてもよい。さらに、キャップ層を形成する第６工程を省略しても構わない。
【実施例】
【００６３】
以下、本発明の実施例について説明するが、本発明はこれら実施例に限定されるものではない。
【００６４】
（実施例）
まず、上述した製造手順（第６工程及び第７工程を省略した手順）と同様にして、図１に示すのと同様の構造を有する積層セラミックコンデンサを製造した。このときの具体的な主なプロセス条件は、以下のとおりであった。
【００６５】
すなわち、まず、乾燥後のセラミックグリーンシートの厚さを約５μｍとした。また、セラミックグリーンシート層上に形成した内部電極形成用の導電性ペーストのパターンの厚さを約１．２μｍとした。さらに、グリーンプレスした積層構造体の熱処理を大気中で行い、そのときの保持温度Ｔ１を５０〜３００℃の範囲とし、その保持時間ｔ１を５時間とした。また、その固化乾燥した積層構造体に形成したビアホールは、マイクロドリル（ドリル径１５０μｍ、回転数１０万ｒｐｍ）を用いて穿設した。さらに、ビアフィルは、ビアホールの内部に、Ｎｉペーストを、真空吸引印刷を複数回繰り返すことにより充填する方法を用いた。またさらに、個片への分割は、０．３５ｍｍ厚の切断刃を有するダイサーを用いて行った。また、ビアホールを形成した積層構造体の脱バインダは、４００℃のＨ2／Ｎ2還元雰囲気中で行い、その後の焼成は、１１５０℃〜１３００℃のＨ2／Ｎ2強還元雰囲気中において２時間行った。
【００６６】
（比較例）
グリーンプレスした積層構造体の熱処理による固化乾燥を実施しなかったこと以外は、上述した実施例と同様の条件で積層セラミックコンデンサを得た。
【００６７】
（評価１）
得られた種々の積層セラミックコンデンサに対し、（１）ビッカース硬さ、（２）断面かすれ発生率、（３）表面かす発生率、（４）表面脱落発生率、（５）導通率、及び、（６）位置精度を評価した。
【００６８】
まず、（１）ビッカース硬さは、前述したのと同じ方法により算出した。
【００６９】
また、（２）断面かすれ発生率の評価は、ビアフィルを行っていない状態（ビアホールが導電性ペーストで充填されていない状態）の積層構造体を、ビアホールが軸方向に沿って２分割されるように切断し、実体金属顕微鏡を用いてその両断面部分を倍率１００倍で拡大観察し、ビアホールの内壁に誘電体膜がかすれた状態で付着（断面かすれの発生）しているものの数量を計数し、観察に供したサンプル母体数に対する断面かすれが発生した個体数の割合（百分率％）を算出し、これを指標とした。
【００７０】
さらに、（３）表面かす発生率の評価は、ビアホールが形成された積層構造体の開口表面におけるビアホールの周囲（ビアホールの円中心からの距離がビアホール径の略２倍の範囲）を、実体金属顕微鏡を用いて倍率１００倍で拡大観察し、その表面にドリルかすが付着（表面かすの発生）しているものの数量を計数し、観察に供したサンプル母体数に対する表面かすが発生した個体数の割合（百分率％）を算出し、これを指標とした。
【００７１】
またさらに、（４）表面脱落発生率の評価は、ビアホールが形成された積層構造体のビアホール開口部を、実体金属顕微鏡を用いて倍率１００倍で拡大観察し、ビアホール開口端が、ビアホール径の１／５以上の大きさで脱落（表面脱落の発生）しているものの数量を計数し、観察に供したサンプル母体数に対する表面脱落が発生した個体数の割合（百分率％）を算出し、これを指標とした。
【００７２】
さらにまた、（５）導通率の評価は、積層セラミックコンデンサの所期の容量（設計仕様値）に対する容量の実測値の比（百分率％）を指標として用いた。なお、導通の有無は、電流−抵抗測定によっても確認することができるものの、容量の測定は、抵抗測定に比して読み取り感度が高いため、より正確な評価ができることから、容量による測定評価を採用した。
【００７３】
また、（６）位置精度の評価は、積層セラミックコンデンサに形成されるビアホールの所期の位置座標（設計仕様値）に対する実際にビアホールが形成された位置座標の差として、ビアホールの円中心間の距離の設計仕様値と実測値の差（μｍ）を指標とした。よって、この位置精度の値が小さいものほど位置ずれが少ないことを意味する。
【００７４】
実施例及び比較例の積層セラミックコンデンサに対する各種評価結果をまとめて表１に示す。
【００７５】
【表１】
2010073723.tif 000003
【産業上の利用可能性】
【００７６】
本発明は、ビアホールに充填されるビア電極と内部電極との導通が阻害されることを防止でき、これにより、積層セラミック電子部品製品の信頼性や生産性を向上させることが可能となるので、積層セラミックコンデンサや積層セラミックインダクタ等の積層セラミック電子部品、それらを備える機器、装置、システム、設備等、及び、それらの製造に広く有効に利用することができる。
【図面の簡単な説明】
【００７７】
【図１】本発明による積層セラミック電子部品の製造方法を用いて得られる積層セラミック電子部品の一例の概略構造を示す断面図である。
【図２】積層セラミックコンデンサ１を製造する手順の一例の一部を示す工程図である。
【図３】積層セラミックコンデンサ１を製造する手順の一例の一部を示す工程図である。
【符号の説明】
【００７８】
１…積層セラミックコンデンサ（積層セラミック電子部品）、２…セラミックグリーンシート層、３…個片領域、１０，１１…誘電体層、１２…内部電極、１４…ビア電極、１６…外部接続用パッド、Ｐ…基材。
【図１】
2010073723.tif 000004
【図２】
2010073723.tif 000005
【図３】
2010073723.tif 000006