(57)【要約】【課題】層間絶縁膜に形成した空隙部を導電材料で充填して配線・接続部を形成する際に問題となる、下層の導電領域と配線・接続部との接続状態に起因する不都合を生ぜしめることなく、微細な配線及び接続部が所望の状態に正確且つ容易に実現されてなる信頼性の高い電子デバイスを実現する。【解決手段】ダミー構造物１６を形成し、ダミー構造物１６の側面のみに側壁膜１７を形成する。このダミー構造物１６を覆うように層間絶縁膜１８を形成する。そして、側壁膜１７が残るようにダミー構造物１６のみを除去し、下層配線１４の表面の一部を露出させ、層間絶縁膜１８に形成された開口１８ａをＣｕで埋め込み、Ｃｕの表層を層間絶縁膜１８の表面に合わせて平坦化する。以上により、下層配線１４と直接的に接続されるＣｕ接続部２２を形成する。【選択図】図２
2010021444.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成された第１の導電層と、
前記第１の導電層を埋め込み、前記第１の導電層の表面の一部を露出させる第１の空隙部を有する第１の絶縁膜と、
前記第１の空隙部を埋め込み、前記第１の導電層と接続されてなる第２の導電層と、
前記第２の導電層の側面部分のみに形成された第１の側壁膜と
を含み、
前記第２の導電層は、前記第１の空隙部内において、前記側面部分で前記第１の側壁膜を介して前記第１の絶縁膜と対向することを特徴とする電子デバイス。
【請求項２】
前記第１の導電層と前記第２の導電層とが直接的に接続されていることを特徴とする請求項１に記載の電子デバイス。
【請求項３】
前記第１の絶縁膜上に形成され、前記第１の絶縁膜の前記第１の空隙部と一体となる配線形状の第２の空隙部を有する第２の絶縁膜と、
第２の導電層と共に、前記第２の構造物の除去により前記第２の絶縁膜に形成された第２の空隙部を埋め込むように、前記第２の導電層と一体形成されてなる第３の導電層と
を更に含むことを特徴とする請求項１又は２に記載の電子デバイス。
【請求項４】
前記第３の導電層の側面部分に第２の側壁膜が形成されており、
前記第３の導電層は、前記第２の空隙部内において、前記側面部分で前記第２の側壁膜を介して前記第２の絶縁膜と対向することを特徴とする請求項３に記載の電子デバイス。
【請求項５】
基板上に第１の導電層を形成する工程と、
前記第１の導電層上に、第２の導電層の形状を模した第１の構造物を形成する工程と、
前記第１の構造物の側面のみを覆う第１の側壁膜を形成する工程と、
前記第１の導電層上に、前記第１の構造物の側面を埋め込む第１の絶縁膜を形成する工程と、
前記第１の構造物を除去する工程と、
前記第１の構造物の除去により前記第１の絶縁膜に形成された第１の空隙部を埋め込むように、前記第２の導電層を形成する工程と
を含み、
前記第２の導電層を、前記第１の空隙部内において、前記側面部分で前記第１の絶縁膜と前記第１の側壁膜を介して対向するように形成することを特徴とする電子デバイスの製造方法。
【請求項６】
前記第２の導電層を、前記第１の空隙部を埋め込んで前記第１の導電層と直接的に接続されるように形成することを特徴とする請求項５に記載の電子デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本件は、半導体装置に代表される電子デバイス及びその製造方法に関し、配線接続用の導電プラグや、いわゆるダマシン法による配線構造に適用して好適である。
【背景技術】
【０００２】
従来より、半導体装置に代表される電子デバイスでは、層間絶縁膜に形成した空隙部を導電材料で充填して、配線接続部や埋め込み配線を形成する技術が開発されている。この場合、層間絶縁膜に開口や配線溝等の空隙部を形成し、空隙部を埋め込むように層間絶縁膜上に導電材料を堆積した後、導電材料の表層を平坦化する。
【０００３】
配線接続部としては、例えばタングステン（Ｗ）プラグがある。Ｗプラグを形成するには、例えば半導体素子であるＭＯＳトランジスタを覆う層間絶縁膜に、下層の導電領域の一部を露出させる開口を形成し、この開口をＴｉ等の導電性下地膜を介して埋め込むようにＣＶＤ法等によりＷを堆積する。そして、このＷの表層を例えば化学機械研磨（Chemical Mechanical Polishing：ＣＭＰ）法により平坦化する。以上により、下層の導電領域と接続され、層間絶縁膜の開口をＷで充填してなるＷプラグが形成される。
【０００４】
埋め込み配線としては、いわゆるダマシン法による、銅（Ｃｕ）を含む導電材料（Ｃｕ又はその合金等）からなる配線（以下、「Ｃｕ配線」と言う。）がある。例えばシングルダマシン法によりＣｕ配線を形成するには、例えばＭＯＳトランジスタの上層の層間絶縁膜に、下層の導電領域の一部を露出させる配線溝を形成し、この配線溝をＴｉ等の導電性下地膜（拡散バリア膜）を介して埋め込むように、メッキ法によりＣｕを形成する。そして、このＣｕの表層を例えばＣＭＰ法により平坦化する。以上により、下層の導電領域と接続され、層間絶縁膜の配線溝をＣｕで充填してなるＣｕ配線が形成される。
なお、上記のようにして形成されたＣｕ配線と接続される接続部（以下、「Ｃｕ接続部」と言う。）を、上記と同様にシングルダマシン法により形成しても良い。また、デュアルグルダマシン法により、層間絶縁膜にＣｕ配線及びＣｕ接続部（以下、両者を合わせて「Ｃｕ配線構造」と言う。）を同時に形成することもできる。
【０００５】
【特許文献１】特開平１１−４０５６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
近年、半導体装置等では、素子の微細化・高集積化の要請が益々高まっており、この要請に応えるべく、導電プラグや埋め込み配線も同様に更なる微細化・高集積化を図ることが要求されている。このような微細化・高集積化に対応して、導電材料を充填するための微細な空隙部を層間絶縁膜に形成することが必要となる。しかしながら、導電プラグや埋め込み配線の微細化が進むにつれて、導電プラグや埋め込み配線の下層の導電領域との接続状態に起因する問題が発生している。
【０００７】
例えば、層間絶縁膜に形成された開口に導電プラグを形成する場合には、下層の導電領域であるソース／ドレイン領域と導電プラグとは、空隙部である開口の内壁面を覆う導電性下地膜を介して電気的に接続される。この導電性下地膜は、導電プラグの層間絶縁膜との良好な密着性を確保するために必須のものである。この場合、Ｗがソース／ドレイン領域と導電性下地膜であるＴｉやＴａ等を介して接続されるため、導電プラグのコンタクト抵抗が増加する。特に、導電プラグの微細化により、コンタクト抵抗の大幅な増大化は避けられない。
【０００８】
また、層間絶縁膜に形成された開口又は配線溝に、例えばダマシン法によるＣｕ接続部又はＣｕ配線構造を形成する場合には、下層の導電領域である下層Ｃｕ配線とＣｕ接続部又はＣｕ配線構造とは、空隙部である開口又は配線溝の内壁面を覆う導電性下地膜を介して電気的に接続される。この導電性下地膜は、Ｃｕの層間絶縁膜内への拡散を防止するために必須のものである。この場合、Ｃｕ同士が導電性下地膜であるＴｉやＴａ等を介して接続されるため、コンタクト抵抗の増加は避けられない。更に、Ｃｕのエレクトロ・マイグレーションに起因してＣｕが移動することによって下層Ｃｕ配線やＣｕ接続部又はＣｕ配線構造にボイドが発生することも多い。
【０００９】
以上のように、層間絶縁膜に微細な空隙部を形成し、当該空隙部を導電材料で充填して配線や接続部を形成する場合、配線・接続部としての信頼性の低下を招くという問題がある。
本件は、上記の課題に鑑みてなされたものであり、層間絶縁膜に形成した空隙部を導電材料で充填して配線・接続部を形成する際に問題となる、下層の導電領域と配線・接続部との接続状態に起因する不都合を生ぜしめることなく、微細な配線及び接続部が所望の状態に正確且つ容易に実現されてなる信頼性の高い電子デバイス及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本件の電子デバイスは、基板と、前記基板上に形成された第１の導電層と、前記第１の導電層を埋め込み、前記第１の導電層の表面の一部を露出させる第１の空隙部を有する第１の絶縁膜と、前記第１の空隙部を埋め込み、前記第１の導電層と接続されてなる第２の導電層と、前記第２の導電層の側面部分のみに形成された第１の側壁膜とを含み、前記第２の導電層は、前記第１の空隙部内において、前記側面部分で前記第１の側壁膜を介して前記第１の絶縁膜と対向する。
【００１１】
本件の電子デバイスの製造方法は、基板上に第１の導電層を形成する工程と、前記第１の導電層上に、第２の導電層の形状を模した第１の構造物を形成する工程と、前記第１の構造物の側面のみを覆う第１の側壁膜を形成する工程と、前記第１の導電層上に、前記第１の構造物の側面を埋め込む第１の絶縁膜を形成する工程と、前記第１の構造物を除去する工程と、前記第１の構造物の除去により前記第１の絶縁膜に形成された第１の空隙部を埋め込むように、前記第２の導電層を形成する工程とを含み、前記第２の導電層を、前記第１の空隙部内において、前記側面部分で前記第１の絶縁膜と前記第１の側壁膜を介して対向するように形成する。
【発明の効果】
【００１２】
本件によれば、層間絶縁膜に形成した空隙部を導電材料で充填して配線・接続部を形成する際に問題となる、下層の導電領域と配線・接続部との接続状態に起因する不都合を生ぜしめることなく、微細な配線及び接続部が正確且つ容易に所望の状態とされた信頼性の高い電子デバイスが実現する。
【発明を実施するための最良の形態】
【００１３】
―本件の基本骨子―
上記したような、層間絶縁膜に形成した空隙部を導電材料で充填して配線・接続部を形成する際に発生する種々の問題を解決するには、空隙部の形成プロセスを抜本的に見直すことが最も有効であると考えられる。
本件では、ソース／ドレイン領域や下層配線等の下層の導電領域上に、加工し易く除去が容易な材料(導電性の有無を問わない)で配線・接続部の形状を模したダミー構造物を形成し、ダミー構造物の側面のみに側壁膜を形成する。側壁膜の材料としては、その目的に応じて、配線・接続部の層間絶縁膜との密着性に優れた材料、或いは配線・接続部の導電材料の層間絶縁膜内への拡散を防止する材料等を選択する。その後、ダミー構造物及び側壁膜を覆うように層間絶縁膜を形成する。そして、側壁膜を残してダミー構造物のみを除去し、当該除去により層間絶縁膜に形成された空隙部を導電材料で埋め込み、導電材料の表層を層間絶縁膜の表面に合わせて平坦化する。以上により、空隙部内を導電材料で充填し、空隙部の内壁側面部分で側壁膜を介して絶縁膜と対向するように、配線・接続部が形成される。
【００１４】
上記のように形成した側壁膜により、配線・接続部の層間絶縁膜との密着性や、配線・接続部の導電材料の層間絶縁膜内への拡散防止等
が実現する。従ってこの場合、空隙部の内壁面に導電性下地膜を形成することを要さず、配線・接続部を下層の導電領域と配線・接続部と直接的に接続されるように形成することができる。この構成では、下層の導電領域と配線・接続部との間に、これらとは異種導電材料からなる導電性下地膜が存しないため、コンタクト抵抗は可及的に低く抑えられる。
【００１５】
ここで、配線・接続部として、例えばダマシン法によりＣｕ接続部又はＣｕ配線構造を形成する場合、下層のＣｕ配線とＣｕ接続部又はＣｕ配線構造とが直接的に接続される、即ちＣｕ同士が直接的に接続されるため、コンタクト抵抗が可及的に低く抑えられるとともに、ボイド発生が防止される。このように本件では、配線のコンタクト抵抗の増加や配線接続部位のボイド発生を抑止し、電子デバイスの信頼性を更に高めることができる。
【００１６】
なお、特許文献１には、ダミー配線を用いてベースメタルを配線箇所に予め埋め込んでおき、ベースメタルの箇所のみに選択的にＣｕメッキが形成され、自己整合的にＣｕ配線を作製する旨が記載されている。しかしながら特許文献１の技術は、Ｃｕを配線溝に無電界メッキ法により効果的に埋め込むことを目的としており、本件とは構成自体が異なるものである。更に特許文献１には、下層配線が開示されておらず、当然のことながらＣｕ配線と下層配線との接続状態についての問題点に着目する記載や、当該接続状態を示唆する記載も皆無である。
【００１７】
―本件を適用した好適な諸実施形態―
以下、本件を適用した具体的な諸実施形態について、図面を参照しながら詳細に説明する。以下の各実施形態では、電子デバイスとして半導体装置であるＭＯＳトランジスタを例示するが、半導体装置としては、各種の半導体メモリやバイポーラトランジスタ等に適用可能である。また、半導体装置以外の電子デバイスとして、磁気素子を備えた磁気デバイス等にも適用できる。
【００１８】
（第１の実施形態）
本実施形態では、本件をシングルダマシン法によるＣｕ配線の形成に適用した場合について例示する。本件において対象とする配線やその接続部の導電材料としては、Ｃｕ以外にも、例えば銀（Ａｇ）又はその合金や金（Ａｕ）又はその合金等を用いることも可能である。
図１〜図３は、第１の実施形態によるＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。ここで、図１（ｄ）〜図３（ｄ）の各図は、図１（ａ）〜（ｃ）に直交する断面図であり、図１（ｄ）〜図３（ｄ）の各図では、導電プラグ１２から下方に位置する構成部材の図示を省略（層間絶縁膜１３から上方の部分のみを図示）する。
【００１９】
初めに、図１（ａ）に示すように、シリコン基板１にゲート電極４、ソース／ドレイン領域７等を形成する。
先ず、リソグラフィー及びドライエッチングによりシリコン基板１を加工して、シリコン基板１の素子分離領域に素子分離溝を形成する。レジストパターンは灰化処理等により除去される。
そして、ＣＶＤ法等により、素子分離溝を埋め込む絶縁膜、ここではシリコン酸化膜等を堆積し、ＣＭＰ法等により平坦化して、素子分離溝内をシリコン酸化物で充填するＳＴＩ（Shallow Trench Isolation）素子分離構造２を形成する。
【００２０】
次に、熱酸化法等により、シリコン基板１上に薄い絶縁膜、ここではシリコン酸化膜を形成した後、ＣＶＤ法等により多結晶シリコン膜を堆積する。
そして、リソグラフィー及びドライエッチングにより、多結晶シリコン膜及びシリコン酸化膜を加工して、シリコン基板１上にゲート絶縁膜３を介したゲート電極４をパターン形成する。レジストパターンは灰化処理等により除去される。
【００２１】
次に、ゲート電極４をマスクとして、シリコン基板１の表層に不純物（Ｐ型であればホウ素（Ｂ+）等、Ｎ型であればリン（Ｐ+）や砒素（Ａｓ+）等）を所定のドーズ量及び加速エネルギーでイオン注入する。これにより、ゲート電極４の両側にエクステンション領域５が形成される。
【００２２】
次に、ＣＶＤ法等により、ゲート電極４を含むシリコン基板１の全面に絶縁膜、ここではシリコン酸化膜を堆積する。
そして、シリコン酸化膜の全面を異方性ドライエッチング（エッチバック）し、シリコン酸化物をゲート電極４及びゲート絶縁膜３の両側のみに残し、サイドウォール絶縁膜６を形成する。
【００２３】
次に、ゲート電極４及びサイドウォール絶縁膜６をマスクとして、シリコン基板１の表層に不純物（Ｐ型であればホウ素（Ｂ+）等、Ｎ型であればリン（Ｐ+）や砒素（Ａｓ+）等）を所定のドーズ量及び加速エネルギーでイオン注入する。これにより、サイドウォール絶縁膜６の両側にエクステンション領域５と一部重畳されてなるソース／ドレイン領域７が形成される。
【００２４】
続いて、図１（ｂ）に示すように、ゲート電極４を覆う層間絶縁膜８及び導電プラグ１２を形成する。
詳細には、先ず、ＣＶＤ法等により、ゲート電極４を埋め込む膜厚となるように、シリコン基板１の全面に絶縁膜、ここではシリコン酸化膜を堆積し、層間絶縁膜８を形成する。
【００２５】
次に、リソグラフィー及びドライエッチングにより層間絶縁膜８を加工し、層間絶縁膜８にソース／ドレイン領域７の表面の一部を露出させるコンタクト孔９を形成する。レジストパターンは灰化処理等により除去される。
【００２６】
次に、コンタクト孔９の内壁面を覆うように、所定の下地導電膜１１、例えばＴｉ／ＴｉＮの積層膜をスパッタ法等により層間絶縁膜８上に堆積する。
そして、コンタクト孔９を埋め込む膜厚に導電材料、ここではＷをＣＶＤ法等により堆積した後、Ｗの表層をＣＭＰ法等により平坦化して、コンタクト孔９内を下地導電膜１１を介してＷで充填してなる導電プラグ１２を形成する。
【００２７】
続いて、図１（ｃ）に示すように、層間絶縁膜１３を形成した後、シングルダマシン法により下層Ｃｕ配線１４を形成する。
詳細には、先ず、ＣＶＤ法等により、導電プラグ１２上を覆うように層間絶縁膜８上に絶縁膜、ここではシリコン酸化膜を堆積し、層間絶縁膜１３を形成する。
次に、リソグラフィー及びドライエッチングにより層間絶縁膜１３を加工し、導電プラグ１２の上面（の少なくとも一部）を露出させる所定の配線溝１３ａを形成する。
次に、配線溝１３ａの内壁面を覆うように、層間絶縁膜１３上に導電性下地膜１４ａとして、例えばＴａ膜をスパッタ法等により例えば膜厚８ｎｍ程度に形成する。
【００２８】
次に、導電性下地膜１４ａを介して配線溝１３ａの内壁面を覆うように、導電性下地膜１４ａ上にＣｕメッキのシード層（不図示）をスパッタ法等により例えば膜厚５ｎｍ程度に形成する。
次に、メッキ法により、シード層に基づいて、導電性下地膜１４ａを介して配線溝１３ａ内を埋め込むように、導電性下地膜１４ａ上にＣｕを含む導電材料（Ｃｕ又はその合金等）を堆積する。
そして、層間絶縁膜１３上の導電材料及び導電性下地膜１４ａを例えばＣＭＰ法により表面研磨して平坦化する。以上により、導電プラグ１２と接続され、導電性下地膜１４ａを介して配線溝１３ａ内を導電材料で充填してなる下層Ｃｕ配線１４が形成される。
【００２９】
続いて、図１（ｄ）に示すように、下層Ｃｕ配線１４を覆う絶縁性保護膜１５を形成する。
詳細には、下層Ｃｕ配線１４の上面を覆うように、層間絶縁膜１３上に保護膜、ここでは絶縁性保護膜１５を形成する。絶縁性保護膜１５としては、スパッタ法等により例えばＳｉＣＮ膜を膜厚１０ｎｍ程度に堆積する。この絶縁性保護膜１５は、後述する上層の層間絶縁膜内への下層Ｃｕ配線１４のＣｕ拡散を防止する機能を有する。絶縁性保護膜１５の材料としては、ＳｉＣＮ以外に例えばＳｉＯＣやＳｉＮ等を用いても良い。
【００３０】
続いて、図２（ａ）に示すように、絶縁性保護膜１５上にダミー構造物１６を形成する。
詳細には、先ず、絶縁性保護膜１５上を覆うように、所定形状への加工が容易な材料、ここではアルミニウム膜（Ａｌ膜）をスパッタ法等により膜厚８０ｎｍ程度に堆積する。
次に、リソグラフィー及びドライエッチングによりＡｌ膜を加工し、絶縁性保護膜１５上の下層Ｃｕ配線１４の上方に相当する部分で、下層Ｃｕ配線１４と接続される後述のＣｕ接続部を模した形状にＡｌを残す。これにより、ダミー構造物１６が形成される。
なお、ダミー構造物１６の材料としては、例えばエッチングにより所定形状への加工が容易であれば絶縁性・導電性の如何を問わない。例えば絶縁材料としては有機材料等、導電材料としてはＡｌ以外でＴｉＮやＷ等を用いることができる。
【００３１】
続いて、図２（ｂ）に示すように、ダミー構造物１６の側面のみを覆う側壁膜１７を形成する。
詳細には、ダミー構造物１６を覆うように絶縁性保護膜１５上の全面に、Ｃｕの拡散防止機能を有する材料、ここではＴａ膜を膜厚８ｎｍ程度に堆積する。
次に、Ｔａ膜の全面を異方性ドライエッチング（エッチバック）し、ダミー構造物１６の側面のみにＴａを残す。これにより、ダミー構造物１６の側面のみを覆う側壁膜１７が形成される。
【００３２】
続いて、図２（ｃ）に示すように、ダミー構造物１６及び側壁膜１７を覆う層間絶縁膜１８を形成する。
詳細には、ダミー構造物１６及び側壁膜１７を覆うように、絶縁性保護膜１５上の全面に低誘電率の層間絶縁膜１８を形成する。層間絶縁膜１８としては、スピンコート等により、例えばポーラスシリカ系のナノクラスタリング・シリカ(ＮＣＳ)を膜厚１００ｎｍ程度に堆積する。
【００３３】
ここで、側壁膜１７は、後述する空隙部である開口の内壁側面のみに存するものとなり、配線接続の部位には存しない。そのため、側壁膜１７の材料としては、層間絶縁膜１７内へのＣｕ等の拡散を抑止し得る材料であれば、絶縁性・導電性の如何を問わない。例えば絶縁材料としてはＳｉＮやＳｉＣＮ等、導電材料としては、Ｔａ以外でＴａＮ，Ｔａ及びＴａＮの積層膜、Ｔｉ，ＴｉＮ，Ｔｉ及びＴｉＮの積層膜等を用いることができる。
また、層間絶縁膜１８の低誘電率絶縁材料としては、ＮＣＳ以外にＳｉＯＣや有機膜等も適用可能である。
【００３４】
続いて、図２（ｄ）に示すように、層間絶縁膜１８を平坦化した後、絶縁性保護膜１９及びハードマスク２１を形成する。
詳細には、先ず、例えばＣＭＰ法により、層間絶縁膜１８の表層をダミー構造物１６の上面が露出するまで研磨して平坦化する。これにより、層間絶縁膜１８は、平坦化された表面からダミー構造物１６の上面が露出し、側壁膜１７を介してダミー構造物１６の側面を埋め込むように加工される。
【００３５】
次に、ダミー構造物１６の上面を覆うように、層間絶縁膜１８上に保護膜、ここでは絶縁性保護膜１９を形成する。絶縁性保護膜１９としては、スパッタ法等により例えばＳｉＣＮ膜を膜厚１０ｎｍ程度に堆積する。この絶縁性保護膜１９は、層間絶縁膜１８内への後述する上層Ｃｕ配線のＣｕ拡散を防止する機能を有する。絶縁性保護膜１９の材料としては、ＳｉＣＮ以外に例えばＳｉＯＣ等を用いても良い。
そして、絶縁性保護膜１９上にハードマスク２１を、ここではシリコン酸化膜としてＣＶＤ法等により膜厚３０ｎｍ程度に堆積する。
【００３６】
続いて、図３（ａ）に示すように、ハードマスク２１に開口２１ａを、絶縁性保護膜１９に開口１９ａを順次形成し、ダミー構造物１６を除去して開口１８ａを形成する。
詳細には、先ず、リソグラフィー及びドライエッチングによりハードマスク２１を加工し、ハードマスク２１のダミー構造物１６上に相当する部分に開口２１ａを形成する。
次に、リソグラフィー及びドライエッチングによりハードマスク２１を用いて絶縁性保護膜１９を加工し、絶縁性保護膜１９にハードマスク２１の開口２１ａに倣った形状の開口１９ａを形成する。この開口１９ａから、ダミー構造物１６の上面の少なくとも一部が露出する。
【００３７】
そして、Ａｌに対してエッチング選択比の高い酸やアルカリの薬液、例えば薄い塩酸をエッチング液として用いて、ダミー構造物１６をウェットエッチングにより除去する。このとき、層間絶縁膜１８には、ダミー構造物１６に倣った形状の空隙部である開口１８ａが形成される。ここで、開口１８ａにおいては、その内壁面のうち、側面にはウェットエッチングされずに残った側壁膜１７が、底面には絶縁性保護膜１５の表面の一部がそれぞれ露出する。
【００３８】
続いて、図３（ｂ）に示すように、下層Ｃｕ配線１４の表面の一部を露出させるように絶縁性保護膜１５を加工する。
詳細には、リソグラフィー及びドライエッチングにより絶縁性保護膜１５をハードマスク２１を用いて加工し、絶縁性保護膜１５にハードマスク２１の開口２１ａに倣った形状の開口１５ａを形成する。開口１５ａから、下層Ｃｕ配線１４の表面の一部が露出し、露出した当該表面の一部が開口１８ａの底面となる。
【００３９】
続いて、図３（ｃ）に示すように、シングルダマシン法によりＣｕ接続部２２を形成する。
詳細には、先ず、ハードマスク２１をドライエッチング等により除去した後、開口１８ａの内壁面を覆うように、絶縁性保護膜１９上にＣｕメッキのシード層（不図示）をスパッタ法等により例えば膜厚５ｎｍ程度に形成する。
次に、メッキ法により、シード層に基づいて側壁膜１７を介して開口１５ａ，１８ａ，１９ａを埋め込むように、絶縁性保護膜１９上にＣｕを含む導電材料（Ｃｕ又はその合金等）を堆積する。
そして、絶縁性保護膜１９上の導電材料を例えばＣＭＰ法により表面研磨して平坦化する。以上により、開口１５ａ，１８ａ，１９ａ内を導電材料で充填し、下層Ｃｕ配線１４と接続されるＣｕ接続部２２が形成される。ここで、Ｃｕ接続部２２は、開口１８ａ内で側壁膜１７を介して層間絶縁膜１８と対向するように形成される。
【００４０】
続いて、図３（ｄ）に示すように、Ｃｕ接続部２２を覆う絶縁性保護膜２３を形成する。
詳細には、Ｃｕ接続部２２の上面を覆うように、層間絶縁膜１８上に保護膜、ここでは絶縁性保護膜２３を形成する。絶縁性保護膜２３としては、スパッタ法等により例えばＳｉＣＮ膜を膜厚１０ｎｍ程度に堆積する。この絶縁性保護膜２３は、当該絶縁性保護膜２３上に形成される更なる上層Ｃｕ配線（不図示）の層間絶縁膜１８内へのＣｕ拡散を防止する機能を有する。絶縁性保護膜２３の材料としては、ＳｉＣＮ以外に例えばＳｉＯＣ，ＳｉＮ等を用いても良い。
しかる後、Ｃｕ接続部２２と接続させる更なる上層Ｃｕ配線及び層間絶縁膜等の形成工程を経て、本実施形態のＭＯＳトランジスタを完成させる。
【００４１】
なお、本実施形態では、下層Ｃｕ配線１４を形成するに際して、層間絶縁膜１３に配線溝１３ａを形成するときにエッチングを用いたが、この場合にもダミー構造物を形成しても良い。即ち、下層Ｃｕ配線１４を形成するときに本件を適用する場合には、下層Ｃｕ配線１４に倣った形状のダミー構造物を形成した後、このダミー構造物を除去して配線溝を形成し、配線溝にＣｕを充填する。
【００４２】
本実施形態によれば、開口１８ａの側壁に側壁膜１７が形成され、Ｃｕ接続部２２は開口１８ａ内で側壁膜１７を介して層間絶縁膜１８と対向するように形成される。この構成により、開口１８ａ内を充填する導電材料における層間絶縁膜１８へのＣｕ拡散が側壁膜１７により抑止される。この場合、開口１８ａの内壁面に導電性下地膜を形成する必要がなく、下層Ｃｕ配線１４とＣｕ接続部２２とを直接的に接続することができる。このように、下層Ｃｕ配線１４とＣｕ接続部２２との間に、これらとは異種導電材料からなる導電性下地膜が存しないため、コンタクト抵抗は可及的に低く抑えられ、エレクトロ・マイグレーションに起因するボイド発生が抑止される。
従って、層間絶縁膜に空隙部である開口をエッチングで形成する際に問題となる下層Ｃｕ配線とＣｕ接続部との接続状態に起因する不都合を生ぜしめることなく、微細なＣｕ接続部２２が正確且つ容易に所望の状態とされた信頼性の高いＭＯＳトランジスタが実現する。
【００４３】
（第２の実施形態）
本実施形態では、本件をデュアルダマシン法によるＣｕ配線構造の形成に適用した場合について例示する。本件において対象とするＣｕ配線構造の導電材料としては、Ｃｕ以外にも、例えば銀（Ａｇ）又はその合金や金（Ａｕ）又はその合金等を用いることも可能である。
【００４４】
図４〜図６は、第２の実施形態によるＭＯＳトランジスタの製造方法の主要工程を工程順に示す概略断面図である。図４〜図６では、導電プラグ１２から下方に位置する構成部材の図示を省略する。
初めに、第１の実施形態と同様に、図１（ａ）〜図２（ｃ）と同様の各工程を順次実行した後、図２（ｄ）と同様に、層間絶縁膜１８を平坦化し、絶縁性保護膜１９を形成する。
【００４５】
続いて、図４（ａ）に示すように、絶縁性保護膜１９上にダミー構造物３１を形成する。
詳細には、先ず、絶縁性保護膜１９上を覆うように、所定形状への加工が容易な材料、ここではダミー構造物１６と同じアルミニウム膜（Ａｌ膜）をスパッタ法等により膜厚８０ｎｍ程度に堆積する。
次に、リソグラフィー及びドライエッチングによりＡｌ膜を加工し、後述のＣｕ接続部２２と接続される上層Ｃｕ配線を模した形状にＡｌを残す。これにより、ダミー構造物３１が形成される。
なお、ダミー構造物３１の材料としては、例えばエッチングにより所定形状への加工が容易であれば絶縁性・導電性の如何を問わない。例えば絶縁材料としては有機膜等、導電材料としてはＡｌ以外でＴｉＮやＷ等を用いることができる。また、ダミー構造物１６とダミー構造物３１とを異なる材料で形成しても良い。
【００４６】
続いて、図４（ｂ）に示すように、ダミー構造物３１の側面のみを覆う側壁膜３２を形成する。
詳細には、ダミー構造物３１を覆うように絶縁性保護膜１９上の全面に、Ｃｕの拡散防止機能を有する材料、ここではＴａ膜を膜厚８ｎｍ程度に堆積する。
次に、Ｔａ膜の全面を異方性ドライエッチング（エッチバック）し、ダミー構造物３１の側面のみにＴａを残す。これにより、ダミー構造物３１の側面のみを覆う側壁膜３２が形成される。
【００４７】
続いて、図４（ｃ）に示すように、ダミー構造物３１及び側壁膜３２を覆う層間絶縁膜３３を形成する。
詳細には、ダミー構造物３１及び側壁膜３２を覆うように、絶縁性保護膜１９上の全面に低誘電率の層間絶縁膜３３を形成する。層間絶縁膜３３としては、スピンコート等により、例えばポーラスシリカ系のナノクラスタリング・シリカ(ＮＣＳ)を膜厚１００ｎｍ程度に堆積する。
【００４８】
なお、側壁膜３２は、後述する空隙部である配線溝の内壁側面のみに存するものとなり、配線接続の部位には存しない。そのため、側壁膜３２の材料としては、ダミー構造物３２を覆う絶縁膜の材料、ここではＮＣＳへのＣｕ等の拡散を抑止し得る材料であれば、絶縁性・導電性の如何を問わない。例えば絶縁材料としてはＳｉＣＮやＳｉＮ等、導電材料としては、Ｔａ以外でＴａＮ，Ｔａ及びＴａＮの積層膜、Ｔｉ，ＴｉＮ，Ｔｉ及びＴｉＮの積層膜等を用いることができる。
また、層間絶縁膜３３の低誘電率絶縁材料としては、ＮＣＳ以外にＳｉＯＣ等も適用可能である。
【００４９】
続いて、図４（ｄ）に示すように、層間絶縁膜３３を平坦化し、絶縁性保護膜３４及びハードマスク３５を形成する。
詳細には、先ず、例えばＣＭＰ法により、層間絶縁膜３３の表層をダミー構造物３１の上面が露出するまで研磨して平坦化する。これにより、層間絶縁膜３３は、平坦化された表面からダミー構造物３１の上面が露出し、側壁膜３２を介してダミー構造物３１の側面を埋め込むように加工される。
【００５０】
次に、ダミー構造物３１の上面を覆うように、層間絶縁膜３３上に保護膜、ここでは絶縁性保護膜３４を形成する。絶縁性保護膜３４としては、スパッタ法等により例えばＳｉＣＮ膜を膜厚１０ｎｍ程度に堆積する。この絶縁性保護膜３４は、層間絶縁膜３３内への後述するＣｕ接続部のＣｕ拡散を防止する機能を有する。絶縁性保護膜３４の材料としては、ＳｉＣＮ以外に例えばＳｉＯＣ，ＳｉＮ等を用いても良い。
そして、絶縁性保護膜３４上にハードマスク３５を、ここではシリコン酸化膜としてＣＶＤ法等により膜厚２０ｎｍ程度に堆積する。
【００５１】
続いて、図５（ａ）に示すように、ハードマスク３５に開口３５ａを、層間絶縁膜３３に開口３３ａを順次形成し、ダミー構造物３１を除去して配線溝３３ａを形成する。
詳細には、先ず、リソグラフィー及びドライエッチングによりハードマスク３５を加工し、ハードマスク３５のダミー構造物３１上に相当する部分に開口３５ａを形成する。
次に、リソグラフィー及びドライエッチングによりハードマスク３５を用いて絶縁性保護膜３４を加工し、絶縁性保護膜３４にハードマスク３５の開口３５ａに倣った形状の開口３４ａを形成する。この開口３４ａから、ダミー構造物３１の上面の少なくとも一部が露出する。
【００５２】
そして、Ａｌに対してエッチング選択比の高い酸やアルカリの薬液、例えば薄い塩酸をエッチング液として用いて、ダミー構造物をウェットエッチングにより除去する。このとき、層間絶縁膜３３には、ダミー構造物３１に倣った形状の空隙部である配線溝３３ａが形成される。ここで、配線溝３３ａにおいては、その内壁面のうち、側面にはウェットエッチングされずに残った側壁膜３２が、底面には絶縁性保護膜１９の表面の一部がそれぞれ露出する。
【００５３】
続いて、図５（ｂ）に示すように、絶縁性保護膜１９に開口１９ａを形成し、ダミー構造物１６を除去して開口１８ａを形成する。
詳細には、先ず、リソグラフィー及びドライエッチングにより絶縁性保護膜１９を加工し、絶縁性保護膜１９に開口１９ａを形成する。この開口１９ａから、ダミー構造物１６の上面の少なくとも一部が露出する。
【００５４】
そして、Ａｌに対してエッチング選択比の高い酸やアルカリの薬液、例えば薄い塩酸をエッチング液として用いて、ダミー構造物１６をウェットエッチングにより除去する。このとき、層間絶縁膜１８には、ダミー構造物１６に倣った形状の空隙部である開口１８ａが形成される。ここで、開口１８ａにおいては、その内壁面のうち、側面にはウェットエッチングされずに残った側壁膜１７が、底面には絶縁性保護膜１５の表面の一部がそれぞれ露出する。
ここで、開口１９ａ，３４ａと共に、開口１８ａと配線溝３３ａとが一体となって配線構造溝３６ａとなり、配線溝３３ａの底面の一部に開口１８ａが形成された形となる。
【００５５】
続いて、図５（ｃ）に示すように、下層Ｃｕ配線１４の表面の一部を露出させるように絶縁性保護膜１５を加工する。
詳細には、リソグラフィー及びドライエッチングにより絶縁性保護膜１５を加工し、絶縁性保護膜１５に絶縁性保護膜１９の開口１９ａに倣った形状の開口１５ａを形成する。開口１５ａから下層Ｃｕ配線１４の表面の一部が露出し、露出した当該表面の一部が配線構造溝３６ａの底面となる。
【００５６】
続いて、図６（ａ）に示すように、デュアルダマシン法によりＣｕ配線構造３６を形成する。
詳細には、先ず、ハードマスク３５をドライエッチング等により除去した後、配線構造溝３６ａの内壁面を覆うように、絶縁性保護膜３４上にＣｕメッキのシード層（不図示）をスパッタ法等により例えば膜厚５ｎｍ程度に形成する。
次に、メッキ法により、シード層に基づいて配線構造溝３６ａを埋め込むように、ハードマスク３５上にＣｕを含む導電材料（Ｃｕ又はその合金等）を堆積する。
【００５７】
そして、絶縁性保護膜３４上の導電材料を例えばＣＭＰ法により表面研磨して平坦化する。以上により、配線構造溝３６ａ内を導電材料で充填し、下層Ｃｕ配線１４と接続されるＣｕ配線構造３６が形成される。ここで、Ｃｕ配線構造３６は、配線構造溝３６ａ内で側壁膜１７，３２を介して層間絶縁膜１８，３３と対向するように形成される。
なお、上記のようにハードマスク３５を形成することなくＣｕを含む導電材料を堆積し、Ｃｕ配線構造３６を形成するようにしても良い。
【００５８】
続いて、図６（ｂ）に示すように、Ｃｕ配線構造３６を覆う絶縁性保護膜３７を形成する。
詳細には、Ｃｕ配線構造３６の上面を覆うように、層間絶縁膜３３上に保護膜、ここでは絶縁性保護膜３７を形成する。絶縁性保護膜３７としては、スパッタ法等により例えばＳｉＣＮ膜を膜厚１０ｎｍ程度に堆積する。この絶縁性保護膜３７は、当該絶縁性保護膜３７上に形成される更なる上層Ｃｕ配線（不図示）の層間絶縁膜３３内へのＣｕ拡散を防止する機能を有する。絶縁性保護膜３７の材料としては、ＳｉＣＮ以外に例えばＳｉＯＣ，ＳｉＮ等を用いても良い。
しかる後、Ｃｕ配線構造３６と接続させる更なる上層Ｃｕ配線及び層間絶縁膜等の形成工程を経て、本実施形態のＭＯＳトランジスタを完成させる。
【００５９】
本実施形態によれば、開口１８ａ及び配線溝３３ａの側壁に側壁膜１７，３２がそれぞれ形成され、Ｃｕ配線構造３６は開口１８ａ，３３ａ内で側壁膜１７，３２を介して層間絶縁膜１８，３３と対向するように形成される。この構成により、配線構造溝３６ａ内を充填する導電材料における層間絶縁膜１８，３３へのＣｕ拡散が側壁膜１７，３２により抑止される。この場合、配線構造溝３６ａの内壁面に導電性下地膜を形成する必要がなく、下層Ｃｕ配線１４とＣｕ配線構造３６とを直接的に接続することができる。このように、下層Ｃｕ配線１４とＣｕ配線構造３６との間に、これらとは異種導電材料からなる導電性下地膜が存しないため、コンタクト抵抗は低く抑えられる。また、エレクトロ・マイグレーションに起因するボイド発生の懸念もない。
従って、層間絶縁膜に空隙部である配線構造溝をエッチングで形成する際に問題となる下層Ｃｕ配線とＣｕ配線構造との接続状態に起因する不都合を生ぜしめることなく、微細な部分を有するＣｕ配線構造３６が正確且つ容易に所望の状態とされた信頼性の高いＭＯＳトランジスタが実現する。
【００６０】
（変形例）
ここで、第２の実施形態の変形例について説明する。本例では、配線構造溝３６ａに側壁膜１７，３２に加えて保護膜を形成する。
図７は、第２の実施形態の変形例によるＭＯＳトランジスタの製造方法の主要工程を示す概略断面図である。
【００６１】
本例では、第２の実施形態における図４（ａ）〜図５（ｃ）の各工程を経た後、図７（ａ）に示すように、導電性保護膜３８を形成する。
詳細には、先ず、ハードマスク３５をドライエッチング等により除去する。
続いて、配線構造溝３６ａの内壁面を覆うように、絶縁性保護膜３４上の全面に、Ｃｕの拡散防止機能を有する材料、ここではＴａ膜を膜厚８ｎｍ程度に堆積し、導電性保護膜３８を形成する。導電性保護膜３８の材料としては、ダミー構造物３２を覆う絶縁膜の材料、ここではＮＣＳへのＣｕ等の拡散を抑止し得る導電材料、Ｔａ以外では例えばＴａＮ，Ｔａ及びＴａＮの積層膜、Ｔｉ，ＴｉＮ，Ｔｉ及びＴｉＮの積層膜等を用いることができる。
【００６２】
そして、第２の実施形態における図６（ａ），（ｂ）の各工程を経て、図７（ｂ）のように、Ｃｕ配線構造３６及び絶縁性保護膜３７等を形成する。なお、Ｃｕ配線構造３６を形成する際には、絶縁性保護膜３４上の導電材料及び導電性保護膜３８をＣＭＰ法により表面研磨して平坦化する。これにより、Ｃｕ配線構造３６は、配線構造溝３６ａ内で導電性保護膜３８を介するとともに、側壁膜１７，３２を介して層間絶縁膜１８，３３と対向するように形成される。
しかる後、Ｃｕ配線構造３６と接続させる更なる上層Ｃｕ配線及び層間絶縁膜等の形成工程を経て、本例のＭＯＳトランジスタを完成させる。
【００６３】
本例では、導電性保護膜３８の存在により、第２の実施形態に比してコンタクト抵抗が大きくなることは甘受し、側壁膜１７，３２を補強するように導電性保護膜３８を形成する。この構成により、配線構造溝３６ａ内を充填する導電材料における層間絶縁膜１８，３３へのＣｕ拡散がより確実に抑止され、更に信頼性の高いＭＯＳトランジスタが実現する。
【００６４】
（第３の実施形態）
本実施形態では、本件を導電プラグの形成に適用した場合について例示する。
図８及び図９は、第３の実施形態によるＭＯＳトランジスタの製造方法の主要工程を工程順に示す概略断面図である。
初めに、第１の実施形態と同様に、図１（ａ）と同様の工程を順次実行し、シリコン基板１にゲート電極４、ソース／ドレイン領域７等を形成する。
【００６５】
続いて、図８（ａ）に示すように、サリサイド法により、ゲート電極４上及びソース／ドレイン領域７上にシリサイド層４１を形成する。
詳細には、ゲート電極４及びソース／ドレイン領域７を覆うように、シリコン基板１の全面にシリサイド金属、ここではニッケル（Ｎｉ）をスパッタ法等により堆積する。この場合、シリサイド金属としてＮｉの代わりにＣｏ，Ｔｉ等を用いても良い。
次に、シリコン基板１を熱処理し、ゲート電極４及びソース／ドレイン領域７のシリコンとＣｏとを反応させ、シリサイド層を形成する。
そして、ウェットエッチングにより、未反応のＮｉを除去する。以上により、ゲート電極４上及びソース／ドレイン領域７上にシリサイド層４１がそれぞれ形成される。
【００６６】
続いて、図８（ｂ）に示すように、ソース／ドレイン領域７のシリサイド層４１上等にダミー構造物４２を形成する。
詳細には、先ず、シリコン基板１上に、所定形状への加工が容易な材料、ここではアルミニウム膜（Ａｌ膜）をスパッタ法等により膜厚１００ｎｍ程度に堆積する。
次に、リソグラフィー及びドライエッチングによりＡｌ膜を加工し、ソース／ドレイン領域７のシリサイド層４１上等に、当該シリサイド層４１と接続される後述の導電プラグを模した形状にＡｌを残す。これにより、ダミー構造物４２が形成される。
なお、ダミー構造物４２の材料としては、例えばエッチングにより所定形状への加工が容易であれば絶縁性・導電性の如何を問わない。例えば絶縁材料としては有機物膜等、導電材料としてはＡｌ以外でＴｉＮ等を用いることができる。
【００６７】
続いて、図８（ｃ）に示すように、ダミー構造物４２の側面のみを覆う側壁膜４３を形成する。
詳細には、ダミー構造物４２を覆うようにシリコン基板１上の全面に、タングステン（Ｗ）の密着性を向上させる機能を有する材料、ここではＴｉ／ＴｉＮの積層膜を、Ｔｉを膜厚３ｎｍ程度、ＴｉＮを膜厚５ｎｍ程度に順次堆積する。
次に、積層膜の全面を異方性ドライエッチング（エッチバック）し、ダミー構造物４２の側面のみに積層膜を残す。これにより、ダミー構造物４２の側面のみを覆う側壁膜４３が形成される。
【００６８】
ここで、側壁膜４３は、後述する空隙部である開口の内壁側面のみに存するものとなり、配線接続の部位には存しない。そのため、側壁膜４３の材料としては、Ｗの密着性を向上させる機能を有する材料であれば、絶縁性・導電性の如何を問わない。また、Ｃｕをプラグとして利用する際にはＣｕの拡散バリアになる材料であれば導電性、絶縁性の如何を問わない。例えば絶縁性の材料としてＳｉＣＮやＳｉＯＣ等、導電性の材料としてＴａやＴａＮ，Ｔｉ，ＴｉＮ等を用いることができる。
【００６９】
続いて、図８（ｄ）に示すように、ゲート電極４、ダミー構造物４２及び側壁膜４３を覆う層間絶縁膜４４を形成する。
詳細には、ゲート電極４を埋め込む膜厚となるように、シリコン基板１の全面に絶縁膜、ここではＳｉＯ2を堆積し、層間絶縁膜４４を形成する。層間絶縁膜４４の材料としては、例えば低誘電率膜等を用いても良い。
【００７０】
続いて、図９（ａ）に示すように、層間絶縁膜４４を平坦化する。
詳細には、例えばＣＭＰ法により、層間絶縁膜４４の表層をダミー構造物４２の上面が露出するまで研磨して平坦化する。これにより、層間絶縁膜４４は、平坦化された表面からダミー構造物４２の上面が露出し、側壁膜４３を介してダミー構造物４２の側面を埋め込むように加工される。
【００７１】
続いて、図９（ｂ）に示すように、ダミー構造物４２を除去して開口４４ａを形成する。
詳細には、Ａｌに対してエッチング選択比の高い酸やアルカリの薬液、例えば薄い塩酸をエッチング液として用いて、ダミー構造物４２をウェットエッチングにより除去する。このとき、層間絶縁膜４４には、ダミー構造物４２に倣った形状の空隙部である開口４４ａが形成される。ここで、開口４４ａにおいては、その内壁面のうち、側面にはウェットエッチングされずに残った側壁膜４３が、底面にはシリサイド層４１の表面の一部がそれぞれ露出する。
【００７２】
続いて、図９（ｃ）に示すように、導電プラグ４５を形成する。
詳細には、開口４４ａを埋め込むように、層間絶縁膜４４上にＣＶＤ法等により導電材料、ここではＷを含む導電材料（Ｗ又はその合金等）を堆積する。
そして、層間絶縁膜４４上の導電材料を例えばＣＭＰ法により表面研磨して平坦化する。以上により、開口４４ａ内を導電材料で充填し、シリサイド層４１を介してソース／ドレイン領域７等と接続される導電プラグ４５が形成される。ここで、導電プラグ４５は、開口４４ａ内で側壁膜４３を介して層間絶縁膜４４と対向するように形成される。
【００７３】
しかる後、層間絶縁膜や、導電プラグ４５と接続させる配線（ダマシン法によるＣｕ配線や、リソグラフィー及びドライエッチングによるＡｌ配線等）等の形成工程を経て、本実施形態のＭＯＳトランジスタを完成させる。
【００７４】
本実施形態によれば、開口４４ａの側壁に側壁膜４３が形成され、導電プラグ４５は開口４４ａ内で側壁膜４３を介して層間絶縁膜４３と対向するように形成される。この構成により、導電プラグ４５の層間絶縁膜４３との密着性が十分に確保される。この場合、開口４４ａの内壁面に導電性下地膜を形成する必要がなく、シリサイド層４１と導電プラグ４５とを直接的に接続することができる。このように、シリサイド層４１と導電プラグ４５との間に、これらとは異種導電材料からなる導電性下地膜が存しないため、コンタクト抵抗が可及的に低く抑えられる。従って、層間絶縁膜に空隙部である開口をエッチングで形成する際に問題となるシリサイド層と導電プラグとの接続状態に起因する不都合を生ぜしめることなく、微細な導電プラグ４５が正確且つ容易に所望の状態とされた信頼性の高いＭＯＳトランジスタが実現する。
【００７５】
なお、シリサイド層４１を形成することなく、導電プラグ４５を、ソース／ドレイン領域７等と直接的に接続するように形成しても良い。
【００７６】
以下、本件の諸態様を付記としてまとめて記載する。
【００７７】
（付記１）基板と、
前記基板上に形成された第１の導電層と、
前記第１の導電層を埋め込み、前記第１の導電層の表面の一部を露出させる第１の空隙部を有する第１の絶縁膜と、
前記第１の空隙部を埋め込み、前記第１の導電層と接続されてなる第２の導電層と、
前記第２の導電層の側面部分のみに形成された第１の側壁膜と
を含み、
前記第２の導電層は、前記第１の空隙部内において、前記側面部分で前記第１の側壁膜を介して前記第１の絶縁膜と対向することを特徴とする電子デバイス。
【００７８】
（付記２）前記第１の導電層と前記第２の導電層とが直接的に接続されていることを特徴とする付記１に記載の電子デバイス。
【００７９】
（付記３）前記側壁膜は、Ｔｉ，ＴｉＮ，Ｔｉ及びＴｉＮの積層膜，Ｔａ，ＴａＮ，Ｔａ及びＴａＮの積層膜から選ばれた１種からなることを特徴とする付記１又は２に記載の電子デバイス。
【００８０】
（付記４）前記第１の導電層の上面を覆う第１の絶縁性保護膜が形成されており、
前記第１の絶縁膜及び前記第１の絶縁性保護膜を共に貫通するように前記第１の空隙部が形成されていることを特徴とする付記１〜３のいずれか１項に記載の電子デバイス。
【００８１】
（付記５）前記第１の絶縁膜の上面を覆う第２の絶縁性保護膜が形成されており、
前記第２の絶縁性保護膜、前記第１の絶縁膜及び前記第１の絶縁性保護膜を共に貫通するように前記第１の空隙部が形成されていることを特徴とする付記４に記載の電子デバイス。
【００８２】
（付記６）前記第１の絶縁膜上に形成され、前記第１の絶縁膜の前記第１の空隙部と一体となる配線形状の第２の空隙部を有する第２の絶縁膜と、
第２の導電層と共に、前記第２の構造物の除去により前記第２の絶縁膜に形成された第２の空隙部を埋め込むように、前記第２の導電層と一体形成されてなる第３の導電層と
を更に含むことを特徴とする付記１〜５のいずれか１項に記載の電子デバイス。
【００８３】
（付記７）前記第３の導電層の側面部分に第２の側壁膜が形成されており、
前記第３の導電層は、前記第２の空隙部内において、前記側面部分で前記第２の側壁膜を介して前記第２の絶縁膜と対向することを特徴とする付記６に記載の電子デバイス。
【００８４】
（付記８）前記第２の絶縁膜の上面を覆う第３の保護膜が形成されており、
前記第３の保護膜及び前記第２の絶縁膜を共に貫通するように前記第２の空隙部が形成されていることを特徴とする付記６又は７に記載の電子デバイス。
【００８５】
（付記９）前記第２の導電層と前記第３の導電層とが同一材料からなることを特徴とする付記５〜８のいずれか１項に記載の電子デバイス。
【００８６】
（付記１０）前記第２の導電層がＣｕ，Ａｇ，Ａｕから選ばれた少なくとも１種を含む導電材料からなることを特徴とする付記１〜９のいずれか１項に記載の電子デバイス。
【００８７】
（付記１１）前記第２の導電層がＷを含む導電材料からなることを特徴とする付記１〜５のいずれか１項に記載の電子デバイス。
【００８８】
（付記１２）基板上に第１の導電層を形成する工程と、
前記第１の導電層上に、第２の導電層の形状を模した第１の構造物を形成する工程と、
前記第１の構造物の側面のみを覆う第１の側壁膜を形成する工程と、
前記第１の導電層上に、前記第１の構造物の側面を埋め込む第１の絶縁膜を形成する工程と、
前記第１の構造物を除去する工程と、
前記第１の構造物の除去により前記第１の絶縁膜に形成された第１の空隙部を埋め込むように、前記第２の導電層を形成する工程と
を含み、
前記第２の導電層を、前記第１の空隙部内において、前記側面部分で前記第１の絶縁膜と前記第１の側壁膜を介して対向するように形成することを特徴とする電子デバイスの製造方法。
【００８９】
（付記１３）前記第２の導電層を、前記第１の空隙部を埋め込んで前記第１の導電層と直接的に接続されるように形成することを特徴とする付記１２に記載の電子デバイスの製造方法。
【００９０】
（付記１４）前記第１の絶縁膜を形成した後、前記第１の構造物上に、配線となる第３の導電層の形状を模した第２の構造物を形成する工程と、
前記第１の絶縁膜上に、前記第２の構造物の側面を埋め込む第２の絶縁膜を形成する工程と
を更に含み、
前記第１の構造物及び前記第２の構造物を共に除去した後、
前記第１の空隙部と共に、前記第２の構造物の除去により前記第２の絶縁膜に形成された第２の空隙部を埋め込むように、前記第２の導電層と一体となる第３の導電層を形成することを特徴とする付記１２又は１３に記載の電子デバイスの製造方法。
【００９１】
（付記１５）前記第２の構造物を形成した後、前記第２の絶縁膜を形成する前に、前記第２の構造物の側面のみを覆う第２の側壁膜を形成する工程を更に含み、
前記第３の導電層を、前記第２の空隙部内において、前記側面部分で前記第２の絶縁膜と前記第２の側壁膜を介して対向するように形成することを特徴とする付記１４に記載の電子デバイスの製造方法。
【００９２】
（付記１６）前記第２の導電層及び前記第３の導電層を形成する前に、前記第１の空隙部及び前記第２の空隙部の内壁面を連続的に覆うように導電性保護膜を形成する工程を更に含み、
前記導電性保護膜を介して前記第１の空隙部及び前記第２の空隙部を埋め込むように、前記第２の導電層及び前記第３の導電層を形成することを特徴とする付記１４又は１５に記載の電子デバイスの製造方法。
【図面の簡単な説明】
【００９３】
【図１】第１の実施形態によるＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。
【図２】図１に引き続き、第１の実施形態によるＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。
【図３】図２に引き続き、第１の実施形態によるＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。
【図４】第２の実施形態によるＭＯＳトランジスタの製造方法の主要工程を工程順に示す概略断面図である。
【図５】図４に引き続き、第２の実施形態によるＭＯＳトランジスタの製造方法の主要工程を工程順に示す概略断面図である。
【図６】図５に引き続き、第２の実施形態によるＭＯＳトランジスタの製造方法の主要工程を工程順に示す概略断面図である。
【図７】第２の実施形態の変形例によるＭＯＳトランジスタの製造方法の主要工程を示す概略断面図である。
【図８】第３の実施形態によるＭＯＳトランジスタの製造方法の主要工程を工程順に示す概略断面図である。
【図９】図８に引き続き、第３の実施形態によるＭＯＳトランジスタの製造方法の主要工程を工程順に示す概略断面図である。
【符号の説明】
【００９４】
１  シリコン基板
２  ＳＴＩ素子分離構造
３  ゲート絶縁膜
４  ゲート電極
５  エクステンション領域
６  サイドウォール絶縁膜
７  ソース／ドレイン領域
８，１３，１８，３３，４４  層間絶縁膜
９  コンタクト孔
１１  下地導電膜
１２，４５  導電プラグ
１３ａ  配線溝
１４  下層Ｃｕ配線
１４ａ  導電性下地膜
１５，１９，２３，３４,３７  絶縁性保護膜
１６，３１，４２  ダミー構造物
１７，３２，４３  側壁膜
１８ａ，１９ａ，２１ａ，３３ａ，３４ａ，３５ａ，４４ａ  開口
２１，３５  ハードマスク
２２  Ｃｕ接続部
３６  Ｃｕ配線構造
３６ａ  配線構造溝
３８  導電性保護膜
４１  シリサイド層
【図１】
2010021444.tif 000003
【図２】
2010021444.tif 000004
【図３】
2010021444.tif 000005
【図４】
2010021444.tif 000006
【図５】
2010021444.tif 000007
【図６】
2010021444.tif 000008
【図７】
2010021444.tif 000009
【図８】
2010021444.tif 000010
【図９】
2010021444.tif 000011