(57)【要約】【課題】外付け抵抗が外れた場合にも外部負荷に過電圧を与えてしまうことを防止する半導体回路及びその半導体回路を備える電源装置を提供することである。【解決手段】半導体回路１０ａを備えた電源装置６において、半導体回路１０ａは、直列接続される２つの外部抵抗の接続点に接続するための第１端子部１７と、一方側が接地される前記２つの外部抵抗の他方側に接続するための第２端子部１６と、外部回路の入力端子に接続するための出力端子部１５と、一方端が出力端子部１５に接続される電圧回路部と、一方側入力端子が第１端子部１７に接続され、他方側入力端子が電圧回路部の一方端に接続され、出力端子が電圧回路部の他方端に接続されるオペアンプ１０４と、第２端子部１６に接続され、所定の電圧を出力する基準電圧回路部１１２と、を備える。【選択図】図１
2010073754.tif 000002
【特許請求の範囲】
【請求項１】
直列接続される２つの外部抵抗の接続点に接続するための第１端子部と、
一方側が接地される前記２つの外部抵抗の他方側に接続するための第２端子部と、
外部回路の入力端子に接続するための出力端子部と、
一方端が出力端子部に接続される電圧回路部と、
一方側入力端子が第１端子部に接続され、他方側入力端子が電圧回路部の一方端に接続され、出力端子が電圧回路部の他方端に接続されるオペアンプと、
第２端子部に接続され、所定の電圧を出力する基準電圧回路部と、
を備えることを特徴とする半導体回路。
【請求項２】
請求項１に記載の半導体回路において、
電圧回路部は、
入力端子がオペアンプの出力端子に接続され、出力端子が出力端子部に接続されるドライバ回路と、
一方端がドライバ回路の出力端子に接続される第１抵抗素子と、
一方端が第１抵抗素子の他方端とオペアンプの他方側入力端子とに接続され、他方端が接地される第２抵抗素子と、
を含むことを特徴とする半導体回路。
【請求項３】
請求項１に記載の半導体回路において、
外部回路の出力端子に接続するための第３端子部をさらに備え、
電圧回路部は、
入力端子がオペアンプの出力端子に接続されるＰＷＭ回路部と、
入力端子がＰＷＭ回路部の出力端子に接続され、出力端子が出力端子部に接続されるドライバ回路と、
一方端が第３端子部に接続される第１抵抗素子と、
一方端が第１抵抗素子の他方端とオペアンプの他方側入力端子とに接続され、他方端が接地される第２抵抗素子と、
を含むことを特徴とする半導体回路。
【請求項４】
請求項１に記載の半導体回路において、
外部回路の出力端子に接続するための第３端子部をさらに備え、
電圧回路部は、
入力端子がオペアンプの出力端子に接続され、出力端子が出力端子部に接続されるドライバ回路と、
一方端が第３端子部に接続される第１抵抗素子と、
一方端が第１抵抗素子の他方端とオペアンプの他方側入力端子とに接続され、他方端が接地される第２抵抗素子と、
を含むことを特徴とする半導体回路。
【請求項５】
請求項１または請求項２に記載の半導体回路と、
一方端が第２端子部に接続され、他方端が第１端子部に接続される第１外付け抵抗素子と、
一方端が第１外付け抵抗素子の他方端と第１端子部に接続され、他方端が接地される第２外付け抵抗素子と、
半導体回路と第１外付け抵抗素子と第２外付け抵抗素子とが取り付けられるプリント回路基板とを備えることを特徴とする電源装置。
【請求項６】
請求項３に記載の半導体回路と、
入力端子が出力端子部に接続され、出力端子が第３端子部に接続されて入力電圧を所定の電圧に昇圧する昇圧回路部と、
一方端が第２端子部に接続され、他方端が第１端子部に接続される第１外付け抵抗素子と、
一方端が第１外付け抵抗素子の他方端と第１端子部に接続され、他方端が接地される第２外付け抵抗素子と、
半導体回路と昇圧回路部と第１外付け抵抗素子と第２外付け抵抗素子とが取り付けられるプリント回路基板とを備えることを特徴とする電源装置。
【請求項７】
請求項３に記載の半導体回路と、
入力端子が出力端子部に接続され、出力端子が第３端子部に接続されて入力電圧を所定の電圧に降圧する降圧回路部と、
一方端が第２端子部に接続され、他方端が第１端子部に接続される第１外付け抵抗素子と、
一方端が第１外付け抵抗素子の他方端と第１端子部に接続され、他方端が接地される第２外付け抵抗素子と、
半導体回路と降圧回路部と第１外付け抵抗素子と第２外付け抵抗素子とが取り付けられるプリント回路基板とを備えることを特徴とする電源装置。
【請求項８】
請求項４に記載の半導体回路と、
入力端子が出力端子部に接続され、出力端子が第３端子部に接続されて入力電圧を所定の電圧に昇圧するチャージポンプ回路部と、
一方端が第２端子部に接続され、他方端が第１端子部に接続される第１外付け抵抗素子と、
一方端が第１外付け抵抗素子の他方端と第１端子部に接続され、他方端が接地される第２外付け抵抗素子と、
半導体回路とチャージポンプ回路部と第１外付け抵抗素子と第２外付け抵抗素子とが取り付けられるプリント回路基板とを備えることを特徴とする電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体回路及び電源装置に係り、特に、オペアンプを有する半導体回路及びその半導体回路を備える電源装置に関する。
【背景技術】
【０００２】
入力電圧を制御し安定化した出力電圧を得る回路として、シリーズレギュレータ、スイッチングレギュレータ、チャージポンプ回路等がある。例えば、特許文献１には、低電圧出力レギュレータが開示されている。
【０００３】
シリーズレギュレータ等の回路には、出力電圧が負帰還回路を構成する抵抗素子によって分圧されてフィードバック信号として入力されるオペアンプが用いられる。具体的には、オペアンプの一方側入力端子は基準電圧が接続され、他方側入力端子はオペアンプの出力電圧を分圧する抵抗素子と接続されている。ここで、オペアンプの出力電圧を抵抗素子の抵抗値を変化させることで調整できるようにするために、オペアンプを有する回路の外付け抵抗素子として取り付けられていることがある。
【０００４】
【特許文献１】特開２００７−１５９２９９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記のような半導体回路と外付け抵抗素子をプリント回路基板に取り付けた場合に、仮に外付け抵抗素子が外れてしまうなど電気的接続が失われるとオペアンプの負帰還回路が切断される。これにより、オペアンプがコンパレータとして機能し、その出力電圧が通常動作時の電圧より高くなり、オペアンプ（コンパレータ）の出力端子に接続される外部負荷に過電圧を与える可能性がある。
【０００６】
本発明の目的は、外付け抵抗素子の電気的接続が失われた場合にも外部負荷に過電圧を与えてしまうことを防止する半導体回路及びその半導体回路を備える電源装置を提供することである。
【課題を解決するための手段】
【０００７】
本発明に係る半導体回路は、直列接続される２つの外部抵抗の接続点に接続するための第１端子部と、一方側が接地される前記２つの外部抵抗の他方側に接続するための第２端子部と、外部回路の入力端子に接続するための出力端子部と、一方端が出力端子部に接続される電圧回路部と、一方側入力端子が第１端子部に接続され、他方側入力端子が電圧回路部の一方端に接続され、出力端子が電圧回路部の他方端に接続されるオペアンプと、第２端子部に接続され、所定の電圧を出力する基準電圧回路部と、を備えることを特徴とする。
【０００８】
また、本発明に係る半導体回路において、電圧回路部は、入力端子がオペアンプの出力端子に接続され、出力端子が出力端子部に接続されるドライバ回路と、一方端がドライバ回路の出力端子に接続される第１抵抗素子と、一方端が第１抵抗素子の他方端とオペアンプの他方側入力端子とに接続され、他方端が接地される第２抵抗素子と、を含むことが好ましい。
【０００９】
また、本発明に係る半導体回路において、外部回路の出力端子に接続するための第３端子部をさらに備え、電圧回路部は、入力端子がオペアンプの出力端子に接続されるＰＷＭ回路部と、入力端子がＰＷＭ回路部の出力端子に接続され、出力端子が出力端子部に接続されるドライバ回路と、一方端が第３端子部に接続される第１抵抗素子と、一方端が第１抵抗素子の他方端とオペアンプの他方側入力端子とに接続され、他方端が接地される第２抵抗素子と、を含むことが好ましい。
【００１０】
また、本発明に係る半導体回路において、外部回路の出力端子に接続するための第３端子部をさらに備え、電圧回路部は、入力端子がオペアンプの出力端子に接続され、出力端子が出力端子部に接続されるドライバ回路と、一方端が第３端子部に接続される第１抵抗素子と、一方端が第１抵抗素子の他方端とオペアンプの他方側入力端子とに接続され、他方端が接地される第２抵抗素子と、を含むことが好ましい。
【００１１】
本発明に係る電源装置は、上記いずれか１に記載の半導体回路と、一方端が第２端子部に接続され、他方端が第１端子部に接続される第１外付け抵抗素子と、一方端が第１外付け抵抗素子の他方端と第１端子部に接続され、他方端が接地される第２外付け抵抗素子と、半導体回路と第１外付け抵抗素子と第２外付け抵抗素子とが取り付けられるプリント回路基板とを備えることを特徴とする。
【００１２】
本発明に係る電源装置は、上記いずれか１に記載の半導体回路と、入力端子が出力端子部に接続され、出力端子が第３端子部に接続されて入力電圧を所定の電圧に昇圧する昇圧回路部と、一方端が第２端子部に接続され、他方端が第１端子部に接続される第１外付け抵抗素子と、一方端が第１外付け抵抗素子の他方端と第１端子部に接続され、他方端が接地される第２外付け抵抗素子と、半導体回路と昇圧回路部と第１外付け抵抗素子と第２外付け抵抗素子とが取り付けられるプリント回路基板とを備えることを特徴とする。
【００１３】
本発明に係る電源装置は、上記いずれか１に記載の半導体回路と、入力端子が出力端子部に接続され、出力端子が第３端子部に接続されて入力電圧を所定の電圧に降圧する降圧回路部と、一方端が第２端子部に接続され、他方端が第１端子部に接続される第１外付け抵抗素子と、一方端が第１外付け抵抗素子の他方端と第１端子部に接続され、他方端が接地される第２外付け抵抗素子と、半導体回路と降圧回路部と第１外付け抵抗素子と第２外付け抵抗素子とが取り付けられるプリント回路基板とを備えることを特徴とする。
【００１４】
本発明に係る電源装置は、上記いずれか１に記載の半導体回路と、入力端子が出力端子部に接続され、出力端子が第３端子部に接続されて入力電圧を所定の電圧に昇圧するチャージポンプ回路部と、一方端が第２端子部に接続され、他方端が第１端子部に接続される第１外付け抵抗素子と、一方端が第１外付け抵抗素子の他方端と第１端子部に接続され、他方端が接地される第２外付け抵抗素子と、半導体回路とチャージポンプ回路部と第１外付け抵抗素子と第２外付け抵抗素子とが取り付けられるプリント回路基板とを備えることを特徴とする。
【発明の効果】
【００１５】
上記構成の半導体回路及び電源装置によれば、オペアンプの他方側入力端子に接続される外付け抵抗素子によって、オペアンプの出力電圧を調整することができる。さらにこの外付け抵抗素子の電気的接続が失われた場合であっても、オペアンプの帰還回路は切断されないまま、オペアンプの一方側入力端子に入力される入力電圧は、０Ｖあるいは基準電圧となる。これにより、外付け抵抗素子が外れた場合にも外部負荷に過電圧を与えてしまうことを防止することができる。
【発明を実施するための最良の形態】
【００１６】
以下に、本発明に係る実施の形態について添付図面を参照しながら詳細に説明する。また、この説明において、具体的な形状、材料、数値、方向等は、本発明の理解を容易にするための例示であって、用途、目的、仕様等にあわせて適宜変更することができる。
【００１７】
図１は、本発明の第１実施形態である半導体回路１０ａ及びその半導体回路１０ａを備えた電源装置６を示す図である。電源装置６は、半導体回路１０ａと、第１外付け抵抗素子２０４と、第２外付け抵抗素子２０６と、プリント回路基板１１とを含んで構成される。また、電源装置６と外部負荷２０２とは電気的に接続される。外部負荷２０２は、電源装置６の外部に設けられているものとして説明するが、電源装置６の内部、つまりプリント回路基板１１に取り付けられるものであってもよい。
【００１８】
プリント回路基板１１は、半導体回路、抵抗素子、コンデンサ等の多数の電子部品を表面に固定し、その部品間を配線で接続することで電子回路を構成する板状またはフィルム状の部品である。プリント回路基板１１には、半導体回路１０ａと第１外付け抵抗素子２０４と第２外付け抵抗素子２０６とが取り付けられる。
【００１９】
半導体回路１０ａは、基準電圧回路部１１２と、オペアンプ１０４と、電源部１０２と、ドライバ回路１０６と、第１抵抗素子１０８と、第２抵抗素子１１０と、第１端子部１７と、第２端子部１６と、出力端子部１５とを含んで構成される。なお、ドライバ回路１０６と第１抵抗素子１０８と第２抵抗素子１１０とをあわせて電圧回路部とする。
【００２０】
基準電圧回路部１１２は、第２端子部１６と接続され、所定の基準電圧を出力する回路である。オペアンプ１０４は、一方側入力端子に入力される電圧と、他方側入力端子に入力される電圧との間の誤差を誤差信号として生成する機能を有する。誤差信号は、上記２つの電圧の差が大きいほど大きい値となる。オペアンプ１０４の一方側入力端子は、第１端子部１７と接続され、他方側入力端子は、第１抵抗素子１０８と第２抵抗素子１１０との接続点に接続される。オペアンプ１０４の出力端子は、ドライバ回路１０６の入力端子と接続される。
【００２１】
ドライバ回路１０６は、オペアンプ１０４からの誤差信号を適当に処理し、ドライバ信号として出力端子部１５に供給する回路である。ドライバ回路１０６の出力端子は、出力端子部１５と第１抵抗素子１０８の一方端と接続される。電源部１０２は、所定の電圧を供給する機能を有し、オペアンプ１０４とドライバ回路１０６の電源電圧を供給している。なお、電源部１０２は、半導体回路１０ａの内部に設けられるものとして説明するが、半導体回路１０ａの外部に設けられてもよい。
【００２２】
第１抵抗素子１０８と第２抵抗素子１１０は、ポリシリコンを用いて生成される抵抗素子である。第１抵抗素子１０８は、一方端がドライバ回路１０６の出力端子と外部負荷２０２の入力端子に繋がる出力端子部１５とに接続され、他方端がオペアンプ１０４の他方側入力端子と第２抵抗素子１１０の一方端とに接続される。第２抵抗素子１１０は、一方端が第１抵抗素子１０８の他方端とオペアンプ１０４の他方側入力端子とに接続され、他方端は接地される。
【００２３】
外部負荷２０２は、半導体回路１０ａによって出力される電圧によって動作する電子回路である。第１外付け抵抗素子２０４と第２外付け抵抗素子２０６は、直列接続された外付の抵抗素子であり、例えばニクロムを材料として構成される金属皮膜抵抗器により構成される。第１外付け抵抗素子２０４の一方端は、第２端子部１６に接続され、他方端は第１端子部１７と第２外付け抵抗素子２０６の一方端と接続される。第２外付け抵抗素子２０６の一方端は、第１外付け抵抗素子２０４の他方端と第１端子部１７とに接続され、他方端は接地される。第１外付け抵抗素子２０４と第２外付け抵抗素子２０６の抵抗値を変更することでオペアンプ１０４の出力電圧を調整することができる。
【００２４】
続いて、上記構成からなる半導体回路１０ａを含んだ電源装置６の動作について図１を参照して説明する。電源装置６において、基準電圧回路部１１２によって出力された基準電圧は、第１外付け抵抗素子２０４によって分圧される。そして、オペアンプ１０４の一方側入力端子は、分圧された第１端子部１７の電圧を入力基準電圧として受け取る。一方、オペアンプ１０４の他方側入力端子は、ドライバ回路１０６によって出力された電圧を第１抵抗素子１０８と第２抵抗素子１１０によって分圧された電圧を入力電圧として受け取る。
【００２５】
ここで、第１抵抗素子１０８と第２抵抗素子１１０とは半導体回路１０ａにおいてポリシリコンにより形成された抵抗素子である。したがって、半導体回路１０ａをプリント回路基板１１に取り付ける際には、第１抵抗素子１０８と第２抵抗素子１１０は外れない。一方、第１外付け抵抗素子２０４と第２外付け抵抗素子２０６をプリント回路基板１１に実装する際には外れてしまうなど電気的接続が失われる場合がある。第１外付け抵抗素子２０４の電気的接続が失われた場合には、第２端子部１６はオープンとなり、オペアンプ１０４の一方側入力端子に入力される電圧は０Ｖとなる。第２外付け抵抗素子２０６の電気的接続が失われた場合には、オペアンプ１０４の一方側入力端子には基準電圧回路部１１２から出力される基準電圧が入力される。
【００２６】
上記のように、第１外付け抵抗素子２０４あるいは第２外付け抵抗素子２０６の電気的接続が失われた場合にも、オペアンプ１０４の負帰還回路は切断されず、オペアンプ１０４の出力電圧も過電圧となることはない。これにより、外部負荷２０２に対して過電圧を与えてしまうことを防止することができる。
【００２７】
次に、図２を参照して本発明の第２実施形態である半導体回路１０ｂ及びその半導体回路１０ｂを備えた電源装置７について説明する。図２は、半導体回路１０ｂ及びその半導体回路１０ｂを備えた電源装置７を示す図である。ここで、上記第１実施形態の半導体回路１０ａ及びその半導体回路１０ａを備えた電源装置６とほぼ同様の構成を有するため、同一構成要素には同一符号を付して重複することとなる説明を援用によって省略し、異なる構成およびその作用について説明する。半導体回路１０ｂと半導体回路１０ａの相違は、ＰＷＭ回路１０５と第３端子部１８を有する点と第１抵抗素子１０８の接続関係である。また、電源装置７と電源装置６との相違は、昇圧回路部２０７を有する点である。なお、ＰＷＭ回路１０５とドライバ回路１０６と第１抵抗素子１０８と第２抵抗素子１１０とをあわせて電圧回路部とする。
【００２８】
第１抵抗素子１０８の一方端は、第３端子部１８と接続される。ＰＷＭ回路１０５は、オペアンプ１０４が出力する誤差信号に応じてデューティ比を可変したＰＷＭ信号を生成する機能を有する回路である。例えば、オペアンプ１０４の一方側入力端子と他方側入力端子との差が大きいほど、デューディー比が大きいパルス信号となる。ＰＷＭ回路１０５の入力端子は、オペアンプ１０４の出力端子と接続され、ＰＷＭ回路１０５の出力端子は、ドライバ回路１０６の入力端子と接続される。なお、電源部１０２は、ＰＷＭ回路１０５に対して電源電圧を供給する。また、ドライバ回路１０６の入力端子は、ＰＷＭ回路１０５の出力端子と接続され、ドライバ回路１０６の出力端子は、出力端子部１５と接続される。
【００２９】
昇圧回路部２０７は、昇圧用電源部２０８と昇圧用コイル２１０と昇圧用ダイオード２１２と昇圧用コンデンサ２１４とを含んで構成される。昇圧回路部２０７は、入力電圧を所定の電圧に昇圧する機能を有する。
【００３０】
昇圧用電源部２０８は、所定の電圧を供給する機能を有する。昇圧用コイル２１０は、一方端が昇圧用電源部２０８と接続され、他方端が出力端子部１５と昇圧用ダイオード２１２とに接続されるコイルである。すなわち昇圧用コイル２１０は、出力端子部１５に出力されるＰＷＭ信号がオン（Ｈｉｇｈ）のときには昇圧用電源部２０８から電流が供給されて、その電流を電磁エネルギとして蓄積する機能を有する。そして、昇圧用コイル２１０は、ＰＷＭ信号がオフ（Ｌｏｗ）のときにはその蓄積された電磁エネルギが昇圧用ダイオード２１２を介して昇圧用コンデンサ２１４に転送されて昇圧が行われることとなる。なお、昇圧用電源部２０８は、半導体回路１０ｂの電源部１０２と共用にしてもよい。
【００３１】
昇圧用ダイオード２１２は、一方端が出力端子部１５と昇圧用コイル２１０の他方端に接続され、他方端が第３端子部１８と昇圧用コンデンサ２１４と外部負荷２０２に接続される逆流防止素子である。なお、逆流防止素子としては昇圧用ダイオード２１２のほか、ＭＯＳトランジスタをスイッチングさせることで構成することもできる。
【００３２】
昇圧用コンデンサ２１４は、上記のように、ＰＷＭ信号がオフのときに、昇圧用コイル２１０から電磁エネルギの供給を受けてこれを蓄積して保持する容量素子である。
【００３３】
続いて、上記構成からなる半導体回路１０ｂを含んだ電源装置７の動作について図２を参照して説明する。電源装置７において、基準電圧回路部１１２によって出力された基準電圧は、第１外付け抵抗素子２０４によって分圧される。そして、オペアンプ１０４の一方側入力端子は、分圧された第１端子部１７の電圧を入力基準電圧として受け取る。一方、オペアンプ１０４の他方側入力端子は、昇圧回路部２０７の昇圧用ダイオード２１２の出力電圧を第１抵抗素子１０８と第２抵抗素子１１０によって分圧された電圧を入力電圧として受け取る。
【００３４】
上記半導体回路１０ａ及び半導体回路１０ａを備えた電源装置６と同様に、半導体回路１０ｂ及び半導体回路１０ｂを備えた電源装置７は、第１外付け抵抗素子２０４あるいは第２外付け抵抗素子２０６が外れた場合にも、オペアンプ１０４の負帰還回路は切断されないため、オペアンプ１０４の出力電圧も過電圧となることはない。これにより、外部負荷２０２に対して過電圧を与えてしまうことを防止することができる。
【００３５】
次に、図３を参照して本発明の第２実施形態である電源装置７の変形例である電源装置８について説明する。図３は、半導体回路１０ｂを備えた電源装置８を示す図である。電源装置８と電源装置７との相違は、整流回路部２１９である。
【００３６】
整流回路部２１９は、整流用ダイオード２１６と整流用コイル２１８と整流用コンデンサ２２０とを含んで構成される。整流回路部２１９は、入力電圧を所定の電圧に降圧する機能を有する。なお、本発明は、整流用ダイオード２１６がなくても同様に適用することができる。この場合、ドライバ回路１０６では、Ｐチャネル型ＭＯＳトランジスタを介して電源部１０２と接続されるとともに、Ｎチャネル型ＭＯＳトランジスタを介してグランドと接続される。そして、ドライバ回路１０６のこれらのトランジスタが制御されて同期制御が行われる。
【００３７】
整流用ダイオード２１６は、一方端が出力端子部１５と整流用コイル２１８の一方端に接続され、他方端が接地される逆流防止素子である。整流用コイル２１８は、一方端が出力端子部１５と整流用ダイオード２１６の一方端とに接続され、他方端が第３端子部１８と整流用コンデンサ２２０と外部負荷２０２とに接続されるコイルである。すなわち、整流用コイル２１８は、出力端子部１５に出力されるＰＷＭ信号が電源部１０２と同電圧のときには電源部１０２から電流が供給されて、その電流を電磁エネルギとして蓄積する機能を有する。そして、整流用コイル２１８は、ＰＷＭ信号がグランド電圧のときにはその蓄積された電磁エネルギが外部負荷２０２に転送されて整流が行われることとなる。
【００３８】
整流用コンデンサ２２０は、ＰＷＭ信号が電源部１０２と同電圧のときに電源部１０２から電流が供給されて電磁エネルギを保持し、ＰＷＭ信号がグランド電圧のときにその蓄積された電磁エネルギが外部負荷２０２に転送されて整流が行われることとなる。
【００３９】
ここで、電源装置８においても、第１外付け抵抗素子２０４と第２外付け抵抗素子２０６とが半導体回路１０ｂの外付け抵抗素子としてプリント回路基板１１に取り付けられていることから、電源装置７と同様の効果を有する。
【００４０】
次に、図４を参照して本発明の第３実施形態である半導体回路１０ｃ及びその半導体回路１０ｃを備えた電源装置９について説明する。図４は、半導体回路１０ｃ及び半導体回路１０ｃを備えた電源装置９を示す図である。ここで、上記第１実施形態の半導体回路１０ａ及びその半導体回路１０ａを備えた電源装置６とほぼ同様の構成を有するため、同一構成要素には同一符号を付して重複することとなる説明を援用によって省略し、異なる構成およびその作用について説明する。半導体回路１０ｃと半導体回路１０ａとの相違は、第３端子部１８を有する点と第１抵抗素子１０８の接続関係であり、第１抵抗素子１０８の一方端は第３端子部１８に接続される。電源装置９と電源装置６との相違は、チャージポンプ回路２２９を有する点である。なお、ドライバ回路１０６と第１抵抗素子１０８と第２抵抗素子１１０とをあわせて電源回路部とする。
【００４１】
チャージポンプ回路２２９は、ＰＭＯＳトランジスタで構成される第１トランジスタ２２６と、ＮＭＯＳトランジスタで構成される第２トランジスタ２２８と、ＰＭＯＳトランジスタで構成される第３トランジスタ２２２と第４トランジスタ２２４と、第１コンデンサ２３０と、第２コンデンサ２３２と、制御回路２３４と、を含んで構成される。チャージポンプ回路２２９は、入力電圧を２倍の電圧に昇圧する機能を有する。なお、上記トランジスタはＭＯＳトランジスタに限定されず、例えばバイポーラトランジスタを用いて構成してもよい。また、チャージポンプ回路２２９は、入力電圧を２倍の電圧に昇圧する回路として説明するが、２倍に限定されず、例えば１．５倍、３倍の電圧に昇圧する回路であってもよい。
【００４２】
第１トランジスタ２２６は、ドレイン端子が出力端子部１５と第３トランジスタ２２２のドレイン端子と接続され、ソース端子が第２トランジスタ２２８のドレイン端子と接続され、ゲート端子が制御回路２３４の制御信号Ａに接続される。第２トランジスタ２２８は、ドレイン端子が第１トランジスタ２２６のソース端子に接続され、ソース端子が接地され、ゲート端子が制御回路２３４の制御信号Ｂに接続される。第３トランジスタ２２２は、ドレイン端子が出力端子部１５と第１トランジスタ２２６のドレイン端子と接続され、ソース端子が第４トランジスタ２２４のドレイン端子と接続され、ゲート端子が制御回路２３４の制御信号Ｃに接続される。第４トランジスタ２２４は、ドレイン端子が第３トランジスタ２２２のソース端子と接続され、ソース端子が第３端子部１８と外部負荷２０２に接続され、ゲート端子が制御回路２３４の制御信号Ｄと接続される。
【００４３】
制御回路２３４は、第１トランジスタ２２６をオンオフさせる制御信号Ａを生成し、第２トランジスタ２２８をオンオフさせる制御信号Ｂを生成する。また、制御回路２３４は、第３トランジスタ２２２をオンオフさせる制御信号Ｃを生成し、第４トランジスタ２２４をオンオフさせる制御信号Ｄを生成する。
【００４４】
第１コンデンサ２３０は、一方端が第３トランジスタ２２２のソース端子と第４トランジスタ２２４のドレイン端子に接続され、他方端が第１トランジスタ２２６のソース端子と第２トランジスタ２２８のドレイン端子に接続される容量素子である。第２コンデンサ２３２は、一方端が第４トランジスタ２２４のソース端子と第３端子部１８と外部負荷２０２とに接続され、他方端が接地される容量素子である。制御回路２３４の制御によって、第１トランジスタ２２６と第４トランジスタ２２４が同期してオンオフとなり、第２トランジスタ２２８と第３トランジスタ２２２が同期してオンオフとなる。昇圧動作の第１段階では、第１コンデンサ２３０は、出力端子部１５から入力される入力電圧（例えばＶｃｃ）によって充電されることで、両端にＶｃｃの電圧として蓄積された電荷は、昇圧動作の第２段階では、出力端子部１５から入力される入力電圧（Ｖｃｃ）に加えられる。これにより、第２コンデンサ２３２は、昇圧動作の第２段階で２Ｖｃｃの電圧の電荷を蓄積することとなり、昇圧が行われる。
【００４５】
続いて、上記構成からなる半導体回路１０ｃを含んだ電源装置９の動作について図４を参照して説明する。電源装置９において、基準電圧回路部１１２によって出力された基準電圧は、第１外付け抵抗素子２０４によって分圧される。そして、オペアンプ１０４の一方側入力端子は、分圧された第１端子部１７の電圧を入力基準電圧として受け取る。一方、オペアンプ１０４の他方側入力端子は、チャージポンプ回路２２９の第４トランジスタ２２４のソース端子に出力される出力電圧を第１抵抗素子１０８と第２抵抗素子１１０によって分圧された電圧を入力電圧として受け取る。
【００４６】
上記半導体回路１０ａ及び半導体回路１０ａを備えた電源装置６と同様に、半導体回路１０ｃ及び半導体回路１０ｃを備えた電源装置９は、第１外付け抵抗素子２０４あるいは第２外付け抵抗素子２０６の電気的接続が失われた場合にも、オペアンプ１０４の負帰還回路は切断されないため、オペアンプ１０４の出力電圧も過電圧となることはない。これにより、外部負荷２０２に対して過電圧を与えてしまうことを防止することができる。
【図面の簡単な説明】
【００４７】
【図１】本発明の第１実施形態である半導体回路及びその半導体回路を備えた電源装置を示す図である。
【図２】本発明の第２実施形態である半導体回路及びその半導体回路を備えた電源装置を示す図である。
【図３】本発明の第２実施形態である半導体回路を備えた電源装置の変形例を示す図である。
【図４】本発明の第３実施形態である半導体回路及びその半導体回路を備えた電源装置を示す図である。
【符号の説明】
【００４８】
６，７，８，９  電源装置、１０ａ，１０ｂ，１０ｃ  半導体回路、１１  プリント回路基板、１５  出力端子部、１６  第２端子部、１７  第１端子部、１８  第３端子部、１０２  電源部、１０４  オペアンプ、１０５  ＰＷＭ回路、１０６  ドライバ回路、１０８  第１抵抗素子、１１０  第２抵抗素子、１１２  基準電圧回路部、２０２  外部負荷、２０４  第１外付け抵抗素子、２０６  第２外付け抵抗素子、２０７  昇圧回路部、２０８  昇圧用電源部、２１０  昇圧用コイル、２１２  昇圧用ダイオード、２１４  昇圧用コンデンサ、２１６  整流用ダイオード、２１８  整流用コイル、２１９  整流回路部、２２０  整流用コンデンサ、２２２      第３トランジスタ、２２４  第４トランジスタ、２２６  第１トランジスタ、２２８  第２トランジスタ、２２９  チャージポンプ回路、２３０  第１コンデンサ、２３２  第２コンデンサ、２３４  制御回路。
【図１】
2010073754.tif 000003
【図２】
2010073754.tif 000004
【図３】
2010073754.tif 000005
【図４】
2010073754.tif 000006