(57)【要約】【課題】ポップ音を大幅に低減させることができるポップ音低減回路を備えたオーディオ回路を得る。【解決手段】電源がオンする等して起動する場合は、パワーアンプ回路をなす演算増幅回路３に入力される基準電圧をなす電圧ＶＴ２を、第１基準電圧Ｖｒｅｆの１／２の電圧で、上下が完全に対称な電圧波形で立ち上げ、しかも立ち上がり途中に変極点がないようにしたため、不要な高調波成分を少なくすることができ、ポップ音を大幅に低減させることができると共に、電源オフ時のように動作を停止するときには、起動時と対称の電圧ＶＴ２を基準電圧として演算増幅回路３に出力するポップ音低減回路２を備えるようにした。【選択図】図１
2010021775.tif 000002
【特許請求の範囲】
【請求項１】
一方の入力端に基準電圧が、他方の入力端にオーディオ信号がそれぞれ入力され、該入力されたオーディオ信号を増幅してスピーカに出力する差動増幅回路で構成されたパワーアンプ回路と、該パワーアンプ回路の起動時及び動作停止時に前記スピーカから発生するポップ音を低減させるポップ音低減回路とを備えたオーディオ回路において、
前記ポップ音低減回路は、
入力された制御信号に応じて、所定の三角波をなす三角波電圧を生成して出力する三角波電圧発生回路部と、
該三角波電圧発生回路部で生成された三角波電圧に比例した比例電流を生成する電圧電流変換回路部と、
該電圧電流変換回路部の出力電流により充放電されるコンデンサと、
前記三角波電圧発生回路部の動作制御を行うと共に、前記電圧電流変換回路部に対して生成した前記比例電流の出力制御を行う制御回路部と、
を備え、
前記制御回路部は、前記パワーアンプ回路の起動時に、前記三角波電圧発生回路部に対して前記三角波電圧を出力させると共に、前記電圧電流変換回路部の出力電流により前記コンデンサを充電させ、前記コンデンサは、端子電圧を前記基準電圧として前記差動増幅回路に供給することを特徴とするオーディオ回路。
【請求項２】
前記制御回路部は、前記パワーアンプ回路の動作停止時に、前記三角波電圧発生回路部に対して前記三角波電圧を出力させると共に、前記電圧電流変換回路部の出力電流により前記コンデンサを放電させることを特徴とする請求項１記載のオーディオ回路。
【請求項３】
前記制御回路部は、前記パワーアンプ回路の起動時に、前記コンデンサの端子電圧が所定の第１基準電圧近傍の第１所定値に等しくなると、前記コンデンサの該端子に該第１基準電圧を出力することを特徴とする請求項１又は２記載のオーディオ回路。
【請求項４】
前記制御回路部は、前記パワーアンプ回路の動作停止時に、前記コンデンサの端子電圧が接地電圧近傍の第２所定値に等しくなると、前記コンデンサの該端子を接地電圧に接続することを特徴とする請求項１、２又は３記載のオーディオ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、オーディオパワーアンプの起動時や動作停止時に発生するポップ音を低減するポップ音低減回路を備えたオーディオ回路に関する。
【背景技術】
【０００２】
オーディオパワーアンプ回路において電源オン又は待機モード解除時に各部の電圧が立ち上がるまでの過渡期及び電源オフ又は待機モード時に各部の電圧が立ち下がるまでの過渡期に、スピーカから衝撃性の異音が発生していた。この異音は、「ポップ音」又は「ボツ音」と呼ばれており、聴き手にとって非常に耳障りであり、大きな不快感をもたらす音であると共に、スピーカに不具合を発生させる場合があった。このようなポップ音を低減するための方法として、起動時及び動作停止時にオーディオパワーアンプの基準電圧をライズドコサイン波形で立ち上げることによって低減できることが知られていた。
【０００３】
図３は、このような従来のポップ音低減回路の例を示した回路図であり（例えば、特許文献１参照。）、図４は、図３の回路の動作例を示したタイミングチャートである。図４では、図３のＡ〜Ｃ点の各電圧及びＮＭＯＳトランジスタＭ１０３，Ｍ１０４のドレイン電流ｉ１０１，ｉ１０２の各波形を示している。
図３では、電源がオンして電源電圧Ｖｄｄが入力されると、抵抗Ｒ１０１を介してコンデンサＣ１０１が充電されるため、Ａ点の電圧は対数曲線で上昇する。Ａ点の電圧はＮＭＯＳトランジスタＭ１０１とＰＭＯＳトランジスタＭ１０２の各ゲートに入力されるため、ドレイン電流ｉ１０１はＡ点の電圧によって変化する。すなわち、Ａ点の電圧が低い場合は、ＰＭＯＳトランジスタＭ１０２はオンしているが、ＮＭＯＳトランジスタＭ１０１はオフしているので、ドレイン電流ｉ１０１はほとんど流れない。
【０００４】
Ａ点の電圧が上昇して、ＮＭＯＳトランジスタＭ１０１がオンし始めると、ドレイン電流ｉ１０１が流れ出し、Ａ点の電圧の上昇と共に増えていく。Ａ点の電圧が電源電圧Ｖｄｄの１／２近辺でＮＭＯＳトランジスタＭ１０１とＰＭＯＳトランジスタＭ１０２の合成抵抗が最も小さくなりドレイン電流ｉ１０１が最大になる。Ａ点の電圧が更に上昇すると、ＮＭＯＳトランジスタＭ１０１のオン抵抗は更に低下するが、ＰＭＯＳトランジスタＭ１０２のオン抵抗の増加がＮＭＯＳトランジスタＭ１０１のオン抵抗の低下を上回り、ドレイン電流ｉ１０１は減少し始める。Ａ点の電圧が更に上昇して電源電圧Ｖｄｄ近くになると、ＰＭＯＳトランジスタＭ１０２はオフするため、ドレイン電流ｉ１０１は流れなくなる。
【０００５】
ドレイン電流ｉ１０１は、ＮＭＯＳトランジスタＭ１０３のドレイン電流になっており、ＮＭＯＳトランジスタＭ１０３とＭ１０４はカレントミラー回路を構成していることから、ＮＭＯＳトランジスタＭ１０４のドレイン電流ｉ１０２もドレイン電流ｉ１０１と同様の変化をする。コンデンサＣ１０２はドレイン電流ｉ１０２で充電されるため、コンデンサＣ１０２の電圧は上昇する。なお、音声再生回路１０１からの出力電圧が一定（例えば接地電圧）である場合、演算増幅器１０２の出力電圧とコンデンサＣ１０２の端子電圧は比例関係になっているため、Ｂ点の電圧はコンデンサＣ１０２の端子電圧と同様の変化で上昇する。すなわちＢ点の電圧は電源オン直後はゆっくりと上昇し、途中で速く上昇し、最後にまたゆっくり上昇するような電圧波形になる。この結果、Ｃ点の電圧波形の波高値を低く抑えることができ、ポップ音を低減させることができる。
【０００６】
また、図３のコンデンサＣ１０２に相当するコンデンサを充電するための電流源を複数備え、電源の立ち上がりにあわせてコンデンサＣ１０２を充電する電流源を切り換えて、図４のＢ電圧に示すような電圧波形を生成するようにしたものもあった（例えば、特許文献２参照。）。
【特許文献１】特開２００４−３０４４４１号公報
【特許文献２】特開２００５−１０９６５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、図３の場合は、Ａ点の電圧が対数曲線で上昇するため、電源オンの直後は急速に上昇し、時間と共に上昇速度が遅くなってしまうため、ＰＭＯＳトランジスタＭ１０２のオン時間は短く、ＮＭＯＳトランジスタＭ１０１のオン時間が長くなるため、ドレイン電流ｉ１０１の波形が図４で示したような左右対称にはならなかった。更に、ドレイン電流ｉ１０１の値は、ＮＭＯＳトランジスタＭ１０１とＰＭＯＳトランジスタＭ１０２のしきい値電圧に大きく左右されるため、ドレイン電流ｉ１０１はトランジスタの製造条件で大きくばらついていた。
【０００８】
また、カレントミラー回路を構成しているＮＭＯＳトランジスタＭ１０３とＭ１０４では、ＮＭＯＳトランジスタＭ１０４のソースと接地電圧Ｖｓｓとの間にコンデンサＣ１０２が接続されているため、コンデンサＣ１０２の電圧が高くなるに連れ、ＮＭＯＳトランジスタＭ１０４のドレイン電流が減少し、正確なミラー効果が得られなかった。このため、ドレイン電流ｉ１０２は、時間の経過にしたがってドレイン電流ｉ１０１よりもかなり小さい電流となり、図４で示したようなドレイン電流ｉ１０２の波形の対称性はドレイン電流ｉ１０１以上に変化してしまう。その結果、Ｂ点の電圧の変化は後半で非常に緩やかとなり、基準電圧の設定に時間がかかり、しかも、Ｂ点の電圧には高調波が多く発生してポップ音の低減効果を阻んでしまうという問題があった。
【０００９】
また、図３のコンデンサＣ１０２に相当するコンデンサを充電するための電流源を複数備えた場合は、図３の回路の不具合を改善させることができるが、時間の経過に伴ってコンデンサＣ１０２を充電する電流源を切り換えるため、該切り換え時に高調波が多く発生し、ポップ音の発生原因になってしまうという問題があった。
【００１０】
本発明は、このような問題を解決するためになされたものであり、よりライズドコサイン波形に近い立ち上がり特性を得ることができ、ポップ音を低減させることができるポップ音低減回路を備えたオーディオ回路を得ることを目的とする。
【課題を解決するための手段】
【００１１】
この発明に係るオーディオ回路は、一方の入力端に基準電圧が、他方の入力端にオーディオ信号がそれぞれ入力され、該入力されたオーディオ信号を増幅してスピーカに出力する差動増幅回路で構成されたパワーアンプ回路と、該パワーアンプ回路の起動時及び動作停止時に前記スピーカから発生するポップ音を低減させるポップ音低減回路とを備えたオーディオ回路において、
前記ポップ音低減回路は、
入力された制御信号に応じて、所定の三角波をなす三角波電圧を生成して出力する三角波電圧発生回路部と、
該三角波電圧発生回路部で生成された三角波電圧に比例した比例電流を生成する電圧電流変換回路部と、
該電圧電流変換回路部の出力電流により充放電されるコンデンサと、
前記三角波電圧発生回路部の動作制御を行うと共に、前記電圧電流変換回路部に対して生成した前記比例電流の出力制御を行う制御回路部と、
を備え、
前記制御回路部は、前記パワーアンプ回路の起動時に、前記三角波電圧発生回路部に対して前記三角波電圧を出力させると共に、前記電圧電流変換回路部の出力電流により前記コンデンサを充電させ、前記コンデンサは、端子電圧を前記基準電圧として前記差動増幅回路に供給するものである。
【００１２】
また、前記制御回路部は、前記パワーアンプ回路の動作停止時に、前記三角波電圧発生回路部に対して前記三角波電圧を出力させると共に、前記電圧電流変換回路部の出力電流により前記コンデンサを放電させるようにした。
【００１３】
具体的には、前記制御回路部は、前記パワーアンプ回路の起動時に、前記コンデンサの端子電圧が所定の第１基準電圧近傍の第１所定値に等しくなると、前記コンデンサの該端子に該第１基準電圧を出力するようにした。
【００１４】
また、前記制御回路部は、前記パワーアンプ回路の動作停止時に、前記コンデンサの端子電圧が接地電圧近傍の第２所定値に等しくなると、前記コンデンサの該端子を接地電圧に接続するようにした。
【発明の効果】
【００１５】
本発明のオーディオ回路によれば、前記パワーアンプ回路の起動時に、前記三角波電圧発生回路部に対して前記三角波電圧を出力させると共に、前記電圧電流変換回路部の出力電流により前記コンデンサを充電させ、前記コンデンサは、端子電圧を前記基準電圧として前記差動増幅回路に供給するようにした。このことから、パワーアンプ回路の起動時における前記基準電圧に、該基準電圧の１／２を境に極めて対称性がよく、滑らかに変化して、しかもライズドコサイン波形に近い電圧を供給することができ、ポップ音を大幅に低減させることができる。
【００１６】
また、前記パワーアンプ回路の動作停止時に、前記三角波電圧発生回路部に対して前記三角波電圧を出力させると共に、前記電圧電流変換回路部の出力電流により前記コンデンサを放電させるようにした。このことから、パワーアンプ回路の動作停止時における前記基準電圧に、該基準電圧の１／２を境に極めて対称性がよく、滑らかに変化して、しかもライズドコサイン波形に近い電圧を供給することができ、ポップ音を大幅に低減させることができる。
【００１７】
また、前記パワーアンプ回路の起動時に、前記コンデンサの端子電圧が所定の第１基準電圧近傍の第１所定値に等しくなると、前記コンデンサの該端子に該第１基準電圧を出力するようにしたことから、パワーアンプ回路の前記基準電圧を正確に前記第１基準電圧にすることができる。
【００１８】
更に、パワーアンプ回路が動作を停止した場合は、前記コンデンサの電荷を完全に放電するようにしたことから、パワーアンプ回路の次回の起動時におけるポップ音低減回路を確実に動作させることができる。
【発明を実施するための最良の形態】
【００１９】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態におけるオーディオ回路の回路例を示した図である。
図１において、オーディオ回路１は、ポップ音低減回路２、演算増幅回路３、抵抗Ｒ６，Ｒ７、コンデンサＣ３及びスピーカＳＰで構成され、ポップ音低減回路２は、三角波電圧発生回路１１、電圧電流変換回路１２、制御回路１３、所定の第１基準電圧Ｖｒｅｆを生成して出力する基準電圧発生回路１４、コンデンサＣ２、スイッチＳＷ５，ＳＷ６及び抵抗Ｒ２〜Ｒ５で構成されている。なお、三角波電圧発生回路１１は三角波電圧発生回路部を、電圧電流変換回路１２は電圧電流変換回路部を、制御回路１３、基準電圧発生回路１４、スイッチＳＷ５，ＳＷ６及び抵抗Ｒ２〜Ｒ５は制御回路部をそれぞれなす。
【００２０】
演算増幅回路３、抵抗Ｒ６，Ｒ７及びコンデンサＣ３はパワーアンプ回路を形成しており、入力端ＩＮに入力されたオーディオ信号を増幅してスピーカＳＰから該オーディオ信号に応じた音を発生させる。なお、該パワーアンプ回路の構成は一般的なものであることからその説明を省略する。
三角波電圧発生回路１１は、ＰＭＯＳトランジスタＭ１〜Ｍ３、ＮＭＯＳトランジスタＭ４，Ｍ５、所定の定電流ｉ１の供給を行う定電流源２１、スイッチＳＷ１，ＳＷ２及びコンデンサＣ１で構成されている。ＰＭＯＳトランジスタＭ１〜Ｍ３は、カレントミラー回路を形成しており、各ソースがそれぞれ電源電圧Ｖｄｄに接続され、各ゲートが接続され、該接続部はＰＭＯＳトランジスタＭ１のドレインに接続されている。ＰＭＯＳトランジスタＭ１のドレインと接地電圧Ｖｓｓとの間には電流源２１が接続され、ＰＭＯＳトランジスタＭ２のドレインはＮＭＯＳトランジスタＭ４のドレインに接続されている。
【００２１】
ＮＭＯＳトランジスタＭ４及びＭ５は、カレントミラー回路を形成しており、各ソースがそれぞれ接地電圧Ｖｓｓに接続され、各ゲートが接続され、該接続部はＮＭＯＳトランジスタＭ４のドレインに接続されている。ＰＭＯＳトランジスタＭ３のドレインとＮＭＯＳトランジスタＭ５のドレインとの間にはスイッチＳＷ１及びＳＷ２が直列に接続され、スイッチＳＷ１とＳＷ２との接続部が三角波電圧発生回路１１の出力端子Ｔ１に接続され、該接続部と接地電圧Ｖｓｓとの間にコンデンサＣ１が接続されている。スイッチＳＷ１及びＳＷ２は、制御回路１３からの制御信号ＳＣ１及びＳＣ２に応じてスイッチング動作を行う。なお、出力端子Ｔ１から出力される出力電圧をＶＴ１とする。
【００２２】
また、電圧電流変換回路１２は、演算増幅回路２２、ＰＭＯＳトランジスタＭ６〜Ｍ９、ＮＭＯＳトランジスタＭ１０〜Ｍ１２、スイッチＳＷ３，ＳＷ４及び抵抗Ｒ１で構成されている。演算増幅回路２２の反転入力端は出力端子Ｔ１に接続され、演算増幅回路２２の出力端はＰＭＯＳトランジスタＭ６及びＭ７の各ゲートに接続されている。ＰＭＯＳトランジスタＭ６のソースは電源電圧Ｖｄｄに接続され、ＰＭＯＳトランジスタＭ６のドレインと接地電圧Ｖｓｓとの間には抵抗Ｒ１が接続されている。ＰＭＯＳトランジスタＭ６と抵抗Ｒ１との接続部は、演算増幅回路２２の非反転入力端に接続されている。ＰＭＯＳトランジスタＭ７のソースは電源電圧Ｖｄｄに接続され、ＰＭＯＳトランジスタＭ７のドレインはＮＭＯＳトランジスタＭ１０のドレインに接続されている。
【００２３】
ＮＭＯＳトランジスタＭ１０〜Ｍ１２は、カレントミラー回路を形成しており、各ソースはそれぞれ接地電圧Ｖｓｓに接続され、各ゲートが接続され該接続部はＮＭＯＳトランジスタＭ１０のドレインに接続されている。また、ＰＭＯＳトランジスタＭ８及びＭ９は、カレントミラー回路を形成しており、各ソースはそれぞれ電源電圧Ｖｄｄに接続され、各ゲートが接続され該接続部はＰＭＯＳトランジスタＭ８のドレインに接続されている。ＰＭＯＳトランジスタＭ８のドレインはＮＭＯＳトランジスタＭ１１のドレインに接続され、ＰＭＯＳトランジスタＭ９のドレインとＮＭＯＳトランジスタＭ１２のドレインとの間にはスイッチＳＷ３及びＳＷ４が直列に接続されている。スイッチＳＷ３とＳＷ４との接続部が電圧電流変換回路１２の出力端子Ｔ２に接続され、スイッチＳＷ３及びＳＷ４は、制御回路１３からの制御信号ＳＣ３及びＳＣ４に応じてスイッチング動作を行う。なお、出力端子Ｔ２から出力される出力電圧をＶＴ２とする。
【００２４】
出力端子Ｔ２と第１基準電圧Ｖｒｅｆとの間には抵抗Ｒ２とスイッチＳＷ５が直列に接続され、出力端子Ｔ２と接地電圧Ｖｓｓとの間には、抵抗Ｒ３とスイッチＳＷ６が直列に接続されると共にコンデンサＣ２が接続されている。スイッチＳＷ５及びＳＷ６は、制御回路１３からの制御信号ＳＣ５及びＳＣ６に応じてスイッチング動作を行う。また、第１基準電圧Ｖｒｅｆと接地電圧Ｖｓｓとの間には抵抗Ｒ４とＲ５が直列に接続され、抵抗Ｒ４とＲ５との接続部は制御回路１３に接続されている。第１基準電圧Ｖｒｅｆは抵抗Ｒ４及びＲ５によってＶｒｅｆ／２に分圧され、制御回路１３に入力される。また、制御回路１３には、外部からバイアス制御信号ＢＣＮＴが入力されている。
【００２５】
また、出力端子Ｔ２は演算増幅回路３の非反転入力端に接続され、入力端子ＩＮと演算増幅回路３の反転入力端との間には抵抗Ｒ６が接続されている。演算増幅回路３の反転入力端と出力端との間には抵抗Ｒ７が接続され、コンデンサＣ３の一端が演算増幅回路３の出力端に接続され、コンデンサＣ３の他端と接地電圧Ｖｓｓとの間にスピーカＳＰが接続されている。
このような構成において、演算増幅回路３、抵抗Ｒ６，Ｒ７及びコンデンサＣ３からなるパワーアンプ回路の構成は一般的なものであることからその説明を省略する。
【００２６】
図２は、図１のポップ音低減回路２の各信号及び各電圧の波形例を示したタイミングチャートであり、図１のポップ音低減回路２の動作例を示した図である。図２を参照しながら、図１のポップ音低減回路２の動作について説明する。
オーディオ回路１起動時に、時刻ｔ１でバイアス制御信号ＢＣＮＴがハイレベルに立ち上がる。なお、時刻ｔ１以前では、スイッチＳＷ１〜ＳＷ５はオフ、スイッチＳＷ６がオンしており、バイアス制御信号ＢＣＮＴがローレベルからハイレベルに変化すると同時にスイッチＳＷ６はオフし、制御回路１３は、所定時間経過後の時刻ｔ２でスイッチＳＷ１とＳＷ３をそれぞれオンさせて導通状態にする。
【００２７】
ＰＭＯＳトランジスタＭ１のドレインには定電流源２１が接続されていることから、ＰＭＯＳトランジスタＭ１のドレイン電流ｉｄ１は、定電流源２１から供給される定電流ｉ１と同じになる。ＰＭＯＳトランジスタＭ１〜Ｍ３はカレントミラー回路を形成していることから、ＰＭＯＳトランジスタＭ２及びＭ３の各ドレイン電流ｉｄ２及びｉｄ３は、それぞれ定電流ｉ１に比例する。また、ＰＭＯＳトランジスタＭ２のドレイン電流ｉｄ２が、ＮＭＯＳトランジスタＭ４のドレイン電流ｉｄ４になる。ＮＭＯＳトランジスタＭ４及びＭ５もカレントミラー回路を形成していることから、ＮＭＯＳトランジスタＭ５のドレイン電流ｉｄ５も定電流ｉ１に比例する。ＰＭＯＳトランジスタＭ２とＭ３、ＮＭＯＳトランジスタＭ４とＭ５にそれぞれ同特性のトランジスタを使用すると、ＰＭＯＳトランジスタＭ３及びＮＭＯＳトランジスタＭ５の各ドレイン電流ｉｄ３及びｉｄ５は等しくなる。
【００２８】
ここで、スイッチＳＷ１がオンして導通状態になると、ＰＭＯＳトランジスタＭ３のドレイン電流ｉｄ３はすべてコンデンサＣ１に供給され、コンデンサＣ１の端子電圧である出力電圧ＶＴ１は、図２に示すように直線的に上昇し、この電圧が電圧電流変換回路１２に入力される。また、出力電圧ＶＴ１は、演算増幅回路２２の反転入力端に入力され、演算増幅回路２２は、非反転入力端に接続されている抵抗Ｒ１による電圧降下が出力電圧ＶＴ１に等しくなるようにＰＭＯＳトランジスタＭ６のゲート電圧を制御する。すなわち、ＰＭＯＳトランジスタＭ６のドレイン電流ｉｄ６は、出力電圧ＶＴ１に比例した電流になる。ＰＭＯＳトランジスタＭ７のゲートも演算増幅回路２２の出力端に接続されていることから、ＰＭＯＳトランジスタＭ７のドレイン電流ｉｄ７も出力電圧ＶＴ１に比例した電流になる。
【００２９】
ＰＭＯＳトランジスタＭ７のドレイン電流ｉｄ７はＮＭＯＳトランジスタＭ１０のドレイン電流ｉｄ１０になり、ＮＭＯＳトランジスタＭ１０〜Ｍ１２はカレントミラー回路を形成しているため、ＮＭＯＳトランジスタＭ１１及びＭ１２の各ドレイン電流ｉｄ１１及びｉｄ１２も出力電圧ＶＴ１に比例した電流になる。また、ＮＭＯＳトランジスタＭ１１のドレイン電流ｉｄ１１は、ＰＭＯＳトランジスタＭ８のドレイン電流ｉｄ８になり、ＰＭＯＳトランジスタＭ８及びＭ９もカレントミラー回路を形成していることから、ＰＭＯＳトランジスタＭ９のドレイン電流ｉｄ９も出力電圧ＶＴ１に比例した電流になる。
【００３０】
ＮＭＯＳトランジスタＭ１１及びＭ１２、ＰＭＯＳトランジスタＭ８及びＭ９にそれぞれ同特性のトランジスタを使用すると、ＰＭＯＳトランジスタＭ９及びＮＭＯＳトランジスタＭ１２の各ドレイン電流ｉｄ９及びｉｄ１２は等しくなる。ここで、スイッチＳＷ３がオンすると、ＰＭＯＳトランジスタＭ９のドレイン電流ｉｄ９はすべてコンデンサＣ２に供給され、コンデンサＣ２の端子電圧である出力電圧ＶＴ２は、図２に示すように最初はゆっくりと上昇し、次第に上昇速度が速くなる波形をなす。
【００３１】
制御回路１３には、電圧電流変換回路１２の出力電圧ＶＴ２と、抵抗Ｒ４及びＲ５によって第１基準電圧Ｖｒｅｆが分圧されて生成された分圧電圧Ｖｒｅｆ／２がそれぞれ入力されている。制御回路１３が、時刻ｔ３で、出力電圧ＶＴ２が分圧電圧Ｖｒｅｆ／２に達したことを検出すると、制御回路１３は、スイッチＳＷ１をオフさせて、スイッチＳＷ２をオンさせる。すると、コンデンサＣ１に蓄えられている電荷は、スイッチＳＷ２とＮＭＯＳトランジスタＭ５を介して放電される。ＮＭＯＳトランジスタＭ５のドレイン電流ｉｄ５は、前記のようにＰＭＯＳトランジスタＭ３のドレイン電流ｉｄ３と同じであることから、コンデンサＣ１の電圧低下速度は充電時の上昇速度と同じになる。このため、三角波電圧発生回路１１の出力電圧ＶＴ１は、図２に示すように上昇時と同じ傾斜で直線的に低下し、電圧電流変換回路１２によるコンデンサＣ２への充電速度は、スイッチＳＷ１がオンしていたときとは逆に時間の経過と共に遅くなる。
【００３２】
三角波電圧をなす出力電圧ＶＴ１のピーク電圧は、電圧電流変換回路１２の出力電圧ＶＴ２が分圧電圧Ｖｒｅｆ／２に達したときの電圧であることから、出力電圧ＶＴ１が接地電圧Ｖｓｓに戻ったときの、電圧電流変換回路１２の出力電圧ＶＴ２は第１基準電圧Ｖｒｅｆ近傍の第１所定値に達している。この状態では、コンデンサＣ１の放電とコンデンサＣ２の充電がそれぞれ停止される。このため、制御回路１３は、スイッチＳＷ２をオンさせてからコンデンサＣ１の放電とコンデンサＣ２の充電が停止したと思われる時刻か、又は該時刻よりも少し経過した時刻ｔ４で、スイッチＳＷ２とスイッチＳＷ３をそれぞれオフさせ、スイッチＳＷ５をオンさせる。
【００３３】
スイッチＳＷ２がオフすると、ＮＭＯＳトランジスタＭ５によるコンデンサＣ１への放電経路が遮断され、スイッチＳＷ３がオフすると、ＰＭＯＳトランジスタＭ９によるコンデンサＣ２への充電経路が遮断される。スイッチＳＷ５がオンすると、コンデンサＣ２は抵抗Ｒ２を介して第１基準電圧Ｖｒｅｆに接続されるため、時刻ｔ４時点で、コンデンサＣ２の電圧が第１基準電圧Ｖｒｅｆよりも少しずれていたとしても、スイッチＳＷ５をオンすることにより、コンデンサＣ２の電圧は第１基準電圧Ｖｒｅｆと等しくなる。このため、オーディオ回路１が作動しているときは、演算増幅回路３の非反転入力端が、常時第１基準電圧Ｖｒｅｆになっている。
このように、電源がオンする等して起動する場合は、パワーアンプ回路の基準電圧を、第１基準電圧Ｖｒｅｆの１／２の電圧で、上下が完全に対称な電圧波形で立ち上げることができ、しかも立ち上がり途中に変極点がないため、不要な高調波成分を少なくすることができ、ポップ音を大幅に低減させることができる。
【００３４】
次に、オーディオ回路１の動作を停止させる場合について説明する。
オーディオ回路１が動作を停止する場合は、時刻ｔ５でバイアス制御信号ＢＣＮＴがローレベルになる。すると、制御回路１３は、所定の時間経過した後の時刻ｔ６で、スイッチＳＷ５をオフさせると共にスイッチＳＷ１及びＳＷ４をそれぞれオンさせる。スイッチＳＷ５がオフすることにより、第１基準電圧ＶｒｅｆによるコンデンサＣ２への充電が停止する。スイッチＳＷ１がオンしたときの三角波電圧発生回路１１の動作は、前述したオーディオ回路１起動時とまったく同じであることからその説明を省略する。
【００３５】
また、スイッチＳＷ４がオンすると、コンデンサＣ２の電荷はスイッチＳＷ４とＮＭＯＳトランジスタＭ１２を介して放電される。このため、電圧電流変換回路１２の出力電圧ＶＴ２は、図２で示すように始めはゆっくりと低下し次第に低下速度が速くなる。
時刻ｔ７で出力電圧ＶＴ２が第１基準電圧Ｖｒｅｆの１／２の電圧に到達すると、制御回路１３は、スイッチＳＷ１をオフさせると共にスイッチＳＷ２をオンさせる。すると、電源オン時の場合と同様、出力電圧ＶＴ１は低下を始めるため、出力電圧ＶＴ２の低下速度は次第に緩やかになる。コンデンサＣ１の放電がすべて終了すると、コンデンサＣ２の放電も終了する。
【００３６】
制御回路１３は、スイッチＳＷ２をオンさせてから、コンデンサＣ１の放電が完了する時間、又はそれよりもやや長い時間経過した時刻ｔ８で、スイッチＳＷ２とスイッチＳＷ４をそれぞれオフさせると共に、スイッチＳＷ６をオンさせる。スイッチＳＷ２がオフすると、ＮＭＯＳトランジスタＭ５によるコンデンサＣ１の放電経路が遮断され、スイッチＳＷ４がオフすると、ＮＭＯＳトランジスタＭ１２によるコンデンサＣ２の放電経路が遮断される。また、スイッチＳＷ６がオンすると、コンデンサＣ２は抵抗Ｒ３を介して接地電圧Ｖｓｓに接続され、時刻ｔ８時点でコンデンサＣ２に多少電荷が残っていても、コンデンサＣ２の電圧は完全に０Ｖになる。
【００３７】
このように、電源オフ時のように動作を停止するときには、起動時と対称の基準電圧をパワーアンプ回路出力とすることができるポップ音低減回路を備えたことから、動作を停止したときにもポップ音の大幅な低減を図ることができる。
【００３８】
なお、前記説明では、時刻ｔ４と時刻ｔ８の設定をスイッチＳＷ２がオンしてからの時間で行っているが、時刻ｔ４と時刻ｔ８の決定には、制御回路１３に三角波電圧発生回路１１の出力電圧ＶＴ１を入力し、制御回路１３が、コンデンサＣ１の放電時の出力電圧ＶＴ１を監視して、該出力電圧ＶＴ１が接地電圧Ｖｓｓ近傍の第２所定値になったことを検出した時点を時刻ｔ４又は時刻ｔ８にしてもよい。
更に、制御回路１３に第１基準電圧Ｖｒｅｆを入力し、コンデンサＣ２の充電時の出力電圧ＶＴ２が第１基準電圧Ｖｒｅｆ近傍の第１所定値になった時点を時刻ｔ４としてもよい。
【図面の簡単な説明】
【００３９】
【図１】本発明の第１の実施の形態におけるオーディオ回路の回路例を示した図である。
【図２】図１のポップ音低減回路２の各信号及び各電圧の波形例を示したタイミングチャートである。
【図３】従来のポップ音低減回路の例を示した回路図である。
【図４】図３の回路の動作例を示したタイミングチャートである。
【符号の説明】
【００４０】
１  オーディオ回路
２  ポップ音低減回路
３，２２  演算増幅回路
１１  三角波電圧発生回路
１２  電圧電流変換回路
１３  制御回路
１４  基準電圧発生回路
２１  定電流源
Ｃ１〜Ｃ３  コンデンサ
ＳＷ１〜ＳＷ６  スイッチ
Ｒ１〜Ｒ７  抵抗
Ｍ１〜Ｍ３，Ｍ６〜Ｍ９  ＰＭＯＳトランジスタ
Ｍ４，Ｍ５，Ｍ１０〜Ｍ１２  ＮＭＯＳトランジスタ
ＳＰ  スピーカ
【図１】
2010021775.tif 000003
【図２】
2010021775.tif 000004
【図３】
2010021775.tif 000005
【図４】
2010021775.tif 000006