(57)【要約】【課題】スイッチング制御による電力損失を抑制して、効率を向上させ得る電圧制御回路を提供する。【解決手段】出力電圧Ｖｏｕｔに基づいてコイルＬへの電流供給を制御する第一の制御部４，５，６と、入力電圧Ｖｉｎが入力される入力端と、コイルＬと、出力電圧Ｖｏｕｔを出力する出力端とを接続する期間を入力電圧Ｖｉｎに基づいて制御して、コイルへの電流供給を制御する第二の制御部１０とを備えた。【選択図】図１
2010158144.tif 000002
【特許請求の範囲】
【請求項１】
出力電圧に基づいてコイルへの電流供給を制御する第一の制御部と、
入力電圧が入力される入力端と、前記コイルと、出力電圧を出力する出力端とを接続する期間を前記入力電圧に基づいて制御して、前記コイルへの電流供給を制御する第二の制御部とを備えたことを特徴とする出力電圧制御回路。
【請求項２】
前記第二の制御部は、
前記入力電圧が出力電圧より高い場合、前記入力電圧が前記出力電圧に近づくにつれて前記コイルに蓄積されたエネルギーを放出する第一の期間を短くする制御信号を出力することを特徴とする請求項１記載の出力電圧制御回路。
【請求項３】
前記第二の制御部は、
前記入力電圧が出力電圧より低い場合、前記入力電圧が前記出力電圧に近づくにつれて前記コイルにエネルギーを蓄積する第二の期間を短くする制御信号を出力することを特徴とする請求項１記載の出力電圧制御回路。
【請求項４】
前記第二の制御部は、
前記入力電圧が前記出力電圧に等しい場合に、前記第一の期間又は第二の期間をゼロにする制御信号を出力することを特徴とする請求項２又は３記載の出力電圧制御回路。
【請求項５】
前記第一の制御部の出力信号と、前記第二の制御部から出力される制御信号に基づいて、前記第一の期間又は第二の期間における前記コイルへの電流供給を制御するための駆動信号を生成する論理回路部と、
前記駆動信号に基づいて前記コイルへの電流供給を制御するスイッチ回路とを備えたことを特徴とする請求項２又は３記載の出力電圧制御回路。
【請求項６】
前記スイッチ回路は、
前記コイルの一端を前記入力端と接地端とにそれぞれ接続するスイッチ回路と、
前記コイルの他端を前記出力端と接地端とにそれぞれ接続するスイッチ回路とを備え、
前記論理回路部は、前記スイッチ回路を同期制御するとともに、前記スイッチ回路での貫通電流の発生を防止するデッドタイムを設定する貫通防止回路を備えたことを特徴とする請求項５記載の出力電圧制御回路。
【請求項７】
前記第二の制御部は、
前記制御信号を前記デッドタイムに相当する時間で遅延させた第二の制御信号を生成する遅延回路を備え、
前記制御信号と第二の制御信号に基づいて前記第一及び第二の期間をなくす制御信号を生成したことを特徴とする請求項６記載の出力電圧制御回路。
【請求項８】
前記コイルの一端を前記入力端と接続する第一のスイッチ回路は、前記コイルの一端と前記入力端との間に接続された主スイッチ回路と、前記主スイッチ回路に並列接続された副スイッチ回路とを含み、
前記副スイッチ回路を入力電圧と出力電圧とに応じてオン又はオフする制御信号を生成する制御回路を有すること
を特徴とする請求項５乃至７のいずれか１項に記載の出力電圧制御回路。
【請求項９】
出力電圧に基づいてコイルへの電流供給を制御し、入力電圧が入力される入力端と、前記コイルと、出力電圧を出力する出力端との接続期間を前記入力電圧に基づいて制御して、前記コイルへの電流供給を制御することを特徴とする出力電圧制御方法。
【請求項１０】
請求項１乃至８のいずれか１項に記載の出力電圧制御回路の出力電圧を電源として動作することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
入力電圧を昇圧あるいは降圧して、定電圧を出力する出力電圧制御回路に関するものである。
【背景技術】
【０００２】
直流入力電圧の供給に基づいて定電圧を出力する出力電圧制御回路として、ＤＣ／ＤＣコンバータが実用化されている。ＤＣ／ＤＣコンバータは、半導体のスイッチング素子を用いる小型、軽量、高効率の直流電源であり、電子機器に広く利用されている。
【０００３】
ＤＣ／ＤＣコンバータの基本原理は、スイッチング素子を高周波でオン・オフさせ、オン時間とオフ時間の比率すなわちデューティ比を可変制御して、直流出力電圧を一定電圧に維持するものである。ＤＣ／ＤＣコンバータには、入力電圧より高い出力電圧が得られる昇圧型、入力電圧より低い出力電圧が得られる降圧型、入力電圧に依存せず一定の出力電圧が得られる昇降圧型の３種類がある。
【０００４】
昇降圧ＤＣ／ＤＣコンバータは、電圧出力端子と直列または並列にチョークコイルを接続し、スイッチング素子のオン・オフ動作により入力側からチョークコイルにエネルギーを蓄積するステートと、チョークコイルから出力側にエネルギーを放出するステートとを交互に繰り返す。
【０００５】
昇降圧ＤＣ／ＤＣコンバータは、昇圧型や降圧型よりスイッチング動作による電力損失が大きいため、入力電圧と出力電圧が近接している場合に限定して使用されることが好ましい。実際には、３Ｖの出力電圧を出力する際、バッテリーから供給されるに入力電圧が４Ｖを超えている場合には降圧モードで動作し、入力電圧が２．８Ｖから４Ｖの範囲では昇降圧モードで動作し、入力電圧が２．８Ｖ以下では昇圧モードで動作するように制御することも行われている。
【０００６】
なお、ステート１〜ステート４を含む４つのステートを切り替えることにより、昇降圧動作を行うＨブリッジ昇降圧ＤＣ／ＤＣコンバータが知られている（特許文献１）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−１９２３１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ＤＣ／ＤＣコンバータでは、動作させるステートの数が多くなると、スイッチング動作が多くなることにより電力損失が大きくなり、効率が低下する。
【課題を解決するための手段】
【０００９】
開示の回路は、出力電圧に基づいてコイルへの電流供給を制御する第一の制御部と、入力電圧が入力される入力端と、前記コイルと、出力電圧を出力する出力端とを接続する期間を前記入力電圧に基づいて制御して、前記コイルへの電流供給を制御する第二の制御部とを含む。
【発明の効果】
【００１０】
開示の回路は、スイッチング制御による電力損失を抑制することにより、効率が向上する。
【図面の簡単な説明】
【００１１】
【図１】第一の実施形態の昇降圧ＤＣ／ＤＣコンバータを示す回路図である。
【図２】第一の実施形態の動作を示すタイミング波形図である。
【図３】第一の実施形態の動作を示すタイミング波形図である。
【図４】第一の実施形態の動作を示すタイミング波形図である。
【図５】第一の実施形態のステート制御回路を示す回路図である。
【図６】第二の実施形態の昇降圧ＤＣ／ＤＣコンバータを示す回路図である。
【図７】第二の実施形態の動作を示すタイミング波形図である。
【図８】第二の実施形態の動作を示すタイミング波形図である。
【図９】第三の実施形態の昇降圧ＤＣ／ＤＣコンバータを示す回路図である。
【図１０】第三の実施形態のステート制御回路を示す回路図である。
【図１１】第三の実施形態のステート制御回路の別例を示す回路図である。
【図１２】第三の実施形態のステート制御回路の動作を示すタイミング波形図である。
【図１３】第三の実施形態の動作を示すタイミング波形図である。
【図１４】第三の実施形態の動作を示すタイミング波形図である。
【図１５】第二の実施形態の入出力電圧特性図である。
【図１６】第三の実施形態の入出力電圧特性図である。
【図１７】昇降圧ＤＣ／ＤＣコンバータの出力部の動作を示す説明図である。
【図１８】昇降圧ＤＣ／ＤＣコンバータの出力部の動作を示す説明図である。
【図１９】昇降圧ＤＣ／ＤＣコンバータの出力部の動作を示す説明図である。
【図２０】（ａ）（ｂ）は負荷電流とコイル電流の関係を示す説明図である。
【図２１】第四の実施形態の昇降圧ＤＣ／ＤＣコンバータを示す回路図である。
【図２２】第四の実施形態の別の昇降圧ＤＣ／ＤＣコンバータを示す回路図である。
【図２３】第五の実施形態の昇降圧ＤＣ／ＤＣコンバータを示す回路図である。
【図２４】第六の実施形態の昇降圧ＤＣ／ＤＣコンバータを示す回路図である。
【発明を実施するための形態】
【００１２】
図１７〜図１９は、Ｈブリッジ昇降圧ＤＣ／ＤＣコンバータの出力部を示す。この出力部は、スイッチ回路ｓｗ１〜ｓｗ４と、チョークコイルＬを含む。チョークコイルＬの一端であるノードＮ１にはスイッチ回路ｓｗ１を介して入力電圧Ｖｉｎが供給される。また、ノードＮ１はスイッチ回路ｓｗ２を介してグランドＧＮＤに接続される。
【００１３】
チョークコイルＬの他端であるノードＮ２はスイッチ回路ｓｗ３を介してグランドＧＮＤに接続され、スイッチ回路ｓｗ４を介して出力電圧Ｖｏｕｔを出力する。
このような出力部による昇降圧モード、昇圧モード及び降圧モードの３ステートでの動作について説明する。出力電圧Ｖｏｕｔを３．２Ｖとしたとき、例えば入力電圧Ｖｉｎが４．０Ｖ以上で降圧モード、入力電圧Ｖｉｎが２．８Ｖ＜Ｖｉｎ＜４Ｖで昇降圧モード、入力電圧Ｖｉｎが２．８Ｖ以下で昇圧モードで動作するように制御するものとする。
【００１４】
昇降圧モードでは、図１８に示すように、スイッチ回路ｓｗ１〜ｓｗ４を開閉制御してステート１〜ステート３に順次制御する。まず、ステート１でスイッチ回路ｓｗ１，ｓｗ３がオンされ、スイッチ回路ｓｗ２，ｓｗ４がオフされて電流Ｉ１が流れ、チョークコイルＬにエネルギーが蓄積される。
【００１５】
次いで、ステート２でスイッチ回路ｓｗ２，ｓｗ４がオンされ、同ｓｗ１，ｓｗ３がオフされて電流Ｉ２が流れ、チョークコイルＬに蓄積されたエネルギーが放出される。
次いで、ステート３でスイッチ回路ｓｗ１，ｓｗ４がオンされ、同ｓｗ２，ｓｗ３がオフされて電流Ｉ３が流れ、このサイクルが繰り返される。そして、各ステート１〜３のデューティを制御することにより昇降圧動作が行われる。
【００１６】
降圧モードでは、図１７に示すように、スイッチ回路ｓｗ１，ｓｗ２が交互にオンされ、スイッチ回路ｓｗ４がオン固定され、スイッチ回路ｓｗ３がオフ固定されて、ステート２とステート３が交互に繰り返される。そして、電流Ｉ２，Ｉ３が交互に流れて出力電圧Ｖｏｕｔが降圧される。
【００１７】
昇圧モードでは、図１９に示すように、スイッチ回路ｓｗ３，ｓｗ４が交互にオンされ、スイッチ回路ｓｗ１がオン固定され、スイッチ回路ｓｗ２がオフ固定されて、ステート１とステート３が交互に繰り返される。そして、電流Ｉ１，Ｉ３が交互に流れて出力電圧Ｖｏｕｔが昇圧される。そして、各モードではスイッチング制御されるスイッチ回路のデューティを制御することにより、出力電圧Ｖｏｕｔが３．２Ｖに維持される。
【００１８】
上記のように動作するＨブリッジ昇降圧ＤＣ／ＤＣコンバータでは、降圧モード及び昇圧モードでは、スイッチ回路ｓｗ１〜ｓｗ４のうち２つをスイッチングさせるため、４つのスイッチ回路をスイッチング制御する場合に比して、電力効率は向上する。
【００１９】
一方、昇降圧モードではスイッチ回路ｓｗ１〜ｓｗ４がすべてスイッチング制御されるため、電力効率が悪い。また、ステート１でチョークコイルＬに蓄積されたエネルギーはステート２で出力電圧Ｖｏｕｔにほとんど寄与することなく放出されるので、電力効率が悪い。
【００２０】
そこで、昇圧モードと降圧モードとの間に昇降圧モードを介することなく、昇圧モードから降圧モードへ、あるいは降圧モードから昇圧モードへ連続的に移行すると、電力効率を改善することが可能となる。
【００２１】
上記降圧モードでの入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの比は、ＤＣ／ＤＣコンバータのクロック周期をＴとし、ステート２の時間をｔ２とすると、次式で表される。
【００２２】
【数１】
2010158144.tif 000003
また、上記昇圧モードでの入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの比は、ＤＣ／ＤＣコンバータのクロック周期をＴとし、ステート１の時間をｔ１とすると、次式で表される。
【００２３】
【数２】
2010158144.tif 000004
上記（１）（２）式において、ｔ２，ｔ１を限りなく０に近づければ、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔが等しくなる。つまり、ステート２及びステート１の時間が極小となるように制御することができれば、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔがほぼ等しくなるように制御できるので、昇降圧モードは必要なくなる。
【００２４】
上記のような昇降圧モードでの電力効率の悪化を防止するために、降圧モードではステート２の時間を極小とするように制御し、昇圧モードではステート１の時間を極小とするように制御する。そして、昇降圧モードを介することなく昇圧モードから降圧モードへ、あるいは降圧モードから昇圧モードへ連続的に移行するＨブリッジ昇降圧ＤＣ／ＤＣコンバータを実現するものである。以下にその実施形態を説明する。
【００２５】
（第一の実施形態）
図１は、昇降圧ＤＣ／ＤＣコンバータの第一の実施形態を示す。
出力部１は、スイッチ回路ｓｗ１〜ｓｗ４とチョークコイルＬを含む。スイッチ回路ｓｗ２はグランドＧＮＤ側をアノードとするダイオードとして常時動作し、スイッチ回路ｓｗ４はノードＮ２側をアノードとするダイオードとして常時動作する。そして、スイッチ回路ｓｗ４を介して出力電圧Ｖｏｕｔ及び出力電流Ｉｏを出力する。
【００２６】
前記スイッチ回路ｓｗ１には、抵抗Ｒｓ１を介して入力電圧Ｖｉｎが供給される。抵抗Ｒｓ１の両端は電流検出部２に接続されている。電流検出部２は、抵抗Ｒｓ１の両端子間の電位差に基づいて、抵抗Ｒｓ１に流れる電流Ｉｒを検出し、その電流Ｉｒと比例したセンス電流Ｉｓを出力する。
【００２７】
抵抗Ｒｓ１に流れる電流Ｉｒは、スイッチ回路ｓｗ１に流れる電流である。つまり、電流Ｉｒは、図１７に示す降圧モードにおいてステート３にて流れる電流Ｉ３である。また、電流Ｉｒは、図１９に示す昇圧モードにおいてステート１にて流れる電流Ｉ１，ステート３にて流れる電流Ｉ３である。そして、抵抗Ｒｓ１に流れる電流Ｉｒは、スイッチ回路ｓｗ１を介してチョークコイルＬに流れる。即ち、電流ＩｒはチョークコイルＬに流れるコイル電流であり、電流検出部２は、コイル電流を検出し、そのコイル電流に比例したセンス電流Ｉｓを出力する。
【００２８】
電流検出部２の出力端子はスイッチ回路ｓｗ５を介して抵抗Ｒｓ２の第１端子に接続され、抵抗Ｒｓ２の第２端子はグランドＧＮＤに接続されている。従って、スイッチ回路ｓｗ５がオンされると、抵抗Ｒｓ２の両端子間には、センス電流Ｉｓに比例した電位差が生じる。この電位差は、検出用の抵抗Ｒｓ１に流れる電流Ｉｒに比例する。
【００２９】
スイッチ回路ｓｗ５と抵抗Ｒｓ２との間のノードは補償回路３の入力端子に接続されている。従って、スイッチ回路ｓｗ５がオンされると、補償回路３の入力端子には、抵抗Ｒｓ２の第１端子における電圧、すなわち検出用の抵抗Ｒｓ１に流れる電流Ｉｒに比例したセンス電圧が供給される。そして、スイッチ回路ｓｗ５がオフされると、補償回路３の入力端子は抵抗Ｒｓ２を介してグランドＧＮＤに接続されているため、補償回路３の入力電圧がグランドＧＮＤレベルにリセットされる。
【００３０】
前記補償回路３は、図２〜図４に示すように、入力電圧に所定の傾斜電圧を付加した電圧の補償信号ｓｌｐを生成し、その補償信号ｓｌｐを比較器４のプラス側入力端子に出力する。
【００３１】
前記出力部１から出力される出力電圧Ｖｏｕｔは、抵抗Ｒ１，Ｒ２で分圧され、その分圧電圧が誤差増幅器５のマイナス側入力端子に入力される。前記誤差増幅器５のプラス側入力端子には基準電圧Ｖｒｅｆが入力される。そして、誤差増幅器５は前記出力部１の出力電圧Ｖｏｕｔが上昇すると出力電圧ｅｒｏを低下させ、出力電圧Ｖｏｕｔが低下すると出力電圧ｅｒｏを上昇させる。
【００３２】
前記誤差増幅器５の出力電圧ｅｒｏは前記比較器４のマイナス側入力端子に入力される。比較器４は前記補償信号ｓｌｐと誤差増幅器５の出力電圧ｅｒｏを比較し、補償信号ｓｌｐが出力電圧ｅｒｏより高くなるとＨレベルの出力信号を出力し、補償信号ｓｌｐが出力電圧ｅｒｏより低くなるとＬレベルの出力信号を出力する。
【００３３】
前記比較器４の出力信号はフリップフロップ回路６のリセット端子Ｒに入力される。フリップフロップ回路６のセット端子Ｓには発振器１５から出力される一定周期の発振信号ｏｓｃが入力される。発振信号ｏｓｃは、図２に示すように、一定の周期でＨレベルとなるパルス信号として出力される。
【００３４】
従って、フリップフロップ回路６の出力信号ｐｗｍは、発振信号ｏｓｃの立上りに基づいてＨレベルに立上り、比較器４の出力信号がＨレベルとなると立下がる。
前記フリップフロップ回路６の出力信号ｐｗｍは、ＡＮＤ回路７ａ，７ｂ及びＯＲ回路８（論理回路部）に入力される。
【００３５】
前記発振信号ｏｓｃは、ステート制御回路１０に入力され、そのステート制御回路１０には入力電圧Ｖｉｎと出力電圧Ｖｏｕｔが入力される。そして、ステート制御回路１０は入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとに基づいてパルス幅が変化する制御信号ｃｐを、発振信号ｏｓｃに同期した一定周期で出力する。
【００３６】
前記制御信号ｃｐは、前記ＡＮＤ回路７ｂ及びＯＲ回路８に入力される。前記ＯＲ回路８の出力信号はバッファ回路９ａを介して前記スイッチ回路ｓｗ１を駆動する駆動信号ｄｒ１として出力される。前記スイッチ回路ｓｗ１は駆動信号ｄｒ１がＨレベルとなるとオン（導通）され、Ｌレベルとなるとオフ（不導通）される。
【００３７】
前記ＡＮＤ回路７ｂの出力信号はバッファ回路９ｂを介して前記スイッチ回路ｓｗ３を駆動する駆動信号ｄｒ３として出力される。前記スイッチ回路ｓｗ３は駆動信号ｄｒ３がＬレベルとなるとオフ（不導通）され、Ｈレベルとなるとオン（導通）される。
【００３８】
前記バッファ回路９ａの出力信号は前記ＡＮＤ回路７ａに入力される。ＡＮＤ回路７ａの出力信号は前記スイッチ回路ｓｗ５の制御信号として出力される。そして、ＡＮＤ回路７ａの出力信号がＨレベルとなると、スイッチ回路ｓｗ５がオンされて、電流検出部２から出力されるセンス電流Ｉｓに応じた電圧が補償回路３に供給され、ＡＮＤ回路７ａの出力信号がＬレベルとなるとスイッチ回路ｓｗ５が不導通となり、補償回路３の入力電圧はグランドＧＮＤレベルにリセットされる。
【００３９】
前記ステート制御回路１０の具体的構成を図５に従って説明する。前記出力電圧Ｖｏｕｔは抵抗Ｒ３，Ｒ４で分圧され、その分圧電圧が増幅器１１のマイナス側入力端子に入力される。
【００４０】
前記入力電圧Ｖｉｎは、抵抗Ｒ５，Ｒ６で分圧され、その分圧電圧が前記増幅器１１のプラス側入力端子に入力される。増幅器１１の出力信号ｖ１は、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔが安定していればほぼ定電圧となるが、出力電圧Ｖｏｕｔが定電圧である状態で入力電圧Ｖｉｎが低下すると出力電圧ｖ１が低下する。
【００４１】
前記増幅器１１の出力信号ｖ１は比較器１２のマイナス側入力端子に入力される。前記比較器１２のプラス側入力端子は容量Ｃ１を介してグランドＧＮＤに接続され、その容量Ｃ１には前記発振信号ｏｓｃに同期した電流Ｉｏｓｃが供給される。
【００４２】
また、前記比較器１２のプラス側入力端子にはＮチャネルＭＯＳトランジスタＴ１のドレインが接続され、そのトランジスタＴ１のソースはグランドＧＮＤに接続されている。前記トランジスタＴ１のゲートには前記発振信号ｏｓｃがバッファ回路９ｃを介して入力される。
【００４３】
従って、前記発振信号ｏｓｃがＨレベルとなるとトランジスタＴ１がオンされて容量Ｃ１の充電電荷が放電され、発振信号ｏｓｃがＬレベルとなるとトランジスタＴ１がオフされ、容量Ｃ１が電流Ｉｏｓｃで充電される。
【００４４】
この結果、比較器１２のプラス側入力端子の入力電圧ｖ２は、図１２に示すように、前記発振信号ｏｓｃがＨレベルとなるとほぼグランドＧＮＤレベルとなり、発振信号ｏｓｃがＬレベルとなると、入力電圧ｖ２が徐々に上昇する。
【００４５】
前記比較器１２は入力信号ｖ１，ｖ２を比較し、入力信号ｖ２が入力信号ｖ１より高くなるとＨレベルの出力信号をフリップフロップ回路１３のセット端子Ｓに出力する。フリップフロップ回路１３のリセット端子Ｒには、前記発振信号ｏｓｃがインバータ回路１４で反転されて入力される。そして、フリップフロップ回路１３はリセット端子Ｒの入力信号がＬレベルとなると、出力信号ＱをＬレベルにリセットする。
【００４６】
従って、フリップフロップ回路１３は比較器１２の出力信号がＨレベルとなると、Ｈレベルの出力信号Ｑを出力し、前記発振信号ｏｓｃがＨレベルとなると出力信号ＱをＬレベルにリセットする。そして、前記フリップフロップ回路１３の出力信号Ｑが前記制御信号ｃｐとして出力される。この制御信号ｃｐは図１２に示す調整信号ｓｗ２ｐ，ｓｗ４ｐと同一波形の信号となる。
【００４７】
このように構成されたステート制御回路１０では、入力信号Ｖｉｎの電圧変化に基づいて制御信号ｃｐのパルス幅が変化する。そして、制御信号ｃｐは、図２〜図４に示すように、入力電圧Ｖｉｎが低下するにつれて、その立上りタイミングが早くなり、Ｈレベルのパルス幅が増大する。
【００４８】
次に、上記のように構成された昇降圧ＤＣ／ＤＣコンバータの動作を説明する。
図２は、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔより高い場合、すなわち降圧モードの動作を示す。このとき、フリップフロップ回路６の出力信号ｐｗｍとステート制御回路１０から出力される制御信号ｃｐとがともにＨレベルとなることはないので、スイッチ回路ｓｗ３の駆動信号ｄｒ３はＬレベルに固定され、スイッチ回路ｓｗ３はオフ状態に固定される。
【００４９】
スイッチ回路ｓｗ１の駆動信号ｄｒ１は、フリップフロップ回路６の出力信号ｐｗｍの立上りに基づいてＨレベルとなり、制御信号ｃｐの立ち上がりに基づいてＨレベルとなるため、スイッチ回路ｓｗ１がオン・オフ駆動される。駆動信号ｄｒ１がＨレベルとなると、スイッチ回路ｓｗ１がオンされて、図１に示すステート３の状態となり、駆動信号ｄｒ１がＬレベルとなると、スイッチ回路ｓｗ１がオフされて、図１に示すステート２の状態となる。
【００５０】
このような降圧モードでは、出力電圧Ｖｏｕｔに対し入力電圧Ｖｉｎが高くなるほど制御信号ｃｐがＬレベルとなる時間ｔｄが長くなり、駆動信号ｄｒ１がＬレベルとなる時間が相対的に長くなり、ステート２となる時間が長くなる。一方、入力電圧Ｖｉｎが出力電圧に近づくほど制御信号ｃｐがＬレベルとなる時間ｔｄが短くなり、駆動信号ｄｒ１がＬレベルとなる時間が相対的に短くなり、ステート３となる時間が長くなる。
【００５１】
制御信号ｃｐがＬレベルとなる時間ｔｄは、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔの電位差に基づいて、ステート制御回路１０により次式を満たすように自動的に調整される。
【００５２】
【数３】
2010158144.tif 000005
上式において、ｔon minはフリップフロップ回路６の出力信号ｐｗｍの最小オン時間であり、時間ｔｄは上式に示す範囲で自動的に調整される。
【００５３】
上記のような降圧モードにおいて、入力電圧Ｖｉｎが低下して出力電圧Ｖｏｕｔに近づくと、図３に示すように、時間ｔｄが短くなって制御信号ｃｐの立ち上がりタイミングが早くなる。すると、ステート２の時間がさらに短くなり、ステート３の時間が長くなる。
【００５４】
そして、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔに等しくなると、制御信号ｃｐの立ち上がりとフリップフロップ回路６の出力信号ｐｗｍの立下りのタイミングが一致し、駆動信号ｄｒ１はＨレベルに固定される。また、駆動信号ｄｒ３はＬレベルに固定されている。
【００５５】
この結果、スイッチ回路ｓｗ１はオン状態に維持されるとともに、スイッチ回路ｓｗ３はオフ状態に維持されて、ステート３の状態が維持される。
図３に示す状態から、入力電圧Ｖｉｎがさらに低下して出力電圧Ｖｏｕｔより低くなると、図４に示す昇圧モードとなる。このとき、制御信号ｃｐがＬレベルとなる時間ｔｄがさらに短くなって、制御信号ｃｐの立ち上がりタイミングが早くなる。
【００５６】
すると、フリップフロップ回路６の出力信号ｐｗｍの立下りに先立って制御信号ｃｐが立ち上がり、出力信号ｐｗｍと制御信号ｃｐがともにＨレベルとなるタイミングで駆動信号ｄｒ３がＨレベルとなり、スイッチ回路ｓｗ３がオン・オフ駆動される。
【００５７】
また、フリップフロップ回路６の出力信号ｐｗｍと制御信号ｃｐとがともにＬレベルとなることはないので、駆動信号ｄｒ１はＨレベルに固定され、スイッチ回路ｓｗ１はオン状態に固定される。
【００５８】
この結果、駆動信号ｄｒ３がＨレベルとなると、スイッチ回路ｓｗ３がオンされて、図１に示すステート１の状態となり、駆動信号ｄｒ３がＬレベルとなると、スイッチ回路ｓｗ３がオフされて、図１に示すステート３の状態となる。
【００５９】
このような昇圧モードでは、出力電圧Ｖｏｕｔに対し入力電圧Ｖｉｎが低くなるほど制御信号ｃｐがＬレベルとなる時間ｔｄが短くなり、駆動信号ｄｒ３がＨレベルとなる時間が相対的に長くなり、ステート１となる時間が長くなる。一方、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔに近づくほど制御信号ｃｐがＬレベルとなる時間ｔｄが長くなり、駆動信号ｄｒ３がＨレベルとなる時間が相対的に短くなり、ステート３となる時間が長くなる。
【００６０】
制御信号ｃｐがＬレベルとなる時間ｔｄは、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔの電位差に基づいて、ステート制御回路１０により次式を満たすように自動的に調整される。
【００６１】
【数４】
2010158144.tif 000006
そして、時間ｔｄは上式の範囲で自動的に調整される。
【００６２】
上記のような昇圧モードにおいて、入力電圧Ｖｉｎが上昇して出力電圧Ｖｏｕｔに近づくと、図３に示すように、時間ｔｄが長くなって制御信号ｃｐの立ち上がりタイミングが遅くなる。すると、ステート１の時間が短くなり、ステート３の時間が長くなる。そして、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔに等しくなると、図３に示す状態となってステート３の状態が維持される。また、図３に示す状態からさらに入力電圧Ｖｉｎが高くなると、図２に示す降圧モードに移行する。
【００６３】
上記のような降圧モードの動作は、次式で表される。
【００６４】
【数５】
2010158144.tif 000007
ここで、ｔｐｗｍはフリップフロップ回路６の出力信号ｐｗｍのＨレベルの時間幅である。上式において、時間ｔｄは入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔと、発振信号ｏｓｃの周期Ｔとで決定される時間であり、上記（３）式の範囲内で任意に設定される。
【００６５】
そして、降圧モードではｔｐｗｍ＜ｔｄとなり、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆで設定される所定電圧、例えば３．２Ｖとなるようにｔｐｗｍが制御される。また、ｔｐｗｍが調整されてｔｐｗｍ＝ｔｄとなると、入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔが一致している状態となる。
【００６６】
また、上記のような昇圧モードの動作は、次式で表される。
【００６７】
【数６】
2010158144.tif 000008
上式において、時間ｔｄは入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔと、発振信号ｏｓｃの周期Ｔとで決定される時間であり、上記（４）式の範囲内で任意に設定される。
【００６８】
そして、降圧モードではｔｐｗｍ＞ｔｄとなり、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆで設定される所定電圧、例えば３．２Ｖとなるようにｔｐｗｍが制御される。また、ｔｐｗｍが調整されてｔｐｗｍ＝ｔｄとなると、入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔが一致している状態となる。
【００６９】
このような動作により、降圧モードから昇圧モードへ、昇圧モードから降圧モードへ自動的に移行することが可能となる。なお、図２〜図４において、Ｉｘは各モードにおいてチョークコイルＬに流れる電流を示す。
【００７０】
また、出力電圧Ｖｏｕｔが低下すると、誤差増幅器５及び比較器４の動作により出力電圧Ｖｏｕｔが所定値に復帰するようにフリップフロップ回路６の出力信号ｐｗｍのパルス幅が調整される。このような動作は、従来のＤＣ／ＤＣコンバータと同様である。
【００７１】
上記のような昇降圧ＤＣ／ＤＣコンバータでは、次に示す作用効果を得ることができる。
（１）昇降圧動作の１サイクル中にステート１とステート２の動作がある昇降圧モードを経ることなく、昇圧モードから降圧モードへ、あるいは降圧モードから昇圧モードへ直接に移行させることができる。従って、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔの電位差が小さいとき、昇降圧動作の電力効率を向上させることができる。
【００７２】
（２）入力電圧Ｖｉｎの変化に応じて、昇圧モードから降圧モードへ、あるいは降圧モードから昇圧モードへ連続的にかつ自動的に移行させることができる。
（３）昇圧モード及び降圧モードでは、一つだけのスイッチ回路をオン・オフ制御するので、スイッチング素子のオン・オフ制御による電力損失を削減して、電力効率を向上させることができる。
【００７３】
（４）入力電圧Ｖｉｎと出力電圧Ｖｏｕｔが等しいとき、スイッチ回路をオン・オフ駆動することなく、ステート３を維持するので、スイッチング素子のオン・オフ制御による電力損失を削減して、電力効率を向上させることができる。
【００７４】
（５）比較器４及びフリップフロップ回路６の応答速度に起因するフリップフロップ回路６の出力信号ｐｗｍの最低オン時間に関わらず、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔに基づいて生成される制御信号ｃｐに基づいてスイッチ回路のオン・オフタイミングを制御することができる。従って、各スイッチ回路のオン時間あるいはオフ時間を０になるまで連続的に調整することができるので、昇圧モードから降圧モードへ、あるいは降圧モードから昇圧モードへ連続的に移行させることができる。
【００７５】
（第二の実施形態）
図６〜図８は第二の実施形態を示す。第一の実施形態では、スイッチ回路ｓｗ２，ｓｗ４をスイッチング制御しない非同期整流で昇圧モード及び降圧モードの動作を行う昇降圧ＤＣ／ＤＣコンバータを開示したが、この実施形態は、電力効率を向上させるために出力部２１のスイッチ回路ｓｗ２，ｓｗ３もスイッチング制御する同期整流動作を行う回路を開示する。
【００７６】
図６に示す出力部２１は、スイッチ回路ｓｗ１〜ｓｗ４をそれぞれスイッチング制御するために、スイッチ回路ｓｗ１，ｓｗ４は例えばＰチャネルＭＯＳトランジスタである。また、スイッチ回路ｓｗ２，ｓｗ３は例えばＮチャネルＭＯＳトランジスタである。
【００７７】
前記スイッチ回路ｓｗ１〜ｓｗ４を開閉制御するために、各スイッチ回路ｓｗ１〜ｓｗ４は貫通防止回路２２から出力される駆動信号ｄｒ１〜ｄｒ４で制御される。そして、貫通防止回路２２は、第一の実施形態と同様な信号を出力するＯＲ回路８及びＡＮＤ回路７ｂの出力信号に基づいて駆動信号ｄｒ１〜ｄｒ４を生成する。前記出力部２１及び貫通防止回路２２以外の構成は、前記第一の実施形態と同様であり同一符号を付してその説明を省略する。
【００７８】
前記貫通防止回路２２は、スイッチ回路ｓｗ１，ｓｗ２あるいは同ｓｗ３，ｓｗ４が同時にオンして貫通電流が流れることを防止するものである。具体的には、前記ＯＲ回路８の出力信号ｖ３はＮＡＮＤ回路２３ａ及びインバータ回路２４ａに入力される。
【００７９】
ＮＡＮＤ回路２３ａの出力信号は、バッファ回路２６ａを介して前記駆動信号ｄｒ１として出力され、その駆動信号ｄｒ１は、インバータ回路２４ｅを介してＡＮＤ回路７ａに入力される。
【００８０】
前記インバータ回路２４ａの出力信号はＡＮＤ回路２５ａに入力され、そのＡＮＤ回路２５ａには前記バッファ回路２６ａの出力信号が入力される。そして、ＡＮＤ回路２５ａの出力信号はバッファ回路２６ｂを介して前記駆動信号ｄｒ２として出力され、その駆動信号ｄｒ２は、バッファ回路２６ｂ及びインバータ回路２４ｃを介して前記ＮＡＮＤ回路２３ａに入力される。
【００８１】
前記ＡＮＤ回路７ｂの出力信号ｖ４はＡＮＤ回路２５ｂ及びインバータ回路２４ｂに入力される。
ＡＮＤ回路２５ｂの出力信号は、バッファ回路２６ｄを介して前記駆動信号ｄｒ３として出力され、その駆動信号ｄｒ３は、インバータ回路２４ｄを介してＮＡＮＤ回路２３ｂに入力される。
【００８２】
前記インバータ回路２４ｂの出力信号は前記ＮＡＮＤ回路２３ｂに入力され、ＮＡＮＤ回路２３ｂの出力信号はバッファ回路２６ｃを介して前記駆動信号ｄｒ４として出力され、その駆動信号ｄｒ４は、前記ＡＮＤ回路２５ｂに入力される。
【００８３】
前記バッファ回路２６ａ〜２６ｄの動作遅延時間は、スイッチ回路ｓｗ１〜ｓｗ４の大きいゲート容量を駆動するため、他のＡＮＤ回路、ＮＡＮＤ回路、インバータ回路の動作遅延時間に比して大きい。
【００８４】
図７は、前記貫通防止回路２２による駆動信号ｄｒ１，ｄｒ２の生成動作を示す。ＯＲ回路８の出力信号ｖ３は、フリップフロップ回路６の出力信号ｐｗｍとステート制御回路１０の出力信号ｃｐがともにＬレベルとなるときＬレベルとなる。
【００８５】
駆動信号ｄｒ１は、入力信号ｖ３の立下りからバッファ回路２６ａの動作遅延時間だけ遅れて立ち上がり、入力信号ｖ３の立上りからバッファ回路２６ｂ，２６ａの動作遅延時間だけ遅れて立下がる。従って、駆動信号ｄｒ１のＨレベルのパルス幅は入力信号ｖ３のＬレベルのパルス幅より大きくなる。
【００８６】
駆動信号ｄｒ２は、駆動信号ｄｒ１の立上りからバッファ回路２６ｂの動作遅延時間だけ遅れて立ち上がり、入力信号ｖ３の立上りからバッファ回路２６ｂの動作遅延時間だけ遅れて立ち上がる。
【００８７】
このような動作により、駆動信号ｄｒ２は駆動信号ｄｒ１の立ち上がりの後に立上り、駆動信号ｄｒ１の立下りに先立って立ち下がる。従って、ステート２とステート３でスイッチ回路ｓｗ１，ｓｗ２がスイッチング制御されるとき、スイッチ回路ｓｗ１，ｓｗ２が同時にオンすることによる貫通電流の発生が阻止される。
【００８８】
図８は、前記貫通防止回路２２による駆動信号ｄｒ３，ｄｒ４の生成動作を示す。ＡＮＤ回路７ｂの出力信号ｖ４は、フリップフロップ回路６の出力信号ｐｗｍとステート制御回路１０の出力信号ｃｐがともにＨレベルとなるときＨレベルとなる。
【００８９】
駆動信号ｄｒ４は、入力信号ｖ４の立上りからバッファ回路２６ｃの動作遅延時間だけ遅れて立ち上がり、入力信号ｖ４の立下りからバッファ回路２６ｄ，２６ｃの動作遅延時間だけ遅れて立下がる。従って、駆動信号ｄｒ４のＨレベルのパルス幅は入力信号ｖ４のＨレベルのパルス幅より大きくなる。
【００９０】
駆動信号ｄｒ３は、駆動信号ｄｒ４の立上りからバッファ回路２６ｄの動作遅延時間だけ遅れて立ち上がり、入力信号ｖ４の立下がりからバッファ回路２６ｄの動作遅延時間だけ遅れて立ち下がる。なお、図７において、時間ｔｙは入力信号ｖ３の立下りからスイッチ回路ｓｗ１がオンされるまでの遅延時間である。図８においても同様である。
【００９１】
このような動作により、駆動信号ｄｒ３は駆動信号ｄｒ４の立ち上がりの後に立上り、駆動信号ｄｒ４の立下りに先立って立ち下がる。従って、ステート１とステート３でスイッチ回路ｓｗ３，ｓｗ４がスイッチング制御されるとき、スイッチ回路ｓｗ３，ｓｗ４が同時にオンすることによる貫通電流の発生が阻止される。
【００９２】
上記のように構成された昇降圧ＤＣ／ＤＣコンバータでは、第一の実施形態で得られた作用効果に加えて、出力部２１で同期整流動作を行うことができるので、電力効率をさらに向上させることができる。また、出力部２１での貫通電流の発生を防止することができる。
【００９３】
（第三の実施形態）
図９〜図１４は、第三の実施形態を示す。この実施形態は、前記第二の実施形態をさらに改良した同期整流型昇降圧ＤＣ／ＤＣコンバータを開示する。
【００９４】
第二の実施形態では、図７に示すように、駆動信号ｄｒ１が立ち上がってから駆動信号ｄｒ２が立ち上がるまでと、駆動信号ｄｒ２が立ち下がってから駆動信号ｄｒ１が立下がるまでにデッドタイムｔｄｅａｄが存在する。また、図８においても同様に駆動信号ｄｒ４が立ち上がってから駆動信号ｄｒ３が立ち上がるまでと、駆動信号ｄｒ３が立ち下がってから駆動信号ｄｒ４が立下がるまでにデッドタイムｔｄｅａｄが存在する。
【００９５】
このデッドタイムはバッファ回路２６ａ〜２６ｄの動作遅延時間で決まっているものであって、フリップフロップ回路６の出力信号ｐｗｍとステート制御回路１０の出力信号ｃｐで制御することはできない。
【００９６】
図７に示す降圧モード時には、スイッチ回路ｓｗ１がオフされると、スイッチ回路ｓｗ２のボディダイオードによりスイッチ回路ｓｗ２が導通してステート２の状態となる。つまり、スイッチ回路ｓｗ１がオフとなる期間がステート２の状態となる。制御信号ｃｐとフリップフロップ回路の出力信号ｐｗｍとで生成されるＯＲ回路８の出力信号ｖ３がＬレベルとなる時間幅でステート２の時間幅を制御しようとしている。しかし、スイッチ回路ｓｗ１がオフからオンになるのは、スイッチ回路ｓｗ２がオフになってからなので、スイッチ回路ｓｗ２がオンからオフになるまでのデッドタイムｔｄｅａｄの間では制御できなくなる。
【００９７】
従って、降圧モードではフリップフロップ回路６の出力信号ｐｗｍのＨレベルの時間幅ｔｐｗｍは、制御信号ｃｐのＬレベルの時間ｔｄに対し、ｔｄ−ｔｄｅａｄの時間幅となるまでしか制御できない。すなわち、ｔｐｗｍ＝ｔｄとなるまで制御できない。
【００９８】
また、図８に示す昇圧モードではスイッチ回路ｓｗ４がオフ状態でスイッチ回路ｓｗ３がオン状態となる期間がステート１となる。制御信号ｃｐとフリップフロップ回路の出力信号ｐｗｍとで生成されるＡＮＤ回路７ｂの出力信号ｖ４がＨレベルとなる時間幅でステート１の時間幅を制御しようとしている。しかし、スイッチ回路ｓｗ３がオフからオンになるのは、スイッチ回路ｓｗ４がオフになってからなので、スイッチ回路ｓｗ４がオンからオフになるまでのデッドタイムｔｄｅａｄの間では制御できなくなる。
【００９９】
従って、昇圧モードではフリップフロップ回路６の出力信号ｐｗｍのＨレベルの時間幅ｔｐｗｍは、制御信号ｃｐのＬレベルの時間ｔｄに対し、ｔｄ＋ｔｄｅａｄとなるまで制御できない。このことから、時間幅ｔｐｗｍがｔｄ−ｔｄｅａｄからｔｄ＋ｔｄｅａｄまでの範囲で出力電圧Ｖｏｕｔを制御できない。
【０１００】
この結果、図１５に示すように、降圧モードと昇圧モードとの境界部分で出力電圧ＶｏｕｔにリップルＲＰが発生する。なお、図１５は出力電流Ｉｏを４００ｍＡとした場合のシミュレーション結果であり、出力部２１のトランジスタのオン抵抗による損失の影響により、降圧モードと昇圧モードとの切り替わりはＶｉｎ＝Ｖｏｕｔとなるポイントからずれている。
【０１０１】
この実施形態は、上記のような第二の実施形態で発生した出力電圧ＶｏｕｔのリップルＲＰを低減するための構成を開示する。
図９に示すように、ステート制御回路３１は制御信号ｃｐと調整信号ｓｗ２ｐ，ｓｗ４ｐを出力する。前記ステート制御回路３１の具体的構成を図１０に示す。このステート制御回路３１は、図５に示すステート制御回路１０に遅延回路３２を付加し、フリップフロップ回路１３の出力信号を前記調整信号ｓｗ２ｐ，ｓｗ４ｐとして出力し、遅延回路３２から前記制御信号ｃｐを出力するようにしたものである。その他の構成は前記ステート制御回路１０と同様な構成であり、同一符号を付して詳細な説明を省略する。
【０１０２】
前記遅延回路３２は、前記フリップフロップ回路１３の出力信号がバッファ回路３３ａ及びインバータ回路３４に入力される。バッファ回路３３ａの出力信号は抵抗Ｒ７を介してバッファ回路３３ｂに入力され、そのバッファ回路３３ｂから前記制御信号ｃｐが出力される。
【０１０３】
前記インバータ回路３４の出力信号はＮチャネルＭＯＳトランジスタＴ２のゲートに入力され、そのトランジスタＴ２のドレインは前記バッファ回路３３ｂの入力端子に接続され、ソースはグランドＧＮＤに接続される。また、前記バッファ回路３３ｂの入力端子とグランドＧＮＤとの間には容量Ｃ２が接続されている。
【０１０４】
このような遅延回路３２では、フリップフロップ回路１３の出力信号がＬレベルであれば、トランジスタＴ２がオンされて、バッファ回路３３ｂの入力信号がＬレベルとなり、制御信号ｃｐはＬレベルとなる。
【０１０５】
また、フリップフロップ回路１３の出力信号がＨレベルに立ち上がると、インバータ回路３４の出力信号がＬレベルとなってトランジスタＴ２はオフされる。バッファ回路３３ａの出力信号はＨレベルとなるが、抵抗Ｒ７と容量Ｃ２との時定数によりバッファ回路３３ｂの入力電圧は緩やかに立ち上がる。
【０１０６】
この結果、図１２に示すように、制御信号ｃｐの立ち上がりは調整信号ｓｗ２ｐ，ｓｗ４ｐの立上りから遅延時間ｔｘで遅延する。また、フリップフロップ回路１３の出力信号が立下がるときは、トランジスタＴ２がオンされて容量Ｃ２の充電電荷が速やかに放出されるので、制御信号ｃｐの立下りは調整信号ｓｗ２ｐ，ｓｗ４ｐの立下りに対し遅延しない。
【０１０７】
なお、ステート制御回路３１は、図１１に示すように、増幅器１１で入力電圧Ｖｉｎと基準電圧Ｖｒｅｆと比較するようにしてもよい。同様に、第一、第二の実施形態のステート制御回路１０（図５参照）において、増幅器１１で入力電圧Ｖｉｎと基準電圧Ｖｒｅｆと比較するようにしてもよい。
【０１０８】
図９に示すように、前記ステート制御回路３１から出力される制御信号ｃｐは、ＯＲ回路８及びＡＮＤ回路７ｂに入力される。調整信号ｓｗ２ｐはＯＲ回路３５に入力され、そのＯＲ回路３５に前記フリップフロップ回路６の出力信号ｐｗｍが入力される。
【０１０９】
調整信号ｓｗ４ｐは、ＡＮＤ回路３６に入力され、そのＡＮＤ回路３６には前記フリップフロップ回路６の出力信号ｐｗｍが入力される。
前記ＯＲ回路８の出力信号ｖ３はＮＡＮＤ回路２３ａ及びＮＯＲ回路３７ａに入力され、そのＮＯＲ回路３７ａには前記ＯＲ回路３５の出力信号ｖ５が入力される。そして、ＮＯＲ回路３７ａの出力信号がＡＮＤ回路２５ａに入力される。
【０１１０】
前記ＡＮＤ回路７ｂの出力信号ｖ４は、ＮＯＲ回路３７ｂに入力されるとともに、ＡＮＤ回路２５ｂに入力される。また、ＮＯＲ回路３７ｂには前記ＡＮＤ回路３６の出力信号ｖ６が入力され、ＮＯＲ回路３７ｂの出力信号がＮＡＮＤ回路２３ｂに入力される。
【０１１１】
ＮＡＮＤ回路２３ａ，２３ｂ、ＡＮＤ回路２５ａ，２５ｂ、バッファ回路２６ａ〜２６ｄ及びインバータ回路２４ｃ，２４ｄは、図６に示す第二の実施形態の貫通防止回路２２と同様に動作する。その他の構成は前記第二の実施形態と同様である。
【０１１２】
図１３は、この実施形態のＤＣ／ＤＣコンバータの降圧モードの動作を示す。この実施形態では、ステート制御回路３１の動作により、制御信号ｃｐの立上りより時間ｔｓｗ２だけ先立って立ち上がる調整信号ｓｗ２ｐを生成し、その調整信号ｓｗ２ｐにより生成される出力信号ｖ５でスイッチ回路ｓｗ２を時間ｔｓｗ２だけ早くオフさせることができる。
【０１１３】
従って、時間ｔｓｗ２がデッドタイムｔｄａｅｄ以上であれば、出力信号ｖ３の立上りに基づいてスイッチ回路ｓｗ１を直ちにオンさせることができるので、制御信号ｃｐとフリップフロップ回路６の出力信号ｐｗｍに基づくＯＲ回路８の出力信号ｖ３でステート２の時間幅を制御することができる。
【０１１４】
同様に、図１４に示す昇圧モードでは、制御信号ｃｐの立上りより時間ｔｓｗ４だけ先立って立ち上がる調整信号ｓｗ４ｐにより生成される出力信号ｖ６でスイッチ回路ｓｗ４を時間ｔｓｗ２だけ早くオフさせることができる。
【０１１５】
従って、時間ｔｓｗ４がデッドタイムｔｄａｅｄ以上であれば、出力信号ｖ４の立上りに基づいてスイッチ回路ｓｗ４を直ちにオフさせることができるので、制御信号ｃｐとフリップフロップ回路６の出力信号ｐｗｍに基づくＡＮＤ回路７ｂの出力信号ｖ４でステート１の時間幅を制御することができる。
【０１１６】
この結果、制御信号ｃｐと出力信号ｐｗｍとにより、ステート１，２の時間幅を制御することができるので、降圧モードから昇圧モードへ、あるいは昇圧モードから降圧モードへ連続して制御することができる。
【０１１７】
図１６は、この実施形態で出力電流Ｉｏを４００ｍＡとした場合のシミュレーション結果であり、降圧モードと昇圧モードとの境界部分で出力電圧Ｖｏｕｔに発生するリップルＲＰは、第二の実施形態に比して減衰している。
【０１１８】
（第四の実施形態）
図２１は第四の実施形態を示す。この実施形態において、第二の実施形態（図６参照）と同じ構成部材については同じ符号を付してそれらの説明を省略する。
【０１１９】
このＤＣ／ＤＣコンバータの出力部４１は、スイッチ回路ｓｗ１〜ｓｗ４とチョークコイルＬを含む。スイッチ回路ｓｗ１は、抵抗Ｒｓ１とチョークコイルＬとの間に接続された主スイッチ回路ｓｗ１ａと、その主スイッチ回路ｓｗ１ａに並列に接続された副スイッチ回路ｓｗ１ｂを含む。
【０１２０】
スイッチ回路ｓｗ１ａ，ｓｗ１ｂは、例えばＰチャネルＭＯＳトランジスタである。スイッチ回路ｓｗ１ａは、上記第二の実施形態のスイッチ回路ｓｗ１と同様に、貫通防止回路４２のバッファ回路２６ａから出力される駆動信号ｄｒ１ａにより制御される。スイッチ回路ｓｗ１ｂは、貫通防止回路４２から出力される駆動信号ｄｒ１ｂにより制御される。
【０１２１】
前記貫通防止回路４２は、第二の実施形態の貫通防止回路２２と同様に、ＯＲ回路８及びＡＮＤ回路７ａの出力信号に基づいて駆動信号ｄｒ１ａ，ｄｒ２〜ｄｒ４を生成する。即ち、駆動信号ｄｒ１ａは、第二の実施形態の駆動信号ｄｒ１と実質的に等しい信号である。従って、スイッチ回路ｓｗ１ａは、駆動信号ｄｒ１ａに基づいて、降圧モードの時にスイッチング制御され、昇圧モードの時にオン固定される。
【０１２２】
また、貫通防止回路４２は、ＯＲ回路８の出力信号と、比較器４３の出力信号とに基づいて駆動信号ｄｒ１ｂを生成する。
比較器４３のプラス側入力端子には入力電圧Ｖｉｎが入力されている。比較器４３のマイナス側入力端子はオフセット回路４４に接続されている。そのオフセット回路４４には出力電圧Ｖｏｕｔが入力されている。
【０１２３】
オフセット回路４４は例えば直流電圧源であり、その直流電圧源のプラス側端子に出力電圧Ｖｏｕｔが入力され、マイナス側端子は比較器４３に接続されている。オフセット回路４４は出力電圧Ｖｏｕｔから所定のオフセット電圧Ｖｏｆｆ低下した電圧Ｖｏ２を生成する。
【０１２４】
比較器４３は、電圧Ｖｏ２と入力電圧Ｖｉとを比較し、比較結果に応じた制御信号ｃｓｓを出力する。本実施形態に於いて、比較器４３は、電圧Ｖｏ（＝Ｖｏｕｔ−Ｖｏｆｆ）が入力電圧Ｖｉｎよりも高いときにＬレベルの制御信号ｃｓｓを出力し、電圧Ｖｏ（＝Ｖｏｕｔ−Ｖｏｆｆ）が入力電圧Ｖｉｎよりも低いときにＨレベルの制御信号ｃｓｓを出力する。
【０１２５】
制御信号ｃｓｓは、貫通防止回路４２のＯＲ回路４５に入力される。このＯＲ回路４５には、駆動信号ｄｒ２がインバータ回路２４ｃを介して入力される。ＯＲ回路４５の出力信号は、バッファ回路４６を介して駆動信号ｄｒ１ｂとして出力され、この駆動信号ｄｒ１ｂがスイッチ回路ｓｗ１ｂに供給される。また、駆動信号ｄｒ１ｂはＡＮＤ回路２５ａに入力される。
【０１２６】
ＡＮＤ回路２５ａは、ＯＲ回路８の出力信号ｖ３がインバータ回路２４ａを介して入力されるとともに、駆動信号ｄｒ１ａが入力される。このＡＮＤ回路２５ａの出力信号はバッファ回路２６ｂを介して駆動信号ｄｒ２として出力される。
【０１２７】
上記の比較器４３に入力される電圧Ｖｏは、出力電圧Ｖｏｕｔからオフセット電圧Ｖｏｆｆだけ低い電圧である。従って、上記の比較器４３における比較は、入力電圧Ｖｉｎにオフセット電圧Ｖｏｆｆを付加した電圧（＝Ｖｉｎ＋Ｖｏｆｆ）と出力電圧Ｖｏｕｔとを比較することと等価である。
【０１２８】
オフセット電圧Ｖｏｆｆは、制御信号ｃｓｓに基づいてオン・オフ制御されるスイッチ回路ｓｗ１ｂの制御タイミングに応じて設定される。
例えば、オフセット電圧Ｖｏｆｆを０ボルト（Ｖ）とすると、比較器４３は、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとを比較し、比較結果に応じたレベルの制御信号ｃｓｓを出力する。上記したように、昇降圧ＤＣ／ＤＣコンバータは、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔより高いときに降圧モードにて動作し、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔより低いときに昇圧モードにて動作する。従って、比較器４３は、昇圧モードにて動作するときにＬレベルの制御信号ｃｓｓを出力し、降圧モードにて動作するときにＨレベルの制御信号ｃｓｓを出力する。
【０１２９】
制御信号ｃｓｓがＨレベルのとき、ＯＲ回路４５はＨレベルの信号を出力し、バッファ回路４６はＨレベルの駆動信号ｄｒ１ｂを出力する。従って、ＤＣ／ＤＣコンバータが降圧モードにて動作するとき、スイッチ回路ｓｗ１ｂはオフ固定される。
【０１３０】
一方、制御信号ｃｓｓがＬレベルのとき、ＯＲ回路４５はインバータ回路２４ｃの出力信号を論理反転した信号レベル、即ち駆動信号ｄｒ２と実質的に等しいレベルの信号を出力する。そして、ＯＲ回路４５の出力信号がバッファ回路４６を介して駆動信号ｄｒ１ｂとして出力される。
【０１３１】
入力電圧Ｖｉｎが出力電圧Ｖｏｕｔより低い、即ち昇圧モードの時、Ｌレベルの駆動信号ｄｒ２が出力され、スイッチ回路ｓｗ２はオフ固定される。従って、昇圧モードの時、Ｌレベルの駆動信号ｄｒ１ｂが出力され、スイッチ回路ｓｗ１ｂはオン固定される。
【０１３２】
即ち、スイッチ回路ｓｗ１ｂは、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔの差電圧に応じて、オン・オフされる。
従って、出力部４１のスイッチ回路ｓｗ１は、降圧モードの時に、スイッチ回路ｓｗ１ａのみがスイッチング制御され、スイッチ回路ｓｗ１ｂはオフ固定される。また、昇圧モードの時に、両スイッチ回路ｓｗ１ａ，ｓｗ１ｂがオン固定される。
【０１３３】
即ち、降圧モードのときにスイッチ回路ｓｗ１に含まれ並列接続されたスイッチ回路ｓｗ１ａ，ｓｗ１ｂのうちの何れか１つ（本実施形態ではｓｗ１ｂ）をオフ固定することにより、降圧モードにおけるスイッチング損失を低減する。
【０１３４】
詳述すると、出力電圧Ｖｏｕｔより入力電圧Ｖｉｎが高い場合、図１７に示すように、スイッチ回路ｓｗ３がオフ固定され、スイッチ回路ｓｗ４がオン固定され、スイッチ回路ｓｗ１，ｓｗ２がスイッチング制御されることにより、ステート２とステート３とを繰り返す降圧動作を行う。この降圧動作の場合、ステート２において流れる電流Ｉ２と、ステート３において流れる電流Ｉ３は、ともに負荷に供給される。従って、図２０（ａ）に示すように、出力電流Ｉｏ、即ち負荷に供給する負荷電流は、電流Ｉ２と電流Ｉ３の平均値となる。
【０１３５】
一方、出力電圧Ｖｏｕｔより入力電圧Ｖｉｎが低い場合、図１９に示すように、スイッチ回路ｓｗ１がオン固定され、スイッチ回路ｓｗ２がオフ固定され、スイッチ回路ｓｗ３，ｓｗ４がスイッチング制御されることにより、ステート１とステート３とを繰り返す昇圧動作を行う。この昇圧動作の場合、ステート３において流れる電流Ｉ３が負荷に供給され、ステート１において流れる電流Ｉ１は負荷に供給されない。従って、図２０（ｂ）に示すように、負荷電流（出力電流Ｉｏ）は、電流Ｉ３の平均値となる。
【０１３６】
昇圧動作と降圧動作とで負荷電流は変わらないため、降圧動作時と比べて昇圧動作時にチョークコイルＬに流れる電流Ｉｘが多くなる。そして、この電流Ｉｘを許容するように各スイッチ回路ｓｗ１，ｓｗ３，ｓｗ４の電流容量が決定される。各スイッチ回路ｓｗ１〜ｓｗ４をトランジスタで構成した場合、各トランジスタのサイズが電流Ｉｘを許容可能な大きさに決定される。
【０１３７】
降圧動作時には、入力電圧Ｖｉｎが供給される入力端とチョークコイルＬとの間に接続されたスイッチ回路ｓｗ１がスイッチング制御される。この降圧動作時にスイッチ回路ｓｗ１に流れる電流Ｉｘ（Ｉ２，Ｉ３）は、昇圧動作時にスイッチ回路ｓｗ１に流れる電流Ｉｘ（Ｉ３）と比べて少ない。即ち、降圧動作時に必要以上に大きいサイズ（トランジスタサイズ）のスイッチ回路ｓｗ１を駆動する。
【０１３８】
本実施形態の昇降圧ＤＣ／ＤＣコンバータの出力部４１は、入力電圧Ｖｉｎが供給される入力端とチョークコイルＬとの間に接続されたスイッチ回路ｓｗ１ａと、そのスイッチ回路ｓｗ１ａに並列接続されたスイッチ回路ｓｗ１ｂを含む。
【０１３９】
そして、昇圧モードの場合、両スイッチ回路ｓｗ１ａ，ｓｗ１ｂをオン固定する。従って、両スイッチ回路ｓｗ１ａ，ｓｗ１ｂにそれぞれ流れる電流の合成電流がステート１，３において流れる電流Ｉ１，Ｉ３である。このため、両スイッチ回路ｓｗ１ａ，ｓｗ１ｂそれぞれのサイズ（トランジスタサイズ）の合計値を、上記実施形態（例えば第二の実施形態）のスイッチ回路ｓｗ１のサイズと等しくする。
【０１４０】
一方、降圧モードの場合、スイッチ回路ｓｗ１ｂをオフ固定し、スイッチ回路ｓｗ１ａをスイッチングする。従って、スイッチ回路ｓｗ１ａのみに流れる電流が、ステート３において流れる電流Ｉ３である。このため、スイッチ回路ｓｗ１ａのサイズ（トランジスタサイズ）は、降圧モードのステート３における電流Ｉ３を流すのに十分なサイズであればよい。そして、このスイッチ回路ｓｗ１ａのサイズは、昇圧モードのステート３における電流Ｉ３よりも少ないため、上記実施形態（例えば第二の実施形態）のスイッチ回路ｓｗ１のサイズより小さい。
【０１４１】
スイッチ回路のサイズ（トランジスタサイズ）は、そのスイッチ回路をオン・オフ制御するために必要な電圧（電流）に対応する。つまり、サイズの大きなスイッチ回路をオン・オフ制御するために必要な電流量は、サイズの小さなスイッチ回路を制御するために必要な電流量よりも大きい。従って、降圧モードの時に、スイッチ回路ｓｗ１ｂをオン固定し、ステート３の電流Ｉ３を流すのに十分なサイズのスイッチ回路ｓｗ１ａをオン・オフ制御することにより、スイッチングに必要な電流量が少なくなる、即ち降圧モードにおけるスイッチング損失を低減することができる。
【０１４２】
開示の昇降圧ＤＣ／ＤＣコンバータは、入力電圧Ｖｉｎの変化に応じて、昇圧モードから降圧モードへ、降圧モードから昇圧モードへ移行させる。従って、図２１のオフセット回路４４のオフセット電圧Ｖｏｆｆを０Ｖに設定すると、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔの大小関係に応じたレベルの制御信号ｃｓｓが比較器４３から出力され、その制御信号ｃｓｓによりスイッチ回路ｓｗ１ｂがオン・オフ制御される。このため、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔの差電圧が０Ｖに近いときには、スイッチ回路ｓｗ１ｂを駆動するための電流が必要となる。
【０１４３】
オフセット回路４４に０Ｖより大きなオフセット電圧Ｖｏｆｆを設定すると、比較器４３は、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔの差電圧がオフセット電圧Ｖｏｆｆ以上のときにＨレベルの制御信号ｃｓｓを出力し、そのＨレベルの制御信号ｃｓｓによりスイッチ回路ｓｗ１ｂはオフされる。つまり、オフセット電圧Ｖｏｆｆを設定すると、入力電圧Ｖｉｎの変化に応じてモードが移行する場合に、スイッチ回路ｓｗ１ｂのスイッチングを抑制することができる。
【０１４４】
なお、開示の昇降圧ＤＣ／ＤＣコンバータは、昇圧モードではステート１の時間ｔ１を極小とするように制御し、降圧モードではステート２の時間を極小とするように制御する。従って、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの差電圧が０Ｖに近いとき、昇圧モードのステート３で流れる電流Ｉ３は、降圧モードのステート３で流れる電流Ｉ３とほぼ等しくなる。
【０１４５】
このため、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの差電圧が０Ｖに近いとき、スイッチ回路ｓｗ１ｂをオフ固定しても、オン固定したスイッチ回路ｓｗ１ａのみにてステート３における電流Ｉ３を流すことができる。これにより、スイッチ回路ｓｗ１ｂのスイッチングによる損失が増加するのを抑制することができる。
【０１４６】
上記のように構成された昇降圧ＤＣ／ＤＣコンバータでは、第二の実施形態で得られた作用効果に加えて、以下の効果を奏する。
（１）スイッチ回路ｓｗ１を、入力電圧Ｖｉｎが供給される入力端とチョークコイルＬとの間に接続されたスイッチ回路ｓｗ１ａと、そのスイッチ回路ｓｗ１ｂに並列接続されたスイッチ回路ｓｗ１ｂを含む構成とする。昇圧モードの場合にスイッチ回路ｓｗ１ａをオン固定し、降圧モードの場合にスイッチ回路ｓｗ１ａをスイッチングする。そして、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔの差電圧に応じて、スイッチ回路ｓｗ１ｂをオン固定又はオフ固定する。その結果、降圧モードの場合にスイッチ回路ｓｗ１ａのみをスイッチング制御することで、降圧モードにおけるスイッチング損失を低減することができる。
【０１４７】
（２）比較器４３に入力する入力電圧Ｖｉｎと出力電圧Ｖｏｆｆに対してオフセット電圧Ｖｏｆｆを設定することにより、昇圧モードであっても、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの差電圧がオフセット電圧Ｖｏｆｆより小さいときにスイッチ回路ｓｗ１ｂをオフ固定する。その結果、スイッチ回路ｓｗ１ｂのスイッチングを抑制し、スイッチ回路ｓｗ１ｂのスイッチングによる損失が増加するのを抑制することができる。
【０１４８】
なお、図２１に示すＤＣ／ＤＣコンバータでは、比較器４３に入力電圧Ｖｉｎを直接供給するようにした。これを、図２２に示すように、抵抗Ｒ１１，Ｒ１２により入力電圧Ｖｉｎを分圧し、その分圧電圧を比較器４３のプラス側入力端子に供給する。比較器４３のマイナス側入力端子には、基準電圧Ｖｒｅｆを入力する。
【０１４９】
基準電圧Ｖｒｅｆは、出力電圧Ｖｏｕｔを安定化する目標電圧であり、誤差増幅器５にて出力電圧Ｖｏｕｔを抵抗Ｒ１，Ｒ２により分圧した電圧を基準電圧Ｖｒｅｆと一致するようにスイッチ回路ｓｗ１〜ｓｗ４を制御する。
【０１５０】
つまり、基準電圧Ｖｒｅｆは出力電圧Ｖｏｕｔに比例した電圧であり、出力電圧Ｖｏｕｔよりも安定している。従って、抵抗Ｒ１１，Ｒ１２により入力電圧Ｖｉｎに比例した電圧を生成し、この電圧と基準電圧Ｖｒｅｆとの差電圧に応じてスイッチ回路ｓｗ１ｂをオン固定又はオフ固定することができる。
【０１５１】
そして、この回路例では、分圧電圧を生成する抵抗Ｒ１１と抵抗Ｒ１２の抵抗値比を調整することにより、上記のオフセット電圧Ｖｏｆｆを設定することができるため、オフセット回路４４を省略することができる。
【０１５２】
（第五の実施形態）
図２３は第五の実施形態を示す。この実施形態において、第四の実施形態（図２１参照）と同じ構成部材については同じ符号を付してそれらの説明を省略する。
【０１５３】
本実施形態の電流検出部２は、スイッチ回路ｓｗ１の両端に接続されている。スイッチ回路ｓｗ１は、入力電圧Ｖｉｎが供給される入力端とチョークコイルＬとの間に接続されたスイッチ回路ｓｗ１ａと、そのスイッチ回路ｓｗ１ａに並列に接続されたスイッチ回路ｓｗ１ｂを含む。
【０１５４】
スイッチ回路ｓｗ１がオンされると、スイッチ回路ｓｗ１に流れる電流Ｉｒと、スイッチ回路ｓｗ１のオン抵抗により、両端子間に電位差が生じる。電流検出部２は、スイッチ回路ｓｗ１の両端子間の電位差に基づいて、スイッチ回路ｓｗ１に流れる電流Ｉｒ（コイル電流）を検出し、その電流Ｉｒと比例したセンス電流Ｉｓを出力する。
【０１５５】
前記電流検出部２の出力端子はスイッチ回路ｓｗ５を介して抵抗Ｒｓ２に接続されている。スイッチ回路ｓｗ５と抵抗Ｒｓ２との間のノードは補償回路３の入力端子に接続されている。
【０１５６】
抵抗Ｒｓ２は直列接続された抵抗Ｒｓ２ａ，Ｒｓ２ｂを含む。抵抗Ｒｓ２ａの第１端子はスイッチ回路ｓｗ５と補償回路３に接続され、抵抗Ｒｓ２ａの第２端子は抵抗Ｒｓ２ｂの第１端子に接続され、抵抗Ｒｓ２ｂの第２端子はグランドＧＮＤに接続されている。
【０１５７】
スイッチ回路ｓｗ５がオンされると、抵抗Ｒｓ２の両端子間には、センス電流Ｉｓに比例した電位差が生じる。この電位差は、スイッチ回路ｓｗ１に流れる電流Ｉｒに比例する。そして、補償回路３の入力端子には、抵抗Ｒｓ２の第１端子における電圧、すなわちスイッチ回路ｓｗ１に流れる電流Ｉｒに比例した電圧が供給される。
【０１５８】
前記抵抗Ｒｓ２ｂにはスイッチ回路ｓｗ６が並列に接続されている。スイッチ回路ｓｗ６は例えばＮチャネルＭＯＳトランジスタである。スイッチ回路ｓｗ６にはフリップフロップ回路５１から出力される制御信号ｃｓｒが入力される。
【０１５９】
前記フリップフロップ回路５１の入力端子Ｄには、比較器４３から出力される制御信号ｃｓｓが入力され、クロック端子ｃｋには発振器１５から出力される一定周期の発振信号ｏｓｃが入力される。発振信号ｏｓｃは、図２に示すように、一定の周期でＨレベルとなるパルス信号として出力される。
【０１６０】
フリップフロップ回路５１は、Ｈレベルの発振信号ｏｓｃに応答して制御信号ｃｓｓをラッチし、そのラッチレベルと等しいレベルの制御信号ｃｓｒを出力する。発振信号ｏｓｃの周期は出力部４１のスイッチング周期である。従って、フリップフロップ回路５１は、スイッチング周期と同期して制御信号ｃｓｒのレベルを変更する。制御信号ｃｓｒは、スイッチ回路ｓｗ６に入力される。スイッチ回路ｓｗ６は制御信号ｃｓｒに応答してオン・オフする。
【０１６１】
上記の発振信号ｏｓｃはフリップフロップ回路６のセット端子Ｓに入力される。フリップフロップ回路６は、Ｈレベルの発振信号ｏｓｃに応答してＨレベルの出力信号ｐｗｍを出力する。そして、この出力信号ｐｗｍに基づいてスイッチ回路ｓｗ１ａをスイッチングする駆動信号ｄｒ１ａが生成される。また、出力信号ｐｗｍと駆動信号ｄｒ１ａに基づいてスイッチ回路ｓｗ５が制御される。
【０１６２】
従って、制御信号ｓｃｒは、出力信号ｐｗｍの立上りと同じタイミングで変更される。このため、出力信号ｐｗｍと駆動信号ｄｒ１ａによりスイッチ回路ｓｗ５がオンされるときに、スイッチ回路ｓｗ６がオン又はオフされる。そして、スイッチ回路ｓｗ６は、スイッチング周期でオン・オフが制御される。
【０１６３】
オンしたスイッチ回路ｓｗ６は、抵抗Ｒｓ２ｂの両端子間を短絡する。すると、抵抗Ｒｓ２の抵抗値は、抵抗Ｒｓ２ａの抵抗値となる。スイッチ回路ｓｗ６がオフすると、抵抗Ｒｓ２の抵抗値は、直列接続された抵抗Ｒｓ２ａ，Ｒｓ２ｂの抵抗値の合計値となる。つまり、スイッチ回路ｓｗ６（調整回路）は、センス用の抵抗Ｒｓ２の抵抗値を調整する。
【０１６４】
前記制御信号ｃｓｒは、ＯＲ回路４５に入力される。ＯＲ回路４５の出力信号はバッファ回路４６を介して駆動信号ｄｒ１ｂとして出力される。出力部４１のスイッチ回路ｓｗ１ｂは、駆動信号ｄｒ１ｂに応答してオン・オフする。従って、スイッチ回路ｓｗ１ｂは、スイッチング周期に同期したタイミングでオン固定又はオフ固定される。
【０１６５】
前記スイッチ回路ｓｗ１は互いに並列接続されたスイッチ回路ｓｗ１ａ，ｓｗ１ｂを含み、スイッチ回路ｓｗ１ｂは、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔの差電圧に応じてオン固定又はオフ固定される。従って、スイッチ回路ｓｗ１の両端子間の抵抗値は、スイッチ回路ｓｗ１ｂの制御、即ち入力電圧Ｖｉｎと出力電圧Ｖｏｕｔの差電圧に応じて変化する。すると、電流検出部２から出力されるセンス電流Ｉｓの電流値が変化する。
【０１６６】
このセンス電流Ｉｓの変化に対し、抵抗Ｒｓ２の抵抗値を変更すると、スイッチ回路ｓｗ５と抵抗Ｒｓ２の間のノードの電圧、即ち補償回路３に入力されるセンス電圧Ｖｓの変化を抑制することができる。即ち、スイッチ回路ｓｗ１ｂをオンしたときに電流検出部２から出力されるセンス電流Ｉｓと、スイッチ回路ｓｗ１ｂをオフしたときに電流検出部２から出力されるセンス電流Ｉｓとに応じて、抵抗Ｒｓ２に含まれる抵抗Ｒｓ２ａ，Ｒｓ２ｂの抵抗値を設定する。
【０１６７】
例えば、スイッチ回路ｓｗ１ａ，ｓｗ１ｂのオン抵抗値を同じ値とする。この場合、スイッチ回路ｓｗ１ｂをオンした時のセンス電流ＩｓをＩｓ０とすると、スイッチ回路ｓｗ１ｂをオフした時のセンス電流Ｉｓは、電流Ｉｓ０の２倍となる。従って、スイッチ回路ｓｗ１ｂをオンした時の抵抗Ｒｓ２の抵抗値に対し、スイッチ回路ｓｗ１ｂをオフした時の抵抗Ｒｓ２の抵抗値を１／２とする。つまり、抵抗Ｒｓ２ａの抵抗値と抵抗Ｒｓ２ｂの抵抗値を同じ値とし、スイッチ回路ｓｗ１ｂをオンした時にスイッチ回路ｓｗ６をオフし、スイッチ回路ｓｗ１ｂをオフした時にスイッチ回路ｓｗ６をオンする。すると、スイッチ回路ｓｗ１ｂをオンした時の電圧Ｖｓと等しい電圧が、スイッチ回路ｓｗ１ｂをオフした時にも得られる。
【０１６８】
上記のように構成された昇降圧ＤＣ／ＤＣコンバータでは、第四の実施形態で得られた作用効果に加えて、以下の効果を奏する。
（１）スイッチ回路ｓｗ１のオン抵抗によりそのスイッチ回路ｓｗ１に流れる電流Ｉｒを電流検出部２にて検出することができ、抵抗Ｒｓ１を省略することができる。
【０１６９】
（２）スイッチ回路ｓｗ１に含まれるスイッチ回路ｓｗ１ｂのオン・オフによりスイッチ回路ｓｗ１のオン抵抗値が変化する。電流検出部２から出力されるセンス電流Ｉｓを流す抵抗Ｒｓ２の抵抗値を、スイッチ回路ｓｗ１のオン・オフに応じて変更するようにしたため、センス電流Ｉｓと抵抗Ｒｓ２とにより決定されて補償回路３に入力される電圧Ｖｓの変動を抑制することができる。
【０１７０】
（３）フリップフロップ回路５１は、スイッチング周期に応じた信号（本実施形態では発振信号ｏｓｃ）により制御信号ｃｓｓをラッチして制御信号ｃｓｒを出力する。この制御信号ｃｓｒに応じて、出力部４１のスイッチ回路ｓｗ１ｂと、抵抗Ｒｓ２の抵抗値を変更するスイッチ回路ｓｗ６をオン・オフ制御する。これにより、スイッチング周期の途中でスイッチ回路ｓｗ１ｂ，ｓｗ６がオン・オフするのを防止することで、スイッチ回路ｓ１ｂ，ｓｗ６のオン・オフによるノイズが補償回路３に入力される電圧Ｖｓに混入するのを防ぐことができる。また、スイッチ回路ｓｗ１ｂの制御タイミングとスイッチ回路ｓｗ６の制御タイミングのずれによる電圧Ｖｓの変動を抑制することができる。
【０１７１】
（第六の実施形態）
図２４は第六の実施形態を示す。この実施形態において、第五の実施形態（図２３参照）と同じ構成部材については同じ符号を付してそれらの説明を省略する。
【０１７２】
貫通防止回路４２にて生成される駆動信号ｄｒ２はフリップフロップ回路５２のセット端子Ｓに入力される。貫通防止回路４２にて生成される駆動信号ｄｒ３はフリップフロップ回路５２のセット端子Ｒに入力される。フリップフロップ回路５２は、駆動信号ｄｒ２，ｄｒ３に基づいて生成した制御信号ｃｓｂを出力する。この制御信号ｃｓｂは、フリップフロップ回路５１の入力端子Ｄに入力される。
【０１７３】
駆動信号ｄｒ２はスイッチ回路ｓｗ２を制御する信号であり、スイッチ回路ｓｗ２は、昇圧モードの場合にオフ固定され、降圧モードの場合にスイッチング制御される。即ち、貫通防止回路４２は、降圧モードの場合にスイッチ回路ｓｗ２をオフ固定するためにＬレベルの駆動信号ｄｒ２を出力し、昇圧モードの場合にスイッチ回路ｓｗ２をスイッチング制御するためにパルス波形の駆動信号ｄｒ２を出力する。
【０１７４】
駆動信号ｄｒ３はスイッチ回路ｓｗ３を制御する信号であり、スイッチ回路ｓｗ３は、降圧モードの場合にオフ固定され、昇圧モードの場合にスイッチング制御される。即ち、貫通防止回路４２は、昇圧モードの場合にスイッチ回路ｓｗ３をオフ固定するためにＬレベルの駆動信号ｄｒ３を出力し、降圧モードの場合にスイッチ回路ｓｗ３をスイッチング制御するためにパルス波形の駆動信号ｄｒ３を出力する。
【０１７５】
従って、駆動信号ｄｒ２と駆動信号ｄｒ３とにより、動作モードが昇圧モードか降圧モードかを判定することができる。即ち、フリップフロップ回路５２は、セット端子Ｒに入力されるＨレベルの駆動信号ｄｒ２に応答してＨレベルの制御信号ｃｓｂを出力し、リセット端子Ｒに入力されるＨレベルの駆動信号ｄｒ３に応答してＬレベルの制御信号ｃｓｂを出力する。
【０１７６】
フリップフロップ回路５１は、Ｈレベルの発振信号ｏｓｃに応答して制御信号ｃｓｂをラッチし、そのラッチレベルと等しいレベルの制御信号ｃｓｒを出力する。この制御信号ｃｓｒに基づいて、スイッチ回路ｓｗ１ｂとスイッチ回路ｓｗ６がオン・オフ制御される。
【０１７７】
上記のように構成された昇降圧ＤＣ／ＤＣコンバータでは、第五の実施形態で得られた作用効果に加えて、フリップフロップ回路５２にて動作モードを判定することができ、その判定結果に応じてスイッチ回路ｓｗ１ｂ，ｓｗ６を制御することができる。
【０１７８】
上記実施の形態は、以下に示す態様で実施することもできる。
・スイッチ回路ｓｗ１〜ｓｗ４はそれぞれＭＯＳトランジスタで構成したが、他のスイッチ素子を使用してもよい。
【０１７９】
・なお、説明で用いた数式は理想的な式であるため、実際の動作とズレがあるかもしれない。
・上記第四〜第六の実施形態のＤＣ／ＤＣコンバータの構成、他のＤＣ／ＤＣコンバータ、例えば第一，第三の実施形態のＤＣ／ＤＣコンバータに適用してもよい。
【０１８０】
・上記第四，第五の実施形態において、図５に示すステート制御回路１０の構成と同様に、入力電圧Ｖｉｎ抵抗により分圧した電圧と、出力電圧Ｖｏｕｔを抵抗にて分圧した電圧を比較器４３に供給する構成としてもよい。
【０１８１】
・上記第五，第六の実施形態における抵抗Ｒｓ２を、例えば可変抵抗器として抵抗値を変更するようにしてもよい。
上記各実施形態に関し、以下の付記を開示する。
（付記１）
出力電圧に基づいてコイルへの電流供給を制御する第一の制御部と、
入力電圧が入力される入力端と、前記コイルと、出力電圧を出力する出力端とを接続する期間を前記入力電圧に基づいて制御して、前記コイルへの電流供給を制御する第二の制御部とを備えたことを特徴とする出力電圧制御回路。
（付記２）
前記第二の制御部は、
前記入力電圧が出力電圧より高い場合、前記入力電圧が前記出力電圧に近づくにつれて前記コイルに蓄積されたエネルギーを放出する第一の期間を短くする制御信号を出力することを特徴とする付記１記載の出力電圧制御回路。
（付記３）
前記第二の制御部は、
前記入力電圧が出力電圧より低い場合、前記入力電圧が前記出力電圧に近づくにつれて前記コイルにエネルギーを蓄積する第二の期間を短くする制御信号を出力することを特徴とする付記１記載の出力電圧制御回路。
（付記４）
前記第二の制御部は、
前記入力電圧が前記出力電圧に等しい場合に、前記第一の期間又は第二の期間をゼロにする制御信号を出力することを特徴とする付記２又は３記載の出力電圧制御回路。
（付記５）
前記第一の制御部の出力信号と、前記第二の制御部から出力される制御信号に基づいて、前記第一の期間又は第二の期間における前記コイルへの電流供給を制御するための駆動信号を生成する論理回路部と、
前記駆動信号に基づいて前記コイルへの電流供給を制御するスイッチ回路とを備えたことを特徴とする付記２又は３記載の出力電圧制御回路。
（付記６）
前記スイッチ回路は、
前記コイルの一端を前記入力端と接地端とにそれぞれ接続するスイッチ回路と、
前記コイルの他端を前記出力端と接地端とにそれぞれ接続するスイッチ回路とを備え、
前記論理回路部は、前記スイッチ回路を同期制御するとともに、前記スイッチ回路での貫通電流の発生を防止するデッドタイムを設定する貫通防止回路を備えたことを特徴とする付記５記載の出力電圧制御回路。
（付記７）
前記第二の制御部は、
前記制御信号を前記デッドタイムに相当する時間で遅延させた第二の制御信号を生成する遅延回路を備え、
前記制御信号と第二の制御信号に基づいて前記第一及び第二の期間をなくす制御信号を生成したことを特徴とする付記６記載の出力電圧制御回路。
（付記８）
前記コイルの一端を前記入力端と接続する第一のスイッチ回路は、前記コイルの一端と前記入力端との間に接続された主スイッチ回路と、前記主スイッチ回路に並列接続された副スイッチ回路とを含み、
前記副スイッチ回路を入力電圧と出力電圧とに応じてオン又はオフする制御信号を生成する制御回路を有すること
を特徴とする付記５乃至７のいずれか１項に記載の出力電圧制御回路。
（付記９）
前記制御回路は、入力電圧と出力電圧のうちの何れか一方の電圧と、何れか他方にオフセット電圧が付加された電圧とを比較し、その比較結果に応じて前記副スイッチ回路の制御信号を生成すること
を特徴とする付記８記載の出力電圧制御回路。
（付記１０）
前記制御回路は、
前記コイルの一端を接地端に接続する第二のスイッチ回路を駆動する駆動信号と、
前記コイルの他端を接地端に接続する第三のスイッチ回路を駆動する駆動信号とに、基づいて前記副スイッチ回路の制御信号を生成すること
を特徴とする付記８記載の出力電圧制御回路。
（付記１１）
前記第一のスイッチ回路の両端子間の電位差に応じたセンス電流を出力する電流検出部と、
前記センス電流に応じたセンス電圧を生成する抵抗器と、
前記センス電圧に傾斜電圧を付加して補償信号を生成する補償回路と、
を有し、
前記第一の制御部は、前記出力電圧と前記補償信号に基づいて前記出力信号を生成し、
前記第一のスイッチ回路に含まれる副スイッチ回路の状態に従って、前記抵抗器の抵抗値を調整する調整回路を有すること
を特徴とする付記８乃至１０のうちの何れか一項に記載の出力電圧制御回路。
（付記１２）
前記制御信号をラッチするフリップフロップ回路を有し、そのフリップフロップ回路の出力信号に基づいて前記副スイッチ回路の制御と前記抵抗器の調整を行うこと
を特徴とする付記１１記載の出力電圧制御回路。
（付記１３）
出力電圧に基づいてコイルへの電流供給を制御し、入力電圧が入力される入力端と、前記コイルと、出力電圧を出力する出力端との接続期間を前記入力電圧に基づいて制御して、前記コイルへの電流供給を制御することを特徴とする出力電圧制御方法。
（付記１４）
前記入力電圧が出力電圧より高い場合に、前記入力電圧が前記出力電圧に近づくにつれて前記コイルに蓄積されたエネルギーを放出する第一の期間を短くすることを特徴とする付記１３記載の出力電圧制御方法。
（付記１５）
付記１乃至１２のいずれか１項に記載の出力電圧制御回路の出力電圧を電源として動作することを特徴とする電子機器。
【符号の説明】
【０１８２】
１        出力部
２        電流検出部
４        第一の制御部（比較器）
５        第一の制御部（誤差増幅器）
６        第一の制御部（フリップフロップ回路）
１０，３１      第二の制御部（ステート制御回路）
Ｖｏｕｔ      出力電圧
Ｖｉｎ        入力電圧
Ｌ        コイル
【図１】
2010158144.tif 000009
【図２】
2010158144.tif 000010
【図３】
2010158144.tif 000011
【図４】
2010158144.tif 000012
【図５】
2010158144.tif 000013
【図６】
2010158144.tif 000014
【図７】
2010158144.tif 000015
【図８】
2010158144.tif 000016
【図９】
2010158144.tif 000017
【図１０】
2010158144.tif 000018
【図１１】
2010158144.tif 000019
【図１２】
2010158144.tif 000020
【図１３】
2010158144.tif 000021
【図１４】
2010158144.tif 000022
【図１５】
2010158144.tif 000023
【図１６】
2010158144.tif 000024
【図１７】
2010158144.tif 000025
【図１８】
2010158144.tif 000026
【図１９】
2010158144.tif 000027
【図２０】
2010158144.tif 000028
【図２１】
2010158144.tif 000029
【図２２】
2010158144.tif 000030
【図２３】
2010158144.tif 000031
【図２４】
2010158144.tif 000032