(57)【要約】【課題】絶縁信頼性の劣化を低減し、銅配線の信頼性を改善する。【解決手段】本発明の半導体装置は、半導体基板１０と、シリコン（Ｓｉ）と炭素（Ｃ）と酸素（Ｏ）とを含み、半導体基板１０に形成された第一の多孔質絶縁膜１１ａ及び第二の多孔質絶縁膜１１ｂと、第一の多孔質絶縁膜１１ａ中に埋め込まれた第一の銅配線１２ａと、第二の多孔質絶縁膜１１ｂ中に、それぞれ、埋め込まれた第二の銅配線１２ｂ及び銅ビア２２と、第二の銅配線１２ａ上に形成された第一のメタルキャップ膜１３ａと、第二の銅配線１２ｂ上に形成された第二のメタルキャップ膜１３ｂと、を有する。第一、第二の多孔質絶縁膜１１ａ、１１ｂは、少なくとも上層のＣ／Ｓｉ比が１．５以上であり、かつ、第一、第二の多孔質絶縁膜１１ａ、１１ｂの少なくとも上層に含有される空孔の最大径が１．３ｎｍ以下である。【選択図】図１
2010129921.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
シリコン（Ｓｉ）と炭素（Ｃ）と酸素（Ｏ）とを含み、前記基板上に形成された多孔質絶縁膜と、
前記多孔質絶縁膜中に埋め込まれた銅配線と、
前記銅配線上に形成されたメタルキャップ膜と、
を有し、
前記多孔質絶縁膜は、少なくとも上層のＣ／Ｓｉ比が１．５以上であり、かつ、前記多孔質絶縁膜の少なくとも上層に含有される空孔の最大径が１．３ｎｍ以下の半導体装置。
【請求項２】
複数の前記空孔が互いに独立している請求項１に記載の半導体装置。
【請求項３】
前記多孔質絶縁膜は、第一の多孔質膜と前記第一の多孔質膜上に形成された第二の多孔質膜とからなり、前記第二の多孔質膜のＣ／Ｓｉ比が１．５以上であり、かつ、前記第二の多孔質膜に含有される複数の前記空孔の最大径が１．３ｎｍ以下で互いに独立している請求項１または２に記載の半導体装置。
【請求項４】
前記多孔質絶縁膜が環状シロキサンを含む請求項１乃至３いずれかに記載の半導体装置。
【請求項５】
前記多孔質絶縁膜が前記メタルキャップ膜を介して複数の前記銅配線間に存在している請求項１乃至４いずれかに記載の半導体装置。
【請求項６】
シリコン（Ｓｉ）と炭素（Ｃ）と酸素（Ｏ）とを含む多孔質絶縁膜を基板に形成する工程と、
前記多孔質絶縁膜に銅配線を埋め込む工程と、
前記銅配線上にメタルキャップ膜を形成する工程と、
を含み、
前記多孔質絶縁膜を形成する前記工程において、少なくとも上層のＣ／Ｓｉ比が１．５以上の前記多孔質絶縁膜を形成し、かつ、前記多孔質絶縁膜の少なくとも上層に最大径が１．３ｎｍ以下の空孔を含有させる半導体装置の製造方法。
【請求項７】
前記多孔質絶縁膜を形成する前記工程において、互いに独立した複数の前記空孔を前記多孔質絶縁膜に含有させる請求項６に記載の半導体装置の製造方法。
【請求項８】
前記多孔質絶縁膜を形成する工程において、
第一の多孔質層を形成する工程と、
前記第一の多孔質層上に第二の多孔質膜を形成する工程と、
を含み、
前記第二の多孔質膜を形成する工程において、Ｃ／Ｓｉ比が１．５以上の前記第二の多孔質膜を形成し、かつ、最大径が１．３ｎｍ以下で互いに独立した複数の前記空孔を前記第二の多孔質膜に含有させる請求項６または７に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置の高性能化に向けて、配線遅延の低減や低電力化を実現するために、ダマシン構造が一般的に用いられる。ダマシン構造とは、絶縁膜中に形成された溝または孔に銅配線が埋め込まれた構造をいう。
【０００３】
特許文献１には、絶縁膜として利用可能な多孔質絶縁膜の製造方法が記載されている。この製造方法によれば、比誘電率の低い絶縁膜を安定して得ることができることが記載されている。
【０００４】
特許文献２には、Ａｌ薄膜配線表面をポリイミド樹脂膜で被覆することが記載されている。
【特許文献１】国際公開第２００５／０５３００９号パンフレット
【特許文献２】特開２００２−４３３１６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ダマシン構造では、銅配線中に流れる電流密度の増大や熱伝導率の低下、機械的強度の減少による応力の増大により、配線表面付近の銅原子がエレクトロマイグレーションやストレスマイグレーションを発生しやすくなる。その結果、銅配線の信頼性劣化が問題となってくる。
【０００６】
この信頼性劣化を改善するため、銅配線表面にメタル材料を被覆するプロセスが提案されている。たとえば、無電解メッキ法により、メタルキャップ膜を銅配線の表面に形成することで、銅のマイグレーションを抑制することができる。
【０００７】
しかしながら、メタルキャップ膜を形成するプロセスにおいて、絶縁膜の表面は露出している。そのため、多孔質膜を絶縁膜として用いると、無電解メッキ法によりメタルキャップ膜を形成する場合は、露出した多孔質絶縁膜上にも無電解メッキ液が滴下される。これにより、多孔質絶縁膜中に金属イオンが拡散し、絶縁膜中に金属イオンが残存した状態で上層に銅配線が形成される。多孔質絶縁膜に金属成分が不純物として含まれている場合、配線間での絶縁破壊が発生しやすくなり、絶縁信頼性の劣化が発生しやすくなる。
【０００８】
上記のような問題は、たとえば、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法によりメタルキャップ膜を形成する場合においても同様に生じていた。また、ダマシンプロセス中ＣＭＰ（化学機械研磨、Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）後にモノシラン（ＳｉＨ４）を銅配線表面に照射して表面をシリサイド化するプロセスについても同様の問題が生じていた。
【課題を解決するための手段】
【０００９】
本発明によれば、基板と、
シリコン（Ｓｉ）と炭素（Ｃ）と酸素（Ｏ）とを含み、前記基板上に形成された多孔質絶縁膜と、
前記多孔質絶縁膜中に埋め込まれた銅配線と、
前記銅配線上に形成されたメタルキャップ膜と、
を有し、
前記多孔質絶縁膜は、少なくとも上層のＣ／Ｓｉ比が１．５以上であり、かつ、前記多孔質絶縁膜の少なくとも上層に含有される空孔の最大径が１．３ｎｍ以下の半導体装置
が提供される。
【００１０】
また、本発明によれば、シリコン（Ｓｉ）と炭素（Ｃ）と酸素（Ｏ）とを含む多孔質絶縁膜を基板に形成する工程と、
前記多孔質絶縁膜に銅配線を埋め込む工程と、
前記銅配線上にメタルキャップ膜を形成する工程と、
を含み、
前記多孔質絶縁膜を形成する前記工程において、少なくとも上層のＣ／Ｓｉ比が１．５以上の前記多孔質絶縁膜を形成し、かつ、前記多孔質絶縁膜の少なくとも上層に最大径が１．３ｎｍ以下の空孔を含有させる半導体装置の製造方法
が提供される。
【００１１】
この発明によれば、多孔質絶縁膜のＣ／Ｓｉ比が１．５以上であり、かつ、多孔質絶縁膜中に存在する空孔の最大径を１．３ｎｍ以下とする。こうすることで、多孔質絶縁膜に疎水性を具備させ、かつ、空孔を微小とすることができる。したがって、メタルキャップ膜を形成する際、表面が露出した多孔質絶縁膜に無電解メッキ液等の親水性の液が含浸しないため、金属イオンの拡散を抑制することができる。よって、絶縁信頼性の劣化を低減することができる。
【発明の効果】
【００１２】
本発明によれば、絶縁信頼性の劣化を低減し、銅配線の信頼性を改善することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１４】
（第１の実施形態）
図１は、本実施形態の半導体装置を模式的に示す断面図である。この半導体装置は、半導体基板１０と、シリコン（Ｓｉ）と炭素（Ｃ）と酸素（Ｏ）とを含み、半導体基板１０に形成された第一の多孔質絶縁膜１１ａ及び第二の多孔質絶縁膜１１ｂと、第一の多孔質絶縁膜１１ａ中に埋め込まれた第一の銅配線１２ａと、第二の多孔質絶縁膜１１ｂ中に、それぞれ、埋め込まれた第二の銅配線１２ｂ及び銅ビア２２と、第一の銅配線１２ａ上に形成された第一のメタルキャップ膜１３ａと、第二の銅配線１２ｂ上に形成された第二のメタルキャップ膜１３ｂと、を有する。第一、第二の多孔質絶縁膜１１ａ、１１ｂは、少なくとも上層のＣ／Ｓｉ比が１．５以上であり、かつ、第一、第二の多孔質絶縁膜１１ａ、１１ｂの少なくとも上層に含有される空孔の最大径が１．３ｎｍ以下である。第一、第二の多孔質絶縁膜１１ａ、１１ｂに含有される複数の空孔は互いに独立している。第一の多孔質絶縁膜１１ａは第一のメタルキャップ膜１３ａを介して銅配線１２ａと銅配線１２ｂ間に存在している。
【００１５】
本実施形態の半導体装置をさらに具体的に説明する。半導体基板１０上には、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）１０１が形成されている。半導体基板１０およびＭＯＳＦＥＴ１０１上には、コンタクト絶縁膜１０２が形成されている。コンタクト絶縁膜１０２上には第一の多孔質絶縁膜１１ａが形成されている。第一の多孔質絶縁膜１１ａには、第一の銅配線１２ａが埋め込まれている。第一の銅配線１２ａ上には、第一のメタルキャップ膜１３ａが形成されている。そして、それらの全面を均一に覆う第一のキャップ絶縁膜１４ａが形成されている。
【００１６】
また、第一のキャップ絶縁膜１４ａ上には、第二の多孔質絶縁膜１１ｂが形成されている。第二の多孔質絶縁膜１１ｂには、第二の銅配線１２ｂが埋め込まれている。第二の銅配線１２ｂ上には、第二のメタルキャップ膜１３ｂが形成されている。さらに、それらの全面を均一に覆う第二のキャップ絶縁膜１４ｂが形成されている。なお、第二の銅配線１２ｂは銅ビア２２により第一の銅配線１２ａと電気的に接続されている。
【００１７】
第一および第二の多孔質絶縁膜１１ａ、１１ｂのＣ／Ｓｉ比は、たとえば、２．５とする。比誘電率は、２．７以下とし、たとえば２．５５とする。
【００１８】
第一および第二の多孔質絶縁膜１１ａ、１１ｂの空孔径は、たとえば、小角散乱Ｘ線により空孔径分布を測定することで調べることができる。図２は、本実施形態で用いる多孔質絶縁膜の空孔径分布を小角散乱Ｘ線により測定した結果の一例を示す図である。この例における多孔質絶縁膜は、図２の実線Ａで示すように、平均空孔径が０．３５ｎｍ、最大空孔径が１．２５ｎｍである。なお、図２の破線Ｂ及び図１９は、従来の多孔質絶縁膜の空孔径分布を小角散乱Ｘ線測定により測定した結果の一例を示す。図２の破線Ｂ及び図１９にそれぞれ示すように、従来の多孔質絶縁膜の一例は、平均空孔径が０．７５ｎｍ、最大空孔径が２ｎｍである。
【００１９】
本実施形態において、第一、第二の多孔質絶縁膜１１ａ、１１ｂの「上層」とは、層幅（厚）が５ｎｍ以上であり、好ましくは第一、第二の多孔質絶縁膜１１ａ、１１ｂ膜全体となっているものとする。
【００２０】
本実施形態において、「空孔が独立している」ことは、ＣＶＤ（ＳｉＯ２）酸化膜で被膜した多孔質絶縁膜とＣＶＤ酸化膜で被膜されていない多孔質絶縁膜とを用いて陽電子を注入したときのγ崩壊の３２５ｋｅＶの信号量をそれぞれ測定することで調べることができる。この方法を陽電子消滅法という。以下、この陽電子消滅法について説明する。
【００２１】
多孔質絶縁膜中に陽電子を注入すると、陽電子が空孔内壁に衝突することによって５１１ｋｅＶの２γ崩壊をする。また、多孔質絶縁膜に連続空孔がある場合は、連続空孔の内から外へとはき出されて空気中で３γ崩壊をする。陽電子が３γ崩壊をした場合は、３２５ｋｅＶのγ線が放出される。したがって、連続空孔を有する多孔質絶縁膜では、図３（ａ）の線Ａに示すように、５１１ｋｅＶおよび３２５ｋｅＶのγ線が検出される。一方、多孔質絶縁膜の表面をＣＶＤ酸化膜で覆うとすべての空孔は独立空孔となる。そのため、ＣＶＤ酸化膜で被膜された多孔質絶縁膜の測定結果は、図３（ａ）の線Ｂに示すように５１１ｋｅＶのγ線は検出されるが、３２５ｋｅＶのγ線はほとんど検出されない。したがって、多孔質絶縁膜の空孔が独立空孔のみからなる場合、図３（ｂ）で示すように、ＣＶＤ酸化膜に被膜されていなくても（Ａ）被膜されていても（Ｂ）、３２５ｋｅＶのγ線は検出されない。
【００２２】
そこで、ＣＶＤ膜で被膜された多孔質絶縁膜とＣＶＤ膜で被膜されていない多孔質絶縁膜とで３２５ｋｅＶのγ線の検出値を比較することにより、多孔質絶縁膜中の連続空孔の量を調べることができる。
【００２３】
ここで、本実施形態においては、「空孔が独立している」とは、ＣＶＤ膜で被膜された多孔質絶縁膜とＣＶＤ膜で被膜されていない多孔質絶縁膜とで３２５ｋｅＶのγ線の検出値を比較した結果、検出値の差が０．０以下であることをいう。空孔径と連続空孔の量とは、一定の相関関係がある。図４のグラフでは、ポーラスＳｉＯＣＨ膜を用いて、空孔径と陽電子消滅法によって得られた連続空孔量との相関関係を示す。図４の横軸は、ポーラスＳｉＯＣＨ膜の平均空孔径（pore diameter）を示す。また、図４の縦軸は、ＣＶＤ膜で被膜された多孔質絶縁膜とＣＶＤ膜で被膜されていない多孔質絶縁膜とで３２５ｋｅＶのγ線の検出値を比較した結果を空孔の連結性（pore conenectivity）を示す指標として示す。図示するように、平均空孔径が０．８ｎｍ以下では、空孔が独立している状態となる。
【００２４】
第１および第２の多孔質絶縁膜１１ａ、１１ｂは、たとえば環状シロキサンを原料として用いたプラズマ重合法によって形成される。こうすることで、多孔質絶縁膜１１ａ、１１ｂが環状シロキサンを含む構成とすることができる。
【００２５】
第一および第二の多孔質絶縁膜１１ａ、１１ｂの原料となる環状シロキサンとしては、式（１）で表されるシクロシロキサン（式（１）中、各Ｒ１及びＲ２はそれぞれ水素、アルキル基、アルコキシド基、アミノ基、アルケン、アルキン、フェニル基及びフェノール基からなる群から選択されるいずれか一つであり、各Ｒ１及びＲ２は同一でも異なっていても良い。ただし、側鎖基の少なくとも一つは不飽和炭化水素基である。また、ｎは２以上の整数である。）を用いることができる。環員数ｎに関しては、ｎ＝３〜４が望ましく、ｎ＝３がより望ましい。ここで、側鎖基の少なくとも一つである不飽和炭化水素基としては、ビニル基（−Ｃ＝ＣＨ２）やプロペニル基（−ＣＨ＝ＣＨＣＨ３）、エチニル基（−Ｃ≡ＣＨ）である。また、側鎖基の少なくとも一つである飽和炭化水素基としては、メチル基（−ＣＨ３）、エチル基（−ＣＨ２ＣＨ３）、プロピル基（−ＣＨ２ＣＨ２ＣＨ３）、立体障害の大きいイソプロピル基（−ＣＨ（ＣＨ３）２）やtert-ブチル基（−Ｃ（ＣＨ３）３）などとすることができる。
【００２６】
【化１】
2010129921.tif 000003
【００２７】
具体的には、一般式（２）で示されるテトラビニルシクロテトラシロキサン誘導体（式（２）中、Ｒ１、Ｒ２、Ｒ３、Ｒ４は同一でも異なっていても良く、水素、アルキル基、アルコキシド基、アミノ基、アルケン、アルキン、フェニル基、フェノール基などを示す）を用いることもできる。
【００２８】
【化２】
2010129921.tif 000004
【００２９】
また、一般式（３）で示されるトリビニルシクロテトラシロキサン誘導体（式（３）中、Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５は同一でも異なっていても良く、水素、アルキル基、アルコキシド基、アミノ基、アルケン、アルキン、フェニル基、フェノール基などを示す）を用いることもできる。
【００３０】
【化３】
2010129921.tif 000005
【００３１】
また、一般式（４）、（５）で示されるジビニルシクロテトラシロキサン誘導体（ 式（４）、（５）中、Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６は同一でも異なっていても良く、水素、アルキル基、アルコキシド基、アミノ基、アルケン、アルキン、フェニル基、フェノール基などを示す）を用いることもできる。
【００３２】
【化４】
2010129921.tif 000006
【００３３】
【化５】
2010129921.tif 000007
【００３４】
また、一般式（６）で示されるビニルシクロテトラシロキサン誘導体（式（６）中、Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ７は同一でも異なっていても良く、水素、アルキル基、アルコキシド基、アミノ基、アルケン、アルキン、フェニル基、フェノール基などを示す）を用いることもできる。
【００３５】
【化６】
2010129921.tif 000008
【００３６】
また、ペンタビニルシクロテトラシロキサン誘導体、ヘキサビニルシクロテトラシロキサン誘導体、ヘプタビニルシクロテトラシロキサン誘導体、オクタビニルシクロテトラシロキサン誘導体を用いてもよい。
【００３７】
より具体的には、ｎ＝４で表される環状シロキサンとして、一般式（７）で示されるテトラビニルテトラメチルシクロテトラシロキサンを例示することができる。
【００３８】
【化７】
2010129921.tif 000009
【００３９】
また、環状シロキサンは、ｎ＝４の８員環に限らず、４員環（ｎ＝２）、６員環（ｎ＝３）、１０員環（ｎ＝５）、あるいはそれ以上のｎであっても構わなく、また、それらは少なくとも一つの不飽和炭化水素結合を有していればよい。
【００４０】
具体的には、ｎ＝３で表せる環状シロキサンとして、一般式（８）で示されるトリビニルトリイソプロピルシクロトリシロキサンを例示することができる。
【００４１】
【化８】
2010129921.tif 000010
【００４２】
また、一般式（９）で示されるトリビニルシクロトリシロキサン誘導体（一般式（９）中のＲ１，Ｒ２，Ｒ３は同一でも異なっていてもよく、水素、アルキル基、アルコキシド基、アミノ基、アルケン、アルキン、フェニル基、フェノール基などを示す）を用いることもできる。ただし、側鎖基の少なくとも一つは不飽和炭化水素基である。側鎖基の少なくとも一つである不飽和炭化水素基としては、ビニル基（−Ｃ＝ＣＨ２）やプロペニル基（−ＣＨ＝ＣＨＣＨ３）、エチニル基（−Ｃ≡ＣＨ）である。また、側鎖基の少なくとも一つである飽和炭化水素基としては、メチル基（−ＣＨ３）、エチル基（−ＣＨ２ＣＨ３）、プロピル基（−ＣＨ２ＣＨ２ＣＨ３）、立体障害の大きいイソプロピル基（−ＣＨ（ＣＨ３）２）やtert-ブチル基（−Ｃ（ＣＨ３）３）などである。
【００４３】
【化９】
2010129921.tif 000011
【００４４】
また、一般式（１０）で示されるジビニルシクロトリシロキサン誘導体（一般式（１０）中Ｒ１，Ｒ２，Ｒ３，Ｒ４は同一でも異なっていてもよく、水素、アルキル基、アルコキシド基、アミノ基、アルケン、アルキン、フェニル基、フェノール基などを示す） を用いることもできる。ただし、側鎖基の少なくとも一つは不飽和炭化水素基である。側鎖基の少なくとも一つである不飽和炭化水素基としては、ビニル基（−Ｃ＝ＣＨ２）やプロペニル基（−ＣＨ＝ＣＨＣＨ３）、エチニル基（−Ｃ≡ＣＨ）である。また、側鎖基の少なくとも一つである飽和炭化水素基としては、メチル基（−ＣＨ３）、エチル基（−ＣＨ２ＣＨ３）、プロピル基（―ＣＨ２ＣＨ２ＣＨ３）、立体障害の大きいイソプロピル基（−ＣＨ（ＣＨ３）２）やtert-ブチル基（−Ｃ（ＣＨ３）３）などである。
【００４５】
【化１０】
2010129921.tif 000012
【００４６】
さらに、一般式（１１）で示されるビニルシクロトリシロキサン誘導体（一般式（１１）、中のＲ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５は同一でも異なっていてもよく、水素、アルキル基、アルコキシド基、アミノ基、アルケン、アルキン、フェニル基、フェノール基などを示す）を用いることもできる。ただし、側鎖基の少なくとも一つは不飽和炭化水素基である。側鎖基の少なくとも一つである不飽和炭化水素基としては、ビニル基（−Ｃ＝ＣＨ２）やプロペニル基（−ＣＨ＝ＣＨＣＨ３）、エチニル基（−Ｃ≡ＣＨ）である。また、側鎖基の少なくとも一つである飽和炭化水素基としては、メチル基（−ＣＨ３）、エチル基（−ＣＨ２ＣＨ３）、プロピル基（―ＣＨ２ＣＨ２ＣＨ３）、立体障害の大きいイソプロピル基（−ＣＨ（ＣＨ３）２）やtert-ブチル基（−Ｃ（ＣＨ３）３）などである。
【００４７】
【化１１】
2010129921.tif 000013
【００４８】
上記の環状シロキサンの骨格内空孔が多孔質絶縁膜１１ａ、１１ｂの空孔となる。したがって、所望の骨格内空孔径を有する環状シロキサンを選択することで、所望の空孔径を有する多孔質絶縁膜１１ａ、１１ｂを得ることができる。
【００４９】
また、嵩高い有機側鎖を有する環状シロキサンを用いることで、炭素の存在比を高めることができる。たとえば、イソプロピル基（−ＣＨ（ＣＨ３）２）やtert-ブチル基（−Ｃ（ＣＨ３）３）などを側鎖に有する環状シロキサンを用いるとよい。具体的には、テトラビニルテトラメチルシクロテトラシロキサン、トリビニルトリイソプロピルシクロトリシロキサン等を用いることができる。
【００５０】
上記の環状シロキサンは、複数組み合わせて用いてもよい。さらに、不飽和炭化水素を含む環状シロキサンと、側鎖に水素、炭化水素基及び酸化炭化水素基からなる群から選択されるいずれかが結合された直鎖状有機シリカ化合物とを組み合わせて用いることもできる。直鎖状有機シリカ化合物は、一般式（１２）で表される構造であることが好ましい。
【００５１】
【化１２】
2010129921.tif 000014
【００５２】
環状シロキサンを含む多孔質絶縁膜の成膜装置の一例を図５に示す。反応室２０１は、排気配管２０７、排気バルブ２２２及び冷却トラップ２０８を介して接続された真空ポンプ２０９により減圧されている。反応室２０１の内部には基板保持台を兼ねた基板加熱部２０３が設けられ、基板加熱部２０３上に半導体基板１０が敷置される。
【００５３】
原料である環状シロキサンは気化システム２１６ａ内において気化され、キャリアガスとともにバルブ２２１ａを介して配管２１５を通じ、反応室２０１へ供給される。二種の環状シロキサンを原料として用いる場合は、これに加えて、気化システム２１６ｂを用いて気化した環状シロキサンガスを、キャリアガスとともにバルブ２２１ｂを介して配管２１５へ送り、配管２１５内で二種の環状シロキサンガスを混合し、反応室２０１に供給すれば良い。また、三種類以上の環状シロキサンを用いる場合には、同様にして、複数の原料タンク（図示しない）、環状シロキサン供給配管（図示しない）、気化供給システム（図示しない）、気化環状シロキサン供給配管（図示しない）などを同様にして設置すれば良い。
【００５４】
また、配管２１５にはバルブ２２０及び流量コントローラ２１８を介して酸化剤ガス、水素化シリコンガス、希釈ガス、パージガス及びクリーニングガスが導入可能となっている。気化された環状シロキサンガスに酸化剤ガスを添加してもよいし、不活性ガスにより希釈してもよい。
【００５５】
クリーニングガスは、反応室２０１の付着生成物を除去するために用いられ、たとえば、酸素（Ｏ２）とフルオロカーボンとの混合気体が用いられる。また、クリーニングガスの代わりに、ＮＦ３などを用いたリモートプラズマシステムを利用してもよい。
【００５６】
酸化剤ガスとしては、Ｏ２、二酸化炭素（ＣＯ２）、一酸化炭素（ＣＯ）、一酸化窒素（Ｎ２Ｏ）、二酸化窒素（ＮＯ２）などを用いることができる。酸化剤ガスの添加により、環状シロキサンの酸化や有機基の脱離が促進され、結果としてよりＳｉ−Ｏ結合の多い多孔質絶縁膜が形成される。したがって、環状シロキサンと酸化剤ガスとの供給比を制御することで、炭素の存在比を制御することができる。
【００５７】
不活性ガスとしては、Ｈｅ、Ａｒ、Ｎｅ、Ｘｅなどを用いることができる。水素化シリコンガスとしては、少なくともシリコンに直接結合した水素を１個以上含み、かつ酸素を含まない化合物であり、具体的にはシランガス（ＳｉＨ４）、トリメチルシランガス（ＳｉＨ(ＣＨ３)３）、ジメチルシランガス（ＳｉＨ２(ＣＨ３)３）、モノメチルシランガス（ＳｉＨ３ＣＨ３）、ジシラン（Ｓｉ２Ｈ６）などである。
【００５８】
配管２１５は、分子蒸気の分圧が配管温度における平衡蒸気圧よりも低くなるようにヒータ２１９によって加熱・保温され、分子蒸気の再液化を防止している。また、配管２１５は反応室２０１のパージ不活性ガスの経路としても用いられる。
【００５９】
反応室２０１に導入された分子蒸気、キャリアガス、酸化剤ガス及び希釈ガスは、複数の貫通孔を具有し反応室２０１内に設置されたシャワーヘッド２０４で混合及び分散されたのち、半導体基板１０上に吹き付けられる。シャワーヘッド上部には図示しないガス分散板が設けられることもある。
【００６０】
シャワーヘッド２０４には、給電線２１１とマッチングコントローラ２１２とを介してＲＦ電源２１３が接続され、接地線２０６を介して接地された基板加熱部２０３との間にＲＦ電力が供給される。半導体基板１０上に吹き付けられた環状シロキサンは、シャワーヘッド２０４と基板加熱部２０３との間にかかる印加電力によって誘起されたプラズマにより励起・活性化され、基板加熱部２０３上に置かれた半導体基板１０上のコンタクト絶縁膜１０２の表面に吸着する。コンタクト絶縁膜１０２上に吸着した環状シロキサンは、プラズマエネルギーと基板加熱部２０３より与えられる熱エネルギーとによって重合反応を起こし、コンタクト絶縁膜１０２上に多孔質絶縁膜１１ａを形成する。
【００６１】
図６は、図５中で示した気化システム２１６ａ、２１６ｂに関する模式的な説明図である。ここでは、原料である環状シロキサンが液体である場合を示している。なお、以下の説明では単量体（モノマー）の環状シロキサンについて説明するが、ダイマー、オリゴマーについてもその原理は同様である。また、気体の環状シロキサンの場合は、流量コントローラ等により流量を制御し、反応室２０１へ供給すれば良い。
【００６２】
原料タンク２２５に充填された環状シロキサン２２４は、供給配管２２７、バルブ２４２、流量指示器２３２及びバルブ２４６を介して、気化制御器２３５へ導入される。一方、キャリアガス２２６は流量コントローラ２３４、バルブ２４７及び配管２５３を経て気化制御器２３５内に導入される。気化制御器２３５に導入された環状シロキサン２２４は、気化制御器２３５内に設けられ、流量指示器２３２からフィードバック制御されるバルブ２４８を介し、気化制御器２３５内の内部配管２３６においてキャリアガス２２６と混合され、バルブ２５０を介して気化室２３７に導入される。
【００６３】
気化室２３７は減圧されており、さらにヒータ２３８により加熱されているため、気化室２３７内へ導入された環状シロキサン２２４はこの熱エネルギーによって連続的に気化する。
【００６４】
気化した環状シロキサン２２４は、ヒータ２３８によって加熱され、ガス温度を保ったまま、キャリアガス２２６とともに、ヒータ２４０で保温された配管２３０、バルブ２５１及び配管２３９を通じて反応室２０１へ供給される。なお、流量コントローラ２３４、バルブ２４７及び配管２３０は、気化制御器２３５、内部配管２３６、バルブ２５０、気化室２３７及び気化室出口配管２３９、バルブ２５１、バルブ２５２、ベント配管２４１のパージ用にも用いる。
【００６５】
図７は、環状シロキサンが固体の場合、環状シロキサンの分子蒸気を発生させ、供給する気化供給システムの構成を模式的に示す図である。キャリアガス２５３は、流量コントローラ２５４、バルブ２５５、配管２５６を介して原料タンク２５８に供給される。原料タンク２５８は、固体の環状シロキサン２５９を内蔵しており、またヒータ２５７によって、固体の環状シロキサン２５９が溶融状態から気化して、あるいは固相状態から昇華して、十分な飽和蒸気圧が得られる温度に加熱されている。
【００６６】
気化した環状シロキサンは、キャリアガス２５３とともに、配管２６０、バルブ２６１、流量コントローラ２６２及びバルブ２６３を介して気化原料供給配管２６４に供給され、バルブ２６６及び配管２６７を介して反応室２０１に供給される。
【００６７】
また、気化する環状シロキサンは、モノマー、ダイマー、オリゴマーいずれの原料についても同様の原理で気化が可能である。さらに、キャリアガスにはヘリウムガス、アルゴンガス、ネオンガス等、気化させる環状シロキサンに対して不活性なガスを適宜使用することができる。
【００６８】
キャリアガスの流量は、気化システム内における環状シロキサンの分圧が環状シロキサンの飽和蒸気圧よりも小さくなるよう設定すれば良い。
【００６９】
図１に戻り、第一の銅配線１２ａ、第二の銅配線１２ｂ及び銅ビア２２は、それぞれ、バリアメタル膜１６および銅膜１７により構成することができる。バリアメタル膜１６には、タンタル系バリアメタル膜、チタン系バリアメタル膜、ルテニウム系バリアメタル膜等を例示できる。
【００７０】
第一のメタルキャップ膜１３ａ、および、第二のメタルキャップ膜１３ｂの構成材料としては、Ｃｏ、ＣｏＷ、ＣｏＷＰ、ＣｏＷＢ等のコバルト含有メタル、Ｎｉ、ＮｉＭｏＰ等のＮｉ含有メタル、Ｔｉ、Ａｌ、Ａｇ、Ｒｕ等が挙げられる。
【００７１】
第一のキャップ絶縁膜１４ａおよび第二のキャップ絶縁膜１４ｂはＳｉＣ、ＳｉＣＮ、ＳｉＣＯ、アモルファスカーボンと不飽和炭化水素とを含むＳｉＯＣＨ等の膜から構成される。
【００７２】
第一のメタルキャップ膜１３ａの上面は、第一の多孔質絶縁膜１１ａの上面と同一高さとなるように設けられている。また、第一のメタルキャップ膜１３ａの上面は、第一の多孔質絶縁膜１１ａの上面よりも、高い位置となるように設けられていてもよい。また、第二のメタルキャップ膜１３ｂの上面は、第二の多孔質絶縁膜１１ｂの上面と同一高さとなるように設けられている。また、第二のメタルキャップ膜１３ｂの上面は、第二の多孔質絶縁膜１１ｂの上面よりも、高い位置となるように設けられていてもよい。第一、第二のメタルキャップ膜１３ａ、１３ｂの膜厚は、たとえば１〜２０ｎｍである。
【００７３】
つづいて、本実施形態の作用効果について説明する。本実施形態の半導体装置によれば、多孔質絶縁膜１１ａ、１１ｂのＣ／Ｓｉ比が１．５以上であり、かつ、多孔質絶縁膜１１ａ、１１ｂ中に存在する空孔の最大径を１．３ｎｍ以下とする。こうすることで、多孔質絶縁膜１１ａ、１１ｂに疎水性を具備させ、かつ、空孔を微小とすることができる。したがって、メタルキャップ膜を形成するプロセスにおいて、露出した多孔質絶縁膜１１ａ、１１ｂの表面から、それぞれ、多孔質絶縁膜１１ａ、１１ｂの内部に無電解メッキ液等の親水性の液が含浸しない。そのため、第一、第二の多孔質絶縁膜１１ａ、１１ｂにおける金属イオンの拡散を抑制することができる。よって、絶縁信頼性の劣化を低減することができる。
【００７４】
従来の多孔質絶縁膜を配線層間絶縁膜として用いる場合、メタルキャップ膜の形成前に、多孔質絶縁膜が表面に露出した状態となる。そのため、銅配線上に無電解メッキ法によりメタルキャップ膜を形成する場合は、露出した多孔質絶縁膜上にも無電解メッキ液が滴下される。多孔質絶縁膜の親水性が高い場合や、空孔径が大きい場合は、無電解メッキ液中の金属イオンが拡散しやすい。その結果、多孔質絶縁膜中に金属イオンが残存した状態で上層に銅配線が形成されることになる。特に、金属イオンの膜内部への拡散は、空孔が膜表面から膜内部へとチャネル状に連なった連続空孔であると顕著となる。多孔質絶縁膜に金属成分が不純物として含まれている場合、配線間での絶縁破壊が発生しやすくなり、配線間絶縁信頼性の劣化が発生しやすくなるといった弊害を生じる。
【００７５】
そこで、本実施形態では、この課題を解決する手段として、（１）多孔質絶縁膜１１ａ、１１ｂの組成を炭素に富むようにして十分な疎水性を具備させ、（２）多孔質絶縁膜１１ａ、１１ｂの空孔を微小かつそれぞれ独立した構造を採用する。こうすることで、無電解メッキ液など水溶液が多孔質絶縁膜１１ａ、１１ｂに含浸するのを抑制できる。また、無電解メッキ法以外の手法、たとえばＣｏの選択気相成長法を用いてメタルキャップ膜を形成する場合などにおいても、多孔質絶縁膜１１ａ、１１ｂ中への金属イオンの拡散を抑制することができる。
【００７６】
（第二の実施形態）
図８は、本実施形態における半導体装置の模式的な断面図である。本実施形態の半導体装置は、半導体基板３０と、半導体基板３０上に形成されたＭＯＳＦＥＴ３０１と、半導体基板３０およびＭＯＳＦＥＴ３０１上に形成されたコンタクト絶縁膜３０２と、コンタクト絶縁膜３０２上に形成された第一の多孔質絶縁膜３１ａと、第一の多孔質絶縁膜３１ａ中に埋め込まれた第一の銅配線３２ａと、第一の銅配線３２ａ上に形成された第一のメタルキャップ膜３３ａと、それらの全面を均一に覆う第一のキャップ絶縁膜３４ａと、を有する。
【００７７】
また、本実施形態の半導体装置において、第一のキャップ絶縁膜３４ａ上にビア絶縁膜３５が存在している。ビア絶縁膜３５の上には、第二の多孔質絶縁膜３１ｂが存在している。第二の多孔質絶縁膜３１ｂ中には、第二の銅配線３２ｂが存在している。第二の銅配線３２ｂの側壁はすべて第二の多孔質絶縁膜３１ｂと接しており、第二の銅配線３２ｂ上に第二のメタルキャップ膜３３ｂが存在している。さらに、それらの全面を均一に覆う第二のキャップ絶縁膜３４ｂが形成されている。なお、第一の銅配線３２ａと第二の銅配線３２ｂは銅ビア４２を介して電気的に接続している。
【００７８】
ここにおいて、第一および第二の多孔質絶縁膜３１ａ、３１ｂのＣ／Ｓｉ比は、１．５以上であり、たとえば、２．５とする。その最大空孔径は１．３ｎｍ以下でそれぞれの空孔が独立している。第一および第二の多孔質絶縁膜３１ａ、３１ｂの比誘電率は、２．７以下とし、たとえば２．５５とする。第一および第二の多孔質絶縁膜３１ａ、３１ｂは、第一の実施形態において説明した第一および第二の多孔質絶縁膜１１ａ、１１ｂの成膜方法と同様な方法で成膜することができる。
【００７９】
第一の銅配線３２ａ、第二の銅配線３２ｂ及び銅ビア４２は、それぞれ、バリアメタル膜３６および銅膜３７により構成することができる。バリアメタル膜３６には、タンタル系バリアメタル膜、チタン系バリアメタル膜、ルテニウム系バリアメタル膜等を例示できる。
【００８０】
第一のメタルキャップ膜３３ａ、第二のメタルキャップ膜３３ｂの構成材料としては、Ｃｏ、ＣｏＷ、ＣｏＷＰ、ＣｏＷＢ等のコバルト含有メタル、Ｎｉ、ＮｉＭｏＰ等のＮｉ含有メタル、Ｔｉ、Ａｌ、Ａｇ、Ｒｕ等が挙げられる。
【００８１】
第一のキャップ絶縁膜３４ａおよび第二のキャップ絶縁膜３４ｂはＳｉＣ、ＳｉＣＮ、ＳｉＣＯ、アモルファスカーボンと不飽和炭化水素とを含むＳｉＯＣＨ等の膜から構成される。
【００８２】
第一のメタルキャップ膜３３ａの上面は、第一の多孔質絶縁膜３１ａの上面と同一高さとなるように設けられている。また、第一のメタルキャップ膜３３ａの上面は、第一の多孔質絶縁膜３１ａの上面よりも、高い位置となるように設けられていてもよい。また、第二のメタルキャップ膜３３ｂの上面は、第二の多孔質絶縁膜３１ｂの上面と同一高さとなるように設けられている。また、第二のメタルキャップ膜３３ｂの上面は、第二の多孔質絶縁膜３１ｂの上面よりも、高い位置となるように設けられていてもよい。また、第一、第二のメタルキャップ膜３３ａ、３３ｂの膜厚は、たとえば１〜２０ｎｍである。
【００８３】
本実施形態の半導体装置においても、多孔質絶縁膜３１ａ、３１ｂのＣ／Ｓｉ比が１．５以上であり、かつ、多孔質絶縁膜３１ａ、３１ｂ中に存在する空孔の最大径が１．３ｎｍ以下とすることで、多孔質絶縁膜３１ａ、３１ｂに疎水性を具備させ、かつ、空孔を微小とすることができる。したがって、メタルキャップ膜を形成する際、露出した多孔質絶縁膜３１ａ、３１ｂの表面から、それぞれ、多孔質絶縁膜３１ａ、３１ｂの内部に無電解メッキ液等の親水性の液が含浸しない。そのため、第一、第二の多孔質絶縁膜３１ａ、３１ｂにおける金属イオンの拡散を抑制することができる。よって、絶縁信頼性の劣化を低減することができる。
【００８４】
（第三の実施形態）
図９は、本実施形態における半導体装置の模式的な断面図である。本実施形態の半導体装置は、半導体基板５０と、半導体基板５０上に形成されたＭＯＳＦＥＴ５０１と、半導体基板５０およびＭＯＳＦＥＴ５０１上に形成されたコンタクト絶縁膜５０２と、コンタクト絶縁膜５０２上に形成された第一の多孔質絶縁膜５１ａと、第一の多孔質絶縁膜５１ａ中に埋め込まれた第一の銅配線５２ａと、第一の銅配線５２ａ上に形成された第一のメタルキャップ膜５３ａと、それらの全面を均一に覆う第一のキャップ絶縁膜５４ａを有する。
【００８５】
また、本実施形態の半導体装置において、第一のキャップ絶縁膜５４ａ上に第二の多孔質絶縁膜５１ｂが存在している。第２の多孔質絶縁膜５１ｂ中に第二の銅配線５２ｂが存在している。第二の銅配線５２ｂ上に第二のメタルキャップ膜５３ｂが存在している。さらに、それらの全面を均一に覆う第二のキャップ絶縁膜５４ｂが形成されている。なお、第一の銅配線５２ａと第二の銅配線５２ｂは銅ビア６３を介して電気的に接続している。
【００８６】
第一の多孔質絶縁膜５１ａの最上面には、第一の薄膜層５５ａが存在している。また、第二の多孔質絶縁膜５１ｂの最上面には、第二の薄膜層５５ｂが存在している。第一、第二の薄膜層５５ａ、５５ｂもまた、複数の空孔を含有する多孔質絶縁膜であり、最大空孔径は、それぞれ、１．３ｎｍ以下である。また、第一、第二の薄膜層５５ａ、５５ｂにおいて、それぞれ、空孔が独立しており、かつ、Ｃ／Ｓｉ比が１．５以上である。
【００８７】
ここにおいて、第一、第二の薄膜層５５ａ、５５ｂの比誘電率は、２．７以下とし、たとえば２．５５とする。第一、第二の薄膜層５５ａ、５５ｂは、第一の実施形態において説明した第一、第二の多孔質絶縁膜１１ａ、１１ｂの成膜方法と同様な方法で成膜することができる。第一、第二の薄膜層５５ａ、５５ｂの層幅（厚）は、５ｎｍ〜５０ｎｍとすることができる。
【００８８】
第一の銅配線５２ａ、第二の銅配線５２ｂ及び銅ビア６３は、それぞれ、バリアメタル膜５６および銅膜５７により構成することができる。バリアメタル膜５６には、タンタル系バリアメタル膜、チタン系バリアメタル膜、ルテニウム系バリアメタル膜等を例示できる。
【００８９】
第一、第二のメタルキャップ膜５３ａ、５３ｂの構成材料としては、Ｃｏ、ＣｏＷ、ＣｏＷＰ、ＣｏＷＢ等のコバルト含有メタル、Ｎｉ、ＮｉＭｏＰ等のＮｉ含有メタル、Ｔｉ、Ａｌ、Ａｇ、Ｒｕ等が挙げられる。
【００９０】
第一、第二のキャップ絶縁膜５４ａ、５４ｂはＳｉＣ、ＳｉＣＮ、ＳｉＣＯ、アモルファスカーボンと不飽和炭化水素とを含むＳｉＯＣＨ等の膜から構成される。
【００９１】
第一のメタルキャップ膜５３ａの上面は、第一の薄膜層５５ａの上面と同一高さとなるように設けられている。また、第一のメタルキャップ膜５３ａの上面は、第一の薄膜層５５ａの上面よりも、高い位置となるように設けられていてもよい。また、第二のメタルキャップ膜５３ｂの上面は、第二の薄膜層５５ｂの上面と同一高さとなるように設けられている。また、第二のメタルキャップ膜５３ｂの上面は、第二の薄膜層５５ｂの上面よりも、高い位置となるように設けられていてもよい。第一、第二のメタルキャップ膜５３ａ、５３ｂの膜厚は、たとえば１〜２０ｎｍとする。
【００９２】
本実施形態の半導体装置においては、第一、第二の多孔質絶縁膜５１ａ、５１ｂの上面に設けられた第一、第二の薄膜層５５ａ、５５ｂのＣ／Ｓｉ比が１．５以上であり、かつ、第一、第二の薄膜層５５ａ、５５ｂ中に存在する空孔の最大径が１．３ｎｍ以下とすることで、第一、第二の薄膜層５５ａ、５５ｂに疎水性を具備させ、かつ、空孔を微小とすることができる。したがって、メタルキャップ膜を形成する際、露出した第一、第二の薄膜層５５ａ、５５ｂの表面から、それぞれ、第一、第二の多孔質絶縁膜５１ａ、５１ｂの内部に無電解メッキ液等の親水性の液が含浸しない。そのため、第一、第二の多孔質絶縁膜５１ａ、５１ｂにおける金属イオンの拡散を抑制することができる。よって、絶縁信頼性の劣化を低減することができる。
【００９３】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【００９４】
たとえば、本実施形態において、第一および第二の多孔質絶縁膜、および、これらの上面に設けられた薄膜層は、環状シロキサンを原料として用いたプラズマ重合法によって形成される例を挙げて説明した。しかしながら、本発明の半導体装置の製造方法はこの方法に限定されるものではない。
【００９５】
また、本発明は、ＣＭＯＳロジックに用いられる層間絶縁膜のみでなく、例えば、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、フラッシュメモリ、ＦＲＡＭ（Ｆｅｒｒｏ  Ｅｌｅｃｔｒｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、抵抗変化型メモリ等のようなメモリ回路を有する半導体製品、マイクロプロセッサなどの論理回路を有する半導体製品、又はそれらを同時に搭載した混載型の半導体製品に用いられる層間絶縁膜を多孔質絶縁膜とする場合に適用可能であり、それらの半導体製品の銅配線の信頼性を向上させることができる。
【００９６】
また、本発明は、少なくとも一部に多孔質絶縁膜を層間絶縁膜として有する半導体装置、電子回路装置、光回路装置、量子回路装置、マイクロマシン等に対しても銅配線の信頼性を向上させることが可能である。
【００９７】
さらに、本発明は、以下の態様にも適用可能である。
（１）半導体基板と、前記半導体基板上に形成されたシリコン（Ｓｉ）、炭素（Ｃ）、酸素（Ｏ）を含む多孔質絶縁膜と、前記多孔質絶縁膜中に埋め込まれた銅配線及び銅ビアと、前記銅配線上に形成されたメタルキャップ膜を備えるような構造において、前記銅配線間に存在する前記多孔質絶縁膜のＣ／Ｓｉ比が１．５以上であり、かつ、多孔質絶縁膜中に存在する空孔の最大径が１．３ｎｍ以下でそれぞれの空孔が独立していることを特徴とする半導体装置。
（２）前記銅配線間に存在する前記多孔質絶縁膜の少なくとも上面層のＣ／Ｓｉ比が１．５以上であり、かつ膜中に存在する空孔の最大径が１．３ｎｍ以下でそれぞれの空孔が独立していることを特徴とする（１）に記載の半導体装置。
（３）前記多孔質絶縁膜が環状シロキサンを含むことを特徴とする（１）および（２）に記載の半導体装置。
（４）半導体基板上に、シリコン、炭素、酸素を含むような最大空孔径が１．３ｎｍφ以下でそれぞれの空孔が独立している、且つＣ／Ｓｉ組成比が１．５以上を有するような多孔質絶縁膜を形成する工程と、前記多孔質絶縁膜中に銅配線及び銅ビアを形成する工程と、前記銅配線上にメタルキャップ膜を形成する工程とを含むことを特徴とする半導体装置の製造方法。
（５）半導体基板上にシリコン、炭素、酸素を含むような多孔質絶縁膜を形成する工程と、前記多孔質絶縁膜中に銅配線を形成する工程と、前記多孔質絶縁膜の最大空孔径が１．３ｎｍφ以下でそれぞれの空孔が独立しており、且つそのＣ／Ｓｉ組成比を１．５以上に形成する上面改質工程と、前記銅配線上にメタルキャップ膜を形成する工程とを含むようことを特徴とする半導体装置の製造方法。
【実施例】
【００９８】
（実施例１）
図１で示す構成は、たとえば、図１０で示す方法により製造することができる。半導体基板７０上に有機シリコン系原料ガスを用いたプラズマＣＶＤ（化学気相成長、Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法や塗布法、その後のＥＢ（電子ビーム）、ＵＶ、熱キュア法等により第一の多孔質絶縁膜７１を形成する。第一の多孔質絶縁膜７１は、たとえば、比誘電率２．６未満のＳｉＯＣＨ等である。ついで、テトラビニルテトラメチルシクロテトラシロキサンを原料とし、プラズマ重合法により、第一の多孔質絶縁膜７１の上に分子細孔シリカ（ＭＰＳ、Ｍｏｌｅｃｕｌａｒ  Ｐｏｒｅ  Ｓｔａｃｋｉｎｇ）膜（第二の多孔質絶縁膜７２）を形成する。ここで、第二の多孔質絶縁膜７２のＣ／Ｓｉ比は２．５である。また、第二の多孔質絶縁膜７２の最大空孔径は１．３ｎｍ以下であり、かつ、それぞれの空孔が独立している。第二の多孔質絶縁膜７２の比誘電率は２．５５である。第一の多孔質絶縁膜７１の層厚は１００ｎｍであり、第二の多孔質絶縁膜７２の層厚は５０ｎｍである。ついで、プラズマＣＶＤ法等を用いて第二の多孔質絶縁膜７２の上にシリコン酸化（ＳｉＯ２）膜等のハードマスク７３を形成する（図１０（ａ））。
【００９９】
その後、レジストのパターニング、さらにドライエッチングを行い、第一の多孔質絶縁膜７１、第二の多孔質絶縁膜７２及びハードマスク７３内に配線溝７４を形成する（図１０（ｂ））。
【０１００】
その後、配線溝７４中にタンタル（Ｔａ）、チタン（Ｔｉ）、ルテニウム（Ｒｕ）等からなるバリアメタル膜７６をスパッタ法またはＣＶＤ法等により形成する。ついで、銅（Ｃｕ）膜７５をスパッタ法、ＣＶＤ法またはメッキ法等で形成する。次に、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法を用いてバリアメタル７６及びＣｕ膜７５を除去して銅配線を形成し、さらに、ハードマスク７３も除去してＣｕ配線表面７７及び第二の多孔質絶縁膜７２の表面７８を露出する（図１０（ｃ））。
【０１０１】
ついで、Ｃｕ配線表面７７及び第二の多孔質絶縁膜７２の表面７８に対し、無電解メッキ法を用いて、ＣｏＷＢのメタルキャップ膜７９を１〜２０ｎｍの厚さで形成する（図１０（ｄ））。具体的には、コバルト（Ｃｏ）イオンおよびタングステン（Ｗ）イオンを含む溶液に有機系のＤＭＡＢ（ジメチルアミンボラン）を還元剤として導入し、得られたメッキ液を約６０〜８０℃程度の温度下で、Ｃｕ配線表面７７及び第二の多孔質絶縁膜７２の表面７８に滴下する。この結果、Ｃｕ配線表面７７でＤＭＡＢが酸化反応により電子を放出し、ＣｏイオンおよびＷイオンがその電子を獲得して共析反応が行われる。これにより、ＣｏＷＢのメタルキャップ膜７９が形成される。
【０１０２】
ついで、ＣＶＤ法を用いてＳｉＣ、ＳｉＣＮ、ＳｉＣＯ等からなるキャップ絶縁膜８０を形成する（図１０（ｅ））。
【０１０３】
さらに、図１０に示した一連の製造方法を繰り返すことにより、図１に示す多層配線構造の半導体装置を作製することができる。
【０１０４】
なお、図１０においては、Ｃ／Ｓｉ比は２．５であり、その最大空孔径は１．３ｎｍ以下であり、比誘電率は２．５５の第二の多孔質絶縁膜７２をＳｉＯＣＨ等の第一の多孔質絶縁膜７１の上に形成している構造としているが、第一の多孔質絶縁膜７１の膜厚と第二の多孔質絶縁膜７２の膜厚との割合は、特に限定されない。そのため、Ｃｕ配線の側壁が接する膜全体が第二の多孔質絶縁膜７２の場合や、多層配線構造において、ビア及びＣｕ配線の側壁のそれぞれが接する膜全体が第二の多孔質絶縁膜７２の場合においても、本実施例と同様な方法を適用することができる。
【０１０５】
（実施例２）
図１で示す構成は、たとえば、図１１で示す方法によっても製造することができる。半導体基板８００上に有機シリコン系原料ガスを用いたプラズマＣＶＤ法や塗布法、その後のＥＢ、ＵＶ、熱キュア法等により多孔質絶縁膜８１を形成する。多孔質絶縁膜８１は、たとえば、比誘電率２．６未満のＳｉＯＣＨ等である。その上にシリコン酸化膜（ＳｉＯ２）等のハードマスク８２を形成する（図１１（ａ））。
【０１０６】
その後、レジストのパターニング、さらにドライエッチングを行い、多孔質絶縁膜８１およびハードマスク８２中に配線溝８３を形成する（図１１（ｂ））。
【０１０７】
その後、配線溝８３中にＴａ、Ｔｉ、Ｒｕ等からなるバリアメタル膜８４をスパッタ法またはＣＶＤ法等により形成する。ついで、Ｃｕ膜８５をスパッタ法、ＣＶＤ法、メッキ法で形成する。次に、ＣＭＰ法を用いてバリアメタル膜８４及びＣｕ膜８５を除去し、さらに、ハードマスク８２も除去してＣｕ配線表面８６及び多孔質絶縁膜８１の表面８７を露出する（図１１（ｃ））。
【０１０８】
ついで、Ｃｕ配線表面８６及び多孔質絶縁膜８１の表面８７に対し、プラズマ処理、アニール処理、液塗布処理等のプロセスを施すことで、多孔質絶縁膜８１の表面８７のみ薄膜層８８に改質する。たとえば、有機シリコン系原料をアルゴンガスと同時にチャンバ内に導入することで多孔質絶縁膜８１の表面８７にプラズマ処理を施すことができる。多孔質絶縁膜８１の表面８７において、Ｃ／Ｓｉ比が１．５であり、その最大空孔径が１．３ｎｍ以下で、かつ、それぞれの空孔が独立になっていることを確認した（図１１（ｄ））。なお、多孔質絶縁膜８１の層厚は１００ｎｍであり、薄膜層８８の層厚は１０ｎｍであった。
【０１０９】
その後、Ｃｕ配線表面８６及び薄膜層８８上に、無電解メッキ法を用いて、ＣｏＷＢのメタルキャップ膜８９を形成する。具体的には、ＣｏイオンおよびＷイオンを含む溶液に有機系のＤＭＡＢを還元剤として導入し、得られたメッキ液を約６０〜８０℃程度の温度で、Ｃｕ配線表面８６及び薄膜層８８上に滴下する。この結果、Ｃｕ配線表面８６でＤＭＡＢが酸化反応により電子を放出し、ＣｏイオンおよびＷイオンがその電子を獲得して共析反応を行い，ＣｏＷＢのメタルキャップ膜８９を形成する。
【０１１０】
ついで、ＳｉＣ、ＳｉＣＮ、ＳｉＣＯ、アモルファスカーボンと不飽和炭化水素とを含むＳｉＯＣＨ等からなるキャップ絶縁膜９０を形成する（図１１（ｅ））。
【０１１１】
さらに、図１１に示した一連の製造方法を繰り返すことにより、図１に示す多層配線構造の半導体装置を作製することもできる。
【０１１２】
（実施例３）
図１で示す構成は、たとえば、図１２で示す方法によっても製造することができる。半導体基板９００上に有機シリコン系原料ガスを用いたプラズマＣＶＤ法や塗布法、その後のＥＢ、ＵＶ、熱キュア法等により第一の多孔質絶縁膜９１を形成する。第一の多孔質絶縁膜９１は、たとえば、比誘電率２．６未満のＳｉＯＣＨ等である。ついで、テトラビニルテトラメチルシクロテトラシロキサンを原料とし、プラズマ重合法により、第一の多孔質絶縁膜９１の上に分子細孔シリカ膜（第二の多孔質絶縁膜９２）を形成する。ここで、第二の多孔質絶縁膜９２のＣ／Ｓｉ比は２．５である。また、第二の多孔質絶縁膜９２の最大空孔径は１．３ｎｍであり、平均空孔径が０．３５ｎｍである。図１３は、陽電子消滅法を用いて第二の多孔質絶縁膜９２の連結性を調べた結果を示すが、図１３の矢印に示すように、第二の多孔質絶縁膜９２の空孔の連結性が０．０である。また、第二の多孔質絶縁膜９２の比誘電率は２．５５である。なお、第一の多孔質絶縁膜９１の層厚は１００ｎｍであり、第二の多孔質絶縁膜９２の層厚は１５０ｎｍである。ついで、プラズマＣＶＤ法等を用いて第二の多孔質絶縁膜９２の上にシリコン酸化膜（ＳｉＯ２）等のハードマスク９３を形成する（図１２（ａ））。
【０１１３】
その後、レジストのパターニング、さらにドライエッチングを行い、第一の多孔質絶縁膜９１、第二の多孔質絶縁膜９２及びハードマスク９３中に配線溝９４を形成する（図１２（ｂ））。
【０１１４】
その後、配線溝９４中にＴａ、Ｔｉ、Ｒｕ等からなるバリアメタル膜９６をスパッタ法またはＣＶＤ法等により形成する。ついで、Ｃｕ膜９５をスパッタ法、ＣＶＤ法、メッキ法で形成する。次に、ＣＭＰ法を用いてバリアメタル膜９６及びＣｕ膜９５を除去し、さらに、ハードマスク９３も除去してＣｕ配線表面９７及び第二の多孔質絶縁膜９２の表面９８を露出する（図１２（ｃ））。
【０１１５】
ついで、Ｃｕ配線表面９７及び第二の多孔質絶縁膜９２の表面９８に対し、ＣＶＤ法を用いて、Ｃｏメタルキャップ膜９９を１〜２０ｎｍの厚さで形成する（図１２（ｄ））。
【０１１６】
たとえば、ＣＶＤ法により、Ｃｏメタルキャップ膜９９を形成する方法としては、以下の方法がある。まず、水素ガス（Ｈ２）をキャリアガスとしてｄｉｃｏｂａｌｔ  ｈｅｘａｃａｒｂｏｎｙｌ  ｔ−ｂｕｔｙｌａｃｅｔｙｌｅｎｅ（ＣＣＴＢＡ）を真空チャンバ中に導入する。ついで、半導体基板９００を５０〜４００℃程度に加熱してＣｕ配線表面９７のみに選択的にＣｏを形成する。
【０１１７】
この後、ＣＶＤ法を用いてＳｉＣ、ＳｉＣＮ、ＳｉＣＯ、アモルファスカーボンと不飽和炭化水素とを含むＳｉＯＣＨ等からなるキャップ絶縁膜９０を形成する（図１２（ｅ））。
【０１１８】
さらに、図１２に示した一連の製造方法を繰り返すことにより、本発明に対する多層配線構造の製造方法を提供することも可能である。
【０１１９】
図１２においては、Ｃ／Ｓｉ比は２．５であり、その最大空孔径は１．３ｎｍ以下であり、比誘電率は２．５５の第二の多孔質絶縁膜９２をＳｉＯＣＨ等の第一の多孔質絶縁膜９１の上に形成している構造としているが、第一の多孔質絶縁膜９１の膜厚と第二の多孔質絶縁膜９２の膜厚との割合は特に限定されない。そのため、Ｃｕ配線の側壁が接する膜全体が第二の多孔質絶縁膜９２の場合や、多層配線構造において、ビア及びＣｕ配線の側壁のそれぞれが接する膜全体が第二の多孔質絶縁膜９２の場合においても、本実施例と同様な方法を適用することができる。
【０１２０】
また、本実施例で示す方法により成膜するメタルキャップ膜はＣｏのみでなく、Ｗ、Ａｌ、Ｒｕとしてもよい。また、本実施例で示す方法は、ＣＭＰ後にＳｉＨ４を配線表面に照射してＣｕ表面をシリサイド化するプロセスについても適用可能である。本実施例の第二の多孔質絶縁膜９２は、Ｃ／Ｓｉ比は２．５であり、最大空孔径が１．３ｎｍ以下であり、かつ、空孔の連結性は０．０である。そのため、拡散速度が高い気相成長においても第二の多孔質絶縁膜９２の表面９８からの金属の侵入を抑制することが可能となる。
【０１２１】
（実施例４）
Ｃ／Ｓｉ比が２．５で、平均空孔径が０．３５ｎｍ、最大空孔径が１．２５ｎｍで空孔が独立している（陽電子消滅法により空孔の連結性が０．０である）多孔質絶縁膜（ポーラスＳｉＯＣ（Ｈ）膜）を用意した。また、本実施例で用いる多孔質絶縁膜の比誘電率は２．５５であった。この多孔質絶縁膜に対して、ＣｏＷＢ無電解メッキ液を滴下し、ＳＩＭＳ（二次イオン質量分析計）により膜中のＣｏイオンの濃度分布を調べた。図１４は、無電解メッキ液の滴下前後のＳＩＭＳの結果を示す。図１４に示すがごとく、無電解メッキ液を滴下前後で多孔質絶縁膜におけるＣｏイオンの濃度は変化がないことを確認した。すなわち、無電解メッキ法によるメタルキャップ膜の形成工程において、多孔質絶縁膜中へのＣｏイオンの拡散が発生しないことが確認された。
【０１２２】
（比較例１）
Ｃ／Ｓｉ比が０．５で、平均空孔径が０．７５、最大空孔径が２ｎｍで空孔が連結している従来の多孔質絶縁膜（ポーラスＳｉＯＣ（Ｈ）膜）を用意した。なお、この多孔質絶縁膜の比誘電率は２．５５である。この従来の多孔質絶縁膜に対して、ＣｏＷＢ無電解メッキ液を滴下し、ＳＩＭＳにより膜中のＣｏイオンの濃度分布を調べた。図２０は、無電解メッキ液の滴下前後のＳＩＭＳの結果を示す。図２０に示すがごとく多孔質絶縁膜中に無電解メッキ液の主成分たるＣｏイオンの濃度が増加している様子が確認された。すなわち、従来の多孔質絶縁膜では、無電解メッキ法によるメタルキャップの形成工程において、表面からＣｏイオンが膜中に拡散することが示された。
【０１２３】
（実施例５）
Ｃ／Ｓｉ比および最大空孔径が異なる複数のポーラスＳｉＯＣ（Ｈ）膜を用意し、ＣｏＷＢ無電解メッキ液を滴下して無電解メッキ液の滴下前後のＳＩＭＳ測定を行った。ポーラスＳｉＯＣ（Ｈ）膜のＣ／Ｓｉ比と最大空孔径と無電解メッキ液を滴下（メタルキャップ膜の形成工程）後のメタルイオンの増加率との関係を図１５に示す。図１５に示すように、Ｃ／Ｓｉ比が１．５以上であり、小角散乱Ｘ線測定による最大空孔径が１．３ｎｍ以下の場合に、多孔質絶縁膜中への金属イオンの拡散が検出されないことがわかった。
【０１２４】
（実施例６）
図１６で示す配線構造を以下のように作製した。半導体基板１０としてシリコン基板に多孔質絶縁膜１００を形成した。ここで、多孔質絶縁膜１００は、テトラビニルテトラメチルシクロテトラシロキサンを原料とし、プラズマ重合法により、形成した。多孔質絶縁膜１００は、上層（層厚１０ｎｍ）において、平均空孔径が０．３５ｎｍ、最大空孔径が１．２５ｎｍであることを小角散乱Ｘ線で確認した。また、陽電子消滅法によりすべての空孔が独立していることを確認した。多孔質絶縁膜１００の誘電率２．５５であった。なお、多孔質絶縁膜１００のＣ／Ｓｉ＝１．５である。ついで、多孔質絶縁膜１００の上にＣｏＷＢ無電解メッキ液を滴下し、メタルキャップ膜を形成した。その後、ＳｉＯ２やＳｉＯＮ、ＳｉＮからなるカバー膜やＡｌからなるパッドを形成した後、隣接配線間のショート測定を実施した。具体的には、幅６０、７０、８０、９０、１００、１２０ｎｍの配線間に０．５ＭＶ／ｃｍの電界をかけた場合のリーク電流を調べた。図１７に、配線間リーク電流値の累積確率を示す。この累積結果とは（１／全試料数×１００）の累積値を縦軸に、各試料の測定値を横軸にプロットしている。図１７で示す結果から、最大空孔径が１．２５ｎｍφ、誘電率２．５５、Ｃ／Ｓｉ＝１．５の独立空孔分布多孔質絶縁膜では配線間のショートは確認されなかった。
【０１２５】
（比較例２）
図１６中の多孔質絶縁膜１００として、最大空孔径が２ｎｍで空孔が連結しており、誘電率２．５５、Ｃ／Ｓｉ＝０．５の従来の多孔質絶縁膜を用いた配線構造を作製し、その上にＣｏＷＢ無電解メッキ液を滴下し、メタルキャップ膜を形成した。その後、隣接配線間のショート測定を実施した。具体的には、幅６０、７０、８０、９０、１００、１２０ｎｍの配線間に０．５ＭＶ／ｃｍの電界をかけた場合のリーク電流を調べた。図２１に、配線間リーク電流値の累積確率を示す。図２１で示す結果から、配線間でショートするチップが発生している様子が確認された。
【０１２６】
なお、同様の実験を最大空孔径が１．５ｎｍの連続空孔の多孔質絶縁膜に対して実施したところ、隣接配線間のショートが観測された。
【０１２７】
（実施例７）
実施例６で作製した配線構造を用い、エレクトロマイグレーション（ＥＭ）寿命を測定した結果について、図１８に示す。図１８は、ＣｏＷＰのメタルキャップ膜が形成されたもの（Ａ）、ＣｏＷＰに換えてＣｏＷＢのメタルキャップ膜が形成されたもの（Ｂ）およびメタルキャップが形成されていないもの（Ｃ）のそれぞれの結果を示す。この結果から、メタルキャップを用いることにより、ＥＭ寿命が１桁改善されることが確認された。つまり、配線層間膜として、最大空孔径が１．２５ｎｍφで独立空孔構造となっており、誘電率２．５５、Ｃ／Ｓｉ＝１．５の多孔質絶縁膜を用いることで、メタルキャップ膜の形成の際、配線間絶縁信頼性の劣化を発生させることなく、銅のマイグレーションの抑制が可能となることが明らかとなった。
【図面の簡単な説明】
【０１２８】
【図１】第一の実施形態の半導体装置を模式的に示す断面図である。
【図２】多孔質絶縁膜の空孔径分布を小角散乱Ｘ線により測定した結果の一例を示す図である。
【図３】陽電子消滅法を用いて空孔の連結性について調べた結果を示す図である。
【図４】多孔質絶縁膜の空孔の連結性と平均空孔径との相関を示す図である。
【図５】環状シロキサンを含む多孔質絶縁膜の成膜装置の一例を示す図である。
【図６】環状シロキサンを含む多孔質絶縁膜の成膜装置の一例を示す図である。
【図７】環状シロキサンを含む多孔質絶縁膜の成膜装置の一例を示す図である。
【図８】第二の実施形態における半導体装置の模式的な断面図である。
【図９】第三の実施形態における半導体装置の模式的な断面図である。
【図１０】本発明の半導体装置の製造方法の一例を説明する図である。
【図１１】本発明の半導体装置の製造方法の一例を説明する図である。
【図１２】本発明の半導体装置の製造方法の一例を説明する図である。
【図１３】実施例で示す多孔質絶縁膜の空孔の連結性と空孔径との相関を示す図である。
【図１４】実施例で示す多孔質絶縁膜の無電解メッキ液の滴下前後のＳＩＭＳの結果を示す図である。
【図１５】多孔質絶縁膜のＣ／Ｓｉ比と最大空孔径と無電解メッキ液を滴下後のメタルイオンの増加率との関係を示す図である。
【図１６】配線構造を示す図である。
【図１７】実施例の配線構造の配線間リーク電流値の累積確率を示す図である。
【図１８】実施例の配線構造を用いてエレクトロマイグレーション（ＥＭ）寿命を測定した結果示す図である。
【図１９】従来の多孔質絶縁膜の空孔径分布を小角散乱Ｘ線測定により測定した結果の一例を示す図である。
【図２０】従来の多孔質絶縁膜の無電解メッキ液の滴下前後のＳＩＭＳの結果を示す図である。
【図２１】従来の配線構造の配線間リーク電流値の累積確率を示す図である。
【符号の説明】
【０１２９】
１０    半導体基板
１１ａ    第一の多孔質絶縁膜
１１ｂ    第二の多孔質絶縁膜
１２ａ    第一の銅配線
１２ｂ    第二の銅配線
１３ａ    第一のメタルキャップ膜
１３ｂ    第二のメタルキャップ膜
１４ａ    第一のキャップ絶縁膜
１４ｂ    第二のキャップ絶縁膜
１６    バリアメタル膜
１７    銅膜
２２    銅ビア
３０    半導体基板
３１ａ    第一の多孔質絶縁膜
３１ｂ    第二の多孔質絶縁膜
３２ａ    第一の銅配線
３２ｂ    第二の銅配線
３３ａ    第一のメタルキャップ膜
３３ｂ    第二のメタルキャップ膜
３４ａ    第一のキャップ絶縁膜
３４ｂ    第二のキャップ絶縁膜
３５    ビア絶縁膜
３６    バリアメタル膜
３７    銅膜
４２    銅ビア
５０    半導体基板
５１ａ    第一の多孔質絶縁膜
５１ｂ    第二の多孔質絶縁膜
５２ａ    第一の銅配線
５２ｂ    第二の銅配線
５３ａ    第一のメタルキャップ膜
５３ｂ    第二のメタルキャップ膜
５４ａ    第一のキャップ絶縁膜
５４ｂ    第二のキャップ絶縁膜
５５ａ    第一の薄膜層
５５ｂ    第二の薄膜層
５６    バリアメタル膜
５７    銅膜
６３    銅ビア
７０    半導体基板
７１    第一の多孔質絶縁膜
７２    第二の多孔質絶縁膜
７３    ハードマスク
７４    配線溝
７５    銅膜
７６    バリアメタル膜
７７    銅配線表面
７８    多孔質絶縁膜表面
７９    メタルキャップ膜
８０    キャップ絶縁膜
８００    半導体基板
８１    多孔質絶縁膜
８２    ハードマスク
８３    配線溝
８４    バリアメタル膜
８５    銅膜
８６    配配線表面
８７    多孔質絶縁膜表面
８８    薄膜層
８９    メタルキャップ膜
９０    キャップ絶縁膜
９００    半導体基板
９１    第一の多孔質絶縁膜
９２    第二の多孔質絶縁膜
９３    ハードマスク
９４    配線溝
９５    銅膜
９６    バリアメタル膜
９７    銅配線表面
９８    多孔質絶縁膜表面
９９    メタルキャップ膜
１００    多孔質絶縁膜
１０１    ＭＯＳＦＥＴ
１０２    コンタクト絶縁膜
２０１    反応室
２０３    基板加熱部
２０４    シャワーヘッド
２０６    接地線
２０７    排気配管
２０８    冷却トラップ
２０９    真空ポンプ
２１１    給電線
２１２    マッチングコントローラ
２１３    ＲＦ電源
２１５    配管
２１６ａ    気化システム
２１６ｂ    気化システム
２１８    流量コントローラ
２１９    ヒータ
２２０    バルブ
２２１ａ    バルブ
２２１ｂ    バルブ
２２２    排気バルブ
２２４    環状シロキサン
２２５    原料タンク
２２６    キャリアガス
２２７    供給配管
２３０    配管
２３２    流量指示器
２３４    流量コントローラ
２３５    気化制御器
２３６    内部配管
２３７    気化室
２３８    ヒータ
２３９    配管
２３９    気化室出口配管
２４０    ヒータ
２４１    ベント配管
２４２    バルブ
２４６    バルブ
２４７    バルブ
２４８    バルブ
２５０    バルブ
２５１    バルブ
２５２    バルブ
２５３    配管
２５３    キャリアガス
２５４    流量コントローラ
２５５    バルブ
２５６    配管
２５７    ヒータ
２５８    原料タンク
２５９    環状シロキサン
２６０    配管
２６１    バルブ
２６２    流量コントローラ
２６３    バルブ
２６４    気化原料供給配管
２６６    バルブ
２６７    配管
２７１    多孔質絶縁膜
２７２    多孔質絶縁膜
３０１    ＭＯＳＦＥＴ
３０２    コンタクト絶縁膜
５０１    ＭＯＳＦＥＴ
５０２    コンタクト絶縁膜
【図１】
2010129921.tif 000015
【図２】
2010129921.tif 000016
【図３】
2010129921.tif 000017
【図４】
2010129921.tif 000018
【図５】
2010129921.tif 000019
【図６】
2010129921.tif 000020
【図７】
2010129921.tif 000021
【図８】
2010129921.tif 000022
【図９】
2010129921.tif 000023
【図１０】
2010129921.tif 000024
【図１１】
2010129921.tif 000025
【図１２】
2010129921.tif 000026
【図１３】
2010129921.tif 000027
【図１４】
2010129921.tif 000028
【図１５】
2010129921.tif 000029
【図１６】
2010129921.tif 000030
【図１７】
2010129921.tif 000031
【図１８】
2010129921.tif 000032
【図１９】
2010129921.tif 000033
【図２０】
2010129921.tif 000034
【図２１】
2010129921.tif 000035