(57)【要約】【課題】表示のちらつきを抑えることができる電気泳動表示装置の駆動方法を提供する。【解決手段】本発明の電気泳動表示装置の駆動方法は、表示部の全ての画素を同一階調に移行させる全面表示ステップにおいて、共通電極に、画素電極に入力される最低電位よりも低電位、又は最高電位よりも高電位である全面表示用電位を入力することを特徴とする。【選択図】図６
2010224140.tif 000002
【特許請求の範囲】
【請求項１】
一対の基板間に電気泳動粒子を含んだ電気泳動素子を挟持し、複数の画素が配列された表示部を備え、前記画素ごとに形成された画素電極と、複数の前記画素電極と前記電気泳動素子を介して対向する共通電極とを備えた電気泳動表示装置の駆動方法であって、
前記表示部の全ての前記画素を同一階調に移行させる全面表示ステップにおいて、
前記共通電極に、前記画素電極に入力される最低電位よりも低電位、又は最高電位よりも高電位である全面表示用電位を入力することを特徴とする電気泳動表示装置の駆動方法。
【請求項２】
前記全面表示ステップが、
前記画素電極に前記最低電位である第１の電位を入力し、前記共通電極に前記最高電位よりも高電位である第１の全面表示用電位を入力する第１の表示ステップと、
前記画素電極に前記最高電位である第２の電位を入力し、前記共通電極に前記最低電位よりも低電位である第２の全面表示用電位を入力する第２の表示ステップと、
を有することを特徴とする請求項１に記載の電気泳動表示装置の駆動方法。
【請求項３】
前記全面表示ステップが、
前記画素電極に前記最低電位である第１の電位を入力し、前記共通電極に前記最高電位よりも高電位である前記全面表示用電位を入力する第１の表示ステップと、
前記画素電極に前記最高電位である第２の電位を入力し、前記共通電極に前記第１の電位を入力する第２の表示ステップと、
を有することを特徴とする請求項１に記載の電気泳動表示装置の駆動方法。
【請求項４】
前記第１の表示ステップにおいて前記共通電極に入力されるパルスのパルス幅が、前記第２の表示ステップにおいて前記共通電極に入力されるパルスのパルス幅よりも小さいことを特徴とする請求項３に記載の電気泳動表示装置の駆動方法。
【請求項５】
前記全面表示ステップが、
前記画素電極に前記最低電位である第１の電位を入力し、前記共通電極に前記最高電位である第２の電位を入力する第１の表示ステップと、
前記画素電極に前記最高電位である第２の電位を入力し、前記共通電極に前記最低電位よりも低電位である前記全面表示用電位を入力する第２の表示ステップと、
を有することを特徴とする請求項１に記載の電気泳動表示装置の駆動方法。
【請求項６】
前記第２の表示ステップにおいて前記共通電極に入力されるパルスのパルス幅が、前記第１の表示ステップにおいて前記共通電極に入力されるパルスのパルス幅よりも小さいことを特徴とする請求項５に記載の電気泳動表示装置の駆動方法。
【請求項７】
前記全面表示ステップが、前記表示部の画像を消去する画像消去ステップであることを特徴とする請求項１から６のいずれか１項に記載の電気泳動表示装置の駆動方法。
【請求項８】
前記全面表示ステップにおいて、前記第１の表示ステップと前記第２の表示ステップとを交互に複数回繰り返すことを特徴とする請求項７に記載の電気泳動表示装置の駆動方法。
【請求項９】
前記表示部に画像を表示させる画像表示ステップが、前記全面表示ステップと、前記全面表示ステップで表示された階調と異なる階調の画像成分を表示する画像成分表示ステップと、を有することを特徴とする請求項１から６のいずれか１項に記載の電気泳動表示装置の駆動方法。
【請求項１０】
一対の基板間に電気泳動粒子を含んだ電気泳動素子を挟持し、複数の画素が配列された表示部を備え、前記画素ごとに形成された画素電極と、複数の前記画素電極と前記電気泳動素子を介して対向する共通電極とを備えた電気泳動表示装置であって、
前記画素電極に入力される最低電位よりも低電位、又は最高電位よりも高電位である全面表示用電位を、前記共通電極に対して入力可能の共通電極駆動回路を有することを特徴とする電気泳動表示装置。
【請求項１１】
前記共通電極駆動回路が、前記最高電位よりも高電位である第１の全面表示用電位と、前記最低電位よりも低電位である第２の全面表示用電位とを前記共通電極に供給可能であることを特徴とする請求項１０に記載の電気泳動表示装置。
【請求項１２】
一対の基板間に電気泳動粒子を含んだ電気泳動素子を挟持し、複数の画素が配列された表示部を備え、前記画素ごとに形成された画素電極と、複数の前記画素電極と前記電気泳動素子を介して対向する共通電極と、前記画素電極及び前記共通電極の電位を制御する制御部と、を備えた電気泳動表示装置であって、
前記制御部は、
前記表示部の全ての前記画素を同一階調に移行させる全面表示動作において、
前記共通電極に、前記画素電極に入力される最低電位よりも低電位、又は最高電位よりも高電位である全面表示用電位を入力することを特徴とする電気泳動表示装置。
【請求項１３】
前記表示部は、前記全面表示動作に際して、
前記画素電極に前記最低電位である第１の電位を入力し、前記共通電極に前記最高電位よりも高電位である第１の全面表示用電位を入力する第１の表示動作と、
前記画素電極に前記最高電位である第２の電位を入力し、前記共通電極に前記最低電位よりも低電位である第２の全面表示用電位を入力する第２の表示動作と、
を実行することを特徴とする請求項１２に記載の電気泳動表示装置。
【請求項１４】
前記全面表示動作が、前記表示部の画像を消去する画像消去動作であることを特徴とする請求項１２又は１３に記載の電気泳動表示装置。
【請求項１５】
請求項１０から１４のいずれか１項に記載の電気泳動表示装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気泳動表示装置の駆動方法、電気泳動表示装置、及び電子機器に関するものである。
【背景技術】
【０００２】
アクティブマトリクス型の電気泳動表示装置として、画素内に選択トランジスタとメモリ回路とを備えたものが知られている（例えば、特許文献１，２を参照）。これらの文献に記載の表示装置では、選択トランジスタや画素電極が形成された素子基板上に、帯電粒子を内蔵した複数のマイクロカプセルを備えた電気泳動素子が接着されており、共通電極が設けられた対向基板と素子基板との間に電気泳動素子を挟持していた。
【０００３】
上記の電気泳動表示装置では、共通電極電位を遷移させることで白黒粒子を駆動させ、所望のコントラストの表示を得ていた（コモン振り駆動）。また表示画像の消去時には、全ての画素電極の電位と共通電極の電位とを、ハイレベル／ローレベル、ローレベル／ハイレベルの組み合わせで交互に繰り返すことで、全面黒消去、全面白消去を行っていた。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−３３２４１号公報
【特許文献２】特開２００８−２４９７９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記の電気泳動表示装置では、素子基板に形成された画素回路の耐電圧が低いため、電気泳動素子に対して１５Ｖ程度の電圧しか印加することができなかった。そのため、画像消去時に画素電極又は共通電極に入力するパルス幅を大きくする必要があり、黒表示と白表示の切り替え動作が表示のちらつきとして視認されてしまうという課題があった。
【０００６】
本発明は、上記従来技術の問題点に鑑み成されたものであって、表示のちらつきを抑えることができる電気泳動表示装置の駆動方法及び電気泳動表示装置を提供することを目的の一つとする。
【課題を解決するための手段】
【０００７】
本発明の電気泳動表示装置の駆動方法は、一対の基板間に電気泳動粒子を含んだ電気泳動素子を挟持し、複数の画素が配列された表示部を備え、前記画素ごとに形成された画素電極と、複数の前記画素電極と前記電気泳動素子を介して対向する共通電極とを備えた電気泳動表示装置の駆動方法であって、前記表示部の全ての前記画素を同一階調に移行させる全面表示ステップにおいて、前記共通電極に、前記画素電極に入力される最低電位よりも低電位、又は最高電位よりも高電位である全面表示用電位を入力することを特徴とする。
【０００８】
この駆動方法によれば、全面表示用電位を入力された共通電極と画素電極との間に大きな電位差を発生させることができ、より高い駆動電圧で電気泳動素子を駆動することができる。これにより、画像表示用のハイレベル電位とローレベル電位とを用いて全面表示を行う場合に比して電気泳動素子の応答速度を向上させることができるので、共通電極及び画素電極に入力するパルスのパルス幅を小さくすることができる。そして、このようにパルス幅を小さくすることで、全面を同一階調で表示する期間を短くし、画面の切り換え速度を高めることができるので、表示のちらつきを大きく軽減することができる。
また本発明では、共通電極のみに画像表示用の電位を超える全面表示用電位を入力し、画素電極には全面表示用電位は入力しない。したがって、画素電極と接続された画素回路に高電圧が印加されることはなく、画素回路が破損するおそれもない。
【０００９】
前記全面表示ステップが、前記画素電極に前記最低電位である第１の電位を入力し、前記共通電極に前記最高電位よりも高電位である第１の全面表示用電位を入力する第１の表示ステップと、前記画素電極に前記最高電位である第２の電位を入力し、前記共通電極に前記最低電位よりも低電位である第２の全面表示用電位を入力する第２の表示ステップと、を有することが好ましい。
この駆動方法によれば、上記最高電位よりも高電位の第１の全面表示用電位と、上記最低電位よりも低電位の第２の全面表示用電位を用いるので、画素電極が相対的に高電位、共通電極が相対的に低電位となる場合の表示階調（第１の階調）と、画素電極が相対的に低電位、共通電極が相対的に高電位となる場合の表示階調（第２の階調）の双方において、高速の全面表示を行い、表示のちらつきを抑えることができる。また、第１の階調を表示する場合と第２の階調を表示する場合とで電気泳動素子の電圧印加履歴に差異が生じるのを防止できるので、電気泳動素子や画素電極、共通電極の劣化を防止することができる。
【００１０】
前記全面表示ステップが、前記画素電極に前記最低電位である第１の電位を入力し、前記共通電極に前記最高電位よりも高電位である前記全面表示用電位を入力する第１の表示ステップと、前記画素電極に前記最高電位である第２の電位を入力し、前記共通電極に前記第１の電位を入力する第２の表示ステップと、を有することも好ましい。
この駆動方法によれば、少なくとも第１の表示ステップにおいて電気泳動素子に大きな駆動電圧を印加することができ、高速表示を行えるため、表示のちらつきを抑える効果を相当程度得ることができる。
【００１１】
前記第１の表示ステップにおいて前記共通電極に入力されるパルスのパルス幅が、前記第２の表示ステップにおいて前記共通電極に入力されるパルスのパルス幅よりも小さいことが好ましい。
この駆動方法によれば、第１の表示ステップと第２の表示ステップとで電気泳動素子の電圧印加履歴に差異が生じるのを防止できるので、電気泳動素子や画素電極、共通電極の劣化を防止することができる。
【００１２】
前記全面表示ステップが、前記画素電極に前記最低電位である第１の電位を入力し、前記共通電極に前記最高電位である第２の電位を入力する第１の表示ステップと、前記画素電極に前記最高電位である第２の電位を入力し、前記共通電極に前記最低電位よりも低電位である前記全面表示用電位を入力する第２の表示ステップと、を有することも好ましい。
この駆動方法によれば、少なくとも第２の表示ステップにおいて電気泳動素子に大きな駆動電圧を印加することができ、高速表示を行えるため、表示のちらつきを抑える効果を相当程度得ることができる。
【００１３】
前記第２の表示ステップにおいて前記共通電極に入力されるパルスのパルス幅が、前記第１の表示ステップにおいて前記共通電極に入力されるパルスのパルス幅よりも小さいことが好ましい。
この駆動方法によれば、第１の表示ステップと第２の表示ステップとで電気泳動素子の電圧印加履歴に差異が生じるのを防止できるので、電気泳動素子や画素電極、共通電極の劣化を防止することができる。
【００１４】
前記全面表示ステップが、前記表示部の画像を消去する画像消去ステップであることが好ましい。
この駆動方法によれば、表示のちらつきを抑えることができ、しかも残像の少ない画像消去動作を実現することができる。
【００１５】
前記全面表示ステップにおいて、前記第１の表示ステップと前記第２の表示ステップとを交互に複数回繰り返すことが好ましい。
この駆動方法によれば、より残像の少ない画像消去動作を実現することができる。
【００１６】
前記表示部に画像を表示させる画像表示ステップが、前記全面表示ステップと、前記全面表示ステップで表示された階調と異なる階調の画像成分を表示する画像成分表示ステップと、を有することも好ましい。
この駆動方法によれば、画像表示動作における全面表示を高速化することができるので、高速に画像を表示させることができる。
【００１７】
次に、本発明の電気泳動表示装置は、一対の基板間に電気泳動粒子を含んだ電気泳動素子を挟持し、複数の画素が配列された表示部を備え、前記画素ごとに形成された画素電極と、複数の前記画素電極と前記電気泳動素子を介して対向する共通電極とを備えた電気泳動表示装置であって、前記画素電極に入力される最低電位よりも低電位、又は最高電位よりも高電位である全面表示用電位を、前記共通電極に対して入力可能の共通電極駆動回路を有することを特徴とする。
この構成によれば、先に記載の本発明の駆動方法を実行可能な電気泳動表示装置を実現できる。
【００１８】
前記共通電極駆動回路が、前記最高電位よりも高電位である第１の全面表示用電位と、前記最低電位よりも低電位である第２の全面表示用電位とを前記共通電極に供給可能であることが好ましい。
この構成によれば、複数の全面表示用電位を用いた全面表示動作が可能な電気泳動表示装置を実現できる。
【００１９】
本発明の電気泳動表示装置は、一対の基板間に電気泳動粒子を含んだ電気泳動素子を挟持し、複数の画素が配列された表示部を備え、前記画素ごとに形成された画素電極と、複数の前記画素電極と前記電気泳動素子を介して対向する共通電極と、前記画素電極及び前記共通電極の電位を制御する制御部と、を備えた電気泳動表示装置であって、前記制御部は、前記表示部の全ての前記画素を同一階調に移行させる全面表示動作において、前記共通電極に、前記画素電極に入力される最低電位よりも低電位、又は最高電位よりも高電位である全面表示用電位を入力することを特徴とする。
【００２０】
この構成によれば、全面表示用電位を入力された共通電極と画素電極との間に大きな電位差を発生させることができ、より高い駆動電圧で電気泳動素子を駆動することができる。これにより、画像表示用のハイレベル電位とローレベル電位とを用いて全面表示を行う場合に比して電気泳動素子の応答速度を向上させることができるので、共通電極及び画素電極に入力するパルスのパルス幅を小さくすることができる。そして、このようにパルス幅を小さくすることで、全面を同一階調で表示する期間を短くし、画面の切り換え速度を高めることができるので、表示のちらつきを大きく軽減することができる。
また本発明では、共通電極のみに画像表示用の電位を超える全面表示用電位を入力し、画素電極には全面表示用電位は入力しない。したがって、画素電極と接続された画素回路に高電圧が印加されることはなく、画素回路が破損するおそれもない。
【００２１】
前記表示部は、前記全面表示動作に際して、前記画素電極に前記最低電位である第１の電位を入力し、前記共通電極に前記最高電位よりも高電位である第１の全面表示用電位を入力する第１の表示動作と、前記画素電極に前記最高電位である第２の電位を入力し、前記共通電極に前記最低電位よりも低電位である第２の全面表示用電位を入力する第２の表示動作と、を実行することが好ましい。
この構成によれば、上記最高電位よりも高電位の第１の全面表示用電位と、上記最低電位よりも低電位の第２の全面表示用電位を用いるので、画素電極が相対的に高電位、共通電極が相対的に低電位となる場合の表示階調（第１の階調）と、画素電極が相対的に低電位、共通電極が相対的に高電位となる場合の表示階調（第２の階調）の双方において、高速の全面表示を行い、表示のちらつきを抑えることができる。また、第１の階調を表示する場合と第２の階調を表示する場合とで電気泳動素子の電圧印加履歴に差異が生じるのを防止できるので、電気泳動素子や画素電極、共通電極の劣化を防止することができる。
【００２２】
前記全面表示動作が、前記表示部の画像を消去する画像消去動作であることが好ましい。
この構成によれば、表示のちらつきを抑えることができ、しかも残像の少ない画像消去動作が可能な電気泳動表示装置を実現することができる。
【００２３】
本発明の電子機器は、先に記載の電気泳動表示装置を備えたことを特徴とする。
この構成によれば、表示のちらつきが抑えられ、表示品に優れた表示手段を具備した電子機器を提供することができる。
【図面の簡単な説明】
【００２４】
【図１】実施形態に係る電気泳動表示装置の概略構成図。
【図２】画素回路を示す図。
【図３】電気泳動表示装置の部分断面図及びマイクロカプセルの断面図。
【図４】電気泳動表示装置の動作説明図。
【図５】実施形態に係る駆動方法を示すフローチャート。
【図６】図５に対応するタイミングチャート。
【図７】駆動方法の説明対象とした２画素の電位状態を示す図。
【図８】第１変形例に係る駆動方法におけるタイミングチャート。
【図９】第２変形例に係る駆動方法におけるタイミングチャート。
【図１０】第３変形例に係る駆動方法におけるタイミングチャート。
【図１１】電子機器の一例である腕時計の正面図。
【図１２】電子機器の一例である電子ペーパーの斜視図。
【図１３】電子機器の一例である電子ノートの斜視図。
【発明を実施するための形態】
【００２５】
以下、図面を用いて本発明の一実施の形態であるアクティブマトリクス方式の電気泳動表示装置について説明する。
なお、本実施形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の技術的思想の範囲内で任意に変更可能である。また、以下の図面においては、図面を見やすくするために実際の構成とは適宜異ならせて表示している。
【００２６】
図１（ａ）は、本実施形態に係る電気泳動表示装置１００の概略構成図である。
電気泳動表示装置１００は、複数の画素４０がマトリクス状に配列された表示部５を備えている。表示部５の周辺には、走査線駆動回路６１、データ線駆動回路６２、コントローラー（制御部）６３、及び共通電源変調回路６４が配置されている。走査線駆動回路６１、データ線駆動回路６２、及び共通電源変調回路６４は、それぞれコントローラー６３と接続されている。コントローラー６３は、上位装置から供給される画像データや同期信号に基づき、これらを総合的に制御する。
【００２７】
表示部５には走査線駆動回路６１から延びる複数の走査線６６と、データ線駆動回路６２から延びる複数のデータ線６８とが形成されており、これらの交差位置に対応して画素４０が設けられている。
【００２８】
走査線駆動回路６１は、ｍ本の走査線６６（Ｙ１、Ｙ２、…、Ｙｍ）を介して各々の画素４０に接続されており、コントローラー６３の制御のもと、１行目からｍ行目までの走査線６６を順次選択し、画素４０に設けられた選択トランジスタ４１（図２参照）のオンタイミングを規定する選択信号を、選択した走査線６６を介して供給する。
【００２９】
データ線駆動回路６２は、ｎ本のデータ線６８（Ｘ１、Ｘ２、…、Ｘｎ）を介して各々の画素４０に接続されており、コントローラー６３の制御のもと、画素４０の各々に対応する１ビットの画素データを規定する画像信号を画素４０に供給する。
なお、本実施形態では、画素データ「０」を規定する場合にはローレベル（Ｌ）の画像信号を画素４０に供給し、画素データ「１」を規定する場合はハイレベル（Ｈ）の画像信号を画素４０に供給するものとする。
【００３０】
表示部５にはまた、共通電源変調回路６４から延びる低電位電源線４９、高電位電源線５０、及び共通電極配線５５が設けられており、それぞれの配線は画素４０と接続されている。共通電源変調回路６４は、コントローラー６３の制御のもと、上記の配線の各々に供給すべき各種信号を生成する一方、これら各配線の電気的な接続及び切断（ハイインピーダンス（Ｈｉ−Ｚ）化）を行う。
【００３１】
さらに、本実施形態の場合、後述する駆動方法を実行可能とするために、共通電源変調回路６４について、図１（ｂ）に示す構成が採用されている。
図１（ｂ）は、コントローラー６３と共通電源変調回路６４の要部を示す図である。
図１（ｂ）に示すように、共通電源変調回路６４には、共通電極配線５５に供給する電位を選択する電位選択回路６７が設けられている。電位選択回路６７は、コントローラー６３に設けられた電源回路６５と接続されている。電位選択回路６７は、コントローラー６３から入力される制御信号により、電源回路６５から供給される５種類の電位（−１５Ｖ、０Ｖ、１５Ｖ、３０Ｖ、Ｈｉ−Ｚ）をスイッチングし、共通電極配線５５を選択した電位状態とする。
本実施形態の場合、画像表示用のハイレベル電位ＶＨ１として１５Ｖ、画像表示用のローレベル電位ＶＬ１として０Ｖ、第１の全面表示用電位ＶＨ２として３０Ｖ、第２の全面表示用電位ＶＬ２として−１５Ｖが用いられる。
【００３２】
図２は、画素４０の回路構成図である。
画素４０には、選択トランジスタ（Thin Film Transistor）４１（画素スイッチング素子）と、ラッチ回路（メモリ回路）７０と、スイッチ回路８０と、電気泳動素子３２と、画素電極３５と、共通電極３７とが設けられている。画素４０には、走査線６６と、データ線６８と、低電位電源線４９と、高電位電源線５０と、第１の制御線９１と、第２の制御線９２と、が接続されている。画素４０は、ラッチ回路７０により画像信号を電位として保持するＳＲＡＭ（Static Random Access Memory）方式の構成である。
【００３３】
選択トランジスタ４１は、Ｎ−ＭＯＳ（Negative Metal Oxide Semiconductor）トランジスタからなる画素スイッチング素子である。選択トランジスタ４１のゲート端子は走査線６６に接続され、ソース端子はデータ線６８に接続され、ドレイン端子はラッチ回路７０のデータ入力端子Ｎ１に接続されている。
【００３４】
ラッチ回路７０は、転送インバータ７０ｔと帰還インバータ７０ｆとを備えている。転送インバータ７０ｔ及び帰還インバータ７０ｆはいずれもＣ−ＭＯＳインバータである。
転送インバータ７０ｔと帰還インバータ７０ｆとは、互いの入力端子に他方の出力端子が接続されたループ構造を成しており、それぞれのインバータには、高電位電源端子ＰＨを介して接続された高電位電源線５０と、低電位電源端子ＰＬを介して接続された低電位電源線４９とから電源電圧が供給される。
【００３５】
転送インバータ７０ｔは、それぞれのドレイン端子をデータ出力端子Ｎ２に接続されたＰ−ＭＯＳ（Positive Metal Oxide Semiconductor）トランジスタ７１とＮ−ＭＯＳトランジスタ７２とを有している。Ｐ−ＭＯＳトランジスタ７１のソース端子は高電位電源端子ＰＨに接続され、Ｎ−ＭＯＳトランジスタ７２のソース端子は低電位電源端子ＰＬに接続されている。Ｐ−ＭＯＳトランジスタ７１及びＮ−ＭＯＳトランジスタ７２のゲート端子（転送インバータ７０ｔの入力端子）は、データ入力端子Ｎ１（帰還インバータ７０ｆの出力端子）と接続されている。
【００３６】
帰還インバータ７０ｆは、それぞれのドレイン端子をデータ入力端子Ｎ１に接続されたＰ−ＭＯＳトランジスタ７３とＮ−ＭＯＳトランジスタ７４とを有している。Ｐ−ＭＯＳトランジスタ７３及びＮ−ＭＯＳトランジスタ７４のゲート端子（帰還インバータ７０ｆの入力端子）は、データ出力端子Ｎ２（転送インバータ７０ｔの出力端子）と接続されている。
【００３７】
スイッチ回路８０は、第１のトランスミッションゲートＴＧ１と、第２のトランスミッションゲートＴＧ２とを備えて構成されている。
第１のトランスミッションゲートＴＧ１は、Ｐ−ＭＯＳトランジスタ８１とＮ−ＭＯＳトランジスタ８２とからなる。Ｐ−ＭＯＳトランジスタ８１及びＮ−ＭＯＳトランジスタ８２のソース端子は第１の制御線９１に接続され、Ｐ−ＭＯＳトランジスタ８１及びＮ−ＭＯＳトランジスタ８２のドレイン端子は画素電極３５に接続されている。また、Ｐ−ＭＯＳトランジスタ８１のゲート端子は、ラッチ回路７０のデータ入力端子Ｎ１に接続され、Ｎ−ＭＯＳトランジスタ８２のゲート端子は、ラッチ回路７０のデータ出力端子Ｎ２に接続されている。
【００３８】
第２のトランスミッションゲートＴＧ２は、Ｐ−ＭＯＳトランジスタ８３とＮ−ＭＯＳトランジスタ８４とからなる。Ｐ−ＭＯＳトランジスタ８３及びＮ−ＭＯＳトランジスタ８４のソース端子は第２の制御線９２に接続され、Ｐ−ＭＯＳトランジスタ８３及びＮ−ＭＯＳトランジスタ８４のドレイン端子は、画素電極３５に接続されている。また、Ｐ−ＭＯＳトランジスタ８３のゲート端子は、ラッチ回路７０のデータ出力端子Ｎ２に接続され、Ｎ−ＭＯＳトランジスタ８４のゲート端子は、ラッチ回路７０のデータ入力端子Ｎ１に接続されている。また、画素電極３５と共通電極３７との間に電気泳動素子３２が挟持されている。
【００３９】
以上の構成を備えた画素４０において、ラッチ回路７０にローレベル（Ｌ）の画像信号（画素データ「０」）が記憶され、データ出力端子Ｎ２からハイレベル（Ｈ）の信号が出力された場合、第１のトランスミッションゲートＴＧ１がオン状態となり、第１の制御線９１を介して供給される電位Ｓ１が画素電極３５に入力される。
一方、ラッチ回路７０にハイレベル（Ｈ）の画像信号（画素データ「１」）が記憶され、データ出力端子Ｎ２からローレベル（Ｌ）の信号が出力された場合、第２のトランスミッションゲートＴＧ２がオン状態となり、第２の制御線９２を介して供給される電位Ｓ２が画素電極３５に入力される。
そして、画素電極３５に入力された電位Ｓ１、Ｓ２と、共通電極配線５５（図１）を介して共通電極３７に入力された電位Ｖcomとの電位差に基づいて電気泳動素子３２が駆動されることで、画素４０が入力された画像信号に応じた階調で表示される。
【００４０】
次に、図３（ａ）は、表示部５における電気泳動表示装置１００の部分断面図である。電気泳動表示装置１００は、素子基板（第１基板）３０と対向基板（第２基板）３１との間に、複数のマイクロカプセル２０を配列してなる電気泳動素子３２を挟持した構成を備えている。
【００４１】
表示部５において、素子基板３０の電気泳動素子３２側には、図１や図２に示した走査線６６、データ線６８、選択トランジスタ４１、ラッチ回路７０などが形成された回路層３４が設けられており、回路層３４上に複数の画素電極３５が配列形成されている。
素子基板３０は、ガラスやプラスチック等からなる基板であり、画像表示面とは反対側に配置されるため透明なものでなくてもよい。画素電極３５は、Ｃｕ（銅）箔上にニッケルメッキと金メッキとをこの順番で積層したものや、Ａｌ（アルミニウム）、ＩＴＯ（インジウム・スズ酸化物）などにより形成された電気泳動素子３２に電圧を印加する電極である。
【００４２】
一方、対向基板３１の電気泳動素子３２側には複数の画素電極３５と対向する平面形状の共通電極３７が形成されており、共通電極３７上に電気泳動素子３２が設けられている。
対向基板３１はガラスやプラスチック等からなる基板であり、画像表示側に配置されるため透明基板とされる。共通電極３７は、画素電極３５とともに電気泳動素子３２に電圧を印加する電極であり、ＭｇＡｇ（マグネシウム銀）、ＩＴＯ（インジウム・スズ酸化物）、ＩＺＯ（インジウム・亜鉛酸化物）などから形成された透明電極である。
そして、電気泳動素子３２と画素電極３５とが、接着剤層３３を介して接着されることで、素子基板３０と対向基板３１とが接合されている。
【００４３】
なお、電気泳動素子３２は、あらかじめ対向基板３１側に形成され、接着剤層３３までを含めた電気泳動シートとして取り扱われるのが一般的である。製造工程において、電気泳動シートは接着剤層３３の表面に保護用の離型シートが貼り付けられた状態で取り扱われる。そして、別途製造された素子基板３０（画素電極３５や各種回路などが形成されている）に対して、離型シートを剥がした当該電気泳動シートを貼り付けることによって、表示部５を形成する。このため、接着剤層３３は画素電極３５側のみに存在することになる。
【００４４】
図３（ｂ）は、マイクロカプセル２０の模式断面図である。マイクロカプセル２０は、例えば５０μｍ程度の粒径を有しており、内部に分散媒２１と、複数の白色粒子（電気泳動粒子）２７と、複数の黒色粒子（電気泳動粒子）２６とを封入した球状体である。マイクロカプセル２０は、図３（ａ）に示すように共通電極３７と画素電極３５とに挟持され、１つの画素４０内に１つ又は複数のマイクロカプセル２０が配置される。
【００４５】
マイクロカプセル２０の外殻部（壁膜）は、ポリメタクリル酸メチル、ポリメタクリル酸エチルなどのアクリル樹脂、ユリア樹脂、アラビアゴムなどの透光性を持つ高分子樹脂などを用いて形成される。
分散媒２１は、白色粒子２７と黒色粒子２６とをマイクロカプセル２０内に分散させる液体である。分散媒２１としては、水、アルコール系溶媒（メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブなど）、エステル類（酢酸エチル、酢酸ブチルなど）、ケトン類（アセトン、メチルエチルケトン、メチルイソブチルケトンなど）、脂肪族炭化水素（ぺンタン、ヘキサン、オクタンなど）、脂環式炭化水素（シクロへキサン、メチルシクロへキサンなど）、芳香族炭化水素（ベンゼン、トルエン、長鎖アルキル基を有するベンゼン類（キシレン、ヘキシルベンゼン、ヘブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼンなど））、ハロゲン化炭化水素（塩化メチレン、クロロホルム、四塩化炭素、１，２−ジクロロエタンなど）、カルボン酸塩などを例示することができ、その他の油類であってもよい。これらの物質は単独又は混合物として用いることができ、さらに界面活性剤などを配合してもよい。
【００４６】
白色粒子２７は、例えば、二酸化チタン、亜鉛華、三酸化アンチモン等の白色顔料からなる粒子（高分子あるいはコロイド）であり、例えば負に帯電されて用いられる。黒色粒子２６は、例えば、アニリンブラック、カーボンブラック等の黒色顔料からなる粒子（高分子あるいはコロイド）であり、例えば正に帯電されて用いられる。
これらの顔料には、必要に応じ、電解質、界面活性剤、金属石鹸、樹脂、ゴム、油、ワニス、コンパウンドなどの粒子からなる荷電制御剤、チタン系カップリング剤、アルミニウム系カップリング剤、シラン系カップリング剤等の分散剤、潤滑剤、安定化剤などを添加することができる。
また、黒色粒子２６及び白色粒子２７に代えて、例えば赤色、緑色、青色などの顔料を用いてもよい。かかる構成によれば、表示部５に赤色、緑色、青色などを表示することができる。
【００４７】
図４は、電気泳動素子の動作説明図である。図４（ａ）は、画素４０を白表示する場合、図４（ｂ）は、画素４０を黒表示する場合をそれぞれ示している。
図４（ａ）に示す白表示の場合には、共通電極３７が相対的に高電位、画素電極３５が相対的に低電位に保持される。これにより、負に帯電した白色粒子２７が共通電極３７に引き寄せられる一方、正に帯電した黒色粒子２６が画素電極３５に引き寄せられる。その結果、表示面側となる共通電極３７側からこの画素を見ると、白色（Ｗ）が認識される。
図４（ｂ）に示す黒表示の場合、共通電極３７が相対的に低電位、画素電極３５が相対的に高電位に保持される。これにより、正に帯電した黒色粒子２６が共通電極３７に引き寄せられる一方、負に帯電した白色粒子２７が画素電極３５に引き寄せられる。その結果、共通電極３７側からこの画素を見ると黒色（Ｂ）が認識される。
【００４８】
［駆動方法］
次に、図５から図８を参照して本実施形態の電気泳動表示装置の駆動方法について説明する。
図５は、電気泳動表示装置１００の駆動方法を示すフローチャートである。図６は、図５のフローチャートに対応するタイミングチャートである。図７は、本実施形態の駆動方法の説明対象である隣接する２画素の電位状態を示す図である。
【００４９】
図５には、図７に示す画素４０Ａを黒表示、画素４０Ｂを白表示する場合のフローが示されている。図６には、共通電極３７の電位Ｖcom、第１の制御線９１の電位Ｓ１、第２の制御線９２の電位Ｓ２が示されている。
なお、図７において、各符号の「Ａ」「Ｂ」「ａ」「ｂ」の添字は、説明の対象とした２つの画素４０（４０Ａ、４０Ｂ）と、それらに属する構成要素を明確に区別するために付したものであって他意はない。
【００５０】
図５に示すように、本実施形態に係る駆動方法は、画像消去ステップＳ１０１と、画像表示ステップＳ１０２と、画像保持ステップＳ１０３と、を含む。
【００５１】
まず、画像消去ステップＳ１０１以前の表示部５では、各回路は電源オフ状態である。
画像消去ステップＳ１０１に移行すると、走査線駆動回路６１やデータ線駆動回路６２、共通電源変調回路６４に電力が供給され、各回路に接続された配線が電位供給可能な状態となる。また、画素４０のラッチ回路７０にも高電位電源線５０及び低電位電源線４９を介して電力が供給され、画像信号を記憶可能な状態となる。
【００５２】
なお、本実施形態では、データ線６８におけるローレベル（Ｌ）の電位と、低電位電源線４９のローレベル電位ＶＬとがいずれも０（ゼロ）Ｖであるとして説明する。また、図６の各部に示した−１５Ｖ、０Ｖ、１５Ｖ、３０Ｖ等の電位は、発明の説明のために一例として付したものであり、各配線の電位はこれらの具体的数値に限定されるものではない。
【００５３】
次に、各々の画素４０のラッチ回路７０に画像信号が入力される。すなわち、走査線６６に選択信号であるハイレベル（Ｈ；例えば７Ｖ）のパルスが入力され、かかる走査線６６に接続された選択トランジスタ４１がオン状態とされてデータ線６８とラッチ回路７０とが接続される。これにより、ラッチ回路７０に画像信号が入力される。
本実施形態の場合、画像表示ステップＳ１０２において表示部５に表示される画像の画像信号が入力される。このような駆動方法とすることで、画像表示ステップＳ１０２において改めて画像信号を入力する動作が不要になる。
【００５４】
なお、画像消去ステップＳ１０１において用いられる画像信号は、画像消去ステップＳ１０１以前に電源オフ状態であったラッチ回路７０の状態を規定するために用いられるものであり、任意の画像信号を用いることができる。例えば、全ての画素４０に対してローレベル又はハイレベルの画像信号を供給してもよい。
また、画像消去ステップＳ１０１においてすでにラッチ回路７０が画像信号を保持している場合には、画像消去ステップＳ１０１において画像信号を入力する必要はない。ただしこの場合には、後段の画像表示ステップＳ１０２において表示部５に表示される画像の画像信号を改めて入力することになる。
【００５５】
図７に示す画素４０Ａでは、選択トランジスタ４１ａを介してデータ線６８ａからラッチ回路７０ａにローレベル（Ｌ；例えば０Ｖ）の画像信号が入力される。これにより、ラッチ回路７０ａのデータ入力端子Ｎ１ａがローレベル電位（例えば０Ｖ）となり、データ出力端子Ｎ２ａの電位は画像信号入力用のハイレベル電位（例えば５Ｖ）となる。その結果、画素４０Ａでは、第１のトランスミッションゲートＴＧ１ａがオン状態となり、第１の制御線９１と画素電極３５ａとが電気的に接続される。
【００５６】
一方、画素４０Ｂでは、選択トランジスタ４１ｂを介してデータ線６８ｂからラッチ回路７０ｂにハイレベル（Ｈ；例えば５Ｖ）の画像信号が入力される。これにより、ラッチ回路７０ｂのデータ入力端子Ｎ１ｂの電位が画像信号入力用のハイレベル電位となり、データ出力端子Ｎ２ｂの電位はローレベル電位となる。その結果、画素４０Ｂでは、第２のトランスミッションゲートＴＧ２ｂがオン状態となり、第２の制御線９２と画素電極３５ｂとが電気的に接続される。
【００５７】
画素４０Ａ、４０Ｂにそれぞれ画像信号が入力されたならば、高電位電源線５０の電位Ｖｄｄが、画像信号入力用のハイレベル電位から画像表示用のハイレベル電位ＶＨ（１５Ｖ）に引き上げられる。低電位電源線４９の電位Ｖｓｓは画像表示用のローレベル電位ＶＬ（０Ｖ）とされる。
【００５８】
そして、図６に示すように、共通電極３７に第１の全面表示用電位ＶＨ２（３０Ｖ）と、第２の全面表示用電位ＶＬ２（−１５Ｖ）とを所定周期で繰り返す矩形波状のパルス波が入力される。また、第１の制御線９１に画像表示用のローレベル電位ＶＬとハイレベル電位ＶＨとを所定周期で繰り返す矩形状のパルス波が入力される。さらに第２の制御線９２には、第１の制御線９１と同期した同一のパルス波が入力される。
第１及び第２の制御線９１、９２に入力されるパルス波は、共通電極３７に入力されるパルス波と１８０°位相がずれたパルス波である。すなわち、共通電極３７の電位Ｖcomが第１の全面表示用電位ＶＨ２である期間にローレベル電位ＶＬとなり、電位Ｖcomが第２の全面表示用電位ＶＬ２である期間にハイレベル電位ＶＨとなるパルス波である。
【００５９】
上記の電位入力により、画素４０Ａでは、第１のトランスミッションゲートＴＧ１ａを介して画素電極３５ａに第１の制御線９１から上記のパルス波が入力される。一方、画素４０Ｂでは、第２のトランスミッションゲートＴＧ２ｂを介して画素電極３５ｂに第２の制御線９２から上記のパルス波が入力される。
【００６０】
本実施形態の画像消去ステップＳ１０１では、画素電極３５ａ、３５ｂ及び共通電極３７の電位に応じて、表示部５を全面白表示する動作（第１の表示ステップＳＴ１）と、表示部５を全面黒表示する動作（第２の表示ステップＳＴ２）とが交互に実行される。
【００６１】
第１の表示ステップは、共通電極３７の電位Ｖcomが第１の全面表示用電位ＶＨ２（３０Ｖ）であり、第１及び第２の制御線９１、９２の電位がローレベル電位ＶＬ（０Ｖ）である期間に対応する。かかる期間では、表示部５のすべての画素電極３５はローレベル電位ＶＬとなり、第１の全面表示用電位ＶＨ２である共通電極３７との電位差により電気泳動素子３２が駆動される。すなわち、図４（ａ）に示したように、負に帯電した白色粒子２７が共通電極３７側に引き寄せられ、正に帯電した黒色粒子２６が画素電極３５側に引き寄せられて、すべての画素４０が白表示される。
【００６２】
第２の表示ステップは、共通電極３７の電位Ｖcomが第２の全面表示用電位ＶＬ２（−１５Ｖ）であり、第１及び第２の制御線９１、９２の電位がハイレベル電位ＶＨ（１５Ｖ）である期間に対応する。かかる期間では、表示部５のすべての画素電極３５はハイレベル電位ＶＨとなり、第２の全面表示用電位ＶＬ２である共通電極３７との電位差により電気泳動素子３２が駆動される。すなわち、図４（ｂ）に示したように、正に帯電した黒色粒子２６が共通電極３７側に引き寄せられ、負に帯電した白色粒子２７が画素電極３５側に引き寄せられて、すべての画素４０が黒表示される。
【００６３】
そして、上記の第１の表示ステップと第２の表示ステップとを交互に複数回繰り返すことで、表示部５に表示されていた画像が消去される。本実施形態では、画像消去ステップＳ１０１の最後に第１の表示ステップＳＴ１が実行され、表示部５が全面白表示された状態で画像消去ステップＳ１０１が終了する。
【００６４】
次に、画像表示ステップＳ１０２に移行すると、図６に示すように、共通電極３７に、画像表示用のハイレベル電位ＶＨ１（１５Ｖ）と画像表示用のローレベル電位ＶＬ１（０Ｖ）とを所定周期で繰り返す矩形波状のパルス波が入力される。また、第１の制御線９１にハイレベル電位ＶＨ（１５Ｖ）が入力され、第２の制御線９２にローレベル電位ＶＬ（０Ｖ）が入力される。
【００６５】
そうすると、画素４０Ａでは、共通電極３７が画像表示用のローレベル電位ＶＬ１である期間に、画素電極３５ａ（電位ＶＨ）と共通電極３７（電位ＶＬ１）との電位差により電気泳動素子３２が駆動される。これにより、画素４０Ａが黒表示される。
一方、画素４０Ｂでは、共通電極３７が画像表示用のハイレベル電位ＶＨ１である期間に、画素電極３５ｂ（電位ＶＬ）と共通電極３７（電位ＶＨ１）との間の電位差によって電気泳動素子３２が駆動される。これにより、画素４０Ｂが白表示される。
以上の動作により、表示部５に黒表示の画素４０と白表示の画素４０とからなる画像が表示される。
【００６６】
本実施形態の画像表示ステップＳ１０２では、共通電極３７に、画像表示用のハイレベル電位ＶＨ１とローレベル電位ＶＬ１とを所定周期で繰り返す矩形状のパルスが入力され、コモン振り駆動により画像表示動作が実行される。したがって、上記の画素４０Ａにおける黒表示動作と画素４０Ｂにおける白表示動作とは、共通電極３７の電位に応じて互いに独立に実行される。
【００６７】
コモン振り駆動を採用した駆動方法によれば、黒色粒子と白色粒子をより確実に所望の電極に移動させることができるためコントラストを高めることができる。また画素電極と共通電極とに印加する電位をハイレベル電位ＶＨとローレベル電位ＶＬの二値により制御可能であるため、低電圧化が図れるとともに、回路構成をシンプルにすることができる。また、画素電極３５のスイッチング素子としてＴＦＴを用いた場合には、低電圧駆動によりＴＦＴの信頼性を確保することができるというメリットがある。
なお、コモン振り駆動の周波数及び周期数は、電気泳動素子３２の仕様及び特性に応じて適宜定めることが好ましい。
【００６８】
以上の画像表示ステップＳ１０２が終了したならば、画像保持ステップＳ１０３に移行する。画像保持ステップＳ１０３では、各回路の電源供給が停止される。これにより、画素４０Ａ、４０Ｂに接続されている配線がハイインピーダンス状態とされ、画素電極３５ａ、３５ｂ、及び共通電極３７もハイインピーダンス状態となる。このハイインピーダンス状態を保持することで、電力を消費することなく表示部５に画像を表示し続けることができる。
【００６９】
以上、詳細に説明したように、本実施形態の電気泳動表示装置１００の駆動方法では、画像消去ステップＳ１０１の第１の表示ステップＳＴ１において、画素電極３５に入力される最高電位であるハイレベル電位ＶＨよりも高電位である第１の全面表示用電位ＶＨ２を共通電極３７に入力することで、全面白表示動作による画像消去を行っている。また、第２の表示ステップＳＴ２において、画素電極３５に入力される最低電位であるローレベル電位ＶＬよりも低電位である第２の全面表示用電位ＶＬ２を共通電極３７に入力することで、全面黒表示動作による画像消去を行っている。
【００７０】
このような駆動方法とすることで、図６に示すように、共通電極３７と画素電極３５との間に大きな電位差を発生させることができ、より高い駆動電圧で電気泳動素子３２を駆動することができる。これにより、画像表示用のハイレベル電位ＶＨ１及びローレベル電位ＶＬ１を用いて画像消去を行う場合に比して、電気泳動素子３２の応答速度を向上させることができるので、共通電極３７及び画素電極３５に入力するパルスのパルス幅を小さくすることができる。例えば、従来２０ｍｓ程度であったパルス幅を、１０ｍｓ以下にすることができる。
【００７１】
そして、共通電極３７及び画素電極３５に入力するパルスのパルス幅を小さくすることで、第１の表示ステップＳＴ１により全面白表示される期間と、第２の表示ステップＳＴ２により全面黒表示される期間との切り換え速度を高めることができるので、画像消去ステップＳ１０１における表示のちらつきを大きく軽減することができる。
【００７２】
また、本実施形態の駆動方法では、図６に示すように、電気泳動素子３２に大きな駆動電圧を印加するので、電気泳動粒子（黒色粒子２６、白色粒子２７）に作用する力も大きくなる。これにより、マイクロカプセル２０の壁膜から電気泳動粒子を容易に引き離すことができるため、残像の少ない画像消去動作が可能である。
【００７３】
また、共通電極３７には画像表示用のハイレベル電位ＶＨ１とローレベル電位ＶＬ１とを超える第１及び第２の全面表示用電位ＶＨ２、ＶＬ２を入力する一方で、画素電極３５には画像表示ステップＳ１０２と同等のハイレベル電位ＶＨ及びローレベル電位ＶＬを入力している。したがって、画素電極３５と接続された画素回路（トランスミッションゲートＴＧ１、ＴＧ２）に高電圧が印加されることはなく、画素回路が破損するおそれもない。
【００７４】
また、本実施形態の駆動方法は、図１に示したように、共通電源変調回路６４に対して供給可能な電位を追加するとともに、共通電源変調回路６４に第１の全面表示用電位ＶＨ２と第２の全面表示用電位ＶＬ２とを選択可能な電位選択回路６７を設けることで実現可能である。したがって、コントローラー６３や共通電源変調回路６４の構成を大きく変更する必要が無く、これらの回路のコスト上昇を抑えることができる。
【００７５】
（変形例）
以下、図８から図１０を参照しつつ本発明の変形例について説明する。
なお、図８から図１０において、先の実施の形態と同様の構成要素には同一の符号を付し、それらの詳細な説明は省略することとする。また、以下の第１〜第３変形例では、先の実施形態から変更した部分についてのみ詳細に説明することとし、その他の部分については、特に断りのない限り先の実施形態と同様である。
【００７６】
［第１変形例］
図８は、第１変形例に係る駆動方法におけるタイミングチャートである。
先の実施形態では、共通電極３７に入力可能な全面表示用電位として、第１の全面表示用電位ＶＨ２と、第２の全面表示用電位ＶＬ２とを用いることとしたが、全面表示用電位は、ＶＨ２、ＶＬ２のいずれか一方のみを用いることとしてもよい。
【００７７】
図８（ａ）に示す駆動方法では、画像消去ステップＳ１０１において、共通電極３７に、第１の全面表示用電位ＶＨ２と、画像表示用のローレベル電位ＶＬ１とを周期的に繰り返す矩形波状のパルス波が入力される。第１及び第２の制御線９１、９２に入力されるパルス波は先の実施形態と同様である。
【００７８】
この場合、共通電極３７の電位Ｖcomが第１の全面表示用電位ＶＨ２（３０Ｖ）である期間（第１の表示ステップＳＴ１）では、画素電極３５（電位ＶＬ）との間に大きな電位差が発生する。その一方で、共通電極３７の電位Ｖcomが画像表示用のローレベル電位ＶＬ１である期間（第２の表示ステップＳＴ２）では、画素電極３５（電位ＶＨ）との間に発生する電位差は、画像表示ステップＳ１０２の場合と同等である。
【００７９】
次に、図８（ｂ）に示す駆動方法では、画像消去ステップＳ１０１において、共通電極３７に、第２の全面表示用電位ＶＬ２と、画像表示用のハイレベル電位ＶＨ１とを周期的に繰り返す矩形波状のパルス波が入力される。第１及び第２の制御線９１、９２に入力されるパルス波は先の実施形態と同様である。
この場合、共通電極３７の電位Ｖcomが第２の全面表示用電位ＶＬ２である期間（第２の表示ステップＳＴ２）では、画素電極３５（電位ＶＨ）との間に大きな電位差が発生する。その一方で、共通電極３７の電位Ｖcomが画像表示用のハイレベル電位ＶＨ１である期間（第１の表示ステップＳＴ１）では、画素電極３５（電位ＶＬ）との間に発生する電位差は、画像表示ステップＳ１０２の場合と同等である。
【００８０】
このように、第１変形例に係る駆動方法では、第１の表示ステップＳＴ１及び第２の表示ステップＳＴ２の少なくとも一方において、電気泳動素子３２に大きな駆動電圧を印加することができる。したがって、表示のちらつきを抑える効果は先の実施形態よりも小さくなるが、少なくとも第１の全面表示用電位ＶＨ２を用いる期間、及び第２の全面表示用電位ＶＬ２を用いる期間においてパルス幅を小さくすることができるので、従来に比して表示のちらつきを抑える効果を得ることが可能である。
【００８１】
［第２変形例］
図９は、第２変形例に係る駆動方法におけるタイミングチャートである。
先の第１変形例では、共通電極３７に対して第１の全面表示用電位ＶＨ２と、第２の全面表示用電位ＶＬ２のいずれか一方を入力することとした。しかし第１変形例では、白表示動作における駆動電圧と黒表示動作における駆動電圧とが大きく異なるため、図８に示したように、第１の表示ステップＳＴ１と第２の表示ステップＳＴ２の期間（パルス幅）を等しくしていると、電気泳動素子３２の電圧印加履歴に差異が生じ、電気泳動素子３２や画素電極３５、共通電極３７の劣化を生じるおそれがある。
【００８２】
そこで、図９に示す第２変形例では、第１の表示ステップＳＴ１の期間（パルス幅）と、第２の表示ステップＳＴ２の期間（パルス幅）を異ならせている。
具体的には、図９（ａ）に示す駆動方法は、共通電極３７に第１の全面表示用電位ＶＨ２と画像表示用のローレベル電位ＶＬ１とを所定周期で繰り返す矩形波状のパルス波が入力され、第１及び第２の制御線９１、９２にハイレベル電位ＶＨとローレベル電位ＶＬとを所定周期で繰り返す矩形波状のパルス波が入力される点は、図８（ａ）に示した駆動方法と共通である。
その一方で、図９（ａ）に示す駆動方法では、第１変形例と比べて、第２の表示ステップＳＴ２の期間を長く（パルス幅を大きく）している。すなわち、共通電極３７に画像表示用のローレベル電位ＶＬ１が入力され、画素電極３５にハイレベル電位ＶＨが入力される期間を相対的に長くしている。
これにより、第１の表示ステップＳＴ１において電気泳動素子３２に入力される電力と、第２の表示ステップＳＴ２において電気泳動素子３２に入力される電力との差を小さくすることができる。したがって、電気泳動素子３２における電圧印加履歴の差異を小さくすることができ、電気泳動素子３２や画素電極３５、共通電極３７の劣化を防止することができる。
【００８３】
また、図９（ｂ）に示す駆動方法では、第１変形例における図８（ｂ）に示した駆動方法と比べて、第１の表示ステップＳＴ１の期間を長く（パルス幅を大きく）している。すなわち、共通電極３７に画像表示用のハイレベル電位ＶＨ１が入力され、画素電極３５にローレベル電位ＶＬが入力される期間を相対的に長くしている。
これにより、第１の表示ステップＳＴ１において電気泳動素子３２に入力される電力と、第２の表示ステップＳＴ２において電気泳動素子３２に入力される電力との差を小さくすることができる。したがって、電気泳動素子３２における電圧印加履歴の差異を小さくすることができ、電気泳動素子３２や画素電極３５、共通電極３７の劣化を防止することができる。
【００８４】
なお、第２変形例において、第１の表示ステップＳＴ１の期間（パルス幅）と第２の表示ステップＳＴ２の期間（パルス幅）との比率は、電気泳動素子３２の特性等に応じて適宜に設定することができる。例えば、表示ステップＳＴ１、ＳＴ２で電気泳動素子３２に印加される電圧の比率の逆数とすることができる。また、画素電極３５と共通電極３７とで劣化しやすさの程度に差がある場合などには、劣化が生じにくくなるように上記の比率を設定してもよい。
【００８５】
［第３変形例］
先の実施形態では、第１及び第２の全面表示用電位ＶＨ２、ＶＬ２を、画像消去ステップＳ１０１のみで用いることとしたが、第１及び第２の全面表示用電位ＶＨ２、ＶＬ２は、画像表示ステップＳ１０２で用いることもできる。
図１０は第３変形例の駆動方法を示すタイミングチャートである。
本例の駆動方法では、画像表示ステップＳ１０２における動作が変更されている。より詳細には、画像表示ステップＳ１０２において、全面表示ステップＳＴ３と、画像成分表示ステップＳＴ４とが実行される。
【００８６】
全面表示ステップＳＴ３では、図１０に示すように、共通電極３７に第１の全面表示用電位ＶＨ２が入力される一方、第１及び第２の制御線９１、９２にローレベル電位ＶＬが入力される。そうすると、表示部５のすべての画素電極３５がローレベル電位ＶＬとなり、共通電極３７（電位ＶＨ２）との電位差により電気泳動素子３２が駆動され、表示部５は全面白表示される。
【００８７】
次に、画像成分表示ステップＳＴ４では、共通電極３７に画像表示用のローレベル電位ＶＬ１が入力される。また第１の制御線９１にハイレベル電位ＶＨが入力され、第２の制御線９２にローレベル電位ＶＬが入力される。
そうすると、図７に示した画素４０Ａでは、画素電極３５ａ（電位ＶＨ）と共通電極３７（電位ＶＬ１）との電位差により電気泳動素子３２が駆動され、画素４０Ａが黒表示される。一方、図７に示した画素４０Ｂでは、画素電極３５ｂ（電位ＶＬ）と共通電極３７（電位ＶＬ１）とは同電位となるため、表示は変化しない。
以上の動作により、全面表示ステップＳＴ３で白表示された背景に、黒表示の画像成分が表示され、表示部５に画像が表示される。
【００８８】
以上の第３変形例の駆動方法によれば、画像表示ステップＳ１０２における全面白表示動作において、電気泳動素子３２に大きな駆動電圧を印加して表示動作を行わせることができるので、全面表示ステップＳＴ３の期間（パルス幅）を短くすることができる。したがって、高速に画像を表示させることが可能である。
【００８９】
なお、第３変形例では、全面表示ステップＳＴ３で全面白表示を行い、画像成分表示ステップＳＴ４で黒表示の画像成分を表示させることとしたが、全面表示ステップＳＴ３で全面黒表示を行い、画像成分表示ステップＳＴ４で白表示の画像成分を表示させてもよいのはもちろんである。
【００９０】
なお、上記の実施形態及び変形例では、画素４０にラッチ回路７０とスイッチ回路８０とが設けられている電気泳動表示装置１００とその駆動方法について説明したが、本発明の技術範囲はかかる実施の形態に限定されるものではない。
例えば、画素４０にスイッチ回路８０が設けられておらず、ラッチ回路７０のデータ出力端子Ｎ２に画素電極３５が接続されている構成（５トランジスタ型）の電気泳動表示装置や、ラッチ回路７０及びスイッチ回路８０に代えて、キャパシタが設けられた構成（１トランジスタ１キャパシタ型）、あるいは、個々の画素電極３５を駆動回路により直接駆動する構成（セグメント方式）の電気泳動表示装置に本願発明を採用してもよい。
【００９１】
（電子機器）
次に、上記各実施形態の電気泳動表示装置１００を、電子機器に適用した場合について説明する。
図１１は、腕時計１０００の正面図である。腕時計１０００は、時計ケース１００２と、時計ケース１００２に連結された一対のバンド１００３とを備えている。
時計ケース１００２の正面には、上記実施形態の電気泳動表示装置１００からなる表示部１００５と、秒針１０２１と、分針１０２２と、時針１０２３とが設けられている。時計ケース１００２の側面には、操作子としての竜頭１０１０と操作ボタン１０１１とが設けられている。竜頭１０１０は、ケース内部に設けられる巻真（図示は省略）に連結されており、巻真と一体となって多段階（例えば２段階）で押し引き自在、かつ、回転自在に設けられている。表示部１００５では、背景となる画像、日付や時間などの文字列、あるいは秒針、分針、時針などを表示することができる。
【００９２】
図１２は電子ペーパー１１００の構成を示す斜視図である。電子ペーパー１１００は、上記実施形態の電気泳動表示装置１００を表示領域１１０１に備えている。電子ペーパー１１００は可撓性を有し、従来の紙と同様の質感及び柔軟性を有する書き換え可能なシートからなる本体１１０２を備えて構成されている。
【００９３】
図１３は、電子ノート１２００の構成を示す斜視図である。電子ノート１２００は、上記の電子ペーパー１１００が複数枚束ねられ、カバー１２０１に挟まれているものである。カバー１２０１は、例えば外部の装置から送られる表示データを入力する図示は省略の表示データ入力手段を備える。これにより、その表示データに応じて、電子ペーパーが束ねられた状態のまま、表示内容の変更や更新を行うことができる。
【００９４】
以上の腕時計１０００、電子ペーパー１１００、及び電子ノート１２００によれば、本発明に係る電気泳動表示装置１００が採用されているので、表示のちらつきが抑えられ、表示品位に優れた表示手段を備えた電子機器となる。
なお、上記の電子機器は、本発明に係る電子機器を例示するものであって、本発明の技術範囲を限定するものではない。例えば、携帯電話、携帯用オーディオ機器などの電子機器の表示部にも、本発明に係る電気泳動表示装置は好適に用いることができる。
【符号の説明】
【００９５】
１００  電気泳動表示装置、５  表示部、２０  マイクロカプセル、３２  電気泳動素子、３５，３５ａ，３５ｂ  画素電極、３７  共通電極、４０，４０Ａ，４０Ｂ  画素、６１  走査線駆動回路、６２  データ線駆動回路、６３  コントローラー（制御部）、６４  共通電源変調回路（共通電極駆動回路）、Ｓ１０１  画像消去ステップ、Ｓ１０２  画像表示ステップ、Ｓ１０３  画像保持ステップ、ＳＴ１  第１の表示ステップ、ＳＴ２  第２の表示ステップ、ＳＴ３  全面表示ステップ、ＳＴ４  画像成分表示ステップ
【図１】
2010224140.tif 000003
【図２】
2010224140.tif 000004
【図３】
2010224140.tif 000005
【図４】
2010224140.tif 000006
【図５】
2010224140.tif 000007
【図６】
2010224140.tif 000008
【図７】
2010224140.tif 000009
【図８】
2010224140.tif 000010
【図９】
2010224140.tif 000011
【図１０】
2010224140.tif 000012
【図１１】
2010224140.tif 000013
【図１２】
2010224140.tif 000014
【図１３】
2010224140.tif 000015