(57)【要約】【課題】駆動トランジスタの特性が経時変化によりエンハンスメント側にシフトする程度を軽減することができる有機エレクトロルミネッセンス発光部の駆動方法を提供する。【解決手段】書込みトランジスタ、駆動トランジスタ、及び、容量部を備えた駆動回路を用いた有機エレクトロルミネッセンス発光部の駆動方法であって、第２ノードと有機エレクトロルミネッセンス発光部に備えられたカソード電極との間の電位差が有機エレクトロルミネッセンス発光部の閾値電圧を超えないように、第２ノードに所定の中間電圧を印加して第２ノードの電位を設定した後、電源部から駆動トランジスタの一方のソース／ドレイン領域に駆動電圧が印加されている状態で駆動トランジスタをオフ状態に保つ工程を備えている。【選択図】  図７
2010160188.tif 000002
【特許請求の範囲】
【請求項１】
書込みトランジスタ、駆動トランジスタ、及び、容量部を備えており、
駆動トランジスタにおいては、
（Ａ−１）一方のソース／ドレイン領域は、電源部に接続されており、
（Ａ−２）他方のソース／ドレイン領域は、有機エレクトロルミネッセンス発光部に備えられたアノード電極に接続され、且つ、容量部の一方の電極に接続されており、第２ノードを構成し、
（Ａ−３）ゲート電極は、書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、容量部の他方の電極に接続されており、第１ノードを構成し、
書込みトランジスタにおいては、
（Ｂ−１）一方のソース／ドレイン領域は、データ線に接続されており、
（Ｂ−２）ゲート電極は、走査線に接続されている、
駆動回路を用いて、
（ａ）第２ノードと有機エレクトロルミネッセンス発光部に備えられたカソード電極との間の電位差が有機エレクトロルミネッセンス発光部の閾値電圧を超えないように、第２ノードに所定の中間電圧を印加して第２ノードの電位を設定した後、電源部から駆動トランジスタの一方のソース／ドレイン領域に駆動電圧が印加されている状態で駆動トランジスタをオフ状態に保つ工程、
を備えている有機エレクトロルミネッセンス発光部の駆動方法。
【請求項２】
（ｂ）走査線からの信号によりオン状態とされた書込みトランジスタを介して、データ線から映像信号を第１ノードに印加する書込み処理を行い、次いで、
（ｃ）走査線からの信号により書込みトランジスタをオフ状態とすることにより第１ノードを浮遊状態とし、
（ｄ）電源部から駆動トランジスタの一方のソース／ドレイン領域に駆動電圧を印加することにより、駆動トランジスタを介して第１ノードと第２ノードとの間の電位差の値に応じた電流を有機エレクトロルミネッセンス発光部に流す、
工程を備えており、
工程（ｂ）乃至工程（ｄ）までの一連の工程をくり返して行うと共に、工程（ｄ）と次の工程（ｂ）との間に、前記工程（ａ）を行う請求項１に記載の有機エレクトロルミネッセンス発光部の駆動方法。
【請求項３】
前記工程（ｂ）の前に、
（ｂ−１）第１ノード初期化電圧を第１ノードに印加し、第２ノード初期化電圧を第２ノードに印加し、以て、第１ノードと第２ノードとの間の電位差が駆動トランジスタの閾値電圧を超え、且つ、第２ノードと有機エレクトロルミネッセンス発光部に備えられたカソード電極との間の電位差が有機エレクトロルミネッセンス発光部の閾値電圧を超えないように、第１ノードの電位及び第２ノードの電位を初期化する前処理を行い、次いで、
（ｂ−２）第１ノードの電位を保った状態で、第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に向かって第２ノードの電位を変化させる閾値電圧キャンセル処理を行う、
請求項２に記載の有機エレクトロルミネッセンス発光部の駆動方法。
【請求項４】
前記工程（ａ）は、第２ノードに所定の中間電圧を印加して第２ノードの電位を設定した後、第１ノード初期化電圧を第１ノードに印加し、次いで、第１ノードを浮遊状態とすることにより駆動トランジスタをオフ状態に保つと共に、電源部から駆動トランジスタの一方のソース／ドレイン領域に駆動電圧を印加する工程である請求項３に記載の有機エレクトロルミネッセンス発光部の駆動方法。
【請求項５】
前記工程（ａ）において、駆動トランジスタを介して、電源部から第２ノードに所定の中間電圧を印加して第２ノードの電位を設定する請求項４に記載の有機エレクトロルミネッセンス発光部の駆動方法。
【請求項６】
駆動回路は、更に、第１トランジスタを備えており、
第１トランジスタにおいては、
（Ｃ−１）他方のソース／ドレイン領域は、第２ノードに接続されており、
（Ｃ−２）ゲート電極は、第１トランジスタ制御線に接続されており、
前記工程（ａ）において、第１トランジスタ制御線からの信号によりオン状態とされた第１トランジスタを介して、第２ノードに所定の中間電圧を印加して第２ノードの電位を設定する請求項４に記載の有機エレクトロルミネッセンス発光部の駆動方法。
【請求項７】
前記工程（ａ）において、走査線からの信号によりオン状態とされた書込みトランジスタを介して、データ線から第１ノード初期化電圧を第１ノードに印加する請求項４に記載の有機エレクトロルミネッセンス発光部の駆動方法。
【請求項８】
前記工程（ｂ−１）において、走査線からの信号によりオン状態とされた書込みトランジスタを介して、データ線から第１ノード初期化電圧を第１ノードに印加する請求項４に記載の有機エレクトロルミネッセンス発光部の駆動方法。
【請求項９】
前記工程（ｂ−１）において、駆動トランジスタを介して、電源部から第２ノード初期化電圧を第２ノードに印加する請求項４に記載の有機エレクトロルミネッセンス発光部の駆動方法。
【請求項１０】
駆動回路は、更に、第１トランジスタを備えており、
第１トランジスタにおいては、
（Ｃ−１）他方のソース／ドレイン領域は、第２ノードに接続されており、
（Ｃ−２）ゲート電極は、第１トランジスタ制御線に接続されており、
前記工程（ｂ−１）において、第１トランジスタ制御線からの信号によりオン状態とされた第１トランジスタを介して、第２ノードに第２ノード初期化電圧を印加する請求項４に記載の有機エレクトロルミネッセンス発光部の駆動方法。
【請求項１１】
前記工程（ｂ−２）において、走査線からの信号によりオン状態とされた書込みトランジスタを介して、データ線から第１ノード初期化電圧を第１ノードに印加した状態を維持し、以て、第１ノードの電位を保った状態とする請求項４に記載の有機エレクトロルミネッセンス発光部の駆動方法。
【請求項１２】
前記工程（ｂ−２）において、電源部から駆動トランジスタの一方のソース／ドレイン領域に駆動電圧を印加し、以て、第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に向かって第２ノードの電位を変化させる請求項４に記載の有機エレクトロルミネッセンス発光部の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機エレクトロルミネッセンス発光部の駆動方法に関する。
【背景技術】
【０００２】
発光部を備えた表示素子、及び、係る表示素子を備えた表示装置が周知である。例えば、有機材料のエレクトロルミネッセンス（Electroluminescence：以下、ＥＬと略称する場合がある）を利用した有機エレクトロルミネッセンス発光部を備えた表示素子（以下、単に、有機ＥＬ表示素子と略称する場合がある）は、低電圧直流駆動による高輝度発光が可能な表示素子として注目されている。
【０００３】
液晶表示装置と同様に、例えば、有機ＥＬ表示素子を備えた有機エレクトロルミネッセンス表示装置（以下、単に、有機ＥＬ表示装置と略称する場合がある）においても、駆動方式として、単純マトリクス方式、及び、アクティブマトリクス方式が周知である。アクティブマトリクス方式は、構造が複雑となるといった欠点はあるが、画像の輝度を高いものとすることができる等の利点を有する。アクティブマトリクス方式により駆動される有機ＥＬ表示素子にあっては、発光層を含む有機層等から構成された発光部に加えて、発光部を駆動するための駆動回路を備えている。
【０００４】
有機エレクトロルミネッセンス発光部（以下、単に、発光部と略称する場合がある）を駆動するための回路として、２つのトランジスタと１つの容量部から構成された駆動回路（２Ｔｒ／１Ｃ駆動回路と呼ぶ）が、例えば、特開２００７−３１０３１１号公報（特許文献１）から周知である。この２Ｔｒ／１Ｃ駆動回路は、図２に示すように、書込みトランジスタＴＲW、駆動トランジスタＴＲDの２つのトランジスタから構成され、更には、１つの容量部Ｃ1から構成されている。ここで、駆動トランジスタＴＲDの他方のソース／ドレイン領域は第２ノードＮＤ2を構成し、駆動トランジスタＴＲDのゲート電極は第１ノードＮＤ1を構成する。
【０００５】
そして、図４にタイミングチャートを示すように、［期間−ＴＰ（２）1’］において、閾値電圧キャンセル処理を行うための前処理が実行される。即ち、走査線ＳＣＬからの信号によりオン状態とされた書込みトランジスタＴＲWを介して、データ線ＤＴＬから第１ノード初期化電圧ＶOfs（例えば、０ボルト）を第１ノードＮＤ1に印加する。これにより、第１ノードＮＤ1の電位は、ＶOfsとなる。また、駆動トランジスタＴＲDを介して、電源部１００から第２ノード初期化電圧ＶCC-L（例えば、−１０ボルト）を第２ノードＮＤ2に印加する。これにより、第２ノードＮＤ2の電位は、ＶCC-Lとなる。駆動トランジスタＴＲDの閾値電圧を電圧Ｖth（例えば、３ボルト）と表す。駆動トランジスタＴＲDのゲート電極と他方のソース／ドレイン領域（以下、便宜上、ソース領域と呼ぶ場合がある）との間の電位差がＶth以上となり、駆動トランジスタＴＲDはオン状態となる。尚、発光部ＥＬＰのカソード電極は、電圧ＶCat（例えば、０ボルト）が印加される給電線ＰＳ２に接続されている。
【０００６】
次いで、［期間−ＴＰ（２）2’］において、閾値電圧キャンセル処理が行われる。即ち、書込みトランジスタＴＲWのオン状態を維持したまま、電源部１００の電圧を第２ノード初期化電圧ＶCC-Lから駆動電圧ＶCC-H（例えば、２０ボルト）に切り替える。その結果、第１ノードＮＤ1の電位から駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。即ち、浮遊状態の第２ノードＮＤ2の電位は上昇する。そして、駆動トランジスタＴＲDのゲート電極とソース領域との間の電位差がＶthに達すると、駆動トランジスタＴＲDがオフ状態となる。この状態にあっては、第２ノードＮＤ2の電位は、概ね（ＶOfs−Ｖth）である。
【０００７】
その後、［期間−ＴＰ（２）3’］において、書込みトランジスタＴＲWをオフ状態とする。そして、データ線ＤＴＬの電圧を映像信号に相当する電圧［発光部ＥＬＰにおける輝度を制御するための映像信号（駆動信号、輝度信号）ＶSig_m］とする。
【０００８】
次いで、［期間−ＴＰ（２）4’］において、書込み処理を行う。具体的には、走査線ＳＣＬをハイレベルとすることによって書込みトランジスタＴＲWをオン状態とする。その結果、第１ノードＮＤ1の電位は、映像信号ＶSig_mへと上昇する。
【０００９】
ここで、容量部Ｃ1の値を値ｃ1とし、発光部ＥＬＰの容量ＣELの値を値ｃELとする。そして、駆動トランジスタＴＲDのゲート電極と他方のソース／ドレイン領域との間の寄生容量の値をｃgsとする。駆動トランジスタＴＲDのゲート電極の電位がＶOfsからＶSig_m（＞ＶOfs）に変化したとき、容量部Ｃ1の両端の電位（換言すれば、第１ノードＮＤ1と第２ノードＮＤ2の電位）は、原則として、変化する。即ち、駆動トランジスタＴＲDのゲート電極の電位（＝第１ノードＮＤ1の電位）の変化分（ＶSig_m−ＶOfs）に基づく電荷が、容量部Ｃ1、発光部ＥＬＰの容量ＣEL、駆動トランジスタＴＲDのゲート電極と他方のソース／ドレイン領域との間の寄生容量に振り分けられる。然るに、値ｃELが、値ｃ1及び値ｃgsと比較して十分に大きな値であれば、駆動トランジスタＴＲDのゲート電極の電位の変化分（ＶSig_m−ＶOfs）に基づく駆動トランジスタＴＲDの他方のソース／ドレイン領域（第２ノードＮＤ2）の電位の変化は小さい。そして、一般に、発光部ＥＬＰの容量ＣELの値ｃELは、容量部Ｃ1の値ｃ1及び駆動トランジスタＴＲDの寄生容量の値ｃgsよりも大きい。そこで、説明の便宜のため、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化は考慮せずに説明を行う。尚、図４に示した駆動のタイミングチャートは、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化を考慮せずに示した。
【００１０】
上述した動作にあっては、駆動トランジスタＴＲDの一方のソース／ドレイン領域に電源部１００から電圧ＶCC-Hが印加された状態で、駆動トランジスタＴＲDのゲート電極に映像信号ＶSig_mが印加される。このため、図４に示すように、［期間−ＴＰ（２）4’］において第２ノードＮＤ2の電位が上昇する。この電位の上昇量ΔＶ（電位補正値）については後述する。駆動トランジスタＴＲDのゲート電極（第１ノードＮＤ1）の電位をＶgとし、他方のソース／ドレイン領域（第２ノードＮＤ2）の電位をＶsとしたとき、上述した第２ノードＮＤ2の電位の上昇量ΔＶを考慮しなければ、Ｖgの値、Ｖsの値は以下のとおりとなる。第１ノードＮＤ1と第２ノードＮＤ2の電位差、即ち、駆動トランジスタＴＲDのゲート電極と、ソース領域として働く他方のソース／ドレイン領域との間の電位差Ｖgsは、以下の式（Ａ）で表すことができる。
【００１１】
Ｖg ＝ＶSig_m
Ｖs ≒ＶOfs−Ｖth
Ｖgs≒ＶSig_m−（ＶOfs−Ｖth）    （Ａ）
【００１２】
即ち、駆動トランジスタＴＲDに対する書込み処理において得られたＶgsは、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSig_m、駆動トランジスタＴＲDの閾値電圧Ｖth、及び、駆動トランジスタＴＲDのゲート電極の電位を初期化するための電圧ＶOfsのみに依存している。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【００１３】
次いで、移動度補正処理について簡単に説明する。上述した動作にあっては、書込み処理において、駆動トランジスタＴＲDの特性（例えば、移動度μの大小等）に応じて駆動トランジスタＴＲDの他方のソース／ドレイン領域の電位（即ち、第２ノードＮＤ2の電位）を変化させる移動度補正処理が併せて行われる。
【００１４】
上述したように、駆動トランジスタＴＲDの一方のソース／ドレイン領域に電源部１００から電圧ＶCC-Hが印加された状態で、駆動トランジスタＴＲDのゲート電極に映像信号ＶSig_mが印加される。ここで、図４に示すように、［期間−ＴＰ（２）4’］において第２ノードＮＤ2の電位が上昇する。その結果、駆動トランジスタＴＲDの移動度μの値が大きい場合、駆動トランジスタＴＲDのソース領域における電位の上昇量ΔＶ（電位補正値）は大きくなり、駆動トランジスタＴＲDの移動度μの値が小さい場合、駆動トランジスタＴＲDのソース領域における電位の上昇量ΔＶ（電位補正値）は小さくなる。駆動トランジスタＴＲDのゲート電極とソース領域との間の電位差Ｖgsは、式（Ａ）から以下の式（Ｂ）のように変形される。尚、［期間−ＴＰ（２）4’］の全時間（ｔ0）は、有機ＥＬ表示装置の設計の際、設計値として予め決定しておけばよい。
【００１５】
Ｖgs≒ＶSig_m−（ＶOfs−Ｖth）−ΔＶ    （Ｂ）
【００１６】
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。そして、その後の［期間−ＴＰ（２）5’］の始期において、走査線ＳＣＬからの信号により書込みトランジスタＴＲWをオフ状態とすることにより第１ノードＮＤ1を浮遊状態とする。駆動トランジスタＴＲDの一方のソース／ドレイン領域（以下、便宜上、ドレイン領域と呼ぶ場合がある）には、電源部１００から電圧ＶCC-Hが印加された状態にある。従って、以上の結果として、第２ノードＮＤ2の電位が上昇し、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタＴＲDのゲート電極に生じ、第１ノードＮＤ1の電位も上昇する。駆動トランジスタＴＲDのゲート電極とソース領域との間の電位差Ｖgsは、基本的には、式（Ｂ）の値を保持する。また、発光部ＥＬＰを流れる電流は、駆動トランジスタＴＲDのドレイン領域からソース領域へと流れるドレイン電流Ｉdsである。駆動トランジスタＴＲDが飽和領域において理想的に動作するとすれば、ドレイン電流Ｉdsは、以下の式（Ｃ）で表すことができる。発光部ＥＬＰはドレイン電流Ｉdsの値に応じた輝度で発光する。尚、係数ｋについては後述する。
【００１７】
Ｉds＝ｋ・μ・（Ｖgs−Ｖth）2
＝ｋ・μ・（ＶSig_m−ＶOfs−ΔＶ）2    （Ｃ）
【００１８】
そして、図４に示す［期間−ＴＰ（２）5’］を発光期間とし、［期間−ＴＰ（２）6’］の始期から次の発光期間までの間を非発光状態の期間（以下、単に、非発光期間と呼ぶ場合がある）とする。具体的には、［期間−ＴＰ（２）6’］の始期において、電源部１００の電圧ＶCC-Hを電圧ＶCC-Lに切り替え、次の期間［期間−ＴＰ（２）1’］（図４においては、［期間−ＴＰ（２）+1’］と示す）の終期まで維持する。これにより、［期間−ＴＰ（２）6’］の始期から、次の［期間−ＴＰ（２）+5’］の始期までの間が非発光期間となる。
【００１９】
以上に概要を説明した２Ｔｒ／１Ｃ駆動回路の動作についても、後に詳しく説明する。
【先行技術文献】
【特許文献】
【００２０】
【特許文献１】特開２００７−３１０３１１号公報
【発明の概要】
【発明が解決しようとする課題】
【００２１】
上述した駆動方法にあっては、発光期間における駆動トランジスタのゲート電極の電位は、ソース／ドレイン領域間のチャネル形成領域の電位よりも高い状態にある。また、非発光期間の大部分においても、駆動トランジスタのゲート電極の電位は、ソース／ドレイン領域間のチャネル形成領域の電位よりも高い状態にある。従って、例えば上述した駆動方法で有機ＥＬ表示装置を構成する発光部を駆動すると、駆動トランジスタの特性は経時変化によりエンハンスメント側にシフトするといった傾向が認められる。上述した説明においては、発光期間において所謂ブートストラップ回路と同様の現象（ブートストラップ動作）が理想的に起こるとして説明した。しかしながら、実際には、駆動トランジスタの特性がエンハンスメント側にシフトすることにより、ブートストラップ動作において、第１ノードと第２ノードの間の電位差が変化するといった現象が起こる。この現象は、有機エレクトロルミネッセンス表示装置が輝度の経時変化を起こす一因となる。
【００２２】
従って、本発明の目的は、駆動トランジスタの特性が経時変化によりエンハンスメント側にシフトする程度を軽減することができる有機エレクトロルミネッセンス発光部の駆動方法を提供することにある。
【課題を解決するための手段】
【００２３】
上記の目的を達成するための本発明の有機エレクトロルミネッセンス発光部の駆動方法は、書込みトランジスタ、駆動トランジスタ、及び、容量部を備えており、
駆動トランジスタにおいては、
（Ａ−１）一方のソース／ドレイン領域は、電源部に接続されており、
（Ａ−２）他方のソース／ドレイン領域は、有機エレクトロルミネッセンス発光部に備えられたアノード電極に接続され、且つ、容量部の一方の電極に接続されており、第２ノードを構成し、
（Ａ−３）ゲート電極は、書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、容量部の他方の電極に接続されており、第１ノードを構成し、
書込みトランジスタにおいては、
（Ｂ−１）一方のソース／ドレイン領域は、データ線に接続されており、
（Ｂ−２）ゲート電極は、走査線に接続されている、
駆動回路を用いて、
（ａ）第２ノードと有機エレクトロルミネッセンス発光部に備えられたカソード電極との間の電位差が有機エレクトロルミネッセンス発光部の閾値電圧を超えないように、第２ノードに所定の中間電圧を印加して第２ノードの電位を設定した後、電源部から駆動トランジスタの一方のソース／ドレイン領域に駆動電圧が印加されている状態で駆動トランジスタをオフ状態に保つ工程、
を備えている有機エレクトロルミネッセンス発光部の駆動方法である。
【発明の効果】
【００２４】
本発明の有機エレクトロルミネッセンス発光部の駆動方法にあっては、工程（ａ）を備えている。この工程（ａ）は非発光期間に対応し、駆動トランジスタのゲート電極の電位は、ソース／ドレイン領域間のチャネル形成領域の電位よりも低い状態にある。これにより、駆動トランジスタのゲート電極とチャネル形成領域との電位関係は、発光期間と非発光期間とでは逆になるので、経時変化により駆動トランジスタの特性がエンハンスメント側にシフトするといった傾向が軽減される。また、工程（ａ）にあっては、第２ノードに所定の中間電圧を印加して第２ノードの電位を設定するので、走査期間の短い表示装置においても支障なく駆動することができる。
【図面の簡単な説明】
【００２５】
【図１】図１は、実施例１に係る有機エレクトロルミネッセンス表示装置の概念図である。
【図２】図２は、駆動回路を含む有機エレクトロルミネッセンス表示素子の等価回路図である。
【図３】図３は、有機エレクトロルミネッセンス表示装置の模式的な一部断面図である。
【図４】図４は、参考例に係る有機エレクトロルミネッセンス発光部の駆動のタイミングチャートの模式図である。
【図５】図５の（Ａ）乃至（Ｆ）は、有機エレクトロルミネッセンス表示素子の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図６】図６の（Ａ）及び（Ｂ）は、図５の（Ｆ）に引き続き、有機エレクトロルミネッセンス表示素子の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図７】図７は、実施例１に係る有機エレクトロルミネッセンス発光部の駆動のタイミングチャートの模式図である。
【図８】図８の（Ａ）乃至（Ｆ）は、有機エレクトロルミネッセンス表示素子の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図９】図９の（Ａ）乃至（Ｃ）は、図８の（Ｆ）に引き続き、有機エレクトロルミネッセンス表示素子の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図１０】図１０は、実施例２に係る有機エレクトロルミネッセンス発光部の駆動のタイミングチャートの模式図である。
【図１１】図１１の（Ａ）乃至（Ｆ）は、有機エレクトロルミネッセンス表示素子の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図１２】図１２の（Ａ）乃至（Ｅ）は、図１１の（Ｆ）に引き続き、有機エレクトロルミネッセンス表示素子の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図１３】図１３は、実施例３に係る有機エレクトロルミネッセンス表示装置の概念図である。
【図１４】図１４は、駆動回路を含む有機エレクトロルミネッセンス表示素子の等価回路図である。
【図１５】図１５は、実施例３に係る有機エレクトロルミネッセンス発光部の駆動のタイミングチャートの模式図である。
【図１６】図１６の（Ａ）乃至（Ｆ）は、有機エレクトロルミネッセンス表示素子の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図１７】図１７の（Ａ）乃至（Ｃ）は、図１６の（Ｆ）に引き続き、有機エレクトロルミネッセンス表示素子の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図１８】図１８は、実施例４に係る有機エレクトロルミネッセンス発光部の駆動のタイミングチャートの模式図である。
【図１９】図１９の（Ａ）乃至（Ｅ）は、有機エレクトロルミネッセンス表示素子の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図２０】図２０は、実施例５に係る有機エレクトロルミネッセンス表示装置の概念図である。
【図２１】図２１は、駆動回路を含む有機エレクトロルミネッセンス表示素子の等価回路図である。
【図２２】図２２の（Ａ）乃至（Ｃ）は、有機エレクトロルミネッセンス表示素子の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図２３】図２３は、駆動回路を含む有機エレクトロルミネッセンス表示素子の等価回路図である。
【発明を実施するための形態】
【００２６】
以下、図面を参照して、実施例に基づき本発明を説明する。尚、説明は以下の順序で行う。
１．本発明の有機エレクトロルミネッセンス発光部の駆動方法についてのより詳しい説明
２．各実施例において用いられる有機エレクトロルミネッセンス表示装置の概要の説明
３．実施例１  （２Ｔｒ／１Ｃ駆動回路の態様）
４．実施例２  （２Ｔｒ／１Ｃ駆動回路の態様）
５．実施例３  （３Ｔｒ／１Ｃ駆動回路の態様）
６．実施例４  （３Ｔｒ／１Ｃ駆動回路の態様）
７．実施例５  （４Ｔｒ／１Ｃ駆動回路の態様）
【００２７】
〈本発明の有機エレクトロルミネッセンス発光部の駆動方法についてのより詳しい説明〉
上述した本発明の有機エレクトロルミネッセンス発光部の駆動方法にあっては、
（ｂ）走査線からの信号によりオン状態とされた書込みトランジスタを介して、データ線から映像信号を第１ノードに印加する書込み処理を行い、次いで、
（ｃ）走査線からの信号により書込みトランジスタをオフ状態とすることにより第１ノードを浮遊状態とし、
（ｄ）電源部から駆動トランジスタの一方のソース／ドレイン領域に駆動電圧を印加することにより、駆動トランジスタを介して第１ノードと第２ノードとの間の電位差の値に応じた電流を有機エレクトロルミネッセンス発光部に流す、
工程を備えており、
工程（ｂ）乃至工程（ｄ）までの一連の工程をくり返して行うと共に、工程（ｄ）と次の工程（ｂ）との間に、前記工程（ａ）を行う構成とすることができる。
【００２８】
上述した好ましい構成を含む本発明の有機エレクトロルミネッセンス発光部の駆動方法にあっては、前記工程（ｂ）の前に、（ｂ−１）第１ノード初期化電圧を第１ノードに印加し、第２ノード初期化電圧を第２ノードに印加し、以て、第１ノードと第２ノードとの間の電位差が駆動トランジスタの閾値電圧を超え、且つ、第２ノードと有機エレクトロルミネッセンス発光部に備えられたカソード電極との間の電位差が有機エレクトロルミネッセンス発光部の閾値電圧を超えないように、第１ノードの電位及び第２ノードの電位を初期化する前処理を行い、次いで、（ｂ−２）第１ノードの電位を保った状態で、第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に向かって第２ノードの電位を変化させる閾値電圧キャンセル処理を行う構成とすることができる。
【００２９】
上述した好ましい構成を含む本発明の有機エレクトロルミネッセンス発光部の駆動方法にあっては、前記工程（ａ）は、第２ノードに所定の中間電圧を印加して第２ノードの電位を設定した後、第１ノード初期化電圧を第１ノードに印加し、次いで、第１ノードを浮遊状態とすることにより駆動トランジスタをオフ状態に保つと共に、電源部から駆動トランジスタの一方のソース／ドレイン領域に駆動電圧を印加する工程である構成とすることができる。
【００３０】
この場合において、前記工程（ａ）において、駆動トランジスタを介して、電源部から第２ノードに所定の中間電圧を印加して第２ノードの電位を設定する構成とすることができる。あるいは又、駆動回路は、更に、第１トランジスタを備えており、第１トランジスタにおいては、（Ｃ−１）他方のソース／ドレイン領域は、第２ノードに接続されており、（Ｃ−２）ゲート電極は、第１トランジスタ制御線に接続されており、前記工程（ａ）において、第１トランジスタ制御線からの信号によりオン状態とされた第１トランジスタを介して、第２ノードに所定の中間電圧を印加して第２ノードの電位を設定する構成とすることができる。更には、前記工程（ａ）において、走査線からの信号によりオン状態とされた書込みトランジスタを介して、データ線から第１ノード初期化電圧を第１ノードに印加する構成とすることができる。
【００３１】
上述した各種の好ましい構成を含む本発明の有機エレクトロルミネッセンス発光部の駆動方法にあっては、前記工程（ｂ−１）において、走査線からの信号によりオン状態とされた書込みトランジスタを介して、データ線から第１ノード初期化電圧を第１ノードに印加する構成とすることができる。あるいは又、前記工程（ｂ−１）において、駆動トランジスタを介して、電源部から第２ノード初期化電圧を第２ノードに印加する構成とすることができる。更には、駆動回路は、更に、第１トランジスタを備えており、第１トランジスタにおいては、（Ｃ−１）他方のソース／ドレイン領域は、第２ノードに接続されており、（Ｃ−２）ゲート電極は、第１トランジスタ制御線に接続されており、前記工程（ｂ−１）において、第１トランジスタ制御線からの信号によりオン状態とされた第１トランジスタを介して、第２ノードに第２ノード初期化電圧を印加する構成とすることができる。
【００３２】
上述した各種の好ましい構成を含む本発明の有機エレクトロルミネッセンス発光部の駆動方法にあっては、前記工程（ｂ−２）において、走査線からの信号によりオン状態とされた書込みトランジスタを介して、データ線から第１ノード初期化電圧を第１ノードに印加した状態を維持し、以て、第１ノードの電位を保った状態とする構成とすることができる。あるいは又、前記工程（ｂ−２）において、電源部から駆動トランジスタの一方のソース／ドレイン領域に駆動電圧を印加し、以て、第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に向かって第２ノードの電位を変化させる構成とすることができる。
【００３３】
以上に説明した各種の好ましい構成を含む本発明の有機エレクトロルミネッセンス発光部の駆動方法（以下、これらを単に、本発明の駆動方法あるいは本発明と呼ぶ場合がある）にあっては、工程（ｂ）において、駆動トランジスタの一方のソース／ドレイン領域に駆動電圧を印加した状態で、データ線から映像信号を印加する構成とすることができる。これにより、書込み処理と同時に、駆動トランジスタの特性に応じて第２ノードの電位を上昇させる移動度補正処理が行われる。移動度補正処理の詳細については後述する。
【００３４】
本発明に用いられる有機エレクトロルミネッセンス表示装置（以下、単に、有機ＥＬ表示装置と呼ぶ場合がある）にあっては、所謂モノクロ表示の構成であってもよいし、カラー表示の構成であってもよい。例えば、１つの画素は複数の副画素から構成されている構成、具体的には、１つの画素は、赤色発光副画素、緑色発光副画素、青色発光副画素の３つの副画素から構成されている、カラー表示の構成とすることができる。更には、これらの３種の副画素に更に１種類あるいは複数種類の副画素を加えた１組（例えば、輝度向上のために白色光を発光する副画素を加えた１組、色再現範囲を拡大するために補色を発光する副画素を加えた１組、色再現範囲を拡大するためにイエローを発光する副画素を加えた１組、色再現範囲を拡大するためにイエロー及びシアンを発光する副画素を加えた１組）から構成することもできる。
【００３５】
有機ＥＬ表示装置の画素（ピクセル）の値として、ＶＧＡ（６４０，４８０）、Ｓ−ＶＧＡ（８００，６００）、ＸＧＡ（１０２４，７６８）、ＡＰＲＣ（１１５２，９００）、Ｓ−ＸＧＡ（１２８０，１０２４）、Ｕ−ＸＧＡ（１６００，１２００）、ＨＤ−ＴＶ（１９２０，１０８０）、Ｑ−ＸＧＡ（２０４８，１５３６）の他、（１９２０，１０３５）、（７２０，４８０）、（１２８０，９６０）等、画像表示用解像度の幾つかを例示することができるが、これらの値に限定するものではない。
【００３６】
有機ＥＬ表示装置にあっては、走査回路、信号出力回路等の各種の回路、走査線、データ線等の各種の配線、電源部、有機エレクトロルミネッセンス発光部（以下、単に、発光部と呼ぶ場合がある）の構成、構造は、周知の構成、構造とすることができる。具体的には、発光部は、例えば、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極等から構成することができる。
【００３７】
駆動回路を構成するトランジスタとして、ｎチャネル型の薄膜トランジスタ（ＴＦＴ）を挙げることができる。駆動回路を構成するトランジスタは、エンハンスメント型であってもよいし、デプレッション型であってもよい。ｎチャネル型のトランジスタにあってはＬＤＤ構造（Lightly Doped Drain構造）が形成されていてもよい。場合によっては、ＬＤＤ構造は非対称に形成されていてもよい。例えば、駆動トランジスタに大きな電流が流れるのは有機エレクトロルミネッセンス表示素子（以下、単に、有機ＥＬ表示素子と呼ぶ場合がある）の発光時であるので、発光時においてドレイン領域側となる一方のソース／ドレイン領域側にのみＬＤＤ構造を形成した構成とすることもできる。尚、例えば、書込みトランジスタ等にｐチャネル型の薄膜トランジスタを用いてもよい。
【００３８】
駆動回路を構成する容量部は、一方の電極、他方の電極、及び、これらの電極に挟まれた誘電体層（絶縁層）から構成することができる。駆動回路を構成する上述したトランジスタ及び容量部は、或る平面内に形成され（例えば、支持体上に形成され）、発光部は、例えば、層間絶縁層を介して、駆動回路を構成するトランジスタ及び容量部の上方に形成されている。また、駆動トランジスタの他方のソース／ドレイン領域は、発光部に備えられたアノード電極に、例えば、コンタクトホールを介して接続されている。尚、半導体基板等にトランジスタを形成した構成であってもよい。
【００３９】
以下、図面を参照して、実施例に基づき本発明を説明するが、それに先立ち、各実施例において用いられる有機ＥＬ表示装置の概要を説明する。
【００４０】
〈各実施例において用いられる有機ＥＬ表示装置の概要〉
各実施例での使用に適した有機ＥＬ表示装置は、複数の画素を備えた有機ＥＬ表示装置である。１つの画素は複数の副画素（各実施例にあっては、３つの副画素である赤色発光副画素、緑色発光副画素、青色発光副画素）から構成されている。各副画素は、駆動回路１１と、この駆動回路１１に接続された発光部（発光部ＥＬＰ）とが積層された構造を有する有機ＥＬ表示素子１０から構成されている。
【００４１】
実施例１及び実施例２に係る有機ＥＬ表示装置の概念図を図１に示す。実施例３及び実施例４に係る有機ＥＬ表示装置の概念図を図１３に示し、実施例５に係る有機ＥＬ表示装置の概念図を図２０に示す。
【００４２】
図２には、２トランジスタ／１容量部から基本的に構成された駆動回路（２Ｔｒ／１Ｃ駆動回路と呼ぶ場合がある）を示す。図１４には、３トランジスタ／１容量部から基本的に構成された駆動回路（３Ｔｒ／１Ｃ駆動回路と呼ぶ場合がある）を示す。図２１には、４トランジスタ／１容量部から基本的に構成された駆動回路（４Ｔｒ／１Ｃ駆動回路と呼ぶ場合がある）を示す。
【００４３】
ここで、各実施例における有機ＥＬ表示装置は、
（１）走査回路１０１、
（２）信号出力回路１０２、
（３）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列され、それぞれが発光部ＥＬＰ、及び、発光部ＥＬＰを駆動するための駆動回路１１を備えている有機ＥＬ表示素子１０、
（４）走査回路１０１に接続され、第１の方向に延びるＭ本の走査線ＳＣＬ、
（５）信号出力回路１０２に接続され、第２の方向に延びるＮ本のデータ線ＤＴＬ、並びに、
（６）電源部１００、
を備えている。図１、図１３及び図２０においては、３×３個の有機ＥＬ表示素子１０を図示しているが、これは、あくまでも例示に過ぎない。尚、便宜のため、図１、図１３及び図２０においては、図２等に示す給電線ＰＳ２の図示を省略した。
【００４４】
発光部ＥＬＰは、例えば、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極等から成る周知の構成、構造を有する。走査回路１０１、信号出力回路１０２、走査線ＳＣＬ、データ線ＤＴＬ、電源部１００の構成、構造は、周知の構成、構造とすることができる。
【００４５】
駆動回路１１の最小構成要素を説明する。駆動回路１１は、少なくとも、駆動トランジスタＴＲD、書込みトランジスタＴＲW、及び、一対の電極を備えた容量部Ｃ1から構成されている。駆動トランジスタＴＲDは、ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた、ｎチャネル型のＴＦＴから成る。また、書込みトランジスタＴＲWも、ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた、ｎチャネル型のＴＦＴから成る。尚、書込みトランジスタＴＲWがｐチャネル型のＴＦＴから成る構成であってもよい。
【００４６】
ここで、駆動トランジスタＴＲDにおいては、
（Ａ−１）一方のソース／ドレイン領域は、電源部１００に接続されており、
（Ａ−２）他方のソース／ドレイン領域は、発光部ＥＬＰに備えられたアノード電極に接続され、且つ、容量部Ｃ1の一方の電極に接続されており、第２ノードＮＤ2を構成し、
（Ａ−３）ゲート電極は、書込みトランジスタＴＲWの他方のソース／ドレイン領域に接続され、且つ、容量部Ｃ1の他方の電極に接続されており、第１ノードＮＤ1を構成する。
【００４７】
また、書込みトランジスタＴＲWにおいては、
（Ｂ−１）一方のソース／ドレイン領域は、データ線ＤＴＬに接続されており、
（Ｂ−２）ゲート電極は、走査線ＳＣＬに接続されている。
【００４８】
図３に有機ＥＬ表示装置の一部分の模式的な一部断面図を示す。駆動回路１１を構成するトランジスタＴＲD，ＴＲW及び容量部Ｃ1は支持体２０上に形成され、発光部ＥＬＰは、例えば、層間絶縁層４０を介して、駆動回路１１を構成するトランジスタＴＲD，ＴＲW及び容量部Ｃ1の上方に形成されている。また、駆動トランジスタＴＲDの他方のソース／ドレイン領域は、発光部ＥＬＰに備えられたアノード電極に、コンタクトホールを介して接続されている。尚、図３においては、駆動トランジスタＴＲDのみを図示する。その他のトランジスタは隠れて見えない。
【００４９】
より具体的には、駆動トランジスタＴＲDは、ゲート電極３１、ゲート絶縁層３２、半導体層３３に設けられたソース／ドレイン領域３５，３５、及び、ソース／ドレイン領域３５，３５の間の半導体層３３の部分が該当するチャネル形成領域３４から構成されている。一方、容量部Ｃ1は、他方の電極３６、ゲート絶縁層３２の延在部から構成された誘電体層、及び、一方の電極３７（第２ノードＮＤ2に相当する）から成る。ゲート電極３１、ゲート絶縁層３２の一部、及び、容量部Ｃ1を構成する他方の電極３６は、支持体２０上に形成されている。駆動トランジスタＴＲDの一方のソース／ドレイン領域３５は配線３８に接続され、他方のソース／ドレイン領域３５は一方の電極３７に接続されている。駆動トランジスタＴＲD及び容量部Ｃ1等は、層間絶縁層４０で覆われており、層間絶縁層４０上に、アノード電極５１、正孔輸送層、発光層、電子輸送層、及び、カソード電極５３から成る発光部ＥＬＰが設けられている。尚、図面においては、正孔輸送層、発光層、及び、電子輸送層を１層５２で表した。発光部ＥＬＰが設けられていない層間絶縁層４０の部分の上には、第２層間絶縁層５４が設けられ、第２層間絶縁層５４及びカソード電極５３上には透明な基板２１が配置されており、発光層にて発光した光は、基板２１を通過して、外部に出射される。尚、一方の電極３７（第２ノードＮＤ2）とアノード電極５１とは、層間絶縁層４０に設けられたコンタクトホールによって接続されている。また、カソード電極５３は、第２層間絶縁層５４、層間絶縁層４０に設けられたコンタクトホール５６，５５を介して、ゲート絶縁層３２の延在部上に設けられた配線３９に接続されている。
【００５０】
図３等に示す有機ＥＬ表示装置の製造方法を説明する。先ず、支持体２０上に、走査線ＳＣＬ等の各種配線、容量部Ｃ1を構成する電極、半導体層から成るトランジスタ、層間絶縁層、コンタクトホール等を、周知の方法により適宜形成する。次いで、周知の方法により成膜及びパターニングを行い、マトリクス状に配列された発光部ＥＬＰを形成する。そして、上記工程を経た支持体２０と基板２１を対向させ周囲を封止した後、例えば外部の回路との結線を行い、有機ＥＬ表示装置を得ることができる。
【００５１】
各実施例における有機ＥＬ表示装置は、複数の有機ＥＬ表示素子１０（例えば、Ｎ×Ｍ＝１９２０×４８０）を備えている、カラー表示の表示装置である。各有機ＥＬ表示素子１０は副画素を構成すると共に、複数の副画素から成る群によって１画素を構成し、第１の方向、及び、第１の方向とは異なる第２の方向に、２次元マトリクス状に画素が配列されている。１画素は、走査線ＳＣＬの延びる方向に並んだ、赤色を発光する赤色発光副画素、緑色を発光する緑色発光副画素、及び、青色を発光する青色発光副画素の３種類の副画素から構成されている。
【００５２】
有機ＥＬ表示装置は、（Ｎ／３）×Ｍ個の２次元マトリクス状に配列された画素から構成されている。各画素を構成する有機ＥＬ表示素子１０は線順次走査され、表示フレームレートをＦＲ（回／秒）とする。即ち、第ｍ行目（但し、ｍ＝１，２，３・・・，Ｍ）に配列された（Ｎ／３）個の画素（Ｎ個の副画素）のそれぞれを構成する有機ＥＬ表示素子１０が同時に駆動される。換言すれば、１つの行を構成する各有機ＥＬ表示素子１０にあっては、その発光／非発光のタイミングは、それらが属する行単位で制御される。尚、１つの行を構成する各画素について映像信号を書き込む処理は、全ての画素について同時に映像信号を書き込む処理（以下、単に、同時書込み処理と呼ぶ場合がある）であってもよいし、各画素毎に順次映像信号を書き込む処理（以下、単に、順次書込み処理と呼ぶ場合がある）であってもよい。いずれの書込み処理とするかは、有機ＥＬ表示装置の構成に応じて適宜選択すればよい。
【００５３】
上述したように、第１行目乃至第Ｍ行目の有機ＥＬ表示素子１０は線順次走査される。説明の便宜上、各行の有機ＥＬ表示素子１０を走査するために割り当てられた期間を水平走査期間と表す。後述する各実施例において、各水平走査期間には、信号出力回路１０２から第１ノード初期化電圧をデータ線ＤＴＬに印加する期間（以下、初期化期間と呼ぶ）、次いで、信号出力回路１０２から映像信号ＶSigをデータ線ＤＴＬに印加する期間（以下、映像信号期間）とが存在する。
【００５４】
ここで、原則として、第ｍ行、第ｎ列目（但し、ｎ＝１，２，３・・・，Ｎ）に位置する有機ＥＬ表示素子１０に関する駆動、動作を説明するが、係る有機ＥＬ表示素子１０を、以下、第（ｎ，ｍ）番目の有機ＥＬ表示素子１０あるいは第（ｎ，ｍ）番目の副画素と呼ぶ。そして、第ｍ行目に配列された各有機ＥＬ表示素子１０の水平走査期間（第ｍ番目の水平走査期間）が終了するまでに、各種の処理（後述する閾値電圧キャンセル処理、書込み処理、移動度補正処理）が行われる。尚、書込み処理や移動度補正処理は、第ｍ番目の水平走査期間内に行われるが、場合によっては、第（ｍ−ｍ”）番目の水平走査期間から第ｍ番目の水平走査期間に亙り、行われる場合もある。一方、駆動回路の種類によっては、閾値電圧キャンセル処理やこれに伴う前処理を第ｍ番目の水平走査期間より先行して行うことができる。
【００５５】
そして、上述した各種の処理が全て終了した後、第ｍ行目に配列された各有機ＥＬ表示素子１０を構成する発光部を発光させる。尚、上述した各種の処理が全て終了した後、直ちに発光部を発光させてもよいし、所定の期間（例えば、所定の行数分の水平走査期間）が経過した後に発光部を発光させてもよい。この所定の期間は、有機ＥＬ表示装置の仕様や駆動回路の構成等に応じて、適宜設定することができる。尚、以下の説明においては、説明の便宜のため、各種の処理終了後、直ちに発光部を発光させるものとする。そして、第ｍ行目に配列された各有機ＥＬ表示素子１０を構成する発光部の発光状態は、第（ｍ＋ｍ’）行目に配列された各有機ＥＬ表示素子１０の水平走査期間の開始直前まで継続される。ここで、「ｍ’」は、有機ＥＬ表示装置の設計仕様によって決定される。即ち、或る表示フレームの第ｍ行目に配列された各有機ＥＬ表示素子１０を構成する発光部の発光は、第（ｍ＋ｍ’−１）番目の水平走査期間まで継続される。一方、第（ｍ＋ｍ’）番目の水平走査期間の始期から、次の表示フレームにおける第ｍ番目の水平走査期間内において書込み処理や移動度補正処理が完了するまで、第ｍ行目に配列された各有機ＥＬ表示素子１０を構成する発光部は、原則として非発光状態を維持する。上述した非発光状態の期間（以下、単に、非発光期間と呼ぶ場合がある）を設けることにより、アクティブマトリクス駆動に伴う残像ボケが低減され、動画品位をより優れたものとすることができる。但し、各副画素（有機ＥＬ表示素子１０）の発光状態／非発光状態は、以上に説明した状態に限定するものではない。また、水平走査期間の時間長は、（１／ＦＲ）×（１／Ｍ）秒未満の時間長である。（ｍ＋ｍ’）の値がＭを超える場合、超えた分の水平走査期間は、次の表示フレームにおいて処理される。
【００５６】
１つのトランジスタの有する２つのソース／ドレイン領域において、「一方のソース／ドレイン領域」という用語を、電源部に接続された側のソース／ドレイン領域といった意味において使用する場合がある。また、トランジスタがオン状態にあるとは、ソース／ドレイン領域間にチャネルが形成されている状態を意味する。係るトランジスタの一方のソース／ドレイン領域から他方のソース／ドレイン領域に電流が流れているか否かは問わない。一方、トランジスタがオフ状態にあるとは、ソース／ドレイン領域間にチャネルが形成されていない状態を意味する。また、或るトランジスタのソース／ドレイン領域が他のトランジスタのソース／ドレイン領域に接続されているとは、或るトランジスタのソース／ドレイン領域と他のトランジスタのソース／ドレイン領域とが同じ領域を占めている形態を包含する。更には、ソース／ドレイン領域は、不純物を含有したポリシリコンやアモルファスシリコン等の導電性物質から構成することができるだけでなく、金属、合金、導電性粒子、これらの積層構造、有機材料（導電性高分子）から成る層から構成することができる。また、以下の説明で用いるタイミングチャートにおいて、各期間を示す横軸の長さ（時間長）は模式的なものであり、各期間の時間長の割合を示すものではない。縦軸においても同様である。また、タイミングチャートにおける波形の形状も模式的なものである。
【００５７】
以下、実施例に基づき、本発明を説明する。
【実施例１】
【００５８】
実施例１は、本発明の有機エレクトロルミネッセンス発光部の駆動方法に関する。実施例１にあっては、駆動回路１１は２トランジスタ／１容量部から構成されている。駆動回路１１を含む有機ＥＬ表示素子１０の等価回路図を図２に示す。
【００５９】
先ず、駆動回路や発光部の詳細について説明する。
【００６０】
この駆動回路１１は、書込みトランジスタＴＲW、駆動トランジスタＴＲDの２つのトランジスタから構成され、更には、１つの容量部Ｃ1から構成されている（２Ｔｒ／１Ｃ駆動回路）。
【００６１】
［駆動トランジスタＴＲD］
駆動トランジスタＴＲDの一方のソース／ドレイン領域は、給電線ＰＳ１を介して、電源部１００に接続されている。一方、駆動トランジスタＴＲDの他方のソース／ドレイン領域は、
［１］発光部ＥＬＰのアノード電極、及び、
［２］容量部Ｃ1の一方の電極、
に接続されており、第２ノードＮＤ2を構成する。また、駆動トランジスタＴＲDのゲート電極は、
［１］書込みトランジスタＴＲWの他方のソース／ドレイン領域、及び、
［２］容量部Ｃ1の他方の電極、
に接続されており、第１ノードＮＤ1を構成する。尚、電源部１００から供給される電圧については後述する。
【００６２】
ここで、駆動トランジスタＴＲDは、有機ＥＬ表示素子１０の発光状態においては、以下の式（１）に従ってドレイン電流Ｉdsを流すように駆動される。有機ＥＬ表示素子１０の発光状態においては、駆動トランジスタＴＲDの一方のソース／ドレイン領域はドレイン領域として働き、他方のソース／ドレイン領域はソース領域として働く。説明の便宜のため、以下の説明において、駆動トランジスタＴＲDの一方のソース／ドレイン領域を単にドレイン領域と呼び、他方のソース／ドレイン領域を単にソース領域と呼ぶ場合がある。尚、
μ  ：実効的な移動度
Ｌ  ：チャネル長
Ｗ  ：チャネル幅
Ｖgs：ゲート電極とソース領域との間の電位差
Ｖth：閾値電圧
Ｃox：（ゲート絶縁層の比誘電率）×（真空の誘電率）／（ゲート絶縁層の厚さ）
ｋ≡（１／２）・（Ｗ／Ｌ）・Ｃox
とする。
【００６３】
Ｉds＝ｋ・μ・（Ｖgs−Ｖth）2    （１）
【００６４】
このドレイン電流Ｉdsが有機ＥＬ表示素子１０の発光部ＥＬＰを流れることで、有機ＥＬ表示素子１０の発光部ＥＬＰが発光する。更には、このドレイン電流Ｉdsの値の大小によって、有機ＥＬ表示素子１０の発光部ＥＬＰにおける発光状態（輝度）が制御される。
【００６５】
［書込みトランジスタＴＲW］
書込みトランジスタＴＲWの他方のソース／ドレイン領域は、上述のとおり、駆動トランジスタＴＲDのゲート電極に接続されている。一方、書込みトランジスタＴＲWの一方のソース／ドレイン領域は、データ線ＤＴＬに接続されている。そして、信号出力回路１０２からデータ線ＤＴＬを介して、発光部ＥＬＰにおける輝度を制御するための映像信号（駆動信号、輝度信号）ＶSigや、後述する第１ノード初期化電圧が、一方のソース／ドレイン領域に供給される。尚、データ線ＤＴＬを介して、他の種々の信号・電圧（例えば、プリチャージ駆動のための信号や各種の基準電圧等）が、一方のソース／ドレイン領域に供給されてもよい。また、書込みトランジスタＴＲWのオン／オフ動作は、書込みトランジスタＴＲWのゲート電極に接続された走査線ＳＣＬからの信号、具体的には、走査回路１０１からの信号によって制御される。
【００６６】
［発光部ＥＬＰ］
発光部ＥＬＰのアノード電極は、上述のとおり、駆動トランジスタＴＲDのソース領域に接続されている。一方、発光部ＥＬＰのカソード電極は、電圧ＶCatが印加される給電線ＰＳ２に接続されている。発光部ＥＬＰの寄生容量を符号ＣELで表す。また、発光部ＥＬＰの発光に必要とされる閾値電圧をＶth-ELとする。即ち、発光部ＥＬＰのアノード電極とカソード電極との間にＶth-EL以上の電圧が印加されると、発光部ＥＬＰは発光する。
【００６７】
以下の説明において、電圧あるいは電位の値を以下のとおりとするが、これは、あくまでも説明のための値であり、これらの値に限定されるものではない。後述する他の実施例においても同様である。
【００６８】
ＶSig  ：発光部ＥＬＰにおける輝度を制御するための映像信号
・・・０ボルト〜１０ボルト
ＶCC-H ：発光部ＥＬＰに電流を流すための駆動電圧
・・・２０ボルト
ＶCC-M ：中間電圧
・・・２ボルト
ＶCC-L ：第２ノード初期化電圧
・・・−１０ボルト
ＶOfs  ：駆動トランジスタＴＲDのゲート電極の電位（第１ノードＮＤ1の電位）を初期
化するための第１ノード初期化電圧
・・・０ボルト
Ｖth   ：駆動トランジスタＴＲDの閾値電圧の設計値
・・・３ボルト
ＶCat  ：発光部ＥＬＰのカソード電極に印加される電圧
・・・０ボルト
Ｖth-EL：発光部ＥＬＰの閾値電圧
・・・３ボルト
【００６９】
先ず、発明の理解を助けるために、実施例１に係る有機ＥＬ表示装置を用いた、参考例の駆動方法の動作と、その場合の問題点について説明する。参考例に係る発光部ＥＬＰの駆動のタイミングチャートを模式的に図４に示し、各トランジスタのオン／オフ状態等を模式的に図５の（Ａ）乃至（Ｆ）、及び、図６の（Ａ）及び（Ｂ）に示す。
【００７０】
参考例における発光部ＥＬＰの駆動方法は、上述した駆動回路１１を用いて、
（ａ’）第１ノードＮＤ1と第２ノードＮＤ2との間の電位差が駆動トランジスタＴＲDの閾値電圧Ｖthを超え、且つ、第２ノードＮＤ2と発光部ＥＬＰに備えられたカソード電極との間の電位差が発光部ＥＬＰの閾値電圧Ｖth-ELを超えないように、第１ノードＮＤ1の電位及び第２ノードＮＤ2の電位を初期化する前処理を行い、次いで、
（ｂ’）第１ノードＮＤ1の電位を保った状態で、第１ノードＮＤ1の電位から駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって第２ノードＮＤ2の電位を変化させる閾値電圧キャンセル処理を行い、その後、
（ｃ’）走査線ＳＣＬからの信号によりオン状態とされた書込みトランジスタＴＲWを介して、データ線ＤＴＬから映像信号ＶSigを第１ノードＮＤ1に印加する書込み処理を行い、次いで、
（ｄ’）走査線ＳＣＬからの信号により書込みトランジスタＴＲWをオフ状態とすることにより第１ノードＮＤ1を浮遊状態とし、
（ｅ’）電源部１００から駆動トランジスタＴＲDを介して第１ノードＮＤ1と第２ノードＮＤ2との間の電位差の値に応じた電流を発光部ＥＬＰに流すことによって発光部ＥＬＰを駆動した後、
（ｆ’）電源部１００から駆動トランジスタＴＲDを介して第２ノードＮＤ2に第２ノード初期化電圧ＶCC-Lを印加し、発光部ＥＬＰを非発光状態とする、
工程を備えている。
【００７１】
図４に示す［期間−ＴＰ（２）0’］〜［期間−ＴＰ（２）3’］は、書込み処理が行われる［期間−ＴＰ（２）4’］の直前までの動作期間である。そして、［期間−ＴＰ（２）0’］〜［期間−ＴＰ（２）3’］において、第（ｎ，ｍ）番目の有機ＥＬ表示素子１０は原則として非発光状態にある。図４に示すように、［期間−ＴＰ（２）4’］の他、［期間−ＴＰ（２）1’］〜［期間−ＴＰ（２）3’］は第ｍ番目の水平走査期間Ｈmに包含される。
【００７２】
説明の便宜のため、［期間−ＴＰ（２）1’］の始期は、第ｍ番目の水平走査期間Ｈmにおける初期化期間（図４において、データ線ＤＴＬの電位がＶOfsである期間であり、他の水平走査期間においても同様）の始期に一致するとする。同様に、［期間−ＴＰ（２）2’］の終期は、水平走査期間Ｈmにおける初期化期間の終期に一致するとする。また、［期間−ＴＰ（２）3’］の始期は、水平走査期間Ｈmにおける映像信号期間（図４において、データ線ＤＴＬの電位が後述するＶSig_mである期間）の始期に一致するとする。
【００７３】
以下、［期間−ＴＰ（２）0’］〜［期間−ＴＰ（２）+5’］の各期間について説明する。尚、［期間−ＴＰ（２）1’］〜［期間−ＴＰ（２）3’］の各期間の長さは、有機ＥＬ表示装置の設計に応じて適宜設定すればよい。
【００７４】
［期間−ＴＰ（２）0’］（図４、図５の（Ａ）参照）
この［期間−ＴＰ（２）0’］は、例えば、前の表示フレームから現表示フレームにおける動作である。即ち、この［期間−ＴＰ（２）0’］は、前の表示フレームにおける第（ｍ＋ｍ’）番目の水平走査期間の始期から、現表示フレームにおける第（ｍ−１）番目の水平走査期間までの期間である。そして、この［期間−ＴＰ（２）0’］において、第（ｎ，ｍ）番目の有機ＥＬ表示素子１０は、非発光状態にある。［期間−ＴＰ（２）0’］の始期（図示せず）において、電源部１００から供給される電圧が駆動電圧ＶCC-Hから第２ノード初期化電圧ＶCC-Lに切り替えられる。その結果、第２ノードＮＤ2の電位はＶCC-Lまで低下し、発光部ＥＬＰのアノード電極とカソード電極との間に逆方向電圧が印加され、発光部ＥＬＰは非発光状態となる。また、第２ノードＮＤ2の電位低下に倣うように、浮遊状態の第１ノードＮＤ1（駆動トランジスタＴＲDのゲート電極）の電位も低下する。
【００７５】
上述したように、各水平走査期間において、信号出力回路１０２からデータ線ＤＴＬに、第１ノード初期化電圧ＶOfsを印加し、次いで、第１ノード初期化電圧ＶOfsに替えて映像信号ＶSigを印加する。より具体的には、現表示フレームにおける第ｍ番目の水平走査期間Ｈmに対応して、データ線ＤＴＬには、第１ノード初期化電圧ＶOfsが印加され、次いで、第１ノード初期化電圧ＶOfsに替えて第（ｎ，ｍ）番目の副画素に対応する映像信号（便宜のため、ＶSig_mと表す。他の映像信号においても同様である。）が印加される。同様に、第（ｍ＋１）番目の水平走査期間Ｈm+1に対応して、データ線ＤＴＬには、第１ノード初期化電圧ＶOfsが印加され、次いで、第１ノード初期化電圧ＶOfsに替えて第（ｎ，ｍ＋１）番目の副画素に対応する映像信号ＶSig_m+1が印加される。図４においては記載を省略したが、水平走査期間Ｈm，Ｈm+1，Ｈm+m'以外の各水平走査期間においても、データ線ＤＴＬには第１ノード初期化電圧ＶOfsと映像信号ＶSigとが印加される。
【００７６】
［期間−ＴＰ（２）1’］（図４、図５の（Ｂ）参照）
そして、現表示フレームにおける第ｍ番目の水平走査期間Ｈmが開始する。この［期間−ＴＰ（２）1’］において、上記の工程（ａ’）を行う。
【００７７】
具体的には、［期間−ＴＰ（２）1’］の開始時、走査線ＳＣＬをハイレベルとすることによって、書込みトランジスタＴＲWをオン状態とする。信号出力回路１０２からデータ線ＤＴＬに印加される電圧はＶOfsである。（初期化期間）。その結果、第１ノードＮＤ1の電位は、ＶOfs（０ボルト）となる。電源部１００から第２ノード初期化電圧ＶCC-Lを第２ノードＮＤ2に印加しているので、第２ノードＮＤ2の電位はＶCC-L（−１０ボルト）を保持する。
【００７８】
第１ノードＮＤ1と第２ノードＮＤ2との間の電位差は１０ボルトであり、駆動トランジスタＴＲDの閾値電圧Ｖthは３ボルトであるので、駆動トランジスタＴＲDはオン状態である。尚、第２ノードＮＤ2と発光部ＥＬＰに備えられたカソード電極との間の電位差は−１０ボルトであり、発光部ＥＬＰの閾値電圧Ｖth-ELを超えない。これにより、第１ノードＮＤ1の電位及び第２ノードＮＤ2の電位を初期化する前処理が完了する。
【００７９】
［期間−ＴＰ（２）2’］（図４、図５の（Ｃ）参照）
この［期間−ＴＰ（２）2’］において、上記の工程（ｂ’）を行う。
【００８０】
即ち、書込みトランジスタＴＲWのオン状態を維持したまま、電源部１００から供給される電圧を、ＶCC-Lから電圧ＶCC-Hに切り替える。その結果、第１ノードＮＤ1の電位は変化しないが（ＶOfs＝０ボルトを維持）、第１ノードＮＤ1の電位から駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。即ち、浮遊状態の第２ノードＮＤ2の電位が上昇する。説明の便宜のため、［期間−ＴＰ（２）2’］の長さは、第２ノードＮＤ2の電位を充分変化させるのに足りる長さであるとする。
【００８１】
この［期間−ＴＰ（２）2’］が充分長ければ、駆動トランジスタＴＲDのゲート電極と他方のソース／ドレイン領域との間の電位差がＶthに達し、駆動トランジスタＴＲDはオフ状態となる。即ち、浮遊状態の第２ノードＮＤ2の電位が（ＶOfs−Ｖth＝−３ボルト）に近づき、最終的に（ＶOfs−Ｖth）となる。ここで、以下の式（２）が保証されていれば、云い換えれば、式（２）を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。
【００８２】
（ＶOfs−Ｖth）＜（Ｖth-EL＋ＶCat）    （２）
【００８３】
この［期間−ＴＰ（２）2’］にあっては、第２ノードＮＤ2の電位は、最終的に、（ＶOfs−Ｖth）となる。即ち、駆動トランジスタＴＲDの閾値電圧Ｖth、及び、駆動トランジスタＴＲDのゲート電極の電位を初期化するための電圧ＶOfsのみに依存して、第２ノードＮＤ2の電位は決定される。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【００８４】
［期間−ＴＰ（２）3’］（図４、図５の（Ｄ）参照）
この［期間−ＴＰ（２）3’］の始期において、走査線ＳＣＬからの信号により書込みトランジスタＴＲWをオフ状態とする。また、データ線ＤＴＬに印加される電圧が、第１ノード初期化電圧ＶOfsから映像信号ＶSig_mに切り替わる（映像信号期間）。閾値電圧キャンセル処理において駆動トランジスタＴＲDがオフ状態に達しているとすれば、実質上、第１ノードＮＤ1と第２ノードＮＤ2の電位は変化しない。尚、閾値電圧キャンセル処理において駆動トランジスタＴＲDがオフ状態に達していない場合には、［期間−ＴＰ（２）3’］においてブートストラップ動作が生じ、第１ノードＮＤ1と第２ノードＮＤ2の電位は多少上昇する。
【００８５】
［期間−ＴＰ（２）4’］（図４、図５の（Ｅ）参照）
この期間内に、上記の工程（ｃ’）を行う。走査線ＳＣＬからの信号により書込みトランジスタＴＲWをオン状態とする。そして、書込みトランジスタＴＲWを介して、データ線ＤＴＬから映像信号ＶSig_mを第１ノードＮＤ1に印加する。その結果、第１ノードＮＤ1の電位はＶSig_mへと上昇する。駆動トランジスタＴＲDはオン状態である。尚、場合によっては、［期間−ＴＰ（２）3’］において書込みトランジスタＴＲWのオン状態を保った構成とすることもできる。この構成にあっては、［期間−ＴＰ（２）3’］においてデータ線ＤＴＬの電圧が第１ノード初期化電圧ＶOfsから映像信号ＶSig_mに切り替わると直ちに書込み処理が開始される。
【００８６】
ここで、容量部Ｃ1の容量は値ｃ1であり、発光部ＥＬＰの容量ＣELの容量は値ｃELとする。そして、駆動トランジスタＴＲDのゲート電極と他方のソース／ドレイン領域との間の寄生容量を値ｃgsとする。駆動トランジスタＴＲDのゲート電極の電位がＶOfsからＶSig_m（＞ＶOfs）に変化したとき、容量部Ｃ1の両端の電位（第１ノードＮＤ1及び第２ノードＮＤ2の電位）は、原則として、変化する。即ち、駆動トランジスタＴＲDのゲート電極の電位（＝第１ノードＮＤ1の電位）の変化分（ＶSig_m−ＶOfs）に基づく電荷が、容量部Ｃ1、発光部ＥＬＰの容量ＣEL、駆動トランジスタＴＲDのゲート電極と他方のソース／ドレイン領域との間の寄生容量に振り分けられる。然るに、値ｃELが、値ｃ1及び値ｃgsと比較して十分に大きな値であれば、駆動トランジスタＴＲDのゲート電極の電位の変化分（ＶSig_m−ＶOfs）に基づく駆動トランジスタＴＲDの他方のソース／ドレイン領域（第２ノードＮＤ2）の電位の変化は小さい。そして、一般に、発光部ＥＬＰの容量ＣELの容量の値ｃELは、容量部Ｃ1の容量の値ｃ1及び駆動トランジスタＴＲDの寄生容量の値ｃgsよりも大きい。従って、上述した説明においては、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化を考慮していない。また、特段の必要がある場合を除き、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化は考慮せずに説明を行う。他の実施例においても同様である。尚、駆動のタイミングチャートは、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化を考慮せずに示した。
【００８７】
上述した書込み処理にあっては、駆動トランジスタＴＲDの一方のソース／ドレイン領域には電源部１００から駆動電圧ＶCC-Hが印加された状態で、駆動トランジスタＴＲDのゲート電極に映像信号ＶSig_mが印加される。このため、図４に示すように、［期間−ＴＰ（２）4’］において第２ノードＮＤ2の電位が上昇する。この電位の上昇量（図４に示すΔＶ）については後述する。駆動トランジスタＴＲDのゲート電極（第１ノードＮＤ1）の電位をＶg、駆動トランジスタＴＲDの他方のソース／ドレイン領域（第２ノードＮＤ2）の電位をＶsとしたとき、上述した第２ノードＮＤ2の電位の上昇を考慮しなければ、Ｖgの値、Ｖsの値は以下のとおりとなる。第１ノードＮＤ1と第２ノードＮＤ2の電位差、即ち、駆動トランジスタＴＲDのゲート電極とソース領域として働く他方のソース／ドレイン領域との間の電位差Ｖgsは、以下の式（３）で表すことができる。
【００８８】
Ｖg ＝ＶSig_m
Ｖs ≒ＶOfs−Ｖth
Ｖgs≒ＶSig_m−（ＶOfs−Ｖth）      （３）
【００８９】
即ち、駆動トランジスタＴＲDに対する書込み処理において得られたＶgsは、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSig_m、駆動トランジスタＴＲDの閾値電圧Ｖth、及び、駆動トランジスタＴＲDのゲート電極の電位を初期化するための電圧ＶOfsのみに依存している。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【００９０】
次いで、上述した［期間−ＴＰ（２）4’］における第２ノードＮＤ2の電位の上昇について説明する。上述した参考例の駆動方法にあっては、書込み処理において、駆動トランジスタＴＲDの特性（例えば、移動度μの大小等）に応じて駆動トランジスタＴＲDの他方のソース／ドレイン領域の電位（即ち、第２ノードＮＤ2の電位）を上昇させる移動度補正処理が併せて行われる。
【００９１】
駆動トランジスタＴＲDをポリシリコン薄膜トランジスタ等から作製した場合、トランジスタ間で移動度μにばらつきが生ずることは避け難い。従って、移動度μに差異がある複数の駆動トランジスタＴＲDのゲート電極に同じ値の映像信号ＶSigを印加したとしても、移動度μの大きい駆動トランジスタＴＲDを流れるドレイン電流Ｉdsと、移動度μの小さい駆動トランジスタＴＲDを流れるドレイン電流Ｉdsとの間に、差異が生じてしまう。そして、このような差異が生ずると、有機ＥＬ表示装置の画面の均一性（ユニフォーミティ）が損なわれてしまう。
【００９２】
上述した参考例の駆動方法にあっては、駆動トランジスタＴＲDの一方のソース／ドレイン領域には電源部１００から駆動電圧ＶCC-Hが印加された状態で、駆動トランジスタＴＲDのゲート電極に映像信号ＶSig_mが印加される。このため、図４に示すように、［期間−ＴＰ（２）4’］において第２ノードＮＤ2の電位が上昇する。駆動トランジスタＴＲDの移動度μの値が大きい場合、駆動トランジスタＴＲDの他方のソース／ドレイン領域における電位（即ち、第２ノードＮＤ2の電位）の上昇量ΔＶ（電位補正値）は大きくなる。逆に、駆動トランジスタＴＲDの移動度μの値が小さい場合、駆動トランジスタＴＲDの他方のソース／ドレイン領域における電位の上昇量ΔＶ（電位補正値）は小さくなる。ここで、駆動トランジスタＴＲDのゲート電極とソース領域として働く他方のソース／ドレイン領域との間の電位差Ｖgsは、式（３）から以下の式（４）のように変形される。
【００９３】
Ｖgs≒ＶSig_m−（ＶOfs−Ｖth）−ΔＶ      （４）
【００９４】
尚、書き込み処理を実行するための所定の時間（図４においては、［期間−ＴＰ（２）4’］の全時間（ｔ0）は、有機ＥＬ表示装置の設計の際、設計値として予め決定しておけばよい。また、このときの駆動トランジスタＴＲDの他方のソース／ドレイン領域における電位（ＶOfs−Ｖth＋ΔＶ）が以下の式（２’）を満足するように、［期間−ＴＰ（２）4’］の全時間ｔ0は決定されている。そして、これによって、［期間−ＴＰ（２）4’］において、発光部ＥＬＰが発光することはない。更には、この移動度補正処理によって、係数ｋ（≡（１／２）・（Ｗ／Ｌ）・Ｃox）のばらつきの補正も同時に行われる。
【００９５】
（ＶOfs−Ｖth＋ΔＶ）＜（Ｖth-EL＋ＶCat）    （２’）
【００９６】
［期間−ＴＰ（２）5’］（図４、及び、図５の（Ｆ）参照）
以上の操作によって、工程（ａ’）乃至工程（ｃ’）が完了する。その後、この［期間−ＴＰ（２）5’］において、上記の工程（ｄ’）、及び、工程（ｅ’）を行う。即ち、駆動トランジスタＴＲDの一方のソース／ドレイン領域に電源部１００から駆動電圧ＶCC-Hが印加された状態を維持した状態で、走査回路１０１の動作に基づき走査線ＳＣＬをローレベルとし、書込みトランジスタＴＲWをオフ状態とし、第１ノードＮＤ1、即ち、駆動トランジスタＴＲDのゲート電極を浮遊状態とする。従って、以上の結果として、第２ノードＮＤ2の電位は上昇する。
【００９７】
ここで、上述したとおり、駆動トランジスタＴＲDのゲート電極は浮遊状態にあり、しかも、容量部Ｃ1が存在するが故に、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタＴＲDのゲート電極に生じ、第１ノードＮＤ1の電位も上昇する。その結果、駆動トランジスタＴＲDのゲート電極とソース領域として働く他方のソース／ドレイン領域との間の電位差Ｖgsは、式（４）の値を保持する。
【００９８】
また、第２ノードＮＤ2の電位が上昇し、（Ｖth-EL＋ＶCat）を超えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、駆動トランジスタＴＲDのドレイン領域からソース領域へと流れるドレイン電流Ｉdsであるので、式（１）で表すことができる。ここで、式（１）と式（４）から、式（１）は、以下の式（５）にように変形することができる。
【００９９】
Ｉds＝ｋ・μ・（ＶSig_m−ＶOfs−ΔＶ）2    （５）
【０１００】
従って、発光部ＥＬＰを流れる電流Ｉdsは、例えば、ＶOfsを０ボルトに設定したとした場合、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSig_mの値から、駆動トランジスタＴＲDの移動度μに起因した電位補正値ΔＶの値を減じた値の２乗に比例する。云い換えれば、発光部ＥＬＰを流れる電流Ｉdsは、発光部ＥＬＰの閾値電圧Ｖth-EL、及び、駆動トランジスタＴＲDの閾値電圧Ｖthには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖth-ELの影響、及び、駆動トランジスタＴＲDの閾値電圧Ｖthの影響を受けない。そして、第（ｎ，ｍ）番目の有機ＥＬ表示素子１０の輝度は、係る電流Ｉdsに対応した値である。
【０１０１】
しかも、移動度μの大きな駆動トランジスタＴＲDほど、電位補正値ΔＶが大きくなるので、式（４）の左辺のＶgsの値が小さくなる。従って、式（５）において、移動度μの値が大きくとも、（ＶSig_m−ＶOfs−ΔＶ）2の値が小さくなる結果、ドレイン電流Ｉdsを補正することができる。即ち、移動度μの異なる駆動トランジスタＴＲDにおいても、映像信号ＶSigの値が同じであれば、ドレイン電流Ｉdsが略同じとなる結果、発光部ＥＬＰを流れ、発光部ＥＬＰの輝度を制御する電流Ｉdsが均一化される。これにより、移動度μのばらつき（更には、ｋのばらつき）に起因する発光部ＥＬＰの輝度のばらつきを補正することができる。
【０１０２】
そして、発光部ＥＬＰの発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。この第（ｍ＋ｍ’−１）番目の水平走査期間の終期は、［期間−ＴＰ（２）5’］の終期に相当する。ここで、「ｍ’」は、１＜ｍ’＜Ｍの関係を満たし、有機ＥＬ表示装置において所定の値である。換言すれば、発光部ＥＬＰは、第（ｍ＋１）番目の水平走査期間Ｈm+1の始期から第（ｍ＋ｍ’）番目の水平走査期間Ｈm+m'の直前まで駆動され、この期間が発光期間となる。
【０１０３】
［期間−ＴＰ（２）6’］（図４、及び、図６の（Ａ）参照）
次いで、上記の工程（ｆ’）を行い、発光部ＥＬＰを非発光状態とする。
【０１０４】
具体的には、書込みトランジスタＴＲWのオフ状態を保った状態で、［期間−ＴＰ（２）6’］の始期（換言すれば、第（ｍ＋ｍ’）番目の水平走査期間Ｈm+m'の始期）において、電源部１００から供給される電圧を、電圧ＶCC-Hから電圧ＶCC-Lに切り替える。その結果、第２ノードＮＤ2の電位はＶCC-Lまで低下し、発光部ＥＬＰのアノード電極とカソード電極との間に逆方向電圧が印加され、発光部ＥＬＰは非発光状態となる。また、第２ノードＮＤ2の電位低下に倣うように、浮遊状態の第１ノードＮＤ1（駆動トランジスタＴＲDのゲート電極）の電位も低下する。
【０１０５】
そして、上述した非発光状態を、次のフレームにおける第ｍ番目の水平走査期間Ｈmの直前まで継続する。この時点は、図４に示す［期間−ＴＰ（２）+1’］の始期の直前に相当する。このように、非発光期間を設けることにより、アクティブマトリクス駆動に伴う残像ボケが低減され、動画品位をより優れたものとすることができる。例えば、ｍ’＝Ｍ／２と設定すれば、発光期間及び非発光期間の時間長は、それぞれ、１表示フレーム期間の略半分の時間長となる。
【０１０６】
そして、［期間−ＴＰ（２）+1’］以降においては、上述した［期間−ＴＰ（２）1’］乃至［期間−ＴＰ（２）6’］において説明したと同様の工程をくり返して行う（図４、及び、図６の（Ｂ）参照）。即ち、図４に示す［期間−ＴＰ（２）6’］は、次の［期間−ＴＰ（２）0’］に該当する。
【０１０７】
上述した参考例の駆動方法にあっては、発光期間における駆動トランジスタＴＲDのゲート電極の電位は、ソース／ドレイン領域間のチャネル形成領域の電位よりも高い状態にある。また、非発光期間の大部分は図４に示す［期間−ＴＰ（２）6’］で占められており、［期間−ＴＰ（２）6’］においても、駆動トランジスタＴＲDのゲート電極の電位は、ソース／ドレイン領域間のチャネル形成領域の電位よりも高い状態にある。従って、上述した駆動方法で発光部ＥＬＰを駆動すると、駆動トランジスタＴＲDの特性は経時変化によりエンハンスメント側にシフトするといった傾向が認められる。
【０１０８】
例えば、駆動トランジスタＴＲDの閾値電圧Ｖthの値が、設計値である３ボルトから更に３ボルト高くなり、６ボルトであったと仮定する。このとき、［期間−ＴＰ（２）2’］の終期における第２ノードＮＤ2の電位は３ボルト低くなり、−６ボルトとなる。結局、書込み処理が終了した［期間−ＴＰ（２）4’］の終期における第２ノードＮＤ2の電位も、駆動トランジスタＴＲDの閾値電圧Ｖthが３ボルトであるときの電位よりも３ボルト低い電位となる。
【０１０９】
図４の［期間−ＴＰ（２）5’］におけるブートストラップ動作が理想的に行われるならば、［期間−ＴＰ（２）4’］の終期における第１ノードＮＤ1と第２ノードＮＤ2との間の電位差の値は、［期間−ＴＰ（２）5’］においても維持される。ドレイン電流は上記の式（５）で与えられるので、駆動トランジスタＴＲDの特性がエンハンスメント側にシフトしても、表示装置の輝度に影響を与えることはない。
【０１１０】
しかしながら、実際には、ブートストラップ動作において第１ノードＮＤ1の電位が上昇すると、第１ノードＮＤ1の電位の変化量が容量部Ｃ1、容量ＣEL等により分圧されて、第２ノードＮＤ2の電位が上昇する。即ち、第２ノードＮＤ2の電位の上昇量は、第１ノードＮＤ1の電位の上昇量よりも若干小さくなる。換言すれば、ブートストラップ動作により、第１ノードＮＤ1と第２ノードＮＤ2の間の電位差は小さくなる。第１ノードＮＤ1と第２ノードＮＤ2の間の電位差の変化量は、ブートストラップ動作における第１ノードＮＤ1の電位の変化が大きい程大きくなる。
【０１１１】
上述したように、駆動トランジスタＴＲDの閾値電圧Ｖthの値が、設計値である３ボルトから更に３ボルト高い６ボルトであったとき、［期間−ＴＰ（２）4’］の終期における第２ノードＮＤ2の電位も、駆動トランジスタＴＲDの閾値電圧Ｖthが３ボルトであるときの電位よりも３ボルト低い電位となる。これにより、［期間−ＴＰ（２）5’］におけるブートストラップ動作による第２ノードＮＤ2の電位変化量も略３ボルト大きくなる。従って、映像信号ＶSigの値が同じであったとしても、［期間−ＴＰ（２）5’］における第１ノードＮＤ1と第２ノードＮＤ2との間の電位差は、閾値電圧Ｖthが３ボルトの場合にくらべて若干小さくなり、ドレイン電流が減少する。
【０１１２】
以上説明したように、駆動トランジスタＴＲDの特性が経時変化によりエンハンスメント側にシフトすると、結果としてブートストラップ動作において第１ノードＮＤ1と第２ノードＮＤ2との間の電位差が小さくなる。これにより、ドレイン電流が減少し、発光部ＥＬＰの輝度が低下するといった現象を生ずる。
【０１１３】
次いで、実施例１の駆動方法について説明する。実施例１に係る発光部ＥＬＰの駆動のタイミングチャートを模式的に図７に示し、各トランジスタのオン／オフ状態等を模式的に図８の（Ａ）乃至（Ｆ）、及び、図９の（Ａ）乃至（Ｃ）に示す。
【０１１４】
実施例１及び後述する他の実施例における発光部ＥＬＰの駆動方法は、上述した駆動回路１１を用いて、
（ａ）第２ノードＮＤ2と発光部ＥＬＰに備えられたカソード電極との間の電位差が発光部ＥＬＰの閾値電圧Ｖth-ELを超えないように、第２ノードＮＤ2に所定の中間電圧ＶCC-Mを印加して第２ノードＮＤ2の電位を設定した後、電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に駆動電圧ＶCC-Hが印加されている状態で駆動トランジスタＴＲDをオフ状態に保つ工程を備えている。尚、実施例３及び実施例４においては、電圧ＶCC-Hを電圧ＶCCと読み替え、電圧ＶCC-Mを後述する電圧ＶSS-Mと読み替える。以下においても同様である。
【０１１５】
実施例１及び後述する他の実施例における発光部ＥＬＰの駆動方法にあっては、
（ｂ）走査線ＳＣＬからの信号によりオン状態とされた書込みトランジスタＴＲWを介して、データ線ＤＴＬから映像信号ＶSigを第１ノードＮＤ1に印加する書込み処理を行い、次いで、
（ｃ）走査線ＳＣＬからの信号により書込みトランジスタＴＲWをオフ状態とすることにより第１ノードＮＤ1を浮遊状態とし、
（ｄ）電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に駆動電圧ＶCC-Hを印加することにより、駆動トランジスタＴＲDを介して第１ノードＮＤ1と第２ノードＮＤ2との間の電位差の値に応じた電流を発光部ＥＬＰに流す、
工程を備えており、
工程（ｂ）乃至工程（ｄ）までの一連の工程をくり返して行うと共に、工程（ｄ）と次の工程（ｂ）との間に、前記工程（ａ）を行う。
【０１１６】
更には、実施例１及び後述する他の実施例における発光部ＥＬＰの駆動方法にあっては、前記工程（ｂ）の前に、
（ｂ−１）第１ノード初期化電圧を第１ノードＮＤ1に印加し、第２ノード初期化電圧を第２ノードＮＤ2に印加し、以て、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差が駆動トランジスタＴＲDの閾値電圧Ｖthを超え、且つ、第２ノードＮＤ2と発光部ＥＬＰに備えられたカソード電極との間の電位差が発光部ＥＬＰの閾値電圧Ｖth-ELを超えないように、第１ノードＮＤ1の電位及び第２ノードＮＤ2の電位を初期化する前処理を行い、次いで、
（ｂ−２）第１ノードＮＤ1の電位を保った状態で、第１ノードＮＤ1の電位から駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって第２ノードＮＤ2の電位を変化させる閾値電圧キャンセル処理を行う。
【０１１７】
実施例１及び後述する他の実施例における発光部ＥＬＰの駆動方法にあっては、前記工程（ａ）は、第２ノードＮＤ2に所定の中間電圧ＶCC-Mを印加して第２ノードＮＤ2の電位を設定した後、第１ノード初期化電圧を第１ノードＮＤ1に印加し、次いで、第１ノードＮＤ1を浮遊状態とすることにより駆動トランジスタＴＲDをオフ状態に保つと共に、電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に駆動電圧ＶCC-Hを印加する工程である。
【０１１８】
図７に示す［期間−ＴＰ（２）0］〜［期間−ＴＰ（２）3］は、書込み処理が行われる［期間−ＴＰ（２）4］の直前までの動作期間である。そして、［期間−ＴＰ（２）0］〜［期間−ＴＰ（２）4］において、第（ｎ，ｍ）番目の有機ＥＬ表示素子１０は非発光状態にある。図７に示すように、［期間−ＴＰ（２）4］の他、［期間−ＴＰ（２）1］〜［期間−ＴＰ（２）3］は第ｍ番目の水平走査期間Ｈmに包含される。
【０１１９】
説明の便宜のため、［期間−ＴＰ（２）1］の始期は、第ｍ番目の水平走査期間Ｈmにおける初期化期間（図７において、データ線ＤＴＬの電位がＶOfsである期間であり、他の水平走査期間においても同様）の始期に一致するとする。同様に、［期間−ＴＰ（２）2］の終期は、水平走査期間Ｈmにおける初期化期間の終期に一致するとする。また、［期間−ＴＰ（２）3］の始期は、水平走査期間Ｈmにおける映像信号期間（図７において、データ線ＤＴＬの電位がＶSig_mである期間）の始期に一致するとする。
【０１２０】
また、［期間−ＴＰ（２）4］の終期は、第ｍ番目の水平走査期間Ｈmにおける映像信号期間の終期に一致するとする。
【０１２１】
以下、先ず、［期間−ＴＰ（２）0］〜［期間−ＴＰ（２）4］の各期間について説明する。
【０１２２】
［期間−ＴＰ（２）0］（図７、図８の（Ａ）参照）
この［期間−ＴＰ（２）0］は、例えば、前の表示フレームから現表示フレームにおける動作である。即ち、この［期間−ＴＰ（２）0］は、前の表示フレームにおける第（ｍ＋ｍ’）番目の水平走査期間の始期から、現表示フレームにおける第（ｍ−１）番目の水平走査期間までの期間である。そして、この［期間−ＴＰ（２）0］において、第（ｎ，ｍ）番目の有機ＥＬ表示素子１０は、非発光状態にある。［期間−ＴＰ（２）0］の始期（図示せず）において、後述する期間［期間−ＴＰ（２）6A］等において説明する動作が行われる。
【０１２３】
駆動トランジスタＴＲDの一方のソース／ドレイン領域には、電源部１００から駆動電圧ＶCC-H（２０ボルト）が印加されている。しかしながら、第１ノードＮＤ1（駆動トランジスタＴＲDのゲート電極）の電位はＶOfs（０ボルト）であり、第２ノードＮＤ2の電位はＶCC-M（２ボルト）である。従って、第２ノードＮＤ2と発光部ＥＬＰに備えられたカソード電極との間の電位差は発光部ＥＬＰの閾値電圧Ｖth-ELを超えない。また、駆動トランジスタＴＲDのゲート電極と、ソース領域として働く他方のソース／ドレイン領域との間の電位差Ｖgsも駆動トランジスタＴＲDの閾値電圧Ｖthを超えない。第（ｎ，ｍ）番目の有機ＥＬ表示素子１０は、非発光状態にある。
【０１２４】
［期間−ＴＰ（２）1］（図７、図８の（Ｂ）参照）
そして、現表示フレームにおける第ｍ番目の水平走査期間Ｈmが開始する。この［期間−ＴＰ（２）1］において、上記の工程（ｂ−１）を行う。
【０１２５】
実施例１にあっては、駆動トランジスタＴＲDを介して、電源部１００から第２ノード初期化電圧ＶCC-Lを第２ノードＮＤ2に印加し、走査線ＳＣＬからの信号によりオン状態とされた書込みトランジスタＴＲWを介して、データ線ＤＴＬから第１ノード初期化電圧ＶOfsを第１ノードＮＤ1に印加する。
【０１２６】
具体的には、［期間−ＴＰ（２）1］の開始時、走査線ＳＣＬをハイレベルとすることによって、書込みトランジスタＴＲWをオン状態とする。信号出力回路１０２からデータ線ＤＴＬに印加される電圧はＶOfsである（初期化期間）。その結果、第１ノードＮＤ1の電位は、ＶOfs（０ボルト）となる。また、電源部１００からの電圧を駆動電圧ＶCC-Hから第２ノード初期化電圧ＶCC-L（−１０ボルト）に切り替える。駆動トランジスタＴＲDのゲート電極と、ソース領域として働く一方のソース／ドレイン領域との間の電位差Ｖgsは駆動トランジスタＴＲDの閾値電圧Ｖthを超えるので、駆動トランジスタＴＲDを介して、電源部１００から第２ノード初期化電圧ＶCC-Lが第２ノードＮＤ2に印加される。
【０１２７】
第１ノードＮＤ1と第２ノードＮＤ2との間の電位差は１０ボルトであり、駆動トランジスタＴＲDの閾値電圧Ｖthは３ボルトであるので、駆動トランジスタＴＲDはオン状態である。尚、第２ノードＮＤ2と発光部ＥＬＰに備えられたカソード電極との間の電位差は−１０ボルトであり、発光部ＥＬＰの閾値電圧Ｖth-ELを超えない。これにより、第１ノードＮＤ1の電位及び第２ノードＮＤ2の電位を初期化する前処理が完了する。
【０１２８】
［期間−ＴＰ（２）2］（図７、図８の（Ｃ）参照）
この［期間−ＴＰ（２）2］において、上記の工程（ｂ−２）を行う。
【０１２９】
実施例１にあっては、走査線ＳＣＬからの信号によりオン状態とされた書込みトランジスタＴＲWを介して、データ線ＤＴＬから第１ノード初期化電圧ＶOfsを第１ノードＮＤ1に印加した状態を維持し、以て、第１ノードＮＤ1の電位を保った状態とする。また、電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に駆動電圧ＶCC-Hを印加し、以て、第１ノードＮＤ1の電位から駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって第２ノードＮＤ2の電位を変化させる。
【０１３０】
この［期間−ＴＰ（２）2］の動作は、図４及び図５の（Ｃ）を参照して説明した［期間−ＴＰ（２）2’］の動作と同様であるので、説明を省略する。［期間−ＴＰ（２）2］においても、第２ノードＮＤ2の電位は、最終的に、（ＶOfs−Ｖth）となる。即ち、第２ノードＮＤ2の電位は、駆動トランジスタＴＲDの閾値電圧Ｖth、及び、駆動トランジスタＴＲDのゲート電極の電位を初期化するための電圧ＶOfsのみに依存して決定され、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１３１】
［期間−ＴＰ（２）3］（図７、図８の（Ｄ）参照）
この［期間−ＴＰ（２）3］の始期において、走査線ＳＣＬからの信号により書込みトランジスタＴＲWをオフ状態とする。また、データ線ＤＴＬに印加される電圧が、第１ノード初期化電圧ＶOfsから映像信号ＶSig_mに切り替わる（映像信号期間）。
【０１３２】
この［期間−ＴＰ（２）3］の動作は、図４及び図５の（Ｄ）を参照して説明した［期間−ＴＰ（２）3’］の動作と同様である。工程（ｂ−２）において駆動トランジスタＴＲDがオフ状態に達しているとすれば、実質上、第１ノードＮＤ1と第２ノードＮＤ2の電位は変化しない。尚、工程（ｂ−２）において駆動トランジスタＴＲDがオフ状態に達していない場合には、［期間−ＴＰ（２）3］においてブートストラップ動作が生じ、第１ノードＮＤ1と第２ノードＮＤ2の電位は多少上昇する。
【０１３３】
［期間−ＴＰ（２）4］（図７、図８の（Ｅ）参照）
この期間内に、上記の工程（ｂ）を行う。走査線ＳＣＬからの信号により書込みトランジスタＴＲWをオン状態とする。そして、書込みトランジスタＴＲWを介して、データ線ＤＴＬから映像信号ＶSig_mを第１ノードＮＤ1に印加する。
【０１３４】
この［期間−ＴＰ（２）4］の動作は、図４及び図５の（Ｅ）を参照して説明した［期間−ＴＰ（２）4’］の動作と同様であるので説明を省略する。駆動トランジスタＴＲDのゲート電極とソース領域として働く他方のソース／ドレイン領域との間の電位差Ｖgsは、上記の式（４）で与えられる。
【０１３５】
［期間−ＴＰ（２）5］（図７、及び、図８の（Ｆ）参照）
以上の操作によって、工程（ｂ−１）乃至工程（ｂ）が完了する。その後、この［期間−ＴＰ（２）5］において、上記の工程（ｃ）、及び、工程（ｄ）を行う。
【０１３６】
この［期間−ＴＰ（２）5］の動作は、図４及び図５の（Ｆ）を参照して説明した［期間−ＴＰ（２）5］の動作と同様である。駆動トランジスタＴＲDの一方のソース／ドレイン領域に電源部１００から駆動電圧ＶCC-Hが印加された状態を維持した状態で、走査回路１０１の動作に基づき走査線ＳＣＬをローレベルとし、書込みトランジスタＴＲWをオフ状態とし、第１ノードＮＤ1、即ち、駆動トランジスタＴＲDのゲート電極を浮遊状態とする。
【０１３７】
第２ノードＮＤ2の電位は上昇し、ブートストラップ回路におけると同様の現象が駆動トランジスタＴＲDのゲート電極に生じ、第１ノードＮＤ1の電位も上昇する。第２ノードＮＤ2の電位が上昇し、（Ｖth-EL＋ＶCat）を超えるので、発光部ＥＬＰは発光を開始する。発光部ＥＬＰを流れる電流は、駆動トランジスタＴＲDのドレイン領域からソース領域へと流れるドレイン電流Ｉdsであり、上記の式（５）で与えられる。有機ＥＬ表示素子１０は発光状態となり、この状態を、第（ｍ＋ｍ’）番目の水平走査期間Ｈm+m'の直前まで維持する。
【０１３８】
図７に示す期間［期間−ＴＰ（２）+1］以降において、上述した工程（ｂ−１）乃至工程（ｄ）がくり返し行われる。例えば、［期間−ＴＰ（２）+1］において、次の工程（ｂ−１）が行われる。実施例１の駆動方法にあっては、工程（ｄ）と次の工程（ｂ−１）との間、具体的には、図７に示す［期間−ＴＰ（２）6A］乃至［期間−ＴＰ（２）6C］において、上記の工程（ａ）を行う。［期間−ＴＰ（２）6A］の始期及び［期間−ＴＰ（２）6B］の終期は、それぞれ、第（ｍ＋ｍ’）番目の水平走査期間Ｈm+m'における初期化期間の始期及び終期に対応する。［期間−ＴＰ（２）6C］の始期は、第（ｍ＋ｍ’）番目の水平走査期間Ｈm+m'における映像信号期間の始期に対応する。
【０１３９】
実施例１にあっては、第２ノードＮＤ2の電位が工程（ｂ−１）における第２ノードＮＤ2の電位（具体的には、ＶCC-L）よりも高く、且つ、第２ノードＮＤ2と発光部ＥＬＰに備えられたカソード電極との間の電位差が発光部ＥＬＰの閾値電圧Ｖth-ELを超えないように、第２ノードＮＤ2に所定の中間電圧ＶCC-Mを印加して第２ノードＮＤ2の電位を設定する。その後、電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に駆動電圧ＶCC-Hが印加されている状態で駆動トランジスタＴＲDをオフ状態に保つ。
【０１４０】
具体的には、駆動トランジスタＴＲDを介して、電源部１００から中間電圧ＶCC-Mを第２ノードＮＤ2に印加し、次いで、電源部１００の電圧を中間電圧ＶCC-Mから駆動電圧ＶCC-Hに切り替える。また、走査線ＳＣＬからの信号によりオン状態とされた書込みトランジスタＴＲWを介して、データ線ＤＴＬから第１ノード初期化電圧ＶOfsを第１ノードＮＤ1に印加し、次いで、走査線ＳＣＬからの信号により書込みトランジスタＴＲWをオフ状態とする。以下、［期間−ＴＰ（２）6A］乃至［期間−ＴＰ（２）6C］の動作について説明する。
【０１４１】
［期間−ＴＰ（２）6A］（図７、図９の（Ａ）参照）
この［期間−ＴＰ（２）6A］の始期において、電源部１００の電圧を駆動電圧ＶCC-Hから中間電圧ＶCC-M（２ボルト）に切り替える。第２ノードＮＤ2には、駆動トランジスタＴＲDを介して電源部１００から中間電圧ＶCC-Mが印加される。第２ノードＮＤ2の電位はＶCC-Mとなる。有機ＥＬ表示素子１０は非発光状態となる。第１ノードＮＤ1の電位は、第２ノードＮＤ2の電位変化に倣うように低下する。
【０１４２】
［期間−ＴＰ（２）6B］（図７、図９の（Ｂ）参照）
電源部１００の電圧を中間電圧ＶCC-Mに維持した状態で、この［期間−ＴＰ（２）6B］の始期において、走査線ＳＣＬをハイレベルとすることによって、書込みトランジスタＴＲWをオン状態とする。オン状態とされた書込みトランジスタＴＲWを介して、データ線ＤＴＬから第１ノード初期化電圧ＶOfsを第１ノードＮＤ1に印加する。これにより、駆動トランジスタＴＲDのゲート電極と、ソース／ドレイン領域との間の電位差Ｖgsは駆動トランジスタＴＲDの閾値電圧Ｖthより小さくなるので、駆動トランジスタＴＲDはオフ状態となる。次いで、この［期間−ＴＰ（２）6B］の終期において走査線ＳＣＬからの信号により書込みトランジスタＴＲWをオフ状態とする。駆動トランジスタＴＲDはオフ状態を維持する。
【０１４３】
［期間−ＴＰ（２）6C］（図７、図９の（Ｃ）参照）
この［期間−ＴＰ（２）6C］の始期において、電源部１００の電圧を中間電圧ＶCC-Mから駆動電圧ＶCC-Hに切り替える。駆動トランジスタＴＲDはオフ状態を維持する。この状態を［期間−ＴＰ（２）+1］の直前まで維持する。有機ＥＬ表示素子１０も非発光状態を維持する。
【０１４４】
そして、図７に示すように、［期間−ＴＰ（２）+1］以降においては、上述した［期間−ＴＰ（２）1］乃至［期間−ＴＰ（２）6C］において説明したと同様の工程をくり返して行う。この［期間−ＴＰ（２）+1］の始期は、次のフレームにおける第ｍ番目の水平走査期間Ｈmの始期に対応する。
【０１４５】
図７を参照して説明した実施例１の駆動方法にあっては、発光期間は［期間−ＴＰ（２）5］であり、非発光期間の大部分を［期間−ＴＰ（２）6C］が占める。上述した参考例の駆動方法と同様に、実施例１の駆動方法においても、発光期間における駆動トランジスタＴＲDのゲート電極の電位は、ソース／ドレイン領域間のチャネル形成領域の電位よりも高い状態にある。
【０１４６】
しかしながら、実施例１の駆動方法にあっては、非発光期間の大部分を占める［期間−ＴＰ（２）6C］においては、駆動トランジスタＴＲDのゲート電極の電位はＶOfs（０ボルト）であり、一方のソース／ドレイン領域の電位はＶCC-H（２０ボルト）であり、他方のソース／ドレイン領域の電位はＶCC-M（２ボルト）である。即ち、非発光期間における駆動トランジスタＴＲDのゲート電極の電位は、ソース／ドレイン領域間のチャネル形成領域の電位よりも低い状態にある。
【０１４７】
以上説明したように、実施例１の駆動方法にあっては、駆動トランジスタＴＲDのゲート電極とチャネル形成領域との電位関係は、発光期間と非発光期間とでは逆になるので、経時変化によりエンハンスメント側にシフトするといった傾向が軽減される。また、工程（ａ）にあっては、第２ノードＮＤ2に所定の中間電圧ＶCC-Mを印加して第２ノードＮＤ2の電位を設定するので、工程（ｄ）から工程（ａ）に移行するまでの時間を短くすることができ、走査期間の短い表示装置においても、支障なく発光部ＥＬＰを駆動することができる。
【実施例２】
【０１４８】
実施例２も、本発明の有機エレクトロルミネッセンス発光部の駆動方法に関する。実施例２は、実施例１の変形である。
【０１４９】
実施例２の駆動方法においても、実施例１において説明した工程（ｂ−１）乃至（ａ）を行う。但し、実施例２の駆動方法にあっては、初期化期間において、信号出力回路１０２は、第１ノード初期化電圧として第１初期化電圧をデータ線ＤＴＬに印加し、次いで、第１初期化電圧に替えて、第１初期化電圧より低い第２初期化電圧を第１ノード初期化電圧としてデータ線ＤＴＬに印加する点が相違する。
【０１５０】
以下の説明において、電圧の値を以下のとおりとするが、これは、あくまでも説明のための値であり、これらの値に限定されるものではない。後述する他の実施例においても同様である。
ＶOfs1  ：第１初期化電圧
・・・０ボルト
ＶOfs2  ：第２初期化電圧
・・・−２ボルト
【０１５１】
実施例２の駆動方法について説明する。実施例２に係る発光部ＥＬＰの駆動のタイミングチャートを模式的に図１０に示し、各トランジスタのオン／オフ状態等を模式的に図１１の（Ａ）乃至（Ｆ）、及び、図１２の（Ａ）乃至（Ｅ）に示す。
【０１５２】
説明の便宜のため、図１０に示す［期間−ＴＰ（２）1］の始期は、第ｍ番目の水平走査期間Ｈmにおける初期化期間（図１０において、データ線ＤＴＬの電位がＶOfs1又はＶOfs2である期間）の始期に一致するとする。同様に、［期間−ＴＰ（２）3A］の終期は、水平走査期間Ｈmにおける初期化期間の終期に一致するとする。また、［期間−ＴＰ（２）3B］の始期は、水平走査期間Ｈmにおける映像信号期間（図１０において、データ線ＤＴＬの電位がＶSig_mである期間）の始期に一致するとする。
【０１５３】
更には、水平走査期間Ｈmにおける初期化期間において、信号出力回路１０２が第１ノード初期化電圧として第１初期化電圧ＶOfs1をデータ線ＤＴＬに印加する期間は、［期間−ＴＰ（２）1］の始期から［期間−ＴＰ（２）2］の終期までの期間と一致するとする。同様に、信号出力回路１０２が第１ノード初期化電圧として第２初期化電圧ＶOfs2をデータ線ＤＴＬに印加する期間は、［期間−ＴＰ（２）3A］と一致するとする。
【０１５４】
また、［期間−ＴＰ（２）4］の終期は、第ｍ番目の水平走査期間Ｈmにおける映像信号期間の終期に一致するとする。
【０１５５】
［期間−ＴＰ（２）0］（図１０、図１１の（Ａ）参照）
この期間の動作は、実施例１において図７及び図８の（Ａ）を参照して説明した［期間−ＴＰ（２）0］の動作と同様であるので、説明を省略する。
【０１５６】
［期間−ＴＰ（２）1］（図１０、図１１の（Ｂ）参照）
そして、現表示フレームにおける第ｍ番目の水平走査期間Ｈmが開始する。この［期間−ＴＰ（２）1］において、工程（ｂ−１）、即ち、上述した前処理を行う。この期間の動作は、実質的に、実施例１において図７及び図８の（Ｂ）を参照して説明した［期間−ＴＰ（２）1］の動作と同様である。
【０１５７】
即ち、［期間−ＴＰ（２）1］の始期において、走査線ＳＣＬからの信号により書込みトランジスタＴＲWをオン状態とし、オン状態の書込みトランジスタＴＲWを介してデータ線ＤＴＬから第１ノードＮＤ1に第１ノード初期化電圧としての第１初期化電圧ＶOfs1を印加して第１ノードＮＤ1の電位を初期化する。また、電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に第２ノード初期化電圧ＶCC-Lを印加して第２ノードＮＤ2の電位を初期化する。これにより、第１ノードＮＤ1の電位及び第２ノードＮＤ2の電位を初期化する前処理が完了する。
【０１５８】
［期間−ＴＰ（２）2］（図１０、図１１の（Ｃ）参照）
この［期間−ＴＰ（２）2］において、上記の工程（ｂ−２）を行う。
【０１５９】
実施例２にあっては、実施例１と同様に、走査線ＳＣＬからの信号によりオン状態とされた書込みトランジスタＴＲWを介して、データ線ＤＴＬから第１初期化電圧ＶOfs1を第１ノードＮＤ1に印加した状態を維持し、以て、第１ノードＮＤ1の電位を保った状態とする。また、電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に駆動電圧ＶCC-Hを印加し、以て、第１ノードＮＤ1の電位から駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって第２ノードＮＤ2の電位を変化させる。
【０１６０】
この期間の動作は、実質的に、実施例１において図７、図８の（Ｃ）を参照して説明した［期間−ＴＰ（２）2］の動作と同様であるので、説明を省略する。第２ノードＮＤ2の電位は、最終的に、（ＶOfs1−Ｖth）となる。
【０１６１】
［期間−ＴＰ（２）3A］（図１０、図１１の（Ｄ）参照）
この［期間−ＴＰ（２）3A］の始期において、走査線ＳＣＬからの信号により書込みトランジスタＴＲWをオフ状態とする。また、データ線ＤＴＬに印加される電圧が、第１初期化電圧ＶOfs1から第２初期化電圧ＶOfs2に切り替わる。工程（ｂ−２）において駆動トランジスタＴＲDが充分オフ状態に達しており、また、寄生容量等による影響が無視できるとすれば、実質的に、第１ノードＮＤ1と第２ノードＮＤ2の電位は変化しない。
【０１６２】
［期間−ＴＰ（２）3B］（図１０、図１１の（Ｅ）参照）
この［期間−ＴＰ（２）3B］の始期において、データ線ＤＴＬに印加される電圧が、第２初期化電圧ＶOfs2から映像信号ＶSig_mに切り替わる（映像信号期間）。また、書込みトランジスタＴＲWのオフ状態を維持する。実質的に、第１ノードＮＤ1と第２ノードＮＤ2の電位は変化しない。
【０１６３】
［期間−ＴＰ（２）4］（図１０、図１１の（Ｆ）参照）
この期間内に、上記の工程（ｂ）を行う。走査線ＳＣＬからの信号により書込みトランジスタＴＲWをオン状態とする。そして、書込みトランジスタＴＲWを介して、データ線ＤＴＬから映像信号ＶSig_mを第１ノードＮＤ1に印加する。
【０１６４】
この期間の動作は、実施例１において図７、図８の（Ｅ）を参照して説明した［期間−ＴＰ（２）4］の動作と同様であるので、説明を省略する。駆動トランジスタＴＲDのゲート電極とソース領域として働く他方のソース／ドレイン領域との間の電位差Ｖgsは、上記の式（４）で与えられる。
【０１６５】
［期間−ＴＰ（２）5］（図１０、及び、図１２の（Ａ）参照）
以上の操作によって、工程（ｂ−１）乃至工程（ｂ）が完了する。その後、この［期間−ＴＰ（２）5］において、上記の工程（ｃ）、及び、工程（ｄ）を行う。
【０１６６】
この期間の動作は、実施例１において図７、図８の（Ｆ）を参照して説明した［期間−ＴＰ（２）4］の動作と同様であるので、説明を省略する。発光部ＥＬＰは発光を開始する。発光部ＥＬＰを流れる電流は、駆動トランジスタＴＲDのドレイン領域からソース領域へと流れるドレイン電流Ｉdsであり、上記の式（５）で与えられる。有機ＥＬ表示素子１０は発光状態となり、この状態を、第（ｍ＋ｍ’）番目の水平走査期間Ｈm+m'の直前まで維持する。
【０１６７】
実施例１において説明したと同様に、図１０に示す期間［期間−ＴＰ（２）+1］以降において、上述した工程（ｂ−１）乃至工程（ｄ）がくり返し行われる。例えば、［期間−ＴＰ（２）+1］において、次の工程（ｂ−１）が行われる。実施例２の駆動方法にあっては、工程（ｄ）と次の工程（ｂ−１）との間、具体的には、図１０に示す［期間−ＴＰ（２）6A］乃至［期間−ＴＰ（２）6D］において、上記の工程（ａ）を行う。［期間−ＴＰ（２）6A］の始期及び［期間−ＴＰ（２）6C］の終期は、それぞれ、第（ｍ＋ｍ’）番目の水平走査期間Ｈm+m'における初期化期間の始期及び終期に対応する。［期間−ＴＰ（２）6D］の始期は、第（ｍ＋ｍ’）番目の水平走査期間Ｈm+m'における映像信号期間の始期に対応する。
【０１６８】
実施例２においても、第２ノードＮＤ2の電位が工程（ｂ−１）における第２ノードＮＤ2の電位（具体的には、ＶCC-L）よりも高く、且つ、第２ノードＮＤ2と発光部ＥＬＰに備えられたカソード電極との間の電位差が発光部ＥＬＰの閾値電圧Ｖth-ELを超えないように、第２ノードＮＤ2に所定の中間電圧ＶCC-Mを印加して第２ノードＮＤ2の電位を設定する。その後、電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に駆動電圧ＶCC-Hが印加されている状態で駆動トランジスタＴＲDをオフ状態に保つ。
【０１６９】
具体的には、駆動トランジスタＴＲDを介して、電源部１００から中間電圧ＶCC-Mを第２ノードＮＤ2に印加し、次いで、電源部１００の電圧を中間電圧ＶCC-Mから駆動電圧ＶCC-Hに切り替える。また、走査線ＳＣＬからの信号によりオン状態とされた書込みトランジスタＴＲWを介して、データ線ＤＴＬから第１ノード初期化電圧としての第１初期化電圧ＶOfs1及び第２初期化電圧ＶOfs2を第１ノードＮＤ1に印加し、次いで、走査線ＳＣＬからの信号により書込みトランジスタＴＲWをオフ状態とする。以下、［期間−ＴＰ（２）6A］乃至［期間−ＴＰ（２）6D］の動作について説明する。
【０１７０】
［期間−ＴＰ（２）6A］（図１０、図１２の（Ｂ）参照）
この［期間−ＴＰ（２）6A］の始期において、電源部１００の電圧を駆動電圧ＶCC-Hから中間電圧ＶCC-M（２ボルト）に切り替える。第２ノードＮＤ2には、駆動トランジスタＴＲDを介して電源部１００から中間電圧ＶCC-Mが印加される。第２ノードＮＤ2の電位はＶCC-Mとなる。有機ＥＬ表示素子１０は非発光状態となる。第１ノードＮＤ1の電位は、第２ノードＮＤ2の電位変化に倣うように低下する。
【０１７１】
［期間−ＴＰ（２）6B］（図１０、図１２の（Ｃ）参照）
電源部１００の電圧を中間電圧ＶCC-Mに維持した状態で、この［期間−ＴＰ（２）6B］の始期において、走査線ＳＣＬをハイレベルとすることによって、書込みトランジスタＴＲWをオン状態とする。オン状態とされた書込みトランジスタＴＲWを介して、データ線ＤＴＬから第１初期化電圧ＶOfs1（０ボルト）を第１ノードＮＤ1に印加する。これにより、駆動トランジスタＴＲDのゲート電極と、ソース／ドレイン領域との間の電位差Ｖgsは駆動トランジスタＴＲDの閾値電圧Ｖthより小さくなるので、駆動トランジスタＴＲDはオフ状態となる。尚、次の［期間−ＴＰ（２）6C］の終期まで、書込みトランジスタＴＲWのオン状態を維持する。
【０１７２】
［期間−ＴＰ（２）6C］（図１０、図１２の（Ｄ）参照）
この［期間−ＴＰ（２）6C］の始期において、オン状態とされた書込みトランジスタＴＲWを介して、データ線ＤＴＬから第２初期化電圧ＶOfs2（−２ボルト）を第１ノードＮＤ1に印加する。第１ノードＮＤ1の電位は、ＶOfs1からＶOfs2に変化する。駆動トランジスタＴＲDはオフ状態を維持する。
【０１７３】
［期間−ＴＰ（２）6D］（図１０、図１２の（Ｅ）参照）
この［期間−ＴＰ（２）6D］の始期において、電源部１００の電圧を中間電圧ＶCC-Mから駆動電圧ＶCC-Hに切り替える。駆動トランジスタＴＲDはオフ状態を維持する。この状態を［期間−ＴＰ（２）+1］の直前まで維持する。有機ＥＬ表示素子１０も非発光状態を維持する。
【０１７４】
そして、図１０に示すように、［期間−ＴＰ（２）+1］以降においては、上述した［期間−ＴＰ（２）1］乃至［期間−ＴＰ（２）6D］において説明したと同様の工程をくり返して行う。この［期間−ＴＰ（２）+1］の始期は、次のフレームにおける第ｍ番目の水平走査期間Ｈmの始期に対応する。
【０１７５】
実施例２の駆動方法にあっては、発光期間は［期間−ＴＰ（２）5］であり、非発光期間の大部分を［期間−ＴＰ（２）6D］が占める。発光期間における駆動トランジスタＴＲDのゲート電極の電位は、ソース／ドレイン領域間のチャネル形成領域の電位よりも高い状態にある。しかしながら、非発光期間の大部分を占める［期間−ＴＰ（２）6D］においては、駆動トランジスタＴＲDのゲート電極の電位はＶOfs2（−２ボルト）であり、一方のソース／ドレイン領域の電位はＶCC-H（２０ボルト）であり、他方のソース／ドレイン領域の電位はＶCC-M（２ボルト）である。即ち、非発光期間における駆動トランジスタＴＲDのゲート電極の電位は、ソース／ドレイン領域間のチャネル形成領域の電位よりも低い状態にある。
【０１７６】
実施例２の駆動方法においても、駆動トランジスタＴＲDのゲート電極とチャネル形成領域との電位関係は、発光期間と非発光期間とでは逆になるので、経時変化によりエンハンスメント側にシフトするといった傾向が軽減される。
【０１７７】
実施例１の駆動方法にあっては、図７に示す［期間−ＴＰ（２）6C］において、駆動トランジスタＴＲDのゲート電極の電位はＶOfs（０ボルト）であった。これに対し、実施例２の駆動方法にあっては、非発光期間の大部分を占める［期間−ＴＰ（２）6D］において、駆動トランジスタＴＲDのゲート電極の電位はＶOfs2（−２ボルト）である。即ち、実施例１の駆動方法に対して、非発光期間における駆動トランジスタＴＲDのゲート電極の電位を、ソース／ドレイン領域間のチャネル形成領域の電位に対しより低い状態とすることができる。従って、駆動トランジスタＴＲDが経時変化によりエンハンスメント側にシフトするといった傾向がより軽減される。
【実施例３】
【０１７８】
実施例３も、本発明の有機エレクトロルミネッセンス発光部の駆動方法に関する。実施例３にあっては、駆動回路１１は３トランジスタ／１容量部から構成されている（３Ｔｒ／１Ｃ駆動回路）。実施例３に係る有機ＥＬ表示装置の概念図を図１３に示し、駆動回路１１を含む有機ＥＬ表示素子１０の等価回路図を図１４に示す。
【０１７９】
先ず、駆動回路や発光部の詳細について説明する。
【０１８０】
３Ｔｒ／１Ｃ駆動回路も、上述した２Ｔｒ／１Ｃ駆動回路と同様に、書込みトランジスタＴＲW、駆動トランジスタＴＲDの２つのトランジスタ、１つの容量部Ｃ1を備えている。そして、３Ｔｒ／１Ｃ駆動回路においては、更に、第１トランジスタＴＲ1を備えている。
【０１８１】
［駆動トランジスタＴＲD］
駆動トランジスタＴＲDの構成は、実施例１において説明した駆動トランジスタＴＲDの構成と同じであるので、詳細な説明は省略する。尚、実施例１においては、電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に電圧ＶCC-Lを印加することにより、第２ノードＮＤ2の電位を初期化した。一方、実施例３においては、後述するように、第１トランジスタＴＲ1を用いて第２ノードＮＤ2の電位を初期化する。従って、実施例３においては、第２ノードＮＤ2の電位の初期化のために、電源部１００から電圧ＶCC-Lを印加する必要はない。以上の理由により、実施例３においては、電源部１００は一定の電圧ＶCCを印加する。
【０１８２】
［書込みトランジスタＴＲW］
書込みトランジスタＴＲWの構成は、実施例１において説明した書込みトランジスタＴＲWの構成と同じであるので、詳細な説明は省略する。実施例１と同様に、信号出力回路１０２からデータ線ＤＴＬを介して、発光部ＥＬＰにおける輝度を制御するための映像信号（駆動信号、輝度信号）ＶSig、更には、第１ノード初期化電圧ＶOfsが、一方のソース／ドレイン領域に供給される。
【０１８３】
［第１トランジスタＴＲ1］
第１トランジスタＴＲ1においては、
（Ｃ−１）他方のソース／ドレイン領域は、第２ノードＮＤ2に接続されており、
（Ｃ−２）一方のソース／ドレイン領域には、第２ノード初期化電圧ＶSS-Lあるいは中間電圧ＶSS-Mが印加され、
（Ｃ−３）ゲート電極は、第１トランジスタ制御線ＡＺ１に接続されている。電圧ＶSS-L及び電圧ＶSS-Mについては後述する。
【０１８４】
第１トランジスタＴＲ1の導電型は特に限定するものではない。実施例３にあっては、第１トランジスタＴＲ1は、例えばｎチャネル型トランジスタから構成されている。第１トランジスタＴＲ1のオン状態／オフ状態は、第１トランジスタ制御線ＡＺ１からの信号により制御される。より具体的には、第１トランジスタ制御線ＡＺ１は、第１トランジスタ制御回路１０３に接続されている。そして、第１トランジスタ制御回路１０３の動作に基づき、第１トランジスタ制御線ＡＺ１をローレベルあるいはハイレベルとし、第１トランジスタＴＲ1をオン状態あるいはオフ状態とする。第１トランジスタＴＲ1の一方のソース／ドレイン領域は、給電線ＰＳ３に接続されている。給電線ＰＳ３の一端は第２電源部１０４に接続されている。第２電源部１０４の動作に応じて、給電線ＰＳ３には電圧ＶSS-Lあるいは電圧ＶSS-Mが適宜印加される。
【０１８５】
［発光部ＥＬＰ］
発光部ＥＬＰの構成は、実施例１において説明した発光部ＥＬＰの構成と同じであるので、詳細な説明は省略する。
【０１８６】
次いで、実施例３の駆動方法について説明する。
【０１８７】
以下の説明において、電圧ＶCCの値、電圧ＶSS-Lの値、及び、電圧ＶSS-Mの値を以下のとおりとするが、これは、あくまでも説明のための値であり、これらの値に限定されるものではない。後述する他の実施例においても同様である。
【０１８８】
ＶCC   ：発光部ＥＬＰに電流を流すための駆動電圧
・・・２０ボルト
ＶSS-L ：第２ノードＮＤ2の電位を初期化するための第２ノード初期化電圧
・・・−１０ボルト
ＶSS-M ：中間電圧
・・・２ボルト
【０１８９】
実施例３に係る発光部ＥＬＰの駆動のタイミングチャートを模式的に図１５に示し、各トランジスタのオン／オフ状態等を模式的に図１６の（Ａ）乃至（Ｆ）、及び、図１７の（Ａ）乃至（Ｃ）に示す。
【０１９０】
実施例１の駆動方法に対して、実施例３の駆動方法は、電源部１００は一定の電圧ＶCCを印加し、第１トランジスタＴＲ1を用いて第２ノードＮＤ2の電位を初期化する点が、主に相違する。図１５に示す［期間−ＴＰ（３）0］乃至［期間−ＴＰ（３）+5］の各期間は、実施例１において参照した図７に示す［期間−ＴＰ（２）0］乃至［期間−ＴＰ（２）+5］の各期間に対応する。
【０１９１】
実施例３の有機ＥＬ表示装置においても、各水平走査期間において、信号出力回路１０２からデータ線ＤＴＬに、第１ノード初期化電圧ＶOfsを印加し、次いで、第１ノード初期化電圧ＶOfsに替えて映像信号ＶSigを印加する。詳細は、実施例１において説明したと同様である。各水平走査期間における初期化期間及び映像信号期間と、図１５に示す［期間−ＴＰ（３）0］乃至［期間−ＴＰ（３）+5］の各期間との関係は、実施例１において図７に示す［期間−ＴＰ（２）0］乃至［期間−ＴＰ（２）+5］について説明したと同様であるので、説明を省略する。
【０１９２】
以下、［期間−ＴＰ（３）0］〜［期間−ＴＰ（３）+5］の各期間について説明する。
【０１９３】
［期間−ＴＰ（３）0］（図１５、図１６の（Ａ）参照）
この［期間−ＴＰ（３）0］は、例えば、前の表示フレームから現表示フレームにおける動作である。即ち、この［期間−ＴＰ（３）0］は、前の表示フレームにおける第（ｍ＋ｍ’）番目の水平走査期間の始期から、現表示フレームにおける第（ｍ−１）番目の水平走査期間までの期間である。そして、この［期間−ＴＰ（３）0］において、第（ｎ，ｍ）番目の有機ＥＬ表示素子１０は、非発光状態にある。［期間−ＴＰ（３）0］の始期（図示せず）において、後述する期間［期間−ＴＰ（３）6A］等において説明する動作が行われる。第１トランジスタＴＲ1がオフ状態である点が相違する他、この期間の動作は実質的に、実施例１において説明した［期間−ＴＰ（２）0］と同様である。
【０１９４】
［期間−ＴＰ（３）1］（図１５、図１６の（Ｂ）参照）
そして、現表示フレームにおける第ｍ番目の水平走査期間Ｈmが開始する。この［期間−ＴＰ（３）1］において、上記の工程（ｂ−１）を行う。
【０１９５】
実施例３にあっては、実施例１とは異なり、第１トランジスタ制御線ＡＺ１からの信号によりオン状態とされた第１トランジスタＴＲ1を介して、第２ノードＮＤ2に第２ノード初期化電圧ＶSS-Lを印加する。尚、実施例１と同様に、走査線ＳＣＬからの信号によりオン状態とされた書込みトランジスタＴＲWを介して、データ線ＤＴＬから第１ノード初期化電圧ＶOfsを第１ノードＮＤ1に印加する。
【０１９６】
具体的には、［期間−ＴＰ（３）1］の開始時、走査線ＳＣＬをハイレベルとすることによって、書込みトランジスタＴＲWをオン状態とする。信号出力回路１０２からデータ線ＤＴＬに印加される電圧はＶOfsである（初期化期間）。その結果、第１ノードＮＤ1の電位は、ＶOfs（０ボルト）となる。また、第１トランジスタ制御線ＡＺ１からの信号により第１トランジスタＴＲ1をオン状態とする。第２ノードＮＤ2には、オン状態の第１トランジスタＴＲ1を介して第２ノード初期化電圧ＶSS-Lが印加される。
【０１９７】
第２ノードＮＤ2には、駆動トランジスタＴＲDを介して駆動電圧ＶCCも印加されている。このため、第２ノードＮＤ2の電位は、電圧ＶSS-L及び電圧ＶCC、並びに、第１トランジスタＴＲ1のオン抵抗の値及び駆動トランジスタＴＲDのオン抵抗の値により定まる。ここで、第１トランジスタＴＲ1のオン抵抗が充分低いとすれば、第２ノードＮＤ2の電位は、略ＶSS-Lまで低下する。以下、便宜のため、第２ノードＮＤ2の電位はＶSS-Lであるとして説明する。また、図１５においても、第１トランジスタＴＲ1がオン状態であるときは、第２ノードＮＤ2の電位はＶSS-Lであるとして表した。後述する実施例４において参照する図１８においても同様である。
【０１９８】
第１ノードＮＤ1と第２ノードＮＤ2との間の電位差は１０ボルトであり、駆動トランジスタＴＲDの閾値電圧Ｖthは３ボルトであるので、駆動トランジスタＴＲDはオン状態である。尚、第２ノードＮＤ2と発光部ＥＬＰに備えられたカソード電極との間の電位差は−１０ボルトであり、発光部ＥＬＰの閾値電圧Ｖth-ELを超えない。これにより、第１ノードＮＤ1の電位及び第２ノードＮＤ2の電位を初期化する前処理が完了する。
【０１９９】
［期間−ＴＰ（３）2］（図１５、図１６の（Ｃ）参照）
この［期間−ＴＰ（３）2］の始期において、第１トランジスタ制御線ＡＺ１からの信号により第１トランジスタＴＲ1をオフ状態とする。後述する［期間−ＴＰ（３）5］の始期まで、第１トランジスタＴＲ1のオフ状態を維持する。
【０２００】
この［期間−ＴＰ（３）2］において、上記の工程（ｂ−２）を行う。この期間の動作は、この期間の動作は、実質的に、実施例１において［期間−ＴＰ（２）2］について説明した動作と同様であるので、説明を省略する。図１６の（Ｃ）は、図８の（Ｃ）に対応する。
【０２０１】
［期間−ＴＰ（３）3］（図１５、図１６の（Ｄ）参照）
この［期間−ＴＰ（３）3］の始期において、走査線ＳＣＬからの信号により書込みトランジスタＴＲWをオフ状態とする。また、データ線ＤＴＬに印加される電圧が、第１ノード初期化電圧ＶOfsから映像信号ＶSig_mに切り替わる（映像信号期間）。この期間の動作は、実質的に、実施例１において［期間−ＴＰ（２）3］について説明した動作と同様であるので、説明を省略する。図１６の（Ｄ）は、図８の（Ｄ）に対応する。
【０２０２】
［期間−ＴＰ（３）4］（図１５、図１６の（Ｅ）参照）
この期間内に、上記の工程（ｂ）を行う。走査線ＳＣＬからの信号により書込みトランジスタＴＲWをオン状態とする。そして、書込みトランジスタＴＲWを介して、データ線ＤＴＬから映像信号ＶSig_mを第１ノードＮＤ1に印加する。この期間の動作は、実質的に、実施例１において［期間−ＴＰ（２）4］について説明した動作と同様であるので、説明を省略する。図１６の（Ｅ）は、図８の（Ｅ）に対応する。
【０２０３】
［期間−ＴＰ（３）5］（図１５、及び、図１６の（Ｆ）参照）
以上の操作によって、工程（ｂ−１）乃至工程（ｂ）が完了する。その後、この［期間−ＴＰ（３）5］において、上記の工程（ｃ）、及び、工程（ｄ）を行う。この期間の動作は、実質的に、実施例１において［期間−ＴＰ（２）5］について説明した動作と同様であるので、説明を省略する。図１６の（Ｆ）は、図８の（Ｆ）に対応する。
【０２０４】
図１５に示す期間［期間−ＴＰ（３）+1］以降において、上述した工程（ｂ−１）乃至工程（ｄ）がくり返し行われる。例えば、［期間−ＴＰ（３）+1］において、次の工程（ｂ−１）が行われる。実施例３の駆動方法にあっては、工程（ｄ）と次の工程（ｂ−１）との間、具体的には、図１５に示す［期間−ＴＰ（３）6A］乃至［期間−ＴＰ（３）6C］において、上記の工程（ａ）を行う。
【０２０５】
実施例３においても、第２ノードＮＤ2の電位が工程（ｂ−１）における第２ノードＮＤ2の電位（具体的には、ＶSS-L）よりも高く、且つ、第２ノードＮＤ2と発光部ＥＬＰに備えられたカソード電極との間の電位差が発光部ＥＬＰの閾値電圧Ｖth-ELを超えないように、第２ノードＮＤ2に所定の中間電圧ＶSS-Mを印加して第２ノードＮＤ2の電位を設定する。その後、電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に駆動電圧ＶCCが印加されている状態で駆動トランジスタＴＲDをオフ状態に保つ。
【０２０６】
具体的には、第１トランジスタ制御線ＡＺ１からの信号によりオン状態とされた第１トランジスタＴＲ1を介して、中間電圧ＶSS-Mを第２ノードＮＤ2に印加する。また、走査線ＳＣＬからの信号によりオン状態とされた書込みトランジスタＴＲWを介して、データ線ＤＴＬから第１ノード初期化電圧ＶOfsを第１ノードＮＤ1に印加し、次いで、走査線ＳＣＬからの信号により書込みトランジスタＴＲWをオフ状態とする。以下、［期間−ＴＰ（３）6A］乃至［期間−ＴＰ（３）6C］の動作について説明する。
【０２０７】
［期間−ＴＰ（３）6A］（図１５、図１７の（Ａ）参照）
この［期間−ＴＰ（３）6A］の始期において、第１トランジスタ制御線ＡＺ１からの信号によりオン状態とされた第１トランジスタＴＲ1を介して、中間電圧ＶSS-Mを第２ノードＮＤ2に印加する。後述する［期間−ＴＰ（３）6B］の終期まで、第１トランジスタＴＲ1のオン状態を維持する。
【０２０８】
［期間−ＴＰ（３）1］において説明したと同様に、第２ノードＮＤ2には、駆動トランジスタＴＲDを介して駆動電圧ＶCCも印加されている。このため、第２ノードＮＤ2の電位は、電圧ＶSS-M及び電圧ＶCC、並びに、第１トランジスタＴＲ1のオン抵抗の値及び駆動トランジスタＴＲDのオン抵抗の値により定まる。ここで、第１トランジスタＴＲ1のオン抵抗が充分低いとすれば、第２ノードＮＤ2の電位は、略ＶSS-Mまで低下する。以下、便宜のため、第２ノードＮＤ2の電位はＶSS-Mであるとして説明する。また、図１５においても、第１トランジスタＴＲ1がオン状態であるときは、第２ノードＮＤ2の電位はＶSS-Mであるとして表した。後述する実施例４において参照する図１８においても同様である。
【０２０９】
第２ノードＮＤ2の電位はＶSS-Mとなる。有機ＥＬ表示素子１０は非発光状態となる。第１ノードＮＤ1の電位は、第２ノードＮＤ2の電位変化に倣うように低下する。
【０２１０】
［期間−ＴＰ（３）6B］（図１５、図１７の（Ｂ）参照）
この［期間−ＴＰ（３）6B］の始期において、走査線ＳＣＬをハイレベルとすることによって、書込みトランジスタＴＲWをオン状態とする。オン状態とされた書込みトランジスタＴＲWを介して、データ線ＤＴＬから第１ノード初期化電圧ＶOfsを第１ノードＮＤ1に印加する。これにより、駆動トランジスタＴＲDのゲート電極と、ソース／ドレイン領域との間の電位差Ｖgsは駆動トランジスタＴＲDの閾値電圧Ｖthより小さくなるので、駆動トランジスタＴＲDはオフ状態となる。
【０２１１】
［期間−ＴＰ（３）6C］（図１５、図１７の（Ｃ）参照）
この［期間−ＴＰ（３）6C］の始期において走査線ＳＣＬからの信号により書込みトランジスタＴＲWをオフ状態とし、第１トランジスタ制御線ＡＺ１からの信号により第１トランジスタＴＲ1をオフ状態とする。駆動トランジスタＴＲDはオフ状態を維持する。この状態を［期間−ＴＰ（３）+1］の直前まで維持する。有機ＥＬ表示素子１０も非発光状態を維持する。
【０２１２】
そして、図１５に示すように、［期間−ＴＰ（３）+1］以降においては、上述した［期間−ＴＰ（３）1］乃至［期間−ＴＰ（３）6C］において説明したと同様の工程をくり返して行う。この［期間−ＴＰ（３）+1］の始期は、次のフレームにおける第ｍ番目の水平走査期間Ｈmの始期に対応する。
【０２１３】
実施例３の駆動方法にあっては、非発光期間の大部分を占める［期間−ＴＰ（３）6C］においては、駆動トランジスタＴＲDのゲート電極の電位はＶOfs（０ボルト）であり、一方のソース／ドレイン領域の電位はＶCC（２０ボルト）であり、他方のソース／ドレイン領域の電位はＶSS-M（２ボルト）である。即ち、非発光期間における駆動トランジスタＴＲDのゲート電極の電位は、ソース／ドレイン領域間のチャネル形成領域の電位よりも低い状態にある。
【０２１４】
従って、実施例１の駆動方法において説明したと同様に、駆動トランジスタＴＲDのゲート電極とチャネル形成領域との電位関係は、発光期間と非発光期間とでは逆になるので、経時変化によりエンハンスメント側にシフトするといった傾向が軽減される。また、工程（ａ）にあっては、第２ノードＮＤ2に所定の中間電圧ＶSS-Mを印加して第２ノードＮＤ2の電位を設定するので、工程（ｄ）から工程（ａ）に移行するまでの時間を短くすることができ、走査期間の短い表示装置においても、支障なく発光部ＥＬＰを駆動することができる。
【実施例４】
【０２１５】
実施例４も、本発明の有機エレクトロルミネッセンス発光部の駆動方法に関する。実施例４は、実施例３の変形であり、また、実施例２の変形でもある。実施例３に対する実施例４の関係は、実施例１に対する実施例２の関係と対応する。即ち、実施例４にあっては、初期化期間において、信号出力回路１０２は、第１ノード初期化電圧として第１初期化電圧ＶOfs1をデータ線ＤＴＬに印加し、次いで、第１初期化電圧ＶOfs1に替えて、第１初期化電圧より低い第２初期化電圧ＶOfs2を第１ノード初期化電圧としてデータ線ＤＴＬに印加する点が相違する。
【０２１６】
実施例４に係る有機ＥＬ表示装置の概念図は図１３と同様であり、駆動回路１１を含む有機ＥＬ表示素子１０の等価回路図は図１４と同様である。実施例４の表示装置を構成する各構成要素は、実施例３において説明したと同様であるので、説明を省略する。
【０２１７】
実施例４に係る発光部ＥＬＰの駆動のタイミングチャートを模式的に図１８に示し、各トランジスタのオン／オフ状態等を模式的に図１９の（Ａ）乃至（Ｅ）に示す。
【０２１８】
実施例２の駆動方法に対して、実施例４の駆動方法は、電源部１００は一定の電圧ＶCCを印加し、第１トランジスタＴＲ1を用いて第２ノードＮＤ2の電位を初期化する点が、主に相違する。図１８に示す［期間−ＴＰ（３）0］乃至［期間−ＴＰ（３）+5］の各期間は、実施例２において参照した図１０に示す［期間−ＴＰ（２）0］乃至［期間−ＴＰ（２）+5］の各期間に対応する。各水平走査期間における初期化期間及び映像信号期間と、図１８に示す［期間−ＴＰ（３）0］乃至［期間−ＴＰ（３）+5］の各期間との関係は、実施例２において図１０に示す［期間−ＴＰ（２）0］乃至［期間−ＴＰ（２）+5］について説明したと同様であるので、説明を省略する。
【０２１９】
［期間−ＴＰ（３）0］（図１８参照）
この期間の動作は、実施例３において図１５及び図１６の（Ａ）を参照して説明した［期間−ＴＰ（３）0］の動作と同様であるので、説明を省略する。
【０２２０】
［期間−ＴＰ（３）1］（図１８参照）
現表示フレームにおける第ｍ番目の水平走査期間Ｈmが開始する。この［期間−ＴＰ（３）1］において、上記の工程（ｂ−１）を行う。この期間の動作は、実施例３において図１５及び図１６の（Ｂ）を参照して説明した［期間−ＴＰ（３）1］の動作において、電圧ＶOfsを電圧ＶOfs1と読み替えたものと同様であるので、説明を省略する。
【０２２１】
［期間−ＴＰ（３）2］（図１８参照）
この［期間−ＴＰ（３）2］の始期において、第１トランジスタ制御線ＡＺ１からの信号により第１トランジスタＴＲ1をオン状態からオフ状態とする。尚、第１トランジスタＴＲ1のオフ状態を、後述する［期間−ＴＰ（３）5］の終期まで維持する。
【０２２２】
図１８に示す［期間−ＴＰ（３）2］乃至［期間−ＴＰ（３）4］の動作は、第１トランジスタＴＲ1がオフ状態である点が相違する他は、実質的に、実施例２において図１０を参照して説明した［期間−ＴＰ（２）2］乃至［期間−ＴＰ（２）4］の動作と同様であるので、説明を省略する。
【０２２３】
［期間−ＴＰ（３）5］（図１８、及び、図１９の（Ａ）参照）
以上の操作によって、工程（ｂ−１）乃至工程（ｂ）が完了する。その後、この［期間−ＴＰ（３）5］において、上記の工程（ｃ）、及び、工程（ｄ）を行う。この期間の動作も、第１トランジスタＴＲ1がオフ状態である点が相違する他は、実質的に、実施例２において図１０を参照して説明した［期間−ＴＰ（２）5］の動作と同様であるので説明を省略する。発光部ＥＬＰは発光を開始する。発光部ＥＬＰを流れる電流は、駆動トランジスタＴＲDのドレイン領域からソース領域へと流れるドレイン電流Ｉdsであり、上記の式（５）で与えられる。有機ＥＬ表示素子１０は発光状態となり、この状態を、第（ｍ＋ｍ’）番目の水平走査期間Ｈm+m'の直前まで維持する。
【０２２４】
実施例２において説明したと同様に、図１８に示す期間［期間−ＴＰ（３）+1］以降において、上述した工程（ｂ−１）乃至工程（ｄ）がくり返し行われる。例えば、［期間−ＴＰ（３）+1］において、次の工程（ｂ−１）が行われる。実施例４の駆動方法にあっては、工程（ｄ）と次の工程（ｂ−１）との間、具体的には、図１８に示す［期間−ＴＰ（３）6A］乃至［期間−ＴＰ（３）6D］において、上記の工程（ａ）を行う。
【０２２５】
実施例４においても、第２ノードＮＤ2の電位が工程（ｂ−１）における第２ノードＮＤ2の電位（具体的には、ＶSS-L）よりも高く、且つ、第２ノードＮＤ2と発光部ＥＬＰに備えられたカソード電極との間の電位差が発光部ＥＬＰの閾値電圧Ｖth-ELを超えないように、第２ノードＮＤ2に所定の中間電圧ＶSS-Mを印加して第２ノードＮＤ2の電位を設定する。その後、電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に駆動電圧ＶCCが印加されている状態で駆動トランジスタＴＲDをオフ状態に保つ。
【０２２６】
具体的には、第１トランジスタ制御線ＡＺ１からの信号によりオン状態とされた第１トランジスタＴＲ1を介して、中間電圧ＶSS-Mを第２ノードＮＤ2に印加する。また、走査線ＳＣＬからの信号によりオン状態とされた書込みトランジスタＴＲWを介して、データ線ＤＴＬから第１ノード初期化電圧としての第１初期化電圧ＶOfs1及び第２初期化電圧ＶOfs2を第１ノードＮＤ1に印加し、次いで、走査線ＳＣＬからの信号により書込みトランジスタＴＲWをオフ状態とする。以下、［期間−ＴＰ（３）6A］乃至［期間−ＴＰ（３）6D］の動作について説明する。
【０２２７】
［期間−ＴＰ（３）6A］（図１８、図１９の（Ｂ）参照）
この［期間−ＴＰ（３）6A］の始期において、第１トランジスタ制御線ＡＺ１からの信号により第１トランジスタＴＲ1をオン状態とする。第２ノードＮＤ2には、第１トランジスタＴＲ1を介して中間電圧ＶSS-Mが印加される。第２ノードＮＤ2の電位はＶSS-Mとなる。有機ＥＬ表示素子１０は非発光状態となる。第１ノードＮＤ1の電位は、第２ノードＮＤ2の電位変化に倣うように低下する。
【０２２８】
［期間−ＴＰ（３）6B］（図１８、図１９の（Ｃ）参照）
第１トランジスタＴＲ1のオン状態を維持した状態で、この［期間−ＴＰ（３）6B］の始期において、走査線ＳＣＬをハイレベルとすることによって、書込みトランジスタＴＲWをオン状態とする。オン状態とされた書込みトランジスタＴＲWを介して、データ線ＤＴＬから第１初期化電圧ＶOfs1（０ボルト）を第１ノードＮＤ1に印加する。これにより、駆動トランジスタＴＲDのゲート電極と、ソース／ドレイン領域との間の電位差Ｖgsは駆動トランジスタＴＲDの閾値電圧Ｖthより小さくなるので、駆動トランジスタＴＲDはオフ状態となる。尚、次の［期間−ＴＰ（３）6C］の終期まで、書込みトランジスタＴＲWのオン状態を維持する。
【０２２９】
［期間−ＴＰ（３）6C］（図１８、図１９の（Ｄ）参照）
この［期間−ＴＰ（３）6C］の始期において、オン状態とされた書込みトランジスタＴＲWを介して、データ線ＤＴＬから第２初期化電圧ＶOfs2（−２ボルト）を第１ノードＮＤ1に印加する。第１ノードＮＤ1の電位は、ＶOfs1からＶOfs2に変化する。駆動トランジスタＴＲDはオフ状態を維持する。
【０２３０】
［期間−ＴＰ（３）6D］（図１８、図１９の（Ｅ）参照）
この［期間−ＴＰ（３）6D］の始期において走査線ＳＣＬからの信号により書込みトランジスタＴＲWをオフ状態とし、第１トランジスタ制御線ＡＺ１からの信号により第１トランジスタＴＲ1をオフ状態とする。駆動トランジスタＴＲDはオフ状態を維持する。この状態を［期間−ＴＰ（３）+1］の直前まで維持する。有機ＥＬ表示素子１０も非発光状態を維持する。
【０２３１】
実施例４の駆動方法にあっては、非発光期間の大部分を占める［期間−ＴＰ（３）6D］においては、駆動トランジスタＴＲDのゲート電極の電位はＶOfs2（−２ボルト）であり、一方のソース／ドレイン領域の電位はＶCC（２０ボルト）であり、他方のソース／ドレイン領域の電位はＶSS-M（２ボルト）である。即ち、非発光期間における駆動トランジスタＴＲDのゲート電極の電位は、ソース／ドレイン領域間のチャネル形成領域の電位よりも低い状態にある。
【０２３２】
従って、実施例１の駆動方法において説明したと同様に、駆動トランジスタＴＲDのゲート電極とチャネル形成領域との電位関係は、発光期間と非発光期間とでは逆になるので、経時変化によりエンハンスメント側にシフトするといった傾向が軽減される。また、工程（ａ）にあっては、第２ノードＮＤ2に所定の中間電圧ＶSS-Mを印加して第２ノードＮＤ2の電位を設定するので、工程（ｄ）から工程（ａ）に移行するまでの時間を短くすることができ、走査期間の短い表示装置においても、支障なく発光部ＥＬＰを駆動することができる。
【０２３３】
実施例３の駆動方法にあっては、図１０に示す［期間−ＴＰ（３）6C］において、駆動トランジスタＴＲDのゲート電極の電位はＶOfs（０ボルト）であった。これに対し、実施例４の駆動方法にあっては、非発光期間の大部分を占める［期間−ＴＰ（３）6D］において、駆動トランジスタＴＲDのゲート電極の電位はＶOfs2（−２ボルト）である。即ち、実施例３の駆動方法に対して、非発光期間における駆動トランジスタＴＲDのゲート電極の電位を、ソース／ドレイン領域間のチャネル形成領域の電位に対しより低い状態とすることができる。従って、駆動トランジスタＴＲDが経時変化によりエンハンスメント側にシフトするといった傾向がより軽減される。
【実施例５】
【０２３４】
実施例５も、本発明の有機エレクトロルミネッセンス発光部の駆動方法に関する。実施例５は、実施例３及び実施例４の変型である。実施例５にあっては、駆動回路１１は４トランジスタ／１容量部から構成されている（４Ｔｒ／１Ｃ駆動回路）。実施例５に係る有機ＥＬ表示装置の概念図を図２０に示し、駆動回路１１を含む有機ＥＬ表示素子１０の等価回路図を図２１に示す。
【０２３５】
先ず、駆動回路の詳細について説明する。
【０２３６】
４Ｔｒ／１Ｃ駆動回路も、上述した３Ｔｒ／１Ｃ駆動回路と同様に、書込みトランジスタＴＲW、駆動トランジスタＴＲD及び第１トランジスタＴＲ1の３つのトランジスタ、１つの容量部Ｃ1を備えている。そして、４Ｔｒ／１Ｃ駆動回路においては、更に、第２トランジスタＴＲ2を備えている。
【０２３７】
［駆動トランジスタＴＲD］
駆動トランジスタＴＲDの構成は、実施例１において説明した駆動トランジスタＴＲDの構成と同じであるので、詳細な説明は省略する。実施例３において説明したと同様に、電源部１００は一定の電圧ＶCCを駆動トランジスタＴＲDの一方のソース／ドレイン領域に印加する。
【０２３８】
［書込みトランジスタＴＲW］
書込みトランジスタＴＲWの構成は、実施例１において説明した書込みトランジスタＴＲWの構成と同じであるので、詳細な説明は省略する。
【０２３９】
［第１トランジスタＴＲ1］
第１トランジスタＴＲ1の構成は、実施例３において説明した第１トランジスタＴＲ1の構成と同じであるので、詳細な説明は省略する。
【０２４０】
実施例５の駆動回路１１は、更に、第２トランジスタＴＲ2を備えており、電源部１００と駆動トランジスタＴＲDの一方のソース／ドレイン領域とは、第２トランジスタＴＲ2を介して接続されている。そして、第１トランジスタＴＲ1がオン状態であるとき、第２トランジスタＴＲ2をオフ状態とする点が、実施例３及び実施例４と相違する。
【０２４１】
具体的には、第２トランジスタＴＲ2においては、
（Ｄ−１）一方のソース／ドレイン領域は、電源部１００に接続されており、
（Ｄ−２）他方のソース／ドレイン領域には、駆動トランジスタＴＲDの一方のソース／ドレイン領域に接続されており、
（Ｄ−３）ゲート電極は、第２トランジスタ制御線ＣＬに接続されている。第２トランジスタ制御線ＣＬの一端は、第２トランジスタ制御回路１０５に接続されている。
【０２４２】
実施例３において、オン状態の第１トランジスタＴＲ1を介して第２ノード初期化電圧ＶSSが第２ノードＮＤ2に印加されるとき、第２ノードＮＤ2には、駆動トランジスタＴＲDを介して駆動電圧ＶCCも印加されることを説明した。この場合、駆動トランジスタＴＲDと第１トランジスタＴＲ1を介して貫通電流が流れるといった問題がある。
【０２４３】
そこで、実施例５にあっては、実施例３及び実施例４において説明した動作において、第１トランジスタＴＲ1をオン状態とするとき、第２トランジスタ制御回路１０５からの信号に基づき、第２トランジスタＴＲ2をオフ状態とする。
【０２４４】
一例として、実施例３において参照した図１５に示す［期間−ＴＰ（３）0］乃至［期間−ＴＰ（３）2］の各期間に対応した動作を実施例５において行ったときの、各トランジスタのオン／オフ状態等を模式的に図２２の（Ａ）乃至（Ｃ）に示す。
【０２４５】
以上、実施例３における動作と対比して実施例５の動作を説明したが、これに限るものではない。実施例４における動作と対比した場合においても、第１トランジスタＴＲ1がオン状態であるとき、第２トランジスタＴＲ2をオフ状態とすることにより、貫通電流が流れることを防ぐことができる。
【０２４６】
以上、本発明を好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。実施例において説明した有機ＥＬ表示装置、有機ＥＬ表示素子、駆動回路を構成する各種の構成要素の構成、構造、発光部の駆動方法における工程は例示であり、適宜、変更することができる。
【０２４７】
実施例１乃至実施例５においては、データ線ＤＴＬを介して第１ノードＮＤ1に電圧ＶOfs等を印加した。これに対し、例えば、図２３に示すように、第１ノードＮＤ1に接続された第３トランジスタＴＲ3を利用して、第１ノードＮＤ1に電圧ＶOfs等を印加する構成とすることもできる。
【符号の説明】
【０２４８】
ＴＲW・・・書込みトランジスタ、ＴＲD・・・駆動トランジスタ、ＴＲ1・・・第１トランジスタ、ＴＲ2・・・第２トランジスタ、Ｃ1・・・容量部、ＥＬＰ・・・有機エレクトロルミネッセンス発光部、ＣEL・・・発光部ＥＬＰの容量、ＮＤ1・・・第１ノード、ＮＤ2・・・第２ノード、ＳＣＬ・・・走査線、ＤＴＬ・・・データ線、ＡＺ１・・・第１トランジスタ制御線、ＡＺ２・・・第２トランジスタ制御線、ＣＬ・・・制御線、ＰＳ１・・・給電線、ＰＳ２・・・給電線、１０・・・有機エレクトロルミネッセンス表示素子、１１・・・駆動回路、２０・・・支持体、２１・・・基板、３１・・・ゲート電極、３２・・・ゲート絶縁層、３３・・・半導体層、３４・・・チャネル形成領域、３５，３５・・・ソース／ドレイン領域、３６・・・他方の電極、３７・・・一方の電極、３８・・・配線、３９・・・配線、４０・・・層間絶縁層、５１・・・アノード電極、５２・・・正孔輸送層、発光層及び電子輸送層、５３・・・カソード電極、５４・・・第２層間絶縁層、５５，５６・・・コンタクトホール、１００・・・電源部、１０１・・・走査回路、１０２・・・信号出力回路、１０３・・・第１トランジスタ制御回路、１０４・・・第２電源部、１０５・・・第２トランジスタ制御回路、１０６・・・第３トランジスタ制御回路
【図１】
2010160188.tif 000003
【図２】
2010160188.tif 000004
【図３】
2010160188.tif 000005
【図４】
2010160188.tif 000006
【図５】
2010160188.tif 000007
【図６】
2010160188.tif 000008
【図７】
2010160188.tif 000009
【図８】
2010160188.tif 000010
【図９】
2010160188.tif 000011
【図１０】
2010160188.tif 000012
【図１１】
2010160188.tif 000013
【図１２】
2010160188.tif 000014
【図１３】
2010160188.tif 000015
【図１４】
2010160188.tif 000016
【図１５】
2010160188.tif 000017
【図１６】
2010160188.tif 000018
【図１７】
2010160188.tif 000019
【図１８】
2010160188.tif 000020
【図１９】
2010160188.tif 000021
【図２０】
2010160188.tif 000022
【図２１】
2010160188.tif 000023
【図２２】
2010160188.tif 000024
【図２３】
2010160188.tif 000025
【手続補正書】
【提出日】平成22年1月13日(2010.1.13)
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正の内容】
【図３】
2010160188.tif 000026
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図２１
【補正方法】変更
【補正の内容】
【図２１】
2010160188.tif 000027
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図２３
【補正方法】変更
【補正の内容】
【図２３】
2010160188.tif 000028