(57)【要約】【課題】制御装置によりレジスタへデータ設定を行なうのに要する時間を短縮することができるデータ転送技術を提供する。【解決手段】複数のチャンネルを有する複数の半導体装置と、複数のレジスタを有し、これらのレジスタに設定されたデータを半導体装置へ転送するデータ転送制御部と、複数のレジスタへ順次データを設定する制御装置とを備えたシステムにおいて、前記複数のレジスタは、複数のチャンネルのそれぞれに対応したデータを設定するための複数の第１レジスタと、半導体装置の複数のチャンネルに共通のデータを設定するための第２レジスタと、を含み、第２レジスタは、複数の第１レジスタのそれぞれに対応して設けられた複数のダミーレジスタと、該複数のダミーレジスタに設定されたデータが転写される共通レジスタとを有し、ダミーレジスタはそれぞれ対応する第１レジスタと連続したアドレス領域に配置した。【選択図】図１
2010101786.tif 000002
【特許請求の範囲】
【請求項１】
複数のチャンネルを有する複数の半導体装置と、
前記チャンネルを構成する回路の動作条件やパラメータを与えるデータを設定する複数のレジスタを有し、これらのレジスタに設定されたデータを前記半導体装置へ転送するデータ転送制御部と、
前記複数のレジスタへ順次データを設定する制御装置と、を備えたデータ転送システムであって、
前記複数のレジスタは、前記複数のチャンネルのそれぞれに対応したデータを設定するための複数の第１レジスタと、前記半導体装置の複数のチャンネルに共通のデータを設定するための第２レジスタと、を含み、
前記第２レジスタは、前記複数の第１レジスタのそれぞれに対応して設けられた複数のダミーレジスタと、該複数のダミーレジスタに設定されたデータが転写される共通レジスタとを有し、前記複数のダミーレジスタはそれぞれ対応する第１レジスタと連続したアドレス領域に配置されていることを特徴とするデータ転送システム。
【請求項２】
前記複数のチャンネルは、各々ＤＡ変換器と該ＤＡ変換器の動作条件やパラメータを与えるデータを設定するレジスタとを有することを特徴とする請求項１に記載のデータ転送システム。
【請求項３】
複数のチャンネルを有する複数の半導体装置と、前記チャンネルを構成する回路の動作条件やパラメータを与えるデータを設定する複数のレジスタを有し、これらのレジスタに設定されたデータを前記半導体装置へ転送するデータ転送制御部と、を有するテスト実行装置と、
前記複数のレジスタへ設定するデータを順次出力するテスト制御装置と、
を備えたＬＳＩテスタであって、
前記複数のレジスタは、前記複数のチャンネルのそれぞれに対応したデータを設定するための複数の第１レジスタと、前記半導体装置の複数のチャンネルに共通のデータを設定するための第２レジスタと、を含み、
前記第２レジスタは、前記複数の第１レジスタのそれぞれに対応して設けられた複数のダミーレジスタと、該複数のダミーレジスタに設定されたデータが転写される共通レジスタとを有し、前記複数のダミーレジスタはそれぞれ対応する第１レジスタと連続したアドレス領域に配置されていることを特徴とするＬＳＩテスタ。
【請求項４】
前記複数のチャンネルは、各々ＤＡ変換器と該ＤＡ変換器の動作条件やパラメータを与えるデータを設定するレジスタを有することを特徴とする請求項３に記載のＬＳＩテスタ。
【請求項５】
前記テスト実行装置は、前記テスト制御装置から供給されるテストパターンデータに基づいて被検査デバイスに印加するテスト信号を生成するドライバ回路を備え、
前記ＤＡ変換器は、前記ドライバ回路の出力のハイレベル側の電圧またはロウレベル側の電圧を生成することを特徴とする請求項４に記載のＬＳＩテスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号や電圧、電流等を処理または生成する回路を複数備えるとともに各回路毎に動作条件やパラメータ等を設定可能なレジスタを備えたデータ転送システムにおけるレジスタへの設定のためのデータ転送技術に関し、例えば半導体メモリや半導体集積回路（ＩＣ，ＬＳＩ）等を検査するＬＳＩテスタにおいてテスト制御装置からテスト実行装置内のレジスタへのデータ設定に利用して有効な技術に関するものである。
【背景技術】
【０００２】
従来より、論理ＬＳＩ等の被検査デバイス（ＤＵＴ）に対してテストパターン信号を入力し、このテストパターン信号に応じて被検査デバイスより出力された信号と期待値とを比較して、被検査デバイスが正常に動作するか否かを検査するＬＳＩテスタがある。また、ＬＳＩテスタには、図３に示すように、テスタコントローラＴＳＣを備え、テストパターンデータやタイミングを発生する制御装置としてのテスタ本体１０と、ピンエレクトロニクス２０を有するテストヘッドと呼ばれるテスト実行装置とから構成されているものがある。
【０００３】
ピンエレクトロニクス２０は、テスタ本体１０から供給されたテストパターンデータを格納するパターンメモリ２１や、格納されたパターンデータに基づいて被検査デバイスＤＵＴへ入力するテストパターンを発生するパターン発生器２２、および該テストパターンに基づいて被検査デバイスＤＵＴへ印加するテスト信号を生成し出力するドライバ回路２３、テスタ本体１０によって電圧レベルデータが設定されるレジスタ２４ａ，２４ｂ、該レジスタの値に基づいてドライバ回路２３へ供給する電圧を生成して被検査デバイスＤＵＴへ印加する信号のハイレベルＶＩＨとロウレベルＶＩＬを規定するＤＡ変換器２５ａ，２５ｂなどを備えている。
【特許文献１】特開２００６−３２２７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
被検査デバイスには同時にテスト信号を入力したいピンを数１０本有するものがあり、ピンエレクトロニクスにはそのような被検査デバイスのテストを行なえるようにするため数１０〜数１００個のＤＡ変換器が搭載されることがある。その場合、ＤＡ変換器の出力電圧値やオフセット補正値、ゲイン等を設定するためのレジスタもＤＡ変換器の数に応じて設けられる。そして、テスタコントローラはそれらのレジスタに予めデータを設定する必要がある。
【０００５】
また、複数のＤＡ変換器を内蔵した半導体デバイスが市場に提供されているが、市販の半導体デバイス１つではテスタに必要なＤＡ変換器の数が充分でないことが多く、その場合複数の半導体デバイスがピンエレクトロニクスに実装される。本発明者らは、複数のＤＡ変換器を内蔵した複数の半導体デバイスを実装したピンエレクトロニクスのレジスタに、テスタコントローラから設定を行なう場合、図４に示すような方式で行なうことを検討した。
【０００６】
図４の方式を簡単に説明する。なお、本明細書においては、同一系統の信号や電圧、電流等を処理または生成する回路（上記の場合にはＤＡ変換器）を複数備える場合に、１つ１つの処理（生成）回路およびその動作条件やパラメータ等を設定するレジスタ等の組合せをチャンネルと称する。図４には、一例として各々４つのチャンネルＣＨ１〜ＣＨ４を有するデバイス３０を２つ備えたシステムが示されている。最終的にデータを設定したいのはデバイス３０の各チャンネル内のレジスタであるが、コントローラＴＳＣがデバイス３０内の４つのチャンネルのレジスタに直接設定を行なっていたのでは効率が悪い。
【０００７】
そこで、図４では、デバイス３０の前段にバッファ用のレジスタ群４１Ａ，４１Ｂを有するデバイス制御部４０を設け、コントローラＴＳＣはデバイス制御部４０のバッファ用レジスタ群４１Ａ，４１Ｂへ設定を行ない、デバイス３０内のレジスタにはデバイス制御部４０がバッファ用レジスタ群４１Ａ，４１Ｂの設定データを転送することでコントローラのスループットを向上させるように構成されている。なお、レジスタ群４１Ａ，４１Ｂ内のＲＥＧ１−１〜ＲＥＧ１−４とＲＥＧ２−１〜ＲＥＧ２−４は、デバイスの各チャンネルに対応したレジスタ群、ＣＲＥＧ１，ＣＲＥＧ２は各デバイス毎にチャンネル共通のデータを設定するための共通レジスタである。
【０００８】
図４のシステムでは、コントローラＴＳＣ側からデバイスを見た場合、デバイス１と２の区別はなく、８個のチャンネルが存在しているように見えており、デバイス１のチャンネルＣＨ１〜４の設定を行なうときは、レジスタ群ＲＥＧ１−１〜ＲＥＧ１−４のそれぞれと共通レジスタＣＲＥＧ１に設定を行ない、デバイス２のチャンネルＣＨ１〜４の設定を行うときは、レジスタ群ＲＥＧ２−１〜ＲＥＧ２−４のそれぞれと共通レジスタＣＲＥＧ２に設定を行なう必要がある。
【０００９】
しかも、図４のシステムでは、図２（Ｂ）に示すように、チャンネル毎レジスタ群ＲＥＧ１−１〜ＲＥＧ１−４，ＲＥＧ２−１〜ＲＥＧ２−４と共通レジスタＣＲＥＧ１，ＣＲＥＧ２とはアドレス空間上で離れた位置にある。そのため、共通レジスタＣＲＥＧ１とＣＲＥＧ２に設定を行なう際には、選択するレジスタを特定するためにコントローラＴＳＣがアドレス演算を行なわなくてはならない。その結果、デバイス制御部４０内のレジスタへのデータ設定に時間がかかるという課題がある。
【００１０】
図４には、一例として各々４つのチャンネルＣＨ１〜ＣＨ４を有するデバイス３０を２つ備えたシステムが示されているが、実際のテスタでは数１０チャンネル有するデバイスが複数個設けられるため、上記アドレス演算の回数も多くなって演算に要する時間がかなり大きくなり、システムのスループットを低下させる要因となる。なお、コントローラによりピンエレクトロニクスに設けられているレジスタへデータ設定を行なうようにしたテスタに関する発明としては、例えば特許文献１に記載されているものがある。
【００１１】
本発明の目的は、動作条件やパラメータ等を設定するレジスタを有するチャンネルを複数備えるシステムにおいて、制御装置によりレジスタへデータ設定を行なうのに要する時間を短縮することができるデータ転送技術を提供することにある。
【課題を解決するための手段】
【００１２】
上記目的を達成するため請求項１に記載の発明は、複数のチャンネルを有する複数の半導体装置と、前記チャンネルを構成する回路の動作条件やパラメータを与えるデータを設定する複数のレジスタを有し、これらのレジスタに設定されたデータを前記半導体装置へ転送するデータ転送制御部と、前記複数のレジスタへ順次データを設定する制御装置と、を備えたデータ転送システムであって、前記複数のレジスタは、前記複数のチャンネルのそれぞれに対応したデータを設定するための複数の第１レジスタと、前記半導体装置の複数のチャンネルに共通のデータを設定するための第２レジスタと、を含み、前記第２レジスタは、前記複数の第１レジスタのそれぞれに対応して設けられた複数のダミーレジスタと、該複数のダミーレジスタに設定されたデータが転写される共通レジスタとを有し、前記複数のダミーレジスタはそれぞれ対応する第１レジスタと連続したアドレス領域に配置されるように構成したものである。
【００１３】
上記した構成によれば、制御装置（コントローラ）は共通レジスタへデータを設定する際にアドレス演算を行なう必要がなくなり、制御装置の負担を減らしてデータ設定を行なうのに要する時間を短縮することができる。
【００１４】
請求項２に記載の発明は、請求項１に記載の発明において、前記複数のチャンネルは、各々ＤＡ変換器と該ＤＡ変換器の動作条件やパラメータを与えるデータを設定するレジスタとを有するようにしたものである。これにより、複数のＤＡ変換器を備えたシステムにおいて、ＤＡ変換器の動作条件やパラメータ等を与えるレジスタへデータを設定するのに要する時間を短縮することができる。
【００１５】
請求項３に記載の発明は、複数のチャンネルを有する複数の半導体装置と、前記チャンネルを構成する回路の動作条件やパラメータを与えるデータを設定する複数のレジスタを有し、これらのレジスタに設定されたデータを前記半導体装置へ転送するデータ転送制御部と、を有するテスト実行装置と、前記複数のレジスタへ設定するデータを順次出力するテスト制御装置と、を備えたＬＳＩテスタであって、前記複数のレジスタは、前記複数のチャンネルのそれぞれに対応したデータを設定するための複数の第１レジスタと、前記半導体装置の複数のチャンネルに共通のデータを設定するための第２レジスタと、を含み、前記第２レジスタは、前記複数の第１レジスタのそれぞれに対応して設けられた複数のダミーレジスタと、該複数のダミーレジスタに設定されたデータが転写される共通レジスタとを有し、前記複数のダミーレジスタはそれぞれ対応する第１レジスタと連続したアドレス領域に配置されるように構成したものである。
【００１６】
上記した構成によれば、テスト制御装置はテスト実行装置側の共通レジスタへデータを設定する際にアドレス演算を行なう必要がなくなり、テスト制御装置の負担を減らしてデータ設定を行なうのに要する時間を短縮することができる。
【００１７】
請求項４に記載の発明は、請求項３に記載の発明において、前記複数のチャンネルは、各々ＤＡ変換器と該ＤＡ変換器の動作条件やパラメータを与えるデータを設定するレジスタを有するようにしたものである。これにより、複数のＤＡ変換器を備えたＬＳＩテスタにおいて、ＤＡ変換器の動作条件やパラメータ等を与えるレジスタへデータを設定するのに要する時間を短縮することができる。
【００１８】
請求項５に記載の発明は、請求項４に記載の発明において、前記テスト実行装置は、前記テスト制御装置から供給されるテストパターンデータに基づいて被検査デバイスに印加するテスト信号を生成するドライバ回路を備え、前記ＤＡ変換器は、前記ドライバ回路の出力のハイレベル側の電圧またはロウレベル側の電圧を生成するように構成したものである。これにより、テスト実行装置が被検査デバイスの複数のピンに印加するテスト信号を生成するドライバ回路を備えている場合に、ドライバ回路が出力するテスト信号のハイレベルとロウレベルを任意に設定できるとともに、ハイレベルとロウレベルを何通りも変えた検査を行なう場合に、検査前のレジスタへのデータ設定に要する時間を短縮して、トータルの検査時間を減少させることができる。
【発明の効果】
【００１９】
本発明によれば、動作条件やパラメータ等を設定するレジスタを有するチャンネルを複数備えるシステムにおいて、制御装置によりレジスタへデータ設定を行なうのに要する時間を短縮することができるという効果がある。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の好適な実施の形態を図面に基づいて説明する。
【００２１】
図１は、本発明に係るＬＳＩテスタの一実施形態を示す。
【００２２】
この実施形態のＬＳＩテスタは、図１に示すように、テスタコントローラＴＳＣを備えテストパターンデータを送信するテスト制御装置としてのテスタ本体１０と、テスト実行装置として機能するピンエレクトロニクスと呼ばれるテストカード２０を複数枚有するテストヘッドとから構成される。また、図１には示されていないが、テストカード２０は、テスタ本体１０から転送されるテストパターンデータを格納するパターンメモリ、該メモリに格納されたデータに基づいて被検査デバイスに印加するテストパターンを生成するパターンジェネレータを備える。
【００２３】
この実施形態では、テスタ本体１０は、テストパターンデータを送信する機能の他、テストカード２０のレジスタに対して動作条件やパラメータ等の設定、テスト開始指令などを行う機能を有する。テストカード２０は、４つのチャンネルＣＨ１〜ＣＨ４を備えた２つの半導体デバイス３０Ａ，３０Ｂと、これらのデバイス３０Ａ，３０Ｂの各チャンネルＣＨ１〜ＣＨ４の動作条件やパラメータ等を与えるデータを転送し動作を制御するデータ転送制御部としてのデバイス制御部４０とを備えている。
【００２４】
デバイス制御部４０には、上記デバイス３０Ａに対応したデバイス毎レジスタ群４１Ａと、デバイス３０Ｂに対応したデバイス毎レジスタ群４１Ｂとが設けられている。そして、上記デバイス毎レジスタ群４１Ａ，４１Ｂには、テスタコントローラＴＳＣによってデバイス３０Ａの各チャンネルＣＨ１〜ＣＨ４の動作条件やパラメータ等を与えるデータが設定されるチャンネル毎レジスタ群ＲＥＧ１−１〜ＲＥＧ１−４と、４つのチャンネルＣＨ１〜ＣＨ４に共通のデータが設定されるチャンネル共通レジスタＣＲＥＧ１とが設けられている。さらに、この実施形態においては、上記チャンネル毎レジスタ群ＲＥＧ１−１〜ＲＥＧ１−４と対をなすようにダミーチャンネル共通レジスタＤＣＲＥＧ１−１〜ＤＣＲＥＧ１−４が設けられている。
【００２５】
同様に、デバイス毎レジスタ群４１Ｂには、デバイス３０Ｂの各チャンネルＣＨ１〜ＣＨ４の動作条件やパラメータ等を与えるデータが設定されるチャンネル毎レジスタ群ＲＥＧ２−１〜ＲＥＧ２−４と、４つのチャンネルＣＨ１〜ＣＨ４に共通のデータが設定されるチャンネル共通レジスタＣＲＥＧ２と、上記チャンネル毎レジスタ群ＲＥＧ２−１〜ＲＥＧ２−４と対をなすダミーチャンネル共通レジスタＤＣＲＥＧ２−１〜ＤＣＲＥＧ２−４が設けられている。
【００２６】
上記ダミーチャンネル共通レジスタＤＣＲＥＧ１−１〜ＤＣＲＥＧ１−４とチャンネル共通レジスタＣＲＥＧ１およびダミーチャンネル共通レジスタＤＣＲＥＧ２−１〜ＤＣＲＥＧ２−４とチャンネル共通レジスタＣＲＥＧ２は、同一のビット構成を備えている。これとともに、ダミーチャンネル共通レジスタＤＣＲＥＧ１−１〜ＤＣＲＥＧ１−４にデータが設定されると、そのデータはそのままチャンネル共通レジスタＣＲＥＧ１に転送されて同一の値が設定される。また、ダミーチャンネル共通レジスタＤＣＲＥＧ２−１〜ＤＣＲＥＧ２−４にデータが設定されると、そのデータはそのままチャンネル共通レジスタＣＲＥＧ２に転送されて同一の値が設定されるように構成されている。なお、ダミーチャンネル共通レジスタＤＣＲＥＧ１−１〜ＤＣＲＥＧ１−４に設定されるデータは同一、ダミーチャンネル共通レジスタＤＣＲＥＧ２−１〜ＤＣＲＥＧ２−４に設定されるデータも同一である。
【００２７】
さらに、上記チャンネル毎レジスタ群ＲＥＧ１−１〜ＲＥＧ１−４に設定されたデータは上記デバイス３０Ａの対応するチャンネルＣＨ１〜ＣＨ４内のレジスタに転送され、チャンネル共通レジスタＣＲＥＧ１に転写されたデータはデバイス３０Ａの４つのチャンネルＣＨ１〜ＣＨ４内のレジスタに同時に転送される。上記チャンネル毎レジスタ群ＲＥＧ２−１〜ＲＥＧ２−４に設定されたデータは上記デバイス３０Ｂの対応するチャンネルＣＨ１〜ＣＨ４内のレジスタに転送され、チャンネル共通レジスタＣＲＥＧ２に転写されたデータはデバイス３０Ｂの４つのチャンネルＣＨ１〜ＣＨ４内のレジスタに同時に転送される。
【００２８】
ここで、デバイス制御部３０内のレジスタからデバイス３０Ａ，３０Ｂ内のレジスタへデータ転送するのに要する時間よりも、テスタコントローラＴＳＣからデバイス制御部３０内のレジスタへデータ転送するのに要する時間の方が短くて済むようになっている。これにより、テストカード２０内のデータ転送速度がテスタコントローラとテストカード間のデータ転送速度よりも遅い場合にも、テスタコントローラＴＳＣはデバイス制御部３０内のデータ転送速度に合わせてゆっくりとデータを転送する必要がなくなる。つまり、デバイス制御部３０がバッファとして機能することによりテスタコントローラＴＳＣのスループットが向上するようになる。
【００２９】
また、この実施形態では、チャンネル毎レジスタ群ＲＥＧ１−１〜ＲＥＧ１−４に対応してダミーチャンネル共通レジスタＤＣＲＥＧ１−１〜ＤＣＲＥＧ１−４を設け、チャンネル毎レジスタ群ＲＥＧ２−１〜ＲＥＧ２−４に対応してダミーチャンネル共通レジスタＤＣＲＥＧ２−１〜ＤＣＲＥＧ２−４を設けている。そして、図２（Ａ）に示すように、チャンネル毎レジスタ群ＲＥＧ１−１とダミーチャンネル共通レジスタＤＣＲＥＧ１−１を、アドレス空間において同一の領域Ａ１すなわち連続したアドレスに配置する。
【００３０】
また、同様に、ＲＥＧ１−２とＤＣＲＥＧ１−２をアドレス空間の同一領域Ａ２に、ＲＥＧ１−３とＤＣＲＥＧ１−３をアドレス空間の同一領域Ａ３に、ＲＥＧ１−４とＤＣＲＥＧ１−４をアドレス空間の同一領域Ａ４に、それぞれ配置する。さらに、ＲＥＧ２−１とＤＣＲＥＧ２−１をアドレス空間の同一領域に、ＲＥＧ２−２とＤＣＲＥＧ２−２をアドレス空間の同一領域に、ＲＥＧ２−３とＤＣＲＥＧ２−３をアドレス空間の同一領域に、ＲＥＧ２−４とＤＣＲＥＧ２−４をアドレス空間の同一領域に、それぞれ配置する。これによって、テスタコントローラＴＳＣは、チャンネル共通レジスタＣＲＥＧ１，ＣＲＥＧ２のデータを設定する際に、設定するレジスタを指定するアドレスを演算によって求める必要がなく、単にアドレスカウンタを更新するだけでよい。そのため、テスタコントローラＴＳＣの負担が軽減され、レジスタへのデータ設定に要する時間を短縮することができるようになる。
【００３１】
次に、上記デバイス４０のチャンネルの具体的な例について説明する。チャンネルの一例としては、例えば図３に示すようなＤＡ変換器２５ａ，２５ｂとその動作条件やパラメータ等を設定するレジスタ群２４ａ，２４ｂの組合せがある。
【００３２】
ピンエレクトロニクスと呼ばれるテストカード２０には、テスタ本体１０のテスタコントローラＴＳＣから供給されたテストパターンデータを格納するパターンメモリ２１や、格納されたパターンデータに基づいて被検査デバイスＤＵＴへ入力するテストパターンを発生するパターン発生器２２、および該テストパターンに基づいて被検査デバイスＤＵＴへ印加するテスト信号を生成し出力するドライバ回路２３が設けられている。
【００３３】
さらに、このドライバ回路２３から出力するテスト信号のハイレベルとロウレベルは、ある範囲内で任意に設定することができるように構成されており、そのため電圧レベルデータが設定されるレジスタ群２４ａ，２４ｂと、該レジスタへの設定データに基づいてドライバ回路へ供給する電圧を生成して被検査デバイスＤＵＴへ印加する信号のハイレベルＶＩＨとロウレベルＶＩＬを規定するＤＡ変換器２５ａ，２５ｂが設けられている。レジスタ群２４ａとＤＡ変換器２５ａ、レジスタ群２４ｂとＤＡ変換器２５ｂがそれぞれ１つのチャンネルを構成している。
【００３４】
上記のような構成を有するピンエレクトロニクスを備えたＬＳＩテスタにおいて、ドライバ回路が出力するテスト信号のハイレベルとロウレベルを何通りも変えた検査を行なう場合、各検査の実行前にデバイス制御部内のレジスタ群２４ａ，２４ｂへデータを設定し直す必要があるが、前記実施形態を適用することによりレジスタへのデータ設定に要する時間を短縮し、トータルの検査時間を減少させることができる。
【００３５】
図３にはチャンネルが２つ分しか示されていないが、被検査デバイスには数１０本のピンを有するものがあり、それらのピンに同時にテスト信号を印加して検査したり複数の被検査デバイスを同時に検査できるようにするため、テストカードには数１０〜数１００個のＤＡ変換器を含むチャンネルが設けられることがある。そのため、ＬＳＩテスタを構成するテストカードには、図１に示すように、複数のチャンネルを内蔵するデバイス３０が複数個使用される。
【００３６】
レジスタ群２４ａ，２４ｂに設定されるチャンネル毎のデータとしては、ＤＡ変換器の出力値、ゲイン、オフセット補正値等があり、レジスタ群２４ａ，２４ｂに設定されるチャンネル共通データとしては、デバイス全体のオフセット補正値、リセット信号やロード信号の制御ビット、温度センサなどからの検出信号に基づくアラームクリアの制御ビット等を含むコントロールレジスタの設定データ等がある。
【００３７】
また、チャンネルの例としては、被検査デバイスから出力される信号を判定するコンパレータの比較電圧を発生するＤＡ変換器とレジスタ群との組合せ、被検査デバイスの各ピンのＤＣ測定を行うための電圧や電流を生成するための電圧を発生するＤＡ変換器とレジスタ群との組合せ（ＳＶＩ）、基準となる信号に基づいてリセット信号やトリガ信号などを所定のタイミングで出力するためのシリアルリレーと各信号のタイミング（遅延）を規定するデータを設定するためのレジスタ群の組合せ、などがある。
【００３８】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではない。例えば、前記実施形態では、４つのチャンネルを有するデバイスを２個使用した場合のＬＳＩテスタシステムを説明したが、１つのデバイスに内蔵されるチャンネルは４つに限定されるものではないし、デバイスの数も２個に限定されるものでない。
【００３９】
また、以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるＬＳＩテスタに適用した場合を説明したが、信号や電圧、電流等を処理または生成する回路を複数備えるとともに各処理（生成）回路毎の動作条件やパラメータ等を設定可能なレジスタ群を備えたシステムに広く利用することができる。
【図面の簡単な説明】
【００４０】
【図１】本発明に係るデータ転送システムの一実施形態であるＬＳＩテスタにおけるテストカード内の要部の構成を示すブロック図である。
【図２】（Ａ）は本発明の一実施形態であるＬＳＩテスタにおけるデバイス制御部内のレジスタ群のアドレス空間内での配置を示す説明図、（Ｂ）は本発明に先立って検討したＬＳＩテスタにおけるデバイス制御部内のレジスタ群のアドレス空間内での配置を示す説明図である。
【図３】ＬＳＩテスタを構成するテストカードとしてのピンエレクトロニクスカードの具体的な構成例を示すブロック図である。
【図４】本発明に先立って検討したＬＳＩテスタにおけるレジスタへのデータ設定方式を示すブロック図である。
【符号の説明】
【００４１】
１０  テスタ本体
２０  テストカード（ピンエレクトロニクス）
２１  パターンメモリ
２２  パターン発生器
２３  ドライバ回路
２４ａ，２４ｂ  レジスタ
２５ａ，２５ｂ  ＤＡ変換器
３０Ａ，３０Ｂ  複数チャンネルを有するデバイス（半導体装置）
４０  デバイス制御部（データ転送制御部）
４１Ａ，４１Ｂ  デバイス毎レジスタ群
ＴＳＣ  テスタコントローラ（制御装置）
【図１】
2010101786.tif 000003
【図２】
2010101786.tif 000004
【図３】
2010101786.tif 000005
【図４】
2010101786.tif 000006