(57)【要約】【課題】  スイッチング素子上にＳｉＣ製ダイオード素子を備える半導体モジュールにおいて、スイッチング素子上におけるＳｉＣ製ダイオード素子の配置を適正にして、ＳｉＣ製ダイオード素子の放熱経路を確保することにより、温度上昇を抑制した半導体モジュールを提供することを目的とする。【解決手段】  ＳｉＣ製ダイオード素子（８）をスイッチング素子（５）上の周辺部に配設して、ＳｉＣ製ダイオード素子（８）の発熱による熱を放熱し易くすることにより、ＳｉＣ製ダイオード素子（８）の温度上昇が抑制されるため、半導体モジュールの温度上昇が抑制される。【選択図】図１
2010129746.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子と、
前記スイッチング素子上の周辺部に設けられたＳｉＣ製ダイオードと
を備えた半導体モジュール。
【請求項２】
スイッチング素子は方形であり、
前記ＳｉＣ製ダイオード素子は、前記方形のスイッチング素子の一辺に近接して設けられた請求項１に記載の半導体モジュール。
【請求項３】
スイッチング素子は方形であり、
前記ＳｉＣ製ダイオード素子は、前記方形のスイッチング素子の角部に設けられた請求項１に記載の半導体モジュール。
【請求項４】
ＳｉＣ製ダイオード素子及び前記スイッチング素子に対する電流の入出力部であって、前記入出力部は板状のリード板である請求項１乃至３のいずれか１項に記載の半導体モジュール。
【請求項５】
スイッチング素子と前記ＳｉＣ製ダイオード素子との間に絶縁板を備え、前記絶縁板はエポキシ樹脂からなる請求項１乃至４のいずれか１項に記載の半導体モジュール。
【請求項６】
スイッチング素子はＳｉ製ＩＧＢＴ素子、ＳｉＣ製ＩＧＢＴ素子、Ｓｉ製ＭＯＳＦＥＴ素子又はＳｉＣ製ＭＯＳＦＥＴ素子のいずれか１つである請求項１乃至５のいずれか１項に記載の半導体モジュール。
【請求項７】
スイッチング素子と、
前記スイッチング素子上の周辺部に設けられた複数のＳｉＣ製ダイオードと
を備えた半導体モジュール。
【請求項８】
スイッチング素子は方形であり、
前記複数のＳｉＣ製ダイオード素子は、前記方形のスイッチング素子の辺に近接して設けられた請求項７に記載の半導体モジュール。
【請求項９】
スイッチング素子は方形であり、
前記複数のＳｉＣ製ダイオード素子は、前記方形のスイッチング素子の角部に設けられた請求項７に記載の半導体モジュール。
【請求項１０】
複数のＳｉＣ製ダイオード素子の数は２乃至４である請求項８又は９に記載の半導体モジュール。
【請求項１１】
複数のＳｉＣ製ダイオード素子及び前記スイッチング素子に対する電流の入出力部であって、前記入出力部は板状のリード板である請求項７乃至１０のいずれか１項に記載の半導体モジュール。
【請求項１２】
スイッチング素子と前記複数のＳｉＣ製ダイオード素子との間に絶縁板を備え、前記絶縁板はエポキシ樹脂からなる請求項７乃至１１のいずれか１項に記載の半導体モジュール。
【請求項１３】
スイッチング素子はＳｉ製ＩＧＢＴ素子、ＳｉＣ製ＩＧＢＴ素子、Ｓｉ製ＭＯＳＦＥＴ素子又はＳｉＣ製ＭＯＳＦＥＴ素子のいずれか１つである請求項７乃至１２のいずれか１項に記載の半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、インバータなどの電力変換機器に利用される半導体モジュールに関するもので、特に半導体モジュール内部における半導体素子の配置に関するものである。
【背景技術】
【０００２】
インバータなどの電力変換機器に利用される半導体モジュールには、図１３に示すようなＩＧＢＴ（Insulated Gate Bipolar Transistor）素子１０１などのスイッチング素子とダイオード素子１０２を組合せた回路が搭載されている。
【０００３】
このような半導体モジュールに対する近年の小型化への要求に対して、スイッチング素子上にダイオード素子を設けた構成の半導体モジュールが提案されている。（例えば、特許文献１参照）
【０００４】
しかしながら、従来から一般的に用いられているシリコン（Ｓｉ）を材料としたスイッチング素子（Ｓｉ製スイッチング素子）上にＳｉを材料としたダイオード素子（Ｓｉ製ダイオード素子）を設けた場合には、スイッチング素子とダイオード素子とが略同じ電流密度を必要とするために、Ｓｉ製ダイオード素子がＳｉ製スイッチング素子をほぼ覆う程度に大きくなり、Ｓｉ製スイッチング素子からの電流の取り出しが困難になる。
【０００５】
そこで、電流密度を上げることができ、ダイオード素子を小さくすることが可能な炭化シリコン（ＳｉＣ）を材料としたダイオード素子（ＳｉＣ製ダイオード素子）を、Ｓｉ製スイッチング素子上に設けた半導体モジュールが提案されている。
【０００６】
例えば、特許文献２には、Ｓｉ半導体素子チップのエミッタ側であるチップ中央に直接ＳｉＣダイオードチップを設けた構成のものが示されている。
【０００７】
また特許文献３には、Ｓｉからなる半導体スイッチングチップ上に、ＳｉＣダイオードチップなどのＳｉよりもバンド間エネルギーギャップが大きいワイドギャップ半導体を設けたものが示されている。
【０００８】
【特許文献１】特開２０００−１６４８００号公報（段落００１９、図２）
【特許文献２】特開２００４−９５６７０号公報（段落００７９、図６）
【特許文献３】特表２００３−２４３６１２号公報（段落００１９、段落００２９、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上記に示したような半導体モジュールは、Ｓｉ製スイッチング素子上にＳｉＣ製ダイオード素子を設けて、半導体モジュールの小型化を実現しようとするものである。しかしながらＳｉ製スイッチング素子上にＳｉＣ製ダイオード素子を単に設けた場合、ＳｉＣ製ダイオード素子の放熱経路が十分に確保できず、ＳｉＣ製ダイオード素子が発生する熱が放熱されずに蓄熱され、半導体モジュールの温度が過度に上昇するという問題が生じる。この問題は電流密度を上げていった場合に特に顕著となる。
【００１０】
この発明は、上記のようなＳｉＣ製ダイオード素子の放熱に係る課題を解消するためになされたもので、Ｓｉ製スイッチング素子上のＳｉＣ製ダイオード素子の配置を適正にして、ＳｉＣ製ダイオード素子の放熱経路を確保することにより、温度上昇を抑制した半導体モジュールを提供することを目的とする。
【課題を解決するための手段】
【００１１】
この発明に係る半導体モジュールは、スイッチング素子と、このＳｉ製スイッチング素子上の周辺部に設けられたＳｉＣ製ダイオード素子とを備えたことを特徴とするものである。
【発明の効果】
【００１２】
この発明によれば、ＳｉＣ製ダイオード素子をスイッチング素子上の周辺部に設けて半導体モジュールを構成したので、ＳｉＣ製ダイオード素子の放熱経路が確保され、ＳｉＣ製ダイオード素子の発熱による温度上昇が抑制されるので、温度上昇が抑制された半導体モジュールを得ることができる。
【発明を実施するための最良の形態】
【００１３】
実施の形態１
図１は、この発明の実施の形態１に係る半導体モジュールの側面図である。
【００１４】
熱伝導性が良くかつ電気絶縁性が高い窒化アルミニウムなどからなる絶縁基板１の表面上には、銅などの金属からなるコレクタ電極膜２とエミッタ電極膜３が設けられ、裏面上には、銅などの金属からなる金属膜４が設けられている。
【００１５】
Ｓｉ製スイッチング素子としてのＳｉ製ＩＧＢＴ素子５は、コレクタ電極膜２上に設けられ、はんだによりコレクタ電極膜２と接合されている。ここではＳｉ製ＩＧＢＴ素子５のコレクタ電極側がコレクタ電極膜２と接合されている。これによりＳｉ製ＩＧＢＴ素子５のコレクタ電極とコレクタ電極膜２は電気的に接続される。
【００１６】
また熱伝導性が良くかつ電気絶縁性が高い窒化アルミニウムなどからなる絶縁板６が、Ｓｉ製ＩＧＢＴ素子５のエミッタ電極上に設けられ、はんだによりＳｉ製ＩＧＢＴ素子５のエミッタ電極と接合されている。ここでは、絶縁板６は、Ｓｉ製ＩＧＢＴ素子５上の周辺部に設けられている。
【００１７】
さらに絶縁板６上には、銅などの金属からなるカソード電極膜７が設けられている。
【００１８】
そしてＳｉＣ製ダイオード素子８が、カソード電極膜７上の設けられ、はんだによりカソード電極膜７と接合されている。これによりＳｉＣ製ダイオード素子８のカソード電極とカソード電極膜７は電気的に接続される。なおＳｉＣ製ダイオード素子８としては、ＳｉＣ製ショットキーバリアダイオード素子（ＳｉＣ−ＳＢＤ）を使用することが望ましい。
【００１９】
また絶縁基板１に対向する金属膜４上には、銅などの金属からなるベース基板９が、はんだにより接合されている。このベース基板９と絶縁基板１は、半導体素子の熱を放熱する放熱部として作用する。
【００２０】
またＳｉ製ＩＧＢＴ素子５及びＳｉＣ製ダイオード素子８に対して電流を入出力する入出力部として、一端がＳｉＣ製ダイオード素子８のアノード電極に他端がエミッタ電極膜３に接合された第１の電線１０と、一端がＳｉ製ＩＧＢＴ素子５のエミッタ電極に他端がエミッタ電極膜３に接合された第２の電線１１と、一端がカソード電極膜７に他端がコレクタ電極膜２に接合された第３の電線１２が設けられている。なお第１の電線１０、第２の電線１１及び第３の電線１２の材料としては、アルミニウム（Ａｌ）や金（Ａｕ）などの金属が挙げられる。
【００２１】
また図２及び図３は、この発明の実施の形態１に係る半導体モジュールの部分上面図であり、Ｓｉ製ＩＧＢＴ素子５に対する絶縁板６、カソード電極膜７及びＳｉＣ製ダイオード素子８の配置の詳細を示したものである。
【００２２】
図２及び図３に示すように、ＳｉＣ製ダイオード素子８がＳｉ製ＩＧＢＴ素子５上の周辺部に配置されるようにして、絶縁板６、カソード電極膜７及びＳｉＣ製ダイオード素子８が設けられる。
【００２３】
このように実施の形態１に係る半導体モジュールにおいては、Ｓｉ製ＩＧＢＴ素子５上の周辺部にＳｉＣ製ダイオード素子８を配置することにより、ＳｉＣ製ダイオード素子８の熱が放熱されやすくなる。そのためＳｉＣ製ダイオード素子８の発熱による温度上昇を抑制することができる。よって半導体モジュールの温度上昇を抑制することができる。
【００２４】
なお図２及び図３は、Ｓｉ製ＩＧＢＴ素子５が、一般的に用いられる方形形状の場合を示したものである。
【００２５】
このように、Ｓｉ製ＩＧＢＴ素子５が方形形状の場合は、図２に示すように、ＳｉＣ製ダイオード素子８を、方形のＳｉ製ＩＧＢＴ素子５の周辺部の一辺に近接して設けることにより、図２に示す方向Ａから、ＳｉＣ製ダイオード素子８の熱が放熱されやすくなる。そのためＳｉＣ製ダイオード素子８の温度上昇を抑制することができる。よって半導体モジュールの温度上昇を抑制することができる。
【００２６】
また図３に示すように、ＳｉＣ製ダイオード素子８を、方形のＳｉ製ＩＧＢＴ素子５の周辺部の角部に設けることにより、図３に示す方向Ｂ及び方向Ｃから、ＳｉＣ製ダイオード素子８の熱が放熱されやすくなる。そのためＳｉＣ製ダイオード素子８を方形のＳｉ製ＩＧＢＴ素子５の一辺に近接して設けるよりも、ＳｉＣ製ダイオード素子８の温度上昇を抑制することができる。よって半導体モジュールの温度上昇を更に抑制することができる。
【００２７】
実施の形態１においては、Ｓｉ製ＩＧＢＴ素子５上の周辺部にＳｉＣ製ダイオード素子８を１つ配置したものを示したが、さらにＳｉＣ製ダイオード素子の放熱を促進させる方法として、複数のＳｉＣ製ダイオード素子をＳｉ製ＩＧＢＴ素子５上の周辺部に配置することにより、実施の形態１で示したよりもＳｉＣ製ダイオード素子の温度上昇を抑制することができる。以下、複数のＳｉＣ製ダイオード素子を用いた場合について説明する。
【００２８】
実施の形態２
この発明の実施の形態２は、複数のＳｉＣ製ダイオード素子を用いた場合として、２つのＳｉＣ製ダイオード素子をＳｉ製ＩＧＢＴ素子５上の周辺部に配置したものである。
【００２９】
図４及び図５は、この発明の実施の形態２に係る半導体モジュールの部分上面図であり、Ｓｉ製ＩＧＢＴ素子５上における絶縁板１３ａ及び１３ｂ、カソード電極膜１４ａ及び１４ｂ、並びにＳｉＣ製ダイオード素子１５ａ及び１５ｂの配置の詳細を示したものである。図４及び図５に示すように、ＳｉＣ製ダイオード素子１５ａ及び１５ｂが、Ｓｉ製ＩＧＢＴ素子５上の周辺部に配置されるようにして、絶縁板１３ａ及び１３ｂ、カソード電極膜１４ａ及び１４ｂ並びにＳｉＣ製ダイオード素子１５ａ及び１５ｂを設けている。
【００３０】
この実施の形態２に係る半導体モジュールの側面図は、実施の形態１で示した図１が利用できる。実施の形態２に係る半導体モジュールは、図１において、絶縁板６を絶縁板１３ａ及び１３ｂに、カソード電極膜７をカソード電極膜１４ａ及び１４ｂに、ＳｉＣ製ダイオード素子８をＳｉＣ製ダイオード素子１５ａ及び１５ｂとした構成に相当する。
【００３１】
より詳述すると、窒化アルミニウムからなる絶縁板１３ａ及び１３ｂが、Ｓｉ製ＩＧＢＴ素子５のエミッタ電極上に設けられ、はんだによりＳｉ製ＩＧＢＴ素子５のエミッタ電極と接合されている。ここでは、絶縁板１３ａ及び１３ｂは、Ｓｉ製ＩＧＢＴ素子５上の周辺部に設けられている。
【００３２】
さらに絶縁板１３ａ上及び１３ｂ上には、それぞれ銅などの金属からなるカソード電極膜１４ａ及び１４ｂが設けられている。
【００３３】
そしてＳｉＣ製ダイオード素子１５ａが、カソード電極膜１４ａ上に設けられ、はんだによりカソード電極膜１４ａと接合され、ＳｉＣ製ダイオード素子１５ｂが、カソード電極膜１４ｂ上に設けられ、はんだによりカソード電極膜１４ｂに接合されている。ここではＳｉＣ製ダイオード素子１５ａ及び１５ｂのカソード電極が接合されている。これによりＳｉＣ製ダイオード素子１５ａ及び１５ｂのカソード電極は、それぞれカソード電極膜１４ａ及び１４ｂと電気的に接続される。なおＳｉＣ製ダイオード素子１５ａ及び１５ｂとしては、ＳｉＣ製ショットキーバリアダイオード素子を用いることが望ましい。
【００３４】
また図示はないが、この実施の形態２では、入出力部として、第１の電線１０は、一端がＳｉＣ製ダイオード素子１５ａ及び１５ｂのアノード電極に他端がエミッタ電極膜３に接合され、第２の電線１１は、一端がＳｉ製ＩＧＢＴ素子５のエミッタ電極に他端がエミッタ電極膜３に接合され、第３の電線１２は、一端がカソード電極膜１４ａ及び１４ｂに他端がコレクタ電極膜２に接合されている。
【００３５】
なおその他の構成については、実施の形態１の図１で示した構成に相当するため、ここでの説明は省略する。
【００３６】
このように実施の形態２に係る半導体モジュールにおいては、複数のＳｉＣ製ダイオード素子として、２つのＳｉＣ製ダイオード素子１５ａ及び１５ｂをＳｉ製ＩＧＢＴ素子５上の周辺部に配置することにより、ＳｉＣ製ダイオード素子１５ａ及び１５ｂの熱が放熱されやすくなる。加えてＳｉＣ製ダイオード素子を２つにすることにより、１つのＳｉＣ製ダイオード素子が受け持つ電流密度を下げることができるため、１つのＳｉＣ製ダイオード素子の発熱量を低減させることができる。そのため１つのＳｉＣ製ダイオード素子を用いる場合よりも、ＳｉＣ製ダイオード素子の発熱による温度上昇を抑制することができる。ここでは実施の形態１で示した場合よりも、半導体モジュールの温度上昇を抑制することができる。
【００３７】
なお図４及び図５は、Ｓｉ製ＩＧＢＴ素子５が、一般的に用いられる方形形状の場合を示したものである。
【００３８】
このように、Ｓｉ製ＩＧＢＴ素子５が方形形状の場合は、図４に示すように、ＳｉＣ製ダイオード素子１５ａ及び１５ｂを、方形のＳｉ製ＩＧＢＴ素子５の二辺に近接して設けることにより、図４に示す方向Ｄ及びＥから、ＳｉＣ製ダイオード素子１５ａ及び１５ｂの熱が放熱されやすくなる。加えてＳｉＣ製ダイオード素子を２つにすることにより、１つのＳｉＣ製ダイオード素子が受け持つ電流密度を下げることができる。したがってＳｉＣ製ダイオード素子１５ａ及び１５ｂの温度上昇は、ＳｉＣ製ダイオード素子が１つの場合よりも抑制される。ここでは実施の形態１に示した場合よりも、半導体モジュールの温度上昇を抑制することができる。
【００３９】
また図５に示すように、ＳｉＣ製ダイオード素子１５ａ及び１５ｂを、方形のＳｉ製ＩＧＢＴ素子５の周辺部の角部に設けることにより、図５に示す方向Ｆ，Ｇ，Ｈ，Ｉから、ＳｉＣ製ダイオード素子１５ａ及び１５ｂの熱が放熱されやすくなる。そのためＳｉＣ製ダイオード素子１５ａ及び１５ｂを、方形のＳｉ製ＩＧＢＴ素子５の二辺に近接して設けるよりも、ＳｉＣ製ダイオード素子１５ａ及び１５ｂの温度上昇を抑制することができる。よって半導体モジュールの温度上昇を更に抑制することができる。
【００４０】
実施の形態３
実施の形態２においては、複数のＳｉＣダイオードとして、２つのＳｉＣ製ダイオード素子１５ａ及び１５ｂをＳｉ製ＩＧＢＴ素子５上の周辺部に配置したものを示した。この発明の実施の形態３は、４つのＳｉＣ製ダイオード素子をＳｉ製ＩＧＢＴ素子５上の周辺部に配置したものである。
【００４１】
図６及び図７は、この発明の実施の形態３に係る半導体モジュールの部分上面図であり、Ｓｉ製ＩＧＢＴ素子５上における絶縁板１６ａ乃至１６ｄ、カソード電極膜１７ａ乃至１７ｄ、並びにＳｉＣ製ダイオード素子１８ａ乃至１８ｄの配置の詳細を示したものである。図６及び図７に示すように、ＳｉＣ製ダイオード素子１８ａ乃至１８ｄが、Ｓｉ製ＩＧＢＴ素子５上の周辺部に配置されるようにして、絶縁板１６ａ乃至１６ｄ、カソード電極膜１７ａ乃至１７ｄ並びにＳｉＣ製ダイオード素子１８ａ乃至１８ｄを設けている。
【００４２】
この実施の形態３に係る半導体モジュールの側面図は、実施の形態１で示した図１が利用できる。実施の形態３に係る半導体モジュールは、図１において、絶縁板６を絶縁板１６ａ乃至１６ｄに、カソード電極膜７をカソード電極膜１７ａ乃至１７ｄに、ＳｉＣ製ダイオード素子８をＳｉＣ製ダイオード素子１８ａ乃至１８ｄとした構成に相当する。
【００４３】
より詳述すると、窒化アルミニウムからなる絶縁板１６ａ乃至１６ｄが、Ｓｉ製ＩＧＢＴ素子５のエミッタ電極上に設けられ、はんだによりＳｉ製ＩＧＢＴ素子５のエミッタ電極と接合されている。ここでは、絶縁板１６ａ乃至１６ｄは、Ｓｉ製ＩＧＢＴ素子５上の周辺部に設けられている。
【００４４】
さらに絶縁板１６ａ乃至１６ｄの上には、それぞれ銅などの金属からなるカソード電極膜１７ａ乃至１７ｄが設けられている。
【００４５】
そしてＳｉＣ製ダイオード素子１８ａ乃至１８ｄが、それぞれカソード電極膜１７ａ乃至１７ｄの上に設けられ、はんだによりカソード電極膜１７ａ乃至１７ｄと接合されている。ここではＳｉＣ製ダイオード素子１８ａ乃至１８ｄのカソード電極が接合されている。これによりＳｉＣ製ダイオード素子１８ａ乃至１８ｄのカソード電極は、それぞれカソード電極膜１７ａ乃至１７ｄと電気的に接続される。なおＳｉＣ製ダイオード素子１８ａ乃至１８ｄとしては、ＳｉＣ製ショットキーバリアダイオード素子を用いることが望ましい。
【００４６】
また図示はないが、この実施の形態３では、入出力部として、第１の電線１０は、一端がＳｉＣ製ダイオード素子１８ａ乃至１８ｄのアノード電極に他端がエミッタ電極膜３に接合され、第２の電線１１は、一端がＳｉ製ＩＧＢＴ素子５のエミッタ電極に他端がエミッタ電極膜３に接合され、第３の電線１２は、一端がカソード電極膜１７ａから１７ｄに他端がコレクタ電極膜２に接合されている。
【００４７】
その他の構成については、実施の形態１の図１で示した構成に相当するため、ここでの説明は省略する。
【００４８】
このように実施の形態３に係る半導体モジュールにおいては、複数のＳｉＣダイオード素子として、４つのＳｉＣ製ダイオード素子１８ａ乃至１８ｄをＳｉ製ＩＧＢＴ素子５上の周辺部に配置することにより、ＳｉＣ製ダイオード素子１８ａ乃至１８ｄの熱が放熱されやすくなる。加えてＳｉＣ製ダイオード素子を４つにすることにより、１つのＳｉＣ製ダイオード素子が受け持つ電流密度を下げることができるため、１つのＳｉＣ製ダイオード素子の発熱量を低減させることができる。そのため２つのＳｉＣ製ダイオード素子を用いる場合よりも、ＳｉＣ製ダイオード素子の発熱による温度上昇を抑制することができる。ここでは実施の形態２で示した場合よりも、半導体モジュールの温度上昇を抑制することができる。
【００４９】
なお図６及び図７は、Ｓｉ製ＩＧＢＴ素子５が、一般的に用いられる方形形状の場合を示したものである。
【００５０】
このように、Ｓｉ製ＩＧＢＴ素子５が方形形状の場合は、図６に示すように、ＳｉＣ製ダイオード素子１８ａ乃至１８ｄを、方形のＳｉ製ＩＧＢＴ素子５の四辺に近接して設けることにより、図６に示す方向Ｊ，Ｋ，Ｌ及びＭから、ＳｉＣ製ダイオード素子１８ａ乃至１８ｄの熱が放熱されやすくなる。加えてＳｉＣ製ダイオード素子を４つにすることにより、１つのＳｉＣ製ダイオード素子が受け持つ電流密度を下げることができる。したがってＳｉＣ製ダイオード素子１８ａ乃至１８ｄの温度上昇は、ＳｉＣ製ダイオード素子が２つの場合よりも抑制される。ここでは実施の形態２で示した場合よりも、半導体モジュールの温度上昇を抑制することができる。
【００５１】
また図７に示すように、ＳｉＣ製ダイオード素子１８ａ乃至１８ｄを、方形のＳｉ製ＩＧＢＴ素子５の周辺部の角部に設けることにより、図７に示す方向Ｎ，Ｐ，Ｑ，Ｒ，Ｓ，Ｔ，Ｕ及びＶから、ＳｉＣ製ダイオード素子１８ａ乃至１８ｄの熱が放熱されやすくなる。そのためＳｉＣ製ダイオード素子１８ａ乃至１８ｄを、方形のＳｉ製ＩＧＢＴ素子５の四辺に近接して設けるよりも、ＳｉＣ製ダイオード素子の温度上昇を抑制することができる。よって半導体モジュールの温度上昇を更に抑制することができる。
【００５２】
実施の形態４
実施の形態１においては、Ｓｉ製ＩＧＢＴ素子５及びＳｉＣ製ダイオード素子８に対して電流を入出力する入出力部として、第１の電線１０、第２の電線１１及び第３の電線１２を用いたものを示した。この発明の実施の形態４では、第１の電線１０、第２の電線１１及び第３の電線１２に代えて、図８に示すように、銅などの金属からなる板状の第１のリード板２１、第２のリード板２２及び第３のリード板２３が用いられる。その他の構成については、実施の形態１の図１で示した構成と同等であるため、ここでの説明は省略する。
【００５３】
このように実施の形態４に係る半導体モジュールにおいては、板状の第１のリード板２１、第２のリード板２２及び第３のリード板２３を用いているので、リード板を介して半導体素子の熱が放熱されやすくなる。特に第１のリード板２１及び第３のリード板２３は、温度が上昇しやすいＳｉＣ製ダイオード素子８の放熱に寄与するので、ＳｉＣ製ダイオード素子８の温度上昇を抑制することができる。また第２のリード板２２は、Ｓｉ製ＩＧＢＴ素子５の放熱に寄与するので、Ｓｉ製ＩＧＢＴ素子５の温度上昇を抑制することができる。ここでは実施の形態１で示した場合よりも、半導体モジュールの温度上昇を抑制することができる。
【００５４】
また実施の形態４で示した第１のリード板２１、第２のリード板２２及び第３のリード板２３は、実施の形態２に対しても同様に適用することができる。ここでは、入出力部として、第１のリード板２１は、一端がＳｉＣ製ダイオード素子１５ａ及び１５ｂのアノード電極に他端がエミッタ電極膜３に接合され、第２のリード板２２は、一端がＳｉ製ＩＧＢＴ素子５のエミッタ電極に他端がエミッタ電極膜３に接合され、第３のリード板２３は、一端がカソード電極膜１４ａ及び１４ｂに他端がコレクタ電極膜２に接合されている。
【００５５】
これにより、特に温度が上昇しやすいＳｉＣ製ダイオード素子１５ａ及び１５ｂの発熱による温度上昇を抑制することができる。ここでは実施の形態２で示した場合よりも、半導体モジュールの温度上昇を抑制することができる。
【００５６】
また実施の形態４で示した第１のリード板２１、第２のリード板２２及び第３のリード板２３は、実施の形態３に対しても同様に適用することができる。ここでは、入出力部として、第１のリード板２１は、一端がＳｉＣ製ダイオード素子１８ａ乃至１８ｄのアノード電極に他端がエミッタ電極膜３に接合され、第２のリード板２２は、一端がＳｉ製ＩＧＢＴ素子５のエミッタ電極に他端がエミッタ電極膜３に接合され、第３のリード板２３は、一端がＳｉＣ製ダイオード素子１８ａ乃至８ｂのカソード電極膜１７ａ乃至１７ｄに他端がコレクタ電極膜２に接合されている。
【００５７】
これにより、特に温度が上昇しやすいＳｉＣ製ダイオード素子１８ａ乃至１８ｄの発熱による温度上昇を抑制することができる。ここでは実施の形態３に示した場合よりも、半導体モジュールの温度上昇を抑制することができる。
【００５８】
なお実施の形態１から実施の形態４においては、ＳｉＣ製ダイオード素子８，１５ａ及び１５ｂ、並びに１８ａ乃至１８ｄの発熱による温度上昇が抑制されるので、絶縁板６，１３ａ及び１３ｂ、並びに１６ａ乃至１６ｄの材料を、窒化アルミニウムからより安価なエポキシ樹脂に変更することができる。これにより半導体モジュールのコストを低減させることができる。
【００５９】
また実施の形態１から実施の形態４においては、ＳｉＣ製ダイオード素子８，１５ａ，１５ｂ，１８ａ乃至１８ｄをＳｉ製ＩＧＢＴ素子５上の周辺部に配置するのに対応して、絶縁板３，１３ａ，１３ｂ，１６ａ乃至１６ｄ、並びにカソード電極膜７，１４ａ，１４ｂ，１７ａ乃至１７ｄもＳｉ製ＩＧＢＴ素子５上の周辺部に配置したものを示した。しかしながら絶縁板及びカソード電極膜を分割する必要はなく、例えば、実施の形態１の図１で示した絶縁板６とカソード電極膜７をＳｉ製ＩＧＢＴ素子５のエミッタ電極上の全面に設け、Ｓｉ製ＩＧＢＴ素子５の周辺部にあたるカソード電極膜７上に、ＳｉＣ製ダイオード素子８，１５ａ，１５ｂ，１８ａ乃至１８ｄを設けてもよい。
【００６０】
図９は、実施の形態１で示した図２を参考に、絶縁板６、カソード電極膜７をＳｉ製ＩＧＢＴ素子５のエミッタ電極上の全面に設けた例を示す部分上面図である。図９で示すように、Ｓｉ製ＩＧＢＴ素子５のエミッタ電極のほぼ全面に絶縁板６が設けられ、また絶縁板６上のほぼ全面にカソード電極膜７が設けられている。そしてＳｉ製ＩＧＢＴ素子５上の周辺部にあたるカソード電極膜７上にＳｉＣ製ダイオード素子８が接合されている。この場合、電線又はリード板が接合される箇所、及びゲート電極部は、絶縁板６とカソード電極膜７の一部を適宜切り欠いでおく必要がある。なお図９において説明した内容は、当然のことながら、実施の形態２から実施の形態４においても容易に適用することができる。
【００６１】
実施の形態５
図１０は、この発明の実施の形態５に係る半導体モジュールの側面図である。図１０において、実施の形態１で示した図１と相違する点は、Ｓｉ製ＩＧＢＴ素子５のエミッタ電極にＳｉＣ製ダイオード素子８のアノード電極を、はんだなどを用いて直接接合したことである。ここでは、ＳｉＣ製ダイオード素子８は、実施の形態１の図１と比べて、上下逆になっている。これによりＳｉ製ＩＧＢＴ素子５のエミッタ電極とＳｉＣ製ダイオード素子８のアノード電極が電気的に直接接続される。なお図１０で示した符号の内、実施の形態１の図１と同一のものは、同一の符号を付し、ここでの説明は省略する。
【００６２】
これにより絶縁板６を無くすことができるので、ＳｉＣ製ダイオード素子８の熱がＳｉ製ＩＧＢＴ素子５の方向にも放熱されやすくなる。そのため絶縁板６を有する場合よりもＳｉＣ製ダイオード素子８の発熱による温度上昇を抑制することができる。ここでは実施の形態１で示した場合よりも、半導体モジュールの温度上昇を抑制することができる。
【００６３】
また絶縁板６と第１の電線１０を無くすことができるので、半導体モジュールのコストも低減させることができる。また第１の電線１０を無くすことができるので、半導体モジュールの内部配線を簡略化できる効果もある。
【００６４】
なお実施の形態５で示した、Ｓｉ製ＩＧＢＴ素子５のエミッタ電極にＳｉＣ製ダイオード素子８のアノード電極を直接接合した構成は、複数のＳｉＣ製ダイオード素子を用いている実施の形態２にも対応させることができる。ここではＳｉＣ製ダイオード素子１５ａ及び１５ｂのアノード電極をＳｉ製ＩＧＢＴ素子５のエミッタ電極に直接接合している。
【００６５】
これによりＳｉＣ製ダイオード素子１５ａ及び１５ｂの発熱による温度上昇を抑制することができる。ここでは実施の形態２で示した場合よりも、半導体モジュールの温度上昇を抑制することができる。
【００６６】
また実施の形態５で示した、Ｓｉ製ＩＧＢＴ素子５のエミッタ電極にＳｉＣ製ダイオード素子８のアノード電極を直接接合した構成は、複数のＳｉＣ製ダイオード素子を用いている実施の形態３にも対応させることができる。ここではＳｉＣ製ダイオード素子１８ａ乃至１８ｄのアノード電極をＳｉ製ＩＧＢＴ素子５のエミッタ電極に直接接合している。
【００６７】
これによりＳｉＣ製ダイオード素子１８ａ乃至１８ｄの発熱による温度上昇を抑制することができる。ここでは実施の形態３で示した場合よりも、半導体モジュールの温度上昇を抑制することができる。
【００６８】
実施の形態６
図１１は、この発明の実施の形態６に係る半導体モジュールの側面図である。図１１において、実施の形態５で示した図１０と相違する点は、電流の入出力部として、第２の電線１１と第３の電線１２に代えて、第２のリード板２２をＳｉ製ＩＧＢＴ素子５のエミッタ電極とエミッタ電極膜３との接続に用い、第３のリード板２３をＳｉＣ製ダイオード素子８のカソード電極とコレクタ電極膜２との接続に用いたことである。なお図１１で示した符号の内、実施の形態５の図１０と同一のものは、同一の符号を付し、ここでの説明は省略する。
【００６９】
これにより、実施の形態５と同様に、絶縁板６を無くすことができるので、ＳｉＣ製ダイオード素子８の熱がＳｉ製ＩＧＢＴ素子５の方向にも放熱されやすくなる。加えて第２のリード板２２と第３のリード板２３を用いることにより、リード板を介して熱が放熱されやすくなる。特に第３のリード板２３は、温度が上昇しやすいＳｉＣ製ダイオード素子８の放熱に寄与するので、ＳｉＣ製ダイオード素子８の温度上昇を抑制することができる。また第２のリード板２２は、Ｓｉ製ＩＧＢＴ素子５の放熱に寄与するので、Ｓｉ製ＩＧＢＴ素子５の温度上昇を抑制することができる。ここでは実施の形態５で示した場合よりも、半導体モジュールの温度上昇を抑制することができる。
【００７０】
また絶縁板６と第１のリード板２１を無くすことができるので、半導体モジュールのコストも低減させることができる。また第１のリード板２１を無くすことができるので、半導体モジュールの内部配線を簡略化できる効果もある。
【００７１】
また実施の形態６で示した、Ｓｉ製ＩＧＢＴ素子５のエミッタ電極にＳｉＣ製ダイオード素子８のアノード電極を直接接合すると共に第２のリード板２２と第３のリード板２３を用いた構成は、複数のＳｉＣ製ダイオード素子を用いている実施の形態３にも対応させることができる。ここではＳｉＣ製ダイオード素子１５ａ及び１５ｂのアノード電極をＳｉ製ＩＧＢＴ素子５のエミッタ電極に直接接合している。また第２のリード板２２は、一端がＳｉ製ＩＧＢＴ素子５のエミッタ電極に他端がエミッタ電極膜３に接合され、第３のリード板２３は、一端がＳｉＣ製ダイオード素子１５ａ及び１５ｂのカソード電極に他端がコレクタ電極膜２に接合されている。
【００７２】
これにより、特に温度が上昇しやすいＳｉＣ製ダイオード素子１５ａ及び１５ｂの発熱による温度上昇を抑制することができる。ここでは実施の形態５で示した場合よりも、半導体モジュールの温度上昇を抑制することができる。
【００７３】
また実施の形態６で示した、Ｓｉ製ＩＧＢＴ素子５のエミッタ電極にＳｉＣ製ダイオード素子８のアノード電極を直接接合すると共に第２のリード板２２と第３のリード板２３を用いた構成は、複数のＳｉＣ製ダイオード素子を用いている実施の形態４にも対応させることができる。ここではＳｉＣ製ダイオード素子１８ａ乃至１８ｄのアノード電極をＳｉ製ＩＧＢＴ素子５のエミッタ電極に直接接合している。また第２のリード板２２は、一端がＳｉ製ＩＧＢＴ素子５のエミッタ電極に他端がエミッタ電極膜３に接合され、第３のリード板２３は、一端がＳｉＣ製ダイオード素子１８ａ乃至１８ｄのカソード電極に他端がコレクタ電極膜２に接合されている。
【００７４】
これにより、特に温度が上昇しやすいＳｉＣ製ダイオード素子１８ａ乃至１８ｂの発熱による温度上昇を抑制することができる。ここでは実施の形態５で示した場合よりも、半導体モジュールの温度上昇を抑制することができる。
【００７５】
なお全ての実施の形態において、ＳｉＣ製ダイオード素子は、ｎ型又はｐ型のいずれのＳｉＣ基板を用いて製作したものを用いてもよい。なお実施の形態５及び６の場合には、図１１に示すように、アノード電極を全面に形成することができるｐ型のＳｉＣ基板を用いて製作したＳｉＣ製ダイオード素子を用いることが望ましい。図１２は、そのようなｐ型のＳｉＣ基板を用いたＳｉＣ製ダイオード素子の一例を示したものである。図１２において、３１はｐ型のＳｉＣ基板、３２はｐ型のＳｉＣ基板３１の表面内の形成されたｎ型の拡散層、３３はｎ型の拡散層３２の表面上に形成されたカソード電極、３４はカソード電極３３の周囲のｎ型の拡散層３１を含むｐ型のＳｉＣ基板３１の表面上に形成された保護膜、３５はｐ型のＳｉＣ基板３１の裏面上に形成されたアノード電極である。
【００７６】
なお全ての実施の形態において、スイッチング素子としてＩＧＢＴ素子を用いたものを示したが、例えば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）素子やバイポーラトランジスタ素子などの他のスイッチング素子を用いることもでき、この発明の範囲に含まれる。
【００７７】
またＳｉ製スイッチング素子は、ＳｉＣを材料としたＳｉＣ製スイッチング素子としてもこの発明の効果を得ることができる。よってＳｉＣ製スイッチング素子を用いることも、この発明の範囲に含まれる。
【図面の簡単な説明】
【００７８】
【図１】この発明の実施の形態１に係る半導体モジュールの側面図である。
【図２】この発明の実施の形態１に係る半導体モジュールの部分上面図である。
【図３】この発明の実施の形態１に係る半導体モジュールの部分上面図である。
【図４】この発明の実施の形態２に係る半導体モジュールの部分上面図である。
【図５】この発明の実施の形態２に係る半導体モジュールの部分上面図である。
【図６】この発明の実施の形態３に係る半導体モジュールの部分上面図である。
【図７】この発明の実施の形態３に係る半導体モジュールの部分上面図である。
【図８】この発明の実施の形態４に係る半導体モジュールの側面図である。
【図９】この発明の実施の形態１に係る半導体モジュールの他の構成例を示す部分上面図である。
【図１０】この発明の実施の形態５に係る半導体モジュールの側面図である。
【図１１】この発明の実施の形態６に係る半導体モジュールの側面図である。
【図１２】ｐ型のＳｉＣ基板を用いたＳｉＣ製ダイオード素子の断面図である。
【図１３】インバータなどの半導体モジュールに用いられるＩＧＢＴ素子とダイオード素子からなる回路構成図である。
【符号の説明】
【００７９】
１  絶縁基板、２  コレクタ電極膜、３  エミッタ電極膜、４  金属膜、５  Ｓｉ製ＩＧＢＴ素子、６  絶縁板、７  カソード電極膜、８  ＳｉＣ製ダイオード素子、９  ベース基板、１０  第１の電線、１１  第２の電線、１２  第３の電線
【図１】
2010129746.tif 000003
【図２】
2010129746.tif 000004
【図３】
2010129746.tif 000005
【図４】
2010129746.tif 000006
【図５】
2010129746.tif 000007
【図６】
2010129746.tif 000008
【図７】
2010129746.tif 000009
【図８】
2010129746.tif 000010
【図９】
2010129746.tif 000011
【図１０】
2010129746.tif 000012
【図１１】
2010129746.tif 000013
【図１２】
2010129746.tif 000014
【図１３】
2010129746.tif 000015