(57)【要約】【課題】高周波増幅トランジスタを流れる電流が制御電圧変動の影響を受けないようにする。【解決手段】高周波電力増幅器５０には、バイアス回路１、増幅部２、及び高周波分離部３、端子Ｐｒｆｉｎ、端子Ｐｒｆｏｕｔ、端子Ｐｖｃｃ、端子Ｐｖｃｏｎ、及び端子Ｐｖｄｃが設けられる。バイアス回路１は、制御電圧Ｖｃｏｎと高電位側電源電圧Ｖｄｃが供給され、バイアス電流を生成し、ＮＰＮトランジスタＱ１乃至５、抵抗Ｒ１、及び抵抗Ｒ２が設けられる。高周波分離部３は、バイアス回路１から出力されるバイアス電流が入力され、バイアス電流を増幅部２の高周波増幅トランジスタであるＮＰＮトランジスタＱｒｆのベースに供給する。バイアス回路１は、ＮＰＮトランジスタＱｒｆを流れる電流に対して制御電圧変動の影響を与えない。【選択図】図１
2010021869.tif 000002
【特許請求の範囲】
【請求項１】
ベースに高周波信号が入力され、前記高周波信号を増幅した信号をコレクタ側から出力する高周波トランジスタと、
一端に制御電圧が供給される第１の抵抗と、コレクタがベース及び前記第１の抵抗の他端に接続される第１のトランジスタと、コレクタがベース及び前記第１のトランジスタのエミッタに接続され、エミッタが低電位側電源に接続される第２のトランジスタと、コレクタが第１の電圧供給端子に接続され、ベースが前記第１の抵抗の他端に接続される第３のトランジスタと、一端が前記第３のトランジスタのエミッタに接続され、他端が前記低電位側電源に接続される第２の抵抗と、コレクタが第２の電圧供給端子に接続され、ベースが前記第１の抵抗の他端に接続される第４のトランジスタと、コレクタが前記第４のトランジスタのエミッタに接続され、ベースが前記第３のトランジスタのエミッタに接続され、エミッタが前記低電位側電源に接続される第５のトランジスタとを有し、前記第５のトランジスタのコレクタ側からバイアス電流を出力するバイアス回路と、
前記バイアス回路と前記高周波トランジスタとの間に設けられ、インダクタを有し、前記バイアス電流が入力され、前記バイアス電流を前記高周波トランジスタのベースに出力する高周波分離部と、
を具備することを特徴とする増幅器。
【請求項２】
前記第１及び第２の電圧供給端子には第１の電圧が供給されることを特徴とする請求項１に記載の増幅器。
【請求項３】
前記第１の電圧供給端子には第１の電圧が供給され、前記第２の電圧供給端子には第２の電圧が供給されることを特徴とする請求項１に記載の増幅器。
【請求項４】
ベースに高周波信号が入力され、前記高周波信号を増幅した信号をコレクタ側から出力する高周波トランジスタと、
一端に制御電圧が供給される第１の抵抗と、コレクタがベース及び前記第１の抵抗の他端に接続される第１のトランジスタと、コレクタがベース及び前記第１のトランジスタのエミッタに接続され、エミッタが低電位側電源に接続される第２のトランジスタと、コレクタが第１の電圧供給端子に接続され、ベースが前記第１の抵抗の他端に接続される第３のトランジスタと、コレクタが第２の電圧供給端子に接続され、ベースが前記第１の抵抗の他端に接続される第４のトランジスタと、コレクタが前記第４のトランジスタのエミッタに接続され、ベースが前記第３のトランジスタのエミッタに接続され、エミッタが前記低電位側電源に接続される第５のトランジスタとを有し、前記第５のトランジスタのコレクタ側からバイアス電流を出力するバイアス回路と、
一端が端子を介して前記第３のトランジスタのエミッタに接続され、他端が前記低電位側電源に接続される第２の抵抗と、
前記バイアス回路と前記高周波トランジスタとの間に設けられ、インダクタを有し、前記バイアス電流が入力され、前記バイアス電流を前記高周波トランジスタのベースに出力する高周波分離部と、
を具備することを特徴とする増幅器。
【請求項５】
ベースに高周波信号が入力され、前記高周波信号を増幅した信号をコレクタ側から出力する高周波ＮＰＮトランジスタと、
一端に制御電圧が供給される第１の抵抗と、エミッタに第１の電圧が供給され、コレクタがベース及び前記第１の抵抗の他端に接続される第１のＰＮＰトランジスタと、エミッタに前記第１の電圧が供給され、ベースが前記第１のＰＮＰトランジスタのベースに接続される第２のＰＮＰトランジスタと、コレクタがベース及び前記第２のＰＮＰトランジスタのコレクタに接続される第１のＮＰＮトランジスタと、コレクタがベース及び前記第１のＮＰＮトランジスタのエミッタに接続され、エミッタが低電位側電源に接続される第２のＮＰＮトランジスタと、コレクタに前記第１の電圧が供給され、ベースが前記第２のＰＮＰトランジスタのコレクタに接続される第３のＮＰＮトランジスタと、一端が前記第３のＮＰＮトランジスタのエミッタに接続され、他端が前記低電位側電源に接続される第２の抵抗と、コレクタに前記第１の電圧が供給され、ベースが前記第２のＰＮＰトランジスタのコレクタに接続される第４のＮＰＮトランジスタと、コレクタが前記第４のＮＰＮトランジスタのエミッタに接続され、ベースが前記第３のＮＰＮトランジスタのエミッタに接続され、エミッタが前記低電位側電源に接続される第５のＮＰＮトランジスタとを有し、前記第５のＮＰＮトランジスタのコレクタ側からバイアス電流を出力するバイアス回路と、
前記バイアス回路と前記高周波トランジスタとの間に設けられ、インダクタを有し、前記バイアス電流が入力され、前記バイアス電流を前記高周波トランジスタのベースに出力する高周波分離部と、
を具備することを特徴とする増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅器に関する。
【背景技術】
【０００２】
無線通信装置では、高利得、高効率、温度変化の影響が少ない、広いダイナミックレンジにおいて線形性の優れた高周波高出力増幅器が必要とされる。高周波高出力増幅器では、高周波増幅トランジスタのベースにバイアス電流を供給するバイアス回路が設けられる。バイアス回路には電源回路から供給される制御電圧が入力される（例えば、特許文献１参照。）。
【０００３】
特許文献１などに記載されている高周波高出力増幅器では、通常、バイアス回路には、制御電圧の制限或いは無線通信装置のシステムコストやスペースなどから、電圧係数及び温度係数が小さく、且つ一定な電圧を発生するＢＧＲ回路（Bandgap  Reference  Voltage  Generation  Circuit）から構成される電源回路が使用できない。高周波増幅トランジスタを流れる電流は制御電圧の影響を受けるので、電源回路から出力される制御電圧が変動した場合、高周波増幅トランジスタを流れる電流がばらつくという問題点がある。ばらつきが発生すると高周波高出力増幅器の電力がばらつくという問題点がある。
【特許文献１】特開２００７−１１０３７９号公報（頁１０、図５）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、高周波増幅トランジスタを流れる電流が制御電圧変動の影響を受けない増幅器を提供することにある。
【課題を解決するための手段】
【０００５】
本発明の一態様の増幅器は、ベースに高周波信号が入力され、前記高周波信号を増幅した信号をコレクタ側から出力する高周波トランジスタと、一端に制御電圧が供給される第１の抵抗と、コレクタがベース及び前記第１の抵抗の他端に接続される第１のトランジスタと、コレクタがベース及び前記第１のトランジスタのエミッタに接続され、エミッタが低電位側電源に接続される第２のトランジスタと、コレクタが第１の電圧供給端子に接続され、ベースが前記第１の抵抗の他端に接続される第３のトランジスタと、一端が前記第３のトランジスタのエミッタに接続され、他端が前記低電位側電源に接続される第２の抵抗と、コレクタが第２の電圧供給端子に接続され、ベースが前記第１の抵抗の他端に接続される第４のトランジスタと、コレクタが前記第４のトランジスタのエミッタに接続され、ベースが前記第３のトランジスタのエミッタに接続され、エミッタが前記低電位側電源に接続される第５のトランジスタとを有し、前記第５のトランジスタのコレクタ側からバイアス電流を出力するバイアス回路と、前記バイアス回路と前記高周波トランジスタとの間に設けられ、インダクタを有し、前記バイアス電流が入力され、前記バイアス電流を前記高周波トランジスタのベースに出力する高周波分離部とを具備することを特徴とする。
【０００６】
本発明の他態様の増幅器は、ベースに高周波信号が入力され、前記高周波信号を増幅した信号をコレクタ側から出力する高周波トランジスタと、一端に制御電圧が供給される第１の抵抗と、コレクタがベース及び前記第１の抵抗の他端に接続される第１のトランジスタと、コレクタがベース及び前記第１のトランジスタのエミッタに接続され、エミッタが低電位側電源に接続される第２のトランジスタと、コレクタが第１の電圧供給端子に接続され、ベースが前記第１の抵抗の他端に接続される第３のトランジスタと、コレクタが第２の電圧供給端子に接続され、ベースが前記第１の抵抗の他端に接続される第４のトランジスタと、コレクタが前記第４のトランジスタのエミッタに接続され、ベースが前記第３のトランジスタのエミッタに接続され、エミッタが前記低電位側電源に接続される第５のトランジスタとを有し、前記第５のトランジスタのコレクタ側からバイアス電流を出力するバイアス回路と、一端が端子を介して前記第３のトランジスタのエミッタに接続され、他端が前記低電位側電源に接続される第２の抵抗と、前記バイアス回路と前記高周波トランジスタとの間に設けられ、インダクタを有し、前記バイアス電流が入力され、前記バイアス電流を前記高周波トランジスタのベースに出力する高周波分離部とを具備することを特徴とする。
【発明の効果】
【０００７】
本発明によれば、高周波増幅トランジスタを流れる電流が制御電圧変動の影響を受けない増幅器を提供することができる。
【発明を実施するための最良の形態】
【０００８】
以下本発明の実施例について図面を参照しながら説明する。
【実施例１】
【０００９】
まず、本発明の実施例１に係る増幅器について、図面を参照して説明する。図１は高周波電力増幅器を示す回路図である。本実施例では、高周波増幅トランジスタを流れる電流に対して制御電圧変動の影響を与えないバイアス回路を設けている。
【００１０】
図１に示すように、高周波電力増幅器５０には、バイアス回路１、増幅部２、及び高周波分離部３、端子Ｐｒｆｉｎ、端子Ｐｒｆｏｕｔ、端子Ｐｖｃｃ、端子Ｐｖｃｏｎ、及び端子Ｐｖｄｃが設けられる。高周波電力増幅器５０は、例えば、移動体通信の送信部（Ｔｘ）に使用されるＰＡ（Power  Amplifier）モジュールである。
【００１１】
バイアス回路１は、制御電圧供給端子としての端子Ｐｖｃｏｎを介して図示しない電源回路から供給される制御電圧Ｖｃｏｎと、電圧供給端子としての端子Ｐｖｄｃを介して供給される高電位側電源電圧Ｖｄｃとが入力され、増幅部２に供給するバイアス電流を生成する。
【００１２】
バイアス回路１には、ＮＰＮトランジスタＱ１乃至５、抵抗Ｒ１、及び抵抗Ｒ２が設けられる。ここでは、ＮＰＮトランジスタＱ１乃至５に、例えば高周波Ｓｉバイポーラトランジスタを用いている。
【００１３】
抵抗Ｒ１は、一端に制御電圧Ｖｃｏｎが供給され、他端がノードＮ１に接続される。ＮＰＮトランジスタＱ１は、コレクタがノードＮ１に接続され、ベースがノードＮ１に接続され、エミッタがノードＮ２に接続されるベース・コレクタ短絡型ダイオードである。ＮＰＮトランジスタＱ２は、コレクタがノードＮ２に接続され、ベースがノードＮ２に接続され、エミッタが低電位側電源（接地電位）Ｖｓｓに接続されるベース・コレクタ短絡型ダイオードである。
【００１４】
ここで、抵抗Ｒ１の両端間の電位差をΔＶｒ１、ベースがコレクタに接続されるダイオードであるＮＰＮトランジスタＱ１及びＱ２のベース・エミッタ間電圧をＶｂｅとすると、制御電圧Ｖｃｏｎは、２Ｖｂｅ＋ΔＶｒ１分必要となる。
【００１５】
例えば、高周波ＳｉバイポーラトランジスタのＶｂｅを０．７Ｖ、ΔＶｒ１を０．４Ｖとすると制御電圧Ｖｃｏｎは１．８Ｖ程度必要となる。なお、高周波Ｓｉバイポーラトランジスタの代わりに、例えばＧａＡｓ系ＨＢＴを使用した場合、ＧａＡｓ系ＨＢＴのＶｂｅを１．３５Ｖ、ΔＶｒ１を０．４Ｖとすると制御電圧Ｖｃｏｎは３．１Ｖ必要となり、高周波Ｓｉバイポーラトランジスタの場合よりも高くなる。
【００１６】
ＮＰＮトランジスタＱ３は、コレクタに高電位側電源電圧Ｖｄｃが供給され、ベースがノードＮ１に接続され、エミッタがノードＮ３に接続される。抵抗Ｒ２は、一端がノードＮ３に接続され、他端が低電位側電源（接地電位）Ｖｓｓに接続される。
【００１７】
ＮＰＮトランジスタＱ４は、コレクタに高電位側電源電圧Ｖｄｃが供給され、ベースがノードＮ１に接続され、エミッタがノードＮ４に接続される。ＮＰＮトランジスタＱ５は、コレクタがノードＮ４に接続され、ベースがノードＮ３に接続され、エミッタが低電位側電源（接地電位）Ｖｓｓに接続される。
【００１８】
ＮＰＮトランジスタＱ４のエミッタとＮＰＮトランジスタＱ５のコレクタの接続点（ノードＮ４）からバイアス電流が出力される。
【００１９】
高周波分離部３は、バイアス回路１と増幅部２の間に設けられ、少なくともインダクタL１を構成要件とする。高周波分離部３は、バイアス回路１から増幅部２にバイアス電流、即ち直流電流を供給する一方で、増幅部２に入力される高周波信号がバイアス回路２側に漏洩するのを防ぐ役割を持っている。インダクタＬ１は、一端がバイアス回路１のノードＮ４に接続され、他端が増幅部２のノードＮ５に接続される。
【００２０】
増幅部２は、高周波分離部３から出力されるバイアス電流と、高周波入力信号端子としての端子Ｐｒｆｉｎを介して供給される高周波入力信号ＲＦｉｎと、電源電圧端子としての端子Ｐｖｃｃを介して供給される高電位側電源電圧Ｖｃｃとが入力され、高周波入力信号ＲＦｉｎを増幅した高周波出力信号ＲＦｏｕｔを高周波出力信号端子としての端子Ｐｒｆｏｕｔに出力する。
【００２１】
増幅部２には、入力整合回路１１、インダクタＬ２、ＮＰＮトランジスタＱｒｆが設けられる。ここでは、高周波増幅トランジスタとしてのＮＰＮトランジスタＱｒｆに、例えば高周波Ｓｉバイポーラトランジスタを用いている。
【００２２】
入力整合回路１１は、端子ＰｒｆｉｎとノードＮ５の間に設けられ、端子ＰｒｆｉｎのインピーダンスをノードＮ５のインピーダンスに変換する回路であり、端子Ｐｒｆｉｎを介して高周波入力信号ＲＦｉｎが入力され、高周波入力信号ＲＦｉｎをノードＮ５側（ＮＰＮトランジスタＱｒｆのベース側）に出力する。インダクタＬ２は、端子ＰｖｃｃとノードＮ６の間に設けられる。なお、インダクタＬ２の代わりに伝送線路を用いてもよい。
【００２３】
高周波増幅トランジスタであるＮＰＮトランジスタＱｒｆは、コレクタがノードＮ６に接続され、ベースに高周波分離部３から出力されるバイアス電流と高周波入力信号ＲＦｉｎとが入力され、エミッタが低電位側電源（接地電位）Ｖｓｓに接続され、高周波入力信号ＲＦｉｎを増幅し、高周波出力信号ＲＦｏｕｔとしてコレクタ側（ノードＮ６側）から端子Ｐｒｏｕｔに出力する。
【００２４】
次に、制御電圧ＶｃｏｎとＮＰＮトランジスタＱｒｆに流れる電流の関係について説明する。
【００２５】
ＮＰＮトランジスタＱ３に流れるコレクタ電流をＩ３、ＮＰＮトランジスタＱ４に流れるコレクタ電流をＩ４、ＮＰＮトランジスタＱ５に流れるコレクタ電流をＩ５、ＮＰＮトランジスタＱｒｆに流れるコレクタ電流をＩｒｆ、ＮＰＮトランジスタＱ３のベース・エミッタ間電圧をＶｂｅ３、ＮＰＮトランジスタＱ４のベース・エミッタ間電圧をＶｂｅ４、ＮＰＮトランジスタＱ５のベース・エミッタ間電圧をＶｂｅ５、ＮＰＮトランジスタＱｒｆのベース・エミッタ間電圧をＶｂｅｒｆ、ＮＰＮトランジスタＱ５の逆方向飽和電流をＩｓ５、抵抗Ｒ２の抵抗値をｒ２とし、本実施例のＮＰＮトランジスタのｈｆｅ（電流増幅率）が大きく設定され、コレクタ電流に対してベース電流を略無視できるレベルとすると近似的に、
I3≒Vbe5／r2・・・・・・・・・・・・・・・式（１）
Vbe5≒Vt×ln(I4／Is5) ・・・・・・・・・・式（２）
と表される。なお、ＶｔはｋＴ／ｑで表され、ｋはボルツマン定数、ＴはＮＰＮトランジスタの温度、ｑは電気素量である。本実施例では、
Vbe5＋Vbe3=Vbe4＋Vberf・・・・・・・・・・式（３）
の関係が成り立っているので、ＮＰＮトランジスタＱ３の逆方向飽和電流をＩｓ３、ＮＰＮトランジスタＱ４の逆方向飽和電流をＩｓ４、ＮＰＮトランジスタＱｒｆの逆方向飽和電流をＩｓｒｆとすると、
Vt×ln(I4／Is5)+Vt×ln(I3/Is3)＝Vt×ln(I4/Is4)+Vt×ln(Irf/Isrf)・・式（４）
(I4×I3)／(Is5×Is3)＝(I4×Irf)／(Is4×Isrf) ・・・・・・・・・・・式（５）
で表され、即ち、
Irf／(Is4×Isrf)＝I3／(Is5×Is3)・・・・・式（６）
と表される。
【００２６】
ＮＰＮトランジスタＱ３のエミッタ面積をＳ３、ＮＰＮトランジスタＱ４のエミッタ面積をＳ４、ＮＰＮトランジスタＱ５のエミッタ面積をＳ５、ＮＰＮトランジスタＱｒｆのエミッタ面積をＳｒｆとすると、式（６）から、ＮＰＮトランジスタＱｒｆのコレクタ電流Ｉｒｆは、
Irf＝{I3×(S4×Srf)}／(S3×S5)・・・・・・式（７）
と表される。ここで、（Ｓ４×Ｓｒｆ）／（Ｓ３×Ｓ５）をＤとすると、
Irf＝D×I3＝D×(Vbe／r2)・・・・・・・・・式（８）
と表される。
【００２７】
ここで、式（７）及び式（８）において、制御電圧Ｖｃｏｎが式中に存在しない。つまり、ＮＰＮトランジスタＱｒｆのコレクタ電流Ｉｒｆに対して本実施例では制御電圧Ｖｃｏｎの影響がない。即ち、制御電圧Ｖｃｏｎの変動によるＮＰＮトランジスタＱｒｆのコレクタ電流Ｉｒｆのバラツキを大幅に低減することができる。
【００２８】
また、本実施例では、ＮＰＮトランジスタＱ５のコレクタ⇒ＮＰＮトランジスタＱ３のエミッタ⇒ＮＰＮトランジスタＱ４のベース⇒ＮＰＮトランジスタＱ５のコレクタという帰還ループが形成されているが、増幅回路はＮＰＮトランジスタＱ４のコレクタ接地増幅回路の１段の増幅回路であり、増幅率が抑制される。基本波周波数においては、高周波分離部３によりバイアス回路１と増幅部２とが分離され、高周波入力信号ＲＦｉｎが増幅部２からバイアス回路１への漏洩を、無視できる程度に抑えることができる。しかし、基本波周波数から隔たった周波数帯においてバイアス回路１が発生する雑音成分は、高周波分離部３によって阻止することは、回路の大きさ引いては製造コストを考慮すれば困難と言える。このため、バイアス回路１における帰還ループの増幅率を本発明のごとく抑制することで、ＮＰＮトランジスタＱｒｆにバイアス回路１側から入力される雑音電力を小さく抑えることができ、結果として、ＮＰＮトランジスタＱｒｆの出力端子である端子Ｐｒｆｏｕｔに出力される雑音電力を抑制することができる。
【００２９】
上述したように、本実施例の増幅器では、バイアス回路１、増幅部２、高周波分離部３、端子Ｐｒｆｉｎ、端子Ｐｒｆｏｕｔ、端子Ｐｖｃｃ、端子Ｐｖｃｏｎ、及び端子Ｐｖｄｃが設けられる。バイアス回路１は、制御電圧Ｖｃｏｎと高電位側電源電圧Ｖｄｃが供給され、バイアス電流を生成し、ＮＰＮトランジスタＱ１乃至５、抵抗Ｒ１、及び抵抗Ｒ２が設けられる。高周波分離部３は、インダクタＬ１が設けられ、バイアス回路１から出力されるバイアス電流が入力され、バイアス電流を増幅部２の高周波増幅トランジスタであるＮＰＮトランジスタＱｒｆのベースに供給する。ＮＰＮトランジスタＱｒｆを流れるコレクタ電流Ｉｒｆは、（Ｓ４×Ｓｒｆ）／（Ｓ３×Ｓ５）とＮＰＮトランジスタＱ３を流れる電流Ｉ３の積で表される。
【００３０】
このため、ＮＰＮトランジスタＱｒｆを流れるコレクタ電流Ｉｒｆは、制御電圧Ｖｃｏｎの変動を受けない。したがって、制御電圧Ｖｃｏｎの変動によるＮＰＮトランジスタＱｒｆを流れるコレクタ電流Ｉｒｆのバラツキを大幅に低減することができる。また、帰還ループ径路中の増幅素子数を最小にでき、バイアス回路１がＮＰＮトランジスタＱ４を用いた１段構成の増幅回路と見なせるので、高周波電力増幅器５０の雑音電力を抑制することができる。
【００３１】
なお、本実施例では、ＮＰＮトランジスタＱ１乃至５、Ｑｒｆに高周波Ｓｉバイポーラトランジスタを用いているが、代わりにｆｔ（遮断周波数）、ｆｍａｘ（最大動作周波数）の優れたＳｉＧｅ  ＨＢＴ（Heterojunction  Bipolar  Transistor）やＳｉＧｅＣ  ＨＢＴを用いてもよい。また、ｆｔ、ｆｍａｘの優れたＧａＡｓ系ＨＢＴ、ＧａＮ系ＨＢＴ、ＩｎＰ系ＨＢＴ等を用いてもよい。
【実施例２】
【００３２】
次に、本発明の実施例２に係る増幅器について、図面を参照して説明する。図２は高周波電力増幅器を示す回路図である。本実施例では、制御電圧を低電圧化している。
【００３３】
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００３４】
図２に示すように、高周波電力増幅器５１には、バイアス回路１ａ、増幅部２、及び高周波分離部３、端子Ｐｒｆｉｎ、端子Ｐｒｆｏｕｔ、端子Ｐｖｃｃ、端子Ｐｖｃｏｎ、及び端子Ｐｖｄｃが設けられる。高周波電力増幅器５１は、例えば、移動体通信の送信部（Ｔｘ）に使用されるＰＡモジュールである。
【００３５】
バイアス回路１ａは、端子Ｐｖｃｏｎを介して図示しない電源回路から供給される制御電圧Ｖｏｎと、端子Ｐｖｄｃを介して供給される高電位側電源電圧Ｖｄｃとが入力され、増幅部２に供給するバイアス電流を生成する。
【００３６】
バイアス回路１ａには、ＰＮＰトランジスタＱＰ１、ＰＮＰトランジスタＱＰ２、ＮＰＮトランジスタＱ１乃至５、抵抗Ｒ１、及び抵抗Ｒ２が設けられる。ここでは、ＰＮＰトランジスタＱＰ１及びＱＰ２にＳｉバイポーラトランジスタを用いている。
【００３７】
抵抗Ｒ１は、一端に制御電圧Ｖｃｏｎが供給され、他端がノードＮ１１に接続される。ＰＮＰトランジスタＱＰ１は、エミッタに高電位側電源電圧Ｖｄｃが供給され、コレクタがベース及びノードＮ１１に接続される。ＰＮＰトランジスタＱＰ２は、エミッタに高電位側電源電圧Ｖｄｃが供給され、ベースがＰＮＰトランジスタＱＰ１のベースに接続され、コレクタがノードＮ１に接続される。ＰＮＰトランジスタＱＰ１及びＱＰ２は、カレントミラー回路を構成する。
【００３８】
ここで、抵抗Ｒ１の両端間の電位差をΔＶｒ１、ベースがコレクタに接続されるダイオードであるＮＰＮトランジスタＱ１及びＱ２のベース・エミッタ間電圧をＶｂｅｎ、ＰＮＰトランジスタＱＰ１及びＱＰ２のベース・エミッタ間電圧をＶｂｅｐ、ＰＮＰトランジスタＱＰ２のコレクタ・エミッタ間電圧をＶｃｅｐとすると、
高電位側電源電圧Ｖｄｃ、制御電圧Ｖｃｏｎは、
Vdc＝2Vben＋Vcep・・・・・・・・・・・・・式（９）
Vcon＝Vdc−Vbep−ΔVr1・・・・・・・・・・式（１０）
と表される。
【００３９】
例えば、Ｖｂｅｎ及びＶｂｅｐを０．７Ｖ、ΔＶｒ１を０．４Ｖ、Ｖｃｅｐを０．４Ｖとすると、高電位側電源電圧Ｖｄｃを１．８Ｖ、制御電圧Ｖｃｏｎを０．７Ｖにすることができ、実施例１よりも低電圧化することができる。
【００４０】
なお、ＮＰＮトランジスタＱ１乃至５及び抵抗Ｒ２部分の動作は、実施例１と同様であり、制御電圧ＶｃｏｎとＮＰＮトランジスタＱｒｆに流れる電流の関係についても実施例１と同様であるので説明を省略する。
【００４１】
上述したように、本実施例の増幅器では、バイアス回路１ａ、増幅部２、高周波分離部３、端子Ｐｒｆｉｎ、端子Ｐｒｆｏｕｔ、端子Ｐｖｃｃ、端子Ｐｖｃｏｎ、及び端子Ｐｖｄｃが設けられる。バイアス回路１ａは、制御電圧Ｖｃｏｎと高電位側電源電圧Ｖｄｃが供給され、バイアス電流を生成し、ＰＮＰトランジスタＱＰ１、ＰＮＰトランジスタＱＰ２、ＮＰＮトランジスタＱ１乃至５、抵抗Ｒ１、及び抵抗Ｒ２が設けられる。制御電圧Ｖｃｏｎは、高電位側電源電圧Ｖｄｃから抵抗Ｒ１の両端間の電位差ΔＶｒ１とＰＮＰトランジスタＱＰ１のベース・エミッタ間電圧Ｖｂｅｐを引き算した値となる。高周波分離部３は、インダクタＬ１が設けられ、バイアス回路１ａから出力されるバイアス電流が入力され、高周波成分を分離したバイアス電流を増幅部２の高周波増幅トランジスタであるＮＰＮトランジスタＱｒｆのベースに供給する。
【００４２】
このため、実施例１と同様な効果の他に、実施例１よりも制御電圧Ｖｃｏｎを低電圧化することができる。
【００４３】
なお、本実施例では、ＮＰＮトランジスタＱ１乃至５にＳｉバイポーラトランジスタを用いているが、代わりにＧａＡｓ系ＨＢＴ、ＧａＮ系ＨＢＴ、ＩｎＰ系ＨＢＴ等を用いてもよい。
【実施例３】
【００４４】
次に、本発明の実施例３に係る増幅器について、図面を参照して説明する。図３は高周波電力増幅器を示す回路図である。本実施例では、バイアス回路と高周波分離部の構成を変更している。
【００４５】
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００４６】
図３に示すように、高周波電力増幅器５２には、バイアス回路１ｂ、増幅部２、及び高周波分離部３ｂ、端子Ｐｒｆｉｎ、端子Ｐｒｆｏｕｔ、端子Ｐｖｃｃ、端子Ｐｖｃｏｎ、端子Ｐｖｄｃ１、及び端子Ｐｖｄｃが設けられる。高周波電力増幅器５２は、例えば、移動体通信の送信部（Ｔｘ）に使用されるＰＡモジュールである。
【００４７】
バイアス回路１ｂは、端子Ｐｖｃｏｎを介して図示しない電源回路から供給される制御電圧Ｖｏｎと、電圧供給端子としての端子Ｐｖｄｃ１を介して供給される高電位側電源電圧Ｖｄｃ１と、電圧供給端子としての端子Ｐｖｄｃ２を介して供給される高電位側電源電圧Ｖｄｃ２とが入力され、増幅部２に供給するバイアス電流を生成する。
【００４８】
バイアス回路１ａには、ＮＰＮトランジスタＱ１乃至５、抵抗Ｒ１、及び抵抗Ｒ２が設けられる。
【００４９】
ＮＰＮトランジスタＱ３は、コレクタに高電位側電源電圧Ｖｄｃ１が供給され、ベースがノードＮ１に接続され、エミッタがノードＮ３に接続される。
【００５０】
ＮＰＮトランジスタＱ４は、コレクタに高電位側電源電圧Ｖｄｃ２が供給され、ベースがノードＮ１に接続され、エミッタがノードＮ４に接続される。
【００５１】
高周波分離部３ｂは、バイアス回路１ｂと増幅部２の間に設けられ、インダクタＬ１及びコンデンサＣ１が設けられ、バイアス回路１bから増幅部２にバイアス電流、即ち直流電流を供給する一方で、増幅部２に入力される高周波信号がバイアス回路２側に漏洩するのを防ぐ役割を持っている。インダクタＬ１は、一端がバイアス回路１ｂのノードＮ４に接続され、他端が増幅部２のノードＮ５に接続される。コンデンサＣ１は、一端がバイアス回路１ｂのノードＮ４に接続され、他端が増幅部２のノードＮ５に接続される。
【００５２】
なお、ＮＰＮトランジスタＱ１乃至５、抵抗Ｒ１、及び抵抗Ｒ２部分の動作は、実施例１と同様であり、制御電圧ＶｃｏｎとＮＰＮトランジスタＱｒｆに流れる電流の関係についても実施例１と同様であるので説明を省略する。
【００５３】
上述したように、本実施例の増幅器では、バイアス回路１ｂ、増幅部２、高周波分離部３ｂ、端子Ｐｒｆｉｎ、端子Ｐｒｆｏｕｔ、端子Ｐｖｃｃ、端子Ｐｖｃｏｎ、端子Ｐｖｄｃ１、及び端子Ｐｖｄｃ２が設けられる。バイアス回路１ｂは、制御電圧Ｖｃｏｎ、高電位側電源電圧Ｖｄｃ１、及び高電位側電源電圧Ｖｄｃ２が供給され、バイアス電流を生成し、ＮＰＮトランジスタＱ１乃至５、抵抗Ｒ１、及び抵抗Ｒ２が設けられる。高周波分離部３ｂは、インダクタＬ１及びコンデンサＣ１が並列配置され、バイアス回路１ｂから出力されるバイアス電流が入力され、バイアス電流を増幅部２の高周波増幅トランジスタであるＮＰＮトランジスタＱｒｆのベースに供給する。
【００５４】
このため、実施例１の効果の他に、高電位側電源電圧Ｖｄｃ１及び高電位側電源電圧Ｖｄｃ２を用いて、実施例１よりもバイアス回路１ｂの制御範囲を広げることができる。
【実施例４】
【００５５】
次に、本発明の実施例４に係る増幅器について、図面を参照して説明する。図４は高周波電力増幅器を示す回路図である。本実施例では、バイアス回路と高周波分離部の構成を変更している。
【００５６】
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００５７】
図４に示すように、高周波電力増幅器５３には、バイアス回路１ｃ、増幅部２、及び高周波分離部３ｃ、端子Ｐｒｆｉｎ、端子Ｐｒｆｏｕｔ、端子Ｐｖｃｃ、及び端子Ｐｖｃｏｎが設けられる。高周波電力増幅器５３は、例えば、移動体通信の送信部（Ｔｘ）に使用されるＰＡモジュールである。
【００５８】
バイアス回路１ｃは、端子Ｐｖｃｏｎを介して図示しない電源回路から供給される制御電圧Ｖｏｎが入力され、増幅部２に供給するバイアス電流を生成する。
【００５９】
バイアス回路１ｃには、ＮＰＮトランジスタＱ１乃至５、抵抗Ｒ１、及び抵抗Ｒ２が設けられる。
【００６０】
ＮＰＮトランジスタＱ３は、コレクタに制御電圧Ｖｏｎが供給され、ベースがノードＮ１に接続され、エミッタがノードＮ３に接続され、非飽和領域で動作する。
【００６１】
ＮＰＮトランジスタＱ４は、コレクタに制御電圧Ｖｏｎが供給され、ベースがノードＮ１に接続され、エミッタがノードＮ４に接続され、非飽和領域で動作する。
【００６２】
高周波分離部３ｃは、バイアス回路１ｃと増幅部２の間に設けられ、インダクタＬ１及びコンデンサＣ１が設けられ、バイアス回路１ｃから増幅部２にバイアス電流、即ち直流電流を供給する一方で、増幅部２に入力される高周波信号がバイアス回路２側に漏洩するのを防ぐ役割を持っている。インダクタＬ１は、一端がバイアス回路１ｃのノードＮ４に接続され、他端が増幅部２のノードＮ５に接続される。コンデンサＣ１は、一端がバイアス回路１ｃのノードＮ４に接続され、他端が低電位側電源（接地電位）Ｖｓｓに接続される。
【００６３】
なお、ＮＰＮトランジスタＱ１乃至５、抵抗Ｒ１、及び抵抗Ｒ２部分の動作は、実施例１と同様であり、制御電圧ＶｃｏｎとＮＰＮトランジスタＱｒｆに流れる電流の関係についても実施例１と同様であるので説明を省略する。
【００６４】
上述したように、本実施例の増幅器では、バイアス回路１ｃ、増幅部２、及び高周波分離部３ｃ、端子Ｐｒｆｉｎ、端子Ｐｒｆｏｕｔ、端子Ｐｖｃｃ、及び端子Ｐｖｃｏｎが設けられる。バイアス回路１ｃは、制御電圧Ｖｃｏｎが供給され、バイアス電流を生成し、ＮＰＮトランジスタＱ１乃至５、抵抗Ｒ１、及び抵抗Ｒ２が設けられる。ＮＰＮトランジスタＱ３及びＱ４は、非飽和領域で動作する。高周波分離部３ｃは、ノードＮ４とノードＮ５の間に設けられるインダクタＬ１、及びノードＮ４と低電位側電源（接地電位）Ｖｓｓの間に設けられるコンデンサＣ１を有し、バイアス回路１ｃから出力されるバイアス電流が入力され、バイアス電流を増幅部２の高周波増幅トランジスタであるＮＰＮトランジスタＱｒｆのベースに供給する。
【００６５】
このため、実施例１の効果の他に、実施例１よりもバイアス回路１ｃの構成を簡略化することができる。
【実施例５】
【００６６】
次に、本発明の実施例５に係る増幅器について、図面を参照して説明する。図５は高周波電力増幅器を示す回路図である。本実施例では、バイアス回路と高周波分離部の構成を変更している。
【００６７】
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００６８】
図５に示すように、高周波電力増幅器５４には、バイアス回路１ｄ、増幅部２、及び高周波分離部３ｄ、抵抗Ｒ２、端子Ｐａｄ１、端子Ｐｒｆｉｎ、端子Ｐｒｆｏｕｔ、端子Ｐｖｃｃ、及び端子Ｐｖｃｏｎが設けられる。高周波電力増幅器５４は、例えば、移動体通信の送信部（Ｔｘ）に使用されるＰＡモジュールである。
【００６９】
バイアス回路１ｄは、端子Ｐｖｃｏｎを介して図示しない電源回路から供給される制御電圧Ｖｏｎが入力され、端子Ｐｖｄｃを介して高電位側電源電圧Ｖｄｃが入力され、増幅部２に供給するバイアス電流を生成する。
【００７０】
バイアス回路１ｄには、ＮＰＮトランジスタＱ１乃至５、及び抵抗Ｒ１が設けられる。
【００７１】
ＮＰＮトランジスタＱ３は、コレクタに制御電圧Ｖｏｎが供給され、ベースがノードＮ１に接続され、エミッタがノードＮ３に接続される。ノードＮ３はバイアス回路１ｄの外部に設けられる端子Ｐａｄ１に接続される。
【００７２】
抵抗Ｒ２は、一端が端子Ｐａｄ１に接続され、他端が低電位側電源（接地電位）Ｖｓｓに接続される。抵抗Ｒ２は、バイアス回路１ｄ、増幅部２、及び高周波分離図３ｄなどが搭載される図示しない基板上には設けられていない。抵抗Ｒ２を同一基板上に設けないことにより、バイアス回路１ｄ、増幅部２、及び高周波分離図３ｄなどの製造プロセス条件とは異なる材料を任意に選択することが可能となる。
【００７３】
実施例１の式（８）（Ｉｒｆ＝Ｄ×（Ｖｂｅ５／ｒ２））で示すように、抵抗バラツキや温度係数の少ない材料、例えばトリミング対応が可能な金属薄膜抵抗等（Ｎｉ−Ｃｒ系、Ｆｅ−Ｃｒ−Ａｌ系の薄膜抵抗など）を抵抗Ｒ２に用いた場合、抵抗Ｒ２をトリミング処理（レーザトリミング処理、或いは電流トリミング処理）を行い、所定の抵抗値に設定することができ、ＮＰＮトランジスタＱｒｆのコレクタ電流Ｉｒｆのバラツキを大幅に低減することができる。
【００７４】
また、抵抗Ｒ２を他の抵抗（抵抗Ｒ１など）と異なる温度係数を有する材料を用いることにより、ＮＰＮトランジスタＱｒｆのコレクタ電流Ｉｒｆ自体の温度係数を任意に変化させることが可能となる。
【００７５】
高周波分離部３ｄは、バイアス回路１ｄと増幅部２の間に設けられ、インダクタＬ１、インダクタＬ３、及びコンデンサＣ１が設けられ、バイアス電流が入力され、バイアス電流を増幅部２に出力する。インダクタＬ１は、一端がバイアス回路１ｄのノードＮ４に接続され、他端が増幅部２のノードＮ５に接続される。コンデンサＣ１は、一端がバイアス回路１ｄのノードＮ４に接続される。インダクタＬ３は、一端がコンデンサＣ１の他端に接続され、他端が低電位側電源（接地電位）Ｖｓｓに接続される。
【００７６】
なお、ＮＰＮトランジスタＱ１乃至５、抵抗Ｒ１、及び抵抗Ｒ２部分の動作は、実施例１と同様であり、制御電圧ＶｃｏｎとＮＰＮトランジスタＱｒｆに流れる電流の関係についても実施例１と同様であるので説明を省略する。
【００７７】
上述したように、本実施例の増幅器では、バイアス回路１ｄ、増幅部２、及び高周波分離部３ｄ、端子Ｐｒｆｉｎ、端子Ｐｒｆｏｕｔ、端子Ｐｖｃｃ、端子Ｐｖｃｏｎ、端子Ｐｖｄｃ、端子Ｐａｄ１、及び抵抗Ｒ２が設けられる。バイアス回路１ｄは、制御電圧Ｖｃｏｎと高電位側電源電圧Ｖｄｃが供給され、バイアス電流を生成し、ＮＰＮトランジスタＱ１乃至５、及び抵抗Ｒ１が設けられる。端子Ｐａｄ１は、一端がバイアス回路１ｄのＮＰＮトランジスタＱ３のエミッタに接続される。抵抗Ｒ２は、端子Ｐａｄ１の他端と低電位側電源（接地電位）Ｖｓｓの間に設けられ、バイアス回路１ｄ、増幅部２、及び高周波分離図３ｄなどが搭載される基板上には設けられていない。抵抗Ｒ２には抵抗バラツキや温度係数の少ない材料が使用される。高周波分離部３ｄは、インダクタＬ１、インダクタＬ３、及びコンデンサＣ１が設けられ、バイアス回路１ｄから出力されるバイアス電流が入力され、バイアス電流を増幅部２の高周波増幅トランジスタであるＮＰＮトランジスタＱｒｆのベースに供給する。
【００７８】
このため、実施例１の効果の他に、抵抗Ｒ２をトリミング処理することにより、実施例１よりもＮＰＮトランジスタＱｒｆのコレクタ電流Ｉｒｆのバラツキを大幅に低減することができる。また、ＮＰＮトランジスタＱｒｆのコレクタ電流Ｉｒｆ自体の温度係数を任意に変化させることが可能となる。
【００７９】
本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。
【００８０】
例えば、実施例では増幅段が１段構成の高周波電力増幅器に適用しているが、増幅段が複数段構成の高周波電力増幅器に適用することができる。その場合、段間整合回路を設けるのが好ましい。
【００８１】
本発明は、以下の付記に記載されているような構成が考えられる。  
（付記１）  ベースに高周波信号が入力され、前記高周波信号を増幅した信号をコレクタ側から出力する高周波トランジスタと、一端に制御電圧が供給される第１の抵抗と、コレクタがベース及び前記第１の抵抗の他端に接続される第１のトランジスタと、コレクタがベース及び前記第１のトランジスタのエミッタに接続され、エミッタが低電位側電源に接続される第２のトランジスタと、コレクタに前記制御電圧が供給され、ベースが前記第１の抵抗の他端に接続される第３のトランジスタと、一端が前記第３のトランジスタのエミッタに接続され、他端が前記低電位側電源に接続される第２の抵抗と、コレクタに前記制御電圧が供給され、ベースが前記第１の抵抗の他端に接続される第４のトランジスタと、コレクタが前記第４のトランジスタのエミッタに接続され、ベースが前記第３のトランジスタのエミッタに接続され、エミッタが前記低電位側電源に接続される第５のトランジスタとを有し、前記第５のトランジスタのコレクタ側からバイアス電流を出力するバイアス回路と、前記バイアス回路と前記高周波トランジスタとの間に設けられ、インダクタを有し、前記バイアス電流が入力され、前記バイアス電流を前記高周波トランジスタのベースに出力する高周波分離部とを具備する増幅器。
【００８２】
（付記２）  ベースに高周波信号が入力され、前記高周波信号を増幅した信号をコレクタ側から出力する高周波ＮＰＮトランジスタと、一端に制御電圧が供給される第１の抵抗と、コレクタがベース及び前記第１の抵抗の他端に接続される第１のＮＰＮトランジスタと、コレクタがベース及び前記第１のＮＰＮトランジスタのエミッタに接続され、エミッタが低電位側電源に接続される第２のＮＰＮトランジスタと、コレクタが第１の電圧供給端子に接続され、ベースが前記第１の抵抗の他端に接続される第３のＮＰＮトランジスタと、一端が前記第３のＮＰＮトランジスタのエミッタに接続され、他端が前記低電位側電源に接続される第２の抵抗と、コレクタが第２の電圧供給端子に接続され、ベースが前記第１の抵抗の他端に接続される第４のＮＰＮトランジスタと、コレクタが前記第４のＮＰＮトランジスタのエミッタに接続され、ベースが前記第３のＮＰＮトランジスタのエミッタに接続され、エミッタが前記低電位側電源に接続される第５のＮＰＮトランジスタとを有し、前記第５のＮＰＮトランジスタのコレクタ側からバイアス電流を出力するバイアス回路と、前記バイアス回路と前記高周波ＮＰＮトランジスタとの間に設けられ、インダクタを有し、前記バイアス電流が入力され、前記バイアス電流を前記高周波ＮＰＮトランジスタのベースに出力する高周波分離部とを具備する増幅器。
【００８３】
（付記３）  前記高周波分離部には、一端が前記第５のＮＰＮトランジスタのコレクタに接続され、他端が前記高周波ＮＰＮトランジスタのベースに接続されるインダクタが設けられる付記２に記載の増幅器。
【００８４】
（付記４）  前記高周波分離部には、一端が前記第５のＮＰＮトランジスタのコレクタに接続され、他端が前記高周波ＮＰＮトランジスタのベースに接続されるインダクタと、一端が前記第５のＮＰＮトランジスタのコレクタに接続され、他端が前記高周波ＮＰＮトランジスタのベースに接続されるコンデンサとが設けられる付記２に記載の増幅器。
【００８５】
（付記５）  前記高周波分離部には、一端が前記第５のＮＰＮトランジスタのコレクタに接続され、他端が前記高周波ＮＰＮトランジスタのベースに接続されるインダクタと、一端が前記第５のＮＰＮトランジスタのコレクタに接続され、他端が前記低電位側電源に接続されるコンデンサとが設けられる付記２に記載の増幅器。
【００８６】
（付記６）  前記高周波分離部には、一端が前記第５のＮＰＮトランジスタのコレクタに接続され、他端が前記高周波ＮＰＮトランジスタのベースに接続される第１のインダクタと、一端が前記第５のＮＰＮトランジスタのコレクタに接続されるコンデンサと、一端が前記コンデンサの他端に接続され、他端が前記低電位側電源に接続される第２のインダクタとが設けられる付記２に記載の増幅器。
【図面の簡単な説明】
【００８７】
【図１】本発明の実施例１に係る高周波電力増幅器を示す回路図。
【図２】本発明の実施例２に係る高周波電力増幅器を示す回路図。
【図３】本発明の実施例３に係る高周波電力増幅器を示す回路図。
【図４】本発明の実施例４に係る高周波電力増幅器を示す回路図。
【図５】本発明の実施例５に係る高周波電力増幅器を示す回路図。
【符号の説明】
【００８８】
１、１ａ、１ｂ、１ｃ、１ｄ  バイアス回路
２  増幅部
３、３ｂ、３ｃ、３ｄ  高周波分離部
１１  入力整合回路
５０、５１、５２、５３、５４  高周波電力増幅器
Ｃ１  コンデンサ
Ｌ１〜３  インダクタ
Ｎ１〜６、Ｎ１１  ノード
Ｐａｄ１、Ｐｒｆｉｎ、Ｐｒｆｏｕｔ、Ｐｖｃｃ、Ｐｖｃｏｎ、Ｐｖｄｃ、Ｐｖｄｃ１、Ｐｖｄｃ２  端子
Ｑ１〜５、Ｑｒｆ  ＮＰＮトランジスタ
ＱＰ１、ＱＰ２  ＰＮＰトランジスタ
Ｒ１、Ｒ２  抵抗
ＲＦｉｎ  高周波入力信号
ＲＦｏｕｔ  高周波出力信号
Ｖｃｃ、Ｖｄｃ、Ｖｄｃ１、Ｖｄｃ２  高電位側電源電圧
Ｖｃｏｎ  制御電圧
Ｖｓｓ  低電位側電源（接地電位）
【図１】
2010021869.tif 000003
【図２】
2010021869.tif 000004
【図３】
2010021869.tif 000005
【図４】
2010021869.tif 000006
【図５】
2010021869.tif 000007