(57)【要約】【課題】高周波集積回路チップの製造コスト増加を招くことなく共振による電気特性の劣化を抑えるとともに高周波集積回路チップを小型化する。【解決手段】ユニプレーナ型ＭＭＩＣチップ１２はパッケージ基板１４にフリップチップ実装され、ＭＭＩＣチップ１２のグランドパターンとパッケージ基板１４の実装面１４ａのグランドパターン５３とがグランド端子用パッド３３及びグランド端子用バンプ４３を介して電気的に接続されている。パッケージ基板１４には、グランドパターン５３とグランドパターン６３とを電気的に接続するグランドビア７３がＭＭＩＣチップ１２の回路形成面１２ａの外周部より内側の領域と対向して設けられ、複数のグランド端子用パッド３３及びグランド端子用バンプ４３がＭＭＩＣチップ１２の回路形成面１２ａの外周部より内側の領域に不規則に配置されている。【選択図】図１
2010021456.tif 000002
【特許請求の範囲】
【請求項１】
高周波集積回路チップがパッケージ基板に実装された高周波モジュールであって、
高周波集積回路チップの一主面には、信号線路を含む高周波回路パターンと、第１のグランドパターンとが形成され、
高周波集積回路チップは、その一主面がパッケージ基板の実装面と対向する状態でパッケージ基板にフリップチップ実装され、
パッケージ基板の実装面には、第２のグランドパターンが第１のグランドパターンと対向して形成され、
第１のグランドパターンと第２のグランドパターンとがグランド端子を介して電気的に接続され、
パッケージ基板の実装面の裏面には、第３のグランドパターンが第２のグランドパターンのほぼ裏側に形成され、
パッケージ基板には、第２のグランドパターンと第３のグランドパターンとを電気的に接続するグランドビアが高周波集積回路チップの一主面の外周部より内側の領域と対向して設けられ、
複数のグランド端子が高周波集積回路チップの一主面の外周部より内側の領域に不規則に配置されている、高周波モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波集積回路チップがパッケージ基板に実装された高周波モジュールに関する。
【背景技術】
【０００２】
ユニプレーナ型の高周波集積回路（ＭＭＩＣ）チップをパッケージ基板に実装する場合には、一般的には図８に示すように、ユニプレーナ型ＭＭＩＣチップ１１２の入出力信号端子１３１，１３２及びグランド端子（図８では図示を省略）を回路形成面１１２ａの外周部に設け、ボンディングワイヤ１４１，１４２によりパッケージ基板１１４の入出力信号端子１５１，１５２及びグランド端子（図８では図示を省略）との電気的接続をそれぞれとっている。しかし、ユニプレーナ型ＭＭＩＣチップ１１２の回路形成面１１２ａに形成されたグランドパターン１２３を、パッケージ基板１１４の裏面１１４ｂのグランドパターン１６３上に置かれる「幅の広い導体」と考えると、電気的な共振が発生することになる。この共振モードは多様ではあるが、代表的には両端開放または短絡されたグランドパターン１２３では、その長さが１／２波長の整数倍となる周波数で共振が発生する。図９は、両端短絡されたグランドパターン１２３の電圧分布を示す。ＭＭＩＣチップ１１２のサイズ（数ミリ程度）でも、高い周波数領域においては、共振モードが使用周波数帯域に発生することになり、伝送特性や反射特性等の電気特性を劣化させる結果となりうる。増幅を伴う回路の場合においては発振の可能性もある。
【０００３】
この共振による電気特性の劣化を避けるために、図１０に示すように、ＭＭＩＣチップ１１２のグランドパターン１２３と電気的に接続されるグランドビア１４３をＭＭＩＣチップ１１２の中央部に設けるとともに、このグランドビア１４３及びパッケージ基板１１４のグランドパターン１６３と電気的に接続されるグランドビア１７３をパッケージ基板１１４に設けることで、共振モードの周波数を高くして使用周波数帯域外に追いやる技術が用いられている。この場合におけるグランドパターン１２３の電圧分布は図１１に示すようになり、共振モード発生の周波数は約２倍となる。
【０００４】
【特許文献１】特開２００２−１７１１０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図１０に示す構成では、ユニプレーナ型ＭＭＩＣチップ１１２の中央部にグランドビア１４３を設けるために、ＭＭＩＣチップ１１２製造の後工程においてチップ裏面側からのビアホール加工及びめっき加工の工程が必要となる。さらに、ビアホール加工にも基板厚の限界があるため、ウェハの薄化工程も必須となる。その結果、ＭＭＩＣチップ１１２の製造コスト増加を招くことになる。また、図１０に示す構成では、ユニプレーナ型ＭＭＩＣチップ１１２のグランド端子とパッケージ基板１１４のグランド端子との電気的接続をボンディングワイヤによりとっているため、ＭＭＩＣチップ１１２の回路形成面１１２ａの外周部にグランド端子を設ける必要がある分、ＭＭＩＣチップ１１２が大型化する。
【０００６】
本発明は、高周波集積回路チップがパッケージ基板に実装された高周波モジュールにおいて、高周波集積回路チップの製造コスト増加を招くことなく共振による電気特性の劣化を抑えるとともに高周波集積回路チップを小型化することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る高周波モジュールは、上述した目的を達成するために以下の手段を採った。
【０００８】
本発明に係る高周波モジュールは、高周波集積回路チップがパッケージ基板に実装された高周波モジュールであって、高周波集積回路チップの一主面には、信号線路を含む高周波回路パターンと、第１のグランドパターンとが形成され、高周波集積回路チップは、その一主面がパッケージ基板の実装面と対向する状態でパッケージ基板にフリップチップ実装され、パッケージ基板の実装面には、第２のグランドパターンが第１のグランドパターンと対向して形成され、第１のグランドパターンと第２のグランドパターンとがグランド端子を介して電気的に接続され、パッケージ基板の実装面の裏面には、第３のグランドパターンが第２のグランドパターンのほぼ裏側に形成され、パッケージ基板には、第２のグランドパターンと第３のグランドパターンとを電気的に接続するグランドビアが高周波集積回路チップの一主面の外周部より内側の領域と対向して設けられ、複数のグランド端子が高周波集積回路チップの一主面の外周部より内側の領域に不規則に配置されていることを要旨とする。
【発明の効果】
【０００９】
本発明においては、高周波集積回路チップにグランドビアを設けることなく共振モードの周波数を高くすることができるので、高周波集積回路チップ製造の後工程においてチップ裏面側からのビアホール加工及びめっき加工の工程が不要となる。さらに、高周波集積回路チップの一主面の外周部等の特定の位置にグランド端子のための領域を特別確保する必要がなくなる。その結果、高周波集積回路チップの製造コスト増加を招くことなく共振による電気特性の劣化を抑えるとともに高周波集積回路チップを小型化することができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明を実施するための形態（以下実施形態という）を図面に従って説明する。
【００１１】
図１〜４は、本発明の実施形態に係る高周波モジュールの構成の概略を示す図である。図１は全体構成の概略を示し、図２は高周波集積回路チップ１２の構成の概略を示し、図３，４はパッケージ基板１４の構成の概略を示す。本実施形態に係る高周波モジュールにおいては、高周波集積回路チップ（ＭＭＩＣチップ）１２がパッケージ基板１４に実装されている。
【００１２】
図２に示すように、高周波集積回路チップ１２は、その一主面（回路形成面）１２ａ上に、信号線路２１ａを含む高周波回路パターン２１と、グランドパターン２３とが形成されたユニプレーナ型ＭＭＩＣチップである。図２に示す例では、高周波回路パターン２１は回路形成面１２ａの中心に対して非対称に形成されている。グランドパターン２３は、信号線路２１ａと所定の電気的ギャップを空けて近接して配置されており、回路形成面１２ａにおける高周波回路パターン２１以外の残りの領域がグランドパターン２３として用いられる。図１，２に示すように、ユニプレーナ型ＭＭＩＣチップ１２の回路形成面１２ａ上には、高周波回路パターン２１の信号入力端子となる入力端子用パッド３１と、高周波回路パターン２１の信号出力端子となる出力端子用パッド３２と、グランドパターン２３に電気的に接続された複数のグランド端子用パッド３３と、が形成されている。そして、入力端子用パッド３１上に入力端子用バンプ４１が形成され、出力端子用パッド３２上に出力端子用バンプ４２が形成され、各グランド端子用パッド３３上にグランド端子用バンプ４３が形成されている。ＭＭＩＣチップ１２は、その回路形成面１２ａがパッケージ基板１４の実装面１４ａと対向する状態でパッケージ基板１４にフリップチップ実装されている。図３の破線は、パッケージ基板１４の実装面１４ａにおけるＭＭＩＣチップ１２が実装される領域を示している。なお、図２に示す例では、高周波回路パターン２１は信号線路２１ａとキャパシタＣとトランジスタＴｒとを含んで構成されるが、高周波回路パターン２１の構成は図２に示す構成に限られるものではなく任意に設計することが可能である。
【００１３】
図１，３に示すように、パッケージ基板１４の実装面１４ａには、入力端子用パッド５１が入力端子用バンプ４１と対向する位置に形成され、出力端子用パッド５２が出力端子用バンプ４２と対向する位置に形成され、グランドパターン５３がグランドパターン２３上の複数のグランド端子用バンプ４３と対向する位置に形成されている。図１，４に示すように、パッケージ基板１４の実装面１４ａの裏面１４ｂには、入力端子用電極６１が入力端子用パッド５１の形成位置とほぼ裏側の位置に形成され、出力端子用電極６２が出力端子用パッド５２の形成位置とほぼ裏側の位置に形成され、グランドパターン６３がグランドパターン５３の形成位置とほぼ裏側の位置に形成されている。図１に示すように、パッケージ基板１４には、実装面１４ａの入力端子用パッド５１と裏面１４ｂの入力端子用電極６１とを電気的に接続する入力端子用ビア７１と、実装面１４ａの出力端子用パッド５２と裏面１４ｂの出力端子用電極６２とを電気的に接続する出力端子用ビア７２と、実装面１４ａのグランドパターン５３と裏面１４ｂのグランドパターン６３とを電気的に接続する複数のグランドビア７３と、が設けられている。パッケージ基板１４の裏面１４ｂのグランドパターン６３は、２次実装されるプリント基板に設けられたグランドパターンに接合される。
【００１４】
図１に示すように、ＭＭＩＣチップ１２がパッケージ基板１４にフリップチップ実装された状態では、ＭＭＩＣチップ１２の入力端子用パッド３１が入力端子用バンプ４１を介してパッケージ基板１４の入力端子用パッド５１に電気的に接続され、ＭＭＩＣチップ１２の出力端子用パッド３２が出力端子用バンプ４２を介してパッケージ基板１４の出力端子用パッド５２に電気的に接続されている。そして、ＭＭＩＣチップ１２のグランド端子用パッド３３（グランドパターン２３）がグランド端子用バンプ４３を介してパッケージ基板１４のグランドパターン５３に電気的に接続されている。
【００１５】
図１，２に示すように、入力端子用パッド３１及び入力端子用バンプ４１と、出力端子用パッド３２及び出力端子用バンプ４２は、ＭＭＩＣチップ１２の回路形成面１２ａの外周部に配置されている。そして、入力端子用ビア７１と出力端子用ビア７２は、回路形成面１２ａの外周部とほぼ対向する位置、あるいは回路形成面１２ａの外周部より外側へ張り出す位置に配置されている。一方、複数のグランド端子用パッド３３及びグランド端子用バンプ４３は、ＭＭＩＣチップ１２の回路形成面１２ａの外周部より内側の領域に不規則に（ランダムに）配置されている。つまり、複数のグランド端子用パッド３３及びグランド端子用バンプ４３は、回路形成面１２ａの中心に対して非対称に配置されており、回路形成面１２ａにおけるグランド端子用パッド３３及びグランド端子用バンプ４３より外側の領域にはグランドパターン２３が存在している。そして、複数のグランドビア７３は、ＭＭＩＣチップ１２の回路形成面１２ａの外周部より内側の領域と対向配置されている。ただし、グランドビア７３は、必ずしもグランド端子用バンプ４３（グランド端子用パッド３３）と対向配置される必要はない。
【００１６】
前述のように、ユニプレーナ型ＭＭＩＣチップ１２の回路形成面１２ａに形成されたグランドパターン２３を、パッケージ基板１４の裏面１４ｂのグランドパターン６３上に置かれる「幅の広い導体」と考えると、電気的な共振が発生することになる。共振モードの周波数がＭＭＩＣチップ１２の使用周波数帯域内にあると、伝送特性や反射特性等の電気特性の劣化を招くことになる。図５に、ＭＭＩＣチップ１２の使用周波数帯域内に共振モードが発生することで電気特性（伝送特性）が劣化した例を示す。図５では、使用周波数帯域の中心周波数を１として横軸の周波数を正規化している。
【００１７】
これに対して本実施形態では、ＭＭＩＣチップ１２のグランドパターン２３とパッケージ基板１４の実装面１４ａのグランドパターン５３とをフリップチップ実装により多数のグランド端子用バンプ４３を介して電気的に接続するとともに、パッケージ基板１４の実装面１４ａのグランドパターン５３とパッケージ基板１４の裏面１４ｂのグランドパターン６３とを多数のグランドビア７３を介して電気的に接続することで、共振モードの周波数を高くしてＭＭＩＣチップ１２の使用周波数帯域外に追いやることができる。その際には、グランドビア７３同士の間隔を狭くするほど共振モードの周波数をより高くすることができる。その結果、共振による電気特性の劣化を抑えることができる。図６に、ＭＭＩＣチップ１２の使用周波数帯域外に共振モードの周波数を追いやることで電気特性（伝送特性）の劣化を改善した例を示す。図６でも、使用周波数帯域の中心周波数を１として横軸の周波数を正規化している。
【００１８】
さらに、本実施形態では、ＭＭＩＣチップ１２にグランドビアを設けることなく共振モードの周波数を高くすることができるので、ＭＭＩＣチップ１２の製造の後工程においてチップ裏面側からのビアホール加工及びめっき加工の工程が不要となる。さらに、ウェハの薄化工程も不要となる。その結果、ＭＭＩＣチップ１２の製造コスト増加を招くことなく共振による電気特性の劣化を抑えることができる。
【００１９】
さらに、本実施形態では、グランド端子用パッド３３及びグランド端子用バンプ４３を回路形成面１２ａの外周部より内側の領域（高周波回路パターン２１以外の領域）に不規則に多数配置することで、回路形成面１２ａの外周部等の特定の位置にグランド端子用パッド３３（グランド端子用バンプ４３）のための領域を特別確保する必要がなくなる。その結果、ＭＭＩＣチップ１２の小型化を図ることができるとともに、グランド端子用パッド３３（グランド端子用バンプ４３）のレイアウト上の制約が緩和され、設計の自由度が向上する。さらに、共振周波数も不規則（ランダム）となり、共振エネルギーが分散される。さらに、回路のグランド接続効果が高まるばかりでなく、信号線路等の回路間アイソレーションも向上させることができる。なお、入力端子用バンプ４１と出力端子用バンプ４２については、回路形成面１２ａの外周部に配置されるため、配線がパッケージ基板１４の実装面１４ａのグランドパターン５３と干渉（交差）することはない。
【００２０】
また、本実施形態では、パッケージ基板１４の実装面１４ａにグランドパターン５３を回路形成面１２ａの外周部より内側の領域と対向させて形成することで、ＭＭＩＣチップ１２の高周波回路パターン２１が変わり、グランド端子用パッド３３及びグランド端子用バンプ４３の位置が変わっても、パッケージ基板１４については共通のものを使用することができ、専用のパッケージ基板１４が不要となる。
【００２１】
また、本実施形態では、ＭＭＩＣチップ１２をパッケージ基板１４にフリップチップ実装することで、ボンディングワイヤ接続のためのスペースが不要となり高周波モジュールの小型化を図ることができる。そして、ＭＭＩＣチップ１２とパッケージ基板１４との電気的接続がバンプにより行われるため、ボンディングワイヤによる高周波特性の劣化を防ぐことができる。
【００２２】
次に、本実施形態における高周波集積回路チップ（ＭＭＩＣチップ）１２の設計方法について説明する。ＭＭＩＣチップ１２を設計する場合には、図７のフローチャートに示す手順をコンピュータに実行させる。まず高周波回路パターン設計工程Ｓ１０１では、ＭＭＩＣチップ１２の回路形成面１２ａに高周波回路パターン２１をレイアウトする。高周波回路パターン２１のレイアウトの一例を図２に示す。次にグランド端子設計工程Ｓ１０２では、ＭＭＩＣチップ１２の回路形成面１２ａにグランド端子用パッド３３及びグランド端子用バンプ４３をレイアウトする。グランド端子用パッド３３及びグランド端子用バンプ４３のレイアウトの一例を図２に示す。グランド端子用パッド３３及びグランド端子用バンプ４３のレイアウトの際には、回路形成面１２ａにおける高周波回路パターン２１以外の残りの領域にグランドパターン２３をレイアウトし、回路形成面１２ａの外周部より内側の領域（グランドパターン２３内の領域）にグランド端子用パッド３３及びグランド端子用バンプ４３を不規則に多数レイアウトする。これによって、回路形成面１２ａの外周部等の特定の位置にグランド端子用パッド３３（グランド端子用バンプ４３）のための領域を特別確保する必要がなくなり、ＭＭＩＣチップ１２の小型化を図ることができる。さらに、グランド端子用パッド３３（グランド端子用バンプ４３）のレイアウト上の制約が緩和され、設計の自由度が向上する。
【００２３】
以上、本発明を実施するための形態について説明したが、本発明はこうした実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において、種々なる形態で実施し得ることは勿論である。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施形態に係る高周波モジュールの構成の概略を示す図である。
【図２】本発明の実施形態に係る高周波モジュールの構成の概略を示す図である。
【図３】本発明の実施形態に係る高周波モジュールの構成の概略を示す図である。
【図４】本発明の実施形態に係る高周波モジュールの構成の概略を示す図である。
【図５】ＭＭＩＣチップの使用周波数帯域内に共振モードが発生することで電気特性が劣化した例を示す図である。
【図６】ＭＭＩＣチップの使用周波数帯域外に共振モードの周波数を追いやることで電気特性の劣化を改善した例を示す図である。
【図７】本発明の実施形態に係る高周波モジュールの設計方法を説明するフローチャートである。
【図８】関連技術に係る高周波モジュールの構成の概略を示す図である。
【図９】両端短絡されたグランドパターンの電圧分布を示す図である。
【図１０】関連技術に係る高周波モジュールの構成の概略を示す図である。
【図１１】両端及び中央が短絡されたグランドパターンの電圧分布を示す図である。
【符号の説明】
【００２５】
１２  高周波集積回路チップ（ＭＭＩＣチップ）、１２ａ  回路形成面、１４  パッケージ基板、１４ａ  実装面、１４ｂ  裏面、２１  高周波回路パターン、２３，５３，６３  グランドパターン、３３  グランド端子用パッド、４３  グランド端子用バンプ、７３  グランドビア。
【図１】
2010021456.tif 000003
【図２】
2010021456.tif 000004
【図３】
2010021456.tif 000005
【図４】
2010021456.tif 000006
【図５】
2010021456.tif 000007
【図６】
2010021456.tif 000008
【図７】
2010021456.tif 000009
【図８】
2010021456.tif 000010
【図９】
2010021456.tif 000011
【図１０】
2010021456.tif 000012
【図１１】
2010021456.tif 000013