(57)【要約】【課題】駆動を高速化させることが可能なアクティブマトリクス基板、電気泳動表示装置及び電子機器を提供すること。【解決手段】基板と、前記基板上に設けられた複数のデータ線と、前記基板上に、前記データ線と平面視で交差するように設けられた複数の走査線と、前記複数のデータ線の１つ、及び前記複数の走査線の１つに電気的に接続された、有機半導体層を有する薄膜トランジスタと、前記薄膜トランジスタに電気的に接続された画素電極と、前記データ線と前記画素電極との間に、前記薄膜トランジスタと並列に電気的に接続された容量素子とを備える。【選択図】図３
2010160250.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に設けられた複数のデータ線と、
前記基板上に、前記データ線と平面視で交差するように設けられた複数の走査線と、
前記複数のデータ線の１つ、及び前記複数の走査線の１つに電気的に接続された、有機半導体層を有する薄膜トランジスタと、
前記薄膜トランジスタに電気的に接続された画素電極と、
前記データ線と前記画素電極との間に、前記薄膜トランジスタと並列に電気的に接続された容量素子と
を備えることを特徴とするアクティブマトリクス基板。
【請求項２】
前記容量素子と前記画素電極との間に配置され、前記容量素子と前記画素電極との電気的な接続をスイッチングする第２トランジスタを更に備える
ことを特徴とする請求項１に記載のアクティブマトリクス基板。
【請求項３】
前記容量素子と前記データ線との間に配置され、前記容量素子と前記データ線との電気的な接続をスイッチングする第２トランジスタを更に備える
ことを特徴とする請求項１に記載のアクティブマトリクス基板。
【請求項４】
前記薄膜トランジスタ及び前記第２トランジスタは、共通の前記走査線に接続されている
ことを特徴とする請求項２又は請求項３に記載のアクティブマトリクス基板。
【請求項５】
前記走査線に沿って形成された複数の第２走査線をさらに備え、
前記第２トランジスタは、前記第２走査線に接続されている
ことを特徴とする請求項２又は請求項３に記載のアクティブマトリクス基板。
【請求項６】
前記容量素子は、一部が前記データ線に重なるように配置された容量電極を有する
ことを特徴とする請求項１から請求項５のうちいずれか一項に記載のアクティブマトリクス基板。
【請求項７】
前記容量素子は、前記走査線と同一層に設けられた容量電極を有する
ことを特徴とする請求項１から請求項５のうちいずれか一項に記載のアクティブマトリクス基板。
【請求項８】
前記画素電極に接続された保持容量をさらに備え、
前記容量素子は、前記保持容量を構成する保持容量電極と同一層に設けられた容量電極を有する
ことを特徴とする請求項１から請求項５のうちいずれか一項に記載のアクティブマトリクス基板。
【請求項９】
請求項１から請求項８のうちいずれか一項に記載のアクティブマトリクス基板と、
前記アクティブマトリクス基板の前記画素電極が形成された面に対向して配置され、前記アクティブマトリクス基板に対向する面に共通電極を有する対向基板と、
前記アクティブマトリクス基板と前記対向基板の間に挟持された電気泳動層と
を備えることを特徴とする電気泳動表示装置。
【請求項１０】
前記薄膜トランジスタがオン状態となった際に、前記画素電極には前記データ線を介して矩形波、台形波、三角波、正弦波、方形波のいずれか、又はこれらが足しあわされた波形が印加されることを特徴とする請求項９に記載の電気泳動表示装置。
【請求項１１】
請求項９又は請求項１０に記載の電気泳動表示装置を搭載したことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス基板、電気泳動表示装置及び電子機器に関する。
【背景技術】
【０００２】
例えばアクティブマトリクス基板のスイッチング素子などに用いられるトランジスタとして、有機半導体層を用いた有機トランジスタが知られている。この有機トランジスタは、低温プロセスで製造できるため、基体としてプラスチック基板やフィルムを用いることができ、フレキシブルで軽量、壊れにくい素子を形成することができる。近年、アクティブマトリクス基板のスイッチング素子として有機トランジスタが用いられるようになっている。
【０００３】
有機トランジスタは、液体材料を用いて塗布法や印刷法等の簡便な方法で形成することができ、短時間で素子を形成することができる。そのため、プロセスコストや形成装置コストを非常に低く抑えることが可能であるという非常に大きなメリットもある。また、有機材料は、その分子構造を変化させること等によって容易に材料特性が変化するので、有機材料を用いた有機トランジスタは、無機材料からなるものでは実現が困難であった機能等を含め、多様な機能に対応可能である。有機トランジスタを用いたアクティブマトリクス基板は、例えば特許文献１に記載の電気泳動装置等の電気光学装置に用いることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−１４０１９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、有機トランジスタを用いたスイッチング素子は、デバイスの特性上、シリコンなどの無機トランジスタを用いたスイッチング素子に比べて動作が遅くなってしまうという問題があり、アクティブマトリクス基板を用いた駆動の高速化を妨げる一因となっていた。
【０００６】
以上のような事情に鑑み、本発明の目的は、駆動を高速化させることが可能なアクティブマトリクス基板、電気泳動表示装置及び電子機器を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明に係るアクティブマトリクス基板は、基板と、前記基板上に設けられた複数のデータ線と、前記基板上に、前記データ線と平面視で交差するように設けられた複数の走査線と、前記複数のデータ線の１つ、及び前記複数の走査線の１つに電気的に接続された、有機半導体層を有する薄膜トランジスタと、前記薄膜トランジスタに電気的に接続された画素電極と、前記データ線と前記画素電極との間に、前記薄膜トランジスタと並列に電気的に接続された容量素子とを備えることを特徴とする。
【０００８】
本発明によれば、データ線と画素電極との間に薄膜トランジスタと並列に電気的に接続された容量素子が設けられるので、データ線から容量素子を介して画素電極に電圧を印加することができる。このため、有機半導体層を有する薄膜トランジスタを介して画素電極に所定の電圧を印加する場合、画素電極の電圧が上昇するまでの時間を短縮させることができる。これにより、駆動を高速化させることができる。
【０００９】
上記のアクティブマトリクス基板は、前記容量素子と前記画素電極との間に配置され、前記容量素子と前記画素電極との電気的な接続をスイッチングする第２トランジスタを更に備えることを特徴とする。  
本発明によれば、第２トランジスタによって容量素子をスイッチングすることができるので、容量素子を介して画素電極に電圧を印加させるタイミングを制御することができる。このため、より正確な駆動を行うことができる。
【００１０】
上記のアクティブマトリクス基板は、前記容量素子と前記データ線との間に配置され、前記容量素子と前記データ線との電気的な接続をスイッチングする第２トランジスタを更に備えることを特徴とする。  
本発明によれば、第２トランジスタによって容量素子をスイッチングすることができるので、容量素子を介して画素電極に電圧を印加させるタイミングを制御することができる。このため、より正確な駆動を行うことができる。
【００１１】
上記のアクティブマトリクス基板は、前記薄膜トランジスタ及び前記第２トランジスタは、共通の前記走査線に接続されていることを特徴とする。  
本発明によれば、薄膜トランジスタ及び第２トランジスタが共通の走査線に接続されているので、薄膜トランジスタによるスイッチングと第２トランジスタによるスイッチングとを同期させることができる。これにより、より正確な駆動を行うことができる。
【００１２】
上記のアクティブマトリクス基板は、前記走査線に沿って形成された複数の第２走査線をさらに備え、前記第２トランジスタは、前記第２走査線に接続されていることを特徴とする。  
本発明によれば、薄膜トランジスタと第２トランジスタとが異なる走査線に接続されているので、薄膜トランジスタによるスイッチングと第２トランジスタによるスイッチングを独立して制御することが可能となる。これにより、幅広い形態の駆動が可能となる。
【００１３】
上記のアクティブマトリクス基板は、前記容量素子は、一部が前記データ線に重なるように配置された容量電極を有することを特徴とする。  
本発明によれば、容量素子を構成する容量電極の一部がデータ線に重なるように配置されているので、データ線と容量素子との間を簡単な構成で接続することができる。また、データ線と容量素子との間の接続距離を短く抑えることができる。
【００１４】
上記のアクティブマトリクス基板は、前記容量素子は、前記走査線と同一層に設けられた容量電極を有することを特徴とする。  
本発明によれば、容量素子を構成する容量電極が走査線と同一層に設けられているので、容量電極と走査線とを同一工程で形成することができる。
【００１５】
上記のアクティブマトリクス基板は、前記画素電極に接続された保持容量をさらに備え、前記容量素子は、前記保持容量を構成する保持容量電極と同一層に設けられた容量電極を有することを特徴とする。  
本発明によれば、容量素子を構成する容量電極が、保持容量を構成する保持容量電極と同一層に形成されているので、これら容量電極及び保持容量電極を同一工程で形成することができる。
【００１６】
本発明に係る電気泳動表示装置は、上記のアクティブマトリクス基板と、前記アクティブマトリクス基板の前記画素電極が形成された面に対向して配置され、前記アクティブマトリクス基板に対向する面に共通電極を有する対向基板と、前記アクティブマトリクス基板と前記対向基板の間に挟持された電気泳動層とを備えることを特徴とする。  
本発明によれば、高速駆動が可能な上記のアクティブマトリクス基板を用いることとしたので、高速で表示の書き換えを行うことが可能な電気泳動表示装置を得ることができる。
【００１７】
上記のアクティブマトリクス基板は、前記薄膜トランジスタがオン状態となった際に、前記画素電極には前記データ線を介して矩形波、台形波、三角波、正弦波、方形波のいずれか、又はこれらが足しあわされた波形が印加されることを特徴とする。  
本発明によれば、薄膜トランジスタがオン状態となった際に、画素電極にはデータ線を介して矩形波、台形波、三角波、正弦波、方形波のいずれか、又はこれらが足しあわされた波形が印加されることとしたので、画素電極の電位を迅速に制御することができる。
【００１８】
本発明に係る電子機器は、上記の電気泳動表示装置を搭載したことを特徴とする。  
本発明によれば、高速で表示の書き換えを行うことが可能な電気泳動表示装置を搭載したので、表示特性の高い表示部を有する電子機器を得ることができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１実施形態に係る電気泳動表示装置の概略構成図。
【図２】（ａ）１画素における電気泳動表示装置の部分断面図、（ｂ）マイクロカプセルの断面図。
【図３】画素の回路構成図。
【図４】画素の平面構成図。
【図５】電気泳動素子の動作説明図。
【図６】本実施形態に係る駆動方法を示すタイミングチャート。
【図７】本実施形態に係る電気泳動表示装置の特性を示すグラフ。
【図８】電気泳動粒子の移動と画素電位との関係を示すグラフ。
【図９】本発明の第２実施形態に係る電気泳動表示装置の１画素の回路構成図。
【図１０】本実施形態に係る電気泳動表示装置の１画素の平面構成図。
【図１１】本発明の第３実施形態に係る電気泳動表示装置の１画素の回路構成図。
【図１２】本発明の第４実施形態に係る電子機器の構成を示す図。
【図１３】本発明に係る電気泳動表示装置の他の構成を示す回路図。
【図１４】本発明に係る電気泳動表示装置の他の構成を示す回路図。
【図１５】データ線に供給する駆動波形を示す図。
【発明を実施するための形態】
【００２０】
［第１実施形態］  
本発明の第１実施形態を図面に基づき説明する。  
図１は、本実施形態に係る電気光学装置としての電気泳動表示装置１００の概略構成図である。
【００２１】
電気泳動表示装置１００は、複数の画素４０がマトリクス状に配列された表示部５を備えている。表示部５の周辺には、走査線駆動回路６１、データ線駆動回路６２が配置されている。また表示部５には、走査線駆動回路６１から延びる複数の走査線３６と、データ線駆動回路６２から延びる複数のデータ線３８とが形成されており、これらの交差位置に対応して画素４０が設けられている。画素４０は、走査線３６及びデータ線３８と接続された選択トランジスタ（薄膜トランジスタ）４１と、選択トランジスタ４１と接続された画素電極３５とを有する。
【００２２】
走査線駆動回路６１は、ｍ本の走査線３６（Ｇ１、Ｇ２、…、Ｇｍ）を介して各々の画素４０に接続されており、これら１行目からｍ行目までの走査線３６を順次選択し、画素４０に設けられた選択トランジスタ４１のオンタイミングを規定する選択信号を、選択した走査線３６を介して供給する。
【００２３】
データ線駆動回路６２は、ｎ本のデータ線３８（Ｓ１、Ｓ２、…、Ｓｎ）を介して各々の画素４０に接続されており、画素４０の各々に対して画素データを規定する画像信号を供給する。
【００２４】
図２は、表示部５に設けられた１つの画素４０における電気泳動表示装置１００の部分断面図である。電気泳動表示装置１００は、素子基板３０と対向基板３１との間に、複数のマイクロカプセル２０を配列してなる電気泳動素子３２を挟持した構成を備えている。
【００２５】
表示部５において、素子基板３０の電気泳動素子３２側には、画素電極３５、走査線３６、データ線３８、及び選択トランジスタ４１が形成されている。
【００２６】
素子基板３０は、ガラスやプラスチック等からなる基板であり、画像表示面とは反対側に配置されるため透明なものでなくてもよい。特に本実施形態の場合、選択トランジスタ４１が後述する有機トランジスタであるため、安価で軽量、かつ柔軟性に優れたプラスチック基板を用いることができる。
【００２７】
画素電極３５は電気泳動素子３２に駆動電圧を印加する電極であり、Ｃｕ（銅）箔上にニッケルメッキと金メッキとをこの順番で積層したものや、Ａｌ、ＩＴＯ（インジウム・スズ酸化物）などを用いて形成される。さらに、Ｃｒ、Ｔａ、Ｍｏ、Ｎｂ、Ａｇ、Ｐｔ、Ｐｄ、Ｉｎ、Ｎｄやそれらの合金、ＩｎＯ２、ＳｎＯ２等の導電性酸化物、ポリアニリン、ポリピロール、ポリチオフェン、ポリアセチレン等の導電性高分子、導電性高分子に塩酸、硫酸、スルホン酸等の酸、ＰＦ６、ＡｓＦ５、ＦｅＣｌ３等のルイス酸、ヨウ素等のハロゲン原子、ナトリウムカリウム等の金属原子等のドーパントを添加したもの、カーボンブラックや金属粒子を分散した導電性の複合材料等を用いてもよい。走査線３６及びデータ線３８は、上記した画素電極３５と同様の材料を用いて形成することができる。
【００２８】
選択トランジスタ４１は、半導体層４１Ａと、ゲート絶縁膜４１Ｂと、ソース電極３８Ｓと、ドレイン電極３５Ｄと、ゲート電極４１Ｇとを有する。  
ソース電極３８Ｓ及びドレイン電極３５Ｄは、素子基板３０上に一定の間隔を置いて形成されている。
【００２９】
半導体層４１Ａは、有機半導体材料を含む有機半導体層である。半導体層４１Ａは、一部をソース電極３８Ｓ及びドレイン電極３５Ｄに乗り上げるようにして素子基板３０上のうちソース電極３８Ｓとドレイン電極３５Ｄとの間の領域を含む領域に形成されている。
【００３０】
有機半導体材料としては、例えば、ポリ（３−アルキルチオフェン）、ポリ（３−ヘキシルチオフェン）（Ｐ３ＨＴ）、ポリ（３−オクチルチオフェン）、ポリ（２，５−チエニレンビニレン）（ＰＴＶ）、ポリ（パラ−フェニレンビニレン）（ＰＰＶ）、ポリ（９，９−ジオクチルフルオレン）（ＰＦＯ）、ポリ（９，９−ジオクチルフルオレン−コ−ビス−Ｎ，Ｎ’−（４−メトキシフェニル）−ビス−Ｎ，Ｎ’−フェニル−１，４−フェニレンジアミン）（ＰＦＭＯ）、ポリ（９，９−ジオクチルフルオレン−コ−ベンゾチアジアゾール）（ＢＴ）、フルオレン−トリアリルアミン共重合体、トリアリルアミン系ポリマー、ポリ（９，９−ジオクチルフルオレン−コ−ジチオフェン）（Ｆ８Ｔ２）のようなフルオレン−ビチオフェン共重合体等のポリマー有機半導体材料、またＣ６０あるいは金属フタロシアニンあるいはそれらの置換誘導体、あるいは、アントラセン、テトラセン、ペンタセン、ヘキサセン等のアセン分子材料、あるいは、α−オリゴチオフェン類、具体的にはクォーターチオフェン（４Ｔ）、セキシチオフェン（６Ｔ）、オクタチオフェンのような低分子系有機半導体のうち１種または２種以上を混合して用いることができる。
【００３１】
有機半導体の成膜方法としては、真空蒸着法、分子線エピタキシャル成長法、ＣＶＤ法、スパッタリング法、プラズマ重合法、電解重合法、化学重合法、イオンプレーティング法、スピンコート法、キャスト法、引き上げ法、ラングミュアブロジェット法、スプレー法、インクジェット法、ロールコート法、バーコート法、ディスペンス法、シルクスクリーン法、デイップコート法等が挙げられるが、これらに限定されるものではない。例えば、素子基板３０上にパターン状に穴の空いたマスクを合わせた後にこれらの方法を用いて成膜を行うことや、一様に成膜された有機半導体層を部分的にエッチングすることにより、部分的に膜厚の異なる半導体層４１Ａの形成が可能である。これらの方法の中でも、インクジェット法やディスペンス法を用いて溶液材料から半導体層を塗布形成する方法が、最も簡便に膜厚をコントロールすることが可能であるという点から好ましい。
【００３２】
ゲート絶縁膜４１Ｂは、半導体層４１Ａを覆う平面領域に選択的に形成されている。ゲート絶縁膜４１Ｂの形成材料としては、絶縁性を有する材料であれば種類は特に限定されない。かかる絶縁材料としては、有機材料、無機材料のいずれも使用可能であるが、一般に有機絶縁膜は有機半導体層と良好な界面を形成しやすいことから、有機絶縁材料が好ましく採用される。一般的に良好な電気特性が得られるゲート絶縁膜４１Ｂとしては、ポリビニルアルコール、ポリエチレン、ポリプロピレン、ポリブチレン、ポリスチレン、ポリメタクリル酸メチル、ポリイミド、ポリビニルフェノール、ポリカーボネート、あるいはパラキシリレン膜が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
【００３３】
ゲート電極４１Ｇは、ゲート絶縁膜４１Ｂを介して半導体層４１Ａのチャネル領域（ソース電極３８Ｓとドレイン電極３５Ｄとに挟まれた領域）と対向する位置に形成されている。本実施形態においては、ゲート電極４１Ｇは走査線３６の一部を用いて形成されている。
【００３４】
ゲート電極４１Ｇ（走査線３６）は、上述した材料の導電膜をエッチングして形成することができる。あるいは、所定形状に穴のあいたメタルスルーマスクを通して素子基板３０上に導電膜の蒸着処理を行うことにより形成することができる。さらには、金属微粒子、グラファイトなどの導電性粒子を含む溶液を、インクジェット法などにより選択的に塗布して形成してもよい。
【００３５】
画素４０における電気泳動表示装置１００の断面構造は、素子基板３０上に選択トランジスタ４１が形成されており、選択トランジスタ４１を覆って、シリコン酸化物やアクリル樹脂、エポキシ樹脂等からなる絶縁層３４が形成されている。そして、絶縁層３４上に画素電極３５が形成されている。画素電極３５は、絶縁層３４を貫通してドレイン電極３５Ｄに達するコンタクトホール３４ａを介して、選択トランジスタ４１のドレイン領域４１Ｄと接続されている。
【００３６】
この構成では、素子基板３０の表面に画素電極３５のみが配置されるため、画素４０の開口率は高くなる。また、素子基板３０の表面がほぼ平坦化されているため、電気泳動素子３２と素子基板３０との接着性が良好になる。さらに、駆動時に選択トランジスタ４１近傍に形成される電界を絶縁層３４により減衰させることができ、漏れ電界による表示品質の低下が抑制される。
【００３７】
一方、対向基板３１の電気泳動素子３２側には複数の画素電極３５と対向する平面形状の共通電極３７（第２の電極）が形成されており、共通電極３７上に電気泳動素子３２が設けられている。
【００３８】
対向基板３１はガラスやプラスチック等からなる基板であり、画像表示側に配置されるため透明基板とされる。共通電極３７は、画素電極３５とともに電気泳動素子３２に電圧を印加する電極であり、ＭｇＡｇ（マグネシウム銀）、ＩＴＯ（インジウム・スズ酸化物）、ＩＺＯ（インジウム・亜鉛酸化物）などから形成された透明電極である。
【００３９】
画素電極３５と共通電極３７との間には、電気泳動素子３２が挟持されている。電気泳動素子３２は、あらかじめ対向基板３１側に形成され、素子基板３０と接着するための接着剤までを含めた電気泳動シートとして構成されていてもよい。接着剤は、マイクロカプセル２０間の間隙に充填されていてもよく、対向基板３１上に形成された電気泳動素子３２を覆う接着剤層として形成されていてもよい。
【００４０】
図２（ｂ）は、マイクロカプセル２０の模式断面図である。マイクロカプセル２０は、例えば５０μｍ程度の粒径を有しており、内部に分散媒２１と、複数の白色粒子（電気泳動粒子）２７と、複数の黒色粒子（電気泳動粒子）２６とを封入した球状体である。マイクロカプセル２０は、図２（ａ）に示すように共通電極３７と画素電極３５とに挟持され、１つの画素４０内に１つ又は複数のマイクロカプセル２０が配置される。
【００４１】
マイクロカプセル２０の外殻部（壁膜）は、ポリメタクリル酸メチル、ポリメタクリル酸エチルなどのアクリル樹脂、ユリア樹脂、アラビアゴムなどの透光性を持つ高分子樹脂などを用いて形成される。
【００４２】
分散媒２１は、白色粒子２７と黒色粒子２６とをマイクロカプセル２０内に分散させる液体である。分散媒２１としては、水、アルコール系溶媒（メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブなど）、エステル類（酢酸エチル、酢酸ブチルなど）、ケトン類（アセトン、メチルエチルケトン、メチルイソブチルケトンなど）、脂肪族炭化水素（ぺンタン、ヘキサン、オクタンなど）、脂環式炭化水素（シクロへキサン、メチルシクロへキサンなど）、芳香族炭化水素（ベンゼン、トルエン、長鎖アルキル基を有するベンゼン類（キシレン、ヘキシルベンゼン、ヘブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼンなど））、ハロゲン化炭化水素（塩化メチレン、クロロホルム、四塩化炭素、１，２−ジクロロエタンなど）、カルボン酸塩などを例示することができ、その他の油類であってもよい。これらの物質は単独又は混合物として用いることができ、さらに界面活性剤などを配合してもよい。
【００４３】
白色粒子２７は、例えば、二酸化チタン、亜鉛華、三酸化アンチモン等の白色顔料からなる粒子（高分子あるいはコロイド）であり、例えば負に帯電されて用いられる。黒色粒子２６は、例えば、アニリンブラック、カーボンブラック等の黒色顔料からなる粒子（高分子あるいはコロイド）であり、例えば正に帯電されて用いられる。
【００４４】
これらの顔料には、必要に応じ、電解質、界面活性剤、金属石鹸、樹脂、ゴム、油、ワニス、コンパウンドなどの粒子からなる荷電制御剤、チタン系カップリング剤、アルミニウム系カップリング剤、シラン系カップリング剤等の分散剤、潤滑剤、安定化剤などを添加することができる。
【００４５】
また、黒色粒子２６及び白色粒子２７に代えて、例えば赤色、緑色、青色などの顔料を用いてもよい。かかる構成によれば、表示部５に赤色、緑色、青色などを表示することができる。
【００４６】
図３は、表示部５のうち１つの画素についての回路構成を示す図である。  
同図に示すように、電気泳動素子３２は、静電容量ＣＥＰＤとして表される。画素電極３５は選択トランジスタ４１を介してデータ線３８に接続されている。共通電極３７は所定の電位を設定可能な電源等に接続されている。
【００４７】
選択トランジスタ４１は、チャネル領域４１Ｃ、ソース領域４１Ｓ及びドレイン領域４１Ｄを有する半導体層４１Ａと、この半導体層４１Ａのうち一方の面に対向して設けられたゲート電極４１Ｇとを有している。ゲート電極４１Ｇは、チャネル領域４１Ｃに平面視で重なるように設けられている。ゲート電極４１Ｇと有機半導体層との間にはゲート絶縁層が設けられている。
【００４８】
選択トランジスタ４１のうちゲート電極４１Ｇは走査線３６に接続されている。ソース領域４１Ｓは、ソース電極３８Ｓを介してデータ線３８に接続されている。ドレイン領域４１Ｄは、ドレイン電極３５Ｄ及びコンタクトホール３４ａを介して画素電極３５に接続されている。データ線３８とドレイン電極３５Ｄとの間には、本実施形態における特徴的構成要素である容量素子としてのデータ容量（ＣＤＡＴＡ）８が接続されている。本明細書では、データ線３８とドレイン電極３５Ｄとの間（すなわちデータ線３８と画素電極３５との間）に設けられた容量素子を、データ容量（ＣＤＡＴＡ）８と呼ぶ。データ容量８は、データ線３８と画素電極３５との間に、選択トランジスタ４１と並列に電気的に接続されている。ドレイン電極３５Ｄには、保持容量（ＣＳＴ）９も接続されている。保持容量９は、電気泳動素子３２と並列に接続されている。
【００４９】
図４は、本実施形態に係る電気泳動表示装置１００のうち１つの画素４０の構成を具体的に示す平面図である。  
同図に示すように、画素４０は３層の配線構造になっている。各層は図示しない絶縁層によって絶縁されている。
【００５０】
まず、画素４０の外周に設けられた配線について説明する。画素４０の外周には走査線３６及びデータ線３８が設けられている。これらの配線は複数の画素４０に跨って形成されている。走査線３６及びデータ線３８は、画素４０の例えば図中左下角部で直交している。データ線３８は３層のうち最下層の第１層に形成されており、走査線３６はデータ線３８の上層である第２層に形成されている。また、画素４０の外周には、保持容量９に接続されるコモン容量線（ＣＯＭＳＴ）５５が形成されている。
【００５１】
次に、画素４０内の構成を説明する。画素４０内の最下層である第１層には、ソース電極３８Ｓ及びドレイン電極３５Ｄが形成されている。ソース電極３８Ｓは、データ線３８と電気的に接続されるように形成されている。本実施形態では、ソース電極３８Ｓは、データ線３８から分岐するように形成されている。ドレイン電極３５Ｄは、画素電極３５に接続される接続部に対して３つの分岐部を有している。
【００５２】
この第１層には、ソース電極３８Ｓ及びドレイン電極３５Ｄの両方に跨るように半導体層４１Ａが形成されている。半導体層４１Ａは、ソース領域４１Ｓがソース電極３８Ｓ上に乗り上げるように形成されていると共に、ドレイン領域４１Ｄがドレイン電極３５Ｄの図中下側の分岐部５６上に乗り上げるように形成されている。
【００５３】
画素４０内の第２層には、容量電極としてのデータ容量電極８Ａが形成されている。データ容量電極８Ａは、ドレイン電極３５Ｄの３つの分岐部のうち図中上下方向中央の分岐部８Ｂに対向する位置に設けられている。これらデータ容量電極８Ａ及び分岐部８Ｂによってデータ容量８が構成されている。データ容量８は、分岐部８Ｂを介してドレイン電極３５Ｄに接続されている。
【００５４】
データ容量電極８Ａは、一部が平面視でデータ線３８に重なるように配置されている。データ容量電極８Ａのうちデータ線３８に平面視で重なる部分には、コンタクトホール８Ｃが設けられている。コンタクトホール８Ｃは、データ線３８とデータ容量電極８Ａとの間を電気的に接続する。コンタクトホール８Ｃは、データ線３８の延在方向に沿って複数設けられている。本実施形態では、コンタクトホール８Ｃがデータ線３８に沿って３つ設けられている。コンタクトホール８Ｃの個数については、特に３つに限定されるものではなく、例えば２つ以下であっても構わないし、４つ以上であっても勿論構わない。
【００５５】
本実施形態では、データ容量電極８Ａがデータ線３８の上層に設けられ、データ容量電極８Ａとデータ線３８とが平面視で重なる位置に設けられ、当該重なった位置でデータ容量電極８Ａとデータ線３８とが接続された構成になっている。データ容量電極８Ａは、走査線３６と同一層に設けられる。このため、素子基板の製造過程においては、データ容量電極８Ａは、走査線３６と同時に形成される。また、データ容量電極８Ａは、保持容量９を構成する保持容量電極と同一層に設けられていてもよい。このように、データ容量電極８Ａを他の配線又は電極と同層に形成することにより、素子基板の製造プロセスを簡素にすることができ、また素子基板上の構成要素の積層数を低減することができる。
【００５６】
次に、上記のように構成された電気泳動表示装置の動作を説明する。  
図５は、電気泳動素子の動作説明図である。図５（ａ）は、画素４０を白表示する場合、図５（ｂ）は、画素４０を黒表示する場合をそれぞれ示している。
【００５７】
図５（ａ）に示す白表示の場合には、共通電極３７が相対的に高電位、画素電極３５が相対的に低電位に保持される。これにより、負に帯電した白色粒子２７が共通電極３７に引き寄せられる一方、正に帯電した黒色粒子２６が画素電極３５に引き寄せられる。その結果、表示面側となる共通電極３７側からこの画素を見ると、白色（Ｗ）が認識される。
【００５８】
図５（ｂ）に示す黒表示の場合、共通電極３７が相対的に低電位、画素電極３５が相対的に高電位に保持される。これにより、正に帯電した黒色粒子２６が共通電極３７に引き寄せられる一方、負に帯電した白色粒子２７が画素電極３５に引き寄せられる。その結果、共通電極３７側からこの画素を見ると黒色（Ｂ）が認識される。
【００５９】
図６は、１つの画素４０を黒表示させる場合のタイミングチャートである。図６に基づいて、電気泳動表示装置１００の駆動方法を説明する。  
表示部５に画像を表示するには、画像表示部分の画素４０に属する画素電極３５と共通電極３７とにそれぞれ所定の電位を入力することで、電気泳動素子３２（マイクロカプセル２０）に駆動電圧を印加する。図５に示す画像表示動作開始時（時刻ｔ０）において、選択トランジスタ４１のゲート電極４１Ｇの電位Ｇａｔｅはハイレベル（Ｈ；例えば４０Ｖ）であり、ソース電極３８Ｓの電位ＤＡＴＡはローレベル（Ｌ；例えば０Ｖ；第２の電位）である。また、共通電極３７の電位ＣＯＭはハイレベル（Ｈ；例えば４０Ｖ）である。このとき、画素４０は高反射率の状態であり、白表示されている。
【００６０】
画像表示動作が開始されたならば、時刻ｔ１において共通電極３７の電位ＣＯＭがローレベル（Ｌ；例えば０Ｖ；第２の電位）とされ、その後の時刻ｔ２において選択トランジスタ４１のソース電極３８Ｓの電位ＤＡＴＡがハイレベル（Ｈ；例えば４０Ｖ；第１の電位）とされる。
【００６１】
その後、時刻ｔ３において選択トランジスタ４１のゲート電極４１Ｇの電位Ｇａｔｅがローレベル（Ｌ；例えば０Ｖ）に設定される（素子駆動ステップＳ１）。すると、選択トランジスタ４１がオン状態となり、データ線３８のソース電極３８Ｓの電位ＤＡＴＡ（ハイレベル；第１の電位）が、選択トランジスタ４１を介して画素電極３５に入力される。
【００６２】
これにより、画素電極３５（ハイレベル；第１の電位）と共通電極３７（ローレベル；第２の電位）との電位差に相当する電圧が電気泳動素子３２に印加され、図３（ｂ）に示したように、電気泳動素子３２の黒色粒子２６が共通電極３７側に引き寄せられる。これにより、画素４０が低反射率の状態となり、黒表示される。
【００６３】
その後、時刻ｔ４から、ソース電極３８Ｓの電位ＤＡＴＡをハイレベルからローレベルに一様な傾きで徐々に変化させる（蓄積電荷除去ステップＳ２）。このとき、ゲート電極４１Ｇの電位Ｇａｔｅはローレベルであり、選択トランジスタ４１はオン状態である。したがって、電気泳動素子３２の静電容量ＣＥＰＤは、選択トランジスタ４１を介して図５に示す一定の傾き（電荷移動速度）で開放される。
【００６４】
その後、ソース電極３８Ｓの電位ＤＡＴＡがローレベルに移行した後の時刻ｔ５において、選択トランジスタ４１のゲート電極４１Ｇの電位Ｇａｔｅがハイレベルに設定される。これにより選択トランジスタ４１がオフ状態となり、画素４０における画像表示動作が終了する。
【００６５】
一般的に、有機トランジスタを用いたスイッチング素子は、デバイスの特性上、シリコンなどの無機トランジスタを用いたスイッチング素子に比べて動作が遅くなってしまうことが知られている。
【００６６】
図７（ａ）は、従来のアクティブマトリクス基板の構成において選択トランジスタ４１としてアモルファスシリコンによって形成されたトランジスタを用いた場合と、有機トランジスタを用いた場合とにおける特性を比較して示すグラフである。グラフの縦軸は画素電位（Ｖ）を示しており、グラフの横軸は画素４０に電圧の印加開始からの時間を示している。図７（ｂ）は、本実施形態に係るアクティブマトリクス基板（素子基板３０）において、選択トランジスタ４１として有機トランジスタを用いた場合の特性を示す図である。グラフの縦軸及びグラフの横軸は、図７（ａ）と同様である。
【００６７】
図７（ａ）のグラフ（１）は、従来のアクティブマトリクス基板の構成においてアモルファスシリコンを用いた場合の特性を示している。グラフ（２）は、従来のアクティブマトリクス基板の構成において有機トランジスタを用いた場合の特性を示している。グラフ（１）及びグラフ（２）に示されるように、従来の構成においては、有機トランジスタを用いたスイッチング素子は、アモルファスシリコンを用いたスイッチング素子に比べて画素電位の上昇速度が遅くなる。有機トランジスタは、無機トランジスタに比べて電子の移動度が低い。画素電位の上昇速度に差が生じるのは、有機トランジスタ内を流れる電流が無機トランジスタ内を流れる電流に比べて小さくなるためと考えられる。
【００６８】
一方、図７（ｂ）に示すように、本実施形態に係る素子基板３０においては、データ線３８の電圧信号は選択トランジスタ４１を介して画素４０（画素電極３５）に供給されると同時に、当該電圧信号がデータ容量８を介して画素電極３５に供給される。データ線３８の電圧信号がデータ容量８の容量結合によって画素電極３５に供給されるため、有機トランジスタを介して供給されるよりも速く画素電極３５の電位が上昇する。このため、画素電極３５の電位を上昇させる時間が大幅に短縮されることになる。なお、容量結合によって上昇する画素電極３５の電位ΔＶについては、下記［数１］によって表される。ただし、ＶＤＡＴＡはデータ線３８に供給される電圧信号の電圧値を示す。
【００６９】
【数１】
2010160250.tif 000003
【００７０】
本実施形態に係る素子基板３０には、データ線３８と画素電極３５との間にデータ容量８が直接接続されている。このため、データ線３８に電圧信号が供給される場合、走査線３６によってスキャンされない部分の画素電極３５についても電圧信号が供給されることになる。
【００７１】
図８は、電気泳動表示装置において画素電位と電気泳動層内の電気泳動粒子の移動との関係を示すグラフである。グラフの縦軸は電気泳動粒子の移動の大きさを示しており、グラフの横軸は画素電位を示している。  
画素４０においては、図８に示すように、画素４０の電位が所定の電位（Ｖ０：以下、「粒子移動開始電圧」と表記する。）に達した段階で粒子が移動することが知られている。
【００７２】
そこで、本実施形態では、例えばデータ容量８の容量結合によって上昇する画素電極３５の電位ΔＶが粒子移動開始電圧Ｖ０よりも小さくなるようにデータ容量ＣＤＡＴＡ、保持容量ＣＳＴ、電気泳動素子３２の容量ＣＥＰＤの各容量の値を設定しておくことで、スキャンされていない画素４０において粒子の移動を抑制することができる。
【００７３】
以上のように、本実施形態によれば、画素電極３５と当該画素電極３５に対応するデータ線３８との間にデータ容量８が設けられるので、データ線３８からデータ容量８を介して画素電極３５に電圧を印加することができる。このため、半導体層４１Ａを有する選択トランジスタ４１を介して画素電極３５に所定の電圧を印加する場合、画素電極３５の電圧が上昇するまでの時間を短縮させることができる。これにより、駆動を高速化させることができる。
【００７４】
［第２実施形態］  
次に、本発明の第２実施形態を説明する。第１実施形態と同様、以下の図では、各部材を認識可能な大きさとするため、縮尺を適宜変更している。また、第１実施形態と同一の構成要素については、同一の符号を付してその説明を省略する。本実施形態では、画素４０の回路構成が第１実施形態と異なっているため、この点を中心に説明する。
【００７５】
図９は、本実施形態に係る電気泳動表示装置２００の１つの画素４０の回路構成を示す回路図である。図１０は、電気泳動表示装置２００の１つの画素４０の構成を示す平面図である。
【００７６】
図９及び図１０に示すように、本実施形態では、データ容量８と画素電極３５との間に第２選択トランジスタ５１が設けられた構成になっている。この第２選択トランジスタ５１は、半導体層５１Ａ及びゲート電極５１Ｇを有している。ゲート電極５１Ｇは、例えば走査線３６に接続されている。選択トランジスタ４１と第２選択トランジスタ５１とが共通の走査線３６に接続されていることになる。
【００７７】
半導体層５１Ａは、例えばアモルファスシリコンなどの無機半導体によって構成されており、チャネル領域５１Ｃ、ソース領域５１Ｓ及びドレイン領域５１Ｄを有している。図１０に示すように、半導体層５１Ａは、走査線３６から分岐されたゲート電極５１Ｇに平面視で重なるように配置されている。半導体層５１Ａは、選択トランジスタ４１を構成する半導体層４１Ａと同一層に設けられている。
【００７８】
データ容量８は、データ容量電極８Ａ及び２０８Ｂによって構成されている。データ容量電極８Ａの配置については、第１実施形態と同一である。本実施形態では、データ容量電極２０８Ｂが半導体層５１Ａを介してドレイン電極３５Ｄに接続された構成になっている。
【００７９】
ソース領域５１Ｓは、半導体層５１Ａの図中左辺側に形成されている。半導体層５１Ａは、ソース領域５１Ｓがデータ容量電極２０８Ｂ上に乗り上げるように形成されている。ドレイン領域５１Ｄは、半導体層５１Ａの図中右辺側に形成されている。半導体層５１Ａは、ドレイン領域５１Ｄがドレイン電極３５Ｄ上に乗り上げるように形成されている。チャネル領域５１Ｃは、ソース領域５１Ｓとドレイン領域５１Ｄとの間の領域であって、ゲート電極５１Ｇに平面視で重なる領域に形成されている。
【００８０】
このように、本実施形態に係る電気泳動表示装置２００によれば、第２選択トランジスタ５１によってデータ容量８をスイッチングすることができるので、データ容量８を介して画素電極３５に電圧を印加させるタイミングを制御することができる。このため、より正確な駆動を行うことができる。
【００８１】
［第３実施形態］  
次に、本発明の第３実施形態を説明する。第１実施形態と同様、以下の図では、各部材を認識可能な大きさとするため、縮尺を適宜変更している。また、第１実施形態と同一の構成要素については、同一の符号を付してその説明を省略する。本実施形態では、画素４０の回路構成が第１実施形態と異なっているため、この点を中心に説明する。
【００８２】
図１１は、本実施形態に係る電気泳動表示装置３００の１つの画素４０の回路構成を示す回路図である。本実施形態では、第２選択トランジスタ５１のゲート電極５１Ｇが走査線３６には接続されておらず、別途設けられた第２走査線３３６に接続された構成となっている。このため、選択トランジスタ４１と第２選択トランジスタ５１とは、異なる走査線３６、３３６によってそれぞれ駆動制御されるようになっている。他の構成は、上記第２実施形態と同一である。
【００８３】
図１１に示す構成において、第２走査線３３６に対して走査線３６とは独立して走査信号を供給することができる構成になっている。このような構成としては、例えば走査線駆動回路６１とは異なる駆動回路を別途配置し、第２走査線３３６を当該駆動回路に接続させる構成などが挙げられる。
【００８４】
本実施形態によれば、選択トランジスタ４１と第２選択トランジスタ５１とが異なる走査線３６、３３６にそれぞれ接続されているので、選択トランジスタ４１によるスイッチングと第２選択トランジスタ５１によるスイッチングを独立して制御することが可能であり、これにより、幅広い形態の駆動が可能となる。
【００８５】
［第４実施形態］  
次に、本発明の第４実施形態を説明する。本実施形態では、上記実施形態の電気泳動表示装置１００を、電子機器に適用した場合について説明する。
【００８６】
図１２（ａ）は電子ペーパー１１００の構成を示す斜視図である。電子ペーパー１１００は、上記実施形態の電気泳動表示装置１００、２００、３００を表示領域１１０１に備えている。電子ペーパー１１００は可撓性を有し、従来の紙と同様の質感及び柔軟性を有する書き換え可能なシートからなる本体１１０２を備えて構成されている。
【００８７】
図１２（ｂ）は、電子ノート１２００の構成を示す斜視図である。電子ノート１２００は、上記の電子ペーパー１１００が複数枚束ねられ、カバー１２０１に挟まれているものである。カバー１２０１は、例えば外部の装置から送られる表示データを入力する図示は省略の表示データ入力手段を備える。これにより、その表示データに応じて、電子ペーパーが束ねられた状態のまま、表示内容の変更や更新を行うことができる。
【００８８】
以上の電子ペーパー１１００及び電子ノート１２００によれば、本発明に係る電気泳動表示装置１００、２００、３００が採用されているので、画像保持特性に優れ、表示品位に優れた表示部を備えた電子機器となる。
【００８９】
なお、上記の電子機器は、本発明に係る電子機器を例示するものであって、本発明の技術範囲を限定するものではない。例えば、携帯電話、携帯用オーディオ機器などの、他の電子機器の表示部に対しても、本発明に係る電気泳動表示装置は好適に用いることができる。
【００９０】
本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で適宜変更を加えることができる。  
上記実施形態では、データ容量８と画素電極３５との間に第２選択トランジスタ５１を配置する構成としたが、これに限られることは無い。図１３は、第２選択トランジスタ５１が選択トランジスタ４１と共通の走査線３６に接続されている構成を示している。図１４は、第２選択トランジスタ５１が選択トランジスタ４１の接続された走査線３６とは異なる走査線３３６に接続されている構成を示している。これら図１３及び図１４に示すように、第２選択トランジスタ５１をデータ線３８とデータ容量８との間に配置する構成としても構わない。このような構成によれば、第２選択トランジスタがオフ状態となっている間は、データ線３８とデータ容量８とを電気的に切り離すことができるため、データ線３８に接続される容量を低減することができ、データ書き込み時の消費電力を低減することが可能となる。
【００９１】
また、データ線３８に供給する信号の駆動波形については、図６に示される波形に限られることは無い。例えば図１５に示すように、（１）矩形波、（２）台形波、（３）三角波、（４）正弦波、（５）方形波、又はこれらが足しあわされた波形等、任意の波形を用いることができる。データ線３８をローレベルからハイレベルにする場合よりもデータ線３８をハイレベルからローレベルにする場合の波形の変化を緩やかにすることが好ましい。これにより、画素電位が減少する速度を遅くすることができ、表示時間を極力長くすることができる。また、データ線３８に供給する信号を例えば（３）三角波とし、データ線３８に供給される電圧よりも高い電圧を一時的に画素電極３５に印加させるようにしても構わない。
【００９２】
また、上記実施形態ではトップゲート構造の薄膜トランジスタを用いて実施形態を示しているが、例えばボトムゲート構造等、他の構造の薄膜トランジスタを用いる事も可能である。
【符号の説明】
【００９３】
１００、２００、３００…電気泳動表示装置  ５…表示部  ８…データ容量（容量素子）  ８Ａ…データ容量電極  ８Ｂ…分岐部  ８Ｃ…コンタクトホール  ３０…素子基板（アクティブマトリクス基板）  ３２…電気泳動素子（電気泳動層）  ３６、３３６…走査線  ３８…データ線  ４０…画素  ４１…選択トランジスタ（薄膜トランジスタ）  ４１Ａ…半導体層（有機半導体層）  ５１…第２選択トランジスタ（第２トランジスタ）  ２０８Ｂ…データ容量電極  １１００…電子ペーパー（電子機器）  １２００…電子ノート（電子機器）
【図１】
2010160250.tif 000004
【図２】
2010160250.tif 000005
【図３】
2010160250.tif 000006
【図４】
2010160250.tif 000007
【図５】
2010160250.tif 000008
【図６】
2010160250.tif 000009
【図７】
2010160250.tif 000010
【図８】
2010160250.tif 000011
【図９】
2010160250.tif 000012
【図１０】
2010160250.tif 000013
【図１１】
2010160250.tif 000014
【図１２】
2010160250.tif 000015
【図１３】
2010160250.tif 000016
【図１４】
2010160250.tif 000017
【図１５】
2010160250.tif 000018