(57)【要約】【課題】外部からの制御を必要とすることなく、表示パネルのサイズの変更に応じて動作バイアス電流を調整することができるソースドライバ回路を提供する。【解決手段】本発明の一態様に係るソースドライバ回路は、表示パネルの表示に用いられる表示信号により当該表示パネルの垂直方向の画素数を検出する垂直ラインカウンタ回路２５と、垂直ラインカウンタ回路２５により検出された画素数に応じて、バイアス電流を調整するバイアス回路２２と、バイアス回路２２により調整されたバイアス電流が供給され、表示パネルに電圧を出力するソースアンプ回路２４とを備える。【選択図】図１
2010160318.tif 000002
【特許請求の範囲】
【請求項１】
表示パネルの表示に用いられる表示信号により当該表示パネルの画素数を検出する検出回路と、
前記検出回路により検出された画素数に応じて、バイアス電流を調整する調整回路と、
前記調整回路により調整されたバイアス電流が供給され、前記表示パネルに電圧を出力するアンプ回路と、
を備えるソースドライバ回路。
【請求項２】
前記表示信号は、垂直同期信号、水平同期信号を含み、
前記検出回路は、隣接する前記垂直同期信号間の水平同期信号数をカウントすることにより、前記表示パネルの垂直画素数を検出する請求項１に記載のソースドライバ回路。
【請求項３】
前記表示信号は、水平同期信号、ドットクロック、データイネーブル信号を含み、
前記検出回路は、隣接する前記水平同期信号間において、前記データイネーブル信号がアクティブになっている間のドットクロック数をカウントすることにより、前記表示パネルの水平画素数を検出する請求項１又は２に記載のソースドライバ回路。
【請求項４】
前記検出回路により検出した画素数に応じて、ｎビットの制御信号を生成する制御信号生成部を備え、
前記調整回路は、前記制御信号により前記バイアス電流を調整する請求項１〜３のいずれか１項に記載のソースドライバ回路。
【請求項５】
出力多重分割方式であることを特徴とする請求項１〜４のいずれか１項に記載のソースドライバ回路。
【請求項６】
表示パネルの表示に用いられる表示信号により当該表示パネルの画素数を検出し、
検出された画素数に応じてバイアス電流を調整し、
調整されたバイアス電流をアンプ回路に供給して、前記表示パネルに電圧を出力する駆動方法。
【請求項７】
前記表示信号は、垂直同期信号、水平同期信号を含み、
隣接する前記垂直同期信号間の水平同期信号数をカウントすることにより、前記表示パネルの垂直画素数を検出する請求項６に記載の駆動方法。
【請求項８】
前記表示信号は、水平同期信号、ドットクロック、データイネーブル信号を含み、
隣接する前記水平同期信号間において、前記データイネーブル信号がアクティブになっている間のドットクロック数をカウントすることにより、前記表示パネルの水平画素数を検出する請求項６又は７に記載の駆動方法。
【請求項９】
検出した画素数に応じて、ｎビットの制御信号を生成し、
前記制御信号により前記バイアス電流を調整する請求項６〜８のいずれか１項に記載の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示パネル駆動用ソースドライバ回路及び表示パネルの駆動方法に関する。
【背景技術】
【０００２】
携帯電話用液晶表示パネル駆動ＩＣには、液晶パネルのＴＦＴを駆動するために、ソースドライバ回路、ゲートドライバ回路（液晶パネルにゲートドライバ回路を形成している場合は、ゲートドライバ駆動用回路）、および、これらを制御するためのタイミングコントローラ回路が内蔵されている。タイミングコントローラ回路は、外部からの表示クロックおよび同期信号から、表示タイミングを生成したり、シリアルインターフェイスによりドライバ内蔵のレジスタに書き込まれた設定に応じた制御を行う回路である。
【０００３】
さまざまなメーカがしのぎを削っている携帯電話市場では、他社との差別化を行うために、表示品質の向上や省電力が重要な課題となる。また、さまざまなデザインにフレキシブルに対応するためには、電話機のマザーボードから液晶パネルに接続される制御線の本数は、できる限り少ないことが望まれている。このような理由などにより、携帯電話メーカによっては、表示パネル駆動ＩＣ制御用のシリアルインターフェイスを持たない場合もある。
【０００４】
また、液晶パネルメーカは、異なったサイズ（画素数）のパネルに対して、同製品の駆動ＩＣを使用する場合がある。この場合、ソースのバイアス電流値を調整しないと、スルーレートが不足し、表示画質が劣化する場合や、逆にスルーレートが十分過ぎて、消費電力を増やしてしまう場合がある。このように、表示パネルサイズに合わせてスルーレートを変更する必要がある。
【０００５】
表示パネル駆動ＩＣとして汎用性を持たせるため、どのような使用状況においても、例えば、駆動するパネルのサイズが異なった場合においても、シリアルインターフェイス等による電話機側からの制御なしに、適切な表示画質、適切な消費電力を確保することが重要となる。
【０００６】
図１２は、従来１のソースドライバ回路５１の回路図である。従来１のソースドライバ回路５１は、バイアス回路５２、コントローラ回路５３、ソースアンプ回路５４より構成される。バイアス回路５２は、ＭＰ５１に流れる電流ＩＲＥＦ５１と同じ電流Ｉ５１をＭＰ５２に流すためのカレントミラー回路と、ＩＲＥＦ５１の２倍の電流Ｉ５２をＭＰ５３に流すためのカレントミラー回路と、Ｉ５２をＯＮ／ＯＦＦするためのＳＷであるＭＰ５４と、ＩＲＥＦ５１と同じ電流Ｉ５３をＭＰ５５に流すためのカレントミラー回路と、Ｉ５３をＯＮ／ＯＦＦするためのＳＷであるＭＰ５６と、ＭＮ５１に流れる電流Ｉ５４（Ｉ５４=Ｉ５１+Ｉ５２+Ｉ５３）と同じ電流Ｉ５５をＭＮ５２に流すカレントミラー回路を備えている。バイアス回路５２は、電流Ｉ５５をＭＮ５２に流して、ソースアンプ回路５４に動作バイアス電流を供給する。
【０００７】
コントローラ回路５３は、電話機側からの制御信号を取り込むためのシリアルインターフェイス回路５５と、取り込んだ情報を蓄えるためのｎビット（図１２では２ビット）のレジスタ５６とを備える。コントローラ回路５３は、レジスタ５６の設定信号でＭＰ５４とＭＰ５６のＯＮ／ＯＦＦを制御する。ソースアンプ回路５４は、入力データに応じた階調電圧を出力する。
【０００８】
図１２に示す従来１のソースドライバ回路５１の動作は以下のとおりである。
１）シリアルインターフェイス回路５５によりレジスタ５６にＡＤＪ＜１：０＞が書き込まれる。
２）レジスタＡＤＪ＜１：０＞が００のときＭＰ５４はＯＦＦ、ＭＰ５６はＯＦＦとなり、Ｉ５５=Ｉ５４=Ｉ５１=ＩＲＥＦ５１となり、ＩＲＥＦ５１と同等の動作バイアス電流がソースアンプ回路５４に供給される。
レジスタＡＤＪ＜１：０＞が０１のときＭＰ５４はＯＦＦ、ＭＰ５６はＯＮとなり、Ｉ５５=Ｉ５４=Ｉ５１+Ｉ５３=ＩＲＥＦ５１+ＩＲＥＦ５１となり００のときの２倍の動作バイアス電流がソースアンプ回路５４に供給される。
【０００９】
レジスタＡＤＪ＜１：０＞が１０のときＭＰ５４はＯＮ、ＭＰ５６はＯＦＦとなり、Ｉ５５=Ｉ５４=Ｉ５１+Ｉ５２=ＩＲＥＦ５１+２×ＩＲＥＦ５１となり００のときの３倍の動作バイアス電流がソースアンプ回路５４に供給される。
レジスタＡＤＪ＜１：０＞が１１のときＭＰ５４はＯＮ、ＭＰ５６はＯＮとなり、Ｉ５５=Ｉ５４=Ｉ５１+Ｉ５２+Ｉ５３=ＩＲＥＦ５１+２×ＩＲＥＦ５１+ＩＲＥＦ５１となり００のときの４倍の動作バイアス電流がソースアンプ回路５４に供給される。
３）動作バイアス電流によりソースアンプ回路５４のスルーレートおよび消費電流が決定される。
【００１０】
図１３にソースアンプ回路５４におけるバイアス電流（バイアス設定値）とスルーレートの関係を示す。ＡＤＪ＜１：０＞により動作バイアス電流Ｉ５５が少なくなるとスルーレートは低く、大きくなるとスルーレートは高くなる。また、図１４にソースアンプ回路５４におけるバイアス電流（バイアス設定値）と消費電流の関係を示す。動作バイアス電流Ｉ５５が少なくなると消費電流は少なく、大きくなると消費電流は大きくなる。
【００１１】
例えば、異なるライン数の表示パネルを、同製品のＩＣにて駆動する場合において、フレーム周波数が同じ場合は、表示ライン数が多いパネルの方が１画素容量への階調電圧の充電に許容される時間は短くなる。このため、ソースアンプ出力電圧が所望の値に速く達する必要がある。つまり、スルーレートが高い必要がある。
【００１２】
一方、表示ライン数が少ない場合は、１画素容量への階調電圧の充電に許容される時間は長くなるため、ソースアンプ出力電圧が所望の値に達する時間は遅くても良い。つまり、スルーレートは低くてもよい。消費電力に関して言うと、画質が維持できる範囲で低消費電力が望ましいため、スルーレートが遅くできる場合は遅くすることが望ましい。
【００１３】
従来１のソースドライバ回路５１では、電話機側からシリアルインターフェイスにより、電話機に搭載する表示パネルサイズに適切なバイアス設定を設定する。これにより、ＩＣが駆動する表示パネルのサイズが異なった場合でも、スルーレートおよび消費電流を適切な設定にすることができる。
【００１４】
特許文献１に記載の装置は表示パネル駆動装置であり、表示ラインに応じたパルス幅を持つ制御入力信号の立ち上がりから立ち下がりまでのクロック数をカウントすることにより、アンプの動作バイアス電流の高バイアス、低バイアスを切り替えるための信号を生成するものである。
【００１５】
例えば、特許文献１に記される装置と同様に、表示パネルサイズに応じたパルス幅を持つ制御入力信号（ＨＳＹＮＣまたはＶＳＹＮＣ）のパルスの立ち下がりから立ち上がりまでのクロック数をカウントすることにより、パネルサイズに応じてバイアス電流を切り替えるものが考えられる。これを従来２のソースドライバ回路６１とし、その回路図を図１５０に示す。
【００１６】
従来２のソースドライバ回路６１は、前述したソースドライバ回路５１と同様の構成のバイアス回路６２とソースアンプ回路６４に、電話機側からの水平同期信号（ＨＳＹＮＣ）のＬｏｗ期間を表示クロック信号（ＤＯＴＣＬＫ）を用いてカウントするＨＳＹＮＣ Ｌｏｗ期間カウンタ６５と、カウント値からＭＰ６４とＭＰ６６のＯＮ／ＯＦＦを制御するｎビット（回路図では２ビット）の信号を生成するデコーダ６６で構成されるコントローラ回路６３が新たに加わる。
【００１７】
従来２のソースドライバ回路６１の動作は以下のとおりである。
１）表示信号として水平同期信号（ＨＳＹＮＣ）と表示クロック（ＤＯＴＣＬＫ）がコントローラ回路６３に入力される。ＨＳＹＮＣのＬｏｗ幅は表示ライン数に応じてあらかじめ決められた値で入力される。例えば、３２０ラインでは４ＤＯＴＣＬＫ分、４００ラインでは３ＤＯＴＣＬＫ分のＬｏｗ幅で入力される。
【００１８】
２）ＨＳＹＮＣ Ｌｏｗ期間カウンタ６５にて、入力されたＨＳＹＮＣのＬｏｗ幅が何ＤＯＴＣＬＫ分かを検出する。図１６に示すように、例えば、パネルのライン数が（ａ）１７６ラインのとき５ＤＯＴＣＬＫ、（ｂ）３２０ラインのとき４ＤＯＴＣＬＫ、（ｃ）４００ラインのとき３ＤＯＴＣＬＫというようにカウントされる。
３）カウント値がデコーダ６６に入力され、図１７の表に示すようにｎビット（回路図では２ビット）の制御信号ＡＤＪ＜１：０＞が生成される。
【００１９】
４）制御信号ＡＤＪ＜１：０＞が００のときＭＰ６４はＯＦＦ、ＭＰ６６はＯＦＦとなり、Ｉ６５=Ｉ６４=Ｉ６１=ＩＲＥＦ６１となり、ＩＲＥＦ６１と同等の動作バイアス電流がソースアンプ回路６４に供給される。
ＡＤＪ＜１：０＞が０１のときＭＰ６４はＯＦＦ、ＭＰ６６はＯＮとなり、Ｉ６５=Ｉ６４=Ｉ６１+Ｉ６３=ＩＲＥＦ６１+ＩＲＥＦ６１となり００のときの２倍の動作バイアス電流がソースアンプ回路６４に供給される。
【００２０】
ＡＤＪ＜１：０＞が１０のときＭＰ６４はＯＮ、ＭＰ６６はＯＦＦとなり、Ｉ６５=Ｉ６４=Ｉ６１+Ｉ６２=ＩＲＥＦ６１+２×ＩＲＥＦ６１となり、００のときの３倍の動作バイアス電流がソースアンプ回路６４に供給される。
ＡＤＪ＜１：０＞が１１のときＭＰ６４はＯＮ、ＭＰ６６はＯＮとなり、Ｉ６５=Ｉ６４=Ｉ６１+Ｉ６２+Ｉ６３=ＩＲＥＦ６１+２×ＩＲＥＦ６１+ＩＲＥＦ６１となり００のときの４倍の動作バイアス電流がソースアンプ回路６４に供給される。
【００２１】
５）ＡＤＪ＜１：０＞の初期設定が２４０×３２０の駆動ＩＣにおいて、電話機側で２４０×４００ラインの表示パネルを使用する場合、電話機側から３ＤＯＴＣＬＫ分のＬｏｗ幅のＨＳＹＮＣが入力されると、ＡＤＪ＜１：０＞は０１→１０となり、３２０ラインのときよりスルーレートが高まる方向に設定される。これにより、表示パネルサイズが異なった場合においても、スルーレートおよび消費電流を適切な設定にすることができる。
【先行技術文献】
【特許文献】
【００２２】
【特許文献１】特開２００３−６６９１９号公報
【発明の概要】
【発明が解決しようとする課題】
【００２３】
しかしながら、図１２の従来１のソースドライバ回路５１では、使用する表示パネルサイズ（画素数）に応じて、電話機側からシリアルインターフェイスによりレジスタ値を設定する必要があるため、使用者の負担が増えるという問題があった。
【００２４】
また、使用アプリケーションによっては、シリアルインターフェイスを有しないものもある。この場合、使用条件の中で最も大きい表示パネルサイズに合わせて、スルーレートを設定しておく必要があるが、そのままの設定で小さい表示パネルサイズで使用された場合に消費電流が多くなるという問題が生じる。また、低消費電力を優先して、標準的な表示パネルサイズに合わせてスルーレートを設定した場合、そのままの設定で大きい表示パネルサイズで使用された場合に、スルーレートが不足し、画質が劣化するという問題が生じる。
【００２５】
また、図１５の従来２のソースドライバ回路６１においても、表示パネルサイズに応じて、電話機側から、異なるＬｏｗ幅のＨＳＹＮＣを供給する必要があり、使用者の負担が増えるという問題があった。
【課題を解決するための手段】
【００２６】
本発明の一態様に係るソースドライバ回路は、表示パネルの表示に用いられる表示信号により当該表示パネルの画素数を検出する検出回路と、前記検出回路により検出された画素数に応じて、バイアス電流を調整する調整回路と、前記調整回路により調整されたバイアス電流が供給され、前記表示パネルに電圧を出力するアンプ回路とを備えるものである。
【００２７】
このような構成により、表示パネルの画素数に応じて、外部からの特別な制御信号なしに、ソースアンプ回路の動作バイアス電流を制御することができる。これにより、画素数が多くて高スルーレートが要求される場合は、バイアス電流を増やし、スルーレートを高めることができる。また、画素数が少なくて低スルーレートでよい場合は、バイアス電流を減らし、スルーレートを低めて消費電流を下げることが可能とする。
【００２８】
本発明の他の態様に係る駆動方法は、表示パネルの表示に用いられる表示信号により当該表示パネルの画素数を検出し、検出された画素数に応じてバイアス電流を調整し、調整されたバイアス電流をアンプ回路に供給して、前記表示パネルに電圧を出力する。
【００２９】
これにより、表示パネルの画素数に応じて、外部からの特別な制御信号なしに、ソースアンプ回路の動作バイアス電流を制御することができる。このため、スルーレート及び消費電流を適切な状態に調整することが可能である。
【発明の効果】
【００３０】
本発明によれば、外部からの制御を必要とすることなく、表示パネルのサイズの変更に応じて動作バイアス電流を調整することができるソースドライバ回路及び駆動方法を提供することができる。
【図面の簡単な説明】
【００３１】
【図１】実施の形態１に係るソースドライバ回路の構成を示す図である。
【図２】実施の形態１に係るソースドライバ回路において用いられるデコーダで生成される制御信号を示す図である。
【図３】実施の形態１に係るソースドライバ回路により駆動される表示パネルの例を示す図である。
【図４】図３に示す表示パネルに対応する、垂直ライン数に応じた制御信号ＡＤＪ＜０：１＞を示す図である。
【図５】実施の形態２に係るソースドライバ回路の構成を示す図である。
【図６】実施の形態２に係るソースドライバに用いられる水平有効画素数のカウント動作について説明するための図である。
【図７】実施の形態２に係るソースドライバ回路において用いられるデコーダで生成される制御信号を示す図である。
【図８】実施の形態２に係るソースドライバ回路により駆動される表示パネルの例を示す図である。
【図９】図８に示す表示パネルに対応する、垂直ライン数に応じた制御信号ＡＤＪ＜０：１＞を示す図である。
【図１０】実施の形態３に係るソースドライバ回路の構成を示す図である。
【図１１】実施の形態３に係るソースドライバ回路のソースセレクト信号、パネルセレクト信号の一例を示すタイミングチャートである。
【図１２】従来例１のソースドライバ回路の構成を示す図である。
【図１３】従来例１のバイアス電流とスルーレートの関係を示す図である。
【図１４】従来例１のバイアス電流と消費電流との関係を示す図である。
【図１５】従来例２のソースドライバ回路の構成を示す図である。
【図１６】従来例２のソースドライバ回路の動作を説明するための図である。
【図１７】従来例２の制御信号を示す図である。
【発明を実施するための形態】
【００３２】
実施の形態１．
本発明の実施の形態１に係るソースドライバ回路について、図１を参照して説明する。図１は、本実施の形態に係るソースドライバ回路１１の構成を示す図である。図１に示すように、ソースドライバ回路１１は、バイアス回路１２、コントローラ回路１３、ソースアンプ回路１４を備える。
【００３３】
バイアス回路１２は、ＭＰ１１に流れる電流ＩＲＥＦ１１と同じ電流Ｉ１１をＭＰ１２に流すためのカレントミラー回路と、ＩＲＥＦ１１の２倍の電流Ｉ１２をＭＰ１３に流すためのカレントミラー回路と、Ｉ１２をＯＮ／ＯＦＦするためのＳＷであるＭＰ１４と、ＩＲＥＦ１１と同じ電流Ｉ１３をＭＰ１５に流すためのカレントミラー回路と、Ｉ１３をＯＮ／ＯＦＦするためのＳＷであるＭＰ１６と、ＭＮ１１に流れる電流Ｉ１４（Ｉ１４=Ｉ１１+Ｉ１２+Ｉ１３）と同じ電流Ｉ１５をＭＮ１２に流すカレントミラー回路を有する。バイアス回路１２は、電流Ｉ１５をＭＮ１２に流してソースアンプ回路１４に動作バイアス電流を供給する。なお、トランジスタのゲート長Ｌはすべて同じとする。ＭＰ１１、ＭＰ１２、ＭＰ１５、ＭＮ１１、ＭＮ１２のゲート幅Ｗは等しくｍであり、ＭＰ１３のゲート幅はｍ×２である。
【００３４】
コントローラ回路１３は、垂直ラインカウンタ回路１５、デコーダＡＤＣ１６を有している。垂直ラインカウンタ回路１５は、携帯電話側からの垂直同期信号ＶＳＹＮＣと水平同期信号ＨＳＹＮＣとドットクロックＤＯＴＣＬＫとを取り込んで、１フレーム期間中の表示パネルのライン数を判定する。すなわち、本実施の形態においては、垂直ラインカウンタ回路１５は、表示パネルの垂直画素数を検出する。垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ、ドットクロックＤＯＴＣＬＫは、表示に必ず使用される表示信号である。
【００３５】
隣接する垂直同期信号ＶＳＹＮＣ間の水平同期信号ＨＳＹＮＣのライン数は、パネルのライン数と略同じである。具体的には、水平同期信号ＨＳＹＮＣのライン数は、表示ライン数にブランキングの数ラインを加えた数である。従って、垂直ラインカウンタ回路１５は、隣接する垂直同期信号ＶＳＹＮＣ間の水平同期信号ＨＳＹＮＣのライン数をカウントすることにより、表示パネルのライン数の概略の値を判定することができる。
【００３６】
デコーダＡＤＣ１６は、垂直ラインカウンタ回路１５のカウント値に応じて、ｎビットの制御信号ＡＤＪ＜１：０＞を生成する。なお、図１に示す実施の形態においては、デコーダＡＤＣ１６として、２ビットの制御信号を生成するものを用いる例について説明する。すなわち、デコーダＡＤＣ１６は、表示パネルのサイズに応じたスルーレートとなるような制御信号ＡＤＪ＜１：０＞を生成する。ソースアンプ回路１４は、入力データに応じた階調電圧を出力する。
【００３７】
実施例１のソースドライバ回路１１の動作は以下のとおりである。
１）表示信号として垂直同期信号（ＶＳＹＮＣ）と水平同期信号（ＨＳＹＮＣ）とクロック（ＤＯＴＣＬＫ）がコントローラ回路１３に入力される。
２）垂直ラインカウンタ回路１５によって、入力された垂直同期信号ＶＳＹＮＣから次の垂直同期信号ＶＳＹＮＣまでの期間の水平同期信号ＨＳＹＮＣ数をカウントする。
【００３８】
３）垂直ラインカウンタ回路１５のカウント値がデコーダＡＤＣ１６に入力され、当該カウント値に応じた制御信号ＡＤＪ＜１：０＞が生成される。図２に、デコーダＡＤＣ１６で生成される制御信号ＡＤＪ＜１：０＞の一例を示す。図２に示すように、例えば、デコーダＡＤＣ１６は、垂直ラインカウンタ回路１５のカウント値が１８０以下の場合、ＡＤＪ＜１：０＞＝００を生成する。また、垂直ラインカウンタ回路１５のカウント値が１８１〜２８０の場合ＡＤＪ＜１：０＞＝０１を生成し、２８１〜３８０の場合ＡＤＪ＜１：０＞＝１０を生成する。垂直ラインカウンタ回路１５のカウント値が３８１以上の場合、ＡＤＪ＜１：０＞＝１１を生成する。
【００３９】
４）制御信号ＡＤＪ＜１：０＞が００のとき、ＭＰ１４はＯＦＦ、ＭＰ１６はＯＦＦとなる。これにより、Ｉ１５=Ｉ１４=Ｉ１１=ＩＲＥＦ１１となり、ＩＲＥＦ１１と同等の動作バイアス電流がソースアンプ回路１４に供給される。
【００４０】
ＡＤＪ＜１：０＞が０１のとき、ＭＰ１４はＯＦＦ、ＭＰ１６はＯＮとなる。これにより、Ｉ１５=Ｉ１４=Ｉ１１+Ｉ１３=ＩＲＥＦ１１+ＩＲＥＦ１１となり、ＡＤＪ＜１：０＞＝００のときの２倍の動作バイアス電流がソースアンプ回路１４に供給される。
【００４１】
ＡＤＪ＜１：０＞が１０のとき、ＭＰ１４はＯＮ、ＭＰ１６はＯＦＦとなる。これにより、Ｉ１５=Ｉ１４=Ｉ１１+Ｉ１２=ＩＲＥＦ１１+２×ＩＲＥＦ１１となり、ＡＤＪ＜１：０＞＝００のときの３倍の動作バイアス電流がソースアンプ回路１４に供給される。
【００４２】
ＡＤＪ＜１：０＞が１１のとき、ＭＰ１４はＯＮ、ＭＰ１６はＯＮとなる。これにより、Ｉ１５=Ｉ１４=Ｉ１１+Ｉ１２+Ｉ１３=ＩＲＥＦ１１+２×ＩＲＥＦ１１+ＩＲＥＦ１１となり、ＡＤＪ＜１：０＞＝００のときの４倍の動作バイアス電流がソースアンプ回路１４に供給される。
【００４３】
５）パネルのサイズ変更が生じたとき、例えば３２０ラインから４００ラインに変更されるとき、これに伴って、ＡＤＪ＜１：０＞は１０→１１となる。これにより、３２０ラインのときよりスルーレートが高まる方向に設定される。また、３２０ラインから２４０ラインに変更されるとき、デコーダＡＤＣ１６の出力ＡＤＪ＜１：０＞は１０→０１となり、３２０ラインのときよりスルーレートが低まる方向に設定される。
【００４４】
本発明では、表示に必ず使用される隣接する垂直同期信号ＶＳＹＮＣ間の水平同期信号ＨＳＹＮＣのライン数がパネルのライン数と略同じ事に着目し、垂直同期信号ＶＳＹＮＣ毎のＨＳＹＮＣ数を検出するためのカウンタ回路をドライバ内に設けた。これにより、パネルのライン数をカウント値として検出し、その結果に応じたｎビットのバイアス制御信号を生成することができる。
【００４５】
図３に、表示パネルの３つの例（パネルＡ、パネルＢ、パネルＣ）を示す。図３（ａ）に示すパネルＡでは、垂直ライン数が１７６であるものとする。図３（ｂ）に示すパネルＢでは、垂直ライン数が３２０であるものとする。図３（ｃ）に示すパネルＣでは、垂直ライン数が４００であるものとする。
【００４６】
パネルＡでは垂直ライン数が１７６であるため、デコーダＡＤＣ１６で生成される制御信号ＡＤＪ＜０：１＞は０１となる。パネルＢでは垂直ライン数が３２０であるため、デコーダＡＤＣ１６で生成される制御信号ＡＤＪ＜０：１＞は１０となる。パネルＣでは垂直ライン数が４００であるため、デコーダＡＤＣ１６で生成される制御信号ＡＤＪ＜０：１＞は１１となる。すなわち、図４に示すように、パネルの垂直ライン数に応じて適切な制御信号ＡＤＪ＜０：１＞が生成される。この制御信号によって、上述したようにソースアンプ回路１４の動作バイアス電流を制御することができる。
【００４７】
このように、本発明によると、駆動するパネルの垂直サイズが異なった場合、そのライン数をドライバ自身で自動的に検出し、その結果に応じてスルーレートおよび消費電流を適切な状態に調整することができる。これにより、表示パネルのライン数の変化を、外部からの特別な制御信号なしに、ドライバ自身で自動的に検出し、ソースアンプ回路１４の動作バイアス電流を制御できる。
【００４８】
その結果、駆動するパネルライン数が変更された場合でも、スルーレートおよび消費電流を適切な状態に調整することが可能となる。すなわち、パネルのライン数が増加して高スルーレートが要求される場合は、バイアス電流を増やし、スルーレートを高めることができる。また、パネルのライン数が減少して、低スルーレートでよい場合は、バイアス電流を減らし、スルーレートを低め消費電流を下げることができる。
【００４９】
実施の形態２．
本発明の実施の形態２に係るソースドライバ回路について、図５を参照して説明する。図５は、本実施の形態に係るソースドライバ回路２１の構成を示す図である。図５に示すように、ソースドライバ回路２１は、バイアス回路２２、コントローラ回路２３、ソースアンプ回路２４を備える。バイアス回路２２は、バイアス電流をソースアンプ回路２４に供給する。ソースアンプ回路２４は、入力データに応じた階調電圧を出力する。バイアス回路２２およびソースアンプ回路２４は、実施の形態１に用いられるものと同様の構成であるため、説明を省略する。なお、トランジスタのＬはすべて同じとする。ＭＰ１１、ＭＰ１２、ＭＰ１５、ＭＮ１１、ＭＮ１２のゲート幅Ｗは等しくｍであり、ＭＰ１３のゲート幅はｍ×２である。
【００５０】
コントローラ回路２３は、垂直ラインカウンタ回路２５、表示ピクセルカウンタ回路２６、デコーダＡＤＣ２７を有する。本実施の形態に係るコントローラ回路２３において、実施の形態１のコントローラ回路１３と異なる点は、表示ピクセルカウンタ回路２６が設けられている点である。表示ピクセルカウンタ回路２６は、携帯電話側からの水平同期信号ＨＳＹＮＣとデータイネーブル信号ＤＥをドットクロックＤＯＴＣＬＫで取り込んで、１ライン期間中の有効画素数を判定する。デコーダＡＤＣ２７は、垂直ラインカウンタ回路２５および表示ピクセルカウンタ回路２６のカウント値に応じてビットの信号を生成する。なお、本実施の形態においては、デコーダＡＤＣ２７は、２ビットの制御信号を生成するものとする。
【００５１】
実施の形態２のソースドライバ回路２１の動作は以下のとおりである。
１）表示信号として垂直同期信号ＶＳＹＮＣと水平同期信号ＨＳＹＮＣとデータイネーブル信号ＤＥとクロック（ＤＯＴＣＬＫ）がコントローラ回路２３に入力される。
【００５２】
２）垂直ラインカウンタ回路２５が、入力された垂直同期信号ＶＳＹＮＣから次の垂直同期信号ＶＳＹＮＣまでの期間の水平同期信号ＨＳＹＮＣ数をカウントする。上述の通り、表示に必ず使用される隣接する垂直同期信号ＶＳＹＮＣ間の水平同期信号ＨＳＹＮＣのライン数は、パネルのライン数と略同じである。従って、垂直ラインカウンタ回路２５は、水平同期信号ＨＳＹＮＣのライン数をカウントすることにより、パネルのライン数の概略の値が判定される。
【００５３】
３）表示ピクセルカウンタ回路２６は、入力された水平同期信号ＨＳＹＮＣから次の水平同期信号ＨＳＹＮＣまでの期間内において、データイネーブル信号ＤＥのアクティブ期間のクロック数をカウントする。図６に、水平同期信号ＨＳＹＮＣ、データイネーブル信号ＤＥ、ドットクロックの例を示す。図６（ａ）は水平画素数が１７６ピクセルの場合を示し、同図（ｂ）は水平画素数が２４０ピクセルの場合を示し、同図（ｃ）は水平画素数が２５６ピクセルの場合を示す。
【００５４】
図６（ａ）に示す例では、隣接する水平同期信号ＨＳＹＮＣ間において、データイネーブル信号がアクティブの期間のドットクロックＤＯＴＣＬＫ数が水平画素数と等しい、１７６カウントとなる。同様に、図６（ｂ）に示す例では２４０カウントとなり、同図（ｃ）に示す例では２５６カウントとなる。
【００５５】
４）そして、垂直ラインカウンタ回路２５、表示ピクセルカウンタ回路２６のカウントされたカウント値がデコーダＡＤＣ２７に入力され、カウント値に応じた制御信号ＡＤＪ＜１：０＞が生成される。図７に、デコーダＡＤＣ２７で生成される制御信号ＡＤＪ（＜１：０＞の一例を示す。図７に示すように、例えば、水平画素数が１７６ピクセルの場合において、垂直ラインカウント数が１８０以下の場合及び１８１〜２８０の場合にＡＤＪ＜１：０＞＝００、２８１〜３８０の場合にＡＤＪ＜１：０＞＝０１、３８１以上の場合にＡＤＪ＜１：０＞＝１０を生成する。
【００５６】
また、水平画素数が２４０ピクセルの場合において、垂直ラインカウント数が１８０以下の場合にＡＤＪ＜１：０＞＝００、１８１〜２８０の場合にＡＤＪ＜１：０＞＝０１、２８１〜３８０の場合にＡＤＪ＜１：０＞＝１０、３８１以上の場合にＡＤＪ＜１：０＞＝１１を生成する。そして、水平画素数が２５６ピクセルの場合において、垂直ラインカウント数が１８０以下の場合にＡＤＪ＜１：０＞＝０１、１８１〜２８０の場合にＡＤＪ＜１：０＞＝１０、２８１〜３８０の場合にＡＤＪ＜１：０＞＝１０、３８１以上の場合にＡＤＪ＜１：０＞＝１１を生成する。
【００５７】
５）制御信号ＡＤＪ＜１：０＞＝００のとき、ＭＰ２４はＯＦＦ、ＭＰ２６はＯＦＦとなる。これにより、Ｉ２５=Ｉ２４=Ｉ２１=ＩＲＥＦ２１となり、ＩＲＥＦ２１と同等の動作バイアス電流がソースアンプ回路２４に供給される。
ＡＤＪ＜１：０＞＝０１のとき、ＭＰ２４はＯＦＦ、ＭＰ２６はＯＮとなり、Ｉ２５=Ｉ２４=Ｉ２１+Ｉ２３=ＩＲＥＦ２１+ＩＲＥＦ２１となり００のときの２倍の動作バイアス電流がソースアンプ回路２４に供給される。
【００５８】
ＡＤＪ＜１：０＞＝１０のとき、ＭＰ２４はＯＮ、ＭＰ２６はＯＦＦとなる。これにより、Ｉ２５=Ｉ２４=Ｉ２１+Ｉ２２=ＩＲＥＦ２１+２×ＩＲＥＦ２１となり、ＡＤＪ＜１：０＞＝００のときの３倍の動作バイアス電流がソースアンプ回路２４に供給される。
【００５９】
ＡＤＪ＜１：０＞＝２１のとき、ＭＰ２４はＯＮ、ＭＰ２６はＯＮとなる。これにより、Ｉ２５=Ｉ２４=Ｉ２１+Ｉ２２+Ｉ２３=ＩＲＥＦ２１+２×ＩＲＥＦ２１+ＩＲＥＦ２１となり、ＡＤＪ＜１：０＞＝００のときの４倍の動作バイアス電流がソースアンプ回路２４に供給される。
【００６０】
６）表示パネルのサイズ変更が生じたとき、例えば、２４０×３２０のパネルから２４０×４００のパネルに変更されるとき、これに伴って、ＡＤＪ＜１：０＞は１０→１１となる。これにより、スルーレートが高まる方向に設定される。また、２４０×３２０のパネルから１７６×２４０のパネルに変更されるとき、ＡＤＣ回路の出力ＡＤＪ＜１：０＞は１０→００となり、スルーレートが低まる方向に設定される。
【００６１】
このように、本発明によれば、駆動するパネルのサイズが異なった場合、そのライン数と水平有効画素数をドライバ自身で自動的に検出し、その結果に応じて、スルーレート及び消費電流を適切な状態に調整することができる。
【００６２】
本実施の形態では、実施の形態１で用いた垂直ラインカウンタ回路２５に加えて、表示データの転送時に使用されるデータイネーブル信号ＤＥが１水平期間中にアクティブとなる幅が有効画素数と同じことに着目し、隣接水平同期信号ＨＳＹＮＣ間のデータイネーブル信号ＤＥがアクティブとなる期間のクロック数を検出する表示ピクセルカウンタ回路２６をドライバ内に設けた。これにより、表示パネルのライン数と水平有効画素数とを自動検出（カウント値として検出）することができる。これにより、垂直方向に加え、水平方向の表示パネルのサイズ変更に対して、スルーレート及び消費電流を調整することが可能となる。
【００６３】
図８に、表示パネルの３つの例（パネルＡ、パネルＢ、パネルＣ）を示す。図８（ａ）に示すパネルＡでは、垂直ライン数が２４０、水平画素数が１７６であるものとする。図８（ｂ）に示すパネルＢでは、垂直ライン数が３２０、水平画素数が２４０であるものとする。図３（ｃ）に示すパネルＣでは、垂直ライン数が４００、水平画素数が２５６であるものとする。
【００６４】
パネルＡでは、水平画素数が１７６で、水平画素数が２４０であるため、図７に示すようにデコーダＡＤＣ２７で生成される制御信号ＡＤＪ＜０：１＞は００となる。パネルＢでは、垂直ライン数が３２０で、水平画素数が２４０であるため、デコーダＡＤＣ２７で生成される制御信号ＡＤＪ＜０：１＞は１０となる。パネルＣでは、垂直ライン数が４００で、水平画素数が２５６であるため、デコーダＡＤＣ２７で生成される制御信号ＡＤＪ＜０：１＞は１１となる。
【００６５】
図９（ａ）〜（ｃ）に、図８（ａ）〜（ｃ）にそれぞれ対応する、垂直ライン数に応じた制御信号ＡＤＪ＜０：１＞を示す。図９（ａ）〜（ｃ）に示すように、それぞれの表示パネルの水平画素数、垂直ライン数に応じて、適切な制御信号ＡＤＪ＜０：１＞が生成される。この制御信号によって、上述したようにソースアンプ回路２４の動作バイアス電流を制御することができる。
【００６６】
このように、本実施の形態によれば、表示パネルのサイズの変化を、使用者からの特別な制御信号なしに、ドライバ自身で自動的に検出し、ソースアンプ回路の動作バイアス電流を制御できる。その結果、駆動する表示パネルのサイズが変更された場合でも、スルーレートおよび消費電流を適切な状態に調整することが可能となる。すなわち、パネルサイズが増加して高スルーレートが要求される場合は、バイアス電流を増やし、スルーレートを高めることができる。また、パネルサイズが減少して、低スルーレートでよい場合は、バイアス電流を減らし、スルーレートを低め消費電流を下げることができる。
【００６７】
実施の形態３．
本発明の実施の形態３に係るソースドライバ回路の構成について、図１０を参照して説明する。図１０は、本実施の形態に係るソースドライバ回路３１の構成を示す図である。実施の形態１、２では、１ピクセルデータで１出力のソースドライバ回路を用いて説明したが、低温ポリシリコン（ＬＴＰＳ）の液晶パネルで主に用いられる出力多重分割駆動方式のソースドライバ回路においても、同様の制御が可能である。本実施の形態に係るソースドライバ回路３１は、出力多重分割駆動方式のものである。
【００６８】
図１０に示すように、ソースドライバ回路３１は、バイアス回路３２、コントローラ回路３３、ソースアンプ回路３４、ソースセレクト回路３５、垂直ラインカウンタ３６、水平表示ピクセルカウンタ３７、デコーダＡＤＪ３８を備えている。ソースセレクト回路３５は、入力データに応じた階調電圧を出力毎にセレクトする。ソースアンプ回路３４のアンプ数は時分割数分だけ実施例２のソースアンプ回路２４よりも少なくなる。バイアス回路３２、コントローラ回路３３、ソースアンプ回路３４は、実施の形態２に用いられるものと同様の構成であるため、説明を省略する。
【００６９】
出力多重分割駆動方式の場合、一水平期間内にドライバから階調電圧が切り替わって出力される。これにより、１出力で液晶パネルの１ピクセル以上を制御することが可能である。ソースドライバ回路３１に入力される表示データは、コントローラ回路３３で制御され、階調データとしてソースアンプ回路３４へ出力される。また、コントローラ回路３３は、パネルセレクト信号（スイッチ切り替え制御信号）ＡＳＷ、ＢＳＷ、ＣＳＷ、ソースセレクト信号（ソース出力切替え信号）ＡＳＥＬ、ＢＳＥＬ、ＣＳＥＬを生成する。
【００７０】
ソースセレクト信号ＡＳＥＬ、ＢＳＥＬ、ＣＳＥＬは、パネルセレクト信号ＡＳＷ、ＢＳＷ、ＣＳＷに合わせて生成される。図１１に、ソースセレクト信号、パネルセレクト信号の一例を示す。図１１に示すように、隣接する水平同期信号ＨＳＹＮＣ間において、まずＡＳＥＬが立ち上がり、ＡＳＥＬの立ち下がりと同時にＢＳＥＬが立ち上がる。その後、ＢＳＥＬの立ち下がりと同時にＣＳＥＬが立ち上がり、次の水平同期信号が入力される前にＣＳＥＬが立ち下がる。
【００７１】
パネルセレクト信号ＡＳＷ、ＢＳＷ、ＣＳＷは、ソースセレクト信号ＡＳＥＬ、ＢＳＥＬ、ＣＳＥＬがそれぞれＨｉになっている期間内においてＨｉになる。ソースアンプ回路３４は、１水平期間で、階調データに応じた出力電圧を液晶パネル４０のパネルセレクト信号ＡＳＷ、ＢＳＷ、ＣＳＷに合わせて生成されるソースセレクト信号ＡＳＥＬ、ＢＳＥＬ、ＣＳＥＬに従って出力する。これにより、それぞれのパネルセレクト信号ＡＳＷ、ＢＳＷ、ＣＳＷにより導通状態となっている期間に、各画素に階調電圧が供給される。
【００７２】
本実施の形態においても、実施の形態２と同様に、液晶パネルの垂直ライン数及び水平画素数をカウントしてパネルサイズを自動検出し、制御信号ＡＤＪ＜１：０＞を切り替える。このように、本発明は、アモルファスパネルだけでなく、低温ポリシリコン（ＬＴＰＳ）の液晶パネルで主に用いられる出力多重分割駆動方式のソースドライバ回路においても、表示パネルのサイズの変化に応じてソースアンプ回路の動作バイアス電流を制御できる。その結果、駆動する表示パネルのサイズが変更された場合でも、スルーレートおよび消費電流を適切な状態に調整することが可能となる。
【００７３】
以上説明したように、本発明に係るソースドライバ回路は、表示に必ず使用される垂直同期信号ＶＳＹＮＣと水平同期信号ＨＳＹＮＣから表示パネルのライン数を自動判定するカウンタ回路を備えている。また、さらにデータイネーブル信号ＤＥにより１ライン期間中の有効画素数を自動判定するカウンタ回路を備えてもよい。そして、パネルのライン数、有効画素数のカウント値に応じてデコードされるｎビットのバイアス制御信号を生成し、その信号によって動作バイアス電流を制御する回路をドライバ内に有する。
【００７４】
これにより、駆動するパネルの変化を、使用者からの特別な制御信号なしに、ドライバ自身で自動的に検出し、ソースアンプ回路の動作バイアス電流を制御できる。その結果、駆動パネルが変更された場合でも、スルーレート及び消費電流を適切な状態に調整することが可能になる。本発明に係るソースドライバ回路は、特に携帯電話用表示パネルに用いるのに好適である。
【符号の説明】
【００７５】
１１  ソースドライバ回路
１２  バイアス回路
１３  コントローラ回路
１４  ソースアンプ回路
１５  垂直ラインカウンタ回路
１６  デコーダＡＤＣ
２１  ソースドライバ回路
２２  バイアス回路
２３  コントローラ回路
２４  ソースアンプ回路
２５  垂直ラインカウンタ回路
２６  表示ピクセルカウンタ回路
２７  デコーダＡＤＣ
３１  ソースドライバ回路
３２  バイアス回路
３３  コントローラ回路
３４  ソースアンプ回路
３５  ソースセレクト回路
３６  垂直ラインカウンタ
３７  水平表示ピクセルカウンタ
３８  デコーダＡＤＪ
４０  液晶パネル
ＶＳＹＮＣ  垂直同期信号
ＨＳＹＮＣ  水平同期信号
ＤＯＴＣＬＫ  ドットクロック
ＤＥ  データイネーブル信号
【図１】
2010160318.tif 000003
【図２】
2010160318.tif 000004
【図３】
2010160318.tif 000005
【図４】
2010160318.tif 000006
【図５】
2010160318.tif 000007
【図６】
2010160318.tif 000008
【図７】
2010160318.tif 000009
【図８】
2010160318.tif 000010
【図９】
2010160318.tif 000011
【図１０】
2010160318.tif 000012
【図１１】
2010160318.tif 000013
【図１２】
2010160318.tif 000014
【図１３】
2010160318.tif 000015
【図１４】
2010160318.tif 000016
【図１５】
2010160318.tif 000017
【図１６】
2010160318.tif 000018
【図１７】
2010160318.tif 000019