(57)【要約】【課題】ケーブル接続の有無を画面上で容易に確認可能とする。【解決手段】テレビ受信機は、ＨＤＭＩコネクタ等の複数のコネクタを備える。各コネクタに関連してケーブル接続の有無を検出するケーブル検出機能部が設けられている。ＨＤＭＩコネクタに関連して、ステップ波形信号の反射信号に基づいてケーブル接続の有無を検出するケーブル検出回路が設けられている。外部入力の選択時に、表示パネルの画面上には、各コネクタを表すコネクタ表示が表示される。制御部は、各コネクタのケーブルの接続の有無の検出結果、さらには、ＨＤＭＩコネクタへのアクティブ状態の機器の接続の有無の判定結果に応じて、各コネクタを表すコネクタ表示の態様を変化させる。ユーザは各コネクタへのケーブル接続の有無、ＨＤＭＩコネクタへのアクティブ状態の機器の接続の有無を画面上で容易に確認でき、外部入力の選択操作性が改善される。【選択図】図１７
2010073054.tif 000002
【特許請求の範囲】
【請求項１】
ビデオ信号を伝送するケーブルが接続されるコネクタと、
上記コネクタに外部機器から上記ケーブルを介して入力されるビデオ信号による画像を表示する表示パネルと、
上記コネクタを表すコネクタ表示を上記表示パネルに表示する表示制御部と、
上記コネクタにステップ波形信号を出力し、該ステップ波形信号の反射信号に基づいて上記コネクタへの上記ケーブルの接続の有無を検出するケーブル検出部を備え、
上記表示制御部は、上記ケーブル検出部の検出出力に応じて、上記表示パネルに表示されるコネクタ表示の態様を変化させる
画像表示装置。
【請求項２】
上記ケーブル検出部は、
ステップ波形信号を上記伝送路のインピーダンスに対応した抵抗値を持つ出力抵抗を通じて上記コネクタに出力する信号出力部と、
上記ステップ波形信号の最大値を固定の減衰率で減衰した値を持つ比較基準信号を発生する基準信号発生部と、
上記ステップ波形信号の立ち上がり時点から所定時間だけ遅れた時点のタイミング信号を発生させるタイミング信号発生部と、
上記信号出力部の出力側に得られる信号と上記基準信号発生部で発生される比較基準信号の比較結果を、上記タイミング信号発生部で発生されるタイミング信号によりラッチして検出出力を得るラッチドコンパレータを有する
請求項１に記載の画像表示装置。
【請求項３】
上記コネクタは、上記外部機器から、複数チャネルで、差動信号により、上記ケーブルを介して送られてくるベースバンドのビデオ信号を入力するためのコネクタである
請求項１に記載の画像表示装置。
【請求項４】
上記表示制御部は、
上記表示パネルに表示される、ケーブルが接続されているコネクタを表すコネクタ表示に関連して、さらに、当該コネクタに接続されている機器を表す機器表示を上記表示パネルに表示する
請求項１に記載の画像表示装置。
【請求項５】
上記表示パネルに表示されたコネクタ表示を選択して入力切り替えを行うユーザ操作部と、
上記ユーザ操作部により選択し得るコネクタ表示を、上記ケーブル検出部の検出結果に応じて、上記ケーブルが接続されているコネクタを表すコネクタ表示に制限する選択制限部をさらに備える
請求項１に記載の画像表示装置。
【請求項６】
上記表示制御部は、上記ユーザ操作部により選択し得るコネクタ表示を所定範囲にまとめて表示する
請求項５に記載の画像表示装置。
【請求項７】
上記表示制御部は、上記ケーブルが接続されていないコネクタを表すコネクタ表示を、上記表示パネルに表示しない
請求項５に記載の画像表示装置。
【請求項８】
上記コネクタに接続されたケーブルの所定ラインの電位状態に基づいて、上記ケーブルを介してアクティブ状態にある外部機器が接続されているか否かを判定するアクティブ判定部をさらに備え、
上記表示制御部は、上記ケーブル検出部の検出出力と共に、上記アクティブ判定部の判定結果に応じて、上記表示パネルに表示されるコネクタ表示の態様を変化させる
請求項１に記載の画像表示装置。
【請求項９】
ビデオ信号を伝送するケーブルが接続されるコネクタと、
上記コネクタに外部機器から上記ケーブルを介して入力されるビデオ信号による画像を表示する表示パネルを備える画像表示装置におけるコネクタ表示方法であって、
上記コネクタを表すコネクタ表示を上記表示パネルに表示するコネクタ表示ステップと、
上記コネクタにステップ波形信号を出力し、該ステップ波形信号の反射信号に基づいて上記コネクタへの上記ケーブルの接続の有無を検出するケーブル検出ステップと、
上記ケーブル検出ステップの検出結果に応じて、上記表示パネルに表示されるコネクタ表示の態様を変化させる表示態様変化ステップと
を備えるコネクタ表示方法。
【請求項１０】
信号の受信または送信を行うための伝送路の接続部にステップ波形信号を出力し、該ステップ波形信号の反射信号に基づいて上記伝送路の状態を検出する
伝送路状態検出装置。
【請求項１１】
上記伝送路の状態は該伝送路の上記接続部への接続の有無であり、
ステップ波形信号を上記伝送路のインピーダンスに対応した抵抗値を持つ出力抵抗を通じて上記コネクタに出力する信号出力部と、
上記ステップ波形信号の最大値を固定の減衰率で減衰した値を持つ比較基準信号を発生する基準信号発生部と、
上記ステップ波形信号の立ち上がり時点から所定時間だけ遅れた時点のタイミング信号を発生させるタイミング信号発生部と、
上記信号出力部の出力側に得られる信号と上記基準信号発生部で発生される比較基準信号の比較結果を、上記タイミング信号発生部で発生されるタイミング信号によりラッチして検出出力を得るラッチドコンパレータを有する
請求項１０に記載の伝送路状態検出装置。
【請求項１２】
上記伝送路の状態は上記接続部に接続された上記伝送路の長さであり、
ステップ波形信号を上記伝送路のインピーダンスに対応した抵抗値を持つ出力抵抗を通じて上記コネクタに出力する信号出力部と、
上記ステップ波形信号の最大値を固定の減衰率で減衰した値を持つ比較基準信号を発生する基準信号発生部と、
上記ステップ波形信号の立ち上がり時点から所定時間だけ遅れた時点のタイミング信号を発生させるタイミング信号発生部と、
上記信号出力部の出力側に得られる信号と上記基準信号発生部で発生される比較基準信号の比較結果を、上記タイミング信号発生部で発生されるタイミング信号によりラッチするラッチドコンパレータと、
上記ラッチドコンパレータの出力が一の状態から他の状態に変化するまで、上記タイミング信号発生部における所定時間を、段階的に長くしていく、あるいは段階的に短くしていくと共に、各段階で上記ステップ波形信号を発生させる制御部を有する
請求項１０に記載の伝送路状態検出装置。
【請求項１３】
上記伝送路の状態は上記接続部に接続された上記伝送路のインピーダンスであり、
ステップ波形信号を出力抵抗を通じて上記コネクタに出力する信号出力部と、
上記ステップ波形信号の最大値を固定の減衰率で減衰した値を持つ比較基準信号を発生する基準信号発生部と、
上記ステップ波形信号の立ち上がり時点から所定時間だけ遅れた時点のタイミング信号を発生させるタイミング信号発生部と、
上記信号出力部の出力側に得られる信号と上記基準信号発生部で発生される比較基準信号の比較結果を、上記タイミング信号発生部で発生されるタイミング信号によりラッチするラッチドコンパレータと、
上記ラッチドコンパレータの出力が一の状態から他の状態に変化するまで、上記信号出力部における上記出力抵抗の抵抗値を、段階的に大きくしていく、あるいは段階的に小さくしていくと共に、各段階で上記ステップ波形信号を発生させる制御部を有する
請求項１０に記載の伝送路状態検出装置。
【請求項１４】
信号の受信または送信を行うための伝送路の接続部にステップ波形信号を出力する信号出力ステップと、
上記ステップ波形信号の反射信号に基づいて上記伝送路の状態を検出する状態検出ステップと
を備える伝送路状態検出方法。
【請求項１５】
信号の受信または送信を行うための伝送路の接続部と、
上記伝送路の状態を検出する伝送路状態検出部と
を備える半導体集積回路。
【請求項１６】
上記伝送路状態検出部は、上記接続部にステップ波形信号を出力し、該ステップ波形信号の反射信号に基づいて上記伝送路の状態を検出する
請求項１５に記載の半導体集積回路。
【請求項１７】
上記伝送路状態検出部は、
上記伝送路の状態として上記接続部への該伝送路の接続の有無を検出し、
ステップ波形信号を上記伝送路のインピーダンスに対応した抵抗値を持つ出力抵抗を通じて上記コネクタに出力する信号出力部と、
上記ステップ波形信号の最大値を固定の減衰率で減衰した値を持つ比較基準信号を発生する基準信号発生部と、
上記ステップ波形信号の立ち上がり時点から所定時間だけ遅れた時点のタイミング信号を発生させるタイミング信号発生部と、
上記信号出力部の出力側に得られる信号と上記基準信号発生部で発生される比較基準信号の比較結果を、上記タイミング信号発生部で発生されるタイミング信号によりラッチして検出出力を得るラッチドコンパレータを有する
請求項１６に記載の半導体集積回路。
【請求項１８】
上記伝送路状態検出部は、
上記伝送路の状態として上記接続部に接続された該伝送路の長さを検出し、
ステップ波形信号を上記伝送路のインピーダンスに対応した抵抗値を持つ出力抵抗を通じて上記コネクタに出力する信号出力部と、
上記ステップ波形信号の最大値を固定の減衰率で減衰した値を持つ比較基準信号を発生する基準信号発生部と、
上記ステップ波形信号の立ち上がり時点から所定時間だけ遅れた時点のタイミング信号を発生させるタイミング信号発生部と、
上記信号出力部の出力側に得られる信号と上記基準信号発生部で発生される比較基準信号の比較結果を、上記タイミング信号発生部で発生されるタイミング信号によりラッチするラッチドコンパレータと、
上記ラッチドコンパレータの出力が一の状態から他の状態に変化するまで、上記タイミング信号発生部における所定時間を、段階的に長くしていく、あるいは段階的に短くしていくと共に、各段階で上記ステップ波形信号を発生させる制御部を有する
請求項１６に記載の半導体集積回路。
【請求項１９】
上記伝送路状態検出部は、
上記伝送路の状態として上記接続部に接続された該伝送路のインピーダンスを検出し、
ステップ波形信号を出力抵抗を通じて上記コネクタに出力する信号出力部と、
上記ステップ波形信号を分圧しての最大値を固定の減衰率で減衰した値を持つ比較基準信号を発生する基準信号発生部と、
上記ステップ波形信号の立ち上がり時点から所定時間だけ遅れた時点のタイミング信号を発生させるタイミング信号発生部と、
上記信号出力部の出力側に得られる信号と上記基準信号発生部で発生される比較基準信号の比較結果を、上記タイミング信号発生部で発生されるタイミング信号によりラッチするラッチドコンパレータと、
上記ラッチドコンパレータの出力が一の状態から他の状態に変化するまで、上記信号出力部における上記出力抵抗の抵抗値を、段階的に大きくしていく、あるいは段階的に小さくしていくと共に、各段階で上記ステップ波形信号を発生させる制御部を有する
請求項１６に記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、画像表示装置、コネクタ表示方法、伝送路状態検出装置、伝送路状態検出方法および半導体集積回路に関する。詳しくは、この発明は、コネクタへのケーブルの接続の有無を検出するケーブル検出部の検出出力に応じて、表示パネルに表示されるコネクタ表示の態様を変化させることにより、コネクタへのケーブル接続の有無を画面上で容易に確認できるようにした画像表示装置等に関する。
【０００２】
また、この発明は、信号の受信または送信を行うための伝送路の接続部にステップ波形信号を出力し、このステップ波形信号の反射信号に基づいて伝送路の状態を検出することにより、接続部への伝送路の接続の有無、接続部に接続された伝送路の長さ、接続部に接続された伝送路のインピーダンス等の伝送路状態を良好に検出できるようにした伝送路状態検出装置等に関する。
【０００３】
また、この発明は、信号の受信または送信を行うための伝送路の接続部を備えるものにあって、伝送路の状態を検出する伝送路状態検出部をさらに備えることにより、伝送路の状態に応じた信号の送受信を行い得るようにした半導体集積回路に関する。
【背景技術】
【０００４】
近年、例えば、ＤＶＤ(Digital Versatile Disc)レコーダや、セットトップボックス、その他のＡＶソース（Audio Visual source）から、テレビ受信機、プロジェクタ、その他のディスプレイに対して、デジタル映像信号、すなわち、ベースバンド（非圧縮）の映像信号（ビデオ信号）と、その映像信号に付随する音声信号（オーディオ信号）とを、高速に伝送する通信インタフェースとして、ＨＤＭＩ(High Definition Multimedia Interface)が普及しつつある。例えば、特許文献１には、ＨＤＭＩ規格の詳細についての記載がある。
【特許文献１】ＷＯ２００２／０７８３３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
例えば、ＨＤＭＩコネクタ（ＨＤＭＩ端子）が配設されているテレビ受信機にあって、ＨＤＭＩコネクタはケーブル検出機能を持っていない。そのため、ユーザは、表示パネルでＨＤＭＩコネクタへのケーブル接続の有無を確認できず、例えば表示パネルにＨＤＭＩコネクタを含めた各コネクタを表示して入力切り替えを行う際に、ユーザは、ケーブルが接続されていないＨＤＭＩコネクタを選択する等の無駄な操作を行うことがあった。
【０００６】
ＨＤＭＩで規定されているＨＰＤ（Hot Plug Detect）により、テレビ受信機では、ＨＤＭＩコネクタにケーブルを介してアクティブな状態にあるソース機器が接続されていることの検出は可能である。なお、ソース機器がアクティブな状態にないときは、ケーブルが接続されていない場合と同じ状態となるため、ケーブル接続の有無さえも検出できなくなる。
【０００７】
この発明の目的は、コネクタへのケーブル接続の有無を画面上で容易に確認可能とすることにある。また、この発明の目的は、コネクタにケーブル検出機構を付加することなく、コネクタの接続の有無などの伝送路状態を検出可能とすることにある。さらに、この発明の目的は、伝送路の状態に応じた信号の送受信を行い得るようにした半導体集積回路を提供することにある。
【課題を解決するための手段】
【０００８】
この発明の概念は、
ビデオ信号を伝送するケーブルが接続されるコネクタと、
上記コネクタに外部機器から上記ケーブルを介して入力されるビデオ信号による画像を表示する表示パネルと、
上記コネクタを表すコネクタ表示を上記表示パネルに表示する表示制御部と、
上記コネクタにステップ波形信号を出力し、該ステップ波形信号の反射信号に基づいて上記コネクタへの上記ケーブルの接続の有無を検出するケーブル検出部を備え、
上記表示制御部は、上記ケーブル検出部の検出出力に応じて、上記表示パネルに表示されるコネクタ表示の態様を変化させる
画像表示装置にある。
【０００９】
この発明においては、ビデオ信号を伝送するケーブルが接続されるコネクタを備えており、このコネクタに外部機器からケーブルを介して入力されるビデオ信号による画像が表示パネルに表示される。また、この表示パネルには、例えば、入力切り替えを行う際のユーザインタフェース画面に、コネクタを表すコネクタ表示（マーク、文字等）が表示される。コネクタは、例えば、ＨＤＭＩコネクタのように、外部機器から、複数チャネルで、差動信号により、ケーブルを介して送られてくるベースバンドのビデオ信号を入力するためのコネクタである。
【００１０】
ケーブル検出部によりコネクタへのケーブルの接続の有無が検出される。この場合、コネクタにステップ波形信号が出力され、このステップ波形信号の反射信号に基づいて、コネクタへのケーブルの接続の有無が検出される。コネクタに検出スイッチ等のケーブル検出機構を付加するものと比べて、故障の恐れが少なく、コストアップも抑制できる。
【００１１】
表示制御部により、ケーブル検出部の検出出力に応じて、表示パネルに表示されるコネクタ表示の態様、例えば濃度、色相、形状等が変化するようにされる。例えば、ケーブルが接続されているコネクタを表すコネクタ表示に比べて、ケーブルが接続されていないコネクタを表すコネクタ表示は薄く表示される。このように、ケーブルが接続されているか否かにより表示パネルに表示されるコネクタ表示の態様が変化するようにされるため、コネクタへのケーブル接続の有無を画面上で容易に確認でき、外部入力の選択操作性が改善される。
【００１２】
この発明において、例えば、表示制御部は、表示パネルに表示される、ケーブルが接続されているコネクタを表すコネクタ表示に関連して、さらに、当該コネクタに接続されている機器を表す機器表示を表示パネルに表示する、ようにされてもよい。この場合、ユーザは、コネクタに接続されている機器を表示パネルの画面上で容易に確認でき、外部入力の選択操作性が改善される。
【００１３】
また、この発明において、例えば、表示パネルに表示されたコネクタ表示を選択して入力切り替えを行うユーザ操作部と、このユーザ操作部により選択し得るコネクタ表示を、ケーブル検出部の検出結果に応じて、ケーブルが接続されているコネクタを表すコネクタ表示に制限する選択制限部とをさらに備える、ようにされてもよい。この場合、例えば、選択用のカーソルはケーブルが接続されているコネクタを表すコネクタ表示だけに選択的に移動するため、ユーザのカーソルの移動操作から無駄を省くことができ、また、ケーブルが接続されていないコネクタを表すコネクタ表示をユーザが誤って選択するということもなくなる。
【００１４】
なおこの場合、表示制御部は、ユーザ操作部により選択し得るコネクタ表示を所定範囲にまとめて表示する、ようにされてもよい。これにより、選択用のカーソルが不規則な間隔で移動することによる見難さを回避できる。またこの場合、表示制御部は、ケーブルが接続されていないコネクタを表すコネクタ表示を、表示パネルに表示しない、ようにされてもよい。これにより、不要なコネクタ表示を表示パネルから除くことができ、選択し得るコネクタを表すコネクタ表示を見易くできる。
【００１５】
また、この発明において、コネクタに接続されたケーブルの所定ラインの電位状態に基づいて、ケーブルを介してアクティブ状態にある外部機器が接続されているか否かを判定するアクティブ判定部をさらに備え、表示制御部は、ケーブル検出部の検出結果と共に、アクティブ判定部の判定結果に応じて、表示パネルに表示されるコネクタ表示の態様を変化させる、ようにされてもよい。この場合、コネクタへのケーブル接続の有無だけでなく、ケーブルが接続されているコネクタへのアクティブな外部機器の接続の有無までも、画面上で容易に確認できる。
【００１６】
この発明の概念は、
信号の受信または送信を行うための伝送路の接続部にステップ波形信号を出力し、該ステップ波形信号の反射信号に基づいて上記伝送路の状態を検出する
伝送路状態検出装置にある。
【００１７】
この発明においては、接続部への伝送路の接続の有無、接続部に接続された伝送路の長さ、接続部に接続された伝送路のインピーダンス等の伝送路状態を良好に検出できる。
【００１８】
例えば、検出される伝送路の状態は伝送路の接続部への接続の有無とされ、ステップ波形信号を伝送路のインピーダンスに対応した抵抗値を持つ出力抵抗を通じてコネクタに出力する信号出力部と、ステップ波形信号の最大値を固定の減衰率で減衰した値を持つ比較基準信号を発生する基準信号発生部と、ステップ波形信号の立ち上がり時点から所定時間だけ遅れた時点のタイミング信号を発生させるタイミング信号発生部と、信号出力部の出力側に得られる信号と基準信号発生部で発生される比較基準信号の比較結果を、タイミング信号発生部で発生されるタイミング信号によりラッチして検出出力を得るラッチドコンパレータを有する、ようにされる。この場合、接続部に伝送路が接続されているとき検出出力は一の状態となり、逆に接続部に伝送路が接続されていないとき検出出力は他の状態となる。
【００１９】
また、例えば、検出される伝送路の状態は接続部に接続された伝送路の長さとされ、ステップ波形信号を伝送路のインピーダンスに対応した抵抗値を持つ出力抵抗を通じてコネクタに出力する信号出力部と、ステップ波形信号の最大値を固定の減衰率で減衰した値を持つ比較基準信号を発生する基準信号発生部と、ステップ波形信号の立ち上がり時点から所定時間だけ遅れた時点のタイミング信号を発生させるタイミング信号発生部と、信号出力部の出力側に得られる信号と基準信号発生部で発生される比較基準信号の比較結果を、タイミング信号発生部で発生されるタイミング信号によりラッチするラッチドコンパレータと、このラッチドコンパレータの出力が一の状態から他の状態に変化するまで、タイミング信号発生部における所定時間を、段階的に長くしていく、あるいは段階的に短くしていくと共に、各段階でステップ波形信号を発生させる制御部を有する、ようにされる。この場合、接続部に接続された伝送路の長さは、ラッチドコンパレータの出力が一の状態から他の状態に変化した際の所定時間で観測できる長さとされる。
【００２０】
また、例えば、伝送路の状態は接続部に接続された伝送路のインピーダンスとされ、ステップ波形信号を出力抵抗を通じてコネクタに出力する信号出力部と、ステップ波形信号の最大値を固定の減衰率で減衰した値を持つ比較基準信号を発生する基準信号発生部と、ステップ波形信号の立ち上がり時点から所定時間だけ遅れた時点のタイミング信号を発生させるタイミング信号発生部と、信号出力部の出力側に得られる信号と基準信号発生部で発生される比較基準信号の比較結果を、タイミング信号発生部で発生されるタイミング信号によりラッチするラッチドコンパレータと、このラッチドコンパレータの出力が一の状態から他の状態に変化するまで、信号出力部における出力抵抗の抵抗値を、段階的に大きくしていく、あるいは段階的に小さくしていくと共に、各段階でステップ波形信号を発生させる制御部を有する、ようにされる。この場合、接続部に接続された伝送路のインピーダンスは、ラッチドコンパレータの出力が一の状態から他の状態に変化した際の出力抵抗の抵抗値とされる。
【００２１】
また、この発明の概念は、
信号の受信または送信を行うための伝送路の接続部と、
上記伝送路の状態を検出する伝送路状態検出部と
を備える半導体集積回路にある。
【００２２】
この発明においては、伝送路状態検出部を備えており、この伝送路状態検出部により、伝送路の状態が検出される。例えば、伝送路状態検出部では、接続部にステップ波形信号が出力され、このステップ波形信号の反射信号に基づいて伝送路の状態が検出される。伝送路の状態は、例えば、接続部への伝送路の接続の有無、接続部に接続された伝送路の長さ、接続部に接続された伝送路のインピーダンス等である。
【００２３】
このような伝送路状態検出部を備えた半導体集積回路では、伝送路の状態に応じた信号の送受信が可能となる。例えば、接続部への伝送路の接続の有無が検出される場合には、接続部に伝送路が接続されている場合のみ、信号の送受信動作を行わせることができる。また、例えば、伝送路の長さが検出される場合には、その長さに応じて送信信号のレベルを最適なレベルに調整でき、不要輻射の低減、使用電力の節約を図ることができる。
【００２４】
また、例えば、伝送路の長さが検出される場合には、例えば、メモリインタフェースにおいて各ラインのパターン長の差を認識でき、各ラインのデータ出力タイミングを調整してスキューを抑制できる。これにより、基板上から等長配線を行うために無駄に長く引いていたパターンをなくすことができ、基板スペースを節約でき、また、不要輻射の低減を図ることができる。
【００２５】
また、例えば、伝送路のインピーダンスが検出される場合には、例えば、インピーダンスが正しく制御されていないような安価なケーブルを使用する場合、伝送路に最適な出力抵抗を選択できる。これにより、反射を抑えて安定した伝送を行うことができ、不要輻射の低減を図ることができる。
【発明の効果】
【００２６】
この発明による画像表示装置およびコネクタ表示方法によれば、コネクタへのケーブルの接続の有無を検出するケーブル検出部の検出出力に応じて、表示パネルに表示されるコネクタ表示の態様を変化させるものであり、コネクタへのケーブル接続の有無を画面上で容易に確認できる。
【００２７】
また、この発明による伝送路状態検出装置および伝送路状態検出方法によれば、信号の受信または送信を行うための伝送路の接続部にステップ波形信号を出力し、このステップ波形信号の反射信号に基づいて伝送路の状態を検出するものであり、接続部への伝送路の接続の有無、接続部に接続された伝送路の長さ、接続部に接続された伝送路のインピーダンス等の伝送路状態を良好に検出できる。
【００２８】
また、この発明による半導体集積回路によれば、信号の送信または受信を行うための伝送路の接続部を備えるものにあって、伝送路の状態を検出する伝送路状態検出部をさらに備えるものであり、伝送路の状態に応じた信号の送受信を行うことができる。
【発明を実施するための最良の形態】
【００２９】
以下、発明を実施するための最良の形態（以下、「実施の形態」とする）について説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（画像表示、ケーブル接続の有無の検出）
２．第２の実施の形態（ＩＣ間の通信、ケーブル長の検出）
３．第３の実施の形態（メモリインタフェース、パターン長の検出）
４．第４の実施の形態（ＩＣ間の通信、ケーブルインピーダンスの検出）
５．変形例
【００３０】
＜１．第１の実施の形態＞
［テレビ受信機の構成例］
図１は、実施の形態としてのテレビ受信機１００の構成例を示している。なお、説明を簡単にするため、以下の説明ではオーディオ系の説明については省略する。
【００３１】
このテレビ受信機１００は、ＨＤＭＩコネクタ１０１ａ〜１０１ｃと、コンポーネントビデオコネクタ１０２ａ〜１０２ｃと、コンポジットビデオコネクタ１０３ａ〜１０３ｃと、ＰＣ（Personal Computer）コネクタ１０４を有している。また、テレビ受信機１００は、制御部１０５と、ユーザ操作部１０６と、ＨＤＭＩスイッチャ（ＨＤＭＩＳＷ）１０７と、ＨＤＭＩ受信部（ＨＤＭＩ ＲＸ）１０８と、ビデオスイッチャ（ビデオＳＷ）１０９を有している。また、テレビ受信機１００は、アンテナ端子１１０と、チューナ１１１と、ビデオ信号処理部１１２と、表示パネル１１３と、ケーブル検出回路１１５ａ〜１１５ｃを有している。このテレビ受信機１００は、ＨＤＭＩのシンク機器を構成している。
【００３２】
制御部１０５は、テレビ受信機１００の各部の動作を制御する。ユーザ操作部１０６は、ユーザインタフェースを構成し、制御部１０５に接続されている。ユーザ操作部１０６は、テレビ受信機１００の図示しない筐体に配置されたキー、釦、ダイアル、あるいはリモコンの送受信機等で構成されている。
【００３３】
制御部１０５は、ＤＲＡＭ１０５ａを有している。このＤＲＡＭ１０５ａには、ＨＤＭＩコネクタ１０１ａ〜１０１ｃ、コンポーネントビデオコネクタ１０２ａ〜１０２ｃ、コンポジットビデオコネクタ１０３ａ〜１０３ｃ、およびＰＣコネクタ１０４へのケーブル接続情報、ＨＤＭＩコネクタ１０１ａ〜１０１ｃへのアクティブ状態の外部機器の接続情報等が記憶される。
【００３４】
ここで、コンポーネントビデオコネクタ１０２ａ〜１０２ｃ、コンポジットビデオコネクタ１０３ａ〜１０３ｃ、およびＰＣコネクタ１０４のケーブル接続情報は、各コネクタが備えているケーブル検出機構（図１には図示せず）により得られる。このケーブル検出機構は、例えば、コネクタへのケーブルの接続を機械的なスイッチにより検出する構成とされている。また、ＨＤＭＩコネクタ１０１ａ〜１０１ｃのケーブル接続情報は、詳細は後述するが、ケーブル検出回路１１５ａ〜１１５ｃにより得られる。
【００３５】
また、ＨＤＭＩコネクタ１０１ａ〜１０１ｃへのアクティブ状態の外部機器（ソース機器）の接続情報は、１９ピン、つまりＨＰＤ（Hot Plug Detect）ピンの電位状態から得られる。すなわち、アクティブ状態の外部機器が接続される場合、ＨＰＤピンの電圧が高くなる。そのため、制御部１０５は、ＨＰＤピンの電圧を監視することで、当該接続情報を得ることができる。この意味で、制御部１０５は、アクティブ判定部を構成している。
【００３６】
制御部１０５は、例えば、ユーザによる外部入力の選択時に、上述したケーブル接続情報、アクティブ状態の外部機器の接続情報に基づいて、表示パネル１１３に表示されるコネクタ表示の態様を変化させる。この意味で、制御部１０５は表示制御部を構成している。制御部１０５における表示制御の詳細については後述する。
【００３７】
ＨＤＭＩスイッチャ１０７は、制御部１０５の制御のもと、ＨＤＭＩコネクタ１０１ａ〜１０１ｃをＨＤＭＩ受信部１０８に選択的に接続する。ＨＤＭＩ受信部１０８は、ＨＤＭＩスイッチャ１０７を介して、ＨＤＭＩコネクタ１０１ａ〜１０１ｃのいずれかに選択的に接続されている。このＨＤＭＩ受信部１０８は、ＨＤＭＩに準拠した通信により、ＨＤＭＩコネクタ１０１ａ〜１０１ｃに接続されている外部機器（ソース機器）から一方向に送信されてくるベースバンドのビデオ信号（映像信号）を受信する。
【００３８】
この場合、ＨＤＭＩ受信部１０８は、外部機器との間で互いにＨＤＣＰ（High-bandwidth Digital Content Protection system）の認証を行った後に、上述したように当該外部機器からベースバンドのビデオ信号（映像信号）を受信する。このＨＤＭＩ受信部１０８の詳細は後述する。
【００３９】
ビデオスイッチャ１０９は、コンポーネントビデオコネクタ１０２ａ〜１０２ｃ、コンポジットビデオコネクタ１０３ａ〜１０３ｃ、およびＰＣコネクタ１０４に入力されるビデオ信号から、選択的に、１系統のビデオ信号を取り出して出力する。チューナ１１１は、ＢＳ（Broadcasting Satellite）放送、地上波デジタル放送等を受信し、選局された所定番組のビデオ信号を出力する。このチューナ１１１には、アンテナ端子１１０に接続された図示しないアンテナで捕らえられた放送信号が供給される。
【００４０】
ビデオ信号処理部１１２は、ＨＤＭＩ受信部１０８から出力されるビデオ信号、ビデオスイッチャ１０９から出力されるビデオ信号、チューナ１１１から出力されるビデオ信号のうち、ユーザの選択操作に基づいて選択された画像表示用のビデオ信号に対して、必要に応じてマルチ画面処理、ユーザインタフェース画面用の情報表示信号の重畳処理等を行う。このユーザインタフェース画面用の情報表示信号は、制御部１０５の制御のもと、ビデオ信号処理部１１２が備えるＯＳＤ（On Screen Display）回路１１２ａにより発生される。また、このビデオ信号処理部１１２は、処理後の映像信号に基づいて、表示パネル１１３を駆動する。表示パネル１１３は、例えば、ＬＣＤ(Liquid Crystal Display)、ＰＤＰ(Plasma DisplayPanel)等で構成されている。
【００４１】
ケーブル検出回路１１５ａ〜１１５ｃは、ＨＤＭＩ端子１０１ａ〜１０１ｃへのＨＤＭＩケーブルの接続の有無を検出する。各ケーブル検出回路は、ＨＤＭＩコネクタにステップ波形信号を出力し、このステップ波形信号の反射信号に基づいて、当該ＨＤＭＩコネクタへのＨＤＭＩケーブルの接続の有無を検出する。ケーブル検出回路１１５ａ〜１１５ｃは、検出出力を、ＨＤＭＩコネクタ１０１ａ〜１０１ｃのケーブル接続情報として、制御部１０５に供給する。このケーブル検出回路１１５ａ〜１１５ｃの詳細は後述する。
【００４２】
［テレビ受信機の動作例］
図１に示すテレビ受信機１００の動作例を説明する。ＨＤＭＩ受信部１０８には、ＨＤＭＩスイッチャ１０７で選択されたＨＤＭＩコネクタに接続されている、アクティブ状態にある外部機器（ソース機器）から、ベースバンドのビデオ信号が暗号化等の処理が施されて送信されてくる。ＨＤＭＩ受信部１０８では受信されたビデオ信号に対して暗号の復号化等の処理が行われて、ビデオ信号が得られる。このＨＤＭＩ受信部１０８から出力されるビデオ信号はビデオ信号処理部１１２に供給される。
【００４３】
また、コンポーネントビデオコネクタ１０２ａ〜１０２ｃ、コンポジットビデオコネクタ１０３ａ〜１０３ｃ、およびＰＣコネクタ１０４に入力されるビデオ信号はビデオスイッチャ１０９に供給され、このビデオスイッチャ１０９では１系統のビデオ信号が選択されて出力される。ビデオスイッチャ１０９から出力されるビデオ信号はビデオ信号処理部１１２に供給される。
【００４４】
また、アンテナ端子１１０に入力された放送信号はチューナ１１１に供給される。チューナ１１１では、放送信号に基づいて、ユーザの選局操作に対応して、所定の番組のビデオ信号が得られる。チューナ１１１から出力されるビデオ信号はビデオ信号処理部１１２に供給される。
【００４５】
ビデオ信号処理部１１２では、ＨＤＭＩ受信部１０８から出力されるビデオ信号、ビデオスイッチャ１０９から出力されるビデオ信号、チューナ１１１から出力されるビデオ信号のうち、ユーザの選択操作に基づいて画像表示用のビデオ信号が選択される。そして、このビデオ信号処理部１１２では、選択されたビデオ信号に対して、必要に応じてマルチ画面処理、情報表示信号の重畳処理等が行われ、処理後のビデオ信号に基づいて表示パネル１１３が駆動される。そのため、表示パネル１１３には、ユーザの選択操作に基づいて選択された画像表示用のビデオ信号による画像が表示される。また、必要に応じて、この画像に重畳されて情報表示が行われる。
【００４６】
［ＨＤＭＩ送信部、ＨＤＭＩ受信部の構成例］
図２は、ＨＤＭＩのソース機器のＨＤＭＩ送信部（ＨＤＭＩソース）と、シンク機器（のＨＤＭＩ受信部（ＨＤＭＩシンク）の構成例を示している。
【００４７】
ＨＤＭＩ送信部は、一の垂直同期信号から次の垂直同期信号までの区間から、水平帰線区間および垂直帰線区間を除いた区間である有効画像区間（以下、適宜、アクティブビデオ区間ともいう）において、非圧縮の１画面分の画像の画素データに対応する差動信号を、複数のチャネルで、ＨＤＭＩ受信部に一方向に送信するとともに、水平帰線区間または垂直帰線区間において、少なくとも画像データ（ビデオ信号）に付随する音声データ（オーディオ信号）や制御データ、その他の補助データ等に対応する差動信号を、複数のチャネルで、ＨＤＭＩ受信部に一方向に送信する。
【００４８】
すなわち、ＨＤＭＩ送信部は、ＨＤＭＩトランスミッタ８１を有する。トランスミッタ８１は、例えば、非圧縮の画像の画素データを対応する差動信号に変換し、複数のチャネルである３つのＴＭＤＳチャネル＃０，＃１，＃２で、ＨＤＭＩケーブルを介して接続されているＨＤＭＩ受信部に、一方向にシリアル伝送する。
【００４９】
また、トランスミッタ８１は、非圧縮の画像に付随する音声データ、さらには、必要な制御データその他の補助データ等を、対応する差動信号に変換し、３つのＴＭＤＳチャネル＃０，＃１，＃２でＨＤＭＩケーブルを介して接続されているＨＤＭＩ受信部に、一方向にシリアル伝送する。
【００５０】
さらに、トランスミッタ８１は、３つのＴＭＤＳチャネル＃０，＃１，＃２で送信する画素データに同期したピクセルクロックを、ＴＭＤＳクロックチャネルで、ＨＤＭＩケーブルを介して接続されているＨＤＭＩ受信部に送信する。ここで、１つのＴＭＤＳチャネル＃ｉ（ｉ＝０，１，２）では、ピクセルクロックの１クロックの間に、１０ビットの画素データが送信される。
【００５１】
ＨＤＭＩ受信部は、アクティブビデオ区間において、複数のチャネルで、ＨＤＭＩ送信部から一方向に送信されてくる、画素データに対応する差動信号を受信するとともに、水平帰線区間または垂直帰線区間において、複数のチャネルで、ＨＤＭＩ送信部から一方向に送信されてくる、音声データや制御データに対応する差動信号を受信する。
【００５２】
すなわち、ＨＤＭＩ受信部は、ＨＤＭＩレシーバ８２を有する。レシーバ８２は、ＴＭＤＳチャネル＃０，＃１，＃２で、ＨＤＭＩケーブルを介して接続されているＨＤＭＩ送信部から一方向に送信されてくる、画素データに対応する差動信号と、音声データや制御データに対応する差動信号を、同じくＨＤＭＩ送信部からＴＭＤＳクロックチャネルで送信されてくるピクセルクロックに同期して受信する。
【００５３】
ＨＤＭＩ送信部とＨＤＭＩ受信部とからなるＨＤＭＩシステムの伝送チャネルには、ＨＤＭＩ送信部からＨＤＭＩ受信部に対して、画素データおよび音声データを、ピクセルクロックに同期して、一方向にシリアル伝送するための伝送チャネルとしての３つのＴＭＤＳチャネル＃０乃至＃２と、ピクセルクロックを伝送する伝送チャネルとしてのＴＭＤＳクロックチャネルの他に、ＤＤＣ（Display Data Channel）８３やＣＥＣライン８４と呼ばれる伝送チャネルがある。
【００５４】
ＤＤＣ８３は、ＨＤＭＩケーブルに含まれる図示しない２本の信号線からなり、ＨＤＭＩ送信部が、ＨＤＭＩケーブルを介して接続されたＨＤＭＩ受信部から、Ｅ−ＥＤＩＤ（Enhanced Extended Display Identification Data）を読み出すために使用される。
【００５５】
すなわち、ＨＤＭＩ受信部は、ＨＤＭＩレシーバ８２の他に、自身の性能（Configuration/capability）に関する性能情報であるＥ−ＥＤＩＤを記憶している、ＥＤＩＤ  ＲＯＭ(Read Only Memory)８５を有している。ＨＤＭＩ送信部は、ＨＤＭＩケーブルを介して接続されているＨＤＭＩ受信部から、当該ＨＤＭＩ受信部のＥ−ＥＤＩＤを、ＤＤＣ８３を介して読み出し、そのＥ−ＥＤＩＤに基づき、例えば、ＨＤＭＩ受信部を有する電子機器が対応している画像のフォーマット（プロファイル）、例えば、ＲＧＢ、ＹＣbＣr４：４：４、ＹＣbＣr４：２：２等を認識する。
【００５６】
ＣＥＣライン８４は、ＨＤＭＩケーブルに含まれる図示しない１本の信号線からなり、ＨＤＭＩ送信部とＨＤＭＩ受信部との間で、制御用のデータの双方向通信を行うのに用いられる。
【００５７】
また、ＨＤＭＩケーブルには、ＨＰＤ(Hot Plug Detect)と呼ばれるピンに接続されるライン８６が含まれている。ソース機器は、当該ライン８６を利用して、シンク機器の接続を検出することができる。また、ＨＤＭＩケーブルには、ソース機器からシンク機器に電源を供給するために用いられるライン８７が含まれている。さらに、ＨＤＭＩケーブルには、リザーブライン８８が含まれている。
【００５８】
図３は、図２のＨＤＭＩトランスミッタ８１とＨＤＭＩレシーバ８２の構成例を示している。
【００５９】
トランスミッタ８１は、３つのＴＭＤＳチャネル＃０，＃１，＃２にそれぞれ対応する３つのエンコーダ／シリアライザ８１Ａ，８１Ｂ，８１Ｃを有する。そして、エンコーダ／シリアライザ８１Ａ，８１Ｂ，８１Ｃのそれぞれは、そこに供給される画像データ、補助データ、制御データをエンコードし、パラレルデータからシリアルデータに変換して、差動信号により送信する。ここで、画像データが、例えばＲ（赤），Ｇ（緑），Ｂ（青）の３成分を有する場合、Ｂ成分（Ｂ component）はエンコーダ／シリアライザ８１Ａに供給され、Ｇ成分（Ｇcomponent）はエンコーダ／シリアライザ８１Ｂに供給され、Ｒ成分（Ｒ component）はエンコーダ／シリアライザ８１Ｃに供給される。
【００６０】
また、補助データとしては、例えば、音声データや制御パケットがあり、制御パケットは、例えば、エンコーダ／シリアライザ８１Ａに供給され、音声データは、エンコーダ／シリアライザ８１Ｂ，８１Ｃに供給される。
【００６１】
さらに、制御データとしては、１ビットの垂直同期信号（VSYNC）、１ビットの水平同期信号（HSYNC）、および、それぞれ１ビットの制御ビットＣＴＬ０，ＣＴＬ１，ＣＴＬ２，ＣＴＬ３がある。垂直同期信号および水平同期信号は、エンコーダ／シリアライザ８１Ａに供給される。制御ビットＣＴＬ０，ＣＴＬ１はエンコーダ／シリアライザ８１Ｂに供給され、制御ビットＣＴＬ２，ＣＴＬ３はエンコーダ／シリアライザ８１Ｃに供給される。
【００６２】
エンコーダ／シリアライザ８１Ａは、そこに供給される画像データのＢ成分、垂直同期信号および水平同期信号、並びに補助データを、時分割で送信する。すなわち、エンコーダ／シリアライザ８１Ａは、そこに供給される画像データのＢ成分を、固定のビット数である８ビット単位のパラレルデータとする。さらに、エンコーダ／シリアライザ８１Ａは、そのパラレルデータをエンコードし、シリアルデータに変換して、ＴＭＤＳチャネル＃０で送信する。
【００６３】
また、エンコーダ／シリアライザ８１Ａは、そこに供給される垂直同期信号および水平同期信号の２ビットのパラレルデータをエンコードし、シリアルデータに変換して、ＴＭＤＳチャネル＃０で送信する。さらに、エンコーダ／シリアライザ８１Ａは、そこに供給される補助データを４ビット単位のパラレルデータとする。そして、エンコーダ／シリアライザ８１Ａは、そのパラレルデータをエンコードし、シリアルデータに変換して、ＴＭＤＳチャネル＃０で送信する。
【００６４】
エンコーダ／シリアライザ８１Ｂは、そこに供給される画像データのＧ成分、制御ビットＣＴＬ０，ＣＴＬ１、並びに補助データを、時分割で送信する。すなわち、エンコーダ／シリアライザ８１Ｂは、そこに供給される画像データのＧ成分を、固定のビット数である８ビット単位のパラレルデータとする。さらに、エンコーダ／シリアライザ８１Ｂは、そのパラレルデータをエンコードし、シリアルデータに変換して、ＴＭＤＳチャネル＃１で送信する。
【００６５】
また、エンコーダ／シリアライザ８１Ｂは、そこに供給される制御ビットＣＴＬ０，ＣＴＬ１の２ビットのパラレルデータをエンコードし、シリアルデータに変換して、ＴＭＤＳチャネル＃１で送信する。さらに、エンコーダ／シリアライザ８１Ｂは、そこに供給される補助データを４ビット単位のパラレルデータとする。そして、エンコーダ／シリアライザ８１Ｂは、そのパラレルデータをエンコードし、シリアルデータに変換して、ＴＭＤＳチャネル＃１で送信する。
【００６６】
エンコーダ／シリアライザ８１Ｃは、そこに供給される画像データのＲ成分、制御ビットＣＴＬ２，ＣＴＬ３、並びに補助データを、時分割で送信する。すなわち、エンコーダ／シリアライザ８１Ｃは、そこに供給される画像データのＲ成分を、固定のビット数である８ビット単位のパラレルデータとする。さらに、エンコーダ／シリアライザ８１Ｃは、そのパラレルデータをエンコードし、シリアルデータに変換して、ＴＭＤＳチャネル＃２で送信する。
【００６７】
また、エンコーダ／シリアライザ８１Ｃは、そこに供給される制御ビットＣＴＬ２，ＣＴＬ３の２ビットのパラレルデータをエンコードし、シリアルデータに変換して、ＴＭＤＳチャネル＃２で送信する。さらに、エンコーダ／シリアライザ８１Ｃは、そこに供給される補助データを４ビット単位のパラレルデータとする。そして、エンコーダ／シリアライザ８１Ｃは、そのパラレルデータをエンコードし、シリアルデータに変換して、ＴＭＤＳチャネル＃２で送信する。
【００６８】
レシーバ８２は、３つのＴＭＤＳチャネル＃０，＃１，＃２にそれぞれ対応する３つのリカバリ／デコーダ８２Ａ，８２Ｂ，８２Ｃを有する。そして、リカバリ／デコーダ８２Ａ，８２Ｂ，８２Ｃのそれぞれは、ＴＭＤＳチャネル＃０，＃１，＃２で差動信号により送信されてくる画像データ、補助データ、制御データを受信する。さらに、リカバリ／デコーダ８２Ａ，８２Ｂ，８２Ｃのそれぞれは、画像データ、補助データ、制御データを、シリアルデータからパラレルデータに変換し、さらにデコードして出力する。
【００６９】
すなわち、リカバリ／デコーダ８２Ａは、ＴＭＤＳチャネル＃０で差動信号により送信されてくる画像データのＢ成分、垂直同期信号および水平同期信号、補助データを受信する。そして、リカバリ／デコーダ８２Ａは、その画像データのＢ成分、垂直同期信号および水平同期信号、補助データを、シリアルデータからパラレルデータに変換し、デコードして出力する。
【００７０】
リカバリ／デコーダ８２Ｂは、ＴＭＤＳチャネル＃１で差動信号により送信されてくる画像データのＧ成分、制御ビットＣＴＬ０，ＣＴＬ１、補助データを受信する。そして、リカバリ／デコーダ８２Ｂは、その画像データのＧ成分、制御ビットＣＴＬ０，ＣＴＬ１、補助データを、シリアルデータからパラレルデータに変換し、デコードして出力する。
【００７１】
リカバリ／デコーダ８２Ｃは、ＴＭＤＳチャネル＃２で差動信号により送信されてくる画像データのＲ成分、制御ビットＣＴＬ２，ＣＴＬ３、補助データを受信する。そして、リカバリ／デコーダ８２Ｃは、その画像データのＲ成分、制御ビットＣＴＬ２，ＣＴＬ３、補助データを、シリアルデータからパラレルデータに変換し、デコードして出力する。
【００７２】
図４は、ＨＤＭＩの３つのＴＭＤＳチャネル＃０，＃１，＃２で各種の伝送データが伝送される伝送区間（期間）の例を示している。なお、図４は、ＴＭＤＳチャネル＃０，＃１，＃２において、横×縦が７２０×４８０画素のプログレッシブの画像が伝送される場合の、各種の伝送データの区間を示している。
【００７３】
ＨＤＭＩの３つのＴＭＤＳチャネル＃０，＃１，＃２で伝送データが伝送されるビデオフィールド（Video Field）には、伝送データの種類に応じて、ビデオデータ区間（VideoData period）、データアイランド区間（Data Island period）、およびコントロール区間（Control period）の３種類の区間が存在する。
【００７４】
ここで、ビデオフィールド区間は、ある垂直同期信号の立ち上がりエッジ（active edge）から次の垂直同期信号の立ち上がりエッジまでの区間であり、水平ブランキング期間（horizontal blanking）、垂直ブランキング期間（verticalblanking）、並びに、ビデオフィールド区間から、水平ブランキング期間および垂直ブランキング期間を除いた区間であるアクティブビデオ区間（Active Video）に分けられる。
【００７５】
ビデオデータ区間は、アクティブビデオ区間に割り当てられる。このビデオデータ区間では、非圧縮の１画面分の画像データを構成する７２０画素×４８０ライン分の有効画素（Active pixel）のデータが伝送される。
【００７６】
データアイランド区間およびコントロール区間は、水平ブランキング期間および垂直ブランキング期間に割り当てられる。このデータアイランド区間およびコントロール区間では、補助データ（Auxiliary data）が伝送される。
【００７７】
すなわち、データアイランド区間は、水平ブランキング期間と垂直ブランキング期間の一部分に割り当てられている。このデータアイランド区間では、補助データのうち、制御に関係しないデータである、例えば、音声データのパケット等が伝送される。
【００７８】
コントロール区間は、水平ブランキング期間と垂直ブランキング期間の他の部分に割り当てられている。このコントロール区間では、補助データのうちの、制御に関係するデータである、例えば、垂直同期信号および水平同期信号、制御パケット等が伝送される。
【００７９】
ここで、現行のＨＤＭＩでは、ＴＭＤＳクロックチャネルで伝送されるピクセルクロックの周波数は、例えば１６５ＭＨｚであり、この場合、データアイランド区間の伝送レートは約５００Ｍbps程度である。
【００８０】
図５は、ＨＤＭＩコネクタのピン配列を示している。このピン配列は、タイプＡ（type-A）の例である。ＴＭＤＳチャネル＃ｉの差動信号であるＴＭＤＳ  Ｄａｔａ＃ｉ＋とＴＭＤＳ  Ｄａｔａ＃ｉ−が伝送される差動線である２本のラインは、ＴＭＤＳ  Ｄａｔａ＃ｉ＋が割り当てられているピン（ピン番号が１，４，７のピン）と、ＴＭＤＳ  Ｄａｔａ＃ｉ−が割り当てられているピン（ピン番号が３，６，９のピン）に接続される。
【００８１】
また、制御用のデータであるＣＥＣ信号が伝送されるＣＥＣライン８４は、ピン番号が１３であるピンに接続され、ピン番号が１４のピンは空き（Reserved）ピンとなっている。また、Ｅ−ＥＤＩＤ等のＳＤＡ(SerialData)信号が伝送されるラインは、ピン番号が１６であるピンに接続され、ＳＤＡ信号の送受信時の同期に用いられるクロック信号であるＳＣＬ(Serial Clock)信号が伝送されるラインは、ピン番号が１５であるピンに接続される。上述のＤＤＣ８３は、ＳＤＡ信号が伝送されるラインおよびＳＣＬ信号が伝送されるラインにより構成される。
【００８２】
また、上述したようにソース機器がシンク機器の接続を検出するためのライン８６は、ピン番号が１９であるピンに接続される。また、上述したように電源を供給するためのライン８７は、ピン番号が１８であるピンに接続される。
【００８３】
［ケーブル検出回路の構成例］
図６は、ケーブル検出回路１１５（１１５ａ〜１１５ｃ）の構成例を示している。ケーブル検出回路１１５は、インバータ１２１，１２２，１２４，１２５と、出力抵抗１２３と、出力抵抗ダミー１２６と、測定伝送路基準負荷１２７と、コンパレータ１２８と、Ｄフリップフロップ１２９と、遅延回路１３０により構成されている。
【００８４】
インバータ１２１，１２２は、直列接続されており、波形整形回路を構成している。また、インバータ１２４，１２５は、直列接続されており、波形整形回路を構成している。直列接続されたインバータ１２１，１２２の入力側、および直列接続されたインバータ１２４，１２５の入力側には、ケーブル有無検出時に、制御部１０５（図１参照）からステップ波形信号ＳＴＰが入力される。このステップ波形信号ＳＴＰは、例えば、図７に示すように、立ち上がり時間が２ｎｓ程度のものとされる。なお、ステップ波形信号ＳＴＰの立ち上がり時間は２ｎｓ程度に限定されるものではない。この立ち上がり時間が短くなる程、長さの短かなＨＤＭＩケーブル１５０の接続有無を検出できる。ＨＤＭＩケーブル１５０の長さが５０ｃｍ以上である場合には、ステップ波形信号ＳＴＰの立ち上がり時間が２ｎｓ程度で充分である。
【００８５】
直列接続されたインバータ１２１，１２２の出力側は出力抵抗１２３を通じてＨＤＭＩコネクタ１０１のいずれかのピンに接続される。このピンとしては、接地（ＧＮＤ）ラインに接続されるピン（図５の例では１７ピン）を除く、その他のピンのうちのいずれかが使用される。ただし、電源ラインに接続されるピンが使用される場合には、電源が入っていない状態でのみケーブル検出の動作が可能となる。出力抵抗１２３の抵抗値は、伝送路としてのＨＤＭＩケーブル１５０のインピーダンス規格値である５０Ω（シングルエンド）とされる。ここで、直列接続されたインバータ１２１，１２２および出力抵抗１２３は、信号出力部を構成している。
【００８６】
また、直列接続されたインバータ１２４，１２５の出力側は出力抵抗ダミー１２６および測定伝送路基準負荷１２７の直列回路を介して接地される。出力抵抗ダミー１２６は抵抗であり、その抵抗値は、伝送路としてのＨＤＭＩケーブル１５０のインピーダンス規格値である５０Ω（シングルエンド）とされる。また、測定伝送路基準負荷１２７は抵抗であり、その抵抗値は、伝送路としてのＨＤＭＩケーブル１５０のインピーダンス規格値の上限値より所定量（＋α）だけ大きな値、例えば１５０Ωとされる。
出力抵抗ダミー１２６の抵抗値が５０Ωであるとき、測定伝送路基準負荷１２７の抵抗値を１５０Ωとすることで、取り込み時点（後述する時点ｔ２）において、ケーブル有りのときの信号ＳＰの値と、ケーブル無しのときの信号ＳＰの値との中間値を比較基準信号ＲＥＦとして得ることができ、ケーブル検出回路１１５に最大のマージンを与えることができる。
例えば、ステップ波形信号ＳＴＰの最大値（立ち上がり後の電圧値）が１Ｖのとき、出力抵抗１２３の値を５０Ωにすると、ケーブル有りのときの取り込み時点における信号ＳＰの値は０．５Ｖであり、ケーブル無しのときの取り込み時点における信号ＳＰの値は１Ｖであって、その中間値は０．７５Ｖである。出力抵抗ダミー１２６の抵抗値を５０Ωとしたとき、取り込み時点で接続点Ｐ１に得られる比較基準信号ＲＥＦが０．７５Ｖになる測定伝送路基準負荷１２７の抵抗値は１５０Ωと計算される。
【００８７】
出力抵抗ダミー１２６および測定伝送路基準負荷１２７の接続点Ｐ１には、ステップ波形信号ＳＴＰの最大値を固定減衰率で減衰した値を持つ比較基準信号ＲＥＦが得られる。この固定減衰率は、出力抵抗ダミー１２６および測定伝送路基準負荷１２７の抵抗値で決まる。例えば、上述したように出力抵抗ダミー１２６の抵抗値が５０Ωで、測定伝送路基準負荷１２７の抵抗値が１５０Ωであるとき、固定減衰率は３／４となる。なお、この固定減衰率としては、少なくとも、反射信号がのっていないときの信号ＳＰの値と、反射信号がのっているときの信号ＳＰの値との間の値を比較基準信号ＲＥＦとして得ることができる減衰率であればよい。したがって、出力抵抗ダミー１２６および測定伝送路基準負荷１２７の抵抗値は、上述した値に限定されない。
【００８８】
抵抗器１２３とＨＤＭＩコネクタ１０１の接続点Ｐ２（信号出力部の出力側）に得られる信号ＳＰは、コンパレータ１２８の正側の入力端子に入力される。また、出力抵抗ダミー１２６および測定伝送路基準負荷１２７の接続点Ｐ１に得られる比較基準信号ＲＥＦは、コンパレータ１２８の負側の入力端子に入力される。コンパレータ１２８は、信号ＳＰが比較基準信号ＲＥＦ以上のときは“１”を出力し、信号ＳＰが比較基準信号ＲＥＦより小さいときは“０”を出力する。このコンパレータ１２８の出力信号は、Ｄフリップフロップ１２９のＤ端子に入力される。ここで、コンパレータ１２８およびＤフリップフロップ１２９は、ラッチドコンパレータを構成している。
【００８９】
遅延回路１３０は、出力抵抗ダミー１２６および測定伝送路基準負荷１２７の接続点Ｐ１に得られる比較基準信号ＲＥＦを遅延させて出力し、ステップ波形信号ＳＴＰの立ち上がり時点から所定時間だけ遅れた時点のタイミング信号ＴＭを発生する。このタイミング信号ＴＭは、Ｄフリップフロップ１２９のクロック端子ＣＫにラッチ信号として供給される。ここで、遅延回路１３０は、タイミング信号発生部を構成している。
【００９０】
上述の所定時間、つまり遅延回路１３０の遅延時間は、ステップ波形信号ＳＴＰの立ち上がり時間と、接続の有無を検出するＨＤＭＩケーブル１５０の長さに基づいて設定される。この実施の形態においては、上述したように２ｎｓの立ち上がり時間のステップ波形信号ＳＴＰを使用し、少なくとも５０ｃｍ以上の長さのＨＤＭＩケーブル１５０の接続の有無を検出することとし、所定時間は５ｎｓとされる。
【００９１】
Ｄフリップフロップ１２９のＱ端子には、コンパレータ１２８の出力が、遅延回路１３０で発生されるタイミング信号でラッチされて出力される。このＤフリップフロップ１２９のＱ端子出力は、ケーブル検出回路１１５の検出出力ＤＥＴとして、制御部１０５（図１参照）に供給される。
【００９２】
ＨＤＭＩ端子１０１にＨＤＭＩケーブル１５０が接続されていない場合、タイミング信号ＴＭの時点で、信号ＳＰは反射信号がのった状態になっていて比較基準信号ＲＥＦより大きく、検出出力ＤＥＴは“１”となる。一方、ＨＤＭＩケーブル１０１にＨＤＭＩケーブル１５０が接続されている場合、タイミング信号ＴＭの時点で、信号ＳＰは反射信号がのった状態になっておらず比較基準信号ＲＥＦより小さく、検出出力ＤＥＴは“０”となる。
【００９３】
図６に示すケーブル検出回路１１５の動作例を説明する。最初に、図８に示すように、ＨＤＭＩ端子１０１へのＨＤＭＩケーブル１５０の接続が無い場合を説明する。なお、ケーブル検出回路１１５からＨＤＭＩ端子１０１までの信号路の長さは３ｃｍ程度であるとする。
【００９４】
図９は、その場合における各部の信号波形を示している。すなわち、図９（ａ）は信号ＳＰを示し、図９（ｂ）は比較基準信号ＲＥＦを示し、図９（ｃ）はタイミング信号ＴＭを示し、図９（ｄ）は検出出力ＤＥＴを示している。また、時点ｔ１は、ステップ波形信号ＳＴＰが入力される時点を示し、時点ｔ２はミング信号ＴＭで与えられる、時点ｔ１から５ｎｓだけ経過した時点を示している。
【００９５】
この場合、ステップ波形信号ＳＴＰの入力後、基板内のみインピーダンス整合されているため、信号ＳＰは、多少の時間、比較基準信号ＲＥＦより小さくなっている。しかし、その後は、ＨＤＭＩケーブル１５０が接続されていないため、信号ＳＰは、反射信号がのった状態となり、時点ｔ２では、信号ＳＰは比較基準信号ＲＥＦより大きくなっている。そのため、この時点ｔ２でコンパレータ１２８の出力は“１”となって、タイミング信号ＴＭでコンパレータ１２８の出力がラッチされて得られた検出出力ＤＥＴは“１”となり、「ケーブル無し」を示すようになる。
【００９６】
次に、図１０に示すように、ＨＤＭＩ端子１０１へのＨＤＭＩケーブル１５０の接続がある場合を説明する。なお、ケーブル検出回路１１５からＨＤＭＩ端子１０１までの信号路の長さは３ｃｍ程度であり、ＨＤＭＩケーブル１５０の長さは１ｍ以上であるとする。
【００９７】
図１１は、その場合における各部の信号波形を示している。すなわち、図１１（ａ）は信号ＳＰを示し、図１１（ｂ）は比較基準信号ＲＥＦを示し、図１１（ｃ）はタイミング信号ＴＭを示し、図１１（ｄ）は検出出力ＤＥＴを示している。また、時点ｔ１は、ステップ波形信号ＳＴＰが入力される時点を示し、時点ｔ２はミング信号ＴＭで与えられる、時点ｔ１から５ｎｓだけ経過した時点を示している。
【００９８】
この場合、ステップ波形信号ＳＴＰの入力後、基板内およびケーブルでインピーダンス整合されているため、信号ＳＰは比較基準信号ＲＥＦより小さくなっている。そのため、時点ｔ２でコンパレータ１２８の出力は“０”となり、タイミング信号ＴＭでコンパレータ１２８の出力がラッチされて得られた検出出力ＤＥＴは“０”となり、「ケーブル有り」を示すようになる。
【００９９】
次に、図１２に示すように、ＨＤＭＩ端子１０１へのＨＤＭＩケーブル１５０の接続がある場合を説明する。なお、ケーブル検出回路１１５からＨＤＭＩ端子１０１までの信号路の長さは３ｃｍ程度であり、ＨＤＭＩケーブル１５０の長さは６０ｃｍ程度であるとする。
【０１００】
図１３は、その場合における各部の信号波形を示している。すなわち、図１３（ａ）は信号ＳＰを示し、図１３（ｂ）は比較基準信号ＲＥＦを示し、図１３（ｃ）はタイミング信号ＴＭを示し、図１３（ｄ）は検出出力ＤＥＴを示している。また、時点ｔ１は、ステップ波形信号ＳＴＰが入力される時点を示し、時点ｔ２はミング信号ＴＭで与えられる、時点ｔ１から５ｎｓだけ経過した時点を示している。
【０１０１】
この場合、ステップ波形信号ＳＴＰの入力後、基板内およびケーブルでインピーダンス整合されている。ＨＤＭＩケーブル１５０の長さは６０ｃｍであるので、時点ｔ２において信号ＳＰは比較基準信号ＲＥＦより小さくなっている。そのため、時点ｔ２でコンパレータ１２８の出力は“０”となり、タイミング信号ＴＭでコンパレータ１２８の出力がラッチされて得られた検出出力ＤＥＴは“０”となり、「ケーブル有り」を示すようになる。なお、図１３（ａ）に示すように、時点２が経過した後に、信号ＳＰは反射信号がのった状態となって比較基準信号ＲＥＦより大きくなるが、時点２を経過しているので、検出出力ＤＥＴに影響を与えない。
【０１０２】
［ケーブル検出時における制御部の処理］
次に、ケーブル検出時における制御部１０５の処理手順について説明する。上述したように、ケーブル検出時には、制御部１０５からケーブル検出回路１１５にステップ波形信号ＳＴＰが入力され、その後、ケーブル検出回路１１５から制御部１０５に検出出力ＤＥＴが供給される。
【０１０３】
図１４のフローチャートは、ケーブル有無検出時における制御部１０５の処理手順の一例を示している。制御部１０５は、ステップＳＴ１において、処理を開始し、その後に、ステップＳＴ２の処理に移る。このステップＳＴ２において、制御部１０５は、ステップ波形信号ＳＴＰを発生し、ケーブル検出回路１１５（図６参照）に入力する。
【０１０４】
次に、制御部１０５は、ステップＳＴ３において、時間待ちを行う。この場合、制御部１０５は、少なくともケーブル検出回路１１５から検出出力ＤＥＴが供給されるまで待つ。そして、制御部１０５は、ステップＳＴ４において、検出出力ＤＥＴは“１”であるか“０”であるかを判断する。
【０１０５】
検出出力ＤＥＴが“０”であるとき、制御部１０５は、ステップＳＴ５において、「ケーブル有り」と判断し、その後に、ステップＳＴ６において、処理を終了する。一方、検出出力ＤＥＴが“１”であるとき、制御部１０５は、ステップＳＴ７において、「ケーブル無し」と判断し、その後に、ステップＳＴ６において、処理を終了する。
【０１０６】
［外部入力選択時におけるコネクタ表示］
次に、ユーザによる外部入力の選択時におけるコネクタ表示について説明する。制御部１０５は、上述したケーブル接続情報、アクティブ状態の外部機器の接続情報に基づいて、表示パネル１１３に表示されるコネクタ表示の態様を変化させる。
【０１０７】
なお、ユーザは、外部入力の選択時におけるコネクタ表示において、ケーブル接続情報、あるいはアクティブ状態の外部機器の接続情報を用いるか否かを、予め設定できる。図１５は、その設定時において表示パネル１１３に表示されるユーザインタフェース画面の一例を示している。
【０１０８】
この場合、入力自動検出をオン（ＯＮ）とすることで、ケーブル接続情報を用いることが選択される。入力自動検出がオンに設定された場合、制御部１０５は、パワーオン時、または、外部入力選択時等の所定のタイミングで、上述したようにＨＤＭＩコネクタ１０１ａ〜１０１ｃ、コンポーネントビデオコネクタ１０２ａ〜１０２ｃ、コンポジットビデオコネクタ１０３ａ〜１０３ｃ、およびＰＣコネクタ１０４へのケーブル接続情報を取得してＤＲＡＭ１０５ａに格納し、コネクタ表示の制御情報として使用する。
【０１０９】
また、ＨＤＭＩ アクティブ検出をオン（ＯＮ）に設定することで、アクティブ状態の外部機器の接続情報を用いることが選択される。ＨＤＭＩアクティブ検出がオンに設定された場合、制御部１０５は、パワーオン時、または、外部入力選択時等の所定のタイミングで、上述したようにＨＤＭＩコネクタ１０１ａ〜１０１ｃへのアクティブ状態の外部機器の接続情報を取得してＤＲＡＭ１０５ａに格納し、コネクタ表示の制御情報として使用する。
【０１１０】
次に、外部入力の選択時におけるコネクタ表示の表示例について説明する。この表示例は、テレビ受信機１００の各コネクタに対し、図１６に示すように、機器が接続されている場合の例である。すなわち、ＨＤＭＩコネクタ１０１ａには、ＢＤ（Blu-ray Disc）レコーダ１７１が接続されている。ＨＤＭＩコネクタ１０１ｂには、ＡＶ（Audio-Visual）アンプ１７２を介してＤＶＤ（Digital VersatileDisc）レコーダ１７３，１７４が接続されている。また、コンポーネントビデオコネクタ１０２ａにはゲーム機１７５が接続されており、コンポジットビデオコネクタ１０３ａにはＶＴＲ（Video Tape Recorder）１７６が接続されている。
【０１１１】
まず、入力自動検出がオフ（ＯＦＦ）に設定されていると共に、ＨＤＭＩアクティブ検出がオフ（ＯＦＦ）に設定されている場合、外部入力の選択時に表示パネル１１３に表示されるコネクタ表示は、例えば、図１７（ａ）に示すようになる。この場合、ＨＤＭＩコネクタ１０１ａ〜１０１ｃ、コンポーネントビデオコネクタ１０２ａ〜１０２ｃ、コンポジットビデオコネクタ１０３ａ〜１０３ｃ、およびＰＣコネクタ１０４を表すコネクタ表示は、ケーブルの接続状態の有無に拘わらず、また、ＨＤＭＩコネクタ１０１ａ〜１０１ｃにおけるアクティブ状態の外部機器の接続の有無に拘わらず、全て同じ態様で表示される。
【０１１２】
ここで、「ＨＤＭＩ１」〜「ＨＤＭＩ３」のコネクタ表示は、ＨＤＭＩコネクタ１０１ａ〜１０１ｃを表すコネクタ表示である。また、「Component１」〜「Component３」は、コンポーネントビデオコネクタ１０２ａ〜１０２ｃを表すコネクタ表示である。また、「Video１」〜「Video３」は、コンポジットビデオコネクタ１０３ａ〜１０３ｃを表すコネクタ表示である。さらに、「ＰＣ」は、ＰＣコネクタを表すコネクタ表示である。
【０１１３】
この状態において、ユーザは、ユーザ操作部１０６、例えばリモコン操作によって、カーソルＣＡを所望のコネクタ位置に移動して決定することで、所望のコネクタに入力を切り替えることができる。ただしこの場合、各コネクタを表すコネクタ表示は全て同じ態様で表示されるので、ユーザは、表示パネル１１３の画面上では、各コネクタにケーブルが接続されているのか否か、さらにはＨＤＭＩコネクタ１０１ａ〜１０１ｃに関してはアクティブ状態の外部機器が接続されているのか否かを認識できず、無駄な選択操作を行うおそれがある。
【０１１４】
次に、入力自動検出がオン（ＯＮ）に設定されていると共に、ＨＤＭＩアクティブ検出がオフ（ＯＦＦ）に設定されている場合、外部入力の選択時に表示パネル１１３に表示されるコネクタ表示は、例えば、図１７（ｂ）に示すようになる。この場合、ケーブルが接続されているコネクタを表すコネクタ表示（「ＨＤＭＩ１」、「ＨＤＭＩ２」、「Component１」、「Video１」）と、ケーブルが接続されていないコネクタを表すコネクタ表示（「ＨＤＭＩ３」、「Component２」、「Component３」、「Video１」、「Video３」、「ＰＣ」）とは、異なる態様、例えば濃度、色相、形状等が変化するようにされる。例えば、ケーブルが接続されているコネクタを表すコネクタ表示に比べて、ケーブルが接続されていないコネクタを表すコネクタ表示は薄く表示される。
【０１１５】
この状態において、ユーザは、ユーザ操作部１０６、例えばリモコン操作によって、カーソルＣＡを所望のコネクタ表示の位置に移動して決定することで、所望のコネクタに入力を切り替えることができる。この場合、ケーブルの接続の有無でコネクタ表示の態様が異なっているので、ユーザは、表示パネル１１３の画面上で、各コネクタへのケーブルの接続の有無を認識でき、ケーブルが接続されていないコネクタを選択する等の無駄な選択操作を回避できる。
【０１１６】
なおこの場合、制御部１０５の制御により、ユーザによるコネクタ表示の選択操作が、ケーブルが接続されているコネクタを表すコネクタ表示に制限される、ようにしてもよい。この場合、ユーザは、ユーザ操作部１０６、例えばリモコン操作によって、カーソルＣＡを、ケーブルが接続されているコネクタを表すコネクタ表示の位置のみに移動でき、ユーザのカーソルの移動操作から無駄を省くことができ、また、ケーブルが接続されていないコネクタを表すコネクタ表示をユーザが誤って選択するということもなくなる。
【０１１７】
また、この場合、ケーブルが接続されているコネクタ、つまり、ユーザが選択し得るコネクタを表すコネクタ表示を、例えば、図１８（ａ）に示すように、所定範囲にまとめて表示する、ようにしてもよい。図示の例では、上部範囲にまとめたものであるが、他の範囲、例えば下部範囲にまとめて表示するようにしてもよい。このように所定範囲にまとめて表示することで、カーソルＣＡが不規則な間隔で移動することによる見難さを回避でき、操作性を改善できる。
【０１１８】
このように所定範囲にまとめて表示する場合、さらに、選択頻度の高い順に自動的に並べ替えが行われるようにし、あるいは、ユーザが任意に並べ替え可能としてもよい。また、ケーブルが接続されていないコネクタ、つまり、ユーザが選択できないコネクタを表すコネクタ表示を、図１８（ｂ）に示すように、表示パネル１１３に表示しない、ようにしてもよい。この場合、不要なコネクタ表示を表示パネルから除くことができ、選択し得るコネクタを表すコネクタ表示を見易くでき、操作性を改善できる。
【０１１９】
次に、入力自動検出がオン（ＯＮ）に設定されていると共に、ＨＤＭＩアクティブ検出がオン（ＯＮ）に設定されている場合、外部入力の選択時に表示パネル１１３に表示されるコネクタ表示は、例えば、図１９に示すようになる。ただしこの場合、ＨＤＭＩコネクタ１０１ａに接続されているＢＤレコーダ１７１は、パワーオフの状態、つまりアクティブ状態にないものとする。
【０１２０】
この場合、ケーブルが接続されているコネクタ（ＨＤＭＩコネクタに関してはアクティブ状態の機器が接続されているコネクタ）を表すコネクタ表示（「ＨＤＭＩ２」、「Component１」、「Video１」）と、ケーブルが接続されていないコネクタ（ＨＤＭＩコネクタに関してはケーブルが接続されていない、あるいはアクティブ状態の機器が接続されていないコネクタ）を表すコネクタ表示（「ＨＤＭＩ１」、「ＨＤＭＩ３」、「Component２」、「Component３」、「Video１」、「Video３」、「ＰＣ」）とは、異なる態様、例えば濃度、色相、形状等が変化するようにされる。
【０１２１】
なお、ケーブルは接続されているが、アクティブ状態の機器が接続されていないＨＤＭＩコネクタ１０１ａを表すコネクタ表示「ＨＤＭＩ１」に関しては、他のケーブルが接続されていないコネクタを表すコネクタ表示とは、その態様が異なるようにされている。図示の例では、「ＨＤＭＩ１」に関しては、一点鎖線の枠で囲まれ、他のケーブルが接続されていないコネクタを表すコネクタ表示とは区別されている。この区別により、ユーザは、ＨＤＭＩコネクタ１０１ａにはケーブルは接続されているが、接続されている機器がアクティブ状態にないことを認識できる。
【０１２２】
この状態において、ユーザは、ユーザ操作部１０６、例えばリモコン操作によって、カーソルＣＡを所望のコネクタ表示の位置に移動して決定することで、所望のコネクタに入力を切り替えることができる。この場合、ケーブルの接続の有無でコネクタ表示の態様が異なっているので、ユーザは、表示パネル１１３の画面上で、各コネクタへのケーブルの接続の有無を認識でき、さらに、ＨＤＭＩコネクタに関してはアクティブ状態の機器の接続の有無を認識でき、ケーブルが接続されていないコネクタを表すコネクタ表示、ＨＤＭＩコネクタに関してはアクティブ状態にない機器が接続されたコネクタを表すコネクタ表示を選択する等の無駄な選択操作を回避できる。
【０１２３】
なお、テレビ受信機１００の各コネクタに接続される機器がＣＥＣ対応機器である場合、テレビ受信機１００はその機器の存在を認識できる。上述した外部入力の選択時に、その認識情報を活用することも考えられる。例えば、ユーザがユーザ操作部１０６、例えばリモコン操作によって、カーソルＣＡを所望のコネクタ表示の位置に移動し、その状態で接続機器の表示操作を行った場合、制御部１０５は、例えば、図２０に示すように、当該コネクタに接続されている機器を表す機器表示を、当該コネクタを表すコネクタ表示に関連して表示する、ようにしてもよい。
【０１２４】
図２０の表示例では、接続されている機器を表す機器表示をツリー状に表示したものであるが、表示形式はこれに限定されない。このように、コネクタに接続されている機器を表す機器表示を、コネクタ表示に関連して表示することで、ユーザは各コネクタに接続されている機器を表示パネル１１３の画面上で確認でき、外部入力の切り替え操作の操作性を向上できる。
【０１２５】
以上説明したように、図１に示すテレビ受信機１００においては、各コネクタのケーブルの接続の有無の検出結果、さらには、ＨＤＭＩコネクタへのアクティブ状態の機器の接続の有無の判定結果に応じて、外部入力の選択時に、表示パネル１１３に表示される各コネクタを表すコネクタ表示の態様が変化するようにされているので、ユーザは各コネクタへのケーブル接続の有無、ＨＤＭＩコネクタへのアクティブ状態の機器の接続の有無を表示パネル１１３の画面上で容易に確認でき、外部入力の選択操作性を改善できる。
【０１２６】
また、図１に示すテレビ受信機１００においては、ＨＤＭＩコネクタ１０１（１０１ａ〜１０１ｃ）にケーブル検出回路１１５（１１５ａ，１１５ｂ，１１５ｃ）が接続されているので、当該ＨＤＭＩコネクタ１０１へのケーブルの接続の有無を良好に検出できる。また、このケーブル検出回路１１５は、ＨＤＭＩコネクタ１０１にステップ波形信号を出力し、このステップ波形信号の反射信号に基づいて、コネクタへのケーブルの接続の有無を検出するものであり、ＨＤＭＩコネクタ１０１に検出スイッチ等のケーブル検出機構を付加するものと比べて、故障の恐れが少なく、コストアップも抑制できる。
【０１２７】
なお、図１のテレビ受信機１００において、ケーブル検出回路１１５は単独で設けられているが、例えば、半導体集積回路（ＩＣ：Integrated Circuit）として構成されるＨＤＭＩ受信部１０８、あるいはイコライザ（図示せず）等に組み込んだ構成とすることもできる。例えば、ケーブル検出回路１１５が組み込まれたＨＤＭＩ受信部１０８では、ＨＤＭＩコネクタ１０１にＨＤＭＩケーブル１５０が接続されている場合のみ、信号の送受信動作を行わせることができる。
【０１２８】
また、図６に示すケーブル検出回路１１５を、ソース機器を構成するＤＶＤレコーダ等に設けることも考えられる。この場合、ソース機器は、ケーブル検出回路１１５を使用して、ＨＤＭＩ端子にＨＤＭＩケーブルが接続されているか否かを判断できる。そのため、ソース機器は、シンク機器がスタンバイ時であってＨＰＤラインの電圧がローレベルとなっている場合等にあっても、ＣＥＣのトポロジーが有効か無効かの判別が可能となり、ＣＥＣ動作を良好に行うことができる。
【０１２９】
また、図６に示すケーブル検出回路１１５は、ＨＤＭＩコネクタ１０１へのＨＤＭＩケーブル１５０の接続の有無を検出するものを示した。しかし、ケーブル検出回路１１５と同様のケーブル検出回路は、ＨＤＭＩと同様にインピーダンス制御された伝送路を有する外部インタフェース、例えば、ＤＶＩ，ＤｉｓｐｌａｙＰｏｒｔ，ＵＳＢ，ＥｔｈｅｒＮＥＴ，アナログＶｉｄｅｏ／Ａｕｄｉｏ等に関して有効である。
【０１３０】
＜２．第２の実施の形態＞
［ＩＣ間通信システムの構成例］
図２１は、実施の形態としての通信システム２００の構成例を示している。この通信システム２００は、送信ＩＣ２００Ａおよび受信ＩＣ２００Ｂにより構成されている。送信ＩＣ２００Ａの出力端子２０１Ａは、受信ＩＣ２００Ｂの入力端子２０１Ｂに、ＬＶＤＳ（LowVoltage Differential Signaling）等のケーブル２１０を介して接続されている。図２１（ａ）は、ケーブル２１０が短い例を示しており、図２１（ｂ）は、ケーブル２１０が長い例を示している。
【０１３１】
送信ＩＣ２００Ａはケーブル検出回路２０２Ａを備えている。このケーブル検出回路２０２Ａは、出力端子２０１Ａに接続されているケーブル２１０の長さを検出する。このケーブル検出回路２０２Ａの詳細は後述する。
【０１３２】
送信ＩＣ２００Ａは、ケーブル検出回路２０２Ａでケーブル２１０の長さを検出することで、その長さに応じて送信信号のレベルを最適なレベルに調整でき、不要輻射の低減、使用電力の節約を図ることができる。
【０１３３】
［ケーブル検出回路の構成例］
図２２は、ケーブル検出回路２０２Ａの構成例を示している。ケーブル検出回路２０２Ａは、検出部２２０と、制御部２４０により構成されている。また、検出部２２０は、インバータ２２１，２２２，２２４，２２５と、出力抵抗２２３と、出力抵抗ダミー２２６と、測定伝送路基準負荷２２７と、コンパレータ２２８と、Ｄフリップフロップ２２９と、遅延回路２３０により構成されている。
【０１３４】
インバータ２２１，２２２は、直列接続されており、波形整形回路を構成している。また、インバータ２２４，２２５は、直列接続されており、波形整形回路を構成している。直列接続されたインバータ２２１，２２２の入力側、および直列接続されたインバータ２２４，２２５の入力側には、ケーブル長検出時に、制御部２４０からステップ波形信号ＳＴＰが入力される。このステップ波形信号ＳＴＰは、例えば、上述の図７に示すように、立ち上がり時間が２ｎｓ程度のものとされる。
【０１３５】
直列接続されたインバータ２２１，２２２の出力側は出力抵抗２２３を通じて出力端子２０１Ａに接続される。出力抵抗２２３の抵抗値は、伝送路としてのケーブル２１０のインピーダンス規格値とされる。ここで、直列接続されたインバータ２２１，２２２および出力抵抗２２３は、信号出力部を構成している。
【０１３６】
また、直列接続されたインバータ２２４，２２５の出力側は出力抵抗ダミー２２６および測定伝送路基準負荷２２７の直列回路を介して接地される。出力抵抗ダミー２２６は抵抗であり、その抵抗値は、伝送路としてのケーブル２１０のインピーダンス規格値とされる。また、測定伝送路基準負荷２２７は抵抗であり、その抵抗値は、伝送路としてのケーブル２１０のインピーダンス規格値の上限値より所定量（＋α）だけ大きな値とされる。
【０１３７】
出力抵抗ダミー２２６および測定伝送路基準負荷２２７の接続点Ｐ１には、ステップ波形信号ＳＴＰの最大値を固定減衰率で減衰した値を持つ比較基準信号ＲＥＦが得られる。この固定減衰率は、出力抵抗ダミー２２６および測定伝送路基準負荷２２７の抵抗値で決まる。この固定減衰率としては、少なくとも、反射信号がのっていないときの信号ＳＰの値と、反射信号がのっているときの信号ＳＰの値との間の値を比較基準信号ＲＥＦとして得ることができる減衰率であればよい。したがって、出力抵抗ダミー２２６および測定伝送路基準負荷２２７の抵抗値は、上述した値に限定されない。
【０１３８】
抵抗器２２３と出力端子２０１の接続点Ｐ２（信号出力部の出力側）に得られる信号ＳＰは、コンパレータ２２８の正側の入力端子に入力される。また、出力抵抗ダミー２２６および測定伝送路基準負荷２２７の接続点Ｐ１に得られる比較基準信号ＲＥＦは、コンパレータ２２８の負側の入力端子に入力される。コンパレータ２２８は、信号ＳＰが比較基準信号ＲＥＦ以上のときは“１”を出力し、信号ＳＰが比較基準信号ＲＥＦより小さいときは“０”を出力する。このコンパレータ２２８の出力信号は、Ｄフリップフロップ２２９のＤ端子に入力される。ここで、コンパレータ２２８およびＤフリップフロップ２２９は、ラッチドコンパレータを構成している。
【０１３９】
遅延回路２３０は、出力抵抗ダミー２２６および測定伝送路基準負荷２２７の接続点Ｐ１に得られる比較基準信号ＲＥＦを遅延させて出力し、ステップ波形信号ＳＴＰの立ち上がり時点から所定時間だけ遅れた時点のタイミング信号ＴＭを発生する。遅延回路２３０は、制御部２４０の制御により、上述の所定時間（遅延時間）を段階的に変化させることができる。タイミング信号ＴＭは、Ｄフリップフロップ２２９のクロック端子ＣＫにラッチ信号として供給される。ここで、遅延回路２３０は、タイミング信号発生部を構成している。
【０１４０】
Ｄフリップフロップ２２９のＱ端子には、コンパレータ２２８の出力が、遅延回路２３０で発生されるタイミング信号ＴＭでラッチされて出力される。このＤフリップフロップ２２９のＱ端子出力は検出出力ＤＥＴとして制御部２４０に供給される。
【０１４１】
制御部２４０は、ケーブル長検出時に、ステップ波形信号ＳＴＰを検出部２２０に入力すると共に、検出部２２０から供給される検出出力ＤＥＴに基づいて、ケーブル２１０の長さを判断する。
【０１４２】
図２３のフローチャートは、ケーブル長検出時における制御部２４０の処理手順の一例を示している。制御部２４０は、ステップＳＴ１１において、処理を開始し、ステップＳＴ１２において、遅延回路２３０の遅延時間Ｔを初期値Ｔ０に設定する。例えば、初期値Ｔ０は、ケーブル２１０の長さが５０ｃｍであるとき、ステップ波形信号ＳＴＰの立ち上がり時点から反射信号が観測できるまでの待ち時間である５ｎｓに設定される。
【０１４３】
次に、制御部２４０は、ステップＳＴ１３において、ステップ波形信号ＳＴＰを発生し、検出部２２０に入力する。そして、制御部２４０は、ステップＳＴ１４において、時間Ｔの時間待ちを行い、その後に、ステップＳＴ１５の処理に移る。このステップＳＴ１５において、制御部２４０は、検出出力ＤＥＴが“１”であるか“０”であるかを判断する。
【０１４４】
検出出力ＤＥＴが“０”であるとき、制御部２４０は、ケーブル２１０は待ち時間Ｔにて観測できる長さより長いと判断し、ステップＳＴ１６において、遅延回路２３０の遅延時間ＴをΔＴだけ長くし、その後に、ステップＳＴ１３の処理に戻る。ここで、ΔＴは、段階的な長さ判断のための時間である。例えば、ケーブル２１０の長さ判断を５０ｃｍ刻みで増やしていく場合、ΔＴは５ｎｓとされる。
【０１４５】
また、ステップＳＴ１５で検出出力ＤＥＴが“１”であるとき、制御部２４０は、ステップＳＴ１７の処理に移る。このステップＳＴ１７において、制御部２４０は、ケーブル２１０の長さは時間Ｔにて観測できる長さであると判断し、その後に、ステップＳＴ１８において、処理を終了する。
【０１４６】
図２２に示すケーブル検出回路２０２Ａの動作例を説明する。図２４に示すように、ケーブル２１０が１００ｃｍ程度であり、Ｔ０＝５ｎｓ、ΔＴ＝５ｎｓに設定されているものとする。また、ケーブル検出回路２０２Ａから出力端子２０１Ａまでの信号路の長さは３ｃｍ程度であるとする。
【０１４７】
図２５は、その場合における各部の信号波形を示している。すなわち、図２５（ａ）は信号ＳＰを示し、図２５（ｂ）は比較基準信号ＲＥＦを示している。この場合、ステップ波形信号ＳＴＰの入力後、基板内およびケーブル２１０でインピーダンス整合されているため、信号ＳＰは、ステップ波形信号ＳＴＰの立ち上がり時点ｔ１から１０ｎｓ経過する時点の直前までは、比較基準信号ＲＥＦより小さくなっている。
【０１４８】
遅延回路２３０の遅延時間Ｔの初期値Ｔ０は５ｎｓであることから、１回目におけるタイミング信号ＴＭは、図２５（ｃ）に示すように、ステップ波形信号ＳＴＰの立ち上がり時点ｔ１から５ｎｓ経過後の時点ｔ21で立ち上がる。この時点ｔ21では、信号ＳＰは比較基準信号ＲＥＦより小さく、コンパレータ２２８の出力は“０”となっている。そのため、１回目におけるタイミング信号ＴＭでコンパレータ２２８の出力がラッチされて得られた検出出力ＤＥＴは、図２５（ｄ）に示すように、“０”となり、２回目の検出処理が行われる。
【０１４９】
ΔＴは５ｎｓであるので、２回目における遅延回路２３０の遅延時間Ｔは１０ｎｓとされ、この２回目におけるタイミング信号ＴＭは、図２５（ｅ）に示すように、ステップ波形信号ＳＴＰの立ち上がり時点ｔ１から１０ｎｓ経過後の時点ｔ22で立ち上がる。この時点ｔ22では、信号ＳＰは比較基準信号ＲＥＦより大きくなっており、コンパレータ２２８の出力は“１”となっている。そのため、２回目におけるタイミング信号ＴＭでコンパレータ１２８の出力がラッチされて得られた検出出力ＤＥＴは、図２５（ｆ）に示すように、“１”となる。したがって、制御部２４０は、出力端子２０１Ａに接続されているケーブル２１０の長さを、時間Ｔ＝１０ｎｓにて観測できる長さ、つまり５０ｃｍ以上１００ｃｍ以下と判断する。
【０１５０】
なお、上述では遅延回路２３０の初期値Ｔ０を５ｎｓとしているが、この初期値Ｔ０を５ｎｓよりも小さく設定することで、ケーブル２１０の長さが５０ｃｍより短い場合にもその長さを検出することが可能となる。また、上述では、ΔＴを５ｎｓとしているが、このΔＴを５ｎｓより小さく設定することで、ケーブル２１０の長さを５０ｃｍより細かな精度で検出できるようになる。
【０１５１】
また、上述では、遅延回路２３０の遅延時間Ｔの初期値Ｔ０を小さく設定しておき、検出出力ＤＥＴが“０”の状態から“１”の状態になるまで、遅延時間ＴをΔＴずつ段階的に長くしていくことでケーブル２１０の長さを検出している。しかし、逆に、遅延回路２３０の遅延時間Ｔの初期値Ｔ０を大きく設定しておき、検出出力ＤＥＴが“１”の状態から“０”の状態になるまで、遅延時間ＴをΔＴずつ段階的に短くしていくことでケーブル２１０の長さを検出するようにしてもよい。
【０１５２】
＜３．第３の実施の形態＞
［メモリ回路の構成例］
図２６は、メモリ回路３００の構成例を示している。このメモリ回路３００は、メモリコントローラ３００Ａおよびメモリモジュール３００Ｂにより構成されている。メモリコントローラ３００Ａとメモリモジュール３００Ｂとの間には、複数のデータラインＤＬＮ-1〜ＤＬＮ-nを有するバスライン３１０が配されている。このバスライン３１０はメモリインタフェースを構成している。
【０１５３】
メモリコントローラ３００Ａは、複数のデータラインＤＬＮ-1〜ＤＬＮ-nに対応して、複数のケーブル検出回路３０１Ａ-1〜３０１Ａ-ｎを備えている。ケーブル検出回路３０１Ａ-1〜３０１Ａ-nは、詳細説明は省略するが、上述した第２の実施の形態におけるケーブル検出回路２０２Ａ（図２２参照）と同様に構成されており、伝送路としてのデータラインＤＬＮ-1〜ＤＬＮ-nの長さを検出する。
【０１５４】
メモリコントローラ３００Ａは、ケーブル検出回路３０１Ａ-1〜３０１Ａ-nでデータラインＤＬＮ-1〜ＤＬＮ-nの長さを検出することで、これら複数のデータラインＤＬＮ-1〜ＤＬＮ-nのパターン長の差を認識でき、各ラインのデータ出力タイミングを調整してスキューを抑制できる。
【０１５５】
そのため、図２６のメモリ回路３００では、基板上から等長配線を行うために無駄に長く引いていたパターンをなくすことができ、基板スペースを節約でき、また、不要輻射の低減を図ることができ、理想的な配線を行うことができる。
【０１５６】
なお、図２６のメモリ回路３００を構成するメモリコントローラ３００Ａは複数のケーブル検出回路３０１Ａ-1〜３０１Ａ-ｎを備ええいる。しかし、ケーブル検出回路を一個だけ備えるものとし、この一個のケーブル検出回路で、データラインＤＬＮ-1〜ＤＬＮ-nの長さを順次検出する構成とすることもできる。
【０１５７】
また、上述はメモリ回路３００におけるインタフェースに着目をしたものあるが、同様に複数のライン間のスキューが重要となる基板上の回路部分に、同様の技術を適用できることは勿論である。
【０１５８】
＜４．第４の実施の形態＞
［ＩＣ間通信システムの構成例］
図２７は、実施の形態としての通信システム４００の構成例を示している。この通信システム４００は、送信ＩＣ４００Ａおよび受信ＩＣ４００Ｂにより構成されている。送信ＩＣ４００Ａの出力端子４０１Ａは、受信ＩＣ４００Ｂの入力端子４０１Ｂに、ＬＶＤＳ等のケーブル４１０を介して接続されている。
【０１５９】
送信ＩＣ４００Ａはケーブル検出回路４０２Ａを備えている。このケーブル検出回路４０２Ａは、出力端子４０１Ａに接続されているケーブル４１０のインピーダンスを検出する。このケーブル検出回路４０２Ａの詳細は後述する。
【０１６０】
送信ＩＣ４００Ａは、ケーブル検出回路４０２Ａでケーブル４１０のインピーダンスを検出することで、例えば、ケーブル４１０としてインピーダンスが正しく制御されていないような安価なケーブルを使用する場合、このケーブル４１０に対して最適な出力抵抗を選択できる。これにより、反射を抑えて安定した伝送を行うことができ、不要輻射の低減を図ることができる。
【０１６１】
［ケーブル検出回路の構成例］
図２８は、ケーブル検出回路４０２Ａの構成例を示している。ケーブル検出回路４０２Ａは、検出部４２０と、制御部４４０により構成されている。また、検出部４２０は、インバータ４２１，４２２，４２４，４２５と、出力抵抗４２３と、出力抵抗ダミー４２６と、測定伝送路基準負荷４２７と、コンパレータ４２８と、Ｄフリップフロップ４２９と、遅延回路４３０により構成されている。
【０１６２】
インバータ４２１，４２２は、直列接続されており、波形整形回路を構成している。また、インバータ４２４，４２５は、直列接続されており、波形整形回路を構成している。直列接続されたインバータ４２１，４２２の入力側、および直列接続されたインバータ４２４，４２５の入力側には、ケーブルインピーダンス検出時に、制御部４４０からステップ波形信号ＳＴＰが入力される。このステップ波形信号ＳＴＰは、例えば、上述の図７に示すように、立ち上がり時間が２ｎｓ程度のものとされる。
【０１６３】
直列接続されたインバータ４２１，４２２の出力側は出力抵抗４２３を通じて出力端子４０１Ａに接続される。出力抵抗４２３は、制御部４４０の制御により、その抵抗値を段階的に変化させることができる。ここで、直列接続されたインバータ４２１，４２２および出力抵抗４２３は、信号出力部を構成している。
【０１６４】
また、直列接続されたインバータ４２４，４２５の出力側は出力抵抗ダミー４２６および測定伝送路基準負荷４２７の直列回路を介して接地される。出力抵抗ダミー４２６は抵抗であり、その抵抗値は、伝送路としてのケーブル４１０の想定インピーダンス（インピーダンス規格値）とされる。また、測定伝送路基準負荷４２７は抵抗であり、その抵抗値、伝送路としてのケーブル４１０の想定インピーダンス（インピーダンス規格値）とされる。
【０１６５】
出力抵抗ダミー４２６および測定伝送路基準負荷４２７の接続点Ｐ１には、ステップ波形信号ＳＴＰの最大値を固定減衰率で減衰した値を持つ比較基準信号ＲＥＦが得られる。この固定減衰率は、出力抵抗ダミー４２６および測定伝送路基準負荷４２７の抵抗値で決まる。例えば、上述したように出力抵抗ダミー４２６および測定伝送路基準負荷４２７の抵抗値が共に想定インピーダンス（インピーダンス規格値）とされるとき、固定減衰率は１／２となる。なお、この固定減衰率としては、ほぼ１／２の減衰率であればよい。したがって、出力抵抗ダミー４２６および測定伝送路基準負荷４２７の抵抗値は、上述した値に限定されない。
【０１６６】
抵抗器４２３と出力端子４０１Ａの接続点Ｐ２（信号出力部の出力側）に得られる信号ＳＰは、コンパレータ４２８の正側の入力端子に入力される。また、出力抵抗ダミー４２６および測定伝送路基準負荷４２７の接続点Ｐ１に得られる比較基準信号ＲＥＦは、コンパレータ４２８の負側の入力端子に入力される。コンパレータ４２８は、信号ＳＰが比較基準信号ＲＥＦ以上のときは“１”を出力し、信号ＳＰが比較基準信号ＲＥＦより小さいときは“０”を出力する。このコンパレータ４２８の出力信号は、Ｄフリップフロップ４２９のＤ端子に入力される。ここで、コンパレータ４２８およびＤフリップフロップ４２９は、ラッチドコンパレータを構成している。
【０１６７】
遅延回路４３０は、出力抵抗ダミー４２６および測定伝送路基準負荷４２７の接続点Ｐ１に得られる比較基準信号ＲＥＦを遅延させて出力し、ステップ波形信号ＳＴＰの立ち上がり時点から所定時間だけ遅れた時点のタイミング信号ＴＭを発生する。タイミング信号ＴＭは、Ｄフリップフロップ４２９のクロック端子ＣＫにラッチ信号として供給される。遅延回路４３０の遅延時間Ｔは、ケーブル４１０におけるインピーダンス測定ポイントに最適な時間に設定される。例えば、５０ｃｍの地点を測定ポイントとしたい場合には、遅延時間Ｔは５ｎｓに設定される。ここで、遅延回路４３０は、タイミング信号発生部を構成している。
【０１６８】
Ｄフリップフロップ４２９のＱ端子には、コンパレータ４２８の出力が、遅延回路４３０で発生されるタイミング信号ＴＭでラッチされて出力される。このＤフリップフロップ４２９のＱ端子出力は検出出力ＤＥＴとして制御部４４０に供給される。
【０１６９】
制御部４４０は、ケーブルインピーダンス検出時に、ステップ波形信号ＳＴＰを検出部４２０に入力すると共に、検出部４２０から供給される検出出力ＤＥＴに基づいて、ケーブル４１０のインピーダンスを判断する。
【０１７０】
図２９のフローチャートは、ケーブルインピーダンス検出時における制御部４４０の処理手順の一例を示している。制御部４４０は、ステップＳＴ２１において、処理を開始し、ステップＳＴ２２において、出力抵抗４２３の抵抗値Ｒを初期値Ｒ０に設定する。この初期値Ｒ０は、例えば、ケーブル４１０の想定インピーダンス（インピーダンス規格値）よりかなり低い値、例えば１／２倍程度の値に設定される。
【０１７１】
次に、制御部４４０は、ステップＳＴ２３において、ステップ波形信号ＳＴＰを発生し、検出部４２０に入力する。そして、制御部４４０は、ステップＳＴ２４において、時間Ｔの時間待ちを行い、その後に、ステップＳＴ２５の処理に移る。このステップＳＴ２５において、制御部４４０は、検出出力ＤＥＴが“１”であるか“０”であるかを判断する。
【０１７２】
検出出力ＤＥＴが“１”であるとき、制御部４４０は、ケーブル４１０の観測ポイントのインピーダンスはＲより大きいと判断し、ステップＳＴ２６において、出力抵抗４２３の抵抗値ＲをΔＲだけ大きくし、その後に、ステップＳＴ２３の処理に戻る。ここで、ΔＲは、段階的な大きさ判断のための抵抗値である。例えば、ΔＲは、ケーブル４１０の想定インピーダンス（インピーダンス規格値）の１／１０程度の値に設定される。
【０１７３】
また、ステップＳＴ２５で検出出力ＤＥＴが“０”であるとき、制御部４４０は、ステップＳＴ２７の処理に移る。このステップＳＴ２７において、ケーブル４１０の観測ポイントのインピーダンスとしては抵抗値Ｒが最適であると判断し、その後に、ステップＳＴ２８において、処理を終了する。
【０１７４】
図２８に示すケーブル検出回路４０２Ａの動作例を説明する。図３０に示すように、ケーブル４１０の５０ｃｍ程度の地点を測定ポイントとし、遅延時間Ｔは５ｎｓに設定されているものとする。
【０１７５】
図３１は、その場合における各部の信号波形を示している。すなわち、図３１（ａ）は信号ＳＰを示し、図３１（ｂ）は比較基準信号ＲＥＦを示している。出力抵抗Ｒの初期値Ｒ０はケーブル４１０の想定インピーダンス（インピーダンス規格値）よりかなり低い値に設定されているので、最初、図３１（ａ）に実線で示すように、ステップ波形信号ＳＴＰの入力後、信号ＳＰは比較基準信号ＲＥＦより大きくなっている。
【０１７６】
遅延回路４３０の遅延時間Ｔの初期値Ｔ０は５ｎｓであることから、タイミング信号ＴＭは、図３１（ｃ）に示すように、ステップ波形信号ＳＴＰの立ち上がり時点ｔ１から５ｎｓ経過後の時点ｔ２で立ち上がる。この時点ｔ２では、信号ＳＰは比較基準信号ＲＥＦより大きく、コンパレータ４２８の出力は“１”となっている。そのため、タイミング信号ＴＭでコンパレータ４２８の出力がラッチされて得られた検出出力ＤＥＴは、図３１（ｄ）に示すように、“１”となり、次の段階の検出処理が行われる。
【０１７７】
次の段階の検出処理では、出力抵抗の抵抗値Ｒは、ΔＲが加算されたものとされる。これにより、ステップ波形信号ＳＴＰの入力後における信号ＳＰのレベルは低下する。この段階において、タイミング信号ＴＭの時点ｔ２で信号ＳＰのレベルが比較基準信号ＲＥＦより大きいときには、検出出力ＤＥＴは“１”となり、さらに次の段階の検出処理が行われる。
【０１７８】
以下、同様の処理が繰り返し行われ、ある段階の検出処理では、図３１（ａ）に破線で示すように、ステップ波形信号ＳＴＰの入力後における信号ＳＰは比較基準信号ＲＥＦより小さくなる。この場合、タイミング信号ＴＭの時点ｔ２で、信号ＳＰは比較基準信号ＲＥＦより小さくなっており、コンパレータ４２８の出力は“０”となる。そのため、タイミング信号ＴＭでコンパレータ４２８の出力がラッチされて得られた検出出力ＤＥＴは、図３１（ｅ）に示すように、“０”となる。したがって、制御部４４０は、出力端子４０１Ａに接続されているケーブル４１０の観測ポイントのインピーダンスとして、抵抗値Ｒが最適であると判断する。
【０１７９】
なお、上述では遅延回路２３０の遅延時間Ｔを５ｎｓとして、５０ｃｍ程度の地点を観測ポイントとしたが、遅延時間Ｔを他の値とすることで、他の地点を観測ポイントとすることができる。また、上述では、ΔＲは、ケーブル４１０の想定インピーダンス（インピーダンス規格値）の１／１０程度の値に設定される旨説明したが、さらに小さな値に設定されることで、より精度の高い検出を行うことができる。
【０１８０】
また、上述では、出力抵抗４２３の抵抗値Ｒを最初小さく設定しておき、検出出力ＤＥＴが“１”の状態から“０”の状態になるまで、抵抗値ＲをΔＲずつ段階的に大きくしていくことでケーブル４１０のインピーダンスを検出している。しかし、逆に、出力抵抗４２３の抵抗値Ｒを最初大きく設定しておき、検出出力ＤＥＴが“０”の状態から“１”の状態になるまで、抵抗値ＲをΔＲずつ段階的に小さくしていくことでケーブル４１０のインピーダンスを検出するようにしてもよい。
＜５．変形例＞
［ステップ波形信号発生部］
上述の第１の実施の形態のテレビ受信機１００を構成する、図６に示すケーブル検出回路１１５（１１５ａ〜１１５ｃ）は、ステップ波形信号発生部を有しておらず、ケーブル有無検出時に、制御部１０５からステップ波形信号ＳＴＰが入力されるようになっている。しかし、このケーブル検出回路１１５の代わりに、図３２に示すように、ステップ波形信号発生部１３５を有するケーブル検出回路１１５Ａを用いてもよい。
このケーブル検出回路１１５Ａにおいては、ステップ波形信号発生部１３５で発生されたステップ波形信号ＳＴＰが、インバータ１２１，１２２の直列回路およびインバータ１２４，１２５の直列回路に入力される。詳細説明は省略するが、このケーブル検出回路１１５Ａのその他の構成は、ケーブル検出回路１１５と同様とされている。
ケーブル検出回路１１５Ａのステップ波形信号発生部１３５は、制御部１０５から供給されるトリガ信号ＴＲＧ、あるいはレジスタ書き込み信号などにより、ステップ波形信号ＳＴＰの発生が指示される。なお、ステップ波形信号発生部１３５が、制御部１０５からステップ波形信号ＳＴＰの発生が指示されることなく、自発的にステップ波形信号ＳＴＰを発生する構成とすることもできる。
［比較基準信号］
上述の第１の実施の形態のテレビ受信機１００を構成する、図６に示すケーブル検出回路１１５（１１５ａ〜１１５ｃ）は、ステップ波形信号ＳＴＰを出力抵抗ダミー１２６および測定伝送路基準負荷１２７で分圧することで、比較基準信号ＲＥＦを発生させる構成となっている。しかし、このケーブル検出回路１１５の代わりに、図３３に示すように、ステップ波形信号ＳＴＰの最大値（立ち上がり後の電圧値）ＶＳを、出力抵抗ダミー１２６および測定伝送路基準負荷１２７で分圧して比較基準信号ＲＥＦを発生させるようにしたケーブル検出回路１１５Ｂを用いてもよい。
このケーブル検出回路１１５Ｂにおいては、遅延回路１３０の入力側には、制御部１０５からケーブル検出回路１１５Ｂに入力されるステップ波形信号ＳＴＰが供給される。なお、インバータ１２２の出力側に得られる波形整形後のステップ波形信号ＳＴＰが遅延回路１３０に入力されてもよい。詳細説明は省略するが、このケーブル検出回路１１５Ｂのその他の構成は、ケーブル検出回路１１５と同様とされている。
なお、図２２に示すケーブル検出回路２０２Ａの検出部２２０、図２８に示すケーブル検出回路４０２Ａの検出部４２０でも、ステップ波形信号ＳＴＰを出力抵抗ダミー２２６，４２６、および測定伝送路基準負荷２２７，４２７で分圧することで比較基準信号ＲＥＦを発生させる構成となっている。しかし、これらに関しても、図３３に示すケーブル検出回路１１５Ｂと同様に、ステップ波形信号ＳＴＰの最大値（立ち上がり後の電圧値）ＶＳを出力抵抗ダミーおよび測定伝送路基準負荷で分圧して比較基準信号ＲＥＦを発生させる構成とすることができる。
【産業上の利用可能性】
【０１８１】
この発明は、コネクタへのケーブル接続の有無を画面上で容易に確認可能としたものであり、ＨＤＭＩコネクタ等のビデオ信号を伝送するケーブルが接続されるコネクタを備えるテレビ受信機等の画像表示装置に適用できる。また、この発明は、接続部への伝送路の接続の有無、接続部に接続された伝送路の長さ、接続部に接続された伝送路のインピーダンス等の伝送路状態を良好に検出できるものであり、送信ＩＣ、メモリシステム等に適用できる。
【図面の簡単な説明】
【０１８２】
【図１】この発明の第１の実施の形態としてのテレビ受信機の構成例を示すブロック図である。
【図２】ソース機器のＨＤＭＩ送信部とシンク機器のＨＤＭＩ受信部の構成例を示すブロック図である。
【図３】ＨＤＭＩトランスミッタとＨＤＭＩレシーバの構成例を示すブロック図である。
【図４】ＴＭＤＳ伝送データの構造を示す図である。
【図５】ＨＤＭＩコネクタのピン配列（タイプＡ）を示す図である。
【図６】ケーブル接続の有無を検出するためのケーブル検出回路の構成例を示す接続図である。
【図７】ケーブル検出回路に入力されるステップ波形信号ＳＴＰの一例を示す図である。
【図８】ケーブル検出回路の動作例を説明するための、ケーブル接続状態の一例（ケーブル接続無し）を示す図である。
【図９】ケーブル接続が無い場合におけるケーブル検出回路の各部の信号波形を示すタイミングチャートである。
【図１０】ケーブル検出回路の動作例を説明するための、ケーブル接続状態の他の例（１ｍ以上のケーブル接続有り）を示す図である。
【図１１】１ｍ以上のケーブルの接続が有る場合におけるケーブル検出回路の各部の信号波形を示すタイミングチャートである。
【図１２】ケーブル検出回路の動作例を説明するための、ケーブル接続状態の他の例（６０ｃｍ程度のケーブル接続有り）を示す図である。
【図１３】６０ｃｍ程度のケーブルの接続が有る場合におけるケーブル検出回路の各部の信号波形を示すタイミングチャートである。
【図１４】ケーブル有無検出時における制御部の処理手順の一例を示すフローチャートである。
【図１５】ケーブル接続情報、あるいはアクティブ状態の外部機器の接続情報を用いるか否かを設定する設定時のユーザインタフェース画面の一例を示す図である。
【図１６】テレビ受信機の各コネクタへの機器接続の一例を示すブロック図である。
【図１７】外部入力の選択時に表示パネルに表示されるコネクタ表示を説明するための図である。
【図１８】外部入力の選択時に表示パネルに表示されるコネクタ表示を説明するための図である。
【図１９】外部入力の選択時に表示パネルに表示されるコネクタ表示を説明するための図である。
【図２０】外部入力の選択時に表示パネルに表示されるコネクタ表示を説明するための図である。
【図２１】この発明の第２の実施の形態としてのＩＣ間通信システムの構成例を示すブロック図である。
【図２２】ケーブル長を検出するためのケーブル検出回路の構成例を示す接続図である。
【図２３】ケーブル長検出時における制御部の処理手順の一例を示すフローチャートである。
【図２４】ケーブル検出回路の動作例を説明するための、ケーブル接続状態の一例（１００ｃｍ程度のケーブルが接続されている）を示す図である。
【図２５】１００ｃｍ程度のケーブル接続が接続されている場合における、ケーブル検出回路の各部の信号波形を示すタイミングチャートである。
【図２６】この発明の第３の実施の形態としてのメモリ回路の構成例を示すブロック図である。
【図２７】この発明の第４の実施の形態としてのＩＣ間通信システムの構成例を示すブロック図である。
【図２８】ケーブルインピーダンスを検出するためのケーブル検出回路の構成例を示す接続図である。
【図２９】ケーブルインピーダンス検出時における制御部の処理手順の一例を示すフローチャートである。
【図３０】ケーブル検出回路の動作例を説明するための、ケーブル接続状態の一例（測定ポイントが５０ｃｍ程度）を示す図である。
【図３１】測定ポイントが５０ｃｍ程度である場合における、ケーブル検出回路の各部の信号波形を示すタイミングチャートである。
【図３２】ケーブル検出回路の他の構成例を示すブロック図である。
【図３３】ケーブル検出回路の他の構成例を示すブロック図である。
【符号の説明】
【０１８３】
１００・・・テレビ受信機、１０１，１０１ａ〜１０１ｃ・・・ＨＤＭＩコネクタ、１０２ａ〜１０２ｃ・・・コンポーネントビデオコネクタ、１０３ａ〜１０３ｃ・・・コンポジットビデオコネクタ、１０４・・・ＰＣコネクタ、１０５・・・制御部、１０５ａ・・・ＤＲＡＭ、１０６・・・ユーザ操作部、１０７・・・ＨＤＭＩスイッチャ、１０８・・・ＨＤＭＩ受信部、１０９・・・ビデオスイッチャ、１１０・・・アンテナ端子、１１１・・・チューナ、１１２・・・ビデオ信号処理部、１１２ａ・・・ＯＳＤ回路、１１３・・・表示パネル、１１５，１１５Ａ，１１５Ｂ，１１５ａ〜１１５ｃ・・・ケーブル検出回路、１２１，１２２，１２４，１２５・・・インバータ、１２３・・・出力抵抗、１２６・・・出力抵抗ダミー、１２７・・・測定伝送路基準負荷、１２８・・・コンパレータ、１２９・・・Ｄフリップフロップ、１３０・・・遅延回路、１３５・・・ステップ波形信号発生部、１５０・・・ＨＤＭＩケーブル、１７１・・・ＢＤレコーダ、１７２・・・ＡＶアンプ、１７３，１７４・・・ＤＶＤレコーダ、１７５・・・ゲーム機、１７６・・・ＶＴＲ、２００・・・ＩＣ間通信システム、２００Ａ・・・送信ＩＣ、２００Ｂ・・・受信ＩＣ、２０１Ａ・・・出力端子、２０１Ｂ・・・入力端子、２０２Ａ・・・ケーブル検出回路、２１０・・・ケーブル、２２０・・・検出部、２２１，２２２，２２４，２２５・・・インバータ、２２３・・・出力抵抗、２２６・・・出力抵抗ダミー、２２７・・・測定伝送路基準負荷、２２８・・・コンパレータ、２２９・・・Ｄフリップフロップ、２３０・・・遅延回路、２４０・・・制御部、３００・・・メモリ回路、３００Ａ・・・メモリコントローラ、３００Ｂ・・・メモリモジュール、３０１Ａ-1〜３０１Ａ-n・・・ケーブル検出回路、３１０・・・バスライン、４００・・・ＩＣ間通信システム、４００Ａ・・・送信ＩＣ、４００Ｂ・・・受信ＩＣ、４０１Ａ・・・出力端子、４０１Ｂ・・・入力端子、４０２Ａ・・・ケーブル検出回路、４１０・・・ケーブル、４２０・・・検出部、４２１，４２２，４２４，４２５・・・インバータ、４２３・・・出力抵抗、４２６・・・出力抵抗ダミー、４２７・・・測定伝送路基準負荷、４２８・・・コンパレータ、４２９・・・Ｄフリップフロップ、４３０・・・遅延回路、４４０・・・制御部
【図１】
2010073054.tif 000003
【図２】
2010073054.tif 000004
【図３】
2010073054.tif 000005
【図４】
2010073054.tif 000006
【図５】
2010073054.tif 000007
【図６】
2010073054.tif 000008
【図７】
2010073054.tif 000009
【図８】
2010073054.tif 000010
【図９】
2010073054.tif 000011
【図１０】
2010073054.tif 000012
【図１１】
2010073054.tif 000013
【図１２】
2010073054.tif 000014
【図１３】
2010073054.tif 000015
【図１４】
2010073054.tif 000016
【図１５】
2010073054.tif 000017
【図１６】
2010073054.tif 000018
【図１７】
2010073054.tif 000019
【図１８】
2010073054.tif 000020
【図１９】
2010073054.tif 000021
【図２０】
2010073054.tif 000022
【図２１】
2010073054.tif 000023
【図２２】
2010073054.tif 000024
【図２３】
2010073054.tif 000025
【図２４】
2010073054.tif 000026
【図２５】
2010073054.tif 000027
【図２６】
2010073054.tif 000028
【図２７】
2010073054.tif 000029
【図２８】
2010073054.tif 000030
【図２９】
2010073054.tif 000031
【図３０】
2010073054.tif 000032
【図３１】
2010073054.tif 000033
【図３２】
2010073054.tif 000034
【図３３】
2010073054.tif 000035