(57)【要約】【課題】プロセスマークの剥離によるダイシング時の屑の発生を抑制する半導体装置を実現する。【解決手段】本発明の半導体装置１２は、リング状の等電位リング２２が形成されている半導体素子領域２０の周囲にスクライブ線領域１４が形成されている。等電位リング２２の外側の半導体素子領域２０にプロセスマーク２４が形成されている。従来はスクライブ線領域に形成されていたプロセスマークを半導体領域に形成する。ダイシング時にプロセスマーク２４は切断されず、従って剥離しない。【選択図】図２
2010129695.tif 000002
【特許請求の範囲】
【請求項１】
リング状の等電位リングが形成されている半導体素子領域の周囲にスクライブ線領域が形成されている半導体装置であり、
等電位リングの外側の半導体素子領域にプロセスマークが形成されていることを特徴とする半導体装置。
【請求項２】
プロセスマークが等電位リングの外周を囲む最小の矩形の内側に形成されていることを特徴とする請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プロセスマークの剥離によるダイシング時の屑の発生を低減することのできる半導体装置に関する。
【背景技術】
【０００２】
半導体装置の製造工程において、基板とマスクの位置合わせのためにウエーハ上にプロセスマークが形成される。また、マスクの形状を確かめるためにもウエーハ上にプロセスマークが形成される。ウエーハには、複数の半導体素子領域がスクライブ線領域によって区画されている。一つひとつの半導体素子領域が半導体装置となる。スクライブ線領域は、半導体領域を一つひとつ分離するための切り代である。通常、プロセスマークは、製造工程の便宜ために形成されるものであり、製品としての半導体装置には不要なものであるため、従来はプロセスマークはスクライブ線領域に形成されていた（例えば、特許文献１）。
【０００３】
【特許文献１】特開２００６−４１４４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
スクライブ線領域にプロセスマークを形成すると、ダイシングの際にそのプロセスマークが切断される。切断の際にプロセスマークがウエーハから剥離する場合がある。ウエーハから剥離したプロセスマークが半導体領域に付着すると半導体装置が正常に機能しなくなる場合がある。即ち、プロセスマークの剥離は半導体装置製造の歩留りを悪化させるので、剥離の発生を低減する技術が望まれている。
本発明は、上記課題に鑑みて創作された。本発明は、プロセスマークの剥離によるダイシング時の屑の発生を抑制することを目的とする。
【課題を解決するための手段】
【０００５】
前述したように、プロセスマークは、製造工程の便宜ために形成されるものであり、製品としての半導体装置には不要なものであるため、従来はプロセスマークはスクライブ線領域に形成されていた。発明者は従来の慣習を打破し、半導体領域にプロセスマークを形成するという発想を得た。
半導体装置の中には、耐圧性を高めるために等電位リングを備えるものがある。特に、パワーＩＧＢＴとよばれる高耐圧半導体装置のほとんどは等電位リングを備えている。等電位リングは、半導体装置を平面視したときにリング状に形成されている。等電位リングの内側は、半導体装置の性能を規定する構造を有しているため、プロセスマークを配置する余裕はない。他方、等電位リングは半導体装置の矩形形状に合わせて概ね矩形に形成されているが、電界の集中を避けるために角部は鋭角的にではなく、緩やかな曲線を描くように形成されている。すなわち、半導体装置の表面の矩形の角部には、半導体装置の性能に影響しないスペースが等電位リングの外側に残されている。なお、等電位リングはガードリングと呼ばれることもある。
本発明は、このスペースをプロセスマークに利用する。即ち本発明の半導体装置は、スクライブ線領域にではなく、等電位リングの外側の半導体素子領域にプロセスマークが形成されていることを特徴とする。以下では、説明の簡単化のため、等電位リングの外側の半導体素子領域を「リング外側領域」と称する場合がある。
【０００６】
本発明では、全てのプロセスマークをリング外側領域に配置する必要はない。プロセスマークのひとつでもリング外側領域に配置することによって、従来スクライブ線領域に形成されていたプロセスマークの数を減らすことができる。
本発明は、プロセスマークをリング外側領域に形成することによって、ダイシング時の屑の発生を低減する。
【０００７】
半導体ウエーハを効率的に用いるためには無駄な半導体領域を作らないことが好ましい。即ち、半導体領域においてリング外側領域は狭いことが好ましい。従って、プロセスマークをリング外側領域に形成するためにわざわざリング外側領域を拡大するのは好ましくない。そこで、プロセスマークは、等電位リングの外周を囲む最小の矩形の内側に形成されていることが好ましい。「等電位リングの外周を囲む最小の矩形」が、リング外側領域を無駄にしない半導体素子形成領域に相当する。従って、プロセスマークを上記した最小の矩形内に形成することによって、半導体素子形成領域を無駄に拡大することなく、リング外側領域にプロセスマークを配置することができる。
【発明の効果】
【０００８】
本発明の技術によれば、プロセスマークの剥離によるダイシング時の屑の発生を抑制することができる。
【実施例】
【０００９】
図面を参照して実施例の半導体装置を説明する。図１（Ａ）に、複数の半導体装置１２が形成されたウエーハ１０を示す。図１（Ｂ）に、一つの半導体装置１２とその周辺を拡大した図を示す。図１（Ｂ）では、半導体装置１２と、その周囲の８つの半導体装置を部分的に示している。図２に、ダシシングされた半導体装置１２を示す。
【００１０】
図１の符号１４ａから１４ｄは、スクライブ線領域を示す。各スクライブ線領域の中央に描かれている一点鎖線は、ダイシングブレードが通る経路を示している。即ち、一点鎖線で囲まれる矩形領域が、ひとつの半導体装置１２を示す。なお、図２の符号１４は、半導体装置１２の周囲に残るスクライブ線領域を示している。
【００１１】
スクライブ線領域１４ｂには、いくつかのアクセサリパターン１６が形成されている。これらのアクセサリパターンは、ＴＥＧ（Ｔｅｓｔ  Ｅｌｅｍｅｎｔ  Ｇｒｏｕｐ）と呼ばれている。アクセサリパターン１６は、ダイシング時に切断される。図２の符号１７は、スクライブ線領域１４上に残るアクセサリパターンの切断片を示している。
【００１２】
半導体装置１２は、半導体素子領域１６と、それを囲むダイシング領域１４（１４ａ〜１４ｄを有している。半導体素子領域１６には、平面視したときにリング状をなしている等電位リング２２が形成されている。等電位リング２２は、耐圧を向上させるために設けられている。等電位リング２２については良く知られているので詳しい説明は省略する。図示を省略しているが、等電位リング２２の内側に、半導体装置１２の機能を特徴付ける様々な半導体素子が形成されている。それらの各素子の構造は、半導体装置１２の種類に依存するので詳細な説明は省略する。
【００１３】
以下では、図１（Ｂ）や図２に示すように半導体装置１２を平面視したときの形状について説明する。等電位リング２２は、半導体形成領域２０を画定する矩形領域の周縁に沿ってほぼ矩形をなしている。ただし、等電位リング２２の形状が鋭角に曲がっていると電界の集中を引き起こして耐圧が低下するため、角部は、緩やかにカーブしている。従って、角部では、等電位リング２２の外側に半導体素子領域２０のわずかなスペースが存在する。半導体装置１２は、このスペースにプロセスマーク２４ａ〜２４ｄが配置されている。図１（Ｂ）と図２の破線２６は、等電位リング２２の外周を囲む最小の矩形を示している。プロセスマーク２４ａ〜２４ｄは、等電位リング２２の外周を囲む最小の矩形２６の内側に配置されている。プロセスマーク２４ａ〜２４ｄは、半導体装置１２を製造する際のマスクの位置合わせや、マスクの性能確認に用いられる。ここで、マスクの性能確認とは、例えば、マスクと半導体基板の距離が適切か否かをプロセスマークの周縁がシャープに形成されているか否かで確認することである。
【００１４】
半導体装置１２の特徴を以下に列挙する。
（１）実施例の半導体装置１２は、リング状の等電位リング２２が形成されている半導体素子領域２０の周囲にスクライブ線領域１４が形成されている半導体装置である。そして、等電位リング２２の外側の半導体素子領域２０にプロセスマーク２４ａから２４ｄが形成されている。プロセスマーク２４ａから２４ｄは、等電位リング２２の外周を囲む最小の矩形２６の内側に形成されている。
（２）プロセスマークは、金属など、半導体基板表面の酸化膜から剥れやすい物質で形成されることがある。そのようなプロセスマークがスクライブ線領域に存在すると、ダイシング時にプロセスマークが剥れる可能性がある。プロセスマークの剥れは、半導体装置への異物付着となって不良を発生するか場合がある。ダイシング時に切断されないようにプロセスマークを半導体素子領域に形成することによって、プロセスマークの剥離を防止し、不良率の低い半導体装置を実現することができる。
（３）プロセスマークは、等電位リングの外側に形成される。等電位リングの外側は、半導体装置の特性に影響しないので、本実施例のプロセスマークは、半導体装置の特性に影響を与えない。
（４）本実施例のプロセスマークは、半導体装置の空きスペースに形成されるため、ウエーハを効率よく使うことができる。プロセスマークの幅がアクセサリパターンの幅よりも大きい場合、プロセスマークをリング外側領域に移すことによって、スクライブ線の幅を縮めることができる。
（５）近年、物理的なブレードの代わりにレーザによるダイシングが採用されることがある。レーザダイシングでは切断できない物質がある。本実施例のプロセスマークはダイシング時に切断されない場所に位置しているため、そのような物質でプロセスマークを形成することができる。
（６）全てのプロセスマークをリング外側領域に配置する必要はない。プロセスマークのひとつでもリング外側領域に配置すれば、スクライブ線領域のプロセスマークの数を低減することができ、ダイシング時のプロセスマークの剥離を低減することができる。
【００１５】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００１６】
【図１】図１（Ａ）は複数の半導体装置が形成されたウエーハの平面図を示す。図１（Ｂ）は、ウエーハの部分拡大図を示す。
【図２】図２は半導体装置の平面図を示す。
【符号の説明】
【００１７】
１０：半導体ウエーハ
１２：半導体装置
１４：スクライブ線領域
１６：アクセサリパターン
２０：半導体素子領域
２２：等電位リング
２４：プロセスマーク
２６：等電位リングの外縁を囲む最小の矩形
【図１】
2010129695.tif 000003
【図２】
2010129695.tif 000004