(57)【要約】【課題】低コスト且つ低消費電力で画像補間処理をすることができる画像補間処理装置を提供する。【解決手段】  入力画像データの垂直方向において互いに隣接する画素データを単位画素データ群として一時的に順次保持する画素データ保持部と、少なくとも３つの当該単位画素データ群を記憶できる画像記憶メモリと、を含み、当該画素データ保持部に保持されている単位画素データ群を当該画像記憶メモリに順次記書込むと共に当該画像記憶メモリに記憶されている少なくとも２つの単位画素データ群を同時に読み出す画像補間処理装置。【選択図】図１
2010081024.tif 000002
【特許請求の範囲】
【請求項１】
入力画像データを記憶する画像記憶メモリと、前記画像記憶メモリへの前記入力画像データの書き込みを制御するメモリ書込み制御部と、前記画像記憶メモリからの前記入力画像データの読み出しを制御するメモリ読出し制御部と、前記画像記憶メモリから読み出された入力画像データに画像補間処理を施して補間画像データを得る補間演算部と、を含む画像補間処理装置であって、
前記入力画像データの垂直方向において互いに隣接する画素データを単位画素データ群として一時的に順次保持する画素データ保持部を更に含み、
前記画像記憶メモリは、少なくとも３つの前記単位画素データ群を記憶できるメモリであり、
前記メモリ書込み制御部は、前記画素データ保持部に保持されている前記単位画素データ群を前記画像記憶メモリに順次書込み、
前記メモリ読出し制御部は、前記画像記憶メモリに記憶されている前記単位画素データ群のうちの少なくとも２群を同時に読み出すことを特徴とする画像補間処理装置。
【請求項２】
前記画素データ保持部は、前記入力画像データの奇数ライン上の１つの画素データと前記１つの画素データに隣接する偶数ライン上の１つの画素データとを前記単位画素データ群として一時的に順次保持し、
前記画像記憶メモリは、前記入力画像データの奇数ラインの画素データを記憶する少なくとも３つの奇数ライン用シングルポートメモリと、前記入力画像データの偶数ラインの画素データを記憶する少なくとも３つの偶数ライン用シングルポートメモリと、からなり、
前記メモリ書込み制御部は、前記画素データ保持部に保持されている前記単位画素データ群の奇数ラインの画素データを前記奇数ライン用シングルポートメモリに順次書込み且つ前記単位画素データ群の偶数ラインの画素データを前記偶数ライン用シングルポートメモリに順次書込み、
前記メモリ読出し制御部は、前記奇数ライン用シングルポートメモリのうちの連続する少なくとも２つの各々に記憶されている画素データと前記偶数ライン用シングルポートメモリのうちの連続する少なくとも２つの各々に記憶されている画素データとを同時に読み出すことを特徴とする請求項１に記載の画像補間処理装置。
【請求項３】
前記奇数ライン用シングルポートメモリの個数は２×ｎ個（ｎは２以上の整数）であり且つ前記偶数ライン用シングルポートメモリの個数は２×ｍ個（ｍは２以上の整数）であることを特徴とする請求項２に記載の画像補間処理装置。
【請求項４】
前記メモリ書込み制御部は、前記画素データ保持部に保持されている画素データを前記奇数ライン用シングルポートメモリのうちの最初の奇数ライン用シングルポートメモリから書き込みを開始して最後の奇数ライン用シングルポートメモリまで書き込み終えたら再び前記最初の奇数ライン用シングルポートメモリから書き込み且つ前記偶数ライン用シングルポートメモリのうちの最初の偶数ライン用シングルポートメモリから書き込みを開始して最後の偶数ライン用シングルポートメモリまで書き込み終えたら再び前記最初の偶数ライン用シングルポートメモリから書き込むことを特徴とする請求項２に記載の画像補間処理装置。
【請求項５】
前記画像記憶メモリは、前記メモリ読出し制御部による読み出し対象のメモリと前記メモリ書込み制御部による書込み対象のメモリとが同一であると判別した場合に書込みと読出しとが競合している旨の書込み受付可否信号を前記画素データ保持部へ与え、
前記画素データ保持部は、当該競合している旨の書込み受付可否信号に応じて自身が保持している画素データを前記画像記憶メモリへ供給しないことを特徴とする請求項１又は２に記載の画像補間処理装置。
【請求項６】
前記画素データ保持部が前記単位画素データ群を順次保持する速度は、前記メモリ書込み制御部が前記単位画素データ群を前記画像記憶メモリに書き込む速度よりも遅いことを特徴とする請求項１又は２に記載の画像補間処理装置。
【請求項７】
前記メモリ書込み制御部による書込み及び前記メモリ読出し制御部による読出しはピクセルクロックに同期して実行され且つ前記画素データ保持部による保持は前記ピクセルクロックのタイミングよりも遅いタイミングに同期して実行されることを特徴とする請求項１又は２に記載の画像補間処理装置。
【請求項８】
入力画像データを記憶する画像記憶メモリと、前記画像記憶メモリへの前記入力画像データの書き込みを制御するメモリ書込み制御部と、前記画像記憶メモリからの前記入力画像データの読み出しを制御するメモリ読出し制御部と、前記画像記憶メモリから読み出された入力画像データに画像補間処理を施して補間画像データを得る補間演算部と、を含む画像補間処理装置であって、
前記入力画像データの水平ラインのうちの奇数ラインに沿って連続する画素データ及び前記画素データに隣接する偶数ラインの画素データを一時的に順次保持する画素データ保持部を更に含み、
前記画素データ保持部は、前記入力画像データの奇数ライン上の１つの画素データと前記１つの画素データに隣接する偶数ライン上の１つの画素データとを単位画素データ群として一時的に順次保持し、
前記画像記憶メモリは、前記入力画像データの奇数ラインの画素データを記憶する少なくとも３つの奇数ライン用シングルポートメモリと、前記入力画像データの偶数ラインの画素データを記憶する少なくとも３つの偶数ライン用シングルポートメモリと、からなり、
前記メモリ書込み制御部は、前記画素データ保持部に保持されている前記単位画素データ群の奇数ラインの画素データを前記奇数ライン用シングルポートメモリに順次書込み且つ前記単位画素データ群の偶数ラインの画素データを前記偶数ライン用シングルポートメモリに順次書込み、
前記メモリ読出し制御部は、前記奇数ライン用シングルポートメモリのうちの連続する少なくとも２つの各々に記憶されている画素データと前記偶数ライン用シングルポートメモリのうちの連続する少なくとも２つの各々に記憶されている画素データとを同時に読み出すことを特徴とする画像補間処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、動画又は静止画の回転、拡大・縮小又は解像度変換などの画像補正を行う画像補間処理装置に関する。
【背景技術】
【０００２】
入力画像を回転、拡大又は解像度変換して出力画像を得る場合、その入力画像において隣接する複数の画素データを用いて出力画素データを生成する画像補間方法が一般に用いられている。一般に知られている補間方法としては、ニアレストネイバー法（最近隣内挿法）、隣接４画素のデータに基づいて計算するバイリニア法（共１次内挿法）、隣接１６画素のデータに基づいて計算するバイキュービック法（３次畳み込み内挿法）などがある。
【０００３】
例えば特許文献１には、バイリニア法を用いる場合に、メモリを分割して得られた４つのメモリバンクに、入力画像における隣接４画素のデータを記憶し、これら隣接４画素のデータを同時に読み出せるようにした解像度変換装置が開示されている。特許文献１に開示されている装置は解像度の変換を行うものであるが、通常、画像の回転又は拡大・縮小の場合にも同様のバイリニア法を用いた補間方法が用いられる。特許文献２には、画像データを分割して複数のメモリブロックへ書き込み、これを読み出す画像複写装置が開示されている。
【特許文献１】特開平１０−２６２２０６号公報
【特許文献２】特開２００２−２４７３１６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記した特許文献１の解像度変換装置では、入力画像のメモリ書き込みと出力画像を生成するためのメモリ読出しとが共にピクセルクロックに同期したタイミングで行われている場合、以下のような問題点があった。
【０００５】
すなわち、メモリとしてシングルポートメモリを用いたときには、メモリの書込みと読出しとを同時に行うことができず、書込みと読出しとをシーケンシャルに行うこととなるが、この場合、書込み及び／又は読出しの処理が遅れてしまい、正常に画像出力できなくなるという問題点があった。
【０００６】
書込み及び読出しの処理速度を向上させるために、書込み及び読出し用のクロック周波数を例えばピクセルクロックの２倍の周波数にするなどして高速化した場合には、消費電力が増加してしまうという問題点があった。
【０００７】
また、書込みと読出しとを同時に行うことができるデュアルポートメモリを用いた場合、シングルポートメモリを用いたときに比較してトランジスタのゲート規模が２倍程度に増大してしまう。画像記憶用のメモリサイズが本来大きいことに鑑みると、デュアルポートメモリを用いた場合、チップ価格が高くなってしまうという問題点があった。
【０００８】
本発明は上記した如き問題点に鑑みてなされたものであって、低コスト且つ低消費電力で画像補間処理をすることができる画像補間処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明による画像補間処理装置は、入力画像データを記憶する画像記憶メモリと、前記画像記憶メモリへの前記入力画像データの書き込みを制御するメモリ書込み制御部と、前記画像記憶メモリからの前記入力画像データの読み出しを制御するメモリ読出し制御部と、前記画像記憶メモリから読み出された入力画像データに画像補間処理を施して補間画像データを得る補間演算部と、を含む画像補間処理装置であって、前記入力画像データの垂直方向において互いに隣接する画素データを単位画素データ群として一時的に順次保持する画素データ保持部を更に含み、前記画像記憶メモリは、少なくとも３つの前記単位画素データ群を記憶できるメモリであり、前記メモリ書込み制御部は、前記画素データ保持部に保持されている前記単位画素データ群を前記画像記憶メモリに順次書込み、前記メモリ読出し制御部は、前記画像記憶メモリに記憶されている前記単位画素データ群のうちの少なくとも２群を同時に読み出すことを特徴とする。
【発明の効果】
【００１０】
本発明による画像補間処理装置によれば、複数のシングルポートメモリを備え、画像データの書込みと読出しとを並行して行うようにしたので、低コスト且つ低消費電力で画像回転などの画像補正をすることができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明に係る実施例について添付の図面を参照しつつ詳細に説明する。
【００１２】
図１は本実施例による画像補間処理装置１００を表すブロック図である。画像補間処理装置１００は、メモリ書込み制御部１０と、画素データ保持部２０、画像記憶メモリ３０と、メモリ読出し制御部４０と、補間演算部５０と、を含む。画像補間処理装置１００は、動画又は静止画の回転、拡大・縮小又は解像度変換などの画像補正を行う装置であり、特にバイリニア法による画像補正を行うのに好適な装置である。以下、画像補間処理装置１００が、入力画像に角度補正処理を施してすなわち入力画像を回転して得られた回転画像を出力画像として出力する場合の例について説明する。また、以下、入力画像というときは、入力動画像を構成する複数の画像のうちの１つを指す。
【００１３】
メモリ書込み制御部１０は、入力画像を構成する画素データの画素データ保持部２０及び画像記憶メモリ３０への書込みを制御する。
【００１４】
画素データ保持部２０（以下、画像ＦＩＦＯ（First In First Out）２０と称する）は、入力画像を構成する画素データを一時的に順次保持する。具体的には、画像ＦＩＦＯ２０は、入力画像において垂直方向に互いに隣接する画素データ（以下、単位画素データ群と称する）を一時的に順次保持する。すなわち、単位画素データ群とは、入力画像の水平ラインのうちの奇数ライン上の画素１つの画素データと、当該１つの画素データに隣接する、偶数ライン上の１つの画素データと、からなる画素データの１群である。画像ＦＩＦＯ２０は例えばメモリやフリップフロップなどである。
【００１５】
図２は、入力画像の画素データの配列を表す図である。画素データは、例えばＹＵＶ形式４：４：４若しくはＲＧＢ形式又はモノクロ（白黒）形式のいずれの形式のデータでも良い。入力画像を構成する画素データの各々には、後述するメモリ＃０〜＃１５との関係から便宜上、番号が付されている。例えば、座標（０，０）、（１，０）、・・・、（７，０）の画素データにはそれぞれ「０」、「１」、・・・、「７」の番号が付されている。また、座標（８，０）、（９，０）、・・・には、同様に「０」、「１」、・・・の番号が付されている。座標（０，０）から（Ｈｓｉｚｅ−１，０）までの水平ラインでは、「０」〜「７」までの番号が同様に繰り返し付されている。
【００１６】
また、座標（０，１）から（Ｈｓｉｚｅ−１，１）までの水平ラインでは、「８」〜「１５」までの番号が同様に繰り返し付されている。以降、水平ラインのうちの奇数ライン（１ライン目、３ライン目、・・・）では「０」〜「７」までの番号が、偶数ライン（２ライン目、４ライン目、・・・）では「８」〜「１５」までの番号が、同様に繰り返し付されている。同図中のＨｓｉｚｅは入力画像における水平ラインの有効画素データ数であり、例えば６４０である。Ｖｓｉｚｅは入力画像における垂直ラインの最大画素データ数であり、例えば５２５である。
【００１７】
例えば、奇数ラインの画素データ「０」と偶数ラインの画素データ「８」とからなる画像データ群が単位画素データ群である。その他、画素データ「１」と「９」、「２」と「１０」、・・・、「７」と「１５」もそれぞれ単位画素データ群である。
【００１８】
画像記憶メモリ３０は、画素データ保持部２０からの単位画素データ群を順次記憶する。画像記憶メモリ３０は１６分割されており、メモリ＃０〜＃１５からなる。メモリ＃０〜＃１５の各々は、書込み及び読出し用のポートが共通であるシングルポートメモリである。
【００１９】
図３は、メモリ＃０〜＃１５と図２に示される画素データの番号との対応を表す図である。メモリ＃０は、図２に示される画素データのうち、番号「０」の画素データを記憶する。メモリ＃０は、先ず、座標（０，０）、（７，０）、・・・というように、１番目の奇数ラインの番号「０」の画素データを順次、記憶する。メモリ＃０は、３番目以降の奇数ラインの場合も同様に、番号「０」の画素データを順次、記憶する。
【００２０】
同様にしてメモリ＃１は番号「１」、メモリ＃２は番号「２」、・・・、メモリ＃７は番号「７」の画素データをそれぞれ記憶する。図２及び図３から判るようにメモリ＃０〜＃７は入力画像の水平ラインのうちの奇数ラインの画素データを記憶する。以下、メモリ＃０〜＃７を奇数ライン用シングルポートメモリと称する。画像記憶メモリ３０は、奇数ライン用シングルポートメモリ＃０〜＃７のうちの最初の奇数ライン用シングルポートメモリ＃０から画素データの記憶を開始し、最後の奇数ライン用シングルポートメモリ＃７まで記憶し終えたら再び奇数ライン用シングルポートメモリ＃０から記憶する。
【００２１】
同様に、メモリ＃８は番号「８」、メモリ＃９は番号「９」、・・・、メモリ＃１５は番号「１５」の画素データをそれぞれ記憶する。図２及び図３から判るようにメモリ＃８〜＃１５は入力画像の水平ラインのうちの偶数ラインの画素データを記憶する。以下、メモリ＃８〜＃１５を偶数ライン用シングルポートメモリと称する。画像記憶メモリ３０は、偶数ライン用シングルポートメモリ＃８〜＃１５のうちの最初の偶数ライン用シングルポートメモリ＃８から画素データの記憶を開始し、最後の偶数ライン用シングルポートメモリ＃１５まで記憶し終えたら再び偶数ライン用シングルポートメモリ＃８から記憶する。メモリ＃０〜＃１５の各々は例えば６４水平ライン分の画素データを記憶できる。
【００２２】
メモリ読出し制御部４０は、画像記憶メモリ３０に記憶されている画素データを読出して補間演算部５０に与える。このとき、メモリ読出し制御部４０は、補間演算用の隣接４画素の画素データを同時に読み出す。図４は、角度補正処理を行う場合の入力画像及び出力画像を表す図である。図４（ａ）の入力画像を角度θだけ回転させたものが図４（ｂ）の出力画像である。
【００２３】
メモリ読出し制御部４０は、先ず、出力画像の座標（Ｘｏ、Ｙｏ）に対応する入力画像の座標（Ｘｉ、Ｙｉ）を式１により求める。
【００２４】
【数１】
2010081024.tif 000003
【００２５】
次にメモリ読出し制御部４０は、式１によって求めたＸｉ及びＹｉを整数部と小数部に分ける。すなわち、Ｘｉ＝Ｘｉ＿ｉ（整数部）＋Ｘｉ＿ｆ（小数部）、Ｙｉ＝Ｙｉ＿ｉ（整数部）＋Ｙｉ＿ｆ（小数部）とする。図５は、出力画像の座標（Ｘｏ、Ｙｏ）に対応する入力画像の座標（Ｘｉ、Ｙｉ）及びこれに隣接する４つの画素データＰ００、Ｐ０１、Ｐ１０及びＰ１１の位置関係を表す図である。画素データＰ００の座標は（Ｘｉ＿ｉ、Yｉ＿ｉ）、画素データＰ０１の座標は（Ｘｉ＿ｉ、Yｉ＿ｉ＋１）、画素データＰ１０の座標は（Ｘｉ＿ｉ＋１、Yｉ＿ｉ）、画素データＰ１１の座標は（Ｘｉ＿ｉ＋１、Yｉ＿ｉ＋１）である。メモリ読出し制御部４０は、４つの画素データＰ００、Ｐ０１、Ｐ１０及びＰ１１を画像記憶メモリ３０から読み出して、補間演算部５０に与える。
【００２６】
補間演算部５０は、メモリ読出し制御部４０からの４つの画素データＰ００、Ｐ０１、Ｐ１０及びＰ１１に基づいて１つの補間画素データQを生成する。詳細には補間演算部５０は、式２により補間画素データQを算出する。
【００２７】
【数２】
2010081024.tif 000004
【００２８】
補間画素データQは、出力画像の座標（Ｘｏ、Ｙｏ）における色の情報を数値として表すデータである。補間演算部５０は、当該生成によって得られた補間画素データQを出力する。
【００２９】
画像表示装置２００は、補間演算部５０からの補間画素データQ、メモリ読出し制御部４０からの垂直及び水平同期信号に基づいて出力画像を出力する。この出力画像は、入力画像を角度θだけ回転させた画像である。
【００３０】
図６はメモリ書込み制御部１０を詳細に表したブロック図である。メモリ書込み制御部１０は、入力フレームカウンタ１１と、書込みメモリ選択部１２と、書込みメモリアドレス指定部１３と、を含む。
【００３１】
入力フレームカウンタ１１は、データイネーブル信号によって制御され、水平同期信号及び垂直同期信号に基づいて、画素データ保持部２０へ蓄積すべき入力画像の画素データの座標をカウントする。具体的には、入力フレームカウンタ１１は、垂直カウント値及び水平カウント値をそれぞれカウントアップしてそれらを書込みメモリ選択部１２及び書込みメモリアドレス指定部１３へ供給する。垂直カウント値は入力画像の垂直方向の座標を表すものであり、水平カウント値は入力画像の水平方向の座標を表すものである。垂直カウント値はｖ＿ｃｎｔ［８：０］の９ビットで表され、水平カウント値はｈ＿ｃｎｔ［９：０］の１０ビットで表される。
【００３２】
より詳細には、入力フレームカウンタ１１は、垂直カウント値のｖ＿ｃｎｔ［０］を書込みメモリ選択部１２へ、垂直カウント値のｖ＿ｃｎｔ［５：１］を書込みメモリアドレス指定部１３へ供給する。また、入力フレームカウンタ１１は、水平カウント値のｈ＿ｃｎｔ［２：０］を書込みメモリ選択部１２へ、垂直カウント値のｖ＿ｃｎｔ［９：３］を書込みメモリアドレス指定部１３へ供給する。入力フレームカウンタ１１は、例えば入力画像の水平ライン３２ライン分だけのカウントが完了した場合（すなわち、３２ライン分の画素データが画像記憶メモリ３０に記憶された場合）に、画素データの読み出し開始を指示する出力開始トリガを後述する出力フレームカウンタへ与える。
【００３３】
書込みメモリ選択部１２は、入力フレームカウンタ１１からの垂直カウント値及び水平カウント値に基づいて、メモリ＃０〜＃１５のうちの画素データを記憶すべきメモリを選択する。具体的には、書込みメモリ選択部１２は、算出式ｖ＿ｃｎｔ［０］×８＋ｈ＿ｃｎｔ［２：０］によって算出される値を選択すべきメモリの番号とする。算出式中、ｖ＿ｃｎｔ［０］×８は、図３に示される如くメモリ＃０〜＃１５を垂直方向に奇数及び偶数の２ラインに対応させたこと及び１つの水平ラインのメモリ個数を８個としたことに対応させたものである。また、算出式中、ｈ＿ｃｎｔ［２：０］は、１つの水平ラインのメモリ個数を８個としたことに対応させたものである。書込みメモリ選択部１２は、選択すべきメモリ番号を表す書込みメモリ選択信号を画素データ保持部２０へ供給する。
【００３４】
書込みメモリアドレス指定部１３は、入力フレームカウンタ１１からの垂直カウント値及び水平カウント値に基づいて、画素データを記憶すべきメモリアドレスを指定する。具体的には、書込みメモリアドレス指定部１３は、算出式ｖ＿ｃｎｔ［５：１］×８０＋ｈ＿ｃｎｔ［９：３］によって算出される値を指定すべきメモリアドレスとする。算出式中、ｈ＿ｃｎｔ［９：３］（０〜７９）と８０は、入力画像の１つの水平ラインの画素数を６４０画素としたとき、１つの水平ラインのメモリ個数が８個であることから、６４０画素／８メモリ＝８０となることに対応させたものである。算出式中、ｖ＿ｃｎｔ［５：１］（０〜３１）は、メモリ＃０〜＃１５の各々が６４水平ライン分の画素データを記憶できるとき、メモリ＃０〜＃１５を垂直方向に奇数及び偶数の２ラインに対応させていることから、６４ライン／２ライン＝３２となることに対応させたものである。書込みメモリアドレス指定部１３は、画素データを記憶すべきメモリアドレスを表す書込みメモリアドレス信号を画素データ保持部２０へ供給する。
【００３５】
画素データ保持部２０は、入力画像の画素データを一時的に蓄積する。画素データ保持部２０は、書込みメモリ選択信号、書込みメモリアドレス信号及び書込みデータ有無信号を画像記憶メモリ３０へ与える。書込みデータ有無信号は、現在、画素データ保持部２０に画素データが蓄積されているか否かを表す信号である。また、画素データ保持部２０は画像記憶メモリ３０からの書込み受付可否信号に応じて画素データを画像記憶メモリ３０へ与える。書込み受付可否信号は、画像記憶メモリ３０への画素データの書込みと画像記憶メモリ３０からの画素データの読出しとが競合しているか否かを表す信号である。
【００３６】
図７はメモリ読出し制御部４０を詳細に表したブロック図である。メモリ読出し制御部４０は、出力フレームカウンタ４１と、回転演算部４２と、読出しメモリ選択部４３と、を含む。
【００３７】
出力フレームカウンタ４１は、入力フレームカウンタ１１からの出力開始トリガに応じて、出力画像の画素データの座標をカウントする。具体的には、出力フレームカウンタ４１は、垂直カウント値及び水平カウント値をそれぞれカウントアップしてそれらを回転演算部４２へ供給する。垂直カウント値は出力画像の垂直方向の座標を表すものであり、水平カウント値は出力画像の水平方向の座標を表すものである。垂直カウント値はＹｏ［８：０］の９ビットで表され、水平カウント値はＸｏ［９：０］の１０ビットで表される。
【００３８】
回転演算部４２は、出力画像の画素データの座標（Ｘｏ、Ｙｏ）を、予め設定されている補正角度θだけ回転させたときに得られる入力画像における座標（Ｘｉ、Ｙｉ）を算出する。詳細には、回転演算部４２は、垂直座標Ｙｉ［１８：０］及び水平座標Ｘｉ［１９：０］を算出して出力する。垂直座標Ｙｉは整数部を表すＹｉ＿ｉ［８：０］と小数部を表すＹｉ＿ｆ［９：０］とからなる。水平座標Ｘｉは整数部を表すＸｉ＿ｉ［９：０］と小数部を表すＸｉ＿ｆ［９：０］とからなる。回転演算部４２は、整数部の座標Ｙｉ＿ｉ［８：０］及びＸｉ＿ｉ［９：０］を読出しメモリ選択部４３へ与え、小数部の座標Ｙｉ＿ｆ［９：０］及びＸｉ＿ｆ［９：０］を補間演算部５０へ与える。
【００３９】
読出しメモリ選択部４３は、整数部の座標Ｙｉ＿ｉ［８：０］及びＸｉ＿ｉ［９：０］に基づいて、入力画像における座標（Ｘｉ、Ｙｉ）に隣接する４画素Ｐ００，Ｐ０１、Ｐ１０及びＰ１１を読み出すべきメモリの選択及びメモリアドレスの指定を行う。すなわち、隣接４画素が記憶されているメモリ（メモリ＃０〜＃１５のいすれか）の選択及びそのアドレスの指定がなされる。例えば、隣接４画素のうちの１つであるＰ００の場合、図７に示されるようにＸ００＝Ｘｉ＿ｉ、Ｙ００＝Ｙｉ＿ｉとし、メモリの番号は算出式Ｙ００［０］×８＋Ｘ００［２：０］により、メモリアドレスは算出式Ｙ００［５：１］×８０＋Ｘ００［９：３］により、算出される。この算出式は、書込みメモリ選択部１２及び書込みメモリアドレス指定部１３における算出理由と同様の理由によるものである。
【００４０】
読出しメモリ選択部４３は、隣接４画素Ｐ００，Ｐ０１、Ｐ１０及びＰ１１の各々についてメモリ選択及びメモリアドレス指定を行う。つまり、読出しメモリ選択部４３は、隣接４画素Ｐ００，Ｐ０１、Ｐ１０及びＰ１１の各々について、メモリ番号を表す読出しメモリ選択信号及びそのメモリのアドレスを表す読出しメモリアドレス信号を画像記憶メモリ３０へ与える。
【００４１】
画像記憶メモリ３０は、隣接４画素Ｐ００，Ｐ０１、Ｐ１０及びＰ１１の各々について、読出しメモリ選択部４３からの読出しメモリ選択信号が表すメモリ番号のメモリ（メモリ＃０〜＃１５のいすれか）における、読出しメモリアドレス信号が表すメモリアドレスに記憶されている画素データを取り出して補間演算部５０へ与える。
【００４２】
補間演算部５０は、回転演算部４２からの小数部の座標Ｙｉ＿ｆ及びＸｉ＿ｆを用いて上述した式２により補間画素データＱを算出する。補間演算部５０は、補間画素データＱを画像表示装置２００へ与える。
【００４３】
図８は画像補間処理装置１００における処理を模式的に表した図である。なお、メモリ書込み制御部１０及びメモリ読出し制御部４０は図示されていない。
【００４４】
画像補間処理装置１００に入力された入力画像は、画素データ保持部２０に一時的に記憶される。入力画像の画素データＰＸは矢印Ｓ１に示される如く、水平ライン方法に沿って順次、画素データ保持部２０に入力される。このとき、画素データ保持部２０は２画素分の画素データを同時に記憶する。画素データ保持部２０は例えば２画素×４＝８画素分の画素データを一時的に記憶できる。画素データは、ピクセルクロック周波数の１／２のタイミング（ピクセルクロック２周期に１度のタイミング）に同期して画素データ保持部２０へ記憶される。つまり、画素データ保持部２０への画素データの記憶速度は、画像記憶メモリ３０への書込み速度よりも遅く設定されている。ここで、ピクセルクロックとは通常、1画素データに処理に対応するクロックであり、一般的に知られている意味で用いている。
【００４５】
画像記憶メモリ３０へは、画素データ保持部２０からの２画素分の画素データ（例えばメモリ＃３及び＃１１に対応する画素データ）が順次、記憶される。画素データは、メモリ＃０及び＃８、メモリ＃１及び＃９、・・・、メモリ＃７及び＃１５、の順に記憶され、一巡後、再び、メモリ＃０及び＃８から記憶される。画素データは、ピクセルクロックに同期して画像記憶メモリ３０へ記憶される。
【００４６】
ただし、画像記憶メモリ３０は、記憶（書込み）対象のメモリと読出し対象のメモリが競合したときは、読出しを優先させ、書込みは行わない。この場合、書込みを見合わせた画素データは画素データ保持部２０に保持され、競合が解消した時点で、画像記憶メモリ３０に書き込まれる。例えば、読出し対象のメモリがメモリ＃２、＃３、＃１０及び＃１１である場合に、メモリ＃２に書き込むべき画素データがあっても、画素データ保持部２０に保持され、例えば、読出し対象のメモリがメモリ＃３、＃４、＃１１及び＃１２となった場合に、メモリ＃２に書き込まれる。
【００４７】
画像記憶メモリ３０に記憶されている画素データは４画素分同時に読み出され、補間演算部５０に供給される。４画素分の画素データとは、出力画像の画素データの座標（Ｘｏ，Ｙｏ）に対応する入力画像の画素データの座標（Ｘｉ，Ｙｉ）に隣接する４画素、すなわち、図５に示されるＰ００，Ｐ０１、Ｐ１０及びＰ１１である。隣接４画素は、例えばメモリ＃４、＃５、＃１２及び＃１３に個別に記憶されているので、メモリ＃０〜＃１５の各々がシングルポートメモリであっても同時に読み出すことができる。画素データは、ピクセルクロックに同期して画像記憶メモリ３０から読み出される。
【００４８】
補間演算部５０は、画像記憶メモリ３０からの隣接４画素に基づいて補間画素データＱを生成し出力する。画像表示装置２００は、補間演算部５０からの補間画素データＱ、メモリ読出し制御部４０からの水平及び垂直同期信号（図示せず）に基づいて、矢印Ｔ１の方向に沿って出力画像を表示する。
【００４９】
図９はメモリ書込み制御部１０による書込み処理ルーチンを表すフローチャートである。この書込み処理ルーチンはピクセルクロックに同期して実行される。
【００５０】
先ず、入力フレームカウンタ１１は、入力フレームにおける画像データの座標をカウントして垂直カウント値及び水平カウント値を得る（ステップＳ１０１）。書込みメモリ選択部１２は、垂直カウント値及び水平カウント値に基づいて、画素データを書き込むべきメモリ（メモリ＃０〜＃１５のいずれか）を選択する（ステップＳ１０２）。書込みメモリアドレス指定部１３は、垂直カウント値及び水平カウント値に基づいて、画素データを書き込むべきメモリアドレスを指定する（ステップＳ１０２）。
【００５１】
画像記憶メモリ３０は、選択されたメモリが読み出し対象のメモリである場合には、書込みと読出しとが競合している旨の書込み受付可否信号を画素データ保持部２０へ与える。一方、選択されたメモリが読み出し対象ではない場合には、書込み可能である旨の書込み受付可否信号を画素データ保持部２０へ与える。画素データ保持部２０は書込み受付可否信号に応じて書込みと読出しとが競合しているか否かを判別する（ステップＳ１０３）。
【００５２】
画素データ保持部２０は、画像記憶メモリ３０からの書込み受付可否信号に基づいて競合していると判別した場合、画素データを画像記憶メモリ３０へ供給せずに書込み処理を終了する。一方、競合していないと判別した場合、画素データ保持部２０は画素データを画像記憶メモリ３０へ与え、画像記憶メモリ３０は与えられた画素データを記憶する（ステップＳ１０４）。
【００５３】
図１０は補間画素データ生成処理ルーチンを表すフローチャートである。この読出し処理ルーチンはピクセルクロックに同期して実行される。補間画素データ生成処理は、画像記憶メモリ３０、メモリ読出し制御部４０及び補間演算部５０によって実行される。
【００５４】
先ず、出力フレームカウンタ４１は、出力フレームにおける画像データの座標（Ｘｏ，Ｙｏ）をカウントして垂直カウント値及び水平カウント値を得る（ステップＳ２０１）。回転演算部４２は、垂直カウント値、水平カウント値及び予め設定された補正角度θに基づいて回転演算を行い、入力画像における画像データの座標（Ｘｉ，Ｙｉ）を算出する（ステップＳ２０２）。
【００５５】
読出しメモリ選択部４３は、座標（Ｘｉ，Ｙｉ）の整数部の座標Ｘｉ＿ｉ及びＹｉ＿ｉに基づいて、隣接４画素の各々について画素データを読み出すべきメモリ（メモリ＃０〜＃１５のいずれか）を選択する（ステップＳ２０３）。また、読出しメモリ選択部４３は、座標Ｘｉ＿ｉ及びＹｉ＿ｉに基づいて、隣接４画素の各々について画素データを読み出すべきメモリアドレスを指定する（ステップＳ２０３）。
【００５６】
画像記憶メモリ３０は、隣接４画素の画素データを、選択されたメモリにおける指定されたメモリアドレスから同時に読み出して（ステップＳ２０４）、補間演算部５０へ与える。補間演算部５０は隣接４画素の画素データに基づいて補間画素データＱを生成し出力する（ステップＳ２０５）。上記した書込み処理と補間画素データ生成処理とは並行して実行される。
【００５７】
図１１はメモリ番号を示す書込みメモリ選択信号及び読出しメモリ選択信号などをピクセルクロックと共に表すタイムチャートである。図１２及び図１３は書込み又は読出しの対象となるメモリ番号を模式的に表した図である。以下、図１１〜図１３を参照しつつ、画像補間処理装置１００の動作について説明する。
【００５８】
書込みメモリ選択信号は、現在、画素データ保持部２０に記憶されている画素データをメモリ＃０〜＃１５のいずれに記憶すべきかを表す信号であり、書込みメモリ選択部１２から画素データ保持部２０及び画像記憶メモリ３０へ供給される。２画素同時に書き込むので、１度に供給されるメモリ番号は例えば＃４と＃１２などである。
【００５９】
書込みデータ有無信号は、画素データ保持部２０における画素データの有無を表す信号であり、画素データ保持部２０から画像記憶メモリ３０へ供給される。画素データ保持部２０に画素データが有る場合にはハイレベル、無い場合にはローレベルとなる。
【００６０】
書込み受付可否信号は、画像記憶メモリ３０が書込みを受け付けるか否かを表す信号であり、画像記憶メモリ３０から画素データ保持部２０へ供給される。書込みデータ有無信号がローレベルの場合及び書込みと読出しとが競合している場合にはローレベルとなり、書込みを受け付けない。書込みデータ有無信号がハイレベルであり且つ書込みと読出しとが競合していない場合にはハイレベルとなり、書込みを受け付ける。
【００６１】
読出しメモリ選択信号は、画像記憶メモリ３０に記憶されている画素データをメモリ＃０〜＃１５のいずれから読み出すべきかを表す信号であり、メモリ読出し制御部４０から画像記憶メモリ３０へ供給される。４画素同時に読み出すので、１度に供給されるメモリ番号は例えば＃０、＃１、＃８及び＃９などである。読出しメモリ選択信号は、隣接４画素Ｐ００、Ｐ０１、Ｐ１０及びＰ１１の各々について供給される。
【００６２】
読出し要求信号は、出力フレームカウンタ４１が入力フレームカウンタ１１からの出力開始トリガに応じて画像の読出しを画像記憶メモリ３０に対して要求する信号である。読出しを要求する場合にハイレベルとなる。上記した各信号はピクセルクロックに同期して発せられる。ここでは便宜上、図１１に示されるように、ピクセルクロックの１周期にＣ１〜Ｃ１４の記号を付し、以下、クロックＣ１〜Ｃ１４と称する。
【００６３】
クロックＣ１のとき、書込みデータ有無信号はハイレベルであり、画素データ保持部２０には画像記憶メモリ３０に書込むべき画素データが存在する。このとき、書込みメモリ選択信号は＃４及び＃１２であり、メモリ＃４及び＃１２へ画素データを書き込むべきことを表している。一方、読出しメモリ選択信号は＃０、＃１、＃８及び＃９であるので、画素データを書き込むべきメモリと読み出すべきメモリとが競合していない。書込み受付可否信号はハイレベルとなり、画像記憶メモリ３０は書込みを受け付け、画素データをメモリ＃４及び＃１２へ記憶する。一方、メモリ＃０、＃１、＃８及び＃９からは同時に画素データが読み出される。図１２の（ａ）に示される如く、実線で囲まれたメモリが読出し対象のメモリであり、点線で囲まれた部分が書込み対象のメモリである。このようにクロックＣ１では書込みと読出しとを同時に実行できる。
【００６４】
クロックＣ２のとき、書込みメモリ選択信号はメモリ番号を指示していない。これは、画素データ保持部２０に画素データが記憶されるのはピクセルクロック２周期に一度であることによる。このとき、画像記憶メモリ３０には画素データが書き込まれない。一方、メモリ＃１、＃２、＃９及び＃１０からは同時に画素データが読み出される。
【００６５】
書込みメモリ選択信号は、入力画像の水平ラインに沿って、クロックＣ３でメモリ＃５及び＃１３、クロックＣ５でメモリ＃６及び＃１４、クロックＣ７でメモリ＃７及び＃１５へ画像データを書き込むべき旨を表す。一方、読出しメモリ選択信号は、読出しメモリ選択部４３による算出結果に基づいて、クロックＣ３でメモリ＃２、＃３、＃１０及び＃１１、クロックＣ４でメモリ＃３、＃４、＃１１及び＃１２、・・・、クロックＣ７でメモリ＃６、＃７、＃１４及び＃１５から画像データを読み出すべき旨を表す。クロックＣ３のときの書込み対象のメモリ及び読出し対象メモリは図１２（ｂ）に、クロックＣ７のときの書込み対象のメモリ及び読出し対象メモリは図１２（ｃ）に、それぞれ表される。クロックＣ１からクロックＣ６までは書込みと読出しとを同時に実行できる。
【００６６】
クロックＣ７のとき、書込み対象のメモリはメモリ＃７及び＃１５であり、読出し対象メモリはメモリ＃６、＃７、＃１４及び＃１５であるので、メモリ＃７及び＃１５が競合する。このとき、書込み受付可否信号はローレベルとなり、画像記憶メモリ３０は書込みを受け付けない。クロックＣ７において、メモリ＃７及び＃１５へ書き込むべきであった画素データは、画素データ保持部２０に一時的に保持される。メモリ＃６、＃７、＃１４及び＃１５からはクロックＣ７において画素データが読み出される。
【００６７】
クロックＣ８のとき、画素データ保持部２０にはメモリ＃７及び＃１５へ書き込むべき画素データが保持されているので、書込みメモリ選択信号は＃７及び＃１５を示す。一方、読出し対象メモリはメモリ＃７、＃０、＃１５及び＃８を示しているので、クロックＣ８の時点においても、メモリ＃７及び＃１５が競合する。このとき、書込み受付可否信号はローレベルとなり、画像記憶メモリ３０は書込みを受け付けない。メモリ＃７及び＃１５へ書き込むべき画素データは、画素データ保持部２０に一時的に保持されたままである。メモリ＃７、＃０、＃１５及び＃８からは画素データが読み出される。クロックＣ８のときの書込み対象のメモリ及び読出し対象メモリは図１２（ｄ）に表される。
【００６８】
クロックＣ９のときも、書込みメモリ選択信号は＃７及び＃１５を示している。一方、読出し対象メモリはメモリ＃０、＃１、＃８及び＃９を示しているので、クロックＣ９の時点においては、メモリ＃７及び＃１５の競合が解消されている。このとき、メモリ＃７及び＃１５に画素データ保持部２０からの画素データが記憶される。一方、画素データ保持部２０にはメモリ＃０及び＃８に記憶すべき画素データが保持されている。メモリ＃０、＃１、＃８及び＃９からは画素データが読み出される。クロックＣ９のときの書込み対象のメモリ及び読出し対象メモリは図１２（ｅ）に表される。
【００６９】
クロックＣ１０のとき、書込みメモリ選択信号は＃０及び＃８を示している。一方、読出し対象メモリはメモリ＃１、＃２、＃９及び＃１０を示しているので、書込みと読出しとの競合は生じず、書込みと読出しとを同時に実行できる。クロックＣ１１以降も同様である。クロックＣ１０のときの書込み対象のメモリ及び読出し対象メモリは図１３（ａ）に、クロックＣ１１のときの書込み対象のメモリ及び読出し対象メモリは図１３（ｂ）に、それぞれ表される。
【００７０】
画像記憶メモリ３０への画素データの書込みは入力画像の水平ラインに沿ってメモリ＃０、＃１、・・・、＃７、＃０、＃１、・・・の順に実行されるが、画像記憶メモリ３０からの画素データの読出しは必ずしもそのような順番には実行されない。画素データを読出すべきメモリは、読出しメモリ選択部４３によって垂直及び水平座標の整数部Ｙｉ＿ｉ及びＸｉ＿ｉに基づいて決定されるからである。例えば、クロックＣ１１のときに画像データがメモリ＃２、＃３、＃１０及び＃１１から読み出され、直後のクロックＣ１２のときにもメモリ＃２、＃３、＃１０及び＃１１から読み出される場合がある。クロックＣ１１のときの書込み対象のメモリ及び読出し対象メモリは図１３（ｂ）に、クロックＣ１２のときの書込み対象のメモリ及び読出し対象メモリは図１３（ｃ）に、それぞれ表される。このような場合でも、問題なく隣接４画素の画素データを同時に読み出すことができる。
【００７１】
クロックＣ１３のときに画像データがメモリ＃３、＃４、＃１１及び＃１２から読み出され、直後のクロックＣ１４のときにメモリ＃１２、＃１３、＃４及び＃５から読み出される場合がある。読出しメモリ選択部４３による座標算出の結果、読出し対象の隣接４画素の座標が、直前の隣接４画素の座標から垂直方向に１ライン分シフトする場合があるからである。クロックＣ１３のときの書込み対象のメモリ及び読出し対象メモリは図１３（ｄ）に、クロックＣ１４のときの書込み対象のメモリ及び読出し対象メモリは図１３（ｅ）に、それぞれ表される。このような場合でも、問題なく隣接４画素の画素データを同時に読み出すことができる。
【００７２】
上記したように本実施例による画像補間処理装置によれば、画素データを保持するためのメモリとしてシングルポートメモリを用いた場合においても、書込みと読出しとを並行して実行できるので、画像補正処理を正常に実行することができる。また、書込みと読み出しとをピクセルクロックに同期して実行できるので、書込み及び読出し用のクロック周波数を高速化する必要がなく、消費電力を抑えることができる。更に、メモリを複数個に分割しているので、メモリ毎の動作率が低下し、消費電力を低減できる。また、デュアルポートメモリを用いる必要がないため、トランジスタのゲート規模が小さく済み、その結果、低コストでチップを製造できる。このように本実施例による画像補間処理装置によれば、低コスト且つ低消費電力で正常に画像補間処理をすることができる。
【００７３】
本実施例は、画素データがＹＵＶ形式４：４：４若しくはＲＧＢ形式又はモノクロ（白黒）形式を前提としたものであるが、輝度Ｙに対して、色差ＵＶの解像度が２分の１であるＹＵＶ形式４：２：２にも適用可能である。ＹＵＶ形式４：２：２の場合、輝度Ｙに対しては、本実施例と同様、図２に示される画素データの番号と図３に示されるメモリ番号とが対応するように画素データを記憶する。一方、色差ＵＶに対しては、図１４に示される画素データの番号と図３に示されるメモリ番号とが対応するように画素データを記憶する。図１４では、水平方向に２座標に対して１つの画素データが対応付けられている。色差ＵＶの解像度は輝度Ｙの解像度の半分だからである。
【００７４】
本実施例は、画像記憶メモリを水平方向に８分割、垂直方向に２分割した例である。これは、入力画像の回転角度が水平方向に対して例えば５度程度の場合に好適な分割例であり、画像記憶メモリの分割はこれに限られない。例えば、入力画像の回転角度が９０度に近い場合に対応させて、水平方向に２分割、垂直方向に８分割するようにしても良い。また、様々な回転角度に対応できるように水平方向に２×ｎ分割（ｎは２以上の整数）、垂直方向に２×ｍ分割（ｍは２以上の整数）しても良い。このように画像記憶メモリの分割数を偶数個にすると様々な計算を２進数で実施する関係上、便利である。
【００７５】
ただし、バイリニア法による画像補間処理を行う際に隣接４画素を同時に読み出す場合、書込みと読出しが競合しないようにするには、画像記憶メモリは最低６個のシングルポートメモリからなれば良い。隣接４画素を同時に読み出すためのメモリ４個及び２つの画素データを書き込むためのメモリ２個で合わせて６個あれば足りるからである。この場合、例えば、奇数ライン用のメモリ及び偶数ライン用のメモリとして３個ずつ備えれば良い。この場合、具体的には図１５に示す如く画像記憶メモリ３０は奇数ライン用のメモリ＃０〜＃２及び偶数ライン用のメモリ＃３〜＃５からなる。
【００７６】
本実施例は、メモリ＃０〜＃１５の各々が６４水平ライン分の画素データを記憶できるとした例である。これも、入力画像の回転角度が水平方向に対して例えば５度程度の場合に好適な分割例であり、記憶可能な画素データの水平ライン数はこれに限られない。例えば、回転角度が５度よりも小さければ６４水平ラインよりも少なくて良いし、回転角度が５度よりも大きければ６４水平ラインよりも大きくすれば効果的である。
【００７７】
本実施例は、画素データ保持部２０が記憶可能な画素データ数を８個とした例である。これも、入力画像の回転角度が水平方向に対して例えば５度程度の場合に好適な分割例であり、記憶可能な画素データ数は、これに限られない。例えば、回転角度が５度よりも小さければ、画素データ読み出し処理における水平方向の移動速度が比較的速くなり、書込みと読出しとの競合発生から解消までの時間が短くなるので、画素データ保持部２０が記憶可能な画素データ数は８個より少なくて良い。
【００７８】
本実施例は、バイリニア法による画像補間処理に対応させるために４つの画素データを同時に読み出したものであるが、他の画像補間処理に対応させるために４つ以上の画素データを同時に読み出しても良い。
【００７９】
本実施例は、入力画像に角度補正（回転）処理を施す場合の例であるが、入力画像を左右反転させる処理にも適用できる。この場合、画素データのメモリ＃０〜＃１５への書込み順を逆にすることにより容易に実現できる。また、画素データの読出し順を逆にすることによっても実現できる。また、これらの処理は動画像又は静止画像のいずれにも適用できる。
【００８０】
画像補間処理装置は例えば自動車のバックモニタへ適用されるものである。この場合、ビデオカメラで自動車の後方を撮像して得られた入力画像に対して例えば５度前後の範囲で回転処理を施し、当該回転処理によって得られた補間画像データに基づいて車内の表示画面に出力画像を表示する。これにより、例えば後方撮像用のビデオカメラが路面に対して傾いている場合でも表示画面には路面と平行になった出力画像を表示することができる。本実施例のように書込みと読出しとが競合した場合に読み出しを優先すれば、出力が滞ってモニタの動画像が停止したり表示画面上の一部に欠けが生じたりすることを防ぐことができ、出力画像をリアルタイムに表示画面へ出力できる。なお、画像補間処理装置の適用はこれに限られず、種々の用途に適用可能である。
【図面の簡単な説明】
【００８１】
【図１】画像補間処理装置を表すブロック図である。
【図２】入力画像の画素データの配列を表す図である。
【図３】メモリ＃０〜＃１５と図２に示される画素データの番号との対応を表す図である。
【図４】角度補正処理を行う場合の入力画像及び出力画像を表す図である。
【図５】出力画像の座標に対応する入力画像の座標及びこれに隣接する４つの画素データの位置関係を表す図である。
【図６】メモリ書込み制御部を詳細に表したブロック図である。
【図７】メモリ読出し制御部を詳細に表したブロック図である。
【図８】画像補間処理装置における処理を模式的に表した図である。
【図９】書込み処理ルーチンを表すフローチャートである。
【図１０】補間画素データ生成処理ルーチンを表すフローチャートである。
【図１１】メモリ番号を示す書込みメモリ選択信号及び読出しメモリ選択信号などをピクセルクロックと共に表すタイムチャートである。
【図１２】書込み又は読出しの対象となるメモリ番号を模式的に表した図である。
【図１３】書込み又は読出しの対象となるメモリ番号を模式的に表した図である。
【図１４】入力画像の画素データの別の配列を表す図である。
【図１５】３個の奇数ライン用メモリ及び３個の偶数ライン用メモリからなる画像記憶メモリを表す図である。
【符号の説明】
【００８２】
１００  画像補間処理装置
１０  メモリ書込み制御部
１１  入力フレームカウンタ
１２  書込みメモリ選択部
１３  書込みメモリアドレス指定部
２０  画像ＦＩＦＯ
３０  画像記憶メモリ
４０  メモリ読出し制御部
４１  出力フレームカウンタ
４２  回転演算部
４３  読出しメモリ選択部
５０  補間演算部
＃０〜＃１５  メモリ
【図１】
2010081024.tif 000005
【図２】
2010081024.tif 000006
【図３】
2010081024.tif 000007
【図４】
2010081024.tif 000008
【図５】
2010081024.tif 000009
【図６】
2010081024.tif 000010
【図７】
2010081024.tif 000011
【図８】
2010081024.tif 000012
【図９】
2010081024.tif 000013
【図１０】
2010081024.tif 000014
【図１１】
2010081024.tif 000015
【図１２】
2010081024.tif 000016
【図１３】
2010081024.tif 000017
【図１４】
2010081024.tif 000018
【図１５】
2010081024.tif 000019