(57)【要約】【課題】Ｗ−ＣＳＰにおいて、絶縁樹脂を塗布した後の半導体ウエハーの反りを防止することで薄型、小型化された半導体装置を提供する。  絶縁樹脂からのアウトガスの発生量が少ない半導体装置を提供する。【解決手段】  半導体基板１上に形成された絶縁層１２と、この絶縁層１２上に形成されたインダクター１３と、このインダクター１３を被覆する樹脂封止層１４とを備えてなり、前記インダクター１３が形成されていない領域の絶縁層１２の少なくとも一部が除去されている。【選択図】図１
2010186969.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
該半導体基板上に形成された絶縁層と、
該絶縁層上に形成された配線層と、
該配線層を被覆する樹脂封止層と、を備え、
前記配線層が形成されていない領域の前記絶縁層の少なくとも一部が除去されていることを特徴とする半導体装置。
【請求項２】
前記絶縁層の形成パターンは前記配線層の形成パターンと略同一形状であることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記配線層は、複数回周回されて形成された配線からなるインダクターであることを特徴とする請求項１または請求項２記載の半導体装置。
【請求項４】
半導体基板上に絶縁層と配線層とが順次積層され、樹脂封止層で各々にパッケージングされてなる半導体装置を複数個、半導体ウエハー上に一括形成した後、該半導体ウエハーを前記半導体装置毎に分断し、個片化する半導体装置の製造方法であって、
少なくとも一部が除去されてなる絶縁層を前記半導体ウエハー上にフォトリソグラフィーによってパターン形成する工程と、
該絶縁層上に配線層を形成する工程と、
該配線層を被覆する樹脂封止層を形成する工程と、を有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板上に集積回路が形成されてパッケージングされる半導体装置とその製造方法とに関する。
【背景技術】
【０００２】
近年、各種の携帯型電子機器の普及が著しい。このような電子機器においては、携帯性の向上や高機能化が強く求められる技術傾向にあることから、電子機器に実装される半導体装置においても、一層の小型、軽量、薄型化が要望されている。このような要望に対応するための半導体装置のパッケージ構造（封止構造）として、集積回路が形成された半導体基板（半導体チップ）の寸法とパッケージの外形寸法とをほぼ等しくすることができるチップサイズパッケージ（Chip Size Package、以下、ＣＳＰと略記する）が知られている。
【０００３】
中でも、ウエハーレベル−チップサイズパッケージ（Wafer Level-CSP、以下、Ｗ−ＣＳＰと略記する）が注目されている。このＷ−ＣＳＰは、再配線技術を利用したものであり、ウエハー状態のままの半導体基板に集積回路を形成、パッケージングした後に、チップ化した超小型のデバイスである。
【０００４】
Ｗ−ＣＳＰの製造工程においては、半導体ウエハーの略全面に封止材料としての絶縁樹脂を塗布するが、半導体ウエハーと絶縁樹脂との線膨張係数は大きく異なるので、絶縁樹脂の硬化時の収縮に半導体ウエハーが引っ張られ、反りが発生する。この現象は特に半導体ウエハーを薄型化すると顕著であり、ウエハーが割れる他、搬送テーブルやダイシングテープへの貼着が行い難くなる、高精細のダイシングが行い難い等の問題があった。
【０００５】
この問題を解決する方法として、半導体ウエハーからＷ−ＣＳＰを切り出す際のダイシングライン上の絶縁樹脂を除去し、各チップ間の絶縁樹脂に切れ込み部を形成することで、半導体ウエハーにかかる応力を緩和する方法が特許文献１に開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００３−２１８１４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところが、上記の方法では、ダイシング工程に先立って、半導体ウエハーに切れ込み部を形成するための新たな工程が必要となり、製造工程数が増え、製造コストが増加するという問題があった。
加えて、上記の構造では、Ｗ−ＣＳＰの総体積中における絶縁樹脂の占める割合が高く、これを密封状態で実装すると、絶縁樹脂中からアウトガスが発生し、他の電装部品に悪影響を与えるという問題があった。
本発明は、上記の課題を解決するためになされたものであって、Ｗ−ＣＳＰを製造する際の半導体ウエハーの反りを防止すると共に、絶縁樹脂からのアウトガスの発生を極力低減したＷ−ＣＳＰのパッケージ構造とその製造方法とを提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記の目的を達成するために、本発明の半導体装置は、半導体基板と、該半導体基板上に形成された絶縁層と、該絶縁層上に形成された配線層と、該配線層を被覆する樹脂封止層とを備え、前記配線層が形成されていない領域の前記絶縁層の少なくとも一部が除去されていることを特徴とする。
【０００９】
本発明に係る半導体装置では、配線層が形成されていない領域の少なくとも一部の絶縁層が除去されており、この除去部分によって絶縁層の硬化時の収縮で発生する応力を緩和して、半導体ウエハーに反りが発生するのを防止することができる。
本発明に係る半導体装置では、半導体ウエハーの各チップ間のダイシングラインではなく、半導体装置の素子形成領域内の絶縁層を除去していることで、より小さな領域内での応力緩和ができる。
また、本発明に係る半導体装置では、絶縁層の一部が除去されているために、半導体装置の総体積中における絶縁層の占める割合が従来品に比べて小さくなるので、樹脂から発生するアウトガスの総量が減り、半導体装置を密閉状態で実装した際にも他の電装部品へのアウトガスの影響を低減することができる。
【００１０】
本発明の半導体装置は、絶縁層の形成パターンは前記配線層の形成パターンと略同一形状であることが好ましい。
本発明に係る半導体装置では、絶縁層の総量を最小限にすることができ、半導体ウエハーの反りとアウトガスの発生をより一層、緩和できる。
【００１１】
また、本発明の半導体装置は、配線層は、複数回周回されて形成された配線からなるインダクターであることが好ましい。
本発明に係る半導体装置では、誘電率の高い絶縁樹脂量が少なくなることで、その寄生容量が減って自己共振周波数が高められる。よって、インダクターとしての特性が上がり、利用周波数領域の広いインダクターとすることができる。
【００１２】
本発明の半導体装置の製造方法は、半導体基板上に絶縁層と配線層とが順次積層され、樹脂封止層で各々にパッケージングされてなる半導体装置を複数個、半導体ウエハー上に一括形成した後、該半導体ウエハーを前記半導体装置毎に分断し、個片化する半導体装置の製造方法であって、少なくとも一部が除去されてなる絶縁層を前記半導体ウエハー上にフォトリソグラフィーによってパターン形成する工程と、該絶縁層上に配線層を形成する工程と、該配線層を被覆する樹脂封止層を形成する工程と、を有することを特徴とする。
【００１３】
本発明に係る半導体装置の製造方法では、少なくとも一部が除去されている絶縁層を半導体ウエハー上に形成するので、絶縁層となる樹脂が硬化時に収縮して、半導体ウエハーと絶縁層との間に応力が発生しても、この除去部分によって応力を緩和して歪が発生することがない。半導体ウエハーに反りが発生しないので、各製造工程中での取り扱い性が良くなる。特に半導体ウエハーを薄型化しても反りや割れが発生することがなく、精細度のダイシングができ、小型化、薄型化された半導体装置を高い歩留りで製造できる。
また、絶縁層をフォトリソグラフィーによってパターン形成するので、従来の絶縁層形成工程におけるマスキングパターンを変更するだけでよく、製造装置および製造工程に大きな変更を加えることなく、所望の半導体装置を製造できる。
また、本発明に係る製造方法でインダクターを製造した場合には、誘電率の高い絶縁樹脂の総容積が小さくなるので、寄生容量が減る。よって、自己共振周波数が高められた利用周波数領域の広いインダクターが得られる。
【図面の簡単な説明】
【００１４】
【図１】本発明に係る半導体装置の第１の実施形態の概略平面図。
【図２】図１に示した第1の実施形態のＸ−Ｘ線矢視における概略断面図。
【図３】本発明に係る半導体装置の第２の実施形態の概略平面図。
【図４】図３に示した第２の実施形態のＹ−Ｙ線矢視における概略断面図。
【図５】本発明に係る半導体装置の実装の一形態を示す概略断面図。
【図６】本発明に係る半導体装置の他の実施の一形態を示す概略断面図。
【図７】本発明の半導体装置の製造方法の一例を工程順に示す模式断面図。
【発明を実施するための形態】
【００１５】
（半導体装置の第１実施形態）
本発明の半導体装置１の第１実施形態について、図面を参照して説明する。図１は本実施形態に係る半導体装置１の概略平面図であり、図２は図１のＸ―Ｘ線矢視における断面図である。
本実施形態に係る半導体装置１は、図１および図２に示すように、シリコン基板（半導体基板）１１と、このシリコン基板１１の一方の面１１ａに形成された絶縁層１２と、この絶縁層１２上に形成された矩形のスパイラル状のインダクター（配線層）１３と、このインダクター１３を封止する樹脂封止層１４とを備えている。
【００１６】
絶縁層１２とインダクター１３と樹脂封止層１４とは、略同一形状にパターニングされている。すなわち、インダクター１３が形成されていない領域の絶縁層１２は除去されており、樹脂封止層１４はインダクター１３の配線部分のみを被覆しており、配線間は被覆していない。これにより、インダクター１３の配線間には溝部１５が形成されている。
【００１７】
インダクター１３は、所定の幅、間隔及び巻き数でスパイラル状に形成されている。インダクター１３の始端部（インダクター１３の周回外側の端部）１３ａには入力側配線２１が一体形成されている。インダクター１３の終端部１３ｂ（インダクター１３の周回中心側に配された端部）には、絶縁層１２の厚み方向に貫通するスルーホール（貫通孔）２２が形成されている。この貫通孔２２の内部には、インダクター１３の終端部１３ｂと電気的に接続された導電部２３が設けられており、シリコン基板１１の一方の面１１ａに設けられた引き出し配線２４と電気的に接続されている。
【００１８】
絶縁層１２および樹脂封止層１４を形成するための形成材料としては、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、アクリル樹脂、フェノール樹脂、ＢＣＢ（benzocyclobutene）、ＰＢＯ（polybenzoxazole）等やシリコン酸化物の無機材料等、絶縁性を有する材料であれば良い。
【００１９】
インダクター１３の形成材料としては、金（Ａｕ）、銅（Ｃｕ）、銀（Ａｇ）、チタン（Ｔｉ）、タングステン（Ｗ）、チタンタングステン（ＴｉＷ）、窒化チタン（ＴｉＮ）、ニッケル（Ｎｉ）、ニッケルバナジウム（ＮｉＶ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、パラジウム（Ｐｄ）等が挙げられる。  
【００２０】
次に上記半導体装置１の作用および効果を説明する。
本実施形態に係る半導体装置１にあっては、絶縁層１２を除去してインダクター１３の配線間に溝部１５が形成されている。これにより、絶縁層１２の形成時の収縮で発生する応力を緩和するので、半導体基板１１に歪が発生しない。
特に、溝部１５をインダクター１３のほぼ全面に亙って、各配線間に形成することで、インダクター１３領域内における小さな歪をも防ぐことができる。よって、半導体基板１１を薄くした際にも基板に反りが発生することがなく、より小型化、薄型化できる。
【００２１】
また、溝部１５を形成することで、半導体装置１の総体積中における絶縁層１２および樹脂封止層１４を構成する樹脂の占める割合が従来品に比べて小さくなるので、樹脂から発生するアウトガスの総量が減り、半導体装置１を密閉状態で実装した際にも、他の実装部品へのアウトガスの影響を低減することができる。
【００２２】
加えて、絶縁層１２および樹脂封止層１４の総体積を小さくすると、誘電率の高い絶縁樹脂量が少なくなるので、配線間の寄生容量も小さくなる。これにより、インダクターとしての特性を現すパラメーターとしてのＱ値（インダクタンスと抵抗値との比）が上がり、自己共振周波数が増加し、利用周波数領域の広いインダクターが得られる。
【００２３】
なお、本発明の技術範囲は上記の第１実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
本実施形態の半導体装置１においては、絶縁層１２と樹脂封止層１４とが共に、インダクター１３と略同一形状にパターニングされたものであるが、本発明の半導体装置１はこれに限定されるものではなく、シリコン基板１に反りを与えず、かつアウトガスを多量に発生しない範囲内で絶縁層１２の少なくとも一部が除去されていればよい。
また、樹脂封止層１４についても同様に、少なくともインダクター１３の表面を被覆していればよく、本発明の効果を減じない範囲内で半導体装置１の他の領域を被覆していてもよい。
【００２４】
また、本実施形態の半導体装置１はインダクターであるが、本発明はこれに限定されるものではなく、他の回路素子、例えば櫛歯状の電極の配線からなる薄膜ＳＡＷ（Surface Acoustic Wave）フィルターなどであってもよい。
さらに、本実施形態の半導体装置１は、他の回路素子類が形成されていないベアウエハー上にインダクターを直接、形成してなるものであるが、本発明に係る半導体装置はこれに限定されるものではなく、絶縁層１２の下側面に各種の半導体素子、ＩＣ、誘導素子類等が形成されてなるものであってもよい。その場合には、この回路素子を被覆するようにパッシベーション膜が形成されている。パッシベーション膜は、厚さ０．１〜０．５μｍのＳｉＮ、ＳｉＯ２等からなる絶縁膜であり、例えばＬＰ−ＣＶＤ法等で形成できる。
【００２５】
（半導体装置の第２実施形態）
次に、本発明に係る第２実施形態について、図３および図４を参照して説明する。なお、以下に説明する実施形態において、上述した第１実施形態に係る半導体装置１と構成を共通とする箇所には同一符号を付して説明を省略する。図３は第２実施形態に係る半導体装置５０の概略平面図であり、図４は図３のＹ―Ｙ線矢視における断面図である。
本実施形態の半導体装置５０が上述の第１実施形態の半導体装置１と異なる点は、インダクター１３の終端部１３ｂをワイヤーボンディング２５によって外部端子２６に接続したところである。ワイヤーボンディング２５を用いることにより、半導体装置５０をより多様な電子部品に接続することができる。例えば、外部端子２６がセラミックス基板、ガラスエポキシ基板上に形成された場合やフレキシブル基板上に形成されている場合である。
【００２６】
（半導体装置の第１の実装の形態）
次に、本発明に係る半導体装置７０の実装形態の一例について図５を参照して説明する。本実施形態においても、上述の各実施形態に係る半導体装置と構成を共通とする箇所には同一符号を付けて、説明を省略する。
半導体装置７０は、シリコン基板１１上にインダクター１３が形成された集積回路であって、インダクター１３が形成された面を上側に向けて、セラミック基板６０の凹部６０ａに載置されている。セラミック基板６０上にはＡｕ配線６３が配線されており、接着剤６１によってＳＡＷフィルター６２が実装されている。この接着剤６１はＳＡＷフィルターの共振を妨げないように、接着後も柔軟性を有するものが好ましい。
【００２７】
半導体装置６０の終端部１３ｂから引き出された電極６４とＳＡＷフィルター６２の接続電極６５ａの一方とは、ボンディングワイヤー２５で接続されている。ＳＡＷフィルター６２の他方の接続電極６５ｂはセラミック基板６０上のＡｕ配線６３にボンディングワイヤー２５で接続されている。これらのボンディングはそれぞれの電極間を接続できる範囲内で種々選択することができる。
【００２８】
セラミック基板６０は、その上面をガラス封止板６６で封止されて筐体６７として密封されている。本実施形態においては、セラミック基板６０の凹部６０ａには半導体装置７０のみを載置しているが、凹部６０ａに充分な空間がある場合には、ＳＡＷフィルター６２を半導体装置７０と共に凹部６０ａ内に収容してもよい。
【００２９】
本形態に係る半導体装置７０にあっては、インダクター１３が形成されていない領域の絶縁層１２が除去されており、かつ樹脂封止層１４もインダクター１３のみを被覆する構成となっているので、樹脂材料の存在量が小さくなり、樹脂材料から発生するアウトガスが低減される。筐体６７が密封状態になっていても、その内部のアウトガス濃度が高くなることがない。よって、ＳＡＷフィルター６２および他の配線類にアウトガスが悪影響を及ぼすことがなく、信頼性の高い電子機器を提供することができる。
【００３０】
（半導体装置の第２の実装の形態）
図６は本発明に係る半導体装置８０の第２の実装の一形態を示したものである。本実装の形態が図５に示したものと異なるところは、半導体装置８０の半導体基板１１上にＳＡＷフィルター６２を実装した点である。このようにすることで、より一層と小さな空間内に複数の素子を集積することができる。
【００３１】
（半導体装置の製造方法）
本発明に係る半導体装置１はＷ−ＣＳＰ法によって得られる。Ｗ−ＣＳＰ法は、半導体ウエハーを用意し、この表面に複数個の半導体装置をマトリックス状に区画形成した後にダイシングして、各半導体装置毎に分割するものである。
【００３２】
図７（ａ）〜（ｈ）は本発明に係る製造方法の各工程を示した概略図である。以下、図面を参照して各工程を説明する。
図７(ａ)に示したように、半導体ウエハー１００を用意する。この半導体ウエハー１００の表面に何らかの半導体回路が形成されている場合には、ＳｉＯ２またはＳｉＮ等からなるパッシベーション膜を形成する。
【００３３】
次に、図７（ｂ）に示したように、感光性を有する絶縁樹脂を半導体ウエハー１００の表面に塗布、プリキュアして薄膜化した後に、インダクター１３が形成される領域以外をフォトリソグラフィーによって除去して、溝部１５を有する絶縁層１２をパターニングする。絶縁樹脂の塗布にはラミネート法、スピンコート法などを利用できる。フォトリソグラフィーでは、使用する絶縁樹脂の種類および露光の種類によってネガ型、ポジ型を選択できるが、配線層と略同一形状のパターンを形成するマスクを用意し、これを露光して絶縁樹脂を硬化させた後に、現像液で洗浄することで、所望厚さで所望パターンを有する絶縁層１２を形成することができる。
【００３４】
図７（ｃ）に示したように、シード層１６を絶縁層１２上にスパッタリング等により形成した後、さらに、このシード層１６上にインダクター１３の引き出し配線２４となるＣｕ線(図示せず)を積層する。より具体的には、シード層１６も引き出し配線２４も共にスパッタリングによって形成し、シード層１６は膜厚５００ｎｍのＴｉＷ膜、引き出し配線２４は膜厚１μｍのＣｕ膜等とする。
【００３５】
図７（ｄ）に示したように、レジスト１７を塗布し、パターニングする。このレジスト１７はインダクター１３を形成する際のマスクであるので、絶縁層１２が除去された領域、すなわちインダクター１３を形成しない領域に形成する。レジスト１７の膜厚は、インダクター１３の配線厚よりも大きく設定し、例えばインダクター１３の配線厚を６μｍとする場合には、１０μｍ程度とする。
【００３６】
図７（ｅ）に示したように、電解めっきによりＣｕ薄膜のインダクター１３をレジストパターン間に形成する。めっきによる膜厚は、インダクターの配線厚よりも若干厚く形成しておき、後に表面をエッチングして所定厚にする。例えば７μｍの膜厚で形成した後、その表面を１μｍエッチングして、配線厚が６μｍのインダクター１３とする。
【００３７】
図７（ｆ）に示したように、レジスト１７を剥離する。
この後、図７（ｇ）に示したように、シード層１６と引き出し配線２４（図示せず）との不要部分をエッチングにより除去して、絶縁層１２上にのみ残す。
【００３８】
図７（ｈ）に示したように、封止層１４となるソルダーレジストでインダクター１３の表面を被覆する。ソルダーレジストはスピンコートによって塗布した後、プレキュアした後、露光、現像した後、キュアさせて膜厚１０μｍ程度とする。
これにより、絶縁層１２とインダクター１３と樹脂封止層１４とが、ほぼ同一形状のパターンで積層された半導体ウエハー１００が得られる。
【００３９】
この後、各インダクター１３毎に半導体ウエハー１００をダイシングすることで、図１および図２に示した第１実施形態に係る半導体装置１とすることができる。
【００４０】
本実施形態に係る製造方法では、少なくとも一部が除去されている絶縁層１２を半導体ウエハー１００上に形成するので、樹脂が硬化時に収縮して、半導体ウエハーと絶縁層との間に応力が発生しても、除去部分である溝部１５によって応力を緩和して歪が発生することがない。半導体ウエハー１００に反りが発生しないので、絶縁層１２を形成した後工程での半導体ウエハー１００の取り扱い性が良好になる。特に半導体ウエハー１００を薄型化しても反りや割れが発生することがないので、高精細のダイシングができ、小型化、薄型化された半導体装置を高い歩留りで製造できる。
【００４１】
また、絶縁層１２をフォトリソグラフィーによって形成するので、従来の絶縁層形成工程におけるマスクパターンを変更するだけでよく、製造装置や工程に大きな変更を加えることなく、所望の半導体装置を製造できる。
加えて、本実施形態に係る製造方法でインダクターを製造した場合には、誘電率の高い絶縁樹脂の総量が少なくなるので、配線間での寄生容量が減る。よって自己共振周波数が高められた利用周波数領域の広いインダクターが得られる。
【符号の説明】
【００４２】
１、５０、７０、８０…半導体装置、１１…シリコン基板、１２…絶縁層、１３…インダクター、１４…樹脂封止層、１００…半導体ウエハー
【図１】
2010186969.tif 000003
【図２】
2010186969.tif 000004
【図３】
2010186969.tif 000005
【図４】
2010186969.tif 000006
【図５】
2010186969.tif 000007
【図６】
2010186969.tif 000008
【図７】
2010186969.tif 000009