(57)【要約】【課題】アーク放電を連続して行った際の、着火不良を大幅に向上できる成膜方法、成膜装置、及び半導体装置の製造方法を提供することを目的とする。【解決手段】  第１の電極１４をカソード１２の所定位置に接触させ、前記カソード１２とアノード１３との間にアーク放電が発生したかどうかを検出する。前記検出結果に応じて、第２の電極１５を前記所定位置とは異なる位置に接触させ、前記アーク放電を発生させてプラズマを生成し、前記プラズマに含まれる導電材料を、基板５１の上方に堆積させる。成膜時の電極の着火確率を大幅に向上させることができ、ひいては、半導体装置の製造効率や製造歩留まりの改善を図ることができる。【選択図】  図１
2010248588.tif 000002
【特許請求の範囲】
【請求項１】
第１の電極をカソードの所定位置に接触させ、前記カソードとアノードとの間にアーク放電が発生したかどうかを検出し、前記検出結果に応じて、第２の電極を前記所定位置とは異なる位置に接触させ、前記アーク放電を発生させてプラズマを生成する工程と、
前記プラズマに含まれる導電材料を、基板上に堆積する工程と
を含むことを特徴とする成膜方法。
【請求項２】
第１の電極をカソードの所定位置に接触させ、前記カソードとアノードとの間を流れる第１の電流の値を検出する工程と、
前記第１の電流の値と規定値とを比較し、前記第１の電流の値が前記規定値以上であれば、前記カソードと前記アノードとの間に生成した第１のプラズマに含まれる導電材料を基板上に堆積し、前記第１の電流の値が前記規定値未満であれば、第２の電極を駆動させる工程とを有し、
前記第２の電極を駆動させる工程は、
第２の電極を前記所定位置とは異なる位置に接触させ、前記カソードと前記アノードとの間を流れる第２の電流の値を検出する工程と、
前記第２の電流の値と前記規定値とを比較し、前記第２の電流の値が前記規定値以上であれば、前記カソードと前記アノードとの間に生成した第２のプラズマに含まれる導電材料を前記基板上に堆積する工程と
を有することを特徴とする成膜方法。
【請求項３】
前記第１の電流および前記第２の電流は、前記カソードと前記アノードとの間に発生したアーク放電によって誘起されたアーク電流であることを特徴とする請求項２記載の成膜方法。
【請求項４】
前記カソードは、第１のカソードと第２のカソードとを含み、
前記第１の電極は、前記第１のカソードに接触させ、前記第２の電極は、前記第２のカソードに接触させることを特徴とする請求項１〜３のいずれか１項に記載の成膜方法。
【請求項５】
第１の成膜工程と、第２の成膜工程とを含む成膜方法であって、
前記第１の成膜工程は、
第１の電極をカソードの所定位置に接触させ、前記カソードとアノードとの間にアーク放電が発生したかどうかを検出し、前記検出結果に応じて、第２の電極を前記所定位置とは異なる位置に接触させ、前記アーク放電を発生させてプラズマを生成する工程と、
前記プラズマに含まれる導電材料を、基板上に堆積する工程と
を含み、
前記第２の成膜工程は、
第２の電極をカソードの所定位置に接触させ、前記カソードとアノードとの間にアーク放電が発生したかどうかを検出し、前記検出結果に応じて、第１の電極を前記所定位置とは異なる位置に接触させ、前記アーク放電を発生させてプラズマを生成する工程と、
前記プラズマに含まれる導電材料を、基板上に堆積する工程と
を含むことを特徴とする成膜方法。
【請求項６】
前記第２の成膜工程は、前記第１の成膜工程を複数回実行した後に実行されることを特徴とする請求項５記載の成膜方法。
【請求項７】
アノードと、
前記アノードから離間するように配置した１つのカソードと、
前記１つのカソードの異なる位置に接触するように配置した少なくとも２つの電極と
を有することを特徴とする成膜装置。
【請求項８】
基板上に絶縁膜を形成する工程と、
前記絶縁膜上に導電材料を含むマスクを形成する工程と、
前記マスク上にレジストを形成する工程と、
前記レジストに第１の開口を形成する工程と、
前記第１の開口を介して、前記マスクに第２の開口を形成する工程と、
前記第２の開口を介して、前記絶縁膜に第３の開口を形成する工程とを有し、
前記マスクを形成する工程は、
第１の電極をカソードの所定位置に接触させ、前記カソードとアノードとの間にアーク放電が発生したかどうかを検出し、前記検出結果に応じて、第２の電極を前記所定位置とは異なる位置に接触させ、前記アーク放電を発生させてプラズマを生成する工程と、
前記プラズマに含まれる導電材料を、前記絶縁膜上に堆積する工程と
を有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、成膜方法、成膜装置、及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の配線間を絶縁する手段として、従来から二酸化珪素（ＳｉＯ２、シリカ）や窒化珪素（ＳｉＮ）などの無機材料を含む絶縁膜が用いられ、絶縁膜の微細パターンを形成する際には、エッチングマスクとしてレジストが用いられている。
【０００３】
しかしながら、レジストと絶縁膜とのエッチングレートの差が小さい場合、エッチングの際にレジスト材と絶縁膜とを区別して反応させることが難しい。そこで、レジストと絶縁膜との間に、両者とエッチング反応性が異なるマスク(ハードマスク)を設けることが広く行われている。マスク用の材料としては、近年、機械的強度が高く化学的に不活性なＤＬＣ（ダイヤモンドライクカーボン）などの炭素膜が検討されている。
【０００４】
炭素膜の成膜方法としては、例えばアーク放電により発生させたプラズマを利用するＦＣＡ（Ｆｉｌｔｅｒｅｄ  Ｃａｔｈｏｄｉｃ  Ａｒｃ）法を用いることができる。ＦＣＡ法では、電極をカソード（ターゲット）へ接触させて着火させることにより、カソードとアノードとの間にアーク放電を誘起し、アーク放電によってカソードから発生したプラズマを成膜対象へと誘導して成膜が行われる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−０１２９７２号公報
【特許文献２】特開２００１−２０９９２９号公報
【特許文献３】特開２００４−２５６８３７号公報
【特許文献４】特開２００４−３００４８６号公報
【特許文献５】特開２００５−１５８０９２号公報
【非特許文献１】Ｈ．Ｔａｋｉｇａｗａ  ｅｔ  ａｌ．”ＤＬＣ  ｔｈｉｎ  ｆｉｌｍ  ｐｒｅｐａｒａｔｉｏｎ  ｂｙ  ｃａｔｈｏｄｉｃ  ａｒｃ  ｄｅｐｏｓｉｔｉｏｎ  ｗｉｔｈ  ａ  ｓｕｐｅｒ  ｄｒｏｐｌｅｔ−ｆｒｅｅ  ｓｙｓｔｅｍ”，Ｓｕｒｆａｃｅ  ａｎｄ  Ｃｏａｔｉｎｇ  Ｔｅｃｈｎｏｌｏｇｙ，ｖｏｌ．１６３−１６４，ｐｐ．３６８−３７３，２００３
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、アーク放電を連続して行うと、着火不良が原因でアーク放電が誘起しないことがある。本発明は、着火不良を大幅に向上できる成膜方法、成膜装置、及び半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
発明の一観点によれば、第１の電極をカソードの所定位置に接触させ、前記カソードとアノードとの間にアーク放電が発生したかどうかを検出し、前記検出結果に応じて、第２の電極を前記所定位置とは異なる位置に接触させ、前記アーク放電を発生させてプラズマを生成する工程と、前記プラズマに含まれる導電材料を、基板上に堆積する工程とを含む成膜方法が提供される。
【０００８】
発明の別の一観点によれば、アノードと、前記アノードから離間するように配置した１つのカソードと、前記１つのカソードの異なる位置に接触できるように配置した少なくとも２つの電極とを有する成膜装置が提供される。
【０００９】
発明の別の一観点によれば、基板上に絶縁膜を形成する工程と、前記絶縁膜上に導電材料を含むマスクを形成する工程と、前記マスク上にレジストを形成する工程と、前記レジストに第１の開口を形成する工程と、前記第１の開口を介して、前記マスクに第２の開口を形成する工程と、前記第２の開口を介して、前記絶縁膜に第３の開口を形成する工程とを有し、前記マスクを形成する工程は、第１の電極をカソードの所定位置に接触させ、前記カソードとアノードとの間にアーク放電が発生したかどうかを検出し、前記検出結果に応じて、第２の電極を前記所定位置とは異なる位置に接触させ、前記アーク放電を発生させてプラズマを生成する工程と、前記プラズマに含まれる導電材料を、前記絶縁膜上に堆積する工程とを有する半導体装置の製造方法が提供される。
【発明の効果】
【００１０】
上述の観点によれば、成膜時の電極の着火確率を大幅に向上させることができる。ひいては、半導体装置の製造効率や製造歩留まりの改善を図ることができる。
【図面の簡単な説明】
【００１１】
【図１】図１は、実施例１における成膜装置の構造を示す模式図である。
【図２】図２は、実施例１における成膜装置に備えられているプラズマ発生部および駆動制御部の構成図である。
【図３】図３は、本発明の成膜装置を用いた成膜工程を示すフローチャートである。
【図４】図４は、本発明の成膜装置を用いた着火工程を示すフローチャートである。
【図５】図５は、実施例１における成膜装置と、従来の成膜装置とを用いて２４時間連続で成膜を行った場合の着火不良の頻度を示すグラフである。
【図６】図６は、実施例１における成膜装置に備えられているプラズマ発生部の平面図、およびプラズマ発生部の変形例の平面図である。
【図７】図７は、実施例１における成膜装置に備えられているプラズマ発生部および駆動制御部の、別の変形例の構成図である。
【図８】図８は、実施例２における成膜装置の構造を示す模式図である。
【図９】図９は、実施例２における成膜装置に備えられているプラズマ発生部の構成図である。
【図１０】図１０は、図８に示す成膜装置に備えられているプラズマ発生部を示す平面図、およびプラズマ発生部の変形例を示す平面図である。
【図１１】図１１は、実施例３における成膜装置を用いた成膜方法を説明するための図である。
【図１２】図１２は、実施例４における半導体装置の製造方法を示した工程断面図（その１）である。
【図１３】図１３は、実施例４における半導体装置の製造方法を示した工程断面図（その２）である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施形態について、図面を参照して具体的に説明する。
【実施例１】
【００１３】
実施例１について、図１乃至図７を参照して説明する。
【００１４】
図１は、実施例１における成膜装置の構造を示す模式図である。成膜装置は、図１に示すように、プラズマ発生部１０と、プラズマ分離部２０と、パーティクルトラップ部３０と、プラズマ移送部４０と、成膜チャンバ５０と、駆動制御部６０とを有している。
【００１５】
これらのプラズマ発生部１０、プラズマ分離部２０、パーティクルトラップ部３０、プラズマ移送部４０及び成膜チャンバ５０の筐体としては、例えばステンレスが用いられる。プラズマ発生部１０、プラズマ分離部２０及びパーティクルトラップ部３０は、例えば筒状に形成され、図１に示すように、下からプラズマ発生部１０、プラズマ分離部２０及びパーティクルトラップ部３０の順で直線状に配置されて連結されている。
【００１６】
プラズマ移送部４０は、例えば筒状に形成されており、その一方の端部がプラズマ分離部２０に接続され、他方の端部が成膜チャンバ５０に接続されている。成膜チャンバ５０内には、基板５１が配置されるステージ５２が設けられている。
【００１７】
以下、成膜装置の各部について、より詳細に説明する。
【００１８】
プラズマ発生部１０の筐体下端部には、絶縁板１１が配置されており、絶縁板１１の上にカソード１２が配置されている。絶縁板１１としては、例えばＡｌ2Ｏ3が用いられる。      
【００１９】
カソード１２は、その成分がアーク放電により蒸発することによりプラズマ中に成膜材料のイオンを供給するため、成膜材料を含む導電材料で形成されている。ＤＬＣなどの炭素膜を成膜する場合には、例えばカソード１２としてグラファイトが用いられる。
【００２０】
プラズマ発生部１０の筐体下端部の外周には、カソード１２の側面を囲むようにカソードコイル１７が配置されている。
【００２１】
カソード１２上には、筐体の内壁面に第１の電極１４および第２の電極１５が設けられており、それぞれカソード１２上の異なる位置に接触できるように配置されている。第１の電極１４および第２の電極１５のカソード１２へ接触する部分の材料としては、例えば炭素が用いられる。
【００２２】
第１の電極１４および第２の電極１５の上方には、筐体の内壁面にさらにアノード１３が設けられている。成膜時にはカソード１２とアノード１３との間に電圧が印加されており、第１の電極１４および第２の電極１５のいずれかがカソードに接触して着火が起こると、着火がトリガとなって、カソード１２とアノード１３との間にアーク放電が発生する。そして、カソード１２上に炭素イオンを含むプラズマが生成される。
【００２３】
また、プラズマ発生部１０には、成膜装置を制御するための駆動制御部６０が接続されており、駆動制御部６０は、カソード１２、アノード１３、第１の電極１４、第２の電極１５がそれぞれ電気的に接続されている。駆動制御部６０の詳細については後述する。
【００２４】
プラズマ発生部１０とプラズマ分離部２０との境界部分には、絶縁リング２１として、例えばフッ素樹脂のリングが設けられている。この絶縁リング２１により、プラズマ発生部１０の筐体とプラズマ分離部２０の筐体とが電気的に分離されている。
【００２５】
プラズマ分離部２０の筐体の外周には、プラズマ発生部１０で発生したプラズマを筐体中心部に収束させつつ、所定の方向に移動させるための磁場を発生するガイドコイル２２，２３が設けられている。
【００２６】
また、プラズマ分離部２０とプラズマ移送部４０との接続部近傍には、プラズマの進行方向を曲げる磁場（斜め磁場）を発生する斜め磁場発生コイル２４が設けられている。プラズマは、斜め磁場により進行方向が曲げられ、プラズマ移送部４０に進入する。なお、図１中の破線Ａは、プラズマの移動経路を示している。
【００２７】
パーティクルトラップ部３０には、プラズマ発生部１０で発生したパーティクルがプラズマ分離部２０の磁場の影響をほとんど受けることなく直進して進入する。パーティクルトラップ部３０の上端部には、パーティクルを横方向に反射する反射板３１と、反射板３１により反射されたパーティクルを捕捉するパーティクル捕捉部３２とが設けられている。
【００２８】
パーティクル捕捉部３２には、複数のフィン３３が筐体内面に対し斜めに配置されている。パーティクル捕捉部３２に進入したパーティクルは、これらのフィン３３により何度も反射されて運動エネルギーを消耗し、最終的にフィン３３又は筐体壁面に捕捉される。なお、図１中の矢印Ｂは、このようなパーティクルの移動方向を示している。
【００２９】
プラズマ移送部４０には、プラズマ分離部２０でパーティクルと分離されたプラズマが進入する。プラズマ移送部４０は、プラズマ分離部２０側の入口部４１と、成膜チャンバ５０側の出口部４３と、入口部４１と出口部４３との間の中間部４２とに区画されている。
【００３０】
入口部４１の外周には、プラズマを収束させながら成膜チャンバ５０側に移動させるための磁場を発生する、ガイドコイル４４が設けられている。また、入口部４１の内側には、パーティクルトラップ部３０で捕捉されずに入口部４１に進入したパーティクルを捕捉する複数のフィン４５ａが、筐体内面に対し斜めに配置されている。
【００３１】
中間部４２の入口部４１側および出口部４３側には、それぞれプラズマの流路を規制する開口部が設けられた防着板（アパーチャ）４６ａ，４６ｂが配置されている。中間部４２の外周には、プラズマを出口部４３に移動させるためのガイドコイル４７，４８が設けられている。
【００３２】
出口部４３の内側には、パーティクルを捕捉する複数のフィン４５ｂが、筐体内面に対し斜めに配置されている。出口部４３の成膜チャンバ５０側の外周には、プラズマを成膜チャンバ５０に移動させるためのガイドコイル４９が設けられている。
【００３３】
このように、プラズマ移送部４０内に進入したパーティクルのうち、筐体の内面で反射を繰り返すパーティクルは、上述のフィン４５ａ，４５ｂ及び防着板４６ａ，４６ｂ等により捕捉され、成膜チャンバ５０にはほとんど到達しない。
【００３４】
成膜チャンバ５０内には、成膜対象である基板５１と、基板５１が配置されるステージ５２が設けられている。基板５１は、成膜する表面をプラズマが流入する方向に向けて配置されている。基板５１としては、例えばＳｉ、ＧａＡｓ、ＳｉＣなどの半導体基板を用いることができる。
【００３５】
図２は、実施例１における成膜装置に備えられているプラズマ発生部１０および駆動制御部６０の構成図である。図２（ａ）は第１の電極１４がカソード１２に接触した状態、図２（ｂ）は第２の電極１５がカソード１２に接触した状態を示している。
【００３６】
既に説明したように、プラズマ発生部１０は、成膜装置を制御するための駆動制御部６０に接続されている。駆動制御部６０は、図２に示すように、第１の駆動装置６１と、第２の駆動装置６２と、制御装置６３と、アーク電源６４と、第１の抵抗６５と、第２の抵抗６６と、電流検出器６７を有している。
【００３７】
第１の電極１４および第２の電極１５は、それぞれ独立した駆動機構を有しており、第１の電極１４は第１の駆動装置６１により駆動され、第２の電極１５は第２の駆動装置６２により駆動される。
【００３８】
第１の駆動装置６１および第２の駆動装置６２は、それぞれ制御装置６３に接続されており、制御装置６３が送信する指示信号によって、第１の駆動装置６１および第２の駆動装置６２の制御を独立して行うことができる。
【００３９】
アーク電源６４は、陽極がアノード１３、陰極がカソード１２にそれぞれ接続されており、アノード１３とカソード１２との間に電圧を印加することができる。
【００４０】
さらに、アーク電源６４の陽極は、第１の抵抗６５を介して第１の電極１４に接続されており、第２の抵抗６６を介して第２の電極１５にも接続されている。このように、第１および第２の電極１４，１５とカソード１２との間に電圧を印加することができる。なお、第１および第２の抵抗６５，６６は、第１および第２の電極１４，１５にアーク電流が流れないようにするために設けられたものである。
【００４１】
また、アーク電源６４の陰極とカソード１２との間には、アーク放電の状況を監視するための電流検出器６７が設けられており、アーク放電時にカソード１２を流れる電流を検出することができる。電流検出器６７としては、例えばＶＩモニタを用いることができる。また、電流検出器６７は制御装置６３に接続されており、電流検出器６７で検出された電流値を制御装置６３に送信することができる。
【００４２】
次に、実施例１における成膜装置を用いた成膜方法について、図２乃至図４を参照して説明する。
【００４３】
図３は、本発明の成膜装置を用いた成膜工程を示すフローチャートである。
【００４４】
成膜工程は、アーク放電を発生させる着火工程（Ｓ１０１）と、アーク放電によって発生したプラズマを基板に誘導して成膜を行うプラズマ誘導工程（Ｓ１０２）と、アーク放電を消滅させて成膜を停止し、基板の入れ替えを行う消弧工程（Ｓ１０３）とを有している。それぞれの工程の処理時間は、予め制御装置６３に設定されている。
【００４５】
以下、実施例１における成膜工程の中の着火工程（Ｓ１０１）について、より詳細に説明する。
【００４６】
図４は、本発明の成膜装置を用いた着火工程（Ｓ１０１）を示すフローチャートである。
【００４７】
まず、制御装置６３は、第１の電極１４をカソード１２に接触させるため、第１の駆動装置６１にトリガ信号Ａ１を送信する。
【００４８】
続いて、第１の駆動装置６１は、トリガ信号Ａ１を受信すると第１の電極１４を駆動させ、カソード１２の所定位置に接触させ、引き続き引き離す（Ｓ２０１）。以下、このようなカソード１２への接触および引き離しの動作を接触動作と呼ぶ。第１の電極１４の接触動作により正常に着火が起きると、アノード１３とカソード１２との間にアーク放電が発生し、アノード１３とカソード１２との間にアーク電流が流れる。ここで、電流検出器６７は、アノード１３とカソード１２との間を流れる電流の値（電流値）を検知し、電流値を含む電流信号Ａ２を制御装置６３に送信する。制御装置６３には、着火の成否判断の指標として用いる、アーク電流の規定値が予め設定されている。アーク電流は、アーク放電が一旦発生するとアーク放電を停止するまで一定の値を維持するため、規定値としては、アーク電流の電流値未満の数値を設定することが好ましい。
【００４９】
続いて、制御装置６３は受信した電流値と規定値とを比較する（Ｓ２０２）。制御装置６３は、電流検出器６７から受信した電流信号Ａ２の電流値が規定値以上であれば着火されたと判断する。そして、制御装置６３に設定されている着火工程（Ｓ１０１）の処理時間が経過した後、プラズマ誘導工程（Ｓ１０２）に移行する（Ｓ２０６)。プラズマ誘導工程（Ｓ１０２）を経て消弧工程（Ｓ１０３）が完了すると、基板５１の入れ替えを行い、Ｓ２０１に戻って再び成膜工程を開始する。
【００５０】
他方、電流検出器６７から受信した電流信号Ａ２の電流値が規定値に満たない場合は、制御装置６３は着火がされていないと判断する。そして、第２の電極１５をカソード１２に接触させるため、第２の駆動装置６２にトリガ信号Ａ３を送信する。第２の駆動装置６２は、トリガ信号Ａ３を受信すると、第２の電極１５を駆動させ、カソード１２への接触動作を行う（Ｓ２０３）。このとき、第２の電極１５のカソード１２への接触は、第１の電極１４が接触した位置とは異なる位置で行う。電流検出器６７は、第２の電極１５の接触動作によってアノード１３とカソード１２との間を流れる電流の値を検知し、電流値を含む電流信号Ａ４を制御装置６３に送信する。
【００５１】
続いて、制御装置６３は、受信した電流信号Ａ４の電流値と規定値とを比較する（Ｓ２０４）。制御装置６３は、電流検出器６７から受信した電流信号Ａ４の電流値が規定値以上であれば、着火されたと判断する。
【００５２】
そして、制御装置６３に設定されている着火工程（Ｓ１０１）の処理時間が経過した後、プラズマ誘導工程（Ｓ１０２）へ移行する（Ｓ２０６)。プラズマ誘導工程（Ｓ１０２）を経て消弧工程（Ｓ１０３）が完了すると、基板５１の入れ替えを行い、Ｓ２０１に戻って再び成膜工程を開始する。
【００５３】
他方、アーク電流が規定値に満たない場合は、着火不良と判断する（Ｓ２０５）。そして、成膜チャンバ５０内に設置していた基板５１を不良品として取り除いた後、基板５１の入れ替えを行い、Ｓ２０１に戻って再び成膜工程を開始する。
【００５４】
上述の２つの電極を用いた接触動作は１回の着火工程の中で行われるが、着火工程の処理時間は１秒以内であることが好ましい。
【００５５】
なお、着火工程の時間帯では、プラズマは基板５１へ誘導されないため、成膜は行われない。よって、２つの電極のうちどちらの電極で着火を行っても成膜時間の差は発生せず、一定の膜厚で成膜することができる。
【００５６】
このように、第１の電極１４をカソードに接触させ、アーク放電が発生しなかった場合に第２の電極１５をカソードに接触させることにより、１回の着火工程の中で最大２回の接触操作を行うことができ、着火確率を向上させることができる。
【００５７】
成膜工程で接触動作が繰り返されると、第１の電極１４、第２の電極１５、カソード１２がそれぞれ徐々に磨耗し、着火不良を引き起こす一因となる。特に、第２の電極１５よりも第１の電極１４の方が、カソード１２への接触回数が多くなるため磨耗が進展しやすい。また、カソード１２表面の汚染も着火不良の一因となる。上述の成膜方法によれば、第２の電極１５は、カソード１２上の、第１の電極１４が接触する位置とは異なる位置に接触するため、２回連続して着火不良が起こる可能性を低減させることができる。
【００５８】
次に、上述の成膜方法によって繰り返し成膜を行い、着火不良の頻度を従来の成膜装置と比較した結果について、図５を参照して説明する。
【００５９】
成膜装置としては、２つの電極を備えた本実施例における成膜装置と、１つの電極のみを備えた従来の成膜装置とを用いた。
【００６０】
まず、成膜対象として直径が２．５インチのガラス基板を用意した。続いて、スパッタリング法により、ガラス基板上に厚さ１０ｎｍのＴａ下地層、厚さ３００ｎｍのＮｉＦｅ裏打層、厚さ１５ｎｍのＲｕ中間層、厚さ１５ｎｍのＣｏＣｒＰｔ層を順次形成した。
【００６１】
成膜工程の処理時間は、着火工程を１秒間、プラズマ移送工程を４秒間、消弧工程を１秒間とし、計６秒間とした。そして、ＣｏＣｒＰｔ層上に、厚さ３ｎｍの炭素膜の成膜を２４時間で１４４００回（１時間あたり６００回）行い、成膜装置ごとの着火不良の頻度を測定して比較した。
【００６２】
図５は、実施例１における成膜装置と、従来の成膜装置とを用いて２４時間連続で成膜を行った場合の着火不良の頻度を示すグラフである。成膜装置Ａが従来の成膜装置、成膜装置Ｂが本実施例における成膜装置を示している。従来の成膜装置を用いた場合は、６回の着火不良が発生した。一方、本実施例における成膜装置を用いた場合は、着火不良は発生しなかった。このように、本発明の成膜装置を用いることにより、着火不良を低減できることを確認することができた。
【００６３】
次に、実施例１における成膜装置に備えられているプラズマ発生部１０の変形例について、図６を参照して説明する。
【００６４】
図６（ａ）は、実施例１における成膜装置に備えられているプラズマ発生部１０の平面図であり、図６（ｂ）は、プラズマ発生部１０の変形例の平面図である。
【００６５】
本実施例における成膜装置では、図６（ａ）に示すように、カソード１２上に第１の電極１４および第２の電極１５が設けられており、それぞれカソード１２上の異なる位置に接触できるように配置されている。
【００６６】
一方、プラズマ発生部１０の変形例では、図６（ｂ）に示すように、カソード上に第１の電極１４および第２の電極１５に加え、第３の電極１６が設けられている。そして、それぞれの電極は、カソード１２上の異なる位置に接触するように配置されている。
【００６７】
このように、３つの電極をカソード１２上に設けることにより、１回の着火工程の中で最大３回の接触動作を行うことができるため、着火確率をさらに向上させることができる。
【００６８】
次に、実施例１における成膜装置に備えられているプラズマ発生部１０の別の変形例について、図７を参照して説明する。
【００６９】
図７は、実施例１における成膜装置に備えられているプラズマ発生部１０および駆動制御部６０の、別の変形例の構成図である。第１の駆動装置６８は、第１の電極１４および第２の電極１５にそれぞれ接続されており、第１の電極１４および第２の電極１５を独立して駆動させることができる。
【００７０】
このように、第１の電極１４および第２の電極１５の接触動作を共通の駆動装置によって行うことにより、プラズマ発生部１０の構成を簡略化させることができる。
【実施例２】
【００７１】
実施例２について、図４、図８乃至図１０を参照して説明する。
【００７２】
図８は、実施例２における成膜装置の構造を示す模式図である。実施例２では、プラズマ発生部１０の筐体下端部には、第１の絶縁板１１ａと第２の絶縁板１１ｂとが配置されており、第１の絶縁板１１ａ上に第１のカソード１２ａ、第２の絶縁板１１ｂ上に第２のカソード１２ｂがそれぞれ配置されている。
【００７３】
さらに、第１のカソード１２ａ上には第１の電極１４、第２のカソード１２ｂ上には第２の電極１５がそれぞれ設けられており、第１の電極１４は第１のカソード１２ａ、第２の電極１５は第２のカソード１２ｂにそれぞれ接触できるように配置されている。
【００７４】
第１および第２のカソード１２ａ，１２ｂとしては、同じ材料を用いることが好ましく、例えば共にグライファイトを使用することができる。同じ材料を用いると、いずれのカソードを用いて着火工程を行っても、同一の導電材料を基板５１上に成膜させることができる。
【００７５】
図９は、実施例２における成膜装置に備えられているプラズマ発生部１０および駆動制御部６０の構成図である。図９（ａ）は第１の電極１４がカソード１２ａに接触した状態、図９（ｂ）は第２の電極１５がカソード１２ｂに接触した状態を示している。
【００７６】
第１の電極１４および第２の電極１５は、それぞれ独立した駆動機構を有しており、第１の電極１４は第１の駆動装置６１に駆動され、第２の電極１５は第２の駆動装置６２に駆動される。
【００７７】
第１の駆動装置６１および第２の駆動装置６２はそれぞれ制御装置６３に接続されており、制御装置６３が送信する指示信号によって、第１の駆動装置６１および第２の駆動装置６２の制御を独立して行うことができる。
【００７８】
アーク電源６４の陽極は、アノード１３に接続されており、アーク電源６４の陰極は、第１のカソード１２ａおよび第２のカソード１２ｂにそれぞれ接続されている。このような構成により、アノード１３と、第１のカソード１２ａおよび第２のカソード１２ｂとの間にそれぞれ電圧を印加することができる。
【００７９】
アーク電源６４の陰極と、第１のカソード１２ａおよび第２のカソード１２ｂとの間には、アーク放電の状況を監視するための電流検出器６７が設けられている。電流検出器６７としては、例えばＶＩモニタを用いることができる。電流検出器６７は、アーク放電時に第１のカソード１２ａまたは第２のカソード１２ｂを流れる電流を検出し、電流値を制御装置６３に送信する。制御装置６３は、正常に着火がされたかどうかの判断を行う。
【００８０】
以下、実施例２における着火工程について説明する。
【００８１】
本実施例における着火工程のフローチャートは、図４に示すフローチャートと共通である。そのため、図４および図９を参照して説明する。
【００８２】
まず、制御装置６３は、第１の電極１４をカソード１２に接触させるため、第１の駆動装置６１にトリガ信号Ａ５を送信する。
【００８３】
続いて、第１の駆動装置６１は、トリガ信号を受信すると第１の電極１４を駆動させ、図９（ａ）に示すように、カソード１２ａの所定位置に接触動作を行う（Ｓ２０１）。第１の電極１４の接触動作により正常に着火が起きると、アノード１３とカソード１２ａとの間にアーク放電が発生し、アノード１３とカソード１２ａとの間にアーク電流が流れる。ここで、電流検出器６７は、アノード１３とカソード１２ａとの間を流れる電流の値を検知し、電流値を含む電流信号Ａ６を制御装置６３に送信する。制御装置６３にはアーク電流の規定値が予め設定されている。アーク電流は、アーク放電が一旦発生するとアーク放電を停止するまで一定の値を維持するため、規定値としては、アーク電流の電流値未満の数値を設定することが好ましい。
【００８４】
続いて、制御装置６３は、電流検出器６７から受信した電流信号Ａ６の電流値と規定値とを比較する（Ｓ２０２）。制御装置６３は、受信した電流信号Ａ６の電流値が規定値以上であれば着火されたと判断する。そして、制御装置６３に設定されている着火工程（Ｓ１０１）の処理時間が経過した後、プラズマ誘導工程（Ｓ１０２）に移行する（Ｓ２０６)。プラズマ誘導工程（Ｓ１０２）を経て消弧工程（Ｓ１０３）が完了すると、基板５１の入れ替えを行い、Ｓ２０１に戻って再び成膜工程を開始する。
【００８５】
他方、受信した電流信号Ａ６の電流値が規定値に満たない場合は、制御装置６３は着火がされていないと判断する。そして、第２の電極１５をカソード１２ｂに接触させるため、第２の駆動装置６２にトリガ信号Ａ７を送信する。第２の駆動装置６２は、トリガ信号Ａ７を受信すると、第２の電極１５を駆動させ、図９（ｂ）に示すように、カソード１２ｂへの接触動作を行う（Ｓ２０３）。電流検出器６７は、第２の電極１５の接触動作によってアノード１３とカソード１２との間を流れる電流の値を検知し、電流信号Ａ８の電流値を制御装置６３に送信する。
【００８６】
続いて、制御装置６３は、電流検出器６７から受信した電流信号Ａ８の電流値と規定値とを比較する（Ｓ２０４）。制御装置６３は、受信した電流信号Ａ８の電流値が規定値以上であれば着火されたと判断する。そして、制御装置６３に設定されている着火工程（Ｓ１０１）の処理時間が経過した後、プラズマ誘導工程（Ｓ１０２）に移行する（Ｓ２０６)。プラズマ誘導工程（Ｓ１０２）を経て消弧工程（Ｓ１０３）が完了すると、基板５１の入れ替えを行い、Ｓ２０１に戻って再び成膜工程を開始する。
【００８７】
他方、アーク電流が規定値に満たない場合は着火不良と判断する（Ｓ２０５）。そして、成膜チャンバ５０内に設置していた基板５１を不良品として取り除いた後、基板５１の入れ替えを行い、図４のＳ２０１に戻って再び成膜工程を開始する。
【００８８】
このように、第１の電極１４をカソード１２ａに接触させ、アーク放電が発生しなかった場合に第２の電極１５をカソード１２ｂに接触させることにより、１回の着火工程の中で最大２回の接触操作を行うことができ、着火確率を向上させることができる。
【００８９】
また、第１および第２の電極１４、１５を、それぞれ異なるカソードに接触できるようにすることにより、交換する必要のないカソードと電極との位置関係を維持したまま、磨耗したカソードのみを選択的に交換することができる。これにより、カソード交換時に発生する恐れのある、カソードと電極との位置関係の変化に起因する着火不良を防止することができる。
【００９０】
次に、実施例２における成膜装置に備えられているプラズマ発生部１０の変形例について、図１０を参照して説明する。
【００９１】
図１０（ａ）は、図８に示す成膜装置に備えられているプラズマ発生部１０を示す平面図であり、図１０（ｂ）は、プラズマ発生部１０の変形例を示す平面図である。
【００９２】
図８に示す成膜装置では、図１０（ａ）に示すように、プラズマ発生部１０の筐体下端部に２つのカソードが配置され、それぞれのカソードの上方に１つずつ電極が配置されている。
【００９３】
一方、本実施例における成膜装置の変形例では、図１０（ｂ）に示すように、プラズマ発生部１０の筐体下端部に３つのカソードが配置され、それぞれのカソードの上方に１つずつ電極が配置されている。すなわち、プラズマ発生部１０の筐体下端部には、第１のカソード１２ａおよび第２のカソード１２ｂに加え、第３のカソード１２ｃが設けられている。第１のカソード１２ａの上には第１の電極１４、第２のカソード１２ｂの上には第２の電極１５、第３のカソード１２ｃの上には第３の電極１６がそれぞれ配置されている。
【００９４】
このような構成により、１回の成膜工程の中で最大３回の接触動作を行うことができるため、着火確率をさらに向上させることができる。
【実施例３】
【００９５】
実施例３について、図１および図１１を参照して説明する。
【００９６】
図１１は、実施例３における成膜装置を用いた成膜方法を説明するための図である。実施例３における成膜装置としては、例えば図１に示す成膜装置を用いることができる。そのため、以下では図１を参照しながら説明する。
【００９７】
実施例３における成膜装置は、カソード１２への接触動作を行う電極の順序を、制御装置６３により任意に変更できるようにしたものである。
【００９８】
成膜工程において接触動作が繰り返されると、第１の電極１４、第２の電極１５およびカソード１２が徐々に磨耗し、この磨耗が着火不良を引き起こす一因となる。特に、実施例１における成膜装置を用いた場合、第２の電極１５よりも第１の電極１４の方がカソード１２への接触回数が多くなるため、磨耗が進展しやすい可能性がある。
【００９９】
そこで、電極の接触順序を任意に変更できるようにし、例えば図１１に示すように、第２の電極１５による接触動作を最初に行い、着火されなかった場合に第１の電極１４による接触動作を行って着火を試みることができるようにする。この方法によれば、第１の電極１４やカソード１２の磨耗の進展を抑えられるため、寿命が長くなり、第１の電極１４またはカソード１２の交換頻度を低減させることができる。
【０１００】
電極の接触順序を変更する方法としては、例えば接触動作の順序を変更するまでの接触回数を予め設定しておき、制御装置６３は、成膜工程中に第１の電極１４がカソード１２に接触する回数を計数する。そして、所定の回数に達したときに、制御装置６３が切り替え信号を第１および第２の駆動装置６１，６２に送信し、電極の接触動作の順序を変更する。この方法によれば、第１の電極１４の接触回数を減らすことができるため、第１および第２の電極１４，１５を均一に磨耗させることができる。
【０１０１】
また、成膜工程を開始する度に、電極の接触動作の順序を任意に変更することもできる。この方法によれば、第１および第２の電極１４，１５やカソード１２の磨耗や汚染の状況を確認しながら、電極の接触動作の順序を適宜変更することができる。
【実施例４】
【０１０２】
実施例４について、図１２および図１３を参照して説明する。
【０１０３】
図１２および図１３は、実施例４における半導体装置の製造方法を示した工程断面図である。
【０１０４】
まず、基板７１として、例えば厚さ７２５μｍのｐ型Ｓｉ基板を用意する。続いて、図１２（ａ）に示すように、基板７１上に、絶縁膜７２として、例えば厚さ０．１μｍ〜１μｍ、好ましくは０．５μｍの多孔質シリカをスピンコーティング法により形成する。
【０１０５】
次に、図１２（ｂ）に示すように、絶縁膜７２上に、マスク７３として、例えば厚さ３０ｎｍ〜１００ｎｍ、好ましくは５０ｎｍの炭素膜を形成する。炭素膜の形成には、例えば図１に示す成膜装置を用いる。成膜工程の処理時間としては、例えば５０ｎｍの炭素膜を形成する場合、着火工程を１秒間、プラズマ移送工程を５０秒間、消弧工程を１秒間とする。
【０１０６】
続いて、図１２（ｃ）に示すように、マスク７３上に、レジスト７４として、例えば厚さ０．１〜０．３μｍのＳｉ含有レジストをスピンコーティング法により形成する。
【０１０７】
その後、図１３（ａ）に示すように、フォトリソグラフィによりレジスト７４をパターニングし、レジスト開口部７５を形成する。
【０１０８】
続いて、図１３（ｂ）に示すように、レジスト開口部７５を介して、例えばＯ2ガスを用いたドライエッチングによりマスク７３を除去し、続いて、ＣＦ4ガスを用いたドライエッチングにより絶縁膜７２を除去して、基板７１の上面を底面とする凹部７６を形成する。
【０１０９】
その後、図１３（ｃ）に示すように、ハードマスク７３およびレジスト７４を剥離除去すると、パターニングされた絶縁膜７２が形成される。
【０１１０】
以上、本発明の好ましい実施例について詳述したが、本発明は特定の実施例に限定されるものではなく、種々の変形や変更が可能である。例えば、実施例３における成膜方法は、実施例２における成膜装置にも適用することができる。また、実施例４におけるハードマスク７３の形成工程では、実施例２や実施例３における成膜装置を用いることもできる。
【符号の説明】
【０１１１】
１２  カソード
１２ａ  第１のカソード
１２ｂ  第２のカソード
１２ｃ  第３のカソード
１３  アノード
１４  第１の電極
１５  第２の電極
１６  第３の電極
５１  基板
６１、６８  第１の駆動装置
６２  第２の駆動装置
６３  制御装置
６７  電流検出器
７１  基板
７２  層間絶縁膜
７３  マスク
７４  レジスト
７５  レジスト開口部
７６  凹部
【図１】
2010248588.tif 000003
【図２】
2010248588.tif 000004
【図３】
2010248588.tif 000005
【図４】
2010248588.tif 000006
【図５】
2010248588.tif 000007
【図６】
2010248588.tif 000008
【図７】
2010248588.tif 000009
【図８】
2010248588.tif 000010
【図９】
2010248588.tif 000011
【図１０】
2010248588.tif 000012
【図１１】
2010248588.tif 000013
【図１２】
2010248588.tif 000014
【図１３】
2010248588.tif 000015