(57)【要約】【課題】抵抗変化型不揮発性記憶素子における、高い動作率を得ることができ素子間の特性ばらつきを抑制することができる半導体記憶装置、構造、及び製造方法を提供する。【解決手段】第１の電極と、第１の電極に対向する第２の電極と、第１の電極及び第２の電極の間に設けられ抵抗変化を示す金属酸化物と、を備え、金属酸化物は、アモルファス相と結晶相との両相を含み、アモルファス相と結晶相とに含まれる金極元素の密度が所定の範囲で一致している。【選択図】図１
2010186810.tif 000002
【特許請求の範囲】
【請求項１】
第１の電極と、前記第１の電極に対向する第２の電極と、前記第１の電極及び前記第２の電極の間に設けられ抵抗変化を示す金属酸化物と、を備え、
前記金属酸化物は、アモルファス相と結晶相との両相を含み、前記アモルファス相と前記結晶相とに含まれる金極元素の密度が所定の範囲で一致していることを特徴とする半導体記憶装置。
【請求項２】
前記アモルファス相は、前記結晶相の周囲を囲むように配置されている請求項１記載の半導体記憶装置。
【請求項３】
前記結晶相は、予め一様に形成されたアモルファス相に対して空間的に絞られた電磁波もしくは粒子線を照射することにより形成されたことを特徴とする請求項１記載の半導体記憶装置。
【請求項４】
前記結晶相は、前記第１の電極および前記第２の電極に接していることを特徴とする請求項１記載の半導体記憶装置。
【請求項５】
前記結晶相は、前記第１の電極に接しており、前記第２の電極との間に５ｎｍ以下の厚みでアモルファス相が配置されていることを特徴とする請求項１記載の半導体記憶装置。
【請求項６】
前記結晶相の断面積は、３０ｎｍ2以上であり、前記アモルファス相の断面積は、前記結晶相の断面積の２倍以上であることを特徴とする請求項１記載の半導体記憶装置。
【請求項７】
アモルファス相と結晶相との両相を含み、前記アモルファス相と前記結晶相とに含まれる金極元素の密度が所定の範囲で一致し、抵抗変化を示す金属酸化物を、第１の電極と第１の電極に対向する第２の電極で挟んだことを特徴とする半導体記憶装置の構造。
【請求項８】
下部電極の上にアモルファス状態の抵抗変化材料を形成する工程、
前記抵抗変化材料の抵抗変化素子を形成すべき箇所に電磁波もしくは粒子線を照射することにより前記抵抗変化素子を形成する工程、
前記抵抗変化材料の上に上部電極を形成する工程、
を備えたことを特徴とする半導体記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体記憶装置、構造、及び製造方法に関する。
【背景技術】
【０００２】
現在市場で主流となっている不揮発性メモリは、フラッシュメモリやSONOS(Silicon Oxide Nitride Oxide Semiconductor：シリコン窒化膜半導体)メモリに代表されるようにチャネル部の上方に配置された絶縁膜内部に蓄えた電荷により、半導体トランジスタの閾値電圧を変化させる技術を用いて実現されている。
大容量化を推進するためには微細化が不可欠であるが、近年電荷蓄積機能のない半導体トランジスタ単体の微細化でさえ困難になってきている。
【０００３】
そこで、トランジスタは読み書きするメモリセルを選択するスイッチ機能だけを担い、DRAM(Dynamic Random Access Memory：一定クロックタイム後に記憶内容が消滅する、書き換え可能なメモリ)と同様に記憶素子は分離して、それぞれに微細化を進め大容量化を継続させる検討が進められている。
【０００４】
情報記憶機能を継続的に微細化するにあたっては、電気抵抗を何らかの電気的刺激によって２値以上切り替えられる電子素子を用いた抵抗変化素子を記憶素子として用いることが考えられる。DRAMのような容量（キャパシタンス）に電荷を蓄積する方式では、微細化による蓄積電荷量の減少に伴い信号電圧が低くなることが不可避であるが、電気抵抗は一般的に微細化しても有限の値をもつ場合が多く、抵抗値を変化させる原理と材料があれば微細化を継続するためには有利だと考えられているからである。
このような抵抗変化素子の動作は、低抵抗なオン状態と高抵抗なオフ状態とを切替えるスイッチング動作であり、例えば図３に示す配線1と配線2との相互接続を行うスイッチや、LSI(Large Scale Integration：大集積)回路内の配線構成の切替え機に適用することも原理的には可能である。
図３は、２つの配線を相互接続するスイッチを示す図である。
【０００５】
電気抵抗を電気的刺激によって変化させる技術には、既存技術が複数挙げられる。その中でも最もよく研究されている技術は、カルコゲナイド半導体にパルス電流を流すことにより、結晶相（アモルファスか結晶）を切り替え、それぞれの結晶相の電気抵抗値に2〜3桁の差があることを利用した記憶装置で、一般的には相変化メモリと呼ばれている。
【０００６】
一方、金属酸化物を電極で挟んだ金属/金属酸化物/金属（以下、MIM型と呼ぶ）構造でも大きな電圧や電流を印加することにより抵抗変化をおこすことが知られている。本発明はこのMIM型素子に関するものである。
【０００７】
図４は、MIM型抵抗変化素子断面の模式図である。
同図は、材料内に形成される低抵抗な経路のイメージを示している。
同図において、１は上部の第１電極、２は結晶でもアモルファスでもよく、３は下部の第２電極、４は電流経路である。
例えば、ソリッド  ステイト  エレクトロニクス  第7巻、785〜797頁、（Solid State Electronics, Vol. 7 , P.785-797, 1964.）に、ニッケル酸化物（NiO）を用いた抵抗変化素子が報告されているように、1950年から1960年代にわたって既に電圧や電流で抵抗値が変化する現象が様々な材料について研究報告されている。
このMIM型の抵抗変化素子の電流電圧特性を図５（ａ）、（ｂ）に示す。
【０００８】
図５（ａ）は、オフからオンに変化する様子を示し、図５（ｂ）は、オンからオフに変化する様子をそれぞれ示す。図５（ａ）、（ｂ）において、横軸は電圧を示し、縦軸は電流を示す。
図５（ａ）、（ｂ）に示す素子は、電源を切っても高抵抗なオフ状態または低抵抗なオン状態の特性を不揮発的に維持するが、必要に応じて所定の電圧・電流刺激を印加することにより抵抗状態を切替えることができる。
高抵抗なオフ状態の素子に対して閾値電圧Ｖt1より大きい電圧を印加すると低抵抗なオン状態に変化し、図５（ｂ）の電気特性を示すようになる。
【０００９】
次に、図５（ｂ）のオン状態の素子に対して閾値電圧Ｖt2より大きい電圧を印加すると高抵抗なオフ状態に変化し、図５(a)の電気特性に戻る。図５（ａ）に示した状態と図５（ｂ）に示した状態との間を繰り返し切り替える動作が可能であり、この特性を回路切替え用の不揮発性メモリセルあるいは不揮発性スイッチとして利用することができる。
【００１０】
図５（ａ）では、高抵抗のオフ状態のときに閾値電圧Ｖt1より大きい電圧を印加すると低抵抗のオンに切り替わる様子を示し、図５（ｂ）では、低抵抗のオン状態のときに閾値電圧Ｖt2より大きい電圧を印加すると高抵抗のオフに切り替わる様子を示している。
ここで、低抵抗とは例えば抵抗率が数Ωｍのオーダーを意味し、高抵抗とは例えば、抵抗率が数ＭΩｍのオーダーを意味する。
【００１１】
金属酸化物を含むMIM型の抵抗変化素子において、低抵抗状態を担う電流経路を図６に模式的に示す。
図６に示したように、電極面内全体に形成されるわけではなく、およそ数ｎｍ、大きくても数十ｎｍ程度の直径の局所的な電流経路4によっている点に特徴がある。
【００１２】
図７は、電流経路抵抗変化材料として前述のソリッド  ステート  エレクトロニクスに記載された素子と同様に、NiOを用いて電極で挟んだ平行平板型素子の低抵抗状態の抵抗値の電極面積依存性を示す。
同図において、横軸は面積を示し、縦軸は抵抗値を示す（縦軸横軸共に対数軸である。）。
図７は、低抵抗状態の抵抗値は電極面積にほとんど依存しないことを示しており、低抵抗状態が局所的に形成された電流経路によって担われていることを明確に示している。
このような電流経路は、特定の結晶構造を有する箇所で優先的に生じる。これとは逆に、NiOのような材料の場合、酸化物薄膜全体が完全に一様な非結晶（アモルファス）相である場合、結晶化した薄膜に比べ電流経路が形成されにくい。特にNiOにおいて、電流経路が形成されにくい理由は、電荷担体の移動がホッピング伝導で支配されており、結晶性の乱れによりホッピング確率が全体として低下するためである。
【００１３】
また、スイッチ素子として用いる場合、素子の高抵抗状態は、メモリ素子に比べ1000倍以上の安定な高抵抗状態を実現する必要があり、経路形成される位置を空間的に限定することがより重要になる。
【００１４】
ここで、半導体記憶素子に関連する技術の一例が特許文献１〜５に記載されている。
特許文献１の強誘電体素子は、「絶縁膜上に形成された第一電極と、第一電極上に形成された強誘電体膜と、強誘電体膜上に形成された第二電極と、を備えた強誘電体素子であって、強誘電体膜の近傍に、強誘電体膜と同一組成であって結晶性が異なる膜が形成されて」ている。
【００１５】
特許文献１に記載の強誘電体素子によれば、強誘電体素子あるいは強誘電体メモリにおいてキャパシタ周縁のエッチングダメージによる特性劣化を防止し、かつキャパシタ周囲の強誘電体に電界が及ぶことによる悪影響を防止することができるとしている。
【００１６】
特許文献２のメモリ素子は、「下部電極、上部電極、および上部電極と下部電極との間に位置し、多孔性物質を含み、金属ナノ粒子または金属イオンを含むナノチャンネルを有するメモリ層を備える」ものである。
【００１７】
特許文献２に記載のメモリ素子によれば、不揮発性特性を有し、集積度に優れて高容量の実現が可能であり、製造工程が単純であり、製造コストが低いうえ、ナノチャンネル内に金属ナノ粒子または金属イオンが存在するので電荷移動経路が相対的に規則的であって優れた再現性を有しかつ性能に一貫性があるという利点を持つとしている。
【００１８】
特許文献３のメモリ素子は、「金属／半導体／金属（ＭＳＭ）バイナリスイッチメモリ素子であって、抵抗メモリ下部電極と、上記抵抗メモリ下部電極上に設けられた抵抗メモリ物質と、上記抵抗メモリ物質上に設けられた抵抗メモリ上部電極と、上記抵抗メモリ上部電極上に設けられたＭＳＭ下部電極と、上記ＭＳＭ下部電極上に設けられた半導体層と、上記半導体層上に設けられたＭＳＭ上部電極と、」で構成されている。
【００１９】
特許文献３に記載のメモリ素子によれば、クロスポイントメモリアレイにおける、回り込み電流に起因する読み取り障害を防止することができるとしている。
【００２０】
特許文献４の非晶質合金酸化層を含む不揮発性メモリ素子は、「不揮発性半導体メモリ素子において、下部電極と、下部電極上に非晶質合金酸化物を含んで形成された酸化層と、酸化層上に形成された上部電極とを備える」ものである。
【００２１】
特許文献４に記載の非晶質合金酸化層を含む不揮発性メモリ素子によれば、不揮発性メモリの構造が全体的に非常に簡単なので、これをアレイ構造により形成する場合、従来の一般的なＤＲＡＭ製造工程など、一般的に周知の半導体製造工程を利用して容易に形成することができるとしている。
【００２２】
特許文献５の多層抵抗変化素子アレイは、「第１の面上に並ぶように配置されたＫ個（Ｋは自然数）の第１電極からなる第１電極群層と、第２の面上に並ぶように配置されたＬ個（Ｌは自然数）の第２電極からなる第２電極群層と、電気パルスの印加により電気抵抗値が変化する１以上の抵抗変化体と、Ｋ個の第１電極にそれぞれ電気的に接続されたＫ個の第１引き出しプラグからなる第１プラグ群と、Ｌ個の第２電極にそれぞれ電気的に接続されたＬ個の第２引き出しプラグからなる第２プラグ群と、アクセス機構と、を備え、Ｋ個の第１電極とＬ個の第２電極とが積層方向から見て互いにそれぞれ交差するようにして、第１電極群層と第２電極群層とが互いに間隔を有して交互に合計３以上積層され、Ｋ個の第１電極とＬ個の第２電極との積層方向から見た交点における第１電極と第２電極との間に抵抗変化体が形成され、合計３以上の第１電極群層及び第２電極群層に対応して合計３以上の第１プラグ群及び第２プラグ群が形成され、全ての第１引き出しプラグ及び第２引き出しプラグは多層抵抗変化素子アレイの表面に達するように形成され、アクセス機構は、全ての第１プラグ群に対し一部の第１プラグ群毎にアクセスしかつ一部の第１プラグ群の全ての第１引き出しプラグに対し同時に接触及び離隔して全ての第１引き出しプラグと個々に電気的に導通及び遮断することが可能であり、並びに全ての第２プラグ群に対し一部の第２プラグ群毎にアクセスしかつ一部の第２プラグ群の全ての第２引き出しプラグに対し同時に接触及び離隔して全ての第２引き出しプラグと個々に電気的に導通及び遮断することが可能であるように」構成されている。
【００２３】
特許文献５に記載の多層抵抗変化素子アレによれば、アクセス機構が簡素でアクセス速度が速い、多層抵抗変化素子アレイ、抵抗変化装置、多層不揮発性記憶素子アレイ、及び不揮発性記憶装置を提供できるという効果を奏するとしている。
【先行技術文献】
【特許文献】
【００２４】
【特許文献１】特開２００４−２９６５０５号公報
【特許文献２】特開２００６−２２２４２８号公報
【特許文献３】特開２００７−２７７５５号公報
【特許文献４】特開２００７−２２７９２２号公報
【特許文献５】特開２００７−２８１２０８号公報
【発明の概要】
【発明が解決しようとする課題】
【００２５】
一般に、金属酸化物層を含む抵抗変化型不揮発性記憶素子においては、酸化物層は一様なアモルファス膜か多結晶膜、あるいはそれらの積層構造のいずれかから構成されていた。抵抗変化現象は、特定の化学組成と結晶構造の両条件がそろった箇所で生じるが、そのような箇所を形成する空間的な位置や、その数を制御することは難しく、素子によってばらつくため、特性ばらつきが生じていた。特に素子をドライエッチ等で整形する際、抵抗変化材料層の加工端面に生じるダメージにより、スイッチ特性が劣化する問題があった。
特許文献１〜５に開示された技術でも同様の問題があった。
【００２６】
そこで、本発明の目的は、抵抗変化型不揮発性記憶素子における、高い動作率を得ることができ素子間の特性ばらつきを抑制することができる半導体記憶装置、構造、及び製造方法を提供することにある。
【課題を解決するための手段】
【００２７】
本発明に係る装置は、第１の電極と、前記第１の電極に対向する第２の電極と、前記第１の電極及び前記第２の電極の間に設けられ抵抗変化を示す金属酸化物と、を備え、前記金属酸化物は、アモルファス相と結晶相との両相を含み、前記アモルファス相と前記結晶相とに含まれる金極元素の密度が所定の範囲で一致していることを特徴とする。
【００２８】
本発明に係る構造は、アモルファス相と結晶相との両相を含み、前記アモルファス相と前記結晶相とに含まれる金極元素の密度が所定の範囲で一致し、抵抗変化を示す金属酸化物を、第１の電極と第１の電極に対向する第２の電極で挟んだことを特徴とする。
【００２９】
本発明に係る製造方法は、下部電極の上にアモルファス状態の抵抗変化材料を形成する工程、前記抵抗変化材料の抵抗変化素子を形成すべき箇所に電磁波もしくは粒子線を照射することにより前記抵抗変化素子を形成する工程、前記抵抗変化材料の上に上部電極を形成する工程、を備えたことを特徴とする。
【発明の効果】
【００３０】
本発明によれば、抵抗変化型不揮発性記憶素子における、素子間の特性ばらつきを抑制することができる半導体記憶装置、構造、及び製造方法の提供を実現することができる。
【図面の簡単な説明】
【００３１】
【図１】（ａ）は、本発明に係る半導体記憶装置の一実施の形態を示す側面断面図であり、（ｂ）は、（ａ）のIb−Ib線断面図である。
【図２】（ａ）〜（ｆ）は、図１（ａ）、（ｂ）に示した半導体記憶装置の製造方法の一例を示す工程図である。
【図３】２つの配線を相互接続するスイッチを示す図である。
【図４】MIM型抵抗変化素子断面の模式図である。
【図５】（ａ）は、オフからオンに変化する様子を示し、（ｂ）は、オンからオフに変化する様子をそれぞれ示す図である。
【図６】金属酸化物を含むMIM型の抵抗変化素子において、低抵抗状態を担う電流経路を示す図である。
【図７】NiOを用いて電極で挟んだ平行平板型素子の低抵抗状態の抵抗値の電極面積依存性を示す図である。
【発明を実施するための形態】
【００３２】
＜構  成＞
図１（ａ）は、本発明に係る半導体記憶装置の一実施の形態を示す側面断面図であり、図１（ｂ）は、図１（ａ）のIb−Ib線断面図である。
図１（ａ）、（ｂ）に示した半導体記憶装置は、アモルファス相と結晶相との両相を含み、アモルファス相と結晶相とに含まれる金極元素の密度が所定の範囲（例えば、±10％）で一致し、抵抗変化を示す金属酸化物からなる抵抗変化材料13を、第１の電極としての下部電極12と下部電極12に対向する第２の電極としての上部電極15で挟んだ構造を有している。図中、10は第１の層間絶縁膜を示し、11は配線の一部の金属を示す。
【００３３】
アモルファス相は、結晶相の周囲を囲むように配置されている。
結晶相は、予め一様に形成されたアモルファス相に対して空間的に絞られた電磁波もしくは粒子線を照射することにより形成されたものである。
結晶相は、下部電極12および上部電極15に接している。
結晶相は、下部電極12に接しており、上部電極15との間に５ｎｍ以下の厚みでアモルファス相が配置されている。
【００３４】
ここで、結晶相の厚みが５ｎｍ以下としたのは、５ｎｍであればアモルファス相を最初の動作時に絶縁破壊することができ、それ以上であると高い電圧の電源が必要になるということである。下限値が０であってもよく、製造方法を鑑みてアモルファス相が残る点が特徴となるとしたためである。
結晶相の断面積は、30ｎｍ2以上であり、アモルファス相の断面積は、結晶相の断面積の２倍以上であるのが好ましい。
【００３５】
ここで、結晶相の断面積は、30ｎｍ2以上としたのは、低抵抗経路（図６の４）の断面積１０ｎｍ2（推定値）より十分大きくという意味である。アモルファス相の断面積が結晶相の断面積の２倍以上である根拠は、結晶相を囲むアモルファス相を囲むアモルファス相が工程中のダメージ等から保護するために必要な厚みとして最低１ｎｍは必要と考え、断面積が３０ｎｍ2の結晶を囲むようにするためには、断面積としておよそ２倍の面積が必要という概算である。
【００３６】
＜製造方法＞
次に本発明に係る半導体記憶装置の製造方法の一実施の形態について図を参照して説明する。
図２（ａ）〜（ｆ）は、図１（ａ）、（ｂ）に示した半導体記憶装置の製造方法の一例を示す工程図である。
配線の一部の金属11を第１の層間絶縁膜10で挟んだ基板上に、下部電極12用の金属薄膜12aを堆積する（図２（ａ））。
【００３７】
金属薄膜12aの上にアモルファス状態の抵抗変化材料13aを形成する（図２（ｂ））。
ここで、例えば抵抗変化材料13aとしてNiOを用いる場合、アミド基が含まれる原料（プリカーサ）と酸化剤としてH2Oを用い、基板温度150℃から200℃でALD（atomic layer deposition)モードにて形成することができる。あるいは、PやＦを含むプリカーサを用いて酸化剤として酸素を用いて気相化学反応法（CVD：Chemical Vapor Deposition）させてもよい。また、あるいは、Al、Ta等の異種金属をNiOに10mol%程度添加することにより、アモルファスを得てもよい。アモルファス相のNiOは高抵抗であり、抵抗変化現象を示す確率は結晶化NiOに比べて極めて低い。
【００３８】
抵抗変化素子を形成すべき箇所に電磁波（もしくは粒子線）14を照射し、発生する熱、もしくは光化学反応を利用することにより抵抗変化をおこりやすい化学組成・結晶構造に調整する（図２（ｃ）、（ｄ））。
【００３９】
ここで、電磁波としては例えば、KrFエキシマレーザーを用いることができる。パルスレーザー光は一旦エクスパンダを通し、適当に強度を調整（アッテネート）し、顕微光学系をとおして、スポット径を0.5um以下に絞って照射するのが好ましい。電磁波（もしくは粒子線）14が照射された領域で短時間で加熱が起こり、焼きなまし効果によりNiOが結晶化する。このとき雰囲気として窒素と酸素との比、および全圧を最適化することにより、結晶化領域のNiとOとの比を数mol％Ni欠損に調整することもできる。
【００４０】
上部電極16用の金属薄膜16aを堆積し（図２（ｅ））、フォトリソグラフィ及びドライエッチングを用いて素子形状を整形して完成する（図２（ｆ））。
【００４１】
本発明によれば、抵抗変化材料に含まれる元素と同じ元素を含み、高抵抗でアモルファス相からなる抵抗変化を示さない状態の薄膜を予め形成した後、紫外線、X線等の電磁波、または電子、イオン等の粒子線を、素子を形成したい特定箇所に絞って照射し、抵抗変化をおこす化学組成および結晶構造に変化させることにより、抵抗変化がおこる空間位置を規定した素子を実現できる。このとき、照射する電磁波もしくは粒子線のビーム径を少なくとも0.5μｍ以下にすることが重要である。
【００４２】
＜効  果＞
抵抗変化を電極中央付近の結晶領域だけで起こすことができ、かつその空間的大きさを照射する電磁波の強度、波長、照射時間、その雰囲気によって制御することができる。
【００４３】
また、これらの工程によりリソグラフフィーの空間分解能に制限されない体積を結晶化することができる。
【００４４】
さらには、ドライエッチングで素子形成をする際、素子側壁に露出するのは高抵抗で抵抗変化を示さないアモルファス相であるため、抵抗変化素子の電気特性に影響を及ぼしにくく、かつ素子間の特性ばらつきを抑制する効果がある。
【００４５】
追加工程は電磁波照射の１工程で追加PR(プロセス)数は０であり、製造コストを抑制するメリットもある。
【００４６】
なお、上述した実施の形態は、本発明の好適な実施の形態の一例を示すものであり、本発明はそれに限定されることなく、その要旨を逸脱しない範囲内において、種々変形実施が可能である。
【符号の説明】
【００４７】
１    MIM型素子における上部の第１の電極
２    金属酸化物からなる抵抗変化材料
３    MIM型素子における下部の第２の電極
４    MIM型抵抗変化素子におけるオン状態を担う電流経路
１０    第１の層間絶縁膜
１１、１７    配線の一部の金属
１２    下部電極
１３    アモルファス相の抵抗変化材料
１４    電磁波、もしくは粒子線
１５    上部電極
１６    素子上部に配された配線
１８    第２の層間絶縁膜
【図１】
2010186810.tif 000003
【図２】
2010186810.tif 000004
【図３】
2010186810.tif 000005
【図４】
2010186810.tif 000006
【図５】
2010186810.tif 000007
【図６】
2010186810.tif 000008
【図７】
2010186810.tif 000009