(57)【要約】【課題】本発明は、酸素を含む化合物半導体を活性層とする薄膜トランジスタ及びその製造方法、ならびに薄膜トランジスタを備える平板表示装置を提供する。【解決手段】基板上に形成されたゲート電極と、ゲート絶縁膜によりゲート電極から絶縁され、酸素を含む化合物半導体からなる活性層と、活性層上に形成された保護層と、活性層と接触するソース電極及びドレイン電極とを備え、保護層が、酸素との結合力を有する無機物を含む酸化物からなる。【選択図】図１
2010021520.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
該基板上に形成されたゲート電極と、
ゲート絶縁膜により前記ゲート電極から絶縁され、酸素を含む化合物半導体からなる活性層と、
該活性層上に形成された保護層と、
前記活性層と接触するソース電極及びドレイン電極とを備え、
前記保護層が、酸素との結合力を有する無機物を含む酸化物からなることを特徴とする薄膜トランジスタ。
【請求項２】
前記保護層が、前記活性層を含む上部に形成され、前記ソース電極及び前記ドレイン電極が、前記保護層に形成されたコンタクトホールを介して前記活性層と接触することを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記化合物半導体が、酸化亜鉛（ＺｎＯ）を含むことを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項４】
前記化合物半導体に、ガリウム（Ｇａ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）及びバナジウム（Ｖ）のうちの少なくとも１つのイオンがドープされることを特徴とする請求項３に記載の薄膜トランジスタ。
【請求項５】
前記酸素との結合力を有する無機物が、前記化合物半導体を構成する元素から選択されることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項６】
前記化合物半導体を構成する元素が、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）及びバナジウム（Ｖ）からなる群から選択されることを特徴とする請求項５に記載の薄膜トランジスタ。
【請求項７】
前記酸素との結合力を有する無機物が、シリコン（Ｓｉ）及びアルミニウム（Ａｌ）のうちの１つを含む群から選択されることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項８】
前記シリコン（Ｓｉ）を含む無機物が、ＳｉＯ２であり、前記アルミニウム（Ａｌ）を含む無機物が、ＡｌＯＸまたはＡｌＯＸＮＹであることを特徴とする請求項７に記載の薄膜トランジスタ。
【請求項９】
前記基板と前記ゲート電極との間に形成されたバッファ層をさらに備えることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項１０】
基板上にゲート電極を形成するステップと、
前記ゲート電極を含む上部にゲート絶縁膜を形成するステップと、
前記ゲート絶縁膜上に、酸素を含む化合物半導体で活性層を形成するステップと、
前記活性層上に、酸素との結合力を有する無機物を含む酸化物で保護層を形成するステップと、
前記活性層と接触するソース電極及びドレイン電極を形成するステップと
を含むことを特徴とする薄膜トランジスタの製造方法。
【請求項１１】
前記保護層を形成するステップが、
前記活性層を含む上部に保護層を形成するステップと、
前記保護層にコンタクトホールを形成するステップと
を含むことを特徴とする請求項１０に記載の薄膜トランジスタの製造方法。
【請求項１２】
前記ソース電極及び前記ドレイン電極を形成するステップが、
前記コンタクトホールを埋め込むように、前記保護層上に導電層を形成するステップと、
前記導電層のパターニングを行い、前記コンタクトホールを介して前記活性層と接触する前記ソース電極及び前記ドレイン電極を形成するステップと
を含むことを特徴とする請求項１１に記載の薄膜トランジスタの製造方法。
【請求項１３】
前記保護層を熱処理するステップをさらに含むことを特徴とする請求項１０に記載の薄膜トランジスタの製造方法。
【請求項１４】
前記化合物半導体が、酸化亜鉛（ＺｎＯ）を含むことを特徴とする請求項１０に記載の薄膜トランジスタの製造方法。
【請求項１５】
前記化合物半導体に、ガリウム（Ｇａ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）及びバナジウム（Ｖ）のうちの少なくとも１つのイオンがドープされることを特徴とする請求項１４に記載の薄膜トランジスタの製造方法。
【請求項１６】
前記酸素との結合力を有する無機物が、前記化合物半導体を構成する元素から選択されることを特徴とする請求項１０に記載の薄膜トランジスタの製造方法。
【請求項１７】
前記化合物半導体を構成する元素が、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）及びバナジウム（Ｖ）からなる群から選択されることを特徴とする請求項１６に記載の薄膜トランジスタの製造方法。
【請求項１８】
前記酸素との結合力を有する無機物が、シリコン（Ｓｉ）及びアルミニウム（Ａｌ）のうちの１つを含む群から選択されることを特徴とする請求項１０に記載の薄膜トランジスタの製造方法。
【請求項１９】
前記ソース電極及び前記ドレイン電極を形成するステップにおいて、前記保護層をエッチング停止層として用いることを特徴とする請求項１０に記載の薄膜トランジスタの製造方法。
【請求項２０】
前記基板上にバッファ層を形成するステップをさらに含むことを特徴とする請求項１０に記載の薄膜トランジスタの製造方法。
【請求項２１】
複数の第１導電線と第２導電線とによって複数の画素が画定され、各画素に供給される信号を制御する薄膜トランジスタと、当該薄膜トランジスタに接続された第１電極とが形成された第１基板と、
第２電極が形成された第２基板と、
前記第１電極と前記第２電極との間の密封された空間に注入された液晶層とを備え、
前記薄膜トランジスタは、
前記第１基板上に形成されたゲート電極と、
ゲート絶縁膜により前記ゲート電極から絶縁され、酸素を含む化合物半導体からなる活性層と、
該活性層上に形成された保護層と、
前記活性層と接触するソース電極及びドレイン電極とを備え、
前記保護層が、酸素との結合力を有する無機物を含む酸化物からなることを特徴とする平板表示装置。
【請求項２２】
前記保護層が、前記活性層を含む上部に形成され、前記ソース電極及び前記ドレイン電極が、前記保護層に形成されたコンタクトホールを介して前記活性層と接触することを特徴とする請求項２１に記載の平板表示装置。
【請求項２３】
前記化合物半導体が、酸化亜鉛（ＺｎＯ）を含むことを特徴とする請求項２１に記載の平板表示装置。
【請求項２４】
前記化合物半導体に、ガリウム（Ｇａ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）及びバナジウム（Ｖ）のうちの少なくとも１つのイオンがドープされることを特徴とする請求項２３に記載の平板表示装置。
【請求項２５】
前記酸素との結合力を有する無機物が、前記化合物半導体を構成する元素から選択されることを特徴とする請求項２１に記載の平板表示装置。
【請求項２６】
前記化合物半導体を構成する元素が、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）及びバナジウム（Ｖ）からなる群から選択されることを特徴とする請求項２５に記載の平板表示装置。
【請求項２７】
前記酸素との結合力を有する無機物が、シリコン（Ｓｉ）及びアルミニウム（Ａｌ）のうちの１つを含む群から選択されることを特徴とする請求項２１に記載の平板表示装置。
【請求項２８】
第１電極、有機薄膜層及び第２電極からなる有機電界発光素子と、当該有機電界発光素子の動作を制御するための薄膜トランジスタとが形成された第１基板と、
該第１基板と対向するように配置された第２基板とを備え、
前記薄膜トランジスタは、
前記第１基板上に形成されたゲート電極と、
ゲート絶縁膜により前記ゲート電極から絶縁され、酸素を含む化合物半導体からなる活性層と、
該活性層上に形成された保護層と、
前記活性層と接触するソース電極及びドレイン電極とを備え、
前記保護層が、酸素との結合力を有する無機物を含む酸化物からなることを特徴とする平板表示装置。
【請求項２９】
前記保護層が、前記活性層を含む上部に形成され、前記ソース電極及び前記ドレイン電極が、前記保護層に形成されたコンタクトホールを介して前記活性層と接触することを特徴とする請求項２８に記載の平板表示装置。
【請求項３０】
前記化合物半導体が、酸化亜鉛（ＺｎＯ）を含むことを特徴とする請求項２８に記載の平板表示装置。
【請求項３１】
前記化合物半導体に、ガリウム（Ｇａ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）及びバナジウム（Ｖ）のうちの少なくとも１つのイオンがドープされることを特徴とする請求項３０に記載の平板表示装置。
【請求項３２】
前記酸素との結合力を有する無機物が、前記化合物半導体を構成する元素から選択されることを特徴とする請求項２８に記載の平板表示装置。
【請求項３３】
前記化合物半導体を構成する元素が、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）及びバナジウム（Ｖ）からなる群から選択されることを特徴とする請求項３２に記載の平板表示装置。
【請求項３４】
前記酸素との結合力を有する無機物が、シリコン（Ｓｉ）及びアルミニウム（Ａｌ）のうちの１つを含む群から選択されることを特徴とする請求項２８に記載の平板表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ及びその製造方法、ならびに薄膜トランジスタを備える平板表示装置に関し、より詳細には、酸素を含む化合物半導体を活性層とする薄膜トランジスタ及びその製造方法、ならびに薄膜トランジスタを備える平板表示装置に関する。
【背景技術】
【０００２】
一般に、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）は、チャネル領域、ソース領域及びドレイン領域を提供する活性層と、チャネル領域上に形成され、ゲート絶縁膜により活性層から電気的に絶縁されるゲート電極とからなる。
【０００３】
前記薄膜トランジスタの活性層は、大体、非晶質シリコンやポリシリコンのような半導体物質で形成される。しかし、活性層が非晶質シリコンで形成されると、移動度が低いため、高速で動作する駆動回路の実現が難しく、ポリシリコンで形成されると、移動度は高いものの、閾値電圧が不均一なため、補償回路が別途に付加されなければならないという問題があった。
【０００４】
また、低温ポリシリコン（ＬＴＰＳ：Low Temperature Poly-Silicon）を用いた従来の薄膜トランジスタの製造方法では、レーザ熱処理などの高価な工程が含まれ、特性の制御が難しいため、大面積の基板への適用が困難であるという問題があった。
【０００５】
これらの問題を解決するため、最近では、化合物半導体を活性層として用いる研究が行われている。
【０００６】
下記特許文献１には、酸化亜鉛（ＺｎＯ）または酸化亜鉛（ＺｎＯ）を主成分とする化合物半導体を活性層とする薄膜トランジスタが開示されている。
【０００７】
酸化亜鉛（ＺｎＯ）を主成分とする化合物半導体は、非晶質状で、かつ安定した材料として評価されている。前記化合物半導体を活性層として用いると、別の工程装置を追加で購入することなく、従来の工程装置を用いて、３５０℃以下の低温で、薄膜トランジスタを製造することができるほか、イオン注入工程の省略などの様々なメリットがある。
【０００８】
しかし、化合物半導体を用いると、活性層上に薄膜を形成したり、形成された薄膜をエッチングする際、プラズマによる損傷が発生し、破壊効果（bombardment effect）や放射効果（radiation effect）などによりキャリアが増加するなどの電気的特性の変化が発生する。このような化合物半導体の電気的特性の変化により薄膜トランジスタの閾値電圧が変化するなど、電気的特性の低下が発生し、基板内における特性の分散度が低下する。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００４−２７３６１４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
そこで、本発明の目的は、活性層の損傷による薄膜トランジスタの電気的特性及び分散度の低下を防止することができる薄膜トランジスタ及びその製造方法、ならびに薄膜トランジスタを備える平板表示装置を提供することである。
【００１１】
本発明の他の目的は、外光による薄膜トランジスタの電気的特性の低下を防止することができる薄膜トランジスタ及びその製造方法、ならびに薄膜トランジスタを備える平板表示装置を提供することである。
【課題を解決するための手段】
【００１２】
上記の目的を達成するための本発明の一態様による薄膜トランジスタは、基板と、該基板上に形成されたゲート電極と、ゲート絶縁膜により前記ゲート電極から絶縁され、酸素を含む化合物半導体からなる活性層と、該活性層上に形成された保護層と、前記活性層と接触するソース電極及びドレイン電極とを備え、前記保護層が、酸素との結合力を有する無機物を含む酸化物からなる。
【００１３】
上記の目的を達成するための本発明の他の態様による薄膜トランジスタの製造方法は、基板上にゲート電極を形成するステップと、前記ゲート電極を含む上部にゲート絶縁膜を形成するステップと、前記ゲート絶縁膜上に、酸素を含む化合物半導体で活性層を形成するステップと、前記活性層上に、酸素との結合力を有する無機物を含む酸化物で保護層を形成するステップと、前記活性層と接触するソース電極及びドレイン電極を形成するステップとを含む。
【００１４】
また、上記の目的を達成するための本発明のさらに他の態様による薄膜トランジスタを備える平板表示装置は、複数の第１導電線と第２導電線とによって複数の画素が画定され、各画素に供給される信号を制御する薄膜トランジスタと、当該薄膜トランジスタに接続された第１電極とが形成された第１基板と、第２電極が形成された第２基板と、前記第１電極と前記第２電極との間の密封された空間に注入された液晶層とを備え、前記薄膜トランジスタは、前記第１基板上に形成されたゲート電極と、ゲート絶縁膜により前記ゲート電極から絶縁され、酸素を含む化合物半導体からなる活性層と、該活性層上に形成された保護層と、前記活性層と接触するソース電極及びドレイン電極とを備え、前記保護層が、酸素との結合力を有する無機物を含む酸化物からなる。
【００１５】
さらに、上記の目的を達成するための本発明のさらなる態様による薄膜トランジスタを備える平板表示装置は、第１電極、有機薄膜層及び第２電極からなる有機電界発光素子と、当該有機電界発光素子の動作を制御するための薄膜トランジスタとが形成された第１基板と、該第１基板に対向するように配置された第２基板とを備え、前記薄膜トランジスタは、前記第１基板上に形成されたゲート電極と、ゲート絶縁膜により前記ゲート電極から絶縁され、酸素を含む化合物半導体からなる活性層と、該活性層上に形成された保護層と、前記活性層と接触するソース電極及びドレイン電極とを備え、前記保護層が、酸素との結合力を有する無機物を含む酸化物からなる。
【発明の効果】
【００１６】
本発明の薄膜トランジスタは、酸素を含む化合物半導体からなる活性層を備え、活性層上に、酸素との結合力を有する無機酸化物で保護層が形成される。保護層は、ソース電極及びドレイン電極を形成する過程において、エッチング停止層として用いられるとともに、チャネル領域の汚染や損傷を防止し、活性層の損傷が発生しても、後続の熱処理により回復できるようにする。したがって、活性層の損傷による薄膜トランジスタの電気的特性の低下が防止され、基板内における特性の分散度が改善され得る。また、本発明の保護層は、バンドギャップが比較的小さな無機酸化物で形成されるため、外光を効果的に吸収する。したがって、外光による活性層の電気的特性の低下を補償するための工程または装置を別途に追加しなくてもよい。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施形態に係る薄膜トランジスタを説明するための断面図である。
【図２ａ】本発明に係る薄膜トランジスタの製造方法を説明するための断面図である。
【図２ｂ】本発明に係る薄膜トランジスタの製造方法を説明するための断面図である。
【図２ｃ】本発明に係る薄膜トランジスタの製造方法を説明するための断面図である。
【図２ｄ】本発明に係る薄膜トランジスタの製造方法を説明するための断面図である。
【図３ａ】ゲート電圧に応じたドレイン電流の変化を示すグラフである。
【図３ｂ】時間に応じた閾値電圧の変化を示すグラフである。
【図４ａ】ゲート電圧に応じたドレイン電流の変化を示すグラフである。
【図４ｂ】時間に応じた閾値電圧の変化を示すグラフである。
【図５ａ】保護層の形成前に測定した薄膜トランジスタの電気的特性を示すグラフである。
【図５ｂ】保護層の形成後に測定した薄膜トランジスタの電気的特性を示すグラフである。
【図５ｃ】保護層の形成後に測定した薄膜トランジスタの電気的特性を示すグラフである。
【図６ａ】本発明に係る薄膜トランジスタの電気的特性を示すグラフである。
【図６ｂ】本発明に係る薄膜トランジスタの電気的特性を示すグラフである。
【図７ａ】本発明に係る薄膜トランジスタの信頼性の測定結果を示すグラフである。
【図７ｂ】本発明に係る薄膜トランジスタの信頼性の測定結果を示すグラフである。
【図８ａ】外光の吸収に応じたトランジスタの伝達特性を示すグラフである。
【図８ｂ】外光の吸収に応じたトランジスタの伝達特性を示すグラフである。
【図９】本発明の他の実施形態に係る薄膜トランジスタを説明するための断面図である。
【図１０】本発明の一実施形態に係る薄膜トランジスタを備える平板表示装置を説明するための平面図である。
【図１１ａ】本発明の他の実施形態に係る薄膜トランジスタを備える平板表示装置を説明するための平面図である。
【図１１ｂ】本発明の他の実施形態に係る薄膜トランジスタを備える平板表示装置を説明するための断面図である。
【図１２】図１１ａの有機電界発光素子を説明するための断面図である。
【発明を実施するための形態】
【００１８】
以下、添付図面を参照して本発明の好ましい実施形態を詳細に説明する。以下の実施形態は、当該技術分野における通常の知識を有する者にとって本発明が十分に理解されるように提供されるものであって、様々な形態で変形可能であり、本発明の範囲は、以下に示す実施形態に限定されるものではない。
【００１９】
図１は、本発明の一実施形態に係る薄膜トランジスタを説明するための断面図である。
【００２０】
基板１０上にバッファ層１１が形成され、バッファ層１１上にゲート電極１２が形成される。ゲート電極１２を含む上部には、ゲート絶縁膜１３によりゲート電極１２から絶縁され、化合物半導体からなる活性層１４が形成される。活性層１４は、チャネル領域１４ａ、ソース領域１４ｂ及びドレイン領域１４ｃを提供し、チャネル領域１４ａがゲート電極１２と重なるように配置される。
【００２１】
活性層１４を含む上部には、保護層１５が形成され、保護層１５には、活性層１４のソース領域１４ｂ及びドレイン領域１４ｃが露出するように、コンタクトホールが形成される。また、保護層１５上には、コンタクトホールを介してソース領域１４ｂ及びドレイン領域１４ｃと接触するように、ソース電極１６ａ及びドレイン電極１６ｂが形成される。
【００２２】
前記薄膜トランジスタにおいて、活性層１４は、酸素を含む化合物半導体、例えば、酸化亜鉛（ＺｎＯ）で形成され得る。前記化合物半導体には、ガリウム（Ｇａ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）及びバナジウム（Ｖ）のうちの少なくとも１つのイオンがドープされ得る。さらに、保護層１５は、酸素（Ｏ）との結合力を有する無機物を含む酸化物、すなわち、無機酸化物で形成される。酸素との結合力を有する無機物は、前記化合物半導体を構成する元素、例えば、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）及びバナジウム（Ｖ）からなる群から選択されるか、シリコン（Ｓｉ）またはアルミニウム（Ａｌ）を含む群から選択され得る。
【００２３】
以下では、前記薄膜トランジスタの製造工程に基づいて本発明をより詳細に説明する。
【００２４】
図２ａ〜図２ｄは、本発明に係る薄膜トランジスタの製造方法を説明するための断面図である。
【００２５】
図２ａに示すように、基板１０上にバッファ層１１を形成した後、バッファ層１１上にゲート電極１２を形成し、ゲート電極１２を含む上部にゲート絶縁膜１３を形成する。基板１０としては、シリコン（Ｓｉ）などの半導体基板、ガラスやプラスチックなどの絶縁基板、または金属基板を用いることができる。ゲート電極１２は、Ａｌ、Ｃｒ、ＭｏＷなどの金属や導電性ポリマーなどで形成され得る。ゲート絶縁膜１３は、ＳｉＯ２、ＳｉＮＸ、Ｇａ２Ｏ３などの絶縁物で形成され得る。
【００２６】
図２ｂに示すように、ゲート絶縁膜１３上に、化合物半導体で活性層１４を形成する。活性層１４は、チャネル領域１４ａ、ソース領域１４ｂ及びドレイン領域１４ｃを提供し、チャネル領域１４ａがゲート電極１２と重なるように形成される。活性層１４は、酸素を含む化合物半導体、例えば、酸化亜鉛（ＺｎＯ）で形成され得、前記化合物半導体に、ガリウム（Ｇａ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）及びバナジウム（Ｖ）のうちの少なくとも１つのイオンがドープされ得る。化合物半導体としては、例えば、ＺｎＯ、ＺｎＧａＯ、ＺｎＩｎＯ、ＺｎＳｎＯ、ＧａＩｎＺｎＯなどが使用可能である。
【００２７】
図２ｃに示すように、活性層１４を含む上部に保護層１５を形成した後、保護層１５のパターニングを行い、活性層１４のソース領域１４ｂ及びドレイン領域１４ｃが露出するように、コンタクトホール１５ａを形成する。保護層１５は、酸素（Ｏ）との結合力を有する無機物を含む酸化物で形成する。酸素との結合力を有する無機物は、前記化合物半導体を構成する元素、例えば、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）及びバナジウム（Ｖ）からなる群から選択されるか、シリコン（Ｓｉ）またはアルミニウム（Ａｌ）を含む群から選択され得る。保護層１５としては、例えば、前記化合物半導体を構成する元素を全て含む（前記化合物半導体と同じ）酸化物であって、ＺｎＯ、ＺｎＧａＯ、ＺｎＩｎＯ、ＺｎＳｎＯ、ＧａＩｎＺｎＯなどが使用可能である。また、前記化合物半導体を構成する元素のうちの少なくとも１つを含む酸化物であって、Ｇａ２Ｏ３などが使用可能である。さらに、シリコン（Ｓｉ）を含む酸化物であって、ＳｉＯ２が使用可能であり、アルミニウム（Ａｌ）を含む酸化物であって、ＡｌＯＸまたはＡｌＯＸＮＹが使用可能である。ただし、本発明の効果を得るためには、シリコン酸化物（ＳｉＯＸ）の場合、蒸着時において、温度を３００℃以下に調節し、酸素分圧を５０％以上に調節しなければならない。また、アルミニウム酸化物（ＡｌＯＸ）の場合、蒸着時において、温度を３００℃以下に調節し、アルミニウム（Ａｌ）の含有量を２〜５０％以下に調節しなければならない。さらに、アルミニウム酸窒化物（ＡｌＯＸＮＹ）の場合、窒素及びアルゴンガス雰囲気下、アルミニウム酸化物（Ａｌ２Ｏ３）をターゲットとしてスパッタ蒸着を行う過程において、酸素分圧を４％程度に調節しなければならない。
【００２８】
図２ｃ及び２ｄに示すように、コンタクトホール１５ａを埋め込むように、保護層１５上に導電層を形成した後、導電層のパターニングを行い、コンタクトホール１５ａを介してソース領域１４ｂ及びドレイン領域１４ｃと接触するソース電極１６ａ及びドレイン電極１６ｂを形成する。ソース電極１６ａ及びドレイン電極１６ｂは、Ｍｏ、ＭｏＷ、Ａｌ、ＡｌＮｄ、ＡｌＬｉＬａなどの金属で形成され得る。
【００２９】
上記のように、本発明は、酸素を含む化合物半導体で活性層１４を形成し、活性層１４上に、酸素との結合力を有する無機酸化物で保護層１５を形成する。保護層１５は、ソース電極１６ａ及びドレイン電極１６ｂを形成するために導電層のパターニングを行う過程において、エッチング停止層として用いることができることから、エッチング工程が容易になる。さらに、エッチング過程において、チャネル領域１４ａの活性層１４を保護し、後続の工程において、有機物などによる活性層１４の汚染を防止する。
【００３０】
しかし、本発明の場合、保護層１５が化合物半導体とのエッチング選択比の低い物質で形成された場合、コンタクトホール１５ａを形成するエッチング過程において、活性層１４の損傷が発生し得る。そのため、保護層１５の材料またはエッチング方法を適宜選択しなければならない。ただし、活性層１４の損傷が発生した場合は、ソース電極１６ａ及びドレイン電極１６ｂを形成した後、例えば、２００〜３５０℃の温度、１０ｅ−２程度の低真空及び窒素（Ｎ２）、酸素（Ｏ２）などのガス雰囲気下、熱処理を行うと、活性層１４の損傷を回復することができる。
【００３１】
プラズマ損傷による化合物半導体の電気的特性の低下は、そのほとんどが、表面格子の破壊による酸素欠陥によって発生すると推定される。したがって、本発明は、酸素との結合力を有する無機酸化物で保護層１５を形成して活性層１４を保護することにより、活性層１４の損傷を防止するとともに、損傷が発生した場合でも、後続の熱処理により回復できるようにする。熱処理による活性層１４の損傷の回復は、保護層１５からの酸素の拡散によると推定される。
【００３２】
図３ａ及び図３ｂは、保護層を形成していない状態で測定した薄膜トランジスタのゲート電圧Ｖｇに応じたドレイン電流Ｉｄの変化と、時間に応じた閾値電圧Ｖｔｈの変化を示すグラフである。また、図４ａ及び図４ｂは、本発明により、保護層１５を形成した状態で測定した薄膜トランジスタのゲート電圧Ｖｇに応じたドレイン電流Ｉｄの変化と、ストレス時間に応じた閾値電圧Ｖｔｈの変化を示すグラフである。測定は、ソース電極１６ａ及びドレイン電極１６ｂに１０Ｖの電圧Ｖｄｓを印加し、３μＡの電流が一定に流れるようにゲート電圧Ｖｇを制御した状態で、５０時間行われた。
【００３３】
図３ａ及び図３ｂの場合、時間が経過するほど、閾値電圧Ｖｔｈが正（＋）の方向に急激に増加しており、一定時間後には、測定が不可能になるくらいに閾値電圧Ｖｔｈの変動が激しかった。反面、図４ａ及び図４ｂの場合は、閾値電圧Ｖｔｈの変動幅が１Ｖ以内と小さく、５０時間経過した後にも、安定した特性を示している。
【００３４】
活性層がポリシリコンからなる従来の薄膜トランジスタでは、一般的に、シリコン酸化物（ＳｉＯ２）、シリコン窒化物（ＳｉＮＸ）、またはアルミニウム酸化物（Ａｌ２Ｏ３）で保護層を形成する。しかし、活性層が酸素を含む化合物半導体からなる薄膜トランジスタの場合、保護層１５をシリコン酸化物（ＳｉＯ２）、シリコン窒化物（ＳｉＮＸ）、またはアルミニウム酸化物（Ａｌ２Ｏ３）で形成すると、電気的特性の低下が著しくなる。このような電気的特性の低下は、蒸着過程において、プラズマによって発生する活性層の損傷によると推定される。プラズマによる損傷が発生すると、酸素欠陥によって活性層のキャリア濃度が増加し、この過剰キャリアによりオフ電流が増加し、Ｓファクタ（Ｓ−ｆａｃｔｏｒ）特性が低下し得る。
【００３５】
図５ａは、保護層１５の形成前に測定した本発明に係る薄膜トランジスタの電気的特性を示すグラフである。図５ｂは、保護層１５をシリコン酸化物（ＳｉＯ２）で形成した後に、図５ｃは、保護層１５をアルミニウム酸化物（Ａｌ２Ｏ３）で形成した後に、それぞれ測定した電気的特性を示すグラフである。シリコン酸化物（ＳｉＯ２）またはアルミニウム酸化物（Ａｌ２Ｏ３）は、一般的な従来の方法によって形成された。シリコン酸化物（ＳｉＯ２）またはアルミニウム酸化物（Ａｌ２Ｏ３）で保護層１５を形成した後には、外光を効果的に遮断できないことから、トランジスタの特性を失う（図５ｂ参照）か、特性の低下が著しかった（図５ｃ参照）。
【００３６】
反面、図６ａは、活性層１４を構成する化合物半導体の全ての元素を含む（活性層と同じ）ＧａＩｎＺｎＯで保護層１５を形成した場合である。また、図６ｂは、活性層１４を構成する化合物半導体の一部の元素を含むＧａ２Ｏ３で保護層１５を形成した場合である。これら図６ａ及び６ｂの場合、保護層を形成していない場合（図５ａ参照）の閾値電圧Ｖｔｈの３．３Ｖに比べて、２．４Ｖ程度上昇する（図６ａ参照）か、０．２Ｖ程度下降した（図６ｂ参照）。
【００３７】
図７ａ及び図７ｂは、本発明に係る薄膜トランジスタの信頼性の測定結果であって、３ｍＴｏｒｒの圧力でＧａＩｎＺｎＯを蒸着して活性層１４を形成し、Ｇａ２Ｏ３で保護層１５を形成した。図７ａ及び図７ｂのグラフにおいて、最下端は閾値電圧Ｖｔｈを示し、閾値電圧Ｖｔｈ以上の電圧は、ノイズまたは瞬間的な電圧の変化を示す。
【００３８】
ソース電極１６ａ及びドレイン電極１６ｂに１０Ｖの電圧Ｖｄｓを印加し、３μＡの電流が一定に流れるようにゲート電圧Ｖｇを制御した状態で、時間（ｈ）に応じた閾値電圧Ｖｔｈの変化を観察した結果、５０時間測定した場合（図７ａ）と、１００００時間測定した場合（図７ｂ）とでいずれも若干の変化を示した。閾値電圧Ｖｔｈの変化を示す図７ｂの点線からみると、３００００時間後には、１．２Ｖ以内の変化を示すと推測される。
【００３９】
このように安定した電気的特性は、無機酸化物からなる保護層１５によるものである。つまり、本発明の保護層１５は、酸素との強い結合力を有する無機物を含むため、蒸着過程で発生する過剰キャリアをより容易に捕獲（抑制）することにより、過剰キャリアによる特性の低下を防止する。
【００４０】
さらに、本発明の保護層１５は、外光によるトランジスタの特性の低下を防止する。酸素を含む化合物半導体として、ＧａＩｎＺｎＯは、約３．３７ｅＶの大きなバンドギャップを有するが、光が吸収されると、過剰キャリアが生成されることから、リーク電流が発生し、トランジスタの特性が劣化し得る。特に、下部ゲート構造は、上部ゲート構造に比べて、外光に脆弱な構造となっている。
【００４１】
本発明の薄膜トランジスタにおいて、図５ｂのように、保護層１５をバンドギャップの大きなシリコン酸化物（ＳｉＯ２）で形成すると、外光を効果的に遮断できないことから、図８ａのように、トランジスタの伝達特性が低下する。図８ａは、ソース電極１６ａ及びドレイン電極１６ｂに５．１Ｖの電圧Ｖｄｓを印加した状態で、外光として０〜２００００Ｌｕｘの光を照射した。
【００４２】
しかし、本発明の薄膜トランジスタは、図６ｂのように、保護層１５がバンドギャップの比較的小さなＧａ２Ｏ３などの無機酸化物で形成されるため、外光が吸収されやすい。したがって、光の光学的吸収による活性層１４の活性化及び酸素脱着が防止されることにより、図８ｂのように、トランジスタの伝達特性が一定に維持可能である。
【００４３】
光の光学的吸収による活性層の劣化は、薄膜トランジスタを含む表示装置の画質の低下を誘発するか、消費電力を増加させる。そのため、従来の非晶質シリコン薄膜トランジスタでは、デュアルゲート、ＬＤＤ（Lightly Doped Drain）、オフセット構造などのような、リーク電流を減少させ得る構造を採用していた。しかし、この場合、動作（turn on）状態におけるドレイン電流が減少し、追加の工程が必要になるという問題があった。しかし、本発明によれば、保護層がバンドギャップの小さな無機酸化物で形成されるため、外光を効果的に吸収することにより、電気的特性の低下を補償するための工程または装置を別途に追加しなくてもよい。
【００４４】
図９は、本発明の他の実施形態に係る薄膜トランジスタを説明するための断面図である。
【００４５】
図１に示す薄膜トランジスタとの構造的相違点について説明すると、図１の薄膜トランジスタは、保護層１５が活性層１４を含む上部全体に形成され、ソース電極１６ａ及びドレイン電極１６ｂが、コンタクトホール１５ａを介して活性層１４のソース領域１４ｂ及びドレイン領域１４ｃと接触する構造である。反面、図９の薄膜トランジスタは、保護層２５が活性層１４上にのみ形成され、ソース電極２６ａ及びドレイン電極２６ｂが、活性層１４のソース領域１４ｂ及びドレイン領域１４ｃと直接接触する構造である。
【００４６】
本実施形態の薄膜トランジスタ構造は、活性層１４上に形成された保護層２５によって活性層１４が保護され、ソース電極２６ａ及びドレイン電極２６ｂと、ソース領域１４ｂ及びドレイン領域１４ｃとの直接接触により、接触抵抗が減少し得る。保護層２５の構成及び役割は、前述の保護層１５と同じであるため、詳細な説明は省略する。
【００４７】
図９の薄膜トランジスタは、図１の薄膜トランジスタと同じ方法によって製造可能である。しかし、図２ｃを参照して説明したステップでは、保護層１５のパターニングを行うことでコンタクトホール１５ａを形成したが、本実施形態の場合、保護層２５のパターニングを行う過程において、保護層２５が活性層１４上にのみ残留するようにする。
【００４８】
上記のように構成された本発明の薄膜トランジスタは、平板表示装置に適用可能である。
【００４９】
図１０は、本発明の一実施形態に係る薄膜トランジスタを備える平板表示装置を説明するための斜視図であって、画像を表示する表示パネル１００を中心に概略的に説明する。
【００５０】
表示パネル１００は、互いに対向するように配置された２つの基板１１０及び１２０と、２つの基板１１０及び１２０の間に介在する液晶層１３０とからなり、基板１１０にマトリクス状に配列された複数のゲート線１１１とデータ線１１２とによって画素領域１１３が画定される。また、ゲート線１１１とデータ線１１２とが交差する部分の基板１１０には、各画素に供給される信号を制御する薄膜トランジスタ１１４と、薄膜トランジスタ１１４に接続された画素電極１１５とが形成される。
【００５１】
薄膜トランジスタ１１４は、図１及び図９のような構造を有し、図２ａ〜図２ｄを参照して説明した本発明の製造方法によって製造可能である。
【００５２】
さらに、基板１２０には、カラーフィルタ１２１と、共通電極１２２とが形成される。また、基板１１０及び１２０の背面には、偏光板１１６及び１２３がそれぞれ形成され、偏光板１１６の下には、光源としてバックライト（図示せず）が配置される。
【００５３】
一方、表示パネル１００の画素領域１１３の周辺には、表示パネル１００を駆動させるための駆動部（ＬＣＤ Drive IC）（図示せず）が実装される。駆動部は、外部から提供される電気的信号を走査信号及びデータ信号に変換してゲート線１１１とデータ線１１２とに供給する。
【００５４】
図１１ａ及び図１１ｂは、本発明の他の実施形態に係る薄膜トランジスタを備える平板表示装置を説明するための平面図及び断面図であって、画像を表示する表示パネル２００を中心に概略的に説明する。
【００５５】
図１１ａに示すように、基板２１０は、画素領域２２０と、画素領域２２０の周辺の非画素領域２３０とに画定される。画素領域２２０の基板２１０には、走査線２２４及びデータ線２２６の間にマトリクス状に接続された複数の有機電界発光素子３００が形成される。また、非画素領域２３０の基板２１０には、画素領域２２０の走査線２２４及びデータ線２２６から延びる走査線２２４及びデータ線２２６と、有機電界発光素子３００の動作のための電源供給線（図示せず）と、パッド２２８を介して外部から提供された信号を処理して走査線２２４及びデータ線２２６に供給する走査駆動部２３４及びデータ駆動部２３６とが形成される。
【００５６】
図１２に示すように、有機電界発光素子３００は、アノード電極３１７及びカソード電極３２０と、アノード電極３１７及びカソード電極３２０の間に形成された有機薄膜層３１９とからなる。有機薄膜層３１９は、正孔輸送層と、有機発光層と、電子輸送層との積層構造で形成され、正孔注入層と、電子注入層とをさらに備えることができる。さらに、有機電界発光素子３００の動作を制御するための薄膜トランジスタと、信号を保持させるためのキャパシタとをさらに備えることができる。
【００５７】
薄膜トランジスタは、図１及び図９のような構造を有し、図２ａ〜図２ｄを参照して説明した本発明の製造方法によって製造可能である。
【００５８】
以下では、上記のように構成された薄膜トランジスタを備える有機電界発光素子３００を、図１１ａ及び図１２を参照してより詳細に説明する。
【００５９】
基板２１０上にバッファ層１１が形成され、画素領域２２０のバッファ層１１上にゲート電極１２が形成される。このとき、画素領域２２０には、ゲート電極１２に接続される走査線２２４が形成され、非画素領域２３０には、画素領域２２０の走査線２２４から延びる走査線２２４及び外部からの信号を受信するためのパッド２２８が形成され得る。
【００６０】
ゲート電極１２を含む上部には、ゲート絶縁膜１３によりゲート電極１２から電気的に絶縁され、チャネル領域１４ａ、ソース領域１４ｂ及びドレイン領域１４ｃを提供する活性層１４が形成される。
【００６１】
活性層１４を含む上部には、保護層１５が形成され、保護層１５には、活性層１４のソース領域１４ｂ及びドレイン領域１４ｃが露出するように、コンタクトホールが形成される。また、保護層１４上には、コンタクトホールを介してソース領域１４ｂ及びドレイン領域１４ｃと接触するように、ソース電極１６ａ及びドレイン電極１６ｂが形成される。このとき、画素領域２２０には、ソース電極１６ａ及びドレイン電極１６ｂに接続されるデータ線２２６が形成され、非画素領域２３０には、画素領域２２０のデータ線２２６から延びるデータ線２２６及び外部からの信号を受信するためのパッド２２８が形成される。
【００６２】
ソース電極１６ａ及びドレイン電極１６ｂを含む上部には、表面の平坦化のために、有機物で平坦化層１７が形成され、平坦化層１７には、ソース電極１６ａまたはドレイン電極１６ｂが露出するように、ビアホールが形成される。また、ビアホールを介してソース電極１６ａまたはドレイン電極１６ｂに接続されるアノード電極３１７が形成される。
【００６３】
アノード電極３１７の一部の領域（発光領域）が露出するように、平坦化層１７上に画素画定膜３１８が形成され、露出したアノード電極３１７上に有機薄膜層３１９が形成され、有機薄膜層３１９を含む画素画定膜３１８上にカソード電極３２０が形成される。
【００６４】
図１１ｂに示すように、上記のように有機電界発光素子３００が形成された基板２１０上には、画素領域２２０を封止するための封止基板４００が配置される。また、封止材４１０により封止基板４００が基板２１０に貼り合わされ、これにより、表示パネル２００が完成する。
【符号の説明】
【００６５】
１０  基板
１１  バッファ層
１２  ゲート電極
１３  ゲート絶縁膜
１４  活性層
１４ａ  チャネル領域
１４ｂ  ソース領域
１４ｃ  ドレイン領域
１５，２５  保護層
１５ａ  コンタクトホール
１６ａ，２６ａ  ソース電極
１６ｂ，２６ｂ  ドレイン電極
１００，２００  表示パネル
１１０，１２０，２１０  基板
１３０  液晶層
３００  有機電界発光素子
４００  封止基板
４１０  封止材
【図１】
2010021520.tif 000003
【図２ａ】
2010021520.tif 000004
【図２ｂ】
2010021520.tif 000005
【図２ｃ】
2010021520.tif 000006
【図２ｄ】
2010021520.tif 000007
【図３ａ】
2010021520.tif 000008
【図３ｂ】
2010021520.tif 000009
【図４ａ】
2010021520.tif 000010
【図４ｂ】
2010021520.tif 000011
【図５ａ】
2010021520.tif 000012
【図５ｂ】
2010021520.tif 000013
【図５ｃ】
2010021520.tif 000014
【図６ａ】
2010021520.tif 000015
【図６ｂ】
2010021520.tif 000016
【図７ａ】
2010021520.tif 000017
【図７ｂ】
2010021520.tif 000018
【図８ａ】
2010021520.tif 000019
【図８ｂ】
2010021520.tif 000020
【図９】
2010021520.tif 000021
【図１０】
2010021520.tif 000022
【図１１ａ】
2010021520.tif 000023
【図１１ｂ】
2010021520.tif 000024
【図１２】
2010021520.tif 000025