(57)【要約】【課題】双方向走査のシフトレジスタを提供する。【解決手段】本発明によるシフトレジスタは、複数段のシフトレジスタユニット｛Ｓｊ｝（ｊ＝１、２、…、Ｎ、Ｎは正整数である）を含んでおり、該第ｊ段のシフトレジスタユニット｛Ｓｊ｝は、第１トランジスタ、第２トランジスタ、第３トランジスタ、第４トランジスタ及び出力を有する。且つ、各段のシフトレジスタユニットは、第１入力、第２入力、第３入力、第４入力、第５入力及び第６入力を有する。第１トランジスタのゲートが第３入力に電気的結合され、ドレインが第１入力に電気的結合され、なお、第２トランジスタのゲートが第４入力に電気的結合され、ソースが第２入力に電気的結合される。第３トランジスタのドレインは、第５入力に電気的結合され、ソースは出力に電気的結合される。第４トランジスタのドレインは、出力に電気的結合され、ソースは第６入力に電気的結合される。【選択図】図2
2010073301.tif 000002
【特許請求の範囲】
【請求項１】
シフトレジスタであって、
第１双方向制御信号を提供するための第１制御線と、
第２双方向制御信号を提供するための第２制御線と、
第１クロック信号を提供するための第１クロック信号線と、
第２クロック信号を提供するための第２クロック信号線と、
供給電圧を提供するための基準線と、
複数段のシフトレジスタユニット｛Ｓｊ｝（ｊ＝１、２、…、Ｎ、Ｎは正整数である）と、
を備え、
第ｊ段の前記シフトレジスタユニットＳｊは、
第1入力と、
第２入力と、
第３入力と、
第４入力と、
ｊが奇数の場合、前記第１クロック信号線及び前記第２クロック信号線のいずれかの一方に電気的に接続され、ｊが偶数の場合、前記第１クロック信号線と前記第２クロック信号線のもう一方に電気的に接続される第５入力と、
前記基準線に電気的に接続される第６入力と、
出力信号を出力する出力と、
前記第３入力に電気的に接続されるゲート、前記第１入力に電気的に接続されるドレイン、及びソースを有する第１トランジスタと、
前記第１トランジスタのソースに電気的に接続される第１節点と、
前記第４入力に電気的に接続されるゲート、前記第１節点に電気的に接続されるドレイン、および前記第２入力に電気的に接続されるソースを有する第２トランジスタと、
前記第１節点に電気的に接続される第２節点と、
前記第２節点に電気的に接続されるゲート、前記第５入力に電気的に接続されるドレイン、および前記出力に電気的に接続されるソースを有する第３トランジスタと、
ゲート、前記出力に電気的に接続されるドレイン、および前記第６入力に電気的に接続されるソースを有する第４トランジスタと、
前記第４トランジスタのゲートに電気的に接続される第３節点と、
を含み、
前記複数段のシフトレジスタユニット｛Ｓｊ｝の間は、順次に電気的に接続されていて、第ｉ段のシフトレジスタユニットＳｉ(ｉ＝２、３、４、…Ｎ)の前記第３入力は、第（ｉ―１）段のシフトレジスタユニットＳｉ−１の前記出力に電気的に接続されて、対応した出力信号Ｓｏｕｔ（ｉ―１）を受信し、且つ、第ｋ段のシフトレジスタユニットＳｋ（ｋ＝１、２、３、…Ｎ−１）の前記第４入力は、第（ｋ＋１）段のシフトレジスタユニットＳｋ＋１の前記出力に電気的に接続されて、対応した出力信号Ｓｏｕｔ（ｋ＋１）を受信することを特徴とするシフトレジスタ。
【請求項２】
第１段の前記シフトレジスタユニットＳ１の前記第３入力に電気的に接続されて、前記第１段のシフトレジスタユニットＳ１の前記第３入力に第１スタートパルスを提供する第１スタートパルス入力線をさらに含むことを特徴とする請求項１に記載のシフトレジスタ。
【請求項３】
第Ｎ段の前記シフトレジスタユニットＳＮの前記第４入力に電気的に接続されて、前記第Ｎ段のシフトレジスタユニットＳＮの前記第４入力に第２スタートパルスを提供する第２スタートパルス入力線をさらに含むことを特徴とする請求項１に記載のシフトレジスタ。
【請求項４】
前記複数段のシフトレジスタユニットの第ｊ段のシフトレジスタユニットＳｊは、第ｊ段の前記シフトレジスタユニットＳｊの出力を無効にするためのディスエーブル回路（disable circuit）を更に含むことを特徴とする請求項１に記載のシフトレジスタ。
【請求項５】
前記第１双方向制御信号と第２双方向制御信号は交流信号であり、前記第１双方向制御信号の周波数が前記第２双方向制御信号の周波数と一致し、且つ、前記第１双方向制御信号の位相が前記第２双方向制御信号の位相と逆であることを特徴とする請求項１に記載のシフトレジスタ。
【請求項６】
ｊが奇数の場合、前記複数段のシフトレジスタユニットの第ｊ段のシフトレジスタユニットＳｊの前記第１入力と前記第２入力はそれぞれ前記第１制御線と前記第２制御線に電気的に接続され、ｊが偶数の場合、前記第ｊ段のシフトレジスタユニットＳｊの前記第１入力と前記第２入力はそれぞれ前記第２制御線と前記第１制御線に電気的に接続されることを特徴とする請求項５に記載のシフトレジスタ。
【請求項７】
前記第１双方向制御信号と前記第２双方向制御信号は電圧値が定数である直流信号であり、且つ、前記第１双方向制御信号と前記第２双方向制御信号が逆相であることを特徴とする請求項１に記載のシフトレジスタ。
【請求項８】
前記複数段のシフトレジスタユニットの第ｊ段のシフトレジスタユニットＳｊの前記第１入力と前記第２入力はそれぞれ前記第１制御線と前記第２制御線に電気的に接続されることを特徴とする請求項７に記載のシフトレジスタ。
【請求項９】
前記第１双方向制御信号および前記第２双方向制御信号の一方が交流信号で、もう一方が直流信号であることを特徴とする請求項１に記載のシフトレジスタ。
【請求項１０】
各第１クロック信号の周波数が前記第２クロック信号の周波数と一致し、且つ、前記第１クロック信号が前記第２クロック信号と逆相であることを特徴とする請求項１に記載のシフトレジスタ。
【請求項１１】
複数段のシフトレジスタユニット｛Ｓｊ｝（ｊ＝１、２、…、Ｎ、Ｎは正整数である）を含むシフトレジスタであって、
第ｊ段の前記シフトレジスタユニットＳｊは、
第１入力、第２入力、第３入力、第４入力、第５入力及び第６入力と、
出力と、
前記第３入力に電気的結合されるゲート、前記第１入力に電気的に接続されるドレイン、及びソースを有する第１トランジスタと、
前記第１トランジスタのソースに電気的に接続される第１節点と、
前記第４入力に電気的に接続されるゲート、前記第１節点に電気的に接続されるドレイン、および前記第２入力に電気的に接続されるソースを有する第２トランジスタと、
前記第１節点に電気的に接続される第２節点に電気的に接続されるゲート、前記第５入力に電気的に接続されるドレイン、および前記出力に電気的に接続されるソースを有する第３トランジスタと、
ゲート、前記出力に電気的に接続されるドレイン、および前記第６入力に電気的に接続されるソースを有する第４トランジスタと、
前記第４トランジスタのゲートに電気的に接続される第３節点と、
を含むことを特徴とするシフトレジスタ。
【請求項１２】
前記複数段のシフトレジスタユニット｛Ｓｊ｝の間は、順次に電気的に接続されて、第ｉ段の前記シフトレジスタユニットＳｉ（ｉ＝２、３、４、…Ｎ）の前記第３入力が、第（ｉ―１）段の前記シフトレジスタユニットＳｉ−１の前記出力に電気的に接続されて、対応した出力信号Ｓｏｕｔ（ｉ―１）を受信し、且つ、第ｋ段の前記シフトレジスタユニットＳｋ（ｋ＝１、２、３、…Ｎ−１）の前記第４入力が、第（ｋ＋１）段の前記シフトレジスタユニットＳｋ＋１の前記出力ＯＵＴに電気的に接続されて、対応した出力信号Ｓｏｕｔ（ｋ＋１）を受信することを特徴とする請求項１１に記載のシフトレジスタ。
【請求項１３】
第１段の前記シフトレジスタユニットＳ１の前記第３入力に電気的に接続されて、前記第１段のシフトレジスタユニットＳ１の前記第３入力に第１スタートパルスを提供する第１スタートパルス入力線をさらに含むことを特徴とする請求項１２に記載のシフトレジスタ。
【請求項１４】
第Ｎ段の前記シフトレジスタユニットＳＮの前記第４入力に電気的に接続されて、前記第Ｎ段のシフトレジスタユニットＳＮの前記第４入力に第２スタートパルスを提供する第２スタートパルス入力線をさらに含むことを特徴とする請求項１２に記載のシフトレジスタ。
【請求項１５】
第１双方向制御信号を提供する第１制御線、および第２双方向制御信号を提供する第２制御線をさらに含むことを特徴とする請求項１２に記載のシフトレジスタ。
【請求項１６】
前記第１双方向制御信号と前記第２双方向制御信号は交流信号であり、前記第１双方向制御信号の周波数が前記第２双方向制御信号の周波数と一致し、前記第１双方向制御信号の位相が前記第２双方向制御信号の位相と逆であることを特徴とする請求項１５に記載のシフトレジスタ。
【請求項１７】
ｊが奇数の場合、前記複数段のシフトレジスタユニットの第ｊ段のシフトレジスタユニットＳｊの第１入力と第２入力は、それぞれ前記第１制御線と前記第２制御線に電気的に接続され、ｊが偶数の場合、前記第ｊ段のシフトレジスタユニットＳｊの第１入力と第２入力は、それぞれ前記第２制御線と前記第１制御線に電気的に接続されることを特徴とする請求項１６に記載のシフトレジスタ。
【請求項１８】
前記第１双方向制御信号と前記第２双方向制御信号は、電圧値が定数である直流信号であり、且つ、前記第１双方向制御信号と前記第２双方向制御信号は逆相であることを特徴とする請求項１５に記載のシフトレジスタ。
【請求項１９】
前記複数段のシフトレジスタユニットの第ｊ段のシフトレジスタユニットＳｊの第１入力と第２入力は、それぞれ前記第１制御線と前記第２制御線に電気的に接続されることを特徴とする請求項１８に記載のシフトレジスタ。
【請求項２０】
前記第１双方向制御信号および前記第２双方向制御信号の一方が交流信号で、もう一方が直流信号であることを特徴とする請求項１５に記載のシフトレジスタ。
【請求項２１】
第１クロック信号を提供するための第１クロック信号線、および第２クロック信号を提供するための第２クロック信号線をさらに含み、なお、ｊが奇数の場合、前記複数段のシフトレジスタユニットの第ｊ段のシフトレジスタユニットＳｊの第５入力が前記第１クロック信号線と前記第２クロック信号線の一方に電気的に接続され、ｊが偶数の場合、前記第ｊ段のシフトレジスタユニットＳｊの第５入力が前記第１クロック信号線と前記第２クロック信号線のもう一方に電気的に接続されることを特徴とする請求項１５に記載のシフトレジスタ。
【請求項２２】
各第１クロック信号の周波数が前記第２クロック信号の周波数と一致し、且つ、前記第１クロック信号が前記第２クロック信号と逆相であることを特徴とする請求項２１に記載のシフトレジスタ。
【請求項２３】
各段の前記シフトレジスタユニットＳｊの前記第６入力に電気的に接続されて、各段の前記シフトレジスタユニットＳｊの前記第６入力に供給電圧を提供する基準線をさらに含むことを特徴とする請求項１２に記載のシフトレジスタ。
【請求項２４】
前記複数段のシフトレジスタユニットの第ｊ段のシフトレジスタユニットＳｊは、第ｊ段の前記シフトレジスタユニットＳｊの出力を無効にする（disable）ディスエーブル回路をさらに含むことを特徴とする請求項１２に記載のシフトレジスタ。
【請求項２５】
前記第１トランジスタ、第２トランジスタ、第３トランジスタ、および第４トランジスタのうちの一つが電界効果薄膜トランジスタであることを特徴とする請求項１１に記載のシフトレジスタ。
【請求項２６】
複数段のシフトレジスタユニット｛Ｓｊ｝（ｊ＝１、２、…Ｎ、Ｎは正整数である）を含むシフトレジスタであって、
第ｊ段の前記シフトレジスタユニットＳｊは、
第１双方向制御信号および第２双方向制御信号の一方を受信する第１入力と、
前記第１双方向制御信号および前記第２双方向制御信号のもう一方を受信する第２入力と、
第３入力と、
第４入力と、
クロック信号を受信する第５入力と、
供給電圧を受信する第６入力と、
出力信号Ｓｏｕｔ（ｊ）を出力する出力と、
を含み、
前記複数段のシフトレジスタユニット｛Ｓｊ｝の間は、順次に電気的に接続されて、第ｉ段の前記シフトレジスタユニットＳｉ（ｉ＝２、３、４、…Ｎ）の前記第３入力が、第（ｉ―１）段の前記シフトレジスタユニットＳｉ−１の前記出力に電気的に接続されて、対応した出力信号Ｓｏｕｔ（ｉ―１）を受信し、且つ、第ｋ段の前記シフトレジスタユニットＳｋ（ｋ＝１、２、３、…Ｎ−１）の前記第４入力が、第（ｋ＋１）段の前記シフトレジスタユニットＳｋ＋１の前記出力に電気的に接続されて、対応した出力信号Ｓｏｕｔ（ｋ＋１）を受信することを特徴とするシフトレジスタ。
【請求項２７】
第１段の前記シフトレジスタユニットＳ１の前記第３入力に電気的に接続されて、前記第３入力に第１スタートパルスを提供する第１スタートパルス入力線をさらに含むことを特徴とする請求項２６に記載のシフトレジスタ。
【請求項２８】
第Ｎ段の前記シフトレジスタユニットＳＮの第４入力に電気的に接続されて、前記第Ｎ段のシフトレジスタユニットＳＮの第４入力に第２スタートパルスを提供する第２スタートパルス入力線をさらに含むことを特徴とする請求項２６に記載のシフトレジスタ。
【請求項２９】
前記第１双方向制御信号を提供するための第１制御線と、
前記第２双方向制御信号を提供するための第２制御線と、
をさらに含むことを特徴とする請求項２６に記載のシフトレジスタ。
【請求項３０】
前記第１双方向制御信号が前記第２双方向制御信号と逆相であることを特徴とする請求項２９に記載のシフトレジスタ。
【請求項３１】
第１クロック信号を提供するための第１クロック信号線と、第２クロック信号を提供するための第２クロック信号線とをさらに含み、且つ、ｊが奇数の場合、第ｊ段の前記シフトレジスタユニットＳｊの第５入力が前記第１クロック信号線と前記第２クロック信号線の一方に電気的に接続され、ｊが偶数の場合、前記第１クロック信号線と前記第２クロック信号線のもう一方に電気的に接続されることを特徴とする請求項２６に記載のシフトレジスタ。
【請求項３２】
第ｊ段の各前記シフトレジスタユニットＳｊの前記第６入力に電気的に接続されて、供給電圧を提供する基準線をさらに含むことを特徴とする請求項２６に記載のシフトレジスタ。
【請求項３３】
第ｊ段の前記シフトレジスタユニットＳｊは、
前記第３入力に電気的に接続されるゲート、前記第１入力に電気的に接続されるドレイン、及びソースを有する第１トランジスタと、
前記第１トランジスタのソースに電気的に接続される第１節点と、
前記第４入力に電気的に接続されるゲート、前記第１節点に電気的に接続されるドレイン、および前記第２入力に電気的に接続されるソースを有する第２トランジスタと、
前記第１節点に電気的に接続される第２節点に電気的に接続されるゲート、前記第５入力に電気的に接続されるドレイン、および前記出力に電気的に接続されるソースを有する第３トランジスタと、
ゲート、前記出力に電気的に接続されるドレイン、および前記第６入力に電気的に接続されるソースを有する第４トランジスタと、
前記第４トランジスタのゲートに電気的に接続される第３節点と、
を更に含むことを特徴とする請求項２６に記載のシフトレジスタ。
【請求項３４】
前記第１トランジスタ、第２トランジスタ、第３トランジスタ、および第４トランジスタのうちの一つが電界効果薄膜トランジスタであることを特徴とする請求項３３に記載のシフトレジスタ
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シフトレジスタに関し、特に双方向走査機能を持つシフトレジスタに関する。
【背景技術】
【０００２】
液晶ディスプレイ（Liquid crystal display, LCD）装置は、液晶セルで構成されるＬＣＤパネルと、液晶セルに対応する画素素子と、を含む。通常、これらの画素素子は、マトリックス状に配列され、そのうち、ゲートラインは列方向に沿って配列され、データラインは行方向に沿って配列される。ＬＣＤパネルは、ゲートドライバおよびデータドライバを有する駆動回路により駆動される。ゲートドライバは、複数のゲート信号（走査信号）を生成し、これらのゲート信号は、順次にゲートラインに供給されて、画素素子を一列ずつオンにさせる。データドライバは、複数のソース信号（データ信号）を順次にサンプリングし画像信号を生成する。ゲート信号をゲートラインに供給する時、これらの画像信号は同時にデータラインに供給されて、ＬＣＤパネルの液晶セルの状態を調整して、光の透過率を制御することにより、画像をＬＣＤ上に表示する。
【０００３】
このような駆動回路において、通常、ゲートドライバ内で双方向シフトレジスタを用いて複数のゲート信号を生成して、順次にゲートラインを駆動することにより、正相または逆相の表示画像を生成する。通常、双方向シフトレジスタにおいて、複数の２対２の双方向制御回路を使用して複数のゲート信号の走査方向を正方向または逆方向に制御する。
【０００４】
図６は従来の双方向シフトレジスタ６００を示し、そのうち、シフトレジスタ６００のシフトレジスタユニット６１０、６２０及び６３０は、３つの２対２の双方向制御回路６１５、６２５及び６３５を通じて直列に接続される。シフトレジスタの各段のシフトレジスタユニットは、少なくとも２つの入力端子Ｋ１とＫ２および出力端子Ｏを有する。図７で示す２対２の双方向制御回路は、入力端子ＰとＮ、および出力端子Ｄ１とＤ２を有し、制御信号ＢｉとＸＢｉにより操作または制御される。制御信号ＢｉとＸＢｉは、２つの互いに反対の極性を持つ直流信号セット例えばハイレベル電圧と低レベル電圧であって、２対２の双方向制御回路６１５、６２５及び６３５の設定に用いられ、これによりシフトレジスタ６００内の入力信号を順方向または逆方向へシフトさせる。
【０００５】
シフトレジスタ６００内において、各シフトレジスタユニットの入力端子Ｋ１とＫ２は、それぞれ対応する２対２の双方向制御回路の出力端子Ｄ１とＤ２に電気的結合され、各シフトレジスタユニットの出力端子Ｏはすべて前の２対２の双方向制御回路の端子Ｎおよび次の２対２の双方向制御回路の端子Ｐに電気的結合される。このように、シフトレジスタユニット６２０の出力端子Ｏは２対２の双方向制御回路６１５と６３５への入力を提供する。このシフトレジスタ６００に対して、Ｂｉがハイレベル電圧で、ＸＢｉが低レベル電圧である場合、入力パルスは、シフトレジスタユニット６１０から順方向に向かってシフトレジスタユニット６３０にシフトされ、Ｂｉが低レベル電圧で、ＸＢｉがハイレベル電圧である場合、入力パルスはシフトレジスタユニット６３０から逆方向に向かってシフトレジスタユニット６１０にシフトされる。
【０００６】
しかしながら、シフトレジスタの各シフトレジスタユニットにおいて、前記２対２の双方向制御回路を使用すると、前記シフトレジスタユニットの入力信号の電圧を低下させるとともに、消費電力および製造コストの増加を招くことになる。
【０００７】
故に、当業界において、上述の欠陥と不備を解決する課題が残されている。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、シフトレジスタを提供することにより、双方向制御回路の使用を少なくして、シフトレジスタユニットにおける入力信号の電圧の低下を避け、消費電力および製造コストを低減させる。
【課題を解決するための手段】
【０００９】
本発明の一つの態様は、シフトレジスタを提供する。本発明の一つの実施例によれば、シフトレジスタは、第１制御線、第２制御線、第１クロック信号線、第２クロック信号線、基準線および複数段のシフトレジスタユニット｛Ｓｊ｝（ｊ＝１、２、…Ｎ、Ｎは正整数である）を含む。第１制御線は第１双方向制御信号Ｂｉを提供し、第２制御線は、第２双方向制御信号ＸＢｉを提供する。第１クロック信号線は、第１クロック信号Ｃｋを提供し、第２クロック信号線は、第２クロック信号ＸＣｋを提供する。基準線は、供給電圧Ｖｓｓを提供するのに用いられる。各シフトレジスタユニットＳｊは、第１入力ＩＮ１、第２入力ＩＮ２、第３入力ＩＮ３、第４入力ＩＮ４、第５入力ＩＮ５および第６入力ＩＮ６を含み、そのうち、ｊが奇数の場合、第５入力ＩＮ５は第１クロック信号線または第２クロック信号線の一方に電気的に接続し、ｊが偶数の場合、第１クロック信号線または第２クロック信号線のもう一方に電気的に接続される。第６入力ＩＮ６は、前記基準線に電気的に接続される。
【００１０】
シフトレジスタは、さらに、出力ＯＵＴ、第１トランジスタＭ１、第２トランジスタＭ２、第３トランジスタＭ３および第４トランジスタＭ４を含む。出力ＯＵＴは、出力信号Ｓｏｕｔ（ｊ）を出力し、第１トランジスタＭ１は、前記第３入力ＩＮ３に電気的に接続されるゲートと、前記第１入力ＩＮ１に電気的に接続されるドレインとソースを有する。前記第１トランジスタのソースは節点Ｎ１に電気的に接続される。  第２トランジスタＭ２は、前記第４入力ＩＮ４に電気的に接続されるゲートと、前記節点Ｎ１に電気的に接続されるドレインと、前記第２入力ＩＮ２に電気的に接続されるソースとを有し、第３トランジスタＭ３は、前記節点Ｎ１に電気的に接続される節点Ｎ２に電気的に接続されるゲートと、前記第５入力ＩＮ５に電気的に接続されるドレインと、前記出力ＯＵＴに電気的に接続されるソースとを有する。第４トランジスタＭ４は、ゲートと、前記出力ＯＵＴに電気的に接続されるドレインと、前記第６入力ＩＮ６に電気的に接続されるソースとを有し、節点Ｎ３は前記第４トランジスタのゲートに電気的に接続される。そのうち、複数のシフトレジスタユニット｛Ｓｊ｝間は、順次電気的に接続されていて、これにより第ｉ段のシフトレジスタユニットＳｉの第３入力ＩＮ３は、第（ｉ―１）段のシフトレジスタユニットＳｉ―１の出力ＯＵＴに電気的に接続されて、対応する出力信号Ｓｏｕｔ（ｉ―１）を受信する（ｉ＝２、３、４、…Ｎ）。第ｋ段のシフトレジスタユニットＳｋの第４入力ＩＮ４は、第（ｋ＋１）段のシフトレジスタユニットＳｋ＋１の出力ＯＵＴに電気的に接続され、対応する出力信号Ｓｏｕｔ（ｋ＋１）（そのうち、ｋ＝１、２、３、…（Ｎ−１））を受信する。
【００１１】
本発明のもう一つの態様は、シフトレジスタを提供し、これにより、２対２の双方向制御回路の使用を少なくし、シフトレジスタユニットの入力信号の電圧の低下を避ける。
【００１２】
本発明のもう一つの実施例によれば、シフトレジスタは複数段のシフトレジスタユニット｛Ｓｊ｝（ｊ＝１、２、…、Ｎ、Ｎは正整数である）を含み、そのうち、各段のシフトレジスタユニットＳｊは、第１入力ＩＮ１、第２入力ＩＮ２、第３入力ＩＮ３、第４入力ＩＮ４、第５入力ＩＮ５、第６入力ＩＮ６、出力ＯＵＴ、第１トランジスタＭ１、第２トランジスタＭ２、第３トランジスタＭ３、第４トランジスタＭ４を含む。第１トランジスタＭ１は、第３入力ＩＮ３に電気的に接続されるゲートと、第１入力ＩＮ１に電気的に接続されるドレインと、ソースとを有する。前記第１トランジスタのソースは節点Ｎ１に電気的に接続される。第２トランジスタＭ２は、第４入力ＩＮ４に電気的に接続されるゲートと、前記節点Ｎ１に電気的に接続されるドレインと、前記第２入力ＩＮ２に電気的に接続されるソースとを有する。第３トランジスタＭ３は、前記節点Ｎ１に電気的に接続される節点Ｎ２に電気的に接続されるゲートと、前記第５入力ＩＮ５に電気的に接続されるドレインと、前記出力ＯＵＴに電気的に接続されるソースとを有する。第４トランジスタＭ４は、ゲートと、前記出力ＯＵＴに電気的に接続されるドレインと、前記第６入力ＩＮ６に電気的に接続されるソースとを有する。節点Ｎ３は前記第４トランジスタのゲートに電気的に接続される。
【００１３】
本発明のもう一つの態様は、シフトレジスタを提供し、これにより、２対２の双方向制御回路の使用を少なくし、消費電力および製造コストを低減させる。
【００１４】
本発明のもう一つの実施例によれば、シフトレジスタは複数段のシフトレジスタユニット｛Ｓｊ｝（ｊ＝１、２、…Ｎ、Ｎは正整数である）を含み、そのうち、第ｊ段のシフトレジスタユニットＳｊは、第１入力ＩＮ１、第２入力ＩＮ２、第３入力ＩＮ３、第４入力ＩＮ４、第５入力ＩＮ５、第６入力ＩＮ６、および出力ＯＵＴを含む。第１入力ＩＮ１は、第１双方向制御信号Ｂｉおよび第２双方向制御信号ＸＢｉの一方を受信する。第２入力ＩＮ２は、第１双方向制御信号Ｂｉおよび第２双方向制御信号ＸＢｉのもう一方を受信する。第５入力ＩＮ５は、クロック信号を受信する。第６入力ＩＮ６は、供給電圧Ｖｓｓを受信する。出力ＯＵＴは、出力信号Ｓｏｕｔ（ｊ）を出力し、そのうち、各シフトレジスタユニット｛Ｓｊ｝間は、順次に電気的に接続され、これにより第ｉ段のシフトレジスタユニットＳｉの第３入力ＩＮ３は第（ｉ―１）段のシフトレジスタユニットＳｉ−１の出力ＯＵＴに電気的に接続されて、対応する出力信号Ｓｏｕｔ（ｉ―１）（ｉ＝２、３、４、…Ｎ）を受信し、且つ、第ｋ段のシフトレジスタユニットＳｋの第４入力ＩＮ４は第（ｋ＋ｌ）段のシフトレジスタユニットＳｋ＋１の出力ＯＵＴに電気的に接続されて、対応する出力信号Ｓｏｕｔ（ｋ＋１）（ｋ＝１、２、３、…（Ｎ−１））を受信する。
【００１５】
上述の実施例によるシフトレジスタは、双方向制御回路の使用を少なくし、シフトレジスタユニットの入力信号の電圧の低下を避け、消費電力および製造コストの低減を実現することができる。
【００１６】
本発明の上述した内容とその他の目的、特徴、利点および実施形態がより一層判るよう、下記の図面を詳細に説明する：
【図面の簡単な説明】
【００１７】
【図１Ａ】本発明の一つの実施例による奇数のシフトレジスタユニットを有するシフトレジスタを示すブロック図である。
【図１Ｂ】本発明の一つの実施例による偶数のシフトレジスタユニットを有するシフトレジスタを示すブロック図である。
【図１Ｃ】本発明の一つの実施例による奇数のシフトレジスタユニットを有するシフトレジスタを示すブロック図である。
【図１Ｄ】本発明の一つの実施例による偶数のシフトレジスタユニットを有するシフトレジスタを示すブロック図である。
【図２】本発明の一つの実施例におけるシフトレジスタのシフトレジスタユニットを示す回路図である。
【図３】本発明の一つの実施例におけるシフトレジスタの入力と出力信号を示すクロック図である。
【図４】本発明のもう一つの実施例におけるシフトレジスタの入力と出力信号を示すクロック図である。
【図５】本発明のその他の実施例におけるシフトレジスタの入力と出力信号を示すクロック図である。
【図６】従来のシフトレジスタを示すブロック図である。
【図７】従来の２対２の双方向制御回路を示す図である。
【発明を実施するための形態】
【００１８】
図１Ａ〜図１Ｄの本発明の実施例におけるシフトレジスタのブロック図、図２の回路図、図３〜図５の駆動信号波形を用いて説明する。図１Ａ〜図１Ｄにおいて、シフトレジスタ１００Ａ、１００Ｂ、１００Ｃまたは１００Ｄは、供給電圧Ｖｓｓを提供するための基準線１１１と、第１双方向制御信号Ｂｉを提供するための第１制御線１１３と、第２双方向制御信号ＸＢｉを提供するための第２制御線１１５とを有する。
【００１９】
第１双方向制御信号Ｂｉと第２双方向制御信号ＸＢｉのそれぞれは、周波数と位相を有するＡＣ信号を含み、第１双方向制御信号の周波数は第２双方向制御信号の周波数とは実質的に一致しており、第１双方向制御信号の位相と第２双方向制御信号の位相は実質的に逆である。
【００２０】
一方、第１双方向制御信号Ｂｉと第２双方向制御信号ＸＢｉは定電圧の直流信号でもよく、第１双方向制御信号Ｂｉが高電圧を有する場合、第２双方向制御信号ＸＢｉは低電圧を有し、逆の場合も同じである。一実施例において、第１双方向制御信号Ｂｉと第２双方向制御信号ＸＢｉの一方は高電圧Ｖｄｄであり、第１双方向制御信号Ｂｉと第２双方向制御信号ＸＢｉのもう一方は低電圧Ｖｓｓである。低電圧Ｖｓｓはアース端に接続され、例えば、接地電圧または負電圧であることも可能である。
【００２１】
もう一つの実施例において、第１双方向制御信号Ｂｉと第２双方向制御信号ＸＢｉの一方は交流信号を有し、第１双方向制御信号Ｂｉと第２双方向制御信号ＸＢｉのもう一方は直流信号を有する。
【００２２】
シフトレジスタ１００Ａ、１００Ｂ、１００Ｃまたは１００Ｄは、第１クロック信号Ｃｋを提供するための第１クロック信号線１１７a、および第２クロック信号XＣｋを提供するための第２クロック信号線１１７ｂをさらに含む。第１クロック信号Ｃｋと第２クロック信号XＣｋはそれぞれ周波数と位相を有する。この実施例において、第１クロック信号Ｃｋの周波数と第２クロック信号XＣｋの周波数は実質的に一致しており、第１クロック信号Ｃｋの位相と第２クロック信号XＣｋの位相は実質的に逆である。
【００２３】
さらに、シフトレジスタ１００Ａ、１００Ｂ、１００Ｃまたは１００Ｄは、第１スタートパルスSp1を提供するための第１スタートパルス入力線１１９a、および第２スタートパルスSp２を提供するための第２スタートパルス入力線１１９ｂを有する。以下に示すように、第１スタートパルスSp1をシフトレジスタの順方向操作におけるスタートパルス信号として、第２スタートパルスSp２をシフトレジスタの逆方向操作におけるスタートパルス信号とする。
【００２４】
図１A〜図１Dに示すように、シフトレジスタ１００Ａ、１００Ｂ、１００Ｃまたは１００Ｄは、また、複数のシフトレジスタユニット｛Sj｝（ｊ＝１、２、…、N、Nは正整数である）を含む。各段のシフトレジスタユニットSjは、すべて一つの第１入力IN1、一つの第２入力IN2、一つの第３入力IN3、一つの第４入力IN4、一つの第５入力IN5、一つの第６入力IN6と一つの出力OUTを有する。第６入力IN6は基準線１１１に電気的に接続されて、基準線１１１からの供給電圧Vssを受信し、出力OUTは一つの出力信号Sout（ｊ）を出力するのに用いられる。
【００２５】
第５入力IN5は、ｊが奇数かまたは偶数かにより、第１クロック信号線１１７aまたは第２クロック信号線１１７ｂに電気的に接続される。一実施例において、ｊが奇数である場合、第５入力IN5は第１クロック信号線１１７aに電気的に接続し、ｊが偶数である場合、第５入力IN5は第２クロック信号線１１７ｂに電気的に接続される。例えば、奇数段のシフトレジスタユニットを持つ図１Aの実施例において、第１段のシフトレジスタユニットS1の第５入力IN5は、第１クロック信号線１１７aに電気的に接続されて、該第１クロック信号線１１７aからの第１クロック信号Ckを受信し、ｊが奇数の場合、第（ｊ−１）段のシフトレジスタユニットSj-1の第５入力IN5は、第２クロック信号線１１７ｂに電気的に接続されて、該第２クロック信号線からの第２クロック信号XCｋを受信し、第ｊ段のシフトレジスタユニットSjの第５入力IN5は、第１クロック信号線１１７aに電気的に接続され、その上の第１クロック信号Ckを受信し、第（ｊ＋１）段のシフトレジスタユニットSj+１の第５入力IN５は、第２クロック信号線１１７ｂに電気的に接続され、その上の第２クロック信号XCｋを受信し、奇数段である第N段のシフトレジスタユニットSNの第５入力IN5は、第１クロック信号線１１７aに電気的に接続され、その上の第１クロック信号Ckを受信する。
【００２６】
また別の実施例において、ｊが奇数の場合、第５入力IN5は第２クロック信号１１７ｂに電気的に接続され、ｊが偶数の場合、第５入力IN5は第１クロック信号線１１７aに電気的に接続される。
【００２７】
第１双方向制御信号Ｂｉと第２双方向制御信号XＢｉが直流信号かまたは交流信号か、およびｊが奇数かまたは偶数かにより、第１入力IN１と第２入力IN2は、それぞれ第１制御線１１３に電気的に接続され、第１双方向制御信号Ｂｉを受信し、または、第２制御線１１５に電気的に接続され、第２双方向制御信号XＢｉを受信する。第１双方向制御信号Ｂｉと第２双方向制御信号XＢｉが全て直流信号である場合、図３、図１A及び図１Bに示すように、ｊが奇数または偶数に関わらず、第１入力IN1と第２入力IN2はそれぞれ第１制御線１１３と第２制御線１１５に電気的に接続される。しかし、第１双方向制御信号Ｂｉと第２双方向制御信号XＢｉが全て交流信号である場合、図４、図１Cと図１Dに示すように、ｊが奇数の場合、第１入力IN1と第２入力IN2はそれぞれ第１制御線１１３と第２制御線１１５に電気的に接続し、ｊが偶数の場合、第１入力IN1と第２入力IN2はそれぞれ第２制御線１１５と第１制御線１１３に電気的に接続される。
【００２８】
図１A〜図１Dに示すように、複数段のシフトレジスタユニット｛Sj｝は、互いに直列に電気的に接続される。第１段のシフトレジスタユニットS1に対して、第１段のシフトレジスタユニットS１の第３入力IN3は、第１スタートパルス入力線１１９aに電気的に接続され、その上の第１スタートパルスSp1を受信し、第１段のシフトレジスタユニットS1の第４入力IN4は、第２段のシフトレジスタユニットS2の出力OUTに電気的に接続される。第２及びその他の段のシフトレジスタユニットSi（i＝２、３、４、…N）に対して、第i段のシフトレジスタユニットSiの第３入力IN3は、第（iー１）段のシフトレジスタユニットSi−１の出力OUTに電気的に接続されて、第（iー１）段のシフトレジスタユニットSi−１から対応の出力信号Sout（iー１）を受信する。第ｋ段のシフトレジスタユニットSk（ｋ＝１、２、３、…（N-1））の第４入力IN4は、第（ｋ＋１）段のシフトレジスタユニットSk+１の出力OUTに電気的に接続されて、第（ｋ＋１）段のシフトレジスタユニットSk+1から対応の出力信号Sout（ｋ＋１）を受信する。第N段のシフトレジスタユニットSNの第４入力IN4は、第２スタートパルス入力線１１９ｂに電気的に接続されて、その上の第２スタートパルスSp2を受信する。
【００２９】
また、各段のシフトレジスタユニットSjの出力OUTも、LCDパネルの対応するゲートラインGjに電気的に接続されて、出力信号Sout（ｊ）を提供し、これにより対応するゲートラインGjを駆動する。
【００３０】
図２は、本発明の一つの実施例におけるシフトレジスタのシフトレジスタユニット回路図を示す。各シフトレジスタユニットSjは、第３入力IN3に電気的に接続されるゲート、第１入力IN1に電気的に接続されるドレイン、及び節点N1に電気的結合されるソースを有する第１トランジスタM1と、第４入力IN4に電気的に接続されるゲート、節点N1に電気的に接続されるドレイン、及び第２入力IN2に電気的に接続されるソースを有する第２トランジスタM2とを更に含む。各シフトレジスタユニットSjは、また、第３トランジスタM3を有し、該第３トランジスタM3のゲートは、節点N1に電気的に接続される節点N2に電気的に接続され、該第３トランジスタM3のドレインは、第５入力IN5に電気的に接続され、該第３トランジスタM3のソースは出力OUTに電気的に接続される。シフトレジスタユニットSｊの第４トランジスタM4は、節点N3に電気的に接続されるゲートと、出力OUTに電気的に接続されるドレインと、第６入力IN6に電気的に接続されるソースとを有する。第１トランジスタM1と第２トランジスタM2は入力トランジスタであり、順方向（forward）シフト機能または逆方向（backward）シフト機能を含む双方向シフト機能を提供する。第３トランジスタM3は出力トランジスタであり、第４トランジスタM4はプルダウントランジスタ（pull-down transistor）である。すそのうち、第１トランジスタM1、第２トランジスタM2、第３トランジスタM3と第４トランジスタM4のうちの少なくとも一つが電界効果薄膜トランジスタであっても良く、また、その他のタイプのTFTを利用して実現することも可能である。
【００３１】
また、シフトレジスタユニットSjのそれぞれは、さらに、一つのディスエーブル回路（disable circuit 無効回路）を含む。この実施例においてディスエーブル回路は、節点N2に電気的に接続される第１端子T1、出力OUTに電気的に接続される第２端子T2、節点N3に電気的に接続される第３端子T3、第６入力IN6に電気的に接続される第４端子T4、第１ディスエーブル回路制御信号Cs１を受信するための第５端子T5、第２ディスエーブル回路制御信号Cs２を受信するための第６端子T6を有する。その他の数の端子を利用して本発明を実現することも可能である。ディスエーブル回路の端子T1−T6は、入力信号の受信および／または出力信号の出力に用いられる。上記の信号は、ブースト信号（boost signal）、クロック信号、パワー信号、シフトレジスタ１００の他のシフトレジスタユニットSm（ｍ≠ｊ）の出力信号Sout（ｍ）および／またはシフトレジスタ１００の第ｊ段のシフトレジスタユニットSjの出力信号Sout（ｊ）であっても良い。この実施例において、図２に示すように、節点N2はブーストポイントに対応する。ディスエーブル回路は、入力パルスに応じてる一つまたは複数の信号を生成し、これにより、異常事態が発生した場合、当該シフトレジスタを無効にすることができる。
【００３２】
図３に示された駆動波形および図２に示されたシフトレジスタユニット回路を参照しながら、シフトレジスタの操作手順を説明する。
【００３３】
図３は、本発明の一つの実施例におけるシフトレジスタの第（ｊ−１）段、第ｊ段及び第（ｊ＋１）段のシフトレジスタユニットSj―１、SjとSj+1の入力と出力信号を示すタイミング図（波形）である。該タイミング図において、Sout（ｊ−１）、Sout（ｊ）及びSout（ｊ＋１）は、それぞれ第（ｊ−１）段、第ｊ段と第（ｊ＋１）段のシフトレジスタユニットSj-1、SjとSj+１からの出力電圧（信号）を表している。Bi及びX Biはそれぞれ第１及び第２制御信号であり、パルス信号のシフト方向を制御するのに用いられる。図３の実施例において、BiとX Biのそれぞれが定電圧の直流信号を有する。Biが高電圧信号例えば供給高電圧Vddを有し、そして、X Biは低電圧信号例えば供給低電圧Vssを有するとすれば、パルスが順方向の第（ｊ−１）段のSj-1から第ｊ段のSjにシフトされる。逆に、Biが供給低電圧信号Vssであり、Xbiが供給高電圧Vddであれば、パルスは逆方向の第（ｊ＋１）段のシフトレジスタユニットSj+1から第ｊ段のシフトレジスタユニットSjにシフトされる。
【００３４】
順方向機能操作において、それぞれ、高供給電圧Vddを第ｊ段のシフトレジスタユニットSjの第１入力IN1に、低供給電圧Vssを第ｊ段のシフトレジスタユニットSjの第２入力IN2に供給する。ｔ１よりｔ２までのハイレベル電圧パルスを有する第（ｊ−１）段のシフトレジスタユニットSj-1の出力信号Sout（ｊ−１）が第ｊ段のシフトレジスタユニットSjの第３入力IN3に供給される場合、ｔ１からｔ２の期間第１トランジスタM1がオンにされる。M1がオンになるとブーストポイントN2がハイレベル電圧パルスにより充電されて、第３トランジスタM3がオンにされる。ｔ２のタイミングでクロック信号Ckを第ｊ段のシフトレジスタユニットSjの第５入力IN5に供給することで、オンにされたトランジスタM3が第ｊ段のシフトレジスタユニットSjの出力信号Sout（ｊ）を出力する。該出力信号Sout（ｊ）は、ｔ２よりｔ３までのハイレベル電圧パルスを有する。一方、第２トランジスタM2は放電の役割をしている。即ち、第（ｊ＋１）段のシフトレジスタユニットSj+1からのSout（ｊ＋１）を受信し、第２トランジスタM2をオンにし、ブーストポイントN2を放電させることにより、第３トランジスタM3をオフにさせる。言い換えれば、第ｊ段のシフトレジスタユニットSjは第（ｊ−１）段のシフトレジスタユニットSj-1からの出力信号Sout（ｊ−１）により設定（起動）され、第（ｊ＋１）段のシフトレジスタユニットSj+1からの出力信号Sout（ｊ＋１）によりリセット（起動の取り消し）される。図３aは第（ｊ−１）、第ｊ及び第（ｊ＋１）段のシフトレジスタユニットSj-1、Sj及びSj＋１のSout（ｊ−１）、Sout（ｊ）とSout（ｊ＋１）を示す。
【００３５】
逆方向機能操作において、それぞれ、高供給電圧Vddを第ｊ段のシフトレジスタユニットSjの第２入力IN2に、低供給電圧Vssを第ｊ段のシフトレジスタユニットSjの第１入力IN1に供給する。ｔ１よりｔ２までのハイレベル電圧パルスを有する第（ｊ＋１）段のシフトレジスタユニットSj＋1からの出力信号Sout（ｊ＋１）が第ｊ段のシフトレジスタユニットSjの第４入力IN４に供給される場合、ｔ１からｔ２の期間第２トランジスタM２がオンにされる。M2がオンになるとブーストポイントN2がハイレベル電圧パルスにより充電されて、第３トランジスタM3をオンにする。ｔ２のタイミングでクロック信号Ckを第ｊ段のシフトレジスタユニットSjの第５入力IN5に供給することで、オンにされた第３トランジスタM3が第ｊ段のシフトレジスタユニットSjの出力信号Sout（ｊ）を出力する。該出力信号Sout（ｊ）は、ｔ２よりｔ３までのハイレベル電圧パルスを有する。一方、第１トランジスタM１は放電の役割をする。すなわち、第（ｊ―１）段のシフトレジスタユニットSj―1からのSout（ｊ―１）を受信し、第１トランジスタM1をオンにし、ブーストポイントN2を放電させることにより、第３トランジスタM3をオフにする。言い換えれば、第ｊ段のシフトレジスタユニットSjは、第（ｊ＋１）段のシフトレジスタユニットSj＋1の出力信号Sout（ｊ＋１）により設定（起動）され、第（ｊ―１）段のシフトレジスタユニットSj―1の出力信号Sout（ｊ―１）によりリセット（起動の取り消し）される。図３ｂは第（ｊ−１）、第ｊ及び第（ｊ＋１）段のシフトレジスタユニットSj-1、Sj及びSj＋１のSout（ｊ−１）、Sout（ｊ）及びSout（ｊ＋１）を示す。
【００３６】
図４は本発明のもう一つの実施例におけるシフトレジスタの第（ｊ−１）段、第ｊ段と第（ｊ＋１）段のシフトレジスタユニットSj-1、SjとSj+1の入力と出力信号を示すタイミング図（波形）である。該図４において、Sout(ｊ−１)、Sout（ｊ）とSout（ｊ＋１）は、それぞれ、第（ｊ−１）、第ｊ段と第（ｊ＋１）段のシフトレジスタユニットSj-1、SjとSj＋１からの出力電圧（信号）を代表する。BiとX Biはそれぞれ第１と第２制御信号であり、パルス信号のシフト方向を制御するのに用いられる。本発明の実施例において、第１双方向制御信号Biと第２双方向制御信号XBiは、すべて周波数と位相を有する交流信号である。第１双方向制御信号Biの周波数は、第２双方向制御信号XBiの周波数と実質一致しており、すなわち、周波数は実質同じであるが、第１双方向制御信号Biの位相は第２双方向制御信号XBiの位相と実質逆である。それぞれBiを第ｊ段のシフトレジスタユニットSjの第１入力IN１に、かつXBiを第ｊ段のシフトレジスタユニットSjの第２入力IN2に供給する。
【００３７】
図４において、Biの波形とシフトレジスタユニットの入力IN5のクロック信号Ck（XCｋ）の波形は同じまたは逆の位相であっても良い。Biの波形が上記シフトレジスタユニットの入力IN5のクロック信号Ck（XCｋ）の波形と逆であって、且つXBiの波形が上記シフトレジスタユニットの入力IN5のクロック信号Ck（XCｋ）の波形と同じである場合、パルス信号が、図４aに示すように、順方向の第（ｊ−１）段のシフトレジスタユニットSj-1から第ｊ段のシフトレジスタユニットSjにシフトされる。逆に、Biの波形が上記シフトレジスタユニットの入力IN5のクロック信号Ck（XCｋ）の波形と同じで、また、XBiの波形が上記シフトレジスタユニットの入力IN5のクロック信号Ck（XCｋ）の波形と逆である場合、パルス信号は、図４ｂに示すように、逆方向（後方へ）の第（ｊ＋１）段のシフトレジスタユニットSj＋1から第ｊ段のシフトレジスタユニットSjにシフトされる。
【００３８】
順方向機能操作において、ｔ１よりｔ２までのハイレベル電圧パルスを有する第（ｊ−１）段のシフトレジスタユニットSj-1の出力信号Sout（ｊ−１）が第ｊ段のシフトレジスタユニットSjの第３入力IN3に供給される場合、第１トランジスタM1がオンにされる。M１がオンになるとブーストポイントN2がハイレベル電圧パルスにより充電され、第３トランジスタM3をオンにする。ｔ２のタイミングでクロック信号Ckを第ｊ段のシフトレジスタユニットSjの第５入力IN5に供給することで、オンにされたトランジスタM3が、第ｊ段のシフトレジスタユニットSjからの出力信号Sout（ｊ）を出力する。該出力信号は、ｔ２よりｔ３までのハイレベル電圧パルスを有する。一方、第２トランジスタM2は放電の役割をする。すなわち、第（ｊ＋１）段のシフトレジスタユニットSj+1のSout（ｊ＋１）を受信し、第２トランジスタM1をオンにし、ブーストポイントN2を放電させることにより、第３トランジスタM3を止オフにする。言い換えれば、第ｊ段のシフトレジスタユニットSjは第（ｊ−１）段のシフトレジスタユニットSj-1の出力信号Sout（ｊ−１）により設定（起動）され、第（ｊ＋１）段のシフトレジスタユニットSj+1の出力信号Sout（ｊ＋１）によりリセット（起動の取り消し）される。図４aは第（ｊ−１）、第ｊと第（ｊ＋１）段のシフトレジスタユニットSj-1、SjとSj＋１のSout（ｊ−１）、Sout（ｊ）とSout（ｊ＋１）を示す。
【００３９】
逆方向機能操作において、ｔ１よりｔ２までのハイレベル電圧パルスを有する第（ｊ＋１）段のシフトレジスタユニットSj＋1の出力信号Sout（ｊ＋１）が第ｊ段のシフトレジスタユニットSjの第４入力IN４に供給される場合、第２トランジスタM２がオンにされる。M2がオンになるとブーストポイントN2がハイレベル電圧パルスにより充電されて、第３トランジスタM3をオンにする。ｔ２のタイミングでクロック信号Ckを第ｊ段のシフトレジスタユニットSjの第５入力IN5に供給することで、オンにされたトランジスタM3が、第ｊ段のシフトレジスタユニットSjの出力信号Sout（ｊ）を出力する。該出力信号Sout（ｊ）は、ｔ２よりｔ３までのハイレベル電圧パルスを有する。一方、第１トランジスタM１は放電の役割をする。すなわち、第（ｊ―１）段のシフトレジスタユニットSj―1のSout（ｊ―１）を受信し、第１トランジスタM1をオンにしブーストポイントN2を放電させることにより、第３トランジスタM3をオフにする。言い換えれば、第ｊ段のシフトレジスタユニットSjは第（ｊ＋１）段のシフトレジスタユニットSj＋1の出力信号Sout（ｊ＋１）により設定（起動）され、第（ｊ―１）段のシフトレジスタユニットSj―1の出力信号Sout（ｊ―１）によりリセット（起動の取り消し）される。図４ｂは第（ｊ−１）、第ｊと第（ｊ＋１）段のシフトレジスタユニットSj-1、SjとSj＋１のSout（ｊ−１）、Sout（ｊ）とSout（ｊ＋１）を示す。
【００４０】
図５は本発明のもう一つの実施例におけるシフトレジスタの第（ｊ−１）段、第ｊ段及び第（ｊ＋１）段のシフトレジスタユニットSj-1、Sj及びSj+1の入力と出力信号を示すタイミング図（波形）である。前記の図において、Sout(ｊ−１)、Sout（ｊ）及びSout（ｊ＋１）は、それぞれ、第（ｊ−１）、第ｊ及び第（ｊ＋１）段のシフトレジスタユニットSj-1、Sj及びSj＋１からの出力電圧（信号）を代表する。BiとX Biがそれぞれ第１と第２制御信号であり、パルス信号のシフト方向を制御するのに用いられる。それぞれ、Biを第ｊ段のシフトレジスタユニットSjの第１入力IN１に、かつ、XBiを第ｊ段のシフトレジスタユニットSjの第２入力IN2に供給する。本実施例において、図５ａに示す順方向の操作方向に対して、Ｂｉは交流信号であり、その波形はシフトレジスタユニットの入力ＩＮ５のクロック信号Ｃｋ（ＸＣｋ）の波形と逆であり、ＸＢｉは低電圧Ｖｓｓと同じ直流信号である。図５ｂに示す逆方向の操作方向に対して、Ｂｉは直流信号で、ＸＢｉは交流信号である。
【００４１】
順方向の機能操作において、ｔ１よりｔ２までのハイレベル電圧パルスを有する第（ｊ−１）段のシフトレジスタユニットSj-1の出力信号Sout（ｊ−１）が第ｊ段のシフトレジスタユニットSjの第３入力IN3に供給される場合、第１トランジスタM1がオンにされる。M１がオンになるとブーストポイントN2がハイレベル電圧パルスにより充電されて、第３トランジスタM3をオンにする。クロック信号Ckを第ｊ段のシフトレジスタユニットSjの第５入力IN5に供給することにより、オンにされたトランジスタM3が、第ｊ段のシフトレジスタユニットSjの出力信号Sout（ｊ）を出力し、そのうち、Ｓｏｕｔ（ｊ）はｔ２よりｔ３の期間においてハイレベル電圧パルスである。一方、第２トランジスタM2は放電の役割をする。すなわち、第（ｊ＋１）段のシフトレジスタユニットSj+1のSout（ｊ＋１）を受信し、第２トランジスタM２をオンにし、ブーストポイントN2を放電させることで、第３トランジスタM3をオフにする。言い換えれば、第ｊ段のシフトレジスタユニットSjは第（ｊ−１）段のシフトレジスタユニットSj-1の出力信号Sout（ｊ−１）により設定（起動）され、第（ｊ＋１）段のシフトレジスタユニットSj+1の出力信号Sout（ｊ＋１）によりリセット（起動の取り消し）される。図５aは第（ｊ−１）、第ｊ及び第（ｊ＋１）段のシフトレジスタユニットSj-1、Sj及びSj＋１のSout（ｊ−１）、Sout（ｊ）及びSout（ｊ＋１）を示す。
【００４２】
逆方向の機能操作において、ｔ１よりｔ２までのハイレベル電圧パルスを有する第（ｊ＋１）段のシフトレジスタユニットSj＋1の出力信号Sout（ｊ＋１）が第ｊ段のシフトレジスタユニットSjの第４入力IN４に供給される場合、第２トランジスタM２がオンにされる。M２がオンになるとブーストポイントN2がハイレベル電圧パルスにより充電されて、第３トランジスタM3をオンにする。クロック信号Ckを第ｊ段のシフトレジスタユニットSjの第５入力IN5に供給することにより、オンにされたトランジスタM3が、第ｊ段のシフトレジスタユニットSjの出力信号Sout（ｊ）を出力する。、該出力信号Sout（ｊ）は、ｔ２よりｔ３までのハイレベル電圧パルスを有する。一方、第１トランジスタM１は放電の役割をする。すなわち、第（ｊ―１）段のシフトレジスタユニットSj―1のSout（ｊ―１）を受信し、第１トランジスタM1をオンにし、ブーストポイントN2を放電させることにより、第３トランジスタM3をオフにする。言い換えれば、第ｊ段のシフトレジスタユニットSjは第（ｊ＋１）段のシフトレジスタユニットSj＋1の出力信号Sout（ｊ＋１）により設定（起動）され、第（ｊ―１）段のシフトレジスタユニットSj―1の出力信号Sout（ｊ―１）によりリセット（起動の取り消し）される。図５ｂは第（ｊ−１）、第ｊ及び第（ｊ＋１）段のシフトレジスタユニットSj-1、Sj及びSj＋１のSout（ｊ−１）、Sout（ｊ）とSout（ｊ＋１）を示す。
【００４３】
上記の実施例によれば、シフトレジスタは複数のシフトレジスタユニットを有し、これらのシフトレジスタユニットは互いに電気的に直列に接続される。各シフトレジスタユニットは一つの第１と第２のＴＦＴトランジスタを含み、そのうち、第１ＴＦＴトランジスタのゲートが前のシフトレジスタユニットの出力に電気的に接続し、該第１ＴＦＴトランジスタのドレインがシフトレジスタユニットのブーストポイントに電気的に接続され、かつ、該第１ＴＦＴトランジスタのソースが第１制御信号を受信する。第２ＴＦＴトランジスタのゲートは次のシフトレジスタユニットの出力に電気的に接続し、該第２ＴＦＴトランジスタのドレインはシフトレジスタユニットのブーストポイントに電気的に接続され、なお、該第２ＴＦＴトランジスタのソースは第１制御信号と逆の極性である第２制御信号を受信する。このような配置に対して、第１と第２制御信号の極性を変更することにより、順方向または逆方向モードで操作を行うことが出来る。従って、本発明によるシフトレジスタは、余計な２対２の双方向制御回路が不要になり、これによって、低消費電力及び製造コストダウンを実現することが出来る。また、本発明によるシフトレジスタは余計な２対２の双方向制御回路がないため、入力信号の電圧の低下を防ぎ、シフトレジスタの信号のトリガーレベル（trigger levels）を高くすることにより、シフトレジスタの操作に対する応答がさらに素早く、またシフトレジスタが更に安定になる。
【００４４】
以上、本発明の好適な実施例を挙げて説明したが、本発明はこれら実施例に限定されるものではない。当業者であれば、本発明の精神および範囲を逸脱しない限り、多少の変更や潤色を加えることができる。よって、本発明の保護範囲は添付の特許請求の範囲の記載を基準とする。
【符号の説明】
【００４５】
１００Ａ、１００Ｂ、１００Ｃ、１００Ｄ〜シフトレジスタ；
１１１〜基準線；
１１３〜第１制御線；
１１５〜第２制御線；
１１７ａ〜第１クロック信号線；
１１７ｂ〜第２クロック信号線；
１１９ａ〜第１スタートパルス入力線；
１１９ｂ〜第２スタートパルス入力線；
６００〜双方向シフトレジスタ；
６１０〜シフトレジスタユニット；
６１５〜２対２の双方向制御回路；
６２０〜シフトレジスタユニット；
６２５〜２対２の双方向制御回路；
６３０〜シフトレジスタユニット；
６３５〜２対２の双方向制御回路。
【図１Ａ】
2010073301.tif 000003
【図１Ｂ】
2010073301.tif 000004
【図１Ｃ】
2010073301.tif 000005
【図１Ｄ】
2010073301.tif 000006
【図２】
2010073301.tif 000007
【図３】
2010073301.tif 000008
【図４】
2010073301.tif 000009
【図５】
2010073301.tif 000010
【図６】
2010073301.tif 000011
【図７】
2010073301.tif 000012