(57)【要約】【課題】複数の相異なるＤＳＰカードの各フラッシュメモリの実行プログラムを、各カード種別に応じて効率よく書込み可能なフラッシュメモリ書込装置を提供する。【解決手段】それぞれ実行プログラムおよびＤＳＰＩＣの識別情報を含む複数の互いに互換性のないデータファイルを記憶する操作端末３１と、それぞれフラッシュメモリ４、５及びカード種別情報を保持するインターフェース部１３、２３を有するＤＳＰカード２、３と、各カード種別情報を収集して操作端末３１へ出力し、操作端末３１からの書込み用データファイルをデータ領域２９に記憶するホストＣＰＵ７とを備え、ホストＣＰＵ７は、操作端末３１から書込み指令および指定カード種別情報を通知されると、指定カード種別情報を保持するＤＳＰカード２又は３を選択し、フラッシュメモリ４又は５に書込み用データファイルを書込む。【選択図】図１
2010277361.tif 000002
【特許請求の範囲】
【請求項１】
それぞれＤＳＰ（ディジタルシグナルプロセッサ）用の実行プログラムおよびＤＳＰＩＣの識別情報を含む複数の互いに互換性のないデータファイルを記憶し、メモリ書込み指令を出力する操作端末と、
それぞれこの操作端末が記憶する各データファイルにより書込まれるフラッシュメモリ、およびこのフラッシュメモリに接続されカード種別情報を保持するインターフェース部を有する複数のＤＳＰカードと、
これらのＤＳＰカードからバックプレーンを介して前記カード種別情報を収集し各カード種別情報をネットワークを介して前記操作端末へ出力し、この操作端末からの書込み用データファイルをデータ領域に一時記憶するホストＣＰＵと、を備え、
このホストＣＰＵは、前記操作端末から、前記メモリ書込み指令および指定カード種別情報を通知されると、この指定カード種別情報が前記書込み用データファイルの前記識別情報と一致するか否かを判定し、判定結果が一致である場合、前記指定カード種別情報を保持するＤＳＰカードを選択し、このＤＳＰカードの前記フラッシュメモリに、前記書込み用データファイルを書込むことを特徴とするフラッシュメモリ書込装置。
【請求項２】
前記バックプレーンはそれぞれが互いにホストバスによってバス接続され前記複数のＤＳＰカードの各インターフェース部が装着される複数のスロットを有し、
前記各インターフェース部は、ＤＳＰの動作ステータス情報を記憶する第１のレジスタと、自カードと異なる他のＤＳＰカード上のレジスタとの間で共有される前記ホストバス上の共有メモリ空間を構成するための第２のレジスタとを有し、
前記ホストＣＰＵは、前記第１のレジスタの前記動作ステータス情報に基づいて、前記指定カード種別情報を保持するＤＳＰカードの前記フラッシュメモリへのアクセスの排他制御を行うことを特徴とする請求項１記載のフラッシュメモリ書込装置。
【請求項３】
それぞれＤＳＰ用の実行プログラムおよびＤＳＰＩＣの識別情報を含む複数の互いに互換性のないデータファイルを記憶する操作端末と、それぞれこの操作端末が記憶する各データファイルにより書込まれるフラッシュメモリ、及びこのフラッシュメモリに接続されカード種別情報を保持するインターフェース部を有する複数のＤＳＰカードとをネットワークを介して設けるステップと、
前記ホストＣＰＵが、前記複数のＤＳＰカードからバックプレーンを介して収集した各カード種別情報を前記操作端末へ出力することによって前記操作端末から転送されたカード種別毎の書込み用データファイルをデータ領域にロードするステップと、
前記ホストＣＰＵが、前記操作端末より、メモリ書込み指令および指定カード種別情報を受信すると、この指定カード種別情報が前記書込み用データファイルの前記識別情報と一致するかどうかを判定するステップと、
前記ホストＣＰＵが、判定結果が一致である場合、前記指定カード種別情報を保持するＤＳＰカードを選択し、このＤＳＰカードの前記フラッシュメモリに、前記書込み用データファイルを書込むステップとを備えることを特徴とするフラッシュメモリ書込方法。
【請求項４】
前記ホストＣＰＵが前記書込み用データファイルを書込むステップでは、
前記ホストＣＰＵは、前記複数のＤＳＰカードの各インターフェース部に設けられたレジスタ領域を用いてこれらのインターフェース部の間をバス接続するホストバス上に生成された共有メモリ空間を参照し、この共有メモリ空間上に割付けられた更新対象のＤＳＰカードのフラッシュメモリのアドレス空間に、このＤＳＰカード上のＤＳＰによるアクセスがないことを確認することを特徴とする請求項３記載のフラッシュメモリ書込方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は例えばＤＳＰ（ディジタルシグナルプロセッサ）カードのフラッシュＲＯＭ更新装置およびＤＳＰカードのフラッシュＲＯＭ更新方法に用いて好適なフラッシュメモリ書込装置およびフラッシュメモリ書込方法に関する。
【背景技術】
【０００２】
ＤＳＰは、信号処理に特化した様々な機能を有しているため、従来ハードウェアで構成されていた多くの信号処理機能をソフトウェア化している。通常、ＤＳＰのメモリ資源はＣＰＵのメモリ資源と比べて乏しいため、ＤＳＰはＣＰＵのように基本ソフトウェア（以下、ＯＳと呼ぶ）を利用すること、及び複雑な処理を実行することができない。
【０００３】
図７は２枚のＤＳＰカードを使用した場合のＤＳＰ構成の一例を示す図である。１枚のＤＳＰカード５０は複数例えば２個のＤＳＰ４８、４９を設け、各ＤＳＰ４８、４９がこれらのＤＳＰ４８、４９に割当てられた演算処理を行うことにより、ＤＳＰカード５０へ入力されたデータに対する信号処理の結果をＤＳＰカード５５に対して出力するようにしている。
【０００４】
このＤＳＰカード５０に対し、１基本処理時間帯分のディジタルデータが入力装置５７よりデータバス５８を介して入力されると、最初の１／４時間にＤＳＰ４８が演算を行い、演算結果をデータバス５２を介して外部記憶装置（外部メモリ）５４に書込む。続く１／４時間にＤＳＰ４９がこの演算の結果を用いて演算を行い、その結果を出力する。ＤＳＰカード５５においても１／４時間ずつＤＳＰ４８、４９が演算を行うことにより、このＤＳＰ４９からの計算結果がデータバス５８を介して出力装置５９へ出力される。次の１基本処理時間帯の開始時に、ＤＳＰカード５０へ、同じデータ量のディジタルデータが入力されて、ＤＳＰカード５０及び５５は同様の演算処理を行う。
【０００５】
ＤＳＰカード５０、５５が行う信号処理は、ディジタルフィルタ処理やＦＦＴ処理などの固定した信号処理を複数個のＤＳＰ４８、４９に割付け、各ＤＳＰ４８、４９間を高速通信可能な専用のデータバス５６を用いて接続する処理であり、分散方式のＤＳＰ構成を取って行われる信号処理である。
【０００６】
図７の例と同じ演算機能は別のＤＳＰ構成によっても実行可能である。図８は１枚のＤＳＰカードを使用した場合のＤＳＰ構成の一例を示す図である。ＤＳＰカード６０は、Ｎ個のＤＳＰ６１、フラッシュＲＯＭ６２、外部メモリ６３、出力インターフェース部６４を備えており、これらのＤＳＰ６１の間がデータバス６５により接続されている。各ＤＳＰ６１が時分割処理を行い、いずれかのＤＳＰ６１が外部メモリ６３のデータを使って演算処理を行う。
【０００７】
ＤＳＰカード６０が行う信号処理は、図７の例と同様にディジタルフィルタ処理やＦＦＴ処理などの固定した信号処理を複数のＤＳＰ６１に割付けし、データバス６５を介して接続された外部メモリ６３によりＤＳＰ６１間で演算データが共用されるようにした処理である。このＤＳＰカード６０は、巡回的並列処理、または、ラウンドロビン方式のＤＳＰ構成を取ったものである。この信号処理では、各ＤＳＰ６１が、これらのＤＳＰ６１間で共有される外部メモリ６３にアクセスする時間をずらすことにより、データバス６５でのデータの衝突を回避するようにしている。
【０００８】
図７及び図８のいずれの例でも、ＤＳＰのプログラムは、各ＤＳＰカードのフラッシュＲＯＭに記憶されており、各ＤＳＰは起動時に自身が実行するプログラムを読み込み、処理を開始するようにしている。
【０００９】
ところで、複数枚のＤＳＰカードを搭載した産業用機器などについては、この機器の出荷前や出荷後、ＤＳＰカード上のフラッシュＲＯＭのプログラムを更新する必要が生じる場合がある。これは、アプリケーションを改変することやプログラムの不具合を修正する為である。ＲＯＭデータを更新する場合、ＤＳＰの内部メモリのメモリ容量が小さいため、信号処理プログラムと、フラッシュＲＯＭの更新制御プログラムとを一緒にこの内部メモリに記憶させることができない。
【００１０】
そのため、ＤＳＰメーカが提供する専用のフラッシュＲＯＭ書込み用装置をＤＳＰカードに接続し、この装置から対象ＤＳＰへフラッシュＲＯＭ書込みプログラムをロードし、このＤＳＰによってフラッシュＲＯＭを更新する手法が存在する。
【００１１】
更新処理の別の手法としては、ＤＳＰカード上のＤＳＰの起動プログラムの読出しアドレスを選択するためのＤＩＰスイッチを、人が切替えることによってフラッシュＲＯＭ書込みプログラムを強制的に起動する手法が存在する。
【００１２】
ところが、専用のフラッシュＲＯＭ書込み用装置を用いた更新方法では、ＤＳＰカードと専用のフラッシュＲＯＭ書込み用装置とを直接接続して作業を行う必要があるため、作業効率を高めるには、高額な専用機材を多数保有しておく必要がある。更新対象のフラッシュＲＯＭの個数と専用機材を購入する費用とを考慮すると、多数の専用機材を導入することは現実的ではない。一方、専用機材の導入台数が少数台であると、ＤＳＰカードの枚数が数十枚から数百枚である場合、作業効率が悪くなる。
【００１３】
また、ＤＩＰスイッチの切替えを用いた更新方法では、ＤＩＰスイッチの切替えの再設定や、電源の投入及び切断などの各操作を行う必要がある。機器に組込まれたＤＳＰカードの枚数が数百枚にも上る場合、作業効率が悪くなる。機器の運用が一旦開始されると、ＤＳＰカードを機器から抜いてＤＩＰスイッチを切替えることができない。
【００１４】
従来、フラッシュＲＯＭのプログラムをＤＳＰにより更新する技術に関しては、ＤＳＰ及びフラッシュメモリを有する計測器がこのフラッシュメモリの更新ファイルを、汎用通信インターフェースを介してパソコンから転送するようにした更新装置が知られている（特許文献１参照）。
【００１５】
ＣＯＤＥＣ処理を行うＤＳＰを用いた構成を有しファームウェアの機能修正を行えるようにしたメモリカードの制御方法も知られている（特許文献２参照）。特許文献２は、コントローラがホスト側からのコマンドを受信すると、このコマンドに含まれる修正用ファームウェア及び割り込みベクタを取得し、それらをフラッシュメモリの所定領域に書込む点を開示している。
【００１６】
特許文献１、２に記載の技術では、複数枚のＤＳＰカードを更新する場合、ＤＳＰカードを更新するたびに、電子機器の電源を切断し再度電源を投入する必要があるため、やはり、工数がかかる。
【００１７】
そこで、複数枚のＤＳＰカードとＶＭＥバスを介して接続するＣＰＵカードのＣＰＵが、このＣＰＵと接続する遠隔端末から受信した更新するフラッシュＲＯＭを有するＤＳＰカードの情報に基づいてＤＳＰカードを選択し、ＣＰＵが選択されたＤＳＰカードのフラッシュＲＯＭを更新するようにしたＤＳＰカードのフラッシュＲＯＭ更新方法が提案されている（特許文献３参照）。特許文献３には、ＣＰＵが同一のＶＭＥバックプレーンに属する全カードのＣＲ／ＣＳＲレジスタからカード種別を収集する点が記載されている。
【００１８】
ＣＲ／ＣＳＲレジスタについては、ＶＭＥバスに関する規格により定義されている（例えば非特許文献１、２参照）。
【先行技術文献】
【特許文献】
【００１９】
【特許文献１】特開２０００−１２２８８４号公報
【特許文献２】特開２００６−１２００８２号公報
【特許文献３】特開２００８−７１１０７号公報
【非特許文献】
【００２０】
【非特許文献１】ＡＮＳＩ／ＶＩＴＡ  １−１９９４，ＶＭＥ６４
【非特許文献２】ＡＮＳＩ／ＶＩＴＡ  １．１−１９９７，ＶＭＥ６４  Ｅｘｔｅｎｓｉｏｎｓ
【発明の概要】
【発明が解決しようとする課題】
【００２１】
しかしながら、上述の特許文献３に記載の方法では、フラッシュＲＯＭに書込み可能なデータファイルの種類は１種類であり、複数枚のＤＳＰカード上のフラッシュＲＯＭに対してそれぞれ互いに互換性のないデータファイルを書込むことができない。例えば製造時期の異なる機器に装備されるＤＳＰカードにはそれぞれ新旧２種類のＤＳＰＩＣが実装されており、これらのＤＳＰカードに用いられる実行ファイルに互換性がない。特許文献３に記載の技術では、互いに互換性のないＤＳＰカードが混在している場合、各ＤＳＰカードのＲＯＭデータを、これらのＤＳＰカードのカード種別に応じて自動選択することができない。
【００２２】
そこで、本発明は、上記の課題に鑑み、互いに互換性のない複数のＤＳＰカード上のフラッシュメモリのＤＳＰ用の実行プログラムを、各カード種別に応じた書込み用のデータファイルを自動選択するによって一括して書込み可能なフラッシュメモリ書込装置およびフラッシュメモリ書込方法を提供することを目的とする。
【課題を解決するための手段】
【００２３】
このような課題を解決するため、本発明の一態様によれば、それぞれＤＳＰ用の実行プログラムおよびＤＳＰＩＣの識別情報を含む複数の互いに互換性のないデータファイルを記憶し、メモリ書込み指令を出力する操作端末と、それぞれこの操作端末が記憶する各データファイルにより書込まれるフラッシュメモリ、およびこのフラッシュメモリに接続されカード種別情報を保持するインターフェース部を有する複数のＤＳＰカードと、これらのＤＳＰカードからバックプレーンを介して前記カード種別情報を収集し各カード種別情報をネットワークを介して前記操作端末へ出力し、この操作端末からの書込み用データファイルをデータ領域に一時記憶するホストＣＰＵと、を備え、このホストＣＰＵは、前記操作端末から、前記メモリ書込み指令および指定カード種別情報を通知されると、この指定カード種別情報が前記書込み用データファイルの前記識別情報と一致するか否かを判定し、判定結果が一致である場合、前記指定カード種別情報を保持するＤＳＰカードを選択し、このＤＳＰカードの前記フラッシュメモリに、前記書込み用データファイルを書込むことを特徴とするフラッシュメモリ書込装置が提供される。
【００２４】
また、本発明の別の一態様によれば、それぞれＤＳＰ用の実行プログラムおよびＤＳＰＩＣの識別情報を含む複数の互いに互換性のないデータファイルを記憶する操作端末と、それぞれこの操作端末が記憶する各データファイルにより書込まれるフラッシュメモリ、およびこのフラッシュメモリに接続されカード種別情報を保持するインターフェース部を有する複数のＤＳＰカードとをネットワークを介して設けるステップと、前記ホストＣＰＵが、前記複数のＤＳＰカードからバックプレーンを介して収集した各カード種別情報を前記操作端末へ出力することによって前記操作端末から転送されたカード種別毎の書込み用データファイルをデータ領域にロードするステップと、前記ホストＣＰＵが、前記操作端末より、メモリ書込み指令および指定カード種別情報を受信すると、この指定カード種別情報が前記書込み用データファイルの前記識別情報と一致するかどうかを判定するステップと、前記ホストＣＰＵが、判定結果が一致である場合、前記指定カード種別情報を保持するＤＳＰカードを選択し、このＤＳＰカードの前記フラッシュメモリに、前記書込み用データファイルを書込むステップとを備えることを特徴とするフラッシュメモリ書込方法が提供される。
【発明の効果】
【００２５】
本発明によれば、互いに互換性のない複数のＤＳＰカード上のフラッシュメモリを更新するＤＳＰ用の実行プログラムを、各カード種別に応じた書込み用のデータファイルを自動選択することによって一括して書込みできるようになる。
【図面の簡単な説明】
【００２６】
【図１】本発明の一実施形態に係るフラッシュメモリ書込装置の構成図である。
【図２】ＤＳＰカード上の各ＤＳＰが用いるＲＯＭブート用の書込みデータファイルのファイル構造を示す図である。
【図３】本発明の一実施形態に係るフラッシュメモリ書込方法を説明するためのフローチャートである。
【図４】いずれかのＤＳＰカード上の単体ＤＳＰのブート手順を説明するためのフローチャートである。
【図５】ホストＣＰＵにおける、ＤＳＰカードのフラッシュＲＯＭの更新制御手順を説明するためのフローチャートである。
【図６】遠隔端末が行うホストＣＰＵの制御手順を説明するためのフローチャートである。
【図７】従来の分散処理を行うＤＳＰ構成の一例を示す図である。
【図８】従来の巡回的並列処理を行うＤＳＰ構成の一例を示す図である。
【発明を実施するための形態】
【００２７】
以下、本発明の実施の形態に係るフラッシュメモリ書込装置およびフラッシュメモリ書込方法について、図１乃至図６を参照しながら説明する。尚、各図において同一箇所については同一の符号を付すとともに、重複した説明は省略する。
【００２８】
（１）構成
本発明の実施の形態に係るフラッシュメモリ書込装置は、ＤＳＰカード上に設けられたフラッシュＲＯＭのデータを更新するフラッシュＲＯＭ更新装置である。このフラッシュＲＯＭ更新装置は、それぞれ新しいＤＳＰＩＣを実装した複数枚のＤＳＰカードと、それぞれ古いＤＳＰＩＣを実装した複数枚のＤＳＰカードとを混在させてバックプレーンに装着しておき、これらの新旧異なるバージョンのＤＳＰカードのＲＯＭデータを、ＤＳＰＩＣの識別情報に応じて一括して更新する。
【００２９】
フラッシュＲＯＭ更新装置は、正面側及び背面側が開口する箱状のシャーシと、このシャーシの背面側に設けられＶＭＥバスをシャーシ内側の面上に布線したバックプレーンと、それぞれこのバックプレーン上に面上等間隔に配列して設けられた複数個のコネクタと、これらのコネクタのうちの最左端側のコネクタに差込まれたＣＰＵカードと、このＣＰＵカードが差込まれたコネクタ以外の他のコネクタに差込まれた複数枚のＤＳＰカードとから構成される。また、シャーシの天井板の内側面と底板の内側面とにはそれぞれ複数本のガイドが設けられている。天井側の隣接する２本のガイドと、底側の隣接する２本のガイドと、１つのコネクタの嵌合部と、シャーシ正面側開口端面とによって空間が形成されており、この空間はＣＰＵカード及びＤＳＰカードが挿入されるスロットを成す。ＣＰＵカードと各ＤＳＰカードとがそれぞれのスロットに装着されると、これらのＣＰＵカード及び複数のＤＳＰカードはＶＭＥバスに収容接続されるようになっている。各ＤＳＰカードのカード種別は、ＶＭＥバスを経由してＣＰＵカードにより集められる。
【００３０】
図１はフラッシュＲＯＭ更新装置の構成図である。同図にはＤＳＰカードの枚数が２枚である場合の例が示されている。フラッシュＲＯＭ更新装置１は、カード種別が異なるＤＳＰカード２、３を混在させた状態でこれらのＤＳＰカード２、３上に設けられたＤＳＰ用のフラッシュＲＯＭ４、５のデータを選択的に更新する。フラッシュＲＯＭ４、５は起動用のＲＯＭであり、ファームウェアを常駐させるために用いられる。
【００３１】
フラッシュＲＯＭ更新装置１は、カード間でのＤＳＰプログラムの互換性を持たない２枚のＤＳＰカード２、３と、これらのＤＳＰカード２、３が接続されるＶＭＥバス６と、このＶＭＥバス６に接続されたホストＣＰＵ７を設けたＣＰＵカード８とを備えている。
【００３２】
ＤＳＰカード２、３はそれぞれフラッシュＲＯＭ４、５から信号処理演算用のプログラムを読込みして、ディジタルフィルタ処理やＦＦＴ処理などの信号処理演算を行うものである。これらのＤＳＰカード２、３にはホストＣＰＵ７との間で情報を受け渡しするためのレジスタ領域を有し、このレジスタ領域にはカードに固有なカード種別情報が保持されている。ホストＣＰＵ７はＶＭＥインターフェースを介してこのカード種別情報を読出すことを可能にされており、カード種別情報によってＤＳＰカード２、３を識別するようにしている。
【００３３】
ＤＳＰカード２は、それぞれ内部メモリ９及びＤＭＡコントローラ１０を持つＮ個（Ｎは例えば５）のＤＳＰ１１と、各ＤＭＡコントローラ１０に接続される第１のデータバス１２と、このデータバス１２に接続されたバスプロトコル変換機能部１３（インターフェース部）と、このバスプロトコル変換機能部１３に第２のデータバス１４を介して接続された外部記憶装置１５と、バスプロトコル変換機能部１３に第３のデータバス１６を介して接続されたフラッシュＲＯＭ４とを備えている。
【００３４】
各ＤＳＰ１１の内部メモリ９は小容量の記憶領域を有する。ＤＭＡコントローラ１０はこの内部メモリ９に記憶されるデータをＤＭＡ転送するものである。ＤＳＰ＿Ａ（１）〜ＤＳＰ＿Ａ（Ｎ）はＮ個のＤＳＰ１１を表す。
【００３５】
バスプロトコル変換機能部１３はバス幅やデータ転送単位が異なるデータバス１２、１４、１６及びＶＭＥバス６の間で、これらのバスのプロトコルに応じてデータをプロトコル変換してから転送するバスブリッジとして機能し、ＶＭＥインターフェース機能もあわせ持つ。
【００３６】
また、バスプロトコル変換機能部１３は、非特許文献１において定義されたＣＲ／ＣＳＲ（Ｃｏｎｆｉｇｕｒａｔｉｏｎ  ＲＯＭ  ａｎｄ  Ｃｏｎｔｒｏｌ  Ｓｔａｔｕｓ  Ｒｅｇｉｓｔｅｒ）レジスタ１７を有する。このＣＲ／ＣＳＲレジスタ１７は、カード種別情報を保持するレジスタ１８ａと、共有メモリを設定する／設定しないを示す情報を記憶するフラッシュＲＯＭ制御機能レジスタ１８ｂと、各ＤＳＰ１１の動作ステータス情報を記憶するＤＳＰステータスレジスタ１８ｃとを有する。
【００３７】
レジスタ１８ａには、製造メーカのＩＤや製品ＩＤを保持するレジスタが用いられる。レジスタ１８ａは、ＤＳＰカード２、３のＤＳＰプログラムのバージョンが旧版又は新版であることも表す。フラッシュＲＯＭ制御機能レジスタ１８ｂには、ＤＳＰカード２のフラッシュＲＯＭ４とホストＣＰＵ７との間で共有されるメモリ空間を設定する／設定しないを表す値が書込まれる。共有メモリが設定される場合、このフラッシュＲＯＭ制御機能レジスタ１８ｂにはＶＭＥバス６上の開始アドレス値とメモリサイズ値も書込まれる。フラッシュＲＯＭ制御機能レジスタ１８ｂ及びＤＳＰステータスレジスタ１８ｃには、ＣＲ／ＣＳＲレジスタ１７中のユーザ定義レジスタ領域が用いられる。
【００３８】
ＣＲ／ＣＳＲレジスタ１７への値の書込み及びＣＲ／ＣＳＲレジスタ１７からの値の読出しはバスプロトコル変換機能部１３、各ＤＳＰ１１、及びホストＣＰＵ７によって行われる。一例としてバックプレーン側には論理値を生成するための複数本のピンが設けられており、バックプレーンはバスプロトコル変換機能部１３に対して物理的なスロット位置情報を供給するようにしている。ＣＲ／ＣＳＲレジスタ１７の値及びスロット位置情報によって、ＶＭＥ規格に準拠した重複のないアドレス割付けが可能にされている。
【００３９】
外部記憶装置１５は揮発性の記憶装置であり、ページメモリのような大容量のメモリが用いられている。フラッシュＲＯＭ４の本来の機能は、各ＤＳＰ１１の信号処理用のプログラムを保持することである。各プログラムはＤＳＰカード２が起動された後、各ＤＭＡコントローラ１０によりそれぞれの内部メモリ９へ転送されるようにされている。起動後、各ＤＳＰ１１は、内部メモリ９に記憶されたプログラムの計算命令にしたがって割当てられたＤＳＰソフトウェアの演算処理を行うようになっている。
【００４０】
ＤＳＰカード２は、同一種のＤＳＰ１１、及び複数個のＤＳＰＩＣから構成されていることから、ブート対象のＤＳＰ１１は１個または複数Ｎ個存在する。
【００４１】
また、ＤＳＰカード３は、それぞれ内部メモリ１９及びＤＭＡコントローラ２０を持つＮ個のＤＳＰ２１と、各ＤＭＡコントローラ２０に接続されるデータバス２２と、このデータバス２２に接続されたバスプロトコル変換機能部２３（インターフェース部）と、このバスプロトコル変換機能部２３にデータバス２４を介して接続された外部記憶装置２５と、バスプロトコル変換機能部２３にデータバス２６を介して接続されたフラッシュＲＯＭ５とを備えている。バスプロトコル変換機能部２３は、ＣＲ／ＣＳＲレジスタ２７を有する。ＣＲ／ＣＳＲレジスタ２７は、カード種別情報を保持するレジスタ２８ａと、共有メモリの設定制御用のフラッシュＲＯＭ制御機能レジスタ２８ｂと、各ＤＳＰ２１の動作ステータス情報を記憶するＤＳＰステータスレジスタ２８ｃとを有する。ＤＳＰ＿Ｂ（１）〜ＤＳＰ＿Ｂ（Ｎ）はＮ個のＤＳＰ２１を表す。２枚目のＤＳＰカード３を構成する各ハードウェアサブ要素はそれぞれこれらの要素に対応するＤＳＰカード２の各ハードウェアサブ要素と略同じである。これらのＤＳＰカード２、３はともに同一のＶＭＥバックプレーンを共有している。
【００４２】
本実施形態に係るフラッシュＲＯＭ更新装置１では、フラッシュＲＯＭ４の信号処理演算のデータ形式と、フラッシュＲＯＭ５の信号処理演算のデータ形式とが異なる。ＤＳＰカード２上の各ＤＳＰ１１が実行するＤＳＰプログラムと、ＤＳＰカード３上の各ＤＳＰ２１が実行するＤＳＰプログラムとは互換性がない。つまり、ＶＭＥバス６に属するＤＳＰカードは２種類存在する（図１の２及び３にて構成）。
【００４３】
また、ＣＰＵカード８は、更に記憶容量の大きいメモリ２９を有する。このメモリ２９に記憶されたアプリケーションプログラムは、ＶＭＥバス６上のＶＭＥメモリ空間の割当て、ＤＳＰカード２、３の各種情報の収集、及びＤＳＰカード２、３のフラッシュＲＯＭ更新を行う。ＣＰＵカード８は汎用のネットワークインターフェースとしてのＬＡＮ３０とも接続されており、このＬＡＮ３０を介して遠隔端末３１（操作端末）から更新用のデータファイルを受信するようになっている。
【００４４】
遠隔端末３１は更新処理の開始指令を一元的に行う。この遠隔端末３１のハードディスクには、書込み用データファイルが記憶されている。この書込み用データファイルは、後述するように、ＤＳＰカード２、３を識別する識別情報と、ＤＳＰカード２、３個々についての更新用の実行プログラムとを含む。また、ハードディスクにはホストＣＰＵ７へファイルを転送するためのアプリケーションプログラムも記憶されている。このアプリケーションプログラムは、ホストＣＰＵ７から、ＤＳＰカード２、３のカード種別情報を受信すると、受信したカード種別情報に対応する書込み用データファイルをハードディスクから読出し、これをホストＣＰＵ７へ転送するようにしている。ホストＣＰＵ７は受信した書込み用の各データファイルをメモリ２９へロードし、これらのデータファイルにより更新可能な状態にされる。
【００４５】
（２）書込みデータファイルの構成
図２に、各ＤＳＰ１１及び各ＤＳＰ２１が用いるＲＯＭブート用の書込みデータファイルのファイル構造を示す。書込みデータファイル３２、３３はいずれもＤＳＰメーカ提供の開発ツール等により作成される。
【００４６】
書込みデータファイル３２は、起動用プログラムであるＩＰＬ（Ｉｎｉｔｉａｌ  Ｐｒｏｇｒａｍ  Ｌｏａｄｅｒ）部３４と、ＤＳＰカード２上の各ＤＳＰ１１内の内部メモリ９にロードされる実行ファイル３５（ＤＳＰ用の実行プログラム）とから構成される。
【００４７】
ＩＰＬ部３４は、一定のバイト数から構成されるブート用制御プログラムであり、ＤＳＰメーカが提供するプログラムが用いられている。ＩＰＬ部３４は数バイトの空き領域を持つ。従来例では、１つのＩＰＬ部と、Ｎ個分の実行ファイルとからなる書込み用データファイルが１種類だけ記憶されており、この１種類のデータファイルだけでＲＯＭ更新が行われている。これに対して、本実施形態に係るフラッシュＲＯＭ更新装置１では、複数種類の書込み用データファイルが記憶されている。ＩＰＬ部３４、３６の空き領域に、テキストデータ‘ＡＤＳＰ−ＤＳＰ−Ａ’を予め書込むようにしており、これらを含むデータファイルを予め用意しておく。このテキストデータはＤＳＰＩＣの識別情報（ＤＳＰ種別）である。各実行ファイル３５は、各ＤＳＰ１１が解釈して実行されるコードである。
【００４８】
書込みデータファイル３３も同様に、起動用のＩＰＬ部３６と、各ＤＳＰ２１内の内部メモリ１９にロードされる実行ファイル３７とから構成される。
【００４９】
ＤＳＰ＿Ａ（ｉ）用のＩＰＬ部３４、実行ファイル３５と、ＤＳＰ＿Ｂ（ｊ）用のＩＰＬ部３６、実行ファイル３７との間では互いに互換性がないが、遠隔端末３１はテキストデータにより２種類の書込みデータファイル３２、３３を識別可能である。遠隔端末３１は、ホストＣＰＵ７が収集した複数のカード種別情報を受信し、これらのカード種別情報に対応する書込みデータファイル３２、３３をテキストデータにより選択し、選択したファイルをホストＣＰＵ７へ転送する。
【００５０】
（３）ＤＳＰカードのフラッシュＲＯＭの更新方法
図３はフラッシュＲＯＭ更新装置１全体で行うフラッシュＲＯＭ４、５のプログラムの更新方法を説明するためのフローチャートである。
【００５１】
ステップＳ１において、遠隔端末３１と、ホストＣＰＵ７と、ＤＳＰカード２、３との間を接続して設置する。遠隔端末３１にはカード種別ごとにフラッシュＲＯＭの最新版のデータファイルが格納されている。
【００５２】
フラッシュＲＯＭ更新装置１へ電源が投入されると、ステップＳ２において、ホストＣＰＵ７はＶＭＥバス６上に属する全てのＤＳＰカード２、３からカード種別を収集し、収集したカード種別情報を遠隔端末３１へ送る。例えば、ホストＣＰＵ７は、ＶＭＥメモリ空間内で第２スロットから第２１スロットに対応するＣＲ／ＣＳＲ領域を順番にスキャンしてカード種別を読込む。読込みした値に基づいて各スロットにＤＳＰカードが装着されているかどうかを判定する。ホストＣＰＵ７は各スロットと、スロットに装着されたＤＳＰカードとの一覧表を生成し、遠隔端末３１へ送る。
【００５３】
ステップＳ３において、遠隔端末３１のアプリケーションプログラムは入手したカード種別情報に対応する２種類の更新用の書込みデータファイルをハードディスクより選択して読出す。遠隔端末３１は、選択したデータファイルを更新指令メッセージとともにホストＣＰＵ７へ送る。即ち、ソフトウェアがカード種別に基づき、書込みデータファイルを自動的に選択する。ＤＳＰカードの枚数に関わらず、カード種別に基づき対応するデータファイルが自動認識されるため、更新に必要なデータファイルだけがホストＣＰＵ７側において揃えられるようになっている。互いに互換性のないＤＳＰカード２、３が混在した状況においても、従来例で行われていたようなカード種別に応じた各ＤＳＰカードの個別更新処理が不要にされている。
【００５４】
ステップＳ４において、ホストＣＰＵ７は遠隔端末３１の指示に従い、更新対象のフラッシュＲＯＭ４を、ＶＭＥメモリ空間上の所定のアドレスに割付ける。
【００５５】
ホストＣＰＵ７は、ＤＳＰカード２上のＣＲ／ＣＳＲレジスタ１７と、フラッシュＲＯＭ制御機能レジスタ１８ｂとにより、ＶＭＥメモリ空間に対するフラッシュＲＯＭ４のベースアドレスとメモリサイズを設定する。１枚目のＤＳＰカード２のステータス情報は、このＤＳＰカード２のＤＳＰステータスレジスタ１８ｃのベースアドレスから一定バイト離れたアドレスに記憶される。ベースアドレスが設定された後、ホストＣＰＵ７は、ＶＭＥメモリ空間に対して開放開始を発行する。バスプロトコル変換機能部１３はＤＳＰカード２上のフラッシュＲＯＭ４をＶＭＥバス６へ開放する。
【００５６】
ステップＳ５において、ホストＣＰＵ７は、ＤＳＰカード２上のＮ個のＤＳＰ１１が更新対象のフラッシュＲＯＭ４にアクセスしているか否かを判定する。この判定は、ホストＣＰＵ７が対象ＤＳＰカード２から動作ステータス情報を取得することにより行われる。
【００５７】
ステップＳ５において、ホストＣＰＵ７が更新対象のフラッシュＲＯＭ４にいずれのＤＳＰ１１もアクセスしていないと判定した場合、ＹＥＳルートを通り、ステップＳ６においてホストＣＰＵ７はフラッシュＲＯＭ４を更新する。ステップＳ５においてＤＳＰ１１がアクセスしている間はＮＯルートを通り、ホストＣＰＵ７は判定処理を繰り返す、あるいは待機する。
【００５８】
ステップＳ７において、ホストＣＰＵ７は、更新後のフラッシュＲＯＭ４のデータと、書込みデータファイルとを比較する。具体的にはホストＣＰＵ７は、更新後のフラッシュＲＯＭ４のデータを再度読込み、読込んだデータとホストＣＰＵ７自身の書込みデータファイルとを用いてベリファイを行う。
【００５９】
ベリファイ結果がＯＫである場合、ＹＥＳルートを通り、ステップＳ８において、ホストＣＰＵ７はＤＳＰカード２のフラッシュＲＯＭ４に対する割当てをＶＭＥメモリ空間から削除する。これにより、１枚目のＤＳＰカード２のフラッシュＲＯＭ４の更新処理が完了する。
【００６０】
続くステップＳ９において、ホストＣＰＵ７は、他に更新すべきＤＳＰカードが残っているかどうかを判定する。ＤＳＰカード３のフラッシュＲＯＭ５のデータを更新すべく、ＹＥＳルートを通り、ホストＣＰＵ７はステップＳ４の処理を行う。以降上記ステップＳ５〜ステップＳ８の各処理が行われ、２枚目のＤＳＰカード３のフラッシュＲＯＭ５の更新処理が完了する。
【００６１】
２周目のステップＳ９において、ホストＣＰＵ７は、２枚のＤＳＰカード２、３について更新が終了したと判断すると、ＮＯルートを通り、更新処理を終了する。
【００６２】
また、ステップＳ７において、ベリファイ結果がＮＧである場合、ＮＯルートを通り、ステップＳ１０においてホストＣＰＵ７は対象のスロット番号を遠隔端末３１へ送り、遠隔端末３１はこれらの情報を画面に表示する。書込み異常の警報が画面表示されるため、対象ＤＳＰカード２をシャーシから取り外して故障調査を行える。
【００６３】
以上のように、フラッシュＲＯＭ４、５の更新方法では、ＤＳＰカード２、３へ電源が投入されると、遠隔端末３１が汎用ネットワークインターフェースを利用してホストＣＰＵ７へ、それぞれのＤＳＰ種別に対応したフラッシュＲＯＭ４、５の更新用の書込みデータファイルを転送し、その後、ホストＣＰＵ７が、ＶＭＥバス６を経由してＤＳＰカード種別を取得し、取得したＤＳＰカード種別に対応した書込みデータファイルを全ての書込みデータファイルの中から自動選別して、更新対象とするフラッシュＲＯＭ４を決定する。
【００６４】
この更新方法では、遠隔端末３１によりホストＣＰＵ７のデータ領域にロードされた書込みデータファイルを用いて、遠隔端末３１の操作指令によりホストＣＰＵ７が直接ＶＭＥバス６を経由し、ＤＳＰカード２、３上のフラッシュＲＯＭ４、５が協調的に更新される。互換性の無いＤＳＰカード２、３が混在してシャーシに装着された状態で、更新対象のＤＳＰカード２、３をシャーシから外さずに、自動的に更新できるようになる。フラッシュＲＯＭ４、５から起動することを目的としたＤＳＰ１１、２１用の実行プログラムが、これらのフラッシュＲＯＭ４、５に書込まれる。
【００６５】
（４）作用
上述の構成の本実施形態に係るフラッシュＲＯＭ更新装置１がＲＯＭデータを更新する機会は、各ＤＳＰカード２、３が製造された直後、これらのＤＳＰカード２、３上のフラッシュＲＯＭ４、５へデータファイルを書込む場合と、各ＤＳＰカード２、３を産業用機器などに組込んで出荷した後、フラッシュＲＯＭ４、５のプログラム不具合を正す等、プログラムを修正する場合とがある。
【００６６】
ＤＳＰカード２、３が製造された直後では、フラッシュＲＯＭ４、５にはデータが書かれていない。各ＤＳＰ１１によるフラッシュＲＯＭ４へのアクセスや、各ＤＳＰ２１によるフラッシュＲＯＭ５へのアクセスが可能な状態にはなっていないため、ホストＣＰＵ７は排他制御を実行せずに、これらのフラッシュＲＯＭ４、５へデータファイルを書込む処理を行う。
【００６７】
一方、不具合対応等、フラッシュＲＯＭ４、５にデータを上書きする場合、各ＤＳＰカード２、３上ではＤＳＰ１１あるいはＤＳＰ２１がフラッシュＲＯＭ４又は５にアクセスしている時間がある。この場合、その時間帯をホストＣＰＵ７は検知して排他制御を実行するようにする。ホストＣＰＵ７はＣＲ／ＣＳＲレジスタ１７を読込むことにより、フラッシュＲＯＭ４又はフラッシュＲＯＭ５がアクセスされていない時間を検知して更新処理を開始するようにする。この排他制御について図４を参照して説明する。
【００６８】
（５−１）ＤＳＰカード２上のＮ個のＤＳＰ１１のブート方法
図４はＤＳＰカード２上のＮ個のＤＳＰ１１のブート手順を説明するためのフローチャートである。
【００６９】
ステップＡ１において、それぞれＮ個のＤＳＰ１１を表すＤＳＰ＿Ａ（１）〜Ａ（Ｎ）へ電源が投入される。
【００７０】
ステップＡ２において、これらのＤＳＰ＿Ａ（１）〜Ａ（Ｎ）のＤＭＡコントローラ１０は、図１の（１）に示すとおり、フラッシュＲＯＭ４からプログラムを、各内部メモリ９へロードする。
【００７１】
ステップＡ３において、ＤＳＰ＿Ａ（１）〜Ａ（Ｎ）は演算処理を実行する。即ち、ＤＳＰ＿Ａ（１）〜Ａ（Ｎ）は、フラッシュＲＯＭ４からプログラムを起動した後、フィルタ演算などの所定の演算処理を実施する。
【００７２】
このとき、ステップＡ４において、ＤＳＰ＿Ａ（１）〜Ａ（Ｎ）は図１の（２）に示すとおり、バスプロトコル変換機能部１３内のＤＳＰステータスレジスタ１８ｃへ、現在の動作状態を書込む。これにより、ホストＣＰＵ７がＤＳＰ＿Ａ（１）〜Ａ（Ｎ）の動作状態を読込むことが可能になる。共有メモリの構成になっているため、ＤＳＰステータスレジスタ１８ｃに値が書かれると、ホストＣＰＵ７からもＤＳＰ＿Ａ（１）〜Ａ（Ｎ）からも読み書きができるようになる。このステータスを用いてホストＣＰＵ７はフラッシュＲＯＭ４へのアクセスの排他制御を行う。
【００７３】
ステップＡ５において、ＤＳＰ＿Ａ（１）〜Ａ（Ｎ）がホストＣＰＵ７から終了指令を受けたかどうかを判定し、終了指令を受けた場合、ＹＥＳルートを通り、ステップＡ６において、ＤＳＰ＿Ａ（１）〜Ａ（Ｎ）は終了処理を実行する。ステップＡ７において、ＤＳＰ＿Ａ（１）〜Ａ（Ｎ）の演算処理は終了する。ステップＡ５において、終了指令を受けていない間、ＮＯルートを通り、ステップＡ３の処理が行われる。
【００７４】
また、ＤＳＰ＿Ｂ（１）〜Ｂ（Ｎ）のブート方法も、ＤＳＰ＿Ａ（１）〜Ａ（Ｎ）のブート方法と同様である。
【００７５】
（５−２）ホストＣＰＵ７のフラッシュＲＯＭ更新制御方法
図５はホストＣＰＵ７における、ＤＳＰカード２のフラッシュＲＯＭ４の更新制御手順を説明するためのフローチャートである。
【００７６】
ステップＢ１においてホストＣＰＵ７は、図１の（３）に示すとおり、同一のＶＭＥバックプレーンに属する全てのＤＳＰカード２、及びＣＰＵカード８に対して、ＣＲ／ＣＳＲレジスタ１７からカード種別情報を収集する。
【００７７】
ステップＢ２においてホストＣＰＵ７は、図１の（４）に示すとおり、収集したカード種別情報を遠隔端末３１に対して送信する。
【００７８】
遠隔端末３１は、ホストＣＰＵ７からカード種別情報を取得後、フラッシュＲＯＭ４を更新するＤＳＰカード２、３、及びカード種別に対応した更新用の書込みデータファイルを選択する。その後、図１の（５）に示すとおり、ホストＣＰＵ７のデータ記憶領域であるメモリ２９へ、フラッシュＲＯＭ更新用の書込みデータファイルを遠隔端末３１が転送する。転送後、遠隔端末３１はホストＣＰＵ７に対してフラッシュＲＯＭ更新指令を出力する。
【００７９】
ステップＢ３において、ホストＣＰＵ７は、遠隔端末３１から更新指令ｉを受信したかどうかを判定する。更新指令ｉを受信していない間、ＮＯルートを通り、ホストＣＰＵ７はステップＢ３の処理を行う。更新指令ｉを受信したと判定した場合、ＹＥＳルートを通り、ホストＣＰＵ７はステップＢ４の処理を行う。
【００８０】
ステップＢ４において、ホストＣＰＵ７は遠隔端末３１より指定されたＤＳＰカード２又は３に対して、ＶＭＥバス６経由でＤＳＰ１１の動作ステータス情報を取得する。
【００８１】
ステップＢ５において、ホストＣＰＵ７はフラッシュＲＯＭ４のデータ更新を実行するか否かを判定する。この判定では、動作ステータス情報を図１の（３）に示すとおり、ホストＣＰＵ７が読出すことによって、いずれのＤＳＰ１１もフラッシュＲＯＭ４にアクセスしていない事をホストＣＰＵ７は確認する。
【００８２】
ホストＣＰＵ７がデータ更新を行う場合、ＹＥＳルートを通り、続く、ステップＢ６において、ホストＣＰＵ７は、図２に示す書込みデータファイルを読込み、カード種別情報と書込みデータファイル中の対応するＤＳＰカード種別とが一致するかどうかを確認する処理を行う。この確認後、ステップＢ７において、ホストＣＰＵ７は、直接、対象ＤＳＰカード２のフラッシュＲＯＭ４について、更新用のＶＭＥアドレスとメモリサイズを割当てる。
【００８３】
引き続き、ステップＢ８において、ホストＣＰＵ７は、ＤＳＰカードｉのフラッシュＲＯＭ４をＶＭＥバス６に開放するようバスプロトコル変換機能部１３へ指令する。ステップＢ９において、ホストＣＰＵ７は、この書込みデータファイルによってＤＳＰカードｉ上のフラッシュＲＯＭ４のプログラムを更新する。
【００８４】
ステップＢ１０において、ホストＣＰＵ７は、対象ＤＳＰカードｉから、更新されたフラッシュＲＯＭ４のプログラムを読出す。ステップＢ１１において、ホストＣＰＵ７は、フラッシュＲＯＭ４のＲＯＭ更新が正常であるかどうかを判定する。
【００８５】
ステップＢ１１においてホストＣＰＵ７は更新結果が異常であると判定した場合、ＮＯルートを通り、ステップＢ１２においてホストＣＰＵ７はエラー処理を実行する。例えばホストＣＰＵ７は再度、対象ＤＳＰカードｉとの間で書込みデータファイルを送信して読込む処理を繰り返す。
【００８６】
ステップＢ１１においてホストＣＰＵ７は更新結果が正常であると判定した場合、ＹＥＳルートを通る。ステップＢ１３において、ホストＣＰＵ７は対象ＤＳＰカードｉのフラッシュＲＯＭ４をＶＭＥバス６のアドレス空間から削除する。
【００８７】
（５−３）遠隔端末３１によるホストＣＰＵ７の制御方法
図６は遠隔端末３１が行うホストＣＰＵ７の制御手順を説明するためのフローチャートである。この遠隔端末３１のアプリケーションは、更新の進捗状況を画面上に表示している。遠隔端末３１の前には更新作業を行う者がおり、パソコンへの操作によりこの遠隔端末３１へ指令を与える。フラッシュＲＯＭ更新装置１への指令はこの遠隔端末３１からのみ一元的に出される。
【００８８】
ステップＣ１において、遠隔端末３１は、ホストＣＰＵ７が収集した全てのＤＳＰカード２、３についてのカード種別情報を受信する。
【００８９】
ステップＣ２において、遠隔端末３１は、受信したカード種別情報に従って、対応する書込みデータファイルをハードディスクから読出してホストＣＰＵ７へ転送する。
【００９０】
この転送が完了したことをメッセージ受信などによりホストＣＰＵ７から通知されると、ステップＣ３〜ステップＣ６において、遠隔端末３１は、対象となるＤＳＰカード１枚ごとに、フラッシュＲＯＭ更新命令を送信し、更新後、更新結果を受領する。具体的には遠隔端末３１のアプリケーションプログラムは、繰り返し変数ｉの最大値をシャーシに装着されたカード枚数に設定し（ステップＣ３）、ＤＳＰカードｉに対して更新指令ｉを転送し（ステップＣ４）、更新結果を受信すると（ステップＣ５）、処理アプリケーション内のｆｏｒループの変数ｉをインクリメントする（ステップＣ６）。最後に、ステップＣ７において、遠隔端末３１のアプリケーションプログラムは全てのＤＳＰカードの更新結果を画面表示し、処理を終了する。
【００９１】
以上説明したように、本実施形態に係るＤＳＰカードのフラッシュＲＯＭの更新装置及びＤＳＰカードのフラッシュＲＯＭの更新方法によれば、ＤＳＰカード２、３と同一のＶＭＥバックプレーンを共有するホストＣＰＵ７により、対象となるＤＳＰカード２、３のフラッシュＲＯＭ４、５に対して、所望する任意のプログラムによる更新を行う事ができるようになる。
【００９２】
従来技術ではフラッシュＲＯＭ単体のデータ更新を行うためにはＤＳＰメーカが提供する専用のフラッシュＲＯＭ書込み用装置が必要であるが、フラッシュＲＯＭ更新装置１によれば、高額なフラッシュＲＯＭ書込み用装置を使わずに、複数枚のＤＳＰカードを一括してデータ更新することが可能になる。さらに遠隔端末３１は汎用的なネットワークインターフェースを用いる事により、一元的、統一的に全てのＤＳＰカード２、３上のフラッシュＲＯＭ４、５の更新ができる。このため、フラッシュＲＯＭ書込み用装置にかかるコストや、あるいは作業者を増員して多数枚のＤＳＰカードを個々にデータ更新するような作業を行う場合に要する人員コスト、作業工程コストの低減に寄与できる。
【００９３】
また、フラッシュＲＯＭ更新対象のＤＳＰカードを次々に変更することにより、一度の作業で、ＶＭＥバックプレーンがサポートする最大スロット数から１を引いたスロット数までのＤＳＰカードについて更新ができるため、作業効率が向上する。
【００９４】
また、搭載されたＤＳＰカード種別が互いに異なる複数種類のＤＳＰカードが混在した場合においても、ＤＳＰカード、及び書込みデータファイル中から、それぞれＤＳＰ種別を取得することにより、一度の作業にて各ＤＳＰ１１、２１に対応した書込みデータファイルを用いてフラッシュＲＯＭ４、５の更新ができるため、作業効率が向上する。
【００９５】
尚、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。
【００９６】
上記実施形態では、ＤＳＰカード２、３の枚数は２枚であったが、ＤＳＰカード枚数は３枚以上でもよい。最大２０枚のＤＳＰカードがシャーシに装着された場合、装着されたＤＳＰカード上のＣＲ／ＣＳＲレジスタ部が共同してＶＭＥメモリ空間を構成し、共有メモリとしての機能が実現される。本発明の実施の形態に係るフラッシュメモリ書込装置へは、第１のカード種別を有する１枚以上のＤＳＰカードと、それぞれ第１のカード種別と異なる第２のカード種別を持つ２枚以上のＤＳＰカードが混在した状態でシャーシに装着し、上述した書込み方法と同じ方法によりこのフラッシュＲＯＭ更新装置はカード種別毎に、それぞれ異なるフラッシュＲＯＭのプログラムによりデータ更新を行うことが可能である。フラッシュＲＯＭ更新装置へは、３種類以上のカード種別を有する複数枚のＤＳＰカードを混在させてもよく、この場合でも、同様の更新方法によりフラッシュＲＯＭ更新装置１は更新可能である。
【００９７】
また、上記実施形態に開示されている複数の構成要素の適宜な組合わせにより、種々の発明を形成できる。
【符号の説明】
【００９８】
１…フラッシュＲＯＭ更新装置（フラッシュメモリ書込装置）、２，３…ＤＳＰカード、４，５…フラッシュＲＯＭ（フラッシュメモリ）、６…ＶＭＥバス（ホストバス）、７…ホストＣＰＵ、８…ＣＰＵカード、９，１９…内部メモリ、１０，２０…ＤＭＡコントローラ、１１，２１…ＤＳＰ、１２，１４，１６，２２，２４，２６…データバス、１３，２３…バスプロトコル変換機能部（インターフェース部）、１５，２５…外部記憶装置、１７，２７…ＣＲ／ＣＳＲレジスタ（第２のレジスタ）、１８ａ，２８ａ…レジスタ、１８ｂ，２８ｂ…フラッシュＲＯＭ制御機能レジスタ、１８ｃ，２８ｃ…ＤＳＰステータスレジスタ（第１のレジスタ）、２９…メモリ、３０…ＬＡＮ（ネットワーク）、３１…遠隔端末（操作端末）、３２，３３…書込みデータファイル、３４，３６…ＩＰＬ部（ＤＳＰＩＣの識別情報含む）、３５，３７…実行ファイル（実行プログラム）。
【図１】
2010277361.tif 000003
【図２】
2010277361.tif 000004
【図３】
2010277361.tif 000005
【図４】
2010277361.tif 000006
【図５】
2010277361.tif 000007
【図６】
2010277361.tif 000008
【図７】
2010277361.tif 000009
【図８】
2010277361.tif 000010