(57)【要約】【課題】表示輝度の均一性を向上する。【解決手段】各画素内は、電流駆動型の発光素子ＯＬＥＤと、目的輝度を示すデータ信号に応じて、前記発光素子に供給する電流を制御する駆動素子Ｔ１と、を含む。駆動素子Ｔ１の相互コンダクタンス、もしくは、それを反映するパラメータを検出し、検出結果に応じて、前記駆動素子に供給する前記データ信号を補正する。すなわち、データ信号に対応して前記発光素子ＯＬＥＤに供給される駆動電流が、駆動素子Ｔ１の相互コンダクタンスの減少に伴い増加するように補正する。【選択図】図１
2010160407.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素をマトリクス状に配し、各画素を駆動回路により駆動する表示装置であって、
各画素内は、
電流駆動型の発光素子と、
目的輝度を示すデータ信号に応じて、前記発光素子に供給する電流を制御する駆動素子と、
を含み、
前記駆動回路は、
前記駆動素子の相互コンダクタンス、もしくは、それを反映するパラメータを検出する検出手段と、
前記検出手段による検出結果に応じて、前記駆動素子に供給する前記データ信号を補正する補正手段と、
を有し、
前記補正手段は、前記データ信号に対応して前記発光素子に供給される駆動電流が、前記駆動素子の相互コンダクタンスの減少に伴い増加するように補正する、
ことを特徴とする表示装置。
【請求項２】
請求項１に記載の表示装置において、
前記駆動素子は薄膜トランジスタであり、
前記相互コンダクタンスを反映するパラメータは、
前記駆動薄膜トランジスタの閾値電圧、または、前記駆動薄膜トランジスタに一定電流を流すのに必要な入力電圧、または、該駆動薄膜トランジスタが一定時間に一定容量を充電または放電するときの容量電圧のいずれかである、
ことを特徴とする表示装置。
【請求項３】
請求項２に記載の表示装置において、
前記補正手段は、
前記データ信号と前記検出結果の変化量に対し正の相関を持つ補正データ信号電圧を生成するとともに、前記補正データ信号電圧に前記検出結果の変化量を相殺する電圧を加算することを特徴とする表示装置。
【請求項４】
請求項３に記載の表示装置において、
ゲートまたはドレインにデータ信号電圧または一定電圧が印加され、ドレインまたはゲートに前記駆動薄膜トランジスタの閾値電圧、または、該駆動薄膜トランジスタに一定電流を流すのに必要なゲート・ソース間電圧、または、該駆動薄膜トランジスタが一定時間に一定容量を充電または放電するときの容量電圧が印加され、
ソースにデータ信号が印加される補正薄膜トランジスタを有し、
前記データ信号と検出結果の変化量に正の相関を持つ補正データ信号を保持容量に補正データ信号を充電することを特徴とする表示装置。
【請求項５】
複数の画素をマトリクス状に配し、各画素に設けられた第１薄膜トランジスタＴ１のドレイン電流を発光素子に供給して発光素子の発光させる表示装置であって、
第１薄膜トランジスタＴ１のゲートに一端が接続される第１容量Ｃ１と、
この第１容量Ｃ１の他端にドレインが接続される第５薄膜トランジスタＴ５と、
第５薄膜トランジスタＴ５のゲートを第１薄膜トランジスタのゲートに接続する第６薄膜トランジスタＴ６と、
第１薄膜トランジスタのゲート・ドレイン間を接続する第３薄膜トランジスタＴ３と、
を有し、
第１容量Ｃ１に第１薄膜トランジスタＴ１の閾値電圧Ｖｔｈを保持した状態で、第５薄膜トランジスタを介しデータ信号電圧を第１容量Ｃ１に充電することで、第１容量に閾値電圧Ｖｔｈを過補償した電圧を書き込み、書き込まれた過補償した電圧に基づいて前記第１薄膜トランジスタを駆動することを特徴とする表示装置。
【請求項６】
請求項５に記載の表示装置において、
さらに、
前記第５薄膜トランジスタＴ５のソースに接続され、この点の電圧を保持する第２容量Ｃ２を有することを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の画素をマトリクス状に配し、各画素を駆動回路により駆動する表示装置に関する。
【背景技術】
【０００２】
アクティブマトリクス型有機ＥＬ表示装置の画素は、通常有機ＥＬ素子の他にこれを駆動する素子として２つのトランジスタと１つの容量（２Ｔ１Ｃ）を有する画素回路で構成される。すなわち、有機ＥＬ発光素子を駆動する駆動ＴＦＴ、駆動ＴＦＴへのデータ電圧を印加する制御する書込みＴＦＴ、およびデータ電圧を保持する保持容量である。
【０００３】
ＴＦＴのチャネルは、通常、アモルファスシリコン、微結晶シリコン、多結晶シリコン、酸化物半導体、有機物半導体などの薄膜半導体で形成される。
【０００４】
この場合のＴＦＴドレイン電流Ｉｄは、
Ｉｄ＝０．５＊（μＣｃｈ＊（Ｗ／Ｌ））＊（Ｖｇｓ−Ｖｔｈ）２
で決まる。ただし、μはキャリア移動度、Ｃｃｈはチャネル容量、Ｗ，Ｌはチャネル幅とチャネル長、Ｖｇｓはゲート・ソース間バイアス、Ｖｔｈは閾値電圧である。
【０００５】
ここで、いずれの半導体でも、移動度や閾値電圧のばらつき、バイアス印加に伴う経時劣化が観察される。また、発光素子に供給される駆動ＴＦＴのドレイン電流は、駆動ＴＦＴの移動度や閾値電圧に依存する。そのため、画素ごとに駆動ＴＦＴの移動度や閾値電圧にばらつきがあると、ある目的輝度信号電圧入力に対する各画素の発光輝度がばらつき、表示特性が不均一になる。
【０００６】
このため、駆動ＴＦＴの移動度や閾値電圧を補償し、トランスコンダクタンスを均一にするための提案がなされてきた。例えば、駆動ＴＦＴの閾値電圧を補正するＶｔｈ補償回路（特許文献１）、閾値電圧と移動度を補正する電流書込み駆動（特許文献２）などが挙げられる。
【０００７】
特許文献１の例では、データ電圧に予め検出しておいた駆動ＴＦＴの閾値電圧を重畳して駆動ＴＦＴのゲート・ソース間に印加することで、駆動ＴＦＴのドレイン電流に対する閾値電圧の影響を相殺し、Ｖｔｈに依らない駆動電流を発光素子に供給している。この場合、移動度のばらつきは補償されないが、移動度のばらつきがドレイン電流に与える影響が軽微な場合は、十分な表示均一性を得ることができる。
【０００８】
特許文献２の例では、駆動ＴＦＴのドレイン・ゲートを短絡した状態で目的輝度電流を駆動ＴＦＴのドレインに入力し、駆動ＴＦＴのゲートに目的電流を流すのに必要なゲート電圧を誘起させている。この例では、閾値電圧だけでなく移動度のばらつきも補正されるため、移動度のばらつきが問題となる場合でも良好な表示均一性を得ることができる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００７−３１００３４号公報
【特許文献２】米国特許第６２２９５０６号公報
【非特許文献】
【００１０】
【非特許文献１】Ｄ．Ｆｉｓｈ  ｅｔ  ａｌ，  ＳＩＤ  ０５  ＤＩＧＥＳＴ  ２００５，  ｐｐ．１３４０
【非特許文献２】Ｈ．Ｓ．Ｓｈｉｎ  ｅｔ  ａｌ，  ＳＩＤ  ０８  ＤＩＧＥＳＴ  ２００８，  ｐｐ．１２１１
【発明の概要】
【発明が解決しようとする課題】
【００１１】
上記２つの従来例は、発光素子に供給する駆動ＴＦＴのドレイン電流の均一性を目的とした提案であった。実際の表示装置では、発光素子へ供給される駆動電流の均一性だけでなく、発光素子の電流発光効率の均一性が表示輝度均一性に大きな影響を与える。
【００１２】
通常、有機ＥＬのような電流駆動の発光素子では、素子の発光に伴い発光効率が低下する現象が見られる。近年、有機ＥＬ材料、発光素子構造の改善により、表示装置の平均的な使用条件化で定電流発光輝度半減寿命が数万時間以上の有機ＥＬ素子が報告されている。
【００１３】
表示領域全体に平均的な使用が想定される表示装置用途では、表示画面全体がほぼ均一に輝度低下するため輝度半減寿命を装置寿命と考えることができ、輝度半減寿命が数万時間以上あれば通常の用途ではあまり問題とならないと思われる。
【００１４】
ところが、携帯端末やゲーム端末、ＰＣモニタ用途など、単純な幾何学的パターンが多用されることが想定される表示装置用途では、画面全体がランダムに使用され、均一に劣化することが期待されにくい。
【００１５】
このような表示装置用途では、画面内の特定の領域とそれに隣り合う領域が長時間に渡り異なる頻度、輝度で使用され、結果として領域ごとに異なる発光効率低下を引き起こすことがある。これは画面のパターン焼きつきを引き起こすことがあり、観察者には画面全体に均一に輝度が低下する場合よりも敏感に知覚される。最も厳しいパターンでは、隣り合う領域の輝度差が２，３％程度あると境界が認識できるようになる。表示装置用途や焼き付きのパターンにも依るが、輝度差５％程度で焼き付きとして認識されるようになると考えられる。
【００１６】
従って、駆動ＴＦＴからの供給電流を何らかの方法で補正したとしても、発光素子の発光効率に有意なばらつきがあると、それが表示装置の輝度均一性を阻害する要因になってしまう。特に、焼き付き寿命が製品寿命を決めるような表示装置用途では、十分な製品寿命を確保するために発光素子の発光効率のばらつきを補正する必要がある。
【００１７】
発光素子自体の劣化を補正するためには、発光効率を測定する必要がある。非特許文献１，２には、画素内にフォトディテクタを内蔵し有機ＥＬ素子の発光強度に従って発光時間を制御することで、発光効率低下を補正（光学補償）する提案がなされている。この方法では、フォトディテクタに対する要求が鍵となる。フォトディテクタは十分な感度を持ち、入力光に対し良好なリニアリティを示し、安定で均一な特性を要求される。フォトディテクタとしては、オフバイアスされたアモルファスシリコンＴＦＴやＰＩＮダイオードを用いることが提案されている。前者は感度や光電流の線形性に改善の余地があり、後者は製造工程にプロセスを追加する必要があるなど、課題もある。また、提案されている画素回路の非線形性や寄生容量の影響などにより、完全に均一な輝度特性を実現することは難しい。例えば、非特許文献２には、光学補償をした場合、光学補償しない場合と比較して、発光効率劣化に伴う輝度低下が約１／３に低減できることが示されている。
【課題を解決するための手段】
【００１８】
本発明は、複数の画素をマトリクス状に配し、各画素を駆動回路により駆動する表示装置であって、各画素内は、電流駆動型の発光素子と、目的輝度を示すデータ信号に応じて、前記発光素子に供給する電流を制御する駆動素子と、を含み、前記駆動回路は、前記駆動素子の相互コンダクタンス、もしくは、それを反映するパラメータを検出する検出手段と、前記検出手段による検出結果に応じて、前記駆動素子に供給する前記データ信号を補正する補正手段と、を有し、前記補正手段は、前記データ信号に対応して前記発光素子に供給される駆動電流が、前記駆動素子の相互コンダクタンスの減少に伴い増加するように補正する、ことを特徴とする。
【００１９】
また、前記駆動素子は薄膜トランジスタであり、前記相互コンダクタンスを反映するパラメータは、前記駆動薄膜トランジスタの閾値電圧、または、前記駆動薄膜トランジスタに一定電流を流すのに必要な入力電圧、または、該駆動薄膜トランジスタが一定時間に一定容量を充電または放電するときの容量電圧のいずれかである、ことが好適である。
【００２０】
また、前記補正手段は、前記データ信号と前記検出結果の変化量に対し正の相関を持つ補正データ信号電圧を生成するとともに、前記補正データ信号電圧に前記検出結果の変化量を相殺する電圧を加算することが好適である。
【００２１】
また、ゲートまたはドレインにデータ信号電圧または一定電圧が印加され、ドレインまたはゲートに前記駆動薄膜トランジスタの閾値電圧、または、該駆動薄膜トランジスタに一定電流を流すのに必要なゲート・ソース間電圧、または、該駆動薄膜トランジスタが一定時間に一定容量を充電または放電するときの容量電圧が印加され、ソースにデータ信号が印加される補正薄膜トランジスタを有し、前記データ信号と検出結果の変化量に正の相関を持つ補正データ信号を保持容量に補正データ信号を充電することが好適である。
【００２２】
また、本発明は、複数の画素をマトリクス状に配し、各画素に設けられた第１薄膜トランジスタＴ１のドレイン電流を発光素子に供給して発光素子の発光させる表示装置であって、第１薄膜トランジスタＴ１のゲートに一端が接続される第１容量Ｃ１と、この第１容量Ｃ１の他端にドレインが接続される第５薄膜トランジスタＴ５と、第５薄膜トランジスタＴ５のゲートを第１薄膜トランジスタのゲートに接続する第６薄膜トランジスタＴ６と、第１薄膜トランジスタのゲート・ドレイン間を接続する第３薄膜トランジスタＴ３と、を有し、第１容量Ｃ１に第１薄膜トランジスタＴ１の閾値電圧Ｖｔｈを保持した状態で、第５薄膜トランジスタを介しデータ信号電圧を第１容量Ｃ１に充電することで、第１容量に閾値電圧Ｖｔｈを過補償した電圧を書き込み、書き込まれた過補償した電圧に基づいて前記第１薄膜トランジスタを駆動することを特徴とする。
【００２３】
さらに、前記第５薄膜トランジスタＴ５のソースに接続され、この点の電圧を保持する第２容量Ｃ２を有することが好適である。
【発明の効果】
【００２４】
本発明によれば、駆動ＴＦＴおよび発光素子双方の劣化による表示装置の輝度ムラを減少し、均一性に優れた表示装置を提供することができる。
【図面の簡単な説明】
【００２５】
【図１】画素回路の構成を示す図である。
【図２】各信号の動作タイミングを示すタイミングチャートである。
【図３】回路シミュレーションによる各部の電圧波形を示す図である。
【図４】画素輝度変化のシミュレーション結果を示す図である。
【図５】表示装置の概略構成を示す図である。
【発明を実施するための形態】
【００２６】
以下、本発明の実施形態について、図面に基づいて説明する。
【００２７】
「原理的な説明」
まず、本発明の内容について、その原理的なものを説明する。
【００２８】
一般的に、定電流ストレスを印加した（定電流を流し続けた）ときのアモルファスＴＦＴの閾値電圧のシフトΔＶｔｈは、次のように表される。
ΔＶｔｈ＝（Ｖｇ−Ｖｔｈｉ）α＊（ｔ／τ１）β        （１）
【００２９】
ただし、Ｖｇはゲート電圧、Ｖｔｈｉはストレス印加前閾値電圧、ｔはストレス印加時間、τ１はＶｔｈシフト緩和時間、α，βはそれぞれバイアスおよびストレス印加時間依存のべき乗指数である。
【００３０】
また、同様に有機ＥＬ素子を定電流駆動したときの発光効率の劣化は次のような式でフィッティングできる。
η／ηｉ＝１／（１＋（ｔ／τ２）γ）        （２）
【００３１】
ただし、η，ηｉはある電流密度における有機ＥＬ素子の電流発光効率とその初期値、ｔは通電時間、τ２は劣化の時定数、γは劣化の時間依存累乗指数である。
【００３２】
従来のＶｔｈ補償駆動では、その時のＶｔｈを検出して、そのＶｔｈをデータ信号電圧に加算することで補償して駆動トランジスタ（ＴＦＴ）を駆動する。
【００３３】
本実施形態に係るＶｔｈ過補償駆動では、単にＶｔｈを補償するだけでなく、Ｖｔｈの変化量ΔＶｔｈに応じてＶｔｈの補償量を変更する。すなわち、Ｖｔｈ過補償駆動では、駆動ＴＦＴのゲート・ソース間電圧Ｖｇｓに、次のような電圧を誘起することを目指す。
Ｖｇｓ＝Ｖｄａｔａ＊（１＋ξ＊ΔＶｔｈ）＋Ｖｔｈ        （３）
【００３４】
ただし、Ｖｄａｔａはデータ信号電圧、Ｖｔｈ，ΔＶｔｈは駆動ＴＦＴの閾値電圧およびその変化量、ξは設計で決まる定数である。式（３）の補正項ξ＊ΔＶｔｈが十分小さいとき、駆動ＴＦＴのドレイン電流Ｉｄは、次のように表される。
Ｉｄ＝（ｋ／２）＊Ｖｄａｔａ２＊（１＋２＊ξ＊ΔＶｔｈ）        （４）
【００３５】
ただし、ｋは駆動ＴＦＴの相互コンダクタンス係数である。
【００３６】
有機ＥＬ素子からの発光は、駆動ＴＦＴにより供給されるドレイン電流と有機ＥＬ素子の電流発光効率をかけて得られるので、式（１）〜（４）より、次のように表される。
Ｌ／Ｌｉ＝（１＋２＊ξ＊（Ｖｇ−Ｖｔｈｉ）α＊（ｔ／τ１）β）
／（（１＋（ｔ／τ２）γ）        （５）
【００３７】
アモルファスシリコンＴＦＴの閾値電圧シフトと有機ＥＬ素子の発光効率の劣化は共通する物理過程に起因するわけではないので、式（１）と式（２）のβ，γは一致するとは限らない。しかしながら、実際に計測した例における素子特性によると、β，γともおよそ０．４〜０．７程度の範囲に入ることが多く、βとγが互いに近い値を取るような有機ＥＬ素子とＴＦＴ素子の組み合わせを選ぶことは十分可能であると考えられる。
【００３８】
従って、素子（材料、プロセス、構造など）の組み合わせと、設計パラメータの最適化により、次のような関係を満たすことが可能と考えられる。
β＝γ        （６）
２＊ξ＊（Ｖｇ−Ｖｔｈｉ）α＊（ｔ／τ１）β／（１＋（ｔ／τ２）γ＝１  （７）
【００３９】
この式（６）、（７）を満たすことができれば、式（５）より、劣化した有機ＥＬ素子の電流発光効率の減少を過補償された駆動トランジスタのドレイン電流の増加が補うことで画素の発光輝度を一定に保つことができる。
【００４０】
実際、式（６）、（７）をある程度満たしていれば、表示装置の焼き付き寿命を大幅に改善することが期待できる。
【００４１】
「実施形態の説明」
図１は実施形態に係る表示装置の１つの画素回路、図２はその駆動波形を図示したものである。
【００４２】
有機ＥＬ素子ＯＬＥＤのアノードは正電源ｖｄｄに接続されており、そのカソードは、駆動トランジスタＴ１のドレインに接続されている。駆動トランジスタＴ１のソースは負電源ｖｓｓに接続されている。
【００４３】
駆動トランジスタＴ１のゲートには、第１容量Ｃ１の一端が接続され、この第１容量Ｃ１の他端はトランジスタＴ５の一端（ドレインまたはソース）に接続されている。トランジスタＴ５の他端（ソースまたはドレイン）は、選択トランジスタＴ２の一端（ドレインまたはソース）に接続され、この選択トランジスタＴ２の他端（ソースまたはドレイン）はデータラインｄａｔａに接続されている。また、選択トランジスタＴ２のゲートは選択ラインｓｃａｎに接続されている。
【００４４】
また、トランジスタＴ５のゲートには、トランジスタＴ６の一端（ソースまたはドレイン）が接続され、トランジスタＴ６の他端（ドレインまたはソース）はトランジスタＴ３の一端（ソースまたはドレイン）に接続され、トランジスタＴ３の他端（ドレインまたはソース）は駆動トランジスタＴ２のドレイン（有機ＥＬ素子のカソード）に接続されている。さらに、トランジスタＴ６とトランジスタＴ３の接続点は駆動トランジスタＴ１のゲート（第１容量の一端）に接続されており、トランジスタＴ６、トランジスタＴ３のゲートはリセットラインｒｅｓｅｔに接続されている。
【００４５】
さらに、トランジスタＴ２とトランジスタＴ５の接続点は、第２容量Ｃ２を介し、負電源ｖｓｓに接続され、トランジスタＴ５と第１容量の接続点はトランジスタＴ４を介し負電源ｖｓｓに接続されている。トランジスタＴ４のゲートはセットラインｓｅｔに接続されている。
【００４６】
ここで、駆動トランジスタＴ１のゲートをノードａ、第１容量Ｃ１とトランジスタＴ５の接続点をノードｂ、トランジスタＴ５とＴ２の接続点をノードｃとし、各ノードの電圧をＶａ，Ｖｂ，Ｖｃとする。
【００４７】
なお、図１の画素回路では、トランジスタはすべてＮチャンネルＴＦＴが採用されているが、ＰチャネルＴＦＴを採用することもできる。この場合、信号の極性が反転する。また、有機ＥＬ素子ＯＬＥＤは、駆動トランジスタＴ１のドレインに接続されるべきである。
【００４８】
この回路の駆動方法を、図２に示す。このように、１回の表示動作は、（ａ）〜（ｄ）の４つのステップからなっている。ステップ（ａ）Ｔ１の電圧リセット、ステップ（ｂ）Ｔ１のＶｔｈ検出とＶｄａｔａへの重畳、ステップ（ｃ）ＶｄａｔａとＶｄａｔａ変調電圧のマージ、ステップ（ｄ）発光である。
【００４９】
まず、ステップ（ａ）で、セットラインｓｅｔがＨｉｇｈの状態で、負電源ｖｓｓをＨｉｇｈにした後、リセットラインｒｅｓｅｔをＨｉｇｈにする。これによって、駆動トランジスタＴ１のゲートとドレインはトランジスタＴ５により短絡され、かつソースがＨｉｇｈとなり、駆動トランジスタＴ１のゲート電圧、ドレイン電圧がリセットされる。次いで、負電源ｖｓｓを中間レベルＭｉｄに設定する。これによって、駆動トランジスタＴ１のゲート電圧Ｖａは、ソースよりＶｔｈだけ高い電圧になり、第1容量Ｃ１にＶｔｈが充電される。
【００５０】
次に、ステップ（ｂ）でセットラインｓｅｔをＬｏｗに、選択ラインｓｃａｎをＨｉｇｈにして、トランジスタＴ４をオフ、選択トランジスタＴ２をオンする。これによって、ノードｃにデータラインのデータ信号電圧−Ｖｄａｔａがセットされる（Ｖｃ＝−Ｖｄａｔａ）。ここで、トランジスタＴ６がオンしているため、トランジスタＴ５のゲートにノードａに蓄えられた駆動トランジスタＴ１の閾値電圧Ｖｔｈが印加される。従って、ゲート電圧をＶｔｈに吊ったトランジスタＴ５を通して、第１容量Ｃ１に−Ｖｄａｔａがチャージされる。
【００５１】
このとき、トランジスタＴ５の電流はＶｔｈにほぼ比例するため、ノードｂに蓄えられる電圧は−ＶｄａｔａとＶｔｈの積に比例する。すなわち、ノードｂの電圧Ｖｂは、単にデータ信号電圧Ｖｄａｔａにセットされるのではなく、Ｖｄａｔａにその時点における駆動トランジスタＴ１のＶｔｈを乗じたものに比例する電圧となる。駆動トランジスタＴ１のゲート電圧は変化しないため、ノードｂの電圧Ｖｂと、ノードａの電圧Ｖａとの差が第１容量Ｃ１に充電される。
【００５２】
さらに、ステップ（ｃ）で、選択ラインｓｃａｎをＬｏｗにして、選択トランジスタＴ２をオフする。第２容量Ｃ２には、負電源ｖｓｓの中間電圧Ｍｉｄと、データ信号電圧−Ｖｄａｔａの差分が充電されている。選択トランジスタＴ２がオフすると、ノードｂとノードｃの電圧がマージされる。これにより、ノードｂに式３の第１項（−Ｖｄａｔａ＊（１＋ｘ＊ＤＶｔｈ））に相当する電圧が誘起される。
この段階で、ノードｂの電位が−Ｖｄａｔａ＊（１＋ξ＊ΔＶｔｈ）、ノードａの電位がＶｔｈとなっているので、第１容量Ｃ１に蓄えられる電圧はＶｄａｔａ＊（１＋ξ＊ΔＶｔｈ）＋Ｖｔｈとなる。
【００５３】
ステップ（ｄ）において、リセットラインｒｅｓｅｔをＬｏｗ、セットラインｓｅｔをＨｉｇｈとし、ノードｂを負電源ラインｖｓｓに接続することによって、ノードｂが駆動トランジスタＴ１のソースと同電位となり、駆動トランジスタＴ１のゲート・ソース間に式（３）の電圧Ｖｄａｔａ＊（１＋ξ＊ΔＶｔｈ）＋Ｖｔｈが印加され、式（４）で表される電流で有機ＥＬ素子ＯＬＥＤが駆動される。
【００５４】
この実施形態では、駆動トランジスタＴ１のドレイン電流は、
Ｉｄ＝ｋ１／２＊Ｖ’ｄａｔａ２＊（１＋２＊ξ＊ΔＶｔｈ）        （８）
となり、式（４）と同じ形をしていることがわかる。
【００５５】
ただし、
Ｖ’ｄａｔａ＝ｃ２／（ｃ１＋ｃ２）＊Ｖｄａｔａ＊√（１＋ｋ５＊Δｔ／ｃ２）    （９）
ξ ＝ｋ５＊Δｔ／ｃ２＊（Ｖｇ−Ｖｔｈｉ）α            （１０）
である。ここで、ｋ１，ｋ５はそれぞれトランジスタＴ１，Ｔ５の相互コンダクタンスであり、Δｔは選択ラインｓｃａｎ線選択時間である。
【００５６】
上述の例では、負電源ｖｓｓの電圧を変更したが、正電源ｖｄｄの電圧を変更してもよい。
【００５７】
図３に、この実施形態の回路シミュレーションの電圧波形を示す。なお、このときの回路パラメータは、駆動トランジスタＴ１のゲート幅（Ｗ）とゲート長（Ｌ）の比（Ｗ／Ｌ）＝２００／５、トランジスタＴ２，Ｔ３，Ｔ４，Ｔ６のＷ／Ｌ＝２０／５、トランジスタＴ５のＷ／Ｌ＝５／３０、第１および第２容量の容量値＝０．４ｐＦとした。
【００５８】
図４に、図３に示したシミュレーション結果と式（１）、（２）でモデル化した駆動トランジスタＴ１のＶｔｈシフト、発光素子の電流発光効率を用いて画素輝度の劣化シミュレーションを示す。
【００５９】
ここでは、有機ＥＬ素子の輝度半減寿命τ２が１００，０００時間超であるような有機ＥＬ素子と電流ストレスを与えた場合に、画素回路に対し、何も補償をしない場合（no compensation）、Ｖｔｈ補償のみをした場合（vth compensation）、Ｖｔｈ過補償をした場合（vth over compensation）のそれぞれについて画素輝度の時間変化を計算している。この例では、式（１）、（２）のγを０．５に固定して、βを０．３〜０．７で振って計算してある。Ｖｔｈ補償のみの場合に比べ、輝度変化が初期値の５％程度を超えるまでの時間、いわゆる焼き付き寿命が大幅に改善されることがわかる。また、βとγが完全に一致していなくても、ある程度近い値をとれば十分効果が期待できることもわかる。
【００６０】
図５には、本実施形態の表示装置１０１の全体構成が示されている。表示装置１０１は、画素１がマトリクス状に配置された画素アレイ２、ｓｃａｎライン６を選択駆動する選択ドライバ４、データライン７を駆動するデータドライバ５、データドライバ５の出力であるデータ信号電圧を画素１に供給するデータライン７から構成されている。なお、この図においては、リセットラインｒｅｓｅｔ、セットラインｓｅｔ、負電源ｖｓｓは、省略してある。また、画素１は、通常Ｒ（赤）、Ｇ（緑）、Ｂ（青）のいずれかの色を発するが、ここにＷ（白）を発する画素１をさらに導入してこれをフルカラー単位画素としてもよい。なお、この例では、各列にＲＧＢＷのいずれか１つの色の画素１が配列されるストライプタイプを採用したが、デルタタイプ（三角型の画素配列）もしくはクアッドタイプ（田の字型の画素配列）でもかまわない。
【００６１】
図５に示されるデータドライバ５は、入力回路５−１、フレームメモリ５−２、出力回路５−３、タイミング制御回路５−４から構成され、メモリ内蔵型データドライバとして動作する。外部より入力されるドット単位のデータはタイミング制御回路５−４に入力され、入力データに応じた制御信号が生成されて、入力回路５−１、フレームメモリ５−２、出力回路５−３に供給される。
【００６２】
タイミング制御回路５−４から出力されるドット単位のデータは、入力回路５−１でライン単位のデータに変換され、フレームメモリ５−２にライン単位で格納される。フレームメモリ５−２に格納されたデータはライン単位で読み出されて出力回路５−３へ転送され、ここからデータライン７へ出力される。
【００６３】
選択ドライバ４は、データが出力されるラインのｓｃａｎライン６を、データライン７にデータが出力されるタイミングで選択する。これにより、該当するラインの画素１にデータドライバ５からのデータが適切に書き込まれる。データが書き込まれると、選択ドライバ４は該当ラインの選択を解除し、次に選択されるべきラインを選択、解除する動作を繰り返す。また、選択ドライバ４は上述のように、その他ラインについての電圧も制御する。
【００６４】
選択ドライバ４は、低温ポリシリコンＴＦＴなどで構成し画素１と同じ基板上に形成されてもよいが、ドライバＩＣとして提供されてもよいし、データドライバ５の内部に組み込まれていてもよい。
【００６５】
また、上述の例では、トランジスタＴ５によって第１容量Ｃ１に駆動トランジスタＴ１の閾値に対応する電圧を供給して駆動トランジスタＴ１の閾値電圧を過補償することで、有機ＥＬ素子ＯＬＥＤの劣化分を補償したが、この他の方法によってもよい。
【００６６】
例えば、データラインＤａｔａからデータ信号を電流信号として各画素に供給し、駆動トランジスタの閾値電圧をデータラインＤａｔａを介し、電圧の形で検出する。そして、検出した閾値に応じて、データ信号を補正して、各画素に供給してデータを補償することが可能である。
【００６７】
特に、プリチャージ期間に補正前のデータ信号を出力し、プリチャージに続くデータチャージ期間に補正データ信号を出力するとよい。
【００６８】
また、データ信号に該検出結果の変化量に適当な重み付けをした補正項を正帰還により該データ信号に加算することが好適である。
【符号の説明】
【００６９】
Ｔ１〜Ｔ６  トランジスタ、Ｃ１，Ｃ２  容量、ＯＬＥＤ  有機ＥＬ素子。
【図１】
2010160407.tif 000003
【図２】
2010160407.tif 000004
【図３】
2010160407.tif 000005
【図４】
2010160407.tif 000006
【図５】
2010160407.tif 000007
【手続補正書】
【提出日】平成21年3月17日(2009.3.17)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００４９
【補正方法】変更
【補正の内容】
【００４９】
まず、ステップ（ａ）で、セットラインｓｅｔがＨｉｇｈの状態で、正電源ｖｄｄをＬｏｗにした後、リセットラインｒｅｓｅｔをＨｉｇｈにする。これによって、駆動トランジスタＴ１のゲートとドレインはトランジスタＴ５により短絡され、かつドレインがＬｏｗとなり、駆動トランジスタＴ１のゲート電圧、ドレイン電圧がリセットされる。次いで、正電源ｖｄｄを中間レベルＭｉｄに設定する。これによって、駆動トランジスタＴ１のゲート電圧Ｖａは、ソースよりＶｔｈだけ高い電圧になり、第1容量Ｃ１にＶｔｈが充電される。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００５２
【補正方法】変更
【補正の内容】
【００５２】
さらに、ステップ（ｃ）で、選択ラインｓｃａｎをＬｏｗにして、選択トランジスタＴ２をオフする。第２容量Ｃ２には、正電源ｖｄｄの中間電圧Ｍｉｄと、データ信号電圧−Ｖdataの差分が充電されている。選択トランジスタＴ２がオフすると、ノードｂとノードｃの電圧がマージされる。これにより、ノードｂに式３の第１項（−Ｖdata＊（１＋ｘ＊ＤＶth））に相当する電圧が誘起される。
この段階で、ノードｂの電位が−Ｖdata＊（１＋ξ＊ΔＶth）、ノードａの電位がＶthとなっているので、第１容量Ｃ１に蓄えられる電圧はＶdata＊（１＋ξ＊ΔＶth）＋Ｖthとなる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００５３
【補正方法】変更
【補正の内容】
【００５３】
ステップ（ｄ）において、リセットラインｒｅｓｅｔをＬｏｗ、セットラインｓｅｔをＨｉｇｈとするとともに、正電源ｖｄｄをＨｉｇｈとし、ノードｂを負電源ラインｖｓｓに接続することによって、ノードｂが駆動トランジスタＴ１のソースと同電位となり、駆動トランジスタＴ１のゲート・ソース間に式（３）の電圧Ｖdata＊（１＋ξ＊ΔＶth）＋Ｖthが印加され、式（４）で表される電流で有機ＥＬ素子ＯＬＥＤが駆動される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００５６
【補正方法】変更
【補正の内容】
【００５６】
上述の例では、正電源ｖｄｄの電圧を変更したが、負電源ｖｓｓの電圧を変更してもよい。