(57)【要約】【課題】貫通電流の問題もなく、ボンディングオプションパッドのチップ上の配置の自由度を高めたボンディングオプション回路、半導体集積回路装置を提供する【解決手段】ボンディングオプション回路１５は、第１の電源電位を供給するためのリードフレーム上の第１のリードに接続され得る第１のボンディングオプションパッドと、第２の電源電位を供給するための前記リードフレーム上の第２のリードに接続され得る第２のボンディングオプションパッド５１と、前記第１のボンディングオプションパッドに接続される第１の双方向ＩＯバッファー６０と、前記第２のボンディングオプションパッドに接続される第２の双方向ＩＯバッファー６１と、前記第１および第２の双方向ＩＯバッファー６０、６１と接続される制御部２０とを含む。【選択図】図１
2010186908.tif 000002
【特許請求の範囲】
【請求項１】
ボンディングオプション回路であって、
第１の電源電位を供給するためのリードフレーム上の第１のリードに接続され得る第１のボンディングオプションパッドと、
第２の電源電位を供給するための前記リードフレーム上の第２のリードに接続され得る第２のボンディングオプションパッドと、
前記第１のボンディングオプションパッドに接続される第１の双方向ＩＯバッファーと、
前記第２のボンディングオプションパッドに接続される第２の双方向ＩＯバッファーと、
前記第１の双方向ＩＯバッファーおよび前記第２の双方向ＩＯバッファーと接続される制御部とを含み、
前記第１のボンディングオプションパッドは、
前記第２のボンディングオプションパッドが前記第２のリードに接続されておらずオープン状態の場合に、前記第１のリードに接続され、
前記第２のボンディングオプションパッドは、
前記第１のボンディングオプションパッドが前記第１のリードに接続されておらずオープン状態の場合に、前記第２のリードに接続され、
前記制御部は、
前記第１のボンディングオプションパッド又は前記第２のボンディングオプションパッドの接続に応じて、又は前記第１のリード又は前記第２のリードに供給された電源電位に応じて、機能選択信号と、前記第１の双方向ＩＯバッファーおよび前記第２の双方向ＩＯバッファーへの入力信号とを出力することを特徴とするボンディングオプション回路。
【請求項２】
請求項１において、
前記制御部は、
前記第１の双方向ＩＯバッファーから入力された信号に基づいて前記第２の双方向ＩＯバッファーへの入力信号を出力し、
前記第２の双方向ＩＯバッファーから入力された信号に基づいて前記第１の双方向ＩＯバッファーへの入力信号を出力し、
前記ボンディングオプション回路は、
前記第１の双方向ＩＯバッファーから前記制御部へ入力された信号、前記制御部から前記第１の双方向ＩＯバッファーへの入力信号、前記第２の双方向ＩＯバッファーから前記制御部へ入力された信号、前記制御部から前記第２の双方向ＩＯバッファーへの入力信号、前記制御部、前記第１の双方向ＩＯバッファー、前記第２の双方向ＩＯバッファーからなる定常状態を保持する閉回路をつくり、
前記機能選択信号は前記閉回路に含まれる一の定常値であることを特徴とするボンディングオプション回路。
【請求項３】
請求項１又は２において、
前記第１の電源電位が、接地電位又は接地電位でない一の電源電位のいずれかであり、
前記第２の電源電位が、前記第１の電源電位と異なる他方の電位であることを特徴とするボンディングオプション回路。
【請求項４】
請求項１又は２において、
前記第１および第２の電源電位が、ともに前記接地電位であるボンディングオプション回路。
【請求項５】
請求項１又は２において、
前記第１および第２の電源電位が、ともに前記接地電位でない一の電源電位であるボンディングオプション回路。
【請求項６】
請求項１乃至５のいずれかに記載のボンディングオプション回路を含む半導体集積回路装置。
【請求項７】
請求項６において、
前記第１のリードが多重ボンディング手法により前記第１のボンディングオプションパッドを含む複数のパッドに接続されている、又は、前記第２のリードが多重ボンディング手法により前記第２のボンディングオプションパッドを含む複数のパッドに接続されていることを特徴とする半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ボンディングオプション回路、半導体集積回路装置等に関する。
【背景技術】
【０００２】
従来、複数の機能を有する半導体集積回路装置において、機能を選択するためにボンディングオプション回路が用いられている。
【０００３】
例えば、ボンディングオプションパッドを、リードフレーム上の接地電位用リードと一の電源電位用リードのうち任意の一方に接続できるようにレイアウトすることで、同一のチップ（半導体集積回路装置）の複数の機能をワイヤーボンディングにより選択することが可能である。しかし、接地電位用リードと一の電源電位用リードの両方にワイヤーボンディング接続できるようにボンディングオプションパッドを配置することを要し、当該パッドの配置の自由度が低かった。また、例えば小型パッケージの使用により１対の電源リードしかない場合や内蔵するマクロの要求により電源リードの位置が定められる場合などには、任意の一方にワイヤーボンディング接続できるように当該パッドを配置することは困難である。
【０００４】
これに対し、ボンディングオプションパッドを予めプルアップ抵抗またはプルダウン抵抗を介して一の電源電位と接続しておき（機能選択信号のデフォルト値を定めておき）、デフォルトとは異なる機能を選択する場合のみボンディングオプションパッドをワイヤーボンディングする手法も知られている（特許文献１の図３参照）。この場合、一方の電位をとるリードの近傍にボンディングオプションパッドを配置するだけで機能の選択が可能であるため、レイアウトの制約は少ない。しかし、接続時に前記プルアップ抵抗またはプルダウン抵抗を介して貫通電流が流れてしまうという問題が生じる。
【０００５】
ここで、特許文献１の発明に係るボンディングオプション回路によれば、上記のような貫通電流が流れてしまうことを防ぐことはできるが、やはりリードフレーム上の接地電位用リードと一の電源電位用リードのうち任意の一方に接続できるようにレイアウトする必要があるため、上記２つの問題を同時に解決することができない。
【特許文献１】特開平５−６２４６５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、上記課題に鑑みてなされたものである。本発明のいくつかの態様によれば、貫通電流の問題もなく、ボンディングオプションパッドのチップ上の配置の自由度を高めたボンディングオプション回路、半導体集積回路装置を提供することができる。
【課題を解決するための手段】
【０００７】
（１）本発明は、
ボンディングオプション回路であって、第１の電源電位を供給するためのリードフレーム上の第１のリードに接続され得る第１のボンディングオプションパッドと、第２の電源電位を供給するための前記リードフレーム上の第２のリードに接続され得る第２のボンディングオプションパッドと、前記第１のボンディングオプションパッドに接続される第１の双方向ＩＯバッファーと、前記第２のボンディングオプションパッドに接続される第２の双方向ＩＯバッファーと、前記第１の双方向ＩＯバッファーおよび前記第２の双方向ＩＯバッファーと接続される制御部とを含み、前記第１のボンディングオプションパッドは、前記第２のボンディングオプションパッドが前記第２のリードに接続されておらずオープン状態の場合に、前記第１のリードに接続され、前記第２のボンディングオプションパッドは、前記第１のボンディングオプションパッドが前記第１のリードに接続されておらずオープン状態の場合に、前記第２のリードに接続され、前記制御部は、前記第１のボンディングオプションパッド又は前記第２のボンディングオプションパッドの接続に応じて、又は前記第１のリード又は前記第２のリードに供給された電源電位に応じて、機能選択信号と、前記第１の双方向ＩＯバッファーおよび前記第２の双方向ＩＯバッファーへの入力信号とを出力することを特徴とする。
【０００８】
本発明によれば、貫通電流が流れることもなく、ボンディングオプションパッドのチップ上の配置の自由度を高めることができる。
【０００９】
（２）このボンディングオプション回路の制御部は、
前記第１の双方向ＩＯバッファーから入力された信号に基づいて前記第２の双方向ＩＯバッファーへの入力信号を出力し、前記第２の双方向ＩＯバッファーから入力された信号に基づいて前記第１の双方向ＩＯバッファーへの入力信号を出力し、前記ボンディングオプション回路は、前記第１の双方向ＩＯバッファーから前記制御部へ入力された信号、前記制御部から前記第１の双方向ＩＯバッファーへの入力信号、前記第２の双方向ＩＯバッファーから前記制御部へ入力された信号、前記制御部から前記第２の双方向ＩＯバッファーへの入力信号、前記制御部、前記第１の双方向ＩＯバッファー、前記第２の双方向ＩＯバッファーからなる定常状態を保持する閉回路をつくり、前記機能選択信号は前記閉回路に含まれる一の定常値であってもよい。
【００１０】
（３）このボンディングオプション回路は、
前記第１の電源電位が、接地電位又は接地電位でない一の電源電位のいずれかであり、前記第２の電源電位が、前記第１の電源電位と異なる他方の電位であってもよい。
【００１１】
（４）このボンディングオプション回路は、
前記第１および第２の電源電位が、ともに前記接地電位であってもよい。
【００１２】
（５）このボンディングオプション回路は、
前記第１および第２の電源電位が、ともに前記接地電位でない一の電源電位であってもよい。
【００１３】
（６）本発明は、
上記いずれかに記載のボンディングオプション回路を含む半導体集積回路装置でもよい。
【００１４】
（７）この半導体集積回路装置は、
前記第１のリードが多重ボンディング手法により前記第１のボンディングオプションパッドを含む複数のパッドに接続されていてもよい。また、そうでないときは、前記第２のリードが多重ボンディング手法により前記第２のボンディングオプションパッドを含む複数のパッドに接続されていてもよい。
【図面の簡単な説明】
【００１５】
【図１】本実施形態に係るボンディングオプション回路を示すブロック図である。
【図２】本実施形態に係るボンディングオプション回路を含む半導体集積回路装置を示すブロック図である。
【図３】本実施形態に係るボンディングオプション回路を含む半導体集積回路装置を示すブロック図である。
【図４】本実施形態に係るボンディングオプション回路を含む半導体集積回路装置を示すブロック図である。
【図５】本実施形態に係るボンディングオプション回路を含む半導体集積回路装置を示すブロック図である。
【図６】本実施形態に係るボンディングオプション回路の構成を示すブロック図である。
【図７】本実施形態に係るボンディングオプション回路の構成を示すブロック図である。
【図８】比較例のボンディングオプション回路を含む半導体集積回路装置を示すブロック図である。
【図９】比較例のボンディングオプション回路の構成を示すブロック図である。
【発明を実施するための最良の形態】
【００１６】
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。また、本発明に係るボンディングオプション回路は、以下の実施の形態及び変形例を自由に組み合わせたものを含むものとする。
【００１７】
１．ボンディングオプション回路（半導体集積回路装置）
図１は、本実施形態のボンディングオプション回路の構成図である。ボンディングオプション回路１５は、半導体集積回路装置に含まれる構成でもよい。
【００１８】
ボンディングオプション回路１５は、リードフレーム上にある第１の電源電位を供給するための第１のリードに接続され得る第１のボンディングオプションパッド５０と、リードフレーム上にある第２の電源電位を供給するための第２のリードに接続され得る第２のボンディングオプションパッド５１と、第１のボンディングオプションパッドに接続される第１の双方向ＩＯバッファー（ＩＯＢ）６０と、第２のボンディングオプションパッドに接続される第２の双方向ＩＯバッファー（ＩＯＢ）６１と、第１および第２の双方向ＩＯバッファー６０、６１と接続される制御部２０とを含む。
【００１９】
第１又は第２のボンディングオプションパッド５０、５１は、いずれか一のボンディングオプションパッドのみが第１又は第２リードに接続され、制御部２０は、第１又は第２のボンディングオプションパッド５０、５１に接続された第１又は第２のリードに供給された電源電位に応じて、機能選択信号３０を出力する。また、第１および第２の双方向ＩＯバッファー６０、６１への入力信号を出力する。
【００２０】
上記第１又は第２の電源電位は例えば接地電位ＶＳＳや接地電位でない一の電源電位ＶＤＤのいずれかを指してもよい。ここでＶＳＳおよびＶＤＤは説明の都合により用いる記号であり、これらの表現に限らず、他の記号で置き換えてもよい。また、制御部２０においては第１又は第２の電源電位と異なる内部電位を用いていてもよい。例えば双方向ＩＯバッファー６０、６１において、第１又は第２の電源電位を制御部２０が用いる内部電位へと変換してもよい。ただし、電源電位と異なる内部電位の有無は本実施形態の本質ではないため、以下制御部２０やその他の内部信号についても、第１又は第２の電源電位、ＶＤＤ、ＶＳＳを用いて説明する。なお、制御部２０やその他の内部に関する記述では回路の論理レベル‘０’および‘１’が適宜用いられるが、（ＶＳＳ，ＶＤＤ）をそれぞれ（‘０’，‘１’）に対応させても、逆の組み合わせに対応させてもよい。以下においてはＶＳＳが論理レベル‘０’に対応しているとして説明する。
【００２１】
第１のボンディングオプションパッド５０はリードフレーム上にある第１のリード（第１の電源電位を供給）に接続され得る。また、第２のボンディングオプションパッド５１はリードフレーム上にある第２のリード（第２の電源電位を供給）に接続され得る。そして、第１又は第２のボンディングオプションパッド５０、５１は、いずれか一のボンディングオプションパッドのみが第１又は第２リードに接続される。例えば第１リードがＶＳＳを供給し、第２リードがＶＤＤを供給するとした場合において、第１のボンディングオプションパッド５０がＶＳＳを供給するリード（以下「ＶＳＳリード」）にワイヤーボンディング等で電気的に接続されると、第２のボンディングオプションパッド５１は無接続の状態（オープン）となる。逆に第２のボンディングオプションパッド５１がＶＤＤを供給するリード（以下「ＶＤＤリード」）に接続されると、第１のボンディングオプションパッド５０はオープンとなる。
【００２２】
図１の双方向ＩＯバッファー６０、６１は双方向端子に対応した回路構成を有する。例えば、第１又は第２のボンディングオプションパッド５０、５１との接続信号（図７の６０２、６１２参照）、第１又は第２のボンディングオプションパッド５０、５１からの信号を制御部２０に伝える入力用信号（図７の６０４、６１４参照）、制御部２０から第１又は第２のボンディングオプションパッド５０、５１へ信号を伝える出力用信号（図７の６０５、６１５参照）、そして前記出力用信号の出力イネーブル信号（図７の６０３、６１３参照）といった入出力信号を有していてもよい。
【００２３】
前記出力イネーブル信号は制御部２０が第１又は第２のボンディングオプションパッド５０、５１の接続状況に応じて制御してもよい。例えば、接続されているボンディングオプションパッドに対応した双方向ＩＯバッファーは入力端子として扱い、オープンとなっているボンディングオプションパッドに対応した双方向ＩＯバッファーは出力端子として扱ってもよい。また、後述するように固定値を与えてもよい。
【００２４】
また、双方向ＩＯバッファー６０、６１はチップ１０が電源電位と異なる内部電位を使う場合にはレベルシフターを含んでいてもよい。
【００２５】
制御部２０は、第１および第２の双方向ＩＯバッファー６０、６１と接続され、第１又は第２のボンディングオプションパッド５０、５１に接続された第１又は第２のリードに供給された電源電位に応じて機能選択信号３０を出力する。また、第１および第２の双方向ＩＯバッファー６０、６１への入力信号を出力する。
【００２６】
制御部２０は、少なくとも第１および第２の双方向ＩＯバッファー６０、６１からの入力信号（図７の６０４、６１４参照）を受け取るが、その他に入力信号があってもよい。
【００２７】
制御部２０の機能の一つは、これらの入力信号に基づいて、第１又は第２のボンディングオプションパッド５０、５１に接続された第１又は第２のリードに供給された電源電位に応じた機能選択信号３０を出力することである。ここで、機能選択信号３０は論理レベル‘０’または‘１’を出力する。
【００２８】
また、制御部２０の別の機能は、第１および第２の双方向ＩＯバッファー６０、６１への入力信号を供給することである。前記第１および第２の双方向ＩＯバッファー６０、６１への入力信号は、例えば前記出力用信号（図７の６０５、６１５参照）、前記出力イネーブル信号（図７の６０３、６１３参照）であってもよい。これらの出力信号により、第１および第２の双方向ＩＯバッファー６０、６１を制御し、ボンディングオプション回路１０における信号の衝突や不定値入力の発生を回避してもよい。具体的には、ＶＳＳリードに接続されたボンディングオプションパッドに接続された双方向ＩＯバッファーがＶＤＤを出力すること、オープンとなっているボンディングオプションパッドに接続された双方向ＩＯバッファーが入力の属性をもち不定値が入力されること等がないように第１および第２の双方向ＩＯバッファー６０、６１を制御することを指す。
【００２９】
ここで、比較例との差について述べる。図８に示すように、比較例のボンディングオプションパッド１０５０はＶＳＳリード１０７０とＶＤＤリード１０７１の近傍に配置されて一方と接続することで機能を選択していた。そのため、ボンディングオプションパッドのレイアウト配置とリードフレーム上のＶＳＳリード及びＶＤＤリードの位置関係に制約を受けるという問題があった。
【００３０】
一方、図２は本実施形態の第１又は第２のボンディングオプションパッド５０、５１とＶＳＳリード７０とＶＤＤリード７１の位置関係の一例を示すものである。例えばマクロ１１０を用いる都合上、ＶＳＳリード７０とＶＤＤリード７１がチップ１０の相対する辺に配置され、他に電源電位を供給するリードも存在しない場合、図８に示された手法ではボンディングオプション機能を実現することはできない。しかし、図２の点線で示すように、本実施形態においては、第１のボンディングオプションパッド５０はＶＳＳリード７０にボンディング接続可能な位置に配置されればよく、第２のボンディングオプションパッド５１はＶＤＤリード７１に接続可能であればよい。
【００３１】
また、制御部２０は、機能部４０同様に通常の論理回路（例えばスタンダードセルを用いた設計手法）により設計してよいので、チップ上の位置に特段の制約はない。そして、第１及び第２の双方向ＩＯバッファー６０、６１と制御部２０の間の配線にも特段の制約はないので、本実施形態においては、ボンディングオプションパッドのチップ上の配置の自由度を高めることができる。
【００３２】
ところで、図９に示す比較例においても、図８におけるボンディングオプションパッドの配置上の制約はない。図９の比較例では、予めプルアップ抵抗２６０１もしくはプルダウン抵抗２６１１により機能選択信号２０３０Ａ、２０３０Ｂのデフォルト値を定め、デフォルト値で選択される機能以外を選択する場合にのみワイヤーボンディングでボンディングオプションパッドを接続する（図９点線参照）。しかし、接続時にはプルアップ抵抗２６０１もしくはプルダウン抵抗２６１１を経由して貫通電流が流れるという問題が生じる。例えば、図９のＶＳＳリード２０７０とボンディングオプションパッド２０５０をワイヤーボンディングした場合には、ＶＤＤ−プルアップ抵抗２６０１−内部配線２６０２−ボンディングオプションパッド２０５０−ＶＳＳリード２０７０の経路ができ貫通電流が流れる。しかし、本実施形態においては後に示すように、このようなプルアップ抵抗・プルダウン抵抗を必要としないため貫通電流が流れるという問題も生じない。
【００３３】
このように、本実施形態は貫通電流が流れることもなく、ボンディングオプションパッドのチップ上の配置の自由度を高めることができるという、比較例と比べて有利な効果を奏する。
【００３４】
次に、本実施形態の適用例を図２〜５に示す。なお、これらは例であり使用状況や構成を限定するものではない。なお、図１と同じ構成要素については同じ番号を付しており説明は省略する。
【００３５】
図２は、リードフレーム１００とチップ１０を含む。リードフレーム１００にはチップ１０のボンディングパッドと接続されるＶＳＳリード７０、ＶＤＤリード７１、その他のリード１２０Ａ〜Ｆを含む。チップ１０は前記ボンディングオプション回路（図１の１５）の構成要素２０、５０、５１、６０、６１を含む。また、チップ１０は機能部４０、マクロ１１０、ボンディングパッド８０Ａ〜Ｄ、ＩＯバッファー９０Ａ〜Ｄを含む。チップ１０において、制御部２０から出力された機能選択信号３０は機能部４０に入力されてチップ１０の機能の選択に用いられる。ここで、機能選択信号３０は、マクロ１１０に入力されてもよいし、マクロ１１０は機能部４０に含まれていてもよい。ここで、機能部４０は前記ボンディングオプション回路に係る機能以外の機能を含む。また、マクロ１１０はチップ１０の一部である。機能部４０との違いは、マクロ１１０はレイアウトが既に固定化されているので電源リードの位置に制約を与えるという点である。つまり、図２〜５におけるマクロ１１０は電源リードの位置を決定する一要素として存在意義をもち、説明の都合上用いられるものであり、チップ１０においては必須要素というわけではない。
【００３６】
図２において、リードフレーム１００上のリード１２０Ａ〜Ｆとチップ１０上のマクロ１１０およびボンディングパッド８０Ａ〜Ｄを結ぶ曲線は、ワイヤーボンディングによる接続を意味する。また、ＶＳＳリード７０、ＶＤＤリード７１とボンディングオプションパッド５０、５１をそれぞれ結ぶ点線は、排他的に使用されるワイヤーボンディングによる接続を意味する。すなわち、一方が接続されている場合には、他方はオープンとなることを意味する。
【００３７】
図２では、マクロ１１０がチップ左方にＶＳＳリードを要求し、チップ右方にＶＤＤリードを要求している。また、その他に電源リードは存在しない。このような状況でも、本実施形態に係るボンディングオプション回路は、例えば第１のボンディングオプションパッド５０をＶＳＳリード７０の近傍に配置し、第２のボンディングオプションパッド５１をＶＳＳリード７１の近傍に配置することにより対応することができる。そして、必要な機能選択信号の論理レベルを出力するように図２の点線で示された接続のいずれか（ＶＳＳリード７０−ボンディングオプションパッド５０、または、ＶＤＤリード７１−ボンディングオプションパッド５１）を選択すればよい。また、図２〜５のいずれの場合も、ＶＳＳリード７０やＶＤＤリード７１は他のパッドと共有され得るが、これらは電源リードであるため供給される信号すなわち（電位）の劣化等を特に考慮する必要なく多重ボンディング（例えば、ダブルボンディング）の手法を用いて接続を行ってもよい。
【００３８】
図３は、図２と同様にマクロ１１０がチップ１０の左方と右方にそれぞれ電源リードを要求している。しかし、電源電位はマクロ１１０でのみ用いるＶＤＤ２であり、チップ右方にはＶＤＤ２リード７５が配置されている。そして、ＶＤＤリード７１は、例えば機能部４０の都合により、または図３に記されていない別のマクロの要求により、第１又は第２のボンディングオプションパッド５０、５１からワイヤーボンディング接続が不可能な位置に存在するものとする。ただし、別のＶＳＳリード７２は第２のボンディングオプションパッド５１と接続可能である。なお、図３〜５については、図２と同じ構成要素については同じ番号を付しており、説明は省略する。
【００３９】
本実施形態に係るボンディングオプション回路は、制御部２０を通常の論理回路として設計できるので、このような状況でも柔軟に対応が可能である。後述する制御部２０の構成によれば、ＶＳＳリード７０、７２が接続可能な場合でも、第１又は第２のボンディングオプションパッド５０、５１のうち一方がワイヤーボンディング接続されたときには論理レベル‘１’を、他方がワイヤーボンディング接続されたときには論理レベル‘０’を機能選択信号３０から出力することができる。
【００４０】
ここで、本実施形態に係るボンディングオプション回路は、第１又は第２のボンディングオプションパッド５０、５１として特殊性を要しない通常のボンディングパッドを用いることができ、また後述するように第１および第２の双方向ＩＯバッファー６０、６１も特殊性を要しない通常のＩＯバッファーでよい。本実施形態に係るボンディングオプション回路は、構成要素の間に特定の配置関係を要求するものでもなく、また構成要素間の接続も通常の配線による。そのためボンディングオプションパッドの位置は自由であり、図３の場合と同じ制御部２０を用いて、図４に示すようなＶＳＳリード７０のみが存在する場合でも対応が可能である。図４の例においては、第１又は第２のボンディングオプションパッド５０、５１のうち一方のみがＶＳＳリード７０にワイヤーボンディング接続され、どちらが接続されるかによって論理レベルが異なる機能選択信号３０が出力される。
【００４１】
また、図４の例においてはＶＳＳリード７０が接続可能な場合を示しているが、リードに供給される電源電位が接地電位（ＶＳＳ）であるか接地電位でない一の電源電位（ＶＤＤ）であるか、という違いは制御部２０の回路構成には影響を与えない。ただ、対応する論理レベルが異なるので、機能選択信号３０として出力される論理レベルが逆になるだけである。よって、図３又は図４の場合と同じ制御部２０を用いて、図５に示すようにＶＤＤリード７１のみがボンディングオプションパッドとワイヤーボンディングによる接続が可能な場合でも対応が可能である。
【００４２】
このように、本実施形態に係るボンディングオプション回路は様々な場合に対応できる。しかも、ボンディングオプションパッドの位置は一方の電源リードと接続可能でありさえすればよい。また、構成要素に特別なものを必要としないため、通常の回路と同様の扱いで半導体デザインルールチェックを適用することができる。
【００４３】
２．制御部の構成
図６は、本実施形態のボンディングオプション回路の構成図である。図１〜５と共通する構成要素には同じ番号を付してあり説明は省略する。
【００４４】
ボンディングオプション回路１０の制御部２０は、第１の双方向ＩＯバッファー６０から入力された信号に基づいて第２の双方向ＩＯバッファー６１への入力信号を出力し、第２の双方向ＩＯバッファー６１から入力された信号に基づいて第１の双方向ＩＯバッファー６０への入力信号を出力してもよい。
【００４５】
本実施形態では、制御部２０は第１および第２の双方向ＩＯバッファー６０、６１から入力された配線６０４、６０５に対する信号以外の入力信号を必要としない。また、第１および第２の双方向ＩＯバッファー６０、６１の出力イネーブル信号（配線６０３、６１３）は制御部２０から常にイネーブルになるように固定値が供給されている。本実施形態では、制御部２０と第１および第２の双方向ＩＯバッファー６０、６１により、配線６０４−配線６１２−配線６０５−配線６０２−配線６０４、というループ（閉回路）が作られている。このとき、閉回路は定常状態を保持しており、当該保持された定常値を機能選択信号として出力している。なお、図６においては配線６０５の信号を機能選択信号３０としているが、配線６０４を用いてもよい。
【００４６】
図６に示される実施形態のボンディングオプション回路が使用されるのは、例えば図２に示されるように、ＶＳＳリード７０又はＶＤＤリード７１がワイヤーボンディングによって接続され得る場合である。
【００４７】
ここで、ＶＳＳリード７０が第１のボンディングオプションパッド５０と接続され、第２のボンディングオプションパッド５１がオープンの場合について説明する。配線６０２はＶＳＳリード７０との接続により電位はＶＳＳとなる。第１の双方向ＩＯバッファー６０の入力バッファーを経由して、配線６０４の信号は論理レベル‘０’を示し、第２の双方向ＩＯバッファー６１の出力バッファーを経由して配線６１２の電位はＶＳＳとなる。そして、第２の双方向ＩＯバッファー６１の入力バッファーを経由して配線６０５の信号は論理レベル‘０’を示すので、機能選択信号３０として‘０’が制御部２０の外部に出力される。そして、第１の双方向ＩＯバッファー６０の出力バッファーを経由して出力される信号の電位は論理レベル‘０’に対応するＶＳＳであるから、配線６０２において信号の衝突は生じない。すなわち制御部は、第１の双方向ＩＯバッファー６０の出力値（＝制御部への入力信号）に基づいて第２の双方向ＩＯバッファー６１への入力信号を出力して、第２の双方向ＩＯバッファー６１からの出力値を固定して安定させ、当該第２の双方向ＩＯバッファー６１からの出力値（＝制御部への入力信号）に基づいて第１の双方向ＩＯバッファー６０への入力信号を出力して、第１の双方向ＩＯバッファー６０からの出力値を固定して安定させている。
【００４８】
逆に、ＶＤＤリード７１が第２のボンディングオプションパッド５１と接続され、第１のボンディングオプションパッド５０がオープンの場合は、機能選択信号３０として‘１’が制御部２０の外部に出力される。
【００４９】
ここで、配線６０４−配線６１２−配線６０５−配線６０２−配線６０４の接続によるループは信号の衝突もなく、ワイヤーボンディング接続によって貫通電流が流れることもない。そして、第１又は第２のボンディングオプションパッド５０、５１のどちらを接続するかに対応して機能選択信号３０は異なる論理レベルを出力することができる。
【００５０】
図７は、本実施形態のボンディングオプション回路の他の構成図である。図１〜５と共通する構成要素には同じ番号を付してあり説明は省略する。
【００５１】
図６に示された場合とは異なり、第１又は第２のボンディングオプションパッド５０、５１に接続可能であるのが同じ電位のＶＳＳリード７０、７２である場合を示している。図７に示される実施形態のボンディングオプション回路が使用されるのは、例えば図３または図４に示される状況である。ここで、図４のように唯一のＶＳＳリード７０しか存在しない場合に対応するには、図７におけるＶＳＳリード７２をＶＳＳリード７０で置き換えるだけでよい。本実施形態では、第１および第２の双方向ＩＯバッファー６０、６１の出力イネーブル信号（配線６０３、６１３）は制御部２０から常にイネーブルになるように固定値が供給されている。そして、制御部２０と第１および第２の双方向ＩＯバッファー６０、６１により、配線６０４−配線６１５−配線６１２−配線６１４−配線６０５−配線６０２−配線６０４、というループが作られている。配線６０４と配線６１５の間、および配線６１４と配線６０５の間にはインバーターが挿入されており信号の論理レベルの反転が起こる。なお、図７においては配線６１４の信号を機能選択信号３０としているが、配線６０４、６１５、６０５のいずれかを用いてもよい。
【００５２】
ここで、ＶＳＳリード７０が第１のボンディングオプションパッド５０と接続され、第２のボンディングオプションパッド５１がオープンの場合について説明する。配線６０２はＶＳＳリード７０との接続により電位はＶＳＳとなる。第１の双方向ＩＯバッファー６０の入力バッファーを経由して、配線６０４の信号は論理レベル‘０’を示す。そして、インバーターにより配線６１５の信号は論理レベル‘１’を示し、第２の双方向ＩＯバッファー６１の出力バッファーを経由して配線６１２の電位はＶＤＤとなる。ここで、第２のボンディングオプションパッド５１はオープンにされているので信号の衝突の問題は生じない。そして、第２の双方向ＩＯバッファー６１の入力バッファーを経由して配線６１４の信号は論理レベル‘１’を示すので、機能選択信号３０として‘１’が制御部２０の外部に出力される。そして、インバーターを経由して配線６０５の信号は論理レベル‘０’を示す。よって、第１の双方向ＩＯバッファー６０の出力バッファーを経由して出力される信号の電位は論理レベル‘０’に対応するＶＳＳであるから、配線６０２において信号の衝突は生じない。
【００５３】
逆に、ＶＳＳリード７２（もしくは、ＶＳＳリード７０）が第２のボンディングオプションパッド５１と接続され、第１のボンディングオプションパッド５０がオープンの場合は、機能選択信号３０として‘０’が制御部２０の外部に出力される。
【００５４】
このように、本実施形態の形態によれば、ＶＳＳリードのみが第１又は第２のボンディングオプションパッド５０、５１に接続可能な場合でも、どちらのパッドが接続されているかに対応して機能選択信号３０は異なる論理レベルを出力することができる。
【００５５】
また、図７の実施形態において、リードフレーム１００上のＶＳＳリード７０及びＶＳＳリード７２がＶＤＤリードであってもよい。この場合、例えば機能選択信号３０として配線６０５の信号を用いれば、第１又は第２のボンディングオプションパッド５０、５１の接続状況に対応した機能選択信号３０の出力論理レベルは前記の場合と同様である。そして、例えば図５に示されるようなＶＤＤリード７１のみがワイヤーボンディング接続を行うことが可能な状況でも適用が可能となる。なお、図７の実施形態のままで、すなわち機能選択信号３０として配線６１４の信号を用いたままでＶＳＳリードをＶＤＤリードに置き換えてもよい。ただし、機能選択信号３０の出力値は反転することに留意が必要である。
【００５６】
本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法および結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【符号の説明】
【００５７】
１０，１０１０，２０１０…チップ（半導体集積回路装置）、１５…ボンディングオプション回路、２０…制御部、３０，１０３０，２０３０Ａ，２０３０Ｂ…機能選択信号、４０，１０４０…機能部、５０…第１のボンディングオプションパッド、５１…第２のボンディングオプションパッド、１０５０，２０５０，２０５１…比較例のボンディングオプションパッド、６０…第１の双方向ＩＯバッファー、６１…第２の双方向ＩＯバッファー、１０６０，２０６０，２０６１…比較例のＩＯバッファー、７０，７２，１０７０，２０７０…第１の電源電位を供給するリード、７１，１０７１，２０７１…第２の電源電位を供給するリード、７５…マクロ専用の電源電位を供給するリード、８０Ａ〜Ｄ，１０８０Ａ〜Ｆ…ボンディングオプションパッド以外のパッド、９０Ａ〜Ｄ，１０９０Ａ〜Ｆ…ボンディングオプションパッド以外のパッド用のＩＯバッファー、１００，１１００，２１００…リードフレーム、１１０…マクロ、１２０Ａ〜Ｆ，１１２０Ａ〜Ｆ，２１２０Ａ〜Ｆ…電源電位を供給するリード以外のリード、６０２〜６０５…第１のＩＯバッファーの入出力信号線、６１２〜６１５…第２のＩＯバッファーの入出力信号線、２６０１，２６１１…電源電位との接続抵抗、２６０２，２６０４，２６１２，２６１４…比較例のＩＯバッファーの入出力信号線
【図１】
2010186908.tif 000003
【図２】
2010186908.tif 000004
【図３】
2010186908.tif 000005
【図４】
2010186908.tif 000006
【図５】
2010186908.tif 000007
【図６】
2010186908.tif 000008
【図７】
2010186908.tif 000009
【図８】
2010186908.tif 000010
【図９】
2010186908.tif 000011