(57)【要約】【課題】  バスバッファなどの追加回路を使用することなく、多数のデバイスをバスに接続することができるようにする。【解決手段】  この情報処理装置は、バス３と、バス３における互いに異なる一部の信号線がそれぞれ接続された複数のデバイス２−０，・・・，２−（ｎ−１）と、複数のデバイス２−０，・・・，２−（ｎ−１）に接続され、複数のデバイス２−０，・・・，２−（ｎ−１）のうちのあるデバイス２−ｉによりバスに対して送受する信号を、複数のデバイス２−０，・・・，２−（ｎ−１）のうちの他のデバイス２−ｊへ転送するためのローカルバス４とを備える。【選択図】  図１
2010277154.tif 000002
【特許請求の範囲】
【請求項１】
バスと、
前記バスにおける互いに異なる一部の信号線がそれぞれ接続された複数のデバイスと、
前記複数のデバイスに接続され、前記複数のデバイスのうちのあるデバイスにより前記バスに対して送受する信号を、前記複数のデバイスのうちの他のデバイスへ転送するためのローカルバスと、
を備えることを特徴とする情報処理装置。
【請求項２】
前記バスに接続され、前記バスを介して前記複数のデバイスにアクセスする制御回路を備え、
前記複数のデバイスのそれぞれは、前記バスからの信号に基づいて、前記制御回路により自己がアクセス先として選択されているか、前記制御回路により別のデバイスがアクセス先として選択されているかを特定し、前記制御回路により自己がアクセス先として選択されている場合、前記バスにおける信号線のうち、直接接続されていない信号線に対して、前記ローカルバスおよびその他のデバイスを介して接続され、前記制御回路により前記別のデバイスがアクセス先として選択されている場合、その別のデバイスのために、前記制御回路により前記ローカルバスと前記バスとの間の信号転送を行うこと、
を特徴とする請求項１記載の情報処理装置。
【請求項３】
前記複数のデバイスの数をｎとすると、前記バスにおける信号線は、ｎ等分されて、前記複数のデバイスのそれぞれに接続され、前記ローカルバスの信号線の本数は、前記バスにおける信号線の本数に（ｎ−１）／ｎを乗じた数であることを特徴とする請求項１記載の情報処理装置。
【請求項４】
前記バスは、データバス、アドレスバスおよびコントロールバスのうちの１または複数のバスを含むことを特徴とする請求項１から請求項３のいずれか１項記載の情報処理装置。
【請求項５】
前記複数のデバイスは、前記バスおよび前記ローカルバスに接続される通信回路部分が同一であることを特徴とする請求項１から請求項４のいずれか１項記載の情報処理装置。
【請求項６】
請求項１から請求項５のいずれか１項記載の情報処理装置を備えることを特徴とする画像形成装置。
【請求項７】
前記複数のデバイスは、カラー構成色のそれぞれについての処理を行う画像処理回路であることを特徴とする請求項６記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理装置および画像形成装置に関するものである。
【背景技術】
【０００２】
図５に示すように、あるシステムでは、ＣＰＵ（Central Processing Unit）１０１と多数のデバイス１０２−０，１０２−１，・・・とを同一バス１０３に接続し、ＣＰＵ１０１がバス１０３を介してそれらのデバイス１０２−０，１０２−１，・・・を制御する。
【０００３】
このとき、デバイス１０２−０，１０２−１，・・・の数がバス１０３の最大ファンアウト数を超えると、ＣＰＵ１０１によりデバイス１０２−０，１０２−１，・・・へのアクセスに障害が発生するため、図６に示すように、バスバッファ１１１を設ける（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平５−１９７６１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、バスバッファを設けると、装置のコストが増加してしまう。
【０００６】
他方、設計および開発が簡単になるとともに、量産効果が大きくなるため、同一仕様の複数のデバイスを使用することがある。バスバッファをデバイスに内蔵させることも考えられるが、同一仕様の複数のデバイスを使用する場合、すべてのデバイスにバスバッファが設けられることになり、コストが増加してしまう。
【０００７】
本発明は、上記の問題に鑑みてなされたものであり、バスバッファなどの追加回路を使用することなく、多数のデバイスをバスに接続することができる情報処理装置および画像形成装置を得ることを目的とする。
【課題を解決するための手段】
【０００８】
上記の課題を解決するために、本発明では以下のようにした。
【０００９】
本発明に係る情報処理装置は、バスと、バスにおける互いに異なる一部の信号線がそれぞれ接続された複数のデバイスと、複数のデバイスに接続され、複数のデバイスのうちのあるデバイスによりバスに対して送受する信号を、複数のデバイスのうちの他のデバイスへ転送するためのローカルバスとを備える。
【００１０】
これにより、複数のデバイスがバスに接続されているものの、ファンアウトの観点からはデバイス数が１となるため、バスバッファなどの追加回路を使用することなく、多数のデバイスをバスに接続することができる。ひいては、装置のコストアップを抑制することができる。
【００１１】
また、本発明に係る情報処理装置は、上記の情報処理装置に加え、次のようにしてもよい。この場合、情報処理装置は、バスに接続され、バスを介して複数のデバイスにアクセスする制御回路を備える。そして、複数のデバイスのそれぞれは、バスからの信号に基づいて、制御回路により自己がアクセス先として選択されているか、制御回路により別のデバイスがアクセス先として選択されているかを特定し、制御回路により自己がアクセス先として選択されている場合、バスにおける信号線のうち、直接接続されていない信号線に対して、ローカルバスおよびその他のデバイスを介して接続され、制御回路により別のデバイスがアクセス先として選択されている場合、その別のデバイスのために、制御回路によりローカルバスとバスとの間の信号転送を行う。
【００１２】
これにより、制御回路と複数のデバイスとの間にバスバッファなどの追加回路を設ける必要がない。
【００１３】
また、本発明に係る情報処理装置は、上記の情報処理装置のいずれかに加え、次のようにしてもよい。この場合、複数のデバイスの数をｎとすると、バスにおける信号線は、ｎ等分されて、複数のデバイスのそれぞれに接続され、ローカルバスの信号線の本数は、バスにおける信号線の本数に（ｎ−１）／ｎを乗じた数である。
【００１４】
これにより、複数のデバイスに対する信号処理の負荷が均等になるため、ローカルバスを介した信号転送時間が均一になりやすい。
【００１５】
また、本発明に係る情報処理装置は、上記の情報処理装置のいずれかに加え、次のようにしてもよい。この場合、バスは、データバス、アドレスバスおよびコントロールバスのうちの１または複数のバスを含む。
【００１６】
また、本発明に係る情報処理装置は、上記の情報処理装置のいずれかに加え、次のようにしてもよい。この場合、複数のデバイスは、バスおよびローカルバスに接続される通信回路部分が同一である。これにより、デバイスの設計および開発のコストを低減することができる。
【００１７】
本発明に係る画像形成装置は、上記の情報処理装置のいずれかを備える。これにより、画像形成装置に複数のデバイスを内蔵しても、装置のコストアップを抑制することができる。
【００１８】
また、本発明に係る画像形成装置は、上記の画像形成装置に加え、次のようにしてもよい。この場合、複数のデバイスは、カラー構成色のそれぞれについての処理を行う画像処理回路である。
【発明の効果】
【００１９】
本発明によれば、バスバッファなどの追加回路を使用することなく、多数のデバイスをバスに接続することができる。
【図面の簡単な説明】
【００２０】
【図１】図１は、本発明の実施の形態に係る情報処理装置の構成を示すブロック図である。
【図２】図２は、図１におけるデバイスの構成を示すブロック図である。
【図３】図３は、図１におけるデバイスの数が４である場合の、各デバイスがＣＰＵ１により指定されたときに使用される信号線群を示す図である。
【図４】図４は、図１におけるデバイスの数が４である場合の、各デバイスが他のデバイスへバス信号を転送する際に、バスの信号線群に接続されるローカルバスの信号線群を示す図である。
【図５】図５は、従来の情報処理装置の一例を示す図である。
【図６】図６は、バスバッファを有する従来の情報処理装置の一例を示す図である。
【発明を実施するための形態】
【００２１】
以下、図に基づいて本発明の実施の形態を説明する。
【００２２】
図１は、本発明の実施の形態に係る情報処理装置の構成を示すブロック図である。
【００２３】
図１において、ＣＰＵ１は、プログラムに従って、ｎ個（ｎ＞１）のデバイス２−０〜２−（ｎ−１）を制御する制御回路である。
【００２４】
デバイス２−０〜２−（ｎ−１）は、所定の機能を有する内部装置である。この情報処理装置が、プリンタ、複合機などの画像形成装置に内蔵されている場合には、デバイス２−０〜２−（ｎ−１）として、カラー構成色のそれぞれについての処理を行う画像処理回路が使用される。例えば、カラー構成色がシアン、イエロー、マゼンタおよびブラックの４色である場合には、ｎ＝４とされ、４つのデバイス２−０〜２−３が使用される。
【００２５】
バス３は、ＣＰＵ１に接続されるとともに、デバイス２−０〜２−（ｎ−１）に接続される。バス３は、データバス、アドレスバスおよびコントロールバスのうちのいずれか１つのバスであってもよいし、それらのうちの複数を含んでいてもよい。バス３は、Ｘ本の信号線を有する。なお、コントロールバスは、ＣＳ信号、ＷＥ信号およびＯＥ信号を伝送する信号線も含む。
【００２６】
バス３のＸ本の信号線は、ｎ組の信号線群Ｇ（０），・・・，Ｇ（ｎ−１）に分けられ、信号線群Ｇ（ｉ）がデバイス２−ｉにそれぞれ接続されている（ｉ＝０，・・・，ｎ−１）。つまり、バス３における一部の信号線群Ｇ（ｉ）は１つのデバイス２−ｉにのみ接続されている。なお、信号線群Ｇ（０），・・・，Ｇ（ｎ）は、それぞれ１または複数の信号線を有する。また、信号線群Ｇ（０），・・・，Ｇ（ｎ）は、同数の信号線を有する。
【００２７】
ただし、すべての信号線群Ｇ（０），・・・，Ｇ（ｎ−１）に、ＣＰＵ１により選択されているデバイスを特定するための信号線が含められる。例えば、すべての信号線群Ｇ（０），・・・，Ｇ（ｎ−１）に、ＣＳ（Chip Select）信号のための信号線が含められる。あるいは、次のようにしてもよい。例えば、デバイス２−ｉの数が４以下である場合、ＣＰＵ１からのＣＳ信号のうち、いずれかのデバイス２−ｉを選択するときには値が１となり、そうでないときには値が０となる１ビットの信号のための１本の信号線、およびＣＰＵ１からのアドレス信号のうち上位２ビットの信号のための２本の信号線の合計３本の信号線が、すべての信号線群Ｇ（０），・・・，Ｇ（ｎ−１）に含められる。例えばデバイス２−０がＣＰＵ１により選択される場合、ＣＳ信号の値が０とされ、アドレス信号の最上位ビットＡ８の値が０とされ、アドレス信号の最上位から２番目のビットＡ７の値が０とされる。また、デバイス２−１がＣＰＵ１により選択される場合、ＣＳ信号の値が０とされ、最上位ビットＡ８の値が０とされ、ビットＡ７の値が１とされる。また、デバイス２−２がＣＰＵ１により選択される場合、ＣＳ信号の値が０とされ、最上位ビットＡ８の値が１とされ、ビットＡ７の値が０とされる。また、デバイス２−３がＣＰＵ１により選択される場合、ＣＳ信号の値が０とされ、最上位ビットＡ８の値が１とされ、ビットＡ７の値が１とされる。なお、いずれのデバイス２−ｉも選択されていないときには、ＣＳ信号の値がゼロとされる。この場合、各デバイス２−ｉにおける後述のデバイスＩＤ発生回路１２は、この３ビットの信号の値から、ＣＰＵ１により指定されているデバイスを特定する。また、デバイス２−ｉの数が５以上でありかつ８以下である場合には、ＣＳ信号の１ビットとアドレス信号の上位３ビットとの合計４ビットの信号線を、すべての信号線群Ｇ（０），・・・，Ｇ（ｎ−１）に含めるようにすればよい。デバイス２−ｉの数が９以上である場合にも、同様にして、各デバイス２−ｉが、ＣＰＵ１により指定されているデバイスを知ることができる。
【００２８】
ローカルバス４は、ＣＰＵ１には接続されておらず、デバイス２−０〜２−（ｎ−１）のみに接続されているバスである。ローカルバス４の信号線の本数は、Ｘ・（ｎ−１）／ｎとされ、ローカルバス４のすべての信号線が、デバイス２−０〜２−（ｎ−１）のそれぞれに接続されている。また、ローカルバス４の信号線は、（ｎ−１）組の信号線群Ｌ（０），・・・，Ｌ（ｎ−２）に分けられている。信号線群Ｌ（０），・・・，Ｌ（ｎ−２）は、それぞれ１または複数の信号線を有する。また、信号線群Ｌ（０），・・・，Ｌ（ｎ−２）は、同数の信号線を有する。また、信号線群Ｌ（ｉ）の信号線数は、信号線群Ｇ（ｉ）の信号線数と同一である。
【００２９】
図２は、図１におけるデバイス２−０の構成を示すブロック図である。なお、図２は、デバイス２−０におけるバス３およびローカルバス４に関する通信回路部分のみを示している。デバイス２−０には、図２に図示せぬ処理回路などが適宜設けられている。また、デバイス２−１〜２−（ｎ−１）の通信回路部分も同一の構成を有する。デバイス２−１〜２−（ｎ−１）は、すべて、同一構成の回路（チップ）でもよい。
【００３０】
デバイス２−０は、セレクタ１１、デバイスＩＤ発生回路１２、スワップ回路１３、レジスタファイル１４などを有する。
【００３１】
セレクタ１１は、ＣＰＵ１によりアクセス先として指定されたデバイスがデバイス２−０であるか否かに応じて、内部信号線２１，２２とローカルバス４との接続を切り替える回路である。
【００３２】
なお、内部信号線２１は、バス３のうちの信号線群Ｇ（０）と同数の信号線を有し、信号線群Ｇ（０）に接続されるとともに、セレクタ１１およびスワップ回路１３に接続されている。また、内部信号線２２は、セレクタ１１とスワップ回路１３とを接続する信号線であり、ローカルバス４と同数の信号線を有する。
【００３３】
デバイスＩＤ発生回路１２は、事前の設定に応じて、デバイス２−０のデバイスＩＤを生成するとともに、ＣＰＵ１からのＣＳ信号（あるいは、ＣＳ信号の１ビットおよびアドレス信号の一部のビット）に基づいて、ＣＰＵ１から指定されたデバイスのデバイスＩＤを特定し、ＣＰＵ１によりアクセス先として指定されたデバイスがデバイス２−０であるか否かを判定する回路である。デバイスＩＤ発生回路１２は、ＣＰＵ１から指定されたデバイスがデバイス２−０であるか否かの判定結果およびデバイス２−０のデバイスＩＤをセレクタ１１およびスワップ回路１３に供給する。
【００３４】
スワップ回路１３は、ＣＰＵ１から指定されたデバイスがデバイス２−０である場合に、ＣＰＵ１によりバス３へ送出された信号を内部信号線２１，２２から取得し、それらの信号を並べ替えて、バス３におけるデータバス、アドレスバスおよびコントロールバスの信号を、内部データバス２３、内部アドレスバス２４および内部コントロールバス２５のそれぞれを介して、レジスタファイル１４へ出力する回路である。
【００３５】
レジスタファイル１４は、デバイス２−０を制御するための値およびデバイス２−０の状態を示す値を保持する記憶回路である。ＣＰＵ１は、バス３に対して、レジスタファイル１４にアクセス（リードまたはライト）するためのデータ、アドレスおよびコントロールの信号を送出する。
【００３６】
図３は、図１におけるデバイス２−０，・・・，２−（ｎ−１）の数ｎが４である場合の、各デバイス２−ｉがＣＰＵ１によりアクセス先として指定されたときに使用される信号線群を示す図である。図３に示す場合、以下のように、バス３の信号線群Ｇ（０）〜Ｇ（３）が、ＣＰＵ１によりアクセス先として指定されたデバイス２−ｉに接続される。
【００３７】
デバイス２−０がＣＰＵ１により指定された場合には、バス３の信号線群Ｇ（１）は、デバイス２−１およびローカルバス４の信号線群Ｌ（０）を介してデバイス２−０へ間接的に接続され、バス３の信号線群Ｇ（２）は、デバイス２−２およびローカルバス４の信号線群Ｌ（１）を介してデバイス２−０へ間接的に接続され、バス３の信号線群Ｇ（３）は、デバイス２−３およびローカルバス４の信号線群Ｌ（２）を介してデバイス２−０へ間接的に接続される。信号線群Ｇ（０）は、デバイス２−０に直接接続されている。したがって、デバイス２−０がＣＰＵ１により指定された場合、バス３におけるすべての信号線群Ｇ（０）〜Ｇ（３）は、デバイス２−０に接続され、ＣＰＵ１は、デバイス２−０のレジスタファイル１４にアクセス可能となる。
【００３８】
デバイス２−１がＣＰＵ１により指定された場合には、バス３の信号線群Ｇ（０）は、デバイス２−０およびローカルバス４の信号線群Ｌ（０）を介してデバイス２−１へ間接的に接続され、バス３の信号線群Ｇ（２）は、デバイス２−２およびローカルバス４の信号線群Ｌ（１）を介してデバイス２−１へ間接的に接続され、バス３の信号線群Ｇ（３）は、デバイス２−３およびローカルバス４の信号線群Ｌ（２）を介してデバイス２−１へ間接的に接続される。信号線群Ｇ（１）は、デバイス２−１に直接接続されている。したがって、デバイス２−１がＣＰＵ１により指定された場合、バス３におけるすべての信号線群Ｇ（０）〜Ｇ（３）は、デバイス２−１に接続され、ＣＰＵ１は、デバイス２−１のレジスタファイル１４にアクセス可能となる。
【００３９】
デバイス２−２がＣＰＵ１により指定された場合には、バス３の信号線群Ｇ（０）は、デバイス２−０およびローカルバス４の信号線群Ｌ（０）を介してデバイス２−２へ間接的に接続され、バス３の信号線群Ｇ（１）は、デバイス２−１およびローカルバス４の信号線群Ｌ（１）を介してデバイス２−２へ間接的に接続され、バス３の信号線群Ｇ（３）は、デバイス２−３およびローカルバス４の信号線群Ｌ（２）を介してデバイス２−２へ間接的に接続される。信号線群Ｇ（２）は、デバイス２−２に直接接続されている。したがって、デバイス２−２がＣＰＵ１により指定された場合、バス３におけるすべての信号線群Ｇ（０）〜Ｇ（３）は、デバイス２−２に接続され、ＣＰＵ１は、デバイス２−２のレジスタファイル１４にアクセス可能となる。
【００４０】
デバイス２−３がＣＰＵ１により指定された場合には、バス３の信号線群Ｇ（０）は、デバイス２−０およびローカルバス４の信号線群Ｌ（０）を介してデバイス２−３へ間接的に接続され、バス３の信号線群Ｇ（１）は、デバイス２−１およびローカルバス４の信号線群Ｌ（１）を介してデバイス２−３へ間接的に接続され、バス３の信号線群Ｇ（２）は、デバイス２−２およびローカルバス４の信号線群Ｌ（２）を介してデバイス２−３へ間接的に接続される。信号線群Ｇ（３）は、デバイス２−３に直接接続されている。したがって、デバイス２−３がＣＰＵ１により指定された場合、バス３におけるすべての信号線群Ｇ（０）〜Ｇ（３）は、デバイス２−３に接続され、ＣＰＵ１は、デバイス２−３のレジスタファイル１４にアクセス可能となる。
【００４１】
図４は、図１におけるデバイス２−０，・・・，２−（ｎ−１）の数ｎが４である場合の、各デバイス２−ｉが他のデバイス２−ｊ（ｉ≠ｊ）へバス信号を転送する際に、バス３の信号線群Ｇ（ｉ）に接続されるローカルバス４の信号線群を示す図である。図４に示す場合、以下のように、ＣＰＵ１により指定されていないデバイス２−ｊにより、ＣＰＵ１により指定されているデバイスに直接接続されている信号線群以外のバス３の信号線群が、ローカルバス４に接続される。各デバイス２−ｉのセレクタ１１は、ＣＰＵ１により指定されたデバイスとバス３の信号線群Ｇ（ｉ）を接続するローカルバス４の信号線群との対応関係を示すデータを予め有する。
【００４２】
デバイス２−０は、ＣＰＵ１によりデバイス２−１，２−２，２−３のいずれかが指定されている場合、バス３の信号線群Ｇ（０）を、ローカルバス４の信号線群Ｌ（０）に接続する。
【００４３】
デバイス２−１は、ＣＰＵ１によりデバイス２−０が指定されている場合、バス３の信号線群Ｇ（１）を、ローカルバス４の信号線群Ｌ（０）に接続する。また、デバイス２−１は、ＣＰＵ１によりデバイス２−２，２−３のいずれかが指定されている場合、バス３の信号線群Ｇ（１）を、ローカルバス４の信号線群Ｌ（１）に接続する。
【００４４】
デバイス２−２は、ＣＰＵ１によりデバイス２−０，２−１のいずれかが指定されている場合、バス３の信号線群Ｇ（２）を、ローカルバス４の信号線群Ｌ（１）に接続する。また、デバイス２−２は、ＣＰＵ１によりデバイス２−３が指定されている場合、バス３の信号線群Ｇ（２）を、ローカルバス４の信号線群Ｌ（２）に接続する。
【００４５】
デバイス２−３は、ＣＰＵ１によりデバイス２−０，２−１，２−２のいずれかが指定されている場合、バス３の信号線群Ｇ（３）を、ローカルバス４の信号線群Ｌ（２）に接続する。
【００４６】
次に、上記装置の動作について説明する。ここでは、図１におけるデバイス２−０，・・・，２−（ｎ−１）の数ｎが４である場合について説明する。
【００４７】
ＣＰＵ１がデバイス２−０にアクセスする場合、バス３に、デバイス２−０に対するデータ信号、アドレス信号およびコントロール信号を送出する。
【００４８】
この場合、デバイス２−１では、図４に示すように、セレクタ２１は、信号線群Ｇ（１）の信号からデバイス２−０がＣＰＵ１により指定されていることを検出し、内部信号線２１と信号線群Ｌ（０）とを接続する。デバイス２−１の内部信号線２１は信号線群Ｇ（１）に接続されているため、デバイス２−１により、信号線群Ｇ（１）と信号線群Ｌ（０）とが接続される。
【００４９】
また、この場合、デバイス２−２では、図４に示すように、セレクタ２１は、信号線群Ｇ（２）の信号からデバイス２−０がＣＰＵ１により指定されていることを検出し、内部信号線２１と信号線群Ｌ（１）とを接続する。デバイス２−２の内部信号線２１は信号線群Ｇ（２）に接続されているため、デバイス２−２により、信号線群Ｇ（１）と信号線群Ｌ（１）とが接続される。
【００５０】
また、この場合、デバイス２−３では、図４に示すように、セレクタ２１は、信号線群Ｇ（３）の信号からデバイス２−０がＣＰＵ１により指定されていることを検出し、内部信号線２１と信号線群Ｌ（２）とを接続する。デバイス２−３の内部信号線２１は信号線群Ｇ（３）に接続されているため、デバイス２−３により、信号線群Ｇ（３）と信号線群Ｌ（２）とが接続される。
【００５１】
そして、この場合、デバイス２−０では、セレクタ２１は、信号線群Ｇ（０）の信号からデバイス２−０がＣＰＵ１により指定されていることを検出し、ローカルバス４のすべての信号線群Ｌ（０），Ｌ（１），Ｌ（２）を内部信号線２２に接続する。このため、デバイス２−０のスワップ回路１３には、内部信号線２１，２２を介して、信号線群Ｇ（０）と信号線群Ｌ（０），Ｌ（１），Ｌ（２）が接続される。デバイス２−０のスワップ回路１３は、デバイスＩＤ発生回路１２からのデバイスＩＤに応じた接続関係で、内部信号線２１，２２と内部データバス２３、内部アドレスバス２４および内部コントロールバス２５とを接続する。
【００５２】
このようにして、バス３における信号線群Ｇ（０）は、内部信号線２１およびスワップ回路１３を介して、レジスタファイル１４に接続され、バス３における信号線群Ｇ（１），Ｇ（２），Ｇ（３）は、デバイス２−１，２−２，２−３、ローカルバス４、内部信号線２２およびスワップ回路１３を介してレジスタファイル１４に接続される。
【００５３】
なお、上述の場合と同様にしてＣＰＵ１はデバイス２−１，２−２，２−３のいずれにもアクセスすることができる。
【００５４】
以上のように、上記実施の形態に係る情報処理装置は、バス３と、バス３における互いに異なる一部の信号線がそれぞれ接続された複数のデバイス２−０，・・・，２−（ｎ−１）と、複数のデバイス２−０，・・・，２−（ｎ−１）に接続され、複数のデバイス２−０，・・・，２−（ｎ−１）のうちのあるデバイス２−ｉによりバスに対して送受する信号を、複数のデバイス２−０，・・・，２−（ｎ−１）のうちの他のデバイス２−ｊへ転送するためのローカルバス４とを備える。
【００５５】
これにより、複数のデバイス２−０，・・・，２−（ｎ−１）がバス３に接続されているものの、ファンアウトの観点からはデバイス数が１となるため、バスバッファなどの追加回路を使用することなく、多数のデバイスをバスに接続することができる。ひいては、装置のコストアップを抑制することができる。
【００５６】
また、上記実施の形態に係る情報処理装置は、バス３に接続され、バス３を介して複数のデバイス２−０，・・・，２−（ｎ−１）にアクセスするＣＰＵ１を備える。そして、複数のデバイス２−０，・・・，２−（ｎ−１）のそれぞれは、バス３からの信号に基づいて、ＣＰＵ１により自己がアクセス先として選択されているか、ＣＰＵ１により別のデバイスがアクセス先として選択されているかを特定し、ＣＰＵ１により自己がアクセス先として選択されている場合、バス３における信号線のうち、直接接続されていない信号線に対して、ローカルバス４およびその他のデバイスを介して接続され、ＣＰＵ１により別のデバイスがアクセス先として選択されている場合、その別のデバイスのために、ＣＰＵ１によりローカルバス４とバス３との間の信号転送を行う。
【００５７】
これにより、ＣＰＵ１と複数のデバイス２−０，・・・，２−（ｎ−１）との間にバスバッファなどの追加回路を設ける必要がない。
【００５８】
また、上記実施の形態によれば、複数のデバイス２−０，・・・，２−（ｎ−１）の数をｎとすると、バス３における信号線は、ｎ等分されて、複数のデバイス２−０，・・・，２−（ｎ−１）のそれぞれに接続され、ローカルバス４の信号線の本数は、バスにおける信号線の本数に（ｎ−１）／ｎを乗じた数である。
【００５９】
これにより、複数のデバイス２−０，・・・，２−（ｎ−１）に対する信号処理の負荷が均等になるため、ローカルバス４を介した信号転送時間が均一になりやすい。
【００６０】
また、上記実施の形態によれば、複数のデバイス２−０，・・・，２−（ｎ−１）は、バス３およびローカルバス４に接続される通信回路部分（図２に示す部分）が同一である。これにより、デバイスの設計および開発のコストを低減することができる。
【００６１】
なお、上記実施の形態に係る情報処理装置は、プリンタ、複写機、ファクシミリ機、複合機などの画像形成装置に内蔵させ、デバイス２−０，・・・，２−（ｎ−１）により画像処理を行うようにしてもよい。例えば、デバイス２−０，・・・，２−（ｎ−１）は、カラーの構成色のそれぞれについての処理を行う同一構成の画像処理回路とされる。
【００６２】
なお、上述の実施の形態は、本発明の好適な例であるが、本発明は、これらに限定されるものではなく、本発明の要旨を逸脱しない範囲において、種々の変形、変更が可能である。
【００６３】
例えば、上記実施の形態では、デバイス２−０，・・・，２−（ｎ−１）の数ｎが４である場合を一例として説明しているが、デバイス２−０，・・・，２−（ｎ−１）の数ｎは２以上の他の数でもよい。
【００６４】
また、上記実施の形態では、デバイス２−０，・・・，２−（ｎ−１）は、ＣＰＵ１により制御されているが、ＣＰＵ以外のハードウェアにより制御されるようにしてもよい。
【００６５】
また、上記実施の形態において、デバイス２−０，・・・，２−（ｎ−１）の初期化時には、上述の信号転送を停止するようにしてもよい。
【産業上の利用可能性】
【００６６】
本発明は、例えば、プリンタ、複合機などに適用可能である。
【符号の説明】
【００６７】
１  ＣＰＵ（制御回路の一例）
２−０，・・・，２−（ｎ−１）  デバイス
３  バス
４  ローカルバス
【図１】
2010277154.tif 000003
【図２】
2010277154.tif 000004
【図３】
2010277154.tif 000005
【図４】
2010277154.tif 000006
【図５】
2010277154.tif 000007
【図６】
2010277154.tif 000008