(57)【要約】【課題】簡易な構成で電子放出効率が高く、安定して動作し、アノードへの電子到達効率の高い電子放出素子を備えた電子線装置を提供する。【解決手段】基板１上に、絶縁部材３、ゲート５を形成し、絶縁部材３に凹部７を形成し、絶縁部材３の側面にカソード６を配置し、ゲート５を、該カソード６に対応する領域が突出し、該領域の両側のゲート端部が後退した後退部９を有する凹凸形状に形成する。【選択図】図１Ａ
2010186655.tif 000002
【特許請求の範囲】
【請求項１】
表面に凹部を有する絶縁部材と、
前記絶縁部材の表面に位置するゲートと、
前記凹部の縁から前記ゲートに向かって突起する突起部分を有し、該突起部分が前記ゲートと対向するように前記絶縁部材の表面に位置する少なくとも１個のカソードと、
前記ゲートを介在させて前記突起部分と対向配置されたアノードとを有し、
前記ゲートが、少なくともカソードと対向する領域の一部が突出し、該突出した領域を挟んでゲート端部が後退した後退部を有するように前記絶縁部材の表面に形成されていることを特徴とする電子線装置。
【請求項２】
前記ゲートの突出した領域の幅をＴ５［ｍ］、カソードの幅をＴ４［ｍ］、カソード先端とゲートとの最短距離をＴ１３［ｍ］、ゲートの突出した領域がカソードと対向する領域からはみ出した部分の長さをＴ１２［ｍ］とした時、
Ｔ５＞Ｔ４
Ｔ１２＜Ｔ１３
である請求項１に記載の電子線装置。
【請求項３】
ゲートと絶縁部材の積層方向における凹部の高さをＴ２［ｍ］、後退部の後退距離をＴ８［ｍ］、カソードの仕事関数をＷｆ［ｅＶ］、カソードとゲートとの間に印加される電圧Ｖｆ［Ｖ］によって電子１個が加速された時のエネルギーをＥＶｆ［ｅＶ］とした時、
Ｔ８≧６×Ｔ２×｛１−（Ｗｆ／ＥＶｆ）｝
である請求項１または２に記載の電子線装置。
【請求項４】
前記カソードを２個以上有し、ゲートが絶縁部材表面に櫛歯状に形成されている請求項１乃至３のいずれかに記載の電子線装置。
【請求項５】
ゲートの後退部に対応する絶縁部材の少なくとも一部が該後退部と同様に表面が後退するように形成されている請求項１乃至４のいずれかに記載の電子線装置。
【請求項６】
請求項１乃至５のいずれかに記載の電子線装置と、前記アノードの外側に位置する発光部材とを有することを特徴とする画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フラットパネルディスプレイに用いられる、電子を放出する電子放出素子を備えた電子線装置に関するものである。
【背景技術】
【０００２】
従来より、カソードから出た電子の多数が対向するゲートに衝突、散乱した後に電子として取り出される電子放出素子が存在する。このような形態で電子を放出する素子として表面伝導型電子放出素子や積層型の電子放出素子が知られており、特許文献１には電子放出部のギャップが５ｎｍ以下である、高効率電子放出素子の提案がなされている。また、特許文献２には積層型の電子放出素子が開示されており、高効率な電子放出を可能とする条件がゲート材料の厚さ、駆動電圧、絶縁層厚さの関数で与えられている。さらに、特許文献３には、積層型の電子放出素子であって、電子放出部近傍の絶縁層に凹部（リセス部）を設けた構成が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−２５１６４３号公報
【特許文献２】特開２００１−２２９８０９号公報
【特許文献３】特開２００１−１６７６９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に開示された素子においては、形成されたギャップ内に複数の電子放出点が存在し、これにより、電子放出部での放電等が抑制され、長時間安定な電子放出素子を提供できるとしている。しかしながら、電子放出部での放電は抑制できても、電子放出点の各点からの電子放出量が素子を駆動する駆動時間とともに増減するという課題は十分に解決されていない。また、ギャップ内の電子放出点の数が、電子放出素子の駆動時間とともにその数が増減するという現象も生じていた。
【０００５】
また特許文献２の素子においても、前記と同様な現象は見つかっており、より安定な電子放出素子が望まれていた。
【０００６】
さらに特許文献３の素子においては、電子放出効率は良いが、特性については、更なる向上が求められていた。
【０００７】
本発明の目的は、簡易な構成で電子放出効率が高く、安定して動作し、アノードへの電子到達効率の高い電子放出素子を備えた電子線装置及び該電子線装置を用いた画像表示装置を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の第１は、表面に凹部を有する絶縁部材と、
前記絶縁部材の表面に位置するゲートと、
前記凹部の縁から前記ゲートに向かって突起する突起部分を有し、該突起部分が前記ゲートと対向するように前記絶縁部材の表面に位置する少なくとも１個のカソードと、
前記ゲートを介在させて前記突起部分と対向配置されたアノードとを有し、
前記ゲートが、少なくともカソードと対向する領域の一部が突出し、該突出した領域を挟んでゲート端部が後退した後退部を有するように前記絶縁部材の表面に形成されていることを特徴とする電子線装置である。
【０００９】
本発明の電子線装置においては、以下の構成を好ましい態様として含む。
【００１０】
前記ゲートの突出した領域の幅をＴ５［ｍ］、カソードの幅をＴ４［ｍ］、カソードの突起部分とゲートとの最短距離をＴ１３［ｍ］、ゲートの突出した領域がカソードと対向する領域からはみ出した部分の長さをＴ１２［ｍ］とした時、
Ｔ５＞Ｔ４
Ｔ１２＜Ｔ１３
である。
【００１１】
ゲートと絶縁部材の積層方向における凹部の高さをＴ２［ｍ］、後退部の後退距離をＴ８［ｍ］、カソードの仕事関数をＷｆ［ｅＶ］、カソードとゲートとの間に印加される電圧Ｖｆ［Ｖ］によって電子１個が加速された時のエネルギーをＥＶｆ［ｅＶ］とした時、
Ｔ８≧６×Ｔ２×｛１−（Ｗｆ／ＥＶｆ）｝
である。
【００１２】
前記カソードを２個以上有し、ゲートが絶縁部材表面に櫛歯状に形成されている。
【００１３】
ゲートの後退部に対応する絶縁部材の少なくとも一部が該後退部と同様に表面が後退するように形成されている。
【００１４】
本発明の第２は、上記本発明の電子線装置と、前記アノードの外側に位置する発光部材とを有することを特徴とする画像表示装置である。
【発明の効果】
【００１５】
本発明によれば、ゲートに後退部を設けたことで、放出電子のゲート底面への衝突が低減し、電子の電子放出効率が向上する。よって、本発明の電子線装置を用いた画像表示装置においては、高品質な画像を安定して表示することができる。
【図面の簡単な説明】
【００１６】
【図１Ａ】本発明の電子線装置の電子放出素子の一実施形態の構成を模式的に示す斜視図である。
【図１Ｂ】図１Ａの電子放出素子の平面模式図である。
【図１Ｃ】図１Ｂの電子放出素子の断面模式図である。
【図１Ｄ】図１Ｂの電子放出素子の断面模式図である。
【図２Ａ】本発明の電子線装置の電子放出素子の別の実施形態の構成を模式的に示す斜視図である。
【図２Ｂ】図２Ａの電子放出素子の平面模式図である。
【図２Ｃ】図２Ｂの電子放出素子の断面模式図である。
【図３Ａ】ゲートに後退部を設けない構成の電子放出素子における放出電子の軌跡を示す模式図である。
【図３Ｂ】図１の電子放出素子における放出電子の軌跡を示す模式図である。
【図４】後退距離Ｔ８と電子放出効率の関係を示すグラフである。
【図５】平行平板電極間における電子の平均自由工程を示す模式図である。
【図６】カソードとゲートとの間隙周辺の拡大模式図である。
【図７】本発明の電子線装置の電子放出素子の他の構成を示す斜視図である。
【図８Ａ】本発明に係る電子放出素子の製造工程を示す図である。
【図８Ｂ】本発明に係る電子放出素子の製造工程を示す図である。
【図９】本発明の電子線装置の電子放出特性を測定する構成を示す模式図である。
【図１０】本発明の実施例における、後退距離Ｔ８と電子放出効率の関係を示すグラフである。
【図１１】本発明の実施例における、後退距離Ｔ８と電子放出効率の関係をＶｆごとに示すグラフである。
【図１２】シミュレーションによって得られた、後退距離Ｔ８と電子放出効率の関係を駆動電圧Ｖｆごとに示すグラフである。
【図１３】シミュレーションによって得られた、後退距離Ｔ８と電子放出効率の関係をゲートの高さＴ１ごとに示すグラフである。
【図１４】シミュレーションによって得られた、後退距離Ｔ８と電子放出効率の関係をカソードの仕事関数Ｗｆごとに示すグラフである。
【図１５】シミュレーションによって得られた、後退距離Ｔ８と電子放出効率の関係を凹部の高さＴ２ごとに示すグラフである。
【図１６】シミュレーションによって得られた、後退距離Ｔ８と電子放出効率の関係を絶縁層３ａの高さＴ３ごとに示すグラフである。
【図１７】シミュレーションによって得られた、後退距離Ｔ８と電子放出効率の関係をカソード間距離Ｔ７ごとに示すグラフである。
【図１８】シミュレーションによって得られた、後退距離Ｔ８と電子放出効率の関係をアノード印加電圧Ｖａごとに示すグラフである。
【図１９】シミュレーションによって得られた、ゲートの突出領域がカソードとの対向領域からはみ出た距離Ｔ１２と電子放出効率の関係を示すグラフである。
【図２０】本発明の電子線装置の電子放出素子の他の構成を示す斜視図である。
【図２１】シミュレーションによって得られた、後退距離Ｔ８と電子放出効率の関係を第１の絶縁層３ａの後退させた側面の高さＴ１１ごとに示すグラフである。
【図２２】後退距離の飽和量Ｌｓａｔと駆動電圧Ｖｆの関係を、シミュレーションによる計算結果と計算式から得られる値とで比較したグラフである。
【図２３】後退距離の飽和量Ｌｓａｔと凹部７の高さＴ２の関係を、シミュレーションによる計算結果と計算式から得られる値とで比較したグラフである。
【図２４】後退距離の飽和量Ｌｓａｔと仕事関数Ｗｆの関係を、シミュレーションによる計算結果と計算式から得られる値とで比較したグラフである。
【図２５】本発明の電子線装置の電子放出素子の他の構成を示す模式図である。
【図２６Ａ】本発明の画像表示装置の電子源の一例の構成を模式的に示す平面図である。
【図２６Ｂ】本発明の画像表示装置の一例の表示パネルの構成を模式的に示す斜視図である。
【図２６Ｃ】本発明の画像表示装置に用いられる蛍光膜の構成を模式的に示す平面図である。
【図２６Ｄ】図２６Ａに示した電子源を用いて構成した表示パネルに、ＮＴＳＣ方式のテレビ信号に基づいたテレビジョン表示を行うための駆動回路の構成例を示す模式図である。
【発明を実施するための形態】
【００１７】
以下に図面を参照して、本発明の好適な実施の形態を例示的に詳しく説明する。但し、以下の実施形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。
【００１８】
〔構成の概要〕
本発明の電子線装置は、電子を放出する電子放出素子と、該電子放出素子から放出された電子が到達するアノードとを備えている。
【００１９】
図１Ａ乃至図１Ｄは本発明の電子線装置の好ましい実施形態の電子放出素子の構成を示す模式図であり、図１Ａは斜視図、図１Ｂは平面図、図１Ｃは図１ＢにおけるＡ−Ａ’断面図、図１Ｄは図１ＢにおけるＢ−Ｂ’断面図である。
【００２０】
図１Ａ乃至図１Ｄ中、１は基板、２は電極、３は絶縁部材であって、絶縁層３ａと３ｂの積層体からなる。５はゲート、６はカソードであって電極２に電気的に接続されている。５ａはゲート５の側面であり、５ｂは凹部７に露出したゲート５の底面である。７は絶縁部材３の凹部であって、本例では絶縁層３ｂの側面のみを絶縁層３ａの側面よりも内側に凹ませて形成している。８は電子放出に必要な電界が形成される間隙（カソード６の先端からゲート５の底面５ｂまでの最短距離）である。
【００２１】
本発明に係る電子放出素子においては、図１Ａ乃至図１Ｄに示すように、ゲート５が絶縁部材３の表面（本例では上面）に形成されている。一方、カソード６も絶縁部材３の表面（本例では側面）に形成され、凹部７を挟んでゲート５に対向する側に凹部７の縁からゲート５に向かって突起する突起部分を有している。よって、カソード６は該突起部分において、間隙８を介してゲート５と対向している。尚、本発明においては、カソード６はゲート５よりも低電位に規定される。また、図１乃至図１Ｄでは不図示であるが、ゲート５を介して（介在させて）カソード６と対向する位置には、これらよりも高電位に規定されたアノードを有している。尚、本発明の電子線装置を用いた画像表示装置においては、アノードの外側（電子放出素子が位置する側とは反対側）に発光部材が配置される。
【００２２】
本発明においては、カソード６は１素子内に少なくとも１個形成されており、後述するように、好ましくは２個以上有する。本例は２個有する例を示す。
【００２３】
ゲート５は、少なくともカソード６と対向する領域の一部が突出し、該突出した領域１２（突出領域）を挟む両側の領域のゲート端部が後退した後退部９となる凹凸形状の端部を有するように絶縁部材表面に形成されている。即ち、凹凸形状の凸に当たる突出領域１２の先端がカソード６と対向し、凹に当たる領域が後退部９である。カソード６が複数の場合は、図１Ｂに示すように、平面形状において櫛歯状となる。尚、本例は、ゲート５の、後退部９で挟まれた突出領域１２の幅Ｔ５が、カソード６の幅Ｔ４と等しい例を示した。
【００２４】
図１Ａ乃至図１Ｄの電子放出素子においては、ゲート５の後退部９に対応する絶縁部材３の側面は、後退部９のように内側に後退していないが、本発明はこれに限定されない。例えば、図２Ａ乃至図２Ｃに示すように、後退部９に対応する（後退部９に重なる）絶縁部材３を該後退部９と同様に、側面が内側に後退するように形成しても良い。また、図２０に示すように、絶縁部材３の一部のみ（図２０においては絶縁層３ｂと３ａの上方）を後退部９と同様に、端部が内側に後退するように凹ませて形成しても良い。尚、図２Ａ及び図２０はそれぞれ本発明の実施形態の斜視図であり、図２Ｂは図２Ａの平面図、図２Ｃは図２ＢのＢ−Ｂ’断面図である。
【００２５】
本発明において、電子放出素子の各部材の長さを次の通り定義する。
Ｔ１：ゲート５と絶縁部材３の積層方向（Ｚ方向）におけるゲート５の高さ
Ｔ２：ゲート５と絶縁部材３の積層方向（Ｚ方向）における絶縁部材３の凹部７の高さ（      絶縁層３ｂの高さ）
Ｔ３：ゲート５と絶縁部材３の積層方向（Ｚ方向）における絶縁部材３の凹部７のカソー      ド６側の縁から基板１までの距離（絶縁層３ａの高さ）
Ｔ４：カソード６の幅（ゲート５とカソード６の互いに対向する端辺に平行な方向（Ｙ方      向）におけるカソード６の長さ）
Ｔ５：ゲート５の突出領域１２の幅（ゲート５とカソード６の互いに対向する端辺に平行      な方向（Ｙ方向）における突出領域１２の長さ）
Ｔ６：凹部７の深さ（凹部７における絶縁層３ｂの側面と絶縁層３ａ及びゲート５の側面      との距離（Ｘ方向の長さ））
Ｔ７：カソード６を複数有する場合のカソード６間の距離
Ｔ８：後退部９の後退距離（ゲート５のカソード６との対向側側面と、後退部９の側面（      最も後退した位置の側面）との距離、或いは、ゲート５の突出領域１２のＸ方向の      長さ）
Ｔ１３：カソード先端とゲートとの最短距離
【００２６】
〔後退部９の作用〕
本発明における後退部９の作用を説明する。図３Ａに、後退部９を設けず、カソード６に対して、ゲート９が広がっている（Ｔ４＜Ｔ５）素子、図３Ｂに図１の素子のそれぞれのカソード６とゲート５の対向部分を電極２側から見た拡大模式図を示す。
【００２７】
図３Ａに示すように、後退部９を設けず、カソード６との対向領域において、カソード６よりもゲート５が広い場合、カソード６の幅方向端部付近から放出された電子は、図中の破線で示されるように、ゲート５の底面５ｂで等方的に散乱する。そして、散乱した電子の一部は再びゲート５に衝突して散乱を繰り返すことになる。
【００２８】
一方、本発明においては、図３Ｂに示すように、ゲート５のカソード６に対向する領域の両側に後退部９が形成されていると、該後退部９にはゲート５が存在しないため、図３Ａの構成に比べて、ゲート５の底面５ｂでの電子の衝突散乱が少なくなる。よって、当該構成では後退部９を介してアノード側に飛翔する電子が増え、放出電子の電子放出効率が向上する。
【００２９】
〔後退距離Ｔ８〕
後退部９の後退距離Ｔ８は、できる限り大きい方が電子の衝突する領域が低減されるので、電子放出効率の向上に寄与することは明らかであるが、ゲート５に後退部９を形成する工程のタクト短縮の観点からは小さい方が有利である。そこで、ゲート５の後退部９の後退距離Ｔ８と、電子放出効率の関係をシミュレーションで計算した結果を図４に示す。
【００３０】
図４において、横軸は後退部９の後退距離Ｔ８、縦軸は電子放出効率を示している。図４によれば、電子放出効率はゲート５の後退距離Ｔ８大きくするほど上昇していくが、ある値以上で飽和していることがわかる。これは、ある程度の広さの後退部９を設けると、そこまで飛翔する電子の数が少なくなるため、それ以上後退距離Ｔ８を大きくしても電子放出効率の向上には効果がなくなることを示している。
【００３１】
ここで、電子放出効率の上昇が飽和する最小の後退距離Ｔ８をＬｓａｔとし、Ｌｓａｔを表す式について検討する。
【００３２】
先ず、後退部９がない（Ｔ８＝０）場合を考えると、カソード６から放出された電子の一部は、ゲート５の底面５ｂで衝突散乱し、凹部７の間を飛翔することになる。この時の電子の平均自由工程は、平行平板で駆動電圧Ｖｆによる一様電場を仮定すると、以下のように導出される。
【００３３】
先ず、図５に示すように、ｘｙ平面上で距離ｈだけ離れた２枚の電極２１，２２にそれぞれＶ＝０［Ｖ］とＶ＝Ｖｆ［Ｖ］の電位を与えた一様電場とする。ここで、Ｖ＝０［Ｖ］の電極２１側から仕事関数Ｗｆ［ｅＶ］だけオフセットした位置より放出された電子がＶ＝Ｖｆ側に衝突して散乱した後の電子の飛距離を考える。電子１個の電荷量ｅ［Ｃ］、電子１個の質量ｍ［ｋｇ］、電子１個の運動エネルギーＫ［ｋｇ・ｍ2／ｓ2］、電界強度Ｅ［Ｖ／ｍ］、電子の速度の大きさｖ［ｍ／ｓ］、電子の加速度ａ［ｍ／ｓ2］、電子のｘ方向速度ｖｘ［ｍ／ｓ］、ｙ方向速度ｖｙ［ｍ／ｓ］、電子１個が電位差Ｖｆで加速された時のエネルギーＥＶｆ［ｅＶ］＝ｅ×Ｖｆとすると、
Ｋ＝（１／２）×ｍ×ｖ2    （１）
ｍａ＝ｅＥ    （２）
（１），（２）より、
ｖ＝（２Ｋ／ｍ）1/2    （３）
ａ＝ｅＥ／ｍ      （４）
時刻ｔにおけるｙ方向変位ｙ（ｔ）＝ｖｙ×ｔ＋（１／２）×ａ×ｔ2    （５）
ｘ方向変位ｘ（ｔ）＝ｖｘ×ｔ    （６）
（５）よりｙ（ｔ）＝０となるｔ＝−２×（ｖｙ／ａ）    （７）
（７）を（６）に代入してｘ＝−２×ｖｘ×（ｖｙ／ａ）    （８）
（８）でｘが最大になるのはｖｘ＝ｖ／２1/2、ｖｙ＝−ｖ／２1/2の時であり、この時、
ｘ＝ｖ×（ｖ／ａ）＝（２×Ｋ／ｍ）／（ｅＥ／ｍ）＝２Ｋ／（ｅ×Ｅ）    （９）
Ｅ＝Ｖｆ／ｈ、Ｋ＝ＥＶｆ−Ｗｆとすると、
ｘ＝２×ｈ×｛１−（Ｗｆ／ＥＶｆ）｝    （１０）
となる。
【００３４】
後退部９を設けると、電界が弱まるので、その分、電子はより遠くまで飛ぶようになる。後退部９を設けて電界が弱まることによる効果分を係数αとして、平均飛距離は
ｘ’＝α×ｘ＝２α×ｈ×｛１−（Ｗｆ／ＥＶｆ）｝    （１１）
となる。
【００３５】
（１１）式におけるｈは絶縁層３ｂの高さＴ２に相当し、また、これまでの検討結果からαの値は３くらいが妥当であり、結局、後退距離Ｔ８の飽和量Ｌｓａｔの値は
Ｌｓａｔ＝６×Ｔ２×｛１−（Ｗｆ／ＥＶｆ）｝    （１２）
で表すことができる。
【００３６】
即ち、電子放出効率の上昇効果を十分に得るためには、
Ｔ８≧６×Ｔ２×｛１−（Ｗｆ／ＥＶｆ）｝であることが望ましい。
【００３７】
〔Ｔ４とＴ５〕
以上の説明においては、カソード６の幅Ｔ４と、ゲート５の突出領域１２の幅Ｔ５とが等しい構成について述べてきたが、Ｔ４＞Ｔ５の場合にも電子放出効率上昇の効果が得られることは前記した後退部９の作用から明らかである。
【００３８】
しかしながら、Ｔ５＞Ｔ４の場合、カソード６より放出された電子は、ゲート５の後退部９に到達する前に、ゲート５の幅がカソード６より広い分だけそこで散乱を繰り返して、電子放出効率上昇の効果が得られにくくなると考えられる。
【００３９】
以上の検討により、電子放出効率上昇の効果を得るためには、図１Ｃに示す間隙８の最短距離をＴ１３、図６に示すゲート５の突出領域１２がカソード６と対向する領域よりはみ出した部分の長さをＴ１２とした時に、Ｔ１２＜Ｔ１３であることが望ましい。
【００４０】
以上においては、ゲート５や絶縁部材３に凹部７を設ける際の角部は直角で示しているが、図７の１０に示すように角が丸まっている（Ｒ部）構成であっても良い。但し、図７のような構成であっても、電子放出効率の上昇が飽和する最小の後退距離Ｔ８は前述の（１２）式で表される。
【００４１】
即ち、図７においてゲート５の側壁を最も後退させた位置での後退距離Ｔ８’は、
Ｔ８’≧６×Ｔ２×｛１−（Ｗｆ／ＥＶｆ）｝であることが望ましい。
【００４２】
〔製造方法〕
以上述べた本発明に係る電子放出素子の製造方法について、図８Ａ、図８Ｂを参照して説明する。
【００４３】
図８Ａ，図８Ｂは、図１Ｃに例示した電子放出素子の製造工程の一例を順に示した模式図である。
【００４４】
基板１は素子を機械的に支えるための絶縁性基板であり、石英ガラス、Ｎａ等の不純物含有量を減少させたガラス、青板ガラス及び、シリコン基板である。基板１に必要な機能としては、機械的強度が高いだけでなく、ドライ或いはウェットエッチング、現像液等のアルカリや酸に対して耐性があり、ディスプレイパネルのような一体ものとして用いる場合は成膜材料や他の積層部材と熱膨張差が小さいものが望ましい。また熱処理に伴いガラス内部からのアルカリ元素等が拡散しづらい材料が望ましい。
【００４５】
先ず最初に、図８Ａの（ａ）に示すように基板１上に絶縁層３ａとなる絶縁層２３、絶縁層３ｂとなる絶縁層２４及びゲート５となる導電層２５を積層する。絶縁層２３，２４は、加工性に優れる材料からなる絶縁性の膜であり、例えばＳｉＮ（ＳｉxＮy）やＳｉＯ2であり、その作製方法はスパッタ法等の一般的な真空成膜法、ＣＶＤ法、真空蒸着法で形成される。絶縁層２３，２４の厚さとしては、それぞれ５ｎｍ乃至５０μｍの範囲で設定され、好ましくは５０ｎｍ乃至５００ｎｍの範囲で選択される。尚、絶縁層２３と２４を積層した後に凹部７を形成する必要があるため、絶縁層２３と絶縁層２４との間にはエッチングに対して異なるエッチング量を持つように設定されなければならない。望ましくは絶縁層２３と絶縁層２４との間には選択比として１０以上が望ましく、できれば５０以上とれることが望ましい。具体的には、例えば、絶縁層２３にはＳｉxＮyを用い、絶縁層２４にはＳｉＯ2等の絶縁性材料を用いる、或いはリン濃度の高いＰＳＧ、ホウ素濃度の高いＢＳＧ膜等を用いることができる。
【００４６】
導電層２５は、蒸着法、スパッタ法等の一般的真空成膜技術により形成されるものである。導電層２５としては、導電性に加えて高い熱伝導率があり、融点が高い材料が望ましい。例えば、Ｂｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物が挙げられる。また、ＨｆＢ2，ＺｒＢ2，ＣｅＢ6，ＹＢ4，ＧｄＢ4等の硼化物、ＴｉＮ，ＺｒＮ，ＨｆＮ、ＴａＮ等の窒化物、Ｓｉ，Ｇｅ等の半導体、有機高分子材料も挙げられる。さらに、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素及び炭素化合物等も挙げられ、これらの中から適宜選択される。
【００４７】
また、導電層２５の厚さとしては、５ｎｍ乃至５００ｎｍの範囲で設定され、好ましくは５０ｎｍ乃至５００ｎｍの範囲で選択される。
【００４８】
次に、フォトリソグラフィ技術により導電層２５上にレジストパターンを形成した後、エッチング手法を用いて導電層２５，絶縁層２４、絶縁層２３を順次加工する。これにより、図８Ａの（ｂ）に示すように、ゲート５と、絶縁層３ｂ及び絶縁層３ａからなる絶縁部材３が得られる。
【００４９】
このようなエッチング加工では一般的にエッチングガスをプラズマ化して材料に照射することで材料の精密なエッチング加工が可能なＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）が用いられる。この時の加工ガスとしては、加工する対象部材がフッ化物を作る場合はＣＦ4、ＣＨＦ3、ＳＦ6のフッ素系ガスが選ばれる。またＳｉやＡｌのように塩化物を形成する場合はＣｌ2、ＢＣｌ3などの塩素系ガスが選ばれる。またレジストとの選択比を取るため、エッチング面の平滑性の確保或いはエッチングスピードを上げるために水素や酸素、アルゴンガスなどが随時添加される。
【００５０】
図８Ａの（ｃ）に示すようにエッチング手法を用いて、積層体の一側面において絶縁層３ｂの側面のみを一部除去し、凹部７を形成する。
【００５１】
エッチングの手法は例えば絶縁層３ｂがＳｉＯ2からなる材料であれば通称バッファーフッ酸（ＢＨＦ）と呼ばれるフッ化アンモニウムとフッ酸との混合溶液を用いることができる。また、絶縁層３ｂがＳｉxＮyからなる材料であれば熱リン酸系エッチング液でエッチングすることが可能である。
【００５２】
凹部７の深さ、即ち凹部７における絶縁層３ｂの側面と絶縁層３ａ及びゲート５の側面との距離（図１ＡのＴ６）は、素子形成後のリーク電流に深く関わり、深く形成するほどリーク電流の値が小さくなる。しかしながら、凹部７を深く形成しすぎるとゲート５が変形する等の課題が発生するため、３０ｎｍ乃至２００ｎｍ程度で形成される。
【００５３】
尚、本例では、絶縁部材３を絶縁層３ａと３ｂの積層体とした形態を示したが、本発明ではこれに限定されるものではなく、一層の絶縁層の一部を除去することで凹部７を形成してもかまわない。
【００５４】
次に、再度、後退部９を形成するために、ゲート５上にレジストパターンを形成する。エッチング手法を用いてゲート５、絶縁層３ｂ、必要に応じて絶縁層３ｂを順に加工し、ゲート５に後退部９を形成し、絶縁部材３の不要部分を除去する。
【００５５】
次に、図８Ａの（ｄ）に示すようにゲート５表面に剥離層２０を形成する。剥離層２０の形成は、次の工程で堆積するカソード材料２６をゲート５から剥離することが目的である。このような目的のため、例えばゲート５を酸化させて酸化膜を形成する、或いは電解メッキにて剥離金属を付着させるなどの方法によって剥離層２０が形成される。
【００５６】
図８Ｂ（ｅ）に示すようにカソード材料２６を基板１上及び絶縁部材３の側面に付着させる。この時、カソード材料２６がゲート５上にも付着する。
【００５７】
カソード材料としては導電性があり、電界放出する材料であればよく、一般的には２０００℃以上の高融点、５ｅＶ以下の仕事関数材料であり、酸化物等の化学反応層の形成しづらい、或いは簡易に反応層を除去可能な材料が好ましい。このような材料として例えば、Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物、ＨｆＢ2，ＺｒＢ2，ＣｅＢ6，ＹＢ4，ＧｄＢ4等の硼化物が挙げられる。また、ＴｉＮ，ＺｒＮ，ＨｆＮ、ＴａＮ等の窒化物、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素及び炭素化合物等が挙げられる。
【００５８】
カソード材料２６の堆積方法としては蒸着法、スパッタ法等の一般的真空成膜技術が用いられ、ＥＢ蒸着が好ましく用いられる。
【００５９】
前述したように、本発明においては効率良く電子を取り出すためカソード６が最適な形状になるように、蒸着の角度と成膜時間、形成時の温度及び形成時の真空度を制御して作製する必要がある。
【００６０】
図８Ｂの（ｆ）に示すように剥離層２０をエッチングで取り除くことにより、ゲート５上のカソード材料２６を除去する。また、基板１上及び絶縁部材３側面上のカソード材料２６をフォトリソグラフィ等によりパターニングして、カソード６を形成する。
【００６１】
次に、図８Ｂの（ｇ）に示すように、カソード６と電気的な導通を取るために電極２を形成する。この電極２は、前記カソード６と同様に導電性を有しており、蒸着法、スパッタ法等の一般的真空成膜技術、フォトリソグラフィ技術により形成される。電極２の材料としては、例えば、Ｂｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物が挙げられる。また、ＨｆＢ2，ＺｒＢ2，ＣｅＢ6，ＹＢ4，ＧｄＢ4等の硼化物、ＴｉＮ，ＺｒＮ，ＨｆＮ等の窒化物、Ｓｉ，Ｇｅ等の半導体、有機高分子材料が挙げられる。さらに、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素及び炭素化合物等も挙げられ、これらから適宜選択される。
【００６２】
電極２の厚さとしては、５０ｎｍ乃至５ｍｍの範囲で設定され、好ましくは５０ｎｍ乃至５μｍの範囲で選択される。
【００６３】
電極２及びゲート５は、同一材料でも異種材料でも良く、また、同一形成方法でも異種方法でも良いが、ゲート５は電極２に比べてその膜厚が薄い範囲で設定される場合があり、低抵抗材料が望ましい。
【００６４】
尚、上記製造方法では剥離層２０を設けてゲート５上のカソード材料２６を除去しているが、図２５に示すように、カソード材料２６からなる突起部分３０をゲート５上に形成した構成も本発明の範疇である。このような突起部分３０は、ゲート５上にカソード６に対応する領域に剥離層２０を設けずにカソード材料２６をゲート５上に堆積させるか、剥離層２０を設けずにカソード材料２６を堆積させた後にカソード材料２６をパターニングして形成することができる。
【００６５】
以下、本発明に係る電子放出素子を複数配して得られる電子源を備えた画像表示装置について、図２６Ａを用いて説明する。
【００６６】
図２６Ａにおいて、３１は電子源基板、３２はＸ方向配線、３３はＹ方向配線であり、電子源基板３１は先に説明した電子放出素子の基板１に相当する。また、３４は本発明に係る電子放出素子、３５は結線である。
【００６７】
ｍ本のＸ方向配線３２は、Ｄｘ１，Ｄｘ２，…Ｄｘｍからなり、真空蒸着法、印刷法、スパッタ法等を用いて形成された導電性金属等で構成することができる。配線の材料、膜厚、巾は、適宜設計される。
【００６８】
Ｙ方向配線３３は、Ｄｙ１，Ｄｙ２，…Ｄｙｎのｎ本の配線よりなり、Ｘ方向配線３２と同様に形成される。これらｍ本のＸ方向配線３２とｎ本のＹ方向配線３３との間には、不図示の層間絶縁層が設けられており、両者を電気的に分離している（ｍ，ｎは、共に正の整数）。
【００６９】
不図示の層間絶縁層は、真空蒸着法、印刷法、スパッタ法等を用いて形成されたＳｉＯ2等で構成される。例えば、Ｘ方向配線３２を形成した電子源基板３１の全面或いは一部に所望の形状で形成され、特に、Ｘ方向配線３２とＹ方向配線３３の交差部の電位差に耐え得るように、膜厚、材料、製法が、適宜設定される。Ｘ方向配線３２とＹ方向配線３３は、それぞれ外部端子として引き出されている。
【００７０】
電極２とゲート５は、ｍ本のＸ方向配線３２とｎ本のＹ方向配線３３と導電性金属等からなる結線３５によって電気的に接続されている。
【００７１】
配線３２と配線３３を構成する材料、結線３５を構成する材料及び電極２、ゲート５を構成する材料は、その構成元素の一部或いは全部が同一であっても、またそれぞれ異なってもよい。
【００７２】
電極２とゲート５のいずれをＸ方向配線３２に接続するかは特に限定されるものではなく、適宜選択することができる。一般的にはＸ方向配線３２には、Ｘ方向に配列した電子放出素子３４の行を選択するための走査信号を印加する、不図示の走査信号印加手段が接続される。一方、Ｙ方向配線３３には、Ｙ方向に配列した電子放出素子３４の各列を入力信号に応じて変調するための、不図示の変調信号発生手段が接続される。
【００７３】
各電子放出素子に印加される駆動電圧は、当該素子に印加される走査信号と変調信号の差電圧として供給される。
【００７４】
上記構成においては、単純なマトリクス配線を用いて、個別の素子を選択して、独立に駆動可能とすることができる。
【００７５】
このような単純マトリクス配置の電子源を用いて構成した画像表示装置について、図２６Ｂを用いて説明する。図２６Ｂは画像表示装置の表示パネルの一例を示す模式図であり、一部を切り欠いた状態で示す。
【００７６】
図２６Ｂにおいて、図２６Ａと同じ部材には同じ符号を付した。また、４１は電子源基板３１を固定したリアプレート、４６はガラス基板４３の内面に発光部材としての蛍光体である蛍光膜４４とアノード１１であるメタルバック４５等が形成されたフェースプレートである。
【００７７】
また、４２は支持枠であり、この支持枠４２にリアプレート４１、フェースプレート４６がフリットガラス等を介して取り付けられ、外囲器４７を構成している。フリットガラスによる封着は、大気中或いは、窒素中で、４００乃至５００℃の温度範囲で１０分以上焼成することにより実施される。
【００７８】
外囲器４７は、上述の如く、フェースプレート４６、支持枠４２、リアプレート４１で構成される。ここで、リアプレート４１は主に電子源基板３１の強度を補強する目的で設けられるため、電子源基板３１自体で十分な強度を持つ場合には、別体のリアプレート４１は不要とすることができる。
【００７９】
即ち、電子源基板３１に直接支持枠４２を封着し、フェースプレート４６、支持枠４２及び電子源基板３１とで外囲器４７を構成しても良い。一方、フェースプレート４６とリアプレート４１との間に、スペーサーとよばれる不図示の支持体を設置することにより、大気圧に対して十分な強度を持たせた構成とすることもできる。
【００８０】
このような画像表示装置では、放出した電子軌道を考慮して、各電子放出素子３４の上部に蛍光体をアライメントして配置する。
【００８１】
図２６Ｃは、図２６Ｂの画像表示装置に用いられる蛍光膜４４の一例を示す模式図である。カラーの蛍光膜の場合は、蛍光体５２の配列により（ａ）に示すブラックストライプ或いは（ｂ）に示すブラックマトリクスなどと呼ばれる黒色導電材５１と蛍光体５２とから構成すると良い。
【００８２】
次に、単純マトリクス配置の電子源を用いて構成した表示パネルに、ＮＴＳＣ方式のテレビ信号に基づいたテレビジョン表示を行うための駆動回路の構成例について、図２６Ｄを用いて説明する。
【００８３】
図２６Ｄにおいて、６１は画像表示パネル、６２は走査回路、６３は制御回路、６４はシフトレジスタである。６５はラインメモリ、６６は同期信号分離回路、６７は変調信号発生器、Ｖｘ及びＶａは直流電圧源である。
【００８４】
表示パネル６１は、端子Ｄｘ１乃至Ｄｘｍ、端子Ｄｙ１乃至Ｄｙｎ、及び高圧端子Ｈｖを介して外部の電気回路と接続している。端子Ｄｘ１乃至Ｄｘｍには、表示パネル内に設けられている電子源、即ち、ｍ行ｎ列の行列状にマトリクス配線された電子放出素子群を一行（Ｎ素子）ずつ順次駆動する為の走査信号が印加される。一方、端子Ｄｙ１乃至Ｄｙｎには、走査信号により選択された一行の電子放出素子の各素子の出力電子ビームを制御する為の変調信号が印加される。
【００８５】
高圧端子Ｈｖには、直流電圧源Ｖａより、例えば１０［ｋＶ］の直流電圧が供給されるが、これは電子放出素子から放出される電子ビームに蛍光体を励起するのに十分なエネルギーを付与する為の加速電圧である。
【００８６】
上述のように走査信号、変調信号、及びアノードへの高電圧印加により、放出された電子を加速して蛍光体へと照射することによって、画像表示を実現する。
【００８７】
尚、このような表示装置を本発明の電子放出素子を用いて形成することによって、電子ビームの形状の整った表示装置を構成でき、結果、良好な表示特性の表示装置を提供することができる。
【実施例】
【００８８】
（実施例１）
図１Ａ乃至図１Ｄに示した構成の電子放出素子を図８Ａ乃至図８Ｂの工程に沿って作製した。
【００８９】
最初に、基板１としてプラズマディスプレイ用に開発された低ナトリウムガラスであるＰＤ２００を用い、絶縁層２３、２４として厚さ５００ｎｍのＳｉＮ（ＳｉxＮy）と厚さ３０ｎｍのＳｉＯ2をスパッタ法により形成した。次いで、導電層２５として厚さ３０ｎｍのＴａＮをスパッタ法により積層した〔図８Ａ（ａ）〕。
【００９０】
次に、フォトリソグラフィ技術により導電層２５上に櫛歯状の突出領域１２と後退部９を含むレジストパターンを形成した後、ドライエッチング手法を用いて導電層２５、絶縁層２４、絶縁層２３を順に加工した。この時、後退距離Ｔ８を１００ｎｍ、カソード６間の距離Ｔ７、カソード６の幅Ｔ４、突出領域１２の幅Ｔ５をそれぞれ５μｍとして１０μｍピッチの櫛歯状加工を行った〔図８Ａ（ｂ）〕。
【００９１】
また、この時の加工ガスとしては、絶縁層２３、２４及び導電層２５にフッ化物を作る材料が選択されているため、ＣＦ4系のガスを用いた。このガスを用いてＲＩＥを行った結果、絶縁層３ａ，３ｂ、及びゲート５の側面のエッチング後の角度は基板１の水平面に対しておよそ８０°の角度で形成されていた。
【００９２】
レジストを剥離した後、ＢＨＦ（フッ酸／フッ化アンモニウム水溶液）を用いて深さＴ６が約７０ｎｍになるようにエッチング手法を用いて、絶縁層３ｂの側面をエッチングし、絶縁部材３に凹部７を形成した〔図８Ａ（ｃ）〕。
【００９３】
ゲート５表面に電解メッキによりＮｉを電解析出させて剥離層２０を形成した〔図８Ａ（ｄ）〕。
【００９４】
カソード材料２６であるモリブデン（Ｍｏ）をゲート５上及び絶縁部材３の側面と基板１表面に付着させた。本例では成膜方法としてＥＢ蒸着法を用いた。本形成方法では基板１の角度を水平面に対し６０°にセットした。これによりゲート５の上部にはＭｏが６０°で入射し、絶縁部材３のＲＩＥ加工後の斜面には入射角度が４０°で入射した。蒸着は約１２ｎｍ／ｍｉｎになるように蒸着速度を定め、２．５分蒸着時間を精密に制御することにより斜面のＭｏの厚さが３０ｎｍになるように形成した〔図８Ｂ（ｅ）〕。
【００９５】
Ｍｏ膜を形成後、ヨウ素とヨウ化カリウムからなるエッチング液を用いてゲート５上に析出させたＮｉ剥離層２０を除去することによりゲート５上のＭｏ膜を剥離した〔図８Ｂ（ｆ）〕。
【００９６】
次に、カソード６の幅Ｔ４が５μｍになるようにフォトリソグラフィ技術によりレジストパターンを形成した。その後、ドライエッチング手法を用いて基板１上及び絶縁層３ａ側面上のＭｏ膜を加工し、カソード６を形成した。この時の加工ガスとしては、カソード材料２６として用いたモリブデンがフッ化物を作ることからＣＦ4系のガスを用いた。
【００９７】
断面ＴＥＭ（透過型電子顕微鏡）による解析の結果、カソード６とゲート５間の間隙８の最短距離Ｔ１３は９ｎｍであった。
【００９８】
次にスパッタ法にて厚さ５００ｎｍのＣｕを堆積し、パターニングして電極２を形成した〔図８Ｂ（ｇ）〕。
【００９９】
以上の方法で素子を形成した後、図９に示した構成で電子放出素子の特性を評価した。
【０１００】
図９の構成は、本発明に係る素子の電子放出特性を測定する時の電源の供給配置を示す。図９に示すように、本発明の電子線装置においては、ゲート５を介在させて、アノード１１をカソード６の突起部分に対向配置させる。本例においては、絶縁部材３が基板１上に配置しているため、アノード１１は該基板１の絶縁部材３が配置している側に、該基板１に対向して配置されているとも言える。
【０１０１】
図９において、Ｖｆは素子のゲート５とカソード６の間に印加される電圧、Ｉｆはこの時流れる素子電流、Ｖａはカソード６とアノード１１の間に印加される電圧、Ｉｅは電子放出電流である。
【０１０２】
ここで、電子放出効率ηとは素子に電圧を印加した時に検出される電流Ｉｆと真空中に取り出される電流Ｉｅを用いて、一般には効率η＝Ｉｅ／（Ｉｆ＋Ｉｅ）で与えられる。
【０１０３】
図９の構成で本例の素子の特性を評価した結果、２６Ｖの駆動電圧で平均の電子放出電流Ｉｅは１．５μＡ、平均１４％の電子放出効率が得られた。
【０１０４】
（比較例１）
次に、ゲート５に後退部９を設けず、絶縁部材３においても、該後退部９に対応する領域を残した以外は実施例１と同様にして電子放出素子を作製した。カソード６は実施例１と同様に短冊状とした。
【０１０５】
こうして得られた電子放出素子を用いて実施例１同様の特性評価を行ったところ、２６Ｖの駆動電圧で電子放出電流Ｉｅはほぼ０．８μＡ、電子放出効率は平均でほぼ９％程度しか得られなかった。
【０１０６】
（実施例２）
Ｔ８を変化させる以外は実施例１と同様にして電子放出素子を作製し、電子放出効率のＴ８依存性を検討した。
【０１０７】
その結果、Ｔ８が大きくなるに従って電子放出効率の上昇が確認されたが、その影響は次第に小さくなり、ある一定値に飽和する傾向が確認された。その様子を図１０に示す。
【０１０８】
Ｔ８＝０の場合の電子放出効率は８％程度であったものがＴ８を２０ｎｍ、４０ｎｍ、６０ｎｍ・・・と増加させるに従って次第に上昇し、Ｔ８＝８０ｎｍでほぼ１４％となりそれ以上Ｔ８を増加させても効率の上昇が見られなくなった。
【０１０９】
次に、上記同様のＴ８における電子放出素子駆動電圧の依存性を検討した。その結果、図１１に示すように、駆動電圧が低いほど放出効率は低いものの、より小さいＴ８で効率上昇は飽和し、高い駆動電圧ほど放出効率が高く且つ効率上昇の飽和するＴ８が大きくなる傾向にあった。
【０１１０】
（シミュレーションによる検討）
以上の実施例１、比較例、実施例２に示した結果に対してシミュレーションによる計算を行い、本発明の効果についての確認を行った。
【０１１１】
尚、以下に示す計算において、特に明記していない場合、Ｔ１＝３０ｎｍ、Ｔ２＝３０ｎｍ、Ｔ３＝５００ｎｍ、Ｔ４＝Ｔ５＝５μｍ、Ｔ６＝７０ｎｍ、Ｔ７＝３μｍとしている。また駆動電圧Ｖｆ＝２４Ｖ、アノード印加電圧＝１１．８ｋＶ、仕事関数Ｗｆ＝４．６ｅＶとした。
【０１１２】
〔Ｔ８を変化〕
Ｔ８を０ｎｍ乃至１２０ｎｍの範囲で変化させた場合の計算結果を図４に示す。
【０１１３】
図４より後退距離Ｔ８を大きくすると電子放出効率は上昇していくが、ある量以上で効率がほぼ一定となっている。効率がほぼ一定となる後退距離Ｔ８をＬｓａｔとすると、図４でのＬｓａｔは約６５ｎｍと読み取れる。
【０１１４】
図４に示した計算結果において、電子の散乱回数別のアノード到達本数を示すのが表１である。
【０１１５】
【表１】
2010186655.tif 000003
【０１１６】
表１より、後退距離Ｔ８を大きくすると、１回散乱後にアノードに到達する電子が増大しており、１回散乱電子の増大が効率上昇に寄与していることがわかる。即ち、カソード６から放出された電子が、一度ゲート５に衝突した後、再び衝突することなく後退部９を通ってアノードに到達していることが確認できる。
【０１１７】
以上より、ゲート５に後退部９を設けることにより、電子放出効率が上昇することは確認できた。
【０１１８】
次に電子放出効率の上昇が飽和する最小の後退距離Ｌｓａｔの値が、電子が放出するカソード６とゲート５の間隙８の形状や、駆動電圧、カソード６の材料を変えた時に、効率上昇が飽和するＬｓａｔの値がどのように変化するかについて、検討を行った。具体的には、Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，駆動電圧Ｖｆ，カソード６の仕事関数Ｗｆ，アノード印加電圧Ｖａをそれぞれ独立に変化させた場合に、Ｌｓａｔの値がどのように変化するかについて、シミュレーションにて検討を行った。
【０１１９】
〔Ｔ８とＶｆの関係〕
駆動電圧Ｖｆを１２乃至４８Ｖの範囲で変化させた場合の計算結果を図１２に示す。図１２の横軸は後退距離Ｔ８、縦軸は電子放出効率である。図１２より、駆動電圧Ｖｆの値によって、電子放出効率が一定となる後退距離Ｌｓａｔが異なることがわかる。駆動電圧Ｖｆ＝１２Ｖの時、Ｌｓａｔ＝４０ｎｍ、駆動電圧Ｖｆ＝２４Ｖの時、Ｌｓａｔ＝６５ｎｍ、駆動電圧Ｖｆ＝４８Ｖの時、Ｌｓａｔ＝１００ｎｍであることが図１２より読み取れる。
【０１２０】
〔Ｔ８とＴ２の関係〕
凹部７の高さＴ２を２０ｎｍ乃至３５ｎｍの範囲で変化させた場合の計算結果を図１３に示す。横軸は後退距離Ｔ８、縦軸は電子放出効率である。図１３より、凹部７の高さＴ２の値によって、電子放出効率が一定となる後退距離Ｌｓａｔの値が異なることがわかる。Ｔ２＝２０ｎｍの時、Ｌｓａｔ＝９０ｎｍ、Ｔ３＝３５ｎｍの時、Ｌｓａｔ＝１２０ｎｍであることが図１３より読み取れる。
【０１２１】
〔Ｔ８とＷｆの関係〕
カソード６の構成材料の仕事関数Ｗｆを３．０ｅＶ乃至６．０ｅＶの範囲で変化させた場合の計算結果を図１４に示す。図１４は横軸を後退距離Ｔ８、縦軸を電子放出効率としている。図１４に示す計算結果では駆動Ｖｆを１２Ｖとしている。図１４より、仕事関数の値によって、電子放出効率が一定となる後退距離Ｌｓａｔの値が異なることがわかる。仕事関数３．０ｅＶのときＬｓａｔ＝７０ｎｍ、仕事関数４．５ｅＶの時、Ｌｓａｔ＝５０ｎｍ、仕事関数６．０ｅＶの時、Ｌｓａｔ＝３０ｎｍであることが図１４より読み取れる。
【０１２２】
〔Ｔ８とＴ１の関係〕
ゲート５の高さＴ１を１０ｎｍ乃至５０ｎｍの範囲で変化させた場合の計算結果を図１５に示す。横軸は後退距離Ｔ８、縦軸は電子放出効率である。図１５より、ゲート５の高さＴ１の値によって、電子放出効率が一定となる後退距離Ｌｓａｔに大きな変化が無いことがわかる。
【０１２３】
〔Ｔ８とＴ３の関係〕
凹部７から基板１までの距離（絶縁層３ａの高さ）Ｔ３を１３０ｎｍ乃至１μｍの範囲で変化させた場合の計算結果を図１６に示す。横軸は後退距離Ｔ８、縦軸は電子放出効率である。図１６より、凹部７から基板１までの距離によって、電子放出効率が一定となる後退距離Ｌｓａｔに大きな変化が無いことがわかる。
【０１２４】
〔Ｔ８とＴ７の関係〕
カソード６間の距離Ｔ７を７５０ｎｍ乃至５μｍの間で変化させた場合の計算結果を図１７に示す。横軸は後退距離Ｔ８、縦軸は電子放出効率である。図１７より、Ｔ７の値によって、電子放出効率が一定となる後退距離Ｌｓａｔに大きな変化が無いことがわかる。
【０１２５】
〔Ｔ８とＶａの関係〕
アノード印加電圧Ｖａを１ｋＶ乃至１１．８ｋＶの範囲で変化させた場合の計算結果を図１８に示す。横軸は後退距離Ｔ８、縦軸は電子放出効率である。図１８より、アノード印加電圧Ｖａの値によって、電子放出効率が一定となる後退距離Ｌｓａｔに大きな変化が無いことがわかる。
【０１２６】
〔Ｔ４とＴ５の関係〕
ここまではカソード６の幅Ｔ４と該カソード６に対向するゲート５の突出領域の幅Ｔ５が等しい、即ち、図６におけるＴ１２＝０の場合についての計算結果を示してきた。Ｔ４≧Ｔ５の場合は、ここまでに示した結果により、後退部９を設けることによる電子放出効率上昇の効果があると言える。以下では、Ｔ５＞Ｔ４、即ち、Ｔ１２＞０の場合について検討を行った。
【０１２７】
後退距離Ｔ８を１１５ｎｍ、カソード６とゲート５との最短距離Ｔ１３を１２ｎｍとして、Ｔ１２の値を０乃至３５ｎｍの範囲で変化させた場合の計算結果を図１９に示す。横軸はＴ１２、縦軸は電子放出効率である。図１９より、Ｔ１２の値を大きくすると、電子放出効率は下がっていくことがわかる。後退部９を設けて電子放出効率の上昇効果を得るためには、Ｔ１２＜Ｔ１３を満たすことが望ましいことがわかる。
【０１２８】
〔図２Ａ及び図２０の構成〕
ここまでは、図２Ａに示した、ゲート５の後退部９に対応する絶縁部材３の側面も後退させた構成についての結果を示したが、後退させる領域はできるだけ小さい方が、工数削減につながる。
【０１２９】
そこで、図１Ａに示すように絶縁部材３の側面は後退させず、ゲート５にのみ後退部９を設ける構成や、図２０に示すように第１の絶縁層３ａについては基板面からある程度の高さまで残す構成についてシミュレーションによる検討を行った。
【０１３０】
図２０の構成において、後退距離Ｔ８を１１５ｎｍとし、図２０に示す第１の絶縁層３ａにおいて、後退部９に対応させて側面を後退させた部分の高さＴ１１を０乃至５００ｎｍの範囲で変化させた場合の計算結果を図２１に示す。横軸は後退距離Ｔ８、縦軸は電子放出効率である。Ｔ１１＝０は図２０において第２の絶縁層３ｂの側面を後退させ、第１の絶縁層３ａの側面を後退させない場合を意味し、Ｔ１１＝５００ｎｍは図２Ａに示すように、第１の絶縁層３ａの側面を全て後退させた構成を意味する。ゲートのみ後退とはＴ１１＝０且つ第２の絶縁層３ｂも後退させない場合を意味する。
【０１３１】
図２１に示すように、第１の絶縁層３ａの側面を全く後退させないＴ１１＝０の場合でも、第２の絶縁層３ｂの側面を後退させることにより電子放出効率の上昇が見込めることがわかる。さらに、第２の絶縁層３ｂも後退させずゲート５のみ後退部を設ける構成であっても電子放出効率の上昇が見込めることがわかる。また、電子放出効率が一定となる後退距離Ｌｓａｔについても、Ｔ１１＝０の場合にＴ１１＞０やゲート５のみ後退の場合に比べてやや小さい傾向が見られるが、Ｔ１１≧１０ｎｍの範囲ではＬｓａｔの値に大きな差は見られない。
【０１３２】
〔Ｌｓａｔの数式とシミュレーション結果の比較〕
以上の計算結果より、電子放出効率を十分に上昇させるために必要な後退距離Ｌｓａｔを変動させるパラメータは、Ｔ４≧Ｔ５またはＴ５＞Ｔ４の場合にＴ１２＜Ｔ１３の条件を満たす時、仕事関数Ｗｆや駆動電圧Ｖｆ、凹部７の高さＴ２であることがわかる。
【０１３３】
後退距離Ｌｓａｔを表す式としては、Ｗｆ、Ｖｆ、Ｔ２を用いて、前述した式（１１）
Ｌｓａｔ＝６×Ｔ２×｛１−（Ｗｆ／ＥＶｆ）｝    （１１）
であることを示したが、計算式（１１）によって得られた後退距離Ｌｓａｔと、シミュレーションで計算した後退距離Ｌｓａｔsimの関係について示したのが、図２２、図２３、図２４である。
【０１３４】
図２２は横軸にＶｆ、縦軸に後退距離Ｌｓａｔを取り、仕事関数Ｗｆ＝４．６ｅＶ、凹部７の高さＴ２＝２０ｎｍとしている。Ｖｆ＝１２Ｖ乃至４８Ｖのどの値においても、Ｌｓａｔ＞Ｌｓａｔsimになっており、計算式（１１）で求まる量の後退部９を設ければ、十分に電子放出効率上昇の効果が得られることがわかる。
【０１３５】
同様に、図２３は横軸に凹部７の高さＴ２、縦軸に後退距離Ｌｓａｔを取った図であり、Ｖｆ＝２４Ｖ、仕事関数Ｗｆ＝４．６ｅＶとしている。Ｔ２＝２０ｎｍ、３５ｎｍのいずれの値でも、Ｌｓａｔ＞Ｌｓａｔsimになっており、計算式（１１）で求まる量の後退部９を設ければ、十分に電子放出効率上昇の効果が得られることがわかる。
【０１３６】
さらに、図２４は横軸に仕事関数Ｗｆ、縦軸に後退距離Ｌｓａｔを取った図であり、Ｖｆ＝１２Ｖ、凹部７の高さＴ２＝２０ｎｍとしている。Ｗｆ＝３乃至６ｅＶのどの値においても、Ｌｓａｔ＞Ｌｓａｔsimになっており、計算式（１１）で求まる量の後退部９を設ければ、十分に電子放出効率上昇の効果が得られることがわかる。
【０１３７】
以上の結果より、電子放出効率を十分に上昇させるために必要な後退距離Ｌｓａｔは、計算式（１１）で表せることをシミュレーションで確認できた。
【０１３８】
（実施例３）
図２５に示す、ゲート５上に突出部３０を設けた電子放出素子を作製した。図２５中、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ’断面図、（ｃ）は（ａ）を紙面右側から見た図である。
【０１３９】
本例では、カソード６を４個とし、後退距離Ｔ８は１００ｎｍとした。
【０１４０】
基本的な作製方法は実施例１と同様であるので、ここでは実施例１との違いだけ述べる。
【０１４１】
本実施例においては図２５に示すように、ゲート５上にもカソード材料であるモリブデン（Ｍｏ）が付着する。Ｎｉ剥離層は、突出部３０を形成する領域を除いて形成した。Ｍｏの成膜方法としてＥＢ蒸着法を用い、基板の角度を８０°にセットした。これによりゲート５上部にはＭｏが８０°で入射し、素子の絶縁層３ａのＲＩＥ加工後の斜面（側面）には入射角度が２０°で入射するようにセットした。蒸着は約１０ｎｍ／ｍｉｎになるように蒸着速度を定め、２分蒸着時間を精密に制御することにより斜面のＭｏの厚さが２０ｎｍになるように形成した。
【０１４２】
Ｍｏ膜を形成後、ヨウ素とヨウ化カリウムからなるエッチング液を用いてゲート５上に析出させたＮｉ剥離層を除去することにより不要なＭｏをゲート５上から剥離した。
【０１４３】
剥離後、カソード６の幅Ｔ４が３μｍでカソード６間の距離Ｔ７が３μｍになるようにフォトリソグラフィ技術によりレジストパターンを形成した。その後、ドライエッチング手法を用いてカソード６を加工した。この時の加工ガスとしては、カソード材料として用いたモリブデンはフッ化物を作る材料が選択されているためＣＦ4系のガスを用いた。
【０１４４】
得られた素子について、断面ＴＥＭによる解析の結果、カソード６とゲート５の間の間隙８の最短距離Ｔ１３が平均的に８．５ｎｍとなっていた。
【０１４５】
以上の方法で素子を形成した後、実施例１と同様にして電子放出素子の特性を評価した。
【０１４６】
その結果、２６Ｖの駆動電圧で平均の電子放出電流Ｉｅは６．２μＡ、平均１５％の電子放出効率が得られる素子が得られた。
【０１４７】
この特性から考察すると、カソード６の本数を増やすことで、電子放出電流が短冊の本数だけ増加したように推測される。
【０１４８】
同様な製法で、カソード６の幅Ｔ４とカソード６間の距離Ｔ７を０．５μｍとし、カソード６の本数を１００倍に増やし、これに対応してゲート５の突出領域の幅Ｔ５と後退部９の幅とを０．５μｍとした場合には約１００倍の電子放出量が得られた。尚、このように複数のカソード６を設けた本発明においては、各カソード６の端部から優先的に電子が放出できるので、従前の電子放出素子に比べて、電子ビーム形状の整った電子ビーム源を提供できる。つまり、従前の電子放出素子のような、電子放出箇所が不特定であることに基づく、電子ビーム形状の制御の困難性を解消し、電子ビーム形状の整った電子ビーム源を提供しえる。
【０１４９】
（実施例４）
本実施例では、上述した本発明の実施例１で作製した電子放出素子と同様の製造方法によって電子放出素子を多数基板上にマトリクス状に配列して電子源基板を形成し、この電子放出素子基板を用いて図２６Ｂに示した画像表示装置を作製した。尚、基板４１としては基板３１をそのまま用いた。以下に本例の画像表示装置の製造工程を説明する。
【０１５０】
〈電極作製工程〉
ガラス基板３１上にＳｉＮ／ＳｉＯ2／ＴａＮ／Ｍｏ膜を順次成膜した後、実施例１の電子放出素子と同様の製造方法で凹部７を形成し、さらに、後退部９を有する段差をエッチング加工した。本例では櫛歯状の加工を１素子当たり１００本として１画素当たり１００本のカソード６を配置することとした。
【０１５１】
〈カソード形成〉
カソード材料であるモリブデン（Ｍｏ）を、ゲート５上に付着させた。本例では成膜方法としてＥＢ蒸着法を用い、基板３１の角度を６０°にセットした。これによりゲート５上部にはＭｏが６０°で入射し、素子の絶縁層３ａ（ＳｉＮ）のＲＩＥ加工後の斜面には入射角度が４０°で入射するようにセットした。蒸着は約１０ｎｍ／ｍｉｎになるように蒸着速度を定め、４分間蒸着を行った。蒸着時間を精密に制御することにより斜面のＭｏの厚さが４０ｎｍになるように形成した。
【０１５２】
その後、フォトリソグラフィ及びエッチングにより１００本の短冊状Ｍｏ加工を行って電子放出素子を形成した。
【０１５３】
〈Ｙ方向配線形成工程〉
次に、Ｙ方向配線３３をゲート５に接続するように配置した。このＹ方向配線３３は変調信号が印加される配線として機能する。
【０１５４】
〈絶縁層形成工程〉
次に、次の工程で作製するＸ方向配線３２と前述のＹ方向配線３３を絶縁するために、酸化シリコンからなる絶縁層を、後述するＸ方向配線３２の下であって、且つ、先に形成したＸ方向配線３２を覆うように配置した。Ｘ方向配線３２と電極２の電気的接続が可能なように、絶縁層の一部にコンタクトホールを開けて形成した。
【０１５５】
〈Ｘ方向配線形成工程〉
次に、銀を主成分とするＸ方向配線３２を、先に形成した絶縁層の上に形成した。Ｘ方向配線３２は絶縁層を挟んでＹ方向配線３３と交差しており、絶縁層のコンタクトホール部分で電極に接続される。このＸ方向配線３２は走査信号が印加される配線として機能する。このようにしてマトリクス配線を有する基板が形成された。
【０１５６】
次いで、図２６Ｂに示したように、上記基板３１の２ｍｍ上方に、ガラス基板４３の内面に蛍光膜４４とメタルバック４５とが積層されたフェースプレート４６を、支持枠４２を介して配置した。
【０１５７】
そして、フェースプレート４６、支持枠４２、基板３１の接合部を、低融点金属であるインジウム（Ｉｎ）を加熱し冷却することによって封着した。また、この封着工程は、真空チャンバー中で行ったため、排気管を用いずに、封着と封止を同時に行った。
【０１５８】
本例では、画像形成部材であるところの蛍光膜４４は、カラーを実現するために、ストライプ形状の蛍光体とし、先にブラックストライプ（不図示）を形成し、その間隙部にスラリー法により各色蛍光体（不図示）を塗布して蛍光膜４４を作製した。ブラックストライプの材料としては、通常よく用いられている黒鉛を主成分とする材料を用いた。
【０１５９】
また、蛍光膜４４の内面側（電子放出素子側）にはアルミニウムからなるメタルバック４５を設けた。メタルバック４５は、蛍光膜４４の内面側に、Ａｌを真空蒸着することで作製した。
【０１６０】
上述の工程によって画像表示装置を作製したところ、表示画像の良好な表示装置を実現できた。
【符号の説明】
【０１６１】
１  基板
２  電極
３  絶縁部材
３ａ、３ｂ  絶縁層
５  ゲート
６  カソード
７  凹部
８  間隙
９  後退部
１０  Ｒ部
１１  アノード
１２  突出領域
３０  突出部
【図１Ａ】
2010186655.tif 000004
【図１Ｂ】
2010186655.tif 000005
【図１Ｃ】
2010186655.tif 000006
【図１Ｄ】
2010186655.tif 000007
【図２Ａ】
2010186655.tif 000008
【図２Ｂ】
2010186655.tif 000009
【図２Ｃ】
2010186655.tif 000010
【図３Ａ】
2010186655.tif 000011
【図３Ｂ】
2010186655.tif 000012
【図４】
2010186655.tif 000013
【図５】
2010186655.tif 000014
【図６】
2010186655.tif 000015
【図７】
2010186655.tif 000016
【図８Ａ】
2010186655.tif 000017
【図８Ｂ】
2010186655.tif 000018
【図９】
2010186655.tif 000019
【図１０】
2010186655.tif 000020
【図１１】
2010186655.tif 000021
【図１２】
2010186655.tif 000022
【図１３】
2010186655.tif 000023
【図１４】
2010186655.tif 000024
【図１５】
2010186655.tif 000025
【図１６】
2010186655.tif 000026
【図１７】
2010186655.tif 000027
【図１８】
2010186655.tif 000028
【図１９】
2010186655.tif 000029
【図２０】
2010186655.tif 000030
【図２１】
2010186655.tif 000031
【図２２】
2010186655.tif 000032
【図２３】
2010186655.tif 000033
【図２４】
2010186655.tif 000034
【図２５】
2010186655.tif 000035
【図２６Ａ】
2010186655.tif 000036
【図２６Ｂ】
2010186655.tif 000037
【図２６Ｃ】
2010186655.tif 000038
【図２６Ｄ】
2010186655.tif 000039