(57)【要約】【課題】走査回路の規模を増大させることなく、多種多様な駆動方法に対応することができる汎用性の高いパッシブ駆動型表示装置を提供すること。【解決手段】複数のデータ線および複数の走査線の交差位置において前記データ線と走査線との間にそれぞれ表示画素が形成された表示パネルを点灯駆動するパッシブ駆動型の表示装置に関する。前記各データ線を駆動する画像データを格納する画像データメモリ領域１１と、前記各走査線の走査を制御する走査データを格納する走査データメモリ領域１２と、前記画像データメモリ領域１１から読み出された画像データに応じて、データ端子を駆動するデータ端子部４と、前記走査データメモリ領域１２から読み出された走査データに応じて、走査端子を駆動する走査端子部５とが具備される。【選択図】図５
2010224297.tif 000002
【特許請求の範囲】
【請求項１】
複数のデータ線および複数の走査線の交差位置において前記データ線と走査線との間にそれぞれ表示画素が形成された表示パネルを点灯駆動する表示装置の駆動回路であって、
前記各データ線を駆動する画像データを格納する画像データメモリ領域と、前記各走査線の走査を制御する走査データを格納する走査データメモリ領域と、
前記画像データメモリ領域から読み出された画像データに応じて、データ端子を駆動するデータ端子部と、前記走査データメモリ領域から読み出された走査データに応じて、走査端子を駆動する走査端子部とが具備され、
前記走査データは、各走査端子における走査期間の動作に対応するデータであることを特徴とする表示装置の駆動回路。
【請求項２】
前記データ端子と前記走査端子の両機能を有する端子を持ち、前記データ端子および走査端子に対応するメモリ領域は、前記データ端子と走査端子の機能の切り替えに応じて、画像データメモリ領域と走査データメモリ領域に切り替わることを特徴とする請求項１に記載された表示装置の駆動回路。
【請求項３】
前記走査データは複数ビットにより構築され、当該走査データの各ビットは、各サブフレームの走査動作に対応していることを特徴とする請求項１または請求項２に記載された表示装置の駆動回路。
【請求項４】
複数のデータ線および複数の走査線の交差位置において前記データ線と走査線との間にそれぞれ表示画素が形成された表示パネルを点灯駆動する表示装置であって、
前記各データ線を駆動する画像データを格納する画像データメモリ領域と、前記各走査線の走査を制御する走査データを格納する走査データメモリ領域と、
前記画像データメモリ領域から読み出された画像データに応じて、データ端子を駆動するデータ端子部と、前記走査データメモリ領域から読み出された走査データに応じて、走査端子を駆動する走査端子部とが具備され、
前記走査データは、各走査端子における走査期間の動作に対応するデータであることを特徴とする表示装置。
【請求項５】
前記走査データは複数ビットにより構築され、当該走査データの各ビットは、各サブフレームの走査動作に対応していることを特徴とする請求項４に記載された表示装置。
【請求項６】
複数のデータ線および複数の走査線の交差位置において前記データ線と走査線との間にそれぞれ表示画素が形成された表示パネルを点灯駆動する表示装置の駆動方法であって、
前記各データ線を駆動する画像データを画像データメモリ領域に格納すると共に、前記各走査線の走査を制御する走査データを走査データメモリ領域に格納する工程と、
前記画像データメモリ領域に格納された画像データを読み出すと共に、走査データメモリ領域に格納された走査データを読み出す工程と、
前記画像データメモリ領域から読み出された画像データに応じて、データ端子を駆動すると共に、前記走査データメモリ領域から読み出された走査データに応じて、走査端子を駆動する工程が順に実行され、
前記走査データメモリ領域から読み出された走査データにより、各走査端子における走査期間の動作を制御することを特徴とする表示装置の駆動方法。
【請求項７】
前記走査データは複数ビットにより構築され、当該走査データの各ビットに応じて、各サブフレームの走査動作を制御することを特徴とする請求項６に記載された表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えば有機ＥＬ（エレクトロルミネッセンス）素子を表示画素としたパッシブ駆動型表示装置、その駆動回路および駆動方法に関する。
【背景技術】
【０００２】
有機ＥＬ素子は自発光型素子であるため、これを用いた表示パネルにおいては視野角に制限がなく、また従来の液晶表示装置に必要なバックライトも不要であるので、表示パネルのさらなる薄型化に寄与することができる。さらに有機ＥＬ素子は低電圧の直流電源により、効率の高い点灯駆動動作がなされるなどの特質を有している。したがって、有機ＥＬ素子による表示パネルは現状において広く用いられている液晶表示パネルに代わる次世代の表示パネルとして注目されており、一部の製品において実用化されている。
【０００３】
前記した有機ＥＬ素子による表示パネルは、大きく分けてアクティブ駆動型パネルとパッシブ駆動型パネルが存在する。前者のアクティブ駆動型パネルは、スタティックスキャンを行うため高解像度の表示に向いているが、ＴＦＴ基板が必要なためにイニシャルコスト、製造コスト共に高価になる。
【０００４】
これに対し、後者のパッシブ駆動型パネルはダイナミックスキャンを行うため、走査線を多く必要とする高解像度のパネルには不向きであるものの、構造が単純なためにイニシャルコスト、製造コスト共に安価になる。
【０００５】
少量多品種が求められる市場では、イニシャルコストの安さが求められ、この種の表示装置のイニシャルコストは、表示パネルとその駆動用ＩＣのコストが大半を占めている。前記駆動用ＩＣのイニシャルコストを削減するためには、１つの駆動用ＩＣを多種類の表示装置で利用できることが有効となる。このためには、駆動用ＩＣの汎用性を高めることが求められる。
【０００６】
図１は、パッシブ駆動型表示装置の一般的な構成を示したブロック図であり、特に前記した駆動用ＩＣと表示パネルとの関係について示したものである。このパッシブ駆動型表示装置においては図１に示すように、外部よりＩ／Ｆ端子１を通して、画像データおよび駆動に必要な制御信号が入力される。
【０００７】
前記画像データは制御回路２を介してメモリ３に一旦書き込まれ、前記メモリ３に書き込まれた画像データは、表示パネル６の駆動タイミングに合わせて読み出され、データ端子部４に送られる。前記データ端子部４は、表示パネル６の一辺に引き出された図示せぬデータ線に接続され、前記メモリ３から読み出された画像データに応じてデータ線が駆動される。
【０００８】
一方、走査端子部５ａ，５ｂは、前記表示パネル６のデータ線の引き出し側に直交する二辺にそれぞれ引き出された図示せぬ走査線に接続され、前記制御回路２からの制御信号に応じて、表示パネル６の駆動タイミングに合わせて走査線を駆動する。
【０００９】
図２は、図１に示したメモリ３の構築例を示したものであり、Ｘアドレスとしての０〜ｎ−１は、ｎ本のデータ線（Ａ１〜Ａｎ）に対応している。またＹアドレスは走査期間に対応している。なお、図２においては説明の便宜上、０〜５の走査期間についてのメモリ構造のみを示している。これにより、走査線を順に走査し、前記０〜５の各走査に対応して読み出されたメモリ３からの画像データによって、データ線が順次駆動される。よって、表示パネル６には画像データに応じた画像が表示される。
【００１０】
ところで、図１に示した例は、表示パネル６の対向する二辺にそれぞれ引き出された走査線に対して制御信号（走査信号）を供給するように構成されている。このように表示パネルの対向する二辺にそれぞれ走査線が引き出される表示パネル６の例としては、図３および図４に示すものが知られている。
【００１１】
図３および図４に示す例は、Ａ１〜Ａｎで示すデータ線が表示パネル６に縦方向に配置され、Ｋ１〜Ｋ６で示す走査線が表示パネル６に横方向に配置されている。そして前記各データ線と各走査線との交差位置にダイオードのマークで示した発光素子（有機ＥＬ素子）が配置され、これによりパッシブマトリクス型の表示パネル６を構成している。
【００１２】
なお、図３および図４において符号４は、図１に示したデータ端子部に相当し、陽極ドライバとして機能する。また符号５ａ，５ｂは、図１に示した走査端子部に相当し、陰極ドライバとして機能する。
【００１３】
そして、図３に示す例においては、表示パネル６の対向する各辺から走査線が交互に引き出されており（千鳥引き出し構造）、図４に示す例においては、表示パネル６の対向する各辺から走査線が両側に引き出されている（両側引き出し構造）。
【００１４】
なお、前記した千鳥引き出し構造の表示装置は次に示す特許文献１に、また両側引き出し構造の表示装置においては特許文献２にそれぞれ開示されている。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開平１０−２２３３７３号公報
【特許文献２】特開２００８−２３３７１７号公報
【００１６】
一方、前記した表示装置において、走査線の走査順に着目すると、図３および図４に白抜きの矢印で示したように、昇順の走査と、これとは逆の降順の走査が知られており、前記した表示パネルの千鳥引き出し構造および両側引き出し構造に加え、昇順および降順の走査方法の違いにより４種類の駆動方法が必要となる。さらに表示パネルの構造が異なれば、その表示パネルに合わせた走査順序を含む駆動方法が必要になる。
【発明の概要】
【発明が解決しようとする課題】
【００１７】
ところで、前記した多種多様な駆動方法に対応できるように駆動回路に汎用性を持たせることは、冒頭において説明した表示装置のイニシャルコストを低減させる点で、重要ではあるものの、前記した各走査方法に対応した走査制御回路を組み込むことが必要になり、その汎用性を高めるほど走査回路（駆動用ＩＣ）の規模が大きくなり価格が高騰する。
【００１８】
この発明は、前記した走査回路の規模を増大させることなく、多種多様な駆動方法に対応することができる汎用性の高いパッシブ駆動型表示装置、その駆動回路および駆動方法を提供することを課題とするものである。
【課題を解決するための手段】
【００１９】
前記した課題を解決するためになされたこの発明にかかる表示装置の駆動回路は、請求項１に記載のとおり、複数のデータ線および複数の走査線の交差位置において前記データ線と走査線との間にそれぞれ表示画素が形成された表示パネルを点灯駆動する表示装置の駆動回路であって、前記各データ線を駆動する画像データを格納する画像データメモリ領域と、前記各走査線の走査を制御する走査データを格納する走査データメモリ領域と、前記画像データメモリ領域から読み出された画像データに応じて、データ端子を駆動するデータ端子部と、前記走査データメモリ領域から読み出された走査データに応じて、走査端子を駆動する走査端子部とが具備され、前記走査データは、各走査端子における走査期間の動作に対応するデータであることを特徴とする。
【００２０】
また、前記した課題を解決するためになされたこの発明にかかる表示装置は、請求項４に記載のとおり、複数のデータ線および複数の走査線の交差位置において前記データ線と走査線との間にそれぞれ表示画素が形成された表示パネルを点灯駆動する表示装置であって、前記各データ線を駆動する画像データを格納する画像データメモリ領域と、前記各走査線の走査を制御する走査データを格納する走査データメモリ領域と、前記画像データメモリ領域から読み出された画像データに応じて、データ端子を駆動するデータ端子部と、前記走査データメモリ領域から読み出された走査データに応じて、走査端子を駆動する走査端子部とが具備され、前記走査データは、各走査端子における走査期間の動作に対応するデータであることを特徴とする。
【００２１】
また、前記した課題を解決するためになされたこの発明にかかる表示装置の駆動方法は、請求項６に記載のとおり、複数のデータ線および複数の走査線の交差位置において前記データ線と走査線との間にそれぞれ表示画素が形成された表示パネルを点灯駆動する表示装置の駆動方法であって、前記各データ線を駆動する画像データを画像データメモリ領域に格納すると共に、前記各走査線の走査を制御する走査データを走査データメモリ領域に格納する工程と、前記画像データメモリ領域に格納された画像データを読み出すと共に、走査データメモリ領域に格納された走査データを読み出す工程と、前記画像データメモリ領域から読み出された画像データに応じて、データ端子を駆動すると共に、前記走査データメモリ領域から読み出された走査データに応じて、走査端子を駆動する工程が順に実行され、前記走査データメモリ領域から読み出された走査データにより、各走査端子における走査期間の動作を制御することを特徴とする。
【図面の簡単な説明】
【００２２】
【図１】駆動型表示パネルとその駆動回路の例を示したブロック図である。
【図２】図１に示す駆動回路の従来におけるメモリの構築例を示した模式図である。
【図３】表示パネルにおける走査線の引き出し例を示した回路構成図である。
【図４】表示パネルにおける走査線の他の引き出し例を示した回路構成図である。
【図５】この発明にかかる駆動回路におけるメモリの構築例を示した模式図である。
【図６】第１の実施例にかかるメモリに格納されたデータ例を示す模式図である。
【図７】同じく第２の実施例にかかるデータ例を示す模式図である。
【図８】同じく第３の実施例にかかるデータ例を示す模式図である。
【図９】表示パネルとその駆動回路の他の例を示したブロック図である。
【図１０】第４の実施例にかかるメモリに格納されたデータ例を示す模式図である。
【図１１】同じく第５の実施例にかかるデータ例を示す模式図である。
【図１２】同じく第６の実施例にかかるデータ例を示す模式図である。
【図１３】データ端子と走査端子の両機能を備えた例を示す回路構成図である。
【発明を実施するための形態】
【００２３】
以下、この発明にかかる表示装置、その駆動回路および駆動方法について、図に示す実施の形態に基づいて説明する。この発明にかかる表示装置については、すでに説明した図１と同様の回路ブロックにより構成される。そして、図１に示すメモリ３については、図５に示すように構築される。
【００２４】
すなわち、メモリ３には、図２示した従来のメモリ構造と同様に画像データを記憶する領域（画像データメモリ領域）１１に加え、走査線に対応した走査データを記憶する領域（走査データメモリ領域）１２が設けられる。
【００２５】
前記画像データは制御回路２を介してメモリ３の画像データメモリ領域１１に書き込まれ、表示パネル６の駆動タイミングに合わせ順次読み出され、データ端子部４に送られる。前記データ端子部４は、表示パネル６における各データ線Ａ１〜Ａｎに接続され、画像データに応じてデータ線が駆動される。また、前記走査データは画像データと同様の経路を通ってメモリ３の走査データメモリ領域１２に書き込まれ、表示パネル６の駆動タイミングに合わせ順次読み出される。読み出された走査データに応じて、表示パネル６における各走査線Ｋ１〜Ｋ６の走査動作が制御される。
【００２６】
メモリ３を前記のように構築することで、走査データメモリ領域１２に書き込まれるデータにより、任意の走査動作を実現することができ、結果として、図３および図４に示すような千鳥引き出し構造および両側引き出し構造の表示パネル、さらに昇順の走査と、降順の走査などに応じた走査制御回路を付加する必要がない。このために、コストを高騰させることなく様々な走査方法に対応することが可能となる。
【００２７】
以下、各形態の表示パネルとその走査順の組み合わせに対応させて、前記メモリ３に書き込まれる走査データの好ましい態様について、各実施例に別けて説明する。
【実施例１】
【００２８】
まず、図３に示す千鳥引き出し構造の表示パネルを用い、これを昇順に走査する場合について説明する。この組み合わせに好適なメモリの走査データ領域１２の態様が、図６に示されている。なお図６以降に示すメモリへのデータの書き込み状況は、全て走査データメモリ領域１２のみを示しており、画像データメモリ領域１１のデータの書き込み状況は図示が省略されている。
【００２９】
そして、図６以降に示すデータ（走査データ）は“０”が走査動作に、“１”が非走査に対応している。したがって、第１の走査期間に対応するＹアドレス＝０では、走査線Ｋ１に対応するＸアドレス＝２のデータが“０”なので、第１の走査期間では走査線Ｋ１が走査動作を行い、他の走査線は非走査になされる。
【００３０】
次の第２の走査期間に対応するＹアドレス＝１では、走査線Ｋ４に対応するＸアドレスのデータが“０”なので、走査線Ｋ４が走査動作を行い、他の走査線は非走査になされる。以後の説明は省略するが、前記したように各アドレスのデータに対応して各走査線が走査し、結果として図３に示す千鳥引き出し構造の表示パネルを昇順に走査することができる。
【実施例２】
【００３１】
次に図３に示す千鳥引き出し構造の表示パネルを用い、これを降順に走査する場合について説明する。この組み合わせに好適なメモリの走査データメモリ領域１２の態様が、図７に示されている。
【００３２】
図７に示すように第１の走査期間に対応するＹアドレス＝０では、走査線Ｋ６に対応するＸアドレスのデータが“０”なので、第１の走査期間では走査線Ｋ６が走査動作を行い、他の走査線は非走査になされる。次の第２の走査期間に対応するＹアドレス＝１では、走査線Ｋ３に対応するＸアドレス＝０のデータが“０”なので、走査線Ｋ３が走査動作を行い、他の走査線は非走査になされる。
【００３３】
以後の説明は省略するが、前記したように各アドレスのデータに対応して各走査線が走査し、結果として図３に示す千鳥引き出し構造の表示パネルを降順に走査することができる。
【実施例３】
【００３４】
図４に示す両側引き出し構造の表示パネルを用い、これを昇順に走査する場合について説明する。この組み合わせに好適なメモリの走査データメモリ領域１２の態様が、図８に示されている。
【００３５】
図８に示すように第１の走査期間に対応するＹアドレス＝０では、走査線Ｋ１と走査線Ｋ４に対応するＸアドレスのデータが“０”なので、第１の走査期間では走査線Ｋ１と走査線Ｋ４が同時に走査動作を行い、他の走査線は非走査になされる。次の第２の走査期間に対応するＹアドレス＝１では、走査線Ｋ２と走査線Ｋ５に対応するＸアドレスのデータが“０”なので、走査線Ｋ２と走査線Ｋ５が同時に走査動作を行い、他の走査線は非走査になされる。
【００３６】
以後の説明は省略するが、前記したように各アドレスのデータに対応して各走査線が走査し、結果として図４に示す両側引き出し構造の表示パネルを昇順に走査することができる。
【実施例４】
【００３７】
次に図９は、走査線が一辺において引き出された最も基本的なパッシブ駆動型表示パネル６と、その駆動回路の構成を示したものであり、この場合においては１つの走査端子部５により構成される。そして他の構成は図１に示した例と同一であり、したがってその詳細な説明は省略する。
【００３８】
そして、図９に示す表示パネル６を利用して、これを昇順に走査する場合について、メモリの走査データ領域１２の態様が、図１０に示されている。
【００３９】
図１０に示すように第１の走査期間に対応するＹアドレス＝０では、走査線Ｋ１に対応するＸアドレスのデータが“０”なので、第１の走査期間では走査線Ｋ１が走査動作を行い、他の走査線は非走査になされる。次の第２の走査期間に対応するＹアドレス＝１では、走査線Ｋ２に対応するＸアドレスのデータが“０”なので、走査線Ｋ２が走査動作を行い、他の走査線は非走査になされる。
【００４０】
以後の説明は省略するが、前記したように各アドレスのデータに対応して各走査線が走査し、結果として図９に示す一辺引き出し構造の表示パネルを昇順に走査することができる。
【実施例５】
【００４１】
次に図９に示す一辺引き出し構造の表示パネル６を用い、走査データ領域のメモリを利用して階調制御等を行う例について説明する。この場合のメモリの走査データ領域１２の態様が、図１１に示されている。
【００４２】
図１１に示されたように、第１の走査期間に対応するＹアドレス＝０では、走査線Ｋ１に対応するＸアドレスのデータが“０”なので、第１の走査期間では走査線Ｋ１が走査動作を行い、他の走査線は非走査になされる。次の第２の走査期間に対応するＹアドレス＝１でも、走査線Ｋ１に対応するＸアドレスのデータが“０”なので、走査線Ｋ１が走査動作を行い、他の走査線は非走査になされる。
【００４３】
同様に第３の走査期間と第４の走査期間では、走査線Ｋ２が走査動作を行い、その他の走査線は非走査になされる。次に第５の走査期間では、走査線Ｋ３が走査動作を行い、第６の走査期間では走査線Ｋ４が走査動作を行う。
【００４４】
前記したような走査が実行されることで、走査線Ｋ１とＫ２は、走査線Ｋ３とＫ４に比べて２倍の期間走査することになる。このため、走査線Ｋ１とＫ２に接続された画素が点灯される場合には、実質的に２倍の輝度で点灯し、どちらか１つの走査期間だけ点灯の場合は１倍の輝度で点灯する。したがって、画像データと走査データの組み合わせにより、階調を表現することができる。
【００４５】
また、１つのパネルに発光効率が異なる（＝発光色が異なる）画素を設けた場合、同様の方法により、各画素の輝度を調整することができる。
【実施例６】
【００４６】
前記した実施例５までの説明は、単純化のために走査データを１ビットとしているが、複数のビットがある中の１つのビットを走査データとして割り当てることもできる。また、１フレームの画像を複数のサブフレームに分割して表示する場合、走査データを複数のビットで構成し、複数ビットの各ビットを各サブフレームの走査動作に対応させることも可能である。
【００４７】
以下に３サブフレームで３ビットデータの場合を例にして、図１２に基づいて動作を説明する。ここでは、走査データの３ビットのうち、最下位ビットが第１サブフレームの走査動作を制御し、第二ビットが第２サブフレームの走査動作を、最上位ビットが第３サブフレームの走査動作を制御するようになされる。
【００４８】
図１２に示すように第１の走査期間に対応するＹアドレス＝０で走査線Ｋ１に対応するＸアドレスのデータは“０００”なので、３サブフレーム全ての第１の走査期間で走査線Ｋ１は走査動作を行う。同様に、第２の走査期間に対応するＹアドレス＝１で走査線Ｋ２に対応するＸアドレスのデータは“０００”なので、３サブフレーム全ての第２の走査期間で走査線Ｋ２は走査動作を行う。
【００４９】
第３の走査期間に対応するＹアドレス＝２で走査線Ｋ３に対応するＸアドレスのデータは“１００”なので、第１と第２サブフレームの第３の走査期間は走査動作を行い、第３サブフレームは非走査になされる。同様に第４の走査期間に対応するＹアドレス＝３で走査線Ｋ４に対応するＸアドレスのデータは“１００”なので、第１と第２サブフレームの第４の走査期間は走査動作を行い、第３サブフレームは非走査になされる。
【００５０】
以下同様に、走査線Ｋ５とＫ６は“１１０”なので、第１サブフレームは走査動作を行い第２と第３サブフレームは非走査になされる。
【００５１】
以上の走査動作により、走査線Ｋ５とＫ６に比べ、走査線Ｋ３とＫ４は２倍の期間走査が行われ、走査線Ｋ１とＫ２は３倍の期間走査を行うことになる。各画素の輝度は走査期間に比例するので、前記した走査データにより４つの階調表現を実現することが出来る。
【００５２】
なお、図１および図９に示した駆動回路（駆動ＩＣ）のデータ端子部４および走査端子部５，５ａ，５ｂについては、その一部がデータ端子と走査端子の両機能を有する構成にされていることが望ましい。前記二つの機能を持たせることで、表示パネルにおけるデータ線および走査線の数に応じてその機能を切り換えることができ、より汎用性を高めた駆動回路を提供することができる。
【００５３】
図１３は、前記データ端子と走査端子の両機能を備えた例を示すものであり、符号Ｑ１で示すｐチャンネル型ＭＯＳＦＥＴと、Ｑ２で示すｎチャンネル型ＭＯＳＦＥＴ、さらにＱ３で示すｐチャンネル型ＭＯＳＦＥＴが備えられる。そして、素子Ｑ１とＱ２の各ドレインが接続されて、これが出力端子Ｋｏｕｔになされる。また素子Ｑ１のソースには電源ＶＡＭが印加され、素子Ｑ２のソースは非点灯駆動電源ＶＡＬに接続されている。
【００５４】
さらに、Ｑ３で示すｐチャンネル型ＭＯＳＦＥＴのドレインが出力端子Ａｏｕｔに接続され、素子Ｑ３のソースには駆動電圧源ＶＡＨからの駆動電圧を利用して動作する定電流源Ｉ１からの電流が供給されるように構成されている。
【００５５】
さらに、前記各素子Ｑ１，Ｑ２，Ｑ３のゲートには、制御回路２に具備されたデータ端子制御回路および走査端子制御回路より制御信号が供給され、出力端子Ａｏｕｔ（Ｋｏｕｔ）からは、前記したＶＡＭまたはＶＡＬもしくは定電流源Ｉ１からの定電流が出力される。
【００５６】
図１３に示す出力回路を陽極線をドライブするデータ端子部（出力端子Ａｏｕｔ）として利用する場合においては、Ｑ２およびＱ３のスイッチング動作により出力端子Ａｏｕｔには、定電流源Ｉ１からの駆動電流もしくは電圧ＶＡＬが出力される。また図１３に示す出力回路を陰極線をドライブする走査端子部（出力端子Ｋｏｕｔ）として利用する場合においては、Ｑ１およびＱ２のスイッチング動作により出力端子Ｋｏｕｔには、電圧ＶＡＭもしくは電圧ＶＡＬが出力される。
【００５７】
図１３に示したデータ端子と走査端子の両機能を有する出力回路を一部に採用する場合においては、前記両機能の切り替えに応じて図５に示したメモリ３における画像データメモリ領域１１と走査データメモリ領域１２が切り替えられる。すなわち、メモリ３におけるＸアドレスおよびＹアドレスの定義が変えられる。これにより、より汎用性を高めた駆動回路を提供することができる。
【００５８】
なお、以上説明した実施の形態においては、表示パネルに配列される画素として有機ＥＬ素子を用いた例を示しているが、この発明にかかる表示制御装置および表示制御方法においては、これに限定されることはなく、画素として他の素子を用いた場合においても同様の作用効果を得ることができる。
【符号の説明】
【００５９】
１              Ｉ／Ｆ端子
２              制御回路
３              メモリ
４              データ端子部
５，５ａ，５ｂ  走査端子部
６              表示パネル
１１            画像データメモリ領域
１２            走査データメモリ領域
Ａ１〜Ａｎ      データ線
Ｋ１〜Ｋ６      走査線
【図１】
2010224297.tif 000003
【図２】
2010224297.tif 000004
【図３】
2010224297.tif 000005
【図４】
2010224297.tif 000006
【図５】
2010224297.tif 000007
【図６】
2010224297.tif 000008
【図７】
2010224297.tif 000009
【図８】
2010224297.tif 000010
【図９】
2010224297.tif 000011
【図１０】
2010224297.tif 000012
【図１１】
2010224297.tif 000013
【図１２】
2010224297.tif 000014
【図１３】
2010224297.tif 000015