(57)【要約】【課題】Ｉ／Ｏ識別制御手段の異なる装置搭載時の制御不良及びＩ／Ｏ識別制御の不要な低速化を防ぎ汎用性を持たせる。【解決手段】複数のＩｎｐｕｔ手段から入力される検出信号または複数のＯｕｔｐｕｔ手段へ出力する駆動制御信号を伝達する１つのデータ線と、このデータ線の入出力を特定する信号と１つのＩ／Ｏ手段を特定する識別信号を伝達する識別信号線と、データ線のデータ有効期間及び識別信号線の有効期間を定める期間信号線と、識別信号から該当するＩ／Ｏ手段を識別しデータ線上のデータを該当するＩ／Ｏ手段のデータとして有効にするＩ／Ｏ識別制御手段１０と、Ｉ／Ｏ識別制御手段１０を制御するための制御信号を生成するコントローラ３０と、識別信号線のデータ有効期間内に発生するパルス信号のみを抽出しコントローラ３０に出力する帰還信号線とを備え、Ｉ／Ｏ識別制御手段１０に識別信号線で識別されたＩ／Ｏ手段の帰還信号のみを帰還信号線の有効信号として送受信を行なう送受信部２６を設けた。【選択図】図１５
2010101961.tif 000002
【特許請求の範囲】
【請求項１】
状態を検出する複数の検出手段と複数の駆動手段とを有する画像形成装置において、
画像形成制御を行う画像形成制御手段と、
前記複数の検出手段から前記画像形成制御手段へ入力される入力信号、または前記画像形成制御手段から前記複数の駆動手段へ出力する駆動制御信号を伝達する１つのデータ線と、
前記データ線の入出力を特定する信号並びに前記複数の検出手段及び複数の駆動手段から１つの検出手段または１つの駆動手段を特定する識別信号を伝達する識別信号線と、
前記データ線のデータ有効期間、及び前記識別信号線における信号の有効期間を定める期間信号線と、
前記識別信号から該当する前記検出手段または前記駆動手段を識別し、前記データ線上のデータを該当する前記検出手段または前記駆動手段のデータとして有効にする識別制御手段と、
前記識別制御手段を制御するための制御信号として、前記識別信号、及び前記期間信号を生成して送出するコントローラと、
前記識別信号線のデータ有効期間内に発生するパルス信号のみを抽出し、前記コントローラに出力する帰還信号線と、を備え、
前記識別制御手段は、前記識別信号線で識別された、前記検出手段または前記駆動手段の帰還信号のみを前記帰還信号線の有効信号として送受信を行なう送受信部を備えたことを特徴とする画像形成装置。
【請求項２】
前記識別制御手段は、特定した特定検出手段の信号線を上記データに出力可能とする特定出力制御線を備え、
前記送受信部は、前記コントローラが前記検出手段または前記駆動手段の識別制御を行なっていない期間の一部をデータ線開放期間として設定して、前記特定出力制御線により特定した前記検出手段のデータ信号をデータ線に出力し、前記コントローラが前記検出手段または前記駆動手段の識別制御を行っている期間は、前記特定検出手段のデータ信号を帰還信号線に出力することで前記特定検出手段のデータ信号を検出可能とする機能を備えたことを特徴とする請求項１に記載の画像形成装置。
【請求項３】
前記送受信部は、受信した前記制御信号並びに前記データ信号を波形整形する波形整形回路を備え、該波形整形回路で波形整形した後、制御部並びに制御信号線、データ線に出力する機能を有することを特徴とする請求項１または２に記載の画像形成装置。
【請求項４】
前記識別制御手段は、基準信号生成回路を備え、前記識別信号線における識別信号に応じて前記基準信号生成回路による基準信号の生成／停止を制御することを特徴とする請求項１乃至３の何れか一項に記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のＩｎｐｕｔ／Ｏｕｔｐｕｔ手段のデータ信号を１つの信号線に載せ共有（多重）化することで、Ｉｎｐｕｔ／Ｏｕｔｐｕｔ手段のデータ信号線数の削減した画像形成装置に関する。
【背景技術】
【０００２】
引用文献１には、膨大となる画像形成装置からの出力線を削減して、検出手段、並びにアクチュエータの増減により画像形成システム構成が変更になった場合でも、信号線数を増大させることなく対応できるよう汎用性を持たせた画像形成装置が開示されている。
【特許文献１】特開２００８−１５８３５５公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、上記したような画像形成装置では、画像を形成するにあたり、装置の多くの個所の状態や動作状態を検出し、それに応じて装置内のアクチュエータを細かく制御する必要がある。
画像形成装置をそのような状態にするためには、画像形成制御手段（ボード）に入力される信号線及びボードから出力される信号線の数が膨大となり、装置が複雑化し小型化が困難になっている。
そこで、複数のセンサからの検出信号、または複数のアクチュエータへの駆動制御信号を１つの信号線を共有化して載せるＩ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）制御法を用いることで、膨大となる画像形成装置のデータ入出力線を削減すると同時に、センサ並びにアクチュエータの増減により画像形成システム構成が変更になった場合でも、信号線数を増大させることなく対応できるよう、汎用性を持たせることが考えられる。
【０００４】
しかしながら、Ｉ／Ｏ制御法は、複数のＩ／Ｏ識別制御手段と接続する可能性があるため、信号線路長が長くなり、浮遊容量並びに負荷容量が増大するという問題点があった。
また、ある基準周波数の制御信号を用いた場合、あるシステム（装置）では動作しても、異なる装置では動作しないという問題が生じるおそれがあった。
また、それら容量を見込んで制御信号周波数を下げた場合は、不要な低速化を招く問題点があった。
本発明は、上記した問題点を鑑みてなされたものであり、Ｉ／Ｏ識別制御手段の異なる装置搭載時の制御不良、及び、Ｉ／Ｏ識別制御の不要な低速化を防ぎ、汎用性を持たせることができる画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するため、請求項１に記載の発明は、状態を検出する複数の検出手段と複数の駆動手段とを有する画像形成装置において、画像形成制御を行う画像形成制御手段と、前記複数の検出手段から前記画像形成制御手段へ入力される入力信号、または前記画像形成制御手段から前記複数の駆動手段へ出力する駆動制御信号を伝達する１つのデータ線と、前記データ線の入出力を特定する信号並びに前記複数の検出手段及び複数の駆動手段から１つの検出手段または１つの駆動手段を特定する識別信号を伝達する識別信号線と、前記データ線のデータ有効期間、及び前記識別信号線における信号の有効期間を定める期間信号線と、前記識別信号から該当する前記検出手段または前記駆動手段を識別し、前記データ線上のデータを該当する前記検出手段または前記駆動手段のデータとして有効にする識別制御手段と、前記識別制御手段を制御するための制御信号として、前記識別信号、及び前記期間信号を生成して送出するコントローラと、前記識別信号線のデータ有効期間内に発生するパルス信号のみを抽出し、前記コントローラに出力する帰還信号線と、を備え、前記識別制御手段は、前記識別信号線で識別された、前記検出手段または前記駆動手段の帰還信号のみを前記帰還信号線の有効信号として送受信を行なう送受信部を備えた画像形成装置を特徴とする。
【０００６】
請求項２に記載の発明は、前記識別制御手段は、特定した特定検出手段の信号線を上記データに出力可能とする特定出力制御線を備え、前記送受信部は、前記コントローラが前記検出手段または前記駆動手段の識別制御を行なっていない期間の一部をデータ線開放期間として設定して、前記特定出力制御線により特定した前記検出手段のデータ信号をデータ線に出力し、前記コントローラが前記検出手段または前記駆動手段の識別制御を行っている期間は、前記特定検出手段のデータ信号を帰還信号線に出力することで前記特定検出手段のデータ信号を検出可能とする機能を備えた請求項１に記載の画像形成装置を特徴とする。
請求項３に記載の発明は、前記送受信部は、受信した前記制御信号並びに前記データ信号を波形整形する波形整形回路を備え、該波形整形回路で波形整形した後、制御部並びに制御信号線、データ線に出力する機能を有する請求項１または２に記載の画像形成装置を特徴とする。
請求項４に記載の発明は、前記識別制御手段は、基準信号生成回路を備え、前記識別信号線における識別信号に応じて前記基準信号生成回路による基準信号の生成／停止を制御する請求項１乃至３の何れか一項に記載の画像形成装置を特徴とする。
【発明の効果】
【０００７】
本発明によれば、識別制御手段に識別された検出手段の読取データと同期したパルス信号のみをコントローラに出力する送受信部を備えたことで、識別された検出手段に応じて信号線路長が変化してもデータを確実に獲得することができる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の画像形成装置の実施の形態について説明する。
図１は、本発明が適用される画像形成装置の基本的なエンジン周りのシステム構成の一例を示す図である。
この図１に示す画像形成装置は、画像形成制御手段であるＣＰＵ３１を備える画像形成制御ボード（以下、単に「制御ボード」と称する）５１に、定着ユニット５２、給紙カセット５３、トナー濃度センサ５４、紙サイズセンサ５５、中間転写ユニット５６、感光体ユニット５７、現像ユニット５８、温湿度センサ５９及び接離センサ６０等が接続されている。
制御ボード５１には、複数の着脱（交換）ユニット、例えば定着ユニット５２や現像ユニット５８等があり、ユニットと装置本体との着脱状態を示す信号が、各ユニットに設けられたセンサ（検出手段）から制御ボード５１へＩｎｐｕｔ信号（入力信号）として入力される。他の入力信号としては、装置内外の温湿度を検出する温湿度センサ５９、画像形成時に駆動される接離機構並びに記録媒体などの位置／状態情報を検出する接離センサ６０、あるいはトナー濃度センサ５４などからの検出信号がある。
紙サイズセンサ５５や給紙カセット５３のセンサなどは、信号線が複数ビットにもなり、信号線数を大きく増大させる。図示していないが、高圧電源からのフィードバック信号等もある。
【０００９】
また、各ユニットには、モータ、ソレノイドやクラッチなどのアクチュエータが複数あり、制御ボード５１からは、それらを駆動する駆動信号が駆動手段へＯｕｔｐｕｔ信号（出力信号）として出力される。
なお、本明細書では検出手段をＩｎｐｕｔ手段、駆動手段をＯｕｔｐｕｔ手段と表記する場合がある。
近年、画像形成装置のカラー化や高性能／多機能化で、センサ（検出手段）からの入力信号やアクチュエータ（駆動手段）の増大でこれら信号線数は増大する傾向にある。
また、これらセンサやアクチュエータを使用するには、検出結果信号や駆動信号（データ信号）のほかに電源供給も必要となる。これら多数のセンサからの検出信号及びアクチュエータへの駆動信号を制御ボード５１に入出力するために、多数の信号線及び電源線が必要であり、制御ボード５１が大型化してしまう。
また、制御ボード５１は、これら各ユニットや各種センサとは離れた位置に設置されるため、多数の信号線が装置内を這いまわり、装置の簡素化／小型化並びに低コスト化に対する大きな障壁となっている。
そこで、本実施の形態の画像形成装置では、装置内を這い回る検出手段からの検出信号または駆動手段への駆動信号を伝送するデータ信号線を削減した上で、装置の違いによるＩ／Ｏ手段の制御不良及び制御時間の不要な長期化を防ぐことを目的とするものである。
【００１０】
図２は、本発明が適用される画像形成装置の主要な構成を示した図である。
本実施の形態の画像形成装置では、画像形成装置のエンジン周りの制御を司る制御ボード５１とＩ／Ｏ識別制御手段１０とが３つの信号線（期間信号線、識別信号線、データ線）により接続される。制御ボード５１からは識別信号と期間信号がＩ／Ｏ識別制御手段１０に入力される。また、データ線を介して複数の検出手段Ａ、Ｂ、・・・Ｘの検出結果が検出データとしてＩ／Ｏ識別制御手段１０から制御ボード５１に入力され、複数の駆動手段１、２、・・・Ｎの駆動制御信号が駆動制御データとして制御ボード５１からＩ／Ｏ識別制御手段１０に出力される。
また、複数の検出手段Ａ、Ｂ、・・・Ｘ及び駆動手段１、２、・・・Ｎと、その近傍に設置されたＩ／Ｏ識別制御手段１０との間では、複数の検出手段Ａ、Ｂ、・・・Ｘの夫々が検出すべき対象の状態を検出した結果である２値データ（「１」または「０」）、またはＡＤコンバータ（ＡＤＣ）の複数ビットのシリアルデータと、複数の駆動手段１、２・・・Ｎの夫々が駆動すべき対象への駆動信号が送受信される。
【００１１】
図３は、Ｉ／Ｏ識別制御手段の制御信号のタイミングの一例を示した図である。
Ｉ／Ｏ識別制御手段１０では、期間信号のｐ１〜ｐ４の間でＩ／Ｏ手段の識別制御を行う。また、期間信号ｐ１〜ｐ２の間で識別信号の状態を判定し、データの入出力を特定するためのＩｎ／Ｏｕｔ判定期間を定める。また、期間信号ｐ２〜ｐ３の間でＩ／Ｏ手段を識別するための識別信号のパルスを有効とする識別有効期間、期間信号ｐ３〜ｐ４の間でデータ線のデータを有効とする期間をそれぞれ定める。
期間信号と、期間信号ｐ１からｐ４までの間に生成される識別信号並びにデータ信号からなる一連の信号群をパケットと呼ぶことにする。
また、Ｉ／Ｏ識別制御手段１０は、Ｉｎ／Ｏｕｔ判定期間における識別信号線の状態によって、データ線のデータ有効期間におけるデータの入出力を制御する。Ｉｎ／Ｏｕｔ期間における識別信号線にパルス信号を生成した場合は、識別信号で識別された該当駆動手段の駆動データ（出力信号）として制御ボード５１がデータ線のデータを該当駆動手段に出力する。パルスを生成しない場合は、データ線のデータは制御ボード５１への入力信号で該当手段は検出手段となり、データ有効期間に制御ボード５１が該当検出手段の検出信号としてデータを取り込む。
またＩ／Ｏ識別制御手段１０は、識別有効期間内に発生する識別信号のパルス数をカウントすることで識別を要するＩ／Ｏ手段群の中から、該当するＩ／Ｏ手段を識別する。
Ｉｎ／Ｏｕｔ判定期間を識別期間の直前に設けることで、識別信号（識別するためのパルス数）を検出手段と駆動手段で共用することができる。識別信号のパルス数を抑え識別期間を短くできると同時に、制御ブロックのカウンタ規模を小さく出来る。例えば、識別パルス数がｎの時、検出手段ｎまたは駆動手段ｎとなり、Ｉｎ／Ｏｕｔ期間の識別信号によって、検出手段ｎまたは駆動手段ｎのどちらかを識別する。
【００１２】
図４は、本発明が適用されるＩ／Ｏ識別制御手段の機能ブロック図である。
この図４に示すコントローラ１１は、期間信号を受けて、図３に示す／Ｒｅｓｅｔ信号、Ｄｅｔｅｃｔ信号、Ｉｎ／Ｏｕｔ期間信号を生成する。また図示していないがコントローラ１１は、検出手段のデータを有効とするアウトプットイネーブル信号（Ｏ．Ｅ）等も生成する。
判定手段（ｊｕｄｇｅ）１２は、Ｉｎ／Ｏｕｔ期間における識別信号線のパルスの有無によって、データ線のデータ有効期間におけるデータの入出力を制御する。
カウンタ１３は、コントローラ１１で生成された／Ｒｅｓｅｔ信号、Ｄｅｔｅｃｔ信号で定まる識別信号有効期間内に、識別線の識別データであるパルス数をカウントしカウント値をデコーダ１４へ出力する。
判定手段１２がデータ線のデータを入力と判定した場合には、デコーダ１４はカウンタ値に従い複数のデータ線（ｉｎＡ〜ｉｎＸ）から予め定められた１つの検出手段のデータを識別選択する。選択された検出データは、前述のＯ．Ｅ信号によって制御ボード５１に接続されたデータ線上にデータ有効期間出力される。
Ｉ／Ｏ識別制御手段１０は、上述のようにデータ線を共有することで、複数のＩ／Ｏ手段のデータを制御ボード５１と授受する。つまりデータ線を共有するために、識別選択されたＩ／Ｏ手段のデータ線のみをデータ線と接続するようにしている。
【００１３】
図５は、Ｉ／Ｏ識別制御手段に備えられているデータ共有制御の機能図である。
Ｉ／Ｏ識別制御手段１０には、多重化制御回路２１が備えられている。多重化制御回路２１は、制御ボード５１から送出される識別信号によって識別選択されるＩ／Ｏ手段のデータ線のみをデータ線に接続する。例えば、センサであるＳｅｎｓ１が識別選択されるとスイッチＳＷ０をＯＮする。識別選択しない時は全てのＩ／Ｏ手段の接続スイッチをＯｆｆする。基準信号生成回路２２はモータ駆動パルスを生成する。
【００１４】
図６はＩ／Ｏ識別制御手段の制御信号を生成するコントローラの構成を示した図である。
コントローラ３０は、識別対象とするＩ／Ｏ手段を指示するＣＰＵ３１と、ＣＰＵ３１によって設定されるパラメータに基づいて、ＣＰＵ３１が指示したＩ／Ｏ手段を制御するのに必要な制御信号を生成するＩ／Ｏ識別制御信号生成部３２とから成る。
ＣＰＵ３１は、指示するＩ／Ｏ手段を識別制御するための制御信号を生成するのに必要なパラメータを、識別制御開始と同時にＩ／Ｏ識別制御信号生成部３２に設けた複数のレジスタ３３に順次設定する。全てのパラメータ設定が終了すると設定完了をＩ／Ｏ識別制御信号生成部３２に通知する。
Ｉ／Ｏ識別制御信号生成部３２には、複数のレジスタ３３が用意され、ＣＰＵ３１が設定するパラメータをレジスタ３３に保持する。レジスタ３３の設定が終了すると、レジスタ値に基づいてＩ／Ｏ識別制御手段１０の制御信号を生成して出力する。
具体的には、Ｉ／Ｏ識別制御信号生成部３２は、レジスタ３３に周波数の設定パラメータを保持するためのレジスタを割り当てておき、割り当てられたレジスタ３３に書き込まれた値に従い周波数（識別制御期間）の異なる制御信号を生成する。
【００１５】
Ｉ／Ｏ識別制御信号生成部３２は、基準クロックと分周器を有しており、基準クロックを分周した複数の基準信号（クロック）の中から、周波数を設定するレジスタ３３により設定された基準信号に基づいて制御信号を生成する。このようにＩ／Ｏ識別制御信号生成部３２は、選択した基準クロックを用いて計数を行い、予め設定されたカウント値に従いパルスを生成することで、図３に示すような各制御信号（パルス）を生成する。
例えば、周波数設定パラメータ格納用のレジスタ３３は、２ビットで構成され、レジスタ３３の値によって、図７に示すように基準クロックを変更して制御信号を生成する。このとき、基準クロックの周波数は、ＣＬＫ０＞ＣＬＫ１＞ＣＬＫ２＞ＣＬＫ３となっており、ＣＰＵ３１が周波数設定レジスタ３３に設定した値に基づいて選択したＣＬＫを用いて制御信号を生成する。
【００１６】
図８は、本実施形態のＩ／Ｏ識別制御手段の制御信号のタイミングの一例を模式的に示した図であり、（ａ）はＣＬＫ１、（ｂ）はＣＬＫ０、（ｃ）はＣＬＫ３をそれぞれ用いた例が示されている。実験ではＣＬＫ０＝１２ＭＨｚ、ＣＬＫ１＝６ＭＨｚ、ＣＬＫ２＝３ＭＨｚ、ＣＬＫ３＝１．５ＭＨｚとした。
なお、本実施形態では、基準クロックを変更することで制御信号の周波数変更を実現しているが、基準クロックはそのままで制御信号パルスを生成するためのカウント値を変更することで、制御信号の周波数変更を行うようにしてもよい。
【００１７】
［第１の実施の形態］
第１の実施の形態では、Ｉ／Ｏ識別制御手段１０がＩ／Ｏ手段の１つであるＡＤＣ４１を識別制御する場合、制御信号の１つである期間信号のＰ３〜Ｐ４（データ有効）期間に生成する識別信号のパルスをＡＤＣ転送パルスとして用い、転送パルスでデータ線上にＡＤＣのデータを読み出す。
コントローラ３０は、転送パルスとして用いたパルスの立下りエッジでデータ線上のデータを読取る。
【００１８】
図９は、ＡＤＣ（パラレル型）データ読み取り時の制御信号タイミングの一例を示した図である。
Ｉ／Ｏ識別制御手段１０が、データ有効期間における識別信号パルスから図９に示すｓｃｌｋを抽出し、転送パルスとして生成して接続されたＡＤＣ４１に出力する。
ＡＤＣ４１は、リーディングパルス（ここでは３パルス）後のデータを出力する。Ｉ／Ｏ識別制御手段１０は、リーディングパルス後のパルスでＡＤＣ４１のパラレルデータ（ｍビット）を出力データ用レジスタにラッチする。
レジスタにラッチされたＡＤＣデータは、ラッチ後のｓｃｌｋパルスの立ち上がりエッジに同期して上位ビットより順次データ線に読み出される。データ線に読み出されたデータをコントローラ３０がデータ有効期間における識別信号パルスの立下りエッジで読み込むことで、ＡＤＣ４１のデータを取得する。このとき線路長によってデータ到達までの遅延量に違いが発生する。
【００１９】
図９に示すＲ１＿ｓｉｇ＿ｄａｔａのように識別信号のデータ有効期間での転送パルス（データ読み込みパルス）幅＞遅延量Ｄ１の時は、データを正確に読取ることができる。
しかし、線路長が長く、コントローラ３０が識別信号パルスを出力し、そのパルスを用いてＩ／Ｏ識別制御手段１０が転送パルスを生成し、データ線上にＡＤＣデータを出力した後、コントローラ側のデータ線端にＡＤＣデータが到達するまでの時間（遅延量Ｄ２）＞転送パルス幅の場合は、正しいデータを読取ることが出来ない。
そこで、第１の実施の形態では、Ｉ／Ｏ識別制御手段１０が識別信号から抽出した転送パルス（Ｒ＿ｓｃｌｋ）をコントローラ３０へ出力する制御線（帰還信号線）と、有効な帰還信号を前記帰還信号線に出力制御する信号送受信部をＩ／Ｏ識別制御手段１０に設けるようにしている。
【００２０】
図１０に示すように、Ｉ／Ｏ識別制御手段１０から画像形成手段５１のコントローラへ出力するが、複数のＩ／Ｏ識別制御手段１０が存在する場合に、識別されたＡＤＣ４１が接続されたＩ／Ｏ識別制御手段１０で生成される帰還信号のみを帰還信号線に出力する。
帰還信号は図１１に示すように、データ有効期間のみの信号である。
識別されたＡＤＣが接続されたＩ／Ｏ識別制御手段からの帰還信号線とデータ線の線路長は同一となり、帰還信号線のパルスとデータ線のデータは位相遅れが同じなので、例えば線路長が長い、Ｒ２＿ｓｉｇ＿ｄａｔａのような大きな遅延が発生したＡＤＣデータに対しても帰還信号線の信号をデータ読取パルス（Ｒ＿ｓｃｌｋ）に用いることで、図９に示すように帰還信号線のパルスの立下りエッジでコントローラがＡＤＣ出力データを正確に読み込むことができる。
【００２１】
図１２は、帰還信号接続の様子を模式的に示した図である。
この図１２において、Ｉ／Ｏ識別制御手段１０ｂに識別されたＡＤＣが接続されている場合、Ｉ／Ｏ識別制御手段１０ｂの送受信部２６ｂのみが制御部２５ｂで生成した帰還信号を帰還信号線に出力する。なお、コントローラ３０は、識別制御対象がＡＤＣ以外の場合には、帰還信号を用いないようにする。
このように第１の実施の形態では、Ｉ／Ｏ識別制御手段１０に識別されたＩｎｐｕｔ手段の読取データと同期したパルス信号のみをコントローラ３０に出力する送受信部２６を設けることで、識別されたＩｎｐｕｔ手段に応じて信号線路長が変化してもデータを確実に獲得できるようになる。
【００２２】
［第２の実施の形態］
従来のＩ／Ｏ識別制御の機能は、図５に示すように画像形成制御手段である制御ボード５１が意図したタイミングで（スイッチをＯＮにして）Ｉ／Ｏ手段とのデータの授受を行なっていた為、制御ボード５１は、意図しないタイミングで発生する検出（センサー）信号を検出することができなかった。ここで、断続的、または意図しないタイミングで発生する検出信号を特定Ｉｎｐｕｔ手段信号と呼ぶことにする。
そこで、第２の本実施形態では、Ｉ／Ｏ識別制御手段１０を制御する制御ボード５１のコントローラ３０に特定Ｉｎｐｕｔ手段の出力制御信号を生成する機能を追加すると共、コントローラ３０とＩ／Ｏ識別制御手段間１０との間に特定Ｉｎｐｕｔ手段の出力制御線を設け、特定Ｉｎｐｕｔ手段の出力制御信号を用いることで、上記不具合を解消するようにした。
【００２３】
図１３は、Ｉ／Ｏ識別制御手段の制御信号のタイミングの一例を示した図、図１４は、第２の実施の形態のＩ／Ｏ識別制御手段に備えられているデータ共有制御の機能図である。
この図１３に示すように、制御ボード５１のコントローラ３０は、識別制御の未実施期間に不定期に信号を発生する特定Ｉｎｐｕｔ手段のデータ線が接続可能となるデータ線開放期間を設定し、特定Ｉｎｐｕｔ手段の出力制御線に出力制御信号（パルス）を出力する。
Ｉ／Ｏ識別制御終了から特定Ｉｎｐｕｔ手段の出力制御信号のパルス発生までの期間（＝データ線開放期間）、特定Ｉｎｐｕｔ手段のデータ信号は、データ線に出力され信号検出が可能となる。
【００２４】
また、図１４に示すように制御ボード５１のコントローラ３０から特定Ｉｎｐｕｔ手段出力制御信号がＩ／Ｏ識別制御手段１０に出力される。
Ｉ／Ｏ識別制御手段１０は、多重化制御回路２１及び検出保持回路２３を備え、多重化制御回路２１は、Ｉ／Ｏ識別制御が終了すると、特定Ｉｎｐｕｔ手段のスイッチｓｗＤをＯｎとする。また、多重化制御回路２１は、特定Ｉｎｐｕｔ手段の出力制御信号にパルスを検知するとスイッチｓｗＤをＯｆｆにする。
特定Ｉｎｐｕｔ手段の信号（データ）は、エッジ検出保持回路２３を介してスイッチｓｗＤに接続される。エッジ検出保持回路２３は、特定Ｉｎｐｕｔ手段のデータに変化があるとその値を保持する。
制御ボード５１のコントローラ３０は、データ線開放期間の終了時点で特定Ｉｎｐｕｔ手段の信号を検出する。エッジ検出保持回路２３のデータは、データ線開放期間が終了するとクリアされる。そして、第２の実施形態では、上記Ｉ／Ｏ識別制御手段１０に設けた送受信部２６により、帰還信号線を上記特定Ｉｎｐｕｔ手段の信号検出に用いるようにした。
【００２５】
図１５は、第２の実施の形態のＩ／Ｏ識別制御手段に備えられているデータ共有制御の機能動作の一例を示した図である。
識別制御でＡＤＣ４１が選択されると、多重化制御回路２１で生成した帰還信号（Ｒ．ＣＬＫ）を、信号送受信部（送受信部）２６がスイッチｓｗＲにより帰還信号線に出力する。
識別制御でＡＤＣ４１が選択されないと帰還信号線には信号が流れていないので、この期間に特定Ｉｎｐｕｔ手段のデータ信号を出力するようにする。
識別制御期間のデータ有効期間中（図１３のｐ３からｐ４の間）にＡＤＣ２１が選択されない場合、予め定めた特定Ｉｎｐｕｔ手段の信号を帰還信号線に出力する。図１５では送受信部２６がスイッチｓｗＳをＯｎにして識別制御期間だけ出力する。
このように第２の実施の形態では、Ｉ／Ｏ識別制御動作中に使用していない制御線（帰還信号線）を有効に使用することで、特定Ｉｎｐｕｔ手段のデータ信号の検出機会を多くし、割り込み処理の実行遅延を低減することができる。
【００２６】
［第３の実施の形態］
第３の実施の形態のＩ／Ｏ識別制御手段１０は、画像形成装置の構成または配置レイアウトに応じて機能ユニット毎または配置レイアウト毎にＩ／Ｏ手段をある程度まとめた状態で設ける。
Ｉ／Ｏ手段をある程度まとめた結果、図１６に示すように、装置内をＩ／Ｏ識別制御手段１０ａ、１０ｂ、１０ｃがシリーズに繋がるような構成、或いは図１７に示すようにＩ／Ｏ識別制御手段１０ａ、１０ｂ、１０ｃがスター状に繋がる構成の場合、またＩ／Ｏ数が少ない場合は、一つのＩ／Ｏ識別制御手段で間に合う場合もある。
このように画像形成装置によってＩ／Ｏ識別制御手段の構成、並びに接続形態が異なるので、線路長及びＩ／Ｏ識別制御手段の接続数の違いによる信号線の容量ばらつきで、制御信号受信端（Ｉ／Ｏ識別制御手段側）での制御信号劣化が生じる。
そこで、本実施形態の送受信部２６には、受信した制御信号並びにデータ信号を波形整形した後、各信号線及び制御部に信号を出力する機能を設けるようにした。
このように構成すれば、信号線路に複数の識別制御手段が接続された場合でも、Ｉ／Ｏ識別制御手段１０に接続された全てのＩ／Ｏ手段とコントローラ３０との間で、信号の送受信を確実に行なうことが可能になる。
【００２７】
［第４の実施の形態］
Ｉ／Ｏ識別制御手段１０には、アクチュエータとしてのモータを駆動する際に要する駆動パルスを生成するための基準信号生成回路２２が搭載されている。
そこで、第４の実施の形態では、識別されるＩＤＮｏに応じて、前記基準信号の停止／生成を管理できるようにした。
従来は電源Ｏｎで常に駆動に必要な周波数の駆動パルスを生成するように制御していた基準信号生成回路２２を、本実施形態では識別制御信号によりモータが識別制御対象に該当した場合のみ駆動パルスを生成するよう、図１５に示すよう制御部２５により基準信号生成回路２２の基準信号の生成／停止を制御するようにした。
このようにすれば、識別制御されないＩ／Ｏ手段の不要信号を遮断することで、装置の省電力化並びに識別制御の誤動作低減を図ることができる。
【図面の簡単な説明】
【００２８】
【図１】本実施形態の画像形成装置の基本的なエンジン周りのシステム構成の一例を示す図である。
【図２】本実施形態の画像形成装置の主要な構成を示した図である。
【図３】Ｉ／Ｏ識別制御手段の制御信号のタイミングの一例を模式的に示した図である。
【図４】Ｉ／Ｏ識別制御手段の機能ブロックを示した図である。
【図５】本実施形態のＩ／Ｏ識別制御手段に備えられているデータ共有制御の機能図である。
【図６】Ｉ／Ｏ識別制御手段の制御信号を生成するコントローラの構成を示した図である。
【図７】レジスタの値と基準クロックとの関係を示した図である。
【図８】本実施形態のＩ／Ｏ識別制御手段の制御信号のタイミングの一例を模式的に示した図であり、（ａ）はＣＬＫ１、（ｂ）はＣＬＫ０、（ｃ）はＣＬＫ３を用いた例が示されている。
【図９】ＡＤＣ（パラレル型）データ読み取り時の制御信号タイミングの一例を示した図である。
【図１０】駆動手段の設定判別を行う際に用いる制御信号の一例を示した図である。
【図１１】帰還信号を含む制御信号の一例を示した図である。
【図１２】帰還信号接続の様子を模式的に示した図である。
【図１３】Ｉ／Ｏ識別制御手段の制御信号のタイミングの一例を示した図である。
【図１４】Ｉ／Ｏ識別制御手段に備えられているデータ共有制御の機能図である。
【図１５】Ｉ／Ｏ識別制御手段に備えられているデータ共有制御の機能動作の一例を示した図である。
【図１６】本実施形態の画像形成装置の配置レイアウトの一例を示した図である。
【図１７】本実施形態の画像形成装置の配置レイアウトの一例を示した図である。
【符号の説明】
【００２９】
１０…Ｉ／Ｏ識別制御手段、１１…コントローラ、１２…判定手段、１３…カウンタ、１４…デコーダ、２１…多重化制御回路、２２…基準信号生成回路、２３…検出保持回路、２４…波形整形回路、２５…制御部、２６…送受信部、３０…コントローラ、３１…ＣＰＵ、３２…Ｉ／Ｏ識別制御信号生成部、３３…レジスタ、４１…ＡＤＣ、４２…モータ、５１…画像形成手段（制御ボード）、５２…定着ユニット、５３…給紙カセット、５４…トナー濃度センサ、５５…紙サイズセンサ、５６…中間転写ユニット、５７…感光体ユニット、５８…現像ユニット、５９…温湿度センサ、６０…接離センサ
【図１】
2010101961.tif 000003
【図２】
2010101961.tif 000004
【図３】
2010101961.tif 000005
【図４】
2010101961.tif 000006
【図５】
2010101961.tif 000007
【図６】
2010101961.tif 000008
【図７】
2010101961.tif 000009
【図８】
2010101961.tif 000010
【図９】
2010101961.tif 000011
【図１０】
2010101961.tif 000012
【図１１】
2010101961.tif 000013
【図１２】
2010101961.tif 000014
【図１３】
2010101961.tif 000015
【図１４】
2010101961.tif 000016
【図１５】
2010101961.tif 000017
【図１６】
2010101961.tif 000018
【図１７】
2010101961.tif 000019