(57)【要約】【課題】  特性のばらつきを抑制した半導体素子を備える半導体装置を製造するための製造方法を提供する。【解決手段】本発明による半導体装置の製造方法は、半導体層（Ｓｅ）の第１領域（Ｓａ）と第２領域（Ｓｂ）との間の少なくとも一部にスリット（ＳＬ）を形成する工程と、第１開口部（Ｏａ）および第２開口部（Ｏｂ）の設けられたマスク層（Ｍ）を形成する工程と、半導体層（Ｓｅ）の第１領域（Ｓａ）および第２領域（Ｓｂ）に触媒元素（Ｃｔ）を導入し、半導体層（Ｓｅ）の第１領域（Ｓａ）および第２領域（Ｓｂ）のそれぞれの結晶化を行う工程と、半導体層（Ｓｅ）の第１領域（Ｓａ）および第２領域（Ｓｂ）をパターニングした第１島状半導体層（１２２）および第２島状半導体層（１４２）を用いて半導体素子（１２０）および半導体素子（１４０）を作製する工程と包含する。【選択図】図２
2010021421.tif 000002
【特許請求の範囲】
【請求項１】
第１領域と、前記第１領域に隣接する第２領域とを含む半導体層を用意する工程と、
前記半導体層の前記第１領域と前記第２領域との間の少なくとも一部にスリットを形成する工程と、
前記スリットを形成した後、前記半導体層を覆うマスク層であって、前記半導体層の前記第１領域の一部を露出する第１開口部、および、前記半導体層の前記第２領域の一部を露出する第２開口部の設けられたマスク層を形成する工程と、
前記マスク層の前記第１開口部から前記半導体層の前記第１領域に触媒元素を導入することにより、前記半導体層の前記第１領域に第１触媒元素導入領域を形成するとともに、前記マスク層の前記第２開口部から前記半導体層の前記第２領域に触媒元素を導入することにより、前記半導体層の前記第２領域に第２触媒元素導入領域を形成する工程と、
前記半導体層の前記第１領域および前記第２領域の結晶化を行う工程であって、前記第１触媒元素導入領域から前記半導体層の前記第１領域の結晶成長を行うとともに、前記第２触媒元素導入領域から前記半導体層の前記第２領域の結晶成長を行う工程と、
前記触媒元素を導入した後、前記マスク層を除去する工程と、
前記マスク層を除去した後、前記半導体層をパターニングすることにより、前記半導体層の前記第１領域から第１島状半導体層を形成し、前記半導体層の前記第２領域から第２島状半導体層を形成する工程と、
前記第１島状半導体層を用いて第１半導体素子を作製し、前記第２島状半導体層を用いて第２半導体素子を作製する工程と
を包含する、半導体装置の製造方法。
【請求項２】
前記第１半導体素子および前記第２半導体素子を作製する工程は、前記第１島状半導体層に、ソース領域、チャネル領域およびドレイン領域を形成する工程と、前記第２島状半導体層に、ソース領域、チャネル領域およびドレイン領域を形成する工程とを含む、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１島状半導体層および前記第２島状半導体層に前記ソース領域、前記チャネル領域および前記ドレイン領域を形成する工程において、前記第１島状半導体層のチャネル長方向は前記第１触媒元素導入領域から結晶成長の行われた方向とほぼ平行であり、前記第２島状半導体層のチャネル長方向は前記第２触媒元素導入領域から結晶成長の行われた方向とほぼ平行である、請求項２に記載の半導体装置の製造方法。
【請求項４】
前記結晶化を行う工程において、前記第１触媒元素導入領域から前記半導体層の前記第１領域の結晶成長の行われた距離および前記第２触媒元素導入領域から前記半導体層の前記第２領域の結晶成長の行われた距離は、それぞれ、前記マスク層に前記第１開口部と前記第２開口部とを形成する工程における前記マスク層の前記第１開口部と前記第２開口部との間の距離よりも長い、請求項１から３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記第１半導体素子および前記第２半導体素子を作製する工程において、前記第１島状半導体層のチャネル長方向は、前記第２島状半導体層のチャネル長方向と非平行である、請求項１から４のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記半導体層を用意する工程において、前記半導体層は、前記第１領域および前記第２領域の少なくとも一方の領域に隣接する第３領域をさらに含んでおり、
前記スリットを形成する工程は、前記半導体層の前記第３領域と前記少なくとも一方の領域との間の少なくとも一部にスリットを形成する工程を含み、
前記第１島状半導体層および前記第２島状半導体層を形成する工程は、前記半導体層の前記第３領域から第３島状半導体層を形成する工程を含み、
前記第１半導体素子および前記第２半導体素子を作製する工程は、前記第３島状半導体層を用いて第３半導体素子を作製する工程を含む、請求項１から５のいずれかに記載の半導体装置の製造方法。
【請求項７】
前記第１島状半導体層および前記第２島状半導体層を形成する工程は、前記半導体層の前記第１領域から第３島状半導体層を形成する工程を含み、
前記第１半導体素子および前記第２半導体素子を作製する工程は、前記第３島状半導体層を用いて第３半導体素子を作製する工程を含む、請求項１から５のいずれかに記載の半導体装置の製造方法。
【請求項８】
請求項１から７のいずれかに記載の製造方法に従って製造された半導体装置。
【請求項９】
請求項８に記載の半導体装置を備える表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、ガラス基板等の絶縁基板上に形成した非晶質半導体層を結晶化することにより、結晶構造を有する半導体層（以下、結晶質半導体層という。）を作製する技術が広く研究されている。結晶質半導体層は、例えば、多結晶半導体層、微結晶半導体層である。結晶質半導体層は非晶質半導体層よりも高いキャリア移動度を有しており、結晶質半導体層を用いて作製された半導体素子（例えば、薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）や薄膜ダイオード）は、非晶質半導体層を用いて作製された半導体素子よりも高速に動作可能である。
【０００３】
非晶質半導体層を結晶化する方法として、非晶質半導体層に、結晶化を促進する触媒元素（例えば、ニッケル）を添加して加熱処理を行うＣＧＳ（Ｃｏｎｔｉｎｕｏｕｓ  Ｇｒａｉｎ  Ｓｉｌｉｃｏｎ）法が知られている。ＣＧＳ法により、ガラスの歪み点以下の低温度で結晶化を行うことができる。また、ＣＧＳ法で得られる結晶質半導体層（例えば、多結晶シリコン層）の平均結晶粒径は、エキシマレーザビームの照射によって得られる結晶質半導体層の平均結晶粒径よりも大きく、高い移動度を実現することができる。
【０００４】
ＣＧＳ法で得られた結晶質半導体層を用いてＴＦＴを作製する場合、半導体層のチャネル領域内に残存する触媒元素の濃度が高いと、ＴＦＴのオフ電流は突発的に増大する。このため、半導体層のうち、ＴＦＴに用いる領域とは別の領域に触媒元素を導入し、その後、加熱処理等を行うことによって先に結晶化された触媒元素の導入された領域からその周囲に結晶を成長させることが行われている。このような結晶の成長方向を行うことにより、ＴＦＴに用いる半導体層内の触媒元素の濃度を低くすることができる。なお、本明細書の以下の説明において、半導体層のうち触媒元素の導入された領域を「触媒元素導入領域」ともいう。このような結晶の横成長方向を行う場合、チャネル領域の結晶粒界をそろえてＴＦＴの特性のばらつきを抑制するために、線状の触媒元素導入領域を形成し、触媒元素導入領域から横方向に結晶成長の行われた半導体層を用いて複数のＴＦＴを作製することが知られている（特許文献１参照）。
【０００５】
以下、図９を参照して、特許文献１に開示されている半導体装置９００を説明する。半導体層Ｓｅには、触媒元素導入領域Ｃ１、Ｃ２が設けられている。触媒元素導入領域Ｃ１、Ｃ２はそれぞれ線状であり、触媒元素導入領域Ｃ１の幅は触媒元素導入領域Ｃ２よりも大きい。例えば、触媒元素導入領域Ｃ１の幅は２０μｍ以上であり、触媒元素導入領域Ｃ２の幅は５μｍ以下である。触媒元素導入領域Ｃ１、Ｃ２は、半導体層Ｓｅを覆うマスク層（図示せず）に幅の異なるスリットを形成した状態で触媒元素を付与することによって、形成される。この状態で結晶化を行うと、結晶は、半導体層Ｓｅの触媒元素導入領域Ｃ１からＣ２に向かって横方向に成長する。なお、半導体層Ｓｅの触媒元素導入領域Ｃ２では、触媒元素導入領域の幅が短いことにより、結晶の縦成長のみが行われる。触媒元素導入領域Ｃ１からＣ２に向かって進行する横成長が触媒元素導入領域Ｃ２に達すると、結晶成長は停止する。
【０００６】
このように、半導体層Ｓｅでは、線状に設けられた触媒元素導入領域Ｃ１からＣ２に向かって結晶の横成長が行われる。触媒元素導入領域Ｃ１と触媒元素導入領域Ｃ２との間の領域の結晶成長方向は比較的そろっている。半導体装置９００は、このようにして形成された結晶質半導体層を用いて形成された複数のＴＦＴ９２０を備えている。
【特許文献１】特開２０００−２００９１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述したように、特許文献１に開示されている半導体装置９００では、結晶成長方向が比較的そろっており、ＴＦＴの特性のばらつきの抑制が図られている。しかしながら、本願発明者は、特許文献１に開示されているように、線状の触媒元素導入領域を形成して半導体層の結晶化を行うと、ＴＦＴの特性のばらつきが十分に抑制されないことを見出した。
【０００８】
本発明は上記課題を鑑みてなされたものであり、その目的は、特性のばらつきを抑制した半導体素子を備える半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００９】
本発明による半導体装置の製造方法は、第１領域と、前記第１領域に隣接する第２領域とを含む半導体層を用意する工程と、前記半導体層の前記第１領域と前記第２領域との間の少なくとも一部にスリットを形成する工程と、前記スリットを形成した後、前記半導体層を覆うマスク層であって、前記半導体層の前記第１領域の一部を露出する第１開口部、および、前記半導体層の前記第２領域の一部を露出する第２開口部の設けられたマスク層を形成する工程と、前記マスク層の前記第１開口部から前記半導体層の前記第１領域に触媒元素を導入することにより、前記半導体層の前記第１領域に第１触媒元素導入領域を形成するとともに、前記マスク層の前記第２開口部から前記半導体層の前記第２領域に触媒元素を導入することにより、前記半導体層の前記第２領域に第２触媒元素導入領域を形成する工程と、前記半導体層の前記第１領域および前記第２領域の結晶化を行う工程であって、前記第１触媒元素導入領域から前記半導体層の前記第１領域の結晶成長を行うとともに、前記第２触媒元素導入領域から前記半導体層の前記第２領域の結晶成長を行う工程と、前記触媒元素を導入した後、前記マスク層を除去する工程と、前記マスク層を除去した後、前記半導体層をパターニングすることにより、前記半導体層の前記第１領域から第１島状半導体層を形成し、前記半導体層の前記第２領域から第２島状半導体層を形成する工程と、前記第１島状半導体層を用いて第１半導体素子を作製し、前記第２島状半導体層を用いて第２半導体素子を作製する工程とを包含する。
【００１０】
ある実施形態において、前記第１半導体素子および前記第２半導体素子を作製する工程は、前記第１島状半導体層に、ソース領域、チャネル領域およびドレイン領域を形成する工程と、前記第２島状半導体層に、ソース領域、チャネル領域およびドレイン領域を形成する工程とを含む。
【００１１】
ある実施形態において、前記第１島状半導体層および前記第２島状半導体層に前記ソース領域、前記チャネル領域および前記ドレイン領域を形成する工程において、前記第１島状半導体層のチャネル長方向は前記第１触媒元素導入領域から結晶成長の行われた方向とほぼ平行であり、前記第２島状半導体層のチャネル長方向は前記第２触媒元素導入領域から結晶成長の行われた方向とほぼ平行である。
【００１２】
ある実施形態では、前記結晶化を行う工程において、前記第１触媒元素導入領域から前記半導体層の前記第１領域の結晶成長の行われた距離および前記第２触媒元素導入領域から前記半導体層の前記第２領域の結晶成長の行われた距離は、それぞれ、前記マスク層に前記第１開口部と前記第２開口部とを形成する工程における前記マスク層の前記第１開口部と前記第２開口部との間の距離よりも長い。
【００１３】
ある実施形態では、前記第１半導体素子および前記第２半導体素子を作製する工程において、前記第１島状半導体層のチャネル長方向は、前記第２島状半導体層のチャネル長方向と非平行である。
【００１４】
ある実施形態では、前記半導体層を用意する工程において、前記半導体層は、前記第１領域および前記第２領域の少なくとも一方の領域に隣接する第３領域をさらに含んでおり、前記スリットを形成する工程は、前記半導体層の前記第３領域と前記少なくとも一方の領域との間の少なくとも一部にスリットを形成する工程を含み、前記第１島状半導体層および前記第２島状半導体層を形成する工程は、前記半導体層の前記第３領域から第３島状半導体層を形成する工程を含み、前記第１半導体素子および前記第２半導体素子を作製する工程は、前記第３島状半導体層を用いて第３半導体素子を作製する工程を含む。
【００１５】
ある実施形態において、前記第１島状半導体層および前記第２島状半導体層を形成する工程は、前記半導体層の前記第１領域から第３島状半導体層を形成する工程を含み、前記第１半導体素子および前記第２半導体素子を作製する工程は、前記第３島状半導体層を用いて第３半導体素子を作製する工程を含む。
【００１６】
本発明による半導体装置は、上記に記載の製造方法に従って製造される。
【００１７】
本発明による表示装置は上記に記載の半導体装置を備えている。
【発明の効果】
【００１８】
本発明によれば、特性のばらつきを抑制した半導体素子を備える半導体装置を提供できる。
【発明を実施するための最良の形態】
【００１９】
以下、図面を参照して、本発明による半導体装置およびその製造方法の実施形態を説明する。ただし、本発明は、以下の実施形態に限定されるものではない。
【００２０】
（実施形態１）
以下、本発明による半導体装置の第１実施形態を説明する。図１（ａ）に、本実施形態の半導体装置１００の模式的な平面図を示し、図１（ｂ）および図１（ｃ）に、半導体装置１００の模式的な断面図を示す。図１（ｂ）は、図１（ａ）の１ｂ−１ｂ’線に対応しており、図１（ｃ）は、図１（ａ）の１ｃ−１ｃ’線に対応している。
【００２１】
半導体装置１００は、島状半導体層１２２を有する半導体素子１２０と、島状半導体層１４２を有する半導体素子１４０とを備えている。島状半導体層１２２、１４２はそれぞれ結晶質半導体層である。なお、以下の説明において、島状半導体層１２２、１４２をそれぞれ、単に「半導体層１２２」、「半導体層１４２」と呼ぶことがある。なお、ここでは、説明が過度に複雑になることを避ける目的で、互いに隣接して配列された２つの半導体素子１２０、１４０のみを示しているが、半導体装置１００はさらに多くの半導体素子を備えている。なお、図１には、半導体素子１２０、１４０の一例としてＴＦＴ１２０、１４０を示している。
【００２２】
半導体層１２２にはソース領域１２２ｓ、チャネル領域１２２ｃおよびドレイン領域１２２ｄが設けられており、半導体層１４２にはソース領域１４２ｓ、チャネル領域１４２ｃおよびドレイン領域１４２ｄが設けられている。半導体層１２２、１４２のチャネル領域１２２ｃ、１４２ｃにおけるチャネル長は２．０μｍであり、チャネル幅は４．０μｍである。半導体層１２２、１４２においてチャネル方向は互いにｙ方向になるように配列されている。
【００２３】
絶縁基板１１２の上にベースコート膜１１４が設けられており、ベースコート膜１１４上に半導体層１２２、１４２が設けられている。半導体層１２２および半導体層１４２ならびにベースコート膜１１４を覆う絶縁層１１６が設けられている。絶縁層１１６の一部は半導体素子１２０、１４０のゲート絶縁膜として機能する。絶縁層１１６の上にはゲート電極１２４、１４４が設けられている。ゲート電極１２４、１４４および絶縁層１１６を覆う絶縁層１１８が設けられている。絶縁層１１８は層間絶縁層とも呼ばれる。絶縁層１１６、１１８に設けられたコンタクトホールにはソース電極１２６、１４６およびドレイン電極１２８、１４８が設けられている。なお、ＴＦＴ１２０とＴＦＴ１４０との間の距離は２０μｍ以下であり、このように、ＴＦＴ１２０とＴＦＴ１４０との間の距離を短くすることにより、集積化が図られている。
【００２４】
以下、図２および図３を参照して半導体装置１００の製造方法の実施形態を説明する。図２（ａ１）〜図２（ｄ１）および図３（ｅ１）〜図３（ｉ１）は、それぞれ、半導体装置１００の製造方法を示す模式的な断面図であり、図２（ａ２）〜図２（ｄ２）および図３（ｅ２）〜図３（ｉ２）は、それぞれ、半導体装置１００の製造方法を示す模式的な平面図である。なお、図２（ａ１）〜図２（ｄ１）および図３（ｅ１）〜図３（ｇ１）のそれぞれは、図１（ａ）の２−２’線に沿った断面に相当し、図３（ｈ１）および図３（ｉ１）は、図１（ａ）の１ｃ−１ｃ’線に沿った断面に相当する。
【００２５】
まず、図２（ａ１）に示すように、絶縁基板１１２を用意する。絶縁基板１１２は透明な絶縁性材料から形成されており、例えば、絶縁基板１１２はガラス基板である。
【００２６】
次に、絶縁基板１１２上にベースコート膜１１４を形成する。ベースコート膜１１４は、例えば、絶縁材料の２層構造を有しており、下側に配置された厚さ５０ｎｍのＳｉＮＯ膜と、上側に配置された厚さ１００ｎｍのＳｉＯ2膜とを有している。このようなベースコート膜１１４は、真空条件下において、プラズマ化学気相成長法（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）を用いて形成される。
【００２７】
次に、ベースコート膜１１４上に半導体層Ｓｅを形成する。半導体層Ｓｅは、例えば、厚さ５０ｎｍの非晶質半導体層である。半導体層Ｓｅは、先のベースコート膜１１４の形成時の真空を維持したまま、連続的に形成されてもよい。
【００２８】
なお、図２（ａ２）では、半導体層Ｓｅのうち、後にＴＦＴ１２０、１４０の半導体層１２２、１４２となる領域を破線で示している。後に半導体層１２２となる領域を一部に含む第１領域Ｓａと、後に半導体層１４２となる領域を一部に含む第２領域Ｓｂとは互いに隣接している。
【００２９】
次に、図２（ｂ１）および図２（ｂ２）に示すように、フォトリソグラフィー法により、半導体層Ｓｅの第１領域Ｓａと第２領域Ｓｂとの間をエッチングすることにより、半導体層Ｓｅの第１領域Ｓａと第２領域Ｓｂとの間にスリットＳＬを形成する。スリットＳＬの幅は例えば３μｍである。なお、スリットＳＬの幅は任意の幅であってもよいが、半導体層Ｓｅを用いて効率的にＴＦＴを形成するためには、スリットＳＬの幅は短いことが好ましい。
【００３０】
半導体層Ｓｅのエッチングでは、パターン不良防止のためにオーバーエッチングを行い、半導体層Ｓｅの下地層であるベースコート膜１１４の一部を掘り込む程度にエッチングしてもよい。また、半導体層ＳｅのスリットＳＬの形成と同時にフォトリソグラフィー時のマスク位置合わせのためのアライメントマークを形成してもよい。
【００３１】
次に、図２（ｃ１）および図２（ｃ２）に示すように、半導体層Ｓｅを覆うマスク層Ｍを形成する。マスク層Ｍは、例えば、厚さ１０〜１００ｎｍのＳｉＯ2膜であり、このＳｉＯ2膜は、プラズマＣＶＤ法を用いて形成される。
【００３２】
次に、図２（ｄ１）および図２（ｄ２）に示すように、フォトリソグラフィー法により、マスク層Ｍに、開口部Ｏａ、Ｏｂを形成する。例えば、開口部Ｏａ、Ｏｂの形状は矩形状であり、開口部Ｏａ、Ｏｂのサイズは１．５〜１０μｍである。ここでは、開口部Ｏａにより、半導体層Ｓｅの第１領域Ｓａの一部が露出される。また、開口部Ｏｂにより、半導体層Ｓｅの第２領域Ｓｂの一部が露出される。
【００３３】
なお、上述したように、半導体層Ｓｅの第１、第２領域Ｓａ、ＳｂはそれぞれＴＦＴ１２０、１４０と対応しており、ここでは、マスク層Ｍには、作製するＴＦＴ１２０、１４０と１：１に対応して開口部Ｏａ、Ｏｂが形成される。なお、マスク層Ｍの開口部Ｏａと開口部Ｏｂとの間の距離は２０μｍ未満である。この距離は、後述する結晶化工程における結晶成長距離（横成長距離）よりも短い。
【００３４】
次に、図３（ｅ１）および図３（ｅ２）に示すように、マスク層Ｍおよび半導体層Ｓｅ上に、半導体層Ｓｅの結晶化を促進するための触媒元素Ｃｔを付与する。マスク層Ｍの開口部Ｏａ、Ｏｂが設けられていることにより、触媒元素Ｃｔは半導体層Ｓｅに導入される。本明細書において、半導体層Ｓｅのうちマスク層Ｍの第１、第２開口部Ｏａ、Ｏｂに対応して触媒元素Ｃｔが導入された領域を第１、第２触媒元素導入領域Ｃａ、Ｃｂとも呼ぶ。
【００３５】
触媒元素は  例えばニッケルである。重量濃度１〜２０ｐｐｍの濃度範囲の酢酸ニッケル水溶液を用意し、スピン塗布法を用いて、マスク層Ｍおよび半導体層Ｓｅ上に、塗布する。第１、第２触媒元素導入領域Ｃａ、Ｃｂはマスク層Ｍの第１、第２開口部Ｏａ、Ｏｂに対応しており、第１、第２触媒元素導入領域Ｃａ、Ｃｂの形状は矩形状であり、第１、第２触媒元素導入領域Ｃａ、Ｃｂのサイズは１．５〜１０μｍである。なお、後述の結晶化時において、第１、第２触媒元素導入領域Ｃａ、Ｃｂに複数の結晶成長核が生じる確率を下げるためには、第１、第２触媒元素導入領域Ｃａ、Ｃｂのサイズは小さいことが好ましく、その上限が３〜５μｍであることが好ましい。また、チャネル領域１２２ｃ、１４２ｃの幅が大きいほど、第１、第２触媒元素導入領域Ｃａ、Ｃｂのサイズも大きいことが好ましい。このように、半導体層Ｓｅの第１、第２触媒元素導入領域Ｃａ、Ｃｂも作製されるＴＦＴ１２０、１４０と１：１に対応するように形成される。
【００３６】
次に、図３（ｆ1）および図３（ｆ２）に示すように、半導体層Ｓｅの結晶化を行う。ここでは、結晶化は、熱アニールにより、行われる。
【００３７】
熱アニールにより、まず、第１、第２触媒元素導入領域Ｃａ、Ｃｂにおいて結晶化が起こる。その後、結晶は、半導体層Ｓｅの第１、第２触媒元素導入領域Ｃａ、Ｃｂから横方向に成長する。半導体層Ｓｅの第１領域Ｓａにおける結晶成長は第１触媒元素導入領域Ｃａから放射状に進行する。また、半導体層Ｓｅの第２領域Ｓｂにおける結晶成長は第２触媒元素導入領域Ｃｂから放射状に進行する。ただし、上述したように、半導体層Ｓｅの第１領域Ｓａと第２領域Ｓｂとの間にはスリットＳＬが設けられているため、第１触媒元素導入領域Ｃａからの結晶成長がスリットＳＬに到達すると、その結晶成長は止まり、同様に、第２触媒元素導入領域Ｃｂからの結晶成長がスリットＳＬに到達すると、その結晶成長は止まる。したがって、第１触媒元素導入領域Ｃａを起点とする結晶成長は第２領域Ｓｂには到達せず、また、第２触媒元素導入領域Ｃｂを起点とする結晶成長は第１領域Ｓａには到達しない。
【００３８】
なお、半導体層Ｓｅのうち、第１、第２触媒元素導入領域Ｃａ、Ｃｂから横方向に結晶成長した領域は横成長結晶化領域とも呼ばれる。例えば、窒素雰囲気中において、５５０〜６５０℃の温度範囲で、０．５〜５時間、熱アニールを行う場合、横成長結晶化領域は第１、第２触媒元素導入領域Ｃａ、Ｃｂから２０μｍである。ただし、上述したように、第１、第２触媒元素導入領域Ｃａ、Ｃｂからの距離が２０μｍに達するまでにスリットＳＬに達すると、結晶成長は、スリットＳＬにおいて止まる。
【００３９】
次に、図３（ｇ1）および図３（ｇ2）に示すように、マスク層Ｍを除去する。マスク層ＭがＳｉＯ2膜である場合、マスク層はバッファードフッ酸（ｂｕｆｆｅｒｅｄ  ｈｙｄｒｏｇｅｎ  ｆｌｕｏｒｉｄｅ：ＢＨＦ）を用いたエッチングによって除去される。その後、半導体層Ｓｅに対してレーザーアニール処理を行う。レーザーアニール処理により、半導体層Ｓｅの第１、第２領域Ｓａ、Ｓｂの結晶性が向上する。レーザーアニール処理では、Ｘｅ−Ｃｌエキシマーレーザーが用いられる。
【００４０】
次に、図３（ｈ１）および図３（ｈ２）に示すように、フォトリソグラフィー法により、得られた横成長結晶化領域から、ＴＦＴの半導体層として用いる領域をパターニングする。このパターニングにより、第１、第２触媒元素導入領域Ｃａ、Ｃｂも除去され、その結果、半導体層Ｓｅの第１領域Ｓａの一部が残存して島状半導体層１２２が形成され、また、半導体層Ｓｅの第２領域Ｓｂの一部が残存して島状半導体層１４２が形成される。なお、半導体層１２２のソース領域１２２ｓおよびドレイン領域１２２ｄとなる部分の幅が広く、チャネル領域１２２ｃとなる部分の幅が狭い。同様に、半導体層１４２において、半導体層１４２のソース領域１４２ｓおよびドレイン領域１４２ｄとなる部分の幅が広く、チャネル領域１４２ｃとなる部分の幅が狭い。これにより、ソース領域１２２ｓ、１４２ｓおよびドレイン領域１２２ｄ、１４２ｄにコンタクトホールを形成する際のアライメントマージンを大きくすることができる。ここで、半導体層１２２、１４２のチャネル長方向は結晶成長方向と平行である。
【００４１】
次に、図３（ｉ１）に示すように、また、絶縁層１１６を形成し、半導体層１２２、１４２と重なるゲート電極１２４、１４４を形成する。その後、ゲート電極１２４、１４４をマスクとして利用して、半導体層１２２、１４２に不純物元素を導入し、ソース領域１２２ｓおよびドレイン領域１２２ｄならびにソース領域１４２ｓおよびドレイン領域１４２ｄを形成する。また、半導体層１２２のソース領域１２２ｓとドレイン領域１２２ｄとの間はチャネル領域１２２ｃとなり、半導体層１４２のうちソース領域１４２ｓとドレイン領域１４２ｄとの間はチャネル領域１４２ｃとなる。
【００４２】
次に、絶縁層１１８、ソース電極１２６、１４６およびドレイン電極１２８、１４８を順次形成する。以上のようにして、ＴＦＴ１２０および１４０を備える半導体装置１００が作製される。
【００４３】
なお、上述した半導体装置１００の製造方法によれば、半導体層ＳｅにスリットＳＬを形成することにより、ＴＦＴ１２０の半導体層１２２となる領域を含む第１領域Ｓａは、第２触媒元素導入領域Ｃｂを起点とする結晶成長によって結晶化されることなく第１触媒元素導入領域Ｃａを起点とする結晶成長によって結晶化される。また、ＴＦＴ１４０の半導体層１４２となる領域を含む第２領域Ｓｂは、第１触媒元素導入領域Ｃａを起点とする結晶成長によって結晶化されることなく第２触媒元素導入領域Ｃｂを起点とする結晶成長によって結晶化される。このように、半導体層１２２、１４２のそれぞれは異なる触媒元素導入領域Ｃａ、Ｃｂからの結晶成長によって結晶化されないため、ＴＦＴ１２０、１４０の特性のばらつきが抑制される。
【００４４】
以下、図４を参照して、比較例の半導体装置と比較して本実施形態の半導体装置１００の利点を説明する。まず、図４（ａ）を参照して比較例の半導体装置５００を説明する。図４（ａ）には、半導体装置５００を説明するための模式図を示す。なお、半導体装置５００は、特許文献１に開示されている半導体装置に対応している。
【００４５】
半導体装置５００は、半導体層５２２、５４２を有するＴＦＴ５２０、５４０を備えている。比較例の半導体装置５００そのものの構成は、ＴＦＴ５２０、５４０の半導体層５２２、５４２の性質を除いて、本実施形態の半導体装置１００と同様の構成を有している。なお、図４（ａ）には、比較例の半導体装置５００の半導体層５２２、５４２の結晶化に利用される触媒元素導入領域Ｃ１、Ｃ２も示している。触媒元素導入領域Ｃ１、Ｃ２は半導体層５２２、５４２のチャネル方向に対して直交する方向に線状に形成されている。触媒元素導入領域Ｃ１の幅は２０μｍであり、触媒元素導入領域Ｃ２の幅は５μｍである。触媒元素導入領域Ｃ１からの結晶は横方向に成長し、触媒元素導入領域Ｃ２において結晶は縦方向に成長する。
【００４６】
比較例の半導体装置５００では、ＴＦＴ５２０、５４０のしきい値電圧のばらつき（標準偏差）σ＿Ｖｔｈはσ＿Ｖｔｈ＝０．１０［Ｖ］である。これに対して、本実施形態の半導体装置１００におけるＴＦＴ１２０、１４０のしきい値電圧のばらつき（標準偏差）σ＿Ｖｔｈはσ＿Ｖｔｈ＝０．０７［Ｖ］である。ここで、ＴＦＴ１２０、１４０、５２０、５４０は、Ｎｃｈトランジスタである。
【００４７】
なお、衝突粒界の有無によるしきい値電圧の変化は約０．２Ｖであり、これは他の要因による変化と比べて大きい。このため、熱アニールによる固相成長結晶化とレーザーアニールによる結晶化を行うことによって作製されたＴＦＴにおいてσ＿Ｖｔｈは、チャネル領域が成長面同士の衝突によって生じた衝突粒界をどの程度の確率で含むかのパラメータとなる。
【００４８】
比較例の半導体装置５００においてばらつきが大きい理由は以下のように考えられる。触媒元素を用いた固相成長による結晶化では、まず結晶成長の起点となる金属シリサイドが発生し、それを起点として放射状に結晶の成長が行われる。この結晶成長の起点は触媒元素導入領域Ｃ１内で発生するものの触媒元素導入領域Ｃ１内においてランダムに発生する。したがって、図４（ａ）に示したように結晶成長の起点が形成されると、その起点を中心として結晶成長が進行し、触媒元素導入領域Ｃ１内に形成された結晶成長の起点から同時に放射状の横成長領域が形成されていくことになる。この場合、成長面同士が衝突しるとバウンダリが発生し、このバウンダリは横成長とともに伸長していき、ＴＦＴの半導体層として用いる部分に到達する。図４（ａ）では、半導体層５４２に、起点の異なる横成長領域同士の衝突によるバウンダリが形成されている。このように、結晶成長の起点の発生する場所に応じて、半導体層５２２、５４２にバウンダリが形成されることになり、その結果として、ＴＦＴの特性のばらつきが生じる。特に、バウンダリが半導体層のチャネル領域を横切ると、ＴＦＴの特性のばらつきは大きくなる。
【００４９】
これに対して、図４（ｂ）に示した本実施形態の半導体装置１００では、後に半導体層１２２となる領域を一部に含む第１領域Ｓａは第２触媒元素導入領域ＣｂとスリットＳＬによって分離されており、また、後に半導体層１４２となる領域を一部に含む第２領域Ｓｂは第１触媒元素導入領域ＣａとスリットＳＬによって分離されている。このため、第１領域Ｓａを結晶化するための結晶成長の起点は第１触媒元素導入領域Ｃａのみであり、第２触媒元素導入領域Ｃｂは第１領域Ｓａの結晶化に影響しない。同様に、第２領域Ｓｂを結晶化するための結晶成長の起点は第２触媒元素導入領域Ｃｂのみであり、第１触媒元素導入領域Ｃａは第２領域Ｓｂの結晶化に影響しない。このため、ＴＦＴの半導体層内に、異なる横成長領域同士の衝突によるバウンダリが形成されることが抑制される。また、ＴＦＴ１２０、１４０の距離を短くしてＴＦＴ１２０、１４０を集積化しても、特性のばらつきが抑制される。
【００５０】
なお、図４（ｂ）では、半導体装置１００の半導体層１２２、１４２の結晶化に用いられる第１、第２触媒元素導入領域Ｃａ、Ｃｂにおいて結晶成長の起点は１つ発生していたが、厳密には、第１、第２触媒元素導入領域Ｃａ、Ｃｂにおいて結晶成長の起点が複数発生する可能性もある。しかしながら、半導体装置１００および５００の半導体層１２２、１４２、５２２、５４２を結晶化するための触媒元素導入領域Ｃ1、Ｃａ、Ｃｂのうち、結晶成長の起点となり得る部分を比較すると、本実施形態の半導体装置１００の半導体層１２２、１４２の結晶化のための結晶成長の起点となり得る第１、第２触媒元素導入領域Ｃａ、Ｃｂの面積は、比較例の半導体装置５００における触媒元素導入領域Ｃ１のうち、半導体層５２２、５４２の結晶化のための結晶成長の起点となり得る部分の面積よりも狭い。このため、比較例の半導体装置５００の半導体層５２２、５４２と比べて、半導体装置１００の半導体層１２２、１４２は結晶成長の複数の起点からの結晶成長によって結晶化される可能性が低い。
【００５１】
また、本実施形態の半導体装置１００の半導体層１２２、１４２の結晶化のための結晶成長の起点となり得る第１、第２触媒元素導入領域Ｃａ、Ｃｂの長さおよび幅は、触媒元素導入領域Ｃ１のうち、比較例の半導体装置５００の半導体層５２２、５４２の結晶化のための結晶成長の起点となり得る部分の長さおよび幅よりも小さい。このため、触媒元素導入領域に結晶成長の起点が複数形成されたとしても、半導体装置１００の半導体層１２２、１４２にはバウンダリが横切る可能性は比較例の半導体装置５００における半導体層５２２、５４２と比べて低い。以上のように、半導体装置１００では、触媒元素導入領域Ｃａ、Ｃｂが小さいので、バウンダリが半導体層１２２、１４２を横切ることが抑制されており、半導体装置１００のＴＦＴ１２０、１４０の特性のばらつきが抑制される。一般に、表示装置の周辺回路は低いしきい値電圧で動作することが必要とされており、表示装置の周辺回路（特に、デジタルフルモノリシックパネル）にこのような半導体装置１００を適用することにより、歩留まりを改善することができる。また、ＴＦＴ１２０、１４０の間の距離を短くすることができるので、表示装置の狭額縁化を図ることができる。
【００５２】
なお、上述した説明では、半導体素子１２０、１４０の一例としてＴＦＴ１２０、１４０を説明したが本発明はこれに限定されない。半導体素子１２０、１４０は薄膜ダイオードであってもよい。
【００５３】
なお、半導体装置の製造において上述した製造方法が用いられたか否かは、電子顕微鏡などによる断面構造解析および電子後方散乱パターン（Ｅｌｅｃｔｒｏｎ  Ｂａｃｋ  Ｓｃａｔｔｅｒｉｎｇ  Ｐａｔｔｅｒｎ：ＥＢＳＰ）などによる結晶面方位解析によって、容易に検証することができる。あるいは、島状半導体層１２２、１４２の下地層であるベースコート膜１１４の表層部分が半導体層ＳｅにスリットＳＬを形成する際にオーバーエッチングされたか否かによって検証することもできる。
【００５４】
（実施形態２）
なお、上述した半導体装置１００では、チャネル方向は平行であったが、本発明はこれに限定されない。チャネル方向は異なる方向に向いていてもよい。
【００５５】
以下、図５および図６を参照して本実施形態の半導体装置１００Ａおよびその製造方法を説明する。図５に、半導体装置１００Ａの模式的な平面図を示す。半導体装置１００Ａは、半導体層１２２、１４２、１６２をそれぞれ有する半導体素子１２０、１４０、１６０を備えており、半導体層１２２、１４２、１６２には、ソース領域１２２ｓ、１４２ｓ、１６２ｓ、チャネル領域１２２ｃ、１４２ｃ、１６２ｃおよびドレイン領域１２２ｄ、１４２ｄ、１６２ｄがそれぞれ設けられている。半導体層１２２のチャネル方向はｙ方向に平行であり、半導体層１４２、１６２のチャネル方向はｘ方向に平行である。
【００５６】
ここで、図６を参照して、本実施形態の半導体装置１００Ａの製造方法を説明する。図６に示すように、半導体層Ｓｅは、第１、第２領域Ｓａ、Ｓｂだけでなく、第３領域Ｓｃを有しており、半導体層Ｓｅの第１〜第３領域Ｓａ、Ｓｂ、Ｓｃには、第１、第２、第３触媒元素導入領域Ｃａ、Ｃｂ、Ｃｃがそれぞれ形成される。なお、半導体層Ｓｅの第１〜第３領域Ｓａ、Ｓｂ、Ｓｃは、その一部が半導体層１２２、１４２、１６２となる領域である。
【００５７】
また、半導体層Ｓｅの第１、第２、第３領域Ｓａ、Ｓｂ、Ｓｃの間にはスリットＳＬ１、ＳＬ２が形成される。具体的には、半導体層Ｓｅの第１領域Ｓａと第２、第３領域Ｓｂ、Ｓｃとの間にスリットＳＬ１が形成され、半導体層Ｓｅの第２領域Ｓｂと第３領域Ｓｃとの間にスリットＳＬ２が形成される。
【００５８】
このように、後に半導体層１２２となる領域を一部に含む第１領域Ｓａは第２、第３触媒元素導入領域Ｃｂ、ＣｃとスリットＳＬ１によって分離されており、また、後に半導体層１４２となる領域を一部に含む第２領域Ｓｂは第１、第３触媒元素導入領域Ｃａ、ＣｂとスリットＳＬ１、ＳＬ２によって分離されている。同様に、後に半導体層１６２となる領域を一部に含む第３領域Ｓｃは第１、第２触媒元素導入領域Ｃａ、ＣｂとスリットＳＬ１、ＳＬ２によって分離されている。
【００５９】
このため、第１領域Ｓａを結晶化するための結晶成長の起点は第１触媒元素導入領域Ｃａのみであり、第２領域Ｓｂを結晶化するための結晶成長の起点は第２触媒元素導入領域Ｃｂのみであり、第３領域Ｓｃを結晶化するための結晶成長の起点は第３触媒元素導入領域Ｃｃのみである。したがって、半導体層１２２、１４２、１６２に、異なる横成長領域同士の衝突によるバウンダリが形成されることが抑制され、半導体層１２２、１４２、１６２を備える半導体素子１２０、１４０、１６０の特性のばらつきが抑制される。
【００６０】
（実施形態３）
なお、上述した説明では、半導体層Ｓｅのうち第１、第２領域Ｓａ、Ｓｂまたは第１〜第３領域Ｓａ〜Ｓｃの各領域に対応して１つの半導体素子が形成されたが、本発明はこれに限定されない。半導体層Ｓｅの１つの領域に対して複数の半導体素子が形成されてもよい。
【００６１】
以下、図７および図８を参照して本実施形態の半導体装置１００Ｂおよびその製造方法を説明する。図７に、半導体装置１００Ｂの模式的な平面図を示す。半導体装置１００Ｂは、半導体層１２２、１４２、１６２をそれぞれ有する半導体素子１２０、１４０、１６０を備えている。ここでは、半導体層１２２、１４２、１６２のチャネル方向はいずれもｙ方向に平行である。
【００６２】
ここで、図８を参照して、本実施形態の半導体装置１００Ｂの製造方法を説明する。図８に示すように、半導体層Ｓｅは第１領域Ｓａおよび第２領域Ｓｂを有しており、半導体層Ｓｅの第１、第２領域Ｓａ、Ｓｂには、第１、第２触媒元素導入領域Ｃａ、Ｃｂがそれぞれ形成される。ここでは、半導体層Ｓｅの第１領域Ｓａは、半導体層１２２および半導体層１６２となる領域を含んでいる。
【００６３】
また、半導体層Ｓｅの第１領域Ｓａと第２領域Ｓｂとの間にはスリットＳＬが形成される。このように、後に半導体層１２２、１６２となる領域を一部に含む第１領域Ｓａは第２触媒元素導入領域ＣｂとスリットＳＬによって分離されている。このため、第１領域Ｓａを結晶化するための結晶成長の起点は第１触媒元素導入領域Ｃａのみであり、第２領域Ｓｂを結晶化するための結晶成長の起点は第２触媒元素導入領域Ｃｂのみである。このため、半導体層１２２、１４２、１６２に、異なる横成長領域同士の衝突によるバウンダリが形成されることが抑制され、半導体層１２２、１４２、１６２を備える半導体素子１２０、１４０、１６０の特性のばらつきが抑制される。なお、このように１つの触媒元素導入領域から複数の半導体素子を形成してもよい。
【００６４】
なお、上述した説明では、半導体層Ｓｅにおいて、半導体層１２２となる領域を一部に含む第１領域Ｓａと、半導体層１４２となる領域を一部に含む第２領域Ｓｂとの間にはスリットＳＬが設けられており、第１領域Ｓａと第２領域ＳｂとはスリットＳＬによって完全に分離されていたが、本発明はこれに限定されない。半導体層１２２となる領域を一部に含む第１領域Ｓａと、半導体層１４２となる領域を一部に含む第２領域Ｓｂとの間の少なくとも一部にスリットＳＬが設けられていてもよい。
【００６５】
例えば、半導体層Ｓｅのうち、第１触媒元素導入領域Ｃａと半導体素子１４０の半導体層１４２となる領域とを結ぶ線分上、および、第２触媒元素導入領域Ｃｂと半導体素子１２０の半導体層１２２となる領域とを結ぶ線分上にスリットＳＬが設けられていればよく、第１触媒元素導入領域Ｃａと第２触媒元素導入領域Ｃｂとを結ぶ線分上にスリットＳＬが設けられていなくてもよい。この場合、半導体層Ｓｅを結晶化する際に、第１触媒元素導入領域Ｃａと第２触媒元素導入領域Ｃｂとを結ぶ線分上において第１触媒元素導入領域Ｃａを起点とする横成長と第２触媒元素導入領域Ｃｂを起点とする横成長とが衝突してバウンダリが形成されるが、この部分は、半導体素子に用いられないため、実質的な影響はない。
【００６６】
また、上述した説明では、横成長距離が比較的短く、半導体層Ｓｅのうち、１つの触媒元素導入領域から１つの方向（例えば、＋ｙ方向）に結晶の成長した領域から、１つの半導体素子の半導体層が形成されたが、本発明はこれに限定されない。半導体層Ｓｅのうち、１つの触媒元素導入領域から１つの方向に結晶の成長した領域から、複数の半導体素子の半導体層が形成されてもよい。
【産業上の利用可能性】
【００６７】
本発明によれば、特性のばらつきを抑制した半導体素子を備える半導体装置が製造される。この半導体装置は、液晶表示装置や有機ＥＬ表示装置などの表示装置に好適に用いられ、薄型表示装置に特に好適に用いられる。
【図面の簡単な説明】
【００６８】
【図１】（ａ）は、本発明による半導体装置の実施形態を示す模式的な平面図であり、（ｂ）および（ｃ）は、本実施形態の半導体装置を示す模式的な断面図である。
【図２】（ａ１）〜（ｄ１）は、それぞれ、本実施形態の半導体装置の製造方法を示す模式的な断面図であり、（ａ２）〜（ｄ２）は、それぞれ、本実施形態の半導体装置の製造方法を示す模式的な平面図である。
【図３】（ｅ１）〜（ｉ１）は、それぞれ、本実施形態の半導体装置の製造方法を示す模式的な断面図であり、（ｅ２）〜（ｉ２）は、それぞれ、本実施形態の半導体装置の製造方法を示す模式的な平面図である。
【図４】（ａ）は比較例の半導体装置を説明するための模式図であり、（ｂ）は図１に示した半導体装置を説明するための模式図である。
【図５】本発明による半導体装置の別の実施形態を示す模式的な平面図である。
【図６】図５に示した半導体装置を説明するための模式図である。
【図７】本発明による半導体装置のさらに別の実施形態を示す模式図である。
【図８】図７に示した半導体装置を説明するための模式図である。
【図９】従来の半導体装置を示す模式的な平面図である。
【符号の説明】
【００６９】
１００  半導体装置
１２０  半導体素子
１２２  島状半導体層
１４０  半導体素子
１４２  島状半導体層
Ｓｅ    半導体層
Ｓａ    第１領域
Ｓｂ    第２領域
Ｍ      マスク層
Ｏａ    開口部
Ｏｂ    開口部
Ｃａ    第１触媒元素導入領域
Ｃｂ    第２触媒元素導入領域
【図１】
2010021421.tif 000003
【図２】
2010021421.tif 000004
【図３】
2010021421.tif 000005
【図４】
2010021421.tif 000006
【図５】
2010021421.tif 000007
【図６】
2010021421.tif 000008
【図７】
2010021421.tif 000009
【図８】
2010021421.tif 000010
【図９】
2010021421.tif 000011