(57)【要約】【課題】複数個のアレイ基板を同時に形成するためのアレイ基板用マザー基板にスピンコーターを用いてレジスト塗布する際、放射状の塗布ムラが生じないような配線パターンとされたアレイ基板を備えた液晶パネルを提供すること。【解決手段】本発明の液晶パネルは、液晶層を挟持して対向配置された一対の基板を有し、前記一対の基板の一方の表示領域には複数のサブ画素がマトリクス状に形成されていると共に、前記表示領域の周縁部には前記表示領域からゲート配線３９Ｇ及びソース配線３９Ｓが端子領域まで延在されている液晶パネルにおいて、前記端子領域が形成されている辺において、前記ゲート配線３９Ｇ及びソース配線３９Ｓともに屈曲点Ｐ１、Ｐ２が形成され、前記屈曲点は多段階屈曲点Ｐ１、Ｐ２及び曲線状屈曲点の少なくとも１種とされていることを特徴とする。【選択図】図４
2010096944.tif 000002
【特許請求の範囲】
【請求項１】
液晶層を挟持して対向配置された一対の基板を有し、前記一対の基板の一方の表示領域
には複数のサブ画素がマトリクス状に形成されていると共に、前記表示領域の周縁部には
前記表示領域からゲート配線及びソース配線が端子領域まで延在されている液晶パネルに
おいて、
前記液晶パネルはマザー基板を用いて個別に分断することにより作製されたものであり
、
前記端子領域が形成されている辺において、前記ゲート配線及びソース配線ともに屈曲
点が形成され、前記屈曲点は多段階屈曲点及び曲線状屈曲点の少なくとも１種とされてい
ることを特徴とする液晶パネル。
【請求項２】
前記屈曲点は曲線状多段階屈曲点とされていることを特徴とする請求項１に記載の液晶
パネル。
【請求項３】
前記一対の基板の一方の表示領域には、レジスト材料から形成された層間膜を備えてい
ることを特徴とする請求項１又は２に記載の液晶パネル。
【請求項４】
前記液晶パネルは、垂直配向モード又は複屈折モードの縦電界方式のもの、あるいは、
横電界方式のものであることを特徴とする請求項３に記載の液晶パネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶パネルに関する。詳しくは、本発明は、複数個のアレイ基板を同時に形成
するためのアレイ基板用マザー基板にスピンコーターを用いてレジスト塗布する際、放射
状の塗布ムラが生じないような配線パターンとされたアレイ基板を備えた液晶パネルに関
する。
【背景技術】
【０００２】
パーソナルコンピュータや携帯電話機、あるいは携帯情報端末などの電子機器の表示装
置として、液晶表示装置が多く使用されている。この液晶表示装置は、スイッチング素子
及び画素電極等が形成されたアレイ基板とカラーフィルタ等が形成されたカラーフィルタ
基板との間にシール材を介在して貼り合せて、この枠で形成された空間内に液晶を封入し
た液晶パネルを有している。
【０００３】
このうち、アレイ基板は、透明基板の表面にマトリクス状に走査線及び信号線が形成さ
れ、これらの走査線及び信号線で囲まれた領域に液晶駆動用のスイッチング素子及び液晶
に電圧を印加する画素電極等が形成されている。また、カラーフィルタ基板には、透明基
板の表面に赤、緑、青などのカラーフィルタ層が形成されている。なお、液晶を駆動する
ための対となる電極である共通電極は、ＴＮ（Twisted Nematic）モード、ＶＡ（Vertica
l Alignment）モード、ＥＣＢ（Electrically controlled birefringence：複屈折）モー
ド等の縦電界方式の液晶パネルではカラーフィルタ基板に、またＩＰＳ（In-Plane Switc
hing）モード、ＦＦＳ（Fringe Field Switching）モードの横電界方式の液晶パネルでは
アレイ基板に、それぞれ形成されている。
【０００４】
これらの一般的な中小型の液晶パネルの製造方法は、所定の大きさのアレイ基板領域を
複数形成した後に、各アレイ基板領域の液晶封入部分に所定のパターンに沿ってシール材
を塗布し、その後に対となる別の大型のマザー基板をシール材で貼り合せ、所定の大きさ
に切断して製造する方法である（例えば特許文献１参照）。そこで以下において、従来例
の大型のマザー基板を用いた液晶パネルの製造方法を説明する。
【０００５】
まず、大型のガラス基板等からなる第１のマザー基板を用意し、この第１のマザー基板
の一方の表面上にそれぞれマトリクス状に設けられた走査線、信号線、スイッチング素子
としての薄膜トランジスタＴＦＴ（Thin Film Transistor）、画素電極等を備えるアレイ
基板領域を複数個形成する。このアレイ基板領域の画素電極が設けられている領域が表示
領域となり、その周囲部分が各種配線が設けられるいわゆる額縁部分となる。なお、この
額縁部分の一部にはスイッチング素子を駆動するためのドライバ回路ないし外部への接続
用端子部が形成されていると共に、この接続用端子部に連なるゲート配線ないしソース配
線が形成される。
【０００６】
このようにして表示領域が形成された後に、表示領域の周囲にシール材が所定のパター
ンに塗布され、その後に、シール材の上面から対となる第２のマザー基板、例えばカラー
フィルタ基板を載置し、シール材が硬化した後に両基板ともにアレイ基板領域の境界部分
で切断した後、表示領域内に液晶を注入し、液晶注入孔を封止することにより液晶パネル
が作製されている。なお、液晶はシール材を硬化させる前に注入する場合もある。
【特許文献１】特開２００２−３６５６４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、一般的には、マザー基板上にアレイ基板領域を作製する際には、各種配線や
層間膜ないし平坦化膜の作製のために、マザー基板の中央付近にレジスト材料を滴下し、
スピンコーターによって回転させて、レジスト材料を基板全面に均一に塗布することが行
われている。しかしながら、マザー基板をスピンさせると、アレイ基板領域の配線の一部
を起点として放射状にムラが発生することが見受けられた。
【０００８】
この放射状のムラは、特にアレイ基板領域の額縁部分にドライバ回路ないし外部への接
続用端子部との間を電気的に接続するゲート配線ないしソース配線が形成された後に生じ
易い。このようなレジスト材料の塗布ムラは、特に平坦化膜上に画素電極が形成されるＶ
Ａモード、ＥＣＢモードの縦電界方式の液晶パネルやＩＰＳモード、ＦＦＳモード等の横
電界方式の液晶パネルの場合においては、セルギャップの不均一の原因となり、表示画質
の低下となるために、大きな悪影響を与える。このような放射状のムラの発生原因を図６
及び図７を用いて説明する。
【０００９】
なお、図６は従来の液晶パネルのゲート配線ないしソース配線部分の拡大平面図である
。図７は図６のVII部分におけるレジスト材料の移動を説明するための模式拡大平面図で
ある。
【００１０】
液晶パネルのアレイ基板は、高密度にかつ配線の占有面積を減らすために、図６に示す
ように、マザー基板５０の表面にゲート配線ないしソース配線５１は直線状に、しかも、
直線的に折れ曲がっている屈曲点Ｐを有するように配線されている。これらのゲート配線
ないしソース配線５１によって、アレイ基板領域に凸部が形成される。マザー基板５０の
中央にレジスト材料を滴下してマザー基板５０をスピンさせると、図７に示すように、塗
布されたレジスト材料は、遠心力によって周辺部に移動するが、アレイ基板領域５１のゲ
ート配線ないしソース配線５１によって遮られ、ゲート配線ないしソース配線５１に沿っ
て周縁部側に移動する。
【００１１】
そして、ゲート配線ないしソース配線５１が直線的に折れ曲がっている屈曲点Ｐにおい
て周囲から移動してきたレジスト材料が堰き止められ、この堰き止められたレジスト材料
が屈曲点Ｐを乗り越えて周辺部に移動する。そのため、図７に示したような放射状のムラ
となって現れる訳である。この放射状のムラが生じている部分は、その周囲よりもレジス
ト材料が厚く形成されている状態となっている。なお、レジストの進入経路は互いに隣接
するゲート配線ないしソース配線５１がマザー基板５０の中央から見て内角側に折れ曲が
っている屈曲点Ｐを結んだ方向Ｌとなるが、放射ムラ発生方向Ｅは、図７に示すように、
遠心力の方向とレジストの進入経路との差異により、レジストの進入経路とはずれた方向
に生じる。なお、放射ムラ発生方向Ｅは、アレイ基板用マザー基板５０における位置によ
って生じない場合もあり、生じる場合はアレイ基板用マザー基板における位置によって異
なる方向に生じるので、作製された個々の液晶パネルの表示品質がばらついてしまう。
【００１２】
本発明は、このような従来技術の課題を解決するためになされたものであって、本発明
の目的は、複数個のアレイ基板を同時に形成するためのアレイ基板用マザー基板にスピン
コーターを用いてレジスト塗布する際、放射状の塗布ムラが生じないような配線パターン
とされたアレイ基板を備えた液晶パネルを提供することにある。
【課題を解決するための手段】
【００１３】
上記目的を達成するために、本発明の液晶パネルは、液晶層を挟持して対向配置された
一対の基板を有し、前記一対の基板の一方の表示領域には複数のサブ画素がマトリクス状
に形成されていると共に、前記表示領域の周縁部には前記表示領域からゲート配線及びソ
ース配線が端子領域まで延在されている液晶パネルにおいて、前記液晶パネルはマザー基
板を用いて個別に分断することにより作製されたものであり、前記端子領域が形成されて
いる辺において、前記ゲート配線及びソース配線ともに屈曲点が形成され、前記屈曲点は
多段階屈曲点及び曲線状屈曲点の少なくとも１種とされていることを特徴とする。
【００１４】
マザー基板上にアレイ基板領域を作製する際には、各種配線をフォトリソグラフィー法
及びエッチング法によって作製するため、或いは、層間膜ないし平坦化膜の作製のために
、マザー基板をスピンコーターによって回転させて、レジスト材料を基板全面に均一に塗
布する工程が存在している。一方、マザー基板のアレイ基板領域には、少なくとも端子領
域が形成されている辺において、ソース配線ないしゲート配線に屈曲点が形成されている
。そのため、マザー基板の中央にレジスト材料を滴下してマザー基板をスピンさせると、
塗布されたレジスト材料は、遠心力によって周辺部に移動するが、アレイ基板領域のゲー
ト配線ないしソース配線の屈曲点において周囲から移動してきたレジスト材料が堰き止め
られ、この堰き止められたレジスト材料が屈曲点Ｐを乗り越えて周辺部に移動する。この
現象は、ゲート配線及びソース配線の両者が形成されている場合だけでなく、ゲート配線
のみないしソース配線のみが形成されている場合においても同様に生じる。
【００１５】
しかしながら、本発明の液晶パネルにおいては、ゲート配線及びソース配線に形成され
ている屈曲点は多段階屈曲点及び曲線状屈曲点の少なくとも１種とされているため、マザ
ー基板の中央にレジスト材料を滴下してマザー基板をスピンさせた時、屈曲点において堰
き止められたレジスト材料は屈曲点Ｐを乗り越える際に複数の方向ないし広い方向に亘っ
て広がるようにして周辺部に移動する。そのため、本発明の液晶パネルによれば、製造時
に従来例のようなレジスト材料の放射状のムラが生じ難くなっているので、その後の各種
製造工程を経ても均質な品質の液晶パネルが得られるようになる。なお、本発明における
ゲート配線及びソース配線は、必ずしも液晶パネルの走査線ないし信号線に接続されてい
る配線をゲート配線ないしソース配線と称するものではなく、走査線と同時に形成された
配線をゲート配線といい、信号線と同時に形成された配線をソース配線という。
【００１６】
本発明の液晶パネルにおいては、前記屈曲点は曲線状多段階屈曲点とされていることが
好ましい。
【００１７】
屈曲点が曲線状多段階屈曲点とされていると、屈曲点が曲線状とされている場合の効果
と屈曲点が多段階状とされている場合の効果の両方が奏されるため、より均質な品質の液
晶パネルが得られるようになる。
【００１８】
また、本発明の液晶パネルにおいては、前記一対の基板の一方の表示領域には、レジス
ト材料から形成された層間膜を備えていることが好ましい。
【００１９】
液晶パネルの層間膜は、ゲート配線及びソース配線が形成された後に、レジスト材料を
用いて形成される。ゲート配線及びソース配線は、互いに絶縁膜を挟んで形成されている
が、平面視で重畳するように形成される場合もあるので、上述の放射状のムラは層間膜の
形成時に生じ易い。そのため、本発明の液晶パネルによれば、レジスト材料の放射状のム
ラが生じ難いという上記効果が顕著に表れる。
【００２０】
また、本発明の液晶パネルにおいては、前記液晶パネルは、垂直配向モード又は複屈折
モードの縦電界方式のもの、あるいは、横電界方式のものであることが好ましい。
【００２１】
ＶＡモード及びＥＣＢモードの縦電界方式の液晶パネル及び横電界方式の液晶パネルは
、特にセルギャップに不均一さがあると、表示画質に悪影響を及ぼすことが知られている
。本発明の液晶パネルによれば、層間膜に放射状のムラが生じ難いので、均質な表示画質
のＶＡモード又はＥＣＢモードの縦電界方式の液晶パネル、あるいは、横電界方式の液晶
パネルが得られる。
【発明を実施するための最良の形態】
【００２２】
以下、図面を参照して本発明の最良の実施形態を説明する。但し、以下に示す実施形態
は、本発明の技術思想を具体化するためのＦＦＳモードの液晶パネルを例示したものであ
って、本発明をこのＦＦＳモードの液晶パネルに特定することを意図するものではなく、
特許請求の範囲に含まれるその他の実施形態にも等しく適応し得るものである。また、以
下に示す実施形態及び変形例の液晶パネルは、マザー基板上に複数個形成された液晶パネ
ルを個別の液晶パネルに切り出すことにより製造されるものである。しかしながら、この
ような、マザー基板上に形成された複数の液晶パネルを個別に切り出す工程は従来から周
知のものであるので、以下においては個々の液晶パネルを用いて説明することとする。な
お、この明細書における説明のために用いられた各図面においては、各層や各部材を図面
上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせて表示してお
り、必ずしも実際の寸法に比例して表示されているものではない。
【００２３】
図１は実施形態の液晶パネルのアレイ基板を示す模式平面図である。図２は実施形態に
係る液晶パネルの１サブ画素分の平面図である。図３は図２のIII−III線断面図である。
図４は図１のIV部分の拡大平面図である。図５は変形例の図４に対応する拡大平面図であ
る。
【００２４】
［実施形態］
実施形態に係る液晶パネル１０を図１〜図４を用いて説明する。実施形態に係る液晶パ
ネル１０は、図３に示すように、液晶層１１をアレイ基板１２及びカラーフィルタ基板１
３との間に挟持している。液晶層１１の厚みは図示しない柱状スペーサによって均一に維
持される。また、アレイ基板１２の背面及びカラーフィルタ基板１３の前面にはそれぞれ
偏光板（図示せず）が形成されている。そして、アレイ基板１２の背面側からバックライ
ト（図示せず）により光が照射されている。
【００２５】
アレイ基板１２は、図１に示すように、各種の画像が表示される表示領域ＤＡと、その
周辺である額縁領域ＰＦとを備えており、この額縁領域ＰＦの一つの端部側にドライバＩ
Ｃを載置するための第１端子部Ｄｒと、外部接続用の第２端子部Ｔｐとが形成されている
。そして、額縁領域ＰＦには、表示領域ＤＡの走査線１９（図２、図３参照）を第１端子
部Ｄｒへ引き回す走査線引き回し配線部３８及び信号線２２（図２参照）を第１端子部Ｄ
ｒへと引き回す信号線引き回し配線部３９を備えている。なお、信号線引き回し配線部３
９の詳細な構成については後述する。また、額縁領域ＰＦには、上電極２８を第１端子部
Ｄｒへと引き回すためのコモン配線４０も含まれている。
【００２６】
まず、アレイ基板１２の構成について説明する。アレイ基板１２は、図２及び図３に示
すように、ガラスや石英、プラスチック等からなる第１基板本体１８の液晶層１１側に、
複数の走査線１９が平行に形成されている。この走査線１９は、アルミニウム金属、アル
ミニウム合金、モリブデン等の不透明な金属で形成され、図２におけるＸ軸方向に延在し
ている。また、この走査線１９の形成時に、額縁領域ＰＦの走査線引き回し配線部３８に
は第１端子部Ｄｒに向かって伸びる複数のゲート配線３９Ｇが形成され、信号線引き回し
配線部３９においても同じく第１端子部Ｄｒに向かって伸びる複数のゲート配線３９Ｇが
形成されている（図４参照）。
【００２７】
これらの走査線１９、ゲート配線３９Ｇ等は、第１基板本体１８の表面全体に亘ってア
ルミニウム金属、アルミニウム合金、モリブデン等の不透明な金属層を形成した後、スピ
ンコーティング法によってレジストを塗布し、所定のパターンとなるように露光及び現像
処理を行った後、不要部分をエッチングすることにより作製される。そして、走査線１９
、ゲート配線３９Ｇ及び第１基板本体１８の露出面を覆って、酸化ケイ素ないし窒化ケイ
素等の無機絶縁膜からなるゲート絶縁膜２０が形成されている。
【００２８】
ゲート絶縁膜２０上に、例えばアモルファスシリコンからなる半導体層２１が形成され
ている。この半導体層２１も、ゲート絶縁膜２０の表面全体に亘ってアモルファスシリコ
ン層を形成した後、スピンコーティング法によってレジストを塗布し、所定のパターンと
なるように露光及び現像処理を行った後、不要部分をエッチングすることにより作製され
る。更に、半導体層２１に一部乗り上げるようにして、ソース電極Ｓと、ドレイン電極Ｄ
とが形成されている。半導体層２１はゲート絶縁膜２０を介して走査線１９から分岐した
部分と対向配置されており、この走査線１９から分岐した部分がＴＦＴのゲート電極Ｇを
構成している。ソース電極Ｓは信号線２２から分岐した部分からなる。信号線２２及びド
レイン電極Ｄは、それぞれアルミニウム金属、アルミニウム合金、モリブデン等の不透明
な金属で形成され、信号線２２は図２のＹ軸方向に延在している。
【００２９】
また、この信号線２２の形成時に、額縁領域ＰＦの走査線引き回し配線部３８には第１
端子部Ｄｒに向かって伸びる複数のソース配線３９Ｓが形成されると共に、信号線引き回
し配線部３９にも同じく第１端子部Ｄｒに向かって延びるソース配線３９Ｓが形成されて
いる。なお、本発明におけるゲート配線３９Ｇ及びソース配線３９Ｓは、必ずしも液晶パ
ネルの走査線１９ないし信号線２２に接続されている配線を意味するものではなく、走査
線１９と同時に形成された配線をゲート配線３９Ｇといい、信号線２２と同時に形成され
た配線をソース配線３９Ｓという。したがって、上記実施形態では、ゲート絶縁膜２０の
下にある配線部分がゲート配線３９Ｇとなり、ゲート絶縁膜２０の上にある配線部分がソ
ース配線３９Ｓとなり、平面視では両者間に区別はない。
【００３０】
そして、半導体層２１、ソース電極Ｓ、ドレイン電極Ｄ、信号線２２、ソース配線３９
Ｓ及びゲート絶縁膜２０の露出部を覆って、酸化ケイ素ないし窒化ケイ素等の無機絶縁膜
からなるパッシベーション膜２３が形成され、そのパッシベーション膜２３を覆って樹脂
材料からなる層間膜２４が形成されている。層間膜２４としては、透明性が良好で、電気
絶縁性に優れた感光性レジスト材料を適宜選択して使用し得る。この層間膜２４は、パッ
シベーション膜２３の表面にスピンコーティング法によってレジストを塗布し、所定のパ
ターンとなるように露光及び現像処理を行った後、不要部分をエッチングすることにより
作製される。なお、層間膜２４は厚さが厚いために非感光性の樹脂が使用される場合もあ
るが、この場合においても塗布はスピンコーティング法により行われる。そして、層間膜
２４を覆うように、ＩＴＯ、ＩＺＯ等の透明導電材料からなる下電極２５が形成されてい
る。パッシベーション膜２３及び層間膜２４を貫通してドレイン電極Ｄに達するようにコ
ンタクトホール２６が形成されており、このコンタクトホール２６を介して下電極２５と
ドレイン電極Ｄとが電気的に接続されている。そのため、この下電極２５は共通電極とし
て作動する。
【００３１】
下電極２５を覆って酸化ケイ素ないし窒化ケイ素等の無機絶縁膜からなる電極間絶縁膜
２７が形成されている。この電極間絶縁膜２７は、下電極２５及び層間膜２４の表面が荒
れないようにするため、パッシベーション膜２３よりも低温成膜条件で形成される。また
、下電極２５及びこの電極間絶縁膜２７の液晶層１１側の表面には、ＩＴＯないしＩＺＯ
からなる透明導電材料からなる上電極２８が形成されている。この上電極２８は、例えば
図２に示したように、サブ画素毎の列方向中央部を中心として互いに異なる方向に延在す
るスリット状開口３１が形成されており、列方向中央部のスリット状開口３１は互いに「
く」字状に連結されている。また、各スリット状開口３１間には帯状電極部分３２が形成
されている。
【００３２】
スリット状開口３１は上電極２８をフォトリソグラフィー法によって露光及びエッチン
グすることによって形成される。この上電極２８の表面及びスリット状開口３１の内面は
第１配向膜３０が形成され、この配向膜のラビング方向は、スリット状開口３１の形成状
態から、走査線１９の延在方向に向いており、ラビング方向に対してスリット状開口３１
の延在方向は約５度〜約２５度傾いているようになされる。これにより、下電極２５と上
電極２８との間に電界が印加されたとき、列方向中央部の上下のそれぞれの領域で異なる
方向に液晶分子が回転することができるようになるため、良好な視野角特性が得られるよ
うになる。なお、スリット状開口３１の形状は、図２に示したような形状のみでなく、全
てが「く」字状となっていてもよく、互いに異なる方向に延在するスリット状開口が連結
されていなくてもよい。更には、スリット状開口３１の形状は、信号線２２に沿った縦方
向の「く」字状とする場合だけでなく、信号線２２に沿った縦方向に「く」字状となるよ
うにしてもよく、或いは、屈曲部が存在しないバー状であってもよい。特に、屈曲部が存
在しないバー状の場合、走査線１９に沿って平行ないし傾いて延在する状態としても、信
号線２２に沿って縦方向に平行ないし傾いて延在する状態としてもよい。
【００３３】
次にカラーフィルタ基板１３について説明する。カラーフィルタ基板１３は、ガラスや
石英、プラスチック等からなる第２基板本体３３を有しており、第２基板本体３３には、
サブ画素毎に異なる色の光（Ｒ、Ｇ、Ｂあるいは無色）を透過するカラーフィルタ層３４
とブラックマトリクス３５が形成されている。カラーフィルタ層３４とブラックマトリク
ス３５を覆うようにしてトップコート層３６が形成されており、トップコート層３６を覆
うようにして例えばポリイミドからなる第２配向膜３７が形成されている。そして、第２
配向膜３７には第１配向膜３０と逆方向のラビング処理が施されている。
【００３４】
そして、上述のように形成されたアレイ基板１２とカラーフィルタ基板１３と対向配置
させ、周縁部をシール材（図示せず）によってシールし、液晶層１１をアレイ基板１２と
カラーフィルタ基板１３の間に形成された密封エリア内に封止することにより実施形態の
液晶パネル１０が得られる。この実施形態の液晶パネル１０においては、アレイ基板１２
側の偏光板の透過軸とカラーフィルタ基板１３側の偏光板の透過軸とは互いに直交するよ
うに配置されており、カラーフィルタ基板１３側の偏光板の透過軸は図１のＹ軸と平行に
なるように配置されている。このような構成を備えていると、第１配向膜３０のラビング
方向は共通電極である上電極２８と画素電極である下電極２５との間に生じる電界の主方
向と交差する方向となる。そして、初期状態ではラビング方向に沿って平行に配向してい
る液晶は、共通電極２８と画素電極２５との間への電圧印加によって、上記電界の主方向
側へ回転して再配向する。この初期配向状態と電圧印加時の配向状態との差異に基づいて
各サブ画素の明暗表示が行われる。
【００３５】
ここで、実施形態の液晶パネル１０の信号線引き回し配線部３９の詳細な構成について
、図４を用いて説明する。実施形態の信号線引き回し配線部３９では、複数のゲート配線
３９Ｇ及び複数のソース配線３９Ｓが相互に形成されている。なお、平面視ではゲート配
線３９Ｇ及びソース配線３９Ｓは区別がつけられず、図４に示した参照符号３９Ｇ及び３
９Ｓは説明の都合上便宜的に付与したものある。そこで、以下においてはゲート配線３９
Ｇ及びソース配線３９Ｓの両者を纏めて「ゲート配線等３９Ｇ及び３９Ｓ」と表現するこ
ととする。
【００３６】
これらのゲート配線等３９Ｇ及び３９Ｓは、配線切り替え部４１から第１端子部Ｄｒ（
図１参照）へと引き回わされており、その途中に２箇所の直線的に折り曲げられている屈
曲点Ｐ１及びＰ２が形成されている。これらのゲート配線等３９Ｇ及び３９Ｓは、その表
面がパッシベーション膜２３によって被覆されているが、凸部となっている。なお、配線
切り替え部４１は、表示領域ＤＡからの信号線２２（図４においては図示省略）をゲート
配線等３９Ｇ及び３９Ｓに接続するための中継点であり、ゲート配線３９Ｇには図示省略
したコンタクトホールを介して接続されており、ソース配線３９Ｓには直接接続されてい
る。このように形成された屈曲点Ｐ１及びＰ２のうちマザー基板の中央Ｘから見て内角側
に折れ曲がっている側の屈曲点Ｐ１及びＰ２同士を結ぶと、２本の交差する直線Ｌ１及び
Ｌ２を描くことができる。
【００３７】
この２本の直線Ｌ１及びＬ２は、アレイ基板用のマザー基板にスピンコート法によりレ
ジストを塗布した際のレジストの侵入経路（図７参照）となる。すなわち、ゲート配線等
３９Ｇ及び３９Ｓが形成された後に、例えば層間膜２４（図３参照）を形成するために、
アレイ基板用のマザー基板の中央に所定量のレジストを滴下してマザー基板をスピンさせ
ると、塗布されたレジスト材料は、遠心力によって周辺部に移動する。このとき、マザー
基板の中央Ｘから見て内角側に折れ曲がっている側の屈曲点Ｐ１及びＰ２においては、塗
布されたレジスト材料はゲート配線等３９Ｇ及び３９Ｓによって遮られて屈曲点Ｐ１及び
Ｐ２まで移動してこの地点で堰き止められ、終いには屈曲点Ｐ１及びＰ２を乗り越えて移
動する。それによってレジスト材料は遠心力の方向との関係でずれた方向Ｅ１及びＥ２の
方向に放射状のムラを生じる。
【００３８】
しかしながら、このＥ１方向及びＥ２方向の放射状のムラは、屈曲点Ｐ１及びＰ２で堰
き止められるレジストの総量は、マザー基板上の相対的位置が同一の従来例の液晶パネル
の屈曲点Ｐ（図６及び図７参照）で堰き止められるレジスト量と変わりはないが、Ｅ１方
向及びＥ２方向で分散するために、従来例のＥ方向の放射状のムラよりも目立たなくなる
。そのため、実施形態の液晶パネル１０によれば、例え放射状のムラが生じることがあっ
ても従来の液晶パネルの場合よりも目立たず、表示品質のバラツキが少ない液晶パネル１
０が得られる。
【００３９】
なお、上記実施形態の液晶パネル１０では、ゲート配線等３９Ｇ及び３９Ｓに２箇所の
直線的に折り曲げられている屈曲点Ｐ１及びＰ２が形成されている例を示したが、屈曲点
をより多くするとより放射状のムラを目立たなくすることができる。更に、図５に示した
変形例のように屈曲点Ｐ３を曲線状に折り曲げられているものとすると、アレイ基板用の
マザー基板にスピンコート法によりレジストを塗布した際のレジストの侵入経路が分散さ
れるため、更に放射状のムラが目立たなくなる。なお、変形例の図５においては、図４と
同一の構成部分には同一の参照符号を付与してその詳細な説明は省略する。また、複数箇
所の直線的に折れ曲がっている部分の全てを曲線的に折れ曲がっているようにしてもよい
。
【００４０】
なお、上記実施形態においては、ゲート配線等３９Ｇ及び３９Ｓが形成されているもの
に対して層間膜２４を形成する場合を例にとって説明したが、ゲート配線３９Ｇを形成し
た後にソース配線３９Ｓを形成するためのレジスト材料を塗布した場合も、ゲート配線３
９Ｇの表面はゲート絶縁膜及びソース配線形成用材料層によって被覆されているが、ゲー
ト配線３９Ｇに対応する位置に凸部が形成されるため、同様の作用効果を奏することがで
きる。
【図面の簡単な説明】
【００４１】
【図１】実施形態の液晶パネルのアレイ基板を示す模式平面図である。
【図２】実施形態に係る液晶パネルの１サブ画素分の平面図である。
【図３】図２のIII−III線断面図である。
【図４】図１のIV部分の拡大平面図である。
【図５】変形例の図４に対応する拡大平面図である。
【図６】従来の液晶パネルのゲート配線ないしソース配線部分の拡大平面図である。
【図７】図６のVII部分におけるレジスト材料の移動を説明するための模式拡大平面図である。
【符号の説明】
【００４２】
１０：液晶パネル  １１：液晶層  １２：アレイ基板  １３：カラーフィルタ基板  １８
：第１基板本体  １９：走査線  ２０：ゲート絶縁膜  ２１：半導体層  ２２：信号線  
２３：パッシベーション膜  ２４：層間膜  ２５：下電極  ２６：コンタクトホール  ２
７：電極間絶縁膜  ２８：上電極  ３０：第１配向膜  ３１：スリット状開口  ３２：帯
状電極部分  ３３：第２基板本体  ３４：カラーフィルタ層  ３５：ブラックマトリクス
３６：トップコート層  ３７：第２配向膜  ３８：走査線引き回し配線部  ３９：信号
線引き回し配線部  ３９Ｇ：ゲート配線、３９Ｓ：ソース配線  ４０：コモン配線  ４１
：配線切り替え部  ＤＡ：表示領域  ＰＦ：額縁領域  Ｄｒ：第１端子部  Ｔｐ：第２端
子部  Ｅ、Ｅ１、Ｅ２：放射ムラ発生方向  Ｐ、Ｐ１〜Ｐ３：屈曲点  
【図１】
2010096944.tif 000003
【図２】
2010096944.tif 000004
【図３】
2010096944.tif 000005
【図４】
2010096944.tif 000006
【図５】
2010096944.tif 000007
【図６】
2010096944.tif 000008
【図７】
2010096944.tif 000009