(57)【要約】【課題】  撮像装置において、アイリス制御時のオーバーシュートを最小限に抑え違和感のない露出制御を行う。【解決手段】  アイリス制御信号の単位時間における変化量を検出する検出手段と、その検出手段で検出された値と予め設定された値とを比較する比較手段と、その判定に基づき前記アイリス制御回路の周波数特性を切り換える切り換え信号を出力する出力手段と、前記アイリス回路切り換え回路を備えた撮像装置とする。【選択図】  図１
2010081546.tif 000002
【特許請求の範囲】
【請求項１】
撮像光を映像信号に光電変換する撮像素子を有し、その撮像素子からのアナログ映像信号をデジタル信号に変換してデジタル信号処理を行う撮像装置において、前記撮像素子から出力された映像信号を予め設定された適正露光レベルに保つため、前記撮像素子への入射光量を制限するアイリスの開度を制御するアイリス制御回路と、前記アイリスの開き位置を検出するホール素子の出力信号により、前記アイリスの制動を行うアイリス制動回路と、前記アイリス制御回路から出力される制御信号と前記アイリス制動回路から出力される制動信号からアイリスを駆動するための駆動信号を生成するとともに前記アイリスを駆動するアイリス駆動回路から構成される自動露光制御回路で、適正露光レベルを保つために前記アイリスを制御するアイリス制御信号の単位時間における変化量を検出する検出手段と、その検出手段で検出された変化値と予め設定された基準値とを比較する比較手段と、その比較手段の判定に基づき前記アイリス制動回路の周波数特性を切り替えるための切り替え制御信号を出力する出力手段と、その切り替え制御信号により前記アイリス制動回路の周波数特性を切り替えるための周波数特性切り替え回路を備えたことを特徴とする撮像装置。
【請求項２】
アイリス制動回路の周波数特性を複数段可変可能な周波数特性切り替え回路を備えたことを特徴とする請求項１記載の撮像装置。
【請求項３】
アイリス制御信号の変化量の検出値を複数段の基準値により比較する比較手段を有し、その比較手段の出力により検出値の大きさを複数段に判別可能な請求項１記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ビデオカメラ等の撮像装置、特に撮像素子で得られた映像信号をデジタル化して信号処理する撮像装置に関するものである。
【背景技術】
【０００２】
図４は一般的な光電変換素子を使用した撮像装置の構成を示すブロック図である。
【０００３】
同図において、１は撮像レンズ、２はこの撮像レンズ１を通って被写体からの撮像光の入射光量を制御するアイリス、３はアイリス２の開度の変化を電圧に変換して出力するホール素子出力回路で、１０は前記アイリス２を駆動するためのアイリスモータである。２１は前記ホール素子出力回路３からの出力と後述するシステムコントロール回路１２から出力されるアイリス制御信号とを増幅し前記アイリス２を駆動するアイリス駆動制御信号を生成するとともに、前記アイリス駆動制御信号により、前記アイリス２を駆動するアイリスモータ１０を駆動するための回路である。４は画像光を光電変換して電気的な映像信号に変換するＣＣＤ等の撮像素子、５はこの撮像素子４から出力された映像信号に含まれている蓄積電荷ノイズを低減するためのＳ／Ｈ回路である。
【０００４】
６は映像信号のレベルを一定レベルに保つためのオートゲインコントロール回路（以下ＡＧＣ回路という）、７は映像信号をデジタル信号に変換するＡ／Ｄ変換器、８はこのＡ／Ｄ変換器７からの出力されたデジタル信号をビデオ信号に変換するために必要なさまざまな信号処理を施す、デジタル信号処理（ＤＳＰ）回路である。
【０００５】
１２は前記デジタル信号処理回路８を含むシステム全体を制御するマイクロコンピュータで構成されたシステムコントロール回路、１６は前記デジタル信号処理回路８から出力されたデジタル映像信号を前記システムコントロール回路１２からの制御信号により、記憶・出力するための画像メモリ、１５は前記デジタル信号処理回路８から出力されたデジタル映像信号をアナログ信号に変換するためのＤ／Ａ変換器である。１３は前記システムコントロール回路１２からシリアルデータで出力される撮像装置各部の制御を行うためのデジタルデータから任意のＤＣ電圧に変換するためのＤ／Ａ変換器である。
【０００６】
ここで自動露出制御回路全体の詳細な動作について説明する。
【０００７】
前記撮像素子４から出力された映像信号は、前記Ａ／Ｄ変換器７でデジタル信号に変換され、前記ＤＳＰ回路８に入力される。
【０００８】
ＤＳＰ回路８では入力されたデジタル映像信号をある一定時間積分してその積分値を前記システムコントロール回路１２にシリアルデータに変換して出力する。
【０００９】
システムコントロール回路１２では前記ＤＳＰ回路８から出力された積分値と適正露出が得られるように予め設定されたレベルとを比較し、その比較した差分値（ずれ量）から、アイリスを制御するためのアイリス制御信号を演算して前記Ｄ／Ａ変換器１３に出力する。
【００１０】
Ｄ／Ａ変換器１３はこのデジタルデータから任意のＤＣ電圧に変換して、前記アイリス駆動回路２１に出力する。
【００１１】
図５は前記アイリス駆動回路２１のブロック図である。
【００１２】
２２は前記ホール素子回路３からの出力を増幅してアイリス制動信号を生成するためのアイリス制動回路で、２３はそのアイリス制動回路２２から出力されるアイリス制動信号と前記システムコントロール回路１２から出力されるアイリス制御信号とからアイリス２を駆動制御するためのアイリス駆動制御信号を生成するとともに前記アイリスを駆動するアイリス駆動回路である。
【００１３】
上記のようにＤ／Ａ変換器１３からの出力電圧とホール素子出力回路３の出力信号に基づきアイリス駆動回路２１でアイリスモータを駆動することによってアイリス２を制御して適正露光レベルを保つ回路構成となっている。
【特許文献１】特開２００６−１３３３８８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、上記のような従来の撮像装置にあっては、被写体の明るさが大きく変化したとき映像信号を一定のレベルに保持するためアイリスを急激に駆動する必要があるが、急激にアイリスを変化させるためオーバーシュートが大きくなってしまう。
【００１５】
本来、前記アイリス制動回路２２の周波数帯域が広く保たれていれば、アイリスの変化に伴って発生するホール素子出力（制動信号）により制動が大きくかかるためオーバーシュートも抑えられる。
【００１６】
しかしながら、ホール素子の出力が微小であるためアイリス制動回路２２でホール素子出力を非常に大きく増幅する必要があり、そのためホール素子回路３からの出力のパターンやアイリス制動回路２２に外来のノイズ等がわずかに漏れ込んでしまっても、アイリス制動信号がノイズに大きく影響されてしまうためアイリス制動回路２２の周波数帯域をノイズなどの影響を受けないように十分に低く設定する必要がある。
【００１７】
このためアイリスの変化に伴って発生するホール素子の出力信号（制動信号）がアイリス制動回路２２で積分されてしまうため、アイリスの急激な変化に対しては制動がほとんど効かず結果的にアイリスのオーバーシュートを十分に抑えることが困難となっていた。
【００１８】
本発明は、上記のような問題点に着目してなされたもので、アイリスのオーバーシュートを軽減し違和感のない自動露出制御回路を提供することを目的としている。
【課題を解決するための手段】
【００１９】
本発明に係る撮像装置は、次のように構成したものである。
【００２０】
撮像光を映像信号に光電変換する撮像素子を有し、その撮像素子からのアナログ映像信号をデジタル信号に変換してデジタル信号処理を行う撮像装置において、前記撮像素子から出力された映像信号に基づき、適正露出が得られるように予め設定されたレベルと前記映像信号とを比較し、アイリスを制御するアイリス制御信号を演算して出力する演算回路と、その演算回路の出力であるアイリス制御信号の単位時間における変化量を予め設定されたレベルと比較し、前記アイリス制御信号の変化量が設定されたレベルよりも大きい時に、アイリス駆動回路内のアイリス制動回路の周波数特性を切り替えるための切り替え制御信号を出力するアイリス制御電圧検出回路と、その制御電圧検出回路から出力される前記制御信号によりアイリス制動回路の周波数特性を切り替える、切り替え回路から構成された撮像装置。
【発明の効果】
【００２１】
以上説明したように、本発明によれば従来に比べてたとえ上記アイリスを急激に変化させた場合でも、アイリスのオーバーシュートによる不自然なアイリスの挙動を最小限に押さえることができ、良好な映像信号を得ることができるという効果がある。
【発明を実施するための最良の形態】
【００２２】
次に、本発明の詳細を実施例の記述に従って説明する。
【００２３】
以下、本発明の詳細を図面に示す実施例に従って説明する。図１は本発明に係る撮像装置の全体のシステム構成を示すブロック図であり、図４と同一符号は同一構成要素を示している。
【００２４】
図１において、１は撮像レンズ、２はこの撮像レンズ１を通った被写体からの撮像光の入射光量を制御するアイリス、４はその画像光を光電変換して電気的な映像信号に変換するＣＣＤ等の撮像素子、５はこの撮像素子４から出力された映像信号に含まれている蓄積電荷ノイズを低減するためのＳ／Ｈ回路である。
【００２５】
６は映像信号のレベルを一定レベルに保つためのオートゲインコントロール回路（以下ＡＧＣ回路という）、７はこのＡＧＣ回路６から出力された映像信号をデジタル信号に変換するＡ／Ｄ変換器、８はこのＡ／Ｄ変換器７からの出力されたデジタル信号をビデオ信号に変換するために必要なさまざまな信号処理を施す、デジタル信号処理（ＤＳＰ）回路である。
【００２６】
１２は前記デジタル信号処理回路８を含むシステム全体を制御するマイクロコンピュータで構成されたシステムコントロール回路、１４は前記デジタル信号処理回路８から出力されたデジタル映像信号を、前記システムコントロール回路１２からの制御信号により、記憶・出力するための画像メモリ装置、１５はこの画像メモリ装置１４から出力されたデジタル映像信号をアナログ信号に変換するためのＤ／Ａ変換器である。
【００２７】
１３は前記システムコントロール回路１２から出力されるシリアルデータに基づいて任意の電圧を出力するＤ／Ａ変換器である。
【００２８】
次に具体的な動作について説明する。尚、ここでは前述の従来例と本実施例の相異点に重点をおいて回路動作説明を行う。
【００２９】
まず撮像レンズ１から入射された光は、従来と同様アイリス２で光量調整され撮像素子４に入り、ここで光電変換されて電気的な信号となる。
【００３０】
この映像信号は、Ｓ／Ｈ回路５で蓄積電荷ノイズ成分を除去され、ＡＧＣ回路６で適正な映像信号レベルに増幅され後、Ａ／Ｄ変換器７でデジタル信号に変換されてＤＳＰ回路８に入力され様々な信号処理を行いデジタルビデオ信号を得る。
【００３１】
ここで図２は、前記アイリス駆動回路１１のブロック図である。
【００３２】
１７は前記ホール素子出力回路３から出力されたアイリス２の開度データを増幅器により増幅するアイリス制動回路であり、本実施の場合では図３に示す回路構成となっており、後述するアイリス制御電圧検出回路１９から出力される周波数特性切り替え制御信号により、ＳＷ１をＯＮ／ＯＦＦさせる事によって制動回路１７の周波数特性を切り替えることが可能となっている。１８は前記システムコントロール回路１２から出力されるアイリス制御データ（シリアルデータ）が、前記Ｄ／Ａ変換器１３によってアナログ電圧に変換されたアイリス制御信号と、前記アイリス制動回路１７から出力されるアイリス制動信号からアイリスを駆動制御するための信号を生成するとともに前記アイリスを駆動するアイリス駆動回路である。
【００３３】
１９は前記アイリス制動回路１７に周波数特性切り替え制御信号を出力するためのアイリス制御電圧検出回路である。
【００３４】
例えば、被写体の明るさが急激に変化した場合、映像信号のレベルを一定に保つため前記システムコントロール回路１２から前記アイリス制御信号が出力される。
【００３５】
このアイリス制御信号はＤ／Ａ変換器１３でアナログ電圧に変換されて、アイリス駆動回路１１に入力される一方、前記アイリス制御電圧検出回路１９にも入力される。
【００３６】
このアイリス制御電圧検出回路１９の回路動作を図４を使って説明する。
【００３７】
Ｄ／Ａ変換器１３から入力されたアイリス制御信号はＣ１でＤＣカットされ、Ｒ２・Ｒ３のブリーダ抵抗によりＤＣレベルが設定されて、コンパレータ１の＋端子およびコンパレータ２の−端子に入力される。
【００３８】
コンパレータ１の−端子には＋端子よりわずかに高い電圧になるように電圧を設定する。
【００３９】
この時の＋端子との電圧差がアイリス制御電圧が＋方向に変化した時のスレッシュレベルとなり、同様にコンパレータ２の＋端子の設定電圧と−端子の電圧差が、アイリス制御電圧が−方向に変化した時のスレッシュレベルとなる。
【００４０】
仮にコンパレータ１の−端子のＤＣレベルをＲ２及びＲ３により、２．６Ｖにて設定し、＋端子のＤＣレベル（無信号時）をＲ４・Ｒ５・Ｒ６により、２．５Ｖに設定した場合は、アイリス制御信号が＋方向に０．１Ｖ以上変化すると、前記コンパレータ１の−端子と前記コンパレータ１の＋端子との電圧差である１．０Ｖを超えている期間に、コンパレータ１はＨレベルを出力し、アイリス制御電圧が−方向に変化した場合も同様に、コンパレータ２の＋端子の設定電圧を２．４Ｖに設定した場合は、アイリス制御信号が−方向に０．１Ｖ以上変化すると、コンパレータ２がＨレベルを出力する。
【００４１】
この出力はＮＯＲゲート１の入力であり、コンパレータ１・２の何れかの出力電圧がＨレベルを出力すると一方のコンパレータの出力に関係なく、Ｈレベルが出力される構成となっている。
【００４２】
前記ＮＯＲゲート１の出力は周波数特性切り替え信号であり、本実施例ではアイリス制動回路１７に入力される前記切り替え信号がＨレベルになると、図３に示すＳＷ１がＯＦＦされる。
【００４３】
本実施例ではＣ３≪Ｃ２の回路定数であり、ＳＷ１がＯＮされている場合は、上記のように外来のノイズの影響を十分に抑えるためＣ２を大きい容量値に設定しており、またＣ３はアイリス制動信号の高周波成分を通過させうる容量値に設定されている。
【００４４】
通常時（ＳＷ１：ＯＮ）では増幅器２の時定数を十分大きく設定しランダムノイズの影響を抑圧し、アイリスが大きく変化した時（周波数特性切り替え信号：Ｈレベル時）には、ホール素子回路３から出力される制動信号中に含まれる広域成分が増幅され、アイリス制動信号となるため、従来例では減衰していた制動信号の高周波成分による制動が、大きく掛かることになり急激なアイリスの変化に対して有効に制動を掛けることが可能となる。
【図面の簡単な説明】
【００４５】
【図１】本発明に係る撮像装置の全体構成を示すブロック図。
【図２】本発明に係るアイリス駆動回路のブロック図。
【図３】本実施例に係る制動回路を示す図。
【図４】本実施例に係るアイリス制御電圧検出回路を示す図。
【図５】従来のアイリス駆動回路のブロック図。
【図６】従来の構成を示す図。
【符号の説明】
【００４６】
１  撮像レンズ
２  アイリス
３  ホール素子
４  撮像素子
５  Ｓ／Ｈ回路
６  ＡＧＣ回路
７  Ａ／Ｄ変換器
８  デジタル信号処理回路
９  ＴＧ回路
１０  アイリスモータ
１１  アイリス駆動回路
１２  システムコントロール回路
１３  Ｄ／Ａ変換器
１４  メモリ
１５  Ｄ／Ａ変換器
１６  画像メモリ
【図１】
2010081546.tif 000003
【図２】
2010081546.tif 000004
【図３】
2010081546.tif 000005
【図４】
2010081546.tif 000006
【図５】
2010081546.tif 000007
【図６】
2010081546.tif 000008