(57)【要約】【課題】有機ＥＬのホワイトバランスを回路構成や設計を変更することなく、かつ容易に制御することができる表示装置を提供する。【解決手段】発光素子と前記発光素子に電流を供給する薄膜トランジスタとを含み、前記発光素子が互いに異なる色を発光する副画素を３つ以上有する発光装置であって、前記３つ以上の副画素のうち、少なくとも１つの副画素の薄膜トランジスタのゲート絶縁膜４０４の容量が、他の副画素の薄膜トランジスタのゲート絶縁膜４０４の容量と異なっていることを特徴とする発光装置。【選択図】図５
2010224111.tif 000002
【特許請求の範囲】
【請求項１】
発光素子と前記発光素子に電流を供給する薄膜トランジスタとを含み、前記発光素子が互いに異なる色を発光する副画素を３つ以上有する発光装置であって、前記３つ以上の副画素のうち、少なくとも１つの副画素の薄膜トランジスタのゲート絶縁膜の容量が、他の副画素の薄膜トランジスタのゲート絶縁膜の容量と異なっていることを特徴とする発光装置。
【請求項２】
前記発光素子は、発光する色によって異なる発光効率を持っており、発光効率が低い発光素子に電流を供給する前記薄膜トランジスタのゲート絶縁膜の膜厚を、発光効率が高い発光素子に電流を供給する前記薄膜トランジスタのゲート絶縁膜の膜厚より小さくしたことを特徴とする請求項１に記載の発光装置。
【請求項３】
前記発光素子は、発光する色によって異なる発光効率を持っており、ホワイトバランスをあわせた際に必要な電流値が低い発光素子に電流を供給する前記薄膜トランジスタのゲート絶縁膜の膜厚を、ホワイトバランスをあわせた際に必要な電流値が高い発光素子に電流を供給する前記薄膜トランジスタのゲート絶縁膜の膜厚より大きくしたことを特徴とする請求項１に記載の発光装置。
【請求項４】
前記発光素子は、発光する色によって異なる発光効率を持っており、発光効率が低い発光素子に電流を供給する前記薄膜トランジスタのゲート絶縁膜の誘電率を、発光効率が高い発光素子に電流を供給する前記薄膜トランジスタのゲート絶縁膜の誘電率より大きくしたことを特徴とする請求項１に記載の発光装置。
【請求項５】
前記発光素子は、発光する色によって異なる発光効率を持っており、ホワイトバランスをあわせた際に必要な電流値が低い発光素子に電流を供給する前記薄膜トランジスタのゲート絶縁膜の誘電率を、ホワイトバランスをあわせた際に必要な電流値が高い発光素子に電流を供給する前記薄膜トランジスタのゲート絶縁膜の誘電率より小さくしたことを特徴とする請求項１に記載の発光装置。
【請求項６】
前記薄膜トランジスタのゲート絶縁膜は、シリコン酸化物の膜、もしくはシリコン酸化物とシリコン窒化物が積層された膜であることを特徴とする請求項１−５のいずれかに記載の発光装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機発光素子から構成される画素を複数有する表示装置に関する。
【背景技術】
【０００２】
フラットパネルディスプレイには、それ自体が発光する自発光型と外光やバックライトを用いる非発光型がある。
【０００３】
有機ＥＬディスプレイパネルは、非発光型の液晶ディスプレイパネルとは異なり、自発光であるため、高コントラスト、高視野角という特徴を持つフラットパネルディスプレイである。
【０００４】
そして、有機ＥＬディスプレイは、有機ＥＬ素子を画素として、これを多数マトリクス状に配置して構成される。有機ＥＬ素子の駆動方法としては、パッシブ駆動とアクティブ駆動があるが、アクティブ駆動の方が高精細、高速応答のパネルを実現する上で好ましい。
【０００５】
また、有機ＥＬディスプレイ素子や、液晶ディスプレイ素子などのフラットパネルディスプレイに使われるＴＦＴは、各画素の動作を制御するスイッチングトランジスタ及び画素を駆動させる駆動用ＴＦＴから構成されている。
【０００６】
このような表示装置には、各色を発光する各副画素の効率が各色の有機発光材料の色ごとに異なるため、従来から、異なる電流値を各発光素子に供給しないといけないという課題があった。
【０００７】
上記課題を解決するための手段としては、特許文献１や特許文献２が知られている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００１−１０９３９９号公報
【特許文献２】特開平５−１０７５６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
特許文献１は、駆動用薄膜トランジスタのサイズＷ／ＬをＲＧＢ副画素の効率に合わせて作り分ける構成である。なお、前記Ｗは駆動用薄膜トランジスタにおけるゲート幅のことであり、前記Ｌは駆動用薄膜トランジスタのゲート長である。
【００１０】
しかしながら、特許文献１の方法では、効率が低い材料である副画素の場合、Ｗ／Ｌを大きくする必要がある。さらに、効率だけを考慮すると、Ｗを５倍以上も大きくしないといけない場合もある。
【００１１】
そのため、シリコン層とゲートメタル層のレイアウト面積が大きくなり、低温ポリシリコン薄膜トランジスタにおける高精細化の妨げになるだけでなく、ボトムエミッション構造では、開口率の低下につながる。
【００１２】
一方、特許文献２は、ＲＧＢの各副画素にそれぞれ異なる電源電圧をＲＧＢ副画素の効率に合わせて印加するという方法である。
【００１３】
しかしながら、特許文献２の方法では、ＲＧＢの各副画素にそれぞれ異なる電源電圧を印加するように回路を変更しなければいけないので、回路構成が複雑になるという課題がある。
【００１４】
そこで、本発明は、有機ＥＬの開口率の低下の課題、あるいは回路が複雑になる課題を解決しつつ、有機ＥＬのホワイトバランスを容易に調整することができる表示装置を提供する。
【課題を解決するための手段】
【００１５】
上記課題を解決するために、本発明は、発光素子と前記発光素子に電流を供給する薄膜トランジスタとを含み、前記発光素子が互いに異なる色を発光する副画素を３つ以上有する発光装置であって、前記３つ以上の副画素のうち、少なくとも１つの副画素の薄膜トランジスタのゲート絶縁膜の容量が、他の副画素の薄膜トランジスタのゲート絶縁膜の容量と異なっていることを特徴とする発光装置を提供するものである。
【発明の効果】
【００１６】
本発明によれば、有機ＥＬの開口率を低下させずに、回路構成も複雑にすることなく、有機ＥＬのホワイトバランスを制御することができる。
【図面の簡単な説明】
【００１７】
【図１】ＥＬ表示装置の各色の表示副画素の配列の平面図である。
【図２】ＥＬ表示装置の表示副画素の各レイヤのレイアウトを表す平面図である。
【図３】ＥＬ表示装置の表示副画素の等価回路図である。
【図４】ＥＬ表示装置の駆動用ＴＦＴのゲート絶縁膜周辺の断面図である。
【図５】ＲＧＢ副画素の駆動用ＴＦＴのゲート絶縁膜近傍の断面図である。
【図６】ゲート絶縁膜をエッチングすることで、ゲート絶縁膜の膜厚を調整したＲＧＢ副画素の駆動用ＴＦＴのゲート絶縁膜近傍の断面図である。
【図７】ＲＧＢ副画素の駆動用ＴＦＴのゲート絶縁膜近傍の断面図である。
【図８】ゲート絶縁膜の総厚を変えずにＳｉＯ２とＳｉＮのゲート絶縁膜の積層とした際のゲート絶縁膜の容量比の変化を示した図である。
【発明を実施するための形態】
【００１８】
本発明の表示装置は、有機ＥＬのホワイトバランスを回路構成や設計を変更することなく、かつ容易に制御することができる表示装置である。
【００１９】
以下、図面を用いて本発明に係る表示装置について具体的に説明する。
【００２０】
図１は本発明をＥＬ表示装置１８に応用した例を示す図であり、ＥＬ素子に電流を供給するＥＬ駆動用ＴＦＴを記載した平面図である。
【００２１】
図１には、各表示副画素が赤色１３Ｒ、緑色１３Ｇ及び青色１３Ｂを発光する場合であって、各表示副画素に配置された駆動用ＴＦＴのソース１４及びドレイン１５を備えた低温ポリシリコン層の活性層１７と、ゲート１６の層を示している。
【００２２】
ここで、副画素と画素の関係を説明すると、３つ以上の副画素の発光素子が互いに異なる色を発光する副画素の集まりを画素という。即ち、図１では、副画素赤色１３Ｒ、緑色１３Ｇ及び青色１３Ｂの集まりが画素である。
【００２３】
なお、本発明をＥＬ表示装置に応用した例は、図１のＥＬ表示装置に限定されるわけではない。
【００２４】
図２は本発明を例えば、図１のようなＥＬ表示装置に応用した例を示す図であり、ＥＬ表示装置の表示副画素の各レイヤのレイアウトを表す平面図である。
【００２５】
図２に示すＥＬ表示装置には、複数の走査ライン１０が図２の左右方向に、また複数の信号ライン１１が図２の上下方向に走っており、それらの走査ライン１０と信号ライン１１は互いに交差している。
【００２６】
さらに、図２について説明すると、図２の１２は、電源供給ライン１２である。そして、図２の２０〜２２は、駆動用ＴＦＴのチャネル２０、駆動用ＴＦＴのソース２１、駆動用ＴＦＴのドレイン２２である。
【００２７】
図３は本発明を例えば、図１のようなＥＬ表示装置に応用したときのＥＬ表示装置の副画素の等価回路図である。ここで、図３の３３は、電流を流すことによって発光する有機ＥＬ素子３３である。
【００２８】
図３には、走査ライン１０、信号ライン１１に接続された有機ＥＬ素子３３に電流を供給し有機ＥＬ素子３３を駆動する有機ＥＬ素子駆動用ＴＦＴ３２と、このＥＬ素子駆動用ＴＦＴ３２のドレインに陽極が接続された有機ＥＬ素子３３が形成されている。
【００２９】
なお、駆動用ＴＦＴ３２と有機ＥＬ素子３３の接続については、駆動用ＴＦＴ３２から有機ＥＬ素子３３に電流を供給できれば、上記接続でなくても良い。
【００３０】
また、図１に示すＥＬ表示装置には、各色の表示副画素１３Ｒ、１３Ｇ、１３Ｂが図３のような回路としてマトリクス状に配置されている。
【００３１】
図４は図２のＥＬ表示装置における駆動用ＴＦＴのゲート絶縁膜のＡ−Ａ’の断面２３を示す図である。以下に、図４に示す駆動用ＴＦＴのゲート絶縁膜周辺の断面図について説明する。
【００３２】
基板４０１上には、基板４０１からの不純物の拡散を防止する、下地層４０２が成膜されている。基板４０１の材料としては、例えば、ガラス等が用いられ、下地層４０２の材料としては、例えば、窒化シリコン等が用いられる。
【００３３】
なお、下地層４０２の成膜は、プラズマＣＶＤ法で成膜しても良いし、スパッタ膜でも良い。また、これらの成膜方法に限ったものではない。
【００３４】
下地層４０２上には、シリコン層４０３が成膜されている。シリコン層４０３の材料としては、例えば、ａ−Ｓｉ等が用いられる。なお、シリコン層４０３の成膜は、プラズマＣＶＤ法で成膜しても良いし、スパッタ膜でも良い。また、これらの成膜方法に限ったものではない。
【００３５】
さらに、シリコン層４０３は、例えば、エキシマレーザー等を用いて結晶化させることにより、ｐ−Ｓｉの膜を形成している。
【００３６】
シリコン層４０３上には、ゲート絶縁膜４０４が成膜されている。なお、ゲート絶縁膜４０４は、駆動用ＴＦＴのチャネルに接している。
【００３７】
ゲート絶縁膜４０４上には、ゲートメタル４０５が形成されている。なお、ゲートメタル４０５の形成は、例えば、スパッタ法等で行われ、その後、パターニングされ、エッチングされる。
【００３８】
ゲートメタル４０５上には、層間絶縁膜４０６が成膜されている。なお、層間絶縁膜４０６の成膜は、例えば、プラズマＣＶＤ法等で行われる。
【００３９】
層間絶縁膜４０６上には、配線メタル４０７が形成されている。なお、配線メタル４０７の形成は、例えば、スパッタ法等で行われ、その後、パターニングされ、エッチングされる。
【００４０】
配線メタル４０７上には、平坦化を行うために平坦化絶縁膜４０８が成膜されている。平坦化絶縁膜４０８の材料としては、平坦化しやすい塗布性の材料が用いられ、例えば、シリコン酸化物もしくはアクリルを主成分とした透明な材料等が用いられるが、これに限らない。
【００４１】
平坦化絶縁膜４０８上には、アノード４０９が成膜されている。アノード４０９の材料としては、例えば、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）というインジウムとスズを主成分とした酸化物等が用いられるが、ＩＴＯに限ったものではない。
【００４２】
なお、アノード４０９の成膜は、例えば、スパッタ法等で行われ、その後、パターニングされ、エッチングされる。図４の上方に光を取り出すトップエミッション構造をとる場合は、アノード４０９の下に例えば、銀やアルミ等を主成分とした反射メタルを設けてもよい。
【００４３】
アノード４０９上には、バンク４１０が形成されている。バンク４１０の材料としては、例えば、ポリイミドやアクリルが骨格となる高分子材料等が好ましい。
【００４４】
バンク４１０上には、ホール輸送層４１１が形成されている。なお、ホール輸送層４１１の形成は、例えば、真空蒸着法等で行われる。
【００４５】
ホール輸送層４１１上には、発光層４１２が形成されている。なお、発光層４１２の形成は、ＲＧＢ副画素ごとに、例えば、真空蒸着法等で行われる。
【００４６】
発光層４１２上には、電子注入層４１３が形成されている。なお、電子注入層４１３の形成は、例えば、真空蒸着法等で行われる。
【００４７】
電子注入層４１３上には、カソード４１４が形成されている。カソード４１４の材料としては、ボトムエミッション構造では、例えば、ＡｌやＡｌ合金等が用いられる。
【００４８】
また、トップエミッション構造では、例えば、膜厚が薄いＡｌやＡｇや光透過性のあるＩＴＯや、それらの組み合わせ等が用いられる。
【００４９】
次に、本発明の特徴を述べると、本発明は、発光素子と前記発光素子に電流を供給する薄膜トランジスタとを含み、前記発光素子が互いに異なる色を発光する副画素を３つ以上有する発光装置である。
【００５０】
さらに、前記３つ以上の副画素のうち、少なくとも１つの副画素の薄膜トランジスタのゲート絶縁膜の容量が、他の副画素の薄膜トランジスタのゲート絶縁膜の容量と異なることを特徴とする。
【００５１】
そして、前記発光装置が有する前記３つ以上の副画素は、３つであるのが好適であり、また、前記発光装置は前記３つの副画素を構成要素とする画素を、複数有するのが好適である。
【００５２】
本発明では、３つの副画素ＲＧＢを用い、各副画素に接続する駆動用ＴＦＴのゲート絶縁膜を上記のとおり設計するために、少なくとも１つの副画素の駆動用ＴＦＴのゲート絶縁膜の膜厚を、他の副画素の駆動用ＴＦＴのゲート絶縁膜の膜厚と異なる厚さにする。
【００５３】
また、ＲＧＢの各副画素に接続する駆動用ＴＦＴのゲート絶縁膜を上記のとおり設計するために、少なくとも１つの副画素の駆動用ＴＦＴのゲート絶縁膜の誘電率を、他の副画素の駆動用ＴＦＴのゲート絶縁膜の誘電率と異なる値にする。
【００５４】
ここで、図４を用いて、ゲート絶縁膜４０４の成膜について説明すると、従来は、ｐ−Ｓｉの膜を形成後にｐ−Ｓｉをパターニングして、エッチングすることでアイランドを形成してからゲート絶縁膜４０４を成膜していた。
【００５５】
しかし、本発明では、発光装置が有するＲＧＢの各副画素の駆動用ＴＦＴのうち、少なくとも１つの副画素の駆動用ＴＦＴのゲート絶縁膜４０４の膜厚を、他の副画素の駆動用ＴＦＴのゲート絶縁膜４０４の膜厚と異なる厚さに作り分ける。
【００５６】
よって、シリコン膜４０３とゲート絶縁膜４０４を連続して成膜してからシリコン層４０３とゲート絶縁膜４０４をシリコン層４０３用のマスクでパターニングした後に、エッチングすることが望ましい。
【００５７】
なお、ＲＧＢのうち、１つの副画素の駆動用ＴＦＴのゲート絶縁膜の膜厚のみを他の副画素の駆動用ＴＦＴのゲート絶縁膜の膜厚と異なる厚さにすれば、ＲＧＢの各副画素の駆動用ＴＦＴのゲート絶縁膜の膜厚を全て異なる厚さにするよりもプロセスが少なくて済む。
【００５８】
上記のように、ＲＧＢのうち、少なくとも１つの副画素の駆動用ＴＦＴのゲート絶縁膜の膜厚を、他の副画素の駆動用ＴＦＴのゲート絶縁膜の膜厚と異なる厚さに作り分ける際の断面の一例が図５である。
【００５９】
また、このように作り分ける方法としては、例えば、ゲート絶縁膜の膜厚が最も厚く設計されたゲート絶縁膜を、膜厚の薄いゲート絶縁膜となる副画素のマスクでパターニングしてエッチングすることで駆動用ＴＦＴのゲート絶縁膜の膜厚を作り分ける方法もある。
【００６０】
この方法で駆動用ＴＦＴのゲート絶縁膜を作製したときのゲート絶縁膜の断面図が図６である。
【００６１】
以降では、発光装置が有するＲＧＢの各副画素の駆動用ＴＦＴのうち、少なくとも１つの副画素の駆動用ＴＦＴのゲート絶縁膜を他の副画素の駆動用ＴＦＴのゲート絶縁膜とは別に作り分ける本発明の好適な実施形態を示す。
【００６２】
なお、ＲＧＢの各副画素の駆動用ＴＦＴのゲート絶縁膜をそれぞれ「赤色副画素のゲート絶縁膜」「緑色副画素のゲート絶縁膜」「青色副画素のゲート絶縁膜」ということもある。
【００６３】
（第１の実施形態）
第１の実施形態は、ＲＧＢのうち、少なくとも１つの副画素の駆動用ＴＦＴのゲート絶縁膜の膜厚を、他の副画素の駆動用ＴＦＴのゲート絶縁膜の膜厚と異なる厚さにすることによって、ＣＩＥ  Ｄ６５にホワイトバランスを合わせる方法である。
【００６４】
第１の実施形態においては、ＲＧＢの各表示副画素に配置する発光材料の発光効率（それぞれを「赤色の発光効率」「緑色の発光効率」「青色の発光効率」ということもある）を緑色の発光効率＞赤色の発光効率＞青色の発光効率とするが、この発光効率に限らない。
【００６５】
ここでは、緑色の発光効率Ｅgと、赤色の発光効率Ｅrと、青色の発光効率Ｅbの比がＥg：Ｅr：Ｅb＝２０（ｃｄ／Ａ）：１０（ｃｄ／Ａ）：３．５（ｃｄ／Ａ）の場合について説明するが、この発光効率の比でなくても良い。
【００６６】
（第１の例）
まず、第１の実施形態の一態様として、ＲＧＢの各副画素に配置する発光材料の発光効率のみを考慮し、ＲＧＢの各副画素のゲート絶縁膜の膜厚を異なる厚さにすることによって、ＣＩＥ  Ｄ６５にホワイトバランスを合わせる場合を示す。
【００６７】
ＲＧＢの各副画素のゲート絶縁膜の設計値は、発光効率の逆数に比例する。よって、ＲＧＢの各副画素に配置する発光材料の発光効率が高くなるほど、ＲＧＢの各副画素のゲート絶縁膜の膜厚を厚くし、前記ゲート絶縁膜の容量を小さくする。
【００６８】
このことから、Ｅg：Ｅr：Ｅb＝２０：１０：３．５の場合、緑色副画素のゲート絶縁膜の膜厚、赤色副画素のゲート絶縁膜の膜厚、青色副画素のゲート絶縁膜の膜厚の比は、２．９：１．４：１となる。
【００６９】
また、このとき、上記膜厚比から、ＲＧＢの各副画素のゲート絶縁膜の容量は、青色副画素のゲート絶縁膜の容量＞赤色副画素のゲート絶縁膜の容量＞緑色副画素のゲート絶縁膜の容量、となる。
【００７０】
なお、発光層の発光材料によっては、発光効率が最も高い色、例えば、緑色と、発光効率が次に高い色、例えば、赤色副画素のゲート絶縁膜の膜厚が同じであって、発光効率が最も低い色、例えば、青色副画素のゲート絶縁膜の膜厚だけが薄くても良い。
【００７１】
さらに、発光効率が最も低い色、例えば、青色と、発光効率が次に低い色、例えば、赤色副画素のゲート絶縁膜の膜厚が同じであって、発光効率が最も高い色、例えば、緑色副画素のゲート絶縁膜の膜厚だけが厚くても、効果が得られる。
【００７２】
ＲＧＢの各副画素に配置する発光材料の色度を考慮しなくても良い場合には、ＲＧＢの各副画素のゲート絶縁膜を上記の設計値にすることにより、ＣＩＥ  Ｄ６５にホワイトバランスを合わせることができる。
【００７３】
（第２の例）
次に、第１の実施形態の他の一態様として、ＲＧＢの各副画素に配置する発光材料の発光効率及び色度を考慮し、ＲＧＢの各副画素のゲート絶縁膜の膜厚を異なる厚さにすることによって、ＣＩＥ  Ｄ６５にホワイトバランスを合わせる場合を示す。
【００７４】
ここでは、ＲＧＢの各副画素に配置する発光材料の色度をそれぞれＲ（０．６７，０．３３）、Ｇ（０．２９，０．７２）、Ｂ（０．１４，０．０９）とするが、この色度に限定されるわけではない。
【００７５】
ＣＩＥ  Ｄ６５にホワイトバランスを合わせようとすると、各色を発光する有機ＥＬ素子に供給する電流値の比はＩr：Ｉg：Ｉb＝１７：２１：２３となる。なお、Ｒの電流量をＩr、Ｇの電流量をＩg、Ｂの電流量をＩbとする。
【００７６】
そして、ＣＩＥ  Ｄ６５にホワイトバランスを合わせるように調整すると、例えば、赤色副画素のゲート絶縁膜の膜厚を１３５ｎｍとした場合、緑色副画素のゲート絶縁膜の膜厚は１１０ｎｍ、青色副画素のゲート絶縁膜の膜厚は１００ｎｍとなる。
【００７７】
上記膜厚値で、ＲＧＢの各副画素の駆動用ＴＦＴのゲート絶縁膜近傍の断面図を図示したのが図５である。
【００７８】
また、上記膜厚値で設計すると、ＲＧＢの各副画素のゲート絶縁膜の容量は、青色副画素のゲート絶縁膜の容量＞緑色副画素のゲート絶縁膜の容量＞赤色副画素のゲート絶縁膜の容量、となる。
【００７９】
ただし、ＣＩＥ  Ｄ６５にホワイトバランスを合わせることができれば、ＲＧＢの各副画素のゲート絶縁膜の膜厚は、上記膜厚値でなくても良い。
【００８０】
なお、発光効率は材料によって異なるため、上記膜厚の順番は材料によって入れ替わることがある。また、ＲＧＢのうち、１つの副画素の駆動用ＴＦＴのゲート絶縁膜の膜厚のみが、他の副画素の駆動用ＴＦＴのゲート絶縁膜の膜厚と異なることもある。
【００８１】
上記膜厚値の場合、プロセスの増加を考えると、緑色副画素のゲート絶縁膜の膜厚と青色副画素のゲート絶縁膜の膜厚はほぼ同じとして、二種類の膜厚でＲＧＢの各副画素のゲート絶縁膜を作る方が、上記ＲＧＢ材料の効率の面で好ましい。
【００８２】
（第２の実施形態）
次に、ＲＧＢのうち、少なくとも１つの副画素の駆動用ＴＦＴのゲート絶縁膜を他の副画素の駆動用ＴＦＴのゲート絶縁膜とは別に作り分ける本発明の他の好適な実施形態である第２の実施形態を示す。
【００８３】
第２の実施形態は、ＲＧＢ全ての副画素の駆動用ＴＦＴのゲート絶縁膜の膜厚を発光する色ごとに変えずに、ＣＩＥ  Ｄ６５にホワイトバランスを合わせる方法である。
【００８４】
正確には、ＲＧＢのうち、少なくとも１つの副画素の駆動用ＴＦＴのゲート絶縁膜の誘電率を、他の副画素の駆動用ＴＦＴのゲート絶縁膜の誘電率と異なる値にすることによって、ＣＩＥ  Ｄ６５にホワイトバランスを合わせる方法である。
【００８５】
第１の実施形態よりはプロセスが煩雑化するが、駆動用ＴＦＴのゲート絶縁膜の物理的な膜厚を薄くすることによる駆動用ＴＦＴのゲート絶縁膜のリーク不良が生じにくくなる。
【００８６】
第２の実施形態においては、ＲＧＢの各表示副画素に配置する発光材料の発光効率は第１の実施形態と同じとするが、第１の実施形態と同じ発光効率に限定されるわけではない。
【００８７】
（第１の例）
まず、第２の実施形態の一態様として、ＲＧＢの各副画素に配置する発光材料の発光効率のみを考慮し、ＲＧＢの各副画素のゲート絶縁膜の誘電率を異なる値にすることによって、ＣＩＥ  Ｄ６５にホワイトバランスを合わせる場合を示す。
【００８８】
前述のとおり、ＲＧＢの各副画素のゲート絶縁膜の設計値は、発光効率の逆数に比例する。よって、ＲＧＢの各副画素に配置する発光材料の発光効率が高くなるほど、ＲＧＢの各副画素のゲート絶縁膜の誘電率を小さくし、前記ゲート絶縁膜の容量も小さくする。
【００８９】
このことから、Ｅg：Ｅr：Ｅb＝２０：１０：３．５の場合、ＲＧＢの各副画素のゲート絶縁膜の誘電率は、青色副画素のゲート絶縁膜の誘電率＞赤色副画素のゲート絶縁膜の誘電率＞緑色副画素のゲート絶縁膜の誘電率、となる。
【００９０】
このとき、上記誘電率の関係から、ＲＧＢの各副画素のゲート絶縁膜の容量は、青色副画素のゲート絶縁膜の容量＞赤色副画素のゲート絶縁膜の容量＞緑色副画素のゲート絶縁膜の容量、となる。
【００９１】
なお、発光層の発光材料によっては、発光効率が最も高い色、例えば、緑色と、発光効率が次に高い色、例えば、赤色副画素のゲート絶縁膜の誘電率が同じであって、発光効率が最も低い色、例えば、青色副画素のゲート絶縁膜の誘電率だけが高くても良い。
【００９２】
さらに、発光効率が最も低い色、例えば、青色と、発光効率が次に低い色、例えば、赤色副画素のゲート絶縁膜の誘電率が同じであって、発光効率が最も高い色、例えば、緑色副画素のゲート絶縁膜の誘電率だけが低くても、効果が得られる。
【００９３】
ＲＧＢの各副画素に配置する発光材料の色度を考慮しなくても良い場合には、ＲＧＢの各副画素のゲート絶縁膜を上記の設計値にすることにより、ＣＩＥ  Ｄ６５にホワイトバランスを合わせることができる。
【００９４】
（第２の例）
次に、第２の実施形態の他の一態様として、ＲＧＢの各副画素に配置する発光材料の発光効率及び色度を考慮し、ＲＧＢの各副画素のゲート絶縁膜の誘電率を異なる値にすることによって、ＣＩＥ  Ｄ６５にホワイトバランスを合わせる場合を示す。
【００９５】
ここでは、ＲＧＢの各副画素に配置する発光材料の色度をそれぞれＲ（０．６７，０．３３）、Ｇ（０．２９，０．７２）、Ｂ（０．１４，０．０９）とするが、この色度に限定されるわけではない。
【００９６】
ＣＩＥ  Ｄ６５にホワイトバランスを合わせようとすると、各色を発光する有機ＥＬ素子に供給する電流値の比はＩr：Ｉg：Ｉb＝１７：２１：２３となる。なお、Ｒの電流量をＩr、Ｇの電流量をＩg、Ｂの電流量をＩbとする。
【００９７】
そして、ＣＩＥ  Ｄ６５にホワイトバランスを合わせるように調整すると、例えば、赤色副画素のゲート絶縁膜の膜厚をＳｉＯ2＝１００ｎｍとした場合は、緑色副画素のゲート絶縁膜の膜厚をＳｉＯ2＝６０ｎｍ、ＳｉＮ＝４０ｎｍとする。
【００９８】
このとき、青色副画素のゲート絶縁膜の膜厚をＳｉＯ2＝４０ｎｍ、ＳｉＮ＝６０ｎｍとすることでほぼ上記ＲＧＢの電流値を得られる。
【００９９】
上記膜厚値で、ＲＧＢの各副画素の駆動用ＴＦＴのゲート絶縁膜近傍の断面図を図示したのが図７である。ここでの駆動用ＴＦＴのゲート絶縁膜の誘電率はＳｉＯ2を４．１、ＳｉＮを７．０とした。
【０１００】
誘電率が上記のとおり異なるＳｉＯ2とＳｉＮを、上記膜厚値で積層することにより、ＲＧＢの各副画素のゲート絶縁膜の誘電率は、青色副画素のゲート絶縁膜の誘電率＞緑色副画素のゲート絶縁膜の誘電率＞赤色副画素のゲート絶縁膜の誘電率、となる。
【０１０１】
また、このとき、ＲＧＢの各副画素のゲート絶縁膜の容量は、青色副画素のゲート絶縁膜の容量＞緑色副画素のゲート絶縁膜の容量＞赤色副画素のゲート絶縁膜の容量、となる。
【０１０２】
なお、ＲＧＢの各副画素のゲート絶縁膜の誘電率は、赤色副画素のゲート絶縁膜の誘電率を基準として、緑色及び青色副画素のゲート絶縁膜の誘電率を決定した。
【０１０３】
即ち、緑色及び青色副画素のゲート絶縁膜については、赤色副画素のゲート絶縁膜の誘電率を基準として、誘電率が異なるＳｉＯ2とＳｉＮを積層し、これらの膜厚を変えることにより、決定したが、この方法に限らない。
【０１０４】
そして、ＳｉＮの膜厚を変えたときのＲＧＢの各副画素のゲート絶縁膜の容量比を表した図が図８である。
【０１０５】
ただし、ＣＩＥ  Ｄ６５にホワイトバランスを合わせることができれば、ＳｉＯ2及びＳｉＮの膜厚、ＳｉＯ2及びＳｉＮの誘電率は、上記値でなくても良い。
【０１０６】
なお、発光効率は材料によって異なるため、上記誘電率の順番は材料によって入れ替わることがある。また、ＲＧＢのうち、１つの副画素の駆動用ＴＦＴのゲート絶縁膜の誘電率のみが、他の副画素の駆動用ＴＦＴのゲート絶縁膜の誘電率と異なることもある。
【０１０７】
なお、このときのゲート絶縁膜について説明すると、シリコン窒化物膜は欠陥密度が多くシリコン界面と接しているとＴＦＴ特性を悪化させるので好ましくない。ゆえに、図７のように、シリコン酸化物膜の上にシリコン窒化膜がある積層構成が好ましい。
【０１０８】
以上から、本発明の実施形態について述べると、ＲＧＢの各副画素のゲート絶縁膜を各色の発光効率に応じて設計することにより、ＥＬ駆動電源の電流値を色ごとに調整して供給する必要がない。それらの各電圧を調整するとなると、回路構成が複雑になる。
【０１０９】
また、ＲＧＢの副画素のうち、少なくとも１つの副画素のゲート絶縁膜の膜厚または誘電率をその表示副画素に配置された発光素子の発光材料の発光効率に応じて他の副画素のゲート絶縁膜の膜厚または誘電率と異なる値にしている。
【０１１０】
こうすることにより、駆動電源からの電圧を色ごとに変えることによる回路構成の複雑化を防ぐことができる。
【０１１１】
その上、シリコン層とゲートメタル層のレイアウト面積を大きくしなくてよいため、開口率の低下を防ぐことができる。さらに、低温ポリシリコンＴＦＴでは、高精細化を実現できる。
【０１１２】
なお、本発明の実施形態では、駆動用ＴＦＴのゲート絶縁膜の膜厚、誘電率のどちらか一方を色ごとに変えた実施形態を示したが、駆動用ＴＦＴのゲート絶縁膜の膜厚、誘電率の両方を色ごとに変えても良い。
【０１１３】
また、本発明の実施形態として、同じ色の表示画素が上下方向に並んだストライプ構造にもとづいて説明したが、本発明はそれに限定されるものではなく、デルタ配列等においても同様の効果が得られる。
【０１１４】
なお、本発明の実施形態におけるＥＬ素子駆動用ＴＦＴとしては、ゲートメタルがゲート絶縁膜を介してシリコン層の上方に設けられたトップゲート構造を備えた場合を説明した。
【０１１５】
しかしながら、本発明はゲートメタルがゲート絶縁膜の下方に設けられたいわゆるボトムゲート構造を備えた場合にも同様な効果が得られる。
【０１１６】
さらに、本発明をＥＬ表示装置に応用したときのＲＧＢ副画素の等価回路は図３の回路に限定するものではない。
【０１１７】
他に自発光素子に電流を供給する期間を制御するスイッチング用薄膜トランジスタや各薄膜トランジスタの閾値電圧を補正するための薄膜トランジスタを含んでいても良い。
【０１１８】
また、スイッチング用薄膜トランジスタの場合、ゲート絶縁膜は必要なオン抵抗以下に設定されていればよく、表示画素によって異なっていても、同じでも本発明の効果に影響しない。
【符号の説明】
【０１１９】
１０  走査ライン
１１  信号ライン
１２  電源供給ライン
１３Ｒ  赤色の表示副画素
１３Ｇ  緑色の表示副画素
１３Ｂ  青色の表示副画素
１４  ソース
１５  ドレイン
１６  ゲート
１７  活性層
１８  ＥＬ表示装置
２０  チャネル
２１  ソース
２２  ドレイン
２３  Ａ−Ａ’の断面
３０  スイッチング用ＴＦＴ
３１  容量
３２  駆動用ＴＦＴ
３３  有機ＥＬ素子
３４  ＧＮＤ
４０１  基板
４０２  下地層
４０３  シリコン層
４０４  ゲート絶縁膜
４０５  ゲートメタル
４０６  層間絶縁膜
４０７  配線メタル
４０８  平坦化絶縁膜
４０９  アノード
４１０  バンク
４１１  ホール輸送層
４１２  発光層
４１３  電子輸送層
４１４  カソード
５１Ｒ  赤色の表示副画素の断面図
５１Ｇ  緑色の表示副画素の断面図
５１Ｂ  青色の表示副画素の断面図
６１Ｒ  赤色の表示副画素の断面図
６１Ｇ  緑色の表示副画素の断面図
６１Ｂ  青色の表示副画素の断面図
７１Ｒ  赤色の表示副画素の断面図
７１Ｇ  緑色の表示副画素の断面図
７１Ｂ  青色の表示副画素の断面図
７２  シリコン酸化膜ゲート絶縁膜
７３  シリコン窒化膜ゲート絶縁膜
【図１】
2010224111.tif 000003
【図２】
2010224111.tif 000004
【図３】
2010224111.tif 000005
【図４】
2010224111.tif 000006
【図５】
2010224111.tif 000007
【図６】
2010224111.tif 000008
【図７】
2010224111.tif 000009
【図８】
2010224111.tif 000010