(57)【要約】【課題】薄膜トランジスタにおいて、光リーク電流の発生を抑制しつつ、製造方法の簡素化を図る。【課題を解決するための手段】薄膜トランジスタは、基板（１０）上に、第１の方向に延在する凸状の段差（１２ａ）を表面に有する下地膜（１２）と、下地膜上に第１の方向に交差する第２の方向に沿って長手状に形成され、凸状の段差に対応した段差を表面に有し、凸状の段差に重なる領域において、チャネル幅方向に沿った幅寸法が局所的に狭く形成された半導体層（３０ａ）と、半導体層にゲート絶縁膜（１３）を介して対向配置されたゲート電極（３０ｂ）とを備える。【選択図】図５
2010129733.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された薄膜トランジスタであって、
第１の方向に延在する凸状の段差を表面に有する下地膜と、
前記下地膜上に、前記第１の方向に交差する第２の方向に沿って長手状に形成されると共に、前記凸状の段差に対応した段差を表面に有し、前記基板上で平面的に見て前記凸状の段差に重なる領域において、チャネル幅方向に沿った幅寸法が局所的に狭く形成された半導体層と、
前記半導体層にゲート絶縁膜を介して対向するように配置されたゲート電極と
を備えることを特徴とする薄膜トランジスタ。
【請求項２】
前記半導体層は、チャネル領域、ソースドレイン領域、並びに前記チャネル領域及び前記ソースドレイン領域間に形成されたＬＤＤ領域を有し、
前記凸状の段差は、前記基板上で平面的に見て前記ＬＤＤ領域に重なる領域に形成されていることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記ゲート電極は、前記基板上で平面的に見て前記凸状の段差に隣接する領域において、前記チャネル領域に対向するように配置されていることを特徴とする請求項２に記載の薄膜トランジスタ。
【請求項４】
前記基板上で互いに交差するデータ線及び走査線と、
前記データ線及び前記走査線の交差に対応して画素毎に設けられた画素電極と
を更に備え、
前記ＬＤＤ領域は、前記チャネル領域及び前記データ線に電気的に接続されているデータ線側ソースドレイン領域間に形成されたデータ線側ＬＤＤ領域、並びに前記チャネル領域及び前記画素電極に電気的に接続されている画素電極側ソースドレイン領域間に形成された画素電極側ＬＤＤ領域を有し、
前記半導体層は、前記基板上で平面的に見て、前記データ線側ＬＤＤ領域及び前記画素電極側ＬＤＤ領域の少なくとも一方に重なる領域において、前記幅寸法が局所的に狭く形成されていることを特徴とする請求項２又は３に記載の薄膜トランジスタ。
【請求項５】
前記半導体層は、前記基板上で平面的に見て、前記画素電極側ＬＤＤ領域に重なる領域において、前記幅寸法が局所的に狭く形成されていることを特徴とする請求項４に記載の薄膜トランジスタ。
【請求項６】
請求項１から５のいずれか一項に記載の薄膜トランジスタの製造方法であって、
前記基板上に、表面に前記第１の方向に延在する凸状の段差を有するように前記下地膜を形成する第１工程と、
前記下地膜上に、前記凸状の段差に対応した段差を表面に有するように、前記第２の方向に沿って長手状に前記半導体層を形成する第２工程と、
前記半導体層を、前記基板上で平面的に見て前記凸状の段差に重なる領域において、チャネル幅方向に沿った幅寸法が局所的に狭くなるようにパターニングする第３工程と、
前記半導体層上にゲート絶縁膜を介して導電層を形成する第４工程と、
前記導電層をパターニングしてゲート電極を形成する第５工程と
を含むことを特徴とする薄膜トランジスタの製造方法。
【請求項７】
前記第３工程は、
前記半導体層上に第１レジスト膜を形成する第１レジスト膜形成工程と、
所定の幅寸法で前記第２の方向に長手状の形状を有するマスクを介して前記第１レジスト膜を露光する第１レジスト膜露光工程と、
前記基板上で平面的に見て前記凸状の段差に重なる領域において、チャネル幅方向に沿った幅寸法が局所的に狭くなるように第１レジスト膜を現像する第１レジスト膜現像工程と、
前記半導体層のうち表面が露出している領域をエッチングにより除去する第１レジスト膜パターニング工程と、
前記半導体層上に残存している第１レジスト膜を除去する第１レジスト膜除去工程と
を含むことを特徴とする請求項６に記載の薄膜トランジスタの製造方法。
【請求項８】
前記第５工程は、
前記導電層上に、第２レジスト膜を形成する第２レジスト膜形成工程と、
前記チャネル領域に重なる領域に、前記半導体層の表面における前記凸状の段差のテーパ面に接する位置にて前記第２レジスト膜が残存するように、前記第２レジスト膜をパターニングする第２レジスト膜パターニング工程と、
前記導電層のうち表面が露出している領域をエッチングにより除去する導電層パターニング工程と、
前記導電層上に残存している第２レジスト膜を除去する第２レジスト膜除去工程と
を含むことを特徴とする請求項６又は７に記載の薄膜トランジスタの製造方法。
【請求項９】
前記基板上で平面的に見て、前記半導体層のうち前記幅寸法が狭く形成された領域は、前記ＬＤＤ領域として形成されることを特徴とする請求項６から８のいずれか一項に記載の薄膜トランジスタの製造方法。
【請求項１０】
請求項１から５のいずれか一項に記載の薄膜トランジスタと、
前記基板に対向するように配置された他方の基板と、
前記基板及び前記他方の基板間に挟持された電気光学物質と
を備えることを特徴とする電気光学装置。
【請求項１１】
請求項１０に記載の電気光学装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶装置等の電気光学装置において素子基板上の画素毎に配置されたスイッチング用薄膜トランジスタ（Thin Film Transistor、以下、適宜ＴＦＴと呼ぶ）及びその薄膜トランジスタを備えた電気光学装置、並びに電子機器に関する。
【背景技術】
【０００２】
この種の薄膜トランジスタの一例である画素スイッチング用ＴＦＴは、直視型ディスプレイのみならず、例えば投射型表示装置の光変調手段（即ちライトバルブ）として用いられる電気光学装置にも多用されている。投射型表示装置の場合は特に、光源からの強い光がライトバルブに入射されるため、この光によってライトバルブ内のＴＦＴにおけるリーク電流の増大や誤動作等を生じないよう、入射光を遮る遮光手段が薄膜トランジスタを含む積層構造に取り込まれている。
【０００３】
例えば、特許文献１では、半導体層を幅狭に形成することによって、入射光が照射する面積を減らし、半導体層の遮光性を向上させている。
【０００４】
【特許文献１】特開平７−１４７４１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述の背景技術によれば、半導体層の幅寸法を狭く形成しているために、半導体層の長手方向に対する横断面上で見て、半導体層内において、オン電流（即ち、薄膜トランジスタをオン駆動したときに生じる電流）が流れる面積が小さくなる。このため、半導体層の電気抵抗値が増大し、薄膜トランジスタの性能低下を引き起こしてしまうという問題点がある。この問題点に対して、幅寸法が狭く形成されている領域をできるだけ小さくすることで、半導体層の電気抵抗値の上昇を最小限にとどめるという対応が考えられるが、このような形状を有する半導体層を形成することは技術的な困難性を伴う。
【０００６】
本発明は、例えば上記問題点に鑑みてなされたものであり、光リーク電流の発生を効果的に抑制可能な薄膜トランジスタ及びそのような薄膜トランジスタを備える電気光学装置並びに電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００７】
本発明の薄膜トランジスタは上記課題を解決するために、基板上に形成された薄膜トランジスタであって、第１の方向に延在する凸状の段差を表面に有する下地膜と、前記下地膜上に、前記第１の方向に交差する第２の方向に沿って長手状に形成されると共に、前記凸状の段差に対応した段差を表面に有し、前記基板上で平面的に見て前記凸状の段差に重なる領域において、チャネル幅方向に沿った幅寸法が局所的に狭く形成された半導体層と、前記半導体層にゲート絶縁膜を介して対向するように配置されたゲート電極とを備える。
【０００８】
本発明にかかる薄膜トランジスタは、基板上に形成され、半導体層とゲート電極を有している。ここで、基板は、例えば石英基板、ガラス基板等の透明基板や、シリコン基板等である。
【０００９】
基板上には、例えばＳｉＯ2（酸化シリコン）等からなる下地膜が形成されており、特に、その表面には第１の方向に延在する凸状の段差が形成されている。この凸状の段差は、例えば、平坦に形成した絶縁膜の表面をパターニングすることで容易に形成することができる。
【００１０】
下地膜上には、半導体層及びゲート電極を含んでなる薄膜トランジスタが形成される。ゲート電極は、典型的にはポリシリコン等の導電性材料で形成され、ゲート絶縁膜を介して半導体層のチャネル領域に対向するように配置される。薄膜トランジスタの動作時には、ゲート電極に所定のタイミングでゲート電圧が印加され、その印加するタイミングに同期して薄膜トランジスタをオン／オフ駆動することができる。
【００１１】
半導体層は、チャネル領域を少なくとも含み、下地層の表面に形成された凸状の段差が延在する第１の方向に交差する第２の方向に沿って長手状に形成されている。即ち、基板上で平面的に見たときに、下地層の表面に形成された凸状の段差と、半導体層とが重なる領域を有するように形成されている。そのため、当該重なる領域において、下地膜の上層側に形成された半導体層は、下地膜の表面に存在する凸状の段差に対応して、その表面に段差が形成される。つまり、半導体層は、基板上で平面的に見て当該重なる領域において、山状に盛り上がる形状を有している。
【００１２】
本発明では特に、半導体層は前記基板上で平面的に見て前記凸状の段差に重なる領域において、チャネル幅方向に沿った幅寸法が局所的に狭く形成されている。本願発明者の研究によると、薄膜トランジスタの半導体層に光が照射されると、光リーク電流の発生によって、薄膜トランジスタの誤作動等を招く原因となることが判明している。特に、この光リーク電流は、半導体層の単位面積あたりに照射される光の量が増加するに伴って増加する。そのため、半導体層の遮光性を向上させることが薄膜トランジスタの誤作動等を防止するために重要な課題となっている。そこで本発明では、半導体層の幅を局部的に狭く形成することによって、半導体層の面積を減らし、半導体層の遮光性を向上させている。つまり、特定の領域において半導体層の幅寸法を狭く形成することによって半導体層の面積を減らし、光が照射される面積を減少させている。その結果、半導体層の面積が少ない分、光リーク電流が発生しにくく、誤作動等が生じにくい薄膜トランジスタを実現することができる。
【００１３】
尚、このように半導体層を狭く形成すると、半導体層の長手方向に対する横断面上で見たときの断面積が小さくなるので、半導体層の電気抵抗値が増加し、薄膜トランジスタのオン電流（即ち、薄膜トランジスタをオン駆動したときに生じる電流）が減少することによって、薄膜トランジスタの性能が低下してしまうおそれがある。しかしながら、本発明では半導体層の幅寸法を狭く形成する領域を局所的に限定しているため、半導体層の電気抵抗値が極端に増加することはない。このように局所的に半導体層の幅寸法を狭く形成することによって、電気抵抗値の増加を最小限に抑えることができ、実際上、オン電流の減少による薄膜トランジスタの性能低下は問題にならない。
【００１４】
また、上述の背景技術のように、平面的な下地膜上に部分的に幅寸法が狭く形成された半導体層を形成することは技術的な困難性をともなう。それに対し、本発明では、後述する製造方法において詳述するように、下地膜に凸状の段差を形成することによって、下地膜上に形成される半導体層に対応する段差を形成し、局所的に幅寸法が狭く形成された半導体層を容易に形成することができる。これにより、半導体層のうち幅狭に形成されている領域を局部的に容易に留めることが可能となるので、オン電流の低下をより一層抑えることのできる薄膜トランジスタを実現することができる。
【００１５】
以上のように本発明に係る薄膜トランジスタによれば、外部からの侵入光に対して遮光性が高いので、光リーク電流が発生しにくく、誤作動等の少ない、安定な動作を実現することができる。
【００１６】
本発明の薄膜トランジスタの一の態様では、前記半導体層は、チャネル領域、ソースドレイン領域、並びに前記チャネル領域及び前記ソースドレイン領域間に形成されたＬＤＤ領域を有し、前記凸状の段差は、前記基板上で平面的に見て前記ＬＤＤ領域に重なる領域に形成されている。
【００１７】
この態様によれば、半導体層は、チャネル領域、ソースドレイン領域を有しており、典型的には、チャネル領域はソース領域とドレイン領域によって挟み込まれるように配置されている。チャネル領域と、ソース領域及びドレイン領域との間には、例えばイオンインプランテーション法等の不純物打ち込みによって半導体層に不純物を打ち込んでなる不純物領域であるＬＤＤ領域（Lightly doped drain）領域が形成されている。本願発明者の研究によれば、半導体層のうちＬＤＤ領域に光が照射されると光リーク電流が発生しやすいことが判明している。そのため、凸状の段差に重なる領域にＬＤＤ領域を配置することによって、ＬＤＤ領域において半導体層の幅寸法が狭くなるように半導体層が形成されている。即ち、本態様では、半導体層のうちＬＤＤ領域が狭くなるように半導体層が形成されている。そのため、ＬＤＤ領域の面積が狭く形成されているので、実質的にＬＤＤ領域の遮光性を向上させることになり、効果的かつ効率的に光リーク電流の発生を抑制することができる。
【００１８】
上述の半導体層がＬＤＤ領域を有する態様では、前記ゲート電極は、前記基板上で平面的に見て前記凸状の段差に隣接する領域において、前記チャネル領域に対向するように配置されてもよい。
【００１９】
このように構成すれば、後述する本発明に係る薄膜トランジスタの製造方法において説明するように、ゲート電極は凸状の段差に沿ってエッチングされることによって自己整合的に形成される。そのため、本態様に係る薄膜トランジスタにおけるゲート電極は、凸状の段差に隣接する領域に形成されている。
【００２０】
本発明の薄膜トランジスタの他の態様では、前記基板上で互いに交差するデータ線及び走査線と、前記データ線及び前記走査線の交差に対応して画素毎に設けられた画素電極とを更に備え、前記ＬＤＤ領域は、前記チャネル領域及び前記データ線に電気的に接続されているデータ線側ソースドレイン領域間に形成されたデータ線側ＬＤＤ領域、並びに前記チャネル領域及び前記画素電極に電気的に接続されている画素電極側ソースドレイン領域間に形成された画素電極側ＬＤＤ領域を有し、前記半導体層は、前記基板上で平面的に見て、前記データ線側ＬＤＤ領域及び前記画素電極側ＬＤＤ領域の少なくとも一方に重なる領域において、前記幅寸法が局所的に狭く形成されている。
【００２１】
この態様によれば、基板上には、例えば画素毎に設けられた画素電極に画像信号を供給するためのデータ線、本発明に係る薄膜トランジスタの一例である、画素毎に設けられた画素電極をオン／オフ駆動するためにスイッチング用ＴＦＴのゲート電極に入力される走査信号を供給するための走査線、及び、データ線及び走査線の交差に対応して設けられた画素電極を備えている。尚、データ線及び走査線は、遮光性を有する導電性材料で形成することにより、遮光膜として薄膜トランジスタの遮光性を向上させ、光リーク電流の発生の抑制を補助することが好ましい。
【００２２】
また、半導体層は、チャネル領域、データ線に電気的に接続されているデータ線側ソースドレイン領域、画素電極に電気的に接続されている画素電極側ソースドレイン領域、チャネル領域及びデータ線側ソースドレイン領域間に形成されたデータ線側ＬＤＤ領域、並びにチャネル領域及び画素電極側ソースドレイン領域間に形成された画素電極側ソースドレイン領域側ＬＤＤ領域を有している。ここで、本願発明者の研究によると、半導体層のうち特にＬＤＤ領域（即ち、データ線側ＬＤＤ領域及び画素電極側ＬＤＤ領域）において、光リーク電流が発生し易いとされている。従って、データ線側ＬＤＤ領域及び画素電極側ＬＤＤ領域のうち少なくとも一方において、半導体層の幅寸法を狭く形成することによってＬＤＤ領域の遮光性を向上させ、光リーク電流の発生を効果的に防止することができる。尚、遮光性の向上という観点からはデータ線側ＬＤＤ領域及び画素電極側ＬＤＤ領域を共に幅狭に形成することが最も好ましいが、薄膜トランジスタの特性は遮光性の他に、半導体層の形状の対称性などにも依存するため、薄膜トランジスタの使用用途等に応じて、適宜必要なＬＤＤ領域を幅狭に形成することが好ましい。
【００２３】
上述のＬＤＤ領域を幅狭に形成する態様では、前記半導体層は、前記基板上で平面的に見て、前記画素電極側ＬＤＤ領域に重なる領域において、前記幅寸法が局所的に狭く形成されてもよい。
【００２４】
このように構成すれば、ＬＤＤ領域のうち少なくとも画素電極側ＬＤＤ領域については半導体層が幅狭になるように形成される。本願発明者の研究によると、データ線側ＬＤＤ領域に比べて画素電極側ＬＤＤ領域の方が、入射光に対して光リーク電流が発生しやすく、薄膜トランジスタの誤作動等を招く可能性が高いことが判明している。そこで、本態様では、特に光リーク電流が発生しやすい画素電極側ＬＤＤ領域について遮光性を手厚く確保するために、当該領域において半導体層を幅狭に形成している。
【００２５】
本発明の薄膜トランジスタ（上記各種態様を含む）の製造方法は、上記課題を解決するために、前記基板上に、表面に前記第１の方向に延在する凸状の段差を有するように前記下地膜を形成する第１工程と、前記下地膜上に、前記凸状の段差に対応した段差を表面に有するように、前記第２の方向に沿って長手状に前記半導体層を形成する第２工程と、前記半導体層を、前記基板上で平面的に見て前記凸状の段差に重なる領域において、チャネル幅方向に沿った幅寸法が局所的に狭くなるようにパターニングする第３工程と、前記半導体層上にゲート絶縁膜を介して導電層を形成する第４工程と、前記導電層をパターニングしてゲート電極を形成する第５工程とを含む。
【００２６】
本発明に係る薄膜トランジスタの製造方法によれば、薄膜トランジスタの半導体層に局所的に幅寸法を狭く形成できると共に、チャネル領域上にゲート電極を精度よく形成することが可能となる。
【００２７】
第１工程では、例えばＴＦＴアレイ基板或いは素子基板等となる基板上に、表面に第１の方向に凸状の段差を有するように下地膜を形成する。ここで、凸状の段差は第１の方向に沿っている部分を有するように形成し、下地膜のその他の領域においては、任意の形状を有していてもよい。このような凸状の段差は、例えば、まず絶縁膜を平坦に形成し、その後表面をパターニングすることで容易に形成することができる。
【００２８】
第２工程では、下地膜の上層側に半導体層を形成する。ここで、半導体層は第２の方向に沿って細長い長手状に形成される。第２の方向は第１の方向に交差する方向であるから、このように半導体層を形成することによって、基板上で平面的に見たときに、半導体層の一部が凸状の段差上に形成されることになる。また、半導体層の下側に形成されている下地層の表面には凸状の段差が形成されているので、その上層側に形成されている半導体層にもまた、表面に対応する段差が形成される。従って、このように半導体層を形成すると、基板上で平面的に見たときに、下地層の凸状の段差に重なる領域において、半導体層の表面が山状に盛り上がるように形成される。
【００２９】
第３工程では、半導体層を、前記基板上で平面的に見て前記凸状の段差に重なる領域において、チャネル幅方向に沿った幅寸法が局所的に狭くなるようにパターニングする。
【００３０】
第４工程では、半導体層の上層にゲート絶縁膜を介して、ゲート電極を形成するための導電層を形成し、第５工程によって導電層をパターニングすることによりゲート電極を形成する。導電層は例えばポリシリコン等の導電性材料から形成するとよい。
【００３１】
本発明の薄膜トランジスタの製造方法の一の態様では、前記第３工程は、前記半導体層上に第１レジスト膜を形成する第１レジスト膜形成工程と、所定の幅寸法で前記第２の方向に長手状の形状を有するマスクを介して前記第１レジスト膜を露光する第１レジスト膜露光工程と、前記基板上で平面的に見て前記凸状の段差に重なる領域において、チャネル幅方向に沿った幅寸法が局所的に狭くなるように第１レジスト膜を現像する第１レジスト膜現像工程と、前記半導体層のうち表面が露出している領域をエッチングにより除去する第１レジスト膜パターニング工程と、前記半導体層上に残存している第１レジスト膜を除去する第１レジスト膜除去工程とを含む。
【００３２】
この態様によれば、下地膜上に形成された半導体層は、第１レジスト膜形成工程、第１レジスト膜露光工程、半導体層パターニング工程及び第１レジスト膜除去工程を含む第３工程によってパターニングされる。
【００３３】
特に、半導体層上に形成された第１レジスト膜を露光する際に、所定の幅寸法で前記第２の方向に長手状の形状を有するマスクを使用することで、容易に第１レジスト膜を、半導体層のうち基板上で平面的に見て前記凸状の段差に重なる領域において、チャネル幅方向に沿った幅寸法が局所的に狭くなるように残存させることができる。マスクは、部分的に所定の幅寸法、例えば一定の幅寸法を第２の方向に長手状に有する部分を含んでいれば足りる。例えば、第１レジスト膜を半導体層上に表面が平らになるように形成すると、半導体層のうち、凸状の段差に対応する段差が形成されている領域は、その他の領域に比べて薄く第１レジスト膜が形成されることになる。このように第１レジスト膜が領域によって膜厚が異なると、例えばマスクのうち一定の幅を有する部分を介して露光をした際に、膜厚が薄い領域は膜厚が厚い領域に比べて細く露光される。そして、露光後に半導体層パターニング工程及び第１レジスト膜除去工程を行うことによって、局所的に幅狭な半導体層を形成することができる。
【００３４】
このように、段差を表面に有する半導体層にマスクを用いて露光を行うことによって、容易に局所的に幅狭な半導体層を形成することができる。
【００３５】
本発明の薄膜トランジスタの製造方法の他の態様では、前記第５工程は、前記導電層上に、第２レジスト膜を形成する第２レジスト膜形成工程と、前記チャネル領域に重なる領域に、前記半導体層の表面における前記凸状の段差のテーパ面に接する位置にて前記第２レジスト膜が残存するように、前記第２レジスト膜をパターニングする第２レジスト膜パターニング工程と、前記導電層のうち表面が露出している領域をエッチングにより除去する導電層パターニング工程と、前記導電層上に残存している第２レジスト膜を除去する第２レジスト膜除去工程とを含む。
【００３６】
この態様によれば、第２レジスト膜形成工程、第２レジスト膜パターニング工程、導電層パターニング工程及び第２レジスト膜除去工程によって、導電層がパターニングされることによって、ゲート電極が形成される。
【００３７】
導電層上の形成された第２レジスト膜は、露光及び現像されることによって、前記チャネル領域に重なる領域に、凸状の段差のテーパ面に接する位置にて残存するようにパターニングされる。ここで、導電層の下地膜であるゲート絶縁膜の表面には、下層側に形成された凸状の段差に対応した段差が形成されている。このように段差を有するゲート絶縁膜上に第２レジスト膜を形成すると、第２レジスト膜を露光及び現像によってパターニングする際に、段差のテーパ面に第２レジスト膜が引っ張られ、残存しやすい。逆に言えば、第２レジスト膜をパターニングする際に下地層であるゲート絶縁膜の表面に段差があると、そのテーパ面によって露光及び現像後に残存する第２レジスト膜の端部の境界領域を容易に規定することができる。このように、導電層の下地層に段差が存在することによって、ゲート電極を導電層から自己整合的に高精度で形成することが可能になる。
【００３８】
本発明の薄膜トランジスタの製造方法の他の態様では、前記基板上で平面的に見て、前記半導体層のうち前記幅寸法が狭く形成された領域は、前記ＬＤＤ領域として形成される。
【００３９】
この態様によれば、入射光に対して光リーク電流を発生しやすいＬＤＤ領域において半導体層の幅寸法が狭くなるように、半導体層のうち凸状の段差に重なる領域にＬＤＤ領域を形成する。
【００４０】
本発明の電気光学装置は上記課題を解決するために、上述した本発明に係る薄膜トランジスタ（但し、その各種態様も含む）と、前記基板に対向するように配置された他方の基板と、前記基板及び前記他方の基板間に挟持された電気光学物質とを備える。
【００４１】
本発明の電気光学装置によれば、上述した薄膜トランジスタを備えるので、チャネル領域における光リーク電流を効果的に減少させつつ、オン電流の減少等の特性低下を招くこともない。特に、液晶装置のような電気光学装置において画素電極への画像信号のオン／オフのスイッチング用素子として上述の薄膜トランジスタを用いることで、液晶装置の画像処理速度の上昇や誤動作の減少を図ることができ、高品位な画像表示が可能な電気光学装置を実現することができる。
【００４２】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置（但し、その各種態様も含む）を備える。
【００４３】
本発明の電子機器によれば、上述した本発明に係る電気光学装置を具備してなるので、高品質な画像を表示することが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置等も実現することも可能である。
【００４４】
本発明の作用及び他の利得は次に説明する発明を実施するための最良の形態から明らかにされる。
【発明を実施するための最良の形態】
【００４５】
以下では、本発明の実施形態について図を参照しつつ説明する。
【００４６】
＜１．電気光学装置＞
以下の実施形態では、本発明に係る薄膜トランジスタを適用した電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。
【００４７】
＜１−１．第１実施形態＞
先ず、本実施形態に係る液晶装置の全体構成について、図１及び図２を参照して説明する。ここに図１は、本実施形態に係る液晶装置の全体構成を示す平面図であり、図２は、図１のＨ−Ｈ’線断面図である。
【００４８】
図１及び図２において、本実施形態に係る液晶装置では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０は、例えば石英基板、ガラス基板等の透明基板や、シリコン基板等である。対向基板２０は、例えば石英基板、ガラス基板等の透明基板である。ＴＦＴアレイ基板１０と対向基板２０との間には、液晶層５０が封入されている。ＴＦＴアレイ基板１０と対向基板２０とは、複数の画素電極が設けられた画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００４９】
シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（即ち、基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。
【００５０】
シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。
【００５１】
周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側に、サンプリング回路７が額縁遮光膜５３に覆われるようにして設けられている。走査線駆動回路１０４は、この一辺に隣接する２辺に沿い、且つ、額縁遮光膜５３に覆われるようにして設けられている。
【００５２】
ＴＦＴアレイ基板１０上には、対向基板２０の４つのコーナー部に対向する領域に、両基板間を上下導通材１０７で接続するための上下導通端子１０６が配置されている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。
【００５３】
図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が作りこまれた積層構造が形成されている。画像表示領域１０ａには、画素スイッチング用のＴＦＴや走査線、データ線等の配線の上層に、ＩＴＯ（Indium Tin Oxide）等の透明材料からなる画素電極９がマトリクス状に設けられている。画素電極９上には、配向膜（図２において省略）が形成されている。他方、対向基板２０におけるＴＦＴアレイ基板１０との対向面上に、ブラックマトリクス２３が形成されている。ブラックマトリクス２３は、例えば遮光性金属膜等から形成されており、対向基板２０上の画像表示領域１０ａ内で、例えば格子状、ストライプ状等にパターニングされている。遮光膜２３上には、ＩＴＯ等の透明材料からなる対向電極２１が複数の画素電極９と対向して、対向基板２０の全面に亘って（例えばベタ状に）形成されている。対向電極２１上には配向膜が形成されている。
【００５４】
このように構成され、画素電極９と対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、液晶層５０が形成されている。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で所定の配向状態をとる。
【００５５】
尚、図１及び図２に示したＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等の駆動回路の他に、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路、検査用パターン等が形成されていてもよい。
【００５６】
次に、第１実施形態に係る液晶装置の画像表示領域の電気的な構成について、図３を参照して説明する。ここに図３は、第１実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。
【００５７】
図３において、画像表示領域１０ａを構成するマトリクス状に形成された複数の画素の
各々には、画素電極９及び本発明に係る「薄膜トランジスタ」の一例としての画素スイッチング用のＴＦＴ３０が形成されている。ＴＦＴ３０は、画素電極９に電気的に接続されており、本実施形態に係る液晶装置の動作時に画素電極９をスイッチング制御する。画像信号が供給されるデータ線６は、ＴＦＴ３０のソース領域に電気的に接続されている。データ線６に書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、互いに隣り合う複数のデータ線６同士に対して、グループ毎に供給するようにしてもよい。
【００５８】
ＴＦＴ３０のゲートには走査線１１が電気的に接続されており、本実施形態に係る液晶装置は、所定のタイミングで、走査線１１にパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９は、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６から供給される画像信号Ｓ１、Ｓ２、…、Ｓｎが所定のタイミングで書き込まれる。画素電極９を介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板２０（図２参照）に形成された対向電極２１（図２参照）との間で一定期間保持される。
【００５９】
液晶層５０（図２参照）を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射される。
【００６０】
ここで保持された画像信号がリークすることを防ぐために、画素電極９と対向電極２１（図２参照）との間に形成される液晶容量に対して電気的に並列に蓄積容量７０が付加されている。
【００６１】
次に、上述の動作を実現するＴＦＴアレイ１０基板上の積層構造の具体的な構成を、図４から図６を参照して説明する。
【００６２】
図４は、本実施形態に係る電気光学装置のＴＦＴ３０周辺の構成を示す平面図であり、図５は図４のＡ−Ａ´線断面図である。尚、図４及び図５では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。また、図４では、説明の便宜上、各層を透過的に図示しており、図５で示す部材のいくつかを省略している。
【００６３】
図４に示すように、走査線１１はＸ方向に沿って延在しており、ＴＦＴ３０付近において半導体層３０ａ（即ち、データ線側ソースドレイン領域３０ａ１、チャネル領域３０ａ２及び画素電極側ソースドレイン領域３０ａ３）より広く形成すべく、部分的にＹ方向にも沿って形成されている。尚、ここでは図示を省略しているが、長手状に形成された半導体層３０ａに沿って（即ち、Ｙ方向に沿って）データ線６が延在しており、データ線６や走査線１１の各種配線等によって規定されている開口領域（即ち、各画素において、表示に実際に寄与する光が透過又は反射される領域）には、画素電極９が画素毎に複数設けられている。
【００６４】
走査線１１は、半導体層３０ａの下層側に形成されている（図５参照）。走査線１１は、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｄ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等の遮光性材料からなる。即ち、本実施形態において、走査線１１はＴＦＴ３０の下側遮光膜としても機能し、ＴＦＴアレイ基板１０における裏面反射や、複板式のプロジェクタ等で他の液晶装置から発せられ合成光学系を突き抜けてくる光などである、ＴＦＴアレイ基板１０側から装置内に入射する戻り光から、ＴＦＴ３０のチャネル領域３０ａ２及びその周辺を遮光する。
【００６５】
図４に示すように、走査線１１の幅は、ＴＦＴアレイ基板１０上で平面的に見たときに、半導体層３０ａを全て含むように幅広に形成されている。このように下側遮光膜として機能する走査線１１を広く形成することにより、ＴＦＴアレイ基板１０に対して垂直に半導体層３０ａに入射しようとする光だけでなく、斜め又は側方から入射しようとする光をも効率的に遮光することが可能となる。
【００６６】
ＴＦＴ３０は、走査線１１及びデータ線６の交差に対応して配置されており、半導体層３０ａと、チャネル領域３０ａ２にゲート絶縁膜１３を介して対向配置されたゲート電極３０ｂとを含んで構成されている。ゲート電極３０ｂは、ＴＦＴアレイ基板１０上に形成された走査線１１に、コンタクトホール３１を介して電気的に接続されている。
【００６７】
ＴＦＴ３０を構成する半導体層３０ａは、データ線側ソースドレイン領域３０ａ１、チャネル領域３０ａ２、画素電極側ソースドレイン領域３０ａ３、データ線側ＬＤＤ領域３０ａ４、及び画素電極側ＬＤＤ領域３０ａ５を有している。データ線側ＬＤＤ領域３０ａ４は、データ線側ソースドレイン領域３０ａ１及びチャネル領域３０ａ２間に配置され、画素電極側ＬＤＤ領域３０ａ５は、チャネル領域３０ａ２及び画素電極側ソースドレイン領域３０ａ３間に配置されている。これらの各領域は、例えばイオンインプランテーション法等の不純物打ち込みによって、半導体層３０ａに不純物を打ち込んでなる不純物領域である。
【００６８】
本実施形態では特に、半導体層３０ａのうち画素電極側ＬＤＤ領域３０a５は、半導体層３０ａのその他の領域に比べて、幅狭に形成されている。画素電極ＬＤＤ領域３０ａ５に光が照射されると、光リーク電流が発生しやすく、特に手厚く遮光手段を施す必要がある。本実施形態では、画素電極側ＬＤＤ領域３０ａ５において半導体層３０ａの幅を狭く形成することによって、ＴＦＴアレイ基板１０上で平面的に見たときの面積を小さくし、画素電極側ＬＤＤ領域３０ａ５に照射する光量を減少させることができる。そのため、画素電極側ＬＤＤ領域３０ａ５において幅を変えない典型的なＴＦＴ３０に比べて、光リーク電流が発生しにくく、誤作動の起こりにくいＴＦＴ３０を実現することができる。
【００６９】
また、図４では各構成要素を認識可能にするため、便宜上、各種素子等の寸法を拡大又は縮小して示している。実際には、本実施形態に係る液晶装置において、半導体層３０ａ全体のサイズに比べて、画素電極側ＬＤＤ領域ａ５のサイズは図４に示したものに比べてとても小さい。即ち、半導体層３０のうち幅狭に形成されている画素電極側ＬＤＤ領域３０ａ５は局部的に形成されている。典型的には、半導体層３０ａの幅を狭く形成すると、半導体層３０ａの電気抵抗値が上昇して、ＴＦＴ３０のオン電流が減少し、その結果ＴＦＴ３０の性能が低下してしまう。しかしながら、本実施形態では、幅狭に形成されている画素電極側ＬＤＤ領域３０ａ５は、半導体層３０ａ全体に比べてごく小さな領域にすぎないため、このように半導体層３０ａの幅を狭く形成しても、実際上、半導体層３０ａの電気抵抗値が急激に上昇することはない。そのため、このような半導体層３０ａからなるＴＦＴ３０は、オン電流の減少による性能低下を伴うことなく、画素電極側ＬＤＤ領域３０ａ５において光リーク電流を抑制することができる。
【００７０】
データ線側ソースドレイン領域３０ａ１は、コンタクトホール３２を介して、上層側に形成された、画像信号を供給するデータ線６に電気的に接続されている。また、画素電極側ソースドレイン領域３０ａ３は、コンタクトホール３３を介して、画素電極（図４において図示省略）に電気的に接続されている。
【００７１】
続いて、図５を参照して、ＴＦＴ３０付近の断面構造について詳細に説明する。ＴＦＴアレイ基板１０上には、下側遮光膜として機能する走査線１１が、半導体層３０ａよりも幅広に形成されている。
【００７２】
走査線１１上には、本発明の「下地膜」たる下地絶縁膜１２が積層され、その表面に沿って、ＴＦＴ３０の半導体層３０ａが形成されている。ここで、下地絶縁膜１２の表面は、部分的に山状に盛り上がるように、凸状の段差１２ａが形成されている。そのため、下地絶縁膜１２上に形成される半導体層３０ａもまた、部分的に山状に盛り上がるように形成されている。特に図５に示すように、半導体層３０ａのうち、ＴＦＴアレイ基板１０上で平面的に見て、画素電極側ＬＤＤ領域３０ａ５に重なる領域において膜厚が大きくなるように下地絶縁膜１２上に凸状の段差１２ａが形成されている。ここで、図５において点線で示すように、凸状の段差が立ち上がる箇所を１２ａ２、凸状の段差の頂上領域の両端を示すラインを１２ａ１と表している。尚、下地絶縁膜１２の表面に形成された凸状の段差は、ＴＦＴアレイ基板１０に平行な方向に対してθだけ傾いた勾配を持つように形成されている。このθの値は０度より大きく９０度以下であればよい。言い換えれば、凸状の段差の側面は、純テーパを有していればよい。
【００７３】
ここで、再び図４を参照して、ＴＦＴ３０付近の領域において凸状の段差１２ａの占める領域について説明する。図４に示すように、凸状の段差の頂上領域の両端を示す１２Ｌａ１のラインに挟まれた領域が、ＴＦＴアレイ基板１０上で平面的に見たときに、半導体層３０ａのうち画素電極側ＬＤＤ領域３０ａ５に重なるように、凸状の段差１２ａは、Ｘ方向に沿って延在している。尚、１２ａ１と１２ａ２とのラインで挟まれた領域はそれぞれ、図５においてθの角度で傾いて形成された勾配面が存在する領域である。
【００７４】
更に、図６は、本実施形態に係る液晶装置からＴＦＴアレイ基板１０、下地絶縁膜１２及び半導体層３０ａを概念的に抽出し、模式的に示した模式図である。図６に示すように、凸状の段差の頂上領域（即ち、２本の１２ａ１のラインで挟まれた領域）に画素電極ＬＤＤ領域３０ａ５が位置するように半導体層３０ａが形成されており、更に、当該領域において画素電極側ＬＤＤ領域３０ａ５の幅が他の領域に比べて狭くなるように、半導体層３０ａが形成されている。
【００７５】
再び、図５に戻って、本実施形態に係る液晶装置の積層構造について説明する。下地絶縁膜１２には、半導体層３０ａが形成されている。半導体層３０ａ上にはゲート絶縁膜１３を介して、ゲート電極３０ｂがチャネル領域３０ａ２に対向するように配置されている。本実施形態では特に、チャネル領域３０ａ２は部分的に折れ曲がった形状をしており、ゲート電極３０ｂもチャネル領域３０ａ２に沿って、同様の形状を有するように形成されている。
【００７６】
ゲート電極３０ｂ上には、第１層間絶縁膜１４が積層されている。第１層間絶縁膜にはコンタクトホール３２が開口されており、データ線６をデータ線側ソースドレイン領域３０ａ１に電気的に接続している。ここで、データ線６は、遮光性を有する導電性材料から形成されており、表示画像に対応した画像電圧信号を、ＴＦＴ３０を介して画素電極９に供給する役割を果たしている。また、データ線６を、遮光性を有する材料から形成することにより、ＴＦＴ３０に上方から入射しようとする光を遮り、半導体層３０ａに光リーク電流が発生することを防止する上側遮光膜としての役割も果たしている。
【００７７】
半導体層３０ａのうち画素電極側ソースドレイン領域３０ａ３は、ゲート絶縁膜１３及び第１層間絶縁膜１４に開口されたコンタクトホール３３に形成された中継配線７を介して、画素電極９に電気的に接続されている。ここで、中継配線もまた遮光性を有する導電性材料から形成されており、画素電極側ソースドレイン領域３０ａ３から出力された画像電圧信号を画素電極に伝達するだけでなく、ＴＦＴ３０に上方から入射しようとする光を遮り、半導体層３０ａに光リーク電流が発生することを防止する上側遮光膜としての役割も果たしている。
【００７８】
データ線６及び中継配線７は第２層間絶縁膜１５によって覆われており、コンタクトホール３４が開口されている。画素電極９はコンタクトホール３４を介して中継配線７に電気的に接続されている。画素電極９上には配向膜１６が積層されており、液晶５０の配向状態を規制するためのラビング処理が施されている。
【００７９】
続いて図７を参照して、図４のＢ−Ｂ´線断面における積層構造について説明する。図７に示すように、半導体層３０ａのうちチャネル領域上にはゲート絶縁膜１３を介してゲート電極３０ｂが形成されている。本実施形態では特に、ゲート電極３０ｂはコンタクトホール３１を介して、ＴＦＴアレイ基板１０上に形成された走査線１１に電気的に接続されている。また、ゲート電極３０ｂは上述の通り、遮光性を有するポリシリコンによって形成されているので、図７のようにチャネル領域３０ａ２の両脇に、コンタクトホールを介してゲート電極でチャネル領域３０ａ２を囲むように形成し、下層側にある走査線１１に電気的に接続することによって、チャネル領域３０ａ２の遮光性を向上させている。また、ＴＦＴ３０上には、データ線６がチャネル領域３０ａ２より幅広に形成されているので、ＴＦＴアレイ基板１０の上方から入射しようとする光に対しても、良好な遮光性を有している。このように、半導体層３０ａの上下左右に遮光性を有する積層構造を形成することによって、半導体層３０ａに光リーク電流の発生の原因となる光の侵入を極めて良好に防止することができる。
【００８０】
＜１−２．第２実施形態＞
続いて、図８及び図９を参照して、第２実施形態に係る液晶装置について説明する。図８は、第２実施形態に係る液晶装置のＴＦＴ３０周辺の構成を示す平面図であり、図９は図８のＡ−Ａ´線断面図である。尚、図８及び図９では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。また、図８では、説明の便宜上、各層を透過的に図示しており、図９で示す部材のいくつかを省略している。
【００８１】
図８及び図９に示すように、本実施形態では、画素電極側ＬＤＤ領域３０ａ５だけでなく、データ線側ＬＤＤ領域３０ａ４においても半導体層の幅が狭くなるように形成されている。また、ＴＦＴアレイ基板１０上に形成された下地絶縁膜１２の表面にある凸状の段差１２ａもまた、ＴＦＴアレイ基板１０上で平面的に見たときに、データ線側ＬＤＤ領域３０ａ４及び画素電極側ＬＤＤ領域３０ａ５に重なる２箇所の領域において形成されている。従って、図１０に示すように、本実施形態における半導体層３０ａは、２箇所のＬＤＤ領域において山状に盛り上がっており、かつ、当該領域において幅狭に形成されている。
【００８２】
本願発明者の研究によると、画素電極側ＬＤＤ領域３０ａ５だけでなくデータ線側ＬＤＤ領域３０ａ４においても、外部から光が照射されると半導体層内に光リーク電流が発生し、ＴＦＴ３０の誤作動等の原因となることが判明している。そこで、本実施形態においては、データ線側ＬＤＤ領域３０ａ４及び画素電極側ＬＤＤ領域３０ａ５という２箇所のＬＤＤ領域において半導体層３０ａの幅を狭く形成することによって、夫々の領域に照射する光量を減少させ、実質的にＬＤＤ領域の遮光性を向上させている。その結果、より光リーク電流が発生しにくい、安定した動作を実現可能な液晶装置を実現することができる。
【００８３】
＜２．製造方法＞
次に、図１１乃至図１３を参照して、上述の第１実施形態に係る液晶装置の製造方法について工程毎に説明する。
【００８４】
まず、図１１（ａ）に示すように、ＴＦＴアレイ基板１０上に、スパッタリング等により、非透明な金属等で走査線１１を形成する。例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｍｏ（モリブデン）等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等の遮光性材料で形成すればよい。ここで、走査線１１の幅が、後の工程で形成する半導体層３０ａの幅よりも広くなるように形成することが好ましい。
【００８５】
続いて、走査線１１上に、蒸着等により下地絶縁膜１２を形成する（図１１（ｂ）参照）。ここで、下地絶縁膜１２の表面に所定の方向に延在する凸状の段差を形成する。この凸状の段差は、ＴＦＴアレイ基板１０上に所定の膜厚で絶縁膜を積層した後、次の工程で形成される半導体層３０ａのうち、画素電極側ＬＤＤ領域３０ａ５に該当する領域について下地絶縁膜１２の膜厚が厚くなるように、ドライエッチング或いはウエットエッチング等により形成するとよい。尚、第２実施形態に係る液晶装置を製造する場合には、データ線側ＬＤＤ領域３０ａ４及び画素電極側ＬＤＤ領域３０ａ５に該当する領域について下地絶縁膜１２の膜厚が厚くなるように、下地絶縁膜１２の表面をパターニングすればよい。
【００８６】
続いて、下地絶縁膜１２上に半導体層３０ａを形成する（図１０（ｃ）参照）。ここでは、下地絶縁膜１２の膜厚が厚い領域に、画素電極側ＬＤＤ領域３０ａ５が配置されるように半導体層３０ａを形成する。具体的には、例えばイオンインプランテーション法等の不純物打ち込みによって、下地絶縁膜１２上に形成した半導体層３０ａに不純物を打ち込めばよい。特に、データ線側ＬＤＤ領域３０ａ４及び画素電極側ＬＤＤ領域３０ａ５は夫々、データ線側ソースドレイン領域３０ａ１及び画素電極側ソースドレイン領域３０ａ３よりも不純物の少ない低濃度な不純物領域として形成する。
【００８７】
次に図１１（ｄ）に示すように、半導体層３０ａ上には、半導体層３０ａをパターニングするための第１レジスト膜４１が積層される。ここで、第１レジスト膜４１はその表面が平らになるように形成されるため、半導体層３０ａ及び下地絶縁膜１２において凸状の段差が形成されている領域においては、その他の領域に比べて第１レジスト膜４１の膜厚が薄くなるように形成されている。第１レジスト膜４１は、例えばスピンコート法等によって導電層上にその表面が平坦になるように均一に塗布するとよい。ここで、ＴＦＴアレイ基板１０上で平面的に見たときに画素電極側ＬＤＤ領域３０ａ５に重なる領域において第１レジスト膜４１は薄く形成されているので、例えば一定の幅を有するマスクを介して第１レジスト膜４１に露光を行うと、現像したときに画素電極側ＬＤＤ領域３０ａ５における第１レジスト膜４１の幅がその他の領域に比べて狭く残る。そのため、エッチング処理によって、図１１（ｅ）の下段に示すように、画素電極側ＬＤＤ領域３０ａにおいて局所的に幅狭に形成された半導体層３０ａを形成することができる。このように、本実施形態に係る製造方法によれば、段差を表面に有する半導体層にマスクを用いて露光を行うことによって、容易に局所的に幅狭な半導体層を形成することができる。尚、半導体層３０ａ上に残存している第１レジスト膜４１は、溶剤等によって除去する。
【００８８】
続いて図１２（ｆ）に示すように、半導体層３０ａ上には、熱酸化等により薄いゲート絶縁膜１３を形成する。そして、その上層側に更に、蒸着、スパッタリング等によりゲート電極３０ｂを形成するための導電層１８をベタ状に積層する。
【００８９】
導電層上には、図１２（ｇ）に示すように、第２レジスト膜４４４を塗布し、露光を行う。第２レジスト膜４４もまた、例えばスピンコート法等によって導電層上にその表面が平坦になるように均一に塗布するとよい。露光後、第２レジスト膜は現像することによって、図１２（ｈ）のように、ＴＦＴアレイ基板１０上で平面的に見てチャネル領域３０ａ２に重なる領域上に残存するようにパターニングされる。ここで、導電層の下地膜であるゲート絶縁膜１３の表面には、下層側に形成された凸状の段差に対応した段差が形成されている。このように段差を有するゲート絶縁膜１３上に第２レジスト膜を形成すると、第２レジスト膜４４を露光及び現像によってパターニングする際に、段差のテーパ面に第２レジスト膜４４が引っ張られ、残存しやすい。そのため、図１２（ｈ）に示すように第２レジスト膜４４は導電層１８の表面に形成された段差のテーパ面に接するように引っ張られている。逆に言えば、第２レジスト膜４４をパターニングする際に下地層である導電層１８の表面に段差があることにより、第２レジスト膜４４の端部の境界位置を容易に制御することができる。
【００９０】
このように現像された後、表面に露出した導電層１８はエッチングにより除去され、ゲート電極１８をパターニングにより形成することができる（図１２（ｉ）参照）。このように第２レジスト膜４４がテーパ面に引っ張られる作用を利用して導電層１８をパターニングすることができるので、仮にゲート電極１８を高精度で形成する必要がある場合であっても、自己整合的に正確な寸法のゲート電極１８をパターニングによって用意に形成することができる。このように、第２レジスト膜４４の下地層である導電層１８に段差を形成することによって、ゲート電極３０ｂを導電層から自己整合的に高精度で形成することが可能になる。
【００９１】
続いて、図１３（ｊ）に示すように、ゲート絶縁膜１３及びゲート電極３０ｂ上に積層した第１層間絶縁膜１４及びゲート絶縁膜１３にコンタクトホール３２及び３３を開口し、データ線６及び中継配線７を形成する。ここで、データ線６及び中継配線７は、非透明な遮光性材料を用いて、半導体層３０ａの上部を上側からカバーするように広く形成する。これにより、データ線６及び中継配線７は、いわゆる上側遮光膜の一部として機能し、ＴＦＴアレイ基板１０の上方から半導体層３０ａに入射しようとする光を遮光することが可能となる。
【００９２】
図１３（ｋ）に示すように、データ線６及び中継配線７上には第２層間絶縁膜１５を積層し、その上に画素電極９を画素毎に形成する。画素電極９はコンタクトホールを介して中継配線７に電気的に接続される。尚、画素電極９上には、液晶の配向状態を規制するためにラビング処理が施された配向膜１６を形成して、ＴＦＴアレイ基板１０上の積層構造が完成する。
【００９３】
このようにして完成されたＴＦＴアレイ基板１０は、対向電極や配向膜が積層されることによって完成された対向基板２０と、液晶５０を介して対向配置されることによって、第１実施形態に係る液晶装置が完成する。
【００９４】
尚、第２実施形態に係る液晶装置については、上述の通り、図１１（ｂ）において、データ線側ＬＤＤ領域３０ａ４及び画素電極側ＬＤＤ領域３０ａ５に該当する領域について下地絶縁膜１２の膜厚が厚くなるように、下地絶縁膜１２の表面をパターニングし、ＴＦＴアレイ基板１０上で平面的に見たときに、これらの領域に重なる領域において半導体層３０ａの幅寸法が狭くなるようにすれば、同様に製造することができる。
【００９５】
＜３：電子機器＞
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。ここに図１４は、プロジェクタの構成例を示す平面図である。以下では、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。
【００９６】
図１４に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇに入射される。
【００９７】
液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、Ｒ及びＢの光が９０度に屈折する一方、Ｇの光が直進する。従って、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【００９８】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【００９９】
尚、液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【０１００】
尚、図１４を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【０１０１】
また、本発明は上述の各実施形態で説明した液晶装置以外にも反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ、デジタルマイクロミラーデバイス（ＤＭＤ）、電気泳動装置等にも適用可能である。
【０１０２】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う薄膜トランジスタ、及び電気光学装置、並びに該電気光学装置を備えた電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【０１０３】
【図１】第１実施形態に係る液晶装置の平面図である。
【図２】図１のＨ−Ｈ´断面図である。
【図３】第１実施形態に係る液晶装置の電気的な構成を示すブロック図である。
【図４】第１実施形態に係る液晶装置のＴＦＴ周辺の構成を示す平面図である。
【図５】図４のＡ−Ａ´線断面図である。
【図６】第１実施形態に係る液晶装置の半導体層の形状を概念的に示す立体図である。
【図７】図４のＢ−Ｂ´線断面図である。
【図８】第２実施形態に係る液晶装置のＴＦＴ周辺の構成を示す平面図である。
【図９】図８のＡ−Ａ´線断面図である。
【図１０】第２実施形態に係る液晶装置の半導体層の形状を概念的に示す立体図である。
【図１１】第１実施形態に係る液晶装置のＴＦＴアレイ基板上の積層構造の製造方法を、工程毎に示す断面図である。
【図１２】図１１に続いて、第１実施形態に係る液晶装置のＴＦＴアレイ基板上の積層構造の製造方法を、工程毎に示す断面図である。
【図１３】図１１及び図１２に続いて、第１実施形態に係る液晶装置のＴＦＴアレイ基板上の積層構造の製造方法を、工程毎に示す断面図である。
【図１４】電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。
【符号の説明】
【０１０４】
６  データ線、  ９  画素電極、  １０  ＴＦＴアレイ基板、  １０ａ  画像表示領域、  １１  走査線、  ２０  対向基板、  ２１  対向電極、  ３０  ＴＦＴ、  ３０ａ  半導体層、  ３０ａ１  データ線側ソースドレイン領域、  ３０ａ２  チャネル領域、  ３０ａ３  画素電極側ソースドレイン領域、  ３０ａ４  データ線側ＬＤＤ領域、  ３０ａ５  画素電極側ＬＤＤ領域、  ３０ｂ  ゲート電極、  ４１  第１レジスト膜、  ４４  第２レジスト膜、  ５０  液晶
【図１】
2010129733.tif 000003
【図２】
2010129733.tif 000004
【図３】
2010129733.tif 000005
【図４】
2010129733.tif 000006
【図５】
2010129733.tif 000007
【図６】
2010129733.tif 000008
【図７】
2010129733.tif 000009
【図８】
2010129733.tif 000010
【図９】
2010129733.tif 000011
【図１０】
2010129733.tif 000012
【図１１】
2010129733.tif 000013
【図１２】
2010129733.tif 000014
【図１３】
2010129733.tif 000015
【図１４】
2010129733.tif 000016