(57)【要約】【課題】汎用バス経由で記憶部にアクセスする場合も含めて、画像データをインタレース／プログレッシブ変換もしくはプログレッシブ／インタレース変換する際に用いる記憶部のサイズや帯域幅を低減できるようにすること。【解決手段】画像処理装置３００は、インタレース方式の入力画像データを受け取り、記憶部６０を利用してプログレッシブ方式の画像データに変換するインタレース／プログレッシブ変換処理部３０を含む画像処理装置であって、前記インタレース／プログレッシブ変換処理部３０は、前記インタレース方式の入力画像データを前記記憶部６０に保存する前に圧縮するデータ圧縮部１０と、前記記憶部から読み出された圧縮された画像データを伸張するデータ伸張部２０と、を含み、前記データ圧縮部１０で圧縮された画像データが記憶部６０に保存される。【選択図】図１
2010103689.tif 000002
【特許請求の範囲】
【請求項１】
インタレース方式の入力画像データを受け取り、記憶部を利用してプログレッシブ方式の画像データに変換するインタレース／プログレッシブ変換処理部を含む画像処理装置であって、
前記インタレース／プログレッシブ変換処理部は、
前記インタレース方式の入力画像データを前記記憶部に保存する前に圧縮するデータ圧縮部と、
前記記憶部から読み出された圧縮された画像データを伸張するデータ伸張部と、
を含み、
前記データ圧縮部で圧縮された画像データが前記記憶部に保存される
画像処理装置。
【請求項２】
プログレッシブ方式の入力画像データを受け取り、記憶部を利用してインタレース方式の画像データに変換するプログレッシブ／インタレース変換処理部を含む画像処理装置であって、
前記プログレッシブ／インタレース変換処理部は、
前記プログレッシブ方式の入力画像データを前記記憶部に保存する前に圧縮するデータ圧縮部と、
前記記憶部から読み出された圧縮された画像データを伸張するデータ伸張部と、
を含み、
前記データ圧縮部で圧縮された画像データが前記記憶部に保存される
画像処理装置。
【請求項３】
請求項１乃至２のいずれかにおいて、
前記記憶部を含む画像処理装置。
【請求項４】
請求項１乃至３のいずれかにおいて、
前記伸張部で伸張された画像データを所定のフォーマットに符号化する符号化部を含む
画像処理装置。
【請求項５】
請求項１乃至４のいずれかにおいて、
前記記憶部にアクセスするCPUを含む画像処理装置。
【請求項６】
請求項５において、
前記圧縮された画像データが前記記憶部に保存される制御と、
前記圧縮された画像データが前記記憶部から読み出される制御と、
を行うDMA制御部を含む画像処理装置。
【請求項７】
請求項１乃至６のいずれかにおいて、
前記データ圧縮部は、
前記入力画像データをライン単位で圧縮する画像処理装置。
【請求項８】
請求項１乃至７のいずれかに記載の画像処理装置を含む集積回路装置。
【請求項９】
請求項８に記載の集積回路装置を含む電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像処理装置、集積回路装置、電子機器等に関する。
【背景技術】
【０００２】
ＣＣＤ(Charge Coupled Device)等の撮像素子には、フィールド毎に奇数ラインと偶数ラインを切り替えるインタレース（飛越し走査）方式と、ラインの切り替えのないプログレッシブ（順次走査）方式がある。また、画像の出力に関しても、モニタ等では同様にインタレース方式とプログレッシブ方式がある。
【０００３】
近年の画像処理装置では多様な装置との接続を要求されることも多く、結果として両方式の出力を備える必要性が生じる場合がある。また、単純にシステム設計上の都合により入力画像データの方式と出力画像データの方式とが一致しない場合もありうる。
ここで、例えば撮像素子からの出力信号の方式と出力モニタでの表示方式が合致しない場合、インタレース方式の信号をプログレッシブ方式での表示に適した画像へと変換するインタレース／プログレッシブ変換（I/P変換、IP変換）もしくは、その逆の方式変換を行うプログレッシブ／インタレース変換（P/I変換、PI変換）が行われる。
【０００４】
これらの変換は画像表示装置一般に用いられる。特に監視カメラやドライブレコーダーなどの分野では、多様な出力への要求やカメラの高解像度化などを背景に、これらの変換の必要性が高まっている。
【０００５】
しかし、これらの変換処理においては一般に数フレーム分の画像データを一時保存する記憶部が必要になる。そして、この目的のために大容量の記憶部を備えることは画像処理装置システムのコストを上昇させることとなる。
【０００６】
また、特に監視カメラやドライブレコーダーなどの分野では、常に画像データが入力されるため、前記記憶部へのアクセスは非常に頻繁に行われる。よって、仮にシステム上に他の記憶部が存在する場合でも、インタレース／プログレッシブ変換もしくはプログレッシブ／インタレース変換の際に画像データの一時保存用としてこれを流用することは、バスの混雑をもたらす。このような場合に、データバス幅を広げる、または記憶部の動作周波数を上げるなどの対応は可能であるが、やはりシステムのコストや消費電力を上昇させることとなる。
【０００７】
ところで、従来技術としては例えばフレームデータの転送制御により記憶容量や帯域幅を低減する映像信号出力装置が提案されている（文献１参照）。
【特許文献１】特開２００３−３０４５０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、例えば複数モジュールが汎用バスを経由して記憶部を共用するような場合は、装置の構成の自由度が高くなる。そのため、固定化した画像データのアクセス手順を前提とした転送制御では、これに対応できない場合が生じる。
【０００９】
本発明の目的は、上記課題に鑑みてなされたものである。本発明のいくつかの態様によれば、インタレース／プログレッシブ変換もしくはプログレッシブ／インタレース変換の際に用いる記憶部が複数モジュールで共用される場合であっても、記憶部の容量や帯域幅を低減した画像処理装置・集積回路装置・電子機器等を提供することができる。
【課題を解決するための手段】
【００１０】
（１）本発明は、
インタレース方式の入力画像データを受け取り、記憶部を利用してプログレッシブ方式の画像データに変換するインタレース／プログレッシブ変換処理部を含む画像処理装置であって、前記インタレース／プログレッシブ変換処理部は、前記インタレース方式の入力画像データを前記記憶部に保存する前に圧縮するデータ圧縮部と、前記記憶部から読み出された圧縮された画像データを伸張するデータ伸張部と、を含み、前記データ圧縮部で圧縮された画像データが前記記憶部に保存される。
【００１１】
ここで、前記インタレース／プログレッシブ変換処理部は、前記記憶部に保存された前記圧縮された画像データをプログレッシブ方式の画像データの走査の順番に対応して読み出し、前記読み出された圧縮された画像データを前記伸張部で伸張してもよい。
【００１２】
本発明によれば、インタレース方式の入力画像データを受け取り、記憶部を利用してプログレッシブ方式の画像データに変換するインタレース／プログレッシブ変換処理部を含む画像処理装置において、画像データを一時保存する記憶部の必要な容量や帯域幅を低減できる。
【００１３】
（２）本発明は、
プログレッシブ方式の入力画像データを受け取り、記憶部を利用してインタレース方式の画像データに変換するプログレッシブ／インタレース変換処理部を含む画像処理装置であって、前記プログレッシブ／インタレース変換処理部は、前記プログレッシブ方式の入力画像データを前記記憶部に保存する前に圧縮するデータ圧縮部と、前記記憶部から読み出された圧縮された画像データを伸張するデータ伸張部と、を含み、前記データ圧縮部で圧縮された画像データが前記記憶部に保存される。
【００１４】
ここで、前記プログレッシブ／インタレース変換処理部は、前記記憶部に保存された前記圧縮された画像データをインタレース方式の画像データの走査の順番に対応して読み出し、前記読み出された圧縮された画像データを前記伸張部で伸張してもよい。
【００１５】
本発明によれば、プログレッシブ方式の入力画像データを受け取り、記憶部を利用してインタレース方式の画像データに変換するプログレッシブ／インタレース変換処理部を含む画像処理装置において、画像データを一時保存する記憶部の必要な容量や帯域幅を低減できる。
【００１６】
（３）この画像処理装置は、
前記記憶部を含んでもよい。
【００１７】
（４）この画像処理装置は、
前記伸張部で伸張された画像データを所定のフォーマットに符号化する符号化部を含んでもよい。
【００１８】
（５）この画像処理装置は、
前記記憶部にアクセスするCPU（Central  Processing  Unit）を含んでもよい。
【００１９】
（６）この画像処理装置は、
前記圧縮された画像データが前記記憶部に保存される制御と、前記圧縮された画像データが前記記憶部から読み出される制御と、を行うDMA（Direct Memory Access）制御部を含んでもよい。
【００２０】
（７）この画像処理装置のデータ圧縮部は、
前記入力画像データをライン単位で圧縮してもよい。
【００２１】
（８）本発明は、
上記いずれかに記載の画像処理装置を含む集積回路装置でもよい。
【００２２】
（９）本発明は、
上記いずれかに記載の集積回路装置を含む電子機器でもよい。
【発明を実施するための最良の形態】
【００２３】
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。また、本発明に係る画像処理装置は、以下の実施の形態及び変形例を自由に組み合わせたものを含むものとする。
【００２４】
１．画像処理装置
以下、本発明を適用した画像処理装置について説明する。
【００２５】
１−１．インタレース／プログレッシブ変換処理部を含む画像処理装置
図１は、本実施の形態のインタレース／プログレッシブ変換処理部を含む画像処理装置の構成図である。画像処理装置３００は、集積回路装置に含まれる構成でもよい。
【００２６】
前記画像処理装置３００は、インタレース／プログレッシブ（interlace/progressive）変換処理部３０を含む。前記インタレース／プログレッシブ変換処理部３０は、インタレース方式の入力画像データを記憶部６０に保存する前に圧縮するデータ圧縮部１０と、前記記憶部６０から読み出された前記圧縮された画像データを伸張するデータ伸張部２０と、を含む。前記インタレース／プログレッシブ変換処理部３０は、システムバス４０を介して前記記憶部６０に接続されていてもよいし、専用のバスで接続されていてもよい。
【００２７】
前記画像処理装置３００は、後述する図３の構成のように前記記憶部６０を含んでもよいし、図１の構成のように含まなくてもよい。前記記憶部６０は前記システムバス４０に接続されていてもよいし、専用のバスで前記インタレース／プログレッシブ変換処理部３０に接続されていてもよい。ここで、前記記憶部６０はSRAM（Static Random Access Memory）のような揮発性メモリでも、Flash Memoryのような不揮発性メモリであっても、また、HDD（Hard Disk Drive）のような磁気ディスクであってもよい。
【００２８】
前記画像処理装置３００は、得られた画像データを所定のフォーマットに符号化する符号化部６２を含んでいてもよい。前記符号化部６２は前記システムバス４０に接続されていてもよい。ここで、前記符号化部６２は、例えばJPEG（Joint Photographic Experts Group）エンコーダーであってもよいし、MPEG（Moving Picture Experts Group）エンコーダーでもよい。
【００２９】
前記画像処理装置３００は前記記憶部６０にアクセスするCPU６４を含んでいてもよい。前記CPU６４は前記システムバス４０に接続されていてもよい。前記CPU６４は使用するプログラムやデータの一部または全部を前記記憶部６０に保存していてもよい。
【００３０】
前記画像処理装置３００は、前記CPU６４を含む場合には、DMAコントローラー（DMA制御部）６６を含んでもよい。ここで、前記DMAコントローラー６６は、前記データ圧縮部１０で圧縮された画像データを前記記憶部６０に保存する制御と、前記圧縮された画像データを前記記憶部６０から読み出す制御と、を行う。前記DMAコントローラー６６は前記システムバス４０に接続されていてもよい。また、前記DMAコントローラー６６は前記インタレース／プログレッシブ変換処理部３０以外のモジュールと前記記憶部６０との間のデータ転送を行えてもよい。
【００３１】
前記インタレース／プログレッシブ変換処理部３０は、前記データ圧縮部１０で圧縮されたインタレース方式の入力された画像データを前記記憶部６０に保存する。このとき、前記インタレース／プログレッシブ変換処理部３０は、バッファーを用いて転送効率を高めても、逐次圧縮された画像データを出力してもよい。ここで、前記データ圧縮部１０は可逆または非可逆のデータ圧縮方法を用いて、画像データの圧縮を行う。一般に、非可逆圧縮（lossy compression）の場合には画像の劣化を伴うが、データの圧縮効率が高く前記記憶部６０での使用量を低減する効果が高い。一方で、画像の劣化を避けたい場合には、可逆圧縮(lossless compression)を選択することも可能である。当該圧縮は数ピクセル単位でも、ライン単位でも、フレーム単位で行ってもよい。もしライン単位で圧縮が行われた場合には画像データの扱いが容易になるので、前記インタレース／プログレッシブ変換処理部３０の回路規模が低減される効果がある。
【００３２】
前記インタレース／プログレッシブ変換処理部３０は、前記記憶部６０に保存されている圧縮された画像データを読み出す。このとき、プログレッシブ方式の画像データの走査（順次走査）の順番に対応して読み出してもよい。そして、前記圧縮された画像データは前記データ伸張部２０で伸張される。前記インタレース／プログレッシブ変換処理部３０は、前記圧縮された画像データを一度バッファーに保存してから伸張処理を行ってもよいし、逐次伸張処理を行ってもよい。
【００３３】
前記インタレース／プログレッシブ変換処理部３０は、前記データ伸張部２０で伸張されたインタレース方式の画像データをプログレッシブ方式の画像データへと変換する。このとき、プログレッシブ方式の画像データへの変換の前で、または後で、例えばノイズ除去などの画像処理を行ってもよい。前記プログレッシブ方式の画像データは、前記インタレース／プログレッシブ変換処理部３０から前記画像処理装置３００の外部に出力されてもよいし、他のモジュール（例えば、前記符号化部６２）に入力されてもよい。このとき、専用線を用いてプログレッシブ方式の画像データを転送しても良いし、前記システムバス４０を経由して転送してもよい。
【００３４】
前記符号化部６２は、例えばJPEGエンコーダーである。JPEGエンコーダーはプログレッシブ方式の画像データをもとにJPEG形式の静止画を作成する。作成されたJPEGデータは、前記記憶部６０に保存されてもよい。また、JPEG符号化の際の中間データが前記記憶部６０に保存されてもよい。
【００３５】
前記CPU６４は、前記システムバス４０においてバスマスターとなりうる。例えば、前記インタレース／プログレッシブ変換処理部３０が前記システムバス４０と接続されている場合に、前記データ圧縮部１０で圧縮されたインタレース方式の入力画像データを前記記憶部６０に保存する制御を行ってもよいし、前記記憶部６０に保存されている圧縮された画像データを読み出す制御を行ってもよい。
【００３６】
前記DMAコントローラー６６は、前記システムバス４０においてバスマスターとなりうる。例えば、前記インタレース／プログレッシブ変換処理部３０が前記システムバス４０と接続されている場合に、前記データ圧縮部１０で圧縮されたインタレース方式の入力画像データを前記記憶部６０に保存する制御を行ってもよいし、前記記憶部６０に保存されている圧縮された画像データを読み出す制御を行ってもよい。
【００３７】
１−２．プログレッシブ／インタレース変換処理部を含む画像処理装置
図２は、本実施の形態のプログレッシブ／インタレース変換処理部を含む画像処理装置の構成図である。図１と同じ構成要素については同じ番号を付しており、説明は省略する。また、画像処理装置３０１は、集積回路装置に含まれる構成でもよい。
【００３８】
前記画像処理装置３０１は、プログレッシブ／インタレース（progressive/interlace）変換処理部３１を含む。前記プログレッシブ／インタレース変換処理部３１は、プログレッシブ方式で入力された画像データを記憶部６０に保存する前に圧縮するデータ圧縮部１０と、前記記憶部６０から読み出された前記圧縮された画像データを伸張するデータ伸張部２０と、を含む。前記プログレッシブ／インタレース変換処理部３１は、システムバス４０を介して前記記憶部６０に接続されていてもよいし、専用のバスで接続されていてもよい。
【００３９】
前記画像処理装置３０１は、後述する図３の構成のように前記記憶部６０を含んでもよいし、図２の構成のように含まなくてもよい。
【００４０】
前記画像処理装置３０１は、得られた画像データを所定のフォーマットに符号化する符号化部６２を含んでいてもよい。
【００４１】
前記画像処理装置３０１は前記記憶部６０にアクセスするCPU６４を含んでいてもよい。
【００４２】
前記画像処理装置３０１は、前記CPU６４を含む場合には、DMAコントローラー（DMA制御部）６６を含んでもよい。
【００４３】
前記プログレッシブ／インタレース変換処理部３１は、前記データ圧縮部１０で圧縮されたプログレッシブ方式の入力された画像データを前記記憶部６０に保存する。このとき、前記プログレッシブ／インタレース変換処理部３１は、バッファーを用いて転送効率を高めても、逐次圧縮された画像データを出力してもよい。
【００４４】
前記プログレッシブ／インタレース変換処理部３１は、前記記憶部６０に保存されている圧縮された画像データを読み出す。このとき、インタレース方式の画像データの走査（飛越し走査）の順番に対応して読み出してもよい。前記プログレッシブ／インタレース変換処理部３１は、前記圧縮された画像データを一度バッファーに保存してから伸張処理を行ってもよいし、逐次伸張処理を行ってもよい。
【００４５】
前記プログレッシブ／インタレース変換処理部３１は、前記データ伸張部２０で伸張されたプログレッシブ方式の画像データをインタレース方式の画像データへと変換する。このとき、インタレース方式の画像データへの変換の前で、または後で、例えばノイズ除去などの画像処理を行ってもよい。前記インタレース方式の画像データは、前記プログレッシブ／インタレース変換処理部３１から前記画像処理装置３０１の外部に出力されてもよいし、他のモジュール（例えば、前記符号化部６２）に入力されてもよい。このとき、専用線を用いてインタレース方式の画像データを転送しても良いし、前記システムバス４０を経由して転送してもよい。
【００４６】
１−３．記憶部を含む画像処理装置
図３は、本実施の形態の記憶部を含む画像処理装置の構成図である。図１と同じ構成要素については同じ番号を付しており、説明は省略する。また、画像処理装置３０２は、集積回路装置に含まれる構成でもよい。
【００４７】
本実施の形態では、記憶部６１は前記画像処理装置３０２に含まれる。前記記憶部６１はSRAM（Static Random Access Memory）のような揮発性メモリでも、Flash Memoryのような不揮発性メモリであっても、また、HDD（Hard Disk Drive）のような磁気ディスクであってもよい。また、図３におけるインタレース／プログレッシブ変換処理部３０をプログレッシブ／インタレース変換処理部に代えてもよい。
【００４８】
１−４．インタレース／プログレッシブ変換処理部を複数含む画像処理装置
図４は、本実施の形態のインタレース／プログレッシブ変換処理部を複数含む画像処理装置の構成図である。本実施の形態で、含まれる前記インタレース／プログレッシブ変換処理部の数には制限はないが、説明の都合上図４では二つとする。画像処理装置３０３は、集積回路装置に含まれる構成でもよい。
【００４９】
前記画像処理装置３０３はそれぞれ二つの、インタレース／プログレッシブ変換処理部（３０−１、３０−２）と、JPEGエンコーダー（６２−１、６２−２）と、DMA制御部（DMAC）（６６−１、６６−２）と、を含む。
【００５０】
前記インタレース／プログレッシブ変換処理部（３０−１、３０−２）は、それぞれデータ圧縮部（１０−１、１０−２）と、データ伸張部（２０−１、２０−２）と、ノイズ除去部（６８−１、６８−２）と、ライン合成部（７４−１、７４−２）と、を含む。また、前記画像処理装置３０３は、加えてCPU６４と、DMA制御部(DMAC)６６−３と、メモリコントローラー（MEMC）８０と、マルチレイヤバス９０を含む。ここで、前記メモリコントローラー８０は前記画像処理装置３０３の外部に配置されたSRAM７２とSDRAM（Synchronous Dynamic Random Access Memory）７０の両方に接続している。
【００５１】
前記画像処理装置３０３は３つのシステムバス４０−１、４０−２、４０−３がマルチレイヤバス９０を介して接続されている。そして、前記メモリコントローラー８０はバス４２−１を介してマルチレイヤバス９０に接続されている。マルチレイヤバスは調停機能を有し、前記３つのシステムバス４０−１、４０−２、４０−３のいずれかに接続された任意のモジュールからも前記SRAM７２又は前記SDRAM７０へのアクセスが可能である。
【００５２】
前記システムバス４０−１には、データ圧縮部１０−１と、データ伸張部２０−１と、JPEGエンコーダー６２−１と、DMAコントローラー（DMAC）６６−１が接続されている。
【００５３】
ここで、図４において前記画像処理装置３０３に入力されたインタレース方式の画像データは、専用バス８００を通って前記データ圧縮部１０−１に入力されて圧縮される。このとき、前記インタレース方式の画像データの入力には専用バス８００が使われてもいいし、システムバス４０−１が使われてもよい。圧縮された画像データは、前記システムバス４０−１から前記マルチレイヤバス９０、前記バス４２−１を経由して、前記メモリコントローラー８０に送られる。そしてバス４２−２を経由して前記SRAM７２に書き込まれる。ここで、前記マルチレイヤバス９０や前記メモリコントローラー８０は複数のアクセスの調停やその際のデータの一時的な蓄積を行うものである。よってこれらが含まれていても、本実施の形態は本発明の範囲内である。そして、前記SRAM７２に書き込まれた圧縮された画像データは、前記バス４２−２、前記メモリコントローラー８０、前記バス４２−１、前記マルチレイヤバス９０、前記システムバス４０−１を経て前記データ伸張部２０−１に入力されて伸長される。この圧縮された画像データの前記SRAM７２への保存及び前記SRAM７２からの読み出しは、前記DMAC６６−１の制御により行われてもよい。その後、前記データ伸張部２０−１で伸長された画像データは、専用バス８０１を経由して前記ノイズ除去部６８−１に入力されてノイズ除去が行われる。ノイズを除去された画像データは、専用バス８０２を経由してライン合成部７４−１に入力されてインタレース方式からプログレッシブ方式の画像データに変換される。変換後のプログレッシブ方式の画像データは、専用バス８０４を経由して前記画像処理装置３０３の外部に出力され、専用バス８０３を経由して前記JPEGエンコーダーにも送られる。このとき、前記プログレッシブ方式の画像データの転送には専用バス８０３，８０４が使われてもいいし、システムバス４０−１が使われてもよい。前記JPEGエンコーダー６２−１ではJPEG形式の静止画データを生成する。前記生成された静止画データは前記SDRAM７０に保存されてもよい。
【００５４】
前記システムバス４０−２には、データ圧縮部１０−２と、データ伸張部２０−２と、JPEGエンコーダー６２−２と、DMAコントローラー（DMAC）６６−２が接続されている。前記システムバス４０−２に接続されたブロック、前記ノイズ除去部６８−２及びライン合成部７４−２は、画像データの処理に関して、前記システムバス４０−１での説明と同様である。また、前記システムバス４０−１の画像処理と前記システムバス４０−２の画像処理は独立して行われる。従って、前記バス８００とバス８１０から入力される二つのインタレース方式の画像データはそれぞれ独立に二つのプログレッシブ方式の画像データに変換される。
【００５５】
前記システムバス４０−３には、前記CPU６４とDMAコントローラー（DMAC）６６−３が接続されている。例えば、前記CPU６４はプログラムを前記SRAM７２内部にも有し、前記メモリコントローラー８０や前記マルチレイヤバス９０経由でプログラムを読むこともできる。そして、例えば前記DMAコントローラー（DMAC）６６−３は前記メモリコントローラー８０や前記マルチレイヤバス９０経由で前記SRAM７２や前記SDRAM７０にアクセスできる。
【００５６】
２．従来技術との比較
図６は、従来のインタレース／プログレッシブ変換処理部３２と記憶部６０との接続を示す。図６において画像処理装置３０４に入力されたインタレース方式の画像データは、前記インタレース／プログレッシブ変換処理部３２を経由して、前記記憶装置６０へ出力される。このとき、バッファーを用いて転送効率を高めても、逐次画像データを出力してもよい。いずれにしても、扱う画像データのサイズは入力時から不変であり、例えばカメラから入力される画像の解像度が高くなると画像データの転送によってシステムバス４０が占有される時間は長くなる。その結果として、前記画像処理装置３０４の処理能力が低下する。
【００５７】
この対応として、例えば、前記システムバス４０の動作周波数を上げる、または前記記憶部６０までのバス４２のデータバス幅を広げるといった対応が考えられる。しかし、前者の対応では前記システムバス４０に接続される全てのモジュール（処理部）に設計変更などの影響を及ぼし、消費電力も増加してしまう。また、後者についても、例えば、前記画像処理装置３０４が集積回路装置に含まれていて前記記憶部６０が前記集積回路装置３０４の外部に配置される場合には集積回路装置のパッケージにまで変更の影響が及ぶ可能性があり容易ではない。
【００５８】
本実施の形態によれば、図１のように、前記データ圧縮部１０によって圧縮された画像データを前記記憶部６０に転送しているので、画像データ自体のサイズが低減されていることによりシステムバスを占有する時間の低減、必要な帯域幅の低減という効果がある。
【００５９】
また、画像データ自体のサイズが低減されていることにより、記憶部において、画像データの保存に必要な容量は従来の画像処理装置を用いた場合に比べて少ない。よって、図３の構造のように記憶部が前記画像処理装置３０２に含まれていて、前記画像処理装置３０２が集積回路装置に含まれるような場合には、前記記憶部のサイズを低減することができるため、結果として集積回路装置のコストを低減しうる。
【００６０】
もし、扱う画像データサイズが従来の画像処理装置と同一であれば、本実施の形態によってインタレース／プログレッシブ変換の際に転送する画像データサイズは低減される。従って、画像データの転送によってシステムバスを占有する時間は短縮される。そのため、システムクロックの周波数をより低いものに変更することも可能になるので画像処理装置の消費電力の低減にも寄与しうる。
【００６１】
ここで、特に、図１の前記画像処理装置３００が集積回路装置に含まれていて前記記憶部６０が前記集積回路装置３００の外部に存在する場合に、必要な帯域幅の低減効果によりシステムコストをも低減できる。なぜならば、集積回路装置内部にSRAMのようなメモリを有する場合に比べて、集積回路装置外部にメモリを配置した方が安価にメモリの大容量化を行いやすいからである。さらに、前記符号化部６２や前記CPU６４と前記外部に配置されたメモリを共用することで、一層システムコストを低減できる。
【００６２】
３．電子機器
図５は、本実施の形態の電子機器の構成図である。
【００６３】
電子機器１は撮像素子１０２と、デコーダー（Decoder）１０４と、前処理装置２００と、前記画像処理装置３０５と、後処理装置４００と、LCDコントローラー／ビデオデコーダー（Liquid Crystal Display Controller / Video Decoder）５００と、ディスプレイ６００と、記憶装置７００とを含んでいる。本実施の形態ではドライブレコーダーや監視カメラへの適用を想定しているが、他のアプリケーションにおいても適用される。
【００６４】
本実施の形態では、画像処理装置３０５は、集積回路装置に含まれる構成でもよい。
【００６５】
前記撮像素子１０２は、例えばNTSC方式、PAL方式、または全画素読み出し方式の固体撮像素子であり、前記デコーダー１０４は、例えばNTSC方式、PAL方式に対応したビデオデコーダー（Video Decoder）である。前記撮像素子１０２と前記デコーダー１０４が一体となったカメラモジュール１００を用いてもよいし、前記デコーダー１０４が不要な場合には省略してもよい。
【００６６】
前記前処理装置２００は画像データに対して前処理を行う装置である。例えば、システムクロックとの同期化装置や画像サイズの変換装置などがある。前記前処理装置２００は、前記デコーダー１０４あるいは前記カメラモジュール１００の出力信号を受け取る。前記前処理装置２００が不要な場合には省略してもよい。
【００６７】
前記画像処理装置３０５は、例えば図１〜図４いずれかで説明した画像処理装置の構成をとることができる。前記画像処理装置３０５は、前記前処理装置２００の出力信号を受け取る。
【００６８】
前記後処理装置４００は画像データに対して後処理を行う装置である。例えば、画像フォーマットの変換装置やコントラスト補正装置などがある。前記後処理装置４００は前記画像処理装置３０５の出力信号を受け取る。前記後処理装置４００が不要な場合には省略してもよい。
【００６９】
前記LCDコントローラー／ビデオデコーダー５００は、LCDコントローラーまたはビデオデコーダーである。前記LCDコントローラー／ビデオデコーダー５００は、前記後処理装置４００からの出力信号を受け、前記ディスプレイ６００に適した信号に加工して出力する。前記ディスプレイ６００は、前記加工された信号を受け、画像データを表示する。
【００７０】
前記記憶装置７００は、例えば Flashメモリであり、前記画像処理装置３０５が出力する静止画などを保存する。
【００７１】
なお、本発明は本実施の形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
【００７２】
本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【００７３】
【図１】本発明に係るインタレース／プログレッシブ変換処理部を含む画像処理装置の一例を示すブロック図である。
【図２】本発明に係るプログレッシブ／インタレース変換処理部を含む画像処理装置の一例を示すブロック図である。
【図３】本発明に係る記憶部を含む画像処理装置の一例を示すブロック図である。
【図４】本発明に係る複数のインタレース／プログレッシブ変換処理部を含む画像処理装置の一例を示すブロック図である。
【図５】本発明を適用した電子機器の一例を示すブロック図である。
【図６】従来の画像処理装置の一例を示すブロック図である。
【符号の説明】
【００７４】
１…電子機器、１０，１０−１，１０−２…データ圧縮部、２０，２０−１，２０−２…データ伸張部、３０，３０−１，３０−２，３２…インタレース／プログレッシブ変換処理部、３１…プログレッシブ／インタレース変換処理部、４０，４０−１，４０−２，４０−３…システムバス、４２，４２−１，４２−２…バス、６０，６１…記憶部、６２…符号化部、６２−１，６２−２…JPEGエンコーダー、６４…CPU、６６，６６−１，６６−２，６６−３…DMAコントローラー(DMAC)、６８−１，６８−２…ノイズ除去部、７０…SDRAM、７２…SRAM、７４−１，７４−２…ライン合成部、８０…メモリコントローラー(MEMC)、９０…マルチレイヤバス、１００…カメラモジュール、１０２…撮像素子、１０４…デコーダー、２００…前処理装置、３００，３０１，３０２，３０３，３０４，３０５…画像処理装置、４００…後処理装置、５００…LCDコントローラー／ビデオデコーダー、６００…ディスプレイ、７００…記憶装置、８００，８０１，８０２，８０３，８０４，８１０，８１１，８１２，８１３，８１４…専用バス
【図１】
2010103689.tif 000003
【図２】
2010103689.tif 000004
【図３】
2010103689.tif 000005
【図４】
2010103689.tif 000006
【図５】
2010103689.tif 000007
【図６】
2010103689.tif 000008