(57)【要約】【課題】半導体基板上に光電変換膜を積層した撮像素子であって、新規の読み出し方式を備え、画素の微細化に伴って感度が低下することを防止でき、暗電流の増大を回避できる撮像素子，撮像素子の駆動方法及び撮像装置を提供する。【解決手段】本発明の撮像素子は、半導体基板１１と、半導体基板１１上に形成され、入射光に応じた電荷を生成する光電変換膜２０と、複数の画素部とを備え、各画素部に、光電変換膜２０と電気的に接続されたフローティングゲートＦＧと、フローティングゲートＦＧの電位を変化させた際にドレイン電流が増加しはじめる閾値電圧が変動するトランジスタＴｒが形成されている。【選択図】図２
2010080953.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成され、入射光に応じた電荷を生成する光電変換膜と、
複数の画素部とを備え、
各画素部に、前記光電変換膜と電気的に接続されたフローティングゲートと、
前記フローティングゲートの電位に応じて閾値電圧が変動するトランジスタが形成されている撮像素子。
【請求項２】
請求項１に記載の撮像素子であって、
前記閾値電圧を読み出すコントロールゲートを備えている撮像素子。
【請求項３】
請求項２に記載の撮像素子であって、
前記コントロールゲートの電圧を次第に増加させるランプアップ動作又は次第に減少させるランプダウン動作を行い、その際に前記トランジスタのドレインの電位が変化した時点の前記閾値電圧を信号として出力する撮像素子。
【請求項４】
請求項１から３のいずれか１つに記載の撮像素子であって、
前記半導体基板における、隣り合う画素同士の間に素子分離領域が形成され、前記素子分離領域上に前記フローティングゲートの少なくとも一部が形成されている撮像素子。
【請求項５】
請求項１から４のいずれか１つに記載の撮像素子であって、
前記光電変換膜と前記フローティングゲートとを電気的に接続し、前記光電変換膜からの電荷量又は電位の変化を前記フローティングゲートに伝達する配線部が設けられている撮像素子。
【請求項６】
請求項５に記載の撮像素子であって、
前記半導体基板における、隣り合う画素部同士の間に素子分離領域が形成され、前記配線部が前記素子分離領域上、又は、前記半導体基板と前記フローティングゲートの間に形成された他より厚い絶縁膜上に延在した前記フローティング上に形成されている撮像素子。
【請求項７】
請求項１から６のいずれか１つに記載の撮像素子であって、
前記光電変換膜上に、カラーフィルタが形成されている撮像素子。
【請求項８】
請求項１から６のいずれか１つに記載の撮像素子であって、
前記半導体基板上に、互いに異なる分光特性を有する前記光電変換層が複数積層されている撮像素子。
【請求項９】
請求項１から６のいずれか１つに記載の撮像素子であって、
各画素部における前記光電変換膜の下方に形成されたフォトダイオードと、前記フォトダイオードをソースとし、チャネル領域の電位を直接制御可能なコントロールゲートと、前記チャネル領域上に電気的に浮遊したフローティングゲートとを有し、前記コントロールゲートの電位を制御することで前記フローティングゲートに電荷を注入可能な書き込みトランジスタを備える撮像素子。
【請求項１０】
請求項９に記載の撮像素子であって、
前記フォトダイオードが、前記半導体基板の表面に対して互いに異なる深さで複数設けられている撮像素子。
【請求項１１】
半導体基板と、前記半導体基板上に形成され、入射光に応じた電荷を生成する光電変換膜と、複数の画素部とを備え、各画素部に、前記光電変換膜と電気的に接続されたフローティングゲートと、前記フローティングゲートの電位に応じて閾値電圧が変動するトランジスタが形成されている撮像素子の駆動方法であって、
前記光電変換膜からの電荷量又は電位の変化を前記フローティングゲートに伝達させ、前記フローティングゲートの電位に応じて変動した前記閾値電圧の値を検出することで、信号を出力する撮像素子の駆動方法。
【請求項１２】
請求項１１に記載の撮像素子の駆動方法であって、
前記閾値電圧をコントロールゲートによって読み出す撮像素子の駆動方法。
【請求項１３】
請求項１２に記載の撮像素子の駆動方法であって、
前記コントロールゲートの電圧を次第に増加させるランプアップ動作又は次第に減少させるランプダウン動作を行い、その際に前記トランジスタのドレインの電位が変化した時点の前記閾値電圧を信号として出力する撮像素子の駆動方法。
【請求項１４】
請求項１１から１３のいずれか１つに記載の撮像素子の駆動方法であって、
前記半導体基板における、隣り合う画素同士の間に素子分離領域が形成され、前記素子分離領域上に前記フローティングゲートの少なくとも一部が形成されている撮像素子の駆動方法。
【請求項１５】
請求項１１から１４に記載の撮像素子の駆動方法であって、
前記光電変換膜と前記フローティングゲートとを電気的に接続し、前記光電変換膜からの電荷量又は電位の変化を前記フローティングゲートに伝達する配線部が設けられている撮像素子の駆動方法。
【請求項１６】
請求項１５に記載の撮像素子の駆動方法であって、
前記半導体基板における、隣り合う画素部同士の間に素子分離領域が形成され、  前記配線部が前記素子分離領域上、又は、前記半導体基板と前記フローティングゲートの間に形成された他より厚い絶縁膜上に延在した前記フローティング上に形成されている撮像素子の駆動方法。
【請求項１７】
請求項１１から１６のいずれか１つに記載の撮像素子の駆動方法であって、
前記光電変換膜上に、カラーフィルタが形成されている撮像素子の駆動方法。
【請求項１８】
請求項１１から１６のいずれか１つに記載の撮像素子の駆動方法であって、
前記半導体基板上に、互いに異なる分光特性を有する前記光電変換膜が複数積層されている撮像素子の駆動方法。
【請求項１９】
請求項１１から１６のいずれか１つに記載の撮像素子の駆動方法であって、
各画素部に、前記光電変換膜の下方に形成されたフォトダイオードと、前記フォトダイオードをソースとし、チャネル領域の電位を直接制御可能なコントロールゲートと、前記チャネル領域上に電気的に浮遊したフローティングゲートとが設けられ、前記コントロールゲートの電位を制御して前記フローティングゲートに電荷を注入することで信号の書き込み動作を行う撮像素子の駆動方法。
【請求項２０】
請求項１９に記載の撮像素子の駆動方法であって、
前記フォトダイオードが、前記半導体基板の表面に対して互いに異なる深さで複数設けられている撮像素子の駆動方法。
【請求項２１】
請求項１から１０に記載の撮像素子を備えた撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換膜を備えた撮像素子，撮像素子の駆動方法及び撮像装置に関する。
【背景技術】
【０００２】
従来、撮像素子としては、例えばＣＭＯＳ型イメージセンサやインターラインＣＣＤ型イメージセンサなどがある。撮像素子は、半導体基板に複数のフォトダイオードが配列され、各フォトダイオードが各画素部を構成する。画素部のフォトダイオード上には金属遮光膜に形成された開口が設けられ、開口の光入射側には該フォトダイオードに入射光を集光させるマイクロレンズを備えている。このような構成では、画素部の微細化を図る場合に、一画素部毎のマイクロレンズの集光光量が減少し、かつ、フォトダイオードの受光面積も縮小することに起因して、撮像素子の光学感度、飽和電荷量（Ｄレンジ）が低下してしまう。このような撮像素子では、この開口面積が画素の微細化によって減少すると、可視光波長（例えば、赤色（Ｒ）光では０．６２μｍ）の透過が困難であった。
【０００３】
そこで、入射光を受光することで電荷を生成する光電変換材料を含む光電変換膜を積層させた構成である、所謂、積層型撮像素子が見直され始めている。このような積層型撮像素子は、該光電変換膜で光を受光し、光電変換作用によって信号電荷を生成し、該信号電荷を画素ごとにＣＣＤ回路又はＣＭＯＳ回路によって読み出す構成である。このため、積層型撮像素子は、入射光を遮光膜の開口を透過させてフォトダイオードで受光する構成ではないため、画素の微細化による入射光の透過効率の低下が発生しない点において有利である。
なお、光電変換膜の材料としては、従来のアモルファス−Ｓｉ膜や、アモルファス−Ｓｅ膜、サチコン膜、ニュービコン膜などの撮像管で使用されているものが適用可能である。また、光電変換膜としては、有機光電変換膜の応用も検討されている。
【０００４】
従来、撮像素子としては、例えば、下記特許文献１，２に示すものがある。
【０００５】
特許文献１は、半導体基板に複数の画素部が形成され、各画素部が、入射光を受け信号電荷を発生させる受光素子を備え、該受光素子に接続され、取り込んだ信号電荷に対応する信号電圧を発生することができる不揮発性メモリ構造を備えた固体撮像素子に関する。
【０００６】
特許文献２には、シリコン基板上に形成された光電変換膜とＭＯＳ素子とを有し、シリコン基板上に光電変換膜を直接形成する構成の固体撮像素子が記載されている。
【０００７】
図１６は、従来のＭＯＳ型の撮像素子の構成の一例を示す図である。なお、図１６では、所謂、パッシブ型ＭＯＳトランジスタを備えた撮像素子の構成を例示している。この撮像素子は、半導体基板表面上に、多数の画素部が行列状に配置されている。多数の画素部上には、受光によって電荷を生成する光電変換膜が設けられている。各画素部は、１つのＭＯＳ型のトランジスタを含む。各画素部には、光電変換膜で生成された電荷を蓄積する電荷蓄積領域が設けられている。各トランジスタのゲートには行選択線が接続され、ドレインには垂直信号線が接続されている。行選択線はそれぞれ、垂直シフトレジスタに接続されている。垂直信号線はそれぞれ、ＣＤＳ回路及び水平選択トランジスタを経由して出力アンプに接続されている。また、各垂直信号線には、リセットトランジスタが接続されている。図示しないタイミングジェネレータから垂直シフトレジスタ及び水平シフトレジスタにタイミング信号が供給される。垂直シフトレジスタによって１行分の画素部が選択されるとともに、水平シフトレジスタは各列を順次選択し、１行分の電荷を出力アンプに供給させる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００２−２８０５３７号公報
【特許文献２】特開平８−３１６４５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところで、光電変換膜を積層する撮像素子は、光電変換膜と半導体基板表面とをコンタクトビアによってオーミックコンタクトすることで、光電変換膜で生成された電荷がコンタクトビアを経由して読み出し配線で読み出される方式である。この方式では、オーミックコンタクトをとる半導体基板の表面部位を高濃度不純物層（例えばＮ＋型の不純物拡散領域）とする必要がある。しかし、高濃度不純物層が暗電流源となり、素子の光学特性を劣化させる大きな要因となっていた。特に、温度の上昇につれて指数関数的に暗電流が増大するため、暗電流ノイズによる画質劣化が避けられなかった。このため、光導電膜積層型の撮像素子では、信号読み出しの方式に改善の余地があった。
【００１０】
本発明は、上記事情に鑑みてなされたもので、その目的は、半導体基板上に光電変換膜を積層した撮像素子であって、新規の読み出し方式を備え、画素の微細化に伴って感度が低下することを防止でき、暗電流の増大を回避できる撮像素子，撮像素子の駆動方法及び撮像装置を提供することにある。
【課題を解決するための手段】
【００１１】
上記目的を達成する本発明を下記に示す。
（１）半導体基板と、
前記半導体基板上に形成され、入射光に応じた電荷を生成する光電変換膜と、
複数の画素部とを備え、
各画素部に、前記光電変換膜と電気的に接続されたフローティングゲートと、
前記フローティングゲートの電位に応じて閾値電圧が変動するトランジスタが形成されている撮像素子。
（２）半導体基板と、前記半導体基板上に形成され、入射光に応じた電荷を生成する光電変換膜と、複数の画素部とを備え、各画素部に、前記光電変換膜と電気的に接続されたフローティングゲートと、前記フローティングゲートの電位に応じて閾値電圧が変動するトランジスタが形成されている撮像素子の駆動方法であって、
前記光電変換膜からの電荷量又は電位の変化を前記フローティングゲートに伝達させ、前記フローティングゲートの電位に応じて変動した前記閾値電圧の値を検出することで、信号を出力する撮像素子の駆動方法。
（３）上記（１）に記載の撮像素子を備えた撮像装置。
【発明の効果】
【００１２】
本発明によれば、半導体基板上に光電変換膜を積層した構成により画素の微細化に伴って感度が低下することを防止できるとともに、新規の読み出し方式を備え、暗電流の増大を回避できる撮像素子，撮像素子の駆動方法及び撮像装置を提供できる。
【図面の簡単な説明】
【００１３】
【図１】本発明の撮像素子の実施形態の構成を説明する図である。
【図２】図１の撮像素子の各画素部の構成を模式的に示す断面図である。
【図３】図１の撮像素子の画素部のトランジスタの動作原理を示す図である。
【図４】図１の撮像素子によって静止画撮像を行う場合のタイミングチャートである。
【図５】本発明の撮像素子の別の実施形態の構成を示す断面図である。
【図６】図５の撮像素子の各画素部を示す回路図である。
【図７】図５の撮像素子によって静止画撮像を行う場合のタイミングチャートである。
【図８】本発明の撮像素子の別の実施形態の構成を示す断面図である。
【図９】図８の撮像素子の各画素部を示す回路図である。
【図１０】本発明の撮像素子の別の実施形態であって、一部の画素部の構成を示す断面図である。
【図１１】図１０の撮像素子の第２のトランジスタの書き込み動作の原理を説明する図である。
【図１２】図１０の撮像素子の他の画素部の構成を示す断面図である。
【図１３】本発明の撮像素子の別の実施形態の構成を示す断面図である。
【図１４】図１３の撮像素子の各画素部を示す回路図である。
【図１５】図１０，１２及び図１３の撮像素子によって静止画撮像を行う場合のタイミングチャートである。
【図１６】従来のＭＯＳ型の撮像素子の構成の一例を示す図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施形態を図面に基づいて詳しく説明する。図１（ａ）は、撮像素子の実施形態の構成を示す模式的な図である。図１（ｂ）は、読み出し回路を示す回路図である。撮像素子は、半導体基板表面上に、多数の画素部１が行列状に配置されている。多数の画素部１の光入射側には、全画素部１を覆うように光電変換膜２０が設けられている。
【００１５】
図１（ａ）において各画素部のうち一つについてその等価回路を示している。各画素部は１つのＭＯＳ型構造を有するトランジスタＴｒを含む。各画素部１には、光電変換膜２０と電気的に接続されたフローティングゲート（以下、単にＦＧともいう。）と、トランジスタＴｒのゲートとして機能するコントロールゲート（以下、単にＣＧともいう。）とが形成されている。トランジスタＴｒのソースは接地されている。トランジスタＴｒは、光電変換膜２０に光が入射して光電変換作用が行われることで、該光電変換膜２０に電気的に接続されたＦＧの電位が変化し、該ＦＧの電位に応じてトランジスタＴｒの閾値電圧が変動する構成であり、この閾値電圧を信号として出力する。また、トランジスタＴｒは、ＦＧの電位を変化する前の所定の値に設定するためのバックバイアス電圧Ｖｂが印可可能な構成である。
【００１６】
各トランジスタＴｒのゲート側には行選択線が接続され、ドレイン側には垂直信号線が接続されている。行選択線はそれぞれ、垂直シフトレジスタ１０１に接続されている。垂直信号線はそれぞれ、読み出し回路１０３に接続されている。読み出し回路１０３は、水平選択トランジスタ１０６、信号線１０４に接続されている。信号線１０４は出力アンプ１０５に接続されている。図示しないタイミングジェネレータから垂直シフトレジスタ１０１及び水平シフトレジスタ１０２にタイミング信号が供給される。垂直シフトレジスタ１０１が１行分の画素部１を選択し、水平シフトレジスタ１０２が各列を順次選択し、選択された各画素部１の信号を出力アンプ１０５から出力する。
【００１７】
読み出し回路１０３は、各画素部１のトランジスタＴｒにプリチャージされたドレインの電位の変化に応じて、閾値電圧を検出する。
【００１８】
図１（ｂ）に示すように、読み出し回路１０３は、読み出し制御部１０３ａと、プリチャージ回路１０３ｂと、センスアンプＳＡと、ランプアップ回路１０３ｃと、トランジスタ１０３ｄとを備える。読み出し制御部１０３ａは、画素部１から信号を読み出す際、トランジスタ１０３ｄをオンしてプリチャージ回路１０３ｂから画素部１の垂直信号線（ドレイン）の電位をプリチャージすると共に、トランジスタ１０３ｄをオンして画素部１のドレインとセンスアンプＳＡを導通させる。
【００１９】
センスアンプＳＡは、画素部１の垂直信号線の電位を監視し、この電位が変化したことを検出するとセンスアンプＳＡの出力信号が反転し、この反転信号を受けたランプアップ回路１０３ｃでは、その時点におけるランプアップ回路１０３ｃ内部のカウンタ回路のカウンタ値を一時的に保持（ラッチ）する。
【００２０】
即ち、ランプアップ回路１０３ｃは、垂直シフトレジスタ１０１にランプ電圧を供給する。垂直シフトレジスタ１０１から各画素部１のＣＧにランプ電圧が供給される。ランプアップ回路１０３ｃは、ランプ電圧発生のためのＮ−ｂｉｔカウンタを内蔵しており、センスアンプＳＡから反転信号を受けるとその時点におけるNビットのカウンタ値が閾値電圧に対応することになる。この読み出し方式によれば、閾値電圧がNビットのデジタルデータとして読み出すことが可能で、アナログ／デジタル（A/D）変換も同時に実現している。
【００２１】
水平シフトレジスタ１０２により１つの水平選択トランジスタ１０６が選択されると、該水平選択トランジスタ１０６に接続されたランプアップ回路１０３ｃで保持されているカウンタ値が信号線１０４に出力され、これが撮像信号として出力アンプ１０５から出力される。
【００２２】
垂直シフトレジスタ１０１は、ランプアップ回路１０３ｃから供給されたゲート電圧を各画素部１のＣＧへライン毎に独立して印加する。垂直シフトレジスタ１０１は、各画素部１のＦＧ内に蓄積された電荷を一括消去する電荷消去制御も行う。
【００２３】
本実施形態では、一例として、半導体基板１１上に多数の画素部１と垂直シフトレジスタ１０１、水平シフトレジスタ１０２、読み出し回路１０３、水平選択トランジスタ１０４、出力アンプ１０５などを１チップ化し、この１チップ化されたものを撮像素子とする。しかし、撮像素子としては、半導体基板１１に少なくとも多数の画素部１が形成された構成とすることができる。
【００２４】
本発明は、少なくとも撮像素子を備えた撮像装置とすることができる。撮像装置は、撮像素子以外の、該撮像素子を駆動する駆動回路や制御部やバッファを備えた構成とすることができる。
【００２５】
図２は、図１に示す撮像素子の各画素部の構成を模式的に示す断面図である。図２に示すように、本実施形態の撮像素子の構成の説明において、光が入射する側を「上」又は「上方」とし、その反対側を「下」又は「下方」として説明する。
Ｎ型シリコン基板からなる半導体基板１１の表面領域にＰウェル１１ａが形成されている。Ｐウェル１１ａの表面に、トランジスタＴｒのソースとして機能する高濃度のＮ＋型の不純物拡散領域（以下、ソースともいう。）１１Ｓと、ドレインとして機能する高濃度Ｎ＋型の不純物拡散領域（以下、ドレインともいう。）１１Ｄが設けられている。ソース１１Ｓは接地され、ドレイン１１Ｄは、垂直信号線に接続されている。また、半導体基板１１の表面には、隣り合う画素同士を離間させるための素子分離領域１１ｃが形成されている。素子分離領域１１ｃは、ＬＯＣＯＳ法やＣＶＤ法などによって形成された厚い酸化膜ＳｉＯ２や、ＳＴＩ（Shallow Trench Isolation）や、ボロン（Ｂ）等をイオン注入することで形成できる。なお、本実施形態の撮像素子では、Ｎ型シリコン基板からなる半導体基板１１の表面領域にＰウェル１１ａを形成したが、本発明では半導体基板１１の導電型は特に限定されず、Ｐ型シリコン基板を用いて、その表面にＮ＋型の不純物拡散領域１１Ｓ，１１Ｄを設けてもよい。
【００２６】
なお、以下の説明では、電荷を電子とした構成を例に説明するが、本発明の撮像素子では、正孔を電荷とすることもできる。正孔を電荷とする場合には、半導体基板１１や不純物拡散領域の導電型を全て逆にした構成とすればよい。
【００２７】
半導体基板１１の表面には、絶縁膜１３が形成されている。また、半導体基板１１上には絶縁膜１３が設けられ、該絶縁膜１３上に電気的に浮遊した電極であるＦＧが設けられている。絶縁膜１３の上には絶縁膜１５が積層されている。ＦＧは絶縁膜１５の内部に設けられ、ＦＧ上に絶縁層１５が設けられ、該絶縁膜１５上にＣＧが設けられている。ＦＧ及びＣＧは、ポリシリコン等をパターニングすることで形成される。
【００２８】
また、本実施形態では、ＦＧの上方に絶縁膜１５が設けられ、該絶縁膜１５上にＣＧが重なるように設けられた２層構造を有しているが、ＦＧとＣＧの構成はこれに限定されず、少なくともトランジスタＴｒのチャネルが形成されている部分の上部でＣＧがＦＧの上方に重なるような形状であれば適宜変更することができる。
【００２９】
絶縁膜１５の上面には画素電極１６が設けられている。該画素電極１６上には光電変換膜２０と、該光電変換膜２０を挟んで画素電極１６と対向する透明対向電極１８とが設けられている。光電変換膜２０は、例えば、アモルファスシリコン膜、又は、有機光電変換膜、CIGS（CuInGaSe）膜を用いる。
【００３０】
透明対向電極１８と光電変換膜２０とはそれぞれ、全ての画素部１を覆うように共通して単一のものが形成されている。透明対向電極１８の上面には保護膜２２が設けられている。透明対向電極１８には、露光時に、負のバイアス電圧が印加されるように構成されている。
【００３１】
画素電極１６の下側面には、略柱形状を有し、撮像素子の上下方向に延設されたコンタクトビア１４の一方の端部が接続し、該コンタクトビア１４の他方の端部がＦＧに接続している。コンタクトビア１４は、画素電極１６に接続され、光電変換膜２０とＦＧとを電気的に接続し、光電変換膜２０からの電荷量又は電位の変化をＦＧに伝達する配線部として機能する。
【００３２】
コンタクトビア１４や、ＦＧの該コンタクトビア１４に接触する部位が、素子分離領域上、又は、半導体基板１１とＦＧの間の絶縁膜１５が他より厚い場合に、ゲート酸化膜１３上のこの厚い絶縁膜１５上に延在したＦＧ上に形成されていることが好ましい。こうすることで、ＦＧの電位変動による半導体基板１１又はＰウェル１１ａの電位変動を回避することができる。
【００３３】
図３は、各画素部のトランジスタの動作原理を示す図であり、（ａ）は動作時の電荷の動きと電流の流れを示す模式図であり、（ｂ）は、ドレイン電流Ｉｄの増加に対するトランジスタＴｒの閾値電圧Ｖｔｈの変化を示す図である。図３（ａ）に示すように、トランジスタＴｒは、ドレイン電圧Ｖｄを印加し、ゲートの電圧Ｖｇを変化させた際にソース１１Ｓとドレイン１１Ｄとの間のチャネル領域が導通してドレイン電流Ｉｄが増加しはじめるゲート電圧、即ち閾値電圧Ｖｔｈを定義することができる。チャネル領域が導通した時点のゲート電圧Ｖｇに相当する閾値電圧Ｖｔｈは、ＦＧの電位の大きさによって変化する特性がある。ここで、フローティングゲートの電位に応じて閾値電圧が変動するとは、ゲートの電圧Ｖｇを変化させた際にドレイン電流Ｉｄが増加しはじめる閾値電圧が変わることを意味する。
【００３４】
本実施形態の撮像素子では、撮像時に光電変換膜２０に光が照射すると、光電変換作用によって電荷が生成され、該電荷の量に比例してＦＧの電位が変化する。このとき、ＣＧにランプ電圧を供給し、プリチャージされた信号線、即ちドレインの電位（Ｖｄ）が変化した時点のランプ電圧をそれぞれ閾値電圧Ｖｔｈ０、Ｖｔｈ１、Ｖｔｈ２、Ｖｔｈ３・・・とする。ここで、ＦＧの電位が高い場合、つまり、光電変換膜２０で受光した光の光量が多くなると、ドレインの電位の変化に対応する閾値電圧Ｖｔｈ０、Ｖｔｈ１、Ｖｔｈ２、Ｖｔｈ３が大きくなる。電荷の読み出し時に、ランプアップ回路１０３ｃによってＣＧに印加するランプ電圧Ｖｇを次第に増加させるランプアップ動作を行い、その際にドレインの電位Ｖｄが変化した時点のＣＧのランプ電圧ＶｇをセンスアンプＳＡで検出し、ランプアップ回路１０３ｃのカウンタ値に基いて閾値電圧として出力する。こうすることで、光電変換膜２０に入射した光の光量に応じた信号出力を得ることができる。ここで、ランプ電圧Ｖｇを次第に増加させるランプアップ動作としては、連続的に増加する場合に限らず、階段状にステップアップする場合も含む。また、ランプ電圧Ｖｇを次第に減少させるランプダウン動作を行なってもよい。このとき、次第に減少させるとは、連続的に減少する場合に限らず、階段状にステップダウンする場合も含む。なお、以下では、ランプアップ動作を行う例を用いて説明する。
【００３５】
次に、本実施形態の撮像素子によって静止画撮像を行う動作を説明する。図４は、撮像素子によって静止画撮像を行う場合のタイミングチャートである。
【００３６】
静止画撮像のための撮像条件の設定（ＡＥやＡＦなど）が予め行われ、静止画撮像の操作（シャッタボタン全押し）が実行されると、シャッタトリガが立ち上がり、設定された撮像条件で静止画撮像が開始される。
【００３７】
シャッタトリガが立ち上がると、透明対向電極１８のバイアス電圧がローレベルになり、光電変換膜２０で生成される電荷量又は電位の変化がＦＧに伝達可能な状態となる。シャッタトリガが立ち上がった後、露光期間の開始タイミングになると、撮像素子に入射する光を機械的な開閉駆動によって透過又は遮光するメカニカルシャッタが開き、露光期間の終了タイミングまで開いた状態が維持される。なお、メカニカルシャッタではなく、電子的にシャッタ動作を実行する電子シャッタ駆動方式としてもよい。
【００３８】
メカニカルシャッタが開くと、光電変換膜２０に被写体からの光が入射し、該光電変換膜２０に光が入射すると電荷が生成される。光電変換膜２０で生成された電荷によって、ＦＧの電位が変化する。
【００３９】
メカニカルシャッタを閉じる前に、各画素部１のドレイン１１Ｄにドレイン電圧を印加し、ドレイン１１Ｄをプリチャージする。図４に示す「Ｄｒａｉｎ（Ｓｉｇ．）」はドレイン１１Ｄの電位変化を示している。
【００４０】
次に、１ライン目の各画素部１のＣＧの電圧をランプアップさせ、トランジスタＴｒのチャネル領域が導通すると、ドレイン１１Ｄの電位が降下する。センスアンプは、ドレイン１１Ｄの電位が降下したときのＣＧの値をカウンタ値として検出し、該カウンタ値に対応する閾値電圧をＮビットの撮像信号として出力する。図４に示す「Ｓｉｇｎａｌ  Ｏｕｔｐｕｔ」は出力される撮像信号を示している。
【００４１】
２ライン目以降の各画素部１についても、ＣＧのゲート電圧のランプアップ動作（又はランプダウン動作）を順次に行い、各ラインから撮像信号を順次出力させる。
【００４２】
全ての画素部１から撮像信号が出力されて静止画撮像が終了すると、次の静止画撮像に備えて各画素部１のＦＧに蓄積されている電荷を一括消去する。電荷の一括消去の方法としては、例えば、ＣＧに負の電圧を印加するとともに、半導体基板１１に正の電圧を印加することで、ＦＧ内の電荷を半導体基板１１側に引き抜いて排出する方法がある。図４に示す「ＢａｃｋＢｉａｓ（Ｖｂ）」は、電荷の一括消去を行う際に印加するバックバイアス電圧の変化を示している。
【００４３】
本実施形態の撮像素子の構成によれば、光電変換膜２０で生成された電荷をＦＧに伝達し、ＦＧの電位の変化に応じた信号を出力する構成であり、半導体基板１１にｐｎ接合のフォトダイオードを形成する必要がないため、画素部１の微細化に伴う感度の低下の影響をうけにくく、高感度の撮像が可能になる。
【００４４】
また、光電変換膜２０で生成された電荷がコンタクトビア１４を伝達してＦＧに読み出される方式であり、半導体基板１１の表面部位にオーミックコンタクトをとるための高濃度の不純物領域を設ける必要がないため、暗電流ノイズによる画質劣化を軽減できる。
【００４５】
従来、ＣＭＯＳ回路で電荷を読み出す撮像素子の場合には、各画素部に４個のトランジスタを必要とするが、本実施形態の構成によれば、各画素部のトランジスタを１個とすることができるため、画素部の微細化が可能である。
【００４６】
更に、本実施形態の撮像素子の構成によれば、ＦＧの電位の変化に基づいてトランジスタＴｒの閾値電圧を信号として出力する構成であるため、画素部１の蓄積領域に蓄積された信号電荷を完全に読み出し切れないことに起因して生じる容量性残像を軽減することができる。
【００４７】
次に、撮像素子の別の実施形態を説明する。なお、以下に説明する実施形態において、すでに説明した部材などと同等な構成・作用を有する部材等については、図中に同一符号又は相当符号を付すことにより、説明を簡略化或いは省略する。
【００４８】
図５は、本実施形態の撮像素子のうち３つの画素部を模式的に示す断面図である。本実施形態の撮像素子の各画素部１の構成は、図１の撮像素子の各画素部１と同じである。すなわち、半導体基板１１１のＰウェル１１１ａには、トランジスタＴｒのソース１１１Ｓとドレイン１１１Ｄとが、Ｎ型の高濃度の不純物拡散領域によって形成され、ソース１１１Ｓが接地されている。半導体基板１１１上に絶縁膜１１３が設けられ、該絶縁膜１１３上に電気的に浮遊した電極であるＦＧ１，ＦＧ２，ＦＧ３が設けられている。ＦＧ１，ＦＧ２，ＦＧ３上の一部に絶縁膜１１５が設けられ、該絶縁膜１１５上にトランジスタＴｒのゲートとして機能するＣＧ１，ＣＧ２，ＣＧ３が設けられている。ＦＧ１，ＦＧ２，ＦＧ３は、配線部として機能するコンタクトビア１１４によって画素電極１１６と直接接続されている。画素電極１１６は、画素部１にそれぞれ設けられている。また、撮像素子は、該画素電極１１６の上方に設けられた透明対向電極１１８と、画素電極１１６と透明対向電極１１８との間に設けられた光電変換膜１２０とを備え、各画素部１のＦＧが光電変換膜１２０に電気的に接続されている。透明対向電極１１８上には透明な保護膜１２２が設けられている。透明対向電極１１８には、負のバイアス電圧が印加制御可能である。
【００４９】
本実施形態の撮像素子は、保護膜１２２上にカラーフィルタＣＦが設けられた構成であり、カラーの撮像信号を取得することができる。光電変換膜１２０としては、例えば、アモルファスシリコン又は可視光領域全域に亘って感度を有するパンクロマティックの有機光電変換膜、CIGS（CuInGaSe）膜を用いる。
【００５０】
カラーフィルタＣＦは、各画素部１に所定の波長の光のみを透過させて、下方の光電変換膜１２０に受光させる機能を有している。本実施形態では、カラーフィルタＣＦは入射光のうち、赤色波長の光のみを透過させるＲフィルタ（図５中「Ｒ」で示す。）と、緑色波長の光のみを透過させるＧフィルタ（図５中「Ｇ」で示す。）と、青色波長の光のみを透過させるＢフィルタ（図５中「Ｂ」で示す。）とから構成され、それぞれのフィルタが、光の入射する平面において所定のカラーパターン（例えば、ベイヤー配列）で配置されている。
【００５１】
図６は、本実施形態の撮像素子の各画素部を示す回路図であり、（ａ）は赤色の信号を出力する画素部の回路図であり、（ｂ）は緑色の信号を出力する画素部の回路図であり、（ｃ）は青色の信号を出力する画素部の回路図である。
【００５２】
図６（ａ）に示すように、赤色波長を透過させるＲフィルタを有する画素部１は、光電変換膜１２０で生成された電荷の量に比例して電位が変化するＦＧ１と、該ＦＧ１の電位に応じて閾値電圧が変化するＣＧ１とを備えている。そして、トランジスタＴｒの閾値電圧を検出し、赤色の撮像信号を出力する。
【００５３】
図６（ｂ）に示すように、緑色波長を透過させるＧフィルタを有する画素部１は、光電変換膜１２０で生成された電荷の量に比例して電位が変化するＦＧ２と、該ＦＧ２の電位に応じて閾値電圧が変化するＣＧ２とを備えている。そして、トランジスタＴｒの閾値電圧を検出し、緑色の撮像信号を出力する。
【００５４】
図６（ｃ）に示すように、青色波長を透過させるＢフィルタを有する画素部１は、光電変換膜１２０で生成された電荷の量に比例して電位が変化するＦＧ３と、該ＦＧ３の電位に応じて閾値電圧が変化するＣＧ３とを備えている。そして、トランジスタＴｒの閾値電圧を検出し、青色の撮像信号を出力する。
【００５５】
本実施形態の撮像素子によれば、図１の撮像素子と同様に、光電変換膜２０で生成された電荷をＦＧに伝達し、ＦＧの電位の変化に応じた信号を出力する構成であり、半導体基板１１にｐｎ接合のフォトダイオードを形成する必要がないため、画素部１の微細化に伴う感度の低下の影響をうけにくく、高感度の撮像が可能になる。
【００５６】
また、光電変換膜１２０で生成された電荷がＦＧに読み出される方式であり、半導体基板１１１の表面部位にオーミックコンタクトをとる高濃度不純物層を設ける必要がない。このため、暗電流ノイズによる画質劣化を軽減できる。
【００５７】
更に、本実施形態の撮像素子の構成によれば、容量性残像を軽減することができる。
【００５８】
次に、本実施形態の撮像素子の動作を説明する。図７は、撮像素子によって静止画撮像を行う場合のタイミングチャートである。
【００５９】
静止画撮像のための撮像条件の設定（ＡＥやＡＦなど）が予め行われ、静止画撮像の操作（シャッタボタン全押し）が実行されると、シャッタトリガが立ち上がり、設定された撮像条件で静止画撮像が開始される。
【００６０】
シャッタトリガが立ち上がると、透明対向電極１１８のバイアス電圧がローレベルになり、光電変換膜１２０で生成される電荷量又は電位の変化が各画素部１のＦＧ１，ＦＧ２，ＦＧ３に伝達可能な状態となる。シャッタトリガが立ち上がった後、露光期間の開始タイミングになると、メカニカルシャッタが開き、露光期間の終了タイミングまで開いた状態が維持される。
【００６１】
メカニカルシャッタが開くと、光電変換膜１２０にカラーフィルタＣＦを透過した光が入射し、該光電変換膜１２０に光が入射すると電荷が生成される。光電変換膜１２０で生成された電荷によって、ＦＧ１，ＦＧ２，ＦＧ３の電位が変化する。
【００６２】
メカニカルシャッタを閉じる前に、各画素部１のドレイン１１１Ｄにドレイン電圧を印加し、ドレイン１１１Ｄをプリチャージする。なお、図７に示す「Ｄｒａｉｎ１（Ｓｉｇ．）」は赤色検出用の画素部１のドレイン１１１Ｄに対応し、「Ｄｒａｉｎ２（Ｓｉｇ．）」は緑色検出用の画素部１のドレイン１１１Ｄに対応し、「Ｄｒａｉｎ３（Ｓｉｇ．）」は青色検出用の画素部１のドレイン１１１Ｄに対応し、それぞれのドレイン１１１Ｄの電位変化を示している。
【００６３】
次に、１ライン目の各画素部のＣＧ１，ＣＧ２，ＣＧ３の電圧をランプアップさせ、トランジスタＴｒのチャネル領域が導通すると、ドレイン１１１Ｄの電位が降下する。センスアンプは、ドレイン１１１Ｄの電位が降下したときのＣＧ１，ＣＧ２，ＣＧ３の値をカウンタ値として検出し、これを、Ｎビットの撮像信号としてそれぞれ出力する。なお、図７に示す「Ｓｉｇｎａｌ  Ｏｕｔｐｕｔ１」は赤色の撮像信号を示し、「Ｓｉｇｎａｌ  Ｏｕｔｐｕｔ２」は緑色の撮像信号を示し、「Ｓｉｇｎａｌ  Ｏｕｔｐｕｔ３」は青色の撮像信号を示している。
【００６４】
２ライン目以降の各画素部についても、ＣＧ１，ＣＧ２，ＣＧ３の各ゲート電圧のランプアップ動作を順次に行い、各ラインから撮像信号を順次出力させる。
【００６５】
全ての画素部１から撮像信号が出力されて静止画撮像が終了すると、次の静止画撮像に備えて各画素部１のＦＧ１，ＦＧ２，ＦＧ３に蓄積されている電荷を一括消去する。電荷の一括消去の方法としては、例えば、ＣＧ１，ＣＧ２，ＣＧ３に負の電圧を印加するとともに、半導体基板１１１に正の電圧を印加することで、ＦＧ１，ＦＧ２，ＦＧ３にそれぞれ蓄積されている電荷を半導体基板１１１側に引き抜いて排出する方法がある。図７に示す「ＢａｃｋＢｉａｓ」は、電荷の一括消去を行う際に印加するバックバイアス電圧の変化を示している。
【００６６】
次に、撮像素子の別の実施形態を説明する。図８は、本実施形態の撮像素子のうち３つの画素部を模式的に示す断面図である。本実施形態の撮像素子の各画素部１の構成は、図１の撮像素子の各画素部１と同じである。すなわち、半導体基板２１１のＰウェル２１１ａには、トランジスタＴｒのソース２１１Ｓとドレイン２１１Ｄとが、高濃度のＮ＋型の不純物拡散領域によって形成され、ソース２１１Ｓが接地されている。半導体基板２１１上に絶縁膜２１３が設けられ、該絶縁膜２１３上に電気的に浮遊した電極であるＦＧ１，ＦＧ２，ＦＧ３が設けられている。また、ＦＧ１，ＦＧ２，ＦＧ３上の一部に絶縁膜２１５が設けられ、該絶縁膜２１５の上にトランジスタＴｒのゲートとして機能するＣＧ１，ＣＧ２，ＣＧ３が設けられている。
【００６７】
本実施形態の撮像素子は、絶縁膜２１５上に、画素電極２１６ｒが設けられ、該画素電極２１６ｒ上に、少なくとも赤色波長の光に感度を有する光電変換膜２２０ｒが設けられ、該光電変換膜２２０ｒ上に透明対向電極２１８ｒが設けられている。
【００６８】
また、透明対向電極２１８ｒ上に、透明な保護膜２２２が設けられ、該保護膜２２２上に画素電極２１６ｂが設けられ、該画素電極２１６ｂ上に青色波長の光にのみ感度を有する光電変換膜２２０ｂと、透明対向電極２１８ｂとが順に積層されている。
【００６９】
更に、透明対向電極２１８ｂ上に、透明な保護膜２２２が設けられ、該保護膜２２２上に画素電極２１６ｇが設けられ、該画素電極２１６ｇ上に緑色波長の光にのみ感度を有する光電変換膜２２０ｇと、透明対向電極２１８ｇと、透明な保護膜２２２が順に積層されている
【００７０】
画素電極２１６ｒ，２１６ｇ，２１６ｂには、コンタクトビア２１４がそれぞれ接続されている。画素電極２１６ｒはコンタクトビア２１４との接続によってＦＧ１に接続され、画素電極２１６ｇはコンタクトビア２１４との接続によってＦＧ２に接続され、画素電極２１６ｂはコンタクトビア２１４との接続によってＦＧ３に接続されている。画素電極２１６ｇに接続されるコンタクトビア２１４は、光電変換膜２２０ｒ，２２０ｂ、画素電極２１６ｒ，２１６ｂ、透明対向電極２１８ｒ，２１８ｂを貫通するように設けられている。画素電極２１６ｂに接続されるコンタクトビア２１４は、光電変換膜２２０ｒ、画素電極２１６ｒ、透明対向電極２１８ｒを貫通するように設けられている。各コンタクトビア２１４の側面は絶縁膜２１４ａによって覆われ、目的の電荷を読み出すために接続されている画素電極以外の部材とは電気的に絶縁されている。各画素電極２１６ｒ，２１６ｇ，２１６ｂは、負の電圧が印加制御可能である。
【００７１】
本実施形態において、コンタクトビア２１４や、ＦＧ１，ＦＧ２，ＦＧ３の該コンタクトビア２１４に接触する部位が、素子分離領域２１１ｃ上、又は、ゲート酸化膜２１３上の厚い絶縁膜２１５上に延在したＦＧ１，ＦＧ２，ＦＧ３上に位置することが好ましい。こうすることで、トランジスタＴｒに対する、コンタクトビア２１４や該コンタクトビア２１４に接触するＦＧ１，ＦＧ２，ＦＧ３の部位の位置を離すことができるため、ＦＧ１，ＦＧ２，ＦＧ３の電位変動による半導体基板２１１又はＰウェル２１１ａの電位変動を回避することができる。
【００７２】
図９は、本実施形態の撮像素子の各画素部を示す回路図であり、（ａ）は赤色の信号を出力する画素部の回路図であり、（ｂ）は緑色の信号を出力する画素部の回路図であり、（ｃ）は青色の信号を出力する画素部の回路図である。
【００７３】
図９（ａ）に示す画素部１の光電変換膜２２０ｒでは、光電変換膜２２０ｇ，２２０ｂで吸収されずに透過した赤色波長の光が検出され、光電変換によって電荷が生成される。そして、この画素部１は、光電変換膜２２０ｒで生成された電荷の量に比例して電位が変化するＦＧ１と、トランジスタＴｒのゲートをとるＣＧ１とを備え、トランジスタＴｒのドレイン電流の変化に対するＣＧ１の電位に基いて閾値電圧を検出し、赤色の撮像信号を出力する。
【００７４】
図９（ｂ）に示す画素部１の光電変換膜２２０ｇでは、撮像素子に入射する光のうち緑色波長以外の波長を透過し、かつ、緑色波長の光が受光されて光電変換によって電荷が生成される。そして、この画素部１は、光電変換膜２２０ｇで生成された電荷の量に比例して電位が変化するＦＧ２と、トランジスタＴｒのゲートをとるＣＧ２とを備え、トランジスタＴｒのドレイン電流の変化に対するＣＧ２の電位に基いて閾値電圧を検出し、緑色の撮像信号を出力する。
【００７５】
図９（ｃ）に示す画素部１の光電変換膜２２０ｂでは、光電変換膜２２０ｇを透過した光のうち、青色波長の光が検出され、光電変換によって電荷が生成される。そして、この画素部１は、光電変換膜２２０ｂで生成された電荷の量に比例して電位が変化するＦＧ３と、トランジスタＴｒのゲートをとるＣＧ３とを備え、トランジスタＴｒのドレイン電流の変化に対するＣＧ３の電位に基いて閾値電圧を検出し、青色の撮像信号を出力する。なお、各トランジスタＴｒの構成は、図１の撮像素子の構成で説明したものと同じである。
【００７６】
本実施形態の撮像素子によれば、それぞれ分光特性の異なる光電変換膜２２０ｒ，２２０ｇ，２２０ｂで生成された電荷をＦＧ１，ＦＧ２，ＦＧ３にそれぞれ伝達し、ＦＧ１，ＦＧ２，ＦＧ３の電位の変化に応じた信号を出力する構成である。こうすれば、半導体基板２１１にｐｎ接合のフォトダイオードを形成する必要がないため、画素部１の微細化に伴う感度の低下の影響をうけにくく、高感度の撮像が可能になる。
【００７７】
また、光電変換膜２２０ｒ，２２０ｇ，２２０ｂで生成された電荷をそれぞれ、コンタクトビア２１４の電気的な接続によってＦＧ１，ＦＧ２，ＦＧ３に読み出す方式であり、半導体基板２１１の表面部位にオーミックコンタクトをとるための高濃度の不純物拡散領域を設ける必要がない。このため、暗電流ノイズによる画質劣化を軽減できる。
【００７８】
また、本実施形態の撮像素子では、カラーフィルタを必要としないため、隣接する画素部へ光の漏れが生じることに起因する画質の低下を回避することができる。
【００７９】
本実施形態の撮像素子の動作は、図７に示した撮像素子の動作と同様に信号を出力することができる。
【００８０】
次に、撮像素子の別の実施形態を説明する。図１０は、撮像素子の一画素部を模式的に示す断面図である。本実施形態の撮像素子は、光電変換膜３２０ｇの下に設けられた画素電極３１６にコンタクトビア３１４が接続されている。また、コンタクトビア３１４の下方端部がＦＧ１に接続する。撮像素子は、ＦＧ１の電位を変化させた際にドレイン電流が流れるときの閾値電圧が変化するＣＧ１をゲートとするトランジスタＴｒを備えている。
【００８１】
また、半導体基板３１１の表面には、高濃度のＰ＋型の不純物拡散領域３１１ｄと、該不純物拡散領域３１１ｄの下に形成され、ｐｎ接合型のフォトダイオードＰＤとして機能するＮ型の不純物拡散領域３１１ｅとが形成されている。
【００８２】
本実施形態の撮像素子は、フォトダイオードＰＤで生成された電荷を一時的に蓄積する書き込みトランジスタＷＴ１を備えている。半導体基板３１１のチャネル領域上であって、絶縁膜３１３により電気的に浮遊したＦＧ２とが設けられ、ＦＧ２に蓄積された電荷を読み出すため電位制御可能なＣＧ２が設けられている。書き込みトランジスタＷＴ１は、ＣＧ２をゲートとし、フォトダイオードＰＤをソースとし、半導体基板３１１の表面にＰＤと間隔を置いて配置された高濃度のＮ＋型の不純物拡散領域３１１Ｄをドレインとする。ＰＤと不純物拡散領域３１１Ｄとの間の半導体基板３１１表面にチャネル領域が形成される。
【００８３】
本実施形態では、各画素部１にトランジスタＴｒと、書き込みトランジスタＷＴ１とがそれぞれ１つずつ設けられ、トランジスタＴｒと書き込みトランジスタＷＴ１との間には素子分離領域３１１ｃが形成されている。
【００８４】
トランジスタＴｒは、半導体基板３１１のＰウェル３１１ａに高濃度のＮ型の不純物拡散領域によって形成されたソース３１１ＳとドレインＤとを有する。また、Ｐウェル３１１ａ上には、絶縁膜３１３が設けられ、該絶縁膜３１３の上にＦＧ１が設けられている。ＦＧ１の上方には絶縁膜３１５が設けられ、該絶縁膜３１５上に、トランジスタＴｒのゲートとして機能するＣＧ１が設けられている。
【００８５】
ＦＧ１は、コンタクトビア３１４との接続によって画素電極３１６に電気的に接続されている。該画素電極３１６上には、緑色の波長の光にのみ感度を有する光電変換膜３２０ｇが設けられている。光電変換膜３２０ｇ上には、透明対向電極３１８が形成され、該透明対向電極３１８の表面が透明な保護膜３２２によって覆われている。コンタクトビア３１４や、ＦＧ１における該コンタクトビア３１４に接触する部位が、素子分離領域３１１ｃ上に形成されていることが好ましい。トランジスタＴｒの動作は、上記実施形態と同じであるため、ここでは、説明を省略する。
【００８６】
書き込みトランジスタＷＴ１の近傍には、Ｐウェル３１１ａの表面に形成された高濃度のＰ+型の不純物拡散領域３１１ｄと、該不純物拡散領域３１１ｄの下部に形成されたＮ型の不純物拡散領域３１１ｅとによって構成されたフォトダイオードＰＤが形成されている。フォトダイオードＰＤは、書き込みトランジスタＷＴのソースを構成する。本実施形態では、フォトダイオードＰＤは、半導体基板３１１の表面からの深さ方向に対して、主に青色波長の光を効率的に吸収できるよう浅くに分布形成されている。
【００８７】
図１０に示す撮像素子は、入射光に含まれる原色成分（Ｒ，Ｇ，Ｂ）のうち、Ｇ成分を全画素部上に設けられた光電変換膜３２０ｇで検出し、Ｇ信号として出力する。こうすれば、Ｇ信号を全画素部（サンプリングポイント）から出力することできるため、輝度信号成分に寄与させることにより解像度を向上させることができる。
【００８８】
また、同一画素部（サンプリング）位置において、半導体基板３１１内に設けられたＰＤによって青色波長の光に応じた信号電荷を検出する。こうすることで、各色成分の混色を低減することができる。
【００８９】
更に、カラーフィルタを必要としない構成であるため、各画素部に対応するフィルタをモザイク状に配列した構成に比べて、高解像度で、かつ、入射光を有効に利用することができ、高感度のイメージセンサに好適である。
【００９０】
書き込みトランジスタＷＴ１のＦＧ２及びＣＧ２の構成はそれぞれ、トランジスタＴｒのＦＧ１及びＣＧ１と同じポリシリコンなどによって形成することができる。
【００９１】
本実施形態の撮像素子は、フォトダイオードＰＤで生成された青色波長の光に応じた電荷（Ｂ信号）をトランジスタＷＴのＦＧ２に注入することで、信号の書き込み動作を行うことができる。
【００９２】
図１１は、本実施形態の書き込みトランジスタの書き込み動作の原理を示し、電荷をトラップする状態を説明する書き込みトランジスタの断面模式図である。
【００９３】
図１１に示すように、フォトダイオードＰＤに光が入射すると電荷が生成され、ＣＧ２によってチャネル領域の電位を制御することで、Ｐウェル３１１ａのフォトダイオードＰＤに蓄積されている電荷が、絶縁膜３１３を乗り越えてＦＧに注入される。
【００９４】
図１２は、本実施形態の撮像素子の別の画素部を模式的に示す断面図である。撮像素子の基本的な構成は、図１０で示す撮像素子の画素部の構成と同じである。一方、図１２に示す撮像素子の各画素部では、では、高濃度のＰ+型の不純物拡散領域３１１ｄの下層に、更に、Ｎ型の不純物拡散領域３１１ｅが形成されている。Ｐウェル３１１ａ不純物拡散領域３１１ｅとがｐｎ接合のフォトダイオードＰＤを構成し、該フォトダイオードＰＤは、主に赤色波長の光に感度を有するように、半導体基板３１１のＰウェル３１１ａに深く分布形成される。
【００９５】
このように、図１０及び１２に示すように、本実施形態の撮像素子は、各画素部が光電変換膜３２０ｇによって緑色波長の光に応じたＧ信号を検出し、全画素部１のうち一部の画素部１が半導体基板３１１内のフォトダイオードＰＤによってＢ信号を検出し、かつ、全画素部のうち残りの画素部１が半導体基板３１１内のフォトダイオードＰＤによってＲ信号を検出する構成である。
【００９６】
図１２に示すようにフォトダイオードＰＤで生成された電荷（Ｒ信号）は、書き込みトランジスタＷＴ２のＦＧ３に注入され、読み出し期間にＣＧ３に読み出しパルスを印加することで、読み出すことができる。
【００９７】
また、全画素部上を覆うように設けられた光電変換膜３２０ｇで生成された電荷をトランジスタＴｒで読み出すことで、Ｇ信号を全画素部（サンプリングポイント）から出力でき、輝度信号成分に寄与させることにより解像度を向上させることができる。
【００９８】
本実施形態の撮像素子は、Ｇ信号とＢ信号を検出する画素部１と、Ｇ信号とＲ信号を検出する画素部１を受光領域に交互にパターン配列することで、カラー画像を生成するためのＲ，Ｇ，Ｂ信号を検出することができる。
【００９９】
次に、撮像素子の別の実施形態を説明する。図１３は、撮像素子の一画素部を模式的に示す断面図である。本実施形態の撮像素子の基本的な構成は、図１０及び図１２に示す撮像素子の構成と同じである。本実施形態の撮像素子は、各画素部１における半導体基板４１１のＰウェル４１１ａに、光入射側表面からの深さ方向の位置が異なる第１のフォトダイオードＰＤ１と第２のフォトダイオードＰＤ２とが多重化されて設けられた構成である。
【０１００】
各画素部１の半導体基板４１１に、Ｐウェル４１１ａの表面に設けられた高濃度のＰ＋型の不純物拡散領域４１１ｄと、該Ｐ＋型の不純物拡散領域４１１ｄの下層に形成され、第１のフォトダイオードＰＤ１として機能するＮ型の不純物拡散領域４１１ｅとが設けられている。第１のフォトダイオードＰＤ１は、青色波長の光に感度を有する。
【０１０１】
また、第１のフォトダイオードＰＤ１の下層のＰウェル４１１ａには、Ｎ型の不純物拡散領域４１１ｆが形成され、該Ｎ型の不純物拡散領域４１１ｆの一部が半導体基板４１１の表面近傍まで分布し、その上に高濃度のＰ＋型の不純物拡散領域４１１ｇが形成されている。Ｎ型の不純物拡散領域４１１ｆが、赤色波長の光に感度を有する第２のフォトダイオードＰＤ２を構成する。
【０１０２】
半導体基板４１１の表面に形成された絶縁膜４１３上には、第１のフォトダイオードＰＤ１で生成された電荷を蓄積するためのＦＧ２と、第２のフォトダイオードＰＤ２で生成された電荷を蓄積するためのＦＧ３とが設けられている。
【０１０３】
また、半導体基板４１１の上方に設けられた光電変換膜４２０は、緑色波長の光に感度を有している。該光電変換膜４２０の下部には画素電極４１６が設けられ、該画素電極４１６は、コンタクトビア４１４と接続し、ＦＧ１に電気的に接続されている。また、ＦＧ１の電位を変化させた際にドレイン電流が増加しはじめる閾値電圧が変化するコントロールゲート（本実施形態ではＣＧ１とする。）が設けられている。
【０１０４】
ＦＧ１を有するトランジスタＴｒは、ＣＧ１をゲートとするＭＯＳ型の構造であり、図示しないが、ソース及びドレインの構成は上記各実施形態の構成及び動作と同じであるため、本実施形態では説明を省略する。
【０１０５】
図１４は、撮像素子の各画素部を示す回路図であり、（ａ）は緑色の信号を出力する回路図であり、（ｂ）は青色の信号を出力する回路図であり、（ｃ）は赤色の信号を出力する回路図である。
【０１０６】
図１４（ａ）に示すように、画素部１の光電変換膜では、緑色波長の光のみが検出され、光電変換によって電荷が生成される。そして、この画素部１は、光電変換膜で生成された電荷の量に比例して電位が変化するＦＧ１と、該ＦＧ１の電位を変化させた際にドレイン電流が増加しはじめる閾値電圧が変化するＣＧ１とを備え、トランジスタＴｒ１の閾値電圧を検出し、緑色の撮像信号を出力する。
【０１０７】
図１４（ｂ）に示すように、青色波長の光を第１のフォトダイオードＰＤ１で検出して信号電荷を生成し、生成された電荷の量に比例してＦＧ２の電位が変化する、第１の書き込みトランジスタＷＴ１を備える。第１の書き込みトランジスタＷＴ１のソースに第１のフォトダイオードＰＤ１が設けられ、垂直信号線に接続されるドレイン（高濃度のＮ＋型の不純物拡散領域４１１Ｄ）が設けられている。ＣＧ２は、第１の書き込みトランジスタＷＴ１のゲートとして行選択線に接続されている。ＣＧ２に書き込みパルスを印加することで、第１のフォトダイオードＰＤ１の電荷がＦＧ２に注入される。こうすることで、第１の書き込みトランジスタＷＴ１にＧ信号を書き込むことができる。読み出し動作時は、トランジスタＴｒ１と同様に、ＣＧ２のゲート電圧のランプアップ動作を行うことで、ＦＧ２の電位を変化させた際にドレイン電流が増加しはじめる閾値電圧を検出し、青色の撮像信号を出力する。
【０１０８】
図１４（ｃ）に示すように、赤色波長の光を第２のフォトダイオードＰＤ２で検出して信号電荷を生成し、生成された電荷に応じてＦＧ３の電位が変化する第２の書き込みトランジスタＷＴ２を備える。第２の書き込みトランジスタＷＴ２のソースに第２のフォトダイオードＰＤ２が設けられ、垂直信号線に接続されるドレイン（高濃度のＮ＋型の不純物拡散領域４１１Ｄ）が設けられている。ＣＧ３は、第２のトランジスタＷＴ２のゲートとして行選択線に接続されている。ＣＧ３に書き込みパルスを印加することで、第２のフォトダイオードＰＤ２の電荷がＦＧ３に注入される。こうすることで、第２の書き込みトランジスタＷＴ２にＲ信号を書き込むことができる。読み出し動作時は、ＣＧ３のゲート電圧のランプアップ動作を行うことで、ＦＧ３の電位を変化させた際にドレイン電流が増加しはじめる閾値電圧を検出し、赤色の撮像信号を出力する。
【０１０９】
次に、図１０，１２に示す撮像素子と図１３の撮像素子の動作を説明する。図１５は、撮像素子によって静止画撮像を行う場合のタイミングチャートである。
【０１１０】
静止画撮像のための撮像条件の設定（ＡＥやＡＦなど）が予め行われ、静止画撮像の操作（シャッタボタン全押し）が実行されると、シャッタトリガが立ち上がり、設定された撮像条件で静止画撮像が開始される。
【０１１１】
シャッタトリガが立ち上がると、透明対向電極４１８のバイアス電圧がローレベルになり、光電変換膜４２０で生成される電荷量又は電位の変化が各画素部１のＦＧ１に伝達可能な状態となる。シャッタトリガが立ち上がった後、露光期間の開始タイミングになると、メカニカルシャッタが開き、露光期間の終了タイミングまで開いた状態が維持される。
【０１１２】
メカニカルシャッタが開くと、光電変換膜４２０にカラーフィルタＣＦを透過した光が入射し、該光電変換膜４２０に光が入射することで電荷が生成される。光電変換膜４２０で生成された電荷によって、ＦＧ１の電位が変化する。
【０１１３】
次に、第１の書き込みトランジスタＷＴ１のＣＧ２に書き込みパルスを印可し、第１のフォトダイオードＰＤ１で生成された電荷をＦＧ２に伝達する書き込み動作を実行する。同時に、第２の書き込みトランジスタＷＴ２のＣＧ３に書き込みパルスを印可し、第２のフォトダイオードＰＤ２で生成された電荷をＦＧ３に伝達する。
【０１１４】
各画素部１のトランジスタＴｒ及び書き込みトランジスタＷＴ１，ＷＴ２のドレインに電圧を印加し、プリチャージする。なお、図１５に示す「Ｄｒａｉｎ１（Ｓｉｇ．）」は緑色信号を検出するためのトランジスタＴｒのドレインに対応し、「Ｄｒａｉｎ２（Ｓｉｇ．）」は青色信号を検出するトランジスタＷＴ１のドレイン４１１Ｄに対応し、「Ｄｒａｉｎ３（Ｓｉｇ．）」は赤色信号を検出するトランジスタＷＴ２のドレイン４１１Ｄに対応し、それぞれのドレイン４１１Ｄの電位変化を示している。
【０１１５】
次に、１ライン目の各画素部のＣＧ１，ＣＧ２，ＣＧ３の電圧をそれぞれランプアップさせ、トランジスタＴｒ及び書き込みトランジスタＷＴ１，ＷＴ２のチャネル領域が導通してドレインの電位が降下する。そして、センスアンプは、ドレインの電位が降下したときのＣＧ１，ＣＧ２，ＣＧ３の閾値電圧の値をカウンタ値に基いて検出し、これを、Ｎビットの撮像信号としてそれぞれ出力する。なお、図１５に示す「Ｓｉｇｎａｌ  Ｏｕｔｐｕｔ１」は緑色の撮像信号を示し、「Ｓｉｇｎａｌ  Ｏｕｔｐｕｔ２」は青色の撮像信号を示し、「Ｓｉｇｎａｌ  Ｏｕｔｐｕｔ３」は赤色の撮像信号を示している。
【０１１６】
２ライン目以降の各画素部についても、同様に、フォトダイオードＰＤ１，ＰＤ２の信号電荷をＦＧ２，ＦＧ３に書き込み、その後、ＣＧ１，ＣＧ２，ＣＧ３の各ゲート電圧のランプアップ動作を順次に行い、各ラインから撮像信号を順次出力させる。
【０１１７】
全ての画素部１から撮像信号が出力されて静止画撮像が終了すると、次の静止画撮像に備えて各画素部１のＦＧ１，ＦＧ２，ＦＧ３に蓄積されている電荷を一括消去する。電荷の一括消去の方法としては、例えば、ＣＧ１，ＣＧ２，ＣＧ３に負の電圧を印加するとともに、半導体基板４１１に正の電圧を印加することで、ＦＧ１，ＦＧ２，ＦＧ３にそれぞれ蓄積されている電荷を半導体基板４１１側に引き抜いて排出する方法がある。図１５に示す「ＢａｃｋＢｉａｓ（Ｖｂ）」は、電荷の一括消去を行う際に印加するバックバイアス電圧の変化を示している。
【０１１８】
図１３に示すように、各画素部に複数のフォトダイオードＰＤ１，ＰＤ２を設けた構成とすることで、半導体基板４１１上の光電変換膜４２０によって緑色波長の光を検出し、該緑色波長の光を検出する画素部と同じ画素位置で、半導体基板４１１に形成されたフォトダイオードＰＤ１，ＰＤ２で赤色波長及び青色波長の光を検出し、生成された電荷をＦＧ２，ＦＧ３に書き込むことができる。こうすれば、同一画素（サンプリング）位置において、少なくともＲ，Ｇ，Ｂの色信号を取得することができ、隣接する画素部間で発生しやすい混色や偽色を低減することができる。
【０１１９】
半導体基板上に全画素部を共通して覆う光電変換膜４２０を設けた構成であるため、画素の微細化に伴う感度低下を回避できるうえ、光電変換膜４２０と電気的に接続するコンタクトビアがＦＧに接続する構成であるため、半導体基板表面のソースやドレインにオーミックコンタクトをとる必要がなく、暗電流や容量性残像の発生を抑えることができる。
【０１２０】
また、カラーフィルタを設ける必要がないため、高解像度で、かつ、光利用効率が改善され、高感度のイメージセンサに好適である。
【０１２１】
以上説明したように、本明細書には、次の事項が開示されている。
開示された撮像素子は、半導体基板と、前記半導体基板上に形成され、入射光に応じた電荷を生成する光電変換膜と、複数の画素部とを備え、各画素部に、前記光電変換膜と電気的に接続されたフローティングゲートと、前記フローティングゲートの電位に応じて閾値電圧が変動するトランジスタが形成されている。
【０１２２】
この撮像素子によれば、光電変換膜で生成された電荷をフローティングゲートに伝達し、フローティングゲートの電位の変化に応じた信号を出力する構成であり、半導体基板にフォトダイオードを形成する必要がないため、画素部の微細化に伴う感度の低下の影響をうけにくく、高感度の撮像が可能になる。
【０１２３】
上記撮像素子は、閾値電圧を読み出すコントロールゲートを備えている。こうすれば、コントロールゲートによって読み出した閾値電圧を信号として出力することができる。
【０１２４】
上記撮像素子は、前記コントロールゲートの電圧を次第に増加させるランプアップ動作又は次第に減少させるランプダウン動作を行い、その際に前記トランジスタのドレインの電位が変化した時点の前記閾値電圧を信号として出力する。こうすれば、コントロールゲートの電圧のランプアップ動作又はランプダウン動作によってフローティングゲートに蓄積された電荷量を１個のトランジスタで読み出すことができるため、従来のＣＭＯＳイメージセンサのように画素部に複数のトランジスタを設ける必要がなく、画素部の微細化を図ることができる。
【０１２５】
上記撮像素子は、前記半導体基板における、隣り合う画素同士の間に素子分離領域が形成され、前記素子分離領域上に前記フローティングゲートの少なくとも一部が形成されている。こうすれば、フローティングゲートを伝達する電荷が画素部のトランジスタのチャネル領域に影響を及ぼすことが抑制される。
【０１２６】
上記撮像素子は、前記光電変換膜と前記フローティングゲートとを電気的に接続し、前記光電変換膜からの電荷量又は電位の変化を前記フローティングゲートに伝達する配線部が設けられている。こうすれば、光電変換膜における受光量に応じた電荷量又は電位の変化が配線部の接続によってフローティングゲートに伝達されるため、半導体基板表面の高濃度の不純物拡散領域に導電性部材をオーミックコンタクトする必要がない。
【０１２７】
上記撮像素子は、前記半導体基板における、隣り合う画素部同士の間に素子分離領域が形成され、前記配線部が前記素子分離領域上、又は、前記半導体基板と前記フローティングゲートの間に形成された他より厚い絶縁膜上に延在した前記フローティング上に形成されている。こうすれば、配線部の電位変動による半導体基板又は該半導体基板に形成されたＰウェルの電位変動を回避することができる。
【０１２８】
上記撮像素子であって、前記光電変換膜上に、カラーフィルタが形成されている。こうすれば、入射光のうちカラーフィルタを透過した波長成分の光に応じた信号電荷を、該カラーフィルタの下方の画素部で出力することで、カラー画像信号を生成することができる。
【０１２９】
上記撮像素子であって、前記半導体基板上に、互いに異なる分光特性を有する前記光電変換層が複数積層されている。こうすれば、カラーフィルタを設けることなく、各光電変換層に対応する画素部のトランジスタによって信号を出力することで、カラー画像信号を生成することができる。
【０１３０】
上記撮像素子であって、各画素部における前記光電変換膜の下方に形成されたフォトダイオードと、前記フォトダイオードをソースとし、チャネル領域の電位を直接制御可能なコントロールゲートと、前記チャネル領域上に電気的に浮遊したフローティングゲートとを有し、前記コントロールゲートの電位を制御することで前記フローティングゲートに電荷を注入可能な書き込みトランジスタを備える。こうすれば、半導体基板に形成されたフォトダイオードで受光して電荷を生成し、該電荷を一時的に書き込みトランジスタのフローティングゲートに保持させることで、信号の書き込みを行うことができる。また、光電変換膜でされた電荷を別途トランジスタで読み出すため、各画素部において、光電変換膜とフォトダイオードのそれぞれにおいて異なる波長成分の光を信号として出力することができる。
【０１３１】
上記撮像素子は、前記フォトダイオードが、前記半導体基板の表面に対して互いに異なる深さで複数設けられている。こうすれば、分光特性の異なるフォトダイオードを各画素部の半導体基板に設けることができ、１つの画素部で異なる波長成分の光を信号として出力することができる。
【０１３２】
また、開示された撮像素子の駆動方法は、半導体基板と、前記半導体基板上に形成され、入射光に応じた電荷を生成する光電変換膜と、複数の画素部とを備え、各画素部に、前記光電変換膜と電気的に接続されたフローティングゲートと、前記フローティングゲートの電位に応じて閾値電圧が変動するトランジスタが形成されている撮像素子の駆動方法であって、前記光電変換膜からの電荷量又は電位の変化を前記フローティングゲートに伝達させ、前記フローティングゲートの電位に応じて変動した前記閾値電圧の値を検出することで、信号を出力する。
【０１３３】
この撮像素子の駆動方法によれば、光電変換膜で生成された電荷をフローティングゲートに伝達し、フローティングゲートの電位の変化に応じた信号を出力する構成であり、半導体基板にフォトダイオードを形成する必要がないため、画素部の微細化に伴う感度の低下の影響をうけにくく、高感度の撮像が可能になる。
【０１３４】
上記撮像素子の駆動方法は、前記閾値電圧をコントロールゲートによって読み出す。こうすれば、コントロールゲートによって読み出した閾値電圧を信号として出力することができる。
【０１３５】
上記撮像素子の駆動方法は、前記コントロールゲートの電圧を次第に増加させるランプアップ動作又は次第に減少させるランプダウン動作を行い、その際に前記トランジスタのドレインの電位が変化した時点の前記閾値電圧を信号として出力する。こうすれば、コントロールゲートの電圧のランプアップ動作又はランプダウン動作によってフローティングゲートに蓄積された電荷量を１個のトランジスタで読み出すことができるため、従来のＣＭＯＳイメージセンサのように画素部に複数のトランジスタを設ける必要がなく、画素部の微細化を図ることができる。
【０１３６】
上記撮像素子の駆動方法は、前記半導体基板における、隣り合う画素同士の間に素子分離領域が形成され、前記素子分離領域上に前記フローティングゲートの少なくとも一部が形成されている。こうすれば、フローティングゲートを伝達する電荷が画素部のトランジスタのチャネル領域に影響を及ぼすことが抑制される。
【０１３７】
上記撮像素子の駆動方法は、前記光電変換膜と前記フローティングゲートとを電気的に接続し、前記光電変換膜からの電荷量又は電位の変化を前記フローティングゲートに伝達する配線部が設けられている。こうすれば、光電変換膜における受光量に応じた電荷量又は電位の変化が配線部の接続によってフローティングゲートに伝達されるため、半導体基板表面の高濃度の不純物拡散領域に導電性部材をオーミックコンタクトする必要がない。
【０１３８】
上記撮像素子の駆動方法は、前記半導体基板における、隣り合う画素部同士の間に素子分離領域が形成され、前記配線部が前記素子分離領域上、又は、前記半導体基板と前記フローティングゲートの間に形成された他より厚い絶縁膜上に延在した前記フローティング上に形成されている。こうすれば、配線部の電位変動による半導体基板又は該半導体基板に形成されたＰウェルの電位変動を回避することができる。
【０１３９】
上記撮像素子の駆動方法は、前記光電変換膜上に、カラーフィルタが形成されている。こうすれば、入射光のうちカラーフィルタを透過した波長成分の光に応じた信号電荷を、該カラーフィルタの下方の画素部で出力することで、カラー画像信号を生成することができる。
【０１４０】
上記撮像素子の駆動方法は、前記半導体基板上に、互いに異なる分光特性を有する前記光電変換膜が複数積層されている。こうすれば、カラーフィルタを設けることなく、各光電変換層に対応する画素部のトランジスタによって信号を出力することで、カラー画像信号を生成することができる。
【０１４１】
上記撮像素子の駆動方法は、各画素部に、前記光電変換膜の下方に形成されたフォトダイオードと、前記フォトダイオードをソースとし、チャネル領域の電位を直接制御可能なコントロールゲートと、前記チャネル領域上に電気的に浮遊したフローティングゲートとが設けられ、前記コントロールゲートの電位を制御して前記フローティングゲートに電荷を注入することで信号の書き込み動作を行う。こうすれば、半導体基板に形成されたフォトダイオードで受光して電荷を生成し、該電荷を一時的に書き込みトランジスタのフローティングゲートに保持させることで、信号の書き込みを行うことができる。また、光電変換膜でされた電荷を別途トランジスタで読み出すため、各画素部において、光電変換膜とフォトダイオードのそれぞれにおいて異なる波長成分の光を信号として出力することができる。
【０１４２】
上記撮像素子の駆動方法は、前記フォトダイオードが、前記半導体基板の表面に対して互いに異なる深さで複数設けられている。こうすれば、分光特性の異なるフォトダイオードを各画素部の半導体基板に設けることができ、１つの画素部で異なる波長成分の光を信号として出力することができる。
【０１４３】
更に、上記撮像素子を備えた撮像装置によれば、画素部の微細化に伴う感度の低下の影響をうけにくく、高感度の撮像が可能である。
【符号の説明】
【０１４４】
１      画素部
１１    半導体基板
１１Ｓ  ソース
１１Ｄ  ドレイン
１３    絶縁膜
１４    コンタクトビア（配線部）
１６    画素電極
１８    透明対向電極
２０    光電変換膜
ＣＧ    コントロールゲート
ＦＧ    フローティングゲート
Ｔｒ    トランジスタ
【図１】
2010080953.tif 000003
【図２】
2010080953.tif 000004
【図３】
2010080953.tif 000005
【図４】
2010080953.tif 000006
【図５】
2010080953.tif 000007
【図６】
2010080953.tif 000008
【図７】
2010080953.tif 000009
【図８】
2010080953.tif 000010
【図９】
2010080953.tif 000011
【図１０】
2010080953.tif 000012
【図１１】
2010080953.tif 000013
【図１２】
2010080953.tif 000014
【図１３】
2010080953.tif 000015
【図１４】
2010080953.tif 000016
【図１５】
2010080953.tif 000017
【図１６】
2010080953.tif 000018