(57)【要約】【課題】特定方向の基板反りを抑制できる半導体装置基板の製造方法を実現する。【解決手段】ガラス基板１１の裏面に、ストライプ形状にパターニングされた応力制御層５１を形成する。応力制御層５１の形成後に、ガラス基板１１のおもて面にＣＬＣ技術を用いて多結晶シリコン膜を形成する。応力制御層５１のストライプの長手方向は、ＣＬＣ技術において使用される連続波レーザの走査方向と垂直な方向に一致させる。【選択図】図１
2010192611.tif 000002
【特許請求の範囲】
【請求項１】
支持基板の一方の面に多結晶シリコン層を有する多結晶シリコン薄膜トランジスタが形成されており、上記多結晶シリコン層はアモルファスシリコン膜に連続波レーザを走査しながら照射することで結晶化した多結晶シリコン膜をパターニングして得られるものである半導体装置基板の製造方法において、
上記支持基板の少なくとも一方の面に、上記連続波レーザの走査方向とは垂直な方向を長手方向とするストライプ形状にパターニングされ、上記多結晶シリコン膜による上記支持基板の反りを抑制する応力制御層を形成し、
上記応力制御層の形成後に、上記多結晶シリコン膜を形成することを特徴とする半導体装置基板の製造方法。
【請求項２】
上記応力制御層は、上記支持基板における上記多結晶シリコン薄膜トランジスタの形成面と同一側の面のみに形成されることを特徴とする請求項１に記載の半導体装置基板の製造方法。
【請求項３】
上記応力制御層は、上記支持基板における上記多結晶シリコン薄膜トランジスタの形成面と反対側の面のみに形成されることを特徴とする請求項１に記載の半導体装置基板の製造方法。
【請求項４】
上記応力制御層は、上記多結晶シリコン膜をパターニングして上記多結晶シリコン層を形成した後に除去されることを特徴とする請求項３に記載の半導体装置基板の製造方法。
【請求項５】
支持基板の一方の面に多結晶シリコン層を有する多結晶シリコン薄膜トランジスタが形成されており、上記多結晶シリコン層はアモルファスシリコン膜に連続波レーザを走査しながら照射することで結晶化した多結晶シリコン膜をパターニングして得られるものである半導体装置基板において、
上記支持基板の少なくとも一方の面に、上記多結晶シリコン膜よりも前に形成され、上記多結晶シリコン膜による上記支持基板の反りを抑制する層として、上記連続波レーザの走査方向とは垂直な方向を長手方向とするストライプ形状にパターニングされた応力制御層が形成されていることを特徴とする半導体装置基板。
【請求項６】
上記応力制御層は、上記支持基板における上記多結晶シリコン薄膜トランジスタの形成面と同一側の面のみに形成されていることを特徴とする請求項５に記載の半導体装置基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多結晶シリコンＴＦＴを備えた半導体装置基板の製造方法であって、特に、液晶表示装置およびプラズマディスプレイ装置等の平面ディスプレイ装置に用いられる表示装置用基板の製造方法に関する。
【背景技術】
【０００２】
液晶表示装置やプラズマディスプレイ装置等の平面ディスプレイ装置は、近年大画面化が進んでおり、大型ガラス基板を用いて作成される。また、これらの平面ディスプレイ装置では、ガラス基板上に形成される画素回路や駆動回路部分において、多くの薄膜トランジスタを有している。
【０００３】
これらの平面ディスプレイ装置において用いられる薄膜トランジスタは、多くは多結晶シリコン薄膜トランジスタ（ＴＦＴ）である。多結晶シリコンＴＦＴは、当然ながら半導体層として多結晶シリコン層を有するが、ガラス基板上に形成される多結晶シリコン層は、通常、以下の手順で形成される。尚、以下の説明では、基板のほぼ全面に成膜されたものを「膜」と表現し、その膜をパターニングしたものを「層」と表現している。
1) ガラス基板上のほぼ全面にアモルファスシリコン膜を成膜する。
2) 上記アモルファスシリコン膜を結晶化し、多結晶シリコン膜とする。
3) 上記多結晶シリコン膜をパターニングし、多結晶シリコン層を形成する。
【０００４】
上記2)におけるシリコン結晶化に関しては、近年、連続波レーザーラテラル結晶化（以下、ＣＬＣ）技術が開発されている。上記ＣＬＣ技術は、図８に示すように、ガラス基板１００上に成膜されたアモルファスシリコン膜１０１に、数百〜数十μｍのスポット径に絞られた連続波グリーンレーザ１０２を走査しながら照射し、アモルファスシリコン膜１０１を多結晶シリコン膜１０３に結晶化する技術である。
【０００５】
多結晶シリコンＴＦＴにおいて、ＣＬＣ技術を用いてシリコン半導体膜の結晶化を行った場合には、閾値ばらつきの小さいトランジスタを形成できることが知られている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−２９２５７４号公報（２００５年１０月２０日公開）
【特許文献２】特開平１０−２６８３５１号公報（１９９８年１０月９日公開）
【特許文献３】特開２００６−３５２１１９号公報（２００６年１２月２８日公開）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述のような従来技術は、ＣＬＣ技術を用いたシリコン半導体膜の結晶化の際に、ガラス基板における反りを生じさせるという問題がある。より具体的には、連続波レーザを一定方向に走査することにより、その走査方向と垂直な方向にシリコン膜が収縮し、面内の一方向に応力を発生させる。この応力がガラス基板を引っ張ることにより、図９に示すように、走査方向と垂直な方向に基板全体に反りを生じさせる。
【０００８】
このような基板の反りの発生は、製造装置の内外での基板搬送や、製造装置内での基板アライメントに悪影響を及ぼす。
【０００９】
尚、特許文献１〜３には、基板反りを抑制するために、基板裏面に応力の釣り合いによって基板反りを抑制するための応力制御膜を形成することが開示されている。しかしながら、特許文献１〜３における応力制御膜は、基板裏面の全面に形成されるものであって、ＣＬＣ技術を用いた際の特定方向の基板反りに対しては有効でない。
【００１０】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、特定方向の基板反りを抑制できる半導体装置基板の製造方法を実現することにある。
【課題を解決するための手段】
【００１１】
上記の課題を解決するために、本発明は、支持基板の一方の面に多結晶シリコン層を有する多結晶シリコン薄膜トランジスタが形成されており、上記多結晶シリコン層はアモルファスシリコン膜に連続波レーザを走査しながら照射することで結晶化した多結晶シリコン膜をパターニングして得られるものである半導体装置基板の製造方法において、上記支持基板の少なくとも一方の面に、上記連続波レーザの走査方向とは垂直な方向を長手方向とするストライプ形状にパターニングされ、上記多結晶シリコン膜による上記支持基板の反りを抑制する応力制御層を形成し、上記応力制御層の形成後に、上記多結晶シリコン膜を形成することを特徴としている。
【００１２】
上記の構成によれば、上記多結晶シリコン膜の内部応力と上記応力制御層の内部応力とを釣り合わせることによって、基板の反りを低減することができる。特に、上記応力制御層は、ストライプ形状にパターニングされていることから、その内部応力をストライプの長手方向に集中して作用させることができ、ＣＬＣ技術によって形成される多結晶シリコン膜によって生じる異方性の基板反りを抑制できる。
【００１３】
また、上記半導体装置基板の製造方法では、上記応力制御層は、上記支持基板における上記多結晶シリコン薄膜トランジスタの形成面と同一側の面のみに形成される構成とすることができる。
【００１４】
上記応力制御層の内部応力の向きを多結晶シリコン膜の内部応力の向きと逆向きにすれば、上記応力制御層を上記多結晶シリコン薄膜トランジスタの形成面側に形成しても基板反りを抑制することが可能である。そして、この場合は、応力制御膜を形成する際に、基板を裏返す必要が無く、応力制御膜の作成が容易になるといったメリットがある。
【００１５】
また、上記半導体装置基板の製造方法では、上記応力制御層は、上記支持基板における上記多結晶シリコン薄膜トランジスタの形成面と反対側の面のみに形成される構成とすることができる。また、この場合、上記応力制御層は、上記多結晶シリコン膜をパターニングして上記多結晶シリコン層を形成した後に除去することも可能である。
【発明の効果】
【００１６】
本発明は、以上のように、支持基板の一方の面に多結晶シリコン層を有する多結晶シリコン薄膜トランジスタが形成されており、上記多結晶シリコン層はアモルファスシリコン膜に連続波レーザを走査しながら照射する（すなわち、ＣＬＣ技術）ことで結晶化した多結晶シリコン膜をパターニングして得られるものである半導体装置基板の製造方法において、上記支持基板の少なくとも一方の面に、上記連続波レーザの走査方向とは垂直な方向を長手方向とするストライプ形状にパターニングされた応力制御層を形成し、上記応力制御層の形成後に、上記多結晶シリコン膜を形成する構成である。
【００１７】
それゆえ、上記応力制御層の内部応力をストライプの長手方向に集中して作用させることができ、ＣＬＣ技術によって形成される多結晶シリコン膜によって生じる異方性の基板反りを抑制できるといった効果を奏する。
【図面の簡単な説明】
【００１８】
【図１】本発明の一実施形態を示すものであり、（ａ）は基板裏面に形成される応力制御層を示す斜視図、（ｂ）は基板おもて面に形成される多結晶シリコン膜を示す斜視図である。
【図２】本発明が適用可能な液晶表示装置の概略構成を示す断面図である。
【図３】ＴＦＴアレイ基板における多結晶シリコンＴＦＴの構成を示す断面図である。
【図４】ＳｉＮｘ膜における、原料ガスの流量比（ガス組成比）と内部応力との関係を示すグラフである。
【図５】ＴＦＴアレイ基板と吸着ステージとを示す図であり、（ａ）は基板裏面が凹となる反りがある場合を示す図であり、（ｂ）は基板裏面が凸となる反りがある場合を示す図である。
【図６】ＴＦＴアレイ基板において、微細オーダーの応力制御層が形成された構成を示す斜視図である。
【図７】ＴＦＴアレイ基板において、ＴＦＴと同一面側に応力制御層が形成された構成を示す斜視図である。
【図８】ＣＬＣ技術によりアモルファスシリコン膜を多結晶シリコン膜に結晶化する方法を示す斜視図である。
【図９】ＣＬＣ技術によって結晶化された多結晶シリコン膜の内部応力によって基板に反りが生じた状態を示す斜視図である。
【発明を実施するための形態】
【００１９】
〔実施の形態１〕
以下、本発明の第１の実施の形態について詳細に説明する。
【００２０】
本発明において、表示装置とは、液晶表示装置やプラズマディスプレイ装置や有機ＥＬ表示装置等の平面ディスプレイ装置である。また、ここでの半導体装置基板とは、画素回路や駆動回路等を有する基板であり、基板上に多結晶シリコンＴＦＴが形成されているものである。
【００２１】
本実施の形態では、本発明を液晶表示装置におけるＴＦＴアレイ基板の製造に適用した場合を例示する。まずは、液晶表示装置の一般的構成を図２を参照して説明する。
【００２２】
図２に示す液晶表示装置は、ＴＦＴアレイ基板１０と対向基板２０との間に液晶層３０を挟んで構成されている。ＴＦＴアレイ基板１０は、ガラス基板１１を有しており、ガラス基板１１における対向基板２０との対向面側に配線層１２および配向膜１３を備えており、上記対向面と反対側の面に偏光板１４を備えている。また、対向基板２０は、ガラス基板２１を有しており、ガラス基板２１におけるＴＦＴアレイ基板１０との対向面側に配線層２２および配向膜２３を備えており、上記対向面と反対側の面に偏光板２４を備えている。上記液晶表示装置が透過型の場合は、液晶パネルの背面にバックライトが配置される。また、液晶パネル内にカラーフィルタを備えることでカラー表示が可能となる。
【００２３】
ＴＦＴアレイ基板１０には、配線層１１において、少なくとも画素回路が形成されており、画素回路はスイッチング素子としての多結晶シリコンＴＦＴを含んでいる。次に、ＴＦＴアレイ基板１０における多結晶シリコンＴＦＴの構成および基本的な製造手順を図３を参照して説明する。
【００２４】
ＴＦＴアレイ基板１０では、ガラス基板１１上に絶縁性を有するベースコート膜４１を成膜し、ベースコート膜４１上に、配線層１２として多結晶シリコンＴＦＴおよび各配線が形成される。
【００２５】
多結晶シリコンＴＦＴの製造においては、先ず、ベースコート膜４１上に半導体層４２を形成し、さらに半導体層４２および半導体層４２から露出するベースコート膜４１を覆うようにゲート絶縁膜４３を成膜する。ゲート絶縁膜４３上に、半導体層４２のチャネル領域に重なるようにゲート電極４４を形成し、ゲート電極４４を覆うように層間絶縁膜４５を成膜する。そして、ゲート絶縁膜４３および層間絶縁膜４５を半導体層４２まで貫通するようにコンタクトホールを開けた後、半導体層４２のソース・ドレイン部にソース・ドレイン電極層４６を形成する。
【００２６】
尚、上記の多結晶シリコンＴＦＴ製造工程においては、熱アニール、レーザアニール、不純物注入、洗浄等の各種工程が存在し、アニール工程においては膜中に応力が発生し、ＴＦＴアレイ基板１０の全体に反りを生じさせる。特に、本実施の形態では、半導体層４２の形成工程におけるレーザアニールとしてＣＬＣ技術を用いるものとする。すなわち、半導体層４２の形成工程では、アモルファスシリコン膜を成膜した後、該アモルファスシリコン膜をＣＬＣ技術によって多結晶シリコン膜に結晶化し、該多結晶シリコン膜をフォトリソグラフィ技術等でパターニングして半導体層４２を形成する。この場合、多結晶シリコン膜に生じる応力によって、レーザ走査方向と垂直な方向に基板全体に反りを生じさせることは前述したとおりである。
【００２７】
これより、本実施の形態における上記基板反りを抑制する方法について図１を参照して説明する。尚、以下の説明では、ＴＦＴアレイ基板１０におけるＴＦＴの形成面をおもて面、その反対側の面（すなわち、ＴＦＴが形成されない側の面）を裏面と定義する。
【００２８】
先ず、図１（ａ）に示すように、ガラス基板１１の裏面において応力制御層５１を形成する。この応力制御層５１は、応力制御膜をストライプ状にパターニングすることによって得られるものであり、また、応力制御層５１の形成タイミングは、少なくとも、半導体層４２となる多結晶シリコン膜の形成前であればよく、他の層や膜との形成順序は特に限定されない。例えば、図３におけるベースコート膜４１は、応力制御層５１の前に形成されていてもよく、応力制御層５１の後に形成されてもよい。
【００２９】
応力制御膜は、内部応力を持つ膜であり、例えばＣＶＤ（Chemical Vapor Deposition）で成膜されるＳｉＮｘ等の膜である。ＳｉＮｘの膜では、成膜の際にＣＶＤ装置の原料ガスの流量比（ガス組成比）によって、内部応力の働く方向が圧縮か引張かに変化することが知られている（図４参照）。但し、応力制御層５１の材料は特に限定されるものではなく、ＳｉＯ２やＡｌ２Ｏ３等、内部応力を有する膜を形成できる他の材料であってもよい。
【００３０】
ここでは、ガラス基板１１の裏面に、応力制御膜を圧縮応力が働く流量比で成膜し、該応力制御膜をストライプ状にパターニングすることで応力制御層５１を形成する。このとき、応力制御層５１におけるパターニングは、ストライプの長手方向を、ＣＬＣ技術によるアモルファスシリコン膜から多結晶シリコン膜への結晶化過程におけるレーザの走査方向と垂直な方向に一致させる。
【００３１】
このようにパターニングされた応力制御層５１は、ストライプの長手方向、すなわちレーザ走査方向と垂直な方向に圧縮応力を有するため、ガラス基板１１の裏面が凹となるように、ガラス基板１１にレーザ走査方向と垂直な方向に基板に反りを生じさせる。
【００３２】
応力制御層５１が形成されたガラス基板１１に、その後、おもて面に多結晶シリコン膜を形成すると、応力制御層５１による応力と多結晶シリコン膜による応力とが基板の反りに対して互いに逆方向に作用する。このため、これら２つの応力が釣り合うように、応力制御層５１を形成すれば、図１（ｂ）に示すように、ガラス基板１１に生じる反りを抑制することができる。尚、応力制御層５１によって生じる応力は、膜の材料組成や層のパターニング形状を調整することによって制御可能である。
【００３３】
応力制御層５１は、ＴＦＴアレイ基板１０の製造途中で除去されても良く、あるいは、最後まで除去されずに残されていても良い。応力制御層５１を除去する場合には、多結晶シリコン膜がパターニングされ、多結晶シリコンＴＦＴにおける半導体層４２が形成された後とする。すなわち、多結晶シリコン膜がパターニングされた後は、多結晶シリコン膜による応力が大幅に減少するため、その後は応力制御層５１を除去したほうがガラス基板１１の反りを低減させることができる。応力制御層５１を除去せずに残す場合には、除去工程を省略することで工程の簡略化を図ることができる。
【００３４】
応力制御層５１の形成後であって、多結晶シリコン膜の形成前もしくは多結晶シリコン膜のパターニング後（半導体層４２の形成後）は、応力制御層５１による応力がガラス基板１１に作用することによって、ガラス基板１１の裏面が凹となるような反りを生じさせる。しかしながら、ガラス基板１１の裏面が凹となる反りは、従来の多結晶シリコン膜によるガラス基板１１の裏面が凸となる反りにくらべて大きな問題は無い。これについて説明すると以下の通りである。
【００３５】
ＴＦＴアレイ基板１０は、ＴＦＴアレイの形成側、すなわちガラス基板１１のおもて面側に対して多くの成膜処理やパターニング処理が施されるため、製造装置への基板搬送や基板ステージへの吸着においては、基板裏面からの吸着を受ける。このため、従来のようにガラス基板１１の裏面が凸となる反りがある場合、図５（ｂ）に示すように、基板が吸着孔を十分に塞がず、吸着エラーを生じ易い。一方、ガラス基板１１の裏面が凹となる反りがある場合には、図５（ａ）に示すように、基板の面全体でステージを覆うことができ、効率よく吸着孔を覆うことができ、吸着エラーを生じにくい。このため、露光やドライエッチングをはじめとする工程を容易にでき、その結果として良好な性能のＴＦＴを作成することができる。
【００３６】
また、ストライプ形状にパターニングされる応力制御層５１のパターン幅およびピッチのオーダーは特に限定されない。すなわち、基板全体に数本のストライプが形成されるように大きなオーダーで形成されても良く、あるいは、図６に示すように、ＴＦＴアレイ基板１０に形成される配線等と同様に微細オーダーとしても良い。但し、応力制御層５１を除去せずに残す場合には、そのパターンオーダーが大きいと、特に透過型液晶表示装置に本発明を適用した場合に、表示画面において応力制御層５１のパターンが視認される虞がある。このような場合には、応力制御層５１のパターンオーダーを十分に小さくすることが好ましい。
【００３７】
〔実施の形態２〕
上記実施の形態１では、応力制御層５１はガラス基板１１の裏面に形成されている。しかしながら、応力制御層の形成位置はＴＦＴアレイに干渉しない限り、基板のおもて面側に配置されていても良い。本実施の形態２では、応力制御層を基板のおもて面側に配置した場合の構成例を示す。
【００３８】
図７に示すＴＦＴアレイ基板１０’では、ＴＦＴアレイ基板１０における応力制御層５１の代わりに応力制御層５２が設けられている。図７の構成では、応力制御層５２は、ベースコート膜４１の成膜後に形成され、ベースコート膜４１とゲート絶縁膜４３との間に配置されている。但し、応力制御層５２の形成は、基板に反りを生じさせる多結晶シリコン膜の形成前の工程であれば、どのようなタイミングで形成されても良い。例えば、応力制御層５２はベースコート膜４１の成膜前に形成されてもよい。
【００３９】
このように、応力制御層５２をＴＦＴアレイ基板１０’のおもて面側に配置した構成では、応力制御層５２に生じる応力は、多結晶シリコン膜に生じる応力と逆向きとされる必要がある。すなわち、多結晶シリコン膜に生じる応力は圧縮応力であるため、応力制御層５２は引っ張り応力が働く条件にて成膜されなければならない。
【００４０】
本実施の形態２では、応力制御層を基板のおもて面側に配置するため、該応力制御層が半導体装置に干渉しないように、パターニングにおいて制約を受けることになる。しかしながら、応力制御膜を形成する際に、基板を裏返す必要が無く、応力制御膜の作成が容易になるといったメリットがある。
【００４１】
上記実施の形態１，２において、ＴＦＴアレイ基板の支持基板はガラス基板とされているが、本発明はこれに限定されるものではなく、プラスチック等の樹脂基板を用いるものであっても良い。樹脂基板は、ガラス基板よりも反りが生じ易く、本発明を好適に適用できる。
【００４２】
また、本発明では、実施の形態１における応力制御層５１、および実施の形態２における応力制御層５２の両方を同一のＴＦＴアレイ基板に形成しても良い。この場合、応力制御層５１，５２および多結晶シリコン膜の３つの層および膜の応力の釣り合いによって基板反りを抑制してもよい。
【００４３】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【００４４】
本発明は、多結晶シリコン薄膜トランジスタが形成される半導体装置基板の反りを抑制することができ、液晶表示装置やプラズマディスプレイ装置等の平面ディスプレイ装置に用いられる表示装置用基板に利用することができる。
【符号の説明】
【００４５】
１０、１０’    ＴＦＴアレイ基板（半導体装置基板）
１１            ガラス基板（支持基板）
４２            半導体層（多結晶シリコン層）
５１，５２      応力制御層
【図１】
2010192611.tif 000003
【図２】
2010192611.tif 000004
【図３】
2010192611.tif 000005
【図４】
2010192611.tif 000006
【図５】
2010192611.tif 000007
【図６】
2010192611.tif 000008
【図７】
2010192611.tif 000009
【図８】
2010192611.tif 000010
【図９】
2010192611.tif 000011