(57)【要約】【課題】対向電極の高抵抗化を抑制し、広い視野角特性及び高いコントラスト比を有するとともに、表示品位の良好な画像を表示可能とすることを目的とする。【解決手段】マトリクス状の各画素に配置された画素電極ＥＰを備えたアレイ基板ＡＲと、  複数の画素電極に対向する対向電極ＥＴを備えた対向基板ＣＴと、  アレイ基板と対向基板との間に保持され、画素電極と対向電極との間に電界が形成されていない状態では基板主面に対して略垂直に配向する液晶分子４０を含む液晶層ＬＱと、  を備え、  対向電極は、各画素において画素電極と対向するストライプ状の第１セグメントＥＴ１及び第２セグメントＥＴ２と、画素電極との間に電界が形成された状態で液晶分子の配向を制御するように第１セグメントと第２セグメントとの間に形成されたスリットＳＬと、隣接する画素間の遮光領域ＳＬＤにおいて第１セグメントと第２セグメントとを電気的に接続する接続部ＣＮと、を備えたことを特徴とする。【選択図】      図４
2010078841.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状の各画素に配置された画素電極を備えたアレイ基板と、
複数の前記画素電極に対向する対向電極を備えた対向基板と、
前記アレイ基板と前記対向基板との間に保持され、前記画素電極と前記対向電極との間に電界が形成されていない状態では基板主面に対して略垂直に配向する液晶分子を含む液晶層と、
を備え、
前記対向電極は、各画素において前記画素電極と対向するストライプ状の第１セグメント及び第２セグメントと、前記画素電極との間に電界が形成された状態で前記液晶分子の配向を制御するように前記第１セグメントと前記第２セグメントとの間に形成されたスリットと、隣接する画素間の遮光領域において前記第１セグメントと前記第２セグメントとを電気的に接続する接続部と、を備えたことを特徴とする液晶表示装置。
【請求項２】
前記スリットは、各画素を行方向に並んだ２つの領域に分割するように各画素の略中央を通り列方向に沿って延出し、
前記接続部は、列方向に隣接する画素間の遮光領域に配置されたことを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記アレイ基板は、画素の行方向に沿って延出するとともに列方向に隣接する画素間に配置され前記接続部に対向するゲート線を備えたことを特徴とする請求項２に記載の液晶表示装置。
【請求項４】
前記アレイ基板は、画素の行方向に沿って延出するとともに列方向に隣接する画素間に配置され前記接続部に対向する補助容量線を備えたことを特徴とする請求項２に記載の液晶表示装置。
【請求項５】
前記スリットは、各画素を列方向に並んだ２つの領域に分割するように各画素の略中央を通り行方向に沿って延出し、
前記接続部は、行方向に隣接する画素間の遮光領域に配置されたことを特徴とする請求項１に記載の液晶表示装置。
【請求項６】
前記アレイ基板は、画素の列方向に沿って延出するとともに行方向に隣接する画素間に配置され前記接続部に対向するソース線を備えたことを特徴とする請求項５に記載の液晶表示装置。
【請求項７】
前記接続部は、前記第１セグメント及び前記第２セグメントと同一材料により一体に形成されたことを特徴とする請求項１に記載の液晶表示装置。
【請求項８】
前記第１セグメント及び前記第２セグメントは、画像を表示するアクティブエリア全体にわたってストライプ状に延出し、これらの延出方向に並んだ画素間の少なくとも１箇所で前記接続部を介して電気的に接続されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項９】
前記接続部は、複数画素毎に配置されたことを特徴とする請求項８に記載の液晶表示装置。
【請求項１０】
前記アクティブエリアにおいて、複数の画素からなる単位ブロック当たりに配置される接続部の数が略同一であることを特徴とする請求項８に記載の液晶表示装置。
【請求項１１】
直線偏光モードであることを特徴とする請求項1に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、液晶表示装置に係り、特に、垂直配向（ＶＡ）モードを利用した液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置は、軽量、薄型、低消費電力などの特徴を生かして、パーソナルコンピュータなどのＯＡ機器やテレビなどの表示装置として各種分野で利用されている。近年では、液晶表示装置は、携帯電話などの携帯端末機器や、カーナビゲーション装置、ゲーム機などの表示装置としても利用されている。
【０００３】
液晶表示装置においては、視野角の拡大、コントラスト比の向上といった表示品位の向上が求められている。１画素内に配向方向が異なる複数のドメインを有するマルチドメイン型ＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ；ＭＶＡ）モードの液晶表示装置は、複数のドメインによって視野角が補償され、しかも、垂直配向処理の採用により配向膜表面付近の液晶分子が基板主面に対して略垂直に配向し液晶層の複屈折率がほぼ０となるため十分な黒が表示でき高いコントラスト比が得られるといった特性を有している（例えば、特許文献１参照）。
【０００４】
ＭＶＡモードの液晶表示装置において、特許文献１などによれば、液晶分子の配向を制御するために、突起、スリット、窪みを形成する技術が知られている。中でも、対向電極にスリットを設けて液晶分子の配向を制御する技術については、突起を設ける場合に比べてより高いコントラスト比が得られるといった特徴がある。
【０００５】
また、スリットには、１つの画素内でスリットを１箇所または複数個所のできるだけ小さい大きさで配置するダッシュスリットタイプと、１つの画素を上下または左右に二分するように画素始端から画素終端まで繋がったスリットを配置するラインスリットタイプと、がある。
【０００６】
特に、ラインスリットタイプは、直線偏光モードで用いられる。直線偏光モードは、主に透過型パネル（ＴＶ等）に用いられ、円偏光モードよりも高コントラスト、広視野角という特徴を持つ。
【特許文献１】特開２００８−１９７４９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述したようなラインスリットタイプは、前述の通りの特徴をもつ。ところが、画面（アクティブエリア）全体の対向電極の構造を考えた場合、スリットは、アクティブエリアの全体にわたって延出しているため、スリットによって分断された１本１本の対向電極の各セグメントは、アクティブエリアの上下あるいは左右の端まで互いに接続されることがない。
【０００８】
このため、対向電極は、電気的に高抵抗のパターンとなる。特に、対向電極を形成するための光透過性を有する導電材料（例えば、インジウム・ティン・オキサイドなどの金属酸化物）は、アルミニウムなどの配線用の導電材料と比較して高抵抗である。このため、給電点から比較的離れたアクティブエリアの中央部付近においては、対向電極は、ＴＮ等の他の表示モードや円偏光モードＭＶＡなどと比較して高抵抗となる。さらに、画面が大型化するに伴い、対向電極の抵抗もさらに高くなる傾向となり、大きな懸念点となっている。
【０００９】
このような対向電極の高抵抗化は、対向電極側での駆動信号の劣化を生じやすく、しかも、アレイ基板側からの電位変動に対してカップリングにより影響を受けやすい。その結果、フリッカ、クロストーク、表示ムラ等の表示不具合を起こすおそれがある。
【００１０】
この発明は、上述した問題点に鑑みなされたものであって、その目的は、対向電極の高抵抗化を抑制し、広い視野角特性及び高いコントラスト比を有するとともに、表示品位の良好な画像を表示可能な液晶表示装置を提供することにある。
【課題を解決するための手段】
【００１１】
この発明の態様による液晶表示装置は、
マトリクス状の各画素に配置された画素電極を備えたアレイ基板と、
複数の前記画素電極に対向する対向電極を備えた対向基板と、
前記アレイ基板と前記対向基板との間に保持され、前記画素電極と前記対向電極との間に電界が形成されていない状態では基板主面に対して略垂直に配向する液晶分子を含む液晶層と、
を備え、
前記対向電極は、各画素において前記画素電極と対向するストライプ状の第１セグメント及び第２セグメントと、前記画素電極との間に電界が形成された状態で前記液晶分子の配向を制御するように前記第１セグメントと前記第２セグメントとの間に形成されたスリットと、隣接する画素間の遮光領域において前記第１セグメントと前記第２セグメントとを電気的に接続する接続部と、を備えたことを特徴とする。
【発明の効果】
【００１２】
この発明によれば、対向電極の高抵抗化を抑制し、広い視野角特性及び高いコントラスト比を有するとともに、表示品位の良好な画像を表示可能な液晶表示装置を提供することができる。
【発明を実施するための最良の形態】
【００１３】
以下、この発明の一実施の形態に係る液晶表示装置について図面を参照して説明する。ここでは、各画素の少なくとも一部がバックライト光を選択的に透過して画像を表示する透過表示部として構成された液晶表示装置を例に説明する。
【００１４】
図１及び図２に示すように、液晶表示装置は、アクティブマトリクスタイプの液晶表示装置であって、液晶表示パネルＬＰＮを備えている。この液晶表示パネルＬＰＮは、一対の基板、すなわちアレイ基板（第１基板）ＡＲと、アレイ基板ＡＲに対向して配置された対向基板（第２基板）ＣＴと、を備えている。また、液晶表示パネルＬＰＮは、アレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱを備えている。
【００１５】
このような液晶表示パネルＬＰＮは、画像を表示するアクティブエリア（表示エリア）ＤＳＰを備えている。このアクティブエリアＤＳＰは、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている（但し、ｍ及びｎは正の整数）。
【００１６】
また、この液晶表示装置は、液晶表示パネルＬＰＮの一方の外面（すなわち、アレイ基板ＡＲの液晶層ＬＱと接触する面とは反対側の面）に設けられた第１光学素子ＯＤ１、及び、液晶表示パネルＬＰＮの他方の外面（すなわち、対向基板ＣＴの液晶層ＬＱと接触する面とは反対側の面）に設けられた第２光学素子ＯＤ２を備えている。
【００１７】
さらに、この液晶表示装置は、第１光学素子ＯＤ１側から液晶表示パネルＬＰＮを照明するバックライトユニットＢＬを備えている。
【００１８】
アレイ基板ＡＲは、ガラス板や石英板などの光透過性を有する絶縁基板１０を用いて形成されている。すなわち、このアレイ基板ＡＲは、アクティブエリアＤＳＰにおいて、絶縁基板１０の一方の主面（つまり、液晶層ＬＱと対向する面）に、各画素ＰＸに配置されたｍ×ｎ個の画素電極ＥＰ、各画素ＰＸの行方向に沿って延出するようにそれぞれ配置されたｎ本のゲート線Ｙ（Ｙ１〜Ｙｎ）、各画素ＰＸの列方向に沿って延出するようにそれぞれ配置されたｍ本のソース線Ｘ（Ｘ１〜Ｘｍ）、各画素ＰＸにおいてゲート線Ｙとソース線Ｘとの交差部を含む領域に配置されたｍ×ｎ個のスイッチング素子Ｗ、ゲート線Ｙと同様に行方向に沿って延出するようにそれぞれ配置され液晶容量ＣＬＣと並列に補助容量ＣＳを構成するよう画素電極ＥＰに容量結合する補助容量線ＡＹなどを備えている。
【００１９】
ゲート線Ｙ及び補助容量線ＡＹは、略平行に配置され、同一材料によって形成可能である。また、補助容量線ＡＹは、層間絶縁膜１６などの絶縁膜を介して画素電極ＥＰと対向するように配置されている。ソース線Ｘは、層間絶縁膜１６を介してゲート線Ｙ及び補助容量線ＡＹと略直交するように配置されている。これらのソース線Ｘ、ゲート線Ｙ、及び、補助容量線ＡＹは、アルミニウム、モリブデン、タングステン、チタンなどの低抵抗な導電材料によって形成されている。
【００２０】
各スイッチング素子Ｗは、例えば、ｎチャネル薄膜トランジスタによって構成されている。このスイッチング素子Ｗは、絶縁基板１０の上に配置された半導体層１２を備えている。この半導体層１２は、例えば、ポリシリコンやアモルファスシリコンなどによって形成可能であり、ここではポリシリコンによって形成されている。半導体層１２は、チャネル領域１２Ｃを挟んだ両側にそれぞれソース領域１２Ｓ及びドレイン領域１２Ｄを有している。この半導体層１２は、ゲート絶縁膜１４によって覆われている。
【００２１】
スイッチング素子Ｗのゲート電極ＷＧは、ゲート絶縁膜１４を介して半導体層１２のチャネル領域１２Ｃと対向している。このゲート電極ＷＧは、ゲート線Ｙに接続され（あるいは、ゲート線Ｙと一体的に形成され）、ゲート線Ｙ及び補助容量線ＡＹとともにゲート絶縁膜１４上に配置されている。これらのゲート電極ＷＧ、ゲート線Ｙ、及び、補助容量線ＡＹは、例えば、同一材料を用いて同一工程で形成可能であり、層間絶縁膜１６によって覆われている。ゲート絶縁膜１４及び層間絶縁膜１６は、例えば、酸化シリコン膜及び窒化シリコン膜などの無機系材料によって形成されている。
【００２２】
スイッチング素子Ｗのソース電極ＷＳ及びドレイン電極ＷＤは、層間絶縁膜１６の上においてゲート電極ＷＧの両側に配置されている。すなわち、ソース電極ＷＳは、ソース線Ｘに接続される（あるいは、ソース線Ｘと一体に形成される）とともに、ゲート絶縁膜１４及び層間絶縁膜１６を貫通するコンタクトホールを介して半導体層１２のソース領域１２Ｓにコンタクトしている。ドレイン電極ＷＤは、画素電極ＥＰに接続される（あるいは画素電極ＥＰと一体に形成される）とともに、ゲート絶縁膜１４及び層間絶縁膜１６を貫通するコンタクトホールを介して半導体層１２のドレイン領域１２Ｄにコンタクトしている。これらのソース電極ＷＳ、ドレイン電極ＷＤ、及び、ソース線Ｘは、例えば、同一材料を用いて同一工程で形成可能であり、絶縁膜１８によって覆われている。この絶縁膜１８は、例えば、有機系材料によって形成されている。
【００２３】
画素電極ＥＰは、絶縁膜１８の上に配置され、絶縁膜１８に形成されたコンタクトホールを介してドレイン電極ＷＤと電気的に接続されている。この画素電極ＥＰは、インジウム・ティン・オキサイド（ＩＴＯ）やＩＺＯ（インジウム・ジンク・オキサイド）などの光透過性を有する導電材料によって形成されている。
【００２４】
このようなアレイ基板ＡＲの液晶層ＬＱに接する面は、第１配向膜２０によって覆われている。
【００２５】
一方、対向基板ＣＴは、ガラス板や石英板などの光透過性を有する絶縁基板３０を用いて形成されている。すなわち、この対向基板ＣＴは、アクティブエリアＤＳＰにおいて、絶縁基板３０の一方の主面（つまり、液晶層ＬＱと対向する面）に、対向電極ＥＴなどを備えている。
【００２６】
対向電極ＥＴは、複数の画素ＰＸに対応した画素電極ＥＰに対向するように配置されている。この対向電極ＥＴは、ＩＴＯなどの光透過性を有する導電材料によって形成されている。
【００２７】
カラー表示タイプの液晶表示装置は、各画素ＰＸに対応して液晶表示パネルＬＰＮの内面に設けられたカラーフィルタ層３４を備えている。図２に示した例では、カラーフィルタ層３４は、対向基板ＣＴに設けられている。カラーフィルタ層３４は、互いに異なる複数の色、例えば赤色、青色、緑色といった３原色にそれぞれ着色された着色樹脂によって形成されている。赤色着色樹脂、青色着色樹脂、及び緑色着色樹脂は、それぞれ赤色画素ＰＸＲ、青色画素ＰＸＢ、及び緑色画素ＰＸＧに対応して配置されている。
【００２８】
なお、図２に示したカラー表示タイプの液晶表示装置の例では、カラーフィルタ層３４は、対向基板ＣＴ側に配置されているが、アレイ基板ＡＲ側に配置しても良い。この場合、アレイ基板ＡＲにおける絶縁膜１８をカラーフィルタ層３４に置き換えることが可能である。
【００２９】
また、各画素ＰＸは、ブラックマトリクスＢＭによって区画されている。このブラックマトリクスＢＭは、黒色着色樹脂などによって形成され、アレイ基板ＡＲに設けられたゲート線Ｙ、補助容量線ＡＹ、ソース線Ｘ、スイッチング素子Ｗなどの配線部に対向するように配置されている。
【００３０】
このようなブラックマトリクスＢＭが配置された領域、あるいは、光透過性を有していない導電材料によって形成されたゲート線Ｙ、補助容量線ＡＹ、ソース線Ｘ、スイッチング素子Ｗなどの配線部が配置された領域は、透過型の液晶表示装置のアクティブエリアＤＳＰにおいて、表示に寄与しない遮光領域に相当する。
【００３１】
なお、対向基板ＣＴには、カラーフィルタ層３４の表面の凹凸の影響を緩和するために、カラーフィルタ層３４と対向電極ＥＴとの間に、オーバーコート層を配置しても良い。
【００３２】
このような対向基板ＣＴの液晶層ＬＱに接する面は、第２配向膜３６によって覆われている。
【００３３】
上述したようなアレイ基板ＡＲと対向基板ＣＴとは、それぞれの第１配向膜２０及び第２配向膜３６が対向するように配置されている。このとき、アレイ基板ＡＲと対向基板ＣＴとの間には、図示しないスペーサ（例えば、樹脂材料によって一方の基板と一体的に形成された柱状スペーサなど）が配置され、これにより、所定のギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、所定のギャップが形成された状態でシール材によって貼り合わせられている。
【００３４】
液晶層ＬＱは、これらのアレイ基板ＡＲの第１配向膜２０と対向基板ＣＴの第２配向膜３６との間に形成されたギャップに封入された液晶分子４０を含む液晶組成物によって構成されている。この液晶分子４０は、例えば、負の誘電率異方性を有している。
【００３５】
第１配向膜２０及び第２配向膜３６は、画素電極ＥＰと対向電極ＥＴとの間に電位差が形成されていない状態、つまり、画素電極ＥＰと対向電極との間に電界が形成されていない無電界時には、それぞれ液晶分子４０を絶縁基板１０（あるいは、アレイ基板ＡＲ）の主面及び絶縁基板３０（あるいは、対向基板ＣＴ）の主面に対して略垂直に配向する特性を有している。このような第１配向膜２０及び第２配向膜３６を形成するための材料としては、基本的には垂直配向性を示す光透過性を有する薄膜であれば特に限定されない。
【００３６】
また、液晶表示装置は、ｎ本のゲート線Ｙに接続されたゲートドライバＹＤを構成する少なくとも一部、及び、ｍ本のソース線Ｘに接続されたソースドライバＸＤを構成する少なくとも一部を備えていても良い。特に、スイッチング素子Ｗがポリシリコンからなる半導体層１２を備えた構成を適用した場合、ゲートドライバＹＤ及びソースドライバＸＤの少なくとも一部は、アレイ基板ＡＲに一体的に形成可能であり、スイッチング素子Ｗと同様にポリシリコン半導体層を備えた薄膜トランジスタを含んで構成可能である。
【００３７】
ゲートドライバＹＤは、コントローラＣＮＴによる制御に基づいてｎ本のゲート線Ｙに順次走査信号（駆動信号）を供給する。また、ソースドライバＸＤは、コントローラＣＮＴによる制御に基づいて各行のスイッチング素子Ｗが走査信号によってオンするタイミングでｍ本のソース線Ｘに映像信号（駆動信号）を供給する。これにより、各行の画素電極ＥＰは、対応するスイッチング素子Ｗを介して供給される映像信号に応じた画素電位にそれぞれ設定される。
【００３８】
第１光学素子ＯＤ１及び第２光学素子ＯＤ２は、それぞれ少なくとも偏光板を含んでいる。これらの偏光板は、例えばそれぞれの吸収軸が互いに直交するように配置されている。また、これらの第１光学素子ＯＤ１及び第２光学素子ＯＤ２は、透過光に対して適当な位相差を付与する位相差板を含んでいてもよい。
【００３９】
特に、この実施の形態においては、第１光学素子ＯＤ１及び第２光学素子ＯＤ２は、直線偏光モードを実現するように構成されている。すなわち、第1光学素子ＯＤ１は、バックライト光のうち特定の直線偏光を透過して液晶表示パネルＬＰＮに案内するように構成されている。また、第２光学素子ＯＤ２は、液晶表示パネルＬＰＮを透過した透過光のうち特定の直線偏光を透過するように構成されている。
【００４０】
この実施の形態では、液晶層ＬＱに含まれる液晶分子４０は、無電界時には、第１配向膜２０及び第２配向膜３６による配向制御によって、その長軸が基板主面に対して略垂直な方向（あるいは、液晶表示パネルＬＰＮの法線方向）に略平行に配向している。このような状態においては、第１光学素子ＯＤ１を透過したバックライト光（直線偏光）は、液晶層ＬＱを透過した後、第２光学素子ＯＤ２に吸収される。したがって、液晶表示パネルＬＰＮの透過率が最低となる（つまり、黒色画面が表示される）。
【００４１】
一方、画素電極ＥＰと対向電極ＥＴとの間に電界が形成された状態では、誘電率異方性が負の液晶分子４０は、電界に対して略直交する方向に配向する。基板主面の法線に対して傾斜した電界に対しては、液晶分子４０は、その長軸が基板主面に対して略平行な方向あるいは傾斜した方向に配向している。
【００４２】
このような状態においては、第１光学素子ＯＤ１を透過したバックライト光（直線偏光）は、液晶層ＬＱを透過した際に適当な位相差が付与された後、少なくとも一部（光軸に直交する平面内において第１光学素子ＯＤ１を透過した直線偏光と直交する直線偏光）が第２光学素子ＯＤ２を透過可能となる。したがって、白色画面が表示される。
【００４３】
このようにして、ノーマリーブラックモードの垂直配向モードが実現される。特に、直線偏光モードを利用したことにより、円偏光モードよりも高コントラスト化が可能となり、また、広視野角かも可能となる。
【００４４】
ところで、この実施の形態においては、液晶表示パネルＬＰＮは、視野角補償が可能なマルチドメイン構造を構成している。より具体的には、液晶表示装置は、画素電極ＥＰと対向電極ＥＴとの間に電界が形成された状態で液晶分子の配向を制御する配向制御手段を備えている。
【００４５】
この配向制御手段は、図３に示すように、対向基板ＣＴ側に設けられ、対向電極ＥＴに形成されたスリットＳＬによって構成されている。なお、図３においては、説明に必要な構成のみを図示している。このスリットＳＬは、画素電極ＥＰに対向し、例えば画素ＰＸの略中央を横切るように一直線状に形成されている。
【００４６】
更に、このスリットＳＬに対して、第１光学素子ＯＤ１の偏光軸は４５度に配置され、第２光学素子ＯＤ２の偏光軸は１３５度に配置されている。
【００４７】
このようなスリットＳＬを設けた構成においては、画素電極ＥＰと対向電極ＥＴとの間の電界は、これらのスリットＳＬを避けるように形成される。このため、スリットＳＬの周辺では、画素電極ＥＰと対向電極ＥＴとの間に基板主面ＰＬの法線に対して傾斜した電界が形成可能となる。このため、スリットＳＬの周辺の液晶分子４０は、このような傾斜電界によって所定の方向に配向する。
【００４８】
つまり、スリットＳＬを挟んで隣接する領域において、スリットＳＬについて互いに逆方向に傾斜した電界が形成されるため、それぞれの画素の液晶分子４０も互いに逆方向に配向する。これにより、視野角補償がなされ、視野角を拡大することが可能となるとともに、ノーマリーブラックモードの採用によりコントラスト比を向上することが可能となり、表示品位の良好な画像を表示することが可能となる。
【００４９】
以下に、この発明の実施の形態に係る具体的な構成例について図面を参照しながら説明する。なお、図面には、説明に必要な主要部のみを図示している。
【００５０】
《第１構成例》
図４には、列方向Ｖに隣接する２つの画素ＰＸ１及びＰＸ２を図示している。各画素ＰＸには、画素電極ＥＰが配置されている。画素ＰＸは、実質的に表示に寄与する領域に相当し、画素間は、表示に寄与しない遮光領域ＳＬＤに相当する。図４においては、列方向Ｖに隣接する画素ＰＸ１−ＰＸ２間に遮光領域ＳＬＤが形成されている。
【００５１】
対向電極ＥＴは、各画素ＰＸにおいて画素電極ＥＰと対向するストライプ状の第１セグメントＥＴ１及び第２セグメントＥＴ２を備えている。
【００５２】
図４に示した例では、これらの第１セグメントＥＴ１及び第２セグメントＥＴ２は、共に列方向Ｖに沿って互いに略平行に延出している。また、第１セグメントＥＴ１及び第２セグメントＥＴ２は、画素ＰＸ１のみならず、画素ＰＸ２においても、画素電極ＥＰと対向している。
【００５３】
図４では省略しているが、対向電極ＥＴを構成する各セグメントは、アクティブエリアＤＳＰの全体にわたって直線状に延出し、それぞれ列方向Ｖに並んだ複数の画素における各画素電極ＥＰと対向している。また、各セグメントは、行方向Ｈに並んだ２つの画素に跨って配置されている。
【００５４】
第１セグメントＥＴ１と第２セグメントＥＴ２との間には、配向制御手段として機能するスリットＳＬが形成されている。当然のことながら、スリットＳＬは、列方向Ｖに沿って延出している。このスリットＳＬは、画素ＰＸ１の列方向Ｖに沿ったが始端から終端まで繋がったラインスリットタイプに相当する。
【００５５】
このようなスリットＳＬは、各画素ＰＸを行方向Ｈに並んだ２つの領域に分割するように各画素ＰＸの略中央を通るように形成されている。つまり、図４において、画素ＰＸ１は、スリットＳＬを挟んで右側の領域と左側の領域とに２分割されている。画素ＰＸ１の左側の領域においては、画素電極ＥＰと第１セグメントＥＴ１とが対向している。また、画素ＰＸ１の右側の領域においては、画素電極ＥＰと第２セグメントＥＴ２とが対向している。画素電極ＥＰと、第１セグメントＥＴ１及び第２セグメントＥＴ２とがそれぞれ対向する領域は、例えば略同等の面積である。
【００５６】
このような構成の対向電極ＥＴは、隣接する画素間の遮光領域ＳＬＤにおいて、第１セグメントＥＴ１と第２セグメントＥＴ２とを電気的に接続する接続部ＣＮを備えている。すなわち、接続部ＣＮは、行方向Ｈに並んだ第１セグメントＥＴ１及び第２セグメントＥＴ２を接続するように行方向Ｈに沿って延出している。
【００５７】
なお、第１セグメントＥＴ１及び第２セグメントＥＴ２は、アクティブエリア外において、互いに電気的に接続されて共通の給電点からコモン電位が供給される構成であっても良いし、各々コモン電位が供給される構成であっても良い。
【００５８】
このような構成によれば、第１セグメントＥＴ１及び第２セグメントＥＴ２を含む対向電極ＥＴの高抵抗化を抑制することができる。このため、対向電極に供給される駆動信号の劣化（なまり）が抑制され、また、画素電極ＥＰ側からの電位変動の影響を受けにくくなり、表示品位の良好な画像を表示可能となる。
【００５９】
特に、給電点から比較的離れたアクティブエリアの中央部付近においても、対向電極ＥＴの高抵抗化が抑制され、また、画面が大型化しても、著しい高抵抗化を招くことがなく、画面サイズに関わらず、表示の均一性が確保できる。
【００６０】
また、上述した構成によれば、接続部ＣＮは、画素間の遮光領域ＳＬＤに配置されているため、たとえ接続部ＣＮと画素電極ＥＰとの間に不所望な電界が形成されたとしても、表示に与える影響を軽減することが可能となる。
【００６１】
すなわち、接続部ＣＮは、対向電極ＥＴの一部であるため、第１セグメントＥＴ１などと同様にコモン電位となる。このため、接続部ＣＮは、表示時には画素電極ＥＰとの間に電界を作り、所望のＭＶＡを実現するための電界（つまり、画素電極ＥＰと、第１セグメントＥＴ１及び第２セグメントＥＴ２との間に形成される電界）に影響を与えるおそれがある。
【００６２】
このような接続部ＣＮに起因した電界は、当然のことながら、液晶分子４０の動作にも影響を与える。このような液晶分子４０の動作は、直線偏光モードにおいて、不要な動作であり、光漏れなどを生じさせてコントラスト比の低下等の表示不具合の要因となり得る。
【００６３】
そこで、この実施の形態においては、接続部ＣＮは、遮光領域ＳＬＤに配置されている。これにより、液晶分子４０が不所望な動作をする領域を隠し、表示に与える影響を十分に低減できる。このように、高コントラスト比及び広視野角といったＭＶＡの特性を維持したまま、対向電極ＥＴの抵抗を下げることができ、フリッカ、クロストーク、表示ムラ等の表示不具合の発生を抑制できる。
【００６４】
≪第１構成例−第１実施形態≫
図５に示すように、隣接する２本のソース線Ｘ１−Ｘ２間において、２つの画素ＰＸ１及びＰＸ２は、列方向Ｖに隣接している。ゲート線Ｙのそれぞれは、各画素ＰＸの行方向に沿って延出するとともに、列方向Ｖに隣接する画素間に配置されている。ここでは、ゲート線Ｙ２は、画素ＰＸ１と画素ＰＸ２との間に配置されている。このようなゲート線Ｙは、光透過性を有していない導電材料によって形成され、表示に寄与しない遮光領域ＳＬＤを形成している。
【００６５】
画素ＰＸ１は、隣接する２本のゲート線Ｙ１−Ｙ２間に配置されている。画素ＰＸ１に配置された画素電極ＥＰは、ゲート線Ｙ１とソース線Ｘ１との交差部付近に配置されたスイッチング素子（図示せず）を介してソース線Ｘ１に接続されている。
【００６６】
対向電極ＥＴは、画素ＰＸ１において列方向Ｖに沿って延出した第１セグメントＥＴ１及び第２セグメントＥＴ２を備えている。このような第１セグメントＥＴ１と第２セグメントＥＴ２とを電気的に接続する接続部ＣＮは、ゲート線Ｙによって形成される遮光領域ＳＬＤに配置されている。図５に示した例では、ゲート線Ｙ２は、接続部ＣＮと対向する。
【００６７】
このような第１実施形態によれば、第１構成例で説明したような効果が得られる。
【００６８】
≪第１構成例−第２実施形態≫
図６に示すように、隣接する２本のソース線Ｘ１−Ｘ２間において、２つの画素ＰＸ１及びＰＸ２は、列方向Ｖに隣接している。ゲート線Ｙのそれぞれは、各画素ＰＸの行方向に沿って延出している。ここでは、各ゲート線Ｙは、画素の略中央を通るように配置されている。
【００６９】
補助容量線ＡＹのそれぞれは、各画素ＰＸの行方向Ｈに沿って延出するとともに、列方向Ｖに隣接する画素間に配置されている。ここでは、補助容量線ＡＹ２は、画素ＰＸ１と画素ＰＸ２との間に配置されている。また、ゲート線Ｙ１は、隣接する２本の補助容量線ＡＹ１−ＡＹ２間に配置されている。このような補助容量線ＡＹは、光透過性を有していない導電材料によって形成され、表示に寄与しない遮光領域ＳＬＤを形成している。
【００７０】
画素ＰＸ１は、隣接する２本の補助容量線ＡＹ１−ＡＹ２間に配置されている。画素ＰＸ１に配置された画素電極ＥＰは、ゲート線Ｙ１と対向するとともに、ゲート線Ｙ１とソース線Ｘ１との交差部付近に配置されたスイッチング素子（図示せず）を介してソース線Ｘ１に接続されている。
【００７１】
対向電極ＥＴは、画素ＰＸ１において列方向Ｖに沿って延出した第１セグメントＥＴ１及び第２セグメントＥＴ２を備えている。このような第１セグメントＥＴ１と第２セグメントＥＴ２とを電気的に接続する接続部ＣＮは、補助容量線ＡＹによって形成される遮光領域ＳＬＤに配置されている。図６に示した例では、補助容量線ＡＹ２は、接続部ＣＮと対向する。
【００７２】
このような第２実施形態においても、第１構成例で説明したような効果が得られる。
【００７３】
《第２構成例》
図７には、行方向Ｈに隣接する２つの画素ＰＸ１及びＰＸ２を図示している。各画素ＰＸには、画素電極ＥＰが配置されている。画素ＰＸは、実質的に表示に寄与する領域に相当し、画素間は、表示に寄与しない遮光領域ＳＬＤに相当する。図７においては、行方向Ｈに隣接する画素ＰＸ１−ＰＸ２間に遮光領域ＳＬＤが形成されている。
【００７４】
対向電極ＥＴは、各画素ＰＸにおいて画素電極ＥＰと対向するストライプ状の第１セグメントＥＴ１及び第２セグメントＥＴ２を備えている。
【００７５】
図７に示した例では、これらの第１セグメントＥＴ１及び第２セグメントＥＴ２は、共に行方向Ｈに沿って互いに略平行に延出している。また、第１セグメントＥＴ１及び第２セグメントＥＴ２は、画素ＰＸ１のみならず、画素ＰＸ２においても、画素電極ＥＰと対向している。
【００７６】
図７では省略しているが、対向電極ＥＴを構成する各セグメントは、アクティブエリアＤＳＰの全体にわたって直線状に延出し、それぞれ行方向Ｈに並んだ複数の画素における各画素電極ＥＰと対向している。また、各セグメントは、列方向Ｖに並んだ２つの画素に跨って配置されている。
【００７７】
第１セグメントＥＴ１と第２セグメントＥＴ２との間には、配向制御手段として機能するスリットＳＬが形成されている。当然のことながら、スリットＳＬは、行方向Ｈに沿って延出している。このスリットＳＬは、画素ＰＸ１の行方向Ｈに沿ったが始端から終端まで繋がったラインスリットタイプに相当する。
【００７８】
このようなスリットＳＬは、各画素ＰＸを列方向Ｖに並んだ２つの領域に分割するように各画素ＰＸの略中央を通るように形成されている。つまり、図７において、画素ＰＸ１は、スリットＳＬを挟んで上側の領域と下側の領域とに２分割されている。画素ＰＸ１の上側の領域においては、画素電極ＥＰと第１セグメントＥＴ１とが対向している。また、画素ＰＸ１の下側の領域においては、画素電極ＥＰと第２セグメントＥＴ２とが対向している。画素電極ＥＰと、第１セグメントＥＴ１及び第２セグメントＥＴ２とがそれぞれ対向する領域は、例えば略同等の面積である。
【００７９】
このような構成の対向電極ＥＴは、隣接する画素間の遮光領域ＳＬＤにおいて、第１セグメントＥＴ１と第２セグメントＥＴ２とを電気的に接続する接続部ＣＮを備えている。すなわち、接続部ＣＮは、列方向Ｖに並んだ第１セグメントＥＴ１及び第２セグメントＥＴ２を接続するように列方向Ｖに沿って延出している。
【００８０】
なお、第１セグメントＥＴ１及び第２セグメントＥＴ２は、アクティブエリア外において、互いに電気的に接続されて共通の給電点からコモン電位が供給される構成であっても良いし、各々コモン電位が供給される構成であっても良い。
【００８１】
このような構成によれば、第１セグメントＥＴ１及び第２セグメントＥＴ２を含む対向電極ＥＴの高抵抗化を抑制することができ、第１構成例と同様の効果が得られる。
【００８２】
また、上述した構成によれば、接続部ＣＮは、画素間の遮光領域ＳＬＤに配置されているため、第１構成例と同様の効果が得られる。
【００８３】
≪第２構成例−第３実施形態≫
図８に示すように、隣接する２本のゲート線Ｙ１−Ｙ２間（あるいは隣接する２本の補助容量線間）において、２つの画素ＰＸ１及びＰＸ２は、行方向Ｈに隣接している。ソース線Ｘのそれぞれは、各画素ＰＸの列方向Ｖに沿って延出するとともに、行方向Ｈに隣接する画素間に配置されている。ここでは、ソース線Ｘ２は、画素ＰＸ１と画素ＰＸ２との間に配置されている。このようなソース線Ｘは、光透過性を有していない導電材料によって形成され、表示に寄与しない遮光領域ＳＬＤを形成している。
【００８４】
画素ＰＸ１は、隣接する２本のソース線Ｘ１−Ｘ２間に配置されている。画素ＰＸ１に配置された画素電極ＥＰは、ゲート線Ｙ１とソース線Ｘ１との交差部付近に配置されたスイッチング素子（図示せず）を介してソース線Ｘ１に接続されている。
【００８５】
対向電極ＥＴは、画素ＰＸ１において行方向Ｈに沿って延出した第１セグメントＥＴ１及び第２セグメントＥＴ２を備えている。このような第１セグメントＥＴ１と第２セグメントＥＴ２とを電気的に接続する接続部ＣＮは、ソース線Ｘによって形成される遮光領域ＳＬＤに配置されている。図８に示した例では、ソース線Ｘ２は、接続部ＣＮと対向する。
【００８６】
このような第３実施形態によれば、第２構成例で説明したような効果が得られる。
【００８７】
以上説明した第１構成例及び第２構成例において、接続部ＣＮは、第１セグメントＥＴ１及び第２セグメントＥＴ２と同一材料により一体に形成されることが望ましい。すなわち、接続部ＣＮは、対向電極ＥＴの一部であり、図２に示した例のように、対向基板ＣＴにおいて、例えばカラーフィルタ層３４の上に配置されている。これにより、接続部ＣＮを形成するための別途の製造工程を追加する必要がなく（つまり、生産性を悪化させることがなく）、製造コストの増加を抑制できる。
【００８８】
なお、接続部ＣＮは、第１セグメントＥＴ１などとは別に、金属酸化物よりも低抵抗な導電材料によって形成しても良い。
【００８９】
また、接続部ＣＮの幅（つまり延出方向に直交する長さ）は、広いほど抵抗の低減効果が期待できるが、表示への影響や、アレイ基板ＡＲと対向基板ＣＴとの合わせずれのマージンなどを考慮して遮光領域ＳＬＤを超えない範囲に設定されることが望ましい。つまり、接続部ＣＮの幅は、ゲート線Ｙの幅より小さい、あるいは、補助容量線ＡＹの幅より小さい、あるいは、ソース線Ｘの幅より小さいことが望ましい。
【００９０】
図９に示すように、対向電極ＥＴは、アクティブエリアＤＳＰに対して複数のセグメントＥＴｎを備えて構成されている。各セグメントＥＴは、アクティブエリアＤＳＰの全体にわたって（行方向または列方向に）ストライプ状に延出し、また、延出方向ＥＸとは直交する方向に並んで配置されている。これらのセグメントＥＴは、例えば、アクティブエリア外において互いに接続されている。
【００９１】
各セグメントＥＴは、アクティブエリアＤＳＰにおいて、延出方向ＥＸに並んだ複数の画素ＰＸｎにわたって配置されている。また、各セグメントＥＴは、延出方向ＥＸとは直交する方向並んだ２つの画素に跨って配置されている。隣接する２つのセグメントＥＴは、アクティブエリアＤＳＰにおいて、延出方向ＥＸに並んだ画素間（つまり遮光領域）の少なくとも１箇所で接続部ＣＮを介して電気的に接続されている。
【００９２】
例えば、接続部ＣＮは、アクティブエリアＤＳＰの全画素間に配置しても良い。このように、接続部ＣＮによる接続数が多いほど、対向電極ＥＴの低抵抗化が可能となる。
【００９３】
一方で、接続部ＣＮ付近において、接続部ＣＮと画素電極ＥＰとの間に不所望な電界が形成された場合に表示に与える影響を考慮して、接続部ＣＮは、全画素間に配置せず、画素数よりも少ない任意の数にて配置することが望ましい。
【００９４】
この場合、接続部ＣＮの配置位置については、配置位置に偏りが生ずると表示ムラ等の不具合の要因となるため、接続部ＣＮは、一定の規則に従って２以上の複数画素毎に配置されることが望ましい。
【００９５】
また、接続部ＣＮは、配置位置に偏りが生じない程度にランダムに配置しても良い。これにより、接続部ＣＮの影響を分散させることができる。例えば、図９に示した例では、アクティブエリアＤＳＰにおいて、複数の画素（例えば３×３の９画素）からなる単位ブロックＢＬＫ当たりに配置される接続部ＣＮの数が略同一（例えば３個）としている。また、単位ブロックＢＬＫにおいて必ずしも隣接するセグメントが接続部ＣＮによって接続されていなくても良く、この場合、隣接する他の単位ブロックＢＬＫにおいて隣接するセグメントを接続するための接続部ＣＮを配置しても良い。
【００９６】
このような構成によれば、対向電極ＥＴの面内での電位の分布を均一化することができ、良好な表示品位を得ることが可能となる。
【００９７】
以上説明したように、この実施の形態によれば、対向電極の高抵抗化を抑制し、広い視野角特性及び高いコントラスト比を有するとともに、表示品位の良好な画像を表示可能な液晶表示装置を提供できる。
【００９８】
すなわち、対向電極は、各画素において画素電極と対向するストライプ状の第１セグメントと第２セグメントとの間に、画素電極との間に電界が形成された状態で液晶分子の配向を制御するためのスリットが形成された構成であって、第１セグメントと第２セグメントとは、隣接する画素間の遮光領域において接続部によって電気的に接続されている。
【００９９】
つまり、第１セグメント及び第２セグメントは、各画素においてはスリットを介して分断されているものの、画素間の遮光領域において電気的に接続されている。このため、これらの第１セグメント及び第２セグメントを含む対向電極の高抵抗化を抑制することができる。
【０１００】
また、対向電極の抵抗が下がることにより、対向電極側での駆動信号の劣化が抑制され、また、画素電極側からの電位変動の影響を受けにくくなり、フリッカ、クロストーク、表示ムラ等の表示不具合が抑制され、表示品位の良好な画像を表示可能となる。
【０１０１】
さらに、接続部は、画素間の遮光領域に配置されているため、たとえ接続部と画素電極との間に不所望な電界が形成されたとしても、表示に与える影響を軽減することが可能となる。
【０１０２】
一方で、画素電極と対向電極との間に電界が形成されていない状態では基板主面に対して略垂直に配向する液晶分子は、各画素において、対向電極に形成されたスリットにより、画素電極と対向電極との間に形成された電界によって配向制御される。このとき、画素電極と第１セグメントとの間に形成される電界と、第２セグメントとの間に形成される電界とは、スリット近傍で異なる向きに傾斜する。
【０１０３】
このような傾斜した電界は、ＭＶＡモードを実現できるため、広い視野角特性及び高いコントラスト比を有する画像を表示可能となる。
【０１０４】
なお、この発明は、上記実施形態そのものに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【図面の簡単な説明】
【０１０５】
【図１】図１は、この発明の一実施の形態に係るＭＶＡモードの液晶表示装置の構成を概略的に示す図である。
【図２】図２は、図１に示した液晶表示装置に適用されるアレイ基板及び対向基板の構造を概略的に示す断面図である。
【図３】図３は、本実施の形態における配向制御手段の構成例（スリット）を概略的に示す断面図である。
【図４】図４は、この発明のＭＶＡモードの液晶表示装置を実現するための第１構成例を説明するための図である。
【図５】図５は、第１構成例に係るＭＶＡモードの液晶表示装置の第１実施形態を説明するための図である。
【図６】図６は、第１構成例に係るＭＶＡモードの液晶表示装置の第２実施形態を説明するための図である。
【図７】図７は、この発明のＭＶＡモードの液晶表示装置を実現するための第２構成例を説明するための図である。
【図８】図８は、第２構成例に係るＭＶＡモードの液晶表示装置の第３実施形態を説明するための図である。
【図９】図９は、この発明のＭＶＡモードの液晶表示装置を実現するための対向電極の構成例を説明するための図である。
【符号の説明】
【０１０６】
ＬＰＮ…液晶表示パネル  ＢＬ…バックライトユニット
ＡＲ…アレイ基板  ＣＴ…対向基板  ＬＱ…液晶層
ＤＳＰ…アクティブエリア  ＰＸ…画素  ＳＬＤ…遮光領域
ＥＰ…画素電極  Ｗ…スイッチング素子
Ｙ…ゲート線  Ｘ…ソース線  ＡＹ…補助容量線
ＥＴ…対向電極  ＳＬ…スリット  ＣＮ…接続部
ＥＴ１…第１セグメント  ＥＴ２…第２セグメント
ＢＭ…ブラックマトリクス
【図１】
2010078841.tif 000003
【図２】
2010078841.tif 000004
【図３】
2010078841.tif 000005
【図４】
2010078841.tif 000006
【図５】
2010078841.tif 000007
【図６】
2010078841.tif 000008
【図７】
2010078841.tif 000009
【図８】
2010078841.tif 000010
【図９】
2010078841.tif 000011