(57)【要約】【課題】データを分散して記憶させる半導体メモリに対して、想定される機械的負荷及び電気的負荷を平準化させる半導体記憶装置を用いたＲＡＩＤシステムを提供する。【解決手段】ホスト機器２００との間でデータ転送を行うＲＡＩＤシステム１００であって、複数の半導体メモリ４を搭載して成る複数の半導体記憶装置１０と、複数の半導体記憶装置１０間でデータを分散して記憶する際に、半導体メモリ４の組み合わせを選択する半導体メモリ選択部２０と、半導体メモリ選択部２０が選択した半導体メモリ４に対して、ホスト機器２００の要求に応じたアクセスを行うメモリ制御部３０とを具備し、半導体メモリ選択部２０は、半導体メモリ４の受ける機械的負荷が平均化するように、半導体メモリ４の組み合わせを選択する。【選択図】図１
2010170403.tif 000002
【特許請求の範囲】
【請求項１】
ホスト機器との間でデータ転送を行う半導体記憶装置を用いたＲＡＩＤシステムであって、
複数の半導体メモリを搭載して成る複数の半導体記憶装置と、
前記複数の半導体記憶装置間でデータを分散して記憶する際に、前記半導体メモリの組み合わせを選択する半導体メモリ選択部と、
前記半導体メモリ選択部が選択した前記半導体メモリに対して、前記ホスト機器の要求に応じたアクセスを行うメモリ制御部とを具備し、
前記半導体メモリ選択部は、前記半導体メモリの受ける機械的負荷が平均化するように、前記半導体メモリの組み合わせを選択することを特徴とする半導体記憶装置を用いたＲＡＩＤシステム。
【請求項２】
前記機械的負荷の大きさは、実装基板上に搭載された前記半導体メモリと実装基板上の熱源との距離に基づいて判定することを特徴とする請求項１記載の半導体記憶装置を用いたＲＡＩＤシステム。
【請求項３】
前記半導体メモリと実装基板上の熱源との距離は、前記半導体メモリが搭載される実装基板と前記半導体メモリのはんだ接合部と熱源との最短距離であることを特徴とする請求項２記載の半導体記憶装置を用いたＲＡＩＤシステム。
【請求項４】
前記半導体メモリと実装基板上の熱源との距離は、前記半導体メモリの中心部と熱源との最短距離であることを特徴とする請求項２記載の半導体記憶装置を用いたＲＡＩＤシステム。
【請求項５】
前記機械的負荷の大きさは、実装基板上に搭載された前記半導体メモリと実装基板を支持するための支持部との距離に基づいて判定することを特徴とする請求項１記載の半導体記憶装置を用いたＲＡＩＤシステム。
【請求項６】
前記半導体メモリと前記支持部との距離は、前記半導体メモリが搭載される実装基板と前記半導体メモリのはんだ接合部と前記支持部との最短距離であることを特徴とする請求項５記載の半導体記憶装置を用いたＲＡＩＤシステム。
【請求項７】
前記半導体メモリと前記支持部との距離は、前記半導体メモリの中心部と前記支持部との最短距離であることを特徴とする請求項５記載の半導体記憶装置を用いたＲＡＩＤシステム。
【請求項８】
ホスト機器との間でデータ転送を行う半導体記憶装置を用いたＲＡＩＤシステムであって、
複数の半導体メモリを搭載して成る複数の半導体記憶装置と、
前記複数の半導体記憶装置間でデータを分散して記憶する際に、前記半導体メモリの組み合わせを選択する半導体メモリ選択部と、
前記半導体メモリ選択部が選択した前記半導体メモリに対して、前記ホスト機器の要求に応じたアクセスを行うメモリ制御部とを具備し、
前記半導体メモリ選択部は、前記半導体メモリが搭載される実装基板と前記半導体メモリのはんだ接合部での損傷値が平均化するように、前記半導体メモリの組み合わせを選択することを特徴とする半導体記憶装置を用いたＲＡＩＤシステム。
【請求項９】
前記実装基板上、または前記実装基板の周囲環境の物理的変動を計測するセンサと、前記はんだ接合部の疲労特性データベースを備え、
前記はんだ接合部での損傷値は、前記センサからの情報と前記はんだ接合部の疲労特性に基づいて計算することを特徴とする請求項８記載の半導体記憶装置を用いたＲＡＩＤシステム。
【請求項１０】
前記センサは、加速度、ひずみ、温度、抵抗、インピーダンスのいずれかの物理量を計測するものであることを特徴とする請求項９記載の半導体記憶装置を用いたＲＡＩＤシステム。
【請求項１１】
ホスト機器との間でデータ転送を行う半導体記憶装置を用いたＲＡＩＤシステムであって、
複数の半導体メモリを搭載して成る複数の半導体記憶装置と、
前記複数の半導体記憶装置間でデータを分散して記憶する際に、前記半導体メモリの組み合わせを選択する半導体メモリ選択部と、
前記半導体メモリ選択部が選択した前記半導体メモリに対して、前記ホスト機器の要求に応じたアクセスを行うメモリ制御部とを具備し、
前記半導体メモリ選択部は、前記半導体メモリが搭載される実装基板と前記半導体メモリのはんだ接合部での損傷値及び前記半導体メモリへの書き込み回数のいずれもが平均化するように、前記半導体メモリの組み合わせを選択することを特徴とする半導体記憶装置を用いたＲＡＩＤシステム。
【請求項１２】
前記実装基板上、または前記実装基板の周囲環境の物理的変動を計測するセンサと、前記はんだ接合部の疲労特性データベースを備え、
前記はんだ接合部での損傷値は、前記センサからの情報と前記はんだ接合部の疲労特性に基づいて計算することを特徴とする請求項１１記載の半導体記憶装置を用いたＲＡＩＤシステム。
【請求項１３】
前記センサは、加速度、ひずみ、温度、抵抗、インピーダンスのいずれかの物理量を計測するものであることを特徴とする請求項１２記載の半導体記憶装置を用いたＲＡＩＤシステム。
【請求項１４】
前記半導体メモリへの書き込み回数を蓄積する半導体メモリへの書き込み回数データベースを備えることを特徴とする請求項１１記載の半導体記憶装置を用いたＲＡＩＤシステム。
【請求項１５】
前記半導体メモリの組み合わせは、ファイル書き込み毎、一定期間使用後、前記半導体メモリ内のガベージコレクションのタイミング等で更新を実行することを特徴とする請求項１乃至１４のいずれか１項に記載の半導体記憶装置を用いたＲＡＩＤシステム。
【請求項１６】
ホスト機器との間でデータ転送を行い、複数の半導体メモリを搭載して成る複数の半導体記憶装置を用いたＲＡＩＤシステムにおける制御方法であって、
前記複数の半導体記憶装置間でデータを分散して記憶する際に、前記半導体メモリの受ける機械的負荷が平均化するように、前記半導体メモリの組み合わせを選択し、
選択した前記半導体メモリに対して、前記ホスト機器の要求に応じたアクセスを行う、ことを特徴とする半導体記憶装置を用いたＲＡＩＤシステムにおける制御方法。
【請求項１７】
ホスト機器との間でデータ転送を行い、複数の半導体メモリを搭載して成る複数の半導体記憶装置を用いたＲＡＩＤシステムにおける制御方法であって、
前記複数の半導体記憶装置間でデータを分散して記憶する際に、前記半導体メモリが搭載される実装基板と前記半導体メモリのはんだ接合部での損傷値が平均化するように、前記半導体メモリの組み合わせを選択し、
選択した前記半導体メモリに対して、前記ホスト機器の要求に応じたアクセスを行う、ことを特徴とする半導体記憶装置を用いたＲＡＩＤシステムにおける制御方法。
【請求項１８】
ホスト機器との間でデータ転送を行い、複数の半導体メモリを搭載して成る複数の半導体記憶装置を用いたＲＡＩＤシステムにおける制御方法であって、
前記複数の半導体記憶装置間でデータを分散して記憶する際に、前記半導体メモリが搭載される実装基板と前記半導体メモリのはんだ接合部での損傷値及び前記半導体メモリへの書き込み回数のいずれもが平均化するように、前記半導体メモリの組み合わせを選択し、
選択した前記半導体メモリに対して、前記ホスト機器の要求に応じたアクセスを行う、ことを特徴とする半導体記憶装置を用いたＲＡＩＤシステムにおける制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の半導体記憶装置を用いたＲＡＩＤシステム及びその制御方法に関する。
【背景技術】
【０００２】
近年、代表的な大容量記憶装置としてＨＤＤ(Hard Disk Drive)を用いたＲＡＩＤ(Redundant Array of Inexpensive Disks)が広く用いられている。ＲＡＩＤは安価なＨＤＤを複数個組み合わせ、冗長性を持たせた上でデータを分散記録するため、高速で信頼性の高い記憶装置を安価に実現することができる。
【０００３】
ＨＤＤにおいて、磁気ヘッドによって円盤状のディスク上の磁性体にデータが記録される。ＨＤＤの寿命に影響を与える要因は多数考えられるが、記憶部であるディスクは円盤状であり、ディスク上で不良が発生する場所はランダム性が高い。よって、物理的な情報記録位置によってデータが失われる確率は同じである可能性が高い。このような理由から、故障という観点から見た場合、ＨＤＤ内部でディスクにデータを記録する物理的な場所は大きな問題にはならない。ＲＡＩＤを構成するＨＤＤの場合も、分散記録するデータのＨＤＤ内部での位置は大きな問題とはならない。
【０００４】
他方、不揮発性の半導体メモリを用いた半導体記憶装置の大容量化が急速に進んでいる。半導体記憶装置では、データは基板上に実装された半導体メモリに保存される。ＨＤＤのディスクの場合とは異なり、半導体メモリは必ずしも物理的に対称性を持って基板上に実装されるわけではない。よって、半導体メモリの物理的な位置によって、不良が発生する確率に差異が生じる。そのため、データの復元を考慮した冗長性を持たせた分散記録だけでは十分といえない。
【０００５】
また、半導体メモリの場合、書き込み回数に制限が存在することから、消去回数の平準化について工夫がなされている。例えば、複数のフラッシュメモリ・モジュールにより構成されたＲＡＩＤにおいて、複数のモジュールに渡る消去回数平準化法が提案されている（例えば、特許文献１参照。）。これは、半導体メモリに特有の書き込み回数制限を回避するために、ＲＡＩＤを構成した状態で複数のモジュールにまたがって平準化することにより、ＲＡＩＤによるストレージ装置の長寿命化を図るものである。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７-２６５２６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
半導体記憶装置でＲＡＩＤを構成し、半導体メモリの物理的配置を考慮せずにデータを分散保存させた場合、各半導体記憶装置内の半導体メモリは不良が発生する確率が異なる。各半導体記憶装置にデータを保存する際、その時点で不良が発生する確率が高い半導体メモリに選択的にデータが分散される可能性が生じる。この結果、ＨＤＤによるＲＡＩＤと比較して、ＲＡＩＤによる冗長性以上の不良が一度に発生し、データが失われる可能性がより高くなるという問題があった。
【０００８】
そこで、本発明は、上記した問題に鑑みてなされたもので、データを分散して記憶させる半導体メモリに対して、想定される機械的負荷及び電気的負荷を平準化させた半導体記憶装置を用いたＲＡＩＤシステム及びその制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一態様によれば、ホスト機器との間でデータ転送を行う半導体記憶装置を用いたＲＡＩＤシステムであって、複数の半導体メモリを搭載して成る複数の半導体記憶装置と、前記複数の半導体記憶装置間でデータを分散して記憶する際に、前記半導体メモリの組み合わせを選択する半導体メモリ選択部と、前記半導体メモリ選択部が選択した前記半導体メモリに対して、前記ホスト機器の要求に応じたアクセスを行うメモリ制御部とを具備し、前記半導体メモリ選択部は、前記半導体メモリの受ける機械的負荷が平均化するように、前記半導体メモリの組み合わせを選択することを特徴とする半導体記憶装置を用いたＲＡＩＤシステムが提供される。
【００１０】
また、本発明の別の一態様によれば、ホスト機器との間でデータ転送を行う半導体記憶装置を用いたＲＡＩＤシステムであって、複数の半導体メモリを搭載して成る複数の半導体記憶装置と、前記複数の半導体記憶装置間でデータを分散して記憶する際に、前記半導体メモリの組み合わせを選択する半導体メモリ選択部と、前記半導体メモリ選択部が選択した前記半導体メモリに対して、前記ホスト機器の要求に応じたアクセスを行うメモリ制御部とを具備し、前記半導体メモリ選択部は、前記半導体メモリが搭載される実装基板と前記半導体メモリのはんだ接合部での損傷値が平均化するように、前記半導体メモリの組み合わせを選択することを特徴とする半導体記憶装置を用いたＲＡＩＤシステムが提供される。
【００１１】
また、本発明の別の一態様によれば、ホスト機器との間でデータ転送を行う半導体記憶装置を用いたＲＡＩＤシステムであって、複数の半導体メモリを搭載して成る複数の半導体記憶装置と、前記複数の半導体記憶装置間でデータを分散して記憶する際に、前記半導体メモリの組み合わせを選択する半導体メモリ選択部と、前記半導体メモリ選択部が選択した前記半導体メモリに対して、前記ホスト機器の要求に応じたアクセスを行うメモリ制御部とを具備し、前記半導体メモリ選択部は、前記半導体メモリが搭載される実装基板と前記半導体メモリのはんだ接合部での損傷値及び前記半導体メモリへの書き込み回数のいずれもが平均化するように、前記半導体メモリの組み合わせを選択することを特徴とする半導体記憶装置を用いたＲＡＩＤシステムが提供される。
【発明の効果】
【００１２】
本発明によれば、データを分散して記憶させる半導体メモリに対して、想定される機械的負荷及び電気的負荷を平準化させるように、半導体メモリを組み合わせるので、データ損失のリスクを低減することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態に係る半導体記憶装置を用いたＲＡＩＤシステムの構成を示すブロック図である。
【図２】本発明の実施の形態に係る半導体記憶装置の概略構成を示す模式図である。
【図３】本発明の実施の形態に係る半導体記憶装置を用いたＲＡＩＤシステムの一例を示す模式図である。
【図４】最適化された半導体メモリの組み合わせを説明する図である。
【図５】分散化されたデータの保存例を説明する図である。
【図６】半導体メモリの組み合わせ決定までの処理の流れを示すフローチャートである。
【図７】代表距離の決定の仕方を説明する図である。
【図８】第３の実施形態に係る半導体記憶装置を用いたＲＡＩＤシステムの構成を示すブロック図である。
【図９】半導体メモリの組み合わせ決定までの処理の流れを示すフローチャートである。
【図１０】第４の実施形態に係る半導体記憶装置を用いたＲＡＩＤシステムの構成を示すブロック図である。
【図１１】半導体メモリの組み合わせ決定までの処理の流れを示すフローチャートである。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態について図面を参照しながら説明する。各図において同一箇所については同一の符号を付すとともに、重複した説明は省略する。
【００１５】
（第１の実施形態）
図１は、本発明の実施の形態に係る半導体記憶装置を用いたＲＡＩＤシステムの構成を示すブロック図である。このＲＡＩＤシステム１００は、複数の半導体記憶装置１０と、メモリ制御部３０と、半導体メモリ選択部２０から構成され、外部機器としてのホスト機器２００と接続している。半導体記憶装置１０は後述するように、実装基板上に複数の半導体メモリが搭載されている。半導体メモリ選択部２０は、複数の半導体記憶装置１０間でデータを分散して記憶する際に、半導体メモリの組み合わせを選択するものである。半導体メモリ選択部２０は、それぞれの半導体記憶装置１０内の半導体メモリの受ける機械的負荷が平均化するように、半導体メモリの組み合わせを選択する。第１の実施形態では、半導体メモリの受ける機械的負荷情報４０が半導体メモリ選択部２０に取り込まれている。メモリ制御部３０は、半導体メモリ選択部２０が選択した半導体メモリに対して、ホスト機器２００の要求に応じたアクセスを行い、分散したデータの書き込み等を実行する。ホスト機器２００としては、例えばパーソナルコンピュータなどの電子機器が挙げられる。
【００１６】
図２は、本発明の実施の形態に係る半導体記憶装置１０の概略構成を示す模式図である。図２において、実装基板１上の中央からやや右寄りに、制御用のコントロールＩＣ５が配置されている。コントロールＩＣ５の周囲には、コンデンサ６、センサ７、電源８が配置されている。センサ７は、実装基板１上、またはその周囲環境の物理的変動を計測するもので、モニタリングを行うために配設する。計測する物理量としては、加速度、ひずみ、温度、抵抗、インピーダンスのいずれか一つでも、または複数でもよい。
【００１７】
さらに、これらを取り囲むように、８個の半導体メモリ４が配置されている。したがって、各半導体メモリ４が配置された位置とコントロールＩＣ５とを結ぶ距離は、異なっている。半導体メモリ４は、例えば２値ＮＡＮＤ型フラッシュメモリ、あるいは多値ＮＡＮＤ型フラッシュメモリが好適である。図２においては、半導体メモリ４の実装数は８個であるが、一つの半導体記憶装置１０に実装される半導体メモリ４の数はこれに限られない。実装基板１の一端部には、コネクタ２が配設されている。半導体記憶装置１０は、樹脂封止などでパッケージングされていてもよい。
【００１８】
図２に示す半導体記憶装置１０をｎ台用いて、図３に示すようなＲＡＩＤシステム１００を構築する。図３は、ＲＡＩＤシステム１００の一例を示す模式図である。図３に示すＲＡＩＤシステム１００において、一つのデータをｎ個のブロックに分散化して各半導体記憶装置１０に保存する。データを分散化する方法は、特定のものに限定されることなく、ＲＡＩＤの冗長性のレベルによって様々な周知のものを採用することができる。すなわち、冗長性を持たせずにデータをｎ分割して保存する場合(ＲＡＩＤ０)、データそのもののコピーをｎ個保存する場合(ＲＡＩＤ１)、データを分割して保存し、さらに分割データのパリティも保存する場合(ＲＡＩＤ５、６)等である。
【００１９】
本発明の第１の実施形態においては、コントロールＩＣ５の発熱による熱変動（熱負荷）に対する、半導体メモリ４への書き込みの最適化を行う。一般的に、半導体記憶装置１０に用いられるコントロールＩＣ５は副次的に大きな発熱を伴う。実装基板１上の実装部品に大きな熱変動が存在する場合、電源のＯＮ、ＯＦＦにより半導体メモリ４と実装基板１を接続するはんだ接合部には、大きな熱応力が発生する。
【００２０】
図２に示す半導体記憶装置１０では、コントロールＩＣ５から距離が離れるに従って実装基板１上の温度が下降していく。そこで、ＲＡＩＤシステム１００を構成する各半導体記憶装置１０において、分散してデータを保存する各半導体メモリ４の、コントロールＩＣ５からの代表距離を極力平均化するように組み合わせを決定する。これにより、ＲＡＩＤシステム１００を構成する半導体メモリ４全体に渡って、熱変動の影響を平均化することができる。代表距離としては、コントロールＩＣ５の中心から各半導体メモリ４の中心までの距離あるいはコントロールＩＣ５の中心から最も近接する各半導体メモリのはんだ接合部までの距離などが好適である。
【００２１】
代表距離を平均化するための組み合わせは、半導体記憶装置１０の設計時に決定することができる。しかし、半導体メモリ４の劣化等の情報、例えば既書き込み回数等をも合わせて考慮して、組み合わせの優先順位付けは随時変更することも可能である。
【００２２】
2010170403.tif 000003
【数１】
2010170403.tif 000004
【００２３】
式（１）は遺伝的アルゴリズム等の一般的な最適化アルゴリズムによって解を得ることができる。分散してデータを記録する半導体メモリ４の組み合わせを考慮して、半導体メモリ４の順序を並べ替えた様子を図４に示す。図４に示すように、ＲＡＩＤシステム１００は、Ｎ個の半導体記憶装置１０から成り、各半導体記憶装置１０はそれぞれ８個の半導体メモリ４を搭載している。半導体記憶装置Ｂ乃至半導体記憶装置Ｎにおいては、最適化アルゴリズムによって各半導体メモリ４について並べ替えが行われた状態で配置されていることを表わしている。図４の最適化された半導体メモリ４の組み合わせに対して、データを図５のように分散して記録する。図５に示すように、分散データａ１を記録する半導体メモリＡ１に対して、組み合わせとして選定された半導体メモリＢ（１）に分散データｂ１を記録し、組み合わせとして選定された半導体メモリＣ（１）に分散データｃ１を記録している。分散データｎ１についても同様に記録する。
【００２４】
本実施形態によれば、分散データを記録する半導体メモリの組み合わせに、コントロールＩＣ等から受ける熱等の機械的負荷を考慮するので、データ損失のリスクを低減することができる
（第２の実施形態）
本発明に係る第２の実施形態として、外部からの荷重や振動に対する書き込み最適化を行う場合を説明する。図２に示すように、支持部（ボス穴）３が形成された実装基板１においては、外部から荷重や振動が加えられた際に、支持部３を介して実装基板１に荷重が伝達される。支持部３を経由して荷重が加えられた場合、一般的に、支持部３に近接するに従って実装基板の曲率が大きくなる傾向がある。半導体メモリ４と実装基板１との間のはんだ接合部には、はんだ接合部における実装基板１の曲率が大きいほど大きな応力が発生する。
【００２５】
そこで、第２の実施形態においては、各半導体メモリ４と支持部３までの代表距離が平均化するようにデータを分散保存する。代表距離として、支持部３の中心から各半導体メモリ４の中心までの距離あるいは支持部３の中心から最も近接する各半導体メモリ４のはんだ接合部までの距離などを選定することが好適である。上記式（１）により、代表距離を設定して最適化問題に帰着させることで、組み合わせの解を得ることができる。
【００２６】
代表距離を平均化するための組み合わせは、半導体記憶装置１０の設計時に決定することができる。しかし、半導体メモリ４の劣化等の情報、例えば既書き込み回数等をも合わせて考慮して、組み合わせの優先順位付けは随時変更することも可能である。
【００２７】
ここで、上記した第１の実施形態及び第２の実施形態における半導体メモリ４の組み合わせ決定までの処理の流れについて、図６により説明する。
【００２８】
まず、基準位置となる熱源やボス穴の位置を決定する（ステップＳ６１）。ここで、熱源はコントロールＩＣ５あるいは電源８であり、ボス穴は支持部３である。各半導体メモリ４への代表距離ｄＫＩを決定する（ステップＳ６２）。代表距離ｄｋｉの決定は、一つの決め方に限られない。そこで、例えば、図７に示すよう決定することが好適である。図７は、代表距離の決定の仕方を説明する図である。図７に示すように、熱源となるコントロールＩＣ５から半導体メモリ４のはんだ接合部９への最短距離ｄｔｓ、熱源となるコントロールＩＣ５から半導体メモリ４の中心部への最短距離ｄｔｃ、ボス穴３から半導体メモリ４のはんだ接合部９への最短距離ｄｍｓ、ボス穴３から半導体メモリ４の中心部への最短距離ｄｍｃのいずれでもよい。
【００２９】
代表距離ｄｋｉの決定後は、最適化問題を解いて半導体メモリ４の組み合わせを決定する（ステップＳ６３）。ＲＡＩＤシステム１００に設けたメモリ制御部３０へ、決定した半導体メモリ４の組み合わせを格納する（ステップＳ６４）。
【００３０】
（第３の実施形態）
本発明に係る第３の実施の形態として、物理的状態を測定しながら各半導体メモリ４のはんだ接合部に蓄積される損傷値を推定し、推定された損傷値を元に書き込み最適化を行う場合について説明する。図８は、本発明の第３の実施形態に係る半導体記憶装置を用いたＲＡＩＤシステム１００の構成を示すブロック図である。このＲＡＩＤシステム１００は、複数の半導体記憶装置１０と、メモリ制御部３０と、半導体メモリ選択部２０から構成され、外部機器としてのホスト機器２００と接続している。さらに、第３の実施形態においては、疲労特性データベース５０を予め準備しる。この疲労特性データベース５０には、例えば、はんだ接合部９のひずみ範囲と寿命の関係を表すデータが蓄積されている。このデータベース５０は、実装基板１の設計情報や使用している材料の情報を利用して、半導体メモリ４が搭載された半導体記憶装置１０に対して現象解析を実行し、はんだ接合部９に生じる負荷を予測することにより、はんだ接合部９の破損に関する関係を算出して構築することができる。
【００３１】
第１の実施形態、第２の実施形態において述べたように、はんだ接合部９は機械的な負荷により損傷を受ける。ある一定の損傷が蓄積すると、はんだ接合部９は疲労により電気的に断線する。本実施形態では、センサ７で測定された物理量を、別途保存してある疲労特性データベース５０と比較することにより、各半導体メモリ４のはんだ接合部９の損傷値を算出する。この損傷値についての情報５１を元に、半導体メモリ選択部２０において、分散したデータを書き込む半導体メモリ４の組み合わせを決定する。半導体メモリ４の組み合わせを更新する頻度は、ファイル書き込み毎、一定期間使用後、半導体メモリ内のガベージコレクションのタイミング等、の場合が考えられる。また、第１の実施形態、第２の実施形態で算出される代表距離を損傷値に置き換えることで、データを分散させる半導体メモリ４の組み合わせを、最適化問題を解くことにより得ることができる。
【００３２】
ここで、第３の実施形態における半導体メモリ４の組み合わせ決定までの処理の流れについて、図９により説明する。
【００３３】
まず、センサ７からの情報を取得する（ステップＳ９１）。取得したセンサ情報は一定時間ごとにセンサ情報データベース６０に記憶する（ステップＳ９２）。半導体メモリ４の組み合わせを更新する必要があるか否かを判定するために、組み合わせ更新イベントを検出する（ステップＳ９３）。組み合わせ更新イベントを検出しなかった場合には、ステップＳ９１に戻り、組み合わせ更新イベントを検出した場合には、センサ情報が格納されたセンサ情報データベース６０と疲労特性が格納された疲労特性データベース５０を用いて、各半導体メモリ４のはんだ接合部９の損傷値を計算する（ステップＳ９４）。次いで、各半導体メモリ４内の最も損傷値が大きいはんだ接合部９の損傷値を代表損傷値ｄｋｉとする（ステップＳ９５）。代表損傷値ｄｋｉから、最適化問題を解いて半導体メモリ４の組み合わせＢ(i)・・・Ｎ(i)を決定する（ステップＳ９６）。ＲＡＩＤシステムに設けたメモリ制御部３０へ、決定した半導体メモリ４の組み合わせを格納する（ステップＳ９７）。その後、各半導体メモリ４内に記憶されたデータの組み合わせを更新（ステップＳ９８）し、ステップＳ９１に戻る。
【００３４】
（第４の実施形態）
次に、本発明に係る第４の実施形態について説明する。図１０は、第４の実施形態に係る半導体記憶装置を用いたＲＡＩＤシステム１００の構成を示すブロック図である。このＲＡＩＤシステム１００は、複数の半導体記憶装置１０と、メモリ制御部３０と、半導体メモリ選択部２０から構成され、外部機器としてのホスト機器２００と接続している。さらに、第４の実施形態においては、疲労特性データベース５０と、各半導体メモリ４への書き込み回数情報７１を格納した書き込み回数データベース７０を予め準備している。一般的に、半導体メモリ４では、記憶素子の記録回数は有限であり、数百万回程度で記憶素子が劣化して書き込みが不可能になる。一方、情報は、記憶素子の集まりであるブロック単位で書き込みあるいは消去が行われる。そこで、或るブロックに書き込みを行った回数を別途記録し、次に書き込みを行うブロックを決める際の参考とし、書き込みの回数が分散化され、特定のブロックに書き込みが集中することを防いでいる。
【００３５】
そこで、本実施形態では、各半導体メモリ４の記憶素子の劣化の情報を考慮するもので、それぞれの半導体メモリ４の総書き込み回数と、機械的な損傷の可能性を示す指標の両方を利用して、書き込みを行う半導体メモリ４の組み合わせを決定する。たとえば、ｋ番目の半導体記憶装置１０において、ｉ番目の半導体メモリ４の総書き込み回数をＤｋｉとすると、以下の式(２)のような最適化問題によって組合せを決定することができる。
【数２】
2010170403.tif 000005
【００３６】
αは正の定数を表す。関数ｇ（Ｄｋｉ）と定数αの決め方によって、機械的な損傷と記憶素子の書き込みによる劣化とのバランスをとることができる。一例として、以下の式(３)のように、機械的な損傷と同様、平均化を目的とする関数を選択することもできる。
【数３】
2010170403.tif 000006
【００３７】
ここで、第４の実施形態における半導体メモリ４の組み合わせ決定までの処理の流れについて、図１１により説明する。
【００３８】
まず、センサ７からの情報を取得する（ステップＳ１１１）。取得したセンサ情報は一定時間ごとにセンサ情報データベース６０に記憶する（ステップＳ１１２）。半導体メモリ４の組み合わせを更新する必要があるか否かを判定するために、組み合わせ更新イベントを検出する（ステップＳ１１３）。組み合わせ更新イベントを検出しなかった場合には、ステップＳ１１１に戻り、組み合わせ更新イベントを検出した場合には、センサ情報が格納されたセンサ情報データベース６０と疲労特性が格納された疲労特性データベース５０を用いて、各半導体メモリ４のはんだ接合部９の損傷値を計算する（ステップＳ１１４）。次いで、各半導体メモリ４内の最も損傷値が大きいはんだ接合部９の損傷値を代表損傷値ｄｋｉとする（ステップＳ１１５）。代表損傷値ｄｋｉを決定した後、半導体メモリ書き込み回数データベース７０に格納された半導体メモリ書き込み回数Ｄkiから，最適化問題を解いて半導体メモリ４の組み合わせＢ(i)・・・Ｎ(i)を決定する（ステップＳ１１６）。ＲＡＩＤシステム１００に設けたメモリ制御部３０へ、決定した半導体メモリの組み合わせを格納する（ステップＳ１１７）。その後、各半導体メモリ４内に記憶されたデータの組み合わせを更新（ステップＳ１１８）し、ステップＳ１１１に戻る。
【００３９】
本実施形態によれば、半導体記憶装置列によって構成されたＲＡＩＤシステム１００において、特定の半導体メモリの組み合わせにデータを保存したことによる、機械的な破壊を原因としたデータ損失のリスクを低減することができる。
【００４０】
なお、本発明は上記の実施形態のそのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記の実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【符号の説明】
【００４１】
１・・・実装基板、２・・・コネクタ、３・・・ボス穴、４・・・半導体メモリ、５・・・コントロールＩＣ、６・・・コンデンサ、７・・・センサ、８・・・電源、９・・・はんだ接合部、１０・・・半導体記憶装置、２０・・・半導体メモリ選択部、３０・・・メモリ制御部、５０・・・疲労特性データベース、６０・・・センサ情報データベース、７０・・・半導体メモリ書き込み回数データベース、１００・・・半導体記憶装置を用いたＲＡＩＤシステム、２００・・・ホスト機器。
【図１】
2010170403.tif 000007
【図２】
2010170403.tif 000008
【図３】
2010170403.tif 000009
【図４】
2010170403.tif 000010
【図５】
2010170403.tif 000011
【図６】
2010170403.tif 000012
【図７】
2010170403.tif 000013
【図８】
2010170403.tif 000014
【図９】
2010170403.tif 000015
【図１０】
2010170403.tif 000016
【図１１】
2010170403.tif 000017