(57)【要約】【課題】高温になって抵抗が低下する半導体のゴミ等が付着した半導体素子欠陥を検出すること。【解決手段】信号を入力する入力部１１と信号の出力を行う出力部１３と前記出力部１３をハイインピーダンス状態にする制御信号入力部１４とを備えた半導体素子に対する半導体素子欠陥の検出方法であって、前記入力部１１に入力信号を入力すると共に前記制御信号入力部１４に信号を入力して前記出力部１３をハイインピーダンス状態にし、この状態で前記出力部１３に外部から電圧を印加して電流を検出する。【選択図】図４
2010078531.tif 000002
【特許請求の範囲】
【請求項１】
信号を入力する入力部及び信号の出力を行う出力部及び前記出力部をハイインピーダンス状態にする制御信号入力部とを備えた半導体素子に対する半導体素子欠陥の検出方法であって、
前記入力部に入力信号を入力すると共に前記制御信号入力部に信号を入力して前記出力部をハイインピーダンス状態にし、この状態で前記出力部に外部から電圧を印加して電流を検出することを特徴とした半導体素子欠陥の検出方法。
【請求項２】
前記出力部に外部から印加する電圧は、基準電位であることを特徴とした請求項１記載の半導体素子欠陥の検出方法。
【請求項３】
前記出力部が複数の場合、リレーで前記出力部を切り換えて一つの電流検出器で電流を検出することを特徴とした請求項１又は２記載の半導体素子欠陥の検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子内部を動作させた状態（活性化状態）で漏れ電流試験を行い、素子欠陥不良を摘出する半導体素子欠陥の検出方法に関する。
【背景技術】
【０００２】
通常の半導体素子の論理素子の出力は低電位（Ｌ）と高電位（Ｈ）の２種類である。このタイプの素子出力は何のロジック (論理回路）も挟まず直結（ワイヤードオア）した場合、出力が衝突し（高電位出力の素子から低電位素子へ電流が流れ込み）素子破壊を引き起こす。
【０００３】
従い、複数の素子の出力をまとめるためには、複数の素子の出力を入力し１出力にする論理回路が必要となる。例えば、アドレス信号により一つの素子の出力だけを有効とする場合は、複数の素子出力から該当する素子の出力を選択するロジックを介在させる必要がある。このロジックを介在させることは、信号伝播の遅延になる、拡張が難しい（新規にロジックを追加）などの問題が発生する。
【０００４】
そこで、複数素子の出力をワイヤードオアで結合しても出力が衝突し素子破壊に至らないようにするため、選択されない素子の出力を電位的に切り離す素子が考案された。この素子の出力は低電位（Ｌ）と高電位（Ｈ）に加え、ハイインピーダンス状態（カタログ等ではHigh-Zと表記）を備えており、出力に３種類の形態があることから、スリーステートまたはトライステート素子と呼ばれている。
【０００５】
このスリーステートの特徴は、出力側のある電位と素子が切り離しできることであり、素子出力がハイインピーダンス状態（切り離し状態）にある場合に、出力端に電位をかけた場合にここから素子内部に流れ込む電流（漏れ電流）が許容量内であること、また、出力端を低電位にし、素子から外部に流れ出す電流が許容量内であることが正常に切り離しできていることになる。
【０００６】
例えば、高電位状態で流れ込む電流が多い異常のある素子の場合は、高電位を出力している素子が仕様以上の電流を出力することになり素子が破壊される、あるいは電流が維持できず高電位の信号を伝播できず誤作動する状態となる。従い、スリーステート素子については、漏れ電流を計測することが必要不可欠となっている。
【０００７】
従来の半導体素子欠陥の検出方法手法として、半導体素子を環境上限温度まで上げ、半導体素子のコンロール信号（ＣＴＬ）へ信号を印加して出力端子（ＯＵＴ）をＯＦＦ状態にする。次に、リレーを閉じて出力端子へ電圧を印加して、電流計で、半導体素子内部の絶縁酸化膜欠陥が原因の異常漏れ電流を検出するものであった（例えば、特許文献１参照）。
【０００８】
この従来手法の検出手順は、次の (1)〜(6) の順序で行っていた。
【０００９】
(1) 半導体素子を環境上限温度まで上げる。
【００１０】
(2) 半導体素子のコンロール信号（ＣＴＬ）へ信号を印加する。
【００１１】
(3) 出力端子（ＯＵＴ）をＯＦＦ状態にする。
【００１２】
(4) リレーを閉じる。
【００１３】
(5) 出力端子へ電圧を印加する。
【００１４】
(6) 電流計で、半導体素子内部の絶縁酸化膜欠陥が原因の異常漏れ電流を検出する。
【特許文献１】特開平１１−１８６３５１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
上記従来のものは、次のような課題があった。
【００１６】
半導体素子を使用する上限の周囲温度をある環境上限温度まで上げて、漏れ電流を検出して半導体素子内部の絶縁酸化膜欠陥を検出する場合、半導体素子内部が動作していない場合は、外部から最高の環境温度を設定しても、内部の発熱が少ないため、ゴミ（例えば、シリコン）の抵抗値が小さくならないので、漏れ電流は発生しない。このため、絶縁酸化膜欠陥を検出できない場合があった。
【００１７】
ここで説明する半導体素子欠陥の検出方法では、半導体素子内部の欠陥の一つである半導体素子製造時の酸化膜欠陥などが原因の、絶縁体不良を検出する方法を提供することを目的としている。
【課題を解決するための手段】
【００１８】
図４は半導体素子の異常が検出できる場合の説明図である。図４中、１０は半導体素子、１１は入力部（入力端子（ＩＮ））、１２は内部回路、１３は出力部（出力端子（ＯＵＴ））、１４は制御信号入力部（制御信号入力端子（ＣＴＬ））、１５は酸化膜欠陥箇所、２０は電源、２１は電流検出器（電流計（Ａ））、２２はリレー（スイッチ）である。この半導体素子欠陥の検出方法では、次のような手段を有する。
【００１９】
入力部１１及び出力部１３及び前記出力部１３をハイインピーダンス状態にする制御信号入力部１４とを備えた半導体素子に対する半導体素子欠陥の検出方法であって、入力部１１に入力信号を入力すると共に制御信号入力部１４に信号を入力して前記出力部１３をハイインピーダンス状態にし、この状態で前記出力部１３に外部から電圧を印加して電流を検出する。このため、高温になって抵抗が低下する半導体のゴミ等が付着した半導体素子欠陥を検出することができる。
【発明の効果】
【００２０】
従来の半導体素子の検出方法では、検出できなかった高温になって抵抗が低下する酸化膜欠陥等による漏れ電流異常（半導体素子欠陥）を検出することができる。  
【発明を実施するための最良の形態】
【００２１】
スリーステート素子に漏れ電流が発生する主な原因は、素子生成時の異物混入による欠陥である。通常かかる異物により回路内部に短絡があると常温での検査で検出できる。しかしながら、半導体素子は、温度特性により常温では欠陥部分の抵抗が大きく通常動作するが、高温環境下で欠陥部分の抵抗値が下がり短絡する状態となるケースがある。このため、素子を仕様で許容された高温下（カタログでは０℃〜７０℃が動作保証環境温度と記載されており、この場合上限の７０℃に環境温度を設定）で漏れ電流を計測する方法を採っている。上限を超える温度設定はオーバースペックであり、高温環境下を経過した素子の保証がなくなるため実施できない。
【００２２】
ところが、製品を組み込んだ実際の動作環境で、環境温度が仕様内であるにもかかわらず、上限で正常と判断された素子に不具合が発生するケースがあった。これは、環境温度が上限ギリギリの値で、かつ素子内部の動作により内部温度が環境温度を超える状態となっているため、環境上限温度だけでは顕在化しない欠陥が顕在化したものである。従い、この状況と同じ環境を試験設備として具現化したものが、ここで説明する半導体素子欠陥の検出方法である。
【００２３】
なお、異物混入があっても、環境温度上限＋内部動作極大化による発熱で顕在化しない欠陥は、正常品として実用に耐えるものである。
【００２４】
（１）：半導体素子内部構造の説明
図１は半導体素子内部の断面の説明図である。図１において、配線層１の上に絶縁酸化膜層３あり、さらにその上に配線層２が設けられている。絶縁酸化膜層３にゴミ（シリコン）４がある。
【００２５】
絶縁酸化膜層３は、その上の配線層２と下の配線層１を絶縁するために存在している。この半導体素子の製造時にゴミ( シリコン) ４が、その絶縁酸化膜層３に付着した場合、欠陥を持つ回路になる。そのゴミ４がシリコンの場合、半導体なので熱が上がると抵抗は下がり、そのゴミを経由して上の配線層２と下の配線層１間に漏れ電流が流れる。
【００２６】
このような場合は、半導体素子内部が連続して動作しているとき、素子内部の発熱が大きいときに、ゴミ４の抵抗値が小さくなって漏れ電流が発生する。ところが、半導体素子内部が動作していない場合は、外部から最高の環境温度を設定しても、内部の発熱が少ないため、ゴミ４の抵抗値が小さくならないので、漏れ電流は発生しない。
【００２７】
（２）：正常な半導体素子の説明
図２は正常な半導体素子の説明図である。図２において、オフ（ＯＦＦ）状態の半導体素子１０の出力端子（ＯＵＴ）１３にスイッチ２２により電源２０から電圧を印加し電流検出器２１で電流を検出する。この半導体素子１０には、入力端子（ＩＮ）１１、内部回路１２、出力端子（ＯＵＴ）１３、コントロール端子（ＣＴＬ）１４が設けてある。
【００２８】
半導体素子１０は、出力が低電位（Ｌ）と高電位（Ｈ）に加え、ハイインピーダンス状態（オフ状態）を備えるスリーステート（３種類の状態）素子である。入力端子（ＩＮ）１１は、半導体素子１０への入力部である。内部回路１２は、半導体素子１０の内部回路である（ここでは出力回路のみ示す）。出力端子（ＯＵＴ）１３は、内部回路１２の出力端子であり、出力が低電位（Ｌ）と高電位（Ｈ）に加え、ハイインピーダンス状態を備えるものである。コントロール端子（ＣＴＬ）１４は、コントロール信号を入力することにより出力端子（ＯＵＴ）１３をオフ状態（ハイインピーダンス状態）とするものである。電源２０は、漏れ電流を検出するために印加する電圧源である。電流検出器２１は、漏れ電流を検出する電流計（電流検出手段）である。スイッチ２２は、漏れ電流を検出するため電圧と電流検出器を接続するリレーである。
【００２９】
漏れ電流の測定方法は、最高の環境温度を設定し、半導体素子１０の内部を動作状態（活性化状態）で、出力端子をＯＦＦ状態にさせた後、外部からスイッチ２２で電圧を印加し、そのときの電流を測定する。電流が流れない場合は、絶縁酸化膜に付着した異物などがないので良品となる。図２では半導体素子１０が正常な場合であり、酸化膜欠陥などで発生した異常の電流経路がないため、電流検出器２１では異常電流を検出することはない。以下の説明で同記号は同一部を示している。
【００３０】
（３）：半導体素子が異常であるが検出できない場合の説明
図３は半導体素子が異常であるが検出できない場合の説明図である。図３において、オフ（ＯＦＦ）状態の半導体素子１０の出力端子（ＯＵＴ）１３にスイッチ２２により電源２０から電圧を印加し電流検出器２１で電流を検出する。この半導体素子１０には、出力端子（ＯＵＴ）１３に酸化膜欠陥箇所１５がある。ここでは外部から最高の環境温度を設定しているが、内部回路が発熱していないので、酸化膜欠陥箇所１５の抵抗値が高くなっている。このため、電流の経路（酸化膜欠陥箇所１５）ができないので、スイッチ２２を入れても電流検出器２１では漏れ電流は検出できず、欠陥なしとなる。
【００３１】
（４）：半導体素子が異常であり、検出できる場合の説明
図４は半導体素子の異常が検出できる場合の説明図である。図４において、オフ（ＯＦＦ）状態の半導体素子１０の出力端子（ＯＵＴ）１３にスイッチ２２により電源２０から電圧を印加し電流検出器２１で電流を検出する。この半導体素子１０には、出力端子（ＯＵＴ）１３に酸化膜欠陥箇所１５がある。
【００３２】
ここでは外部から最高の環境温度を設定し、半導体素子１０の外部から入力端子（ＩＮ）１１へ論理「０」、「１」が交互に繰り返すパターンを連続的に入力させると、欠陥を持つ回路が通常の高温試験より高い温度になる。その結果、絶縁酸化膜に付着した異物の抵抗値が減少し、本来絶縁されている配線層間に電流が流れる状態になり、漏れ電流を測定することで欠陥を検出できる（図４の酸化膜欠陥箇所１５の矢印参照）。このように、半導体素子１０の内部が連続して動作している時、オフ状態の出力端子１３に電流が流れる場合は絶縁酸化膜欠陥箇所１５などで発生した漏れ電流が電流検出器２１で検出できるため、半導体素子１０が不良となる。
【００３３】
図４の絶縁酸化膜欠陥箇所１５の電流（矢印参照）は、電源２０の電圧が高い場合は出力端子１３から入力端子１１の方向へ流れ、電源２０の電圧が低い場合は入力端子１１から出力端子１３の方向へ流れることになる。なお、基準電位であるアース電位（通常は０Ｖ）に接続して電源２０を省略することもできる。
【００３４】
（５）：種類が異なる半導体素子の異常検出の説明
図５は論理回路を含む半導体素子の説明図である。図５において、オフ（ＯＦＦ）状態の半導体素子１０の出力端子（ＯＵＴ）１３にスイッチ２２により電源２０から電圧を印加し電流検出器２１で電流を検出する。半導体素子１０には、２つの入力端子（ＩＮ１、ＩＮ２）１１、出力回路１２、出力端子（ＯＵＴ）１３、コントロール端子（ＣＴＬ）１４、絶縁酸化膜欠陥箇所１５、アンド回路１６が設けてある。
【００３５】
入力端子（ＩＮ１、ＩＮ２）１１は、アンド回路１６へ入力する２つの入力端子である。出力回路１２は、アンド回路１６の出力が入力され、出力が低電位（Ｌ）と高電位（Ｈ）に加え、ハイインピーダンス状態（オフ状態）を備えるスリーステート（３種類の状態）状態を持つ内部回路の出力部である。出力端子（ＯＵＴ）１３は、出力回路１２の出力端子が上部に、下部には他の出力回路の出力端子が示されている。コントロール端子（ＣＴＬ）１４は、コントロール信号を入力することにより出力回路１２の出力（全ての出力端子１３）をオフ状態（ハイインピーダンス状態）とするものである。絶縁酸化膜欠陥箇所１５は、シリコン等の半導体のゴミの付着を示している。アンド回路１６は、半導体素子１０の内部回路である論理回路を示している。
【００３６】
図５の漏れ電流の測定方法は、最高の環境温度を設定し、２つの入力端子（ＩＮ１、ＩＮ２）１１それぞれに、論理「０」、「１」を連続的に入力させ半導体素子１０の内部を動作状態で、出力端子をＯＦＦ状態にさせた後、外部からスイッチ２２で電圧を印加し、そのときの電流を電流検出器（電流計）２１で測定する。出力端子１３が複数あるので、スイッチ（リレー）２２で複数の出力端子を切り換えることにより、一つの電流検出器２１でそれぞれの出力端子の絶縁酸化膜欠陥を検出することができる。
【００３７】
電流が流れない場合は、絶縁酸化膜に付着した異物などがないので良品となるが、図５の上部の出力端子１３では、絶縁酸化膜欠陥箇所１５があるため、電流検出器２１では電源２０の電圧により、矢印のいずれかの方向の異常電流を検出することになる。
【００３８】
図６は複数の入力信号を持つ半導体素子の説明図である。図６において、オフ（ＯＦＦ）状態の半導体素子１０の出力端子（ＯＵＴ）１３にリレー２２により電源２０から電圧を印加し電流検出器２１で電流を検出する。半導体素子１０には、複数の入力端子（入力信号１〜入力信号ｎ）１１、出力回路部１２、出力端子（ＯＵＴ）１３、コントロール端子（ＣＴＬ）１４、絶縁酸化膜欠陥箇所１５、内部回路部１７が設けてある。出力回路部１２には、トランジスタＴ１、Ｔ２が設けてある。
【００３９】
入力端子１１は、内部回路部１７へ入力する複数の入力端子（入力信号１〜入力信号ｎ）である。出力回路１２は、内部回路部１７の出力が入力され、出力が低電位（Ｌ）と高電位（Ｈ）に加え、ハイインピーダンス状態（オフ状態）を備えるスリーステート状態を持つものである。出力端子（ＯＵＴ）１３は、出力回路部１２の出力端子である。コントロール端子（ＣＴＬ）１４は、コントロール信号を入力することにより出力回路部１２の出力をオフ状態（ハイインピーダンス状態）とするものである。絶縁酸化膜欠陥箇所１５は、シリコン等の半導体のゴミの付着を示し、出力端子１３と内部回路部１７間の異常電流経路が形成されていることを示している。内部回路部１７は、半導体素子１０の内部回路を示している。トランジスタＴ１、Ｔ２は、いずれか一方がオンの時出力端子１３が低電位（Ｌ）又は高電位（Ｈ）になり、両方がオフのとき出力端子１３がハイインピーダンス状態（オフ状態）となる。
【００４０】
図６の漏れ電流の測定方法は、半導体素子１０を最高の環境温度に設定し、複数の入力端子１１それぞれに、論理「０」、「１」を連続的に入力させ半導体素子１０の内部回路部１７が動作状態で、出力端子をＯＦＦ状態にさせた後、リレー２２で外部から電圧を印加し、そのときの電流を電流検出器２１で測定する。
【００４１】
電流が流れない場合は、絶縁酸化膜に付着した異物などがないので良品となるが、図６では、絶縁酸化膜欠陥箇所１５があるため、電流検出器２１では電源２０の電圧により、異常電流を検出することになる。なお、出力端子１３は一つであるが、複数の出力端子がある場合は、リレーで複数の出力端子を切り換えることにより、一つの電流検出器２１でそれぞれの出力端子の絶縁酸化膜欠陥を検出することができる。
【００４２】
（６）：半導体素子の欠陥検出手順の説明
図７は半導体素子の欠陥検出手順の説明図である。以下、図７の手順Ｓ１〜Ｓ８にしたがって説明する。
【００４３】
Ｓ１：恒温槽等で半導体素子１０を環境上限温度まで上げる。
【００４４】
Ｓ２：半導体素子１０の外部から入力端子（ＩＮ）１１へ論理「１」、論理「０」を交互に入力し、連続的に繰り返す。
【００４５】
Ｓ３：連続動作により、半導体素子１０内部の絶縁酸化膜欠陥を含む回路を発熱させる。
【００４６】
Ｓ４：半導体素子のコントロール端子（ＣＴＬ）１４へ信号を印加する。
【００４７】
Ｓ５：出力端子（ＯＵＴ）１３をＯＦＦ状態にする。
【００４８】
Ｓ６：電流検出用のリレー２２を閉じる。
【００４９】
Ｓ７：出力端子１３へ電源２０から電圧を印加する。
【００５０】
Ｓ８：電流計２１で、半導体素子内部の絶縁酸化膜欠陥が原因の異常漏れ電流を検出する。
【００５１】
（アンド回路が存在する場合の半導体素子の欠陥検出手順の説明）
図５の半導体素子のように複数のブロックとしてアンド（ＡＮＤ）回路とスリーステート回路で構成される例がある。このような酸化膜欠陥箇所の前段にＡＮＤ回路が存在する場合の検出方法については次の(1) 〜(5) の手順で行う。
【００５２】
(1) 半導体素子１０を環境上限温度まで上げる。
【００５３】
(2) ＡＮＤ回路１６の入力端子Ａが、論理が「１」固定になるように、外部から入力端子ＩＮ１へ論理「１」を入力する。
【００５４】
(3) ＡＮＤ回路１６の入力端子Ｂが、論理「０」、論理「１」を繰り返すパターンになるように、外部から入力端子ＩＮ２へ論理０／１の繰り返し信号を入力する。
【００５５】
(4) ＡＮＤ回路１６の出力端子から、論理「０」、論理「１」を繰り返す信号が出力され、酸化膜欠陥を含む回路を発熱させる。
【００５６】
(5) リレー２２をオンとして、酸化膜欠陥箇所の発熱によってできた経路を通して流れる漏れ電流異常を電流計２１で検出する。
【００５７】
このように、素子の漏れ電流を測定することで半導体素子の欠陥を検出する方法において、狙いとする回路の論理を０／１の繰り返す状態とすることで、該当回路に環境より高い温度状態を引き起し素子欠陥を顕在化させるものである。
【００５８】
そして、顕在化させた欠陥による漏れ電流発生状態（環境より高い温度状態）を、漏れ電流計測中も継続させるようにする。
【００５９】
素子内部が複数のブロックで構成される論理回路の場合、狙いとする回路の論理を０／１の繰り返す状態になるパターンを入力する。
【００６０】
これにより、従来の半導体素子の検出方法では、検出できなかった酸化膜欠陥による漏れ電流異常を検出することができる。  
【図面の簡単な説明】
【００６１】
【図１】本発明の半導体素子内部の断面の説明図である。
【図２】本発明の正常な半導体素子の説明図である。
【図３】本発明の半導体素子が異常であるが検出できない場合の説明図である。
【図４】本発明の半導体素子の異常が検出できる場合の説明図である。
【図５】本発明の論理回路を含む半導体素子の説明図である。
【図６】本発明の複数の入力信号を持つ半導体素子の説明図である。
【図７】本発明の半導体素子の欠陥検出手順の説明図である。
【符号の説明】
【００６２】
１０  半導体素子
１１  入力部（入力端子（ＩＮ））
１２  内部回路
１３  出力部（出力端子（ＯＵＴ））
１４  制御信号入力部（制御信号入力端子（ＣＴＬ））
１５  酸化膜欠陥箇所
２０  電源
２１  電流検出器（電流計（Ａ））
２２  リレー（スイッチ）
【図１】
2010078531.tif 000003
【図２】
2010078531.tif 000004
【図３】
2010078531.tif 000005
【図４】
2010078531.tif 000006
【図５】
2010078531.tif 000007
【図６】
2010078531.tif 000008
【図７】
2010078531.tif 000009