(57)【要約】【課題】高い誘電率、架橋性官能基を備えた溶液法が可能なポリマー類、ならびにかかるポリマーにより形成された、一定の厚さ、高い誘電率、および高いキャパシタンスを有するゲート誘電体層を含む薄膜トランジスタを提供することにある。【解決手段】本発明は、ゲート誘電体層を含む薄膜トランジスタであって、該誘電体層は、ポリ（ヒドロキシアルキルアクリレート−ｃｏ−アクリロニトリル）系のポリマー、例えばポリ（２−ヒドロキシエチルアクリレート−ｃｏ−メタアクリロニトリル）コポリマーなどを含む。【選択図】なし【特許請求の範囲】
【請求項１】
基板、ゲート誘電体層、および半導体層を含む薄膜トランジスタであって、前記ゲート誘電体層が、式（Ｉ）：
【化１】
2010098309.tif 000008
（式中、Ｒ１、Ｒ２、およびＲ３は、アルキル、シアノアルキル、シアノ、および水素から独立して選択され、ｘは、１から５までであり、ｙは、０から５までであり、ｍは、ヒドロキシアルキルアクリレートモノマーの数であり、ｎは、アクリロニトリルモノマーの数である）のポリ（ヒドロキシアルキルアクリレート−ｃｏ−アクリロニトリル）系のポリマーを含むことを特徴とする薄膜トランジスタ。
【請求項２】
電子デバイス用のゲート誘電体層であって、前記層が、ポリ（ヒドロキシアルキルアクリレート−ｃｏ−アクリロニトリル）系のポリマーを含むことを特徴とするゲート誘電体層。
【請求項３】
基板を調製するステップと、
前記基板上にゲート電極を配置するステップと、
前記基板上にゲート電極層を配置するステップと、
前記基板上にソース電極を配置するステップと、
前記基板上にドレイン電極を配置するステップと、
前記基板上に半導体層を配置するステップとを含む薄膜トランジスタを調製する方法であって、
ゲート誘電体層が、ポリ（ヒドロキシアルキルアクリレート−ｃｏ−アクリロニトリル）系のポリマーを含み、
前記ゲート誘電体層が、前記ゲート誘電体層を前記半導体層、前記ソース電極、および前記ドレイン電極から分離するように配置することを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、さまざまな実施形態における、薄膜トランジスタ（ＴＦＴ）ならびに／または半導体層およびゲート誘電体層を含むその他の電子デバイスに関する。そのゲート誘電体層は、ポリ（ヒドロキシアルキルアクリレート−ｃｏ−アクリロニトリル）（ＰＨＡＡＮ）系のポリマーを含む。得られた誘電体層は、高い誘電率を有しており、架橋することができる。特定のゲート誘電体層の厚さは、それ故大きなキャパシタンスを有しながらも漏電を防ぐことができ、低い動作電圧を可能にする。
【背景技術】
【０００２】
ＴＦＴは、基板上で、導電性のゲート電極、ソースおよびドレイン電極、ゲート電極をソースおよびドレイン電極から分離する電気絶縁性のゲート誘電体層、ならびに該ゲート誘電体層と接しておりソース電極とドレイン電極とをブリッジする半導体層から一般に構成されている。ＴＦＴの性能は、電界効果移動度および電流オン／オフ比によって測定することができる。高い移動度およびオン／オフ比が望ましい。
【０００３】
有機薄膜トランジスタ（ＯＴＦＴ）にはＲＦＩＤタグならびに高いスイッチング速度および／または高密度が必須ではないディスプレイ、例えばサイネージ、読取装置、および液晶ディスプレイなどのためのバックプレーンのスイッチング回路などの用途に対して関心が寄せられている。ＯＴＦＴは、低価格の溶液または液体の作製技術を用いて製造することができる。それらはまた、物理的にコンパクトであり、軽量であり、柔軟性がある等の魅力のある力学的特性も有する。
【０００４】
最近、溶液系のパターン化および堆積技術、例えば、スピンコーティング、溶液流延法、浸漬塗工法、ステンシル／スクリーン印刷、フレキソ印刷、グラビア、オフセット印刷、インクジェット印刷、ミクロ接触印刷などまたはこれらプロセスの組合せを用いて作製することが将来的に可能であり得る有機薄膜トランジスタにおける関心が増大している。かかる方法は、電子デバイス用のシリコン系薄膜トランジスタ回路の作製において使用される複雑な写真平版法と比較して一般により簡単でより費用効率がよい。薄膜トランジスタ回路の作製においてこれらの溶液系の方法の使用を可能にするためには、溶液法が可能な材料が従って必要である。
【０００５】
これに関連して、ゲート誘電体層は、これらの溶液系の方法によって形成できるかもしれない。しかしながら、そうして形成されたゲート誘電体層は、ピンホールがなく、低い表面粗度（または高い表面平滑性）、低いリーク電流、高い誘電率、高い降伏電圧を有し、ゲート電極に良く接着し、室温の溶液中で安定であり、かつその他の機能性を示さなければならない。それはまた、誘電体層と有機半導体層の間の界面はＴＦＴの性能に重大な影響を及ぼすために半導体材料と相性がよくなければならない。
【０００６】
ゲート誘電体層において使用されるほとんどの溶液法が可能なポリマー類は、通常は低い誘電率を有しており、架橋性官能基を含有しておらず、そのため、ゲート漏れ電流を許容レベルまで低下するためにはかなりの誘電体厚を必要とする。その結果、その誘電体層のキャパシタンスは通常は低く、高い動作電圧および低い移動度につながる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】米国特許出願公開第２００６／２１４１５４号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００８】
それ故、高い誘電率、架橋性官能基を備えた溶液法が可能なポリマー類、ならびにかかるポリマーにより形成された、一定の厚さ、高い誘電率、および高いキャパシタンスを有するゲート誘電体層の必要性が存在する。本発明の目的は、それらを満たすゲート誘電体層を含む薄膜トランジスタを提供することにある。
【課題を解決するための手段】
【０００９】
本出願は、さまざまな例示的な実施形態において、上記の層により形成された誘電体層および薄膜トランジスタ、特に有機薄膜トランジスタ（ＯＴＦＴ）を開示する。該誘電体層は、ポリ（ヒドロキシアルキルアクリレート−ｃｏ−アクリロニトリル）系のポリマー、例えばポリ（２−ヒドロキシエチルアクリレート−ｃｏ−メタアクリロニトリル）コポリマーなどを含む。
【００１０】
複数の実施形態において開示されているのは、基板、ゲート誘電体層、および半導体層を含む薄膜トランジスタであって、前記ゲート誘電体層が、式（Ｉ）：
【化１】
2010098309.tif 000002
（式中、Ｒ１、Ｒ２、およびＲ３は、アルキル、シアノアルキル、シアノ、および水素から独立して選択され、ｘは、１から５までであり、ｙは、０から５までであり、ｍは、ヒドロキシアルキルアクリレートモノマーの数であり、ｎは、アクリロニトリルモノマーの数である）のポリ（ヒドロキシアルキルアクリレート−ｃｏ−アクリロニトリル）系のポリマーを含むことを特徴とする薄膜トランジスタである。
【００１１】
該ポリ（ヒドロキシアルキルアクリレート−ｃｏ−アクリロニトリル）系のポリマーは、約４から約１０までを含む約３から約１８までの誘電率を有することができる。
【００１２】
該ポリ（ヒドロキシアルキルアクリレート−ｃｏ−アクリロニトリル）系のポリマーは、また、架橋剤、例えば、イソシアネート類、トリ（２−アミノエチル）アミン、ジエチレントリアミン、メラミンホルムアルデヒド樹脂類、少なくとも２つのエポキシ基を含有する化合物類、少なくとも２つのカルボン酸基を含有する化合物類、およびカルボン酸の酸無水物、ならびにそれらの混合物からなる群から選択されるものなどにより架橋することもできる。
【００１３】
該ポリ（ヒドロキシアルキルアクリレート−ｃｏ−アクリロニトリル）系のポリマー中のヒドロキシアルキルアクリレート対アクリロニトリルのモル比は、約２：１から約１：２を含めた約９：１から約１：９までである。
【００１４】
特定の実施形態において、該ポリ（ヒドロキシアルキルアクリレート−ｃｏ−アクリロニトリル）系のポリマーは、ポリ（ヒドロキシアルキルアクリレート−ｃｏ−アクリロニトリル）コポリマー、例えばポリ（２−ヒドロキシエチルアクリレート−ｃｏ−メタアクリロニトリル）などである。
【００１５】
該ゲート誘電体層は、さらに、無機のナノ粒子を含むことができる。該ゲート誘電体層は、２ミクロン以下の厚さを有することができる。
【００１６】
該半導体層は、チオフェン系のポリマー、特に式（１）：
【化２】
2010098309.tif 000003
であって、ＲおよびＲ’が、水素、ハロゲン、アルキル、アルコキシアルキル、シロキシアルキル、およびペルフルオロアルキルから独立して選択され、Ｍが、二価の結合であり、ｎが、繰り返し単位の数である構造を有するものを含む。
【００１７】
該ゲート誘電体層は、１０ｎＦ／ｃｍ２より大きいキャパシタンスを有することができる。いくつかの実施形態において、該ゲート誘電体層は、約１００ナノメートルから約１０００ナノメートルまでの厚さおよび１０ｎＦ／ｃｍ２より大きいキャパシタンスを有する。
【００１８】
他の実施形態においては、電子デバイス用のゲート誘電体層が開示されており、その層は、ポリ（ヒドロキシアルキルアクリレート−ｃｏ−アクリロニトリル）系のポリマーを含む。
【００１９】
同様に開示されているのは、基板を調製するステップと、前記基板上にゲート電極を配置するステップと、前記基板上にゲート電極層を配置するステップと、前記基板上にソース電極を配置するステップと、前記基板上にドレイン電極を配置するステップと、前記基板上に半導体層を配置するステップとを含む薄膜トランジスタを調製する方法であって、前記ゲート誘電体層が、ポリ（ヒドロキシアルキルアクリレート−ｃｏ−アクリロニトリル）系のポリマーを含み、前記ゲート誘電体層が、前記ゲート誘電体層を前記半導体層、前記ソース電極、および前記ドレイン電極から分離するように配置することを特徴とする方法である。
【００２０】
該ポリ（ヒドロキシアルキルアクリレート−ｃｏ−アクリロニトリル）系のポリマーは、ブランケットコーティング、スピンコーティング、ブレード塗工、ロッドコーティング、浸漬塗工法、スクリーン印刷、インクジェット印刷、スタンピング、ステンシル印刷、グラビア印刷、およびフレキソ印刷からなる群から選択される溶液堆積法によって塗布することができる。
【００２１】
本開示のこれらおよびその他の非限定の特徴を以下により詳しく開示する。
【図面の簡単な説明】
【００２２】
【図１】本開示によるＴＦＴの第１の実施形態を示す図である。
【図２】本開示によるＴＦＴの第２の実施形態を示す図である。
【図３】本開示によるＴＦＴの第３の実施形態を示す図である。
【図４】本開示によるＴＦＴの第４の実施形態を示す図である。
【発明を実施するための形態】
【００２３】
本明細書に開示されている構成要素、方法および装置のより完全な理解は、添付の図面を参照することによって得ることができる。これらの図は、便利さおよび本開示を説明する容易さに基づく単なる概略図であり、それ故、デバイスまたはその構成要素の相対的な大きさおよび寸法を示し、かつ／または、例示的な実施形態の範囲を定義もしくは限定することは意図されていない。
【００２４】
はっきりさせるために具体的な用語が以下の説明においては使用されているが、これらの用語は、図面中で説明のために選択された実施形態の特定の構造のみを表すことを意図しており、その開示の範囲を定義もしくは限定することは意図されていない。以下の図面およびそれに伴う説明において、同じ数字表示は、同じ機能の構成要素を指すものと理解されたい。
【００２５】
図１は、本開示によるボトムゲートボトムコンタクトＴＦＴ構造を示す。そのＴＦＴ１０は、ゲート電極３０およびゲート誘電体層４０と接している基板２０を含む。ここではゲート電極３０は、基板２０の内部に描かれているがこれは必要ではない。しかしながら、ゲート誘電体層４０がゲート電極３０を、ソース電極５０、ドレイン電極６０、および半導体層７０から分離することは重要である。該半導体層７０は、ソース電極５０とドレイン電極６０の上部および間に達している。その半導体は、そのソース電極５０とドレイン電極６０の間のチャネル長さ８０を有する。
【００２６】
図２は、本開示による別のボトムゲートトップコンタクトＴＦＴ構造を示す。そのＴＦＴ１０は、ゲート電極３０およびゲート誘電体層４０と接している基板２０を含む。半導体層７０は、ゲート誘電体層４０の表面に配置されており、ソース電極５０およびドレイン電極６０からそれを分離している。
【００２７】
図３は、本開示によるボトムゲートボトムコンタクトＴＦＴ構造を示す。そのＴＦＴ１０は、ゲート電極としても作用し、ゲート誘電体層４０と接している基板２０を含む。そのソース電極５０、ドレイン電極６０、および半導体層７０は、ゲート誘電体層４０の上に位置している。
【００２８】
図４は、本開示によるトップゲートトップコンタクトＴＦＴ構造を示す。そのＴＦＴ１０は、ソース電極５０、ドレイン電極６０、および半導体層７０と接している基板２０を含む。該半導体層７０は、ソース電極５０とドレイン電極６０の上部および間に達している。ゲート誘電体層４０は、半導体層７０の表面にある。ゲート電極３０は、ゲート誘電体層４０の表面にあり、半導体層７０とは接していない。
【００２９】
本開示のゲート誘電体層は、ポリ（ヒドロキシアルキルアクリレート−ｃｏ−アクリロニトリル）（「ＰＨＡＡＮ」）系のポリマーを含む。該ＰＨＡＡＮ系ポリマーは、式（Ｉ）：
【化３】
2010098309.tif 000004
（式中、Ｒ１、Ｒ２、およびＲ３は、アルキル、シアノアルキル、シアノ、および水素から独立して選択され、ｘは、１から５までであり、ｙは、０から５までであり、ｍは、ヒドロキシアルキルアクリレートモノマーの数であり、ｎは、アクリロニトリルモノマーの数である）で示されるように、それぞれＰＨＡＡＮ系ポリマー中に存在する少なくとも２つのモノマー、ヒドロキシアルキルアクリレートおよびアクリロニトリル、から誘導される繰り返し単位を含有する。ｍおよびｎは、それぞれ、独立して約１０から約１０，０００までであり得る。いくつかの具体的な実施形態において、ｘは２であり、またはｙは０である。別の具体的な実施形態においては、Ｒ１、Ｒ２、およびＲ３は、独立して、メチルおよび水素から選択される。特定の実施形態において、該ＰＨＡＡＮ系ポリマーは、コポリマーであり、即ち２つのモノマーのみを含有する。具体的な実施形態において該ＰＨＡＡＮ系ポリマーは、ポリ（２−ヒドロキシエチルアクリレート−ｃｏ−メタアクリロニトリル）である。
【００３０】
そのモノマーは両方とも極性であるため、得られるポリマーの誘電率は、非常に高くなり得る。該ＰＨＡＡＮ系ポリマーを含む該誘電体層は、約３から約１８までの誘電率を有することができる。その誘電率は、その２つのモノマー間の比率を制御することによって調節することができる。一般にアクリロニトリルの量が多いほどその誘電率は高い。さらなる実施形態においては、そのＰＨＡＡＮ系ポリマーは、約４から約１０までの誘電率を有する。他の実施形態においては、そのＰＨＡＡＮ系ポリマー中のヒドロキシアルキルアクリレート対アクリロニトリルのモル比は、約９：１から約１：９まで、または約２：１から約１：２までである。
【００３１】
そのヒドロキシ官能基により、ゲート誘電体層中で、該ＰＨＡＡＮ系ポリマーを、光化学的に、または架橋剤を使用することによって、架橋することが可能となる。例えば、該ＰＨＡＡＮ系ポリマーは、紫外線照射の下で光化学的に架橋するか、または任意の適当な架橋剤によって化学的に架橋することができる。典型的な架橋剤としては、メラミンホルムアルデヒド樹脂（ＭＦ樹脂）、イソシアネート類、トリ（２−アミノエチル）アミン、ジエチレントリアミン、ホルムアルデヒド系樹脂類、少なくとも２つのエポキシ基を含有する化合物類、少なくとも２つのカルボン酸基を含有する化合物類、およびカルボン酸の無水物類、ならびにそれらの混合物が挙げられる。具体的な実施形態において、該ゲート誘電体層は、ＭＦ樹脂により架橋する。
【００３２】
該ゲート誘電体層の全体の厚さは、例えば、約５ナノメートルから約５ミクロンまでであり得、約１００ナノメートルから約１ミクロンまでを含む。特定の実施形態において、該ゲート誘電体層は、約１００〜約１０００ナノメートルを含めた２ミクロン以下の厚さを有する。他の溶液プロセスが可能なポリマーのゲート誘電体材料とは異なり、該ポリ（ヒドロキシアルキルアクリレート−ｃｏ−アクリロニトリル）系のポリマーは、低い動作電圧を得るために非常に薄い層を必要とはしない。そのより厚いゲート誘電体層は、それでも、良好なキャパシタンス、低い動作電圧、および高い電荷キャリア移動度を有する。該ゲート誘電体層は、例えば、１センチメートル当り約１０−２シーメンス（Ｓ／ｃｍ）未満である導電率を有し得る。膜として堆積したとき、該誘電体層は、比較的高い厚さでさえも大きなキャパシタンスを有する。大きなキャパシタンスにより低い動作電圧が可能となり、一方で高い厚さが低いゲートリークを確実にする。複数の実施形態において、該誘電体層は、１０ｎＦ／ｃｍ２を超え、好ましくは２０ｎＦ／ｃｍ２を超えるキャパシタンスを有する。
【００３３】
さらなる実施形態において、該ゲート誘電体層は、ナノ粒子などの無機の粒子をさらに含む。そのナノ粒子は、約３ｎｍから約５００ｎｍまで、または約３ｎｍから約１００ｎｍまでの粒径を有する。適当な無機ナノ粒子はどれも使用することができる。典型的なナノ粒子としては、金属ナノ粒子、例えば、Ａｕ、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、ＰｔおよびＰｄなど、金属酸化物ナノ粒子、例えば、Ａｌ２Ｏ３、ＴｉＯ２、ＺｒＯ２、Ｌａ２Ｏ３、Ｙ２Ｏ３、Ｔａ２Ｏ５、ＺｒＳｉＯ４、ＳｒＯ、ＳｉＯ、ＳｉＯ２、ＭｇＯ、ＣａＯ、ＨｆＳｉＯ４、ＢａＴｉＯ３、およびＨｆＯ２など、ならびにその他の無機ナノ粒子、例えば、ＺｎＳおよびＳｉ３Ｎ４などが挙げられる。その無機ナノ粒子の添加はいくつかの利点を有する。第１に、全体のゲート誘電体層の誘電率を高めることができる。第２に、金属ナノ粒子を添加する場合、その粒子は、該ゲート誘電体層のゲートリークを低くするための電子トラップとして機能し得る。その無機ナノ粒子は、該ゲート誘電体層の約０．１重量％から約５０重量％まで、または約１重量％から約２０重量％までであり得る。
【００３４】
ポリ（ヒドロキシアルキルアクリレート−ｃｏ−アクリロニトリル）コポリマーが使用される場合、それは、スキーム（１）：
【化４】
2010098309.tif 000005
に示されているようにフリーラジカル重合によって合成することができる。一般に、ヒドロキシアルキルアクリレートおよびアクリロニトリルモノマーを開始剤と混合してポリマーを形成する。適当な開始剤および溶媒は、周知である。
【００３５】
該ゲート誘電体層は、技術的に周知の従来型の方法を用いて形成される。複数の実施形態において、該ゲート誘電体層は、溶液堆積法を用いて形成する。適当な溶液堆積法はどれも採用することができる。典型的な溶液堆積法としては、ブランケットコーティング、例えば、スピンコーティング、ブレード塗工、ロッドコーティング、浸漬塗工法など、および印刷、例えば、スクリーン印刷、インクジェット印刷、スタンピング、ステンシル印刷、グラビア印刷、フレキソ印刷など、が挙げられる。
【００３６】
該基板は、シリコン、ガラス板、プラスチックフィルムまたはシートが挙げられるがこれらには限定されない材料から構成することができる。構造的に柔軟なデバイス用にはプラスチック基板、例えば、ポリエステル、ポリカーボネート、ポリイミドシートなどが好ましいことがある。その基板の厚さは、約１０マイクロメートルから１０ミリメートルを超えるまでであり得、典型的な厚さは、特に柔軟なプラスチック基板については約５０から約１００マイクロメートル、ガラスまたはシリコンのような硬い基板については約０．５から約１０ミリメートルである。
【００３７】
該ゲート電極は、導電性材料から成る。それは、薄い金属膜、導電性ポリマーフィルム、導電性インクまたはペーストから作製された導電性膜、あるいは基板それ自体、例えば高濃度にドープされたシリコンであり得る。ゲート電極材料の例としては、アルミニウム、金、銀、クロム、インジウムスズ酸化物、導電性ポリマー類、例えばポリスチレンスルホネートをドープしたポリ（３，４−エチレンジオキシチオフェン）（ＰＳＳ−ＰＥＤＯＴ）など、およびカーボンブラック／グラファイトを含んでなる導電性インク／ペーストが挙げられるがこれらに限定されない。該ゲート電極は、金属または導電性金属酸化物の蒸着、スパッタリング、通常のリソグラフィーおよびエッチング、化学蒸着、スピンコーティング、鋳造または印刷、あるいはその他の堆積法によって調製することができる。該ゲート電極の厚さは、例えば、金属膜については約１０から約２００ナノメートルまで、導電性ポリマーについては、約１から約１０マイクロメートルまで変動する。ソースおよびドレイン電極としての使用に適する代表的な材料としては、ゲート電極材料のもの、例えば、アルミニウム、金、銀、クロム、亜鉛、インジウム、導電性金属酸化物、例えば亜鉛カリウム酸化物、インジウムスズ酸化物、インジウムアンチモン酸化物など、導電性ポリマーおよび導電性インク類が挙げられる。ソースおよびドレイン電極の代表的な厚さは、例えば、約４０ナノメートルから約１マイクロメートルまでであり、約１００から約４００ナノメートルまでのより具体的な厚さを含む。
【００３８】
本開示の半導体層は、有機半導体を含む。電気的性能特性の点で、その有機半導体は通常１８−８〜１０−４Ｓ／ｃｍ、好ましくは１０−７〜１０−５Ｓ／ｃｍの範囲の導電率を有する。技術的に既知のさまざまなドーパントを、導電率を変化させるために添加してもよい。その有機半導体は、ｐ型またはｎ型半導体のいずれかであり得る。有機半導体の例としては、アセン類、例えば、アントラセン、ナフタセン、ペンタセン、および置換ペンタセン類など、ペリレン類、フラーレン類、オリゴチオフェン類、ポリチオフェン類およびそれらの置換誘導体類、ポリピロール、ポリ−ｐ−フェニレン類、ポリ−ｐ−フェニルビニリデン類、ナフタレンジカルボン酸二無水物、ナフタレンビスイミド類、ポリナフタレン類、フタロシアニン類、例えば、銅フタロシアニン類または亜鉛フタロシアニン類など、ならびにそれらの置換誘導体類が挙げられるがこれらに限定されない。
【００３９】
具体的な実施形態において、該有機半導体は、ポリチオフェン類である。ポリチオフェン類としては、例えば、位置規則性および位置不規則性ポリ（３−アルキルチオフェン）類、置換および非置換チエニレン基を含むポリチオフェン類、場合によって置換チエノ［３，２−ｂ］チオフェンおよび／または場合によって置換チエノ［２，３−ｂ］チオフェン基を含むポリチオフェン類、縮合環芳香族基を含むポリチオフェン類、ヘテロ原子含有縮合環芳香族基を含むポリチオフェン類、および非チオフェン系芳香族基、例えば、フェニレン、フルオレン、フランなどを含むポリチオフェン類などが挙げられる。
【００４０】
具体的な実施形態において、該ポリチオフェン半導体は次の一般構造：
【化５】
2010098309.tif 000006
（ただし、ＲおよびＲ’は、水素、ハロゲン、アルキル、アルコキシアルキル、シロキシアルキル、およびペルフルオロアルキルから独立して選択され、Ｍは、二価の結合であり、ｎは、繰り返し単位の数である）を有する。具体的な実施形態において、Ｍは、チエニレン、置換チエニレン、ビチオフェン、ターチオフェン、アリーレン、置換アリーレン、ヘテロアリーレン、または置換へテロアリーレンである。より具体的な実施形態において、Ｍは、フェニレン、チエノチオフェン、ベンゾチオフェン、カルバゾール、インドロカルバゾール、フルオレン、ベンゾジチオフェン、またはビチオフェンである。その他の具体的な実施形態において、ＲおよびＲ’は、アルキルから選択される。より具体的な実施形態において、ＲおよびＲ’は、約４個から約１８個までの炭素原子を含み、さらに約６個から約１６個までの炭素原子を含み、それらの異性体の形、それらの混合物などを含めた約１個から約２５個までの炭素原子を含有するアルキルである。
【００４１】
該半導体層は、約２０から約１００ナノメートルの深さを含めた約５ナノメートルから約１０００ナノメートルまでの深さである。特定の立体配置、例えば図１と４に示されている配置においては、該半導体層は、ソースおよびドレイン電極を完全に覆っている。
【００４２】
該半導体層は、分子線蒸着、真空蒸着、昇華、スピンオンコーティング、浸漬塗工法、印刷（例えば、インクジェット印刷、スクリーン印刷、ステンシル印刷、ミクロ接触印刷、フレキソ印刷）、およびゲート電極の形成において記したようなプロセスを含めたその他の技術的に既知の従来型のプロセスによって形成することができる。
【００４３】
該ＯＴＦＴのさまざまな構成要素は、任意の順序で基板上に堆積させることができる。用語「基板上に」とは、各構成要素が該基板に直接接触することを必要とするものと解釈すべきではない。その用語は、該基板に対する構成要素の位置を説明するものとして解釈すべきである。しかしながら、一般に、該ゲート電極および該半導体層は両方とも該ゲート誘電体層と接していなくてはならない。さらに、該ソースおよびドレイン電極は両方とも該半導体層と接していなくてはならない。
【００４４】
得られるＴＦＴは、良好な移動度および良好な電流オン／オフ比を有する。複数の実施形態において、該ＴＦＴは、０．０１ｃｍ２／Ｖ・秒以上の電荷キャリア移動度を有することができる。その他の実施形態において、該ＴＦＴは、約１０４からそれ以上の電流オン／オフ比を有する。
【００４５】
以下の実施例は、本開示をさらに説明することを目的とする。該実施例は、単に説明のためであり、本開示により製造されるデバイスをそこに示されている材料、条件、またはプロセスパラメーターに限定することを意図するものではない。すべての部は、他に示されていない限り、体積百分率である。
【実施例】
【００４６】
＜コポリマーの合成＞
ポリ（２−ヒドロキシエチルアクリレート−ｃｏ−メタアクリロニトリル）（Ｒ１＝メチル、Ｒ２＝Ｈ、Ｒ３＝メチル）を製造した。
【００４７】
２−ヒドロキシエチルアクリレート（３．００グラム、２３．１ｍｍｏｌ）、メタアクリロニトリル（１．５５グラム、２３．１ｍｍｏｌ）、および１００ｍｌのＴＨＦを含有する溶液をつくり、それを次にアルゴン雰囲気でフラッシュした。開始剤のアゾビスイソブチロニトリル（ＡＩＢＮ）（０．０７６グラム、０．４６１ｍｍｏｌ）を次に加えた。その反応混合物を７５℃に加熱し、２４時間還流させた。その混合物を室温まで冷却し、次いでヘキサン中で沈殿させた。溶媒を除去した後、生成物のポリ（２−ヒドロキシエチルアクリレート−ｃｏ−メタアクリロニトリル）を得た。
【００４８】
Ｍｗ：８２９４、Ｍｎ：４８１４、元素分析：Ｏ（重量％）２６．７２、Ｎ（重量％）５．７６。この元素分析から計算したコポリマー中の２つのモノマー単位の組成（モル％）を以下に示す：２−ヒドロキシエチルメタクリレート／メタアクリロニトリル＝５３．７／４６．３（モル％）。
【００４９】
＜キャパシタおよびトランジスタの製作＞
０．１グラムの上記コポリマーおよび０．０５グラムのポリ（メラミン−ｃｏ−ホルムアルデヒド）（ＭＦ樹脂）（１−ブタノール中８４重量％）を、１グラムのＤＭＦに溶解した。０．２マイクロメートルのシリンジフィルターにより濾過後、その溶液を、アルミニウムを被覆したＰＥＴ基板に２０００ｒｐｍでスピンコートした。そのアルミニウム層は、該キャパシタおよびトランジスタのための電極として機能した。約５〜１０分間８０℃で乾燥させた後、その誘電体層をホットプレート上１５０℃で約３０分間にわたり架橋し、３８０ｎｍの厚さの頑丈な層を生じた。そのゲート誘電体層の表面に金の電極を蒸着してキャパシタを形成した。そのキャパシタンスは、１１．４ｎＦ／ｃｍ２であることが検出され、誘電率は、４．９であると計算された。
【００５０】
上記の誘電体層を、次に、以下のようにしてポリ（メチルシルセスキオキサン）（ＰＭＳＳＱ）界面層により変性した。その誘電体層は、最初に３０分間プラズマ洗浄し、続いて水およびイソプロパノールにより洗い流した。ＰＭＳＳＱのｎ−ブタノール中の希薄溶液を該ゲート誘電体層の表面に２０００ｒｐｍでスピンコートした。８０℃で乾燥させた後、そのＰＭＳＳＱ層を１６０℃で３０分間熱的に架橋し、約５０ｎｍの層をその誘電体層の表面に生じさせた。
【００５１】
次の式：
【化６】
2010098309.tif 000007
（式中、ｎは、約５から約５，０００までの数である）を有するポリチオフェンを半導体として使用した。このポリチオフェンおよびその調製法は、その開示が参照により全体として本明細書に組み込まれているＢｅｎｇ  Ｏｎｇらの米国特許出願公開第２００３／０１６０２３０Ａ１号に記載されている。そのポリチオフェン半導体層を、該ゲート誘電体の表面に、２分間にわたる１０００ｒｐｍのスピンコーティングにより堆積させた。その半導体層を乾燥させ、１４５℃の真空オーブン中で２０分間アニールすると約３０ｎｍの厚さとなった。その後、一連の金のソース／ドレイン電極対をその得られた半導体層の表面にシャドーマスクを介して真空蒸着し、一連のさまざまな寸法の薄膜トランジスタを形成した。
【００５２】
そのデバイスを次にケースレー４２００半導体特性評価システムを用いて特性評価した。９０μｍのチャネル長さおよび１０００μｍのチャネル幅の薄膜トランジスタを用いて、０．０７〜０．１０ｃｍ２／Ｖ・秒の移動度および１０４〜１０５の電流オン／オフ比が観察された。これらは、酸化シリコンの誘電体層を用いるデバイスと同レベルである。
【符号の説明】
【００５３】
１０  ＴＦＴ、２０  基板、３０  ゲート電極、４０  ゲート誘電体層、５０  ソース電極、６０  ドレイン電極、７０  半導体層、８０  チャネル長さ。
【図１】
2010098309.tif 000009
【図２】
2010098309.tif 000010
【図３】
2010098309.tif 000011
【図４】
2010098309.tif 000012