(57)【要約】【課題】ＰｏＰ構造の積層型半導体装置において、パッケージと配線基板との間のスタンドオフを十分に確保しつつ、チップサイズの制限を緩和する。【解決手段】積層型半導体装置は、上面に第１の電極ランドと接続端子４とが設けられた配線基板３と、配線基板３の上面上に搭載された半導体チップ１と、第１の電極ランドと前記半導体チップの回路形成面とを接続する第１の接続部材２と、接続端子４上に設けられた第１の金属ポスト５と、配線基板３と半導体チップとの隙間に充填された封止樹脂と、一方の主面に第２の電極ランド９が設けられたパッケージと、第１の金属ポスト５と第２の電極ランド９とを電気的に接続する第２の接続部材１０とを備えている。【選択図】図１
2010103129.tif 000002
【特許請求の範囲】
【請求項１】
上面に第１の電極ランドと接続端子とが設けられた配線基板と、
回路形成面を前記配線基板に向けた状態で前記配線基板の上面上に搭載された半導体チップと、
前記第１の電極ランドと前記半導体チップの回路形成面とを接続する第１の接続部材と、
前記接続端子上であって、前記配線基板の上面のうち平面的に見て前記半導体チップの外側の領域上に設けられた第１の金属ポストと、
少なくとも前記配線基板と前記半導体チップとの隙間に充填された封止樹脂と、
一方の主面に第２の電極ランドが設けられた半導体装置と、
前記第１の金属ポストと前記第２の電極ランドとを電気的に接続する第２の接続部材とを備えている積層型半導体装置。
【請求項２】
前記封止樹脂は、前記配線基板と前記半導体チップとの隙間から前記第１の金属ポスト間の領域に亘って設けられていることを特徴とする請求項１に記載の積層型半導体装置。
【請求項３】
前記第２の接続部材と前記第２の電極ランドとの間に設けられた第２の金属ポストをさらに備えていることを特徴とする請求項１または２に記載の積層型半導体装置。
【請求項４】
前記封止樹脂は、前記配線基板と前記半導体チップとの隙間から前記第１の金属ポスト間の領域に亘って設けられた第１の樹脂と、前記第１の樹脂上及び前記半導体チップの回路形成面と対向する面上に設けられ、前記第１の金属ポストの上面を露出させる第２の樹脂とを有していることを特徴とする請求項１〜３のうちいずれか１つに記載の積層型半導体装置。
【請求項５】
前記封止樹脂は、前記配線基板と前記半導体チップとの隙間に充填されるとともに前記第１の金属ポスト間の領域及び前記半導体チップを埋め込み、前記金属ポストの上面を露出させる均一な樹脂で構成されていることを特徴とする請求項１〜３のうちいずれか１つに記載の積層型半導体装置。
【請求項６】
前記半導体チップと前記第１の金属ポストとの距離は０．１ｍｍ以上であることを特徴とする請求項１〜５のうちいずれか１つに記載の積層型半導体装置。
【請求項７】
請求項１〜６のうちいずれか１つに記載の積層型半導体装置を備えた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップを内包したパッケージが積層接続されてなる積層型半導体装置に関する。
【背景技術】
【０００２】
近年、情報通信機器や事務用電子機器の小型化および高機能化が進展するのに伴って、これらの機器に搭載される半導体集積回路装置等を有する半導体装置についても、小型化とともに、入出力のための外部端子の数を増加することが要求されている。しかし、複数の半導体装置を同じ平面上に実装する方式では、小型化、薄型化が特に要求される携帯機器用の半導体装置を製造するのが困難になってきている。
【０００３】
これらの要求を実現させる技術として、集積度の高いパッケージ積層構造であるＰｏＰ（Package on Package)構造が採用されるようになってきた。以下、図５を用いて従来の半導体装置について説明する。
【０００４】
図５は、ＰｏＰ構造を有する従来の積層型半導体装置を示す断面図である。同図に示すように、半導体チップ１０１上には、半導体チップ１０１上の電極端子に機械的および電気的に接続されたはんだからなる金属バンプ１０２が形成されている。半導体チップ１０１は、配線基板１０３にこの金属バンプ１０２を介してフリップチップ搭載され、機械的および電気的に接続されている。そして、半導体チップ１０１と配線基板１０３との隙間には、金属バンプ１０２を封止するアンダーフィル樹脂１０６が充填されている。また、配線基板１０３の半導体チップ搭載面（以下、「上面」と称する）に対向する面（以下、「下面」と称する）には、はんだからなる外部接続端子１０７が形成されている。また、配線基板１０３の上面上のうち、半導体チップ１０１が搭載されていない、平面的に見て半導体チップ１０１を囲む領域上には接続端子１０４が配置されている。以上より形成された下側パッケージの上に、電極ランド１０９が下面に形成された積層パッケージ１０８がはんだからなる金属ボール１１０を介して機械的及び電気的に接続されている。金属ボール１１０は、接続端子１０４と電極ランド１０９を機械的、電気的に接続しており、外部接続端子１０７に電気的に接続されている。
【０００５】
前述したフリップチップ実装方式による積層型半導体装置の製造方法について説明する。
【０００６】
まず、電気めっき法や印刷法やボール搭載法などの方法で金属バンプ１０２を形成した半導体チップ１０１と、金属バンプ１０２に対応する位置に電極ランドが形成された配線基板１０３とを用意する。そして、半導体チップ１０１を配線基板１０３上にフリップチップ接続する。
【０００７】
次に、半導体チップ１０１の金属バンプ１０２をリフローすることにより、はんだを溶融し、金属バンプ１０２により半導体チップ１０１と配線基板１０３とを接続する。
【０００８】
その後、半導体チップ１０１と配線基板１０３との隙間を清浄化し、ディスペンサを用いてその隙間にアンダーフィル樹脂１０６を注入する。注入は半導体チップ１０１の周辺部から行うが、液状の樹脂は毛細管現象により半導体チップ１０１と配線基板１０３との隙間の全体に浸入し、半導体チップ１０１と配線基板１０３との隙間にアンダーフィル樹脂１０６が充填される。
【０００９】
その後、熱処理を行い、アンダーフィル樹脂１０６を硬化することによって半導体チップ１０１の回路形成面及び金属バンプ１０２による接続部分を封止する。
【００１０】
最後に、配線基板１０３の上面（チップ搭載面）と反対側の面（下面）に引き出された金属パッドに外部接続端子１０７を形成し、リフローする。
【００１１】
以上により、ＢＧＡ型の積層型半導体装置が完成する。
【特許文献１】特開２００７−２８７９０６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
前述したような従来のＰｏＰ構造では、下側パッケージに搭載された半導体チップ１０１の厚さおよび金属バンプ１０２の高さが接続後の金属ボール１１０の高さよりに制限される。また、積層パッケージ１０８が搭載される際に下側パッケージ上の接続端子１０４が露出している必要があり、そのため半導体チップ１０１と配線基板１０３との隙間に充填されているアンダーフィル樹脂１０６のフィレットが接続端子１０４の一部または全部を覆うことが許されず、結果として半導体チップ１０１の外形サイズが制限される。
【００１３】
両パッケージ間のスタンドオフ（積層パッケージ１０８と配線基板１０３との隙間）を確保する方法として、図６に示すように、積層パッケージ１０８の電極ランド１０９に金属ポスト１０５を形成する方法がある（例えば、特許文献１参照）。この構成によれば、金属ポスト１０５を追加する分、図５に示す構造よりもスタンドオフを広げることができる可能性がある。しかし、積層パッケージ１０８が搭載される際に下側パッケージ上の接続端子１０４が完全に露出している必要があることは解消されず、そのため半導体チップ１０１の外形サイズが制限されることは解決できない。
【００１４】
本発明は、このような事情に鑑み、複数のパッケージが積層されてなる積層型半導体装置において、パッケージ間のスタンドオフを十分に確保しつつ、チップサイズの制限を緩和することを目的とする。
【課題を解決するための手段】
【００１５】
上記目的を達成するために、本発明の積層型半導体装置は、上面に第１の電極ランドと接続端子とが設けられた配線基板と、回路形成面を前記配線基板に向けた状態で前記配線基板の上面上に搭載された半導体チップと、前記第１の電極ランドと前記半導体チップの回路形成面とを接続する第１の接続部材と、前記接続端子上であって、前記配線基板の上面のうち平面的に見て前記半導体チップの外側の領域上に設けられた第１の金属ポストと、少なくとも前記配線基板と前記半導体チップとの隙間に充填された封止樹脂と、一方の主面に第２の電極ランドが設けられた半導体装置と、前記第１の金属ポストと前記第２の電極ランドとを電気的に接続する第２の接続部材とを備えている。
【００１６】
この構成によれば、第１の金属ポストが接続端子上に設けられていることにより、配線基板と半導体装置間のスタンドオフを十分に確保することができる。このため、第１の接続部材の高さや半導体チップの厚みの制限が緩和され、半導体チップの破損等を防ぐことができる。また、封止樹脂が配線基板と半導体チップとの隙間から第１の金属ポスト間の領域にはみ出しても第１の金属ポストと第２の接続部材との電気的接続は確保できるので、半導体チップと第１の金属ポストとの距離を従来の積層型半導体装置に比べて縮小することができ、積層型半導体装置のサイズが同じである場合でも、半導体チップのサイズを従来よりも大きくすることができる。
【００１７】
また、本発明の積層型半導体装置は、携帯電話等の通信機器やデジタルカメラ等種々の電子機器に用いられる。
【発明の効果】
【００１８】
以上のように、ＰｏＰ構造をとる場合に、配線基板と半導体装置との間のスタンドオフを十分に確保しつつ、チップサイズの制限を大幅に緩和することができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明に係る積層型半導体装置の実施形態について図面を用いて詳細に説明する。
【００２０】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る積層型半導体装置を示す断面図である。同図に示すように、本実施形態の積層型半導体装置は、上面及び下面に複数の接続端子４が形成された配線基板３と、配線基板３の上面上に回路形成面を配線基板３に向けて搭載された半導体チップ１と、配線基板３の上面に設けられた接続端子４上に設けられ、平面的に見て半導体チップ１の外側の位置に形成された金属ポスト５と、一方の主面に電極ランド９が形成され、金属ポスト５上にはんだ等からなる金属ボール（第２の接続部材）１０を介して機械的、電気的に接続された積層パッケージ（半導体装置）８と、配線基板３の下面に形成された接続端子４上に設けられたはんだ等からなる外部接続端子７と、半導体チップ１と配線基板３との隙間に充填され、金属バンプ２を封止するアンダーフィル樹脂（封止樹脂）６とを備えている。配線基板３の上面に形成されたランドは、はんだ等からなる金属バンプ（第１の接続部材）２を介して半導体チップ１の回路形成面に接続されている。積層パッケージ８は、半導体チップ１とは別の半導体チップ（図示せず）を有している。
【００２１】
半導体チップ１の回路形成面にはアルミニウム（Ａｌ）からなる複数の電極パッドが形成されている。その電極パッド上に、例えばスパッタ法によって形成されたチタン（Ｔｉ）からなるバリアメタルと銅（Ｃｕ）からなる下部金属膜と、その上方に電気めっき法によって形成されたニッケル（Ｎｉ）からなる上部金属膜とによって構成された金属膜が形成されている。バリアメタルにはＴｉＷやＣｒ等を用いてもよい。または、金属膜は、無電解めっき法によって形成されたニッケル（Ｎｉ／Ａｕ）で構成されていてもよい。さらに、この金属膜上に上述の金属バンプ２が形成される。
【００２２】
配線基板３の配線は銅（Ｃｕ）からなり、電極ランドは配線基板３上面に形成されたソルダーレジストを開口させて形成している。その表面は、無電解めっき法によって形成されたニッケル（Ｎｉ／Ａｕ）からなる金属膜によって構成されている。または、ＯＳＰ（Organic Solder Preservative）が配線基板３の上面に塗布されていてもよい。さらに、印刷法もしくは搭載法によりはんだからなるＳＯＰ（Solder on Pad）が配線基板３の上面に形成されていてもよい。配線基板３の上面のうち、上記の電極ランドが形成されていない外側の領域に、積層パッケージ８の電極ランド９上に形成された金属ボール１０に対応する接続端子４が形成されている。また、金属ポスト５は、例えば銅等の金属で構成されており、金属ポスト５の上面位置は少なくとも金属バンプ２の上端よりも高いことが好ましく、搭載後の半導体チップ１の裏面（回路形成面に対向する面）と同等以上であることが特に好ましい。
【００２３】
本実施形態の積層型半導体装置を作成する際には、まず半導体チップ１の回路形成面（主面）を下に向けた状態で金属バンプ２の先端にフラックスを転写する。あるいは、配線基板３の上面にフラックスを塗布してもよい。この後、半導体チップ１を配線基板３の上面上に搭載し、リフロー炉で加熱することで金属バンプ２を溶融させ、半導体チップ１と配線基板３とを接続する。次いで、半導体チップ１の回路形成面及び金属バンプ２による接続部分を保護するため、半導体チップ１と配線基板３との隙間にアンダーフィル樹脂６を半導体チップ１の外周部からディスペンサで塗布・充填する。この際に、アンダーフィル樹脂６が金属ポスト５の上面を覆うことなく、金属ポスト５の周辺部に充填される。なお、全ての金属ポスト５間の隙間がアンダーフィル樹脂６に周辺部を充填される必要はなく、アンダーフィル樹脂６と接触しない金属ポスト５があってもよい。
【００２４】
次に、積層パッケージ８の電極ランド９を下側パッケージ上に搭載する。ここで、「下側パッケージ」とは、配線基板３、半導体チップ１及び金属ポスト５を含むパッケージのことを指す。この工程では、電極ランド９上に設けられた金属ボール１０と金属ポスト５とを位置を合わせて接触させた状態でリフロー炉内で加熱し、金属ボール１０を溶解させ、金属ボール１０と金属ポスト５とを接続させる。以上のようにして本実施形態の積層型半導体装置が作製される。なお、金属ボール１０は積層パッケージ８側ではなく下側パッケージ側にあらかじめ設けられていてもよい。
【００２５】
本実施形態の積層型半導体装置の特徴は、配線基板３の上面側の接続端子４上に金属ポスト５が設けられていることにある。これにより、下側パッケージと積層パッケージ８との間隔（スタンドオフ）を十分に広く確保することができるので、金属バンプ２の高さや半導体チップ１の厚みの制限がなくなり、設計の自由度が向上する。これに伴って、半導体チップ１の割れや金属バンプ２の破壊も抑制することができる。また、金属ポスト５が設けられていることにより、半導体チップ１のサイズを大きくしても、配線基板３と半導体チップ１との隙間から漏れだしたアンダーフィル樹脂６が金属ポスト５の上面を覆うことがなくなる。このため、半導体チップ１を金属ポスト５に近接して配置することができるので、積層型半導体装置の平面サイズに対して半導体チップ１の平面サイズが占める割合を大きくすることができる。よって、同じサイズの半導体チップ１を用いた場合でも積層型半導体装置の外形サイズを従来よりも小さくすることが可能となる。金属ポスト５と半導体チップ１との距離は従来の積層型半導体装置に比べて小さくすることができるが、製造の都合上０．１ｍｍ以上であることが好ましい。
【００２６】
（第２の実施形態）
図２は、本発明の第２の実施形態に係る積層型半導体装置を示す断面図である。同図において、図１に示す部材と同じ部材については同一の符号を付して説明を省略または簡略化する。
【００２７】
本実施形態の積層型半導体装置では、第１の実施形態に係る積層型半導体装置において、金属ボール１０と電極ランド９との間に第２の金属ポスト１５が設けられた構成をとっている。第２の金属ポスト１５及び金属ボール１０は、積層パッケージ８の搭載工程の前にあらかじめ積層パッケージ８に設けておく。その他の構成は第１の実施形態の積層型半導体装置と同様であるので、説明を省略する。
【００２８】
本実施形態の積層型半導体装置においては、積層パッケージ８と下側パッケージとのスタンドオフを第１の実施形態の積層型半導体装置よりもさらに広く確保できる。その結果として、半導体チップ１の厚さおよび金属バンプ２の高さの制限が小さくなり、半導体チップ１の割れや金属バンプ２の破壊をより効果的に抑制することができる。また、第１の実施形態の積層型半導体装置と同様に金属ポスト５が設けられていることにより、半導体チップ１のサイズを従来よりも大きくすることができる。
【００２９】
（第３の実施形態）
図３は、本発明の第３の実施形態に係る積層型半導体装置を示す断面図である。同図において、図１に示す部材と同じ部材については同一の符号を付して説明を省略または簡略化する。
【００３０】
本実施形態の積層型半導体装置の特徴は、下側パッケージの上面部、すなわちアンダーフィル樹脂６及び半導体チップ１の裏面上にモールド樹脂１１が形成されていることにある。モールド樹脂１１は金属ポスト５を埋め込むとともに、金属ポスト５の上面（頭頂部）を露出させる。その他の構成は第１の実施形態の積層型半導体装置と同様であるので、説明を省略する。
【００３１】
本実施形態の積層型半導体装置は、アンダーフィル樹脂６の注入及び硬化を行った後、金属ポスト５の上面に密着して下側パッケージの上面全体を覆うテープなどを設けた状態でモールド樹脂１１を注入する。次いで、モールド樹脂１１を硬化させた後、テープをはがすことで積層型半導体装置が作製できる。
【００３２】
本実施形態の積層型半導体装置においては、金属ポスト５の周辺部を強固に保護できる。その結果として、積層パッケージ８と下側パッケージとの接続部の破壊を抑えることができる。また、第１の実施形態の積層型半導体装置と同様に金属ポスト５が設けられていることにより、半導体チップ１のサイズを従来よりも大きくすることができる。
【００３３】
（第４の実施形態）
図４は、本発明の第４の実施形態に係る積層型半導体装置を示す断面図である。同図において、図１に示す部材と同じ部材については同一の符号を付して説明を省略または簡略化する。
【００３４】
本実施形態の積層型半導体装置は、第３の実施形態に係る積層型半導体装置において、アンダーフィル樹脂６を形成せず、モールド樹脂１１が半導体チップ１と配線基板３との隙間にも充填された構成となっている。すなわち、モールド樹脂１１は、配線基板３と半導体チップ１との隙間に充填されるとともに第１の金属ポスト５間の領域及び半導体チップ１を埋め込み、金属ポストの上５面を露出させる均一な樹脂で構成されている。
【００３５】
本実施形態の積層型半導体装置においては、アンダーフィル樹脂６を形成するプロセスを省略することができる。また、モールド樹脂１１とアンダーフィル樹脂６との界面に剥離が生じる問題を解消することができる。その結果として、下側パッケージの信頼性を向上することができる。また、第１の実施形態の積層型半導体装置と同様に金属ポスト５が設けられていることにより、半導体チップ１のサイズを従来よりも大きくすることができる。
【００３６】
なお、以上で説明した各実施形態の積層型半導体装置は、多段構成の例えば撮像ユニットとして携帯電話等の通信機器、デジタルカメラ等の電子機器などに搭載することができる。
【産業上の利用可能性】
【００３７】
本発明は、ＰｏＰ構造を有する積層型半導体装置に適用され、種々の電子機器に用いられる。
【図面の簡単な説明】
【００３８】
【図１】本発明の第１の実施形態に係る積層型半導体装置を示す断面図である。
【図２】本発明の第２の実施形態に係る積層型半導体装置を示す断面図である。
【図３】本発明の第３の実施形態に係る積層型半導体装置を示す断面図である。
【図４】本発明の第４の実施形態に係る積層型半導体装置を示す断面図である。
【図５】ＰｏＰ構造を有する従来の積層型半導体装置を示す断面図である。
【図６】従来の積層型半導体装置の一例を示す断面図である。
【符号の説明】
【００３９】
１      半導体チップ
２      金属バンプ
３      配線基板
４      接続端子
５      金属ポスト
６      アンダーフィル樹脂
７      外部接続端子
８      積層パッケージ
９      電極ランド
１０      金属ボール
１１      モールド樹脂
１５      第２の金属ポスト
【図１】
2010103129.tif 000003
【図２】
2010103129.tif 000004
【図３】
2010103129.tif 000005
【図４】
2010103129.tif 000006
【図５】
2010103129.tif 000007
【図６】
2010103129.tif 000008