(57)【要約】【課題】３-Ｄイメージセンサを用いてフィルファクターを高めると共に、高感度のセンサはウェハの上部に配置し、低感度のセンサはウェハに形成する方法によって、広域逆光補正機能を持つイメージセンサ及びその製造方法を提供する。【解決手段】本発明によるイメージセンサは第１基板１００に形成されたリードアウト回路１２０と、前記第１基板１００の前記リードアウト回路１２０の一側に形成された第１イメージ感知部１１０と、前記リードアウト回路１２０と電気的に接続されるように前記第１基板１００上に形成された配線１５０と、前記配線１５０上に形成された第２イメージ感知部２１０と、を含むことを特徴とする。【選択図】図１
2010098315.tif 000002
【特許請求の範囲】
【請求項１】
第１基板に形成されたリードアウト回路と、
前記第１基板の前記リードアウト回路の一側に形成された第１イメージ感知部と、
前記リードアウト回路と電気的に接続されるように前記第１基板上に形成された配線と、
前記配線上に形成された第２イメージ感知部と、
を含むことを特徴とするイメージセンサ。
【請求項２】
前記第２イメージ感知部は、前記第１イメージ感知部の垂直上側以外の領域に形成されたことを特徴とする請求項１に記載のイメージセンサ。
【請求項３】
前記第１イメージ感知部に対する第１フローティングディフュージョン領域と、前記第２イメージ感知部に対する第２フローティングディフュージョン領域が、等しい電位を有するように形成されたことを特徴とする請求項１に記載のイメージセンサ。
【請求項４】
前記第１基板のリードアウト回路の他側に、前記リードアウト回路と電気的に接続されて形成された電気接合領域をさらに含み、
前記電気接合領域と前記配線の間に形成された第１導電型連結領域をさらに含む、
ことを特徴とする請求項１に記載のイメージセンサ。
【請求項５】
前記電気接合領域は、
前記第１基板に形成された第１導電型イオン注入層と、
前記第１導電型イオン注入領域上に形成された第２導電型イオン注入層と、
を含むことを特徴とする請求項４に記載のイメージセンサ。
【請求項６】
前記第１導電型連結領域は、
前記電気接合領域の上部に前記配線と電気的に接続されて形成された第１導電型連結領域である、
ことを特徴とする請求項４に記載のイメージセンサ。
【請求項７】
前記第１導電型連結領域は、
前記電気接合領域の一側に前記配線と電気的に接続されて形成された第１導電型連結領域である、
ことを特徴とする請求項４に記載のイメージセンサ。
【請求項８】
前記リードアウト回路は、トランジスタ両側のソース及びドレーンの電圧差があることを特徴とする請求項４に記載のイメージセンサ。
【請求項９】
前記トランジスタはトランスファートランジスタであり、
前記トランジスタソースのイオン注入濃度がフローティングディフュージョン領域のイオン注入濃度より低いことを特徴とする請求項８に記載のイメージセンサ。
【請求項１０】
第１基板にリードアウト回路を形成する段階と、
前記第１基板の前記リードアウト回路の一側に第１イメージ感知部を形成する段階と、
前記リードアウト回路と電気的に接続されるように前記第１基板上に配線を形成する段階と、
前記配線上に第２イメージ感知部を形成する段階と、
を含むことを特徴とするイメージセンサの製造方法。
【請求項１１】
前記第２イメージ感知部を形成する段階は、
前記第１イメージ感知部の垂直上側以外の領域に第２イメージ感知部を形成することを特徴とする請求項１０に記載のイメージセンサの製造方法。
【請求項１２】
前記第１イメージ感知部に対する第１フローティングディフュージョン領域と、前記第２イメージ感知部に対する第２フローティングディフュージョン領域が、等しい電位を有するように形成することを特徴とする請求項１０に記載のイメージセンサの製造方法。
【請求項１３】
前記配線を形成する段階の前に、
前記第１基板の前記リードアウト回路の他側に、前記リードアウト回路と電気的に接続されるように電気接合領域を形成する段階をさらに含む、
ことを特徴とする請求項１０に記載のイメージセンサの製造方法。
【請求項１４】
前記電気接合領域と前記配線の間に第１導電型連結領域を形成する段階をさらに含むことを特徴とする請求項１３に記載のイメージセンサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はイメージセンサ及びその製造方法に関するものである。
【背景技術】
【０００２】
イメージセンサは、光学的映像を電気的信号に変換させる半導体素子として、ＣＣＤイメージセンサとＣＭＯＳイメージセンサ（ＣＩＳ）に分けられる。
【０００３】
従来の技術では、基板にフォトダイオードをイオン注入方式で形成させる。ところが、チップサイズの増加なしにピクセル数の増加を目的にフォトダイオードのサイズがますます減少することによって、受光部の面積が縮小し、画像特性（Image Quality）が低下する傾向を見せている。
【０００４】
また、受光部面積が縮小した分ほど積層高さの減少が成されず、エアリーディスクと呼ばれる光の回折現象により、受光部に入射されるフォトンの数も減少する傾向を見せている。
【０００５】
これを解決するための代案の一つとして、フォトダイオードを非晶質シリコンで蒸着、またはウェハ対ウェハの直接接合（Wafer-to-Wafer Bonding）などの方法でリードアウト回路をシリコン基板に形成させ、フォトダイオードはリードアウト回路の上部に形成させる試み（以下「３次元イメージセンサ」と称する）がなされている。フォトダイオードとリードアウト回路は配線を介在して接続される。
【０００６】
一方、最近、携帯電話だけでなく自動車用センサ等でＣＩＳの応用が広がることに伴ない、明るい光と暗い光を同時に表現できる広域逆光補正機能（Wide dynamic range）を持つＣＩＳの需要が高まっているが、この需要を満足させることができる製品が不足している実情である。
【０００７】
また、従来技術によれば、トランスファトランジスタ両端のソース及びドレーン共に高濃度のＮ型にドーピングされているので、チャージシェアリングが発生するような問題がある。チャージシェアリングが発生すれば、出力画像の感度を低下させ、画像エラーを発生させるなどといった問題を起こす。
【０００８】
また、従来技術によれば、フォトダイオードとリードアウト回路の間に、フォトチャージが円滑に移動することができず、暗電流、サチュレーション及び感度低下が発生している。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、３-Ｄイメージセンサを用いてフィルファクターを高めると共に、高感度のセンサはウェハの上部に配置し、低感度のセンサはウェハに形成する方法によって、広域逆光補正機能を持つイメージセンサ及びその製造方法を提供する。
【００１０】
また、本発明は、フィルファクターを高めながら、チャージシェアリングが発生しないイメージセンサ及びその製造方法を提供する。
【００１１】
また、本発明は、フォトダイオードとリードアウト回路の間にフォトチャージの円滑な移動通路を設けることで、暗電流のソースを最小化し、サチュレーション及び感度の低下を防止できるイメージセンサ及びその製造方法を提供する。
【課題を解決するための手段】
【００１２】
本発明によるイメージセンサは第１基板に形成されたリードアウト回路と、前記第１基板の前記リードアウト回路の一側に形成された第１イメージ感知部と、前記リードアウト回路と電気的に接続されるように前記第１基板上に形成された配線と、前記配線上に形成された第２イメージ感知部と、を含むことを特徴とする。
【００１３】
また、本発明によるイメージセンサの製造方法は第１基板にリードアウト回路を形成する段階と、前記第１基板の前記リードアウト回路の一側に第１イメージ感知部を形成する段階と、前記リードアウト回路と電気的に接続されるように前記第１基板上に配線を形成する段階と、前記配線上に第２イメージ感知部を形成する段階と、を含むことを特徴とする。
【発明の効果】
【００１４】
本発明によるイメージセンサ及びその製造方法によれば、３-Ｄイメージセンサにより最小面積に高感度ピクセルと低減度ピクセルを同時に製造することで、広域逆光補正機能を持つイメージセンサを得ることができる。
【００１５】
また、本発明によれば、トランスファトランジスタ両端のソース及びドレーンの間に電圧差があるように素子設計をすることで、フォトチャージの完全なダンピング（full dumping）が可能になる。
【００１６】
また、本発明によれば、イメージ感知部とリードアウト回路の間に電荷連結領域を形成し、フォトチャージの円滑な移動通路を設けることで、暗電流のソースを最小化し、サチュレーション及び感度の低下を防止することができる。
【図面の簡単な説明】
【００１７】
【図１】第１実施例によるイメージセンサの断面図である。
【図２】第１実施例によるイメージセンサの平面図である。
【図３】第１実施例によるイメージセンサの広域逆光補正（WDR）を示すグラフである。
【図４】第２実施例によるイメージセンサの断面図である。
【発明を実施するための形態】
【００１８】
以下、実施例によるイメージセンサ及びその製造方法を添付された図面を参照して説明する。
【００１９】
（第１実施例）
図１は第１実施例によるイメージセンサの断面図である。
【００２０】
第１実施例によるイメージセンサは第１基板１００に形成されたリードアウト回路１２０と、前記第１基板１００の前記リードアウト回路１２０の一側に形成された第１イメージ感知部１１０と、前記リードアウト回路１２０と電気的に接続されるように前記第１基板１００上に形成された配線１５０と、前記配線１５０上に形成された第２イメージ感知部２１０と、を含むことができる。
【００２１】
前記第１イメージ感知部１１０と第２イメージ感知部２１０はフォトダイオードからなることができるが、これに限定されるものではなく、フォトゲート、フォトダイオードとフォトゲートの結合形態などからなることができる。一方、実施例はフォトダイオードが結晶型半導体層に形成されたものを例にしているが、これに限定されるものではなく、非晶質半導体層に形成されたものを含む。
【００２２】
以下、図１を参照して実施例によるイメージセンサの製造方法を説明する。
【００２３】
先ず、図１に示しているように、配線１５０とリードアウト回路１２０が形成された第１基板１００を準備する。例えば、第２導電型第１基板１００に素子分離膜（device isolation layer）１０５を形成してアクティブ領域を定義し、前記アクティブ領域にトランジスタを含むリードアウト回路１２０を形成する。例えば、リードアウト回路１２０は第１トランスファトランジスタ１２８、第２トランスファトランジスタ１２１、リセットトランジスタ１２３、ドライブトランジスタ（図示していない）、セレクトトランジスタ（図示していない）を含んで形成することができる。
【００２４】
以後、第１フローティングディフュージョン領域１３９、第２フローティングディフュージョン領域１３１、前記各トランジスタに対するソース/ドレーン領域１３３を含むイオン注入領域１３０を形成することができる。
【００２５】
この時、第１実施例は、前記第１基板１００のリードアウト回路１２０の一側に第１イメージ感知部１１０を形成することができる。前記第１イメージ感知部１１０はＮ−ウェル１１３とＰ０層１１５を含むことができるが、これに限定されるものではない。
【００２６】
第１実施例では、第１イメージ感知部１１０に対する第１フローティングディフュージョン領域１３９と、第２イメージ感知部２１０に対する第２フローティングディフュージョン領域１３１が、等しい電位を有するように形成することができる。例えば、第１メタル１２９により第１フローティングディフュージョン領域１３９と第２フローティングディフュージョン領域１３１を接続することで、フローティングディフュージョンノードを共有するように設計することができる。
【００２７】
以後、前記第１基板１００に電気接合領域１４０を形成する段階、及び前記電気接合領域１４０の上部に前記配線１５０と接続される第１導電型連結領域１４７を形成する段階を含むことができる。
【００２８】
例えば、前記電気接合領域１４０は、ＰＮ接合１４０からなることができるが、これに限定されるものではない。例えば、前記電気接合領域１４０は、第２導電型ウェル１４１または第２導電型エピ層上に形成された第１導電型イオン注入層１４３、前記第１導電型イオン注入層１４３上に形成された第２導電型イオン注入層１４５を含むことができる。例えば、前記ＰＮ接合１４０は、Ｐ０１４５/Ｎ−１４３/Ｐ−１４１接合からなることができるが、これに限定されるものではない。前記第１基板１００は、第２導電型に導電されてなることができるが、これに限定されるものではない。
【００２９】
実施例によれば、トランスファトランジスタ両端のソース及びドレーンの間に電圧差があるように素子設計をすることで、フォトチャージの完全なダンピング（full dumping）が可能になる。これによって、フォトダイオードで発生したフォトチャージがフローティングディフュージョン領域にダンピングされ、出力画像の感度を高めることができる。また、実施例によれば、前記トランジスタソースのイオン注入濃度がフローティングディフュージョン領域のイオン注入濃度より低い。
【００３０】
即ち、実施例は図１に示しているように、リードアウト回路１２０が形成された第１基板１００に電気接合領域１４０を形成させることで、第２トランスファトランジスタ１２１両端のソース/ドレーン間に電圧差があるようにし、フォトチャージの完全なダンピングが可能になる。
【００３１】
よって、従来技術のように、単純にフォトダイオードがＮ＋接合に接続された場合と違い、本発明によればサチュレーション及び感度の低下などの問題を防止することができる。
【００３２】
また、本発明によれば、フォトダイオードとリードアウト回路の間に第１導電型連結領域１４７を形成して、フォトチャージの円滑な移動通路を提供することで、暗電流のソースを最小化し、サチュレーションの低下及び感度の低下を防止することができる。
【００３３】
このためには、第１実施例は、Ｐ０/Ｎ−/Ｐ−接合１４０の表面にオーミックコンタクトのための第１導電型連結領域１４７を形成することができる。前記Ｎ＋領域１４７は、前記Ｐ０１４５を貫通してＮ−１４３に接触するように形成することができる。
【００３４】
一方、このような第１導電型連結領域１４７が漏出源（Leakage Source）になることを最小化するために、第１導電型連結領域１４７の幅を最小化することができる。このために、実施例は、第１メタルコンタクト１５１ａのエッチングの後にプラグインプラント（Plug Implant）を行うことができるが、これに限定されるものではない。例えば、イオン注入パターン（図示しない）を形成して、これをイオン注入マスクとして第１導電型連結領域１４７を形成することもできる。
【００３５】
即ち、第１実施例のように、コンタクト形成部にのみ局所的にＮ＋ドーピングを施したのは、暗信号を最小化しながらオーミックコンタクトの形成を円滑にさせるためである。従来技術のように、トランスファトランジスタソース部全体をＮ＋ドーピングする場合、基板表面のダングリングボンドによって暗信号が増加することがある。
【００３６】
続いて、前記第１基板１００上に層間絶縁層１６０を形成し、配線１５０を形成することができる。前記配線１５０は、第１メタルコンタクト１５１ａ、第１メタル１５１、第２メタル１５２、第３メタル１５３、第４メタルコンタクト１５４ａを含むことができるが、これに限定されるものではない。
【００３７】
次に、第２イメージ感知部２１０を前記配線１５０上に形成する。第２イメージ感知部２１０は結晶型半導体層に形成されることができるが、これに限定されるのではなく、非晶質層に形成されることもできる。
【００３８】
前記第２イメージ感知部２１０は結晶型半導体層に形成された高濃度のＰ型伝導層２１６、低濃度のＮ型伝導層２１４及び高濃度のＮ＋型伝導層２１２を含むことができる。
【００３９】
第１実施例によれば、第２イメージ感知部がリードアウト回路の上側に位置する３-Ｄイメージセンサを採用してフィルファクターを高めながら、イメージ感知部を結晶型半導体層内に形成することで、イメージ感知部内の欠陥を防止することができる。
【００４０】
図２は第１実施例によるイメージセンサの平面図である。
【００４１】
第１実施例では、図２に示しているように、前記第１イメージ感知部１１０の垂直上側以外の領域に第２イメージ感知部２１０を形成することができる。
【００４２】
上部に位置する第２イメージ感知部２１０は、第１基板１００に形成された第１イメージ感知部１１０より入射光量が大きくなる。よって、第２イメージ感知部２１０が第１イメージ感知部１１０に比べて高感度のセンサとなる。
【００４３】
実施例は、図２に示しているように、チップの上側に形成される第２イメージ感知部２１０と下側に形成される第１イメージ感知部１１０の面積比を調節することで、第２イメージ感知部２１０と第１イメージ感知部１１０の感度比を調節することができる。
【００４４】
実施例によれば３次元集積構造を用いることで、第１イメージ感知部１１０と第２イメージ感知部２１０が共有（Sharing）される構造に必要なリードアウト回路部分は、第２イメージ感知部２１０が占める空間の下部に設けることで、イメージセンサのフィルファクターを高めることが可能になる。
【００４５】
図３は、第１実施例によるイメージセンサの構造を用いて、二重傾斜（Dual Slope）により逆光補正が向上された結果の一例である。
【００４６】
低減度センサと高感度センサがフローティングディフュージョンノードを共有するように設計することで、トランスファトランジスタのタイミングを調節することで、２種類の感度傾斜を得た後これを合成（Ｓ）することで、広域逆光補正の具現が可能になる。
【００４７】
実施例では、２種類の情報を抽出して合成する例として、デュアルチャンネル構造と撮像素子により直接制御する方法を採用することができるが、これに限定されるものではない。
【００４８】
例えば、デュアルチャンネル構造は２回以上画像信号を生成、または操作した後それぞれ処理し、最後にこれを一つの画像信号に合成する方法である。具体的に、デュアルチャンネル構造は、ロングチャンネルは暗い部分の処理を担当し、ショートチャンネルは明るい部分を処理するようにして、ＣＩＳから得た信号を最大限保存して加工した後、最終段階でモニターのｄＢに最適になるように合成することができる。
【００４９】
または、例えば撮像素子により直接制御する方法は、撮像素子を画素単位に直接露出して制御する方法である。具体的に、撮像素子により直接制御する方法は、シャッタータイミングを制御することで、撮像素子により直接、暗い部分のロングチャンネルと明るい部分のショートチャンネルの信号を信号処理段階で合成して、デュアルチャンネル構造よりも簡単なシステムで高い逆光補正効果を得ることができる方法である。
【００５０】
実施例によるイメージセンサ及びその製造方法によれば、３-Ｄイメージセンサにより最小面積に高感度ピクセルと低減度ピクセルを同時に製造することで、広域逆光補正機能を持つイメージセンサを提供することができる。
【００５１】
（第２実施例）
図４は第２実施例によるイメージセンサの断面図である。
【００５２】
第２実施例によるイメージセンサは第１基板１００に形成されたリードアウト回路１２０と、前記第１基板１００の前記リードアウト回路１２０の一側に形成された第１イメージ感知部１１０と、前記リードアウト回路１２０と電気的に接続されるように前記第１基板１００上に形成された配線１５０と、前記配線１５０上に形成された第２イメージ感知部２１０と、を含むことができる。
【００５３】
第２実施例は、前記第１実施例の技術的特徴を採用することができる。
【００５４】
第２実施例は、電気接合領域１４０の一側に第１導電型連結領域１４８が形成された例である。
【００５５】
実施例によれば、Ｐ０/Ｎ−/Ｐ−接合１４０にオーミックコンタクトのためのＮ＋連結領域１４８を形成することができるが、この時、Ｎ＋連結領域１４８及び第１メタルコンタクト１５１ａの形成工程は漏出源になることがある。即ち、Ｐ０/Ｎ−/Ｐ−接合１４０に逆電圧が印加されたまま動作するので、基板表面に電場が発生することがある。このような電場内部において、コンタクトの形成工程中に発生する結晶欠陥は漏出源になる。
【００５６】
また、Ｎ＋連結領域１４８をＰ０/Ｎ−/Ｐ−接合１４０表面に形成させる場合、Ｎ＋/Ｐ０接合１４８/１４５によるＥ-Ｆｉｅｌｄが加わるので、これもまた漏出源になることがある。
【００５７】
よって、第２実施例は、Ｐ０層にドーピングされず、Ｎ＋連結領域１４８より構成されたアクティブ領域に第１メタルコンタクト１５１ａを形成し、これをＮ−接合１４３と接続させるレイアウトを提示する。
【００５８】
第２実施例によれば、基板表面のＥ-Ｆｉｅｌｄが発生しなくなり、これは３次元集積（３-Ｄ Integrated）ＣＩＳの暗電流減少に寄与することができる。
【符号の説明】
【００５９】
１００  第１基板
１０５  素子分離膜
１１０  第１イメージ感知部
１２０  リードアウト回路
１３０  イオン注入領域
１４０  電気接合領域
１４３  第１導電型イオン注入層
１４５  第２導電型イオン注入層
１４７  第１導電型連結領域
１５０  配線
１６０  層間絶縁層
２１０  第２イメージ感知部
【図１】
2010098315.tif 000003
【図２】
2010098315.tif 000004
【図３】
2010098315.tif 000005
【図４】
2010098315.tif 000006