(57)【要約】【課題】サーバ等の情報処理装置で障害が起こった場合の障害要因の解析を迅速且つ容易とすること。【解決手段】サーバ１００は、リブート動作時にメモリ１０６をクリアしない設定であるメモリクリア設定を記憶しておくメモリクリアＯＮ／ＯＦＦ制御回路１０３と、メモリクリア設定を参照して、クリアしない設定である場合に、メモリ１０６上に格納されている記憶を削除しない制御を行うメモリ制御回路１０４と、を有することを特徴とする。また、ＯＳをＨＤＤ１０７から起動するか否かの設定を記憶しておくファイルロード設定フラグを有するＢＩＯＳ１０９を記憶するＦＲＯＭ１０８を有し、ＣＰＵ１０１は、メモリ制御回路１０４がメモリ１０６をクリアしない制御を行った場合に、ファイルロード設定フラグを参照して、ＯＳをＨＤＤ１０７から起動しない設定である場合に、メモリ１０６上に格納されている記憶に基づいてＯＳを再開する構成であるとよい。【選択図】図１
2010066869.tif 000002
【特許請求の範囲】
【請求項１】
リブート動作時にメモリをクリアしない設定であるメモリクリア設定を記憶しておくメモリクリアＯＮ／ＯＦＦ制御回路と、
前記メモリクリア設定を参照して、クリアしない設定である場合に、前記メモリ上に格納されている記憶を削除しない制御を行うメモリ制御回路と、
を有することを特徴とする、情報処理装置。
【請求項２】
オペレーティングシステムを２次記憶装置から起動するか否かの設定を記憶しておくファイルロード設定フラグを有するＢＩＯＳを記憶するＢＩＯＳ記憶手段と、
前記メモリ制御回路がメモリをクリアしない制御を行った場合に、前記ファイルロード設定フラグを参照して、オペレーティングシステムを２次記憶装置から起動しない設定である場合に、前記メモリ上に格納されている記憶に基づいてオペレーティングシステムを再開する制御手段と、
を有することを特徴とする、請求項１記載の情報処理装置。
【請求項３】
前記メモリ上に格納されている記憶は、前記２次記憶装置からファイルロードされ展開されたオペレーティングシステムであることを特徴とする、請求項２記載の情報処理装置。
【請求項４】
前記メモリは、情報処理装置のメインメモリであることを特徴とする、請求項１から３のいずれか１項記載の情報処理装置。
【請求項５】
リブート動作時にメモリをクリアしない設定であるメモリクリア設定を記憶しておくメモリクリアＯＮ／ＯＦＦ設定工程と、
前記メモリクリア設定を参照して、クリアしない設定である場合に、前記メモリ上に格納されている記憶を削除しない制御を行うメモリ制御工程と、
を含むことを特徴とする、情報処理装置の制御方法。
【請求項６】
リブート動作時にメモリをクリアしない設定であるメモリクリア設定を記憶しておくメモリクリアＯＮ／ＯＦＦ制御回路を有する情報処理装置に、
前記メモリクリア設定を参照して、クリアしない設定である場合に、前記メモリ上に格納されている記憶を削除しない制御を行うメモリ制御手順を、
実行させることを特徴とする、プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理装置、その制御方法及びプログラムに関し、特に、サーバ等のコンピュータシステムの障害要因の解析を支援する技術に関する。
【背景技術】
【０００２】
本発明に関連する技術として、特許文献１に記載のものを挙げる。特許文献１には、例えば、段落００２９等を参照すると、「異常からの復帰処理においてリセットが発生しても、データをメモリ領域（二つあるＣＰＵのうち一方のＣＰＵの内蔵ＲＡＭ）に一時的に保持する」旨の記載がある。しかしながら、特許文献１に記載の内蔵ＲＡＭメモリは、メモリクリアされないことが前提とされている。
【特許文献１】特開２００７−３１６９１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
昨今、通信分野においてもＩＴ（Information Technology）分野同様にオープンスタンダードの波が訪れて、汎用サーバやＰＩＣＭＧと呼ばれる標準化団体の規定するフォームファクタベースでのシステム構築が主流となってきている。汎用サーバやＰＩＣＭＧサーバは、主にＩＴ分野の技術や思想をベースとしているため、システム内のサーバ障害が発生した際、リセットによるシステムの復旧を目指す思想となっている。
【０００４】
しかしながら、通信分野のシステムは、信頼性向上を目的に冗長構成（例えば、二重化、ｎ＋１化）をとっているものが多く、そのため、障害発生したサーバをリセットして復旧させることはほとんど無く、障害ボードとしてシステムから切り離され、障害要因の特定に努めるのが常となっている。
【０００５】
従来、システムでハードウェア故障若しくはソフトウェア不具合に起因したサーバ障害発生において、障害復旧を目的としたリセット投入前に、メモリ上の必要最低限のログ解析用データをＨＤＤに吐き出していたが、障害要因によってはログ解析用データをＨＤＤに吐き出すことができず、サーバ障害要因の解析が困難となってしまうケースが多々発生していた。
【０００６】
そこで本発明は、上記実情に鑑みて、サーバ等の情報処理装置で障害が起こった場合の障害要因の解析を迅速且つ容易とすることを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために本発明は、以下の構成を備える。
【０００８】
本発明に係る情報処理装置は、リブート動作時にメモリをクリアしない設定であるメモリクリア設定を記憶しておくメモリクリアＯＮ／ＯＦＦ制御回路と、前記メモリクリア設定を参照して、クリアしない設定である場合に、前記メモリ上に格納されている記憶を削除しない制御を行うメモリ制御回路と、を有することを特徴とする。
【０００９】
本発明に係る情報処理装置の制御方法は、リブート動作時にメモリをクリアしない設定であるメモリクリア設定を記憶しておくメモリクリアＯＮ／ＯＦＦ設定工程と、前記メモリクリア設定を参照して、クリアしない設定である場合に、前記メモリ上に格納されている記憶を削除しない制御を行うメモリ制御工程と、を含むことを特徴とする。
【００１０】
本発明に係るプログラムは、リブート動作時にメモリをクリアしない設定であるメモリクリア設定を記憶しておくメモリクリアＯＮ／ＯＦＦ制御回路を有する情報処理装置に、前記メモリクリア設定を参照して、クリアしない設定である場合に、前記メモリ上に格納されている記憶を削除しない制御を行うメモリ制御手順を実行させることを特徴とする。
【発明の効果】
【００１１】
本発明によれば、サーバ等の情報処理装置で障害が起こった場合の障害要因の解析を迅速且つ容易とすることが可能となる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態について図面を参照して説明する。
【００１３】
何かしらのハードウェア故障若しくはソフトウェア不具合に起因したサーバ障害発生時に、システムの早期復旧を目的に被疑サーバに対してリセットを投入するのが一般的である。ところが、本実施形態は、その際に被疑サーバをリセットすると、サーバ障害発生時のメモリデータをクリアせず、且つ、リセット後のリブート動作にてＨＤＤからソフトウェアをファイルロードしないため、サーバ障害要因の解析を迅速且つ容易とする。
【００１４】
まず、本実施形態の構成について説明する。図１は、本発明の実施形態の構成を示すブロック図である。図１に示すように、サーバ１００は、その要部において、主要要素である、ＣＰＵ１０１、ＣＰＵ周辺制御回路１０２、メモリ１０６、ＨＤＤ１０７、及び、ＦＲＯＭ１０８を有する構成である。
【００１５】
ＣＰＵ１０１は、サーバ１００の中央演算装置であり、システム全体を制御する。メモリ１０６は、サーバ１００のメインメモリである。サーバ１００のオペレーティングシステム（基本ソフトウェア。以下、「ＯＳ」という）は、不揮発性の記憶装置であるＨＤＤ１０７に格納されており、メモリ１０６に展開されることによって、所定の情報処理を実行することが可能になる。
【００１６】
ＣＰＵ周辺制御回路１０２は、メモリ制御回路１０４とメモリクリアＯＮ／ＯＦＦ制御回路１０３とＩＯ制御回路１０５を含む。なお、これら各回路は、ソフトウェアプログラムによっても実現させることができる。また、ＦＲＯＭ１０８は、ＯＳファイルロード起動フラグ機能を持つＢＩＯＳ（Ｂａｓｉｃ  Ｉ／Ｏ  Ｓｙｓｔｅｍ）１０９を格納する。
【００１７】
ＣＰＵ１０１とＣＰＵ周辺制御回路１０２は、ＣＰＵバスで接続されている。また、メモリ１０６とＣＰＵ周辺制御回路１０２は、メモリバスで接続されており、メモリ１０６は、メモリ制御回路１０４によって制御される。また、ＣＰＵ周辺制御回路１０２とＨＤＤ１０７やＦＲＯＭ１０８等の入出力手段は、ＩＯバスで接続されており、これら入出力手段は、ＩＯ制御回路１０５によって制御される。
【００１８】
また、本実施形態においては、図１に示すように、システムのリブートを促すリセット信号は、ＣＰＵ１０１とＣＰＵ周辺制御回路１０２に入力される。
【００１９】
以下、本実施形態の動作について説明する。図２は、本実施形態において障害が発生したあとのリブート動作の流れを示すフローチャートである。
【００２０】
本実施形態に係るサーバ１００において、何らかの障害が発生した場合、サーバ１００に対してリセット投入、若しくはサーバ内部の自律リセット起動回路（図示せず）がＯＮされる。その際、図１に示すリセット信号がＣＰＵ１０１とＣＰＵ周辺制御回路１０２に入力される。リセット信号を受信したＣＰＵ１０１とＣＰＵ周辺制御回路１０２は、一定のリセット期間を経て、サーバの初期化動作に遷移する。
【００２１】
図２において、リセット信号がＣＰＵ１０１等に入力されることでサーバ１００のリセット処理が起動し（ステップＳ１０１）、一定のリセット期間を経てリセット処理が解除され（ステップＳ１０２）、サーバ初期化動作（ステップＳ１０３〜１１３）に遷移する。
【００２２】
サーバ１００の初期化動作として、まずＣＰＵ１０１は、ＣＰＵバスを介してＣＰＵ周辺制御回路１０２経由で、ＩＯバス配下のＦＲＯＭ１０８に内蔵されるＢＩＯＳ１０９と呼ばれるファームウェアのサーバ初期化プログラムを実行する為にプログラムフェッチを実施し、サーバ初期化プログラムを実行する。サーバ初期化プログラムの処理の中で、通常は、メモリ１０６の初期化が実行される訳だが、その際にＣＰＵ周辺制御回路１０２内部に組み込まれるメモリクリアＯＮ／ＯＦＦ制御回路１０３をＯＦＦに設定し、メモリ制御回路１０４がメモリ１０６内部のデータをクリアしないようプロテクトをかける。この仕組みと初期化手順を初期化動作プログラムに組み込む事によって、リセットによるメモリデータのクリア動作の抑止が可能となる。
【００２３】
図２において、ＢＩＯＳ１０９のサーバ初期化プログラムは、動作を開始する（ステップＳ１０３）。ここで、ＣＰＵ１０１は、メモリクリアＯＮ／ＯＦＦ制御回路１０３の設定を確認して（ステップＳ１０４）、メモリ初期化ＯＦＦ（初期化しない）の場合（ステップＳ１０５、Ｙｅｓ）、メモリ制御回路１０４がメモリ１０６をクリアしないようプロテクトをかける（ステップＳ１０６）。以上で、サーバ初期化プログラムは、動作を完了する（ステップＳ１０７）。
【００２４】
ＢＩＯＳ１０９は、上記の動作を含む一連のサーバ初期化プログラムの実行を完了すると、ＯＳに処理を移すために、ＨＤＤ１０７に格納されるプログラムをメモリ１０６に展開する為のブートローダ機能を実行するが、この処理をスキップし、既にメモリ１０６に格納されているプログラムにてＯＳが動作可能となるように、ＢＩＯＳ１０９のブートローダ機能にＯＳファイルロード起動フラグ機能を持たせて、このフラグがＯＦＦになっている際は、ＯＳがＨＤＤ１０７に格納されているプログラムをファイルロードしてこなくても、直接メモリ１０６に格納されているプログラムを実行できる仕組みを提供する事が可能となる。
【００２５】
図２において、ＢＩＯＳ１０９のブートローダは、動作を開始する（ステップＳ１０８）。ここで、ＣＰＵ１０１は、ＢＩＯＳ１０９のブートローダ機能に設定されているＯＳのＨＤＤからのファイルロードの設定を確認して（ステップＳ１０９）、ＨＤＤファイルロードＯＦＦ（ＨＤＤからのファイルロードをしない）の場合（ステップＳ１１０、Ｙｅｓ）、ＢＩＯＳ１０９のブートローダが動作を完了する一方（ステップＳ１１１）、メモリ１０６上に展開されているＯＳに後段の起動処理を渡す（ステップＳ１１２）。なお、ステップＳ１１１と１１２は同時に実行するよう構成してもよい。
【００２６】
なお、メモリクリアの設定がＯＮの場合（ステップＳ１０５、Ｎｏ）や、ＨＤＤファイルロードＯＮ／ＯＦＦ設定がＯＮの場合（ステップＳ１１０、Ｎｏ）は、通常の起動処理を実行する（ステップＳ１１３）。
【００２７】
以上に説明した本発明による実施形態の効果について説明する。
【００２８】
何かしらのサーバ障害発生時の中でも、特にハードウェアの間欠的な故障や、ハード／ファーム／ソフトウェアのバグによって、サーバがハングアップしてしまった場合においては、リセット投入前にメモリ上にある必要最低限のログ解析用データをＨＤＤに吐き出す事ができない為、リセットによりハングアップ状態から復旧させてからメモリデータを収集する事が可能である。しかしながら、通常のリブート動作は、ブート時にメモリをクリアするため、そのようなデータ収集ができない。
【００２９】
ところが、本実施形態によれば、リセット投入後にメモリ上に展開されているデータで立ち上がらせる事ができるので、サーバ障害要因の解析の為のログ収集が確実となる効果がある。また、リセット投入後のサーバ立ち上げ時間として、ＨＤＤからのファイルロード時間を加味しなくて済み、リセット投入後のサーバ立ち上がり時間短縮の効果もある。したがって、本実施形態によれば、サーバ等の情報処理装置で障害が起こった場合の障害要因の解析が迅速且つ容易となる。
【００３０】
以上、本発明の好適な実施の形態について説明したが、本発明はこれに限定されるものではなく、要旨を逸脱しない範囲内で種々の変形実施が可能である。
【図面の簡単な説明】
【００３１】
【図１】本発明による実施形態の要部の構成を示すブロック図である。
【図２】本発明による実施形態のリブート動作を示すフローチャートである。
【符号の説明】
【００３２】
１００    サーバ
１０１    ＣＰＵ
１０２    ＣＰＵ周辺制御回路
１０３    メモリクリアＯＮ／ＯＦＦ制御回路
１０４    メモリ制御回路
１０５    ＩＯ制御回路
１０６    メモリ
１０７    ＨＤＤ
１０８    ＦＲＯＭ
１０９    ＢＩＯＳ
【図１】
2010066869.tif 000003
【図２】
2010066869.tif 000004