(57)【要約】【課題】半導体チップの反りを低減することと、半導体チップの強度を確保することを、両立させることができる半導体装置を実現する。【解決手段】本発明の半導体装置１００は、集積回路が形成された半導体チップ１７と、半導体チップ１７の集積回路形成面側に設けられた再配線層３と、半導体チップ１７の集積回路形成面と反対側の面に形成された樹脂の埋め込み部９とを有する。【選択図】図４
2010103384.tif 000002
【特許請求の範囲】
【請求項１】
集積回路が形成された半導体チップと、
前記半導体チップの集積回路形成面と反対側の面に、前記半導体チップの基材と線膨張係数が異なる材料で形成された埋め込み部と
を有する半導体装置。
【請求項２】
前記埋め込み部は、少なくとも前記半導体チップの対角線方向にチップ基材面を連続的に残すように形成されている
請求項１記載の半導体装置。
【請求項３】
前記埋め込み部は、平面視十字形に形成されている
請求項１又は２記載の半導体装置。
【請求項４】
前記埋め込み部は、チップ基材面を平面視Ｘ字形に残すように形成されている
請求項２記載の半導体装置。
【請求項５】
前記埋め込み部は、前記半導体チップの面内で、当該半導体チップの外周部を除いた内側の部分に形成されている
請求項１記載の半導体装置。
【請求項６】
前記埋め込み部は、前記半導体チップの面内で、深さ、大きさ、形状、配置間隔のうち少なくとも一つが異なる部分を有する
請求項１記載の半導体装置。
【請求項７】
チップ単位で集積回路が形成された半導体基板の集積回路形成面と反対側の面に、溝を形成する工程と、
前記半導体基板の基材と線膨張係数が異なる材料で前記溝を埋め込む工程と
を有する半導体装置の製造方法。
【請求項８】
前記溝を形成する前に、前記半導体基板の厚みを薄くする加工を行なう
請求項７記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。詳しくは、小型化や薄型化に対応した半導体装置とその製造方法に関する。
【背景技術】
【０００２】
近年、携帯型の電子機器の発展により、より小型/高密度でローコストな製品の要求が強くなってきている。特に携帯電話を始めとするモバイル製品には、半導体集積回路（以下、「集積回路」と記す）を含む半導体装置のパッケージ構造の大幅な小型/高密度化が求められている。そうした要求に応えるために、例えば、実装面積がチップサイズと同等のパッケージ構造の採用が拡大している。この種のパッケージ構造は、ＷＬ（ウエハ・レベル）−ＣＳＰ（チップ・スケール・パッケージ）又はＷＬＰ（ウエハ・レベル・パッケージ）と呼ばれている。以降の説明では、統一的にＷＬ−ＣＳＰと称する。
【０００３】
近年、ＷＬ−ＣＳＰタイプの半導体装置に対しては、薄型化の要求が特に強くなっている。半導体装置を薄型化するうえでは、ベースとなる半導体チップの厚みを薄くすることが必要不可欠となる。但し、半導体チップを薄くすると、チップ自体の反りが問題となる。
【０００４】
そこで、従来においては、次のような２つの技術が知られている。第１の従来技術は、半導体チップの両面に樹脂層を形成することにより、半導体チップの反りを低減する技術である（特許文献１を参照）。第２の従来技術は、半導体チップの一面に封止樹脂層を積層した構造で、半導体チップの他面と封止樹脂層の表面に、それぞれ溝又は凹部を形成することにより、半導体チップの反りを低減する技術である（特許文献２を参照）。
【０００５】
【特許文献１】特許第３６９４４６９号公報
【特許文献２】特開２００６−１６５１２１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記第１の従来技術には、次のような問題がある。即ち、半導体チップの両面に樹脂層を形成すると、半導体チップの片面だけに樹脂層を形成する場合に比較して、半導体装置全体が厚くなる。このため、半導体装置の薄型化の要求に応えることが難しくなる。また、薄型化の要求に応えるために、半導体チップの厚みを薄くすると、チップの強度不足によって反りの問題が顕在化してしまう。
【０００７】
一方、上記第２の従来技術には、次のような問題がある。即ち、半導体チップの反りは、主に、半導体チップの基材とその片面に形成された封止樹脂層の樹脂材料との線膨張係数差によって起こる。このため、半導体チップの他面や封止樹脂層の表面に、溝又は凹部を形成しただけでは、十分な反り低減効果が期待できない。
【０００８】
本発明の目的は、半導体チップの反りを低減することと、半導体チップの強度を確保することを、両立させることができる半導体装置とその製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明に係る半導体装置は、集積回路が形成された半導体チップと、前記半導体チップの集積回路形成面と反対側の面に、前記半導体チップの基材と線膨張係数が異なる材料で形成された埋め込み部とを有するものである。
【００１０】
本発明に係る半導体装置においては、半導体チップの集積回路形成面側を、チップ基材と線膨張係数が異なる材料（例えば、樹脂）で被覆した場合に、それに起因して発生する熱応力を、埋め込み部の存在によって緩和することが可能となる。また、半導体チップの集積回路形成面と反対側の面では、埋め込み部が部分的に形成される。このため、埋め込み部の形成部位では、半導体チップの厚みが薄くなるものの、それ以外の部分では、半導体チップの厚みを厚く確保することが可能となる。
【００１１】
本発明に係る半導体装置の製造方法は、チップ単位で集積回路が形成された半導体基板の集積回路形成面と反対側の面に、溝を形成する工程と、前記半導体基板の基材と線膨張係数が異なる材料で前記溝を埋め込む工程と有するものである。
【００１２】
本発明に係る半導体装置の製造方法においては、半導体基板の集積回路形成面と反対側の面に溝を形成した後、この溝を、半導体基板の基材と線膨張係数が異なる材料で埋め込むことにより、上記の埋め込み部を有する半導体装置を得ることが可能となる。
【発明の効果】
【００１３】
本発明によれば、半導体チップの反りを低減することと、半導体チップの強度を確保することを、両立させることができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の具体的な実施の形態について図面を参照しつつ詳細に説明する。なお、本発明の技術的範囲は以下に記述する実施の形態に限定されるものではなく、発明の構成要件やその組み合わせによって得られる特定の効果を導き出せる範囲において、種々の変更や改良を加えた形態も含む。
【００１５】
＜実施の形態＞
［半導体装置の製造方法］
図１〜図３は本発明の実施の形態に係る半導体装置の製造方法を説明する図である。まず、図１（Ａ）に示すように、ウエハ状態の半導体基板１の第１面に、周知のウエハ処理プロセスによって集積回路を形成した後、当該集積回路を覆う状態で絶縁性の保護膜２を形成する。次に、半導体基板１の第１面側に、周知の配線プロセスによって再配線層３を形成した後、当該再配線層３の上に複数の外部接続端子５を形成する。
【００１６】
この段階で得られる半導体基板１の構成は、次のようになる。即ち、半導体基板１の第１面には、上記集積回路に電気的に接続する状態で、図示しない電極パッド（例えば、アルミニウムパッド）が形成される。電極パッドは、上記保護膜２の一部を開口した状態で形成される。再配線層３は、半導体基板１の第１面の上に積層する状態で形成される。再配線層３は、絶縁層３ａと再配線パターン部３ｂとを有する。絶縁層３ａは、絶縁性の樹脂を用いて形成される。再配線パターン部３ｂは、例えば、アルミニウム、銅等の配線材料を用いて形成される。再配線パターン部３ｂは、半導体基板１の第１面に上記電極パッドに電気的に接続する状態で形成される。
【００１７】
外部接続端子５は、例えば、はんだボール等の金属ボールを用いて形成される。各々の外部接続端子５は、再配線パターン部３ｂの終端に設けられた外部接続用の電極部上に形成される。ここでは、製造の対象として、ＢＧＡ（ボール・グリッド・アレイ）の半導体装置を想定しているが、本発明はこれに限るものではない。例えば、ＬＧＡ（ランド・グリッド・アレイ）の半導体装置を製造の対象としてもよい。ＬＧＡの半導体装置を製造する場合は、再配線パターン部３ｂの終端に設けられる外部接続用の電極部が、外部接続端子としての機能を果たす。このため、ＬＧＡの半導体装置を製造する場合は、金属ボール等からなる外部接続端子５を形成する必要はなくなる。
【００１８】
［基板研削工程］
次に、図１（Ｂ）に示すように、半導体基板１の第１面側（外部接続端子５が形成されている側）を、シート６に貼り付けた状態で、半導体基板１の第２面を図示しない研削装置で研削することにより、半導体基板１の厚みを薄くする。具体的には、例えば、半導体基板１の厚みを３００μｍ程度まで薄くする。ここでは、研削加工によって半導体基板１の厚みを薄くするとしたが、研削以外の加工方法を採用してもよい。この段階で半導体基板１の厚みを薄くする理由については、後段で説明する。
【００１９】
［溝加工工程］
次に、図１（Ｃ）に示すように、半導体基板１の第２面に溝７を形成する。溝７の形成は、例えば、ドライエッチング法、ウェットエッチング法、サンドブラスト法、レーザ加工法等を用いて行なう。なかでも、ドライエッチング法やウェットエッチング法は、半導体基板１に溝加工を行なう場合に、半導体基板１に内部応力が残らない。このため、特に、薄型の半導体装置を製造する場合は、ドライエッチング法又はウェットエッチング法によって半導体基板１に溝７を形成することが好ましい。
【００２０】
ウエハ状態の半導体基板１は、製造の対象となる半導体装置の半導体チップを一つの単位（以下、「チップ単位」）として、格子状に区画されている。上述した溝７は、チップ単位で、それぞれ同様の形状及び寸法に形成される。例えば、一つのチップ単位内には、図２（Ａ）に示すように、平面視十字形の配置で溝７が形成される。この溝７は、４つの辺Ｓ１，Ｓ２，Ｓ３，Ｓ４で矩形に区画されるチップ単位領域内に、４つの分割された溝部７ａ，７ｂ，７ｃ，７ｄによって形成される。本書で記述する「矩形」とは、長方形と正方形の両方を含むものとする。
【００２１】
４つの溝部７ａ，７ｂ，７ｃ，７ｄは、平面視十字形の配置で形成される。さらに詳述すると、４つの溝部７ａ，７ｂ，７ｃ，７ｄのうち、縦一列に並ぶ２つの溝部７ａ，７ｂは、チップ単位領域の中心を通る第１の仮想直線Ｌ１上に形成される。また、横一列に並ぶ２つの溝部７ｃ，７ｄは、チップ単位領域の中心で第１の仮想直線Ｌ１に直交する第２の仮想直線Ｌ２上に形成される。第１の仮想直線Ｌ１は、チップ単位領域を区画する２つの辺Ｓ２，Ｓ４と平行をなし、第２の仮想直線Ｌ２は、チップ単位領域を区画する他の２つの辺Ｓ１，Ｓ３と平行をなす。溝部７ａ，７ｂ，７ｃ，７ｄは、それぞれチップ単位領域の中心から等距離を隔てた位置に、互いに同じ形状及び寸法で形成される。また、各々の溝部７ａ，７ｂ，７ｃ，７ｄの両端部は、ラウンド形状に形成される。このようにチップ単位で溝７を形成することにより、ウエハ状態の半導体基板１の第２面には、図２（Ｂ）に示すように、平面視十字形の溝７が複数（多数）形成された状態となる。
【００２２】
ここで、半導体基板１の第２面に溝７を形成する前に、半導体基板１の厚みを薄くする理由について述べる。まず、半導体基板１に、例えば、５０μｍの基板部分を残して、溝７を形成するものと仮定する。そうした場合、半導体基板１の厚みを溝加工前に薄くしておくと、その分だけ溝加工に求められる加工深さが浅くなる。逆に、半導体基板１の厚みを溝加工前に薄くしない場合は、その分だけ溝加工に求められる加工深さが深くなる。このため、溝加工前に半導体基板１の厚みを薄くした場合は、溝加工前に半導体基板１の厚みを薄くしない場合に比較して、溝加工に要する時間が短くなる。したがって、半導体基板１の第２面に溝７を形成する前に、半導体基板１の厚みを薄くした方が、溝加工の所要時間を短縮することができる。
【００２３】
［埋め込み工程］
次に、図３（Ａ）に示すように、半導体基板１の溝７を、例えば、樹脂８で埋め込むことにより、埋め込み部９を形成する。具体的な埋め込み方法としては、例えば、半導体基板１の第２面に液状又はペースト状の樹脂８を供給し、当該樹脂８をスキージ１１によるスクリーン印刷法で、ウエハ状態の半導体基板１全体に行き渡らせる。これにより、半導体基板１のすべてのチップ単位領域に樹脂の埋め込み部９が形成される。溝７を埋め込む方法としては、スクリーン印刷法以外にも、埋め込みに使用する樹脂８の特性に合わせて、例えば、モールド法、ポッティング法、スピンコート法等を適用してもよい。
【００２４】
溝７の埋め込みには、例えば、エポキシ樹脂、ポリイミド樹脂等の絶縁性の樹脂を用いることができる。溝７の埋め込み材料として、エポキシ樹脂等の熱硬化性の樹脂を用いた場合は、溝７を樹脂８で埋め込んだ後、当該樹脂８を熱硬化させることにより、埋め込み部９を形成する。また、好ましい事例として、樹脂の熱伝導性を高めるために、樹脂材料中にフィラーを混ぜ合わせた樹脂を用いて溝７を埋め込むようにしてもよい。その場合は、フィラーを含まない樹脂を用いる場合に比較して、埋め込み部９の放熱性を高めることができる。このため、半導体基板１の第２面側からの熱放散性を向上させることができる。
【００２５】
なお、ここでは半導体基板１の溝７を樹脂８で埋め込むものとしているが、これは一例に過ぎない。即ち、溝７を埋め込む場合は、半導体基板１の基材（基板材料）と線膨張係数が異なる材料を用いて溝７を埋め込む。このため、例えば、半導体基板１にシリコン基板を用いた場合は、半導体基板１の基材となるシリコンと線膨張係数が異なる材料を用いて溝７を埋め込むものとする。このため、本発明で採り得る形態としては、半導体基板１の基材よりも線膨張係数が大きい材料で溝７を埋め込む場合と、半導体基板１の基材よりも線膨張係数が小さい材料で溝７を埋め込む場合とがある。
【００２６】
但し、一般的に、樹脂は、半導体基板１の基材（シリコン等）よりも線膨張係数が大きい材料となる。このため、上述のように絶縁性の樹脂からなる絶縁層３ａを用いて再配線層３を形成した場合は、基板材料と樹脂材料との線膨張係数差に起因して、再配線層３側が凹状に湾曲した状態の反りが半導体基板１に生じやすくなる。したがって、そうした半導体基板１の反りを低減するには、絶縁層３ａを含む再配線層３が形成されている側と反対側、つまり半導体基板１の第２面側に、基板材料よりも線膨張係数が大きい材料部分を存在させる必要がある。こうした事情から、ここでは、半導体基板１の基材よりも線膨張係数が大きい材料の一例として、樹脂８を用いて溝７を埋め込むこととしている。その場合、チップ基材となるシリコンの線膨張係数は、α＝2.6ppm/℃となるのに対して、埋め込み材料となる樹脂８の線膨張係数は、例えばエポキシ樹脂であれば、α＝１０〜１５０ppm/℃程度となる。
【００２７】
［ダイシング工程］
次に、図３（Ｂ）に示すように、半導体基板１をダイシングする。ここでは、図示しないダイシング装置を用いて、半導体基板１にダイシングブレードで細溝（切り溝）１２を形成する。ダイシングは、半導体基板１の第２面をシート１４に貼り付けた状態で行なう。ダイシングブレードによる切り込みは、再配線層３が形成されている半導体基板１の第１面側から行なう。細溝１２は、半導体基板１を格子状に区画する縦横のダイシングラインに沿って形成する。細溝１２の深さは、半導体基板１を完全に分断しない深さとする。具体的には、導体基板１を支持しているシート１４にダイシングブレードの刃先部分が接触しないように（半導体基板１をフルカットでダイシングしないように）、例えば、半導体基板１をハーフカット又はセミフルカット等でダイシングする。ハーフカットとは、半導体基板１の厚さの半分程度の深さで細溝１２を形成するダイシング方式である。セミフルカットとは、ハーフカットよりも深く、かつ規定量の基板部分を残すように、細溝１２を形成するダイシング方式である。
【００２８】
［個片化工程］
次に、図３（Ｃ）に示すように、半導体基板１の第１面側（外部接続端子５が形成されている側）を、シート１５に貼り付けた状態で、半導体基板１の第２面を図示しない研削装置で研削することにより、半導体基板１を個片化する。具体的には、円板形の研削砥石１６を規定の速度で回転させながら、半導体基板１の第２面を上記の埋め込み部９と一緒に研削砥石１６で研削する。このとき、細溝１２の部分で半導体基板１が分断されるように、研削砥石１６の研削量を設定する。これにより、ウエハ状態の半導体基板１がチップ単位で個片化される。
【００２９】
なお、ここでは、一例として、半導体基板１にハーフカット、セミフルカット方式等のダイシングで細溝１２を形成した後、半導体基板１の第２面を研削することにより、半導体基板１を個片化するものとしたが、これに限らない。例えば、半導体基板１の第２面を研削した後、半導体基板１をフルカット方式でダイシングすることにより、半導体基板１を個片化してもよい。
【００３０】
［半導体装置の構成］
図４は本発明の実施の形態に係る半導体装置の構成を示すもので、（Ａ）はその断面図、（Ｂ）はその下面図である。図示した半導体装置１００は、上記の製造方法によって得られるものである。この半導体装置１００は、平面視矩形の半導体チップ（半導体素子）１７をベースに構成されている。半導体チップ１７は、上述のように集積回路が形成された半導体基板１をダイシングによって個片化することにより得られるものである。半導体チップ１７の第１面には、図示しない集積回路が形成されている。また、半導体チップ１７の第１面側には再配線層３が積層状態で形成されている。半導体チップ１７の第１面は、上述した半導体基板１の第１面に相当する。再配線層３は、前述したように絶縁層３ａと再配線パターン部３ｂとを有するものである。再配線層３上には複数の外部接続端子５が凸状に形成されている。
【００３１】
一方、半導体チップ１７の第２面には、半導体チップ１７の基材と線膨張係数が異なる材料を用いて、埋め込み部９が形成されている。半導体チップ１７の基材は、上述した半導体基板１の基材と同一の材料になる。このため、シリコン基板からなる半導体基板１を用いて半導体装置１００を製造した場合は、半導体チップ１７の基材（以下、「チップ基材」）がシリコンとなる。半導体チップ１７の第２面は、上述した半導体基板１の第２面に相当する。このため、半導体チップ１７の第１面と第２面は、表裏の関係となる。また、半導体チップ１７の第１面と第２面は、互いに平行な面となる。
【００３２】
埋め込み部９は、４つの島状に分割された埋め込み部９ａにより、平面視十字形の配置で形成されている。また、半導体チップ１の第２面においては、埋め込み部９が形成されている部位を除いて、半導体チップ１の基材（以下、「チップ基材」）が露出している。埋め込み部９の表面は、チップ基材面と同一平面をなしている。ここで記述する「チップ基材面」とは、半導体チップ１７の第２面で、チップ基材がそのまま露出している面をいう。このため、半導体チップ１７の第２面は、チップ基材面と埋め込み部９の表面の両方を含む面となる。
【００３３】
半導体チップ１７の第２面において、埋め込み部９は、半導体チップ１７の対角線方向にチップ基材面を連続的に残すように（換言すると、チップ基材面を対角線方向で分断しないように）形成されている。即ち、埋め込み部９は、前述したように平面視十字形に配置された溝７（溝部７ａ，７ｂ，７ｃ，７ｄ）を樹脂で埋め込むことにより、半導体チップ１７の対角線方向にチップ基材面を連続的に残すように形成されている。
【００３４】
上記構成からなる半導体装置１００においては、半導体チップ１７の第１面側に樹脂で絶縁層３ａを形成し、その反対側となる半導体チップ１７の第２面に樹脂で埋め込み部９を形成している。このため、半導体チップ１７の反りを低減することができる。その理由は、次の通りである。即ち、半導体チップ１７の第１面側の絶縁層３ａは、チップ基材と樹脂材料との線膨張係数差に起因した熱応力を生じさせ、半導体チップ１７の第２面の埋め込み部９も、チップ基材と樹脂材料との線膨張係数差に起因した熱応力を生じさせる。このため、絶縁層３ａ等に起因して発生する熱応力を、埋め込み部９の存在によって緩和することが可能となる。また、半導体チップ１７の第１面側の絶縁層３ａに起因した熱応力と、半導体チップ１７の第２面の埋め込み部９に起因した熱応力は、互いに打ち消し合うように作用する。したがって、それらの相殺により、半導体チップ１７の反りを低減することが可能となる。
【００３５】
また、上記構成からなる半導体装置１においては、半導体チップ１７の第２面全体を覆うように樹脂層を形成せず、当該第２面のチップ基材面を除く部分（第２面の一部）に、埋め込み部９を形成している。このため、再配線層３を含めて半導体装置を同じ厚さ（高さ）で形成するものとすると、半導体チップ１７の第２面全体に一様な厚みで樹脂層を形成する場合に比較して、半導体チップ１７の強度を高めることができる。その理由は、次の通りである。まず、半導体チップ１７の第２面全体に一様な厚みで樹脂層を形成する場合は、樹脂層の厚み分だけ半導体チップ１７全体の厚みを薄くする必要がある。これに対して、半導体チップ１７の第２面に部分的に樹脂の埋め込み部９を形成する場合は、埋め込み部９の形成部位で半導体チップ１７の厚みが薄くなるものの、それ以外の部分では半導体チップ１７の厚みが厚く確保される。このため、前者に比較して後者の方が、半導体チップ１７の剛性が高くなり、半導体チップ１７の強度も高くなる。
【００３６】
その結果、本発明の実施の形態に係る半導体装置とその製造方法よれば、半導体チップ１７の反りを低減することと、半導体チップ１７の強度を確保することを、両立させることができる。
【００３７】
また、半導体チップ１７の第２面に、半導体チップ１７の対角線方向にチップ基材面を連続的に残す状態で埋め込み部２を形成しているため、半導体チップ１７の対角線方向でチップ強度を高く確保することができる。このため、半導体チップ１７の面内で最も反り量が大きくなるチップコーナー部分に生じる反りを有効に低減することができる。ここで記述する「反り量」とは、半導体チップの反りによってチップ厚み（高さ）方向に生じる変位量をいう。
【００３８】
また、半導体チップ１７の第２面に、平面的に見て（半導体チップを正面方向から見て）、十字形に埋め込み部９を形成しているため、上述のように絶縁層３ａに起因して半導体チップ１７に生じる反りを、チップ面内でバランス良く低減することができる。この効果は、上述した４つの埋め込み部９ａの端部を半導体チップ１７の中心部でつなぐように埋め込み部９を十字形に形成した場合でも同様に得られる。
【００３９】
＜変形例＞
なお、上記実施の形態に係る半導体装置１００においては、半導体チップ１７の第２面に平面視十字形の配置で埋め込み部９を形成したが、埋め込み部９の平面的な形状や配置は、これに限らず、種々の変形が可能である。例えば、図５（Ａ），（Ｂ）に示すように、半導体チップ１７の第２面において、当該半導体チップ１７の外周部を除いた内側の部分に、平面視矩形に埋め込み部９を形成してもよい。その場合は、半導体チップ１７の第２面の外周部にチップ基材面が枠状に露出した状態となり、それよりも内側の部分（チップ基材面に囲まれる部分）に埋め込み部９が矩形状に形成された状態となる。このように半導体チップ１７の外周部にチップ基材面を残して埋め込み部９を形成することにより、半導体チップ１７の外周部に十分な厚みを枠状に連続して残すことができる。このため、半導体チップ１７の強度を十分に確保した状態で、半導体チップ１７の反りを低減することができる。
【００４０】
また、他の変形例として、図６（Ａ）に示すように、半導体チップ１７の第２面において、チップ基材面を平面視Ｘ字形に残すように埋め込み部９を形成してもよい。具体的には、上側埋め込み部９ａと、下側埋め込み部９ｂと、左側埋め込み部９ｃと、右側埋め込み部９ｄといった具合に、埋め込み部９を上下左右に分割して形成する。この場合は、前述したように半導体チップ１７の対角線方向にチップ基材面を連続的に残すように埋め込み部９が形成されることになる。このため、上記同様の効果が得られる。
【００４１】
この他にも、大きさの異なる複数の埋め込み部の組み合わせで、埋め込み部を構成してもよい。ここで記述する「大きさ」とは、埋め込み部を平面的に見た場合の大きさをいう。例えば、図６（Ｂ）に示すように、埋め込み部９を二重の同心円状に形成したものや、図６（Ｃ）に示すように、埋め込み部９を二重の同心の矩形状に形成したものが考えられる。図６（Ｂ）においては、小径の埋め込み部９ａと、大径の埋め込み部９ｂとを、同心円状に配置することにより、埋め込み部９を構成している。図６（Ｃ）においては、小径の埋め込み部９ａと、大径の埋め込み部９ｂとを、互いに中心を共通にして矩形状に形成することにより、埋め込み部９を構成している。ここでは、埋め込み部９を二重の配置としているが、これに限らず、３重以上の配置としてもよい。
【００４２】
さらに、他の例として、図７（Ａ）に示すように、埋め込み部９を格子状のパターンで形成したものや、図７（Ｂ）に示すように、埋め込み部９をドット状のパターンで形成したものが考えられる。図７（Ａ）においては、縦方向に沿う複数本（図例では３本）の埋め込み部９ａと、横方向に沿う複数本（図例では３本）の埋め込み部９ｂが、互いに交差する状態で、埋め込み部９が全体的に格子状に形成されている。図７（Ｂ）においては、平面視円形の小さな埋め込み部９ａを縦方向と横方向に一定の間隔で配列した状態で、埋め込み部９が全体的にドット状に形成されている。
【００４３】
このように埋め込み部９の形状や配置は種々の変形例が考えられる。また、半導体チップ１７の第２面に埋め込み部９を形成する場合の形状や配置に関しては、例えば、上述した溝７をエッチングで形成する場合に、エッチングマスクの形状によって自由に変えることができる。一般に、ＷＬ−ＣＳＰに代表される小型の半導体装置では、半導体チップの集積回路形成面側に、集積回路のタイプごとに、異なる配線レイアウトや端子配置で、再配線層を形成する。このため、半導体チップに生じる反りの状態（反り量、反り方向など）も、集積回路のタイプなどによって変わる。このため、集積回路のタイプなどに合わせて、埋め込み部９の形状や配置を変えることで、半導体チップの反りを効果的に低減することができる。
【００４４】
また、上記実施の形態に係る半導体装置１００においては、半導体チップ１７の第１面側に、絶縁層３ａを含む再配線層３を形成しているが、本発明はこれに限らない。以下に、具体例を説明する。なお、上記同様の構成部分には同一符号を付すこととする。
【００４５】
［半導体装置の他の構造例１］
図８は本発明を適用した半導体装置の他の構造例１を説明するもので、（Ａ）はその断面図、（Ｂ）はその上面図である。図示した半導体装置１０１は、主として、半導体チップ１７と、インターポーザ基板１８とを用いて構成されている。半導体チップ１７の第１面には図示しない集積回路を覆う状態で保護膜２が形成されているが、この保護膜２の上には再配線層は形成されていない。一方、半導体チップ１７の第２面には、上記同様に十字形の配置で埋め込み部９が形成されている。
【００４６】
半導体チップ１７とインターポーザ基板１８は、例えば、はんだ接合部１９で電気的かつ機械的に接続されている。半導体チップ１７とインターポーザ基板１８とが対向している隙間部分には、アンダーフィル材２０が充填されている。アンダーフィル材２０は、例えば、絶縁性の樹脂を用いて形成されている。アンダーフィル材２０の一部は、インターポーザ基板１８の面内で、半導体チップ１７の外周部よりも外側にはみ出している。
【００４７】
インターポーザ基板１８は、半導体チップ１７よりも一回り大きな矩形の配線基板を用いて構成されている。インターポーザ基板１８は、例えば、ガラスエポキシなどの基材を用いて構成されている。半導体チップ１７の第１面には図示しない複数の電極部が形成され、これに対応して、インターポーザ基板１８の上面にも図示しない複数の電極部が形成されている。そして、これら複数の電極部同士が、はんだ接合部１９で接続されている。また、インターポーザ基板１８の下面には、外部接続用の端子となる複数のランド２１が形成されている。
【００４８】
上記構成からなる半導体装置１０１においては、半導体チップ１７の第１面側（集積回路形成面側）をアンダーフィル材２０で樹脂封止し、その反対側となる半導体チップ１７の第２面に樹脂で埋め込み部９を形成している。このため、上記同様の理由で、半導体チップ１７の反りを低減することができる。即ち、半導体チップの第１面側を樹脂封止するアンダーフィル材２０、及びインターポーザ基板１８は、チップ基材と樹脂材料、基板材料との線膨張係数差に起因した熱応力を生じさせ、半導体チップ１７の第２面の埋め込み部９も、チップ基材と樹脂材料、基板材料との線膨張係数差に起因した熱応力を生じさせる。このため、アンダーフィル材２０、及びインターポーザ基板１８等に起因して発生する熱応力を、埋め込み部９の存在によって緩和することが可能となる。また、半導体チップ１７の第１面側のアンダーフィル材２０、及びインターポーザ基板１８に起因した熱応力と、半導体チップ１７の第２面の埋め込み部９に起因した熱応力は、互いに打ち消し合うように作用する。したがって、それらの相殺により、半導体チップ１７の反りを低減することが可能となる。
【００４９】
また、上記構成からなる半導体装置１においては、半導体チップ１７の第２面全体に覆うように樹脂層を形成せず、当該第２面のチップ基材面を除く部分（第２面の一部）に、埋め込み部９を形成している。このため、上記同様の理由により、半導体チップ１７の第２面全体に一様な厚みで樹脂層を形成する場合に比較して、半導体チップ１７の強度を高めることができる。したがって、半導体チップ１７の反りを低減することと、半導体チップ１７の強度を確保することを、両立させることができる。
【００５０】
［半導体装置の他の構造例２］
図９は本発明を適用した半導体装置の他の構造例２を説明するもので、（Ａ）はその断面図、（Ｂ）はそのＺ−Ｚ矢視図である。図示した半導体装置１０２は、上述した半導体チップ１７とインターポーザ基板１８を組み合わせた第１のパッケージの上に、それとは別の半導体チップ２２とインターポーザ基板２３を組み合わせた第２のパッケージを積層した構造となっている。このようなパッケージ構造は、ＰｏＰ（パッケージ・オン・パッケージ）構造とも呼ばれている。半導体チップ２２は、平面視矩形をなすインターポーザ基板２３の上面にダイボンド材を用いて搭載固定されている。半導体チップ２２は、インターポーザ基板２３にワイヤボンディングによって電気的に接続されている。即ち、半導体チップ２２の電極パッドとインターポーザ基板２３の電極部とは、金線等のワイヤ２４によって電気的に接続されている。また、半導体チップ２２は、ワイヤ２４を含めて、樹脂の封止体２５により樹脂封止されている。
【００５１】
インターポーザ基板１８の上面には、半導体チップ１７の実装領域を囲むように複数のランド（不図示）が設けられ、これに対応してインターポーザ基板２３の下面にも、複数のランド（不図示）が設けられている。そして、インターポーザ基板１８，２３の相対応するランド同士は、はんだ接合部２６で電気的かつ機械的に接続されている。インターポーザ基板２３の下面に設けられたランドは、ワイヤ２４等を介して半導体チップ２２に電気的に接続されている。
【００５２】
上記構成からなる半導体装置１０２においては、下部（ボトム）側に配置された第１のパッケージに関して、上記同様の理由により、半導体チップ１７の反りを低減することと、半導体チップ１７の強度を確保することを、両立させることができる。
【００５３】
＜第１応用例＞
図１０は本発明の実施の形態に係る半導体装置の第１応用例を示すもので、（Ａ）はその断面図、（Ｂ）はその下面図である。図示のように、半導体装置１００のベースとなる半導体チップ１７の第２面には、上述したドット状のパターンで埋め込み部９が形成されている。具体的には、半導体チップ１７の第２面に、平面視円形の小さな埋め込み部９ａが縦方向と横方向に一定の間隔でドット状に配列されている。このようにドット状のパターンで配置された複数の埋め込み部９ａ，９ｂのうち、半導体チップ１７の第２面内において、最も外側に配置された第１の埋め込み部９ａと、それよりも内側に配置された第２の埋め込み部９ｂは、互いに異なる深さで形成されている。即ち、半導体チップ１７の第２面内においては、埋め込み部９に深さの異なる部分（９ａ，９ｂ）が存在している。さらに詳述すると、第１の埋め込み部９ａは、半導体チップ１７の第１面側に形成された外部接続端子５と同じ位置関係で配置されている。そして、第１の埋め込み部９ａは、第２の埋め込み部９ｂよりも深く形成されている。埋め込み部の深さは、上述した溝の深さに対応するものとなる。
【００５４】
＜第２応用例＞
図１１は本発明の実施の形態に係る半導体装置の第２応用例を示すもので、（Ａ）はその断面図、（Ｂ）はその下面図である。図示のように、半導体装置１００のベースとなる半導体チップ１７の第２面には、当該半導体チップ１７の外周部を除いた内側の部分に、平面視矩形の埋め込み部９が形成されている。この埋め込み部９は、半導体チップ１７の外周部に沿って矩形の枠状に形成された第１の埋め込み部９ａと、当該第１の埋め込み部９ａの内側に形成された第２の埋め込み部９ｂとを有している。第１の埋め込み部９ａは、半導体チップ１７の第１面側に設けられた複数の外部接続端子５のちょうど裏側に位置している。
【００５５】
第１の埋め込み部９ａと第２の埋め込み部９ｂは、一体構造で形成されるとともに、互いに異なる深さで形成されている。具体的には、第１の埋め込み部９ａが相対的に深く形成され、第２の埋め込み部９ｂが相対的に浅く形成されている。このため、半導体チップ１７の中心から見ると、埋め込み部９の深さが、半導体チップ１７の外周部に向かって段階的に深くなるように形成されている。埋め込み部９の深さを段階的に変える場合の段数について、図例のような２段階に限らず、３段階、又はそれ以上の段数であってもよい。また、半導体チップ１７の中心部から外周部に向かって埋め込み部９の深さを、段を付けずに連続的に変えた構成を採用してもよい。
【００５６】
また、上記図４に示す埋め込み部９の場合にあっては、一つの島を形成する埋め込み部９の深さを、半導体チップ１７の中心部から外周部に向かって、段階的に、又は、連続的に、変えた構成としてもよい。また、例えば、上記図６（Ａ）に示す埋め込み部９の場合は、個々の埋め込み部９ａ，９ｂ，９ｃ，９ｄで、半導体チップ１７の中心部から外周部に向かって、段階的に、又は、連続的に、埋め込みの深さを変えた構成としてもよい。また、上記図６（Ｂ），（Ｃ）に示す埋め込み部９の場合は、内側の埋め込み部９ａと、外側の埋め込み部９ｂで、互いに埋め込みの深さを変えた構成としてもよい。また、図７（Ａ）に示す埋め込み部９の場合は、縦方向に沿う埋め込み部９ａの深さと、横方向に沿う埋め込み部９ｂの深さを、それぞれ、半導体チップ１７の中心部から外周部に向かって、段階的に、又は、連続的に、変えた構成としてもよい。
【００５７】
＜第３応用例＞
図１２は本発明の実施の形態に係る半導体装置の第３応用例を示すもので、（Ａ）はその断面図、（Ｂ）はその下面図である。図示のように、半導体チップ１７の第２面に形成された埋め込み部９は、形状の異なる部分（９ａ，９ｂ）を有している。ここでは一例として、円形をなす第１の埋め込み部９ａと矩形をなす第２の埋め込み部９ｂの組み合わせで埋め込み部９を構成している。第１の埋め込み部９ａは、半導体チップ１７の外周部に沿ってドット状に複数配置されている。個々の第１の埋め込み部９ａの位置は、外部接続端子５の真裏の位置に対応している。第２の埋め込み部９ｂは、複数の第１の埋め込み部９ａで囲まれた内側の領域に配置されている。ここでは、埋め込み部の形状として、円形と矩形を例示しているが、これに限らず、例えば、三角形、ひし形、台形、楕円形、五角形、それ以上の多角形などであってもよい。
【００５８】
＜第４応用例＞
図１３は本発明の実施の形態に係る半導体装置の第４応用例を示すもので、（Ａ）はその断面図、（Ｂ）はその下面図である。図示のように、半導体チップ１７の第２面にドット状のパターンで形成された埋め込み部９は、配置間隔が異なる部分（９ａ，９ｂ）を有している。具体的には、半導体チップ１７の第２面内において、最も外側に配置された第１の埋め込み部９ａと、それよりも内側に配置された第２の埋め込み部９ｂが、互いに異なる配置間隔で形成されている。即ち、第１の埋め込み部９ａは第１の間隔Ｐ１で配置され、第２の埋め込み部９ｂは、第１の間隔Ｐ１よりも広い第２の間隔Ｐ２で配置されている。このため、半導体チップ１７の第２面内においては、埋め込み部９の配置状態として、チップの外側（外周縁寄り）が内側（中心寄り）よりも密になっている。
【００５９】
このように深さ、大きさ、形状又は配置間隔の異なる部分を埋め込み部９に持たせることにより、半導体チップ１７の第１面側に形成される集積回路のタイプや外部接続端子５の配置、樹脂の厚みなどに対応させて埋め込み部９の構造を細かく変えることができる。このため、半導体チップの反りを、より効果的に低減することが可能となる。
【００６０】
なお、埋め込み部９は、半導体チップ１７の第２面内で、上述した深さ、大きさ、形状、配置間隔のうち少なくとも一つが異なる部分を有するものであればよい。具体的には、例えば、深さと大きさが異なる部分を有するもの、深さと形状が異なる部分を有するもの、深さと配置間隔が異なる部分を有するもの、等が考えられる。この他にも、例えば、大きさと配置間隔が異なる部分を有するもの、形状と配置間隔が異なる部分を有するもの、深さと形状と配置間隔が異なる部分を有するもの、等も考えられる。さらに、深さと大きさと形状が異なるもの、深さと大きさと配置間隔が異なるもの、大きさと形状と配置間隔が異なるもの、大きさ、形状及び配置間隔が異なる部分を有するもの、深さ、大きさ、形状及び配置間隔が異なる部分を有するもの、等が考えられる。
【図面の簡単な説明】
【００６１】
【図１】本発明の実施の形態に係る半導体装置の製造方法を説明する図（その１）である。
【図２】本発明の実施の形態に係る半導体装置の製造方法を説明する図（その２）である。
【図３】本発明の実施の形態に係る半導体装置の製造方法を説明する図（その３）である。
【図４】本発明の実施の形態に係る半導体装置の構成を示す図である。
【図５】本発明の実施の形態に係る半導体装置の変形例を説明する図（その１）である。
【図６】本発明の実施の形態に係る半導体装置の変形例を説明する図（その２）である。
【図７】本発明の実施の形態に係る半導体装置の変形例を説明する図（その３）である。
【図８】本発明を適用した半導体装置の他の構造例１を説明する図である。
【図９】本発明を適用した半導体装置の他の構造例２を説明する図である。
【図１０】本発明の実施の形態に係る半導体装置の第１応用例を示す図である。
【図１１】本発明の実施の形態に係る半導体装置の第２応用例を示す図である。
【図１２】本発明の実施の形態に係る半導体装置の第３応用例を示す図である。
【図１３】本発明の実施の形態に係る半導体装置の第４応用例を示す図である。
【符号の説明】
【００６２】
１…半導体基板、３…再配線層、３ａ…絶縁層、７…溝、８…樹脂、９…埋め込み部、１７…半導体チップ、１００，１０１，１０２…半導体装置
【図１】
2010103384.tif 000003
【図２】
2010103384.tif 000004
【図３】
2010103384.tif 000005
【図４】
2010103384.tif 000006
【図５】
2010103384.tif 000007
【図６】
2010103384.tif 000008
【図７】
2010103384.tif 000009
【図８】
2010103384.tif 000010
【図９】
2010103384.tif 000011
【図１０】
2010103384.tif 000012
【図１１】
2010103384.tif 000013
【図１２】
2010103384.tif 000014
【図１３】
2010103384.tif 000015