(57)【要約】【課題】不純物および結晶欠陥をより効率よくゲッタリングする。【解決手段】基板表面１ａ側に、不純物をゲッタリングして結晶欠陥を安定化する複数のゲッタリングサイトである炭素注入領域２が設けられ、基板表面１ａ上にエピタキシャル層３が形成された半導体基板１であって、ゲッタリング領域である炭素注入領域２は、市松模様状にパターニングして立体的に不純物の重金属などをゲッタリングするようになっている。平面視で市松模様状の他に、マトリクス状および千鳥状のうちのいずれかであってもよい。【選択図】図１
2010103318.tif 000002
【特許請求の範囲】
【請求項１】
基板表面側に、不純物をゲッタリングして結晶欠陥を安定化するゲッタリング領域が設けられ、該基板表面上にエピタキシャル層が形成された半導体基板であって、
該ゲッタリング領域は、所定形状をパターニングして立体的に該不純物をゲッタリングする半導体基板。
【請求項２】
前記所定形状は、平面視で格子状の各領域の辺方向の隣接領域を除く領域が前記ゲッタリング領域としてパターニングされている請求項１に記載の半導体基板。
【請求項３】
前記所定形状は、平面視で格子状の各領域の角部分で隣接する領域が前記ゲッタリング領域としてパターニングされている請求項１に記載の半導体基板。
【請求項４】
前記所定形状は、平面視で市松模様状、マトリクス状および千鳥状のうちのいずれかにパターニングされている請求項１に記載の半導体基板。
【請求項５】
前記所定形状は、平面視で円形または楕円形状の領域が互いに隣接して前記ゲッタリング領域としてパターニングされている請求項１に記載の半導体基板。
【請求項６】
前記ゲッタリング領域は、一または複数層で構成されている請求項１に記載の半導体基板。
【請求項７】
前記複数層が２層の場合に、前記ゲッタリング領域として、第１層目のゲッタリング領域の上方に、第２層目のゲッタリング領域の隣接領域の間の基板領域が位置している請求項６に記載の半導体基板。
【請求項８】
前記ゲッタリング領域は、炭素または窒素をイオン注入して形成されている請求項１または６に記載の半導体基板。
【請求項９】
前記ゲッタリング領域は、複数のゲッタリングサイトで構成されている請求項１または８に記載の半導体基板。
【請求項１０】
前記ゲッタリング領域の大きさは、平面視で画素の大きさ以下である請求項１または９に記載の半導体基板。
【請求項１１】
前記ゲッタリング領域の大きさは、円形の直径または四角形の１辺が１μｍ以下の大きさである請求項１または１０に記載の半導体基板。
【請求項１２】
前記ゲッタリング領域によるゲッタリング方向は、基板面に垂直なＺ方向、該基板面に平行なＸ方向およびＹ方向であり、該ゲッタリング領域は３次元的にゲッタリングする請求項１に記載の半導体基板。
【請求項１３】
シリコン基板の表面上にフォトレジスト膜材料を塗布した後に、所定形状にパターニングしたフォトレジスト膜を形成するフォトレジスト膜形成工程と、
該シリコン基板に該フォトレジスト膜をマスクとして炭素または窒素を選択的にイオン注入して複数のゲッタリングサイトをゲッタリング領域として形成するイオン注入工程と、
該複数のゲッタリングサイトが形成された該シリコン基板の表面にシリコンエピタキシャル層を形成するシリコンエピタキシャル層形成工程とを有する半導体基板の製造方法。
【請求項１４】
シリコン基板の表面上にフォトレジスト膜材料を塗布した後に、所定形状にパターニングした第１フォトレジスト膜を形成する第１フォトレジスト膜形成工程と、
該シリコン基板に該第１フォトレジスト膜をマスクとして炭素または窒素を選択的にイオン注入して第１の複数のゲッタリングサイトをゲッタリング領域として形成する第１イオン注入工程と、
該シリコン基板の表面上にフォトレジスト膜材料を塗布した後に、該所定形状とは相反する所定形状にパターニングした第２フォトレジスト膜を形成する第２フォトレジスト膜形成工程と、
該第２フォトレジスト膜が形成されたシリコン基板に該第２フォトレジスト膜をマスクとして炭素または窒素を選択的にイオン注入して該第１の複数のゲッタリングサイトよりも浅い位置かまたは深い位置に第２の複数のゲッタリングサイトをゲッタリング領域として形成する第２イオン注入工程と、
該第２の複数のゲッタリングサイトが形成された該シリコン基板の表面にシリコンエピタキシャル層を形成するシリコンエピタキシャル層形成工程とを有する半導体基板の製造方法。
【請求項１５】
前記所定形状は、平面視で市松模様状、マトリクス状および千鳥状のうちのいずれかである請求項１３または１４に記載の半導体基板の製造方法。
【請求項１６】
前記所定形状は、平面視で格子状の各領域の辺方向の隣接領域を除く領域が前記ゲッタリング領域としてパターニングされている請求項１３または１４に記載の半導体基板の製造方法。
【請求項１７】
前記所定形状は、平面視で格子状の各領域の角部分で隣接する領域が前記ゲッタリング領域としてパターニングされている請求項１３または１４に記載の半導体基板の製造方法。
【請求項１８】
前記所定形状は、平面視で円形または楕円形状の領域が互いに隣接して前記ゲッタリング領域としてパターニングされている請求項１３または１４に記載の半導体基板の製造方法。
【請求項１９】
請求項１〜１２のいずれかに記載の半導体基板のエピタキシャル層に、被写体からの画像光を光電変換して撮像する撮像手段を形成した固体撮像素子。
【請求項２０】
ＣＣＤ固体撮像素子またはＣＭＯＳ固体撮像素子である請求項１９に記載の固体撮像素子。
【請求項２１】
前記撮像手段は、二次元状に配列され、光電変換する複数のフォトダイオードと、該フォトダイオードで光電変換された信号電荷を読み出して所定方向に電荷転送する電荷転送手段と、該電荷転送手段により電荷転送された信号電荷を電圧変換し、電圧変換された電圧を増幅して撮像信号を出力可能とする出力手段とを有する請求項１９に記載の固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＺ（Ｃｚｏｃｈｒａｌｓｋｉ）基板やＭＣＺ基板、これらの基板表面にエピタキシャル層を形成したエピタキシャル基板等の半導体基板およびその製造方法、この半導体装置を用いた固体撮像素子に関する。
【背景技術】
【０００２】
今日の半導体装置を形成するための半導体基板としては、ＣＺ基板やＭＣＺ基板、これらの基板表面にエピタキシャル層を形成したエピタキシャル基板等が従来から用いられている。
【０００３】
半導体領域を形成するのに不純物を注入するが、このときの不純物および結晶欠陥をゲッタリングでき、かつそのゲッタリング能力を持続することが重要である。これを図７に簡単に示している。
【０００４】
図７に示すように、従来の半導体基板９０は、シリコン基板であるＣＺ基板９１に炭素Ｃをイオン注入して、ゲッタリング能力を持つ炭素注入領域９２を形成し、このＣＺ基板９１の主面９１ａ上にシリコンエピタキシャル層９３を形成して、ゲッタリング能力を長く持続させることができる。これを用いて固体撮像素子などの半導体装置を製造することができる。
【０００５】
このようなゲッタリング能力を持つ従来の半導体基板９０について、特許文献１〜４により図８〜図１３を用いて具体的に説明する。
【０００６】
図８Ａ〜図８Ｅは、特許文献１に開示されているゲッタリング層を持つ従来のエピタキシャル基板の製造方法を説明するための断面図である。
【０００７】
図８Ａに示すように、まず、シリコン基板１０１を用意する。ここでは、ＣＺ法で形成したシリコン単結晶から切り出したＣＺ基板を用意する。このＣＺ基板１０１は、例えば、比抵抗が８〜１２Ωｃｍ、直径φが２００ｍｍのリン（Ｐ）ドープのｎ型基板とすることができる。
【０００８】
図８Ｂに示すように、シリコン基板１０１のミラー表面である一方の主面１０１ａに、洗浄後、熱酸化膜１０２を形成する。ここでは、シリコン基板１０１の主面１０１ａに、ＲＣＡ洗浄処理を施した後、１０００℃のドライ酸化処理により膜厚２０ｎｍ程度の熱酸化膜１０２を形成する。
【０００９】
図８Ｃに示すように、イオン注入装置の特定元素であるモリブデン（Ｍｏ）の不純物レベルを把握し、一定レベル以下であることを確認する。当然、このレベル確認は予め行っていてもよい。
【００１０】
図８Ｄに示すように、モリブデン（Ｍｏ）の不純物レベルが一定レベル以下であることを確認したイオン注入装置を用いて、熱酸化膜１０２を介して主面１０１ａから炭素Ｃを５×１０１３ｃｍ−２以上イオン注入をしてゲッタリングシンクとなる炭素注入領域１０３を形成する。ここでは、１６０ｋｅＶ程度の加速エネルギー、１×１０１５ｃｍ−２程度のドーズ量で炭素Ｃをイオン注入する。このときの炭素Ｃの投影射程距離は約０．３５μｍ程度であり、ピーク濃度は約５×１０１８ｃｍ−３程度である。その後、例えば摂氏１０００度、１０分のアニール処理を施す。この結果、ＣＺ基板であるシリコン基板１０１の主面１０１ａより深い位置にピーク濃度を有するゲッタリング層の炭素注入領域１０３が形成される。
【００１１】
その後、主面１０１ａ上の熱酸化膜１０２を除去し、図８Ｅに示すように、主面１０１ａ上にシリコンエピタキシャル層１０４を成長させる。ここでは、熱酸化膜１０２を、ＨＦ溶液を含む溶液で主面１０１ａ上から除去し、ＳｉＨＣｌガスを用いて１１００℃程度の温度で、比抵抗が４０〜５０Ωｃｍ程度のリン（Ｐ）ドープのｎ型シリコンエピタキシャル層１０４を、主面１０１ａ上に８μｍ程度の厚さにエピタキシャル成長させる。このようにして、目的とするエピタキシャル基板１００を完成させる。
【００１２】
なお、炭素注入領域１０３のピーク濃度を主面１０１ａより深い位置とするのは、注入で非晶質化された主面１０１ａ近傍における結晶性を回復させるためであるが、注入条件によっては、必ずしも必要ではない。
【００１３】
以上の半導体基板の製造方法によれば、シリコン基板１０１の一表面にゲッタリングを目的に炭素イオンを５×１０１３ｃｍ−２以上注入する際に、イオン注入装置のモリブデン（Ｍｏ）の不純物レベルが２．４×１０９  ａｔｏｍｓ／ｃｍ２  以下のときにイオン注入する、または、後述するモリブデン（Ｍｏ）の不純物レベルが２．４×１０９  ａｔｏｍｓ／ｃｍ２  以下のイオン注入装置を限定してイオン注入することにより、ゲッタリング能力が極めて強いシリコンエピタキシャル基板１００を作製することができる。
図９（ａ）〜図９（ｃ）は、特許文献２に開示されているゲッタリング層を持つ従来のエピタキシャル基板の製造方法を説明するための断面図である。
図９（ａ）に示すように、ＣＺ法で成長させたＳｉ基板であるＣＺ基板２０１を準備する。このＣＺ基板２０１では、＜１００＞面をミラー表面２０１ａとしてあり、抵抗率が１〜１０Ωｃｍであり、酸素濃度が１．５×１０１８原子ｃｍ−３である。このＣＺ基板２０１を、まず，ＮＨ４  ＯＨ／Ｈ２  Ｏ２  水溶液で洗浄し、さらにＨＣｌ／Ｈ２  Ｏ２  水溶液で洗浄する。
【００１４】
次に、１０００℃の温度でドライ酸化を行って、図９（ｂ）に示すように、膜厚が２０ｎｍ程度のＳｉＯ２膜２０２をミラー表面２０１ａに形成する。ＳｉＯ２膜２０２を介してミラー表面２０１ａから、８００ｋｅＶの加速エネルギ−，１×１０１４ｃｍ−２のドーズ量で、炭素ＣをＣＺ基板２０１にイオン注入する。このときの炭素Ｃの、投影飛程距離は１．３μｍ程度であり、ピーク濃度は１×１０１８原子ｃｍ−３程度である。
さらに、Ｎ２雰囲気中で摂氏１０００度、１０分間のアニール処理を施す。この結果、ＣＺ基板２０１のミラー表面２０１ａよりも深い位置にピーク濃度を有する後述のゲッタリング層の炭素注入領域２０３が形成される。この炭素注入領域２０３中における炭素Ｃのピーク濃度は、１×１０１６原子ｃｍ−３以上であればよい。
【００１５】
その後、ＨＦ／ＮＨ４Ｆ水溶液でＳｉＯ２膜２０２を除去する。ＳｉＨＣｌ３  ガスを用いて、摂氏１１５０度程度の温度で、図９（ｃ）に示すように、抵抗率が２０〜３０Ωｃｍ程度のＳｉエピタキシャル層２０４を、ミラー表面２０１ａ上に１０μｍ程度の厚さにエピタキシャル成長させて、エピタキシャル基板２００を完成させる
【００１６】
なお、炭素注入領域２０３中における炭素Ｃのピーク濃度の位置をミラー表面２０１ａよりも深い位置にするのは、ピーク濃度の位置をミラー表面２０１ａにすると、ミラー表面２０１ａの結晶性が劣化して、このミラー表面２０１ａ上に成長させるＳｉエピタキシャル層２０４の結晶性も劣化するからである。また、炭素Ｃのイオン注入後にＮ２雰囲気中でアニール処理を行うのは、後に、ミラー表面２０１ａ上にＳｉエピタキシャル層２０４を成長させるので、イオン注入で非晶質化されたミラー表面２０１ａの近傍部における結晶性を回復させるためである。
【００１７】
さらに、ミラー表面２０１ａにＳｉＯ２膜２０２を形成するのは、炭素Ｃをイオン注入する際に、チャネリングが発生するのを防止すると共に、ミラー表面２０１ａがスパッタリングされるのを防止するためである。ただし、ＳｉＯ２膜２０２とＮ２雰囲気中でのアニール処理とは、炭素Ｃをイオン注入する際の加速エネルギーやそのドーズ量によっては、必ずしも必要ではない。
【００１８】
図１０Ａ〜図１０Ｃは、特許文献３に開示されているゲッタリング層を持つ従来のエピタキシャル基板の製造方法を説明するための断面図である。図１０は、図９Ａ〜図９Ｃにより製造されたエピタキシャル基板を用いた個体撮像素子の要部構成例を示す縦断面図である。
【００１９】
まず、図１０Ａに示すように、ＣＺ法で成長させたシリコン単結晶から切り出して形成されたＣＺ基板３０１（リンがドープされたｎ型基板で比抵抗は８〜１２Ωｃｍ）の一表面（ミラー表面３０１ａ）にＲＣＡ洗浄を施した後に、図１０Ｂに示すように、摂氏１０００度のドライ酸化による２０ｎｍの熱酸化膜３０２を形成する。
【００２０】
次に、熱酸化膜３０２を介してミラー表面３０１ａから、例えば１６０ｋｅＶの加速エネルギー、１×１０１５ｃｍ−２のドーズ量で炭素Ｃを、また、連続して例えば１６０ｋｅＶの加速エネルギー及び１×１０１３ｃｍ−２或いは１×１０１４ｃｍ−２のドーズ量でフッ素Ｆを、それぞれＣＺ基板３０１の略同一深さにイオン注入する。なお、この炭素Ｃのイオン注入とフッ素Ｆのイオン注入の順序を逆にしても効果は変わらない。このとき、炭素Ｃとフッ素Ｆのイオン注入の投影射程距離は、共に約０．３５μｍ程度であり、炭素Ｃのピーク濃度は約５×１０１８ｃｍ−３程度である。
【００２１】
さらに、摂氏１０００度、１０分のアニール処理を施す。この結果、図１０Ｂに示すように、ＣＺ基板３０１のミラー表面３０１ａよりも深い位置にピーク濃度を有する炭素およびフッ素注入領域３０３が形成される。その後、ＨＦ溶液を含む溶液で酸化膜３０２を除去する。
【００２２】
さらに、ソースガスとしてＳｉＨＣｌ３  ガスを用いて、摂氏１１００度程度の温度で、比抵抗が４０〜５０Ω・ｃｍのｎ型（リンドープ）のシリコンエピタキシャル層３０４を、ミラー表面３０１ａ上に例えば８μｍの厚さにエピタキシャル成長させる。これにより、図１０Ｃに示すように、エピタキシャル基板３００が形成される。
【００２３】
なお、炭素及びフッ素注入領域３０３のピーク濃度を表面よりも深くするのは、シリコンエピタキシャル層３０４の結晶性劣化を防ぐためである。また、イオン注入後に窒素雰囲気でアニール処理するのは、注入で非結晶化されたミラー表面３０１ａの表面近傍における結晶性を回復させるためであるが、注入条件によっては、必ずしも必要ではない。
このエピタキシャル基板３００にＣＣＤ固体撮像素子を形成する場合について図１１を用いて説明する。
【００２４】
図１１に示すように、このＣＣＤ固体撮像素子は、エピタキシャル基板３００のｎ型エピタキシャル層３０４にｐ型半導体ウエル領域３１１を形成し、このｐ型半導体ウエル領域３１１内に、ｎ型の不純物拡散領域３１２と垂直転送レジスタ３１３を構成するｎ型転送チャネル領域３１４、およびｐ型チャネルストッパ領域３１５が形成され、ｎ型不純物拡散領域３１２上にｐ型領域３１６が、ｎ型転送チャネル領域３１４の直下に第２のｐ型半導体ウエル領域３１７が形成されている。
【００２５】
ｎ型不純物拡散領域３１２とｐ型半導体ウエル領域３１１とのｐｎ接合ｊによるフォトダイオードＰＤによって受光部（光電変換部）３１８が構成されている。この受光部３１８は画素となるもので、複数の受光部３１８がマトリックス状に配列されている。
垂直転送レジスタ３１３を構成する転送チャネル領域３１４、チャネルストッパ領域３１５および読み出しゲート部３１９上に例えばＳｉＯ２膜３２０、Ｓｉ３Ｎ４膜３２１、ＳｉＯ２膜３２２（ＯＮＯ膜）からなるゲート絶縁膜３２３を介して、第１および第２の多結晶シリコンからなる複数の転送電極３２４が形成されている。ただし、受光部３１８上の絶縁膜はＳｉＯ２膜３２０のみで形成されている。さらに、層間絶縁膜３２５を介して各垂直転送レジスタ３１３上を覆うようにＡｌ膜などによる遮光膜３２６が形成されている。
【００２６】
ここで、ゲッタリングメカニズムに関して調査した結果、ゲッタリングシンクは炭素と酸素の化合物であると推測される。この場合、酸素はＣＺ基板３０１中に予め存在する過飽和の格子間酸素や、故意に注入した酸素イオンである。
そこで、酸素の析出を加速させる元素として、フッ素に着目し、炭素イオンを注入すると共に、フッ素イオンを炭素イオンと略同一の深さにイオン注入することによりゲッタリングシンクを形成することを見出した。
【００２７】
図１２は、特許文献４に開示されているゲッタリング層を持つ従来の半導体基板の縦断面図である。図１３は、図１１の半導体基板を用いた個体撮像素子の単位画素部の要部構成例を示す縦断面図である。
【００２８】
図１２に示すように、従来の半導体基板４００は、シリコン基板４０１、ゲッタリング層４０２および素子形成層４０３からなっている。シリコン基板４０１は、例えば、ＣＺ（Ｃｚｏｃｈｒａｌｓｋｉ）法により引き上げられたシリコン単結晶をスライスしてなるものである。ゲッタリング層４０２は、シリコン、ゲルマニウムおよび炭素を主成分とする混晶４０２ａとこの混晶４０２ａ中に点在する炭化シリコン微結晶４０２ｂとからなっている。素子形成層４０３は、シリコン結晶からなり素子形成領域を有している。
【００２９】
このゲッタリング層４０２では、混晶４０２ａと炭化シリコン微結晶４０２ｂとで格子定数がそれぞれ異なるため、炭化シリコン微結晶４０２ｂの存在により混晶４０２ａ中に歪み応力場が発生する。この歪み応力場が金属不純物を捕獲するゲッタリング機能を果たす。また、混晶４０２ａはシリコン結晶に格子整合している。したがって、シリコン基板４０１とゲッタリング層４０２との界面、およびゲッタリング層４０２と素子形成層４０３との界面に転位が発生しにくく、半導体装置のリーク電流が少なく、酸化膜耐圧を高くすることができる。なお、ここでは、「格子整合する」とは、第１の結晶の格子定数とこれに隣接する第２の結晶の格子定数との差が第１の結晶の格子定数の±１％の範囲内にあることと定義している。したがって、この定義と、シリコン、ゲルマニウムおよび炭素のそれぞれの原子半径とから、混晶４０２ａをシリコン結晶に格子整合させるためには混晶４０２ａ中のゲルマニウムの組成Ｎ１と炭素の組成Ｎ２との比Ｎ１／Ｎ２を６．４以上１１．１以下とすればよいことが算出される。
【００３０】
図１３に示すように、図１２の半導体基板４００から固体撮像素子が製造されている。この従来の固体撮像素子４１０は、シリコン基板４０１、ゲッタリング層４０２、素子形成層４０３、ゲート絶縁膜４１１、ゲート電極４１２、反射防止膜４１３、層間絶縁膜４１４、遮光膜４１５および表面保護膜４１６がこの順に設けられている。
【００３１】
素子形成層４０３は、ｐ型ウェル領域４２１、ｎ型領域４２２、４２３、ｐ型領域４２４、４２５、４２６、４２７を有する。ｎ型領域４２２はｐ型ウェル領域４２１、ｐ型領域４２５、４２６、４２７に囲繞されている。そのため、ｎ型領域４２２にポテンシャル井戸が形成される。ポテンシャル井戸が形成された領域が光検出部となる。ｎ型領域４２３は、ｐ型領域４２４、４２５、４２６に囲繞されている。このため、ｎ型領域４２３にポテンシャル井戸が形成される。ポテンシャル井戸が形成された領域が垂直転送部となっている。
【００３２】
以上のゲート絶縁膜４１１、ゲート電極４１２、反射防止膜４１３、遮光膜４１５、層間絶縁膜４１４、表面保護膜４１６は、固体撮像素子４１０の一般的な構成要素である。
【特許文献１】特開２００４−１６５２２５号公報
【特許文献２】特開平６−３３８５０７号公報
【特許文献３】特開２００１−３１９９３１号公報
【特許文献４】特開２００７−３３５５９１号公報
【発明の開示】
【発明が解決しようとする課題】
【００３３】
上記従来の半導体基板のゲッタリング領域は、半導体領域を形成するのに不純物を注入するが、このときの不純物および結晶欠陥をゲッタリングするのが平面領域であり、より効率よくゲッタリングすることができないという問題があった。
【００３４】
本発明は、上記従来の問題を解決するもので、不純物および結晶欠陥をゲッタリングするのを立体領域とすることにより、不純物および結晶欠陥をより効率よくゲッタリングすることができる半導体基板およびその製造方法、このゲッタリング能力を用いた半導体基板を用いて、白傷、白点不良を減少させ、高画質化を達成することができる固体撮像素子を提供することを目的とする。
【課題を解決するための手段】
【００３５】
本発明の半導体基板は、基板表面側に、不純物をゲッタリングして結晶欠陥を安定化するゲッタリング領域が設けられ、該基板表面上にエピタキシャル層が形成された半導体基板であって、該ゲッタリング領域は、所定形状をパターニングして立体的に該不純物をゲッタリングするものであり、そのことにより上記目的が達成される。
【００３６】
また、好ましくは、本発明の半導体基板における所定形状は、平面視で格子状の各領域の辺方向の隣接領域を除く領域が前記ゲッタリング領域としてパターニングされている。
【００３７】
さらに、好ましくは、本発明の半導体基板における所定形状は、平面視で格子状の各領域の角部分で隣接する領域が前記ゲッタリング領域としてパターニングされている。
【００３８】
さらに、好ましくは、本発明の半導体基板における所定形状は、平面視で市松模様状、マトリクス状および千鳥状のうちのいずれかにパターニングされている。
【００３９】
さらに、好ましくは、本発明の半導体基板における所定形状は、平面視で円形または楕円形状の領域が互いに隣接して前記ゲッタリング領域としてパターニングされている。
【００４０】
さらに、好ましくは、本発明の半導体基板におけるゲッタリング領域は、一または複数層で構成されている。
【００４１】
さらに、好ましくは、本発明の半導体基板における複数層が２層の場合に、前記ゲッタリング領域として、第１層目のゲッタリング領域の上方に、第２層目のゲッタリング領域の隣接領域の間の基板領域が位置している。
【００４２】
さらに、好ましくは、本発明の半導体基板におけるゲッタリング領域は、炭素または窒素をイオン注入して形成されている。
【００４３】
さらに、好ましくは、本発明の半導体基板におけるゲッタリング領域は、複数のゲッタリングサイトで構成されている。
【００４４】
さらに、好ましくは、本発明の半導体基板におけるゲッタリング領域の大きさは、平面視で画素の大きさ以下である。
【００４５】
さらに、好ましくは、本発明の半導体基板におけるゲッタリング領域の大きさは、円形の直径または四角形の１辺が１μｍ以下の大きさである。
【００４６】
さらに、好ましくは、本発明の半導体基板におけるゲッタリング領域によるゲッタリング方向は、基板面に垂直なＺ方向、該基板面に平行なＸ方向およびＹ方向であり、該ゲッタリング領域は３次元的にゲッタリングする。
【００４７】
本発明の半導体基板の製造方法は、シリコン基板の表面上にフォトレジスト膜材料を塗布した後に、所定形状にパターニングしたフォトレジスト膜を形成するフォトレジスト膜形成工程と、該シリコン基板に該フォトレジスト膜をマスクとして炭素または窒素を選択的にイオン注入して複数のゲッタリングサイトをゲッタリング領域として形成するイオン注入工程と、該複数のゲッタリングサイトが形成された該シリコン基板の表面にシリコンエピタキシャル層を形成するシリコンエピタキシャル層形成工程とを有するものであり、そのことにより上記目的が達成される。
【００４８】
本発明の半導体基板の製造方法は、シリコン基板の表面上にフォトレジスト膜材料を塗布した後に、所定形状にパターニングした第１フォトレジスト膜を形成する第１フォトレジスト膜形成工程と、該シリコン基板に該第１フォトレジスト膜をマスクとして炭素または窒素を選択的にイオン注入して第１の複数のゲッタリングサイトをゲッタリング領域として形成する第１イオン注入工程と、該シリコン基板の表面上にフォトレジスト膜材料を塗布した後に、該所定形状とは相反する所定形状にパターニングした第２フォトレジスト膜を形成する第２フォトレジスト膜形成工程と、該第２フォトレジスト膜が形成されたシリコン基板に該第２フォトレジスト膜をマスクとして炭素または窒素を選択的にイオン注入して該第１の複数のゲッタリングサイトよりも浅い位置かまたは深い位置に第２の複数のゲッタリングサイトをゲッタリング領域として形成する第２イオン注入工程と、該第２の複数のゲッタリングサイトが形成された該シリコン基板の表面にシリコンエピタキシャル層を形成するシリコンエピタキシャル層形成工程とを有するものであり、そのことにより上記目的が達成される。
【００４９】
また、好ましくは、本発明の半導体基板の製造方法における所定形状は、平面視で市松模様状、マトリクス状および千鳥状のうちのいずれかである。
【００５０】
さらに、好ましくは、本発明の半導体基板の製造方法における所定形状は、平面視で格子状の各領域の辺方向の隣接領域を除く領域が前記ゲッタリング領域としてパターニングされている。
【００５１】
さらに、好ましくは、本発明の半導体基板の製造方法における所定形状は、平面視で格子状の各領域の角部分で隣接する領域が前記ゲッタリング領域としてパターニングされている。
【００５２】
さらに、好ましくは、本発明の半導体基板の製造方法における所定形状は、平面視で円形または楕円形状の領域が互いに隣接して前記ゲッタリング領域としてパターニングされている。
【００５３】
本発明の固体撮像素子は、本発明の上記半導体基板のエピタキシャル層に、被写体からの画像光を光電変換して撮像する撮像手段を形成したものであり、そのことにより上記目的が達成される。
【００５４】
また、好ましくは、本発明の固体撮像素子は、ＣＣＤ固体撮像素子またはＣＭＯＳ固体撮像素子である。
【００５５】
さらに、好ましくは、本発明の固体撮像素子における撮像手段は、二次元状に配列され、光電変換する複数のフォトダイオードと、該フォトダイオードで光電変換された信号電荷を読み出して所定方向に電荷転送する電荷転送手段と、該電荷転送手段により電荷転送された信号電荷を電圧変換し、電圧変換された電圧を増幅して撮像信号を出力可能とする出力手段とを有する。
【００５６】
上記構成により、以下、本発明の作用を説明する。
【００５７】
本発明においては、ゲッタリング領域が所定形状をパターニングして立体的に不純物をゲッタリングする。
【００５８】
これによって、不純物および結晶欠陥（不純物も結晶欠陥の一部）をゲッタリングするゲッタリング領域を立体領域としているため、従来のように不純物および結晶欠陥をゲッタリングするのを平面領域とするのに比べて、不純物および結晶欠陥をより効率よくゲッタリングすることが可能となる。
【００５９】
また、このゲッタリング能力を用いた半導体基板を用いて固体撮像素子を構成すれば、白傷、白点不良を減少させ、高画質化を達成することが可能となる。
【発明の効果】
【００６０】
以上により、本発明によれば、不純物および結晶欠陥をゲッタリングするのを立体領域とするため、不純物および結晶欠陥をより効率よくゲッタリングすることができる。また、このゲッタリング能力を用いた半導体基板を用いて、白傷、白点不良を減少させ、高画質化を達成することができる。
【発明を実施するための最良の形態】
【００６１】
以下に、本発明の半導体基板およびその製造方法の実施形態１、２および、この半導体基板およびその製造方法の実施形態１、２を、例えばカメラ付き携帯電話装置のカメラモジュールなどに用いる固体撮像素子の実施形態３について図面を参照しながら詳細に説明する。
（実施形態１）
図１は、複数のゲッタリングサイトを持つ本発明の半導体基板の実施形態１における要部構成例を示す縦断面図である。
【００６２】
図１において、本実施形態１の半導体基板１０として、シリコン基板１の表面１ａ側に、シリコン結晶欠陥などの複数のゲッタリングサイトとして炭素注入領域２が例えば市松模様状（またはマトリクス状；ここでは市松模様状）などに形成され、その上にシリコンエピタキシャル層３が形成されている。これによって、シリコンエピタキシャル基板４が形成される。
【００６３】
この炭素注入領域２は、イオン注入した炭素Ｃが酸素析出を加速し、高密度の結晶欠陥を形成し、この結晶欠陥が複数のゲッタリングサイト（炭素はシリコンに比べて結合子が短く隙間ができて不安定になりここに重金属のＦｅなどが入り込んで安定化しようとする）になっている。このときの複数のゲッタリングサイトの配列例とは別の配列例を図２（ａ）〜図２（ｃ）に示している。
【００６４】
要するに、炭素注入領域２は、ゲッタリング領域であり、平面視的にパターニングをした状態で形成されて、熱処理時にシリコンエピタキシャル層３から立体的に不純物（重金属など）をゲッタリングして結晶欠陥を安定化可能である。なお、本実施形態１では、このパターニングは、図２（ｃ）に示すように、平面視で市松模様状として、格子状の各領域の辺方向の隣接領域を除く領域をゲッタリング領域としたパターニングであり、また、格子状の各領域の角部分で隣接する領域をゲッタリング領域としたパターニングであるが、これに限らず、図２（ａ）および図２（ｂ）のように円形または楕円形状の領域が互いに隣接してパターニングされた領域であってもよい。本実施形態１では、微細過ぎて角のある格子状にはパターングできにくいため、マトリクス状に配列されているが、４角が取れた円形または楕円形状の領域が互いに行列方向に隣接した状態（４領域の中央部分が基板領域になっている）でパターニングされている。
【００６５】
このゲッタリング領域の大きさは、平面視で画素の大きさ以下の大きさで直径または１辺が１μｍ以下の大きさである。
図３（ａ）〜図３（ｄ）は、図１の半導体基板１０の製造方法を説明するための各工程の縦断面図である。
【００６６】
図３（ａ）に示すように、表面１ａが平坦化されたシリコン基板１を、フォトレジスト形成装置下に準備する。
【００６７】
図３（ｂ）に示すように、シリコン基板１の表面１ａ上にフォトレジスト膜材料を塗布した後に、例えば市松模様状（またはマトリクス状；ここでは市松模様状）にパターニングしたフォトレジスト膜５によりシリコン基板１の表面１ａをマスキングする。市松模様とは格子状領域の上下左右辺に位置する隣接領域を開口せず、格子状領域の角方向に位置する隣接領域を開口するようにパターニングする。このときの開口部は四角形であっても円形や楕円形であってもよい。
【００６８】
図３（ｃ）に示すように、イオン注入装置下に、フォトレジスト膜５が形成されたシリコン基板１を設置し、イオン注入装置により炭素Ｃを選択的にイオン注入する。これによって、複数のゲッタリングサイトとしての炭素注入領域２を市松模様状に周囲に領域を空けて部分的に形成する。このため、従来では基板Ｚ方向に対して２次元的なゲッタリングの方向性しかなかったものを、基板Ｘ方向および基板Ｙ方向に対しても３次元的に四方八方からのゲッタリング機能を発揮させることができる。したがって、シリコンエピタキシャル層３から不純物を効率よくゲッタリングすることができる。この場合のゲッタリング方向は、基板面に垂直なＺ方向、基板面に平行なＸ方向およびＹ方向に対して３次元的に、シリコンエピタキシャル層３からゲッタリングすることが可能となる。
【００６９】
その後、図３（ｄ）に示すように、表面側に複数のゲッタリングサイトを持つ炭素注入領域２が部分的に（行列方向に一つ置きに）形成されたシリコン基板１の表面１ａに、シリコンエピタキシャル層３を形成する。
【００７０】
即ち、半導体基板１０の製造方法は、シリコン基板１の表面１ａ上にフォトレジスト膜材料を塗布した後に、所定形状の市松模様状にパターニングしたフォトレジスト膜５を形成するフォトレジスト膜形成工程と、シリコン基板１にフォトレジスト膜５をマスクとして炭素（または窒素）を選択的にイオン注入して複数のゲッタリングサイトである炭素注入領域２を形成するイオン注入工程と、複数のゲッタリングサイトである炭素注入領域２が形成されたシリコン基板１の表面１ａにシリコンエピタキシャル層３を形成するシリコンエピタキシャル層形成工程とを有している。
【００７１】
このように、シリコン基板１にシリコンと同族の元素、好ましくは炭素Ｃ（または窒素Ｎ）を選択的にイオン注入することにより炭素注入領域２を形成し、シリコン基板１の表面１ａ上にシリコンエピタキシャル層３を形成する。この複数のゲッタリングサイトとしての炭素注入領域２により、シリコンエピタキシャル基板４の製造において、基板の金属汚染の除去を可能にする。
（実施形態２）
上記実施形態１では、ゲッタリング領域としての炭素注入領域２は一層で構成したが、本実施形態２では、このゲッタリング領域としての炭素注入領域２を複数層（ここでは２層）で構成した場合について説明する。
【００７２】
図４は、複数のゲッタリングサイトを持つ本発明の半導体基板の実施形態２における要部構成例を示す縦断面図である。
【００７３】
図４において、本実施形態２の半導体基板２０として、シリコン基板１の表面１ａ側に、シリコン結晶欠陥などの複数のゲッタリングサイトとして、第１層目の炭素注入領域２ａと第２層目の炭素注入領域２とがそれぞれ相反するように、例えば市松模様状（またはマトリクス状；ここでは市松模様状）などに形成され、その上にシリコンエピタキシャル層３が形成されている。これによって、シリコンエピタキシャル基板４ａが形成される。
この炭素注入領域２ａ、２は、イオン注入した炭素Ｃが酸素析出を加速し、高密度の結晶欠陥を形成し、この炭素Ｃによる結晶欠陥が複数のゲッタリングサイト（炭素はシリコンに比べて結合子が短く隙間ができて不安定になりここに重金属のＦｅなどが入り込んで安定化しようとする）になっている。このときの複数のゲッタリングサイトの配列例とは別の配列例を図２（ａ）および図２（ｂ）に示している。図２（ａ）では、複数のゲッタリングサイトが千鳥状に配列されており、図２（ｂ）では、複数のゲッタリングサイトがマトリクス状に配列された事例である。
【００７４】
要するに、ゲッタリング領域が２層の場合に、ゲッタリング領域としての炭素注入領域２ａ、２はそれぞれ、互いに相反するパターンのゲッタリング領域であり、平面視的にパターニングをした状態で形成されて、熱処理時にシリコンエピタキシャル層３から立体的に不純物（重金属など）をゲッタリングして炭素Ｃによる結晶欠陥を安定化可能である。第１層目のゲッタリング領域である炭素注入領域２ａの上方に、第２層目のゲッタリング領域である炭素注入領域２の隣接領域の間の基板領域が位置している。
【００７５】
なお、本実施形態２では、このパターニングは、格子状の各領域の辺方向の隣接領域を除く領域をゲッタリング領域としたパターニングであり、また、格子状の各領域の角部分で隣接する領域をゲッタリング領域としたパターニングであるが、これに限らず、図２（ａ）および図２（ｂ）のように円形または楕円形状の領域が互いに千鳥状またはマトリクス状に隣接してパターニングされた領域であってもよい。本実施形態２においても、微細過ぎて角のある格子状にはパターングできにくいため、マトリクス状に配列されているが、４角が取れた円形または楕円形状の領域が互いに行列方向に隣接した状態（４領域の中央部分が基板領域になっている）でパターニングされている。なお、立体的には球状などに構成されている。
【００７６】
このゲッタリング領域の大きさは、本実施形態２においても、平面視で画素の大きさ以下の大きさで直径または１辺が１μｍ以下の大きさである。
【００７７】
図５（ａ）〜図５（ｄ）は、図４の半導体基板の製造方法を説明するための各工程の縦断面図である。
【００７８】
図５（ａ）に示すように、表面１ａが平坦化されたシリコン基板１を、フォトレジスト形成装置下に準備する。
【００７９】
シリコン基板１の表面１ａ上にフォトレジスト膜材料を塗布した後に、例えば市松模様状にパターニングしたフォトレジスト膜によりシリコン基板１の表面１ａをマスキングする。市松模様とは、前述したように格子状領域の上下左右辺に位置する隣接領域を開口せず、格子状領域の角方向に位置する隣接領域を開口するようにパターニングする場合である。このときの開口部は四角形であっても円形や楕円形であってもよい。
【００８０】
さらに、イオン注入装置下に、このフォトレジスト膜が形成されたシリコン基板１を設置し、イオン注入装置により炭素Ｃを選択的にイオン注入する。これによって、複数のゲッタリングサイトとしての第１層目の炭素注入領域２ａを市松模様（マトリクス模様）状に周囲に領域を空けて部分的に形成する。
【００８１】
次に、図５（ｂ）に示すように、シリコン基板１の表面１ａ上にフォトレジスト膜材料を塗布した後に、例えば市松模様状にパターニングしたフォトレジスト膜５によりシリコン基板１の表面１ａをマスキングする。この場合のフォトレジスト膜５は、第１層目の炭素注入領域２ａの上方を覆っており、隣接する第１層目の炭素注入領域２ａの間の基板領域上を開口している。市松模様とは、前述したように、格子状領域の平面視で上下左右辺に位置する隣接領域を開口せず、格子状領域の角方向に位置する隣接領域を開口するようにパターニングする場合である。このときの開口部は四角形であっても円形や楕円形であってもよい。
【００８２】
さらに、図５（ｃ）に示すように、イオン注入装置下に、フォトレジスト膜５が形成されたシリコン基板１を設置し、イオン注入装置により炭素Ｃを選択的にイオン注入する。これによって、複数のゲッタリングサイトとしての第２層目の炭素注入領域２を市松模様状に周囲に領域を空けて部分的に形成する。このため、従来では基板Ｚ方向に対して２次元的なゲッタリングの方向性しかなかったものを、基板Ｘ方向および基板Ｙ方向に対しても３次元的に四方八方からのゲッタリング機能を発揮させることができ、第１層目の炭素注入領域２ａによっても基板Ｚ方向に対してゲッタリングさせることができる。したがって、不純物をゲッタリングする面積を従来の場合に比べて大幅に増やすことができてゲッタリングの効率を向上させることができる。この場合のゲッタリング方向は、基板面に垂直なＺ方向、基板面に平行なＸ方向およびＹ方向に対して３次元的に、シリコンエピタキシャル層３からゲッタリングすることが可能となる。
【００８３】
第１層目の炭素注入領域２ａと第２層目の炭素注入領域２とは、相反する市松模様状であり、第１層目の炭素注入領域２ａが、平面視で格子状の各領域の辺方向の隣接領域を除く領域をゲッタリング領域とし、かつ平面視で格子状の各領域の角部分で隣接する領域をゲッタリング領域としている場合に、第２層目の炭素注入領域２においても、平面視で格子状の各領域の辺方向の隣接領域を除く領域をゲッタリング領域とし、かつ平面視で格子状の各領域の角部分で隣接する領域をゲッタリング領域としているが、上下において、第１層目の炭素注入領域２ａが存在する場合にはその上の第２層目の炭素注入領域２は存在せず、または、第１層目の炭素注入領域２ａが存在しない場合にはその上の第２層目の炭素注入領域２は存在するように相反した位置に形成されている。
【００８４】
その後、図５（ｄ）に示すように、表面側に複数のゲッタリングサイトを持つ２層の炭素注入領域２ａ、２が部分的に（行列方向に一つ置きに）形成されたシリコン基板１の表面１ａに、シリコンエピタキシャル層３を形成する。
【００８５】
即ち、半導体基板２０の製造方法は、シリコン基板１の表面１ａ上にフォトレジスト膜材料を塗布した後に、所定形状の市松模様状にパターニングした第１フォトレジスト膜（図示せず）を形成する第１フォトレジスト膜形成工程と、シリコン基板１に第１フォトレジスト膜（図示せず）をマスクとして炭素（または窒素）を選択的にイオン注入して第１の複数のゲッタリングサイトである第１層目の炭素注入領域２ａを形成する第１イオン注入工程と、シリコン基板１の表面１ａ上にフォトレジスト膜材料を塗布した後に、所定形状の市松模様状とは相反する所定形状の市松模様状にパターニングした第２フォトレジスト膜５を形成する第２フォトレジスト膜形成工程と、第２フォトレジスト膜５が形成されたシリコン基板１に第２フォトレジスト膜５をマスクとして炭素（または窒素）を選択的にイオン注入して第１の複数のゲッタリングサイトよりも浅い位置に第２の複数のゲッタリングサイトである第２層目の炭素注入領域２を形成する第２イオン注入工程と、第２の複数のゲッタリングサイトである第２層目の炭素注入領域２が形成されたシリコン基板１の表面１ａにシリコンエピタキシャル層３を形成するシリコンエピタキシャル層形成工程とを有している。
【００８６】
このように、シリコン基板１にシリコンと同族の元素、好ましくは炭素Ｃ（または窒素Ｎ、ここでは炭素Ｃ）を選択的にイオン注入することにより炭素注入領域２を形成し、シリコン基板１の表面１ａ上にシリコンエピタキシャル層３を形成する。この複数のゲッタリングサイトとしての炭素注入領域２により、シリコンエピタキシャル基板４ａの製造において、基板の金属汚染の除去を可能にする。
【００８７】
以上の実施形態１，２によれば、基板表面１ａ側に、不純物をゲッタリングして結晶欠陥を安定化する複数のゲッタリングサイトである炭素注入領域２または２，２ａが設けられ、基板表面１ａ上にエピタキシャル層３が形成された半導体基板１０または２０であって、ゲッタリング領域である炭素注入領域２または２，２ａは、市松模様状にパターニングして立体的に不純物の重金属などをゲッタリングするようになっている。これによって、不純物をより効率よくゲッタリングすることができる。
【００８８】
上記実施形態１，２の半導体基板１０または２０上に複数の撮像素子（複数の受光部；複数のフォトダイオードＰＤ）を形成した場合について、次の実施形態３により詳細に説明する。
（実施形態３）
図６は、図１または図４の半導体基板に形成される固体撮像素子の単位画素の要部構成例を示す縦断面図である。
【００８９】
図６に示すように、本実施形態３の固体撮像素子３０において、シリコンエピタキシャル基板４または４ａとしてのＮ型シリコン基板３１の表面側にＰ型ウェル３２が設けられている。このＰ型ウェル３２の表面側に、フォトダイオードＰＤを構成するＮ型領域３３が設けられている。更にその表面側には、暗電流を低減するための表面Ｐ＋型拡散層３４が設けられている。
【００９０】
一方、このＰ型ウェル３２の表面側に、垂直電荷転送路を構成するＮ型拡散層３５が設けられている。Ｎ型拡散層３５上および、このＮ型拡散層３５とＮ型領域３３間のＰ型ウェル３２上に、絶縁膜３６を介して転送ゲート電極３７が形成されている。この転送ゲート電極３７（転送電極Ｖ１）に正電位が印加されると、転送ゲート電極３７下のＰ型ウェル３２のＰ型領域にチャネルが形成され、フォトダイオードＰＤに蓄積された信号電荷が、フォトダイオードＰＤを構成するＮ型領域３３からＰ型領域のチャネルを通して垂直電荷転送路のＮ型拡散層３５に読み出される。
【００９１】
上記転送ゲート電極３７をはじめとする垂直転送電極や水平転送電極の上部には、アルミニウム材料などで遮光膜３８が設けられている。Ｐ＋型拡散層３９は、隣接画素間に設けられた素子分離領域としてのストッパ層である。
【００９２】
本実施形態３の電荷転送手段は、フォトダイオードＰＤで発生した信号電荷を、Ｎ型領域３３からチャネルを通して垂直電荷転送路のＮ型拡散層３５に読み出して、その垂直電荷転送路（ＶＣＣＤ）により垂直方向に電荷転送する。垂直電荷転送路（ＶＣＣＤ）を構成する例えば４枚の各転送電極Ｖ１〜Ｖ４を一組とし、各転送電極Ｖ１〜Ｖ４それぞれに、電荷転送駆動部としてのＣＣＤコントローラ（図示せず）から４相の垂直転送クロックφＶ１〜φＶ４をそれぞれ供給して電荷転送駆動するように構成されている。
【００９３】
本実施形態３では、固体撮像素子３０としてのＣＣＤイメージセンサは、二次元状に配列されてそれぞれ光電変換する複数のフォトダイオードＰＤと、フォトダイオードＰＤで光電変換された信号電荷を読み出して所定方向に電荷転送する電荷転送手段と、電荷転送手段により電荷転送された信号電荷を電圧変換し、電圧変換された電圧を増幅して撮像信号を出力可能とする出力手段とを有している。
【００９４】
なお、本実施形態３では、固体撮像素子３０としてＣＣＤイメージセンサ（ＣＣＤ固体撮像素子）について説明したが、これに限らず、固体撮像素子３０としてＣＭＯＳイメージセンサ（ＣＭＯＳ固体撮像素子）であってもよい。
【００９５】
固体撮像素子３０としてのＣＭＯＳイメージセンサは、その半導体基板１０または２０上のシリコンエピタキシャル層３に、光電変換部としてのフォトダイオードＰＤが形成されている。フォトダイオードＰＤに隣接して、信号電荷をフローティングディヒュージョン部ＦＤに転送するための電荷転送トランジスタ（電荷転送手段）の電荷転送部が設けられている。この電荷転送部上には、ゲート絶縁膜を介して引き出し電極であるゲート電極が設けられている。さらに、このフォトダイオードＰＤ毎にフローティングディフュージョン部ＦＤに電荷転送された信号電荷が電圧変換され、この変換電圧に応じて増幅されて各画素部毎の撮像信号として読み出すための読出回路を有している。
【００９６】
要するに、このＣＭＯＳイメージセンサにおいても、上記ＣＣＤイメージセンサの場合と同様に、二次元状に配列されてそれぞれ光電変換する複数のフォトダイオードＰＤと、フォトダイオードＰＤで光電変換された信号電荷を所定方向のフローティングディヒュージョン部ＦＤに電荷転送する電荷転送手段と、このフローティングディフュージョン部ＦＤに電荷転送された信号電荷が電圧変換され、この変換電圧に応じて増幅されて各画素部毎の撮像信号として読み出すための信号読出回路とを有していてもよい。
【００９７】
即ち、このＣＭＯＳイメージセンサの場合もＣＣＤイメージセンサの場合も同様に、固体撮像素子３０は、二次元状に配列されてそれぞれ光電変換する複数のフォトダイオードＰＤと、フォトダイオードＰＤで光電変換された信号電荷を読み出して所定方向（ＣＭＯＳイメージセンサの場合はフローティングディフュージョン部ＦＤ）に電荷転送する電荷転送手段と、電荷転送手段により電荷転送された信号電荷を電圧変換し、電圧変換された電圧を増幅して撮像信号を出力可能とする出力手段（ＣＭＯＳイメージセンサの場合は信号読出回路）とを有するものである。
【００９８】
以上により、本実施形態３によれば、ゲッタリング領域である炭素注入領域２または２ａ、２を立体領域とするため、重金属などの不純物をシリコンエピタキシャル層３から効率よくゲッタリングして、炭素Ｃによる結晶欠陥を安定化させて、基板の金属汚染を除去した半導体基板１０または２０を用いた固体撮像素子３０を得ることができ、固体撮像素子３０として白傷、白点不良を減少させ、高画質化を達成することができる。
【００９９】
以上のように、本発明の好ましい実施形態１〜３を用いて本発明を例示してきたが、本発明は、この実施形態１〜３に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態１〜３の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
【産業上の利用可能性】
【０１００】
本発明は、ＣＺ（Ｃｚｏｃｈｒａｌｓｋｉ）基板やＭＣＺ基板、これらの基板表面にエピタキシャル層を形成したエピタキシャル基板等の半導体基板およびその製造方法、この半導体装置を用いた固体撮像素子の分野において、不純物および結晶欠陥をゲッタリングするのを立体領域とするため、不純物および結晶欠陥をより効率よくゲッタリングすることができる。また、このゲッタリング能力を用いた半導体基板を用いて、白傷、白点不良を減少させ、高画質化を達成することができる。
【図面の簡単な説明】
【０１０１】
【図１】複数のゲッタリング領域を持つ本発明の半導体基板の実施形態１における要部構成例を示す縦断面図である。
【図２】（ａ）は、図１の半導体基板とは別の複数のゲッタリングサイトの配列例を示す平面図であり、（ｂ）は、（ａ）の配列例とは更に別の複数のゲッタリングサイトの配列例を示す平面図であり、（ｃ）は、図１の半導体基板の複数のゲッタリングサイトの配列例を示す平面図である。
【図３】（ａ）〜（ｄ）は、図１の半導体基板の製造方法を説明するための各工程の縦断面図である。
【図４】複数のゲッタリング領域を持つ本発明の半導体基板の実施形態２における要部構成例を示す縦断面図である。
【図５】（ａ）〜（ｄ）は、図４の半導体基板の製造方法を説明するための各工程の縦断面図である。
【図６】図１または図４の半導体基板に形成される固体撮像素子の要部構成例を示す縦断面図である。
【図７】ゲッタリング層を持つ従来の半導体基板の要部構成例を示す縦断面図である。
【図８】Ａ〜Ｅは、特許文献１に開示されているゲッタリング層を持つ従来のエピタキシャル基板の製造方法を説明するための断面図である。
【図９】（ａ）〜（ｃ）は、特許文献２に開示されているゲッタリング層を持つ従来のエピタキシャル基板の製造方法を説明するための断面図である。
【図１０】Ａ〜Ｃは、特許文献３に開示されているゲッタリング層を持つ従来のエピタキシャル基板の製造方法を説明するための断面図である。
【図１１】図１０Ａ〜図１０Ｃにより製造されたエピタキシャル基板を用いた従来の個体撮像素子の要部構成例を示す縦断面図である。
【図１２】特許文献４に開示されているゲッタリング層を持つ半導体基板の縦断面図である。
【図１３】図１２の半導体基板を用いた個体撮像素子の要部構成例を示す縦断面図である。
【符号の説明】
【０１０２】
１０、２０  半導体基板
１  シリコン基板（ＣＺ基板）
１ａ  表面
２、２ａ  炭素注入領域（ゲッタリング領域）
３  シリコンエピタキシャル層
４、４ａ  シリコンエピタキシャル基板
５  フォトレジスト膜（選択イオン注入用膜）
３０  固体撮像素子
３１  Ｎ型シリコン基板
３２  Ｐ型ウェル
３３  Ｎ型領域
ＰＤ  フォトダイオード（撮像素子）
３４  表面Ｐ＋型拡散層
３５  Ｎ型拡散層
３６  絶縁膜
３７  転送ゲート電極
３８  遮光膜
３９  Ｐ＋型拡散層（ストッパ層）
【図１】
2010103318.tif 000003
【図２】
2010103318.tif 000004
【図３】
2010103318.tif 000005
【図４】
2010103318.tif 000006
【図５】
2010103318.tif 000007
【図６】
2010103318.tif 000008
【図７】
2010103318.tif 000009
【図８】
2010103318.tif 000010
【図９】
2010103318.tif 000011
【図１０】
2010103318.tif 000012
【図１１】
2010103318.tif 000013
【図１２】
2010103318.tif 000014
【図１３】
2010103318.tif 000015