(57)【要約】【課題】ＬＥＤアレイに大電流を流す場合であっても実装面積の増大を抑制して定電流駆動することができ、また、定常動作時だけでなくデジタル調光時にも有効なＬＥＤ駆動回路を提供する。【解決手段】ＬＥＤアレイ１００を駆動するＬＥＤ駆動回路１であって、各ＬＥＤストリングにそれぞれ直列に接続され、各ＬＥＤストリングを定電流駆動するｎ個の縦型構造の定電流駆動素子５０と、各ＬＥＤストリングに流れる電流が定電流となるように各定電流駆動素子５０のオン電圧を制御するｎ個の定電流制御回路６０と、各定電流駆動素子５０におけるＬＥＤストリング側の各端子電圧を入力として、各端子電圧のうちの最小電圧を選択し、前記最小電圧と所定の設定電圧との差分に基づいて指令信号８０を出力する最小電圧検出回路３０と、指令信号８０に基づいてＬＥＤアレイ１００への印加電圧を初期設定電圧より小さい電圧に制御する電源制御回路２０とを有する。【選択図】図１
2010161264.tif 000002
【特許請求の範囲】
【請求項１】
ＬＥＤがｍ個直列に接続されたＬＥＤストリングを並列にｎ個並べたＬＥＤアレイを駆動するＬＥＤ駆動回路であって、
前記各ＬＥＤストリングにそれぞれ直列に接続され、前記各ＬＥＤストリングを定電流駆動するｎ個の縦型構造の第１の半導体素子と、
前記各ＬＥＤストリングに流れる電流が定電流となるように前記各第１の半導体素子のオン電圧を制御するｎ個の定電流制御回路と、
前記各第１の半導体素子における前記ＬＥＤストリング側の各端子電圧を入力として、前記各端子電圧のうちの最小電圧を選択し、前記最小電圧と所定の設定電圧との差分に基づいて指令信号を出力する最小電圧検出回路と、
前記最小電圧検出回路からの前記指令信号に基づいて、前記ＬＥＤアレイへの印加電圧を初期設定電圧より小さい電圧に制御する電源制御回路とを有することを特徴とするＬＥＤ駆動回路。
【請求項２】
請求項１に記載のＬＥＤ駆動回路において、
前記最小電圧検出回路は、入力された前記各端子電圧のうちの最小電圧を選択する最小電圧選択回路と、
入力されたデジタル調光信号により前記第１の半導体素子がオフまたはオフに近い状態になる時には、前記最小電圧選択回路への前記各端子電圧の入力を遮断する調光時遮断スイッチとを有することを特徴とするＬＥＤ駆動回路。
【請求項３】
請求項２に記載のＬＥＤ駆動回路において、
前記最小電圧検出回路は、前記デジタル調光信号により前記第１の半導体素子がオフまたはオフに近い状態になる時に、前記各ＬＥＤストリングに発光しない程度の微少電流を流す定電流源を有することを特徴とするＬＥＤ駆動回路。
【請求項４】
請求項２に記載のＬＥＤ駆動回路において、
前記最小電圧検出回路は、前記調光時遮断スイッチと前記最小電圧選択回路との間に、入力された前記端子電圧のいずれかが所定の時間を経過しても所定の電圧を超えている場合は異常検出信号を出力する短絡検出回路を有することを特徴とするＬＥＤ駆動回路。
【請求項５】
請求項１に記載のＬＥＤ駆動回路において、
前記定電流制御回路は、入力されたデジタル調光信号を遅延させる遅延回路を有し、前記遅延回路で遅延された前記デジタル調光信号を出力して、次段の前記定電流制御回路に入力することを特徴とするＬＥＤ駆動回路。
【請求項６】
請求項１に記載のＬＥＤ駆動回路において、
前記電源制御回路は、起動直後は前記ＬＥＤアレイへの印加電圧を前記初期設定電圧とし、起動から所定の時間経過後は、前記最小電圧検出回路からの前記指令信号に基づいて、前記ＬＥＤアレイへの印加電圧を前記初期設定電圧より小さい電圧に制御することを特徴とするＬＥＤ駆動回路。
【請求項７】
請求項１に記載のＬＥＤ駆動回路において、
駆動する前記ＬＥＤアレイにおける前記ＬＥＤの直列数ｍと並列数ｎが、ｍ＞ｎであることを特徴とするＬＥＤ駆動回路。
【請求項８】
請求項１に記載のＬＥＤ駆動回路において、
駆動する前記ＬＥＤアレイにおける前記ＬＥＤの直列数ｍがｍ≧１２であり、かつ、前記ＬＥＤアレイにおける前記各ＬＥＤストリングに流れる一定電流が１００ｍＡ以上であることを特徴とするＬＥＤ駆動回路。
【請求項９】
請求項１に記載のＬＥＤ駆動回路に用いられる第２の半導体素子であって、
前記ＬＥＤ駆動回路における定電流制御回路を１チップに集積したものであることを特徴とする半導体素子。
【請求項１０】
請求項１に記載のＬＥＤ駆動回路に用いられる第３の半導体素子であって、
前記ＬＥＤ駆動回路における複数の定電流制御回路を１チップに集積したものであることを特徴とする半導体素子。
【請求項１１】
請求項１に記載のＬＥＤ駆動回路に用いられる第４の半導体素子であって、
請求項１０に記載の第３の半導体素子と、前記第３の半導体素子に集積された定電流制御回路の数と同数の第１の半導体素子とを１パッケージに集積したものであることを特徴とする半導体素子。
【請求項１２】
請求項１に記載のＬＥＤ駆動回路に用いられる第５の半導体素子であって、
請求項１０に記載の第３の半導体素子と、最小電圧検出回路とを１チップに集積したものであることを特徴とする半導体素子。
【請求項１３】
請求項１に記載のＬＥＤ駆動回路に用いられる第６の半導体素子であって、
請求項１２に記載の第５の半導体素子と、前記第５の半導体素子に集積された前記定電流制御回路の数と同数の第１の半導体素子とを１パッケージに集積したものであることを特徴とする半導体素子。
【請求項１４】
請求項２に記載のＬＥＤ駆動回路に用いられる第７の半導体素子であって、
請求項１０に記載の第３の半導体素子と、最小電圧検出回路から調光時遮断スイッチを除外した部分とを１チップに集積したものであることを特徴とする半導体素子。
【請求項１５】
請求項２に記載のＬＥＤ駆動回路に用いられる第８の半導体素子であって、
請求項１４に記載の第７の半導体素子と、前記第７の半導体素子に集積された前記定電流制御回路の数と同数の第１の半導体素子とを１パッケージに集積し、さらに、最小電圧検出回路における調光時遮断スイッチを前記各第１の半導体素子の部分に内蔵したものであることを特徴とする半導体素子。
【請求項１６】
ＬＥＤがｍ個直列に接続されたＬＥＤストリングを並列にｎ個並べたＬＥＤアレイを駆動するＬＥＤ駆動回路であって、
請求項１２〜１５のいずれか１項に記載の半導体素子であり、前記半導体素子に集積された定電流制御回路の数と同数のＬＥＤストリングが接続された複数の第９の半導体素子と、
前記各第９の半導体素子内の最小電圧検出回路から出力された指令信号のうちの最大電圧を選択する指令信号選択回路とを有し、
電源制御回路は、前記指令信号選択回路で選択された前記指令信号に基づいて、ＬＥＤアレイへの印加電圧を初期設定電圧より小さい電圧に制御することを特徴とするＬＥＤ駆動回路。
【請求項１７】
ＬＥＤがｍ個直列に接続されたＬＥＤストリングを並列にｎ個並べたＬＥＤアレイを駆動するＬＥＤ駆動回路であって、
前記各ＬＥＤストリングに直列に接続され、前記各ＬＥＤストリングを定電流駆動するｎ個の半導体素子と、
前記各ＬＥＤストリングに流れる電流が定電流となるように前記各半導体素子のオン電圧を制御するｎ個の定電流制御回路とを有し、
前記定電流制御回路は、入力されたデジタル調光信号を遅延させる遅延回路を有し、前記遅延回路で遅延された前記デジタル調光信号を出力して、次段の前記定電流制御回路に入力することを特徴とするＬＥＤ駆動回路。
【請求項１８】
請求項１または１７に記載のＬＥＤ駆動回路によって駆動される前記ＬＥＤアレイをバックライトとして用いることを特徴とする画像表示装置。
【請求項１９】
ＬＥＤがｍ個直列に接続されたＬＥＤストリングを並列にｎ個並べたＬＥＤアレイを駆動するＬＥＤ駆動回路であって、
前記各ＬＥＤストリングにそれぞれ直列に接続され、前記各ＬＥＤストリングを定電流駆動するｎ個の縦型構造の第１０の半導体素子を有して、前記各ＬＥＤストリングに流れる電流が定電流となるように前記各第１０の半導体素子のオン電圧を制御し、
前記各第１０の半導体素子における前記ＬＥＤストリング側の各端子電圧のうちの最小電圧を選択し、前記最小電圧と所定の設定電圧との差分に基づいて、前記ＬＥＤアレイへの印加電圧を初期設定電圧より小さい電圧に制御することを特徴とするＬＥＤ駆動回路。
【請求項２０】
請求項１９に記載のＬＥＤ駆動回路において、
入力されたデジタル調光信号により前記第１０の半導体素子がオフまたはオフに近い状態になる時には、前記最小電圧として、前記デジタル調光信号の信号レベルがハイレベルとなる直前における、前記各端子電圧のうちの最小電圧を用いることを特徴とするＬＥＤ駆動回路。
【請求項２１】
請求項２０に記載のＬＥＤ駆動回路において、
前記デジタル調光信号により前記第１０の半導体素子がオフまたはオフに近い状態になる時に、前記各ＬＥＤストリングに発光しない程度の微少電流を流すことを特徴とするＬＥＤ駆動回路。
【請求項２２】
請求項１９に記載のＬＥＤ駆動回路において、
前記第１０の半導体素子における前記ＬＥＤストリング側の端子電圧のいずれかが所定の時間を経過しても所定の電圧を超えている場合は異常検出信号を出力することを特徴とするＬＥＤ駆動回路。
【請求項２３】
請求項１９に記載のＬＥＤ駆動回路において、
起動直後は前記ＬＥＤアレイへの印加電圧を前記初期設定電圧とし、起動から所定の時間経過後は、前記各第１０の半導体素子における前記ＬＥＤストリング側の各端子電圧のうちの最小電圧と所定の設定電圧との差分に基づいて、前記ＬＥＤアレイへの印加電圧を前記初期設定電圧より小さい電圧に制御することを特徴とするＬＥＤ駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＬＥＤ（Light Emitting Diode：発光ダイオード）の駆動技術に関し、特に、ＬＥＤアレイを駆動するＬＥＤ駆動回路および当該ＬＥＤ駆動回路に用いられる半導体素子ならびにＬＥＤアレイと当該ＬＥＤ駆動回路とを有する画像表示装置に適用して有効な技術に関するものである。
【背景技術】
【０００２】
携帯電話等に用いられる液晶パネルのバックライトには白色発光するＬＥＤが用いられてきている。ＬＥＤの発光輝度をムラ無く均一にするには、ＬＥＤに所定の一定電流が流れるようにＬＥＤを定電流駆動する必要がある。
【０００３】
これに関する技術として、特許文献１には、ＬＥＤ素子が多直列かつ多並列に並んだＬＥＤアレイを均一に発光させるための技術が開示されている。また、特許文献２や特許文献３には、定電流駆動素子に掛かる電圧が不必要に大きくならないよう、ＬＥＤの順方向電圧ＶＦのバラツキに応じてＬＥＤアレイに印加する電圧を制御する技術が開示されている。さらに、非特許文献１には、ＬＥＤアレイをデジタル調光する際に生じるＬＥＤへの突入電流を抑制する技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第６６２１２３５号明細書
【特許文献２】特開２００６−３１９０５７号公報
【特許文献３】特表２００５−５３７６６９号公報
【非特許文献】
【０００５】
【非特許文献１】ＬＭ３４３２データシート「LM3432/LM3432B 6-Channel Current Regulator for LED Backlight Application」、ナショナルセミコンダクター社、２００８年５月２２日
【発明の概要】
【発明が解決しようとする課題】
【０００６】
テレビやディスプレイ等に用いられる大型の液晶パネルのバックライトにＬＥＤを用いる場合、ＬＥＤアレイに流れる電流をさらに大きくする必要がある。しかしながら、特許文献１に開示された技術では、複数の定電流駆動素子（トランジスタまたはＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor））が１チップに集積化（ＩＣ（Integrated Circuit）化）されているため、ＬＥＤ電流が大きくなった場合のチップ面積の増大と発熱が問題となる。これを避けるために並列に配置された複数の定電流駆動素子によってＬＥＤアレイの１列（１ストリング）分の電流を駆動することが考えられる。しかし、この場合は必要な駆動素子数が増え、その結果ＩＣチップの使用数が増えるという問題があった。
【０００７】
また、特許文献２および特許文献３に開示された技術では、デジタル調光時のようにＬＥＤ電流を定電流からゼロ電流へ、あるいはゼロ電流から定電流へ急激に変化させる場合の電源回路の制御に関しては考慮されていなかった。また、非特許文献１に開示された技術では、ＬＥＤ電流の大電流化に伴って、上記のように定電流駆動のためのＩＣチップが複数になった際の、調光信号配線の増大については考慮されていない。
【０００８】
そこで、本発明の目的は、ＬＥＤアレイに大電流を流す場合であっても実装面積の増大を抑制して定電流駆動することができるＬＥＤ駆動回路を提供することにある。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１０】
本発明の代表的な実施の形態によるＬＥＤ駆動回路は、ＬＥＤがｍ個直列に接続されたＬＥＤストリングを並列にｎ個並べたＬＥＤアレイを駆動するＬＥＤ駆動回路であって、前記各ＬＥＤストリングにそれぞれ直列に接続され、前記各ＬＥＤストリングを定電流駆動するｎ個の縦型構造の第１の半導体素子と、前記各ＬＥＤストリングに流れる電流が定電流となるように前記各第１の半導体素子のオン電圧を制御するｎ個の定電流制御回路と、前記各第１の半導体素子における前記ＬＥＤストリング側の各端子電圧を入力として、前記各端子電圧のうちの最小電圧を選択し、前記最小電圧と所定の設定電圧との差分に基づいて指令信号を出力する最小電圧検出回路と、前記最小電圧検出回路からの前記指令信号に基づいて、前記ＬＥＤアレイへの印加電圧を初期設定電圧より小さい電圧に制御する電源制御回路とを有することを特徴とするものである。
【発明の効果】
【００１１】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１２】
本発明の代表的な実施の形態によれば、ＬＥＤを定電流駆動するための素子数を減らすことができ、ＬＥＤに大電流を流す場合であっても実装面積の増大を抑制することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態１であるＬＥＤ駆動回路の構成例を示した機能ブロック図である。
【図２】本発明の実施の形態１におけるＬＥＤアレイと電流レギュレータの構成例を示した機能ブロック図である。
【図３】（ａ）は本発明の実施の形態１における定電流駆動素子（ｎチャネル縦型ＭＯＳＦＥＴ）の構造の例を示した平面図であり、（ｂ）はｎチャネル縦型ＭＯＳＦＥＴを構成する単位セルの構造の例を示した断面図である。
【図４】本発明の実施の形態１における定電流駆動素子と定電流制御回路およびこれらをパッケージに実装したときの回路構成の例を示した機能ブロック図である。
【図５】本発明の実施の形態１におけるＬＥＤ駆動回路および電源制御回路の構成例を示した機能ブロック図である。
【図６】本発明の実施の形態１における最小電圧検出回路の構成例を示した機能ブロック図である。
【図７】本発明の実施の形態１におけるデジタル調光時のＬＥＤ電流と調光信号の動作波形の例を示した図である。
【図８】本発明の実施の形態１における従来技術による調光信号配線を用いた場合のＬＥＤアレイと電流レギュレータの構成例を示した機能ブロック図である。
【図９】本発明の実施の形態１におけるＬＥＤの直列数と並列数および定電流駆動素子の定格電圧の関係を示したグラフである。
【図１０】本発明の実施の形態１と従来技術のＬＥＤ駆動回路における出力電流とＬＥＤ総数の関係を示したグラフである。
【図１１】本発明の実施の形態２であるＬＥＤ駆動回路におけるＬＥＤアレイと電流レギュレータの構成例を示した機能ブロック図である。
【図１２】本発明の実施の形態２における複数の定電流駆動素子と定電流制御回路を１つのパッケージに実装した際の回路構成およびパッケージの構成例を示した機能ブロック図である。
【図１３】本発明の実施の形態２におけるパッケージの実装状態の例を示した図である。
【図１４】本発明の実施の形態１および２と従来技術のＬＥＤ駆動回路における１チャネルあたりのＬＥＤ電流と電流レギュレータの実装面積の関係を示したグラフである。
【図１５】本発明の実施の形態３であるＬＥＤ駆動回路の構成例を示した機能ブロック図である。
【図１６】本発明の実施の形態３における複数の定電流駆動素子と定電流制御回路を１つのパッケージに実装した際の回路構成およびパッケージの構成例を示した機能ブロック図である。
【図１７】本発明の実施の形態３におけるパッケージの実装状態の例を示した図である。
【図１８】本発明の実施の形態３における最小電圧検出回路の回路構成の例を示した機能ブロック図である。
【図１９】本発明の実施の形態４における複数の定電流駆動素子と定電流制御回路を１つのパッケージに実装した際の回路構成およびパッケージの構成例を示した機能ブロック図である。
【図２０】本発明の実施の形態４におけるパッケージの実装状態の例を示した図である。
【図２１】従来技術におけるＬＥＤアレイと電流レギュレータの構成例を示した機能ブロック図である。
【図２２】従来技術における１チャネルあたりのＬＥＤ電流と電流レギュレータの実装面積の関係を示したグラフである。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１５】
本発明の一実施の形態であるＬＥＤ駆動回路は、ＬＥＤがｍ個直列に接続されたＬＥＤストリングを並列にｎ個並べたＬＥＤアレイの駆動回路であって、ＬＥＤアレイに均一な一定電流が流れるように制御する複数の半導体素子を有するものである。
【００１６】
ここで、各ＬＥＤストリングに直列に接続され、各ＬＥＤストリングを定電流駆動する半導体素子である定電流駆動素子に、横型素子に比べてオン抵抗の低い縦型素子を用いることにより、ＬＥＤの直列数ｍを増やして並列数ｎを減らし、ＬＥＤを定電流駆動するための素子（定電流駆動素子、および定電流駆動素子が定電流駆動となるよう制御する定電流制御回路）の数を削減する。
【００１７】
また、ｎ個ある定電流駆動素子におけるＬＥＤストリング側の各端子電圧の最小電圧を選択し、最小電圧と所定の設定電圧とを比較して、その差分に基づいて指令信号を出力する最小電圧検出回路を有している。この最小電圧検出回路からの指令信号に基づいて、電源制御回路は、ＬＥＤアレイへの印加電圧を初期設定電圧より小さい適切な電圧に制御する。また、最小電圧検出回路は、デジタル調光時にはデジタル調光信号に基づいて、定電流駆動素子が定電流駆動している状態（デジタル調光信号がローレベル）にあるときには指令信号を出力し、定電流駆動素子がオフまたはオフに近い状態（デジタル調光信号がハイレベル）にあるときには指令信号の出力を停止する。
【００１８】
さらに、本発明の一実施の形態であるＬＥＤ駆動回路は、定電流制御回路に入力されたデジタル調光信号を遅延させる遅延回路を有している。定電流制御回路は、遅延回路により遅延されたデジタル調光信号を出力して、次段の定電流制御回路、すなわち、次チャンネルのＬＥＤストリングの電流を制御する定電流制御回路に入力する。
【００１９】
＜実施の形態１＞
以下、図１〜図１０を用いて、本発明の実施の形態１であるＬＥＤ駆動回路について説明する。図１は、本発明の実施の形態１であるＬＥＤ駆動回路の構成例を示した機能ブロック図である。図１において、ＬＥＤ駆動回路１は、ＬＥＤアレイ１００に接続され、ＬＥＤに印加する電圧を供給する電源回路であるＬＥＤドライバ１０、ＬＥＤアレイ１００を定電流駆動するための電流レギュレータ４０、および最小電圧検出回路３０を有している。
【００２０】
ＬＥＤアレイ１００は、エッジライト方式の液晶パネル２００のＬＥＤバックライトとして、液晶パネル２００の底面２１０側に一列に並んで配置されている。底面２１０から入射された光は、液晶パネル２００内部の導光板（図示せず）の中を進み、光拡散フィルム（図示せず）で拡散されて液晶パネル２００の背面を白色で照らす。この白色光を液晶素子（図示せず）で偏光することによって、液晶パネル２００の表面に画像を表示する。
【００２１】
以下に、本実施の形態のＬＥＤ駆動回路における、電流レギュレータ４０、最小電圧検出回路３０、およびＬＥＤドライバ１０の内部構成とその動作について説明する。
【００２２】
電流レギュレータ４０は、複数のＬＥＤが直列に接続されたＬＥＤストリングに対して直列に接続される。電流レギュレータ４０は、ＬＥＤアレイ１００を定電流駆動する複数の定電流駆動素子５０と、各ＬＥＤストリングに流れるＬＥＤ電流が定電流となるように各定電流駆動素子５０のオン電圧を制御する複数の定電流制御回路６０からなり、各定電流駆動素子５０および定電流制御回路６０は、それぞれパッケージ４１、４２に実装されている。
【００２３】
図２は、図１におけるＬＥＤアレイ１００と電流レギュレータ４０の構成例を示した機能ブロック図である。図２の例では、ＬＥＤの総数が１４４個の場合を示しており、１８個のＬＥＤが直列に接続されたＬＥＤストリングが８本（ＬＥＤストリング１０１〜１０８）並列に接続されてＬＥＤアレイ１００の各チャネル（チャネル１〜８）を構成している。
【００２４】
ＬＥＤストリング１０１の電流を制御する定電流制御回路６０には、調光信号が調光信号配線７０を介して入力され、後述する内部の遅延回路で遅延された調光信号が出力される。出力された調光信号は、調光信号配線７０−１を介して次のＬＥＤストリング１０２の電流を制御する定電流制御回路６０に入力され、同様に、内部の遅延回路で遅延された調光信号が出力される。このように、調光信号は、定電流制御回路６０の内部の遅延回路によって遅延され、次々と次段の定電流制御回路６０に伝送される。
【００２５】
ここで、定電流駆動素子５０には、縦型構造の半導体素子を用いる。図３は、定電流駆動素子５０の一例であるｎチャネルの縦型ＭＯＳＦＥＴの構造の例を示した図である。図３（ａ）は、定電流駆動素子５０（ｎチャネル縦型ＭＯＳＦＥＴ）の構造の例を示した平面図であり、図３（ｂ）は、図３（ａ）に示したｎチャネル縦型ＭＯＳＦＥＴを構成する単位セルの構造の例を示した断面図である。
【００２６】
図３（ｂ）において、単位セルＣ５０は、ソース電極５２となる金属薄膜（例えばアルミニウム薄膜）Ｃ５１、絶縁膜Ｃ５２、ｎ＋型半導体領域Ｃ５３、ｐ型半導体領域Ｃ５４、ゲート電極５３となるｎ＋型多結晶半導体領域Ｃ５５、ゲート酸化膜Ｃ５６、ｎ−型半導体領域Ｃ５７、ｎ＋型半導体領域Ｃ５８、ドレイン電極５４となる金属薄膜Ｃ５９からなる。単位セルＣ５０の幅は１〜２μｍ程度で、この単位セルＣ５０が数千個並ぶことにより、定電流駆動素子５０（ｎチャネル縦型ＭＯＳＦＥＴチップ）のトランジスタ部が形成される。例えば、金属薄膜Ｃ５１の集合が、図３（ａ）におけるソース電極パッド５２−１となる。
【００２７】
図３（ａ）では、定電流駆動素子５０（ｎチャネル縦型ＭＯＳＦＥＴ）は、さらに、ゲート電極パッド５３−１、および金属薄膜（例えばアルミニウム薄膜）で形成されたゲートフィンガ配線５１を有する。ゲートフィンガ配線５１は、ゲート電極５３を形成するｎ＋型多結晶半導体領域Ｃ５５からゲート電極パッド５３−１までの配線抵抗を下げるために設けられる。
【００２８】
なお、図３（ｂ）では、単位セルＣ５０の電極構造を分り易くするために、各電極となる領域から端子線を引き出してそれぞれＳ（ソース）、Ｇ（ゲート）、Ｄ（ドレイン）の様に模式的に示した。単位セルＣ５０において、電流は、ドレイン電極５４側（金属薄膜Ｃ５９側）からソース電極５２側（金属薄膜Ｃ５１側）へと縦方向に流れる。縦型ＭＯＳＦＥＴは、チャネルが半導体チップの縦方向（厚さ方向）に形成される素子であり、横型ＭＯＳＦＥＴに比べて単位面積あたりのチャネル幅を大きくすることができ、横型素子に比べてオン抵抗が低いという特徴を有する。
【００２９】
図４は、定電流駆動素子５０と定電流制御回路６０、およびこれらをパッケージに実装したときの回路構成の例を示した機能ブロック図である。定電流制御回路６０は、バンドギャップリファレンス基準電源（ＢＧＲ）６１、ＬＥＤ電流設定用の電圧レベルシフト素子（Ｉｒｅｆ）６２、オペアンプ６３、入力された調光信号を遅延させる遅延回路（Ｄｅｌａｙ）６５、および、遅延された調光信号を出力するドライブ回路（ＤＲＶ）６４を１チップに集積した半導体集積回路である。
【００３０】
定電流制御回路６０を実装するパッケージ４２には、電源端子ＶＣＣ、ＬＥＤ電流設定端子ＩＲＥＦ、デジタル調光信号（以下では単に「調光信号」と記載する場合がある）の入力端子ＰＷＭＩＮと出力端子ＰＷＭＯＵＴ、オペアンプ６３の出力端子ＯＵＴ、電流センス端子ＣＳ、センス抵抗端子ＣＳＲ、および、ロジックグランド端子ＣＧＮＤが設けられている。定電流駆動素子５０と定電流制御回路６０の電極パッド５５と６６は、それぞれ、パッケージ４１と４２の各端子と金ワイヤーなどで接続されている。定電流駆動素子５０を実装したパッケージ４１の端子は、ドレイン端子ＤがＬＥＤストリング１０１のカソードに接続され、ゲート端子Ｇがオペアンプ６３の出力端子ＯＵＴに接続され、ソース端子ＳがＣＳ端子に接続されている。
【００３１】
ＬＥＤストリング１０１を流れたＬＥＤ電流は、定電流駆動素子５０のドレインに入りソースから出力され、定電流制御回路６０のＣＳ端子、ＣＳＲ端子（ＣＳ端子とＣＳＲ端子は内部で短絡）を経てセンス抵抗ＲＣＳを流れてグランドに至る。センス抵抗ＲＣＳを流れたＬＥＤ電流によりＣＳＲ端子に発生した電圧は、オペアンプ６３の反転入力端子に入る。この電圧がＩＲＥＦ端子の抵抗Ｒ−ＩＲＥＦで設定された電圧と一致するようにオペアンプ６３の出力にフィードバックが掛かり、定電流駆動素子５０のオン抵抗が調整される。このため、ＬＥＤストリング１０１には所定の一定電流が流れる。この一連の動作は他のＬＥＤストリング１０２〜１０８についても同様である。
【００３２】
なお、オペアンプ６３は、従来のオペアンプ回路の他にスイッチ回路（図示せず）を内蔵し、ＰＷＭＩＮ端子から入力される調光信号の電圧がハイレベルの際には、定電流駆動素子５０のゲート電圧を強制的にローレベルにして縦型ＭＯＳＦＥＴをオフにする機能を有するものとする。これは以降の実施の形態においても同様である。
【００３３】
ここで、従来技術に関して図２１、図２２を用いて簡単に説明する。図２１は、従来技術におけるＬＥＤアレイと電流レギュレータの構成例を示した機能ブロック図である。図２１の例では、ＬＥＤの総数が図２の場合と同様に１４４個の場合を示しており、８個のＬＥＤが直列に接続されたＬＥＤストリングが１８本（ＬＥＤストリング１１１〜１２８）並列に接続されてＬＥＤアレイ１１０の各チャネル（チャネル１〜１８）を構成している。
【００３４】
ＬＥＤアレイ１１０には、図２の場合と同様に電流レギュレータ４０が接続されている。電流レギュレータ４０は、電流レギュレータＩＣ４５０を実装するパッケージ４６０を有しており、電流レギュレータＩＣ４５０は、ＬＥＤアレイ１１０を定電流駆動する定電流駆動素子５５０、ＬＥＤ電流が定電流となるように定電流駆動素子５５０を制御する定電流制御回路６５０、および入力されたデジタル調光信号（調光信号１、２）を、電流レギュレータＩＣ４５０内の各定電流制御回路６５０に対して少しずつタイミングを変えて出力するタイミング生成回路４７０を有している。
【００３５】
従来技術における電流レギュレータＩＣ４５０に用いられている定電流駆動素子５５０は横型構造の半導体素子（例えば横型ＭＯＳＦＥＴ）であり、図３に示したような縦型素子に比べてオン抵抗が大きい。従って、多くの場合、その最大定格電圧は４５Ｖ程度（オン抵抗は数Ω）、最大定格電流は５０〜６０ｍＡ程度、１つの電流レギュレータＩＣ４５０に流せる総ＬＥＤ電流は９００〜１０００ｍＡ程度である。
【００３６】
最大定格電圧が４５Ｖ程度なので、ＬＥＤの順方向電圧ＶＦのバラツキを考慮するとＬＥＤの直列数は８個までとなり、ＬＥＤ総数が１４４個のＬＥＤアレイでは、並列数は１８個になる。さらに、ＬＥＤ電流が１００ｍＡと大きい場合は、２つの定電流駆動素子５５０を並列に使用して１チャネルのＬＥＤストリングを駆動することになる。従って、定電流駆動素子５５０および定電流制御回路６５０の数は、それぞれ１８個の２倍の３６個となり、電流レギュレータＩＣ４５０は２個必要になる。
【００３７】
図２２は、従来技術における１チャネルあたりのＬＥＤ電流と電流レギュレータ４０の実装面積の関係を示したグラフである。現状（５０ｍＡ／チャネル）と比較して、チャネルあたりのＬＥＤ電流が大きくなるに従って、上述したように電流レギュレータＩＣ４５０の必要個数が増えるため、電流レギュレータ４０の実装面積が増大することが分かる。
【００３８】
本実施の形態のＬＥＤ駆動回路１では、このようなＬＥＤ電流の大電流化に伴う実装面積の増大という問題に対して、上述したように、定電流駆動素子５０に、６０Ｖ以上の高耐圧でも横型素子に比べてオン抵抗の小さい縦型素子（例えば、縦型ＭＯＳＦＥＴでは、１ｍｍ２程度のサイズでオン抵抗は数十ｍΩ）を用いる。これにより、ＬＥＤの総数が８０〜２００程度の大型パネル用途において、ＬＥＤの直列数を１２個以上に増やして、ＬＥＤの直列数を並列数よりも多くして並列数を削減し、定電流駆動素子５０および定電流制御回路６０の必要数を削減することができる。
【００３９】
しかしながら、ＬＥＤの直列数を増やすと各ＬＥＤの順方向電圧ＶＦの和が大きくなるため、図１におけるＬＥＤドライバ１０の出力電圧ＶＯＵＴを高くする必要がある。このとき、各ＬＥＤの順方向電圧ＶＦのバラツキを考慮し、一般には最大の順方向電圧ＶＦを持つＬＥＤが全て直列に並んだ場合を想定して出力電圧ＶＯＵＴが設定される。しかし、実際には直列に並んだ全てのＬＥＤで順方向電圧ＶＦが最大にはならないため、不必要に高い電圧が定電流駆動素子５０に掛かることになる。その結果、定電流駆動素子５０で無駄な電力を消費し、さらに、発熱によりパッケージ４１等にも負担が掛かる。これを防ぐため、本実施の形態のＬＥＤ駆動回路１では、以下に述べるような対策を施している。
【００４０】
図５は、図１に示したＬＥＤ駆動回路１および電源制御回路２０の構成例を示した機能ブロック図である。図５において、電源制御回路２０は、オシレータ（ＯＳＣ）２１、フリップフロップ回路２２、ドライバ回路２３、論理回路２４、コンパレータ２５、２６、およびエラーアンプ２７からなる。この電源制御回路２０を用いたＬＥＤドライバ１０の基本的な回路構成は、一般的な昇圧スイッチング電源回路と同じである。すなわち、ＬＥＤドライバ１０は、スイッチング素子１３、チョークコイル１１、ショットキーダイオード１２、抵抗Ｒ１、Ｒ２、Ｒ３、および電源制御回路２０からなり、入力側には入力コンデンサ８１、出力側には出力コンデンサ８２が接続されている。
【００４１】
ＬＥＤドライバ１０では、入力電圧ＶＩＮをチョークコイル１１を介してスイッチング素子１３のスイッチング動作により昇圧し、ショットキーダイオード１２を経てＬＥＤアレイ１００に出力電圧ＶＯＵＴとして供給する。出力電圧ＶＯＵＴの初期設定電圧は抵抗Ｒ１、Ｒ２によって設定される。例えば、電源制御回路２０のＦＢ端子の基準電圧が１．２５Ｖの場合、ＶＯＵＴ＝１．２５×（Ｒ１＋Ｒ２）／Ｒ１となるように、電源制御回路２０によって、ＦＢ端子電圧とＣＳ端子（電流センス端子）電圧をコンパレータ２６で比較しながらスイッチング素子１３のオン期間を制御する。
【００４２】
白色ＬＥＤの順方向電圧ＶＦは、例えば、ＬＥＤ電流６０ｍＡで標準３．４Ｖ、最大４．０Ｖである。従って、ＬＥＤの直列数が１８個の場合には、順方向電圧ＶＦのバラツキの最悪条件（最大の場合）を考慮して出力電圧ＶＯＵＴは７５〜８０Ｖに設定される。しかし、実際にはそのような最悪条件は生じない。例えば、順方向電圧ＶＦが平均して標準の３．４Ｖであった場合、定電流駆動素子５０には１４〜１９Ｖの電圧が不必要に加わり、ＬＥＤ電流６０ｍＡでは、定電流駆動素子５０の１素子あたり０.８〜１．１Ｗの損失が生じることになる。ＬＥＤ電流が１００ｍＡ以上の大電流では損失はさらに増加する。
【００４３】
この問題を防ぐために、定電流駆動素子５０のＬＥＤストリング側の端子電圧の最小電圧（すなわちＬＥＤストリングに最大電圧がかかっているもの）を検出し、その最小電圧が定電流駆動に必要な最小電圧となるまでＬＥＤドライバ１０の出力電圧ＶＯＵＴを下げる手法が、特許文献２や特許文献３などに開示されている。しかし、これらの従来技術においては、デジタル調光時のようにＬＥＤ電流を定電流からゼロ電流へ、あるいはゼロ電流から定電流へ急激に変化させる場合の制御に関しては考慮されていない。
【００４４】
そこで、本実施の形態のＬＥＤ駆動回路１では、デジタル調光時の制御を考慮した電源制御回路２０および最小電圧検出回路３０を有している。図６は、最小電圧検出回路３０の構成例を示した機能ブロック図である。図６において、最小電圧検出回路３０は、８つの定電流源３１、８つの調光時遮断スイッチ３２、バンドギャップリファレンス基準電源（ＢＧＲ）３３、８つの短絡検出回路３４とそれらの出力を入力とする否定論理和回路（ＮＯＲ）３６１およびインバータ回路３６２、最小電圧選択回路３５、調光状態の判定に用いる論理和回路（ＯＲ）３６４とインバータ回路３６３からなる。
【００４５】
最小電圧選択回路３５は、８個のダイオード３５１−１〜８とダイオード３５２、高抵抗Ｒ７、エラーアンプ３５４および定電圧源３５３からなる。各ダイオード３５１−１〜８のカソードは、それぞれ各調光時遮断スイッチ３２のソース（ノードＮ３２−Ｓ）に接続される。また、各ダイオード３５１−１〜８のアノードは、ノードＮＤＸ−Ａに纏められ、エラーアンプ３５４の反転入力端子に接続されている。
【００４６】
短絡検出回路３４は、ツェナーダイオード３４１、タイマー回路３４２、コンパレータ３４３、定電圧源３４４および抵抗Ｒ５、Ｒ６からなり、最小電圧選択回路３５と後述する調光時遮断スイッチ３２との間に配置される。ノードＮ３２−Ｓの電圧がツェナーダイオード３４１のツェナー電圧を超えるとタイマー回路３４２が起動する。所定の時間を経過してもノードＮ３２−Ｓの電圧がツェナー電圧を超えている場合は、コンパレータ３４３の出力電圧のレベルがハイとなる。これにより、最小電圧検出回路３０のＦＬＴ端子の電圧レベルもハイとなり、マイコン（図示せず）に異常を検出したことを示す異常検出信号を出力することができる。
【００４７】
本実施の形態の最小電圧検出回路３０では、ＩＬＥＤ−１〜８端子に定電流駆動素子５０のＬＥＤストリング側の端子電圧をそれぞれ入力し、最小電圧選択回路３５でそれらのうちの最小電圧ＶＤｘを選択してエラーアンプ３５４の反転入力端子に電圧ＶＤｘ＋ＶＢＥ（ＶＢＥはダイオードの順方向電圧）を入力する。エラーアンプ３５４の非反転入力端子には、電圧ＶＤ０＋ＶＢＥ（ＶＤ０は定電流駆動に必要な最小電圧）が入力されており、ＶＤｘとＶＤ０の差分を増幅してＶＤＭ端子より電源制御回路２０への指令信号８０として出力する。
【００４８】
図５において、ＬＥＤドライバ１０が起動する際は、電源制御回路２０は初期設定電圧に従って出力電圧ＶＯＵＴの電圧を昇圧するが、所定の時間が過ぎた後はフィードバック制御のループを切り替え、指令信号８０の電圧に従って出力電圧を制御する。すなわち、電源制御回路２０はＶＤＭ端子電圧とＣＳ端子（電流センス端子）電圧をコンパレータ２５で比較しながらスイッチング素子１３のオン期間を制御する。その結果、図６における最小電圧ＶＤｘは、定電流駆動に必要な最小電圧ＶＤ０に等しくなるように制御される。ここで、図５における抵抗Ｒ４およびコンデンサ８３は、ＬＥＤドライバ１０のフィードバック制御を安定にするため、ＶＤＭ信号の変化の時定数をスイッチング周期より長くする働きを有する。
【００４９】
通常動作の場合は上記のような制御で問題は無いが、デジタル調光した場合は以下のような問題が生じる。図７は、デジタル調光時のＬＥＤ電流と調光信号の動作波形の例を示した図である。図７に示すように、調光信号の信号レベルがローレベルの時はＬＥＤに一定電流（本実施の形態では例えば１００ｍＡ）が流れ、ハイレベルの時はＬＥＤ電流が０ｍＡとなる。
【００５０】
調光信号がハイレベルの期間はＬＥＤに電流が流れないので、最小電圧検出回路３０のＩＬＥＤ−１〜８端子の電圧は出力電圧ＶＯＵＴにほぼ等しくなり、出力信号ＶＤＭは最高電圧レベルに保たれる。このため、調光周期のほとんどの期間をＬＥＤ電流０ｍＡの状態が占める「高調光比」の制御を長時間続けると、出力電圧ＶＯＵＴが著しく低下する。従って、ＬＥＤ電流が１００ｍＡの定電流状態に戻るまでの時間が長くなり、高調光比を維持できなくなる。
【００５１】
そこで本実施の形態では、最小電圧検出回路３０において、調光信号の信号レベルがハイレベルの時には最小電圧選択回路３５とＬＥＤアレイ１００との接続を遮断する、すなわち、最小電圧選択回路３５への定電流駆動素子５０におけるＬＥＤストリング側の各端子電圧（ＩＬＥＤ−１〜８端子の電圧）の入力を遮断するようにした。このために、調光状態の判定に用いる論理和回路（ＯＲ）３６４とインバータ回路３６３、および調光時遮断スイッチ３２を有している。
【００５２】
これにより、最小電圧検出回路３０の出力電圧は調光信号がハイレベルになる直前の電圧に保たれるとともに、ＶＤＭ端子の出力電圧も図５におけるコンデンサ８３によって保持され、出力電圧ＶＯＵＴの低下はほとんど生じない。また、調光信号の信号レベルがハイレベルの時にはＩＬＥＤ−１〜８端子の電圧は短絡検出回路３４にも入力されないので、短絡検出回路３４が誤動作することもない。
【００５３】
最小電圧検出回路３０における８つの定電流源３１は、調光信号の信号レベルがハイレベルの時に、各ＬＥＤストリングに発光しない程度の微小電流（μＡオーダー）を流してＩＬＥＤ−１〜８端子の電圧を十数Ｖ程度で一定となるように制御するためのものである。これにより、出力電圧ＶＯＵＴが高電圧の場合でも、調光時のＩＬＥＤ−１〜８端子の電圧の変化量が小さくなるので、ＬＥＤ電流のオン（１００ｍＡ）、オフ（０ｍＡ）の切り替えが高速になり、高調光比を維持することができる。なお、定電流源３１の代わりに十数Ｖのツェナー電圧を持つツェナーダイオードを用いることも可能である。これは以降の実施の形態においても同様である。
【００５４】
次に、ＬＥＤ電流の大電流化に伴うもう１つの課題であるデジタル調光時の突入電流の防止策について説明する。上述の図７に示すように、調光信号がハイレベルからローレベルまたはローレベルからハイレベルに切り替わる際に、ＬＥＤ電流が急激に変化する。このため、配線の寄生インダクタンスや寄生容量により共振振動して、図示するような突入電流が発生し、ノイズやチラツキを引き起こす。このノイズやチラツキは、各ＬＥＤストリングに対する調光信号の切り替わりのタイミングを少しずつ変えて、ＬＥＤ電流が急激に変化するタイミングを各ＬＥＤストリング間でずらすことで低減が可能である。
【００５５】
しかし、従来技術による調光信号の伝達手段でこれを行うと、調光信号配線が増えてしまう。図８は、従来技術による調光信号配線を用いた場合のＬＥＤアレイ１００と電流レギュレータ４０の構成例を示した機能ブロック図である。図８に示すように、上述した８つの定電流制御回路６０に対して、それぞれタイミングをずらした調光信号を入力するため、８本の調光信号配線７１〜７８が必要となる。これにより、プリント基板上で広い配線領域が必要となり、また、タイミングをずらした信号をそれぞれ発生するマイコン（図示しない）の回路規模も増え、実装面積も増大する。さらに、ＬＥＤを適用したシステムとして最適になるよう調光の周波数をユーザーが調整する際にも、周波数とタイミングを変更する手間が大きくなる。
【００５６】
そこで、本実施の形態では、図４に示すように、調光信号が調光信号配線７０を介してＰＷＭＩＮ端子からＬＥＤストリング１０１の電流を制御する定電流制御回路６０に入力される。入力された調光信号は、内部の遅延回路６５で遅延された後、ドライブ回路６４によりＰＷＭＯＵＴ端子から出力される。出力された調光信号は、調光信号配線７０−１を介して次のＬＥＤストリング１０２の電流を制御する別の定電流制御回路６０に入力される。入力された調光信号は、同様に内部の遅延回路６５で遅延され、次々と次段の定電流制御回路６０に伝送される。
【００５７】
これにより、調光信号の配線領域は調光信号１本分で済み、また、マイコンで発生する調光信号は１つで済む。なお、ここで示した調光信号の伝達手法は、本実施の形態の電流レギュレータ４０に限らず、図２１に示した従来技術による電流レギュレータＩＣ４４０にも適用可能である。
【００５８】
図９は、ＬＥＤアレイ１００におけるＬＥＤの直列数と並列数および定電流駆動素子５０の定格電圧の関係を示したグラフである。本実施の形態のＬＥＤ駆動回路１では、図９に示すように、ＬＥＤの総数が８０〜２００程度の大型パネル用途において、ＬＥＤの直列数を並列数よりも多くする（図中の１：１の破線より左上の領域）ことができる。すなわちＬＥＤの直列数を１２個以上に増やして並列数を削減し、定電流駆動素子５０および定電流制御回路６０の必要数を削減することができる。なお、これによりＬＥＤドライバ１０の出力電流を減らす効果も得ることができる。
【００５９】
図１０は、従来技術および本実施の形態のＬＥＤ駆動回路における出力電流とＬＥＤ総数の関係を示したグラフである。図１０では、１チャネルあたりのＬＥＤ電流が０．１Ａの時の出力電流とＬＥＤ総数の関係を示している。ＬＥＤの直列数を並列数以上とすることで（図９における１：１の破線より左上の領域）、電流レギュレータＩＣ４４０を用いた従来技術に比べて出力電流を５０〜３３％低減できる。これにより、図１におけるショットキーダイオード１２の消費電力も５０〜３３％低減できるとともに、ＬＥＤアレイ１００を流れる総電流が減るため、デジタル調光時のノイズの発生量（頻度）を減らすことができる。
【００６０】
以上に説明したように、本実施の形態のＬＥＤ駆動回路１によれば、ＬＥＤを定電流駆動するための素子（定電流駆動素子５０、定電流制御回路６０）の数を減らすことができ、ＬＥＤに大電流を流す場合であっても実装面積の増大を抑制することができる。
【００６１】
また、定常動作時だけでなく、デジタル調光時にもＬＥＤに印加する電圧を適切に制御し、定電流駆動素子５０での損失・発熱を低減することができる。また、ＬＥＤアレイ１を流れる総電流を低減することができるため、デジタル調光時のノイズの発生量を低減することができる。
【００６２】
また、少ない調光信号配線でデジタル調光時に生じるＬＥＤアレイ１００への突入電流を抑制することができるため、調光信号配線領域を削減することができる。また、調光信号の発生が容易となるため、調光信号を発生するマイコン等への負担を軽減して回路規模の増大を抑制することができる。
【００６３】
＜実施の形態２＞
以下、図１１〜図１３を用いて、本発明の実施の形態２であるＬＥＤ駆動回路について説明する。図１１は、本発明の実施の形態２であるＬＥＤ駆動回路におけるＬＥＤアレイ１００と電流レギュレータ４０の構成例を示した機能ブロック図である。実施の形態１の図２に示した電流レギュレータ４０と異なる点は、複数（本実施の形態では４つ）のチャネルを定電流駆動する定電流駆動素子５０（５０ａ〜ｄ）とそれらを定電流駆動するように制御する定電流制御回路６００を１つのパッケージ４００に実装したことである。
【００６４】
図１２は、複数の定電流駆動素子５０ａ〜ｄと定電流制御回路６００を１つのパッケージ４００に実装した際の回路構成およびパッケージの構成例を示した機能ブロック図である。パッケージ４００内には４つの定電流駆動素子５０ａ〜ｄ、およびこれらを定電流駆動するよう制御する定電流制御回路６００の計５つの半導体素子が内蔵されている。定電流制御回路６００は、実施の形態１の図４に示した定電流制御回路６０を４つ集積したものに相当し、バンドギャップリファレンス基準電源（ＢＧＲ）６１、ＬＥＤ電流設定用の電圧レベルシフト素子（Ｉｒｅｆ）６２、４つのオペアンプ６３ａ〜ｄ、入力された調光信号を遅延させる４つの遅延回路６５ａ〜ｄ、および遅延された調光信号を出力するドライブ回路（ＤＲＶ）６４を内蔵した半導体素子（半導体集積回路）である。
【００６５】
調光信号が調光信号配線７０を介してＰＷＭＩＮ端子から定電流制御回路６００に入力され、オペアンプ６３ａおよび遅延回路６５ａに入る。オペアンプ６３ａは、調光信号に従って定電流駆動素子５０ａをオン（定電流状態）もしくはオフ（電流ゼロ状態）にする。遅延回路６５ａで遅延された調光信号は、オペアンプ６３ｂおよび遅延回路６５ｂに入る。オペアンプ６３ｂは、調光信号に従って定電流駆動素子５０ｂをオンもしくはオフにする。遅延回路６５ｂで遅延された調光信号は、オペアンプ６３ｃおよび遅延回路６５ｃに入る。オペアンプ６３ｃは、調光信号に従って定電流駆動素子５０ｃをオンもしくはオフにする。遅延回路６５ｃで遅延された調光信号は、オペアンプ６３ｄおよび遅延回路６５ｄに入る。オペアンプ６３ｄは、調光信号に従って定電流駆動素子５０ｄをオンもしくはオフにする。
【００６６】
遅延回路６５ｄで遅延された調光信号は、ドライブ回路６４によりＰＷＭＯＵＴ端子から出力され、調光信号配線７０−４を介して次のＬＥＤストリング１０５の電流を制御する別の定電流制御回路６００に入力される。入力された調光信号は、同様に内部で遅延されて次々と次段の定電流制御回路６００に伝送される。これにより、実施の形態１と同様に、調光信号の配線領域は調光信号１本分で済み、マイコンで発生する調光信号は１つで済む。なお、ＬＥＤ電流を定電流制御する際の動作に関しては、実施の形態１で説明した内容と同様であるため説明は省略する。
【００６７】
図１３は、図１２におけるパッケージ４００の実装状態の例を示した図である。４つの定電流駆動素子５０ａ〜ｄは、それぞれ実施の形態１の図３で示したｎチャネル縦型ＭＯＳＦＥＴであり、リードフレーム４０１ａ〜ｄ上にそれぞれ電気的に接続されている。すなわち、ｎチャネル縦型ＭＯＳＦＥＴのドレイン電極（図１３では図示しないが、図３に示すように定電流駆動素子５０ａ〜ｄの裏面にそれぞれ形成されている）は、各リードフレーム４０１ａ〜ｄと、例えば、銀ペーストなどのダイボンディング材を介して接続されている。また、定電流制御回路６００が、リードフレーム４０２上に電気的に接続されている。
【００６８】
リードフレーム４０１ａ〜ｄは、それぞれＩＬＥＤ−１〜４端子およびパッケージ４００の裏面に露出したリードフレーム４０１ａ〜ｄ自身を介して、図１２におけるＬＥＤストリング１０１〜１０４に接続される金属薄膜配線および金属薄膜パッド（図示せず）とプリント基板（図示せず）上で接続される。また、リードフレーム４０２は、ＣＧＮＤ端子およびパッケージ４００の裏面に露出したリードフレーム４０２自身を介して、グランド電位に固定された金属薄膜配線および金属薄膜パッド（図示せず）とプリント基板（図示せず）上で接続される。
【００６９】
定電流駆動素子５０ａの表面には、ソース電極パッド５２ａおよびゲート電極パッド５３ａが形成されており、定電流制御回路６００上の電極パッド６０１ａ、６０２ａと金属ワイヤーでそれぞれ接続されている。ここで、電極パッド６０１ａおよび６０２ａは、図１２に示すように、それぞれオペアンプ６３ａの反転入力端子およびオペアンプ６３ａの出力端子に、素子内部の金属薄膜配線で接続されている。他の定電流駆動素子５０ｂ〜ｄについても、５０ａと同様の配線が実施されている。
【００７０】
図１４は、従来技術および実施の形態１および２のＬＥＤ駆動回路における、１チャネルあたりのＬＥＤ電流と電流レギュレータの実装面積の関係を示したグラフである。図２１に示した従来技術による電流レギュレータＩＣ４５０を用いた場合は、図２２に示したのと同様に、現状での１チャネルあたりのＬＥＤ電流は５０ｍＡ程度であり、ＬＥＤ電流が増えるのに比例して実装面積は増大する。
【００７１】
これに対して実施の形態１および２のＬＥＤ駆動回路１における電流レギュレータ４０（図２および図１１）を用いれば、高耐圧でオン抵抗の低い縦型素子を用いることができ、ＬＥＤを定電流駆動するための素子数を減らせるため、１チャネルあたりのＬＥＤ電流が３５０ｍＡ程度の大電流となっても実装面積は５０ｍＡの場合とほぼ同等に保つことができる。また、本実施の形態のように、５つの半導体素子をパッケージ４００に集積したほうが実装面積をより小さくすることができる。
【００７２】
このように、本実施の形態のＬＥＤ駆動回路１によれば、複数の定電流駆動素子５０ａ〜ｄとそれらを定電流駆動するように制御する定電流制御回路６００を１つのパッケージ４００に実装することにより、複数の定電流駆動素子５０で定電流制御回路６００の構成の一部を共用することができる。これにより、実装面積をさらに小さくすることができる。
【００７３】
＜実施の形態３＞
以下、図１５〜図１８を用いて、本発明の実施の形態３であるＬＥＤ駆動回路について説明する。図１５は、本発明の実施の形態３であるＬＥＤ駆動回路１の構成例を示した機能ブロック図である。実施の形態１および２の構成例と異なる点は、後述するように最小電圧検出回路３０が定電流制御回路６１０に内蔵されている点である。これにより、定電流制御回路６１０が、パッケージ４１０に内蔵された４つの定電流駆動素子５０ａ〜ｄのドレイン電圧の最小値を検出して、各パッケージのＶＤＭ端子から指令信号を出力する構成となっている。また、これに伴い、各パッケージ４１０から出力された指令信号（図中のＶＤＭ−１、ＶＤＭ−２）の中から最大の電圧を選択する指令信号選択回路３７を有する点も異なる。
【００７４】
指令信号選択回路３７は、２つのダイオード３７２−１、２と抵抗３７３からなる。同一ノードに纏められたダイオード３７２−１、３７２−２のアノード（指令信号選択回路３７の出力）は、抵抗Ｒ４とコンデンサ８３を介して電源制御回路２０のＶＤＭ端子に接続されている。
【００７５】
図１６は、複数の定電流駆動素子５０ａ〜ｄと定電流制御回路６１０を１つのパッケージ４１０に実装した際の回路構成およびパッケージの構成例を示した機能ブロック図である。実施の形態２の図１２に示す構成例と異なる点は、定電流制御回路６１０に最小電圧検出回路３１０が内蔵されている点である。これに伴い、指令信号の出力端子ＶＤＭ、エラーアンプの補償回路接続端子ＶＡＭ、異常検出信号の出力端子ＦＬＴが設けられている。
【００７６】
図１７は、図１６におけるパッケージ４１０の実装状態の例を示した図である。実施の形態２の図１３に示した実装状態の例と比較すると、上述した新たに追加された各端子と、定電流制御回路６１０上に新たに追加されたパッド、およびこれらを接続する金ワイヤーを除いて基本的に同様である。
【００７７】
図１８は、最小電圧検出回路３１０の回路構成の例を示した機能ブロック図である。実施の形態１の図６に示した最小電圧検出回路３０と異なる点は、定電流駆動素子５０の端子電圧の検出数が、パッケージ４１０によって定電流制御されるＬＥＤストリングの数に対応して４つ（ＩＬＥＤ−１〜４）になっている点である。これに伴い、調光時遮断スイッチ３２、最小電圧選択回路３５のダイオード３５１−１〜４、短絡検出回路３４、および定電流回路３１もそれぞれ４つになっている。これらの点を除いて、実施の形態１の図６に示した最小電圧検出回路３０と、回路構成およびその動作は同じである。
【００７８】
このように、本実施の形態のＬＥＤ駆動回路１によれば、複数の定電流駆動素子５０ａ〜ｄとそれらを定電流駆動するように制御する定電流制御回路６１０を１つのパッケージ４１０に実装し、さらに、最小電圧制御回路３１０を電流制御回路６１０に内蔵することで、ＬＥＤ駆動回路１の実装を容易にすることができる。
【００７９】
＜実施の形態４＞
以下、図１９〜図２０を用いて、本発明の実施の形態４であるＬＥＤ駆動回路について説明する。図１９は、複数の定電流駆動素子５００ａ〜ｄと定電流制御回路６２０を１つのパッケージ４２０に実装した際の回路構成およびパッケージの構成例を示した機能ブロック図である。実施の形態３の図１６に示す構成例と異なる点は、図１６の最小電圧検出回路３２０内の調光時遮断スイッチ３２に相当する部分を定電流駆動素子５００ａ〜ｄの一部に内蔵し、他の部分を最小電圧検出回路３２０として定電流制御回路６２０に内蔵した点である。
【００８０】
図１９において、定電流駆動素子５００ａ〜ｄが、図１６の定電流駆動素子５０ａ〜ｄに相当し、調光時遮断スイッチ３２０ａ〜ｄが、図１８の各調光時遮断スイッチ３２に相当する。以下、定電流駆動素子５００ａおよび調光時遮断スイッチ３２０ａについてその構成を説明する。なお、他の定電流駆動素子５００ｂ〜ｄおよび調光時遮断スイッチ３２０ｂ〜ｄについても同様の構成を有する。
【００８１】
調光時遮断スイッチ３２０ａは、定電流駆動素子５００ａと同様にｎチャネル縦型ＭＯＳＦＥＴとして構成される。定電流駆動素子５００ａと調光時遮断スイッチ３２０ａを構成する各ＭＯＳＦＥＴは、ゲート電極とソース電極を個別に有するが、ドレイン電極は共有しており、１チップに形成されてｎチャネル縦型ＭＯＳＦＥＴ４２３ａとしてパッケージ４２０に実装される。
【００８２】
図２０は、図１９におけるパッケージ４２０の実装状態の例を示した図である。調光時遮断スイッチ３２０ａのソース電極パッドおよびゲート電極パッドは、金ワイヤーを介して定電流制御回路６２０上のパッド６０３ａおよび６０４ａとそれぞれ接続される。なお、定電流駆動素子５００ａと調光時遮断スイッチ３２０ａは、動作時のソース電位が異なるので、チップ内部の拡散層によりソース領域は互いに電位分離されている。
【００８３】
このように、本実施の形態のＬＥＤ駆動回路１によれば、耐圧の高いＭＯＳＦＥＴからなる調光時遮断スイッチ３２０ａ〜ｄを、定電流制御回路６２０の外に、定電流駆動素子５００ａ〜ｄのＭＯＳＦＥＴに内蔵して実装することにより、定電流制御回路６２０の耐圧を下げることができる。
【００８４】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００８５】
例えば、図１、図５および図１５に示すように、実施の形態１〜４のＬＥＤ駆動回路１では、ＬＥＤドライバ１０は昇圧スイッチング電源回路としているが、入力電圧ＶＩＮの大きさに応じて、降圧スイッチング電源回路あるいは昇降圧スイッチング電源回路であっても同様の効果を得ることができる。また、図３に示すように、実施の形態１〜４のＬＥＤ駆動回路１では、定電流駆動素子５０を縦型ＭＯＳＦＥＴとしているが、縦型バイポーラトランジスタでもよいことは言うまでもない。また、実施の形態２〜４のＬＥＤ駆動回路１では、４チャネル分の定電流駆動素子と、その定電流制御回路のチップを１パッケージに集積する構成としているが、定電流駆動するチャネル数および集積するチップ数はこれに限らず適宜変更することができる。
【産業上の利用可能性】
【００８６】
本発明のＬＥＤ駆動回路は、多直列、多並列のＬＥＤアレイに均一な一定電流が流れるように駆動する際に有効であり、液晶テレビやＰＣ等の液晶ディスプレイに用いられるＬＥＤバックライト、大型ＬＥＤ照明などの電源回路に利用可能である。
【符号の説明】
【００８７】
１…ＬＥＤ駆動回路、
１０…ＬＥＤドライバ、１１…チョークコイル、１２…ショットキーダイオード、１３…スイッチング素子、
２０…電源制御回路、２１…オシレータ、２２…フリップフロップ回路、２３…ドライバ回路、２４…論理回路、２５、２６…コンパレータ、２７…エラーアンプ、
３０、３１０、３２０…最小電圧検出回路、３１…定電流源、３２、３２０ａ〜ｄ…調光時遮断スイッチ、３３…バンドギャップリファレンス基準電源、３４…短絡検出回路、３５…最小電圧選択回路、３７…指令信号選択回路、３４１…ツェナーダイオード、３４２…タイマー回路、３４３…コンパレータ、３４４…定電圧源、３５１−１〜８…ダイオード、３５３…定電圧源、３５４…エラーアンプ、３６１…否定論理和回路、３６２、３６３…インバータ回路、３６４…論理和回路、３７２−１〜２…ダイオード、３７３…抵抗、
４０…電流レギュレータ、４１、４２、４００、４１０、４２０…パッケージ、４０１ａ〜ｄ、４０２、４１１ａ〜ｄ、４１２、４２１ａ〜ｄ、４２２…リードフレーム、４２３ａ〜ｄ…ｎチャネル縦型ＭＯＳＦＥＴ、４５０…電流レギュレータＩＣ、４６０…パッケージ、４７０…タイミング生成回路、
５０、５０ａ〜ｄ、５００ａ〜ｄ、５５０…定電流駆動素子、５１…ゲートフィンガ配線、５２…ソース電極、５２−１〜２、５２ａ〜ｄ…ソース電極パッド、５３…ゲート電極、５３−１、５３ａ〜ｄ…ゲート電極パッド、５４…ドレイン電極、５５…電極パッド、Ｃ５０…単位セル、Ｃ５１…金属薄膜、Ｃ５２…絶縁膜、Ｃ５３…ｎ＋型半導体領域、Ｃ５４…ｐ型半導体領域、Ｃ５５…ｎ＋型多結晶半導体領域、Ｃ５６…ゲート酸化膜、Ｃ５７…ｎ−型半導体領域、Ｃ５８…ｎ＋型半導体領域、Ｃ５９…金属薄膜、
６０、６００、６１０、６２０、６５０…定電流制御回路、６１…バンドギャップリファレンス基準電源、６２…電圧レベルシフト素子、６３、６３ａ〜ｄ…オペアンプ、６４…ドライブ回路、６５、６５ａ〜ｄ…遅延回路、６６、６０１ａ〜ｄ、６０２ａ〜ｄ、６０３ａ〜ｄ、６０４ａ〜ｄ…電極パッド、
７０、７０−１〜８、７１〜７８…調光信号配線、
８０…指令信号、８１〜８３…コンデンサ、
１００…ＬＥＤアレイ、１０１〜１０８…ＬＥＤストリング、
２００…液晶パネル、２１０…底面。
【図１】
2010161264.tif 000003
【図２】
2010161264.tif 000004
【図３】
2010161264.tif 000005
【図４】
2010161264.tif 000006
【図５】
2010161264.tif 000007
【図６】
2010161264.tif 000008
【図７】
2010161264.tif 000009
【図８】
2010161264.tif 000010
【図９】
2010161264.tif 000011
【図１０】
2010161264.tif 000012
【図１１】
2010161264.tif 000013
【図１２】
2010161264.tif 000014
【図１３】
2010161264.tif 000015
【図１４】
2010161264.tif 000016
【図１５】
2010161264.tif 000017
【図１６】
2010161264.tif 000018
【図１７】
2010161264.tif 000019
【図１８】
2010161264.tif 000020
【図１９】
2010161264.tif 000021
【図２０】
2010161264.tif 000022
【図２１】
2010161264.tif 000023
【図２２】
2010161264.tif 000024