(57)【要約】【課題】パターンの輪郭が滑らかに、かつ高い解像度で、パターン描画できる相変化メモリ選択型電子源および描画装置を提供する。【解決手段】本発明の相変化メモリ選択型電子源は、一の方向に伸びる第１の電極が複数配置された第１の電極群、一の方向と直交する他の方向に伸びる第２の電極が複数配置された第２の電極群および第１の電極群と第２の電極群との間に設けられた抵抗層を備えるマトリクス電極部を有し、マトリクス電極部上に順番に、相変化し、局所的に抵抗値が変化する相変化メモリ層、電子通過層および表面電極が形成されている。マトリクス電極部および表面電極に電圧を印加する第１の電源部と、少なくとも１つの第１の電極と少なくとも１つの第２の電極とに電圧を印加する第２の電源部と、パターンに基づいて第１の電極および第２の電極を選択して第２の電源部により電圧を印加させるパターン生成部とを有する。【選択図】図１
2010103390.tif 000002
【特許請求の範囲】
【請求項１】
所定のパターンで電子を放出する相変化メモリ選択型電子源であって、
一の方向に伸びる第１の電極が複数平面上に配置されてなる第１の電極群、前記一の方向と直交する他の方向に伸びる第２の電極を複数平面上に配置されてなる第２の電極群、および前記第１の電極群と前記第２の電極群との間に設けられた抵抗層を備える平板状のマトリクス電極部と、
前記マトリクス電極部の前記第１の電極側の面に設けられ、加熱することにより、相変化し、局所的に抵抗値が変化する相変化メモリ層と、
前記相変化メモリ層に対向して設けられた表面電極と、
前記相変化メモリ層と前記表面電極の間に設けられた電子通過層と、
前記マトリクス電極部および前記表面電極間に電圧を印加する第１の電源部と、
前記マトリクス電極部の前記第１の電極群の少なくとも１つの第１の電極と、前記第２の電極群の少なくとも１つの第２の電極とに電圧を印加する第２の電源部と、
前記電子を放出するパターンに基づいて、前記第１の電極群の第１の電極および前記第２の電極群の第２の電極を選択し、前記選択された第１の電極および第２の電極に第２の電源部により電圧を印加させるパターン生成部とを有することを特徴とする相変化メモリ選択型電子源。
【請求項２】
前記電子通過層は、前記マトリクス電極から前記表面電極に向かう第１の方向に伸びる量子細線が所定の間隔をあけて複数設けられている請求項１に記載の相変化メモリ選択型電子源。
【請求項３】
前記相変化メモリ層は、カルコゲナイド半導体により構成されている請求項１または２に記載の相変化メモリ選択型電子源。
【請求項４】
請求項１〜３のいずれか１項に記載の相変化メモリ選択型電子源と、
前記相変化メモリ選択型電子源の前記表面電極に対向して設けられ、描画対象物が表面に載置されるステージとを有することを特徴とする描画装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子線を用いたパターン描画に用いられる相変化メモリ選択型電子源およびこの相変化メモリ選択型電子源を備える描画装置に関し、特に、パターンの輪郭が滑らかに、かつ高い解像度で、パターン描画できる相変化メモリ選択型電子源および描画装置に関する。
【背景技術】
【０００２】
近時、電子線を走査して、所定のパターンを描画することが行われている。しかし、電子線を走査して描画する場合には描画時間がかかる。そこで、電子線を用いて所定のパターンを基板に、等倍で一括に描画することがなされている。
例えば、２次元マトリクス回路により、平面電子源の電子放出領域を駆動する方法を用いた電子線露光装置、電子線描画装置が種々提案されている（特許文献１〜特許文献３参照）。
【０００３】
特許文献１には、複数の、多数の格子状に細分化されたセルがマトリクス状に配列され、それぞれが独立して動作する面状の電子放出源と、パターンデータからパターン信号を発生し、この電子放出源に出力するためのパターン発生器と、上記電子放出源から放出された所望のパターンの電子ビームを被露光面に投射するための電子光学系とよりなる電子線露光装置が記載されている。
【０００４】
特許文献２には、複数の表面電極の群と複数の下部電極の群とからなるマトリクス（格子）の格子点に対応する部分のみから電子を放出させることが可能な電子源が開示されている（図３参照）。
【０００５】
特許文献３には、薄膜型電子源を格子状に２次元配列して作製したマルチ電子線源を搭載した電子線描画装置が記載されており、この特許文献３の電子線描画装置は、描画しようとする集積回路パターンの形状の電子ビームを放出させるものである。
【０００６】
【特許文献１】特開平６−２３６８４０号公報
【特許文献２】特開２００５−３１７６５７号公報
【特許文献３】特開２００７−１２６３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記特許文献１の電子線露光装置、特許文献２の電子源、特許文献３の電子線描画装置などの２次元マトリクス回路により、平面電子源の電子放出領域を駆動する方法においては、いずれも電子放出領域はマトリクス要素の和集合であるため、描画すべきパターンの輪郭線が曲線パターン等の線の方向が連続的に変化する場合、実際に描画される輪郭が階段状になるという問題点がある。このように、従来では、輪郭が階段状になり、十分な解像度を得ることができないという問題点があった。
【０００８】
本発明の目的は、前記従来技術に基づく問題点を解消し、パターンの輪郭が滑らかに、かつ高い解像度で、パターン描画できる相変化メモリ選択型電子源および描画装置を提供することにある。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明の第１の態様は、所定のパターンで電子を放出する相変化メモリ選択型電子源であって、一の方向に伸びる第１の電極が複数平面上に配置されてなる第１の電極群、前記一の方向と直交する他の方向に伸びる第２の電極を複数平面上に配置されてなる第２の電極群、および前記第１の電極群と前記第２の電極群との間に設けられた抵抗層を備える平板状のマトリクス電極部と、前記マトリクス電極部の前記第１の電極側の面に設けられ、加熱することにより、相変化し、局所的に抵抗値が変化する相変化メモリ層と、前記相変化メモリ層に対向して設けられた表面電極と、前記相変化メモリ層と前記表面電極の間に設けられた電子通過層と、前記マトリクス電極部および前記表面電極間に電圧を印加する第１の電源部と、前記マトリクス電極部の前記第１の電極群の少なくとも１つの第１の電極と、前記第２の電極群の少なくとも１つの第２の電極とに電圧を印加する第２の電源部と、前記電子を放出するパターンに基づいて、前記第１の電極群の第１の電極および前記第２の電極群の第２の電極を選択し、前記選択された第１の電極および第２の電極に第２の電源部により電圧を印加させるパターン生成部とを有することを特徴とする相変化メモリ選択型電子源を提供するものである。
【００１０】
本発明においては、前記電子通過層は、前記マトリクス電極から前記表面電極に向かう第１の方向に伸びる量子細線が所定の間隔をあけて複数設けられていることが好ましい。
また、本発明においては、前記相変化メモリ層は、カルコゲナイド半導体により構成されていることが好ましい。
【００１１】
本発明の第２の態様は、所定のパターンで電子を放出する相変化メモリ選択型電子源であって、一の方向に伸びる第１の電極が複数平面上に配置されてなる第１の電極群、前記一の方向と直交する他の方向に伸びる第２の電極を複数平面上に配置されてなる第２の電極群、および前記第１の電極群と前記第２の電極群との間に設けられた抵抗層を備える平板状のマトリクス電極部と、前記マトリクス電極部の前記第１の電極側の面に設けられ、加熱することにより、相変化し、局所的に抵抗値が変化する相変化メモリ層と、前記相変化メモリ層に対向して設けられた表面電極と、前記相変化メモリ層と前記表面電極の間に設けられた電子通過層と、前記マトリクス電極部および前記表面電極間に電圧を印加する第１の電源部と、前記マトリクス電極部の前記第１の電極群の少なくとも１つの第１の電極と、前記第２の電極群の少なくとも１つの第２の電極とに電圧を印加する第２の電源部と、前記電子を放出するパターンに基づいて、前記第１の電極群の第１の電極および前記第２の電極群の第２の電極を選択し、前記選択された第１の電極および第２の電極に第２の電源部により電圧を印加させるパターン生成部とを有する相変化メモリ選択型電子源と、前記相変化メモリ選択型電子源の前記表面電極に対向して設けられ、描画対象物が表面に載置されるステージとを有することを特徴とする描画装置を提供するものである。
【００１２】
本発明においては、前記電子通過層は、前記マトリクス電極から前記表面電極に向かう第１の方向に伸びる量子細線が所定の間隔をあけて複数設けられていることが好ましい。
また、本発明においては、前記相変化メモリ層は、カルコゲナイド半導体により構成されていることが好ましい。
【発明の効果】
【００１３】
本発明の相変化メモリ選択型電子源および描画装置によれば、描画するパターンの輪郭を滑らかにパターン描画することができ、さらには、高い解像度でパターン描画を行うことができる。
【発明を実施するための最良の形態】
【００１４】
以下に、添付の図面に示す好適実施形態に基づいて、本発明の相変化メモリ選択型電子源および描画装置を詳細に説明する。
図１（ａ）は、本発明の実施形態に係る相変化メモリ選択型電子源を示す模式的断面図であり、（ｂ）は、縦軸に相変化メモリ層の温度をとり、横軸に位置をとって、描画パターンの形成方法を説明するためのグラフである。
図２は、本発明の実施形態に係る相変化メモリ選択型電子源を示す模式的断面図である。図３は、本発明の実施形態に係る相変化メモリ選択型電子源の構成の要部を示すブロック図である。
【００１５】
図１に示す相変化メモリ選択型電子源１０は、平面状の表面電極１２と、平板状のマトリクス電極部１４と、相変化メモリ層１５と、電子通過層１６とを有する。
平板状のマトリクス電極部１４の上面に相変化メモリ層１５が形成されている。この相変化メモリ層１５に対向して表面電極１２が設けられている。表面電極１２と相変化メモリ層１５との間に電子通過層１６が形成されている。表面電極１２と、相変化メモリ層１５と、マトリクス電極部１４と、電子通過層１６とは、接続されている。
【００１６】
表面電極１２は、例えば、チタン薄膜１３ａと、金薄膜１３ｂにより構成されている。チタン薄膜１３ａは、金薄膜１３ｂの表面、すなわち、表面電極１２の表面１２ａを平坦にするために形成している。金薄膜１３ｂを平坦化することができれば、チタン薄膜１３ａ以外のものを用いることができる。
また、表面電極１２は、平面状であれば、その形状は、特に限定されるものではない。
さらには、表面電極１２は、単層構造であってもよく、この場合、表面電極１２には、例えば、金属、半導体、炭素、炭素化合物、および導電性材料を用いることができる。
【００１７】
マトリクス電極部１４は、全体が略平板状を呈しており、Ｙ方向（一の方向）に伸びる矩形の帯状のＹ電極３０（第１の電極）が絶縁物３１を介して複数、同一の平面上に所定の隙間をあけて配置されてなる第１の電極群と、このＹ方向と直交するＸ方向（他の方向）に伸びる矩形の帯状のＸ電極（第２の電極）が絶縁物（図示せず）を介して複数、同一の平面上に所定の隙間をあけて配置されてなる第２の電極群と、このＹ電極群とＸ電極群との間に設けられた抵抗層３２とを有する。Ｙ電極３０とＸ電極３４との交差部分は、矩形状である。
また、Ｙ電極３０、Ｘ電極３４は、例えば、タングステンにより構成される。
【００１８】
抵抗層３２は、相変化メモリ層１５を加熱するためのヒータとして作用するものである。この抵抗層３２に対して、Ｙ電極３０、Ｘ電極３４に印加する電圧の印加方式を、交流または直流とすることにより、誘電加熱、または抵抗加熱とすることができる。
誘電加熱の場合、抵抗層３２としては、耐熱性高分子であるポリイミドまたはフェノール樹脂を用いることができる。
また、抵抗加熱の場合、抵抗層３２としては、例えば、ニッケル−クロム、銅−ニッケル等のニッケル合金材料、またはアルミナ、窒化アルミ、炭化珪素、もしくは窒化珪素等のセラミック材料を用いる。また、これら抵抗層３２中に、鉄、アルミニウムもしくはシリコン等の金属または半導体材料を添加することで、所望の抵抗値を得ることができる。
【００１９】
また、マトリクス電極１４において、Ｘ電極３４側の面には、例えば、窒化シリコンからなる絶縁層４０が形成されている。この絶縁層４０の表面には接地（ＧＮＤ）として用いる金属層４２が、例えば、タングステンにより構成されている。この金属層４２の下方に、ガラス基板などの絶縁性基板４４が設けられている。
なお、接地（ＧＮＤ）の位置は、金属層４２の位置に限定されるものでない。例えば、後述する描画装置６０に設けられたステージ６４（図４参照）を接地（ＧＮＤ）としてもよい。
【００２０】
相変化メモリ層１５は、マトリクス電極部１４のＹ電極群３０側の面に形成されている。この相変化メモリ層１５は、例えば、電気抵抗が異なるアモルファス状態(高抵抗状態)と結晶状態(低抵抗状態)に変化するものであり、例えば、閾値温度を超えると、相変化を起こし、アモルファス化し、電気抵抗値が、例えば、１０倍〜１００倍と、大きく変化する物質により構成されている。相変化メモリ層１５は、局所的に抵抗値を変えることができるものである。また、相変化メモリ層１５は、カルコゲナイド化合物の組成比によって、閾値温度を設定することができる。
相変化メモリ層１５は、例えば、カルコゲナイド半導体により構成される。相変化メモリ層１５は、例えば、ＧｅＳｂＴｅ(ゲルマニウム・アンチモン・テルル)、ＡｇＩｎＳｂＴｅ(銀・インジウム・アンチモン・テルル)等のアンチモン・テルル系合金をベースにしたもの、またはＢｉＧｅＴｅ(ビスマス・ゲルマニウム・テルル)等のビスマス・テルル系合金をベースにしたものにより構成される。
なお、本実施形態においては、閾値温度を超えると、相変化を起こし、電気抵抗値が、例えば、１０倍〜１００倍と、大きく変化する物質であれば、相変化メモリ層１５を構成する物質は、特に限定されるものではない。
【００２１】
第１の電源部１８は、表面電極１２とマトリクス電極部１４のＹ電極群に直流電圧を印加するものであり、表面電極１２側がプラスの電位、Ｙ電極群（各Ｙ電極）がマイナスの電位である。この第１の電源部１８は、後述するように、第１の制御ユニット５０を介してＹ電極群（各Ｙ電極）に接続されている。この第１の電源部１８により、後述するように、表面電極１２の表面１２ａから電子ｅが放出される。
【００２２】
図２に示すように、電子通過層１６は、裏面電極１４から表面電極１２に向かう第１の方向Ｄに伸びる量子細線２０が所定の間隔ｓをあけて複数設けられているものである。
電子通過層１６において、量子細線２０は、相変化メモリ層１５の表面１５ａから表面電極１２の裏面１２ｂに亘る長さを有するものであり、量子細線２０は、相変化メモリ層１５の表面１５ａおよび表面電極１２の裏面１２ｂに対して、それぞれ垂直に接続されている。後述するように、各量子細線２０から電子ｅが放出されるため、電子透過層１６における量子細線２０の配置状態により、描画する解像度が決定される。
【００２３】
本実施形態おいて、量子細線２０には、例えば、第１の方向Ｄにおいて所定の間隔で太さが異なる領域が複数、例えば、３個形成されている。この太さが異なる領域は、第１の方向における太さが細い部分が端部２０ａになり、各端部２０ａで区画される量子ドット２２を構成するものである。
量子細線２０においては、例えば、３個の量子ドット２２が形成されており、各量子ドット２２における電子のエネルギ準位の値が一致するように、量子細線２０の両端に電圧を印加することによって、量子ドット２２間での共鳴トンネル効果による電子の伝導が生じる。
【００２４】
また、量子細線２０においては、表面を、例えば、酸素、窒素、炭素、水素、または塩素等の原子で終端することにより、電気伝導の経時的な安定性を図ることもできる。
量子細線２０は、太さが量子効果が顕在化する大きさを有する細線状の導電体からなるものであり、量子細線２０は、例えば、金属、炭素、炭素化合物、電荷移動錯体、導電性高分子または半導体により構成されるものである。
この量子細線２０の太さは、最も太いところで、例えば、１０ｎｍ以下であり、量子細線２０がシリコンにより構成される場合には、最も太いところで、量子細線２０の太さは５ｎｍ以下である。
また、量子細線２０の間隔ｓは、量子細線２０を構成する物質により異なり、例えば、量子細線２０を構成する物質の原子間隔以上であり、０．５ｎｍ以上であることが好ましい。本実施形態においては、量子細線２０の間隔ｓにより、描画の解像度が決定される。
【００２５】
なお、本実施形態においては、電子通過層１６は、第１の方向Ｄに伸びる量子細線２０が所定の間隔ｓをあけて複数設けられた量子細線構造としたが、電子通過層１６の構成は、これに限定されるものではない。
例えば、描画すべきパターンに対して、電子の直進性が十分になるように、電子が加速されて放出されるのであれば、電子通過層１６として、量子細線構造以外のものを用いることができる。電子通過層１６として、例えば、ＭＩＭ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｍｅｔａｌ）構造、ＭＩＳ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造のものを用いることができる。
【００２６】
表面電極１２は、本実施形態においては、表面１２ａおよび裏面１２ｂを平坦としているが、これに限定されるものではない。例えば、表面１２ａから放出された後の電子ｅの直進性を高めるため、表面電極１２について、各量子細線２０の上部と整合する領域において局所的に凹面形状とすることもできる。
【００２７】
また、各量子細線２０は、表面電極１２または相変化メモリ層１５と接続、すなわち、直接、電気的に接触させることに限定されるものではなく、各量子細線２０が、その周囲をナノメートルオーダの絶縁体で覆われており、表面電極１２または裏面電極１４と各量子細線２０の間を、電気的キャリアがトンネル効果によって伝導してもよい。
また、電子通過層１６を構成する量子細線２０には、量子ドット２２を形成することなく、太さが一定のものとしてもよい。この場合、量子細線２０の太さｄとは、単に量子細線２０の太さである。
本発明において、ナノメートルオーダとは、１ｎｍ〜１００ｎｍのことであり、量子閉じ込め効果が発現する大きさのことをいう。
【００２８】
本実施形態の相変化メモリ選択型電子源１０は、図３に示すように、マトリクス電極１４において、Ｙ電極群（各Ｙ電極３０）には第１の制御ユニット５０が接続されており、Ｘ電極群（各Ｘ電極３４）には第２の制御ユニット５２が接続されている。
第１の制御ユニット５０、および第２の制御ユニット５２には、第２の電源部５４が接続されている。
【００２９】
この第２の電源部５４は、第１の制御ユニット５０、および第２の制御ユニット５２を介して、マトリクス電極部１４のＹ電極群の、少なくとも１つのＹ電極３０と、Ｘ電極群の、少なくとも１つのＸ電極３４との間に電圧を印加するものである。これにより、抵抗層３２が加熱されて、相変化メモリ層１５を相変化（アモルファス化）させることができる。
なお、第２の電源部５４において印加する電圧は、交流であっても、直流であってもよい。交流の場合には、誘電加熱により抵抗層３２を加熱させる。直流の場合には、例えば、パルス状に印加し、抵抗加熱により抵抗層３２を加熱させる。
【００３０】
第１の制御ユニット５０は、Ｙ電極群のＹ電極３０のうち、少なくとも１つ、最大全てのものに、所定の電圧を印加させるためのものであり、各Ｙ電極３０と第２の電源部５４との接続状態を切り替えるものである。また、第１の制御ユニット５０は、Ｙ電極群の全てのＹ電極３０を導通状態とする機能を有する。
この第１の制御ユニット５０には、公知の端子選択装置（セレクタ）を用いることができる。
【００３１】
また、第２の制御ユニット５２は、Ｘ電極群のＸ電極３４のうち、少なくとも１つ、最大全てのものに、所定の電圧を印加させるためのものであり、各Ｘ電極３４と第２の電源部５４との接続状態を切り替えるものである。また、第２の制御ユニット５２は、Ｘ電極群の全てのＸ電極３４を導通状態とする機能を有する。
この第２の制御ユニット５２には、公知の端子選択装置（セレクタ）を用いることができる。
【００３２】
また、第１の制御ユニット５０および第２の制御ユニット５２、ならびに第２の電源部５４にはパターン生成部５６が接続されている。
パターン生成部５６は、表面電極１２の表面１２ａから放射させる電子線のパターンに基づいて、Ｙ電極群のＹ電極３０およびＸ電極群のＸ電極３２を選択し、選択されたＹ電極３０およびＸ電極３４に第２の電源部５４により電圧を印加させるものである。
ここで、マトリクス電極部１４においては、Ｙ電極、Ｘ電極の交差部を（Ｘ，Ｙ）の座標で表す。この場合、パターン生成部５６においては、描画するパターンを交差部の点、すなわち、上記座標に変換し、パターン座標を得る。このパターン座標の座標変換方法としては、例えば、電子ビーム露光装置に用いられている各種の座標変換方法が用いられる。
【００３３】
パターン生成部５６においては、このパターンを表した座標から、電子が放出されない領域の座標（以下、非パターン座標という）を求める。この非パターン座標に基づいて、選択されるＹ電極、およびＸ電極が決定される。
さらには、パターン生成部５６においては、パターン座標のうち、非パターン座標と隣接する座標（以下、隣接座標という）を求める。この隣接座標に基づいて、選択されるＹ電極、Ｘ電極が決定される。このようにして、非パターン部、この非パターン部の隣接領域のＹ電極、Ｘ電極が決定される。なお、初めから非パターン座標を求めてもよい。
【００３４】
パターン生成部５６においては、非パターン部として、選択されたＹ電極、およびＸ電極に第２の電源部５４から電圧を印加できるように、第１の制御ユニット５０において選択されたＹ電極と第２の電源部５４とを接続させ、第２の制御ユニット５２において選択されたＸ電極と第２の電源部５４とを接続させるための第１の選択信号を、第１の制御ユニット５０および第２の制御ユニット５２に出力する機能を有する。
また、パターン生成部５６においては、非パターン部の隣接領域として、選択されたＹ電極、およびＸ電極に第２の電源部５４から電圧を印加できるように、第１の制御ユニット５０において選択されたＹ電極と第２の電源部５４とを接続させ、第２の制御ユニット５２において選択されたＸ電極と第２の電源部５４とを接続させための第２の選択信号を、第１の制御ユニット５０および第２の制御ユニット５２に出力する機能を有する。
【００３５】
パターン生成部５６においては、パターン描画する場合、第２の選択信号を第１の制御ユニット５０、第２の制御ユニット５２に出力し、Ｙ電極、Ｘ電極を選択させる。その後、抵抗層３２が加熱された場合、相変化メモリ層１５が、例えば、図１（ｂ）に示す温度プロファイル４６ａのように、相変化しない閾値温度近くになるように、第２の電源部５４から所定のパルス電圧を所定時間、第１の制御ユニット５０および第２の制御ユニット５２を介してＹ電極、およびＸ電極に印加させる。これにより、非パターン部の隣接領域の上方に位置する相変化メモリ層１５が局所的に加熱される。
【００３６】
次に、パターン生成部５６においては、第２の選択信号を第１の制御ユニット５０、第２の制御ユニット５２に出力し、Ｙ電極、Ｘ電極を選択させる。その後、抵抗層３２が加熱された場合、相変化メモリ層１５が、例えば、図１（ｂ）に示す温度プロファイル４６ｂのように、相変化する閾値温度以上になるように、第２の電源部５４から所定のパルス電圧を所定時間、第１の制御ユニット５０および第２の制御ユニット５２を介してＹ電極、およびＸ電極に印加させる。
これにより、非パターン部の上方に位置する相変化メモリ層１５の温度が、相変化の閾値温度を超え、アモルファス化して、抵抗値が、例えば、１０００倍になり、抵抗値が高くなる。このように、相変化メモリ層１５の抵抗値が高い領域上にある電子通過層１６には電子ｅが注入されにくくなり、電子ｅの放出が抑制される。
【００３７】
本実施形態においては、例えば、図１（ａ）に示すように、座標（Ｘｉ，Ｙｊ）で表されるＹ電極３０ｂとＸ電極３４の交差部分が、非パターン部の隣接領域であり、座標（Ｘｉ，Ｙｊ＋１）で表されるＹ電極３０ａとＸ電極３４の交差部分が、非パターン部であるとする。
この場合、座標（Ｘｉ，Ｙｊ）で表されるＹ電極３０ａとＸ電極３４で挟まれた領域３２ａが加熱され、この領域３２ａの上方の相変化メモリ層１５の領域が隣接閾値温度未満ではあるが加熱される。
そして、座標（Ｘｉ，Ｙｊ＋１）で表されるＹ電極３０ｂとＸ電極３４で挟まれた領域３２ｂが加熱され、この領域３２ｂの上方の相変化メモリ層１５の領域が閾値温度以上に加熱されて、アモルファス化され、すなわち、抵抗値が高くなる。このとき、隣接する領域の温度も閾値温度未満であるものの温度が高いため、アモルファス化する領域１５ａが、図１（ｂ）に示すように、座標（Ｘｉ，Ｙｊ＋１）で表される交差部分の幅βよりも、広い幅αに迄及び、領域１７（図１（ａ）参照）に示される、Ｙ電極３０ａ、Ｘ電極３４との交差部分迄至る領域４８となる。
このようにして、パターン生成部５６においては、座標（Ｘ，Ｙ）で表されるＹ電極３０とＸ電極３４の交差部分の上方の相変化メモリ層１５の状態を制御して、描画するパターンに応じて、電子ｅが放出されない部分を制御することができる。
【００３８】
本実施形態の相変化メモリ選択型電子源１０においては、電子ｅの放出領域は、上述のように、マトリクス電極部１４で選択されたＸ電極とＹ電極との矩形状の交差部分の集合に限定されるものではなく、抵抗層３２の加熱による相変化メモリ層１５の生じる温度分布に依存する。
また、本実施形態の相変化メモリ選択型電子源１０においては、上述のように、各交差部分の上部の領域のみならず、隣接する交差部の一部の領域も、電子通過層１６に電子ｅが注入されにくくすることができる。これにより、高い解像度のパターンが得られる。しかも、描画するパターンの輪郭を、矩形状の交差部分の集合ではなく、滑らかに接続されたものとすることができる。
【００３９】
なお、本実施形態において、相変化メモリ層１５の相変化は、閾値温度により生じるものであるが、この相変化は、Ｘ電極３４、Ｙ電極３０で挟まれる抵抗層３２に印加するパルス電圧と時間の関係を予め求めておく。この予め求めたパルス電圧と時間との関係に基づいて、相変化メモリ層１５を相変化温度まで加熱させたり、相変化未満に加熱したりする。
【００４０】
次に、本実施形態の相変化メモリ選択型電子源１０の製造方法について説明する。
先ず、絶縁性基板４４、例えば、石英基板上に、ＣＶＤ法により、金属層４２として、例えば、タングステン層を形成する。この金属層４２（タングステン層）は、相変化メモリ選択型電子源１０の接地（ＧＮＤ）として用いられる。
次に、金属層４２（タングステン層）上に、例えば、ＣＶＤ法により、絶縁層４０として、例えば、窒化シリコン層を形成する。
【００４１】
次に、この絶縁層４０（窒化シリコン層）上に、例えば、ＣＶＤ法により、タングステン膜を、厚さ３０ｎｍに形成する。
このタングステン膜上に、電ビーム用レジストを塗布し、レジスト膜を形成する。
次に、Ｘ方向（他の方向）に伸びる、幅が３０ｎｍ、間隔が１０ｎｍのストライプ状のＸ電極用パターンを、電子ビームで描画し、現像する。これにより、Ｘ電極用のレジストパターンが形成される。これにより、タングステン膜において、Ｘ電極にならない部分が露出される。
次に、ドライエッチングまたはウェットエッチングにより、露出したタングステン膜を除去する。これにより、複数のＸ電極３４が同一平面上に形成される。すなわち、Ｘ電極群が形成される。
次に、レジスト膜を除去し、Ｘ電極群（各Ｘ電極）を覆うように、抵抗層３２として、例えば、ＣＶＤ法により、窒化珪素（ＳｉＮ）層または炭化珪素（ＳｉＯ２）層を形成する。
【００４２】
次に、この抵抗層３２（窒化珪素層または炭化珪素層）上に、例えば、ＣＶＤ法により、タングステン膜を、厚さ３０ｎｍに形成する。
このタングステン膜上に、電ビーム用レジストを塗布し、レジスト膜を形成する。
次に、Ｘ電極用パターンと直交するＹ方向（一の方向）に伸びる、幅が３０ｎｍ、間隔が１０ｎｍのストライプ状のＹ電極用パターンを、電子ビームで描画し、現像する。これにより、Ｙ電極用のレジストパターンが形成される。これにより、タングステン膜において、Ｙ電極にならない部分が露出される。
次に、ドライエッチングまたはウェットエッチングにより、露出したタングステン膜を除去する。これにより、複数のＹ電極が同一平面上に形成される。すなわち、Ｙ電極群が形成される。
【００４３】
次に、レジスト膜を除去し、Ｙ電極群（各Ｙ電極）を覆うように、相変化メモリ層１５として、例えば、ＣＶＤ法、またはスパッタリング法により、カルコゲナイド半導体層（ＧｅＳｂＴｅ(ゲルマニウム・アンチモン・テルル)、ＡｇＩｎＳｂＴｅ(銀・インジウム・アンチモン・テルル)等のアンチモン・テルル系合金をベースにしたもの、またはＢｉＧｅＴｅ(ビスマス・ゲルマニウム・テルル)等のビスマス・テルル系合金をベースにしたもの）を、厚さ５０ｎｍ形成する。
【００４４】
次に、相変化メモリ層１５上に、例えば、ＣＶＤ法により、厚さが１μｍのポリシリコン層を形成する。そして、このポリシリコン層の表面を、例えば、ＣＭＰ法により平坦化する。
【００４５】
次に、ポリシリコン層において、下方に形成されているＸ電極群、Ｙ電極群が形成された領域に相当する領域をテフロン（登録商標）製の枠で囲む。そして、各Ｙ電極同士を電気的に接続する。
次に、ポリシリコン層に対向した位置に、白金電極を配置する。テフロン枠内にフッ酸溶液を満たし、白金電極も浸す。そして、Ｙ電極をプラス極とし、白金電極をマイナス極として、所定の電圧を印加して、陽極酸化処理を行う。
これにより、ポリシリコン層内に、この層に対して垂直な方向に伸びる量子細線が均一に形成され、量子細線の集合体が得られ、電子通過層１６が形成される。量子細線は、１列に結合するナノメートルオーダのシリコン微粒子によって構成される。
【００４６】
次に、量子細線が形成された後、この量子細線に対向して白金電極を配置し、この状態で、硫酸水溶液に白金電極と共に浸漬し、各Ｙ電極同士を電気的に接続し、Ｙ電極をプラス極とし、白金電極をマイナス極として、所定の電圧を印加して、電気化学的酸化処理を行う。この電気化学的酸化処理により、各量子細線の表面に酸化膜を形成させる。
【００４７】
次に、電子通過層の上部、すなわち、全ての量子細線の先端に接するように、表面電極１２として、例えば、スパッタリング法により、チタン薄膜１３ａを形成し、このチタン薄膜１３ａ上に金薄膜１３ｂを形成する。このように、表面電極１２を形成する。
なお、チタン薄膜１３ａは、金薄膜１３ｂを平坦にするために形成しているが、金薄膜１３ｂを平坦にすることができれば、チタン薄膜１３ａにかえて、チタン薄膜１３ａ以外の他の導電性材料で形成することができる。
【００４８】
次に、本実施形態の相変化メモリ選択型電子源を用いた描画装置について説明する。
図４は、本発明の実施形態に係る相変化メモリ選択型電子源を有する描画装置を示す模式的断面図である。
図４に示すように、描画装置６０においては、真空チャンバ６２内部に、相変化メモリ選択型電子源１０が表面電極１２の表面１２ａを、ステージ６４の表面６４ａに対向させて配置されている。
【００４９】
また、相変化メモリ選択型電子源１０の表面電極１２の表面１２ａ（電子放出面）に対して垂直な方向（以下、単に「垂直な方向」という）に、磁界を印加するための１対の磁石６６、６８が相変化メモリ選択型電子源１０とステージ６４とを挟むように設けられている。磁石６６は、相変化メモリ選択型電子源１０の絶縁基板４４の裏面４４ｂに対向して配置されており、磁石６８は、ステージ６４の裏面６４ｂに対向して配置されている。
【００５０】
また、描画装置６０においては、相変化メモリ選択型電子源１０から放出された電子ｅを、ステージ６４に向けて加速する加速電源部７０が設けられている。この加速電源部７０は、表面電極１２とステージ６４との間に電圧を印加し、表面電極１２とステージ６４との間に電界を発生させて、この電界により、電子ｅをステージ６４に向けて加速するものである。
【００５１】
また、ステージ６４の表面６４ａに基板（描画対象物）８０が載置されている。この基板８０は、例えば、４インチ以上のシリコンウエハである。この基板８０の表面８０ａには、電子ビーム用のレジスト膜（描画対象物）８２が形成されている。なお、真空チャンバ８２には、真空ポンプなどの真空排気装置（図示せず）が設けられており、真空チャンバ８２内部を所定の真空度にすることができる。
【００５２】
本実施形態の描画装置６０においては、相変化メモリ選択型電子源１０により、放出された電子は、垂直磁界Ｂ、垂直電界Ｅ１によって、螺旋状に運動する。このとき、電子の運動の１周期、または複数の周期において、電子ｅがレジスト膜８２に到達するようにすると、その表面が焦点となり、相変化メモリ選択型電子源１０の表面電極１２の表面１２ａから放出された直後の電子ｅのパターンがレジスト膜８２上に再現される。このため、放出された電子ｅの焦点がレジスト膜８２となるように、垂直磁界Ｂ、垂直電界Ｅ１、およびレジスト膜の位置ｈ０を調整する。例えば、垂直磁界Ｂは、磁石６６、６８を磁力が異なるものに変えることにより、調整することができる。また、垂直電界Ｅ１は、加速電源部７０の電圧を変えることにより、調整することができる。
【００５３】
本実施形態の描画装置６０においては、相変化メモリ選択型電子源１０に垂直磁界Ｂ、垂直電界Ｅ１を印加することにより、相変化メモリ選択型電子源１０の表面電極１２の表面１２ａから略垂直方向、すなわち、表面電極１２の表面１２ａの法線から１〜２°範囲内に、電子ｅを放出することができる。
【００５４】
次に、本実施形態の相変化メモリ選択型電子源１０を用いた描画装置６０の描画方法について説明する。
まず、全てのＸ電極同士を、第２の制御ユニット５２により電気的に接続させ、全てのＹ電極同士を、第１の制御ユニット５０により電気的に接続させる。そして、第２の電源部５４からＸ電極、Ｙ電極に電圧を印加し、抵抗層３２の全領域を加熱し、その後、徐冷して相変化メモリ層１５の全領域を低抵抗状態にする。
次に、第１の制御ユニット５０により、全てのＹ電極同士の電気的接続を解除し、第２の制御ユニット５２により、全てのＸ電極同士の電気的接続を解除する。
【００５５】
次に、パターン生成部５６において、描画パターンに基づいて、パターン座標、非パターン座標、および隣接座標（非パターン座標と隣接する座標）が求められる。
このパターン生成部５６では、上記隣接座標に基づいて、選択されるＹ電極、Ｘ電極が決定されるとともに、上記非パターン座標に基づいて、選択されるＹ電極、Ｘ電極が決定される。
【００５６】
次に、パターン生成部５６においては、第２の選択信号を第１の制御ユニット５０、第２の制御ユニット５２に出力し、Ｙ電極、Ｘ電極を選択させる。その後、第２の電源部５４から所定のパルス電圧を所定時間、第１の制御ユニット５０および第２の制御ユニット５２を介してＹ電極、およびＸ電極に印加させ、相変化メモリ層１５を、例えば、図１（ｂ）に示す温度プロファイル４６ａのように、相変化しない閾値温度近くに加熱する。
【００５７】
次に、パターン生成部５６においては、第１の選択信号を第１の制御ユニット５０、第２の制御ユニット５２に出力し、Ｙ電極、Ｘ電極を選択させる。その後、第２の電源部５４から所定のパルス電圧を所定時間、第１の制御ユニット５０および第２の制御ユニット５２を介してＹ電極、およびＸ電極に印加させ、相変化メモリ層１５を、例えば、図１（ｂ）に示す温度プロファイル４６ｂのように、相変化する閾値温度以上に加熱する。
この場合、上述のように、図１（ａ）に示す座標（Ｘｉ，Ｙｊ）で表される非パターン部の隣接領域である、Ｙ電極３０ａとＸ電極３４で挟まれた領域３２ａが加熱され、この領域３２ａの上方の相変化メモリ層１５の領域が隣接閾値温度未満ではあるが加熱される。
【００５８】
そして、図１（ａ）に示す座標（Ｘｉ，Ｙｊ＋１）で表される非パターン部である、Ｙ電極３０ｂとＸ電極３４で挟まれた領域３２ｂが加熱され、この領域３２ｂの上方の相変化メモリ層１５の領域が閾値温度以上に加熱されて、アモルファス化されて抵抗値が高くなる。このとき、隣接する領域の温度も閾値温度未満であるものの温度が高いため、アモルファス化する領域１５ａが、図１（ｂ）に示すように、座標（Ｘｉ，Ｙｊ＋１）で表される交差部分の幅βよりも広い幅αに迄及び、領域１７（図１（ａ）参照）に示されるように、Ｙ電極３０ａ、Ｘ電極３４との交差部分迄至る領域４８となる。
このようにして、パターン生成部５６においては、座標（Ｘ，Ｙ）で表されるＹ電極３０とＸ電極３４の交差部分の上方の相変化メモリ層１５の状態を制御して、描画するパターンに応じて、表面電極１２の表面１２ａが、電子ｅが放出されない部分と電子ｅが放出される部分とに区画される。
【００５９】
アモルファス化を終了した後、第１の制御ユニット５０により、全てのＹ電極同士を電気的に接続し、第２の制御ユニット５２により、全てのＸ電極同士を電気的に接続する。
そして、Ｙ電極群、すなわち、全てのＹ電極同士をマイナス（負）とし、表面電極１２をプラス（正）として、第１の電源部１８から所定の電圧を印加する。
この場合、相変化メモリ層１５のうち、アモルファス化されていない相変化メモリ層１５の領域から、Ｙ電極より十分な量の電子が各量子細線２０（図２参照）に注入される。この場合、電子が注入されるのは、アモルファス化されていない相変化メモリ層１５の直上の量子細線に限れられる。
【００６０】
量子細線内に注入された電子は加速され、表面電極１２を通して真空チャンバ６２内をレジスト膜８２に向けて放出される。
放出される電子線は、表面電極１２の表面１２ａから、マトリクス電極部１４において選択されたＸ電極およびＹ電極の交差部で形成される２次元パターンの反転パターン状に放出され、レジスト膜８２上で、この反転パターンの電子像が結像される。すなわち、描画するパターンの電子像がレジスト膜８２上に結像される。
【００６１】
本実施形態において、レジスト膜８２上に結像される電子線像は、相変化メモリ選択型電子源１０における電子ｅの放出領域は、マトリクス電極部１４で選択されたＸ電極とＹ電極との矩形状の交差部分の集合ではなく、抵抗層３２の加熱による相変化メモリ層１５に生じる温度分布に依存するものとなる。
また、描画装置６０においては、相変化メモリ選択型電子源１０と同様に、表面電極１２の表面１２ａから、描画するパターンで電子が放出される場合、このパターンの輪郭を、矩形状の交差部分の集合ではなく、滑らかに接続されたものとすることができる。
【００６２】
さらに、描画装置６０においては、上述のように、電子を放出させない交差部分に隣接し、電子を放出させる交差部分の領域の一部を電子を放出させない領域とすることができ、交差部分よりも小さな領域について電子の放出を制御することができる。これにより、矩形状の交差部分を用いる従来のものよりも、高い解像度を得ることができる。
【００６３】
また、描画装置６０においては、表面電極１２の表面１２ａ（電子放出面）から直進性が高い電子ｅを略垂直方向に、ステージ６４上の基板８０のレジスト膜８２に照射することができる。このため、所定のパターンを等倍で一括に描画することができる。さらには、相変化メモリ選択型電子源１０の表面電極１２（電子通過層１６）の大きさを変えることにより、描画領域が大きい場合でも、パターン描画を等倍で一括に行うことができる。
【００６４】
本実施形態の相変化メモリ選択型電子源および描画装置は、メモリなどの各種の半導体デバイス、ＤＶＤなどの光ディスク原盤、ハードディスク、またはマイクロマシン等の各種の製品の製造に好適に利用可能である。
【００６５】
以上、本発明の相変化メモリ選択型電子源および描画装置について詳細に説明したが、本発明は、上記実施形態に限定はされず、本発明の要旨を逸脱しない範囲において、各種の変更や改良を行ってもよいのは、もちろんである。
【図面の簡単な説明】
【００６６】
【図１】（ａ）は、本発明の実施形態に係る相変化メモリ選択型電子源を示す模式的断面図であり、（ｂ）は、縦軸に相変化メモリ層の温度をとり、横軸に位置をとって、描画パターンの形成方法を説明するためのグラフである。
【図２】本発明の実施形態に係る相変化メモリ選択型電子源を示す模式的断面図である。
【図３】本発明の実施形態に係る相変化メモリ選択型電子源の構成の要部を示すブロック図である。
【図４】本発明の実施形態に係る相変化メモリ選択型電子源を有する描画装置を示す模式的断面図である。
【符号の説明】
【００６７】
１０  相変化メモリ選択型電子源
１２  表面電極
１２ａ  表面
１４  マトリクス電極部
１５  相変化メモリ層
１６  電子通過層
１８  第１の電源部
２０  量子細線
２２  量子ドット
３０  Ｙ電極
３２  抵抗層
３４  Ｘ電極
５０  第１の制御ユニット
５２  第２の制御ユニット
５４  第２の電源部
５６  パターン生成部
６０  描画装置
６２  真空チャンバ
６４  ステージ
８０  基板
８２  レジスト膜
ｓ  間隔
【図１】
2010103390.tif 000003
【図２】
2010103390.tif 000004
【図３】
2010103390.tif 000005
【図４】
2010103390.tif 000006