(57)【要約】【課題】下層パターンのレイアウトに依存することなく、下層パターン上に積層された絶縁膜を平坦化する。【解決手段】下層パターン１２上にライナー膜１３および層間絶縁膜１４を順次形成し、層間絶縁膜１４の凸部を露出させるハードマスク１５をエッチングマスクとしてＲＩＥなどの異方性エッチングを層間絶縁膜１４に行うことで、下層パターン１２間に層間絶縁膜１４を残しつつ、下層パターン１２に起因して発生した層間絶縁膜１４の凸部を除去し、層間絶縁膜１４と下層パターン１２との間の間隙Ｍが埋め込まれるようにして、層間絶縁膜１４および下層パターン１２上に塗布膜１６を形成する。【選択図】      図８
2010080522.tif 000002
【特許請求の範囲】
【請求項１】
下層パターンが配置された下地層上にＣＶＤ法にて絶縁膜を形成する工程と、
前記下層パターンに起因して発生した前記絶縁膜の凸部を避けるようにして前記絶縁膜上にエッチングマスクを形成する工程と、
前記エッチングマスクから露出された部分の前記絶縁膜を異方性エッチングにて除去する工程と、
前記エッチングマスクを除去する工程と、
前記絶縁膜が除去された下層パターン上および前記エッチングマスクが除去された前記絶縁膜上に塗布膜を形成する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項２】
前記絶縁膜と前記下層パターンとは膜厚が互いに略等しいことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記絶縁膜上にエッチングマスクを形成する工程は、
前記下層パターンに対応したマスクパターンが形成されたレチクルを用いることで、前記下層パターンが反転されて配置されたレジストパターンを前記絶縁膜上に形成する工程と、
前記レジストパターンが前記絶縁膜の凸部にかからなくなるように前記レジストパターンをスリミングする工程とを備えることを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記絶縁膜を形成する前に、前記下層パターンが配置された下地層上にライナー膜を形成する工程をさらに備えることを特徴とする請求項１から３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
下地層上に形成された下層パターンと、
前記下地層上に形成され、前記下層パターンの周辺に間隙を介して配置された絶縁膜と、
前記間隙が埋め込まれるようにして、前記下層パターン上および前記絶縁膜上に形成された塗布膜とを備えることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置および半導体装置の製造方法に関し、特に、下層パターン上に積層された絶縁膜を平坦化する方法に適用して好適なものである。
【背景技術】
【０００２】
近年の半導体集積回路の微細化に伴って、フォトリソグラフィー工程で用いられる露光光の波長は短波長化され、光学系の開口数も増大されてきている。このため、露光時の焦点深度も浅くなり、段差のあるパターン上に焦点を合わせることが困難になっていることから、段差のある下層パターン上に積層された絶縁膜を平坦化することが行われるようになっている。
【０００３】
この平坦化の有力な方法として、近年ではＣＭＰが盛んに用いられるようになっている。このＣＭＰでは、研磨剤を用いて凹凸のある絶縁膜を研磨することで、絶縁膜の平坦化が行われる。
【０００４】
また、例えば、特許文献１には、表面に凸部のある絶縁膜上の前記凸部以外の領域を、少なくとも前記絶縁膜よりもポリッシング速度が遅くしかも前記凸部の高さよりも薄いポリッシング保護膜で覆い、しかる後前記絶縁膜が前記ポリッシング保護膜よりもポリッシング速度が速いことを利用して、選択的に前記絶縁膜上の凸部を除去するポリッシング方法が開示されている。
【０００５】
しかしながら、ＣＭＰを用いて絶縁膜を平坦化する方法では、下層パターンの高さや幅や間隔などの違いによって、その上層の絶縁膜の研磨量が変動し、下層パターンのレイアウトによっては良好な平坦化特性が得られなくなるという問題があった。
【０００６】
このため、従来の半導体装置では、ＣＭＰによる良好な平坦化特性が得られるようにするため、下層パターンのレイアウトを変更しなければならない。例えば、下層パターンの面積が大きい場合や下層パターンの密度が高い場合には、ＣＭＰによる研磨レートが低下し、その場所はＣＭＰ後に凸状になる。このため、そのような下層パターンは分割したり、下層パターン間の間隔を広げたりすることで、下層パターンの面積を小さくしたり、下層パターンの密度を低くしたりする必要がある。
【０００７】
一方、下層パターンの面積が小さい場合や下層パターンの密度が低い場合には、ＣＭＰによる研磨レートが上昇し、その場所はＣＭＰ後に凹状になる。このため、そのような下層パターン間にダミーパターンを配置することで、下層パターンの密度を高くする必要がある。
【０００８】
また、特許文献１に開示された方法においては、ポリッシング保護膜の幅や間隔などによって、ポリッシング保護膜にて覆われた絶縁膜の研磨量が変動し、ポリッシング保護膜のレイアウトによっては良好な平坦化特性が得られなくなるという問題があった。
【０００９】
【特許文献１】特開平５−３１５３０８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
そこで、本発明の目的は、下層パターンのレイアウトに依存することなく、下層パターン上に積層された絶縁膜を平坦化することが可能な半導体装置および半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【００１１】
上述した課題を解決するために、本発明の一態様によれば、下層パターンが配置された下地層上にＣＶＤ法にて絶縁膜を形成する工程と、前記下層パターンに起因して発生した前記絶縁膜の凸部を避けるようにして前記絶縁膜上にエッチングマスクを形成する工程と、前記エッチングマスクから露出された部分の前記絶縁膜を異方性エッチングにて除去する工程と、前記エッチングマスクを除去する工程と、前記絶縁膜が除去された下層パターン上および前記エッチングマスクが除去された前記絶縁膜上に塗布膜を形成する工程とを備えることを特徴とする半導体装置の製造方法を提供する。
【００１２】
また、本発明の一態様によれば、下地層上に形成された下層パターンと、前記下地層上に形成され、前記下層パターンの周辺に間隙を介して配置された絶縁膜と、前記間隙が埋め込まれるようにして、前記下層パターン上および前記絶縁膜上に形成された塗布膜とを備えることを特徴とする半導体装置を提供する。
【発明の効果】
【００１３】
本発明によれば、下層パターンのレイアウトに依存することなく、下層パターン上に積層された絶縁膜を平坦化することが可能となる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施形態に係る半導体装置の製造方法について図面を参照しながら説明する。
【００１５】
（第１実施形態）
図１〜図８は、本発明の第１実施形態に係る半導体装置の製造方法を示す断面図である。
図１において、下地層１１上に下層パターン１２を形成する。そして、ＣＶＤなどの方法にて下層パターン１２上にライナー膜１３を形成する。なお、下地層１１としては、例えば、半導体基板や、半導体基板上に形成された絶縁層などを用いることができる。また、下層パターン１２としては、例えば、下地層１１上に形成されたゲート電極や配線パターンなどを用いることができる。また、ライナー膜１３の材料は、後述する層間絶縁膜よりもエッチングレートの小さい材料を用いることができ、例えば、層間絶縁膜がシリコン酸化膜の場合、ライナー膜１３はシリコン窒化膜を用いることができる。
【００１６】
次に、図２に示すように、ＣＶＤにてライナー膜１３上に層間絶縁膜１４を形成する。なお、層間絶縁膜１４は、例えば、シリコン酸化膜を用いることができる。また、下層パターン１２の膜厚Ｈ１と、層間絶縁膜１４の膜厚Ｈ２とは互いに略等しいことが好ましい。このとき、層間絶縁膜１４は、下層パターン１２を包含する領域に凸部を有して形成される。
【００１７】
次に、図３に示すように、ＣＶＤなどの方法にて層間絶縁膜１４上にハードマスク１５を形成する。そして、フォトリソグラフィー技術を用いることで、下層パターン１２上を避けるように配置されたレジストパターンＲ１をハードマスク１５上に形成する。なお、レジストパターンＲ１は、下層パターン１２が反転されるようにしてハードマスク１５上に配置することができる。ここで、下層パターン１２が反転されたレジストパターンＲ１を形成する方法としては、下層パターン１２と同一のマスクパターンが形成されたレチクルを用いるとともに、レジストのネガとポジを変更することができる。あるいは、レジストのネガとポジの変更することなく、レチクルに形成されたマスクパターンを反転するようにしてもよい。また、ハードマスク１５の材料は、層間絶縁膜１４よりもエッチングレートの小さい材料を用いることができ、例えば、層間絶縁膜１４がシリコン酸化膜の場合、ハードマスク１５はシリコン窒化膜や多結晶シリコン膜を用いることができる。
【００１８】
次に、図４に示すように、アッシングなどの方法を用いることで、レジストパターンＲ１が層間絶縁膜１４の凸部にかからなくなるようにレジストパターンＲ１をスリミングする。なお、下層パターン１２とスリミング後のレジストパターンＲ１との間の下地層１１に沿った間隔Ｓは、フォトリソグラフィーにてレジストパターンＲ１を形成した時の合わせズレ、レジストパターンＲ１のスリミングのばらつき、下層パターン１２の側面を基準とした層間絶縁膜１４の側壁の膜厚などを考慮して設定することができ、下層パターン１２の膜厚が数百ｎｍオーダーの場合、１μｍ以下に設定することができる。
【００１９】
次に、図５に示すように、レジストパターンをエッチングマスクとしてＲＩＥなどの異方性エッチングをハードマスク１５に行うことで、層間絶縁膜１４の凸部が露出するようにハードマスク１５をパターニングする。ハードマスク１５をパターニングした後、アッシングなどの方法を用いることで、ハードマスク１５上のレジストパターンを除去する。
【００２０】
次に、図６に示すように、ハードマスク１５をエッチングマスクとしてＲＩＥなどの異方性エッチングを層間絶縁膜１４に行うことで、下層パターン１２間周辺に層間絶縁膜１４を残しつつ、下層パターン１２上の層間絶縁膜１４を除去する。
なお、ハードマスク１５は、層間絶縁膜１４の側壁から離間しているため、下層パターン１２の側壁とハードマスク１５との間の層間絶縁膜１４もエッチングされ、下層パターン１２の側壁に層間絶縁膜１４が残った状態で、ハードマスク１５下の層間絶縁膜１４と下層パターン１２との間には間隙Ｍが形成される。ここで、下層パターン１２が配置された下地層１１上にライナー膜１３を形成することで、層間絶縁膜１４を異方性エッチングする時のエッチストップ膜としてライナー膜１３を利用することができ、下地層１１および下層パターン１２がオーバーエッチングされるのを防止することができる。
【００２１】
次に、図７に示すように、ハードマスク１５をエッチングすることで、ハードマスク１５を層間絶縁膜１４上から除去する。そして、層間絶縁膜１４と下層パターン１２との間の間隙Ｍが埋め込まれるようにして、層間絶縁膜１４および下層パターン１２上に塗布膜１６を形成する。なお、塗布膜１６の原料としては、例えば、ポリシラザンなどを用いることができ、ＳＯＧなどの他、ポリイミドなどの有機系材料を用いるようにしてもよい。
ここで、層間絶縁膜１４と下層パターン１２との間の間隙Ｍは、例えば、１μｍ以下の狭い範囲に設定されているとともに、下層パターン１２の膜厚Ｈ１と層間絶縁膜１４の膜厚Ｈ２とを互いに略等しくしたことで、それ以外の段差は解消されている。このため、層間絶縁膜１４と下層パターン１２との間の間隙Ｍが塗布膜１６にて完全に埋め込まれるように塗布膜１６を塗布することで、塗布膜１６の表面に段差が発生するのを防止することができ、塗布膜１６の表面を平坦化させることができる。
なお、層間絶縁膜１４と下層パターン１２との間の間隙Ｍは１０μｍ以下であれば、塗布膜１６を塗布することで間隙Ｍの段差を解消することができるため、層間絶縁膜１４と下層パターン１２との間の間隙Ｍは１０μｍ以下に設定すればよい。
【００２２】
次に、図８に示すように、塗布膜１６のＣＭＰまたはエッチバックを行うことにより、塗布膜１６が所定の膜厚になるように薄膜化する。なお、ここで所定の膜厚よりも厚く塗布膜１６を形成した後、薄膜化したのは、下層パターン１２上に積層される絶縁膜の要求膜厚が非常に薄い場合、塗布膜１６を厚く形成しないと、塗布膜１６の塗布量が少ないことに起因して、間隙Ｍの大きさによっては、間隙Ｍの段差を十分に解消できない恐れがあるためである。
【００２３】
以上により、下層パターン１２と略同一の膜厚の層間絶縁膜１４を下層パターン１２間に配置しつつ、下層パターン１２上の層間絶縁膜１４を除去することが可能となるとともに、層間絶縁膜１４と下層パターン１２との間の間隙Ｍに起因する段差を解消することができ、下層パターン１２のレイアウトに依存することなく平坦化された塗布膜１６を下層パターン１２上に形成することが可能となる。この結果、下層パターン１２上に形成した膜を平坦化するためにＣＭＰを用いる必要がなくなり、面積の大きい下層パターン１２を分割したり、密度の大きい下層パターン１２間の間隔を広げたり、密度の小さい下層パターン１２間にダミーパターンを配置したりする必要がなくなることから、レイアウト設計にかかる負担を軽減することが可能となる。
【００２４】
（第２実施形態）
なお、上述した第１実施形態では、異方性エッチングを層間絶縁膜１４に行う時のエッチングマスクとしてハードマスク１５を用いる方法について説明したが、ハードマスク１５を用いることなく、スリミング後のレジストパターンＲ１をエッチングマスクとして層間絶縁膜１４の異方性エッチングを行うようにしてもよい。
この第２実施形態によれば、レジストパターンＲ１をエッチングマスクとして用いることで、ハードマスク１５を形成したり除去したりする工程を省略することができ、製造プロセスを簡略化することができる。
【００２５】
（第３実施形態）
また、上述した第１実施形態では、塗布膜１６を所定の膜厚にするために、塗布膜１６を厚めに塗布した後、ＣＭＰまたはエッチバックにて塗布膜１６を薄膜化する方法について説明したが、層間絶縁膜１４と下層パターン１２との間の間隔Ｍの段差を十分解消できる程度に、下層パターン１２上に積層する絶縁膜の膜厚が要求されている場合には、始めから所定の膜厚になるように塗布膜１６を塗布するようにしてもよい。
この第３実施形態によれば、ＣＭＰまたはエッチバックにて塗布膜１６を薄膜化する工程を省略することが可能となるとともに、下層パターン１２上の塗布膜１６の残膜厚を高精度化することが可能となり、塗布膜１６の薄膜化を図ることが可能となるとともに、製造プロセスを簡略化することができる。
【００２６】
（第４実施形態）
また、上述した第１実施形態では、レジストパターンＲ１が層間絶縁膜１４の凸部にかからなくなるようにするために、レジストパターンＲ１をスリミングする方法について説明したが、層間絶縁膜１４の凸部にかかることなく層間絶縁膜１４を覆うレジストパターンを形成するための専用のレチクルを用いるようにしてもよい。この場合、このレチクルに形成されるマスクパターンは、フォトリソグラフィーにてレジストパターンＲ１を形成した時の合わせズレと、下層パターン１２の側面を基準とした層間絶縁膜１４の側壁の膜厚とを足し合わせた分だけ、下層パターン１２と同一のマスクパターンにバイアスを与えることが好ましい。
この第４実施形態によれば、レジストパターンＲ１が層間絶縁膜１４の凸部にかからなくなるようにするために、レジストパターンＲ１をスリミングする必要がなくなるとともに、層間絶縁膜１４と下層パターン１２との間の間隙Ｍを設定する際にスリミングのバラツキを考慮する必要がなくなることから、間隙Ｍを狭くすることが可能となるとともに、製造プロセスを簡略化することができる。
【図面の簡単な説明】
【００２７】
【図１】本発明の第１実施形態に係る半導体装置の製造方法を示す断面図。
【図２】本発明の第１実施形態に係る半導体装置の製造方法を示す断面図。
【図３】本発明の第１実施形態に係る半導体装置の製造方法を示す断面図。
【図４】本発明の第１実施形態に係る半導体装置の製造方法を示す断面図。
【図５】本発明の第１実施形態に係る半導体装置の製造方法を示す断面図。
【図６】本発明の第１実施形態に係る半導体装置の製造方法を示す断面図。
【図７】本発明の第１実施形態に係る半導体装置の製造方法を示す断面図。
【図８】本発明の第１実施形態に係る半導体装置の製造方法を示す断面図。
【符号の説明】
【００２８】
１１  下地層、１２  下層パターン、１３  ライナー膜、１４  層間絶縁膜、１５  ハードマスク、１６  塗布膜、Ｒ１  レジストパターン、Ｍ  間隙
【図１】
2010080522.tif 000003
【図２】
2010080522.tif 000004
【図３】
2010080522.tif 000005
【図４】
2010080522.tif 000006
【図５】
2010080522.tif 000007
【図６】
2010080522.tif 000008
【図７】
2010080522.tif 000009
【図８】
2010080522.tif 000010