(57)【要約】【課題】黒レベルずれを抑圧しながら画像に発生する縦筋を低減することのできる固体撮像装置及び撮像装置を提供する。【解決手段】本発明の固体撮像装置は、画素信号読み出し線２１ごとに設けられ、画素信号の電圧と判定基準電圧とを比較し、画素信号の電圧が判定基準電圧より低いか否かを判定する列比較部３と、画素信号読み出し線２１ごとに設けられ、画素信号の電圧をクリップ基準電圧に制限するクリップトランジスタ４１と、クリップトランジスタ４１の動作及び非動作を切り替えるクリップ回路動作切替スイッチ４２とを備え、クリップ回路動作切替スイッチ４２は、列比較部３により画素信号の電圧が判定基準電圧より低いと判定された場合、クリップトランジスタ４１を動作させ、列比較部３により画素信号の電圧が判定基準電圧以上と判定された場合、非動作とする。【選択図】図２
2010187317.tif 000002
【特許請求の範囲】
【請求項１】
行列状に配置された複数の画素と、前記複数の画素の列ごとに設けられ、対応する列の前記画素からの画素信号を伝達する列信号線とを備える固体撮像装置であって、
前記列信号線ごとに設けられ、前記画素信号の電圧と基準電圧とを比較し、前記画素信号の電圧が前記基準電圧より低いか否かを判定する比較部と、
前記列信号線ごとに設けられ、前記画素信号の電圧をクリップ電圧に制限する制限部と、
前記制限部の動作及び非動作を切り替える切替部とを備え、
前記切替部は、前記比較部により前記画素信号の電圧が前記基準電圧より低いと判定された場合、前記制限部を動作させ、前記比較部により前記画素信号の電圧が前記基準電圧以上と判定された場合、前記制限部を非動作とする
固体撮像装置。
【請求項２】
前記切替部は、
前記制限部と前記列信号線とを接続する配線に挿入されたトランジスタを備え、
前記トランジスタは、
前記比較部の出力線にゲートが接続され、前記比較部により前記画素信号の電圧が前記基準電圧より低いと判定された場合、前記制限部と前記列信号線とを導通し、前記比較部により前記画素信号の電圧が前記基準電圧以上と判定された場合、前記制限部と前記列信号とを非導通とする
請求項１記載の固体撮像装置。
【請求項３】
さらに、
前記基準電圧を前記比較部に指示し、前記クリップ電圧を前記制限部に指示する制御部を備える
請求項１記載の固体撮像装置。
【請求項４】
前記固体撮像装置はさらに、
前記列信号線ごとに設けられ、前記画素信号を増幅するゲイン可変のアンプ部を備え、
前記制御部はさらに、前記アンプ部のゲインを前記アンプ部に指示し、
前記アンプ部は、前記制御部から指示されたゲインで前記画素信号を増幅する
請求項３記載の固体撮像装置。
【請求項５】
前記固体撮像装置はさらに、
前記列信号線ごとに設けられ、前記アンプ部で増幅された前記画素信号をデジタル変換することでデジタル値を出力するＡＤ変換部を備え、
前記制御部はさらに、前記アンプ部で増幅された前記画素信号の大きさが前記ＡＤ変換部の入力レンジに最適化されるよう前記アンプ部のゲインを決定し、前記アンプ部のゲインに応じて前記基準電圧及び前記クリップ電圧を決定し、決定した前記基準電圧及び前記クリップ電圧を指示する
請求項４記載の固体撮像装置。
【請求項６】
前記制御部はさらに、前記アンプ部で増幅された前記画素信号の大きさが当該固体撮像装置外部のＡＤ変換装置の入力レンジに最適化されるよう前記アンプ部のゲインを決定し、前記アンプ部のゲインに応じて前記基準電圧及び前記クリップ電圧を決定し、決定した前記基準電圧及び前記クリップ電圧を指示する
請求項４記載の固体撮像装置。
【請求項７】
請求項１〜６のいずれか１項に記載の固体撮像装置を備える
撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、行列状に配置された複数の画素と、前記複数の画素の列ごとに設けられ、対応する列の前記画素からの画素信号を伝達する列信号線とを備える固体撮像装置及び撮像装置に関する。
【背景技術】
【０００２】
一部の画素アレイ領域に高輝度光が入射して、その他の画素アレイ領域は光入射がない黒い画像において、黒レベルずれを抑圧する固体撮像装置として、画素アレイの列ごとに対応する列信号線の電圧を制限するためのクリップトランジスタを備える固体撮像装置が提案されている（例えば、特許文献１）。
【０００３】
特許文献１記載の従来の固体撮像素子における画素アレイからデータを読み出すための画素ソースフォロア回路を図１０に示す。
【０００４】
図１０より、列ごとに設置された画素ソースフォロアの列信号線Ｖ１、Ｖ２及びＶ３に、それぞれクリップトランジスタ（クリップＴｒ）Ｍ７１とクリップスイッチ（クリップＳＷ）Ｍ８１、クリップＴｒＭ７２とクリップＳＷＭ８２、クリップＴｒＭ７３とクリップＳＷＭ８３が接続されている。
【０００５】
この回路は、画素ソースフォロアにより画素データを読み出すとき、同時にクリップＳＷＭ８１、Ｍ８２及びＭ８３を導通状態に設定することで、画素ソースフォロアとクリップＴｒＭ７１、Ｍ７２及びＭ７３とが列ごとに独立の差動対として動作している。例えば、列信号線Ｖ１については、画素ソースフォロアとクリップＴｒＭ７１とが差動対として動作する。
【０００６】
この構成により、画素ソースフォロアの入力ゲート電圧がクリップＴｒＭ７１、Ｍ７２及びＭ７３のゲート電圧（＝クリップ電圧）より低下する電圧となる量の電子が画素ソースフォロアの入力ゲート端子部に入力される事象（以下、事象ＰＨ１）が起こっても、画素ソースフォロアの出力電圧がクリップ電圧で規定される電圧で保持される。このとき、クリップ電圧の設定としては、列信号線Ｖ１、Ｖ２及びＶ３の電圧が画素ソースフォロアの負荷トランジスタＭ５１、Ｍ５２及びＭ５３が飽和領域で動作する電圧とする。
【０００７】
これにより、非常に大きい信号電荷を読み出す場合においても、負荷トランジスタＭ５１、Ｍ５２及びＭ５３がオフしないようにすることができる。その結果、一部の画素ソースフォロアに事象ＰＨ１が起こってもＧＮＤ（グランド）線２０４に流れる電流量がほぼ一定に保持され、事象ＰＨ１が起こっていない画素ソースフォロアの出力電圧もほぼ一定に保持できる。すなわち、一部の画素アレイ領域に高輝度光が入射して白く、その他の画素アレイ領域は光入射がない黒い画像においても黒レベルずれを抑圧する。
【特許文献１】特開２００１−２３０９７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
特許文献１では、黒レベルずれを抑圧するために、画素ソースフォロアにより画素データを読み出すときは常にクリップＳＷＭ８１〜Ｍ８３を導通状態に設定し、クリップＴｒＭ７１〜Ｍ７３を動作させる方法が開示されている。
【０００９】
しかしながら、特許文献１記載の方法では、画素ソースフォロア動作とクリップＳＷＭ８１〜Ｍ８３の動作とを同期させているため、クリップＴｒＭ７１〜Ｍ７３の弱反転領域の動作が画素ソースフォロアの出力電圧に影響する。すなわち、画素ソースフォロアの入力ゲート電圧がクリップＴｒＭ７１〜Ｍ７３のゲート電圧より高くなる量の電子が画素ソースフォロアの入力ゲート端子部で発生する事象（以降、事象ＰＨ２）が起こった場合、つまり低輝度光入射の場合でも、クリップＴｒＭ７１〜Ｍ７３が弱反転領域で動作して、クリップＴｒＭ７１〜Ｍ７３に微弱な電流が流れる。
【００１０】
これにより、画素ソースフォロアの出力電圧は、クリップＴｒを接続しない回路に比べてΔＶだけ高くなる。また、クリップＴｒＭ７１〜Ｍ７３のばらつきにより、各画素に事象ＰＨ１が発生しない輝度の光が均一に入射した状態においても、列間の画素ソースフォロアの出力電圧が異なる。
【００１１】
したがって、特許文献１に示した固体撮像装置は、画素に事象ＰＨ１が発生しない輝度の光が均一に入射した場合でも列ごとの画素ソースフォロアの出力電圧が異なり、画像に縦線が生じるという課題を有している。
【００１２】
前記課題に鑑み、本発明は、黒レベルずれを抑圧しながら画像に発生する縦筋を低減することのできる固体撮像装置及び撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するために、本発明の固体撮像装置は、行列状に配置された複数の画素と、前記複数の画素の列ごとに設けられ、対応する列の前記画素からの画素信号を伝達する列信号線とを備える固体撮像装置であって、前記列信号線ごとに設けられ、前記画素信号の電圧と基準電圧とを比較し、前記画素信号の電圧が前記基準電圧より低いか否かを判定する比較部と、前記列信号線ごとに設けられ、前記画素信号の電圧をクリップ電圧に制限する制限部と、前記制限部の動作及び非動作を切り替える切替部とを備え、前記切替部は、前記比較部により前記画素信号の電圧が前記基準電圧より低いと判定された場合、前記制限部を動作させ、前記比較部により前記画素信号の電圧が前記基準電圧以上と判定された場合、前記制限部を非動作とする。
【００１４】
これにより、比較部での比較結果を基に制限部の動作及び非動作を切り替えられるので、画素信号の電圧が基準電圧以上の場合に制限部が動作することを防ぎ、画像の縦筋の発生を防止できる。また、画素信号の電圧が基準電圧より低い場合には制限部が動作し、画素信号の電圧をクリップ電圧に制限するので、一部の画素に高輝度光が入射し、その他の画素には光入射がない場合においても、黒レベルずれを抑圧できる。
【００１５】
また、前記切替部は、前記制限部と前記列信号線とを接続する配線に挿入されたトランジスタを備え、前記トランジスタは、前記比較部の出力線にゲートが接続され、前記比較部により前記画素信号の電圧が前記基準電圧より低いと判定された場合、前記制限部と前記列信号線とを導通し、前記比較部により前記画素信号の電圧が前記基準電圧以上と判定された場合、前記制限部と前記列信号とを非導通としてもよい。
【００１６】
これにより、切替部はトランジスタにより簡易に構成できる。また、比較部での比較結果に応じてオン状態とオフ状態とが切り替わるので、弱反転領域で動作することがなく、画像に発生する縦線を防止できる。
【００１７】
また、さらに、前記基準電圧を前記比較部に指示し、前記クリップ電圧を前記制限部に指示する制御部を備えてもよい。
【００１８】
これにより、画素信号を任意の電圧以上に制限できる。その結果、列信号線に流れる電流に応じて基準電圧及びクリップ電圧を設定することで、列信号線の電流変動による画質の劣化を防止することが可能となる。具体的には、列信号線に流れる電流が大きい場合は基準電圧及びクリップ電圧を高く設定し、小さい場合は基準電圧及びクリップ電圧を低く設定する。
【００１９】
また、前記固体撮像装置はさらに、前記列信号線ごとに設けられ、前記画素信号を増幅するゲイン可変のアンプ部を備え、前記制御部はさらに、前記アンプ部のゲインを前記アンプ部に指示し、前記アンプ部は、前記制御部から指示されたゲインで前記画素信号を増幅してもよい。
【００２０】
これにより、アンプ部で増幅された画素信号の電圧に応じて、アンプ部のゲインを調整できる。例えば、アンプ部で増幅された画素信号の直前のタイミングの電圧に基づいてゲインを最適化しておくことで、時間的に変化する画素信号について常に最適なゲインで増幅することができる。その結果、様々な大きさの画素信号に対してアンプ部のゲインが自動調整され、画素信号の大きさに依存することなく、増幅後の画素信号の大きさを設定できるので、アンプ部の後の処理に最適な画素信号の大きさにできる。
【００２１】
また、前記固体撮像装置はさらに、前記列信号線ごとに設けられ、前記アンプ部で増幅された前記画素信号をデジタル変換することでデジタル値を出力するＡＤ変換部を備え、前記制御部はさらに、前記アンプ部で増幅された前記画素信号の大きさが前記ＡＤ変換部の入力レンジに最適化されるよう前記アンプ部のゲインを決定し、前記アンプ部のゲインに応じて前記基準電圧及び前記クリップ電圧を決定し、決定した前記基準電圧及び前記クリップ電圧を指示してもよい。
【００２２】
これにより、ＡＤ変換部でのデジタル変換後においても、画素信号のＳ／Ｎが良好に保たれる。例えば、直前のデジタル変換後の出力結果に基づいて次のデジタル変換のためにアンプ部のゲインを最適化しておくことで、時間的に変化する画素信号について常にゲインが最適化されＡＤ変換後の画素信号のＳ／Ｎが良好に保たれる。
【００２３】
また、アンプ部のゲインに応じて基準電圧及びクリップ電圧を設定することで画質が向上する。具体的には、ゲインが小さい、つまり照射光量が大きい場合には、固体撮像装置の画素ソースフォロアの電流変動が画質に与える影響は小さい。そこで、基準電圧及びクリップ電圧を低く設定する。一方、ゲインが大きい、つまり照射光量が小さい場合には、画素ソースフォロアの電流変動が画質に与える影響が大きいので、基準電圧及びクリップ電圧を高くすることで、画素ソースフォロアの電流変動を抑圧する。その結果、低照度時にノイズの影響を抑制でき、画質が向上する。
【００２４】
また、前記制御部はさらに、前記アンプ部で増幅された前記画素信号の大きさが当該固体撮像装置外部のＡＤ変換装置の入力レンジに最適化されるよう前記アンプ部のゲインを決定し、前記アンプ部のゲインに応じて前記基準電圧及び前記クリップ電圧を決定し、決定した前記基準電圧及び前記クリップ電圧を指示してもよい。
【００２５】
これにより、当該固体撮像装置が画素信号をアナログで出力する場合も、画素信号のＳ／Ｎが良好に保たれる。また、画質が向上する。
【００２６】
また、本発明の撮像装置は上記固体撮像装置を備える。
【発明の効果】
【００２７】
本発明に係る固体撮像装置及び撮像装置は、黒レベルずれを抑圧しながら画像に発生する縦筋を低減できる。
【発明を実施するための最良の形態】
【００２８】
（第１の実施形態）
本発明の固体撮像装置は、行列状に配置された複数の画素と、前記複数の画素の列ごとに設けられ、対応する列の前記画素からの画素信号を伝達する列信号線とを備える固体撮像装置であって、前記列信号線ごとに設けられ、前記画素信号の電圧と基準電圧とを比較し、前記画素信号の電圧が前記基準電圧より低いか否かを判定する比較部と、前記列信号線ごとに設けられ、前記画素信号の電圧をクリップ電圧に制限する制限部と、前記制限部の動作及び非動作を切り替える切替部とを備え、前記切替部は、前記比較部により前記画素信号の電圧が前記基準電圧より低いと判定された場合、前記制限部を動作させ、前記比較部により前記画素信号の電圧が前記基準電圧以上と判定された場合、前記制限部を非動作とする。
【００２９】
これにより、比較部での比較結果を基に制限部の動作及び非動作を切り替えられるので、画素信号の電圧が基準電圧以上の場合に制限部が動作することを防ぎ、画像の縦筋の発生を防止できる。また、画素信号の電圧が基準電圧より低い場合には制限部が動作し、画素信号の電圧をクリップ電圧に制限するので、一部の画素に高輝度光が入射し、その他の画素には光入射がない場合においても、黒レベルずれを抑圧できる。
【００３０】
以下、図面を参照しながら、本発明の第１の実施形態に係る固体撮像装置について説明する。
【００３１】
図１Ａは、本発明の第１の実施形態に係るアナログ信号を出力する固体撮像装置の構成を示すブロック図である。また、図１Ｂは、本発明の第１の実施形態に係るデジタル信号を出力する固体撮像装置の構成を示すブロック図である。具体的には、図１Ａに示す固体撮像装置１００は、画素からの画素信号をアナログ信号で出力し、図１Ｂに示す固体撮像装置２００は、列ＡＤＣ（アナログデジタル変換器）７Ｂを搭載して画素からの画素信号をデジタル変換し、デジタル信号で出力する。
【００３２】
図１Ａに示す固体撮像装置１００は、画素アレイ１、行選択シフトレジスタ２、列比較部３、列出力制限部４、列アンプ部５、列ノイズキャンセル回路６、マルチプレクサ７Ａ、列選択シフトレジスタ８Ａ及び出力アンプ９Ａを備える。なお、図１Ｂに示す固体撮像装置２００は、固体撮像装置１００と比較して、マルチプレクサ７Ａ、列選択シフトレジスタ８Ａ及び出力アンプ９Ａを備えず、新たに列ＡＤＣ７Ｂ及びデジタルメモリ８Ｂを備える。以下の説明は、図１Ａに対する説明である。
【００３３】
２次元状に画素８０を配置した画素アレイ１は、行選択シフトレジスタ２により行単位でリセット、電荷蓄積及び読み出しが行われる。画素８０から行単位で読み出された画素信号は、列比較部３により予め定められた判定基準電圧と比較され、画素信号の電圧が判定基準電圧より低いか否かを判定される。
【００３４】
列出力制限部４は、列比較部３での比較結果に応じて画素信号読み出し線の電圧を制限する、列制限部及び列切替部の機能を有する。具体的には、列出力制限部４は、列比較部３により画素信号の電圧が判定基準電圧よりも低いと判定された場合、画素信号読み出し線の電圧を制限する。一方、列比較部３により画素信号の電圧が判定基準電圧以上と判定された場合、画素信号読み出し線の電圧を制限しない。つまり、画素信号の電圧を画素８０から出力された電圧とする。
【００３５】
画素信号は、列出力制限部４により処理されたのち、列アンプ部５で増幅され、列ノイズキャンセル回路６で列アンプ部５で増幅された画素信号のオフセットばらつきをキャンセルした値が保持される。列ノイズキャンセル回路６に保持された１行分の画素信号は列選択シフトレジスタ８Ａにより選択され、マルチプレクサ７Ａ、出力アンプ９Ａを経由して順次出力される。
【００３６】
なお、図１Ｂに示す固体撮像装置２００では、列ノイズキャンセル回路６に保持された１行分の画素信号を列毎に設けられた列ＡＤＣ７Ｂによりデジタル変換し、デジタルメモリ８Ｂに保持させる。このデジタルメモリ８Ｂに保持された１行分の画素信号は、順次後段回路へ出力される。
【００３７】
次に、図２は、本発明の第１の実施形態に係る固体撮像装置の構成を示す回路図である。なお、図２は図１Ａの装置詳細図であるが、列アンプ部５及び列ノイズキャンセル回路６は図１Ｂも同じ構造を用いることができる。また、同図においては、１つの画素８０に対応する列比較部３、列出力制限部４、列アンプ部５及び列ノイズキャンセル回路６が示されている。
【００３８】
画素８０は、光電変換により電荷を生成するフォトダイオード（ＰＤ）１０と、ＰＤ１０が生成した電荷を電圧に変換するフローティングディフュージョン（ＦＤ）１２と、ＦＤ１２の電位に応じた信号を読み出す読み出しトランジスタ１４とを有している。また、ＰＤ１０とＦＤ１２との間には、ゲート端子が電荷転送信号線１７に接続され、電荷転送信号により制御される転送トランジスタ１１が接続されている。また、ＦＤ１２は、ゲート端子が画素リセット信号線１８に接続され画素リセット信号により制御されるリセットトランジスタ１３を介して画素駆動電源配線２０と接続されている。また、選択トランジスタ１５は、ゲート端子が画素選択信号線１９と接続されており画素選択信号によって制御される。また、読み出しトランジスタ１４は、ドレイン端子が画素駆動電源配線２０に接続され、ソース端子が選択トランジスタ１５を経由して画素信号読み出し線２１に接続されている。また、画素信号読み出し線２１には電流源１６が設置されている。この電流源１６は、読み出しトランジスタ１４と共に、ソースフォロアアンプ（画素ソースフォロア）として動作する。また、画素８０及び列出力制限部４には、画素駆動電源配線２０を介して電源電圧ＶＤＤが供給されている。
【００３９】
列比較部３は、画素８０から画素信号読み出し線２１へ出力された画素信号の電圧と判定基準電圧とを比較し、画素信号の電圧が判定基準電圧より低いか否かを判定し、判定した結果を列出力制限部４へ出力する。具体的には、列比較部３は、出力電圧判定トランジスタ３０、出力判定容量３１、判定反転部３２及び出力判定部リセットトランジスタ３３を備える。
【００４０】
出力電圧判定トランジスタ３０は、一端が画素信号読み出し線２１に接続され、他端が判定反転部３２の入力に接続されている。また、出力電圧判定トランジスタ３０のゲート端子には判定基準電圧配線３４が接続され、判定基準電圧Ｖｒｅｆが印加されている。これにより、出力電圧判定トランジスタ３０は、画素信号の電圧と判定基準電圧Ｖｒｅｆとを比較する機能を有する。具体的には、出力電圧判定トランジスタ３０の閾値電圧をＶｔｈｊｄｇとすると、画素信号読み出し線２１の電圧が（Ｖｒｅｆ−Ｖｔｈｊｄｇ）以上の場合、出力電圧判定トランジスタ３０はオフする。一方、画素信号読み出し線２１の電圧が（Ｖｒｅｆ−Ｖｔｈｊｄｇ）より低い場合、出力電圧判定トランジスタ３０はオンする。
【００４１】
出力判定容量３１は、出力電圧判定トランジスタ３０の出力線とグランド電位との間に接続され、出力電圧判定トランジスタ３０での比較結果を保持する。
【００４２】
判定反転部３２は、入力端子の電圧レベルを反転して出力する。具体的には、出力判定容量３１に保持された電圧がＨｉｇｈレベル（Ｈレベル）の場合にＬｏｗレベル（Ｌレベル）を出力し、一方、出力判定容量３１に保持された電圧がＬレベルの場合にＨレベルを出力する。
【００４３】
出力判定部リセットトランジスタ３３は、出力電圧判定トランジスタ３０の出力線と、電源電圧（Ｖｄｄ）が印加されている配線との間に挿入され、ゲート端子は出力判定部リセット信号線３５に接続され、出力判定部リセット信号に応じてオン及びオフすることで出力判定容量３１の電圧をリセットする。具体的には、出力判定部リセット信号がＬレベルの場合、出力判定部リセットトランジスタ３３がオンして、出力判定容量３１に保持されている電圧をＶｄｄにリセットする。
【００４４】
これにより、出力判定容量３１が電圧Ｖｄｄを保持した後で出力電圧判定トランジスタ３０を動作させることで、画素信号の電圧が（Ｖｒｅｆ−Ｖｔｈｊｄｇ）以上の場合は、出力判定容量３１はＶｄｄ（Ｈレベル）を保持し、一方、画素信号の電圧が判定基準電圧Ｖｒｅｆより低い場合は、出力判定容量３１に保持される電圧はＬレベルとなる。
【００４５】
このように、列比較部３は、画素信号読み出し線２１の電圧が（Ｖｒｅｆ−Ｖｔｈｊｄｇ）以上の場合はＬレベルを出力し、一方、画素信号読み出し線２１の電圧が（Ｖｒｅｆ−Ｖｔｈｊｄｇ）より低い場合はＨレベルを出力する。
【００４６】
次に、列出力制限部４について説明する。
【００４７】
列出力制限部４は、列比較部３での比較結果に応じて画素信号読み出し線２１の電圧を制限し、具体的にはクリップトランジスタ４１とクリップ回路動作切替スイッチ４２とを備える。
【００４８】
クリップトランジスタ４１は、一端が画素駆動電源配線２０に、他端がクリップ回路動作切替スイッチ４２に接続され、ゲート端子にはクリップ基準電圧配線４３が接続されクリップ電圧Ｖｃｕｔが印加されている。このクリップトランジスタ４１は、クリップ回路動作切替スイッチ４２を介して画素信号読み出し線２１の電圧をクリップ基準電圧Ｖｃｕｔに制限する。つまり、このクリップトランジスタ４１は、制限部として機能する。
【００４９】
クリップ回路動作切替スイッチ４２は、一端がクリップトランジスタ４１に、他端が画素信号読み出し線２１に接続され、ゲート端子が列比較部３の出力線に接続されている。このクリップ回路動作切替スイッチ４２は、列比較部３の出力に応じて画素信号読み出し線２１の電圧を制限する及びしないを切り替える。具体的には、クリップ回路動作切替スイッチ４２は、列比較部３からＨレベルが出力された場合にオンとなり、画素信号読み出し線２１の電圧は（Ｖｃｕｔ−Ｖｔｈｃｕｔ）となる。ここで、Ｖｔｈｃｕｔは、クリップトランジスタ４１の閾値電圧である。一方、クリップ回路動作切替スイッチ４２は、列比較部３からＬレベルが出力された場合にはオフとなるのでクリップトランジスタ４１と画素信号読み出し線２１とは非導通となり、画素信号読み出し線２１の電圧は変わらない。つまり、このクリップ回路動作切替スイッチ４２は、制限部の動作及び非動作を切り替える切替部として機能する。
【００５０】
このように、列出力制限部４は、列比較部３で画素信号読み出し線２１の電圧が（Ｖｒｅｆ−Ｖｔｈｊｄｇ）以上と判定された場合、画素信号読み出し線２１の電圧を制限しない。一方、列出力制限部４は、列比較部３で画素信号読み出し線２１の電圧が（Ｖｒｅｆ−Ｖｔｈｊｄｇ）より低いと判定された場合、画素信号読み出し線２１の電圧を（Ｖｃｕｔ−Ｖｔｈｃｕｔ）に制限する。なお、Ｖｃｕｔ及びＶｒｅｆは、Ｖｒｅｆ＜Ｖｃｕｔを満たすように設定されている。
【００５１】
次に、列アンプ部５について説明する。
【００５２】
列アンプ部５は、列アンプ入力容量５１、第１列アンプ帰還容量５２、第２列アンプ帰還容量５３、列アンプリセットトランジスタ５４、列アンプ５５及び列アンプ増幅率切替スイッチ５７を有する。
【００５３】
列アンプ入力容量５１は、一方の端子が画素信号読み出し線２１、他方の端子が列アンプ５５の入力端子に接続され、画素信号読み出し線２１の電位変化を列アンプ５５に伝える。第１列アンプ帰還容量５２は、一端が列アンプ５５の入力端子、他端が列アンプ５５の出力端子に接続されている。
【００５４】
列アンプ部５の増幅率を切り替えるための第２列アンプ帰還容量５３は、一端が列アンプ増幅率切替スイッチ５７を介して列アンプ５５の入力端子に、他端が列アンプ５５の出力端子に接続されている。この列アンプ増幅率切替スイッチ５７のゲート端子は、列アンプ増幅率切替信号線５８に接続され、列アンプ増幅率切替スイッチ５７は列アンプ増幅率切替信号に応じてオン及びオフする。したがって、列アンプ増幅率切替信号に応じて列アンプ部５の増幅率を変えることができる。
【００５５】
列アンプリセットトランジスタ５４は、一端が列アンプ５５の入力端子に、他端が列アンプ５５の出力端子に接続され、ゲート端子が列アンプリセット信号線５６に接続され、列アンプリセット信号によりオン及びオフする。列アンプリセットトランジスタ５４がオンすることにより、第１列アンプ帰還容量５２及び第２列アンプ帰還容量５３に保持された電圧はリセットされる。
【００５６】
このように、列アンプ部５は、列アンプ増幅率切替信号に応じた増幅率で画素信号を増幅し、列ノイズキャンセル回路６へ出力する。
【００５７】
列ノイズキャンセル回路６は、列アンプ部５で増幅された画素信号のオフセットのばらつきをキャンセルし、保持する回路である。具体的には列ノイズキャンセル回路６は、一端が列アンプ５５の出力線に接続されたクランプ容量６０と、クランプ容量６０の他端と接地電位との間に挿入されたサンプルホールド（ＳＨ）容量６１と、クランプ容量６０とＳＨ容量６１とを接続している配線であるクランプ部６３に一端が接続され、他端がクランプ電位線６４に接続され、ゲート端子がクランプスイッチ信号線６５に接続され、クランプスイッチ信号により制御されるクランプスイッチ６２とを有している。また、クランプ容量６０の容量はＣｃｌ、サンプルホールド容量６１の容量はＣｓｈである。
【００５８】
これにより、列ノイズキャンセル回路６は、クランプ容量６０により列アンプ部５で増幅された画素信号のオフセットのばらつきをキャンセルし、キャンセルした電圧をサンプルホールド容量６１に保持する。このサンプルホールド容量６１に保持されている電圧は、クランプ容量６０とサンプルホールド容量６１との接続配線をクランプ部６３とする。
【００５９】
次に、画素信号の読み出し動作を図３、図４に示すタイミングチャートを参照して説明する。図３は光照射量が小さく事象ＰＨ２が発生している場合、図４は光照射量が大きく事象ＰＨ１が発生している場合を示している。
【００６０】
まず、図３から説明する。同図には、画素リセット信号と、画素転送信号と、画素選択信号と、出力判定部リセット信号と、列アンプリセット信号と、クランプスイッチ信号とのタイミングが示され、さらにＰＤ１０と、ＦＤ１２と、画素信号読み出し線２１と、出力判定容量３１と、クリップ回路動作切替スイッチ４２のゲート端子と、列アンプ５５の入力端子と、列アンプ５５の出力端子と、クランプ部６３との電位が示されている。
【００６１】
タイミングｔ０では、画素リセット信号をＨレベルとしてＦＤ１０の電位をＶｐｒｓｔ（＝ＶＤＤ−Ｖｔｈ）にリセットする。同時に電荷転送信号をＨレベルにしてＰＤ１０に残留している電荷をＦＤ１２側に転送し、ＰＤ１０の蓄積電荷を０にする。
【００６２】
次に、タイミングｔ１では、画素リセット信号と電荷転送信号との電位をＬレベルに戻す。これより、ＰＤ１０での光生成電荷の蓄積が始まる。
【００６３】
次に、タイミングｔ２では、画素リセット信号をＨレベルとして、ＦＤ１２の電位をＶｐｒｓｔ（＝ＶＤＤ−Ｖｔｈ）に再度リセットする。同時に、画素選択信号をＨレベルとして、読み出しトランジスタ１４と電流源１６とからなるソースフォロアアンプを形成することにより、（Ｖｐｒｓｔ−Ｖｔｈ）の電位が画素信号読み出し線２１に出力される（厳密には（Ｖｐｒｓｔ−Ｖｔｈ−α）となるが、説明を簡略化するためにαは省略する）。また、列アンプリセット信号をＨレベルとして、列アンプ５５の入力端子の電位と列アンプ５５の出力端子の電位とを列アンプ５５のリセット電位Ｖａｍｐｒｓｔに設定する。さらに、クランプスイッチ信号をＨレベルとして、クランプ部６３の電位をクランプ電位（Ｖｃｌ）に設定する。さらに、出力判定部リセット信号をＬレベルとし、出力判定容量３１の保持電位をＶｄｄ（Ｈレベル）とすることで列比較部３をリセットする。なお、クランプ電位Ｖｃｌは、クランプ電位線６４に印加されている電圧である。
【００６４】
次に、タイミングｔ３では、画素リセット信号をＬレベルとする。また、出力判定部リセット信号はＨレベルにし、列比較部３を動作状態に切り替える。
【００６５】
次に、タイミングｔ４では、列アンプリセット信号をＬレベルとして列アンプ部５を増幅動作状態にする。同時に、クランプスイッチ信号をＬレベルとして、クランプ部６３をフローティング状態とする。さらに、電荷転送信号をＨレベルとして、ＰＤ１０に蓄積された電荷をＦＤ１２に転送させる。その結果、ＦＤ１２の電位は（Ｖｐｒｓｔ−ΔＶ１Ａ）となり、画素信号読み出し線２１の電位は（Ｖｐｒｓｔ−Ｖｔｈ−ΔＶ１Ａｏｕｔ）に低下する。このΔＶ１Ａｏｕｔの値は、ＰＤ１０に蓄積された電荷に比例する。
【００６６】
ここで、図３に示すように光照射量が小さく事象ＰＨ２が発生している場合、画素信号読み出し線２１の電位は（Ｖｒｅｆ−Ｖｔｈｊｄｇ）以上であるので、出力判定容量３１に保持された電位はＨレベルのままとなる。したがって、列比較部３から出力される電圧、すなわちクリップ回路動作切替スイッチ４２のゲート端子の電位はＬレベルとなる。これにより、列出力制限部４は画素ソースフォロアから切り離される。
【００６７】
また、画素信号読み出し線２１の電位がΔＶ１Ａｏｕｔだけ低下した影響により、列アンプ５５の入力端子の電位はΔＶ＿Ａだけ下がり、列アンプ５５の出力電位はΔＶ２Ａだけ高くなる。列アンプ部５への入力電位と、列アンプ部５からの出力電位との比、つまりΔＶ２Ａ／ΔＶ１Ａｏｕｔは、列アンプ部５のゲインに相当する。この列アンプ部５の出力電位の上昇により、クランプ容量６０を介してクランプ部６３の電位もＶｃｌから（Ｖｃｌ＋ΔＶ２Ａ／２）に増加する。ここで、ＣｃｌとＣｓｈの容量は等しいと仮定している。さらに、クランプ部６３の電位を外部に読み出し、暗時の出力Ｖｃｌとの差分を検出することにより、画素信号を読み出すことができる。
【００６８】
以上のように、本実施形態に係る固体撮像装置１００は、列比較部３での比較結果に応じてクリップ回路動作切替スイッチ４２のオン状態とオフ状態とが切り替わるので、光照射量が小さい場合にクリップトランジスタ４１が弱反転領域で動作することを防止し、列ごとのクリップトランジスタ４１の特性差による縦筋の発生を防止することが出来る。
【００６９】
次に、図４の光照射量が大きい場合を説明する。
【００７０】
まず、タイミングｔ４までは図３と同じ動作である。
【００７１】
次に、タイミングｔ４では、アンプリセット信号をＬレベルとして列アンプ部５を増幅動作状態にする。同時に、クランプスイッチ信号をＬレベルとして、クランプ部６３をフローティング状態とする。さらに、電荷転送信号をＨレベルとして、ＰＤ１０に蓄積された電荷をＦＤ１２に転送させる。その結果、ＦＤ１２の電位は（Ｖｐｒｓｔ−ΔＶ１Ｂ）となり、画素信号読み出し線２１の電位は一旦（Ｖｐｒｓｔ−Ｖｔｈ−ΔＶ１Ｂｏｕｔ）に低下する。このΔＶ１Ｂｏｕｔの値は、ＰＤ１０に蓄積された電荷に比例するので、図３に示した光照射量が小さい場合のΔＶ１Ａｏｕｔと比較して大きくなる。
【００７２】
このとき、画素信号読み出し線２１の電位は、（Ｖｒｅｆ−Ｖｔｈｊｄｇ）と比較して低くなる。これにより、出力電圧判定トランジスタ３０がオンし、それにより出力判定容量３１が保持する電圧がＨレベルからＬレベルに変化する。さらに、出力判定容量３１が保持する電圧レベルの変化に伴い、クリップ回路動作切替スイッチ４２のゲート電位がＬレベルからＨレベルに変化するので、列出力制限部４が動作する。具体的には、クリップ回路動作切替スイッチ４２のゲート電位がＬレベルからＨレベルに変化することで、クリップ回路動作切替スイッチ４２がオンし、画素信号読み出し線２１とクリップトランジスタ４１とが導通している状態となる。
【００７３】
これにより、クリップトランジスタ４１のゲート電圧をＶｃｕｔ、閾値電圧をＶｔｈｃｕｔとする場合、画素信号読み出し線２１の電位は、（Ｖｃｕｔ−Ｖｔｈｃｕｔ）以下に低下しない制限を受ける。ここで、列出力制限部４により画素信号読み出し線２１の電位の低下が制限される量、つまり（Ｖｐｒｓｔ−Ｖｔｈ−（Ｖｃｕｔ−Ｖｔｈｃｕｔ））で示されるΔＶｃｕｔｏｕｔを制限量とする。
【００７４】
なお、画素信号読み出し線２１の電位がΔＶｃｕｔｏｕｔだけ低下した影響による列アンプ部５と列ノイズキャンセル回路６との動作は図３の説明と同一であり、クランプ部６３の電位を外部に読み出し、暗時の出力Ｖｃｌとの差分を検出することにより、画素信号を読み出すことができる。
【００７５】
以上のように、光照射量が大きい場合、本発明の第１の実施形態に係る固体撮像装置１００は、光照射量が大きい場合、列出力制限部４を動作させることにより、画素信号の電位を制限することができる。
【００７６】
これにより、電流源１６がＭＯＳトランジスタで構成されている場合に、ＭＯＳトランジスタのソース−ドレイン間電圧が０となることでＭＯＳトランジスタがオフしてしまうことを防ぎ、ＭＯＳトランジスタの設定電流は一定に保たれる。その結果、一部の画素８０に高輝度光が入射し、その他の画素８０には光入射がない場合においても、黒レベルずれを抑圧できる。
【００７７】
また、上述のように、本実施形態の固体撮像装置１００は、列比較部３での比較結果を基に、クリップ回路動作切替スイッチ４２が画素信号読み出し線２１とクリップトランジスタ４１との導通及び非導通を切り替えることにより、画素信号の電位を制限する近傍までクリップトランジスタ４１が弱反転領域で動作することを防止する。その結果、縦筋の発生を防ぐことができる。
【００７８】
つまり、固体撮像装置１００は、縦筋防止特性と出力電位制限特性とを両立することができる。
【００７９】
言い換えると、本発明の第１の実施形態に係る固体撮像装置１００は、列比較部３を設けることにより、光照射量が大きい列の列出力制限部４を動作させることで光照射量の大きい列の画素信号の電圧を制限することができる。また、光照射量の小さい列では、列比較部３での比較結果によりクリップ回路動作切替スイッチ４２がオフすることでクリップトランジスタ４１の弱反転領域での動作を防止することで、画像の縦筋発生を防止することが出来る。つまり、事象ＰＨ１（高輝度光入射）が発生した画素ソースフォロアでクリップトランジスタ４１を動作させ、事象ＰＨ２（低輝度光入射）が発生した画素ソースフォロアでクリップトランジスタ４１の動作を停止させることができるため、高輝度被写体の撮像時でもその周辺での黒レベルのずれがなく、かつクリップトランジスタ４１の動作の副作用である縦筋の発生がない、高画質な画像を得ることができる。
【００８０】
なお、本実施形態の画素は、光信号を電気信号に変換する機能を有していれば、記載した構成以外の構成でも同一の効果を得ることができる。
【００８１】
なお、本実施形態は、外部の回路から判定基準電圧Ｖｒｅｆを切り替えることにより、列比較部３が動作し始める画素信号の電圧を切り替えることができる。
【００８２】
また、本実施形態は、外部の回路からクリップ基準電圧Ｖｃｕｔを切り替えることにより、画素信号の電圧の制限量を切り替えることができる。
【００８３】
また、本実施形態は、判定基準電圧Ｖｒｅｆとクリップ基準電圧Ｖｃｕｔと列アンプ部５の増幅率とは独立に制御されているが、連動して制御しても良い。具体的には、明るい被写体を撮像する場合など扱う電気信号が大きいときは、列アンプ部５の増幅率を小さく設定し、判定基準電圧Ｖｒｅｆとクリップ基準電圧Ｖｃｕｔとを低く設定して画素ソースフォロア回路のレンジを大きくする。逆に、暗い被写体を撮像する場合など扱う電気信号が小さいときは、列アンプ部５の増幅率を大きく設定し、判定基準電圧Ｖｒｅｆとクリップ基準電圧Ｖｃｕｔとを高く設定して画素ソースフォロア回路のレンジを必要最小限に小さくする。
【００８４】
つまり、ゲインが小さい、つまり照射光量が大きい場合には、固体撮像装置の画素ソースフォロアの電流変動が画質に与える影響は小さいので、基準電圧及びクリップ電圧を低くする。一方、ゲインが大きい、つまり照射光量が小さい場合には、画素ソースフォロアの電流変動が画質に与える影響が大きいので、基準電圧及びクリップ電圧を高くすることで、画素ソースフォロアの電流変動を抑圧する。その結果、画質が向上する。
【００８５】
上述のように制御を連動させるための回路を追加することが可能であれば、本連動制御により、後段処理回路にて必要最小限の電圧を画素ソースフォロア部で確保できるため、黒レベルずれの量を最小限に抑圧することができる。
【００８６】
（第２の実施形態）
以下に、本発明の第２の実施形態について図面を参照して説明する。
【００８７】
図５は、本発明の第２の実施形態に係る固体撮像装置の構成を示す回路図である。本実施形態の固体撮像装置は、第１の実施形態と比較して、列比較部３に代わり列比較部９を備える点が異なる。これ以外は図２に示した固体撮像装置１００と同様であり、画素信号の読み出し動作も第１の実施形態と同様である。以下、第１の実施形態と比較して異なる点を中心に説明する。
【００８８】
図５より、列比較部９は、出力判定部リセットトランジスタ３３、出力取り込みスイッチ９１、出力保持容量９３、比較器９４及び判定出力スイッチ９５により構成される。出力判定部リセットトランジスタ３３は、一端が比較器９４の反転入力に、他端が電源電圧（Ｖｄｄ）が印加されている配線に接続され、ゲートは出力判定部リセット信号線３５に接続されている。出力取り込みスイッチ９１は、一端が画素信号読み出し線２１に、他端が比較器９４の反転入力に接続され、ゲート端子が出力取り込み信号線９２に接続されている。出力保持容量９３は、一端が比較器９４の反転入力、他端がグランド電位に接続されている。比較器９４の非反転入力には判定基準電圧Ｖｒｅｆが印加されている。また、比較器９４の出力は、判定出力スイッチ９５の一端に接続される。判定出力スイッチ９５の他端は、クリップ回路動作切替スイッチ４２のゲート端子に接続され、判定出力スイッチ９５のゲート端子は判定出力スイッチ信号線９６に接続されている。
【００８９】
次に、画素信号の読み出し動作を図６及び図７に示すタイミングチャートを参照して説明する。図６は光照射量が小さく事象ＰＨ２が発生している場合、図７は光照射量が大きく事象ＰＨ１が発生している場合を示している。
【００９０】
まず図６から説明する。列比較部９以外の動作は図３で説明した動作と同じである。同図は、図２と比較して、列比較部３に関する信号の代わりに、列比較部９に関する信号が示されている。具体的には、列比較部３に関する信号に代わり、出力保持容量９３が保持する電圧と、出力取り込み信号線９２に印加される出力取り込み信号と、比較器９４の出力を示す比較器出力の電圧と、判定出力スイッチ信号線９６に印加される判定出力スイッチ信号とが示されている。また、図６は図２と比較して、列アンプ部５及び列ノイズキャンセル回路６に関する信号が示されていない。
【００９１】
最初にタイミングｔ０〜ｔ２では、出力取り込み信号をＬレベルに設定し、画素信号の取り込みをしない。また、この間、判定出力スイッチ信号はＬレベルに設定し、比較器９４からの出力が列出力制限部４に影響を及ぼさないようにする。
【００９２】
次に、タイミングｔ２にて出力判定部リセット信号をＬレベルに設定し、出力保持容量９３を電源電圧（Ｖｄｄ）にリセットする。その結果、比較器９４での比較結果はＬレベルが出力される。また同時に、判定出力スイッチ信号をＨレベルに設定することで判定出力スイッチ９５がオンし、クリップ回路動作切替スイッチ４２のゲート端子をＬレベルにリセットする。これにより、クリップトランジスタ４１と画素信号読み出し線２１とが非導通となり、クリップトランジスタ４１は画素ソースフォロアから切り離される。また、クリップ回路動作切替スイッチ４２がオフされているので、クリップトランジスタ４１は非動作となる。
【００９３】
次に、タイミングｔ３で出力判定部リセット信号をＨレベルにすることで、出力保持容量９３にはＶｄｄが保持される。また、判定出力スイッチ信号をＬレベルに設定する。比較器９４とクリップ回路動作切替スイッチ４２のゲート端子とは非導通となる。ここで、タイミングｔ３直前の電圧がクリップ回路動作切替スイッチ４２のゲート容量に保持される。次に、タイミングｔ４で画素転送信号をＨレベルに設定し、ＰＤ１０に蓄積された電荷をＦＤ１２に転送させる。その結果、ＦＤ１２の電位は（Ｖｐｒｓｔ−ΔＶ１Ａ）となり、画素信号読み出し線２１の電位は（Ｖｐｒｓｔ−Ｖｔｈ−ΔＶ１Ａｏｕｔ）に低下する。このΔＶ１Ａｏｕｔの値は、ＰＤ１０に蓄積された電荷に比例する。
【００９４】
また同時に、出力取り込み信号をＨレベルに設定し、出力保持容量９３の電圧を画素信号読み出し線２１の電圧とする。つまり、出力保持容量９３の電圧は（Ｖｐｒｓｔ−Ｖｔｈ−ΔＶ１Ａｏｕｔ）となる。ここで、図６に示すように光照射量が小さく事象ＰＨ２が発生している場合、画素信号読み出し線２１の電位は判定基準電圧Ｖｒｅｆ以上であるので、比較器９４の出力はＬレベルのままになる。
【００９５】
次に、タイミングｔ５で、出力取り込み信号をＬレベルに設定し、出力保持容量９３に画素信号読み出し線２１の電位を保持させる。同時に、判定出力スイッチ信号をＨレベルに設定し、比較器９４での比較結果をクリップ回路動作切替スイッチ４２のゲート電極へ反映する。よって、クリップトランジスタ４１は非動作のままである。
【００９６】
次に、タイミングｔ６で、判定出力スイッチ信号をＬレベルに設定し、クリップ回路動作切替スイッチ４２のゲート電極の電位をＬレベルのまま保持させる。
【００９７】
このように、光照射量が小さい場合は、クリップ回路動作切替スイッチ４２のゲート電位にはＬレベルが設定され、クリップトランジスタ４１は画素ソースフォロアから切り離される。よって、光照射量が小さい場合にクリップトランジスタ４１が弱反転領域で動作することを防止し、列ごとのクリップトランジスタ４１の特性差による縦筋を防止することができる。
【００９８】
次に、図７の光照射量が大きい場合を説明する。同図に示されている信号及び配線は、図６と同じである。
【００９９】
まず、タイミングｔ４以前は図６で説明した動作と同じである。
【０１００】
次に、タイミングｔ４では、画素転送信号がＨレベルになりＰＤ１０に蓄積された電荷をＦＤ１２に転送させる。その結果、ＦＤ１２の電位が低下し、（Ｖｐｒｓｔ−ΔＶ１Ｂ）となる。ここで、光照射量が大きい場合にＰＤ１０に蓄積された電荷は、光照射量が小さい場合と比較して多くなるので、ΔＶ１ＢはΔＶ１Ａと比較して大きくなる。また、ＦＤ１２の電位低下に応じて画素信号読み出し線２１の電位も低下し、画素信号読み出し線２１の電位は（Ｖｐｒｓｔ−Ｖｔｈ−ΔＶ１Ｂｏｕｔ）となる。
【０１０１】
また同時に、出力取り込み信号をＨレベルに設定し、出力保持容量９３の電圧を画素信号読み出し線２１の電圧とする。つまり、出力保持容量９３の電圧は（Ｖｐｒｓｔ−Ｖｔｈ−ΔＶ１Ｂｏｕｔ）となる。このとき、出力保持容量９３の電圧がＶｒｅｆより低くなり、比較器９４の出力はＬレベルからＨレベルに変化する。
【０１０２】
次に、タイミングｔ５で、出力取り込み信号をＬレベルに設定し、出力保持容量９３にタイミングｔ５直前の画素信号読み出し線２１の電位を保持させる。次に、判定出力スイッチ信号をＨレベルに設定し、比較器９４での比較結果をクリップ回路動作切替スイッチ４２へ反映する。
【０１０３】
その結果、クリップ回路動作切替スイッチ４２のゲート電位がＬレベルからＨレベルになり、クリップ回路動作切替スイッチ４２がオンし、画素信号読み出し線２１の電圧は（Ｖｃｕｔ−Ｖｔｈｃｕｔ）に制限される。
【０１０４】
その結果、クリップ回路動作切替スイッチ４２のゲート電位がＬレベルからＨレベルになり、クリップ回路動作切替スイッチ４２がオンし、クリップトランジスタ４１が動作する。これにより、クリップトランジスタ４１のゲート電圧をＶｃｕｔ、閾値電圧をＶｔｈｃｕｔとすると、画素信号読み出し線２１の出力電位は（Ｖｃｕｔ−Ｖｔｈｃｕｔ）より低下しない制限を受ける。
【０１０５】
このように、光照射量が大きい場合、クリップトランジスタ４１を動作させることにより、画素信号の電位を所定の電圧以上に制限することができるので、一部の画素に高輝度光が入射し、その他の画素には光照射がない場合においても、黒レベルずれを抑圧できる。
【０１０６】
また、本実施形態の固体撮像装置は、列比較部９を設けることにより、光照射量が大きい列のみでクリップトランジスタ４１を動作させることができる。よって、光照射量の大きい列の画素信号の電圧を制限すること及び光照射量の小さい列での縦筋発生を防ぐことができる。
【０１０７】
また、本実施形態の固体撮像装置は、第１の実施形態の固体撮像装置１００及び２００と比較して、画素信号読み出し線２１の電圧と判定基準電圧Ｖｒｅｆとを比較するために出力電圧判定トランジスタ３０に代わり比較器９４を備えている。これにより、画素信号読み出し線２１ごとの出力電圧判定トランジスタ３０のばらつきの影響を受けず、より正確に画素信号読み出し線２１の電圧と判定基準電圧Ｖｒｅｆとが比較できる。
【０１０８】
さらに、本実施形態の固体撮像装置は、判定基準電圧Ｖｒｅｆを切り替えることにより、クリップトランジスタ４１が動作し始める画素出力電圧を切り替えることができる。
【０１０９】
さらに、本実施形態の固体撮像装置は、クリップ基準電圧Ｖｃｕｔを切り替えることにより、画素信号の電圧の制限量を切り替えることができる。
【０１１０】
なお、本実施形態においても、第１の実施形態と同様に、判定基準電圧Ｖｒｅｆとクリップ基準電圧Ｖｃｕｔと列アンプ部５の増幅率とを連動して制御しても良い。
【０１１１】
（第３の実施形態）
以下に、本発明の第３の実施形態について図面を参照して説明する。
【０１１２】
図８Ａ及び図８Ｂは本発明の第３の実施形態に係る撮像装置（カメラ、カメラモジュール）を示す装置構成図である。ここで、図８Ａに示す撮像装置は、第１の実施形態で示したアナログ信号を出力する固体撮像装置１００を備え、図８Ｂに示す撮像装置は、第２の実施形態で示したデジタル信号を出力する固体撮像装置２００を備える。
【０１１３】
まず、図８Ａの場合について、説明する。
【０１１４】
同図より、固体撮像装置１００から出力された画素信号は、ノイズキャンセル回路１０１、ゲインアンプ１０２及びＡＤＣ１０３を経由してデジタル信号処理プロセッサ（ＤＳＰ）１０４Ａに入力される。
【０１１５】
このＤＳＰ１０４Ａは入力された画素信号を画像処理するとともに、後で述べる固体撮像装置１００の列アンプ出力電位範囲の調整と、列アンプ部５のゲイン設定と、ゲインアンプ１０２のゲイン設定とを制御する。つまり、ＤＳＰ１０４Ａは制御部として機能する。
【０１１６】
また、固体撮像装置１００に使用される列比較部は、図２に示した列比較部３または図５に示した列比較部９である。また、判定基準電圧Ｖｒｅｆ及びクリップ基準電圧Ｖｃｕｔは、ＤＳＰ１０４Ａにより与えられる。この判定基準電圧Ｖｒｅｆ及びクリップ基準電圧Ｖｃｕｔにより、固体撮像装置１００の画素信号の出力制限量を制御することが可能になる。
【０１１７】
さらに、列アンプ増幅率切替信号線５８には、列アンプゲイン設定信号１０７を与える。
【０１１８】
ＤＳＰ１０４Ａは、列アンプ部５のゲイン設定と、ゲインアンプ１０２のゲイン設定とを、ＡＤＣ１０３の出力結果に基づいて制御する。これにより、ＡＤＣ１０３でのデジタル変換後においても、画素信号のＳ／Ｎが良好に保たれる。例えば、直前のデジタル変換後の出力結果に基づいて、次のデジタル変換のために、列アンプ部５及びゲインアンプ１０２のゲインを最適化しておくことで、時間的に変化する画素信号について常に列アンプ部５及びゲインアンプ１０２のゲインが最適化され、デジタル変換後の画素信号のＳ／Ｎが良好に保たれる。
【０１１９】
また、ＤＳＰ１０４Ａは、判定基準電圧Ｖｒｅｆ及びクリップ基準電圧Ｖｃｕｔを、列アンプ部５の列アンプゲイン設定信号１０７及びゲインアンプ１０２のゲイン設定信号１０８に連動して制御する。具体的には、ゲイン設定が小さいときは画素信号の出力制限を小さくする設定とし、ゲイン設定が大きいときは画素信号の出力制限を大きくする設定にする。ゲイン設定が小さいときは画素ソースフォロアの電流変動が画質に与える影響は小さいので、ソースフォロアの出力電位範囲を広く設定して、飽和振幅を大きくとる設定が有効である。一方、ゲイン設定が大きいときは画素ソースフォロアの出力電位制限機能が画質向上に役立つ。
【０１２０】
言い換えると、ゲインが小さい、すなわち照射光量が大きい場合には、固体撮像装置１００の画素ソースフォロアの電流変動が小さいので、画質に与える影響は小さい。そこで、判定基準電圧Ｖｒｅｆ及びクリップ基準電圧Ｖｃｕｔを低くし、制限量を大きくする。一方、ゲインが大きい、つまり照射光量が小さい場合には、画素ソースフォロアの電流変動が大きいので、画質に与える影響が大きい。そこで、判定基準電圧Ｖｒｅｆ及びクリップ基準電圧Ｖｃｕｔを高くすることで、画素ソースフォロアの電流変動を抑圧する。その結果、低照度時にノイズの影響を抑制でき、画質が向上する。
【０１２１】
以上のように本実施形態は高画質な撮像装置を実現するのに役立つ。
【０１２２】
なお、図８Ｂの場合は、固体撮像装置から出力される信号がデジタル信号であり、その出力信号がデジタル化されないこと以外は、図８Ａと同じである。同図に示すＤＳＰ１０４Ｂは、固体撮像装置２００から出力された信号に基づいて、列アンプ増幅率切替スイッチ５７に列アンプゲイン設定信号１０７を与える。また、この列アンプゲイン設定信号１０７に応じて、判定基準電圧Ｖｒｅｆ及びクリップ基準電圧Ｖｃｕｔを、判定基準電圧配線３４及びクリップ基準電圧配線４３に印加する。
【０１２３】
これにより、列ＡＤＣ７Ｂでのデジタル変換後においても、画素信号のＳ／Ｎが良好に保たれる。例えば、直前のデジタル変換後の出力結果に基づいて次のデジタル変換のために列ＡＤＣ７Ｂのゲインを最適化しておくことで、時間的に変化する画素信号について常にゲインが最適化されデジタル変換後の画素信号のＳ／Ｎが良好に保たれる。
【０１２４】
また、列ＡＤＣ７Ｂのゲインに応じて基準電圧及びクリップ電圧を設定することで画質が向上する。具体的には、ゲインが小さい、つまり照射光量が大きい場合には、固体撮像装置２００の画素ソースフォロアの電流変動が画質に与える影響は小さい。そこで、Ｖｒｅｆ及びＶｃｕｔを低く設定する。一方、ゲインが大きい、つまり照射光量が小さい場合には、画素ソースフォロアの電流変動が画質に与える影響が大きいので、Ｖｒｅｆ及びＶｃｕｔを高くすることで、画素ソースフォロアの電流変動を抑圧する。その結果、低照度時にノイズの影響を抑制でき、画質が向上する。
【０１２５】
さらに、本実施形態では画素ソースフォロアの出力電位の範囲をゲイン設定に連動して制御したが、他のカメラ状態に応じて制御してもよい。
【０１２６】
例えば、デジタルスチルカメラのモニター動作時は出力電位範囲を広く設定し、記録画を撮像するときには必要レンジに応じて出力電位範囲を狭く設定するという制御が考えられる。
【０１２７】
このような撮像装置によれば、本発明の固体撮像装置１００及び２００によって画像の縦筋の発生及び黒レベルずれを防止することができ、例えば、図９（ａ）に示されるデジタルスチルカメラや図９（ｂ）に示されるビデオカメラとして実現される。なお、固体撮像装置１００、ノイズキャンセル回路１０１、ゲインアンプ１０２、ＡＤＣ１０３及びＤＳＰ１０４Ａのそれぞれを、適宜組み合わせてワンチップ化することもできる。また、固体撮像装置２００及びＤＳＰ１０４Ｂをワンチップ化することもできる。
【０１２８】
以上、本発明の第１〜３の実施形態に基づいて説明したが、本発明は、この実施形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施形態に施したものや、異なる実施形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。
【産業上の利用可能性】
【０１２９】
本発明に係る固体撮像装置は、高輝度被写体を撮像するときでもその周辺で黒レベルのずれが発生することなく、低輝度被写体を撮像するときでも画像の縦筋が発生しない固体撮像装置を実現でき、高画質・高品質が求められるデジタルスチルカメラ、ビデオカメラ、監視カメラ等として有用である。
【図面の簡単な説明】
【０１３０】
【図１Ａ】本発明の第１の実施形態に係るアナログ信号を出力する固体撮像装置の構成を示すブロック図である。
【図１Ｂ】本発明の第１の実施形態に係るデジタル信号を出力する固体撮像装置の構成を示すブロック図である。
【図２】本発明の第１の実施形態に係る固体撮像装置の構成を示す回路図である。
【図３】本発明の第１の実施形態に係る固体撮像装置の光照射量が小さいときの動作を示すタイミングチャートである。
【図４】本発明の第１の実施形態に係る固体撮像装置の光照射量が大きいときの動作を示すタイミングチャートである。
【図５】本発明の第２の実施形態に係る固体撮像装置の構成を示す回路図である。
【図６】本発明の第２の実施形態に係る固体撮像装置の光照射量が小さいときの動作を示すタイミングチャートである。
【図７】本発明の第２の実施形態に係る固体撮像装置の光照射量が大きいときの動作を示すタイミングチャートである。
【図８Ａ】本発明の第３の実施形態に係る撮像装置の一例を示すブロック図である。
【図８Ｂ】本発明の第３の実施形態に係る撮像装置の他の例を示すブロック図である。
【図９】本発明の第３の実施形態に係る撮像装置の例を示す外観図である。
【図１０】特許文献１に記載された従来の固体撮像素子の構成を示す回路図である。
【符号の説明】
【０１３１】
１    画素アレイ
２    行選択シフトレジスタ
３、９    列比較部
４    列出力制限部
５    列アンプ部
６    列ノイズキャンセル回路
７Ａ    マルチプレクサ
７Ｂ    列ＡＤＣ
８Ａ    列選択シフトレジスタ
８Ｂ    デジタルメモリ
９Ａ    出力アンプ
１０    フォトダイオード
１２    フローティングディフュージョン
１３    リセットトランジスタ
１４    読み出しトランジスタ
１５    選択トランジスタ
１６    電流源
１７    電荷転送信号線
１８    画素リセット信号線
１９    画素選択信号線
２０    画素駆動電源配線
２１    画素信号読み出し線
３０    出力電圧判定トランジスタ
３１    出力判定容量
３２    判定反転部
３３    出力判定部リセットトランジスタ
３４    判定基準電圧配線
３５    出力判定部リセット信号線
４１    クリップトランジスタ
４２    クリップ回路動作切替スイッチ
４３    クリップ基準電圧配線
５１    列アンプ入力容量
５２    第１列アンプ帰還容量
５３    第２列アンプ帰還容量
５４    列アンプリセットトランジスタ
５５    列アンプ
５６    列アンプリセット信号線
５７    列アンプ増幅率切替スイッチ
５８    列アンプ増幅率切替信号線
６０    クランプ容量
６１    サンプルホールド容量
６２    クランプスイッチ
６３    クランプ部
６４    クランプ電位線
６５    クランプスイッチ信号線
８０    画素
９１    出力取り込みスイッチ
９２    出力取り込み信号線
９３    出力保持容量
９４    比較器
９５    判定出力スイッチ
９６    判定出力スイッチ信号線
１００、２００    固体撮像装置
１０１    ノイズキャンセル回路
１０２    ゲインアンプ
１０３    ＡＤＣ
１０４Ａ、１０４Ｂ    デジタル信号処理プロセッサ
１０７    列アンプゲイン設定信号
１０８    ゲイン設定信号
２０４    ＧＮＤ線
Ｖ１、Ｖ２、Ｖ３    列信号線
Ｍ７１、Ｍ７２、Ｍ７３    クリップトランジスタ
Ｍ８１、Ｍ８２、Ｍ８３    クリップスイッチ
【図１Ａ】
2010187317.tif 000003
【図１Ｂ】
2010187317.tif 000004
【図２】
2010187317.tif 000005
【図３】
2010187317.tif 000006
【図４】
2010187317.tif 000007
【図５】
2010187317.tif 000008
【図６】
2010187317.tif 000009
【図７】
2010187317.tif 000010
【図８Ａ】
2010187317.tif 000011
【図８Ｂ】
2010187317.tif 000012
【図９】
2010187317.tif 000013
【図１０】
2010187317.tif 000014