(57)【要約】【課題】高歩留まり性及び高信頼性を有し、高速変調動作が可能な面発光レーザを提供すること。【解決手段】本発明に係る面発光レーザは、基板と、前記基板上に形成された第１の多層膜ブラッグ反射鏡と、前記第１の多層膜ブラッグ反射鏡上に形成され、ｐ型の導電性を有する酸化電流狭窄層と、前記酸化電流狭窄部上に形成され、少なくとも一部にｐ型の導電性を有する第１の半導体スペーサ層と、前記第１の半導体スペーサ層上に形成された活性層と、前記活性層上に形成され、少なくとも一部にｎ型の導電型を有する第２の半導体スペーサ層と、前記第２の半導体スペーサ表面に形成された段差構造と、前記第２の半導体スペーサ上に形成され、屈折率差が１以上の低屈折率層と高屈折率層とから構成される第２の多層膜ブラッグ反射鏡と、を備えたものである。【選択図】図１
2010080571.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成された第１の多層膜ブラッグ反射鏡と、
前記第１の多層膜ブラッグ反射鏡上に形成され、ｐ型の導電性を有する酸化電流狭窄層と、
前記酸化電流狭窄層上に形成され、少なくとも一部にｐ型の導電性を有する第１の半導体スペーサ層と、
前記第１の半導体スペーサ層上に形成された活性層と、
前記活性層上に形成され、少なくとも一部にｎ型の導電型を有する第２の半導体スペーサ層と、
前記第２の半導体スペーサ表面に形成された段差構造と、
前記第２の半導体スペーサ上に形成され、屈折率差が１以上の低屈折率層と高屈折率層とから構成される第２の多層膜ブラッグ反射鏡と、を備えた面発光レーザ。
【請求項２】
共振器光学長が発振波長λの１倍又は１．５倍であることを特徴とする請求項１に記載の面発光レーザ。
【請求項３】
前記段差構造の段差厚Ｄが、第２の半導体スペーサ層の表面層の屈折率をｎとして、０．０６λ≦Ｄ×ｎ≦０．２５λを満たすことを特徴とする請求項１又は２に記載の面発光レーザ。
【請求項４】
前記段差構造が複数の凸部から構成され、当該凸部の形成密度が、電流狭窄部の周辺から中心に向かって高くなることを特徴とする請求項１〜３のいずれか一項に記載の面発光レーザ。
【請求項５】
前記第１の多層膜ブラッグ反射鏡の一部に、トンネル接合を有することを特徴とする請求項１〜４のいずれか一項に記載の面発光レーザ。
【請求項６】
前記段差構造を形成する半導体層が、その下の半導体層と選択的にエッチングが可能である材料からなることを特徴とする請求項１〜５のいずれか一項に記載の面発光レーザ。
【請求項７】
前記第２の多層膜ブラッグ反射鏡が、半導体と半導体の酸化層とから構成されることを特徴とする請求項１〜６のいずれか一項に記載の面発光レーザ。
【請求項８】
基板上に第１の多層膜ブラッグ反射鏡を形成し、
前記第１の多層膜ブラッグ反射鏡上に、ｐ型の導電性を有する酸化電流狭窄層を形成し、
前記酸化電流狭窄層上に、少なくとも一部にｐ型の導電性を有する第１の半導体スペーサ層を形成し、
前記第１の半導体スペーサ層上に、活性層を形成し、
前記活性層上に、少なくとも一部にｎ型の導電型を有する第２の半導体スペーサ層を形成し、
前記第２の半導体スペーサ表面に段差構造を形成し、
前記第２の半導体スペーサ上に、屈折率差が１以上の低屈折率層と高屈折率層とから構成される第２の多層膜ブラッグ反射鏡を形成する面発光レーザの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、面発光レーザに関し、例えば、光通信や光インターコネクションの分野で用いられる面発光レーザ及びその製造方法に関する。
【背景技術】
【０００２】
面発光レーザ（ＶＣＳＥＬ：Vertical Cavity Surface Emitting Laser）は、その低コスト性、低消費電力性から広くイーサネット（登録商標）やファイバーチャネルといったデータ通信用の光源として用いられている。これらＶＣＳＥＬの変調速度は、近年のデータ通信容量の増大に従って、１０Ｇｂｐｓ（ギガビット毎秒）といった高速変調動作が要求されてきている。また、ＶＣＳＥＬは、光インターコネクション用の光源としても期待されており、そこでは並列・超高速（２０Ｇｂｐｓ/チャンネル）性を有する素子が必要となってきている。
【０００３】
一般に、ＶＣＳＥＬの変調速度は主に、素子の外因的要因である寄生電気回路特性と、内因的要因である緩和振動周波数（ｆｒ）とにより、制限されている。寄生電気回路特性では、素子のＣＲ時定数を通じてその電気的応答が律速される。そこで、素子抵抗の低減、イオン注入や絶縁体埋め込み等による容量の低減により、２０Ｇｂｐｓを越える電気的応答が可能となってきている。
【０００４】
他方、ｆｒは注入電流を大きくして光子密度を高くすることで増加させることが原理的には可能である。ＶＣＳＥＬの場合、発光部の体積が端面発光型レーザと比べて小さく、活性層への注入電流を大きくすると発光部の温度が非常に高くなる。そのため、ある程度以上の電流を流すとｆｒが増加しなくなり（約１６ＧＨｚで飽和）、これがＶＣＳＥＬの変調速度の上限を決めている要因の一つとなっている。
【０００５】
高速変調動作が可能なＶＣＳＥＬを実現するには、ｆｒを大きくすることが必要であり、種々の方法が試みられている。その方法の一つとして、酸化電流狭窄構造における狭窄径の狭小化があり、非特許文献１に技術が開示されている。酸化電流狭窄構造は、高いＡｌ組成を有するＡｌＧａＡｓ層をメサ側面から水蒸気により酸化させ、ＡｌＧａＡｓ層の一部をＡｌＯｘの絶縁体に変化させることにより得られる。
【０００６】
この構造では、電流の狭窄が可能となるだけでなく、半導体と絶縁体の屈折率の違いによる光閉じこめ効果も生じるので、キャリア（電流）と光の両方を同時に閉じ込めることが可能である。このため、酸化狭窄径を狭小化すると小さな電流値でも高い光子密度が得られ、高いｆｒが得られる（ｆｒは光子密度の平方根に比例する）。
【０００７】
このように、酸化狭窄径の狭小化により、ｆｒの電流に対する増加率（電流変調効率）は非常に高くなり、電流注入による発熱の影響が顕著になる前に、高いｆｒを得ることができる。非特許文献１では、酸化狭窄径３μｍのＶＣＳＥＬにおいて、わずか０．９ｍＡで１５ＧＨｚの変調帯域を得ている。
【０００８】
非特許文献１の技術は、ＶＣＳＥＬの面方向（光の出射方向に対し垂直な方向）において光が存在する領域を小さくし、光子密度を上げようとするものである。さらに、積層方向（光の出射方向）でも、光が存在する領域を小さくすることで、ｆｒの電流変調効率を高めることができる。
【０００９】
非特許文献２の埋め込みトンネル接合型ＶＣＳＥＬに、その技術が開示されている。ＶＣＳＥＬの積層方向の構造は、上下の分布ブラッグ反射鏡（ＤＢＲ：Distributed Bragg Reflector）とそれに挟まれた光共振器からなる。光は上下方向（積層方向）に定在波を形成している。光強度は活性層でもっとも強くなるように設計される。ＤＢＲにおける光強度は、光共振器から離れるに従い指数関数的に減衰する。この減衰の仕方は、ＤＢＲを形成する多層膜の屈折率差に依存し、屈折率差が大きいほど減衰が早く、光はＤＢＲの侵入長内に強く閉じこめられる。
【００１０】
また、光共振器では、一定の定在波分布をする。このように、積層方向の光の分布範囲は、上下のＤＢＲでの光の侵入長と光共振器の層厚で決まる。ｆｒの電流変調効率を高めるためには、ＤＢＲでの光の侵入長と光共振器の層厚の和をできるだけ小さくすることが有効である。
【００１１】
非特許文献２では、上部ＤＢＲとして屈折率差が大きいＳｉＯ２とａ−Ｓｉとからなる誘電体多層膜を用いることにより、上部ＤＢＲへの光の侵入長を小さくし、ｆｒの電流変調効率を高めている。具体値として、電流狭窄径４μｍのＶＣＳＥＬにおいて、ｆｒ＝２７ＧＨｚという、従来のｆｒの飽和値（約１６ＧＨｚ）と比較して大幅な特性を改善している。
【００１２】
ｆｒの改善方法として、上述の２つの方法は光を空間的に狭い領域に閉じ込めることでｆｒの電流変調効率を高め、電流注入による発熱の影響が顕著になる前に高いｆｒを得る技術である。この他にも、電流注入時の素子の温度上昇を抑えることにより、ｆｒが熱飽和しないようにする技術がある。
【００１３】
例えば、非特許文献２では、トンネル接合構造により電流の担体（キャリア）を正孔から電子に変換することで、高抵抗の要因となるｐ型ＤＢＲ（正孔が担体）に代わって、低抵抗なｎ型スペーサ層（電子が担体）を用いることができる。その結果、素子の発熱が抑制され、高いｆｒが得られる。
【００１４】
また、このトンネル接合部はメサ型にエッチングした後、その周囲を埋め込み成長で埋め込む、所謂埋め込み型トンネル接合構造になっており、このメサ部のみに電流が流れるような電流狭窄の役割も担っている。
【００１５】
さらに、エッチングにより形成されたメサの段差は、その上に積層された誘電体多層膜にも形状が転写され、この段差構造により面内の光閉じ込め効果を発生させ、酸化電流狭窄構造の時と同様に光を空間的に狭い領域に閉じ込めることができる。
【００１６】
ここで、非特許文献１のように酸化電流狭窄構造を用いて狭窄径を狭小化する場合、キャリアの狭窄と光閉じ込めが同一の酸化層により行われている。そのため、キャリアの狭窄される領域と光が閉じ込められる領域を独立に制御することができない。特に、酸化狭窄部の内側は、光閉じ込めを最適にするための設計の自由度が少ない。すなわち、狭窄径を狭小化していくと、キャリアの広がりと光の広がりにずれが生じ、ｆｒの大幅な改善は困難となる。
【００１７】
また、電流狭窄径の狭小化に伴い、素子の信頼性が大幅に低下する。これは、電流密度の増加、狭窄構造における酸化領域の比率増大よる素子の機械的強度の低下、非酸化領域への応力集中による通電時の劣化促進などに起因する。
【００１８】
一方、非特許文献２のような埋め込みトンネル接合型ＶＣＳＥＬでは、埋め込まれるメサの底面（ｐ型層）とｎ型の埋め込み層とが広い領域で接しているため、大きな容量が存在する。この容量を小さくするために、埋め込み成長前にメサの底面を酸素イオン注入等で高抵抗化させる。ところが、イオン注入後の埋め込み成長工程やその後のプロセスを通じ、注入した酸素イオンが拡散する。そのため、その分布を精密に制御するのが難しく、製造歩留まりが悪い。
【００１９】
また、酸素イオン注入は非発光中心となる可能性があるなど、信頼性の面でも悪影響が懸念される。さらに、埋め込みトンネル接合型ＶＣＳＥＬでは、トンネル接合部を円形にパターニングし、数十ｎｍの深さのメサをウエットエッチングで形成し、そこを埋め込み成長工程で埋め込む。一般に、円形のメサを形成する際、メサの一部に逆メサ形状の部分が生じ、その部分を埋め込む時には結晶欠陥が生じやすくなる。この埋め込み電流狭窄層近傍は、電流が集中するため、結晶欠陥が存在するとその部分から容易に欠陥が増殖して素子が劣化する。
【００２０】
【非特許文献１】Y. -C. Chang、外２名、Electronics Letters、２００７年、Ｖｏｌ．４３、Ｎｏ．７、ｐ．３９６−３９７
【非特許文献２】K. Yashiki、外５名、IEEE Photonic Technology Letters、２００７年、Ｖｏｌ．１９、Ｎｏ．２３、ｐ．１８８３−１８８５
【発明の開示】
【発明が解決しようとする課題】
【００２１】
上述のように、非特許文献１、２に記載の技術では、高速化が不十分であったり、歩留まりや信頼性に問題があった。本発明の目的は、高歩留まり性及び高信頼性を有し、高速変調動作が可能な面発光レーザを提供することにある。
【課題を解決するための手段】
【００２２】
本発明に係る面発光レーザは、
基板と、
前記基板上に形成された第１の多層膜ブラッグ反射鏡と、
前記第１の多層膜ブラッグ反射鏡上に形成され、ｐ型の導電性を有する酸化電流狭窄層と、
前記酸化電流狭窄部上に形成され、少なくとも一部にｐ型の導電性を有する第１の半導体スペーサ層と、
前記第１の半導体スペーサ層上に形成された活性層と、
前記活性層上に形成され、少なくとも一部にｎ型の導電型を有する第２の半導体スペーサ層と、
前記第２の半導体スペーサ表面に形成された段差構造と、
前記第２の半導体スペーサ上に形成され、屈折率差が１以上の低屈折率層と高屈折率層とから構成される第２の多層膜ブラッグ反射鏡と、を備えたものである。
【００２３】
本発明に係る面発光レーザの製造方法は、
基板上に第１の多層膜ブラッグ反射鏡を形成し、
前記第１の多層膜ブラッグ反射鏡上に、ｐ型の導電性を有する酸化電流狭窄層を形成し、
前記酸化電流狭窄層上に、少なくとも一部にｐ型の導電性を有する第１の半導体スペーサ層を形成し、
前記第１の半導体スペーサ層上に、活性層を形成し、
前記活性層上に、少なくとも一部にｎ型の導電型を有する第２の半導体スペーサ層を形成し、
前記第２の半導体スペーサ表面に段差構造を形成し、
前記第２の半導体スペーサ上に、屈折率差が１以上の低屈折率層と高屈折率層とから構成される第２の多層膜ブラッグ反射鏡を形成するものである。
【発明の効果】
【００２４】
本発明によれば、高歩留まり性及び高信頼性を有し、高速変調動作が可能な面発光レーザを提供することができる。
【発明を実施するための最良の形態】
【００２５】
本発明に係るＶＣＳＥＬでは、高速変調動作と高信頼性と同時に満足させるために、キャリア狭窄構造と光閉じ込め構造とが分離されている。また、両構造が十分に機能を発揮できるように、効果的に配置されている。これにより、それぞれの構造を比較的に自由に設計することができるので、高速性と高信頼性を同時に満足させるＶＣＳＥＬを実現できる。例えば、キャリア狭窄には酸化狭窄構造を用い、光閉じ込めには段差構造を用いることができる。
【００２６】
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。ただし、本発明が以下の実施の形態に限定される訳ではない。また、説明を明確にするため、以下の記載及び図面は、適宜、簡略化されている。
【００２７】
実施の形態１
図１を用いて第１の実施の形態に係る面発光レーザについて説明する。第１の実施の形態に係る面発光レーザでは、基板１０１上に、第１のＤＢＲ１０２、電流狭窄層１０３、第１の半導体スペーサ層１０４、活性層１０５、第２の半導体スペーサ層１０６、第２のＤＢＲ１０７がこの順に積層されている。
【００２８】
第１のＤＢＲ１０２は、ｐ型低屈折率層１０２ａとｐ型高屈折率層１０２ｂとが交互に積層されたｐ型多層膜ＤＢＲである。
電流狭窄層１０３は、未酸化のｐ型半導体層からなる電流通過領域１０３ａと酸化されたｐ型半導体層からなる電流ブロック領域１０３ｂとを備えている。
また、少なくとも一部がｐ型の第１の半導体スペーサ層１０４、活性層１０５、少なくとも一部がｎ型の第２の半導体スペーサ層１０６から光共振器が構成されている。
この面発光レーザは高速応答できるように、共振器を構成するメサ径を小さくし、メサ脇を樹脂層１１１で埋め込み、その上にｎ型電極１１０を設けている。
また、ｐ型電極１０９は第１のＤＢＲ１０２の一部分から取っている。
【００２９】
第２のＤＢＲ１０７と接する第２の半導体スペーサ層１０６の最表面層には、段差構造１０８が形成されている。ここで、段差構造の段差厚をＤ、第２の半導体スペーサ層１０６の最表面層の屈折率をｎとして、０．０６λ≦Ｄ×ｎ≦０．２５λとしている。これより、面内に有効屈折率差を生じさせ、面内の光閉じ込めの強さを制御することを可能としている。ここで、下限値０．０６λは、半導体ＤＢＲで構成された酸化狭窄型ＶＣＳＥＬの酸化層厚としてλ／４層分すべてを酸化層にする場合（この構造で現実的に得られる最大の光閉じ込め）と同じ光閉じ込めを、本発明の段差構造で実現する場合の下限段差厚に対応している。すなわち、従来型の酸化狭窄構造では得られないほどの光閉じ込めを本発明では対象にしている。また、上限値０．２５λは、光が段差凸部に閉じ込められる上限値である。
【００３０】
さらに、光共振器の共振器光学長が、レーザの発振波長λ又は１．５λである。これにより、積層方向のモード体積を小さくするだけでなく、段差構造による面内光閉じ込めも大きくしている。これは、段差構造の面内有効屈折率差（段差のある部分とない部分の有効屈折率の差）Δｎｅｆｆが、Δｎｅｆｆ＝ｎｅｆｆ×ΔＬｏｐｔ／Ｌｏｐｔ、ただし、ΔＬｏｐｔ＝Ｄ×ｎ、で表されるため、Ｌｏｐｔを小さくとり、ΔＬｏｐｔを大きくとることによりΔｎｅｆｆを大きなものとすることができるためである。ここで、ｎｅｆｆは段差構造における凸部分の有効屈折率、Ｌｏｐｔは実効的な共振器光学長で、光共振器の共振器光学長と上下のＤＢＲ層への浸み出した光学長を足し合わせたものである。
【００３１】
従来の酸化狭窄構造で面内の光閉じ込めを大きくする場合、酸化層厚を厚くする必要があるが、それにより酸化層部と半導体層部には大きな歪みが発生する。そして電流の流れる酸化狭窄部に大きな歪みが加わることは信頼性低下に繋がる。本実施の形態では、面内の光閉じ込めを、電流の流れない段差構造に担わせているため、面内の光閉じ込めを強くしても高信頼性が保たれる。
【００３２】
また、第２のＤＢＲ１０７を構成する低屈折率層１０７ａと高屈折率層１０７ｂとの屈折率差が１以上となるように構成されている。これにより、積層方向への光閉じ込めを強くしモード体積を小さくし、素子の高速応答を可能としている。半導体で構成された多層膜ＤＢＲの場合、低屈折率層と高屈折率層との屈折率差は０．５程度である。本実施の形態に係る第２のＤＢＲ１０７では、屈折率差を１以上とすることにより、半導体で構成された多層膜ＤＢＲの光の侵入長の約１／２以下にすることができる。
【００３３】
上述の通り、第２のＤＢＲ１０７を構成する低屈折率層１０７ａと高屈折率層１０７ｂとの屈折率差が１以上である。このような大きな屈折率差がある材料の組み合わせでは、低屈折率層１０７ａが絶縁材料になる場合が多い。そのため、第２のＤＢＲ１０７には電流が流れず、その下の第２の半導体スペーサ層１０６を通じて面方向に電流が流れる。そのため、第２の半導体スペーサ層１０６の抵抗を小さくすることが重要で、移動度の高いｎ型層で構成することが必須となる。
【００３４】
本実施の形態１では、ｎ型電極１１０から、少なくとも一部がｎ型の第２の半導体スペーサ層１０６を通じて、電子が活性層１０５へと流れる。一方、正孔は、ｐ型電極１０９からｐ型の第１のＤＢＲ１０２を通り、電流狭窄層１０３で通過領域がｐ型の導電性を有する電流通過領域１０３ａに絞られる。その後、少なくとも一部がｐ型の第１の半導体スペーサ層１０４ではそれほど広がらずに、活性層１０５に注入される。従って、キャリアの閉じ込め領域は、電流通過領域１０３ａの狭窄径を変えることで自由に変えられる。このように、ｐ型電極１０９とｎ型電極１１０の間に順方向電圧を印加すると、活性層１０５に逆方向から電子と正孔とが注入され、電流通過領域１０３ａとほほ同じ領域が発光する。
【００３５】
一方、光閉じ込めに関しては積層方向と面方向の２方向の閉じ込めがあり、活性層１０５で発生した光は、積層方向には第１のＤＢＲ１０２と第２のＤＢＲ１０７により閉じ込められる。特に、本実施の形態では、素子の高速動作を実現するために、第２のＤＢＲ１０７を構成する低屈折率層１０７ａと高屈折率層１０７ｂとの屈折率差が１以上となるようにして、積層方向のモード体積を小さくしている。また、面方向に関しては、第２のＤＢＲ１０７と接する第２の半導体スペーサ層１０６の表面層の段差構造１０８により閉じ込められている。
【００３６】
本実施の形態１では、この面内の光閉じ込めを十分強くするために、実効共振器長と段差厚に前述のような条件を付けている。これにより、光のモード体積を小さくすることができ、高速動作が可能となる。面内の光閉じ込めの領域は、段差構造１０８によって主に決められ、キャリア閉じ込めと独立に構造設計が可能となる。このため、素子の信頼性に大きく関連するキャリア閉じ込め周りの電流狭窄構造を劣化に耐え得るような構造にしつつ、素子の高速性を確保するような強い光閉じ込め構造を構成することができ、高速性と高信頼性を同時に満足することができる。
【００３７】
段差構造を用いた面内光閉じ込め効果自体は公知の技術であるが、我々は、非常に強い光閉じ込めが、素子の高速化に寄与することを見い出した。一般に、強い面内光閉じ込めは、面内高次モードを誘発するため、ビーム形状が複雑になり、また放射角も非常に大きくなるなど静特性上好ましくない。このため、通常は、面内光閉じ込めを弱くするような設計がなされる。また、高速性の観点からも、電流注入により基本モードから高次モードに移る場合、帯域の伸びが飽和するとの報告もある。
【００３８】
しかし、我々は、非常に強い面内光閉じ込め構造では、電流注入により面内モードが次々に高次のモードへ推移し、そのたびに光モード体積が減り、素子の光子密度は上昇することを見出した。すなわち、従来報告されているようにｆｒが飽和するのではなく、伸びることを見いだした。このような非常に強い面内光閉じ込めは、上述のようにキャリアと光との閉じ込めを分離し、さらにその構造にこれまで述べてきたような条件を加えることで初めて実現可能となる。
【００３９】
また、従来のトンネル接合型ＶＣＳＥＬでも、段差構造を有するが、埋め込み成長による電流狭窄構造も兼ねているため、素子信頼性に問題が生じる。しかし、本実施の形態に係るＶＣＳＥＬでは、電流狭窄は酸化狭窄構造により実現されている。そのため、キャリアを狭窄するだけであれば、酸化狭窄層を光の定在波の節の部分に薄い層厚で配置すればよい。従って、この電流狭窄構造が信頼性に与える影響を無視できるほど小さくすることが可能となる。
【００４０】
さらに、電流の流れない酸化層は絶縁体スペーサ層として素子の容量低減に寄与するため、従来のトンネル接合型ＶＣＳＥＬで必要であった容量低減のためのイオン注入をする必要もなく、プロセスによる歩留まり低下を抑制することができる。
【００４１】
実施の形態２
第２の実施の形態は、上記実施の形態１において、段差構造１０８の凸部パターンを、電流狭窄部の周辺から中心に向かって密になるように構成したものである。その他の構成は同様であるため、説明を省略する。
【００４２】
図２にその一例を示す。図２は、段差構造１０８を素子の上面から見たものである。凸部パターンは、多数の円形段差構造から構成される。図２では、電流狭窄部との配置を表すために、電流通過領域１０３ａと電流ブロック領域１０３ｂとの境界線２０２も示している。凸部２００と凹部２０１の比率は、境界線２０２から中心に向かうに従い、凸部２００の割合が高くなっている。また、図３には、段差構造が複数の同芯円状構造からなる一例を示す。ここでも凸部３００と凹部３０１の比率は、境界線３０２から中心に向かうに従い、凸部３００の割合が高くなっている。
【００４３】
このような構造により、電流狭窄構造内部の等価屈折率の分布を自由に設計することができ、素子の中心に最も光が閉じ込められるようにすることができる。そのため、閾値電流やスロープ効率等の素子の静特性や変調特性を改善することができる。酸化電流狭窄構造のみにより光閉じ込めも制御していた場合には、このような設計はできなかった。なお、図２や図３では、電流狭窄径が凸部パターンの領域より広く描かれているが、凸部パターンの領域が電流狭窄径より大きくてもよい。
【００４４】
実施の形態３
第３の実施の形態は、実施の形態１において、第１のＤＢＲ１０２の一部にトンネル接合を設けたものである。その他の構成は同様であるため、説明を省略する。
【００４５】
図４にその断面模式図を示す。基板１０１上にｎ型低屈折率層１０２ｃとｎ型高屈折率層１０２ｄとが交互に積層されたｎ型多層膜ＤＢＲが積層されている。その上に、高濃度ｎ型トンネル接合層１０２ｅと高濃度ｐ型トンネル接合層１０２ｆが積層されている。さらに、その上に、ｐ型低屈折率層１０２ａとｐ型高屈折率層１０２ｂとが交互に積層されたｐ型多層膜ＤＢＲが積層されている。トンネル接合を設けたことで、実施の形態１における第１のＤＢＲ１０２のｐ型多層膜ＤＢＲの一部がｎ型多層膜ＤＢＲに置き換えられ、素子抵抗が低減する。その結果、発熱によるｆｒの飽和が緩和され、高速応答がさらに改善される。
【００４６】
実施の形態４
第４の実施の形態は、実施の形態３において、段差構造１０８を構成する半導体層を、第２の半導体スペーサ層１０６と選択的なエッチングが可能である材料から構成したものである。その他の構成は同様であるため、説明を省略する。
【００４７】
段差構造１０８を構成する半導体層と段差底部を構成する第２の半導体スペーサ層１０６とを異なる材料から形成し、選択的なエッチングを可能とする。選択的なエッチングが可能であるため、段差１０８の段差厚を、半導体層の層厚で正確に決めることができる。この段差厚は光閉じ込め強さの制御性において極めて重要なパラメータであり、この厚さの制御性が高まることにより、素子の歩留まりが向上する。
【００４８】
実施の形態５
第５の実施の形態は、実施の形態３における第２のＤＢＲ１０７を、半導体と半導体の酸化層とから構成したものである。その他の構成は同様であるため、説明を省略する。
【００４９】
半導体の酸化層からなる低屈折率層１０７ａと半導体層からなる低屈折率層１０７ｂとが交互に積層された多層膜により、第２のＤＢＲ１０７が構成されている。屈折率差の大きな多層膜ＤＢＲを誘電体膜で形成する際、高屈折率層となる誘電体に適切なものがない場合があるが、この構成によれば、低屈折率層を半導体の酸化層で構成し、高屈折率層を半導体のエピタキシャル層で構成することができるため、材料選択の自由度が高くなる。
【実施例１】
【００５０】
次に、具体的な実施例を用いて、実施例１の製造方法を図１に従って説明する。Ｚｎドープ（２×１０１８ｃｍ−３）ｐ型ＧａＡｓからなる基板１０１上に、ｐ型低屈折率層１０２ａとしてのＣドープ（２×１０１８ｃｍ−３）Ａｌ０．９Ｇａ０．１Ａｓ層とｐ型高屈折率層１０２ｂとしてのＣドープ（２×１０１８ｃｍ−３）ＧａＡｓ層との一対を基本単位にして３５ペアのｐ型多層膜ＤＢＲである第１のＤＢＲ１０２を有機金属気相成長（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）法にて積層する。もちろん、分子線エピタキシー成長（ＭＢＥ：Molecular Beam Epitaxy）法を用いてもよい。低屈折率層と高屈折率層の間は、電気抵抗低減のためにＣドープＡｌＧａＡｓグレーディット層（不図示）が挿入される。第１のＤＢＲ１０２を構成する各層厚は、いわゆるλ／４の多層反射膜になるように設計される。
【００５１】
次に、酸化電流狭窄層１０３を積層する。本実施例の場合、発振波長は１０５０ｎｍで設計された。酸化電流狭窄層１０３は、基板側から積層された２つの低屈折率層（ＣドープＡｌ０．９Ｇａ０．１Ａｓ層及び３０ｎｍ厚のＣドープＡｌ０．９８Ｇａ０．０２Ａｓ層）から構成されている。この２層の合計の光学長はλ／４になるように設計される。このような層厚に設定することで、酸化電流狭窄層１０３も活性層１０５からの光を反射するＤＢＲとしての機能も持つことができる。
【００５２】
次に、共振器が積層される。具体的には、基板側から順に、ＣドープＧａＡｓからなる第１の半導体スペーサ層１０４、アンドープＧａＡｓ層（不図示）、５ｎｍ厚のアンドープＩｎ０．３Ｇａ０．７Ａｓウエル層と１０ｎｍ厚のアンドープＧａＡｓバリア層からなる３重量子井戸活性層１０５、アンドープＧａＡｓ層（不図示）、ＳｉドープＧａＡｓからなる第２の半導体スペーサ層１０６が積層される。共振器長は３／２λとし、活性層１０５の中心がＶＣＳＥＬのつくる電界強度の腹の位置になるように、酸化電流狭窄層１０３までの光学長をλ／２とし、また第２の半導体スペーサ層１０６の最表面までの光学長をλとした。
【００５３】
ここで、一旦成長ウエハを成長炉から取り出し、円形メサ型のマスクレジストをかけてドライエッチングによりｐ型ＤＢＲである第１のＤＢＲ１０２の高屈折率層１０２ｂが露出するまでエッチングを行い、直径約２０μｍの円柱状メサ構造を形成する。この工程により、Ａｌ０．９８Ｇａ０．０２Ａｓの電流狭窄層１０３の側面が露出する。そして、水蒸気雰囲気中の炉内において温度約４００℃で約１０分間加熱を行う。電流狭窄層１０３のＡｌ組成は０．９８と大きく、第１のＤＢＲ１０２の中のＡｌＧａＡｓｐ型低屈折率層１０２ａのＡｌ組成０．９と差があるため酸化速度が速く、電流狭窄層１０３で選択的に酸化が進む。これにより、ドーナッツ型の電流ブロック部１０３ｂが形成され、中心部には直径が約６μｍの電流通過部１０３ａが形成される。
【００５４】
その後、段差構造１０８を形成するため、凸部として残す部分にマスクレジストをかけてパターニングし、ウエットエッチングによりマスクのかかっていない領域を除去し段差構造１０８を形成する。段差構造１０８の径は約６μｍと酸化電流狭窄径と同じであった。形成された段差は約５０ｎｍであり、ＳｉドープＧａＡｓからなる第２の半導体スペーサ層１０６の屈折率が約３．５であるから、段差による光学長は１７５ｎｍであり、０．１６７λに対応する。その後、ＳｉＯ２からなる低屈折率層１０７ａとアモルファスＳｉからなる高屈折率層１０７ｂとの一対を基本単位にして３ペアの誘電体ＤＢＲである第２のＤＢＲ１０７を積層し、メサの周りの一部をポリイミドで埋め込む。そして、ＣドープＧａＡｓ層からなるｐ型高屈折率層１０２ｂ上に、チタン（Ｔｉ）／金（Ａｕ）からなるｐ型電極１０９を形成する。また、ＳｉドープＧａＡｓからなる第２スペーサ層１０６上に、ＡｕＧｅ合金からなるｎ型電極１１０を形成する。ＳｉＯ２からなる低屈折率層１０７ａとアモルファスＳｉからなる高屈折率層１０７ｂとの発振波長での屈折率差は約２．５であり、積層方向に非常に強い光閉じ込め効果を有している。
【００５５】
このＶＣＳＥＬ素子に、電圧を印加することで電流が流れ、電流値が閾値電流を越えたところでレーザ発振する。電圧は、電極１０９と電極１１０の間に印加し、電極１０９の方が電極１１０よりも高電圧になるようにする。このＶＣＳＥＬの電流狭窄径６μｍの素子の発振閾値電流は、０．５ｍＡ、微分抵抗は８０Ωと良好な静特性を有している。このＶＣＳＥＬ素子では、面内及び積層方向に強い光閉じ込めが生じているため、電流に対する変調帯域の増加率が大きく、ｆｒが熱飽和する前に高い変調帯域を得ることができる。実際、小信号変調実験から、この素子のｆｒの最大は、約２４ＧＨｚであり、通常のλ共振器の酸化狭窄型ＶＣＳＥＬの１６ＧＨｚを大幅に上回った。また、素子の信頼性も酸化電流狭窄層の層厚を３０ｎｍと薄くしているため、酸化層と接する半導体部との間にかかる応力が軽減されており、室温での平均寿命として約１００万時間を得た。このように本発明を用いると高速性と高信頼性を同時に満足するＶＣＳＥＬを実現することができる。
【実施例２】
【００５６】
実施例１において、段差構造１０８の段差パターンを図５のようにすることで面内光閉じ込めをさらに中心に集中させることができる。凸パターン３００は、中心から外径が３μｍの円形凸部３００ａ及び外径がそれぞれ５、７．５、１０μｍで幅がそれぞれ０．５、０．２５、０．２５μｍの３つの円環状凸部３００ｂ、３００ｃ、３００ｄが同心円状に形成されている。電流酸化狭窄径は６μｍであり境界線３０２も図中に示した。この段差パターンを用いることで、発振閾値電流は、０．４ｍＡと改善され、放射角も実施例１よりも５°程度狭くすることができた。
【実施例３】
【００５７】
実施例３では、第３の実施の形態と同様に、実施例１において、第１のＤＢＲ１０２の一部にトンネル接合を設ける。基板１０１上にＳｉドープ（２×１０１８ｃｍ―３）Ａｌ０．９Ｇａ０．１Ａｓからなるｎ型低屈折率層１０２ｃとＳｉドープ（２×１０１８ｃｍ―３）ＧａＡｓからなるｎ型高屈折率層１０２ｄとを３３ペア交互に積層させたｎ型多層膜ＤＢＲが積層されている。引き続き、高濃度Ｓｉドープ（１×１０１９ｃｍ―３）Ｉｎ０．１５Ｇａ０．８５Ａｓからなるｎ型トンネル接合層１０２ｅと高濃度Ｃドープ（２×１０１９ｃｍ―３）ＧａＡｓ０．８５Ｓｂ０．１５からなるｐ型トンネル接合層１０２ｆが積層される。さらに、その上に、Ｃドープ（２×１０１８ｃｍ−３）Ａｌ０．９Ｇａ０．１Ａｓからなるｐ型低屈折率層１０２ａとＣドープ（２×１０１８ｃｍ−３）ＧａＡｓからなるｐ型低屈折率層１０２ｂとを交互に積層させたｐ型多層膜ＤＢＲが積層される。トンネル接合部は高濃度ドーピングによる吸収の影響を抑制するため定在波の節の位置に設ける。トンネル接合を設けたことで、ｐ型の多層膜ＤＢＲの一部をｎ型の多層膜ＤＢＲに置き換えることができ、素子抵抗が約１０Ω低減する。その結果、発熱によるｆｒの飽和が緩和されｆｒとして２６ＧＨｚの高速応答が得られる。
【実施例４】
【００５８】
また実施例４では、第４の実施の形態と同様に、実施例３において段差構造１０８を構成する半導体層を、その下の半導体層と選択的なエッチングが可能である材料系から構成する。この場合、段差構造１０８として、ＧａＡｓ基板に格子整合するＩｎＧａＰ層を用いる。ＩｎＧａＰの層厚は結晶成長時に正確に決められ、さらにその下のＧａＡｓからなる第２スペーサ層１０６と塩酸による選択エッチングが可能であるため、段差厚の精密な制御がウエハ面内全体に渡って可能となり、素子の製造歩留まりが大幅し向上する。
【実施例５】
【００５９】
また実施例５では、第５の実施の形態と同様に、実施例３において第２のＤＢＲ１０７を半導体と半導体を酸化させた層から構成することができる。例えば、低屈折率層１０７ａとしてＡｌ０．９８Ｇａ０．０２Ａｓの酸化層を用い、高屈折率層１０７ｂとしてＡｌ０．９Ｇａ０．１Ａｓ層を用いる。水蒸気酸化でＡｌ０．９８Ｇａ０．０２Ａｓ層を酸化層に変えることで、８５０ｎｍでも光吸収の少ない、屈折率差１．５以上のＤＢＲが形成される。例えば、実施例１〜４で用いたＳｉＯ２層／アモルファスＳｉ層からなる３ペアの誘電体ＤＢＲでは、波長１μｍより小さい場合、アモルファスＳｉ層の光吸収がに顕著になり、ＤＢＲとして使用できなくなる。本実施例のような構成により、材料選択の幅が広がり、設計の自由度が向上する。
【００６０】
本実施例では、面発光レーザの発振波長として１０５０ｎｍの例を挙げたが、他の材料系を用いた異なる波長帯においても同様の効果が期待される。また、本実施例では量子井戸構造のウエル数を３としたが、発振に必要なゲインが得られるならこれに限定されない。
【図面の簡単な説明】
【００６１】
【図１】本発明の第１、４、５の実施の形態及び実施例１に係る面発光レーザの模式断面図である。
【図２】本発明の第２の実施の形態に係る段差パターンの一例である。
【図３】本発明の第２の実施の形態に係る段差パターンの一例である。
【図４】本発明の第３の実施の形態及び実施例３に係る面発光レーザの模式断面図である。
【図５】本発明の実施例２に係る段差パターンの一例である。
【符号の説明】
【００６２】
１０１  基板
１０２  第１のＤＢＲ
１０２ａ  ｐ型低屈折率層
１０２ｂ  ｐ型高屈折率層
１０２ｃ  ｎ型低屈折率層
１０２ｄ  ｎ型高屈折率層
１０２ｅ  高濃度ｎ型トンネル接合層
１０２ｆ  高濃度ｐ型トンネル接合層
１０３  電流狭窄層
１０３ａ  電流通過部
１０３ｂ  電流ブロック部
１０４  第１の半導体スペーサ層
１０５  活性層
１０６  第２の半導体スペーサ層
１０７  第２のＤＢＲ
１０７ａ  低屈折率層
１０７ｂ  高屈折率層
１０８  段差構造
１０９  電極
１１０  電極
１１１  樹脂層
２００、３００  凸部
２０１、３０１  凹部
２０２、３０２  境界線
【図１】
2010080571.tif 000003
【図２】
2010080571.tif 000004
【図３】
2010080571.tif 000005
【図４】
2010080571.tif 000006
【図５】
2010080571.tif 000007