(57)【要約】【課題】  ボディ領域内の少数キャリア濃度が小さい。【解決手段】  エミッタ電極Ｅと接続するｎ＋型のエミッタ領域３４と、エミッタ領域３４を囲繞するとともに、エミッタ電極Ｅと接続するｐ−型のボディ領域２８と、ボディ領域２８と接するとともに、ボディ領域２８によってエミッタ領域３４から隔てられているｎ−型のドリフト領域２６と、エミッタ領域３４とドリフト領域２６を隔てているボディ領域２８にゲート絶縁膜３３を介して対向しているトレンチゲート電極３２とを備えている半導体装置において、そのトレンチゲート電極３２は、トレンチ幅の異なる部分がトレンチゲート電極３２の長手方向に形成されている。【選択図】  図１
2010103565.tif 000002
【特許請求の範囲】
【請求項１】
一対の主電極と、
一方の主電極に接続されている第２導電型半導体領域と、
前記第２導電型半導体領域を囲繞するとともに、前記一方の主電極に接続されている第１導電型のボディ領域と、
前記ボディ領域に接するとともに、前記ボディ領域によって前記第２導電型半導体領域から隔てられている第２導電型のドリフト領域と、
前記第２導電型半導体領域と前記ドリフト領域を隔てている前記ボディ領域にゲート絶縁膜を介して対向しているトレンチゲート電極を備えている半導体装置において、
前記トレンチゲート電極は、トレンチ幅の異なる部分がトレンチゲート電極の長手方向に形成されていることを特徴とする半導体装置。
【請求項２】
トレンチゲート電極のトレンチ幅の長手方向の位相が、隣接するトレンチゲート電極において揃っていることを特徴とする請求項１の半導体装置。
【請求項３】
トレンチ幅の広い部分と狭い部分がトレンチゲート電極の長手方向に交互に形成されており、
トレンチ幅の幅広な部分の合計長さが、トレンチゲート電極の全長の30〜80％の範囲で形成されていることを特徴とする請求項１又は２の半導体装置。
【請求項４】
トレンチゲート電極のトレンチ幅の異なる部分が、トレンチゲート電極の長手方向に沿って周期的に繰返されて形成されていることを特徴とする請求項１〜３のいずれかの半導体装置。
【請求項５】
隣接するトレンチゲート電極間の間隔の狭い領域に存在する半導体領域が、トレンチゲート電極にゲートオン電圧が印加されていない状態で実質的に完全空乏化されていることを特徴とする請求項１〜４のいずれかの半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トレンチタイプのゲート電極によって１対の主電極間を流れる電流のオン・オフを制御する半導体装置に関し、なかでもオン電圧あるいはオン抵抗を低下させる技術に関する。
【背景技術】
【０００２】
バイポーラトランジスタの表面部にＭＯＳ構造を形成したＩＧＢＴ（Insulated Gate Bipolar Transistor）が知られている。図７に、コレクタ電極Ｃとエミッタ電極Ｅの間を流れる電流をトレンチゲート電極１３２でオン・オフ制御するＩＧＢＴ６の一例を示す。
ＩＧＢＴ６の表面部には、エミッタ電極Ｅに接続されているｐ＋型のボディコンタクト領域１３６と、そのエミッタ電極Ｅに接続されているｎ＋型のエミッタ領域１３４と、そのボディコンタクト領域１３６とエミッタ領域１３４を囲繞するｐ−型のボディ領域１２８が形成されている。ｐ＋型のボディコンタクト領域１３６とｐ−型のボディ領域１２８は同電位に維持されるために、一括してボディ領域と総称することもできる。
ｐ−型のボディ領域１２８の下方にｎ−型のドリフト領域１２６が形成されており、その下方にｎ＋型のバッファ領域１２４が形成されており、その下方にｐ＋型のコレクタ領域１２２が形成されている。コレクタ領域１２２はコレクタ電極Ｄに接続されている。
エミッタ領域１３４とドリフト領域１２６を隔てているボディ領域１２８にトレンチが形成されおり、エミッタ領域１３４とドリフト領域１２６を隔てているボディ領域１２８にゲート絶縁膜１３３を介して対向するトレンチゲート電極１３２が形成されている。
【０００３】
このＩＧＢＴ６のオン状態の動作を説明する。エミッタ電極Ｅを接地し、コレクタ電極Ｃに正電圧を加え、トレンチゲート電極１３２に正電圧を印加すると、ボディ領域１２８のうちゲート絶縁膜１３３を介してトレンチゲート電極１３２と対向する箇所がｎ型に反転する。すると電子キャリアが、エミッタ領域１３４からｎ型に反転したチャネルを経由してドリフト領域１２６へ注入され、バッファ領域１２４内に蓄積する。電子キャリアがバッファ領域１２４に蓄積すると、バッファ領域１２４とコレクタ領域１２２の接触電位差が低下し、コレクタ領域１２２からバッファ領域１２４へ正孔キャリアが注入され、さらにはドリフト領域１２６へ注入される。これによりバッファ領域１２４とドリフト領域１２６に伝導度変調現象が起こり、低いオン電圧を実現する。
コレクタ領域１２２から注入された正孔キャリアは、電子キャリアと再結合して消滅するか、ボディ領域１２８とボディコンタクト領域１３６を経由してエミッタ電極Ｅへ排出される。
【０００４】
この種の半導体装置のオン電圧を低下させるために、コレクタ・エミッタ電極間の正孔キャリア濃度の増加を図った半導体装置が提案されている。
特許文献１には、ドリフト領域とボディ領域のｐｎ接合界面に、ドリフト領域よりも不純物濃度が高い高濃度半導体領域を形成した半導体装置が記載されている。この半導体装置によれば、エミッタ電極へ排出される正孔キャリアが、高濃度半導体領域とドリフト領域の界面に形成されるポテンシャル障壁によって、ドリフト領域内に溜まり易くなり、正孔キャリアの濃度を高くすることができる。正孔キャリアの濃度の増加に伴い、電子キャリアの注入量も増加するので半導体装置のオン電圧が低下する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平８−３１６４７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、この種の半導体装置のオン電圧をさらに低下させるためには、ボディ領域内における少数キャリアの濃度を増大させる必要がある。特許文献１の半導体装置は、フローティング半導体領域近傍のドリフト領域内における少数キャリアの濃度を増大させることはできるものの、ボディ領域内に少数キャリアを蓄積して少数キャリアの濃度を増大させることはできない。
本発明は、ボディ領域内に少数キャリアを蓄積し、ボディ領域内の少数キャリア濃度を増大させ、半導体装置のオン電圧をさらに低下させることを目的とする。
【課題を解決するための手段】
【０００７】
本発明の半導体装置は、一対の主電極と、一方の主電極に接続されている第２導電型半導体領域と、その第２導電型半導体領域を囲繞するとともに、前記一方の主電極に接続されている第１導電型のボディ領域と、ボディ領域に接するとともに、ボディ領域によって第２導電型半導体領域から隔てられている第２導電型のドリフト領域と、第２導電型半導体領域とドリフト領域を隔てているボディ領域にゲート絶縁膜を介して対向しているトレンチゲート電極を備えている。本発明の半導体装置のトレンチゲート電極は、トレンチ幅の異なる部分がトレンチゲート電極の長手方向に形成されている。
本発明の半導体装置は、ＭＯＳＦＥＴ、ＩＧＢＴ、サイリスタ等であり、ＭＯＳＦＥＴであれば一対の主電極がドレイン・ソース電極であり、第２導電型半導体領域がソース領域と称される。ＩＧＢＴやサイリスタであれば一対の主電極がエミッタ・コレクタ電極であり、第２導電型半導体領域がエミッタ領域と称される。
第２半導体領域はボディ領域の上部であってトレンチゲート電極に沿った位置の少なくとも一部に形成されていればよく、その形状などは適宜調整すればよい。またボディ領域は、不純物濃度が高いボディコンタクト領域と不純物濃度が低い狭義のボディ領域から構成されていてもよい。不純物濃度が高いボディコンタクト領域を設けると、電極との間でオーミック接続しやすいので有利である。
【０００８】
上記の半導体装置のトレンチゲート電極は、トレンチ幅の異なる部分が長手方向に形成されている。したがって、隣接するトレンチゲート電極との関係で言うと、隣接するトレンチゲート電極間の間隔が狭い領域と広い領域が、トレンチゲート電極の長手方向に形成されることになる。隣接するトレンチゲート電極間との間隔が狭い領域では、ボディ領域の表面積が減少することになる。ボディ領域の表面積が減少すると、ボディ領域を経由して主電極へ排出される少数キャリアの流動に対する抵抗が高くなる。このための主電極へ排出されるはずの少数キャリアがボディ領域内に溜まり易くなり、それに呼応して多数キャリアの注入量も増加するために、オン電圧が低下する。
なお、トレンチゲート電極のトレンチ幅の異なる部分が部分的に形成されていることが重要であり、例えばトレンチゲート電極のトレンチ幅が、全長に亘って幅広で形成されていると、オフ耐圧が劣化するという問題がある。即ち、トレンチゲート電極のトレンチ幅が全長に亘って幅広であると、ボディ領域とドリフト領域のｐｎ接合界面の面積が減少してしまう。このため、半導体装置がオフしたときに、ボディ領域とドリフト領域のｐｎ接合界面から広がる空乏層で保持し得る電界が減少する。その結果、トレンチゲート電極のゲート絶縁膜に電界が集中し易くなり、なかでもゲート絶縁膜の屈曲する箇所に電界が集中して半導体装置が破壊される現象が生じやすい。したがって、トレンチゲート電極は、トレンチ幅の異なる部分が長手方向に部分的に形成されていることが重要であり、換言すると、隣接するトレンチゲート電極間の間隔が広い領域が部分的に形成されていることが重要である。これにより、隣接するトレンチゲート電極間の間隔が狭い領域ではゲート絶縁膜に集中し易い電界を、隣接するトレンチゲート電極間の間隔が広い領域側へ分散させることができる。隣接するトレンチゲート電極間の間隔が広い領域で、半導体装置が破壊されることを抑制し、高い耐圧を維持することができる。
【０００９】
トレンチゲート電極のトレンチ幅の長手方向の位相が、隣接するトレンチゲート電極相互の間で揃っていることが好ましい。
トレンチ幅が長手方向に変化する位相が揃っていると、トレンチ幅が幅広な部分では隣接するトレンチゲート電極間の間隔が狭くなり、トレンチ幅が狭い部分では隣接するトレンチゲート電極間の間隔が広くなる。隣接するトレンチゲート電極間の間隔が狭い領域と広い領域が、交互に形成されることになる。これによりボディ領域内に少数キャリアを蓄積することができ、オン電圧を低下させることができる。また隣接するトレンチゲート電極間の間隔が広い箇所が交互に形成されているため、ゲート絶縁膜の屈曲部に電界が集中することがなくオフ耐圧が低下することもない。
【００１０】
トレンチ幅の広い部分と狭い部分がトレンチゲート電極の長手方向に交互に形成されている場合、トレンチ幅の幅広な部分の合計長さが、トレンチゲート電極の全長の30〜80％の範囲で形成されていることが好ましい。
トレンチゲート電極のトレンチ幅が全長に亘って幅広であると、トレンチゲート電極のゲート絶縁膜の屈曲部に電界が集中し、オフ耐圧が低下する。一方、トレンチゲート電極のトレンチ幅が全長に亘って狭い場合は、従来から公知の半導体装置と同様であり、少数キャリアをボディ領域内に蓄積することができない。したがって、トレンチゲート電極のトレンチ幅が幅広な部分を、トレンチゲート電極の長手方向に沿って、部分的かつ離隔的に形成すると、オフ耐圧を低下させないで少数キャリアを蓄積できるようになる。
上記の半導体装置では、トレンチ幅の幅広な部分の合計長さが、トレンチゲート電極の全長の30〜80％の範囲で形成されていると、ゲート絶縁膜に電界が集中してオフ耐圧が低下することなく、ボディ領域に少数キャリアが蓄積してオン電圧を低下させることができる。
【００１１】
トレンチゲート電極のトレンチ幅の異なる部分が、トレンチゲート電極の長手方向に沿って周期的に繰返されて形成されているのが好ましい。
この場合、隣接するトレンチゲート電極間の間隔が狭い領域と広い領域が、長手方向に沿って周期的に形成されることになる。これにより、隣接するトレンチゲート電極間の間隔の広い領域が等間隔で形成されることになる。したがって、ゲート絶縁膜に集中し易い電界が一様に分散し易くなる。
【００１２】
本発明者らは、長手方向でトレンチ幅が変化しているトレンチゲート電極による効果を詳細に検討した結果、オン電圧を低下させるだけでなく、半導体装置をターンオンしたときのターンオン時間を短縮化できることを見出した。
特に、隣接するトレンチゲート電極間の間隔の狭い領域に存在する半導体領域が、トレンチゲート電極にゲートオン電圧が印加されていない状態で実質的に完全空乏化されていると、ターンオン時間を顕著に短縮化できることを見出した。
ゲート絶縁膜と半導体領域の接合界面からは、トレンチゲート電極にゲート電圧が印加されていなくても、空乏層が広がっている。
隣接するトレンチゲート電極間に挟まれている半導体領域が狭く、ゲート絶縁膜の膜厚が最適化されていると、それぞれのゲート絶縁膜から広がる空乏層が隣接するトレンチゲート電極で挟まれている半導体領域内で繋がり、半導体領域が完全空乏化される。
この状態でトレンチゲート電極にゲート電圧が印加されると、隣接するトレンチゲート電極に挟まれた半導体領域ではそれ以上に空乏層が広がることができないため、半導体領域にすぐに反転層が形成されることになる。
上記の半導体装置では、隣接するトレンチゲート電極間の幅の狭い部分の半導体領域に極めて短時間で反転層が形成される。ターンオン時間を短くすることができ、高速なスイッチング特性を実現する。
トレンチゲート電極間の間隔に存在する半導体領域が、トレンチゲート電極にゲートオン電圧が印加されていない状態で完全空乏化されていると、第２導電型半導体領域と第２導電型ドリフト領域の間を第１導電型ボディ層で分離しておく必要がない。トレンチゲート電極間の間隔に存在する半導体領域は、第２導電型半導体領域と第２導電型ドリフト領域が直接接続している半導体領域であってもよく、第１導電型ボディ層を介して第２導電型半導体領域と第２導電型ドリフト領域が接続している半導体領域であってもよい。
【発明の効果】
【００１３】
本発明によると、ボディ領域内の少数キャリア濃度を高くすることができ、半導体装置のオン電圧を低下させることができる。
【図面の簡単な説明】
【００１４】
【図１】第１実施例の半導体装置１の要部斜視図を示す。
【図２】第１実施例の半導体装置１のトレンチゲート電極の平面パターンを示す。
【図３】第２実施例の半導体装置２の要部斜視図を示す。
【図４】第３実施例の半導体装置３のトレンチゲート電極の平面パターンを示す。
【図５】第４実施例の半導体装置４のトレンチゲート電極の平面パターンを示す。
【図６】第５実施例の半導体装置５の要部斜視図を示す。
【図７】従来の半導体装置の要部斜視図を示す。
【発明を実施するための形態】
【００１５】
最初に実施例の主要な特徴を列記する。
（第１実施形態）  エミッタ電極に接続されている第１導電型（例えばｐ型）のボディコンタクト領域と、そのエミッタ電極に接続されている第２導電型（例えばｎ型）のエミッタ領域と、ボディコンタクト領域とエミッタ領域を囲繞する第１導電型のボディ領域と、ボディ領域に接するとともにそのボディ領域によってボディコンタクト領域とエミッタ領域から隔てられている第２導電型のドリフト領域と、そのドリフト領域に接するとともにそのドリフト領域によってボディ領域から隔てられているバッファ領域と、そのバッファ領域に接するとともにそのバッファ領域によってドレイン領域から隔てられているコレクタ領域と、そのコレクタ領域に接続されているコレクタ電極と、エミッタ領域とドリフト領域を隔てているボディ領域にゲート絶縁膜を介して対向しているゲート電極を備えているＩＧＢＴにおいて、そのトレンチゲート電極は、トレンチ幅の異なる部分がトレンチゲート電極の長手方向に形成されている。
（第２実施形態）  ソース電極に接続されている第１導電型（例えばｐ型）のボディコンタクト領域と、そのソース電極に接続されている第２導電型（例えばｎ型）のソース領域と、ボディコンタクト領域とソース領域を囲繞する第１導電型のボディ領域と、ボディ領域に接するとともにそのボディ領域によってボディコンタクト領域とソース領域から隔てられている第２導電型のドリフト領域と、そのドリフト領域に接するとともにそのドリフト領域によってボディ領域から隔てられているドレイン領域と、そのドレイン領域に接続されているドレイン電極と、ソース領域とドリフト領域を隔てているボディ領域にゲート絶縁膜を介して対向するゲート電極とを備えているＭＯＳにおいて、そのトレンチゲート電極は、トレンチ幅の異なる部分がトレンチゲート電極の長手方向に形成されている。
（第３実施形態）  トレンチゲート電極群の平面パターンの位相が、トレンチゲート電極の長手方向で揃っている。
（第４実施形態）  トレンチゲート電極の幅の異なる部分が、トレンチゲート電極の長手方向に沿って一定の周期性をもって（等間隔で）形成されている。
（第５実施形態）  トレンチゲート電極のトレンチ幅が幅広な部分の長手方向の長さは、隣接するトレンチゲート電極までの間隔の5倍以下で形成されている。
【実施例】
【００１６】
図面を参照して以下に各実施例を詳細に説明する。
（第１実施例）  図１には、第１実施例の半導体装置１の要部斜視図が模式的に示されている。半導体装置１はコレクタ・エミッタ電極間を流れる電流のオン・オフを制御するトレンチゲート電極３２を備えた半導体装置である。
半導体装置１の構成を半導体装置の膜厚方向（図中ｚ方向）に裏面側から説明すると、アルミニウム等からなるコレクタ電極（図示省略）と接続されるｐ＋型の不純物を含有するシリコン単結晶のコレクタ領域２２が形成されている。そのコレクタ領域２２上にはｎ＋型の不純物を含有するシリコン単結晶のバッファ領域２４が形成されている。そのバッファ領域２４上にはｎ−型の不純物を含有するシリコン単結晶のドリフト領域２６が形成されている。ドリフト領域２６上にはｐ＋型の不純物を含有するシリコン単結晶のボディ領域２８が形成されている。
ボディ領域２８を貫通してドリフト領域２６に達し、そのボディ領域２８にゲート絶縁膜３３を介して対向しているトレンチゲート電極３２が、並列に複数個形成されている（図中ｙ方向に並列に形成されている）。ゲート絶縁膜３３は酸化シリコンで形成され、トレンチゲート電極３２はポリシリコンで形成されている。トレンチゲート電極３２は、トレンチゲート電極３２の長手方向（図中ｘ方向）でトレンチ幅の幅広な部分が一定の周期で繰返して形成されている。あるいは、トレンチゲート電極３２のトレンチ幅の幅広な部分が等間隔で繰返されているとも言える。
トレンチゲート電極３２の平面パターンを見ると、隣接するトレンチゲート電極３２の平面パターンの周期の位相は揃っている。したがって隣接するトレンチゲート電極３２の幅広な部分で挟まれた間隔は狭く形成され、隣接するトレンチゲート電極３２の幅広でない部分で挟まれた間隔は広く形成されている。その隣接するトレンチゲート電極３２に挟まれた狭い間隔と広い間隔が、トレンチゲート電極３２の伸びている方向（ｘ方向）に交互に周期的に形成されている。
【００１７】
ボディ領域２８上部には、選択的にｎ＋型の不純物を含有するエミッタ領域３４とｐ＋型のボディコンタクト領域３６が形成されている。エミッタ領域３４は隣接するトレンチゲート電極３２間の間隔が広い領域にトレンチゲート電極３２に接して形成されている。ボディコンタクト領域３６は、隣接するトレンチゲート電極３２間の間隔が狭い領域を含めてボディ領域２８の上部に亘って形成されている。エミッタ領域３４とボディコンタクト領域３６はエミッタ電極（図示省略）に接続されている。ボディコンタクト領域３６は、エミッタ電極とボディ領域２８を等電位に保つためのものであり、エミッタ電極とボディ領域２８の間にオーミック接続が確保されていれば省略することができる。狭義のボディ領域２８とボディコンタクト領域３４を総称して広義のボディ領域といってもよい。
各半導体領域の不純物濃度は、コレクタ領域２２が1×1018〜1×1020cm-3の範囲であり、バッファ領域２４が1×1016〜1×1018cm-3の範囲であり、ドリフト領域２６が1×1013〜1×1014cm-3の範囲であり、ボディ領域２８が1×1016〜1×1018cm-3の範囲であり、ボディコンタクト領域３４が1×1018〜1×1020cm-3の範囲であり、エミッタ領域３６が1×1018〜1×1020cm-3の範囲で形成されるのが好ましい。
【００１８】
図１の平面図が図２に示されており、図２中のＩ−Ｉ線矢視断面図が図１の正面に対応している。なお、この平面図はコレクタ・エミッタ電極間の方向に直交する面で断面視していることになる。
複数のトレンチゲート電極３２がｙ方向に並列に形成されており、そのトレンチゲート電極３２の長手方向（図中ｘ方向）にトレンチ幅が幅広な部分（図中Ｌ４）が周期的に形成されている。したがって、このトレンチ幅の幅広な部分（図中Ｌ４）は、トレンチ幅が幅広ではない部分を含めた周期（図中Ｌ３）に対してある割合で形成されていることになる。換言すれば、トレンチゲート電極３２の全長の長さに対してある割合で形成されているとも言える。この割合は、30〜80％の範囲で形成されているのが好ましい。
また、トレンチゲート電極３２のトレンチ幅が幅広な部分（図中Ｌ４）は、隣接するトレンチゲート電極３２との間隔が狭い領域（図中Ｌ１）を形成する。同様にトレンチゲート電極３２のトレンチ幅が幅広でない部分は、隣接するトレンチゲート電極３２間の間隔が広い領域（図中Ｌ２）を形成する。この隣接するトレンチゲート電極３２間の間隔が狭い領域（図中Ｌ１）と広い領域（図中Ｌ２）が、トレンチゲート電極３２の平面パターンの周期に沿って、トレンチゲート電極３２の伸びる方向（図中ｘ方向）に周期的に形成されている。
ボディコンタクト領域３６の表面積は、隣接するトレンチゲート電極３２間の間隔が狭い領域（図中Ｌ１）が形成されることで、その表面積は小さくなっている。
【００１９】
半導体装置１がオン状態のときの動作を説明する。
エミッタ電極を接地し、コレクタ電極に正電圧を印加し、トレンチゲート電極３２に正電圧を印加すると、ボディ領域２８のうちトレンチゲート電極３２と対向する箇所がｎ型に反転される。そのために、電子キャリアがエミッタ領域３４からそのｎ型に反転した箇所をトレンチゲート電極３２に沿って通過し、ドリフト領域２６へ注入される。ドリフト領域２６に注入された電子キャリアは、そのドリフト領域２６内をコレクタ電極側へ向かって流れ、電子キャリアはバッファ領域２４内に蓄積する。電子キャリアがバッファ領域２４に蓄積すると、バッファ領域２４とコレクタ領域２２の接触電位差が低下し、コレクタ領域２２からバッファ領域２４へ正孔キャリアが導入され、さらにはドリフト領域２６へ正孔キャリアが注入される。これによりバッファ領域２４及びドリフト領域２６に伝導度変調現象が起こり、低いオン電圧を実現する。
【００２０】
コレクタ領域２２からドリフト領域２６に注入された正孔キャリアは、電子キャリアと再結合して消滅するか、あるいはボディ領域２８とボディコンタクト領域３６を経由してエミッタ電極へ排出される。
このとき、トレンチゲート電極３２のトレンチ幅が幅広な部分に挟まれた領域（図２中のＬ１に対応する領域）にはボディコンタクト領域３６が形成されているため、このボディコンタクト領域３６に向かって、このボディコンタクト領域３６の下方のボディ領域２８内に、ドリフト領域２６から正孔キャリアが流入してくる。しかしながら、トレンチ幅が幅広なトレンチゲート電極３２で挟まれたこのボディ領域２８は、その幅が狭くなっているため正孔キャリアに対する拡散抵抗が大きくなっている。さらに、ボディコンタクト領域３６の面積が小さくなっているため、その正孔キャリアに対するコンタクト抵抗も大きい。したがって、このトレンチ幅が幅広な部分に対応するボディ領域２８とボディコンタクト領域３６を経由してエミッタ電極へ排出される正孔キャリアに対する抵抗値が大きく、そのためボディ領域２８内の正孔キャリア濃度が高くなる。これに伴って、エミッタ領域３４から注入される電子キャリアが増加するのでオン電圧が低下する。
【００２１】
ところで、トレンチゲート電極３２のトレンチ幅が幅広な部分（図２中のＬ４）に挟まれた領域（図２中のＬ１）に対応するボディ領域２８とドリフト領域２６との間のｐｎ接合界面の面積は、隣接するトレンチゲート電極３２の間隔が広い領域（図２中のＬ２）に比して小さくなっている。したがってトレンチゲート電極３２のトレンチ幅が幅広な部分のゲート酸化膜３３には電界が集中し易くなっている。しかしながら、第１実施例の半導体装置１では、隣接するトレンチゲート電極３２の間隔が狭い領域（図２中のＬ１）と広い領域（図２中のＬ２）が、トレンチゲート電極３２の平面パターンの周期に沿って、トレンチゲート電極３２の長手方向（図２中のｘ方向）に周期的に形成されている。そのため、隣接するトレンチゲート電極３２の間隔が狭い領域（図２中のＬ１）に集中し易い電界を隣接するトレンチゲート電極３２の間隔が広い領域（図２中のＬ２）側に分散することができる。したがってゲート絶縁膜３３が破壊されるのを抑制できる。なお、上述のように集中する電界を分散させる効果を奏するには、トレンチゲート電極３２のトレンチ幅の幅広な部分のトレンチゲート電極３２の長手方向の長さ（図２中のＬ４で示される長さ）は、そのトレンチゲート電極３２のトレンチ幅の幅広な部分が隣接するトレンチゲート電極３２間の間隔の長さ（図２中のＬ１で示される長さ）の5倍以下の範囲で構成されるのが好ましい。トレンチゲート電極３２のトレンチ幅の幅広な部分がこの範囲を超えて形成されていると、そのトレンチゲート電極３２のゲート絶縁膜３３の屈曲部に電界が集中し破壊される場合がある。
【００２２】
第１実施例の変形例を図面を参照して以下に説明する。なお、第１実施例と略同一の構成には同一符号を付して説明を省略する。
（第２実施例）  図３に半導体装置２の要部斜視図が模式的に示されている。半導体装置２は、第１実施例の半導体装置１の構成と比較すると、エミッタ領域３４を形成する位置が異なっている。トレンチゲート電極３２のトレンチ幅の幅広の部分に挟まれたボディ領域２８上部にもエミッタ領域３４が形成されている。
この場合、トレンチゲート電極３２のトレンチ幅が幅広な部分に対向するボディ領域２８内に形成された反転層を、エミッタ領域３４から注入された電子キャリアがチャネルとして効果的に利用できる。したがって、チャネル幅が広くなりオン電圧を低下させることができる。
【００２３】
（第３実施例）  図４に半導体装置３のトレンチゲート電極３２の要部平面パターンが模式的に示されている。
トレンチゲート電極３２のトレンチ幅の幅広な部分は、第１実施例の半導体装置１のように矩形である必要はなく、多角形で構成されていてもよい。第３実施例の場合は略六角形の形状となっている。この場合でも、第１実施例の半導体装置１と同様の作用効果によってトレンチゲート電極３２のトレンチ幅が幅広な部分に挟まれた領域の正孔キャリアに対する拡散抵抗やコンタクト抵抗が高くなり、オン電圧が低下する。
【００２４】
（第４実施例）  図５の半導体装置４は隣接するトレンチゲート電極３２の平面パターンが線対称ではない場合が模式的に示されている。
この場合でも、トレンチゲート電極３２のトレンチ幅が幅広な部分が、隣接するトレンチゲート電極３２間の狭くし、その狭い間隔において正孔キャリアに対する拡散抵抗やコンタクト抵抗が高くなり、オン電圧が低下する。
【００２５】
（第５実施例）  図６に半導体装置５の要部斜視図が模式的に示されている。
第５実施例の半導体装置５は、トレンチゲート電極３２のトレンチ幅の幅広な部分に挟まれた領域の上部にエミッタ領域３４が形成されている。また、本実施例では、トレンチゲート電極３２のトレンチ幅の幅広な部分に挟まれた領域の幅（図中Ｌ１）が極めて狭く形成されている。極めて狭く形成されていると、トレンチゲート電極３２にゲート電圧が印加されていない状態ではエミッタ領域３４の下方に形成されているボディ領域２８が実質完全空乏化される。つまり、ゲート絶縁膜３２とボディ領域２８の接合界面から広がる空乏層が、このトレンチで挟まれた箇所が極めて狭くなると、対向するトレンチゲート電極３２から広がる空乏層が繋がるために、トレンチゲート電極３２にゲート電圧が印加されていない状態でボディ領域２８内が実質完全空乏化されるのである。これにより、トレンチゲート電極３２にゲート電圧が印加されると、空乏層がそれ以上広がることができないために、すぐに反転層が形成される。つまり、半導体装置のターンオン時間が短くなる。
なお、第５実施例の半導体装置５においても、ボディコンタクト領域３６の面積が減少しているために、正孔キャリアに対するコンタクト抵抗が増加している。したがってボディ領域２８内の正孔キャリア濃度は高くなっており、オン電圧の低下も実現している。
トレンチゲート電極３２のトレンチ幅の幅広な部分に挟まれた領域を実質完全空乏化するには、その領域の幅（図中Ｌ１）とトレンチゲート電極３２のゲート絶縁膜３３の膜厚を適宜調整すればよい。また、この領域が実質完全空乏化される場合は、その領域の導電型は特に問題とならないため、エミッタ領域３４の下方にボディ領域２８が形成されていなくてもよく、エミッタ領域３４がドリフト領域２６に直接接していてもよい。
【００２６】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００２７】
２２：コレクタ領域
２４：バッファ領域
２６：ドリフト領域
２８：ボディ領域
３２：トレンチゲート電極
３３：ゲート酸化膜
３４：エミッタ領域（第２導電型半導体領域）
３６：ボディコンタクト領域
【図１】
2010103565.tif 000003
【図２】
2010103565.tif 000004
【図３】
2010103565.tif 000005
【図４】
2010103565.tif 000006
【図５】
2010103565.tif 000007
【図６】
2010103565.tif 000008
【図７】
2010103565.tif 000009
【手続補正書】
【提出日】平成22年2月5日(2010.2.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数本のトレンチゲート電極を備えた半導体装置であって、
隣接するトレンチゲート電極間の距離が、トレンチゲート電極にゲートオン電圧を印加しないときに、隣接するトレンチゲート電極に挟まれる範囲の半導体領域が実質的に完全空乏化される距離以下に設定されていることを特徴とする半導体装置。
【請求項２】
複数本のトレンチゲート電極の下方に拡がっているドリフト領域が隣接するトレンチゲート電極によって挟まれる範囲にまで伸びており、
隣接するトレンチゲート電極に挟まれる範囲のドリフト領域が、トレンチゲート電極にゲートオン電圧を印加しないときに、実質的に完全空乏化されることを特徴とする請求項１に記載の半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
半導体装置の分野では、オン電圧の低下に加えて、又はオン電圧の低下とは別に、ターンオン時間を短縮化させたいという要望を存在する。
本発明は、ターンオン時間を短縮化させることを目的とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
本発明の半導体装置は、複数本のトレンチゲート電極を備えている。隣接するトレンチゲート電極間の距離が、トレンチゲート電極にゲートオン電圧を印加しないときに、隣接するトレンチゲート電極に挟まれる範囲の半導体領域が実質的に完全空乏化される距離以下に設定されていることを特徴としている。
本発明の半導体装置は、ＭＯＳＦＥＴ、ＩＧＢＴ、サイリスタ等である。
ゲート絶縁膜と半導体領域の接合界面からは、トレンチゲート電極にゲート電圧が印加されていなくても、空乏層が広がっている。
隣接するトレンチゲート電極間に挟まれている半導体領域が狭く、ゲート絶縁膜の膜厚が最適化されていると、それぞれのゲート絶縁膜から広がる空乏層が隣接するトレンチゲート電極で挟まれている半導体領域内で繋がり、半導体領域が完全空乏化される。
この状態でトレンチゲート電極にゲート電圧が印加されると、隣接するトレンチゲート電極に挟まれた半導体領域ではそれ以上に空乏層が広がることができないため、半導体領域にすぐに反転層が形成されることになる。
上記の半導体装置では、隣接するトレンチゲート電極間の半導体領域に極めて短時間で反転層が形成される。ターンオン時間を短くすることができ、高速なスイッチング特性を実現する。
トレンチゲート電極間の間隔に存在する半導体領域が、トレンチゲート電極にゲートオン電圧が印加されていない状態で完全空乏化されていると、例えば、ＩＧＢＴの場合では、エミッタ領域とドリフト領域の間をボディ領域で分離しておく必要がない。このため、トレンチゲート電極間では、エミッタ領域とドリフト領域が直接接続していてもよく、ボディ領域を介してエミッタ領域とドリフト領域が接続していてもよい。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】削除
【補正の内容】
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】削除
【補正の内容】
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】削除
【補正の内容】
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】削除
【補正の内容】
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】削除
【補正の内容】
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
本発明によると、半導体装置のターンオン時間を短縮させることができる。