(57)【要約】【課題】  簡単な構成で電流源回路を温度補償することができる温度補償回路及び電流源回路を提供する。【解決手段】  温度補償回路１は、第１トランジスタＭ１と同チャネル型のＭＯＳＦＥＴにて構成した第２トランジスタＭ２を設けて構成してあり、ゲート電圧生成手段たる第２トランジスタＭ２のソースは前記第１トランジスタＭ１のゲートに接続してある。また、温度補償回路１にはスイッチング素子として動作させる第３トランジスタＭ３が設けてあり、第３トランジスタＭ３のドレインと第２トランジスタＭ２のソースとを直列接続してある。【選択図】  図１
2010103630.tif 000002
【特許請求の範囲】
【請求項１】
ＭＯＳＦＥＴにて構成してなり、電流源として動作する第１トランジスタの異なる周囲温度における出力変化を補償する温度補償回路において、
前記第１トランジスタのゲートに印加すべき電圧を生成するゲート電圧生成手段を備え、
該ゲート電圧生成手段は、前記第１トランジスタの温度特性と同じ傾向を示す温度特性に係る電圧を当該ゲート電圧生成手段に印加される電圧から差分して、前記第１トランジスタのゲートに印加するようになしてある
ことを特徴とする温度補償回路。
【請求項２】
前記ゲート電圧生成手段は、前記第１トランジスタと同チャネル型のＭＯＳＦＥＴで形成した第２トランジスタにて構成してあり、該第２トランジスタのゲートに印加される所定電圧から当該第２トランジスタの閾値電圧を差分して、前記第１トランジスタのゲートに印加するようになしてあり、
前記第１トランジスタのゲート電圧をリセットするためのリセット手段を更に備える
請求項１記載の温度補償回路。
【請求項３】
前記リセット手段はＭＯＳＦＥＴで形成した第３トランジスタにて構成してあり、前記第２トランジスタと第３トランジスタとを直列接続してあり、
これら第２トランジスタと第３トランジスタとの接続中点と前記第１トランジスタのゲートとを接続するようになしてある
請求項２記載の温度補償回路。
【請求項４】
ＭＯＳＦＥＴにて構成してなり、電流源として動作する第１トランジスタを備える電流源回路において、
請求項１から３のいずれかに記載の温度補償回路を備えることを特徴とする電流源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流源回路の出力電流値の温度による変化を補償する温度補償回路、及び該温度補償回路を備える電流源回路に関する。
【背景技術】
【０００２】
ＣＭＯＳアナログ集積回路（ＬＳＩ）においては，ＭＯＳトランジスタの飽和領域を利用した電流源回路が多用される。
【０００３】
また、車載用のＬＳＩにあっては略−４０℃から略８５℃までというように、比較的大きな温度変化に曝されるが、前述した電流源回路にあってはそのような環境下においても一定の電流を出力することが要求されている。
そのため、次のような温度補償回路を備える電流源回路が提案されている。
【０００４】
図１５は、後述する非特許文献１に開示された電流源回路を示す回路図であり、ＭＯＳＦＥＴ（Metal  Oxide  Semiconductor  Field  Effect  Transistor）にて形成した電流源トランジスタＭ１０に係る負の温度係数を、複数のバイポーラトランジスタに係る正の温度係数によって補償するように構成してある。
【０００５】
また、図１６は、後述する非特許文献２に開示された電流源回路を示す回路図であり、ＭＯＳＦＥＴにて形成した複数のトランジスタのサブ閾値領域を利用して正の温度係数をもつ電圧を生成することによって、ＭＯＳＦＥＴにて形成した電流源トランジスタＭ１０に係る強反転領域における負の温度係数を補償するように構成してある。
【非特許文献１】W.M.Sansen, F.Opt't Eynde, and M.Steyaert:“A CMOS temperature-compensated current reference”,IEEE J.Solid-State Circuits,Vol.23,pp.821-824(1988-6)
【非特許文献２】T.Matsuda, R.Minami, A.Kanamori, H.Iwata, T.Ohzone, S.Yamamoto, T.Ihara, S.Nakajima:“A Temperature and Supply Voltage Independent CMOS Voltage Reference Circuit”,IEICE Trans. Electron.Vol.E88-C,No.5,pp.1087-1093(2005-5)
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、このような従来の電流源回路にあっては回路構成が複雑であり、また複数のＭＯＳＦＥＴ、又は複数のＭＯＳＦＥＴ及びバイポーラトランジスタを配設するために多くの面積を要し、高集積化に支障を来たすという問題があった。また、消費電力が大きいという問題もあった。
【０００７】
本発明は、斯かる事情に鑑みてなされたものであって、簡単な構成で電流源回路を温度補償することができる温度補償回路、及び該温度補償回路を備える電流源回路を提供する。
【課題を解決するための手段】
【０００８】
（１）本発明に係る温度補償回路は、ＭＯＳＦＥＴにて構成してなり、電流源として動作する第１トランジスタの異なる周囲温度における出力変化を補償する温度補償回路において、前記第１トランジスタのゲートに印加すべき電圧を生成するゲート電圧生成手段を備え、該ゲート電圧生成手段は、前記第１トランジスタの温度特性と同じ傾向を示す温度特性に係る電圧を当該ゲート電圧生成手段に印加される電圧から差分して、前記第１トランジスタのゲートに印加するようになしてあることを特徴とする。
【０００９】
本発明の温度補償回路にあっては、電流源として動作する第１トランジスタのゲートに印加すべき電圧を生成するゲート電圧生成手段は、前記第１トランジスタの温度特性と同じ傾向を示す温度特性に係る電圧を当該ゲート電圧生成手段に印加される電圧から差分して、前記第１トランジスタのゲートに印加するようになしてある。すなわち、ゲート電圧生成手段は、第１トランジスタの温度特性が正であれば、正の温度特性に係る電圧を当該ゲート電圧生成手段に印加される電圧から差分して、前記第１トランジスタのゲートに印加し、第１トランジスタの温度特性が負であれば、負の温度特性に係る電圧を当該ゲート電圧生成手段に印加される電圧から差分して、前記第１トランジスタのゲートに印加する。
【００１０】
このように、第１トランジスタの温度特性と同じ傾向を示す温度特性に係る電圧を当該ゲート電圧生成手段に印加される電圧から差分するため、両温度特性が相殺され、これによって温度補償が実現される。
【００１１】
（２）また、本発明に係る温度補償回路は必要に応じて、前記ゲート電圧生成手段は、前記第１トランジスタと同チャネル型のＭＯＳＦＥＴで形成した第２トランジスタにて構成してあり、該第２トランジスタのゲートに印加される所定電圧から当該第２トランジスタの閾値電圧を差分して、前記第１トランジスタのゲートに印加するようになしてあり、前記第１トランジスタのゲート電圧をリセットするためのリセット手段を更に備えることを特徴とする。
【００１２】
本発明の温度補償回路にあっては、ゲート電圧生成手段は、前記第１トランジスタと同チャネル型のＭＯＳＦＥＴで形成した第２トランジスタにて構成してあり、該第２トランジスタのゲートに印加される所定電圧から当該第２トランジスタの閾値電圧を差分して、前記第１トランジスタのゲートに印加する。
【００１３】
これによって、第１トランジスタの温度特性と同じ傾向を示す温度特性に係る電圧を当該ゲート電圧生成手段に印加される電圧から差分することができ、簡単な構成で温度補償を実現することができる。
また、本発明の温度補償回路にあっては、第１トランジスタのゲート電圧をリセットするためのリセット手段を更に備えている。
【００１４】
かかるリセット手段によって第１トランジスタのゲート電圧をリセットするため、第１トランジスタのゲート電圧がノイズ等によって上昇した場合であっても、当該ゲート電圧を所定値にリセットさせて、前記第２トランジスタが遮断状態に保持されてしまうことを防止することができる。
【００１５】
（３）更に、本発明に係る温度補償回路は必要に応じて、前記リセット手段はＭＯＳＦＥＴで形成した第３トランジスタにて構成してあり、前記第２トランジスタと第３トランジスタとを直列接続してあり、これら第２トランジスタと第３トランジスタとの接続中点と前記第１トランジスタのゲートとを接続するようになしてあることを特徴とする。
【００１６】
本発明の温度補償回路にあっては、前記リセット手段はＭＯＳＦＥＴで形成した第３トランジスタにて構成してあり、前記第２トランジスタと第３トランジスタとを直列接続してあり、これら第２トランジスタと第３トランジスタとの接続中点と前記第１トランジスタのゲートとを接続するようになしてあるため、可及的に簡単な構成で温度補償を実現することができる。
また、回路構成が簡単であるため、高集積化した場合であっても、温度補償回路に要する面積の増大を可及的に抑制することができ、高集積化のための設計の自由度が高い。
【００１７】
（４）本発明に係る電流源回路は、ＭＯＳＦＥＴにて構成してなり、電流源として動作する第１トランジスタを備える電流源回路において、前述したいずれかに記載の温度補償回路を備えることを特徴とする。
本発明の電流源回路にあっては、前述したいずれかに記載の温度補償回路を備えるため、前述した如き各効果を奏する。
【発明を実施するための最良の形態】
【００１８】
（本発明の第１の実施形態）
図１は、本発明に係る電流源回路の一構成例を示す回路図であり、図中、Ｍ１はＮチャネル型ＭＯＳＦＥＴにて構成した電流源たる第１トランジスタである。
この第１トランジスタＭ１における第１閾値電圧Ｖｔ１及び移動度μが、周囲温度の変化によってそれぞれ変化するため、そのままでは周囲温度の変化にともなって第１トランジスタＭ１から流出される出力電流Ｉrefの値も変化してしまう。これを可及的に低減する温度補償を実施すべく、第１トランジスタＭ１のゲートに後述する温度補償回路１を介して第１ゲート電圧Ｖｇ１が印加されるようになっている。
【００１９】
すなわち、温度補償回路１は、第１トランジスタＭ１と同チャネル型のＭＯＳＦＥＴにて構成した第２トランジスタＭ２を設けて構成してあり、ゲート電圧生成手段たる第２トランジスタＭ２のソースは前記第１トランジスタＭ１のゲートに接続してある。この第２トランジスタＭ２に係る第２閾値電圧はＶｔ２であり、第２トランジスタＭ２のゲートには第２ゲート電圧Ｖｇ２が印加されるようになっている。
【００２０】
また、温度補償回路１にはスイッチング素子として動作させる第３トランジスタＭ３（リセット手段）が設けてある。本実施の形態にあっては、第３トランジスタＭ３は第２トランジスタＭ２と同チャネル型のＭＯＳＦＥＴにて構成してあり、第３トランジスタＭ３のドレインと第２トランジスタＭ２のソースとを直列接続してある。従って、第２トランジスタＭ２と第３トランジスタＭ３との接続中点と前記第１トランジスタＭ１のゲートとが接続されている。
【００２１】
この第３トランジスタＭ３のソースは、例えば接地することにより、前述した第２トランジスタＭ２と第１トランジスタＭ１との間の電位より低い初期電位になるようにしてあり、第３トランジスタＭ３のゲートに所定の電圧が印加されて第３トランジスタＭ３がオンすると、第２トランジスタＭ２と第１トランジスタＭ１との間が初期電位にリセットされる。
【００２２】
このような電流源回路２にあっては、次のようにして温度補償された出力電流Ｉrefが流出される。
すなわち、前述したように第２トランジスタＭ２には第２閾値電圧Ｖｔ２より高い電圧の第２ゲート電圧Ｖｇ２が印加されており、第２トランジスタＭ２のソースには第２ゲート電圧Ｖｇ２と第２閾値電圧Ｖｔ２との差分に相当する電圧（Ｖｇ２−Ｖｔ２）が与えられる。
【００２３】
ここで、第３トランジスタＭ３はオフされており、第２トランジスタＭ２と第１トランジスタＭ１との間の寄生容量により第１ゲート電圧Ｖｇ１が上昇していくが、第１ゲート電圧Ｖｇ１が前述した電圧（Ｖｇ２−Ｖｔ２）に達すると、第１ゲート電圧Ｖｇ１の上昇が停止する。これは、第２トランジスタＭ２のゲート・ソース間電圧が第２閾値電圧Ｖｔ２と同じ値になり、第２トランジスタＭ２の遮断領域に入るからである。
【００２４】
一方、第１トランジスタＭ１は、電流源として動作させるために飽和領域で動作する必要があるため、第１トランジスタＭ１の出力電流Ｉrefは次の（１）式で表すことができる。
【００２５】
Ｉref＝β／２（Ｖｇ１−Ｖｔ１）2
＝β／２（Ｖｇ２−Ｖｔ２−Ｖｔ１）2          …（１）
なお、（１）式中の利得係数βは次の（２）式で表される。
【００２６】
β＝μＣox（Ｗ／Ｌ）                        …（２）
ここで、Ｃox：単位面積当たりのゲート容量
Ｗ  ：チャネル幅
Ｌ  ：チャネル長
この（１）式の左右両辺を温度Ｔで微分することにより次の（３）式が導かれる。
【００２７】
ｄＩref／ｄＴ＝１／２（Ｖｇ２−Ｖｔ２−Ｖｔ１）2ｄβ／ｄＴ
＋β（Ｖｇ２−Ｖｔ２−Ｖｔ１）ｄ／ｄＴ（Ｖｇ２−Ｖｔ２−Ｖｔ１）  …（３）
ここで、（３）式において右辺第１項の係数及び右辺第２項の係数は共に正である。
【００２８】
一方、移動度μ、第１閾値電圧Ｖｔ１及び第２閾値電圧Ｖｔ２は、いずれも負の温度係数を有しているので、（３）式の右辺第１項のｄβ／ｄＴは負である一方、右辺第２項にあっては第１閾値電圧Ｖｔ１及び第２閾値電圧Ｖｔ２はともに減算する様態で構成されているため、ｄ／ｄＴ（Ｖｇ２−Ｖｔ２−Ｖｔ１）は正である。
【００２９】
そして、（３）式にあってはこれら第１項及び第２項が加算されているので、両項に係る温度特性が相殺され、これによって温度補償が実現されている。
【００３０】
そして、（３）式から明らかな如く、ｄＩref／ｄＴが可及的に零になるように第１トランジスタＭ１におけるチャネル幅Ｗ及びチャネル長Ｌ、並びに第２トランジスタＭ２におけるチャネル幅Ｗ、チャネル長Ｌ、及び第２ゲート電圧Ｖｇ２の値を設定してある。
【００３１】
ここで、出力電流Ｉrefは所要の値に予め定められているので、例えば第１トランジスタＭ１におけるチャネル長Ｌを２μｍから３μｍ程度の適宜寸法に設定することによって、（１）式及び（３）式を用いて前記チャネル幅Ｗ及び第２ゲート電圧Ｖｇ２の値を定めることができる。
【００３２】
なお、第１トランジスタＭ１及び第２トランジスタＭ２は、通常は同じ工程で形成するので第１閾値電圧Ｖｔ１と第２閾値電圧Ｖｔ２とは同じ値であるが、第１トランジスタＭ１と第２トランジスタＭ２とを異なる工程で形成することによって、第１閾値電圧Ｖｔ１と第２閾値電圧Ｖｔ２とを異なる値になしてもよい。
【００３３】
ところで、第３トランジスタＭ３は適宜のタイミングでオン・オフされるようになっており、これによって第１ゲート電圧Ｖｇ１がノイズ等によって上昇した場合であっても、第１ゲート電圧Ｖｇ１を所定値にリセットさせて、第２トランジスタＭ２が遮断状態に保持されてＶｇ１が異常な値に保持されてしまうことを防止することができる。
【００３４】
なお、本実施の形態にあっては、第１トランジスタＭ１及び第２トランジスタＭ２をＮチャネル型ＭＯＳＦＥＴにて構成してあるが、本発明はこれに限らず、図２に示した如く、第１トランジスタＭ１、第２トランジスタＭ２及び第３トランジスタＭ３をそれぞれＰチャネル型ＭＯＳＦＥＴにて構成してもよい。
【００３５】
また、後記するように第１トランジスタＭ１及び第２トランジスタＭ２をＮチャネル型ＭＯＳＦＥＴにて構成し、第３トランジスタＭ３をＰチャネル型ＭＯＳＦＥＴにて構成してもよい。
更に、第２トランジスタＭ２及び第３トランジスタＭ３をＣＭＯＳトランジスタにて構成することもできる。
【００３６】
（実施例）
次に、本発明に係る電流源回路を用いてランプ電圧発生回路を構成した例，及びそれを用いて温度特性を評価した結果について説明する。
図３は、温度特性の検討に用いたランプ電圧発生回路の構成を示す回路図である。
【００３７】
図３に示したように、ランプ電圧発生回路は、２つのＭＯＳトランジスタＭ６，Ｍ７よりなるインバータ回路及びＣＭＯＳトランスミッションゲートを含むスイッチ部５と、キャパシタＣ１と、ＭＯＳトランジスタＭ８，Ｍ９にて構成されたソースフォロワ回路とで構成されており、更に図１に示した温度補償回路１を具備する電流源回路２が、所定量の電荷が蓄えられたキャパシタＣ１から一定の電荷を経時的に放出させるように組み込まれている。
なお、図３中、図１に示した部分に対応する部分には同じ番号を付してその説明を省略する。
【００３８】
図４は、図３に示したランプ電圧発生回路を構成する主要素の動作タイミングを示すタイミングチャートである。
【００３９】
図４（ａ）に示したように、温度補償回路１の第３トランジスタＭ３のゲートに、後述するランプ波を出力する前の適宜タイミングで所定の電圧が印加されて第３トランジスタＭ３が所定時間オンすることによって、電流源回路２の第１ゲート電圧Ｖｇ１が所要値にリセットされる。
【００４０】
温度補償回路１の第２トランジスタＭ２のゲートには第２ゲート電圧Ｖｇ２が印加されており、これによってＶｇ１＝（Ｖｇ２−Ｖｔ２）に相当する電圧が第１トランジスタＭ１のゲートに印加され、第１トランジスタＭ１は温度補償された電流を送出するようになしてある。
一方、キャパシタＣ１には所要量の電荷が蓄えられている。
【００４１】
そして、図４（ｂ）に示したように、第３トランジスタＭ３が所定時間だけオンされてから適宜時間経過したタイミングでスイッチ部５がオンされることによって、電流源回路２が前記キャパシタＣ１から一定の電荷を経時的に放出させ、これによって図４（ｃ）に示したように、ソースフォロワ回路の出力端子Ｖｒａｍｐから鋸状のランプ電圧が出力される。
【００４２】
次に、このような温度補償回路１を具備したランプ電圧発生回路の出力と、温度補償回路１を具備しない従来のランプ電圧発生回路の出力とを異なる周囲温度で比較した結果について説明する。なお、従来のランプ電圧発生回路としては、図３に示した回路から温度補償回路１を除去した構成のものを用いた。
【００４３】
図５は、図３に示した如く温度補償回路１を具備したランプ電圧発生回路の出力を異なる周囲温度で測定した結果を示すグラフであり、また、図６は従来のランプ電圧発生回路の出力を異なる周囲温度で測定した結果を示すグラフである。両図において、縦軸はランプ電圧発生回路の出力電圧（Ｖｒａｍｐ）を、また横軸は時間をそれぞれ示している。
【００４４】
両図中、（ａ）は周囲温度を−４０℃とした場合の結果を、（ｂ）は周囲温度を２５℃とした場合の結果を、（ｃ）は周囲温度を８５℃とした場合の結果をそれぞれ示している。
【００４５】
なお、比較試験に用いたランプ電圧発生回路は、第２ゲート電圧Ｖｇ２が１．７４Ｖであり、第１トランジスタＭ１のチャネル幅／チャネル長が１．２μｍ／１０．５μｍであり、第２トランジスタＭ２のチャネル幅／チャネル長が０．６μｍ／５．０μｍであり、キャパシタＣ１の容量が０．９ｐＦである。
【００４６】
図６から明らかな如く、従来のランプ電圧発生回路にあっては、電流源が温度補償されていないため、周囲温度の変化にともなってランプ電圧発生回路の出力電圧が、最大で５７８ｍＶ変化しており、変化率は２６．８％であった。また、かかる測定結果より、前記電流源の温度係数は２１４４ｐｐｍ／℃と算出された。
【００４７】
これに対し、図５から明らかな如く、本発明に係る温度補償回路１を具備するランプ電圧発生回路にあっては、電流源が温度補償されているため周囲温度が変化した場合であっても、ランプ電圧発生回路の出力電圧は最大でも４４．５ｍＶしか変化しておらず、変化率は２．８％であった。また、かかる測定結果より、温度補償回路１が設けられた電流源の温度係数は２１２±５１．４ｐｐｍ／℃と算出された。
【００４８】
（他の実施例）
図７、図１０及び図１３は、本発明の他の実施例に係るランプ電圧発生回路の構成を示す回路図である。なお、これら図７、図１０及び図１３中、図３に対応する部分には同じ記号を付してその説明を省略する。
【００４９】
図７に示したランプ電圧発生回路では、温度補償回路１のスイッチング素子として動作させる第３トランジスタＭ３を第２トランジスタＭ２と異なるチャネル型になしてある。図７に示した場合にあっては、第２トランジスタＭ２はＮチャネル型ＭＯＳＦＥＴで構成してあり、第３トランジスタＭ３はＰチャネル型ＭＯＳＦＥＴで構成してある。
【００５０】
このようなランプ電圧発生回路にあっては、図８（ａ）に示した如く、温度補償回路１の第３トランジスタＭ３のゲートに印加する電圧を、ランプ波を出力する前の適宜タイミングでローレベルになすことによって、電流源回路２の第１ゲート電圧Ｖｇ１が所要値にリセットされる。
【００５１】
そして、図８（ｂ）に示したように、前記タイミングから適宜時間経過したタイミングでスイッチ部５がオンされることによって、電流源回路２が前記キャパシタＣ１から一定の電荷を経時的に放出させ、これによって図８（ｃ）に示したように、トランジスタＭ８から鋸状のランプ電圧が出力される。
かかるランプ電圧発生回路について、−４０℃、２５℃及び８５℃と周囲温度を変化させた場合の出力電圧をシミュレーションによって求めた結果を図９に示す。
【００５２】
なお、本シミュレーションにおいて、第２ゲート電圧Ｖｇ２、第１トランジスタＭ１及び第２トランジスタＭ２のチャネル幅／チャネル長、及びキャパシタＣ１の容量は、図５で説明した各値と同じになしてある。
【００５３】
図９から明らかな如く、周囲温度を−４０℃、２５℃及び８５℃と変化させた場合であっても、温度補償回路１を備える電流源回路２の温度補償効果により、ランプ電圧発生回路の出力は殆ど同じであった。
【００５４】
一方、図１０に示したランプ電圧発生回路では、温度補償回路１のスイッチング素子として動作させる第３トランジスタＭ３を第２トランジスタＭ２と異なるチャネル型になすとともに、第２トランジスタＭ２と第３トランジスタＭ３の入力を共通になしてある。図７に示した場合にあっては、第２トランジスタＭ２はＮチャネル型ＭＯＳＦＥＴで構成してあり、第３トランジスタＭ３はＰチャネル型ＭＯＳＦＥＴで構成してある。
【００５５】
このようなランプ電圧発生回路にあっては、図１１（ａ）に示した如く、温度補償回路１の第２トランジスタＭ２及び第３トランジスタＭ３のゲートに共通に印加する電圧を、ランプ波を出力する前の適宜タイミングでローレベルになすことによって、電流源回路２の第１ゲート電圧Ｖｇ１が所要値にリセットされる。
【００５６】
そして、図１１（ｂ）に示したように、前記タイミングから適宜時間経過したタイミングでスイッチ部５がオンされることによって、電流源回路２が前記キャパシタＣ１から一定の電荷を経時的に放出させ、これによって図１１（ｃ）に示したように、トランジスタＭ８から鋸状のランプ電圧が出力される。
【００５７】
かかるランプ電圧発生回路について、−４０℃、２５℃及び８５℃と周囲温度を変化させた場合の出力電圧をシミュレーションによって求めた結果を図１２に示す。
【００５８】
図１２から明らかな如く、周囲温度を−４０℃、２５℃及び８５℃と変化させた場合であっても、温度補償回路１を備える電流源回路２の温度補償効果により、ランプ電圧発生回路の出力は殆ど同じであった。
【００５９】
また、図１３に示したランプ電圧発生回路のように、温度補償回路１のＮチャネル型ＭＯＳＦＥＴで構成した第２トランジスタＭ２をダイオード接続する構成にしてもよい。
かかるランプ電圧発生回路について、−４０℃、２５℃及び８５℃と周囲温度を変化させた場合の出力電圧をシミュレーションによって求めた結果を図１４に示す。
【００６０】
図１４から明らかな如く、周囲温度を−４０℃、２５℃及び８５℃と変化させた場合であっても、温度補償回路１を備える電流源回路２の温度補償効果により、ランプ電圧発生回路の出力は殆ど同じであった。
【図面の簡単な説明】
【００６１】
【図１】本発明に係る電流源回路の一構成例を示す回路図である。
【図２】本発明に係る他の電流源回路の一構成例を示す回路図である。
【図３】温度特性の検討に用いたランプ電圧発生回路の構成を示す回路図である。
【図４】図３に示したランプ電圧発生回路を構成する主要素の動作タイミングを示すタイミングチャートである。
【図５】図３に示した如く温度補償回路を具備したランプ電圧発生回路の出力を異なる周囲温度で測定した結果を示すグラフである。
【図６】温度補償回路を具備しないランプ電圧発生回路の出力を異なる周囲温度で測定した結果を示すグラフである。
【図７】本発明の他の実施例に係るランプ電圧発生回路の構成を示す回路図である。
【図８】図７に示したランプ電圧発生回路を構成する主要素の動作タイミングを示すタイミングチャートである。
【図９】図７に示したランプ電圧発生回路について、−４０℃、２５℃及び８５℃と周囲温度を変化させた場合の出力電圧をシミュレーションによって求めた結果を示すグラフである。
【図１０】本発明の他の実施例に係るランプ電圧発生回路の構成を示す回路図である。
【図１１】図１０に示したランプ電圧発生回路を構成する主要素の動作タイミングを示すタイミングチャートである。
【図１２】図１０に示したランプ電圧発生回路について、−４０℃、２５℃及び８５℃と周囲温度を変化させた場合の出力電圧をシミュレーションによって求めた結果を示すグラフである。
【図１３】本発明の他の実施例に係るランプ電圧発生回路の構成を示す回路図である。
【図１４】図１３に示したランプ電圧発生回路について、−４０℃、２５℃及び８５℃と周囲温度を変化させた場合の出力電圧をシミュレーションによって求めた結果を示すグラフである。
【図１５】従来の電流源回路を示す回路図である。
【図１６】従来の他の電流源回路を示す回路図である。
【符号の説明】
【００６２】
１  温度補償回路
２  電流源回路
５  スイッチ部
Ｍ１  第１トランジスタ
Ｍ２  第２トランジスタ
Ｍ３  第３トランジスタ
Ｍ８  第８トランジスタ
Ｃ１  キャパシタ
【図１】
2010103630.tif 000003
【図２】
2010103630.tif 000004
【図３】
2010103630.tif 000005
【図４】
2010103630.tif 000006
【図５】
2010103630.tif 000007
【図６】
2010103630.tif 000008
【図７】
2010103630.tif 000009
【図８】
2010103630.tif 000010
【図９】
2010103630.tif 000011
【図１０】
2010103630.tif 000012
【図１１】
2010103630.tif 000013
【図１２】
2010103630.tif 000014
【図１３】
2010103630.tif 000015
【図１４】
2010103630.tif 000016
【図１５】
2010103630.tif 000017
【図１６】
2010103630.tif 000018