(57)【要約】【課題】  不揮発性メモリ（例えばＭＴＰメモリ）を搭載するＩＣのピン数（端子数）を削減でき、また、例えば、不揮発性メモリ（例えばＭＴＰメモリ）にデータをプログラムするときのユーザの負担を軽減すること。【解決手段】  データレジスタ３６と、コマンドレジスタ３７とを含む制御レジスタ３５と、発振回路４０と、書き込み回路３９と、を有し、コマンドレジスタ３７にプログラム開始コマンドが設定されると、発振回路４０から出力される動作クロックが、不揮発性メモリ４０ならびに書き込み回路３９に供給され、書き込み回路３９から、動作クロックＯＰＣＫに同期して、アドレス情報および書き込みデータが不揮発性メモリに向けて出力され、不揮発性メモリ５０内のメモリ領域に書き込みデータが書き込まれる。【選択図】  図１
2010003209.tif 000002
【特許請求の範囲】
【請求項１】
不揮発性メモリへの書き込み動作を制御するメモリ制御回路であって、
書き込みデータを一時的に記憶するデータレジスタと、動作制御のためのコマンドを設定するためのコマンドレジスタと、を含む制御レジスタと、
動作クロックの供給源としての発振回路と、
前記書き込みデータと、前記書き込みデータの書き込み先のアドレス情報と、を前記不揮発性メモリに向けて出力する書き込み回路と、を有し、
前記データレジスタに前記書き込みデータが設定され、かつ前記不揮発性メモリにプログラム用電圧が印加された状態で、前記コマンドレジスタにプログラム開始コマンドが設定されると、前記発振回路から出力される前記動作クロックが、前記不揮発性メモリならびに前記書き込み回路に供給され、
前記書き込み回路から、前記動作クロックに同期して、前記アドレス情報および前記アドレス情報に対応する書き込みデータが前記不揮発性メモリに向けて出力され、これによって、前記不揮発性メモリ内の前記アドレス情報により指定されるメモリ領域に前記書き込みデータが書き込まれる、
ことを特徴とするメモリ制御回路。
【請求項２】
請求項１記載のメモリ制御回路であって、
前記不揮発性メモリは、書き込み回数が有限のマルチタイムプログラマブルメモリであり、かつ、前記マルチタイムプログラマブルメモリ内の、一つの前記アドレス情報によって指定される一つの前記メモリ領域に前記書き込みデータを書き込むとき、前記動作クロックがアクティブレベルである期間を積算した時間が所与の閾値時間以上であれば、前記一つのメモリ領域に前記書き込みデータを書き込むことが可能であり、
また、前記発振回路から出力される前記動作クロックの、１周期における前記アクティブレベルの期間は、前記閾値時間よりも短く、
前記書き込み回路は、書き込みが開始されると、前記１動作クロック毎に前記アドレス情報を順次、更新していき、前記アドレス情報が最終のアドレス情報に到達すると、最初のアドレス情報に戻って、前記アドレス情報を更新し、同様の書き込み動作を繰り返し実行する、
ことを特徴とするメモリ制御回路。
【請求項３】
請求項２記載のメモリ制御回路であって、
前記コマンドレジスタにプログラム終了コマンドが設定されると、前記動作クロックの、前記不揮発性メモリならびに前記データ出力回路への供給が停止して、前記書き込みデータの書き込みが終了する、ことを特徴とするメモリ制御回路。
【請求項４】
請求項３記載のメモリ制御回路であって、
前記書き込み動作が開始した後、前記一つのアドレス情報によって指定される前記一つのメモリ領域毎の、前記動作クロックがアクティブレベルである期間の積算時間が前記閾値時間に達するのに必要な時間が経過したことを条件として、前記コマンドレジスタに前記プログラム終了コマンドが設定される、ことを特徴とするメモリ制御回路。
【請求項５】
請求項１〜請求項４のいずれかに記載のメモリ制御回路であって、
前記発振回路の発振出力信号の周期、前記発振回路の発振出力信号のデューティ、ならびに、前記書き込み回路から出力される前記アドレス情報の値、の少なくとも一つを、前記コマンドレジスタに設定する制御コマンドによって制御することを特徴とするメモリ制御回路。
【請求項６】
請求項１〜請求項５のいずれかに記載のメモリ制御回路であって、
前記発振回路は、前記不揮発性メモリ以外の回路にも前記動作クロックを供給することを特徴とするメモリ制御回路。
【請求項７】
請求項１〜請求項６のいずれかに記載のメモリ制御回路と、前記メモリ制御回路によって書き込み動作が制御される不揮発性メモリと、を含むことを特徴とする電気光学装置の駆動装置。
【請求項８】
請求項７記載の電気光学装置の駆動装置であって、
前記前記メモリ制御回路によって、前記不揮発性メモリに、出荷管理用の仕向け先ＩＤ情報、前記電気光学装置の特性を調整するための調整データ、の少なくとも一つが書き込まれることを特徴とする電気光学装置の駆動装置。
【請求項９】
請求項７または請求項８に記載の電気光学装置の駆動装置であって、
前記電気光学装置の駆動に必要な電圧を生成する電源回路を有し、
前記不揮発性メモリへの書き込みに必要な書き込み電圧は、前記電源回路から前記不揮発性メモリに供給される、ことを特徴とする電気光学装置の駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリ制御回路および電気光学装置の駆動装置等に関する。
【背景技術】
【０００２】
電気光学装置（液晶表示装置や有機ＥＬ表示装置のような画像表示装置、液晶プロジェクタのような光変調装置を含む）の駆動ＩＣには、電気光学装置の動作制御情報や、顧客情報、ユーザの管理情報等を記憶した不揮発性メモリが搭載されるのが一般的である（例えば、特許文献１参照）。
【０００３】
電気光学装置の駆動ＩＣに搭載される不揮発性メモリとしては、ＥＰＲＯＭ、ＥＥＰＲＯＭが一般的であったが、近年は、回路構成が簡易なマルチタイムプログラマブルメモリ（以下、ＭＴＰメモリ）が使用される場合もある（例えば、特許文献２参照）。
【０００４】
ＭＴＰメモリは複数回の書き換えが可能な不揮発性メモリの一種であるが、書き込み可能回数が、ＥＥＰＲＯＭ等に比べて極端に少なく（例えば５回程度）、また、比較的小容量の不揮発性メモリである。
【０００５】
例えば、ＥＥＰＲＯＭは、１０８回程度、電気的に内容を書き換えることができ、書き込み回数がほぼ無限回の不揮発性メモリということができる。ＥＥＰＲＯＭは、製造時に必要なマスク数が多く、構造が複雑であり、高価である。
【０００６】
これに対して、ＭＴＰメモリは、書き込み回数が有限の不揮発性メモリである。但し、ＭＴＰメモリは、ＯＴＰメモリ（ワンタイムプログラマブルメモリ）と異なり、複数回（例えば５回程度）の書き込みができるため、データの更新に対応することができ、小型かつ安価である。
【０００７】
電気光学装置の駆動ＩＣのユーザは、例えば、ＩＣの実装前に、ＩＣ内のＭＴＰメモリに、必要なデータを書き込む必要がある。ＭＴＰメモリを搭載した電気光学装置の駆動ＩＣは、ダイレクトモードと呼ばれる動作モードを有している。ＩＣのユーザは、ＭＴＰメモリにデータを書き込む場合、ダイレクトモードを選択する。ダイレクトモードが選択されると、ＭＴＰメモリの入出力端子とＩＣチップの入出力端子とが直結されて、ＩＣチップの外部から、ＭＴＰメモリに直接にアクセスすることが可能となる。
【特許文献１】特開平８−９５５３０号公報
【特許文献２】特開２００７−４２１５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ダイレクトモードを利用して、ＭＴＰメモリにデータを書き込む（プログラムする）ためには、ＩＣチップに設けられたシリアルデータ入力端子から書き込みデータをシリアル入力する必要がある。また、書き込みデータをＭＴＰメモリに入力（転送）するためのタイミングクロックや、ＭＴＰメモリへのプログラム動作を制御するための各種の制御クロック等を作成し、ＩＣチップに設けられる専用の入力端子からＭＴＰメモリに供給する必要がある。したがって、ＩＣのピン数（端子数）が増え、また、ＭＴＰメモリをプログラムするときの手順が複雑である。
【０００９】
本発明は、上述の考察に基づいてなされたものである。本発明の幾つかの態様によれば、例えば、不揮発性メモリ（例えばＭＴＰメモリ）を搭載するＩＣのピン数（端子数）を削減でき、また、例えば、不揮発性メモリ（例えばＭＴＰメモリ）にデータをプログラムする（書き込む）ときのユーザの負担を軽減することができる。
【課題を解決するための手段】
【００１０】
（１）本発明のメモリ制御回路の一実施形態は、不揮発性メモリへの書き込み動作を制御するメモリ制御回路であって、書き込みデータを一時的に記憶するデータレジスタと、動作制御のためのコマンドを設定するためのコマンドレジスタと、を含む制御レジスタと、動作クロックの供給源としての発振回路と、前記書き込みデータと、前記書き込みデータの書き込み先のアドレス情報と、を前記不揮発性メモリに向けて出力する書き込み回路と、を有し、前記データレジスタに前記書き込みデータが設定され、かつ前記不揮発性メモリにプログラム用電圧が印加された状態で、前記コマンドレジスタにプログラム開始コマンドが設定されると、前記発振回路から出力される前記動作クロックが、前記不揮発性メモリならびに前記書き込み回路に供給され、前記書き込み回路から、前記動作クロックに同期して、前記アドレス情報および前記アドレス情報に対応する書き込みデータが前記不揮発性メモリに向けて出力され、これによって、前記不揮発性メモリ内の前記アドレス情報により指定されるメモリ領域に前記書き込みデータが書き込まれる。
【００１１】
本態様のメモリ制御回路では、従来のダイレクトモードに代えて、オートモードを採用する。すなわち、コマンドレジスタにプログラム開始コマンドが入力されると、例えば、プログラム開始を示す信号が発振回路（あるいは発振回路を制御する回路）に伝達され、発振回路から出力される発振クロックが、動作クロックとして不揮発性メモリならびに書き込み回路に供給され、アドレス情報と書き込みデータが不揮発性メモリに供給される。書き込みデータは、動作クロックに同期して、アドレス情報によって指定されるメモリ領域（メモリアドレス）に書き込まれる。
【００１２】
ユーザが、プログラム開始コマンドを入力すると、不揮発性メモリ（本実施形態では、ＥＰＲＯＭ、ＥＥＰＲＯＭ、ＭＴＰメモリ、ＯＴＰメモリ、その他の不揮発性メモリのいずれでもよい）へのデータの書き込み（すなわちプログラム）が自動的に実行されるため、プログラム時におけるユーザの負担が軽減される。また、メモリ制御回路に内蔵される発振回路から出力される動作クロックは、書き込み回路から不揮発性メモリへの書き込みデータの転送クロックとして利用されると共に、不揮発性メモリにおける書き込みクロックとしても利用される。特別なタイミング生成回路が不要であるため、メモリ制御回路の構成を簡素化することができる。また、書き込みデータや各種のタイミング信号を入力するためのピン（端子）をＩＣに設ける必要がないため、ピン数の削減が実現される。
【００１３】
（２）本発明のメモリ制御回路の他の態様では、前記不揮発性メモリは、書き込み回数が有限のマルチタイムプログラマブルメモリであり、かつ、前記マルチタイムプログラマブルメモリ内の、一つの前記アドレス情報によって指定される一つの前記メモリ領域に前記書き込みデータを書き込むとき、前記動作クロックがアクティブレベルである期間を積算した時間が所与の閾値時間以上であれば、前記一つのメモリ領域に前記書き込みデータを書き込むことが可能であり、また、前記発振回路から出力される前記動作クロックの、１周期における前記アクティブレベルの期間は、前記閾値時間よりも短く、前記書き込み回路は、書き込みが開始されると、前記１動作クロック毎に前記アドレス情報を順次、更新していき、前記アドレス情報が最終のアドレス情報に到達すると、最初のアドレス情報に戻って、前記アドレス情報を更新し、同様の書き込み動作を繰り返し実行する。
【００１４】
例えば、フローティングゲート構造の不揮発性メモリの場合、フローティングゲートへの電荷の注入の有無によって“１”，“０”を書き込むことができるが、データの書き込みには、例えば、所定の書き込み電圧（例えば８．５Ｖ）を、１つのアドレスのメモリセルトランジスタのゲート・ソース間に、例えば２ｍｓ（２ミリ秒）程度にわたって印加する必要がある。一般に、発振回路から出力される動作クロックの周波数はかなり高いため、その動作クロックを用いて書き込みを行う場合、必要な書き込み時間をいかに確保するかが問題となる。つまり、動作クロックの、１周期におけるアクティブレベルの期間は、書き込み閾値時間（２ｍｓ）に比べて十分に短いため、このままでは、書き込みができない。
【００１５】
この場合、例えば、動作クロックを分周して制御タイミング信号を新たに作成する方法や、動作クロックの数をカウンタによって数えて、書き込み時間の経過を判定する方法が考えられるが、いずれの場合も、書き込み制御のための専用の回路が必要となり、メモリ制御回路の構成が複雑化し、回路の大型化、消費電力の増大は否めない。
【００１６】
一方、書き込み可能回数が有限（例えば５回程度）のマルチタイムプログラマブルメモリ（ＭＴＰメモリ）は、繰り返しの書き込みによる絶縁膜の劣化をそれほど意識する必要がないため、例えば、メモリセルの構成を簡素化することができ、トンネル効果によるキャリア注入用の絶縁膜の膜厚もある程度薄く設定でき、各アドレス毎に独立して書き込みが可能である。また、１アドレス当たりの書き込み時間が２ｍｓとしたとき、書き込み電圧を連続して印加しなくても、間欠的に書き込み電圧を印加して、その積算時間が２ｍｓ以上であれば書き込みが可能であるという特性をもっている（なお、一般のＥＥＰＲＯＭ等では、この特性を実現するのには困難が伴うと考えられるが、その回路構成を工夫すれば、ＭＴＰメモリ以外の不揮発性メモリであっても、書き込み電圧の積算印加時間を基準としたプログラムが可能となる場合もあり得る）。
【００１７】
そこで、本態様では、１アドレス当たりの書き込み電圧の印加時間の積算が、書き込みに必要な閾値時間以上となるようにする。例えば、書き込み回路から出力されるアドレス情報（アドレス値）を動作クロックに同期して随時、更新し、その更新を複数回（何度も）繰り返す。例えば、４つのアドレス（アドレス１〜アドレス４）の各々に、各アドレスに対応する書き込みデータ（データＡ〜データＤ）を書き込む場合、アドレス１〜アドレス４の各々に、データＡ〜データＤの各々を書き込み、これを繰り返す。動作クロックの周波数が高く、１アドレス当たりの動作クロックのアクティブレベル期間が短いために、１回の書き込み時間は短くなるが、同じアドレスに同じデータを複数回、繰り返し書き込む（つまり、書き込み電圧を１つのメモリセルトランジスタに時分割で与える）ことによって、データの書き込みが可能となる。つまり、１アドレス当たり、書き込み電圧のアクティブ期間の積算時間が閾値期間以上となれば、そのアドレスに所定データを書き込むことができる。
【００１８】
この方法によれば、１アドレス当たりの書き込み時間を確保するために、特別なタイミング制御信号を生成する必要がなく、動作クロックに同期した動作だけで、簡単に、データ（書き込みデータ）の書き込み（プログラム）を行うことができる。よって、メモリ制御回路の構成を簡素化することができる。
【００１９】
（３）本発明のメモリ制御回路の他の態様では、前記コマンドレジスタにプログラム終了コマンドが設定されると、前記動作クロックの、前記不揮発性メモリならびに前記データ出力回路への供給が停止して、前記書き込みデータの書き込みが終了する。
【００２０】
本態様では、ＭＴＰメモリのプログラム終了タイミングを、コマンドレジスタにプログラム終了コマンドの設定によって制御できるようにする。ＭＴＰメモリのプログラム終了タイミングは、例えば、カウンタによって動作クロック数をカウントし、プログラムスタート時からの経過時間を計測して、所定時間が経過したら自動的に終了するようにするといった方法によって決定することもできるが、この場合、カウンタによる計測が必要となり、この点で回路構成が複雑化し、消費電力も増大する。
【００２１】
そこで、書き込み(プログラム)の終了タイミングは、ユーザのコマンド入力によって決定することにする。動作クロックの周波数は既知であり、アドレス数や１アドレス当たりに必要な積算時間も既知であるため、プログラム開始からどれだけの時間が経過すれば、書き込みデータを、各アドレスが指定するメモリ領域に書き込めるかは、予め知ることができる。したがって、その予め設定されている時間の経過を待ってプログラム終了コマンドをコマンドレジスタに設定することによって、書き込みを終了させるものである。
【００２２】
例えば、ＭＰＵ（マイクロプロセッサ）から開始コマンド／終了コマンドを送出する場合、開始コマンドの出力時点を基準として、タイマで経過時間を計測し、自動的に終了コマンドを送出するようなことは簡単にでき、ユーザの手間はほとんど増えない。また、カウンタによるカウントアップ動作が不要であるため、回路の簡素化、低消費電力化を図ることができる。
【００２３】
（４）本発明のメモリ制御回路の他の態様では、前記書き込み動作が開始した後、前記一つのアドレス情報によって指定される前記一つのメモリ領域毎の、前記動作クロックがアクティブレベルである期間の積算時間が前記閾値時間に達するのに必要な時間が経過したことを条件として、前記コマンドレジスタに前記プログラム終了コマンドが設定される。
【００２４】
プログラム終了コマンドの設定タイミングが、プログラム開始タイミングからの経過時間によって決定される点を明らかとしたものである。つまり、１アドレス当たりの書き込み電圧印加時間の積算時間を基にして定まる最小のプログラム期間以上の時間が経過した後、ＭＴＰメモリのプログラムが終了する。
【００２５】
（５）本発明のメモリ制御回路の他の態様では、前記発振回路の発振出力信号の周期、前記発振回路の発振出力信号のデューティ、ならびに、前記書き込み回路から出力される前記アドレス情報の値、の少なくとも一つを、前記コマンドレジスタに設定する制御コマンドによって制御する。
【００２６】
コマンドレジスタに設定する制御コマンドによって、プログラムの開始／終了の他、発振回路の発振出力信号の周期（つまり発振周波数）、発振出力信号のデューティ、書き込み回路が出力するアドレス値の少なくとも一つを決定することも可能とする。これによって、プログラム条件を柔軟に変更することができ、メモリ制御回路の動作を、メモリ制御回路が搭載されるシステムや電子機器の仕様に合わせやすくなる。
【００２７】
（６）本発明のメモリ制御回路の他の態様では、前記発振回路は、前記不揮発性メモリ以外の回路にも前記動作クロックを供給する。
【００２８】
発振回路は、他の回路の動作クロックの供給源としても機能する。共用の発振回路（既存の発振回路）を積極的に活用することによって、メモリ制御回路の動作だけのために発振回路を別途設ける必要がなくなる。このことは、メモリ制御回路の小型化に貢献する。
【００２９】
（７）本発明の電気光学装置の駆動装置は、上記いずれかに記載のメモリ制御回路と、前記メモリ制御回路によって書き込み動作が制御される不揮発性メモリと、を含む。
【００３０】
電気光学装置（液晶表示装置や有機ＥＬ表示装置のような画像表示装置、液晶プロジェクタのような光変調装置を含む）の駆動ＩＣに、不揮発性メモリと、上記のメモリ制御回路とを搭載する。例えば、電気光学装置の特性制御データや製品の仕向け先データを不揮発性メモリに記憶しておき、電気光学装置の起動時に、不揮発性メモリから記憶データを自動的に読み出して、読み出したデータに基づいて電気光学装置の駆動特性を自動的に制御することができる。必要なコマンドをコマンドレジスタに設定するだけで、不揮発性メモリへのデータの自動的な書き込み（自動プログラム）が実現される。よって、ユーザの負担が軽減される。また、駆動ＩＣ（電気光学装置の駆動装置）のピン数が削減され、メモリ制御回路の回路構成も簡素化されていることから、ＩＣの占有面積を抑制することもできる。
【００３１】
（８）本発明の電気光学装置の駆動装置の他の態様は、前記前記メモリ制御回路によって、前記不揮発性メモリに、出荷管理用の仕向け先ＩＤ情報、前記電気光学装置の特性を調整するための調整データ、の少なくとも一つが書き込まれる。
【００３２】
不揮発性メモリに書き込まれるデータの例を明らかとしたものである。
【００３３】
（９）本発明の電気光学装置の駆動装置の他の態様では、前記電気光学装置の駆動に必要な電圧を生成する電源回路を有し、前記不揮発性メモリへの書き込みに必要な書き込み電圧は、前記電源回路から前記不揮発性メモリに供給される。
【００３４】
電気光学装置の駆動装置は電源回路を有しており、その電源回路には、例えば、走査線駆動用の高電圧を発生させるためのチャージポンプ回路を有している場合がある。その電源回路から、不揮発性メモリ（ＭＴＰメモリ）の書き込みに必要な書き込み電圧（プログラム電圧ＶＰＰ）を発生させることができれば、電源ピンを経由して外部から書き込み電圧（プログラム電圧ＶＰＰ）を供給する必要がなくなり、駆動ＩＣのピン数をさらに削減することができる。
【００３５】
このように本発明の幾つかの実施形態によれば、例えば、不揮発性メモリ（例えばＭＴＰメモリ）を搭載するＩＣのピン数（端子数）を削減でき、また、例えば、不揮発性メモリ（例えばＭＴＰメモリ）にデータをプログラムする（書き込む）ときのユーザの負担を軽減することができる。
【発明を実施するための最良の形態】
【００３６】
以下、本発明の好適な実施の形態について詳細に説明する。なお、以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００３７】
（第１の実施形態）
（液晶表示装置の全体構成）
図１は、本発明のメモリ制御装置の構成例ならびにメモリ制御装置を搭載する電気光学装置の駆動装置（ここでは液晶駆動装置）の構成例を示す図である。図１において、ＭＴＰメモリ制御回路（広義には、不揮発性メモリ制御回路）１２０は、太い点線で囲んで示されている。また、液晶駆動装置１００の動作を制御するロジック回路３０（ゲートアレイＧＡ）は、太い実線で囲んで示されている。
【００３８】
ＭＴＰメモリ制御回路１２０は、液晶駆動装置（電気光学装置の駆動装置）１００に搭載されるＭＴＰメモリ（広義には不揮発性メモリ）５０へのデータの書き込み動作（プログラム動作）ならびにＭＴＰメモリ５０のデータの消去動作を制御する。ＭＴＰメモリは、ＭＴＰメモリは、書き込み回数が有限の不揮発性メモリである。但し、ＭＴＰメモリ５０は、ＯＴＰメモリ（ワンタイムプログラマブルメモリ）と異なり、複数回（例えば５回程度）の書き込みができるため、データの更新に対応することができ、ＥＥＰＲＯＭ等のほぼ無限に書き込み可能な不揮発性メモリに比べて小型であり、かつ安価である。
【００３９】
ＭＴＰメモリ制御回路１２０は、コマンドデコーダ３４と、制御レジスタ３５（データレジスタ３６ならびにコマンドレジスタ３７を含む）と、ＭＴＰ制御部３８と、書き込み回路３９（データ出力回路４２ならびにアドレスカウンタ４１を含む）と、発振回路４０（ここでは、ロジック回路３０用の動作クロック（表示クロック）の供給源を兼ねる）と、を有している。
【００４０】
ＭＴＰメモリ（不揮発性メモリ）５０には、データ出力端子ＤＯと、テスト端子（ＳＡＬ）と、消去制御端子（ＥＲ）と、第１のプログラム（書き込み）制御端子ＰＧと、第２のプログラム（書き込み）制御端子ＣＧと、マクロセレクト端子ＭＳと、データ入力端子ＤＩと、アドレス情報（アドレス信号）入力端子Ａｍと、動作クロック入力端子ＯＰＣＫと、消去電圧ＶＥＲ（例えば２０Ｖ）の印加端子ＶＭＥ１と、プログラム電圧(書き込み電圧)ＶＰＰ（例えば８Ｖ）の印加端子ＶＭＥ２と、を有している。液晶駆動装置（駆動ＩＣ）１００には、消去電圧ＶＥＲならびにプログラム電圧（書き込み電圧）ＶＰＰを供給するための電源供給端子（電源印加用のピン）Ｔ１，Ｔ２が設けられている。
【００４１】
液晶駆動装置１００は、ＭＴＰメモリ制御回路１２０の他、ホストインタフェース２０（制御インタフェース２１ならびにＲＧＢインタフェース２２を含む）と、画像表示のための制御回路３１と、表示タイミング制御回路３２と、画像メモリ３３と、ＭＴＰメモリ（不揮発性メモリ）５０と、走査線ドライバ６０と、データ線ドライバ７０と、電源回路８０（走査線電圧生成回路８１ならびにコモン電圧生成回路８２を含む）と、階調電圧生成回路９０と、を含む。
【００４２】
また、液晶表示パネル１１０は、ワード線ＷＬと、データ線ＤＬと、液晶のコモン線Ｌｃｏｍと、画素トランジスタＭＴと、液晶ＣＬと、保持容量ＣＰと、を有する。コモン線Ｌｃｏｍの電位は、液晶の焼き付き防止のために、周期的に反転される。ＶＣＯＭＨは、高レベルコモン電位であり、ＶＣＯＭＬは低レベルコモン電位線である。ＶＣＯＭＨ（ＶＣＯＭＬ）をどの程度の電圧レベルに設定するかは、表示パネルメーカが独自に決定する。一般的には、液晶駆動装置１００の基板への実装前に、パネルメーカの作業員が、試験的に画像を表示し、ＶＣＯＭＨ（ＶＣＯＭＬ）の値を微調整して一または複数の適正値を決定し、その適正値を、ＭＴＰメモリ(不揮発性メモリ)５０に格納する。この後は、液晶パネルの電源が立ち上がるたびに、ＭＴＰメモリ５０の出力端子ＤＯから、例えばＶＣＯＭＨ（ＶＣＯＭＬ）のデータが自動的に読み出され、電源回路８０内のコモン電位生成回路８２に供給される。コモン電位生成回路８２は、供給されたＶＣＯＭＨ（ＶＣＯＭＬ）のデジタルデータに基づいて、ＶＣＯＭＨ（ＶＣＯＭＬ）を生成し、生成したＶＣＯＭＨ（ＶＣＯＭＬ）をコモン線Ｌｃｏｍに供給する。
【００４３】
（ＭＴＰメモリの内部の回路構成例）
図２は、ＭＴＰメモリの内部の回路構成例を示すブロック図である。ＭＴＰメモリ５０は、メモリセルアレイと、ワード線（ＷＬ）デコーダ５２と、コントロール回路５３と、電源回路５４と、テスト回路５５と、センスアンプ５６と、プログラムドライバ５７と、デコーダ５８と、データ入力回路５９と、を有する。
【００４４】
図３（Ａ），図３（Ｂ）は、ＭＴＰメモリのアドレスマッピングの一例を示す図である。図３（Ａ）に示すように、ＭＴＰメモリのメモリセルアレイ５１には、４つのアドレス（アドレス０〜アドレス３）が設けられ、各アドレスに対応するメモリ領域には、ビット０〜ビット３のデータを格納することができる。図３（Ｂ）は、アドレス情報（アドレス信号）Ａ０，Ａ１（Ａｍ：ｍ＝０，１）のＨ，Ｌの組み合わせによって、アドレス０〜アドレス３のいずれかが選択される例を示している。
【００４５】
図４（Ａ）〜図４（Ｄ）は、ＭＴＰメモリを構成するメモリセルトランジスタの基本構造と、データプログラム（書き込み）時の動作ならびにイレーズ（消去）時の動作を説明するための図である。
【００４６】
図４（Ａ）に示すように、メモリセルトランジスタは、コントロールゲートＣＧＴと、フォローティングゲートＦＧと、を有する。図４（Ｂ）に示すように、メモリセルトランジスタは、例えば、Ｐ型基板２００に、ソース層２０１とドレイン層２０２が設けられ、チャネル領域上に、コントロールゲートＣＧＴならびにフローティングゲートＦＧが設けられる構造を有する。２０３は絶縁膜であり、２０４，２０５は電極である。
【００４７】
図４（Ｃ）に示されるように、プログラム（書き込み）時には、メモリセルトランジスタのソースが接地され、ドレインがフローティング状態となり、コントロールゲートＣＧＴに書き込み電圧（ＶＰＰ：８Ｖ）が印加される。また、イレーズ（消去）時には、図４（Ｄ）に示すように、コントロールゲートＣＧＴが接地され、ソースがフローティング状態となり、ドレインに消去電圧（ＶＥＲ：２０Ｖ）が印加される。
【００４８】
図５は、メモリセル回路の基本構成を示す回路図である。メモリセル回路は、メモリセルトランジスタ１と、消去電圧ＶＥＲの印加を制御するＮＭＯＳトランジスタ２と、イレーズ（消去）モードとプログラム（書き込み）モードを切り換えるためのＰＭＯＳトランジスタ３と、ＮＭＯＳトランジスタ４と、ＰＭＯＳトランジスタ５と、を有している。ＶＥＲは消去電圧（２０Ｖ）であり、ＥＲは消去制御信号（Ｈアクティブ）であり、ＰＧは第１のプログラム制御信号であり、ＣＧは第２のプログラム制御信号であり、ＰＧ，ＣＧは、プログラム（書き込み）モード時にアクティブレベル（Ｈ）になり、消去モード時に非アクティブレベル（Ｌ）になる。なお、ＶＰＰは、書き込み電圧（８Ｖ）である。
【００４９】
１個のメモリセルトランジスタ１（つまり、１アドレス毎のメモリセル）にデータを書き込むには、メモリセルトランジスタ１のコントロールゲートＣＧＴに、２ｍｓ以上の電圧印加が必要である。但し、書き込み電圧ＶＰＰを連続で２ｍｓ以上印加できない場合は、間欠的に（時分割）で印加することもでき、各々の電圧印加期間をＷとした場合、書き込み電圧ＶＰＰの印加時間Ｗを積算した時間が、書き込み閾値時間である２ｍｓ以上であれば、データの書き込みが可能である。
【００５０】
書き込みデータを、発振回路４０が出力する動作クロックＯＰＣＫに同期して書き込む場合、動作クロックＯＰＣＫの１周期（Ｔ）におけるアクティブレベル（Ｈ）の期間が、上述の書き込み電圧ＶＰＰの印加期間Ｗに相当する。よって、動作クロックＯＰＣＫの１周期（Ｔ）におけるアクティブレベル（Ｈ）となる期間（Ｗ）の積算期間（１アドレス当たり）が、書き込み閾値時間である２ｍｓ以上であれば、そのアドレスのメモリ領域に、所定のデータを書き込むことが可能である。
【００５１】
（ＭＴＰメモリ制御回路によるプログラム制御動作）
図１に戻って、ＭＴＰメモリ制御回路によるプログラム制御動作について説明する。ＭＴＰメモリ制御回路（不揮発性メモリ制御回路）１２０は、制御コマンドがコマンドレジスタに入力されると、プログラム（書き込み）動作を自動的に開始するオートモードを備えている。
【００５２】
オートモードでは、コマンドレジスタ３７にプログラム開始コマンドが入力されると、例えば、プログラム開始を示す信号が発振回路（あるいは発振回路を制御する回路）に伝達され、発振回路４０から出力される発振クロックが、動作クロックＯＰＣＫとして不揮発性メモリ（ＭＴＰメモリ）５０ならびに書き込み回路３９に供給され、アドレス情報と書き込みデータが不揮発性メモリ（ＭＴＰメモリ）５０に供給される。書き込みデータは、動作クロックＯＰＣＫに同期して、アドレス情報によって指定されるメモリ領域（メモリアドレス）に書き込まれる。
【００５３】
オートモードでは、ユーザが、プログラム開始コマンドを入力すると、不揮発性メモリへのデータの書き込み（すなわちプログラム）が自動的に実行されるため、プログラム時におけるユーザの負担が軽減される。また、ＭＴＰメモリ制御回路１２０に内蔵される発振回路から出力される動作クロックＯＰＣＫは、書き込み回路３９から不揮発性メモリ（ＭＴＰメモリ）５０への書き込みデータの転送クロックとして利用されると共に、不揮発性メモリ（ＭＴＰメモリ）５０における書き込みクロックとしても利用される。この場合、特別なタイミング生成回路が不要であるため、メモリ制御回路の構成を簡素化することができる。また、書き込みデータや各種のタイミング信号を入力するためのピン（端子）をＩＣに設ける必要がないため、ピン数の削減が実現される。
【００５４】
以下、より具体的に説明する。ＭＴＰメモリ５０には、製品の仕向け先情報のような顧客管理情報、液晶表示パネル１１０の特性制御情報（ＶＣＯＭＨのデジタルデータ）等を格納することができる。以下の説明では、ＶＣＯＭＨのデジタルデータをオートモードによって書き込む場合を例にとって説明する。
【００５５】
すなわち、ＭＴＰメモリ（不揮発性メモリ）５０へのデータのプログラム（書き込み）を行う場合は、ユーザは、例えばＭＰＵ（マイクロプロセッサ）１０から、データレジスタ３６に書き込みデータをセットするためのコマンドや、プログラム制御信号をアクティブにするための制御コマンド、あるいはプログラム開始を指示するプログラム開始コマンド等を出力させる。
【００５６】
まず、ＭＰＵ１０から、データレジスタ３６に書き込みデータをセットするためのコマンド（ＥＶＲＳＥＴ）が出力され、続いて書き込みデータ（例えば、ＶＣＯＭＨのデジタルデータ）が出力される。そのコマンド（ＥＶＲＳＥＴ）は、ホストインタフェース２０内の制御インタフェース２１を経由してコマンドデコーダ３４に入力される。コマンドデコーダ３４は、入力されたコマンド（ＥＶＲＳＥＴ）をデコード（解釈）し、コマンドをコマンドレジスタ３７に設定する。続いて、書き込みデータ（ＶＣＯＭＨのデジタルデータ）は、データレジスタ３６に設定される。
【００５７】
この状態で、コマンドレジスタ３７にプログラム開始コマンドが入力されると、例えば、プログラム開始を示す信号（プログラム開始信号）が、コマンドレジスタ３７から発振回路４０（あるいは発振回路４０を制御する回路）に伝達され、発振回路４０から出力される発振クロックが、動作クロックＯＰＣＫとして不揮発性メモリ（ＭＴＰメモリ）５０ならびに書き込み回路３９の双方に供給される。すると、書き込み回路３９内のアドレスカウンタが順次、動作クロックＯＰＣＫに同期して更新され、アドレス情報（アドレス信号）と、そのアドレス情報に対応した書き込みデータが、書き込み回路３９から不揮発性メモリ（ＭＴＰメモリ）５０に向けて出力される。そして、書き込みデータは、動作クロックＯＰＣＫに同期して、アドレス情報によって指定されるメモリ領域（メモリアドレス）に書き込まれる。
【００５８】
以上が基本的なプログラム動作の概要である。但し、上述のとおり、フローティングゲート構造の不揮発性メモリの場合、フローティングゲートへの電荷の注入の有無によって“１”，“０”を書き込むことができるが、データの書き込みには、例えば、所定の書き込み電圧（例えば８Ｖ）を、１つのアドレスのメモリセルトランジスタのゲート・ソース間に、例えば２ｍｓ（２ミリ秒）程度にわたって印加する必要がある。一般に、発振回路４０から出力される動作クロックＯＰＣＫの周波数はかなり高いため、その動作クロックＯＰＣＫを用いて書き込みを行う場合、必要な書き込み時間をいかに確保するかが問題となる。つまり、動作クロックＯＰＣＫの、１周期におけるアクティブレベルの期間は、書き込み閾値時間（２ｍｓ）に比べて十分に短いため、このままでは、書き込みができない。
【００５９】
この場合、例えば、動作クロックＯＰＣＫを分周して制御タイミング信号を新たに作成する方法や、動作クロックの数をカウンタによって数えて、書き込み時間の経過を判定する方法が考えられるが、いずれの場合も、書き込み制御のための専用の回路が必要となり、ＭＴＰメモリ制御回路（メモリ制御回路）１２０の構成が複雑化し、回路の大型化、消費電力の増大は否めない。
【００６０】
一方、書き込み可能回数が有限（例えば５回程度）のマルチタイムプログラマブルメモリ（ＭＴＰメモリ）は、繰り返しの書き込みによる絶縁膜の劣化をそれほど意識する必要がないため、例えば、メモリセルの構成を簡素化することができ、トンネル効果によるキャリア注入用の絶縁膜の膜厚もある程度薄く設定でき、各アドレス毎に独立して書き込みが可能である。また、１アドレス当たりの書き込み時間が２ｍｓとしたとき、上述のとおり、書き込み電圧を連続して印加しなくても、間欠的に書き込み電圧を印加して、その積算時間が２ｍｓ以上であれば書き込みが可能であるという特性をもっている（なお、一般のＥＥＰＲＯＭ等では、この特性を実現するのには困難が伴うと考えられるが、その回路構成を工夫すれば、ＭＴＰメモリ以外の不揮発性メモリであっても、書き込み電圧の積算印加時間を基準としたプログラムが可能となる場合もあり得る）。
【００６１】
そこで、１アドレス当たりの書き込み電圧の印加時間の積算が、書き込みに必要な閾値時間以上となるようにする。例えば、書き込み回路から出力されるアドレス情報（アドレス値）を動作クロックＯＰＣＫに同期して随時、更新し、その更新を複数回（何度も）繰り返す。例えば、４つのアドレス（アドレス０〜アドレス３）の各々に、各アドレスに対応する書き込みデータ（データＡ〜データＤ）を書き込む場合、アドレス０〜アドレス３の各々に、データＡ〜データＤの各々を順次、書き込み、これを何度も繰り返す。動作クロックＯＰＣＫの周波数が高く、１アドレス当たりの動作クロックのアクティブレベル期間が短いために、１回の書き込み時間は短くなるが、同じアドレスに同じデータを複数回、繰り返し書き込む（つまり、書き込み電圧を１つのメモリセルトランジスタに時分割で与える）ことによって、データの書き込みが可能となる。つまり、１アドレス当たり、書き込み電圧のアクティブ期間の積算時間が閾値期間（２ｍｓ）以上となれば、そのアドレスに所定データを書き込むことができる。
【００６２】
この方法によれば、１アドレス当たりの書き込み時間を確保するために、特別なタイミング制御信号を生成する必要がなく、動作クロックＯＰＣＫに同期したアドレスカウンタの更新動作だけで、簡単に、データ（書き込みデータ）の書き込み（プログラム）を行うことができる。よって、メモリ制御回路（ＭＴＰメモリ制御回路）１２０の構成を簡素化することができる。
【００６３】
図６は、ＭＴＰメモリのプログラム開始から終了までの動作シーケンスを示すシーケンス図である。図７は、ＭＴＰメモリのプログラム開始から終了までの、具体的な書き込み制御手順を示す図である。図７における手順番号１〜１４は、図６の上側に示される手順番号１〜１４に対応している。
【００６４】
図６に示されるように、動作クロックＯＰＣＫの１周期はＴであり、１周期Ｔにおける動作クロックＯＰＣＫのアクティブ期間はＷである。
【００６５】
図６に示すように、時刻ｔ１において、第１および第２のプログラム制御信号（ＰＧ，ＣＧ）をローレベルからハイレベル（アクティブレベル）に変化させるためのコマンド１がコマンドレジスタ３７に設定される。時刻ｔ２にマクロセレクト信号ＭＳをアクティブレベルにするためのコマンド２がコマンドレジスタ３７に設定される。時刻ｔ３にプログラム開始コマンド（コマンド３）がコマンドレジスタ３７に設定される。これによって書き込み電圧ＶＰＰ（プログラム電源）のメモリセルアレイへの印加が可能となり、以後、上述の自動書き込み動作が開始され、書き込みデータが自動的に、目的のメモリアドレスに書き込まれる。
【００６６】
時刻ｔ５において、プログラム終了コマンド（コマンド４）がコマンドレジスタ３７に設定され、時刻ｔ６にＶＰＰの印加が停止され、時刻ｔ７にコマンド５によって、マクロセレクト信号ＭＳが非アクティブとなり、時刻ｔ８に、コマンド６によって第１および第２のプログラム制御信号（ＰＧ，ＣＧ）が非アクティブレベルになる。図６における書き込み制御手順の具体的な内容は、図７に示されるとおりである。
【００６７】
また、図６の場合、ＭＴＰメモリ５０のプログラム終了タイミングを、コマンドレジスタ３７にプログラム終了コマンドを設定することによって制御している。ＭＴＰメモリ５０のプログラム終了タイミングは、例えば、カウンタによって動作クロック数をカウントし、プログラムスタート時からの経過時間を計測して、所定時間が経過したら自動的に終了するようにするといった方法によって決定することもできるが、この場合、カウンタによる計測が必要となり、この点で回路構成が複雑化し、消費電力も増大する。
【００６８】
そこで、書き込み(プログラム)の終了タイミングは、ユーザのコマンド入力によって決定するのが好ましい。動作クロックＯＰＣＫの周波数は既知であり、総アドレス数や１アドレス当たりに必要な積算時間も既知であるため、プログラム開始からどれだけの時間が経過すれば、書き込みデータを、各アドレスが指定するメモリ領域に書き込めるかは、予め知ることができる。したがって、その予め設定されている時間の経過を待ってプログラム終了コマンド（図６におけるコマンド４）をコマンドレジスタ３７に設定することによって、書き込みを終了させる。
【００６９】
例えば、１アドレス当たりの書き込み電圧印加時間の積算時間を基にして定まる、全アドレスについての最小のプログラム期間以上の時間が経過した後、ＭＴＰメモリのプログラムが終了するようにプログラム終了コマンドを発出すればよい。
【００７０】
例えば、ＭＰＵ（マイクロプロセッサ）１０から開始コマンド／終了コマンドを送出する場合、開始コマンドの出力時点を基準として、タイマで経過時間を計測し、自動的に終了コマンドを送出するようなことは簡単にでき、ユーザの手間はほとんど増えない。また、カウンタによるカウントアップ動作が不要であるため、回路の簡素化、低消費電力化を図ることができる。
【００７１】
（ユーザによる書き込み手順の例）
図８は、ユーザによる、ＭＴＰメモリへの書き込み手順の例を示す図である。図８において、ステップＳ１〜ステップＳ４では、制御コマンドによってＶＣＯＭＨ調整モードとした後、データレジスタ３６に設定した画面確認用のＶＣＯＭＨデータを、直接的にコモン電圧生成回路８２に供給して画面確認を行う。ステップＳ６〜Ｓ８では、オートモードによって、ＭＴＰメモリ５０にＶＣＯＭＨデータを書き込む。ステップＳ９は最終的な画面の確認ステップであり、画面の輝度が不適な場合には、ステップ２に戻って同様の動作を繰り返す。
【００７２】
（第２の実施形態）
図９（Ａ），図９（Ｂ）は、ＭＴＰメモリ制御回路（メモリ制御回路）の構成の他の例を示す図である。第１の実施形態では、図９（Ａ）に示すように、コマンドレジスタ３７から発振回路４０にオードモード開始信号ＣＭＤ１を送って、発振回路４０による動作クロックＯＰＣＫの供給動作を自動的に制御していた。
【００７３】
本実施形態では、図９（Ｂ）に示すように、コマンドレジスタ３７から、制御信号ＣＭＤ２，ＣＭＤ３を発振回路（クロック生成回路）１５０に送って、発振回路４０における周期、発振回路４０のデューティ、ならびに、前記書き込み回路から出力される前記アドレス情報の値、の少なくとも一つを、前記コマンドレジスタに設定する制御コマンドによって制御する。
【００７４】
コマンドレジスタに設定する制御コマンドによって、プログラムの開始／終了の他、発振回路４０の発振出力信号の周期（つまり発振周波数）、発振出力信号のデューティ、書き込み回路が出力するアドレス値の少なくとも一つを決定することも可能とする。これによって、プログラム条件を柔軟に変更することができ、メモリ制御回路の動作を、メモリ制御回路が搭載されるシステムや電子機器の仕様に合わせやすくなる。図９（Ｂ）では、コマンドレジスタ３７からアドレスカウンタ４１に、アドレス制御信号ＣＭＤ２が供給される。また、コマンドレジスタ３７から発振回路１５０に、発振制御信号ＣＭＤ３が供給される。
【００７５】
（第３の実施形態）
図１０は、液晶駆動装置の他の構成例（変形例）を示す図である。図１０では、液晶駆動装置１００は、液晶表示パネル１１０の駆動に必要な電圧を生成する電源回路８０を有し、電源回路８０はチャージポンプ回路８３を有している。
【００７６】
ＭＴＰメモリ（不揮発性メモリ）５０へのデータの書き込みに必要な書き込み電圧（プリグラム電圧）ＶＰＰ（ならびに消去電圧ＶＥＲ）は、電源回路８０内のチャージポンプ回路８３から供給する。
【００７７】
すなわち、液晶駆動装置１００（電気光学装置の駆動装置）は電源回路を有しており、その電源回路には、例えば、走査線駆動用の高電圧を発生させるためのチャージポンプ回路８３を有している場合がある。そのチャージポンプ回路８３から、不揮発性メモリ（ＭＴＰメモリ）５０の書き込みに必要な書き込み電圧（プログラム電圧ＶＰＰ）を発生させることができれば、電源ピンを経由して外部から書き込み電圧（プログラム電圧ＶＰＰ）を供給する必要がなくなり、駆動ＩＣのピン数をさらに削減することができる。
【００７８】
図１０の液晶駆動装置１００では、オートモードが選択されると、ＭＴＰ制御部３８が、チャージポンプ回路８３に制御信号ＱＸを送出して、書き込み電圧ＶＰＰならびに消去電圧ＶＥＲの出力開始／出力終了の各タイミングを制御する。
【００７９】
このように本発明の幾つかの態様によれば、例えば、不揮発性メモリ（例えばＭＴＰメモリ）を搭載するＩＣのピン数（端子数）を削減でき、また、例えば、不揮発性メモリ（例えばＭＴＰメモリ）にデータをプログラムする（書き込む）ときのユーザの負担を軽減することができる。
【００８０】
なお、本実施形態について詳述したが、本発明の新規事項および効果から逸脱しない範囲で、多くの変形が可能であることは、当業者には容易に理解できるであろう。したがって、このような変形例は、すべて本発明に含まれるものとする。
【図面の簡単な説明】
【００８１】
【図１】本発明のメモリ制御装置の構成例ならびにメモリ制御装置を搭載する電気光学装置の駆動装置（具体的には液晶駆動装置）の構成例を示す図
【図２】ＭＴＰメモリの内部の回路構成例を示すブロック図
【図３】図３（Ａ），図３（Ｂ）は、ＭＴＰメモリのアドレスマッピングの一例を示す図
【図４】図４（Ａ）〜図４（Ｄ）は、ＭＴＰメモリを構成するメモリセルトランジスタの基本構造と、データプログラム（書き込み）時の動作ならびにイレーズ（消去）時の動作を説明するための図
【図５】メモリセル回路の基本構成を示す回路図
【図６】ＭＴＰメモリのプログラム開始から終了までの動作シーケンスを示すシーケンス図
【図７】ＭＴＰメモリのプログラム開始から終了までの、具体的な書き込み制御手順を示す図
【図８】ユーザによる、ＭＴＰメモリへの書き込み手順の例を示す図
【図９】図９（Ａ），図９（Ｂ）は、ＭＴＰメモリ制御回路（メモリ制御回路）の構成の他の例を示す図
【図１０】液晶駆動装置の他の構成例（変形例）を示す図
【符号の説明】
【００８２】
１０  ＭＰＵ、２０  ホストインタフェース、３０  ロジック回路（ゲートアレイ）、
３４  コマンドデコーダ、３５  制御レジスタ、３６  データレジスタ、
３７  コマンドレジスタ、３９  書き込み回路、  ４０  発振回路、
４１  アドレスカウンタ、４２  データ出力回路、
５０  ＭＴＰメモリ（不揮発性メモリ）、６０  走査線ドライバ、
７０  データ線ドライバ、８０  電源回路、９０  階調電圧生成回路、
１００  液晶駆動回路、１１０  液晶表示パネル
【図１】
2010003209.tif 000003
【図２】
2010003209.tif 000004
【図３】
2010003209.tif 000005
【図４】
2010003209.tif 000006
【図５】
2010003209.tif 000007
【図６】
2010003209.tif 000008
【図７】
2010003209.tif 000009
【図８】
2010003209.tif 000010
【図９】
2010003209.tif 000011
【図１０】
2010003209.tif 000012