(57)【要約】【課題】高周波域の信号を伝送する際に、一方の電子回路部品が接続されたグランドと他方の電子回路部品が接続されたグランドとを完全に分離することができ、しかも、高周波域の信号だけでなく、低周波域の信号をも伝送することができるアイソレーション回路を提供する。【解決手段】アナログ・デジタルコンバータ１１０とＦＰＧＡ１２０が基板１０に実装されている。アイソレーション回路１は、このようなアナログ・デジタルコンバータ１１０とＦＰＧＡ１２０との間に構成されている。アイソレーション回路１は、別々のグランド層１１，１２を電気的に分離する回路であり、トランス２とフェライトビーズ３−１，３−２とを備えている。トランス２は、高周波のデジタル信号のみを透過させるためのトランスであり、フェライトビーズ３−１，３−２は、低周波のデジタル信号のみを透過させるためのフェライトビーズである。【選択図】図１
2010161696.tif 000002
【特許請求の範囲】
【請求項１】
第１のグランドに接続され且つデジタル信号を入出力可能な第１の電子回路部品に、トランスの１次側コイルの入，出力端を接続すると共に、当該１次側コイルの入，出力端の一方を上記第１のグランドに接続し、上記第１のグランドとは別の第２のグランドに接続され且つデジタル信号を入出力可能な第２の電子回路部品に、上記トランスの２次側コイルの入，出力端を接続すると共に、当該２次側コイルの入，出力端の一方を上記第２のグランドに接続することにより、上記第１及び第２の電子回路部品の上記第１のグランドと第２のグランドとを電気的に分離するアイソレーション回路であって、
上記トランスを高周波の上記デジタル信号を透過可能に設定して、
低周波阻止用の第１のコンデンサを、当該トランスの１次側コイルに直列に接続し、
低周波阻止用の第２のコンデンサを、当該トランスの２次側コイルに直列に接続し、
低周波透過用の第１のインピーダンス素子を、当該１次側コイルの入力端と２次側コイルの出力端とに接続し、
低周波透過用の第２のインピーダンス素子を、当該１次側コイルの出力端と２次側コイルの入力端とに接続した、
ことを特徴とするアイソレーション回路。
【請求項２】
請求項１に記載のアイソレーション回路において、
上記トランスは、所定の基準周波数以上の周波数を有した上記デジタル信号を透過させるものであり、
上記第１のインピーダンス素子及び第２のインピーダンス素子は、上記基準周波数以下の周波数を有した上記デジタル信号を透過させるものである、
ことを特徴とするアイソレーション回路。
【請求項３】
請求項２に記載のアイソレーション回路において、
上記第１のインピーダンス素子及び第２のインピーダンス素子は、それぞれフェライトビーズである、
ことを特徴とするアイソレーション回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、別々の２つのグランドを電気的に分離するアイソレーション回路に関するものである。
【背景技術】
【０００２】
図１０は、アナログ・デジタルコンバータとＦＰＧＡとが実装された基板を示すブロック回路図であり、図１１は、従来のアイソレーション回路を備えた基板を示すブロック回路図である。
図１０において、符号１００が基板であり、この基板１００は、アナログ信号Ａをデジタル信号Ｄに変換するアナログ・デジタルコンバータ１１０（図では、単に「Ａ／Ｄ」と記す）とデジタル信号Ｄを処理するＦＰＧＡ（Field Programmable Gate Array）１２０を備え、これらアナログ・デジタルコンバータ１１０とＦＰＧＡ１２０とを同一のグランド層１０１に接続した回路である。
通常、基板１００のような回路では、アナログ・デジタルコンバータ１１０側のグランドとＦＰＧＡ１２０側のグランドとを１つのグランド層１０１で共用する。しかし、このようなグランド構造にすると、大きなグランドループができ、輻射ノイズが発生する。特に、デジタル信号Ｄが高周波信号の場合には、ＦＰＧＡ１２０の高速なスイッチング動作等で生じた高周波ノイズが、グランド層１０１を通じてＦＰＧＡ１２０からアナログ・デジタルコンバータ１１０へ回り込む。
このため、このような回路では、上記のようなノイズを防止するために、図１１に示すように、アイソレーション回路２００を用いてアナログ・デジタルコンバータ１１０側のグランドとＦＰＧＡ１２０側のグランドとを分離している（例えば、非特許文献１参照）。
【０００３】
具体的には、アイソレーション回路２００は、１次側コイル２０１と２次側コイル２０２とを備えたトランスであり、１次側コイル２０１，２次側コイル２０２のそれぞれの一端が、互いに分離されたグランド層１０２，１０３にそれぞれ接続されている。
これにより、グランドをアナログ・デジタルコンバータ１１０側とＦＰＧＡ１２０側とに完全に分離して、グランドを介したノイズの回り込み等が防止するようにしている。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】川田章弘著、「ＩＣレビュー実験室  アイソレーション・デバイスの評価（前編）」、トランジスタ技術、ＣＱ出版社、２００４年１０月号、ｐ２２７−ｐ２３６
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、上記した従来のアイソレーション回路では、次のような問題がある。
アイソレーション回路２００のような信号用トランスでは、コイル２０１，２０２のインダクタンスを利用して、信号Ｄを伝送するので、高周波域にせよ、低周波域にせよ、１次側コイル２０１から２次側コイル２０２に透過させることができるデジタル信号Ｄの周波数帯域は狭い。
このような場合に、１次側及び２次側コイル２０１，２０２のターン数を増やすことで、インダクタンスが増加し、低周波のデジタル信号Ｄの透過特性を高くすることができる。しかし、高周波域の信号を、ターン数の多い１次側及び２次側コイル２０１，２０２に通すと、浮遊容量が１次側及び２次側コイル２０１，２０２に発生して、１次側及び２次側コイル２０１，２０２を流れる電流が小さくなってしまう。この結果、１次側及び２次側コイル２０１，２０２の磁束が減少し、高周波のデジタル信号Ｄの透過特性が悪くなる。
かといって、１次側及び２次側コイル２０１，２０２のターン数を減らして、インダクタンスを減少させると、高周波域において浮遊容量が減少して、高周波のデジタル信号Ｄの透過特性は高くなるが、低周波域では、１次側及び２次側コイル２０１，２０２の磁束が減少し、低周波のデジタル信号Ｄの透過特性が悪くなるというディレンマがある。
【０００６】
この発明は、上述した課題を解決するためになされたもので、高周波域の信号を伝送する際に、一方の電子回路部品が接続されたグランドと他方の電子回路部品が接続されたグランドとを完全に分離することができ、しかも、高周波域の信号だけでなく、低周波域の信号をも伝送することができるアイソレーション回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、請求項１の発明は、第１のグランドに接続され且つデジタル信号を入出力可能な第１の電子回路部品に、トランスの１次側コイルの入，出力端を接続すると共に、１次側コイルの入，出力端の一方を第１のグランドにも接続し、第１のグランドとは別の第２のグランドに接続され且つデジタル信号を入出力可能な第２の電子回路部品に、トランスの２次側コイルの入，出力端を接続すると共に、２次側コイルの入，出力端の一方を第２のグランドにも接続することにより、第１及び第２の電子回路部品の第１のグランドと第２のグランドとを電気的に分離するアイソレーション回路であって、トランスを高周波のデジタル信号を透過可能に設定して、低周波阻止用の第１のコンデンサを、トランスの１次側コイルに直列に接続し、低周波阻止用の第２のコンデンサを、トランスの２次側コイルに直列に接続し、低周波透過用の第１のインピーダンス素子を、１次側コイルの入力端と２次側コイルの出力端とに接続し、低周波透過用の第２のインピーダンス素子を、１次側コイルの出力端と２次側コイルの入力端とに接続した構成とする。
かかる構成により、トランスの１次側コイルの入，出力端の一方が、第１の電子回路部品に接続された第１のグランドにも接続され、トランスの２次側コイルの入，出力端の一方が、第２の電子回路部品に接続された第２のグランドにも接続されているので、少なくとも、高周波のデジタル信号の使用時においては、第１及び第２の電子回路部品の第１のグランドと第２のグランドとが電気的に完全に分離され、高周波ノイズが第１及び第２の電子回路部品のグランドに分散されることが阻止される。
また、第１の電子回路部品から出力された高周波のデジタル信号は、トランスの１次側コイルから２次側コイルを通じて第２の電子回路部品に入力され、逆に、第２の電子回路部品から出力された高周波のデジタル信号は、トランスの２次側コイルから１次側コイルを通じて、第１の電子回路部品に入力される。
そして、第１の電子回路部品から出力された低周波のデジタル信号は、１次側コイルの入力端と２次側コイルの出力端とに接続された第１のインピーダンス素子を通じて、第２の電子回路部品に入力される。このとき、トランスの１次側コイル側では、１次側コイルに直列に接続された第１のコンデンサによって、低周波の信号が阻止される。
逆に、第２の電子回路部品から出力された低周波のデジタル信号は、２次側コイルの入力端と１次側コイルの出力端とに接続された第１のインピーダンス素子を通じて、第１の電子回路部品に入力される。このとき、トランスの２次側コイル側では、２次側コイルに直列に接続された第２のコンデンサによって、低周波の信号が阻止される。
したがって、第１及び第２の電子回路部品間における高周波のデジタル信号の送受信は、トランスを通じて行われ、低周波のデジタル信号の送受信は、第１及び第２のインピーダンス素子を通じて行われる。
【０００８】
請求項２の発明は、請求項１に記載のアイソレーション回路において、トランスは、所定の基準周波数以上の周波数を有したデジタル信号を透過させるものであり、第１のインピーダンス素子及び第２のインピーダンス素子は、基準周波数以下の周波数を有したデジタル信号を透過させるものである構成とした。
かかる構成により、所定の基準周波数以上の周波数を有したデジタル信号をトランスを通じて送受信することができ、また、基準周波数以下の周波数を有したデジタル信号を第１及び第２のインピーダンス素子を通じて送受信することができる。
【０００９】
請求項３の発明は、請求項２に記載のアイソレーション回路において、第１のインピーダンス素子及び第２のインピーダンス素子は、それぞれフェライトビーズである構成とした。
【発明の効果】
【００１０】
以上詳しく説明したように、この発明のアイソレーション回路によれば、高周波のデジタル信号を伝送する際に、第１及び第２の電子回路部品の第１のグランドと第２のグランドとを電気的に完全に分離することができ、しかも、高周波のデジタル信号だけでなく、低周波のデジタル信号をも第１及び第２の電子回路部品間で送受信することができるという優れた効果がある。
【図面の簡単な説明】
【００１１】
【図１】この発明の一実施例に係るアイソレーション回路を示すブロック回路図である。
【図２】アイソレーション回路の高周波透過作用を説明するためのブロック回路図である。
【図３】アイソレーション回路の低周波透過作用を説明するためのブロック回路図である。
【図４】実験で使用したトランスの透過特性を示す線図である。
【図５】実験で使用したフェライトビーズの透過特性を示す線図である。
【図６】実験の結果を示す線図である。
【図７】アイソレーション回路を設けない場合の信号波形図である。
【図８】従来のアイソレーション回路を設けた場合の信号波形図である。
【図９】この実施例のアイソレーション回路を設けた場合の信号波形図である。
【図１０】アナログ・デジタルコンバータとＦＰＧＡとが実装された基板を示すブロック回路図である。
【図１１】従来のアイソレーション回路を備えた基板を示すブロック回路図である。
【発明を実施するための形態】
【００１２】
以下、この発明の最良の形態について図面を参照して説明する。
【実施例１】
【００１３】
図１は、この発明の一実施例に係るアイソレーション回路を示すブロック回路図である。
図１において、符号１０は、基板であり、基板１０には、第１の電子回路部品としてのアナログ・デジタルコンバータ１１０とＦＰＧＡ１２０とが実装されている。
アナログ・デジタルコンバータ１１０は、アナログ入力端１１１から入力したアナログ信号Ａをデジタル信号Ｄに変換して出力する電子回路部品である。一方、ＦＰＧＡ１２０は、アナログ・デジタルコンバータ１１０側からのデジタル信号Ｄに対応したデジタル信号を入力して、制御信号等の信号Ｓを出力端１２１に出力する電子回路部品である。
【００１４】
この実施例のアイソレーション回路１は、このようなアナログ・デジタルコンバータ１１０とＦＰＧＡ１２０との間に構成されている。
具体的には、アナログ・デジタルコンバータ１１０が接地された第１のグランドとしてのグランド層１１とＦＰＧＡ１２０が接地された第２のグランドとしてのグランド層１２とが基板１０に設けられている。これらグランド層１１，１２は、別体であり、基板１０の裏面等に別々に形成されている。
アイソレーション回路１は、このようなグランド層１１，１２を電気的に分離する回路であり、１つのトランス２と第１及び第２のインピーダンス素子としてのフェライトビーズ３−１，３−２とを備えている。
【００１５】
トランス２は、１次側コイル２１と２次側コイル２２とを備えている。
１次側コイル２１の入力端２１ａ，出力端２１ｂは、アナログ・デジタルコンバータ１１０の出力端１１２，入力端１１３にそれぞれ接続され、２次側コイル２２の入力端２２ａ，出力端２２ｂは、ＦＰＧＡ１２０の出力端１２２，入力端１２３に接続されている。そして、１次側コイル２１の出力端２１ｂが、グランド層１１にも接続され、２次側コイル２２の入力端２２ａが、グランド層１２にも接続されている。
これにより、グランド層１１とグランド層１２とがトランス２によって分離されるので、アナログ・デジタルコンバータ１１０から出力されたデジタル信号Ｄやデジタルコンバータ１１０の動作によるリターン電流が、グランド層１２側に流れることはなく、ＦＰＧＡ１２０から出力されたデジタル信号ＤやＦＰＧＡ１２０の動作によるリターン電流が、グランド層１１側に流れることもない。
【００１６】
このようなトランス２は、高周波のデジタル信号Ｄを透過するように設定されている。具体的には、１００ＭＨｚ等の基準周波数Ｆｒを設定した。そして、この基準周波数Ｆｒ以上の周波数を有したデジタル信号Ｄをそれに対応したデジタル信号Ｄとして透過させるように、トランス２を設定した。
かかる高周波のデジタル信号Ｄのみを透過させるために、低周波阻止用のコンデンサ４１，４２が設けられている。コンデンサ４１は、１次側コイル２１側に低周波のデジタル信号が流れないようにするための素子であり、出力端２１ｂ側で、１次側コイル２１と直列に接続されている。また、コンデンサ４２は、２次側コイル２２側に低周波のデジタル信号が流れないようにするための素子であり、入力端２２ａ側で、２次側コイル２２と直列に接続されている。
【００１７】
一方、フェライトビーズ３−１，３−２は、トランス２の１次側コイル２１，２２を跨ぐように設けられている。
具体的には、フェライトビーズ３−１は、１次側コイル２１の入力端２１ａと２次側コイル２２の出力端２２ｂとの間に接続され、フェライトビーズ３−２は、１次側コイル２１の出力端２１ｂと２次側コイル２２の入力端２２ａとの間に接続されている。
これらのフェライトビーズ３−１，３−２は、低周波透過用の素子であり、上記基準周波数Ｆｒ以下の周波数を有したデジタル信号Ｄを透過させ、基準周波数Ｆｒ以上のデジタル信号Ｄを阻止する機能を有する。
【００１８】
次に、この実施例のアイソレーション回路１が示す作用及び効果について説明する。
図２は、アイソレーション回路１の高周波透過作用を説明するためのブロック回路図であり、図３は、アイソレーション回路１の低周波透過作用を説明するためのブロック回路図である。
図２に示すように、音声等のアナログ信号Ａが、アナログ入力端１１１からアナログ・デジタルコンバータ１１０に入力されると、アナログ・デジタルコンバータ１１０において、符号化等の処理がされ、デジタル信号Ｄとして、出力端１１２から出力される。そして、デジタル信号Ｄは、入力端２１ａからトランス２側に向かう。
このとき、デジタル信号Ｄが、上記基準周波数Ｆｒ以上の周波数を有する高周波デジタル信号Ｄの場合には、このデジタル信号Ｄは、フェライトビーズ３−１側への入力が阻止され、矢印で示すように、トランス２の１次側コイル２１側に流れる。そして、１次側コイル２１とコンデンサ４１とを通じて、１次側コイル２１の出力端２１ｂ側に至る。
この結果、１次側コイル２１から２次側コイル２２への電磁誘導によって、デジタル信号が２次側コイル２２側に発生する。具体的には、１次側コイル２１側のデジタル信号Ｄに対応したデジタル信号Ｄが、２次側コイル２２側の入力端２２ａかトランス２に向かって流れる。このとき、誘起されたデジタル信号Ｄが、上記基準周波数Ｆｒ以上の周波数を有する高周波デジタル信号であるので、このデジタル信号Ｄは、フェライトビーズ３−２側への入力が阻止され、トランス２の２次側コイル２２に流れる。そして、コンデンサ４２と２次側コイル２２とを通じて、２次側コイル２２の出力端２２ｂ側に至る。
すなわち、アナログ・デジタルコンバータ１１０によって出力された高周波のデジタル信号Ｄは、矢印で示すように、トランス２の１次側コイル２１側を流れて、アナログ・デジタルコンバータ１１０に戻る。また、このデジタル信号Ｄによって誘起された２次側コイル２２側のデジタル信号Ｄは、２次側コイル２２側を流れてＦＰＧＡ１２０に入力し、制御信号等の信号ＳがＦＰＧＡ１２０から出力端１２１に出力されることとなる。
このとき、アナログ・デジタルコンバータ１１０側のグランド層１１とＦＰＧＡ１２０側のグランド層１２とが分離されているので、アナログ・デジタルコンバータ１１０側とＦＰＧＡ１２０側とが完全に電気的に分離される。このため、１次側コイル２１側のデジタル信号Ｄのリターン電流が２次側コイル２２のグランド層１２に流れて、ノイズを発生させたり、２次側コイル２２のデジタル信号Ｄのリターン電流が１次側コイル２１のグランド層１１に流れて、ノイズを発生させたりすることはない。また、アナログ・デジタルコンバータ１１０側で生じた電源ノイズがグランド層１１を通じてＦＰＧＡ１２０側に伝搬したり、逆に、ＦＰＧＡ１２０側で生じた電源ノイズがグランド層１２を通じてアナログ・デジタルコンバータ１１０側に伝搬することもない。
【００１９】
また、図３に示すように、アナログ・デジタルコンバータ１１０から出力されたデジタル信号Ｄが、上記基準周波数Ｆｒ以下の周波数を有する低周波デジタル信号Ｄの場合には、このデジタル信号Ｄは、コンデンサ４１によって、１次側コイル２１側への入力が阻止され、矢印で示すように、フェライトビーズ３−１側に流れる。そして、入力端１２３を通じてＦＰＧＡ１２０に入力し、ＦＰＧＡ１２０の出力端１２２からトランス２に出力される。この出力端１２２からトランス２に出力された低周波のデジタル信号Ｄは、コンデンサ４２によってトランス２の２次側コイル２２側への入力が阻止され、矢印で示すように、フェライトビーズ３−２側に流れる。そして、入力端１１３を通じてアナログ・デジタルコンバータ１１０側に戻される。
すなわち、アナログ・デジタルコンバータ１１０によって出力された低周波のデジタル信号Ｄは、矢印で示すように、フェライトビーズ３−１を通じてＦＰＧＡ１２０に入力し、フェライトビーズ３−２を通じて、アナログ・デジタルコンバータ１１０に戻る。
【００２０】
以上のように、この実施例のアイソレーション回路１によれば、アナログ・デジタルコンバータ１１０側のグランド層１１とＦＰＧＡ１２０側のグランド層１２とが、トランス２によって、電気的に分離されるだけでなく、アナログ・デジタルコンバータ１１０とＦＰＧＡ１２０間における高周波のデジタル信号Ｄの送受信が、トランス２を通じて行われ、低周波のデジタル信号Ｄの送受信が、フェライトビーズ３−１，３−２を通じて行われる。
【００２１】
発明者は、かかる効果を確認すべく、次のような実験を行った。
図４は、実験で使用したトランス２の透過特性を示す線図であり、図５は、実験で使用したフェライトビーズ３−１，３−２の透過特性を示す線図であり、図６は、実験の結果を示す線図である。
この実験では、基準周波数Ｆｒを約１００ＭＨｚとして設定した。このため、トランス２として、図４に示す透過率Ｓｄｄ２１（ｄＢ）を有するものを使用し、フェライトビーズ３−１，３−２として、図５に示すコモンモードインピーダンス（Ω）を有するものを使用した。つまり、トランス２として、約１００ＭＨｚ以上の高周波デジタル信号のみを透過させるトランスを用い、フェライトビーズ３−１，３−２として、約１００ＭＨｚ以下の低周波デジタル信号を透過させるフェライトビーズを用いた。
【００２２】
まず、上記のトランス２を用い、図１１に示した従来のアイソレーション回路構成で、周波数１ＭＨｚ〜１ＧＨｚのデジタル信号をアナログ・デジタルコンバータ１１０からＦＰＧＡ１２０に送って、その透過率を測定した。すると、図６の破線で示すように、その透過率曲線Ｓ１は、１００ＭＨｚ以上の高周波域では高く、低周波域では低かった。つまり、図４に示すトランス２の特性がそのまま現れた。
次に、図４に示す特性のトランス２と、図５に示す特性のフェライトビーズ３−１，３−２と、１００ｐＦのコンデンサ４１，４２とを用い、図１に示したこの実施例のアイソレーション回路構成で、周波数１ＭＨｚ〜１ＧＨｚのデジタル信号をアナログ・デジタルコンバータ１１０からＦＰＧＡ１２０に送って、その透過率を測定した。
すると、図６の実線破線で示すように、その透過率曲線Ｓ２は、１００ＭＨｚ以上の高周波域だけでなく、１００ＭＨｚ以下の低周波域においても高かった。
つまり、この実施例のアイソレーション回路構成を用いることで、１ＭＨｚ〜１ＧＨｚまでの広帯域において、高い透過率を得ることができることを確認した。
【００２３】
さらに、上記実験と並行して、信号の波形評価も行った。
図７は、アナログ・デジタルコンバータ１１０とＦＰＧＡ１２０との間にアイソレーション回路を設けない場合の信号波形図であり、図８は、従来のアイソレーション回路を設けた場合の信号波形図であり、図９は、この実施例のアイソレーション回路を設けた場合の信号波形図である。
この波形評価では、振幅電圧約２Ｖ（ボルト）の矩形波のデジタル信号をアナログ・デジタルコンバータ１１０とＦＰＧＡ１２０との間に送った。この際、５ＭＨｚ，２５０ＭＨｚ及び５００ＭＨｚの３種類のデジタル信号を送って、その波形を観測した。
【００２４】
図７に示すように、アナログ・デジタルコンバータ１１０とＦＰＧＡ１２０との間にアイソレーション回路を設けない場合には、各周波数で良好な波形を示す。
すなわち、図７の（ａ）に示すように、５ＭＨｚの低周波の上記デジタル信号を送ると、振幅も波形も歪むことなく伝送される。また、２５０ＭＨｚの高周波の上記デジタル信号を送ると、波形が多少変化するものの良好な波形が伝送される。さらに、５００ＭＨｚの高周波の上記デジタル信号を送ると、波形が多少鈍るものの良好な波形が伝送される。
したがって、従来のアイソレーション回路を設けた場合やこの実施例のアイソレーション回路を設けた場合に、各周波数において、図７に示すような信号波形図が得られる場合には、回路が介在していても、良好な波形が伝送されていると判断することができる。
【００２５】
しかし、従来のアイソレーション回路を設けた場合には、図８の（ｂ）及び（ｃ）に示すように、高周波域においては、良好な信号波形を維持したものの、図８の（ａ）に示すように、低周波域においては、波形が完全に崩れ、認識することができない状態になった。
これに対して、この実施例のアイソレーション回路を設けた場合には、図９の（ｂ）及び（ｃ）に示すように、高周波域で、良好な信号波形を維持しただけでなく、図９の（ａ）に示すように、低周波域でも、良好な波形を維持した。
【符号の説明】
【００２６】
１…アイソレーション回路、  ２…トランス、  ３−１，３−２…フェライトビーズ、  １０…基板、  １１，１２…グランド層、  ２１…１次側コイル、  ２１ａ，２２ａ…入力端、  ２１ｂ，２２ｂ…出力端、  ２２…２次側コイル、  ４１，４２…コンデンサ、  １１０…デジタルコンバータ、  １２０…ＦＰＧＡ、  Ｄ…デジタル信号。
【図１】
2010161696.tif 000003
【図２】
2010161696.tif 000004
【図３】
2010161696.tif 000005
【図４】
2010161696.tif 000006
【図５】
2010161696.tif 000007
【図６】
2010161696.tif 000008
【図７】
2010161696.tif 000009
【図８】
2010161696.tif 000010
【図９】
2010161696.tif 000011
【図１０】
2010161696.tif 000012
【図１１】
2010161696.tif 000013