(57)【要約】【課題】ＦＰＧＡを用いて伝送路を介して複数の外部装置と通信を行うインタフェース回路において、通信信号の入出力に用いるＦＰＧＡのピンの数を低減する。【解決手段】被制御装置２Ａ〜２Ｎのうちの１つを通信の相手先装置として指示する指示信号が入力されると、ＦＰＧＡ４３は、切り換え制御信号をピン４３２、配線４７、コネクタ４１、およびケーブル３３を介して切り換え装置３０に供給し、ケーブル３１とケーブル３２Ａとを接続させる。また、切り換え部４５は、指示信号が入力されると、抵抗４４Ａ１，４４Ａ２〜４４Ｎ１，４４Ｎ２のうちの相手先装置に対応する抵抗を選択してＦＰＧＡ４３に接続させる。そして、ＦＰＧＡ４３は、切り換え部４５を介して接続された抵抗の抵抗値を認識し、この抵抗値を用いて、ＦＰＧＡ４３と相手先装置との間の装置間伝送路のインピーダンスマッチングを行う。【選択図】図１
2010003229.tif 000002
【特許請求の範囲】
【請求項１】
１本の第１の伝送路に接続され、前記第１の伝送路と、複数の外部装置のそれぞれに接続された複数の第２の伝送路と前記第１の伝送路との接続を切り換える伝送路切り換え装置によって前記第１の伝送路と接続された前記複数の第２の伝送路のうちの１つとを介して、前記複数の外部装置のうちの１つと通信を行うインタフェース回路であって、
前記第１の伝送路および前記第２の伝送路を含む前記インタフェース回路と前記複数の外部装置との間の伝送路である複数の装置間伝送路のインピーダンス値に対応して予め設定された抵抗値をそれぞれ有する複数の抵抗と、
前記第１の伝送路に接続され、前記抵抗の抵抗値を用いて前記装置間伝送路のインピーダンスマッチングを行うＦＰＧＡと、
前記ＦＰＧＡと前記複数の抵抗との接続を切り換える抵抗切り換え部とを備え、
前記抵抗切り換え部は、通信時において、通信の相手先となる１つの前記外部装置を指示する指示信号が入力されると、前記抵抗のうち前記指示信号で指示された前記外部装置である相手先装置に対応する前記抵抗と前記ＦＰＧＡとを接続し、
前記ＦＰＧＡは、通信時において、前記指示信号が入力されると、前記相手先装置に対応する前記第２の伝送路と前記第１の伝送路とを接続させる切り換え制御信号を前記伝送路切り換え装置に送信するとともに、前記抵抗切り換え部を介して接続された前記相手先装置に対応する前記抵抗の抵抗値を用いて、前記相手先装置に対応する前記装置間伝送路のインピーダンスマッチングを行うことを特徴とするインタフェース回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、伝送路を介して外部装置と通信を行うインタフェース回路に関する。
【背景技術】
【０００２】
従来、ＦＰＧＡ（Field Programmable Gate Array）を用いて、ケーブル等を含む伝送路を介して外部装置と通信を行う場合、通信信号を最適に送受信するために、ＦＰＧＡのインピーダンス制御機能を用いて、伝送路のインピーダンスマッチングが行われている（例えば、特許文献１参照）。
【０００３】
図２は、制御装置と互いに冗長性を有する複数の被制御装置との間でＦＰＧＡを使用して１対１の通信を被制御装置ごとに切り換えて行うシステムの従来の構成の一例を示す図である。
【０００４】
図２において、制御装置１は、複数の被制御装置２Ａ，２Ｂ，…，２Ｎと、ケーブル３Ａ，３Ｂ，…，３Ｎを介して接続されている。ケーブル３Ａ，３Ｂ，…，３Ｎは、コネクタ１１Ａ，１１Ｂ，…，１１Ｎにより制御装置１に接続され、コネクタ２１Ａ，２１Ｂ，…，２１Ｎにより被制御装置２Ａ，２Ｂ，…，２Ｎに接続されている。ここで、被制御装置２Ａ〜２Ｎは制御装置１に対して異なる距離に配置されており、ケーブル３Ａ〜３Ｎの長さが互いに異なるものとする。
【０００５】
制御装置１は、インタフェース回路１２を備え、このインタフェース回路１２を介して、被制御装置２Ａ〜２Ｎと通信を行う。なお、制御装置１には、インタフェース回路１２に接続する他の回路が設けられるが、これについては図示を省略している。
【０００６】
インタフェース回路１２は、通信時において、被制御装置２Ａ〜２Ｎとの間の伝送路のインピーダンスマッチングを行うＦＰＧＡ１３と、ＦＰＧＡ１３に接続されたインピーダンス制御用の抵抗１４Ａ１，１４Ａ２，１４Ｂ１，１４Ｂ２，…，１４Ｎ１，１４Ｎ２とを備える。
【０００７】
ＦＰＧＡ１３は、プリント基板に搭載され、入出力用のピン１３１Ａ〜１３１Ｎを介して、プリント基板内の配線１５Ａ，１５Ｂ，…，１５Ｎによりコネクタ１１Ａ〜１１Ｎに接続されている。
【０００８】
抵抗１４Ａ１，１４Ｂ１，…，１４Ｎ１は、一端がＦＰＧＡ１３に接続され、他端が電源に接続されている。また、抵抗１４Ａ２，１４Ｂ２，…，１４Ｎ２は、一端がＦＰＧＡ１３に接続され、他端が接地されている。なお、ＦＰＧＡ１３の抵抗１４Ａ１〜１４Ｎ１，１４Ａ２〜１４Ｎ２との接続部分にもピンが設けられるが、図示を省略している。
【０００９】
一対の抵抗１４Ａ１，１４Ａ２は、ＦＰＧＡ１３において、配線１５Ａおよびケーブル３Ａを経由するＦＰＧＡ１３と被制御装置２Ａとの間の伝送路のインピーダンスマッチングに使用するものであり、ＦＰＧＡ１３と被制御装置２Ａとの間の伝送路のインピーダンス値に対応して予め設定された抵抗値を有する。同様に、抵抗１４Ｂ１，１４Ｂ２〜１４Ｎ１，１４Ｎ２は、ＦＰＧＡ１３と被制御装置２Ｂ〜２Ｎとの間の伝送路のインピーダンス値に対応して予め設定された抵抗値をそれぞれ有する。
【００１０】
ＦＰＧＡ１３は、例えば被制御装置２Ａを通信の相手先として指示する指示信号が外部から入力され、被制御装置２Ａと通信する場合、互いに同じ抵抗値を有する抵抗１４Ａ１，１４Ａ２の抵抗値を認識し、この抵抗値を用いて、配線１５Ａおよびケーブル３Ａを経由する被制御装置２Ａとの間の伝送路のインピーダンスマッチングを行う。被制御装置２Ｂ〜２Ｎと通信を行う場合も同様に、それぞれ抵抗１４Ｂ１，１４Ｂ２〜１４Ｎ１，１４Ｎ２の抵抗値を用いて伝送路のインピーダンスマッチングを行う。
【００１１】
図２のシステムでは、ケーブル３Ａ〜３Ｎの長さが互いに異なるため、ＦＰＧＡ１３と各被制御装置２Ａ〜２Ｎとの間の各伝送路のインピーダンス値が互いに異なる。このため、図２に示すように、ＦＰＧＡ１３と各被制御装置２Ａ〜２Ｎとを１対１に接続し、各伝送路に対応する抵抗値をそれぞれ有する抵抗１４Ａ１，１４Ａ２〜１４Ｎ１，１４Ｎ２を用いてインピーダンスマッチングを行っていた。
【特許文献１】特開２００６−６５５５９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上述のように、図２に示すシステムでは、ＦＰＧＡ１３と各被制御装置２Ａ〜２Ｎとを１対１に接続し、それぞれインピーダンスマッチングをとる必要があった。このため、ＦＰＧＡ１３において通信信号の入出力に用いるピン１３１Ａ〜１３１Ｎを、接続先の被制御装置２Ａ〜２Ｎと同じ数だけ用意しなければならないという問題があった。
【００１３】
本発明は上記に鑑みてなされたもので、ＦＰＧＡを用いて伝送路を介して複数の外部装置と通信を行うインタフェース回路において、通信信号の入出力に用いるＦＰＧＡのピンの数を低減することを目的とする。
【課題を解決するための手段】
【００１４】
上記目的を達成するため、本発明のインタフェース回路は、１本の第１の伝送路に接続され、前記第１の伝送路と、複数の外部装置のそれぞれに接続された複数の第２の伝送路と前記第１の伝送路との接続を切り換える伝送路切り換え装置によって前記第１の伝送路と接続された前記複数の第２の伝送路のうちの１つとを介して、前記複数の外部装置のうちの１つと通信を行うインタフェース回路であって、前記第１の伝送路および前記第２の伝送路を含む前記インタフェース回路と前記複数の外部装置との間の伝送路である複数の装置間伝送路のインピーダンス値に対応して予め設定された抵抗値をそれぞれ有する複数の抵抗と、前記第１の伝送路に接続され、前記抵抗の抵抗値を用いて前記装置間伝送路のインピーダンスマッチングを行うＦＰＧＡと、前記ＦＰＧＡと前記複数の抵抗との接続を切り換える抵抗切り換え部とを備え、前記抵抗切り換え部は、通信時において、通信の相手先となる１つの前記外部装置を指示する指示信号が入力されると、前記抵抗のうち前記指示信号で指示された前記外部装置である相手先装置に対応する前記抵抗と前記ＦＰＧＡとを接続し、前記ＦＰＧＡは、通信時において、前記指示信号が入力されると、前記相手先装置に対応する前記第２の伝送路と前記第１の伝送路とを接続させる切り換え制御信号を前記伝送路切り換え装置に送信するとともに、前記抵抗切り換え部を介して接続された前記相手先装置に対応する前記抵抗の抵抗値を用いて、前記相手先装置に対応する前記装置間伝送路のインピーダンスマッチングを行うことを特徴とする。
【発明の効果】
【００１５】
本発明によれば、ＦＰＧＡを用いて伝送路を介して複数の外部装置と通信を行うインタフェース回路において、通信信号の入出力に用いるＦＰＧＡのピンの数を低減することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明を実施するための最良の形態について、図面を参照して説明する。
【００１７】
図１は、本発明の実施の形態に係るインタフェース回路が適用される制御装置と複数の被制御装置との間で通信を行うシステムの構成図である。
【００１８】
図１に示すシステムは、制御装置４と被制御装置２Ａ〜２Ｎとを１対Ｎで接続し、外部から入力される指示信号に基づいて、通信相手となる１つの被制御装置を選択し、制御装置４と通信相手として選択された被制御装置との間で１対１の通信を行う冗長系のシステムである。
【００１９】
制御装置４と被制御装置２Ａ〜２Ｎとの間には、切り換え装置３０が設けられている。この切り換え装置３０は、第１の伝送路としてのケーブル３１を介して制御装置４と接続され、第２の伝送路としてのケーブル３２Ａ〜３２Ｎを介して被制御装置２Ａ〜２Ｎと接続されている。ケーブル３１は、コネクタ４１により制御装置４に接続され、ケーブル３２Ａ〜３２Ｎは、コネクタ２１Ａ〜２１Ｎにより被制御装置２Ａ〜２Ｎに接続されている。
【００２０】
ここで、被制御装置２Ａ〜２Ｎは、制御装置４に対して異なる距離に配置されており、ケーブル３２Ａ〜３２Ｎの長さが互いに異なるものとする。
【００２１】
また、切り換え装置３０は、コネクタ４１に接続された切り換え制御信号用のケーブル３３により制御装置４に接続され、制御装置４からの切り換え制御信号により、ケーブル３１と、ケーブル３２Ａ〜３２Ｎから選択される１つのケーブルとを接続する。
【００２２】
制御装置４は、インタフェース回路４２を備え、このインタフェース回路４２を介して、被制御装置２Ａ〜２Ｎと通信を行う。なお、制御装置４には、インタフェース回路４２に接続する他の回路が設けられるが、これについては図示を省略している。
【００２３】
インタフェース回路４２は、通信時において、被制御装置２Ａ〜２Ｎとの間の伝送路のインピーダンスマッチングを行うＦＰＧＡ４３と、インピーダンス制御用の抵抗４４Ａ１，４４Ａ２，４４Ｂ１，４４Ｂ２，…，４４Ｎ１，４４Ｎ２と、切り換え部４５とを備える。
【００２４】
ＦＰＧＡ４３は、プリント基板に搭載され、通信信号の入出力用のピン４３１を有し、このピン４３１を介して、プリント基板内の配線４６によりコネクタ４１に接続されている。また、ＦＰＧＡ４３は、切り換え制御信号の出力用のピン４３２を介して、プリント基板内の配線４７によりコネクタ４１に接続されている。
【００２５】
抵抗４４Ａ１，４４Ｂ１，…，４４Ｎ１は、一端が切り換え部４５に接続され、他端が電源に接続されている。また、抵抗４４Ａ２，４４Ｂ２，…，４４Ｎ２は、一端が切り換え部４５に接続され、他端が接地されている。
【００２６】
一対の抵抗４４Ａ１，４４Ａ２は、ＦＰＧＡ４３において、配線４６、ケーブル３１、切り換え装置３０、およびケーブル３２Ａを経由するＦＰＧＡ４３と被制御装置２Ａとの間の伝送路（装置間伝送路）のインピーダンスマッチングに使用するものであり、この装置間伝送路のインピーダンス値に対応して設定された抵抗値を有する。同様に、抵抗１４Ｂ１，１４Ｂ２〜１４Ｎ１，１４Ｎ２は、ＦＰＧＡ４３と被制御装置２Ｂ〜２Ｎとの間の伝送路（装置間伝送路）のインピーダンス値に対応して設定された抵抗値をそれぞれ有する。なお、図１のシステムでは、ケーブル３２Ａ〜３２Ｎの長さが互いに異なるため、各装置間伝送路のインピーダンス値が互いに異なり、それぞれのインピーダンスマッチングに用いる抵抗値も互いに異なる。
【００２７】
切り換え部４５は、ＦＰＧＡ４３と抵抗４４Ａ１，４４Ａ２〜４４Ｎ１，４４Ｎ２との間に設けられ、外部からの指示信号に基づいて、ＦＰＧＡ４３と、抵抗４４Ａ１，４４Ａ２〜４４Ｎ１，４４Ｎ２から選択される１対の抵抗とを接続する。なお、ＦＰＧＡ４３の切り換え部４５との接続部分にもピンが設けられるが、図示を省略している。
【００２８】
次に、本実施の形態に係るインタフェース回路の動作を説明する。
【００２９】
通信時において、通信の相手先となる１つの被制御装置を指示する指示信号が、外部からインタフェース回路４２のＦＰＧＡ４３および切り換え部４５に入力される。
【００３０】
例えば、被制御装置２Ａを指示する指示信号が入力されると、ＦＰＧＡ４３は、切り換え制御信号をピン４３２から出力して、配線４７、コネクタ４１、およびケーブル３３を介して切り換え装置３０に供給し、ケーブル３１とケーブル３２Ａとを接続させる。
【００３１】
一方、切り換え部４５は、指示信号が入力されると、ＦＰＧＡ４３と抵抗４４Ａ１，４４Ａ２とを接続させる。
【００３２】
そして、ＦＰＧＡ４３は、互いに同じ抵抗値を有する抵抗４４Ａ１，４４Ａ２の抵抗値を認識し、この抵抗値を用いて、ＦＰＧＡ４３と被制御装置２Ａとの間の装置間伝送路のインピーダンスマッチングを行う。そして、この装置間伝送路を介して通信信号の送受信を行う。
【００３３】
なお、被制御装置２Ｂ〜２Ｎと通信を行う場合も、上記で説明した被制御装置２Ａと通信を行う場合と同様の動作により、それぞれの装置間伝送路のインピーダンスマッチングを行う。
【００３４】
上記説明のように、本実施の形態によれば、被制御装置２Ａ〜２Ｎに対応して設けられたインピーダンスマッチング用の抵抗４４Ａ１，４４Ａ２〜４４Ｎ１，４４Ｎ２から、通信相手先となる被制御装置に対応する抵抗を切り換え部４５により選択してＦＰＧＡ４３に接続し、装置間伝送路のインピーダンスマッチングを行うので、通信信号の入出力に用いるＦＰＧＡ４３のピンを被制御装置２Ａ〜２Ｎのそれぞれに対応して設ける必要がなく、ＦＰＧＡ４３のピンの数を低減することができる。
【００３５】
なお、上記実施の形態では、制御装置と外部の被制御装置との間で通信を行うシステムを示したが、同じ装置内の異なるプリント基板に実装された複数の回路間で伝送路を介した通信を行う構成にも本発明を適用できる。
【００３６】
また、本発明は上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合せにより、種々の発明を形成できる。例えば、実施の形態に示される全構成要素から幾つかの構成要素を削除してもよい。
【図面の簡単な説明】
【００３７】
【図１】本発明の実施の形態に係るインタフェース回路が適用される制御装置と複数の被制御装置との間で通信を行うシステムの構成図である。
【図２】制御装置と複数の被制御装置との間でＦＰＧＡを使用して１対１の通信を被制御装置ごとに切り換えて行うシステムの従来の構成の一例を示す図である。
【符号の説明】
【００３８】
１，４  制御装置
２Ａ〜２Ｎ  被制御装置
３Ａ〜３Ｎ，３１，３２Ａ〜３２Ｎ，３３  ケーブル
１１Ａ〜１１Ｎ，２１Ａ〜２１Ｎ，４１  コネクタ
１２，４２  インタフェース回路
１３，４３  ＦＰＧＡ
１４Ａ１〜１４Ｎ１，１４Ａ２〜１４Ｎ２，４４Ａ１〜４４Ｎ１，４４Ａ２〜４４Ｎ２  抵抗
１５Ａ〜１５Ｎ，４６，４７  配線
３０  切り換え装置
４５  切り換え部
１３１Ａ〜１３１Ｎ，４３１，４３２  ピン
【図１】
2010003229.tif 000003
【図２】
2010003229.tif 000004