(57)【要約】【課題】交流電源Ｖｓからの入力力率を実用上十分な程度に改善でき、少数のＬＥＤを効率良く安定した電流で駆動できる小型で安価な電源装置を提供する。【解決手段】全波整流器ＤＢの脈流出力端子に平滑コンデンサを介さずに直結された降圧チョッパ回路のスイッチング素子Ｑをオン・オフするＰＷＭ信号のパルス幅を脈流電圧の位相に応じてフィードフォワード制御すると共に発光ダイオード３の電流検出信号に応じてフィードバック制御し、なおかつ、発光ダイオード３は１個または前記全波整流器ＤＢの入力電流波形がクラスＣ高調波規制に適合する程度に直列個数を制限した。あるいは、降圧チョッパ回路に代えて、昇降圧チョッパ回路またはフライバックコンバータを用いて、そのスイッチング素子をオン・オフするＰＷＭ信号のパルス幅を脈流電圧の位相に応じてフィードフォワード制御すると共に発光ダイオードの電流検出信号に応じてフィードバック制御する。【選択図】図１
2010170844.tif 000002
【特許請求の範囲】
【請求項１】
商用交流電源を全波整流して脈流電圧を出力する全波整流器と、前記全波整流器の脈流出力端子間に接続されて脈流電圧の位相を検出する位相検出部と、商用交流周波数に比べて十分に高い周波数でオン・オフされる半導体スイッチング素子と、前記半導体スイッチング素子を介して前記全波整流器の脈流出力端子間に接続される発光ダイオードと誘導素子の直列回路と、前記発光ダイオードと誘導素子の直列回路と並列に前記全波整流器からの電流を阻止する極性で接続されたダイオードと、前記発光ダイオードに流れる電流を検出する電流検出手段と、前記半導体スイッチング素子の制御電極に印加されるＰＷＭ信号を生成し、前記電流検出手段により検出される電流の変動を抑制するようにＰＷＭ信号のパルス幅をフィードバック制御すると共に前記位相検出部により検出される脈流電圧の位相に応じてＰＷＭ信号のパルス幅をフィードフォワード制御する制御部とを備え、前記発光ダイオードは１個または前記全波整流器の入力電流波形がクラスＣ高調波規制に適合する程度に直列個数を制限されていることを特徴とする電源装置。
【請求項２】
商用交流電源を全波整流して脈流電圧を出力する全波整流器と、前記全波整流器の脈流出力端子間に接続されて脈流電圧の位相を検出する位相検出部と、商用交流周波数に比べて十分に高い周波数でオン・オフされる半導体スイッチング素子と、前記半導体スイッチング素子を介して前記全波整流器の脈流出力端子間に接続される誘導素子と、前記誘導素子と並列に前記全波整流器からの電流を阻止する極性で接続されたダイオードと発光ダイオードの直列回路と、前記発光ダイオードに流れる電流を検出する電流検出手段と、前記半導体スイッチング素子の制御電極に印加されるＰＷＭ信号を生成し、前記電流検出手段により検出される電流の変動を抑制するようにＰＷＭ信号のパルス幅をフィードバック制御すると共に前記位相検出部により検出される脈流電圧の位相に応じてＰＷＭ信号のパルス幅をフィードフォワード制御する制御部とを備えることを特徴とする電源装置。
【請求項３】
商用交流電源を全波整流して脈流電圧を出力する全波整流器と、前記全波整流器の脈流出力端子間に接続されて脈流電圧の位相を検出する位相検出部と、商用交流周波数に比べて十分に高い周波数でオン・オフされる半導体スイッチング素子と、前記半導体スイッチング素子を介して前記全波整流器の脈流出力端子間に１次巻線を接続されたトランスと、前記トランスの２次巻線に前記半導体スイッチング素子のオン時に電流を阻止する極性で接続されたダイオードと発光ダイオードの直列回路と、前記発光ダイオードに流れる電流を検出する電流検出手段と、前記半導体スイッチング素子の制御電極に印加されるＰＷＭ信号を生成し、前記電流検出手段により検出される電流の変動を抑制するようにＰＷＭ信号のパルス幅をフィードバック制御すると共に前記位相検出部により検出される脈流電圧の位相に応じてＰＷＭ信号のパルス幅をフィードフォワード制御する制御部とを備えることを特徴とする電源装置。
【請求項４】
前記制御部はＰＷＭ信号のパルス幅を決定する時定数回路を備え、前記位相検出部は前記全波整流器の脈流電圧から前記時定数回路のコンデンサを充電する抵抗を含んで構成されることを特徴とする請求項１〜３のいずれかに記載の電源装置。
【請求項５】
前記制御部はＰＷＭ信号のパルス幅を決定する時定数回路を備え、前記電流検出手段により検出される電流を制御電極に印加されるトランジスタにより前記時定数回路のコンデンサの充電速度を可変としたことを特徴とする請求項１〜４のいずれかに記載の電源装置。
【請求項６】
前記位相検出部は前記全波整流器から出力される脈流電圧を分圧する抵抗分圧回路を備え、前記制御部は前記抵抗分圧回路の出力電圧に応じてＰＷＭ信号のパルス幅を制御する発振回路であり、前記電流検出手段により検出される電流に応じて前記抵抗分圧回路の分圧比を可変としたことを特徴とする請求項１〜３のいずれかに記載の電源装置。
【請求項７】
前記発光ダイオードと並列に十分に容量の大きいコンデンサを接続したことを特徴とする請求項１〜６のいずれかに記載の電源装置。
【請求項８】
前記発光ダイオードに代えて有機ＥＬ素子を接続したことを特徴とする請求項１〜７のいずれかに記載の電源装置。
【請求項９】
請求項１〜８のいずれかに記載の電源装置を備える照明器具。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はスイッチング型の電源装置及びそれを用いた照明器具に関するものである。
【背景技術】
【０００２】
（従来例１）
図９は従来例１の回路図である。商用交流電源Ｖｓを全波整流器ＤＢにて全波整流し、平滑用のコンデンサＣ１で平滑化された直流電圧に変換し、スイッチング素子ＱとインダクタＬ及びダイオードＤを備えるバックコンバータを介して発光ダイオード３に一定電流を供給している。発光ダイオード３にはコンデンサＣ２が並列接続されている。発光ダイオード３に流れる電流は、電流検出抵抗Ｒと電流検出アンプ４により検出され、制御部１にフィードバックされる。制御部１は、スイッチング素子Ｑをオン・オフするＰＷＭ信号を生成し、電流検出値が目標値と一致するようにＰＷＭ信号のオン時間幅を制御する。
【０００３】
この従来例１においては、コンデンサインプット型の整流平滑回路を用いているので、図１０の波形図に示すように、入力電圧に対して入力電流の波形が相似形とならず、高調波成分の多い電流波形となる。個々の電源装置の消費電力が小さくても、同じ構成の電源装置が共通の電源ラインに複数個並列に接続されて使用されると、他の機器への影響が無視できなくなる。
【０００４】
（従来例２）
図１１は従来例２の回路図である。図９の従来例１において、全波整流器ＤＢの直流出力端に接続されていた平滑用のコンデンサＣ１を除去した構成となっている。この場合、入力電圧が低い期間においても、入力電流が流れるので、図３の波形図に示すように、入力電圧に対して入力電流の波形が略相似形となり、正弦波状の電流波形となる。
【０００５】
しかしながら、商用交流電源Ｖｓからの入力電圧が低い期間では、全波整流器ＤＢから出力される脈流電圧が低くなるので、スイッチング素子Ｑがオンしても、インダクタＬに電流が流れにくくなる。このため、図１２の実線で示すように、出力電流には商用交流周波数の２倍の周波数のリップル成分が現れることになる。破線は平滑用のコンデンサＣ１が有る場合（従来例１）の出力電流波形、実線は平滑用のコンデンサＣ１が無い場合（従来例２）の出力電流波形を示している。
【０００６】
このように、平滑用のコンデンサＣ１を除去すると、発光ダイオード３に流れる電流のリップル成分が大きくなるので、発光ダイオード３と並列接続されるコンデンサＣ２を大容量化するなどの対策を採る必要があるが、それでは電源装置の寸法が大きくなる。また、電源をオフしても発光ダイオード３が暫く点灯しているような緩慢な動作となり、応答の遅れが違和感を生じさせる。
【０００７】
特許文献１（特開２００４−３２７１５２号公報）では、全波整流器の直流出力端に昇圧チョッパ回路を接続し、そのスイッチング素子のオン時間幅を脈流電圧に応じてフィードフォワード制御すると共に、出力電流の検出値の変動を抑制するようにフィードバック制御することにより、ＬＥＤ電流を一定化し、なおかつ、入力電流の力率を改善した構成が開示されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００４−３２７１５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
特許文献１の技術では、全波整流器ＤＢの直流出力端に昇圧チョッパ回路を接続しているので、その出力電圧は全波整流後のピーク電圧よりも高い直流電圧となり、多数の発光ダイオードを直列接続して点灯させる用途には適しているが、例えば１個〜数個という極少数の発光ダイオードを点灯させる場合にはドロッパ抵抗による電力損失が増大するので効率が悪くなる。そこで、特許文献１では、昇圧チョッパ回路の出力段にさらに降圧チョッパ回路を接続した構成も開示されているが、電力変換が２段構成となるので、スイッチング損失等の回路損失が増大するうえに、回路構成も複雑なものとなる。
【００１０】
そこで、全波整流器ＤＢの直流出力端に昇圧チョッパ回路を介さずに降圧チョッパ回路を接続すれば、回路構成は簡単になり、スイッチング損失等の回路損失の増大は抑えることができると考えられるが、降圧チョッパ回路では、スイッチング素子のオン時に電源電圧と負荷電圧との差がインダクタに印加されるので、電源電圧が負荷電圧よりも低くなる期間では入力電流が流れないという特徴があり、昇圧チョッパ回路に比べると入力力率の改善能力は制限されたものになると言える。
【００１１】
本発明は上述のような点に鑑みてなされたものであり、交流電源からの入力力率を実用上十分な程度に改善でき、少数のＬＥＤを効率良く安定した電流で駆動できる小型で安価な電源装置を提供することを課題とする。
【課題を解決するための手段】
【００１２】
請求項１の発明は、上記の課題を解決するために、図１に示すように、商用交流電源Ｖｓを全波整流して脈流電圧を出力する全波整流器ＤＢと、前記全波整流器ＤＢの脈流出力端子間に接続されて脈流電圧の位相を検出する位相検出部２と、商用交流周波数に比べて十分に高い周波数でオン・オフされる半導体スイッチング素子Ｑと、前記半導体スイッチング素子Ｑを介して前記全波整流器ＤＢの脈流出力端子間に接続される発光ダイオード３と誘導素子Ｌの直列回路と、前記発光ダイオード３と誘導素子Ｌの直列回路と並列に前記全波整流器ＤＢからの電流を阻止する極性で接続されたダイオードＤと、前記発光ダイオード３に流れる電流を検出する電流検出手段Ｒと、前記半導体スイッチング素子Ｑの制御電極に印加されるＰＷＭ信号を生成し、前記電流検出手段Ｒにより検出される電流の変動を抑制するようにＰＷＭ信号のパルス幅をフィードバック制御すると共に前記位相検出部２により検出される脈流電圧の位相に応じてＰＷＭ信号のパルス幅をフィードフォワード制御する制御部１とを備え、前記発光ダイオード３は１個または前記全波整流器ＤＢの入力電流波形がクラスＣ高調波規制に適合する程度に直列個数を制限されていることを特徴とするものである。
【００１３】
請求項２の発明は、同じ課題を解決するために、図６、図７に示すように、商用交流電源Ｖｓを全波整流して脈流電圧を出力する全波整流器ＤＢと、前記全波整流器ＤＢの脈流出力端子間に接続されて脈流電圧の位相を検出する位相検出部２と、商用交流周波数に比べて十分に高い周波数でオン・オフされる半導体スイッチング素子Ｑと、前記半導体スイッチング素子Ｑを介して前記全波整流器ＤＢの脈流出力端子間に接続される誘導素子Ｌと、前記誘導素子Ｌと並列に前記全波整流器ＤＢからの電流を阻止する極性で接続されたダイオードＤと発光ダイオード３の直列回路と、前記発光ダイオード３に流れる電流を検出する電流検出手段Ｒと、前記半導体スイッチング素子Ｑの制御電極に印加されるＰＷＭ信号を生成し、前記電流検出手段Ｒにより検出される電流の変動を抑制するようにＰＷＭ信号のパルス幅をフィードバック制御すると共に前記位相検出部２により検出される脈流電圧の位相に応じてＰＷＭ信号のパルス幅をフィードフォワード制御する制御部１とを備えることを特徴とするものである。
【００１４】
請求項３の発明は、同じ課題を解決するために、図８に示すように、商用交流電源Ｖｓを全波整流して脈流電圧を出力する全波整流器ＤＢと、前記全波整流器ＤＢの脈流出力端子間に接続されて脈流電圧の位相を検出する位相検出部２と、商用交流周波数に比べて十分に高い周波数でオン・オフされる半導体スイッチング素子Ｑと、前記半導体スイッチング素子Ｑを介して前記全波整流器ＤＢの脈流出力端子間に１次巻線を接続されたトランスＴｒと、前記トランスＴｒの２次巻線に前記半導体スイッチング素子Ｑのオン時に電流を阻止する極性で接続されたダイオードＤと発光ダイオード３の直列回路と、前記発光ダイオード３に流れる電流を検出する電流検出手段Ｒと、前記半導体スイッチング素子Ｑの制御電極に印加されるＰＷＭ信号を生成し、前記電流検出手段Ｒにより検出される電流の変動を抑制するようにＰＷＭ信号のパルス幅をフィードバック制御すると共に前記位相検出部２により検出される脈流電圧の位相に応じてＰＷＭ信号のパルス幅をフィードフォワード制御する制御部１とを備えることを特徴とするものである。
【００１５】
請求項４の発明は、請求項１〜３の発明において、図５、図８に示すように、前記制御部１はＰＷＭ信号のパルス幅を決定する時定数回路（コンデンサＣ３と抵抗Ｒ３）を備え、前記位相検出部は前記全波整流器ＤＢの脈流電圧から前記時定数回路のコンデンサＣ３を充電する抵抗Ｒ１を含んで構成されることを特徴とする。
【００１６】
請求項５の発明は、請求項１〜４の発明において、図５、図８に示すように、前記制御部１はＰＷＭ信号のパルス幅を決定する時定数回路（コンデンサＣ３と抵抗Ｒ３）を備え、前記電流検出手段Ｒにより検出される電流を制御電極に印加されるトランジスタＴｒ１により前記時定数回路のコンデンサＣ３の充電速度を可変としたことを特徴とする。
【００１７】
請求項６の発明は、請求項１〜３の発明において、図６、図７に示すように、前記位相検出部２は前記全波整流器ＤＢから出力される脈流電圧を分圧する抵抗分圧回路（抵抗Ｒ１，Ｒ２）を備え、前記制御部１は前記抵抗分圧回路の出力電圧に応じてＰＷＭ信号のパルス幅を制御する発振回路であり、前記電流検出手段Ｒにより検出される電流に応じて前記抵抗分圧回路の分圧比を可変としたことを特徴とする。
【００１８】
請求項７の発明は、請求項１〜６の発明において、前記発光ダイオード３と並列に十分に容量の大きいコンデンサＣ２を接続したことを特徴とする。
【００１９】
請求項８の発明は、請求項１〜７の発明において、前記発光ダイオード３に代えて有機ＥＬ素子を接続したことを特徴とする。
【００２０】
請求項９の発明は、請求項１〜８のいずれかに記載の電源装置を備える照明器具である。
【発明の効果】
【００２１】
請求項１の発明によれば、入力力率の改善能力が昇圧チョッパ回路よりも劣ると考えられる降圧チョッパ回路を用いながら、降圧チョッパ回路の負荷となる発光ダイオードの直列個数を制限することでクラスＣ高調波規制をクリアするように構成したので、降圧チョッパ回路の前段に特許文献１のような昇圧チョッパ回路を設ける必要がなくなり、小型で安価な電源装置を実現することができる。また、特許文献１のような昇圧チョッパ回路を用いないので、耐圧の点でも有利となる。
【００２２】
請求項２または３の発明によれば、全波整流器の脈流出力端子に平滑コンデンサを介さずに昇降圧チョッパ回路またはフライバックコンバータを直結し、そのスイッチング素子をオン・オフするＰＷＭ信号のパルス幅を脈流電圧の位相に応じてフィードフォワード制御すると共に発光ダイオードの電流検出信号に応じてフィードバック制御するものであるから、特許文献１のような昇圧チョッパ回路を用いることなく、商用交流電源からの入力力率を改善でき、少数の発光ダイオードを効率良く安定した電流で駆動できる小型で安価な電源装置を実現できる。また、特許文献１のような昇圧チョッパ回路を用いないので、耐圧の点でも有利となる。
【００２３】
請求項４の発明によれば、簡単な構成で脈流電圧の位相に応じてＰＷＭ信号のパルス幅をフィードフォワード制御することができる。
【００２４】
請求項５の発明によれば、簡単な構成で出力電流検出信号に応じてＰＷＭ信号のパルス幅をフィードバック制御することができる。
【００２５】
請求項６の発明によれば、簡単な構成で脈流電圧の位相に応じてＰＷＭ信号のパルス幅をフィードフォワード制御することができると共に、出力電流検出信号に応じてＰＷＭ信号のパルス幅をフィードバック制御することができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の実施形態１の回路図である。
【図２】本発明の実施形態１の入力電圧と出力電流の関係を示す説明図である。
【図３】本発明の実施形態１の入力電圧と入力電流の関係を示す説明図である。
【図４】本発明の実施形態１のスイッチング電流の波形を示す説明図である。
【図５】本発明の実施形態１の一変形例の回路図である。
【図６】本発明の実施形態２の回路図である。
【図７】本発明の実施形態２の一変形例の回路図である。
【図８】本発明の実施形態３の回路図である。
【図９】従来例１の回路図である。
【図１０】従来例１の入力電圧と入力電流の関係を示す説明図である。
【図１１】従来例２の回路図である。
【図１２】従来例２の入力電圧と出力電流の関係を示す説明図である。
【発明を実施するための形態】
【００２７】
（実施形態１）
図１は本発明の実施形態１を示す回路図である。商用交流電源Ｖｓは全波整流器ＤＢにより全波整流されて、脈流電圧に変換される。全波整流器ＤＢのプラス側の出力端子は電流検出抵抗Ｒの一端に接続されている。電流検出抵抗Ｒの他端は、インダクタＬと発光ダイオードＤ３の直列回路を介して、ＭＯＳＦＥＴよりなるスイッチング素子Ｑのドレイン電極に接続されている。発光ダイオード３の両端には十分に容量の大きいコンデンサＣ２が並列接続されている。スイッチング素子Ｑのソース電極は接地されており、全波整流器ＤＢのマイナス側の出力端子に接続されている。電流検出抵抗ＲとインダクタＬと発光ダイオード３の直列回路には、回生電流通電用のダイオードＤが図示された極性で接続されている。スイッチング素子Ｑのゲート電極には制御部１から供給されるＰＷＭ信号が印加されている。ＰＷＭ信号は高周波の矩形波電圧であり、Ｈｉｇｈレベルのときにスイッチング素子Ｑはオンとなり、Ｌｏｗレベルのときにスイッチング素子Ｑはオフとなる。
【００２８】
スイッチング素子ＱとインダクタＬ及びダイオードＤは周知のバック（Ｂｕｃｋ）コンバータを構成している。スイッチング素子Ｑがオンのとき、全波整流器ＤＢのプラス側の出力端子→電流検出抵抗Ｒ→インダクタＬ→発光ダイオード３→スイッチング素子Ｑ→全波整流器ＤＢのマイナス側の出力端子の経路で電流が流れる。この電流はインダクタＬのインダクタンス値と（全波整流後の脈流電圧−負荷電圧）で傾きの決まる漸増電流となる。スイッチング素子Ｑがオフすると、インダクタＬの蓄積エネルギーにより、インダクタＬ→発光ダイオード３→ダイオードＤ→電流検出抵抗Ｒ→インダクタＬの経路で回生電流が流れる。この電流はインダクタＬのインダクタンス値と負荷電圧で傾きの決まる漸減電流となる。ここでは、漸減電流がゼロにならないうちにスイッチング素子Ｑが再度オンとなる連続モードで動作しているものとする。
【００２９】
図４は電流検出アンプ４により検出される電流検出抵抗Ｒの両端電圧Ｖｒの波形を一例として示している。スイッチング素子Ｑのオン期間Ｔ１に流れる漸増電流は、全波整流後の脈流電圧が高いときは傾きが大きくなり、全波整流後の脈流電圧が低いときは傾きが小さくなる。スイッチング素子Ｑのオフ期間Ｔ１に流れる漸減電流は、発光ダイオード３の負荷電圧が略一定であることから、傾きも略一定である。
【００３０】
電流検出アンプ４は、例えばオペアンプで構成することができる。オペアンプは帰還インピーダンスとして積分時定数を有していても良い。その積分時定数をスイッチング素子Ｑのスイッチング周期よりも長く設定すると、電流検出アンプ４の出力として、電流検出抵抗Ｒに流れる電流の平均値、換言すれば、発光ダイオード３に流れる電流の平均値（図４の（Ｖｒ１＋Ｖｒ２）÷２）を検出することができる。
【００３１】
制御部１は、例えばオペアンプで構成された差動増幅器とＰＷＭ発振器を備え、差動増幅器により目標値と電流検出アンプ４の出力を比較し、電流検出アンプ４から出力される発光ダイオード３に流れる電流の平均値が目標値と一致するように、差動増幅器の出力を受けてＰＷＭ発振器によりスイッチング素子Ｑのオン時間幅を増減するようにフィードバック制御する。具体的には、電流検出アンプ４から出力される発光ダイオード３に流れる電流の平均値が目標値よりも小さいときには、スイッチング素子Ｑのオン時間幅を増加させるように制御する。反対に、電流検出アンプ４から出力される発光ダイオード３に流れる電流の平均値が目標値よりも大きいときには、スイッチング素子Ｑのオン時間幅を減少させるように制御する。
【００３２】
図２は本発明の動作説明図である。商用交流電源Ｖｓからの入力電圧がピーク付近では、上述のフィードバック制御により出力電流は一定となるように制御されている。一方、商用交流電源Ｖｓからの入力電圧がピーク付近以外の期間では、位相検出部２からの電源検出信号を用いたフィードフォワード制御（図中「ＦＦ制御」と略記）により、図２の破線のような出力電流を図２の実線のように押し上げるように補正している。
【００３３】
図２の破線で示す出力電流はフィードフォワード制御を実施しない場合であり、図２の実線で示す出力電流はフィードフォワード制御を実施した場合である。商用交流電源Ｖｓからの入力電圧が低い期間では、全波整流器ＤＢの全波整流後の脈流電圧が低くなるので、スイッチング素子Ｑがオンしても、インダクタＬに電流が流れにくくなる。このため、フィードフォワード制御を実施しない場合、図２の破線で示すように、出力電流には商用交流周波数の２倍の周波数のリップル成分が現れることになる。
【００３４】
そこで、本発明では、全波整流器ＤＢの出力に位相検出部２を接続し、位相検出部２により検出された電源位相に応じて、制御部１によるフィードバック制御の目標値を可変制御している。位相検出部２は、例えば抵抗の直列回路よりなり、全波整流器ＤＢから出力される全波整流後の脈流電圧を分圧した電源検出信号を制御部１に供給する。電源検出信号が大きくなると、フィードバック制御の目標値を小さくするように補正する。反対に、電源検出信号が小さくなると、フィードバック制御の目標値を大きくするように補正する。このようなフィードフォワード制御を実施することにより、商用交流電源Ｖｓからの入力電圧が低い期間では、スイッチング素子Ｑのオン時間幅が拡大されるように補正され、発光ダイオード３に流れる電流の平均値をより目標値に近い一定電流となるように制御することができる。
【００３５】
なお、図１の回路では、商用交流電源Ｖｓからの入力電圧がゼロクロス付近になると、入力電流が流れない期間が生じる。つまり、全波整流器ＤＢによる全波整流後の脈流電圧がコンデンサＣ２の電圧よりも低くなる期間では、全波整流器ＤＢが遮断状態となるので、入力電流が流れない。この入力電流休止期間は、発光ダイオード３の直列個数が増加するにつれて長くなる。そこで、図１の実施形態では、発光ダイオード３の直列個数を１個〜数個の範囲内に制限している。
【００３６】
発光ダイオード３の順方向降下電圧Ｖｆを３．５Ｖとすると、例えば直列個数Ｎが３〜４個程度であれば、合計の順方向降下電圧Ｎ×Ｖｆは１０．５Ｖ〜１４Ｖ程度となる。これよりも低い入力電圧では入力電流が休止することになるが、その程度であれば、クラスＣの高調波規制（ＪＩＳ  Ｃ  ６１０００−３−２）から外れる可能性は低いと考えられる。
【００３７】
なお、実際の回路では、全波整流器ＤＢの交流入力端子側に高周波のスイッチングノイズを除去するためのフィルタ回路が挿入されるので、商用交流電源Ｖｓからの入力電流は図３に示すように、入力電圧と略相似形の正弦波となり、入力力率の高い照明器具を実現することができる。
【００３８】
（実施形態１’）
図５は本発明の実施形態１の一変形例の回路図である。この例では、位相検出部２と電流検出アンプ４を一体化して、１つの検出回路２４とすることで構成を簡単化している。また、制御部１として最も簡単なＣＲ発振器を用いている。ＣＲ発振器のパルス幅は検出回路２４を介して全波整流器ＤＢから流れ込む電流に応じて可変制御される。
【００３９】
このＣＲ発振器は、時定数設定用のコンデンサＣ３と抵抗Ｒ３及びシュミットインバータＱ１で構成されている。シュミットインバータＱ１とは、入力電圧がしきい値Ｖｔｈ１よりも高くなると出力電圧がＬｏｗレベルとなり、入力電圧がしきい値Ｖｔｈ２（＜Ｖｔｈ１）よりも低くなると出力電圧がＨｉｇｈレベルとなるヒステリシスコンパレータである。通常、６個のインバータが１チップのＩＣとして市販されているので、他のインバータＱ２〜Ｑ６はＭＯＳＦＥＴ駆動用のバッファとして使用している。
【００４０】
まず、検出回路２４からの電流が無い場合、シュミットインバータＱ１のＨｉｇｈレベルの出力により抵抗Ｒ３を介してコンデンサＣ３が充電される。その充電電圧がしきい値Ｖｔｈ１に達すると、シュミットインバータＱ１の出力はＬｏｗレベルとなる。すると、コンデンサＣ３の充電電圧は抵抗Ｒ３を介して放電され、その充電電圧がしきい値Ｖｔｈ２（＜Ｖｔｈ１）に達すると、シュミットインバータＱ１の出力はＨｉｇｈレベルとなる。以下、この動作を繰り返すことにより、スイッチング素子Ｑはオン・オフ駆動される。これにより、コンデンサＣ２には降圧チョッパ動作により直流電圧が充電され、発光ダイオード３には電流検出抵抗Ｒを介して直流電流が流れる。これによりトランジスタＴｒ１のベース・エミッタ間がバイアスされて、検出回路２４が導通する。
【００４１】
次に、検出回路２４からの電流が有る場合、その電流が増大するにつれて、コンデンサＣ３の充電に要する時間は短くなり、コンデンサＣ３の放電に要する時間は長くなるから、スイッチング素子Ｑのオン時間は短くなり、オフ時間は長くなる。
【００４２】
ここで、発光ダイオード３に流れる電流が増大すると、トランジスタＴｒ１の抵抗値が下がり、抵抗Ｒ１を介して制御部１に供給される電流が増えるから、スイッチング素子Ｑのオン時間は短くなり、オフ時間は長くなる。逆に、発光ダイオード３に流れる電流が減少すると、トランジスタＴｒ１の抵抗値が上がり、抵抗Ｒ１を介して制御部１に供給される電流が減るから、スイッチング素子Ｑのオン時間は長くなり、オフ時間は短くなる。
【００４３】
また、全波整流器ＤＢから出力される脈流電圧が増大すると、トランジスタＴｒ１の抵抗値が同じでも、抵抗Ｒ１を介して制御部１に供給される電流が増えるから、スイッチング素子Ｑのオン時間は短くなり、オフ時間は長くなる。逆に、全波整流器ＤＢから出力される脈流電圧が減少すると、トランジスタＴｒ１の抵抗値が同じでも、抵抗Ｒ１を介して制御部１に供給される電流が減るから、スイッチング素子Ｑのオン時間は長くなり、オフ時間は短くなる。
【００４４】
これにより、電流検出抵抗Ｒにより検出される電流の変動を抑制するようにＰＷＭ信号のパルス幅をフィードバック制御できると共に、全波整流器ＤＢから出力される脈流電圧の位相に応じてＰＷＭ信号のパルス幅をフィードフォワード制御できる。
【００４５】
なお、制御部１の電源については図示していないが、例えば、全波整流器ＤＢの出力から降圧用の抵抗を介して電源コンデンサを充電し、ツェナーダイオードで定電圧化した電圧を用いても良いし、インダクタＬに２次巻線を設けて、そのフライバック出力を用いて前記電源コンデンサを充電しても良い。以下の実施形態においても同様である。
【００４６】
（実施形態２）
図６は本発明の実施形態２の回路図である。本実施形態では、図１の実施形態において、インダクタＬと発光ダイオード３の接続点を周期的にグランド電位に落とせるように、スイッチング素子Ｑの接続箇所を変更したものである。いわゆる昇降圧型チョッパ回路（極性反転型チョッパ回路）の構成となっている。制御部１が入力電圧検出によるフィードフォワード制御と出力電流検出によるフィードバック制御を併用することは実施形態１と同様である。
【００４７】
上述の実施形態１では、スイッチング電源として降圧チョッパ回路（バックコンバータ）を用いていたので、負荷電圧よりも入力電圧が低い期間では入力電流休止期間が生じることは避けられなかった。一方、上述の特許文献１では、スイッチング電源として昇圧チョッパ回路を用いているので、入力電圧が低いゼロクロス付近でも入力電流休止期間が生じない利点があるが、その半面、負荷電圧が全波整流後のピーク電圧よりも高い高電圧となり、１個〜数個といった極少数のＬＥＤを駆動する用途では、効率が悪くなるという欠点があった。
【００４８】
そこで、本実施形態では、スイッチング電源として、いわゆる昇降圧型チョッパ回路（極性反転型チョッパ回路）の構成を採用することにより、入力力率を改善しながら、１個〜数個といった極少数のＬＥＤを効率良く駆動することを可能としたものである。
【００４９】
図６の構成によれば、全波整流器ＤＢによる全波整流後の脈流電圧がコンデンサＣ２の電圧よりも低くなる期間であっても、スイッチング素子Ｑのオン時には、全波整流器ＤＢのプラス側の出力端子→電流検出抵抗Ｒ→インダクタＬ→スイッチング素子Ｑ→全波整流器ＤＢのマイナス側の出力端子の経路で電流が流れるから、入力電流の休止期間は生じない。この電流はインダクタＬのインダクタンス値と全波整流後の脈流電圧で傾きの決まる漸増電流となる。スイッチング素子Ｑがオフすると、インダクタＬの蓄積エネルギーにより、インダクタＬ→発光ダイオード３→ダイオードＤ→電流検出抵抗Ｒ→インダクタＬの経路で回生電流が流れる。この電流はインダクタＬのインダクタンス値と負荷電圧で傾きの決まる漸減電流となる。電流検出抵抗Ｒにより検出される検出電圧Ｖｒは図４と同じ波形となる。ここでも、漸減電流がゼロにならないうちにスイッチング素子Ｑが再度オンとなる連続モードで動作しているものとする。
【００５０】
次に、制御部１の構成について説明する。本実施形態では、高周波の鋸歯状波電圧を発生する発振器ＯＳＣとコンパレータＣＭＰを用いて制御部１を構成している。コンパレータＣＭＰはプラス側入力端子とマイナス側入力端子の電圧を比較しており、プラス側入力端子の電圧がマイナス側入力端子の電圧よりも高くなると、出力がＨｉｇｈレベルとなり、プラス側入力端子の電圧がマイナス側入力端子の電圧よりも低くなると、出力がＬｏｗレベルとなる。コンパレータＣＭＰのマイナス側入力端子には、位相検出部２の出力電圧が印加されている。ここでは、位相検出部２は単純な抵抗分圧回路であり、全波整流器ＤＢから出力される脈流電圧を分圧している。コンパレータＣＭＰのマイナス側入力端子には、抵抗Ｒ４を介して電流検出アンプ４の出力が重畳されている。したがって、発光ダイオード３に流れる電流が増大するか、または、全波整流器ＤＢから出力される脈流電圧が増大すると、コンパレータＣＭＰのマイナス側入力端子の電圧は上昇し、ＰＷＭ信号のオン時間幅は短くなる。反対に発光ダイオード３に流れる電流が減少するか、または、全波整流器ＤＢから出力される脈流電圧が減少すると、コンパレータＣＭＰのマイナス側入力端子の電圧は減少し、ＰＷＭ信号のオン時間幅は長くなる。これにより、電流検出抵抗Ｒにより検出される電流の変動を抑制するようにＰＷＭ信号のパルス幅をフィードバック制御できると共に、全波整流器ＤＢから出力される脈流電圧の位相に応じてＰＷＭ信号のパルス幅をフィードフォワード制御できる。
【００５１】
ところで、図６の電流検出抵抗ＲはインダクタＬに流れる電流を検出することにより、間接的に発光ダイオード３に流れる電流を検出しているが、発光ダイオード３に流れる電流そのものを直接的に検出するのであれば、図７のように構成すれば良い。この場合、全波整流器ＤＢによる全波整流後の脈流電圧がコンデンサＣ２の電圧よりも低くなる期間であっても、スイッチング素子Ｑのオン時には、全波整流器ＤＢのプラス側の出力端子→インダクタＬ→スイッチング素子Ｑ→全波整流器ＤＢのマイナス側の出力端子の経路で電流が流れるから、入力電流の休止期間は生じない。この電流はインダクタＬのインダクタンス値と全波整流後の脈流電圧で傾きの決まる漸増電流となる。スイッチング素子Ｑがオフすると、インダクタＬの蓄積エネルギーにより、インダクタＬ→ダイオードＤ→発光ダイオード３→電流検出抵抗Ｒ→インダクタＬの経路で回生電流が流れる。この電流はインダクタＬのインダクタンス値と負荷電圧で傾きの決まる漸減電流となる。電流検出抵抗Ｒにより検出される検出電圧は、コンデンサＣ２によりスイッチング素子Ｑのオン・オフ周期のリップル成分を除去された平滑化された直流電圧となる。
【００５２】
ここで、図７の電流検出アンプ４について説明する。この電流検出アンプ４は、コンデンサＣ２を電源として利用している。電流検出抵抗Ｒに流れる電流が増大すると、トランジスタＴｒ１のベース・エミッタ間のバイアスが増大するから、トランジスタＴｒ１のコレクタ・エミッタ間抵抗値が下がる。すると、コンデンサＣ２の正極→トランジスタＴｒ２のエミッタ→トランジスタＴｒ２のベース→抵抗Ｒ４→トランジスタＴｒ１のコレクタ→トランジスタＴｒ１のエミッタ→コンデンサＣ２の負極の経路で流れる電流が増大する。したがって、発光ダイオード３に流れる電流が増大するにつれて、トランジスタＴｒ２のエミッタ・コレクタ間の抵抗値は低下する。これにより、全波整流器ＤＢのプラス側出力端子→コンデンサＣ２→トランジスタＴｒ２→抵抗Ｒ１→抵抗Ｒ２→全波整流器ＤＢのマイナス側出力端子を介して流れる電流は増大するから、抵抗Ｒ２の両端電圧は発光ダイオード３に流れる電流と全波整流器ＤＢの脈流電圧を反映したものとなる。制御部１は抵抗Ｒ２の両端電圧が増大するにつれて、ＰＷＭ信号のオン時間幅を減少させるように制御する。
【００５３】
本実施形態では、制御部１とスイッチング素子Ｑを１チップの集積回路５で実現している。集積回路５に内蔵された制御部１はＰＷＭ発振器であり、その発振周波数は集積回路５に外付けされる抵抗ＲｔとコンデンサＣｔの時定数で決まる。また、集積回路５のデッドオフタイム設定端子を位相検出部２の抵抗Ｒ１と抵抗Ｒ２の接続点に接続しておくことにより、抵抗Ｒ２の両端電圧が増大すると、デッドオフタイムが増大し、ＰＷＭ信号のオン時間幅が減少することになる。これにより、電流検出抵抗Ｒにより検出される電流の変動を抑制するようにＰＷＭ信号のパルス幅をフィードバック制御できると共に、全波整流器ＤＢから出力される脈流電圧の位相に応じてＰＷＭ信号のパルス幅をフィードフォワード制御できる。
【００５４】
なお、実施形態１の図５の制御部１では、ＰＷＭ信号の周波数が変化するのに対して、図６、図７の制御部１ではＰＷＭ信号の周波数が固定されているので、ノイズフィルタの設計が容易となる。本実施形態で述べた制御部１の構成を他の実施形態で用いても良いし、他の実施形態の制御部１の構成を本実施形態で用いても良い。
【００５５】
（実施形態３）
図８は本発明の実施形態３の回路図である。本実施形態では、図７の実施形態において、インダクタＬをトランスＴｒで置き換えたフライバックコンバータの構成となっている。この回路では、全波整流器ＤＢによる全波整流後の脈流電圧がコンデンサＣ２の電圧よりも低くなる期間であっても、スイッチング素子Ｑのオン時には、全波整流器ＤＢのプラス側の出力端子→トランスＴｒの１次巻線→スイッチング素子Ｑ→全波整流器ＤＢのマイナス側の出力端子の経路で電流が流れるから、入力電流の休止期間は生じない。この電流はトランスＴｒの巻線インダクタンスと全波整流後の脈流電圧で傾きの決まる漸増電流となる。スイッチング素子Ｑがオフすると、トランスＴｒの蓄積エネルギーにより、トランスＴｒの２次巻線→ダイオードＤ→発光ダイオード３→電流検出抵抗Ｒ→トランスＴｒの２次巻線の経路でフライバック電流が流れる。この電流はトランスＴｒの巻線インダクタンスと負荷電圧で傾きの決まる漸減電流となる。電流検出抵抗Ｒにより検出される検出電圧は、コンデンサＣ２によりスイッチング素子Ｑのオン・オフ周期のリップル成分を除去された平滑化された直流電圧となる。
【００５６】
図８の制御部１は、タイマーＩＣよりなる無安定マルチバイブレータ１ａと、その発振出力を受けてワンショットのオンパルス信号を出力する単安定マルチバイブレータ１ｂとを組み合わせて構成されている。タイマーＩＣは周知のＮＥ５５５でも良いし、これを２個内蔵したＩＣも市販されているので、抵抗Ｒ３〜Ｒ６、コンデンサＣ３、Ｃ４を外付けすれば安価に実現できる。抵抗Ｒ５，Ｒ６とコンデンサＣ４により無安定マルチバイブレータ１ａの発振周波数が決まり、抵抗Ｒ３とコンデンサＣ３により単安定マルチバイブレータの出力パルス幅が決まる。なお、抵抗Ｒ７、ダイオードＤ７、コンデンサＣ７、ツェナーダイオードＺＤはタイマーＩＣの電源回路を構成している。
【００５７】
図８の実施形態では、絶縁トランスＴｒを用いていることにより、電流検出抵抗Ｒの電位が限定されないから、他の実施形態に比べると電流検出アンプ４の配置を自由化できる利点がある。ここでは、タイマーＩＣよりなる単安定マルチバイブレータ１ｂの出力パルス幅を決定する時定数回路の抵抗Ｒ３と並列にトランジスタＴｒ１と抵抗Ｒ４の直列回路を接続している。トランジスタＴｒ１のベース端子Ｂとエミッタ端子Ｅは電流検出抵抗Ｒの両端に接続されている。電流検出抵抗Ｒに流れる電流が増大すると、トランジスタＴｒ１のコレクタ・エミッタ間の抵抗値が低下し、単安定マルチバイブレータ１ｂの時定数が小さくなるから、単安定マルチバイブレータ１ｂの出力パルス幅が短くなるようにフィードバック制御される。また、抵抗Ｒ３もしくは抵抗Ｒ４を介してコンデンサＣ３を充電する経路とは別に、全波整流器ＤＢの脈流電圧から抵抗Ｒ１を介してコンデンサＣ３を充電する経路を設けている。これにより、脈流電圧が高くなると、コンデンサＣ３の充電速度が速くなり、単安定マルチバイブレータ１ｂの出力パルス幅が短くなるようにフィードフォワード制御される。
【００５８】
以上の各実施形態において、スイッチング素子ＱはｎチャンネルＭＯＳＦＥＴで安価に実現できるが、バイポーラトランジスタやＩＧＢＴで置き換えても良い。
【００５９】
発光ダイオード３は１個が図示されているが、複数個を直列接続または並列接続または直並列接続したものであっても良い。また、発光ダイオード３の代わりに、有機ＥＬ素子（ＯＬＥＤ）を接続しても構わない。
【００６０】
（照明器具の実施形態）
本発明の電源装置を用いた照明器具では、発光素子に流れる平均電流を精度良く制御することができる。したがって、例えば、光源として用いる赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤの平均電流をそれぞれ精度良く制御することが可能となり、青白い光や電球色などの各種の色温度を精度良く設定可能な小型のＬＥＤ照明器具を実現できる。また、制御部１とスイッチング素子Ｑを集積回路化することにより飛躍的に小型化できるので、既存の白熱電球と置き換え可能な小型のＬＥＤ照明器具を実現できる。
【符号の説明】
【００６１】
１    制御部
２    位相検出部
３    発光ダイオード
Ｑ    スイッチング素子
Ｌ    インダクタ（誘導素子）
Ｄ    ダイオード
Ｒ    電流検出抵抗
ＤＢ  全波整流器
【図１】
2010170844.tif 000003
【図２】
2010170844.tif 000004
【図３】
2010170844.tif 000005
【図４】
2010170844.tif 000006
【図５】
2010170844.tif 000007
【図６】
2010170844.tif 000008
【図７】
2010170844.tif 000009
【図８】
2010170844.tif 000010
【図９】
2010170844.tif 000011
【図１０】
2010170844.tif 000012
【図１１】
2010170844.tif 000013
【図１２】
2010170844.tif 000014