(57)【要約】【課題】基板のおもて面側にめっき処理をおこなう際に、めっき液が汚染されないこと。基板の裏面側に不均一なめっきが析出するのを防ぎながら、基板のおもて面側に、低いコストで、安定しためっき層を形成すること。基板の裏面側に保護膜を形成する際に、基板が反るのを防止すること。【解決手段】基板１のおもて面側と裏面側に電極を有する半導体装置において、基板１の裏面側のコレクタ電極９の表面に、プラズマＣＶＤ法により絶縁膜１３を形成する。その後、基板１のおもて面側のエミッタ電極６に、めっき処理をおこない、エミッタ電極６の表面に、ニッケルめっき層１１と、金めっき層１２と、を形成する。そして、コレクタ電極９の表面に形成された絶縁膜１３を除去する。【選択図】図６
2010098139.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に、当該半導体基板のおもて面側と、裏面側と、に電極を有する半導体素子構造を形成する素子構造形成工程と、
前記半導体基板の裏面側の電極の表面に、プラズマＣＶＤ法により絶縁膜を形成する絶縁膜形成工程と、
前記半導体基板のおもて面側の電極の表面に、めっき処理によりめっき層を形成するめっき層形成工程と、
前記半導体基板の裏面側の電極の表面に形成された前記絶縁膜を除去する絶縁膜除去工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記絶縁膜形成工程において、前記半導体基板の裏面側の電極の表面に、容量結合方式のプラズマＣＶＤ法により前記絶縁膜を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記絶縁膜形成工程において、前記半導体基板の裏面側の電極の表面に、前記絶縁膜として窒化膜を形成することを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記絶縁膜形成工程において、前記半導体基板の裏面側の電極の表面に、前記絶縁膜としてＥＣＲプラズマＣＶＤ法により酸化膜を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
前記絶縁膜形成工程において、前記半導体基板の裏面側の電極の表面に、前記絶縁膜として誘導結合方式のプラズマＣＶＤ法により酸化膜を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項６】
前記絶縁膜形成工程において、前記半導体基板の裏面側の電極の表面に、屈折率が１．５以上の前記酸化膜を形成することを特徴とする請求項４または５に記載の半導体装置の製造方法。
【請求項７】
前記絶縁膜形成工程において、前記半導体基板の裏面側の電極の表面に、成膜温度が３５０℃以下のプラズマＣＶＤ法により前記絶縁膜を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項８】
前記絶縁膜形成工程において、前記半導体基板の裏面側の電極の表面に、２周波型の容量結合方式のプラズマＣＶＤ法により前記絶縁膜を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項９】
前記素子構造形成工程において、厚さが２００μｍ以下の前記半導体基板に、半導体素子構造を形成することを特徴とする請求項１〜８のいずれか一つに記載の半導体装置の製造方法。
【請求項１０】
前記絶縁膜除去工程において、前記半導体基板の裏面側の電極の表面に形成された前記絶縁膜を、スピンエッチング法により除去することを特徴とする請求項１〜９のいずれか一つに記載の半導体装置の製造方法。
【請求項１１】
前記絶縁膜除去工程において、前記半導体基板の裏面側の電極の表面に形成された前記絶縁膜を、ドライエッチング法により除去することを特徴とする請求項１〜９のいずれか一つに記載の半導体装置の製造方法。
【請求項１２】
半導体基板に、当該半導体基板のおもて面側と、裏面側と、に電極を有する半導体素子構造を形成する素子構造形成工程と、
前記半導体基板の裏面側の電極の表面に、樹脂膜を形成する樹脂膜形成工程と、
前記半導体基板のおもて面側の電極の表面に、めっき処理によりめっき層を形成するめっき層形成工程と、
前記半導体基板の裏面側の電極の上に形成された前記樹脂膜を除去する樹脂膜除去工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項１３】
前記樹脂膜形成工程において、前記半導体基板の裏面側の電極の表面に、紫外線硬化性樹脂を塗布し、紫外線を照射することにより、前記樹脂膜を形成することを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１４】
前記樹脂膜形成工程において、前記半導体基板の裏面側の電極の表面に、ウレタン系オリゴマーまたはアクリル系オリゴマーと、ウレタン系モノマーまたはアクリル系モノマーと、光重合開始剤と、を含有した前記紫外線硬化性樹脂を用いて前記樹脂膜を形成することを特徴とする請求項１３に記載の半導体装置の製造方法。
【請求項１５】
前記樹脂膜形成工程において、前記半導体基板の裏面側の電極の表面に、熱硬化性樹脂を塗布し、熱処理をすることにより、前記樹脂膜を形成することを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１６】
前記樹脂膜形成工程において、前記半導体基板の裏面側の電極の表面に、ウレタン系オリゴマーまたはアクリル系オリゴマーと、ウレタン系モノマーまたはアクリル系モノマーと、熱重合開始剤と、を含有した前記熱硬化性樹脂を用いて前記樹脂膜を形成することを特徴とする請求項１５に記載の半導体装置の製造方法。
【請求項１７】
前記めっき層形成工程において、前記半導体基板のおもて面側の電極の表面に、電解めっき法により前記めっき層を形成することを特徴とする請求項１〜１６のいずれか一つに記載の半導体装置の製造方法。
【請求項１８】
前記めっき層形成工程において、前記半導体基板のおもて面側の電極の表面に、無電解めっき法により前記めっき層を形成することを特徴とする請求項１〜１６のいずれか一つに記載の半導体装置の製造方法。
【請求項１９】
前記めっき層形成工程において、前記半導体基板のおもて面側の電極の表面に、前記めっき層として、ニッケルめっき層と、金めっき層と、を形成することを特徴とする請求項１〜１８のいずれか一つに記載の半導体装置の製造方法。
【請求項２０】
前記素子構造形成工程において、前記半導体基板に、前記半導体素子構造としてパワーＭＯＳＦＥＴ構造、ＩＧＢＴ構造またはＦＷＤ構造を形成することを特徴とする請求項１〜１９のいずれか一つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、パワー半導体装置の製造方法に関し、特に、半導体基板のおもて面側と、裏面側と、に電極を有し、おもて面側の電極の表面にめっき層が設けられた半導体装置の製造方法に関する。
【背景技術】
【０００２】
一般に、電力変換装置などに用いられるパワー半導体装置としては、スイッチング動作をおこなうパワーＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）と、これらの素子と組み合わせて使用されるＦＷＤ（Ｆｒｅｅ  Ｗｈｅｅｌ  Ｄｉｏｄｅ）と、がある。
【０００３】
ＩＧＢＴは、ＭＯＳＦＥＴの高速スイッチング特性および電圧駆動特性と、バイポーラトランジスタの低オン電圧特性と、を有する１チップのパワー素子である。以下に、ＩＧＢＴの構造について説明する。なお、本明細書において、ｎまたはｐを冠した半導体は、それぞれ電子、正孔が多数キャリアであることを意味する。また、ｎ+やｎ-などのように、ｎやｐに付す「+」または「-」は、それぞれそれらが付されていない半導体の不純物濃度よりも比較的高濃度または比較的低濃度であることを表す。
【０００４】
ＩＧＢＴには、パンチスルー型、ノンパンチスルー型、フィールドストップ型などの構造がある。パンチスルー型ＩＧＢＴは、エピタキシャル基板を用いて作製されるため、コストが高い。エピタキシャル基板は、ｐ+半導体基板の表面に、ｎ+バッファ層とｎ-活性層をエピタキシャル成長させたものである。また、たとえば、耐圧が６００Ｖクラスの素子の場合、活性層の厚さは１００μｍ程度で十分であるが、ｐ+半導体基板を含む総厚さが、２００〜３００μｍ程度になる。
【０００５】
コストの低いＩＧＢＴとしては、ノンパンチスルー型ＩＧＢＴやフィールドストップ型ＩＧＢＴを、フローティングゾーン（ＦＺ）基板を用いて作製する方法が提案されている。ＦＺ基板は、ＦＺ法により作製された半導体インゴットから切り出されたものである。これらのＩＧＢＴにおいては、基板の裏面側に低ドーズ量の、浅いｐ+コレクタ層が形成される。
【０００６】
まず、ノンパンチスルー型ＩＧＢＴの構造について説明する。図１０は、ノンパンチスルー型ＩＧＢＴの構造を示す断面図である。図１０に示すように、ノンパンチスルー型ＩＧＢＴは、ＦＺ基板１を用いて作製されている。ＦＺ基板１は、ｎ-ドリフト層であり、活性層としての機能を果たす。ｎ-ドリフト層の表面には、選択的にｐ+ベース領域２が設けられており、ｐ+ベース領域２の表面には、選択的にｎ+エミッタ領域３が設けられている。また、基板１のおもて面側の上には、ゲート酸化膜４を介してゲート電極５が設けられている。ゲート電極５の上には、層間絶縁膜７が設けられている。エミッタ電極６は、ｐ+ベース領域２およびｎ+エミッタ領域３に接するように設けられており、層間絶縁膜７によってゲート電極５から絶縁されている。また、基板１の裏面側には、ｐ+コレクタ層８およびコレクタ電極９が設けられている。
【０００７】
つぎに、フィールドストップ型ＩＧＢＴの構造について説明する。図１１は、フィールドストップ型ＩＧＢＴの構造を示す断面図である。図１１に示すように、フィールドストップ型ＩＧＢＴは、ＦＺ基板１を用いて作製されている。フィールドストップ型ＩＧＢＴは、ノンパンチスルー型ＩＧＢＴと異なり、基板１の裏面側のｎ-ドリフト層とｐ+コレクタ層８の間に、ｎバッファ層１０が設けられている。
【０００８】
このようにノンパンチスルー型ＩＧＢＴおよびフィールドストップ型ＩＧＢＴは、ＦＺ基板１を用いて作製されるため、パンチスルー型ＩＧＢＴより、基板の総厚さが大幅に薄くなる。具体的には、フィールドストップ型ＩＧＢＴの場合、基板の総厚さが８０〜２００μｍとなる。より具体的には、耐圧が６００Ｖクラスの素子の場合、基板の総厚さが１００μｍ程度である。また、正孔の注入率を制御することができるため、ライフタイム制御をおこなわなくても高速スイッチングをおこなうことができる。また、ＦＺ基板は、エピタキシャル基板よりも安価なため、コストが低くなる。
【０００９】
つぎに、フィールドストップ型ＩＧＢＴの製造方法について説明する。まず、基板１のおもて面側に素子の表面構造を形成する。ついで、基板１の裏面側にバックグラインドをおこなって基板１の厚さを薄くする。そして、バックグラインドに伴うダメージを除去するため、基板１の裏面側をエッチングにより、およそ２０μｍ除去する。ついで、基板１の裏面側に２種類のイオンを注入し、活性化熱処理をおこなうことで、ｎバッファ層１０と、ｐ+コレクタ層８と、を形成する。さらに、ｐ+コレクタ層８の表面層に形成された自然酸化膜を希フッ酸で除去する。
【００１０】
ついで、ｐ+コレクタ層８の表面に、アルミニウムと、チタンと、ニッケルと、金と、を蒸着またはスパッタにより積層してコレクタ電極９を形成する。ここで、アルミニウムは、シリコンを０．５ｗｔ％以上２ｗｔ％以下、好ましくは１ｗｔ％以下の含有率で含んだアルミニウムシリコン膜であり、アルミスパイクを防止する。チタンは、ニッケルの拡散を防止する。そして、ニッケルには、外部端子がはんだ接合される。また、金は、ニッケルの酸化を防止する。
【００１１】
このようなパワー半導体素子の実装において、これまでは、基板の裏面側のコレクタ電極をはんだ接合によって外部端子と接続し、基板のおもて面側のエミッタ電極をアルミワイヤを用いたワイヤボンディングによって外部端子と接続していた。しかしながら、モジュールパッケージの高密度実装化、電流密度の向上、スイッチング速度の高速化のための配線容量低減、半導体素子の冷却効率の向上などのため、基板のおもて面側の電極をはんだ接合によって外部端子と接合する方法が提案されている。
【００１２】
これによって、ワイヤボンディングにおいてワイヤの取り回しに必要とした空間を削除して、モジュールパッケージの容積を極小化することができる。また、外部端子との接合部の配線容量を極小化し、ワイヤボンディングにおいて制限されていた電流密度を向上させることができる。さらに、半導体素子に接合された銅板を冷却水などで直接冷却することで、半導体素子の冷却効率を大幅に改善することができる。しかしながら、半導体基板のおもて面側の電極をはんだで接合するためには、おもて面側の電極にニッケルなどのめっきを施す必要がある（たとえば、下記特許文献１参照。）。
【００１３】
ここで半導体基板のおもて面側に無電解めっきをおこなう場合、スクライブラインにおいて半導体基板が露出していると、基板のおもて面側と同電位のスクライブラインにもめっきが成長する。これによって、ウェハ外周にもめっきが成長し、さらには、基板の裏側にまでめっきが成長する可能性がある。また、半導体基板が露出していると、この影響を受けて、半導体基板のおもて面側に形成されるめっき層にばらつきが生じるという問題がある。このため、スクライブラインやウェハの側面を、絶縁膜や樹脂で覆う方法が提案されている（たとえば、下記特許文献２または下記特許文献３参照。）。
【００１４】
しかしながら、基板のおもて面側のスクライブラインを絶縁膜や樹脂で覆っても、たとえば、無電解ニッケルめっきの前処理でおこなうダブルジンケート処理における鉛置換処理後の洗浄が不十分なために残る亜鉛の残査や、無電解めっき液中の浮遊物などが核になって、無電解めっき液に対して活性化されていない半導体基板の裏面側にめっきが施される可能性がある。
【００１５】
そして、このように異常析出されたニッケルが、めっき液中における半導体基板の揺動によって、基板の裏面側の電極から剥離して、めっき液中に落下することがある。この場合、落下したニッケルが核になって、めっき槽内でニッケルの連続的な析出が始まってしまう。これによって、めっき液中のニッケル濃度が低下する。無電解めっきにおいては、事前に測定した析出レートからつぎのめっき処理時間を決定する。しかしながら、めっき液中の濃度が変わってしまうと、めっき処理時間が変わり、めっき膜厚をコントロールできなくなる。したがって、めっき液中にニッケルが落下した場合、めっき槽を洗浄し、めっき液を入れ替えなければならない。
【００１６】
このため、半導体素子のおもて面側のみに、めっきを施す方法として、めっき液が基板の裏面側に回り込まないような構造の専用治具によって、半導体基板を固定してめっきをおこなう方法が提案されている。また、別の方法として、半導体基板の裏面や側面など、めっきを形成しない部分にレジストを塗布することで保護膜を形成して、その後に、無電解めっきをおこなう方法が提案されている。
【００１７】
【特許文献１】特開２００５−１９７９８号公報
【特許文献２】特開２００６−１５６７７２号公報
【特許文献３】特許第３８３１８４６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
しかしながら、めっき液が基板の裏面側に回り込まないような構造の専用治具によって、たとえば、厚さが８０〜２００μｍ程度の薄い半導体基板を固定する場合、治具に取り付ける作業が手作業となる。このため、時間と手間がかかり、大量生産することができないといった問題がある。また、保護膜としてレジストを塗布する方法においては、基板の裏面側の電極と、レジストと、の密着性が低いため、８０℃前後の温度でめっきをおこなう無電解ニッケルめっき処理において、レジストが剥離してしまう。さらに、レジストを用いると、有機溶剤などのレジストの成分が溶解し、めっき液を汚染することがある。また、レジストが高価なためコストが高くなるという問題がある。さらに、レジストを用いて保護膜を形成することによって、半導体基板が２００μｍ以下と薄い場合、半導体基板が反ってしまい、ウェハの自動搬送が困難であるといった問題がある。
【００１９】
この発明は、上述した従来技術による問題点を解消するため、基板のおもて面側にめっき処理をおこなう際に、めっき液が汚染されない半導体装置の製造方法を提供することを目的とする。また、基板の裏面側に不均一なめっきが析出するのを防ぎながら、基板のおもて面側に、低いコストで、安定しためっき層を形成することができる半導体装置の製造方法を提供することを目的とする。また、基板の裏面側に保護膜を形成する際に、基板が反るのを防止することができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２０】
上述した課題を解決し、目的を達成するため、請求項１の発明にかかる半導体装置の製造方法は、半導体基板に、当該半導体基板のおもて面側と、裏面側と、に電極を有する半導体素子構造を形成する素子構造形成工程と、前記半導体基板の裏面側の電極の表面に、プラズマＣＶＤ法により絶縁膜を形成する絶縁膜形成工程と、前記半導体基板のおもて面側の電極の表面に、めっき処理によりめっき層を形成するめっき層形成工程と、前記半導体基板の裏面側の電極の表面に形成された前記絶縁膜を除去する絶縁膜除去工程と、を含むことを特徴とする。
【００２１】
また、請求項２の発明にかかる半導体装置の製造方法は、請求項１に記載の発明において、前記絶縁膜形成工程において、前記半導体基板の裏面側の電極の表面に、容量結合方式のプラズマＣＶＤ法により前記絶縁膜を形成することを特徴とする。
【００２２】
また、請求項３の発明にかかる半導体装置の製造方法は、請求項２に記載の発明において、前記絶縁膜形成工程において、前記半導体基板の裏面側の電極の表面に、前記絶縁膜として窒化膜を形成することを特徴とする。
【００２３】
また、請求項４の発明にかかる半導体装置の製造方法は、請求項１に記載の発明において、前記絶縁膜形成工程において、前記半導体基板の裏面側の電極の表面に、前記絶縁膜としてＥＣＲプラズマＣＶＤ法により酸化膜を形成することを特徴とする。
【００２４】
また、請求項５の発明にかかる半導体装置の製造方法は、請求項１に記載の発明において、前記絶縁膜形成工程において、前記半導体基板の裏面側の電極の表面に、前記絶縁膜として誘導結合方式のプラズマＣＶＤ法により酸化膜を形成することを特徴とする。
【００２５】
また、請求項６の発明にかかる半導体装置の製造方法は、請求項４または５に記載の発明において、前記絶縁膜形成工程において、前記半導体基板の裏面側の電極の表面に、屈折率が１．５以上の前記酸化膜を形成することを特徴とする。
【００２６】
また、請求項７の発明にかかる半導体装置の製造方法は、請求項１に記載の発明において、前記絶縁膜形成工程において、前記半導体基板の裏面側の電極の表面に、成膜温度が３５０℃以下のプラズマＣＶＤ法により前記絶縁膜を形成することを特徴とする。
【００２７】
また、請求項８の発明にかかる半導体装置の製造方法は、請求項１に記載の発明において、前記絶縁膜形成工程において、前記半導体基板の裏面側の電極の表面に、２周波型の容量結合方式のプラズマＣＶＤ法により前記絶縁膜を形成することを特徴とする。
【００２８】
また、請求項９の発明にかかる半導体装置の製造方法は、請求項１〜８のいずれか一つに記載の発明において、前記素子構造形成工程において、厚さが２００μｍ以下の前記半導体基板に、半導体素子構造を形成することを特徴とする。
【００２９】
また、請求項１０の発明にかかる半導体装置の製造方法は、請求項１〜９のいずれか一つに記載の発明において、前記絶縁膜除去工程において、前記半導体基板の裏面側の電極の表面に形成された前記絶縁膜を、スピンエッチング法により除去することを特徴とする。
【００３０】
また、請求項１１の発明にかかる半導体装置の製造方法は、請求項１〜９のいずれか一つに記載の発明において、前記絶縁膜除去工程において、前記半導体基板の裏面側の電極の表面に形成された前記絶縁膜を、ドライエッチング法により除去することを特徴とする。
【００３１】
また、請求項１２の発明にかかる半導体装置の製造方法は、半導体基板に、当該半導体基板のおもて面側と、裏面側と、に電極を有する半導体素子構造を形成する素子構造形成工程と、前記半導体基板の裏面側の電極の表面に、樹脂膜を形成する樹脂膜形成工程と、前記半導体基板のおもて面側の電極の表面に、めっき処理によりめっき層を形成するめっき層形成工程と、前記半導体基板の裏面側の電極の表面に形成された前記樹脂膜を除去する樹脂膜除去工程と、を含むことを特徴とする。
【００３２】
また、請求項１３の発明にかかる半導体装置の製造方法は、請求項１２に記載の発明において、前記樹脂膜形成工程において、前記半導体基板の裏面側の電極の表面に、紫外線硬化性樹脂を塗布し、紫外線を照射することにより、前記樹脂膜を形成することを特徴とする。
【００３３】
また、請求項１４の発明にかかる半導体装置の製造方法は、請求項１３に記載の発明において、前記樹脂膜形成工程において、前記半導体基板の裏面側の電極の表面に、ウレタン系オリゴマーまたはアクリル系オリゴマーと、ウレタン系モノマーまたはアクリル系モノマーと、光重合開始剤と、を含有した前記紫外線硬化性樹脂を用いて前記樹脂膜を形成することを特徴とする。
【００３４】
また、請求項１５の発明にかかる半導体装置の製造方法は、請求項１２に記載の発明において、前記樹脂膜形成工程において、前記半導体基板の裏面側の電極の表面に、熱硬化性樹脂を塗布し、熱処理をすることにより、前記樹脂膜を形成することを特徴とする。
【００３５】
また、請求項１６の発明にかかる半導体装置の製造方法は、請求項１５に記載の発明において、前記樹脂膜形成工程において、前記半導体基板の裏面側の電極の表面に、ウレタン系オリゴマーまたはアクリル系オリゴマーと、ウレタン系モノマーまたはアクリル系モノマーと、熱重合開始剤と、を含有した前記熱硬化性樹脂を用いて前記樹脂膜を形成することを特徴とする。
【００３６】
また、請求項１７の発明にかかる半導体装置の製造方法は、請求項１〜１６のいずれか一つに記載の発明において、前記めっき層形成工程において、前記半導体基板のおもて面側の電極の表面に、電解めっき法により前記めっき層を形成することを特徴とする。
【００３７】
また、請求項１８の発明にかかる半導体装置の製造方法は、請求項１〜１６のいずれか一つに記載の発明において、前記めっき層形成工程において、前記半導体基板のおもて面側の電極の表面に、無電解めっき法により前記めっき層を形成することを特徴とする。
【００３８】
また、請求項１９の発明にかかる半導体装置の製造方法は、請求項１〜１８のいずれか一つに記載の発明において、前記めっき層形成工程において、前記半導体基板のおもて面側の電極の表面に、前記めっき層として、ニッケルめっき層と、金めっき層と、を形成することを特徴とする。
【００３９】
また、請求項２０の発明にかかる半導体装置の製造方法は、請求項１〜１９のいずれか一つに記載の発明において、前記素子構造形成工程において、前記半導体基板に、前記半導体素子構造としてパワーＭＯＳＦＥＴ構造、ＩＧＢＴ構造またはＦＷＤ構造を形成することを特徴とする。
【００４０】
上記各発明によれば、プラズマＣＶＤ法により絶縁膜を形成することにより、めっき液に対して不溶であり、かつ耐水性および密着性に優れた絶縁膜で、半導体基板の裏面側の電極を被覆することができる。したがって、半導体基板の裏面側に不均一なめっき層が生成されるのを防止しながら、めっき液が汚染されるのを防ぐことができる。また、成膜条件により膜応力をコントロールすることにより、半導体基板の反りをなくすことができるので、ウェハの自動搬送をおこなうことができる。また、原料ガスにモノシランを用いることができるので、コストを低くすることができる。また、プラズマによって原料ガスを気相中で分解し、ラジカルを生成するため、成膜温度を低温化することができる。これによって、半導体素子を、熱による破壊から防ぐことができる。
【００４１】
また、請求項６の発明によれば、耐水性の強い酸化膜を形成することができる。これによって、めっきなどの湿式プロセスに適した絶縁膜を形成することができる。
【００４２】
また、請求項７の発明によれば、半導体基板の裏面側の活性化熱処理の温度、または、半導体装置の保護膜として使用されているポリイミド膜のキュア温度より低い温度で成膜することができる。これによって、さらに、半導体素子を熱による破壊から防ぐことができる。
【００４３】
また、請求項１０または１１の発明によれば、半導体素子の製造プロセスにおいて、一般的に用いる簡単な方法で、絶縁膜を除去することができる。
【００４４】
また、請求項１２〜１６の発明によれば、めっき液中に有機溶媒が溶解しないため、めっき液が汚染されるのを防ぐことができる。これによって、めっき液の交換サイクルを延ばすことができる。
【００４５】
また、請求項１９の発明によれば、半導体基板のおもて面側の電極と外部端子とを、ワイヤボンディングではなく、はんだ付けによって接合することができる。これによって、モジュールパッケージの容積を極小化することができる。また、電流密度を向上させることができる。
【発明の効果】
【００４６】
本発明にかかる半導体装置の製造方法によれば、基板のおもて面側にめっき処理をおこなう際に、めっき液が汚染されるのを防ぐことができる。また、本発明にかかる半導体装置の製造方法によれば、基板の裏面側に不均一なめっきが析出するのを防ぎながら、基板のおもて面側に、低いコストで、安定しためっき層を形成することができる。また、本発明にかかる半導体装置の製造方法によれば、基板の裏面側に保護膜を形成する際に、基板が反るのを防止することができる。
【発明を実施するための最良の形態】
【００４７】
以下に添付図面を参照して、この発明にかかる半導体装置の製造方法の好適な実施の形態を詳細に説明する。なお、以下の実施の形態の説明およびすべての添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
【００４８】
（実施の形態１）
まず、本発明の実施の形態１にかかる半導体装置の製造方法について説明する。図１は、本発明の実施形態１にかかる製造方法により製造される半導体装置を示す断面図である。図１に示すように、実施の形態１にかかる半導体装置は、フィールドストップ型ＩＧＢＴが複数並んだ構造を有しており、ＦＺ基板１を用いて作製されている。ＦＺ基板１は、たとえば、シリコン基板であり、厚さが２００μｍ以下である。また、ＦＺ基板１は、ｎ-ドリフト層であり、活性層としての機能を果たす。基板１のおもて面側には、表面構造が設けられている。
【００４９】
表面構造としては、たとえば、ＦＺ基板１の表面層に、選択的にｐ+ベース領域２が設けられている（図１１参照）。また、ｐ+ベース領域２の表面層には、選択的にｎ+エミッタ領域３が設けられている。また、基板１のおもて面側の上には、ゲート酸化膜４を介してゲート電極５が設けられている。ゲート電極５の上には、層間絶縁膜７が設けられている。エミッタ電極６は、ｐ+ベース領域２およびｎ+エミッタ領域３に接するように設けられており、層間絶縁膜７によってゲート電極５から絶縁されている。また、エミッタ電極６の表面には、ニッケルめっき層１１と、金めっき層１２と、が設けられている。一方、基板１の裏面側には、ｐ+コレクタ層８と、ｎバッファ層１０と、コレクタ電極９と、が設けられている。
【００５０】
つぎに、本発明の実施の形態１にかかる半導体装置の製造方法について説明する。図２は、本発明の実施形態１にかかる半導体装置の製造方法の工程を示すフローチャートである。また、図３〜６は、本発明の実施形態１にかかる半導体装置の製造方法の工程を順に示す断面図である。図２のフローチャートにおいては、まず、図３に示すように、基板１のおもて面側に表面構造を形成する（ステップＳ２０１）。ついで、基板１の裏面側にバックグラインド（裏面シリコン研磨）をおこなって、基板１を所望の薄さにする（ステップＳ２０２）。
【００５１】
ついで、バックグラインドによるダメージ層を除去するために、エッチングにより、基板１の裏面側をおよそ２０μｍ除去する（ステップＳ２０３）。ステップＳ２０３においては、ドライエッチング法またはスピンエッチング法によってエッチングをおこなう。スピンエッチャーは、基板１のおもて面側へのダメージを避けるために用いられる。このとき、エッチャントには、硝酸と、硝酸を主成分とする混酸を使用する。
【００５２】
つぎに、図４に示すように、基板１の裏面側に２種類のイオンを注入し（ステップＳ２０４）、活性化熱処理をおこなう（ステップＳ２０５）。これによって、基板１の裏面側にｎバッファ層１０と、ｐ+コレクタ層８と、を形成する。そして、ｐ+コレクタ層８の表面に形成された自然酸化膜を希フッ酸で除去する（ステップＳ２０６）。つぎに、アルミニウムと、チタンと、ニッケルと、金と、を蒸着またはスパッタにより積層して、コレクタ電極９を形成する（ステップＳ２０７）。
【００５３】
ついで、図５に示すように、コレクタ電極９の表面に、プラズマＣＶＤ法により絶縁膜１３を形成する（ステップＳ２０８）。そして、図６に示すように、基板１のおもて面側のエミッタ電極６の表面に、無電解めっき法によりめっき処理をおこない、ニッケルめっき層１１と、金めっき層１２と、を積層する（ステップＳ２０９）。ついで、図１に示すように、ステップＳ２０８において形成された絶縁膜１３を、エッチングにより除去し（ステップＳ２１０）、一連の処理を終了する。ステップＳ２１０において、エッチングは、コレクタ電極９に対して十分な選択比が取れる条件であれば、スピンエッチング法、ドライエッチング法もしくはウェットエッチング法でもよい。
【００５４】
なお、ステップＳ２０８において、たとえば、容量結合方式のプラズマＣＶＤ法により絶縁膜１３として窒化膜を形成する場合、真空チャンバー内に、モノシランガスと、アンモニアガスと、窒素ガスと、を混合した原料ガスを導入し、約２５０℃に温度制御されたアノード電極上に基板１を配置する。そして、圧力を１〜９Ｔｏｒｒに保ちながら、１３．５６ＭＨｚの高周波電力でプラズマを発生させる。これによって、コレクタ電極９の表面に厚さが約１μｍの窒化膜を形成する。
【００５５】
また、ステップＳ２０８において、たとえば、ＥＣＲプラズマＣＶＤ法により絶縁膜１３として酸化膜を形成する場合、真空チャンバー内に、モノシランと、酸素と、を混合した原料ガスを導入し、サセプタ上に基板１を配置する。そして、圧力を０．０１〜０．０９Ｔｏｒｒに保ちながら、チャンバーの外側に配置された電磁コイルによって磁場を印加し、２．４５ＧＨｚのマイクロ波を発生させて、導波管からチャンバー内に導入する。また、基板１を支持するサセプタを約２００℃の温度に制御し、このサセプタに１３．５６ＭＨｚの高周波電力を印加して、ＥＣＲプラズマを発生させる。これによって、コレクタ電極９の表面に厚さが約１μｍの酸化膜を形成する。
【００５６】
また、ステップＳ２０８において、たとえば、誘導結合方式のプラズマＣＶＤ法により絶縁膜１３として酸化膜を形成する場合、真空チャンバー内に、モノシランと、酸素と、アルゴンと、を混合した原料ガスを導入し、サセプタ上に基板１を配置する。そして、圧力を０．５〜１Ｔｏｒｒに保ちながら、誘導コイルに１３．５６ＭＨｚの高周波電力を印加する。また、基板１を支持するサセプタを約２５０℃の温度に制御し、このサセプタに４ＭＨｚの中周波電力を印加し、プラズマを発生させる。これによって、コレクタ電極９の表面に厚さが約１μｍの酸化膜を形成する。
【００５７】
また、ステップＳ２０９において、無電解めっき法によりめっき処理をおこなうとしているが、これに限るものではない。たとえば、電解めっき法によりめっき処理をおこなってもよい。
【００５８】
実施の形態１によれば、プラズマＣＶＤ法によって絶縁膜１３を形成するため、熱ＣＶＤ法と異なり、プラズマによって原料ガスを気相中で分解し、ラジカルを生成するため、成膜温度を低温にすることができる。具体的には、ステップＳ２０５における活性化熱処理の温度、または、半導体装置の保護膜として使用されているポリイミド膜のキュア温度である３５０℃より低い温度で成膜することができる。このため、半導体装置を、熱による破壊から防ぐことができる。
【００５９】
また、実施の形態１によれば、プラズマＣＶＤ法によって絶縁膜１３を形成するため、成膜条件により膜応力をコントロールし、基板１の反りを任意にコントロールすることができる。たとえば、容量結合方式のプラズマＣＶＤ法においては、高周波電力、電極間隔、圧力などによって、膜応力をコントロールすることができる。
【００６０】
また、具体的には、Ｎｏｖｅｌｌｕｓ社製のＣｏｎｃｅｐｔ  Ｏｎｅ  プラズマＣＶＤ装置などの２周波型のプラズマＣＶＤ装置においては、カソード側に１３．５６ＭＨｚの高周波電力を印加し、アノード側に２７０ｋＨｚの低周波電力を印加することができる。そして、このカソード側と、アノード側と、の電力比を変えることで、絶縁膜１３の膜応力をコントロールすることができる。これによって、たとえば、半導体装置の厚さが８０〜２００μｍ程度であっても、ウェハの反りを抑えることができる。したがって、ウェハの自動搬送をおこなうことができる。
【００６１】
また、実施の形態１によれば、プラズマＣＶＤ法によって絶縁膜１３を形成するため、基板１の側面にも均一に絶縁膜を形成することができる。したがって、従来のように基板１の裏面側に保護膜としてレジストを塗布する際の、バックリンスをおこなう必要がない。これによって、ウェハ端部にバックリンス液が回り込んで、ウェハ端部のレジストを除去してしまうという従来の不具合が起こらないため、保護膜として適している。
【００６２】
また、実施の形態１によれば、プラズマＣＶＤ法によって絶縁膜１３を形成するため、半導体の製造プロセスにおいて一般的に用いられるドライエッチング法やウェットエッチング法などの簡単な方法により、絶縁膜１３を除去することができる。
【００６３】
また、実施の形態１によれば、たとえば、ＥＣＲプラズマＣＶＤ法や容量結合方式のプラズマＣＶＤ法により、絶縁膜１３として酸化膜を形成する場合、ＳＯＧ（Ｓｐｉｎ  ｏｎ  Ｇｌａｓｓ：塗布型低誘電率層間絶縁膜材料）を塗布する方法や、ＴＥＯＳ（Ｔｅｔｒａ  Ｅｔｈｙｌ  Ｏｒｔｈｏ  Ｓｉｌｉｃａｔｅ）−ＣＶＤ法によって成膜する酸化膜より、耐水性の高い膜を形成することができる。したがって、めっきのような湿式プロセスに適している。
【００６４】
また、実施の形態１によれば、たとえば、プラズマＣＶＤ法によって絶縁膜１３として窒化膜を形成する場合、形成された窒化膜は、水分をほとんど透過しない。したがって、めっきのような湿式プロセスに適している。
【００６５】
また、実施の形態１によれば、たとえば、シリコンと酸素の組成比をコントロールすることで、容量結合方式のプラズマＣＶＤ法により形成された酸化膜の屈折率を１．５０以上にすることができる。したがって、めっきのような湿式プロセスに適した、耐水性の高い絶縁膜を形成することができる。
【００６６】
また、実施の形態１によれば、プラズマＣＶＤ法によって絶縁膜１３を形成するため、原料ガスに、半導体装置の製造プロセスにおいて用いられることの多い、モノシランガスを用いることができる。これによって、コストが低くなるため、量産性に優れている。
【００６７】
（実施の形態２）
つぎに、本発明の実施の形態２にかかる半導体装置の製造方法について説明する。実施の形態２にかかる製造方法により製造される半導体装置は、実施の形態１にかかる製造方法により製造される半導体装置と構造は同じであるため、説明を省略する。
【００６８】
つぎに、本発明の実施の形態２にかかる半導体装置の製造方法について説明する。図７は、本発明の実施形態２にかかる半導体装置の製造方法の工程を示すフローチャートである。また、図８および図９は、本発明の実施形態２にかかる半導体装置の製造方法の工程を順に示す断面図である。図７のフローチャートにおけるステップＳ７０１〜ステップＳ７０７は、図２のフローチャートにおけるステップＳ２０１〜ステップＳ２０７と同様のため、説明を省略する。
【００６９】
ステップＳ７０７においてコレクタ電極９を形成した後に、コレクタ電極９の表面に、スピンコート法により紫外線硬化性樹脂を塗布する（ステップＳ７０８）。ついで、図８に示すように、紫外線照射により樹脂膜を硬化させて、厚さが、たとえば、３５μｍの紫外線硬化性樹脂膜１４を形成する（ステップＳ７０９）。そして、基板１のおもて面側のエミッタ電極６の表面に、無電解めっき法によりめっき処理をおこない、ニッケルめっき層１１と、金めっき層１２と、を積層する（ステップＳ７１０）。
【００７０】
ここで、紫外線硬化性樹脂膜１４がウェハを大きく反らせるような内部応力をもつ場合、もしくは、コレクタ電極９との密着性が得られない場合、３５０℃以下のアニールをおこない、応力緩和をおこなうことが好ましい。
【００７１】
ついで、ステップＳ７０９において形成された紫外線硬化性樹脂膜１４にピールテープを貼り、その後、ピールテープを剥がすことで、紫外線硬化性樹脂膜１４を基板１の裏面側から剥離し（ステップＳ７１１）、一連の処理を終了する。
【００７２】
なお、実施の形態２においては、紫外線硬化性樹脂を用いた場合について説明したが、熱硬化性樹脂を用いてもよい。この場合、ステップＳ７０５における活性化熱処理の温度、または、半導体装置の保護膜として使用されているポリイミド膜のキュア温度が、約３５０℃であるため、樹脂の硬化温度が、３５０℃以下で架橋反応が完了する熱硬化性樹脂を用いることが望ましい。
【００７３】
また、紫外線硬化性樹脂および熱硬化性樹脂は、ウレタン系オリゴマーやアクリル系オリゴマーを主成分とし、硬化前の樹脂の粘度を調整する作用をもつウレタン系モノマーやアクリル系モノマーが添加され、さらに、それぞれに光重合開始剤または熱重合開始剤が添加されたものが望ましい。
【００７４】
実施の形態２によれば、紫外線硬化性樹脂および熱硬化性樹脂が、一般的な接着剤に用いられている有機溶剤を含有していない。また、樹脂の粘度調整用に用いられているモノマーが膜硬化時に蒸発することなくオリゴマーと架橋反応をして、固化被膜の一成分となる。このため、半導体装置をめっき液中に浸漬した場合でも、有機溶剤によってめっき液が汚染されることを防ぐことができる。
【００７５】
また、実施の形態２によれば、紫外線硬化性樹脂は、非常に短時間でオリゴマーとモノマーとの架橋反応を完了させることができる。具体的には、たとえば、３５μｍ程度の膜厚であれば、２００ｍＷ／ｃｍ2の紫外線強度で、１０秒程度の照射をおこなえばよい。
【００７６】
なお、実施の形態１または実施の形態２においては、フィールドストップ型ＩＧＢＴに適用した場合について説明したが、これに限るものではない。たとえば、実施の形態１または実施の形態２にかかる製造方法を、他の型のＩＧＢＴやパワーＭＯＳＦＥＴやＦＷＤに適用してもよい。
【産業上の利用可能性】
【００７７】
以上のように、本発明にかかる半導体装置の製造方法は、半導体素子にめっき層を形成するのに有用であり、特に、電力変換装置などに用いられるパワー半導体装置のおもて面側の電極にめっき層を形成するのに適している。
【図面の簡単な説明】
【００７８】
【図１】本発明の実施形態１にかかる製造方法により製造される半導体装置を示す断面図である。
【図２】本発明の実施形態１にかかる半導体装置の製造方法の工程を示すフローチャートである。
【図３】本発明の実施形態１にかかる半導体装置の製造方法の工程を示す断面図である。
【図４】本発明の実施形態１にかかる半導体装置の製造方法の工程を示す断面図である。
【図５】本発明の実施形態１にかかる半導体装置の製造方法の工程を示す断面図である。
【図６】本発明の実施形態１にかかる半導体装置の製造方法の工程を示す断面図である。
【図７】本発明の実施形態２にかかる半導体装置の製造方法の工程を示すフローチャートである。
【図８】本発明の実施形態２にかかる半導体装置の製造方法の工程を示す断面図である。
【図９】本発明の実施形態２にかかる半導体装置の製造方法の工程を示す断面図である。
【図１０】ノンパンチスルー型ＩＧＢＴの構造を示す断面図である。
【図１１】フィールドストップ型ＩＧＢＴの構造を示す断面図である。
【符号の説明】
【００７９】
１  基板
６  エミッタ電極
７  層間絶縁膜
８  ｐ+コレクタ層
９  コレクタ電極
１０  ｎバッファ層
１１  ニッケルめっき層
１２  金めっき層
１３  絶縁膜
【図１】
2010098139.tif 000003
【図２】
2010098139.tif 000004
【図３】
2010098139.tif 000005
【図４】
2010098139.tif 000006
【図５】
2010098139.tif 000007
【図６】
2010098139.tif 000008
【図７】
2010098139.tif 000009
【図８】
2010098139.tif 000010
【図９】
2010098139.tif 000011
【図１０】
2010098139.tif 000012
【図１１】
2010098139.tif 000013