(57)【要約】【課題】ゲート絶縁膜の厚みの異なるトランジスタを容易に形成することができる半導体装置を得る。【解決手段】半導体基板１に第１シリコン酸化膜６および第２シリコン酸化膜を、半導体基板１を酸化することにより形成し、上記第２シリコン酸化膜を除去後、第１シリコン酸化膜６上に、第１絶縁膜８をＣＶＤ法により形成し、第２シリコン酸化膜を除去した領域に第２絶縁膜８をＣＶＤ法により形成する工程とを含む半導体装置の製造方法において、第１シリコン酸化膜６は上記第２シリコン酸化膜とは異なる領域に形成され、第１絶縁膜８および第２絶縁膜８はシリコン酸化膜よりも誘電率が高く、第１絶縁膜８の膜厚は上記第１シリコン酸化膜６の膜厚よりも厚い、半導体装置の製造方法。【選択図】図３
2010187010.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板を用意する工程と、
前記半導体基板に第１シリコン酸化膜および第２シリコン酸化膜を、前記半導体基板を酸化することにより形成する工程と、
前記第２シリコン酸化膜を除去する工程と、
前記第２シリコン酸化膜を除去後、前記第１シリコン酸化膜上に、第１絶縁膜をＣＶＤ法により形成し、前記第２シリコン酸化膜を除去した領域に第２絶縁膜をＣＶＤ法により形成する工程と、
前記第１絶縁膜上に第１ゲート電極を形成する工程と、
前記第２絶縁膜上に第２ゲート電極を形成する工程と、
を含む半導体装置の製造方法において、
前記第１シリコン酸化膜は前記第２シリコン酸化膜とは異なる領域に形成され、前記第１絶縁膜および前記第２絶縁膜はシリコン酸化膜よりも誘電率が高く、前記第１絶縁膜の膜厚は前記第１シリコン酸化膜の膜厚よりも厚い、半導体装置の製造方法。
【請求項２】
半導体基板を用意する工程と、
前記半導体基板に、第１シリコン酸化膜を前記半導体基板を酸化することにより形成し、前記第１シリコン酸化膜が形成された領域とは異なる領域に、第２シリコン酸化膜を前記半導体基板を酸化することにより形成する工程と、
前記第２シリコン酸化膜を除去する工程と、
前記第２シリコン酸化膜を除去後、前記第１シリコン酸化膜上に、シリコン酸化膜よりも誘電率が高く、前記第１シリコン酸化膜よりも膜厚の厚い第１絶縁膜をＣＶＤ法により形成する工程と、
前記第２シリコン酸化膜を除去後、前記第２シリコン酸化膜が除去された領域に、シリコン酸化膜よりも誘電率が高く、前記第１シリコン酸化膜よりも膜厚が厚い第２絶縁膜をＣＶＤ法により形成する工程と、
前記第１絶縁膜上に第１ゲート電極を形成する工程と、
前記第２絶縁膜上に第２ゲート電極を形成する工程と、
を含む半導体装置の製造方法。
【請求項３】
半導体基板を用意する工程と、
前記半導体基板に第１シリコン酸化膜および第２シリコン酸化膜を、前記半導体基板を熱酸化することにより形成する工程と、
前記第２シリコン酸化膜を除去する工程と、
前記第２シリコン酸化膜を除去後、前記第１シリコン酸化膜上に、第１絶縁膜をＣＶＤ法により形成し、前記第２シリコン酸化膜を除去した領域に第２絶縁膜をＣＶＤ法により形成する工程と、
前記第１絶縁膜上に第１ゲート電極を形成する工程と、
前記第２絶縁膜上に第２ゲート電極を形成する工程と、
を含む半導体装置の製造方法において、
前記第１シリコン酸化膜は前記第２シリコン酸化膜とは異なる領域に形成され、前記第１絶縁膜および前記第２絶縁膜はシリコン酸化膜よりも誘電率が高く、前記第１絶縁膜は前記第１シリコン酸化膜よりも膜厚の厚い、半導体装置の製造方法。
【請求項４】
半導体基板を用意する工程と、
前記半導体基板に、第１シリコン酸化膜を前記半導体基板を熱酸化することにより形成し、前記第１シリコン酸化膜が形成された領域とは異なる領域に、第２シリコン酸化膜を前記半導体基板を熱酸化することにより形成する工程と、
前記第２シリコン酸化膜を除去する工程と、
前記第２シリコン酸化膜を除去後、前記第１シリコン酸化膜上に、シリコン酸化膜よりも誘電率が高く、前記第１シリコン酸化膜よりも膜厚の厚い第１絶縁膜をＣＶＤ法により形成する工程と、
前記第２シリコン酸化膜を除去後、前記第２シリコン酸化膜が除去された領域に、シリコン酸化膜よりも誘電率が高く、前記第２シリコン酸化膜よりも膜厚の厚い第２絶縁膜をＣＶＤ法により形成する工程と、
前記第１絶縁膜上に第１ゲート電極を形成する工程と、
前記第２絶縁膜上に第２ゲート電極を形成する工程と、
を含む半導体装置の製造方法。
【請求項５】
半導体基板を用意する工程と、
前記半導体基板に第１シリコン酸化膜および第２シリコン酸化膜を、前記半導体基板を酸化することにより形成する第１酸化工程と、
前記第２シリコン酸化膜を除去する工程と、
前記第２シリコン酸化膜を除去後、前記第２シリコン酸化膜を除去した領域に第３シリコン酸化膜を、前記半導体基板を酸化することにより形成する第２酸化工程と、
前記第３シリコン酸化膜を形成後、ＣＶＤ法により、前記第１シリコン酸化膜上に、第１絶縁膜を形成し、前記第３シリコン酸化膜上に第２絶縁膜を形成する工程と、
前記第１絶縁膜上に第１ゲート電極を形成する工程と、
前記第２絶縁膜上に第２ゲート電極を形成する工程と、
を含む半導体装置の製造方法において、
前記第２シリコン酸化膜は前記第１シリコン酸化膜とは異なる領域に形成され、前記第１絶縁膜および前記第２絶縁膜はシリコン酸化膜よりも誘電率が高く、前記第１絶縁膜の膜厚は前記第１シリコン酸化膜の膜厚よりも厚い、半導体装置の製造方法。
【請求項６】
半導体基板を用意する工程と、
前記半導体基板に、第１シリコン酸化膜および前記第１シリコン酸化膜が形成された領域とは異なる領域に第２シリコン酸化膜を、前記半導体基板を酸化することにより形成する第１酸化工程と、
前記第２シリコン酸化膜を除去する工程と、
前記第２シリコン酸化膜を除去後、前記半導体基板を酸化して、前記第２シリコン酸化膜を除去した領域に第３シリコン酸化膜を形成する第２酸化工程と、
前記第３シリコン酸化膜を形成後、前記第１シリコン酸化膜上に、シリコン酸化膜よりも誘電率が高く、前記第１シリコン酸化膜よりも膜厚が厚い第１絶縁膜をＣＶＤ法により形成する工程と、
前記第３シリコン酸化膜を形成後、前記第３シリコン酸化膜上に、シリコン酸化膜よりも誘電率が高く、前記第３シリコン酸化膜よりも膜厚が厚い第２絶縁膜をＣＶＤ法により形成する工程と、
前記第１絶縁膜上に第１ゲート電極を形成する工程と、
前記第２絶縁膜上に第２ゲート電極を形成する工程と、
を含む半導体装置の製造方法。
【請求項７】
半導体基板を用意する工程と、
前記半導体基板に第１シリコン酸化膜および第２シリコン酸化膜を、前記半導体基板を熱酸化することにより形成する第１酸化工程と、
前記第２シリコン酸化膜を除去する工程と、
前記第２シリコン酸化膜を除去後、前記第２シリコン酸化膜を除去した領域に第３シリコン酸化膜を、前記半導体基板を熱酸化することにより形成する第２酸化工程と、
前記第３シリコン酸化膜を形成後、ＣＶＤ法により、前記第１シリコン酸化膜上に、第１絶縁膜を形成し、前記第３シリコン酸化膜上に第２絶縁膜を形成する工程と、
前記第１絶縁膜上に第１ゲート電極を形成する工程と、
前記第２絶縁膜上に第２ゲート電極を形成する工程と、
を含む半導体装置の製造方法において、
前記第２シリコン酸化膜は前記第１シリコン酸化膜とは異なる領域に形成され、前記第１絶縁膜および前記第２絶縁膜はシリコン酸化膜よりも誘電率が高く、前記第１絶縁膜の膜厚は前記第１シリコン酸化膜の膜厚よりも厚い、半導体装置の製造方法。
【請求項８】
半導体基板を用意する工程と、
前記半導体基板に、第１シリコン酸化膜および前記第１シリコン酸化膜が形成された領域とは異なる領域に第２シリコン酸化膜を、前記半導体基板を熱酸化することにより形成する第１酸化工程と、
前記第２シリコン酸化膜を除去する工程と、
前記第２シリコン酸化膜を除去後、前記半導体基板を熱酸化して、前記第２シリコン酸化膜を除去した領域に第３シリコン酸化膜を形成する第２酸化工程と、
前記第３シリコン酸化膜を形成後、前記第１シリコン酸化膜上に、シリコン酸化膜よりも誘電率が高く、前記第１シリコン酸化膜よりも膜厚が厚い第１絶縁膜をＣＶＤ法により形成する工程と、
前記第３シリコン酸化膜を形成後、前記第３シリコン酸化膜上に、シリコン酸化膜よりも誘電率が高く、前記第３シリコン酸化膜よりも膜厚が厚い第２絶縁膜をＣＶＤ法により形成する工程と、
前記第１絶縁膜上に第１ゲート電極を形成する工程と、
前記第２絶縁膜上に第２ゲート電極を形成する工程と、
を含む半導体装置の製造方法。
【請求項９】
前記第１絶縁膜および前記第２絶縁膜はＨｆを含む請求項１〜８のいずれか１項に記載の半導体装置の製造方法。
【請求項１０】
前記第１絶縁膜および前記第２絶縁膜は酸化膜である請求項１〜９のいずれか１項に記載の半導体装置の製造方法。
【請求項１１】
前記第１絶縁膜および前記第２絶縁膜は酸窒化膜である請求項１〜９のいずれか１項に記載の半導体装置の製造方法。
【請求項１２】
半導体基板と、
前記半導体基板上に配置された第１シリコン酸化膜と、
前記半導体基板上の前記第１シリコン酸化膜とは異なる領域に配置され、前記第１シリコン酸化膜よりも膜厚の厚い第２シリコン酸化膜と、
前記第１シリコン酸化膜上に配置され、シリコン酸化膜よりも誘電率の高い第１絶縁膜と、
前記第２シリコン酸化膜上に配置され、シリコン酸化膜よりも誘電率の高い第２絶縁膜と、
前記第１絶縁膜上に配置された第１ゲート電極と、
前記第２絶縁膜上に配置された第２ゲート電極と、
を有する半導体装置。
【請求項１３】
半導体基板と、
前記半導体基板中に配置された第３絶縁膜と、
前記半導体基板上の前記第３絶縁膜とは異なる領域に配置された第１シリコン酸化膜と、
前記半導体基板上の前記第１シリコン酸化膜および前記第３絶縁膜とは異なる領域に配置され、前記第１シリコン酸化膜よりも膜厚の厚い第２シリコン酸化膜と、
前記第１シリコン酸化膜上に配置され、シリコン酸化膜よりも誘電率の高い第１絶縁膜と、
前記第２シリコン酸化膜上に配置され、シリコン酸化膜よりも誘電率の高い第２絶縁膜と、
前記第１絶縁膜上に配置された第１ゲート電極と、
前記第２絶縁膜上に配置された第２ゲート電極と、
を有する半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えばＭＩＳＦＥＴ構造を有する複数のトランジスタを備え、ゲート絶縁膜の厚みの異なるトランジスタを容易に形成することができる半導体装置および半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
半導体装置の高性能化がすすみ、同一半導体チップ内に異なる機能の素子が形成されるようになってきた。このような場合、同一チップ内にゲート絶縁膜の厚さが異なるトランジスタを形成して、特性の異なるトランジスタを形成している。具体的には、熱酸化を所定の領域に複数回施し、異なる膜厚のシリコン酸化膜を形成してきた。
【０００３】
一方、半導体装置の微細化が進み、ＭＩＳＦＥＴにおけるシリコン酸化膜にて成るゲート絶縁膜の薄膜化が要求されてきた。しかし、シリコン酸化膜にて成るゲート絶縁膜の薄膜化は、ゲート電極と半導体基板との間でリーク電流が増大するという問題がある。このような状況の中、１００ｎｍ以降のデバイスに対し、従来ゲート絶縁膜に用いられてきたシリコン酸化膜に替えて、シリコン酸化膜より誘電率の大きい、例えば、ＰＺＴ、ＢＳＴやＴａ、Ｈｆ、Ｚｒ、Ａｌ、Ｔｉ等の酸化膜や酸窒化膜などの使用が検討されている。
【０００４】
図５および図６は従来の半導体装置の製造方法を示した断面図である。各図に基づいて、従来の半導体装置の製造方法について説明する。ここで形成される半導体装置は、半導体基板１０１に、複数の領域が設定され、各領域にはトランジスタがそれぞれ形成され、各領域毎にゲート絶縁膜の膜厚が異なるように形成され、各領域毎のトランジスタの特性が異なるように形成されるものである。
【０００５】
まず、半導体基板１０１上に、例えば熱酸化法またはＣＶＤ法によりシリコン酸化膜を膜厚１５ｎｍにて成膜して第１のマスク膜１０２を形成する。次に、第１のマスク膜１０２上に、例えばＣＶＤ法によりシリコン窒化膜を膜厚２００ｎｍにて成膜して第２のマスク膜１０３を形成する。次に、写真製版およびエッチング法により、第２のマスク膜１０３、第１のマスク膜１０２および半導体基板１０１をパターニングして、例えば深さ３００ｎｍのトレンチ１０４を形成する（図５（ａ））。
【０００６】
次に、熱酸化法またはＣＶＤ法により第１の絶縁膜１０５を成膜し、研磨法により、第２のマスク膜１０３上面まで第１の絶縁膜１０５を研磨する（図５（ｂ））。次に、エッチング法により第１の絶縁膜１０５をエッチングして、膜厚を減じ、半導体基板１０１と略同一面とする。その後、第１のマスク膜１０２および第２のマスク膜１０３を除去する（図５（ｃ））。次に、ＣＶＤ法またはＰＶＤ法によりシリコン酸化膜に比して誘電率の高い、例えば、ＰＺＴ（ジルコン酸チタン酸鉛の略称）膜、ＢＳＴ（チタン酸ストロンチウムバリウムの略称）膜、やＴａ、Ｈｆ、Ｚｒ、Ａｌ、Ｔｉ等の酸化膜または酸窒化膜を膜厚５〜２０ｎｍにて成膜し第１の絶縁膜１０６を形成する（図６（ａ））。
【０００７】
次に、写真製版法によりレジスト膜１０７を所望の第１の領域Ａを覆うように形成する。次に、レジスト膜１０７にて覆われていない第２の領域Ｂの第１の絶縁膜１０６を除去する（図６（ｂ））。次に、レジスト膜１０７をアッシング法等により除去後、ＣＶＤ法により誘電率の高い第２の絶縁膜１０８を形成する（図６（ｃ））。以下は、周知の方法により、ポリシリコン、シリサイド、金属膜、金属窒化膜若しくはこれらの積層膜をＣＶＤ法またはＰＶＤ法により形成し、写真製版及びエッチング法により、ゲート電極１０９を形成する。
【０００８】
次に、イオン注入法により例えばＡｓ、Ｐ、Ｂ、ＢＦ2等を１Ｅ１３〜１Ｅ１４／ｃｍ2注入して第１の不純物拡散層１１０を形成する。次に、ＣＶＤ法により絶縁膜、例えばシリコン酸化膜若しくはシリコン窒化膜またはこれらの積層膜を膜厚２０〜１００ｎｍ形成し、エッチングしてサイドウォール１１１を形成する。次に、イオン注入法により例えばＡｓ、Ｐ、Ｂ、ＢＦ2等を１Ｅ１５〜１Ｅ１６／ｃｍ2注入して第２の不純物拡散層１１２を形成する。
【０００９】
このようにして、第１および第２のＭＩＳＦＥＴ１１３、１１４が形成される（図６（ｄ））。そして、第１のＭＩＳＦＥＴ１１３のゲート絶縁膜１１５は、第１の絶縁膜１０６および第２の絶縁膜１０８にて形成され、第２のＭＩＳＦＥＴ１１４のゲート絶縁膜１０８ａは、第２の絶縁膜１０８にて形成される。よって、第１の領域Ａと第２の領域Ｂとにそれぞれ形成される、第１のＭＩＳＦＥＴ１１３と第２のＭＩＳＦＥＴ１１４とはゲート絶縁膜の膜厚がそれぞれ異なり、トランジスタの特性が異なるものとして形成することができる。
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上記のように構成された前者の従来の半導体装置によれば、ＣＶＤ法等によりシリコン酸化膜に比べ誘電率の高い絶縁膜を利用して、膜厚の異なるゲート絶縁膜を有するトランジスタを形成するような場合、厚い部分のゲート絶縁膜は２回のＣＶＣ法による成膜工程にて形成しなくてはならず、プロセスの変動要因を受けやすく精度よく所定の膜厚に形成することが困難になるという問題点があった。
【００１１】
この発明は上記のような問題点を解消するためになされたもので、電気的特性が劣化することなく、特性の異なるトランジスタを容易に形成することができる半導体装置および半導体装置の製造方法を得ることを目的とする。
【課題を解決するための手段】
【００１２】
この発明に係る半導体装置の製造方法は、この半導体基板を用意する工程と、上記半導体基板に第１シリコン酸化膜および第２シリコン酸化膜を、上記半導体基板を酸化することにより形成する工程と、上記第２シリコン酸化膜を除去する工程と、上記第２シリコン酸化膜を除去後、上記第１シリコン酸化膜上に、第１絶縁膜をＣＶＤ法により形成し、上記第２シリコン酸化膜を除去した領域に第２絶縁膜をＣＶＤ法により形成する工程と、上記第１絶縁膜上に第１ゲート電極を形成する工程と、上記第２絶縁膜上に第２ゲート電極を形成する工程と、を含む半導体装置の製造方法において、上記第１シリコン酸化膜は上記第２シリコン酸化膜とは異なる領域に形成され、上記第１絶縁膜および上記第２絶縁膜はシリコン酸化膜よりも誘電率が高く、上記第１絶縁膜の膜厚は上記第１シリコン酸化膜の膜厚よりも厚いものである。
【００１３】
この発明に係る半導体装置の製造方法は、半導体基板を用意する工程と、上記半導体基板に、第１シリコン酸化膜を上記半導体基板を酸化することにより形成し、上記第１シリコン酸化膜が形成された領域とは異なる領域に、第２シリコン酸化膜を上記半導体基板を酸化することにより形成する工程と、上記第２シリコン酸化膜を除去する工程と、上記第２シリコン酸化膜を除去後、上記第１シリコン酸化膜上に、シリコン酸化膜よりも誘電率が高く、上記第１シリコン酸化膜よりも膜厚の厚い第１絶縁膜をＣＶＤ法により形成する工程と、上記第２シリコン酸化膜を除去後、上記第２シリコン酸化膜が除去された領域に、シリコン酸化膜よりも誘電率が高く、上記第１シリコン酸化膜よりも膜厚が厚い第２絶縁膜をＣＶＤ法により形成する工程と、上記第１絶縁膜上に第１ゲート電極を形成する工程と、上記第２絶縁膜上に第２ゲート電極を形成する工程とを含むものである。
【００１４】
この発明に係る半導体装置の製造方法は、半導体基板を用意する工程と、上記半導体基板に第１シリコン酸化膜および第２シリコン酸化膜を、上記半導体基板を熱酸化することにより形成する工程と、上記第２シリコン酸化膜を除去する工程と、上記第２シリコン酸化膜を除去後、上記第１シリコン酸化膜上に、第１絶縁膜をＣＶＤ法により形成し、上記第２シリコン酸化膜を除去した領域に第２絶縁膜をＣＶＤ法により形成する工程と、上記第１絶縁膜上に第１ゲート電極を形成する工程と、上記第２絶縁膜上に第２ゲート電極を形成する工程と、を含む半導体装置の製造方法において、上記第１シリコン酸化膜は上記第２シリコン酸化膜とは異なる領域に形成され、上記第１絶縁膜および上記第２絶縁膜はシリコン酸化膜よりも誘電率が高く、上記第１絶縁膜は上記第１シリコン酸化膜よりも膜厚の厚いものである。
【００１５】
この発明に係る半導体装置の製造方法は、半導体基板を用意する工程と、上記半導体基板に、第１シリコン酸化膜を上記半導体基板を熱酸化することにより形成し、上記第１シリコン酸化膜が形成された領域とは異なる領域に、第２シリコン酸化膜を上記半導体基板を熱酸化することにより形成する工程と、上記第２シリコン酸化膜を除去する工程と、記第２シリコン酸化膜を除去後、上記第１シリコン酸化膜上に、シリコン酸化膜よりも誘電率が高く、上記第１シリコン酸化膜よりも膜厚の厚い第１絶縁膜をＣＶＤ法により形成する工程と、上記第２シリコン酸化膜を除去後、上記第２シリコン酸化膜が除去された領域に、シリコン酸化膜よりも誘電率が高く、上記第２シリコン酸化膜よりも膜厚の厚い第２絶縁膜をＣＶＤ法により形成する工程と、上記第１絶縁膜上に第１ゲート電極を形成する工程と、上記第２絶縁膜上に第２ゲート電極を形成する工程とを含むものである。
【００１６】
この発明に係る半導体装置の製造方法は、半導体基板を用意する工程と、上記半導体基板に第１シリコン酸化膜および第２シリコン酸化膜を、上記半導体基板を酸化することにより形成する第１酸化工程と、上記第２シリコン酸化膜を除去する工程と、上記第２シリコン酸化膜を除去後、上記第２シリコン酸化膜を除去した領域に第３シリコン酸化膜を、上記半導体基板を酸化することにより形成する第２酸化工程と、上記第３シリコン酸化膜を形成後、ＣＶＤ法により、上記第１シリコン酸化膜上に、第１絶縁膜を形成し、上記第３シリコン酸化膜上に第２絶縁膜を形成する工程と、上記第１絶縁膜上に第１ゲート電極を形成する工程と、上記第２絶縁膜上に第２ゲート電極を形成する工程と、を含む半導体装置の製造方法において、上記第２シリコン酸化膜は上記第１シリコン酸化膜とは異なる領域に形成され、上記第１絶縁膜および上記第２絶縁膜はシリコン酸化膜よりも誘電率が高く、上記第１絶縁膜の膜厚は上記第１シリコン酸化膜の膜厚よりも厚いものである。
【００１７】
この発明に係る半導体装置の製造方法は、半導体基板を用意する工程と、上記半導体基板に、第１シリコン酸化膜および上記第１シリコン酸化膜が形成された領域とは異なる領域に第２シリコン酸化膜を、上記半導体基板を酸化することにより形成する第１酸化工程と、上記第２シリコン酸化膜を除去する工程と、上記第２シリコン酸化膜を除去後、上記半導体基板を酸化して、上記第２シリコン酸化膜を除去した領域に第３シリコン酸化膜を形成する第２酸化工程と、上記第３シリコン酸化膜を形成後、上記第１シリコン酸化膜上に、シリコン酸化膜よりも誘電率が高く、上記第１シリコン酸化膜よりも膜厚が厚い第１絶縁膜をＣＶＤ法により形成する工程と、上記第３シリコン酸化膜を形成後、上記第３シリコン酸化膜上に、シリコン酸化膜よりも誘電率が高く、上記第３シリコン酸化膜よりも膜厚が厚い第２絶縁膜をＣＶＤ法により形成する工程と、上記第１絶縁膜上に第１ゲート電極を形成する工程と、上記第２絶縁膜上に第２ゲート電極を形成する工程とを含むものである。
【００１８】
この発明に係る半導体装置の製造方法は、半導体基板を用意する工程と、上記半導体基板に第１シリコン酸化膜および第２シリコン酸化膜を、上記半導体基板を熱酸化することにより形成する第１酸化工程と、上記第２シリコン酸化膜を除去する工程と、上記第２シリコン酸化膜を除去後、上記第２シリコン酸化膜を除去した領域に第３シリコン酸化膜を、上記半導体基板を熱酸化することにより形成する第２酸化工程と、上記第３シリコン酸化膜を形成後、ＣＶＤ法により、上記第１シリコン酸化膜上に、第１絶縁膜を形成し、上記第３シリコン酸化膜上に第２絶縁膜を形成する工程と、上記第１絶縁膜上に第１ゲート電極を形成する工程と、上記第２絶縁膜上に第２ゲート電極を形成する工程と、を含む半導体装置の製造方法において、上記第２シリコン酸化膜は上記第１シリコン酸化膜とは異なる領域に形成され、上記第１絶縁膜および上記第２絶縁膜はシリコン酸化膜よりも誘電率が高く、上記第１絶縁膜の膜厚は上記第１シリコン酸化膜の膜厚よりも厚いものである。
【００１９】
この発明に係る半導体装置の製造方法は、半導体基板を用意する工程と、上記半導体基板に、第１シリコン酸化膜および上記第１シリコン酸化膜が形成された領域とは異なる領域に第２シリコン酸化膜を、上記半導体基板を熱酸化することにより形成する第１酸化工程と、上記第２シリコン酸化膜を除去する工程と、上記第２シリコン酸化膜を除去後、上記半導体基板を熱酸化して、上記第２シリコン酸化膜を除去した領域に第３シリコン酸化膜を形成する第２酸化工程と、上記第３シリコン酸化膜を形成後、上記第１シリコン酸化膜上に、シリコン酸化膜よりも誘電率が高く、上記第１シリコン酸化膜よりも膜厚が厚い第１絶縁膜をＣＶＤ法により形成する工程と、上記第３シリコン酸化膜を形成後、上記第３シリコン酸化膜上に、シリコン酸化膜よりも誘電率が高く、上記第３シリコン酸化膜よりも膜厚が厚い第２絶縁膜をＣＶＤ法により形成する工程と、上記第１絶縁膜上に第１ゲート電極を形成する工程と、上記第２絶縁膜上に第２ゲート電極を形成する工程とを含むものである。
【００２０】
上記半導体装置の製造方法において、上記第１絶縁膜および上記第２絶縁膜はＨｆを含んでいてもよい。
【００２１】
上記半導体装置の製造方法において、上記第１絶縁膜および上記第２絶縁膜は酸化膜であってもよい。
【００２２】
上記半導体装置の製造方法において、上記第１絶縁膜および上記第２絶縁膜は酸窒化膜であってもよい。
【００２３】
この発明に係る半導体装置は、半導体基板と、上記半導体基板上に配置された第１シリコン酸化膜と、上記半導体基板上の上記第１シリコン酸化膜とは異なる領域に配置され、上記第１シリコン酸化膜よりも膜厚の厚い第２シリコン酸化膜と、上記第１シリコン酸化膜上に配置され、シリコン酸化膜よりも誘電率の高い第１絶縁膜と、上記第２シリコン酸化膜上に配置され、シリコン酸化膜よりも誘電率の高い第２絶縁膜と、上記第１絶縁膜上に配置された第１ゲート電極と、上記第２絶縁膜上に配置された第２ゲート電極と、を有するものである。
【００２４】
この発明に係る半導体装置は、半導体基板と、上記半導体基板中に配置された第３絶縁膜と、上記半導体基板上の上記第３絶縁膜とは異なる領域に配置された第１シリコン酸化膜と、上記半導体基板上の上記第１シリコン酸化膜および上記第３絶縁膜とは異なる領域に配置され、上記第１シリコン酸化膜よりも膜厚の厚い第２シリコン酸化膜と、上記第１シリコン酸化膜上に配置され、シリコン酸化膜よりも誘電率の高い第１絶縁膜と、上記第２シリコン酸化膜上に配置され、シリコン酸化膜よりも誘電率の高い第２絶縁膜と、上記第１絶縁膜上に配置された第１ゲート電極と、上記第２絶縁膜上に配置された第２ゲート電極とを有するものである。
【００２５】
この発明に係る半導体装置は、半導体基板に設定された複数の領域と、各領域にそれぞれ形成されたトランジスタとを備え、各領域毎にトランジスタのゲート絶縁膜の厚みが異なる半導体装置において、各ゲート絶縁膜は、各領域において互いに同一の厚みを有する上層絶縁膜を備え、ゲート絶縁膜の厚みの異なりを上層絶縁膜の下層に形成するシリコン酸化膜の厚みを変更して形成するものである。
【００２６】
また、上記半導体装置は、複数の領域の内、いずれか１つの領域において、上層絶縁膜の下層にシリコン酸化膜を備えていなくてもよい。
【００２７】
また、上記半導体装置は、複数の領域の全てのゲート絶縁膜の上層絶縁膜の下層に、シリコン酸化膜を備えたものであってもよい。
【００２８】
また、上記半導体装置は、シリコン酸化膜は熱酸化膜にて成るものであってもよい。
また、上記半導体装置は、上層絶縁膜は、シリコン酸化膜より誘電率の高い膜にて成るものであってもよい。
【００２９】
また、上記半導体装置は、上層絶縁膜は、ＰＺＴ膜、または、ＢＳＴ膜、または、Ｔａ、Ｈｆ、Ｚｒ、Ａｌ、Ｔｉの酸化膜若しくは酸窒化膜のいずれかにて成るものであってもよい。
【００３０】
また、この発明に係る半導体装置の製造方法、半導体基板上に設定された複数の領域と、各領域にそれぞれ形成されたトランジスタと、各領域毎にトランジスタのゲート絶縁膜の厚みが異なる半導体装置の製造方法において、各トランジスタのゲート絶縁膜の形成を、半導体基板上に熱酸化法によりシリコン酸化膜を形成する第１の工程と、各領域の内所望の領域をレジストにて覆う第２の工程と、レジストをマスクとしてシリコン酸化膜を除去する第３の工程と、領域毎にシリコン酸化膜の膜厚が異なる膜厚となるまで第１、第２、第３の工程を順次繰り返す工程と、半導体基板上に上層絶縁膜を成膜して各領域毎に膜厚の異なるゲート絶縁膜を形成する工程とで行うものである。
【００３１】
また、上記半導体装置の製造方法は、上層絶縁膜を、シリコン酸化膜より誘電率の高い膜にて形成するものであってもよい。
【００３２】
また、上記半導体装置の製造方法は、上層絶縁膜は、ＰＺＴ膜、または、ＢＳＴ膜、または、Ｔａ、Ｈｆ、Ｚｒ、Ａｌ、Ｔｉの酸化膜若しくは酸窒化膜のいずれかにて形成するものであってもよい。
【発明の効果】
【００３３】
以上のように、この発明によれば、半導体基板に設定された複数の領域と、各領域にそれぞれ形成されたトランジスタとを備え、各領域毎にトランジスタのゲート絶縁膜の厚みが異なる半導体装置において、各ゲート絶縁膜は、各領域において互いに同一の厚みを有する上層絶縁膜を備え、ゲート絶縁膜の厚みの異なりを上層絶縁膜の下層に形成するシリコン酸化膜の厚みを変更して形成するので、ゲート絶縁膜の厚みが確実に変更することができる半導体装置を提供することが可能となる。
【００３４】
また、この発明によれば、複数の領域の内いずれか１つの領域において、上層絶縁膜の下層にシリコン酸化膜を備えていないので、少ない工程にて形成することができる半導体装置を提供することが可能となる。
【００３５】
また、この発明のよれば、複数の領域の全てのゲート絶縁膜の上層絶縁膜の下層に、シリコン酸化膜を備えたので、トランジスタの高性能化ができる半導体装置を提供することが可能となる。
【００３６】
また、この発明によれば、シリコン酸化膜は熱酸化膜にて成るので、ゲート絶縁膜の厚みを容易に変更することができる半導体装置を提供することが可能となる。
【００３７】
また、この発明のによれば、上層絶縁膜は、シリコン酸化膜より誘電率の高い膜にて成るので、所望特性を有するゲート絶縁膜を容易に得ることができる半導体装置を提供することが可能となる。
【００３８】
また、この発明によれば、上層絶縁膜は、ＰＺＴ膜、または、ＢＳＴ膜、または、Ｔａ、Ｈｆ、Ｚｒ、Ａｌ、Ｔｉの酸化膜若しくは酸窒化膜のいずれかにて成るので、所望特性を有するゲート絶縁膜を確実に得ることができる半導体装置を提供することが可能となる。
【００３９】
また、この発明によれば、半導体基板上に設定された複数の領域と、各領域にそれぞれ形成されたトランジスタと、各領域毎にトランジスタのゲート絶縁膜の厚みが異なる半導体装置の製造方法において、各トランジスタのゲート絶縁膜の形成を、半導体基板上に熱酸化法によりシリコン酸化膜を形成する第１の工程と、各領域の内所望の領域をレジストにて覆う第２の工程と、レジストをマスクとしてシリコン酸化膜を除去する第３の工程と、領域毎にシリコン酸化膜の膜厚が異なる膜厚となるまで第１、第２、第３の工程を順次繰り返す工程と、半導体基板上に上層絶縁膜を成膜し各領域毎に膜厚の異なるゲート絶縁膜を形成する工程とで行うので、各領域毎のゲート絶縁膜の厚みが確実に変更することができる半導体装置の製造方法を提供することが可能となる。
【００４０】
また、この発明によれば、上層絶縁膜を、シリコン酸化膜より誘電率の高い膜にて形成するので、所望特性を有するゲート絶縁膜を容易に形成することができる半導体装置の製造方法を提供することが可能となる。
【００４１】
また、この発明によれば、上層絶縁膜は、ＰＺＴ膜、または、ＢＳＴ膜、または、Ｔａ、Ｈｆ、Ｚｒ、Ａｌ、Ｔｉの酸化膜若しくは酸窒化膜のいずれかにて形成するので、所望特性を有するゲート絶縁膜を確実に形成することができる半導体装置の製造方法を提供することが可能となる。
【図面の簡単な説明】
【００４２】
【図１】この発明の実施の形態１による半導体装置の製造方法を示す断面図である。
【図２】この発明の実施の形態１による半導体装置の製造方法を示す断面図である。
【図３】この発明の実施の形態１による半導体装置の製造方法を示す断面図である。
【図４】この発明の実施の形態２による半導体装置の製造方法を示す断面図である。
【図５】従来の半導体装置の製造方法を示す断面図である。
【図６】従来の半導体装置の製造方法を示す断面図である。
【発明を実施するための形態】
【００４３】
（実施の形態１）
以下、この発明の実施の形態について説明する。図１ないし図３はこの発明の実施の形態１の半導体装置の製造方法を示す断面図である。各図に基づいて、この発明の実施の形態１の半導体装置の製造方法について説明する。ここで形成される半導体装置は、半導体基板１に、複数の領域が設定され、各領域にはトランジスタがそれぞれ形成され、各領域毎にゲート絶縁膜の膜厚が異なるように形成され、各領域毎のトランジスタの特性が異なるように形成されるものである。
【００４４】
まず、従来の場合と同様に、半導体基板１上に、例えば熱酸化法またはＣＶＤ法によりシリコン酸化膜を膜厚１５ｎｍにて成膜して第１のマスク膜２を形成する。次に、第１のマスク膜２上に、例えばＣＶＤ法によりシリコン窒化膜を膜厚２００ｎｍにて成膜して第２のマスク膜３を形成する。次に、写真製版およびエッチング法により、第２のマスク膜３、第１のマスク膜２および半導体基板１をパターニングして、例えば深さ３００ｎｍのトレンチ４を形成する（図１（ａ））。
【００４５】
次に、熱酸化法またはＣＶＤ法により第１の絶縁膜５を成膜し、研磨法により、第２のマスク膜３上面まで第１の絶縁膜５を研磨する（図１（ｂ））。次に、エッチング法により第１の絶縁膜５をエッチングして、膜厚を減じ、半導体基板１と略同一面とする。その後、第１のマスク膜２および第２のマスク膜３を除去する（図１（ｃ））。次に、熱酸化法により半導体基板１上を酸化し、例えば膜厚が１．５〜３ｎｍのシリコン酸化膜６を形成する（図２（ａ））。
【００４６】
次に、写真製版法によりレジスト膜７を所望の第１の領域Ａを覆うように形成する（図２（ｂ））。次に、レジスト膜７にて覆われていない第２の領域Ｂのシリコン酸化膜６を除去する。次に、レジスト膜７をアッシング法等により除去する（図２（ｃ））。次に、ＣＶＤ法によりシリコン酸化膜より誘電率の高い、例えば、ＰＺＴ膜、ＢＳＴ膜やＴａ、Ｈｆ、Ｚｒ、Ａｌ、Ｔｉ等の酸化膜または酸窒化膜を膜厚１０〜２０ｎｍにて成膜し上層絶縁膜８を形成する（図３（ａ））。
【００４７】
以下は、周知の方法により、ポリシリコン、シリサイド、金属膜、金属窒化膜若しくはこれらの積層膜をＣＶＤ法により形成し、写真製版及びエッチング法により、ゲート電極９を形成する。次に、イオン注入法により例えばＡｓ、Ｐ、Ｂ、ＢＦ2等を１Ｅ１３〜１Ｅ１４／ｃｍ2注入して第１の不純物拡散層１０を形成する。
【００４８】
次に、ＣＶＤ法により絶縁膜、例えばシリコン酸化膜若しくはシリコン窒化膜またはこれらの積層膜を膜厚２０〜１００ｎｍ形成し、エッチングしてサイドウォール１１を形成する。次に、イオン注入法により例えばＡｓ、Ｐ、Ｂ、ＢＦ2等を１Ｅ１５〜１Ｅ１６／ｃｍ2注入して第２の不純物拡散層１２を形成する。
【００４９】
このようにして、第１および第２のＭＩＳＦＥＴ１３、１４が形成される（図３（ｄ））。そして、第１のＭＩＳＦＥＴ１３のゲート絶縁膜１５は、シリコン酸化膜６および上層絶縁膜８にて形成され、第２のＭＩＳＦＥＴ１４のゲート絶縁膜８ａは、上層絶縁膜８のみにて形成される。
【００５０】
このように異なる誘電率を有する絶縁膜を積層構造にすると、ゲート絶縁膜において容量は直列に結合される。このことより、チャネルに対向するゲート電極の面積をＳとし、各々の絶縁膜の誘電率をそれぞれεlおよびε2とし、各々の絶縁膜の膜厚をｄlおよびｄ2とすると、これらの積層膜からなるコンデンサの容量は、εl・ε2・Ｓ／（εlｄ2＋ε2ｄ1）となる。
【００５１】
よって、誘電率の高い絶縁膜の膜厚ｄlを一定値とした場合でも、ｄ2を変えることでゲートとチャネル間の容量を変化させることができる。このように誘電率が小さく膜厚制御性の良いシリコン酸化膜を領域毎に膜厚を変えることで、誘電率の高い絶縁膜の形成膜厚が一定であっても実効的なゲート絶縁膜の膜厚を変えることができる。
【００５２】
以上のことより、第１の領域Ａと第２の領域Ｂとにそれぞれ形成される、第１のＭＩＳＦＥＴ１３と第２のＭＩＳＦＥＴ１４とはゲート絶縁膜の膜厚がそれぞれ異なり、トランジスタの特性は異なるものとして形成することができる。
【００５３】
上記のように構成された実施の形態１の半導体装置は、膜厚制御方法が確立されているシリコン酸化膜の膜厚の変更により、ゲートとチャネル間の容量を決定し、特性の異なるトランジスタを形成することができるため、制御性良く特性の異なるトランジスタの性能が決定できる。また、生産コストが高い誘電率の高い絶縁膜の形成工程が１回で済みコストの増加を最小限にとどめることができる。
【００５４】
（実施の形態２）
上記実施の形態１では、シリコン酸化膜を備えていないゲート絶縁膜を有する領域を備えた例を説明したが、これに限られることはなく、ゲート絶縁膜の全てにシリコン酸化膜を備えるようにしてもよく、その例を以下に説明する。
【００５５】
図４はこの発明の実施の形態２の半導体装置の製造方法を示した断面図である。図に基づいて実施の形態２の半導体装置の製造方法について説明する。まず、上記実施の形態１と同様の工程を経て、図２（ｃ）に示すように、第１の領域Ａにシリコン酸化膜６を、第２の領域Ｂのシリコン酸化膜６をエッチングして形成する。
【００５６】
次に、再び半導体基板１上に熱酸化法により、例えば０．５〜１．５ｎｍの膜厚にて成る第２のシリコン酸化膜１６を形成する（図４（ａ））。次に、ＣＶＤ法によりシリコン酸化膜より誘電率の高い、例えば、ＰＺＴ膜、ＢＳＴ膜やＴａ、Ｈｆ、Ｚｒ、Ａｌ、Ｔｉ等の酸化膜または酸窒化膜を膜厚１０〜２０ｎｍにて成膜し上層絶縁膜８を形成する（図４（ｂ））。
【００５７】
以下は、上記実施の形態１と同様の方法により、ポリシリコン、シリサイド、金属膜、金属窒化膜若しくはこれらの積層膜をＣＶＤ法により形成し、写真製版及びエッチング法により、ゲート電極９を形成する。次に、イオン注入法により例えばＡｓ、Ｐ、Ｂ、ＢＦ2等を１Ｅ１３〜１Ｅ１４／ｃｍ2注入して第１の不純物拡散層１０を形成する。
【００５８】
次に、ＣＶＤ法により絶縁膜、例えばシリコン酸化膜若しくはシリコン窒化膜またはこれらの積層膜を膜厚２０〜１００ｎｍ形成し、エッチングしてサイドウォール１１を形成する。次に、イオン注入法により例えばＡｓ、Ｐ、Ｂ、ＢＦ2等を１Ｅ１５〜１Ｅ１６／ｃｍ2注入して第２の不純物拡散層１２を形成する。
【００５９】
このようにして、第１および第２のＭＩＳＦＥＴ１７、１８が形成される（図４（ｃ））。そして、第１のＭＩＳＦＥＴ１７のゲート絶縁膜１９は、シリコン酸化膜６、第２のシリコン酸化膜１６および上層絶縁膜８にて形成され、第２のＭＩＳＦＥＴ１８のゲート絶縁膜２０は、第２のシリコン酸化膜１６および上層絶縁膜８にて形成される。
【００６０】
以上のことより、第１の領域Ａと第２の領域Ｂとにそれぞれ形成される、第１のＭＩＳＦＥＴ１７と第２のＭＩＳＦＥＴ１８とはゲート絶縁膜の膜厚がそれぞれ異なり、トランジスタの特性は異なるものとして形成することができる。
【００６１】
上記のように構成された実施の形態２の半導体装置は、上記実施の形態１と同様の効果を奏するのはもちろんのこと、半導体基板上にシリコン酸化膜を形成しているので、半導体基板の界面制御を行うことができ、上部に形成される上層絶縁膜を半導体基板上に直接形成する場合に比べトランジスタの高性能化が図れる。
【００６２】
尚、上記各実施の形態においては、半導体基板上の領域を２つの領域が存在する場合を例に説明したが、これに限られることはなく、３つ以上の領域が存在しても、シリコン酸化膜の形成回数を増やし、シリコン酸化膜の膜厚を各領域毎に変更すれば、上記各実施の形態と同様に形成することができ、同様の効果を奏することは言うまでもない。
【符号の説明】
【００６３】
１  半導体基板、６  シリコン酸化膜、７  レジスト膜、８  上層絶縁膜、８ａ，１５，１９，２０  ゲート絶縁膜、１３，１７  第１のＭＩＳＦＥＴ、１４，１８  第２のＭＩＳＦＥＴ、１６  第２のシリコン酸化膜、Ａ  第１の領域、Ｂ  第２の領域。
【図１】
2010187010.tif 000003
【図２】
2010187010.tif 000004
【図３】
2010187010.tif 000005
【図４】
2010187010.tif 000006
【図５】
2010187010.tif 000007
【図６】
2010187010.tif 000008