(57)【要約】【課題】記憶データに基づいて駆動電圧を負荷に供給するとともに、動作速度の低下およびレイアウト面積の増大を防ぐことが可能な半導体装置を提供する。【解決手段】半導体装置１０１は、各々が、記憶データの論理値に対応する電気抵抗値を有する複数の抵抗体記憶素子Ｍと、複数の抵抗体記憶素子Ｍを通してそれぞれ読み出し電流を流す読み出し回路１２と、各抵抗体記憶素子Ｍを通して流れる読み出し電流を加算し、加算した読み出し電流を駆動電圧に変換して負荷に供給する駆動電圧生成回路１１とを備える。【選択図】図１
2010054691.tif 000002
【特許請求の範囲】
【請求項１】
各々が、記憶データの論理値に対応する電気抵抗値を有する複数の抵抗体記憶素子と、
前記複数の抵抗体記憶素子を通してそれぞれ読み出し電流を流す読み出し回路と、
各前記抵抗体記憶素子を通して流れる読み出し電流を加算し、前記加算した読み出し電流を駆動電圧に変換して負荷に供給する駆動電圧生成回路とを備える半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、記憶データに基づいて駆動電圧を負荷に供給する半導体装置に関する。
【背景技術】
【０００２】
ＭＲＡＭ（Magnetic Random Access Memory）は、強磁性体の磁化方向を利用してデータを記憶する固体メモリの総称である。ＭＲＡＭにおいては、メモリセルを構成する強磁性体の磁化方向が、ある基準方向に対して平行であるか反平行であるかを“１”および“０”に対応させる。また、メモリセルに対するデータ読み出しにおいて巨大磁気抵抗効果（ジャイアント・マグネット−レジスタンス効果：ＧＭＲ（Giant  Magneto  Resistive）効果）を利用するＧＭＲ素子、および磁性トンネル効果（トンネル・マグネット−レジスタンス効果：ＴＭＲ（Tunneling  Magneto  Resistive）効果）を利用するＭＴＪ（Magnetic  Tunneling  Junction）素子等がＭＲＡＭに使用されている。
【０００３】
ＭＴＪ素子は、強磁性体層／絶縁層／強磁性体層の３層膜で構成され、絶縁層をトンネル電流が流れる。このトンネル電流に対する抵抗値が、２つの強磁性体層の磁化方向の関係に応じて変化する。
【０００４】
ここで、強磁性体層の磁化方向を反転させる方法として、メモリセルの近傍に電流を流して外部磁場を発生し、強磁性体層の磁化方向を反転させる外部磁化反転法が知られている（たとえば、非特許文献１参照）。
【０００５】
また、強磁性体の磁化方向を反転させる方法として、スピン注入磁化反転法が知られている（たとえば、非特許文献２参照）。これは、メモリセルに直接電流を流して電子のもつスピン（向き）の作用によって磁化を反転させる方法である。より詳細には、ＴＭＲ素子の一方の強磁性体層から他方の強磁性体層へ電流（以下、スピン注入電流とも称する）を流すことにより、強磁性体層の磁化を反転させる方法である。スピン注入電流は外部磁場を発生するための電流より電流量を小さくできるため、スピン注入磁化反転法は外部磁化反転法と比べてＭＲＡＭの消費電流を低減することができる。
【０００６】
ところで、表示装置（ＬＣＤ：Liquid Crystal Display）におけるカラーフィルタに光を照射する発光素子に駆動電圧を供給するＬＣＤドライバが開発されている。たとえば、非特許文献３には、１画素あたり８ビットのデータを受けて、２５６階調の電圧を発生し、ＴＦＴ（Thin Film Transistor）カラーパネルに供給するＴＦＴドライバが開示されている。
【非特許文献１】Takaharu Tsuji et al. " A 1.2V 1Mbit Embedded MRAM Core with Folded Bit-Line Array Architecture ", 2004 Symposium on VLSI Circuits Digest of Technical Papers pp.450-453
【非特許文献２】M.Hosomi et al. " A Novel Nonvolatile Memory with Spin torque Transfer Magnetization Switching:Spin-RAM ", 2005 IEEE
【非特許文献３】HD66351(TFT Driver) XGAおよびSXGA用256階調TFT液晶ドライバのカタログ、株式会社ルネサステクノロジ、2001.2
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ＬＣＤドライバでは、一般に、画像データを記録するフレームバッファとしてＳＲＡＭ（Static Random Access Memory）またはＤＲＡＭ（Dynamic Random Access Memory）が用いられている。そして、ＳＲＡＭでは、クロスカップルされたインバータによりデータを記憶し、ＤＲＡＭでは、キャパシタに電荷を蓄えることによりデータを記憶する。このため、ＳＲＡＭおよびＤＲＡＭは記憶データとして電圧を出力することから、読み出された記憶データはデジタル値となる。そうすると、発光素子の２５６階調の輝度を示す記憶データをＤ／Ａ（Digital to Analog）コンバータでアナログ値に変換し、駆動電圧として発光素子に供給する必要がある。
【０００８】
したがって、従来のＬＣＤドライバでは、ＳＲＡＭまたはＤＲＡＭの記憶データを読み出す時間と、Ｄ／Ａコンバータで記憶データをアナログ値に変換する時間との両方がかかり、動作速度が低下するという問題点があった。
【０００９】
また、半導体装置においてＤ／Ａコンバータを設けるためには高精度の抵抗素子が必要となり、抵抗素子のバラツキを抑えるためにレイアウト面積を大きくする必要がある、という問題点があった。
【００１０】
それゆえに、本発明の目的は、記憶データに基づいて駆動電圧を負荷に供給するとともに、動作速度の低下およびレイアウト面積の増大を防ぐことが可能な半導体装置を提供することである。
【課題を解決するための手段】
【００１１】
本発明の一実施例の形態によれば、駆動電圧生成回路は、各前記抵抗体記憶素子を通して流れる読み出し電流を加算し、前記加算した読み出し電流を駆動電圧に変換して負荷に供給する。
【発明の効果】
【００１２】
本発明の一実施例の形態によれば、抵抗体記憶素子に記憶されたデータを、デジタル値を介さずに直接アナログ値に変換することができる。したがって、記憶データに基づいて駆動電圧を負荷に供給するとともに、動作速度の低下およびレイアウト面積の増大を防ぐことができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００１４】
図１および図２は、本発明の実施の形態に係る半導体装置の構成を示す図である。
図１および図２は、ＬＣＤパネル２０１の縦１列の画素のＲ（Red）に対応する回路を代表的に示しており、以下、この回路について代表的に説明する。すなわち、半導体装置１０１では、実際には図１および図２に示す回路がたとえば３０７２（＝１０２４画素列×３色（ＲＧＢ））個存在する。
【００１５】
図１および図２を参照して、半導体装置１０１は、たとえばＬＣＤドライバであり、行列上に配置された複数のメモリセルＭＣを含むメモリアレイ１０と、駆動電圧生成回路１１と、読み出し回路１２と、書き込み回路１３と、トランジスタＴＲＦ０−ＴＲＦ７と、読み出し切り替え回路ＲＳＥＬと、書き込み切り替え回路ＷＳＥＬ１，ＷＳＥＬ２と、読み出し切り替え制御線Ｒ，Ｒ＿Ｂと、書き込み切り替え制御線Ｗ，Ｗ＿Ｂと、書き込みワード線ＷＷＬ０−ＷＷＬ７６７と、読み出しワード線ＲＷＬ０−ＲＷＬ７６７と、書き込みデータ線Ｄ０−Ｄ７，Ｄ＿Ｂ０−Ｄ＿Ｂ７と、ビット線ＢＬ０−ＢＬ７，ＢＬＢ０−ＢＬＢ７と、書き込み選択線ＷＣＳＬ０とを備える。なお、半導体装置１０１は、実際には書き込み選択線ＷＣＳＬ０−ＷＣＳＬ３０７１を備える。駆動電圧生成回路１１は、カレントミラー回路ＣＭ０−ＣＭ７と、電流／電圧変換回路２１とを含む。電流／電圧変換回路２１は、オペアンプおよび抵抗を含む。メモリセルＭＣは、ＴＭＲ素子（磁気抵抗素子）Ｍと、セルトランジスタＴＲＣとを含む。
【００１６】
なお、以下においては、行列状に配置された複数のメモリセルＭＣの行および列をそれぞれメモリセル行およびメモリセル列とも称する。
【００１７】
また、書き込みワード線ＷＷＬ０−ＷＷＬ７６７の各々を書き込みワード線ＷＷＬと称する場合がある。また、読み出しワード線ＲＷＬ０−ＲＷＬ７６７の各々を読み出しワード線ＲＷＬと称する場合がある。また、書き込みデータ線Ｄ０−Ｄ７の各々を書き込みデータ線Ｄと称する場合がある。また、ビット線ＢＬ０−ＢＬ７の各々をビット線ＢＬと称する場合がある。また、ビット線ＢＬＢ０−ＢＬＢ７の各々をビット線ＢＬＢと称する場合がある。また、書き込み選択線ＷＣＳＬ０−ＷＣＳＬ３０７１の各々を書き込み選択線ＷＣＳＬと称する場合がある。また、トランジスタＴＲＦ０−ＴＲＦ７の各々をトランジスタＴＲＦと称する場合がある。また、カレントミラー回路ＣＭ０−ＣＭ７の各々をカレントミラー回路ＣＭと称する場合がある。
【００１８】
メモリセル列に属する各メモリセルは、ビット線ＢＬおよびＢＬＢを介して並列に接続されている。また、各メモリセル列は、駆動電圧生成回路１１におけるカレントミラー回路ＣＭ０−ＣＭ７を介して並列に接続されている。
【００１９】
図３は、本発明の実施の形態に係る半導体装置におけるメモリセルの構成を示す平面図である。図４は、本発明の実施の形態に係る半導体装置におけるメモリセルの図３におけるＩＩＩ−ＩＩＩ断面を示す断面図である。
【００２０】
図３および図４を参照して、最上層からビット線ＢＬ、ＴＭＲ素子Ｍ、ストラップ、２つのコンタクト、半導体基板Ｂの活性層Ｐがこの順番に配置されている。書き込みワード線ＷＷＬは、ビット線ＢＬに略直交して配置される。読み出しワード線ＲＷＬは、書き込みワード線ＷＷＬと略平行に配置される。
【００２１】
再び図１および図２を参照して、半導体装置１０１は、１画素あたり８ビットの画像データを受けて、２５６階調のアナログ電圧を発生し、駆動電圧Ｒ０−Ｒ１０２３、Ｇ０−Ｇ１０２３およびＢ０−Ｂ１０２３としてＬＣＤパネル２０１に供給する。
【００２２】
ＬＣＤパネル２０１は、指定されたラインの画素に対応する発光素子を、半導体装置１０１から受けた駆動電圧のレベルに応じた輝度で発光させる。
【００２３】
図１および図２に示すメモリアレイ１０は、フレームバッファとして用いられ、８ビットの画像データをＬＣＤパネル２０１の７６８画素分記憶する。
【００２４】
ＴＭＲ素子Ｍは、記憶データの論理値に対応する電気抵抗値を有する。すなわち、ＴＭＲ素子Ｍは、記憶データの論理値に対応する磁化方向に応じて電気抵抗値が変化する。
【００２５】
トランジスタＴＲＣは、ＴＭＲ素子Ｍに対応して設けられ、対応のＴＭＲ素子Ｍと直列接続されている。
【００２６】
トランジスタＴＲＦ７−ＴＲＦ０は、基準電圧線Ｖｒｅｆから供給される電圧によってオンする。ＴＭＲ素子Ｍには、「トランジスタＴＲＦ７−ＴＲＦ０のゲート電圧」−（マイナス）「閾値電圧」で表わされる一定電圧が印加される。
【００２７】
読み出し回路１２は、各メモリセル列のＴＭＲ素子Ｍを通してそれぞれ読み出し電流を流す。
【００２８】
駆動電圧生成回路１１は、各メモリセル列のＴＭＲ素子Ｍを通して流れる読み出し電流を重み付けして加算し、加算した読み出し電流を駆動電圧（アナログ信号）に変換して負荷に供給する。
【００２９】
より詳細には、カレントミラー回路ＣＭ０〜ＣＭ７は、メモリセル列に対応して設けられ、対応のメモリセル列を通して流れる読み出し電流を重み付けする。電流／電圧変換回路２１は、カレントミラー回路ＣＭ０〜ＣＭ７によって重み付けされた電流を電圧に変換する。
【００３０】
書き込みワード線ＷＷＬは、メモリセル行に対応して設けられる。読み出しワード線ＲＷＬは、メモリセル行に対応して書き込みワード線ＷＷＬと接地電位との間に略平行に設けられ、対応のトランジスタＴＲＣの制御電極に結合されている。
【００３１】
ビット線ＢＬ０−ＢＬ７，ＢＬＢ０−ＢＬＢ７は、メモリセル列に対応して設けられ、書き込みワード線ＷＷＬと略直交し、かつ書き込みワード線ＷＷＬと電気的に絶縁されている。
【００３２】
書き込み回路１３は、データ書き込み時、複数の書き込みワード線ＷＷＬのうちの少なくともいずれか１つを選択し、選択した書き込みワード線ＷＷＬに書き込み電流を流す。これにより、選択した書き込みワード線ＷＷＬに対応するメモリセル行に属するＴＭＲ素子Ｍの磁化に作用するデータ書き込み磁場が発生する。
【００３３】
また、書き込み回路１３は、データ書き込み時、複数のビット線ＢＬのうちの少なくともいずれか１つを選択し、選択したビット線ＢＬに書き込み電流を流す。これにより、選択したビット線ＢＬに対応するメモリセル列に属するＴＭＲ素子Ｍの磁化に作用するデータ書き込み磁場が発生する。
【００３４】
ここで、書き込み回路１３は、書き込みデータ線Ｄ０−Ｄ７およびＤ＿Ｂ０−Ｄ＿Ｂ７へ相補データを書き込みデータとして出力する。
【００３５】
また、メモリセルＭＣが記憶している画像データを読み出すとき、読み出し回路１２は、読み出し対象のメモリセルＭＣに対応する読み出しワード線ＲＷＬを選択して論理ハイレベルに駆動し、かつ読み出し対象のメモリセルＭＣに対応するビット線ＢＬまたはＢＬＢを選択して一定電圧を印加する。これにより、記憶データの論理値に応じた抵抗値を有するＴＭＲ素子を通して、記憶データの論理値に応じた読み出し電流を流す。
【００３６】
ここで、ＴＭＲ素子の抵抗値は、記憶データの論理値に応じて最小値Ｒｍｉｎまたは最大値Ｒｍａｘとなる。Ｒｍａｘ＝Ｒｍｉｎ＋△Ｒである。そして、読み出し電流の電流値は、記憶データの論理値に応じて最小値Ｉｍｉｎまたは最大値Ｉｍａｘとなる。Ｉｍａｘ＝Ｉｍｉｎ＋△Ｉである。
【００３７】
そして、カレントミラー回路ＣＭ７−ＣＭ０は、トランジスタＴＲＦ７−ＴＲＦ０を通して流れる８ビット分の読み出し電流をそれぞれ８倍、４倍、２倍、１倍、１／２倍、１／４倍、１／８倍、１／１６倍して重み付けする。そして、重み付けされた読み出し電流が加算されて電流／電圧変換回路２１に供給される。図１に示すカレントミラー回路ＣＭ７−ＣＭ０のトランジスタの横に記載された数字は、トランジスタのサイズ比を表わしている。すなわち、カレントミラー回路ＣＭ７−ＣＭ０の入力トランジスタと出力トランジスタのサイズ比は、それぞれ１：８、１：４、１：２、１：１、１：１／２、１：１／４、１：１／８、１：１／１６である。
【００３８】
電流／電圧変換回路２１は、カレントミラー回路ＣＭ７−ＣＭ０から供給された読み出し電流を駆動電圧Ｒ０に変換してＬＣＤパネル２０１における図示しない発光素子に供給する。
【００３９】
読み出し回路１２は、書き込み回路１３がそれぞれ対応の書き込みワード線ＷＷＬおよび対応のビット線ＢＬに書き込み電流を流しているとき、書き込み電流が流れていない書き込みワード線ＷＷＬおよびビット線ＢＬの少なくとも一方に対応するＴＭＲ素子Ｍを通して読み出し電流を流す。
【００４０】
すなわち、読み出し切り替え制御線Ｒが論理ハイレベルに駆動され、読み出し切り替え制御線Ｒ＿Ｂが論理ローレベルに駆動された場合には、読み出し切り替え回路ＲＳＥＬにおいて、ゲートが読み出し切り替え制御線Ｒに接続されたトランジスタがオンし、ゲートが読み出し切り替え制御線Ｒ＿Ｂに接続されたトランジスタがオフする。そうすると、ビット線ＢＬ０−ＢＬ７とトランジスタＴＲＦ０−ＴＲＦ７とがそれぞれ電気的に接続され、ビット線ＢＬ０−ＢＬ７に接続されたＴＭＲ素子Ｍに一定電圧が供給される。
【００４１】
また、この場合、書き込み切り替え回路ＷＳＥＬ１，ＷＳＥＬ２において、ビット線ＢＬＢ０−ＢＬＢ７に接続された出力バッファがそれぞれイネーブルされ、ビット線ＢＬ０−ＢＬ７に接続された出力バッファがそれぞれディスエーブルされる。
【００４２】
さらに、書き込み切り替え制御線Ｗが論理ローレベルに駆動され、書き込み切り替え制御線Ｗ＿Ｂが論理ハイレベルに駆動された場合には、書き込み切り替え回路ＷＳＥＬ１において、書き込みデータ線Ｄ０−Ｄ７からの書き込みデータがビット線ＢＬＢ０−ＢＬＢ７に接続された出力バッファに伝達され、ビット線ＢＬ０−ＢＬ７に接続された出力バッファには論理ローレベルが伝達される。また、書き込み切り替え回路ＷＳＥＬ２において、書き込みデータ線Ｄ＿Ｂ０−Ｄ＿Ｂ７からの書き込みデータがビット線ＢＬＢ０−ＢＬＢ７に接続された出力バッファに伝達され、ビット線ＢＬ０−ＢＬ７に接続された出力バッファには論理ローレベルが伝達される。これにより、ビット線ＢＬＢ０−ＢＬＢ７を通してそれぞれ書き込みデータの論理値に応じた方向に書き込み電流が流れる。
【００４３】
一方、読み出し切り替え制御線Ｒが論理ローレベルに駆動され、読み出し切り替え制御線Ｒ＿Ｂが論理ハイレベルに駆動された場合には、読み出し切り替え回路ＲＳＥＬにおいて、ゲートが読み出し切り替え制御線Ｒに接続されたトランジスタがオフし、ゲートが読み出し切り替え制御線Ｒ＿Ｂに接続されたトランジスタがオンする。そうすると、ビット線ＢＬＢ０−ＢＬＢ７とトランジスタＴＲＦ０−ＴＲＦ７とがそれぞれ電気的に接続され、ビット線ＢＬＢ０−ＢＬＢ７に接続されたＴＭＲ素子Ｍに一定電圧が供給される。
【００４４】
また、この場合、書き込み切り替え回路ＷＳＥＬ１，ＷＳＥＬ２において、ビット線ＢＬＢ０−ＢＬＢ７に接続された出力バッファがそれぞれディスエーブルされ、ビット線ＢＬ０−ＢＬ７に接続された出力バッファがそれぞれイネーブルされる。
【００４５】
さらに、書き込み切り替え制御線Ｗが論理ハイレベルに駆動され、書き込み切り替え制御線Ｗ＿Ｂが論理ローレベルに駆動された場合には、書き込み切り替え回路ＷＳＥＬ１において、書き込みデータ線Ｄ０−Ｄ７からの書き込みデータがビット線ＢＬ０−ＢＬ７に接続された出力バッファに伝達され、ビット線ＢＬＢ０−ＢＬＢ７に接続された出力バッファには論理ローレベルが伝達される。また、書き込み切り替え回路ＷＳＥＬ２において、書き込みデータ線Ｄ＿Ｂ０−Ｄ＿Ｂ７からの書き込みデータがビット線ＢＬ０−ＢＬ７に接続された出力バッファに伝達され、ビット線ＢＬＢ０−ＢＬＢ７に接続された出力バッファには論理ローレベルが伝達される。これにより、ビット線ＢＬＢ０−ＢＬＢ７を通してそれぞれ書き込みデータの論理値に応じた方向に書き込み電流が流れる。
【００４６】
図５は、本発明の実施の形態に係る半導体装置の動作を示す波形図である。図５において、ＲＷＬおよびＷＷＬの数字は、選択されている読み出しワード線ＲＷＬおよび書き込みワード線ＷＷＬの番号を示している。ＷＣＳＬの数字およびアルファベットは、ＬＣＤパネル２０１のどの画素列のどの色に対応する駆動電圧がＬＣＤパネル２０１に供給されているかを示している。
【００４７】
図５を参照して、ＬＣＤパネル２０１へは常時、ＬＣＤパネル２０１において表示すべき画素行に対応する駆動電圧を出力する必要があるため、読み出しワード線ＲＷＬ０−ＲＷＬ７６７が順次選択されている。
【００４８】
ここで、メモリアレイ１０が記憶する画像データの書き換えは、画像が変更されるたびに行なわれる。たとえば、通常のテレビ映像では６０Ｈｚの頻度で書き換えを行なう必要がある。
【００４９】
そこで、半導体装置１０１では、画像データのＬＣＤパネル２０１への出力とメモリアレイ１０に対する画像データの書き換えが並行して行なわれるように、ＬＣＤパネル２０１の１画素列に対して２組のメモリセル列を設けている。たとえば、ビット線ＢＬＢ０−ＢＬＢ７に対応するメモリセル列に画素データが書き込まれている場合には、ビット線ＢＬ０−ＢＬ７に対応するメモリセル列から画素データを読み出す。
【００５０】
すなわち、半導体装置１０１では、読み出し回路１２は、読み出し切り替え制御線Ｒ，Ｒ＿Ｂを交互に選択状態に駆動する、すなわち、あるタイミングにおいて読み出し切り替え制御線Ｒ，Ｒ＿Ｂのいずれかが論理ハイレベルになるようにする。
【００５１】
そして、書き込み回路１３は、画像データの読み出しが行われていないメモリセルＭＣに対して画像データの書き込みを行なう。たとえば、書き込み回路１３は、読み出し切り替え制御線Ｒが論理ハイレベルに駆動され、読み出し切り替え制御線Ｒ＿Ｂが論理ローレベルに駆動された場合には、書き込み切り替え制御線Ｗを論理ローレベルに駆動し、書き込み切り替え制御線Ｗ＿Ｂを論理ハイレベルに駆動する。
【００５２】
また、書き込み回路１３は、選択されている読み出しワード線ＲＷＬとは異なるメモリセル行に対応する書き込みワード線ＷＷＬを選択する。たとえば、書き込み回路１３は、読み出しワード線ＲＷＬ０が選択されているとき、書き込みワード線ＷＷＬ７６７を選択する。
【００５３】
なお、ある書き込みワード線ＷＷＬが選択されている間に書き込み選択線ＷＣＳＬ０−ＷＣＳＬ３０７１を順次切り替えることにより、１つの書き込みワード線ＷＷＬに対応するすべてのメモリセルのデータ書き込みを行なうことが望ましい。
【００５４】
本発明の実施の形態に係る半導体装置では、ＭＲＡＭ等に使用されるＴＭＲ素子等の抵抗体記憶素子をフレームバッファの記憶素子として用いる。そして、各メモリセル列のＴＭＲ素子を通してそれぞれ流れる電流を加算し、加算された電流値に応じた駆動電圧すなわちアナログ信号をＬＣＤパネル２０１へ出力する。このような構成により、ＴＭＲ素子に記憶されたデータを、デジタル値を介さずに直接アナログ値に変換することができる。このため、従来のようにフレームバッファとしてＳＲＡＭおよびＤＲＡＭを用いる場合と異なり、記憶データをＤ／Ａコンバータでアナログ値に変換し、駆動電圧として発光素子に供給する必要がなくなる。したがって、動作速度の低下およびレイアウト面積の増大を防ぐことができる。
【００５５】
また、本発明の実施の形態に係る半導体装置では、画像データを記憶する記憶素子としてＴＭＲ素子を用いる。これにより、他の抵抗素子と比べて動作に適したバラツキの少ない抵抗素子を得ることができる。
【００５６】
たとえば、抵抗素子に０．３Ｖの電圧を印加して１０ｕＡ程度の電流を流す場合、抵抗素子の抵抗値は３０ｋΩ程度であることが望ましい。この場合、非特許文献１に記載されているように、ＴＭＲ素子であればサイズを小さくすることができる。また、非特許文献２のＦｉｇ．６に記載されているように、ＴＭＲ素子の抵抗のバラツキσを数％程度にすることは比較的容易である。したがって、本発明の実施の形態に係る半導体装置では、レイアウト面積を小さくし、かつ高精度のアナログ値を出力することができる。
【００５７】
また、本発明の実施の形態に係る半導体装置は、フレームバッファを備えたＬＣＤドライバであるとしたが、これに限定するものではない。抵抗素子を通して流す電流を加算してアナログ信号を生成する回路をＤ／Ａコンバータの代わりに備える構成であれば、フレームバッファを備えない構成であっても、動作速度の低下を防ぎ、レイアウト面積を削減する効果が得られる。
【００５８】
また、本発明の実施の形態に係る半導体装置では、メモリセルの記憶素子として磁気抵抗素子を用いたが、これに限定するものではない。書き換え回数制限のない相変化メモリ素子などの他の抵抗体記憶素子を用いる構成であってもよい。
【００５９】
また、本発明の実施の形態に係る半導体装置は、ＬＣＤドライバであるとしたが、これに限定するものではない。同じようなドライバを必要とするプラズマパネルディスプレイおよび有機ＥＬ（Organic Electro-Luminescence）ディスプレイに駆動電圧を供給するドライバであってもよい。
【００６０】
また、半導体基板上にマイクロプロセッサが設けられ、このマイクロプロセッサのインタフェースの１つとしてＬＣＤドライバが設けられる場合、マイクロプロセッサにおけるＳＲＡＭの代わりに磁気抵抗素子を用いることにより、本発明を適用することが可能である。
【００６１】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００６２】
【図１】本発明の実施の形態に係る半導体装置の構成を示す図である。
【図２】本発明の実施の形態に係る半導体装置の構成を示す図である。
【図３】本発明の実施の形態に係る半導体装置におけるメモリセルの構成を示す平面図である。
【図４】本発明の実施の形態に係る半導体装置におけるメモリセルの図３におけるＩＩＩ−ＩＩＩ断面を示す断面図である。
【図５】本発明の実施の形態に係る半導体装置の動作を示す波形図である。
【符号の説明】
【００６３】
１０  メモリアレイ、１１  駆動電圧生成回路、１２  読み出し回路、１３  書き込み回路、２１  電流／電圧変換回路、１０１  半導体装置、ＭＣ  メモリセル、ＴＲＦ０−ＴＲＦ７  トランジスタ、ＲＳＥＬ  読み出し切り替え回路、ＷＳＥＬ１，ＷＳＥＬ２  書き込み切り替え回路、Ｒ，Ｒ＿Ｂ  読み出し切り替え制御線、Ｗ，Ｗ＿Ｂ  書き込み切り替え制御線、ＷＷＬ０−ＷＷＬ７６７  書き込みワード線、ＲＷＬ０−ＲＷＬ７６７  読み出しワード線、線Ｄ０−Ｄ７，Ｄ＿Ｂ０−Ｄ＿Ｂ７  書き込みデータ線、ＢＬ０−ＢＬ７，ＢＬＢ０−ＢＬＢ７  ビット線、ＷＣＳＬ０−ＷＣＳＬ３０７１  書き込み選択線、ＣＭ０−ＣＭ７  カレントミラー回路、Ｍ  ＴＭＲ素子（磁気抵抗素子）、ＴＲＣ  セルトランジスタ、Ｂ  半導体基板、Ｐ  活性層。
【図１】
2010054691.tif 000003
【図２】
2010054691.tif 000004
【図３】
2010054691.tif 000005
【図４】
2010054691.tif 000006
【図５】
2010054691.tif 000007