(57)【要約】【課題】  特性に優れたＭＯＳトランジスタを得ることが可能な半導体装置の製造方法を提供する。【解決手段】  第１の酸化性雰囲気での第１の熱酸化処理によってＳｉＣ領域１７上にゲート酸化膜２１を形成する工程と、第１の熱酸化処理の後に、第１の酸化性雰囲気の酸素濃度よりも低い酸素濃度を有する第２の酸化性雰囲気において５ｎｍ／時以下の酸化速度で第２の熱酸化処理を行い、ゲート酸化膜の膜厚を増加させる工程と、膜厚の増加したゲート酸化膜上にゲート電極２２を形成する工程とを備える。【選択図】      図６
2010080787.tif 000002
【特許請求の範囲】
【請求項１】
第１の酸化性雰囲気での第１の熱酸化処理によってＳｉＣ領域上にゲート酸化膜を形成する工程と、
前記第１の熱酸化処理の後に、前記第１の酸化性雰囲気の酸素濃度よりも低い酸素濃度を有する第２の酸化性雰囲気において５ｎｍ／時以下の酸化速度で第２の熱酸化処理を行い、前記ゲート酸化膜の膜厚を増加させる工程と、
前記膜厚の増加したゲート酸化膜上にゲート電極を形成する工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
前記第２の酸化性雰囲気は、少なくとも酸素ガスを含んでいる
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第２の酸化性雰囲気は、さらに水蒸気を含んでいる
ことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記第２の酸化性雰囲気は、燃焼酸化によって得られる
ことを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記第２の酸化性雰囲気の酸素ガス濃度は２％以下である
ことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項６】
前記第２の熱酸化処理は、１１００℃よりも低い温度で行われる
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項７】
前記第２の熱酸化処理は、８００℃よりも高い温度で行われる
ことを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記ゲート酸化膜は、前記第１の熱酸化処理によって前記ＳｉＣ領域の表面を酸化することによって形成される
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項９】
前記ゲート酸化膜の膜厚を増加させる工程の後に、前記膜厚の増加したゲート酸化膜上に追加の絶縁膜を形成する工程をさらに備え、
前記ゲート電極は前記膜厚の増加したゲート酸化膜上に前記追加の絶縁膜を介して形成される
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項１０】
前記ゲート酸化膜を形成する工程の前に、前記ＳｉＣ領域上に予備的なゲート酸化膜を堆積する工程をさらに備え、
前記予備的なゲート酸化膜に対して前記第１の熱酸化処理を施すことにより、前記ゲート酸化膜が形成される
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項１１】
前記ＳｉＣ領域は、第１導電型のＳｉＣ基板上に形成されている
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項１２】
前記ＳｉＣ領域は、
前記ＳｉＣ基板の第１導電型不純物濃度よりも低い第１導電型不純物濃度を有する第１導電型の第１の領域と、
前記第１の領域の表面領域に形成された第２導電型の第２の領域と、
前記第２の領域の表面領域に形成され、前記第１の領域の第１導電型不純物濃度よりも高い第１導電型不純物濃度を有する第１導電型のソースコンタクト領域と、
前記第２の領域の表面領域に形成され、前記第２の領域の第２導電型不純物濃度よりも高い第２導電型不純物濃度を有する第２導電型のボディコンタクト領域と、
を含み、
前記第２の領域は、前記第１の領域と前記ソースコンタクト領域とに挟まれた部分を有し、
前記ゲート電極は、少なくとも前記挟まれた部分の上方に形成される
ことを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１３】
前記ソースコンタクト領域及び前記ボディコンタクト領域に接するソース電極を形成する工程と、
前記ＳｉＣ基板に接するドレイン電極を形成する工程と、
をさらに備えたことを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１４】
前記ゲート酸化膜は前記ＳｉＣ領域のＣ面上に形成され、前記第２の熱酸化処理は５ｎｍ／時以下の酸化速度で行われる
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項１５】
前記ゲート酸化膜は前記ＳｉＣ領域のＳｉ面上に形成され、前記第２の熱酸化処理は１ｎｍ／時以下の酸化速度で行われる
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項１６】
前記ゲート酸化膜は前記ＳｉＣ領域の（１１−２０）面上又は（１−１００）面上に形成され、前記第２の熱酸化処理は３ｎｍ／時以下の酸化速度で行われる
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
炭化珪素（ＳｉＣ）は、Ｓｉの３倍程度のバンドギャップを有し、Ｓｉの１０倍程度の破壊電界強度を有しており、オン抵抗を大幅に低減することが可能である。
【０００３】
しかしながら、ＳｉＣを用いたＭＯＳトランジスタでは、ゲート酸化膜を通常の熱酸化法で形成した場合、界面準位密度が高くなるという問題がある。そのため、チャネル移動度が数ｃｍ2／Ｖｓ程度と非常に低い値となる。
【０００４】
上述したような問題を解決するため、ウェット酸化によってゲート酸化膜を形成した後、ウェット酸化雰囲気をそのまま維持した状態で温度を低下させるという方法が提案されている（特許文献１参照）。このような方法により、チャネル移動度が５０ｃｍ2／Ｖｓ程度、フラットバンドシフトが５Ｖ程度であるＭＯＳトランジスタを形成することが可能である。
【０００５】
しかしながら、上記のような方法で形成されたＭＯＳトランジスタでも、高チャネル移動度及び低フラットバンドシフト等の観点から、十分な特性が得られているとは言えない。したがって、従来は特性に優れたＳｉＣ−ＭＯＳトランジスタを得ることが困難であった。
【特許文献１】特開２００７−９６２６３
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、特性に優れたＭＯＳトランジスタを得ることが可能な半導体装置の製造方法を提供することを目的としている。
【課題を解決するための手段】
【０００７】
本発明の一視点に係る半導体装置の製造方法は、第１の酸化性雰囲気での第１の熱酸化処理によってＳｉＣ領域上にゲート酸化膜を形成する工程と、前記第１の熱酸化処理の後に、前記第１の酸化性雰囲気の酸素濃度よりも低い酸素濃度を有する第２の酸化性雰囲気において５ｎｍ／時以下の酸化速度で第２の熱酸化処理を行い、前記ゲート酸化膜の膜厚を増加させる工程と、前記膜厚の増加したゲート酸化膜上にゲート電極を形成する工程と、を備える。
【発明の効果】
【０００８】
本発明によれば、特性に優れたＭＯＳトランジスタを得ることが可能となる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施形態を図面を参照して説明する。
【００１０】
図１〜図６は、本発明の実施形態に係る半導体装置（縦型ＭＯＳトランジスタ）の製造方法を模式的に示した断面図である。
【００１１】
まず、図１に示すように、ｎ+型のＳｉＣ（炭化珪素）基板１１上に、エピタキシャル成長によってｎ-型ＳｉＣ層（第１の領域）１２を形成する。
【００１２】
次に、図２に示すように、ｎ-型ＳｉＣ層１２上に酸化膜等を用いたマスク膜１３を形成する。続いて、マスク膜１３をマスクとして用いてｐ型不純物のイオン注入を行い、ｎ-型ＳｉＣ層１２の表面領域内にｐ-型ＳｉＣ領域（第２の領域）１４を形成する。
【００１３】
次に、図３に示すように、ｐ-型ＳｉＣ領域１４の表面領域内に、イオン注入等によってｎ+型ＳｉＣ領域１５及びｐ+型ＳｉＣ領域１６を形成する。ｎ+型ＳｉＣ領域１５はソースコンタクト領域となり、ｐ+型ＳｉＣ領域１６はボディコンタクト領域となる。
【００１４】
次に、図４に示すように、ｎ-型ＳｉＣ層１２、ｐ-型ＳｉＣ領域１４、ｎ+型ＳｉＣ領域１５及びｐ+型ＳｉＣ領域１６を含むＳｉＣ領域１７上に、ゲート酸化膜（ゲート絶縁膜）２１を形成する。このゲート酸化膜２１の形成方法については、後で詳細に説明する。
【００１５】
次に、図５に示すように、ゲート酸化膜２１上にポリシリコンを用いたゲート電極２２を形成する。ｐ-型ＳｉＣ領域１４は、ｎ-型ＳｉＣ層１２とｎ+型ＳｉＣ領域１５とに挟まれた部分を有しており、ゲート電極２２は少なくとも該挟まれた部分の上方に形成される。
【００１６】
次に、図６に示すように、ゲート電極２２を覆う層間絶縁膜２３を形成する。さらに、ｎ+型ＳｉＣ領域１５及びｐ+型ＳｉＣ領域１６に接するソース電極２４形成と、ＳｉＣ基板１１に接するドレイン電極２５を形成する。
【００１７】
以上のようにして、図６に示すような半導体装置（縦型ＭＯＳトランジスタ）が形成される。
【００１８】
以下、図４に示したゲート酸化膜２１の形成方法を詳細に説明する。
【００１９】
図７は、ゲート酸化膜２１を形成する際のシーケンス（工程ａ〜工程ｄ）を示した図である。
【００２０】
まず、図３に示したような基板を反応容器内に保持し、反応容器内の温度を所定温度９００℃まで上昇させる（工程ａ）。
【００２１】
次に、９００℃の第１の酸化性雰囲気で第１の熱酸化処理を行う（工程ｂ）。この熱酸化処理により、ＳｉＣ領域１７の表面が酸化され、ＳｉＣ領域１７上に厚さ５０ｎｍ程度のシリコン酸化膜（ゲート酸化膜）が形成される。この熱酸化処理には、酸素ガス（Ｏ2ガス）及び水素ガス（Ｈ2ガス）を用いた燃焼（pyrogenic）酸化技術を用いる。すなわち、酸素及び水素の燃焼により水蒸気（Ｈ2Ｏガス）と酸素ガス（Ｏ2ガス）を発生させ、この水蒸気及び酸素ガスからなる酸化性雰囲気での熱酸化処理によって、ＳｉＣ領域上にシリコン酸化膜が形成される。酸化性雰囲気には、希釈ガスとして不活性ガスが含まれていてもよい。
【００２２】
次に、温度を９００℃に維持した状態で反応容器内を排気する。その後、上述した第１の酸化性雰囲気の酸素濃度よりも低い酸素濃度を有する第２の酸化性雰囲気で第２の熱酸化処理を行う（工程ｃ）。この熱酸化処理により、ＳｉＣ領域の表面が酸化され、ゲート酸化膜の膜厚が増加する。この熱酸化処理にも、上述した第１の熱酸化処理と同様に、燃焼酸化技術を用いる。すなわち、酸素及び水素の燃焼により水蒸気（Ｈ2Ｏガス）と酸素ガス（Ｏ2ガス）を発生させ、この水蒸気及び酸素ガスからなる酸化性雰囲気で熱酸化処理を行う。この酸化性雰囲気には、希釈ガスとして不活性ガスが含まれている。
【００２３】
上述したように、第２の酸化性雰囲気は第１の酸化性雰囲気よりも酸素濃度が低い。言い換えると、第２の酸化性雰囲気は第１の酸化性雰囲気よりも酸素ガスの分圧が低い。具体的には、不活性ガスの比率を高めることで酸素ガス濃度（酸素ガス分圧比）を低くしている。酸素ガス濃度は２％以下であることが好ましい。このように酸素濃度が低いため、酸化速度（酸化レート）が低い。酸化速度は、後述するように、通常の酸化速度に比べて十分に遅い、５ｎｍ／時以下であることが好ましい。このような低速酸化処理により、ゲート酸化膜２１とＳｉＣ領域１７との界面のダングリングボンドが終端され、界面準位密度を十分に低減させることができる。
【００２４】
次に、反応容器内を排気した後、反応容器内の温度を下げる（工程ｄ）。反応容器内の温度が十分に下がった後、図４に示した基板を反応容器から取り出す。
【００２５】
以下、上述した第２の熱酸化処理についてさらに説明を加える。
【００２６】
図８は、第２の熱酸化処理を行う際の酸化レート（酸化速度）と界面準位密度との関係を示した図である。この図からわかるように、酸化速度が（５ｎｍ／時）以下になると、界面準位密度が急激に低下する。したがって、第２の熱酸化処理での酸化速度は（５ｎｍ／時）以下であることが好ましい。なお、ゲート酸化膜がＳｉＣ領域のＣ面上に形成される場合には第２の熱酸化処理での酸化速度は５ｎｍ／時以下であることが好ましいが、ＳｉＣ領域のＳｉ面上に形成される場合には第２の熱酸化処理での酸化速度は１ｎｍ／時以下であることが好ましく、ＳｉＣ領域の（１１−２０）面上又は（１−１００）面上に形成される場合には第２の熱酸化処理での酸化速度は３ｎｍ／時以下であることが好ましい。一般的に、Ｓｉ面に対する酸化レートに比べて、Ｃ面に対する酸化レートは５〜１０倍程度であり、（１１−２０）面又は（１−１００）面に対する酸化レートは３〜５倍程度である。したがって、第２の熱酸化処理での酸化速度は上記のように設定されることが好ましい。
【００２７】
図９は、第２の熱酸化処理を行う際の処理温度が１０００℃及び１１００℃である場合の、酸化性雰囲気の酸素濃度（酸素ガス分圧比）と酸化レート（酸化速度）との関係を示した図である。この図からわかるように、酸化温度が１０００℃の場合には酸化レートを５ｎｍ／時以下に容易に制御できるのに対し、酸化温度が１１００℃の場合には酸化レートを５ｎｍ／時以下に制御することが極めて困難である。したがって、第２の熱酸化処理は、１１００℃よりも低い温度で行われることが好ましい。特に、第２の熱酸化処理は、１０００℃以下の温度で行われることが好ましい。また、酸化温度が低すぎると、十分な熱酸化処理効果を得ることが困難であり、界面準位密度を十分に低減させることができない。そのため、第２の熱酸化処理は、８００℃よりも高い温度で行われることが好ましい。
【００２８】
図１０は、第２の熱酸化処理を行う際の、酸素濃度（酸素ガス分圧比）とフラットバンドシフト電圧との関係を示した図である。熱処理温度は９００℃である。この図からわかるように、酸素濃度が２％程度以下になると、フラットバンドシフト電圧は急激に低下する。したがって、第２の熱酸化処理における酸素濃度（酸素ガス分圧比）は２％以下であることが好ましい。
【００２９】
図１１は、本実施形態の方法及び比較例の方法（低速酸化を行わない場合）によって得られた界面準位密度を示した図である。本実施形態の方法を用いることで、界面準位密度を十分に低減できることがわかる。
【００３０】
図１２は、本実施形態の方法及び比較例の方法（低速酸化を行わない場合）によって得られたチャネル移動度（電界効果移動度）を示した図である。本実施形態の方法を用いることで、１００ｃｍ2／Ｖｓ程度の高いチャネル移動度が得られることがわかる。
【００３１】
以上述べたように、本実施形態では、低酸素濃度での低速酸化処理を行うことで、ゲート酸化膜とＳｉＣ領域との界面のダングリングボンドを十分に終端することができ、界面準位密度を十分に低減させることができる。その結果、本実施形態の方法で形成されたゲート酸化膜を有するＭＯＳトランジスタにおいて、低フラットバンドシフト及び高チャネル移動度を達成することができ、特性に優れたＭＯＳトランジスタを得ることが可能となる。
【００３２】
なお、上述した実施形態では、第１の熱酸化処理によってＳｉＣ領域１７上に厚さ５０ｎｍ程度のゲート酸化膜２１を形成した後、第２の熱酸化処理（低速酸化処理）を行うようにしたが、以下に述べるような第１の変更例を行うことも可能である。第１の変更例では、第１の熱酸化処理によってＳｉＣ領域１７上に厚さ１〜１０ｎｍ程度の薄いゲート酸化膜を形成した後、上述した実施形態と同様にして第２の熱酸化処理（低速酸化処理）を行う。その後、ＣＶＤ（chemical vapor deposition）法やスパッタリング法によって、薄いゲート酸化膜上に厚さ４９〜４０ｎｍ程度の追加の絶縁膜（シリコン酸化膜等）を形成する。これにより、合計５０ｎｍ程度の厚さのゲート絶縁膜が形成される。このような方法を用いた場合にも、上述した実施形態と同様に、界面準位密度を十分に低減させることができ、特性に優れたＭＯＳトランジスタを得ることが可能である。
【００３３】
また、以下に述べるような第２の変更例を行うことも可能である。第２の変更例では、まず、ＣＶＤ法やスパッタリング法によってＳｉＣ領域１７上に予備的なゲート酸化膜（シリコン酸化膜等）を堆積する。続いて、予備的なゲート酸化膜に対して、上述した実施形態の第１の熱酸化処理と同様の条件で行う熱酸化処理を行う。さらに、このようにして得られたゲート酸化膜に対して第２の熱酸化処理（低速酸化処理）を施す。このような方法を用いた場合にも、上述した実施形態と同様に、界面準位密度を十分に低減させることができ、特性に優れたＭＯＳトランジスタを得ることが可能である。
【００３４】
なお、上述した実施形態（第１及び第２の変更例も含む）では、第１及び第２の熱酸化処理にいずれも燃焼酸化技術を用いており、第１及び第２の酸化性雰囲気には酸素ガス（Ｏ2ガス）及び水蒸気（Ｈ2Ｏガス）を含んでいた。しかしながら、第１及び第２の熱酸化処理では、酸化性ガスとして少なくとも酸素ガス（Ｏ2ガス）が含まれていればよい。例えば、酸化性ガスとして酸素ガスのみを含むものでもよい。このような場合にも、上述した実施形態と同様、第１の酸化性雰囲気よりも酸素濃度（酸素分圧比）の低い第２の酸化性雰囲気において５ｎｍ／時以下の酸化速度で第２の熱酸化処理を行えば、上述した実施形態と同様の効果を得ることが可能である。
【００３５】
また、上述した実施形態（第１及び第２の変更例も含む）で示した方法は、トレンチＭＯＳトランジスタに対しても適用可能である。
【００３６】
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。
【図面の簡単な説明】
【００３７】
【図１】本発明の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。
【図２】本発明の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。
【図３】本発明の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。
【図４】本発明の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。
【図５】本発明の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。
【図６】本発明の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。
【図７】本発明の実施形態に係り、ゲート酸化膜を形成する際のシーケンスを示した図である。
【図８】熱酸化処理を行う際の酸化レートと界面準位密度との関係を示した図である。
【図９】熱酸化処理温度が１０００℃及び１１００℃である場合の、酸素濃度と酸化レートとの関係を示した図である。
【図１０】熱酸化処理を行う際の酸素濃度とフラットバンドシフト電圧との関係を示した図である。
【図１１】本実施形態の方法及び比較例の方法によって得られた界面準位密度を示した図である。
【図１２】本実施形態の方法及び比較例の方法によって得られたチャネル移動度を示した図である。
【符号の説明】
【００３８】
１１…ＳｉＣ基板      １２…ｎ-型ＳｉＣ層      １３…マスク膜
１４…ｐ-型ＳｉＣ領域      １５…ｎ+型ＳｉＣ領域
１６…ｐ+型ＳｉＣ領域      １７…ＳｉＣ領域
２１…ゲート酸化膜      ２２…ゲート電極      ２３…層間絶縁膜
２４…ソース電極      ２５…ドレイン電極
【図１】
2010080787.tif 000003
【図２】
2010080787.tif 000004
【図３】
2010080787.tif 000005
【図４】
2010080787.tif 000006
【図５】
2010080787.tif 000007
【図６】
2010080787.tif 000008
【図７】
2010080787.tif 000009
【図８】
2010080787.tif 000010
【図９】
2010080787.tif 000011
【図１０】
2010080787.tif 000012
【図１１】
2010080787.tif 000013
【図１２】
2010080787.tif 000014
【手続補正書】
【提出日】平成21年10月26日(2009.10.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の酸化性雰囲気での第１の熱酸化処理によってＳｉＣ領域上にゲート酸化膜を形成する工程と、
前記第１の熱酸化処理の後に、前記第１の酸化性雰囲気の酸素濃度よりも低い酸素濃度を有する第２の酸化性雰囲気において５ｎｍ／時以下の酸化速度で第２の熱酸化処理を行い、前記ゲート酸化膜の膜厚を増加させる工程と、
前記膜厚の増加したゲート酸化膜上にゲート電極を形成する工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
前記第２の酸化性雰囲気は、少なくとも酸素ガスを含んでいる
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第２の酸化性雰囲気は、さらに水蒸気を含んでいる
ことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記第２の酸化性雰囲気は、燃焼酸化によって得られる
ことを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記第２の酸化性雰囲気の酸素ガス濃度は２％以下である
ことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項６】
前記第２の熱酸化処理は、１１００℃よりも低い温度で行われる
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項７】
前記第２の熱酸化処理は、８００℃よりも高い温度で行われる
ことを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記ゲート酸化膜は、前記第１の熱酸化処理によって前記ＳｉＣ領域の表面を酸化することによって形成される
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項９】
前記ゲート酸化膜の膜厚を増加させる工程の後に、前記膜厚の増加したゲート酸化膜上に追加の絶縁膜を形成する工程をさらに備え、
前記ゲート電極は前記膜厚の増加したゲート酸化膜上に前記追加の絶縁膜を介して形成される
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項１０】
前記ゲート酸化膜を形成する工程の前に、前記ＳｉＣ領域上に予備的なゲート酸化膜を堆積する工程をさらに備え、
前記予備的なゲート酸化膜に対して前記第１の熱酸化処理を施すことにより、前記ゲート酸化膜が形成される
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項１１】
前記ＳｉＣ領域は、第１導電型のＳｉＣ基板上に形成されている
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項１２】
前記ＳｉＣ領域は、
前記ＳｉＣ基板の第１導電型不純物濃度よりも低い第１導電型不純物濃度を有する第１導電型の第１の領域と、
前記第１の領域の表面領域に形成された第２導電型の第２の領域と、
前記第２の領域の表面領域に形成され、前記第１の領域の第１導電型不純物濃度よりも高い第１導電型不純物濃度を有する第１導電型のソースコンタクト領域と、
前記第２の領域の表面領域に形成され、前記第２の領域の第２導電型不純物濃度よりも高い第２導電型不純物濃度を有する第２導電型のボディコンタクト領域と、
を含み、
前記第２の領域は、前記第１の領域と前記ソースコンタクト領域とに挟まれた部分を有し、
前記ゲート電極は、少なくとも前記挟まれた部分の上方に形成される
ことを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１３】
前記ソースコンタクト領域及び前記ボディコンタクト領域に接するソース電極を形成する工程と、
前記ＳｉＣ基板に接するドレイン電極を形成する工程と、
をさらに備えたことを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１４】
前記ゲート酸化膜は前記ＳｉＣ領域のＣ面上に形成され、前記第２の熱酸化処理は５ｎｍ／時以下の酸化速度で行われる
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項１５】
前記ゲート酸化膜は前記ＳｉＣ領域のＳｉ面上に形成され、前記第２の熱酸化処理は１ｎｍ／時以下の酸化速度で行われる
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項１６】
前記ゲート酸化膜は前記ＳｉＣ領域の（１１−２０）面上又は（１−１００）面上に形成され、前記第２の熱酸化処理は３ｎｍ／時以下の酸化速度で行われる
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項１７】
前記第２の酸化性雰囲気は、Ａｒ又は、Ａｒ及びＮ2 を含んでいる
ことを特徴とする請求項１に記載の半導体装置の製造方法。