(57)【要約】【課題】下部電極の表面に絶縁性の酸化膜が形成されることを抑制することができる半導体装置を提供する。【解決手段】この半導体装置は、基板１００、基板１００上に形成された絶縁膜２１０、及び容量素子３００を備える。容量素子３００は、絶縁膜２１０上に形成されたシリンダ型の下部電極３１０、誘電体膜３２０、及び上部電極３３０を備える。誘電体膜３２０は、下部電極３１０の底面上、内側面上、及び外側面上それぞれに形成されている。すなわち下部電極３１０の底面、内側面、及び外側面それぞれが容量の増大に寄与する。そして下部電極３１０の底面、内側面、及び外側面それぞれにおいて、内部から表面に向かって窒素濃度が上昇している。【選択図】図１
2010161174.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された絶縁膜と、
前記絶縁膜上に形成されたシリンダ型の下部電極と、
前記下部電極の底面上、内側面上、及び外側面上に形成された誘電体膜と、
前記誘電体膜上に形成された上部電極と、
を備え、
前記下部電極は、内側面、外側面、及び底面それぞれにおいて、内部から表面に向かって窒素濃度が上昇している半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
記憶回路及び前記記憶回路を制御する制御回路が形成された記憶回路領域と、
ロジック回路が形成されたロジック回路領域と、
前記ロジック回路を構成し、前記基板に形成されたロジック用トランジスタと、
を備えている半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置において、
前記下部電極は、複数の導電膜を積層した積層膜であり、
前記複数の導電膜それぞれにおいて、
前記下部電極の前記底面に位置する部分の上面は、内部から前記上面に向かって窒素濃度が上昇しており、
前記下部電極の前記内側面に位置する部分は、前記外側面側から前記内側面側の表面に向かって窒素濃度が上昇している半導体装置。
【請求項４】
請求項１〜３のいずれか一つに記載の半導体装置において、
前記下部電極は、窒化チタン、ルテニウム、窒化タングステン、窒化モリブデン、及び窒化アルミニウムからなる第１群より選ばれた少なくとも一つから形成されている半導体装置。
【請求項５】
請求項１〜４のいずれか一つに記載の半導体装置において、
前記誘電体膜は、酸素を含む材料から構成されている半導体装置。
【請求項６】
請求項５に記載の半導体装置において、
前記誘電体膜は、酸化ハフニウム、酸化アルミニウム、酸化ジルコニウム、酸化チタン、酸化タンタル、ＢａＳｒＴｉＯ３、及びＰｂＺｒＴｉＯからなる第２群より選ばれた少なくとも一つから形成されている半導体装置。
【請求項７】
基板上に第１絶縁膜を形成する工程と、
前記第１絶縁膜上に第２絶縁膜を形成する工程と、
前記第２絶縁膜に開口を形成する工程と、
前記開口の底面および側面に導電膜を形成することにより、シリンダ型の下部電極を形成する工程と、
前記第２絶縁膜を除去する工程と、
前記下部電極を窒素含有プラズマで処理する工程と、
前記下部電極の底面上、内側面上、及び外側面上に誘電体膜を形成する工程と、
前記誘電体膜上に上部電極を形成する工程と、
を備える半導体装置の製造方法。
【請求項８】
請求項７に記載の半導体装置の製造方法において、
前記下部電極は、窒化チタン、ルテニウム、窒化タングステン、窒化モリブデン、及び窒化アルミニウムからなる第１群より選ばれた少なくとも一つから形成されている半導体装置の製造方法。
【請求項９】
請求項７または８に記載の半導体装置の製造方法において、
前記誘電体膜は、酸素を含む材料から構成されている半導体装置の製造方法。
【請求項１０】
請求項９に記載の半導体装置の製造方法において、
前記誘電体膜は、酸化ハフニウム、酸化アルミニウム、酸化ジルコニウム、酸化チタン、酸化タンタル、ＢａＳｒＴｉＯ３、及びＰｂＺｒＴｉＯからなる第２群より選ばれた少なくとも一つから形成されている半導体装置の製造方法。
【請求項１１】
請求項７〜１０のいずれか一つに記載の半導体装置の製造方法において、
前記下部電極を形成する工程は、有機金属ガスを用いたＣＶＤ法により前記下部電極を形成する工程である半導体装置の製造方法。
【請求項１２】
請求項１１に記載の半導体装置の製造方法において、
前記半導体装置は、記憶回路及び前記記憶回路を制御する制御回路が形成された記憶回路領域と、ロジック回路が形成されたロジック回路領域とを備えており、
前記第１絶縁膜を形成する工程の前に、
前記基板に前記ロジック回路を構成するロジック用トランジスタを形成する工程を備え、
前記下部電極を形成する工程において、前記基板を２５０℃以上４５０℃以下に加熱する半導体装置の製造方法。
【請求項１３】
請求項１２に記載の半導体装置の製造方法において、
前記有機金属ガスは、テトラジメチルアミノチタン（ＴＤＭＡＴ）及びテトラジエチルアミノチタン（ＴＤＥＡＴ）から構成される第３群から選ばれる少なくとも一つである半導体装置の製造方法。
【請求項１４】
請求項７〜１３のいずれか一つに記載の半導体装置の製造方法において、
前記下部電極を窒素含有プラズマで処理する工程において、前記窒素含有プラズマは、窒素ガス及び水素ガスの混合ガスを用いたプラズマ、またはアンモニアガスを用いたプラズマである半導体装置の製造方法。
【請求項１５】
請求項７〜１４のいずれか一つに記載の半導体装置の製造方法において、
前記下部電極を形成する工程と、前記第２絶縁膜を除去する工程の間に、前記開口内に保護膜を形成する工程を備え、
前記第２絶縁膜を除去する工程は、エッチングにより前記第２絶縁膜を除去する工程であり、
前記第２絶縁膜を除去する工程の後、前記下部電極を窒素含有プラズマで処理する工程の前に、前記保護膜を除去する工程を備える半導体装置の製造方法。
【請求項１６】
請求項７〜１５のいずれか一つに記載の半導体装置の製造方法において、
前記下部電極を形成する工程は、
前記開口の底面および側面及び前記第２絶縁膜上に前記導電膜を形成する工程と、
前記導電膜を窒素含有プラズマで処理する工程と、
前記第２絶縁膜上に位置する前記導電膜を除去する工程と、
を備える半導体装置の製造方法。
【請求項１７】
請求項１６に記載の半導体装置の製造方法において、
前記第２絶縁膜上に位置する前記導電膜を除去する工程は、前記導電膜を窒素含有プラズマで処理する工程の後に行われる半導体装置の製造方法。
【請求項１８】
請求項７〜１７のいずれか一つに記載の半導体装置の製造方法において、
前記下部電極を形成する工程は、
導電膜を形成する工程と、
前記導電膜を、窒素含有プラズマで処理する工程と、
を少なくとも２回以上繰り返す工程である半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリンダ型の容量素子を有する半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
シリンダ型の容量素子は、シリンダ型の下部電極の内側面を容量部分として使用する素子であり、大きな容量値を持つことができる。一方、半導体装置の高集積化が進むと、一つの容量素子に割り当てることができる平面積が小さくなる。このため、シリンダ型の容量素子の容量を確保するためには、容量素子のアスペクト比を高くする必要がある。容量素子のアスペクト比を高くするためには、容量素子が形成されている層間絶縁膜を厚くする必要がある。しかし、層間絶縁膜が厚くなると、その層間絶縁膜にコンタクトやビアを形成する工程の難度が上昇してしまう。またコンタクト及びビアが長くなるため、コンタクトやビアの抵抗、及びコンタクトやビアに生じる寄生容量が大きくなってしまう。
【０００３】
これに対して、例えば特許文献１及び特許文献２には、シリンダ型の下部電極の内側面および外側面の双方を容量部分として使用する容量素子が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特表２００８−５１１９９６号公報
【特許文献２】特開２００８−９１８９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
容量素子において、下部電極の表面に絶縁性の酸化膜が形成されると、この酸化膜に起因して容量素子の容量が低下してしまう。特許文献１及び２に記載の技術では、下部電極の表面に絶縁性の酸化膜が形成されることを抑制することはできなかった。
【課題を解決するための手段】
【０００６】
本発明によれば、基板上に形成された絶縁膜と、
前記絶縁膜上に形成されたシリンダ型の下部電極と、
前記下部電極の底面上、内側面上、及び外側面上に形成された誘電体膜と、
前記誘電体膜上に形成された上部電極と、
を備え、
前記下部電極は、内側面、外側面、及び底面それぞれにおいて、内部から表面に向かって窒素濃度が上昇している半導体装置が提供される。
【０００７】
本発明によれば、下部電極の内側面、外側面、及び底面それぞれは、内部から表面に向かって窒素濃度が上昇している。このため下部電極のうち誘電体膜と接している面は酸化されにくい。従って、下部電極の表面に絶縁性の酸化膜が形成されることを抑制できる。
【発明の効果】
【０００８】
本発明によれば、下部電極の表面に絶縁性の酸化膜が形成されることを抑制することができる。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態における半導体装置の構成を示す断面図である。
【図２】図１に示した半導体装置の製造方法を示す断面図である。
【図３】図１に示した半導体装置の製造方法を示す断面図である。
【図４】図１に示した半導体装置の製造方法を示す断面図である。
【図５】図１に示した半導体装置の製造方法を示す断面図である。
【図６】図１に示した半導体装置の製造方法を示す断面図である。
【図７】図１に示した半導体装置の製造方法を示す断面図である。
【図８】図１に示した半導体装置の製造方法を示す断面図である。
【図９】図１に示した半導体装置の製造方法を示す断面図である。
【図１０】図１に示した半導体装置の製造方法を示す断面図である。
【図１１】下部電極における窒素濃度の分布を示す図である。
【図１２】第２の実施形態に係る半導体装置の下部電極の構成を説明するための図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１１】
（第１の実施形態）
図１は、第１の実施形態における半導体装置の構成を示す断面図である。この半導体装置は、基板１００、基板１００上に形成された絶縁膜２１０、及び容量素子３００を備える。容量素子３００は、絶縁膜２１０上に形成されたシリンダ型の下部電極３１０、誘電体膜３２０、及び上部電極３３０を備える。誘電体膜３２０は、下部電極３１０の底面上、内側面上、及び外側面上それぞれに形成されている。すなわち下部電極３１０の底面、内側面、及び外側面それぞれが容量の増大に寄与する。そして下部電極３１０の底面、内側面、及び外側面それぞれにおいて、内部から表面に向かって窒素濃度が上昇している。
【００１２】
下部電極３１０は、窒化チタン、ルテニウム、窒化タングステン、窒化モリブデン、及び窒化アルミニウムからなる第１群より選ばれた少なくとも一つから形成されている。誘電体膜３２０は、酸素を含む材料から構成されている。例えば誘電体膜３２０は、酸化ハフニウム、酸化アルミニウム、酸化ジルコニウム、酸化チタン、酸化タンタル、ＢａＳｒＴｉＯ３、及びＰｂＺｒＴｉＯからなる第２群より選ばれた少なくとも一つから形成されている。上部電極３３０は、窒化チタン、ルテニウム、窒化タングステン、窒化モリブデン、及び窒化アルミニウムからなる群から選ばれた少なくとも一つにより形成されている。下部電極３１０、誘電体膜３２０、及び上部電極３３０は、例えば窒化チタン、酸化ジルコニウム、及び窒化チタンにより形成されている。
【００１３】
また半導体装置は、記憶回路領域１０４及びロジック回路領域１０２を備えている。記憶回路領域１０４には、記憶回路及びこの記憶回路を制御する制御回路が形成されている。容量素子３００は、記憶回路を構成しており、下部電極３１０は、コンタクト２１４を介して、メモリセルを構成するトランジスタ１２２に接続している。ロジック回路領域１０２には、ロジック回路が形成されている。詳細には、ロジック回路領域１０２に位置する基板１００には、ロジック回路を構成するロジック用トランジスタ１２０が形成されている。ロジック用トランジスタ１２０とトランジスタ１２２は、素子分離膜１１０によって分離されている。
【００１４】
絶縁膜２１０は、例えば酸化シリコン膜である。絶縁膜２１０上には、エッチングストッパー膜２２０、絶縁膜２３０、および絶縁膜２４０がこの順に形成されている。エッチングストッパー膜２２０は、例えば窒化シリコン膜であり、絶縁膜２３０，２４０は、例えば酸化シリコン膜である。絶縁膜２３０はコンタクト２３２，２３４を埋め込むための絶縁層であり、絶縁膜２４０は、配線４１０，４１２を埋め込むための絶縁層である。
【００１５】
絶縁膜２１０には、コンタクト２１２，２１４が埋め込まれており、絶縁膜２３０には、コンタクト２３２，２３４が埋め込まれている。コンタクト２１４は、トランジスタ１２２と容量素子３００の下部電極３１０を接続しており、コンタクト２１２は、ロジック用トランジスタ１２０とコンタクト２３２の下端を接続している。コンタクト２３２の上端は、配線４１０に接続している。配線４１０は銅配線であり、ダマシン法により絶縁膜２４０に埋め込まれている。また配線４１０と同一層には、配線４１２が形成されている。配線４１２は、コンタクト２３４を介して容量素子３００の上部電極３３０に接続している。
【００１６】
図２〜図１０は、図１に示した半導体装置の製造方法を示す断面図である。まず図２に示すように、ＳＴＩ（Shallow Trench Isolation）法を用いて、基板１００に素子分離膜１１０を埋め込む。次いで、ロジック用トランジスタ１２０を形成するとともに、記憶回路のメモリセルを構成するトランジスタ１２２を形成する。
【００１７】
次いで、素子分離膜１１０上、ロジック用トランジスタ１２０上、及びトランジスタ１２２上に、絶縁膜（第１絶縁膜）２１０を、例えばプラズマＣＶＤ法により形成する。次いで、絶縁膜２１０に、コンタクト２１２，２１４を埋め込むための接続孔を形成し、これら接続孔にコンタクト２１２，２１４を埋め込む。
【００１８】
次いで図３に示すように、絶縁膜２１０上及びコンタクト２１２，２１４上に、エッチングストッパー膜２２０を、プラズマＣＶＤ法を用いて形成する。エッチングストッパー膜２２０の厚さは、例えば２０ｎｍ以上３００ｎｍ以下である。次いで、エッチングストッパー膜２２０上に、第２絶縁膜３５０を形成する。第２絶縁膜３５０は、例えば酸化シリコン膜である。第２絶縁膜３５０とエッチングストッパー膜２２０の厚さの和は、形成すべき容量素子３００の高さに、後述する下部電極３１０の形成工程において除去されうる第２絶縁膜３５０の厚さを加えた値である。
【００１９】
次いで、第２絶縁膜３５０上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして第２絶縁膜３５０をエッチングする。このとき、エッチングストッパー膜２２０がエッチングストッパーとして機能する。その後、エッチング条件を変更して、エッチングストッパー膜２２０をエッチングする。これにより、第２絶縁膜３５０及びエッチングストッパー膜２２０には、容量素子３００を形成するための開口３５２が形成される。その後、レジストパターンを除去する。
【００２０】
次いで図４に示すように、開口３５２の底面、側面、及び第２絶縁膜３５０上に、下部電極３１０となる導電膜３１１を形成する。導電膜３１１は、例えば有機金属ガスを用いたＣＶＤ法（ＭＯＣＶＤ法）により形成される。有機金属ガスは、例えばテトラジメチルアミノチタン（ＴＤＭＡＴ）及びテトラジエチルアミノチタン（ＴＤＥＡＴ）から構成される第３群から選ばれる少なくとも一つである。またこの導電膜３１１の形成工程において、ロジック用トランジスタ１２０の閾値電圧が変化することを抑制するために、基板１００の加熱温度を２５０℃以上４５０℃以下、好ましくは２５０℃以上４００℃以下にする。
【００２１】
次いで、導電膜３１１を窒素含有プラズマで処理する。窒素含有プラズマは、窒素ガス及び水素ガスの混合ガスを用いたプラズマ、またはアンモニアガスを用いたプラズマである。これにより導電膜３１１は、開口３５２の側面、底面、及び第２絶縁膜３５０について、その表面が窒化され、内部から表面に向かって窒素濃度が上昇するようになる。
【００２２】
次いで図５に示すように、開口３５２内に、保護膜３５５を埋め込む。保護膜３５５は、例えばレジスト膜であり、塗布後、露光工程及び現像工程によって、開口３５２内に位置する部分を除いて除去される。その後、第２絶縁膜３５０上に位置する導電膜３１１を、ドライエッチング法を用いて除去する。このとき、第２絶縁膜３５０の表層も除去される。このようにして、下部電極３１０が形成される。なお、第２絶縁膜３５０上に位置する導電膜３１１を除去する方法として、ＣＭＰ（Chemical Mechanical Polishing）法を用いてもよい。その後、保護膜３５５を除去してもよい。
【００２３】
次いで図６に示すように、開口３５２内に、保護膜３５４を埋め込み、下部電極３１０を保護膜３５４で覆う。保護膜３５４は、例えばレジスト膜であり、塗布後、露光工程及び現像工程によって、開口３５２内に位置する部分を除いて除去される。
【００２４】
次いで図７に示すように、第２絶縁膜３５０を、ドライエッチングにより除去する。このとき、エッチングストッパー膜２２０がエッチングストッパーとして機能する。また、下部電極３１０は保護膜３５４によって保護されているため、ダメージを受けることが抑制される。
【００２５】
その後、図８に示すように、保護膜３５４を、例えばドライエッチングにより除去する。なお保護膜３５４の除去は、ウェットエッチングにより行なってもよい。ウェットエッチングを用いた場合、下部電極３１０に対するダメージが少ないため、保護膜３５４の形成を省略することも可能である。
【００２６】
次いで下部電極３１０の外側面、底面、及び内側面を窒素含有プラズマで処理する。窒素含有プラズマは、窒素ガス及び水素ガスの混合ガスを用いたプラズマ、またはアンモニアガスを用いたプラズマである。これにより、下部電極３１０の外側面は、表面が窒化され、内部から表面に向かって窒素濃度が上昇するようになる。また下部電極３１０の内側面及び底面もさらに窒化される。
【００２７】
次いで図９に示すように、下部電極３１０の外側面、内側面、及び底面上、並びにエッチングストッパー膜２２０上に、誘電体膜３２０及び上部電極３３０をこの順に形成する。誘電体膜３２０は、例えば酸素雰囲気下におけるプラズマＣＶＤ法、又は材料ガスと酸化性ガスを交互に用いて成膜するＡＬＤ（Atomic Layer Deposition）法により形成される。上部電極３３０は、例えば有機金属ガスを用いたＣＶＤ法（ＭＯＣＶＤ法）により形成される。次いで、上部電極３３０上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして上部電極３３０及び誘電体膜３２０をエッチングする。これにより、エッチングストッパー膜２２０上に位置する上部電極３３０及び誘電体膜３２０は、マスクの位置ずれを吸収するためのマージン部分、及びコンタクト２３４が上部電極３３０に接続する部分を除いて除去される。このとき、上部電極３３０及び誘電体膜３２０とともに、レジストパターンをマスクにエッチングストッパー膜２２０もエッチングにより除去しても良い。この場合、後で説明する接続孔２３１を形成する際に、異種の絶縁膜をエッチングしなくて良い。その後、レジストパターンを除去する。
【００２８】
次いで図１０に示すように、上部電極３３０上及びエッチングストッパー膜２２０上に、絶縁膜２３０を形成する。次いで、絶縁膜２３０上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして絶縁膜２３０及びエッチングストッパー膜２２０をエッチングする。これにより、絶縁膜２３０及びエッチングストッパー膜２２０には、コンタクト２３２を埋め込むための接続孔２３１が形成され、絶縁膜２３０にはコンタクト２３４を埋め込むための接続孔２３３が形成される。また、接続孔２３１はコンタクト２１２上に位置しており、接続孔２３３は上部電極３３０のうちエッチングストッパー膜２２０上に位置する部分の上に位置している。
【００２９】
その後、図１に示すように、接続孔２３１，２３３にコンタクト２３２，２３４を埋め込む。次いで、絶縁膜２３０上及びコンタクト２３２，２３４上に絶縁膜２４０を形成し、絶縁膜２４０に複数の配線溝を形成する。次いで、これらの配線溝に導電体を埋め込み、配線４１０，４１２を形成する。このようにして、図１に示した半導体装置が形成される。
【００３０】
なお、コンタクト２３２，２３４及び配線４１０，４１２の形成方法は、例えば上記したようにシングルダマシン法により形成されるが、デュアルダマシン法により形成されても良い。
【００３１】
次に、本実施形態の作用及び効果について説明する。
図１１は、下部電極３１０における窒素濃度の分布を示す図である。上記したように、下部電極３１０を形成してから第２絶縁膜３５０を除去した後、誘電体膜３２０を形成する前に、下部電極３１０を窒素含有プラズマで処理している。このため、下部電極３１０のうち誘電体膜３２０に接する部分、すなわち内側面３１２、底面、及び外側面３１４のいずれにおいても窒化処理が行なわれ、これら各面において、内部から表面に向かって窒素濃度が上昇している。このため、下部電極３１０の内側面３１２、底面、及び外側面３１４のいずれにおいても絶縁性の酸化膜が形成されることが抑制される。本実施形態において、誘電体膜３２０は酸素を含んでいるため、下部電極３１０の内側面３１２、底面、及び外側面３１４は特に酸化されやすい環境にあるが、このような場合においても絶縁性の酸化膜が形成されることが抑制される。
【００３２】
また、本実施形態において、半導体装置はロジック回路領域１０２と記憶回路領域１０４を有している。ロジック回路領域１０２においてロジック用トランジスタ１２０の閾値電圧は厳密に設計されているため、下部電極３１０を形成するときのＭＯＣＶＤ工程において、基板１００の加熱温度は、２５０℃以上４５０℃以下にすることが好ましい。この場合において、形成された下部電極３１０には、原料ガスに含まれる金属以外の成分（例えば炭素や水素）が混入しやすく、下部電極３１０として窒化金属を用いた場合の窒化率が低下する。また下部電極３１０は、金属成分が過剰になりやすい。しかし本実施形態では、下部電極３１０の内側面３１２、底面、及び外側面３１４が露出している状態において、下部電極３１０を窒素含有プラズマで処理している。このため、下部電極３１０から、上記した混入成分を除去し、かつ下部電極３１０として窒化金属を用いた場合の窒化率を上昇させることができる。
【００３３】
また、下部電極３１０を形成した後、第２絶縁膜３５０を除去する前に、下部電極３１０の内側面３１２及び底面を窒素含有プラズマで処理している。このため、下部電極３１０の内側面及び底面において、上記した効果が特に大きくなる。
【００３４】
また、下部電極３１０を形成した後、開口３５２内に保護膜３５４を形成してから、第２絶縁膜３５０をドライエッチングにより除去している。従って、第２絶縁膜３５０を除去する際に、下部電極３１０の内側面３１２及び底面にダメージが加わることを抑制できる。またウェットエッチングにより第２絶縁膜３５０を除去しても、下部電極３１０の内側面３１２及び底面にダメージが加わることを抑制できる。
【００３５】
また、下部電極３１０の外側面３１４も容量素子として機能するため、絶縁膜２３０を厚くしなくても容量素子３００の容量を大きくすることができる。このため、接続孔２３１，２３３を形成するときのエッチングにおいて、オーバーエッチングの量を少なくすることができる。従って、接続孔２３３の下端に位置する上部電極３３０にエッチングのダメージが加わることを抑制できる。
【００３６】
（第２の実施形態）
図１２は、第２の実施形態に係る半導体装置の下部電極３１０の構成を説明するための図である。本実施形態に係る半導体装置は、下部電極３１０の構成を除いて、第１の実施形態に示した半導体装置と同様の構成である。また本実施形態に係る半導体装置の製造方法は、下部電極３１０の形成方法を除いて、第１の実施形態に係る半導体装置の製造方法と同様である。
【００３７】
本実施形態において、下部電極３１０は、複数の導電膜３１６を積層した積層膜である。導電膜３１６の厚さは、例えば２．５ｎｍ以上２５ｎｍ以下である。そして、複数の導電膜３１６それぞれにおいて、図１２（ａ）に示すように、下部電極３１０の底面３１８に位置する部分の上面は、内部から上面に向かって窒素濃度が上昇している。また図１２（ｂ）に示すように、下部電極の内側面３１２に位置する部分は、外側面３１４側から内側面３１２側の表面に向かって窒素濃度が上昇している。そして、外側面３１４を構成している導電膜３１６は、内側から外側に向けて窒素濃度が上昇している。
【００３８】
下部電極３１０は、導電膜３１６を形成する工程と、導電膜３１６を窒素含有プラズマで処理する工程と、を少なくとも２回以上繰り返すことにより形成される。導電膜３１６の形成方法は、第１の実施形態における下部電極３１０の形成方法と同様であり、導電膜３１６を処理する窒素含有プラズマは、第１の実施形態において下部電極３１０を処理する窒素含有プラズマと略同様である。
【００３９】
本実施形態においても、第１の実施形態と同様の効果を得ることができる。また下部電極３１０が窒化金属により形成されている場合、窒化金属の窒化率が低下することをさらに抑制できる。
【００４０】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。例えば上記した各実施形態において、半導体装置は記憶回路領域とロジック回路領域を有していたが、ＤＲＡＭ（Dynamic Random Access Memory）など、ロジック回路領域を有していない半導体装置であっても良い。
【符号の説明】
【００４１】
１００ 基板
１０２ ロジック回路領域
１０４ 記憶回路領域
１１０ 素子分離膜
１２０ ロジック用トランジスタ
１２２ トランジスタ
２１０ 絶縁膜
２１２ コンタクト
２１４ コンタクト
２２０ エッチングストッパー膜
２３０ 絶縁膜
２３１ 接続孔
２３２ コンタクト
２３３ 接続孔
２３４ コンタクト
２４０ 絶縁膜
３００ 容量素子
３１０ 下部電極
３１１ 導電膜
３１２ 内側面
３１４ 外側面
３１６ 導電膜
３１８ 底面
３２０ 誘電体膜
３３０ 上部電極
３５０ 第２絶縁膜
３５２ 開口
３５４ 保護膜
３５５ 保護膜
４１０ 配線
４１２ 配線
【図１】
2010161174.tif 000003
【図２】
2010161174.tif 000004
【図３】
2010161174.tif 000005
【図４】
2010161174.tif 000006
【図５】
2010161174.tif 000007
【図６】
2010161174.tif 000008
【図７】
2010161174.tif 000009
【図８】
2010161174.tif 000010
【図９】
2010161174.tif 000011
【図１０】
2010161174.tif 000012
【図１１】
2010161174.tif 000013
【図１２】
2010161174.tif 000014