(57)【要約】【課題】外部端子がパッケージ基板から剥離し難いインターポーザ構造を提案する。【解決手段】本発明の例に係る半導体装置は、パッケージ基板１と、パッケージ基板１の一面側にアレイ状に並んで配置される複数の第一の外部端子８Ａと、パッケージ基板１の一面側に複数の第一の外部端子８Ａから離れて配置される複数の第二の外部端子８Ｂとを備える。複数の第二の外部端子８Ｂの各々は、パッケージ基板１の一面側から他面側に貫通する第一及び第二のスルーホール７と、パッケージ基板１の一面側の第一及び第二のスルーホール７の間に配置される金属層８Ｂとから構成される。金属層８Ｂの端部は、第一及び第二のスルーホール７を経由してパッケージ基板１の他面側まで達する。【選択図】図３
2010103179.tif 000002
【特許請求の範囲】
【請求項１】
パッケージ基板と、前記パッケージ基板の一面側にアレイ状に並んで配置される複数の第一の外部端子と、前記パッケージ基板の一面側に前記複数の第一の外部端子から離れて配置される複数の第二の外部端子とを具備し、前記複数の第二の外部端子の各々は、前記パッケージ基板の一面側から他面側に貫通する第一及び第二のスルーホールと、前記パッケージ基板の一面側の前記第一及び第二のスルーホールの間に配置される金属層とから構成され、前記金属層の端部は、前記第一及び第二のスルーホールを経由して前記パッケージ基板の他面側まで達することを特徴とする半導体装置。
【請求項２】
前記第一のスルーホールは、前記第一及び第二のスルーホールの間の前記金属層の中心点から最も近い前記パッケージ基板の一辺側に配置され、前記第二のスルーホールは、前記パッケージ基板の一辺側とは反対側に配置されることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記金属層の端部は、前記第一及び第二のスルーホールを経由して前記パッケージ基板の他面側で互いに結合されることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記パッケージ基板の一面側及び他面側の前記金属層を覆い、前記第一及び第二のスルーホールを満たす樹脂層をさらに具備することを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項５】
前記樹脂層は、前記パッケージ基板の一面側の前記第一及び第二のスルーホールの間に開口部を有することを特徴とする請求項４に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＢＧＡ(Ball Grid Array)、ＬＧＡ(Land Grid Array)などのインターポーザに関する。
【背景技術】
【０００２】
ＢＧＡ、ＬＧＡなどのインターポーザは、例えば、異なる機能を有する複数のチップを一つのパッケージ内に収めてＳＩＰ(System in Package)を構成する場合に使用される（例えば、特許文献１及び２を参照）。
【０００３】
インターポーザは、曲げや、衝撃などにより発生する応力に対して一定の信頼性を有しなければならないが、この信頼性を確保することが難しい。具体的には、信頼性試験で定められている一定の応力に対して、外部端子（例えば、半田ボール）がパッケージ基板から剥離するという不良モードが発生する。
【０００４】
しかし、このような不良モードに対しては、コストや規格（例えば、非特許文献１を参照）などの制限に起因して十分な対応がなされていないのが実情である。
【０００５】
即ち、前者に対しては、強度のあるパッケージ基板を用いることができない場合があり、後者に対しては、パッケージ基板と金属層との密着性が製造方法に依存するため、これを向上させることが難しい。
【特許文献１】特開２００３−１４１４８５号公報
【特許文献２】特開２００３−２６４２６０号公報
【非特許文献１】JEDEC STANDARD, Embedded MultiMedia Card (eMMC) Product Standard, Standard Capacity, JESD84-A41, June 2007, JEDEC SOLID STATE TECHNOLOGY ASSOCIATION
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、外部端子がパッケージ基板から剥離し難いインターポーザ構造を提案する。
【課題を解決するための手段】
【０００７】
本発明の例に係る半導体装置は、パッケージ基板と、前記パッケージ基板の一面側にアレイ状に並んで配置される複数の第一の外部端子と、前記パッケージ基板の一面側に前記複数の第一の外部端子から離れて配置される複数の第二の外部端子とを備える。前記複数の第二の外部端子の各々は、前記パッケージ基板の一面側から他面側に貫通する第一及び第二のスルーホールと、前記パッケージ基板の一面側の前記第一及び第二のスルーホールの間に配置される金属層とから構成される。前記金属層の端部は、前記第一及び第二のスルーホールを経由して前記パッケージ基板の他面側まで達する。
【発明の効果】
【０００８】
本発明によれば、外部端子がパッケージ基板から剥離し難いインターポーザ構造を実現できる。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照しながら、本発明の例を実施するための最良の形態について詳細に説明する。
【００１０】
１．  概要  
本発明の例に係る半導体装置は、まず、パッケージ基板の一面側に複数の外部端子がアレイ状に並んで配置されるＢＧＡ、ＬＧＡなどのインターポーザを対象とする。このようなインターポーザにおいては、パッケージ基板のサイズや、外部端子の位置などが規格（例えば、ＪＥＤＥＣ規格）により定められている。
【００１１】
例えば、ｅＭＭＣ (embedded Multi Media Card)においては、パッケージ基板の一面側にアレイ状に並んで配置される複数の第一の外部端子と、パッケージ基板の一面側に複数の第一の外部端子から離れて配置される複数の第二の外部端子とを備える。
【００１２】
本発明の例では、このようなインターポーザにおいて、複数の第一の外部端子及び複数の第二の外部端子をパッケージ基板から剥離し難くするために、複数の第二の外部端子について、アンカー構造 (anchor structure)を採用する。
【００１３】
アンカー構造とは、パッケージ基板の一面側に配置される外部端子としての金属層を、パッケージ基板に設けた少なくとも二つのスルーホールを介してパッケージ基板の他面側まで引き出し、外部端子をパッケージ基板に固定する構造のことである。
【００１４】
具体的には、複数の第二の外部端子の各々は、パッケージ基板の一面側から他面側に貫通する第一及び第二のスルーホールと、パッケージ基板の一面側の第一及び第二のスルーホールの間に配置される金属層とから構成され、金属層の端部は、第一及び第二のスルーホールを経由してパッケージ基板の他面側まで達する。
【００１５】
このようなアンカー構造によれば、パッケージ基板がハロゲンフリー基材などの脆い材料から構成される場合であっても、アンカー効果により、例えば、半田ボールがパッケージ基板の一部と共にパッケージ基板からもぎ取れることがない。また、パッケージ基板と金属層との密着性が悪くても、アンカー効果により、例えば、半田ボールが金属層と共にパッケージ基板から剥がれることはない。
【００１６】
従って、外部端子がパッケージ基板から剥離し難いインターポーザ構造を実現できる。
【００１７】
２．  実施形態  
図１は、本発明の例に係わる半導体装置の断面図を示している。
【００１８】
この半導体装置は、例えば、ｅＭＭＣであり、パッケージ基板のサイズや、外部端子の位置などは、規格（例えば、ＪＥＤＥＣ規格）に基づいている。
【００１９】
パッケージ基板１は、例えば、ガラスエポキシ基板であり、ハロゲンを含まないハロゲンフリー基材である。パッケージ基板１は、単層であってもよいし、複層から構成されていてもよい。
【００２０】
パッケージ基板１の一面側には、アレイ状に並んで配置される複数の第一の半田ボール２と、パッケージ基板１の一面側に複数の第一の半田ボール２から離れて配置される複数の第二の半田ボール３とが配置される。
【００２１】
複数の第一の半田ボール２と複数の第二の半田ボール３の具体的なレイアウトは、図２に示すようになる。
【００２２】
パッケージ基板１の他面側には、複数の半導体チップが配置される。本例では、パッケージ基板１上に二つのメモリチップ（例えば、フラッシュメモリチップ）４が搭載され、二つのメモリチップ４上にコントローラチップ５が搭載される。
【００２３】
また、コントローラチップ５上にさらに電源チップを搭載してもよい。
【００２４】
パッケージ基板１の他面側のメモリチップ４及びコントローラチップ５は、樹脂層６により覆われる。
【００２５】
図３は、図１の半導体装置の外部端子の構造を示している。
【００２６】
パッケージ基板１の一面側には、アレイ状に並んで配置される複数の第一の外部端子８Ａと、パッケージ基板１の一面側に複数の第一の外部端子８Ａから離れて配置される複数の第二の外部端子８Ｂとが配置される。
【００２７】
複数の第一の外部端子８Ａ及び複数の第二の外部端子８Ｂは、金属層（例えば、銅箔）から構成される。また、複数の第一の外部端子８Ａ及び複数の第二の外部端子８Ｂからは、金属配線（例えば、銅配線）９が延びる。
【００２８】
複数の第二の外部端子８Ｂのうちの少なくとも二つは、パッケージ基板１の一面側から他面側に貫通する第一及び第二のスルーホール７と、パッケージ基板１の一面側の第一及び第二のスルーホールの間に配置される金属層とから構成される。その金属層の端部は、第一及び第二のスルーホール７を経由してパッケージ基板１の他面側まで達する。
【００２９】
複数の第二の外部端子８Ｂの一部又は全ては、インターフェイスとして実際に使用する使用端子であってもよいし、インターフェイスとして実際に使用しない未使用端子であってもよい。
【００３０】
図４は、図３のＸ−Ｘ線に沿う断面図を示している。
【００３１】
但し、図４では、図３に示されていない構成要素として、半田ボール３及び樹脂層１０をさらに示している。
【００３２】
この構造の特徴は、第二の外部端子（金属層）８Ｂがアンカー構造を有している点にある。即ち、パッケージ基板１に第一及び第二のスルーホール７が設けられ、パッケージ基板１の一面側の第一及び第二のスルーホールの間の第二の外部端子８Ｂの端部は、第一及び第二のスルーホール７を経由してパッケージ基板１の他面側まで達する。
【００３３】
第二の外部端子８Ｂの端部は、第一及び第二のスルーホール７を経由してパッケージ基板１の他面側で互いに結合される（端部の一部が結合され、他の一部が離れている場合を含む）。但し、図６に示すように、第二の外部端子８Ｂの端部は、パッケージ基板１の他面側で互いに結合していなくてもよい。
【００３４】
樹脂層１０は、パッケージ基板１の一面側及び他面側を覆い、第一及び第二のスルーホール７を満たす。また、樹脂層１０は、パッケージ基板１の一面側の第一及び第二のスルーホール７の間に開口部を有する。
【００３５】
樹脂層１０は、例えば、ソルダーレジストから構成される。
【００３６】
樹脂層１０の開口部に露出した第二の外部端子８Ｂには、半田ボール３が結合される。但し、図５及び図７に示すように、半田ボールはなくてもよい。
【００３７】
以上のように、本発明の例に係わるインターポーザ構造によれば、外部端子（金属層）にアンカー効果を持たせることにより、外部端子とパッケージ基板との密着性を向上させることができ、曲げや、衝撃などにより発生する応力に対して一定の信頼性を確保することができる。
【００３８】
３．  曲げ試験結果  
本発明の例に係わる半導体装置のアンカー効果について説明する。
【００３９】
実施例は、図３及び図４の構造を有するインターポーザである。また、比較例として、図８及び図９に示す構造を有するインターポーザを用意する。
【００４０】
図９は、図８のＹ−Ｙ線に沿う断面図であるが、図９では、図８に示されていない構成要素として、半田ボール３及び樹脂層１０をさらに示している。
【００４１】
実施例と比較例において、複数の第一及び第二の外部端子８Ａ，８Ｂのレイアウト、及び、金属配線９のレイアウトは、同じである。両者の違いは、複数の第二の外部端子８Ｂの構造のみである。
【００４２】
即ち、実施例では、複数の第二の外部端子８Ｂのうちの８割以上を、二つのスルーホール７を有するアンカー構造とし、比較例では、複数の第二の外部端子８Ｂの全てを、スルーホールを有しない金属層のみの構造とする。
【００４３】
尚、図９において、１は、パッケージ基板、３は、半田ボール、８Ｂは、第二の外部端子（金属層）、１０は、樹脂層である。
【００４４】
アンカー効果は、曲げ試験により確認する。
【００４５】
曲げ試験は、例えば、試料（実施例／比較例）を、半田ボールを介してテストボードに固着し、この状態でテストボードに一定の衝撃を与えたときに半田ボールがテストボードから剥がれる割合を検証することにより行う。
【００４６】
図１０は、曲げ試験結果を示している。
【００４７】
試料数は、実施例及び比較例ともに１０００以上である。
【００４８】
実施例では、ほとんどの試料について半田ボールの剥離はない。半田ボールの剥離率（平均値）についても、０．５％と非常に小さな値となる。これに対し、比較例では、ほとんどの試料について半田ボールの剥離が発生する。半田ボールの剥離率（平均値）についても、２．８％と非常に大きな値となる。
【００４９】
このように、本発明の例に係わる半導体装置のアンカー効果は有効である。
【００５０】
４．  変形例  
アンカー効果は、一つの外部端子に対して、少なくとも二つのスルーホールを対応させることにより発生する。また、少なくとも二つのスルーホールは、一つの外部端子に対して異なる方向に配置されていることが重要である。
【００５１】
即ち、従来の外部端子に対して一つのスルーホールが設けられる場合があるが、この場合には、本発明で期待するようなアンカー効果が得られない。これは、上述の曲げ試験結果からも明らかな事実である。
【００５２】
以上を考慮したうえで、本発明の例に係わる半導体装置の変形例を説明する。
【００５３】
まず、図１１の構造は、変形例のベースとなる実施形態に係わる構造である。即ち、二つのスルーホール７の間に外部端子（金属層）８Ｂが配置される。
【００５４】
次に、図１２の構造は、互いに一定距離だけ離れた三つのスルーホール７の間に外部端子（金属層）８Ｂが配置される点に特徴を有する。この構造において、三つのスルーホール７のうちの二つを選択した場合に、外部端子８Ｂは、その二つのスルーホールの間に配置されると解釈できるものとする。
【００５５】
次に、図１３の構造は、互いを結ぶ線が十字又は四角となるように四つのスルーホール７を設け、これらの間に外部端子（金属層）８Ｂが配置される点に特徴を有する。
【００５６】
アンカー効果は、図１１＜図１２＜図１３の順で大きくなると考えられるが、その反面、スルーホールの数も多くなる。従って、これらのうちどの構造を採用するかは、アンカー効果とパッケージ基板上のレイアウトとを考慮したうえで決定する。
【００５７】
次に、スルーホールの向きについての変形例を説明する。
【００５８】
図１４は、一つの外部端子に対して二つのスルーホールを対応させた場合に最大のアンカー効果を得るためのスルーホールの向きについて示している。
【００５９】
二つのスルーホールのうちの一つは、これらスルーホールの間の外部端子（金属層）８Ｂの中心点Ｏから最も近いパッケージ基板の一辺Ｅ１側に配置され、他の一つは、パッケージ基板の一辺Ｅ１側とは反対側に配置される。
【００６０】
即ち、外部端子８Ｂの中心点Ｏからパッケージ基板の一辺Ｅ１までの距離Ｄ１は、外部端子８Ｂの中心点Ｏからパッケージ基板の一辺Ｅ２までの距離Ｄ２よりも短い。この場合、二つのスルーホールのうちの一つは、パッケージ基板の一辺Ｅ１側に配置され、他の一つは、パッケージ基板の一辺Ｅ１側とは反対側に配置される。
【００６１】
ここで、パッケージ基板の一辺Ｅ１側とは、パッケージ基板の一辺Ｅ１に垂直な線Ｌ１に対して左右にそれぞれ４５°の位置に引かれた線Ｌ２からＬ３までのＥ１側の範囲Ｈ１内を意味する。
【００６２】
また、パッケージ基板の一辺Ｅ１側とは反対側とは、パッケージ基板の一辺Ｅ１に垂直な線Ｌ１に対して左右にそれぞれ４５°の位置に引かれた線Ｌ２からＬ３までのＥ１とは反対側の範囲Ｈ２内を意味する。
【００６３】
５．  適用例  
本発明をｅＭＭＣに適用したときの例ついて説明する。
【００６４】
図１５は、ｅＭＭＣアーキテクチャを示している。
【００６５】
ｅＭＭＣは、フラッシュメモリとメモリコントローラとから構成される。電源電位Ｖｃｃは、メモリコントローラに与えられ、データは、ｅＭＭＣインターフェイスを介して入出力される。
【００６６】
図１６は、ｅＭＭＣ外部端子のレイアウトを示している。
【００６７】
アレイ状に並んで配置される複数の第一の外部端子は、使用端子と未使用端子とから構成される。複数の第一の外部端子から離れて配置される複数の第二の外部端子は、全て未使用端子である。
【００６８】
複数の第二の外部端子の全てが未使用のときは、これらについて本発明の構造を適用し易くなる効果がある。
【００６９】
また、本発明は、パッケージ基板が、ハロゲン系難燃剤を含まない基材（例えば、ハロゲンフリー基材）、又は、ハロゲン系難燃剤が少ない基材から構成される場合に有効である。また、アンチモン系難燃剤、リン系難燃剤、金属水酸化物系難燃剤、ホウ酸塩、錫酸亜鉛、Ｚｒ化合物などを難燃材として含む基材をパッケージ基板とする場合にも、本発明の効果は大きい。さらに、パッケージ基板が、アンチモン酸化物を多く含む基材、リン酸エステルなどを含む基材、水酸化アルミニウム、水酸化マグネシウム、水酸化カルシウムなどを含む基材、ホウ酸塩、錫酸亜鉛、Ｚｒ化合物などを含む基材から構成される場合にも、本発明は有効である。
【００７０】
４．  むすび  
本発明によれば、外部端子がパッケージ基板から剥離し難いインターポーザ構造を実現できる。
【００７１】
本発明の例は、上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施形態の構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【００７２】
【図１】本発明の例に係わる半導体装置を示す断面図。
【図２】半田ボールのレイアウトを示す平面図。
【図３】実施例としての外部端子のレイアウトを示す平面図。
【図４】図３のＸ−Ｘ線に沿う断面図。
【図５】図３のＸ−Ｘ線に沿う断面図。
【図６】図３のＸ−Ｘ線に沿う断面図。
【図７】図３のＸ−Ｘ線に沿う断面図。
【図８】比較例としての外部端子のレイアウトを示す平面図。
【図９】図８のＹ−Ｙ線に沿う断面図。
【図１０】曲げ試験結果を示す図。
【図１１】変形例を示す平面図。
【図１２】変形例を示す平面図。
【図１３】変形例を示す平面図。
【図１４】二つのスルーホールの位置関係を示す平面図。
【図１５】ｅＭＭＣアーキテクチャを示す図。
【図１６】ｅＭＭＣ外部端子のレイアウトを示す図。
【符号の説明】
【００７３】
１：  パッケージ基板、  ２：  第一の半田ボール、  ３：  第二の半田ボール、  ４：  メモリチップ、  ５：  コントローラチップ、  ６，１０：  樹脂層、  ７：  スルーホール、  ８Ａ：  第一の外部端子、  ８Ｂ：  第二の外部端子、  ９：  金属配線。
【図１】
2010103179.tif 000003
【図２】
2010103179.tif 000004
【図３】
2010103179.tif 000005
【図４】
2010103179.tif 000006
【図５】
2010103179.tif 000007
【図６】
2010103179.tif 000008
【図７】
2010103179.tif 000009
【図８】
2010103179.tif 000010
【図９】
2010103179.tif 000011
【図１０】
2010103179.tif 000012
【図１１】
2010103179.tif 000013
【図１２】
2010103179.tif 000014
【図１３】
2010103179.tif 000015
【図１４】
2010103179.tif 000016
【図１５】
2010103179.tif 000017
【図１６】
2010103179.tif 000018