(57)【要約】【課題】簡易な構成で外部からの電磁波ノイズの入射によって信号配線に発生する外部ノイズを低減させた電磁波検出素子を提供する。【解決手段】基板１の裏面のセンサ部１０３が設けられた領域に対応する対応領域一面に金属膜３５を設け、スルーホール３０を介して金属膜３５とセンサ部１０３とを接続する。【選択図】図３
2010003849.tif 000002
【特許請求の範囲】
【請求項１】
内部に導通体が形成され、かつ表面及び裏面に開口したスルーホールが複数穿設された絶縁性基板と、
前記絶縁性基板の表面及び裏面の何れか一方の面に並列に設けられた複数の走査配線と、
前記一方の面に前記走査配線と交差して並列に設けられた複数の信号配線と、
電磁波の照射に応じて電荷を発生する半導体層及び当該半導体層に発生した電荷を収集する収集電極を有し、前記走査配線と前記信号配線との交差部に対応して前記一方の面に設けられたセンサ部と、
前記絶縁性基板の他方の面の前記センサ部が設けられた領域に対応する対応領域に少なくとも設けられ、前記スルーホールの前記導通体を介して前記センサ部に接続された導電膜と、
を備えた電磁波検出素子。
【請求項２】
前記センサ部は、前記半導体層に対してバイアス電圧を印加するバイアス電極を各々有し、
前記導電膜は、各センサ部の前記バイアス電極に接続されて前記バイアス電圧を供給する
請求項１記載の電磁波検出素子。
【請求項３】
前記センサ部は、電磁波が照射されることにより前記半導体層に発生した電荷を蓄積する蓄積容量を各々有し、
前記導電膜を、各センサ部の前記蓄積容量に接続した
請求項１記載の電磁波検出素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電磁波検出素子に係り、特に、照射された電磁波により示される画像を検出する電磁波検出素子に関する。
【背景技術】
【０００２】
近年、ＴＦＴ（Thin film transistor）アクティブマトリックス基板上にＸ線感応層を配置し、Ｘ線情報を直接デジタルデータに変換できるＦＰＤ（flat panel detector）等の電磁波検出素子が実用化されている。この電磁波検出素子は、従来のイメージングプレートに比べて、即時に画像を確認でき、動画も確認できるといったメリットがあり、急速に普及が進んでいる。
【０００３】
この種の電磁波検出素子は、種々のタイプのものが提案されており、例えば、放射線を直接、半導体層で電荷に変換して蓄積する直接変換方式や、放射線を一度ＣｓＩ：Ｔｌ、ＧＯＳ（Ｇｄ２Ｏ２Ｓ：Ｔｂ）などのシンチレータで光に変換し、変換した光を半導体層で電荷に変換して蓄積する間接変換方式がある。
【０００４】
この電磁波検出素子は、例えば、複数の走査配線及び複数の信号配線が互いに交差して配設され、当該走査配線及び信号配線の各交差部に対応して電荷蓄積部及びＴＦＴスイッチが設けられ、各交差部の電荷蓄積部及びＴＦＴスイッチ素子を覆うように半導体層が設けられている。このような電磁波検出素子を用いた放射線画像撮影装置では、放射線画像を撮影する場合、Ｘ線が照射される間、各走査配線に対してＯＦＦ信号を出力して各ＴＦＴスイッチをオフにして半導体層に発生した電荷を各電荷蓄積部に蓄積し、画像を読み出す場合、各走査配線に対して１ラインずつ順にＯＮ信号を出力して各電荷蓄積部に蓄積された電荷を電気信号として読み出し、読み出した電気信号をデジタルデータへ変換することにより、放射線画像を得ている。
【０００５】
この電磁波検出素子に関する技術として、特許文献１には、基板の表裏面を貫通するスルーホールを設け、信号配線やバイアス配線、走査配線の何れかを裏面側に形成する構成が記載されている。
【特許文献１】特開２０００−１６２３２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、電磁波検出素子では、外部からの電磁波の入射によって信号配線に外部ノイズが発生する場合がある。
【０００７】
このため、例えば、特許文献１の技術を用いてバイアス配線等を裏面側に形成したとしても、信号配線に発生する外部ノイズを除去するためには、裏面側に外部からの電磁波を除去するシールド電極を別途を設ける必要がある。
【０００８】
本発明は、上記の事情に鑑み、簡易な構成で外部からの電磁波ノイズの入射によって信号配線に発生する外部ノイズを低減させた電磁波検出素子を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、請求項１記載の発明の電磁波検出素子は、内部に導通体が形成され、かつ表面及び裏面に開口したスルーホールが複数穿設された絶縁性基板と、前記絶縁性基板の表面及び裏面の何れか一方の面に並列に設けられた複数の走査配線と、前記一方の面に前記走査配線と交差して並列に設けられた複数の信号配線と、電磁波の照射に応じて電荷を発生する半導体層及び当該半導体層に発生した電荷を収集する収集電極を有し、前記走査配線と前記信号配線との交差部に対応して前記一方の面に設けられたセンサ部と、前記絶縁性基板の他方の面の前記センサ部が設けられた領域に対応する対応領域に少なくとも設けられ、前記スルーホールの前記導通体を介して前記センサ部に接続された導電膜と、を備えている。
【００１０】
本発明の電磁波検出素子は、絶縁性基板に、内部に導通体が形成され、かつ表面及び裏面に開口したスルーホールが複数穿設されており、絶縁性基板の表面及び裏面の何れか一方の面に並列に複数の走査配線が設けら、当該一方の面に走査配線と交差して複数の信号配線が並列に設けられている。
【００１１】
また、本発明の電磁波検出素子は、電磁波の照射に応じて電荷を発生する半導体層及び当該半導体層に発生した電荷を収集する収集電極を有するセンサ部が、走査配線と信号配線との交差部に対応して一方の面に設けられている。
【００１２】
そして、本発明では、導電膜が絶縁性基板の他方の面のセンサ部が設けられた領域に対応する対応領域に少なくとも設けられ、スルーホールの導通体を介して導電膜とセンサ部とが接続されている。
【００１３】
このように、本発明によれば、絶縁性基板の他方の面のセンサ部が設けられた領域に対応する対応領域に金属膜を設け、スルーホールの導通体を介して導電膜とセンサ部とを接続しているので、各センサ部に接続される共通配線を簡易に形成することができる。また、本発明によれば、外部から電磁波検出素子の他方の面側に入射する電磁波が金属膜によって遮断されるようになるため、電磁波ノイズの入射によって信号配線に発生する外部ノイズを低減させることができる。
【００１４】
なお、本発明は、請求項２に記載の発明のように、前記センサ部が、前記半導体層に対してバイアス電圧を印加するバイアス電極を各々有し、前記導電膜が、各センサ部の前記バイアス電極に接続されて前記バイアス電圧を供給するようにしてもよい。
【００１５】
また、本発明は、請求項３に記載の発明のように、前記センサ部が、電磁波が照射されることにより前記半導体層に発生した電荷を蓄積する蓄積容量を各々有し、前記導電膜を、各センサ部の前記蓄積容量に接続してもよい。
【発明の効果】
【００１６】
本発明の電磁波検出素子は、簡易な構成で外部からの電磁波ノイズの入射によって信号配線に発生する外部ノイズを低減させることができる、という優れた効果を有する。
【発明を実施するための最良の形態】
【００１７】
以下、図面を参照して本発明の画像検出器の一実施の形態を適用した放射線画像撮影装置１００について説明する。
【００１８】
図１には、本実施の形態に係る放射線画像撮影装置１００の全体構成が示されている。
【００１９】
同図に示すように、本実施の形態に係る放射線画像撮影装置１００は、電磁波検出素子１０を備えている。
【００２０】
電磁波検出素子１０は、後述する上部電極と半導体層と下部電極を備え、照射された放射線を受けて電荷を発生するセンサ部１０３と、センサ部１０３で発生した電荷を蓄積する電荷蓄積容量５と、電荷蓄積容量５に蓄積された電荷を読み出すためのＴＦＴスイッチ４と、を含んで構成される画素が２次元状に多数設けられている。電荷蓄積容量５の一方の電極は後述する金属膜３５（図２参照。）を介して接地されてグランドレベルとされている。なお、図１では、電荷蓄積容量５の一方の電極が個別にグランドに接続されているものとして示している。
【００２１】
また、電磁波検出素子１０には、上記ＴＦＴスイッチ４をＯＮ／ＯＦＦするための複数の走査配線１０１と、上記電荷蓄積容量５に蓄積された電荷を読み出すための複数の信号配線３と、が互いに交差して設けられている。
【００２２】
各信号配線３には、当該信号配線３に接続された何れかのＴＦＴスイッチ４がＯＮされることにより電荷蓄積容量５に蓄積された電荷量に応じた電気信号が流れる。各信号配線３には、各信号配線３に流れ出した電気信号を検出する信号検出回路１０５が接続されており、各走査配線１０１には、各走査配線１０１にＴＦＴスイッチ４をＯＮ／ＯＦＦするための制御信号を出力するスキャン信号制御装置１０４が接続されている。
【００２３】
信号検出回路１０５は、各信号配線３毎に、入力される電気信号を増幅する増幅回路を内蔵している。信号検出回路１０５では、各信号配線３より入力される電気信号を増幅回路により増幅して検出することにより、画像を構成する各画素の情報として、各電荷蓄積容量５に蓄積された電荷量を検出する。
【００２４】
この信号検出回路１０５及びスキャン信号制御装置１０４には、信号検出回路１０５において検出された電気信号に所定の処理を施すとともに、信号検出回路１０５に対して信号検出のタイミングを示す制御信号を出力し、スキャン信号制御装置１０４に対してスキャン信号の出力のタイミングを示す制御信号を出力する信号処理装置１０６が接続されている。
【００２５】
次に、図２及び図３を参照して、本実施の形態に係る電磁波検出素子１０についてより詳細に説明する。なお、図２には、本実施の形態に係る電磁波検出素子１０の１画素単位の構造を示す平面図が示されており、図３には、図２のＡ−Ａ線断面図が示されている。
【００２６】
本実施の形態に係る電磁波検出素子１０は、ポリイミド等の絶縁体を用いたフレキシブルプリント（ＦＰＣ）基板（以下、「基板」という。）１を備えている。この基板１には、内部に導通体が形成され、かつ表面及び裏面に開口したスルーホール３０がセンサ部１０３に対応して２次元状に複数穿設されている。また、基板１は、表面側のスルーホール３０部分にメタルキャップ３１が形成されており、裏面側のセンサ部１０３が設けられた領域に対応する対応領域に金属膜３５が設けられている。各メタルキャップ３１と金属膜３５はスルーホール３０によって電気的に接続されている。基板１にスルーホール３０やメタルキャップ３１を形成する技術は、例えば、フジクラ技報  第１０８号（２００５年４月発行）  Ｐ４４〜４７、「市場の要求に応えるＦＰＣの量産技術」に記載されているため、詳細な説明を省略する。フレキシブルプリント基板には１００μｍ以下のサイズ（直径）でスルーホールが形成可能とされており、メタルキャップ（ランド）を含めても３００μｍ以下のサイズでの製造技術が確立されている。
【００２７】
この基板１の表面には、一面に絶縁膜１５Ａが形成されている。この絶縁膜１５Ａは、例えば、ＳｉＮＸ等からなっており、例えば、ＣＶＤ（Chemical Vapor Deposition）成膜により形成される。絶縁膜１５Ａ上には、ゲート電極２、走査配線１０１（図２参照。）、及び蓄積容量下部電極１４が形成されている。ゲート電極２は走査配線１０１に接続され（図２参照。）、蓄積容量下部電極１４は絶縁膜１５Ａに形成されたバイア２４を介してメタルキャップ３１に接続されている。このゲート電極２、走査配線１０１、及び蓄積容量下部電極１４が形成された金属層（以下、この金属層を「第１信号配線層」ともいう。）は、Ａｌ若しくはＣｕ、又はＡｌ若しくはＣｕを主体とした積層膜を用いて形成されているが、これらに限定されるものではない。
【００２８】
第１信号配線層上には、一面に絶縁膜１５Ｂが形成されている。この絶縁膜１５Ｂも、例えば、ＳｉＮＸ 等からなっており、例えば、ＣＶＤ（Chemical Vapor Deposition）成膜により形成される。
【００２９】
絶縁膜１５Ｂ上のゲート電極２に対応する位置には、半導体活性層８が形成されている。この半導体活性層８は、ＴＦＴスイッチ４のチャネル部であり、例えば、アモルファスシリコン膜からなる。
【００３０】
これらの上層には、ソース電極９、及びドレイン電極１３が形成されている。このソース電極９及びドレイン電極１３が形成された金属層には、ソース電極９、ドレイン電極１３とともに、信号配線３、及び蓄積容量下部電極１４に対応する位置に蓄積容量上部電極１８が形成されている。ソース電極９は信号配線３に接続され、ドレイン電極１３は蓄積容量上部電極１８に接続されている（図２参照。）。このソース電極９、ドレイン電極１３、信号配線３、及び蓄積容量上部電極１８が形成された金属層（以下、この金属層を「第２信号配線層」ともいう。）も、Ａｌ若しくはＣｕ、又はＡｌ若しくはＣｕを主体とした積層膜を用いて形成されているが、これらに限定されるものではない。
【００３１】
このソース電極９及びドレイン電極１３と半導体活性層８との間にはコンタクト層（不図示）が形成されている。このコンタクト層は、不純物添加アモルファスシリコン等の不純物添加半導体からなる。
【００３２】
本実施の形態に係る電磁波検出素子１０では、ゲート電極２や絶縁膜１５Ｂ、ソース電極９、ドレイン電極１３、半導体活性層８によりＴＦＴスイッチ４が構成されており、蓄積容量下部電極１４や絶縁膜１５Ｂ、蓄積容量上部電極１８により電荷蓄積容量５が構成されている。なお、ＴＦＴスイッチ４は電荷蓄積容量５に蓄積される電荷の極性によってソース電極９とドレイン電極１３が逆となる。
【００３３】
第２信号配線層上には、一面に絶縁膜１５Ｃが形成されている。この絶縁膜１５Ｃも、例えば、ＳｉＮＸ 等からなっており、例えば、ＣＶＤ成膜により形成される。
【００３４】
そして、これらの上層の基板１上の画素が設けられた領域のほぼ全面（ほぼ全領域）には、層間絶縁膜１２が形成されている。この層間絶縁膜１２は、感光性を有するアクリル樹脂などの有機材料からなり、膜厚が１〜４μｍ、比誘電率が２〜４である。本実施の形態に係る電磁波検出素子１０では、この層間絶縁膜１２によって層間絶縁膜１２上層と下層に配置される金属間の容量を低く抑えている。また、一般的にこのような材料は平坦化膜としての機能も有しており、下層の段差が平坦化される効果も有する。これにより、上層に配置される半導体層６の形状が平坦化されるため、半導体層６の凹凸による吸収効率の低下や、リーク電流の増加を抑制することができる。この層間絶縁膜１２には、蓄積容量上部電極１８と対向する位置にコンタクトホール１６が形成されている。
【００３５】
層間絶縁膜１２上には、各画素毎に、各々コンタクトホール１６を埋めつつ、画素領域を覆うようにセンサ部１０３の下部電極１１が形成されている。この下部電極１１は、非晶質透明導電酸化膜（ＩＴＯ）からなり、蓄積容量上部電極１８と接続されている。
【００３６】
下部電極１１上の基板１上の画素が設けられた画素領域のほぼ全面には、半導体層６が一様に形成されている。この半導体層６は、Ｘ線などの電磁波が照射されることにより、内部に電荷（電子−正孔）を発生するものである。つまり、半導体層６は電磁波導電性を有し、Ｘ線による画像情報を電荷情報に変換するためのものである。半導体層６は、例えば、セレンを主成分とする非晶質のａ−Ｓｅ（アモルファスセレン）からなる。ここで、主成分とは、５０％以上の含有率を有するということである。
【００３７】
この半導体層６上には、上部電極７が形成されている。この上部電極７には、不図示のバイアス電源が接続されており、バイアス電源からバイアス電圧が供給されている。
【００３８】
一方、基板１の裏面に形成されたは金属膜３５は、図示しない配線を介して接地され、電圧レベルがグランドレベルとされている。
【００３９】
図４には、本実施の形態に係る電磁波検出素子１０の構成を模式的に示した斜視図が示されてる。
【００４０】
同図に示すように、基板１には、表裏面を貫通し、内部に導通体が形成されたスルーホール３０が複数設けらている。基板１の表面には、複数の走査配線１０１が並列に設けられ、走査配線１０１と交差して複数の信号配線３が並列に設けられている。また、基板１の表面には、下部電極１１が走査配線１０１と信号配線３との交差部に対応してセンサ部１０３及び電荷蓄積容量５（図４では、蓄積容量下部電極１４を図示している）が設けられている。一方、基板１の裏面には、一面に金属膜３５が設けられており、金属膜３５はスルーホール３９を介して蓄積容量下部電極１４に接続されている。
【００４１】
次に、図５（Ａ）〜（Ｈ）を参照して、本実施形態に係る電磁波検出素子１０の製造工程の一例を説明する。
【００４２】
基板１は、スルーホール３０が複数設けられ、表面側のスルーホール３０部分にメタルキャップ３１が形成され、裏面側のセンサ部１０３が設けられた領域に対応する対応領域一面に金属膜３５が設けられている。
【００４３】
まず、基板１の表面上に、ベースコート膜として絶縁膜１５Ａを堆積し、バイア２４を形成する（図５（Ａ））。ベースコート膜は、ＴＦＴ製造プロセスにおいてＦＰＣ基板からのアウトガス、ＦＰＣ基板への薬液ダメージ、ＦＰＣ基板の薬液吸収による膨潤を防いでいる。絶縁膜１５Ａは、ＳｉＮｘからなり膜厚は５０〜５００ｎｍで、ＣＶＤ法又はスパッタ法にて堆積する。特に基板１がフレキシブルの樹脂基板である場合には、通常耐熱性が１５０〜３００℃以下である。このため、絶縁膜１５Ａとしてはスパッタリング形成するＳｉＮｘや、ＳｉＯ２が好ましい。その後、その後、絶縁膜１５Ａに対して、フォトリソグラフィー技術にてバイア２４のパターンニングを行い、ドライエッチ法にて選択的にパターンニングする。なお、裏面の金属膜３５の耐性が不十分な場合には、裏面側にもベースコート膜を成膜することが好ましい。
【００４４】
次に、絶縁膜１５Ａ上に、第１信号配線層として、ゲート電極２、走査配線１０１、及び蓄積容量下部電極１４を形成する（図５（Ｂ））。絶縁膜１５Ａは、ＳｉＮｘからなり膜厚は２００〜６００ｎｍで、Ｐ−ＣＶＤ（Plasma-Chemical Vapor Deposition）法にて堆積する。第１信号配線層は、Ａｌ若しくはＣｕ、又はＡｌ若しくはＣｕを主体とした合金等の低抵抗金属、もしくは低抵抗金属と高融点金属からなるバリアメタル層との積層膜からなり、膜厚が１００〜３００ｎｍ前後でスパッタリング法にて堆積される。その後、フォトリソグラフィー技術にてレジスト膜のパターンニングを行う。その後、Ａｌ用のエッチャントによるウェットエッチ法か、ドライエッチ法にて金属膜をパターンニングする。その後、レジストを除去することにより第１信号配線層が完成する。
【００４５】
次に、第１信号配線層が形成された基板１上に、絶縁膜１５Ｂを堆積する（図５（Ｃ））。絶縁膜１５Ｂは、ＳｉＮｘからなり膜厚は２００〜６００ｎｍで、Ｐ−ＣＶＤ法にて堆積する。基板１がフレキ基板である場合、絶縁膜１５Ｂも低温形成が好ましい。絶縁膜１５Ｂとしてはベースコート膜と同様スパッタリング形成のＳｉＮｘやＳｉＯ２を採用する場合もある。一方で、絶縁膜１５ＢはＴＦＴのゲート絶縁膜として機能するため、絶縁膜１５Ｂとしては特性面からはＣＶＤ形成するＳｉＮｘが良い。そこで、従来３００℃以上のＣＶＤ成膜温度を、２００℃前後で実現する方法も提案されている。
【００４６】
次に、絶縁膜１５Ｂ上に、半導体活性層８、コンタクト層（不図示）を順次堆積する（図５（Ｄ））。半導体活性層８はアモルファスシリコンからなり膜厚２０〜２００ｎｍ前後、コンタクト層は不純物添加アモルファスシリコンからなり膜厚１０〜１００ｎｍ前後で、Ｐ−ＣＶＤ法にて堆積する。アモルファスシリコン膜のＣＶＤ成膜は、通常２００〜３５０℃で行なわれる。基板１に樹脂等の耐熱性の低い基板を採用する場合には、半導体活性層８としてはＺｎＯや、ＩＧＺＯ等のスパッタリング法で常温成膜できる半導体膜を適用することも提案されている。その後、フォトリソグラフィー技術によりレジストのパターンニングを行う。その後、半導体活性層８と不純物添加半導体によるコンタクト層を絶縁膜１５Ｂに対し選択的にドライエッチングすることにより半導体活性領域を形成する。
【００４７】
次に、絶縁膜１５Ｂ、及び半導体活性層８の上層に、第２信号配線層として、ソース電極９、ドレイン電極１３、信号配線３、及び蓄積容量下部電極１４を形成し、絶縁膜１５Ｃを堆積する（図５（Ｅ））。この第２信号配線層は、第１信号配線層と同様に、Ａｌ若しくはＣｕ、又はＡｌ若しくはＣｕを主体とした合金等の低抵抗金属、もしくは低抵抗金属と高融点金属からなるバリアメタル層との積層膜からなり、膜厚が１００〜３００ｎｍ前後である。第１信号配線層と同様に、フォトリソグラフィー技術にてレジスト膜のパターンニングを行い、Ａｌ用のエッチャントによるウェットエッチ法か、ドライエッチ法にて金属膜をパターンニングする。その後、レジストを除去することにより第２信号配線層が完成する。絶縁膜１５Ｃも、ＳｉＮｘからなり膜厚は２００〜６００ｎｍで、Ｐ−ＣＶＤ法にて堆積する。
【００４８】
次に、上記のように形成された層の上層に、層間絶縁膜１２を堆積し、コンタクトホール１６を形成する（図５（Ｆ））。層間絶縁膜はＳｉＮｘ、ＳｉＯ２等の無機材料か、もしくはＳＯＧ、感光性アクリル材料等の有機絶縁膜材料からなる。一般的に有機絶縁膜材料の方が誘電率が低く、また厚膜化が容易なため信号配線３−電荷収集電極間の容量低減に効果があり好ましい。感光性有機絶縁膜材料の場合には、材料を１〜３μｍ前後の膜厚でスピン塗布後、フォトリソグラフィー技術にてコンタクトホール１６のパターンニングを行い、専用エッチャントにてパターンニングし、焼成することにより完成する。感光性材料でない場合には他のレイヤーと同様にフォトリソグラフィー後にドライエッチなどを行いコンタクトホールの形成を行う。なお、コンタクトホール１６の大きさは、１０μｍ角よりも小さいことが望ましい。コンタクトホール１６が大きい場合、半導体膜６を製膜後に段差部により結晶化が生じるからである。
【００４９】
次に、上記の層の上層にＡｌ系材料もしくはＩＴＯ等の金属材料をスパッタリング法により堆積する。膜厚は２０〜２００ｎｍ前後である。フォトリソグラフィー技術にてパターンニングを行い、メタル用のエッチャント等によるウェットエッチ法か、ドライエッチ法にてパターンニングして下部電極１４を形成する（図５（Ｇ））。
【００５０】
次に、上記のように形成された層の上層に、半導体層６を一様に形成し、半導体層６上に上部電極７を形成する（図５（Ｈ））。半導体層６は、例えば、セレンを主成分とする非晶質のａ−Ｓｅ（アモルファスセレン）からなる。上部電極７には、不図示のバイアス電源が接続されており、バイアス電源からバイアス電圧が供給されている。
【００５１】
次に、本実施の形態に係る放射線画像撮影装置１００の動作原理について説明する。
【００５２】
上部電極７と蓄積容量下部電極１４との間に電圧を印加した状態で、半導体層６にＸ線が照射されると、半導体層６内に電荷（電子−正孔対）が発生する。
【００５３】
半導体層６と電荷蓄積容量５とは電気的に直列に接続された構造となっているので、半導体層６内に発生した電子は＋電極側に移動すると共に、正孔は−電極側に移動し、その結果、電荷蓄積容量５に電荷が蓄積される。
【００５４】
画像読出時には、ＴＦＴスイッチ４のゲート電極２に走査配線１０１を介して順次ＯＮ信号（＋１０〜２０Ｖ）が印加される。これにより、ＴＦＴスイッチ４が順次ＯＮされ、電荷蓄積容量５に蓄積された電荷量に応じた電気信号が信号配線３に流れ出す。信号検出回路１０５は、信号配線３に流れ出した電気信号に基づいて各センサ部１０３の電荷蓄積容量５に蓄積された電荷量を、画像を構成する各画素の情報として検出する。これにより、電磁波検出素子１０に照射されたＸ線により示される画像を示す画像情報を得ることができる。
【００５５】
また、本実施の形態に係る放射線画像撮影装置１００では、金属膜３５を図示しない配線を介して接地させており、各蓄積容量下部電極１４とスルーホール３０を介して金属膜３５に接続させている。これにより、各蓄積容量下部電極１４は電圧レベルがグランドレベルとなる。このように、各蓄積容量下部電極１４に接続する配線として金属膜３５を裏面側に設けることにより、各センサ部１０３に接続される共通配線を簡易に形成することができ、センサ部１０３や走査配線１０１の配置構成も容易となる。また、金属膜３５を裏面側のセンサ部１０３が設けられた領域に対応する対応領域一面に設けることにより、外部から電磁波検出素子１０の裏面側に入射する電磁波が遮断されるようになるため、信号配線３に発生する外部ノイズを低減させることができる。
【００５６】
なお、上記実施の形態では、基板１としてポリイミド等の絶縁体を用いた場合について説明したが、無アルカリガラス等からなる基板を用いもよい。この場合は、例えば、ウェットエッジ又はサンドブラスト工程を行うことにより基板にスルーホールを形成することができる。
【００５７】
また、上記実施の形態では、基板１の裏面のセンサ部１０３が設けられた領域に対応する対応領域に金属膜３５を設けた場合について説明したが、基板１の裏面側一面に設けてもよい。
【００５８】
また、上記実施の形態では、信号配線３を第２信号配線層に形成した場合について説明したが、本発明はこれに限定されるものではなく、より多くの金属層を用いて形成してもよい。例えば、絶縁膜１５Ｃ上に第３信号配線層として信号配線３を形成してもよい。図６には、絶縁膜１５Ｃ上に信号配線３を形成した場合の電磁波検出素子１０の１画素単位の構造を示す平面図が示されており、図７には、図６のＡ−Ａ線断面図が示されている。
【００５９】
信号配線３は、低抵抗化することが必要なため、厚膜化することが好ましい。つまり、信号配線３の金属層は、ソース電極とドレイン電極の金属層よりも厚くすることが望ましい。しかし、ソース電極９及びドレイン電極１３と同層に信号配線３を形成した場合には、金属膜を厚膜化した場合、パターンニングの精度が落ちるため、膜厚に制限があった。これに対し、信号配線３をソース電極９及びドレイン電極１３と別な配線層に（例えば、第３信号配線層）に形成するようにした場合は、信号配線３を厚膜化して低抵抗な信号配線３を実現することができ、信号配線３ノイズを低減できる。また、ソース電極およびドレイン電極等の金属層を薄くすることができるのでプロセスを削減することができる。
【００６０】
また、ＴＦＴスイッチ４の製造工程において、静電破壊に起因して各信号配線間でリーク不良が多発することが問題となっている。信号配線３を第３信号配線層に形成するようにした場合は、ＴＦＴスイッチ４のソース電極−ゲート電極間の方が信号配線３と走査配線１０１の交差部よりも絶縁膜が薄くすることができるため、耐電圧が低く設定される。これにより、静電気によりリーク不良が発生した場合にも、高い確率でＴＦＴスイッチ４のリーク不良となる。電磁波検出素子１０では、配線間のリーク不良が発生した場合、ライン欠陥不良となるが、ＴＦＴスイッチ４でのリーク不良が発生した場合、ＴＦＴスイッチ４を切り離せば単一画素の不良とすることができる。通常、放射線画像撮影装置１００では、単一画素の不良の場合、周辺画素のデータから欠陥画素の情報を生成し、画像補正することにより良品化することができるが、ライン欠陥不良の場合、画像補間による修正は困難な場合が多い。したがって、上記のようにライン欠陥不良を回避するようにすることによって製造歩留まりを向上することができる。
【００６１】
また、上記実施の形態では、図示しない配線を介して接地させた金属膜３５をスルーホール３０を介して各電荷蓄積容量５の蓄積容量下部電極１４に接続させた場合について説明したが、本発明はこれに限定されるものではない。例えば、金属膜３５を電源等に接続させて各電荷蓄積容量５の蓄積容量下部電極１４にバイアス電圧を印加するように構成してもよい。
【００６２】
また、上記実施の形態では、各信号配線層及び金属膜３５を導電性を有する金属材料によって形成した場合について説明したが、本発明はこれに限定されるものではなく、導電性を有すれば金属材料に限定されるものではない。
【００６３】
また、上記実施の形態では、金属膜３５をスルーホール３０を介して各電荷蓄積容量５の蓄積容量下部電極１４に対して接続した場合について説明したが、本発明はこれに限定されるものではない。例えば、各センサ部１０３に対応して個別に上部電極７を形成して、半導体層６に対して各上部電極７からバイアス電圧を印加するように構成した場合、例えば、層間絶縁膜１２及び絶縁膜１５Ａ〜１５Ｃにコンタクトホールを形成し、当該コンタクトホール及びスルーホール３０を介して各上部電極７と金属膜３５を接続させて各上部電極７に金属膜３５からバイアス電圧を印加するようにしてもよい。
【００６４】
また、上記実施の形態では、半導体層６において放射線を直接電荷に変換する、いわゆる直接変換方式の電磁波検出素子１０に適用した場合について説明したが、本発明はこれに限定されるものではない。例えば、放射線が衝突することにより電磁波（例えば、光）を発する物質、いわゆるシンチレータにより発生した光を光電変換し、得られる電荷を各光電変換素子に付随する容量（補助容量をさらに付設する場合もある）に蓄積する、いわゆる間接変換方式の電磁波検出素子において、基板に表裏面を貫通し、内部に導通層が形成されたスルーホールを複数設け、基板の裏面側に金属膜を設けて、金属膜をスルーホールを介して表面側の各光電変換素子の電極に接続させて、各光電変換素子の電極にバイアス電圧を印加する構成としてもよい。
【００６５】
図８には、直接変換方式の電磁波検出素子１０の１画素単位の構造を示す平面図が示されており、図９には、図８のＡ−Ａ線断面図が示されている。
【００６６】
この間接変換方式の電磁波検出素子では、半導体層（例えば、ｎ＋層、ｉ層、ｐ＋層を順に積層したＰＩＮ構造のフォトダイオード）６上にシンチレータ４０による層を形成し、一旦Ｘ線をシンチレータ４０に吸収させ、その際にシンチレータ４０から生じる光を受けて半導体層６が電荷を発生することになるが、半導体層６としては０．２μｍから１μｍ程度の厚さでよい。これにより、画素毎の下部電極１１の静電容量が大きくなるので、直接変換方式のように電荷蓄積容量５を別途形成しない場合も多い。例えば、図８及び図９に示す直接変換方式の電磁波検出素子１０では、絶縁膜１５Ｃ上に接続部４２を形成し、絶縁膜１５Ｂに形成されたコンタクトホール４４を介して接続部４２とドレイン電極１３を接続すると共に、層間絶縁膜１２に形成されたコンタクトホール１６を介して接続部４２と下部電極１１を接続している。すなわち、ドレイン電極１３と下部電極１１とは接続部４２によって電気的に接続されている。なお、図８及び図９に示す直接変換方式の電磁波検出素子１０では、この接続部４２上に絶縁膜１５Ｄがさらに形成されている。
【００６７】
間接変換方式の電磁波検出素子では、直接変換方式の電磁波検出素子のように半導体層６を連続的に形成しても良いが、図８及び図９に示すように半導体層６が絶縁膜１５Ｅ及び坦化膜４３によって画素毎に区切られてアレイ状に設けられることが多い。この場合は、例えば、図８及び図９に示すように、画素毎に層間絶縁膜１２及び絶縁膜１５Ｂ〜１５Ｅにコンタクトホール４６Ａ〜４６Ｄを形成すると共に、第２信号配線層に接続部４５を形成する。そして、絶縁膜１５Ｂに形成されたコンタクトホール４６Ａを介して接続部４５と蓄積容量下部電極１４を接続すると共に、絶縁膜１５Ｃのコンタクトホール４６Ｂに形成されたコンタクト４８Ａ、層間絶縁膜１２のコンタクトホール４６Ｃに形成されたコンタクト４８Ｂ、及び絶縁膜１５Ｃのコンタクトホール４６Ｄを介して接続部４５と上部電極７とを接続させる。すなわち、各上部電極７と金属膜３５とは接続部４５、コンタクト４８Ａ、及びコンタクト４８Ｂによって電気的に接続されている。このように金属膜３５を各上部電極７と接続した場合は、各上部電極７に金属膜３５からバイアス電圧を印加してもよい。
【００６８】
また、上記実施の形態では、検出対象とする電磁波としてＸ線を検出することにより画像を検出する放射線画像撮影装置１００に本発明を適用した場合について説明したが、本発明はこれに限定されるものではなく、例えば、検出対象とする電磁波は可視光や紫外線、赤外線等いずれであってもよい。
【００６９】
その他、上記実施の形態で説明した放射線画像撮影装置１００の構成（図１参照。）及び電磁波検出素子１０の構成（図２〜図７）は一例であり、本発明の主旨を逸脱しない範囲内において適宜変更可能であることは言うまでもない。
【図面の簡単な説明】
【００７０】
【図１】実施の形態に係る放射線画像撮影装置の全体構成を示す構成図である。
【図２】実施の形態に係る電磁波検出素子の構成を示す平面図である。
【図３】実施の形態に係る電磁波検出素子の線断面図である。
【図４】実施の形態に係る電磁波検出素子の構成を模式的に示した斜視図である。
【図５】実施の形態に係る電磁波検出素子の製造工程を示す図である。
【図６】他の形態に係る電磁波検出素子の構成を示す平面図である。
【図７】他の形態に係る電磁波検出素子の線断面図である。
【図８】他の形態に係る間接変換方式の電磁波検出素子の構成を示す平面図である。
【図９】他の形態に係る間接変換方式の電磁波検出素子の線断面図である。
【符号の説明】
【００７１】
１    基板（絶縁性基板）
３    信号配線
４    ＴＦＴスイッチ（薄膜トランジスタ）
５    電荷蓄積容量
６    半導体層
７    上部電極（バイアス電極）
１０  電磁波検出素子
１１  下部電極
１２  層間絶縁膜
１３  ドレイン電極
１４  蓄積容量下部電極
１５Ａ  絶縁膜
１５Ｂ  絶縁膜
１５Ｃ  絶縁膜
３０  スルーホール
３５  金属膜（導電膜）
１００  放射線画像撮影装置
１０１  走査配線
１０３  センサ部
【図１】
2010003849.tif 000003
【図２】
2010003849.tif 000004
【図３】
2010003849.tif 000005
【図４】
2010003849.tif 000006
【図５】
2010003849.tif 000007
【図６】
2010003849.tif 000008
【図７】
2010003849.tif 000009
【図８】
2010003849.tif 000010
【図９】
2010003849.tif 000011