(57)【要約】【課題】基板と放熱板との接着面積を充分に確保すると共に、余分な接着材料の漏れ出しに起因する不具合を解消することができる半導体装置を提供する。【解決手段】コアレス基板２と、コアレス基板２にフリップチップ実装された半導体チップ３と、半導体チップ３とＴＩＭ材１７を介して接合されると共に封止樹脂層４とシールバンド材１８を介して接合されたリッド５とを備え、リッド５の封止樹脂層４との接合面に複数のディンプル１６ａを形成する。【選択図】図１
2010103244.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
該基板に表面をフェイスダウンした状態で実装された半導体チップと、
前記基板の半導体チップ搭載領域の周辺領域に設けられた補強材と、
前記半導体チップと高熱伝導性材料を介して接合されると共に前記補強材と接着材料を介して接合されることにより前記半導体チップ及び前記補強材上に配置され、前記補強材との接合面に凹凸部が設けられた放熱板とを備える
半導体装置。
【請求項２】
前記放熱板の前記補強材との接合面に、同放熱板の周辺領域から中央領域に向けてその深さが深くなる有底の凹部が設けられた
請求項１に記載の半導体装置。
【請求項３】
前記放熱板の前記補強材との接合面に、貫通孔が設けられた
請求項１に記載の半導体装置。
【請求項４】
前記補強材の前記放熱板との接合面に凹凸部が設けられた
請求項１、請求項２または請求項３に記載の半導体装置。
【請求項５】
配線パターンが設けられた基板に表面をフェイスダウンした半導体チップをフリップチップ実装する工程と、
フリップチップ実装された半導体チップの周辺領域に補強材を形成する工程と、
前記半導体チップの裏面に高熱伝導性材料を塗布すると共に前記補強材表面に接着材料を塗布した後に、半導体チップ及び補強材上に、前記補強材との接合面に凹凸部が設けられた放熱板を接合する工程とを備える
半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置及びその製造方法に関する。詳しくは、半導体チップと高熱伝導性材料を介して接合された放熱板を備える半導体装置及びその製造方法に係るものである。
【背景技術】
【０００２】
近年、コンピュータ、携帯電話、ＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｃｅ）等の電子機器の小型化、高機能化及び高速化が進んでいる。そのために、こうした電子機器向けのＩＣ（集積回路）、ＬＳＩ（大規模集積回路）等の半導体チップを搭載した半導体装置の更なる小型化、高速化及び高密度化が要求されている。そして、半導体装置の小型化、高速化及び高密度化は、消費電力の増加を招き、単位体積当たりの発熱量も増加する傾向にある。
【０００３】
ところで、半導体チップの実装構造として、半導体チップの電極が形成された面をフェイスダウンした状態で、基板に半田バンプを用いてフリップチップ実装する構造が知られている。しかし、フリップチップ実装された半導体装置は、半導体チップ及び基板の熱膨張係数の差異によっては、発熱により半田バンプによる接合部に応力が発生し、接続信頼性を低下させるという問題を生じることもある。
【０００４】
そこで、互いに熱膨張係数が異なる半導体チップ及び基板を半田バンプ等の接続部材によって接続した場合に、接続部分に応力が生じるといった問題に対応すべく、特許文献１に記載の技術が提案されている。
具体的には、特許文献１では、熱膨張係数が基板の熱膨張係数と同一または略同一の値を有する部材（リッド）でパッケージングするという技術が提案されている。そして、こうした技術によって、基板に設けられた複数のパッドの各々と半導体チップに設けられた複数の入力端子の各々とを接合する接合部材に応力が生じることを抑制するというものである。
【０００５】
以下、図面を参照して、特許文献１に記載された技術について説明を行なう。
図１５は従来の半導体装置を説明するための模式図であり、ここで示す半導体装置１０１は、配線基板１０２と、半導体チップ１０３と、半導体チップの上面に設けられたリッド１０４を備える。
【０００６】
配線基板１０２は、複数のパッド１０５を有しており、このパッド１０５は配線基板１０２の表面または内層に配置された配線と接続されている。
【０００７】
半導体チップ１０３は、配線基板１０２に表面をフェイスダウンした状態でフリップチップ実装されている。また、複数の入出力端子１０６が半導体チップの下面（表面）に設けられており、入出力端子の各々は格子状に配列され、配線基板１０２上の複数のパッド１０５の各々と対応する位置に設けられている。なお、複数の入出力端子１０６と複数のパッド１０５の対応するもの同士は半田１０７により接続されている。
【０００８】
リッド１０４は、凹部が設けられており、断面が凹状の形状を呈すると共に、凹部の底面に半導体チップ１０３の上面が高熱伝導性接着材１０８により接着されている。また、リッド１０４の端縁は接着材料１０９により配線基板１０２の上面に接着されている。従って、リッド１０４、接着材料１０９及び配線基板１０２によって、半導体チップ１０３は完全に封止された状態を構成している。
【０００９】
ここで、リッドは銅または横銅から構成されており、銅の熱膨張係数は１６．５×１０−６／℃であり、黄銅の熱膨張係数は１７．３×１０−６／℃であり、配線基板１０２の熱膨張係数（１５〜２０×１０−６／℃）と略同一の値である。
【００１０】
この様に、特許文献１に記載の技術では、配線基板の熱膨張係数と同一または略同一の熱膨張係数を有する材料でリッドを構成することによって、半田１０７に応力が加わることを抑止している。
【００１１】
ところで、半導体チップを配線基板にフリップチップ実装した場合には、配線基板と半導体チップとの電気接続部分を保護するために、一般的にアンダーフィル材によって補強がなされている。具体的には、エポキシ樹脂等を主成分とする液状のアンダーフィル材を配線基板と半導体チップとの間隙に充填した後に、熱を印加してアンダーフィル材を硬化することによって、配線基板と半導体チップとの電気的接続部分の補強を実現している。
【００１２】
しかし、アンダーフィル材を硬化するための加熱の影響で、配線基板に反りが生じてしまい、配線基板とリッドとの間隔は、パッケージ毎に異なり、また、パッケージ内でもバラツキが生じている。そのため、リッドを確実に配線基板に固定するためには、配線基板とリッドとの間に塗布する接着材料の分量を多くしなければならず、その結果、接着材料漏れの問題が生じていた。
【００１３】
即ち、配線基板とリッドとの間隔にバラツキがある場合に、配線基板とリッドとの間隔が小さいことを想定して接着材料を塗布した場合には、接着材料の分量が不充分となって、リッドの固定が不充分となってしまう恐れがある。そのために、配線基板とリッドとの間隔が大きいことを想定して多くの分量の接着材料を塗布することとになり、接着材料が漏れ出し、パッケージ不良が生じたり、エアベントが潰れたりといった諸問題が生じている。
【００１４】
そこで、リッドと配線基板との充分な接続を確保しつつ、接着材料がパッケージ外形から漏れ出さない様にするために、図１６で示す様に、リッドにリッドサイズよりも一回り小さい接着用凹部１２０を形成している。
【００１５】
即ち、配線基板とリッドとの間隔が大きいことを想定して多くの分量の接着材料を塗布して接着材料が漏れ出したとしても、漏れ出した接着材料を接着用凹部１２０に留めることでパッケージ不良が生じたり、エアベントが潰れたりといった諸問題に対応している。なお、図１６中符合Ａは漏れ出した接着材料を示している。
【００１６】
【特許文献１】特開平１１−３５４６７７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
しかしながら、次世代の半導体パッケージとしては、コアレス基板を用いることが想定されている。そして、コアレス基板を用いた場合には、従来の基板（コア材Ｃを有する基板）よりも反り変形量が大きくなってしまうと考えられるために、接着用凹部が設けられたリッドを用いたとしても、接着材料の漏れ出しに充分に対応できない可能性が考えられる。
【００１８】
また、反り変形量が大きくなることでコアレス基板とリッドとの接着面積が小さくなり、コアレス基板にリッドが充分に固定されないということも考えられる。
【００１９】
本発明は以上の点に鑑みて創案されたものであって、基板と放熱板との接着面積を充分に確保すると共に、余分な接着材料の漏れ出しに起因する不具合を解消することができる半導体装置及びその製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【００２０】
上記の目的を達成するために、本発明に係る半導体装置は、基板と、該基板に表面をフェイスダウンした状態で実装された半導体チップと、前記基板の半導体チップ搭載領域の周辺領域に設けられた補強材と、前記半導体チップと高熱伝導性材料を介して接合されると共に前記補強材と接着材料を介して接合されることにより前記半導体チップ及び前記補強材上に配置され、前記補強材との接合面に凹凸部が設けられた放熱板とを備える。
【００２１】
ここで、放熱板の補強材との接合面に設けられた凹凸部によって、余分な接着材料を留めることができ、余分な接着材料の漏れ出しに起因する不具合を解消することができる。また、放熱板の補強材との接合面に設けられた凹凸部によって、放熱板と接着材料との接触面積が増大し、基板と放熱板との接着面積を充分に確保することができる。
【００２２】
また、上記の目的を達成するために、本発明に係る半導体装置の製造方法は、配線パターンが設けられた基板に表面をフェイスダウンした半導体チップをフリップチップ実装する工程と、フリップチップ実装された半導体チップの周辺領域に補強材を形成する工程と、前記半導体チップの裏面に高熱伝導性材料を塗布すると共に前記補強材表面に接着材料を塗布した後に、半導体チップ及び補強材上に、前記補強材との接合面に凹凸部が設けられた放熱板を接合する工程とを備える。
【００２３】
ここで、補強材との接合面に凹凸部が設けられた放熱板を接合することによって、余分な接着材料を凹凸部に留めることができ、余分な接着材料の漏れ出しに起因する不具合を解消することができる。また、放熱板と接着材料との接触面積が増大し、基板と放熱板との接着面積を充分に確保することができる。
【発明の効果】
【００２４】
本発明を適用した半導体装置及びその製造方法では、基板と放熱板との接着面積を充分に確保することができ、更には、余分な接着材料の漏れ出しに起因する不具合をも解消することができる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施の形態について図面を参照しながら説明し、本発明の理解に供する。
図１は本発明を適用した半導体装置の一例を説明するための模式図である。ここで示す半導体装置１は、コアレス基板２と、表面をフェイスダウンした状態でコアレス基板２にフリップチップ実装されたＬＳＩ等の半導体チップ３と、半導体チップ３の周囲を封止する封止樹脂層４と、半導体チップ３上に配置されたリッド５を有する。
【００２６】
ここで、本実施例で示す半導体装置１は、コアレス基板２の裏面に複数の半田ボール６がアレイ状に配設されたＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）型の半導体パッケージ構造を有している場合を例に挙げている。なお、「コアレス基板２の裏面」とは、半導体チップ３が実装される面とは反対側の面を意味している。
【００２７】
また、「半導体チップ３の表面」とは、実装されるコアレス基板２と電気的に接合される導通部が設けられている面を意味している。そして、半導体チップ３が、その表面をフェイスダウンした状態でコアレス基板に実装されることで、半導体チップ３とコアレス基板２との導通経路の短縮化が図れ、半導体装置の小型化が実現することとなる。
【００２８】
更に、半導体チップ３のフリップチップ実装は、コアレス基板２と半導体チップ３とを半田バンプを用いたＣ４（Ｃｏｎｔｒｏｌｌｅｄ  Ｃｏｌｌａｐｓｅ  Ｃｈｉｐ  Ｃｏｎｎｅｃｔｉｏｎ）技術により電気的に接続している。
【００２９】
また、半導体チップ３とコアレス基板２との隙間にはアンダーフィル材（図示せず）が充填されている。なお、アンダーフィル材が充填されることで、温度サイクル時にコアレス基板２と半導体チップ３との熱膨張係数の差により半田接合部分に生じるストレスを分散することができ、温度変化に対する動作安定性が改善されることとなる。
【００３０】
この様に、アンダーフィル材は半田接合部の保護を目的としており、隙間を充填する適度な粘性を有することが好ましい。しかし、アンダーフィル材は、その粘性や表面張力、製造方法によってコアレス基板２と半導体チップ３との隙間から半導体チップ３の側面にはみ出すことが充分に考えられる。そこで、後述する封止樹脂層４は、半導体チップの側面にはみ出したアンダーフィル材を介して封止することが好ましく、こうした構成を採用することで、光、熱及び湿度等の環境から半導体チップ３を保護することができる。
【００３１】
また、コアレス基板２は、その裏面にボールランド部（図示せず）が設けられており、それぞれのボールランド部に半田ボール６が接合されている。更に、コアレス基板２は、その裏面に電極パッド（図示せず）が設けられており、それぞれの電極パッドにキャパシタ９が実装されている。
【００３２】
図２は本実施例のコアレス基板２の構造を詳細に説明するための模式的な断面図である。ここで示すコアレス基板２は、層間絶縁膜１０と配線層１１とが交互に積層された多層配線構造を有しており、複数の配線層１１が層間絶縁膜１０を介して積層されている。また、配線層１１には、例えば銅材料が用いられており、層が異なる配線層１１間は、層間絶縁膜１０に設けられたビアプラグ１２により電気的に接続されている。更に、コアレス基板２の裏面の配線層１１ａの周囲には、耐熱性に優れた樹脂材料からなるソルダーレジスト層１３が形成され、コアレス基板２に半田付けを行なう際に、必要な箇所以外に半田が付着しない様に最下層の層間絶縁膜１０ａがコーティングされている。
【００３３】
また、コアレス基板２の裏面には、半田ボール６が接合されるボールランド部７がアレイ状に複数配設されている。更に、キャパシタ９を実装する電極部分には、錫（Ｓｎ）、銀（Ａｇ）、銅（Ｃｕ）またはこれらの合金からなる電極パッド１４が形成されている。
【００３４】
一方、半導体チップ３が実装される側にあたるコアレス基板２の表面には、電解めっきにより形成されたニッケル（Ｎｉ）、鉛（Ｐｂ）、金（Ａｕ）またはこれらの合金からなる電極パッド１５がアレイ状に複数配設されている。また、電極パッド１５の上に、錫、鉛またはこれらの合金からなるＣ４バンプ２２が設けられている。
【００３５】
この様に、本実施例ではコアレス基板を用いることにより、例えば６層構造であったとしても３００μｍ程度まで薄型化が可能となる。なお、基板を薄くすることで配線抵抗が低減するため、半導体装置の動作速度の高速化が期待できる。
【００３６】
また、キャパシタ９は、半導体チップ３の真下のコアレス基板２の裏面に接続されている。これにより、半導体チップ３からキャパシタ９までの配線経路を短縮することができ、配線抵抗の低減を図ることができる。なお、キャパシタ９の設置場所は、必ずしも半導体チップ３の直下のコアレス基板の裏面に限られるものではない。例えば、配線経路が充分短くできる範囲であれば、半導体チップ３の直下から外れたコアレス基板２の裏面に設置しても良い。あるいは、配線経路が充分短くできる範囲内で、キャパシタ９をコアレス基板２の表面に設置しても良い。
【００３７】
また、封止樹脂層４は、半導体チップ３と略同一厚さとなる様に構成されている。更に、封止樹脂層４は、アレイ状に配設された複数の半田ボール６のうち、最外位置にある半田ボール６よりも外側までコアレス基板２を被覆していることが望ましい。封止樹脂層４によってコアレス基板２の強度が向上するために、コアレス基板２の反りを抑制することができ、結果として、半田ボール６の電気的接続性の向上が期待できるからである。
【００３８】
更に、リッド５は、高熱伝導性材料（例えば銅材料）から構成されており、半導体チップ３の裏面に塗布された高熱伝導性材料であるＴＩＭ（Ｔｈｅｒｍａｌ  Ｉｎｔｅｒｆａｃｅ  Ｍａｔｅｒｉａｌ）材１７を介して半導体チップ３と接合されている。また、封止樹脂層４の表面に塗布された接着材料（シールバンド材）１８によって封止樹脂層４と接合されている。
【００３９】
ここで、本実施例のＴＩＭ材は、樹脂材に熱伝導性フィラーが混入されてなるものであり、樹脂材としては、例えば、付加硬化型シリコーン組成物が挙げられる。なお、付加硬化型シリコーン組成物とは、ベースポリマーとして液状シリコーンを含む硬化型シリコーン組成物からなり、その硬化型シリコーン組成物に例えば熱硬化性の接着付与成分を添加したものである。具体的には、アルコキシシリル基を有するオルガノハイドロジェンシロキサンを含有する付加硬化型シリコーンゴム組成物（例えば、特公昭５３−２１０２６号公報参照）や、エポキシ基を有するオルガノハイドロジェンロキサンを含有する付加硬化型シリコーンゴム組成物（例えば、特公昭５３−１３５０８号公報参照）等が知られている。
【００４０】
また、熱伝導性フィラーは、半導体チップ３とリッド５との間で熱を伝達する媒介として機能するものである。具体的には、例えば、銀（Ａｇ）、アルミニウム（Ａｌ）、酸化アルミニウム（Ａｌ２Ｏ３）、二酸化ケイ素（ＳｉＯ２）等の粒子や粉状物質といったフィラー材からなるものが挙げられる。但し、熱伝導性フィラーは、これらフィラー材のいずれか一つからなるものであっても良いし、粒径の異なる複数のフィラー材から成るものであっても良い。
【００４１】
更に、熱伝導性フィラーは、熱伝導を媒介する機能の他に、半導体チップ３とリッド５との間隔を保持するスペーサとしての機能をも有している。そして、そのスペーサとしての機能によって、熱伝導性フィラーが混入されたＴＩＭ材、即ち、半導体チップ３とリッド５との間に介在するＴＩＭ材の厚さが決まるのである。
【００４２】
また、リッド５の封止樹脂層４との接合面には複数のディンプル（凹部）１６ａが形成されている。即ち、リッド５の封止樹脂層４との接合面に凹凸部が設けられている。
【００４３】
以下、上記の様に構成された半導体装置の製造方法について説明を行なう。即ち、本発明を適用した半導体装置の製造方法の一例について説明を行なう。
図３は本発明を適用した半導体装置の製造方法の一例の概略を示すフロー図であり、先ず、多層配線構造を有するコアレス基板を形成し（Ｓ１０）、このコアレス基板の上に半導体チップを実装する（Ｓ２０）。次に、半導体チップを封止樹脂で封止し（Ｓ３０）、リッドを搭載する（Ｓ４０）。その後、半田ボール、キャパシタ等をコアレス基板の裏面に実装する（Ｓ５０）。
【００４４】
以下、コアレス基板の形成方法、半導体チップの実装方法及び封止樹脂の形成方法について詳細に説明を行なう。
【００４５】
［コアレス基板の形成方法］
先ず、図４（ａ）及び図４（ｂ）で示す様に、銅基板５０の上に、レジスト膜５２を塗布し、レーザー光の照射によりレジスト膜５２を所定の開口を有する形状にパターニングする。次に、図４（ｃ）で示す様に、レジスト膜５２をマスクとして、ニッケル（Ｎｉ）、鉛（Ｐｂ）、金（Ａｕ）またはこれらの合金等からなる電極パッド１５を電解めっき法により銅基板５０の上に形成する。
【００４６】
次に、図５（ａ）で示す様に、レジスト膜５２を除去した後、図５（ｂ）で示す様に、銅基板５０の上に層間絶縁膜１０を形成する。次に、図５（ｃ）で示す様に、層間絶縁膜１０の所定の領域をレーザー光により除去してビアホール６２を形成する。なお、各ビアホール６２がレーザー加工により形成されることによって、ドリル加工の場合と比較すると製造コストの低減が実現することとなる。
【００４７】
次に、図６（ａ）で示す様に、層間絶縁膜１０の表面上、ビアホール６２の側面及び底部に銅からなるシード層７０を無電解めっき法により形成する。シード層７０は、後述する銅の電解めっき時において、銅が成長するための核となるものである。続いて、図６（ｂ）で示す様に、シード層７０の上に、レジスト膜７２を塗布し、レーザー光の照射により所定の開口を有する形状にパターニングする。
【００４８】
次に、図６（ｃ）で示す様に、レジスト膜７２をマスクとして、ビアホール６２に電解めっき法により銅を埋め込んでビアプラグ１２を形成すると共に、層間絶縁膜１０の上に配線層１１を形成する。ビアプラグ１２により、異なる層間の配線層１１が電気的に接続されることとなる。続いて、図６（ｄ）で示す様に、レジスト膜７２を除去した後、エッチングによりレジスト膜７２の下に存在するシード層７０を除去すると共に、配線層１１の最表面を除去することにより配線層１１の表面を浄化する。
【００４９】
以上説明した図４から図６で示すプロセスを繰り返すことにより、図７（ａ）で示す様な多層配線構造のコアレス基板を構築することができる。
【００５０】
続いて、図７（ｂ）で示す様に、レジスト膜（図示せず）をマスクとして、最表面の配線層１１が露出する様に、ソルダーレジスト層１３を層間絶縁膜１０の上に形成する。次に、図７（ｃ）で示す様に、銅基板５０を除去すると共に、ＢＧＡボールが接合されるボールランド部７の表面に、有機表面保護コーティング材（ＯＳＰ）２１を被覆する。
【００５１】
次に、図８（ａ）で示す様に、フリップチップ実装用のＣ４バンプ２２を電極パッド１５の上に半田付けする。また、キャパシタを実装する電極部分に錫（Ｓｎ）、銀（Ａｇ）銅（Ｃｕ）またはこれらの合金からなる電極パッド１４を半田付けにより形成する。続いて、図８（ｂ）で示す様に、Ｃ４バンプ２２をプレスにより平坦化する。なお、図８（ｂ）で示すＣ４バンプの平坦化は、機械研磨で行なっても良い。
【００５２】
以上の工程により、本実施例で用いるコアレス基板２が形成されることとなる。なお、図８（ｂ）で示すコアレス基板は、図２で示すコアレス基板とは天地が反対になっている。
【００５３】
［半導体チップの実装方法］
先ず、図９（ａ）で示す様に、半導体チップ３の外部電極端子が設けられた表面をフェイスダウンにした状態で、各半田バンプ３２とそれらに対応するＣ４バンプ２２を半田付けすることにより、半導体チップ３をフリップチップ実装する。次に、図９（ｂ）で示す様に、半導体チップ３とコアレス基板２との間にアンダーフィル材４０を充填する。
【００５４】
以上の工程により、半田接合部分から生じるストレスがアンダーフィル材４０により分散された状態で、コアレス基板２に半導体チップ３がフリップチップ実装されることとなる。
【００５５】
［封止樹脂形成方法］
先ず、本封止樹脂形成方法で用いられる上型２００は、溶融した封止樹脂の流通路となるランナー２０２を備える。ランナー２０２は、上型２００と下型２１０とが型合わせされたときに形成されるキャビティ２２０への開口部を有する。
ここで、上型２００の成形面は、樹脂成型時に半導体チップ３の裏面と接するチップ接触面２０７と、チップ接触面２０７の周囲に位置し、封止樹脂層４を成型するための樹脂成型面２０６とを含む。なお、樹脂成型時にチップ接触面２０７が半導体チップ３の裏面と接することにより、樹脂成型時には封止樹脂が半導体チップ３の裏面に流れ込むことは無い。更に、上型２００には、ポンプ等の吸引機構と連通する吸引穴２０４が設けられている。
一方、下型２１０は、プランジャー２１２が往復運動可能に形成されたポット２１４を有する。
【００５６】
この様な上型２００及び下型２１０を用いて、図１０（ａ）で示す様に、半導体チップ３が実装されたコアレス基板２を下型２１０に載置する。なお、リリースフィルム２３０を上型２００と下型２１０との間に設置する。
【００５７】
次に、図１０（ｂ）で示す様に、ポット２１４の中に、封止樹脂を固形化した樹脂タブレット２４０を投入する。また、吸引機構を作動させることにより、リリースフィルム２３０と上型２００との間の空気を排気して、リリースフィルム２３０を上型２００に密着させる。続いて、図１０（ｃ）で示す様に、上型２００と下型２１０とを型合わせし押圧された状態でクランプする。
【００５８】
次に、図１１（ａ）で示す様に、樹脂タブレット２４０を加熱して溶融させた状態で、プランジャー２１２をポット２１４に押し込むことにより、液体状の封止樹脂２４１をキャビティ２２０内に導入する。上型２００とコアレス基板２との間に形成された空間を封止樹脂２４１で充填した後、一定時間加熱して封止樹脂２４１を固化させる。なお、本実施例では、熱硬化性の封止樹脂を例に挙げて説明を行なっているが、冷却することで固化する封止樹脂を用いても良い。
【００５９】
次に、図１１（ｂ）で示す様に、上型２００と下型２１０とを引き離し、封止樹脂層４が形成されたコアレス基板２を取り出す。
【００６０】
以上説明した封止樹脂形成方法によれば、半導体チップ３の周囲に半導体チップ３を封止する封止樹脂層４を形成することができる。
【００６１】
また、封止樹脂２４１をキャビティ２２０の内面等に接触させることなく封止樹脂層４を成型することができる。また、封止樹脂層４を成型したコアレス基板２をリリースフィルム２３０により容易に離型することができるため、上型２００にエジェクターピン等を設けなくて済む。このため、金型構造を簡素化できるので、半導体装置の製造コストを低下させることができる、また、半導体装置に最適な封止樹脂材料を使用することができるため、半導体装置設計の自由度を高めることができる。
【００６２】
［リッドの取り付け方法］
先ず、半導体チップ３の裏面にＴＩＭ材１７を塗布すると共に、封止樹脂層４の表面に接着材料（シールバンド材）１８を塗布する。続いて、封止樹脂層４との接合面にティンプル１６ａが設けられたリッド５を半導体チップ３の裏面及び封止樹脂層４の表面に接合することによって、図１で示す様な半導体装置１を得ることができる。
【００６３】
本発明を適用した半導体装置１では、リッド５の封止樹脂層４との接合面に複数のディンプル１６ａが設けられており、余分なシールバンド材１８についてはディンプル１６ａで吸収することができる。従って、シールバンド材１８がリッド外やコアレス基板外に漏れ出すことがなく、シールバンド材１８の漏れ出しに起因する不具合を解消することができる。また、ディンプル１６ａが設けられたことによって、リッド５とシールバンド材１８との接触面積が増大し、コアレス基板２とリッド５との強固な接合が実現することとなる。
【００６４】
図１２は本発明を適用した半導体装置の変形例（１）を説明するための模式図であり、ここで示す半導体装置１では、リッド５の封止樹脂層４との接合面に凹部１６ｂが設けられている。ここで、凹部１６ｂは、リッド５の周辺領域から中央領域に向けてその深さが深くなる様に構成されている。その他の構成は本発明を適用した半導体装置の一例と同様である。
【００６５】
本発明を適用した半導体装置の変形例（１）では、リッド５の封止樹脂層４との接合面に、周辺領域から中央領域に向けてその深さが深くなる様に構成された凹部１６ｂが設けられており、余分なシールバンド材１８については、中央領域側へ漏れ出すこととなる。即ち、封止樹脂層４とリッド５との間の余分なシールバンド材１８は、逃げ幅が大きく圧力が集中しない中央領域側へ漏れ出すこととなる。従って、シールバンド材１８がリッド外やコアレス基板外に漏れ出すことがなく、シールバンド材１８の漏れ出しに起因する不具合を解消することができる。
【００６６】
図１３は本発明を適用した半導体装置の変形例（２）を説明するための模式図であり、ここで示す半導体装置１では、リッドの封止樹脂層４との接合面に複数の貫通孔１６ｃが形成されている。なお、ここでの貫通孔１６ｃは凹凸部の一例である。その他の構成は本発明を適用した半導体装置の一例と同様である。
【００６７】
本発明を適用した半導体装置の変形例（２）では、リッド５の封止樹脂４との接合面に複数の貫通孔１６ｃが設けられており、余分なシールバンド材１８については貫通孔１６ｃで吸収することができる。従って、シールバンド材１８がリッド外やコアレス基板外に漏れ出すことがなく、シールバンド材１８の漏れ出しに起因する不具合を解消することができる。また、貫通孔１６ｃが設けられたことによって、リッド５とシールバンド材１８との接触面積が増大し、コアレス基板２とリッド５との強固な接合が実現することとなる。
【００６８】
更に、貫通孔１６ｃはエアベントとしての機能をも果たすことができるために、エアだまりの低減を図ることができ、吸湿リフロー処理等の際におけるポップコーン現象にも充分に対応することが可能となる。しかし、リッド５表面には種々の表示（印刷）を施すことが一般的に行なわれており、貫通孔１６ｃが表示（印刷）の障害となり得ることも考えられる。かかる場合には、貫通孔１６ｃを設けるのではなく、上記した本発明を適用した半導体装置の様に、ディンプル１６ａを設けた方が好ましい。
【００６９】
図１４は本発明を適用した半導体装置の変形例（３）を説明するための模式図であり、ここで示す半導体装置１では、封止樹脂層４に突起部１９が設けられている。その他の構成は本発明を適用した半導体装置の一例と同様である。
【００７０】
本発明を適用した半導体装置の変形例（３）では、突起部１９が設けられたことによって、封止樹脂層４とシールバンド材１８との接触面積が増大し、コアレス基板２とリッド５との強固な接合が実現することとなる。なお、封止樹脂層４を上型２００と下型２１０との空間に封止樹脂２４１を充填することによって成型しているために、突起部１９も容易に成型することができる。
【００７１】
なお、本実施例では、樹脂材料から形成された補強材を例に挙げて説明を行なっているが、補強材は必ずしも樹脂材料から形成される必要はなく、金属材料からなる補強材を貼り合わせた構成としても良い。
【図面の簡単な説明】
【００７２】
【図１】本発明を適用した半導体装置の一例を説明するための模式図である。
【図２】コアレス基板の構造を詳細に説明するための模式的な断面図である。
【図３】本発明を適用した半導体装置の製造方法の一例の概略を示すフロー図である。
【図４】本発明を適用した半導体装置の製造方法の一例を説明するための模式図（１）である。
【図５】本発明を適用した半導体装置の製造方法の一例を説明するための模式図（２）である。
【図６】本発明を適用した半導体装置の製造方法の一例を説明するための模式図（３）である。
【図７】本発明を適用した半導体装置の製造方法の一例を説明するための模式図（４）である。
【図８】本発明を適用した半導体装置の製造方法の一例を説明するための模式図（５）である。
【図９】本発明を適用した半導体装置の製造方法の一例を説明するための模式図（６）である。
【図１０】本発明を適用した半導体装置の製造方法の一例を説明するための模式図（７）である。
【図１１】本発明を適用した半導体装置の製造方法の一例を説明するための模式図（８）である。
【図１２】本発明を適用した半導体装置の変形例（１）を説明するための模式図である。
【図１３】本発明を適用した半導体装置の変形例（２）を説明するための模式図である。
【図１４】本発明を適用した半導体装置の変形例（３）を説明するための模式図である。
【図１５】従来の半導体装置を説明するための模式図（１）である。
【図１６】従来の半導体装置を説明するための模式図（２）である。
【符号の説明】
【００７３】
１    半導体装置
２    コアレス基板
３    半導体チップ
４    封止樹脂層
５    リッド
６    半田ボール
７    
９    キャパシタ
１０    層間絶縁膜
１０ａ  最下層の層間絶縁膜
１１    配線層
１１ａ  裏面の配線層
１２    ビアプラグ
１３    ソルダーレジスト層
１４    電極パッド
１５    電極パッド
１６ａ  ディンプル
１６ｂ  凹部
１６ｃ  貫通孔
１７    ＴＩＭ材
１８    シールバンド材
２１    有機表面保護コーティング材
２２    Ｃ４バンプ
３２    半田バンプ
４０    アンダーフィル
５０    銅基板
５２    レジスト膜
６２    ビアホール
７０    シード層
７２    レジスト膜
２００    上型
２０２    ランナー
２０４    吸引穴
２０６    樹脂成型面
２０７    チップ接触面
２１２    プランジャー
２１４    ポット
２２０    キャビティ
２３０    リリースフィルム
２４０    樹脂タブレット
２４１    封止樹脂
【図１】
2010103244.tif 000003
【図２】
2010103244.tif 000004
【図３】
2010103244.tif 000005
【図４】
2010103244.tif 000006
【図５】
2010103244.tif 000007
【図６】
2010103244.tif 000008
【図７】
2010103244.tif 000009
【図８】
2010103244.tif 000010
【図９】
2010103244.tif 000011
【図１０】
2010103244.tif 000012
【図１１】
2010103244.tif 000013
【図１２】
2010103244.tif 000014
【図１３】
2010103244.tif 000015
【図１４】
2010103244.tif 000016
【図１５】
2010103244.tif 000017
【図１６】
2010103244.tif 000018