(57)【要約】【課題】優れた電気伝導特性を安定して示すカーボンナノチューブ電界効果トランジスタを再現性よく製造することができる方法を提供すること。【解決手段】まず、ＬＯＣＯＳ法によりシリコン基板のコンタクト領域に酸化シリコン膜を形成する。次いで、シリコン基板のチャネル領域に、コンタクト領域の酸化シリコン膜よりも薄い絶縁膜を形成する。次いで、シリコン基板上にチャネルとなるカーボンナノチューブを配置した後、カーボンナノチューブを保護膜で被覆する。最後に、ソース電極およびドレイン電極をそれぞれ形成して、ソース電極およびドレイン電極をそれぞれカーボンナノチューブに電気的に接続させる。このようにして製造された電界効果トランジスタは、チャネルとなるカーボンナノチューブが汚染されていないため、優れた電気伝導特性を安定して示す。【選択図】図２
2010161288.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板と、
前記シリコン基板の一方の面を被覆する絶縁膜と、
前記絶縁膜上に配置されたソース電極およびドレイン電極と、
前記ソース電極と前記ドレイン電極とを接続するカーボンナノチューブからなるチャネルと、
前記カーボンナノチューブを被覆する保護膜と、を有し、
前記カーボンナノチューブが配置されている領域の前記絶縁膜の厚さは、前記ソース電極および前記ドレイン電極が配置されている領域の前記絶縁膜の厚さよりも薄い、
電界効果トランジスタ。
【請求項２】
前記カーボンナノチューブが配置されている領域の前記絶縁膜および前記保護膜は、高誘電率材料から構成される、請求項１に記載の電界効果トランジスタ。
【請求項３】
前記ソース電極および前記ドレイン電極は、前記カーボンナノチューブの側面に接続している、請求項１に記載の電界効果トランジスタ。
【請求項４】
前記ソース電極および前記ドレイン電極は、前記保護膜の上に配置されており、
前記ソース電極は、前記保護膜に形成された接続孔を介して前記カーボンナノチューブの第１の端面に接続しており、
前記ドレイン電極は、前記保護膜に形成された接続孔を介して前記カーボンナノチューブの第２の端面に接続している、
請求項１に記載の電界効果トランジスタ。
【請求項５】
前記ソース電極および前記ドレイン電極は、前記保護膜の上に配置されており、
前記ソース電極は、前記保護膜に形成された接続孔を介して前記カーボンナノチューブの第１の端面および前記第１の端面近傍の側面に接続しており、
前記ドレイン電極は、前記保護膜に形成された接続孔を介して前記カーボンナノチューブの第２の端面および前記第２の端面近傍の側面に接続している、
請求項１に記載の電界効果トランジスタ。
【請求項６】
カーボンナノチューブからなるチャネルを有する電界効果トランジスタの製造方法であって、
シリコン基板を準備するステップと、
前記シリコン基板上のソース電極およびドレイン電極の形成予定領域にＬＯＣＯＳ法を用いて酸化シリコン膜を形成するステップと、
前記シリコン基板上のカーボンナノチューブの配置予定領域に、前記酸化シリコン膜よりも薄い絶縁膜を形成するステップと、
前記絶縁膜上にカーボンナノチューブを配置するステップと、
前記カーボンナノチューブ上に保護膜を形成するステップと、
前記カーボンナノチューブに電気的に接続できるように、前記酸化シリコン膜上にソース電極およびドレイン電極を形成するステップと、
を含む、電界効果トランジスタの製造方法。
【請求項７】
前記ソース電極および前記ドレイン電極を形成するステップは、
前記保護膜上のソース電極およびドレイン電極の形成予定領域にそれぞれ接続孔を形成して、前記カーボンナノチューブの一部を露出させるステップと、
前記接続孔を介して前記カーボンナノチューブに電気的に接続できるように、前記保護膜のソース電極の形成予定領域上にソース電極を形成するステップと、
前記接続孔を介して前記カーボンナノチューブに電気的に接続できるように、前記保護膜のドレイン電極の形成予定領域上にドレイン電極を形成するステップと、
を含む、請求項６に記載の電界効果トランジスタの製造方法。
【請求項８】
請求項１に記載の電界効果トランジスタと、被検出物質認識分子とを有するバイオセンサであって、
前記被検出物質認識分子は、前記シリコン基板の一方の面を被覆する前記絶縁膜または他方の面を被覆する第２の絶縁膜上に固定化されており、
前記被検出物質認識分子が固定化されている領域の絶縁膜の厚さは、周囲の領域の絶縁膜の厚さよりも薄い、
バイオセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、カーボンナノチューブをチャネルとする電界効果トランジスタおよびその製造方法に関する。また、本発明は、前記電界効果トランジスタを有するバイオセンサに関する。
【背景技術】
【０００２】
カーボンナノチューブ（以下、「ＣＮＴ」という）は、カイラリティにより半導体的または金属的な特性を示す、炭素原子からなる管状の物質である。ＣＮＴは、数ナノメートルの直径を有し、その電流密度が高いため、一次元伝導の非常に細い配線の形成を可能とし、高速動作の量子デバイスへの応用が期待されている。例えば、半導体的な特性を示すＣＮＴを電界効果トランジスタ（以下「ＦＥＴ」という）のチャネルとする研究が、近年活発に行われている。
【０００３】
ＣＮＴをチャネルとする電界効果トランジスタ（以下「ＣＮＴ−ＦＥＴ」という）は、基板上に形成した触媒からＣＮＴを成長させた後にＣＮＴの両端にソース電極およびドレイン電極を形成する方法（直接成長法）や、ＣＮＴを基板上に分散させた後にＣＮＴの両端にソース電極およびドレイン電極を形成する方法（分散法）などにより製造されている。
【０００４】
例えば、特許文献１には、ＣＮＴをチャネルとするｎ型のＣＮＴ−ＦＥＴが開示されている。この技術では、触媒から成長させたＣＮＴの両端にソース電極およびドレイン電極を形成した後に、ＣＮＴ上に窒素化合物（例えば、窒化シリコン）の膜を形成することで、ｎ型のチャネルを有するＣＮＴ−ＦＥＴを作製している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−２２２２７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来の製造方法には、優れた電気伝導特性を安定して示すＣＮＴ−ＦＥＴを再現性よく製造することができないという問題がある。
【０００７】
上記従来の製造方法では、ソース電極およびドレイン電極を形成する際にＣＮＴが洗浄用薬品やパターニングのためのレジストなどに曝されるため、ＣＮＴに欠陥が形成されたり、ＣＮＴがレジストの残渣に汚染されたりしてしまう。このようにして形成された欠陥は、ＣＮＴ−ＦＥＴの電気伝導特性を劣化させる原因となる。また、欠陥の多いＣＮＴは大気中の酸素や水分子などを吸着しやすくなるため、形成された欠陥は、製造プロセス中で除去しきれない汚染物質とともにＣＮＴ−ＦＥＴのゲートバイアスに対する履歴特性の原因ともなる。
【０００８】
上記問題点を解決する一つの手段として、ソース電極およびドレイン電極を形成する前にＣＮＴを被覆する保護膜を形成することが考えられる。この場合、図１に示すように、ソース電極４０およびドレイン電極５０は、保護膜６０に形成された接続孔を介してＣＮＴ３０に接続することがある。しかしながら、この方法では、接続孔がゲート酸化膜２０（シリコン基板１０の片面を被覆する酸化シリコン膜）を貫通してしまうおそれが高まるため、ＣＮＴ−ＦＥＴの特性を向上させることを目的とするゲート酸化膜２０の薄膜化には限界があった。
【０００９】
本発明は、かかる点に鑑みてなされたものであり、優れた特性を安定して示すＣＮＴ−ＦＥＴを再現性よく製造することができる方法、ならびにその方法により製造されたＣＮＴ−ＦＥＴ、および前記ＣＮＴ−ＦＥＴを有するバイオセンサを提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明者は、ソース電極およびドレイン電極を形成する前にＣＮＴを被覆する保護膜を形成し、かつソース電極およびドレイン電極直下の絶縁膜の厚さをＣＮＴ直下の絶縁膜の厚さよりも厚くすることで上記課題を解決しうることを見出し、さらに検討を加えて本発明を完成させた。
【００１１】
すなわち、本発明の第一は、以下に示すＣＮＴ−ＦＥＴに関する。
［１］シリコン基板と、前記シリコン基板の一方の面を被覆する絶縁膜と、前記絶縁膜上に配置されたソース電極およびドレイン電極と、前記ソース電極と前記ドレイン電極とを接続するＣＮＴからなるチャネルと、前記ＣＮＴを被覆する保護膜とを有し、前記ＣＮＴが配置されている領域の前記絶縁膜の厚さは前記ソース電極および前記ドレイン電極が配置されている領域の前記絶縁膜の厚さよりも薄い、ＦＥＴ。
［２］前記ＣＮＴが配置されている領域の前記絶縁膜および前記保護膜は高誘電率材料から構成される、［１］に記載のＦＥＴ。
【００１２】
また、本発明の第二は、以下に示すＣＮＴ−ＦＥＴの製造方法に関する。
［３］ＣＮＴからなるチャネルを有するＦＥＴの製造方法であって、シリコン基板を準備するステップと、前記シリコン基板上のソース電極およびドレイン電極の形成予定領域にＬＯＣＯＳ法を用いて酸化シリコン膜を形成するステップと、前記シリコン基板上のＣＮＴの配置予定領域に、前記酸化シリコン膜よりも薄い絶縁膜を形成するステップと、前記絶縁膜上にＣＮＴを配置するステップと、前記ＣＮＴ上に保護膜を形成するステップと、前記ＣＮＴに電気的に接続できるように前記酸化シリコン膜上にソース電極およびドレイン電極を形成するステップとを含む、ＦＥＴの製造方法。
［４］前記ソース電極および前記ドレイン電極を形成するステップは、前記保護膜上のソース電極およびドレイン電極の形成予定領域にそれぞれ接続孔を形成して前記ＣＮＴの一部を露出させるステップと、前記接続孔を介して前記ＣＮＴに電気的に接続できるように前記保護膜のソース電極の形成予定領域上にソース電極を形成するステップと、前記接続孔を介して前記ＣＮＴに電気的に接続できるように前記保護膜のドレイン電極の形成予定領域上にドレイン電極を形成するステップとを含む、［３］に記載のＦＥＴの製造方法。
【００１３】
また、本発明の第三は、以下に示すバイオセンサに関する。
［５］［１］または［２］に記載のＦＥＴと、被検出物質認識分子とを有するバイオセンサであって、前記被検出物質認識分子は前記シリコン基板の一方の面を被覆する前記絶縁膜または他方の面を被覆する第２の絶縁膜上に固定化されており、前記被検出物質認識分子が固定化されている領域の絶縁膜の厚さは周囲の領域の絶縁膜の厚さよりも薄い、バイオセンサ。
【発明の効果】
【００１４】
本発明によれば、特別な装置を用いなくても、優れた特性を安定して示すＣＮＴ−ＦＥＴを再現性よく製造することができる。したがって、本発明によれば、既存の一般的な製造装置を用いてＣＮＴ−ＦＥＴを大量に歩留まりよく製造することができる。
【図面の簡単な説明】
【００１５】
【図１】ＣＮＴ−ＦＥＴの構成を示す断面図
【図２】実施の形態１のＣＮＴ−ＦＥＴの構成を示す断面図
【図３】実施の形態１のＣＮＴ−ＦＥＴの３つの態様を示す断面図
【図４】実施の形態１のＣＮＴ−ＦＥＴの製造方法を示す模式図
【図５】ＬＯＣＯＳ法を説明するための模式図
【図６】実施の形態２のＣＮＴ−ＦＥＴの構成を示す断面図
【図７】実施の形態２のＣＮＴ−ＦＥＴの製造方法を示す模式図
【図８】実施の形態３のＣＮＴ−ＦＥＴの構成を示す断面図
【図９】実施の形態３のＣＮＴ−ＦＥＴの製造方法を示す模式図
【図１０】実施の形態４のＣＮＴ−ＦＥＴの構成を示す断面図
【図１１】実施の形態４のＣＮＴ−ＦＥＴの製造方法を示す模式図
【図１２】実施の形態５のバイオセンサの構成を示す断面図
【図１３】実施の形態６のバイオセンサの構成を示す断面図
【図１４】実施の形態７のバイオセンサの構成を示す断面図
【図１５】実施例で作製したＣＮＴ−ＦＥＴの構成を示す断面図
【図１６】本発明のＣＮＴ−ＦＥＴおよび比較例のＣＮＴ−ＦＥＴのＩｄｓ−Ｖｇ特性を示すグラフ
【発明を実施するための形態】
【００１６】
１．本発明のＣＮＴ−ＦＥＴ
本発明のＣＮＴ−ＦＥＴは、絶縁膜を有するシリコン基板、前記絶縁膜の上に配置されたソース電極およびドレイン電極、前記ソース電極と前記ドレイン電極とを接続するＣＮＴ、前記ＣＮＴを被覆する保護膜、ならびにゲート電極を有する。本発明のＣＮＴ−ＦＥＴは、（１）チャネルとして機能するＣＮＴが配置されている領域（以下「チャネル領域」ともいう）の絶縁膜の厚さが、ソース電極およびドレイン電極が配置されている領域（以下「コンタクト領域」ともいう）の絶縁膜の厚さよりも薄いこと、および（２）チャネルとして機能するＣＮＴが保護膜で被覆されていることを主たる特徴とする。
【００１７】
［基板について］
本発明のＣＮＴ−ＦＥＴに含まれる基板は、シリコン基板であり、少なくともソース電極、ドレイン電極およびＣＮＴが配置された面が絶縁膜で被覆されている。
【００１８】
シリコン基板の大きさおよび厚さは、特に限定されない。絶縁膜の材料は、絶縁性および高い誘電率を有するものであれば特に限定されない。絶縁膜の材料の例には、酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化チタンなどの無機化合物、アクリル樹脂、ポリイミドなどの有機化合物が含まれる。本発明のＣＮＴ−ＦＥＴがバックゲート型のＦＥＴ場合、ゲート電圧を下げる観点から、チャネル領域の絶縁膜（ゲート絶縁膜）の材料は、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化チタンなどの高誘電率材料が好ましい。絶縁膜は、単層構造であってもよいし（図２参照）、多層構造であってもよいし（図６（Ｂ）参照）、部分的に多層構造であってもよい（図６（Ａ）参照）。
【００１９】
本発明のＣＮＴ−ＦＥＴは、チャネル領域の絶縁膜の厚さが、コンタクト領域の絶縁膜の厚さよりも薄いことを特徴の一つとする。チャネル領域の絶縁膜の厚さは、絶縁性を確保しうる範囲内で薄いほど好ましく、絶縁膜の材料に応じて適宜設定すればよい。例えば、チャネル領域の絶縁膜が１層の酸化シリコン膜の場合、酸化シリコン膜の厚さは２ｎｍ〜５００ｎｍ程度であればよい。また、チャネル領域の絶縁膜が１層の高誘電率絶縁膜（高誘電率材料で構成される膜）の場合、高誘電率絶縁膜の厚さは２ｎｍ〜１００ｎｍ程度であればよい。
【００２０】
コンタクト領域の絶縁膜の厚さは、チャネル領域の絶縁膜の厚さよりも十分に厚いことが好ましい。チャネルとして機能するＣＮＴに効果的に電界を形成してトランスコンダクタンスを向上させるためである。例えば、コンタクト領域の絶縁膜の厚さは、２００ｎｍ〜１０００ｎｍ程度であればよい。
【００２１】
シリコン基板は、片面（ソース電極およびドレイン電極が配置された面）のみを絶縁膜で被覆されていてもよいし、両面を絶縁膜で被覆されていてもよい。
【００２２】
［チャネルについて］
ソース電極とドレイン電極とを接続するチャネルは、ＣＮＴから構成されている。ＣＮＴの種類は、単層ＣＮＴまたは多層ＣＮＴのいずれでもよいが、単層ＣＮＴが好ましい。また、ソース電極とドレイン電極との間は、１本のＣＮＴによって接続されていてもよいし、複数本のＣＮＴによって接続されていてもよい。例えば、ソース電極とドレイン電極との間に複数本のＣＮＴが折り重ねられて接続されていたり、ＣＮＴのバンドルによってソース電極とドレイン電極との間が接続されていたりしてもよい。
【００２３】
［保護膜について］
本発明のＣＮＴ−ＦＥＴは、チャネルとして機能するＣＮＴが保護膜により被覆されていることを特徴の一つとする。保護膜の材料は、絶縁性を有するものであれば特に限定されない。保護膜の材料の例には、酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化チタンなどが含まれる。本発明のＣＮＴ−ＦＥＴがトップゲート型のＦＥＴの場合、ゲート電圧を下げる観点から、保護膜（ゲート絶縁膜）の材料は、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化チタンなどの高誘電率材料が好ましい。保護膜は、ＣＮＴの周囲のみに形成されていてもよいし、基板のＣＮＴが配置される面の全部または一部を被覆するように形成されていてもよい。保護膜の厚さは、チャネルとなるＣＮＴを完全に被覆（保護）することができれば特に限定されないが、５ｎｍ〜１００ｎｍ（例えば２０ｎｍ）程度であればよい。
【００２４】
［ソース電極およびドレイン電極について］
ソース電極およびドレイン電極は、シリコン基板の絶縁膜上に配置されている。ソース電極およびドレイン電極は、絶縁膜上に直接形成されていてもよいし、絶縁膜上に形成された保護膜の上に形成されていてもよい。ソース電極およびドレイン電極が保護膜上に形成されている場合、ソース電極およびドレイン電極は、保護膜に形成された接続孔を介してＣＮＴに接続される（図８参照）。
【００２５】
ソース電極およびドレイン電極の材料は、導電性を有するものであれば特に限定されない。ソース電極およびドレイン電極の材料の例には、金、白金、クロム、チタン、アルミニウム、パラジウム、モリブデンなどの金属、ポリシリコンなどの半導体が含まれる。ソース電極およびドレイン電極は、２種以上の金属で多層構造にされていてもよく、例えばチタンの薄膜に金の薄膜を重ねたものでもよい。ソース電極およびドレイン電極の形状ならびに電極間の間隔は、特に限定されない。
【００２６】
ソース電極およびドレイン電極は、チャネルとして機能するＣＮＴに電気的に接続している。ソース電極およびドレイン電極は、ＣＮＴの側面にのみ接続していてもよいし（サイドコンタクト構造；図２参照）、ＣＮＴの端面（切断面）にのみ接続していてもよいし（エンドコンタクト構造；図８（Ａ）参照）、ＣＮＴの端面およびその周囲の側面に接続していてもよい（図８（Ｂ）参照）。
【００２７】
［ゲート電極について］
本発明のＣＮＴ−ＦＥＴは、ゲート電極を有する。ゲート電極の材料は、導電性を有するものであれば特に限定されない。ゲート電極の材料の例には、金、白金、クロム、チタン、真鍮、アルミニウムなどの金属が含まれる。ゲート電極は、例えば、任意の位置にこれらの金属を蒸着して形成される。また、別個に準備した電極（例えば、金の薄膜）を任意の位置に配置して、ゲート電極としてもよい。ゲート電極が配置される位置は、その電圧によって基板上に配置されたソース電極とドレイン電極との間に流れる電流（ソース−ドレイン電流）を制御できれば特に限定されない。例えば、本発明のＣＮＴ−ＦＥＴは、ゲート電極の位置によりバックゲート型（図３（Ａ）参照）、サイドゲート型（図３（Ｂ）参照）、トップゲート型（図３（Ｃ）参照）、の各態様を採ることができる。
【００２８】
以上のように、本発明のＣＮＴ−ＦＥＴは、保護膜によりＣＮＴを水分子などの吸着から保護しているため、履歴特性を低減させることができる。また、本発明のＣＮＴ−ＦＥＴは、チャネル領域の絶縁膜の厚さが薄いため、特にバックゲート型のＦＥＴの場合にトランスコンダクタンスを向上させることができる。
【００２９】
本発明のＣＮＴ−ＦＥＴは、次に説明する本発明の製造方法により製造されることが好ましい。本発明の製造方法は、ＣＮＴを洗浄用薬品やレジストなどに曝すことなく、ソース電極およびドレイン電極を作製することにより、電気伝導特性に優れたＣＮＴ−ＦＥＴを製造することができるからである。
【００３０】
２．本発明のＣＮＴ−ＦＥＴの製造方法
本発明のＣＮＴ−ＦＥＴの製造方法は、（１）シリコン基板のコンタクト領域にＬＯＣＯＳ法を用いて酸化シリコン膜を形成し、かつ前記シリコン基板のチャネル領域に前記酸化シリコン膜よりも薄い絶縁膜を形成すること、ならびに（２）ＣＮＴをチャネル領域の絶縁膜上に配置した後、かつソース電極およびドレイン電極をコンタクト領域に形成する前に、前記ＣＮＴを被覆する保護膜を形成することを特徴とする。「ＣＮＴの配置」や「ゲート電極の形成」などのステップは、従来の技術を適宜応用して行うことができる。
【００３１】
［基板の準備］
まず、シリコン基板を準備する。シリコン基板の大きさおよび厚さは、特に限定されない。
【００３２】
準備したシリコン基板上のコンタクト領域（ソース電極およびドレイン電極の形成予定領域）にＬＯＣＯＳ法を用いて酸化シリコン膜を形成する。酸化シリコン膜の厚さは、チャネル領域に形成する絶縁膜の厚さよりも十分に厚いことが好ましい。例えば、コンタクト領域の酸化シリコン膜の厚さは、２００ｎｍ〜１０００ｎｍ程度であればよい。
【００３３】
コンタクト領域に酸化シリコン膜を形成した後、シリコン基板上のチャネル領域（ＣＮＴの配置予定領域）に絶縁膜を形成する。バックゲート型のＦＥＴおよびサイドゲート型のＦＥＴの場合、この絶縁膜はゲート絶縁膜として機能する。絶縁膜の材料は、絶縁性および高い誘電率を有するものであれば特に限定されない。
【００３４】
絶縁膜は、単層構造であってもよいし、多層構造であってもよいし、部分的に多層構造であってもよい。また、チャネル領域に絶縁膜を形成する際に、コンタクト領域にも絶縁膜を形成してもよい（図７参照）。チャネル領域の絶縁膜の厚さは、コンタクト領域の酸化シリコン膜の厚さよりも薄ければ特に限定されないが、絶縁性を確保しうる範囲内で薄いほど好ましく、絶縁膜の材料に応じて適宜設定すればよい。例えば、チャネル領域の絶縁膜が１層の酸化シリコン膜の場合、酸化シリコン膜の厚さは２ｎｍ〜５００ｎｍ程度であればよい。また、チャネル領域の絶縁膜が１層の高誘電率絶縁膜（高誘電率材料で構成される膜）の場合、高誘電率絶縁膜の厚さは２ｎｍ〜１００ｎｍ程度であればよい。
【００３５】
［ＣＮＴの配置］
チャネル領域の絶縁膜上にチャネルとなるＣＮＴを配置する。ＣＮＴを配置する方法は、直接成長法や分散法などの従来から知られている方法から適宜選択すればよい。例えば、コンタクト領域の酸化シリコン膜（またはその上に形成された絶縁膜）の上にＣＮＴを成長させるための触媒層を複数形成し、化学気相成長法によりＣＮＴを成長させて、コンタクト領域間を接続するようにＣＮＴを形成（配置）してもよい。
【００３６】
［保護膜の形成］
ＣＮＴを配置した後、かつソース電極およびドレイン電極を形成する前に、ＣＮＴを保護膜で被覆する。保護膜を形成する方法は、特に限定されないが、ＣＮＴの熱的損傷および化学的損傷が少ない方法が好ましい。このような方法の例としては、プラズマを用いず、かつ反応温度が低い、触媒ＣＶＤ法やＡＬＤ（Atomic Layer Deposition）法などが挙げられる。ＡＬＤ法では、ＣＮＴに吸着している水分子を成膜の過程で除去できるため、ＣＮＴ−ＦＥＴの履歴特性を低減させることができる。また、ＡＬＤ法では、単原子層ずつ保護膜を積層するため、膜の均一性やステップカバレージが高く、ＣＮＴの上部側面だけでなく下部側面まで回り込むように保護膜を形成することができる。
【００３７】
保護膜の材料は、絶縁性を有するものであれば特に限定されない。保護膜の厚さは、チャネルとなるＣＮＴを完全に被覆（保護）することができれば特に限定されないが、５ｎｍ〜１００ｎｍ（例えば２０ｎｍ）程度であればよい。
【００３８】
前述のように、本発明の製造方法は、ソース電極およびドレイン電極を形成するためのプロセスに移る前に、チャネルとなるＣＮＴを保護膜で被覆することを特徴とする。したがって、チャネルとなるＣＮＴは、以後の製造プロセスにおいて物理的および化学的に保護される。この保護膜は、最終的なＦＥＴデバイスの保護膜としても機能することができる。
【００３９】
［ソース電極およびドレイン電極の形成］
ＣＮＴを被覆する保護膜を形成した後、コンタクト領域にソース電極およびドレイン電極を形成する。このとき、ソース電極およびドレイン電極がＣＮＴに電気的に接続できるようにソース電極およびドレイン電極を形成する。例えば、コンタクト領域の保護膜の全部または一部を除去してＣＮＴを露出させた後、ＣＮＴの露出した領域に接触するようにソース電極およびドレイン電極を形成すればよい。
【００４０】
このとき、ウェットエッチングなどにより電極形成領域の保護膜のみを除去してＣＮＴの側面を露出させることで、ソース電極およびドレイン電極をＣＮＴの側面にのみ接続させることができる（サイドコンタクト構造；図２参照）。また、ドライエッチングなどにより保護膜の一部およびＣＮＴの一部を除去してＣＮＴの端面（切断面）を露出させることで、ソース電極およびドレイン電極をＣＮＴの端面にのみ接続させることができる（エンドコンタクト構造；図８（Ａ）参照）。また、ＣＮＴの端面（切断面）を露出させた後、さらにウェットエッチングなどによりＣＮＴの端面の周囲の保護膜を除去してＣＮＴの端面およびその周囲の側面を露出させることで、ソース電極およびドレイン電極をＣＮＴの端面およびその周囲の側面に接続させることができる（図８（Ｂ）参照）。
【００４１】
ソース電極およびドレイン電極を配置する方法は、特に限定されず、従来から知られている方法から適宜選択すればよい。例えば、フォトリソグラフィを用いて金属などをパターニングすればよい。ソース電極およびドレイン電極の材料は、導電性を有するものであれば特に限定されない。また、ソース電極およびドレイン電極は、２種以上の金属で多層構造にされていてもよく、例えばチタンの薄膜に金の薄膜を重ねたものでもよい。
【００４２】
［ゲート電極の配置］
ゲート電極を配置する方法は、特に限定されず、従来から知られている方法から適宜選択すればよい。例えば、ソース電極およびドレイン電極と同様に、フォトリソグラフィを用いて金属などをパターニングすればよい。また、別個に準備した電極をゲート電極とする場合には、その電極を所望の位置に配置すればよい。
【００４３】
本発明の製造方法は、ソース電極およびドレイン電極を基板上に形成する前にＣＮＴを被覆する保護膜を形成するため、製造プロセスにおけるＣＮＴの欠陥の形成やＣＮＴへのレジストによる汚染を抑制することができる。このようにして実現される清浄なＣＮＴチャネルは、ＣＮＴの一次元性の電気伝導を最大限に活かし、従来のＣＮＴ−ＦＥＴよりも優れたＦＥＴ特性を示す。また、このようにして製造される本発明のＣＮＴ−ＦＥＴは、保護膜によりＣＮＴを水分子などの吸着から保護しているため、履歴特性を低減させることができる。
【００４４】
また、本発明の製造方法は、保護膜に接続孔を形成する場合であっても、コンタクト領域の絶縁膜（酸化シリコン膜）の厚さが厚いため、接続孔が絶縁膜を貫通する可能性が低いという利点も有する。さらに、本発明の製造方法は、コンタクト領域の絶縁膜のみを厚く形成するため、チャネル領域の絶縁膜の厚さを薄くすることができる。
【００４５】
以上のように、本発明の製造方法によれば、特別な装置を用いなくても、優れた電気伝導特性を安定して示す本発明のＣＮＴ−ＦＥＴを再現性よく製造することができる。
【００４６】
３．本発明のバイオセンサ
本発明のバイオセンサは、本発明のＣＮＴ−ＦＥＴと、被検出物質認識分子とを有することを特徴とする。
【００４７】
被検出物質認識分子は、検出対象の物質（被検出物質）に特異的に反応しうる物質であれば特に限定されない。被検出物質認識分子の例には、抗体や酵素、レクチンなどのタンパク質、核酸、オリゴ糖または多糖、あるいはそれらの構造を有する物質が含まれる。
【００４８】
被検出物質認識分子は、本発明のＣＮＴ−ＦＥＴのシリコン基板を覆う絶縁膜上に固定化されることが好ましい。以下、被検出物質認識分子が固定化されている領域を「反応領域」という。反応領域の絶縁膜は、ＣＮＴならびにソース電極およびドレイン電極が配置される絶縁膜と同じ絶縁膜であってもよいし、異なる絶縁膜（例えば、シリコン基板の反対側の面を覆う第２の絶縁膜）であってもよい。
【００４９】
反応領域の絶縁膜の厚さは、その周囲の絶縁膜の厚さよりも薄いことが好ましい。すなわち、反応領域の形状は、凹型形状であることが好ましい（図１２参照）。これにより、試料溶液を反応領域内に効率的に留めることができるだけでなく、ゲート電極から基板面方向に漏れ出た電気力線を効率的に反応領域を通過させることができる。また、被検出物質認識分子が固定化された反応領域にゲート電極を重ねても、ゲート電極と被検出物質認識分子とが直接接触することを防ぐこともできる。例えば、ＬＯＣＯＳ法により反応領域の周囲に厚い酸化シリコン膜を形成することで、ゲート電極と被検出物質認識分子との接触状態や、ゲート電極と被検出物質認識分子との間隔を制御することができる。
【００５０】
反応領域の絶縁膜の厚さは、特に限定されず、１〜２００ｎｍ程度であればよい。反応領域の絶縁膜は、被検出物質認識分子を固定化するためには必要であるが、絶縁性は必ずしも必要ではない。したがって、反応領域の絶縁膜は、厚さ１ｎｍ程度のケミカル酸化膜や自然酸化膜であってもよい。
【００５１】
反応領域の形状や大きさ（面積）は、特に限定されず、提供される試料溶液の量やゲート電極の形状に応じて適宜設定すればよい。例えば、反応領域の形状が正方形の場合、１辺の長さは数ｍｍ程度（例えば、５ｍｍ）であればよい。
【００５２】
本発明のバイオセンサを用いて被検出物質を検出するには、被検出物質を含む試料溶液を反応領域に提供した後、ゲート電極に電圧を印加し、ソース電極−ドレイン電極間の電気特性の変化（例えば、Ｉｓｄ−Ｖｇ特性の変化）を測定すればよい。また、試料溶液を乾燥させた後に、ソース電極−ドレイン電極間の電気特性の変化を測定しても、被検出物質を検出することができる。
【００５３】
本発明のバイオセンサは、優れた電気伝導特性を安定して示す本発明のＣＮＴ−ＦＥＴを利用するため、安定した高精度の検出を行うことができる。
【００５４】
以下、本発明の実施形態について図面を参照して説明するが、本発明はこれらの実施形態により限定されない。
【００５５】
（実施の形態１）
実施の形態１は、チャネル領域の絶縁膜が１層の酸化シリコン膜であり、かつサイドコンタクト構造のＣＮＴ−ＦＥＴの例を示す。
【００５６】
図２は、本発明の実施の形態１に係るＣＮＴ−ＦＥＴの構成を示す断面図である。図２において、ＣＮＴ−ＦＥＴ１００は、シリコン基板１１０、絶縁膜１２０、触媒層１３０、ＣＮＴ１４０、保護膜１５０、ソース電極１６０、ドレイン電極１７０、およびゲート電極１８０（不図示）を有する。絶縁膜１２０は、チャネル領域の薄い絶縁膜（ゲート絶縁膜）およびコンタクト領域の厚い絶縁膜を含む。このＣＮＴ−ＦＥＴ１００では、ゲート電極１８０（不図示）に印加された電圧によって、ソース電極１６０とドレイン電極１７０との間に流れる電流が制御される。
【００５７】
シリコン基板１１０は、少なくとも一方の面が絶縁膜１２０で被覆されている。チャネル領域の絶縁膜は１層の薄い酸化シリコン膜１２２（膜厚２〜５００ｎｍ）からなり、コンタクト領域の絶縁膜は１層の厚い酸化シリコン膜１２４（膜厚２００〜１０００ｎｍ）からなる。
【００５８】
ＣＮＴ１４０は、絶縁膜１２０の上に配置されている。また、ＣＮＴ１４０は、ソース電極１６０およびドレイン電極１７０に電気的に接続されており、チャネルとして機能する。後述するように、本実施の形態のＣＮＴ１４０は、化学気相成長法により形成されたものであるため、絶縁膜１２０の上に配置されている触媒層１３０と接触している。ソース電極１６０とドレイン電極１７０との間は、図２に示すように１本のＣＮＴ１４０によって接続されていてもよいし、複数本のＣＮＴによって接続されていてもよい。
【００５９】
保護膜１５０は、ソース電極１６０およびドレイン電極１７０がＣＮＴ１４０と接触する領域を除いて、ＣＮＴ１４０を被覆する絶縁膜である。保護膜１５０は、例えば酸化ハフニウム膜（膜厚２〜１００ｎｍ）である。
【００６０】
ソース電極１６０およびドレイン電極１７０は、コンタクト領域の酸化シリコン膜１２４の上にそれぞれ配置されている。ソース電極１６０およびドレイン電極１７０は、ＣＮＴ１４０の側面に接続している（サイドコンタクト構造）。
【００６１】
ゲート電極１８０は、ソース電極１６０とドレイン電極１７０との間に流れる電流（ソース−ドレイン電流）を制御できる位置に配置されている。図３に示すように、本実施の形態のＣＮＴ−ＦＥＴ１００は、ゲート電極１８０の位置によりバックゲート型（図３（Ａ））、サイドゲート型（図３（Ｂ））、トップゲート型（図３（Ｃ））の各態様を採ることができる。
【００６２】
以上のように、本実施の形態のＣＮＴ−ＦＥＴは、チャネル領域の絶縁膜が薄く、かつコンタクト領域の絶縁膜が厚いため、チャネル（ＣＮＴ）のみに効果的に電界を形成することができる。したがって、本実施の形態のＣＮＴ−ＦＥＴは、トランスコンダクタンスに優れている。
【００６３】
また、本実施の形態のＣＮＴ−ＦＥＴは、保護膜によりＣＮＴを水分子などの吸着から保護しているため、履歴特性を低減させることができる。
【００６４】
次に、本実施の形態のＣＮＴ−ＦＥＴ１００を製造する方法を、図４および図５の模式図を参照して説明する。
【００６５】
まず、図４（Ａ）に示すように、シリコン基板１１０の表面を部分的に酸化して、シリコン基板１１０のコンタクト領域に厚い酸化シリコン膜１２４を形成する（ＬＯＣＯＳ法）。
【００６６】
ここで、図５の模式図を参照してＬＯＣＯＳ法の手順の一例を説明する。
【００６７】
まず、シリコン基板１１０の上に、熱酸化法などにより酸化シリコン膜２１０を形成し（図５（Ａ）参照）、さらに酸化シリコン膜２１０の上に、ＣＶＤ法などにより窒化シリコン膜２２０を形成する（図５（Ｂ）参照）。この酸化シリコン膜２１０は、シリコン基板１１０を保護するためのものである。次いで、コンタクト領域の窒化シリコン膜２２０をエッチングにより除去する（図５（Ｃ）参照）。除去した領域は、厚い酸化シリコン膜１２４が形成される領域である。
【００６８】
次に、１０００℃程度でウェット酸化処理を行う。窒化シリコン膜２２０は酸化されないため、酸化シリコン膜が露出している領域（窒化シリコン膜２２０が除去された領域）のみが選択的に酸化される（図５（Ｄ）参照）。このとき、厚く形成された酸化シリコン膜１２４の一部が窒化シリコン膜２２０の下に潜り込み、いわゆるバーズビークが形成される。酸化処理を終えた後、チャネル領域の窒化シリコン膜２２０および酸化シリコン膜２１０を除去して、コンタクト領域の酸化シリコン膜１２４の形成を終了する（図５（Ｅ）参照）。
【００６９】
ＣＮＴ−ＦＥＴ１００を製造する方法の説明に戻る。図４（Ｂ）に示すように、チャネル領域に薄い酸化シリコン膜１２２を形成する。例えば、シリコン基板１１０を大気雰囲気中で加熱して、チャネル領域に薄い酸化シリコン膜１２２を形成すればよい。
【００７０】
次に、図４（Ｃ）に示すように、ＣＮＴ１４０を成長させるための触媒層１３０をコンタクト領域の酸化シリコン膜１２４上に形成する。例えば、コンタクト領域の酸化シリコン膜１２４上に、シリコン薄膜、アルミニウム薄膜、鉄薄膜およびモリブデン薄膜を、この順番でスパッタ法により形成した後、エッチングすることで、触媒層１３０を形成することができる。
【００７１】
次に、図４（Ｄ）に示すように、触媒層１３０からＣＮＴ１４０を成長させる。ＣＮＴ１４０を成長させる方法は、特に限定されず、例えば低圧ＣＶＤ法を用いればよい。このとき、１本または複数本のＣＮＴ１４０で触媒層１３０間を架橋させることが好ましい。
【００７２】
次に、図４（Ｅ）に示すように、成長させたＣＮＴ１４０を被覆するように保護膜１５０を形成する。例えば、ＣＮＴ１４０を成長させたシリコン基板１１０の上に酸化ハフニウムや窒化シリコンなどからなる保護膜１５０を触媒ＣＶＤ法により形成すればよい。
【００７３】
次に、図４（Ｆ）に示すように、ソース電極１６０およびドレイン電極１７０の形成予定領域の保護膜１５０を除去して、ＣＮＴ１４０の側面を露出させる。例えば、ソース電極１６０およびドレイン電極１７０の形成予定領域以外の領域の保護膜１５０の表面をレジスト膜でマスクした後、フッ酸を含むエッチング液でウェットエッチングを行えばよい。このようにウェットエッチングを行うことで、レジスト膜でマスクされていない領域の保護膜１５０が除去され、この領域の直下に存在するＣＮＴ１４０の側面および酸化シリコン膜１２４が露出する。
【００７４】
次に、図４（Ｇ）に示すように、ＣＮＴ１４０にそれぞれ電気的に接続するように、ソース電極１６０およびドレイン電極１７０をコンタクト領域の絶縁膜１２４上に形成する。例えば、スパッタ法を用いてコンタクト領域の絶縁膜１２４および保護膜１５０上にアルミニウム薄膜を形成した後、保護膜１５０上のアルミニウム薄膜をエッチングすることで、ソース電極１６０およびドレイン電極１７０を形成することができる。図４（Ｇ）に示す例では、ＣＮＴ１４０の側面が露出した状態（図４（Ｆ）参照）でソース電極１６０およびドレイン電極１７０を形成しているので、ソース電極１６０およびドレイン電極１７０は、ＣＮＴ１４０の側面にのみ接続することになる（サイドコンタクト構造）。
【００７５】
最後に、任意の位置にゲート電極１８０を形成する（図３参照）。例えば、スパッタ法を用いて任意の位置にアルミニウム薄膜を形成した後、必要に応じてエッチングすることで、ゲート電極１８０を形成することができる。
【００７６】
以上のように、本実施の形態の製造方法は、ソース電極１６０およびドレイン電極１７０を形成するステップに移る前に保護膜１５０を形成するため、ソース電極１６０およびドレイン電極１７０を形成するステップにおいてＣＮＴ１４０を物理的および化学的に保護することができる。結果として、本実施の形態の製造方法は、ＣＮＴの一次元性の電気伝導を最大限に活かした、清浄なＣＮＴチャネルを有するＣＮＴ−ＦＥＴを製造することができる。
【００７７】
（実施の形態２）
実施の形態２は、チャネル領域の絶縁膜が高誘電率絶縁膜を含み、かつサイドコンタクト構造のＣＮＴ−ＦＥＴの例を示す。実施の形態１のＣＮＴ−ＦＥＴと同じ構成要素については同一の符号を付し、重複箇所の説明を省略する。
【００７８】
図６は、本発明の実施の形態２に係るＣＮＴ−ＦＥＴの構成を示す断面図である。図６において、ＣＮＴ−ＦＥＴ３００は、シリコン基板１１０、絶縁膜３１０、触媒層１３０、ＣＮＴ１４０、保護膜１５０、ソース電極１６０、ドレイン電極１７０、およびゲート電極１８０（不図示）を有する。絶縁膜３１０以外の各構成要素は、実施の形態１のＣＮＴ−ＦＥＴの各構成要素と同じである。
【００７９】
絶縁膜３１０は、チャネル領域の薄い絶縁膜およびコンタクト領域の厚い絶縁膜を含む。チャネル領域の絶縁膜は、１層の薄い高誘電率絶縁膜３１２からなるか（図６（Ａ）参照）、または１層の薄い高誘電率絶縁膜３１２および１層の薄い酸化シリコン膜１２２からなる（図６（Ｂ）参照）。コンタクト領域の絶縁膜は、１層の厚い酸化シリコン膜１２４および１層の薄い高誘電率絶縁膜３１２からなる。
【００８０】
次に、本実施の形態のＣＮＴ−ＦＥＴ３００ａ（チャネル領域の絶縁膜が１層の薄い高誘電率絶縁膜からなるＣＮＴ−ＦＥＴ；図６（Ａ）参照）を製造する方法を、図７の模式図を参照して説明する。高誘電率絶縁膜３１２を形成するステップ以外のステップは、実施の形態１のＣＮＴ−ＦＥＴ１００の製造方法の各ステップと同じである。
【００８１】
まず、シリコン基板１１０のコンタクト領域に厚い酸化シリコン膜１２４を形成する（図７（Ａ）参照）。次に、シリコン基板１１０上に高誘電率絶縁膜３１２を形成する（図７（Ｂ）参照）。例えば、シリコン基板１１０上に酸化ハフニウムなどからなる高誘電率絶縁膜３１２を触媒ＣＶＤ法により形成すればよい。次に、ＣＮＴ１４０を成長させるための触媒層１３０をコンタクト領域の高誘電率絶縁膜３１２上に形成する（図７（Ｃ）参照）。次に、触媒層１３０からＣＮＴ１４０を成長させる（図７（Ｄ）参照）。次に、成長させたＣＮＴ１４０を被覆するように保護膜１５０を形成する（図７（Ｅ）参照）。次に、ソース電極１６０およびドレイン電極１７０の形成予定領域の保護膜１５０を除去して、ＣＮＴ１４０の側面を露出させる（図７（Ｆ）参照）。次に、ＣＮＴ１４０にそれぞれ電気的に接続するように、ソース電極１６０およびドレイン電極１７０をコンタクト領域の絶縁膜１２４上に形成する（図７（Ｇ）参照）。最後に、任意の位置にゲート電極１８０を形成する。
【００８２】
さらに、上記の手順において、高誘電率絶縁膜３１２を形成するステップ（図７（Ｂ）参照）の前にチャネル領域に薄い酸化シリコン膜１２２を形成すれば、本実施の形態のＣＮＴ−ＦＥＴ３００ｂ（チャネル領域の絶縁膜が１層の薄い高誘電率絶縁膜および１層の薄い酸化シリコン膜からなるＣＮＴ−ＦＥＴ；図６（Ｂ）参照）を製造することができる。
【００８３】
以上のように、本実施の形態のＣＮＴ−ＦＥＴは、チャネル領域の絶縁膜が高誘電率絶縁膜を含むため、実施の形態１のＣＮＴ−ＦＥＴの効果に加えて、チャネル領域の絶縁膜をより薄くすることができる。したがって、本実施の形態のＣＮＴ−ＦＥＴは、トランスコンダクタンスに優れている。
【００８４】
（実施の形態３）
実施の形態３は、チャネル領域の絶縁膜が１層の酸化シリコン膜、かつエンドコンタクト構造のＣＮＴ−ＦＥＴの例を示す。実施の形態１のＣＮＴ−ＦＥＴと同じ構成要素については同一の符号を付し、重複箇所の説明を省略する。
【００８５】
図８は、本発明の実施の形態３に係るＣＮＴ−ＦＥＴの構成を示す断面図である。図８において、ＣＮＴ−ＦＥＴ４００は、シリコン基板１１０、絶縁膜１２０、触媒層１３０、ＣＮＴ１４０、保護膜１５０、ソース電極４１０、ドレイン電極４２０、およびゲート電極１８０（不図示）を有する。ソース電極４１０およびドレイン電極４２０以外の各構成要素は、実施の形態１のＣＮＴ−ＦＥＴの各構成要素と同じである。
【００８６】
ソース電極４１０およびドレイン電極４２０は、コンタクト領域の保護膜１５０の上にそれぞれ配置されている。ソース電極４１０およびドレイン電極４２０は、保護膜１５０に形成された接続孔を介してＣＮＴ１４０の端面に接続している。ソース電極４１０およびドレイン電極４２０は、ＣＮＴ１４０の端面にのみ接続していてもよいし（図８（Ａ）参照；エンドコンタクト構造）、ＣＮＴ１４０の端面およびその周囲の側面に接続していてもよい（図８（Ｂ）参照）。
【００８７】
次に、本実施の形態のＣＮＴ−ＦＥＴ４００ａ（エンドコンタクト構造のＣＮＴ−ＦＥＴ）を製造する方法を、図９の模式図を参照して説明する。接続孔を形成するステップならびにソース電極４１０およびドレイン電極４２０を形成するステップ以外のステップは、実施の形態１のＣＮＴ−ＦＥＴ１００の製造方法の各ステップと同じである。
【００８８】
まず、シリコン基板１１０のコンタクト領域に厚い酸化シリコン膜１２４を形成する（図９（Ａ）参照）。次に、チャネル領域に薄い酸化シリコン膜１２２を形成する（図９（Ｂ）参照）。次に、ＣＮＴ１４０を成長させるための触媒層１３０をコンタクト領域の酸化シリコン膜１２４上に形成する（図９（Ｃ）参照）。次に、触媒層１３０からＣＮＴ１４０を成長させる（図９（Ｄ）参照）。次に、成長させたＣＮＴ１４０を被覆するように保護膜１５０を形成する（図９（Ｅ）参照）。
【００８９】
次に、基板面に略垂直方向の接続孔４３０をコンタクト領域の保護膜１５０に形成して、ＣＮＴ１４０の端面を露出させる（図９（Ｆ）参照）。例えば、保護膜１５０表面の接続孔４３０の形成予定領域以外の領域をレジスト膜でマスクした後、ドライエッチングを行えばよい。このとき、コンタクト領域の酸化シリコン膜１２４が厚いため、接続孔４３０がシリコン基板１１０まで達することを防ぐことができる。このようにドライエッチングを行うことで、レジスト膜でマスクされていない領域の保護膜１５０およびその直下に存在するＣＮＴ１４０が除去され、ＣＮＴ１４０の端面（切断面）が露出する。
【００９０】
次に、接続孔４３０を介してＣＮＴ１４０の端面にそれぞれ電気的に接続するように、ソース電極４１０およびドレイン電極４２０をコンタクト領域の保護膜１５０上に形成する（図９（Ｇ）参照）。最後に、任意の位置にゲート電極１８０を形成する。
【００９１】
さらに、上記の手順において、ソース電極４１０およびドレイン電極４２０を形成するステップ（図９（Ｇ）参照）の前にウェットエッチングをすれば、本実施の形態のＣＮＴ−ＦＥＴ４００ｂ（ソース電極およびドレイン電極がＣＮＴの端面およびその周囲の側面に接続しているＣＮＴ−ＦＥＴ；図８（Ｂ）参照）を製造することができる。
【００９２】
以上のように、本実施の形態のＣＮＴ−ＦＥＴは、ソース電極−ＣＮＴの接触面積とドレイン電極−ＣＮＴの接触面積とが略同一であるため、実施の形態１のＣＮＴ−ＦＥＴの効果に加えて、対称性に優れた電気特性を示す。すなわち、本実施の形態のＣＮＴ−ＦＥＴは、ソース電極およびドレイン電極に印加する電圧の符号に依存しない電気特性を示す。
【００９３】
（実施の形態４）
実施の形態４は、チャネル領域の絶縁膜が高誘電率絶縁膜を含み、かつエンドコンタクト構造のＣＮＴ−ＦＥＴの例を示す。実施の形態１〜３のＣＮＴ−ＦＥＴと同じ構成要素については同一の符号を付し、重複箇所の説明を省略する。
【００９４】
図１０は、本発明の実施の形態４に係るＣＮＴ−ＦＥＴの構成を示す断面図である。図１０において、ＣＮＴ−ＦＥＴ５００は、シリコン基板１１０、絶縁膜３１０、触媒層１３０、ＣＮＴ１４０、保護膜１５０、ソース電極４１０、ドレイン電極４２０、およびゲート電極１８０（不図示）を有する。
【００９５】
絶縁膜３１０は、チャネル領域の薄い絶縁膜およびコンタクト領域の厚い絶縁膜を含む。チャネル領域の絶縁膜は、１層の薄い高誘電率絶縁膜３１２からなるか（図１０（Ａ）参照）、または１層の薄い高誘電率絶縁膜３１２および１層の薄い酸化シリコン膜１２２からなる（図１０（Ｂ）参照）。コンタクト領域の絶縁膜は、１層の厚い酸化シリコン膜１２４および１層の薄い高誘電率絶縁膜３１２からなる。
【００９６】
ソース電極４１０およびドレイン電極４２０は、コンタクト領域の保護膜１５０の上にそれぞれ配置されている。ソース電極４１０およびドレイン電極４２０は、保護膜１５０に形成された接続孔を介してＣＮＴ１４０の端面に接続している（エンドコンタクト構造）。
【００９７】
次に、本実施の形態のＣＮＴ−ＦＥＴ５００を製造する方法を、図１１の模式図を参照して説明する。高誘電率絶縁膜３１２を形成するステップ、接続孔を形成するステップならびにソース電極４１０およびドレイン電極４２０を形成するステップ以外のステップは、実施の形態１のＣＮＴ−ＦＥＴ１００の製造方法の各ステップと同じである。
【００９８】
まず、シリコン基板１１０のコンタクト領域に厚い酸化シリコン膜１２４を形成する（図１１（Ａ）参照）。次に、シリコン基板１１０上に高誘電率絶縁膜３１２を形成する（図１１（Ｂ）参照）。次に、ＣＮＴ１４０を成長させるための触媒層１３０をコンタクト領域の高誘電率絶縁膜３１２上に形成する（図１１（Ｃ）参照）。次に、触媒層１３０からＣＮＴ１４０を成長させる（図１１（Ｄ）参照）。次に、成長させたＣＮＴ１４０を被覆するように保護膜１５０を形成する（図１１（Ｅ）参照）。次に、基板面に略垂直方向の接続孔４３０をコンタクト領域の保護膜１５０に形成して、ＣＮＴ１４０の端面を露出させる（図１１（Ｆ）参照）。次に、接続孔４３０を介してＣＮＴ１４０の端面にそれぞれ電気的に接続するように、ソース電極４１０およびドレイン電極４２０をコンタクト領域の保護膜１５０上に形成する（図１１（Ｇ）参照）。最後に、任意の位置にゲート電極１８０を形成する。
【００９９】
さらに、上記の手順において、高誘電率絶縁膜３１２を形成するステップ（図１１（Ｂ）参照）の前にチャネル領域に薄い酸化シリコン膜を形成すれば、本実施の形態のＣＮＴ−ＦＥＴ５００ｂ（チャネル領域の絶縁膜が１層の薄い高誘電率絶縁膜および１層の薄い酸化シリコン膜からなるＣＮＴ−ＦＥＴ；図１０（Ｂ）参照）を製造することができる。
【０１００】
また、上記の手順において、ソース電極４１０およびドレイン電極４２０を形成するステップ（図１１（Ｇ）参照）の前にウェットエッチングを行うことで、ソース電極およびドレイン電極がＣＮＴの端面およびその周囲の側面に接続しているＣＮＴ−ＦＥＴを製造することができる。
【０１０１】
以上のように、本実施の形態のＣＮＴ−ＦＥＴは、チャネル領域の絶縁膜が高誘電率絶縁膜を含むため、実施の形態３のＣＮＴ−ＦＥＴの効果に加えて、チャネル領域の絶縁膜をより薄くすることができる。したがって、本実施の形態のＣＮＴ−ＦＥＴは、トランスコンダクタンスに優れている。
【０１０２】
（実施の形態５）
実施の形態５は、実施の形態４のＣＮＴ−ＦＥＴ（バックゲート型）を含むバイオセンサの例を示す。実施の形態１〜４のＣＮＴ−ＦＥＴと同じ構成要素については同一の符号を付し、重複箇所の説明を省略する。
【０１０３】
図１２は、本発明の実施の形態５に係るバイオセンサの構成を示す断面図である。図１２において、バイオセンサ６００は、シリコン基板１１０、絶縁膜３１０、第２の絶縁膜６１０、触媒層１３０、ＣＮＴ１４０、保護膜１５０、ソース電極４１０、ドレイン電極４２０、ゲート電極１８０および被検出物質認識分子６２０を有する。第２の絶縁膜６１０および被検出物質認識分子６２０以外の各構成要素は、実施の形態４のＣＮＴ−ＦＥＴの各構成要素と同じである。
【０１０４】
第２の絶縁膜６１０は、シリコン基板１１０の裏面（ＣＮＴ１４０が配置されていない面）を被覆する。反応領域の第２の絶縁膜６１０は、１層の薄い酸化シリコン膜からなり、反応領域の周囲の第２の絶縁膜６１０は、１層の厚い酸化シリコン膜からなる。結果として、反応領域の形状は、凹型形状である。
【０１０５】
被検出物質認識分子６２０は、被検出物質に特異的に結合する分子である。被検出物質認識分子６２０は、例えば抗体である。被検出物質認識分子６２０は、反応領域の第２の絶縁膜６１０に固定化されている。
【０１０６】
ゲート電極１８０は、シリコン基板１１０の裏面に形成された反応領域を覆うように配置されている。
【０１０７】
本実施の形態のバイオセンサ６００を用いて被検出物質を検出するには、被検出物質認識分子６２０が固定化された反応領域に試料溶液を提供した後、ゲート電極１８０を反応領域を覆うように配置し、ゲート電極１８０に電圧を印加し、ソース電極４１０−ドレイン電極４２０間の電気特性の変化（例えば、Ｉｓｄ−Ｖｇ特性の変化）を測定すればよい。
【０１０８】
以上のように、本実施の形態のバイオセンサは、ＣＮＴが保護されており、かつチャネル領域の絶縁膜（高誘電率絶縁膜）が薄いため、安定して高精度に検出を行うことができる。
【０１０９】
（実施の形態６）
実施の形態６は、実施の形態４のＣＮＴ−ＦＥＴ（サイドゲート型）を含むバイオセンサの例を示す。実施の形態５のバイオセンサと同じ構成要素については同一の符号を付し、重複箇所の説明を省略する。
【０１１０】
図１３は、本発明の実施の形態６に係るバイオセンサの構成を示す断面図である。図１３において、バイオセンサ７００は、シリコン基板１１０、絶縁膜７１０、触媒層１３０、ＣＮＴ１４０、保護膜１５０、ソース電極４１０、ドレイン電極４２０、ゲート電極１８０および被検出物質認識分子６２０を有する。実施の形態６に係るバイオセンサは、ゲート電極１８０および被検出物質認識分子６２０の位置が実施の形態５に係るバイオセンサと異なる。
【０１１１】
絶縁膜７１０は、シリコン基板１１０の表面（ＣＮＴ１４０が配置されている面）を被覆する。チャネル領域の絶縁膜７１０は、１層の薄い高誘電率絶縁膜からなり、コンタクト領域の絶縁膜７１０は、１層の厚い酸化シリコン膜および１層の薄い高誘電率絶縁膜からなる。反応領域の絶縁膜７１０は、１層の薄い酸化シリコン膜からなり、反応領域の周囲の絶縁膜７１０は、１層の厚い酸化シリコン膜からなる。結果として、反応領域の形状は、凹型形状である。
【０１１２】
被検出物質認識分子６２０は、反応領域の絶縁膜７１０に固定化されている。
【０１１３】
ゲート電極１８０は、シリコン基板１１０の表面に形成された反応領域を覆うように配置されている。
【０１１４】
本実施の形態のバイオセンサ７００を用いて被検出物質を検出するには、被検出物質認識分子６２０が固定化された反応領域に試料溶液を提供した後、ゲート電極１８０を反応領域を覆うように配置し、ゲート電極１８０に電圧を印加し、ソース電極４１０−ドレイン電極４２０間の電気特性の変化（例えば、Ｉｓｄ−Ｖｇ特性の変化）を測定すればよい。
【０１１５】
本実施の形態のバイオセンサは、実施の形態５のバイオセンサと同様に、安定して高精度に検出を行うことができる。
【０１１６】
（実施の形態７）
実施の形態７は、実施の形態２のＣＮＴ−ＦＥＴ（トップゲート型）を含むバイオセンサの例を示す。実施の形態５，６のバイオセンサと同じ構成要素については同一の符号を付し、重複箇所の説明を省略する。
【０１１７】
図１４は、本発明の実施の形態７に係るバイオセンサの構成を示す断面図である。図１４において、バイオセンサ８００は、ｐ型のシリコン基板８１０、絶縁膜７１０、触媒層１３０、ＣＮＴ１４０、保護膜１５０、ソース電極４１０、ドレイン電極４２０、ゲート電極１８０、被検出物質認識分子６２０およびトップゲート部材８３０を有する。
【０１１８】
シリコン基板８１０は、ｐ型のシリコンからなる基板であり、その表面に絶縁膜７１０を有する。また、ｐ型のシリコン基板８１０は、チャネル領域にｎ型の拡散層８２０を有する。ｎ型の拡散層を有する半導体基板の作製方法は、イオン注入法などの従来から知られている方法から適宜選択すればよい。
【０１１９】
トップゲート部材８３０は、チャネル領域の保護膜１５０上に配置されており、ｐ型のシリコン基板８１０と接続されている。
【０１２０】
本実施の形態のバイオセンサ８００を用いて被検出物質を検出するには、被検出物質認識分子６２０が固定化された反応領域に試料溶液を提供した後、ゲート電極１８０を反応領域を覆うように配置し、ゲート電極１８０に電圧を印加し、ソース電極４１０−ドレイン電極４２０間の電気特性の変化（例えば、Ｉｓｄ−Ｖｇ特性の変化）を測定すればよい。
【０１２１】
本実施の形態のバイオセンサは、実施の形態５，６のバイオセンサと同様に、安定して高精度に検出を行うことができる。
【０１２２】
以下、本発明の実施例について説明するが、本発明はこれらの実施例により限定されない。
【実施例】
【０１２３】
１．本発明のＣＮＴ−ＦＥＴの作製
まず、ＬＯＣＯＳ法により、シリコン基板（大きさ２０ｍｍ×２０ｍｍ、厚さ０.５５ｍｍ）のコンタクト領域に膜厚５００ｎｍの酸化シリコン膜を形成した（図１１（Ａ）参照）。チャネル領域の酸化シリコン膜は、フッ酸を含むエッチング液で除去した。次いで、ＡＬＤ法により、シリコン基板上に膜厚５０ｎｍの酸化ハフニウム膜（高誘電率絶縁膜）を形成した（図１１（Ｂ）参照）。成膜温度は１７５℃とした。
【０１２４】
酸化ハフニウム膜を形成した後、酸化ハフニウム膜の上にフォトリソグラフィでパターンを現像して、触媒の形成予定部位以外の基板面をレジスト膜（ＯＦＰＲ８００、東京応化工業）で保護した。レジスト膜を形成した基板上にシリコンを２０ｎｍの厚さで蒸着させ、その上にアルミニウムを５ｎｍの厚さで蒸着させ、その上に鉄を２ｎｍの厚さで蒸着させ、その上にモリブデンを０.３ｎｍの厚さで蒸着させた。次いで、リフトオフして、３μｍ×１０μｍの大きさの触媒を基板上に配置した（図１１（Ｃ）参照）。触媒間の間隔は、１０μｍとした。この触媒を配置した基板を、メタンおよび水素の混合ガス雰囲気中で９００℃に加熱して（熱ＣＶＤ法）、触媒からＣＮＴを成長させた（図１１（Ｄ）参照）。
【０１２５】
ＣＮＴを成長させた後、ＡＬＤ法により、シリコン基板およびＣＮＴ上に膜厚２０ｎｍの酸化ハフニウム膜（保護膜）を形成した（図１１（Ｅ）参照）。成膜温度は１７５℃とした。
【０１２６】
保護膜を形成した後、シリコン基板上にフォトリソグラフィでパターンを現像して、ソース電極およびドレイン電極の形成予定部位以外の基板面を前述のレジスト膜で保護した。その後、ドライエッチングによりソース電極およびドレイン電極の形成予定部位の保護膜を除去すると共にＣＮＴを切断した（図１１（Ｆ）参照）。その際、ＣＮＴ直下の酸化ハフニウム膜（高誘電率絶縁膜）の一部をオーバーエッチングした。ドライエッチングした後、基板上にチタンを３０ｎｍの厚さで蒸着させ、その上に金を６０ｎｍの厚さで蒸着させた。次いで、リフトオフして、ソース電極およびドレイン電極を基板上に配置した（図１１（Ｇ）参照）。
【０１２７】
さらに、シリコン基板裏面の酸化シリコン膜をウェットエッチングにより除去した後、膜厚１００ｎｍのアルミニウム膜を形成し、ゲート電極を形成した。図１５（Ａ）は、作製した本発明のＣＮＴ−ＦＥＴの構成を示す断面図である。
【０１２８】
２．比較例のＣＮＴ−ＦＥＴの作製
まず、シリコン基板（大きさ２０ｍｍ×２０ｍｍ、厚さ０.５５ｍｍ）の片面に膜厚３００ｎｍの酸化シリコン膜を形成した。
【０１２９】
次いで、本発明のＣＮＴ−ＦＥＴの作製方法と同様に、酸化シリコン膜の上に触媒を形成し、その触媒からＣＮＴを成長させた。次いで、本発明のＣＮＴ−ＦＥＴの作製方法と同様に、膜厚２０ｎｍの酸化ハフニウム膜（保護膜）を形成した後、ソース電極およびドレイン電極のパターニングを行い、ドライエッチングによりＣＮＴを切断した。ソースおよびドレイン電極を形成してリフトオフした。最後に、シリコン基板の裏面にゲート電極を形成した。図１５（Ｂ）は、作製した比較例のＣＮＴ−ＦＥＴの構成を示す断面図である。
【０１３０】
３．電気特性の比較結果
図１６は、本発明のＣＮＴ−ＦＥＴおよび比較例のＣＮＴ−ＦＥＴの電気特性を示すグラフである。図中、「Ａ」は本発明のＣＮＴ−ＦＥＴの電気特性を示す曲線、「Ｂ」は比較例のＣＮＴ−ＦＥＴの電気特性を示す曲線である。このグラフは、ソース電極−ドレイン電極間に１Ｖの電圧を印加したときの、ゲート電圧の変化とソース電極−ドレイン電極間に流れる電流（ソース−ドレイン電流）との関係（Ｉｄｓ−Ｖｇ）を示している。
【０１３１】
ゲート電圧の掃引幅について比較してみると、比較例のＣＮＴ−ＦＥＴを十分に動作させるには、ゲート電圧の掃引幅を±２０Ｖ程度まで大きくする必要があることがわかる（曲線Ｂ）。これは、チャネル領域の絶縁膜が酸化シリコン膜であり、かつその厚さが３００ｎｍと厚いためである。一方、本発明のＣＮＴ−ＦＥＴは、ゲート電圧の掃引幅を±２Ｖ程度としても十分に動作していることがわかる（曲線Ａ）。これは、膜厚５０ｎｍの酸化ハフニウム膜（比誘電率２１）は、膜厚９ｎｍの酸化シリコン膜（比誘電率３.９）に相当し、比較例の膜厚３００ｎｍの酸化シリコン膜よりも遥かに薄いためである。
【０１３２】
履歴幅について比較してみると、比較例のＣＮＴ−ＦＥＴの履歴幅ΔＶｈは、約２Ｖであることがわかる。一方、本発明のＣＮＴ−ＦＥＴの履歴幅ΔＶｈは、約０.２Ｖであり、比較例のＣＮＴ−ＦＥＴに比べて非常に小さいことがわかる。本発明のＣＮＴ−ＦＥＴは、履歴幅が小さいため、デバイスの安定性に優れていると考えられる。
【０１３３】
サブスレッシュホールド特性を示すＳ値（Ｓ＝（ｄ ｌｏｇ１０Ｉｓｄ／ｄＶｇ）−１）について比較してみると、比較例のＣＮＴ−ＦＥＴのＳ値は、１２００ｍＶ／ｄｅｃであった。一方、本発明のＣＮＴ−ＦＥＴのＳ値は、５００ｍＶ／ｄｅｃであった。このＳ値は、ＦＥＴの変換効率を示しており、値が小さいほど好ましい。
【０１３４】
また、ソース電極−ドレイン電極間に電圧１Ｖを印加した条件におけるトランスコンダクタンスｇｍについて比較してみると、比較例のＣＮＴ−ＦＥＴのｇｍは約０.２μＳであった。一方、本発明のＣＮＴ−ＦＥＴのｇｍは約０.６μＳであった。両デバイスのＣＮＴの直径が同じであることを考慮すれば、それらのｇｍをＣＮＴの直径で規格化しても本発明のＣＮＴ−ＦＥＴのｇｍが比較例のＣＮＴ−ＦＥＴよりも優れていることがわかる。
【産業上の利用可能性】
【０１３５】
本発明は、優れた電気伝導特性を安定して示すＣＮＴ−ＦＥＴを再現性よく製造することができるので、ＣＮＴ−ＦＥＴを含む集積デバイスやバイオセンサなどの製造に有用である。
【符号の説明】
【０１３６】
１０  シリコン基板
２０  ゲート酸化膜
３０  ＣＮＴ
４０  ソース電極
５０  ドレイン電極
６０  保護膜
７０  ゲート電極
１００，３００，４００，５００  ＣＮＴ−ＦＥＴ
１１０，８１０  シリコン基板
１２０，３１０，７１０  絶縁膜
１２２  チャネル領域の酸化シリコン膜
１２４  コンタクト領域の酸化シリコン膜
１３０  触媒層
１４０  ＣＮＴ
１５０  保護膜
１６０，４１０  ソース電極
１７０，４２０  ドレイン電極
１８０  ゲート電極
２１０  酸化シリコン膜
２２０  窒化シリコン膜
３１２  高誘電率絶縁膜
４３０  接続孔
６００，７００，８００  バイオセンサ
６１０  第２の絶縁膜
６２０  被検出物質認識分子
８２０  ｎ型の拡散層
８３０  トップゲート部材
【図１】
2010161288.tif 000003
【図２】
2010161288.tif 000004
【図３】
2010161288.tif 000005
【図４】
2010161288.tif 000006
【図５】
2010161288.tif 000007
【図６】
2010161288.tif 000008
【図７】
2010161288.tif 000009
【図８】
2010161288.tif 000010
【図９】
2010161288.tif 000011
【図１０】
2010161288.tif 000012
【図１１】
2010161288.tif 000013
【図１２】
2010161288.tif 000014
【図１３】
2010161288.tif 000015
【図１４】
2010161288.tif 000016
【図１５】
2010161288.tif 000017
【図１６】
2010161288.tif 000018