(57)【要約】【課題】  改良された二層電極構造を表面に製造する。【解決手段】  本発明の１つの見地に従うと、電極構造の第１の層は、流体電子材料に電気コンタクトを提供するようにできており、電極構造の第２の層は、正確なパターンで流体電子材料を制限するように形成される。代替えとして、所望のパターンに流体電子材料を制限する際に更に支援するために、二層電極構造の第２の層は、低い表面エネルギー材料を含む。他の代替で、電極構造の第１の層は、電気光学デバイスに接続する透過性電極材料を含む。この電極構造の第２の層は、電気光学デバイスの上に直接でない領域の電極構造の第１の層に接続する高伝導材料を含み、透明電極構造の伝導率を改良する。【選択図】  図９
2010066766.tif 000002
【特許請求の範囲】
【請求項１】
表面上の少なくとも１つの電極上に、正確なパターンで、少なくとも１つの液体電子材料のアイランドを堆積させる方法であって、
前記表面に少なくとも１つの電極の第１の層を形成して、前記少なくとも１つのアイランドに少なくとも１つの電気コンタクトを提供するステップと、
前記少なくとも１つのアイランドの前記正確なパターンを実質的に囲んでいる少なくとも１つの電極の前記第１の層の部分の上に前記少なくとも１つの電極の第２の層を形成するステップと、
前記少なくとも１つの電極の前記第２の層が、前記正確なパターンで液体電子材料を制限するように、前記少なくとも１つの電極の上で前記液体材料を堆積させるステップと、  を含む方法。
【請求項２】
正確なアイランド・パターンで流体の堆積を推進する二層電極構造であって、
表面上に形成される第１の電極層と、
前記第１の電極層の上で形成される前記正確なアイランド・パターンで、且つ前記第１の電極層と電気接触する、前記流体の少なくとも１つのアイランドと、
前記第１の電極層と接触して形成され、実質的に前記正確なアイランド・パターンの少なくとも１つのアイランドを囲んでいる第２の層と、を備える二層電極構造。
【請求項３】
第２の層が低い表面エネルギー材料である請求項２に記載の二層電極構造。
【請求項４】
前記第２の層が導体である請求項２に記載の二層電極構造。
【請求項５】
前記第１の電極層が透過性伝導材料である請求項２に記載の二層電極構造。
【請求項６】
前記流体が液晶材料、有機の発光ダイオード（ＯＬＥＤ）材料、電子トランスポート層材料、正孔トランスポート層材料、絶縁体材料及び色フィルタ材料のうちの少なくとも１つである請求項２に記載の二層電極構造。
【請求項７】
電気光学デバイスの表面上に透過性電極材料を形成するステップと、
前記電気光学デバイスの表面上に高伝導材料を形成するステップと、備え、
前記高伝導材料が前記透過性電極材料と電気的接触し、不明瞭な光が前記透過性電極材料中を通過することのないように形成される、電気光学デバイスで透明電極構造の伝導率を改良させる方法。
【請求項８】
表面を有している基板と、
少なくとも１つの透過性ウインドに対応する、前記表面の第１の領域で形成される第１の透明電極層と、
前記第１の電極層より高い伝導率を有し、前記表面の第２の領域で形成されている第２の電極層であって、電気的に第１の透明電極層に接続している第２の電極と、を含む電極構造。
【請求項９】
前記第１の透明電極層がインジウム−すず酸化物（ＩＴＯ）である請求項８に記載の二層電極構造。
【請求項１０】
前記第２の層がポリシリコンと金属の導体のうちの少なくとも１つある請求項９に記載の二層電極構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子光デバイスに関し、特に、タイル張りディスプレイ・デバイスのアレイとして形成される大領域のディスプレイ・デバイスに関する。
【背景技術】
【０００２】
大領域フラット・ディスプレイの今までにない必要性がある。明らかな解決策は、市場において明白でない。情報の進歩が、表示するデータ量を増加させる結果になるので、この今までにない必要性はますます重要になっている。大領域ディスプレイに対する解決策は、情報支配時代において、センサー、コンピュータ、データベース、カメラその他から情報を伝達するために、ヒューマン・インターフェースとして役に立つために必要である。多くの重要な用途が大領域ディスプレイを要求する。そして、これらは以下を含む。
【０００３】
ホームシアター用途
複数ビューワを必要とする用途
ユーザがエリアでを中心として移動する必要がある用途
実世界のシュミレーションがトレーニングのために必要とされる用途。
【０００４】
各々の用途のための要求は、サイズ、形、画像素子（画素）の総数と明るさで異なる。大部分の用途に共通である要求は、画素の比較的大きい数、色、粗さ、携帯性（最小厚さ及び重さ）、信頼性、低消費電力と手頃な費用である。存在する技術を使用した、これらの必要性のために良好なディスプレイの解決策は存在しない。
【０００５】
スケーリング則を課して、製造されることができるディスプレイのサイズを制限する、基本的な技術の問題がある。これらの基本的な限界は、大領域ディスプレイの必要性に合致した技術の解決策が達成されなかった１つの理由である。
【０００６】
ディスプレイ・デバイスの複雑さの１つの尺度は、画素の総数である。ディスプレイ・テクノロジーの進化は、ＶＧＡ、ＳＶＧＡ、ＸＧＡとＳＸＧＡ等の、可能なより新しく且つより複合した画素形式を作成した。増加する複雑さは、付加される費用によって一般的に伴われる。この経験的な複雑さの法則の根本的な原因は、ランダムな材料又は粒子欠陥によって引き起こされる歩留まり損失である。これらの欠陥は、ディスプレイでの画素の数が増加すると製造歩留まりを低減させる。
【０００７】
ディスプレイのサイズの１つの尺度はその領域である。費用は、サイズによって指数的に増加される。各々の技術、ＬＣＤ、ＰＤＰ、ＥＬ、その他は最大寸法でそれ自身の限界を有する。この経験的な関係の根本的な技術の原因は誤差である。サイズが増加すると、熱膨張、湿度、残留応力と物理的なたるみの影響がより重要になるので、ディスプレイを製造する際に厳しい誤差を保持することは望ましい。
【０００８】
より少ないタイルから大領域ディスプレイを造ることは、望ましい解法であると認識されている。タイリングは、サイズと形のために大きな柔軟性を提供するアプローチである。タイリングは、モノリシック・ディスプレイ・テクノロジーのサイズを制限する問題の多く受けない。複雑さの法則は適用されない。それは、タイルのサイズに依存して、タイル張りのディスプレイの製造の基本単位が大きなモノリシック・マルチ画素ディスプレイより複雑でないからである。製造の基本単位が比較的小さいので、サイズ法則は制限因子でない。タイル張りのディスプレイは、表示領域に対して指数的ではなく、線形のスケーリング則に従う。この基本的に異なるスケーリング動作は、タイル技術の１つの利点である。それは、ディスプレイを可能にし製造原価を低減する。
【０００９】
画素をかなりエッジ（実際に、エッジの１／２画素スペーシングピリオド内）までもってきて、一方、同時に、それらのタイルが他のタイルによって完全に囲まれてもエレクトロニクスが各々のタイルのアドレス指定を行うことができるように、ディスプレイを造ることができるようにする製作技術は存在していなかった。タイル張りのアプローチを実施することに対して２つの障害があった。それは、１）タイルとの間に継ぎ目の可視性を排除すること、２）画素への電気的アクセスを提供することである。
【００１０】
タイル張りのディスプレイの１つの型は、特許文献１に開示されており、それは、タイル張りのディスプレイを教示するために本明細書に援用されている。この特許は、電界発光ディスプレイ及び電界放射と電界発光ディスプレイとの組み合わせを説明し、それは、大領域ディスプレイ・デバイスを提供するために一体に接合されることのできるタイルとして形成される。例示的なタイルは、金属コアにラミネートしたセラミック回路−ボード材料の複数層からなる低温共焼成セラミックと金属構造を使用して形成される。
【００１１】
ディスプレイのための駆動回路が構造体の裏に取り付けられ、バイアがディスプレイ・デバイスの正面で画素電極と接続させるため裏から正面まで構造体を通過される。これらの接続パスを造るバイアはディスプレイ上の画素位置間を通っている。更に、接続が画素ごとのベース上に、又は画素の少ないグループに対して造られる。したがって、参照された特許によればディスプレイ・デバイスは、比較的大きな数のバイアを必要とするだろう。説明したタイルは、複数タイルが相互接続可能なそれらのエッジでコネクタを含む。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】米国特許第５，６４４，３２７号明細書
【発明の概要】
【００１３】
本発明は、改良された電極構造で具体化される。本発明の１つの見地によると、流体電子材料が、二層電極構造の表面に正確なパターンで堆積される。電極構造の第１の層は、流体材料に電気コンタクトを提供するようにデザインされ、また電極構造の第２の層は、所望のパターンで流体電子材料を束縛するように形成される。本発明のこの見地を使用して堆積される流体電子材料は、パウダーとして堆積されるか、又は、液相で堆積され、後で固相へ変化する材料を含むことができる。
【００１４】
本発明の別の見地から述べると、二層電極構造の第２の層は、低い表面エネルギー材料を含み、所望のパターンに流体電子材料を束縛することを更に支援する。
【００１５】
本発明の他の見地によると、電気光学デバイスで使用されることができ透過性部分を有する電極構造の伝導率は、二層電極構造を形成することによって改良される。電極構造の第１の層は、透過性電極材料を含み、それは、電気光学デバイスに接続する。電極構造の第２の層は、高伝導材料を含み、電気光学デバイスから離れた領域で電極構造の第１の層に接続する。
【図面の簡単な説明】
【００１６】
【図１】２枚のタイルが除去された大領域ディスプレイ・デバイスの前部の平面図であり、図１Ａは、図１で示した大領域ディスプレイに対する、好適なタイルの裏面の斜視図であり、図１Ｂは、図１で示した大領域ディスプレイに対する、好適なタイルの前面の斜視図である。
【図２】図２は、図１Ａと１Ｂで示すタイルを実施するために使用可能な構造を図示した分解斜視図である。
【図３】図３は、図１Ａと１Ｂで示すタイルを実施するために使用可能な代替構造を図示した分解斜視図である。
【図４】図４は、図２で示す構造を有する４枚のタイルの部分に対する、例示的な画素レイアウトを示す画素図である。
【図５】図５は、図３で示す構造を有する４枚のタイルの部分に対する、例示的な画素レイアウトを示す画素図である。
【図６】図６Ａは、分離したサブ画素を含む単色画素構造の前部の平面図であり、図６Ｂは、分離したサブ画素を含む代替の単色画素構造の前部の平面図である。
【図７】図７は、図２で示される構造を有するタイルの前部の平面図であり、電気的接続がタイルのローとカラム電極に造られることができる例示的な方法を図で示す。
【図８】図８Ａは、線Ｆ８Ａに沿った、図７で示すタイルの切取図であり、カラム電極に対する例示的なコンタクト構造を図示し、図８Ｂは、線Ｆ８Ｂに沿った、図７で示すタイルの切取図であり、ロー電極のために例示的なコンタクト構造を図で示す。
【図９】図９Ａは、材料の液体堆積のセルフアライメントのための例示的な電極構造の上面図であり、図９Ｂは、図９Ａで示す材料の液体堆積のセルフアライメントのための例示的な電極構造の切取図であり、図９Ｃは、材料の液体堆積のセルフアライメントのための代わりの例示的な電極構造の上面図である。図９Ｄは、図９Ｃで示す材料の液体堆積のセルフアライメントのための代わりの例示的な電極構造の切取図である。
【図１０】図１０Ａは、単一の層電極の上面図であり、図１０Ｂは、例示的な二層電極の上面図である。この二層電極は、改良された伝導率のために中央透過性領域とレールを有する。図１０Ｃは、例示的な二層電極の上面図である。この二層電極は、改良された伝導率のために中央透過性領域と第２の電極層を有する。図１０Ｄは、例示的な二層電極の上面図である。この二層電極は、改良された伝導率のために透過性アイランド領域と第２の電極層を有する。図１０Ｅは、例示的な二層電極の上面図である。この二層電極は、改良された伝導率のために透過性アイランド領域と第２の電極層を有する。
【図１１】図１１Ａは、図１０Ａで示される単一の層電極の切取図であり、図１１Ｂは、図１０Ｂで示す例示的な二層電極の切取図であり、図１１Ｃは、図１０Ｃで示される例示的な二層電極の切取図である。この切取図は、電気光学デバイスに連絡する一部の２つの層電極から見た図である。図１１Ｄは、図１０Ｄで示される例示的な二層電極の切取図である。この切取図は電気光学デバイスに連絡する一部の２つの層電極から見た図である。図１１Ｅは、図１０Ｅで示される例示的な二層電極の切取図である。この切取図は電気光学デバイスに連絡する一部の２つの層電極から見た図である。
【図１２】図１２Ａは、図１０Ａで示される単一の層電極の切取図であり、図１２Ｂは、図１０Ｂで示される例示的な二層電極の切取図であり、図１２Ｃは、電気光学デバイスに連絡しない位置から見られるアイランド構造を有する図１０Ｃで示される例示的な二層電極の切取図を示し、図１２Ｄは、図１０Ｄで示される例示的な二層電極の切取図である。この切取図は、電気光学デバイスに連絡する一部の２つの層電極から見た図である。図１２Ｅは、図１０Ｅで示される例示的な二層電極の切取図である。この切取図は電気光学デバイスに連絡する一部の２つの層電極から見た図である。図１２Ｆは、図１０Ｃで示される例示的な二層電極の代わりの切取図を示し、電気光学デバイスに連絡しない位置から見た非アイランド構造である。
【発明を実施するための形態】
【００１７】
図で示す例示的な実施形態に関して本発明を説明する。図面は、スケールで表されていない。実際に、図面の寸法は、本発明の説明の補助のため誇張されている。本発明は光学の発光ダイオード（ＯＬＥＤ）ディスプレイ・デバイスに関して説明されるが、電界発光、発光ダイオード（ＬＥＤ）、プラスマ技術等の他の放射ディスプレイ・テクノロジー、又は双安定反射コレステリック（ＢＲＣ）液晶技術等の反射ディスプレイ・テクノロジーで行われることができることは、予想される。
【００１８】
図１は、本発明に従った、部分的にアセンブルされた大領域ディスプレイ１００の前部の平面図である。ディスプレイ１００は、タイル張りディスプレイであり、そこでは、イメージ画素が形成される放射又は反射素子がタイル１２０上に比較的小さなアレイとして造られ、フレームにアセンブルされ、素子を形成する多数の画素を有する大領域ディスプレイを作り出す。あるいは、タイルは、フレームなしでローとカラムで整列された画素で端から端までアセンブルされることができる。この場合、個々のタイルは、縦仕切りによって一体に保持されることができる。
【００１９】
タイルは、タイルのエッジまで均一に間隔を置いて配置された素子を形成する画素で造られる。タイルは接合されるとき、２枚の隣接のタイルのエッジ画素間の内部画素距離が、タイルの内部での隣接の画素の内部画素距離と同じになるように形成される。図１で示すディスプレイは、２枚のタイル１２２と１２４をはずしている。これらのタイルは、位置１０２と１０４に挿入され、ディスプレイが仕上げられる。
【００２０】
ディスプレイ１００は、４×４アレイで素子を形成している１６の画素を有するタイルから形成されるように示すが、各々のタイルがより多くの画素を含むことができることが予想される。本発明の１つの例示的な実施形態で、下で説明する各々のタイルは、３２×２８のマトリックスとして配置される素子を形成している８９６の画素を含む。これらのタイルサイズは、単なる例示である。各々のタイルが、素子を形成するより多く又はかより少しの画素を含むことができることが予想される。更に、単一のディスプレイが、素子を形成する画素の異なる数を有するタイルから形成されることができることが予想される。たとえば、ディスプレイは、中心付近で素子を形成する比較的大きな数の画素を有するタイルと、エッジ付近で素子を形成する比較的少ない数の画素を有するタイルと、を有することができる。
【００２１】
図１Ａと図１Ｂは、例示的なタイル１２０の後部及び前部の表面を示した斜視図である。図１Ａで示すように、タイルは最小の１つの集積回路１３４に取り付けられる回路基板１３０を含む。集積回路は、回路基板上に伝導トレース１３２を通して素子を形成する画素に接続され、それは、ディスプレイ・デバイスのロー又はカラム電極を有するコンタクトを造るために回路基板を通して延びるバイア（図示せず）に接続する。図１Ａで示すタイルの中で、バイアは、図７、図８及び図８Ｂを参照して説明されるように、表示領域内部に素子を形成している画素を通して延びる。あるいは、バイアは図３〜図５に関して、下で説明するようにディスプレイの２つのエッジに沿って素子を形成する貫通画素を延びることができる。
【００２２】
本発明の１つの例示的な実施形態で、画素成形素子は、有機発光ダイオード（ＯＬＥＤ）材料から造られる。基本的な光放射構造は、一対の適切に選択されてパターニングされた電極にはさまれる薄い有機重合体層から構成されている。１つの電極から他の電極への電流の流れは、有機重合体の光放射を引き起こす。電極のうちの少なくとも１つは、放出光に望ましくは透過性である。インジウム酸化スズ（ＩＴＯ）は、この目的のために使用される普通の材料である。ＯＬＥＤ材料は、高輝度と高効率を提供し且つ比較的低い費用材料である。
【００２３】
本発明に従った例示的なディスプレイ構造は、ディスプレイ部分とエレクトロニクス部分の２つの部分で形成される。これらの２つの部分は、別個に造られ、完全なタイルを形成するために次に接合される。例示的ディスプレイ部分は、透過性カラム電極が堆積された透過性ガラス層から構成されている。ＯＬＥＤ材料は、この層上へ能動式（即ち光を放射する）媒体として堆積される。ロー電極は、最終的ディスプレイ層として堆積される。ブロッキング又は不活性化層等の追加の層が、ディスプレイ層の機能又は寿命を改良するために存在することができる。透明電極は好ましくはホール−注入電極であり、他の電極は好ましくは電子−注入電極である。電極間のＯＬＥＤ材料は、好ましくは膜厚プロセスによって加えられる共役ポリマ材料であるが、少ない分子の材料が、種々の薄膜堆積技術によって、代わりに適用されることができる。１つ以上の点でローとカラムの各々への電気的アクセスがあるように、層は形成される。
【００２４】
ＯＬＥＤ材料の代わりに、タイルの素子を形成している画素は、電界発光素子、発光ダイオード、電界放射素子、プラスマ素子又は陰極ルミネッセンス素子又はＢＲＣＬＣＤ素子等の多くのいずれの放射デバイスでもあることができる。
【００２５】
エレクトロニクス部分は、回路基板を通してパンチかドリルによってバイアを開け、次に回路基板の上にプリントか、さもなければ伝導トレースを堆積させることによって形成される。伝導トレースを形成するために使用される伝導インク又はペーストも、バイアを充てんすることができる。エレクトロニクス部分とディスプレイ部分とがタイルを形成するために接合されるとき、バイアはディスプレイ部分のローとカラム電極とコンタクトを造る。
【００２６】
図示しないが、本発明の他の例示的な実施形態は、反射又は低パワーディスプレイが必要な用途に対して妥当な構造体を形成する画素を含む。この新しい構造の基板とエレクトロニクスは、ＯＬＥＤの実施形態に対して下記に説明したものと本質的に同じものである。しかし、この代替実施形態でのディスプレイ層は、反射ディスプレイ材料である。たとえば、低パワー（双安定ディスプレイ）を提供する双安定反射コレステリック（ＢＲＣ）液晶材料である。開示されたタイル構造は、初めて、大きい領域ＢＲＣディスプレイでビデオレートディスプレイを可能にする。これらの材料は、平らな、反射状態と比較的透過性の焦点円すい状態との間をスイッチする。ブラックバッキングを利用すると、これらの２つの状態は、色つきとブラックのように見えるだろう。ＢＲＣ材料は、大領域のタイル張りのディスプレイに対して異なる利点を提供する。それは反射状態と透過状態との間の動作であり、ブラックバックプレインと組み合わされて、いろいろな照明条件の下で、可能な限り明るい、ハイコントラストディスプレイを造り、双安定はパワーの適用なしで静態像を維持することができるようにする。
【００２７】
１つの例示的なタイル構造は、基板として機能する多層セラミック回路基板１３２から構成されている。ディスプレイ材料は、ビューワ側に取り付けられ、一方、ドライブ又は他の機能のためのエレクトロニクス１３４（能動と受動）が後側に大部分取り付けられる。導体素子１３２は、エレクトロニクスとディスプレイ材料との間に相互接続を提供するために個々の層にプリントされ、バイアは異なる層で導体を相互接続し、コネクタは外部電源と信号源に接続するために裏面に提供される。タイル構造は、また、高軟化点金属又は絶縁体等の構造的層を有することができ、セラミック材料の処理中に、ゆがみからの自由及び／又はディスプレイの動作中に温度管理を提供する。タイル構造も、ビューワ表面の上で透過性層（たとえばガラス）を含み、ディスプレイ材料を保護又は含む。バックパネル構造が、個々のタイルを取り付けるために提供され、各々の個々のタイル構造によって必要とされるパワーとドライブ信号に電気的接続を提供する。
【００２８】
多層セラミック回路基板１３０が、セラミック材料層に形成されることができる。層は初めに形成されて、バイア、導体及び他の特徴部を形成し、次に、各々の層を隣接する層と整列するように注意深く積み重ねて層をアセンブルする。ここで、セラミック材料は、最も広義であり、セラミックス、結晶化ガラス、ガラス、及び他の高温絶縁材料を含む。コネクタとバイアとを合わせた複数層は、能動及び受動電気デバイスと回路が置かれることができる回路基板の基本的な機能を提供する。
【００２９】
導体１３２は、たとえばプレーティング、蒸着、スパッタリング、プリンティング及びラミネート加工を含む、いかなる標準プロセスによって形成されることができる、薄い及び／又は厚い膜導体であることができる。材料は、金属又は有機電導体であることができる。たとえば、プリンティング又はフォトリソグラフィを含むことができるプロセスによって、導体はパターニングされることができる。これらの導体パターンは、開示された構造で個々の層の表面上に形成され、バイアに接続され、デバイスの設計に従って、ディスプレイ材料に開示された構造上及び外部にエレクトロニクスを相互接続する手段を提供する。
【００３０】
導体の他のクラスは、層を相互接続するために使用される。これらの導体はバイアと呼ばれる。バイアは、最も広義で使用され、層のエッジを回る層の開口を通り抜ける導体を含む。たとえば、層を通り抜けるバイアは、層にホールを造り、導体でそのホールを充てんすることによって形成されることができる。あるいは、予め形成された物理的な導体が、層に埋め込まれることができる。層のエッジを越えるバイアは、（丸又は平らな）ワイヤ、又はワイヤのアレイ、相互接続される表面に端部を結合するワイヤを物理的に置くことによって形成されることができる。あるいは、厚い又は薄いフィルム導体に対してプレーティング又は他の製作プロセスによって所定箇所に形成されることができる。
【００３１】
コア層も、この構造に含まれることができる。この層は、セラミック材料より高い軟化を有し、セラミック材料の組立体と処理のための基板として役立つ。コア層は水平収縮を排除するために作用し、多層システムに対して単一の膨脹係数を確立し、多層組立体に機械的な耐久性を提供する。層が良好な電気伝導体である場合、ＲＦシールドを提供することができる。層がまた、良好な熱導体である場合、ディスプレイの温度管理に寄与する。伝導層は、しかしバイア接続のために特殊な問題を提示する。金属層を通したバイア接続は、いくつかの方法において製造されることができる。それは、金属導体が中央を通り抜けさせる前に絶縁材料でホールの周辺を充てんすること、又は、導体を伝導金属コアから離して間隔を置いて導体を中央部だけを通るようにすることである。
【００３２】
画像情報処理を形成するエレクトロニクスと画素駆動回路が層の上に取り付けられる。エレクトロニクスは、能動と受動デバイスを含み、層の上で取り付けられる両方のディスクリート素子、及び、たとえば次に種々の高温基板の上のディスプレイに能動マトリックス回路を造るために使用されるプロセスによって所定箇所に形成されるデバイスを含むように広義に使用される。これらのエレクトロニクスはどこにも置かれることができるが、最も都合がいい位置は裏面である。これは、標準組立体とアタッチメント装置とに使用されるプロセスを容認する。更に、能動又は受動デバイスを間の層又はビューワ表面に置くことは、システム設計により大きな柔軟性を容認する。
【００３３】
ディスプレイ材料は、ビューワに見える表面に適用される。開示された構造の構造の柔軟性のため、異なるディスプレイ材料が使用されることができる。
【００３４】
タイルのエッジは、望ましくは、タイル張りのディスプレイがタイルとの間に見える継ぎ目を有しないことを確実とするために注意深く形成される。タイルに対する１つの基準は、タイル継ぎ目によって分離される画素間のスペーシングが、タイルの画素のスペーシングと同じものであることである。この基準を満たすために、タイルエッジは、望ましく寸法的に正確である。更に、エッジがまた導体のために使用されるならば、あるいは、縦仕切りが隣接のタイルを接合するために使用されるならば、タイルの設計と配置でこれらの導体又は縦仕切りの厚みを考えることは望ましい。
【００３５】
バックパネルが、ディスプレイを形成するためにタイルの物理的なマウンティング及び相互接続に対して提供されることができる。ディスプレイ上にスペースを置いた画素に連続性があるように、タイルのマウンティングがなされる。タイルの形は、最も一般的には平方であるか長方形である。しかし、形はより大きいディスプレイを形成するためにタイル張りが可能ないかなる形でもあることができる。また、タイルは一般的に平らであるが、カーブした又はドーム型ディスプレイを形成するために一方又は両方の寸法に沿って曲がることができる。カーブした又はドーム型ディスプレイは、カーブした又はドーム型バックパネルの上に取り付けられる平タイルを使用して造られることもできる。タイルは、はんだ付け等の永久接続を使用して、又はタイルがバックパネルに接続されることができるようにするコネクタを使用して、バックパネルにも取り付けられることができる。この後者の方法は、個々のタイルの修理と補充を容認する。異なる型のタイルが、バックパネルの異なる領域に取り付けられることができる。たとえば、より高い解像度領域が、大きいディスプレイの中心又は他の領域に置かれることができる。更に、異なる大きさ又は異なる形に造られたタイルが、単一のディスプレイに組み合わせられることができる。たとえば、大パネルのエッジの近くのタイルをより大きくすることができ、パネルの中心の近くのタイルをより小さい画素密度を有するようにすることができる。
【００３６】
バックパネルは、また、タイルを、タイル作動のために必要な操作可能なパワーとデータ信号とに接続するための手段を提供することができる。マッチングコネクタが、この接続を提供するためにタイルとバックパネルの両方の後部側の上で提供されることができる。代替の物理接続として、データ単独結合の場合、光学の接続が使用されることができる。
【００３７】
バックパネルの電気構造が、タイルにパワーと信号の分散を提供し、タイルの電気構造が、ディスプレイ画素のアドレス指定を提供する。構造の両方のレベルを説明する。タイル張りのディスプレイの情報必要性は、画素の総数において測定されるディスプレイのサイズに伴って増加する。タイルのより大きな数の画素は、タイル上でストアされるより大きなデータ量及びより速い情報伝達で翻訳する。
【００３８】
タイル張りのディスプレイの１つの利点は、スキャンエレクトロニクスがタイルの内部であり、全ての１枚のタイルのスキャニング速度も、小さいディスプレイ又は大きいディスプレイに対して同じものであることである。これは、ディスプレイの明るさとグレースケールが、増加するサイズによってグレードが落ちないことを確実にする方法を提供することができる。下で詳述するタイル張りのディスプレイは、タイルのエッジでさえ、画素スペーシングの連続性を中断することなく画素に信号を接続する構造を有する。開示されたタイル張りディスプレイは、信号処理回路を有することもでき、それは、信号情報からそのタイルに対する信号情報を抜き出し、抜き出された情報を、タイルのアドレス指定を行うために必要な信号に変える。
【００３９】
一般に、フロント―バック接続は、タイル上の画素の各々のローに対して少なくとも１つ、及び画素の各々のカラムに対して少なくとも１つ含む。タイル張りディスプレイは、比較的少ない画素を有し、タイルごとの相互接続の数が比較的少なく、個々のタイルの歩留まりが高い可能性がある。単一の基板からの大きいディスプレイの製作と比較して、これはタイル張りのディスプレイのかなりの利点である。一般に、歩留まりは、ディスプレイ・デバイスでの画素の数の関数である。
【００４０】
タイルの裏面から延びるバイアで、ロー又はカラムへの最終接続が造られる。このバイアは、画素のスペーシングより少ない直径を有する。これを達成するために、ディスプレイ層でのバイアの部分は、他の間に入っている層を通るバイアより小さく造られることができ、下で述べるが、より広い相互接続の間に最大のスペースを提供するために、接続はタイルの領域の上に互い違いにされることができる。これらの接続は、画素へのディスプレイ信号の分散の最終リンクである。
【００４１】
図２は、第１の例示的なタイル構造を示す分解斜視図である。タイル構造は２つの部分で形成される。それは、ディスプレイ部分とエレクトロニクス部分である。
【００４２】
ディスプレイ部分は、たとえば、ガラス・プレートであることができる透過性フロントプレートを含む。透過性カラム電極３２２は、広く知られたプロセスを使用して、インジウム−すず酸化物等の透過性導体の薄いバンドを形成することによってフロントプレート３２０の上で形成される。たとえば、これはガラス・プレートの表面の上にＩＴＯのフィルムを堆積させ、選択的にＩＴＯをエッチングし、電極を形成することによってなされるだろう。ホール輸送層、光放射層及び電子注入層を含む、ディスプレイ材料、赤、グリーン及び青いＯＬＥＤ材料３２４と３２６は、画素の能動領域を定めるカラム電極の上面に堆積される。正孔輸送層は、電気的にカラム電極に接続し、光放射層は電気的に正孔輸送層に接続する。たとえば、金属のカルシウムから形成されることができる電子注入層は、光放層の上面に形成される。ロー電極３２８は、電子注入層の上面に形成される。図４及び図５に関して下で説明するように、ディスプレイ材料３２４と３２６が画素領域の部分（たとえば約２５のパーセント）だけを占めることが望ましい。たとえば、ロー電極は、ポリシリコンから又は金属（たとえば標準堆積技術を使用してアルミニウムで）から形成されることができる。絶縁層３３０は、ロー電極の上面に形成される。例示的な絶縁層３３０は、多くの絶縁材料のいずれからでも形成されることができる。ディスプレイ材料を保護するために、絶縁層３３０は低温プロセスを使用して、望ましく形成される。例示的な材料は、ポリイミド又は他の低温絶縁材料を含む。絶縁層３３０は、厚膜又は薄膜堆積技術を使用して加えられることができる。絶縁層３３０は、ロー電極３２８又はカラム電極３２２と整列される複数の開口３３１を含む。
【００４３】
複数の接続プレート３３２が、絶縁層の上面に堆積されるる。プレート３３２は、たとえば、気相堆積するアルミニウム、又は、たとえば厚膜プロセスを使用して堆積する溶媒と組み合わせられる銀金属のインク又はペーストを使用して形成されることができる。図７〜図８Ｂに関しての下で説明するように、接続プレートはバイアによってカラム電極３２２とロー電極３２８に接続し、絶縁材料で開口を通して延びる。例示的な接続プレートの各々は、１つのロー電極だけ又は１つのカラム電極だけを有する電気コンタクトを造る。しかし、良好な接続が造られることを確実にするために、各々の接続プレート３３２は、いくつかの位置でその対応するロー又はカラム電極に接続することができる。
【００４４】
エレクトロニクス部分３１２は、画像処理及びディスプレイ駆動回路１３４（図２で示さず）、たとえば、アルミナ（Ａｌ２Ｏ３）の薄い薄板であることができる回路基板１３０、堆積された電気伝導体１３２、接続パッド３３４、及び電気的に、回路基板１３０を通した接続パッド３３４に導体１３２を接続するバイア３３８を備える。導体１３２、バイア３３８と接続パッド３３４は、金属のインク又はペーストを加える厚膜堆積プロセスを使用して、全て形成されることができる。接続パッド３３４は、また、気相堆積するアルミニウムから形成されることができる。１対１の関係が、エレクトロニクス部分の接続パッド３３４とディスプレイ部分の接続プレート３２２との間にある。本発明の例示的な実施形態で、接続パッド３３４と接続プレート３２２は、ディスプレイ部分とエレクトロニクス部分との間に異方的に伝導的な接着剤を加えて、電気的に接続される。組み合わせられたディスプレイ部分とエレクトロニクス部分は、タイル１２０を形成する。
【００４５】
しかし、他の方法がそれらの各々の接続プレートに電気的に接続パッドを接続するために使用されることができることが予想される。たとえば、接続プレート３２２と接続パッド３３４は、変形可能な材料から造られることができ、パッド又はプレートの平面より上に延びる部分を含むためにパターニングされる。エレクトロニクス部分がディスプレイ部分に合わせられるとき、接続プレート３２２と接続パッド３３４のパターニングした材料は、接触して変形し、対応する接続パッドとプレートとの間に電気的接続を形成する。パッド３３４とプレート３２２は、又はんだ接続技術又はワイヤを使用して接続されることができ、エレクトロニクス部分３１２がそれが対応する表示部３１０と合わさるときに、パッド３３４又はプレート３２２のうちの１つに差し込まれ、プレート３２２又はパッド３３４を係合する。
【００４６】
図３は、タイル１２０の代替的な構造を図示する分解透視図である。図３で示すタイルは、別個のエレクトロニクス・セクションとディスプレイ・セクションとして形成され、また１つの構造として形成されるだろう。更に、タイルのローとカラム電極への接続は、タイルの２つのエッジに沿って造られる。
【００４７】
図３で示すタイルのための基板は、底部層５１０である。たとえば、この基板は、図１Ａで示す回路１３４のようなエレクトロニクス・モジュールを含むだろう。エレクトロニクス・モジュールは、カラムバイア５２０とローバイア５２２を通してディスプレイ・デバイスのローとカラム電極に結合する。１つのローバイア５２２だけを図３で示す。図３で示す例示的なタイルで、基板はレベル５１０で示されており、任意のレベル５１２、５１４と５１６（想像線で示す）は層を相互接続している。これらは、より高い層及び層の１つの表面にペイント又はプリントされた伝導性のトレースに接続するためのバイアを有するセラミック層であるだろう。タイル構造が共焼成セラミック及び金属（ＬＴＣＣＭ）材料から形成されるならば、層５１２又は５１４のうちの１つは、金属層又は絶縁構造の基板であるだろう。層５１６は、カラムバイア５２０とローバイア５２２を有するセラミック層である。セラミック層５１６の上で形成されるローバイアは、例示的なディスプレイ・タイルのロー電極５２４に接続する。
【００４８】
図３で示すタイルは分離エレクトロニクスとディスプレイ・セクションから形成される場合、エレクトロニクス・セクションは、層５１０と任意の層５１２、５１４と５１６だけを含む。タイルが１つのピースとして形成される場合、ディスプレイ材料５２６は、ロー電極５２４の上部に堆積される。図３で、ディスプレイ材料５２６は固体のシートとして図示される。この材料は、しかし、ロー電極の上で堆積されるパターン化されたＯＬＥＤ電池及びパターン化された電子注入層を含むであろう。ディスプレイ材料の区別可能な電池を使用して、物理的及び電気的に、近隣の電池と分離し、画素とサブ画素との間で電気的且つ光学的クロストークかなり減らすことによってディスプレイコントラストを増加させる。図２を参照して上で述べたように、ロー電極は、たとえばアルミニウム又はポリシリコンから形成されるだろう。
【００４９】
カラム電極５２８が、ディスプレイ材料５２６の上部の上で形成される。カラム電極は、レベル５１０からレベル５２６を通してディスプレイ・タイルの各レベルを通して延びるバイア５２０を通して基板に接続される。各カラム電極は、それぞれ異なるバイア５２０に結合する。図２に示すタイル構造のように、カラム電極５２８は、インジウム−すず酸化物（ＩＴＯ）のような透明導電材料から通常形成される。カラム電極の伝導性は、第２の、より高い伝導性を有するが透明である電極層をＩＴＯ層の上、画素領域の外側に堆積することによって改善される。この技術の更なる説明は図１０Ｂ〜Ｅに関して下で説明する。本発明の例示的な実施形態で、カラム電極５２８より上に形成されるレベル５３０は、光学フィルタ、又はブラックラインでディスプレイ層５２６の非能動エリアをおおい、ディスプレイ材料の能動素子のため開口を提供するパターニングされたブラックマトリクスであろう。図３で示すディスプレイ・タイルの最終の層は、フロートガラス・フロントカバー５３２である。
【００５０】
図３で示すタイルが、分離エレクトロニクスとディスプレイ・セクションとして形成される場合、ディスプレイ・セクションは、下で図２に関して説明するように形成されるだろう。最初に、フィルタ又はブラックマトリクス層５３０が、フロートガラスカバー５３２の上で堆積される。次に、透明カラム電極５２８が堆積され、次に、ＯＬＥＤ材料が、カラム電極の上で形成され、ロー電極５２２が、ＯＬＥＤ材料をカバーするために形成される。図３で示す例示的な分離エレクトロニクスとディスプレイ・セクションは、それらのエッジに沿ってローとカラムバイアをバンプ結合（ｂｕｍｐ−ｂｏｎｄｉｎｇ）すること、又は伝導素子、たとえばワイヤを伝導素子がバイアから突き出るように、セクションのうちの１つのローとカラムバイアにを挿入することによって接合されるだろう。セクションが接合されるとき、伝導素子は次に他のセクションの上で対応するバイアと組み合わされるだろう。
【００５１】
図３で示すタイル構造は、層５１０、５１２、５１４と５１６に対して、最初にグリーンテープ・ブランクを準備することによって形成されるだろう。次に、バイア５２０と５２２が形成されるホールで、ブランクはパンチされる。ブランクがパンチされた後、バイアを充てんするためにそれらは、適当な導電材料でペイント又はプリントされ、ディスプレイ・タイルにおいて他の回路を相互接続するために必要な何らかの伝導トレースを提供する。グリーンテープ・シート５１６に印刷されるトレースは、ロー電極５２４を含むだろう。バイア５２０と５２２とロー電極５２４と同様に層５１０、５１２、５１４と５１６を含むこの構造は、次に積層されて、ディスプレイ・デバイスの回路コンポーネントのために、セラミック基板を形成するために焼成される。次に、ディスプレイ材料５２６が、ロー電極５２４上で堆積される。ディスプレイ材料５２６を堆積させた後に、カラム電極は、ＩＴＯを堆積させるために従来のプロセスを使用しているタイルの上で形成される。
【００５２】
別個のステップで、ブラックマトリクス又はフィルタ５３０は、フロートガラスカバー５３２の上で形成されるだろう。結合されたマスクとカバーは、次にディスプレイ・デバイスに整列され、マスクの中の開口がディスプレイ材料の能動画素領域と一致するようになる。ガラス製のカバー５３２は、次に、たとえば、フリットガラスを使用して、コンポジット焼成セラミック構造に密封される。
【００５３】
図５は、図３で示すタイルにおいて使用されるだろう例示的な画素スペーシングを示す画素ダイアグラムである。この画素スペーシングは、伝導バイアが、組み立てられたタイル張りのディスプレイで画素間の距離を局所的にゆがめることなく、タイルのエッジに沿って配置されることができるようにする。図５は、４枚のタイル、６３０、６４０、６５０及び６６０の部分を示す。破線６２４と６２２は、タイル境界を示す。これらのラインは、画素レイアウトを理解するためのガイドとしてのみ提供され、画素の能動部分５２６は、全体の画素エリアのおよそ１／４だけを占める。これは、ほぼ２５％の画素アパーチャーを定義する。本発明のこの例示的な実施形態で、能動領域は、画素エリアで中央を占めず、図５で示すように左上部にオフセットされる。
【００５４】
図５で示すように、画素のこのスペーシングは、バイア５２０と５２２のために、ディスプレイのエッジに沿って場所を残し、タイル境界にわたる画素の通常のスペーシングを妨げることなく、画素のローとカラム電極に電子回路駆動回路を接続する。図５で示す例示的な実施形態で、能動領域５２６からタイルのエッジへの距離である距離ｄｅは、画素境界５２２又は５２４への画素５２６の能動領域のエッジからの内部距離である距離ｄＩのほぼ２倍である。
【００５５】
図５で示す画素ダイアグラムが、水平及び垂直に画素オフセットの能動領域を有するが、能動領域が垂直にのみオフセットされることが企図される。この構成で、ロー電極へのコンタクトは、能動画素材料の下にあり、したがって、画素の能動領域をオフセットする必要がある。
【００５６】
図４は、図２に示すようなタイルに対する使用に適する、代わりの画素レイアウトである。図４で示すレイアウトで、画素の能動部分５２６はそれらのそれぞれの画素領域で中心に置かれ、エレクトロニクスにディスプレイのローとカラム電極を接続するバイアがそれぞれの画素素子の間で形成される。能動領域５２６のエッジとディスプレイのエッジ７１２の間の距離はタイルの全ての側で等く、能動画素領域の中心からエッジへの距離は画素ピッチの１／２である。エッジ画素の中心とタイルのエッジの間の距離は、縦仕切りが隣接のタイルの間で挿入されることができるようにわずかに画素ピッチの１／２未満であるだろう。縦仕切りが、ディスプレイ・デバイスのタイルを接合し、タイルが対処するエッジを隠すために通常使用される。
【００５７】
一般に、上で述べたディスプレイは、モノクロ・ディスプレイであった。画素は、単一ローとカラム電極対によって制御される単一放射エリアを有する。色画素は、図６Ａ及び６Ｂで示すように実施されるだろう。図６Ａは、分離したレッド（Ｒ）８２０、グリーン（Ｇ）８２２、そして、ブルー（Ｂ）８２４サブ画素有する単一画素を示す。３つのサブ画素８２０、８２２と８２４は、各々がそれぞれのカラム電極（図示せず）を有し、それは、それぞれ、バイア８１０、８１２と８１４によって、エレクトロニクス・セクションに接続されるだろう。少なくとも１つのバイアが各カラム電極のために存在する限り、至当な接続性が達成されるだろう。単一ロー電極（図示せず）は、３つのサブ画素のすべてのものによって使用される。このロー電極は、そして、想像線で示すバイア８１６によってエレクトロニクス・セクションに結合する。三重のサブ画素構造の幾何学は、ＤＴＩ（サブ画素の高さ）、ｄＳＷ（サブ画素の幅）とｄｅ（能動サブ画素エリアから画素エリアのエッジへの距離）によって定義される。本発明の１つの例示的な実施形態に対して、これらの寸法は、画素ピッチ（Ｐ）に関して表１で与えられる。
【００５８】
表１
ｄＳＨ      ．５Ｐ
ｄＳＷ      ．１６Ｐ
ｄｅ        ．２５Ｐ
異なる色のサブ画素の幅が明るさの差に対して補償されるために変更されるだろうことが予期される。
【００５９】
図６Ｂは、代わりのカラー画素構造を示す。この構造は、４つのサブ画素素子、８３０、８３２、８３４と８３６を含む。これらのサブ画素素子、８３０と８３６のうちの２つは、刺激されるとグリーン光を発し、一方、他の２つの画素素子、８３２と８３４は各々レッドでブルー光を発する。この構造は４倍サブ−画素として知られている。構造は、２つのグリーンサブ画素を使用する。それは、カラーディスプレイの輝度情報のより多くが、レッド又はブルー画素のいずれかよりもグリーン画素であるからである。このように、２つのグリーンサブ画素の使用は、よりディスプレイの全体的輝度を改良することが。あるいは、画素８３０と８３６は両方ともレッド又はブルー画素であるだろう。いくつかの表示技術で、レッド又はブルー画素材料によって発される光の量は、グリーン画素によって発される光の量より少ないだろう。この場合、画素８３０と８３６に両方を各々のレッド又はブルー画素で造ることは、全体的な表示の濃淡を改良するだろう。図６Ｂで示す画素構造は、２つのロー電極（図示せず）と２つのカラム電極（図示せず）を使用する。ロー電極は、バイア８１６’及び８１８（想像線で示す）によってエレクトロニクス・セクションに結合し、カラム電極はバイア８１０’及び８１２’によってエレクトロニクス・セクションに接続される。四倍の広さのサブ画素構造の幾何学は、寸法ｄＳＨ（サブ画素の高さ）、ｄＳＷ（サブ画素の幅）、ｄｅ（能動サブ画素エリアから画素エリアのエッジへの距離）、及びｄＳＩ隣接のサブ画素の間で距離によって定義される。これらの値は、本発明の例示的な実施形態に対して、表２で定義される。
【００６０】
表２
ｄＳＨ      ．２５Ｐ
ｄＳＷ      ．２５Ｐ
ｄｅ        ．１２５Ｐ
ｄＳＩ      ．２５Ｐ
図６Ａ及び６Ｂが、水平及び垂直方向で等しい距離ｄｅとｄＳＩを示す一方、これらの値が異なるだろうことが企図される。図６Ａと６Ｂで示す例示的な画素構造は、両方とも、ほぼ画素エリアの２５のパーセントをカバーしているアクティブ画素部分を有し、ほぼ２５のパーセントの画素アパーチャーを生じる。この値は、例示的なだけである。本発明は、両方のより大きく及びより小さな画素アパーチャーを企図する。
【００６１】
図２、６Ａと６Ｂに関して上で説明したように、アセンブルされたタイルのエレクトロニクス部分は、ディスプレイ・タイルの領域にわたってロー又はカラム電極の各々に、電気的接続を形成する接続プレート３３２を含む。図７、８Ａと８Ｂは、これらの接続が造られることができる例示的な態様を図で示す。図７は、ダッシュ線のボックスで示す接続プレート３３２を有する例示的なタイルの前部の平面図である。絶縁層３３０は、明確のために除去された。図７も、２つのロー電極３２８Ａと３２８Ｂと２つのカラム電極３２２Ａと３２２Ｂを含む。バイア９１４を通して接続プレート３３２Ａに接続されるように、カラム電極３２２Ａは示される。バイア９１６を通して接続プレート３２２Ｄに接続されるように、カラム電極３２２Ｂは示される。ロー電極３２８Ａ及び３２８Ｂは、各々バイア９１０及び９１２を通して各々の接続プレート３３２Ｂ及び３３２Ｃに接続する。
【００６２】
図８Ａ及び８Ｂは、各々、図７のエレクトロニクス部分の、線Ｆ８ＡとＦ８Ｂに沿っ部分切取図を示す。図と８Ａ及び８Ｂは、図７から省略された絶縁層３３０を含む。図７で示すように、カラム電極３２２Ｂへの接続９１６が、能動画素素子との間のディスプレイ・タイルの領域の上で造られる。したがって、図８Ａは、ガラス基板３２０、カラム電極３２２、絶縁層３３０、並びに接続プレート３３２ｄ及び３３２Ｅだけを示す。接続プレート３３２Ｄとカラム電極３２２Ｂとの間のバイア９１６は、絶縁層３３０の開口３３１を通して造られる。この接続は、たとえば、接続プレートが、プリントプロセスで使用される銀ペースト又はインクが開口３３１の中を流れ、カラム電極３２２Ｂとコンタクトを造ることをできるようにすることによってエレクトロニクス部分にプリントされるときに造られることができる。
【００６３】
図８Ｂは、ロー電極に接続を造る例示的な方法を図示したものである。図７で示すように、ロー電極への接続は、能動画素素子３２４を含む一部のディスプレイ上に造られる。図８Ｂで示されるディスプレイのセグメントは、ガラス基板３２０、透過性カラム電極３２２のディスプレイ材料３２４及びロー電極３２８Ｂを含む。図７で示すように、接続プレート３３２Ｂは、バイア９１０を使用したロー電極３２８Ｂで接続を造る。この接続は、絶縁体３３０によって開口３３１を通して造られる。図８Ｂで示すように、いくつかの位置で、接続プレート３３２Ｂとロー電極３２８Ｂとの間に接続が造られるようにいくつかの開口が存在する。これらの複数開口は、仕上げられたディスプレイ・タイルにおいて歩留まりを増加させる冗長性を提供する。図８Ｂは、各々の画素３２４との間のスペースに造られた接続プレート３３２Ｂとロー電極３２８Ｂとの間の接続を示すが、これらの接続が、ロー電極３２８Ｂに沿ってどこにでも造られることができることが予想され、能動画素素子の間のスペースに制限する必要はない。
【００６４】
図８Ａで示されないが、カラム電極への接続も、接続プレートに沿って複数の位置で造られる。たとえば、図７に言及すると、接続を表す３つのバイア９１６が、接続プレートと３３２Ｄとカラム電極３２２Ｂとの間に存在する。
【００６５】
各々の接続プレートが１つのロー電極だけ又はカラム電極だけと電気コンタクトを造るので、ディスプレイ・タイルにおいて実施される接続プレートの数が、タイルの中のカラムの数とローの数の合計以上であることが望ましい。主題発明に従う例示的なタイルにおいて、画素素子の２８のローと３２のカラムが存在する。したがって、少なくとも６０の接続プレートと接続パッドが、タイル・ディスプレイ部分とタイル電子回路部分の中になければならない。合計８９６の画素位置が、例示的なタイルの上に存在する。各々の接続プレートと接続パッドの中で良好な絶縁ができるようにするために、各々の接続プレートは、２×６マトリックスに配置される最高１２の画素位置をカバーすることができる。接続がカラム電極に造られることができる位置は接続がロー電極に造られることができる位置より限られているので、図７で示すように、例示的な接続プレートは、２つのロー画素位置×６つのカラム画素位置によってカバーすることができる。例示的な他の実施形態で、小さな接続パッド（各々単一の画素領域より少ない）を実施することは、望ましく、回路基板構造内のキャパシタンスを低減する。
【００６６】
ＩＴＯがアルミニウム又は銀ほど良好な導体でないので、エレクトロニクス・モジュール１３４がカラム電極に接続される位置からカラム電極に沿って抵抗電圧降下があることができる。これらの抵抗電圧降下の大きさを低減するために、カラム電極に沿って離間したいくつかの点で各々のカラム電極にエレクトロニクス・モジュールを接続することは、望ましいだろう。これらの点が望ましくは隣接していないので、２又は更に３の接続プレート３３２を各々のカラム電極３２２に割り当てることは、望ましいだろう。したがって、接続プレート３３２と接続パッド３３４の数は、ロー電極とカラム電極の数の合計より大きだろう。
【００６７】
図１０Ｂ−Ｅに関して下で説明される代わりの例示的な実施形態で、ＩＴＯカラム電極の伝導率は、能動画素領域の外で領域で第２、高伝導、電極層を加えることによって改良されられるだろう。この第２の電極層が高伝導を有し、ＩＴＯとの低い抵抗接触を形成することが望ましい。ポリシリコン、クロム、銀、金とアルミニウムを含む多数の材料が、第２の電極層を形成するために使用されるだろう。これらの材料の合金も、使用されるだろう。多重サブレイヤも、更に接触抵抗を高めるためにこの第２の電極層のために使用されるだろう。アルミニウムで仕上げられた第１のチタン−タングステンサブレイヤから形成される第２の層、アルミニウムで仕上げられたパラジウム、及びアルミニウムで仕上げられたチタンは、可能な組合わせの中である。
【００６８】
同様の二層電極構造は、ＯＬＥＤディスプレイ・デバイスの構造で更なる利点を有するように設計されているだろう。それらが液体状態である間にＯＬＥＤ材料はしばしば堆積される。液体状態で堆積する材料でパターンを作成するための、インクジェット・プリンティング、転送プリンティング、シルク・スクリーニング、スタンプ・プリンティング、ピン・トランスファー・プリンティングなどの多くの技術が存在する。
【００６９】
このような標準液体堆積技術、たとえばＯＬＥＤ材料、液晶材料と色フィルタ材料を使用して形成される材料の正確なパターンを得ることは、通常難しい。二層電極構造の第２の電極層が実質的に能動画素領域を囲むためにパターニングされるならば、図示のように図９Ａ−Ｄで、次に第２の電極層は、堤防のように機能し、堆積中のＯＬＥＤ材料を抑制する。ディスプレイ材料の物理的分離から生じる画素間クロストークでの減少は、ディスプレイとディテクタ技術で有利である。液晶、又は堆積の後、液体で残る他の液体電子材料の場合、第２の電極層は、望ましくは絶縁材料で構成される頂部サブレイヤを有し、形成される画素構造の他の電極が、絶縁サブレイヤと直接接触することができるようにし、液体をそれによって内部に閉じ込める。
【００７０】
この実施形態での２つの層電極の第２の層は伝導だが、これは必要でない。電極構造が不透明の場合、これは特に真実であり、主に液体材料のアライメントのために設計される。この場合、堆積している液体材料が液晶材料の場合に、特に第１の電極層が反射することも望ましいだろう。
【００７１】
図９Ａは、材料の液体堆積のセルフアライメントと援助するために使用されるだろう例示的な電極構造を図で示す。電極構造は、２つの層、第１の電極層２１０１と第２の層２１０２を含む。第１の層２１０１は、ＩＴＯ等の透明電極であり、又は、金属又は有機電導体で構成されるだろう。第２の層は、第１の層の頂部の上で堆積し、第１の電極層のそれらの領域を露出させたままで残し、そこで液体材料を堆積させることは、望ましいところ。また、この例示的な電極の第２の層が導体であることは必要でないことに注意をされたい。更に、第２の層は、多くのサブレイヤから形成されるだろう。これらのサブレイヤは、導体又は絶縁体であるだろう。外部のサブレイヤ全体の第２の層２１０２が望ましく低い表面エネルギー材料、たとえばポリアミド又はテフロン（登録商標）であり、堆積する液体材料を限定するのを支援する。
【００７２】
図９Ｂは、図９Ａから線Ｂに沿って図９Ａで示される電極構造の断面図である。この視野から、電極構造２１０２の第２の層は、第１の電極層２１０１のトップで見ることができる。これらの層の堆積のための多数の方法が、使用され、それによって、第２の層は、堆積中のディスプレイ材料を限定するために適当にパターニングされるだろう。
【００７３】
図９Ｃは、図９Ａ及び９Ｂで示す電極構造の代わりの実施形態である。この実施形態は、第１の電極層２１０１と第２の層２１０２を含む。また、第２の層の一側のギャップ２１０３が、この実施形態で見られる。この電極の上で堆積される液体材料の制限は、液体材料の表面張力によってでさえも達成されるだろう。制限は、近隣の電極への付近によって、又は低表面エネルギー材料で電極との間の領域をコートすることによって、更に保証されることができる。図示した実施形態で、外側電極２１０５がこのようなギャップを含まないことがわかる。しかし、外側電極がギャップを有するだろうことが予想される。図９Ｃで図で示す実施形態で、ギャップは、電極の右側の上で全て示されるが、ギャップは、必ずしも同じ側の上で電極であるというわけではないことに注意をされたい。
【００７４】
図９Ｄは、図９Ｃで線Ｄから見た図９Ｃの断面図である。この図は、第１の電極層２１０１の方向と第１の電極層の頂部に堆積された第２の電極層２１０２を示す。
【００７５】
電極構造が形成されると、液体電子材料は、いかなる標準液体堆積法によっても電極構造の上で堆積することができる。図９Ａ−Ｄに関して上記で説明した技術と構造は、米国特許出願番号第０９／２５０３２８号明細書において説明され、静電堆積技術と結合して使用されるだろうことが予想される。パウダー堆積アイランドの、このような複合の電極構造も、他の堆積技術中に役に立つことがわかるだろう。
【００７６】
図９Ａ−Ｄで図で示される例示的な電極構造に関して、第２の層２１０１は、伝導性で電気的に第１の電極層に接続する場合、第１の電極層２１０２は、連続的である必要がないことに、注意をされなければならない。この計数値は、第１の電極層の材料が望ましくない特性（たとえば機械の不安定性又は劣等な伝導率）を示すケースで特に有利だろう。あるいは、第１の電極層は連続的で、第２は不連続だろう。
【００７７】
図１０Ａ−Ｅは、５つの例示的な透明電極を図で示す。第１の例示的な透明電極図１０Ａが、単一の透明電極層２１０１で構成される。この透明電極は、すず酸化物、インジウム−すず酸化物、金又はカルシウム等の薄い金属、又はポリアニリン等の伝導重合体から形成されるだろう。この構造は、従来技術の例である。この設計の欠点は、図２のカラム電極３２２に関して上で説明したように、透明電極の特性である劣等な伝導率である。本明細書では、各々のカラム電極がいくつかのバイアに接続され、次に、一連のより伝導的な接続プレート３３２によってこれらのバイアが次に一体に接続され、このカラム電極伝導率問題を軽減するのを援助することが提案されている。
【００７８】
図１０Ｂは、透過性伝導トレースの全体的な伝導率を増加させるために使用されるだろう本発明の例示的な実施形態を示す。この電極で、透明電極層２１０１は、第２の電極層２１０２によって強化され、それは、レール構造の透明電極の一方又は両方のエッジに沿って堆積された。第２の電極層は、透明電極層より高い伝導率を有する材料を含み、また第１の透明電極層の仕事関数に近く、したがって低接触抵抗を提供する仕事関数を望ましくは有する。改良され仕事関数の一致を達成するために望ましい場合、第２の電極層がいくつかのサブレイヤで構成されるだろう。多くの妥当な第２の電極材料が上でリストされた。第２の電極層は、また、低い表面エネルギー材料で形成される露出するサブレイヤを含み、同様に望ましい場合、電極への液体材料の堆積を補助する。図１０Ｂで図示のように、図２のビデオ・タイルの中の透過性カラム電極３２２として二層電極構造を使用することは、多くの利点を提供する。これらの利点は、ディスプレイのエレクトロニクス部分にカラム電極を接続するために使用するバイアの数を低減するだけでなく、回路基板１３０、接続パッド３３２及び３３４のレイアウトの簡略化である。これらの利点は、図３に関してより上に説明される単一の基板ビデオ・タイルに対してより有効でさえある。図１０Ｂで示される実施形態で、２つの電極層２１０２と２１０２は、同じレベル上に形成され、基板表面に平行よりも基板表面に垂直に電気的に接続する。
【００７９】
図１０Ｃは、本発明の他の実施形態を図で示す。図１０Ｃでの電極は、第２の電極層２１０２が第１の透明電極層２１０１のマスクオフ部分に使用されたマスキング方法を示す。本実施形態において、第１の透明電極層は、マスクされた領域の第２の電極層の下に延びて連続的、又は透明電極材料のアイランドで構成されるだろう。この例示的な実施形態で、第２の電極層の線２２０７は、透過性第１の電極層のオープン領域を横切って延び、望ましくは、透明電極層中を通過している光の回折と反射によって見い状態にするように十分少ない。透明電極材料のウインドの中央の下で、線２２０７を走らせることによって、本発明のこの例示的な実施形態は、一側に沿った単一のレールより有効に全体の透過性ウインドにわたって、より有効に抵抗を下げる。これ例示的電極も、また、透過性ウインドのエッジから離れて第２の電極層を移動する利点を有し、一体により近くショートさせることなしで置かれる近隣のローでの電気光学構造をできるようにする。
【００８０】
図１０Ｃに関される実施形態は、また、線２２０７が省略されてどちらでいるかについて予想される。本実施形態において、２つの電極層２１０２と２１０２は、同じレベルの上で形成され、基板表面に平行というより、基板表面に垂直に電気的に接続する。
【００８１】
図１０Ｄで示す例示的な実施形態は、第１の透過性電極材料２１０１のアイランドを特徴とする。それは、第２の電極層２１０２に囲まれて接続されている。本発明のこの実施形態は、透明電極の伝導率を改良するだけでなくて、たとえば透過性電極材料２１０１の上で形成される色フィルタ又はディスプレイ材料のような材料の液体堆積を支援する際に有効でもある。
【００８２】
図１０Ｅは、同様にアイランド構造を示す。本実施形態において、第１の透明電極層２１０１は、アイランドで堆積し、次に、第２の電極層２１０２は、アイランドの中央を下に走る狭いストリップで堆積し、それらを接続する。本実施形態において、要件ではないが、ストリップが図１０Ｃで示される実施形態の場合のように狭いことは望ましいだろう。更に、図１０Ｅで示される例示的な実施形態の第２の電極ストリップ２１０２はまっすぐであること、又はアイランドが線に沿っていなければならないことは必要でないことが予想される。このアプローチは、画素構造と接続するサブ画素のために望ましいだろう。
【００８３】
時には不利益を証明するだろうＩＴＯと他の透過性電極材料の他の特性は、材料内の内面反射による光パイピングである。小断面へ透明電極を破ること、及びこの光パイピングを禁止することは、いくつかの用途（たとえばビデオ・ディスプレイシステム又は光センサ・システム）でのアイランド構造の追加の利点であるだろう。
【００８４】
図１１Ａは従来技術構造のカット−貫通図を示す。そして、線Ｆ１１Ａから見られるとき、図１０Ａで示される。
【００８５】
図１１Ｂは、線Ｆ１１Ｂから見た、図１０Ｂの断面図を示す。第２の電極層２１０２は、図１１Ｂで第１の透明電極層２１０１の頂部の上で示されるが、この実施形態で、第２の電極は、第１の電極のエッジの上を延び、又は、垂直によりむしろ水平にそれに連絡している第１の電極と同じレベルの上で存在するだろうことが、当該技術に熟練した者によって理解される。これらの差は、本実施形態に従った電極の電気性能に影響を及ぼさない。
【００８６】
図１１Ｃは、線Ｆ１１Ｃから見た、図１０Ｃの断面図を示す。第２の電極層２１０２は、図１１Ｃの第１の透明電極層２１０１の上で且つ中心にあるように示される。この実施形態で、それは、当該技術に熟練した者によって理解される。第２の電極は、第１の電極の上で中心にある必要がなく、このような変化は、この実施形態に従って造られる電極の電気性能に影響を及ぼさない。
【００８７】
図１１Ｄは、線Ｆ１１Ｄから見た図１０Ｄの断面図を示す。図１１Ｂの場合のように、第２の電極層２１０２が、図１１Ｄの第１の透明電極層２１０１の頂部の上に示される。図１１Ｂに関して上で説明したように、第２の電極は、第１の電極のエッジの上に延びるだろうか、この実施形態で垂直よりもむしろ水平にそれに連絡する第１の電極の同じレベルで、実際存在するだろう。
【００８８】
図１１Ｅは、線Ｆ１１Ｅから見た、図１０Ｅの断面図を示す。図１１Ｃに示すように、第２の電極層２１０２は図１１Ｅで第１の透明電極層２１０１の上で且つ中心に示されている。再び、この実施形態で、第２の電極は、第１の電極の上で中心にある必要はなく、このような変化は、この実施形態に従って造られる電極の電気性能に影響を及ぼさないことが当該技術に熟練した者によって理解される。
【００８９】
図１２Ａは、線Ｆ１２Ａから見た、図１０Ａに関して上記を説明した従来技術構造の断面図を示す。
【００９０】
図１２Ｂは、線Ｆ１２Ｂから見た、図１０Ｂの断面図を示す。図１１Ｂのように、第２の電極層２１０２は、図１２Ｂで第１の透明電極層２１０１の上で示される。図１１Ｂに関して上で説明したが、第２の電極は、第１の電極のエッジ上を延びることができ、又は実際の実施形態で垂直よりむしろ水平に接触している第１の電極の同じレベルの上に実際存在するだろう。
【００９１】
図１２Ｃ及び１２Ｆは、線Ｆ１２Ｃから見た断面図を示す。図は１２Ｃ図１０Ｃで示す例示的な電極のアイランド構造を図示し、図１２Ｆは図１０Ｃで示す例示的な電極の非アイランド構造を図で示す。
【００９２】
図１２Ｄは、線Ｆ１２Ｄから見た、図１０Ｄの断面図を示す。
【００９３】
図１２Ｅは、線Ｆ１２Ｅから見た、図１０Ｅの断面図を示す。
【００９４】
上述した例示的な２つの層電極構造は、多くの用途に良好に適する。予想される１つの例示的な用途は、図２で図示したビデオ・タイルである。本実施形態において、図１０Ｄで図で示されるように、カラム電極３２０は形成される。最初に、第１の電極層２１０２のアイランド構造ががＩＴＯによって形成される。ＩＴＯアイランドのカバーされてない部分が所望の能動画素領域を定めるように第２の層２１０２が、図１０Ｄで示されるパターンで次に堆積される。この第２の層は、３つのサブレイヤを含み、１つが次の上に置かれる。それは、第１がチタニウムタングステン、第２がアルミニウム、第３がテフロン（登録商標）である。
【００９５】
本発明の実施形態は、ＯＬＥＤディスプレイ・デバイスに関して説明されたが、材料の液体堆積を使用した、タイル張り又は非タイル張りの電子光デバイス又はエレクトロニック構造製造の他のタイプのディスプレイ・デバイスで同様のコンセプトが実施されることが意図される。添付の請求項によって定められるように、本発明の範囲から逸脱しない多くの他の修正が存在することは、当該技術に熟練した者に理解されるだろう。
【図１】
2010066766.tif 000003
【図２】
2010066766.tif 000004
【図３】
2010066766.tif 000005
【図４】
2010066766.tif 000006
【図５】
2010066766.tif 000007
【図６】
2010066766.tif 000008
【図７】
2010066766.tif 000009
【図８】
2010066766.tif 000010
【図９】
2010066766.tif 000011
【図１０】
2010066766.tif 000012
【図１１】
2010066766.tif 000013
【図１２】
2010066766.tif 000014
【手続補正書】
【提出日】平成21年10月6日(2009.10.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
表面上の少なくとも１つの電極上に、正確なパターンで、少なくとも１つの液体電子材料のアイランドを堆積させる方法であって、
前記表面に第１の電極層を形成して、前記少なくとも１つのアイランドに少なくとも１つの電気コンタクトを提供するステップと、
前記少なくとも１つのアイランドの前記正確なパターンを実質的に囲んでいる前記第１の電極層の部分の上に第２の層を形成するステップであって、前記第２の層が複数のサブレイヤを含むものであり、該サブレイヤの少なくとも１つが前記第１の電極層へ電気的に接続された導体である、ステップと、
前記第２の層が、前記第２の層と前記液体電子材料との間の表面張力により前記正確なパターンで液体電子材料を制限するように、前記少なくとも１つの電極の上で前記液体材料を堆積させるステップと、を含む方法。
【請求項２】
正確なアイランド・パターンで流体の堆積を推進する多層電極構造であって、
表面上に形成される第１の電極層と、
前記第１の電極層上の前記正確なアイランド・パターンで、且つ前記第１の電極層と電気接触する、前記流体の少なくとも１つのアイランドと、
前記第１の電極層と接触し、実質的に前記正確なアイランド・パターンの少なくとも１つのアイランドを囲んでいる第２の層であって、前記第２の層が複数のサブレイヤを含むものであり、該複数のサブレイヤの少なくとも１つが前記第１の電極層へ電気的に接続された導体であり、前記複数のサブレイヤの少なくとも１つが、前記第２の層と前記液体電子材料との間の表面張力により、前記第１の電極上で前記液体材料を堆積させるものである、第２の層と
を備える多層電極構造。
【請求項３】
前記第２の層がポリアミド又はテフロン（登録商標）を含むものである、請求項２に記載の多層電極構造。
【請求項４】
前記第１の電極層が透過性伝導材料である、請求項２に記載の多層電極構造。
【請求項５】
前記流体が液晶材料、有機の発光ダイオード（ＯＬＥＤ）材料、電子トランスポート層材料、正孔トランスポート層材料、絶縁体材料及び色フィルタ材料のうちの少なくとも１つである、請求項２に記載の多層電極構造。
【請求項６】
表面上の少なくとも１つの電極上に、正確なパターンで、少なくとも１つの液体電子材料のアイランドを堆積させる方法であって、
前記表面に第１の電極層を形成して、前記少なくとも１つのアイランドに少なくとも１つの電気コンタクトを提供するステップと、
前記少なくとも１つのアイランドの前記正確なパターンを実質的に囲んでいる前記第１の電極層の部分の上に前記少なくとも１つの電極の第２の層を形成するステップであって、前記第２の層が複数のサブレイヤを含むものであり、該サブレイヤの少なくとも１つが、少なくとも１つのサブレイヤにより前記第１の電極層とは分離された絶縁体である、ステップと、
前記第２の層が、前記絶縁体と前記液体電子材料との間の表面張力により前記正確なパターンで液体電子材料を制限するように、前記少なくとも１つの電極の上で前記液体材料を堆積させるステップと
を含み、
前記絶縁体はテフロン（登録商標）を含むものであり、該テフロン（登録商標）は、アルミニウム層及びチタニウムタングステン層により前記第１の電極層とは分離されているものである、方法。
【請求項７】
正確なアイランド・パターンで流体の堆積を推進する多層電極構造であって、
表面上に形成される第１の電極層と、
前記第１の電極層の上に形成される前記正確なアイランド・パターンで、且つ前記第１の電極層と電気接触する、前記流体の少なくとも１つのアイランドと、
前記第１の電極層と接触して形成され、実質的に前記正確なアイランド・パターンの少なくとも１つのアイランドを囲んでいる第２の層であって、前記第２の層が複数のサブレイヤを含むものであり、該サブレイヤの少なくとも１つが、少なくとも１つの別のサブレイヤにより前記第１の電極層とは分離された絶縁体である、第２の層と
を備える多層電極構造。
【外国語明細書】
2010066766.tif 000015
2010066766.tif 000016
2010066766.tif 000017
2010066766.tif 000018
2010066766.tif 000019
2010066766.tif 000020
2010066766.tif 000021
2010066766.tif 000022
2010066766.tif 000023
2010066766.tif 000024
2010066766.tif 000025
2010066766.tif 000026
2010066766.tif 000027
2010066766.tif 000028
2010066766.tif 000029
2010066766.tif 000030
2010066766.tif 000031
2010066766.tif 000032
2010066766.tif 000033
2010066766.tif 000034
2010066766.tif 000035
2010066766.tif 000036
2010066766.tif 000037
2010066766.tif 000038
2010066766.tif 000039
2010066766.tif 000040
2010066766.tif 000041
2010066766.tif 000042
2010066766.tif 000043
2010066766.tif 000044
2010066766.tif 000045
2010066766.tif 000046
2010066766.tif 000047
2010066766.tif 000048
2010066766.tif 000049
2010066766.tif 000050
2010066766.tif 000051