(57)【要約】【課題】ビアホール導体を介して内部電極に接続された外部電極が導電性ペーストの焼き付けによって形成される積層型セラミック電子部品において、外部電極となる導電性ペースト膜の密着力を高め、外部電極の固着力が高められるようにする。【解決手段】積層されたセラミック層２３と、内部電極１４，１５と、特定の内部電極に接続され、一方主面２０から他方主面２１にまで届きかつすべてのセラミック層２３を貫通するように延びるビアホール導体１６，１７とを含む、積層体１２の主面２０，２１上に、ビアホール導体１６，１７に接続されかつビアホール導体の各端面を被覆する外部電極２２，２３が形成される。積層体１２の主面２０，２１には、凹部２４，２５が形成され、外部電極２２，２３は、その厚み方向の少なくとも一部が凹部２４，２５内に位置している。【選択図】図１
2010187011.tif 000002
【特許請求の範囲】
【請求項１】
積層された複数のセラミック層と、前記セラミック層間の特定の界面に沿って延びる内部電極と、特定の前記内部電極に接続され、少なくとも一方の主面にまで届き、かつ特定の前記セラミック層を貫通するように延びるビアホール導体とを含む、積層体と、
前記ビアホール導体に接続されるように、前記積層体の前記少なくとも一方の主面上に形成される、外部電極と
を備え、
前記積層体の少なくとも一方の主面には、凹部が形成され、前記外部電極は、その厚み方向の少なくとも一部が前記凹部内に位置している、積層型セラミック電子部品。
【請求項２】
前記内部電極は、各々複数の第１および第２の内部電極を備え、前記ビアホール導体は、第１および第２のビアホール導体を備え、前記第１の内部電極は、前記第１のビアホール導体に接続されるが、前記第２のビアホール導体に対しては第１のギャップを介して位置し、前記第２の内部電極は、前記第２のビアホール導体に接続されるが、前記第１のビアホール導体に対しては第２のギャップを介して位置し、前記第１および第２の内部電極は、互いの間に静電容量を形成するように、交互に配置され、前記外部電極は、前記第１および第２のビアホール導体にそれぞれ接続される第１および第２の外部電極を備え、前記第１および第２の外部電極は、それぞれ、前記第２および第１のギャップに対向するように位置される、請求項１に記載の積層型セラミック電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、積層型セラミック電子部品に関するもので、特に、積層型セラミック電子部品に備える外部電極の形成態様についての改良に関するものである。
【背景技術】
【０００２】
この発明にとって興味ある積層型セラミック電子部品として、図４に示すような積層型セラミックコンデンサ１がある（たとえば、特許文献１参照）。
【０００３】
積層型セラミックコンデンサ１は、直方体状の積層体２を備えている。積層体２は、複数の誘電体セラミック層３を積層した構造を有している。
【０００４】
積層体２の内部には、複数の誘電体セラミック層３間の特定の界面に沿って延びるように、各々複数の第１および第２の内部電極４および５が形成されている。また、積層体２の長手方向の各端部に位置し、かつ誘電体セラミック層３を貫通するように、第１および第２のビアホール導体６および７が設けられている。第１の内部電極４は、第１のビアホール導体６に接続され、第２の内部電極５は、第２のビアホール導体７に接続され、これら第１および第２の内部電極４および５は、互いの間に静電容量を形成するように、誘電体セラミック層３を介して交互に配置されている。
【０００５】
積層体２の長手方向の各端部であって、各主面上には、第１および第２のビアホール導体６および７にそれぞれ接続される第１および第２の外部電極８および９が形成されている。
【０００６】
このような積層型セラミックコンデンサ１において、第１および第２の内部電極４および５間に形成される静電容量は、第１および第２のビアホール導体６および７を介して、第１および第２の外部電極８および９から取り出される。
【０００７】
図４に示した積層型セラミックコンデンサ１は、一般的な積層セラミックコンデンサとは異なり、積層体２の各端面上に外部電極が形成される必要がなく、スクリーン印刷等の方法により、積層体２の主面上に外部電極８および９を形成することができるので、積層型セラミックコンデンサ１の厚み方向寸法を、たとえば３００μｍ以下、さらには、２００μｍ以下、あるいは１００μｍ以下というように小さくするのに適した構造を有している。
【０００８】
特許文献１では、上述のような積層型セラミックコンデンサ１を製造するため、次のような方法が一例として記載されている。
【０００９】
まず、誘電体セラミック層３となる複数のセラミックグリーンシートが用意され、セラミックグリーンシートの特定のものに内部電極４および５を形成するため、導電性ペーストが印刷される。そして、複数のセラミックグリーンシートが積層されることによって、積層体２の生の状態のものに相当するグリーン積層体が作製される。グリーン積層体は、次いで、積層方向にプレスされる。
【００１０】
次に、グリーン積層体には、ビアホール導体６および７を形成するため、貫通孔が設けられるとともに、貫通孔内に導電性ペーストが充填される。
【００１１】
次に、グリーン積層体の各主面上に、外部電極８および９を形成するため、導電性ペーストからなる導電性ペースト膜が印刷により形成され、次いで乾燥される。
【００１２】
その後、グリーン積層体は、必要に応じて、個々の積層型セラミックコンデンサ１のためのチップ状のものとするため、カットされ、次に、グリーン積層体は、外部電極８および９となる導電性ペースト膜とともに焼成され、それによって、積層型セラミックコンデンサ１が完成される。
【００１３】
上述のように、グリーン積層体の焼成工程において、外部電極８および９となる導電性ペースト膜の焼き付けを同時に行なうのは、本来的には、生産効率の向上を目的とするものであるが、その他に、誘電体セラミック層３の厚みがたとえば５μｍ以下と薄くなってくると、グリーン積層体の焼成後に、再度、外部電極８および９の形成のための焼き付けといった熱処理を実施すると、内部電極４および５の膨張および収縮により、積層体２に構造欠陥が生じる可能性があるため、これを防止することも目的としている。
【００１４】
また、外部電極８および９のための導電性ペースト膜の形成をセラミックグリーンシートの段階で行なった場合でも、上述のような外部電極８および９の形成のための焼き付けをグリーン積層体の焼成と同時に行なうことが可能である。
【００１５】
しかしながら、この場合には、ビアホール導体６および７を設けるための工程は、外部電極８および９のための導電性ペースト膜が存在する状態で実施されることになる。そのため、ビアホール導体６および７のための貫通孔をレーザ光の照射によって形成しようとすると、レーザ光は、外部電極８および９のための導電性ペースト膜にも照射されることになるので、この導電性ペースト膜が焼失または溶融して、貫通孔の周囲において導電性ペースト膜がなくなり、得られた積層型セラミックコンデンサ１において、ビアホール導体６および７と外部電極８および９との間で適正な電気的接続が得られなくなる。
【００１６】
さらに、セラミックグリーンシートの段階で、内部電極４および５のための導電性ペースト膜だけでなく、外部電極８および９のための導電性ペースト膜およびビアホール導体６および７を形成しておくことも考えられるが、この場合には、複数のセラミックグリーンシートを積層する工程において、ビアホール導体６および７の各々について、積層方向に位置合わせすることが容易ではなく、そのため、ビアホール導体６および７の各々の範囲内における電気的接続が不十分になる可能性がある。
【００１７】
これらの点から、積層型セラミックコンデンサ１を製造するため、前述したような方法が採用されているのである。
【先行技術文献】
【特許文献】
【００１８】
【特許文献１】特開平６−１１２０９９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１９】
前述したような製造方法を実施する場合、粘着シートにグリーン積層体を固定した状態で、ビアホール導体６および７の形成、外部電極８および９のための導電性ペーストの塗布、ならびにチップ状のものを得るためのカットが行なわれている。そして、カット後において、粘着シートからチップ状のグリーン積層体が剥離され、次いで、焼成工程が実施される。
【００２０】
しかしながら、外部電極８および９となる導電性ペーストは、グリーン積層体の主面上に単に塗布されかつ乾燥されたものにすぎないため、粘着シートからの剥離に際して、導電性ペースト膜の一部、極端な場合には全体の５０％程度の部分が、グリーン積層体から剥がれて、粘着シート側に奪われるという問題が生じることがある。
【００２１】
なお、粘着シートとしては、通常、発泡剥離シートを用いている。発泡剥離シートは、たとえば１００℃の温度で粘着力が極端に落ちるものであるが、粘着力が全くなくなるわけではないので、上記のような問題が生じるのである。
【００２２】
また、前述した製造方法では、ビアホール導体６および７をグリーン積層体に設けた後、ビアホール導体６および７を形成する導電性ペーストを加圧する機会がないので、ビアホール導体６および７での導電性ペーストの充填率が不十分になることもある。
【００２３】
以上の問題は、積層型セラミックコンデンサ１と同様の構造を有する積層型セラミック電子部品全般において遭遇し得るものである。
【００２４】
そこで、この発明の目的は、上述のような問題を解決し得る製造方法によって製造するのに適した構造を有する積層型セラミック電子部品を提供しようとすることである。
【課題を解決するための手段】
【００２５】
この発明に係る積層型セラミック電子部品は、積層された複数のセラミック層と、セラミック層間の特定の界面に沿って延びる内部電極と、特定の内部電極に接続され、少なくとも一方の主面にまで届き、かつ特定のセラミック層を貫通するように延びるビアホール導体とを含む、積層体と、ビアホール導体に接続されるように、積層体の少なくとも一方の主面上に形成される、外部電極とを備え、さらに、次のような構成を備えることを特徴としている。
【００２６】
すなわち、積層体の少なくとも一方の主面には、凹部が形成され、外部電極は、その厚み方向の少なくとも一部がこの凹部内に位置していることを特徴としている。
【００２７】
この発明は、特に、次のような構成を備える積層型セラミックコンデンサとなる積層型セラミック電子部品に対して有利に適用される。
【００２８】
すなわち、この積層型セラミック電子部品において、内部電極は、各々複数の第１および第２の内部電極を備え、ビアホール導体は、第１および第２のビアホール導体を備え、第１の内部電極は、第１のビアホール導体に接続されるが、第２のビアホール導体に対しては第１のギャップを介して位置し、第２の内部電極は、第２のビアホール導体に接続されるが、第１のビアホール導体に対しては第２のギャップを介して位置し、第１および第２の内部電極は、互いの間に静電容量を形成するように、交互に配置されている。
【００２９】
また、外部電極は、第１および第２のビアホール導体にそれぞれ接続される第１および第２の外部電極を備え、これら第１および第２の外部電極は、それぞれ、上記第２および第１のギャップに対向するように位置される。
【発明の効果】
【００３０】
この発明によれば、積層体の主面に凹部が形成され、外部電極は、その厚み方向の少なくとも一部が凹部内に位置している構造とされるので、積層型セラミック電子部品全体としての厚みを小さくすることができる。また、外部電極が凹部内に位置していない積層型セラミック電子部品と比較して、全体の厚みが同じである場合には、積層体の厚みをより厚くしたり、外部電極の厚みをより厚くしたりすることができる。したがって、積層体の多層化を図ることがより容易になったり、実装時の外部電極に対する電気的接続の信頼性を向上させたりすることができる。
【００３１】
また、この発明に係る積層型セラミック電子部品は、たとえば、次のような工程を備える製造方法によって製造されるのに適した構造を有している。
【００３２】
まず、第１の工程として、積層された複数のセラミックグリーンシートと、セラミックグリーンシート間の特定の界面に沿って延びる内部電極と、特定の内部電極に接続され、少なくとも一方の主面にまで届き、かつ特定のセラミックグリーンシートを貫通するように延びるビアホール導体とを含む、グリーン積層体を作製する工程が実施される。
【００３３】
上記第１の工程の後、グリーン積層体を積層方向にプレスする、第２の工程が実施される。
【００３４】
上記第２の工程の後、セラミックグリーン積層体の少なくとも一方の主面上に、ビアホール導体に接続される外部電極を形成するため、導電性ペーストからなる導電性ペースト膜を形成しかつ乾燥する、第３の工程が実施される。
【００３５】
上記第３の工程の後、グリーン積層体および導電性ペースト膜を積層方向にプレスする、第４の工程が実施される。
【００３６】
上記第４の工程の後、グリーン積層体を焼成する、第５の工程が実施される。
【００３７】
以上のような製造方法によれば、積層された複数のセラミックグリーンシートと内部電極とビアホール導体とを含むグリーン積層体を積層方向にプレスした後、ビアホール導体に接続される外部電極を形成するため、導電性ペーストからなる導電性ペースト膜を形成しかつ乾燥し、さらに、その後において、グリーン積層体および導電性ペースト膜を積層方向にプレスするようにしているので、外部電極となる導電性ペースト膜の、グリーン積層体に対する密着力を高めることができる。
【００３８】
したがって、製造の途中で、たとえば粘着シートに奪われるなどして、外部電極となる導電性ペースト膜の一部が欠如するなどの不都合が生じにくくなり、また、焼成工程の後においては、外部電極の、積層体に対する固着力を高めることができる。
【００３９】
また、上記の製造方法によれば、ビアホール導体が既に形成されたグリーン成形体を積層方向にプレスするようにしているので、ビアホール導体における導電性ペーストの充填率を高めることができ、また、その後において、外部電極を形成するための導電性ペースト膜を形成し、そして、グリーン積層体および導電性ペースト膜を積層方向に再度プレスするようにしているので、得られた積層型セラミック電子部品において、ビアホール導体自身の電気的導通の信頼性を高めることができるとともに、ビアホール導体と外部電極との電気的接続の信頼性をも高めることができる。
【００４０】
この発明に係る積層型セラミック電子部品が積層型セラミックコンデンサを構成する場合であって、外部電極が、内部電極とビアホール導体との間に形成されるギャップに対向するように位置されると、グリーン積層体と導電性ペースト膜とのプレス工程において、外部電極を受け入れる凹部をより深く形成することが容易になる。したがって、外部電極を積層体に埋め込んだ状態をより容易に得ることができる。
【図面の簡単な説明】
【００４１】
【図１】この発明の一実施形態による積層型セラミック電子部品としての積層型セラミックコンデンサ１１を図解的に示す断面図である。
【図２】図１に示した積層型セラミックコンデンサ１１を製造する方法において実施される典型的な工程を示すフロー図である。
【図３】図２に示した製造方法の途中の段階で得られる典型的な構造物を工程順に示す断面図である。
【図４】この発明にとって興味ある従来の積層型セラミックコンデンサ１を図解的に示す断面図である。
【発明を実施するための形態】
【００４２】
以下に、この発明に係る積層型セラミック電子部品についての実施の形態の説明を、前述の図４に示した積層型セラミックコンデンサ１と共通する要素を備える積層型セラミックコンデンサについて行なう。
【００４３】
図１は、この発明の一実施形態による積層型セラミックコンデンサ１１を示す断面図である。
【００４４】
積層型セラミックコンデンサ１１は、図４に示した積層型セラミックコンデンサ１の場合と同様、直方体状の積層体１２を備えている。積層体１２は、複数の誘電体セラミック層１３を積層した構造を有している。
【００４５】
積層体１２の内部には、複数の誘電体セラミック層１３間の特定の界面に沿って延びる、各々複数の第１および第２の内部電極１４および１５が形成されている。また、積層体１２の長手方向の各端部に位置し、特定の誘電体セラミック層１３を貫通するように、第１および第２のビアホール導体１６および１７が設けられている。この実施形態では、第１および第２のビアホール導体１６および１７は、積層体１２の一方の主面２０から他方の主面２１にまで届き、すべての誘電体セラミック層１３を貫通するように誘電体セラミック層１３の積層方向に沿って直線状に延び、したがって、積層体１２を厚み方向に貫通するように延びている。
【００４６】
第１の内部電極１４は、第１のビアホール導体１６に接続されるが、第２のビアホール導体１７に対しては第１のギャップ１８を介して位置している。他方、第２の内部電極１５は、第２のビアホール導体１７に接続されるが、第１のビアホール導体１６に対しては第２のギャップ１９を介して位置している。また、第１および第２の内部電極１４および１５は、互いの間に静電容量を形成するように、誘電体セラミック層１３を介して交互に配置されている。
【００４７】
積層体１２の長手方向の各端部であって、相対向する２つの主面２０および２１上には、第１および第２のビアホール導体１６および１７にそれぞれ接続される第１および第２の外部電極２２および２３が形成される。したがって、積層型セラミックコンデンサ１１において、第１および第２の内部電極１４および１５間に形成される静電容量は、第１および第２のビアホール導体１６および１７を介して、第１および第２の外部電極２２および２３から取り出される。外部電極２２および２３は、ビアホール導体１６および１７の各端面を被覆するように形成される。
【００４８】
この実施形態の特徴的構成として、積層体１２の主面２０および２１の各々には、凹部２４および２５が形成され、外部電極２２および２３は、その厚み方向の少なくとも一部が凹部２４および２５内にそれぞれ位置している。すなわち、外部電極２２および２３は、積層体１２にその一部が埋め込まれている。また、第１および第２の外部電極２２および２３は、それぞれ、前述した第２および第１のギャップ１９および１８に対向するように位置されている。
【００４９】
この実施形態によれば、外部電極２２および２３の厚み方向の少なくとも一部が、積層体１２に埋め込まれた状態となっているので、図４に示した積層型セラミックコンデンサ１と比較して、積層体１２および２の厚みが互いに同じである場合には、積層型セラミックコンデンサ１１全体としての厚みを小さくすることができる。
【００５０】
他方、積層型セラミックコンデンサ１１の全体としての厚みが、積層型セラミックコンデンサ１の全体としての厚みと同じであればよい場合には、積層体１２の厚みを積層体２の厚みより厚くすることができる。積層体１２の厚みが厚くされると、多層化が容易となり、静電容量の増大を図ることができる。他方、同じ静電容量でよい場合には、内部電極１４および１５のない外層部分（積層体１２の主面２０および２１に近い部分）の厚みを厚くすることができるので、素子自体の信頼性を向上させることができる。
【００５１】
なお、上述のような効果は、外部電極２２および２３の厚み方向の全体が積層体１２に埋め込まれた状態となったとき、最大限に発揮される。また、外部電極２２および２３の厚み方向の全体が積層体１２に埋め込まれたときには、その上に形成されることのあるめっき膜の厚み分を除いて、積層体１２の主面２０および２１での段差を実質的に生じないようにすることができる。このことは、積層型セラミックコンデンサを適宜の配線基板上にマウントするとき、積層型セラミックコンデンサ１１を保持するチャックから受ける衝撃により積層型セラミックコンデンサ１１が折損するなどの不具合を生じさせにくくすることも可能にする。
【００５２】
次に、積層型セラミックコンデンサ１１の製造方法について説明する。図２は、この発明の一実施形態による積層型セラミックコンデンサ１１の製造方法が備える典型的な工程を示すフロー図である。図３は、図２に示した製造方法の途中の段階で得られる典型的な構造物を工程順に示す断面図である。
【００５３】
まず、図３（１）に示したマザー状態のグリーン積層体３１を得るため、誘電体セラミック層１３となる複数のセラミックグリーンシート３２が用意され、次いで、図２に示した内部電極の形成工程Ｓ１が実施される。すなわち、セラミックグリーンシート３２の特定のものに内部電極１４および１５を形成するため、導電性ペーストが印刷によりセラミックグリーンシート上に付与される。
【００５４】
次に、図２に示したセラミックグリーンシートの積層工程Ｓ２が実施される。すなわち、複数のセラミックグリーンシート３２が積層される。
【００５５】
次に、図２に示したグリーン積層体の仮プレス工程Ｓ３が実施される。すなわち、グリーン積層体３１が積層方向にプレスされる。この仮プレス工程Ｓ３は、以後の工程でのグリーン積層体３１の取り扱いに際して、セラミックグリーンシート３２相互間でずれないようにするためのものであり、たとえば１５ＭＰａといった比較的低い圧力によるプレスで十分である。
【００５６】
以上の工程Ｓ１〜Ｓ３を終えたとき、図３（１）に示すようなマザー状態のグリーン積層体３１が得られる。
【００５７】
次に、図２に示したビアホール導体の形成工程Ｓ４が実施される。すなわち、図３（２）に示すように、マザー状態のグリーン積層体３１に、たとえばレーザ光を照射することによって、貫通孔３３が一体的に形成され、次いで、この貫通孔３３に導電性ペーストが充填されることによって、ビアホール導体１６および１７が直線状に形成される。
【００５８】
次に、図２に示したグリーン積層体の本プレス工程Ｓ５が実施される。すなわち、図３（２）に示したマザー状態のグリーン積層体３１が積層方向にプレスされる。この本プレス工程Ｓ５は、セラミックグリーンシート３２を完全に圧着させるとともに、貫通孔３３内での導電性ペーストの充填率を上昇させるため、すなわちグリーン積層体３１内での隙間をなくすために実施されるものである。そのため、この本プレス工程Ｓ５では、たとえば６０ＭＰａ以上、好ましくは６０〜１３０ＭＰａ程度というように、前述の仮プレス工程Ｓ３での圧力に比べて高い圧力が付与される。
【００５９】
なお、本プレス工程Ｓ５での圧力が、たとえば２０ＭＰａ程度というように不十分であると、後述する外部電極２２および２３となる導電性ペースト膜３４（図３（３）参照）の乾燥時に生じる収縮によって、グリーン積層体３１がその主面方向に変形し、グリーン積層体３１において、たとえば、最大０．１％程度の収縮率を示すようになることがある。このように、グリーン積層体３１において比較的大きな収縮がもたらされると、後述するグリーン積層体のカット工程Ｓ８を実施して得られた多数のチップ状のグリーン積層体３１ａ（図３（５）参照）の全体個数の半分程度のものが不良となることがある。
【００６０】
次に、図２に示した外部電極のための導電性ペースト膜の形成工程Ｓ６が実施される。すなわち、図３（３）に示すように、グリーン積層体３１の主面３５および３６の各々上に、ビアホール導体１６および１７に接続される外部電極２２および２３を形成するため、導電性ペーストからなる導電性ペースト膜３４がビアホール導体１６および１７の各端面を被覆するように形成され、次いで乾燥される。導電性ペースト膜３４は、内部電極１４および１５とビアホール導体１７および１６との間にそれぞれ形成されるギャップ１８および１９に対向するように位置している。
【００６１】
この導電性ペースト膜の形成工程Ｓ６は、本プレス工程Ｓ５を終え、それによって密度が高められたグリーン積層体３１に対して実施されるので、導電性ペースト膜３４に含まれる溶剤のしみ込みにより、グリーン積層体３１が膨潤したり、乾燥時にグリーン積層体３１が変形したりすることを抑制できる。
【００６２】
なお、図３（３）に示したグリーン積層体３１はマザー状態のものであるので、導電性ペースト膜３４は、図３（３）紙面に対して垂直方向に比較的長く延びる帯状のパターンを有している。
【００６３】
次に、図２に示したグリーン積層体と導電性ペースト膜とのプレス工程Ｓ７が実施される。すなわち、グリーン積層体３１および導電性ペースト膜３４が積層方向にプレスされる。このプレス工程Ｓ７では、たとえば１５ＭＰａ程度の比較的低い圧力を付与すれば十分である。
【００６４】
このプレスの結果、図３（４）に示すように、導電性ペースト膜３４は、その厚み方向の少なくとも一部がグリーン積層体３１内に埋め込まれ、グリーン積層体３１の主面３５および３６には、導電性ペースト膜３４を受け入れる凹部３７が形成される。ここで、前述したように、導電性ペースト膜３４がギャップ１８および１９に対向するように位置していることに注目すべきである。この構成によれば、導電性ペースト膜３４を受け入れる凹部３７をより深く形成することが容易である。
【００６５】
このプレス工程Ｓ７によって、導電性ペースト膜３４の、グリーン積層体３１に対する密着性が向上し、また、ビアホール導体１６および１７との密着性も向上する。
【００６６】
次に、図２に示したグリーン積層体のカット工程Ｓ８が実施される。上述したグリーン積層体と導電性ペースト膜とのプレス工程Ｓ７までは、図３（１）ないし（４）に示すように、マザー状態のグリーン積層体３１に対して実施される。図３において、マザー状態のグリーン積層体３１には、１点鎖線によってカット線３８が図示されている。このカット工程Ｓ８では、個々の積層型セラミックコンデンサ１１のためのチップ状のグリーン積層体３１ａを得るため、マザー状態のグリーン積層体３１をカットすることが行なわれる。カット後のチップ状のグリーン積層体３１ａが図３（５）に示されている。
【００６７】
次に、図２に示した焼成工程Ｓ９が実施される。すなわち、チップ状のグリーン積層体３１ａが焼成される。このとき、セラミックグリーンシートが焼結するだけでなく、内部電極１４および１５ならびにビアホール導体１６および１７を形成するための導電性ペーストも焼結し、さらに、外部電極２２および２３となる導電性ペースト膜３４も同時に焼結する。
【００６８】
以上のようにして、図１に示した積層型セラミックコンデンサ１１が得られる。この積層型セラミックコンデンサ１１において、前述の導電性ペースト膜３１を受け入れていた凹部３７は、凹部２４および２５となり、そこに、第１および第２の外部電極２２および２３を受け入れた状態となっている。
【００６９】
このような製造方法を実施するにあたり、前述したように、粘着シートにグリーン積層体３１を固定しておき、その状態でカット工程Ｓ８まで実施し、焼成工程Ｓ９を実施するため、粘着シートからチップ状のグリーン積層体３１ａを剥離しても、グリーン積層体と導電性ペースト膜とのプレス工程Ｓ７を実施しているので、導電性ペースト膜３４とグリーン積層体３１または３１ａとの密着性が高いため、導電性ペースト膜３４の一部が粘着シート側に奪われるという問題を生じさせにくくすることができる。
【００７０】
また、上述のように、グリーン積層体と導電性ペースト膜とのプレス工程Ｓ７によって、導電性ペースト膜３４の、グリーン積層体３１または３１ａに対する密着性が高められると、導電性ペースト膜３４に含まれる導電性金属粉末の一部がグリーン積層体３１または３１ａの表面に食い込むことになるので、焼結後の外部電極２２および２３の、積層体１２に対する固着力をも高めることができる。
【００７１】
以上のようにして得られた積層型セラミックコンデンサ１１に対しては、その後、必要に応じて、バレル研磨による面取り処理が施され、次いで、たとえばニッケルめっきおよび錫めっきが施されることによって、外部電極２２および２３上にめっき膜が形成される。
【００７２】
以上、この発明を、図示した積層型セラミックコンデンサ１１に関連して説明したが、この発明の範囲内において、その他、種々の変形例が可能である。
【００７３】
たとえば、図示した積層型セラミック電子部品１１では、外部電極２２および２３が積層体１２の両主面２０および２１上に形成され、ビアホール導体１６および１７が積層体１２に備えるすべての誘電体セラミック層１３を貫通するように設けられたが、外部電極が積層体の一方主面上にのみ形成され、ビアホール導体が、積層体のこの一方主面にのみ届くように、誘電体セラミック層の一部のみを貫通するように設けられてもよい。
【００７４】
また、この発明は、内部電極とビアホール導体が接続されかつビアホール導体に外部電極が接続される構造を有するものであれば、他の構造の積層型セラミックコンデンサあるいは多層セラミック基板など、他の積層型セラミック電子部品にも適用することができる。
【００７５】
次に、この発明による効果を確認するために実施した実験例について説明する。
【００７６】
（実験例１）
実験例１は、この発明による外部電極固着力向上の効果を確認するために実施したものである。
【００７７】
この発明の範囲内にある実施例１として、図２に示した工程Ｓ１〜Ｓ９を実施して、図３に示すような各中間構造物を得ながら、図１に示すような構造を有する積層型セラミックコンデンサを得た。
【００７８】
ここで、セラミックグリーンシートとしては、ＢａＴｉＯ3 系セラミックを含む厚み３μｍのものを用いた。内部電極およびビアホール導体を形成するための導電性ペーストならびに外部電極となる導電性ペースト膜を構成する導電性ペーストとしては、ニッケルを導電成分として含むものを用いた。
【００７９】
また、セラミックグリーンシートの積層工程Ｓ２では、内部電極を形成したセラミックグリーンシートを４００枚積層し、グリーン積層体の仮プレス工程Ｓ３では、約１５ＭＰａの圧力を付与し、仮プレス後のグリーン積層体の厚みを１．３ｍｍとした。
【００８０】
また、ビアホール導体の形成工程Ｓ４では、レーザ加工によって貫通孔を形成した。
【００８１】
また、グリーン積層体の本プレス工程Ｓ５では、約６０ＭＰａの圧力を付与した。
【００８２】
外部電極のための導電性ペースト膜の形成工程Ｓ６では、乾燥後において２０μｍの厚みとなるように導電性ペースト膜を形成した。
【００８３】
グリーン積層体と導電性ペースト膜とのプレス工程Ｓ７では、約１５ＭＰａの圧力を付与した。
【００８４】
グリーン積層体のカット工程Ｓ８では、平面寸法で２．０ｍｍ×１．２ｍｍの寸法を有するチップ状のグリーン積層体を切り出した。
【００８５】
焼成工程Ｓ９では、還元性雰囲気において１３００℃の温度で焼成を行なった。
【００８６】
さらに、焼成後の積層型セラミックコンデンサに対して、湿式バレル研磨によって面取り処理を行ない、その後、ニッケルめっきおよび錫めっきを施して、合計５μｍの厚みのめっき膜を外部電極上に形成し、試料となる積層型セラミックコンデンサを得た。
【００８７】
他方、比較例１として、図２に示したグリーン積層体と導電性ペースト膜とのプレス工程Ｓ７を実施しなかったことを除いて、実施例１の場合と同様の方法によって、試料となる積層型セラミックコンデンサを得た。
【００８８】
このようにして得られた各試料に係る積層型セラミックコンデンサについて、外部電極の固着力をせん断試験によって評価したところ、実施例１では０．８２ｋｇの固着力が得られたのに対し、比較例１では０．５１ｋｇの固着力しか得られなかった。このことから、実施例１では、グリーン積層体と導電性ペースト膜とのプレス工程Ｓ７を実施したことによる効果が現れていることがわかる。
【００８９】
（実験例２）
実験例２は、この発明による低背化の効果を確認するために実施したものである。
【００９０】
この発明の範囲内にある実施例２として、実験例１における実施例１の場合と比較して、セラミックグリーンシートの積層工程Ｓ２において、内部電極を形成したセラミックグリーンシートを７０枚積層したこと、グリーン積層体の仮プレス工程Ｓ３の結果、厚み０．３ｍｍのグリーン積層体を得たこと、ならびに、グリーン積層体のカット工程Ｓ８において、平面寸法が１．６ｍｍ×０．８ｍｍのチップ状のグリーン積層体を切り出したことを除いて、実験例１における実施例１の場合と同様の方法によって、試料となる積層型セラミックコンデンサを得た。
【００９１】
他方、比較例２として、上記実施例２と比較して、グリーン積層体と導電性ペースト膜とのプレス工程Ｓ７を実施しなかったことを除いて、実施例２の場合と同様の方法によって、試料となる積層型セラミックコンデンサを得た。
【００９２】
これら各試料に係る積層型セラミックコンデンサについて、積層体の厚み方向寸法を測定したところ、実施例２および比較例２の各々とも、２４０μｍであったが、外部電極をも含めた全体の厚み方向寸法は、実施例２では２５０μｍであったのに対し、比較例２では２８０μｍであった。
【００９３】
このことから、実施例２は、比較例２に比べて、その厚みを薄くできることがわかる。
【００９４】
なお、実験例１の場合と同様のせん断試験による外部電極固着力を評価したところ、実験例１の場合と同様の結果が得られた。
【符号の説明】
【００９５】
１１  積層型セラミックコンデンサ
１２  積層体
１３  誘電体セラミック層
１４，１５  内部電極
１６，１７  ビアホール導体
１８，１９  ギャップ
２０，２１，３５，３６  主面
２２，２３  外部電極
２４，２５，３７  凹部
３１  マザー状態のグリーン積層体
３１ａ  チップ状のグリーン積層体
３２  セラミックグリーンシート
３３  貫通孔
３４  導電性ペースト膜
３８  カット線
【図１】
2010187011.tif 000003
【図２】
2010187011.tif 000004
【図３】
2010187011.tif 000005
【図４】
2010187011.tif 000006
【手続補正書】
【提出日】平成22年5月17日(2010.5.17)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
この発明に係る積層型セラミック電子部品は、互いに対向する２つの主面と、互いに対向する２つの端面とを有し、積層された複数のセラミック層と、セラミック層間の特定の界面に沿って延びる内部電極と、特定の内部電極に接続され、一方の主面から他方の主面にまで届き、かつすべてのセラミック層を貫通するようにセラミック層の積層方向に沿って直線状にかつ一体的に形成された貫通孔およびそれに充填されるビアホール導体とを含む、積層体と、ビアホール導体に接続されかつビアホール導体の各端面を被覆するように、積層体の両方の主面上にそれぞれ複数形成される、外部電極とを備え、さらに、次のような構成を備えることを特徴としている。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
すなわち、積層体の各主面には、凹部が形成され、外部電極は、その厚み方向の一部がこの凹部内に位置し、残りの一部が上記主面から突出しており、外部電極は、積層体の上記端面にまで届くように形成されるが、この端面から突出しておらず、外部電極と積層体とは同時に焼結させて得られたものであることを特徴としている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
この発明によれば、積層体の主面に凹部が形成され、外部電極は、その厚み方向の一部が凹部内に位置している構造とされるので、積層型セラミック電子部品全体としての厚みを小さくすることができる。また、外部電極が凹部内に位置していない積層型セラミック電子部品と比較して、全体の厚みが同じである場合には、積層体の厚みをより厚くしたり、外部電極の厚みをより厚くしたりすることができる。したがって、積層体の多層化を図ることがより容易になったり、実装時の外部電極に対する電気的接続の信頼性を向上させたりすることができる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正の内容】
【００３２】
まず、第１の工程として、積層された複数のセラミックグリーンシートと、セラミックグリーンシート間の特定の界面に沿って延びる内部電極と、特定の内部電極に接続され、一方の主面から他方の主面にまで届き、かつすべてのセラミックグリーンシートを貫通するようにセラミックグリーンシートの積層方向に沿って直線状に延びるビアホール導体とを含む、グリーン積層体を作製する工程が実施される。この第１の工程において、ビアホール導体を形成するための導電性ペーストが充填される貫通孔は、グリーン積層体を貫通するように一体的に形成される。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正の内容】
【００３４】
上記第２の工程の後、セラミックグリーン積層体の両方の主面上に、ビアホール導体に接続される外部電極をそれぞれ複数形成するため、ビアホール導体の各端面を被覆するように、導電性ペーストからなる導電性ペースト膜を形成しかつ乾燥する、第３の工程が実施される。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
上記第３の工程の後、グリーン積層体および導電性ペースト膜を積層方向にプレスする、第４の工程が実施される。この第４の工程において、グリーン積層体の各主面には、上記導電性ペースト膜の厚み方向の一部を位置させる凹部が形成される。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００４５
【補正方法】変更
【補正の内容】
【００４５】
積層体１２の内部には、複数の誘電体セラミック層１３間の特定の界面に沿って延びる、各々複数の第１および第２の内部電極１４および１５が形成されている。また、積層体１２の長手方向の各端部に位置するように、第１および第２のビアホール導体１６および１７が設けられている。第１および第２のビアホール導体１６および１７は、積層体１２の一方の主面２０から他方の主面２１にまで届き、すべての誘電体セラミック層１３を貫通するように誘電体セラミック層１３の積層方向に沿って直線状に延び、したがって、積層体１２を厚み方向に貫通するように延びている。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００４７
【補正方法】変更
【補正の内容】
【００４７】
積層体１２の長手方向の各端部であって、相対向する２つの主面２０および２１上には、第１および第２のビアホール導体１６および１７にそれぞれ接続される第１および第２の外部電極２２および２３がそれぞれ複数形成される。したがって、積層型セラミックコンデンサ１１において、第１および第２の内部電極１４および１５間に形成される静電容量は、第１および第２のビアホール導体１６および１７を介して、第１および第２の外部電極２２および２３から取り出される。外部電極２２および２３は、ビアホール導体１６および１７の各端面を被覆するように形成される。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】変更
【補正の内容】
【００４８】
この実施形態の特徴的構成として、積層体１２の主面２０および２１の各々には、凹部２４および２５が形成され、外部電極２２および２３は、その厚み方向の一部が凹部２４および２５内にそれぞれ位置し、残りの一部が上記主面２０および２１から突出している。すなわち、外部電極２２および２３は、積層体１２にその一部が埋め込まれている。また、外部電極２２および２３は、積層体１２の端面にまで届くように形成されるが、この端面から突出していない。また、第１および第２の外部電極２２および２３は、それぞれ、前述した第２および第１のギャップ１９および１８に対向するように位置されている。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００４９
【補正方法】変更
【補正の内容】
【００４９】
この実施形態によれば、外部電極２２および２３の厚み方向の一部が、積層体１２に埋め込まれた状態となっているので、図４に示した積層型セラミックコンデンサ１と比較して、積層体１２および２の厚みが互いに同じである場合には、積層型セラミックコンデンサ１１全体としての厚みを小さくすることができる。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】削除
【補正の内容】
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００７３
【補正方法】削除
【補正の内容】
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００７４
【補正方法】変更
【補正の内容】
【００７４】
たとえば、この発明は、内部電極とビアホール導体が接続されかつビアホール導体に外部電極が接続される構造を有するものであれば、他の構造の積層型セラミックコンデンサあるいは多層セラミック基板など、他の積層型セラミック電子部品にも適用することができる。
【手続補正１４】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】
互いに対向する２つの主面と、互いに対向する２つの端面とを有し、積層された複数のセラミック層と、前記セラミック層間の特定の界面に沿って延びる内部電極と、特定の前記内部電極に接続され、一方の主面から他方の主面にまで届き、かつすべての前記セラミック層を貫通するように前記セラミック層の積層方向に沿って直線状にかつ一体的に形成された貫通孔およびそれに充填されるビアホール導体とを含む、積層体と、
前記ビアホール導体に接続されかつ前記ビアホール導体の各端面を被覆するように、前記積層体の両方の前記主面上にそれぞれ複数形成される、外部電極と
を備え、
前記積層体の各前記主面には、凹部が形成され、前記外部電極は、その厚み方向の一部が前記凹部内に位置し、残りの一部が前記主面から突出しており、
前記外部電極は、前記積層体の前記端面にまで届くように形成されるが、前記端面から突出しておらず、
前記外部電極と前記積層体とは同時に焼結させて得られたものである、
積層型セラミック電子部品。