(57)【要約】【課題】本発明は、半導体装置のコストを低減できると共に、半導体装置の歩留まりを向上させることのできる半導体装置の製造方法を提供することを課題とする。【解決手段】絶縁材２５の上面２５Ａに半導体チップ１３，１４を接着し、次いで、絶縁材２５の上面２５Ａに半導体チップ１３，１４を覆う第１の絶縁層２６を形成し、次いで、第１の絶縁層２６に電極パッド７３，７４，７８，７９を露出する開口部２８，２９，３２，３３を形成し、次いで、開口部２８，２９，３２，３３に電極パッド７３，７４，７８，７９と接触する第１の導電膜９１を形成し、その後、検査装置の端子９３を第１の導電膜９１の上面９１Ａに接触させて半導体チップ１３，１４の電気的検査を行い、この結果に基づいて、半導体チップ１３，１４が良品か否かの判定を行う。【選択図】図１５
2010103290.tif 000002
【特許請求の範囲】
【請求項１】
絶縁材と、前記絶縁材の上面に積層された複数の絶縁層と、前記絶縁材及び前記複数の絶縁層に形成された配線パターンとを有する配線基板と、
前記配線基板に内蔵されると共に、前記配線パターンと電気的に接続される電極パッドを有した半導体チップと、を備えた半導体装置の製造方法であって、
前記複数の絶縁層は、少なくとも前記絶縁材の上面に形成される第１の絶縁層と、前記第１の絶縁層の上面に形成される第２の絶縁層と、を有しており、
前記絶縁材の上面と、前記電極パッドが形成された面とは反対側に位置する前記半導体チップの面とを接着させる半導体チップ接着工程と、
前記絶縁材の上面に、前記半導体チップを覆うように、前記第１の絶縁層を形成する第１の絶縁層形成工程と、
前記第１の絶縁層に、前記電極パッドを露出する第１の開口部を形成する第１の開口部形成工程と、
前記第１の開口部に、前記電極パッドと接触すると共に、前記配線パターンの構成要素の１つとなる第１の導電膜を形成する第１の導電膜形成工程と、
前記第１の開口部から露出された部分の前記第１の導電膜に検査装置の端子を接触させて前記半導体チップの電気的検査を行うと共に、前記電気的検査の結果に基づいて、前記半導体チップが良品か否かの判定を行う検査及び判定工程と、
前記検査及び判定工程において、前記半導体チップが良品と判定された場合、前記第１の絶縁層の上面に、前記第１の開口部から露出された部分の前記第１の導電膜と接続され、前記第１の導電膜と共に、前記配線パターンを構成する第２の導電膜を形成する第２の導電膜形成工程と、
前記第１の絶縁層の上面に、前記第２の導電膜の一部を露出する第２の開口部を有した前記第２の絶縁層を形成する第２の絶縁層形成工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記第１の導電膜形成工程では、前記第１の開口部に形成される前記第１の導電膜の上面の位置が前記第１の絶縁層の上面の位置よりも低くなるように、前記第１の導電膜を形成することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記半導体チップ接着工程では、前記絶縁材の上面に、複数の前記半導体チップを接着し、
前記検査及び判定工程では、複数の前記半導体チップの電気的検査を行うと共に、複数の前記半導体チップが良品か否かの判定を行うことを特徴とする請求項１または２記載の半導体装置の製造方法。
【請求項４】
前記第２の絶縁層形成工程後に、前記第２の開口部から露出された部分の前記配線パターンに電子部品を実装する電子部品実装工程を設けたことを特徴とする請求項１ないし３のうち、いずれか１項記載の半導体装置の製造方法。
【請求項５】
絶縁材と、前記絶縁材の上面に積層された複数の絶縁層と、前記絶縁材及び前記複数の絶縁層に形成された配線パターンとを有する配線基板と、
前記配線基板に内蔵され、前記配線パターンと電気的に接続された半導体チップと、を備えた半導体装置の製造方法であって、
前記複数の絶縁層は、少なくとも前記絶縁材の上面に形成される第１の絶縁層と、前記第１の絶縁層の上面に形成される第２の絶縁層と、を有しており、
前記絶縁材の上面に、前記配線パターンを形成する配線パターン形成工程と、
前記配線パターンに前記半導体チップをフリップチップ接続する半導体チップ接続工程と、
前記半導体チップ接続工程後に、前記配線パターンに検査装置の端子を接触させて前記半導体チップの電気的検査を行うと共に、前記電気的検査の結果に基づいて、前記半導体チップが良品か否かの判定を行う検査及び判定工程と、
前記検査及び判定工程において、前記半導体チップが良品と判定された場合、前記半導体チップ及び前記配線パターンを覆うように、前記第１の絶縁層を形成する第１の絶縁層形成工程と、
前記第１の絶縁層に、前記配線パターンの上面の一部を露出する第１の開口部を形成する第１の開口部形成工程と、
前記第１の絶縁層の上面と前記第１の開口部内に、前記配線パターンと接続された他の配線パターンを形成する他の配線パターン形成工程と、
前記第１の絶縁層の上面に、前記他の配線パターンの一部を露出する第２の開口部を有した前記第２の絶縁層を形成する第２の絶縁層形成工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項６】
前記配線パターンは、前記他の配線パターンが接続されるランド部を有しており、
前記検査及び判定工程では、前記検査装置の端子を前記ランド部に接触させることを特徴とする請求項５記載の半導体装置の製造方法。
【請求項７】
前記半導体チップ接続工程では、前記配線パターンに、複数の前記半導体チップをフリップチップ接続し、
前記検査及び判定工程では、複数の前記半導体チップの電気的検査を行うと共に、複数の前記半導体チップが良品か否かの判定を行うことを特徴とする請求項５または６記載の半導体装置の製造方法。
【請求項８】
前記第２の絶縁層形成工程後に、前記第２の開口部から露出された部分の前記他の配線パターンに電子部品を実装する電子部品実装工程を設けたことを特徴とする請求項５ないし７のうち、いずれか１項記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、配線基板と、配線基板に内蔵された半導体チップと、を備えた半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、配線基板と、配線基板に内蔵された半導体チップとを備えた半導体装置がある（図１参照）。
【０００３】
図１は、従来の半導体装置の断面図である。
【０００４】
図１を参照するに、従来の半導体装置２００は、配線基板２０１と、半導体チップ２０２とを有する。
【０００５】
配線基板２０１は、配線基板本体２０５と、絶縁層２０８，２１３と、配線パターン２０７，２１１とを有する。配線基板本体２０５は、複数の積層された絶縁層（図示せず）と、複数の積層された絶縁層（図示せず）に形成された配線パタン（図示せず）とを有した構成とされている。
【０００６】
配線パターン２０７は、配線基板本体２０５の上面２０５Ａに設けられている。配線パターン２０７は、配線基板本体２０５に設けられた配線パターン（図示せず）と電気的に接続されている。
【０００７】
絶縁層２０８は、半導体チップ２０２及び配線パターン２０７を覆うように、配線基板本体２０５の上面２０５Ａに設けられている。絶縁層２０８は、配線パターン２０７の一部を露出する開口部２１６と、半導体チップ２０２に設けられた電極パッド２２３を露出する開口部２１７とを有する。
【０００８】
配線パターン２１１は、開口部２１６，２１７を充填するように、絶縁層２０８の上面２０８Ａに設けられている。配線パターン２１１は、配線パターン２０７を介して、配線基板本体２０５と電気的に接続されている。領域Ａで囲まれた部分の配線パターン２１１は、半導体装置２００の電気的検査を行うために必要な検査用パターンである。
【０００９】
絶縁層２１３は、配線パターン２１１を覆うように、絶縁層２０８の上面２０８Ａに設けられている。絶縁層２１３は、絶縁層２０８の上面２０８Ａに設けられた部分の配線パターン２１１を露出する開口部２２１を有する。
【００１０】
半導体チップ２０２は、電極パッド２２３が形成された面とは反対側に位置する半導体チップ２０２の面２０２Ａと配線基板本体２０５の上面２０５Ａとが対向するように、配線基板本体２０５の上面２０５Ａに接着されている。電極パッド２２３は、配線パターン２１１と接続されている。電極パッド２２３は、配線パターン２０７，２１１を介して、配線基板本体２０５と電気的に接続されている。
【００１１】
上記構成とされた半導体装置２００は、半導体装置２００を製品として出荷する前に、検査装置を用いた電気的検査が行われ、電気的検査に基づいて良品か否か判定される。この電気的検査において、良品と判定された半導体装置２００のみ出荷される。
【００１２】
図２〜図８は、従来の半導体装置の製造工程を示す図である。図２〜図８において、従来の半導体装置２００と同一構成部分には同一符号を付す。
【００１３】
始めに、図２に示す工程では、配線基板本体２０５の上面２０５Ａに、周知の手法により、配線パターン２０７を形成する。次いで、図３に示す工程では、接着剤により、半導体チップ２０２の面２０２Ａと配線基板本体２０５の上面２０５Ａとを接着する。
【００１４】
次いで、図４に示す工程では、半導体チップ２０２及び配線パターン２０７を覆うように、絶縁層２０８を形成する。
【００１５】
次いで、図５に示す工程では、絶縁層２０８に、配線パターン２０７を露出する開口部２１６と、電極パッド２２３を露出する開口部２１７とを形成する。
【００１６】
次いで、図６に示す工程では、開口部２１６，２１７を充填するように、絶縁層２０８の上面２０８Ａに、配線パターン２１１を形成する。
【００１７】
次いで、図７に示す工程では、絶縁層２０８の上面２０８Ａに、配線パターン２１１の一部を露出する開口部２２１を有した絶縁層２１３を形成する。これにより、従来の半導体装置２００が製造される。
【００１８】
次いで、図８に示す工程では、検査装置（図示せず）に設けられた端子２２５（例えば、プローブ装置に設けられたプローブピン）を、開口部２２１から露出された部分の配線パターン２１１に接触させることで、半導体装置２００の電気的検査を行う。この検査工程において、良品と判定された半導体装置２００は、製品として出荷される（例えば、特許文献１参照）。
【特許文献１】特開２００４−２４７７０６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
しかしながら、従来の半導体装置２００では、半導体装置２００が完成した後に、配線基板２０１及び半導体チップ２０２と電気的に接続された配線パターン２１１を用いて電気的検査を行っていた。そのため、半導体チップ２０２が不良品の場合でも半導体装置２００の製造工程が継続されるため、半導体チップ２０２を配線基板本体２０５に接着した後の工程（具体的には、図４〜図８に示す工程）が無駄になってしまう。これにより、半導体装置２００の歩留まりが低下すると共に、半導体装置２００のコストが増加してしまうという問題があった。
【００２０】
また、従来の半導体装置２００では、半導体装置２００の電気的検査を行うために、領域Ａで囲まれた部分の配線パターン２１１（言い換えれば、検査用パターン）が必要となるため、半導体装置２００のコストが増加してしまうという問題があった。
【００２１】
そこで本発明は、上述した問題点に鑑みなされたものであり、半導体装置のコストを低減できると共に、半導体装置の歩留まりを向上させることのできる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２２】
本発明の一観点によれば、絶縁材と、前記絶縁材の上面に積層された複数の絶縁層と、前記絶縁材及び前記複数の絶縁層に形成された配線パターンとを有する配線基板と、前記配線基板に内蔵されると共に、前記配線パターンと電気的に接続される電極パッドを有した半導体チップと、を備えた半導体装置の製造方法であって、前記複数の絶縁層は、少なくとも前記絶縁材の上面に形成される第１の絶縁層と、前記第１の絶縁層の上面に形成される第２の絶縁層と、を有しており、前記絶縁材の上面と、前記電極パッドが形成された面とは反対側に位置する前記半導体チップの面とを接着させる半導体チップ接着工程と、前記絶縁材の上面に、前記半導体チップを覆うように、前記第１の絶縁層を形成する第１の絶縁層形成工程と、前記第１の絶縁層に、前記電極パッドを露出する第１の開口部を形成する第１の開口部形成工程と、前記第１の開口部に、前記電極パッドと接触すると共に、前記配線パターンの構成要素の１つとなる第１の導電膜を形成する第１の導電膜形成工程と、前記第１の開口部から露出された部分の前記第１の導電膜に検査装置の端子を接触させて前記半導体チップの電気的検査を行うと共に、前記電気的検査の結果に基づいて、前記半導体チップが良品か否かの判定を行う検査及び判定工程と、前記検査及び判定工程において、前記半導体チップが良品と判定された場合、前記第１の絶縁層の上面に、前記第１の開口部から露出された部分の前記第１の導電膜と接続され、前記第１の導電膜と共に、前記配線パターンを構成する第２の導電膜を形成する第２の導電膜形成工程と、前記第１の絶縁層の上面に、前記第２の導電膜の一部を露出する第２の開口部を有した前記第２の絶縁層を形成する第２の絶縁層形成工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
【００２３】
本発明によれば、絶縁材の上面と、電極パッドが形成された面とは反対側に位置する半導体チップの面とを接着させ、次いで、絶縁材の上面に、半導体チップを覆うように第１の絶縁層を形成し、次いで、第１の絶縁層に電極パッドを露出する第１の開口部を形成し、次いで、第１の開口部に、電極パッドと接触すると共に、配線パターンの構成要素の１つとなる第１の導電膜を形成し、その後、第１の開口部から露出された部分の第１の導電膜に検査装置の端子を接触させて半導体チップの電気的検査を行うと共に、電気的検査に基づいて半導体チップが良品か否かの判定を行い、検査及び判定工程において、半導体チップが良品と判定された場合のみ、第１の絶縁層の上面に、第１の開口部から露出された部分の第１の導電膜と接続され、第１の導電膜と共に、配線パターンを構成する第２の導電膜を形成し、その後、第１の絶縁層の上面に、第２の導電膜の一部を露出する第２の開口部を有した第２の絶縁層を形成することにより、従来、必要であった検査用パターンが不要になると共に、絶縁材に接着された半導体チップが良品と判定された場合のみ、配線パターン及び第２の絶縁層を形成するため、半導体装置のコストを低減できると共に、半導体装置の歩留まりを向上させることができる。
【００２４】
また、検査及び判定工程後に、第１の開口部から露出された部分の第１の導電膜と接続される第２の導電膜を形成することで、検査装置の端子が接触することで第１の導電膜に形成される傷を、第２の導電膜で埋め込むことが可能となる。これにより、第１の導電膜に形成された傷により、第１の導電膜及び第２の導電膜により構成された配線パターンの電気的な信頼性が低下することを防止できる。
【００２５】
本発明の他の観点によれば、絶縁材と、前記絶縁材の上面に積層された複数の絶縁層と、前記絶縁材及び前記複数の絶縁層に形成された配線パターンとを有する配線基板と、前記配線基板に内蔵され、前記配線パターンと電気的に接続された半導体チップと、を備えた半導体装置の製造方法であって、前記複数の絶縁層は、少なくとも前記絶縁材の上面に形成される第１の絶縁層と、前記第１の絶縁層の上面に形成される第２の絶縁層と、を有しており、前記絶縁材の上面に、前記配線パターンを形成する配線パターン形成工程と、前記配線パターンに前記半導体チップをフリップチップ接続する半導体チップ接続工程と、前記半導体チップ接続工程後に、前記配線パターンに検査装置の端子を接触させて前記半導体チップの電気的検査を行うと共に、前記電気的検査の結果に基づいて、前記半導体チップが良品か否かの判定を行う検査及び判定工程と、前記検査及び判定工程において、前記半導体チップが良品と判定された場合、前記半導体チップ及び前記配線パターンを覆うように、前記第１の絶縁層を形成する第１の絶縁層形成工程と、前記第１の絶縁層に、前記配線パターンの上面の一部を露出する第１の開口部を形成する第１の開口部形成工程と、前記第１の絶縁層の上面と前記第１の開口部内に、前記配線パターンと接続された他の配線パターンを形成する他の配線パターン形成工程と、前記第１の絶縁層の上面に、前記他の配線パターンの一部を露出する第２の開口部を有した前記第２の絶縁層を形成する第２の絶縁層形成工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
【００２６】
本発明によれば、絶縁材の上面に配線パターンを形成し、次いで、配線パターンに半導体チップをフリップチップ接続し、次いで、配線パターンに検査装置の端子を接触させて半導体チップの電気的検査を行うと共に、半導体チップが良品か否かの判定を行い、検査及び判定工程において、半導体チップが良品と判定された場合のみ、半導体チップ及び配線パターンを覆うように第１の絶縁層を形成し、次いで、第１の絶縁層に、配線パターンの上面の一部を露出する第１の開口部を形成し、次いで、第１の絶縁層の上面と第１の開口部内に配線パターンと接続された他の配線パターンを形成し、第１の絶縁層の上面に、他の配線パターンの一部を露出する第２の開口部を有した第２の絶縁層を形成することにより、従来、必要であった検査用パターンが不要になると共に、フリップチップ接続された半導体チップが良品と判定された場合のみ、配線パターン及び第２の絶縁層を形成するため、半導体装置のコストを低減できると共に、半導体装置の歩留まりを向上させることができる。
【発明の効果】
【００２７】
本発明によれば、半導体装置のコストを低減できると共に、半導体装置の歩留まりを向上させることができる。
【発明を実施するための最良の形態】
【００２８】
次に、図面に基づいて本発明の実施の形態について説明する。
【００２９】
（第１の実施の形態）
図９は、本発明の第１の実施の形態に係る半導体装置の断面図である。
【００３０】
図９を参照するに、第１の実施の形態の半導体装置１０は、配線基板１１と、半導体チップ１３，１４，１６と、電子部品１７と、外部接続端子１８，１９とを有する。
【００３１】
配線基板１１は、絶縁材２５と、第１の絶縁層２６と、第１の開口部である開口部２８，２９，３２，３３と、貫通孔３５，３６と、外部接続用パッド３８，３９と、配線パターン４１〜４４と、ソルダーレジスト層４６と、第２の絶縁層４８と、を有する。
【００３２】
絶縁材２５は、ソルダーレジスト層４６と第１の絶縁層２６との間に配置されている。絶縁材２５の上面２５Ａには、半導体チップ１３，１４が接着されている。絶縁材２５としては、例えば、エポキシ樹脂やポリイミド樹脂等の絶縁樹脂からなる樹脂層やガラス・エポキシ基板（例えば、厚さ２００〜８００μｍ）等を用いることができる。
【００３３】
第１の絶縁層２６は、絶縁材２５の上面２５Ａに接着された半導体チップ１３，１４を覆うように、絶縁材２５の上面２５Ａに設けられている。第１の絶縁層２６としては、例えば、エポキシ樹脂やポリイミド樹脂からなる絶縁樹脂層を用いることができる。
【００３４】
開口部２８は、半導体チップ１３に設けられた電極パッド７４上に配置された部分の第１の絶縁層２６を貫通するように形成されている。開口部２８は、電極パッド７４を露出している。開口部２９は、半導体チップ１３に設けられた電極パッド７３上に配置された部分の第１の絶縁層２６を貫通するように形成されている。開口部２９は、電極パッド７３を露出している。
【００３５】
開口部３２は、半導体チップ１４に設けられた電極パッド７９上に配置された部分の第１の絶縁層２６を貫通するように形成されている。開口部３２は、電極パッド７９を露出している。開口部３３は、半導体チップ１３に設けられた電極パッド７８上に配置された部分の第１の絶縁層２６を貫通するように形成されている。開口部３３は、電極パッド７８を露出している。
【００３６】
貫通孔３５は、外部接続用パッド３８の上方に位置する部分の絶縁材２５及び第１の絶縁層２６を貫通するように形成されている。貫通孔３６は、外部接続用パッド３９の上方に位置する部分の絶縁材２５及び第１の絶縁層２６を貫通するように形成されている。
【００３７】
外部接続用パッド３８は、貫通孔３５の形成位置に対応する部分の絶縁材２５の下面２５Ｂに設けられている。外部接続用パッド３８は、配線パターン４４と接続されており、配線パターン４４を介して、電子部品１７と電気的に接続されている。外部接続用パッド３８は、外部接続端子１９が配設される端子配設面３８Ａを有する。
【００３８】
外部接続用パッド３９は、貫通孔３６の形成位置に対応する部分の絶縁材２５の下面２５Ｂに設けられている。外部接続用パッド３９は、配線パターン４１と接続されており、配線パターン４１を介して、半導体チップ１３，１６と電気的に接続されている。外部接続用パッド３９は、外部接続端子１８が配設される端子配設面３９Ａを有する。外部接続用パッド３８，３９の材料としては、例えば、Ｃｕを用いることができる。
【００３９】
配線パターン４１は、ビア部５１，５２と、配線部５３とを有する。ビア部５１は、貫通孔３６に設けられている。ビア部５１の下端は、外部接続用パッド３９と接続されており、ビア部５１の上端は、配線部５３と一体的に構成されている。
【００４０】
ビア部５２は、開口部２９に設けられている。ビア部５２の下端は、半導体チップ１３に設けられた電極パッド７３と接続されており、ビア部５２の上端は、配線部５３と一体的に構成されている。
【００４１】
配線部５３は、第１の絶縁層２６の上面２６Ａに設けられている。配線部５３の一方の端部は、ビア部５１の上端と一体的に構成されており、配線部５３の他方の端部は、ビア部５２の上端と一体的に構成されている。これにより、配線部５３は、ビア部５１，５２を介して、半導体チップ１３及び外部接続用パッド３９と電気的に接続されている。配線部５３は、ランド部５４を有する。ランド部５４には、半導体チップ１６が接続されている。これにより、配線部５３は、半導体チップ１６と電気的に接続されている。上記構成とされた配線パターン４１の材料としては、例えば、Ｃｕを用いることができる。
【００４２】
配線パターン４２は、ビア部５６，５７と、配線部５８とを有する。ビア部５６は、開口部２８に設けられている。ビア部５６の下端は、半導体チップ１３に設けられた電極パッド７４と接続されており、ビア部５６の上端は、配線部５８と一体的に構成されている。
【００４３】
ビア部５７は、開口部３３に設けられている。ビア部５７の下端は、半導体チップ１４に設けられた電極パッド７８と接続されており、ビア部５７の上端は、配線部５８と一体的に構成されている。
【００４４】
配線部５８は、第１の絶縁層２６の上面２６Ａに設けられている。配線部５８の一方の端部は、ビア部５６の上端と一体的に構成されており、配線部５８の他方の端部は、ビア部５７の上端部と一体的に構成されている。これにより、配線部５８は、ビア部５６，５７を介して、半導体チップ１３，１４と電気的に接続されている。配線部５８は、ランド部５９を有する。ランド部５９には、半導体チップ１６が接続されている。これにより、配線部５８は、半導体チップ１６と電気的に接続されている。上記構成とされた配線パターン４２の材料としては、例えば、Ｃｕを用いることができる。
【００４５】
配線パターン４３は、ビア部６１と、配線部６２とを有する。ビア部６１は、開口部３２に設けられている。ビア部６１の下端は、半導体チップ１４に設けられた電極パッド７９と接続されており、ビア部６１の上端は、配線部６２と一体的に構成されている。
【００４６】
配線部６２は、第１の絶縁層２６の上面２６Ａに設けられている。配線部６２の一方の端部は、ビア部６１の上端と一体的に構成されている。配線部６２は、その他方の端部にランド部６３を有する。ランド部６３には、はんだを介して、電子部品１７の電極８６が接続されている。これにより、配線部６２は、電子部品１７と電気的に接続されている。上記構成とされた配線パターン４３の材料としては、例えば、Ｃｕを用いることができる。
【００４７】
配線パターン４４は、ビア部６６と、配線部６７とを有する。ビア部６６は、貫通孔３５に設けられている。ビア部６６の下端は、外部接続用パッド３８と接続されており、ビア部６６の上端は、配線部６７と一体的に構成されている。
【００４８】
配線部６７は、第１の絶縁層２６の上面２６Ａに設けられている。配線部６７の一方の端部は、ビア部６６の上端と一体的に構成されている。配線部６７は、その他方の端部にランド部６８を有する。ランド部６８には、はんだを介して、電子部品１７の電極８７が接続されている。これにより、配線部６７は、電子部品１７と電気的に接続されている。上記構成とされた配線パターン４４の材料としては、例えば、Ｃｕを用いることができる。
【００４９】
ソルダーレジスト層４６は、絶縁材２５の下面２５Ｂに設けられている。ソルダーレジスト層４６は、外部接続用パッド３８の端子配設面３８Ａを露出する開口部４６Ａと、外部接続用パッド３９の端子配設面３９Ａを露出する開口部４６Ｂとを有する。
【００５０】
第２の絶縁層４８は、第１の絶縁層２６の上面２６Ａに設けられている。第２の絶縁層４８は、ランド部５４の上面を露出する開口部４８Ａと、ランド部５９の上面を露出する開口部４８Ｂと、ランド部６３の上面を露出する開口部４８Ｃと、ランド部６８の上面を露出する開口部４８Ｄとを有する。第２の絶縁層４８としては、例えば、ソルダーレジスト層を用いることができる。
【００５１】
半導体チップ１３は、配線基板１１に内蔵されており、半導体基板７１と、半導体集積回路７２と、電極パッド７３，７４とを有する。半導体チップ１３は、絶縁材２５及び第１の絶縁層２６により覆われている。
【００５２】
半導体基板７１は、接着材２１により、絶縁材２５の上面２５Ａに接着されている。半導体基板７１としては、例えば、シリコン基板を用いることができる。接着材２１としては、例えば、ダイアタッチフィルムを用いることができる。
【００５３】
半導体集積回路７２は、半導体基板７１の上面７１Ａ側に形成されている。電極パッド７３，７４は、半導体集積回路７２上に形成されており、半導体集積回路７２と電気的に接続されている。電極パッド７３は、ビア部５２の下端と接続されている。これにより、電極パッド７３は、半導体チップ１６及び外部接続端子１８と電気的に接続されている。電極パッド７４は、ビア部５６の下端と接続されている。これにより、電極パッド７４は、半導体チップ１４，１６と電気的に接続されている。上記構成とされた半導体チップ１３としては、例えば、メモリー用の半導体チップを用いることができる。
【００５４】
半導体チップ１４は、配線基板１１に内蔵されると共に、半導体チップ１３と同一平面上に配置されている。半導体チップ１４は、半導体基板７６と、半導体集積回路７７と、電極パッド７８，７９とを有する。半導体チップ１４は、絶縁材２５及び第１の絶縁層２６により覆われている。
【００５５】
半導体基板７６は、接着材２１により、絶縁材２５の上面２５Ａに接着されている。半導体基板７６としては、例えば、シリコン基板を用いることができる。接着材２１としては、例えば、ダイアタッチフィルムを用いることができる。
【００５６】
半導体集積回路７７は、半導体基板７６の上面７６Ａ側に形成されている。電極パッド７８，７９は、半導体集積回路７７上に形成されており、半導体集積回路７７と電気的に接続されている。電極パッド７８は、ビア部５７の下端と接続されている。これにより、電極パッド７８は、半導体チップ１３，１６と電気的に接続されている。電極パッド７９は、ビア部６１の下端と接続されている。これにより、電極パッド７９は、電子部品１７と電気的に接続されている。上記構成とされた半導体チップ１４としては、例えば、ロジック回路用の半導体チップを用いることができる。
【００５７】
半導体チップ１６は、ランド部５４，５９にフリップチップ接続されている。半導体チップ１６と配線基板１１との隙間には、アンダーフィル樹脂２２が充填されている。半導体チップ１６は、半導体基板８１と、半導体集積回路８２と、電極パッド８３，８４とを有する。
【００５８】
半導体基板８１としては、例えば、シリコン基板を用いることができる。半導体集積回路８２は、半導体基板８１の面８１Ａ側に形成されている。電極パッド８３，８４は、半導体集積回路８２に形成されており、半導体集積回路８２と電気的に接続されている。電極パッド８３は、バンプによりランド部５４と電気的に接続されている。電極パッド８４は、バンプによりランド部５９と電気的に接続されている。
【００５９】
上記構成とされた半導体チップ１６としては、例えば、制御回路用の半導体チップを用いることができる。
【００６０】
電子部品１７は、電極８６，８７を有する。電極８６は、はんだを介して、ランド部６３と電気的に接続されている。これにより、電子部品１７は、半導体チップ１４と電気的に接続されている。電極８７は、はんだを介して、ランド部６８と電気的に接続されている。これにより、電子部品１７は、外部接続端子１９と電気的に接続されている。
【００６１】
上記構成とされた電子部品１７としては、例えば、チップキャパシタを用いることができる。
【００６２】
外部接続端子１８は、外部接続用パッド３９の端子配置面３９Ａに設けられている。外部接続端子１９は、外部接続用パッド３８の端子配置面３８Ａに設けられている。外部接続端子１８，１９は、マザーボード等の実装基板（図示せず）に半導体装置１０を実装する際、実装基板に形成されたパッド（図示せず）と接続される端子である。外部接続端子１８，１９としては、例えば、はんだボールを用いることができる。
【００６３】
図１０〜図２０は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す図である。図１０〜図２０において、第１の実施の形態の半導体装置１０と同一構成部分には、同一符号を付す。
【００６４】
図１０〜図２０を参照して、第１の実施の形態の半導体装置１０の製造方法について説明する。始めに、図１０に示す工程では、絶縁材２５の下面２５Ｂに外部接続用パッド３８，３９を形成する。具体的には、例えば、絶縁材２５としてガラスエポキシ基板（例えば、厚さ２００〜８００μｍ）を用いる場合、ガラスエポキシ基板の一方の面に銅箔が形成された銅箔付きガラスエポキシ基板を準備し、次いで、銅箔をエッチングすることで外部接続端子３８，３９を形成する。
【００６５】
次いで、図１１に示す工程では、接着材２１を用いて、半導体チップ１３，１４を絶縁材２５の上面２５Ａに接着する（半導体チップ接着工程）。このとき、半導体基板の面７１Ｂ，７６Ｂと絶縁材２５の上面２５Ａとを接着させる。
【００６６】
これにより、半導体チップ１３，１４が同一平面上に配置される。なお、この段階では、半導体チップ１３，１４は、良品の半導体チップの可能性もあるし、不良品の半導体チップの可能性もある。接着材２１としては、例えば、ダイアタッチフィルムを用いることができる。
【００６７】
次いで、図１２に示す工程では、絶縁材２５の上面２５Ａに、半導体チップ１３，１４を覆うように、第１の絶縁層２６を形成する（第１の絶縁層形成工程）。第１の絶縁層２６は、例えば、エポキシ樹脂やポリイミド樹脂等からなる樹脂フィルムを、絶縁材２５の上面２５Ａに貼り付けることで形成する。半導体チップ１３，１４上に設けられた部分の第１の絶縁層２６の厚さは、例えば、３５μｍとすることができる。
【００６８】
次いで、図１３に示す工程では、第１の絶縁層２６に、電極パッド７３を露出する開口部２９、電極パッド７４を露出する開口部２８、電極パッド７８を露出する開口部３３、及び電極パッド７９を露出する開口部３２を形成する（第１の開口部形成工程）。具体的には、開口部２８，２９，３２，３３は、例えば、電極パッド７３，７４，７８，７９上に配置された部分の第１の絶縁層２６にレーザを照射することで形成する。開口部２８，２９，３２，３３の深さは、例えば、３５μｍとすることができる。
【００６９】
次いで、図１４に示す工程では、開口部２８，２９，３２，３３に第１の導電膜９１を形成する（第１の導電膜形成工程）。第１の導電膜９１は、先に説明した配線パターン４１〜４４の構成要素の一部となる膜であると共に、後述する図１５に示す工程（検査及び判定工程）において、半導体チップ１３，１４の電気的検査を行う際に、検査装置の端子（例えば、プローブ装置のプローブピン）が接触する膜である。
【００７０】
開口部２９に形成された第１の導電膜９１は、ビア部５２を構成する膜であり、電極パッド７３と電気的に接続されている。開口部２８に形成された第１の導電膜９１は、ビア部５６を構成する膜であり、電極パッド７４と電気的に接続されている。開口部３３に形成された第１の導電膜９１は、ビア部５７を構成する膜であり、電極パッド７８と電気的に接続されている。ビア部６１を構成する膜であり、開口部３２に形成された第１の導電膜９１は、電極パッド７９と電気的に接続されている。
【００７１】
第１の導電膜９１は、例えば、無電解めっき法、スパッタ法、及び印刷法等の方法により形成することができる。
【００７２】
無電解めっき法又はスパッタ法を用いる場合、第１の絶縁層２６の上面２６Ａに開口部２８，２９，３２，３３を露出する開口部を有したレジスト膜を形成し、次いで、無電解めっき法又はスパッタ法により第１の導電膜９１となる金属膜（例えば、Ｃｕ膜）を形成し、その後、レジスト膜を除去することで第１の導電膜９１を形成する。
【００７３】
印刷法を用いる場合、例えば、第１の絶縁層２６の上面２６Ａに開口部２８，２９，３２，３３を露出する開口部を有したレジスト膜を形成し、次いで、スキージを用いて、上記レジスト膜に形成された開口部を介して、開口部２８，２９，３２，３３に導電ペースト（例えば、Ａｇペースト）を充填することで第１の導電膜９１を形成し、その後、レジスト膜を除去する。
【００７４】
上記第１の導電膜形成工程では、第１の導電膜９１の上面９１Ａの位置が第１の絶縁材２６の上面２６Ａの位置よりも低くなるように、第１の導電膜９１を形成するとよい。具体的には、第１の導電膜９１の上面９１Ａの位置が第１の絶縁層２６の上面２６Ａの位置よりも１〜２μｍ低くなるように、第１の導電膜９１を形成するとよい。
【００７５】
このように、開口部２８，２９，３２，３３に形成された第１の導電膜９１の上面９１Ａの位置を第１の絶縁層２６の上面２６Ａの位置よりも低くすることにより、検査装置の端子（例えば、プローブ装置のプローブピン）と第１の導電膜９１の上面９１Ａとを接触させた際、開口部２８，２９，３２，３３の側壁により、検査装置の端子の位置が第１の導電膜９１の上面９１Ａからずれることを防止できる。
【００７６】
次いで、図１５に示す工程では、開口部２８，２９，３２，３３から露出された第１の導電膜９１の上面９１Ａに検査装置の端子９３の先端を接触させて半導体チップ１３，１４の電気的検査を行うと共に、電気的検査の結果に基づいて、絶縁材２５に接着された半導体チップ１３，１４が良品か否かの判定を行う（検査及び判定工程）。
【００７７】
このように、絶縁材２５の上面２５Ａに半導体チップ１３，１４を接着し、次いで、絶縁材２５の上面２５Ａに半導体チップ１３，１４を覆う第１の絶縁層２６を形成し、次いで、第１の絶縁層２６に電極パッド７３，７４，７８，７９を露出する開口部２８，２９，３２，３３を形成し、次いで、開口部２８，２９，３２，３３に電極パッド７３，７４，７８，７９と接触する第１の導電膜９１を形成し、その後、検査装置の端子９３を第１の導電膜９１の上面９１Ａに接触させて半導体チップ１３，１４の電気的検査を行い、この結果に基づいて、半導体チップ１３，１４が良品か否かの判定を行うことにより、半導体装置１０の製造の途中の段階で、半導体チップ１３，１４が良品か否か認識することができる。
【００７８】
これにより、半導体チップ１３，１４の両方又は半導体チップ１３，１４のいずれか一方が不良品であると判定された場合は、不良品の半導体チップ１３，１４が接着された半導体装置１０の製造を中止し、半導体チップ１３，１４の両方が良品であると判定された場合には、良品の半導体チップ１３，１４が接着された半導体装置１０の製造を継続させることが可能となるため、半導体装置１０のコストを低減できると共に、半導体装置１０の歩留まりを向上させることができる。
【００７９】
また、配線パターン４１〜４４の構成要素の一部となる第１の導電膜９１を電気的検査用の検査用パターンとして利用することにより、従来、必要であった検査用パターンが不要になるため、半導体装置１０のコストを低減することができる。
【００８０】
また、電極パッド７３，７４，７８，７９上に第１の導電膜９１を設けることにより、検査装置の端子９３の接触により電極パッド７３，７４，７８，７９が損傷することを防止できる。
【００８１】
上記検査及び判定工程において、半導体チップ１３，１４が良品であると判定された場合のみ、後述する図１６〜図２０に示す工程の処理を行う。
【００８２】
なお、上記検査及び判定工程では、第１の導電膜９１に検査装置の端子９３を接触させた際、端子９３の先端が第１の導電膜９１にめり込むため、第１の導電膜９１に傷９５が形成される。
【００８３】
次いで、図１６に示す工程では、検査装置（図示せず）から図１５に示す構造体を取り出す。
【００８４】
次いで、図１７に示す工程では、外部接続用パッド３８の上方に配置された部分の絶縁材２５及び第１の絶縁層２６を貫通する貫通孔３５と、外部接続用パッド３９の上方に配置された部分の絶縁材２５及び第１の絶縁層２６を貫通する貫通孔３６とを形成する。このとき、貫通孔３５は、外部接続用パッド３８を露出するように形成する。また、貫通孔３６は、外部接続用パッド３９を露出するように形成する。
【００８５】
具体的には、外部接続用パッド３８，３９の上方に配置された部分の絶縁材２５及び第１の絶縁層２６に、レーザを照射することで貫通孔３５，３６を形成する。
【００８６】
次いで、図１８に示す工程では、ビア部５１，６６が形成される貫通孔３５，３６と、配線部５３，５８，６２，６７の形成領域に対応する部分の第１の絶縁層２６の上面２６Ａとに、傷９５が形成された部分の第１の導電膜９１と接続される第２の導電膜９７（配線パターン４１〜４４の構成要素の一部）を形成する（第２の導電膜形成工程）。これにより、第１及び第２の導電膜９１，９７により構成された配線パターン４１〜４４が形成される。具体的には、第２の導電膜９７は、例えば、セミアディティブ法により形成することができる。第２の導電膜９７としては、例えば、Ｃｕ膜を用いることができる。
【００８７】
このように、セミアディティブ法を用いて、傷９５が形成された第１の導電膜９１上に第２の導電膜９７を形成することにより、傷９５を埋めるように第２の導電膜９７が形成されるため、第１及び第２の導電膜９１，９７により構成された配線パターン４１〜４４の電気的信頼性が低下することを抑制できる。
【００８８】
次いで、図１９に示す工程では、絶縁材２５の下面２５Ｂに、端子接続面３８Ａを露出する開口部４６Ｂ、及び端子接続面３９Ａを露出する開口部４６Ａを有したソルダーレジスト層４６を形成する。次いで、第１の絶縁層２６の上面２６Ａに、ランド部５４に対応する部分の第２の導電膜９７を露出する開口部４８Ａ（第２の開口部）、ランド部５９に対応する部分の第２の導電膜９７を露出する開口部４８Ｂ（第２の開口部）、ランド部６３に対応する部分の第２の導電膜９７を露出する開口部４８Ｃ（第２の開口部）、及びランド部６８に対応する部分の第２の導電膜９７を露出する開口部４８Ｄ（第２の開口部）を有した第２の絶縁層４８を形成する（第２の絶縁層形成工程）。第２の絶縁層４８としては、例えば、ソルダーレジスト層を形成することができる。
【００８９】
次いで、図２０に示す工程では、半導体チップ１６をランド５４，５９にフリップチップ接続させ、半導体チップ１６と配線基板１１との隙間をアンダーフィル樹脂２２で充填し、はんだを介して、ランド部６３，６８に電子部品１７の電極８６，８７を接続させる（電子部品実装工程）。これにより、第１の実施の形態の半導体装置１０が製造される。
【００９０】
本実施の形態の半導体装置の製造方法によれば、絶縁材２５の上面２５Ａに、電極パッド７３，７４，７８，７９が上側となるように半導体チップ１３，１４を接着させ、次いで、絶縁材２５の上面２５Ａに、半導体チップ１３，１４を覆う第１の絶縁層２６を形成し、次いで、第１の絶縁層２６に電極パッド７３，７４，７８，７９を露出する開口部２８，２９，３２，３３を形成し、次いで、開口部２８，２９，３２，３３に、電極パッド７３，７４，７８，７９と接触すると共に、配線パターン４１〜４４の構成要素の１つとなる第１の導電膜９１を形成し、その後、開口部２８，２９，３２，３３から露出された部分の第１の導電膜９１の上面９１Ａに検査装置の端子９３を接触させて半導体チップ１３，１４の電気的検査を行うと共に、電気的検査に基づいて半導体チップ１３，１４が良品か否かの判定を行い、検査及び判定工程において、半導体チップ１３，１４が良品と判定された場合のみ、第１の絶縁層２６の上面２６Ａに、開口部２８，２９，３２，３３から露出された部分の第１の導電膜９１と接続され、第１の導電膜９１と共に、配線パターン４１〜４４を構成する第２の導電膜９７を形成し、その後、第１の絶縁層２６の上面２６Ａに、第２の導電膜９７の一部を露出する開口部４８Ａ，４８Ｂ，４８Ｃを有した第２の絶縁層４８を形成することにより、従来、必要であった検査用パターンが不要になると共に、絶縁材２５に接着された半導体チップ１３，１４が良品と判定された場合のみ、配線パターン４１〜４４及び第２の絶縁層４８を形成することが可能となるため、半導体装置１０のコストを低減できると共に、半導体装置１０の歩留まりを向上させることができる。
【００９１】
なお、本実施の形態では、同一平面上（絶縁材２５の上面２５Ａ）に２つの半導体チップ１３，１４を接着した場合を例に挙げて説明したが、絶縁材２５の上面２５Ａに接着する半導体チップの数は、１つでもよいし、３つ以上でもよい。
【００９２】
また、図１９に示す構造体に設けられた第２の絶縁層４８の上面に、半導体チップを接着した後、図１３〜図２０に示す工程の処理を行ってもよい。つまり、複数のレイヤーに配線基板１１に内蔵された半導体チップを接着し、電気的検査及び良品か否かの判定を行って、半導体装置を製造してもよい。
【００９３】
（第２の実施の形態）
図２１は、本発明の第２の実施の形態に係る半導体装置の断面図である。図２１において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
【００９４】
図２１を参照するに、第２の実施の形態の半導体装置１１０は、第１の実施の形態の半導体装置１０に設けられた配線基板１１の代わりに、配線基板１１１を設けた以外は半導体装置１０と同様に構成される。
【００９５】
配線基板１１１は、第１の実施の形態で説明した配線基板１１に設けられた開口部２８，２９，３２，３３及び配線パターン４１〜４３の代わりに、開口部１２１〜１２４及び配線パターン１１５〜１１８，１２６〜１２８を設けた以外は、配線基板１１と同様に構成される。
【００９６】
配線パターン１１５，１１６は、半導体チップ１３の実装領域に対応する部分の絶縁材２５の上面２５Ａに設けられている。配線パターン１１５は、ランド部１３１，１３２と、ランド部１３１，１３２と一体的に構成された配線部１３３とを有する。ランド部１３１は、半導体チップ１３がフリップチップ接続される部分である。ランド部１３１は、バンプを介して、半導体チップ１３に設けられた電極パッド７３と電気的に接続されている。ランド部１３２は、開口部１２１から露出されると共に、配線パターン１２６を構成するビア部１５１の下端と接続されている。これにより、配線パターン１１５は、半導体チップ１３と配線パターン１２６とを電気的に接続している。配線部１３３は、ランド部１３１とランド部１３２とを接続している。
【００９７】
配線パターン１１６は、ランド部１３５，１３６と、ランド部１３５，１３６と一体的に構成された配線部１３７とを有する。ランド部１３５は、半導体チップ１３がフリップチップ接続される部分である。ランド部１３５は、バンプを介して、半導体チップ１３に設けられた電極パッド７４と電気的に接続されている。ランド部１３６は、開口部１２２から露出されると共に、配線パターン１２７を構成するビア部１５２の下端と接続されている。これにより、配線パターン１１６は、半導体チップ１３と配線パターン１２７とを電気的に接続している。配線部１３７は、ランド部１３５とランド部１３６とを接続している。
【００９８】
配線パターン１１７，１１８は、半導体チップ１４の実装領域に対応する部分の絶縁材２５の上面２５Ａに設けられている。配線パターン１１７は、ランド部１４１，１４２と、ランド部１４１，１４２と一体的に構成された配線部１４３とを有する。ランド部１４１は、半導体チップ１４がフリップチップ接続される部分である。ランド部１４１は、バンプを介して、半導体チップ１４に設けられた電極パッド７８と電気的に接続されている。ランド部１４２は、開口部１２３から露出されると共に、配線パターン１２７を構成するビア部１５３の下端と接続されている。これにより、配線パターン１１７は、半導体チップ１４と配線パターン１２７とを電気的に接続している。配線部１４３は、ランド部１４１とランド部１４２とを接続している。
【００９９】
配線パターン１１８は、ランド部１４５，１４６と、ランド部１４５，１４６と一体的に構成された配線部１４７とを有する。ランド部１４５は、半導体チップ１４がフリップチップ接続される部分である。ランド部１４５は、バンプを介して、半導体チップ１４に設けられた電極パッド７９と電気的に接続されている。ランド部１４６は、開口部１２４から露出されると共に、配線パターン１２８を構成するビア部１５４の下端と接続されている。これにより、配線パターン１１８は、半導体チップ１４と配線パターン１２８とを電気的に接続している。配線部１４７は、ランド部１４５とランド部１４６とを接続している。
【０１００】
上記構成とされた配線パターン１１５〜１１８の材料としては、例えば、Ｃｕを用いることができる。
【０１０１】
開口部１２１は、ランド部１３２上に配置された部分の第１の絶縁層２６を貫通するように形成されている。開口部１２１は、ランド部１３２の上面を露出している。開口部１２２は、ランド部１３６上に配置された部分の第１の絶縁層２６を貫通するように形成されている。開口部１２２は、ランド部１３６の上面を露出している。
【０１０２】
開口部１２３は、ランド部１４２上に配置された部分の第１の絶縁層２６を貫通するように形成されている。開口部１２３は、ランド部１４２の上面を露出している。開口部１２４は、ランド部１４６上に配置された部分の第１の絶縁層２６を貫通するように形成されている。開口部１２４は、ランド部１４６の上面を露出している。
【０１０３】
配線パターン１２６は、第１の実施の形態で説明した配線パターン４１に設けられたビア部５２の代わりに、ビア部１５１を設けた以外は、配線パターン４１と同様に構成される。ビア部１５１は、開口部１２１に設けられている。ビア部１５１は、配線部５３と一体的に構成されている。ビア部１５１の下端は、配線パターン１１５に設けられたランド部１３２と接続されている。配線パターン１２６のランド部５４には、半導体チップ１６がバンプによりフリップチップ接続されている。配線パターン１２６は、半導体チップ１３，１６及び外部接続端子１８を電気的に接続している。
【０１０４】
配線パターン１２７は、第１の実施の形態で説明した配線パターン４２に設けられたビア部５６，５７の代わりに、ビア部１５２，１５３を設けた以外は、配線パターン４２と同様に構成される。ビア部１５２は、開口部１２２に設けられている。ビア部１５２は、配線部５８と一体的に構成されている。ビア部１５２の下端は、配線パターン１１６に設けられたランド部１３６と接続されている。ビア部１５３は、開口部１２３に設けられている。ビア部１５３は、配線部５８と一体的に構成されている。ビア部１５３の下端は、配線パターン１１７に設けられたランド部１４２と接続されている。配線パターン１２７のランド部５９には、半導体チップ１６がバンプによりフリップチップ接続されている。配線パターン１２７は、半導体チップ１３，１４，１６を電気的に接続している。
【０１０５】
配線パターン１２８は、第１の実施の形態で説明した配線パターン４３に設けられたビア部６１の代わりに、ビア部１５４を設けた以外は、配線パターン４３と同様に構成される。ビア部１５４は、開口部１２４に設けられている。ビア部１５４は、配線部６２と一体的に構成されている。ビア部１５４の下端は、配線パターン１１８に設けられたランド部１４６と接続されている。配線パターン１２８のランド部６３には、はんだを介して、電子部品１７の電極８６が接続されている。配線パターン１２８は、半導体チップ１４と電子部品１７とを電気的に接続している。
【０１０６】
上記構成とされた配線パターン１２６〜１２８の材料としては、例えば、Ｃｕを用いることができる。
【０１０７】
図２２〜図３０は、本発明の第２の実施の形態に係る半導体装置の製造工程を示す図である。図２２〜図３０において、第２の実施の形態の半導体装置１１０と同一構成部分には同一符号を付す。
【０１０８】
図２２〜図３０を参照して、第２の実施の形態の半導体装置１１０の製造方法について説明する。始めに、第１の実施の形態で説明した図１０に示す工程と同様な処理を行うことで、図１０に示す構造体を形成する。
【０１０９】
次いで、図２２に示す工程では、絶縁材２５の上面２５Ａに、配線パターン１１５〜１１８を形成する（配線パターン形成工程）。具体的には、配線パターン１１５〜１１８は、例えば、サブトラクティブ法やセミアディティブ法により形成することができる。配線パターン１１５〜１１８の材料としては、例えば、Ｃｕを用いることができる。
【０１１０】
次いで、図２３に示す工程では、配線パターン１１５，１１６のランド部１３１，１３５に半導体チップ１３をフリップチップ接続すると共に、配線パターン１１７，１１８のランド部１４１，１４５に半導体チップ１４をフリップチップ接続する（半導体チップ接続工程）。
【０１１１】
次いで、図２４に示す工程では、配線パターン１１５〜１１８のランド部１３２，１３５，１４２，１４６に検査装置（例えば、プローブ装置）の端子９３を接触させて半導体チップ１３，１４の電気的検査を行うと共に、電気的検査の結果に基づいて半導体チップ１３，１４が良品か否かの判定を行う（検査及び判定工程）。
【０１１２】
このように、絶縁材２５の上面２５Ａに配線パターン１１５〜１１８を形成し、次いで、配線パターン１１５〜１１８のランド部１３１，１３５，１４１，１４５に半導体チップ１３，１４をフリップチップ接続し、次いで、配線パターン１１５〜１１８のランド部１３２，１３５，１４２，１４６に検査装置（例えば、プローブ装置）の端子９３を接触させて半導体チップ１３，１４の電気的検査を行うと共に、電気的検査の結果に基づいて半導体チップ１３，１４が良品か否かの判定を行うことにより、半導体装置１１０の製造途中の段階で、半導体チップ１３，１４が良品か否か認識することができる。
【０１１３】
これにより、半導体チップ１３，１４の両方又は半導体チップ１３，１４のいずれか一方が不良品であると判定された場合は、半導体装置１１０の製造を中止し、半導体チップ１３，１４の両方が良品であると判定された場合のみ、半導体装置１１０の製造を継続させることが可能となるため、半導体装置１１０のコストを低減できると共に、半導体装置１１０の歩留まりを向上させることができる。
【０１１４】
また、配線パターン１２６〜１２８と接続される部分のランド部１３２，１３６，１４２を検査用パターンとして利用するため、従来、必要であった検査用パターンが不要となるので、半導体装置１１０のコストを低減することができる。
【０１１５】
上記検査及び判定工程において、半導体チップ１３，１４が良品であると判定された場合のみ、後述する図２５〜図３０に示す工程の処理を行う。
【０１１６】
なお、上記検査及び判定工程では、配線パターン１１５〜１１８のランド部１３２，１３５，１４２，１４６に検査装置の端子９３を接触させた際、端子９３の先端がランド部１３２，１３５，１４２，１４６にめり込むため、ランド部１３２，１３５，１４２，１４６に傷９５が形成される。この傷９５は、配線パターン１２６〜１２８を形成時に埋め込まれるため問題とならない。
【０１１７】
次いで、図２５に示す工程では、検査装置（図示せず）から図２４に示す構造体を取り出す。
【０１１８】
次いで、図２６に示す工程では、絶縁材２５の上面２５Ａに、半導体チップ１３，１４及び配線パターン１１５〜１１８を覆う第１の絶縁層２６を形成する（第１の絶縁層形成工程）。第１の絶縁層２６は、例えば、第１の実施の形態で説明した図１２に示す工程と同様な処理を行うことで形成する。半導体チップ１３，１４上に設けられた部分の第１の絶縁層２６の厚さは、例えば、３５μｍとすることができる。
【０１１９】
次いで、図２７に示す工程では、第１の絶縁層２６に、外部接続用パッド３８を露出する貫通孔３５と、外部接続用パッド３９を露出する貫通孔３６と、傷９５が形成された部分のランド部１３２を露出する開口部１２１と、傷９５が形成された部分のランド部１３６を露出する開口部１２２と、傷９５が形成された部分のランド部１４２を露出する開口部１２３と、傷９５が形成された部分のランド部１４６を露出する開口部１２４とを形成する（第１の開口部形成工程）。
【０１２０】
具体的には、貫通孔３５，３６及び開口部１２２〜１２４は、例えば、第１の絶縁層２６にレーザを照射することで形成する。
【０１２１】
次いで、図２８に示す工程では、第１の絶縁層２６の上面２６Ａに、貫通孔３６および開口部１２１を充填する配線パターン１２６と、開口部１２２，１２３を充填する配線パターン１２７と、開口部１２４を充填する配線パターン１２８と、貫通孔３５を充填する配線パターン４４とを同時に形成する（他の配線パターン形成工程）。
【０１２２】
具体的には、配線パターン４４，１２６〜１２８は、例えば、セミアディティブ法により形成することができる。配線パターン４４，１２６〜１２８の材料としては、例えば、Ｃｕを用いることができる。
【０１２３】
次いで、図２９に示す工程では、第１の実施の形態で説明した図１９に示す工程と同様な処理を行うことで、開口部４６Ａ，４６Ｂを有したソルダーレジスト層４６を形成すると共に、開口部４８Ａ〜４８Ｄ（第２の開口部）を有した第２の絶縁層４８を形成する（第２の絶縁層形成工程）。第２の絶縁層４８としては、例えば、ソルダーレジスト層を形成することができる。
【０１２４】
次いで、図３０に示す工程では、ランド部５４，５９に半導体チップ１６をフリップチップ接続させ、半導体チップ１６と配線基板１１との隙間をアンダーフィル樹脂２２で充填すると共に、はんだを介して、ランド部６３，６８に電子部品１７の電極８６，８７を接続させる（電子部品実装工程）。これにより、第２の実施の形態の半導体装置１１０が製造される。
【０１２５】
本実施の形態の半導体装置の製造方法によれば、絶縁材２５の上面２５Ａに配線パターン１１５〜１１８を形成し、次いで、配線パターン１１５〜１１８のランド部１３１，１３５，１４１，１４５に半導体チップ１３，１４をフリップチップ接続し、次いで、配線パターン１１５〜１１８のランド部１３２，１３５，１４２，１４６に検査装置（例えば、プローブ装置）の端子９３を接触させて半導体チップ１３，１４の電気的検査を行うと共に、電気的検査の結果に基づいて半導体チップ１３，１４が良品か否かの判定を行うことにより、半導体装置１１０の製造途中の段階で、半導体チップ１３，１４が良品か否か認識することができる。これにより、半導体チップ１３，１４の両方又は半導体チップ１３，１４のいずれか一方が不良品であると判定された場合は、半導体装置１１０の製造を中止し、半導体チップ１３，１４の両方が良品であると判定された場合のみ、半導体装置１１０の製造を継続させることが可能となるため、半導体装置１１０のコストを低減できると共に、半導体装置１１０の歩留まりを向上させることができる。
【０１２６】
また、配線パターン１２６〜１２８と接続される部分のランド部１３２，１３６，１４２を検査用パターンとして利用するため、従来、必要であった検査用パターンが不要となるので、半導体装置１１０のコストを低減することができる。
【０１２７】
なお、本実施の形態では、同一平面上に配置された配線パターン１１５〜１１８に２つの半導体チップ１３，１４を接続した場合を例に挙げて説明したが、同一平面上に配置された配線パターンに接続する半導体チップの数は、１つでもよいし、３つ以上でもよい。
【０１２８】
また、図２９に示す構造体に設けられた第２の絶縁層４８の上面に、半導体チップを接着した後、図２２〜図３０に示す工程と同様な処理を行ってもよい。つまり、複数のレイヤーに配線基板１１に内蔵された半導体チップを配置し、電気的検査及び良品か否かの判定を行って、半導体装置を製造してもよい。
【０１２９】
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【産業上の利用可能性】
【０１３０】
本発明は、配線基板と、配線基板に内蔵された半導体チップと、を備えた半導体装置の製造方法に適用できる。
【図面の簡単な説明】
【０１３１】
【図１】従来の半導体装置の断面図である。
【図２】従来の半導体装置の製造工程を示す図（その１）である。
【図３】従来の半導体装置の製造工程を示す図（その２）である。
【図４】従来の半導体装置の製造工程を示す図（その３）である。
【図５】従来の半導体装置の製造工程を示す図（その４）である。
【図６】従来の半導体装置の製造工程を示す図（その５）である。
【図７】従来の半導体装置の製造工程を示す図（その６）である。
【図８】従来の半導体装置の製造工程を示す図（その７）である。
【図９】本発明の第１の実施の形態に係る半導体装置の断面図である。
【図１０】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１）である。
【図１１】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その２）である。
【図１２】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その３）である。
【図１３】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その４）である。
【図１４】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その５）である。
【図１５】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その６）である。
【図１６】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その７）である。
【図１７】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その８）である。
【図１８】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その９）である。
【図１９】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１０）である。
【図２０】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１１）である。
【図２１】本発明の第２の実施の形態に係る半導体装置の断面図である。
【図２２】本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その１）である。
【図２３】本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その２）である。
【図２４】本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その３）である。
【図２５】本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その４）である。
【図２６】本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その５）である。
【図２７】本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その６）である。
【図２８】本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その７）である。
【図２９】本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その８）である。
【図３０】本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その９）である。
【符号の説明】
【０１３２】
１０，１１０  半導体装置
１１，１１１  配線基板
１３，１４，１６  半導体チップ
１７  電子部品
１８，１９  外部接続端子
２１  接着材
２２  アンダーフィル樹脂
２５  絶縁材
２５Ａ，２６Ａ，７１Ａ，７６Ａ，９１Ａ  上面
２５Ｂ  下面
２６  第１の絶縁層
２８，２９，３２，３３，４６Ａ，４６Ｂ，４８Ａ，４８Ｂ，４８Ｃ，４８Ｄ，１２１〜１２４  開口部
３５，３６  貫通孔
３８，３９  外部接続用パッド
３８Ａ，３９Ａ  端子配設面
４１〜４４，１１５〜１１８，１２６〜１２８  配線パターン
４６  ソルダーレジスト層
４８  第２の絶縁層
５１，５２，５６，５７，６１，６６，１５１〜１５５  ビア部
５３，５８，６２，６７，１３３，１３７，１４３，１４７  配線部
５４，５９，６３，６８，１３１，１３２，１３５，１３６，１４１，１４２，１４５，１４６  ランド部
７１，７６，８１  半導体基板
７１Ｂ，７６Ｂ，８１Ａ  面
７２，７７，８２  半導体集積回路
７３，７４，７８，７９，８３，８４  電極パッド
８６，８７  電極
９１  第１の導電膜
９３  端子
９５  傷
９７  第２の導電膜
【図１】
2010103290.tif 000003
【図２】
2010103290.tif 000004
【図３】
2010103290.tif 000005
【図４】
2010103290.tif 000006
【図５】
2010103290.tif 000007
【図６】
2010103290.tif 000008
【図７】
2010103290.tif 000009
【図８】
2010103290.tif 000010
【図９】
2010103290.tif 000011
【図１０】
2010103290.tif 000012
【図１１】
2010103290.tif 000013
【図１２】
2010103290.tif 000014
【図１３】
2010103290.tif 000015
【図１４】
2010103290.tif 000016
【図１５】
2010103290.tif 000017
【図１６】
2010103290.tif 000018
【図１７】
2010103290.tif 000019
【図１８】
2010103290.tif 000020
【図１９】
2010103290.tif 000021
【図２０】
2010103290.tif 000022
【図２１】
2010103290.tif 000023
【図２２】
2010103290.tif 000024
【図２３】
2010103290.tif 000025
【図２４】
2010103290.tif 000026
【図２５】
2010103290.tif 000027
【図２６】
2010103290.tif 000028
【図２７】
2010103290.tif 000029
【図２８】
2010103290.tif 000030
【図２９】
2010103290.tif 000031
【図３０】
2010103290.tif 000032