(57)【要約】【課題】画像形成装置の内部発振回路としてＳＳＣＧを採用した場合であっても、確実に色ズレを防止する。【解決手段】駆動部を制御するための制御クロック信号を生成する演算回路にクロック信号を供給するＳＳＣＧを、前記演算回路毎に個別に備える画像形成装置であって、前記ＳＳＣＧの変調周期のｎ倍（ｎは１以上の整数）の周期を有する基準クロック信号を生成する基準発振回路と、前記演算回路毎に個別に設けられ、前記基準クロック信号を被計測クロックとし、前記ＳＳＣＧから供給されるクロック信号を計測クロックとする周波数カウンタと、を備え、前記演算回路の各々は、自己に対応する周波数カウンタのカウント値を基に、自己に対応するＳＳＣＧから供給されるクロック信号の前記基準クロック信号に対する周波数ズレを補正して前記制御クロック信号を生成する。【選択図】図２
2010054707.tif 000002
【特許請求の範囲】
【請求項１】
駆動部を制御するための制御クロック信号を生成する演算回路にクロック信号を供給するＳＳＣＧ（Spread Spectrum Clock Generator）を、前記演算回路毎に個別に備える画像形成装置であって、
前記ＳＳＣＧの変調周期のｎ倍（ｎは１以上の整数）の周期を有する基準クロック信号を生成する基準発振回路と、
前記演算回路毎に個別に設けられ、前記基準クロック信号を被計測クロックとし、前記ＳＳＣＧから供給されるクロック信号を計測クロックとする周波数カウンタと、を備え、
前記演算回路の各々は、自己に対応する周波数カウンタのカウント値を基に、自己に対応するＳＳＣＧから供給されるクロック信号の前記基準クロック信号に対する周波数ズレ
を補正して前記制御クロック信号を生成することを特徴とする画像形成装置。
【請求項２】
前記基準発振回路としてＳＳＣＧを使用した場合には、前記基準クロック信号の周期を当該ＳＳＣＧの変調周期のｎ倍とすることを特徴とする請求項１記載の画像形成装置。
【請求項３】
前記演算回路の各々は、自己に対応する周波数カウンタのカウント値を、前記基準発振回路及び自己に対応するＳＳＣＧの発振周波数が理想的な場合のカウント値で除算することにより周波数ズレ率を算出し、該周波数ズレ率を前記制御クロック信号の生成に使用する分周比に乗算し、該乗算後の分周比にて自己に対応するＳＳＣＧから供給されるクロック信号を分周して前記制御クロック信号を生成することを特徴とする請求項１または２に記載の画像形成装置。  
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像形成装置に関する。
【背景技術】
【０００２】
近年、複写機やプリンタに代表される電子写真法を用いた画像形成装置における画像形成方式の１つとして、ブラック（ＢＫ）、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）の４色分の感光体ドラムを一列に配置し、各感光体ドラムに形成（現像）された各色のトナー像を、用紙または中間転写体に順次転写することにより高速フルカラー印刷を実現するカラータンデム方式が知られている。例えば、下記特許文献１及び２には、このようなカラータンデム方式を採用した画像形成装置において、感光体ドラム等の機械部品の寸法誤差や取付け誤差に起因して発生する色ズレを防止するための補正処理に関する技術が開示されている。
【特許文献１】特開平１０−２７８３３８号公報
【特許文献２】特開２００７−３０２０７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、カラータンデム方式を採用した画像形成装置において、色ズレが発生する要因は機械部品の寸法誤差や取付け誤差だけに限らない。例えば、近年の画像形成装置では、高速化を図るために、各種センサの出力信号を基に所定の演算処理を実行して各種の制御信号を出力する演算回路を複数設置する構成が採用されている。これらの演算回路は、基板規模を小さくするためにそれぞれ個別の基板上に配置され、さらに各基板上には、それぞれの演算回路を動作させるためのクロック信号源である発振回路が個別に設けられていることが一般的である。このように基板毎に（演算回路毎に）発振回路を個別に設ける構成を採用する理由は、仮にある基板上の発振回路で生成したクロック信号を他の基板に供給する構成を採用すると、発振周波数が高いことによりクロック伝送品質上問題が生じたり、不要な電磁輻射が大きくなるためである。
【０００４】
しかしながら、基板毎に発振回路を設ける構成を採用した場合であっても、それぞれの発振回路は理想の発振周波数に対して公差を有するため、全ての発振回路の発振周波数が全く同じ関係を保つことはない。このような発振回路間に存在する発振周波数の公差ズレが上述した色ズレの要因となる可能性がある。ここで、発振周波数の公差ズレに起因する色ズレを具体的に説明するために、例えば、感光体ドラムに対してポリゴンミラーによってレーザを照射することで露光を行うレーザ・スキャニング・ユニット（以下、ＬＳＵと称す）を搭載し、各色の感光体ドラムに形成（現像）された各色のトナー像を、中間転写体である転写ベルトに順次転写（１次転写）した後、転写ベルトに形成された画像を２次転写ローラによって用紙に一括転写（２次転写）する構成のカラータンデム方式を採用した画像形成装置を想定する。
【０００５】
このような画像形成装置において、ＬＳＵのレーザ走査速度を決定付けるポリゴンモータ（ポリゴンミラーを駆動するモータ）の制御クロック信号を生成する演算回路と、転写ベルトを駆動する転ベルモータの制御クロック信号を生成する演算回路とに対し、クロック信号を供給する発振回路が個別に設けられている場合、発振回路間に発振周波数の公差ズレが存在するため、感光体ドラムへのレーザ走査による露光処理速度と転写ベルトの移動速度との間に速度差が発生し、その結果、転写ベルト上に１次転写された画像の副走査方向に色ズレが発生することになる。
【０００６】
本出願人は、上記のような発振回路毎に存在する発振周波数の公差ズレに起因して発生する色ズレを防止し得る発明を、特願２００７−３００２４０として出願している。以下、この特願２００７−３００２４０に記載されている発明について、図５に示すように、ポリゴンモータに第１制御クロック信号を供給する第１演算回路３３と、転ベルモータに第２制御クロック信号を供給する第２演算回路３７とを含むモータ制御回路を例示して説明する。
【０００７】
図５において、基準発振回路３０は、周波数ｆｏを有する基準クロック信号を生成して第１周波数カウンタ３２及び第２周波数カウンタ３６に出力する。ここで、基準クロック信号の周波数ｆｏは、以下に述べる第１クロック信号の周波数ｆａ及び第２クロック信号の周波数ｆｂと比べて十分低い値（例えば１／１０００）に設定されている。第１発振回路３１は、周波数ｆａを有する第１クロック信号を生成して第１周波数カウンタ３２及び第１演算回路３３に出力する。第１周波数カウンタ３２は、基準クロック信号を被計測クロック、第１クロック信号を計測クロックとする周波数カウンタであり、基準クロック信号の周期を第１クロック信号で計測した結果を表す第１カウント値Ｃａ（＝ｆａ／ｆｏ）を第１演算回路３３に出力する。第１センサ群３４は、ポリゴンモータの駆動開始タイミングや駆動停止タイミング等、第１制御クロック信号の生成に必要な情報を検出するためのセンサであり、この情報を表す出力信号を第１演算回路３３に出力する。
【０００８】
第１演算回路３３は、第１カウント値Ｃａ及び第１センサ群３４から取得した情報に基づいて、第１クロック信号を分周（分周比Ｎａ）してポリゴンモータを制御するための第１制御クロック信号を生成する。ここで、第１演算回路３３は、第１カウント値Ｃａを基に、基準クロック信号と第１クロック信号との周波数ズレを補正して第１制御クロック信号を生成する機能を有している。具体的には、第１演算回路３３は、基準発振回路３０と第１発振回路３１の発振周波数に公差ズレがない理想的な場合の第１カウント値Ｃａｏを予め記憶しており、第１周波数カウンタ３２から出力される第１カウント値Ｃａを理想的な第１カウント値Ｃａｏで除算することにより、周波数ズレ率Ｚａ（＝Ｃａ／Ｃａｏ）を算出する。そして、第１演算回路３３は、上記のように算出した周波数ズレ率Ｚａを用いて分周比Ｎａを補正し（具体的には、分周比Ｎａに周波数ズレ率Ｚａを乗算する）、補正後の分周比Ｎａ’を用いて第１制御クロック信号を生成する。この時、第１制御クロック信号の周波数ｆａ１は、ｆａ１＝ｆａ／Ｎａ’＝ｆａ／（Ｎａ・Ｚａ）で表される。つまり、基準クロック信号と第１クロック信号との周波数ズレが補正された状態で第１制御クロック信号が生成される。
【０００９】
第２発振回路３５は、周波数ｆｂを有する第２クロック信号を生成して第２周波数カウンタ３６及び第２演算回路３７に出力する。第２周波数カウンタ３６は、基準クロック信号を被計測クロック、第２クロック信号を計測クロックとする周波数カウンタであり、基準クロック信号の周期を第２クロック信号で計測した結果を表す第２カウント値Ｃｂ（＝ｆｂ／ｆｏ）を第２演算回路３７に出力する。第２センサ群３８は、転ベルモータの駆動開始タイミングや駆動停止タイミング等、第２制御クロック信号の生成に必要な情報を検出するためのセンサであり、この情報を表す出力信号を第２演算回路３７に出力する。
【００１０】
第２演算回路３７は、第２カウント値Ｃｂ及び第２センサ群３８から取得した情報に基づいて、第２クロック信号を分周（分周比Ｎｂ）して転ベルモータを制御するための第２制御クロック信号を生成する。ここで、第２演算回路３７は、第２カウント値Ｃｂを基に、基準クロック信号と第２クロック信号の周波数ズレを補正して第２制御クロック信号を生成する機能を有している。具体的には、第２演算回路３７は、基準発振回路３０と第２発振回路３５の発振周波数に公差ズレがない理想的な場合の第２カウント値Ｃｂｏを予め記憶しており、第２周波数カウンタ３６から出力される第２カウント値Ｃｂを理想的な第２カウント値Ｃｂｏで除算することにより、周波数ズレ率Ｚｂ（＝Ｃｂ／Ｃｂｏ）を算出する。そして、第２演算回路３７は、上記のように算出した周波数ズレ率Ｚｂを用いて分周比Ｎｂを補正し（具体的には、分周比Ｎｂに周波数ズレ率Ｚｂを乗算する）、補正後の分周比Ｎｂ’を用いて第２制御クロック信号を生成する。この時、第２制御クロック信号の周波数ｆｂ１は、ｆｂ１＝ｆｂ／Ｎｂ’＝ｆｂ／（Ｎｂ・Ｚｂ）で表される。つまり、基準クロック信号と第２クロック信号との周波数ズレが補正された状態で第２制御クロック信号が生成される。
【００１１】
このような構成を採用することにより、第１発振回路３１及び第２発振回路３５の発振周波数ｆａ、ｆｂに公差ズレが存在する場合であっても、第１演算回路３３にて生成される第１制御クロック信号と、第２演算回路３７にて生成される第２制御クロック信号とは、基準クロック信号に対して同期関係に維持されるため、レーザ走査速度（露光処理速度）と転写ベルトの移動速度との間に速度差が発生することを防止することができ、その結果、転写ベルト上に１次転写された画像の副走査方向に色ズレが発生することを防止することができる。
【００１２】
一方、近年では、ＥＭＩ（電磁放射妨害）対策のために、画像形成装置で使用する発振回路として、ＳＳＣＧ（Spread Spectrum Clock Generator）を採用することが一般的になっている。周知のように、ＳＳＣＧとは、発振周波数をわずかに変動（周波数変調）させながらクロック信号を生成することにより、クロック信号の周波数スペクトラムを拡散させて電界強度ピーク値を低減するものである（図６参照）。
【００１３】
このようなＳＳＣＧを上述した第１発振回路３１及び第２発振回路３５として採用した場合、第１周波数カウンタ３２から出力される第１カウント値Ｃａには、第１クロック信号の変調クロック分が誤差として含まれることになり、また、第２周波数カウンタ３６から出力される第２カウント値Ｃｂには、第２クロック信号の変調クロック分が誤差として含まれることになる。従って、周波数ズレ率Ｚａ、Ｚｂにも誤差が含まれることになり、基準クロック信号に対する周波数ズレの補正精度が低下し、色ズレが発生する虞がある。
【００１４】
本発明は、上述した事情に鑑みてなされたものであり、駆動部を制御するための制御クロック信号を生成する演算回路にクロック信号を供給する発振回路を、演算回路毎に個別に備える画像形成装置において、上記発振回路としてＳＳＣＧを採用した場合であっても、確実に色ズレを防止することを目的とする。
【課題を解決するための手段】
【００１５】
上記目的を達成するために、本発明は、画像形成装置に係る第１の解決手段として、駆動部を制御するための制御クロック信号を生成する演算回路にクロック信号を供給するＳＳＣＧ（Spread Spectrum Clock Generator）を、前記演算回路毎に個別に備える画像形成装置であって、前記ＳＳＣＧの変調周期のｎ倍（ｎは１以上の整数）の周期を有する基準クロック信号を生成する基準発振回路と、前記演算回路毎に個別に設けられ、前記基準クロック信号を被計測クロックとし、前記ＳＳＣＧから供給されるクロック信号を計測クロックとする周波数カウンタと、を備え、前記演算回路の各々は、自己に対応する周波数カウンタのカウント値を基に、自己に対応するＳＳＣＧから供給されるクロック信号の前記基準クロック信号に対する周波数ズレを補正して前記制御クロック信号を生成することを特徴とする。
【００１６】
また、画像形成装置に係る第２の解決手段として、上記第１の解決手段において、前記基準発振回路としてＳＳＣＧを使用した場合には、前記基準クロック信号の周期を当該ＳＳＣＧの変調周期のｎ倍とすることを特徴とする。
【００１７】
また、画像形成装置に係る第３の解決手段として、上記第１または第２の解決手段において、前記演算回路の各々は、自己に対応する周波数カウンタのカウント値を、前記基準発振回路及び自己に対応するＳＳＣＧの発振周波数が理想的な場合のカウント値で除算することにより周波数ズレ率を算出し、該周波数ズレ率を前記制御クロック信号の生成に使用する分周比に乗算し、該乗算後の分周比にて自己に対応するＳＳＣＧから供給されるクロック信号を分周して前記制御クロック信号を生成することを特徴とする。
【発明の効果】
【００１８】
本発明によれば、演算回路毎に設ける発振回路としてＳＳＣＧを採用した場合であっても、ＳＳＣＧによる周波数変調の影響を受けることなく、各演算回路にて生成される制御クロック信号を基準クロック信号に対して同期関係に維持することができる。すなわち、このような基準クロック信号に対して同期関係に維持された制御クロック信号を駆動部であるポリゴンモータと転ベルモータに供給することにより、レーザ走査速度（露光処理速度）と転写ベルトの移動速度との間に速度差が発生することを防止することができ、その結果、転写ベルト上に１次転写された画像の副走査方向に色ズレが発生することを防止することができる。
【発明を実施するための最良の形態】
【００１９】
以下、図面を参照して、本発明の一実施形態について説明する。なお、本実施形態に係る画像形成装置として、カラータンデム方式を採用したレーザカラープリンタを例示して説明する。図１は、本実施形態に係る画像形成装置１００の概略構成図である。図１に示すように、本実施形態に係る画像形成装置１００は、画像形成ユニット１０Ｙ、１０Ｍ、１０Ｃ、１０Ｂと、転写ベルト２０と、搬送ローラ２１、２２と、１次転写ローラ２３Ｙ、２３Ｍ、２３Ｃ、２３Ｂと、２次転写ローラ２４と、用紙カセット２５と、給紙ローラ２６と、定着器２７と、排紙ローラ２８とから構成されている。
【００２０】
画像形成ユニット１０Ｙ、１０Ｍ、１０Ｃ、１０Ｂは、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、ブラック（ＢＫ）の４色の各色に対応して設けられていると共に、図中のＹ軸方向（副走査方向）に沿って一列に配置されており、それぞれ帯電、露光、現像及び転写の各処理によって、イエロー、マゼンタ、シアン、ブラックの４色のトナー像を転写ベルト２０に順次転写（１次転写）する。以下、これら画像形成ユニット１０Ｙ、１０Ｍ、１０Ｃ、１０Ｂの詳細な構成について説明するが、各ユニットは使用する現像剤（トナー）の色が異なるだけで主要な構成は同一であるため、代表的に画像形成ユニット１０Ｙを用いて説明する。
【００２１】
画像形成ユニット１０Ｙは、感光体ドラム１１Ｙ、帯電器１２Ｙ、露光器１３Ｙ、現像器１４Ｙから構成されている。感光体ドラム１１Ｙは、図中のＸ軸方向（主走査方向）を回転軸とする円筒形状の静電潜像担持体であり、転写ベルト２０を挟持した状態で１次転写ローラ２３Ｙと対向するように、図示の回転方向に回転自在に設置されている。帯電器１２Ｙは、感光体ドラム１１Ｙの回転軸方向（つまりＸ軸方向）に沿って延在しており、感光体ドラム１１Ｙの表面に向かってマイナスに帯電した電荷を放出することにより、感光体ドラム１１Ｙの表面を一様に帯電させる（帯電処理）。
【００２２】
露光器１３Ｙは、不図示のレーザ光源、ポリゴンモータ等を備えるレーザ・スキャニング・ユニット（ＬＳＵ）から構成されており、レーザ光源から出射されるレーザ光を、ポリゴンモータを回転駆動することで感光体ドラム１１Ｙの主走査方向に沿って走査することにより、感光体ドラム１１Ｙの表面における所定の位置のマイナス電荷を消去し、イエロー画像に対応する静電潜像を形成する（露光処理）。つまり、レーザ走査速度（露光処理速度）は、ポリゴンモータの回転速度で決定付けられており、このポリゴンモータは後述する第１演算回路３３から供給される第１制御クロック信号によって制御されるものである。
【００２３】
現像器１４Ｙは、感光体ドラム１１Ｙの回転軸方向に沿って延在しており、不図示のイエロー用のトナーカートリッジからトナーの供給を受け、このトナーを感光体ドラム１１Ｙの表面に向かって放出することにより、感光体ドラム１１Ｙの表面に露光処理により形成された静電潜像に応じたトナー像を形成する（現像処理）。このように感光体ドラム１１Ｙの表面に形成されたトナー像は、感光体ドラム１１Ｙと１次転写ローラ２３Ｙとの間をＹ軸方向に移動する転写ベルト２０上に転写される（１次転写処理）。具体的には、１次転写ローラ２３Ｙに所定の転写電圧が印加され、転写ベルト２０をプラスに帯電させることにより、感光体ドラム１１Ｙの表面に形成されたトナー像を転写ベルト２０上に転写させる。
【００２４】
画像形成ユニット１０Ｍ、１０Ｃ、１０Ｂも上述した画像形成ユニット１０Ｙと同様の構成となっている。つまり、画像形成ユニット１０Ｍは、感光体ドラム１１Ｍ、帯電器１２Ｍ、露光器１３Ｍ、現像器１４Ｍから構成されており、感光体ドラム１１Ｍの表面に形成されたマゼンタ画像に対応するトナー像は、感光体ドラム１１Ｍと１次転写ローラ２３Ｍとの間をＹ軸方向に移動する転写ベルト２０上に転写される。また、画像形成ユニット１０Ｃは、感光体ドラム１１Ｃ、帯電器１２Ｃ、露光器１３Ｃ、現像器１４Ｃから構成されており、感光体ドラム１１Ｃの表面に形成されたシアン画像に対応するトナー像は、感光体ドラム１１Ｃと１次転写ローラ２３Ｃとの間をＹ軸方向に移動する転写ベルト２０上に転写される。また、画像形成ユニット１０Ｂは、感光体ドラム１１Ｂ、帯電器１２Ｂ、露光器１３Ｂ、現像器１４Ｂから構成されており、感光体ドラム１１Ｂの表面に形成されたブラック画像に対応するトナー像は、感光体ドラム１１Ｂと１次転写ローラ２３Ｂとの間をＹ軸方向に移動する転写ベルト２０上に転写される。
【００２５】
以上のように画像形成ユニット１０Ｙ、１０Ｍ、１０Ｃ、１０Ｂによって、中間転写体である転写ベルト２０上に、イエロー、マゼンタ、シアン、ブラックの各画像に対応するトナー像が順次転写されて１つのトナー像に重ね合わされる。この転写ベルト２０は、搬送ローラ２１、２２の回転によってＹ軸方向（副走査方向）を往復移動するものであり、その移動速度と画像形成ユニット１０Ｙ、１０Ｍ、１０Ｃ、１０Ｂによる画像形成速度（現像処理が完了するまでの速度）とは、転写ベルト２０上にトナー像が順次転写されて重ね合わされる際に色ズレが発生しないように同期制御されている。転写ベルト２０の移動速度は、搬送ローラ２１、２２を回転駆動するための不図示の転ベルモータによって決定付けられており、この転ベルモータは後述する第２演算回路３７から供給される第２制御クロック信号によって制御されるものである。
【００２６】
２次転写ローラ２４は、転写ベルト２０を狭持した状態で搬送ローラ２１と対向するように設置されており、用紙カセット２５から給紙ローラ２６によって用紙Ｐが２次転写ローラ２４と転写ベルト２０との間に搬送されることにより、転写ベルト２０上に形成されたトナー像が用紙Ｐ上に一括転写される（２次転写処理）。このような２次転写処理によってトナー像が形成された用紙Ｐは定着器２７に搬送される。
【００２７】
定着器２７は、互いに対向配置された加熱ローラ２７ａと加圧ローラ２７ｂとから構成されており、これら加熱ローラ２７ａと加圧ローラ２７ｂとの間に搬送された用紙Ｐを加熱及び加圧することによりトナー像を用紙Ｐに定着させる（定着処理）。これにより、用紙Ｐ上には所望のフルカラー画像が形成される。フルカラー画像が形成された用紙Ｐは、  排紙ローラ２８によって装置本体外部に排紙される。
【００２８】
一方、図２は、上述した画像形成装置１００の要部ブロック構成図である。図２では、説明の便宜上、上記のポリゴンモータに第１制御クロック信号を供給する第１演算回路３３と、転ベルモータに第２制御クロック信号を供給する第２演算回路３７とを含むモータ制御回路のみを図示している。なお、図２において、図５と同様の構成要素には同一符号を付している。
【００２９】
この図２において、基準発振回路３０’は、周波数ｆｏを有する基準クロック信号を生成して第１周波数カウンタ３２及び第２周波数カウンタ３６に出力する。ここで、基準クロック信号の周期Ｔｏ（＝１／ｆｏ）は、以下に述べる第１ＳＳＣＧ（Spread Spectrum Clock Generator）３１’及び第２ＳＳＣＧ３５’の変調周期Ｔｍのｎ倍（ｎは１以上の整数）となるように設定されている（つまり、Ｔｏ＝１／ｆｏ＝ｎ・Ｔｍ）。
【００３０】
第１ＳＳＣＧ３１’は、変調周期Ｔｍで発振周波数を変調することにより、周波数ｆａが変動する第１クロック信号を生成する。図３は、第１ＳＳＣＧ３１’にて生成される第１クロック信号の周波数ｆａの時間変化を表す周波数波形図である。この図３に示すように、第１クロック信号の周波数ｆａは、ｆａｏ（数十ＭＨｚ程度）を中心周波数とし、変調周期Ｔｍ（数十ｋＨｚ程度）を１周期とする三角波状に変動する。第１ＳＳＣＧ３１’は、このような第１クロック信号を第１周波数カウンタ３２及び第１演算回路３３に出力する。
【００３１】
第１周波数カウンタ３２は、基準クロック信号を被計測クロック、第１クロック信号を計測クロックとする周波数カウンタであり、基準クロック信号の周期を第１クロック信号で計測した結果を表す第１カウント値Ｃａ（＝ｆａ／ｆｏ）を第１演算回路３３に出力する。第１センサ群３４は、ポリゴンモータの駆動開始タイミングや駆動停止タイミング等、第１制御クロック信号の生成に必要な情報を検出するためのセンサであり、この情報を表す出力信号を第１演算回路３３に出力する。
【００３２】
第１演算回路３３は、第１カウント値Ｃａ及び第１センサ群３４から取得した情報に基づいて、第１クロック信号を分周（分周比Ｎａ）してポリゴンモータを制御するための第１制御クロック信号を生成する。ここで、第１演算回路３３は、第１カウント値Ｃａを基に、基準クロック信号と第１クロック信号との周波数ズレを補正して第１制御クロック信号を生成する機能を有している。具体的には、第１演算回路３３は、基準発振回路３０’と第１ＳＳＣＧ３１’の発振周波数が理想的な場合（基準発振回路３０’については、公差ズレのない場合の周波数ｆｏが理想であり、第１ＳＳＣＧ３１’については、変調されていない場合の周波数ｆａ（つまり中心周波数ｆａｏ）が理想である）の第１カウント値Ｃａｏを予め記憶しており、第１周波数カウンタ３２から出力される第１カウント値Ｃａを理想的な第１カウント値Ｃａｏで除算することにより、周波数ズレ率Ｚａ（＝Ｃａ／Ｃａｏ）を算出する。そして、第１演算回路３３は、上記のように算出した周波数ズレ率Ｚａを用いて分周比Ｎａを補正し（具体的には、分周比Ｎａに周波数ズレ率Ｚａを乗算する）、補正後の分周比Ｎａ’を用いて第１制御クロック信号を生成する。この時、第１制御クロック信号の周波数ｆａ１は、ｆａ１＝ｆａ／Ｎａ’＝ｆａ／（Ｎａ・Ｚａ）で表される。
【００３３】
ここで、本実施形態では、基準クロック信号の周期Ｔｏ（＝１／ｆｏ）が、第１ＳＳＣＧ３１’の変調周期Ｔｍのｎ倍（ｎは１以上の整数）となるように設定している。つまり、第１周波数カウンタ３２における被計測クロック（基準クロック信号）の周期が、計測クロック（第１クロック信号）の変調周期の整数倍となるように設定している。周知のように、周波数カウンタとは、被計測クロックの１周期当たりの計測クロックのパルス数を計測するものであるため、仮にｎ＝１とすると、被計測クロック（基準クロック信号）の１周期Ｔｏ内において、計測クロック（第１クロック信号）の周波数ｆａは１変調周期Ｔｍ分だけ変動することになる（図３参照）。
【００３４】
つまり、図３からわかるように、被計測クロック（基準クロック信号）の１周期内において、計測クロック（第１クロック信号）の周波数ｆａの変調成分がキャンセルされて中心周波数ｆａｏに平均化されるため、第１周波数カウンタ３２の第１カウント値Ｃａは、Ｃａ＝ｆａ／ｆｏ＝ｆａｏ／ｆｏとなる。このように、被計測クロック（基準クロック信号）の周期が、計測クロック（第１クロック信号）の変調周期の整数倍となるように設定することにより、計測クロックの変調成分をキャンセルすることができ、ＳＳＣＧを用いて計測クロックを生成したことに起因する第１カウント値Ｃａの誤差を無くすことができる。なお、ｎを２以上の整数に設定した場合でも、同様に計測クロック（第１クロック信号）の周波数ｆａは、中心周波数ｆａｏに平均化されることになる。
【００３５】
上述したように、ＳＳＣＧを用いて計測クロックを生成したことに起因する第１カウント値Ｃａの誤差を無くすことにより、精度の良い周波数ズレ率Ｚａを算出することができ、その結果、第１演算回路３３において、基準クロック信号と第１クロック信号との周波数ズレが精度良く補正された状態で第１制御クロック信号が生成される。
【００３６】
一方、第２ＳＳＣＧ３５’は、変調周期Ｔｍで発振周波数を変調することにより、周波数ｆｂが変動する第２クロック信号を生成する。この第２のクロック信号の周波数ｆｂは、第１クロック信号と同様に、ｆｂｏ（約数ＭＨｚ〜数十ＭＨｚ）を中心周波数とし、変調周期Ｔｍを１周期とする三角波状に変動する。第２ＳＳＣＧ３５’は、このような第２クロック信号を第２周波数カウンタ３６及び第２演算回路３７に出力する。
【００３７】
第２周波数カウンタ３６は、基準クロック信号を被計測クロック、第２クロック信号を計測クロックとする周波数カウンタであり、基準クロック信号の周期を第２クロック信号で計測した結果を表す第２カウント値Ｃｂ（＝ｆｂ／ｆｏ）を第２演算回路３７に出力する。第２センサ群３８は、転ベルモータの駆動開始タイミングや駆動停止タイミング等、第２制御クロック信号の生成に必要な情報を検出するためのセンサであり、この情報を表す出力信号を第２演算回路３７に出力する。
【００３８】
第２演算回路３７は、第２カウント値Ｃｂ及び第２センサ群３８から取得した情報に基づいて、第２クロック信号を分周（分周比Ｎｂ）して転ベルモータを制御するための第２制御クロック信号を生成する。ここで、第２演算回路３７は、第２カウント値Ｃｂを基に、基準クロック信号と第２クロック信号との周波数ズレを補正して第２制御クロック信号を生成する機能を有している。具体的には、第２演算回路３７は、基準発振回路３０’と第２ＳＳＣＧ３５’の発振周波数が理想的な場合（基準発振回路３０’については、公差ズレのない場合の周波数ｆｏが理想であり、第２ＳＳＣＧ３５’については、変調されていない場合の周波数ｆｂ（つまり中心周波数ｆｂｏ）が理想である）の第２カウント値Ｃｂｏを予め記憶しており、第２周波数カウンタ３６から出力される第２カウント値Ｃｂを理想的な第２カウント値Ｃｂｏで除算することにより、周波数ズレ率Ｚｂ（＝Ｃｂ／Ｃｂｏ）を算出する。そして、第２演算回路３７は、上記のように算出した周波数ズレ率Ｚｂを用いて分周比Ｎｂを補正し（具体的には、分周比Ｎｂに周波数ズレ率Ｚｂを乗算する）、補正後の分周比Ｎｂ’を用いて第２制御クロック信号を生成する。この時、第２制御クロック信号の周波数ｆｂ１は、ｆｂ１＝ｆｂ／Ｎｂ’＝ｆｂ／（Ｎｂ・Ｚｂ）で表される。
【００３９】
ここで、本実施形態では、基準クロック信号の周期Ｔｏ（＝１／ｆｏ）が、第２ＳＳＣＧ３５’の変調周期Ｔｍのｎ倍（ｎは１以上の整数）となるように設定している。つまり、第２周波数カウンタ３６における被計測クロック（基準クロック信号）の周期が、計測クロック（第２クロック信号）の変調周期の整数倍となるように設定している。よって、被計測クロック（基準クロック信号）の１周期内において、計測クロック（第２クロック信号）の周波数ｆｂの変調成分がキャンセルされて中心周波数ｆｂｏに平均化されるため、第２周波数カウンタ３６の第２カウント値Ｃｂは、Ｃｂ＝ｆｂ／ｆｏ＝ｆｂｏ／ｆｏとなる。すなわち、精度の良い周波数ズレ率Ｚｂを算出することができ、その結果、第２演算回路３７において、基準クロック信号と第２クロック信号との周波数ズレが精度良く補正された状態で第２制御クロック信号が生成される。
【００４０】
以上のように、本実施形態によれば、演算回路毎に設ける発振回路としてＳＳＣＧを採用した場合であっても、基準クロック信号に対する第１クロック信号の周波数ズレの補正、及び基準クロック信号に対する第２クロック信号の周波数ズレの補正を、ＳＳＣＧによる周波数変調の影響を受けずに精度良く行なうことができる。その結果、第１演算回路３３にて生成される第１制御クロック信号と、第２演算回路３７にて生成される第２制御クロック信号とは、基準クロック信号に対して同期関係に維持されるため、レーザ走査速度（露光処理速度）と転写ベルト２０の移動速度との間に速度差が発生することを防止することができ、転写ベルト２０上に１次転写された画像の副走査方向に色ズレが発生することを防止することができる。
【００４１】
なお、周波数ズレを高精度に補正するためには、被計測クロックである基準クロック信号の周波数ｆｏを、計測クロックである第１クロック信号の中心周波数ｆａｏ及び第２クロック信号の中心周波数ｆｂｏより可能な限り低くすることが望ましいが、計測時間が長くなったり、基準発振回路３０’の回路規模が巨大化するため、無制限に低くすることは実用上困難である。例えば、第１クロック信号の中心周波数ｆａｏ及び第２クロック信号の中心周波数ｆｂｏが１０ＭＨｚ程度であり、１００ｐｐｍの精度で周波数ズレを補正する場合、基準クロック信号の周波数ｆｏをｆａｏ及びｆｂｏの１／１０００（１０ｋＨｚ）に設定すれば良い。勿論、基準クロック信号の周期Ｔｏ（＝１／ｆｏ）は、第１クロック信号及び第２クロック信号の変調周期Ｔｍの整数倍とする必要がある。
【００４２】
なお、上記実施形態では、各演算回路にクロック信号を供給する発振回路としてＳＳＣＧを使用した場合を例示したが、基準発振回路３０’としてＳＳＣＧを使用した場合には、基準クロック信号の周期をその基準発振回路３０’に使用しているＳＳＣＧの変調周期のｎ倍とすることにより、基準クロック信号に対する第１クロック信号及び第２クロック信号の周波数ズレの補正を、ＳＳＣＧによる周波数変調の影響を受けずに精度良く行なうことができる。
【００４３】
また、上記実施形態では、ポリゴンモータを制御する第１演算回路３３と、転ベルモータを制御する第２演算回路３７との２つの演算回路が設けられ、それぞれの演算回路に発振回路（ＳＳＣＧ）が個別に設けられている場合を例示して説明したが、演算回路とそのペアとなる発振回路がさらに複数設けられているような構成であっても本発明を適用することができる。例えば、複数の演算回路の各々に周波数カウンタを個別に設け、基準発振回路３０’から全ての周波数カウンタに基準クロック信号を供給すれば良い。
【００４４】
図４は、演算回路とそのペアとなる発振回路を３組設けた場合の構成例である。この図４では、Ｖｉｄｅｏクロック（Ｄｏｔの大きさを決めるＤｏｔクロック）と、ポリゴンクロック（ポリゴンモータ駆動用の第１制御クロック信号）と、搬送クロック（転ベルモータ用の第２制御クロック信号）と、ドラム駆動クロック（感光体ドラムモータ用の第３制御クロック信号）との同期関係を維持して色ズレ発生を防止するためのブロック構成例を示している。なお、図４において、図２と同様の構成要素には同一符号を付し、以下での説明を省略する。
【００４５】
この図４に示すように、基準発振回路３０’に替えてＶｉｄｅｏクロック生成回路３０Ａ及び分周回路３０Ｂが設けられており、さらに、感光体ドラムモータ用の第３制御クロック信号を生成するための、第３ＳＳＣＧ６０、第３カウンタ回路６１、第３演算回路６２及び第３センサ群６３が設けられている。
【００４６】
Ｖｉｄｅｏクロック生成回路３０Ａは、Ｖｉｄｅｏクロック信号を生成して分周回路３０Ｂに出力する。分周回路３０Ｂは、Ｖｉｄｅｏクロック信号を所定の分周比で分周することで基準クロック信号を生成し、該基準クロック信号を第１カウンタ回路３２、第２カウンタ回路３５及び第３カウンタ回路６１に出力する。なお、基準クロック信号の周期は、第１ＳＳＣＧ３１’、第２ＳＳＣＧ３５’及び第３ＳＳＣＧ６０の変調周期のｎ倍となるように設定されている。
【００４７】
第３ＳＳＣＧ６０は、第３クロック信号を生成して第３カウンタ回路６１及び第３演算回路６２に出力する。第３カウンタ回路６１は、基準クロック信号を被計測クロック、第３クロック信号を計測クロックとする周波数カウンタであり、基準クロック信号の周期を第３クロック信号で計測した結果を表す第３カウント値を第３演算回路６２に出力する。
【００４８】
第３演算回路６２は、第１演算回路３３及び第２演算回路３７と同様に、第３クロック信号、第３カウント値、第３センサ群６３の出力信号に基づいて、感光体ドラムモータを駆動するための第３制御クロック信号を生成し、当該第３制御クロック信号を感光体ドラムモータに供給する。第３センサ群６３は、感光体ドラムモータの駆動開始タイミングや駆動停止タイミング等、第３制御クロック信号の生成に必要な情報を検出するためのセンサであり、この情報を表す出力信号を第３演算回路６２に出力する。
【００４９】
このような構成を採用することにより、第１ＳＳＣＧ３１’と、第２ＳＳＣＧ３５’と、第３ＳＳＣＧ６０との間に発振周波数の公差ずれが存在している場合であっても、Ｖｉｄｅｏクロック（Ｄｏｔクロック）と、ポリゴンクロック（第１制御クロック信号）と、搬送クロック（第２制御クロック信号）と、ドラム駆動クロック（第３制御クロック信号）との同期関係が維持され、高精度に副走査方向の色ズレ及び主走査方向の等倍度ズレを防止することが可能となる。
【００５０】
なお、図１では、露光器１３Ｙ、１３Ｍ、１３Ｃ、１３Ｋとして、レーザ光源、ポリゴンモータ等からなるレーザ・スキャニング・ユニット（ＬＳＵ）を使用した画像形成装置１００を例示したが、ＬＥＤプリントヘッドを露光器として使用する場合もあり得る。この場合、水平同期信号（１ライン周期を決めるＬｉｎｅクロック）と、搬送クロック（転ベルモータ用の第２制御クロック信号）と、ドラム駆動クロック（感光体ドラムモータ用の第３制御クロック信号）との同期関係を維持すれば、副走査方向の色ズレを防止することができる。
【００５１】
このように、水平同期信号と、搬送クロック（第２制御クロック信号）と、ドラム駆動クロック（第３制御クロック信号）との同期関係を維持するためには、図４において、Ｖｉｄｅｏクロック生成回路３０Ａを水平同期信号生成回路に替えると共に、ポリゴンモータを使用する必要がないため、第１ＳＳＣＧ３１’、第１カウンタ回路３２、第１演算回路３３及び第１センサ群３４を削除すれば良い。
【００５２】
また、上記実施形態では、駆動部としてポリゴンモータや転ベルモータを挙げて説明したが、この他の駆動部として、演算回路から制御クロック信号の供給を受けると共に、発振回路間に存在する周波数公差ズレの影響を受けるような駆動部であれば、本発明を適用することができる。また、画像形成装置１００としてレーザカラープリンタを例示して説明したが、本発明はこれに限定されず、複写機（コピー機）や、複合機（プリンタやコピー機、ＦＡＸ機等の複数機器の機能を備えるもの）等にも適用することができる。
【図面の簡単な説明】
【００５３】
【図１】本発明の一実施形態に係る画像形成装置１００の構成概略図である。
【図２】本発明の一実施形態に係る画像形成装置１００におけるモータ制御回路のブロック構成図である。
【図３】本発明の一実施形態に係る画像形成装置１００における第１ＳＳＣＧ３１’の周波数変調に関する説明図である。
【図４】本発明の一実施形態に係る画像形成装置１００におけるモータ制御回路の変形例である。
【図５】先に出願した画像形成装置の色ズレ防止用の回路構成に関する説明図である。
【図６】ＳＳＣＧに関する原理説明図である。
【符号の説明】
【００５４】
１００…画像形成装置、１０Ｙ、１０Ｍ、１０Ｃ、１０Ｂ…画像形成ユニット、２０…転写ベルト、２１、２２…搬送ローラ、２３Ｙ、２３Ｍ、２３Ｃ、２３Ｂ…１次転写ローラ、２４…２次転写ローラ、２５…用紙カセット、２６…給紙ローラ、２７…定着器、２８…排紙ローラ、３０’…基準発振回路、３１’…第１ＳＳＣＧ、３２…第１周波数カウンタ、３３…第１演算回路、３４…第１センサ群、３５’…第２ＳＳＣＧ、３６…第２周波数カウンタ、３７…第２演算回路、３８…第２センサ群
【図１】
2010054707.tif 000003
【図２】
2010054707.tif 000004
【図３】
2010054707.tif 000005
【図４】
2010054707.tif 000006
【図５】
2010054707.tif 000007
【図６】
2010054707.tif 000008