(57)【要約】【課題】ＳＯＩ基板の製造プロセスにおいて、半導体基板を繰り返し使用する場合であっても、チッピングやクラックを低減することを目的の一とする。又は、ＳＯＩ基板の製造プロセスにおいて、１枚の半導体基板の使用効率を高めると共に、チッピングやクラックを低減することを目的の一とする。【解決手段】ＳＯＩ基板の製造プロセスにおいて、ボンド基板として用いる半導体基板を繰り返し複数回利用した後、半導体基板の面取り部が無くなった段階又は無くなる前に当該半導体基板を他の第２の単結晶半導体基板と貼り合わせて積層基板を形成し、当該積層基板に面取り部を形成した後にボンド基板として使用する。【選択図】図１
2010080834.tif 000002
【特許請求の範囲】
【請求項１】
表面側面取り部、裏面側面取り部及び前記表面側面取り部と前記裏面側面取り部とを連結する端面を有しボンド基板となる第１の単結晶半導体基板の表面に、イオンを照射して前記第１の単結晶半導体基板中に脆化領域を形成し、絶縁層を介して前記第１の単結晶半導体基板とベース基板とを貼り合わせる第１の工程と、
前記脆化領域において前記第１の単結晶半導体基板を分離して、前記ベース基板上に前記絶縁層を介して単結晶半導体層を形成する第２の工程と、
前記第２の工程において前記脆化領域で分離された前記第１の単結晶半導体基板に平坦化処理を行う第３の工程とを有し、
前記平坦化処理が行われた前記第１の単結晶半導体基板を、再度前記ボンド基板として複数回使用して前記第１の工程乃至前記第３の工程を繰り返し行い、
前記第３の工程において前記第１の単結晶半導体基板の表面側面取り部が無くなった段階で、前記第１の単結晶半導体基板を第２の単結晶半導体基板に貼り合わせて積層基板を形成し、
前記積層基板に表面側面取り部及び裏面側面取り部を設けた後、前記積層基板を前記第１の工程のボンド基板として使用することを特徴とするＳＯＩ基板の作製方法。
【請求項２】
表面側面取り部、裏面側面取り部及び前記表面側面取り部と前記裏面側面取り部とを連結する端面とを有し、ボンド基板となる第１の単結晶半導体基板の表面にイオンを照射して前記第１の単結晶半導体基板中に脆化領域を形成し、絶縁層を介して前記第１の単結晶半導体基板とベース基板とを貼り合わせる第１の工程と、
前記脆化領域において前記第１の単結晶半導体基板を分離して、前記ベース基板上に前記絶縁層を介して単結晶半導体層を形成する第２の工程と、
前記第２の工程において前記脆化領域で分離された前記第１の単結晶半導体基板に平坦化処理を行う第３の工程とを有し、
前記平坦化処理が行われた前記第１の単結晶半導体基板を、再度前記ボンド基板として複数回使用して前記第１の工程乃至前記第３の工程を繰り返し行った後、
繰り返し使用された前記第１の単結晶半導体基板の表面側面取り部が残存している状態で、前記第１の単結晶半導体基板を第２の単結晶半導体基板に貼り合わせて積層基板を形成し、
前記積層基板に表面側面取り部及び裏面側面取り部を設けた後、前記積層基板を前記第１の工程におけるボンド基板として使用することを特徴とするＳＯＩ基板の作製方法。
【請求項３】
請求項１又は請求項２において、
前記積層基板の表面側面取り部を、前記第１の単結晶半導体基板に形成された第１の傾斜面と、前記第２の単結晶半導体基板に形成され且つ前記第１の傾斜面と同一面上に設けられた第２の傾斜面で設け、
前記積層基板の表面側面取り部と裏面側面取り部を連結する端面を前記第２の単結晶半導体基板に設けることを特徴とするＳＯＩ基板の作製方法。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記第３の工程において、前記平坦化処理後に前記第１の単結晶半導体基板の表面側面取り部の状態を検査する検査工程を設けることを特徴とするＳＯＩ基板の作製方法。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記第１の単結晶半導体基板と前記第２の単結晶半導体基板との貼り合わせを、
前記第１の単結晶半導体基板の表面と前記第２の単結晶半導体基板の表面の少なくとも一方に表面処理を行った後、前記第１の単結晶半導体基板の表面と前記第２の単結晶半導体基板の表面を直接接合させて行うことを特徴とするＳＯＩ基板の作製方法。
【請求項６】
請求項５において、
前記表面処理は、真空中でアルゴンを照射して前記第１の単結晶半導体基板の表面と前記第２の単結晶半導体基板の表面の少なくとも一方を活性化することを特徴とするＳＯＩ基板の作製方法。
【請求項７】
請求項１乃至請求項４のいずれか一項において、
前記第１の単結晶半導体基板と第２の単結晶半導体基板との貼り合わせは、前記第１の単結晶半導体基板又は前記第２の単結晶半導体基板の少なくとも一方に形成された接合層を介して行うことを特徴とするＳＯＩ基板の作製方法。
【請求項８】
請求項１乃至請求項７のいずれか一項において、
前記ベース基板として、ガラス基板、単結晶半導体基板又は多結晶半導体基板を用いることを特徴とするＳＯＩ基板の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁層を介して半導体層が設けられた基板の作製方法に関し、特にＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板の作製方法に関する。また、絶縁層を介して半導体層が設けられた基板の製造プロセスにおける半導体基板の再利用（リサイクル）方法に関する。
【背景技術】
【０００２】
絶縁表面を有するベース基板上に半導体層を有するＳＯＩ基板は低消費電力且つ高速動作が可能な半導体装置の製造に適した基板として注目されている。
【０００３】
ＳＯＩ基板を作製方法の１つに、水素イオン注入剥離法が知られている（例えば、特許文献１参照）。水素イオン注入剥離法は、まず、二枚のシリコンウエハの内、少なくともボンド基板となる一方のシリコンウエハに酸化膜を形成すると共に、上面から水素イオンまたは希ガスイオンを注入し、該シリコンウエハ内部に微小気泡層を形成させる。そして、イオンを注入した方の面を、酸化膜を介してベース基板となる他方のシリコンウエハと密着させ、その後熱処理を加えて微小気泡層を劈開面として一方のウエハを薄膜状に分離し、さらに熱処理を加えて強固に結合してＳＯＩ基板とする技術である。
【０００４】
また、ＳＯＩ基板の製造において、シリコンウエハの効率的、経済的な活用のために、ボンド基板となるシリコンウエハを繰り返し用いる方法が研究されている（例えば、特許文献２参照）。
【０００５】
また、一般的に、半導体デバイスの作製において用いられるシリコンウエハは、当該シリコンウエハの周縁部を面取り加工することによりチッピングやクラックの発生を防いでいる（例えば、特許文献３）。
【特許文献１】特開２０００−１２４０９２号公報
【特許文献２】特開２００８−２１８９２号公報
【特許文献３】特開２００４−２８１６０９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ＳＯＩ基板の製造プロセスにおいて、面取り加工された半導体基板を繰り返し使用する場合には、当該半導体基板が薄くなっていくため、ある時点で半導体基板に設けられた面取り部が消失する。このような面取り部が無くなった半導体基板をＳＯＩ基板の製造においてボンド基板として用いる場合には、チッピングやクラックが発生する可能性が高くなる。また、半導体基板の面取り部が消失した段階で当該半導体基板の使用をやめる場合には、面取り加工された半導体基板を繰り返し使用できる回数が制限され、半導体基板の使用効率を十分に高めることが困難となる。ＳＯＩ基板の製造においては、用いる半導体基板自体が高価であるため、半導体基板の使用効率を高めることによるコスト低減は重要となる。
【０００７】
一方で、半導体基板の面取り部が無くなった段階で再度半導体基板に面取り加工を行う場合、既に繰り返し使用されて半導体基板が薄くなっているため面取り加工の取り扱いが難しく、半導体基板が破損するおそれもある。その結果、ＳＯＩ基板の製造プロセスにおいて半導体基板の使用効率が低下し、材料コストが高くなってしまう。
【０００８】
本発明は、上記問題に鑑み、ＳＯＩ基板の製造プロセスにおいて、半導体基板を繰り返し使用する場合であっても、チッピングやクラックを低減することを目的の一とする。又は、ＳＯＩ基板の製造プロセスにおいて、１枚の半導体基板の使用効率を高めると共に、チッピングやクラックを低減することを目的の一とする。
【課題を解決するための手段】
【０００９】
本発明は、ＳＯＩ基板の製造プロセスにおいて、ボンド基板として用いる半導体基板を繰り返し複数回利用した後、半導体基板の面取り部が無くなった段階又は無くなる前に当該半導体基板を他の第２の単結晶半導体基板と貼り合わせて積層基板を形成し、当該積層基板に面取り部を形成した後にボンド基板として使用するものである。
【００１０】
本発明の一は、表面側面取り部、裏面側面取り部及び表面側面取り部と裏面側面取り部とを連結する端面を有し、ボンド基板となる第１の単結晶半導体基板の表面に、イオンを照射して第１の単結晶半導体基板中に脆化領域を形成し、絶縁層を介して第１の単結晶半導体基板とベース基板とを貼り合わせる第１の工程と、脆化領域において第１の単結晶半導体基板を分離して、ベース基板上に絶縁層を介して単結晶半導体層を形成する第２の工程と、第２の工程において脆化領域で分離された第１の単結晶半導体基板に平坦化処理を行う第３の工程とを有し、平坦化処理が行われた第１の単結晶半導体基板を、再度ボンド基板として複数回使用して第１の工程乃至第３の工程を繰り返し行い、第３の工程において第１の単結晶半導体基板の表面側面取り部が無くなった段階で、第１の単結晶半導体基板を第２の単結晶半導体基板に貼り合わせて積層基板を形成し、積層基板に表面側面取り部及び裏面側面取り部を設けた後、積層基板を第１の工程のボンド基板として使用することを特徴としている。なお、第１の工程乃至第３の工程のいずれかの工程間に別の工程を設けることも可能である。
【００１１】
また、本発明の一は、表面側面取り部、裏面側面取り部及び表面側面取り部と裏面側面取り部とを連結する端面とを有し、ボンド基板となる第１の単結晶半導体基板の表面にイオンを照射して第１の単結晶半導体基板中に脆化領域を形成し、絶縁層を介して第１の単結晶半導体基板とベース基板とを貼り合わせる第１の工程と、脆化領域において第１の単結晶半導体基板を分離して、ベース基板上に絶縁層を介して単結晶半導体層を形成する第２の工程と、第２の工程において脆化領域で分離された第１の単結晶半導体基板に平坦化処理を行う第３の工程とを有し、平坦化処理が行われた第１の単結晶半導体基板を、再度ボンド基板として複数回使用して第１の工程乃至第３の工程を繰り返し行った後、繰り返し使用された第１の単結晶半導体基板の表面側面取り部が残存している状態で、第１の単結晶半導体基板を第２の単結晶半導体基板に貼り合わせて積層基板を形成し、積層基板に表面側面取り部及び裏面側面取り部を設けた後、積層基板を第１の工程におけるボンド基板として使用することを特徴としている。なお、第１の工程乃至第３の工程のいずれかの工程間に別の工程を設けることも可能である。
【００１２】
また、本発明の一は、積層基板の表面側面取り部を、第１の単結晶半導体基板に形成された第１の傾斜面と、第２の単結晶半導体基板に形成され且つ第１の傾斜面と同一面上に設けられた第２の傾斜面で設け、積層基板の表面側面取り部と裏面側面取り部を連結する端面を第２の単結晶半導体基板に設けることを特徴としている。
【００１３】
また、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、表示装置、電気光学装置、半導体回路及び電子機器は全て半導体装置に含まれる。
【発明の効果】
【００１４】
本発明により、ＳＯＩ基板の製造プロセスにおいて、半導体基板を再利用する場合であっても、チッピングやクラックを低減することができる。
【００１５】
本発明により、ＳＯＩ基板の製造プロセスにおいて、１枚の半導体基板の使用効率を高めると共に、チッピングやクラックを低減することができる。
【発明を実施するための最良の形態】
【００１６】
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態および詳細を変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００１７】
（実施の形態１）
本実施の形態では、ＳＯＩ基板の作製方法の一例に関して図面を参照して説明する。
【００１８】
まず、ボンド基板として利用する単結晶半導体基板１００と、ベース基板１２０とを準備する（図１（Ａ）、（Ｂ）参照）。
【００１９】
単結晶半導体基板１００としては、例えば、単結晶シリコン基板、単結晶ゲルマニウム基板、単結晶シリコンゲルマニウム基板など、第１４族元素でなる単結晶半導体基板を用いることができる。また、ガリウムヒ素やインジウムリン等の化合物半導体基板も用いることができる。市販のシリコン基板としては、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）、直径１６インチ（４００ｍｍ）サイズの円形のものが代表的である。なお、単結晶半導体基板１００の形状は円形に限られず、矩形状等に加工して用いることも可能である。
【００２０】
また、本実施の形態では、ボンド基板となる単結晶半導体基板１００として、面取り加工された（面取り部を有する）基板を用いる。ボンド基板として面取り部を有する単結晶半導体基板を用いることにより、ＳＯＩ基板の製造プロセスにおいて、単結晶半導体基板のチッピングやクラックを低減することができる。その結果、チッピングやクラックに伴うゴミの発生や貼り合わせ不良等を抑制することができる。
【００２１】
例えば、単結晶半導体基板１００として、表面１１１の周縁部に形成された表面側面取り部１１１ｂと、裏面１１２の周縁部に形成された裏面側面取り部１１２ｂと、表面側面取り部１１１ｂと裏面側面取り部１１２ｂを連結する端面１１３とが設けられた単結晶シリコン基板を用いることができる（図２（Ａ）参照）。表面側面取り部１１１ｂは、表面１１１の主面１１１ａに対して傾斜する傾斜面で形成され、裏面側面取り部１１２ｂは、裏面１１２の主面１１２ａに対して傾斜する傾斜面で形成されている。また、端面１１３や傾斜面は、必ずしも平面である必要はなく曲面であってもよい。
【００２２】
また、表面１１１の主面１１１ａと、表面側面取り部１１１ｂを構成する傾斜面との交差角度θ１、裏面１１２の主面１１２ａと、裏面側面取り部１１２ｂを構成する傾斜面との交差角度θ２は適宜設定することができる。θ１とθ２が同じであってもよいし、異なっていてもよい。
【００２３】
ベース基板１２０としては、例えば、絶縁体でなる基板を用いることができる。具体的には、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板、石英基板、セラミック基板、サファイア基板が挙げられる。他にも、ベース基板１２０として単結晶半導体基板（例えば、単結晶シリコン基板等）や多結晶半導体基板（例えば、多結晶シリコン基板）を用いてもよい。多結晶シリコン基板は、単結晶シリコン基板より安価であり、ガラス基板より耐熱性が高いという利点を有している。
【００２４】
次に、単結晶半導体基板１００の表面１１１から所定の深さに結晶構造が損傷された脆化領域１０４を形成し、その後、絶縁層１０２を介して単結晶半導体基板１００とベース基板１２０とを貼り合わせる（図１（Ｃ）参照）。ここでは、ベース基板１２０に対して単結晶半導体基板１００の表面１１１の主面１１１ａが対向するように貼り合わせを行う。
【００２５】
脆化領域１０４は、水素等のイオンを単結晶半導体基板１００に照射することにより形成することができる。
【００２６】
絶縁層１０２は、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜等の絶縁層を単層、又は積層させて形成することができる。これらの膜は、熱酸化法、ＣＶＤ法又はスパッタリング法等を用いて形成することができる。
【００２７】
本明細書中において、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ  Ｆｏｒｗａｒｄ  Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。ただし、酸化窒化シリコン又は窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。
【００２８】
次に、熱処理を行い脆化領域１０４において単結晶半導体基板１００を分離することにより、ベース基板１２０上に、絶縁層１０２を介して単結晶半導体層１２４を設ける（図１（Ｄ）参照）。
【００２９】
熱処理を行うことで、温度上昇によって脆化領域１０４に形成されている微小な孔には、添加された元素が析出し、内部の圧力が上昇する。圧力の上昇により、脆化領域１０４の微小な孔に体積変化が起こり、脆化領域１０４に亀裂が生じるので、脆化領域１０４に沿って単結晶半導体基板１００が分離する。絶縁層１０２はベース基板１２０に接合しているので、ベース基板１２０上には単結晶半導体基板１００から分離された単結晶半導体層１２４が形成される。
【００３０】
この熱処理には、拡散炉、抵抗加熱炉などの加熱炉、ＲＴＡ（瞬間熱アニール、Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、マイクロ波加熱装置などを用いることができる。例えば、ＲＴＡ装置を用いる場合、加熱温度５５０℃以上７３０℃以下、処理時間０．５分以上６０分以内で加熱することができる。
【００３１】
以上の工程により、図１（Ｄ）に示すように、ベース基板１２０上に絶縁層１０２を介して単結晶半導体層１２４を有するＳＯＩ基板を作製することができる。
【００３２】
次に、分離後の単結晶半導体基板１００をＳＯＩ基板の製造プロセスにおいて再利用する。単結晶半導体基板１００の再利用方法に関して図１（Ｅ−１）〜（Ｅ−３）を参照して説明する。
【００３３】
まず、分離後の単結晶半導体基板１００に対して平坦化処理を行う（図１（Ｅ−１）参照）。ここでは、少なくとも分離面である単結晶半導体基板１００の表面１１１の主面１１１ａに平坦化処理を行う。平坦化処理を行うことにより、分離後の単結晶半導体基板１００の表面１１１の主面１１１ａを平坦にし、単結晶半導体基板１００をボンド基板として再利用することが可能となる。
【００３４】
平坦化処理として、分離後の単結晶半導体基板１００にウエットエッチング処理を行うことができる。これにより、単結晶半導体基板１００の分離面の段差を低減することができる。また、単結晶半導体基板１００の分離面に形成され結晶欠陥を有する半導体層を除去することができる。なお、ウエットエッチングの変わりにドライエッチングを行ってもよいし、ウエットエッチングとドライエッチングを組み合わせて行ってもよい。
【００３５】
ウエットエッチング処理に用いるエッチャントには有機アルカリ水溶液を用いることができる。例えば、有機アルカリ水溶液として、ＴＭＡＨ（Ｔｅｔｒａ  Ｍｅｔｈｙｌ  Ａｍｍｏｎｉｕｍ  Ｈｙｄｒｏｘｉｄｅ、テトラメチルアンモニウムヒドロキシド）を０．２〜５．０％含む水溶液（例えば、東京応化工業株式会社製、商品名：ＮＭＤ３）を用いることが好ましい。また、有機アルカリ水溶液の液温は、４０℃〜７０℃とするのが好ましい。より好ましくは、液温を５０℃程度にするのがよい。このウエットエッチングは、３０秒〜６００秒行うのが好ましい。より好ましくは、処理時間を６０秒程度とする。
【００３６】
また、ウエットエッチングを行う場合、分離後の単結晶半導体基板１００を処理槽内の溶液に浸漬して行うことが好ましい。この場合、複数の単結晶半導体基板１００を一括処理できるという効果が得られる。
【００３７】
また、図示しないが、ウエットエッチング後に、単結晶半導体基板１００表面に酸化膜を形成して、形成後に当該酸化膜を除去してもよい。この酸化膜の形成により、単結晶半導体基板１００が脱水素化されるという効果が得られる。ＳＯＩ基板の製造プロセスでは、単結晶半導体基板１００の分離面から５００ｎｍ程度の深さまで、水素イオンが多く含まれている場合があるため、脱水素化処理を行うことは効果的である。特に、酸化膜の形成において、ハロゲンを含むガスを添加して熱酸化するのが好ましい。この場合、原子による金属不純物のゲッタリング効果がえられる。また、酸化膜にとりこまれた金属不純物等は酸化膜を除去することにより取り除くことができる。
【００３８】
平坦化処理は、単結晶半導体基板１００の表面１１１の主面１１１ａに研磨を行ってもよい。研磨方法としては、化学的機械的研磨法（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ法）を用いることができる。ＣＭＰ法とは、被加工物の表面を基準にし、それにならって表面を化学・機械的な複合作用により、平坦化する手法である。ＣＭＰ法では一般的に研磨ステージの上に研磨布を貼り付け、被加工物と研磨布との間にスラリー（研磨剤）を供給しながら研磨ステージと被加工物とを各々回転または揺動させる。スラリーと被研磨物表面との間での化学反応および、研磨布と被研磨物との機械的研磨の作用により、被加工物の表面は研磨される。
【００３９】
本実施の形態では、上述した平坦化処理を行うことにより、分離後の単結晶半導体基板１００を１μｍ〜１５μｍ程度薄膜化することが好ましい。
【００４０】
その後、平坦化処理が行われた単結晶半導体基板１００を、ＳＯＩ基板の製造プロセスにおいてボンド基板として再利用し、再び図１（Ａ）〜（Ｅ−１）を繰り返し行った後（図１（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ−１）参照）、薄くなった単結晶半導体基板１００を他の単結晶半導体基板１５０に貼り合わせて、積層基板２００を形成する（図１（Ｅ−２）、図２（Ｂ）、（Ｃ）参照）。
【００４１】
例えば、単結晶半導体基板１００を分離後、（ｎ−１）回目（ｎは２以上の自然数）までは単結晶半導体基板１００をＳＯＩ基板の製造プロセスにおいてボンド基板として再利用し、図１（Ａ）〜図１（Ｅ−１）の工程をｎ回行った後、ｎ回目の平坦化処理で平坦化された単結晶半導体基板１００を他の単結晶半導体基板１５０と貼り合わせて積層基板２００を形成することができる。
【００４２】
他の単結晶半導体基板１５０としては、表面及び裏面に面取り加工された（面取り部を有する）基板、表面と裏面の一方に面取り部を有する基板、又は面取り部を有さない基板を用いることができる。図２では、単結晶半導体基板１５０として、表面１５１の周縁部に形成された表面側面取り部１５１ｂと、裏面１５２の周縁部に形成された裏面側面取り部１５２ｂと、表面側面取り部１５１ｂと裏面側面取り部１５２ｂを連結する端面１５３とが設けられた単結晶シリコン基板を用いる場合を示している。
【００４３】
単結晶半導体基板１００をボンド基板として再利用する回数（単結晶半導体基板１００を他の単結晶半導体基板１５０に貼り合わせるタイミング）は、単結晶半導体基板１００の表面側面取り部１１１ｂの状態により決定することができる。
【００４４】
例えば、図１（Ａ）〜図１（Ｅ−１）を繰り返し行う工程において、平坦化処理後に単結晶半導体基板１００の表面側面取り部１１１ｂが無くなった段階で、第１の単結晶半導体基板１００を第２の単結晶半導体基板１５０に貼り合わせて積層基板２００を形成する構成とすることができる。
【００４５】
又は、単結晶半導体基板１００の表面側面取り部１１１ｂが無くなる前に、他の単結晶半導体基板１５０と貼り合わせる構成としてもよい。単結晶半導体基板１００の表面側面取り部１１１ｂが無くなる前に余裕を持って他の単結晶半導体基板１５０と貼り合わせることにより、繰り返しボンド基板として用いられる単結晶半導体基板１００のチッピングやクラックの発生をより効果的に低減することができるからである。
【００４６】
なお、表面側面取り部１１１ｂが無くなった段階とは、単結晶半導体基板１００の表面１１１の主面１１１ａと端面１１３が交差する状態となった場合をいう（図１０（Ａ）参照）。具体的には、単結晶半導体基板１００の表面１１１が円状である場合には、主面１１１ａにおける半径ｒａと、単結晶半導体基板１００の最大半径ｒｍａｘが概略同一となった段階をいう（図１０（Ｂ）参照）。なお、単結晶半導体基板１００の最大半径ｒｍａｘとは、単結晶半導体基板１００の表面における中心から端面１１３までの距離を指す。また、単結晶半導体基板１００の表面１１１が矩形状である場合には、単結晶半導体基板１００の表面１１１の中心から主面１１１ａを構成するある辺への垂線の長さと端面１１３への垂線の長さが概略同一となった段階をいう。なお、表面側面取り部１１１ｂ、裏面側面取り部１１２ｂ、端面１１３が曲面を有する場合でも、表面側面取り部１１１ｂが無くなった段階を同様に判断することができる（図１０（Ｃ）。
【００４７】
このように、ＳＯＩ基板の製造プロセスにおいて、表面側面取り部１１１ｂが無くなった単結晶半導体基板１００がボンド基板として用いられない構成とすることにより、ＳＯＩ基板の製造プロセスにおいて単結晶半導体基板を繰り返し使用する場合であっても、ボンド基板のチッピングやクラックを抑制することができる。
【００４８】
次に、積層基板２００に面取り加工を行うことにより表面側面取り部２０１ｂ及び裏面側面取り部２０２ｂを形成する（図１（Ｅ−３）参照）。その後、面取り加工された積層基板２００をＳＯＩ基板の製造プロセスにおけるボンド基板として用いることができる。
【００４９】
図１（Ｅ−３）において、積層基板２００に形成する面取り部は、単結晶半導体基板１００を他の単結晶半導体基板１５０に貼り合わせた後に、単結晶半導体基板１００と単結晶半導体基板１５０を加工することにより設けることができる。例えば、単結晶半導体基板１００を他の単結晶半導体基板１５０に貼り合わせた後に面取り加工することにより、積層基板２００に表面側面取り部２０１ｂと、裏面側面取り部２０２ｂと、表面側面取り部２０１ｂと裏面側面取り部２０２ｂを連結する端面２０３を設けた構成とすることができる（図１（Ｅ−３）、図２（Ｄ）参照）。
【００５０】
例えば、積層基板２００の表面側面取り部２０１ｂを、単結晶半導体基板１００に形成された第１の傾斜面２１１と、単結晶半導体基板１５０に形成され且つ第１の傾斜面２１１と同一面上に設けられた第２の傾斜面２１２で設け、積層基板２００の端面２０３を単結晶半導体基板１５０に設け、積層基板２００の裏面側面取り部２０２ｂを単結晶半導体基板１５０に形成された第３の傾斜面２１３で設けることができる。
【００５１】
この場合、第１の傾斜面２１１は、単結晶半導体基板１００の表面１１１の主面１１１ａ及び裏面の主面１１２ａと交差し、第２の傾斜面２１２は、単結晶半導体基板１５０の表面の主面１５１ａ及び端面１５３と交差する。また、表面側面取り部２０１ｂは、単結晶半導体基板１００と単結晶半導体基板１５０の貼り合わせ界面を含んだ構成となる。このように、積層基板２００の表面側面取り部２０１ｂを、同一面上に位置する第１の傾斜面２１１と第２の傾斜面２１２で形成することにより、単結晶半導体基板１００と単結晶半導体基板１５０の貼り合わせ界面の段差を低減し、積層基板２００のチッピングやクラックを低減することができる。
【００５２】
また、第３の傾斜面２１３は、単結晶半導体基板１５０の裏面１５２の主面１５２ａ及び端面１５３と交差する。
【００５３】
なお、単結晶半導体基板１５０に裏面側面取り部１５２ｂがあらかじめ設けられている場合には、積層基板２００の裏面側面取り部２０２ｂを、単結晶半導体基板１５０の裏面側面取り部１５２ｂで設けることができる。この場合、積層基板２００の裏面側面取り部を形成する工程を省略することができる。
【００５４】
また、図１（Ｅ−３）の面取り加工において、表面側面取り部２０１ｂと裏面側面取り部２０２ｂを連結する端面２０３を、積層基板２００を構成する単結晶半導体基板１００と単結晶半導体基板１５０のうち一方の基板側に設けることが好ましい。端面２０３を一方の基板（ここでは、単結晶半導体基板１５０）に設けることにより、積層基板２００を再度ボンド基板として面取り部が無くなるまで繰り返し使用した場合、面取り部が無くなる前に他方の基板（ここでは、単結晶半導体基板１００）を使い切ることができる。その結果、再度積層基板を形成する場合に積層基板に設けられる貼り合わせ界面を一つとすることができる。
【００５５】
また、単結晶半導体基板１００と単結晶半導体基板１５０の厚さが異なる場合、厚い方の単結晶半導体基板（ここでは、単結晶半導体基板１５０）側に端面２０３を形成することが好ましい。厚い方の単結晶半導体基板側に端面２０３を設けることにより端面２０３を形成する幅を調整しやすくなるため、面取り部の形状を所望の形状に形成しやすくなる。
【００５６】
また、単結晶半導体基板１００と単結晶半導体基板１５０の厚さに大きな違いがない場合には、双方の単結晶半導体基板に渡って端面２０３を設けてもよい。この場合、積層基板２００の端面は、単結晶半導体基板１００と単結晶半導体基板１５０の貼り合わせ界面を含んだ構成となる。
【００５７】
このように、本実施の形態では、再利用により薄くなった単結晶半導体基板１００を破棄するのではなく、他の単結晶半導体基板１５０と貼り合わせて積層基板２００を形成し、当該積層基板２００をボンド基板として再利用する。この場合、ＳＯＩ基板の製造プロセスにおいて、単結晶半導体基板１００を最後まで無駄なく使用でき、１枚の単結晶半導体基板の使用効率を高めることができる。その結果、ＳＯＩ基板の製造プロセスにおいて低コスト化を図ることができる。
【００５８】
また、単結晶半導体基板１００の表面側面取り部１１１ｂが無くなった段階又は無くなる前に当該単結晶半導体基板１００を他の単結晶半導体基板１５０と貼り合わせて積層基板２００を形成し、積層基板２００に面取り部を形成した後にボンド基板として用いることによって、ボンド基板を再利用する場合であっても、チッピングやクラックを低減することができる。
【００５９】
また、単結晶半導体基板１００が繰り返し使用されて薄くなった場合であっても、薄くなった単結晶半導体基板１００を他の単結晶半導体基板１５０に貼り合わせて面取り加工を行うことにより、面取り加工時に単結晶半導体基板１００が破損することを抑制すると共に、単結晶半導体基板１００をボンド基板の一部として再度利用することが可能となる。これにより、ＳＯＩ製造プロセスにおける材料コストを低く抑えることができる。
【００６０】
なお、図１に示したＳＯＩ基板の製造プロセスにおいて、単結晶半導体基板１００と単結晶半導体基板１５０の貼り合わせは、単結晶半導体基板同士を直接接合させてもよいし、絶縁層を介して単結晶半導体基板１００と単結晶半導体基板１５０を接合させてもよい。以下に、単結晶半導体基板１００と単結晶半導体基板１５０とを貼り合わせて積層基板２００を作製する方法に関して図面を参照して説明する。
【００６１】
図４は、単結晶半導体基板１００と単結晶半導体基板１５０を直接接合させて積層基板２００を形成する場合を示している。ここでは、単結晶半導体基板１００の裏面１１２の主面１１２ａと単結晶半導体基板１５０の表面１５１の主面１５１ａを直接貼り合わせる場合を示すが、これに限られない。他にも、図１〜図３に示したように、単結晶半導体基板１００の表面１１１の主面１１１ａと単結晶半導体基板１５０の表面１５１の主面１５１ａを直接貼り合わせてもよい。
【００６２】
まず、単結晶半導体基板１００と単結晶半導体基板１５０を準備する（図４（Ａ−１）、（Ｂ−１）参照）。なお、単結晶半導体基板１００と単結晶半導体基板１５０貼り合わせ面をあらかじめ研磨して平坦にしておくことが好ましい。単結晶半導体基板１５０は、例えば、単結晶シリコン基板、単結晶ゲルマニウム基板、単結晶シリコンゲルマニウム基板など、第１４族元素でなる単結晶半導体基板を用いることができる。また、単結晶半導体基板１５０として単結晶半導体基板１００と同じ材料の基板を用いることにより熱膨張係数等が変わらないため、接合不良を抑制することができる。
【００６３】
次に、単結晶半導体基板１００の貼り合わせ面と単結晶半導体基板１５０の貼り合わせ面の一方又は双方に表面処理を行った後（図４（Ａ−２）、（Ｂ−２）参照）、単結晶半導体基板１００の裏面１１２の主面１１２ａと単結晶半導体基板１５０の表面１５１の主面１５１ａとを接合させ積層基板２００を形成する（図４（Ｃ）参照）。
【００６４】
ここでは、表面処理として、単結晶半導体基板１００の表面及び単結晶半導体基板１５０の表面に、真空中でアルゴン（Ａｒ）の高速原子ビームを照射して表面を活性化した後、そのまま常温で接合させる場合（真空接合）を示している。なお、表面処理として、他にも、単結晶半導体基板１００の表面と単結晶半導体基板１５０の表面の一方又は双方に湿式の処理を行うことによりにより水酸基を導入し、水酸基間の水素結合を利用して接合させてもよい。この場合、接合強度を向上させるために熱処理を行ってもよい。
【００６５】
図５は、接合層として機能する絶縁層を介して単結晶半導体基板１００と単結晶半導体基板１５０を接合させて積層基板２００を作製する場合を示している。ここでは、単結晶半導体基板１００の表面１１１の主面１１１ａと単結晶半導体基板１５０の表面１５１の主面１５１ａが対向するように貼り合わせる場合を示すが、これに限られない。他にも、単結晶半導体基板１００の裏面１１２の主面１１２ａと単結晶半導体基板１５０の表面１５１の主面１５１ａが対向するように貼り合わせてもよい。
【００６６】
まず、単結晶半導体基板１００と単結晶半導体基板１５０を準備した後（図５（Ａ−１）、（Ｂ）参照）、少なくとも、単結晶半導体基板１００の貼り合わせ面（ここでは、表面１１１の主面１１１ａ）に接合層となる絶縁層１４２を形成する。
【００６７】
絶縁層１４２は、例えば、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜等の単層、又はこれらを積層させた膜を用いることができる。これらの膜は、熱酸化法、ＣＶＤ法又はスパッタリング法等を用いて形成することができる。ここでは、熱酸化処理を行うことにより単結晶半導体基板１００の表面１１１及び裏面１１２に絶縁層１４２（例えば、ＳｉＯｘ膜）を形成する場合を示している（図５（Ａ−２）参照）。
【００６８】
なお、熱酸化処理は、酸化性雰囲気中にハロゲンを添加して行うことが好ましい。例えば、塩素（Ｃｌ）が添加された酸化性雰囲気中で単結晶半導体基板１００に熱酸化処理を行うことにより、塩素酸化された絶縁層１４２を形成する。この場合、絶縁層１４２は、塩素原子を含有した膜となる。絶縁層１４２に塩素を含有させることにより不純物となる金属をゲッタリングする効果がる。
【００６９】
次に、単結晶半導体基板１００の表面１１１と単結晶半導体基板１５０の表面１５１とを対向させ、絶縁層１４２の表面と単結晶半導体基板１５０の表面１５１の主面１５１ａとを接合させて積層基板２００を形成する（図５（Ｃ）参照）。また、絶縁層１４２の表面と単結晶半導体基板１５０の表面１５１の主面１５１ａとを接合させた後、接合強度を増加させるための熱処理を行うことが好ましい。
【００７０】
次に、積層基板２００に表面側面取り部と裏面側面取り部を設ける（図５（Ｄ）参照）。ここでは、積層基板２００の表面側面取り部２０１ｂは、単結晶半導体基板１００の表面１１１の主面１１１ａ及び裏面の主面１１２ａと交差する第１の傾斜面２１１と、単結晶半導体基板１５０の表面の主面１５１ａ及び端面１５３と交差し且つ第１の傾斜面２１１と同一面上に設けられた第２の傾斜面２１２と、第１の傾斜面２１１と第２の傾斜面２１２の間に設けられた絶縁層１４２とで形成される。
【００７１】
また、絶縁層１４２を選択的にエッチングすることにより、単結晶半導体基板１００と単結晶半導体基板１５０の間に絶縁層１４２を残存させ、積層基板２００の表面に形成された絶縁層１４２を除去してもよい。
【００７２】
また、熱酸化法を用いて単結晶半導体基板１００の全面に絶縁層１４２を形成した場合、積層基板２００の表面の主面２０１ａ上に形成される絶縁層１４２を除去せずに当該絶縁層１４２を介してベース基板１２０との貼り合わせを行ってもよい。この場合、絶縁層１４２を除去する工程と絶縁層１０２を形成する工程を省くことができ、ＳＯＩ基板の製造プロセスを簡略化することができる。
【００７３】
なお、図５では、単結晶半導体基板１００の表面に接合層となる絶縁層１４２を設けて貼り合わせを行う場合を示しているが、単結晶半導体基板１５０側に絶縁層１４２を設けて単結晶半導体基板１００の表面と絶縁層１４２の表面を接合させてもよい。
【００７４】
図６は、単結晶半導体基板１００と単結晶半導体基板１５０の表面に、それぞれ接合層として機能する絶縁層を設け、当該絶縁層同士を接合させて積層基板２００を形成する場合を示している。ここでは、単結晶半導体基板１５０として、面取り加工されていない基板を用い、単結晶半導体基板１００の表面１１１の主面１１１ａと単結晶半導体基板１５０の表面１５１が対向するように貼り合わせる場合を示すが、これに限られない。他にも、単結晶半導体基板１００の裏面１１２の主面１１２ａと単結晶半導体基板１５０の表面１５１が対向するように貼り合わせてもよい。
【００７５】
まず、単結晶半導体基板１００と単結晶半導体基板１５０を準備した後（図６（Ａ−１）、（Ｂ−１）参照）、少なくとも単結晶半導体基板１００の貼り合わせ面（ここでは、表面１１１の主面１１１ａ）に接合層となる絶縁層１４４を形成し、単結晶半導体基板１５０の貼り合わせ面（ここでは、表面１５１）に接合層となる絶縁層１４６を形成する。
【００７６】
絶縁層１４４、絶縁層１４６は、例えば、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜等の単層、又はこれらを積層させた膜を用いることができる。これらの膜は、熱酸化法、ＣＶＤ法又はスパッタリング法等を用いて形成することができる。ここでは、熱酸化処理を行うことにより、単結晶半導体基板１００、単結晶半導体基板１５０にそれぞれ絶縁層１４４、絶縁層１４６（例えば、ＳｉＯｘ膜）を形成する場合を示している（図６（Ａ−２）、（Ｂ−２）参照）。なお、熱酸化処理は、酸化性雰囲気中にハロゲンを添加して行ってもよい。
【００７７】
絶縁層１４４と絶縁層１４６は、同一の材料で形成してもよいし、異なる材料で形成してもよい。
【００７８】
次に、単結晶半導体基板１００の表面１１１と単結晶半導体基板１５０の表面１５１とを対向させ、絶縁層１４４の表面と絶縁層１４６の表面とを接合させて積層基板２００を形成する（図６（Ｃ）参照）。また、絶縁層１４４の表面と絶縁層１４６の表面とを接合させた後、接合強度を増加させるための熱処理を行うことが好ましい。
【００７９】
次に、積層基板２００に表面側面取り部２０１ｂと裏面側面取り部２０２ｂを設ける（図６（Ｄ）参照）。ここでは、積層基板２００の表面側面取り部２０１ｂは、単結晶半導体基板１００の表面１１１の主面１１１ａ及び裏面の主面１１２ａと交差する第１の傾斜面２１１と、単結晶半導体基板１５０の表面１５１及び端面１５３と交差し且つ第１の傾斜面２１１と同一面上に設けられた第２の傾斜面２１２と、第１の傾斜面２１１と第２の傾斜面２１２の間に設けられた絶縁層１４４、絶縁層１４６とで形成される。
【００８０】
また、絶縁層１４４、絶縁層１４６を選択的にエッチングすることにより、単結晶半導体基板１００と単結晶半導体基板１５０の間に絶縁層１４４と絶縁層１４６を残存させ、積層基板２００の表面に形成された絶縁層１４４を除去してもよい。
【００８１】
また、熱酸化法を用いて単結晶半導体基板１００の全面に絶縁層１４４を形成した場合、積層基板２００の表面の主面２０１ａ上に形成される絶縁層１４４を除去せずに当該絶縁層１４４を介してベース基板１２０との貼り合わせを行ってもよい。この場合、絶縁層１４４を除去する工程と絶縁層１０２を形成する工程を省くことができ、ＳＯＩ基板の製造プロセスを簡略化することができる。
【００８２】
また、図４〜図６において、単結晶半導体基板１５０として、ＳＯＩ基板の製造プロセスで繰り返し使用された基板を用いてもよい（図９参照）。図９は、図４において、単結晶半導体基板１５０として繰り返し使用され薄くなった単結晶半導体基板を用いる場合を示している。
【００８３】
図４と同様に単結晶半導体基板１００と単結晶半導体基板１５０を貼り合わせて積層基板２００を形成した後（図９（Ａ−１）〜（Ｃ）参照）、当該積層基板２００に面取り加工を行うことにより、表面側面取り部２０１ｂと裏面側面取り部２０２ｂを形成することができる（図９（Ｄ）参照）。
【００８４】
面取り加工において、表面側面取り部２０１ｂと裏面側面取り部２０２ｂを連結する端面２０３を、積層基板２００を構成する単結晶半導体基板１００と単結晶半導体基板１５０のうち一方の基板側に設けることが好ましい。端面２０３を一方の基板に設けることにより、積層基板２００を再度ボンド基板として面取り部が無くなるまで繰り返し使用した場合、面取り部が無くなる前に他方の基板を使い切ることができる。その結果、再度積層基板を形成する場合に積層基板に設けられる貼り合わせ界面を一つとすることができる。
【００８５】
また、単結晶半導体基板１００と単結晶半導体基板１５０の厚さが異なる場合、厚い方の単結晶半導体基板側に端面２０３を形成することが好ましい。厚い方の単結晶半導体基板側に端面２０３を設けることにより端面２０３を形成する幅を調整しやすくなるため、厚い基板側に形成する面取り部の形状を所望の形状に加工しやすくなるからである。なお、単結晶半導体基板１００と単結晶半導体基板１５０の厚さに大きな違いがない場合には、双方の単結晶半導体基板に渡って端面２０３を設けてもよい。この場合、積層基板の端面は、単結晶半導体基板１００と単結晶半導体基板１５０の貼り合わせ界面を含んだ構成となる。
【００８６】
なお、図９では、単結晶半導体基板１００の表面１１１の主面１１１ａと単結晶半導体基板１５０の表面１５１の主面１５１ａを貼り合わせる場合を示したがこれに限られない。単結晶半導体基板１００の表面１１１の主面１１１ａと単結晶半導体基板１５０の裏面１５２の主面１５２ａを貼り合わせてもよいし、単結晶半導体基板１００の裏面１１２の主面１１２ａと単結晶半導体基板１５０の表面１５１の主面１５１ａを貼り合わせてもよいし、単結晶半導体基板１００の裏面１１２の主面１１２ａと単結晶半導体基板１５０の裏面１５２の主面１５２ａを貼り合わせてもよい。
【００８７】
また、積層基板２００の裏面側にいずれか一方の単結晶半導体基板の裏面側が配置されるように貼り合わせを行うことが好ましい。この場合、積層基板２００の裏面側面取り部を形成する工程を省略することができる。
【００８８】
以上のように、本実施の形態で示した工程を行うことにより、再生された単結晶半導体基板の厚さが薄くなり当該単結晶半導体基板単体ではＳＯＩ基板の製造プロセスへの使用ができなくなった場合であっても、他の単結晶半導体基板と貼り合わせることによりＳＯＩ基板の製造プロセスで利用することができるため、１枚の単結晶半導体基板の使用効率を高めることができる。これにより、ＳＯＩ基板の製造プロセスにおける低コスト化を図ることができる。
【００８９】
なお、本実施の形態で示したＳＯＩ基板の製造プロセスで得られたＳＯＩ基板は、単結晶半導体層１２４の表面を平坦化処理した後（図１（Ｆ−１）参照）、当該単結晶半導体層１２４を用いてトランジスタ等を具備する半導体装置の作製に用いることができる（図１（Ｆ−２）参照）。
【００９０】
なお、本実施の形態で示した構成は、本明細書の他の実施の形態で示す構成と適宜組み合わせて行うことができる。
（実施の形態２）
本実施の形態では、上記実施の形態１で示したＳＯＩ基板の製造プロセスにおいて、新たに検査工程を設けた場合について図面を参照して説明する。
【００９１】
図３は、上記図１で示したＳＯＩ基板の製造プロセスにおいて、単結晶半導体基板１００をボンド基板として再利用する回数を決定するにあたり、平坦化処理後の単結晶半導体基板１００の状態を検査する検査工程を設けた場合を示している。なお、図３は、図１に検査工程を追加した構成となっている。
【００９２】
検査工程では、単結晶半導体基板１００の状態を検査する。例えば、単結晶半導体基板１００の表面１１１の周縁部等を観察し、表面側面取り部１１１ｂの状態等を観察する。また、単結晶半導体基板１００の厚さや反り量を測定してもよい。単結晶半導体基板１００の厚さや反り量の測定は、レーザー変位計を用いて行うことができる。また、単結晶半導体基板１００の表面の状態の観察は顕微鏡等を用いて行うことができる。
【００９３】
検査を行った結果、単結晶半導体基板１００の表面側面取り部１１１ｂが十分に残存している場合には、単結晶半導体基板１００をボンド基板として再利用し、表面側面取り部１１１ｂが無くなっている場合や十分に残存していないことが確認された場合には他の単結晶半導体基板１５０と貼り合わせを行う構成とすることができる（図３（Ｅ−２）参照）。なお、単結晶半導体基板１００をボンド基板として再利用するか否かを決定するにあたっては、単結晶半導体基板１００の表面側面取り部１１１ｂの状態だけでなく、単結晶半導体基板１００の厚さ、反り量、表面状態等に応じて決定することができる。
【００９４】
なお、図３では、単結晶半導体基板１１０の表面１１１の主面１１１ａと、単結晶半導体基板１５０の表面１５１の主面１５１ａが対向するように貼り合わせる場合を示しているが、これに限られない。単結晶半導体基板１１０の裏面１１２の主面１１２ａと、単結晶半導体基板１５０の表面１５１の主面１５１ａが対向するように貼り合わせてもよい。また、図３では、単結晶半導体基板１５０として、表面１５１の周縁部に形成された表面側面取り部１５１ｂと、裏面１５２の周縁部に形成された裏面側面取り部１５２ｂと、表面側面取り部１５１ｂと裏面側面取り部１５２ｂを連結する端面１５３が設けられた基板を用いる場合を示しているが、単結晶半導体基板１５０の表面側面取り部１５１ｂと裏面側面取り部１５２ｂの一方又は双方が設けられていない基板を用いてもよい。
【００９５】
また、図３では、単結晶半導体基板１００に平坦化処理を行った後に検査工程を設ける場合を示したが、平坦化処理を行う前に検査工程を設けてもよい。
【００９６】
検査工程を設けることにより、単結晶半導体基板１００をボンド基板として再利用する回数（ボンド基板として再利用するか、又は他の単結晶半導体基板と貼り合わせるか）を適切に決定することができる。その結果、ＳＯＩ基板の製造プロセスにおいてチッピングやクラックが生じることを抑制し、単結晶半導体基板１００の使用効率を高めることができる。
【００９７】
なお、本実施の形態で示した構成は、本明細書の他の実施の形態で示す構成と適宜組み合わせて行うことができる。
（実施の形態３）
本実施の形態では、上記実施の形態において、単結晶半導体基板１００と単結晶半導体基板１５０が貼り合わされて形成された積層基板２００をＳＯＩ基板の製造プロセスにおいてボンド基板として用いる場合に関して図面を参照して説明する。
【００９８】
まず、ボンド基板として用いられる積層基板２００と、ベース基板１２０とを準備する（図７（Ａ）、（Ｂ）参照）。ここでは、絶縁層１４２を介して貼り合わされた単結晶半導体基板１００と単結晶半導体基板１５０を積層基板２００として用いる場合を示しているが、上記図３に示したように単結晶半導体基板１００と単結晶半導体基板１５０を直接接合させた積層基板を用いてもよい。
【００９９】
次に、積層基板２００の表面から所定の深さに結晶構造が損傷された脆化領域１０４を形成し、その後、絶縁層１０２を介して積層基板２００とベース基板１２０とを貼り合わせる（図７（Ｃ）参照）。ここでは、単結晶半導体基板１００内に脆化領域１０４を設ける。なお、上記図５で説明したように、単結晶半導体基板１００の全面に形成された絶縁層１４２を残存させる場合には、絶縁層１４２を介して積層基板２００とベース基板１２０との貼り合わせを行うことができる。
【０１００】
次に、熱処理を行い脆化領域１０４において積層基板２００を分離することにより、ベース基板１２０上に、絶縁層１０２を介して単結晶半導体層１２４を設ける（図７（Ｄ）参照）。
【０１０１】
以上の工程により、図７（Ｄ）に示すように、ベース基板１２０上に絶縁層１０２を介して単結晶半導体層１２４を有するＳＯＩ基板を作製することができる。なお、得られたＳＯＩ基板は、単結晶半導体層１２４の表面を平坦化処理した後（図７（Ｆ−１）参照）、当該単結晶半導体層１２４を用いてトランジスタ等を具備する半導体装置の作製に用いることができる（図７（Ｆ−２）参照）。
【０１０２】
次に、分離後の積層基板２００に対して平坦化処理を行う（図７（Ｅ−１）参照）。ここでは、少なくとも分離面である積層基板２００の表面２０１に平坦化処理を行う。これにより、分離後の積層基板２００の表面（ここでは、単結晶半導体基板１００の表面又は裏面）を平坦にし、ＳＯＩ基板の製造プロセスにおいて積層基板２００をボンド基板として再利用することが可能となる。
【０１０３】
次に、平坦化処理が行われた積層基板２００に対して、ＳＯＩ基板の製造プロセスにおいてボンド基板として使用できるか否か検査を行う（図６（Ｅ−２）参照）。
【０１０４】
積層基板２００は、単結晶半導体基板１００と単結晶半導体基板１５０が貼り合わされた界面付近において欠陥等が存在しやすく、貼り合わせ界面付近の欠陥を有する部分をＳＯＩ基板の単結晶半導体層１２４として設けた場合には、当該単結晶半導体層１２４を用いて形成された素子に不良が生じるおそれがある。従って、検査工程を設け、ボンド基板として使用できない基板をあらかじめ発見することにより、積層基板２００を繰り返し利用する場合であっても素子の不良を低減し、歩留まりを向上させることが可能となる。また、歩留まりを向上させる検査工程を設けることは、単結晶半導体基板の使用効率を高める観点からも効果的である。
【０１０５】
検査工程では、積層基板２００の状態を検査する。例えば、積層基板２００の厚さや反り量を測定する。特に、単結晶半導体基板１００の厚さ（接合界面までの厚さ）を測定することが好ましい。また、積層基板２００の表面（単結晶半導体基板１００の表面）の状態（キズの有無）等を観察することが好ましい。単結晶半導体基板１００が薄くなり接合界面付近に近づく程、欠陥等が存在する可能性が高いためである。なお、積層基板２００の厚さや反り量の測定は、レーザー変位計を用いて行うことができる。また、積層基板２００の表面の状態（キズの有無）等の観察は顕微鏡を用いて行うことができる。
【０１０６】
このような検査を行った後、当該検査工程の結果に応じて積層基板２００をボンド基板として再利用するか否かを決定する構成とすることができる。例えば、検査工程において、所定の条件を満たす積層基板２００は、ＳＯＩ基板の製造プロセスにおいてボンド基板として再利用する。一方で、所定の条件を満たさなくなった積層基板２００に対しては、単結晶半導体基板１００及び絶縁層１４２を研磨等により除去して単結晶半導体基板１５０の表面を露出させ（図６（Ｅ−３）参照）、当該単結晶半導体基板１５０をＳＯＩの製造プロセス（図１、図３参照）におけるボンド基板として用いることができる。
【０１０７】
積層基板２００が所定の条件を満たすか否かは、例えば、積層基板２００を構成する単結晶半導体基板１００の厚さに応じて決定することができる。また、単結晶半導体基板１００の厚さの他にも、反り量や表面状態に応じて適宜決定することができる。
【０１０８】
なお、検査工程は、平坦化処理工程の前に設けてもよい。
【０１０９】
検査工程を設けることにより、積層基板２００内に欠陥が存在する場合であっても、当該欠陥がＳＯＩ基板の単結晶半導体層１２４に形成されることを低減することができる。その結果、当該単結晶半導体層１２４を用いて形成された素子に不良が生じることを抑制することができる。
【０１１０】
なお、本実施の形態で示した構成は、本明細書の他の実施の形態で示す構成と適宜組み合わせて行うことができる。
【０１１１】
（実施の形態４）
本実施の形態では、ＳＯＩ基板の製造プロセスにおいて、ボンド基板として用いる単結晶半導体基板とベース基板との貼り合わせ方法に関して図面を参照して詳細に説明する。具体的には、上記実施の形態において、図１（Ａ）〜（Ｄ）、図３（Ａ）〜（Ｄ）、図７（Ａ）〜（Ｄ）に対応している。
【０１１２】
まず、単結晶半導体基板１００を準備する（図８（Ａ−１）参照）。単結晶半導体基板１００の表面は、あらかじめ硫酸過水（ＳＰＭ）、アンモニア過水（ＡＰＭ）、塩酸過水（ＨＰＭ）、希フッ酸（ＤＨＦ）などを用いて適宜洗浄することが汚染除去の点から好ましい。また、希フッ酸とオゾン水を交互に吐出して洗浄してもよい。
【０１１３】
次に、単結晶半導体基板１００の表面に酸化膜１３２を形成する（図８（Ａ−２）参照）。
【０１１４】
酸化膜１３２は、例えば、酸化シリコン膜、酸化窒化シリコン膜等の単層、又はこれらを積層させた膜を用いることができる。これらの膜は、熱酸化法、ＣＶＤ法又はスパッタリング法等を用いて形成することができる。また、ＣＶＤ法を用いて酸化膜１３２を形成する場合には、テトラエトキシシラン（略称；ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）等の有機シランを用いて作製される酸化シリコン膜を酸化膜１３２に用いることが生産性の点から好ましい。
【０１１５】
本実施の形態では、単結晶半導体基板１００に熱酸化処理を行うことにより酸化膜１３２（ここでは、ＳｉＯｘ膜）を形成する（図８（Ａ−２）参照）。熱酸化処理は、酸化性雰囲気中にハロゲンを添加して行うことが好ましい。
【０１１６】
例えば、塩素（Ｃｌ）が添加された酸化性雰囲気中で単結晶半導体基板１００に熱酸化処理を行うことにより、塩素酸化された酸化膜１３２を形成する。この場合、酸化膜１３２は、塩素原子を含有した膜となる。
【０１１７】
酸化膜１３２中に含有された塩素原子は、歪みを形成する。その結果、酸化膜１３２の水分に対する吸収割合が向上し、拡散速度が増大する。つまり、酸化膜１３２表面に水分が存在する場合に、当該表面に存在する水分を酸化膜１３２中に素早く吸収し、拡散させることができる。
【０１１８】
熱酸化処理の一例としては、酸素に対し塩化水素（ＨＣｌ）を０．５〜１０体積％（好ましくは３体積％）の割合で含む酸化性雰囲気中で、９００℃〜１１５０℃の温度（代表的には１０００℃）で行うことができる。処理時間は０．１〜６時間、好ましくは０．５〜１時間とすればよい。形成される酸化膜の膜厚としては、１０ｎｍ〜１０００ｎｍ（好ましくは５０ｎｍ〜３００ｎｍ）、例えば１００ｎｍの厚さとする。
【０１１９】
本実施の形態では、酸化膜１３２に含まれる塩素原子の濃度を１×１０１７ａｔｏｍｓ／ｃｍ３〜１×１０２１ａｔｏｍｓ／ｃｍ３となるように制御する。酸化膜１３２に塩素原子を含有させることによって、外因性不純物である重金属（例えば、Ｆｅ、Ｃｒ、Ｎｉ、Ｍｏ等）を捕集して単結晶半導体基板１００が汚染されることを防止する効果を奏する。
【０１２０】
酸化膜１３２として、ＨＣｌ酸化などによって膜中に塩素等のハロゲンを含ませることにより、単結晶半導体基板に悪影響を与える不純物（例えば、Ｎａ等の可動イオン）をゲッタリングすることができる。つまり、酸化膜１３２を形成した後に行われる熱処理により、単結晶半導体基板に含まれる不純物が酸化膜１３２に析出し、ハロゲン（例えば塩素）と反応して捕獲されることとなる。それにより酸化膜１３２中に捕集した当該不純物を固定して単結晶半導体基板１００の汚染を防ぐことができる。また、酸化膜１３２はガラス基板と貼り合わせた場合に、ガラスに含まれるＮａ等の不純物を固定する膜として機能しうる。
【０１２１】
特に、酸化膜１３２として、ＨＣｌ酸化などによって膜中に塩素等のハロゲンを含ませることは、半導体基板の洗浄が不十分である場合や、繰り返し再利用して用いられる半導体基板の汚染除去に有効となる。
【０１２２】
また、酸化膜１３２に含有させるハロゲン原子としては塩素原子に限られない。酸化膜１３２にフッ素原子を含有させてもよい。単結晶半導体基板１００表面をフッ素酸化するには、単結晶半導体基板１００表面にフッ酸に浸漬した後に酸化性雰囲気中で熱酸化処理を行うことや、ＮＦ３を酸化性雰囲気に添加して熱酸化処理を行えばよい。
【０１２３】
次に、運動エネルギーを有するイオンを単結晶半導体基板１００に照射することで、単結晶半導体基板１００の所定の深さに結晶構造が損傷された脆化領域１０４を形成する（図８（Ａ−３）参照）。図４（Ａ−３）に示すように、酸化膜１３２を介して、加速されたイオン１０３を単結晶半導体基板１００に照射することで、単結晶半導体基板１００の表面から所定の深さの領域にイオン１０３が添加され、脆化領域１０４を形成することができる。イオン１０３は、ソースガスを励起して、ソースガスのプラズマを生成し、このプラズマに含まれるイオンを、電界の作用によりプラズマから引き出して、加速したイオンである。
【０１２４】
脆化領域１０４が形成される領域の深さは、イオン１０３の運動エネルギー、質量と電荷、イオン１０３の入射角によって調節することができる。運動エネルギーは加速電圧、ドーズ量などにより調節できる。イオン１０３の平均侵入深さとほぼ同じ深さの領域に脆化領域１０４が形成される。そのため、イオン１０３を添加する深さで、単結晶半導体基板１００から分離される単結晶半導体層の厚さが決定される。この単結晶半導体層の厚さが１０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上２００ｎｍ以下になるように、脆化領域１０４が形成される深さを調節する。
【０１２５】
脆化領域１０４の形成は、イオンドーピング処理で行うことができる。イオンドーピング処理には、イオンドーピング装置を用いて行うことができる。イオンドーピング装置の代表的な装置は、プロセスガスをプラズマ励起して生成された全てのイオン種をチャンバー内に配置された被処理体に照射する非質量分離型の装置である。非質量分離型の装置であるのは、プラズマ中のイオン種を質量分離しないで、全てのイオン種を被処理体に照射しているからである。これに対して、イオン注入装置は質量分離型の装置である。イオン注入装置は、プラズマ中のイオン種を質量分離し、ある特定の質量のイオン種を被処理体に照射する装置である。
【０１２６】
イオンドーピング装置の主要な構成は、被処理物を配置するチャンバー、所望のイオンを発生させるイオン源、およびイオンを加速し、照射するための加速機構である。イオン源は、所望のイオン種を生成するためのソースガスを供給するガス供給装置、ソースガスを励起して、プラズマを生成させるための電極などで構成される。プラズマを形成するための電極として、フィラメント型の電極や容量結合高周波放電用の電極などが用いられる。加速機構は、引出電極、加速電極、減速電極、接地電極等の電極など、およびこれらの電極に電力を供給するための電源などで構成される。加速機構を構成する電極には複数の開口やスリットが設けられており、イオン源で生成されたイオンは電極に設けられた開口やスリットを通過して加速される。なお、イオンドーピング装置の構成は上述したものに限定されず、必要に応じた機構が設けられる。
【０１２７】
本実施形態では、イオンドーピング装置で、水素を単結晶半導体基板１００に添加する。プラズマソースガスとして水素を含むガスを供給する。例えば、Ｈ２を供給する。水素ガスを励起してプラズマを生成し、質量分離せずに、プラズマ中に含まれるイオンを加速し、加速されたイオンを単結晶半導体基板１００に照射する。
【０１２８】
イオンドーピング装置において、水素ガスから生成されるイオン種（Ｈ＋、Ｈ２＋、Ｈ３＋）の総量に対してＨ３＋の割合が５０％以上とする。より好ましくは、そのＨ３＋の割合を８０％以上とする。イオンドーピング装置は質量分離を行わないため、プラズマ中に生成される複数のイオン種のうち、１つ（Ｈ３＋）を５０％以上とすることが好ましく、８０％以上とすることが好ましい。同じ質量のイオンを照射することで、単結晶半導体基板１００の同じ深さに集中させてイオンを添加することができる。
【０１２９】
脆化領域１０４を浅い領域に形成するためには、イオン１０３の加速電圧を低くする必要があるが、プラズマ中のＨ３＋イオンの割合を高くすることで、水素イオンを効率よく、単結晶半導体基板１００に添加できる。Ｈ３＋イオンはＨ＋イオンの３倍の質量を持つことから、同じ深さに水素原子を１つ添加する場合、Ｈ３＋イオンの加速電圧は、Ｈ＋イオンの加速電圧の３倍にすることが可能となる。イオンの加速電圧を大きくできれば、イオンの照射工程のタクトタイムを短縮することが可能となり、生産性やスループットの向上を図ることができる。
【０１３０】
イオンドーピング装置は廉価で、大面積処理に優れているため、このようなイオンドーピング装置を用いてＨ３＋を照射することで、半導体特性の向上、大面積化、低コスト化、生産性向上などの顕著な効果を得ることができる。また、イオンドーピング装置を用いた場合、重金属も同時に導入されるおそれがあるが、塩素原子を含有する酸化膜１３２を介してイオンの照射を行うことによって、重金属による単結晶半導体基板１００の汚染を防ぐことができる。
【０１３１】
なお、加速されたイオン１０３を単結晶半導体基板１００に照射する工程は、イオン注入装置で行うこともできる。イオン注入装置は、チャンバー内に配置された被処理体に、ソースガスをプラズマ励起して生成された複数のイオン種を質量分離し、特定のイオン種を照射する質量分離型の装置である。したがって、イオン注入装置を用いる場合は、水素ガスやＰＨ３を励起して生成されたＨ＋イオンおよびＨ２＋イオンを質量分離して、Ｈ＋イオンまたはＨ２＋イオンの一方のイオンを加速して、単結晶半導体基板１００に照射する。
【０１３２】
次に、ベース基板１２０を準備する（図８（Ｂ−１）参照）。
【０１３３】
また、ベース基板１２０を用いるに際し、ベース基板１２０の表面をあらかじめ洗浄することが好ましい。具体的には、ベース基板１２０を、塩酸過水（ＨＰＭ）、硫酸過水（ＳＰＭ）、アンモニア過水（ＡＰＭ）、希フッ酸（ＤＨＦ）等を用いて超音波洗浄を行う。例えば、ベース基板１２０の表面に塩酸過水を用いて超音波洗浄を行うことが好ましい。このような洗浄処理を行うことによって、ベース基板１２０表面の平坦化や残存する研磨粒子を除去することができる。
【０１３４】
次に、ベース基板１２０の表面に窒素含有層１２１（例えば、窒化シリコン膜又は窒化酸化シリコン膜等の窒素を含有する絶縁膜）を形成する（図８（Ｂ−２）参照）。
【０１３５】
本実施の形態において、窒素含有層１２１は、単結晶半導体基板１００上に設けられた酸化膜１３２と貼り合わされる層（接合層）となる。また、窒素含有層１２１は、後にベース基板上に単結晶構造を有する単結晶半導体層を設けた際に、ベース基板に含まれるＮａ（ナトリウム）等の不純物が単結晶半導体層に拡散することを防ぐためのバリア層として機能する。
【０１３６】
また、窒素含有層１２１を接合層として用いるため、接合不良を抑制するには窒素含有層１２１の表面を平滑とすることが好ましい。具体的には、窒素含有層１２１の表面の平均面粗さ（Ｒａ）を０．５ｎｍ以下、自乗平均粗さ（Ｒｍｓ）を０．６０ｎｍ以下、より好ましくは、平均面粗さを０．３５ｎｍ以下、自乗平均粗さを０．４５ｎｍ以下となるように窒素含有層１２１を形成する。膜厚は、１０ｎｍ以上２００ｎｍ以下、好ましくは５０ｎｍ以上１００ｎｍ以下の範囲で設けることが好ましい。
【０１３７】
次に、単結晶半導体基板１００の表面とベース基板１２０の表面とを対向させ、酸化膜１３２の表面と窒素含有層１２１の表面とを接合させる（図８（Ｃ）参照）。
【０１３８】
ここでは、単結晶半導体基板１００とベース基板１２０を酸化膜１３２と窒素含有層１２１を介して密着させた後、単結晶半導体基板１００の一箇所に１〜５００Ｎ／ｃｍ２、好ましくは１〜２０Ｎ／ｃｍ２程度の圧力を加える。圧力を加えた部分から酸化膜１３２と窒素含有層１２１とが接合しはじめ、自発的に接合が形成され全面におよぶ。この接合工程は、ファンデルワールス力や水素結合が作用しており、加熱処理を伴わず、常温で行うことができるため、ベース基板１２０に、ガラス基板のように耐熱温度が低い基板を用いることができる。
【０１３９】
なお、単結晶半導体基板１００とベース基板１２０との貼り合わせを行う前に、単結晶半導体基板１００上に形成された酸化膜１３２と、ベース基板１２０上に形成された窒素含有層１２１の表面処理を行うことが好ましい。
【０１４０】
表面処理としては、プラズマ処理、オゾン処理、メガソニック洗浄、２流体洗浄（純水や水素添加水等の機能水を窒素等のキャリアガスとともに吹き付ける方法）又はこれらの方法を組み合わせて行うことができる。特に、酸化膜１３２、窒素含有層１２１の少なくとも一方の表面にプラズマ処理を行った後に、オゾン処理、メガソニック洗浄、２流体洗浄等を行うことによって、酸化膜１３２、窒素含有層１２１表面の有機物等のゴミを除去し、表面を親水化することができる。その結果、酸化膜１３２と窒素含有層１２１の接合強度を向上させることができる。
【０１４１】
また、酸化膜１３２と窒素含有層１２１を接合させた後、接合強度を増加させるための熱処理を行うことが好ましい。この熱処理の温度は、脆化領域１０４に亀裂を発生させない温度とし、例えば、室温以上４００℃未満の温度範囲で処理する。また、この温度範囲で加熱しながら、酸化膜１３２と窒素含有層１２１を接合させてもよい。熱処理には、拡散炉、抵抗加熱炉などの加熱炉、ＲＴＡ（瞬間熱アニール、Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、マイクロ波加熱装置などを用いることができる。
【０１４２】
一般的に、酸化膜１３２と窒素含有層１２１を接合と同時又は接合させた後に熱処理を行うと、接合界面において脱水反応が進行し、接合界面同士が近づき、水素結合の強化や共有結合が形成されることにより接合が強化される。脱水反応を促進させるためには、脱水反応により接合界面に生じる水分を高温で熱処理を行うことにより除去する必要がある。つまり、接合後の熱処理温度が低い場合には、脱水反応で接合界面に生じた水分を効果的に除去できないため、脱水反応が進まず接合強度を十分に向上させることが難しい。
【０１４３】
一方で、酸化膜１３２として、塩素原子等を含有させた酸化膜を用いた場合、当該酸化膜１３２が水分を吸収し拡散させることができるため、接合後の熱処理を低温で行う場合であっても、脱水反応で接合界面に生じた水分を酸化膜１３２へ吸収、拡散させ脱水反応を効率良く促進させることができる。この場合、ベース基板１２０としてガラス等の耐熱性が低い基板を用いた場合であっても、酸化膜１３２と窒素含有層１２１の接合強度を十分に向上させることが可能となる。また、バイアス電圧を印加してプラズマ処理を行うことにより、酸化膜１３２の表面近傍にマイクロポアを形成し、水分を効果的に吸収し拡散させ、低温であっても酸化膜１３２と窒素含有層１２１の接合強度を向上させることができる。
【０１４４】
次に、熱処理を行い脆化領域１０４にて分離することにより、ベース基板１２０上に、酸化膜１３２及び窒素含有層１２１を介して単結晶半導体層１２４を設ける（図８（Ｄ）参照）。
【０１４５】
加熱処理を行うことで、温度上昇によって脆化領域１０４に形成されている微小な孔には、添加された元素が析出し、内部の圧力が上昇する。圧力の上昇により、脆化領域１０４の微小な孔に体積変化が起こり、脆化領域１０４に亀裂が生じるので、脆化領域１０４に沿って単結晶半導体基板１００が劈開する。酸化膜１３２はベース基板１２０に接合しているので、ベース基板１２０上には単結晶半導体基板１００から分離された単結晶半導体層１２４が形成される。また、ここでの熱処理の温度は、ベース基板１２０の歪み点を越えない温度とする。
【０１４６】
この加熱処理には、拡散炉、抵抗加熱炉などの加熱炉、ＲＴＡ（瞬間熱アニール、Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、マイクロ波加熱装置などを用いることができる。例えば、ＲＴＡ装置を用いる場合、加熱温度５５０℃以上７３０℃以下、処理時間０．５分以上６０分以内で行うことができる。
【０１４７】
なお、上述したベース基板１２０と酸化膜１３２との接合強度を増加させるための熱処理を行わず、図８（Ｄ）の熱処理を行うことにより、酸化膜１３２と窒素含有層１２１との接合強度の増加の熱処理工程と、脆化領域１０４における分離の熱処理工程を同時に行ってもよい。
【０１４８】
以上の工程により、ベース基板１２０上に酸化膜１３２及び窒素含有層１２１を介して単結晶半導体層１２４が設けられたＳＯＩ基板を作製することができる。
【０１４９】
本実施の形態で方法を用いることによって、窒素含有層１２１を接合層として用いた場合であっても、ベース基板１２０と単結晶半導体層１２４との接合強度を向上させ、信頼性を向上させることができる。その結果、ベース基板１２０上に形成される単結晶半導体層１２４への不純物の拡散を抑制すると共に、ベース基板１２０と単結晶半導体層１２４とが強固に密着したＳＯＩ基板を形成することができる。
【０１５０】
また、ベース基板側に窒素含有層を設け、半導体基板側に塩素等のハロゲンを有する酸化膜を形成することにより、作製工程を簡略化すると共にベース基板との貼り合わせ前に当該半導体基板へ不純物元素が浸入することを抑制することができる。また、半導体基板側に設ける接合層として塩素等のハロゲンを有する酸化膜を形成することにより、接合後の熱処理を低温で行う場合であっても、脱水反応を効率良く促進させることにより接合強度を向上させることができる。
【０１５１】
その後、その後、分離された単結晶半導体基板１００は、上記実施の形態１で示したようにＳＯＩ基板の製造プロセスにおいて、再利用することができる。
【０１５２】
なお、本実施の形態では、単結晶半導体基板１００上に酸化膜１３２を形成し、ベース基板１２０上に窒素含有層１２１を形成する場合を示したが、これに限られない。例えば、単結晶半導体基板１００上に酸化膜１３２と窒素含有層を順に積層させて形成し、酸化膜１３２上に形成された窒素含有層の表面とベース基板１２０との表面とを接合させてもよい。この場合、窒素含有層は脆化領域１０４の形成前に設けてもよいし、形成後に設けてもよい。なお、窒素含有層上に酸化膜（例えば、酸化シリコン）を形成し、当該酸化膜の表面とベース基板１２０の表面とを接合させても良い。
【０１５３】
また、ベース基板１２０から単結晶半導体層１２４への不純物の混入が問題とならない場合には、ベース基板１２０上に窒素含有層１２１を設けずに、単結晶半導体基板１００上に設けられた酸化膜１３２の表面とベース基板１２０の表面とを接合させてもよい。この場合、窒素含有層を設ける工程を省略することができる。
【０１５４】
なお、本実施の形態で示した構成は、本明細書の他の実施の形態で示す構成と適宜組み合わせて行うことができる。
【図面の簡単な説明】
【０１５５】
【図１】本発明のＳＯＩ基板の作製方法の一例を示す図。
【図２】本発明のＳＯＩ基板の作製方法の一例を示す図。
【図３】本発明のＳＯＩ基板の作製方法の一例を示す図。
【図４】本発明のＳＯＩ基板の作製方法において、単結晶半導体基板同士の貼り合わせ方法の一例を示す図。
【図５】本発明のＳＯＩ基板の作製方法において、単結晶半導体基板同士の貼り合わせ方法の一例を示す図。
【図６】本発明のＳＯＩ基板の作製方法において、単結晶半導体基板同士の貼り合わせ方法の一例を示す図。
【図７】本発明のＳＯＩ基板の作製方法の一例を示す図。
【図８】本発明のＳＯＩ基板の作製方法において、ボンド基板とベース基板との貼り合わせ方法の一例を示す図。
【図９】本発明のＳＯＩ基板の作製方法において、単結晶半導体基板同士の貼り合わせ方法の一例を示す図。
【図１０】本発明のＳＯＩ基板の作製方法において、単結晶半導体基板の表面と面取り部と端面を説明する図。
【符号の説明】
【０１５６】
１００    単結晶半導体基板
１０１    表面
１０２    絶縁層
１０３    イオン
１０４    脆化領域
１１０    単結晶半導体基板
１１１    表面
１１２    裏面
１１３    端面
１２０    ベース基板
１２１    窒素含有層
１２４    単結晶半導体層
１３２    酸化膜
１４２    絶縁層
１４４    絶縁層
１４６    絶縁層
１５０    単結晶半導体基板
１５１    表面
１５２    裏面
１５３    端面
２００    積層基板
２０１    表面
２０３    端面
２１１    傾斜面
２１２    傾斜面
２１３    傾斜面
１１１ａ    主面
１１１ｂ    表面側面取り部
１１２ａ    主面
１１２ｂ    裏面側面取り部
１５１ａ    主面
１５１ｂ    表面側面取り部
１５２ａ    主面
１５２ｂ    裏面側面取り部
２０１ａ    主面
２０２ａ    主面
２０１ｂ    表面側面取り部
２０２ｂ    裏面側面取り部
【図１】
2010080834.tif 000003
【図２】
2010080834.tif 000004
【図３】
2010080834.tif 000005
【図４】
2010080834.tif 000006
【図５】
2010080834.tif 000007
【図６】
2010080834.tif 000008
【図７】
2010080834.tif 000009
【図８】
2010080834.tif 000010
【図９】
2010080834.tif 000011
【図１０】
2010080834.tif 000012