(57)【要約】【課題】トラックモードからホールドモードへの遷移時に生じる電圧誤差を低減可能なトラック・ホールド回路を提供する。【解決手段】入力された差動入力信号を負荷抵抗ＲＬ１、ＲＬ２、トランジスタ対Ｑ１，Ｑ２からなる第１の差動増幅回路にて増幅して出力する入力バッファ１を、トラックモード時はホールドコンデンサＣＨ１，ＣＨ２と接続し、ホールドモード時は切り離すスイッチ回路３を備え、かつ、フィードスルー減衰回路２として、ホールドモード時に負荷抵抗ＲＬ１、ＲＬ２それぞれに電流を供給するトランジスタ対Ｑ１３，Ｑ１４、トランジスタ対Ｑ１５，Ｑ１６それぞれからなる第２、第３の差動増幅回路、前記差動入力信号により該第２、第３の差動増幅回路に流れる電流を制御するトランジスタ対Ｑ１７，Ｑ１８からなる第４の差動増幅回路を備え、かつ、該第２、第３の差動増幅回路を構成する各トランジスタ対のエミッタにエミッタ接続抵抗を接続する。【選択図】図１
2010187355.tif 000002
【特許請求の範囲】
【請求項１】
入力信号に追随した出力信号を出力するトラックモードと入力信号から切り離して入力信号の電圧に応じた一定の出力信号を出力するホールドモードとにより動作するトラック・ホールド回路であって、差動入力信号を入力する入力バッファと、前記ホールドモード時に該入力バッファの出力を一定の値に維持するフィードスルー減衰回路と、前記トラックモード時には前記入力バッファとホールドコンデンサとを接続し、前記入力バッファの出力を前記ホールドコンデンサに印加し、前記ホールドモード時には前記入力バッファと前記ホールドコンデンサとの接続を切り離すスイッチ回路と、を少なくとも備え、前記ホールドコンデンサに蓄積された電荷に応じた出力信号を出力するトラック・ホールド回路において、
前記入力バッファは、第１、第２の負荷抵抗を有し、差動信号入力端子対から入力された前記差動入力信号を増幅する第１の差動増幅回路と、該第１の差動増幅回路にて増幅された信号を前記スイッチ回路に出力する出力部とを備え、
前記フィードスルー減衰回路は、前記トラックモードと前記ホールドモードとを指定するトラック・ホールド制御信号を入力して、前記ホールドモード時に前記第１の差動増幅回路から前記第１の負荷抵抗に流れる電流とは逆方向の電流を前記第１の負荷抵抗に供給する第２の差動増幅回路と、前記トラックモードと前記ホールドモードとを指定するトラック・ホールド制御信号を入力して、前記ホールドモード時に前記第１の差動増幅回路から前記第２の負荷抵抗に流れる電流とは逆方向に流れる電流を前記第２の負荷抵抗に供給する第３の差動増幅回路と、前記入力バッファに入力される差動入力信号を入力して、前記第２の差動増幅回路と前記第３の差動増幅回路とに流れる電流を制御する第４の差動増幅回路とを備え、かつ、
前記第２の差動増幅回路を構成するトランジスタ対、前記第３の差動増幅回路を構成するトランジスタ対、の各トランジスタのエミッタそれぞれにエミッタ接続抵抗が接続されていることを特徴とするトラック・ホールド回路。
【請求項２】
入力信号に追随した出力信号を出力するトラックモードと入力信号から切り離して入力信号の電圧に応じた一定の出力信号を出力するホールドモードとにより動作するトラック・ホールド回路であって、差動入力信号を入力する入力バッファと、前記ホールドモード時に該入力バッファの出力を一定の値に維持するフィードスルー減衰回路と、前記トラックモード時には前記入力バッファとホールドコンデンサとを接続し、前記入力バッファの出力を前記ホールドコンデンサに印加し、前記ホールドモード時には前記入力バッファと前記ホールドコンデンサとの接続を切り離すスイッチ回路と、を少なくとも備え、前記ホールドコンデンサに蓄積された電荷に応じた出力信号を出力するトラック・ホールド回路において、
前記入力バッファは、第１、第２の負荷抵抗を有し、差動信号入力端子対から入力された前記差動入力信号を増幅する第１の差動増幅回路と、該第１の差動増幅回路にて増幅された信号を前記スイッチ回路に出力する出力部とを備え、
前記フィードスルー減衰回路は、前記トラックモードと前記ホールドモードとを指定するトラック・ホールド制御信号を入力して、前記ホールドモード時に前記第１の差動増幅回路から前記第１の負荷抵抗に流れる電流とは逆方向の電流を前記第１の負荷抵抗に供給する第２の差動増幅回路と、前記トラックモードと前記ホールドモードとを指定するトラック・ホールド制御信号を入力して、前記ホールドモード時に前記第１の差動増幅回路から前記第２の負荷抵抗に流れる電流とは逆方向に流れる電流を前記第２の負荷抵抗に供給する第３の差動増幅回路と、前記入力バッファに入力される差動入力信号を入力して、前記第２の差動増幅回路と前記第３の差動増幅回路とに流れる電流を制御する第４の差動増幅回路とを備え、かつ、
前記第２の差動増幅回路を構成するトランジスタ対、第３の差動増幅回路を構成するトランジスタ対、の各トランジスタのうち、前記トラック・ホールド制御信号として前記ホールドモードを指定するホールド信号がベースに入力されるトランジスタのエミッタそれぞれにエミッタ接続抵抗が接続されていることを特徴とするトラック・ホールド回路。
【請求項３】
請求項１または２に記載のトラック・ホールド回路において、
前記フィードスルー減衰回路の前記第２の差動増幅回路を構成する前記トランジスタ対の各トランジスタのベースは、前記トラック・ホールド制御信号の前記トラックモードを指定するトラック信号と前記ホールドモードを指定するホールド信号とがそれぞれ入力されるトラック・ホールド制御信号入力端子対に接続され、
前記第２の差動増幅回路を構成する前記トランジスタ対の各トランジスタのうち、前記ホールド信号がベースに入力される一方のトランジスタのコレクタは、前記入力バッファの前記第１の負荷抵抗に接続され、前記トラック信号がベースに入力される他方のトランジスタのコレクタは、コレクタ側電源に接続され、
前記第２の差動増幅回路を構成する前記トランジスタ対の各トランジスタのエミッタそれぞれは、前記エミッタ接続抵抗を介して、または、直接、前記第４の差動増幅回路を構成するトランジスタ対のうち一方のトランジスタのコレクタに接続され、
前記フィードスルー減衰回路の前記第３の差動増幅回路を構成する前記トランジスタ対の各トランジスタのベースは、前記トラック・ホールド制御信号の前記トラックモードを指定するトラック信号と前記ホールドモードを指定するホールド信号とがそれぞれ入力されるトラック・ホールド制御信号入力端子対に接続され、
前記第３の差動増幅回路を構成する前記トランジスタ対の各トランジスタのうち、前記ホールド信号がベースに入力される一方のトランジスタのコレクタは、前記入力バッファの前記第２の負荷抵抗に接続され、前記トラック信号がベースに入力される他方のトランジスタのコレクタは、コレクタ側電源に接続され、
前記第３の差動増幅回路を構成する前記トランジスタ対の各トランジスタのエミッタそれぞれは、前記エミッタ接続抵抗を介して、または、直接、前記第４の差動増幅回路を構成するトランジスタ対のうち他方のトランジスタのコレクタに接続されていることを特徴とするトラック・ホールド回路。
【請求項４】
請求項３に記載のトラック・ホールド回路において、
前記フィードスルー減衰回路の前記第４の差動増幅回路を構成する前記トランジスタ対の各トランジスタのベースは、前記差動入力信号が前記入力バッファに入力される前記差動信号入力端子対に接続され、
前記第４の差動増幅回路を構成する前記トランジスタ対の各トランジスタのエミッタは、それぞれの抵抗の一端に接続され、それぞれの前記抵抗の他端は、ともに、定電流源の一端に接続され、該定電流源の他端はエミッタ側電源に接続されていることを特徴とするトラック・ホールド回路。
【請求項５】
請求項３に記載のトラック・ホールド回路において、
前記フィードスルー減衰回路の前記第４の差動増幅回路を構成する前記トランジスタ対の各トランジスタごとに、定電流源を備え、
前記第４の差動増幅回路を構成する前記トランジスタ対の各トランジスタのベースは、前記差動入力信号が前記入力バッファに入力される前記差動信号入力端子対に接続され、
前記第４の差動増幅回路を構成する前記トランジスタ対の各トランジスタのエミッタは、それぞれの前記定電流源の一端に接続され、かつ、それぞれの該トランジスタのエミッタと該定電流源との接続点同士は抵抗によって接続され、それぞれの該定電流源の他端はエミッタ側電源に接続されていることを特徴とするトラック・ホールド回路。
【請求項６】
請求項３ないし５のいずれかに記載のトラック・ホールド回路において、
前記入力バッファの前記第１の差動増幅回路を構成するトランジスタ対の各トランジスタのベースは、前記差動入力信号が入力される前記差動信号入力端子対に接続され、
前記第１の差動増幅回路を構成する前記トランジスタ対の各トランジスタのコレクタは、それぞれ、前記第１、第２の負荷抵抗を介して、コレクタ側電源に接続され、
前記第１の差動増幅回路を構成する前記トランジスタ対の各トランジスタのエミッタは、それぞれ、抵抗を介して、ともに、定電流源の一端に接続され、該定電流源の他端はエミッタ側電源に接続されていることを特徴とするトラック・ホールド回路。
【請求項７】
請求項３ないし５のいずれかに記載のトラック・ホールド回路において、
前記入力バッファの前記第１の差動増幅回路を構成するトランジスタ対の各トランジスタごとに、定電流源を備え、
前記第１の差動増幅回路を構成する前記トランジスタ対の各トランジスタのベースは、前記差動入力信号が入力される前記差動信号入力端子対に接続され、
前記第１の差動増幅回路を構成する前記トランジスタ対の各トランジスタのコレクタは、それぞれ、前記第１、第２の負荷抵抗を介して、コレクタ側電源に接続され、
前記第１の差動増幅回路を構成する前記トランジスタ対の各トランジスタのエミッタは、それぞれの定電流源の一端に接続され、かつ、それぞれの該トランジスタのエミッタと該定電流源との接続点同士は抵抗によって接続され、それぞれの該定電流源の他端はエミッタ側電源に接続されていることを特徴とするトラック・ホールド回路。
【請求項８】
請求項６または７に記載のトラック・ホールド回路において、
前記入力バッファは、前記第１の差動増幅回路の動作を補助する補助差動増幅回路と、前記出力部を構成するエミッタフォロア対と、をさらに備え、
前記補助差動増幅回路を構成するトランジスタ対の各トランジスタのベースは、前記差動入力信号が入力される前記差動信号入力端子対に接続され、
前記補助差動増幅回路を構成するトランジスタ対の各トランジスタのエミッタは、それぞれ、抵抗を介して、ともに、定電流源の一端に接続され、該定電流源の他端はエミッタ側電源に接続され、
前記補助差動増幅回路を構成するトランジスタ対の各トランジスタのコレクタは、それぞれ、前記エミッタフォロア対を構成する各トランジスタのエミッタに接続されるとともに、前記スイッチ回路への差動出力信号を出力する差動信号接続部に接続され、
前記エミッタフォロア対を構成する各トランジスタのベースは、それぞれ、前記第１の差動増幅回路を構成するトランジスタ対の各トランジスタのコレクタと前記第１、第２の負荷抵抗とが接続された接続点に接続され、
前記エミッタフォロア対を構成する各トランジスタのコレクタは、コレクタ側電源に接続されていることを特徴とするトラック・ホールド回路。
【請求項９】
請求項６または７に記載のトラック・ホールド回路において、
前記入力バッファは、前記第１の差動増幅回路の動作を補助する補助差動増幅回路と、前記出力部を構成するエミッタフォロア対と、をさらに備え、
かつ、前記補助差動増幅回路を構成するトランジスタ対の各トランジスタごとに、定電流源を備え、
前記補助差動増幅回路を構成するトランジスタ対の各トランジスタのベースは、前記差動入力信号が入力される前記差動信号入力端子対に接続され、
前記補助差動増幅回路を構成するトランジスタ対の各トランジスタのエミッタは、それぞれの定電流源の一端に接続され、かつ、それぞれの該トランジスタのエミッタと該定電流源との接続点同士は抵抗によって接続され、それぞれの該定電流源の他端はエミッタ側電源に接続され、
前記補助差動増幅回路を構成するトランジスタ対の各トランジスタのコレクタは、それぞれ、前記エミッタフォロア対を構成する各トランジスタのエミッタに接続されるとともに、前記スイッチ回路への差動出力信号を出力する差動信号接続部に接続され、
前記エミッタフォロア対を構成する各トランジスタのベースは、それぞれ、前記第１の差動増幅回路を構成するトランジスタ対の各トランジスタのコレクタと前記第１、第２の負荷抵抗とが接続された接続点に接続され、
前記エミッタフォロア対を構成する各トランジスタのコレクタは、コレクタ側電源に接続されていることを特徴とするトラック・ホールド回路。
【請求項１０】
請求項３ないし９のいずれかに記載のトラック・ホールド回路において、
前記スイッチ回路は、前記トラックモードと前記ホールドモードとを指定するトラック・ホールド制御信号を入力して、当該スイッチ回路の接続状態切替部を構成する第１のエミッタフォロア用のトランジスタの動作を制御する第５の差動増幅回路と、前記トラックモードと前記ホールドモードとを指定するトラック・ホールド制御信号を入力して、当該スイッチ回路の接続状態切替部を構成する第２のエミッタフォロア用のトランジスタの動作を制御する第６の差動増幅回路とを備え、
前記第５の差動増幅回路を構成するトランジスタ対の各トランジスタのベースは、前記トラック・ホールド制御信号の前記トラックモードを指定するトラック信号と前記ホールドモードを指定するホールド信号とがそれぞれ入力されるトラック・ホールド制御信号入力端子対に接続され、
前記第５の差動増幅回路を構成する前記トランジスタ対の各トランジスタのうち、前記ホールド信号がベースに入力される一方のトランジスタのコレクタは、前記入力バッファの前記出力部から出力される差動出力信号のうち一方の出力信号が入力される前記第１のエミッタフォロア用のトランジスタのベースに接続され、前記トラック信号がベースに入力される他方のトランジスタのコレクタは、前記第１のエミッタフォロア用のトランジスタのエミッタに接続されるとともに、前記ホールドコンデンサのうち一方のホールドコンデンサの一端に接続され、
前記第５の差動増幅回路を構成する前記トランジスタ対の各トランジスタのエミッタは、ともに、定電流源の一端に接続され、該定電流源の他端はエミッタ側電源に接続され、
前記第６の差動増幅回路を構成するトランジスタ対の各トランジスタのベースは、前記トラック・ホールド制御信号の前記トラックモードを指定するトラック信号と前記ホールドモードを指定するホールド信号とがそれぞれ入力されるトラック・ホールド制御信号入力端子対に接続され、
前記第６の差動増幅回路を構成する前記トランジスタ対の各トランジスタのうち、前記ホールド信号がベースに入力される一方のトランジスタのコレクタは、前記入力バッファの前記出力部から出力される差動出力信号のうち他方の出力信号が入力される前記第２のエミッタフォロア用のトランジスタのベースに接続され、前記トラック信号がベースに入力される他方のトランジスタのコレクタは、前記第２のエミッタフォロア用のトランジスタのエミッタに接続されるとともに、前記ホールドコンデンサのうち他方のホールドコンデンサの一端に接続され、
前記第６の差動増幅回路を構成する前記トランジスタ対の各トランジスタのエミッタは、ともに、定電流源の一端に接続され、該定電流源の他端はエミッタ側電源に接続され、
前記第１、第２のエミッタフォロア用の各トランジスタのコレクタは、ともに、コレクタ側電源に接続され、前記ホールドコンデンサそれぞれの他端は、ともに、エミッタ側電源に接続されていることを特徴とするトラック・ホールド回路。
【請求項１１】
請求項１ないし１０のいずれかに記載のトラック・ホールド回路において、
前記ホールドコンデンサに蓄積された電荷に応じた電圧の出力信号を外部に出力する出力バッファをさらに備えていることを特徴とするトラック・ホールド回路。
【請求項１２】
請求項１ないし１１のいずれかに記載のトラック・ホールド回路において、
前記トラックモードと前記ホールドモードとを指定するトラック・ホールド制御信号として、前記スイッチ回路が前記トラックモードと前記ホールドモードとに応じて前記入力バッファと前記ホールドコンデンサとの接続状態を切り替えるために当該スイッチ回路に入力されるトラック・ホールド制御信号と、前記フィードスルー減衰回路に入力されるトラック・ホールド制御信号と、
の双方の信号電位レベルが異なることを特徴とするトラック・ホールド回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トラック・ホールド回路に関し、特に、アナログ・ディジタル変換器の入力部やディジタル・アナログ変換器の出力部などに好適に用いることが可能なトラック・ホールド回路に関する。
【背景技術】
【０００２】
トラック・ホールド回路とは、トラックモードの場合には入力信号に追随した出力信号を出力し、ホールドモードの場合においては、入力信号から切り離し、保持した入力信号電圧に応じた一定の出力信号を出力する回路である。その用途として、例えば、アナログ・ディジタル変換器の入力部にトラック・ホールド回路を設けることによってアナログ・ディジタル変換器を広帯域化することや、ディジタル・アナログ変換器の出力部にトラック・ホールド回路を設けることによってグリッチ（ノイズ等の波形歪み）の低減を図ることなどの効果が得られる。
【０００３】
従来のトラック・ホールド回路の構成として図５に示す回路構成が知られている。図５の回路構成に類似のものが、例えば、先行技術文献の非特許文献１のThorsten  Baumheinrichらによる“A  1-GSample/s  1０-b  Full  Nyquist  Silicon  Bipolar  Track  &  Hold  IC”，IEEE  Journal  of  SOLID-STATE  CIRCUITS，VOL．32，NO．12，(1997)に記載されている。
【０００４】
図５に示すように、トラック・ホールド回路は、一般に、入力信号に応じて電荷を蓄積するホールドコンデンサを内部に備えており、差動入力信号を入力する入力バッファ１、ホールドモード時に入力バッファ１の出力を一定の値に維持するフィードスルー（Ｆｅｅｄｔｈｒｏｕｇｈ）減衰回路２Ｂ、トラックモード時には入力バッファ１とホールドコンデンサとを接続し、入力バッファ１の出力を前記ホールドコンデンサに印加し、ホールドモード時には入力バッファ１と前記ホールドコンデンサとの接続を切り離すスイッチ回路３、前記ホールドコンデンサに蓄積された電荷に応じた電圧の出力信号を出力する出力バッファ４によって構成されている。
【０００５】
図５において、符号Ｑ１〜Ｑ１８、符号ＱＳ１およびＱＳ２はトランジスタ、符号ＲＥ１〜ＲＥ６は抵抗、符号ＲＬ１およびＲＬ２は第１および第２の負荷抵抗、符号ＩＳ１〜ＩＳ７は定電流源、符号ＣＨ１およびＣＨ２はホールドコンデンサである。
【０００６】
符号Ｔ１およびＨ１は第１のトラック・ホールド制御信号入力端子対であり、第１のトラック信号入力端子Ｔ１には第１のトラック・ホールド制御信号のトラック信号が、第１のホールド信号入力端子Ｈ１には第１のトラック・ホールド制御信号のホールド信号が入力される。また、符号Ｔ２およびＨ２は第２のトラック・ホールド制御信号入力端子対であり、第２のトラック信号入力端子Ｔ２には第２のトラック・ホールド制御信号のトラック信号が、第２のホールド信号入力端子Ｈ２には第２のトラック・ホールド制御信号のホールド信号が入力される。
【０００７】
また、符号Ｖｉｎ＋およびＶｉｎ−は差動信号入力端子対、符号Ｖｏｕｔ＋およびＶｏｕｔ−は差動信号出力端子対、符号Ｖｃｃはコレクタ側電源、符号Ｖｅｅはエミッタ側電源である。
【０００８】
図５に示すトラック・ホールド回路において、入力バッファ１は、第１の差動増幅回路を構成するトランジスタＱ１およびＱ２、第１および第２の負荷抵抗ＲＬ１およびＲＬ２、エミッタ側の抵抗ＲＥ１およびＲＥ２、定電流源ＩＳ１と、当該第１の差動増幅回路の非線形性を補償し、第１の差動増幅回路の動作を補助する補助差動増幅回路を構成するトランジスタＱ１１およびＱ１２、エミッタ側の抵抗ＲＥ３およびＲＥ４、定電流源ＩＳ６と、当該入力バッファ１の出力部を構成するエミッタフォロア用のトランジスタＱ９およびＱ１０とからなっている。
【０００９】
また、フィードスルー（Ｆｅｅｄｔｈｒｏｕｇｈ）減衰回路２Ｂは、第２の差動増幅回路を構成するトランジスタＱ１３およびＱ１４と、第３の差動増幅回路を構成するトランジスタＱ１５およびＱ１６と、第４の差動増幅回路を構成するトランジスタＱ１７およびＱ１８、エミッタ側の抵抗ＲＥ５およびＲＥ６、定電流源ＩＳ７とからなっている。
【００１０】
また、スイッチ回路３は、第５の差動増幅回路を構成するトランジスタＱ３およびＱ４、定電流源ＩＳ２と、第６の差動増幅回路を構成するトランジスタＱ５およびＱ６、定電流源ＩＳ３と、当該スイッチ回路３のモード切替用の接続状態切替部を構成する第１および第２のエミッタフォロア用のトランジスタＱＳ１およびＱＳ２とからなり、第１および第２のエミッタフォロア用のトランジスタＱＳ１およびＱＳ２には、それぞれ、ホールドコンデンサＣＨ１およびＣＨ２の一端が接続されるように構成されている。
【００１１】
また、出力バッファ４は、当該出力バッファ４の出力部を構成するエミッタフォロア用のトランジスタＱ７およびＱ８、定電流源ＩＳ４およびＩＳ５からなっている。
【００１２】
次に、図５に示すトラック・ホールド回路を構成する各回路素子の接続構成について説明する。図５において、差動信号入力端子対Ｖｉｎ＋およびＶｉｎ−から入力される差動入力信号は、入力バッファ１の第１の差動増幅回路を構成するトランジスタ対のトランジスタＱ１およびＱ２それぞれのベース、補助差動増幅回路を構成するトランジスタ対のトランジスタＱ１１およびＱ１２それぞれのベース、フィードスルー減衰回路２Ｂの第４の差動増幅回路を構成するトランジスタ対のトランジスタＱ１７およびＱ１８それぞれのべースに入力される。
【００１３】
入力バッファ１の第１の差動増幅回路を構成するトランジスタ対のトランジスタＱ１およびＱ２のエミッタは、抵抗ＲＥ１およびＲＥ２の一端にそれぞれ接続され、補助差動増幅回路を構成するトランジスタ対のトランジスタＱ１１およびＱ１２のエミッタは、抵抗ＲＥ３およびＲＥ４の一端にそれぞれ接続される。また、フィードスルー減衰回路２Ｂの第４の差動増幅回路を構成するトランジスタ対のトランジスタＱ１７およびＱ１８のエミッタは、抵抗ＲＥ５およびＲＥ６の一端にそれぞれ接続される。
【００１４】
入力バッファ１の抵抗ＲＥ１の他端および抵抗ＲＥ２の他端は定電流源ＩＳ１の一端に接続され、抵抗ＲＥ３の他端および抵抗ＲＥ４の他端は定電流源ＩＳ６の一端に接続され、フィードスルー減衰回路２Ｂの抵抗ＲＥ５の他端および抵抗ＲＥ６の他端は定電流源ＩＳ７の一端に接続され、入力バッファ１の定電流源ＩＳ１、ＩＳ６の他端およびフィードスルー減衰回路２Ｂの定電流源ＩＳ７の他端はエミッタ側電源Ｖｅｅに接続される。
【００１５】
入力バッファ１の第１の差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ１のコレクタは第１の負荷抵抗ＲＬ１の一端、出力部のエミッタフォロア対の一方のエミッタフォロアを構成するトランジスタＱ９のべースおよびフィードスルー減衰回路２Ｂの第２の差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ１３のコレクタに接続され、入力バッファ１の第１の差動増幅回路を構成するトランジスタ対の他方のトランジスタＱ２のコレクタは第２の負荷抵抗ＲＬ２の一端、出力部のエミッタフォロア対の他方のエミッタフォロアを構成するトランジスタＱ１０のべースおよびフィードスルー減衰回路２Ｂの第３の差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ１６のコレクタに接続される。
【００１６】
また、入力バッファ１の出力部のエミッタフォロア対を構成するトランジスタＱ９およびＱ１０のコレクタ、第１および第２の負荷抵抗ＲＬ１およびＲＬ２の他端はそれぞれコレクタ側電源Ｖｃｃに接続される。
【００１７】
また、入力バッファ１の出力部のエミッタフォロア対の一方のエミッタフォロアを構成するトランジスタＱ９のエミッタは補助差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ１１のコレクタおよびスイッチ回路３の第５の差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ３のコレクタおよびスイッチ回路３の接続状態切替部のエミッタフォロア対の一方のエミッタフォロアを構成するトランジスタＱＳ１のべースに接続される。
【００１８】
また、入力バッファ１の出力部のエミッタフォロア対の他方のエミッタフォロアを構成するトランジスタＱ１０のエミッタは補助差動増幅回路を構成するトランジスタ対の他方のトランジスタＱ１２のコレクタおよびスイッチ回路３の第６の差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ５のコレクタおよびスイッチ回路３の接続状態切替部のエミッタフォロア対の他方のエミッタフォロアを構成するトランジスタＱＳ２のべースに接続される。
【００１９】
つまり、入力バッファ１の第１の差動増幅回路を構成するトランジスタ対の各トランジスタＱ１およびＱ２のベースは、差動入力信号が入力される差動信号入力端子対Ｖｉｎ＋およびＶｉｎ−に接続され、第１の差動増幅回路を構成するトランジスタ対の各トランジスタＱ１およびＱ２のコレクタは、それぞれ、第１、第２の負荷抵抗ＲＬ１およびＲＬ２を介して、コレクタ側電源Ｖｃｃに接続され、第１の差動増幅回路を構成するトランジスタ対の各トランジスタＱ１およびＱ２のエミッタは、それぞれ、抵抗ＲＥ１およびＲＥ２を介して、ともに、定電流源ＩＳ１の一端に接続され、該定電流源ＩＳ１の他端はエミッタ側電源Ｖｅｅに接続される。
【００２０】
また、入力バッファ１の出力部のエミッタフォロア対を構成する各トランジスタＱ９およびＱ１０のベースは、第１の差動増幅回路を構成するトランジスタ対の各トランジスタＱ１およびＱ２のコレクタと第１および第２の負荷抵抗ＲＬ１およびＲＬ２との接続点に接続され、出力部のエミッタフォロア対を構成する各トランジスタＱ９およびＱ１０のコレクタは、コレクタ側電源Ｖｃｃに接続され、出力部のエミッタフォロア対を構成する各トランジスタＱ９およびＱ１０のエミッタは、それぞれ、補助差動増幅回路を構成するトランジスタ対の各トランジスタＱ１１およびＱ１２のコレクタに接続されるとともに、スイッチ回路３への差動出力信号を出力する差動信号接続部に接続されて、入力バッファ１から出力される差動出力信号は、スイッチ回路３の接続状態切替部を構成するエミッタフォロア用トランジスタＱＳ１およびＱＳ２のベースに入力される。
【００２１】
なお、補助差動増幅回路を構成するトランジスタ対の各トランジスタＱ１１およびＱ１２のベースは、前述のように、差動入力信号が入力される差動信号入力端子対Ｖｉｎ＋およびＶｉｎ−に接続され、補助差動増幅回路を構成するトランジスタ対の各トランジスタＱ１１およびＱ１２のエミッタは、前述のように、それぞれ、抵抗ＲＥ３およびＲＥ４を介して、ともに、定電流源ＩＳ６の一端に接続され、該定電流源ＩＳ６の他端はエミッタ側電源Ｖｅｅに接続される。
【００２２】
また、補助差動増幅回路を構成するトランジスタ対の各トランジスタＱ１１およびＱ１２のコレクタは、前述のように、それぞれ、出力部のエミッタフォロア対を構成する各トランジスタＱ９およびＱ１０のエミッタに接続されるとともに、スイッチ回路３への差動出力信号を出力する差動信号接続部に接続される。
【００２３】
スイッチ回路３の第５の差動増幅回路を構成するトランジスタ対のトランジスタＱ３およびＱ４のベース、第６の差動増幅回路を構成するトランジスタ対のトランジスタＱ５およびＱ６のべースには、第１のトラック・ホールド制御信号入力端子対Ｔ１およびＨ１から入力されるトラックモードおよびホールドモードを指定する信号である第１のトラック・ホールド制御信号のトラック信号およびホールド信号がそれぞれ入力される。
【００２４】
また、スイッチ回路３の第５の差動増幅回路を構成するトランジスタ対のトランジスタＱ３およびＱ４のエミッタは定電流源ＩＳ２の一端に接続され、第６の差動増幅回路を構成するトランジスタ対のトランジスタＱ５およびＱ６のエミッタは定電流源ＩＳ３の一端に接続され、定電流源ＩＳ２およびＩＳ３の他端はエミッタ側電源Ｖｅｅに接続される。
【００２５】
また、スイッチ回路３の第５の差動増幅回路を構成するトランジスタ対のうちホールド信号がベースに入力される一方のトランジスタＱ３のコレクタはスイッチ回路３の接続状態切替部の第１のエミッタフォロア用のトランジスタＱＳ１のベースに接続され、スイッチ回路３の第６の差動増幅回路を構成するトランジスタ対のうちホールド信号がベースに入力される一方のトランジスタＱ５のコレクタはスイッチ回路３の接続状態切替部の第２のエミッタフォロア用のトランジスタＱＳ２のベースに接続される。
【００２６】
また、スイッチ回路３の第５の差動増幅回路を構成するトランジスタ対のうちトラック信号がベースに入力される他方のトランジスタＱ４のコレクタはスイッチ回路３の接続状態切替部の第１のエミッタフォロア用のトランジスタＱＳ１のエミッタ、一方のホールドコンデンサＣＨ１の一端および出力バッファ４の一方のエミッタフォロアを構成するトランジスタＱ７のべースにそれぞれ接続される。
【００２７】
また、スイッチ回路３の第６の差動増幅回路を構成するトランジスタ対のうちトラック信号がベースに入力される他方のトランジスタＱ６のコレクタはスイッチ回路３の接続状態切替部の第２のエミッタフォロア用のトランジスタＱＳ２のエミッタ、他方のホールドコンデンサＣＨ２の一端および出力バッファ４の他方のエミッタフォロアを構成するトランジスタＱ８のべースにそれぞれ接続され、ホールドコンデンサＣＨ１およびＣＨ２の他端はエミッタ側電源Ｖｅｅに接続される。
【００２８】
出力バッファ４のエミッタフォロアを構成するトランジスタＱ７およびＱ８のコレクタはコレクタ側電源Ｖｃｃに接続され、エミッタフォロアを構成するトランジスタＱ７およびＱ８のエミッタは差動出力信号を差動信号出力端子対Ｖｏｕｔ＋およびＶｏｕｔ−から出力するとともに、定電流源ＩＳ４およびＩＳ５の一端にそれぞれ接続され、定電流源ＩＳ４およびＩＳ５の他端はエミッタ側電源Ｖｅｅに接続される。
【００２９】
フィードスルー減衰回路２Ｂの第２の差動増幅回路を構成するトランジスタ対のトランジスタＱ１３およびＱ１４のベース、第３の差動増幅回路を構成するトランジスタ対のトランジスタＱ１６およびＱ１５のべースには、第２のトラック・ホールド制御信号入力端子対Ｔ２およびＨ２から入力される第２のトラック・ホールド制御信号のトラック信号およびホールド信号がそれぞれ入力される。
【００３０】
なお、第２のトラック・ホールド制御信号は第１のトラック・ホールド制御信号と電位レベルは異なるが、同一のタイミングで入力される。つまり、トラックモードとホールドモードとを指定するトラック・ホールド制御信号として、スイッチ回路３がトラックモードとホールドモードとに応じて入力バッファ１とホールドコンデンサＣＨ１、ＣＨ２との接続状態を切り替えるためにスイッチ回路３に入力される第１のトラック・ホールド制御信号と、フィードスルー(Ｆｅｅｄｔｈｒｏｕｇｈ)減衰回路２Ｂに入力される第２のトラック・ホールド制御信号とは、同一のタイミングで入力されるが、双方の信号電位レベルは異なっている。
【００３１】
また、フィードスルー減衰回路２Ｂの第２の差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ１３のコレクタおよび第３の差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ１６のコレクタは、前述のように、入力バッファ１の第１の差動増幅回路の第１の負荷抵抗ＲＬ１および第２の負荷抵抗ＲＬ２の一端と第１の差動増幅回路を構成するトランジスタ対のトランジスタＱ１およびＱ２のコレクタとの接続点つまり入力バッファ１の出力部のエミッタフォロア対を構成するトランジスタＱ９およびＱ１０のベースにそれぞれ接続される。
【００３２】
また、フィードスルー減衰回路２Ｂの第２の差動増幅回路を構成するトランジスタ対の他方のトランジスタＱ１４のコレクタおよび第３の差動増幅回路を構成するトランジスタ対の他方のトランジスタＱ１５のコレクタは、コレクタ側電源Ｖｃｃに接続される。
【００３３】
また、フィードスルー減衰回路２Ｂの第２の差動増幅回路を構成するトランジスタ対のトランジスタＱ１３およびＱ１４のエミッタは第４の差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ１７のコレクタに直接接続され、第３の差動増幅回路を構成するトランジスタ対のトランジスタＱ１５およびＱ１６のエミッタは第４の差動増幅回路を構成するトランジスタ対の他方のトランジスタＱ１８のコレクタに直接接続される。
【００３４】
なお、第４の差動増幅回路を構成するトランジスタ対の各トランジスタＱ１７およびＱ１８のベースは、前述のように、差動入力信号が入力バッファ１に入力される差動信号入力端子対Ｖｉｎ＋およびＶｉｎ−に接続され、第４の差動増幅回路を構成するトランジスタ対の各トランジスタＱ１７およびＱ１８のエミッタは、前述のように、抵抗ＲＥ５およびＲＥ６の一端に接続され、抵抗ＲＥ５およびＲＥ６の他端は、ともに、定電流源ＩＳ７の一端に接続され、定電流源ＩＳ７の他端はエミッタ側電源Ｖｅｅに接続される。
【００３５】
次に、図５に示す従来のトラック・ホールド回路の動作について説明する。まず、トランジスタＱ１、Ｑ２、Ｑ９、Ｑ１０、Ｑ１１およびＱ１２と、第１、第２の負荷抵抗ＲＬ１、ＲＬ２、抵抗ＲＥ１〜ＲＥ４と定電流源ＩＳ１、ＩＳ６とから構成される入力バッファ１の動作について説明する。差動信号入力端子対Ｖｉｎ＋およびＶｉｎ−から入力される差動入力信号は、前述のように、入力バッファ１の第１の差動増幅回路を構成するトランジスタ対のトランジスタＱ１およびＱ２それぞれのベース、補助差動増幅回路を構成するトランジスタ対のＱ１１およびＱ１２それぞれのベース、フィードスルー減衰回路２Ｂの第４の差動増幅回路を構成するトランジスタ対のトランジスタＱ１７およびＱ１８それぞれのべースに入力される。
【００３６】
ここで、第１の差動増幅回路を構成するトランジスタ対のトランジスタＱ１およびＱ２のべース・エミッタ電圧とコレクタ電流との関係は、一般に、非線形な関係にあるため、第１および第２の負荷抵抗ＲＬ１およびＲＬ２の一端に出力される差動電圧信号には歪みが生じる。この非線形性を補償するために、入力バッファ１の出力部を構成するエミッタフォロア対のトランジスタＱ９およびＱ１０にはトランジスタＱ１１およびＱ１２と抵抗ＲＥ３およびＲＥ４と定電流源ＩＳ６とからなる補助差動増幅回路が接続されている。
【００３７】
補助差動増幅回路を構成するトランジスタ対のトランジスタＱ１１およびＱ１２のコレクタには第１の差動増幅回路を構成するトランジスタ対のトランジスタＱ１およびＱ２のコレクタ電流の複製電流が発生しており、該複製電流は、出力部のエミッタフォロア対を構成するトランジスタＱ９およびＱ１０のバイアス電流としての役割を果たしている。
【００３８】
したがって、出力部のエミッタフォロア対を構成するトランジスタＱ９およびＱ１０のべース・エミッタ電圧とエミッタ電流（＝トランジスタＱ１１およびＱ１２のコレクタ電流）との関係は、第１の差動増幅回路を構成するトランジスタ対のトランジスタＱ１およびＱ２のべース・エミッタ電圧とコレクタ電流との関係とはちょうど逆特性となり、トランジスタＱ１およびＱ２のトランジスタ対からなる第１の差動増幅回路で発生する非線形性を、出力部を構成するトランジスタＱ９およびＱ１０の各エミッタフォロアによって補償することができる。而して、第１の差動増幅回路にて線形に増幅された差動出力信号は出力部のエミッタフォロア対を構成するトランジスタＱ９およびＱ１０のエミッタから、すなわち、スイッチ回路３との差動信号接続部から出力され、スイッチ回路３に入力される。
【００３９】
次に、トランジスタＱ３、Ｑ４、Ｑ５、Ｑ６、ＱＳ１およびＱＳ２と定電流源ＩＳ２、ＩＳ３とから構成されるスイッチ回路３の動作について説明する。
【００４０】
スイッチ回路３は、トラックモードにおいては、第１のトラック・ホールド制御信号入力端子対Ｔ１およびＨ１のうち第１のトラック信号入力端子Ｔ１がＨｉｇｈレベル、第１のホールド信号入力端子Ｈ１がＬｏｗレベルとなり、第５および第６の差動増幅回路それぞれを構成するトランジスタ対のうちトラック信号がベースに入力される一方のトランジスタＱ４およびＱ６がＯｎ、第５および第６の差動増幅回路それぞれを構成するトランジスタ対のうちホールド信号がベースに入力される他方のトランジスタＱ３およびＱ５がＯｆｆとなる。すると、スイッチ回路３の接続状態切替部を構成する第１および第２のエミッタフォロア用のトランジスタＱＳ１およびＱＳ２には定電流源ＩＳ２およびＩＳ３の出力電流がそれぞれ供給され、トランジスタＱＳ１およびＱＳ２はエミッタフォロアとして動作する。
【００４１】
したがって、入力バッファ１の出力部のエミッタフォロア対を構成するトランジスタＱ９およびＱ１０から入力されてくる、差動入力信号に相当する電荷がホールドコンデンサＣＨ１およびＣＨ２に充電される。その結果、トラックモードにおいては、差動入力信号に追随してホールドコンデンサＣＨ１およびＣＨ２に蓄積されていく電荷に相当する電圧の差動出力信号が出力バッファ４を介して差動信号出力端子対Ｖｏｕｔ＋およびＶｏｕｔ−から出力される。
【００４２】
一方、ホールドモードにおいては、第１のトラック・ホールド制御信号入力端子対Ｔ１およびＨ１のうち第１のトラック信号入力端子Ｔ１がＬｏｗレベル、第１のホールド信号入力端子Ｈ１はＨｉｇｈレベルとなり、第５および第６の差動増幅回路それぞれを構成するトランジスタ対のうちトラック信号がベースに入力される一方のトランジスタＱ４およびＱ６がＯｆｆ、第５および第６の差動増幅回路それぞれを構成するトランジスタ対のうちホールド信号がベースに入力される他方のトランジスタＱ３およびＱ５がＯｎとなる。すると、定電流源ＩＳ２およびＩＳ３の出力電流はホールド信号がベースに入力される他方のトランジスタＱ３およびＱ５を介して流れることになり、スイッチ回路３の接続状態切替部を構成する第１および第２のエミッタフォロア用のトランジスタＱＳ１およびＱＳ２への電流の供給がなくなる。
【００４３】
したがって、ホールドモードにおいては、スイッチ回路３の接続状態切替部を構成する第１および第２のエミッタフォロア用のトランジスタＱＳ１およびＱＳ２がＯｆｆ状態となるため、入力バッファ１はホールドコンデンサＣＨ１およびＣＨ２から切り離され、ホールドコンデンサＣＨ１およびＣＨ２に蓄積されていた電荷に相当する電圧の差動出力信号が出力バッファ４を介して差動信号出力端子対Ｖｏｕｔ＋およびＶｏｕｔ−から出力される。
【００４４】
最後に、トランジスタＱ１３〜Ｑ１８と、抵抗ＲＥ５およびＲＥ６と、定電流源ＩＳ７とから構成されるフィードスルー（Ｆｅｅｄｔｈｒｏｕｇｈ）減衰回路２Ｂの動作について説明する。フィードスルー減衰回路２Ｂは、トラックモードにおいては、第２のトラック・ホールド制御信号入力端子対Ｔ２およびＨ２のうち第２のトラック信号入力端子Ｔ２がＨｉｇｈレベル、第２のホールド信号入力端子Ｈ２がＬｏｗレベルとなり、第２および第３の差動増幅回路それぞれを構成するトランジスタ対のうちホールド信号がベースに入力される一方のトランジスタＱ１３およびＱ１６がＯｆｆ、第２および第３の差動増幅回路それぞれを構成するトランジスタ対のうちトラック信号がベースに入力される他方のトランジスタＱ１４およびＱ１５がＯｎとなる。
【００４５】
すると、第４の差動増幅回路を構成するトランジスタ対のトランジスタＱ１７およびＱ１８のコレクタ電流は、第２および第３の差動増幅回路それぞれを構成するトランジスタ対のうちトラック信号がベースに入力される他方のトランジスタＱ１４およびＱ１５に供給される状態になり、フィードスルー減衰回路２Ｂは入力バッファ１の信号伝達経路に対してなんら影響を与えない。
【００４６】
一方、ホールドモードにおいては、第２のトラック・ホールド制御信号入力端子対Ｔ２およびＨ２のうち第２のトラック信号入力端子Ｔ２がＬｏｗレベル、第２のホールド信号入力端子Ｈ２がＨｉｇｈレベルとなり、第２および第３の差動増幅回路それぞれを構成するトランジスタ対のうちホールド信号がベースに入力される一方のトランジスタＱ１３およびＱ１６がＯｎ、第２および第３の差動増幅回路それぞれを構成するトランジスタ対のうちトラック信号がベースに入力される他方のトランジスタＱ１４およびＱ１５がＯｆｆとなる。
【００４７】
すると、第４の差動増幅回路を構成するトランジスタ対のトランジスタＱ１７およびＱ１８のコレクタ電流は、第２および第３の差動増幅回路それぞれを構成するトランジスタ対のうちホールド信号がベースに入力される一方のトランジスタＱ１３およびＱ１６を介して、入力バッファ１を構成する第１の負荷抵抗ＲＬ１および第２の負荷抵抗ＲＬ２にそれぞれ供給される。
【００４８】
ここで、第４の差動増幅回路を構成するトランジスタ対のトランジスタＱ１７およびＱ１８のコレクタ電流それぞれは、つまり、ホールドモード時において、入力バッファ１を構成する第１の負荷抵抗ＲＬ１および第２の負荷抵抗ＲＬ２に供給される電流のそれぞれは、入力バッファ１の第１の差動増幅回路を構成するトランジスタ対のトランジスタＱ１およびＱ２のコレクタ電流それぞれに対して逆相であるため、入力バッファ１の出力部のエミッタフォロア対を構成するトランジスタＱ９およびＱ１０のべース電位はホールドモードにおいて常に一定の値に維持される状態になる。したがって、ホールドモードにおいては、入力バッファ１の出力部のエミッタフォロア対を構成するトランジスタＱ９およびＱ１０のべース電位の変動がないため、入力バッファ１から出力される出力信号つまり入力バッファ１の出力部のエミッタフォロア対を構成するトランジスタＱ９およびＱ１０のエミッタから出力される差動出力信号の変動の影響が出力側に漏れ出る現象いわゆるフィードスルー（Ｆｅｅｄｔｈｒｏｕｇｈ）を抑えることが可能となる。
【先行技術文献】
【非特許文献】
【００４９】
【非特許文献１】Thorsten  Baumheinrich，Bernd  Pregardier，and  Ulrich  Langmann；“A  1-GSample/s  1０-b  Full  Nyquist  Silicon  Bipolar  Track  &  Hold  IC”，IEEE  Journal  of  SOLID-STATE  CIRCUITS，VOL．32，NO．12，(1997)，pp．1951-1960。
【発明の概要】
【発明が解決しようとする課題】
【００５０】
図５に示したような従来構成のトラック・ホールド回路においては、トラックモードからホールドモードへ遷移する際に発生する電圧オフセットいわゆるペデスタル（Ｐｅｄｅｓｔａｌ）のために、精度が劣化するという問題がある。
【００５１】
該ペデスタル（Ｐｅｄｅｓｔａｌ）の発生理由は、次の通りである。トラックモードからホールドモードへ遷移する際に、図５のフィードスルー（Ｆｅｅｄｔｈｒｏｕｇｈ）減衰回路２Ｂの第２および第３の差動増幅回路それぞれを構成するトランジスタ対のうちホールド信号がベースに入力される一方のトランジスタＱ１３およびＱ１６を介して引き抜かれる電流のために、入力バッファ１の出力部のエミッタフォロア対を構成するトランジスタＱ９およびＱ１０のべース電位が過度に低下してしまい、入力バッファ１からスイッチ回路３へ差動出力信号を出力する入力バッファ１の差動信号接続部となる入力バッファ１の出力端子対（つまり出力部のエミッタフォロア対を構成するトランジスタＱ９およびＱ１０のエミッタ端子）から出力される差動出力信号にリンギングが発生してしまう。
【００５２】
かくのごとく、入力バッファ１の出力端子対から出力される差動出力信号に生じるリンギングのために、スイッチ回路３の接続状態切替部を構成する第１および第２のエミッタフォロア用のトランジスタＱＳ１およびＱＳ２のべース・エミッタ接合容量を介してホールドコンデンサＣＨ１およびＣＨ２に電荷が注入されて、電圧オフセットすなわちペデスタル（Ｐｅｄｅｓｔａｌ）が発生してしまう。
【００５３】
図６は、図５に示すような従来構成のトラック・ホールド回路の入力バッファ１の出力波形（つまり出力部のエミッタフォロア対を構成するトランジスタＱ９およびＱ１０のエミッタ端子の出力信号波形）とホールドコンデンサＣＨ１、ＣＨ２の一端の電圧波形とを示す波形図であり、１．２５ＧＨｚの正弦波を入力信号として与え、５Ｇｓｐｓで動作させたときの入力バッファ１の出力波形とホールドコンデンサＣＨ１、ＣＨ２の一端の電圧波形とのシミュレーション結果を示している。実線が入力バッファ１の出力波形であり、破線がホールドコンデンサＣＨ１、ＣＨ２の一端の電圧波形である。
【００５４】
本シミュレーションには、回路シミュレータとして汎用的であるＳＰＩＣＥ（Simulation  Program  with  Integrated  Circuit  Emphasis）を用いている。トラックモードからホールドモードへ遷移する際に、図６に破線の丸印で囲んで示しているように、入力バッファ１の出力端子対には大きなリンギングが発生して、ホールドコンデンサＣＨ１およびＣＨ２に電圧誤差いわゆるペデスタル（Ｐｅｄｅｓｔａｌ）を発生させていることが分かる。
【００５５】
ペデスタル（Ｐｅｄｅｓｔａｌ）を抑える技術として、前記非特許文献１のＦｉｇ．７に記載されているようなペデスタル（Ｐｅｄｅｓｔａｌ）補償回路（Pedestal  Compensation  Circuit）が知られている。該ペデスタル補償回路は、図５のトラック・ホールド回路の場合、フィードスルー（Ｆｅｅｄｔｈｒｏｕｇｈ）減衰回路２Ｂがトラックモードからホールドモードへ遷移する際に入力バッファ１の出力部に発生する電圧とは逆相の電圧を発生させて、入力バッファ１の出力部のエミッタフォロア対を構成するトランジスタＱ９およびＱ１０のべース電位へフィードバックする回路である。しかし、ペデスタル補償回路はトラックモードとホールドモードとにおけるトランジスタＱ９およびＱ１０のべース電位の変化が大きく、また、フィードバック機構を用いているために数Ｇｓｐｓを超えるような高速のトラック・ホールド回路には不向きな回路である。さらには、ペデスタル補償回路の付加により、回路規模が大きくなるという問題もある。
【００５６】
本発明は、従来のトラック・ホールド回路における前述のような課題を解決するためになされたものであり、ペデスタル補償回路を用いることなく、トラックモードからホールドモードへ遷移する際に発生する電圧誤差いわゆるペデスタル（Ｐｅｄｅｓｔａｌ）を低減することが可能なトラック・ホールド回路を提供することを目的としている。
【課題を解決するための手段】
【００５７】
本発明は、前述の課題を解決するために、以下のごとき各技術手段から構成されている。
【００５８】
第１の技術手段は、入力信号に追随した出力信号を出力するトラックモードと入力信号から切り離して入力信号の電圧に応じた一定の出力信号を出力するホールドモードとにより動作するトラック・ホールド回路であって、差動入力信号を入力する入力バッファと、前記ホールドモード時に該入力バッファの出力を一定の値に維持するフィードスルー減衰回路と、前記トラックモード時には前記入力バッファとホールドコンデンサとを接続し、前記入力バッファの出力を前記ホールドコンデンサに印加し、前記ホールドモード時には前記入力バッファと前記ホールドコンデンサとの接続を切り離すスイッチ回路と、を少なくとも備え、前記ホールドコンデンサに蓄積された電荷に応じた出力信号を出力するトラック・ホールド回路において、前記入力バッファは、第１、第２の負荷抵抗を有し、差動信号入力端子対から入力された前記差動入力信号を増幅する第１の差動増幅回路と、該第１の差動増幅回路にて増幅された信号を前記スイッチ回路に出力する出力部とを備え、前記フィードスルー減衰回路は、前記トラックモードと前記ホールドモードとを指定するトラック・ホールド制御信号を入力して、前記ホールドモード時に前記第１の差動増幅回路から前記第１の負荷抵抗に流れる電流とは逆方向の電流を前記第１の負荷抵抗に供給する第２の差動増幅回路と、前記トラックモードと前記ホールドモードとを指定するトラック・ホールド制御信号を入力して、前記ホールドモード時に前記第１の差動増幅回路から前記第２の負荷抵抗に流れる電流とは逆方向に流れる電流を前記第２の負荷抵抗に供給する第３の差動増幅回路と、前記入力バッファに入力される差動入力信号を入力して、前記第２の差動増幅回路と前記第３の差動増幅回路とに流れる電流を制御する第４の差動増幅回路とを備え、かつ、前記第２の差動増幅回路を構成するトランジスタ対、前記第３の差動増幅回路を構成するトランジスタ対、の各トランジスタのエミッタそれぞれにエミッタ接続抵抗が接続されていることを特徴とする。
【００５９】
第２の技術手段は、入力信号に追随した出力信号を出力するトラックモードと入力信号から切り離して入力信号の電圧に応じた一定の出力信号を出力するホールドモードとにより動作するトラック・ホールド回路であって、差動入力信号を入力する入力バッファと、前記ホールドモード時に該入力バッファの出力を一定の値に維持するフィードスルー減衰回路と、前記トラックモード時には前記入力バッファとホールドコンデンサとを接続し、前記入力バッファの出力を前記ホールドコンデンサに印加し、前記ホールドモード時には前記入力バッファと前記ホールドコンデンサとの接続を切り離すスイッチ回路と、を少なくとも備え、前記ホールドコンデンサに蓄積された電荷に応じた出力信号を出力するトラック・ホールド回路において、前記入力バッファは、第１、第２の負荷抵抗を有し、差動信号入力端子対から入力された前記差動入力信号を増幅する第１の差動増幅回路と、該第１の差動増幅回路にて増幅された信号を前記スイッチ回路に出力する出力部とを備え、前記フィードスルー減衰回路は、前記トラックモードと前記ホールドモードとを指定するトラック・ホールド制御信号を入力して、前記ホールドモード時に前記第１の差動増幅回路から前記第１の負荷抵抗に流れる電流とは逆方向の電流を前記第１の負荷抵抗に供給する第２の差動増幅回路と、前記トラックモードと前記ホールドモードとを指定するトラック・ホールド制御信号を入力して、前記ホールドモード時に前記第１の差動増幅回路から前記第２の負荷抵抗に流れる電流とは逆方向に流れる電流を前記第２の負荷抵抗に供給する第３の差動増幅回路と、前記入力バッファに入力される差動入力信号を入力して、前記第２の差動増幅回路と前記第３の差動増幅回路とに流れる電流を制御する第４の差動増幅回路とを備え、かつ、前記第２の差動増幅回路を構成するトランジスタ対、第３の差動増幅回路を構成するトランジスタ対、の各トランジスタのうち、前記トラック・ホールド制御信号として前記ホールドモードを指定するホールド信号がベースに入力されるトランジスタのエミッタそれぞれにエミッタ接続抵抗が接続されていることを特徴とする。
【００６０】
第３の技術手段は、前記第１または第２の技術手段に記載のトラック・ホールド回路において、前記フィードスルー減衰回路の前記第２の差動増幅回路を構成する前記トランジスタ対の各トランジスタのベースは、前記トラック・ホールド制御信号の前記トラックモードを指定するトラック信号と前記ホールドモードを指定するホールド信号とがそれぞれ入力されるトラック・ホールド制御信号入力端子対に接続され、前記第２の差動増幅回路を構成する前記トランジスタ対の各トランジスタのうち、前記ホールド信号がベースに入力される一方のトランジスタのコレクタは、前記入力バッファの前記第１の負荷抵抗に接続され、前記トラック信号がベースに入力される他方のトランジスタのコレクタは、コレクタ側電源に接続され、前記第２の差動増幅回路を構成する前記トランジスタ対の各トランジスタのエミッタそれぞれは、前記エミッタ接続抵抗を介して、または、直接、前記第４の差動増幅回路を構成するトランジスタ対のうち一方のトランジスタのコレクタに接続され、前記フィードスルー減衰回路の前記第３の差動増幅回路を構成する前記トランジスタ対の各トランジスタのベースは、前記トラック・ホールド制御信号の前記トラックモードを指定するトラック信号と前記ホールドモードを指定するホールド信号とがそれぞれ入力されるトラック・ホールド制御信号入力端子対に接続され、前記第３の差動増幅回路を構成する前記トランジスタ対の各トランジスタのうち、前記ホールド信号がベースに入力される一方のトランジスタのコレクタは、前記入力バッファの前記第２の負荷抵抗に接続され、前記トラック信号がベースに入力される他方のトランジスタのコレクタは、コレクタ側電源に接続され、前記第３の差動増幅回路を構成する前記トランジスタ対の各トランジスタのエミッタそれぞれは、前記エミッタ接続抵抗を介して、または、直接、前記第４の差動増幅回路を構成するトランジスタ対のうち他方のトランジスタのコレクタに接続されていることを特徴とする。
【００６１】
第４の技術手段は、前記第３の技術手段に記載のトラック・ホールド回路において、前記フィードスルー減衰回路の前記第４の差動増幅回路を構成する前記トランジスタ対の各トランジスタのベースは、前記差動入力信号が前記入力バッファに入力される前記差動信号入力端子対に接続され、前記第４の差動増幅回路を構成する前記トランジスタ対の各トランジスタのエミッタは、それぞれの抵抗の一端に接続され、それぞれの前記抵抗の他端は、ともに、定電流源の一端に接続され、該定電流源の他端はエミッタ側電源に接続されていることを特徴とする。
【００６２】
第５の技術手段は、前記第３の技術手段に記載のトラック・ホールド回路において前記フィードスルー減衰回路の前記第４の差動増幅回路を構成する前記トランジスタ対の各トランジスタごとに、定電流源を備え、前記第４の差動増幅回路を構成する前記トランジスタ対の各トランジスタのベースは、前記差動入力信号が前記入力バッファに入力される前記差動信号入力端子対に接続され、前記第４の差動増幅回路を構成する前記トランジスタ対の各トランジスタのエミッタは、それぞれの前記定電流源の一端に接続され、かつ、それぞれの該トランジスタのエミッタと該定電流源との接続点同士は抵抗によって接続され、それぞれの該定電流源の他端はエミッタ側電源に接続されていることを特徴とする。
【００６３】
第６の技術手段は、前記第３ないし第５の技術手段のいずれかに記載のトラック・ホールド回路において、前記入力バッファの前記第１の差動増幅回路を構成するトランジスタ対の各トランジスタのベースは、前記差動入力信号が入力される前記差動信号入力端子対に接続され、前記第１の差動増幅回路を構成する前記トランジスタ対の各トランジスタのコレクタは、それぞれ、前記第１、第２の負荷抵抗を介して、コレクタ側電源に接続され、前記第１の差動増幅回路を構成する前記トランジスタ対の各トランジスタのエミッタは、それぞれ、抵抗を介して、ともに、定電流源の一端に接続され、該定電流源の他端はエミッタ側電源に接続されていることを特徴とする。
【００６４】
第７の技術手段は、前記第３ないし第５の技術手段のいずれかに記載のトラック・ホールド回路において、前記入力バッファの前記第１の差動増幅回路を構成するトランジスタ対の各トランジスタごとに、定電流源を備え、前記第１の差動増幅回路を構成する前記トランジスタ対の各トランジスタのベースは、前記差動入力信号が入力される前記差動信号入力端子対に接続され、前記第１の差動増幅回路を構成する前記トランジスタ対の各トランジスタのコレクタは、それぞれ、前記第１、第２の負荷抵抗を介して、コレクタ側電源に接続され、前記第１の差動増幅回路を構成する前記トランジスタ対の各トランジスタのエミッタは、それぞれの定電流源の一端に接続され、かつ、それぞれの該トランジスタのエミッタと該定電流源との接続点同士は抵抗によって接続され、それぞれの該定電流源の他端はエミッタ側電源に接続されていることを特徴とする。
【００６５】
第８の技術手段は、前記第６または第７の技術手段に記載のトラック・ホールド回路において、前記入力バッファは、前記第１の差動増幅回路の動作を補助する補助差動増幅回路と、前記出力部を構成するエミッタフォロア対と、をさらに備え、前記補助差動増幅回路を構成するトランジスタ対の各トランジスタのベースは、前記差動入力信号が入力される前記差動信号入力端子対に接続され、前記補助差動増幅回路を構成するトランジスタ対の各トランジスタのエミッタは、それぞれ、抵抗を介して、ともに、定電流源の一端に接続され、該定電流源の他端はエミッタ側電源に接続され、前記補助差動増幅回路を構成するトランジスタ対の各トランジスタのコレクタは、それぞれ、前記エミッタフォロア対を構成する各トランジスタのエミッタに接続されるとともに、前記スイッチ回路への差動出力信号を出力する差動信号接続部に接続され、前記エミッタフォロア対を構成する各トランジスタのベースは、それぞれ、前記第１の差動増幅回路を構成するトランジスタ対の各トランジスタのコレクタと前記第１、第２の負荷抵抗とが接続された接続点に接続され、前記エミッタフォロア対を構成する各トランジスタのコレクタは、コレクタ側電源に接続されていることを特徴とする。
【００６６】
第９の技術手段は、前記第６または第７の技術手段に記載のトラック・ホールド回路において、前記入力バッファは、前記第１の差動増幅回路の動作を補助する補助差動増幅回路と、前記出力部を構成するエミッタフォロア対と、をさらに備え、かつ、前記補助差動増幅回路を構成するトランジスタ対の各トランジスタごとに、定電流源を備え、前記補助差動増幅回路を構成するトランジスタ対の各トランジスタのベースは、前記差動入力信号が入力される前記差動信号入力端子対に接続され、前記補助差動増幅回路を構成するトランジスタ対の各トランジスタのエミッタは、それぞれの定電流源の一端に接続され、かつ、それぞれの該トランジスタのエミッタと該定電流源との接続点同士は抵抗によって接続され、それぞれの該定電流源の他端はエミッタ側電源に接続され、前記補助差動増幅回路を構成するトランジスタ対の各トランジスタのコレクタは、それぞれ、前記エミッタフォロア対を構成する各トランジスタのエミッタに接続されるとともに、前記スイッチ回路への差動出力信号を出力する差動信号接続部に接続され、前記エミッタフォロア対を構成する各トランジスタのベースは、それぞれ、前記第１の差動増幅回路を構成するトランジスタ対の各トランジスタのコレクタと前記第１、第２の負荷抵抗とが接続された接続点に接続され、前記エミッタフォロア対を構成する各トランジスタのコレクタは、コレクタ側電源に接続されていることを特徴とする。
【００６７】
第１０の技術手段は、前記第３ないし第９の技術手段のいずれかに記載のトラック・ホールド回路において、前記スイッチ回路は、前記トラックモードと前記ホールドモードとを指定するトラック・ホールド制御信号を入力して、当該スイッチ回路の接続状態切替部を構成する第１のエミッタフォロア用のトランジスタの動作を制御する第５の差動増幅回路と、前記トラックモードと前記ホールドモードとを指定するトラック・ホールド制御信号を入力して、当該スイッチ回路の接続状態切替部を構成する第２のエミッタフォロア用のトランジスタの動作を制御する第６の差動増幅回路とを備え、前記第５の差動増幅回路を構成するトランジスタ対の各トランジスタのベースは、前記トラック・ホールド制御信号の前記トラックモードを指定するトラック信号と前記ホールドモードを指定するホールド信号とがそれぞれ入力されるトラック・ホールド制御信号入力端子対に接続され、前記第５の差動増幅回路を構成する前記トランジスタ対の各トランジスタのうち、前記ホールド信号がベースに入力される一方のトランジスタのコレクタは、前記入力バッファの前記出力部から出力される差動出力信号のうち一方の出力信号が入力される前記第１のエミッタフォロア用のトランジスタのベースに接続され、前記トラック信号がベースに入力される他方のトランジスタのコレクタは、前記第１のエミッタフォロア用のトランジスタのエミッタに接続されるとともに、前記ホールドコンデンサのうち一方のホールドコンデンサの一端に接続され、前記第５の差動増幅回路を構成する前記トランジスタ対の各トランジスタのエミッタは、ともに、定電流源の一端に接続され、該定電流源の他端はエミッタ側電源に接続され、前記第６の差動増幅回路を構成するトランジスタ対の各トランジスタのベースは、前記トラック・ホールド制御信号の前記トラックモードを指定するトラック信号と前記ホールドモードを指定するホールド信号とがそれぞれ入力されるトラック・ホールド制御信号入力端子対に接続され、前記第６の差動増幅回路を構成する前記トランジスタ対の各トランジスタのうち、前記ホールド信号がベースに入力される一方のトランジスタのコレクタは、前記入力バッファの前記出力部から出力される差動出力信号のうち他方の出力信号が入力される前記第２のエミッタフォロア用のトランジスタのベースに接続され、前記トラック信号がベースに入力される他方のトランジスタのコレクタは、前記第２のエミッタフォロア用のトランジスタのエミッタに接続されるとともに、前記ホールドコンデンサのうち他方のホールドコンデンサの一端に接続され、前記第６の差動増幅回路を構成する前記トランジスタ対の各トランジスタのエミッタは、ともに、定電流源の一端に接続され、該定電流源の他端はエミッタ側電源に接続され、前記第１、第２のエミッタフォロア用の各トランジスタのコレクタは、ともに、コレクタ側電源に接続され、前記ホールドコンデンサそれぞれの他端は、ともに、エミッタ側電源に接続されていることを特徴とする。
【００６８】
第１１の技術手段は、前記第１ないし第１０の技術手段のいずれかに記載のトラック・ホールド回路において、前記ホールドコンデンサに蓄積された電荷に応じた電圧の出力信号を外部に出力する出力バッファをさらに備えていることを特徴とする。
【００６９】
第１２の技術手段は、前記第１ないし第１１の技術手段のいずれかに記載のトラック・ホールド回路において、前記トラックモードと前記ホールドモードとを指定するトラック・ホールド制御信号として、前記スイッチ回路が前記トラックモードと前記ホールドモードとに応じて前記入力バッファと前記ホールドコンデンサとの接続状態を切り替えるために当該スイッチ回路に入力されるトラック・ホールド制御信号と、前記フィードスルー減衰回路に入力されるトラック・ホールド制御信号と、の双方の信号電位レベルが異なることを特徴とする。
【発明の効果】
【００７０】
本発明のトラック・ホールド回路によれば、以下のごとき効果を奏することができる。
【００７１】
第１に、フィードスルー（Ｆｅｅｄｔｈｒｏｕｇｈ）減衰回路の第２、第３の差動増幅回路を構成するトランジスタ対の双方のトランジスタのエミッタにエミッタ接続抵抗を負帰還抵抗として接続することによって、トラックモードからホールドモードへ遷移する際に生じる電圧誤差いわゆるペデスタル（Ｐｅｄｅｓｔａｌ）を低減することができる。また、前記非特許文献１の従来の技術のようなペデスタル補償回路は不要となるので、回路規模を小さく抑えることができる。
【００７２】
第２に、フィードスルー（Ｆｅｅｄｔｈｒｏｕｇｈ）減衰回路の第２、第３の差動増幅回路を構成するトランジスタ対のうち、ホールド信号がベースに入力されるトランジスタのエミッタにエミッタ接続抵抗を負帰還抵抗として接続することによって、前述した第１の効果と同様、トラックモードからホールドモードへ遷移する際に生じる電圧誤差いわゆるペデスタル（Ｐｅｄｅｓｔａｌ）を低滅することができる。また、前記非特許文献１の従来の技術のようなペデスタル補償回路も、第１の効果と同様に、不要となるので、回路規模を小さく抑えることができる。さらに、フィードスルー（Ｆｅｅｄｔｈｒｏｕｇｈ）減衰回路の第２、第３の差動増幅回路を構成するトランジスタ対の双方のトランジシタのエミッタにエミッタ接続抵抗を負帰還抵抗として接続する場合に比して、トラックモードにおいて、フィードスルー（Ｆｅｅｄｔｈｒｏｕｇｈ）減衰回路が入力バッファの信号経路へ与える影響を抑えることができる。
【００７３】
第３に、本発明のトラック・ホールド回路には、従来の技術のようなペデスタル補償回路とは異なり、ペデスタル（Ｐｅｄｅｓｔａｌ）を低減させるための技術としてフィードバック機構を用いていないので、数Ｇｓｐｓを超えるような高速動作にも対応することができる。
【００７４】
第４に、第１の差動増幅回路、補助差動増幅回路、第４の差動増幅回路のいずれか１ないし複数の差動増幅回路において、差動増幅回路を構成するトランジスタ対のトランジスタのエミッタそれぞれに異なる電流源を接続し（つまり、１つの差動増幅回路に２つの電流源を備え）、かつ、前記差動増幅回路を構成するトランジスタ対の２つのトランジスタそれぞれのエミッタと電流源との接続点同士を抵抗によって接続する回路構成とすることによって、回路レイアウトとして対称な回路の配置をし易くするとともに、偶数次の歪を低減することも可能になるという効果が得られる。
【図面の簡単な説明】
【００７５】
【図１】本発明の第１の実施の形態に係るトラック・ホールド回路の回路構成を示す回路図である。
【図２】図１に示す第１の実施の形態に係るトラック・ホールド回路の入力バッファの出力波形とホールドコンデンサの一端の電圧波形とを示す波形図である。
【図３】本発明の第２の実施の形態に係るトラック・ホールド回路の回路構成を示す回路図である。
【図４】図３に示す第２の実施の形態に係るトラック・ホールド回路の入力バッファの出力波形とホールドコンデンサの一端の電圧波形とを示す波形図である。
【図５】従来のトラック・ホールド回路の回路構成を示す回路図である。
【図６】図５に示すような従来構成のトラック・ホールド回路の入力バッファの出力波形とホールドコンデンサの一端の電圧波形とを示す波形図である。
【図７】本発明の第３の実施の形態に係るトラック・ホールド回路の回路構成を示す回路図である。
【図８】本発明の第４の実施の形態に係るトラック・ホールド回路の回路構成を示す回路図である。
【発明を実施するための形態】
【００７６】
以下に、本発明に係るトラック・ホールド回路の最良の実施形態について、その一例を、図面を参照しながら詳細に説明する。
【００７７】
（本発明の特徴）
本発明に係る実施の形態の説明に先立って、本発明の特徴についてその概要をまず説明する。本発明は、トラック・ホールド（ＴＡＨ：Track  and  Hold）回路の出力電圧の精度を向上させるとともに、高速動作を可能とし、アナログ・ディジタル変換器の入力部やディジタル・アナログ変換器の出力部などに好適に用いることを可能としている。
【００７８】
入力バッファの非線形性を補償するためにエミッタフォロアが使われている従来のトラック・ホールド回路においては、一般に、ホールドモードで生じるフィードスルー（Ｆｅｅｄｔｈｒｏｕｇｈ）を抑えるために、フィードスルー（Ｆｅｅｄｔｈｒｏｕｇｈ）減衰回路が組み込まれている。しかし、該フィードスルー（Ｆｅｅｄｔｈｒｏｕｇｈ）減衰回路は、トラックモードからホールドモードに遷移するときに電圧オフセット（ペデスタル：Ｐｅｄｅｓｔａｌ）を生じさせ、電圧誤差を発生させてしまうため、結果として、トラック・ホールド回路の出力信号の精度が劣化してしまう。
【００７９】
これに対して、本発明に係るトラック・ホールド回路においては、フィードスルー（Ｆｅｅｄｔｈｒｏｕｇｈ）減衰回路の差動増幅回路を構成するトランジスタ対の双方または一方のトランジスタのエミッタにエミッタ接続抵抗を負帰還抵抗として接続することを主要な特徴としている。
【００８０】
かかる回路構成を採用することによって、入力バッファのエミッタフォロアを構成するトランジスタのべース電圧がフィードスルー（Ｆｅｅｄｔｈｒｏｕｇｈ）減衰回路によって過度に低下してしまうことを防ぐことができ、その結果として、電圧オフセット（ペデスタル：Ｐｅｄｅｓｔａｌ）すなわち電圧誤差の発生を抑制することを可能としている。さらには、フィードスルー（Ｆｅｅｄｔｈｒｏｕｇｈ）減衰回路の差動増幅回路を構成するトランジスタ対の双方または一方のトランジスタのエミッタにエミッタ接続抵抗を負帰還抵抗として接続するだけであり、従来の技術のようなペデスタル補償回路は不要となるので、回路規模の面からも、小型化が可能であり、さらに、ペデスタル補償回路のようなフィードバック信号を用いていないので、高速動作にも対応することができるという効果が得られる。
【００８１】
さらに、第１の差動増幅回路、補助差動増幅回路、第４の差動増幅回路のいずれか１ないし複数の差動増幅回路において、１つの差動増幅回路に電流源を１つ備える代わりに、２つの電流源を備えるようにして、各差動増幅回路を構成するトランジスタ対のトランジスタのエミッタそれぞれに異なる電流源を接続し、かつ、各差動増幅回路を構成するトランジスタ対の２つのトランジスタそれぞれのエミッタと電流源との接続点同士を抵抗によって接続する回路構成とすることによって、回路レイアウトとして対称な回路の配置をし易くするとともに、偶数次の歪を低減することも可能になるという効果が得られる。
【００８２】
（第１の実施の形態）
まず、本発明の第１の実施の形態について図１を用いて詳細に説明する。図１は、本発明の第１の実施の形態に係るトラック・ホールド回路の回路構成を示す回路図である。
【００８３】
図１に示すように、本トラック・ホールド回路は、図５の場合と同様、入力信号に応じて電荷を蓄積するホールドコンデンサを内部に備えており、差動入力信号を入力する入力バッファ１、ホールドモード時に入力バッファ１の出力を一定の値に維持するフィードスルー（Ｆｅｅｄｔｈｒｏｕｇｈ）減衰回路２、トラックモード時には入力バッファ１とホールドコンデンサとを接続し、入力バッファ１の出力を前記ホールドコンデンサに印加し、ホールドモード時には入力バッファ１と前記ホールドコンデンサとの接続を切り離すスイッチ回路３、前記ホールドコンデンサに蓄積された電荷に応じた電圧の出力信号を出力する出力バッファ４によって構成されている。
【００８４】
なお、図１には、トラック・ホールド回路の出力部に出力バッファ４を備えている場合を示しているが、当該トラック・ホールド回路の後段に接続される回路如何によっては、出力バッファ４を備えていない構成であっても構わない。
【００８５】
図１において、符号Ｑ１〜Ｑ１８、符号ＱＳ１およびＱＳ２はトランジスタ、符号ＲＥ１〜ＲＥ１０は抵抗、符号ＲＬ１およびＲＬ２は第１および第２の負荷抵抗、符号ＩＳ１〜ＩＳ７は定電流源、符号ＣＨ１およびＣＨ２はホールドコンデンサである。
【００８６】
符号Ｔ１およびＨ１は第１のトラック・ホールド制御信号入力端子対であり、第１のトラック信号入力端子Ｔ１には第１のトラック・ホールド制御信号のトラック信号が、第１のホールド信号入力端子Ｈ１には第１のトラック・ホールド制御信号のホールド信号が入力される。また、符号Ｔ２およびＨ２は第２のトラック・ホールド制御信号入力端子対であり、第２のトラック信号入力端子Ｔ２には第２のトラック・ホールド制御信号のトラック信号が、第２のホールド信号入力端子Ｈ２には第２のトラック・ホールド制御信号のホールド信号が入力される。
【００８７】
また、符号Ｖｉｎ＋およびＶｉｎ−は差動信号入力端子対、符号Ｖｏｕｔ＋およびＶｏｕｔ−は差動信号出力端子対、符号Ｖｃｃはコレクタ側電源、符号Ｖｅｅはエミッタ側電源である。
【００８８】
図１に示すトラック・ホールド回路において、入力バッファ１は、図５の場合と同様、差動信号入力端子対Ｖｉｎ＋およびＶｉｎ−から入力される差動入力信号を増幅するための第１の差動増幅回路を構成するトランジスタＱ１およびＱ２、第１および第２の負荷抵抗ＲＬ１およびＲＬ２、エミッタ側の抵抗ＲＥ１およびＲＥ２、定電流源ＩＳ１と、当該第１の差動増幅回路の非線形性を補償し、第１の差動増幅回路の動作を補助する補助差動増幅回路を構成するトランジスタＱ１１およびＱ１２、エミッタ側の抵抗ＲＥ３およびＲＥ４、定電流源ＩＳ６と、当該入力バッファ１の出力部を構成するエミッタフォロア用のトランジスタＱ９およびＱ１０とからなっている。ただし、場合によっては、入力バッファ１を、補助差動増幅回路を省略して構成するようにしても良い。
【００８９】
また、フィードスルー（Ｆｅｅｄｔｈｒｏｕｇｈ）減衰回路２は、ホールドモード時に入力バッファ１の第１の差動増幅回路から第１の負荷抵抗ＲＬ１に流れる電流とは逆向きの電流を第１の負荷抵抗ＲＬ１に供給するための第２の差動増幅回路を構成するトランジスタＱ１３およびＱ１４、エミッタ接続抵抗ＲＥ７およびＲＥ８と、ホールドモード時に入力バッファ１の第１の差動増幅回路から第２の負荷抵抗ＲＬ２に流れる電流とは逆向きの電流を第２の負荷抵抗ＲＬ２に供給するための第３の差動増幅回路を構成するトランジスタＱ１５およびＱ１６、エミッタ接続抵抗ＲＥ９およびＲＥ１０と、第２の差動増幅回路と第３の差動増幅回路とに流れる電流を制御するための第４の差動増幅回路を構成するトランジスタＱ１７およびＱ１８、エミッタ側の抵抗ＲＥ５およびＲＥ６、定電流源ＩＳ７とからなっている。
【００９０】
つまり、本実施の形態のフィードスルー（Ｆｅｅｄｔｈｒｏｕｇｈ）減衰回路２においては、図５の場合とは異なり、第２、第３の差動増幅回路を構成するトランジスタ対の各トランジスタＱ１３およびＱ１４、Ｑ１５およびＱ１６のそれぞれのエミッタには、エミッタ接続抵抗ＲＥ７およびＲＥ８、ＲＥ９およびＲＥ１０を負帰還抵抗としてそれぞれ追加して接続する構成となっている。
【００９１】
また、スイッチ回路３は、図５の場合と同様、スイッチ回路３の接続状態切替部を構成する第１のエミッタフォロア用のトランジスタＱＳ１の動作を制御するための第５の差動増幅回路を構成するトランジスタＱ３およびＱ４、定電流源ＩＳ２と、スイッチ回路３の接続状態切替部を構成する第２のエミッタフォロア用のトランジスタＱＳ２の動作を制御するための第６の差動増幅回路を構成するトランジスタＱ５およびＱ６、定電流源ＩＳ３と、当該スイッチ回路３のモード切替用の接続状態切替部を構成する第１および第２のエミッタフォロア用のトランジスタＱＳ１およびＱＳ２とからなり、第１および第２のエミッタフォロア用のトランジスタＱＳ１およびＱＳ２には、それぞれ、ホールドコンデンサＣＨ１およびＣＨ２の一端が接続されるように構成されている。
【００９２】
また、出力バッファ４は、図５の場合と同様、当該出力バッファ４の出力部を構成するエミッタフォロア用のトランジスタＱ７およびＱ８、定電流源ＩＳ４およびＩＳ５からなっている。
【００９３】
次に、図１に示すトラック・ホールド回路を構成する各回路素子の接続構成について説明する。図１において、差動信号入力端子対Ｖｉｎ＋およびＶｉｎ−から入力される差動入力信号は、入力バッファ１の第１の差動増幅回路を構成するトランジスタ対のトランジスタＱ１およびＱ２それぞれのベース、補助差動増幅回路を構成するトランジスタ対のトランジスタＱ１１およびＱ１２それぞれのベース、フィードスルー減衰回路２の第４の差動増幅回路を構成するトランジスタ対のトランジスタＱ１７およびＱ１８それぞれのべースに入力される。
【００９４】
入力バッファ１の第１の差動増幅回路を構成するトランジスタ対のトランジスタＱ１およびＱ２のエミッタは、抵抗ＲＥ１およびＲＥ２の一端にそれぞれ接続され、補助差動増幅回路を構成するトランジスタ対のトランジスタＱ１１およびＱ１２のエミッタは、抵抗ＲＥ３およびＲＥ４の一端にそれぞれ接続される。また、フィードスルー減衰回路２の第４の差動増幅回路を構成するトランジスタ対のトランジスタＱ１７およびＱ１８のエミッタは、抵抗ＲＥ５およびＲＥ６の一端にそれぞれ接続される。
【００９５】
入力バッファ１の抵抗ＲＥ１の他端および抵抗ＲＥ２の他端は定電流源ＩＳ１の一端に接続され、抵抗ＲＥ３の他端および抵抗ＲＥ４の他端は定電流源ＩＳ６の一端に接続され、フィードスルー減衰回路２の抵抗ＲＥ５の他端および抵抗ＲＥ６の他端は定電流源ＩＳ７の一端に接続され、入力バッファ１の定電流源ＩＳ１、ＩＳ６の他端およびフィードスルー減衰回路２の定電流源ＩＳ７の他端はエミッタ側電源Ｖｅｅに接続される。
【００９６】
入力バッファ１の第１の差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ１のコレクタは第１の負荷抵抗ＲＬ１の一端、出力部のエミッタフォロア対の一方のエミッタフォロアを構成するトランジスタＱ９のべースおよびフィードスルー減衰回路２の第２の差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ１３のコレクタに接続され、入力バッファ１の第１の差動増幅回路を構成するトランジスタ対の他方のトランジスタＱ２のコレクタは第２の負荷抵抗ＲＬ２の一端、出力部のエミッタフォロア対の他方のエミッタフォロアを構成するトランジスタＱ１０のべースおよびフィードスルー減衰回路２の第３の差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ１６のコレクタに接続される。
【００９７】
また、入力バッファ１の出力部のエミッタフォロア対を構成するトランジスタＱ９およびＱ１０のコレクタ、第１および第２の負荷抵抗ＲＬ１およびＲＬ２の他端はそれぞれコレクタ側電源Ｖｃｃに接続される。
【００９８】
また、入力バッファ１の出力部のエミッタフォロア対の一方のエミッタフォロアを構成するトランジスタＱ９のエミッタは補助差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ１１のコレクタおよびスイッチ回路３の第５の差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ３のコレクタおよびスイッチ回路３の接続状態切替部のエミッタフォロア対の一方のエミッタフォロアを構成するトランジスタＱＳ１のべースに接続される。
【００９９】
また、入力バッファ１の出力部のエミッタフォロア対の他方のエミッタフォロアを構成するトランジスタＱ１０のエミッタは補助差動増幅回路を構成するトランジスタ対の他方のトランジスタＱ１２のコレクタおよびスイッチ回路３の第６の差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ５のコレクタおよびスイッチ回路３の接続状態切替部のエミッタフォロア対の他方のエミッタフォロアを構成するトランジスタＱＳ２のべースに接続される。
【０１００】
つまり、入力バッファ１の第１の差動増幅回路を構成するトランジスタ対の各トランジスタＱ１およびＱ２のベースは、差動入力信号が入力される差動信号入力端子対Ｖｉｎ＋およびＶｉｎ−に接続され、第１の差動増幅回路を構成するトランジスタ対の各トランジスタＱ１およびＱ２のコレクタは、それぞれ、第１、第２の負荷抵抗ＲＬ１およびＲＬ２を介して、コレクタ側電源Ｖｃｃに接続され、第１の差動増幅回路を構成するトランジスタ対の各トランジスタＱ１およびＱ２のエミッタは、それぞれ、抵抗ＲＥ１およびＲＥ２を介して、ともに、定電流源ＩＳ１の一端に接続され、該定電流源ＩＳ１の他端はエミッタ側電源Ｖｅｅに接続される。
【０１０１】
また、入力バッファ１の出力部のエミッタフォロア対を構成する各トランジスタＱ９およびＱ１０のベースは、第１の差動増幅回路を構成するトランジスタ対の各トランジスタＱ１およびＱ２のコレクタと第１および第２の負荷抵抗ＲＬ１およびＲＬ２との接続点に接続され、出力部のエミッタフォロア対を構成する各トランジスタＱ９およびＱ１０のコレクタは、コレクタ側電源Ｖｃｃに接続され、出力部のエミッタフォロア対を構成する各トランジスタＱ９およびＱ１０のエミッタは、それぞれ、補助差動増幅回路を構成するトランジスタ対の各トランジスタＱ１１およびＱ１２のコレクタに接続されるとともに、スイッチ回路３への差動出力信号を出力する差動信号接続部に接続されて、入力バッファ１から出力される差動出力信号は、スイッチ回路３の接続状態切替部を構成するエミッタフォロア用トランジスタＱＳ１およびＱＳ２のベースに入力される。
【０１０２】
なお、補助差動増幅回路を構成するトランジスタ対の各トランジスタＱ１１およびＱ１２のベースは、前述のように、差動入力信号が入力される差動信号入力端子対Ｖｉｎ＋およびＶｉｎ−に接続され、補助差動増幅回路を構成するトランジスタ対の各トランジスタＱ１１およびＱ１２のエミッタは、前述のように、それぞれ、抵抗ＲＥ３およびＲＥ４を介して、ともに、定電流源ＩＳ６の一端に接続され、該定電流源ＩＳ６の他端はエミッタ側電源Ｖｅｅに接続される。
【０１０３】
また、補助差動増幅回路を構成するトランジスタ対の各トランジスタＱ１１およびＱ１２のコレクタは、前述のように、それぞれ、出力部のエミッタフォロア対を構成する各トランジスタＱ９およびＱ１０のエミッタに接続されるとともに、スイッチ回路３への差動出力信号を出力する差動信号接続部に接続される。
【０１０４】
スイッチ回路３の第５の差動増幅回路を構成するトランジスタ対のトランジスタＱ３およびＱ４のベース、第６の差動増幅回路を構成するトランジスタ対のトランジスタＱ５およびＱ６のべースには、第１のトラック・ホールド制御信号入力端子対Ｔ１およびＨ１から入力されるトラックモードおよびホールドモードを指定する信号である第１のトラック・ホールド制御信号のトラック信号およびホールド信号がそれぞれ入力される。
【０１０５】
また、スイッチ回路３の第５の差動増幅回路を構成するトランジスタ対のトランジスタＱ３およびＱ４のエミッタは定電流源ＩＳ２の一端に接続され、第６の差動増幅回路を構成するトランジスタ対のトランジスタＱ５およびＱ６のエミッタは定電流源ＩＳ３の一端に接続され、定電流源ＩＳ２およびＩＳ３の他端はエミッタ側電源Ｖｅｅに接続される。
【０１０６】
また、スイッチ回路３の第５の差動増幅回路を構成するトランジスタ対のうちホールド信号がベースに入力される一方のトランジスタＱ３のコレクタはスイッチ回路３の接続状態切替部の第１のエミッタフォロア用のトランジスタＱＳ１のベースに接続され、スイッチ回路３の第６の差動増幅回路を構成するトランジスタ対のうちホールド信号がベースに入力される一方のトランジスタＱ５のコレクタはスイッチ回路３の接続状態切替部の第２のエミッタフォロア用のトランジスタＱＳ２のベースに接続される。
【０１０７】
また、スイッチ回路３の第５の差動増幅回路を構成するトランジスタ対のうちトラック信号がベースに入力される他方のトランジスタＱ４のコレクタはスイッチ回路３の接続状態切替部の第１のエミッタフォロア用のトランジスタＱＳ１のエミッタ、一方のホールドコンデンサＣＨ１の一端および出力バッファ４の一方のエミッタフォロアを構成するトランジスタＱ７のべースにそれぞれ接続される。
【０１０８】
また、スイッチ回路３の第６の差動増幅回路を構成するトランジスタ対のうちトラック信号がベースに入力される他方のトランジスタＱ６のコレクタはスイッチ回路３の接続状態切替部の第２のエミッタフォロア用のトランジスタＱＳ２のエミッタ、他方のホールドコンデンサＣＨ２の一端および出力バッファ４の他方のエミッタフォロアを構成するトランジスタＱ８のべースにそれぞれ接続され、ホールドコンデンサＣＨ１およびＣＨ２の他端はエミッタ側電源Ｖｅｅに接続される。
【０１０９】
出力バッファ４のエミッタフォロアを構成するトランジスタＱ７およびＱ８のコレクタはコレクタ側電源Ｖｃｃに接続され、エミッタフォロアを構成するトランジスタＱ７およびＱ８のエミッタは差動出力信号を差動信号出力端子対Ｖｏｕｔ＋およびＶｏｕｔ−から出力するとともに、定電流源ＩＳ４およびＩＳ５の一端にそれぞれ接続され、定電流源ＩＳ４およびＩＳ５の他端はエミッタ側電源Ｖｅｅに接続される。
【０１１０】
フィードスルー減衰回路２の第２の差動増幅回路を構成するトランジスタ対のトランジスタＱ１３およびＱ１４のベース、第３の差動増幅回路を構成するトランジスタ対のトランジスタＱ１６およびＱ１５のべースには、第２のトラック・ホールド制御信号入力端子対Ｔ２およびＨ２から入力される第２のトラック・ホールド制御信号のトラック信号およびホールド信号がそれぞれ入力される。
【０１１１】
なお、第２のトラック・ホールド制御信号は第１のトラック・ホールド制御信号と電位レベルは異なるが、同一のタイミングで入力される。つまり、トラックモードとホールドモードとを指定するトラック・ホールド制御信号として、スイッチ回路３がトラックモードとホールドモードとに応じて入力バッファ１とホールドコンデンサＣＨ１、ＣＨ２との接続状態を切り替えるためにスイッチ回路３に入力される第１のトラック・ホールド制御信号と、フィードスルー(Ｆｅｅｄｔｈｒｏｕｇｈ)減衰回路２に入力される第２のトラック・ホールド制御信号とは、同一のタイミングで入力されるが、双方の信号電位レベルは異なっている。
【０１１２】
また、フィードスルー減衰回路２の第２の差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ１３のコレクタおよび第３の差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ１６のコレクタは、前述のように、入力バッファ１の第１の差動増幅回路の第１の負荷抵抗ＲＬ１および第２の負荷抵抗ＲＬ２の一端と第１の差動増幅回路を構成するトランジスタ対のトランジスタＱ１およびＱ２のコレクタとの接続点つまり入力バッファ１の出力部のエミッタフォロア対を構成するトランジスタＱ９およびＱ１０のベースにそれぞれ接続される。
【０１１３】
また、フィードスルー減衰回路２の第２の差動増幅回路を構成するトランジスタ対の他方のトランジスタＱ１４のコレクタおよび第３の差動増幅回路を構成するトランジスタ対の他方のトランジスタＱ１５のコレクタは、コレクタ側電源Ｖｃｃに接続される。
【０１１４】
以上に説明した接続構成は、図５に示す従来のトラック・ホールド回路の場合と同様の接続構成であるが、図１に示す本発明の第１の実施の形態に係るトラック・ホールド回路における接続構成は、以下の点で図５の場合の接続構成と異なる構成になっている。
【０１１５】
つまり、フィードスルー減衰回路２の第２の差動増幅回路を構成するトランジスタ対のトランジスタＱ１３およびＱ１４のエミッタは負帰還抵抗となるエミッタ接続抵抗ＲＥ７およびＲＥ８の一端にそれぞれ接続され、第３の差動増幅回路を構成するトランジスタ対のトランジスタＱ１５およびＱ１６のエミッタは負帰還抵抗となるエミッタ接続抵抗ＲＥ９およびＲＥ１０の一端にそれぞれ接続される。
【０１１６】
また、エミッタ接続抵抗ＲＥ７の他端およびエミッタ接続抵抗ＲＥ８の他端は第４の差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ１７のコレクタに接続され、エミッタ接続抵抗ＲＥ９の他端およびエミッタ接続抵抗ＲＥ１０の他端は第４の差動増幅回路を構成するトランジスタ対の他方のトランジスタＱ１８のコレクタにそれぞれ接続される。
【０１１７】
なお、第４の差動増幅回路を構成するトランジスタ対の各トランジスタＱ１７およびＱ１８のベースは、前述のように、差動入力信号が入力バッファ１に入力される差動信号入力端子対Ｖｉｎ＋およびＶｉｎ−に接続され、第４の差動増幅回路を構成するトランジスタ対の各トランジスタＱ１７およびＱ１８のエミッタは、前述のように、抵抗ＲＥ５およびＲＥ６の一端に接続され、抵抗ＲＥ５およびＲＥ６の他端は、ともに、定電流源ＩＳ７の一端に接続され、定電流源ＩＳ７の他端はエミッタ側電源Ｖｅｅに接続される。
【０１１８】
かくのごとく、フィードスルー減衰回路２の第２、第３の差動増幅回路を構成するトランジスタ対であるトランジスタＱ１３およびＱ１４、Ｑ１５およびＱ１６それぞれのエミッタにエミッタ接続抵抗ＲＥ７およびＲＥ８、エミッタ接続抵抗ＲＥ９およびＲＥ１０をそれぞれ負帰還抵抗として接続した構成とすることによって、トラックモードからホールドモードへ遷移する際に発生する電圧誤差いわゆるペデスタル（Ｐｅｄｅｓｔａｌ）の発生を低減することができる。以下、この点についてさらに説明する。なお、以下に説明する点を除き、図１に示すトラック・ホールド回路の基本的な動作は、図５に示した従来のトラック・ホールド回路の動作と略同一であり、ここでの詳細な説明は省略する。
【０１１９】
ペデスタル（Ｐｅｄｅｓｔａｌ）の発生原因は、図５、図６において説明したように、トラックモードからホールドモードへ遷移する際に、図５のフィードスルー（Ｆｅｅｄｔｈｒｏｕｇｈ）減衰回路２Ｂのように負帰還抵抗を接続していない場合には、第２および第３の差動増幅回路それぞれを構成するトランジスタ対のうちホールド信号がベースに入力される一方のトランジスタＱ１３およびＱ１６を介して引き抜かれる電流のために、入力バッファ１の出力部のエミッタフォロア対を構成するトランジスタＱ９およびＱ１０のべース電位が過度に低下してしまって、入力バッファ１の出力端子対（つまり入力バッファ１の出力部のエミッタフォロア対を構成するトランジスタＱ９およびＱ１０のエミッタ端子）にリンギングが発生することにあった。
【０１２０】
そこで、フィードスルー（Ｆｅｅｄｔｈｒｏｕｇｈ）減衰回路２の第２および第３の差動増幅回路それぞれを構成するトランジスタＱ１３、Ｑ１４、Ｑ１５およびＱ１６のエミッタにエミッタ接続抵抗ＲＥ７、ＲＥ８、ＲＥ９およびＲＥ１０をそれぞれエミッタ側の負帰還抵抗として接続することによって、トラックモードからホールドモードへ遷移する際に生じる、入力バッファ１の出力部のエミッタフォロア対を構成するトランジスタＱ９およびＱ１０のべース電位の低下が過度に及んでしまうことを抑制し、ペデスタル（Ｐｅｄｅｓｔａｌ）の発生を低滅することができる。
【０１２１】
図２は、図１に示す第１の実施の形態に係るトラック・ホールド回路の入力バッファ１の出力波形（つまり出力部のエミッタフォロア対を構成するトランジスタＱ９およびＱ１０のエミッタ端子の出力信号波形）とホールドコンデンサＣＨ１、ＣＨ２の一端の電圧波形とを示す波形図であり、１．２５ＧＨｚの正弦波を入力信号として与え、５Ｇｓｐｓで動作させたときの入力バッファ１の出力波形とホールドコンデンサＣＨ１、ＣＨ２の一端の電圧波形とのシミュレーション結果を示している。実線が入力バッファ１の出力波形であり、破線がホールドコンデンサＣＨ１、ＣＨ２の一端の電圧波形である。
【０１２２】
本シミュレーションには、図６の場合と同様、回路シミュレータとして汎用的であるＳＰＩＣＥ（Simulation  Program  with  Integrated  Circuit  Emphasis）を用いている。トラックモードからホールドモードへ遷移する際に、図２に破線の丸印で囲んで示しているように、図６の場合と比べて、入力バッファ１の出力端子対のリンギングが低減されて小さくなっており、ホールドコンデンサＣＨ１およびＣＨ２の電圧誤差いわゆるペデスタル（Ｐｅｄｅｓｔａｌ）も低く抑えられていることが分かる。
【０１２３】
（第２の実施の形態）
次に、本発明の第２の実施の形態について図３を用いて詳細に説明する。図３は、本発明の第２の実施の形態に係るトラック・ホールド回路の回路構成を示す回路図である。
【０１２４】
図３に示すように、本トラック・ホールド回路も、図５の場合と同様、入力信号に応じて電荷を蓄積するホールドコンデンサを内部に備えており、差動入力信号を入力する入力バッファ１、ホールドモード時に入力バッファ１の出力を一定の値に維持するフィードスルー（Ｆｅｅｄｔｈｒｏｕｇｈ）減衰回路２Ａ、トラックモード時には入力バッファ１とホールドコンデンサとを接続し、入力バッファ１の出力を前記ホールドコンデンサに印加し、ホールドモード時には入力バッファ１と前記ホールドコンデンサとの接続を切り離すスイッチ回路３、前記ホールドコンデンサに蓄積された電荷に応じた電圧の出力信号を出力する出力バッファ４によって構成されている。
【０１２５】
なお、図３には、トラック・ホールド回路の出力部に出力バッファ４を備えている場合を示しているが、当該トラック・ホールド回路の後段に接続される回路如何によっては、出力バッファ４を備えていない構成であっても構わない。
【０１２６】
図３において、符号Ｑ１〜Ｑ１８、符号ＱＳ１およびＱＳ２はトランジスタ、符号ＲＥ１〜ＲＥ８は抵抗、符号ＲＬ１およびＲＬ２は第１および第２の負荷抵抗、符号ＩＳ１〜ＩＳ７は定電流源、符号ＣＨ１およびＣＨ２はホールドコンデンサである。
【０１２７】
符号Ｔ１およびＨ１は第１のトラック・ホールド制御信号入力端子対であり、第１のトラック信号入力端子Ｔ１には第１のトラック・ホールド制御信号のトラック信号が、第１のホールド信号入力端子Ｈ１には第１のトラック・ホールド制御信号のホールド信号が入力される。また、符号Ｔ２およびＨ２は第２のトラック・ホールド制御信号入力端子対であり、第２のトラック信号入力端子Ｔ２には第２のトラック・ホールド制御信号のトラック信号が、第２のホールド信号入力端子Ｈ２には第２のトラック・ホールド制御信号のホールド信号が入力される。
【０１２８】
また、符号Ｖｉｎ＋およびＶｉｎ−は差動信号入力端子対、符号Ｖｏｕｔ＋およびＶｏｕｔ−は差動信号出力端子対、符号Ｖｃｃはコレクタ側電源、符号Ｖｅｅはエミッタ側電源である。
【０１２９】
図３に示すトラック・ホールド回路において、入力バッファ１は、図５の場合と同様、差動信号入力端子対Ｖｉｎ＋およびＶｉｎ−から入力される差動入力信号を増幅するための第１の差動増幅回路を構成するトランジスタＱ１およびＱ２、第１および第２の負荷抵抗ＲＬ１およびＲＬ２、エミッタ側の抵抗ＲＥ１およびＲＥ２、定電流源ＩＳ１と、当該第１の差動増幅回路の非線形性を補償し、第１の差動増幅回路の動作を補助する補助差動増幅回路を構成するトランジスタＱ１１およびＱ１２、エミッタ側の抵抗ＲＥ３およびＲＥ４、定電流源ＩＳ６と、当該入力バッファ１の出力部を構成するエミッタフォロア用のトランジスタＱ９およびＱ１０とからなっている。ただし、場合によっては、入力バッファ１を、補助差動増幅回路を省略して構成するようにしても良い。
【０１３０】
また、フィードスルー（Ｆｅｅｄｔｈｒｏｕｇｈ）減衰回路２Ａは、ホールドモード時に入力バッファ１の第１の差動増幅回路から第１の負荷抵抗ＲＬ１に流れる電流とは逆向きの電流を第１の負荷抵抗ＲＬ１に供給するための第２の差動増幅回路を構成するトランジスタＱ１３およびＱ１４、エミッタ接続抵抗ＲＥ７と、ホールドモード時に入力バッファ１の第１の差動増幅回路から第２の負荷抵抗ＲＬ２に流れる電流とは逆向きの電流を第２の負荷抵抗ＲＬ２に供給するための第３の差動増幅回路を構成するトランジスタＱ１５およびＱ１６、エミッタ接続抵抗ＲＥ８と、第２の差動増幅回路と第３の差動増幅回路とに流れる電流を制御するための第４の差動増幅回路を構成するトランジスタＱ１７およびＱ１８、エミッタ側の抵抗ＲＥ５およびＲＥ６、定電流源ＩＳ７とからなっている。
【０１３１】
つまり、本実施の形態のフィードスルー（Ｆｅｅｄｔｈｒｏｕｇｈ）減衰回路２Ａにおいては、図５の場合とは異なり、第２、第３の差動増幅回路を構成するトランジスタ対の各トランジスタＱ１３およびＱ１４、Ｑ１５およびＱ１６のうち、第２のホールド信号入力端子Ｈ２から第２のトラック・ホールド制御信号のホールド信号がベースに入力されるトランジスタＱ１３、Ｑ１６それぞれのエミッタには、エミッタ接続抵抗ＲＥ７、ＲＥ８を負帰還抵抗としてそれぞれ追加して接続する構成となっている。したがって、第２、第３の差動増幅回路を構成するトランジスタ対の各トランジスタＱ１３およびＱ１４、Ｑ１５およびＱ１６のエミッタそれぞれにエミッタ接続抵抗を接続している図１の第１の実施の形態におけるフィードスルー（Ｆｅｅｄｔｈｒｏｕｇｈ）減衰回路２とも異なる構成とされている。
【０１３２】
また、スイッチ回路３は、図５の場合と同様、スイッチ回路３の接続状態切替部を構成する第１のエミッタフォロア用のトランジスタＱＳ１の動作を制御するための第５の差動増幅回路を構成するトランジスタＱ３およびＱ４、定電流源ＩＳ２と、スイッチ回路３の接続状態切替部を構成する第２のエミッタフォロア用のトランジスタＱＳ２の動作を制御するための第６の差動増幅回路を構成するトランジスタＱ５およびＱ６、定電流源ＩＳ３と、当該スイッチ回路３のモード切替用の接続状態切替部を構成する第１および第２のエミッタフォロア用のトランジスタＱＳ１およびＱＳ２とからなり、第１および第２のエミッタフォロア用のトランジスタＱＳ１およびＱＳ２には、それぞれ、ホールドコンデンサＣＨ１およびＣＨ２の一端が接続されるように構成されている。
【０１３３】
また、出力バッファ４は、図５の場合と同様、当該出力バッファ４の出力部を構成するエミッタフォロア用のトランジスタＱ７およびＱ８、定電流源ＩＳ４およびＩＳ５からなっている。
【０１３４】
次に、図３に示すトラック・ホールド回路を構成する各回路素子の接続構成について説明する。図３において、差動信号入力端子対Ｖｉｎ＋およびＶｉｎ−から入力される差動入力信号は、入力バッファ１の第１の差動増幅回路を構成するトランジスタ対のトランジスタＱ１およびＱ２それぞれのベース、補助差動増幅回路を構成するトランジスタ対のトランジスタＱ１１およびＱ１２それぞれのベース、フィードスルー減衰回路２Ａの第４の差動増幅回路を構成するトランジスタ対のトランジスタＱ１７およびＱ１８それぞれのべースに入力される。
【０１３５】
入力バッファ１の第１の差動増幅回路を構成するトランジスタ対のトランジスタＱ１およびＱ２のエミッタは、抵抗ＲＥ１およびＲＥ２の一端にそれぞれ接続され、補助差動増幅回路を構成するトランジスタ対のトランジスタＱ１１およびＱ１２のエミッタは、抵抗ＲＥ３およびＲＥ４の一端にそれぞれ接続される。また、フィードスルー減衰回路２Ａの第４の差動増幅回路を構成するトランジスタ対のトランジスタＱ１７およびＱ１８のエミッタは、抵抗ＲＥ５およびＲＥ６の一端にそれぞれ接続される。
【０１３６】
入力バッファ１の抵抗ＲＥ１の他端および抵抗ＲＥ２の他端は定電流源ＩＳ１の一端に接続され、抵抗ＲＥ３の他端および抵抗ＲＥ４の他端は定電流源ＩＳ６の一端に接続され、フィードスルー減衰回路２Ａの抵抗ＲＥ５の他端および抵抗ＲＥ６の他端は定電流源ＩＳ７の一端に接続され、入力バッファ１の定電流源ＩＳ１、ＩＳ６の他端およびフィードスルー減衰回路２Ａの定電流源ＩＳ７の他端はエミッタ側電源Ｖｅｅに接続される。
【０１３７】
入力バッファ１の第１の差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ１のコレクタは第１の負荷抵抗ＲＬ１の一端、出力部のエミッタフォロア対の一方のエミッタフォロアを構成するトランジスタＱ９のべースおよびフィードスルー減衰回路２Ａの第２の差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ１３のコレクタに接続され、入力バッファ１の第１の差動増幅回路を構成するトランジスタ対の他方のトランジスタＱ２のコレクタは第２の負荷抵抗ＲＬ２の一端、出力部のエミッタフォロア対の他方のエミッタフォロアを構成するトランジスタＱ１０のべースおよびフィードスルー減衰回路２Ａの第３の差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ１６のコレクタに接続される。
【０１３８】
また、入力バッファ１の出力部のエミッタフォロア対を構成するトランジスタＱ９およびＱ１０のコレクタ、第１および第２の負荷抵抗ＲＬ１およびＲＬ２の他端はそれぞれコレクタ側電源Ｖｃｃに接続される。
【０１３９】
また、入力バッファ１の出力部のエミッタフォロア対の一方のエミッタフォロアを構成するトランジスタＱ９のエミッタは補助差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ１１のコレクタおよびスイッチ回路３の第５の差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ３のコレクタおよびスイッチ回路３の接続状態切替部のエミッタフォロア対の一方のエミッタフォロアを構成するトランジスタＱＳ１のべースに接続される。
【０１４０】
また、入力バッファ１の出力部のエミッタフォロア対の他方のエミッタフォロアを構成するトランジスタＱ１０のエミッタは補助差動増幅回路を構成するトランジスタ対の他方のトランジスタＱ１２のコレクタおよびスイッチ回路３の第６の差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ５のコレクタおよびスイッチ回路３の接続状態切替部のエミッタフォロア対の他方のエミッタフォロアを構成するトランジスタＱＳ２のべースに接続される。
【０１４１】
つまり、入力バッファ１の第１の差動増幅回路を構成するトランジスタ対の各トランジスタＱ１およびＱ２のベースは、差動入力信号が入力される差動信号入力端子対Ｖｉｎ＋およびＶｉｎ−に接続され、第１の差動増幅回路を構成するトランジスタ対の各トランジスタＱ１およびＱ２のコレクタは、それぞれ、第１、第２の負荷抵抗ＲＬ１およびＲＬ２を介して、コレクタ側電源Ｖｃｃに接続され、第１の差動増幅回路を構成するトランジスタ対の各トランジスタＱ１およびＱ２のエミッタは、それぞれ、抵抗ＲＥ１およびＲＥ２を介して、ともに、定電流源ＩＳ１の一端に接続され、該定電流源ＩＳ１の他端はエミッタ側電源Ｖｅｅに接続される。
【０１４２】
また、入力バッファ１の出力部のエミッタフォロア対を構成する各トランジスタＱ９およびＱ１０のベースは、第１の差動増幅回路を構成するトランジスタ対の各トランジスタＱ１およびＱ２のコレクタと第１および第２の負荷抵抗ＲＬ１およびＲＬ２との接続点に接続され、出力部のエミッタフォロア対を構成する各トランジスタＱ９およびＱ１０のコレクタは、コレクタ側電源Ｖｃｃに接続され、出力部のエミッタフォロア対を構成する各トランジスタＱ９およびＱ１０のエミッタは、それぞれ、補助差動増幅回路を構成するトランジスタ対の各トランジスタＱ１１およびＱ１２のコレクタに接続されるとともに、スイッチ回路３への差動出力信号を出力する差動信号接続部に接続されて、入力バッファ１から出力される差動出力信号は、スイッチ回路３の接続状態切替部を構成するエミッタフォロア用トランジスタＱＳ１およびＱＳ２のベースに入力される。
【０１４３】
なお、補助差動増幅回路を構成するトランジスタ対の各トランジスタＱ１１およびＱ１２のベースは、前述のように、差動入力信号が入力される差動信号入力端子対Ｖｉｎ＋およびＶｉｎ−に接続され、補助差動増幅回路を構成するトランジスタ対の各トランジスタＱ１１およびＱ１２のエミッタは、前述のように、それぞれ、抵抗ＲＥ３およびＲＥ４を介して、ともに、定電流源ＩＳ６の一端に接続され、該定電流源ＩＳ６の他端はエミッタ側電源Ｖｅｅに接続される。
【０１４４】
また、補助差動増幅回路を構成するトランジスタ対の各トランジスタＱ１１およびＱ１２のコレクタは、前述のように、それぞれ、出力部のエミッタフォロア対を構成する各トランジスタＱ９およびＱ１０のエミッタに接続されるとともに、スイッチ回路３への差動出力信号を出力する差動信号接続部に接続される。
【０１４５】
スイッチ回路３の第５の差動増幅回路を構成するトランジスタ対のトランジスタＱ３およびＱ４のベース、第６の差動増幅回路を構成するトランジスタ対のトランジスタＱ５およびＱ６のべースには、第１のトラック・ホールド制御信号入力端子対Ｔ１およびＨ１から入力されるトラックモードおよびホールドモードを指定する信号である第１のトラック・ホールド制御信号のトラック信号およびホールド信号がそれぞれ入力される。
【０１４６】
また、スイッチ回路３の第５の差動増幅回路を構成するトランジスタ対のトランジスタＱ３およびＱ４のエミッタは定電流源ＩＳ２の一端に接続され、第６の差動増幅回路を構成するトランジスタ対のトランジスタＱ５およびＱ６のエミッタは定電流源ＩＳ３の一端に接続され、定電流源ＩＳ２およびＩＳ３の他端はエミッタ側電源Ｖｅｅに接続される。
【０１４７】
また、スイッチ回路３の第５の差動増幅回路を構成するトランジスタ対のうちホールド信号がベースに入力される一方のトランジスタＱ３のコレクタはスイッチ回路３の接続状態切替部の第１のエミッタフォロア用のトランジスタＱＳ１のベースに接続され、スイッチ回路３の第６の差動増幅回路を構成するトランジスタ対のうちホールド信号がベースに入力される一方のトランジスタＱ５のコレクタはスイッチ回路３の接続状態切替部の第２のエミッタフォロア用のトランジスタＱＳ２のベースに接続される。
【０１４８】
また、スイッチ回路３の第５の差動増幅回路を構成するトランジスタ対のうちトラック信号がベースに入力される他方のトランジスタＱ４のコレクタはスイッチ回路３の接続状態切替部の第１のエミッタフォロア用のトランジスタＱＳ１のエミッタ、一方のホールドコンデンサＣＨ１の一端および出力バッファ４の一方のエミッタフォロアを構成するトランジスタＱ７のべースにそれぞれ接続される。
【０１４９】
また、スイッチ回路３の第６の差動増幅回路を構成するトランジスタ対のうちトラック信号がベースに入力される他方のトランジスタＱ６のコレクタはスイッチ回路３の接続状態切替部の第２のエミッタフォロア用のトランジスタＱＳ２のエミッタ、他方のホールドコンデンサＣＨ２の一端および出力バッファ４の他方のエミッタフォロアを構成するトランジスタＱ８のべースにそれぞれ接続され、ホールドコンデンサＣＨ１およびＣＨ２の他端はエミッタ側電源Ｖｅｅに接続される。
【０１５０】
出力バッファ４のエミッタフォロアを構成するトランジスタＱ７およびＱ８のコレクタはコレクタ側電源Ｖｃｃに接続され、エミッタフォロアを構成するトランジスタＱ７およびＱ８のエミッタは差動出力信号を差動信号出力端子対Ｖｏｕｔ＋およびＶｏｕｔ−から出力するとともに、定電流源ＩＳ４およびＩＳ５の一端にそれぞれ接続され、定電流源ＩＳ４およびＩＳ５の他端はエミッタ側電源Ｖｅｅに接続される。
【０１５１】
フィードスルー減衰回路２Ａの第２の差動増幅回路を構成するトランジスタ対のトランジスタＱ１３およびＱ１４のベース、第３の差動増幅回路を構成するトランジスタ対のトランジスタＱ１６およびＱ１５のべースには、第２のトラック・ホールド制御信号入力端子対Ｔ２およびＨ２から入力される第２のトラック・ホールド制御信号のトラック信号およびホールド信号がそれぞれ入力される。
【０１５２】
なお、第２のトラック・ホールド制御信号は第１のトラック・ホールド制御信号と電位レベルは異なるが、同一のタイミングで入力される。つまり、トラックモードとホールドモードとを指定するトラック・ホールド制御信号として、スイッチ回路３がトラックモードとホールドモードとに応じて入力バッファ１とホールドコンデンサＣＨ１、ＣＨ２との接続状態を切り替えるためにスイッチ回路３に入力される第１のトラック・ホールド制御信号と、フィードスルー(Ｆｅｅｄｔｈｒｏｕｇｈ)減衰回路２Ａに入力される第２のトラック・ホールド制御信号とは、同一のタイミングで入力されるが、双方の信号電位レベルは異なっている。
【０１５３】
また、フィードスルー減衰回路２Ａの第２の差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ１３のコレクタおよび第３の差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ１６のコレクタは、前述のように、入力バッファ１の第１の差動増幅回路の第１の負荷抵抗ＲＬ１および第２の負荷抵抗ＲＬ２の一端と第１の差動増幅回路を構成するトランジスタ対のトランジスタＱ１およびＱ２のコレクタとの接続点つまり入力バッファ１の出力部のエミッタフォロア対を構成するトランジスタＱ９およびＱ１０のベースにそれぞれ接続される。
【０１５４】
また、フィードスルー減衰回路２の第２の差動増幅回路を構成するトランジスタ対の他方のトランジスタＱ１４のコレクタおよび第３の差動増幅回路を構成するトランジスタ対の他方のトランジスタＱ１５のコレクタは、コレクタ側電源Ｖｃｃに接続される。
【０１５５】
以上に説明した接続構成は、図５に示す従来のトラック・ホールド回路および図１に示す第１の実施の形態におけるトラック・ホールド回路の場合と同様の接続構成であるが、図３に示す本発明の第２の実施の形態に係るトラック・ホールド回路における接続構成は、以下の点で、図５の場合の接続構成、図１の場合の接続構成と異なる構成になっている。
【０１５６】
つまり、フィードスルー減衰回路２Ａの第２の差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ１３のエミッタは負帰還抵抗となるエミッタ接続抵抗ＲＥ７の一端に接続され、第３の差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ１６のエミッタは負帰還抵抗となるエミッタ接続抵抗ＲＥ８の一端に接続される。
【０１５７】
また、エミッタ接続抵抗ＲＥ７の他端は第２の差動増幅回路を構成するトランジスタ対の他方のトランジスタＱ１４のエミッタおよび第４の差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ１７のコレクタに接続され、エミッタ接続抵抗ＲＥ８の他端は第３の差動増幅回路を構成するトランジスタ対の他方のトランジスタＱ１５のエミッタおよび第４の差動増幅回路を構成するトランジスタ対の他方のトランジスタＱ１８のコレクタに接続される。
【０１５８】
なお、第４の差動増幅回路を構成するトランジスタ対の各トランジスタＱ１７およびＱ１８のベースは、前述のように、差動入力信号が入力バッファ１に入力される差動信号入力端子対Ｖｉｎ＋およびＶｉｎ−に接続され、第４の差動増幅回路を構成するトランジスタ対の各トランジスタＱ１７およびＱ１８のエミッタは、前述のように、抵抗ＲＥ５およびＲＥ６の一端に接続され、抵抗ＲＥ５およびＲＥ６の他端は、ともに、定電流源ＩＳ７の一端に接続され、定電流源ＩＳ７の他端はエミッタ側電源Ｖｅｅに接続される。
【０１５９】
かくのごとく、フィードスルー減衰回路２Ａの第２、第３の差動増幅回路を構成するトランジスタ対であるトランジスタＱ１３およびＱ１４、Ｑ１５およびＱ１６のうち、第２のホールド信号入力端子Ｈ２からの第２のホールド信号がベースに入力されるトランジスタＱ１３およびＱ１６それぞれのエミッタにエミッタ接続抵抗ＲＥ７およびＲＥ８をそれぞれ負帰還抵抗として接続した構成とすることによって、トラックモードからホールドモードへ遷移する際に発生する電圧誤差いわゆるペデスタル（Ｐｅｄｅｓｔａｌ）の発生を低減することができる。以下、この点についてさらに説明する。なお、以下に説明する点を除き、図３に示すトラック・ホールド回路の基本的な動作は、図５に示した従来のトラック・ホールド回路の動作と略同一であり、ここでの詳細な説明は省略する。
【０１６０】
ペデスタル（Ｐｅｄｅｓｔａｌ）の発生原因は、図５、図６において説明したように、トラックモードからホールドモードへ遷移する際に、図５のフィードスルー（Ｆｅｅｄｔｈｒｏｕｇｈ）減衰回路２Ｂのように負帰還抵抗を接続していない場合には、第２および第３の差動増幅回路それぞれを構成するトランジスタ対のうちホールド信号がベースに入力される一方のトランジスタＱ１３およびＱ１６を介して引き抜かれる電流のために、入力バッファ１の出力部のエミッタフォロア対を構成するトランジスタＱ９およびＱ１０のべース電位が過度に低下してしまって、入力バッファ１の出力端子対（つまり入力バッファ１の出力部のエミッタフォロア対を構成するトランジスタＱ９およびＱ１０のエミッタ端子）にリンギングが発生することにあった。
【０１６１】
そこで、フィードスルー（Ｆｅｅｄｔｈｒｏｕｇｈ）減衰回路２Ａの第２および第３の差動増幅回路それぞれを構成するトランジスタＱ１３、Ｑ１４、Ｑ１５およびＱ１６のうち、ベースに第２のホールド信号を入力し、コレクタを入力バッファ１の出力部のエミッタフォロア対を構成するトランジスタＱ９およびＱ１０のべースに接続しているトランジスタＱ１３およびＱ１６のエミッタにエミッタ接続抵抗ＲＥ７およびＲＥ８をそれぞれエミッタ側の負帰還抵抗として接続することによって、トラックモードからホールドモードへ遷移する際に生じる、入力バッファ１の出力部のエミッタフォロア対を構成するトランジスタＱ９およびＱ１０のべース電位の低下が過度に及んでしまうことを抑制し、ペデスタル（Ｐｅｄｅｓｔａｌ）の発生を低滅することができる。
【０１６２】
また、図３に示す第２の実施の形態に係るトラック・ホールド回路は、図１に示す第１の実施の形態に係るトラック・ホールド回路とは異なり、フィードスルー（Ｆｅｅｄｔｈｒｏｕｇｈ）減衰回路２Ａの第２、第３の差動増幅回路それぞれのトランジスタ対を構成するトランジスタＱ１３およびＱ１４、Ｑ１５およびＱ１６のうち、第２のトラック信号入力端子Ｔ２からの第２のトラック信号がベースに入力される他方のトランジスタＱ１４およびＱ１５のエミッタには、エミッタ接続抵抗を負帰還抵抗として接続することはなく、当該他方のトランジスタＱ１４およびＱ１５のエミッタを、直接、第４の差動増幅回路を構成するトランジスタ対のトランジスタＱ１７およびＱ１８のコレクタにそれぞれ接続する接続構成としている。
【０１６３】
フィードスルー（Ｆｅｅｄｔｈｒｏｕｇｈ）減衰回路２Ａの第２、第３の差動増幅回路それぞれのトランジスタ対を構成するトランジスタＱ１３およびＱ１４、Ｑ１５およびＱ１６のうち、第２のトラック信号がベースに入力される他方のトランジスタＱ１４およびＱ１５のエミッタにエミッタ接続抵抗を接続しない理由は、トラックモードにおいてフィードスルー（Ｆｅｅｄｔｈｒｏｕｇｈ）減衰回路２Ａが入力バッファ１の信号経路に与える影響を抑えるためである。以下、この点についてさらに説明する。
【０１６４】
図１に示した第１の実施の形態に係るトラック・ホールド回路のフィードスルー（Ｆｅｅｄｔｈｒｏｕｇｈ）減衰回路２においては、第２のトラック・ホールド制御信号入力端子対Ｔ２およびＨ２から入力される第２のトラック・ホールド制御信号の振幅が小さい場合、トラックモードにおいても、第２、第３の差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ１３およびＱ１６が完全にはＯｆｆとならず、その結果、入力バッファ１の出力部のエミッタフォロア対を構成するトランジスタＱ９およびＱ１０のべース電位が下がってしまい、ホールドモードにおいて誤った電圧を保持してしまう場合があり得る。
【０１６５】
かかる事態を防ぐために、図３に示す第２の実施の形態に係るトラック・ホールド回路のフィードスルー（Ｆｅｅｄｔｈｒｏｕｇｈ）減衰回路２Ａにおいては、図１のフィードスルー（Ｆｅｅｄｔｈｒｏｕｇｈ）減衰回路２の第２、第３の差動増幅回路を構成するトランジスタ対にて第２のトラック信号がベースに入力される他方のトランジスタＱ１４およびＱ１５のエミッタに接続されていた負帰還抵抗（エミッタ接続抵抗）を省く構成としている。
【０１６６】
かくのごとく、他方のトランジスタＱ１４およびＱ１５の負帰還抵抗（エミッタ接続抵抗）を省く構成とすることによって、第２のトラック・ホールド制御信号入力端子対Ｔ２およびＨ２から入力される第２のトラック・ホールド制御信号の振幅が小さい場合であっても、トラックモードにおいて、第２、第３の差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ１３およびＱ１６を完全にＯｆｆとすることが可能となり、フィードスルー（Ｆｅｅｄｔｈｒｏｕｇｈ）減衰回路２Ａが入力バッファ１の信号経路に与える影響を完全に抑えることができる。
【０１６７】
図４は、図３に示す第２の実施の形態に係るトラック・ホールド回路の入力バッファ１の出力波形（つまり出力部のエミッタフォロア対を構成するトランジスタＱ９およびＱ１０のエミッタ端子の出力信号波形）とホールドコンデンサＣＨ１、ＣＨ２の一端の電圧波形とを示す波形図であり、１．２５ＧＨｚの正弦波を入力信号として与え、５Ｇｓｐｓで動作させたときの入力バッファ１の出力波形とホールドコンデンサＣＨ１、ＣＨ２の一端の電圧波形とのシミュレーション結果を示している。実線が入力バッファ１の出力波形であり、破線がホールドコンデンサＣＨ１、ＣＨ２の一端の電圧波形である。
【０１６８】
本シミュレーションには、図６の場合と同様、回路シミュレータとして汎用的であるＳＰＩＣＥ（Simulation  Program  with  Integrated  Circuit  Emphasis）を用いている。トラックモードからホールドモードへ遷移する際に、図４に破線の丸印で囲んで示しているように、図６の場合と比べて、入力バッファ１の出力端子対のリンギングが低減されて小さくなっており、ホールドコンデンサＣＨ１およびＣＨ２の電圧誤差いわゆるペデスタル（Ｐｅｄｅｓｔａｌ）も低く抑えられていることが分かる。
【０１６９】
（第３の実施の形態）
次に、本発明の第３の実施の形態について図７を用いて詳細に説明する。図７は、本発明の第３の実施の形態に係るトラック・ホールド回路の回路構成を示す回路図である。
【０１７０】
図７に示すように、本トラック・ホールド回路も、図５の場合と同様、入力信号に応じて電荷を蓄積するホールドコンデンサを内部に備えており、差動入力信号を入力する入力バッファ１、ホールドモード時に入力バッファ１の出力を一定の値に維持するフィードスルー（Ｆｅｅｄｔｈｒｏｕｇｈ）減衰回路２Ｃ、トラックモード時には入力バッファ１とホールドコンデンサとを接続し、入力バッファ１の出力を前記ホールドコンデンサに印加し、ホールドモード時には入力バッファ１と前記ホールドコンデンサとの接続を切り離すスイッチ回路３、前記ホールドコンデンサに蓄積された電荷に応じた出力信号を出力する出力バッファ４によって構成されている。
【０１７１】
なお、図７には、トラック・ホールド回路の出力部に出力バッファ４を備えている場合を示しているが、当該トラック・ホールド回路の後段に接続される回路の如何によっては、出力バッファ４を備えていない構成であっても構わない。
【０１７２】
図７において、符号Ｑ１〜Ｑ１８、符号ＱＳ１およびＱＳ２はトランジスタ、符号ＲＥ１〜ＲＥ７は抵抗、符号ＲＬ１およびＲＬ２は第１および第２の負荷抵抗、符号ＩＳ１〜ＩＳ１０は定電流源、符号ＣＨ１およびＣＨ２はホールドコンデンサである。
【０１７３】
符号Ｔ１およびＨ１は第１のトラック・ホールド制御信号入力端子であり、第１のトラック信号入力端子Ｔ１には第１のトラック・ホールド制御信号のトラック信号が、第１のホールド信号入力端子Ｈ１には第１のトラック・ホールド制御信号のホールド信号が入力される。また、符号Ｔ２およびＨ２は第２のトラック・ホールド制御信号入力端子対であり、第２のトラック信号入力端子Ｔ２には第２のトラック・ホールド制御信号のトラック信号が、第２のホールド信号入力端子Ｈ２には第２のトラック・ホールド制御信号のホールド信号が入力される。
【０１７４】
また、符号Ｖｉｎ＋およびＶｉｎ−は差動信号入力端子対、符号Ｖｏｕｔ＋およびＶｏｕｔ−は差動信号出力端子対、符号Ｖｃｃはコレクタ側電源、符号Ｖｅｅはエミッタ側電源である。
【０１７５】
図７に示すトラック・ホールド回路において、入力バッファ１は、第１の実施の形態の図１の場合とは異なり、差動信号入力端子対Ｖｉｎ＋およびＶｉｎ−から入力される差動入力信号を増幅するための第１の差動増幅回路を構成するトランジスタＱ１およびＱ２、第１および第２の負荷抵抗ＲＬ１およびＲＬ２、エミッタ側の抵抗ＲＥ１、定電流源ＩＳ１およびＩＳ８と、当該第１の差動増幅回路の非線形性を補償し、第１の差動増幅回路の動作を補助する補助差動増幅回路を構成するトランジスタＱ１１およびＱ１２、エミッタ側の抵抗ＲＥ２、定電流源ＩＳ６およびＩＳ９と、当該入力バッファ１の出力部を構成するエミッタフォロア用のトランジスタＱ９およびＱ１０とからなっている。
【０１７６】
つまり、入力バッファ１を構成する第１の差動増幅回路および補助差動増幅回路は、第１の実施の形態の場合とは異なり、それぞれ、２つずつ、定電流源（つまり定電流源ＩＳ１、ＩＳ８、および、定電流源ＩＳ６、ＩＳ９）を備えるとともに、第１の差動増幅回路および補助差動増幅回路のそれぞれを構成するトランジスタ対のトランジスタＱ１、Ｑ２およびトランジスタＱ１１、Ｑ１２のそれぞれのエミッタと、それぞれの定電流源ＩＳ１、ＩＳ８および定電流源ＩＳ６、ＩＳ９と、を接続した接続点同士を接続するためのエミッタ側の抵抗ＲＥ１および抵抗ＲＥ２を備える構成となっている。ただし、場合によっては、入力バッファ１を、補助差動増幅回路を省略して構成するようにしても良い。
【０１７７】
また、フィードスルー(Ｆｅｅｄｔｈｒｏｕｇｈ)減衰回路２Ｃは、ホールドモード時に入力バッファ１の第１の差動増幅回路から第１の負荷抵抗ＲＬ１に流れる電流とは逆向きの電流を第１の負荷抵抗ＲＬ１に供給するための第２の差動増幅回路を構成するトランジスタＱ１３およびＱ１４、エミッタ接続抵抗ＲＥ４およびＲＥ５と、ホールドモード時に入力バッファ１の第１の差動増幅回路から第２の負荷抵抗ＲＬ２に流れる電流とは逆向きの電流を第２の負荷抵抗ＲＬ２に供給するための第３の差動増幅回路を構成するトランジスタＱ１５およびＱ１６、エミッタ接続抵抗ＲＥ６およびＲＥ７と、第２の差動増幅回路と第３の増幅回路とに流れる電流を制御するための第４の差動増幅回路を構成するトランジスタＱ１７およびＱ１８、エミッタ側の抵抗ＲＥ３、定電流源ＩＳ７およびＩＳ１０とからなっている。
【０１７８】
つまり、本実施の形態のフィードスルー(Ｆｅｅｄｔｈｒｏｕｇｈ)減衰回路２Ｃにおいては、図５の場合とは異なり、図１の場合と同様に、第２、第３の差動増幅回路を構成するトランジスタ対の各トランジスタＱ１３およびＱ１４、Ｑ１５およびＱ１６のそれぞれのエミッタには、エミッタ接続抵抗ＲＥ４およびＲＥ５、ＲＥ６およびＲＥ７を負帰還抵抗としてそれぞれ追加して接続しているが、さらに、第４の差動増幅回路は、第１の実施の形態の場合とは異なり、２個の定電流源（つまり定電流源ＩＳ７、ＩＳ１０）を備えるとともに、第４の差動増幅回路を構成するトランジスタ対のトランジスタＱ１７、Ｑ１８のそれぞれのエミッタと、それぞれの定電流源ＩＳ７、ＩＳ１０と、を接続した接続点同士を接続するためのエミッタ側の抵抗ＲＥ３を備える構成となっている。
【０１７９】
また、スイッチ回路３は、図５の場合と同様、スイッチ回路３の接続状態切換部を構成する第１のエミッタフォロア用トランジスタＱＳ１の動作を制御するための第５の差動増幅回路を構成するトランジスタＱ３およびＱ４、定電流源ＩＳ２と、スイッチ回路３の接続状態切換部を構成する第２のエミッタフォロア用のトランジスタＱＳ２の動作を制御するための第６の差動増幅回路を構成するトランジスタＱ５およびＱ６、定電流源ＩＳ３と、当該スイッチ回路３のモード切替用の接続状態切換部を構成する第１および第２のエミッタフォロア用のトランジスタＱＳ１およびＱＳ２とからなり、第１および第２のエミッタフォロア用のトランジスタＱＳ１およびＱＳ２には、それぞれ、ホールドコンデンサＣＨ１およびＣＨ２の一端が接続されるように構成されている。
【０１８０】
また、出力バッファ４は、図５の場合と同様、当該出力バッファ４の出力部を構成するエミッタフォロア用のトランジスタＱ７およびＱ８、定電流源ＩＳ４およびＩＳ５からなっている。
【０１８１】
次に、図７に示すトラック・ホールド回路を構成する各回路素子の接続構成について説明する。図７において、差動信号入力端子Ｖｉｎ＋およびＶｉｎ−から入力される差動入力信号は、入力バッファ１の第１の差動増幅回路を構成するトランジスタ対のトランジスタＱ１およびＱ２それぞれのベース、補助差動増幅回路を構成するトランジスタ対のトランジスタＱ１１およびＱ１２それぞれのベース、フィードスルー減衰回路２Ｃの第４の差動増幅回路を構成するトランジスタ対のトランジスタＱ１７およびＱ１８それぞれのベースに入力される。
【０１８２】
入力バッファ１の第１の差動増幅回路を構成するトランジスタ対のトランジスタＱ１とＱ２とのエミッタ間には抵抗ＲＥ１が接続され、補助差動増幅回路を構成するトランジスタ対のトランジスタＱ１１とＱ１２とのエミッタ間には抵抗ＲＥ２が接続される。また、フィードスルー減衰回路２Ｃの第４の差動増幅回路を構成するトランジスタ対のトランジスタＱ１７とＱ１８とのエミッタ間には抵抗ＲＥ３が接続される。
【０１８３】
また、入力バッファ１の第１の差動増幅回路を構成するトランジスタ対のトランジスタＱ１およびＱ２のエミッタは、定電流源ＩＳ１およびＩＳ８の一端にそれぞれ接続され、補助差動増幅回路を構成するトランジスタ対のトランジスタＱ１１およびＱ１２のエミッタは、定電流源ＩＳ６およびＩＳ９の一端にそれぞれ接続され、フィードスルー減衰回路２Ｃの第４の差動増幅回路を構成するトランジスタ対のトランジスタＱ１７およびＱ１８のエミッタは、定電流源ＩＳ７およびＩＳ１０の一端にそれぞれ接続され、入力バッファ１の定電流源ＩＳ１、ＩＳ６、ＩＳ８、ＩＳ９およびフィードスルー減衰回路２Ｃの定電流源ＩＳ７、ＩＳ１０の他端はエミッタ側電源Ｖｅｅに接続される。
【０１８４】
つまり、第１の実施の形態の場合とは異なり、第１の差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ１のエミッタは定電流源ＩＳ１の一端に接続され、他方のトランジスタＱ２のエミッタは定電流源ＩＳ８の一端に接続され、かつ、トランジスタＱ１と定電流源ＩＳ１とを接続する接続点と、トランジスタＱ２と定電流源ＩＳ８とを接続する接続点と、の間はエミッタ側の抵抗ＲＥ１によって接続され、かつ、それぞれの定電流源ＩＳ１、ＩＳ８の他端はエミッタ側電源Ｖｅｅに接続される。
【０１８５】
また、補助差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ１１のエミッタは定電流源ＩＳ６の一端に接続され、他方のトランジスタＱ１２のエミッタは定電流源ＩＳ９の一端に接続され、かつ、トランジスタＱ１１と定電流源ＩＳ６とを接続する接続点と、トランジスタＱ１２と定電流源ＩＳ９とを接続する接続点と、の間はエミッタ側の抵抗ＲＥ２によって接続され、かつ、それぞれの定電流源ＩＳ６、ＩＳ９の他端はエミッタ側電源Ｖｅｅに接続される。
【０１８６】
また、第４の差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ１７のエミッタは定電流源ＩＳ７の一端に接続され、他方のトランジスタＱ１８のエミッタは定電流源ＩＳ１０の一端に接続され、かつ、トランジスタＱ１７と定電流源ＩＳ７とを接続する接続点と、トランジスタＱ１８と定電流源ＩＳ１０とを接続する接続点と、の間はエミッタ側の抵抗ＲＥ３によって接続され、かつ、それぞれの定電流源ＩＳ７、ＩＳ１０の他端はエミッタ側電源Ｖｅｅに接続される。
【０１８７】
入力バッファ１の第１の差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ１のコレクタは第１の負荷抵抗ＲＬ１の一端、出力部のエミッタフォロア対の一方のエミッタフォロアを構成するトランジスタＱ９のベースおよびフィードスルー減衰回路２Ｃの第２の差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ１３のコレクタに接続され、入力バッファ１の第１の差動増幅回路を構成するトランジスタ対の他方のトランジスタＱ２のコレクタは第２の負荷抵抗ＲＬ２の一端、出力部のエミッタフォロア対の他方のエミッタフォロアを構成するトランジスタＱ１０のベースおよびフィードスルー減衰回路２Ｃの第３の差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ１６のコレクタに接続される。
【０１８８】
また、入力バッファ１の出力部のエミッタフォロア対を構成するトランジスタＱ９およびＱ１０のコレクタ、第１および第２の負荷抵抗ＲＬ１およびＲＬ２の他端はそれぞれコレクタ側電源Ｖｃｃに接続される。
【０１８９】
また、入力バッファ１の出力部のエミッタフォロア対の一方のエミッタフォロアを構成するトランジスタＱ９のエミッタは補助差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ１１のコレクタおよびスイッチ回路３の第５の差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ３のコレクタおよびスイッチ回路３の接続状態切換部のエミッタフォロア対の一方のエミッタフォロアを構成するトランジスタＱＳ１のベースに接続される。
【０１９０】
また、入力バッファ１の出力部のエミッタフォロア対の他方のエミッタフォロアを構成するトランジスタＱ１０のエミッタは補助差動増幅回路を構成するトランジスタ対の他方のトランジスタＱ１２のコレクタおよびスイッチ回路３の第６の差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ５のコレクタおよびスイッチ回路３の接続状態切換部のエミッタフォロア対の他方のエミッタフォロアを構成するトランジスタＱＳ２のベースに接続される。
【０１９１】
つまり、入力バッファ１の第１の差動増幅回路を構成するトランジスタ対の各トランジスタＱ１およびＱ２のベースは、差動入力信号が入力される差動信号入力端子対Ｖｉｎ＋およびＶｉｎ−に接続され、第１の差動増幅回路を構成するトランジスタ対の各トランジスタＱ１およびＱ２のコレクタは、それぞれ、第１、第２の負荷抵抗ＲＬ１およびＲＬ２を介して、コレクタ側電源Ｖｃｃに接続され、第１の差動増幅回路を構成するトランジスタ対の各トランジスタＱ１およびＱ２のエミッタは、それぞれ、定電流源ＩＳ１およびＩＳ８に接続され、さらに、トランジスタＱ１とＱ２とのエミッタ間には抵抗ＲＥ１が接続され、定電流源ＩＳ１およびＩＳ８の他端は、それぞれ、エミッタ側電源Ｖｅｅに接続される。
【０１９２】
また、入力バッファ１の出力部のエミッタフォロア対を構成する各トランジスタＱ９およびＱ１０のベースは、第１の差動増幅回路を構成するトランジスタ対の各トランジスタＱ１およびＱ２のコレクタと第１および第２の負荷抵抗ＲＬ１およびＲＬ２との接続点に接続され、出力部のエミッタフォロア対を構成する各トランジスタＱ９およびＱ１０のコレクタは、コレクタ側電源Ｖｃｃに接続され、出力部のエミッタフォロア対を構成する各トランジスタＱ９およびＱ１０のエミッタは、それぞれ、補助差動増幅回路を構成する各トランジスタ対の各トランジスタＱ１１およびＱ１２のコレクタに接続されるとともに、スイッチ回路３への差動出力信号を出力する差動信号接続部に接続されて、入力バッファ１から出力される差動出力信号は、スイッチ回路３の接続状態切換部を構成するエミッタフォロア用トランジスタＱＳ１およびＱＳ２のベースに入力される。
【０１９３】
なお、補助差動増幅回路を構成するトランジスタ対の各トランジスタＱ１１およびＱ１２のベースは、前述のように、差動入力信号が入力される差動信号入力端子Ｖｉｎ＋およびＶｉｎ−に接続され、補助差動増幅回路を構成するトランジスタ対の各トランジスタＱ１１およびＱ１２のエミッタは、それぞれ、定電流源ＩＳ６およびＩＳ９の一端に接続され、さらに、トランジスタＱ１１とＱ１２とのエミッタ間には抵抗ＲＥ２が接続され、定電流源ＩＳ６およびＩＳ９の他端は、それぞれ、エミッタ側電源Ｖｅｅに接続される。
【０１９４】
また、補助差動増幅回路を構成するトランジスタ対の各トランジスタＱ１１およびＱ１２のコレクタは、前述のように、それぞれ、出力部のエミッタフォロア対を構成する各トランジスタＱ９およびＱ１０のエミッタに接続されるとともに、スイッチ回路３への差動出力信号を出力する差動信号接続部へ接続される。
【０１９５】
スイッチ回路３の第５の差動増幅回路を構成するトランジスタ対のトランジスタＱ３およびＱ４のベース、第６の差動増幅回路を構成するトランジスタ対のトランジスタＱ５およびＱ６のベースには、第１のトラック・ホールド制御信号入力端子Ｔ１およびＨ１から入力されるトラックモードおよびホールドモードを指定する信号である第１のトラック・ホールド制御信号のトラック信号およびホールド信号がそれぞれ入力される。
【０１９６】
また、スイッチ回路３の第５の差動増幅回路を構成するトランジスタ対のトランジスタＱ３およびＱ４のエミッタは定電流源ＩＳ２の一端に接続され、第６の差動増幅回路を構成するトランジスタ対のトランジスタＱ５およびＱ６のエミッタは定電流源ＩＳ３の一端に接続され、定電流源ＩＳ２およびＩＳ３の他端はエミッタ側電源Ｖｅｅに接続される。
【０１９７】
また、スイッチ回路３の第５の差動増幅回路を構成するトランジスタ対のうちホールド信号がベースに入力される一方のトランジスタＱ３のコレクタはスイッチ回路３の接続状態切換部の第１のエミッタフォロア用のトランジスタＱＳ１のベースに接続され、スイッチ回路３の第６の差動増幅回路を構成するトランジスタ対のうちホールド信号がベースに入力される一方のトランジスタＱ５のコレクタはスイッチ回路３の接続状態切換部の第２のエミッタフォロア用のトランジスタＱＳ２のベースに接続される。
【０１９８】
また、スイッチ回路３の第５の差動増幅回路を構成するトランジスタ対のうちトラック信号がベースに入力される他方のトランジスタＱ４のコレクタはスイッチ回路３の接続状態切換部の第１のエミッタフォロア用のトランジスタＱＳ１のエミッタ、一方のホールドコンデンサＣＨ１の一端および出力バッファ４の一方のエミッタフォロアを構成するトランジスタＱ７のベースにそれぞれ接続される。
【０１９９】
また、スイッチ回路３の第６の差動増幅回路を構成するトランジスタ対のうちトラック信号がベースに入力される他方のトランジスタＱ６のコレクタはスイッチ回路３の接続状態切換部の第２のエミッタフォロア用のトランジスタＱＳ２のエミッタ、他方のホールドコンデンサＣＨ２の一端および出力バッファ４の他方のエミッタフォロアを構成するトランジスタＱ８のベースにそれぞれ接続され、ホールドコンデンサＣＨ１およびＣＨ２の他端はエミッタ側電源Ｖｅｅに接続される。
【０２００】
出力バッファ４のエミッタフォロアを構成するトランジスタＱ７およびＱ８のコレクタはコレクタ側電源Ｖｃｃに接続され、エミッタフォロアを構成するトランジスタＱ７およびＱ８のエミッタは差動出力信号を差動信号出力端子Ｖｏｕｔ＋およびＶｏｕｔ−から出力するとともに、定電流源ＩＳ４およびＩＳ５の一端にそれぞれ接続され、定電流源ＩＳ４およびＩＳ５の他端はエミッタ側電源Ｖｅｅに接続される。
【０２０１】
フィードスルー減衰回路２Ｃの第２の差動増幅回路を構成するトランジスタ対のトランジスタＱ１３およびＱ１４のベース、第３の差動増幅回路を構成するトランジスタ対のトランジスタＱ１６およびＱ１５のベースには、第２のトラック・ホールド制御信号入力端子Ｔ２およびＨ２から入力される第２のトラック・ホールド制御信号のトラック信号およびホールド信号がそれぞれ入力される。
【０２０２】
なお、第２のトラック・ホールド制御信号は第１のトラック・ホールド制御信号と電位レベルは異なるが、同一のタイミングで入力される。つまり、トラックモードとホールドモードとを指定するトラック・ホールド制御信号として、スイッチ回路３がトラックモードとホールドモードとに応じて入力バッファ１とホールドコンデンサＣＨ１、ＣＨ２との接続を切り替えるためにスイッチ回路３に入力される第１のトラック・ホールド制御信号と、フィードスルー(Ｆｅｅｄｔｈｒｏｕｇｈ)減衰回路２Ｃに入力される第２のトラック・ホールド制御信号とは、同一のタイミングで入力されるが、双方の信号電位レベルは異なっている。
【０２０３】
また、フィードスルー減衰回路２Ｃの第２の差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ１３のコレクタおよび第３の差動増幅回路を構成するトランジスタ対のトランジスタＱ１６のコレクタは、前述のように、入力バッファ１の第１の差動増幅回路の第１の負荷抵抗ＲＬ１および第２の負荷抵抗ＲＬ２の一端と第１の差動増幅回路を構成するトランジスタ対のトランジスタＱ１およびＱ２のコレクタとの接続点つまり入力バッファ１の出力部のエミッタフォロア対を構成するトランジスタＱ９およびＱ１０のベースにそれぞれ接続される。
【０２０４】
また、フィードスルー減衰回路２Ｃの第２の差動増幅回路を構成するトランジスタ対の他方のトランジスタＱ１４のコレクタおよび第３の差動増幅回路を構成するトランジスタ対の他方のトランジスタＱ１５のコレクタは、コレクタ側電源Ｖｃｃに接続される。
【０２０５】
すなわち、図７に示す本発明の第３の実施の形態に係るトラック・ホールド回路における接続構成は、以下の点で図５の場合の接続構成と異なる構成になっている。
【０２０６】
つまり、第１の実施の形態の図１の場合と同様に、フィードスルー減衰回路２Ｃの第２の差動増幅回路を構成するトランジスタ対のトランジスタＱ１３およびＱ１４のエミッタは負帰還抵抗となるエミッタ接続抵抗ＲＥ４およびＲＥ５の一端にそれぞれ接続され、第３の差動増幅回路を構成するトランジスタ対のトランジスタＱ１５およびＱ１６のエミッタは負帰還抵抗となるエミッタ接続抵抗ＲＥ６およびＲＥ７の一端に接続される。
【０２０７】
また、エミッタ接続抵抗ＲＥ４の他端およびエミッタ接続抵抗ＲＥ５の他端は第４の差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ１７のコレクタに接続され、エミッタ接続抵抗ＲＥ６の他端およびエミッタ接続抵抗ＲＥ７の他端は第４の差動増幅回路を構成するトランジスタ対の他方のトランジスタＱ１８のコレクタにそれぞれ接続される。
【０２０８】
なお、第４の差動増幅回路を構成するトランジスタ対の各トランジスタＱ１７およびＱ１８のベースは、前述のように、差動入力信号が入力バッファ１に入力される差動信号入力端子Ｖｉｎ＋およびＶｉｎ−に接続され、第４の差動増幅回路を構成するトランジスタ対のトランジスタＱ１７とＱ１８とのエミッタ間には、前述のように、抵抗ＲＥ３が接続され、また、各トランジスタＱ１７およびＱ１８のエミッタそれぞれは定電流源ＩＳ７およびＩＳ１０の一端に接続され、定電流源ＩＳ７およびＩＳ１０の他端はエミッタ側電源Ｖｅｅに接続される。
【０２０９】
かくのごとく、フィードスルー減衰回路２Ｃの第２、第３の差動増幅回路を構成するトランジスタ対であるトランジスタＱ１３およびＱ１４、Ｑ１５およびＱ１６それぞれのエミッタにエミッタ接続抵抗ＲＥ４およびＲＥ５、エミッタ接続抵抗ＲＥ６およびＲＥ７をそれぞれ負帰還抵抗として接続した構成とすることによって、第１の実施の形態の図１の場合と同様、トラックモードからホールドモードへ遷移する際に発生する電圧誤差いわゆるペデスタル（Ｐｅｄｅｓｔａｌ）の発生を低減することができる。以下、この点についてさらに説明する。なお、以下に説明する点を除き、図７に示すトラック・ホールド回路の基本的な動作は、図５に示した従来のトラック・ホールド回路の動作と略同一であり、ここでの詳細な説明は省略する。
【０２１０】
ペデスタル(Ｐｅｄｅｓｔａｌ)の発生原因は、図５、図６において説明したように、トラックモードからホールドモードへ遷移する際に、図５のフィードスルー(Ｆｅｅｄｔｈｒｏｕｇｈ)減衰回路２Ｂのように負帰還抵抗を接続していない場合には、第２および第３の差動増幅回路それぞれを構成するトランジスタ対のうちホールド信号がベースに入力される一方のトランジスタＱ１３およびＱ１６を介して引き抜かれる電流のため、入力バッファ１の出力部のエミッタフォロア対を構成するトランジスタＱ９およびＱ１０のベースの電位が過度に低下してしまって、入力バッファ１の出力端子対（つまり入力バッファ１の出力部のエミッタフォロア対を構成するトランジスタＱ９およびＱ１０のエミッタ端子）にリンギングが発生することにあった。
【０２１１】
そこで、フィードスルー(Ｆｅｅｄｔｈｒｏｕｇｈ)減衰回路２Ｃの第２および第３の差動増幅回路それぞれを構成するトランジスタＱ１３、Ｑ１４、Ｑ１５およびＱ１６のエミッタにエミッタ接続抵抗ＲＥ４、ＲＥ５、ＲＥ６およびＲＥ７をそれぞれエミッタ側の負帰還抵抗として接続することによって、トラックモードからホールドモードへ遷移する際に生じる、入力バッファ１の出力部のエミッタフォロア対を構成するトランジスタＱ９およびＱ１０のベース電位の低下が過度に及んでしまうことを抑制し、ペデスタル(Ｐｅｄｅｓｔａｌ)の発生を低減することができる。
【０２１２】
なお、第３の実施の形態のトラック・ホールド回路は、第１の差動増幅回路、補助差動増幅回路、第４の差動増幅回路それぞれを構成する定電流源が、定電流源ＩＳ１とＩＳ８、定電流源ＩＳ６とＩＳ９、定電流源ＩＳ７とＩＳ１０のように、それぞれの差動増幅回路を構成するトランジスタ対の各トランジスタに対応して配置され、かつ、それぞれの差動増幅回路を構成するトランジスタ対のトランジスタのエミッタ間にエミッタ側の抵抗ＲＥ１、ＲＥ２、ＲＥ３をそれぞれ接続していることが、第１の実施の形態の図１のトラック・ホールド回路の場合とは異なる。このように、それぞれの差動増幅回路を構成する電流源を２つに分割して構成することにより、回路レイアウトとして、左右対称な回路の配置が可能となり、図１の第１の実施の形態のトラック・ホールド回路と比べて、偶数次の歪を低減することができる。
【０２１３】
（第４の実施の形態）
次に、本発明の第４の実施の形態について図８を用いて詳細に説明する。図８は、本発明の第４の実施の形態に係るトラック・ホールド回路の回路構成を示す回路図である。
【０２１４】
図８に示すように、本トラック・ホールド回路も、図５の場合と同様、入力信号に応じて電荷を蓄積するホールドコンデンサを内部に備えており、差動入力信号を入力する入力バッファ１、ホールドモード時に入力バッファ１の出力を一定の値に維持するフィードスルー（Ｆｅｅｄｔｈｒｏｕｇｈ）減衰回路２Ｄ、トラックモード時には入力バッファ１とホールドコンデンサとを接続し、入力バッファ１の出力を前記ホールドコンデンサに印加し、ホールドモード時には入力バッファ１と前記ホールドコンデンサとの接続を切り離すスイッチ回路３、前記ホールドコンデンサに蓄積された電荷に応じた出力信号を出力する出力バッファ４によって構成されている。
【０２１５】
なお、図８には、トラック・ホールド回路の出力部に出力バッファ４を備えている場合を示しているが、当該トラック・ホールド回路の後段に接続される回路の如何によっては、出力バッファ４を備えていない構成であっても構わない。
【０２１６】
図８において、符号Ｑ１〜Ｑ１８、符号ＱＳ１およびＱＳ２はトランジスタ、符号ＲＥ１〜ＲＥ５は抵抗、符号ＲＬ１およびＲＬ２は第１および第２の負荷抵抗、符号ＩＳ１〜ＩＳ１０は定電流源、符号ＣＨ１およびＣＨ２はホールドコンデンサである。
【０２１７】
符号Ｔ１およびＨ１は第１のトラック・ホールド制御信号入力端子であり、第１のトラック信号入力端子Ｔ１には第１のトラック・ホールド制御信号のトラック信号が、第１のホールド信号入力端子Ｈ１には第１のトラック・ホールド制御信号のホールド信号が入力される。また、符号Ｔ２およびＨ２は第２のトラック・ホールド制御信号入力端子対であり、第２のトラック信号入力端子Ｔ２には第２のトラック・ホールド制御信号のトラック信号が、第２のホールド信号入力端子Ｈ２には第２のトラック・ホールド制御信号のホールド信号が入力される。
【０２１８】
また、符号Ｖｉｎ＋およびＶｉｎ−は差動信号入力端子対、符号Ｖｏｕｔ＋およびＶｏｕｔ−は差動信号出力端子対、符号Ｖｃｃはコレクタ側電源、符号Ｖｅｅはエミッタ側電源である。
【０２１９】
図８に示すトラック・ホールド回路において、入力バッファ１は、第２の実施の形態の図３の場合とは異なり、差動信号入力端子対Ｖｉｎ＋およびＶｉｎ−から入力される差動入力信号を増幅するための第１の差動増幅回路を構成するトランジスタＱ１およびＱ２、第１および第２の負荷抵抗ＲＬ１およびＲＬ２、エミッタ側の抵抗ＲＥ１、定電流源ＩＳ１およびＩＳ８と、当該第１の差動増幅回路の非線形性を補償し、第１の差動増幅回路の動作を補助する補助差動増幅回路を構成するトランジスタＱ１１およびＱ１２、エミッタ側の抵抗ＲＥ２、定電流源ＩＳ６およびＩＳ９と、当該入力バッファ１の出力部を構成するエミッタフォロア用のトランジスタＱ９およびＱ１０とからなっている。
【０２２０】
つまり、入力バッファ１を構成する第１の差動増幅回路および補助差動増幅回路は、第２の実施の形態の場合とは異なり、それぞれ、２つずつ、定電流源（つまり定電流源ＩＳ１、ＩＳ８、および、定電流源ＩＳ６、ＩＳ９）を備えるとともに、第１の差動増幅回路および補助差動増幅回路のそれぞれを構成するトランジスタ対のトランジスタＱ１、Ｑ２およびトランジスタＱ１１、Ｑ１２のそれぞれのエミッタと、それぞれの定電流源ＩＳ１、ＩＳ８および定電流源ＩＳ６、ＩＳ９と、を接続した接続点同士を接続するためのエミッタ側の抵抗ＲＥ１および抵抗ＲＥ２を備える構成となっている。ただし、場合によっては、入力バッファ１を、補助差動増幅回路を省略して構成するようにしても良い。
【０２２１】
また、フィードスルー(Ｆｅｅｄｔｈｒｏｕｇｈ)減衰回路２Ｄは、ホールドモード時に入力バッファ１の第１の差動増幅回路から第１の負荷抵抗ＲＬ１に流れる電流とは逆向きの電流を第１の負荷抵抗ＲＬ１に供給するための第２の差動増幅回路を構成するトランジスタＱ１３およびＱ１４、エミッタ接続抵抗ＲＥ４と、ホールドモード時に入力バッファ１の第１の差動増幅回路から第２の負荷抵抗ＲＬ２に流れる電流とは逆向きの電流を第２の負荷抵抗ＲＬ２に供給するための第３の差動増幅回路を構成するトランジスタＱ１５およびＱ１６、エミッタ接続抵抗ＲＥ６と、第２の差動増幅回路と第３の増幅回路とに流れる電流を制御するための第４の差動増幅回路を構成するトランジスタＱ１７およびＱ１８、エミッタ側の抵抗ＲＥ３、定電流源ＩＳ７およびＩＳ１０とからなっている。
【０２２２】
つまり、本実施の形態のフィードスルー(Ｆｅｅｄｔｈｒｏｕｇｈ)減衰回路２Ｄにおいては、図５の場合とは異なり、図３の場合と同様に、第２、第３の差動増幅回路を構成するトランジスタ対の各トランジスタＱ１３およびＱ１４、Ｑ１５およびＱ１６のうち、第２のホールド信号入力端子Ｈ２から第２のトラック・ホールド制御信号のホールド信号がベースに入力されるトランジスタＱ１３、Ｑ１６それぞれのエミッタには、エミッタ接続抵抗ＲＥ４、ＲＥ５を負帰還抵抗としてそれぞれ追加して接続しているが、さらに、第４の差動増幅回路は、第２の実施の形態の場合とは異なり、２個の定電流源（つまり定電流源ＩＳ７、ＩＳ１０）を備えるとともに、第４の差動増幅回路を構成するトランジスタ対のトランジスタＱ１７、Ｑ１８のそれぞれのエミッタと、それぞれの定電流源ＩＳ７、ＩＳ１０と、を接続した接続点同士を接続するためのエミッタ側の抵抗ＲＥ３を備える構成となっている。したがって、第２、第３の差動増幅回路を構成するトランジスタ対の各トランジスタＱ１３およびＱ１４、Ｑ１５およびＱ１６のエミッタそれぞれにエミッタ接続抵抗を接続している図７の第３の実施の形態におけるフィードスルー(Ｆｅｅｄｔｈｒｏｕｇｈ)減衰回路２Ｃとも異なる構成とされている。
【０２２３】
また、スイッチ回路３は、図５の場合と同様、スイッチ回路３の接続状態切換部を構成する第１のエミッタフォロア用トランジスタＱＳ１の動作を制御するための第５の差動増幅回路を構成するトランジスタＱ３およびＱ４、定電流源ＩＳ２と、スイッチ回路３の接続状態切換部を構成する第２のエミッタフォロア用のトランジスタＱＳ２の動作を制御するための第６の差動増幅回路を構成するトランジスタＱ５およびＱ６、定電流源ＩＳ３と、当該スイッチ回路３のモード切替用の接続状態切換部を構成する第１および第２のエミッタフォロア用のトランジスタＱＳ１およびＱＳ２とからなり、第１および第２のエミッタフォロア用のトランジスタＱＳ１およびＱＳ２には、それぞれ、ホールドコンデンサＣＨ１およびＣＨ２の一端が接続されるように構成されている。
【０２２４】
また、出力バッファ４は、図５の場合と同様、当該出力バッファ４の出力部を構成するエミッタフォロア用のトランジスタＱ７およびＱ８、定電流源ＩＳ４およびＩＳ５からなっている。
【０２２５】
次に、図８に示すトラック・ホールド回路を構成する各回路素子の接続構成について説明する。図８において、差動信号入力端子Ｖｉｎ＋およびＶｉｎ−から入力される差動入力信号は、入力バッファ１の第１の差動増幅回路を構成するトランジスタ対のトランジスタＱ１およびＱ２それぞれのベース、補助差動増幅回路を構成するトランジスタ対のトランジスタＱ１１およびＱ１２それぞれのベース、フィードスルー減衰回路２Ｄの第４の差動増幅回路を構成するトランジスタ対のトランジスタＱ１７およびＱ１８それぞれのベースに入力される。
【０２２６】
入力バッファ１の第１の差動増幅回路を構成するトランジスタ対のトランジスタＱ１とＱ２とのエミッタ間には抵抗ＲＥ１が接続され、補助差動増幅回路を構成するトランジスタ対のトランジスタＱ１１とＱ１２とのエミッタ間には抵抗ＲＥ２が接続される。また、フィードスルー減衰回路２Ｄの第４の差動増幅回路を構成するトランジスタ対のトランジスタＱ１７とＱ１８とのエミッタ間には抵抗ＲＥ３が接続される。
【０２２７】
また、入力バッファ１の第１の差動増幅回路を構成するトランジスタ対のトランジスタＱ１およびＱ２のエミッタは、定電流源ＩＳ１およびＩＳ８の一端にそれぞれ接続され、補助差動増幅回路を構成するトランジスタ対のトランジスタＱ１１およびＱ１２のエミッタは、定電流源ＩＳ６およびＩＳ９の一端にそれぞれ接続され、フィードスルー減衰回路２Ｄの第４の差動増幅回路を構成するトランジスタ対のトランジスタＱ１７およびＱ１８のエミッタは、定電流源ＩＳ７およびＩＳ１０の一端にそれぞれ接続され、入力バッファ１の定電流源ＩＳ１、ＩＳ６、ＩＳ８、ＩＳ９およびフィードスルー減衰回路２Ｄの定電流源ＩＳ７、ＩＳ１０の他端はエミッタ側電源Ｖｅｅに接続される。
【０２２８】
つまり、第２の実施の形態の場合とは異なり、第１の差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ１のエミッタは定電流源ＩＳ１の一端に接続され、他方のトランジスタＱ２のエミッタは定電流源ＩＳ８の一端に接続され、かつ、トランジスタＱ１と定電流源ＩＳ１とを接続する接続点と、トランジスタＱ２と定電流源ＩＳ８とを接続する接続点と、の間はエミッタ側の抵抗ＲＥ１によって接続され、かつ、それぞれの定電流源ＩＳ１、ＩＳ８の他端はエミッタ側電源Ｖｅｅに接続される。
【０２２９】
また、補助差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ１１のエミッタは定電流源ＩＳ６の一端に接続され、他方のトランジスタＱ１２のエミッタは定電流源ＩＳ９の一端に接続され、かつ、トランジスタＱ１１と定電流源ＩＳ６とを接続する接続点と、トランジスタＱ１２と定電流源ＩＳ９とを接続する接続点と、の間はエミッタ側の抵抗ＲＥ２によって接続され、かつ、それぞれの定電流源ＩＳ６、ＩＳ９の他端はエミッタ側電源Ｖｅｅに接続される。
【０２３０】
また、第４の差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ１７のエミッタは定電流源ＩＳ７の一端に接続され、他方のトランジスタＱ１８のエミッタは定電流源ＩＳ１０の一端に接続され、かつ、トランジスタＱ１７と定電流源ＩＳ７とを接続する接続点と、トランジスタＱ１８と定電流源ＩＳ１０とを接続する接続点と、の間はエミッタ側の抵抗ＲＥ３によって接続され、かつ、それぞれの定電流源ＩＳ７、ＩＳ１０の他端はエミッタ側電源Ｖｅｅに接続される。
【０２３１】
入力バッファ１の第１の差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ１のコレクタは第１の負荷抵抗ＲＬ１の一端、出力部のエミッタフォロア対の一方のエミッタフォロアを構成するトランジスタＱ９のベースおよびフィードスルー減衰回路２Ｄの第２の差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ１３のコレクタに接続され、入力バッファ１の第１の差動増幅回路を構成するトランジスタ対の他方のトランジスタＱ２のコレクタは第２の負荷抵抗ＲＬ２の一端、出力部のエミッタフォロア対の他方のエミッタフォロアを構成するトランジスタＱ１０のベースおよびフィードスルー減衰回路２Ｄの第３の差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ１６のコレクタに接続される。
【０２３２】
また、入力バッファ１の出力部のエミッタフォロア対を構成するトランジスタＱ９およびＱ１０のコレクタ、第１および第２の負荷抵抗ＲＬ１およびＲＬ２の他端はそれぞれコレクタ側電源Ｖｃｃに接続される。
【０２３３】
また、入力バッファ１の出力部のエミッタフォロア対の一方のエミッタフォロアを構成するトランジスタＱ９のエミッタは補助差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ１１のコレクタおよびスイッチ回路３の第５の差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ３のコレクタおよびスイッチ回路３の接続状態切換部のエミッタフォロア対の一方のエミッタフォロアを構成するトランジスタＱＳ１のベースに接続される。
【０２３４】
また、入力バッファ１の出力部のエミッタフォロア対の他方のエミッタフォロアを構成するトランジスタＱ１０のエミッタは補助差動増幅回路を構成するトランジスタ対の他方のトランジスタＱ１２のコレクタおよびスイッチ回路３の第６の差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ５のコレクタおよびスイッチ回路３の接続状態切換部のエミッタフォロア対の他方のエミッタフォロアを構成するトランジスタＱＳ２のベースに接続される。
【０２３５】
つまり、入力バッファ１の第１の差動増幅回路を構成するトランジスタ対の各トランジスタＱ１およびＱ２のベースは、差動入力信号が入力される差動信号入力端子対Ｖｉｎ＋およびＶｉｎ−に接続され、第１の差動増幅回路を構成するトランジスタ対の各トランジスタＱ１およびＱ２のコレクタは、それぞれ、第１、第２の負荷抵抗ＲＬ１およびＲＬ２を介して、コレクタ側電源Ｖｃｃに接続され、第１の差動増幅回路を構成するトランジスタ対の各トランジスタＱ１およびＱ２のエミッタは、それぞれ、定電流源ＩＳ１およびＩＳ８に接続され、さらに、トランジスタＱ１とＱ２とのエミッタ間には抵抗ＲＥ１が接続され、定電流源ＩＳ１およびＩＳ８の他端は、それぞれ、エミッタ側電源Ｖｅｅに接続される。
【０２３６】
また、入力バッファ１の出力部のエミッタフォロア対を構成する各トランジスタＱ９およびＱ１０のベースは、第１の差動増幅回路を構成するトランジスタ対の各トランジスタＱ１およびＱ２のコレクタと第１および第２の負荷抵抗ＲＬ１およびＲＬ２との接続点に接続され、出力部のエミッタフォロア対を構成する各トランジスタＱ９およびＱ１０のコレクタは、コレクタ側電源Ｖｃｃに接続され、出力部のエミッタフォロア対を構成する各トランジスタＱ９およびＱ１０のエミッタは、それぞれ、補助差動増幅回路を構成する各トランジスタ対の各トランジスタＱ１１およびＱ１２のコレクタに接続されるとともに、スイッチ回路３への差動出力信号を出力する差動信号接続部に接続されて、入力バッファ１から出力される差動出力信号は、スイッチ回路３の接続状態切換部を構成するエミッタフォロア用トランジスタＱＳ１およびＱＳ２のベースに入力される。
【０２３７】
なお、補助差動増幅回路を構成するトランジスタ対の各トランジスタＱ１１およびＱ１２のベースは、前述のように、差動入力信号が入力される差動信号入力端子Ｖｉｎ＋およびＶｉｎ−に接続され、補助差動増幅回路を構成するトランジスタ対の各トランジスタＱ１１およびＱ１２のエミッタは、それぞれ、定電流源ＩＳ６およびＩＳ９の一端に接続され、さらに、トランジスタＱ１１とＱ１２とのエミッタ間には抵抗ＲＥ２が接続され、定電流源ＩＳ６およびＩＳ９の他端は、それぞれ、エミッタ側電源Ｖｅｅに接続される。
【０２３８】
また、補助差動増幅回路を構成するトランジスタ対の各トランジスタＱ１１およびＱ１２のコレクタは、前述のように、それぞれ、出力部のエミッタフォロア対を構成する各トランジスタＱ９およびＱ１０のエミッタに接続されるとともに、スイッチ回路３への差動出力信号を出力する差動信号接続部へ接続される。
【０２３９】
スイッチ回路３の第５の差動増幅回路を構成するトランジスタ対のトランジスタＱ３およびＱ４のベース、第６の差動増幅回路を構成するトランジスタ対のトランジスタＱ５およびＱ６のベースには、第１のトラック・ホールド制御信号入力端子Ｔ１およびＨ１から入力されるトラックモードおよびホールドモードを指定する信号である第１のトラック・ホールド制御信号のトラック信号およびホールド信号がそれぞれ入力される。
【０２４０】
また、スイッチ回路３の第５の差動増幅回路を構成するトランジスタ対のトランジスタＱ３およびＱ４のエミッタは定電流源ＩＳ２の一端に接続され、第６の差動増幅回路を構成するトランジスタ対のトランジスタＱ５およびＱ６のエミッタは定電流源ＩＳ３の一端に接続され、定電流源ＩＳ２およびＩＳ３の他端はエミッタ側電源Ｖｅｅに接続される。
【０２４１】
また、スイッチ回路３の第５の差動増幅回路を構成するトランジスタ対のうちホールド信号がベースに入力される一方のトランジスタＱ３のコレクタはスイッチ回路３の接続状態切換部の第１のエミッタフォロア用のトランジスタＱＳ１のベースに接続され、スイッチ回路３の第６の差動増幅回路を構成するトランジスタ対のうちホールド信号がベースに入力される一方のトランジスタＱ５のコレクタはスイッチ回路３の接続状態切換部の第２のエミッタフォロア用のトランジスタＱＳ２のベースに接続される。
【０２４２】
また、スイッチ回路３の第５の差動増幅回路を構成するトランジスタ対のうちトラック信号がベースに入力される他方のトランジスタＱ４のコレクタはスイッチ回路３の接続状態切換部の第１のエミッタフォロア用のトランジスタＱＳ１のエミッタ、一方のホールドコンデンサＣＨ１の一端および出力バッファ４の一方のエミッタフォロアを構成するトランジスタＱ７のベースにそれぞれ接続される。
【０２４３】
また、スイッチ回路３の第６の差動増幅回路を構成するトランジスタ対のうちトラック信号がベースに入力される他方のトランジスタＱ６のコレクタはスイッチ回路３の接続状態切換部の第２のエミッタフォロア用のトランジスタＱＳ２のエミッタ、他方のホールドコンデンサＣＨ２の一端および出力バッファ４の他方のエミッタフォロアを構成するトランジスタＱ８のベースにそれぞれ接続され、ホールドコンデンサＣＨ１およびＣＨ２の他端はエミッタ側電源Ｖｅｅに接続される。
【０２４４】
出力バッファ４のエミッタフォロアを構成するトランジスタＱ７およびＱ８のコレクタはコレクタ側電源Ｖｃｃに接続され、エミッタフォロアを構成するトランジスタＱ７およびＱ８のエミッタは差動出力信号を差動信号出力端子Ｖｏｕｔ＋およびＶｏｕｔ−から出力するとともに、定電流源ＩＳ４およびＩＳ５の一端にそれぞれ接続され、定電流源ＩＳ４およびＩＳ５の他端はエミッタ側電源Ｖｅｅに接続される。
【０２４５】
フィードスルー減衰回路２Ｄの第２の差動増幅回路を構成するトランジスタ対のトランジスタＱ１３およびＱ１４のベース、第３の差動増幅回路を構成するトランジスタ対のトランジスタＱ１６およびＱ１５のベースには、第２のトラック・ホールド制御信号入力端子Ｔ２およびＨ２から入力される第２のトラック・ホールド制御信号のトラック信号およびホールド信号がそれぞれ入力される。
【０２４６】
なお、第２のトラック・ホールド制御信号は第１のトラック・ホールド制御信号と電位レベルは異なるが、同一のタイミングで入力される。つまり、トラックモードとホールドモードとを指定するトラック・ホールド制御信号として、スイッチ回路３がトラックモードとホールドモードとに応じて入力バッファ１とホールドコンデンサＣＨ１、ＣＨ２との接続を切り替えるためにスイッチ回路３に入力される第１のトラック・ホールド制御信号と、フィードスルー(Ｆｅｅｄｔｈｒｏｕｇｈ)減衰回路２Ｄに入力される第２のトラック・ホールド制御信号とは、同一のタイミングで入力されるが、双方の信号電位レベルは異なっている。
【０２４７】
また、フィードスルー減衰回路２Ｄの第２の差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ１３のコレクタおよび第３の差動増幅回路を構成するトランジスタ対のトランジスタＱ１６のコレクタは、前述のように、入力バッファ１の第１の差動増幅回路の第１の負荷抵抗ＲＬ１および第２の負荷抵抗ＲＬ２の一端と第１の差動増幅回路を構成するトランジスタ対のトランジスタＱ１およびＱ２のコレクタとの接続点つまり入力バッファ１の出力部のエミッタフォロア対を構成するトランジスタＱ９およびＱ１０のベースにそれぞれ接続される。
【０２４８】
また、フィードスルー減衰回路２Ｄの第２の差動増幅回路を構成するトランジスタ対の他方のトランジスタＱ１４のコレクタおよび第３の差動増幅回路を構成するトランジスタ対の他方のトランジスタＱ１５のコレクタは、コレクタ側電源Ｖｃｃに接続される。
【０２４９】
すなわち、図８に示す本発明の第４の実施の形態に係るトラック・ホールド回路における接続構成は、以下の点で図５の場合の接続構成、図７の場合の接続構成と異なる構成になっている。
【０２５０】
つまり、第２の実施の形態の図３の場合と同様に、フィードスルー減衰回路２Ｄの第２の差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ１３のエミッタは負帰還抵抗となるエミッタ接続抵抗ＲＥ４の一端に接続され、第３の差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ１６のエミッタは負帰還抵抗となるエミッタ接続抵抗ＲＥ５の一端に接続される。
【０２５１】
また、エミッタ接続抵抗ＲＥ４の他端は第２の差動増幅回路を構成するトランジスタ対の他方のトランジスタＱ１４のエミッタおよび第４の差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ１７のコレクタに接続され、エミッタ負帰還抵抗ＲＥ５の他端は第３の差動増幅回路を構成するトランジスタ対の他方のトランジスタＱ１５のエミッタおよび第４の差動増幅回路を構成するトランジスタ対の他方のトランジスタＱ１８のコレクタに接続される。
【０２５２】
なお、第４の差動増幅回路を構成するトランジスタ対の各トランジスタＱ１７およびＱ１８のベースは、前述のように、差動入力信号が入力バッファ１に入力される差動信号入力端子Ｖｉｎ＋およびＶｉｎ−に接続され、第４の差動増幅回路を構成するトランジスタ対のトランジスタＱ１７とＱ１８とのエミッタ間には、前述のように、抵抗ＲＥ３が接続され、また、各トランジスタＱ１７およびＱ１８のエミッタそれぞれは定電流源ＩＳ７およびＩＳ１０の一端に接続され、定電流源ＩＳ７およびＩＳ１０の他端はエミッタ側電源Ｖｅｅに接続される。
【０２５３】
かくのごとく、フィードスルー減衰回路２Ｄの第２、第３の差動増幅回路を構成するトランジスタ対であるトランジスタＱ１３およびＱ１４、Ｑ１５およびＱ１６のうち、第２のホールド信号入力端子Ｈ２からの第２のホールド信号がベースに入力されるトランジスタＱ１３およびＱ１６のエミッタにエミッタ接続抵抗ＲＥ４およびＲＥ５をそれぞれ負帰還抵抗として接続した構成とすることによって、第２の実施の形態の図３の場合と同様、トラックモードからホールドモードへ遷移する際に発生する電圧誤差いわゆるペデスタル（Ｐｅｄｅｓｔａｌ）の発生を低減することができる。以下、この点についてさらに説明する。なお、以下に説明する点を除き、図８に示すトラック・ホールド回路の基本的な動作は、図５に示した従来のトラック・ホールド回路の動作と略同一であり、ここでの詳細な説明は省略する。
【０２５４】
ペデスタル(Ｐｅｄｅｓｔａｌ)の発生原因は、図５、図６において説明したように、トラックモードからホールドモードへ遷移する際に、図５のフィードスルー(Ｆｅｅｄｔｈｒｏｕｇｈ)減衰回路２Ｂのように負帰還抵抗を接続していない場合には、第２および第３の差動増幅回路それぞれを構成するトランジスタ対のうちホールド信号がベースに入力される一方のトランジスタＱ１３およびＱ１６を介して引き抜かれる電流のため、入力バッファ１の出力部のエミッタフォロア対を構成するトランジスタＱ９およびＱ１０のベースの電位が過度に低下してしまって、入力バッファ１の出力端子対（つまり入力バッファ１の出力部のエミッタフォロア対を構成するトランジスタＱ９およびＱ１０のエミッタ端子）にリンギングが発生することにあった。
【０２５５】
そこで、フィードスルー(Ｆｅｅｄｔｈｒｏｕｇｈ)減衰回路２Ｄの第２および第３の差動増幅回路それぞれを構成するトランジスタＱ１３、Ｑ１４、Ｑ１５およびＱ１６のうち、ベースに第２のホールド信号を入力し、コレクタを入力バッファ１の出力部のエミッタフォロア対を構成するトランジスタＱ９およびＱ１０のベースに接続しているトランジスタＱ１３およびＱ１６のエミッタにエミッタ接続抵抗ＲＥ４およびＲＥ５をそれぞれエミッタ側の負帰還抵抗として接続することによって、トラックモードからホールドモードへ遷移する際に生じる、入力バッファ１の出力部のエミッタフォロア対を構成するトランジスタＱ９およびＱ１０のベース電位の低下が過度に及んでしまうことを抑制し、ペデスタル(Ｐｅｄｅｓｔａｌ)の発生を低減することができる。
【０２５６】
また、図８に示す第４の実施の形態に係るトラック・ホールド回路は、図７に示す第３の実施の形態に係るトラック・ホールド回路とは異なり、フィードスルー(Ｆｅｅｄｔｈｒｏｕｇｈ)減衰回路２Ｄの第２、第３の差動増幅回路それぞれのトランジスタ対を構成するトランジスタＱ１３およびＱ１４、Ｑ１５およびＱ１６のうち、第２のトラック信号入力端子Ｔ２からの第２のトラック信号がベースに入力される他方のトランジスタＱ１４およびＱ１５のエミッタには、エミッタ接続抵抗を負帰還抵抗として接続することはなく、当該他方のトランジスタＱ１４およびＱ１５のエミッタを、直接、第４の差動増幅回路を構成するトランジスタ対のトランジスタＱ１７およびＱ１８のコレクタにそれぞれ接続する接続構成としている。
【０２５７】
フィードスルー(Ｆｅｅｄｔｈｒｏｕｇｈ)減衰回路２Ｄの第２、第３の差動増幅回路それぞれのトランジスタ対を構成するトランジスタＱ１３およびＱ１４、Ｑ１５およびＱ１６のうち、第２のトラック信号がベースに入力される他方のトランジスタＱ１４およびＱ１５のエミッタにエミッタ接続抵抗を接続しない理由は、トラックモードにおいてフィードスルー(Ｆｅｅｄｔｈｒｏｕｇｈ)減衰回路２Ｄが入力バッファ１の信号経路に与える影響を抑えるためである。以下、この点についてされに説明する。
【０２５８】
図７に示した第３の実施の形態に係るトラック・ホールド回路のフィードスルー(Ｆｅｅｄｔｈｒｏｕｇｈ)減衰回路２Ｃにおいては、第２のトラック・ホールド制御信号入力端子対Ｔ２およびＨ２から入力される第２のトラック・ホールド制御信号の振幅が小さい場合、トラックモードにおいても、第２、第３の差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ１３およびＱ１６が完全にはＯｆｆとならず、その結果、入力バッファ１の出力部のエミッタフォロア対を構成するトランジスタＱ９およびＱ１０のベース電位が下がってしまい、ホールドモードにおいて誤った電位を保持してしまう場合があり得る。
【０２５９】
かかる事態を防ぐために、図８に示す第４の実施の形態に係るトラック・ホールド回路のフィードスルー(Ｆｅｅｄｔｈｒｏｕｇｈ)減衰回路２Ｄにおいては、図７のフィードスルー(Ｆｅｅｄｔｈｒｏｕｇｈ)減衰回路２Ｃの第２、第３の差動増幅回路を構成するトランジスタ対にて第２のトラック信号がベースに入力される他方のトランジスタＱ１４およびＱ１５のエミッタに接続されていた負帰還抵抗（エミッタ接続抵抗）を省く構成としている。
【０２６０】
かくのごとく、他方のトランジスタＱ１４およびＱ１５の負帰還抵抗（エミッタ接続抵抗）を省く構成とすることによって、第２のトラック・ホールド制御信号入力端子対Ｔ２およびＨ２から入力される第２のトラック・ホールド制御信号の振幅が小さい場合であっても、トラックモードにおいて、第２、第３の差動増幅回路を構成するトランジスタ対の一方のトランジスタＱ１３およびＱ１６を完全にＯｆｆとすることが可能となり、フィードスルー(Ｆｅｅｄｔｈｒｏｕｇｈ)減衰回路２Ｄが入力バッファ１の信号経路に与える影響を抑えることができる。
【０２６１】
なお、第４の実施の形態のトラック・ホールド回路は、第１の差動増幅回路、補助差動増幅回路、第４の差動増幅回路それぞれを構成する定電流源が、定電流源ＩＳ１とＩＳ８、定電流源ＩＳ６とＩＳ９、定電流源ＩＳ７とＩＳ１０のように、それぞれの差動増幅回路を構成するトランジスタ対の各トランジスタに対応して配置され、かつ、それぞれの差動増幅回路を構成するトランジスタ対のトランジスタのエミッタ間にエミッタ側の抵抗ＲＥ１、ＲＥ２、ＲＥ３をそれぞれ接続していることが、第２の実施の形態の図３のトラック・ホールド回路の場合とは異なる。このように、それぞれの差動増幅回路を構成する電流源を２つに分割して構成することにより、回路レイアウトとして、左右対称な回路の配置が可能となり、図３の第２の実施の形態のトラック・ホールド回路と比べて、偶数次の歪を低減することができる。
【０２６２】
（その他の実施の形態）
本発明の第３の実施の形態のトラック・ホールド回路は、第１の差動増幅回路、補助差動増幅回路、第４の差動増幅回路それぞれを構成する電流源すべてを、それぞれの差動増幅回路を構成するトランジスタ対の各トランジスタに対応して配置し、かつ、それぞれの差動増幅回路を構成するトランジスタ対のトランジスタのエミッタ間にエミッタ側の抵抗をそれぞれ接続した構成としたが、場合によっては、第１の差動増幅回路と補助差動増幅回路とを構成する電流源のみについて、それぞれの差動増幅回路を構成するトランジスタ対の各トランジスタに対応して配置し、かつ、それぞれの差動増幅回路を構成するトランジスタ対のトランジスタのエミッタ間にエミッタ側の抵抗をそれぞれ接続した構成とし、第４の差動増幅回路については、第１の実施の形態の第４の差動増幅回路のように、第４の差動増幅回路を構成するトランジスタ対のトランジスタＱ１７およびＱ１８のそれぞれのエミッタにエミッタ接続抵抗の一端を接続し、該エミッタ接続抵抗それぞれの他端を第４の差動増幅回路内に１個配置した共通の電流源の一端に接続する構成としても構わない。また、第３の実施の形態のトラック・ホールド回路において、第１の差動増幅回路または補助差動増幅回路のいずれかまたは双方についても、前述した第４の差動増幅回路の場合と同様、第１の実施の形態における第１の差動増幅回路または補助差動増幅回路の構成としても良い。
【０２６３】
また、本発明の第４の実施の形態のトラック・ホールド回路は、第１の差動増幅回路、補助差動増幅回路、第４の差動増幅回路を構成する電流源すべてを、それぞれの差動増幅回路を構成するトランジスタ対の各トランジスタに対応して配置し、かつ、それぞれの差動増幅回路を構成するトランジスタ対のトランジスタのエミッタ間にエミッタ側の抵抗をそれぞれ接続した構成としたが、場合によっては、第１の差動増幅回路と補助差動増幅回路とを構成する電流源のみについて、それぞれの差動増幅回路を構成するトランジスタ対の各トランジスタに対応して配置し、かつ、それぞれの差動増幅回路を構成するトランジスタ対のトランジスタのエミッタ間にエミッタ側の抵抗をそれぞれ接続した構成とし、第４の差動増幅回路については、第２の実施の形態の第４の差動増幅回路のように、第４の差動増幅回路を構成するトランジスタ対のトランジスタＱ１７およびＱ１８のそれぞれのエミッタにエミッタ接続抵抗の一端を接続し、該エミッタ接続抵抗それぞれの他端を第４の差動増幅回路内に１個配置した共通の電流源の一端に接続する構成としても構わない。また、第４の実施の形態のトラック・ホールド回路において、第１の差動増幅回路または補助差動増幅回路のいずれかまたは双方についても、前述した第４の差動増幅回路の場合と同様、第２の実施の形態における第１の差動増幅回路または補助差動増幅回路の構成としても良い。
【符号の説明】
【０２６４】
１…入力バッファ、２，２Ａ,２Ｂ，２Ｃ，２Ｄ…フィードスルー（Ｆｅｅｄｔｈｒｏｕｇｈ）減衰回路、３…スイッチ回路、４…出力バッファ、ＣＨ１，ＣＨ２…ホールドコンデンサ、ＩＳ１〜ＩＳ１０…定電流源、Ｑ１〜Ｑ１８，ＱＳ１，ＱＳ２…トランジスタ、ＲＥ１〜ＲＥ１０…抵抗、ＲＬ１…第１の負荷抵抗、ＲＬ２…第２の負荷抵抗、Ｔ１，Ｈ１…第１のトラック・ホールド制御信号入力端子対（第１のトラック信号入力端子、第１のホールド信号入力端子）、Ｔ２，Ｈ２…第２のトラック・ホールド制御信号入力端子対（第２のトラック信号入力端子、第２のホールド信号入力端子）、Ｖｃｃ…コレクタ側電源、Ｖｅｅ…エミッタ側電源、Ｖｉｎ＋，Ｖｉｎ−…差動信号入力端子対、Ｖｏｕｔ＋，Ｖｏｕｔ−…差動信号出力端子対。
【図１】
2010187355.tif 000003
【図２】
2010187355.tif 000004
【図３】
2010187355.tif 000005
【図４】
2010187355.tif 000006
【図５】
2010187355.tif 000007
【図６】
2010187355.tif 000008
【図７】
2010187355.tif 000009
【図８】
2010187355.tif 000010