(57)【要約】【課題】  配向の揃った強誘電体膜を下部電極上に形成することが可能な、強誘電体キャパシタを備えた半導体装置の製造方法を提供する。【解決手段】  半導体基板１０上に下部電極形成用の貴金属膜３１を形成し、貴金属膜３１に酸処理を施すことにより該貴金属膜の表面を酸化する。その後、酸化された貴金属膜表面上に強誘電体膜３２を成膜し、該強誘電体膜を結晶化する。好ましくは、酸処理の後に、半導体基板上に残留した酸を乾燥させることなく水で置換し、且つ半導体基板上に残留した水を乾燥させることなくＩＰＡで置換する。【選択図】  図８
2010192596.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に貴金属膜を形成する工程、
前記貴金属膜に酸処理を施す工程、及び
前記酸処理を行った前記貴金属膜上に強誘電体膜を成膜する工程、
を有する半導体装置の製造方法。
【請求項２】
前記酸処理は、前記貴金属膜が形成された前記半導体基板を、Ｈ２Ｏ２溶液に浸漬することを含む、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記Ｈ２Ｏ２溶液のＨ２Ｏ２濃度は５％以上且つ６０％以下であることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記強誘電体膜を成膜する工程は、前記強誘電体膜をスパッタ法により成膜することを含む、請求項１乃至３の何れか一項に記載の半導体装置の製造方法。
【請求項５】
前記強誘電体膜を成膜する工程は、前記強誘電体膜をスパッタ法により基板温度５０℃〜２００℃で成膜し、前記強誘電体膜を５５０℃〜７５０℃の温度で熱処理することを含む、請求項１乃至４の何れか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、強誘電体キャパシタを備えた半導体装置の製造方法に関する。
【背景技術】
【０００２】
強誘電体メモリ（Ferroelectric  Random  Access  Memory；ＦｅＲＡＭ）は、強誘電体膜をデータ保持用のキャパシタに利用したメモリであり、不揮発性、高速性といった特長を有する。
【０００３】
強誘電体メモリの強誘電体膜としては、例えばＰｂ（Ｚｒｘ，Ｔｉ１−ｘ）Ｏ３（０＜ｘ＜１）（以下、ＰＺＴ）等、ペロブスカイト型の結晶構造を持つ強誘電体材料がよく使用されている。このような材料に強誘電性を発揮させるためには結晶方向を制御することが重要であり、ＰＺＴの場合、ＰＺＴ（００１）又はＰＺＴ（１１１）方向に配向を揃えることが望ましい。
【０００４】
さらに、ＰＺＴ膜の結晶性はその下層に位置する膜の結晶配向によって影響を受けるため、下層膜の結晶性もＰＺＴの結晶性を制御するための重要な要素である。シリコン（Ｓｉ）基板を用いた半導体デバイス上にＰＺＴを用いた強誘電体キャパシタを形成する場合、ＰＺＴ（００１）に配向制御することは難しく、ＰＺＴ（１１１）配向が使用されることが多い。ＰＺＴ（１１１）膜を含む強誘電体キャパシタを備える半導体装置において、良好なＰＺＴ（１１１）配向を得るにはＰＺＴ（１１１）と格子定数の近い下層膜を使用することが有効であり、一般的に、（１１１）方向に配向された例えば白金（Ｐｔ）又はイリジウム（Ｉｒ）等の貴金属膜が使用される。このとき、Ｐｔ等の（１１１）配向性が高いほど、その上に形成されるＰＺＴの（１１１）配向性は高くなり、強誘電体膜として良好なＰＺＴ結晶が得られる。
【０００５】
さらに、強誘電体キャパシタの特性は下部電極の表面状態によって影響を受ける。例えば、下部電極が成膜後に大気に曝されることにより、下部電極表面に自然酸化膜が形成され、キャパシタの静電容量の減少やリーク電流の増大の原因となることが知られている。また、貴金属からなる下部電極表面にアッシング処理等を行うことによって、貴金属表面に酸化膜を形成し、貴金属膜と高誘電率膜との接着性や界面特性を改善する方法が知られている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−１５０４１６号公報
【特許文献２】特開平１１−２２４９３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
強誘電体キャパシタの残留分極特性を向上させるために、強誘電体結晶膜の（１１１）配向の度合いを高める必要がある。
【課題を解決するための手段】
【０００８】
一観点によれば、強誘電体膜を備えた半導体装置の製造方法が提供される。当該方法は、半導体基板上に貴金属膜を形成する工程、及び貴金属膜上に強誘電体膜を成膜する工程を有する。当該方法は更に、上記貴金属膜に酸処理を施す工程を有し、上記強誘電体膜は、酸処理を行った貴金属膜上に成膜される。
【発明の効果】
【０００９】
開示の方法は、貴金属膜表面に安定した酸化膜を再現性良く形成し、配向の揃った強誘電体膜を貴金属膜上に形成することを可能にする。
【図面の簡単な説明】
【００１０】
【図１】強誘電体膜の配向性と下部電極成膜後の放置条件との関係を示す図である。
【図２】強誘電体膜の配向性と下部電極成膜後の処理条件との関係を示す図である。
【図３】強誘電体膜の配向性とＨ２Ｏ２処理パラメータとの関係を示す図である。
【図４】一実施形態に係る半導体装置の製造方法を示す断面図である。
【図５】一実施形態に係る半導体装置の製造方法を示す断面図である。
【図６】一実施形態に係る半導体装置の製造方法を示す断面図である。
【図７】一実施形態に係る半導体装置の製造方法を示す断面図である。
【図８】一実施形態に係る半導体装置の製造方法を示す断面図である。
【図９】一実施形態に係る半導体装置の製造方法を示す断面図である。
【図１０】一実施形態に係る半導体装置の製造方法を示す断面図である。
【図１１】一実施形態に係る半導体装置の製造方法を示す断面図である。
【図１２】一実施形態に係る半導体装置の製造方法を示す断面図である。
【発明を実施するための形態】
【００１１】
以下、添付図面を参照しながら実施形態について詳細に説明する。
【００１２】
先ず、図１−３を参照して、強誘電体膜の配向性を高めるための下部電極の処理方法を説明する。
【００１３】
図１は、下部電極を成膜したウェハの強誘電体膜の成膜までの取扱（放置）条件と強誘電体膜の配向性との関係を示す。ここでは、下部電極をＰｔ（１１１）膜、強誘電体膜をＰＺＴ膜とし、ＰＺＴの配向性をＰＺＴ（２２２）配向率として示している。なお、本出願において、ＰＺＴは、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、ランタン（Ｌａ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、イリジウム（Ｉｒ）、タングステン（Ｗ）、ビスマス（Ｂｉ）及び／又はマンガン（Ｍｎ）等の添加物を含んでいてもよい。また、ＰＺＴ（２２２）はＰＺＴ（１１１）に対して格子周期が半分の結晶であってＰＺＴ（１１１）と同義であり、ＰＺＴ（２２２）配向率を次式で定義する。
【数１】
2010192596.tif 000003
ここで、各結晶方向の配向強度はＸ線回折法（ＸＲＤ）を用いて評価することができる。
【００１４】
図１において、強誘電体膜の成膜までの下部電極付きウェハの取扱条件は、（１）下部電極を形成後も真空中に置き、大気に触れさせることなく強誘電体膜を成膜するもの、（２）窒素雰囲気で３時間放置するもの、及び（３）大気中で１２時間放置するものの３条件である。各条件にて複数枚のウェハを取扱い、ＰＺＴ膜の結晶化後にそれぞれのウェハ面内の複数の測定点について、ＰＺＴ（２２２）配向率の最大値、平均値及び最小値を評価した。図１に示すように、条件（１）及び（２）と比較して、条件（３）すなわち大気中で１２時間放置したものでは、ＰＺＴ（２２２）配向率の最小値及び平均値が大幅に高められ、ウェハ間及びウェハ面内でほぼ均一なＰＺＴ（２２２）配向率が得られている。
【００１５】
条件（３）で形成したＰｔ膜の表面をＸ線光電子分光法（ＸＰＳ）により分析したところ、Ｐｔ膜表面に２ｎｍ程度と見積もられる薄い自然酸化膜が形成されていることがわかった。条件（３）で最もよい結果が得られた理由は明らかにはなっていないが、Ｐｔ膜表面に薄い酸化膜を形成することが、ＰＺＴ膜の結晶配向性を（１１１）に揃えるために効果があるのではないかと考えられる。
【００１６】
図２は、Ｐｔ（１１１）電極をＨ２Ｏ２水溶液に浸漬（ディッピング）した場合のＰＺＴ（２２２）配向率を、大気放置（６時間、１２時間）の場合と比較して示している。各条件３枚のウェハについて、下部電極としてＰｔ（１１１）膜を用い、ＰＺＴの成膜及び結晶化の後に、ウェハ面内でのＰＺＴ（２２２）配向率の平均値を評価した。ここでのＨ２Ｏ２処理の条件は、Ｈ２Ｏ２水溶液濃度５％、ディッピング時間３分である。図２に示すように、１２時間の大気放置は６時間の大気放置より高いＰＺＴ（２２２）配向率をもたらし得るが、Ｈ２Ｏ２処理は、１２時間の大気放置より更に高いＰＺＴ（２２２）配向率を安定して得ることを可能とする。
【００１７】
図３は、Ｐｔ（１１１）膜のＨ２Ｏ２処理について、Ｈ２Ｏ２濃度（５％−６０％）及びディッピング時間（３分、２０分）をパラメータとしたときのＰＺＴ（２２２）配向率を示している。図３の各処理条件は、図１の各条件と比較して高く且つ安定したＰＺＴ（２２２）配向率をもたらす。ただし、Ｈ２Ｏ２濃度を５％で同一として実用上有利な範囲内のディッピング時間３分と２０分とを比較すると、ディッピング時間が短いとき、最小値が若干低下し、ウェハ面内でＰＺＴ（２２２）配向率にバラつきが生じる傾向が見られる。また、ディッピング時間を２０分で同一としてＨ２Ｏ２濃度５％−６０％を比較すると、Ｈ２Ｏ２濃度が高いとき、最小値が若干低下し、ウェハ面内でＰＺＴ（２２２）配向率にバラつきが生じる傾向が見られる。これらの実験結果から、Ｈ２Ｏ２濃度を５％以上６０％以下とすることが好ましい。
【００１８】
図１−３の試験における下部電極はＰｔ膜であるが、例えばＩｒ等のＰｔと同様の結晶構造を有する貴金属でも同様の結果が得られると推察される。
【００１９】
続いて、図４−１２を参照して、一実施形態に従った半導体装置の製造方法を説明する。図４−１２はプレーナ型のＦｅＲＡＭの製造方法に関し、その主な工程群における断面構造を示している。なお、図４−１２中、領域I、II及びIIIは、それぞれ、ＦｅＲＡＭのゲートコンタクト領域、ウェルコンタクト領域、及びキャパシタ形成領域を示す。
【００２０】
最初に第１として、図４−７を参照して、強誘電体キャパシタの形成に先立つ工程群を説明する。これらの工程群は本実施形態における一例であり、一部工程の変更若しくは省略、更なる工程の付加、及び／又は工程順の変更が為されてもよい。
【００２１】
最初に、図４（ａ）に示す断面構造を得るまでの工程について説明する。先ず、ここではシリコン基板とするｎ型又はｐ型の半導体基板１０の表面に、トランジスタの活性領域等を定めるＳＴＩ（Shallow  Trench  Isolation）用の溝を形成し、該溝内に酸化シリコン等の絶縁膜を埋め込んで素子分離絶縁膜１１とする。なお、素子分離絶縁膜１１は、ＳＴＩに限られず、例えば、ＬＯＣＯＳ（Local  Oxidation  of  Silicon）法で形成された絶縁膜であってもよい。次いで、キャパシタ形成領域III内の活性領域とウェルコンタクト領域IIとにｐ型不純物を導入してｐウェル１２を形成し、その後、活性領域の表面を熱酸化することにより、ゲート絶縁膜１８となる熱酸化膜を形成する。続いて、シリコン基板１０の上側全面に多結晶シリコン膜を形成する。そして、これらの膜をフォトリソグラフィによりパターニングし、キャパシタ形成領域IIIにゲート電極１５を形成するとともに、ゲートコンタクト領域Iにゲート電極１５の一部を構成するコンタクトパッド１５ａを形成する。キャパシタ形成領域III内のｐウェル１２上には、２つのゲート電極１５が間隔をおいてほぼ平行に配置され、これらゲート電極１５はワード線の一部を構成する。
【００２２】
次に、図４（ｂ）に示すように、ゲート電極１５をマスクとしたイオン注入により、各ゲート電極１５の横のシリコン基板１０の表層にｎ型不純物を導入し、第１、第２のソース／ドレインエクステンション１３ａ、１３ｂを形成する。その後、シリコン基板１０の上側全面に絶縁膜を形成し、該絶縁膜をエッチバックしてゲート電極１５及びコンタクトパッド１５ａの横に絶縁性サイドウォール１６を形成する。絶縁性サイドウォール１６用の絶縁膜としては、例えばＣＶＤ法による酸化シリコン膜を用い得る。更に、絶縁性サイドウォール１６及びゲート電極１５をマスクとしてシリコン基板１０に再びｎ型不純物をイオン注入することにより、各ゲート電極１５の横のシリコン基板１０の表層に第１、第２のソース／ドレイン領域１４ａ、１４ｂを形成する。このイオン注入では、ウェルコンタクト領域IIにもｎ型不純物が導入され、該領域IIにおけるシリコン基板１０の表層にウェルタップ領域１４ｃが形成される。なお、以下において、ソース／ドレイン領域１４ａ、１４ｂ及びウェルタップ領域１４ｃを不純物拡散領域とも称する。
【００２３】
ここまでの工程により、シリコン基板１０のキャパシタ形成領域IIIには、ゲート絶縁膜１８、ゲート電極１５、及び第１、第２のソース／ドレイン領域１４ａ、１４ｂによって構成される第１、第２のＭＯＳトランジスタＴＲ１、ＴＲ２が形成されたことになる。
【００２４】
続いて、図５（ａ）に示すように、シリコン基板１０、ゲート電極１５、及びコンタクトパッド１５ａのそれぞれの上に、スパッタ法により例えばコバルト（Ｃｏ）又はチタン（Ｔｉ）等の高融点金属を有する金属膜１７を、例えば約１０ｎｍの厚さに形成する。その後、窒素雰囲気中において金属膜１７をアニールする。これにより、ゲート電極１５、コンタクトパッド１５ａ、及び各不純物拡散領域１４ａ〜１４ｃ内のシリコンと金属膜１７とが反応し、例えばコバルトシリサイド（ＣｏＳｉ）又はチタンシリサイド（ＴｉＳｉ）等を有する金属シリサイドパターン１７ａが形成される。このシリサイド形成のためのアニール条件は、例えば、基板温度５２０℃、アニール時間３０秒とし得る。
【００２５】
次に、図５（ｂ）に示すように、素子分離絶縁膜１１及び絶縁性サイドウォール１６の上などの未反応の金属膜１７をウエットエッチングして除去する。ウエットエッチングの条件は特に限定されないが、例えば、エッチング液としてＮＨ４ＯＨ、Ｈ２Ｏ２及びＨ２Ｏの混合溶液よりなるＡＰＭ（Ammonia  Peroxide  Mixture）を用い、エッチング時間を約５分間とし得る。その後、例えば窒素雰囲気中でのアニールにより、金属シリサイドパターン１７ａを低抵抗の相に変換してもよい。
【００２６】
続いて、図６（ａ）に示すように、例えば、プラズマＣＶＤ法により窒化シリコン（ＳｉＮ）膜１９を約２０ｎｍの厚さに形成する。次いで、この窒化シリコン膜１９の上に、例えば、シランガスを使用するプラズマＣＶＤ法により酸化シリコン膜２０を約８０ｎｍの厚さに形成し、更にその上にＴＥＯＳガスを使用するプラズマＣＶＤ法により犠牲酸化シリコン膜（不図示）を形成する。そして、その犠牲酸化シリコン膜の上面を化学的機械的研磨（ＣＭＰ）法により研磨して平坦化し、残された酸化シリコン膜２０と窒化シリコン膜１９とを第１層間絶縁膜２１とする。次いで、フォトリソグラフィにより第１層間絶縁膜２１をパターニングして、コンタクトパッド１５ａ及び不純物拡散領域１４ａ−１４ｃのそれぞれの上に第１ホール２１ａを形成する。
【００２７】
次に、図６（ｂ）に示すように、第１ホール２１ａの内面と、第１ホール２１ａにより露出された金属シリサイドパターン１７ａの上面とに、第１バリアメタル膜２２ａ及び第２バリアメタル膜２２ｂを形成する。例えば、第１バリアメタル膜２２ａはスパッタ法によりチタン又はタンタル等を有する膜として形成され、第２バリアメタル膜２２ｂはＣＶＤ法により窒化チタン又は窒化タンタル等を有する膜として形成され得る。なお、ここでは第１バリアメタル膜２２ａ及び第２バリアメタル膜２２ｂを形成するとして説明したが、バリアメタル膜は単一の膜であってもよい。
【００２８】
続いて、図７（ａ）に示すように、第１ホール２１ａを埋め込む第１導電性プラグ２４を形成する。このため先ず、例えば、ＷＦ６ガス、ＳｉＨ４ガス及び水素ガスの混合ガスを成膜ガスとするＣＶＤ法により、第２バリアメタル膜２２ｂの上にプラグ用導電膜としてタングステン膜を形成する。次いで、第１層間絶縁膜上の余分な第１、第２バリアメタル膜２２ａ、２２ｂとプラグ用導電膜とをＣＭＰ法により除去し、これらの膜を第１導電性プラグ２４として第１ホール２１ａ内に残存させる。なお、ＣＭＰに代えて、エッチバックにより上記の膜を除去してもよい。ところで、第１導電性プラグ２４は主にタングステンで構成されるが、タングステンは非常に酸化され易く、プロセス中に酸化されるとコンタクト不良を引き起こし得る。そこで、図７（ｂ）に示すように、第１導電性プラグ２４を酸化雰囲気から保護するための酸化防止膜２５として、プラズマＣＶＤ法により酸窒化シリコン（ＳｉＯＮ）膜を約１００ｎｍの厚さに形成してもよい。さらに、酸化防止膜２５の上に絶縁性密着膜２６として、ＴＥＯＳガスを使用するプラズマＣＶＤ法により酸化シリコン膜を形成してもよい。
【００２９】
次に第２として、図８及び９を参照して、強誘電体キャパシタの形成工程を説明する。
【００３０】
先ず、図８（ａ）に示すように、必要に応じて、後に形成される強誘電体キャパシタの下部電極の結晶性を高め、ひいてはキャパシタ誘電体膜の結晶性を改善するため、スパッタ法により第１アルミナ（Ａｌ２Ｏ３）膜２７を例えば約２０ｎｍの厚さに形成する。第１アルミナ膜２７の形成方法は、アルミナターゲットを用いたスパッタ法にて、例えば、２ｋＷ、Ａｒ＝２０ｓｃｃｍ、室温、３０秒とし得る。
【００３１】
次に、図８（ｂ）に示すように、例えばＰｔ又はＩｒ等の貴金属を有する第１導電膜３１を例えば約１５０ｎｍの厚さに形成する。第１導電膜３１がＰｔ膜である場合、その形成方法は、例えば、Ｐｔターゲットを用いたスパッタ法にて、０．３５ｋＷ、Ａｒ＝２００ｓｃｃｍ、３５０℃、１８０秒とし得る。
【００３２】
次いで、例えばＰｔ膜である第１導電膜３１が形成されたシリコン基板１０（以下、単にＰｔ付きウェハとも称する）に酸処理を行う。例えば５％の濃度のＨ２Ｏ２水溶液に３分間ディップする。Ｈ２Ｏ２溶液の濃度は、図３を参照して説明したように、５％以上６０％以下の範囲内の如何なる値であってもよい。また、Ｈ２Ｏ２溶液は、Ｈ２Ｏ２と水との混合液であってもよいし、酸化作用を阻害しない他の薬品、例えばＨ２ＳＯ４、ＮＨ４ＯＨ、ＨＣｌ、ＨＮＯ３又はＨＦ等を含んでいてもよい。
【００３３】
引き続き、Ｐｔ付きウェハを乾燥させることなく水洗槽にディップし、例えば３０分間のオーバーフロー水洗を行う。この水洗処理によってＰｔ膜表面のＨ２Ｏ２を水で置換する。なお、この水洗処理は、このようにオーバーフローによる水洗を適用してもよいし、例えば１５分間のクイックダンプリングリンス方式の水洗処理を適用してもよい。ただし、ＰｔやＩｒ等の貴金属の表面にはウォーターマークが発生しやすく、ウォーターマークの発生を抑制するため、ウェハ表面を常に濡れた状態に保つことが望ましい。
【００３４】
次に、Ｐｔ付きウェハの乾燥処理を行う。本実施形態においては、イソプロピルアルコール（ＩＰＡ）ベーパ乾燥を行うことが好ましい。水をＩＰＡ溶液で置換した後にＩＰＡを乾燥させることにより、ウォーターマークを有しないＰｔ膜表面を得ることが可能となる。
【００３５】
次に、図９（ａ）に示すように、第１導電膜３１上に、強誘電体膜３２及び第２導電膜３３を含む積層構造を形成する。ここでは、強誘電体膜３２が第１の強誘電体膜３２−１及び第２の強誘電体膜３２−２を有するとして説明する。しかしながら、本実施形態はこの構成に限定されるものではなく、強誘電体膜は単層で形成してもよい。
【００３６】
先ず、第１の強誘電体膜３２−１として、第１導電膜３１上に非晶質のＰＺＴ膜を例えば約９０ｎｍの厚さに成膜する。第１の強誘電体膜３２−１の成膜に関し、ゾルゲル法は使用する薬液に対する感度が高く、下地の貴金属膜を酸化した効果を得にくいため、スパッタ法又は有機金属化学気相成長（Metal  Organic  CVD；ＭＯＣＶＤ）法を用いることが好ましい。さらに、ＭＯＣＶＤ法の場合、使用する有機溶剤の還元性に応じて第１導電膜３１の表面状態が変化し、ＰＺＴ結晶膜の配向性に影響を及ぼす恐れがあるため、スパッタ法を用いることがより好ましい。成膜温度は、ＰＺＴが成膜時に結晶化しない温度であることが好ましく、故に、スパッタ法の場合には５０℃以上２００℃未満とすることが好ましい。従って、第１の強誘電体膜３２−１の成膜条件は、例えば、スパッタ法にて１ｋＷ、Ａｒ＝２０ｓｃｃｍ、５０℃、１７５秒とし得る。
【００３７】
次いで、第１の強誘電体膜３２−１を構成するＰＺＴをＲＴＡにより結晶化する。ＲＴＡ条件は、例えば、酸素が２．５％でアルゴンが９７．５％の雰囲気において、基板温度５５０℃−６２０℃、アニール時間９０秒、昇温速度１２５℃／秒とし得る。基板温度が５５０℃より低いと結晶化が不十分となり、６２０℃より高いとＰＺＴの配向性が低下する。このようなアニールは仮焼成とも呼ばれる。
【００３８】
本実施例では、強誘電体膜３２−１を結晶化していない状態でスパッタ法により堆積させ、その後のアニールにより結晶化させる工程を開示したが、スパッタ法で結晶膜を堆積させてもよい。
【００３９】
引き続き、第２の強誘電体膜３２−２として、スパッタ法又はＭＯＣＶＤ法により、仮焼成された第１の強誘電体膜３２−１上に非晶質のＰＺＴ膜を例えば約３０ｎｍの厚さに成膜する。第２の強誘電体膜３２−２の成膜条件は、例えば、スパッタにて１ｋＷ、Ａｒ＝２０ｓｃｃｍ、５０℃、５８秒とし得る。第２のＰＺＴ膜３２−２は第１の強誘電体膜３２−１と同一組成であってもよいし、異なる組成であってもよい。
【００４０】
次に、強誘電体膜３２の上に第２導電膜３３として貴金属膜及び／又は酸化貴金属膜を形成する。ここでは、第２導電膜が下側層及び上側層を有するとして説明する。しかしながら、本実施形態はこの構成に限定されるものではない。
【００４１】
先ず、スパッタ法により第２導電膜３３の下側層を構成する酸化イリジウム（ＩｒＯ２）膜を例えば約５０ｎｍの厚さに形成する。このときの成膜条件は、例えば、Ｉｒターゲットを用いた反応性スパッタ法にて２ｋＷ、Ａｒ＝１００ｓｃｃｍ、Ｏ２＝５５ｓｃｃｍ、２０℃、９秒とし得る。この下側層は、強誘電体膜３２の強誘電性を高めるために、このように酸化イリジウム膜であることが最も望ましい。しかしながら、必要に応じてＩｒ膜やＰｔ膜等の貴金属膜であってもよい。次に、酸素が１％でアルゴンが９９％の雰囲気中において、第２導電膜３３の下側層を通して強誘電体膜３２を構成するＰＺＴをＲＴＡにより結晶化する。このときのＲＴＡの条件は、例えば、基板温度７５０℃、アニール時間１２０秒、昇温速度１２５℃／秒とし得る。このようなアニールは結晶化アニールとも呼ばれる。その後、第２導電膜３３の下側層の上に、第２導電膜３３の上側層として貴金属膜又は酸化貴金属膜を例えば２００ｎｍの厚さに形成する。
【００４２】
続いて、図９（ｂ）に示すように、第２導電膜３３、強誘電体膜３２、及び第１導電膜３１をこの順に別々にフォトリソグラフィによりパターニングし、強誘電体キャパシタＱを構成する上部電極３３ａ、キャパシタ誘電体膜３２ａ、及び下部電極３１ａを形成する。なお、このパターニングの際、下部電極３１ａで覆われていない部分の第１アルミナ膜２７も除去される。
【００４３】
以上の工程群により、キャパシタ形成領域III内に強誘電体キャパシタＱを有する構造が得られる。斯くして形成された強誘電体キャパシタＱは、図２及び３を参照して説明したように、配向性が向上されたキャパシタ誘電体膜３２ａを有する。
【００４４】
最後に第３として、図１０−１２を参照して、強誘電体キャパシタＱの形成後の、ＦｅＲＡＭの完成までの工程群を説明する。これらの工程群は本実施形態における一例であり、一部工程の変更若しくは省略、更なる工程の付加、及び／又は工程順の変更が為されてもよい。
【００４５】
先ず、図１０（ａ）に示すように、キャパシタＱを保護するための第２アルミナ膜４０を、例えばスパッタ法により２０ｎｍの厚さに、シリコン基板１０の上側全面に形成する。そして、エッチングやスパッタ等のここまでの工程によりキャパシタ誘電体膜３２ａが受けたダメージを回復させるため、ファーネス内において基板温度約６５０℃のアニールを行う。このようなアニールは回復アニールとも呼ばれる。回復アニールは、キャパシタ誘電体膜３２ａ中の酸素欠損を補うため酸素含有雰囲気中で行うことが好ましい。次に、例えば、ＴＥＯＳガスを反応ガスとするプラズマＣＶＤ法により、第２アルミナ膜４０の上に酸化シリコン膜４１を約１５００ｎｍの厚さに形成し、酸化シリコン膜４１の上面をＣＭＰ法により平坦化する。次いで、後の工程で発生する水素や水分からキャパシタＱを保護するための第３アルミナ膜４２を、酸化シリコン膜４１の上にスパッタ法により約５０ｎｍの厚さに形成する。さらに、この第３アルミナ膜４２の上に、例えばプラズマＣＶＤ法により、酸化シリコン膜４３を約２００ｎｍの厚さに形成する。以上の工程により、キャパシタＱの上に、酸化シリコン膜４１、４３及び第３アルミナ膜４２を有する第２層間絶縁膜４４が形成される。
【００４６】
次に、図１０（ｂ）に示すように、第２層間絶縁膜４４の上に第１、第２の窓４５ａ、４５ｂを備えた第１レジストパターン４５を形成する。そして、第１、第２の窓４５ａ、４５ｂを通じて第２層間絶縁膜４４とその下の第２アルミナ膜４０とをエッチングする。これは、例えば、平行平板プラズマエッチング装置にて、エッチングガスとしてＣ４Ｆ８、Ａｒ、Ｏ２、及びＣＯの混合ガスを用いて行われ得る。これにより、上部電極３３ａと下部電極３１ａのそれぞれ上の第２層間絶縁膜４４に第２、第３のホール４４ａ、４４ｂが形成される。そして、第１レジストパターン４５を除去する。その後、必要に応じて、キャパシタＱが受けたダメージを回復させるため、例えば酸素雰囲気中で基板温度を約５００℃とするアニールを例えば６０分間行う。
【００４７】
続いて、図１１（ａ）に示すように、第２層間絶縁膜４４の上に、第１導電性プラグ２４それぞれの上に第４の窓４７ｃを備えた第２レジストパターン４７を形成する。そして、第４の窓４７ｃを通じて第２層間絶縁膜４４、第２アルミナ膜４０、及び絶縁性密着膜２６をエッチングすることにより、第１導電性プラグ２４の上に第４ホール４４ｃを形成する。このエッチングは、例えば、平行平板プラズマエッチング装置にて、エッチングガスとしてＣ４Ｆ８、Ａｒ、Ｏ２、及びＣＯの混合ガスを用いて行われ、酸化防止膜２５がこのエッチングにおけるストッパ膜として機能する。そして、第２レジストパターン４７を除去する。
【００４８】
次に、図１１（ｂ）に示すように、第４ホール４４ｃの下の酸化防止膜２５をエッチングして除去する。これは、例えば、平行平板プラズマエッチング装置にて、エッチングガスとしてＣＨＦ３、Ａｒ、及びＯ２の混合ガスを用いて行われ得る。
【００４９】
続いて、図１２（ａ）に示すように、第２導電性プラグ５０を形成する。このため先ず、第２−第４のホール４４ａ−４４ｃの内面と第２層間絶縁膜４４の上面とに、バリアメタル膜として、例えば、スパッタ法により窒化チタン膜を約１００ｎｍの厚さに形成する。そして、ＣＶＤ法によりバリアメタル膜の上にタングステン膜を形成した後、第２層間絶縁膜４４上の余分なバリアメタル膜とタングステン膜とをＣＭＰ法により除去し、ホール４４ａ−４４ｃ内に第２導電性プラグ５０を残存させる。第２導電性プラグ５０のうち、第２、第３のホール４４ａ、４４ｂ内に形成されたプラグは、それぞれ、上部電極３３ａ、下部電極３１ａに電気的に接続される。また、第３ホール４４ｃ内に形成された第２導電性プラグ５０は、第１導電性プラグ２４と電気的に接続される。
【００５０】
最後に、図１２（ｂ）に示すように、一層目の金属配線５２を形成する。このため先ず、第２層間絶縁膜４４及び第２導電性プラグ５０の上に、バリアメタル膜として、例えば約６０ｎｍの厚さのチタン膜と約３０ｎｍの厚さの窒化チタン膜をスパッタ法により形成する。次いで、このバリアメタル膜の上に、金属積層膜として、例えば、銅含有アルミニウム膜、チタン膜、及び窒化チタン膜をスパッタ法により形成する。そして、この金属積層膜上に反射防止膜として酸窒化シリコン膜を形成した後、上記の金属積層膜及びバリアメタル膜をフォトリソグラフィによりパターニングし、金属配線５２を得る。なお、一層目の金属配線５２として、上記のようなアルミニウム膜を含んだ金属積層膜に代えて、銅膜を用いてもよい。この後、必要に応じて、二層目以上の金属配線及びそれに付随する層間絶縁膜を形成し得る。
【００５１】
以上、実施形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された要旨の範囲内において、種々の変形及び変更が可能である。
【００５２】
以上の説明に関し、更に以下の付記を開示する。
（付記１）
半導体基板上に貴金属膜を形成する工程、
前記貴金属膜に酸処理を施す工程、及び
前記酸処理を行った前記貴金属膜上に強誘電体膜を成膜する工程、
を有する半導体装置の製造方法。
（付記２）
前記貴金属膜に酸処理を施す工程の後に、更に、前記貴金属膜の表面を水洗する工程、及び前記水洗後の前記貴金属膜の表面にイソプロピルアルコールを供給する工程、を有する付記１に記載の半導体装置の製造方法。
（付記３）
前記酸処理は、前記貴金属膜が形成された前記半導体基板をＨ２Ｏ２溶液に浸漬することを含む、付記１又は２に記載の半導体装置の製造方法。
（付記４）
前記Ｈ２Ｏ２溶液のＨ２Ｏ２濃度は５％以上且つ６０％以下である、付記３に記載の半導体装置の製造方法。
（付記５）
前記酸処理は、前記貴金属膜が形成された前記半導体基板をＨ２Ｏ２溶液と、Ｈ２ＳＯ４、ＮＨ４ＯＨ、ＨＣｌ、ＨＮＯ３又はＨＦ溶液との混合液に浸漬することを含む、付記１又は２に記載の半導体装置の製造方法。
（付記６）
前記強誘電体膜を成膜する工程は、前記強誘電体膜をスパッタ法により成膜することを含む、付記１乃至５の何れか一に記載の半導体装置の製造方法。
（付記７）
前記強誘電体膜を成膜する工程は、前記強誘電体膜をスパッタ法により５０℃から２００℃の基板温度で成膜した後、前記強誘電体膜を５５０℃から７５０℃の温度で熱処理することを含む、付記１乃至６の何れか一に記載の半導体装置の製造方法。
（付記８）
前記貴金属膜は（１１１）配向を有するＰｔ膜である、付記１乃至７の何れか一に記載の半導体装置の製造方法。
（付記９）
前記強誘電体膜上に導電膜を形成する工程、及び強誘電体キャパシタを構成するよう、前記導電膜、前記強誘電体膜及び前記貴金属膜をパターニングする工程、を更に有する付記１乃至８の何れか一に記載の半導体装置の製造方法。
【符号の説明】
【００５３】
１０    半導体基板
２７、４０  アルミナ膜
３１    第１導電膜（貴金属膜）
３１ａ  下部電極
３２、３２−１、３２−２    強誘電体膜
３２ａ  キャパシタ誘電体膜
３３    第２導電膜
３３ａ  上部電極
Ｑ      強誘電体キャパシタ
【図１】
2010192596.tif 000004
【図２】
2010192596.tif 000005
【図３】
2010192596.tif 000006
【図４】
2010192596.tif 000007
【図５】
2010192596.tif 000008
【図６】
2010192596.tif 000009
【図７】
2010192596.tif 000010
【図８】
2010192596.tif 000011
【図９】
2010192596.tif 000012
【図１０】
2010192596.tif 000013
【図１１】
2010192596.tif 000014
【図１２】
2010192596.tif 000015