(57)【要約】【課題】本発明の課題は、高周波のピークやバースト動作に関わらず、実際の高周波電力レベルの増減に即した検出が可能となる高周波電力測定回路を提供することにある。【解決手段】本発明は、高周波信号が入力され、高周波電力のレベルにより消費電流が変動する素子を有する高周波回路と、前記高周波回路の消費電流を監視して前記高周波回路に入力される高周波電力の増減を測定する監視回路とを具備することを特徴とするものである。【選択図】      図１
2010066116.tif 000002
【特許請求の範囲】
【請求項１】
高周波信号が入力され、高周波電力のレベルにより消費電流が変動する素子を有する高周波回路と、
前記高周波回路の消費電流を監視して前記高周波回路に入力される高周波電力の増減を測定する監視回路と
を具備することを特徴とする高周波電力測定回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波回路に入力される高周波電力の増減を測定する高周波電力測定回路に関するものである。
【背景技術】
【０００２】
図３は従来の電力検波回路の一例を示す構成説明図である。図３において、１１は入力端子、１２は主線路、１３はカプラ、１４はＡＤ８３６２検波器、１５は増幅器、１６は出力端子、Ｃ１，Ｃ２はコンデンサ、Ｒ１は抵抗である。図３に示すように、入力端子１１から入力された高周波信号はカプラ１３にて分岐された後、ＡＤ８３６２検波器１４で直接レベル検波され、その後、増幅器１５で増幅されて出力端子１６に出力される。
【０００３】
図４は従来の電力検波回路の他の例を示す構成説明図である。図４において、２１は入力端子、２２は主線路、２３はカプラ、２４はＡＤ８３１３のログアンプ（Ｌｏｇ  Ａｍｐ）、２５は増幅器、２６は出力端子、Ｃ３，Ｃ４はコンデンサ、Ｒ２，Ｒ３は抵抗、Ｄはダイオードである。図４に示すように、入力端子２１から入力された高周波信号はカプラ２３にて分岐された後、ＡＤ８３１３のログアンプ２４を介しダイオードＤで検波され、その後、増幅器１５で増幅されて出力端子１６に出力される。
【０００４】
通常、図３又は図４のどちらの検波方式でも高周波の状態（変調波のピークやバースト動作）に関らず電力検波は可能である。しかし、検出された電力値をソフトウェアにより表示、あるいはデータとする場合、検波電力値を直接取り込むと、高周波状態による誤差、ふらつきが発生する。これは、変調波のピークやバースト動作に、ソフトウェアやロジック回路が追従できないためである。このため、ハードウェアにて時定数を持たせるか、ソフトウェアで平均化の処理等を行うか、あるいは、最大の検波値を保持するピークホールド回路を用いることもある。
【０００５】
いずれの場合も、１つの条件で高周波の状態（変調波の波数、ピーク、バースト動作等）のすべてを網羅することは困難である。
【０００６】
これは、電力値を監視しながら、電力レベルを最大にする、最小にする、あるいはある特定のレベルに設定する場合に、検波回路の最適点と実際の高周波の最適点とがずれる原因となる。
【０００７】
例えば、フィードフォワード（ＦＦ）方式歪補償増幅器において、歪抽出ループの収束具合をレベル検波回路で測定し、ソフトウェアでデータ化する場合、歪抽出ループが完全に収束した状態が、歪増幅器への入力最小となる。この最小値（検波回路での検出値）に、高周波の状態による誤差が生じるため、実際に最小電力となる状態と検波回路の最小電力の状態が異なる。結果として十分な歪抽出が行われなくなる。
【０００８】
また、実際に高周波のレベルを検出するため、高周波の本線から電力を分岐させる必要がある。
【特許文献１】特開２００７−６００１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は上記の事情に鑑みてなされたもので、高周波電力のレベルにより消費電流が変動する素子を有する高周波回路の消費電流を監視することにより、高周波のピークやバースト動作に関わらず、実際の高周波電力レベルの増減に即した検出が可能となる高周波電力測定回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために本発明の高周波電力測定回路は、高周波信号が入力され、高周波電力のレベルにより消費電流が変動する素子を有する高周波回路と、前記高周波回路の消費電流を監視して前記高周波回路に入力される高周波電力の増減を測定する監視回路とを具備することを特徴とするものである。
【発明の効果】
【００１１】
本発明の高周波電力測定回路は、実際の高周波電力による高周波回路の増幅素子等の振る舞いを監視することになるため、高周波のピークやバースト動作に関わらず、実際の高周波電力レベルの増減に即した検出が可能となる。高周波回路の増幅素子等の消費電流を監視する監視回路は過電流検出回路と共用することも可能であり、回路規模の縮小も図れる。
【発明を実施するための最良の形態】
【００１２】
以下図面を参照して本発明の実施の形態を詳細に説明する。
【００１３】
図１は本発明の実施形態に係るＦＦ方式歪補償増幅器を示す構成説明図である。図１において、３１は入力端子、３２はカプラ、３３は減衰器、３４は位相器、３５は主増幅器、３６はカプラ、３７はカプラ、３８は出力端子、３９は遅延経路、４０は歪増幅器、４１は制御器である。前記カプラ３２、減衰器３３、位相器３４、主増幅器３５、カプラ３６は歪抽出ループを構成し、前記カプラ３７、歪増幅器４０は歪除去ループを構成する。
【００１４】
図１では、ＦＦ方式歪補償増幅器において、歪抽出ループにより抽出され、歪増幅器４０に入力される歪電力を検出することを例として挙げる。
【００１５】
図１に示すように、入力端子３１から入力された高周波信号（キャリア）はカプラ３２にて分岐され、主経路では減衰器３３、位相器３４を介して主増幅器３５で所定のレベルまで増幅される。主増幅器３５で増幅された高周波信号と遅延経路３９を通過した高周波信号はカプラ３６により同振幅、逆位相で合成される。その結果、カプラ３６の出力には、主増幅器３５で増幅され歪を持った高周波信号から、遅延経路３９を通過した歪のない高周波信号を打ち消したもの、すなわち歪成分が抽出される。カプラ３６の出力である歪成分は歪増幅器４０へ入力される。
【００１６】
本来、歪増幅器４０に入力される電力は歪成分であるので、この電力の大小は高周波信号（キャリア）をどの程度打ち消しているかに依存する。したがって、歪増幅器４０に入力される電力が最小になる状態が歪抽出ループが収束している状態となり、制御器４１は歪増幅器４０に入力される電力が最小となるよう、減衰器３３および位相器３４を制御する。
【００１７】
図２は本発明の実施形態に係る歪増幅器を示す構成説明図である。図２において、４２は入力端、４３は減衰器、４４は位相器、４５は増幅素子、４６は増幅素子、４７は出力端、４８は抵抗、４９は電源（ＰＳ：Ｐｏｗｅｒ  Ｓｕｐｐｌｙ）、５０はコンパレータ、５１はＡ／Ｄコンバータ（アナログ／デジタル変換器）である。
【００１８】
尚、歪増幅器も様々な構成が考えられるが、図２では歪除去ループの制御用の減衰器４３および位相器４４を有し、複数段の増幅素子４５，４６で構成されている回路を示す。
【００１９】
図２に示すように、入力端４２に入力されるカプラ３６で抽出された歪成分は減衰器４３、位相器４４を介して増幅素子４５，４６で増幅されて出力端４７に出力される。この場合、前記増幅素子４６はＡＢ級動作させると共に、ＡＢ級動作のＦＥＴ等の入力電力のレベルにより消費電流が変動する素子を有する回路構成になっている。ＡＢ級動作の増幅素子４６は入力電力により消費電流の電流値が変動する。歪抽出ループが十分に高周波信号（キャリア）を打ち消していない場合、歪増幅器４０の入力電力が増加し、消費電流が増加する。逆に、歪抽出ループが収束すると、入力電力が低下し消費電流も低下する。すなわち、増幅素子４６の消費電流が最低となる条件が、歪抽出ループの最適動作状態となる。
【００２０】
増幅素子４６の消費電流の検出には極めてインピーダンスの低い抵抗４８を用いる。抵抗４８の両端の電圧をコンパレータ５０で比較し、コンパレータ５０の出力をＡ／Ｄコンバータ５１を介して制御器４１に伝達する。制御器４１はＡ／Ｄコンバータ５１からの電圧データが最小となるように減衰器３３および位相器３４を制御する。
【００２１】
この構成の場合、歪増幅器４０内の減衰器４３および位相器４４の動作によっても増幅器４６の入力電力が変化するため、実際にはこれらの影響も考慮する必要がある。
【００２２】
同様の電流検出回路を用い、Ａ／Ｄコンバータ５１の出力電圧値と高周波信号（キャリア）の実レベルとの相関をデータ化することにより、実レベルの検出も可能である。
【００２３】
以上のように、高周波信号が入力され、ＡＢ級動作のＦＥＴ等の高周波電力のレベルにより消費電流が変動する素子をもつ高周波回路において、
（１）消費電流を監視することにより、高周波信号の大小（有無を含む）を検出することができる。
【００２４】
（２）消費電流のレベルにより実際の入力高周波電力を算出することができる。
【００２５】
（３）消費電流を監視している後段の回路に入力する電力を、消費電流値により制御することができる。
【００２６】
なお、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施形態に係るＦＦ方式歪補償増幅器を示す構成説明図である。
【図２】本発明の実施形態に係る歪増幅器を示す構成説明図である。
【図３】従来の電力検波回路の一例を示す構成説明図である。
【図４】従来の電力検波回路の他の例を示す構成説明図である。
【符号の説明】
【００２８】
３２…カプラ、３３…減衰器、３４…位相器、３５…主増幅器、３６…カプラ、３７…カプラ、３８…出力端子、３９…遅延経路、４０…歪増幅器、４１…制御器、４３…減衰器、４４…位相器、４５…増幅素子、４６…増幅素子、４８…抵抗、４９…電源、５０…コンパレータ、５１…Ａ／Ｄコンバータ。
【図１】
2010066116.tif 000003
【図２】
2010066116.tif 000004
【図３】
2010066116.tif 000005
【図４】
2010066116.tif 000006