(57)【要約】【課題】製造プロセス中に基板の割れや変形が生じることのない低抵抗なＳｉＣ半導体装置と、その製造方法を提供することを目的とする。【解決手段】本発明に係るＳｉＣ半導体装置は、第１、第２主面を有する第１導電型のＳｉＣ基板１と、ＳｉＣ基板１の第１主面に形成されたトレンチ４と、前記トレンチ４内に形成されたＣＮＴ５と、を備えることを特徴とする。又、本発明に係るＳｉＣ半導体装置の製造方法は、（ａ）ＳｉＣ基板１の第１主面上にマスク８を形成する工程と、（ｂ）マスク８を用いて選択的に第１主面からＳｉＣ基板１にトレンチ４を形成する工程と、（ｃ）マスク８を用いて選択的にトレンチ４内にＣＮＴ５を形成する工程と、を備える。【選択図】図２
2010192491.tif 000002
【特許請求の範囲】
【請求項１】
第１、第２主面を有する第１導電型のＳｉＣ基板と、
前記ＳｉＣ基板の前記第１主面に形成されたトレンチと、
前記トレンチ内に形成されたカーボンナノチューブ（ＣＮＴ）と、
を備えるＳｉＣ半導体装置。
【請求項２】
前記ＳｉＣ基板の前記第１主面上に形成された第１電極をさらに備えた、請求項１に記載のＳｉＣ半導体装置。
【請求項３】
前記ＳｉＣ基板の前記第２主面上に形成された第１導電型のエピタキシャル層と、
前記エピタキシャル層の上面内に形成された第２導電型のイオン注入領域と、
前記イオン注入領域の上に形成された第２電極をさらに備えた、請求項２に記載のＳｉＣ半導体装置。
【請求項４】
第１、第２主面を有する第１導電型のＳｉＣ基板を用いて形成されるＳｉＣ半導体装置において、
（ａ）前記ＳｉＣ基板の前記第１主面上にマスクを形成する工程と、
（ｂ）前記マスクを用いて選択的に前記第１主面から前記ＳｉＣ基板にトレンチを形成する工程と、
（ｃ）前記マスクを用いて選択的に前記トレンチ内にＣＮＴを形成する工程と、
を備えたＳｉＣ半導体装置の製造方法。
【請求項５】
（ｄ）前記工程（ｃ）の後に、前記ＳｉＣ基板の前記第１主面上に、第１電極を形成する工程をさらに備えた、請求項４に記載のＳｉＣ半導体装置の製造方法。
【請求項６】
（ｅ）前記ＳｉＣ基板の前記第２主面上に第１導電型のエピタキシャル層を形成する工程と、
（ｆ）前記エピタキシャル層の上面内に第２導電型のイオン注入領域を形成する工程と、
（ｇ）前記イオン注入領域の上に第２電極を形成する工程と、をさらに備えた、請求項４又は５に記載のＳｉＣ半導体装置の製造方法。
【請求項７】
前記第１主面及び前記トレンチの底面はカーボン面であって、
前記工程（ｃ）は、前記ＳｉＣ基板を真空中で加熱することにより、ＣＮＴを前記トレンチの前記底面から成長させる工程である、請求項４〜６のいずれかに記載のＳｉＣ半導体装置の製造方法。
【請求項８】
前記工程（ａ）、（ｂ）、（ｃ）は、前記工程（ｅ）と前記工程（ｆ）との間に行われる、請求項７に記載のＳｉＣ半導体装置の製造方法。
【請求項９】
前記工程（ｃ）は、
（ｈ）前記マスクを用いて選択的に前記トレンチの底部に触媒金属を形成する工程と、
（ｉ）前記マスクを除去後、ＣＶＤ法により、前記トレンチ内にＣＮＴを形成すると同時に、前記ＳｉＣ基板の前記トレンチ以外の前記第1主面には、アニール保護膜を形成する工程である、請求項４〜６のいずれかに記載のＳｉＣ半導体装置の製造方法。
【請求項１０】
前記工程（ｆ）は、
（ｊ）前記エピタキシャル層の上面内に第２導電型のイオンを注入してイオン注入領域を形成する工程と、
（ｋ）前記イオン注入領域にアニール処理を施す工程と、
を備え、
前記工程（ａ）、（ｂ）、（ｃ）は、前記工程（ｊ）と前記工程（ｋ）との間に行われる、請求項９に記載のＳｉＣ半導体装置の製造方法。
【請求項１１】
前記工程（ｉ）は、ＣＶＤ法としてプラズマＣＶＤ，熱ＣＶＤ，熱フィラメントＣＶＤのいずれかの方法を用いる工程である、請求項９又は１０に記載のＳｉＣ半導体装置の製造方法。
【請求項１２】
（ｌ）前記ＳｉＣ基板の前記第２主面において、半導体素子形成領域外に表面位置決めマーカーを形成する工程と、
（ｍ）前記ＳｉＣ基板の前記第１主面において、前記表面位置決めマーカーの直下に裏面位置決めマーカーを形成する工程と、をさらに備え、
前記工程（ａ）は、前記ＳｉＣ基板の第１主面において、前記裏面位置決めマーカーに従い前記素子形成領域に対応した電極形成領域に前記トレンチを形成する工程である、請求項４〜１１のいずれかに記載のＳｉＣ半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、低抵抗なＳｉＣ半導体装置と、その製造方法に関するものである。
【背景技術】
【０００２】
ＳｉＣ半導体は、従来のＳｉ半導体に比べて、高い耐電圧と高い使用温度を有する半導体装置が製作可能である。又、半導体自体の抵抗値もＳｉ半導体と比べて小さいことから、半導体動作における、接続時の接続抵抗値（以下オン抵抗値と呼称する）の低抵抗化による低損失化が期待されている。
【０００３】
しかし、ＳｉＣ半導体において更に低損失化を求めれば、基板の本質的な抵抗値の低減が重要な損失向上のテーマである。本特許はこのような観点から考案された。
【０００４】
ＳｉＣ半導体の基板抵抗を低減する従来技術としては、基板を薄板化して、オン抵抗を低減する方法が知られている。
【０００５】
例えば特許文献１には、ＳｉＣ基板を用いてオン抵抗の更なる低減を図った半導体装置が示されている。すなわち、C面を上面とするＳｉＣ基板上に、ＳｉＣ基板の上面に順に設けられた、半導体からなるエピタキシャル成長層、ショットキー電極、及び上部電極と、Ｓｉ面である、ＳｉＣ基板の裏面に上に順に設けられた、オーミック電極及び下部電極を備えている。ＳｉＣ基板を従来よりも薄くすることによって、基板部分の抵抗値が下がり、動作時のオン抵抗が大きく低減される。
【０００６】
特許文献２には、薄い部分と厚い部分とを有する半導体製造用基板によって、高性能な半導体素子を安価で短時間に製造する方法が開示されている。薄い部分と厚い部分は、貼り付け基板によって形成され、製造プロセスを通過した後ダイシングによってチップに分けることで、薄板デバイスを作成する。
【０００７】
特許文献３では、縦型パワーMOSFETのオン抵抗及び容量の低減と、DC/DC電源回路の効率向上を実現するために、半導体溝を形成し、当該溝に金属を埋め込んで、低抵抗化を図っている。
【０００８】
又、ＳｉＣからＣＮＴを成長させる技術については、表面分解法として非特許文献１が知られている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００４−０２２８７８号公報
【特許文献２】特開２００２−２９９１９６号公報
【特許文献３】特開２００２−３６８２２０号公報
【非特許文献】
【００１０】
【非特許文献１】Jpn.J.Appl.Phys.Vol.42(2003)pp.L1486-L1488
【発明の概要】
【発明が解決しようとする課題】
【００１１】
特許文献１，２に示されているように、縦型ＳｉＣ半導体装置のＯＮ抵抗値を低減するために、縦型方向の基板結晶の抵抗成分を減らすには、基板結晶の厚みを薄くすることが、効果的である。
【００１２】
しかしながら、基板結晶を薄くした場合、その後の半導体製造工程において、結晶が反りなどの変形を起こしやすいため、写真製版工程において露光不能などが生じ、あるいは作業時に割れが生じやすくなり、基板の扱いが困難になる。本発明はこうした課題に鑑みて、製造プロセス中に基板の割れや変形が生じることのない低抵抗なＳｉＣ半導体装置と、その製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明に係るＳｉＣ半導体装置は、第1導電型のＳｉＣ基板を備え、ＳｉＣ基板の第1主面からトレンチ４状にカーボンナノチューブ（ＣＮＴ）が形成されていることを特徴とする。
【００１４】
又、本発明に係るＳｉＣ半導体装置の製造方法は、（ａ）前記ＳｉＣ基板の第１主面にマスクを形成する工程と、（ｂ）前記マスクを用いて第１主面からトレンチ４を形成する工程と、（ｃ）前記トレンチ４にＣＮＴを形成する工程と、を備える。
【発明の効果】
【００１５】
本発明に係るＳｉＣ半導体装置は、ＳｉＣ基板の第1主面からトレンチ４状にカーボンナノチューブ（ＣＮＴ）を形成されていることにより、ＯＮ抵抗値を低減することができる。又、ＳｉＣ基板を薄くする必要がないため、製造プロセス中に基板の割れや変形が生じることがない。
【図面の簡単な説明】
【００１６】
【図１】従来のＳｉＣ半導体装置の構成を示す図である。
【図２】本発明に係るＳｉＣ半導体装置の構成を示す図である。
【図３】実施の形態１のＳｉＣ半導体装置の製造工程を示す図である。
【図４】実施の形態１のＳｉＣ半導体装置の製造工程を示す図である。
【図５】実施の形態１のＳｉＣ半導体装置の製造工程を示す図である。
【図６】実施の形態１のＳｉＣ半導体装置の製造工程を示す図である。
【図７】実施の形態１のＳｉＣ半導体装置の製造工程を示す図である。
【図８】実施の形態２のＳｉＣ半導体装置の製造工程を示す図である。
【図９】実施の形態２のＳｉＣ半導体装置の製造工程を示す図である。
【図１０】実施の形態２のＳｉＣ半導体装置の製造工程を示す図である。
【図１１】実施の形態２のＳｉＣ半導体装置の製造工程を示す図である。
【図１２】実施の形態２のＳｉＣ半導体装置の製造工程を示す図である。
【図１３】表面電極と裏面電極の関係を示した斜視図である。
【発明を実施するための形態】
【００１７】
（実施の形態１）
＜構成＞
図１は、ＳｉＣ半導体装置として従来のショットキーバリヤーダイオード（ＳＢＤ：Schottky Barrier Diode)の構造を示した図である。これに対し、本発明の実施の形態１に係る、導通損失を低減したＳＢＤの構造図を図２に示す。
【００１８】
図２に示すように、実施の形態１に係るＳＢＤは、ｎ+の４Ｈ−ＳｉＣ基板１と、ｎ-のエピタキシャル層２と、ｐ-のイオン注入領域３と、表面電極６と、裏面電極７と、を備えている。ＳｉＣ基板１上（第２主面）にエピタキシャル層２が形成され、エピタキシャル層２の表面にイオン注入領域３が形成される。エピタキシャル層２及びイオン注入領域３の上部には表面電極６が形成され、ＳｉＣ基板１の裏面には裏面電極７が形成される。
【００１９】
さらに、本発明の特徴として、ＳｉＣ基板１の裏面（第１主面）から内部にかけて、トレンチ状にカーボンナノチューブ（ＣＮＴ：Carbon nanotube)５が形成されている。この点が図１に示した従来のＳＢＤとは異なる。
【００２０】
すなわち、実施の形態１のＳｉＣ半導体装置は、第１、第２主面を有する第１導電型のＳｉＣ基板１と、ＳｉＣ基板１の第１主面に形成されたトレンチと、トレンチ４内に形成されたカーボンナノチューブ（ＣＮＴ）５と、を備えることを特徴とする。ＣＮＴはＳｉＣよりも抵抗値が低いため、低抵抗なＳｉＣ半導体装置が実現できる。又、ＳｉＣ基板１を薄くする必要がないため、製造プロセス中に基板の割れや変形が生じる恐れもない。
【００２１】
さらに、実施の形態１のＳｉＣ半導体装置は、ＳｉＣ基板1の第１主面上に形成された第１電極としての裏面電極７をさらに備えた。これにより、製造プロセス中に基板の割れや変形の生じる恐れがない、低抵抗な、裏面電極を備えたＳｉＣ半導体装置が実現できる。
【００２２】
又、実施の形態１のＳｉＣ半導体装置は、ＳｉＣ基板１の第２主面上に形成された第１導電型のエピタキシャル層２と、エピタキシャル層２の上面内に形成された第２導電型のイオン注入領域３と、イオン注入領域３上に形成された第２電極としての表面電極６をさらに備えている。これにより、製造プロセス中に基板の割れや変形の生じる恐れがない、低抵抗な、表面電極を備えたＳＢＤ等のＳｉＣ半導体装置が実現できる。
【００２３】
＜製造工程＞
以下、実施の形態１に係るＳＢＤの製造工程について説明する。まず、ＳｉＣ基板１上にエピタキシャル層２を形成する（図３）。なお、以下の説明において、エピタキシャル層２側をＳＢＤの表面、ＳｉＣ基板１側をＳＢＤの裏面とする。この段階で、表面側の素子形成領域外に位置決めマーカーが形成されている。
【００２４】
その後、ＳｉＣ基板１にマスク８を形成してトレンチ４を形成する（図４）。トレンチ４をこの段階で形成するのは、トレンチ４を形成した後、ＣＮＴ５を形成する過程で高温プロセスを経るためである。この工程よりも前の工程で形成した半導体構造が、この高温プロセスで破壊されることを防ぐために、できるだけ初期のプロセスでトレンチ４を形成し、ＣＮＴを形成する必要がある。
【００２５】
具体的にトレンチ４形成のプロセスを述べる。表面の素子形成領域の下に、裏面電極７やトレンチ４を形成する必要があるため、表面の素子形成領域と裏面の電極形成領域との位置あわせを行う。そのため、前述した表面側の位置決めマーカーを利用する。これは通常、十字型マークなどとして形成されている。表面位置決めマーカーの直下に裏面位置決めマーカーを重ね合わせるように形成する。炭化珪素は可視光線に対して透明であるから、裏面位置決めマーカーの形成時に焦点をずらすことにより表面のパターンを参照できる。これら位置決めマーカーは、写真製版でレジストを露光して現像し多マスクを形成した後、孔部をドライエッチング法などで形成する。もちろんエッチングはウエットエッチングでも良い。通常、位置決めマーカーは複数個形成される。これを用いて表面に素子を形成するが、裏面の電極形成領域にはトレンチ４を形成するためのマスク８を形成する。なお、図１３は表面電極６と裏面電極７の関係を示した斜視図である。位置決めマーカー、トレンチ４、ＣＮＴ５は図示していない。
【００２６】
すなわち、実施の形態１のＳｉＣ半導体装置の製造方法は、ＳｉＣ基板１の第２主面において、半導体素子形成領域外に表面位置決めマーカーを形成する工程と、ＳｉＣ基板１の第１主面において、表面位置決めマーカーの直下に裏面位置決めマーカーを形成する工程と、を備え、ＳｉＣ基板１の第１主面において、裏面位置決めマーカーに従い素子形成領域に対応した電極形成領域にトレンチ４を形成する。ＳｉＣ基板は可視光線に対して透明であるから、容易に裏面位置決めマーカーを表面位置決めマーカーの直下に形成することができ、トレンチ４を表面電極６の直下の電極形成領域に形成することができる。
【００２７】
トレンチ４の形成は、ＳｉＣ基板１の裏面にレジストを塗布し、フォトリソグラフィによって所定の形状にパターニングした後、トレンチ４を形成する部分以外に、３〜４μｍ厚のNi層を形成する。次にこのNi層をマスクとしてECR方式のプラズマエッチング装置を用いて、ドライエッチングによりバイアホール加工を行う。例えば、エッチングガスとして、SF6/O2を用い、流量比SF6/O2＝190sccm/10sccm、チャンバー内圧力1.5Pa、高周波出力/バイアス比＝2000W/150W、ステージ温度150℃という条件で行う。これによって、垂直な側面を有する100から150μｍの深さの孔が形成される。マスクに使用したNiのパターンは次の熱処理工程で酸化されるため、表面保護を行うか、または一度除去する。なお、トレンチ４の径及び密度は、基板の必要な強度と素子の電流密度の兼ね合いで決定されるが、複数個は必要である。
【００２８】
次に、トレンチ４を形成するために用いたマスク８によって、トレンチ４にＣＮＴ５を形成する（図５）。ＳｉＣ導体では、その結晶構造からＣ軸方向に対して表裏が非対称の関係が成立し、それぞれカーボン面、シリコン面と呼ばれる。Ｃ軸に対して結晶多形が発生しないように、エピタキシャル層２は結晶軸に対して若干傾けた面において形成される。この傾き角をオフ角という。
【００２９】
半導体素子（デバイス）はシリコン面に形成されることが多いが、その場合カーボン面が裏面、すなわちＳｉＣ基板１側になる。このときカーボン面を真空中で1000℃以上に加熱すると、ＳｉＣからＳｉが分解し、容易にＣＮＴが成長することが知られている。実施の形態１ではこの方法を利用してトレンチ４内にＣＮＴ５を形成する。ＣＮＴ５はトレンチ４の深さよりも長く成長する条件で形成する。
【００３０】
その後マスク８を除去し、エピタキシャル層２にイオン注入領域３を形成する。
【００３１】
そして、表面電極６をイオン注入領域３上に形成し、裏面電極７をＳｉＣ基板１の電極領域に形成する（図７）。
【００３２】
ＣＮＴ５はトレンチ４よりも長く形成するため、長すぎれば研磨し、裏面電極７に埋め込んでＣＮＴ５と裏面電極７の電気的接続を維持する。裏面電極７は、半導体と完全なオーミック接続が図られる必要がある。電極金属は、スパッタ、蒸着、メッキなどの方法で形成される。
【００３３】
すなわち、実施の形態１に係るＳｉＣ半導体装置の製造方法は、ＳｉＣ基板１の第1主面上にマスク８を形成する工程と、マスク８を用いて第1主面からＳｉＣ基板１にトレンチ４を形成する工程と、マスク８を用いて選択的にトレンチ４にＣＮＴ５を形成する工程と、を備えている。これにより、製造プロセス中に基板の割れや変形の生じる恐れがない、低抵抗なＳｉＣ半導体装置が実現できる。
【００３４】
又、実施の形態１に係るＳｉＣ半導体装置の製造方法は、トレンチ４にＣＮＴ５を形成した後に、ＳｉＣ基板１の第１主面上に、第１電極としての裏面電極７を形成する工程をさらに備えている。これにより、製造プロセス中に基板の割れや変形の生じる恐れがない、低抵抗な、裏面電極を備えたＳｉＣ半導体装置が実現できる。
【００３５】
さらに、実施の形態１に係るＳｉＣ半導体装置の製造方法は、ＳｉＣ基板１の第２主面上に第1導電型のエピタキシャル層２を形成する工程と、エピタキシャル層２の上面内に第２導電型のイオン注入領域３を形成する工程と、イオン注入領域３上に第２電極としての表面電極６を形成する工程と、をさらに備える。これにより、製造プロセス中に基板の割れや変形の生じる恐れがない、低抵抗な、表面電極を備えたＳＢＤ等のＳｉＣ半導体装置が実現できる。
【００３６】
そして、ＳｉＣ基板１の第１主面及びトレンチ４の底面はカーボン面であって、トレンチ４にＣＮＴ５を形成する工程は、ＳｉＣ基板１を真空中で加熱することにより、ＣＮＴ５をトレンチ４の底面から成長させる工程である。これにより、製造プロセス中に基板の割れや変形の生じる恐れがない、低抵抗なＳｉＣ半導体装置が実現できる。
【００３７】
又、ＳｉＣ基板１の第１主面にマスク８を形成し、マスク８を用いて選択的に第１主面からＳｉＣ基板１にトレンチ４を形成し、マスク８を用いて選択的にトレンチ４にＣＮＴ５を形成する工程は、ＳｉＣ基板１の第２主面にエピタキシャル層２を形成する工程と、エピタキシャル層２の上面内にイオン注入領域３を形成する工程との間に行われる。なるべく初期の工程でＣＮＴを形成することにより、ＣＮＴ形成に熱処理を用いた場合に既に形成された素子構造を破壊することを避けることができる。
【００３８】
＜効果＞
本実施の形態によれば上記に述べたような効果を奏する。すなわち、実施の形態１のＳｉＣ半導体装置は、第１、第２主面を有する第1導電型のＳｉＣ基板１と、ＳｉＣ基板１の第１主面に形成されたトレンチと、トレンチ４内に形成されたカーボンナノチューブ（ＣＮＴ）５と、を備えることを特徴とする。ＣＮＴはＳｉＣよりも抵抗値が低いため、低抵抗なＳｉＣ半導体装置が実現できる。又、ＳｉＣ基板１を薄くする必要がないため、製造プロセス中に基板の割れや変形が生じる恐れもない。
【００３９】
又、実施の形態１のＳｉＣ半導体装置は、ＳｉＣ基板１の第１主面上に形成された第１電極としての裏面電極７をさらに備える。これにより、製造プロセス中に基板の割れや変形の生じる恐れがない、低抵抗な、裏面電極を備えたＳｉＣ半導体装置が実現できる。
【００４０】
又、実施の形態１のＳｉＣ半導体装置は、ＳｉＣ基板１の第２主面上に形成された第１導電型のエピタキシャル層２と、エピタキシャル層２の上面内に形成された第２導電型のイオン注入領域３と、イオン注入領域３上に形成された第２電極としての表面電極６をさらに備えている。これにより、製造プロセス中に基板の割れや変形の生じる恐れがない、低抵抗な、表面電極を備えたＳＢＤ等のＳｉＣ半導体装置が実現できる。
【００４１】
さらに、実施の形態１に係るＳｉＣ半導体装置の製造方法は、ＳｉＣ基板１の第１主面上にマスク８を形成する工程と、マスク８を用いて第１主面からＳｉＣ基板１にトレンチ４を形成する工程と、マスク８を用いて選択的にトレンチ４にＣＮＴ５を形成する工程と、を備えている。これにより、製造プロセス中に基板の割れや変形の生じる恐れがない、低抵抗なＳｉＣ半導体装置が実現できる。
【００４２】
又、実施の形態１に係るＳｉＣ半導体装置の製造方法は、トレンチ４にＣＮＴ５を形成した後に、ＳｉＣ基板１の第１主面上に、第１電極としての裏面電極７を形成する工程をさらに備えている。これにより、製造プロセス中に基板の割れや変形の生じる恐れがない、低抵抗な、裏面電極を備えたＳｉＣ半導体装置が実現できる。
【００４３】
さらに、実施の形態１に係るＳｉＣ半導体装置の製造方法は、ＳｉＣ基板１の第２主面上に第１導電型のエピタキシャル層２を形成する工程と、エピタキシャル層２の上面内に第２導電型のイオン注入領域３を形成する工程と、イオン注入領域３上に第２電極としての表面電極６を形成する工程と、をさらに備える。これにより、製造プロセス中に基板の割れや変形の生じる恐れがない、低抵抗な、表面電極を備えたＳＢＤ等のＳｉＣ半導体装置が実現できる。
【００４４】
そして、ＳｉＣ基板１の第１主面及びトレンチ４の底面はカーボン面であって、トレンチ４にＣＮＴ５を形成する工程は、ＳｉＣ基板１を真空中で加熱することにより、ＣＮＴ５をトレンチ４の底面から成長させる工程である。これにより、製造プロセス中に基板の割れや変形の生じる恐れがない、低抵抗なＳｉＣ半導体装置が実現できる。
【００４５】
又、ＳｉＣ基板１の第１主面にマスク８を形成し、マスク８を用いて選択的に第１主面からＳｉＣ基板１にトレンチ４を形成し、マスク８を用いて選択的にトレンチ４にＣＮＴ５を形成する工程は、ＳｉＣ基板１の第２主面にエピタキシャル層２を形成する工程と、エピタキシャル層２の上面内にイオン注入領域３を形成する工程との間に行われる。なるべく初期の工程でＣＮＴを形成することにより、ＣＮＴ形成に熱処理を用いた場合に既に形成された素子構造を破壊することを避けることができる。
【００４６】
又、実施の形態１のＳｉＣ半導体装置の製造方法は、ＳｉＣ基板１の第２主面において、半導体素子形成領域外に表面位置決めマーカーを形成する工程と、ＳｉＣ基板１の第１主面において、表面位置決めマーカーの直下に裏面位置決めマーカーを形成する工程と、を備え、ＳｉＣ基板１の第１主面において、裏面位置決めマーカーに従い素子形成領域に対応した電極形成領域にトレンチ４を形成する。ＳｉＣ基板は可視光線に対して透明であるから、容易に裏面位置決めマーカーを表面位置決めマーカーの直下に形成することができ、トレンチ４を表面電極６の直下の電極形成領域に形成することができる。
【００４７】
（実施の形態２）
＜構成＞
実施の形態２に係るＳｉＣ半導体装置の構成は、図２に示した実施の形態１に係るＳｉＣ半導体装置と同様であるため、説明を省略する。
【００４８】
＜製造工程＞
ＳｉＣ半導体装置においてエピタキシャル層２上にはＰウェルやＮウェル等のイオン注入領域３がイオン注入により形成されるが、正常に機能を発揮するためにはイオン注入後にアニール処理を施さなければならない。しかしながら、アニール処理を行うことによってＳｉＣ半導体の構成元素であるＳｉが蒸発してしまい、表面にバンチングと呼ばれる凹凸構造が生じることが知られている。これによりＳｉＣ半導体装置の性能は劣化してしまうため、アニールを行う際の保護膜（アニール保護膜）をＳｉＣ基板１表面に構成して、バンチングの発生を防がなければならない。
【００４９】
アニール保護膜としてのカーボン膜（カーボン保護膜）は、有機膜（レジスト）、およびスパッタ法などで形成することが出来るが、本実施の形態ではＣＶＤ法を用いて形成する。なぜなら、カーボン保護膜形成のＣＶＤ条件は、適切な触媒層が形成されているＳｉＣ結晶においてＣＮＴが形成される条件と同じだからである。そのため、本実施の形態では、ＳｉＣ基板１のアニール保護膜とトレンチ４中のＣＮＴ５を、ＣＶＤ法によって同時に形成するものである。
【００５０】
それでは、以下に実施の形態２に係るＳｉＣ半導体装置の製造工程について説明する。まず、ＳｉＣ基板１上にエピタキシャル層２を形成し、エピタキシャル層２の上にイオン注入を行ってイオン注入領域３を形成する（図８）。具体的には、エピタキシャル層２にレジストマスクを形成し、イオン注入されるウェル部分のレジストを露光、現像で取り除く。この孔部を通してイオンを注入する。
【００５１】
その後、イオン注入領域３のアニール処理を行う前に、ＳｉＣ基板１にマスク８を形成してトレンチ４を形成する（図９）。ＳｉＣ基板１の抵抗を下げる低抵抗導電部を構成するためにトレンチ４を形成するが、実施の形態１と同様、マスク８を形成しドライエッチング法によって行う。
【００５２】
そして、トレンチ４を形成するために用いたマスク８を使って、トレンチ４の底部に触媒金属９を形成する（図１０）。触媒金属９は、例えば、鉄、ニッケル、コバルトなどの微粒子層、薄膜層（数ｎｍ程度）である。
【００５３】
次にトレンチ４形成と触媒金属９形成に用いたマスク８を除去し、ＣＶＤ法によって、トレンチ４内では触媒金属９からＣＮＴ５を成長させると同時に、ＳｉＣ基板１のトレンチ４以外の部分にはアニール保護膜１０としてグラファイト状のカーボン保護膜を形成する（図１１）。プラズマＣＶＤや熱ＣＶＤ，熱フィラメントＣＶＤなどを用いることができるが、プラズマＣＶＤ成長条件としては、例えば、2.45GHz、2kWのマイクロ波電源と基板加熱機構を備えたプラズマＣＶＤ装置を用いる。真空度3×10-4Pa、基板温度400℃、CH4/H2混合ガス40/60sccm、ガス圧250Pa、ＣＮＴを垂直成長させるために基板にDC電圧（-400V）を印加するという条件で１時間ＣＮＴを成長させると、150μｍのトレンチ４の底から外までＣＮＴが成長し図１１の状態となった。
【００５４】
あるいは熱ＣＶＤ法では、常圧または減圧状態でHeガス20sccmをキャリアガスとして流しておき、基板の温度が800℃以上、好ましくは1000℃以上の温度になった状態でC2H2を2sccm流し、ＣＶＤを行う。
【００５５】
熱フィラメント法では、減圧状態（数Pa）で熱ＣＶＤと同じ条件でＣＶＤを行うときに、基板近くにセットしたフィラメントに電流を流して、高温状態を作り出し、ＣＶＤによるＣＮＴやグラファイト膜の膜質及び成膜速度を向上させる方法であり、今回の方法にも適用可能である。このＣＶＤの結果、トレンチ４の底からはＣＮＴが形成され、また触媒のないＳｉＣ表面には、アニール保護膜として使用可能なカーボン保護膜が形成される。
【００５６】
イオン注入後のアニールを行った後カーボン保護膜１０は除去されるが、ＣＮＴ５は残存する。これは、後の裏面電極７形成プロセスで、裏面電極７と接続される。
【００５７】
すなわち、イオン注入領域３のアニール処理を行い、アニール保護膜１０を除去した後、表面電極６をイオン注入領域３上に形成し、裏面電極７をＳｉＣ基板１に形成する。裏面電極７はＣＮＴ５の先端部と接触させつつ、スパッタ法やメッキ法などで形成する。ＣＮＴ５は、カーボン保護膜１０よりも酸素焼成やプラズマに強いため、カーボン保護膜１０除去のプロセスに耐えて残留する。もちろん、ＣＮＴ５の保護のためにカーボン保護膜１０除去工程中の保護を行うことも可能である。ＣＮＴ５は後の半導体形成プロセスにも耐え、裏面電極７形成プロセスで裏面電極７が形成される。裏面電極７は、トレンチ４のＣＮＴ５を介して基板結晶の薄い部分と導通しているため、基板抵抗の低抵抗化が図られる。
【００５８】
すなわち、実施の形態２に係るＳｉＣ半導体装置の製造方法において、トレンチ４にＣＮＴを形成する工程は、マスク８を用いてトレンチ４の底部に触媒金属を形成する工程と、ＣＶＤ法により、トレンチ４にＣＮＴを形成すると同時に、ＳｉＣ基板１のトレンチ４以外の第１主面にアニール保護膜を形成する工程である。ＣＮＴ形成を、ＳｉＣ半導体プロセスのアニール保護膜形成と同時に行うことにより、工程が簡略化する。
【００５９】
又、イオン注入領域３を形成する工程は、エピタキシャル層２の上部に第２導電型のイオンを注入してイオン注入領域３を形成する工程と、イオン注入領域３にアニール処理を施す工程と、を備え、ＳｉＣ基板１の第１主面にマスク８を形成し、マスク８を用いて第１主面からトレンチ４を形成し、トレンチ４にＣＮＴを形成する工程は、前記イオン注入工程と前記アニール処理工程との間に行われる。イオン注入後アニール処理前にトレンチを形成し、ＣＮＴ形成をＳｉＣ半導体プロセスのアニール保護膜形成と同時に行うことにより、工程が簡略化する。
【００６０】
又、トレンチ４にＣＮＴを形成すると同時に、ＳｉＣ基板１のトレンチ４以外の第１主面にアニール保護膜を形成する工程は、ＣＶＤ法としてプラズマＣＶＤ，熱ＣＶＤ，熱フィラメントＣＶＤのいずれかの方法を用いる工程である。これにより、製造プロセス中に基板の割れや変形の生じる恐れがない、低抵抗なＳｉＣ半導体装置が実現できる。
【００６１】
＜効果＞
本実施の形態によれば上記に述べたような効果を奏する。すなわち、実施の形態２に係るＳｉＣ半導体装置の製造方法において、トレンチ４にＣＮＴを形成する工程は、マスク８を用いてトレンチ４の底部に触媒金属を形成する工程と、ＣＶＤ法により、トレンチ４にＣＮＴを形成すると同時に、ＳｉＣ基板１のトレンチ４以外の第１主面にアニール保護膜を形成する工程である。ＣＮＴ形成を、ＳｉＣ半導体プロセスのアニール保護膜形成と同時に行うことにより、工程が簡略化する。
【００６２】
又、イオン注入領域３を形成する工程は、エピタキシャル層２の上部に第２導電型のイオンを注入してイオン注入領域３を形成する工程と、イオン注入領域３にアニール処理を施す工程と、を備え、ＳｉＣ基板１の第1主面にマスク８を形成し、マスク８を用いて第1主面からトレンチ４を形成し、トレンチ４にＣＮＴを形成する工程は、前記イオン注入工程と前記アニール処理工程との間に行われる。イオン注入後アニール処理前にトレンチを形成し、ＣＮＴ形成をＳｉＣ半導体プロセスのアニール保護膜形成と同時に行うことにより、工程が簡略化する。
【００６３】
又、トレンチ４にＣＮＴを形成すると同時に、ＳｉＣ基板１のトレンチ４以外の第１主面にアニール保護膜を形成する工程は、ＣＶＤ法としてプラズマＣＶＤ，熱ＣＶＤ，熱フィラメントＣＶＤのいずれかの方法を用いる工程である。これにより、製造プロセス中に基板の割れや変形の生じる恐れがない、低抵抗なＳｉＣ半導体装置が実現できる。
【符号の説明】
【００６４】
１  ＳｉＣ基板、２  エピタキシャル層、３  イオン注入領域、４  トレンチ、５  ＣＮＴ、６  表面電極、７  裏面電極、８  マスク、９  触媒金属、１０  アニール保護膜。
【図１】
2010192491.tif 000003
【図２】
2010192491.tif 000004
【図３】
2010192491.tif 000005
【図４】
2010192491.tif 000006
【図５】
2010192491.tif 000007
【図６】
2010192491.tif 000008
【図７】
2010192491.tif 000009
【図８】
2010192491.tif 000010
【図９】
2010192491.tif 000011
【図１０】
2010192491.tif 000012
【図１１】
2010192491.tif 000013
【図１２】
2010192491.tif 000014
【図１３】
2010192491.tif 000015