(57)【要約】【課題】  縦型の半導体装置１００を製造する方法において、半導体ウェハ２の端部側面２ｃを研磨した場合でも、半導体ウェハ２の端部側面２ｃにめっき１４が成長することを抑制することができる製造方法を提供すること。【解決手段】  本方法は、半導体ウェハ２の表面２ａに表面電極４を形成する表面電極形成工程と、その後に、半導体ウェハ２の端部側面２ｃを研磨する側面研磨工程と、その後に、半導体ウェハ２の裏面２ｂを研磨する裏面研磨工程と、その後に、半導体ウェハ２の裏面２ｂに裏面電極１０を形成する裏面電極形成工程と、その後に、半導体ウェハ２の端部側面２ｃに酸化膜１２を形成する保護膜形成工程と、その後に、表面電極４をめっき処理するめっき処理工程を備えている。酸化膜１２によって、めっき処理工程において半導体ウェハ２の端部側面２ｃにめっき１４が成長することが抑制される。【選択図】  図７
2010103310.tif 000002
【特許請求の範囲】
【請求項１】
半導体ウェハの表裏両面に一対の電極が形成された半導体装置を製造する方法であり、
前記半導体ウェハの表面に表面電極を形成する表面電極形成工程と、
その表面電極形成工程の後に、前記半導体ウェハの端部側面を研磨する側面研磨工程と、
その側面研磨工程の後に、前記半導体ウェハの裏面を研磨する裏面研磨工程と、
その裏面研磨工程の後に、前記半導体ウェハの裏面に裏面電極を形成する裏面電極形成工程と、
その裏面電極形成工程の後に、前記半導体ウェハの端部側面に保護膜を形成する保護膜形成工程と、
その保護膜形成工程の後に、前記表面電極をめっき処理するめっき処理工程と、
を備えていることを特徴とする半導体装置の製造方法。
【請求項２】
半導体ウェハの表裏両面に一対の電極が形成された半導体装置を製造する方法であり、
前記半導体ウェハの表面に表面電極を形成する表面電極形成工程と、
その表面電極形成工程の後に、前記半導体ウェハの端部側面を研磨する側面研磨工程と、
その側面研磨工程の後に、前記半導体ウェハの端部側面に鏡面加工を施す鏡面加工工程と、
その鏡面加工工程の後に、前記半導体ウェハの裏面を研磨する裏面研磨工程と、
その裏面研磨工程の後に、前記半導体ウェハの裏面に裏面電極を形成する裏面電極形成工程と、
その裏面電極形成工程の後に、前記表面電極をめっき処理するめっき処理工程と、
を備えていることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。特に、半導体ウェハの表裏両面に一対の電極が形成された半導体装置を製造する方法に関する。
【背景技術】
【０００２】
縦型のＩＧＢＴ（Insulated Gate Bipolar Transistor）や縦型のＭＯＳ（Metal Oxide Semiconductor）など大電流を制御するパワー半導体装置では、低損失化のために、半導体ウェハを研磨して薄板化する必要がある。また、短絡耐量を高めるためや表面電極のはんだ接合を良好にするために、表面電極にめっき処理を行う必要がある。
【０００３】
特許文献１に、半導体ウェハの表裏両面に一対の電極が形成された縦型の半導体装置を製造する方法が開示されている。この方法によると、まず半導体ウェハの表面に表面電極などの半導体装置の表面構造を形成する。次に、半導体ウェハの裏面を研磨して薄板化する。次に、半導体ウェハの裏面に裏面電極などの半導体装置の裏面構造を形成する。次に、半導体ウェハの表面電極と裏面電極を湿式めっき法でめっき処理することによって半導体装置が完成する。
【０００４】
【特許文献１】特開２００７−１９４１２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記の特許文献１の方法によると、半導体ウェハを薄板化することによって、半導体ウェハの端部側面が鋭利な形状となる。半導体ウェハの端部側面が鋭利な形状となっていると、裏面電極などの裏面構造を形成するときに工程の流動が困難となる。
【０００６】
一方で、半導体ウェハを薄板化する前に端部側面を研磨することによって、半導体ウェハの端部側面を平坦化することができる。しかしながら、半導体ウェハの端部側面を研磨した場合、研磨時に発生する金属微粒子などの汚染物質が、半導体ウェハの端部側面に露出したシリコン内に混入する。この汚染物質はめっき成長時に核となるため、めっき処理を行うときに半導体ウェハの端部側面にまでめっきが成長する。半導体ウェハの端部側面にめっきが成長すると、半導体装置の完成後に半導体ウェハをダイシングする工程での取り扱いが困難となる。
【０００７】
本発明は上記の課題を解決するために提案されたものである。本発明は、半導体ウェハの表裏両面に一対の電極が形成された半導体装置を製造する方法において、半導体ウェハの端部側面を研磨した場合でも、半導体ウェハの端部側面にめっきが成長することを抑制することができる製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、半導体ウェハの表裏両面に一対の電極が形成された半導体装置を製造する方法に関する。
本方法は、表面電極形成工程と側面研磨工程と裏面研磨工程と裏面電極形成工程と保護膜形成工程とめっき処理工程を備えている。
【０００９】
表面電極形成工程では、半導体ウェハの表面に表面電極を形成する。側面研磨工程では、表面電極形成工程の後に、半導体ウェハの端部側面を研磨する。裏面研磨工程では、側面研磨工程の後に、半導体ウェハの裏面を研磨する。裏面電極形成工程では、裏面研磨工程の後に、半導体ウェハの裏面に裏面電極を形成する。保護膜形成工程では、裏面電極形成工程の後に、半導体ウェハの端部側面に保護膜を形成する。めっき処理工程では、保護膜形成工程の後に、表面電極をめっき処理する。
【００１０】
本方法によると、研磨することによって平坦化した半導体ウェハの端部側面を保護膜で被覆し、その後にめっき処理を行う。側面研磨工程において半導体ウェハの端部側面に汚染物質が混入したとしても、半導体ウェハの端部側面に保護膜が形成されている。このため、めっき処理を行うときに半導体ウェハの端部側面にめっきが成長することが抑制される。
【００１１】
本発明の他の態様の製造方法は、表面電極形成工程と側面研磨工程と鏡面加工工程と裏面研磨工程と裏面電極形成工程とめっき処理工程を備えている。表面電極形成工程では、半導体ウェハの表面に表面電極を形成する。側面研磨工程では、表面電極形成工程の後に、半導体ウェハの端部側面を研磨する。鏡面加工工程では、側面研磨工程の後に、半導体ウェハの端部側面に鏡面加工を施す。裏面研磨工程では、鏡面加工工程の後に、半導体ウェハの裏面を研磨する。裏面電極形成工程では、裏面研磨工程の後に、半導体ウェハの裏面に裏面電極を形成する。めっき処理工程では、裏面電極形成工程の後に、表面電極をめっき処理する。
【００１２】
本方法によると、半導体ウェハの端部側面に鏡面加工を施すときに、半導体ウェハの端部側面から汚染物質が除去される。めっき成長の核となる汚染物質が半導体ウェハの端部側面に存在しないため、めっき処理を行うときに半導体ウェハの端部側面にめっきが成長することが抑制される。
【発明の効果】
【００１３】
本発明によると、半導体ウェハの端部側面を研磨した場合でも、半導体ウェハの端部側面にめっきが成長することを抑制することができる。
【発明を実施するための最良の形態】
【００１４】
下記に説明する実施例の好ましい特徴を列記する。
（第１特徴）表面電極形成工程の後に、半導体ウェハの表面に、表面電極を保護するためのパッシベーション膜を形成する。
（第２特徴）めっき処理工程において、表面電極をめっき処理するとともに裏面電極をめっき処理する。
【実施例】
【００１５】
（第１実施例）
図１〜図７に本発明の第１実施例である半導体装置１００を製造する方法を示す。図１〜図７は、半導体ウェハ２の断面のうちの片側半分を示した断面図である。半導体装置１００は、縦型のＩＧＢＴである。
まず、図１に示すように、シリコンで形成された半導体ウェハ２を準備する。半導体ウェハ２の表面側には、ゲート電極（図示しない）およびエミッタ領域（図示しない）などのＩＧＢＴの表面構造が形成されている。半導体ウェハ２は、酸化膜６で被覆されている。図１に示すように、半導体ウェハ２の端部側面２ｃは、鋭利な形状となっている。次に、酸化膜６の一部を除去して、半導体ウェハ２の表面２ａの一部に表面電極（ＩＧＢＴのエミッタ電極に相当）４を形成する（表面電極形成工程）。
【００１６】
次に、図２に示すように、半導体ウェハ２の表面に表面電極４を被覆するパッシベーション膜８を形成する。パッシベーション膜８の材料としては、ポリイミド膜、窒化シリコン膜などを用いることができる。
【００１７】
次に、図３に示すように、半導体ウェハ２の端部側面２ｃを研磨する（側面研磨工程）。これによって、鋭利な形状であった半導体ウェハ２の端部側面２ｃが平坦化される。半導体ウェハ２の端部側面２ｃを研磨することによって酸化膜６の一部が除去され、半導体ウェハ２の端部側面２ｃにシリコンが露出する。
【００１８】
次に、図４に示すように、半導体ウェハ２の裏面２ｂを研磨して半導体ウェハ２を薄板化する（裏面研磨工程）。研磨方法としては、例えば、半導体ウェハ２の表面２ａにバックグラインドテープを貼り付けて、半導体ウェハ２を裏返し、研磨石などで半導体ウェハ２の裏面２ｂを所望の厚みまで研磨する。
【００１９】
次に、図５に示すように、薄板化した半導体ウェハ２の裏面側にコレクタ領域などのＩＧＢＴの裏面構造を形成する。次に、半導体ウェハ２の裏面２ｂに裏面電極（ＩＧＢＴのコレクタ電極に相当）１０を形成する（裏面電極形成工程）。
【００２０】
次に、図６に示すように、半導体ウェハ２の端部側面２ｃを酸化処理する（保護膜形成工程）。酸化処理することによって、半導体ウェハ２の端部側面２ｃに露出しているシリコンが酸化膜１２で被覆される。酸化膜１２の材料としては、例えば、過酸化水素を用いることができる。
【００２１】
次に、図７に示すように、パッシベーション膜８の一部を除去した後に、湿式めっき法によって表面電極４をめっき処理する（めっき処理工程）。これによって、表面電極４の表面がめっき１４で被覆される。このときに、表面電極４をめっき処理するとともに裏面電極１０をめっき処理してもよい。めっき１４の材料としては、例えば、金、銅などを用いることができる。以上の工程によって、半導体装置１００が完成する。
【００２２】
本実施例の製造方法によると、側面研磨工程によって平坦化した半導体ウェハ２の端部側面２ｃを酸化膜１２で被覆し、その後にめっき処理を行う。半導体ウェハ２の端部側面２ｃに酸化膜１２が形成されているため、めっき処理を行うときに半導体ウェハ２の端部側面２ｃにめっき１４が成長することが抑制される。
【００２３】
（第２実施例）
図８〜図１０に本発明の第２実施例である半導体装置２００を製造する方法を示す。半導体装置２００は、縦型のＩＧＢＴである。なお、図８において、図５の参照符号に数字２０を加えた部材は、図５で説明した部材と同一であるため、その重複説明を省略する。また、半導体ウェハ２２の裏面２２ｂに裏面電極３０を形成するまでの製造過程（第１実施例の図１〜図５に相当）は第１実施例の製造方法と同様であるため、説明を省略する。
本実施例では、半導体ウェハ２２の裏面２２ｂに裏面電極３０を形成した後に、図８に示すように、半導体ウェハ２２の裏面２２ｂおよび端部側面２２ｃに絶縁膜３２を塗布する。これによって、半導体ウェハ２２の裏面２２ｂおよび端部側面２２ｃが絶縁膜３２で被覆される。絶縁膜３２の材料としては、例えばＳＯＧ（Spin On Glass）、レジストなどの絶縁膜３２を用いることができる。
【００２４】
次に、図９に示すように、パッシベーション膜２８の一部を除去した後に、湿式めっき法によって表面電極２４をめっき処理する。これによって、表面電極２４の表面がめっき３４で被覆される。めっき３４の材料としては、例えば、金、銅などを用いることができる。
【００２５】
次に、図１０に示すように、絶縁膜３２を除去して、裏面電極３０を露出させる。これによって、裏面電極３０と外部の接続端子（図示しない）との間に電気的接続をとることができる。以上の工程によって、半導体装置２００が完成する。
【００２６】
本実施例の製造方法によると、側面研磨工程において平坦化した半導体ウェハ２２の端部側面２２ｃを絶縁膜３２で被覆し、その後にめっき処理を行う。半導体ウェハ２２の端部側面２２ｃに絶縁膜３２が形成されているため、めっき処理を行うときに半導体ウェハ２２の端部側面２２ｃにめっき３４が成長することが抑制される。
【００２７】
（第３実施例）
図１１〜図１４に本発明の第３実施例である半導体装置３００を製造する方法を示す。半導体装置３００は、縦型のＩＧＢＴである。なお、図１１において、図２の参照符号に数字４０を加えた部材は、図２で説明した部材と同一であるため、その重複説明を省略する。また、半導体ウェハ４２の表面にパッシベーション膜４８を形成するまでの過程（第１実施例の図１，図２に相当）は第１実施例の製造方法と同様であるため、説明を省略する。
本実施例では、パッシベーション膜４８を形成した後に、図１１に示すように、半導体ウェハ４２の端部側面４２ｃを研磨して平坦化する（側面研磨工程）。次に、平坦化した半導体ウェハ４２の端部側面４２ｃに鏡面加工を施す（鏡面加工工程）。これによって、半導体ウェハ４２の端部側面４２ｃが鏡面となる。鏡面加工の方法としては、例えば、フッ酸などを薬液とするウェットエッチング法又はポリッシングなどを用いることができる。次に、図１２，図１３に示す工程を行う。図１２，図１３に示す工程は、第１実施例の図４，図５に示す工程と同様であるため、重複説明を省略する。
【００２８】
次に、図１４に示すように、パッシベーション膜４８の一部を除去した後に、湿式めっき法によって表面電極４４をめっき処理する。これによって、表面電極４４の表面がめっき５４で被覆される。めっき５４の材料としては、例えば、金、銅などを用いることができる。以上の工程によって、半導体装置３００が完成する。
【００２９】
本実施例の製造方法によると、半導体ウェハ４２の端部側面４２ｃに鏡面加工を施すときに、半導体ウェハ４２の端部側面４２ｃに混入した汚染物質が除去される。めっき成長の核となる汚染物質が半導体ウェハ４２の端部側面４２ｃに存在しないため、めっき処理を行うときに半導体ウェハ４２の端部側面４２ｃにめっき５４が成長することが抑制される。
【００３０】
第１〜第３実施例の製造方法では、表面電極形成工程の後に、半導体ウェハの表面に、表面電極を保護するためのパッシベーション膜を形成することが好ましい。パッシベーション膜を形成することによって表面電極が保護されるため、裏面研磨工程において表面電極が損傷するのを防止することができる。
【００３１】
第１〜第３実施例の製造方法では、めっき処理工程において、表面電極をめっき処理するとともに裏面電極をめっき処理することが好ましい。裏面電極をめっき処理することによって、裏面電極のはんだ接合をも良好にすることができる。
【００３２】
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
例えば、実施例ではＩＧＢＴを製造する方法を記載したが、パワーＭＯＳを製造する方法であってもよい。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００３３】
【図１】本発明の第１実施例である半導体装置１００を製造する工程（１）を示す。
【図２】半導体装置１００を製造する工程（２）を示す。
【図３】半導体装置１００を製造する工程（３）を示す。
【図４】半導体装置１００を製造する工程（４）を示す。
【図５】半導体装置１００を製造する工程（５）を示す。
【図６】半導体装置１００を製造する工程（６）を示す。
【図７】半導体装置１００を製造する工程（７）を示す。
【図８】本発明の第２実施例である半導体装置２００を製造する工程（１）を示す。
【図９】半導体装置２００を製造する工程（２）を示す。
【図１０】半導体装置２００を製造する工程（３）を示す。
【図１１】本発明の第３実施例である半導体装置３００を製造する工程（１）を示す。
【図１２】半導体装置３００を製造する工程（２）を示す。
【図１３】半導体装置３００を製造する工程（３）を示す。
【図１４】半導体装置３００を製造する工程（４）を示す。
【符号の説明】
【００３４】
２、２２、４２：半導体ウェハ
２ａ、２２ａ、４２ａ：半導体ウェハの表面
２ｂ、２２ｂ、４２ｂ：半導体ウェハの裏面
２ｃ、２２ｃ、４２ｃ：半導体ウェハの端部側面
４、２４、４４：表面電極
６、１２、２６、４６：酸化膜
８、２８、４８：パッシベーション膜
１０、３０、５０：裏面電極
１４、３４、５４：めっき
３２：絶縁膜
１００、２００、３００：半導体装置
【図１】
2010103310.tif 000003
【図２】
2010103310.tif 000004
【図３】
2010103310.tif 000005
【図４】
2010103310.tif 000006
【図５】
2010103310.tif 000007
【図６】
2010103310.tif 000008
【図７】
2010103310.tif 000009
【図８】
2010103310.tif 000010
【図９】
2010103310.tif 000011
【図１０】
2010103310.tif 000012
【図１１】
2010103310.tif 000013
【図１２】
2010103310.tif 000014
【図１３】
2010103310.tif 000015
【図１４】
2010103310.tif 000016