(57)【要約】【課題】複数の同一サイズの半導体チップを容易に基板へ搭載させることができ、且つ搭載した各々の半導体チップの制御を容易に行うことができる半導体装置を提供する。【解決手段】本発明の半導体装置１は、平面に第１電極パッド２１を有する基板２０と、側面に第１側面電極パッド１１ａを有する第１の半導体チップ１１と、第１電極パッド２１と第１側面電極パッド１１ａとを接続するバンプ３１とを具備する。第１の半導体チップ１１は、基板２０の平面に対して垂直方向に搭載される。【選択図】図２
2010192707.tif 000002
【特許請求の範囲】
【請求項１】
平面に第１電極パッドを有する基板と、
側面に第１側面電極パッドを有する第１の半導体チップと、
前記第１電極パッドと前記第１側面電極パッドとを接続するバンプと、
を具備し、
前記第１の半導体チップは、前記基板の前記平面に対して垂直方向に搭載される
半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記基板は、搭載されていない第２の半導体チップの第２側面電極パッドが含まれる側面が搭載できるスペース
を備え、
前記スペースは、
前記平面に前記第２側面電極パッドと接続する第２電極パッド
を含む
半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置であって、
前記バンプの周囲を囲み、前記第１の半導体チップと、前記基板と、前記バンプとの接続を固定する接着部と、
前記第１の半導体チップと、前記基板の前記平面と、前記バンプと、前記接着部とを覆い外部環境から保護する封止樹脂と、
を具備する
半導体装置。
【請求項４】
第１の半導体チップの側面の第１側面電極パッドと、バンプとを接続するステップと、
第１電極パッドを有する基板の平面に、前記第１の半導体チップを挿通する孔部を含むアダプタを設置するステップと、
前記バンプと前記第１電極パッドとが接するように、前記第１の半導体チップを前記孔部へ挿入し、前記第１の半導体チップを前記平面に対して垂直方向に設置するステップと、
前記バンプと前記第１電極パッドとを接続するステップと
を具備する
半導体装置の製造方法。
【請求項５】
請求項４に記載の半導体装置の製造方法であって、
前記第１電極パッドと、前記バンプと、前記第１側面電極パッドとが含まれる前記アダプタが有する空間へ、接着部を封入するステップと、
前記接着部を硬化し、前記第１の半導体チップと、前記基板と、前記バンプとの接続強度を補強するステップと、
前記アダプタを取り外すステップと、
前記第１の半導体チップと、前記基板の前記平面と、前記バンプと、前記接着部とを封止樹脂で覆うステップと、
を具備する
半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関し、特にＭＣＰ（マルチチップパッケージ）に関する。
【背景技術】
【０００２】
製品の多様化に伴い、搭載されるＭＣＰ（マルチチップパッケージ）への要求が多様化している。多数の半導体チップを搭載する要求、特に、同一の半導体チップを多数搭載する要求が今後ＭＣＰに対して増加すると予想される。また、基本性能をそのままに製品をマイナーチェンジするなど、既存のＭＣＰのパッケージサイズを変えずに半導体チップを追加する要求も増加すると予想される。
【０００３】
ＭＣＰには、基板に対して半導体チップを水平に積層していくチップスタック型ＭＣＰが知られている。図１は、チップスタック型のＭＣＰ１００の断面図である。図１を参照すると、ＭＣＰ１００は、第１半導体チップ１１１と、第２半導体チップ１１２と、第３半導体チップ１１３と、第４半導体チップ１１４と、第５半導体チップ１１５と、基板１２０と、接着剤１４０と、スペーサ１５１と、スペーサ１５２と、ワイヤ１６０と、封止樹脂１７０とを具備する。
【０００４】
第１半導体チップ１１１と、第２半導体チップ１１２と、第３半導体チップ１１３と、第４半導体チップ１１４と、第５半導体チップ１１５とは、接着剤１４０を介して基板１２０の上に順に積層され、基板１２０へ搭載される。但し、チップサイズが同じである第１半導体チップ１１１と、第２半導体チップ１１２と、第３半導体チップ１１３との間には、スペーサ１５１又はスペーサ１５２が含まれる。スペーサ１５１は、第１半導体チップ１１１に接続するワイヤ１６０のワイヤーループが、第２半導体チップ１１２と接触しないようにスペースを確保している。同様に、スペーサ１５２は、第２半導体チップ１１２に接続するワイヤ１６０のワイヤーループが、第３半導体チップ１１３と接触しないようにスペースを確保している。
【０００５】
第１半導体チップ１１１は、電極パッド１１１ａを備える。電極パッド１１１ａと基板１２０の電極パッド１２１とは、ワイヤ１６０によって接続される。つまり、第１半導体チップ１１１は、ワイヤ１６０を介して基板１２０と電気的に接続される。第２半導体チップ１１２から第５半導体チップ１１５も同様に、ワイヤ１６０を介して基板１２０と電気的に接続される。封止樹脂１７０はこれらを覆い、外部環境から保護する。このように、チップスタック型のＭＣＰ１００は、スペーサ１５１及びスペーサ１５２を含んで第１半導体チップ１１１から第５半導体チップ１１５を基板１２０に対して水平に積層し、基板１２０の面積を増加させることなく多数の半導体チップを搭載することができる。
【０００６】
しかし、基板に対して半導体チップを水平に積層していくチップスタック型ＭＣＰは、半導体チップの搭載数の増加と共に、組立ての難易度及びコストが増加してしまう。チップスタック型ＭＣＰは、基板と半導体チップとをボンディングワイヤにより接続している。半導体チップの積層数が増加すると、上段の半導体チップと基板とを接続するボンディングワイヤが長くなる。これは、封止樹脂の封入時のボンディングワイヤ流れを起こし易く、ボンディングワイヤ同士の接触の危険性を高めてしまう。また、チップスタック型ＭＣＰは、同一サイズの半導体チップを複数個積層する場合、同一サイズの半導体チップ間にはボンディングワイヤを接続する高さを確保するスペーサが必要となる。スペーサを含むチップスタック型ＭＣＰは、スペーサを必要としない異なるサイズの半導体チップを積層する場合と比べて、同じ数の半導体チップを積層しても、最上段の半導体チップから基板までの高さが高くなる。これは、ボンディングワイヤ同士の接触の危険性を更に高めてしまう。
【０００７】
更に、チップスタック型ＭＣＰは、半導体チップの搭載数の増加と共に、ボンディングワイヤ数と接着剤数が増加し、組立部材コストが増加する。同一サイズの半導体チップを複数個積層するチップスタック型ＭＣＰは、これらに加え更にスペーサのコストも追加されてしまう。
【０００８】
また、チップスタック型ＭＣＰでは、パッケージサイズを変えずに新たな半導体チップを追加搭載させることが難しい。前述したように、チップスタック型ＭＣＰは、ボンディングワイヤにより半導体チップと基板とが接続されている。従って、設計者は既存のＭＣＰのパッケージサイズを変えずに新たに半導体チップを追加させる場合、追加搭載する半導体チップのサイズを考慮して基板及びパッケージの設計をやり直さなければならない。この様に、チップスタック型ＭＣＰに新たな半導体チップを追加搭載させる場合、基板及びパッケージの再設計コストと、再設計を行う時間とが必要になる。従って、チップスタック型ＭＣＰに変わるＭＣＰが求められている。
【０００９】
特許文献１には、半導体チップの３次元実装を容易にすると共に、電気的特性の劣化を最小にできるＭＣＰに関する技術が開示されている。このＭＣＰは、同一パターンに配列された電極パッドを有する２つの半導体チップが対面接合されている。接合されたチップは、端面にＶ字型の凹部を有する。凹部は、２つの半導体チップの電極パッドと導通する導電層を有し、更に、導電層を介して２つの半導体チップと導通する共通バンプを有する。このようなＭＣＰは、結合された２つの半導体チップをプリント回路基板に対し垂直に実装できるというものである。
【００１０】
特許文献２には、側面電極が形成された側面電極付半導体チップに関する技術が開示されている。この側面電極付半導体チップは、隣接する各回路領域に跨って配置され、各回路領域に電気的に接続される電極を形成し、電極形成の後に隣接する各回路領域の間にある切断線に沿って半導体ウェハを切断して半導体チップに側面電極を形成し、切断の後に各半導体チップをプロービングによって検査して製造されることを特徴とする。このようは側面電極付半導体チップは、ウェハの状態においてプロービング検査による品質を確保することができるというものである。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００１−１７７０４１号公報
【特許文献２】特開２００８−１３０９３２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
特許文献１に記載されたＭＣＰは、ボンディングワイヤを用いない点において前述した問題を回避している。しかし、特許文献１のＭＣＰは、基板に対して半導体チップを垂直に搭載するために、２つの対になる半導体チップを必要とする。２つの半導体チップを使用するＭＣＰは、新たにチップセレクト信号を認識する回路が必要である。チップセレクト信号を認識する回路は、あるチップセレクト信号に対し一方の半導体チップではアクティブであり、他方の半導体チップに対してはスタンバイとなるように、対となるチップ同士で動作方法を変えなくてはならない。つまり、２つの半導体チップを使用するＭＣＰは、チップセレクト信号を認識する２パターンの回路が必要となる。従って、２つの半導体チップを使用するＭＣＰは、チップセレクト信号を認識する回路の設計及びコストが問題となる。
【００１３】
通常、半導体チップはチップイネーブル端子で半導体チップを選択する。特許文献１の構成でチップイネーブル端子を用いた制御を行う場合、一方の半導体チップと他方の半導体チップとで端子を共有するため、チップイネーブル端子によるチップ選択が不可能である。
【課題を解決するための手段】
【００１４】
以下に、発明を実施するための形態で使用される符号を括弧付きで用いて、課題を解決するための手段を記載する。この符号は、特許請求の範囲の記載と発明を実施するための形態の記載との対応を明らかにするために付加されたものであり、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１５】
本発明の半導体装置（１）は、平面に第１電極パッド（２１、２２、２３、２４、２５）を有する基板（２０）と、側面に第１側面電極パッド（１１ａ、１２ａ、１３ａ、１４ａ、１５ａ）を有する第１の半導体チップ（１１、１２、１３、１４、１５）と、第１電極パッド（２１、２２、２３、２４、２５）と第１側面電極パッド（１１ａ、１２ａ、１３ａ、１４ａ、１５ａ）とを接続するバンプ（３１、３２、３３、３４、３５）とを具備する。第１の半導体チップ（１１、１２、１３、１４、１５）は、基板（２０）の平面に対して垂直方向に搭載される。
【００１６】
本発明の半導体装置（１）の製造方法は、第１の半導体チップ（１１、１２、１３、１４、１５）の側面の第１側面電極パッド（１１ａ、１２ａ、１３ａ、１４ａ、１５ａ）と、バンプ（３１、３２、３３、３４、３５）とを接続するステップと、第１電極パッド（２１、２２、２３、２４、２５）を有する基板（２０）の平面に、第１の半導体チップ（１１、１２、１３、１４、１５）を挿通する孔部（７１、７２、７３、７４、７５）を含むアダプタ（７０）を設置するステップと、バンプ（３１、３２、３３、３４、３５）と第１電極パッド（２１、２２、２３、２４、２５）とが接するように、第１の半導体チップ（１１、１２、１３、１４、１５）を孔部（７１、７２、７３、７４、７５）へ挿入し、第１の半導体チップ（１１、１２、１３、１４、１５）を平面に対して垂直方向に設置するステップと、バンプ（３１、３２、３３、３４、３５）と第１電極パッド（２１、２２、２３、２４、２５）とを接続するステップとを具備する。
【発明の効果】
【００１７】
本発明の半導体装置は、複数の同一サイズの半導体チップを容易に基板へ搭載させることができ、且つ搭載した各々の半導体チップの制御を容易に行うことができる。
【図面の簡単な説明】
【００１８】
【図１】図１は、チップスタック型のＭＣＰ１００の断面図である。
【図２】図２は、本発明の第１の実施の形態による半導体装置１の構成例を示した断面図である。
【図３】図３は、複数の半導体チップの各々が、複数のバンプのうちの対応する何れかと接続する様子を示した断面図である。
【図４】図４は、アダプタ７０の平面図である。
【図５】図５は、図４に示したアダプタ７０のＸ−Ｘ’断面図である。
【図６】図６は、アダプタ７０が基板２０へ設置される様子を示した断面図である。
【図７】図７は、基板２０へ設置されたアダプタ７０の各孔部へ挿入された複数の半導体チップが、基板２０へフリップチップ接続されたことを示す断面図である。
【図８】図８は、接着部４０が空間７７へ封入され、硬化したことを示す断面図である。
【図９】図９は、アダプタ７０が基板２０から取り外された後、封止樹脂５０が形成された半導体装置１の断面図である。
【図１０】図１０は、本発明の第２の実施の形態による半導体装置１の断面図である。
【図１１】図１１は、第２の実施の形態の半導体装置１を製造するために用いるアダプタ７０の平面図である。
【図１２】図１２は、図１１に示したＹ−Ｙ’断面図である。
【発明を実施するための形態】
【００１９】
以下、添付図面を参照して本発明の実施の形態による半導体装置及び半導体装置の製造方法を説明する。
【００２０】
（第１の実施の形態）
本発明の第１の実施の形態を説明する。図２は、本発明の第１の実施の形態による半導体装置１の構成例を示した断面図である。半導体装置１は、複数の半導体チップを搭載するＭＣＰ（マルチチップパッケージ）である。図２を参照すると、半導体装置１は、複数の半導体チップ（第１半導体チップ１１、第２半導体チップ１２、第３半導体チップ１３、第４半導体チップ１４及び第５半導体チップ１５）と、基板２０と、複数のバンプ（第１バンプ３１、第２バンプ３２、第３バンプ３３、第４バンプ３４及び第５バンプ３５）と、接着部４０と、封止樹脂５０とを具備する。
【００２１】
複数の半導体チップ（第１半導体チップ１１、第２半導体チップ１２、第３半導体チップ１３、第４半導体チップ１４及び第５半導体チップ１５）の各々は、各種機能を実現する回路が形成されている。複数の半導体チップの各々は、側面に基板２０と電気的に接続するための側面電極パッドを備える。詳細には、第１半導体チップ１１は側面電極パッド１１ａを備え、第２半導体チップ１２は側面電極パッド１２ａを備え、第３半導体チップ１３は側面電極パッド１３ａを備え、第４半導体チップ１４は側面電極パッド１４ａを備え、第５半導体チップ１５は側面電極パッド１５ａを備える。尚、側面電極パッドの製造方法は、特許文献２の方法が例示される。
【００２２】
基板２０は、図示していない配線パターンが形成されており、前述した複数の半導体チップが搭載される配線基板である。基板２０は、複数の電極パッド（電極パッド２１〜電極パッド２６）と、半田ボール２７と、スペース２８とを備える。複数の電極パッドは、基板２０の配線パターンと、複数の半導体チップとを接続する端子である。複数の電極パッドは、基板２０の平面（表面）に含まれる。基板２０の平面は、半田ボール２７が含まれる面と反対の面である。電極パッド２１は、第１バンプ３１を介して、側面電極パッド１１ａと電気的に接続する。同様に、電極パッド２２は、第２バンプ３２を介して側面電極パッド１２ａと電気的に接続する。電極パッド２３は、第３バンプ３３を介して側面電極パッド１３ａと電気的に接続する。電極パッド２４は、第４バンプ３４を介して側面電極パッド１４ａと電気的に接続する。電極パッド２５は、第５バンプ３５を介して側面電極パッド１５ａと電気的に接続する。尚、電極パッド２６は、基板２０に搭載されていない第６半導体チップ１６（点線にて図示）と電気的に接続できるように設けられている電極パッドである。電極パッド２６は、スペース２８に含まれる。半田ボール２７は、半導体装置１を実装基板へ接続するときに使用される。
【００２３】
スペース２８は、半導体装置１のパッケージサイズを変更せずに、点線で示した第６半導体チップ１６の側面電極パッドが含まれる側面が追加搭載できるように、設けられたスペースである。スペース２８は、第６半導体チップ１６の側面電極パッドと電気的に接続できる電極パッド２６を含む。本発明の半導体装置１は、基板２０がスペース２８を含むことで、パッケージサイズを変更せずに容易に第６半導体チップ１６を追加搭載しやすい効果を奏する。
【００２４】
第１バンプ３１は、第１半導体チップ１１と基板２０との間に位置し、第１半導体チップ１１と基板２０とを接続する。つまり、第１半導体チップ１１は、第１バンプ３１を介して、基板２０の平面に対して垂直方向にフリップチップ接続される。第１バンプ３１との接続箇所は、側面電極パッド１１ａ及び電極パッド２１である。
【００２５】
同様に、第２バンプ３２は、第２半導体チップ１２と基板２０との間に位置し、第２半導体チップ１２と基板２０とを接続する。つまり、第２半導体チップ１２は、第２バンプ３２を介して、基板２０の平面に対して垂直方向にフリップチップ接続される。第２バンプ３２との接続箇所は、側面電極パッド１２ａ及び電極パッド２２である。その他、複数のバンプである第３バンプ３３から第５バンプ３５も同様である。本発明の半導体装置１は、複数の半導体チップを個々に基板２０へ接続するため、チップイネーブル端子によって容易に複数の半導体チップの各々を制御することができる。
【００２６】
接着部４０は複数のバンプの周囲を囲み、複数の半導体チップと基板２０と複数のバンプとの接続強度を補強する。
【００２７】
封止樹脂５０は、複数の半導体チップと、基板２０の平面と、複数のバンプと、接着部４０とを覆い、外部環境からこれらを保護する。
【００２８】
本発明の第１の実施の形態による半導体装置１の製造方法を説明する。
複数の半導体チップ（第１半導体チップ１１、第２半導体チップ１２、第３半導体チップ１３、第４半導体チップ１４及び第５半導体チップ１５）の各々は、複数のバンプ（第１バンプ３１、第２バンプ３２、第３バンプ３３、第４バンプ３４及び第５バンプ３５）のうちで対応する何れかと接続する。
【００２９】
図３は、複数の半導体チップの各々が、複数のバンプのうちの対応する何れかと接続する様子を示した断面図である。図３を参照すると、第１半導体チップ１１の側面電極パッド１１ａは、第１バンプ３１と接続する。第２半導体チップ１２の側面電極パッド１２ａは、第２バンプ３２と接続する。第３半導体チップ１３から第５半導体チップ１５も同様に、各々の側面電極パッドが対応するバンプと接続する。
【００３０】
ここで、複数の半導体チップの各々を基板２０の正確な位置に配置するアダプタの構成を説明する。図４は、アダプタ７０の平面図である。図５は、図４に示したアダプタ７０のＸ−Ｘ’断面図である。図４及び図５を参照してアダプタ７０の詳細を説明する。図４及び図５を参照すると、アダプタ７０は複数の孔部（孔部７１、孔部７２、孔部７３、孔部７４及び孔部７５）と、空間７７とを備える。孔部７１は、第１半導体チップ１１を挿入できる空間である。孔部７１は、平面形状が第１半導体チップ１１の側面電極パッド１１ａを含む側面形状と同じ形状であり、上下方向にアダプタ７０を貫通している。孔部７２は、第２半導体チップ１２を挿入できる空間である。孔部７２は、平面形状が第２半導体チップ１２の側面電極パッド１２ａを含む側面形状と同じ形状であり、上下方向に貫通している。同様に、孔部７３は第３半導体チップ１３を挿入できる空間であり、孔部７４は第４半導体チップ１４を挿入できる空間であり、孔部７５は第５半導体チップ１５を挿入できる空間である。孔部７３、孔部７４及び孔部７５の平面形状は、挿入できる半導体チップの側面電極パッドを含む側面形状と同じ形状である。そして、孔部７３、孔部７４及び孔部７５は、上下方向にアダプタ７０をそれぞれ貫通している。空間７７は、アダプタ７０の下面に設けられており、各孔部と繋がっている。また、アダプタ７０は、接着部４０を空間７７へ封入するための封入口（図示略）を有する。
【００３１】
半導体装置１の製造方法の続きを説明する。複数の半導体チップの各々を挿通できる複数の孔部を備えるアダプタ７０は、複数の電極パッドを備える基板２０の平面へ設置される。図６は、アダプタ７０が基板２０へ設置される様子を示した断面図である。アダプタ７０は、空間７７を含む面と基板２０とが接するように設置される。このとき、アダプタ７０は、各孔部と基板２０の複数の電極パッドとが正確に合わさるように設置される。
【００３２】
次に、複数の半導体チップの各々は、各バンプと基板２０の各電極パッドとが接するように、基板２０へ設置されたアダプタ７０の各孔部へ挿入される。挿入された複数の半導体チップの各々は、基板２０の平面に対して垂直方向に設置される。そして、複数の半導体チップは、基板２０とフリップチップ接続される。複数の半導体チップと、基板２０との接続方法は、リフロー方式が例示される。図７は、基板２０へ設置されたアダプタ７０の各孔部へ挿入された複数の半導体チップが、基板２０へフリップチップ接続されたことを示す断面図である。図７を参照すると、孔部７１へ挿入された第１半導体チップ１１は、第１バンプ３１を介して基板２０と垂直方向にフリップチップ接続される。第１バンプ３１との接続箇所は、側面電極パッド１１ａ及び電極パッド２１である。孔部７２へ挿入された第２半導体チップ１２は、第２バンプ３２を介して基板２０と垂直方向にフリップ接続される。第２バンプ３２との接続箇所は、側面電極パッド１２ａ及び電極パッド２２である。その他、第３半導体チップ１３から第５半導体チップ１５も同様である。尚、空間７７には、基板２０の複数の電極パッドと、複数のバンプと、複数の半導体チップの各々が備える側面電極パッドとが含まれる。
【００３３】
接着部４０はアダプタ７０が有する封入口（図示略）から空間７７へ封入され、硬化させられる。図８は、接着部４０が空間７７へ封入され、硬化したことを示す断面図である。図８を参照すると、硬化した接着部４０は、複数のバンプの周囲を囲み、複数の半導体チップと基板２０と複数のバンプとの接続強度を補強する。接着部４０の硬化方法は、接着部の材料に応じて任意に設定することができる。
【００３４】
アダプタ７０は、基板２０から取り外される。そして、複数の半導体チップと、基板２０の平面（表面）と、複数のバンプと、接着部４０とは、封止樹脂５０で覆われてパッケージ化される。封止樹脂５０の形成方法は、周知の方法を用いることができる。図９は、アダプタ７０が基板２０から取り外された後、封止樹脂５０が形成された半導体装置１の断面図である。
【００３５】
本発明の第１の実施の形態による半導体装置１は、ボンディングワイヤ同士の接触を考慮する必要がなく、アダプタ７０を用いて容易に複数の半導体チップを基板２０へ搭載させることができる。そして、本発明の半導体装置１は、複数の半導体チップを基板２０の平面に対して垂直方向に搭載するため、同一サイズの半導体チップを複数搭載させても、スペーサが不要である。つまり、本発明の半導体装置１は、スペーサに基づいてパッケージが大きくなることがなく、コストも抑えることができる。また、本発明の半導体装置１は、複数の半導体チップを個々に搭載するため、チップイネーブル端子を用いて各々の半導体チップの制御を容易に行うことができる。従って、本発明の半導体装置１は、複数の同一サイズの半導体チップを容易に搭載させることができ、且つ搭載した各々の半導体チップの制御を容易に行うことができる。
【００３６】
（第２の実施の形態）
本発明の第２の実施の形態を説明する。第２の実施の形態は、半導体装置１へ第６半導体チップ１６を追加搭載したものである。図１０は、本発明の第２の実施の形態による半導体装置１の断面図である。図１０を参照すると、第２の実施の形態の半導体装置１は、図２に示した半導体装置１のスペース２８へ、第６半導体チップ１６が更に追加搭載されている。つまり、本発明の第２の実施の形態の半導体装置１は、第６半導体チップ１６と、第６バンプ３６とを除いて、第１の実施の形態の半導体装置１と同様である。従って、同じ構成には同じ符号を用いて説明を省略する。
【００３７】
第６半導体チップ１６は、各種機能を実現する回路が形成されている。第６半導体チップ１６は、側面に側面電極パッド１６ａを備える。
【００３８】
第６バンプ３６は、第６半導体チップ１６と基板２０との間に位置し、第６半導体チップ１６と基板２０とを接続する。つまり、第６半導体チップ１６は、第６バンプ３６を介して、基板２０の平面に対して垂直方向にフリップチップ接続される。第６バンプ３６との接続箇所は、側面電極パッド１６ａ及び電極パッド２６である。尚、第６半導体チップ１６が基板２０の平面に対して垂直に搭載されるため、スペース２８は第６半導体チップ１６の搭載面（側面）に相当する僅かなスペースでよい。本発明の半導体装置１は、基板２０が第６半導体チップ１６の側面電極パッド１６ａを含む側面に相当するスペース２８を備えることで、パッケージサイズを変更することなく第６半導体チップ１６を容易に追加搭載することができる。
【００３９】
本発明の第２の実施の形態による半導体装置１の製造方法を説明する。第２の実施の形態による半導体装置１の製造方法は、第１の実施の形態と比べて、アダプタ７０の構成のみが異なる。その他の製造工程は、第１の実施の形態と同様である。従って、アダプタ７０の構成を説明する。
【００４０】
図１１は、第２の実施の形態の半導体装置１を製造するために用いるアダプタ７０の平面図である。図１２は、図１１に示したＹ−Ｙ’断面図である。図１１及び図１２を参照すると、アダプタ７０は、孔部７６を更に備えている。孔部７６は、第６半導体チップ１６を挿入できる空間である。孔部７６は、平面形状が第６半導体チップ１６の側面電極パッド１６ａを含む側面形状と同じ形状であり、上下方向にアダプタ７０を貫通している。本発明の第２の実施の形態の半導体装置１は、孔部７６を備えるアダプタ７０を用いることで、第１の実施の形態の半導体装置１と同様に製造することができる。
【００４１】
本発明の第２の実施の形態による半導体装置１は、追加搭載される第６半導体チップ１６に相当するスペース２８を備えるため、パッケージサイズを変更せずに第６半導体チップ１６を容易に追加搭載させることができる。更に、追加搭載される第６半導体チップ１６も基板２０に対して垂直に搭載できるため、スペース２８は第６半導体チップ１６の側面電極パッド１６ａが含まれる側面に相当する僅かなスペースとなる。
【００４２】
以上の様に、本発明の半導体装置は、複数の同一サイズの半導体チップを容易に搭載させることができ、且つ搭載した各々の半導体チップの制御を容易に行うことができる。また、本発明の半導体装置は、パッケージサイズを変更することなく、容易に半導体チップを追加搭載させることができる。
【符号の説明】
【００４３】
１      半導体装置
１１    第１半導体チップ
１１ａ  側面電極パッド
１２    第２半導体チップ
１２ａ  側面電極パッド
１３    第３半導体チップ
１３ａ  側面電極パッド
１４    第４半導体チップ
１４ａ  側面電極パッド
１５    第５半導体チップ
１５ａ  側面電極パッド
１６    第６半導体チップ
１６ａ  側面電極パッド
２０    基板
２１〜２６  電極パッド
２７    半田ボール
２８    スペース
３１    第１バンプ
３２    第２バンプ
３３    第３バンプ
３４    第４バンプ
３５    第５バンプ
３６    第６バンプ
４０    接着部
５０    封止樹脂
７０    アダプタ
７１〜７６  孔部
７７    空間
１００    ＭＣＰ
１１１    第１半導体チップ
１１１ａ  電極パッド
１１２    第２半導体チップ
１１２ａ  電極パッド
１１３    第３半導体チップ
１１３ａ  電極パッド
１１４    第４半導体チップ
１１４ａ  電極パッド
１１５    第５半導体チップ
１１５ａ  電極パッド
１２０    基板
１２１    電極パッド
１４０    接着剤
１５１    スペーサ
１５２    スペーサ
１６０    ワイヤ
１７０    封止樹脂
【図１】
2010192707.tif 000003
【図２】
2010192707.tif 000004
【図３】
2010192707.tif 000005
【図４】
2010192707.tif 000006
【図５】
2010192707.tif 000007
【図６】
2010192707.tif 000008
【図７】
2010192707.tif 000009
【図８】
2010192707.tif 000010
【図９】
2010192707.tif 000011
【図１０】
2010192707.tif 000012
【図１１】
2010192707.tif 000013
【図１２】
2010192707.tif 000014