(57)【要約】【課題】信頼性を損なうことなく、配線基板をより薄型化、狭ピッチ化する。【解決手段】はんだ入り導電性ペースト２００を半導体基板１１の上面に塗布した後、半導体基板１１の各領域に半導体チップ３０を搭載する。この後。はんだが溶融する温度で加熱処理を行い、電極パッド２５とはんだバンプ３２とを導電性ペースト２００に含まれていたはんだ２１０によって接合する。はんだ２１０による接合部分は、導電性ペースト２００に含まれていた絶縁樹脂２１２によって被覆される。【選択図】図８
2010161419.tif 000002
【特許請求の範囲】
【請求項１】
電極パッドが上面に設けられた配線基板を用意する工程と、
前記電極パッドを被覆するように、前記配線基板の上面にはんだと絶縁樹脂とが混練された導電性ペーストを塗布する工程と、
前記電極パッドに対応する外部電極端子が設けられた半導体チップをフェイスダウンした状態で、前記外部電極端子に対応するして設けられた、はんだバンプを介して前記導電性ペーストの上に搭載する工程と、
前記はんだが溶融する温度で加熱を行い、前記電極パッドと前記はんだバンプとを前記導電性ペーストに含まれるはんだで接合する工程と、
を備え、
前記導電性ペーストに含まれる絶縁樹脂で、前記電極パッドと前記はんだバンプとを接合するはんだを被覆させることを特徴とする半導体装置の製造方法。
【請求項２】
前記配線基板を用意する工程は、
少なくとも１層の層間絶縁膜によって相互に接続された多層配線層を金属基板の上の所定領域に構築する工程と、
前記所定領域の周縁部分に前記金属基板が残るように前記金属基板を選択的に除去して、各領域にスティフナーを形成するとともに、各スティフナーで囲まれた部分において前記多層配線層と電気的に接続された電極パッドを露出させる工程と、
を含む請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板および半導体装置に関する。より具体的には、本発明は、コアレスな半導体基板およびこれを用いた半導体装置に関する。
【背景技術】
【０００２】
近年、コンピュータ、携帯電話、ＰＤＡ（Personal Digital Assistance）などの電子機器の小型化、高機能化・高速化に伴い、こうした電子機器向けのＩＣ（集積回路）、ＬＳＩ（大規模集積回路）などの半導体チップを搭載した半導体装置のさらなる小型化、薄型化、高速化および高密度が要求されている。
【０００３】
半導体装置を小型化、薄型化する技術として、半導体チップを、ベース基板を有しない、いわゆるコアレス基板の上に実装する手法が知られている。コアレス基板は、金属箔などからなるベース基板の上に、配線層を含む配線基板をビルドアップした後、ベース基板を配線基板から剥離することにより得ることができる（特許文献１参照）。
【０００４】
従来は、配線基板からベース基板を除去することによってコアレス基板を製造した後、コアレス基板の上に半導体チップなどの電子部品を実装することにより半導体装置を製造していた。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−２３６２４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、信頼性を損なうことなく、配線基板をより薄型化、狭ピッチ化することができる半導体装置を製造する技術の提供にある。
【課題を解決するための手段】
【０００７】
本発明のある態様は、半導体装置の製造方法である。当該製造方法は、電極パッドが上面に設けられた配線基板を用意する工程と、電極パッドを被覆するように、配線基板の上面にはんだと絶縁樹脂とが混練された導電性ペーストを塗布する工程と、電極パッドに対応する外部電極端子が設けられた半導体チップをフェイスダウンした状態で、外部電極端子に対応するして設けられた、はんだバンプを介して導電性ペーストの上に搭載する工程と、はんだが溶融する温度で加熱を行い、電極パッドとはんだバンプとを導電性ペーストに含まれるはんだで接合する工程と、を備え、導電性ペーストに含まれる絶縁樹脂で、電極パッドとはんだバンプとを接合するはんだを被覆させることを特徴とする。
【０００８】
この態様によれば、組み立て時のハンドリング、熱、洗浄水圧などによりはんだ接合部分にダメージが生じることが抑制される。この結果、配線基板をより薄型化、狭ピッチ化することができる。
【０００９】
上記態様の半導体装置の製造方法において、配線基板を用意する工程は、少なくとも１層の層間絶縁膜によって相互に接続された多層配線層を金属基板の上の所定領域に構築する工程と、所定領域の周縁部分に金属基板が残るように金属基板を選択的に除去して、各領域にスティフナーを形成するとともに、各スティフナーで囲まれた部分において多層配線層と電気的に接続された電極パッドを露出させる工程と、を含んでもよい。
【発明の効果】
【００１０】
本発明によれば、信頼性を損なうことなく、配線基板をより薄型化、狭ピッチ化することができる。
【図面の簡単な説明】
【００１１】
【図１】実施の形態に係る半導体基板の構造を示す図である。
【図２】実施の形態に係る半導体基板を製造する方法を示す工程図である。
【図３】実施の形態に係る半導体基板を製造する方法を示す工程図である。
【図４】実施の形態に係る半導体基板を製造する方法を示す工程図である。
【図５】実施の形態に係る半導体基板を製造する方法を示す工程図である。
【図６】実施の形態に係る半導体基板を製造する方法を示す工程図である。
【図７】実施の形態に係る半導体基板を用いた半導体装置の構造を示す図である。
【図８】半導体チップの実装方法を示す工程図である。
【発明を実施するための形態】
【００１２】
図１（Ａ）は、実施の形態に係る半導体基板１１の構造を示す図である。図１（Ｂ）は、半導体基板１１の下面側の構造を示す平面図である。
【００１３】
半導体基板１１は、層間絶縁膜と配線層とが交互に積層された多層配線構造を有する。具体的には、半導体基板１１は、複数の配線層２２が層間絶縁膜２４を介して積層されている。配線層２２には、たとえば銅が用いられる。層が異なる配線層２２間は、層間絶縁膜２４に設けられたビアプラグ２６により電気的に接続されている。半導体チップが実装される側にあたる半導体基板１１の上面側には、電解メッキにより形成されたニッケル、鉛、金またはこれらの合金からなる電極パッド２５がアレイ状に複数配設され、各電極パッド２５の上に、錫、鉛またはこれらの合金からなるＣ４（Controlled Collapse Chip Connection）バンプ２７が設けられている。また、半導体基板１１の上面側には、Ｃ４バンプ２７を取り囲むようにスティフナー１６０が形成されている。
【００１４】
一方、半導体基板１１の下面側には、ボールランド部２９がアレイ状に複数配設されており、各ボールランド部２９にはんだボール５０が接合されている。また、はんだボール５０の隙間部分の層間絶縁膜２４の表面は、ソルダーレジスト膜２８によって被覆されている。
【００１５】
本実施の形態の半導体基板１１は、スティフナー１６０により剛性が付与されているため、半導体基板のハンドリングが容易になるとともに、半導体基板における損傷の発生を抑制することができる。スティフナー１６０は、多層配線構造を構築する際の土台となる金属基板の一部を利用して形成されている。これにより、半導体基板１１の部品点数の削減および製造コストの低減を図ることができる。なお、スティフナー１６０の形状は、図１（Ｂ）のように、Ｃ４バンプ２７を取り囲む形態に限られない。たとえば、Ｃ４バンプ２７の群を挟んで、一組の対向する辺にそれぞれ平行に配設されていてもよい。
【００１６】
（半導体基板の製造方法）
図２〜図６は、実施の形態に係る半導体装置の製造方法を示す工程図である。
【００１７】
まず、ベースとなる銅などの金属基板１００の上に多層配線基板を構築する。具体的には、図２（Ａ）および図２（Ｂ）に示すように、金属基板１００の上に、レジスト膜１０２を塗布し、レーザー光の照射により所定の開口を有する形状にパターニングする。金属基板１００は、複数の半導体パッケージの面積に相当する大きさを有する。金属基板１００のサイズは、特に限定されないが、たとえば、５００ｍｍ角、６００×８００ｍｍ角とすることができる。金属基板１００の上に形成されるレジスト膜１０２は、半導体装置が形成される複数の領域毎に所定のパターンを有する。
【００１８】
次に、図２（Ｃ）に示すように、レジスト膜１０２をマスクとして、ニッケル、鉛、金またはこれらの合金などからなる電極パッド２５を電解メッキにより金属基板１００の上に形成する。
【００１９】
次に、図３（Ａ）に示すように、レジスト膜１０２を除去した後、図３（Ｂ）に示すように、金属基板１００の上に層間絶縁膜２４を形成する。
【００２０】
次に、図３（Ｃ）に示すように、層間絶縁膜２４の所定の領域をレーザー加工、ドリル加工などにより除去してビアホール１１２を形成する。各ビアホール１１２をレーザー加工により形成することで、ドリル加工の場合と比較して製造コストを低減させることができる。
【００２１】
次に、図４（Ａ）に示すように、層間絶縁膜２４の表面上、ビアホール１１２の側壁および底部に銅からなるシード層１２０を無電解メッキにより形成する。シード層１２０は、後述する銅の電解メッキ時において、銅が成長するための核となる。
【００２２】
次に、図４（Ｂ）に示すように、シード層１２０の上に、レジスト膜１２２を塗布し、レーザー光の照射により所定の開口を有する形状にパターニングする。
【００２３】
次に、図４（Ｃ）に示すように、レジスト膜１２２をマスクとして、ビアホール１１２に電解メッキにより銅を埋め込んでビアプラグ２６を形成するとともに、層間絶縁膜２４の上に配線層２２を形成する。ビアプラグ２６により、異なる層間の配線層２２が電気的に接続される。
【００２４】
次に、図４（Ｄ）に示すように、レジスト膜１２２を除去した後、エッチングによりレジスト膜１２２の下に存在するシード層１２０を除去するとともに、配線層２２の最表面を除去することにより配線層２２の表面を浄化する。
【００２５】
以上説明した図２から図４に示すプロセスを繰り返すことにより、図５（Ａ）に示すような多層配線２０を金属基板１００の上に構築することができる。多層配線２０は、複数の領域において、それぞれ半導体チップを搭載可能な多層配線層を有する。たとえば、層間絶縁膜が６層の構成の場合には、多層配線２０の厚さを３００μｍ程度まで薄型化することができる。続いて、図５（Ｂ）に示すように、レジスト膜（図示せず）をマスクとして、最表面の配線層２２が露出するように、ソルダーレジスト膜２８を層間絶縁膜２４の上に形成する。さらに、配線層２２の上にボールランド部２９を形成する。
【００２６】
次に、図５（Ｃ）に示すように、各ボールランド部２９にプリント印刷などによりはんだボール５０を接合する。
【００２７】
次に、図６（Ａ）に示すように、半導体チップを搭載可能な各領域ごとに、金属基板１００の表面にレジスト１５０を形成する。レジスト１５０のパターンは、特に限定されないが、半導体チップを搭載可能な各領域の周縁部分に沿って設けられていることが好ましい。
【００２８】
次に、図６（Ｂ）に示すように、金属基板１００をエッチングにより選択的に除去し、電極パッド２５および層間絶縁膜２４を露出させる。これにより、金属基板１００の一部がスティフナー１６０として残存する。さらに、フリップチップ実装用のＣ４バンプ２７を電極パッド２５の上にはんだ付けした後、Ｃ４バンプ２７をプレス加工などにより平坦化する。なお、Ｃ４バンプ２７の間に耐熱性に優れた樹脂材料からなるソルダーレジスト（図示せず）を塗布してもよい。ソルダーレジストにより、半導体基板１１にはんだ付けを行う際に、必要な箇所以外にはんだが付着しないように最上層の層間絶縁膜２４を保護することができる。
【００２９】
次に、図６（Ｃ）に示すように、半導体チップを搭載可能な各領域をダイシング加工により個片化し、半導体基板１１を作製する。
【００３０】
以上の工程により、コアレス基板を形成するためのベースとなる金属基板の一部がスティフナーとして使用されている半導体基板１１が製造される。半導体基板１１は、製造過程で土台あるいは支持基材として使用された金属基板の一部がスティフナーとして用いられているため、スティフナー用の部材を必要としないとともに、スティフナーを貼り付ける工程を削除できるため、半導体基板の製造コストを低減することができる。また、半導体基板１１は、スティフナーにより剛性が付与されているため、個片化後のハンドリングが容易になるとともに、損傷の発生を抑制することができる。
【００３１】
図７は、前述の半導体基板１１を用いて半導体チップ３０をパッケージ化した半導体装置１０を示す図である。図７では、半導体基板１１の構造が簡略化されている。半導体チップ３０は、外部電極端子が設けられた表面をフェイスダウンにした状態で、半導体基板１１にフリップチップ実装されている。より具体的には、半導体チップ３０の外部電極端子に設けられた各はんだバンプ３２とそれらに対応する半導体基板１１の上面のＣ４バンプ２７とがはんだ付けされている。半導体チップ３０と半導体基板１１との隙間には、アンダーフィル７０が充填されている。半導体チップ３０と半導体基板１１との間にアンダーフィル７０を設けることにより、温度サイクル時の熱膨張による半導体基板１１と半導体チップ３０との間のギャップ変動によってＣ４バンプ２７が受けるストレスを抑制することができる。さらに、半導体基板１１には、封止樹脂層４０が成型され、半導体基板１１および半導体チップ３０の保護が図られている。
【００３２】
一方、半導体基板１１の下面には、各ボールランド部２９（図１等参照）上にはんだボール５０が接合され、ボールランド部２９がアレイ状に配設されている。はんだボール５０の間には耐熱性に優れた樹脂材料からなるソルダーレジスト膜２８が塗布されている。ソルダーレジスト膜２８により、半導体基板１１にはんだ付けを行う際に、必要な箇所以外にはんだが付着しないように最下層の層間絶縁膜２４（図１等参照）が保護される。
【００３３】
はんだボール５０を取り囲むように、スティフナー１６０が形成されている。本実施の形態の半導体装置１０は、スティフナー１６０により剛性が付与されているため、半導体装置のハンドリングが容易になるとともに、半導体装置における損傷の発生を抑制することができる。スティフナー１６０は、多層配線構造を構築する際の土台となる金属基板の一部を利用して形成されている。これにより、半導体装置１０の部品点数の削減および製造コストの低減を図ることができる。
【００３４】
上述の実施の形態では、半導体基板にスティフナーを形成し、個片化した後、半導体チップを実装する方法が例示されているが、図６（Ｂ）に示した工程の後、各半導体チップ搭載領域に、それぞれ半導体チップを実装し、さらにトランスファーモールド法を用いて封止樹脂層でパッケージ化した後、図６（Ｃ）と同様に、個片化してもよい。
【００３５】
上述した実施の形態では、半導体チップ３０をリフローにより半導体基板１１にフリップチップ実装しているが、以下に説明する手法により半導体チップ３０をフリップチップ実装してもよい。
【００３６】
まず、図８（Ａ）に示すように、Ｃ４バンプ２７（図５（Ｂ）参照）に代えて、はんだ入り導電性ペースト２００を半導体基板１１の上面に塗布する。ここで、はんだ入り導電性ペースト２００は、エポキシなどの絶縁樹脂とはんだとが混練されたペーストである。
【００３７】
次に、図８（Ｂ）に示すように、半導体基板１１の各領域に半導体チップ３０を搭載した後、はんだが溶融する温度にて加熱処理を行う。加熱処理により、図８（Ｃ）に示すように、電極パッド２５とはんだバンプ３２とが導電性ペースト２００に含まれていたはんだ２１０によって接合される。はんだ２１０による接合部分は、導電性ペースト２００に含まれていた絶縁樹脂２１２によって被覆される。
【００３８】
これによれば、はんだ２１０による接合部分が絶縁樹脂２１２によって保護される。このため、組み立て時のハンドリング、熱、洗浄水圧などによりはんだ２１０による接合部分が破壊もしくはストレスが発生することが抑制される。この結果、多層配線基板をより薄型化、狭ピッチ化することができる。
【００３９】
本発明は、上述の各実施の形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施の形態も本発明の範囲に含まれうるものである。
【００４０】
たとえば、上述の実施の形態では、半導体チップがフリップチップ実装されているが、半導体チップは多層配線基板上にワイヤボンディングされていてもよい。
【符号の説明】
【００４１】
１０  半導体装置、１１  半導体基板、２４  層間絶縁膜、２５  電極パッド、２６  ビアプラグ、２７  Ｃ４バンプ、１００  金属基板、１６０  スティフナー
【図１】
2010161419.tif 000003
【図２】
2010161419.tif 000004
【図３】
2010161419.tif 000005
【図４】
2010161419.tif 000006
【図５】
2010161419.tif 000007
【図６】
2010161419.tif 000008
【図７】
2010161419.tif 000009
【図８】
2010161419.tif 000010