(57)【要約】      （修正有）【課題】薄膜と半導体基板の熱膨張係数の違いに起因する半導体基板の反りを、生産性や信頼性を低下させることなく抑制する薄膜形成方法を提供する。【解決手段】ウェハ２（半導体基板）の裏面２ｂ（表面）に、ウェハ２とＮｉ膜を形成する方法が、真空引き可能なロードロックチャンバ２０内にウェハ２を配置する工程と、ロードロックチャンバ２０内に配置したウェハ２を予め冷却する冷却工程と、ロードロックチャンバ２０内を真空引きする真空引き工程と、冷却工程と真空引き工程を実施した後にウェハ２の裏面２ｂにＮｉ膜を形成する工程を備えている。【選択図】図１
2010001550.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面に半導体基板と相違する材料の薄膜を形成する方法であり、
真空引き可能なチャンバ内に半導体基板を配置する工程と、
チャンバ内に配置した半導体基板を予め冷却する冷却工程と、
チャンバ内を真空引きする真空引き工程と、
冷却工程と真空引き工程を実施した後に半導体基板の表面に前記薄膜を形成する成膜工程と、
を備えていることを特徴とする薄膜形成方法。
【請求項２】
前記冷却工程では、半導体基板に、冷却した不活性ガスを吹き付けることを特徴とする請求項１に記載の薄膜形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板の表面に半導体基板と相違する材料の薄膜を形成する方法に関する。
【背景技術】
【０００２】
半導体基板の表面に半導体基板と相違する材料の薄膜を形成する方法が知られている。
図９から図１２に、半導体基板１０２の裏面１０２ｂにＮｉ膜１０３を形成する従来の方法を示す。Ｎｉ膜１０３は、半導体基板１０２を利用して形成されている半導体素子の裏面電極に用いることができる。
まず図９に示すように、室温（この場合２５℃）の半導体基板１０２を準備する。そして、スパッタリング装置のチャンバ内に半導体基板１０２を配置し、チャンバを真空引きする。この際に、Ｎｉ膜１０３を形成する半導体基板１０２の裏面１０２ｂを上方に向けておく。
次に図１０に示すように、半導体基板１０２の裏面１０２ｂにスパッタリングしてＮｉ膜１０３を堆積する。この時、１５０℃程度に高温なＮｉ膜１０３が裏面１０２ｂに堆積する。
図１１は、所定厚みのＮｉ膜１０３が裏面１０２ｂに堆積し終えた状態を示す。すなわち、成膜工程の完了時点を示す。成膜工程の完了時点またはその直後に、半導体基板１０２の温度とＮｉ膜１０３の温度が平衡し、両者の温度が１４５℃程度となる。
その後は図１２に示すように、裏面１０２ｂにＮｉ膜１０３が成膜された半導体基板１０２が室温（２５℃）に冷却されるまで放置する。
【０００３】
Ｎｉ膜１０３の線膨張係数は、半導体基板１０２の線膨張係数よりも大きい。このため成膜工程の完了時点の半導体基板１０２（図１１に示すように１４５℃程度の温度となっている）が室温の２５℃に戻るときに、Ｎｉ膜１０３と半導体基板１０２の間に応力が発生する。これにより、半導体基板１０２に反りが発生することがある。
【０００４】
特許文献１に、基板表面に薄膜を形成する工程（成膜工程）において、基板が高温化することを抑制するために、成膜工程を休止する期間を設ける方法が開示されている。例えば、成膜工程の途中で、基板を３０分以上放置し、その後に、成膜工程を再開している。成膜完了時点での基板の温度上昇を抑制することにより、成膜完了時点での基板の温度と室温との差を縮小している。両者の温度差が大きいほど薄膜と基板の間に発生する膜応力が大きくなる。特許文献１の技術では、成膜工程を休止する休止期間を設け、成膜完了時点での基板の温度上昇を抑制し、成膜完了時点での基板温度と室温との差を縮小することによって、薄膜と基板の間に大きな膜応力が発達するのを抑制している。
【０００５】
また成膜中の基板の温度上昇を抑制するためには、基板を冷却装置で冷却しながら成膜する方法も知られている。この方法では、冷却した（あるいは、冷却中の）チャックステージに基板を密着させて成膜工程を実施する。この方法によっても、成膜完了時点での基板温度と室温との差を縮小し、薄膜と基板の間に大きな膜応力が発達するのを抑制することができる。
【０００６】
【特許文献１】特開２００５−２４８２２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
成膜工程の途中で成膜休止期間を設けると、成膜に要する時間が増大して生産性がよくない。
またチャックステージの載置面には、チャンバの側壁から剥がれ落ちたダストが付着していることがある。基板の表面をチャックステージに密着させて冷却すると、基板表面に密着するチャックステージに付着しているダストが基板表面を損傷する可能性がある。
半導体基板の裏面に裏面電極を成膜する時点では、半導体基板の表面に表面側構造（例えば、パワーＭＯＳＦＥＴやＩＧＢＴ等として機能するための半導体構造）が既に形成されている。半導体基板の裏面に薄膜を成膜するために半導体基板の表面をチャックステージに密着させると、半導体基板に形成した半導体素子の信頼性が低下する。
本発明は、上記の課題を解決するために創案された。すなわち本発明は、生産性や信頼性を低下させることなく、薄膜と半導体基板の線膨張係数の違いに起因して半導体基板が反ってしまう現象を抑制する技術を提供する。
【課題を解決するための手段】
【０００８】
本発明は、半導体基板の表面に半導体基板と相違する材料の薄膜を形成する方法に関する。本方法は、真空引き可能なチャンバ内に半導体基板を配置する工程と、チャンバ内に配置した半導体基板を予め冷却する冷却工程と、チャンバ内を真空引きする真空引き工程と、冷却工程と真空引き工程を実施した後に半導体基板の表面に薄膜を形成する成膜工程を備えている。
【０００９】
上記した薄膜形成方法では、半導体基板の表面に薄膜を形成する成膜工程の前に、半導体基板を予め冷却しておく冷却工程を実施している。予め冷却しておいた半導体基板に成膜工程を実施した直後の半導体基板の温度は、常温の半導体基板に成膜工程を実施した直後の半導体基板の温度よりも低い。本方法によると、薄膜を形成した直後の半導体基板の温度と室温との温度差を小さくすることができる。予め冷却しておいた半導体基板に成膜すると、薄膜が完成した半導体基板が室温に冷却されるまでの温度差が縮小し、薄膜と半導体基板の間に発生する膜応力が抑えられる。これにより、半導体基板の表面に半導体基板と相違する材料の薄膜を形成する際に発生する半導体基板の反りの程度を抑制することができる。
上記した薄膜形成方法によると、成膜休止期間を設ける必要がなく、生産性が低下しない。また、上記した薄膜形成方法によると、冷却用のチャックステージ上に半導体基板の表面側を密着させる必要がないので、半導体基板の表面に傷やダスト付着が発生し難い。半導体基板に形成されている半導体素子の信頼性が低下しない。
チャンバが、半導体基板を予め冷却する工程を実施する室と、半導体基板の表面に薄膜を形成する工程を実施する室に分割されていてもよい。
【００１０】
上記した冷却工程では、半導体基板に、冷却した不活性ガスを吹き付けることが好ましい。この方法によると、半導体基板の表面を、例えば、冷却用のチャックステージに密着させる必要がない。半導体基板の表面に傷やダスト付着が発生し難い。半導体基板に形成されている半導体素子の信頼性が低下しない。
【発明の効果】
【００１１】
本発明によると、生産性や信頼性を低下させないで、半導体基板に薄膜を形成することで発生する半導体基板の反りの程度を抑制することができる。
【発明を実施するための最良の形態】
【００１２】
以下に説明する実施例の主要な特徴を列記しておく。
（第１特徴）  冷却工程をロードロックチャンバ内で行う。
（第２特徴）  冷却工程を実施してロードロックチャンバ内を真空引きした後に、既に真空引きしてあるプロセスチャンバ内に半導体基板を移動する。
【実施例】
【００１３】
図１は、金属膜形成装置１の概要を示している。本実施例では、金属膜形成装置１を用いて、半導体ウェハ２の裏面２ｂにＮｉ膜３を形成する。Ｎｉ膜３はウェハ２に形成されている半導体素子の裏面電極となる。
金属膜形成装置１は、ロードロックチャンバ２０と、真空ポンプ２４と、不活性ガス冷却装置６０と、プロセスチャンバ４０と、真空ポンプ２４と、成膜装置４と、ウェハ搬送機構（図示していない）を備えている。ロードロックチャンバ２０とプロセスチャンバ４０は、開閉可能なゲートバルブで区切られている。
ロードロックチャンバ２０は、真空ポンプ２４と接続されている。真空ポンプ２４によってロードロックチャンバ２０内を真空引きすることができる。ロードロックチャンバ２０は、不活性ガス冷却装置６０と接続されている。不活性ガス冷却装置６０から不活性ガス吹き出し口２３を介してロードロックチャンバ２０内に、冷却されたＡｒガスを導入することができる。ロードロックチャンバ２０は、ステージ２１とクランプリング２２を備えている。ステージ２１は、ウェハ２を載置することができる。クランプリング２２は、ステージ２１上に載置したウェハ２を固定することができる。ステージ２１とクランプリング２２によって、薄いウェハ２を破損することなく支持することができる。
【００１４】
プロセスチャンバ４０は、真空ポンプ４４と接続されている。真空ポンプ４４によってプロセスチャンバ４０内を真空引きすることができる。プロセスチャンバ４０は、ガス供給装置（図示していない）と接続されている。図示しない不活性ガス供給装置から不活性ガス吹き出し口４３を介してプロセスチャンバ４０内に、Ａｒガスを導入することができる。プロセスチャンバ４０は、ステージ４１を備えている。ステージ４１上にウェハ２を載置することができる。
【００１５】
成膜装置４は、プロセスチャンバ４０に取り付けられている。成膜装置４は、バッキングプレート４５とターゲット４６を備えている。Ｎｉを材料とするターゲット４６は、バッキングプレート４５に取り付けられている。バッキングプレート４５は、ターゲット４６が取り付けられている面と反対側の面が、図示していない冷却水等によって冷却されている。成膜装置４は、ターゲット４６と、ステージ４１上に載置するウェハ２との間に高電圧を印加することが可能な構成となっている。なお、ターゲット４６とステージ４１はプロセスチャンバ４０内の空間を介して対向している。
【００１６】
図示していないウェハ搬送機構は、ロードロックチャンバ２０のステージ２１上に載置したウェハ２を、双方のチャンバを大気に開放することなく、プロセスチャンバ４０のステージ４１上に移動させることができる。ウェハ搬送機構には、例えばロボットアームを用いる。
【００１７】
金属膜形成装置１を用いてウェハ２の裏面２ｂにＮｉ膜３を形成する方法を説明する。
図１に示すように、ロードロックチャンバ２０内のステージ２１にウェハ２の表面２ａを載置する。ステージ２１とクランプリング２２によってウェハ２を固定する。次に、不活性ガス冷却装置６０で冷却したＡｒガスを、不活性ガス吹き出し口２３からロードロックチャンバ２０内に導入する。冷却したＡｒガスをウェハ２に吹き付け、ウェハ２を予め冷却する。
これにより、図４に示すように冷却前は室温の２５℃であったウェハ２が、図５に示すように−１００℃程度となる。なお上記の工程を実施する際にはゲートバルブを閉じておく。
【００１８】
次に、ロードロックチャンバ２０を大気から遮断し、真空ポンプ２４を動作させてロードロックチャンバ２０内を真空引きする。
次に図２に示すように、ロードロックチャンバ２０とプロセスチャンバ４０を仕切っているゲートバルブを開放し、ウェハ搬送機構を用いてウェハ２をロードロックチャンバ２０からプロセスチャンバ４０に移動させる。なお、この時点で、プロセスチャンバ４０内は、既に真空ポンプ４４によって真空状態となっている。ウェハ２の表面２ａをプロセスチャンバ４０のステージ４１上に載置する。ウェハ２の裏面２ｂが、ターゲット４６に対向する。ウェハ２は、図５に示す−１００℃に冷却された状態に維持されている。
【００１９】
次に図３に示すように、不活性ガス吹き出し口４３からプロセスチャンバ４０内にＡｒガスを導入し始める。プロセスチャンバ４０にＡｒガスが導入しながら真空引きする。
この状態でターゲット４６とウェハ２の間に高電圧を印加する。その結果イオン化したＡｒがターゲット４６に衝突する。Ａｒイオンが衝突したエネルギーにより、ターゲット４６からターゲット４６の材料であるＮｉ原子がたたき出される。たたき出されたＮｉ原子が、ターゲット４６と対向しているウェハ２の裏面２ｂに堆積する。
図６に示すように、ターゲット４６からたたき出されて裏面２ｂに堆積中（成膜中）のＮｉ膜３は１５０℃程度に高温化している。Ｎｉ膜３の温度は、裏面２ｂに堆積した直後に予め冷却されているウェハ２によって冷却される。図７は、所定厚みのＮｉ膜３が裏面２ｂに堆積し終えた状態を示す。すなわち、成膜工程の完了時点を示す。成膜工程の完了時点またはその直後に、半導体基板２の温度とＮｉ膜３の温度が平衡し、両者の温度が１００℃程度となる。
その後は図８に示すように、裏面２ｂにＮｉ膜３が成膜された半導体基板２が室温（２５℃）に冷却されるまで放置する。
本実施例の薄膜形成方法によると、成膜工程の完了時点での半導体基板２の温度とＮｉ膜３の温度が１００℃程度であり、室温の２５℃との差が７５℃程度となっている。
【００２０】
本実施例の薄膜形成方法では、ウェハ２の裏面２ｂにＮｉ膜３を形成する工程の前に、ウェハ２を予め冷却している。ウェハ２の裏面２ｂに形成するＮｉ膜３は、成膜している最中には高温化しているが、ウェハ２によって速やかに冷却される。従来技術のように、ウェハ２を予め冷却しない場合には、裏面１０２ｂに所定の厚みのＮｉ膜１０３が成膜された時点におけるウェハ１０２の温度が、図１１に示すように１４５℃程度であり、室温の２５℃との差が１２０℃程度となっていた。本実施例の薄膜形成方法によると、裏面２ｂに所定の厚みのＮｉ膜３が成膜された時点におけるウェハ２の温度が１００℃程度であり、室温の２５℃との差が７５℃程度となっている。本実施例によると、成膜完成時点におけるウェハ２の温度と室温との温度差を小さくすることができる。ウェハ２を室温にまで冷却する間にＮｉ膜３とウェハ２の間に発生する膜応力が小さい。これにより、ウェハ２の裏面２ｂにＮｉ膜３を形成する際に生じるウェハ２の反りを抑制することができる。
【００２１】
なお図６に示すように、プロセスチャンバ４０内で成膜している最中における高温（本実施例では、１５０℃）のＮｉ膜３は、図７に示す成膜完成後のＮｉ膜３と比較して塑性変形し易い。したがって、成膜中のＮｉ膜３とウェハ２との間の温度差による膜応力への影響は、成膜後のＮｉ膜３とウェハ２との間の温度差による膜応力への影響と比較して極めて小さい。
本実施例の薄膜形成方法によると、成膜中のウェハ２の温度上昇を抑制するために成膜を休止する期間を設ける必要がなく、生産性が低下しない。
また、本実施例の薄膜形成方法では、冷却用のチャックステージ上に半導体基板の表面側を密着させる必要がない。ウェハ２の表面側に傷やダスト付着が発生し難い。ウェハ２に形成されている半導体素子の信頼性が低下しない。
【００２２】
本実施例では、ウェハ２の裏面２ｂにＮｉ膜３を形成する場合について説明したが、形成する薄膜はＮｉ膜３に限定されるものではない。本発明は、Ｎｉ以外の金属膜や金属以外の材質の薄膜を成膜する場合にも適用することができる。本発明は、ウェハ２と線膨張率が相違する薄膜を、ウェハ２の表面に成膜する場合に適用することができる。
本実施例では、ロードロックチャンバ２０を備えている金属膜形成装置１について説明したが、金属膜形成装置１は少なくともプロセスチャンバ４０を備えていればよい。成膜前にプロセスチャンバ４０内でウェハ２を冷却してもよい。
本実施例では、冷却装置６０で冷却したＡｒガスをウェハ２に吹き付けることによって成膜前のウェハ２を冷却する場合について説明したが、ウェハ２を冷却するための手段は上記実施例に限定されるものではない。
本実施例では、ウェハ２の裏面２ｂに、スパッタリングによってＮｉ膜３を形成する場合について説明したが、Ｎｉ膜３を形成するための成膜装置４は上記実施例に限定されるものではない。スパッタリング法を用いれば、ウェハ２とＮｉ膜３との密着性が高い。
【００２３】
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００２４】
【図１】金属膜形成装置１の概要と、ウェハ２をロードロックチャンバ２０に載置している状態を示す。
【図２】ウェハ２をロードロックチャンバ２０からプロセスチャンバ４０に移動した状態を示す。
【図３】ウェハ２の裏面２ｂに、Ｎｉ膜３をスパッタリングしている状態を示す。
【図４】ウェハ２の初期状態の温度を示す。
【図５】冷却工程を実施した後のウェハ２の温度を示す。
【図６】ウェハ２の裏面２ｂに、Ｎｉ膜３をスパッタリングしている状態のウェハ２とＮｉ膜３の温度を示す。
【図７】裏面２ｂにＮｉ膜３を成膜した後の、Ｎｉ膜３とウェハ２の温度を示す。
【図８】裏面２ｂにＮｉ膜３を成膜したウェハ２が室温に戻った様子を示す。
【図９】ウェハ１０２の初期状態の温度を示す。
【図１０】ウェハ１０２の裏面１０２ｂに、Ｎｉ膜１０３をスパッタリングしている状態の温度を示す。
【図１１】裏面１０２ｂにＮｉ膜１０３を成膜した後の、Ｎｉ膜１０３とウェハ１０２の温度を示す。
【図１２】裏面１０２ｂにＮｉ膜１０３を成膜した半導体基板１０２が室温に戻った様子を示す。
【符号の説明】
【００２５】
１：金属膜形成装置
２：ウェハ
２ａ：表面
２ｂ：裏面
３：Ｎｉ膜
４：成膜装置
２０：ロードロックチャンバ
２１，４１：ステージ
２２：クランプリング
２３，４３：不活性ガス吹き出し口
２４，４４：真空ポンプ
４０：プロセスチャンバ
４４：真空ポンプ
４５：バッキングプレート
４６：ターゲット
６０：不活性ガス冷却装置
【図１】
2010001550.tif 000003
【図２】
2010001550.tif 000004
【図３】
2010001550.tif 000005
【図４】
2010001550.tif 000006
【図５】
2010001550.tif 000007
【図６】
2010001550.tif 000008
【図７】
2010001550.tif 000009
【図８】
2010001550.tif 000010
【図９】
2010001550.tif 000011
【図１０】
2010001550.tif 000012
【図１１】
2010001550.tif 000013
【図１２】
2010001550.tif 000014