(57)【要約】【課題】簡略化された構造を採用しながらも、開口率を犠牲にすることなしに、全画素で最適な駆動条件を達成可能とする。【解決手段】本発明の液晶表示装置では、アレイ基板１０が含んでいる各画素回路は、スイッチ１０４を介して信号線１０５ａに接続された画素電極１０８Ｐと対電極１０８Ｃとを含んでいる。走査線１０１又は信号線１０５ａの長さ方向に隣り合った画素回路は対電極１０８Ｃが互いに接続されている。対向基板２０は、走査線１０１の長さ方向に配列した画素回路からなる列の１つ以上と各々が向き合い、信号線１０５ａの長さ方向に配列した複数のリセット電極２０８Ｒを含んでいる。【選択図】      図１
2010078866.tif 000002
【特許請求の範囲】
【請求項１】
第１絶縁基板と、前記第１絶縁基板の主面に平行な第１方向に各々が延び、前記主面に平行であり且つ前記第１方向と交差する第２方向に配列した複数の走査線と、前記第２方向に各々が延び、前記第１方向に配列した複数の信号線と、前記複数の走査線と前記複数の信号線との交差部に対応して配列し、各々が、前記主面の一部と向き合った画素電極と、前記主面の他の一部と少なくとも部分的に向き合った対電極と、前記信号線と前記画素電極との間に接続され、前記走査線を介して供給される走査信号によって動作が制御されるスイッチとを含んだ複数の画素回路とを含み、前記第１又は第２方向に隣り合った前記画素回路は前記対電極が互いに接続されているアレイ基板と、
前記複数の画素回路を間に挟んで前記第１絶縁基板と向き合った第２絶縁基板と、前記第１方向に配列した前記画素回路からなる列の１つ以上と各々が向き合い、前記第２方向に配列した複数のリセット電極とを含んだ対向基板と、
前記アレイ基板と前記対向基板との間に介在した液晶層と
を具備したことを特徴とする液晶表示装置。
【請求項２】
前記複数の走査線に前記スイッチを閉じる走査電圧を順次供給する走査線駆動回路と、
前記複数の信号線の各々に映像信号に対応した信号電圧Ｖsigと第１リセット電圧Ｖrst１とを供給する信号線駆動回路と、
前記複数の画素回路の各々が含んでいる前記対電極に第１表示電圧Ｖdsp１を供給する電圧源と、
前記複数のリセット電極の各々に第２表示電圧Ｖdsp２と第２リセット電圧Ｖrst２とを供給するリセット電極駆動回路と、
前記走査線駆動回路と前記信号線駆動回路と前記リセット電極駆動回路とに接続され、それらの動作を制御するコントローラと
を更に具備したことを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記コントローラは、各フレーム期間の最初又は最後のフィールド期間においてリセット動作が実行され、各フレーム期間の他のフィールド期間において書込動作が実行されるように前記信号線駆動回路及び前記リセット電極駆動回路の動作を制御し、
前記リセット動作は、前記信号線駆動回路から前記複数の信号線の各々へと前記第１リセット電圧Ｖrst１を供給することと、前記複数のリセット電極に供給する電圧を前記第２表示電圧Ｖdsp２から前記第２リセット電圧Ｖrst２へと順次切り替えることとを含み、
前記書込動作は、前記信号線駆動回路から前記複数の信号線の各々へと前記信号電圧Ｖsigを供給することと、前記複数のリセット電極に供給する電圧を前記第２リセット電圧Ｖrst２から前記第２表示電圧Ｖdsp２へと順次切り替えることとを含み、
前記第２リセット電圧Ｖrst２と前記第１リセット電圧Ｖrst１との差は、前記第２表示電圧Ｖdsp２と前記信号電圧Ｖsigとの差と比較して絶対値がより大きく、前記第２リセット電圧Ｖrst２と前記第１表示電圧Ｖdsp１との差は、前記第２表示電圧Ｖdsp２と前記第１表示電圧Ｖdsp１との差と比較して絶対値がより大きく、前記信号電圧Ｖsigと前記第１表示電圧Ｖdsp１との差は、前記第１リセット電圧Ｖrst１と前記第１表示電圧Ｖdsp１との差と比較して絶対値が等しいか又はより大きいことを特徴とする請求項２に記載の液晶表示装置。
【請求項４】
前記対向基板は、前記第１及び第２絶縁基板間で前記複数のリセット電極に対応して配列し、各々が前記リセット電極と複数の位置で接続された複数の給電線を更に含んだ請求項１に記載の液晶表示装置。
【請求項５】
請求項１に記載の液晶表示装置を駆動する方法であって、
各フレーム期間の最初又は最後のフィールド期間においてリセット動作を実行することと、
各フレーム期間の他のフィールド期間において書込動作を実行することと
を含み、
前記リセット動作は、前記複数の信号線の各々へと第１リセット電圧Ｖrst１を供給することと、前記複数のリセット電極に供給する電圧を第２表示電圧Ｖdsp２から第２リセット電圧Ｖrst２へと順次切り替えることとを含み、
前記書込動作は、前記複数の信号線の各々へと信号電圧Ｖsigを供給することと、前記複数のリセット電極に供給する電圧を前記第２リセット電圧Ｖrst２から前記第２表示電圧Ｖdsp２へと順次切り替えることとを含み、
前記第２リセット電圧Ｖrst２と前記第１リセット電圧Ｖrst１との差は、前記第２表示電圧Ｖdsp２と前記信号電圧Ｖsigとの差と比較して絶対値がより大きく、前記第２リセット電圧Ｖrst２と前記第１表示電圧Ｖdsp１との差は、前記第２表示電圧Ｖdsp２と前記第１表示電圧Ｖdsp１との差と比較して絶対値がより大きく、前記信号電圧Ｖsigと前記第１表示電圧Ｖdsp１との差は、前記第１リセット電圧Ｖrst１と前記第１表示電圧Ｖdsp１との差と比較して絶対値が等しいか又はより大きいことを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示技術に関する。
【背景技術】
【０００２】
液晶表示装置にＩＰＳ（in-plane switching）モード、ＶＡ（vertically aligned）モード及びＯＣＢ（optically compensated bend）モードなどの表示モードを採用すると、速い応答速度を達成できる。しかしながら、そのような液晶表示装置であっても、ＣＲＴ（cathode-ray tube）表示装置に匹敵する応答速度は達成できていない。
【０００３】
特許文献１及び２には、各々の画素について、一方の基板上に第１及び第２電極を設けると共に他方の基板上に第３電極を設けた液晶表示装置が記載されている。この構造を採用すると、第１及び第２電極間に横電界を生じさせることと、第１及び第３電極間と第２及び第３電極間とに縦電界を生じさせることができる。
【０００４】
即ち、液晶分子の配向状態の第１状態から第２状態への変化と第２状態から第１状態への変化との双方を、電界の印加によって誘起することができる。従って、短い応答時間を達成することができる。
【０００５】
このような液晶表示装置では、特許文献１に記載されているように、第１電極への電圧の印加を制御するためのスイッチを各画素に設け、第２及び第３電極の各々を全画素で共用する共通電極とすることができる。しかしながら、或る画素で縦電界を印加した場合、横電界を印加すべき画素にも縦電界が印加されることとなる。即ち、この場合、一部の画素で最適な駆動条件を達成できたとしても、他の画素で最適な駆動条件を達成することはできない。
【０００６】
或いは、特許文献１に記載されているように、第１電極への電圧の印加を制御するためのスイッチと第３電極への電圧の印加を制御するためのスイッチとを各画素に設け、第２電極を全画素で共用する共通電極とすることができる。しかしながら、この場合、２つの基板の双方にスイッチアレイを形成しなければならない。
【０００７】
或いは、特許文献２に記載されているように、第１電極への電圧の印加を制御するためのスイッチと第２電極への電圧の印加を制御するためのスイッチとを各画素に設け、第３電極を全画素で共用する共通電極とすることができる。しかしながら、この場合、各画素は２つのスイッチを含むこととなるのに加え、画素の列毎に２本の信号線が必要となる。それゆえ、高い開口率を達成することは難しい。
【特許文献１】特開２００４−３５４４０７号公報
【特許文献２】特開２００７−１０１９７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記の通り、従来技術によれば、全ての画素で最適な駆動条件を達成するためには、複雑な構造を採用するか又は開口率を犠牲にする必要がある。
【０００９】
本発明の目的は、簡略化された構造を採用しながらも、開口率を犠牲にすることなしに、全画素で最適な駆動条件を達成可能とすることにある。
【課題を解決するための手段】
【００１０】
本発明の第１側面によると、第１絶縁基板と、前記第１絶縁基板の主面に平行な第１方向に各々が延び、前記主面に平行であり且つ前記第１方向と交差する第２方向に配列した複数の走査線と、前記第２方向に各々が延び、前記第１方向に配列した複数の信号線と、前記複数の走査線と前記複数の信号線との交差部に対応して配列し、各々が、前記主面の一部と向き合った画素電極と、前記主面の他の一部と少なくとも部分的に向き合った対電極と、前記信号線と前記画素電極との間に接続され、前記走査線を介して供給される走査信号によって動作が制御されるスイッチとを含んだ複数の画素回路とを含み、前記第１又は第２方向に隣り合った前記画素回路は前記対電極が互いに接続されているアレイ基板と、前記複数の画素回路を間に挟んで前記第１絶縁基板と向き合った第２絶縁基板と、前記第１方向に配列した前記画素回路からなる列の１つ以上と各々が向き合い、前記第２方向に配列した複数のリセット電極とを含んだ対向基板と、前記アレイ基板と前記対向基板との間に介在した液晶層とを具備したことを特徴とする液晶表示装置が提供される。
【００１１】
本発明の第２側面によると、第１側面に係る液晶表示装置を駆動する方法であって、各フレーム期間の最初又は最後のフィールド期間においてリセット動作を実行することと、各フレーム期間の他のフィールド期間において書込動作を実行することとを含み、前記リセット動作は、前記複数の信号線の各々へと第１リセット電圧Ｖrst１を供給することと、前記複数のリセット電極に供給する電圧を第２表示電圧Ｖdsp２から第２リセット電圧Ｖrst２へと順次切り替えることとを含み、前記書込動作は、前記複数の信号線の各々へと信号電圧Ｖsigを供給することと、前記複数のリセット電極に供給する電圧を前記第２リセット電圧Ｖrst２から前記第２表示電圧Ｖdsp２へと順次切り替えることとを含み、前記第２リセット電圧Ｖrst２と前記第１リセット電圧Ｖrst１との差は、前記第２表示電圧Ｖdsp２と前記信号電圧Ｖsigとの差と比較して絶対値がより大きく、前記第２リセット電圧Ｖrst２と前記第１表示電圧Ｖdsp１との差は、前記第２表示電圧Ｖdsp２と前記第１表示電圧Ｖdsp１との差と比較して絶対値がより大きく、前記信号電圧Ｖsigと前記第１表示電圧Ｖdsp１との差は、前記第１リセット電圧Ｖrst１と前記第１表示電圧Ｖdsp１との差と比較して絶対値が等しいか又はより大きいことを特徴とする方法が提供される。
【発明の効果】
【００１２】
本発明によると、簡略化された構造を採用しながらも、開口率を犠牲にすることなしに、全画素で最適な駆動条件を達成することが可能となる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の態様について、図面を参照しながら詳細に説明する。なお、同様又は類似した機能を発揮する構成要素には全ての図面を通じて同一の参照符号を付し、重複する説明は省略する。
【００１４】
図１は、本発明の一態様に係る液晶表示装置を概略的に示す平面図である。図２、図１の液晶表示装置に採用可能な構造の一例を概略的に示す断面図である。図３は、図２に示す構造の分解斜視図である。なお、図３では、簡略化のため、一部の構成要素を省略している。
【００１５】
図１乃至図３に示す液晶表示装置は、アクティブマトリクス型液晶表示装置である。この液晶表示装置は、液晶表示パネル１と、これと向き合うように配置されたバックライト（図示せず）と、液晶表示パネル１に接続された走査線駆動回路２、信号線駆動回路３及びリセット電極駆動回路４と、これら駆動回路２乃至４に接続されたコントローラ５とを含んでいる。
【００１６】
液晶表示パネル１は、アレイ基板１０と対向基板２０とを含んでいる。アレイ基板１０と対向基板２０との間には、枠状のシール層（図示せず）が介在している。アレイ基板１０と対向基板２０とシール層とに囲まれた空間は、液晶材料で満たされており、この液晶材料は液晶層３０を形成している。アレイ基板１０及び対向基板２０の外面上には、偏光板４０が設置されている。
【００１７】
アレイ基板１０は、光透過性基板１００を含んでいる。基板１００は、例えば、ガラス基板又はプラスチック基板である。
【００１８】
基板１００上には、走査線１０１が配置されている。走査線１０１は、各々がＸ方向に延びており、Ｘ方向と交差するＹ方向に配列している。
【００１９】
なお、Ｘ方向及びＹ方向は、基板１００の一方の主面に平行であり且つ互いに交差する方向である。後述するＺ方向は、Ｘ方向及びＹ方向に垂直な方向である。
【００２０】
走査線１０１の各々は、Ｙ方向に突き出した突出部を含んでいる。これら突出部は、後述する薄膜トランジスタのゲート電極として利用する。走査線１０１の材料としては、例えば、金属又は合金を使用することができる。
【００２１】
走査線１０１は、絶縁膜１０２で被覆されている。絶縁膜１０２としては、例えばシリコン酸化膜を使用することができる。
【００２２】
絶縁膜１０２上では、半導体層１０３が上記のゲート電極に対応して配列している。これら半導体層１０３は、それぞれ、ゲート電極と交差している。半導体層１０３は、例えばアモルファスシリコンからなる。
【００２３】
ゲート電極と、半導体層１０３と、絶縁膜１０２のうちゲート電極と半導体層１０３との間に位置した部分、即ちゲート絶縁膜とは、薄膜トランジスタを形成している。これら薄膜トランジスタは、スイッチ１０４として利用する。
【００２４】
なお、本態様では、スイッチ１０４は、ｎチャネル薄膜トランジスタである。また、各半導体層１０３上には、図示しないチャネル保護層及びオーミック層を形成している。
【００２５】
スイッチ１０４は、ｐチャネル薄膜トランジスタであってもよい。或いは、スイッチ１０４は、ダイオードなどの他のスイッチング素子であってもよい。
【００２６】
絶縁膜１０２上には、信号線１０５ａとソース電極１０５ｂと給電線１０５ｃとが更に配置されている。
【００２７】
信号線１０５ａは、各々がＹ方向に延びており、スイッチ１０４が形成する列に対応してＸ方向に配列している。信号線１０５ａは、スイッチ１０４が含む半導体層１０３のドレインを被覆している。即ち、信号線１０５ａの一部は、スイッチ１０４に接続されたドレイン電極である。
【００２８】
ソース電極１０５ｂは、スイッチ１０４に対応して配列している。ソース電極１０５ｂは、スイッチ１０４のソースを被覆している。
【００２９】
給電線１０５ｃは、各々がＹ方向に延びており、Ｘ方向に配列している。給電線１０５ｃは、各々がＸ方向に延び、Ｙ方向に配列していてもよい。
【００３０】
絶縁膜１０２上では、対電極１０８Ｃが更に配列している。対電極１０８Ｃは、各々がＹ方向に延びており、スイッチ１０４が形成する列に対応してＸ方向に配列している。これら対電極１０８Ｃは、それぞれ給電線１０５ｃを少なくとも部分的に被覆している。対電極１０８Ｃの材料としては、例えばＩＴＯ（indium tin oxide）を使用することができる。
【００３１】
対電極１０８Ｃの各々がＹ方向に延びた形状を有している場合、給電線１０５ｃは省略してもよい。また、給電線１０５ｃを設置した場合、対電極１０８Ｃは、スイッチ１０４に対応してＸ方向とＹ方向とに配列していてもよい。或いは、対電極１０８Ｃは、表示領域全体に亘って広がった１つの層であってもよい。
【００３２】
対電極１０８Ｃは、絶縁膜１０９で被覆されている。絶縁膜１０９は、例えば、シリコン酸化膜及びシリコン窒化膜などの透明無機層である。絶縁膜１０９として、透明有機層を使用してもよい。
【００３３】
絶縁膜１０９上では、対電極１０８Ｃに対応して、画素電極１０８Ｐが配列している。これら画素電極１０８Ｐは、対電極１０８Ｃから絶縁されており、それぞれソース電極１０５ｂを少なくとも部分的に被覆している。画素電極１０８Ｐの材料としては、例えばＩＴＯを使用することができる。
【００３４】
画素電極１０８Ｐは基板１００の主面の一部と向き合っており、対電極１０８Ｃはこの主面の他の一部と少なくとも部分的に向き合っている。ここでは、画素電極１０８Ｐは櫛形状を有しており、対電極１０８Ｃは帯形状を有している。
【００３５】
絶縁膜１０９及び画素電極１０８Ｐは、配向膜１１１で被覆されている。配向膜１１１は、その近傍で、液晶分子を、Ｚ方向に対してほぼ平行に配向させる。典型的には、配向膜１１１は、その近傍で、液晶分子を、Ｚ方向に対して略平行に配向させる。配向膜１１１は、例えば、ポリイミドを塗布することやシリコン酸化物を斜方蒸着することにより得られる。これらの中でも、成膜の容易さや化学的安定性の点では、ポリイミドが優れている。この例では、配向膜１１１として、垂直配向性のポリイミド膜を使用することとする。
【００３６】
なお、スイッチ１０４と画素電極１０８Ｐと対電極１０Ｃとは、画素回路を形成している。画素回路は、表示期間に画素電極１０８Ｐの電位を維持するキャパシタなどの他の素子を更に含んでいてもよい。
【００３７】
対向基板２０は、光透過性基板２００を含んでいる。基板２００は、例えば、ガラス基板又はプラスチック基板である。
【００３８】
基板２００上には、給電線２０５とカラーフィルタ層２２０とがこの順に形成されている。
【００３９】
給電線２０５は、各々がＸ方向に延び、走査線１０１に対応してＹ方向に配列している。給電線２０５は、金属又は合金からなる。給電線２０５は、ブラックマトリクス又はその一部として利用することができる。
【００４０】
カラーフィルタ層２２０は、赤色着色層２２０Ｒと緑色着色層２２０Ｇと青色着色層２２０Ｂとを含んでいる。着色層２２０Ｒ、２２０Ｇ及び２２０Ｂは、画素回路が形成する列に対応したストライプ配列を形成している。着色層２２０Ｒ、２２０Ｇ及び２２０Ｂは、デルタ配列及び正方配列などの他の配列を形成していてもよい。
【００４１】
カラーフィルタ層２２０上には、リセット電極２０８Ｒが形成されている。リセット電極２０８Ｒは、各々がＸ方向に延び、給電線２０５に対応してＹ方向に配列している。各リセット電極２０８Ｒは、Ｘ方向に配列した画素回路からなる列の１つと向き合っている。リセット電極２０８Ｒの材料としては、例えばＩＴＯを使用することができる。
【００４２】
各リセット電極２０８Ｒは、カラーフィルタ層２２０に設けられた複数の貫通孔を介して給電線２０５に接続されている。リセット電極２０８Ｒの各々がＹ方向に延びた形状を有している場合、給電線２０５は省略してもよい。また、給電線２０５を設置した場合、リセット電極２０８Ｒは、スイッチ１０４に対応してＸ方向とＹ方向とに配列していてもよい。
【００４３】
リセット電極２０８Ｒは、配向膜２１１で被覆されている。配向膜２１１としては、配向膜１１１と同様の膜を使用することができる。この例では、配向膜２１１として、垂直配向性のポリイミド膜を使用することとする。
【００４４】
アレイ基板１０と対向基板２０とは、それらの配向膜１１１及び２１１同士が向き合うように配置されている。アレイ基板１０と対向基板２０との間には、枠状のシール層（図示せず）が介在している。シール層は、アレイ基板１０と対向基板２０とを互いに貼り合せている。シール層の材料としては、接着剤を使用することができる。
【００４５】
アレイ基板１０と対向基板２０との間であってシール層が形成する枠の外側には、図示しないトランスファ電極が配置されている。トランスファ電極は、リセット電極２０８Ｒをアレイ基板１０に接続している。
【００４６】
アレイ基板１０と対向基板２０との間には粒状スペーサが介在しているか、或いは、アレイ基板１０及び／又は対向基板２０は柱状スペーサを更に含んでいる。これらスペーサは、アレイ基板１０と対向基板２０との間であって画素電極１０８Ｐに対応した位置に、厚さがほぼ一定の隙間を形成している。
【００４７】
アレイ基板１０と対向基板２０と接着剤層とに囲まれた空間は、液晶材料で満たされている。この液晶材料は、液晶層３０を形成している。この液晶材料としては、例えば、誘電率異方性が正のネマチック液晶材料を使用することができる。
【００４８】
画素電極１０８Ｐと対電極１０８Ｃとリセット電極２０８Ｒと配向膜１１１及び２１１と液晶層３０とは、液晶素子を形成している。各画素ＰＸは、この液晶素子とスイッチ１０４とを含んでいる。また、アレイ基板１０と対向基板２０とそれらの間に介在した液晶層３０及びシール層とは、液晶セルを形成している。
【００４９】
偏光板４０は、例えば、それらの透過軸が互いに略直交するように配置する。また、各偏光板４０は、例えば、その透過軸がＸ方向及びＹ方向に対して４５°の角度を為すように設置する。
【００５０】
走査線駆動回路２には、走査線１０１が接続されている。走査線駆動回路２は、走査線１０１に、スイッチ１０４を閉じる第１走査電圧Ｖscan１を順次供給する。走査線駆動回路２は、第１走査電圧Ｖscan１を供給していない走査線１０１には、スイッチ１０４を開く第２走査電圧Ｖscan２を供給する。
【００５１】
信号線駆動回路３には、信号線１０５ａと給電線１０５ｃとが接続されている。信号線駆動回路３は、信号線１０５ａに信号電圧Ｖsigと第１リセット電圧Ｖrst１とを供給し、給電線１０５ｃに第１表示電圧Ｖdsp１を供給する。なお、ここでは、給電線１０５ｃに第１表示電圧Ｖdsp１を供給するための電圧源を信号線駆動回路３が含んだ構成を採用しているが、給電線１０５ｃに第１表示電圧Ｖdsp１を供給するための電圧源は、信号線駆動回路３とは別に設けてもよい。
【００５２】
リセット電極駆動回路４には、給電線２０５が接続されている。リセット電極駆動回路４は、各リセット電極２０８Ｒに第２表示電圧Ｖdsp２と第２リセット電圧Ｖrst２とを供給する。
【００５３】
駆動回路２乃至４は、ＣＯＧ（chip on glass）実装してもよい。或いは、駆動回路２乃至４は、ＴＣＰ（tape carrier package）実装してもよい。
【００５４】
コントローラ５は、駆動回路２乃至４に接続されている。コントローラ５は、例えば、以下に説明する方法に従って駆動回路２乃至４の動作を制御する。
【００５５】
図４は、図１に示す液晶表示装置の駆動方法の一例を示すタイミングチャートである。図４において、横軸は時間を示し、縦軸は電圧又は電位を示している。「ＶSCL（ｍ）」は、走査線駆動回路２がｍ行目の走査線１０１に出力する電圧の波形を示している。「ＶSGL」は、信号線駆動回路３が或る画素ＰＸに接続された信号線１０５ａに出力する電圧の波形を示している。「ＶCE」は、信号線駆動回路３が各給電線１０５ｃに出力する電圧の波形を示している。「ＶRE（ｍ）」は、リセット電極駆動回路４がｍ行目の給電線２０５に出力する電圧の波形を示している。
【００５６】
図４に示す駆動方法では、各フレームを２つ以上のフィールドで構成している。各フィールド期間では、順次走査を行う。信号線駆動回路３は、全ての信号線群に信号電圧を同時に供給する。また、この駆動方法では、対電極１０８Ｃの電位Ｖdsp１は一定とする。
【００５７】
各フレーム期間の最初のフィールド期間は、リセット期間である。リセット期間においては、リセット動作を実行する。具体的には、信号線駆動回路２は、コントローラ５による制御のもと、走査線駆動回路２が１行目の走査線１０１へ供給する走査信号を第２走査電圧Ｖscan２から第１走査電圧Ｖscan１へと切り替えてから、ｎ行目の走査線１０１へ供給する走査信号を第１走査電圧Ｖscan１から第２走査電圧Ｖscan２へと切り替えるまでの期間に亘り、信号線１０５ａに第１リセット信号Ｖrst１を供給する。そして、リセット電極駆動回路４は、コントローラ５による制御のもと、走査線駆動回路２がｍ行目の走査線１０１への第１走査信号Ｖscan１の供給を開始してから、走査線駆動回路２がｍ行目の走査線１０１への第１走査信号Ｖscan１の供給を再び開始するまでの期間に亘り、給電線２０５に第２リセット電圧Ｖrst２を供給する。これにより、各画素ＰＸにおいて、画素電極１０８Ｐとリセット電極２０８Ｒとの間の第１電圧Ｖ１を電圧Ｖrst１−Ｖrst２に設定し、対電極１０８Ｃとリセット電極２０８Ｒとの間の第２電圧Ｖ２を電圧Ｖdsp１−Ｖrst２に設定する。
【００５８】
各フレーム期間の２番目以降のフィールド期間においては、走査線駆動回路２が１つの走査線１０１に第１走査電圧を供給している各選択期間内に書込動作を実行する。
【００５９】
具体的には、各選択期間において、信号線駆動回路３は、コントローラ５による制御のもと、信号線１０５ａに、映像信号に対応した大きさの信号電圧Ｖsigを供給する。そして、リセット電極駆動回路４は、コントローラ５による制御のもと、リセット期間を終了してから、次のリセット期間を開始するまでの期間に亘り、給電線２０５に第２表示電圧Ｖdsp２を供給する。これにより、画素電極１０８Ｐと対電極１０８Ｃとの間の電圧を電圧Ｖsig−Ｖdsp１に設定すると共に、リセット電極２０８と対電極１０８Ｃとの間の電圧を電圧Ｖdsp２−Ｖdsp１に設定する。
【００６０】
第２リセット電圧Ｖrst２と第１リセット電圧Ｖrst１との差は、第２表示電圧Ｖdsp２と信号電圧Ｖsigとの差と比較して絶対値がより大きい。第２リセット電圧Ｖrst２と第１表示電圧Ｖdsp１との差は、第２表示電圧Ｖdsp２と第１表示電圧Ｖdsp１との差と比較して絶対値がより大きい。そして、信号電圧Ｖsigと第１表示電圧Ｖdsp１との差は、第１リセット電圧Ｖrst１と第１表示電圧Ｖdsp１との差と比較して絶対値が等しいか又はより大きい。例えば、第１表示電圧Ｖdsp１及び第１リセット電圧Ｖrst１の各々を約０Ｖとし、第２リセット電圧Ｖrst２を約１０Ｖとし、第２表示電圧Ｖdsp２を約２．５Ｖとした場合、信号電圧Ｖsigは、映像信号の大きさに対応して約０Ｖ乃至約７Ｖの範囲内で変化させる。
【００６１】
この駆動方法では、上記の通り、各フレーム期間の最初のフィールド期間において、リセット動作を実行する。それゆえ、以下に説明するように、短い応答時間を達成することができる。
【００６２】
図５は、書込動作に伴う液晶分子の配向状態の変化の一例を概略的に示す図である。図６は、リセット動作に伴う液晶分子の配向状態の変化の一例を概略的に示す図である。なお、図５及び図６において、参照符号ＬＣは液晶分子を表し、一点鎖線は電気力線を表している。また、図５及び図６には、各電極の電圧を示している。
【００６３】
図５に示すように、画素電極１０８Ｐの電圧を５Ｖとし、対電極１０８Ｃの電圧を０Ｖとし、リセット電極２０８Ｒの電圧を２．５Ｖとした場合、画素電極１０８Ｐ及び対電極１０８Ｃの近傍には横電界が生じる。従って、例えば、Ｚ方向にほぼ平行に配向していた液晶分子は、この横電界の作用によって、速やかにその傾き角を大きくする。
【００６４】
また、図６に示すように、画素電極１０８Ｐの電圧を０Ｖとし、対電極１０８Ｃの電圧を０Ｖとし、リセット電極２０８Ｒの電圧を１０Ｖとした場合、画素電極１０８Ｐ及び対電極１０８Ｃとリセット電極２０８Ｒとの間には縦電界が生じる。従って、例えば、Ｚ方向に対して傾いていたか又は垂直に配向していた液晶分子は、この縦電界の作用によって、速やかにＺ方向にほぼ平行に配向する。
【００６５】
このように、先の駆動方法では、まず、リセット動作によって、最低階調に対応した第１配向状態を生じさせ、次いで、書込動作によって、表示すべき階調に対応した第２配向状態を生じさせる。第１配向状態から第２配向状態への変化は、横電界によって誘起することができるため、表示すべき階調が如何様であろうと速やかに進行する。そして、第２配向状態から第１配向状態への変化は、縦電界によって誘起することができるため速やかに進行する。
【００６６】
即ち、液晶分子の配向状態の第１状態から第２状態への変化と第２状態から第１状態への変化との双方を、電界の印加によって誘起することができる。従って、短い応答時間を達成することができる。
【００６７】
また、この液晶表示装置では、スイッチを対向基板２０に設ける必要がなく、各画素ＰＸに２つ以上のスイッチを設ける必要もない。即ち、上述した技術によると、簡略化された構造を採用しながらも、高い開口率を犠牲にすることなしに、全ての画素で最適な駆動条件を達成することが可能となる。
【００６８】
この駆動方法には、様々な変形が可能である。  
例えば、この駆動方法では、各フレーム期間の最初のフィールド期間においてリセット動作を行っている。その代わりに、各フレーム期間の最後のフィールド期間においてリセット動作を行ってもよい。
【００６９】
また、この駆動方法では、順次走査を行っている。その代わりに、インターレース走査を行ってもよい。  
また、この駆動方法では、画素電極１０８Ｐと対電極１０８Ｃとの間に印加する電圧及びリセット電極２０８と対電極１０８Ｃとの間に印加する電圧の極性の各々を、フレーム期間毎に反転させている。その代わりに、これら極性の各々は、反転させなくてもよい。
【００７０】
上述した液晶表示装置には、様々な変形が可能である。  
図７は、一変形例に係る液晶表示装置の分解斜視図である。
【００７１】
図７に示す液晶表示装置では、対電極１０８Ｃの形状を各画素ＰＸの位置で櫛形状としている。具体的には、各画素ＰＸにおいて、対電極１０８Ｃの櫛歯は、長さ方向が画素電極１０８Ｐの櫛歯の長さ方向、即ちＸ方向に対して平行であり、Ｙ方向に配列している。そして、各画素ＰＸにおいて、対電極１０８Ｃの櫛歯は、画素電極１０８Ｐの櫛歯間の隙間と向き合っている。これ以外は、図７に示す液晶表示装置は、図１乃至図６を参照しながら説明した液晶表示装置と同様である。
【００７２】
図７に示す液晶表示装置は、例えば、図４を参照しながら説明したのと同様の方法により駆動することができる。従って、上述したのとほぼ同様の効果を得ることができる。
【００７３】
図８は、他の変形例に係る液晶表示装置の分解斜視図である。  
図８に示す液晶表示装置では、給電線２０５（図８では省略している）が２本の走査線１０１に対して１本の割合で設けられている。そして、各リセット電極２０８は、Ｘ方向に配列した画素回路からなる列の２つと向き合っている。これ以外は、図８に示す液晶表示装置は、図１乃至図６を参照しながら説明した液晶表示装置と同様である。
【００７４】
図８に示す液晶表示装置は、例えば、給電線２０５を走査する速度を、走査線１０１を走査する速度の１／２とすること以外は、図４を参照しながら説明したのとほぼ同様の方法により駆動することができる。従って、上述したのとほぼ同様の効果を得ることができる。
【００７５】
なお、各リセット電極２０８は、Ｘ方向に配列した画素回路からなる列の３つ以上と向き合っていてもよい。
【００７６】
また、これら液晶表示装置は透過型液晶表示装置であるが、上述した技術は、反射型又は半透過型液晶表示装置に適用することも可能である。
【実施例】
【００７７】
以下、本発明の例について説明する。
【００７８】
＜例１＞
本例では、図１乃至図３を参照しながら説明した液晶表示装置を以下の方法により製造した。
【００７９】
アレイ基板１０を作製するに当たっては、まず、ガラス基板１００上に、走査線１０１を形成した。走査線１０１の材料としては、クロムを使用した。
【００８０】
次に、走査線１０１とガラス基板１００とを、シリコン酸化物からなる絶縁膜１０２によって被覆した。この絶縁膜１０２上にアモルファスシリコン層を形成し、これをパターニングすることにより半導体層１０３を得た。その後、各半導体層１０３の一部の上に窒化シリコンからなるチャネル保護層（図示せず）を形成し、半導体層１０３及びチャネル保護層上に図示しないオーミック層を形成した。
【００８１】
次に、絶縁膜１０２上に、信号線１０５ａとソース電極１０５ｂと給電線１０５ｃとを形成した。絶縁膜１０２上には、ＩＴＯからなる対電極１０８Ｃを、それらが給電線１０５ｃを少なくとも部分的に被覆するように形成した。対電極１０８Ｃは、フォトリソグラフィ技術を利用してパターニングすることにより形成した。
【００８２】
その後、信号線１０５ａとソース電極１０５ｂと給電線１０５ｃ対電極１０８Ｃ上に、シリコン窒化物からなる絶縁膜１０９を堆積させた。この絶縁膜１０９には、ソース電極１０５ｂに対応した位置にコンタクトホールを設けた。
【００８３】
次いで、絶縁膜１０９上に、ＩＴＯからなる画素電極１０８Ｐを、それらが先のコンタクトホールを埋め込むように形成した。画素電極１０８Ｐは、連続膜としてのＩＴＯ層を絶縁膜１０９上に形成し、このＩＴＯ層を、フォトリソグラフィ技術を利用してパターニングすることにより形成した。
【００８４】
対向基板２０を作製するに当たっては、まず、ガラス基板２００上にクロム膜を形成し、これをパターニングした。これにより、ブラックマトリクスを兼ねた給電線２０５を得た。続いて、その上に、それぞれ赤、緑、青色の顔料を混入した感光性アクリル樹脂を用いて、ストライプ状のカラーフィルタ２２０を形成した。
【００８５】
次に、カラーフィルタ２２０上に、透明なアクリル樹脂を塗布して、図示しない平坦化層（オーバーコート）を形成した。その後、平坦化層上に、ＩＴＯ層をスパッタリングによって形成した。更に、このＩＴＯ層を、フォトリソグラフィ技術を利用してパターニングして、各々が帯形状を有しているリセット電極２０８Ｒを形成した。各リセット電極２０８Ｒは、平坦化層及びカラーフィルタ２２０に設けたコンタクトホールを介して給電線２０５に接続した。
【００８６】
その後、平坦化層上に、フォトリソグラフィ法を利用して、高さが５μｍであり且つ底面の寸法が５μｍ×１０μｍの柱状スペーサ（図示せず）を形成した。これら柱状スペーサは、アレイ基板１０と対向基板２０とを貼り合せたときに信号線１０５上に位置するように形成した。
【００８７】
画素電極１０８Ｐ及びリセット電極２０８Ｒを洗浄した後、それらの上に、オフセット印刷によってポリイミド溶液を塗布した。これら塗膜を、ホットプレートを用いて９０℃で１分間加熱し、更に２００℃で３０分間加熱した。このようにして、垂直配向膜１１１及び２１１を形成した。
【００８８】
その後、対向基板２０の主面に、シール層の材料であるエポキシ接着剤を、配向膜２１１を取り囲むようにディスペンサを用いて塗布した。なお、接着剤層が形成する枠には、後で注入口として利用する開口を設けた。続いて、アレイ基板１０と対向基板２０とを、配向膜１１１及び２１１が向き合うように配置した。位置合わせ後、アレイ基板１０と対向基板２０とを貼り合わせ、更に、加圧状態で１６０℃に加熱することにより接着剤を硬化させた。
【００８９】
次に、このようにして得られた空セルを真空チャンバ内に搬入し、セル内を真空にした。その後、注入口からセル内へと液晶材料を注入した。液晶材料としては、ネマチック液晶組成物であるメルクジャパン社製Ｅ７を使用した。
【００９０】
その後、注入口をエポキシ接着剤で封止した。以上のようにして、液晶セルを得た。なお、この液晶セルのセルギャップは、約５μｍであった。
【００９１】
次に、液晶セルの両面に、偏光板４０を貼り付けた。これら偏光板４０は、それらの透過軸が互いに略直交すると共に、各々の透過軸がＸ方向又はＹ方向に対してほぼ４５度になるように配置した。
【００９２】
その後、アレイ基板１０に駆動回路２乃至４などを接続し、駆動回路２乃至４をコントローラ５と接続した。更に、この表示パネル１とバックライトとを組み合わせた。以上のようにして、液晶表示装置を完成した。
【００９３】
次に、この液晶表示装置を、図４を参照しながら説明したのとほぼ同様の方法により駆動した。
【００９４】
具体的には、各フレームを２つのフィールドで構成した。各フレーム期間の最初のフィールド期間は１３．３ミリ秒間とし、このフィールド期間では書込動作を行った。そして、各フレーム期間の２番目のフィールド期間は３．４ミリ秒間とし、このフィールド期間ではリセット動作を行った。各フレーム期間の２番目のフィールド期間では、各選択期間を２０マイクロ秒間とした。
【００９５】
書込動作では、画素電極１０８Ｐと対電極１０８Ｃとの間に、絶対値が最大で５Ｖの電圧を印加した。リセット動作では、画素電極１０８Ｐに印加する電圧と対電極１０８Ｃに印加する電圧とをほぼ等しくし、リセット電極２０８Ｒと対電極１０８Ｃとの間に印加する電圧は、＋１０Ｖ又は−１０Ｖとした。
【００９６】
この条件のもとで液晶表示装置を駆動し、表示画像を白色画像から黒色画像へと切り替えた。その結果、２ミリ秒の応答時間を達成できた。また、この条件のもとで液晶表示装置に白色画像と黒色画像とを表示させたところ、１０００：１のコントラスト比を達成できた。
【００９７】
＜例２＞
本例では、図７を参照しながら説明した液晶表示装置を製造した。なお、本例において製造した液晶表示装置は、各対電極１０８Ｃが画素ＰＸの位置で櫛形状を有していること以外は、例１において製造した液晶表示装置と同様である。
【００９８】
この液晶表示装置を例１において説明したのと同様の条件のもとで駆動し、表示画像を白色画像から黒色画像へと切り替えた。その結果、２ミリ秒の応答時間を達成できた。また、この条件のもとで液晶表示装置に白色画像と黒色画像とを表示させたところ、１０００：１のコントラスト比を達成できた。
【００９９】
＜例３＞
本例では、図８を参照しながら説明した液晶表示装置を製造した。なお、本例において製造した液晶表示装置は、各リセット電極２０８Ｒが、Ｘ方向に配列した画素回路からなる列の２つと向き合っていること以外は、例１において製造した液晶表示装置と同様である。
【０１００】
この液晶表示装置を、給電線２０５を走査する速度を、走査線１０１を走査する速度の１／２としたこと以外は、例１において説明したのとほぼ同様の条件のもとで駆動し、表示画像を白色画像から黒色画像へと切り替えた。その結果、２ミリ秒の応答時間を達成できた。また、この条件のもとで液晶表示装置に白色画像と黒色画像とを表示させたところ、１０００：１のコントラスト比を達成できた。
【０１０１】
＜比較例＞
リセット電極２０８Ｒを省略したこと以外は、例１において製造したのと同様の構造を有する液晶表示装置を製造した。
【０１０２】
この液晶表示装置を例１において説明したのと同様の条件のもとで駆動し、表示画像を白色画像から黒色画像へと切り替えた。その結果、応答時間は１０ミリ秒であった。また、この条件のもとで液晶表示装置に白色画像と黒色画像とを表示させたところ、コントラスト比は５００：１であった。
【図面の簡単な説明】
【０１０３】
【図１】本発明の一態様に係る液晶表示装置を概略的に示す平面図。
【図２】図１の液晶表示装置に採用可能な構造の一例を概略的に示す断面図。
【図３】図２に示す構造の分解斜視図。
【図４】図１に示す液晶表示装置の駆動方法の一例を示すタイミングチャート。
【図５】書込動作に伴う液晶分子の配向状態の変化の一例を概略的に示す図。
【図６】リセット動作に伴う液晶分子の配向状態の変化の一例を概略的に示す図。
【図７】一変形例に係る液晶表示装置の分解斜視図。
【図８】他の変形例に係る液晶表示装置の分解斜視図。
【符号の説明】
【０１０４】
１…液晶表示パネル、２…走査線駆動回路、３…信号線駆動回路、４…リセット電極駆動回路、５…コントローラ、１０…アレイ基板、２０…対向基板、３０…液晶層、４０…偏光板、１００…光透過性基板、１０１…走査線、１０２…絶縁膜、１０３…半導体層、１０４…スイッチ、１０５ａ…信号線、１０５ｂ…ソース電極、１０５ｃ…給電線、１０８Ｃ…対電極、１０８Ｐ…画素電極、１０９…絶縁膜、１１１…配向膜、２００…光透過性基板、２０５…給電線、２０８Ｒ…リセット電極、２１１…配向膜、２２０…カラーフィルタ層、２２０Ｂ…青色着色層、２２０Ｇ…緑色着色層、２２０Ｒ…赤色着色層、ＬＣ…液晶分子、ＰＸ…画素。
【図１】
2010078866.tif 000003
【図２】
2010078866.tif 000004
【図３】
2010078866.tif 000005
【図４】
2010078866.tif 000006
【図５】
2010078866.tif 000007
【図６】
2010078866.tif 000008
【図７】
2010078866.tif 000009
【図８】
2010078866.tif 000010