(57)【要約】【課題】半導体装置の試験方法について、プローブカードを使用して半導体ウエーハ上の複数の半導体装置を同時に試験する時間の増加を抑制すること。【解決手段】半導体ウエーハ１に形成された半導体装置２に同測でコンタクト試験をする場合に、良、不良それぞれの半導体装置のコンタクト電圧の最大値の電圧差を求め、コンタクト電圧が規格値から外れた半導体装置２について電圧差に基づいてその規格値を補正した後に、補正された新たな規格値を不良とされた半導体装置に適用する工程を有している。【選択図】図６
2010080742.tif 000002
【特許請求の範囲】
【請求項１】
半導体ウエーハに形成された複数の半導体装置のそれぞれにプローブ針を接続する工程と、
テスターにより前記プローブ針を介して複数の前記半導体装置のコンタクト電圧を測定するコンタクト試験を行う工程と、
前記コンタクト電圧が規格値に該当する前記半導体装置を特定する工程と、
前記規格値に該当しない前記半導体装置が存在する場合に、前記プローブ針に接続された複数の前記半導体装置のそれぞれの前記コンタクト電圧の最大値を求める工程と、
前記規格値に該当しない前記半導体装置の前記最大値と前記規格値に該当する前記最大値の電圧差を求める工程と、
前記電圧差を前記規格値に加えて前記規格値を補正することにより、前記規格値に該当しないと判断された前記半導体装置に適用される新たな規格値とする工程と、
を有することを特徴とする半導体装置の試験方法。
【請求項２】
前記コンタクト試験を終えた後に、前記プローブ針に接続されている前記半導体装置のリーク試験、機能試験、入出力レベル試験のうち少なくとも１つの試験を行うことを特徴とする請求項１に記載の半導体装置の試験方法。
【請求項３】
前記新たな規格値が使用される半導体装置についての前記リーク試験、前記機能試験、前記入出力レベル試験のうち少なくとも１つの結果は、前記電圧差を用いて求められることを特徴とする請求項２に記載の半導体装置の試験方法。
【請求項４】
前記電圧差とコンタクト試験の供給電流に基づき、前記規格値に該当しないと判断された前記半導体装置のコンタクト抵抗の抵抗増加値を求める工程を有することを特徴とする請求項１乃至請求項３のいずれか１つに記載の半導体装置の試験方法。
【請求項５】
複数の半導体装置が形成された半導体ウエーハを載置するチャックと、
前記チャック上に載置される半導体ウエーハの電極パッドに接続するプローブ針を有するプローブカードと、
前記プローブ針を介して複数の前記半導体装置のコンタクト電圧を測定し、前記コンタクト電圧が規格値に該当する前記半導体装置を特定し、前記規格値に該当しない前記半導体装置が存在する場合に前記プローブ針に接続された複数の前記半導体装置の最大値を求めるとともに、前記規格値に該当しない前記半導体装置の前記最大値と前記規格値に該当する前記最大値の電圧差を求め、前記電圧差を前記規格値に加えることにより前記規格値を補正して前記規格値に該当しない前記半導体装置に適用される新たな規格値とすることによりコンタクト試験を行うテスターと、
を有することを特徴とする半導体装置の試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の試験方法及び半導体装置の試験装置に関し、特に、プローブカードを使用して半導体装置の試験を行う半導体装置の試験方法及び半導体装置の試験装置に関する。
【背景技術】
【０００２】
半導体装置は、半導体ウエーハに繰り返して複数形成され、その後にチップ状に分割され、さらにモールド等のパッケージに覆われて使用される。ところで、半導体装置のコンタクト試験、リーク試験等の各種の試験は、分割前のウエーハ状態でも行われる。
【０００３】
ウエーハ状態にある半導体装置を構成する半導体素子、半導体集積回路は、例えば、プローブカードを備えた半導体装置用の試験装置により試験される。プローブカードは、半導体装置表面の複数の電極パッドに先端を接続するプローブ針と、プローブ針を支持するプローブ針支持部と、プローブ針に接続される配線を有する基台等から構成されている。
プローブ針は、テスターヘッド等を介してテスターに電気的に接続される。
【０００４】
そのような半導体装置の試験装置は、半導体ウエーハに形成された複数の半導体装置を一つずつ試験する単測型と、複数の半導体装置を同時に測定する同測型とがある。単測型のプローブカードは、半導体ウエーハにおける１つの半導体装置の複数の電極パッドに接続される複数のプローブ針を有している。また、同測型のプローブカードは、半導体ウエーハにおける複数の半導体装置の複数の電極パッドに同時に接続される複数のプローブ針を有している。
【特許文献１】特開平８−４５９９６号公報
【特許文献２】特開２００１−２９１７４９号公報
【特許文献３】特開２００６−１９６７１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
同測型のプローブカードにおいては、複数の半導体装置上の電極パッドに同じ押圧力でプローブ針を当てるための調整が難しく、測定エラーを生じさせる。また、測定時に、その調整が不十分な場合には、再度の調整が必要となり測定に時間がかかることがある。
【０００６】
本発明の目的は、プローブカードを使用して半導体ウエーハ上の複数の半導体装置を同時に試験する時間の増加を抑制することができる半導体装置の測定方法及び半導体装置の試験装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の１つの観点によれば、半導体ウエーハに形成された複数の半導体装置のそれぞれにプローブ針を接続する工程と、テスターにより前記プローブ針を介して複数の前記半導体装置のコンタクト電圧を測定するコンタクト試験を行う工程と、前記コンタクト電圧が規格値に該当する前記半導体装置を特定する工程と、前記規格値に該当しない前記半導体装置が存在する場合に、前記プローブ針に接続された複数の前記半導体装置のそれぞれの前記コンタクト電圧の最大値を求める工程と、前記規格値に該当しない前記半導体装置の前記最大値と前記規格値に該当する前記最大値の電圧差を求める工程と、前記電圧差を前記規格値に加えて前記規格値を補正することにより、前記規格値に該当しないと判断された前記半導体装置に適用される新たな規格値とする工程と、を有することを特徴とする半導体装置の試験方法が提供される。
本発明の他の観点によれば、複数の半導体装置が形成された半導体ウエーハを載置するチャックと、前記チャック上に載置される半導体ウエーハの電極パッドに接続するプローブ針を有するプローブカードと、前記プローブ針を介して複数の前記半導体装置のコンタクト電圧を測定し、前記コンタクト電圧が規格値に該当する前記半導体装置を特定し、前記規格値に該当しない前記半導体装置が存在する場合に前記プローブ針に接続された複数の前記半導体装置の最大値を求めるとともに、前記規格値に該当しない前記半導体装置の前記最大値と前記規格値に該当する前記最大値の電圧差を求め、前記電圧差を前記規格値に加えることにより前記規格値を補正して前記規格値に該当しない前記半導体装置に適用される新たな規格値とすることによりコンタクト試験を行うテスターと、を有することを特徴とする半導体装置の試験装置が提供される。
【発明の効果】
【０００８】
本発明によれば、半導体ウエーハに形成された半導体装置に同測でコンタクト試験をする場合に、コンタクト電圧が規格値から外れた一部の半導体装置についてその規格値を補正している。そして、補正された新たな規格値は、不良とされた半導体装置に適用している。
これにより、軽微なコンタクト不良に起因するコンタクト試験が不良となった半導体装置について、コンタクト試験をやり直す場合に、プローブ針と半導体装置の相対的な位置の再調整を行う必要はなくなり、試験時間の短縮が可能である。
【発明を実施するための最良の形態】
【０００９】
以下に、本発明の実施形態を図面に基づいて詳細に説明する。
図１は、本発明の実施形態に係る半導体装置の試験方法を実行する試験装置の概要を示す側面図、図２（ａ）、（ｂ）は、図１に示す試験装置に使用されるプローブカードを示す側面図とプローブ針の配置を示す平面図である。
図１に示す半導体装置の試験装置は、図３（ａ）に示す半導体ウエーハ１に形成された複数の半導体装置２を順に同測する装置であって、テスター１０とウエーハプローバ１１を有している。
【００１０】
ウエーハプローバ１１の筐体１２内にはウエーハステージ１３が配置され、また、ウエーハステージ１３上にはウエーハチャック１４が取り付けられている。ウエーハステージ１３は、ウエーハチャック１４を上下方向、前後方向、左右方向のそれぞれに移動し、さらに、水平方向に回動することができる構造を有している。
【００１１】
筐体１２の上部にはウエーハチャック１４の上面を露出する開口部が設けられ、その開口部にはヘッドプレート１５が開閉可能に取り付けられている。また、ヘッドプレート１５の中央に形成された開口部にはフロックリング１６が嵌め込まれている。
ヘッドプレート１５の下面には、フロックリング１６の下方でカードフォルダー１９の外周のフランジを支持するクランプ２０が取り付けられている。
【００１２】
カードフォルダー１９には、複数の半導体装置２を同時に試験できる同測型のプローブカード１７が取り付けられている。また、プローブカード１７には、カードフォルダー１９の中央の開口部からウエーハチャック１４に向けて突出される複数のプローブ針１８が取り付けられている。
【００１３】
プローブカード１７は、図２（ａ）に示すように、複数の配線（不図示）が形成されたプリント基板１７ａと、プリント基板１７ａの下面に取り付けられたセラミックリング１７ｂと、セラミックリング１７ｂの下面に形成された樹脂製のプローブ支持部１７ｃとを有している。
【００１４】
プローブ支持部１７ｃは、図２（ｂ）に例示するように環状に形成されて複数のプローブ針１８を支持する。プローブ針１８は、その先端を図３（ｂ）に示す半導体装置２の電極パッド２ａに接触できる位置に支持される。プローブ針１８は、例えば略Ｌ字状に屈曲された形状を有し、その後端はプリント基板１７ａの下面に形成された配線（不図示）に接続される。
【００１５】
プローブ針１８は、プリント基板１７ａに形成された配線、ビア等を介してその上面の電極パッド１７ｅに電気的に接続されている。
プローブカード１７は、同測型であり、図２（ｂ）に示す例では２つの半導体装置２に対応した測定領域１７ｇ、１７ｈが横方向に２つ並んでいる。しかし、同測のプローブカード１７は、測定領域を横に２つ並べた構造に限られるものではない。
【００１６】
例えば、図４（ａ）に示すように、斜め方向に配置した２つの測定領域１７ｄを囲むようにプローブ針１８の先端を配置した斜め２個同測型がある。或いは、図４（ｂ）に示すように、斜め方向に配置した４つの測定領域１７ｄを囲む位置に複数のプローブ針１８の先端を配置した斜め４個同測型などがある。
なお、プリント基板１７ａの機械的強度を高めるために上面中央領域には、補強板１７ｆが取り付けられている。
【００１７】
プローブカード１７は、図１に示すように、カードフォルダー１９を介してクランプ２０に取り付けられ、さらにフロッグリング１６の下面から突出した導電ピン１６ａに接続される。
筐体１２には、フロッグリング１６の導電ピン１６ａに電気的に接続されるパフォーマンスボード２１を有するテスターヘッド２３が取り付けられる。テスターヘッド２３は、図示しないが、その内部に複数のドライバ、コンパレータ、コンタクトピン等を有し、コンタクトピンはパフォーマンスボード２１のコンタクトピンに電気的に接続されている。
【００１８】
テスターヘッド２３は、信号線を有するケーブル２４を介してテスター１０に接続されている。これにより、テスター１０は、テスターヘッド２３、パフォーマンスボード２１、フロッグリング１６及びプローブカード１７、プローブ針１８等を介して半導体装置２の電極パッド２ａに試験電圧、試験信号などを送信する一方、測定信号を受信する。測定結果は、テスター１０内の記憶装置に記録される。
【００１９】
また、テスター１０は、ＣＰＵ、記憶装置、操作部等を備え、一連の試験用処理を記憶媒体組み込んだプログラムにより動作するコンピュータを有しており、電気的特性試験に利用される信号の生成、解析に関係するテストシステムが構築されている。
【００２０】
即ち、試験システムとして電気的特性試験に関する各種の試験項目が記述されたプログラムに従って、信号伝達系を介し半導体装置２に対して電気的特性試験が実行される。
半導体装置２からの電圧、電流、抵抗等の試験結果は、テスター１０が受信する。そして、テスター１０は、規格値、期待値等と比較するなどして半導体装置２の機能の良、不良を判定し、さらに入出力信号、電源部分の電圧、電流などのアナログ値等の測定、解析を行う。
【００２１】
次に、上記の半導体装置の試験装置を使用して半導体装置２を試験する方法について説明する。
まず、図１に示したカードフォルダー１９、クランプ２０を介してプローブカード１７をヘッドプレート１５に取り付ける。さらに、半導体ウエーハ１をウエーハチャック１４に載せる。
【００２２】
また、フロックリング１６の導電ピン１６ａをプローブカード１７の電極パッド１７ｅに接続する。
これにより、プローブカード１７のプローブ針１８は、フロックリング１６、パフォーマンスボード２１、テスターヘッド２３、ケーブル２４を介してテスター１０に電気的に接続される。
【００２３】
続いて、図５のａに示すように、テスター１０からの信号に基づいてウエーハステージ１３の位置を調整する。そして、半導体ウエーハ１のうち最初に同時に測定しようとする複数の半導体装置２の電極パッド２にプローブ針１８を当てる。これにより、半導体装置２とテスター１０の間で信号等を送受信できる状態にする。
【００２４】
次に、図５のｂに示すように、テスター１０により半導体装置２のコンタクト試験を行う。この場合、テスターヘッド２３、プローブ針１８等を介して半導体装置２の電極パッド２ａに試験電流として定電流を流すことにより、電極パッド２ａのコンタクト電圧を測定する。
【００２５】
ここで、テスター１０は、図５のｃに示すように、同測の半導体装置２のそれぞれのコンタクト電圧が規格値の範囲に入っているかどうかを判断する。そして、規格値よりも高い場合には、図６に示すフローに従った処理を行う。
まず、図６のｄに示すように、同測の全ての半導体装置２のコンタクト試験が不良かどうかを判断する。
【００２６】
そして、テスター１０により同測の全ての半導体装置２のコンタクト試験が不良と判断された場合には、図６のｋに示すように、同測された全ての半導体装置２の試験を終了する。このような不良は、半導体ウエーハ１の全体へのプローブ１８の当て方が悪いか、内部の回路に接続不良が生じている等が主な原因であるからである。
【００２７】
そのように同測の全ての半導体装置２の試験を終了した後には、図５のｑ、ａに示すように最初に戻ってウエーハステージ１３によりウエーハチャック１４の位置を変え、次の順番の複数の半導体装置２の電極パッド２ａにプローブ針１８を当る。その後に、初めのコンタクト試験を開始する。
【００２８】
ところで、フローチャートには記載していないが、図６のｋに示すような試験の強制終了が所定回数連続して発生した場合には、半導体ウエーハ１の全ての半導体装置２の試験を終了してもよい。この場合には、半導体ウエーハ１をウエーハチャック１４から外した後に、半導体装置２の電極パッド２ａの表面をクリーニングし、或いは試験装置を再調整し、その後に、半導体ウエーハ１をウエーハチャック１４に載置して再び試験を行ってもよい。
【００２９】
一方、図６のｄ、ｅに示すように、コンタクト試験で良、不良の半導体装置２が混在する場合には、同測の半導体装置２のそれぞれについてコンタクト電圧の最大値を求める。そして、図６のｆに示すように、それらの最大値が許容値を越えているか否かを判断する。
【００３０】
許容値は、例えば、プローブ針１８と電極パッド２ａの過剰な接触不良が原因でコンタクト電圧が異常に高くなる場合に想定し得る値であり、実験値や経験値に基づいて設定される。
また、図６のｉに示すように、不良な全ての半導体装置２のコンタクト電圧の最大値が許容値を越えている場合には、図５のｒに示すように、コンタクト試験が良である半導体装置２についてのみ、次のリーク試験を行う。この場合には、不良の半導体装置２については試験を終了する。
【００３１】
また、図６のｉにおいて、不良とされた半導体装置２のコンタクト電圧の最大値のうち許容値を越えるものと越えないものが混在している場合には、許容値を越えた半導体装置２の試験を終了する。
この場合、コンタクト電圧が規格値を超え且つ許容値以下である半導体装置２に適用されるコンタクト試験用の規格値を次のように補正する。さらに、図６のｆに示すように、不良とされた半導体装置２のコンタクト電圧が全て許容値を越えていない場合にも、それらの半導体装置２に適用されるコンタクト試験用の規格値を補正する。
【００３２】
その補正は、まず、図６のｇに示すように、同測の各半導体装置２のコンタクト電圧の最大値のうち、不良とされた半導体装置２のそれぞれの値と良の半導体装置２の値の差ΔＶを求める。良の半導体装置２が複数ある場合には、それらのうち最も大きな又は最も小さな最大値を用いるか、最大値の平均値を用いてΔＶを求める。また、不良の半導体装置２が複数ある場合には、それぞれについてΔＶを求める。
【００３３】
続いて、図６のｈに示すように、不良の半導体装置２について、そのコンタクト試験の規格値をΔＶだけ高くする補正を行い、その補正値を新たに適用される規格値として用いる。さらに、不良とされた半導体装置２について、コンタク試験用電流とΔＶに基づいて、コンタクト電圧が規格値である場合のコンタクト抵抗に対する増加値ΔＲを算出する。
以上のコンタクト試験の測定値、ΔＶ及びΔＲは、同測の半導体装置２のアドレスと半導体装置２の電極パッド２ａの番号に関連づけてテスター１０内の記憶装置に記憶される。
【００３４】
ところで、図６のｆ、ｉ、ｊの代わりに、半導体装置２の個々においてコンタクト電圧の最大値、最小値の差を求めてこれを各半導体装置２の単測内差分とするとともに、その差分と上記のコンタクト電圧の最大値の差ΔＶを比較してもよい。そして、単測内差分が差ΔＶよりも小さい半導体装置２についてのみ、上記の規格値の補正を行うようにしてもよい。
【００３５】
以上のようなコンタクト試験と規格値の補正を行った後に、図５のｃに示すように、再びコンタクト試験を行う。この場合、コンタクト試験の規格値について補正された半導体装置２と既に良と判断された半導体装置２はコンタクト試験により良となる。なお、既に試験終了とされた半導体装置２は、コンタクト試験の対象から外される。
【００３６】
コンタクト試験において良と判断された半導体装置２については、図５のｌ、ｒに示すように、リーク試験が行われる。
リーク試験は、例えば、ダイオードに逆バイアスを印加してそのリーク電流の大きさを求め、或いは、ＭＯＳトランジスタのゲート電極をオフ電圧に設定した状態でソース・ドレイン間に流れるリーク電流の大きさを求める試験である。
【００３７】
この場合、コンタクト電圧の規格値が補正された半導体装置２のリーク試験は、所定の電圧に補正値ΔＶを加えて電流が測定され、或いは、抵抗の増加分ΔＲによる電圧降下を考慮してリーク電流の大きさが判断される。
【００３８】
そして、図５のｍ、ｓ、ｔに示すように、テスター１０は、リーク電流が規格値に収まっていない半導体装置２について、この段階でその半導体装置の試験を終了する。ここで、図５のｍ、ｓに示すように、同測の半導体装置２の全てのリーク電流が規格値から外れている場合には、それ以降の試験を終了する。
【００３９】
その後には、図５のｑ、ａに示すように、ウエーハステージ１３を移動して、同じ半導体ウエーハ１の次の順の半導体装置２の電極パッド２ａにプローブ１８を当てて、コンタクト試験を含む各種の試験を行うか、全ての半導体２の試験が終了している場合には、半導体ウエーハ１の試験を終了する。
【００４０】
一方、図５のｍ、ｎ、ｓ、ｔに示すように、リーク試験が規格値内に収まっている半導体装置２については次の機能試験に進む。
以上のリーク試験のデータは、同測の半導体装置２のアドレスと半導体装置２の電極パッド２ａの番号に関連づけてテスター１０内の記憶装置に記憶される。
【００４１】
次に行われる機能試験は、例えば、ＭＯＳトランジスタのゲート電極にオン・オフ電圧を印可してソース・ドレイン間に電流の変化が現れることを確認する試験や、或いは、論理回路の入力信号に対して出力信号が適正に出力されることを確認する試験である。
【００４２】
そのような機能試験においても、印加電圧等に上記の電圧の増加分ΔＶを加え、或いは、抵抗の増加分ΔＲを用いて入出力信号の有無の判断を修正する。
【００４３】
そして、図５のｏ、ｕに示すように、正常に機能しない半導体素子、半導体集積回路を有する半導体装置２についてはこの段階で試験を終了する一方、正常に機能する半導体装置２については次の入出力レベル試験に進む。
機能試験の結果は、同測の半導体装置２のアドレスと半導体装置２の電極パッド２ａの番号に関連づけてテスター１０内の記憶装置に記憶される。
【００４４】
ところで、図５のｏ、ｕ、ｑ、ａに示すように、同測の半導体装置２の全ての機能試験が正常でない場合には、それ以降の試験を終了する。そして、ウエーハステージ１３によりウエーハチャック１４を移動して、同じ半導体ウエーハ１の次の順の半導体装置２にプローブ１８を当てて、コンタクト試験を含む各種の試験を開始する。なお、全ての半導体２の試験が終了している場合には、半導体ウエーハ１の試験を終了する。
【００４５】
次に、機能試験が良と判断された半導体装置２については、図５のｐ、ｖに示すように、入出力レベル試験を行う。
入出力レベル試験として、例えば、ＭＯＳトランジスタのオン、オフ時にソース・ドレイン間に流れる電流の大きさが規格値の範囲にあることを確認する試験がある。その他に、論理回路の出力信号の入出力電圧の大きさや入出力電流の大きさが規格値の範囲にあることを確認する試験がある。
【００４６】
この場合にも、印加電圧等に上記の電圧の補正値ΔＶを加え、或いは電圧や電流の値を検出する際に抵抗に増加値ΔＲを用いて良、不良を判断する。
そして、入出力レベル試験がなされた半導体装置２について、テスター１０は、それらの入出力レベルが良か不良かを判断するとともに、それらの結果を記憶装置に記憶させる。
なお、これに続いて他の試験があれば、入出力レベルが良と判断された半導体装置２についてその試験を行い、不良と判断された半導体装置２について試験は終了する。
【００４７】
以上のような各種試験は、半導体ウエーハ１の各半導体装置２に対して図５、図６に示すフローに従って順に行われる。そして、全ての半導体装置２の試験を終えた後に、半導体ウエーハ１をウエーハステージ１３から取り外す。
【００４８】
以上の実施形態によれば、半導体ウエーハ１に形成された半導体装置２に同測でコンタクト試験をする場合に、コンタクト電圧が規格値から外れた一部の半導体装置２についてその規格値を補正している。その補正として、プローブ針１８と半導体装置２の電極パッド２ａの接続不良が予測できる許容値の範囲である場合に、不良と判断された半導体装置２と良と判断された半導体装置２のそれぞれのコンタクト電圧の最大値の差ΔＶを規格値に加える補正を行っている。そして、補正された新たな規格値は、不良とされた半導体装置２に適用する。
【００４９】
さらに、電圧の差ΔＶに基づいて抵抗成分の増加も算出し、その抵抗成分の増加値をリーク試験、機能試験、入出力レベル試験等の判定に使用しているので、それらの試験の測定値の精度も高くなる。
これにより、半導体装置２の電極パッド２ａとプローブ針１８について程度の低いコンタクト不良に起因する試験結果を良に変え、それ以降の試験を精度良く行うことができる。
【００５０】
これに対して、同測間のコンタクト電位を比較したり、その差を確認したりしていないフローにより試験を行えば、コンタクト不良が生じた場合に直ちに試験を終了することになる。
しかし、そのような方法では、半導体ウエーハ１の水平成分を調整して再接続したり、或いは、半導体ウエーハ１上の電極パッド２ａの表面の洗浄処理を行ったりすることになるので、試験時間が長くなってしまう。しかも、プローブ針１８を半導体ウエーハ１の電極パッド２ａに接続しなおせば、電極パッド２ａが損傷するおそれもある。
【００５１】
ところで、本実施形態では、コンタクト試験において、最初に不良と判断した半導体装置の規格値を補正する時間が必要となるが、その補正は演算によるものであり、プローブ針１８を電極パッド２ａに再接続する時間に比べれば処理時間が極めて短い。
以上の試験結果は、テスター１０により、半導体ウエーハにおける半導体装置のアドレスに対応させて画像表示するようにしてもよい。
【００５２】
以上説明した実施形態は典型例として挙げたに過ぎず、各構成要素を組み合わせること、或いはその変形およびバリエーションは当業者にとって明らかであり、当業者であれば本発明の原理および請求の範囲に記載した発明の範囲を逸脱することなく上述の実施形態の種々の変形を行えることは明らかである。
【００５３】
次に、本発明の実施形態について特徴を付記する。
（付記１）  半導体ウエーハに形成された複数の半導体装置のそれぞれにプローブ針を接続する工程と、テスターにより前記プローブ針を介して複数の前記半導体装置のコンタクト電圧を測定するコンタクト試験を行う工程と、前記コンタクト電圧が規格値に該当する前記半導体装置を特定する工程と、前記規格値に該当しない前記半導体装置が存在する場合に、前記プローブ針に接続された複数の前記半導体装置のそれぞれの前記コンタクト電圧の最大値を求める工程と、前記規格値に該当しない前記半導体装置の前記最大値と前記規格値に該当する前記最大値の電圧差を求める工程と、前記電圧差を前記規格値に加えて前記規格値を補正することにより、前記規格値に該当しないと判断された前記半導体装置に適用される新たな規格値とする工程と、を有することを特徴とする半導体装置の試験方法。
（付記２）  前記コンタクト試験を終えた後に、前記プローブ針に接続されている前記半導体装置のリーク試験、機能試験、入出力レベル試験のうち少なくとも１つの試験を行うことを特徴とする付記１に記載の半導体装置の試験方法。
（付記３）  前記新たな規格値が使用される半導体装置についての前記リーク試験、前記機能試験、前記入出力レベル試験のうち少なくとも１つの結果は、前記電圧差を用いて求められることを特徴とする付記２に記載の半導体装置の試験方法。
（付記４）  前記規格値に該当しない前記半導体装置の前記コンタクト電圧が許容値以上である場合には、前記許容値以上の前記コンタクト電圧となる前記半導体装置の試験を終了することを特徴とする付記１に記載の半導体装置の試験方法。
（付記５）  前記許容値より小さい前記コンタクト電圧となる前記半導体装置について試験を継続することを特徴とする付記４に記載の半導体装置の試験方法。
（付記６）  前記電圧差とコンタクト試験の供給電流に基づき、前記規格値に該当しないと判断された前記半導体装置のコンタクト抵抗の抵抗増加値を求める工程を有することを特徴とする付記１乃至付記３のいずれか１つに記載の半導体装置の試験方法。
（付記７）  前記コンタクト試験を終えた後に、前記リーク電流、前記機能試験、前記入出力レベル試験の少なくとも１つの結果は、前記抵抗増加値を用いて求められることを特徴とする付記６に記載の半導体装置の試験方法。
（付記８）  複数の半導体装置が形成された半導体ウエーハを載置するチャックと、
前記チャック上に載置される半導体ウエーハの電極パッドに接続するプローブ針を有するプローブカードと、前記プローブ針を介して複数の前記半導体装置のコンタクト電圧を測定し、前記コンタクト電圧が規格値に該当する前記半導体装置を特定し、前記規格値に該当しない前記半導体装置が存在する場合に前記プローブ針に接続された複数の前記半導体装置の最大値を求めるとともに、前記規格値に該当しない前記半導体装置の前記最大値と前記規格値に該当する前記最大値の電圧差を求め、前記電圧差を前記規格値に加えることにより前記規格値を補正して前記規格値に該当しない前記半導体装置に適用される新たな規格値とすることによりコンタクト試験を行うテスターと、を有することを特徴とする半導体装置の試験装置。
（付記９）  前記テスターは、リーク試験、機能試験、入出力レベル試験のいずれかを行う信号を前記プローブカードとの間で送受信する構造を有することを特徴とする付記８に記載の半導体装置の試験装置。
【図面の簡単な説明】
【００５４】
【図１】図１は、本発明の実施形態に係る半導体装置の試験装置を示す構成図である。
【図２】図２（ａ）は、本発明の実施形態に係る半導体装置の試験装置に使用されるプローブカードの一例を示す側面図、図２（ｂ）は、図２（ａ）に示すプローブ針及びその周辺を示す下面図である。
【図３】図３（ａ）は、本発明の実施形態に係る半導体装置の試験装置により試験される半導体ウエーハを示す平面図、図３（ｂ）は、図３（ａ）に示す半導体ウエーハに形成された半導体装置を示す平面図である。
【図４】図４（ａ）は、本発明の実施形態に係る半導体装置の試験装置に使用されるプローブカードのプローブ針の別の例を示す下面図、図４（ｂ）は、本発明の実施形態に係る半導体装置の試験装置に使用されるプローブカードのプローブ針のさらに別の例を示す下面図である。
【図５】図５は、本発明の実施形態に係る半導体装置の試験方法を示すフローチャート（その１）である。
【図６】図６は、本発明の実施形態に係る半導体装置の試験方法を示すフローチャート（その２）である。
【符号の説明】
【００５５】
１  半導体ウエーハ
２  半導体装置
２ａ  電極パッド
１０  テスター
１１  ウエーハプローバ
１３  ウエーハステージ
１４  ウエーハチャック
１６  フロックリング
１７  プローブカード
１８  プローブ針
２１  パフォーマンスボード
２３  テスターヘッド
２４  ケーブル
【図１】
2010080742.tif 000003
【図２】
2010080742.tif 000004
【図３】
2010080742.tif 000005
【図４】
2010080742.tif 000006
【図５】
2010080742.tif 000007
【図６】
2010080742.tif 000008