(57)【要約】      （修正有）【課題】カットオフ周波数の補正動作中における後段回路の異常動作や電力浪費を解消することが可能なＧｍ−Ｃフィルタ回路の提供。【解決手段】Ｇｍ−Ｃフィルタ回路１００は、カットオフ周波数の補正動作中に後段回路２００への電力供給を停止させる電源遮断部（スイッチ１１２とこれを制御するフィルタ制御回路１１０）を有して成る構成とされている。【選択図】図１
2010098342.tif 000002
【特許請求の範囲】
【請求項１】
カットオフ周波数の補正動作中に後段回路への電力供給を停止させる電源遮断部を有して成ることを特徴とするＧｍ−Ｃフィルタ回路。
【請求項２】
Ｇｍアンプと容量から成るＧｍ−Ｃフィルタと；
前記Ｇｍ−Ｃフィルタへの入力信号が入力される信号入力端子と；
前記Ｇｍ−Ｃフィルタの出力信号が出力される信号出力端子と；
基準クロック信号が入力されるクロック入力端子と；
前記Ｇｍ−Ｃフィルタの入力端を前記信号入力端子と前記クロック入力端子のいずれか一方に接続する第１スイッチと；
一端が前記クロック入力端子に接続された第２スイッチと；
一端が前記信号出力端子に接続された第３スイッチと；
前記第２スイッチを介して入力される基準クロック信号と、前記第１スイッチ、前記Ｇｍ−Ｃフィルタ、及び、前記第３スイッチを介して入力される基準クロック信号との位相を比較し、その位相差に応じた電圧信号を出力する位相比較回路と；
前記電圧信号に基づいて、前記位相差が目標値よりも大きいか小さいかを判別する入力電圧比較回路と；
前記入力電圧比較回路の判別結果に基づいて、前記容量の容量値を変化させるように、制御信号を生成するフィルタ制御回路と；
前記制御信号に基づいて、前記容量の容量値を可変制御する容量補正回路と；
前記信号出力端子に接続された後段回路への給電ラインに挿入された第４スイッチと；
を有して成り、
前記フィルタ制御回路は、
前記Ｇｍ−Ｃフィルタの通常動作時には、前記第１スイッチを前記信号入力端子側に切り替えるとともに、前記第２スイッチ及び前記第３スイッチをいずれもオフとし、かつ、前記第４スイッチをオンとするように、各スイッチを連動して制御し、また、
前記Ｇｍ−Ｃフィルタの補正動作時には、前記第１スイッチを前記クロック入力端子側に切り替えるとともに、前記第２スイッチ及び前記第３スイッチをいずれもオンとし、かつ、前記第４スイッチをオフとするように、各スイッチを連動して制御することを特徴とする請求項１に記載のＧｍ−Ｃフィルタ回路。
【請求項３】
前記フィルタ制御回路は、
前記Ｇｍ−Ｃフィルタの補正動作完了時には、その時点で設定されている前記容量の容量値を保持した状態で、前記第１スイッチを前記信号入力端子側に切り替えるとともに、前記第２スイッチ及び前記第３スイッチをオフとし、かつ、前記第４スイッチをオンとするように、各スイッチを連動して制御することを特徴とする請求項２に記載のＧｍ−Ｃフィルタ回路。
【請求項４】
前記フィルタ制御回路は、これに接続されたパワーオンリセット回路の出力信号に基づいて、電源投入時に前記Ｇｍ−Ｃフィルタの補正準備状態に移行することを特徴とする請求項２または請求項３に記載のＧｍ−Ｃフィルタ回路。
【請求項５】
前記第１〜第４スイッチは、ＭＯＳ電界効果トランジスタで構成され、デジタル信号でオン／オフ制御されるアナログスイッチであることを特徴とする請求項２〜請求項４のいずれかに記載のＧｍ−Ｃフィルタ回路。
【請求項６】
請求項１〜請求項５のいずれかに記載のＧｍ−Ｃフィルタ回路を有して成ることを特徴とする送受信機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路上でフィルタを実現する際によく使用されるＧｍ−Ｃフィルタ回路、及び、これを用いた送受信機に関するものである。
【背景技術】
【０００２】
Ｇｍ−Ｃフィルタは、トランジスタ、容量、抵抗を用いて容易に設計することができるため、半導体集積回路上でフィルタを実現する際によく使用される。ところが、Ｇｍ−Ｃフィルタを用いて半導体集積回路上のフィルタを実現すると、容量や抵抗といった素子の製造ばらつきが大きいことに起因して、Ｇｍ−Ｃフィルタのカットオフ周波数が目標値から大きくずれてしまい、満足する特性を得ることができない、という問題があった。
【０００３】
なお、上記の問題を解決する手段として、従来より、Ｇｍ−Ｃフィルタのカットオフ周波数に補正をかける補正回路を設けて、目標カットオフ周波数からのずれを補正することにより、満足な特性を得る構成が提案されていた。
【０００４】
図７は、補正回路を備えたＧｍ−Ｃフィルタ回路の一従来例を示すブロック図である。なお、以下では、符号４００を付した回路全体を「Ｇｍ−Ｃフィルタ回路」と呼び、符号４０１を付したＧｍ−Ｃフィルタ本体を「Ｇｍ−Ｃフィルタ」と呼ぶ。
【０００５】
本従来例のＧｍ−Ｃフィルタ回路３００は、スイッチ４０５〜４０７を適宜切り替えることにより、通常動作時に用いられるＧｍ−Ｃフィルタ４０１をカットオフ周波数の補正動作時に用いられる補正用フィルタとして兼用することができるので、補正用フィルタを別途設ける必要がなく、回路の占有面積削減に貢献することが可能である。
【０００６】
Ｇｍ−Ｃフィルタ４０１のカットオフ周波数を補正するとき、フィルタ制御回路４１０は、第１スイッチ４０５を基準クロック信号入力端子４０４側に切り替えるとともに、第２スイッチ４０６及び第３スイッチ４０７をいずれもオンとする。このようなスイッチ制御により、基準クロック信号がＧｍ−Ｃフィルタ４０１に与えられる。
【０００７】
位相比較回路４０８は、第２スイッチ４０６を介して入力される基準クロック信号と、Ｇｍ−Ｃフィルタ４０１及び第３スイッチ４０７を介して入力される基準クロック信号との位相を比較することにより、Ｇｍ−Ｃフィルタ４０１で発生する位相差を検出し、その位相差に応じた出力値を位相に応じた電圧信号（電圧差）に変換して入力電圧比較回路４０９に出力する。
【０００８】
入力電圧比較回路４０９は、位相比較回路４０８から入力される電圧信号に基づいて、前記位相差がその目標値よりも大きいか小さいかを判別し、その判別結果を２値（ハイレベル／ローレベル）のデジタル信号に変換して、フィルタ制御回路４１０に出力する。
【０００９】
フィルタ制御回路４１０は、入力電圧比較回路４０９から入力されるデジタル信号に基づいて、Ｇｍ−Ｃフィルタ４０１を形成する容量４０１ｂの容量値を変化させるように、Ｇｍ−Ｃフィルタ容量補正回路４１１を用いたフィードバック制御を行う。このとき、入力電圧比較回路４０９から入力されるデジタル信号のハイレベルとローレベルが切り替わるポイント（以下、ハイ／ロー切替点と呼ぶ）の付近では、Ｇｍ−Ｃフィルタ４０１のカットオフ周波数がその目標値となっている。
【００１０】
従って、カットオフ周波数の補正を完了するとき、フィルタ制御回路４１０は、Ｇｍ−Ｃフィルタ４０１を形成する容量４０１ｂの容量値をハイ／ロー切替点付近で決定された補正値に保持したまま、第１スイッチ４０５をＧｍ−Ｃフィルタ信号入力端子４０２側に切り替えるとともに、第２スイッチ４０６及び第３スイッチ４０７をオフとする。このようなカットオフ周波数の補正処理により、目標カットオフ周波数からのずれを補正することができ、満足な特性を得ることが可能となる。
【００１１】
より具体的な動作例として、Ｇｍ−Ｃフィルタ４０１がローパスフィルタ（以下ＬＰＦ［Low Pass Filter］と呼ぶ）である場合のカットオフ周波数補正動作について述べる。Ｇｍ−Ｃフィルタ４０１がＬＰＦであって、そのカットオフ周波数がｆｃ［Ｈｚ］であるときに、基準クロック信号入力端子４０４から入力される基準クロック信号の発振周波数がＬＰＦのカットオフ周波数ｆｃ［Ｈｚ］と一致していれば、ＬＰＦ通過後の基準クロック信号は、元の基準クロック信号に対して所定量の位相遅れ（１次ＬＰＦであれば４５度の位相遅れ、２次ＬＰＦであれば９０度の位相遅れ）を生じることがよく知られている。
【００１２】
この特性を利用したカットオフ周波数の補正動作について、Ｇｍ−Ｃフィルタ４０１が１次ＬＰＦである場合を例に挙げながら具体的に説明する。なお、１次ＬＰＦの初期状態における初期カットオフ周波数をｆｃ１［Ｈｚ］とし、その補正目標値となる目標カットオフ周波数をｆｃ２［Ｈｚ］とする。すなわち、基準クロック信号入力端子４０４から入力される基準クロック信号の発振周波数はｆｃ２［Ｈｚ］に設定されている。
【００１３】
ここで、１次ＬＰＦの初期カットオフ周波数ｆｃ１と基準クロック信号の発振周波数ｆｃ２（延いては、目標カットオフ周波数ｆｃ２）が一致していた場合、１次ＬＰＦ通過後の基準クロック信号は、元の基準クロック信号に対して４５度の位相遅れを生じるはずである。そこで、元の基準クロック信号に対する１次ＬＰＦ通過後の基準クロック信号の位相遅れが４５度以上である場合にローレベルのデジタル信号を出力し、４５度未満である場合にハイレベルのデジタル信号を出力するように、入力電圧比較回路４０９を設計しておけば、１次ＬＰＦの初期カットオフ周波数ｆｃ１が目標カットオフ周波数ｆｃ２よりも高いか低いかを判別することが可能となる。
【００１４】
ｆｃ１＞ｆｃ２の場合、すなわち、初期カットオフ周波数ｆｃ１よりも目標カットオフ周波数ｆｃ２が低い場合には、上記の位相遅れが４５度未満となるので、入力電圧比較回路４０９は、ハイレベルのデジタル信号を出力する。これを受けたフィルタ制御回路４１０は、Ｇｍ−Ｃフィルタ容量補正回路４１１を介して、Ｇｍ−Ｃフィルタ４０１を形成する容量４０１ｂの容量値を現在の値よりも大きい値に変更する。その結果、１次ＬＰＦのカットオフ周波数ｆｃ１は、現在の値よりも低くなる。
【００１５】
このようなフィードバック制御を続けることにより、４５度未満であった上記の位相遅れが４５度以上となったとき、入力電圧比較回路４０９から出力されるデジタル信号の論理レベルは、ハイレベルからローレベルに変遷される。
【００１６】
一方、ｆｃ１＜ｆｃ２の場合、すなわち、初期カットオフ周波数ｆｃ１よりも目標カットオフ周波数ｆｃ２が高い場合には、上記の位相遅れが４５度以上となるので、入力電圧比較回路４０９は、ローレベルのデジタル信号を出力する。これを受けたフィルタ制御回路４１０は、Ｇｍ−Ｃフィルタ容量補正回路４１１を介して、Ｇｍ−Ｃフィルタ４０１を形成する容量４０１ｂの容量値を現在の値よりも小さい値に変更する。その結果、１次ＬＰＦのカットオフ周波数ｆｃ１は、現在の値よりも高くなる。
【００１７】
このようなフィードバック制御を続けることにより、４５度以上であった上記の位相遅れが４５度未満となったとき、入力電圧比較回路４０９から出力されるデジタル信号の論理レベルは、ローレベルからハイレベルに変遷される。
【００１８】
すなわち、入力電圧比較回路４０９から出力されるデジタル信号の論理レベルがローレベルからハイレベルに変わった時点、若しくは、ハイレベルからローレベルに変わった時点で、Ｇｍ−Ｃフィルタ容量補正回路４１１の動作を止めれば、１次ＬＰＦのカットオフ周波数が目標値となっているはずである。
【００１９】
従って、カットオフ周波数の補正を完了するとき、フィルタ制御回路１１０は、先述した通り、Ｇｍ−Ｃフィルタ４０１を形成する容量４０１ｂの容量値をハイ／ロー切替点付近で決定された補正値に保持したまま、第１スイッチ４０５をＧｍ−Ｃフィルタ信号入力端子４０２側に切り替えるとともに、第２スイッチ４０６及び第３スイッチ４０７をいずれもオフとする。このようなカットオフ周波数の補正処理により、目標カットオフ周波数ｆｃ２からのずれを補正することができるので、満足な特性を得ることが可能となる。
【００２０】
なお、上記に関連する従来技術の一例としては特許文献１〜４を挙げることができる。
【特許文献１】特開２００３−１２４７８４号公報
【特許文献２】特開２００５−１９７９７５号公報
【特許文献３】特開２００６−５４７０号公報
【特許文献４】特開平９−８３２９４号公報
【発明の開示】
【発明が解決しようとする課題】
【００２１】
しかしながら、上記従来のＧｍ−Ｃフィルタ回路４００では、カットオフ周波数の補正を行なう際に、基準クロック信号がＧｍ−Ｃフィルタ回路４００の後段に接続された少なくとも一の後段回路５００（復調回路など）にも現れてしまい、後段回路５００にとっては、不要な基準クロック信号の入力に起因して異常動作を生じるおそれがあった。
【００２２】
なお、上記の問題を解決する手段として、特許文献２には、Ｇｍ−Ｃフィルタの出力端と後段回路との間に、スイッチを挿入した構成が開示・提案されている。しかしながら、このような構成を採用した場合には、カットオフ周波数の補正処理を行なっている間、後段回路は何ら動作する必要性がないにも関らず、後段回路の電源が通電状態のままであるため、消費電流が多くなるという問題が残っていた。
【００２３】
本発明は、上記の問題点に鑑み、カットオフ周波数の補正動作中における後段回路の異常動作や電力浪費を解消することが可能なＧｍ−Ｃフィルタ回路、及び、これを用いた送受信機を提供することを主たる目的としている。
【課題を解決するための手段】
【００２４】
上記目的を達成するために、本発明に係るＧｍ−Ｃフィルタ回路は、カットオフ周波数の補正動作中に後段回路への電力供給を停止させる電源遮断部を有して成る構成（第１の構成）とされている。
【００２５】
より具体的に述べると、上記第１の構成から成るＧｍ−Ｃフィルタ回路は、Ｇｍアンプと容量から成るＧｍ−Ｃフィルタと；前記Ｇｍ−Ｃフィルタへの入力信号が入力される信号入力端子と；前記Ｇｍ−Ｃフィルタの出力信号が出力される信号出力端子と；基準クロック信号が入力されるクロック入力端子と；前記Ｇｍ−Ｃフィルタの入力端を前記信号入力端子と前記クロック入力端子のいずれか一方に接続する第１スイッチと；一端が前記クロック入力端子に接続された第２スイッチと；一端が前記信号出力端子に接続された第３スイッチと；前記第２スイッチを介して入力される基準クロック信号と、前記第１スイッチ、前記Ｇｍ−Ｃフィルタ、及び、前記第３スイッチを介して入力される基準クロック信号との位相を比較し、その位相差に応じた電圧信号を出力する位相比較回路と；前記電圧信号に基づいて、前記位相差が目標値よりも大きいか小さいかを判別する入力電圧比較回路と；前記入力電圧比較回路の判別結果に基づいて、前記容量の容量値を変化させるように、制御信号を生成するフィルタ制御回路と；前記制御信号に基づいて、前記容量の容量値を可変制御する容量補正回路と；前記信号出力端子に接続された後段回路への給電ラインに挿入された第４スイッチと；を有して成り、前記フィルタ制御回路は、前記Ｇｍ−Ｃフィルタの通常動作時には、前記第１スイッチを前記信号入力端子側に切り替えるとともに、前記第２スイッチ及び前記第３スイッチをいずれもオフとし、かつ、前記第４スイッチをオンとするように、各スイッチを連動して制御し、また、前記Ｇｍ−Ｃフィルタの補正動作時には、前記第１スイッチを前記クロック入力端子側に切り替えるとともに、前記第２スイッチ及び前記第３スイッチをいずれもオンとし、かつ、前記第４スイッチをオフとするように、各スイッチを連動して制御する構成（第２の構成）にするとよい。なお、上記構成要素のうち、第４スイッチとこれを制御するフィルタ制御回路は、上記第１の構成で挙げられた電源遮断部に相当する。
【００２６】
このような構成とすることにより、Ｇｍ−Ｃフィルタの補正動作時には、第４スイッチをオフとすることで、後段回路の動作を停止させることができるので、不要な基準クロック信号の漏洩ないし通過を防止し、後段回路の異常動作を解消することが可能となる。また、Ｇｍ−Ｃフィルタの補正動作中、後段回路では電力が浪費されないので、消費電流削減の効果も享受することができる。
【００２７】
また、上記第２の構成から成るＧｍ−Ｃフィルタ回路において、前記フィルタ制御回路は、前記Ｇｍ−Ｃフィルタの補正動作完了時に、その時点で設定されている前記容量の容量値を保持した状態で、前記第１スイッチを前記信号入力端子側に切り替えるとともに、前記第２スイッチ及び前記第３スイッチをオフとし、かつ、前記第４スイッチをオンとするように、各スイッチを連動して制御する構成（第３の構成）にするとよい。このようなカットオフ周波数の補正処理により、Ｇｍ−Ｃフィルタにおける目標カットオフ周波数からのずれを補正することができるので、満足な特性を得ることが可能となる。
【００２８】
また、上記第２または第３の構成から成るＧｍ−Ｃフィルタ回路において、前記フィルタ制御回路は、これに接続されたパワーオンリセット回路の出力信号に基づいて電源投入時に前記Ｇｍ−Ｃフィルタの補正準備状態に移行する構成（第４の構成）にするとよい。このような構成とすることにより、Ｇｍ−Ｃフィルタの補正動作を行う必要のある電源投入時には、遅滞なくＧｍ−Ｃフィルタの補正準備状態に移行することができるので、補正完了までの時間短縮を期待することが可能となる。また、Ｇｍ−Ｃフィルタの補正準備状態では、その補正動作時と同様、第４スイッチがオフとされているので、後段回路に対する基準クロック信号の漏洩を防止し、これに伴う後段回路の異常動作を未然に回避することが可能となる。また、Ｇｍ−Ｃフィルタの補正準備状態では、その補正動作時と同様、後段回路で電力が浪費されないので、消費電流削減の効果も享受することができる。
【００２９】
また、上記第２〜第４いずれかの構成から成るＧｍ−Ｃフィルタ回路において、前記第１〜第４スイッチは、ＭＯＳ電界効果トランジスタで構成され、デジタル信号でオン／オフ制御されるアナログスイッチである構成（第５の構成）にするとよい。このような構成とすることにより、半導体集積回路上でのスイッチ占有面積を小さくすることができる。
【００３０】
また、本発明に係る送受信機は、上記第１〜第５いずれかの構成から成るＧｍ−Ｃフィルタ回路を有して成る構成（第６の構成）とされている。このように、本発明に係るＧｍ−Ｃフィルタ回路は、半導体集積回路上での形成に好適であるため、送受信機などへの搭載が容易である。
【発明の効果】
【００３１】
本発明によれば、カットオフ周波数の補正動作中における後段回路の異常動作や電力浪費を解消することが可能なＧｍ−Ｃフィルタ回路、及び、これを用いた送受信機を提供することが可能となる。
【発明を実施するための最良の形態】
【００３２】
図１は、本発明に係るＧｍ−Ｃフィルタ回路の第１実施形態を示すブロック図である。なお、以下では、符号１００を付した回路全体を「Ｇｍ−Ｃフィルタ回路」と呼び、符号１０１を付したＧｍ−Ｃフィルタ本体を「Ｇｍ−Ｃフィルタ」と呼ぶ。
【００３３】
図１に示したように、本実施形態のＧｍ−Ｃフィルタ回路１００は、Ｇｍ−Ｃフィルタ１０１と、Ｇｍ−Ｃフィルタ信号入力端子１０２と、Ｇｍ−Ｃフィルタ信号出力端子１０３と、基準クロック信号入力端子１０４と、第１スイッチ１０５と、第２スイッチ１０６と、第３スイッチ１０７と、位相比較回路１０８と、入力電圧比較回路１０９と、フィルタ制御回路１１０と、Ｇｍ−Ｃフィルタ容量補正回路１１１と、第４スイッチ１１２と、を半導体集積回路上に形成して成る。
【００３４】
Ｇｍ−Ｃフィルタ１０１は、Ｇｍアンプ１０１ａと、容量１０１ｂと、を有して成る。容量１０１ｂは、３つの容量素子Ｃ０、Ｃ１、Ｃ２と、２つのスイッチ素子ＳＷ１、ＳＷ２と、を用いた可変容量回路とされている。容量素子Ｃ０の一端は、Ｇｍアンプ１０１ａの出力端に直接接続されている。容量素子Ｃ１、Ｃ２の一端は、スイッチ素子ＳＷ１、ＳＷ２を介してＧｍアンプ１０１ａの出力端に接続されている。容量素子Ｃ０、Ｃ１、Ｃ２の他端は、いずれも接地端に接続されている。
【００３５】
Ｇｍ−Ｃフィルタ信号入力端子１０２は、Ｇｍ−Ｃフィルタ１０１の通常動作時において、前段回路（不図示）から入力信号が入力される端子である。
【００３６】
Ｇｍ−Ｃフィルタ信号出力端子１０３は、Ｇｍ−Ｃフィルタ１０１の通常動作時において、後段回路に出力信号が出力される端子である。なお、Ｇｍ−Ｃフィルタ信号出力端子１０３の後段には、少なくとも一の後段回路２００が接続されている。また、後段回路２００の最終段は、その出力端が半導体集積回路の出力端子に接続されている。
【００３７】
基準クロック信号入力端子１０４は、Ｇｍ−Ｃフィルタ１０１の補正動作時において、基準クロック信号が入力される端子である。
【００３８】
第１スイッチ１０５は、フィルタ制御回路１１０からの第１スイッチ制御信号に基づいて、Ｇｍ−Ｃフィルタ１０１の入力端をＧｍ−Ｃフィルタ信号入力端子１０２と基準クロック信号入力端子１０４のいずれか一方に接続する。
【００３９】
第２スイッチ１０６は、フィルタ制御回路１１０からの第２スイッチ制御信号に基づいて、基準クロック信号入力端子１０４と位相比較回路１０８の第１入力端との間を導通／遮断する。
【００４０】
第３スイッチ１０７は、フィルタ制御回路１１０からの第３スイッチ制御信号に基づいて、Ｇｍ−Ｃフィルタ１０１の出力端と位相比較回路１０８の第２入力端との間を導通／遮断する。
【００４１】
位相比較回路１０８は、Ｇｍ−Ｃフィルタ１０１の補正動作時に、第２スイッチ１０６を介して入力される基準クロック信号と、Ｇｍ−Ｃフィルタ１０１及び第３スイッチ１０７を介して入力される基準クロック信号との位相を比較することにより、Ｇｍ−Ｃフィルタ１０１で発生する位相差を検出し、その位相差に応じた出力値を位相に応じた電圧信号（電圧差）に変換して入力電圧比較回路１０９に出力する。
【００４２】
入力電圧比較回路１０９は、位相比較回路１０８から入力される電圧信号に基づいて、前記位相差がその目標値よりも大きいか小さいかを判別し、その判別結果を２値（ハイレベル／ローレベル）のデジタル信号に変換して、フィルタ制御回路１１０に出力する。
【００４３】
フィルタ制御回路１１０は、入力電圧比較回路１０９から入力されるデジタル信号に基づいて、Ｇｍ−Ｃフィルタ１０１を形成する容量１０１ｂの容量値を変化させるように、フィードバック制御信号を生成してＧｍ−Ｃフィルタ容量補正回路１１１に出力する。
【００４４】
Ｇｍ−Ｃフィルタ容量補正回路１１１は、フィルタ制御回路１１０からのフィードバック制御信号に基づいて、容量１０１ｂに含まれるスイッチ素子ＳＷ１、ＳＷ２のオン／オフ制御を行い、容量１０１ｂの容量値を可変制御する。
【００４５】
第４スイッチ１１２は、フィルタ制御回路１１０からの第４スイッチ制御信号に基づいて、後段回路２００への給電ラインを導通／遮断する。なお、後段回路２００としてｎ個（ｎ≧２）の後段回路２００−１〜２００−ｎが含まれている場合、第４スイッチ１１２は、各後段回路２００−１〜２００−ｎの電源入力端と、各々に電力を供給する電源との間に、それぞれ、スイッチ素子１１２−１〜１１２−ｎを有する形となる。ただし、後段回路２００−１〜２００−ｎへの給電ラインは必ずしも別系統である必要はなく、各々が共通の給電ラインに接続されていても構わない。その場合には、後段回路２００として、ｎ個の後段回路２００−１〜２００−ｎが含まれていても、第４スイッチ１１２は共通の給電ラインに１つ設ければ足りる。
【００４６】
上記構成から成るＧｍ−Ｃフィルタ回路１００において、Ｇｍ−Ｃフィルタ１０１のカットオフ周波数を補正するとき、フィルタ制御回路１１０は、図２に示すように、第１スイッチ１０５を基準クロック信号入力端子１０４側に切り替えるとともに、第２スイッチ１０６及び第３スイッチ１０７をいずれもオンとする。このようなスイッチ制御により、基準クロック信号がＧｍ−Ｃフィルタ１０１に与えられる。
【００４７】
このとき、位相比較回路１０８は、第２スイッチ１０６を介して入力される基準クロック信号と、Ｇｍ−Ｃフィルタ１０１及び第３スイッチ１０７を介して入力される基準クロック信号との位相を比較することにより、Ｇｍ−Ｃフィルタ１０１で発生する位相差を検出し、その位相差に応じた出力値を位相に応じた電圧信号（電圧差）に変換して入力電圧比較回路１０９に出力する。
【００４８】
また、入力電圧比較回路１０９は、位相比較回路１０８から入力される電圧信号に基づいて、目標とする位相差よりも進んでいるか遅れているかを判別し、その判別結果を２値（ハイ／ロー）のデジタル信号に変換して、フィルタ制御回路１１０に出力する。
【００４９】
フィルタ制御回路１１０は、入力電圧比較回路１０９から入力されるデジタル信号に基づいて、Ｇｍ−Ｃフィルタ容量補正回路１１１を制御し、Ｇｍ−Ｃフィルタ１０１を形成する容量１０１ｂの容量値を変化させることで、Ｇｍ−Ｃフィルタ１０１のカットオフ周波数がその目標値に収束するようにフィードバック制御を行う。
【００５０】
Ｇｍ−Ｃフィルタ容量補正回路１１１は、上記のフィードバック制御に際して、スイッチ素子ＳＷ１、ＳＷ２のオン／オフ制御を行い、Ｇｍアンプ１０１ａの出力端に接続される容量素子の個数を変化させることで、Ｇｍ−Ｃフィルタ１０１を形成する容量１０１ｂの容量値を可変制御する。例えば、スイッチ素子ＳＷ１、ＳＷ２に各々与えられる２系統の制御信号を２ビットのカウント値に見立て、これを「００」から「１１」までカウントアップさせる動作をさせた場合、容量１０１ｂの容量値は、上記のカウント値に応じて増加していく構成とされている。
【００５１】
容量素子Ｃ０、Ｃ１の容量値をＸとし、容量素子Ｃ２の容量値を２Ｘとした場合を例に挙げて具体的に説明する。カウント値「００」では、スイッチ素子ＳＷ１、ＳＷ２がいずれもオフとされて、容量１０１ｂの容量値はＸ（容量素子Ｃ０のみの容量値）となる。カウント値「０１」では、スイッチ素子ＳＷ１がオンとされ、スイッチ素子ＳＷ２がオフとされて、容量１０１ｂの容量値は２Ｘ（容量素子Ｃ０、Ｃ１の合成容量値）となる。カウント値「１０」では、スイッチ素子ＳＷ１がオフとされ、スイッチ素子ＳＷ２がオンとされて、容量１０１ｂの容量値は３Ｘ（容量素子Ｃ０、Ｃ２の合成容量値）となる。カウント値「１１」では、スイッチ素子ＳＷ１、ＳＷ２がいずれもオンとされて、容量１０１ｂの容量値は４Ｘ（容量素子Ｃ０、Ｃ１、Ｃ２の合成容量値）となる。
【００５２】
上記のフィードバック制御を行うことにより、Ｇｍ−Ｃフィルタ１０１で発生する位相差が変化するので、入力電圧比較回路１０９から出力されるデジタル信号の論理レベルもこれに応じて変化する。このとき、入力電圧比較回路１０９から出力されるデジタル信号のハイレベルとローレベルが切り替わるポイント（以下、ハイ／ロー切替点と呼ぶ）の付近では、Ｇｍ−Ｃフィルタ１０１のカットオフ周波数がその目標値となっている。
【００５３】
従って、カットオフ周波数の補正を完了するとき、フィルタ制御回路１１０は、Ｇｍ−Ｃフィルタ１０１を形成する容量１０１ｂの容量値をハイ／ロー切替点付近で決定された補正値に保持したまま、第１スイッチ１０５をＧｍ−Ｃフィルタ信号入力端子１０２側に切り替えるとともに、第２スイッチ１０６及び第３スイッチ１０７をオフとする。このようなカットオフ周波数の補正処理により、目標カットオフ周波数からのずれを補正することができ、満足な特性を得ることが可能となる。
【００５４】
なお、本実施形態では、Ｇｍ−Ｃフィルタ補正回路１１１からＧｍ−Ｃフィルタ１０１に対して与えられる制御信号を２系統とした構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、必要な可変精度に応じて、制御信号の系統数を適宜増減させても構わない。
【００５５】
また、本実施形態では、制御信号のカウントアップ動作に応じて、容量１０１ｂの容量値が増加する構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、上記とは逆に、制御信号のカウントダウン動作に応じて、容量１０１ｂの容量値が増加する構成としても構わない。
【００５６】
また、Ｇｍ−Ｃフィルタ１０１は、ローパスフィルタ及びハイパスフィルタのいずれであってもよく、複数次のＧｍ−Ｃフィルタが接続された形態であってもよい。
【００５７】
さらに、本実施形態のＧｍ−Ｃフィルタ回路１００は、後段回路２００への給電ラインに挿入された第４スイッチ１１２を有して成り、フィルタ制御回路１１０は、Ｇｍ−Ｃフィルタ１０１の通常動作時ないし補正動作時において、図２に示すように、第１スイッチ１０５、第２スイッチ１０６、第３スイッチ１０７、及び、第４スイッチ１１２を連動して制御する。
【００５８】
このような構成とすることにより、Ｇｍ−Ｃフィルタ１０１の補正動作時には、第４スイッチ１１２をオフとすることで、後段回路２００の動作そのものを停止させることができるので、不要な基準クロック信号の漏洩ないし通過を防止し、後段回路２００の異常動作を解消することが可能となる。また、Ｇｍ−Ｃフィルタ１０１の補正動作中、後段回路２００では電力が浪費されないので、消費電流削減の効果も享受することができる。
【００５９】
なお、Ｇｍ−Ｃフィルタ１０１の補正動作時における後段回路２００の異常動作や電力浪費を解消するためには、図２に示したように、第１スイッチ１０５、第２スイッチ１０６、第３スイッチ１０７、及び、第４スイッチ１１２が互いに連動して制御されることが重要である。
【００６０】
例えば、第１スイッチ１０５が基準クロック信号入力端子１０４側とされており、第２スイッチ１０６及び第３スイッチ１０７がオンされている状態で、第４スイッチ１１２がオンされていた場合、Ｇｍ−Ｃフィルタ１０１の補正動作は正常に行われるが、基準クロック信号の漏洩防止や後段回路２００の消費電流削減という効果は享受できなくなる。
【００６１】
これに対して、本実施形態のＧｍ−Ｃフィルタ回路１００であれば、フィルタ制御回路１１０が各スイッチを連動して制御するので、上記のような不具合が生じることはない。
【００６２】
また、先述したように、フィルタ制御回路１１０は、Ｇｍ−Ｃフィルタ１０１の補正動作完了時に、その時点で設定されている容量１０１ｂの容量値を保持した状態で、第１スイッチ１０５をＧｍ−Ｃフィルタ信号入力端子１０２側に切り替えるとともに、第２スイッチ１０６及び第３スイッチ１０７をオフとし、かつ、第４スイッチ１１２をオンとするように、各スイッチを連動して制御する。このようなカットオフ周波数の補正処理によって、Ｇｍ−Ｃフィルタ１０１における目標カットオフ周波数からのずれを補正することができるので、満足な特性を得ることが可能となる。
【００６３】
図３は、本発明に係るＧｍ−Ｃフィルタ回路の第２実施形態を示す図である。図３からも分かるように、本実施形態は先述の第１実施形態とほぼ同様の構成から成る。そこで、第１実施形態と同様の構成については、図１と同一の符号を付すことで重複した説明を省略し、以下では、本実施形態の特徴部分についてのみ、重点を置いた説明を行う。
【００６４】
Ｇｍ−Ｃフィルタ回路１００に電源を投入した直後には、Ｇｍ−Ｃフィルタ１０１を形成する回路素子の製造ばらつきなどに起因して、そのカットオフ周波数が目標値になっていないことが多く、Ｇｍ−Ｃフィルタ１０１を実動作させる前に、少なくとも１回はその補正動作を行う必要がある。
【００６５】
そこで、本実施形態のＧｍ−Ｃフィルタ回路１００において、フィルタ制御回路１１０は、これに接続されたパワーオンリセット回路１１３の出力信号に基づいて電源投入時にＧｍ−Ｃフィルタ１０１の補正準備状態に移行する構成とした点に特徴を有している。
【００６６】
なお、上記の補正準備状態とは、図４に示したように、Ｇｍ−Ｃフィルタ１０１の補正動作時と同様、第１スイッチ１０５を基準クロック信号入力端子１０４側に切り替えるとともに、第２スイッチ１０６及び第３スイッチ１０７をオンとし、かつ、第４スイッチ１１２をオフとする状態を指す。
【００６７】
このような構成とすることにより、Ｇｍ−Ｃフィルタ１０１の補正動作を行う必要のある電源投入時には、遅滞なくＧｍ−Ｃフィルタ１０１の補正準備状態に移行することができるので、あとは先述のカウントアップ動作（またはカウントダウン動作）だけを行えばよく、補正完了までの時間短縮を期待することが可能となる。また、Ｇｍ−Ｃフィルタ１０１の補正準備状態では、その補正動作時と同様、第４スイッチ１１２がオフとされているので、後段回路２００に対する基準クロック信号の漏洩を防止し、これに伴う後段回路２００の異常動作を未然に回避することが可能となる。また、Ｇｍ−Ｃフィルタ１０１の補正準備状態では、その補正動作時と同様、後段回路２００で電力が浪費されないので、消費電流削減の効果も享受することができる。
【００６８】
図５は、第１スイッチ１０５、第２スイッチ１０６、第３スイッチ１０７、及び、第４スイッチ１１２の一構成例を示す図である。図５に示すように、本発明に係るＧｍ−Ｃフィルタ回路１００で用いられる上記各スイッチは、それぞれ、スイッチ入力端Ｔ１とスイッチ出力端Ｔ２との間に接続された一対のＮチャネル型ＭＯＳ電界効果トランジスタＮ１及びＰチャネル型ＭＯＳ電界効果トランジスタＰ１と、オン／オフ制御端Ｔ３とトランジスタＰ１のゲートとの間に接続されたインバータＩＮＶ１とを用いて構成され、オン／オフ制御端Ｔ３に入力されるデジタル信号（第１〜第４スイッチ制御信号）に基づいて、オン／オフ制御されるアナログスイッチである。
【００６９】
先出の図２及び図４で示したように、Ｇｍ−Ｃフィルタ１０１の通常動作時と補正動作じ（または補正準備状態）との間で、上記各スイッチ毎のオン／オフ状態は、全て反転しているので、そのオン／オフ制御信号として２値のデジタル信号を利用することにより、１本の配線で各アナログスイッチを操作することができる。すなわち、上記各スイッチをＭＯＳ電界効果トランジスタで構成し、デジタル信号でそのオン／オフ制御を行う構成とことにより、半導体集積回路上でのスイッチ占有面積を小さくすることが可能となる。
【００７０】
なお、第４スイッチ１１２は、後段回路２００の電源入力端と、これに電力を供給する電源との間に直列接続されることになるため、その抵抗成分を小さくするために、ＭＯＳトランジスタのゲートサイズ（特にゲート幅）は大きく設計しておくことが望ましい。
【００７１】
図６は、本発明に係るＧｍ−Ｃフィルタ回路を用いた高周波送受信機の一構成例を示す図である。図６に示す通り、本構成例の高周波送受信機は、アンテナ３０１と、スイッチ３０２と、ローノイズアンプ３０３（以下では、ＬＮＡ［Low Noise Amplifer］３０３と呼ぶ）と、受信ミキサ３０４と、可変アンプ３０５と、Ｇｍ−Ｃフィルタ回路３０６と、アンプ３０７と、復調器３０８と、電圧制御発振器３０９（以下では、ＶＣＯ［Voltage Controlled Oscillator］３０９と呼ぶ）と、変調器３１０と、Ｇｍ−Ｃフィルタ回路３１１と、送信ミキサ３１２と、パワーアンプ３１３と、アンプ用電源スイッチ３１４と、送信ミキサ用電源スイッチ３１５と、パワーアンプ用電源スイッチ３１６と、を有する。
【００７２】
なお、本構成例の高周波送受信機では、上記構成要素のうち、復調器３０８及び変調器３１０のみが第２の半導体集積回路３１８に内蔵され、その余の回路要素が第１の半導体集積回路３１７に内蔵されているが、この切り分けについては任意である。
【００７３】
上記構成から成る高周波送受信機の受信時において、アンテナ３０１で受信された信号は、スイッチ３０２を介してＬＮＡ３０３に入力される。そして、ＬＮＡ３０３で増幅された後、受信ミキサ３０４でダウンコンバートされ、可変アンプ３０５での増幅処理を経て、Ｇｍ−Ｃフィルタ回路３０６で不要な周波数成分がカットされた後、さらにアンプ３０７で増幅されてから、復調器３０８に送られる。
【００７４】
逆に、上記構成から成る高周波送受信機の送信時において、変調器３１０から出力された信号は、Ｇｍ−Ｃフィルタ回路３１１で不要な周波数成分がカットされた後、送信ミキサ３１２でアップコンバートされ、さらにパワーアンプ３１３で増幅されてから、スイッチ３０２を介してアンテナ３０１に送られて機外に送信される。
【００７５】
なお、上記構成から成る高周波送受信機において、Ｇｍ−Ｃフィルタ回路３０６、３１１は、先出のＧｍ−Ｃフィルタ回路１００に相当する。また、受信側については、アンプ３０７が先出の後段回路２００に相当し、送信側については、送信ミキサ３１２やパワーアンプ３１３が先出の後段回路２００に相当する。従って、これらの回路要素と電源との間に各々接続されているスイッチ３１４〜３１６は、それぞれ、先出の第４スイッチ１１２に相当する。
【００７６】
このように、高周波送受信機のＧｍ−Ｃフィルタ回路３０６、３１１として、本発明に係るＧｍ−Ｃフィルタを利用すれば、そのカットオフ周波数を最適値に設定することができるので、不要な周波数成分を適切にカットすることが可能となる。また、Ｇｍ−Ｃフィルタ回路３０６、３１１の補正動作時においても、Ｇｍ−Ｃフィルタ回路３０６、３１１から各々の後段回路に対する不要な基準クロック信号の漏洩ないし通過を防止することができるので、各後段回路の異常動作を解消することが可能となる。また、Ｇｍ−Ｃフィルタ回路３０６、３１１の補正動作中、各々の後段回路では電力が浪費されないので、消費電流削減の効果も享受することができる。
【００７７】
なお、本発明に係るＧｍ−Ｃフィルタ回路は、半導体集積回路上での形成に好適であるため、高周波送受信機などへの搭載が容易である。
【００７８】
ただし、本発明の適用対象はこれに限定されるものではなく、その他の用途に供されるＧｍ−Ｃフィルタ回路にも広く適用することが可能である。
【００７９】
また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、本発明は、カットオフ周波数の補正動作中に後段回路への電力供給を停止させる電源遮断部（上記実施形態では、第４スイッチ１１２とこれを制御するフィルタ制御回路１１０が相当）を有して成るＧｍ−Ｃフィルタ回路全般を広くその技術的範囲に含むものである。
【産業上の利用可能性】
【００８０】
本発明は、Ｇｍ−Ｃフィルタ回路のカットオフ周波数を補正するに際して、その後段に接続される後段回路の異常動作や電力浪費を解消することが可能な技術であり、例えば、高周波送受信機に用いられるＧｍ−Ｃフィルタ回路に好適な技術である。
【図面の簡単な説明】
【００８１】
【図１】は、本発明に係るＧｍ−Ｃフィルタ回路の第１実施形態を示す図である。
【図２】は、スイッチ１０５〜１０７とスイッチ１１２との連携動作を示す図である。
【図３】は、本発明に係るＧｍ−Ｃフィルタ回路の第２実施形態を示す図である。
【図４】は、スイッチ１０５〜１０７とスイッチ１１２との連携動作を示す図である。
【図５】は、スイッチ１０５〜１０７とスイッチ１１２の一構成例を示す図である。
【図６】は、本発明に係るＧｍ−Ｃフィルタ回路を用いた高周波送受信機の一構成例を示す図である。
【図７】は、Ｇｍ−Ｃフィルタ回路の一従来例を示す図である。
【符号の説明】
【００８２】
１００    Ｇｍ−Ｃフィルタ回路
１０１    Ｇｍ−Ｃフィルタ
１０１ａ    Ｇｍアンプ
１０１ｂ    容量
１０２    Ｇｍ−Ｃフィルタ信号入力端子
１０３    Ｇｍ−Ｃフィルタ信号出力端子
１０４    基準クロック信号入力端子
１０５    第１スイッチ
１０６    第２スイッチ
１０７    第３スイッチ
１０８    位相比較回路
１０９    入力電圧比較回路
１１０    フィルタ制御回路
１１１    Ｇｍ−Ｃフィルタ容量補正回路
１１２    第４スイッチ
１１３    パワーオンリセット回路
２００    後段回路
３０１    アンテナ
３０２    スイッチ
３０３    ローノイズアンプ（ＬＮＡ）
３０４    受信ミキサ
３０５    可変アンプ
３０６    Ｇｍ−Ｃフィルタ回路
３０７    アンプ
３０８    復調器
３０９    電圧制御発振器（ＶＣＯ）
３１０    変調器
３１１    Ｇｍ−Ｃフィルタ回路
３１２    送信ミキサ
３１３    パワーアンプ
３１４    アンプ用電源スイッチ
３１５    送信ミキサ用電源スイッチ
３１６    パワーアンプ用電源スイッチ
３１７    第１の半導体集積回路
３１８    第２の半導体集積回路
Ｃ０、Ｃ１、Ｃ２    容量素子
ＳＷ１、ＳＷ２    スイッチ素子
Ｎ１    Ｎチャネル型ＭＯＳ電界効果トランジスタ
Ｐ１    Ｐチャネル型ＭＯＳ電界効果トランジスタ
ＩＮＶ１    インバータ
Ｔ１    スイッチ入力端
Ｔ２    スイッチ出力端
Ｔ３    オン／オフ制御端
【図１】
2010098342.tif 000003
【図２】
2010098342.tif 000004
【図３】
2010098342.tif 000005
【図４】
2010098342.tif 000006
【図５】
2010098342.tif 000007
【図６】
2010098342.tif 000008
【図７】
2010098342.tif 000009