(57)【要約】【課題】制御部１と電流検出抵抗Ｒ並びに半導体スイッチング素子Ｑを低電位側に配置でき、なおかつ精度の高い電流制御を実現可能とした電源装置を提供する。【解決手段】一対の主電極のうち一方が電流検出抵抗Ｒを介して直流電源の負極側に接続された半導体スイッチング素子Ｑと、前記半導体スイッチング素子Ｑの他方の主電極と前記直流電源の正極間に接続された発光素子３と誘導素子Ｌの直列回路と、前記発光素子３と誘導素子Ｌの直列回路と並列に前記直流電源からの電流を阻止する極性で接続されたダイオードＤと、前記半導体スイッチング素子Ｑの制御電極に印加されるＰＷＭ信号を生成する制御部１とを備える電源装置であって、前記半導体スイッチング素子Ｑのオン時に前記電流検出抵抗Ｒに流れる電流の平均値を演算する演算部２を備え、前記制御部１は前記演算部２により演算された電流の平均値が目標値と一致するようにＰＷＭ信号のパルス幅を制御する。【選択図】図１
2010170845.tif 000002
【特許請求の範囲】
【請求項１】
一対の主電極のうち一方が電流検出抵抗を介して直流電源の負極側に接続された半導体スイッチング素子と、前記半導体スイッチング素子の他方の主電極と前記直流電源の正極間に接続された発光素子と誘導素子の直列回路と、前記発光素子と誘導素子の直列回路と並列に前記直流電源からの電流を阻止する極性で接続されたダイオードと、前記半導体スイッチング素子の制御電極に印加されるＰＷＭ信号を生成する制御部とを備える電源装置であって、前記半導体スイッチング素子のオン時に前記電流検出抵抗に流れる電流の平均値を演算する演算部を備え、前記制御部は前記演算部により演算された電流の平均値が目標値と一致するようにＰＷＭ信号のパルス幅を制御することを特徴とする電源装置。
【請求項２】
前記演算部は、前記制御部が出力するＰＷＭ信号を監視することにより、前記半導体スイッチング素子がオンした直後の電流検出値と、前記半導体スイッチング素子がオフする直前の電流検出値を計測し、その相加平均を出力することを特徴とする請求項１記載の電源装置。
【請求項３】
前記演算部は、前記制御部が出力するＰＷＭ信号を監視することにより、前記半導体スイッチング素子がオンしている時間を計測すると共に、前記半導体スイッチング素子がオンしている期間に前記電流検出抵抗に流れる電流の積分値を計測し、計測された電流の積分値を前記半導体スイッチング素子がオンしている時間の計測値で割ることにより、前記半導体スイッチング素子のオン時に前記電流検出抵抗に流れる電流の平均値を算出することを特徴とする請求項１記載の電源装置。
【請求項４】
前記演算部は、算出された電流の平均値を記憶しておく記憶部を備え、前記半導体スイッチング素子のオン時に前記電流検出抵抗に流れる電流の平均値が算出されるたびに記憶部の記憶を更新し、記憶部に記憶されている最新の値を出力することを特徴とする請求項１〜３のいずれかに記載の電源装置。
【請求項５】
半導体スイッチング素子と制御部と演算部は１チップの集積回路に内蔵されていることを特徴とする請求項１〜４のいずれかに記載の電源装置。
【請求項６】
前記発光素子は発光ダイオードまたは有機ＥＬ素子であることを特徴とする請求項１〜５のいずれかに記載の電源装置。
【請求項７】
前記発光素子と並列に十分に容量の大きいコンデンサを接続したことを特徴とする請求項１〜６のいずれかに記載の電源装置。
【請求項８】
請求項１〜７のいずれかに記載の電源装置を備える照明器具。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はスイッチング型の電源装置及びそれを用いた照明器具に関するものである。
【背景技術】
【０００２】
（従来例１）
図３は従来例１の回路図である。バックコンバータのスイッチング素子Ｑとして安価なｎチャンネルＭＯＳＦＥＴを用いると共にソース電極を接地して使用している。この場合、制御部１のＰＷＭ信号をそのままスイッチング素子Ｑのゲート電極に供給できて好都合である。しかしながら、発光ダイオード３に流れる電流を常時検出するための電流検出抵抗Ｒは高電位側に配置する必要がある。なぜなら、スイッチング素子Ｑがオフのとき、インダクタＬからダイオードＤを介して流れる回生電流を検出するためには、電流検出抵抗Ｒを回生電流が流れる経路内に配置しておく必要があるからである。このため、フィードバック用のハイサイドアンプ４を設けて、電流検出抵抗Ｒの両端電圧を検出しているが、検出信号を低電位側の制御部１に伝達するためにレベルシフトが必要となり、構成が複雑でコストアップの要因となる。
【０００３】
（従来例２）
図４は従来例２の回路図である。バックコンバータの電流検出抵抗Ｒを低電位側に配置するには、図４に示すように、インダクタＬからダイオードＤを介して回生電流が流れる経路を低電位側に配置すれば良い。この場合、制御部１は電流検出抵抗Ｒの両端電圧を直接検出できて好都合である。しかしながら、バックコンバータのスイッチング素子Ｑとして相対的に高価なｐチャンネルＭＯＳＦＥＴを用いるか又は、制御部１から出力されるＰＷＭ信号を高電位側に伝達するためにハイサイドドライバー５が必要となる。
【０００４】
図５は従来例１，２の動作説明図である。横軸は時間の経過、縦軸は電流検出抵抗Ｒの両端電圧Ｖｒを示している。スイッチング素子Ｑのオン期間Ｔ１には電流検出抵抗Ｒには漸増電流が流れて、オフ期間Ｔ２には電流検出抵抗Ｒには漸減電流が流れる。図３または図４の制御部１は、電流検出抵抗Ｒに流れる電流の平均値が一定となるようにＰＷＭ信号のオン時間幅をフィードバック制御している。
【０００５】
なお、図４に示した従来例２に近い構成が特許文献１（特開２００３−３１７９７８号公報）の図７に開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００３−３１７９７８号公報（図７）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
図３または図４のいずれの従来例においても電源電圧の高電位側に検出回路（ハイサイドアンプ４）または駆動回路（ハイサイドドライバー５）が必要なため、全体として複雑な回路構成となる。また、高電位側の回路を含めて制御部１並びにスイッチング素子Ｑを集積回路化しようとすると、絶縁耐圧を確保することが難しくなる。
【０００８】
そこで、本発明の前提となる構成（従来例３）として、図６に示すように、電流検出抵抗Ｒを回生電流が流れる経路の外に出すことにより、低電位側で電流検出した結果を用いて低電位側でスイッチング素子Ｑを直接ドライブする構成とすれば、制御部１とスイッチング素子Ｑを集積回路化できると考えられる。しかしながら、その場合、電流検出抵抗Ｒでは発光素子３に流れる全電流を検出することはできなくなり、正確なフィードバック制御が出来なくなる。図６の電流検出抵抗Ｒに流れる電流波形は図７に示すようになり、スイッチング素子Ｑのオン期間Ｔ１については発光素子３に流れる電流を検出できるが、スイッチング素子Ｑのオフ期間については発光素子３に流れる電流を検出できない。仮に、図７の電流検出波形をそのままフィードバック制御に用いると、発光素子３に流れる全電流を反映していないことになり、精度の高い電流制御が困難となる。
【０００９】
本発明は上述のような点に鑑みてなされたものであり、制御部と電流検出抵抗並びに半導体スイッチング素子を低電位側に配置でき、なおかつ精度の高い電流制御を実現可能とした電源装置を提供することを課題とする。
【課題を解決するための手段】
【００１０】
請求項１の発明は、上記の課題を解決するために、図１に示すように、一対の主電極のうち一方（ソース電極）が電流検出抵抗Ｒを介して直流電源（コンデンサＣ）の負極側に接続された半導体スイッチング素子Ｑと、前記半導体スイッチング素子Ｑの他方の主電極（ドレイン電極）と前記直流電源の正極間に接続された発光素子３と誘導素子Ｌの直列回路と、前記発光素子３と誘導素子Ｌの直列回路と並列に前記直流電源からの電流を阻止する極性で接続されたダイオードＤと、前記半導体スイッチング素子Ｑの制御電極（ゲート電極）に印加されるＰＷＭ信号を生成する制御部１とを備える電源装置であって、前記半導体スイッチング素子Ｑのオン時に前記電流検出抵抗Ｒに流れる電流の平均値を演算する演算部２を備え、前記制御部１は前記演算部２により演算された電流の平均値が目標値と一致するようにＰＷＭ信号のパルス幅を制御することを特徴とするものである。
【００１１】
請求項２の発明は、請求項１の発明において、前記演算部２は、前記制御部１が出力するＰＷＭ信号を監視することにより、前記半導体スイッチング素子Ｑがオンした直後の電流検出値（図２のＶｒ１）と、前記半導体スイッチング素子Ｑがオフする直前の電流検出値（図２のＶｒ２）を計測し、その相加平均を出力することを特徴とする。
【００１２】
請求項３の発明は、請求項１の発明において、前記演算部２は、前記制御部１が出力するＰＷＭ信号を監視することにより、前記半導体スイッチング素子Ｑがオンしている時間（図２のオン期間Ｔ１）を計測すると共に、前記半導体スイッチング素子Ｑがオンしている期間Ｔ１に前記電流検出抵抗Ｒに流れる電流の積分値（期間Ｔ１の台形状の電流波形の面積）を計測し、計測された電流の積分値を前記半導体スイッチング素子Ｑがオンしている時間Ｔ１の計測値で割ることにより、前記半導体スイッチング素子Ｑのオン時に前記電流検出抵抗Ｒに流れる電流の平均値を算出することを特徴とする。
【００１３】
請求項４の発明は、請求項１〜３の発明において、前記演算部２は、算出された電流の平均値を記憶しておく記憶部を備え、前記半導体スイッチング素子Ｑのオン時に前記電流検出抵抗Ｒに流れる電流の平均値が算出されるたびに記憶部の記憶を更新し、記憶部に記憶されている最新の値を出力することを特徴とする。
【００１４】
請求項５の発明は、請求項１〜４の発明において、半導体スイッチング素子Ｑと制御部１と演算部２は１チップの集積回路に内蔵されていることを特徴とする。
【００１５】
請求項６の発明は、請求項１〜５の発明において、前記発光素子３は発光ダイオードまたは有機ＥＬ素子であることを特徴とする。
【００１６】
請求項７の発明は、請求項１〜６の発明において、前記発光素子３と並列に十分に容量の大きいコンデンサを接続したことを特徴とする。
【００１７】
請求項８の発明は、請求項１〜７のいずれかに記載の電源装置を備える照明器具である。
【発明の効果】
【００１８】
請求項１の発明によれば、半導体スイッチング素子と電流検出抵抗、制御部および演算部のすべてを低電位側に配置することができ、簡単な回路構成で正確に負荷電流をフィードバック制御することができる。また、演算部は低電位側にあるため、制御部の一部として一体化することも可能である。
請求項２の発明によれば、誘導素子に流れる電流が直線的に増加することを有効に利用して検出電流の最小値と最大値の相加平均により平均電流を算出しているので、検出電流を積分する必要がなく、演算部の構成を簡単化できる。
【００１９】
請求項３の発明によれば、検出電流を積分することにより正確に平均電流を算出することができる。
請求項４の発明によれば、算出された平均電流の値を記憶して出力する記憶部を備えるので、電流検出抵抗に電流が流れない半導体スイッチング素子のオフ期間においても平均電流を出力できる。
請求項５の発明によれば、コストダウンと小型化が可能となる。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施形態１の回路図である。
【図２】本発明の実施形態１の動作説明図である。
【図３】従来例１の回路図である。
【図４】従来例２の回路図である。
【図５】従来例１、２の動作説明図である。
【図６】従来例３の回路図である。
【図７】従来例３の動作説明図である。
【発明を実施するための形態】
【００２１】
（基本構成）
図１は本発明の好ましい実施の形態を示す回路図である。商用交流電源ＶｓはダイオードブリッジＤＢにより全波整流されて、平滑用のコンデンサＣに直流電圧が充電される。コンデンサＣの正極はインダクタＬと発光ダイオード３の直列回路を介してＭＯＳＦＥＴよりなるスイッチング素子Ｑのドレイン電極に接続されている。スイッチング素子Ｑのソース電極は電流検出抵抗Ｒを介して接地されており、コンデンサＣの負極に接続されている。インダクタＬと発光ダイオード３の直列回路には、回生電流通電用のダイオードＤが図示された極性で接続されている。スイッチング素子Ｑのゲート電極には制御部１から供給されるＰＷＭ信号が印加されている。ＰＷＭ信号は高周波の矩形波電圧であり、Ｈｉｇｈレベルのときにスイッチング素子Ｑはオンとなり、Ｌｏｗレベルのときにスイッチング素子Ｑはオフとなる。
【００２２】
スイッチング素子ＱとインダクタＬ及びダイオードＤは周知のバック（Ｂｕｃｋ）コンバータを構成している。スイッチング素子Ｑがオンのとき、コンデンサＣの正極→インダクタＬ→発光ダイオード３→スイッチング素子Ｑ→電流検出抵抗Ｒ→コンデンサＣの負極の経路で電流が流れる。この電流はインダクタＬのインダクタンス値と（電源電圧−負荷電圧）で傾きの決まる漸増電流となる。スイッチング素子Ｑがオフすると、インダクタＬの蓄積エネルギーにより、インダクタＬ→発光ダイオード３→ダイオードＤ→インダクタＬの経路で回生電流が流れる。この電流はインダクタＬのインダクタンス値と負荷電圧で傾きの決まる漸減電流となる。ここでは、漸減電流がゼロにならないうちにスイッチング素子Ｑが再度オンとなる連続モードで動作するものとする。
【００２３】
スイッチング素子Ｑがオンのとき、電流検出抵抗Ｒには発光ダイオード３を介して流れる漸増電流が流れる。この電流は、電流検出抵抗Ｒの両端電圧Ｖｒとして演算部２により検出される。スイッチング素子Ｑがオフのときには、電流検出抵抗Ｒには電流が流れないから、図２の実線で示すように、演算部２に入力される電流検出値はゼロとなるが、この期間にも図２の破線で示すように発光ダイオード３には漸減電流が流れている。そこで、演算部２では、スイッチング素子Ｑのオン時に電流検出抵抗Ｒに流れる電流の平均値（図中の（Ｖｒ１＋Ｖｒ２）÷２）を演算し、制御部１に出力する。
【００２４】
制御部１はオペアンプで構成された差動増幅器を備え、目標値と演算部２の出力を比較し、演算部２から出力されるスイッチング素子Ｑのオン期間中の電流の平均値が目標値と一致するように、スイッチング素子Ｑのオン時間幅を増減するようにフィードバック制御する。具体的には、演算部２から出力されるスイッチング素子Ｑのオン期間中の電流の平均値が目標値よりも小さいときには、スイッチング素子Ｑのオン時間幅を増加させるように制御する。反対に、演算部２から出力されるスイッチング素子Ｑのオン期間中の電流の平均値が目標値よりも大きいときには、スイッチング素子Ｑのオン時間幅を減少させるように制御する。
【００２５】
＜実施例１＞
演算部２の具体的構成の一例を説明する。図２に示すように、演算部２では、スイッチング素子Ｑのオン時に電流検出抵抗Ｒに流れる電流の平均値（図中の（Ｖｒ１＋Ｖｒ２）÷２）を演算すれば良い。そこで、制御部１からスイッチング素子Ｑのゲート電極に供給されているＰＷＭ信号のＨｉｇｈ／Ｌｏｗを監視し、ＰＷＭ信号がＬｏｗレベルからＨｉｇｈレベルに立ち上がった直後のタイミングで電流検出抵抗Ｒの両端電圧Ｖｒをサンプルホールドすることにより、電流検出抵抗Ｒの電圧Ｖｒ１を計測する。また、ＰＷＭ信号がＨｉｇｈレベルからＬｏｗレベルに立ち下がる直前のタイミングで電流検出抵抗Ｒの両端電圧Ｖｒをサンプルホールドすることにより、電流検出抵抗Ｒの電圧Ｖｒ２を計測する。
【００２６】
ここで、サンプルホールド回路については周知であるので特に図示しないが、例えば、電流検出抵抗Ｒの両端電圧をアナログアンプにより増幅し、スイッチング素子Ｑがオンした直後に開く第１のアナログスイッチを介して第１のキャパシタに電圧Ｖｒ１を充電し、スイッチング素子Ｑがオフする直前に開く第２のアナログスイッチを介して第２のキャパシタに電圧Ｖｒ２を充電する。相加平均を求めるには、各キャパシタの出力をそれぞれ個別のバッファアンプを介して平均化回路（例えば抵抗値の等しい２個の抵抗の直列回路の両端）に印加し、その平均化された出力（前記２個の抵抗の接続点の電位）を演算部２の出力とすれば良い。
【００２７】
＜実施例２＞
演算部２の具体的構成の他の一例を説明する。ここでは、演算部２としてＡ／Ｄ変換機能を有する１チップＩＣを用いる。この１チップＩＣは、電流検出抵抗Ｒの電圧を増幅するアナログアンプと、アナログアンプの出力をＡ／Ｄ変換するＡ／Ｄコンバータと、ＰＷＭ信号のＨｉｇｈ／Ｌｏｗを識別する２値入力ポートと、スイッチング素子Ｑのオン／オフ周期に比べて十分に短い周期のタイミング信号を発生するタイマー回路と、ＰＷＭ信号がＨｉｇｈレベルとなってからＬｏｗレベルとなるまで前記タイマー回路のタイミング信号をカウントするオン時間カウンタと、ＰＷＭ信号がＨｉｇｈレベルとなってからＬｏｗレベルとなるまで前記タイマー回路のタイミング信号が発生する毎にＡ／Ｄコンバータの出力を加算して行く加算器と、ＰＷＭ信号がＨｉｇｈレベルからＬｏｗレベルに変化すると加算器の出力をオン時間カウンタのカウント値で除算する除算器と、除算器の最新の演算結果を記憶保持して出力する記憶部と、記憶部の記憶が更新された時点でオン時間カウンタと加算器をリセットする初期化部とを含んで構成される。以上の機能は１チップＩＣに集積化された論理回路で実現しても良いし、Ａ／Ｄ変換機能を有する１チップマイコンのソフトウェアで実現しても良い。
【００２８】
スイッチング素子ＱはｎチャンネルＭＯＳＦＥＴで安価に実現できるが、バイポーラトランジスタやＩＧＢＴで置き換えても良い。また、スイッチング素子Ｑは制御部１または演算部２の少なくとも一方と共に集積回路化しても良い。
【００２９】
発光ダイオード３は１個が図示されているが、複数個を直列接続または並列接続または直並列接続したものであっても良い。また、発光ダイオード３の代わりに、有機ＥＬ素子（ＯＬＥＤ）を接続しても構わない。さらに、発光素子と並列に十分に容量の大きいコンデンサを接続することが好ましい。
【００３０】
（照明器具の実施形態）
本発明の電源装置を用いた照明器具では、発光素子に流れる平均電流を精度良く制御することができる。したがって、例えば、光源として用いる赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤの平均電流をそれぞれ精度良く制御することが可能となり、青白い光や電球色などの各種の色温度を精度良く設定可能な小型のＬＥＤ照明器具を実現できる。また、制御部１と演算部２とスイッチング素子Ｑを集積回路化することにより飛躍的に小型化できるので、既存の白熱電球と置き換え可能な小型のＬＥＤ照明器具を実現できる。
【符号の説明】
【００３１】
１    制御部
２    演算部
３    発光ダイオード（発光素子）
Ｑ    スイッチング素子
Ｌ    インダクタ（誘導素子）
Ｄ    ダイオード
Ｃ    コンデンサ（直流電源）
Ｒ    電流検出抵抗
【図１】
2010170845.tif 000003
【図２】
2010170845.tif 000004
【図３】
2010170845.tif 000005
【図４】
2010170845.tif 000006
【図５】
2010170845.tif 000007
【図６】
2010170845.tif 000008
【図７】
2010170845.tif 000009