(57)【要約】【課題】撮像装置において、画素接地線電位と接地電位とのずれを低減する。【解決手段】２次元状に配置され、光を電気信号に変換する光電変換部を有する画素と、列方向に配置された画素と列方向に接続され、画素から読み出される電気信号を受け取る複数の垂直信号線と、各画素に接地電位を供給する画素接地線と、垂直信号線に読み出された電気信号を増幅する信号増幅部と、画素接地線とは別に設けられ、各信号増幅部に接地電位を供給する増幅部接地線とを備える。【選択図】      図１
2010187299.tif 000002
【特許請求の範囲】
【請求項１】
２次元状に配置され、光を電気信号に変換する光電変換部を有する画素と、
列方向に配置された前記画素と列方向に接続され、前記画素から読み出される電気信号を受け取る複数の垂直信号線と、
前記各画素に接地電位を供給する画素接地線と、
前記垂直信号線に読み出された前記電気信号を増幅する信号増幅部と、
前記画素接地線とは別に設けられ、前記各信号増幅部に接地電位を供給する増幅部接地線と
を備えたことを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置に関する。
【背景技術】
【０００２】
ビデオカメラや電子カメラなどに搭載されているＣＭＯＳ型の撮像装置は、入射光の光量に応じた電荷を蓄積する光電変換部を有する複数の画素がＮ行×Ｍ列の二次元マトリクス状に配置されている。また、撮像装置には、各画素に含まれる光電変換部に蓄積された電荷を電気信号として出力するためのトランジスタや、これらから出力される電気信号を行毎に読み出すための垂直信号線と垂直走査回路および行方向に列順に撮像装置の外部に電気信号を出力するための水平出力回路が集積されている(例えば、特許文献１参照)。
【０００３】
上述した各画素の光電変換部に対応して設けられたトランジスタや垂直信号線から信号を読み出すための様々な回路に接地電位を供給するために、撮像装置には、例えば、垂直信号線と平行して接地線(ＧＮＤ線)が設けられている。
【０００４】
また、従来のＣＭＯＳ型撮像装置では、各垂直信号線の出力端に配置された定電流源の接地，カラムアンプ内部の定電流源の接地，および各列毎の画素の接地は、行方向に配置された接地線に各列位置で接続されている。行方向に配置された接地線は、半導体製造時のマスクパターンの構成上、接地線の左右端(チップの左右端)に外部接地点を設けて外部の接地電位と、ここで接続される。  
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、比較的大型の撮像装置の場合、行長が大きく、接地線の全長は数十ミリオーダーの長さになるため、上述したカラムアンプ内部の接地線自体の電気抵抗も無視できない大きさになる。この接地線に各垂直信号線に対応するカラムアンプの動作電流が流れ込むと、カラムアンプの接地線において画面の左右と中央部とで電位差が生じる。
【０００６】
高輝度の被写体を撮影した際には、カラムアンプの動作状態が変わり、カラムアンプの動作電流も変化する場合があるので、カラムアンプ接地線の電位差も変動する。カラムアンプの接地線と画素部の接地線が共通に接続されている場合は、上記カラムアンプ接地線の電位変動が画素部にも伝わり、その結果、高輝度被写体の像の両側にスミアを発生させてしまう場合がある。
【０００７】
本発明は、画素接地線電位と接地電位とのずれを低減することが可能な撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上述した目的は、以下に開示する撮像装置によって達成することができる。
【０００９】
第１の観点の撮像装置は、２次元状に配置され、光を電気信号に変換する光電変換部を有する画素と、列方向に配置された画素と列方向に接続され、画素から読み出される電気信号を受け取る複数の垂直信号線と、各画素に接地電位を供給する画素接地線と、垂直信号線に読み出された電気信号を増幅する信号増幅部と、画素接地線とは別に設けられ、各信号増幅部に接地電位を供給する増幅部接地線とを備える。
【発明の効果】
【００１０】
上述した基本構成を備えた撮像装置では、画素共有接地線とアンプ接地線とを分離することにより、各画素および各画素から出力信号を読み出すための垂直信号線の接地電位に対して、カラムアンプの動作が影響を及ぼすことを防ぎ、画素接地線電位と接地電位とのずれを低減することができる。
【図面の簡単な説明】
【００１１】
【図１】撮像装置の一実施形態を示す図である。
【図２】結合接地線と画素接地線および増幅部接地線との接続を説明する図である。
【図３】結合接地線と画素接地線および電流源接地線との接続を説明する図である。
【図４】読み出し動作を表すタイミング図である。
【図５】高輝度被写体による接地線電位の変動を説明する図である。
【図６】結合接地線の別実施形態を示す図である。
【図７】撮像装置の別の実施形態を示す図である。
【発明を実施するための形態】
【００１２】
以下、図面に基づいて、本発明の実施形態について詳細に説明する。
【００１３】
図１に、撮像装置の一実施形態を示す。撮像装置１０１は、Ｍ行Ｎ列の２次元マトリクス状に配置された画素Ｐ(ｉ，ｊ)(ｉ＝１〜Ｍ，ｊ＝１〜Ｎ)と、各列に対応する垂直信号線ＶＬＩＮＥ(ｊ)(ｊ＝１〜Ｎ)、定電流源ＰＷ(ｊ)(ｊ＝１〜Ｎ)および信号増幅・蓄積部１０３ｊ(ｊ＝１〜Ｎ)と、垂直走査回路１０４と、水平出力回路１０５とを備える。
【００１４】
垂直走査回路１０４は、画素Ｐ(ｉ，ｊ)の信号を行単位で各列毎に配置された垂直信号線ＶＬＩＮＥ(ｊ)に読み出すためのタイミング信号を出力する。例えば、行番号ｉに対応するタイミング信号φＳＥＬ(ｉ)，タイミング信号φＲＥＳ(ｉ)，タイミング信号φＴＸ(ｉ)は、行番号ｉの画素Ｐ(ｉ，１)から画素Ｐ(ｉ，Ｎ)までのＮ列全ての画素に与えられる。尚、これらのタイミング信号については後で詳しく説明する。
【００１５】
各画素Ｐ(ｉ，ｊ)から読み出される信号は、それぞれの列に対応する垂直信号線ＶＬＩＮＥ(ｊ)に読み出される。また、各列の垂直信号線ＶＬＩＮＥ(ｊ)には、ソースフォロワ回路を構成する定電流源ＰＷ(ｊ)が列毎に配置される。
【００１６】
各画素Ｐ(ｉ，ｊ)の接地は、各列毎に列方向に配置された列方向画素接地線ＰｘＧＮＤｖ(ｊ)(ｊ＝１〜Ｎ)で供給される。また、列方向画素接地線ＰｘＧＮＤｖ(ｊ)は、行方向の画素の配列の間に配置された行方向画素接地線ＰｘＧＮＤｈ(ｉ)(ｉ＝１〜Ｍ)によって互いに接続されている。
【００１７】
つまり、図１に示した撮像装置では、２次元マトリクス状に画素が配置された撮像部１０２において、各列に対応する列方向画素接地線線ＰｘＧＮＤｖ(ｊ)と各行に対応する行方向画素接地線ＰｘＧＮＤｈ(ｉ)とがメッシュ状に結合された画素接地線が形成されている。
【００１８】
一方、各列の垂直信号線ＶＬＩＮＥ(ｊ)に出力される信号の増幅および蓄積を行う信号増幅・蓄積部１０３の接地は、行方向に配置された別の増幅部接地線(ＡｍｐＧＮＤ)１０６に接続されている。また、各列の垂直信号線ＶＬＩＮＥ(ｊ)に対応して配置される定電流源ＰＷ(ｊ)の接地用に、更に別の電流源接地線(ＰｗＧＮＤ)１０７が行方向に配置されている。
【００１９】
図１に示した撮像装置では、撮像部１０２の内部に配置されたメッシュ状の画素接地線と、上述した増幅部接地線１０６および電流源接地線１０７とは、列方向に配置された結合接地線１０８によって互いに結合されている。また、この結合接地線１０８に接地電位供給用のＧＮＤ端子が設けられている。また、図１に示したように、画素接地線に含まれる各行方向接地線ＰｘＧＮＤｈ(ｉ)を結合接地線１０８にそれぞれ接続することができる。
【００２０】
この構成では、結合接地線１０８でのみ素子端部で接続されているが、それを除けば、画素接地線は増幅部接地線１０６および電流源接地線１０７のいずれにも直接に接続されていない。つまり、画素接地線と増幅部接地線１０６および電流源接地線１０７とが分離されている。したがって、各列の列方向接地線ＰｘＧＮＤｖ(ｊ)が増幅部接地線１０６および電流源接地線１０７に各列位置で接続されていた従来構成に比べて、増幅蓄積部１０３の動作による増幅部接地線１０６の電位変動による画素接地線の電位の変動を抑え、画素接地線の電位と接地電位とのずれを低減することができる。
【００２１】
更に、撮像部１０２の外側に設けられる結合接地線１０８の低インピーダンス化を図ることにより、この結合接地線１０８に接続される画素接地線、増幅部接地線１０６および電流源接地線１０７それぞれのインピーダンスの低減を図ることができる。これにより、これらの接地線の電位と供給される接地電位との差をより一層抑制することができる。
【００２２】
なお、撮像部１０２の半導体および配線パターンによって、各行方向画素接地線ＰｘＧＮＤｈ(ｉ)を形成する方法の詳細については、本出願人が先に出願した特願２００８−３１９４２２「撮像装置」を参照されたい。
【００２３】
以下、図１に示した各部の詳細構成および動作を説明する。また、図２に、結合接地線と画素接地線および増幅部接地線との接続を説明する図を示し、図３に、結合接地線と画素接地線および電流源接地線との接続を説明する図を示す。
【００２４】
図２では、２次元マトリクス状に配置された画素Ｐ(ｉ，ｊ)のうち、行番号Ｍで示される行に属する各画素Ｐ(Ｍ，ｊ)，Ｐ(Ｍ，ｊ＋１)…Ｐ(Ｍ，Ｎ)の詳細構成と、これらの各画素が属する列に対応する信号増幅・蓄積部１０３ｊ、１０３ｊ＋１、…、１０３Ｎの詳細構成とを示した。また、図３には、行番号１，２で示される行に含まれる各画素Ｐ(ｉ，ｊ)(ｉ＝１、２，ｊ＝１〜Ｎ)と、各列に対応する定電流源ＰＷ（ｊ）(ｊ＝１からＮ)を示した。
【００２５】
図２に示したように、画素Ｐ(ｉ，ｊ)は、フォトダイオードＰＤと、転送用トランジスタＴｒ１と、増幅用トランジスタＴｒ２と、選択用トランジスタＴｒ３と、リセット用トランジスタＴｒ４とで構成される。尚、ＶＤＤは電源、ＧＮＤは接地、ＦＤはフローティングデフュージョン部（浮遊拡散領域）を示している。
【００２６】
図２において、フォトダイオードＰＤに入射した光は光電変換され電荷として蓄積される。フォトダイオードＰＤに蓄積された電荷は、タイミング信号φＴＸ(ｉ)が転送用トランジスタＴｒ１のゲートに入力されるとＦＤ部に転送され、増幅用トランジスタＴｒ２によって増幅される。増幅用トランジスタＴｒ２によって増幅された信号は、タイミング信号φＳＥＬ(ｉ)が選択用トランジスタＴｒ３のゲートに入力されると垂直信号線ＶＬＩＮＥ(ｊ)に読み出される。尚、リセット用トランジスタＴｒ４のゲートにタイミング信号φＲＥＳ(ｉ)が入力されると、ＦＤ部をリセット電圧(ＶＤＤ−Ｖｔ−ΔＶｔ)にリセットする。ここで、Ｖｔはしきい値電圧、ΔＶｔはバックゲート効果による変動分である。
【００２７】
図２に示した撮像装置では、画像信号蓄積前のノイズ成分を含むダーク信号と撮像装置の受光面に入射した被写体光の情報を含む画像信号とが、各画素Ｐ(ｉ，ｊ)から垂直信号線ＶＬＩＮＥ(ｊ)に読み出される。まず、あらかじめ、タイミング信号φＲＥＳ(ｉ)に応じてリセットトランジスタＴｒ４をオンとして、ＦＤ部をリセットする。続いてリセットを解除すると、ＦＤ部はフローティング状態となる。この状態でＦＤ部の電位が増幅トランジスタＴｒ２のゲートに印加された際に、垂直信号線ＶＬＩＮＥ（ｊ）に読み出される信号がダーク信号である。ここで、ＦＤ部の電位の基準は、各画素Ｐ（ｉ，ｊ）の接地が接続されている列方向接地線ＰｘＧＮＤｖ（ｊ）の電位である。一方、画像信号は、被写体光の入射に応じて、フォトダイオードＰＤで生成された電荷が、タイミング信号φＴｘ(ｉ)に応じて転送トランジスタＴｒ１からＦＤ部に転送され、このＦＤ部に蓄積された電荷に対応する電位を増幅トランジスタＴｒ２のゲートに印加した際に、垂直信号線ＶＬＩＮＥ（ｎ）に読み出される信号である。
【００２８】
このようにして各列の垂直信号線ＶＬＩＮＥ(ｊ)に読み出された信号は、対応する信号増幅・蓄積部１０３ｊに備えられたカラムアンプ(ＣＡＭＰｊ)によって増幅される。なお、図２において、各列のカラムアンプ(ＣＡＭＰｊ)を鎖線で囲んで示した。
【００２９】
各列のカラムアンプ(ＣＡＭＰｊ)は、コンデンサＣｆとコンデンサＣｉｎを含み、これらのコンデンサの容量値の比で決まる増幅率の反転増幅器である。また、カラムアンプに含まれる差動増幅器の負入力端子には、参照用電位Ｖｒｅｆが不図示の参照電圧線によって与えられ、一方、正入力端子には、コンデンサＣｉｎを介して対応する垂直信号線ＶＬＩＮＥ(ｊ)が接続されている。
【００３０】
また、このカラムアンプ(ＣＡＭＰｊ)の帰還回路のコンデンサＣｆの両端には、アンプリセット用トランジスタＴｒ５のソースとドレインが接続されている。タイミング信号φＣＡＲＳＴをトランジスタＴｒ５のゲートに与えると、コンデンサＣｆに蓄積された電荷は放電してリセットされる。尚、本撮像装置１０１は、画素リセット後に画素から読み出したダーク信号をコンデンサＣｉｎに接続された状態でＣＡＲＳＴ解除を行う。この状態で基準レベル出力となるＶｒｅｆ電位がカラムアンプから出力される。続いて画像信号を読み出すが、ダーク信号との差分がゲイン倍されてカラムアンプから出力される。よって、カラムアンプ(ＣＡＭＰｊ)は、読み出す際に画像信号からダーク信号を減算し、各列の画素間のばらつきを低減する。
【００３１】
カラムアンプ(ＣＡＭＰｊ)の出力は、画像信号蓄積用トランジスタＴｒ６およびダーク信号蓄積用トランジスタＴｒ７のドレインに接続される。カラムアンプ(ＣＡＭＰｊ)がリセットされた後、タイミング信号φＴＤがダーク信号蓄積用トランジスタＴｒ７のゲートに入力されるとダーク信号蓄積用トランジスタＴｒ７がオンして、コンデンサＣｄがカラムアンプ(ＣＡＭＰｊ)の出力電圧になるまで充電される。画素から画像信号が読み出された後、タイミング信号φＴＳが画像信号蓄積用トランジスタＴｒ６のゲートに入力されると、画像信号蓄積用トランジスタＴｒ６がオンして、コンデンサＣｓがカラムアンプ(ＣＡＭＰｊ)の出力電圧になるまで充電される。図２に示すように、各信号増幅・蓄積部１０３ｊの差動増幅器の接地端子および画像信号、ダーク信号にそれぞれ対応するコンデンサＣｓ，Ｃｄの接地端子は、増幅部接地線１０６に接続されている。
したがって、増幅部接地線１０６の電位を基準とするコンデンサＣｓの電圧は画像信号として、同じくコンデンサＣｄの電圧はダーク信号として、それぞれ水平出力回路１０５に入力される。
【００３２】
水平出力回路１０５は、各列毎のコンデンサＣｓに蓄積された画像信号と、コンデンサＣｄに蓄積されたダーク信号とをそれぞれ入力して、行単位で列順に外部に出力する。この時、カラムアンプ(ＣＡＭＰｊ)の列間のばらつきを更に少なくするために、水平出力回路１０５の出力用アンプ（非図示）でコンデンサＣｓに蓄積された画像信号と、コンデンサＣｄに蓄積されたダーク信号を別々に読み出し、素子の外部で画像信号からダーク信号を引き算して、カラムアンプＣＡＭＰ（ｘ）の列間ばらつきを除去した信号を得ることができる。尚、画像信号からダーク信号を引き算する処理は、前述のように撮像装置１０１の外部で行っても良いし、差動アンプを用いて素子の内部で行っても構わない。
【００３３】
ここで、各画素Ｐ(ｉ，ｊ)からダーク信号および画像信号を読み出して、各列のコンデンサＣｄおよびコンデンサＣｓに各信号が保持されるまでの一連の動作について、図４のタイミングチャートを用いて説明する。
【００３４】
図４は、ｉ行目と(ｉ＋１)行目から信号を読み出す時のタイミングを示している。図４において、期間Ｔ１は(ｉ−１)行目のＮ個の画素Ｐ(ｉ−１，ｊ)(ｊ＝１〜Ｎ)から読み出した１行分の信号を列順に水平出力回路１０３から読み出して撮像装置１０１の外部に出力する期間を示している。
【００３５】
次の期間Ｔ２は、ｉ行目の各画素Ｐ(ｉ，ｊ)(ｊ＝１〜Ｎ)から１行分のダーク信号および画像信号を読み出して、各列のコンデンサＣｄおよびコンデンサＣｓに各信号が保持されるまでの期間を示している。期間Ｔ２の開始時、先ず、タイミング信号φＳＥＬ(ｉ)が期間Ｔ５でオンになると同時に、タイミング信号φＲＥＳ(ｉ)が期間Ｔ５でオフになる。タイミング信号φＳＥＬ(ｉ)がオン，タイミング信号φＴＸ(ｉ)がオフ，タイミング信号φＲＥＳ(ｉ)がオフなので、図２で説明したように、リセット時のＦＤ部の電荷、つまりダーク信号が増幅トランジスタＴｒ２および選択トランジスタＴｒ３を介して各列の垂直信号線ＶＬＩＮＥ(ｊ)に読み出される。
【００３６】
次に、期間Ｔ６でタイミング信号φＴＤ(ｉ)がオンになるので、期間Ｔ６の間、垂直信号線ＶＬＩＮＥ(ｊ)に読み出されたダーク信号は、カラムアンプＣＡＭＰｊおよびトランジスタＴｒ７を介してタイミング信号φＴＤ(ｉ)がオフするまで各列のコンデンサＣｄに蓄積される。
【００３７】
次に、タイミング信号φＴＤ(ｉ)がオフした後、タイミング信号φＴＸ(ｉ)が期間Ｔ７でオンになる。期間Ｔ７では、被写体光の入射に応じてフォトダイオードＰＤで生成された電荷が、転送トランジスタＴｒ１を介してＦＤ部に転送され、この電荷の量に応じた画像信号が垂直信号線ＶＬＩＮＥ(ｊ)に読み出される。
【００３８】
このようにして各列の垂直信号線ＶＬＩＮＥ(ｊ)に読み出された画像信号は、期間Ｔ８でタイミング信号φＴＳがオンとなったときに、カラムアンプＣＡＭＰｊおよびトランジスタＴｒ６を介して、タイミング信号φＴＳがオフするまで各列のコンデンサＣｓに蓄積される。
【００３９】
上述したようにして、ダーク信号と画像信号とがそれぞれ各列のコンデンサＣｄとコンデンサＣｓとに蓄積されると、ｉ行目の各画素Ｐ(ｉ，ｊ)(ｊ＝１〜Ｎ)についてのダーク信号および画像信号の読み出しは終了し、タイミング信号φＳＥＬ(ｉ)はオフに、タイミング信号φＲＥＳ(ｉ)はオンに戻る。
【００４０】
次の期間Ｔ３では、水平出力回路１０５は、各列のコンデンサＣｄとコンデンサＣｓとにそれぞれ蓄積されたｍ行目のＮ列分のダーク信号と画像信号とを列順に読み出して撮像装置１０１の外部に出力する。
【００４１】
次の期間Ｔ４では、期間Ｔ２の各タイミング信号φＳＥＬ(ｉ)，φＲＥＳ(ｉ)，φＴＸ(ｉ)と同様に、(ｉ＋１)行目の各タイミング信号φＳＥＬ(ｉ＋１)，φＲＥＳ(ｉ＋１)，φＴＸ(ｉ＋１)によって、(ｉ＋１)行目の各画素Ｐ(ｉ＋１，ｊ)(ｊ＝１〜Ｎ)からダーク信号と画像信号とを読み出して、それぞれ各列のコンデンサＣｄとコンデンサＣｓとに蓄積する。各列のコンデンサＣｄとコンデンサＣｓとにそれぞれ蓄積された(ｉ＋１)行目のＮ列分のダーク信号と画像信号は、水平出力回路１０５によって列順に読み出され、撮像装置１０１の外部に出力される。
【００４２】
同様にして、行番号１〜Ｍまでの各行の画像信号およびダーク信号が順次に水平出力回路１０５に読み込まれ、撮像装置１０１の外部に出力される。
【００４３】
上述したように、各画素Ｐ(ｉ，ｊ)のＦＤ部は、ＶＤＤを基準としてリセットされ、ダーク信号や画像信号もそのリセット電位を基準として発生する。したがって、画素接地線の分布抵抗により、各画素間で接地電位に差が生じても、時間的な変化がなく一定であれば、読み出し時に相殺されるので信号出力に影響を与えることはない。
【００４４】
ところが、２次元マトリクス状に配置された有効画素領域に、光源などの高輝度被写体が含まれる場合、その被写体像が投影される行の画素Ｐ(ｉ，ｊ)の増幅トランジスタＴｒ２の出力が過大となり、垂直信号線ＶＬＩＮＥ(ｊ)の電位が定電流源ＰＷ(ｊ)の動作に必要なオーバードライブ電圧よりも低下してしまう。この結果、各列の定電流源ＰＷ(ｊ)は、定電流を維持できなくなり、電流源接地線１０７に流れ込む電流値が低下する。
【００４５】
一方、カラムアンプＣＡＭＰｊも飽和するため、カラムアンプＣＡＭＰｊのコモン電流源(図示せず)の動作点電位が低下し、カラムアンプＣＡＭＰｊのコモン電流源の電流もわずかに低下する。
【００４６】
この結果、例えば、図５において実線で示すように、高輝度被写体がある行についてダーク信号を取得する際の増幅部接地線１０６または電流源接地線１０７の電位は、破線で示した高輝度被写体がない行についてダーク信号を取得する際の増幅部接地線１０６または電流源接地線１０７の電位に比べて僅かに低下し、電位差が生じる。
【００４７】
増幅部接地線１０６および電流源接地線１０７と画素接地線とが、画素列ごとに結合されていた従来構成の撮像装置では、上述した電位差が、最終的に出力される画像の高輝度部分の両側にスミアを発生させる原因となっていた。
【００４８】
これに対して、図１に示した撮像装置１０１では、上述した増幅部接地線１０６および電流源接地線１０７と画素接地線とは、有効画素領域の外部に設けられた結合接地線１０８によって結合されている。つまり、有効画素領域内に配置された各画素Ｐ(ｉ，ｊ)に接地電位を与える画素接地線と、増幅部接地線１０６および電流源接地線１０７とは分離されている。したがって、図５に示したような電位差が、各画素Ｐ(ｉ，ｊ)のＦＤ部の接地電位の差となって増幅トランジスタＴｒ２に伝わることはない。それ故、高輝度被写体の有無による増幅部接地線１０６および電流源接地線１０７の電位の変動が、各画素から読み出されるダーク信号の出力に差を生じさせることはない。
【００４９】
このように、図１に示した撮像装置１０１では、高輝度の被写体を撮影した際に取得した画像の高輝度部分の両側にスミアが現れる現象を低減させることができる。
【００５０】
なお、各接地線の配置は、図１に示した配置に限らず、画素接地線と増幅部接地線１０６との分離が図れればどのようなものでも適用できる。
【００５１】
例えば、図６に示すように、メッシュ状に形成された画素接地線ＰｘＧＮＤを有効画素領域の両側に配置された結合接地線１０８ａ，１０８ｂに接続し、これらの結合接地線１０８ａ，１０８ｂに設けた接地端子を外部の接地端子に接続することもできる。また、増幅部接地線１０６および電流源接地線１０７を、上述した２本の結合接地線１０８ａ，１０８ｂによって結合して、更に、接地線の低インピーダンス化を図ることもできる。
【００５２】
また、結合接地線１０８から増幅部接地線１０６および電流源接地線１０７を分離し、画素接地線ＰｘＧＮＤと増幅部接地線１０６と電流源接地線１０７とのそれぞれについて、外部接地端子を設けて接地することもできる。また、画素接地線ＰｘＧＮＤは、図１、図６に示したメッシュ状に限らず、例えば、各行の行方向画素接地線ＰｘＧＮＤｈ(ｉ)を結合接地線１０８によって結合する構成を採用することも可能である。
【００５３】
また、図７に示すように、カラムアンプを画面の上側と下側の両方に配置することもできる。このようにすると、画素２列分の幅に１つのカラムアンプ回路を配置すればよくなるので、特に多画素化のために画素ピッチが縮小した場合に、カラムアンプのレイアウトスペースを確保するのに有効である。更に、出力回路が上下２ヶ所に配置できるので、多チャンネル出力化してフレームレートを高速化する場合にも有効である。このとき、画像の上下対称性を保つため、画素電流源も画面の上下に配置することが好ましい。なお、図１、図６に示した配置では、増幅部接地線(１０６)と電流源接地線(１０７)とが分離していたが、図７に示す配置ではレイアウト上分離が困難なため、増幅部接地線と電流源接地線とを共通としている。このような配置でも、高輝度部被写体の有無による増幅部および電流源接地線の電位変動が、各画素から読み出されるダーク信号の出力に差を生じさせることを防ぎ、高輝度部被写体の両脇にスミアが現れる現象を低減することができる。
【符号の説明】
【００５４】
１０１…撮像装置、１０２…撮像部、１０３…信号増幅・蓄積部、１０４…垂直走査回路、１０５…水平出力回路、１０６…増幅部接地線(ＡＭＰＧＮＤ)，１０７…電流源接地線(ＰＷＧＮＤ)，１０８…結合接地線、ＰＷ(ｊ)…定電流源、ＶＬＩＮＥ…垂直信号線、ＰｘＧＮＤｖ(ｊ)…列方向画素接地線、ＰｘＧＮＤｈ(ｉ)…行方向画素接地線、ＣＡＭＰｊ…カラムアンプ、ＰＤ…フォトダイオード、ＦＤ…フローティングデフュージョン部、Ｔｒ１〜Ｔｒ７…トランジスタ、Ｃｉｎ，Ｃｆ、Ｃｄ，Ｃｓ…コンデンサ。
【先行技術文献】
【特許文献】
【００５５】
【特許文献１】特開平１１−１９６３３１号公報
【図１】
2010187299.tif 000003
【図２】
2010187299.tif 000004
【図３】
2010187299.tif 000005
【図４】
2010187299.tif 000006
【図５】
2010187299.tif 000007
【図６】
2010187299.tif 000008
【図７】
2010187299.tif 000009