(57)【要約】【課題】半導体層のエッジ部分の形状バラツキに起因する電流バラツキを低減すると共に特性劣化を抑制し、更に外乱の影響を防止する光センサ素子を提供することを課題とする。【解決手段】電流方向における半導体層（真性領域３）のエッジ部分をＰ＋拡散領域にしたので、このエッジ部分がアノード電極６となり、光センサ素子の性能を決める電流がエッジ部分に流れることを防止できる。これにより、シリコンエッジの形状バラツキに起因する電流バラツキを低減すると共に特性劣化を抑制し、更に外乱の影響を防止することができる。【選択図】図１
2010161255.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板上に形成される光センサ素子において、
入射光に基づいてアノード電極とカソード電極との間に電流を発生し、当該電流方向に交わる断面がメサ型である半導体層を備え、
少なくともリン、ボロンの不純物を注入し、前記電流方向における前記半導体層のエッジ部分をＰ＋拡散領域又はＮ＋拡散領域にしたことを特徴とする光センサ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁基板上に形成される光センサ素子の技術に関する。
【背景技術】
【０００２】
近年、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法等により透明な絶縁基板上にさまざまな物質の薄膜を形成し、切削や研削等の作業を繰り返し行うことにより、走査線や信号線からなる表示素子や、太陽光や蛍光灯といった外光を検知する光センサ素子等を形成して、画像表示装置を製造することが盛んに行われている。
【０００３】
図３は、このような絶縁基板上に形成された従来のＰＩＮ構造の光センサ素子の上面図である。この光センサ素子は、コンタクトホール１０から入射した入射光に基づいてアノード電極６とカソード電極１１との間に電流を発生させるポリシリコンからなる半導体を備えている。具体的には、アノード電極６及びカソード電極１１に接続している半導体の両端に不純物を注入してＰ＋拡散領域８及びＮ＋拡散領域９を形成し、不純物が注入されていない中央部の半導体を真正領域３としてＰＩＮ構造化し、入射光によって励起された電子が異なるバンドギャップの領域間で移動する原理を利用して電流を発生させている。
【０００４】
図４は、図３に示した光センサ素子におけるＡ−Ａ’の断面図である。Ａ−Ａ’における光センサ素子は、透明な絶縁基板であるガラス基板１の上にアンダーコート層２を製膜し、更にその上にポリシリコン層を堆積させた後に所望する幅のみを残して左右を切削することで真正領域３を形成し、また更にその上にゲート絶縁膜４、層間絶縁膜５、パッシベーション絶縁膜７を順に堆積した層構造状態となっている。
【０００５】
なお、このような光センサ素子は、例えば特許文献１に開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−１９６３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、図４に示すように真正領域３のエッジ部分が台形（Ｐ＋拡散領域８及びＮ＋拡散領域９についても同様）、換言すれば、アノード電極６とカソード電極１１との間に流れる電流方向に交わる断面がメサ型であり、当該エッジ部分が静電気やノイズ等の外乱の影響を受けやすいため、電流バラツキが大きくなるという問題があった。また、切削によって形成された当該電流方向におけるエッジ部分の表面形状は均一でないため、やはり電流バラツキが大きくなるという問題があった。さらに、エッジ部分に電界が集中しやすいため、特性劣化が大きくなるという問題もあった。
【０００８】
本発明は、上記を鑑みてなされたものであり、半導体層のエッジ部分の形状バラツキに起因する電流バラツキを低減すると共に特性劣化を抑制し、更に外乱の影響を防止する光センサ素子を提供することを課題とする。
【課題を解決するための手段】
【０００９】
請求項１に記載の本発明は、絶縁基板上に形成される光センサ素子において、入射光に基づいてアノード電極とカソード電極との間に電流を発生し、当該電流方向に交わる断面がメサ型である半導体層を備え、少なくともリン、ボロンの不純物を注入し、前記電流方向における前記半導体層のエッジ部分をＰ＋拡散領域又はＮ＋拡散領域にしたことを要旨とする。
【００１０】
本発明にあっては、電流方向における半導体層のエッジ部分をＰ＋拡散領域又はＮ＋拡散領域にしたため、エッジ部分がアノード電極又はカソード電極となり、光センサ素子の性能を決める電流がエッジ部分に流れることを防止できる。これにより、シリコンエッジの形状バラツキに起因する電流バラツキを低減すると共に特性劣化を抑制し、更に外乱の影響を防止することができる。
【発明の効果】
【００１１】
本発明によれば、半導体層のエッジ部分の形状バラツキに起因する電流バラツキを低減すると共に特性劣化を抑制し、更に外乱の影響を防止する光センサ素子を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】本実施の形態に係る光センサ素子の上面図である。
【図２】本実施の形態に係る光センサ素子の断面図である。
【図３】従来の光センサ素子の上面図である。
【図４】従来の光センサ素子の断面図である。
【発明を実施するための形態】
【００１３】
以下、本実施の形態について図面を用いて説明する。
【００１４】
図１は、本実施の形態に係る光センサ素子の上面図である。この光センサ素子は、既に背景技術でも説明したようにＣＶＤ法等により製膜工程、切削工程等の薄膜プロセスを経て絶縁基板上に形成され、太陽光や蛍光灯等の外光を検知する機能を備えている。
【００１５】
具体的には、コンタクトホール１０から入射した入射光に基づいてアノード電極６とカソード電極１１との間に電流を発生させ、この電流が流れる方向（図１に示す横軸方向）に交わる断面（図１に示す縦軸方向の断面）がメサ型であるポリシリコンからなる半導体層を備えている。
【００１６】
そして、この半導体層は、アノード電極６及びカソード電極１１に接続している両端部にリンやボロン等の不純物を注入してＰ＋拡散領域８及びＮ＋拡散領域９を形成し、不純物が注入されていない中央部の半導体層を真正領域３としてＰＩＮ構造化されており、入射光によって励起された電子が異なるバンドギャップの領域間で移動する原理を利用して電流を発生させる。また、電流方向における半導体層（真正領域３）のエッジ部分においても同様に、リンやボロン等の不純物を注入し、当該エッジ部分をＰ＋拡散領域８にしている。すなわち、図１に示すように、従来のＰ＋拡散領域８の上端及び下端を真性領域３
2010161255.tif 000003
【００１７】
また、図１に示した光センサ素子におけるＡ−Ａ’の断面を図２に示す。Ａ−Ａ’における光センサ素子は、図４に示した従来の光センサ素子と同様に、透明な絶縁基板であるガラス基板１の上にアンダーコート層２を製膜し、更にその上にポリシリコンを堆積させた後に所望する幅のみを残して左右を切削することで真正領域３を形成すると共に上記不純物を真性領域３のエッジ部分に注入してＰ＋拡散領域８を形成し、また更にその上にゲート絶縁膜４、層間絶縁膜５、パッシベーション絶縁膜７を順に堆積した層構造状態となっている。
【００１８】
本実施の形態によれば、電流方向における半導体層（真性領域３）のエッジ部分をＰ＋拡散領域にしたことによりエッジ部分がアノード電極６となり、光センサ素子の性能を決める電流がエッジ部分に流れることを防止できる。これにより、シリコンエッジの形状バラツキに起因する電流バラツキを低減すると共に特性劣化を抑制し、更に外乱の影響を防止することができる。
【００１９】
なお、半導体層（真正領域３）のエッジ部分をＰ＋拡散領域にするのに代えて、Ｎ＋拡散領域にした場合であっても同様の効果を得ることができる。
【符号の説明】
【００２０】
１…ガラス基板
２…アンダーコート層
３…真正領域
４…ゲート絶縁膜
５…層間絶縁膜
６…アノード電極
７…パッシベーション絶縁膜
８…Ｐ＋拡散領域
９…Ｎ＋拡散領域
１０…コンタクトホール
１１…カソード電極
【図１】
2010161255.tif 000004
【図２】
2010161255.tif 000005
【図３】
2010161255.tif 000006
【図４】
2010161255.tif 000007