(57)【要約】【課題】繋ぎ露光において、マスクパターンの一端部を幅広に形成したマスクを使用しなくても、マスクの相対的な位置ずれに伴う配線抵抗の増大や配線信頼性の低下などの電気的な特性劣化を抑制する。【解決手段】本発明の半導体装置は、半導体基板上で隣り合う第１の露光領域及び第２の露光領域のうち、第１の露光領域に第１の露光マスクを用いて形成された第１配線パターン101と、第１配線パターン101と繋ぎ合わせるための配線パターンとして、第１配線パターン101と同層でかつ第２の露光領域に第２の露光マスクを用いて形成された第２配線パターン102と、第１配線パターン101と第２配線パターン102との繋ぎ合わせ部分に形成されたビア103,104と、ビア103,104の間に形成された繋ぎパターン105とを備える。【選択図】図１
2010098095.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上で隣り合う第１の露光領域及び第２の露光領域のうち、前記第１の露光領域に第１の露光マスクを用いて形成された第１配線パターンと、
前記第１配線パターンと繋ぎ合わせるための配線パターンとして、前記第１配線パターンと同層でかつ前記第２の露光領域に第２の露光マスクを用いて形成された第２配線パターンと、
前記第１配線パターンと前記第２配線パターンとの繋ぎ合わせ部分に形成されたビアとを備え、
前記第１配線パターン及び前記第２配線パターンを、前記ビアを含む配線経路を介して電気的に接続してなる
半導体装置。
【請求項２】
前記配線経路は、前記第１配線パターンの一端部と前記第２配線パターンの一端部とを繋ぎ合わせるべく、前記第１配線パターンの一端部に接続する状態で形成された第１ビアと、前記第２配線パターンの一端部に接続する状態で形成された第２ビアと、前記第１ビア及び前記第２ビアに接続する状態で前記第１配線パターン及び前記第２配線パターンと異なる層に形成された繋ぎ配線部とを有する
請求項１記載の半導体装置。
【請求項３】
前記繋ぎ配線部は、前記第１配線パターン及び前記第２配線パターンの上層又は下層に形成された繋ぎパターンからなる
請求項２記載の半導体装置。
【請求項４】
前記繋ぎ配線部は、前記半導体基板の表層部に形成された不純物領域からなる
請求項２記載の半導体装置。
【請求項５】
前記ビアは、前記第１配線パターンの一端部と前記第２配線パターンの一端部とを繋ぎ合わせるべく、前記第１配線パターンの一端部と前記第２配線パターンの一端部とに接続する状態で形成されている
請求項１記載の半導体装置。
【請求項６】
前記ビアは、前記第１配線パターンの一端部に接続する状態で形成された第１ビアと、前記第２配線パターンの一端部に接続する状態で形成された第２ビアとを有し、前記第１ビアと前記第２ビアが前記繋ぎ合わせ部分で結合されている
請求項５記載の半導体装置。
【請求項７】
半導体基板上で隣り合う第１の露光領域及び第２の露光領域のうち、前記第１の露光領域に第１の露光マスクを用いて第１配線パターンを形成する工程と、
前記第１配線パターンと繋ぎ合わせるための配線パターンとして、前記第１配線パターンと同層でかつ前記第２の露光領域に第２の露光マスクを用いて第２配線パターンを形成する工程と、
前記第１配線パターンの一端部に接続する状態で第１ビアを形成する工程と、
前記第２配線パターンの一端部に接続する状態で第２ビアを形成する工程と、
前記第１ビアと前記第２ビアとの間に架け渡す状態で前記第１配線パターン及び前記第２配線パターンの上層又は下層に繋ぎ配線部を形成する工程
を有する半導体装置の製造方法。
【請求項８】
半導体基板上で隣り合う第１の露光領域及び第２の露光領域のうち、前記第１の露光領域に第１の露光マスクを用いて第１配線パターンを形成する工程と、
前記第１配線パターンと繋ぎ合わせるための配線パターンとして、前記第１配線パターンと同層でかつ前記第２の露光領域に第２の露光マスクを用いて第２配線パターンを形成する工程と、
前記第１配線パターンの一端部と前記第２配線パターンの一端部とに接続する状態でビアを工程と
を有する半導体装置の製造方法。
【請求項９】
半導体基板の表層部に素子分離部を形成するとともに、当該素子分離部で分離された領域に不純物領域を形成する工程と、
前記半導体基板の表層部を覆う層間絶縁膜に、前記不純物領域に接続する状態で２つのビアを形成する工程と、
前記層間絶縁膜又はそれよりも上層の層間絶縁膜の上に、前記２つのビアのうち一方のビアと電気的に接続する状態で、第１の露光マスクを用いて第１配線パターンを形成する工程と、
前記第１配線パターンと同層に、前記２つのビアのうち他方のビアと電気的に接続する状態で、第２の露光マスクを用いて第２配線パターンを形成する工程と
を有する半導体装置の製造方法。
【請求項１０】
半導体基板上で隣り合う第１の露光領域及び第２の露光領域のうち、前記第１の露光領域に第１の露光マスクを用いて第１配線パターンを形成する工程と、
前記第１配線パターンと繋ぎ合わせるための配線パターンとして、前記第１配線パターンと同層でかつ前記第２の露光領域に第２の露光マスクを用いて第２配線パターンを形成する工程とを有し、
前記第１配線パターンを形成する工程では、前記第１の露光マスクとして、前記第１配線パターンに対応して遮光材料により形成された第１のマスクパターンと、当該第１のマスクパターンの一端部の両側にハーフトーン材料により形成された半透過部とを有する露光マスクを用い、
前記第２配線パターンを形成する工程では、前記第２の露光マスクとして、前記第２配線パターンに対応して遮光材料により形成された第２のマスクパターンと、当該第２のマスクパターンの一端部の両側にハーフトーン材料により形成された半透過部とを有する露光マスクを用い、
前記第１の露光マスクを用いた露光処理と前記第２の露光マスクを用いた露光処理では、前記第１のマスクパターンの一端部を含む前記第１の露光マスクの一部と前記第２のマスクパターンの一端部を含む前記第２の露光マスクの一部とが互いに重なり合う位置関係で、前記半導体基板と対向する位置に前記第１の露光マスクと前記第２の露光マスクを配置する
半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関する。詳しくは、１回で露光できない大面積の半導体装置とその製造方法に適用して好適な技術に関する。
【背景技術】
【０００２】
半導体装置の製造工程に含まれるリソグラフィ工程では、縮小投影型の露光装置（ステッパー）を用いて、半導体基板（半導体ウエハ）上に微細な配線パターンを形成している。この種の露光装置では、１回の露光ショットで露光可能な領域（以下、「露光領域」）に限界がある。このため、半導体基板上で露光装置の露光領域よりも広い面積を露光する場合は、露光する位置を平面的にずらして複数回に分けて露光する方法が採用されている（例えば、特許文献１を参照）。
【０００３】
また、例えば、リニアイメージセンサのように横長の半導体装置を製造する場合は、ベースとなる半導体基板上で、個々の半導体装置のサイズに対応する横長の単位基板領域を、長手方向で左右に分割し、左側と右側で別々に露光を行なっている。具体的には、図５７に示すように、半導体基板１上で区画された単位基板領域（矩形の領域）を、それぞれ第１の露光領域２Ｌと第２の露光領域２Ｒに分割し、各々の露光領域２Ｌ，２Ｒを別々に露光している。また、露光用のマスク（レクチル）として、図５８に示すように、左ショット用の露光マスク（以下、単に「マスク」と記す）３と、右ショット用のマスク４を作製している。そして、第１の露光領域２Ｌはマスク３を用い、第２の露光領域２Ｒはマスク４を用いて、それぞれ露光している。マスク３は、遮光領域５と、当該遮光領域５で囲まれた露光パターン領域６とを有する。同様に、マスク４は、遮光領域７と、当該遮光領域７で囲まれた露光パターン領域８とを有する。そして、各々のマスク３，４の露光パターン領域６，８に、それぞれマスクパターン（後述）が形成されている。
【０００４】
実際のリソグラフィ工程では、半導体基板１上にスピンコート法等によりフォトレジスト膜を形成した後、当該フォトレジスト膜を、例えば、左ショット用のマスク３を用いて露光した後、右ショット用のマスク４を用いて露光する。その後、フォトレジスト膜をPost Exposure Bake（PEB）で熱処理した後、現像液（例えば、TMAH2.38%水溶液）にてフォトレジスト膜の現像処理を行なう。
【０００５】
フォトレジスト膜の露光処理では、左ショット用のマスク３の一部３ａと、右ショット用のマスク４の一部４ａを、互いに重なり合う位置関係で、それぞれ半導体基板１と対向する位置に順に配置する。このため、図５９に示すように、上記マスク３を用いて露光される第１の露光領域２Ｌと、上記マスク４を用いて露光される第２の露光領域２Ｒとの間（境界部分）には、マスク同士が重なり合う領域９が存在する。この領域９は、各々のマスク３，４を用いた露光ショットで共に露光される二重露光領域となる。第１の露光領域２Ｌに形成される配線パターンと、第２の露光領域２Ｒに形成される配線パターンの電気的な接続（繋ぎ合わせ）は、この領域９で行なわれる。
【０００６】
図６０は左右のマスクのパターン例を示す図である。図示のように、左ショット用のマスク３には複数本のマスクパターン１１が形成され、右ショット用のマスク４には、それと同数のマスクパターン１２が形成されている。マスクパターン１１，１２は、同じ幅で形成されている。マスクパターン１１は、上記露光パターン領域６に形成され、マスクパターン１２は、上記露光パターン領域８に形成されるものである。
【０００７】
このようなマスク３，４を用いて、例えば、ポジ型のフォトレジスト膜を露光する場合に、マスク３，４の位置が相対的にずれると、これが配線パターン相互の繋ぎ合わせのずれとなって現れる。具体的には、図６１に示すように、配線長方向（図の左右方向）と直角に交差する配線幅方向（図の上下方向）で、個々のマスク３，４の位置合わせに相対的な位置ずれが生じると、繋ぎ合わせ領域でフォトレジスト膜が余分に露光される。
【０００８】
即ち、左ショット用のマスク３を用いた露光では、上記のマスクパターン１１の部分で露光光が遮られる。このため、フォトレジスト膜は、マスクパターン１１以外の部分で露光される。同様に、右ショット用のマスク４を用いた露光では、上記のマスクパターン１２の部分で露光光が遮られる。このため、フォトレジスト膜は、マスクパターン１２以外の部分で露光される。したがって、各々のマスク３，４のパターン幅をＷとし、当該マスク３，４の相対的な位置ずれ量をｄとすると、マスクの重ね合わせ部分（３ａ，４ａ）では、配線幅方向にｄの寸法だけ余分にフォトレジスト膜が露光される。このため、露光後にフォトレジスト膜を現像すると、図６２に示すように、上記マスクの重ね合わせ部分でレジストパターン１４の幅が部分的に細くなる（Ｗ１＜Ｗ）。したがって、このレジストパターン１４をエッチングマスクに用いて、金属膜をドライエッチングで加工すると、図６３（Ａ）に示すように、配線パターン１５，１６の繋ぎ合わせ部分１７で配線幅が部分的に細くなる。配線パターン１５は、左ショット用のマスク３を用いて形成されるもので、配線パターン１６は、右ショット用のマスク４を用いて形成されるものである。因みに、マスク３，４に位置ずれがない理想状態でフォトレジスト膜を露光した場合は、図６３（Ｂ）に示すように、配線パターン１５，１６の繋ぎ合わせ部分１７で配線の細りが生じない。
【０００９】
上述したような配線パターンの部分的な細りを回避する技術としては、例えば、図６４に示すように、各々のマスク３，４の一部３ａ，４ａで、マスクパターン１１，１２の一端部を幅広に形成する技術が知られている。かかる技術においては、マスク３，４の位置ずれがない場合は、図６５（Ａ）のような形状で配線パターン１５，１６が形成され、マスク３，４に位置ずれが生じた場合は、図６５（Ｂ）のような形状で配線パターン１５，１６が形成される。このため、マスク３，４の位置ずれの有無にかかわらず、配線パターン１５，１６の繋ぎ合わせ部分１７で配線が細くなることを避けることができる。
【００１０】
【特許文献１】特開平９−２９３６６１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、上述したようにマスクパターン１１，１２の一端部を幅広に形成したマスク３，４を用いて、フォトレジスト膜の露光を行なうと、次のような不具合が生じる。即ち、マスクパターン１１，１２の一端部を幅広に形成すると、これによって得られる配線パターンの配線間距離が小さくなる。したがって、設計の最小デザインルールよりも緩和（或いは加算）させて半導体装置の回路設計を行なう必要がある。このため、必然的に半導体装置のサイズが大きくなってしまう。その結果、１枚の半導体基板から取れる半導体装置の個数が減少し、半導体装置の高コスト化を招いてしまう。また、前述したようにマスク３，４のマスクパターン１１，１２を一様な幅で形成した場合は、前述した配線の細りによって配線抵抗の増大や配線信頼性（エレクトロマイグレーションなど）の低下を招いてしまう。
【００１２】
本発明の課題は、繋ぎ露光においてマスクパターンの一端部を幅広に形成したマスクを使用しなくても、マスクの相対的な位置ずれに伴う配線抵抗の増大や配線信頼性の低下などの電気的な特性劣化を抑制することができる仕組みを提供することにある。
【課題を解決するための手段】
【００１３】
本発明に係る半導体装置は、半導体基板上で隣り合う第１の露光領域及び第２の露光領域のうち、前記第１の露光領域に第１の露光マスクを用いて形成された第１配線パターンと、前記第１配線パターンと繋ぎ合わせるための配線パターンとして、前記第１配線パターンと同層でかつ前記第２の露光領域に第２の露光マスクを用いて形成された第２配線パターンと、前記第１配線パターンと前記第２配線パターンとの繋ぎ合わせ部分に形成されたビアとを備え、前記第１配線パターン及び前記第２配線パターンを、前記ビアを含む配線経路を介して電気的に接続したものである。
【００１４】
本発明に係る半導体装置においては、互いに同層に形成された第１配線パターンと第２配線パターンを、ビアを含む配線経路を介して電気的に接続することにより、両配線パターンの繋ぎ合わせ部分で、配線の断面積が積層方向に拡大される。このため、露光マスクの位置ずれに伴う配線の電気的な特性劣化が抑えられる。
【発明の効果】
【００１５】
本発明によれば、第１配線パターンと第２配線パターンの繋ぎ合わせ部分で、配線の断面積がビアの存在によって積層方向に拡大される。このため、繋ぎ露光においてマスクパターンの一端部を幅広に形成したマスクを使用しなくても、マスクの相対的な位置ずれに伴う配線抵抗の増大や配線信頼性の低下などの電気的な特性劣化を抑制することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の具体的な実施の形態について図面を参照しつつ詳細に説明する。なお、本発明の技術的範囲は以下に記述する実施の形態に限定されるものではなく、発明の構成要件やその組み合わせによって得られる特定の効果を導き出せる範囲において、種々の変更や改良を加えた形態も含む。
【００１７】
発明を実施するための最良の形態（以下、実施の形態）については、以下の順序で説明する。
１．第１の実施の形態
２．第２の実施の形態
３．第３の実施の形態
４．第４の実施の形態
５．第５の実施の形態
６．第６の実施の形態
７．発明の適用例
【００１８】
＜１．第１の実施の形態＞
［半導体装置の構成］
図１は本発明の第１の実施の形態に係る半導体装置の主要部の構成例を示すもので、（Ａ）はその平面図、（Ｂ）はその断面図である。図１においては、同一の配線層に形成される配線パターン同士を繋ぎ露光で繋ぎ合わせるための基準位置（以下、「繋ぎ合わせの基準位置」）Ｋを境にして、繋ぎ合わせの対象となる第１配線パターン１０１と第２配線パターン１０２とが設けられている。第１配線パターン１０１は、繋ぎ合わせの基準位置Ｋから一方側（左側）に設けられている。第２配線パターン１０２は、繋ぎ合わせの基準位置Ｋから他方側（右側）に設けられている。第１配線パターン１０１と第２配線パターン１０２は、１：１の対応関係となるように、同じ本数ずつ設けられている。
【００１９】
半導体装置のベースとなる半導体基板（不図示）は、一つの半導体装置に対応する単位基板領域が、複数回に分けて露光されるように、少なくとも２つの露光領域に分割されている。本発明の実施の形態においては、例えば、前述したように１つの半導体装置に対応する単位基板領域が、左右方向で隣り合うように２つの露光領域に分割されるものとする。また、説明の便宜上、単位基板領域の左側の露光領域を第１の露光領域とし、同右側の露光領域を第２の露光領域とするが、これと反対に、単位基板領域の右側の露光領域を第１の露光領域とし、同左側の露光領域を第２の露光領域としてもかまわない。第１の露光領域と第２の露光領域は、繋ぎ合わせのために、部分的に重なり合う領域となる。そうした場合、繋ぎ合わせの基準位置Ｋは、第１の露光領域と第２の露光領域とが重なり合う領域内に存在するものとなる。
【００２０】
半導体基板上において、第１配線パターン１０１は第１の露光領域に形成され、第２配線パターン１０２は第２の露光領域に形成されている。第１配線パターン１０１，１０２の本数は、回路設計等に応じて任意に変更可能である。第１配線パターン１０１と第２配線パターン１０２は、繋ぎ合わせの基準位置Ｋを境にして、左右一対の関係で形成されている。これらの配線パターン１０１，１０２は、半導体基板上に層間絶縁膜を介して積層される複数の配線層の中で、共にｎ層目（ｎは自然数）の配線層（同層）に形成されている。
【００２１】
本明細書において、積層位置を特定する層番号は、半導体基板の基板面に近い方から順に、１層目、２層目、３層目、…と付与するものとする。このため、積層位置を規定するｎの値が小さいほど下層となり、逆にｎの値が大きいほど上層となる。また、一つの層番号で特定される層は、層間絶縁膜と、当該層間絶縁膜中に形成されるビア（導通路）と、当該層間絶縁膜上に形成される配線層とを含むものとする。
【００２２】
各々の配線パターン１０１，１０２は、例えば、アルミニウムなどの金属材料を配線材料に用いて形成されている。第１配線パターン１０１の一端部と第２配線パターン１０２の一端部は、繋ぎ合わせの基準位置Ｋを間に挟んで、互いに対向する状態（向かい合う状態）で配置されている。各々の第１配線パターン１０１の一端部は、配線長方向（図の左右方向）において、繋ぎ合わせの基準位置Ｋから等距離を隔てた位置に揃えて配置されている。各々の第２配線パターン１０２の一端部は、配線長方向（図の左右方向）において、互い違いの千鳥状に配置されている。即ち、配線幅方向で隣り合う２本の第２配線パターン１０２のうち、一方の第２配線パターン１０２の一端部は、繋ぎ合わせの基準位置Ｋから第１の距離Ｌ１を隔てた位置に配置されている。これに対して、他方の第２配線パターン１０２の一端部は、繋ぎ合わせの基準位置Ｋから第１の距離Ｌ１よりも長い第２の距離Ｌ２を隔てた位置に配置されている。また、上述した各々の第１配線パターン１０１の一端部は、繋ぎ合わせの基準位置Ｋから第１の距離Ｌ１を隔てた位置に揃えて配置されている。
【００２３】
各々の第１配線パターン１０１の一端部には、これに接続する状態でｎ＋１層目のビア１０３が設けられている。同様に、各々の第２配線パターン１０２の一端部にも、これに接続する状態でｎ＋１層目のビア１０４が設けられている。ビア１０３，１０４は、第１配線パターン１０１の一端部と第２配線パターン１０２の一端部とを繋ぎ合わせる部分（以下、「繋ぎ合わせ部分」）に形成されている。ビア１０３，１０４は、図示しないｎ＋１層目の層間絶縁膜を貫通する状態で、当該層間絶縁膜中に形成されたものである。ビア１０３，１０４は、ｎ層とｎ＋１層の層間で電気的な接続をとるためのものである。
【００２４】
ｎ＋１層目の配線層には、繋ぎ合わせの基準位置Ｋを跨ぐ状態で、繋ぎパターン１０５が形成されている。繋ぎパターン１０５は、「繋ぎ配線部」を構成するものである。繋ぎパターン１０５の一端部はビア１０３に接続され、繋ぎパターン１０５の他端部はビア１０４に接続されている。このため、第１配線パターン１０１と第２配線パターン１０２とは、それぞれに対応するビア１０３，１０４と、当該ビア１０３，１０４の間を繋ぐ繋ぎパターン１０５とによって形成される配線経路を介して、電気的に接続されている。
【００２５】
［半導体装置の製造方法］
次に、本発明の第１の実施の形態に係る半導体装置の製造方法について説明する。まず、図２（Ａ）の平面図及び（Ｂ）の断面図に示すように、前処理済みの半導体基板１１１上にｎ層目の層間絶縁膜１１２を形成し、さらに当該層間絶縁膜１１２上に上述した第１配線パターン１０１と第２配線パターン１０２とを形成する。半導体基板１１１としては、例えば、シリコン基板を用いる。層間絶縁膜１１２は、例えば、酸化シリコン、窒化シリコン等の絶縁材料を用いて形成する。半導体基板１１１には、例えば、素子分離、ゲート形成、半導体動作に必要なイオン注入（例えば、ウェル形成、閾値調整、LDD（Lightly Doped Drain）形成、Source/Drain形成など）、コンタクトホール形成などの前処理が行なわれる。なお、図２（Ｂ）の断面図では、半導体基板１１１の基板面を覆うように層間絶縁膜１１２を形成しているが、層間絶縁膜１１２を何層目に形成するかは、任意に変更可能である。つまり、半導体基板１１１と層間絶縁膜１１２との間に、別の層間絶縁膜が任意の数だけ介在していてもよい。ここでは、説明の便宜上、ｎ層目に層間絶縁膜１１２を形成するものとしている。
【００２６】
第１配線パターン１０１と第２配線パターン１０２は、共にリソグラフィ（フォトリソグラフィ）工程を利用して形成する。リソグラフィ工程は、主に、レジスト塗布、プリベーク、露光、現像、リンス、ポストベークの各工程を経て行なわれる。このうち、露光工程では、図３の平面図に示すマスク１１５，１１６を用いる。なお、マスクの白抜き部分は露光光を透過する部分を示し、マスクの塗り潰し部分は露光光を透過しない部分を示している。
【００２７】
マスク１１５は、左ショット用のフォトマスクであり、マスク１１６は、右ショット用のフォトマスクである。左ショット用とは、例えば、前述したように半導体基板上で個々の半導体装置のサイズに対応して区画された単位基板領域を、それぞれ左右方向で第１の露光領域と第２の露光領域に分割した場合に、第１の露光領域を露光するための、という意味である。同様の、右ショット用とは、第２の露光領域を露光するための、という意味である。
【００２８】
マスク１１５，１１６は、基本的には、透明な基板に遮光材料を用いてマスクパターンを形成した構造になっている。透明な基板としては、例えば、合成石英からなる石英ガラス基板や、fusedシリカからなるシリカガラス基板などが用いられる。また、遮光材料としては、例えば、クロムなどの金属材料が用いられる。なお、図３においては、マスクパターンの一部分だけを示している。
【００２９】
マスク１１５には、遮光領域１１７を除く領域に、第１配線パターン１０１に対応するマスクパターン１１８が設けられている。同様に、マスク１１６には、遮光領域１１９を除く領域に、第２配線パターン１０２に対応するマスクパターン１２０が設けられている。マスク１１５においては、遮光領域１１７の端縁部から距離Ｌ３を隔てた位置に、それぞれ一端部を揃えた状態で複数のマスクパターン１１８が形成されている。マスク１１６においては、遮光領域１１９の端縁部から上記同様の距離Ｌ３を隔てた位置とそれよりも長い距離Ｌ４を隔てた位置に、それぞれ一端部を配置した状態で複数のマスクパターン１２０が形成されている。距離Ｌ３は、上述した第１の距離Ｌ１との関係を式で表すと、“Ｌ３＝２×Ｌ１”となる。距離Ｌ４は、上述した第１の距離Ｌ１と第２の距離Ｌ２との関係を式で表すと、“Ｌ４＝Ｌ１＋Ｌ２”となる。
【００３０】
実際のリソグラフィ工程では、それに先立って、半導体基板１１１の層間絶縁膜１１２上に、例えば、スパッタリング法によりＡｌ−Ｓｉ、Ａｌ−Ｃｕなどの金属膜を形成しておく。そして、その金属膜を覆う状態でスピンコート法等によりポジ型のフォトレジスト材料によりフォトレジスト膜を形成した後、当該フォトレジスト膜をプリベークする。次いで、フォトレジスト膜を、例えば、左ショット用のマスク１１５を用いて露光した後、右ショット用のマスク１１６を用いて露光する。左右の露光ショットの順番は、逆であってもかまわない。本発明の実施の形態では、一例として、左ショット、右ショットの順番で露光を行なうものとする。次に、フォトレジスト膜をＰＥＢ(Post Exposure Bake）処理した後、現像、リンス、ポストベークの各工程を経て、金属膜上にレジストパターンを形成する。その後、レジストパターンをエッチングマスクに用いて、金属膜をドライエッチングで加工（パターニング）する。これにより、レジストパターンのパターン形状に倣って配線パターン１０１，１０２が形成される。
【００３１】
露光工程においては、マスク１１５とマスク１１６とを順（交互）に用いて露光する。その際、半導体基板１１１と対向する位置にマスク１１５を配置して、当該マスク１１５を用いた露光ショット（露光処理）を行なった後、半導体基板１１１と対向する位置にマスク１１６を配置して、当該マスク１１６を用いた露光ショット（露光処理）を行なう。また、各々の露光ショット時には、配線長方向及び配線幅方向を含めて、半導体基板１１１と各マスク１１５，１１６の位置合わせが、例えば、図示しないアライメントマークを用いて行なわれる。その際、半導体基板１１１の上記左側領域を露光する場合は、左ショット用のマスク１１５に設けられた遮光領域１１７の端縁部が繋ぎ合わせの基準位置Ｋに一致するように、配線長方向で半導体基板１１１とマスク１１５の位置を合わせる。同様に、半導体基板１１１の上記右側領域を露光する場合は、右ショット用のマスク１１６に設けられた遮光領域１１９の端縁部が繋ぎ合わせの基準位置Ｋに一致するように、配線長方向で半導体基板１１１とマスク１１６の位置を合わせる。また、配線幅方向においては、相対応するマスクパターン１１８，１２０が同一線上に配置されるように、半導体基板１１１と各マスク１１５，１１６の位置を合わせる。
【００３２】
このように露光工程で半導体基板１１１と各マスク１１５，１１６の位置合わせを行なうことにより、左ショットで用いられるマスク１１５の一部１１５ａと、右ショットで用いられるマスク１１６の一部１１６ａが、互いに重なり合う位置関係となる。この重なり合う領域は、各々のマスク１１５，１１６を用いた左右の露光ショットで、共に露光光を透過する領域となる。このため、露光処理の対象となるフォトレジスト膜上において、マスク１１５の一部１１５ａを透過した露光光が照射される領域と、マスク１１６の一部１１６ａを透過した露光光が照射される領域は、二重に露光されることになる。また、この露光工程により、第１配線パターン１０１は、マスク１１５のマスクパターン１１８に対応した位置に形成され、第２配線パターン１０２は、マスク１１６のマスクパターン１２０に対応した位置に形成される。このため、半導体基板１１１上にマスク１１５，１１６を順に配置して露光するときに、両マスクの位置が相対的に配線幅方向にずれると、そのずれ量ｄ（図２）に応じて、配線パターン１０１，１０２の位置も相対的にずれることになる。
【００３３】
次に、図４（Ａ）の平面図及び（Ｂ）の断面図に示すように、第１配線パターン１０１及び第２配線パターン１０２を含むｎ層目の配線層を覆う状態で、層間絶縁膜１１２上にｎ＋１層目の層間絶縁膜１２１を積層状態で形成する。その後、層間絶縁膜１２１に上記のビア１０３，１０４を形成する。ビア１０３，１０４は、リソグラフィ工程を利用して形成する。このリソグラフィ工程に含まれる露光工程では、図５の平面図に示すマスク１２２，１２３を用いる。マスク１２２は、左ショット用のフォトマスクであり、マスク１２３は、右ショット用のフォトマスクである。
【００３４】
マスク１２２には、ビア１０３に対応するマスクパターン１２４が設けられている。同様に、マスク１２３には、ビア１０４に対応するマスクパターン１２５が設けられている。マスク１２２の一部１２２ａとマスク１２３の一部１２３ａは、互いに重なり合う位置関係で、それぞれ半導体基板１１１と対向する位置に順に配置される。また、マスク１２２の一部１２２ａは、前述したマスク１１５の一部１１５ａと同じ位置関係で、半導体基板１１１と対向する位置に配置されている。同様に、マスク１２３の一部１２３ａは、前述したマスク１１６の一部１１６ａと同じ位置関係で、半導体基板１１１と対向する位置に配置される。
【００３５】
実際のリソグラフィ工程では、上記の層間絶縁膜１２１を形成した後、当該層間絶縁膜１２１上にスピンコート法等によりポジ型のフォトレジスト膜を形成する。次に、そのフォトレジスト膜をプリベークした後、当該フォトレジスト膜を、例えば、左ショット用のマスク１２２を用いて露光した後、右ショット用のマスク１２３を用いて露光する。次に、フォトレジスト膜をＰＥＢ処理した後、現像、リンス、ポストベークの各工程を経て、層間絶縁膜１２１上にレジストパターンを形成する。その後、レジストパターンをエッチングマスクに用いて、層間絶縁膜１２１をドライエッチングで孔あけ加工する。これにより、レジストパターンのパターン形状に倣って層間絶縁膜１２１に貫通孔が形成される。次いで、その貫通孔を導電材料（例えば、タングステンなど）で埋め込む。貫通孔の埋め込みは、Ａｌ−Ｃｕのスパッタで行なってもよいし、Ｗ（タングステン）−ＣＶＤの埋め込みで行なってもよい。一般に、埋め込みの対象となる貫通孔の大きさ（ビアホールのサイズ）が８００〜１０００ｎｍ以上のビアホールは、Ａｌ−Ｃｕのスパッタで直接埋め込みことが可能である。但し、最近の半導体装置は、埋め込み対象の貫通孔の大きさが８００ｎｍ以下のビアホールを形成することが一般的になっている。このため、ビア１０３，１０４のサイズによって、いずれか一方の方法を採用すればよい。Ａｌ−Ｃｕのスパッタは、埋め込み対象の貫通孔の大きさが８００ｎｍ以下のビアホールを形成する場合にも採用可能である。また、Ａｌ−Ｃｕのスパッタで埋め込む場合は、当該埋め込みと同時に、ｎ＋１層目の配線層となる金属膜を形成することが可能である。また、Ｗ（タングステン）−ＣＶＤで埋め込む場合は、余分なＷをエッチバック又はＣＭＰ（化学的機械研磨）で除去することにより、貫通孔の部分だけにＷプラグを残す。これにより、層間絶縁膜１２１にビア１０３，１０４が形成される。この場合、ビア１０３は、マスク１２２のマスクパターン１２４に対応した位置に形成され、ビア１０４は、マスク１２３のマスクパターン１２５に対応した位置に形成される。
【００３６】
次に、図６（Ａ）の平面図及び（Ｂ）の断面図に示すように、層間絶縁膜１２１上に上記の繋ぎパターン１０５を形成する。繋ぎパターン１０５は、リソグラフィ工程を利用して形成する。このリソグラフィ工程に含まれる露光工程では、図７の平面図に示すマスク１２６を用いる。マスク１２６は、例えば、左ショット用のフォトマスクであるが、右ショット用のフォトマスクでもかまわない。マスク１２６の基本的な構造については、前述したとおりである。
【００３７】
マスク１２６には、遮光領域１２７と、繋ぎパターン１０５に対応するマスクパターン１２８とが設けられている。マスクパターン１２８は、ビア１０４の千鳥状の配置に合わせて、長短２種類のパターンで構成されている。マスク１２６の一部１２６ａは、前述したマスク１１５の一部１１５ａや、マスク１２２の一部１２２ａと同じ位置関係で、半導体基板１１１と対向する位置に配置される。
【００３８】
実際のリソグラフィ工程では、それに先立って、上記のビア１０３，１０４を形成した後、層間絶縁膜１２１上に例えばＡｌ−Ｃｕのスパッタで金属膜を形成しておく。そして、その金属膜を覆う状態でスピンコート法等によりポジ型のフォトレジスト膜を形成した後、当該フォトレジスト膜をプリベークする。次いで、フォトレジスト膜を、左ショット用のマスク１２６を用いて露光する。その後、フォトレジスト膜をＰＥＢ処理した後、現像、リンス、ポストベークの各工程を経て、金属膜上にレジストパターンを形成する。その後、レジストパターンをエッチングマスクに用いて、金属膜をドライエッチングで加工（パターニング）する。これにより、レジストパターンのパターン形状に倣って繋ぎパターン１０５が形成される。この場合、繋ぎパターン１０５は、マスク１２６のマスクパターン１２８に対応した位置に形成される。
【００３９】
本発明の第１の実施の形態においては、同層に形成された第１配線パターン１０１と第２配線パターン１０２を、ビア１０３，１０４及び繋ぎパターン１０５を含む配線経路を介して電気的に接続している。このため、第１配線パターン１０１からビア１０３を経由して繋ぎパターン１０５に至る配線経路では、配線の断面積がビア１０３の存在によって積層方向に拡大される。また、第２配線パターン１０２からビア１０４を経由して繋ぎパターン１０５に至る配線経路では、配線の断面積がビア１０４の存在によって積層方向に拡大される。したがって、配線の電気的な特性からすると、平面的に配線パターンを繋ぎ合わせる際に許容される露光マスクの位置ずれ量よりも、立体的に配線パターンを繋ぎ合わせる際に許容される露光マスクの位置ずれ量の方が大きくなる。その結果、左右のマスク１１５，１１６の位置が相対的に配線幅方向にずれた場合でも、マスクパターンの一端部を幅広に形成したマスクを使用することなく、配線抵抗の増大や配線信頼性の低下などの電気的な特性劣化を抑制することができる。このため、電気特性（抵抗、層間容量など）が半導体装置の要求特性を満たす回路パターンを実現することが可能となる。また、マスク１１５のマスクパターン１１８とマスク１１６のマスクパターン１２０は、いずれも均一な幅で形成されている。このため、マスク１１５を用いて形成される第１配線パターン１０１の配線間距離は、マスクパターン１１８の配線幅方向の間隔に依存したものとなる。また、マスク１１６を用いて形成される第２配線パターン１０２の配線間距離は、マスクパターン１２０の配線幅方向の間隔に依存したものとなる。したがって、マスクパターンの一端部を幅広に形成した場合のような配線間距離の縮小を避けることができる。その結果、設計の最小デザインルールを適用して半導体装置の回路設計を行なうことが可能となる。
【００４０】
なお、配線材料としては、銅、アルミニウム以外の任意の金属又は合金を用いることが可能である。また、リソグラフィ工程を利用した配線プロセスとしては、Ｃｕによるダマシンプロセスの適用も可能である。
【００４１】
［第１の実施の形態の変形例］
図８は本発明の第１の実施の形態に係る半導体装置の変形例を示すもので、（Ａ）はその平面図、（Ｂ）はその断面図である。図８においては、ビア１０４につながる繋ぎパターン１０５の一端部が、当該繋ぎパターン１０５の他の部分よりも配線幅が太く形成されている。かかる構成の半導体装置においては、第２配線パターン１０２の一端部を互い違いに配置することで、ビア１０４を千鳥状の配置とし、当該ビア１０４につながる繋ぎパターン１０５の一端部を幅広に形成している。このため、幅広となった繋ぎパターン１０５の一端部は、ビア１０４と同様に千鳥状に配置される。したがって、繋ぎパターン１０５の一端部（幅広部）を配線幅方向で一直線状に配置する場合に比較して、繋ぎパターン１０５の配線間距離を長く確保することができる。また、繋ぎパターン１０５の一端部を幅広に形成することで、ビア１０４との相対的な位置ずれによる配線特性の劣化（電気抵抗の上昇など）を回避することができる。
【００４２】
なお、上記図１及び図８においては、第２配線パターン１０２の一端部を、配線長方向で互い違いの千鳥状に配置しているが、これに限らず、第２配線パターン１０２の一端部を第１配線パターン１０１と同様に揃えて配置してもよい。また、繋ぎパターン１０５を含むｎ＋１層目の配線層は、最終（最上層）の配線層（例えば、アルミニウムの配線層）であってもよい。その場合は、ビア１０３，１０４の形成部位に形成された孔を、最終の配線層を形成する配線材料で埋め込むことにより、ビア１０３，１０４と繋ぎパターン１０５を同一の配線材料で形成してもよい。
【００４３】
また、上記図１及び図８においては、第２配線パターン１０２の一端部だけを、配線長方向で互い違いの千鳥状に配置しているが、これに限らない。例えば、図９の平面図に示すように、第１配線パターン１０１の一端部を、第２配線パターン１０２と同様に、互い違いの千鳥状に配置してもよい。また、図示はしないが、第１配線パターン１０１の一端部だけを、配線長方向で互い違いの千鳥状に配置してもよい。
【００４４】
また、上記図８においては、繋ぎパターン１０５の一端部だけを太く形成しているが、これに限らない。例えば、上記図９（Ａ）の平面図及び（Ｂ）の断面図に示す半導体装置の場合は、ビア１０３につながる繋ぎパターン１０５の他端部を、当該繋ぎパターン１０５の一端部と同様に太く形成してもよい。また、図示はしないが、ビア１０３，１０４につながる繋ぎパターン１０５の両端部を上記同様に太く形成してもよい。
【００４５】
＜２．第２の実施の形態＞
［半導体装置の構成］
図１０は本発明の第２の実施の形態に係る半導体装置の主要部の構成例を示すもので、（Ａ）はその平面図、（Ｂ）はその断面図である。図１０においては、半導体装置の製造工程のリソグラフィ工程で、露光時の繋ぎ合わせの基準位置Ｋを境にして、一方側に複数本の第１配線パターン１０１が設けられ、これに対応して他方側にそれと同じ本数の第２配線パターン１０２が設けられている。第１配線パターン１０１と第２配線パターン１０２は、繋ぎ合わせの基準位置Ｋを境にして、左右一対の関係で形成されている。これらの配線パターン１０１，１０２は、図示しない半導体基板上に層間絶縁膜を介して積層される複数の配線層の中で、共にｎ＋１層目（ｎは自然数）の配線層に形成されている。各々の配線パターン１０１，１０２の配線材料や図示しない半導体基板上での位置関係等に関しては、上記第１の実施の形態で記述したとおりである。
【００４６】
ｎ＋１層目の配線層の一つ下層となるｎ層目には、ビア１０３，１０４と繋ぎパターン１０５が形成されている。ビア１０３，１０４は、第１配線パターン１０１と第２配線パターン１０２との繋ぎ合わせ部分に形成されている。ビア１０３，１０４は、図示しないｎ層目の層間絶縁膜を貫通する状態で、当該層間絶縁膜中に形成されたものである。ビア１０３，１０４は、ｎ層とｎ＋１層の層間で電気的な接続をとるためのものである。
【００４７】
繋ぎパターン１０５は、繋ぎ合わせの基準位置Ｋを跨ぐ状態で、ｎ層目の配線層に形成されている。繋ぎパターン１０５は、「繋ぎ配線部」を構成するものである。繋ぎパターン１０５の一端部はビア１０３に接続され、繋ぎパターン１０５の他端部はビア１０４に接続されている。このため、左右一対の配線パターン１０１，１０２は、それぞれに対応するビア１０３，１０４と、当該ビア１０３，１０４間を繋ぐ繋ぎパターン１０５とによって形成される配線経路を介して、電気的に接続されている。
【００４８】
［半導体装置の他の構成］
図１１は本発明の第２の実施の形態に係る半導体装置の主要部の他の構成例を示すもので、（Ａ）はその平面図、（Ｂ）はその断面図である。図１１においては、ｎ＋１層目の配線層に形成された第１配線パターン１０１と第２配線パターン１０２を、当該配線パターン１０１，１０２と同層に形成された繋ぎパターン１０６で繋いだ構成となっている。このため、左右一対の配線パターン１０１，１０２は、ビア１０３，１０４と繋ぎパターン１０５を介した配線経路と、繋ぎパターン１０６を介した配線経路とによって電気的に接続されている。因みに、繋ぎパターン１０６の配線幅が、配線パターン１０１，１０２の配線幅よりも狭くなっているのは、それらの配線パターン１０１，１０２の相対的な位置ずれによるものである（詳細は後述）。
【００４９】
［半導体装置の製造方法］
次に、本発明の第２の実施の形態に係る半導体装置の製造方法について説明する。ここでは、上記図１１に示す半導体装置の製造方法を例にとって説明する。まず、図１２（Ａ）の平面図及び（Ｂ）の断面図に示すように、前処理済みの半導体基板１１１上にｎ層目の層間絶縁膜１１２を形成し、さらに当該層間絶縁膜１１２上に上述した繋ぎパターン１０５を形成する。繋ぎパターン１０５は、リソグラフィ工程を利用して形成する。このリソグラフィ工程に含まれる露光工程では、上記図７に示したマスク１２６を用いる。具体的な形成方法については、上記第１の実施の形態で記述したとおりである。
【００５０】
次に、図１３（Ａ）の平面図及び（Ｂ）の断面図に示すように、繋ぎパターン１０５を含むｎ層目の配線層を覆う状態で、層間絶縁膜１１２上にｎ＋１層目の層間絶縁膜１２１を積層状態で形成する。その後、層間絶縁膜１２１に上記のビア１０３，１０４を形成する。ビア１０３，１０４は、繋ぎパターン１０５の両端部に位置するように形成する。ビア１０３，１０４は、リソグラフィ工程を利用して形成する。このリソグラフィ工程に含まれる露光工程では、上記図５に示したマスク１２２，１２３を用いる。具体的な形成方法については、上記第１の実施の形態で記述したとおりである。
【００５１】
次に、図１４（Ａ）の平面図及び（Ｂ）の断面図に示すように、層間絶縁膜１２１上に上述した第１配線パターン１０１と第２配線パターン１０２を形成する。第１配線パターン１０１と第２配線パターン１０２は、リソグラフィ工程を利用して形成する。このリソグラフィ工程に含まれる露光工程では、図１５の平面図に示すマスク１３１，１３２を用いる。
【００５２】
マスク１３１は、左ショット用のフォトマスクであり、マスク１３２は、右ショット用のフォトマスクである。マスク１３１には、遮光領域１３３を除く領域に、第１配線パターン１０１に対応するマスクパターン１３４が設けられている。一方、マスク１３２には、遮光領域１３５を除く領域に、第２配線パターン１０２及び繋ぎパターン１０６に対応するマスクパターン１３６が設けられている。マスク１３１においては、遮光領域１３３の端縁部の位置に、それぞれ一端部を揃えた状態でマスクパターン１３４が形成されている。同様に、マスク１３２においても、遮光領域１３５の端縁部の位置に、それぞれ一端部を揃えた状態でマスクパターン１３６が形成されている。
【００５３】
実際の露光工程では、半導体基板１１１と各マスク１３１，１３２の位置合わせを行なうことにより、左ショットで用いられるマスク１３１の一部１３１ａと、右ショットで用いられるマスク１３２の一部１３２ａが、互いに重なり合う位置関係となる。この重なり合う領域は、各々のマスク１３１，１３２を用いた左右の露光ショットで、共にマスクパターン１３４，１３６の形成部位を除いて、露光光を透過する領域となる。このため、露光処理の対象となるフォトレジスト膜上において、マスク１３１の一部１３１ａを透過した露光光が照射される領域と、マスク１３２の一部１３２ａを透過した露光光が照射される領域は、二重に露光されることになる。また、この露光工程により、第１配線パターン１０１は、マスク１３１のマスクパターン１３４に対応した位置に形成され、第２配線パターン１０２及び繋ぎパターン１０６は、マスク１３２のマスクパターン１３６に対応した位置に形成される。このため、半導体基板１１１上にマスク１３１とマスク１３２を順に配置して露光するときに、マスクの位置が相対的に配線幅方向にずれると、第１配線パターン１０１と第２配線パターン１０２との間に、それよりも配線幅の狭い繋ぎパターン１０６が形成される。
【００５４】
本発明の第２の実施の形態においては、同層に形成された第１配線パターン１０１と第２配線パターン１０２を、ビア１０３，１０４及び繋ぎパターン１０５を含む配線経路を介して電気的に接続している。また、マスク１３１のマスクパターン１３４とマスク１３２のマスクパターン１３６は、いずれも均一な幅で形成されている。このため、上記第１の実施の形態と同様の効果が得られる。また、第１配線パターン１０１と第２配線パターン１０２を、それと同層の繋ぎパターン１０６を介して電気的に接続している。このため、第１配線パターン１０１と第２配線パターン１０２の繋ぎ合わせ部分で、配線抵抗の更なる低減が図られる。
【００５５】
因みに、上記図１０に示す半導体装置を製造する場合は、第１配線パターン１０１と第２配線パターン１０２の形成に適用されるリソグラフィの露光工程で、上記図３に示すマスク１１５，１１６を用いるようにすればよい。
【００５６】
＜３．第３の実施の形態＞
［半導体装置の構成］
図１６は本発明の第３の実施の形態に係る半導体装置の主要部の構成例を示すもので、（Ａ）はその平面図、（Ｂ）はその断面図である。図１６においては、半導体装置の製造工程のリソグラフィ工程で、露光時の繋ぎ合わせの基準位置Ｋを境にして、一方側に複数本の第１配線パターン１０１が設けられ、これに対応して他方側にそれと同じ本数の第２配線パターン１０２が設けられている。第１配線パターン１０１と第２配線パターン１０２は、繋ぎ合わせの基準位置Ｋを境にして、左右一対の関係で形成されている。これらの配線パターン１０１，１０２は、図示しない半導体基板上に層間絶縁膜を介して積層される複数の配線層の中で、共にｎ層目（ｎは自然数）の配線層に形成されている。各々の配線パターン１０１，１０２の配線材料や半導体基板上での位置関係等に関しては、上記第１の実施の形態で記述したとおりである。
【００５７】
第１配線パターン１０１と第２配線パターン１０２との間には、繋ぎパターン１０６が形成されている。この繋ぎパターン１０６は、配線パターン１０１，１０２と同層（ｎ層目の配線層）に形成され、これらの配線パターン１０１，１０２を相互に繋いでいる。繋ぎパターン１０６の配線幅は、配線パターン１０１，１０２の配線幅よりも狭くなっている（理由は後述）。
【００５８】
繋ぎ合わせの基準位置Ｋを境にして、第１配線パターン１０１側にはビア１０３が形成され、第２配線パターン１０２側にはビア１０４が形成されている。ビア１０３，１０４は、第１配線パターン１０１と第２配線パターン１０２との繋ぎ合わせ部分に形成されている。この繋ぎ合わせ部分では、ビア１０３とビア１０４が一体的に結合した状態で形成されている。ビア１０３，１０４は、図示しないｎ＋１層目の層間絶縁膜を貫通する状態で、当該層間絶縁膜中に形成されたものである。このため、ビア１０３，１０４は、配線パターン１０１，１０２の上層に配置されている。ビア１０３，１０４は、ｎ層とｎ＋１層の層間で電気的な接続をとるためのものである。ビア１０３，１０４は、繋ぎ合わせの基準位置Ｋで互いに融合するかたちで接している。このように配線長方向で隣接するビア１０３，１０４のトータルの幅Ｗｖは、繋ぎパターン１０６の配線長よりも大きく設定されている。そして、ビア１０３，１０４は、繋ぎパターン１０６を覆う状態で、当該繋ぎパターン１０６の直上に形成されている。また、ビア１０３は、第１配線パターン１０１と繋ぎパターン１０６の両方に接続する状態で形成され、ビア１０４は、第２配線パターン１０２と繋ぎパターン１０６の両方に接続する状態で形成されている。
【００５９】
［半導体装置の製造方法］
次に、本発明の第３の実施の形態に係る半導体装置の製造方法について説明する。まず、図１７（Ａ）の断面図及び（Ｂ）の平面図に示すように、前処理済みの半導体基板１１１上にｎ層目の層間絶縁膜１１２を形成し、さらに当該層間絶縁膜１１２上に上述した第１配線パターン１０１と第２配線パターン１０２を形成する。第１配線パターン１０１と第２配線パターン１０２は、リソグラフィ工程を利用して形成する。このリソグラフィ工程に含まれる露光工程では、図１８の平面図に示すマスク１３７，１３８を用いる。
【００６０】
マスク１３７は、左ショット用のフォトマスクであり、マスク１３８は、右ショット用のフォトマスクである。マスク１３７には、遮光領域１３９を除く領域に、第１配線パターン１０１に対応するマスクパターン１４０が設けられている。一方、マスク１３８には、遮光領域１４１を除く領域に、第２配線パターン１０２に対応するマスクパターン１４２が設けられている。マスク１３７においては、遮光領域１３９の端縁部の位置に、それぞれ一端部を揃えた状態でマスクパターン１４０が形成されている。同様に、マスク１３８においても、遮光領域１４１の端縁部の位置に、それぞれ一端部を揃えた状態でマスクパターン１４２が形成されている。
【００６１】
実際の露光工程では、半導体基板１１１と各マスク１３７，１３８の位置合わせを行なうことにより、左ショットで用いられるマスク１３７の一部１３７ａと、右ショットで用いられるマスク１３８の一部１３８ａが、互いに重なり合う位置関係となる。この重なり合う領域は、各々のマスク１３７，１３８を用いた左右の露光ショットで、共にマスクパターン１４０，１４２の形成部位を除いて、露光光を透過する領域となる。このため、露光処理の対象となるフォトレジスト膜上において、マスク１３７の一部１３７ａを透過した露光光が照射される領域と、マスク１３８の一部１３８ａを透過した露光光が照射される領域は、二重に露光されることになる。また、この露光工程により、第１配線パターン１０１は、マスク１３７のマスクパターン１４０に対応した位置に形成され、第２配線パターン１０２は、マスク１３８のマスクパターン１４２に対応した位置に形成される。
このため、半導体基板１１１上にマスク１３７，１３８を順に配置して露光するときに、両マスクの位置が相対的に配線幅方向にずれると、そのずれ量に応じて、配線パターン１０１，１０２の間に、それよりも配線幅の狭い繋ぎパターン１０６が形成される。
【００６２】
次に、図１９（Ａ）の平面図及び（Ｂ）の断面図に示すように、第１配線パターン１０１、第２配線パターン１０２及び繋ぎパターン１０６を含むｎ層目の配線層を覆う状態で、層間絶縁膜１１２上にｎ＋１層目の層間絶縁膜１２１を積層状態で形成する。その後、層間絶縁膜１２１に上記のビア１０３，１０４を形成する。ビア１０３，１０４は、繋ぎパターン１０６を覆うように、その直上に形成する。ビア１０３，１０４は、リソグラフィ工程を利用して形成する。このリソグラフィ工程に含まれる露光工程では、図２０の平面図に示すマスク１４３，１４４を用いる。マスク１４３は、左ショット用のフォトマスクであり、マスク１４４は、右ショット用のフォトマスクである。
【００６３】
マスク１４３には、ビア１０３に対応するマスクパターン１４５が設けられている。同様に、マスク１４４には、ビア１０４に対応するマスクパターン１４６が設けられている。マスク１４３の一部１４３ａとマスク１４４の一部１４４ａは、互いに重なり合う位置関係で、それぞれ半導体基板１１１と対向する位置に配置される。また、マスク１４３の一部１４３ａは、前述したマスク１３７の一部１３７ａと同じ位置関係で、半導体基板１１１と対向する位置に配置される。同様に、マスク１４６の一部１４６ａは、前述したマスク１３８の一部１３８ａと同じ位置関係で、半導体基板１１１と対向する位置に配置される。マスクパターン１４５の一部は、マスク１４３の一部１４３ａよりも左側に突出した状態（はみ出した状態）で形成され、マスクパターン１４６の一部は、マスク１４４の一部１４４ａよりも右側に突出した状態（はみ出した状態）で形成されている。
【００６４】
上記のマスク１４３，１４４を露光工程で用いることにより、ビア１０３は、マスク１４３のマスクパターン１４５に対応した位置に形成され、ビア１０４は、マスク１４４のマスクパターン１４６に対応した位置に形成される。また、マスク１４３，１４４が重なり合う領域では、ビア１０３，１０４が一体的に繋がった状態で形成される。なお、ビア１０３，１０４の具体的な形成方法については、上記第１の実施の形態で記述したとおりである。
【００６５】
本発明の第３の実施の形態においては、同層に形成された第１配線パターン１０１と第２配線パターン１０２を、ビア１０３，１０４を含む配線経路を介して電気的に接続している。また、マスク１３７のマスクパターン１４０とマスク１３８のマスクパターン１４２は、いずれも均一な幅で形成されている。このため、上記第１の実施の形態と同様の効果が得られる。また、第１配線パターン１０１と第２配線パターン１０２を、それと同層の繋ぎパターン１０６を介して電気的に接続している。このため、第１配線パターン１０１と第２配線パターン１０２の繋ぎ合わせ部分で、配線抵抗の更なる低減が図られる。
【００６６】
［第３の実施の形態の第１変形例］
図２１は本発明の第３の実施の形態に係る半導体装置の第１変形例を示すもので、（Ａ）はその断面図、（Ｂ）はその平面図である。図２１においては、第１配線パターン１０１と第２配線パターン１０２が、繋ぎ合わせの基準位置Ｋを境にして、左右に分離した状態で形成されている。このため、上記の繋ぎパターン１０６は存在していない。ビア１０３，１０４は、第１配線パターン１０１の一端部と第２配線パターン１０２の一端部との間を架け渡すようにしてｎ＋１層目の層間絶縁膜１２１に形成されている。ビア１０３，１０４は、それぞれ配線長方向に長い横長の形状で形成され、繋ぎ合わせの基準位置Ｋで互いに結合するかたちで接している。また、ビア１０３，１０４は、互いの結合部が折れ曲がった状態で形成されている（理由は後述）。
【００６７】
上記構成からなる半導体装置を製造する場合は、まず、前処理済みの半導体基板１１１上にｎ層目の層間絶縁膜１１２を形成し、さらに当該層間絶縁膜１１２上に上述した第１配線パターン１０１と第２配線パターン１０２を形成する。第１配線パターン１０１と第２配線パターン１０２は、リソグラフィ工程を利用して形成する。このリソグラフィ工程に含まれる露光工程では、図２２の平面図に示すマスク１４８，１４９を用いる。
【００６８】
マスク１４８は、左ショット用のフォトマスクであり、マスク１４９は、右ショット用のフォトマスクである。マスク１４８には、遮光領域１５０を除く領域に、第１配線パターン１０１に対応するマスクパターン１５１が設けられている。一方、マスク１４９には、遮光領域１５２を除く領域に、第２配線パターン１０２に対応するマスクパターン１５３が設けられている。マスク１４８においては、遮光領域１５０の端縁部から離れた位置に、それぞれ一端部を揃えた状態でマスクパターン１５１が形成されている。同様に、マスク１４９においても、遮光領域１５２の端縁部から離れた位置に、それぞれ一端部を揃えた状態でマスクパターン１５３が形成されている。
【００６９】
実際の露光工程では、半導体基板１１１と各マスク１４８，１４９の位置合わせを行なうことにより、左ショットで用いられるマスク１４８の一部１４８ａと、右ショットで用いられるマスク１４９の一部１４９ａが、互いに重なり合う位置関係となる。この重なり合う領域は、マスクパターンが形成されていないため、各々のマスク１４８，１４９を用いた左右の露光ショットで、共に露光光を透過する領域となる。このため、露光処理の対象となるフォトレジスト膜上において、マスク１４８の一部１４８ａを透過した露光光が照射される領域と、マスク１４９の一部１４９ａを透過した露光光が照射される領域は、二重に露光されることになる。また、この露光工程により、第１配線パターン１０１は、マスク１４８のマスクパターン１５１に対応した位置に形成され、第２配線パターン１０２は、マスク１４９のマスクパターン１５３に対応した位置に形成される。このため、半導体基板１１１上にマスク１４８とマスク１４９を順に配置して露光するときに、両マスクの位置が相対的に配線幅方向にずれると、そのずれ量に応じて、第１配線パターン１０１と第２配線パターン１０２の位置も相対的にずれることになる。
【００７０】
次に、第１配線パターン１０１と第２配線パターン１０２を含むｎ層目の配線層を覆う状態で、層間絶縁膜１１２上にｎ＋１層目の層間絶縁膜１２１を積層状態で形成した後、当該層間絶縁膜１２１に上記のビア１０３，１０４を形成する。ビア１０３，１０４は、第１配線パターン１０１と第２配線パターン１０２を繋ぐように形成する。ビア１０３，１０４は、リソグラフィ工程を利用して形成する。このリソグラフィ工程に含まれる露光工程では、図２３の平面図に示すマスク１４３，１４４を用いる。マスク１４３は、左ショット用のフォトマスクであり、マスク１４４は、右ショット用のフォトマスクである。上記図２０に示すマスクの構成と比較すると、各々のマスク１４３，１４４に形成されたマスクパターン１４５，１４６が横長の形状になっている。即ち、マスク１４３においては、その一部１４３ａから左側に大きくはみ出す状態でマスクパターン１４５が横長に形成され、マスク１４４においても、その一部１４４ａから右側に大きくはみ出す状態でマスクパターン１４６が横長に形成されている。因みに、ビア１０３，１０４の形状に合わせてマスクパターン１４５，１４６を横長の形状に形成すると、横長ではない他のビアと同じ条件で露光した場合に、マスクパターン１４５，１４６で露光される部分が露光オーバーとなる。このため、露光オーバーとならないように、マスクパターン１４５，１４６の幅Ｗｍを、狙いとするビア１０３，１０４の幅よりも小さくなる条件で適正化する必要がある。
【００７１】
上記のマスク１４３，１４４を露光工程で用いることにより、ビア１０３は、マスク１４３のマスクパターン１４５に対応した位置に形成され、ビア１０４は、マスク１４４のマスクパターン１４６に対応した位置に形成される。また、マスク１４３，１４４が重なり合う領域では、ビア１０３，１０４が一体的に繋がった状態で形成される。このため、露光時にマスク１４３，１４４の位置が相対的に配線幅方向にずれると、マスクパターン１４５に対応して形成されるビア１０３とマスクパターン１４６に対応して形成されるビア１０４の位置も相対的にずれる。したがって、前述したようにビア１０３とビア１０４の結合部分が折れ曲がった状態で形成されることになる。
【００７２】
［第３の実施の形態の第２変形例］
図２４は本発明の第３の実施の形態に係る半導体装置の第２変形例を示すもので、（Ａ）はその断面図、（Ｂ）はその平面図である。図２４においては、ｎ層目の配線層に形成された第１配線パターン１０１と第２配線パターン１０２を、ｎ＋１層目に形成された共通のビア１０７で電気的に接続している。ビア１０７は、ｎ＋１層目の層間絶縁膜１２１を貫通する状態で、当該層間絶縁膜１２１中に形成されている。
【００７３】
ビア１０７は、図２５の平面図に示す左ショット用のマスク１５４を用いて形成される。マスク１５４には、ビア１０７に対応するマスクパターン１５５が設けられている。マスクパターン１５５は、配線長方向において、マスク１５４の一部１５４ａの幅よりも横長に形成されている。マスク１５４の一部１５４は、前述したマスク１４８の一部１４８ａと同じ位置関係で、半導体基板１１１と対向する位置に配置される。このため、マスク１５４の一部１５４ａから右方向にはみ出すマスクパターン１５５のはみ出し量Ｌｈは、配線長方向において、第２配線パターン１０２とビア１０７が重なり合う量Ｌｂ（図２４）に相当するものとなる。マスクパターン１５５の幅Ｗｍを適正化することに関しては、前述したとおりである。
【００７４】
＜４．第４の実施の形態＞
［半導体装置の構成］
図２６は本発明の第４の実施の形態に係る半導体装置の主要部の構成例を示すもので、（Ａ）はその平面図、（Ｂ）はその断面図である。この第４の実施の形態に係る半導体装置においては、上記第３の実施の形態と比較して、配線パターン１０１，１０２とビア１０７の積層関係が反転している。即ち、第１配線パターン１０１と第２配線パターン１０２は互いに同層に形成され、ビア１０７は、配線パターン１０１，１０２の下層に形成されている。第１配線パターン１０１と第２配線パターン１０２は、図示しないｎ＋１層目の層間絶縁膜上に形成されている。ビア１０７は、第１配線パターン１０１と第２配線パターン１０２との繋ぎ合わせ部分に形成されている。ビア１０７は、図示しないｎ＋１層目の層間絶縁膜を貫通する状態で、当該層間絶縁膜中に形成されている。
【００７５】
ビア１０７は、繋ぎ合わせの基準位置Ｋを跨ぐ状態で形成されている。ビア１０７の一端部は第１配線パターン１０１の一端部に接続され、ビア１０７の他端部は第２配線パターン１０２の一端部に接続されている。このため、左右一対の配線パターン１０１，１０２は、ビア１０７を介して電気的に接続されている。
【００７６】
［半導体装置の他の構成］
図２７は本発明の第４の実施の形態に係る半導体装置の主要部の他の構成例を示すもので、（Ａ）はその平面図、（Ｂ）はその断面図である。図２７においては、互いに同層に形成された第１配線パターン１０１と第２配線パターン１０２を、当該配線パターン１０１，１０２と同層に形成された繋ぎパターン１０６で繋いだ構成となっている。このため、左右一対の配線パターン１０１，１０２は、ビア１０７を介した配線経路と、繋ぎパターン１０６を介した配線経路とによって電気的に接続されている。因みに、繋ぎパターン１０６の配線幅が、配線パターン１０１，１０２の配線幅よりも狭くなっているのは、それらの配線パターン１０１，１０２の相対的な位置ずれによるものである（詳細は後述）。
【００７７】
［半導体装置の製造方法］
次に、本発明の第４の実施の形態に係る半導体装置の製造方法について説明する。ここでは、上記図２７に示す半導体装置の製造方法を例にとって説明する。まず、図２８（Ａ）の平面図及び（Ｂ）の断面図に示すように、前処理済みの半導体基板１１１上に層間絶縁膜１１０を形成し、さらに当該層間絶縁膜１１０上に層間絶縁膜１１２を形成する。その後、層間絶縁膜１１２にビア１０７を形成する。ビア１０７は、リソグラフィ工程を利用して形成する。このリソグラフィ工程に含まれる露光工程では、図２９の平面図に示す左ショット用のマスク１５６を用いる。マスク１５６には、ビア１０７に対応するマスクパターン１５８が設けられている。マスクパターン１５８は、配線長方向において、マスク１５６の一部１５６ａの幅よりも横長に形成されている。このようなマスク１５６を用いて露光処理を行なうことにより、ビア１０７は、マスクパターン１５８に対応した位置に形成される。マスクパターン１５８の幅Ｗｍを適正化することに関しては、前述したとおりである。
【００７８】
次に、図３０（Ａ）の平面図及び（Ｂ）の断面図に示すように、層間絶縁膜１２１上に上述した第１配線パターン１０１と第２配線パターン１０２を形成する。第１配線パターン１０１と第２配線パターン１０２は、リソグラフィ工程を利用して形成する。このリソグラフィ工程に含まれる露光工程では、図３１の平面図に示すマスク１３１，１３２を用いる。
【００７９】
マスク１３１は、左ショット用のフォトマスクであり、マスク１３２は、右ショット用のフォトマスクである。マスク１３１には、遮光領域１３３を除く領域に、第１配線パターン１０１に対応するマスクパターン１３４が設けられている。一方、マスク１３２には、遮光領域１３５を除く領域に、第２配線パターン１０２と繋ぎパターン１０６に対応するマスクパターン１３６が設けられている。マスク１３１においては、遮光領域１３３の端縁部の位置に、それぞれ一端部を揃えた状態でマスクパターン１３４が形成されている。同様に、マスク１３２においても、遮光領域１３５の端縁部の位置に、それぞれ一端部を揃えた状態でマスクパターン１３６が形成されている。
【００８０】
実際の露光工程では、半導体基板１１１と各マスク１３１，１３２の位置合わせを行なうことにより、左ショットで用いられるマスク１３１の一部１３１ａと、右ショットで用いられるマスク１３２の一部１３２ａが、互いに重なり合う位置関係となる。この重なり合う領域は、各々のマスク１３１，１３２を用いた左右の露光ショットで、共にマスクパターン１３４，１３６の形成部位を除いて、露光光を透過する領域となる。このため、露光処理の対象となるフォトレジスト膜上において、マスク１３１の一部１３１ａを透過した露光光が照射される領域と、マスク１３２の一部１３２ａを透過した露光光が照射される領域は、二重に露光されることになる。また、左ショット用のマスク１３１の一部１３１ａは、前述した左ショット用のマスク１５６の一部１５６ａと同じ位置関係で、半導体基板１１１と対向する位置に配置される。また、この露光工程により、第１配線パターン１０１は、マスク１３１のマスクパターン１３４に対応した位置に形成され、第２配線パターン１０２は、マスク１３２のマスクパターン１３６に対応した位置に形成される。このため、半導体基板１１１上にマスク１３１とマスク１３２を順に配置して露光するときに、マスクの位置が相対的に配線幅方向にずれると、第１配線パターン１０１と第２配線パターン１０２との間に、それよりも配線幅の狭い繋ぎパターン１０６が形成される。
【００８１】
本発明の第４の実施の形態においては、同層に形成された第１配線パターン１０１と第２配線パターン１０２を、ビア１０７を含む配線経路を介して電気的に接続している。また、マスク１３１のマスクパターン１３４とマスク１３２のマスクパターン１３６は、いずれも均一な幅で形成されている。このため、上記第１の実施の形態と同様の効果が得られる。また、第１配線パターン１０１と第２配線パターン１０２を、それと同層の繋ぎパターン１０６を介して電気的に接続している。このため、配線抵抗の更なる低減が図られる。
【００８２】
因みに、上記図２６に示す半導体装置を製造する場合は、第１配線パターン１０１と第２配線パターン１０２の形成に適用されるリソグラフィの露光工程で、上記図２２に示すマスク１１５，１１６を用いるようにすればよい。
【００８３】
＜５．第５の実施の形態＞
［半導体装置の構成］
図３２は本発明の第５の実施の形態に係る半導体装置の主要部の構成例を示すもので、（Ａ）はその平面図、（Ｂ）はその断面図である。この第５の実施の形態に係る半導体装置においては、半導体基板１６０の表層部に素子分離部１６１が形成されている。素子分離部１６１は、配線幅方向に並ぶ複数の領域をそれぞれ長方形に分離している。素子分離部１６１は、各々の領域を囲む状態で梯子形に形成されている。この素子分離部１６１で分離された各々の領域は不純物領域１６２となっている。素子分離部１６１は、例えば、LOCOS、STI（Shallow Trench Isolation）、ＰＮ接合等で形成されるものである。不純物領域１６２は、不純物の拡散によって電気的に導電性を有する領域となっている。複数の不純物領域１６２は、配線幅方向に一定の間隔で並んでいる。半導体基板１６０上にはｎ層目（本例ではｎ＝１）にビア１６３，１６４と層間絶縁膜１６５が形成されている。ビア１６３，１６４は、不純物領域１６２と同じ数ずつ設けられている。ビア１６３は、不純物領域１６２の一端部に接続する状態で形成され、ビア１６４は、不純物領域１６２の他端部に接続する状態で形成されている。不純物領域１６２は、「繋ぎ配線部」を構成するものである。
【００８４】
層間絶縁膜１６５上には第１配線パターン１６６と第２配線パターン１６７が形成されている。これらの配線パターン１６６，１６７は、ビア１６３，１６４及び層間絶縁膜１６５と同層となるｎ層目（本例ではｎ＝１）の配線層に形成されている。第１配線パターン１６６の一端部はビア１６３に接続され、第２配線パターン１６７の一端部はビア１６４に接続されている。また、第１配線パターン１６６と第２配線パターン１６７との間には、繋ぎパターン１６８が形成されている。繋ぎパターン１６８は、配線パターン１６６，１６７と同層（ｎ層目の配線層）に形成され、これらの配線パターン１６６，１６７を相互に繋いでいる。繋ぎパターン１６８の配線幅は、配線パターン１６６，１６７の配線幅よりも狭くなっている（理由は、後述）。
【００８５】
［半導体装置の製造方法］
次に、本発明の第５の実施の形態に係る半導体装置の製造方法について説明する。まず、図３３（Ａ）の平面図及び（Ｂ）の断面図に示すように、半導体基板１６０の素子分離工程において、素子分離部１６１を形成する。素子分離工程では、例えば、シリコン基板からなる半導体基板１６０の基板面上に窒化シリコン（SiN）膜を成膜した後、これを覆う状態で半導体基板１６０上にフォトレジスト膜をスピンコート法等により形成する。次に、フォトレジスト膜の露光を行なう。この露光工程では、図３４の平面図に示すマスク１７１，１７２を用いる。マスク１７１は、左ショット用のフォトマスクであり、マスク１７２は、右ショット用のフォトマスクである。マスク１７１には、遮光領域１７３を除く領域に、マスクパターン１７４が設けられている。同様に、マスク１７２には、遮光領域１７５を除く領域に、マスクパターン１７６が設けられている。
【００８６】
マスク１７１においては、遮光領域１７３の端縁部の位置に、それぞれ一端部を揃えた状態でマスクパターン１７４が形成されている。また、マスクパターン１７４の他端部は、マスク１７１の一部１７１ａから左側にはみ出した状態で形成されている。同様に、マスク１７２においては、遮光領域１７５の端縁部の位置に、それぞれ一端部を揃えた状態でマスクパターン１７６が形成されている。マスクパターン１７６の他端部は、マスク１７２の一部１７２ａから右側にはみ出した状態で形成されている。
【００８７】
実際の露光工程では、例えば、左ショット用のマスク１７１を用いてフォトレジスト膜の露光を行ない、続いて右ショット用のマスク１７２を用いてフォトレジスト膜の露光を行なう。その際、半導体基板１６０と各マスク１７１，１７２の位置合わせを行なうことにより、左ショットで用いられるマスク１７１の一部１７１ａと、右ショットで用いられるマスク１７２の一部１７２ａが、互いに重なり合う位置関係となる。この重なり合う領域は、各々のマスク１７１，１７２を用いた左右の露光ショットで、共にマスクパターン１７４，１７６の形成部位を除いて、露光光を透過する領域となる。このため、露光処理の対象となるフォトレジスト膜上において、マスク１７１の一部１７１ａを透過した露光光が照射される領域と、マスク１７２の一部１７２ａを透過した露光光が照射される領域は、二重に露光されることになる。露光後は、プリベーク、現像、リンス等の処理を施す。これにより、あとで不純物領域１６２となる部分だけにフォトレジスト膜を残すかたちでレジストパターンを形成することができる。
【００８８】
次に、露光、現像によって形成されたレジストパターンをエッチングマスクに用いて、窒化シリコン膜のドライエッチング処理を行なう。次に、ドライエッチング処理で得られる窒化シリコンのパターンをエッチングマスクに用いて、半導体基板１６０のドライエッチング処理を行なう。これにより、半導体基板１６０の表層部には、上記マスク１７１，１７２のマスクパターン１７４，１７６を転写したかたちの窪みが形成される。次に、その窪みをＣＶＤ法で酸化シリコンにより埋め込んだ後、ＣＭＰ法で余分な酸化シリコンを研磨により除去する。これにより、半導体基板１６０の表層部に素子分離部１６１が形成される。半導体基板１６０上に残留する窒化シリコンは、ホット燐酸によって除去すればよい。
【００８９】
次に、半導体基板１６０に対して、導電性を付与するための不純物を導入することにより、不純物領域１６２を形成する。例えば、半導体基板１６０がシリコン基板等のＰ型の半導体基板である場合は、Ｎ型の不純物としてボロン、リン、砒素等をイオン注入法によりドーピング処理するとともに、アニール処理を行なう。これにより、素子分離部１６１で電気的に分離された状態で、不純物領域１６２が形成される。引き続き、周知のトランジスタの形成工程、例えば、ゲート形成、LDD形成、Side Wall形成、ソースドレイン形成を行なう。
【００９０】
次に、図３５（Ａ）の平面図及び（Ｂ）の断面図に示すように、半導体基板１６０上に層間絶縁膜１６５を形成した後、当該層間絶縁膜１６５を貫通する状態でビア１６３，１６４を形成する。ビア１６３，１６４は、リソグラフィ工程を利用して形成する。このリソグラフィ工程に含まれる露光工程では、図３６の平面図に示すマスク１７７，１７８を用いる。マスク１７７は、左ショット用のフォトマスクであり、マスク１７８は、右ショット用のフォトマスクである。マスク１７７には、ビア１６３に対応するマスクパターン１７９が設けられ。マスク１７８には、ビア１６４に対応するマスクパターン１８０が設けられている。
【００９１】
実際の露光工程では、層間絶縁膜１６５を形成した後、当該層間絶縁膜１６５を覆う状態で形成されたポジ型のフォトレジスト膜を、左ショット用のマスク１７７と右ショット用のマスク１７８を順に用いて露光する。その際、半導体基板１６０と各マスク１７７，１７８の位置合わせを行なうことにより、左ショットで用いられるマスク１７７の一部マスク１７７ａと、右ショットで用いられるマスク１７８の一部１７８ａが、互いに重なり合う位置関係となる。このため、マスクパターン１７９，１８０は、マスク同士が重なり合う部分（１７７ａ，１７８ａ）の両側に分かれて配置され、それぞれのパターン部分を透過した露光光によってフォトレジスト膜が露光される。したがって、露光後の現像処理では、マスクパターン１７９，１８０を通して露光されたフォトレジスト膜だけが除去される。このため、現像後に得られるレジストパターンをエッチングマスクに用いて層間絶縁膜１６５をドライエッチング処理する。これにより、ビア１６３，１６４の形成部位を対象に孔あけ加工が施される。その後は、上記第１の実施の形態で記述した方法（スパッタ法、ＣＶＤ法等）で層間絶縁膜１６５の孔を金属材料で埋め込んで、余分な金属材料を取り除くことにより、ビア１６３，１６４を形成する。
【００９２】
次に、図３７（Ａ）の平面図及び（Ｂ）の断面図に示すように、層間絶縁膜１６５上に上述した第１配線パターン１６６と第２配線パターン１６７を形成する。第１配線パターン１６６と第２配線パターン１６７は、リソグラフィ工程を利用して形成する。このリソグラフィ工程に含まれる露光工程では、上記図３１に示したマスク１３１，１３２を用いる。具体的なパターン形成方法は、上記第４の実施の形態と同様の方法を採用する。これにより、第１配線パターン１６６は、マスク１３１のマスクパターン１３４に対応した位置に形成され、第２配線パターン１６７は、マスク１３２のマスクパターン１３６に対応した位置に形成される。このため、半導体基板１６０上にマスク１３１とマスク１３２を順に配置して露光するときに、マスクの位置が相対的に配線幅方向にずれると、第１配線パターン１６６と第２配線パターン１６７との間に、それよりも配線幅の狭い繋ぎパターン１６８が形成される。
【００９３】
本発明の第５の実施の形態においては、同層に形成された第１配線パターン１６６と第２配線パターン１６７を、ビア１６３，１６４及び不純物領域１６２を含む第１の配線経路と繋ぎパターン１６８を含む第２の配線経路を介して電気的に接続している。このため、第１配線パターン１６６と第２配線パターン１６７を繋ぎパターン１６８だけで電気的に接続する場合に比較して、配線パターン１６６，１６７の繋ぎ合わせ部分での配線抵抗を下げることができる。また、第１の配線経路においては、配線の断面積がビア１６３，１６４及び不純物領域１６２の存在によって積層方向に拡大される。このため、マスクパターン１３４，１３６の一端部を幅広に形成しなくても、マスク１３１，１３２の相対的な位置ずれに伴う配線抵抗の増大や配線信頼性の低下などの電気的な特性劣化を抑制することができる。また、マスク１３１のマスクパターン１３４とマスク１３２のマスクパターン１３６は、いずれも均一な幅で形成されている。このため、設計の最小デザインルールを適用して半導体装置の回路設計を行なうことができる。
【００９４】
［半導体装置の他の構成］
図３８は本発明の第５の実施の形態に係る半導体装置の主要部の他の構成例を示すもので、（Ａ）はその平面図、（Ｂ）はその断面図である。図３８においては、ビア１６３，１６４が形成されている層間絶縁膜１６５上に、中継配線１８１，１８２が形成されている。中継配線１８１，１８２は、ｎ層目の配線層に形成されている。層間絶縁膜１６５上には、中継配線１８１，１８２を含むｎ層目の配線層を覆う状態で、ｎ＋１層目の層間絶縁膜１８３が積層状態で形成されている。層間絶縁膜１８３には、これを貫通する状態でビア１８５，１８６が形成されている。ビア１８５は、中継配線１８１を介してビア１６３の直上に形成され、ビア１８６は、中継配線１８２を介してビア１６４の直上に形成されている。さらに、層間絶縁膜１８３上には第１配線パターン１６６と第２配線パターン１６７が形成されている。これらの配線パターン１６６，１６７は、ｎ＋１層目の配線層に形成されている。第１配線パターン１６６の一端部はビア１８５に接続され、第２配線パターン１６７の一端部はビア１８６に接続されている。また、第１配線パターン１６６と第２配線パターン１６７との間には、繋ぎパターン１６８が形成されている。繋ぎパターン１６８は、配線パターン１６６，１６７と同層に形成され、これらの配線パターン１６６，１６７を相互に繋いでいる。
【００９５】
＜６．第６の実施の形態＞
［半導体装置の構成］
図３９は本発明の第６の実施の形態に係る半導体装置の主要部の構成例を示すもので、（Ａ）はその断面図、（Ｂ）はその平面図である。この第６の実施の形態に係る半導体装置においては、半導体基板１１１上に層間絶縁膜１１２が形成され、さらに当該層間絶縁膜１１２上に第１配線パターン１０１と第２配線パターン１０２が形成されている。第１配線パターン１０１と第２配線パターン１０２との繋ぎ合わせ部分は、当該配線パターン１０１，１０２の配線幅よりも幅広に形成されている。
【００９６】
さらに詳述すると、第１配線パターン１０１の一端部と第２配線パターン１０２の一端部は、両者の繋ぎ合わせ部分に形成された繋ぎパターン１０６によって接続されている。繋ぎパターン１０６は、第１配線パターン１０１及び第２配線パターン１０２と共に、層間絶縁膜１１２上に形成されている。繋ぎパターン１０６の配線幅は、配線パターン１０１，１０２の配線幅よりも太くなっている（理由は後述）。
【００９７】
［半導体装置の製造方法］
次に、本発明の第６の実施の形態に係る半導体装置の製造方法について説明する。まず、図４０（Ａ）の断面図及び（Ｂ）の平面図に示すように、前処理済みの半導体基板１１１上にｎ層目の層間絶縁膜１１２を形成し、さらに当該層間絶縁膜１１２上に配線材料層１０８を形成する。配線材料層１０８は、第１配線パターン１０１と第２配線パターン１０２の形成領域を含むように、半導体基板１１１上の全面に例えばスパッタ法等でアルミニウム合金を成膜することにより形成される。
【００９８】
次に、図４１（Ａ）の断面図及び（Ｂ）の平面図に示すように、配線材料層１０８上にレジストパターン１０９を形成する。レジストパターン１０９は、配線材料層１０８上に当該配線材料層１０８を覆う状態で形成されたフォトレジスト膜を、リソグラフィ工程で露光及び現像することにより形成される。その際、フォトレジスト膜の露光には、図４２の平面図に示すマスク１８７，１８８を用いる。
【００９９】
マスク１８７は、左ショット用のフォトマスクであり、マスク１８８は、右ショット用のフォトマスクである。マスク１８７には、遮光領域１８９を除く領域に、マスクパターン１９０が設けられている。マスク１８８には、遮光領域１９１を除く領域に、マスクパターン１９２が設けられている。マスク１８７においては、遮光領域１８９の端縁部の位置に、それぞれ一端部を揃えた状態でマスクパターン１９０が形成されている。同様に、マスク１８８においても、遮光領域１９１の端縁部の位置に、それぞれ一端部を揃えた状態でマスクパターン１９２が形成されている。また、マスク１８７の一部１８７ａには半透過部１９３が設けられ、マスク１８８の一部１８８ａにも半透過部１９４が設けられている。半透過部１９３，１９４は、それぞれ露光光を透過部（例えば、マスク基材となる透明なガラス部分）よりも低く且つ遮光領域１８９，１９１よりも高い透過率で透過させる部分である。また、半透過部１９３，１９４は、例えば、露光光の透過率が６０％となるように、ハーフトーン材料を用いて形成されるものである。
【０１００】
半透過部１９３，１９４の形成に用いられるハーフトーン材料は、遮光領域１８９，１９１を形成する金属遮光膜と同じ成膜材料（例えば、クロム）であってもよい。但し、その場合は、遮光領域１８９，１９１を形成する金属遮光膜よりも膜厚を薄くすることで、半透過部１９３，１９４の光の透過率を、遮光領域１８９，１９１のそれより高くする必要がある。また、これ以外にも、遮光領域１８９，１９１を形成する金属遮光膜とは異なる成膜材料（例えば、ＭｏＳｉなど）をハーフトーン材料に用いて半透過部１９３，１９４を形成してもよい。
【０１０１】
半透過部１９３は、配線幅方向でマスクパターン１９０の両側を埋めるように、当該マスクパターン１９０の一端部の両側に形成されている。また、半透過部１９３は、遮光領域１８９の端縁部との間に隙間を介在させることなく形成されている。同様に、半透過部１９４は、配線幅方向でマスクパターン１９２の両側を埋めるように、当該マスクパターン１９２の一端部の両側に形成されている。また、半透過部１９４は、遮光領域１９１の端縁部との間に隙間を介在させることなく形成されている。
【０１０２】
一般に、リソグラフィ工程は、図４３（Ａ），（Ｂ）の断面図に示すように、半導体基板２０１上にフォトレジスト材料を塗布してフォトレジスト膜２０２を形成し、その後、露光マスク２０３を用いてフォトレジスト膜２０２を露光する。フォトレジスト膜２０２の形成は、塗布装置を用いて半導体基板２０１上にフォトレジスト材料を吐出後、半導体基板２０１を回転させることにより、所望の膜厚のフォトレジスト膜２０２を得る。次に、フォトレジスト膜２０２中の溶剤を除去するためのプリベークを施した後、露光装置の基板支持ステージに半導体基板２０１をセットする。次に、半導体基板２０１の上方に所定の距離をあけてマスク２０３を対向状態に配置するとともに、半導体基板２０１とマスク２０３の位置合わせを、例えば、アライメントマークを用いた座標計測により行なう。
【０１０３】
次に、逐次露光法によってマスク２０３上のパターンを半導体基板２０２上のフォトレジスト膜２０２に転写する。このとき、露光光の照射によって供給された露光エネルギー量（一般的には、露光時間）に応じて、フォトレジスト膜２０２中の感光剤が光分解反応する。その後、ＰＥＢ処理を行なって、フォトレジスト膜２０２の樹脂をアルカリ可溶の化合物に変化させる。次に、アルカリ性の現像液に半導体基板２０１を浸すことで、マスクパターンを転写したかたちのレジストパターンが得られる。ここで、フォトレジスト膜２０２に照射される露光光の露光エネルギー量が適正量よりも少ない場合（露光アンダーの場合）は、図４４（Ａ）に示すように、得られるレジストパターン２０２ａの断面形状が末広がりの山形状になる。また、フォトレジスト膜２０２に照射される露光光の露光エネルギー量が適正量である場合は、図４４（Ｂ）に示すように、得られるレジストパターン２０２ａの断面形状が矩形状になる。このときの現像後のレジスト膜厚と露光エネルギー量の関係を図４５に示す。図４５においては、図４４（Ａ）の断面形状でフォトレジスト膜を現像するのに必要な露光エネルギー量をＥthとし、図４４（Ｂ）の断面形状でフォトレジスト膜を現像するのに必要な露光エネルギー量をＥopとしている。
【０１０４】
そうした場合、左ショット用のマスク１８７を用いた露光処理では、マスク位置と露光エネルギー量の関係が図４６（Ａ）のような条件を満たすように行なわれる。また、右ショット用のマスク１８８を用いた露光処理では、マスク位置と露光エネルギー量の関係が図４６（Ｂ）のような条件を満たすように行なわれる。図４６（Ａ）に示す露光条件では、配線幅方向でマスクパターン１９０の間に存在する透過部での露光エネルギー量がＥopと同レベルになっている。また、半透過部１９３での露光エネルギー量は、Ｅthよりも低いレベルになっている。一方、図４６（Ｂ）に示す露光条件では、配線幅方向でマスクパターン１９２の間に存在する透過部での露光エネルギー量がＥopと同レベルになっている。また、半透過部１９４での露光エネルギー量は、Ｅthよりも低く、かつ半透過部１９３での露光エネルギー量と等しいレベルになっている。因みに、図４６（Ａ）におけるマスク位置Ａ−Ｂ−Ｃは、図４２における左ショット用のマスク１８７の位置Ａ−Ｂ−Ｃに対応している。また、図４６（Ｂ）におけるマスク位置Ｄ−Ｅ−Ｆは、図４２における右ショット用のマスク１８８の位置Ｄ−Ｅ−Ｆに対応している。
【０１０５】
実際の露光工程では、マスク１８７とマスク１８８とを順に用いて露光する。その際、半導体基板１１１と対向する位置にマスク１８７を配置して、当該マスク１８７を用いた露光ショットを行ない、次いで、半導体基板１１１と対向する位置にマスク１８８を配置して、当該マスク１８８を用いた露光ショットを行なう。また、各々の露光ショット時には、配線長方向及び配線幅方向を含めて、半導体基板１１１と各マスク１８７，１８８の位置合わせを行なう。その際、左ショットで用いられるマスク１８７の一部１８７ａと、右ショットで用いられるマスク１８８の一部１８８ａは、互いに重なり合う位置関係で、半導体基板１１１と対向する位置に順に配置される。この重なり合う領域は、各々のマスク１８７，１８８を用いた左右の露光ショットで、共にマスクパターンマスクパターン１９０，１９２の形成部位を除いて、露光光を透過する領域となる。このため、露光処理の対象となるフォトレジスト膜上において、マスク１８７の一部１８７ａを透過した露光光が照射される領域と、マスク１８８の一部１８８ａを透過した露光光が照射される領域は、二重に露光されることになる。但し、半導体基板１１１上にマスク１８７とマスク１８８を順に配置して露光するときに、マスクの位置が相対的に配線幅方向にずれると、それに応じて、マスクパターン１９０，１９２の位置や、半透過部１９３，１９４の位置も、相対的に配線幅方向にずれる。
【０１０６】
そうした場合、図４７（Ａ）に示すように、左ショット用のマスク１８７の一部１８７ａと右ショット用のマスク１８８の一部１８８ａを仮想的に重ね合わせた場合のＧ−Ｈ位置における露光エネルギー量は、図４７（Ｂ）のようになる。即ち、各々のマスク１８７，１８８の透過部での露光エネルギー量はＥopのレベルとなり、各々のマスク１８７，１８８の重ね合わせ部分（１８７ａ，１８８ａ）での露光エネルギー量は、それよりも多くなる。なお、図４７（Ｂ）においては、マスク１８７による露光エネルギー量を一点鎖線で示し、マスク１８８による露光エネルギー量を破線で示している。
【０１０７】
これに対して、図４８（Ａ）に示すように、左ショット用のマスク１８７の一部１８７ａと右ショット用のマスク１８８の一部１８８ａを仮想的に重ね合わせた場合のＩ−Ｊ位置における露光エネルギー量は、図４８（Ｂ）のようになる。即ち、各々のマスク１８７，１８８の半透過部１９３，１９４により合わせて２回露光される部分Ｐ１での露光エネルギー量は、Ｅopよりも多くなる。また、マスク１８７の半透過部１９３により１回露光される部分Ｐ２での露光エネルギー量と、マスク１８８の半透過部１９４により１回露光される部分Ｐ３での露光エネルギー量は、それぞれＥthよりも少なくなる。また、マスク１８７，１８８のマスクパターン１９０，１９２で遮光されるＰ４での露光エネルギー量は、ほぼゼロになる。その結果、上記図４１に示すように、レジストパターン１０９の一部がマスク１８７，１８８の重ね合わせ部分（１８７ａ，１８８ａ）で折れ曲がったかたちで部分的に太く形成される。なお、図４８（Ｂ）においては、マスク１８７による露光エネルギー量を一点鎖線で示し、マスク１８８による露光エネルギー量を破線で示している。
【０１０８】
次に、上述のように形成されたレジストパターン１０９を用いて配線材料層１０８をドライエッチング処理でパターニングした後、レジスト剥離を行なう。これにより、前述したように第１配線パターン１０１と第２配線パターン１０２の繋ぎ合わせ部分に、それよりも配線幅の太い繋ぎパターン１０６が形成される。因みに、マスク１８７，１８８の位置が配線幅方向で相対的にずれを生じなかった場合は、第１配線パターン１０１と第２配線パターン１０２の繋ぎ合わせ部分が、当該配線パターンの配線幅と同幅で形成される。
【０１０９】
本発明の第６の実施の形態においては、露光工程でマスク１８７，１８８の位置が相対的に配線幅方向にずれた場合に、当該位置ずれに伴って、配線パターン１０１，１０２の繋ぎ合わせ部分が幅広に形成される。このため、マスクパターン１９０，１９２の一端部を幅広に形成しなくても、マスク１８７，１８８の相対的な位置ずれに伴う配線抵抗の増大や配線信頼性の低下などの電気的な特性劣化を抑制することができる。
【０１１０】
なお、ここでは半透過部１９３，１９４に対応する露光エネルギー量に関して、Ｅthよりも少なくなる条件で露光するものとしたが、これに限らず、少なくともＥopよりも少なくなる条件で設定すればよい。
【０１１１】
＜７．発明の適用例＞
[固体撮像装置の構成]
図４９は本発明の適用対象となる固体撮像装置の構成例を示すもので、（Ａ）はその平面図、（Ｂ）は（Ａ）におけるＫ−Ｌ断面図、（Ｃ）は（Ａ）におけるＭ−Ｎ断面図である。ここでは、固体撮像装置の一例として、ＣＭＯＳイメージセンサを想定している。固体撮像装置２１０は、図中破線で区画された複数の画素を二次元的に配置したものである。図４９においては、そのうちの４つの画素だけを表示している。各々の画素領域には、フォトセンサ２１１と複数個のトランジスタ（不図示）が設けられている。これらの画素を駆動するために、固体撮像装置２１０には、フォトセンサ２１１の開口を除いて縦横に交差するように配線パターン２１２，２１３が形成されている。また、固体撮像装置２１０のベースとなる半導体基板２１４上には、当該基板側から順に、層間絶縁膜２１５と、層間絶縁膜２１６と、層間絶縁膜２１７とが積層状態に形成されている。層間絶縁膜２１５は、１層目の層間絶縁膜として、半導体基板２１４と１層目の配線層との間に形成されている。層間絶縁膜２１６は、２層目の層間絶縁膜として、１層目と配線層と２層目の配線層との間に形成されている。層間絶縁膜２１７は、３層目の層間絶縁膜として、２層目の配線層と３層目の配線層との間に形成されている。
【０１１２】
配線パターン２１２は、１層目の配線層に形成されている。配線パターン２１３は、２層目の配線層に形成されている。配線パターン２１２，２１３は、フォトセンサ２１１間に可能な範囲で狭く配置され、駆動信号や出力信号の入力、出力を行なっている。ここで配線パターン２１２，２１３が交差する領域においては、例えば、下側の配線パターン２１２に対して、その上側に配線パターン２１３が存在する。このため、配線パターン２１２の上側に繋ぎパターンを形成することができない。また、上側の配線パターン２１３に対しては、その下側に配線パターン２１２が存在する。このため、配線パターン２１３の下側に繋ぎパターンを形成することができない。これに対して、垂直方向又は水平方向で隣り合うフォトセンサ２１１の間は、一般的に配線パターンが重ねて形成されることが少ない。このため、配線パターン２１２の上側や、配線パターン２１３の下側に、それと別工程で繋ぎパターンを形成配置することが可能である。
【０１１３】
図５０は本発明を適用した固体撮像装置の構成例を示すもので、（Ａ）はその平面図、（Ｂ）は（Ａ）におけるＯ−Ｐ断面図、（Ｃ）は（Ａ）におけるＱ−Ｒ断面図である。図示した固体撮像装置２１０においては、Ｑ−Ｒ断面位置を前述した繋ぎ合わせの基準位置Ｋとして、配線パターン２１２をビア２１８で電気的に接続している。ビア２１８は、層間絶縁膜２１６を貫通する状態で形成されている。また、ビア２１８は、水平方向でＱ−Ｒ断面位置から水平方向の一方と他方に伸びる横長の形状で形成されている。この横長のビア２１８は、上記第３の実施の形態を適用することで形成されるものである。
【０１１４】
なお、ここでは配線パターン２１２をＱ−Ｒ断面位置で繋ぐ場合の具体的な事例として、上記第３の実施の形態を適用することとしているが、これ以外にも、上記第１の実施の形態を適用してもよい。また、配線パターン２１３をＯ−Ｐ断面位置で繋ぐ場合には、上記第２の実施の形態又は上記第４の実施の形態を適用すればよい。さらに、配線パターン２１２をＱ−Ｒ断面位置で繋ぐ場合又は配線パターン２１３をＯ−Ｐ断面位置で繋ぐ場合に、上記第６の実施の形態を適用してもよい。
【０１１５】
［固体撮像装置の製造方法］
上記図５０に示す固体撮像装置を製造する場合は、まず、図５１に示すように、図中破線で区画される各々の画素領域にフォトセンサ２１１を形成するとともに、半導体基板２１４上に層間絶縁膜２１５を形成する。次に、図５２に示すように、層間絶縁膜２１５上に配線パターン２１２を形成する。
【０１１６】
配線パターン２１２は、リソグラフィ工程を利用して形成する。このリソグラフィ工程に含まれる露光工程では、図５３（Ａ），（Ｂ）に示すマスク２２１，２２２を用いる。マスク２２１は、左ショット用のフォトマスクであり、マスク２２２は、右ショット用のフォトマスクである。マスク２２１には、遮光領域２２３を除く領域に、マスクパターン２２４が設けられている。同様に、マスク２２２には、遮光領域２２５を除く領域に、マスクパターン２２６が設けられている。マスクパターン２２４，２２６は、配線パターン２１２に対応して、マスク２２１，２２２に設けられたものである。マスクパターン２２４の一端部は、繋ぎ合わせの基準位置となるＱ−Ｒ位置よりも若干右側に突出する状態で形成されている。また、マスクパターン２２４の一端部は、遮光領域２２３の端縁部に位置を揃えて配置されている。一方、マスクパターン２２６の一端部は、繋ぎ合わせの基準位置となるＱ−Ｒ位置よりも若干左側に突出する状態で形成されている。また、マスクパターン２２６の一端部は、遮光領域２２５の端縁部に位置を揃えて配置されている。
【０１１７】
実際の露光工程では、例えば、左ショット用のマスク２２１を用いてフォトレジスト膜の露光を行ない、続いて右ショット用のマスク２２２を用いてフォトレジスト膜の露光を行なう。その際、半導体基板２１４とマスク２２１，２２２の位置合わせを行なうことにより、左ショットで用いられるマスク２２１のＱ−Ｒ位置と、右ショットで用いられるマスク２２２のＱ−Ｒ位置が、互いに重なり合う位置関係となる。このため、Ｑ−Ｒ位置の近傍は２回にわたって露光される。このとき、マスク２２１，２２２の位置が相対的に配線幅方向にずれると、上記図５２に示すように、Ｑ−Ｒ位置で配線パターン２１２の配線幅が部分的に細く形成される。
【０１１８】
次に、図５４に示すように、配線パターン２１２を覆う状態で層間絶縁膜２１５上に層間絶縁膜２１６を形成するとともに、当該層間絶縁膜２１６にビア２１８を形成する。
【０１１９】
ビア２１８は、リソグラフィ工程を利用して形成する。このリソグラフィ工程に含まれる露光工程では、図５５に示すマスク２２７を用いる。このマスク２２７は、左ショット用のマスクである。マスク２２７には、繋ぎ合わせの基準位置となるＱ−Ｒ位置を跨ぐ状態でマスクパターン２２８が形成されている。マスクパターン２２８は、ビア２１８に対応してマスク２２７に設けられたものである。実際の露光工程では、左ショット用のマスク２２７を用いてフォトレジスト膜の露光を行なう。これにより、マスクパターン２２８の形状に合わせてビア２１８が形成される。
【０１２０】
その後、上記図５０に示すように、層間絶縁膜２１６上に配線パターン２１３を形成するとともに、当該配線パターン２１３を覆う状態で層間絶縁膜２１６上に層間絶縁膜２１７を形成する。
【０１２１】
配線パターン２１３は、リソグラフィ工程を利用して形成する。このリソグラフィ工程に含まれる露光工程では、図５６に示すマスク２３１，２３２を用いる。マスク２３１は、左ショット用のフォトマスクであり、マスク２３２は、右ショット用のフォトマスクである。マスク２３１には、遮光領域２３３を除く領域に、マスクパターン２３４が設けられている。同様に、マスク２３２には、遮光領域２３５を除く領域に、マスクパターン２３６が設けられている。マスクパターン２３４，２３６は、配線パターン２１３に対応して、マスク２３１，２３２に設けられたものである。
【０１２２】
実際の露光工程では、例えば、左ショット用のマスク２３１を用いてフォトレジスト膜の露光を行ない、続いて右ショット用のマスク２３２を用いてフォトレジスト膜の露光を行なう。その際、半導体基板２１４とマスク２３１，２３２の位置合わせを行なうことにより、左ショットで用いられるマスク２３１のＱ−Ｒ位置と、右ショットで用いられるマスク２３２のＱ−Ｒ位置が、互いに重なり合う位置関係となる。これにより、マスクパターン２３４，２３６の形状に合わせて配線パターン２１３が形成される。
【０１２３】
なお、上記各実施の形態及び適用例においては、大面積半導体装置の繋ぎ合わせによる配線パターン形成において右ショットと左ショットに分割して露光することを例に説明したが、本発明はこれに限らない。即ち、本発明は、上下、左右を含む任意の方向で、かつ任意の分割数の露光に適用することができる。また、露光の順番に関しても、上下、左右に限定されるものではなく、任意の分割領域から露光することができるものである。また配線材料、ビアホールの埋め込み材料に関しても、タングステンやアルミニウム合金に限らず、他の金属又は合金を配線材料に用いてもよい。また、配線の加工方法に関しても、ダマシンプロセス等に適用することも可能である。また、上記各実施の形態は、それぞれ単独で適用されることに限らず、技術的な矛盾を生じない範囲で、任意に組み合わることが可能である。例えば、１つの大面積半導体装置において、素子分離工程のパターン配置に余裕のある領域では、上記第５の実施の形態を適用し、その他の領域では、上記第１〜第４の実施の形態のいずれか１つを適用するなどの併用が可能である。また、本発明は、固体撮像装置以外の半導体装置にも広く適用可能である。
【図面の簡単な説明】
【０１２４】
【図１】本発明の第１の実施の形態に係る半導体装置の主要部の構成例を示す図である。
【図２】本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図（その１）である。
【図３】本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図（その２）である。
【図４】本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図（その３）である。
【図５】本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図（その４）である。
【図６】本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図（その５）である。
【図７】本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図（その６）である。
【図８】本発明の第１の実施の形態に係る半導体装置の変形例を示す図（その１）である。
【図９】本発明の第１の実施の形態に係る半導体装置の変形例を示す図（その２）である。
【図１０】本発明の第２の実施の形態に係る半導体装置の主要部の構成例を示す図である。
【図１１】本発明の第２の実施の形態に係る半導体装置の主要部の他の構成例を示す図である。
【図１２】本発明の第２の実施の形態に係る半導体装置の製造方法を説明する図（その１）である。
【図１３】本発明の第２の実施の形態に係る半導体装置の製造方法を説明する図（その２）である。
【図１４】本発明の第２の実施の形態に係る半導体装置の製造方法を説明する図（その３）である。
【図１５】本発明の第２の実施の形態に係る半導体装置の製造方法を説明する図（その４）である。
【図１６】本発明の第３の実施の形態に係る半導体装置の主要部の構成例を示す図である。
【図１７】本発明の第３の実施の形態に係る半導体装置の製造方法を説明する図（その１）である。
【図１８】本発明の第３の実施の形態に係る半導体装置の製造方法を説明する図（その２）である。
【図１９】本発明の第３の実施の形態に係る半導体装置の製造方法を説明する図（その３）である。
【図２０】本発明の第３の実施の形態に係る半導体装置の製造方法を説明する図（その４）である。
【図２１】本発明の第３の実施の形態に係る半導体装置の第１変形例を示す図である。
【図２２】図２１に示す半導体装置の製造方法を説明する図（その１）である。
【図２３】図２１に示す半導体装置の製造方法を説明する図（その２）である。
【図２４】本発明の第３の実施の形態に係る半導体装置の第２変形例を示す図である。
【図２５】図２４に示す半導体装置の製造に用いられるマスクを示す図である。
【図２６】本発明の第４の実施の形態に係る半導体装置の主要部の構成例を示す図である。
【図２７】本発明の第４の実施の形態に係る半導体装置の主要部の他の構成例を示す図である。
【図２８】本発明の第４の実施の形態に係る半導体装置の製造方法を説明する図（その１）である。
【図２９】本発明の第４の実施の形態に係る半導体装置の製造方法を説明する図（その２）である。
【図３０】本発明の第４の実施の形態に係る半導体装置の製造方法を説明する図（その３）である。
【図３１】本発明の第４の実施の形態に係る半導体装置の製造方法を説明する図（その４）である。
【図３２】本発明の第５の実施の形態に係る半導体装置の主要部の構成例を示す図である。
【図３３】本発明の第５の実施の形態に係る半導体装置の製造方法を説明する図（その１）である。
【図３４】本発明の第５の実施の形態に係る半導体装置の製造方法を説明する図（その２）である。
【図３５】本発明の第５の実施の形態に係る半導体装置の製造方法を説明する図（その３）である。
【図３６】本発明の第５の実施の形態に係る半導体装置の製造方法を説明する図（その４）である。
【図３７】本発明の第５の実施の形態に係る半導体装置の製造方法を説明する図（その５）である。
【図３８】本発明の第５の実施の形態に係る半導体装置の主要部の他の構成例を示す図である。
【図３９】本発明の第６の実施の形態に係る半導体装置の主要部の構成例を示す図である。
【図４０】本発明の第６の実施の形態に係る半導体装置の製造方法を説明する図（その１）である。
【図４１】本発明の第６の実施の形態に係る半導体装置の製造方法を説明する図（その２）である。
【図４２】本発明の第６の実施の形態に係る半導体装置の製造方法を説明する図（その３）である。
【図４３】本発明の第６の実施の形態に係る半導体装置の製造方法を説明する図（その４）である。
【図４４】本発明の第６の実施の形態に係る半導体装置の製造方法を説明する図（その５）である。
【図４５】本発明の第６の実施の形態に係る半導体装置の製造方法を説明する図（その６）である。
【図４６】本発明の第６の実施の形態に係る半導体装置の製造方法を説明する図（その７）である。
【図４７】本発明の第６の実施の形態に係る半導体装置の製造方法を説明する図（その８）である。
【図４８】本発明の第６の実施の形態に係る半導体装置の製造方法を説明する図（その９）である。
【図４９】本発明の適用対象となる固体撮像装置の構成例を示す図である。
【図５０】本発明を適用した固体撮像装置の構成例を示す図である。
【図５１】図５０に示す固体撮像装置の製造方法を説明する図（その１）である。
【図５２】図５０に示す固体撮像装置の製造方法を説明する図（その２）である。
【図５３】図５０に示す固体撮像装置の製造方法を説明する図（その３）である。
【図５４】図５０に示す固体撮像装置の製造方法を説明する図（その４）である。
【図５５】図５０に示す固体撮像装置の製造方法を説明する図（その５）である。
【図５６】図５０に示す固体撮像装置の製造方法を説明する図（その６）である。
【図５７】半導体基板の基板面内での領域区分の一例を示す平面図である。
【図５８】繋ぎ露光用のマスクの構成を示す図である。
【図５９】露光領域の区分を示す平面図である。
【図６０】マスクパターンの一例を示す平面図である。
【図６１】マスクパターンと露光領域の関係を説明する図である。
【図６２】マスクの位置ずれによって生じるレジストパターンの形状例を示す平面図である。
【図６３】マスクの位置ずれによって生じる配線パターンの形状例を示す平面図である。
【図６４】マスクパターンの他の例を示す平面図である。
【図６５】図６４に示すマスクを用いて形成される配線パターンの形状例を示す平面図である。
【符号の説明】
【０１２５】
１０１，１６６…第１配線パターン、１０２，１６７…第２配線パターン、１０３，１０４，１０７，１６３，１６４…ビア、１０５，１０６…繋ぎパターン、１１１，１６０…半導体基板、１１２…層間絶縁膜、１１５，１１６…マスク、１６２…不純物領域、１９０，１９２…マスクパターン、１９３，１９４…半透過部
【図１】
2010098095.tif 000003
【図２】
2010098095.tif 000004
【図３】
2010098095.tif 000005
【図４】
2010098095.tif 000006
【図５】
2010098095.tif 000007
【図６】
2010098095.tif 000008
【図７】
2010098095.tif 000009
【図８】
2010098095.tif 000010
【図９】
2010098095.tif 000011
【図１０】
2010098095.tif 000012
【図１１】
2010098095.tif 000013
【図１２】
2010098095.tif 000014
【図１３】
2010098095.tif 000015
【図１４】
2010098095.tif 000016
【図１５】
2010098095.tif 000017
【図１６】
2010098095.tif 000018
【図１７】
2010098095.tif 000019
【図１８】
2010098095.tif 000020
【図１９】
2010098095.tif 000021
【図２０】
2010098095.tif 000022
【図２１】
2010098095.tif 000023
【図２２】
2010098095.tif 000024
【図２３】
2010098095.tif 000025
【図２４】
2010098095.tif 000026
【図２５】
2010098095.tif 000027
【図２６】
2010098095.tif 000028
【図２７】
2010098095.tif 000029
【図２８】
2010098095.tif 000030
【図２９】
2010098095.tif 000031
【図３０】
2010098095.tif 000032
【図３１】
2010098095.tif 000033
【図３２】
2010098095.tif 000034
【図３３】
2010098095.tif 000035
【図３４】
2010098095.tif 000036
【図３５】
2010098095.tif 000037
【図３６】
2010098095.tif 000038
【図３７】
2010098095.tif 000039
【図３８】
2010098095.tif 000040
【図３９】
2010098095.tif 000041
【図４０】
2010098095.tif 000042
【図４１】
2010098095.tif 000043
【図４２】
2010098095.tif 000044
【図４３】
2010098095.tif 000045
【図４４】
2010098095.tif 000046
【図４５】
2010098095.tif 000047
【図４６】
2010098095.tif 000048
【図４７】
2010098095.tif 000049
【図４８】
2010098095.tif 000050
【図４９】
2010098095.tif 000051
【図５０】
2010098095.tif 000052
【図５１】
2010098095.tif 000053
【図５２】
2010098095.tif 000054
【図５３】
2010098095.tif 000055
【図５４】
2010098095.tif 000056
【図５５】
2010098095.tif 000057
【図５６】
2010098095.tif 000058
【図５７】
2010098095.tif 000059
【図５８】
2010098095.tif 000060
【図５９】
2010098095.tif 000061
【図６０】
2010098095.tif 000062
【図６１】
2010098095.tif 000063
【図６２】
2010098095.tif 000064
【図６３】
2010098095.tif 000065
【図６４】
2010098095.tif 000066
【図６５】
2010098095.tif 000067