(57)【要約】      （修正有）【課題】ＲＦＤＣ系の回路規模と消費電流の削減を図る。また、光ディスク反射率の面内変動に起因する変調度測定結果のバラツキを抑止し、ＯＰＣの精度を向上する。【解決手段】オントラック時とオフトラック時にスイッチ１１３を切り替えて、オントラック時にＲＦＡＣ信号を出力し、オフトラック時にＲＦＤＣ信号を平衡変調して出力し、スイッチ１１３から出力された信号を復調し、復調したデータから変調度またはオフトラック信号を求めることにより、回路規模および消費電力が大きいＲＦＤＣ系信号処理回路を廃止した。また、ＲＦＤＣ信号を平衡変調して両極性のＤＳＢ信号に変換することにより、該ＤＳＢ信号にＲＦＡＣ系のＡＧＣ（ＲＦＡＧＣ）を作用可能とし、該ＲＦＡＧＣの作用により復調したＲＦＤＣ信号が反射率で正規化され、上記変調度測定結果のバラツキを抑止し、ＯＰＣの精度を向上させた。【選択図】図２
2010192022.tif 000002
【特許請求の範囲】
【請求項１】
光ピックアップユニットにより光ディスクに記録された情報を読出し復号化して該情報を再生する信号再生部を有する光ディスク再生装置であって、
上記信号再生部は、
キャリア信号を発生する信号発生回路と、
光ピックアップユニットの光検出器から出力された複数の信号を加算して片極性のＲＦＤＣ信号を出力する第１の信号処理部と、
上記光ピックアップユニットの光検出器から出力された複数の信号を加算した後にＤＣ成分を除去して両極性のＲＦＡＣ信号を出力する第２の信号処理部と、
上記片極性のＲＦＤＣ信号と上記キャリア信号が供給され、該キャリア信号を上記のＲＦＤＣ信号で変調して変調信号を出力する変調器と、
上記両極性のＲＦＡＣ信号または上記変調器からの変調信号が供給され、上記両極性のＲＦＡＣ信号が入力された場合、該両極性のＲＦＡＣ信号を出力し、上記ＲＦＤＣ信号が入力された場合、信号経路を切り替えて上記変調器から供給された変調信号を出力するスイッチと、
上記スイッチから出力された変調信号またはＲＦＡＣ信号をディジタイズするためのＡ／Ｄ変換器と、
上記Ａ／Ｄ変換器でディジタイズされた変調信号を復調して、当該復調した信号から変調度またはオフトラッキング信号等を導出する第３の信号処理部と、
を有する光ディスク再生装置。
【請求項２】
上記変調器は、ＭＯＳトランジスタ等で構成されたリング変調器等を有し、上記キャリア信号を上記片極性のＲＦＤＣ信号で平衡変調する
請求項１記載の光ディスク再生装置。
【請求項３】
上記光ディスク再生装置は、上記変調器の前段に低域通過フィルタを有し、該低域通過フィルタのカットオフ周波数を上記ＲＦＡＣ信号の最高周波数以下とする
請求項１記載の光ディスク再生装置。
【請求項４】
上記変調器は、上記リング変調器の出力に平衡変調された変調波を残留側波帯化するＶＳＢフィルタを有する
請求項２記載の光ディスク再生装置。
【請求項５】
上記ＶＳＢフィルタの遮断特性は、上記キャリア信号の周波数で−６ｄＢとなる
請求項４記載の光ディスク再生装置。
【請求項６】
上記ＶＳＢフィルタのカットオフ周波数は、上記キャリア信号の周波数の１／２〜２倍である
請求項４記載の光ディスク再生装置。
【請求項７】
上記第３の信号処理部は、ピークホールドとボトムホールドされた値からオフトラック信号または変調度を求めるディジタル演算器を有する
請求項１記載の光ディスク再生装置。
【請求項８】
上記第３の信号処理部は、復調器を有し、該復調器は入力された信号を全波整流する
請求項１記載の光ディスク再生装置。
【請求項９】
上記復調器は、上記全波整流された信号からキャリア信号の漏れまたはイメージ信号を除去するフィルタを有する
請求項８記載の光ディスク再生装置。
【請求項１０】
上記光ディスク再生装置は、
上記Ａ／Ｄ変換器の前段に該Ａ／Ｄ変換器の入力振幅を調整するＶＣＡ回路を有し、
上記のＡ／Ｄ変換器の後段に該Ａ／Ｄ変換器の出力振幅を所定の値に制御するためのＡＧＣ制御回路を有し、
上記のＡＧＣ制御回路の制御信号をアナログに変換して上記のＶＣＡ回路の利得を制御するＤ／Ａ変換回路を有する、
請求項１記載の光ディスク再生装置。
【請求項１１】
光ピックアップユニットにより光ディスクに符号化された情報を書き込む信号記録部と上記光ディスクに記録された情報を読出し復号化して該情報を再生する信号再生部を有する光ディスク記録再生装置であって、
上記信号再生部は、
キャリア信号を発生する信号発生回路と、
光ピックアップユニットの光検出器から出力された複数の信号を加算して片極性のＲＦＤＣ信号を出力する第１の信号処理部と、
上記光ピックアップユニットの光検出器から出力された複数の信号を加算した後にＤＣ成分を除去して両極性のＲＦＡＣ信号を出力する第２の信号処理部と、
上記片極性のＲＦＤＣ信号と上記キャリア信号が供給され、該キャリア信号を上記のＲＦＤＣ信号で変調して変調信号を出力する変調器と、
上記両極性のＲＦＡＣ信号または上記変調器からの変調信号が供給され、上記両極性のＲＦＡＣ信号が入力された場合、該両極性のＲＦＡＣ信号を出力し、上記ＲＦＤＣ信号が入力された場合、信号経路を切り替えて上記変調器から供給された変調信号を出力するスイッチと、
上記スイッチから出力された変調信号またはＲＦＡＣ信号をディジタイズするためのＡ／Ｄ変換器と、
上記Ａ／Ｄ変換器でディジタイズされた変調信号を復調して、当該復調した信号から変調度またはオフトラッキング信号等を導出する第３の信号処理部と、
を有する光ディスク記録再生装置。
【請求項１２】
上記変調器は、ＭＯＳトランジスタ等で構成されたリング変調器等を有し、上記キャリア信号を上記片極性のＲＦＤＣ信号で平衡変調する
請求項１１記載の光ディスク記録再生装置。
【請求項１３】
上記光ディスク記録再生装置は、上記変調器の前段に低域通過フィルタを有し、該低域通過フィルタのカットオフ周波数を上記ＲＦＡＣ信号の最高周波数以下とする
請求項１１記載の光ディスク記録再生装置。
【請求項１４】
上記変調器は、上記リング変調器の出力に平衡変調された変調波を残留側波帯化するＶＳＢフィルタを有する
請求項１１記載の光ディスク記録再生装置。
【請求項１５】
上記ＶＳＢフィルタの遮断特性は、上記キャリア信号の周波数で−６ｄＢとなる
請求項１４記載の光ディスク記録再生装置。
【請求項１６】
上記ＶＳＢフィルタのカットオフ周波数は、上記キャリア信号の周波数の１／２〜２倍である
請求項１４記載の光ディスク記録再生装置。
【請求項１７】
上記第３の信号処理部は、上記ピークホールドとボトムホールドされた値からオフトラック信号または変調度を求めるディジタル演算器を有する
請求項１１記載の光ディスク記録再生装置。
【請求項１８】
上記第３の信号処理部は、復調器を有し、該復調器は入力された信号を全波整流する
請求項１１記載の光ディスク記録再生装置。
【請求項１９】
上記復調器は、上記整流された信号からキャリア信号の漏れまたはイメージ信号を除去するフィルタを有する
請求項１８記載の光ディスク記録再生装置。
【請求項２０】
上記光ディスク記録再生装置は、
上記Ａ／Ｄ変換器の前段に該Ａ／Ｄ変換器の入力振幅を調整するＶＣＡ回路を有し、
上記のＡ／Ｄ変換器の後段に該Ａ／Ｄ変換器の出力振幅を所定の値に制御するためのＡＧＣ制御回路を有し、
上記のＡＧＣ制御回路の制御信号をアナログに変換して上記のＶＣＡ回路の利得を制御するＤ／Ａ変換回路（ＤＡＣ）を有する、
請求項１１記載の光ディスク記録再生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光ディスク再生装置および光ディスク記録再生装置に関し、片極性のＲＦＤＣ信号を平衡変調してデータ再生用のＲＦＡＣ系に供給して復調し、オフトラック信号または変調度を取得する。
また、上述の平衡変調された信号にＲＦＡＣ系のＡＧＣを作用させることにより、復調したＲＦＤＣ信号を反射率で正規化し、反射率変動に起因する変調度測定結果のバラツキを抑止する。
【背景技術】
【０００２】
一般に光ディスク再生装置及び光ディスク記録再生装置では、シーク時の片利きブレーキ動作のためにＯＦＴＲＫ信号が使用されている。ＯＦＴＲＫ信号は、光ディスクに記録されたマーク列の反射率の最下位レベル（オフトラック量の絶対値と逆の変化を示す）を２値化した信号で、トラキングエラーとは９０°の位相差を持っている。このＯＦＴＲＫ信号とＴＥＺＣ信号（トラッキングエラーを２値化した信号）とのＡＮＤ（論理積）を取ってブレーキ信号を生成し、サーボコントローラにおいて、トラッキングコイルにブレーキ電流を流すためのゲート信号として使用する。
また一般に、光ディスク記録再生装置では、ＯＰＣ（最適記録パワー制御）の調整指標として、光ディスクに記録されたマーク列の変調度が使用される。（光ディスクには、記録マークの反射率が低下するタイプと上がるタイプがあるが、本発明はどちらにも適用し得るので、以降の説明ではマークの反射率は低下するものとして説明する。）
マーク列の変調度は、［（スペース反射率−マーク反射率）／スペース反射率］として計算される。（スペースの反射率は、未記録ディスクの反射率に等しい。）
ＯＦＴＲＫ（オフトラック）信号および変調度は、スペース及びマークの反射率が保存されているＲＦＤＣ信号から取得する必要があるため、従来、下記の２つの方法が採用されていた。
【０００３】
（１）図６に示すように従来の光ディスク記録再生装置３００は、ＲＦＤＣ信号を高速広帯域のＰＨ（Ｐｅａｋ  Ｈｏｌｄ）／ＢＨ（Ｂｏｔｔｏｍ  Ｈｏｌｄ）回路に入力し、それぞれの出力により以下の演算を行いＯＦＴＲＫ信号と変調度を求めていた。具体的には、ＰＨ値はスペースの反射率を代表しＢＨ値はマークの反射率を代表するので、ＢＨ回路の出力信号を２値スライスすることによりＯＦＴＲＫ信号を取得し、［（ＰＨ出力信号−ＢＨ出力信号）／ＰＨ出力信号］の演算から変調度を取得していた。
【０００４】
（２）図７に示すように従来の光ディスク記録再生装置４００は、ＲＦＤＣ信号を介してＲＦＡＣ系のＡＤＣ（アナログ／ディジタル変換器）でディジタル化し、このディジタル信号をＰＨ回路とＢＨ回路に入力し、上記（１）で示した処理についてディジタル演算してＯＦＴＲＫ信号と変調度を取得していた。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平８−１１１０３０号公報
【特許文献２】特開２００１−３５１２４９号公報
【特許文献３】特開２００４−２５３０１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来の光ディスク記録再生装置における第１の課題として、
上述の（１）に示す信号処理におけるＯＦＴＲＫ信号と変調度を求める方法は、広帯域広ダイナミックレンジのＲＦＤＣ系とＰＨ／ＢＨ回路のホールドキャパシタが必要である。また、（１）の信号処理においては、ホールドキャパシタを高速駆動する必要があるため、回路規模と消費電力が共に大となる。
【０００７】
一方、上述の（２）に示すディジタル信号処理方法は、ＰＨ／ＰＢ回路をディジタル化することにより、回路規模と消費電力の増加は避けることができる。しかし、ＡＣ結合１１８を廃止する必要があるため、オフセットの制御が必要になるが、ＲＦＤＣ信号の性質上、帰還によるオフセット制御を採用することができない。そのため、トランジスタの寸法を工夫したオフセットの絶対値が小さい回路設計が必要であり、かつ、片極性の信号を取り込むためＲＦＡＣ信号の２倍以上のダイナミックレンジ（Ｄ−Ｒａｎｇｅ）が必要となる。
結局、（２）の方法を採用する場合は、ＡＤＣ（アナログ／ディジタル変換器）前段のＲＦＡＣ系にＲＦＤＣ系相当の広帯域広ダイナミックレンジが要求されるために、やはり、回路規模と消費電力が共に大となる。
【０００８】
上述の（１）と（２）の方法の他に、（２）で示した方法における副作用であるＲＦＡＣ系統の回路の肥大化を避けるため、ＲＦＤＣ信号専用の系統と専用のＡＤＣを備える（３）の方法が考えられる。しかし、これらを採用すると回路を新たに設ける必要があり、これに伴い消費電力が増加するから、「ＲＦＤＣ系の回路規模と消費電流の削減を図りたい」という本来の目的に対して本末転倒である。
【０００９】
また、従来の光ディスク記録再生装置における第２の課題として、
上述の様にＯＰＣ（最適記録パワー制御）は変調度を調整指標として実施され、変調度の計算は、ＭＰＵ（Ｍｉｃｒｏ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）またはサーボＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）で行われるが、この変調度を計算するためには、ＭＰＵまたはサーボＤＳＰがＲＦＤＣ信号のＰＨ（ピークホールド）値とＢＨ（ボトムホールド）値のそれぞれの値を取得し［（ＰＨ−ＢＨ）／ＰＨ］の演算を行う必要がある。ＰＨ値はスペースの反射率を、ＢＨ値はマークの反射率を代表する。しかし、現実の光ディスクでは反射率の面内変動（むら）が存在し、この面内変動はＰＨ値とＢＨ値の周回変動になり、また、ＰＨ値とＢＨ値のそれぞれの取得タイミングは異なるため、スペースの反射率による正規化演算（＊１／ＰＨ）に誤差が生じ、反射率の面内変動に起因するＯＰＣ収束値のバラツキを完全に抑圧することは困難だった。
【００１０】
本発明の第１の目的は、上述の不利益を鑑み、ＲＦＤＣ信号は、ＲＦＡＣ信号と同等の広帯域とＲＦＡＣ信号の２倍以上のダイナミックレンジを必要とするため、回路規模と消費電力が共に大きくなるので、これらを削減することである。
同時に本発明の第２の目的は、反射率の面内変動に起因して変調度測定結果のバラツキが大であることに鑑み、取得したＲＦＤＣ信号が反射率で正規化される様にし、反射率変動に起因する変調度のバラツキを抑圧し、ＯＰＣの精度を向上せしめる事である。
【課題を解決するための手段】
【００１１】
本発明の光ディスク再生装置は、光ピックアップユニットにより光ディスクに記録された情報を読出し復号化して該情報を再生する信号再生部を有する光ディスク再生装置であって、上記信号再生部は、キャリア信号を発生する信号発生回路と、光ピックアップユニットの光検出器から出力された複数の信号を加算して片極性のＲＦＤＣ信号を出力する第１の信号処理部と、上記光ピックアップユニットの光検出器から出力された複数の信号を加算した後にＤＣ成分を除去して両極性のＲＦＡＣ信号を出力する第２の信号処理部と、上記片極性のＲＦＤＣ信号と上記キャリア信号が供給され、該キャリア信号を上記のＲＦＤＣ信号で変調して変調信号を出力する変調器と、変調信号が供給され、上記両極性のＲＦＡＣ信号が入力された場合、該両極性のＲＦＡＣ信号を出力し、上記ＲＦＤＣ信号が入力された場合、信号経路を切り替えて上記変調器から供給された変調信号を出力するスイッチと、上記スイッチから出力された変調信号またはＲＦＡＣ信号をディジタイズするためのＡ／Ｄ変換器と、上記Ａ／Ｄ変換器でディジタイズされた変調信号を復調して、当該復調した信号から変調度またはオフトラッキング信号等を導出する第３の信号処理部と、を有する。
また、本発明の光ディスク再生装置は、上記Ａ／Ｄ変換器の前段に該Ａ／Ｄ変換器の入力振幅を調整するＶＣＡ回路と、上記のＡ／Ｄ変換器の後段に該Ａ／Ｄ変換器の出力振幅を所定の値に制御するためのＡＧＣ制御回路と、上記のＡＧＣ制御回路の制御信号をアナログに変換して上記のＶＣＡ回路の利得を制御するＤ／Ａ変換回路（ＤＡＣ）と、を有する。
【００１２】
本発明の光ディスク記録再生装置は、光ピックアップユニットにより光ディスクに符号化された情報を書き込む信号記録部と上記光ディスクに記録された情報を読出し復号化して該情報を再生する信号再生部を有する光ディスク記録再生装置であって、上記信号再生部は、キャリア信号を発生する信号発生回路と、光ピックアップユニットの光検出器から出力された複数の信号を加算して片極性のＲＦＤＣ信号を出力する第１の信号処理部と、上記光ピックアップユニットの光検出器から出力された複数の信号を加算した後にＤＣ成分を除去して両極性のＲＦＡＣ信号を出力する第２の信号処理部と、上記片極性のＲＦＤＣ信号と上記キャリア信号が供給され、該キャリア信号を上記のＲＦＤＣ信号で変調して変調信号を出力する変調器と、上記両極性のＲＦＡＣ信号または上記変調器からの変調信号が供給され、上記両極性のＲＦＡＣ信号が入力された場合、該両極性のＲＦＡＣ信号を出力し、上記ＲＦＤＣ信号が入力された場合、信号経路を切り替えて上記変調器から供給された変調信号を出力するスイッチと、上記スイッチから出力された変調信号またはＲＦＡＣ信号をディジタイズするためのＡ／Ｄ変換器と、上記Ａ／Ｄ変換器でディジタイズされた変調信号を復調して、当該復調した信号から変調度またはオフトラッキング信号等を導出する第３の信号処理部と、
を有する。
また、本発明の光ディスク記録再生装置は、上記Ａ／Ｄ変換器の前段に該Ａ／Ｄ変換器の入力振幅を調整するＶＣＡ回路と、上記のＡ／Ｄ変換器の後段に該Ａ／Ｄ変換器の出力振幅を所定の値に制御するためのＡＧＣ制御回路と、上記のＡＧＣ制御回路の制御信号をアナログに変換して上記のＶＣＡ回路の利得を制御するＤ／Ａ変換回路（ＤＡＣ）と、を有する。
【００１３】
本発明においてオフトラック信号を求める際には、オントラック時とオフトラック時にスイッチを切り替えて、オントラック時にはＲＦＡＣ信号を出力し、オフトラック時にＲＦＤＣ信号を平衡変調してスイッチを介して出力する。そしてこのスイッチから出力された信号を復調し、ボトムホールドの値を２値化してオフトラック信号を求める。
また、本発明において変調度を求める際には、通常リード時と変調度取得時にスイッチを切り替えて、通常リード時にはＲＦＡＣ信号を出力し、変調度取得時にＲＦＤＣ信号を平衡変調してスイッチを介して出力する。そしてこのスイッチから出力された信号を復調し、ピークホールド、ボトムホールドの値から変調度を求める。変調度取得時には通常リード時と同様にＲＦＡＧＣを作用させる事ができる。
【発明の効果】
【００１４】
本発明によれば、ＲＦＤＣ信号を平衡変調してＲＦ信号再生系に供給し、Ａ／Ｄ変換後に復調することにより、ＲＦＡＣ系を用いてＲＦＤＣ信号を取り込み、オフトラック（ＯＦＴＲＫ）信号または変調度を取得することができる。この結果、本発明は、回路規模および消費電力が大きいＲＦＤＣ系統を大幅に縮小できる。また、変調度取得時には通常リード時と同様にＲＦＡＧＣを作用させる事により、復調後のＲＦＤＣ信号を反射率で正規化し、反射率の面内変動に起因する変調度のバラツキを抑止し、ＯＰＣの精度を向上させることが出来る。
【図面の簡単な説明】
【００１５】
【図１】図１は、本発明の実施形態である光ディスク記録再生装置のブロック構成図である。
【図２】図２は、ＲＦＡＣ系信号処理回路とＲＦＤＣ系信号処理回路のブロック図である。
【図３】図３は、図２に示す各ブロックから出力された波形図である。
【図４】図４は、復調器のブロック構成図である。
【図５】図５は、ＲＦＡＣ系信号処理回路、ＲＦＤＣ系信号処理回路と復調器の周波数特性を示す図である。
【図６】図６は、従来の第１の実施例である光ディスク記録再生装置のブロック構成図である。
【図７】図７は、従来の第２の実施例である光ディスク記録再生装置のブロック構成図である。
【発明を実施するための形態】
【００１６】
発明を実施するための形態について、以下の順序で説明する。
１．光ディスク記録再生装置の構成と動作説明
２．ＲＦ信号処理のブロック構成と各ブロック動作説明
３．ＲＦ信号処理回路の全体動作説明
４．復調器の構成と動作説明
【００１７】
＜１．光ディスク記録再生装置の構成と動作説明＞
以後、光ディスク記録再生装置について説明するが、再生装置のみを有する光ディスク再生装置にも適用することができる。なお、図１と図６，７と共通の回路ブロックは同一番号を付与する。
図１に、光ディスク記録再生装置１０のブロック構成を示す。光ディスク記録再生装置１０は、光ディスク１１の回転を制御するモータ駆動制御部２０、光ピックアップユニット３０、信号処理部４０、メモリ８１、モータドライバ８２などで構成される。
【００１８】
モータ駆動制御部２０は、光ディスク１１の回転制御を行うスピンドルモータ２１と光ピックアップユニット３０の位置制御を行うスレッドモータ２２で構成される。
【００１９】
光ピックアップユニット３０は、レンズ（Ｌｅｎｓ）３１、モニタ回路３２、レーザダイオード３３、レーザダイオードドライバ（ＬＤドライバ）３４、ＰＤＩＣ（光検出ＩＣ）３５、フォーカス＆トラッキングアクチュエータ３６で構成される。上述したＰＤＩＣ３５は、不図示のフォトダイオードや演算増幅器などで構成される。
光ピックアップユニット３０の出力はフレキシブルケーブル等を介して信号処理部４０の入力に接続される。
光ディスク１１からの反射光から電気信号を得るＰＤＩＣ３５は、例えば４分割型のフォトダイオードが用いられ、このフォトダイオードの４つの出力信号である信号Ａ，Ｂ，Ｃ，Ｄを出力する。また、このＰＤＩＣ３５は、加算信号Ａ＋Ｂ＋Ｃ＋ＤをＲＦ信号（ＲＦ＿ｓｕｍ）として出力する。
【００２０】
信号処理部４０の信号処理系において、アナログ信号処理系は、ＡＰＣ回路（自動パワー制御回路）４１、フィルタ、イコライザ及びバッファ等で構成されるＲＦＡＣ系信号処理回路４２、ＳＵＭ（総和）回路１３０と平衡変調器１４０より成るＲＦＤＣ系信号処理回路で構成される。ディジタル信号処理系は、ＲＦＡＤＣ４４、ディジタル信号処理回路４５、ＥＣＣエンコーダデコーダ４６、ライトストラテジ回路４８、ＰＣ／ＩＦ（コンピュータ／インターフェース）回路４９で構成される。
【００２１】
一方、信号処理部４０における制御系は、ウォブルＧＣＡ５１、ウォブルＡＧＣ回路５２、ウォブルＡＤＣ５３、サーボＧＣＡ５４、フォーカス・トラッキング検出回路５５、サーボＡＤＣ５６、サーボＤＳＰ５７、ＤＡＣ５８、および、レジスタファイル４７とＭＰＵ１７０等で構成される。レジスタファイル４７はＭＰＵ１７０のバス上に配置され、また、サーボＤＳＰ５７は、不図示のブリッジ回路を介して上記のバスに接続されている。信号処理部４０の各ブロックの設定やステータスと任意データは、不図示のレジスタアクセス回路を介してレジスタファイル４７の所定アドレスに読み書きされる。
【００２２】
さらに、光ディスク記録再生装置１０は、この他にメモリ８１、モータドライバ８２や不図示のコンピュータ（ＰＣ）などを備えている。
【００２３】
光ディスク１１には、絶対時間情報に基づいて蛇行された溝（グルーブ）が形成されており、その溝に沿ってアドレス等の情報で変調されたウォブル信号が記録され、また、記録された情報が読み出される。光ディスク１１は、トラッキングやフォーカスが調整されながらスピンドルモータ２１で、上記のウォブル信号に同期して線速度一定（ＣＬＶ）または角速度一定（ＣＡＶ）で回転される。
【００２４】
光ディスク１１に情報を記録し、または情報を再生するために、光ディスク１１と対向して光ピックアップユニット３０が備えられており、その中にレーザダイオード３３とＰＤＩＣ３５が配置されている。情報の記録中には、レーザダイオード３３から出力された光がレンズ３１を介して光ディスク１１に照射され、情報が書き込まれる。情報の再生時には、光ディスク１１に記録された情報が反射光としてＰＤＩＣ３５に入力される。このＰＤＩＣ３５において、４分割のフォトダイオードにより４つの信号Ａ〜Ｄが生成され、それらの信号Ａ〜Ｄ、並びにそれらを加算したＲＦ信号が出力される。
【００２５】
ＲＦ（ＲＦ＿ｓｕｍ）信号が復号されて、映像（画像）・音声信号などの情報が再生され、また、信号Ａ〜Ｄを用いてウォブル信号、フォーカス信号およびトラッキング信号などの制御信号が生成される。情報の記録時においても、信号Ａ〜Ｄに基づいてウォブル信号、フォーカス信号、トラッキング信号などが生成される。
【００２６】
ＰＤＩＣ３５から出力されたＲＦ信号は、ＲＦＡＣ系信号処理回路４２に供給され、入力されたＲＦ信号は、不図示のＲＦ−ＡＧＣ回路で信号レベルが一定にされる。その後、イコライザで高域の周波数が強調された後、次段のＲＦＡＤＣ４４に供給され、ここでアナログＲＦ信号がディジタル信号に変換される。
通常リード時など光ピックアップユニット３０がトラッキング制御されＯＮトラックの状態にあるとき、ＲＦＡＤＣ４４でＲＦＡＣ信号がＡ／Ｄ変換されてディジタル信号処理回路４５に出力される。
一方、シーク時など光ピックアップユニット３０のトラッキング制御を外した時、およびＯＰＣ実行時などマーク列の変調度を測定するとき、ＰＤＩＣ３５から出力されたＡ，Ｂ，Ｃ，Ｄ信号の和として生成されるＲＦＤＣ信号を平衡変調する。この変調された信号を上記ＲＦＡＣ信号と切り替えてＲＦＡＤＣ４４に供給し、Ａ／Ｄ変換された後、ディジタル信号処理回路４５に出力される。
【００２７】
ディジタル信号処理回路４５でＰＲＭＬ処理、１―７ＰＰ復調、８−１６復調、ＥＦＭなどの復調が行われ、ＥＣＣエンコーダデコーダ４６で誤り訂正が行われる。またＲＦＡＤＣ４４から出力されたディジタル信号を用いて演算処理することにより変調度やオフトラック（ＯＦＴＲＫ）信号などを取得する。
ＥＣＣエンコーダデコーダ４６で誤り訂正されたディジタルデータは、ＰＣ／ＩＦ回路４９から不図示のホストＰＣ等に送られ、該ホストＰＣ等においてＭＰＥＧ２、ＡＣ−３等に関する復号処理が行われる。
【００２８】
ＰＤＩＣ３５から出力された信号Ａ〜Ｄはアナログ信号からそれぞれ２値化信号が生成され、２値化信号を論理演算してＳ／Ｈ用のサンプリングパルスを生成する。サンプリングパルスにより、信号Ａ〜Ｄに基づき生成された原ウォブル信号をサンプリングして所定のタイミングでホールドして正確なウォブル信号とした後にウォブルＡＧＣ回路５２でＡＧＣ処理などが行なわれる。利得制御されたウォブル信号は、ウォブルＡＤＣ５３でディジタル信号に変換されてディジタル信号処理回路４５に出力され、復調および復号された後、アドレスを求めるためのデコード処理が行われる。
【００２９】
一方、ＰＤＩＣ３５から出力された信号Ａ〜Ｄに基づいて生成されたサーボ信号は、サーボＧＣＡ５４で出力信号振幅が制御される。フォーカス・トラッキング検出回路５５で光ピックアップユニット３０を制御するフォーカス、トラッキング信号等が検出され、サーボＡＤＣ５６に出力されてディジタル信号に変換される。このディジタル信号がサーボＤＳＰ５７で処理され、ＤＡＣ５８でアナログ信号に変換されてモータドライバ８２に供給される。モータドライバ８２から出力される制御信号は、フォーカス＆トラッキングアクチュエータ３６とスレッドモータ制御回路（図１ではスレッドモータと図示する）２２に出力される。その結果、光ピックアップユニット３０とスピンドルモータとスレッドモータが制御され、フォーカス、トラッキングなどが調整される。
【００３０】
書き込み時において、オーディオ信号やビデオ信号は、不図示のホストＰＣ等において、例えばＡＣ−３やＭＰＥＧ２などの情報圧縮されたディジタル信号にエンコードされ、パケット化された後に暗号化などが行われ、ディジタルデータとしてＰＣ／ＩＦ回路４９に供給される。ＰＣ／ＩＦ回路４９から入力された上記のディジタルデータは、ＥＣＣエンコーダデコーダ４６でＥＣＣが付加された後、光ディスクの所定の物理フォーマット、例えばＢｌｕ−ｒａｙ  Ｄｉｓｃ（登録商標）等のフォーマットにエンコードされた後に１−７ＰＰ等の符号化が行われる。符号化されたディジタル信号は、レーザダイオード３３の変調を行うライトストラテジ回路４８でマルチパルス変調方式などにより記録補償された変調が行われ、ＬＤドライバ３４を介してレーザダイオード３３に供給される。そして、レーザダイオード３３に供給された変調パルスのオン／オフに応じたレーザ光が光ディスク１１に照射されて情報が記録される。
【００３１】
また、モニタ回路３２で、光ディスク１１から反射された反射光を検出して、検出した値をＡＰＣ回路４１に出力する。ＡＰＣ回路４１は、この検出した値に基づいてレーザダイオード３３の書き込み時のパワーが所定値になる制御信号を求め、ＬＤドライバ３４に出力する。その結果、ＬＤドライバ３４でライトストラテジ６６から出力された変調パルスが制御され、レーザダイオード３３の書き込みパワーが最適化される。
【００３２】
＜２．ＲＦ信号処理のブロック構成と各ブロック動作説明＞
［ＲＦ信号処理のブロック構成］
次に、本発明の実施形態であるＲＦ信号処理のブロック構成について説明する。
図２にＲＦ信号処理と復調器１２５のブロック構成を示す。ＲＦ信号処理のブロックは図１に示すＲＦＡＣ系信号処理回路４２、ＲＦＡＤＣ４４、ＳＵＭ回路１３０、平衡変調器１４０、復調器１２５、ＶＣＡ１１５、ＤＡＣ１２０に相当する。
【００３３】
図２に示すように、ＲＦＡＣ系信号処理回路１１０は、ＨＰＦ１１１、ＧＣＡ１１２、スイッチ（Ｓｗｉｔｃｈ）１１３、ＨＰＦ１１４、ＶＣＡ１１５、ＬＰＦ１１６、ドライバ（ＤＲＶ）１１７、ＨＰＦ１１８、ＲＦＡＤＣ４４で構成される。
なお、ＨＰＦはハイパスフィルタを示し、ＬＰＦはローパスフィルタを示し、ＧＣＡは利得制御アンプを示し、ＶＣＡは電圧制御アンプを示す。
【００３４】
上述のＲＦＡＣ信号は、ＰＤＩＣ３５の４現象出力であるＡ，Ｂ，Ｃ，Ｄを加算して生成されるＲＦ＿ｓｕｍ信号から、ＨＰＦ等(ＡＣ結合)によりＤＣ成分を除去しＡＣ成分(ＲＦ信号)のみを取り出したものであり、＋／−両極性を有する信号である。
【００３５】
次に、ＲＦＡＣ系信号処理回路１１０、ＳＵＭ回路１３０と平衡変調部１４０で構成されるＲＦＤＣ系信号処理回路の接続構成について説明する。
［ＲＦＡＣ系の構成］
光ピックアップユニット３０の出力端子は、ＨＰＦ１１１入力端子に接続される。ＨＰＦ１１１の出力端子は、ＧＣＡ１１２の入力端子に接続され、このＧＣＡ１１２の出力端子は、スイッチ１１３の第１の入力端子Ｓａに接続される。
スイッチ１１３の出力端子Ｓｃは、ＨＰＦ１１４の入力端子に接続され、ＨＰＦ１１４の出力端子はＶＣＡ１１５の入力端子に接続される。ＶＣＡ１１５の出力端子は、ＬＰＦ１１６の入力端子に接続され、またＶＣＡ１１５の制御端子は、ＲＦＤＡＣ（ＲＦディジタル／アナログ変換器）１１９の出力端子に接続される。
ＬＰＦ１１６の出力端子はドライバ（ＤＲＶ）１１７の入力端子に接続され、ドライバ１１７の出力端子は、ＨＰＦ１１８の入力端子に接続される。ＨＰＦ１１８の出力端子は、ＲＦＡＤＣ４４に接続される。
【００３６】
［ＲＦＤＣ系の構成］
光ピックアップユニット３０のフォトダイオードの各出力端子はＳＵＭ回路１３０を構成するＯＰＡＭＰ１３１の入力端子に接続され、ＲＦ信号のＡ，Ｂ，Ｃ，Ｄの加算された信号を出力する出力端子が次段のアンプ１３２の入力端子に接続される。
アンプ１３２の出力端子は、ＬＰＦ１（１３３）の入力端子に接続され、ＬＰＦ１（１３３）の出力端子は、アンプ１３４の入力端子に接続される。
ＳＵＭ回路１３０は、アンプ１３２、ＬＰＦ１（１３３）、アンプ１３４を包有するＯＰＡＭＰ１３１による反転加算積分器として実装される。
アンプ１３４の出力端子は平衡変調部１４０を構成するアンプ１４１の入力端子に接続され、アンプ１４１の出力端子は、バランスモジュレータ（平衡変調器）１４２の第１の入力に接続される。また、バランスモジュレータ１４２の第２の入力端子は、レベル変換回路１５２の出力端子に接続され、キャリア信号が供給される。
バランスモジュレータ１４２の出力端子は、ＬＰＦ２（１４３）の入力端子に接続され、ＬＰＦ２（１４３）の出力端子はスイッチ１１３の第２の入力端子Ｓｂに接続される。
【００３７】
［復調器以後の構成］
ＲＦＡＤＣ４４の出力端子が復調器１２５の第１の入力端子に接続され、ＰＬＬ回路（図２ではＰＬＬと図示）１５３の出力端子が、この復調器１２５のクロック入力用の第２の入力端子に接続され、また上記ＲＦＡＤＣ４４のクロック入力端子に接続される。
復調器１２５の出力端子は、ＡＧＣ回路（ＡＧＣ  Ｃｏｎｔｒｏｌｌｅｒ：自動利得制御回路）１５４の一方の入力端子とＰＨ（ピークホールド）回路１６１とＢＨ（ボトムホールド）回路１６２の入力端子に接続される。また、ＡＧＣ回路１５４の出力端子は、ＤＡＣ１２０の入力端子に接続され、ＤＡＣ１２０の出力端子は、ＶＣＡ１１５の制御端子に接続される。
上記ＰＬＬ回路１５３の出力端子は、分周回路１５０の第１の入力端子（ＣＬＫ端子）に接続され、分周回路１５０の第２，３の入力端子（ＥＮ端子、ＸＲＳＴ端子）は基準クロック発生回路１５１の出力端子に接続される。
分周回路１５０の出力端子は、レベル変換回路１５２の入力端子に接続され、レベル変換回路１５２の出力端子は、上述したバランスモジュレータ１４２の第２の入力端子に接続され、キャリア信号を供給する。
ＰＨ回路１６１とＢＨ回路１６２の出力信号は、レジスタファイル４７を介してＭＰＵ１７０またはサーボＤＳＰ５７に取得され、また、ＢＨ回路１６２の出力信号は、ＯＦＴＲＫスライサ（ＯＦＴＲＫ  Ｓｌｉｃｅｒ）回路１８０に入力される。
【００３８】
［ＲＦＡＣ系の各ブロック動作説明］
ＲＦＡＣ系統は、典型的には、第１のＡＣ結合*ＧＣＡ*第２のＡＣ結合*ＶＣＡ*イコライザ（またはＬＰＦ）*第３のＡＣ結合*Ａ／Ｄ変換器という構成になっている。
【００３９】
第１のＡＣ結合（ＨＰＦ１１１）は、再生系の低域時定数を決定するものであり、そのカットオフ周波数（以下ではｆｃと記載する）は、一般にはナイキスト周波数（ＲＦ信号のチャネル周波数の１／２)の１／１０００程度に定められる。
【００４０】
ＧＣＡ（Ｇａｉｎ  Ｃｏｎｔｒｏｌ  Ａｍｐｌｉｆｉｅｒ）１１２は、光ディスク１１の反射率とリードパワーの積に応じて所定の固定利得を設定し、ＲＦＡＣ系の平均的な動作振幅を所定の値に成らしめる。
【００４１】
第２のＡＣ結合（ＨＰＦ１１４）は、後段のＶＣＡ１１５によるＡＧＣ引き込み時のダイナミック・オフセット発生を抑止するためのものであり、カットオフ周波数ｆｃは、一般に、第1のＡＣ結合の１ｄｅｃａｄｅ(１／１０)以下のｆｃに設定される。
【００４２】
ＶＣＡ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ａｍｐｌｉｆｉｅｒ）１１５は後段のＡＧＣ回路１５４により利得を可変制御され、ＲＦＡＤＣ４４の出力振幅が一定になる様に、自動利得調整を行うものである。
【００４３】
イコライザは、ＲＦ信号を等化しＥｙｅ開口を確保するための高域Ｂｏｏｓｔ（ブースト）回路である。高域ＢｏｏｓｔをＡ／Ｄ変換後のディジタル領域で行う実施形態も一般的に存在し、その場合、この段はイコライザではなくＡＡＦ（アンチエイリアスフィルタ：ＬＰＦ１１６）となる。以下の説明ではＡＡＦによる構成例を使用する。
【００４４】
第３のＡＣ結合（ＨＰＦ１１８）は、後段のＡ／Ｄ変換器に対する、前段で発生したオフセットの注入を抑止しするものであり、そのカットオフ周波数ｆｃは、一般的には第１と第２のＡＣ結合のｆｃ以下の周波数に定められる。
【００４５】
ＲＦＡＤＣ４４は、ＲＦＡＣ信号とＲＦＤＣ信号をアナログ信号からディジタル信号に変換するためのものであり、そのサンプリング周波数（ｆｓ）は、一般的には、ＲＦ信号のチャネル周波数（ｆｃｃｋ）と同一または、それ以上に定められる。サンプリング・クロックがＲＦ信号に同期している場合(同期ＰＬＬ)と、非同期の場合(固定クロック)が有り得るが、本発明はサンプリングの同期性には依存しないので、どちらにも適用し得る。以下の説明では固定サンプリングの例を使用する。
尚、ＲＦＡＣ系は、ＯＦＴＲＫ信号を必要とするＳｅｅｋ（シーク）時や変調度の検出を必要とするＯＰＣ（Ｏｐｔｉｍｕｍ  Ｐｏｗｅｒ  Ｃｏｎｔｒｏｌ）実行時には休止しているため、ＯＦＴＲＫ信号生成や変調度検出の用途に転用しても差し支えない。
【００４６】
［ＲＦＤＣ系の各ブロック動作説明］
次に、本発明の実施形態であるＲＦＤＣ系について説明する。ＲＦＤＣ信号とは、ＰＤＩＣの４現象出力であるＡ，Ｂ，Ｃ，Ｄを加算して生成される、上述のＲＦ＿ｓｕｍ信号そのものであり、平均反射率とリードパワーの積に比例するＤＣ成分（ＰＩと称される）とＲＦ信号の和であり、片極性（＋）の信号である。なお、平均反射率は、マークの反射率とスペースの反射率の平均値である。
尚、ＲＦ＿ｓｕｍ信号は、光ピックアップ上のＰＤＩＣ３５の中でΣ（Ａ，Ｂ，Ｃ，Ｄ）演算を行った信号で、ＲＦＡＣのメインパスが必要とするＳ／Ｎ比を確保するためにＡ，Ｂ，Ｃ，Ｄとは別系統で伝送されている実施例が多いが、ＲＦ＿ｓｕｍ≡Σ（Ａ，Ｂ，Ｃ，Ｄ）であるので、本発明は、どちらか一方の信号が存在すれば構成される。
【００４７】
ＲＦＤＣ系信号処理系は、ＯＰＡＭＰ１３１、アンプ１３２、ＬＰＦ１（１３３）、アンプ１３４と平衡変調部１４０で構成される。この平衡変調部１４０は、アンプ１４１、平衡変調器（バランスモジュレータ）１４２、ＬＰＦ２（１４３）で構成される。
【００４８】
ＬＰＦ１（１３３）は、このＲＦＤＣ信号を帯域制限するための低域フィルタである。ＬＰＦ１は、例えば、上述のＯＰＡＭＰ１３１、アンプ１３２、アンプ１３４と一体に形成されて、ＯＰＡＭＰ１３１よる反転加算積分器として実装される。ＬＰＦ１は、ＯＦＴＲＫ信号の生成や変調度の検出には、ＲＦ信号の最高周波数まで伝送する必要はなく、最大振幅が取れる周波数成分を保存すればよいので、カットオフ周波数ｆｃは、５Ｔ（ｆｃｃｋ／１０）〜２Ｔ（ｆｃｃｋ／４）程度に定められる。なお、ｆｃｃｋはＰＬＬ回路１５３から出力されるチャネルクロック周波数であり、ｆｓはサンプリング周波数である。
【００４９】
上述の反転加算積分器（ＳＵＭ回路１３０）の出力信号は、後段の平衡変調部１４０でＤＳＢ（Ｄｏｕｂｌｅ  Ｓｉｄｅｂａｎｄ）信号に変調される。
本実施形態のキャリア周波数ｆｃａは、ｆｃａ＝ｆｓ／４と設定される。例えば、Ｂｌｕ−ｒａｙ  ＤｉｓｃにおいてＲＦ最高周波数は２Ｔ（ｆｃｃｋ／４）であり、かつ、ｆｓ≧ｆｃｃｋなので、平衡変調による折り返しを防止するため、キャリア周波数ｆｃａは、ｆｃａ＝ｆｓ／４とする必要がある。
【００５０】
平衡変調部１４０のバランスモジュレータ１４２は、簡単には、例えば、ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ＳＷを用いたリング変調器等として実現される。
ＤＳＢ信号の帯域幅は元のＲＦＤＣ信号の２倍となるので、次段のＬＰＦ２（１４３）で帯域制限を行う。
ＬＰＦ２の遮断特性は、好適にはキャリア周波数ｆｃａで−６ｄＢとなるＳｙｍｍｅｔｒｉｃａｌ（対称）な特性が望ましい。これは、ＤＳＢを正確にＶＳＢ（Ｖｅｓｔｉｇｉａｌ  Ｓｉｄｅｂａｎｄ：残留側波帯）化し、平坦な変復調伝達特性を確保するための条件である。
しかし、ＯＦＴＲＫ信号の生成や変調度検出の用途では、必ずしも平坦な通過域特性を確保する必要はないので、回路設計に無理の生じない範囲に帯域を制限すればよい。このため、ＬＰＦ２のカットオフ周波数ｆcは、ｆｃ＝ｆｃａ／２〜２＊ｆｃａ程度に設定される。なお、＊印は乗算記号を表す。
また、後段のＲＦＡＣ系信号処理回路１１０に存在するＡＡＦ（アンチエイリアスフィルタ）で帯域制限が見込める場合は、ＬＰＦ２（１４３）を省略することができる。
【００５１】
ＬＰＦ２で帯域制限されたＤＳＢ信号は、ＲＦＡＣ系のＶＣＡ１１５の入力に設けられたスイッチ１１３を経由して、ＲＦＡＣ系に入力される。この後、ＲＦＡＣ系のメインパスである、ＶＣＡ＊ＡＡＦ＊第３のＡＣ結合＊Ａ／Ｄ変換器：を通過してＡ／Ｄ変換器に入力され、ｆｓの周波数でサンプリングされる。
【００５２】
次に、復調器１２５は、ＲＦＡＤＣ４４でディジタル化されたＤＳＢ信号を復調する。好適には同期復調器の使用が望ましいが、元信号がＤＣ成分を有する片極性のＲＦＤＣ信号であるが故に、このＤＳＢ信号はＡＭ信号(キャリア信号を有するＤＳＢ信号)となっているため、簡単に全波整流器で復調することができる。
【００５３】
＜３．ＲＦ信号処理回路の全体動作説明＞
次に、ＯＮＴＲＫ（オントラック）時とＯＦＴＲＫ（オフトラック）時のＲＦ信号処理回路１００の全体動作について説明する。
［ＯＮＴＲＫ時の動作］
光ピックアップユニット３０がトラッキング制御された状態で、フォトダイオードから出力されたＲＦ信号のＡ，Ｂ，Ｃ，Ｄが、加算器で加算される。この加算されたＲＦ＿ｓｕｍがＨＰＦ１１１に供給されて低域信号やノイズ等が減衰され、ＲＦＡＣ信号がＧＣＡ１１２に出力される。ＧＣＡ１１２に入力されたＲＦＡＣ信号は光ディスク１１の反射率とリードパワーの積に応じて所定の固定利得に設定された後、スイッチ１１３の第１の入力端子Ｓａに入力される。
ＯＮＴＲＫ時は、このスイッチ１１３の第１の入力端子Ｓａは出力端子Ｓｃに接続され、出力端子ＳｃからＲＦＡＣ信号が導出される。スイッチ１１３から出力されたＲＦＡＣ信号は、ＨＰＦ１１４に供給され、ＡＧＣ引き込み時のダイナミック・オフセットの発生を抑制してＶＣＡ１１５に出力される。
【００５４】
［ＯＦＴＲＫ時、および変調度測定時の動作］
一方、シーク時など光ピックアップユニット３０のトラッキング制御を外した時、およびＯＰＣ実行時などマーク列の変調度を測定する場合、ＲＦ信号のＡ，Ｂ，Ｃ，ＤがＯＰＡＭＰ１３１に供給され、加算された後にアンプ１３２に出力される。ＯＰＡＭＰ１３１で加算されたＲＦＤＣ信号がアンプ１３２で１／４に平均化された後、ＬＰＦ１（１３３）に入力される。
ＬＰＦ１に入力されたＲＦＤＣ信号は、例えば、ｆｃｃｋ／１０〜ｆｃｃｋ／４程度のカットオフ周波数ｆｃを持つ周波数特性により帯域制限されてアンプ１３４に出力される。
アンプ１３４でＫ倍に増幅されたＲＦＤＣ信号は、平衡変調部１４０のアンプ１４１に入力され、１／２倍された後にバランスモジュレータ１４２の第１の入力端子に供給される。
ＰＬＬ回路１５３から出力されたサンプリング周波数ｆｓ（＝ｆｃｃｋ＋α）が分周回路１５０で１／４に分周された後にレベル変換回路１５２でレベル変換されて、上記バランスモジュレータ１４２の第２の入力端子にキャリア信号として供給される。
例えばＢｌｕ−ｒａｙディスクの場合、最高周波数は２Ｔ（ｆｃｃｋ／４）であり、ｆｓ＞＝ｆｃｃｋである。したがって、バランスモジュレータ１４２の折り返し周波数の妨害を防止するために、キャリア周波数ｆｃａは、ｆｃａ＝ｆｓ／４＞＝２Ｔ（ｆｃｃｋ／４）の周波数に設定する必要がある。
平衡変調されて出力されたＤＳＢ信号は、キャリア周波数ｆｃａと同じカットオフ周波数ｆｃを有するＬＰＦ２（１４３）に入力され、ＶＳＢ化されたＤＳＢ信号が導出される。そして、この導出されたＤＳＢ信号が、スイッチ１１３の第２の入力端子Ｓｂに入力され、出力端子Ｓｃを介してＨＰＦ１１４に供給され、上述したように、ＶＣＡ１１５に供給される。
【００５５】
上述したように、ＯＮＴＲＫ時とＯＦＴＲＫ時（変調度測定時を含む）によりスイッチ１１３で信号経路が切り替えられて出力された信号は、ＶＣＡ１１５、ＬＰＦ１１６、ドライバ１１７を介してＨＰＦ１１８に供給される。ＨＰＦ１１８は、前段で発生したオフセットの注入を抑制し、かつ、カットオフ周波数ｆｃ以上の信号のみを通過させる。
ＨＰＦ１１８から導出された信号はＲＦＡＤＣ４４に入力され、ここでアナログ信号がディジタル信号に変換されて、ＯＮＴＲＫ時にはディジタイズされたＲＦＡＣ信号がディジタル信号処理回路４５へ、ＯＦＴＲＫ時と変調度測定時にはディジタイズされたＤＳＢ信号が後述の復調器１２５に出力される。
復調器１２５は、入力されたＤＳＢ信号を全波整流して復調した後にイメージ成分やキャリア成分の漏れを除去し、ＲＦＤＣ＿ｄｅｍｏｄ信号を導出する。
また、オントラック時と変調度測定時には、ＲＦＡＤＣ４４から出力されたＲＦＡＣ信号またはＤＳＢ信号は、ＡＧＣ制御回路（ＡＧＣ  Ｃｏｎｔｒｏｌｌｅｒ）１５４に入力され、目標値（Ｔａｒｇｅｔ  Ｌｅｖｅｌ）と比較されて、この結果得られた誤差を積分したＶＣＡ制御信号がＤＡＣ１２０に供給され、アナログ信号（例えばアナログ電圧）に変換された後、ＶＣＡ１１５の制御端子に供給され、その結果、ＶＣＡ１１５は、ＲＦＡＤＣ４４の出力振幅が所定値になるように制御される。
【００５６】
一方、復調器１２５から出力されたＲＦＤＣ＿ｄｅｍｏｄ信号は、ＰＨ回路１６１とＢＨ回路１６２に供給される。
ＰＨ回路１６１で検出されたピークホールド値とＢＨ回路１６２で検出されたボトムホールド値を、レジスタファイル４７を介してＭＰＵ１７０またはサーボＤＳＰ５７が取得し、これらを演算して変調度が求められる。また、ＯＦＴＲＫ  Ｓｌｉｃｅｒ（オフトラックスライサ）１８０は、ボトムホールド値を２値化スライスしてＯＦＴＲＫ信号を導出する。
【００５７】
次に、ＯＦＴＲＫ信号と変調度を求める具体例を示す。
ＭＰＵ１７０またはサーボＤＳＰ５７が取得したＰＨとＢＨのデータより、
変調度＝[１−（ＢＨ取得値／ＰＨ取得値)]              ・・・（１）
なる演算が行われて変調度が算出され、ＯＰＣの指標として用いられる。
例えば、ＲＦＡＧＣの目標振幅を２Ｎ(例えば、Ｎ＝５)に設定すると、上述のＲＦＡＧＣの効果により、
ＰＨ取得値は常に［４＊２（Ｎ−１）］                      ・・・（２）
の一定値に静定する。なお、Ｎは１より大きい正の整数である。
この場合、
変調度＝[1-(ＢＨ取得値を(（Ｎ−１）＋２)ｂｉｔ下位シフトした値)]
・・・（３）
なる演算を行う事により、リアルタイムかつ高精度に変調度を計算することが出来る。
なお、上記の“４＊”はＦＩＲ（フィルタ）１＊ＦＩＲ（フィルタ）２による２bit増加を示す。
【００５８】
また、ＢＨ回路１６２の出力を２値スライスしてＯＦＴＲＫ信号を生成する。このＯＦＴＲＫ信号はサーボＤＳＰ５７に取得される。サーボＤＳＰ５７では、このＯＦＴＲＫ信号を、Ｓｅｅｋ（シーク）時の片効きブレーキ駆動のために使用する。
【００５９】
図３に図２に示した主要端子における信号波形を示す。
図３（ａ）に示す信号波形（ＲＦ＿ｓｕｍ）は、光ピックアップユニット３０から出力されたＲＦ信号であり、ＰＤＩＣ３５の信号Ａ，Ｂ，Ｃ，Ｄを加算した信号である（図３の引き出しａ点）。
図３（ｂ）に、ＧＣＡ１１２の出力端子における信号波形を示す。この信号波形は、ＨＰＦ１１１（ＡＣ結合）によりＤＣ成分を除去しＡＣ成分のみを抽出したもので、＋／−の両極性を有するＲＦＡＣ信号である（図３の引き出しｂ点）。
図３（ｃ）は、光ピックアップユニット３０のフォトダイオードから供給された信号Ａ，Ｂ，Ｃ，Ｄを加算してアンプ１３２とＬＰＦ１（１３３）を介してアンプ１３４に供給して、該アンプ１３４から出力されたＲＦＤＣ＿ｓｕｍ信号の波形図を示す（図３の引き出しｃ点）。上述したように、ＯＦＴＲＫ信号生成と変調度を検出するには、ＲＦの最高周波数まで伝送する必要がなく、最大振幅が得られる周波数成分を保存すればよい。したがって、ＬＰＦ１（１３３）のカットオフ周波数ｆｃを例えばＢｌｕ−ｒａｙディスクの場合、５Ｔ（ｆｃｃｋ／１０）〜２Ｔ（ｆｃｃｋ／４）程度に設定してあるので、図３（ｃ）は、高周波成分の一部が除去された波形を示している。
図３（ｄ）は、平衡変調部１４０から出力された信号波形（ＤＳＢ信号）を示す。このＤＳＢ信号は、バランスモジュレータ１４２で変調された信号をＬＰＦ２（１４３）で帯域制限されている（図３の引き出しｄ点）。
図３（ｅ）は、ＤＳＢ信号を復調器１２５で全波整流し、イメージ除去、キャリア信号漏れを除去したＲＦＤＣ＿ｄｅｍｏｄ信号を、不図示のＤＡＣでアナログ信号に変換して表示した波形図である（図３の引き出しｅ点）。
【００６０】
＜４．復調器の構成と動作説明＞
次に、本発明の実施形態である復調器１２５の構成を図４に示す。この復調器１２５は、図２に示す復調器１２５に相当する。
【００６１】
［復調器の構成］
復調器は、全波整流器２００、イメージ除去ブロック（ＦＩＲフィルタ１）２２０とキャリア漏れ除去ブロック（ＦＩＲフィルタ２）２３０で構成される。
［全波整流器（ＦＷＲ）の構成］
ＲＦＡＤＣ４４から出力された６ｂｉｔのディジタル信号を全波整流するＦＷＲ（Ｆｕｌｌ  Ｗａｖｅ  Ｒｅｃｔｉｆｉｅｒ：全波整流器）２００のブロック構成について説明する。
ＲＦＡＤＣ４４の出力端子がＤＦＦ（Ｄ型フリップ・フロップ）１のＤ端子に接続され、基準クロック発生回路１５１からクロックＸＲＳＴを出力する端子はＤＦＦ１のＥＮ（Ｅｎａｂｌｅ）端子と／ＣＬＲ（クリヤ）端子に接続される。また、ＰＬＬ回路１５３の出力端子はＤＦＦ１のＣＬＫ（クロック）端子に接続される。なお、このＤＦＦ１は、ＲＦＡＤＣ４４の出力ビット数に対応した数で構成され、例えば、６ビットの場合、６個で構成され、それぞれの入力端子（Ｄ）はＲＦＡＤＣ４４のビット出力端子に対応して接続される。なお、ここでは、簡略化するために、１個のＤＦＦ１（２０１−１〜２０１−６）で代表して記載する。
【００６２】
ＤＦＦ１のＱ出力端子は、スイッチ２１０の第３の入力端子とゲート２０２に供給され、このゲート２０２の出力端子は、ＮＯＴ（ノット）回路２０３〜２０８のそれぞれの入力端子に接続される。ゲート２０２のＭＳＢ（符号ｂｉｔ）のデータを出力する出力端子は、ＮＯＴ回路２０３の入力端子とスイッチ２１０の第２の入力端子に接続される。
上記ＮＯＴ回路２０３〜２０８の出力端子はゲート２０９の入力端子に接続され、このゲート２０９の出力端子は、スイッチ２１０の第１の入力端子に接続される。
【００６３】
［イメージ除去ブロックの構成］
スイッチ２１０の出力端子は、加算器２２３のＡ入力端子とＤＦＦ２（２２１−１〜２２１−６）のＤ入力端子に接続される。
ＤＦＦ２のＥＮ端子と／ＣＬＲ端子は基準クロック発生回路１５１の出力端子に接続され、ＣＬＫ端子は、ＰＬＬ回路１５３の出力端子に接続される。そして、ＤＦＦ２のＱ出力端子は、加算器２２３のＢ入力端子に接続される。なお、このＤＦＦ２もスイッチ２１０から出力される６ｂｉｔデータに対応して６個で構成され、並列してビット操作ができるように構成されている。
ＤＦＦ３（２２２）のＤ入力端子は、ゲート２０２のＭＳＢ（符号ｂｉｔ）を出力する出力端子とＮＯＴ回路２０３の入力端子に接続される。
ＤＦＦ３のＥＮ端子と／ＣＬＲ端子は基準クロック発生回路１５１の出力端子に接続され、ＣＬＫ端子は、ＰＬＬ回路１５３の出力端子に接続される。そして、ＤＦＦ３のＱ出力端子は、加算器２２３のＣｉｎ入力端子に接続される。
【００６４】
［キャリア（信号）漏れ除去ブロックの構成］
加算器２２３の出力端子は、加算器２３３のＡ入力端子とＤＦＦ４（２３１−１〜２３１−６）のＤ入力端子に接続される。なお、加算器２２３は、出力ビット数に対応して例えば６個の出力端子が設けられているので、それに対応してＤＦＦ４も６個で構成される。各ＤＦＦ４のＤ入力端子は、加算器２２３の各ビットの出力端子に対応して接続される。
また、ＤＦＦ４のＥＮ端子と／ＣＬＲ端子は基準クロック発生回路１５１の出力端子に接続され、ＣＬＫ端子は、ＰＬＬ回路１５３の出力端子に接続される。
【００６５】
ＤＦＦ４（２３１−１〜２３１−６）のＱ出力端子は、ＤＦＦ５（２３２−１〜２３２−６）のＤ入力端子に接続される。また、ＤＦＦ５のＥＮ端子と／ＣＬＲ端子は基準クロック発生回路１５１の出力端子に接続され、ＣＬＫ端子は、ＰＬＬ回路１５３の出力端子に接続される。
ＤＦＦ５のＱ出力端子は、加算器２３３のＢ入力端子に接続され、この加算器２３３の出力端子は、図２に示すＡＧＣ  Ｃｏｎｔｒｏｌｌｅｒ（ＡＧＣ回路）１５４、ＰＨ回路１６１とＢＨ回路１６２の各入力端子に接続される。なお、ＤＦＦ５もＤＦＦ４（２３１）に対応して６個で構成されている。
【００６６】
［復調器の動作説明］
次に、図４に示した復調器１２５の動作について説明する。
ＲＦＡＤＣ４４から出力された６ｂｉｔ２の補数のディジタル信号であるＤＳＢ信号は、ＤＦＦ１に供給され、１クロック（サンプル）遅延してクロックＣＬＫに同期してスイッチ２１０とゲート２０２に出力される。
ＲＦＡＤＣ４４から出力された２の補数のディジタルデータ（信号）の値が正のとき、ＭＳＢ（符号ｂｉｔ）によりスイッチ２１０の第３の入力端子と出力端子が接続され、ＤＦＦ１のＱ端子から出力されたディジタル信号は、スイッチ２１０の第３の入力端子に出力される。
【００６７】
一方、ＲＦＡＤＣ４４から出力された２の補数のデータの値が負のとき、ＭＳＢの符号ビットにより、スイッチ２１０の第１の入力端子と出力端子が接続され、信号経路が切り替えられる。
この場合、ゲート２０２に入力されたデータの各ビットはＮＯＴ回路２０３〜２０８に入力され、データが反転されて次段のゲート２０９に出力され、このゲート２０９の出力端子から反転されたデータがスイッチ２１０に出力される。
したがって、ＲＦＡＤＣ４４から出力されたデータが正のときは、そのままスイッチ２１０に入力され、一方、データが負のときは、ＮＯＴ回路２０３〜２０８で全ビットが反転されて、ゲート２０９を介してスイッチ２１０に出力される。
このように、ＦＷＲ（全波整流器）２００において、ＲＦＡＤＣ４４から供給された正負両極性のＤＳＢ信号データのうち、負のデータが反転されることにより、全波整流が行われる。
【００６８】
全波整流された片極性（正）の６Ｂｉｔ２の補数のディジタル信号は、加算器２２３のＡ入力端子に供給され、一方ＤＦＦ２（２２１−１〜２２１−６）で１サンプル（クロック）遅延された６ＢｉｔのデータがＢ入力端子に供給され、両者が加算されて（Ａ＋Ｂ）のディジタルデータが導出される。なお、ＤＦＦ３（２２２）に入力された符号ｂｉｔはＤＦＦ２と同期して、加算器２２３のＣｉｎに出力されることにより、反転されたディジタルデータに符号加算されて２の補数化処理を行っている。
すなわち、この加算器２２３で、スイッチ２１０から出力された６ｂｉｔデータ（信号）と１サンプル遅延された６ｂｉｔデータが加算される。その結果、イメージ除去ブロック２２０は、［１＋Ｄ］（ここでＤは１サンプル遅延を示す）の特性を有するＦＩＲフィルタを構成し、ｆｓ／２の周波数にＮｕｌｌ（零）点を持つ伝達特性を示すことから、ＤＳＢ信号の残留したイメージ信号（成分）を抑圧する。
【００６９】
加算器２２３から出力された６ｂｉｔバイナリのディジタル信号は、加算器２３３のＡ入力端子とＤＦＦ４（２３１−１〜２３１−６）のＤ入力端子に供給され、ＤＦＦ４に入力されたディジタル信号は１クロック（サンプル）遅延して次段のＤＦＦ５（２３２−１〜２３２−６）のＤ入力端子に出力される。ＤＦＦ５に入力されたデータはさらに１クロック（サンプル）遅延されて、加算器２３３のＢ入力端子に出力される。加算器２３３のＡ端子とＢ端子に入力された両ディジタル信号は加算されて、（Ａ＋Ｂ）のディジタルデータが導出される。
加算器２２３から出力された６ｂｉｔバイナリのデータは、ＤＦＦ４とＤＦＦ５で２サンプル遅延された６ｂｉｔバイナリのデータと加算され、加算された結果が、７ｂｉｔバイナリのディジタル信号であるＲＦＤＣ＿ｄｅｍｏｄ信号として出力される。
すなわち、キャリア漏れ除去ブロック２３０は、ＤＦＦ４、ＤＦＦ５と加算器２３３で［１＋Ｄ２］（ここでＤは１クロック遅延を示す）の特性を有するＦＩＲフィルタを構成し、ｆｓ／４の周波数にＮｕｌｌ（零）点を持つ伝達特性を示すことから、オフセットに起因する残留キャリア成分を除去する。
【００７０】
図５に、ＲＦＤＣ＿ｓｕｍ、変調後、復調後における周波数特性を示す。
図５（ａ）は、ＲＦＤＣ＿ｓｕｍの周波数特性を示し、横軸に周波数、縦軸に振幅を示す。この特性図は、例えば、ＰＬＬ回路１５３から出力されるサンプリング周波数ｆｓ（＝ｆｃｃｋ＋α）が６６ＭＨｚのときキャリア周波数ｆｃａ（＝ｆｓ／４）を１６．５ＭＨｚとした場合のＲＦＤＣ＿ｓｕｍの周波数特性を示す。
図５（ｂ）は、バランスモジュレータ１４２から出力された変調後の周波数特性を示す。キャリア周波数ｆｃａが１６．５ＭＨｚであるので、ＲＦＤＣ＿ｓｕｍ信号が変調されてキャリア周波数ｆｃａを中心に対称に存在する。なお、図５（ｂ）にＬＰＦ２（１４３）のフィルタ特性を破線で示し、ＶＳＢ（残留側波帯）化し平坦な変復調伝達特性を確保するようにする。
図５（ｃ）に、復調後の周波数特性を示す。図５（ｃ）に示すように、サンプリング周波数ｆｓを中心にスプリアスが発生している。
図５（ｄ）に、復調器１２５におけるキャリア信号漏れ（ｆｃａ＝ｆｓ／４）、イメージ信号（ｆｓ／２）とスプリアス（ｆｓ近傍の波形）を示す。また、この周波数特性に復調器１２５に設けられたイメージ除去ブロック（ＦＩＲ（フィルタ）１）２２０とキャリア漏れ除去ブロック（ＦＩＲ（フィルタ）２）２３０の周波数特性を記載する。
【００７１】
本発明においては、ＤＳＢ信号のスペクトラムを完全なＶＳＢに整形する事を要求していないため、復調器における正負帯域合成にアンバランスが生じ、復調後の信号にキャリア周波数ｆｃａの２倍：２＊ｆｃａ＝ｆｓ／２を中心としたイメージ成分が残留する。
しかし、図５（ｄ）に示すように、ＦＩＲフィルタ１のフィルタは伝達関数[１＋Ｄ]（Ｄは１サンプル（クロック）の遅延を意味する）を有するＦＩＲフィルタで構成され、ｆｓ／２のＮｕｌｌ点を持つことから、このイメージ成分を抑圧することができる。
【００７２】
また、ＲＦＡＤＣ４４には一般に入力換算オフセットが存在し、例えば、前述の従来例（２）（３）の場合は、変調度検出の正確度を失わせる原因になっていた。
しかし、本発明は、ディジタル信号を同期復調器または全波整流器２００を通すことにより、ＲＦＡＤＣ４４のオフセットがｆｃａ＝ｆｓ／４のキャリア成分に変換されるため、フィルタを適用する事により、ＤＣオフセットの影響を除去することができる。
【００７３】
キャリア成分（信号）漏れ除去の処理を行うＦＩＲフィルタ２は、伝達関数[１＋Ｄ２]のＦＩＲフィルタで構成し、ｆｓ／４にＮｕｌｌ点を有することから、このオフセットに起因する残留キャリア成分を除去することができる。
さらに、ＦＩＲフィルタ１もしくはＦＩＲフィルタ２の伝達関数を、Ｂｏｏｓｔ特性を持つ任意のＴａｐ（タップ）係数とすることにより、伝送帯域内の特性を平坦化することができる。
【００７４】
また、後段のディジタルＰＨ回路／ディジタルＢＨ回路の時定数が充分に大きい場合は、上述したＦＩＲフィルタ１、ＦＩＲフィルタ２を省略できる。
【００７５】
以上述べたように、本発明は、ＲＦＤＣ系の入力部に簡単な変調器を追加することにより、回路規模や消費電力の増大を抑止してＲＦＤＣ信号の取り込み系統を実装することができる。
また、本発明は、最小のハードウエア資源の追加で、変調度を用いたＯＰＣ（最適パワー制御）や、ＯＦＴＲＫ信号を用いた片利きブレーキによる高速シークを実現することが出来る。
また、ＯＰＣなど変調度取得時においては、ＲＦＤＣ信号を平衡変調したＤＳＢ信号の振幅はＲＦＤＣ信号のＴＯＰに相当し反射率に比例するので、ＲＦＡＧＣを作用させてＤＳＢ信号の振幅をリアルタイムで一定化することにより、復調後のＲＦＤＣ信号をリアルタイムに反射率で正規化することができ、反射率の面内変動による変調度計算結果のバラつきを抑止し、ＯＰＣの精度と収束速度を向上させることが出来る。
【００７６】
本発明において、キャリア信号を発生する信号発生回路はＰＬＬ回路１５３と基準クロック発生回路１５１に対応する。光ピックアップユニットの光検出器から出力された複数の信号を加算して片極性のＲＦＤＣ信号を出力する第１の信号処理部は、ＯＰＡＭＰ１３１に対応する。上記光ピックアップユニットの光検出器から出力された複数の信号を加算した後にＤＣ成分を除去して両極性のＲＦＡＣ信号を出力する第２の信号処理部は、ＨＰＦ１１とＶＧＡ１１２に対応する。上記片極性のＲＦＤＣ信号と上記キャリア信号が供給され、該キャリア信号を上記のＲＦＤＣで変調して変調信号を出力する変調器は、平衡変調部１４０に対応する。上記両極性のＲＦＡＣ信号または上記変調器からの変調信号が供給され、上記両極性のＲＦＡＣ信号が入力された場合、該両極性のＲＦＡＣ信号を出力し、上記ＲＦＤＣ信号が入力された場合、信号経路を切り替えて上記変調器から供給された変調信号を出力するスイッチは、スイッチ１１３に対応する。上記スイッチから出力された出力信号を復調して、当該復調した信号から変調度またはオフトラッキング信号等を導出する第３の信号処理部は、復調器１２５、ＰＨ（ピークホールド）回路１６１、ＢＨ（ボトムホールド）回路１６２、ＭＰＵ７０とＯＦＴＲＫ  Ｓｌｉｃｅｒ１８０に対応する。
【符号の説明】
【００７７】
１０，３００，４００…光ディスク記録再生装置、１１…光ディスク、２０…モータ駆動回路、２１…スピンドルモータ、２２…スレッドモータ、３０…光ピックアップユニット、３１…レンズ、３２…モニタ回路、３３…レーザダイオード、３４…レーザダイオードドライバ、３５…フォトディテクタＩＣ、３６…フォーカス＆トラッキングアクチュエータ、４０…信号処理部、４１…ＡＰＣ回路、４２，１１０…ＲＦＡＣ系信号処理回路、４４…ＲＦＡＤＣ、４５…ディジタル信号処理回路、４６…ＥＣＣエンコーダデコーダ、４７…レジスタ、４８…ライトストラテジ回路、４９…ＰＣ／ＩＦ回路、５１…ウォブルＧＣＡ、５２…ウォブルＡＧＣ回路、５３…ウォブルＡＤＣ、５４…サーボＧＣＡ、５５…フォーカス・トラッキング検出回路、５６…サーボＡＤＣ、５７…サーボＤＳＰ、５８，１２０…ＤＡＣ、８１…メモリ、８２…モータドライバ、９３…ＡＣ結合、１００…ＲＦ信号処理回路、１１１，１１４，１１８…ＨＰＦ（ＡＣ結合）、１１２…ＧＣＡ、１１３，２１０…スイッチ、１１５…ＶＣＡ、１１６，１３３，１４３…ＬＰＦ、１１７…ドライバ、１２５…復調器、１３０…ＳＵＭ（総和）回路、１３１…ＯＰＡＭＰ、１３２，１３４，１４１…アンプ、１４０…平衡変調部、１４２…バランスモジュレータ、１５０…分周回路、１５１…基準クロック発生回路、１５２…レベル変換回路、１５３…ＰＬＬ回路、１５４…自動利得制御回路、１６１…ＰＨ回路、１６２…ＢＨ回路、１７０…ＭＰＵ、１８０，３０４，４０４…オフトラックスライサ、２０１−１〜２０１−６，２２１−１〜２２１−６，２２２，２３１−１〜２３１−６，２３２−１〜２３２−６…ＤＦＦ、２０２，２０９…ゲート、２０３〜２０８…ＮＯＴ回路、２２０…イメージ除去ブロック、２３０…キャリア漏れ除去ブロック、２２３，２３３…加算器、３０１，４０１…ＲＦＤＣ系信号処理回路、３０２…アナログＰＨ／ＢＨ回路、３０３…時分割スイッチ、４０２…スイッチ、４０３…ディジタルＰＨ／ＢＨ回路。
【図１】
2010192022.tif 000003
【図２】
2010192022.tif 000004
【図３】
2010192022.tif 000005
【図４】
2010192022.tif 000006
【図５】
2010192022.tif 000007
【図６】
2010192022.tif 000008
【図７】
2010192022.tif 000009