(57)【要約】【課題】オーバーシュートを防止すると共に、オーバーシュート発止後の出力電圧を安定させる。【解決手段】電圧を入力する入力端子２と、電圧を出力する出力端子３と、所定の基準電圧と、前記出力端子からの帰還電圧とを比較する第１の差動増幅器４と、ソースが前記入力端子に接続し、ドレインが前記出力端子に接続し、前記第１の差動増幅器からの出力がゲートに入力される第１のトランジスタ５と、ソースが前記入力端子に接続し、ドレインが前記出力端子に接続し、前記第１の差動増幅器からの出力がゲートに入力され、前記１のトランジスタ５よりも小さい電流駆動能力を有する第２のトランジスタ６と、前記帰還電圧が所定値を超える場合に、前記第１のトランジスタ５をＯＦＦにするオーバーシュート調整回路７とを有する。【選択図】図１
2010170171.tif 000002
【特許請求の範囲】
【請求項１】
電圧を入力する入力端子と、
電圧を出力する出力端子と、
所定の基準電圧と、前記出力端子からの帰還電圧とを比較する第１の差動増幅器と、
ソースが前記入力端子に接続し、ドレインが前記出力端子に接続し、前記第１の差動増幅器からの出力がゲートに入力される第１のトランジスタと、
ソースが前記入力端子に接続し、ドレインが前記出力端子に接続し、前記第１の差動増幅器からの出力がゲートに入力され、前記第１のトランジスタよりも小さい電流駆動能力を有する第２のトランジスタと、
前記帰還電圧が所定値を超える場合に、前記第１のトランジスタをＯＦＦにするオーバーシュート調整回路と、
を有する電圧レギュレータ回路。
【請求項２】
前記オーバーシュート調整回路は、
所定の基準電圧と、前記帰還電圧とを比較する第２の差動増幅器と、
前記第１のトランジスタを切り換え可能に接続された制御トランジスタと、
前記第２の差動増幅器からの出力に基づいて、前記制御トランジスタを切り換えるスイッチ回路と、
を有して構成される、
請求項１記載の電圧レギュレータ調整回路。
【請求項３】
前記第２の差動増幅器の差動入力端子には、所定の電源端子が発生する定電圧と、前記帰還電圧とが入力される、
請求項２記載の電圧レギュレータ調整回路。
【請求項４】
前記第２の差動増幅器の差動入力端子には、前記第１の差動増幅器に入力される基準電圧と、前記帰還電圧を複数の抵抗で分圧した電圧とが入力される、
請求項２記載の電圧レギュレータ調整回路。
【請求項５】
前記第２の差動増幅器の差動入力端子には、前記第１の差動増幅器に入力される基準電圧を複数の抵抗で分圧した電圧と、前記帰還電圧とが入力される、
請求項２記載の電圧レギュレータ調整回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷部に安定した電圧を供給するための電圧レギュレータ回路に関する。
【背景技術】
【０００２】
例えば、携帯電話向けＬＣＤ（Liquid Crystal Display）コントローラドライバの集積回路には、タイミングコントローラとなる論理制御回路と、その電源となる電圧レギュレータ回路とが内蔵されている。この電圧レギュレータ回路は、論理制御回路の素子の耐圧性能に基づいて設定された定電圧を出力する。即ち、電圧レギュレータ回路は、この定電圧を超える電圧の発生（オーバーシュート）を抑制する回路を有している。
【０００３】
電圧レギュレータ回路に関する先行技術として、入力端子と出力端子との間に接続される出力トランジスタと、出力トランジスタをオフ状態にする制御トランジスタと、出力電圧を分圧して第１の分圧電圧と第２の分圧電圧を生成する分圧抵抗と、第１の分圧抵抗と基準抵抗とが入力されて前記出力トランジスタを駆動する第１の差動増幅器と、第２の分圧電圧と基準電圧とが入力されて制御トランジスタを駆動する第２の差動増幅器とを備える回路が開示されている。これにより、トリミング回路を不要とし、温度変動がなくなる等の効果があるとされている（特許文献１参照）。
【０００４】
また、他の先行技術として、入力電源端子にソース端子が接続され、出力端子にドレイン端子が接続されるＰ型ＭＯＳＦＥＴと、前記出力端子と接地端子との間に接続される第１及び第２の抵抗と、前記出力端子の出力電圧を前記第１及び第２の抵抗で分圧した帰還電圧と基準電圧とを比較し、前記帰還電圧が前記基準電圧と一致するよう前記Ｐ型ＭＯＳＦＥＴのゲート端子へ入力する電圧を変化させる比較器とを備え、前記Ｐ型ＭＯＳＦＥＴに並列に接続され、前記出力電圧が所定の電圧の時はオフし、前記出力電圧が低下した時にオンするＮ型ＭＯＳＦＥＴを有する回路が開示されている。これにより、負荷電流が急激に増加して出力電圧が下がるとＮ型ＭＯＳＦＥＴが導通して負荷電流を供給し、出力電圧の変動を小さくすることができるとされている（特許文献２参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−２１９７９５号公報
【特許文献２】特開２００７−１１９４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記特許文献１に開示される回路においては、コンパレータがオーバーシュートを検知すると、出力トランジスタがＯＦＦとなり、入力端子から出力端子への電流は完全にシャットアウトされるため、出力端子にかかる負荷変動に対処できないという問題がある。この構成においては、出力トランジスタがＯＦＦになると、オペアンプと抵抗とで構成された帰還回路の動作が完全に停止し、出力端子は電圧を確保できない。そのため、オーバーシュート発生後に出力端子にかかる負荷が急変すると、帰還回路の復帰と停止を繰り返すような現象が生ずることがある。
【０００７】
図６において、このような先行技術に係る回路の動作波形が示されている。この図において、オペアンプに入力される制御信号１０１、回路から出力される出力電圧１０２、基準電圧１０３、コンパレータからの出力（コンパレータ出力）１０４、及び出力トランジスタのゲート電位１０５が示されている。タイミングＴ1において、制御信号１０１がＯＮになると、ゲート電位１０５がＯＮ側に移行する。タイミングＴ2において、出力電圧１０２が基準電圧１０３を超えると、コンパレータ出力１０４がオーバーシュート発生時のレベル電圧に移行し、ゲート電圧１０５がＯＦＦ側に移行する。タイミングＴ3において、出力端子に負荷がかかったものとすると、出力電圧１０２が基準電圧１０３を瞬間的に下回り、コンパレータ出力１０４がオーバーシュート非発生時のレベル電圧に移行し、ゲート電圧１０５がＯＮ側に移行する。その後、前記帰還回路が復帰し、出力電圧１０２が再び基準電圧１０３を超え、帰還回路の復帰と停止が繰り返される。これにより、出力電圧１０２が発振する場合があった。
【課題を解決するための手段】
【０００８】
上記課題の解決を図る本発明は、電圧を入力する入力端子と、電圧を出力する出力端子と、所定の基準電圧と、前記出力端子からの帰還電圧とを比較する第１の差動増幅器と、ソースが前記入力端子に接続し、ドレインが前記出力端子に接続し、前記第１の差動増幅器からの出力がゲートに入力される第１のトランジスタと、ソースが前記入力端子に接続し、ドレインが前記出力端子に接続し、前記第１の差動増幅器からの出力がゲートに入力され、前記１のトランジスタよりも小さい電流駆動能力を有する第２のトランジスタと、前記帰還電圧が所定値を超える場合に、前記第１のトランジスタをＯＦＦにするオーバーシュート調整回路とを有する電圧レギュレータ回路である。
【０００９】
この構成によれば、オーバーシュート発生時には、オーバーシュート調整回路により第１の出力トランジスタがＯＦＦとなり、オーバーシュートは解消する。この時、第２の出力トランジスタはＯＮ状態を維持することができる。第２の出力トランジスタの電流駆動能力（ゲート幅）は、第１の出力トランジスタよりも小さく、オーバーシュートに直接影響しない程度の電流量を許容するものが設定される。これにより、出力回路はオーバーシュートへの対処時にも所定の電圧を保有することができる。この電圧により、オーバーシュートへの対処時に出力回路に負荷がかかった場合でも、出力回路の急激な電圧低下を緩和することができ、第１の出力トランジスタのハンチングに起因する出力電圧の発振等を抑制することができる。
【発明の効果】
【００１０】
このように、本発明によれば、オーバーシュートを防止するだけでなく、オーバーシュート発生後の出力電圧を安定させることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の電圧レギュレータ回路の基本的な構成を示す図である。
【図２】本発明の実施の形態１に係る電圧レギュレータ回路の構成を示す図である。
【図３】実施の形態１に係る電圧レギュレータ回路における動作波形を示す図である。
【図４】本発明の実施の形態２に係る電圧レギュレータ回路の構成を示す図である。
【図５】本発明の実施の形態３に係る電圧レギュレータ回路の構成を示す図である。
【図６】従来の電圧レギュレータ回路における動作波形を示す図である。
【発明を実施するための形態】
【００１２】
以下に、本発明の実施の形態を、添付した図面を参照して説明する。尚、異なる実施の形態において、同一又は同様の作用効果を奏する箇所については同一の符号を付してその説明を省略する。
【００１３】
図１において、本発明に係る電圧レギュレータ回路１の基本的な構成が示されている。この電圧レギュレータ回路１は、電圧を入力する入力端子２と、電圧を出力する出力端子３と、所定の基準電圧と、前記出力端子からの帰還電圧とを比較する第１の差動増幅器４と、ソースが前記入力端子２に接続し、ドレインが前記出力端子３に接続し、前記第１の差動増幅器４からの出力がゲートに入力される第１のトランジスタ５と、ソースが前記入力端子２に接続し、ドレインが前記出力端子３に接続し、前記第１の差動増幅器４からの出力がゲートに入力され、前記１のトランジスタ５よりも小さい電流駆動能力を有する第２のトランジスタ６と、前記帰還電圧が所定値を超える場合に、前記第１のトランジスタ５をＯＦＦにするオーバーシュート調整回路７とを有するものである。
【００１４】
この構成によれば、オーバーシュート発生時には、オーバーシュート調整回路７により第１の出力トランジスタ５がＯＦＦとなり、オーバーシュートは解消する。この時、第２の出力トランジスタ６はＯＮ状態を維持することができる。第２の出力トランジスタ６の電流駆動能力（ゲート幅）は、第１の出力トランジスタ５よりも小さく、オーバーシュートに直接影響しない程度の電流量を許容するものが設定される。これにより、出力回路３はオーバーシュートへの対処時にも所定の電圧を保有することができる。この電圧により、オーバーシュートへの対処時に出力回路３に負荷がかかった場合でも、出力回路３の急激な電圧低下を緩和することができ、前記第１の出力トランジスタ１４のハンチングに起因する出力電圧の発振等を抑制することができる。
【００１５】
このように、本発明によれば、オーバーシュートを防止するだけでなく、オーバーシュート発止後の出力電圧を安定させることができる。
【００１６】
以下に、本発明の具体的な構成を例示する。
【００１７】
実施の形態１
図２において、本実施の形態に係る電圧レギュレータ回路１１が示されている。この電圧レギュレータ回路１１は、例えば携帯電話向けＬＣＤコントローラドライバ用の集積回路に内蔵されるものである。この電圧レギュレータ回路１１は、直流電源１２、パッド１３、オペアンプ１６、第１の出力トランジスタ１４、第２の出力トランジスタ１５、コンパレータ２４、制御トランジスタ２７、スイッチ回路１９等を有して構成されている。
【００１８】
前記オペアンプ１６は、基準電圧と帰還電圧との差動を増幅して出力する周知のものである。本実施の形態においては、その差動入力端子のマイナス側が基準電圧回路１７に接続し、プラス側が２つの抵抗２０，２１からなる帰還抵抗の中間点に接続する。
【００１９】
前記第１の出力トランジスタ１４は、前記オペアンプ１６による帰還動作、及び後述するコンパレータ２４によるオーバーシュートの検知動作に基づいて、ＯＮ／ＯＦＦを切り換えるものである。この第１の出力トランジスタ１４のソースは前記直流電源１２に接続し、ドレインは前記パッド１３に接続し、ゲートは後述するスイッチ回路１９を介して前記オペアンプ１６の出力端子に接続する。また、この第１の出力トランジスタ１４はＰＭＯＳトランジスタである。
【００２０】
前記第２の出力トランジスタ１５は、前記オペアンプ１６による帰還動作に基づいて、ＯＮ／ＯＦＦを切り換えるものである。この第２の出力トランジスタ１５のソースは前記直流電源１２に接続し、ドレインは前記パッド１３に接続し、ゲートは前記オペアンプ１６の出力端子に接続する。また、この第２の出力トランジスタ１５の電流駆動能力（ゲート幅）は、前記第１の出力トランジスタ１４よりも小さく設定されている。更に、この第２の出力トランジスタ１５はＰＭＯＳトランジスタである。
【００２１】
前記コンパレータ２４は、基準電圧と帰還電圧との差動に基づいて、Ｌレベル電圧又はＨレベル電圧を出力する周知のものである。本実施の形態においては、その差動入力端子のマイナス側が直流電源２５に接続し、プラス側が前記第１の出力トランジスタ１４のドレインと前記パッド１３との中間に接続する。
【００２２】
前記制御トランジスタ２７は、前記コンパレータ２４によるオーバーシュートの検知動作に基づいて、ＯＮ／ＯＦＦを切り換えるものである。この制御トランジスタ２７のソースは前記直流電源１２に接続し、ドレインは前記第１の出力トランジスタ１４のゲートに接続し、ゲートはインバータ２８を介して前記コンパレータ２４の出力端子に接続する。この制御トランジスタ２７は、ＰＭＯＳトランジスタである。このような接続関係から、制御トランジスタ２７がＯＮになると、前記第１の出力トランジスタ１４がＯＦＦとなる。この制御トランジスタ２７がＯＮとなるのは、ゲートにＬレベル電圧が入力された時、即ち前記コンパレータ２４からＨレベル電圧が出力された時、更に換言すればオーバーシュートが発生した時である。
【００２３】
前記スイッチ回路１９は、前記インバータ２８、ＮＭＯＳトランジスタ２９、及びＰＭＯＳトランジスタ３０から構成される。ＮＭＯＳトランジスタ２９のゲートは、前記インバータ２８の出力端子に接続する。ＰＭＯＳトランジスタ３０のゲートは、前記コンパレータ２４の出力端子に接続する。これらＮＭＯＳトランジスタ２９及びＰＭＯＳトランジスタ３０のソースは、互いに接続すると共に、前記オペアンプ１６の出力端子に接続する。これらＮＭＯＳトランジスタ２９及びＰＭＯＳトランジスタ３０のドレインは、互いに接続すると共に、前記第１の出力トランジスタ１４のゲート及び前記制御トランジスタ２７のドレインに接続する。このスイッチ回路１９により、前記コンパレータ２４からＨレベル電圧が出力された場合、即ちオーバーシュートが発生した場合、前記制御トランジスタ２７のゲートにはＬレベル電圧が入力してＯＮとなり、前記第１の出力トランジスタ１４がＯＦＦとなる。尚、本実施の形態では、このスイッチ回路１９として、上記のようなトランスファスイッチを用いたが、本発明はこれに限定されるものではなく、同様の作用効果を有する適宜な回路を利用することができる。
【００２４】
上記構成によれば、前記コンパレータ２４がＨレベル電圧を出力（オーバーシュートが発生）すると、前記制御トランジスタ２７がＯＦＦとなり、前記第１の出力トランジスタ１４がＯＮとなる。これにより、前記第１の出力トランジスタ１４を介しての電流がシャットアウトされ、オーバーシュートが解消する。この時、前記第２の出力トランジスタ１５は、前記コンパレータ２４からの出力に関わらず制御されるため、ＯＮ状態を維持することができる。これにより、オーバーシュートへの対処時であっても、前記第２の出力トランジスタ１５を介して前記パッド１３に電流を供給することができる。この時流れる電流が、オーバーシュートに直接影響を与えるものとならないように、第２の出力トランジスタ１５の電流駆動能力が設定（ゲート幅が選択）される。この第２の出力トランジスタ１５による電流により、オーバーシュートへの対処時であっても前記パッド１３に電圧が確保される。これにより、オーバーシュートへの対処時に前記パッド１３に負荷がかかった場合でも、パッド１３の急激な電圧低下を緩和することができ、前記第１の出力トランジスタ１４のハンチングに起因する出力電圧の発振等を防止することができる。
【００２５】
図３は、上記構成の電圧レギュレータ回路１１における動作波形図である。この図において、前記オペアンプ１６に入力される制御信号３０、前記パッド１３からの出力電圧３１、オーバーシュートの発生を判断する基準電圧３２、前記コンパレータ２４からの出力（コンパレータ出力）３３、前記第２の出力トランジスタ１５のゲート電位（第２のゲート電位）３４、及び前記第１の出力トランジスタ１４のゲート電位（第１のゲート電位）３５が示されている。
【００２６】
タイミングＴ1において、前記制御信号３０がＯＮになると、前記第２のゲート電位３４及び第１のゲート電位３５がＯＮ側に移行する。タイミングＴ2において、前記出力電圧３１が前記基準電圧３２を超えると、前記コンパレータ出力３３がオーバーシュート発生時のレベル電圧に移行し、前記第１のゲート電圧３５がＯＦＦ側に移行する。タイミングＴ3において、前記パッド１３に所定の負荷がかかったものとする。この時、前記出力電圧３１が前記基準電圧３２を瞬間的に下回り、前記コンパレータ出力３３がオーバーシュート非発生時のレベル電圧に移行し、前記第１のゲート電圧３５がＯＮ側に移行する。これに伴い、前記出力電圧３１は瞬間的に前記基準電圧３２を超え、前記コンパレータ出力３３及び前記第１のゲート電位３５もこれに追従するが、前記第２のゲート電位３４は終始ＯＮ側に留まる。これにより、オーバーシュート発生後も前記第２の出力トランジスタ１５による電力供給が継続し、前記パッド１３に電圧が維持される。これにより、オーバーシュートへの対処時に前記パッド１３に負荷がかかった場合でも、パッド１３の急激な電圧低下を緩和することができ、前記出力電圧３１を安定させることができる。
【００２７】
実施の形態２
図４において、本実施の形態に係る電圧レギュレータ回路４１が示されている。この電圧レギュレータ回路４１は、３つの抵抗４２，４３，４４からなる帰還抵抗を有する。そして、この電圧レギュレータ回路４１におけるコンパレータ４５の差動入力端子のマイナス側は前記抵抗４３，４４の中間点に接続し、プラス側は前記リファレンス電圧回路１７に接続する。このように、帰還抵抗の中間点を、コンパレータ４５の基準電圧とすることにより、電源装置等の回路要素を削減することができる。
【００２８】
実施の形態３
図５において、本実施の形態に係る電圧レギュレータ回路５１が示されている。この電圧レギュレータ回路５１においては、前記基準電圧回路１７の出力部に、３つの抵抗５２，５３，５４が配置されている。そして、これらの抵抗５２，５３，５４の中間点を、オペアンプ５６の差動入力端子のマイナス側に接続すると共に、コンパレータ５７の差動入力端子５７のマイナス側に接続する。このように、１つの基準電圧回路１７の出力を抵抗分割することによって得られる中間点を、オペアンプ５６及びコンパレータ５７の基準電圧とすることにより、回路要素を削減することができる。
【符号の説明】
【００２９】
１，１１，４１，５１  電圧レギュレータ回路
２  入力回路
３  出力回路
４  第１の差動増幅器
５，１４  第１の出力トランジスタ
６，１５  第２の出力トランジスタ
６  オーバーシュート調整回路
１２  直流電源
１３  パッド
１６，５６  オペアンプ
１７  リファレンス電圧回路
１９  スイッチ回路
２０，２１，４２，４３，４４，５２，５３，５４  抵抗
２４，４５，５７  コンパレータ
２７  制御トランジスタ
【図１】
2010170171.tif 000003
【図２】
2010170171.tif 000004
【図３】
2010170171.tif 000005
【図４】
2010170171.tif 000006
【図５】
2010170171.tif 000007
【図６】
2010170171.tif 000008