(57)【要約】【課題】半導体マッハツェンダ型光回路の２つの電極間に発生するリーク電流を防止する手段を提供する。【解決手段】光導波路を２方向に分岐する２つの分岐部と、分岐された光導波路の間を接続する第１および第２のアーム部とで形成された光回路を備え、光導波路を、第１導電型半導体からなる第１のクラッド層と、第１のクラッド層上に形成されたウェル層と、ウェル層上に形成された、第１導電型とは逆型の第２導電型半導体からなる第２のクラッド層とを積層して形成し、第１および第２のアーム部の第２のクラッド層に電気的に接続する第１および第２の電極を形成した半導体マッハツェンダ型光回路において、第１および第２の電極の両側の領域の、第１および第２のアーム部と、それらの両端をそれぞれ接続する分岐部とで形成される、第１の電極から第２の電極に至るそれぞれの第２のクラッド層の電極直下を除く少なくとも一部に、第１導電型半導体からなる第３のクラッド層を形成する。【選択図】        図１
2010066345.tif 000002
【特許請求の範囲】
【請求項１】
光導波路を２方向に分岐する２つの分岐部と、分岐された前記光導波路の間を接続する第１および第２のアーム部とで形成された光回路を備え、
前記光導波路を、第１導電型半導体からなる第１のクラッド層と、前記第１のクラッド層上に形成されたウェル層と、前記ウェル層上に形成された、前記第１導電型とは逆型の第２導電型半導体からなる第２のクラッド層とを積層して形成し、前記第１および第２のアーム部の前記第２のクラッド層に電気的に接続する第１および第２の電極を形成した半導体マッハツェンダ型光回路において、
前記第１および第２の電極の両側の領域の、前記第１および第２のアーム部と、それらの両端をそれぞれ接続する前記分岐部とで形成される、第１の電極から第２の電極に至るそれぞれの第２のクラッド層の電極直下を除く少なくとも一部に、第１導電型半導体からなる第３のクラッド層を形成したことを特徴とする半導体マッハツェンダ型光回路。
【請求項２】
請求項１において、
前記分岐部を、Ｙ字分岐部で形成したことを特徴とする半導体マッハツェンダ型光回路。
【請求項３】
請求項１において、
前記分岐部を、マルチモード干渉型結合部としたことを特徴とする半導体マッハツェンダ型光回路。
【請求項４】
請求項１ないし請求項３のいずれか一項において、
前記第２および第３のクラッド層を、化合物半導体で形成したことを特徴とする半導体マッハツェンダ型光回路。
【請求項５】
光導波路を２方向に分岐する２つの分岐部と、分岐された前記光導波路の間を接続する第１および第２のアーム部とで形成された光回路を備えた半導体マッハツェンダ型光回路の製造方法において、
第１導電型半導体からなる半導体基板を準備する工程と、
前記半導体基板上に、ウェル層を形成する工程と、
前記ウェル層上に、前記第１導電型とは逆型の第２導電型半導体からなる第２のクラッド層を形成する工程と、
前記第２のクラッド層上に、前記第２のクラッド層より高濃度の第２導電型半導体からなるコンタクト層を形成する工程と、
前記光回路の形成領域を除く領域の、前記コンタクト層、前記第２のクラッド層、前記ウェル層、前記半導体基板の表層をエッチングして、第１導電型半導体からなる第１のクラッド層と、前記ウェル層と、前記第２のクラッド層とを積層した光導波路と、前記コンタクト層とからなる光回路を形成する工程と、
前記第１および第２のアーム部の前記コンタクト層上に第１および第２の電極を形成する工程と、
前記第１および第２の電極の両側の領域の、前記第１および第２のアーム部と、それらの両端をそれぞれ接続する前記分岐部とで形成される、第１の電極から第２の電極に至るそれぞれの第２のクラッド層上の前記コンタクト層の少なくとも一部を除去して前記第２のクラッド層を露出させる工程と、
露出させた前記第２のクラッド層に、第１導電型不純物を注入して、前記第２のクラッド層の導電型を反転させ、第１導電型半導体からなる第３のクラッド層を形成する工程と、を備えることを特徴とする半導体マッハツェンダ型光回路の製造方法。
【請求項６】
請求項１ないし請求項４のいずれか一項に記載の半導体マッハツェンダ型光回路を備えたことを特徴とする光変調器。
【請求項７】
請求項１ないし請求項４のいずれか一項に記載の半導体マッハツェンダ型光回路を備えたことを特徴とする光スイッチ。
【請求項８】
請求項１ないし請求項４のいずれか一項に記載の半導体マッハツェンダ型光回路を、複数組合せて形成したことを特徴とする光フィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光通信の光デバイスに用いられる半導体マッハツェンダ型光回路およびその製造方法、並びにその半導体マッハツェンダ型光回路を備えた光変調器、光スイッチ、光フィルタに関する。
【背景技術】
【０００２】
従来の半導体マッハツェンダ型光回路を備えた光デバイスである光変調器としては、図１０ないし図１２に示すものがある。
図１０は従来の半導体マッハツェンダ型光変調器の上面を示す説明図、図１１は図１０のＣ−Ｃ断面線に沿った断面を示す説明図、図１２は図１０のＤ−Ｄ断面線に沿った断面を示す説明図である。
【０００３】
図１０ないし図１２において、１は半導体マッハツェンダ型光変調器であり、マッハツェンダ干渉型の光回路２（後述）を用いた光変調器である。
３は半導体基板であり、インジウム（Ｉｎ）とリン（Ｐ）からなる厚さ１００μｍの化合物半導体基板に、シリコン（Ｓｉ）やイオウ（Ｓ）、セレン（Ｓｅ）、テレル（Ｔｅ）等の第１導電型不純物としてのＮ型不純物を拡散させた第１導電型半導体で形成されている（以下、Ｎ型ＩｎＰ基板３という。）。
【０００４】
また、Ｎ型ＩｎＰ基板３のおもて面側には、図１０に示すように、入力口４からの光を２方向に分岐させる２つの分岐枝５をＶ字状に配置した入力側の分岐部としてのＹ字分岐部６と、分岐枝５からの光を合波させて出力口７から出力する出力側のＹ字分岐部６とを、それぞれの分岐枝５を対向させて配置し、その分岐枝５の間を第１のアーム部８ａと第２のアーム部８ｂ（これらを区別する必要がない場合は、アーム部８という。）とで光学的に接続した光回路２が形成されている。
【０００５】
１０は第１のクラッド層としてＮ型ＩｎＰ層であり、Ｎ型ＩｎＰ基板３を光回路２の形状にエッチングして形成された化合物半導体からなる第１導電型半導体層であって、図１１等に網掛けを付して示すウェル層１２に導かれる光の漏洩を防止する光学的な被覆層として機能する。
ウェル層１２は、Ｎ型ＩｎＰ層１０上に、インジウムとガリウム（Ｇａ）と砒素（Ａｓ）とリンからなる化合物半導体層である厚さ１０ｎｍのＩｎＧａＡｓＰ層と、インジウムとリンからなる化合物半導体層である厚さ１０ｎｍのＩｎＰ層とを積層して形成されたＭＱＷ（Ｍｕｌｔｉ−Ｑｕａｎｔｕｍ  Ｗｅｌｌ：多重量子井戸）であって、入力口４から入力された光を出力口７へ導く光回路２のコアとして機能する。
【０００６】
１３は第２のクラッド層としてＰ型ＩｎＰ層であり、ウェル層１２上に、インジウムとリンからなる化合物半導体層に、第１導電型不純物とは逆型の亜鉛（Ｚｎ）等の第２導電型不純物としてのＰ型不純物を拡散させて形成された第２導電型半導体層であって、ウェル層１２に導かれる光の漏洩を防止する光学的な被覆層として機能する。
このＰ型ＩｎＰ層１３の抵抗率は、通常０．５Ωｃｍ程度に形成されている。
【０００７】
１４はコンタクト層であり、インジウムとガリウムと砒素からなる化合物半導体層に、Ｐ型不純物を、Ｐ型ＩｎＰ層１３より高濃度に拡散させた高濃度の第２導電型半導体層であって、第１および第２のアーム部８のそれぞれのＰ型ＩｎＰ層１３と第１および第２の電極１６ａ、１６ｂとを電気的に接続する機能を有している。
第１および第２の電極１６ａ、１６ｂ（これらを区別する必要がない場合は、電極１６という。）は、コンタクト層１４上に、金（Ａｕ）と亜鉛（Ｚｎ）からなる合金等の導電性材料で形成された、凸形状の電極である。
【０００８】
１７は電極パッドであり、凸形状の電極１６の突出部上に、電極１６側からチタン（Ｔｉ）、白金（Ｐｔ）、金を順に積層した導電性を有する多層膜で形成され、電極１６と電気的に接続している。
１８は保護層であり、光回路２の周囲および内部に形成された光回路２を保護するポリイミド樹脂からなる樹脂層であって、ウェル層１２に導かれる光の漏洩を防止する光学的な被覆層として機能すると共に、電極１６と上記各半導体層との間を電気的に絶縁する絶縁層として機能する。
【０００９】
１９は下部電極であり、Ｎ型ＩｎＰ基板３の裏面の全面に形成され、ニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、金からなる合金等の導電性を有するメタル膜で形成される。
上記のＮ型ＩｎＰ層１０、ウェル層１２、Ｐ型ＩｎＰ層１３により、積層型ＰＩＮ構造を有するリッジ型の光導波路が形成され、アーム部８上に形成された電極１６と下部電極１９とに間に電位を印加すると、抵抗率の高いウェル層１２に集中的に電界が印加され、ＰＩＮ構造の電気光学的効果によりＰＩＮ構造のＩ層であるウェル層１２の屈折率が変化する。
【００１０】
また、光導波路を構成するＰ型ＩｎＰ層１３の厚さは２．１μｍに形成され、２つのＹ字分岐部６と２つのアーム部８との、光の進行方向（入力口４から出力口７までの間を光回路２の光導波路に沿って進行する光の方向をいう。）と直交する方向の光導波路の幅Ｅ（図１０参照）はそれぞれ２μｍ、高さＨ３μｍ（図１１、図１２参照）、第１のアーム部８ａと第２のアーム部８ｂの中心間距離Ｋ（図１０参照）は２０μｍに形成されている。
【００１１】
このような構成の半導体マッハツェンダ型光変調器は、入力口４に波長１．５６μｍの光を入力すると、その光は入力側のＹ字分岐部６により、２つのアーム部８に５０％ずつに分配される。
このとき、下部電極１９をグランドとし、一方のアーム部８、例えば第１のアーム部８ａ上の第１の電極１６ａを電極パッド１７を介してグランドにし、他方の第２のアーム部８ｂ上の第２の電極１６ｂに電極パッド１７を介して電圧を印加すると、第２のアーム部８ｂのウェル層１２に電界が印加され、そのウェル層１２の屈折率が変化して光導波路の実質的な光路長が変化し、光の波形の位相に変化が生じ、第１のアーム部８ａおよび第２のアーム部８ｂからの光が出力側のＹ字分岐部６に導かれて合波したときに、２つのアーム部８からの光が合成され、２つの光が同位相の場合は元の強度の光が出力口７から出力され、２つの光が反対位相（位相が１８０度ずれた状態をいう。）の場合は強度「０」の光が出力口７から出力され、電極１６に電圧信号を供給すれば、それに応じて変調された光が出力される。
【００１２】
上記した構成の半導体マッハツェンダ型変調器は、例えば特許文献１に示されている。
【特許文献１】特開２０００−６６１５６号公報（段落０００９−００１０、第１図）
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、上述した従来の技術においては、第１および第２のアーム部８ａ、８ｂ上に形成された第１および第２の電極１６ａ、１６ｂは、第１および第２のアーム部８ａ、８ｂのそれぞれの両端に接続するＹ字分岐部６に形成されたウェル層１２上のＰ型ＩｎＰ層１３で繋がっているため、第１の電極１６ａと第２の電極１６ｂの両側に、通常０．５Ωｃｍ程度の抵抗率で形成されるＰ型ＩｎＰ層１３を介して第１の電極１６ａと第２の電極１６ｂとの間を電気的に接続する導電回路（図８参照）が形成され、第１の電極１６ａと第２の電極１６ｂとに異なる電位を印加すると、その電位差によりリーク電流が流れて第１のアーム部８ａと第２のアーム部８ｂとに計画した電界を印加することができなくなり、ウェル層１２の屈折率が計画通りに変化せず、半導体マッハツェンダ型光変調器における変調動作が不安定になるという問題がある。
【００１４】
このことは、半導体マッハツェンダ型光変調器の実用化を妨げる一つの要因になっている。
このため、Ｐ型ＩｎＰ層の不純物濃度を低濃度にして抵抗率を高め、Ｐ型ＩｎＰ層を流れる電流を低減しようとすると、ＰＩＮ構造に電界を印加したときに、Ｉ層であるウェル層に電界が集中し難くなり、屈折率の変化が抑制されて変調動作の効率を低下させることになる。
【００１５】
本発明は、上記の問題点を解決するためになされたもので、半導体マッハツェンダ型光回路の２つの電極間に発生するリーク電流を防止する手段を提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明は、上記課題を解決するために、光導波路を２方向に分岐する２つの分岐部と、分岐された前記光導波路の間を接続する第１および第２のアーム部とで形成された光回路を備え、前記光導波路を、第１導電型半導体からなる第１のクラッド層と、前記第１のクラッド層上に形成されたウェル層と、前記ウェル層上に形成された、前記第１導電型とは逆型の第２導電型半導体からなる第２のクラッド層とを積層して形成し、前記第１および第２のアーム部の前記第２のクラッド層に電気的に接続する第１および第２の電極を形成した半導体マッハツェンダ型光回路において、前記第１および第２の電極の両側の領域の、前記第１および第２のアーム部と、それらの両端をそれぞれ接続する前記分岐部とで形成される、第１の電極から第２の電極に至るそれぞれの第２のクラッド層の電極直下を除く少なくとも一部に、第１導電型半導体からなる第３のクラッド層を形成したことを特徴とする。
【発明の効果】
【００１７】
これにより、本発明は、第１の電極と第２の電極との間の導電回路を形成するウェル層上の第２のクラッド層に、ＰＮ接合による電位障壁を形成することができ、第１の電極と第２の電極との間に電位差が生じたとしても、形成された電位障壁によってリーク電流の発生を防止することができるという効果が得られる。
【発明を実施するための最良の形態】
【００１８】
以下に、図面を参照して本発明による半導体マッハツェンダ型光回路の実施例およびその製造方法について説明する。
【実施例】
【００１９】
図１は実施例の半導体マッハツェンダ型光変調器の上面を示す説明図、図２は図１のＡ−Ａ断面線に沿った断面を示す説明図、図３は図１のＢ−Ｂ断面線に沿った断面を示す説明図、図４、図５は実施例の半導体マッハツェンダ型光変調器の製造方法を示す説明図である。
なお、上記図１０ないし図１２と同様の部分は、同一の符号を付してその説明を省略する。
【００２０】
また、図４、図５は、図２と同様の断面を左側に、図３と同様の断面を右側に示した断面図である。
図１、図３において、２１は第３のクラッド層としてのＮ型ＩｎＰ層であり、入力側と出力側の２つのＹ字分岐部６の光導波路を構成するＰ型ＩｎＰ層１３をＰ型とは逆の導電型のＮ型に反転させて形成された第１導電型半導体層であって、ウェル層１２に導かれる光の漏洩を防止する光学的な被覆層として機能する。
【００２１】
また、Ｎ型ＩｎＰ層２１は、注入する不純物濃度を調整して、アーム部８の光導波路を構成するＰ型ＩｎＰ層１３との等価屈折率が同等となるように形成される。
なお、図３に示すように、本実施例のＹ字分岐部６の分岐枝５のＮ型ＩｎＰ層２１上のコンタクト層１４は除去されている。
また、図２に示す第２の電極１６ｂ下の第２のアーム部８ｂの構成は、第１の電極１６ａ下の第１のアーム部８ａの構成と同様であり、それぞれ図１１に示す従来の構成と同様である。
【００２２】
本実施例の光導波路を構成するＰ型ＩｎＰ層１３およびＮ型ＩｎＰ層２１の厚さは１．６μｍに形成され、光の進行方向と直交する方向の、２つのＹ字分岐部６と２つのアーム部８との光導波路の幅Ｅ（図１参照）はそれぞれ２μｍ、高さＨは２．６μｍ（図２、図３参照）、第１のアーム部８ａと第２のアーム部８ｂの中心間距離Ｋ（図１参照）は２０μｍに形成され、その光の進行方向の長さは８００μｍに形成されている。
【００２３】
また、本実施例のＰ型ＩｎＰ層１３のキャリア濃度は５×１０１７／ｃｍ３とされ、その抵抗率は０．０６Ωｃｍとされている。
図４、図５において、２５はマスク部材としてのレジストマスクであり、フォトリソグラフィによりＮ型ＩｎＰ基板３のおもて面側にスピンコート法等により塗布されたポジ型またはネガ型のレジストを紫外線による露光および現像処理して形成されたマスクパターンであって、本実施例のエッチング工程やイオン注入工程等におけるマスクとして機能する。
【００２４】
以下に、図４、図５にＰで示す工程に従って本実施例の半導体マッハツェンダ型光変調器の製造方法について説明する。
Ｐ１（図４）、厚さ１００μｍのＮ型ＩｎＰ基板３を準備し、そのおもて面に有機金属気相成長法（ＭＤＣＶＤ法という。）によりウェル層１２をエピタキシャル成長し、ウェル層１２上にＰ型不純物（本実施例では、亜鉛）を添加したＭＤＣＶＤ法によりＰ型ＩｎＰ層１３をエピタキシャル成長し、Ｐ型ＩｎＰ層１３上にＭＤＣＶＤ法によりコンタクト層１４をエピタキシャル成長して、Ｎ型ＩｎＰ基板３上にウェル層１２、Ｐ型ＩｎＰ層１３、コンタクト層１４を順に積層する。
【００２５】
Ｐ２（図４）、フォトリソグラフィにより、コンタクト層１４上に、２つのＹ字分岐部６および第１および第２のアーム部８ａ、８ｂからなる光回路２の形成領域を覆うレジストマスク２５を形成し、これをマスクとして、塩素（Ｃｌ２）とアルゴン（Ａｒ）との混合ガスを用いた反応性イオンエッチングによる異方性エッチングにより、コンタクト層１４、Ｐ型ＩｎＰ層１３、ウェル層１２およびＮ型ＩｎＰ基板３の表層をエッチングして除去し、Ｎ型ＩｎＰ基板３１上に、Ｎ型ＩｎＰ層１０とウェル層１２とＰ型ＩｎＰ層１３からなる光回路２の光導波路およびコンタクト層１４からなる光回路２を形成する。
【００２６】
Ｐ３（図４）、工程Ｐ２で形成したレジストマスク２５を除去し、スピンコート法によりＮ型ＩｎＰ基板３１上の全面にポリイミド樹脂を塗布し、これを熱硬化させて光回路２の周囲および内部に保護層１８を形成し、これを平坦化処理してコンタクト層１４を露出させる。
そして、スパッタ法により、保護層１８およびコンタクト層１４上に、金−亜鉛合金を堆積して導電性材料層を形成し、フォトリソグラフィにより、保護層１８およびコンタクト層１４上に、第１および第２の電極１６ａ、１６ｂのそれぞれの形成領域を覆うレジストマスク２５（不図示）を形成し、これをマスクとして、異方性エッチングにより導電性材料層をエッチングして、凸形状の第１および第２の電極１６ａ、１６ｂを形成する。
【００２７】
前記のレジストマスク２５の除去後に、スパッタ法により、保護層１８および電極１６等の上に、チタン、白金、金を順に堆積して多層膜を形成し、フォトリソグラフィにより、凸形状の第１および第２の電極１６ａ、１６ｂの突出部上のそれぞれの電極パッド１７の形成領域を覆うレジストマスク２５（不図示）を形成し、これをマスクとして、異方性エッチングにより多層膜をエッチングして、凸形状の第１および第２の電極１６ａ、１６ｂの突出部上に電極パッド１７を形成し、前記のレジストマスク２５を除去する。
【００２８】
Ｐ４（図４）、フォトリソグラフィにより、保護層１８およびコンタクト層１４等の上に、入力側および出力側の２つのＹ字分岐部６のコンタクト層１４を露出させたレジストマスク２５を形成し、これをマスクとして、異方性エッチングにより、コンタクト層１４をエッチングして除去し、コンタクト層１４下のＰ型ＩｎＰ層１３を露出させる。
Ｐ５（図５）、次いで、工程Ｐ４で形成したレジストマスク２５をそのままにして、イオン注入法により、露出させたＰ型ＩｎＰ層１３に、Ｎ型不純物（本実施例では、シリコン）イオンを、ドーズ量５×１０１４ｉｏｎｓ／ｃｍ２、加速エネルギ１．１ＭｅＶで注入し、ランプアニール法による５００℃、６０秒間の熱処理により活性化させ、Ｐ型ＩｎＰ層１３をＮ型に反転させたＮ型ＩｎＰ層２１を形成する。
【００２９】
このとき注入されたシリコンイオンは、図６に示すように、活性化後にＰ型ＩｎＰ層１３の厚さに相当する１．６μｍ程度の深さまで、５×１０１７ａｔｏｍｓ／ｃｍ３以上の不純物濃度で注入され、ウェル層１２に達するＮ型ＩｎＰ層２１が形成される。
Ｐ６（図５）、工程Ｐ４で形成したレジストマスク２５を除去し、スパッタ法により、Ｎ型ＩｎＰ基板３の裏面上に、ニッケル−ゲルマニウム−金合金を堆積して下部電極１９を形成する。
【００３０】
このようにして、図１ないし図３に示す本実施例の半導体マッハツェンダ型光変調器が形成される。
本実施例の半導体マッハツェンダ型光変調器は、その入力口４に波長１．５６μｍの光を入力すると、その光は入力側のＹ字分岐部６により２つのアーム部８に５０％ずつに分配される。
【００３１】
このとき、下部電極１９をグランドとし、一方のアーム部８、例えば第１のアーム部８ａ上の第１の電極１６ａをグランドにし、他方の第２のアーム部８ｂ上の第２の電極１６ｂに電圧信号を印加すると、第２のアーム部８ｂの光導波路を構成するウェル層１２に電圧信号に応じた電界が印加され、そのウェル層１２の屈折率が電圧信号に応じて変化して光の波形の位相に変化が生じ、第１のアーム部８ａおよび第２のアーム部８ｂからの光が出力側のＹ字分岐部６に導かれて合波したときに、２つのアーム部８からの光が合成され、位相のずれに応じて変調された光が出力口７から出力される。
【００３２】
この場合に、本実施例の光回路２の光導波路を構成するウェル層１２上のＰ型ＩｎＰ層１３には、図７に示すように、第１の電極１６ａから第２の電極１６ｂに至る導電回路（図８参照）を形成するＹ字分岐部６のウェル層１２上に、Ｐ型ＩｎＰ層１３とは逆の導電型のＮ型ＩｎＰ層２１が形成されているので、ウェル層１２上の導電回路を形成するＰ型ＩｎＰ層１３に、ＰＮ接合のバンドギャップに相当する電位障壁が形成され、第１の電極１６ａと第２の電極１６ｂとの間に電位差が生じたとしても、ＰＮ接合による電位障壁によってリーク電流の発生が防止される他、電極１６下のＰ型ＩｎＰ層１３の抵抗率を従来の抵抗率０．５Ωｃｍより低い０．０６Ωｃｍに形成したとしても、リーク電流が生ずることはなく、電極１６と下部電極１９との間に電圧が印加されたときに、ウェル層１２に電界をより集中的に印加することが可能になり、半導体マッハツェンダ型光変調器における変調動作の効率を向上させることができる。
【００３３】
この場合に、ＰＩＮ構造のＩ層であるウェル層１２は抵抗率が高く形成されているので電流経路となることはなく、Ｎ型ＩｎＰ基板３は電極１６との間にウェル層１２を挟んでいるので電流経路となることはなく、Ｎ型ＩｎＰ層２１上のコンタクト層１４は除去されているので電流経路となることはない。
また、本実施例の入力側と出力側のそれぞれのＹ字分岐部６の光導波路を構成するウェル層１２上のＮ型ＩｎＰ層２１は、アーム部８の光導波路を構成するウェル層１２上のＰ型ＩｎＰ層１３と等価屈折率が同等となるように形成されているので、Ｎ型ＩｎＰ層２１とＰ型ＩｎＰ層１３との界面に光の反射が生ずることはなく、光導波路に導かれる光の損失を防止することができる。
【００３４】
更に、本実施例の製造方法においては、工程Ｐ４でコンタクト層１４をエッチングするために形成したレジストマスク２５をそのまま用いて、ウェル層１２上のＰ型ＩｎＰ層１３にＮ型不純物を注入し、導電型を反転させてＮ型ＩｎＰ層２１を形成するので、半導体マッハツェンダ型光変調器の変調動作の効率を向上させるための工程の増加を最小限にすることができる。
【００３５】
なお、本実施例では、２つのアーム部８の両端に配置された２つのＹ字分岐部６のウェル層１２上の全てにＮ型ＩｎＰ層２１を形成するとして説明したが、２つのＹ字分岐部６のそれぞれのウェル層１２上の一部にＮ型ＩｎＰ層２１を形成するようにしてもよく、アーム部８に形成された電極１６下の領域を除く電極１６の両側の領域のアーム部８のウェル層１２上の一部にＮ型ＩｎＰ層２１を形成するようにしてもよい。要は、図８に示すように、第１および第２の電極１６ａ、１６ｂの直下の領域を除く、第１および第２の電極１６ａ、１６ｂの両側の領域の、第１および第２のアーム部８ａ、８ｂとそれらの両端をそれぞれ接続するＹ字分岐部６とで形成される、第１の電極１６ａから第２の電極１６ｂに至る図８に矢印を付した太い実線で示す２つの導電回路を構成するＰ型ＩｎＰ層１３の一部または全部に、ウェル層１２に達するＮ型半導体からなるＮ型ＩｎＰ層２１を形成すればよい。
【００３６】
この場合に、上記工程Ｐ４において形成するレジストマスク２５は、前記した導電回路の一部または全部のコンタクト層１４を露出させたレジストマスク２５を形成するようにするとよい。
このようにすれば、Ｎ型ＩｎＰ層２１により２つの導電回路のそれぞれに、ＰＮ接合による電位障壁が形成され、第１の電極１６ａと第２の電極１６ｂとの間に電位差が生じたとしても、これらの電極１６間に発生するリーク電流を防止することができる。
【００３７】
以上説明したように、本実施例では、光導波路を２方向に分岐する分岐枝を有する２つの分岐部の間を第１および第２のアーム部の光導波路で接続した光回路２を備えた半導体マッハツェンダ型光回路において、第１および第２のアーム部に形成された第１および第２の電極の両側の領域の、第１および第２のアーム部と、それらの両端をそれぞれ接続するＹ字分岐部との光導波路を構成するウェル層上に形成された、第１の電極から第２の電極に至るＰ型ＩｎＰ層の少なくとも一部に、Ｎ型ＩｎＰ層を形成したことによって、第１の電極と第２の電極との間の導電回路を形成するウェル層上のＰ型ＩｎＰ層に、ＰＮ接合による電位障壁を形成することができ、第１の電極と第２の電極との間に電位差が生じたとしても、形成された電位障壁によってリーク電流の発生を防止することができる。
【００３８】
なお、上記実施例においては、光変調器の光回路２の分岐部は、Ｙ字分岐部であるとして説明したが、図９に示す、マルチモード干渉型結合部３０を分岐部として用いるようにしてもよい。
このマルチモード干渉型結合部３０は、入力口４から入力された光を、マルチモード干渉型結合部３０の内部で互いに干渉させ、それによって形成された波形の山にアーム部８への出口を設けて光導波路を２方向に分岐する機能を有し、逆の作用により２つのアーム部８からの光を合波させて出力口７から出力する機能を備えている。
【００３９】
この場合において、本実施例のＮ型ＩｎＰ層２１を形成するときは、図９に示すように、第１および第２の電極１６ａ、１６ｂ下の領域を除く、第１および第２の電極１６ａ、１６ｂの両側の領域の、第１および第２のアーム部８ａ、８ｂと、それらの両端をそれぞれ接続するマルチモード干渉型結合部３０とで形成される、第１の電極１６ａから第２の電極１６ｂに至る図９に矢印を付した太い実線で示す２つの導電回路を構成するＰ型ＩｎＰ層１３の一部または全部に、ウェル層１２に達するＮ型半導体からなるＮ型ＩｎＰ層２１を形成すればよい。
【００４０】
また、上記実施例においては、半導体マッハツェンダ型光回路を備えた光デバイスは、光変調器であるとして説明したが、半導体マッハツェンダ型光回路を備えた光デバイスは前記に限らず、入力口から入力された光を半導体マッハツェンダ型光回路でＯＮ、ＯＦＦして出力口から出力する光スイッチや、複数の半導体マッハツェンダ型光回路を組合せて、入力された光から特定の波長の光を出力する光フィルタ等であってもよい。
【００４１】
更に、上記実施例においては、各部を形成する半導体は化合物半導体であるとして説明したが、シリコン半導体を用いるようにしてもよい。
更に、上記実施例においては、第１導電型はＮ型、第２導電型はＰ型であるとして説明したが、第１導電型をＰ型、第２導電型をＮ型として形成しても、上記と同様の効果を得ることができる。
【図面の簡単な説明】
【００４２】
【図１】実施例の半導体マッハツェンダ型光変調器の上面を示す説明図
【図２】図１のＡ−Ａ断面線に沿った断面を示す説明図
【図３】図１のＢ−Ｂ断面線に沿った断面を示す説明図
【図４】実施例の半導体マッハツェンダ型光変調器の製造方法
【図５】実施例の半導体マッハツェンダ型光変調器の製造方法
【図６】実施例のＩｎＰ層へのシリコンイオンの注入深さ分布のシミュレーション結果を示すグラフ
【図７】実施例の導電回路の作用を示す説明図
【図８】実施例のＮ型ＩｎＰ層の他の形成状態を示す説明図
【図９】実施例の半導体マッハツェンダ型光変調器の他の態様を示す説明図
【図１０】従来の半導体マッハツェンダ型光変調器の上面を示す説明図
【図１１】図１０のＣ−Ｃ断面線に沿った断面を示す説明図
【図１２】図１０のＤ−Ｄ断面線に沿った断面を示す説明図
【符号の説明】
【００４３】
１    半導体マッハツェンダ型光変調器
２    光回路
３    Ｎ型ＩｎＰ基板（半導体基板）
４    入力口
５    分岐枝
６    Ｙ字分岐部
７    出力口
８    アーム部
８ａ  第１のアーム部
８ｂ  第２のアーム部
１０、２１  Ｎ型ＩｎＰ層
１２  ウェル層
１３  Ｐ型ＩｎＰ層
１４  コンタクト層
１６  電極
１６ａ  第１の電極
１６ｂ  第２の電極
１７  電極パッド
２５  レジストマスク
３０  マルチモード干渉型結合部
【図１】
2010066345.tif 000003
【図２】
2010066345.tif 000004
【図３】
2010066345.tif 000005
【図４】
2010066345.tif 000006
【図５】
2010066345.tif 000007
【図６】
2010066345.tif 000008
【図７】
2010066345.tif 000009
【図８】
2010066345.tif 000010
【図９】
2010066345.tif 000011
【図１０】
2010066345.tif 000012
【図１１】
2010066345.tif 000013
【図１２】
2010066345.tif 000014