(57)【要約】【課題】半導体集積回路の電源種類が増えても、半導体集積回路の面積増加を抑えることが可能なＥＳＤ保護素子及びこれを備えた半導体集積回路を提供する。【解決手段】半導体集積回路は、基板３７上に設けられた第１導電型のウエル３５と、基板３７の上方に設けられた第１の外部端子１０、第２の外部端子１１、及び第３の外部端子１２と、第１の外部端子１０と第２の外部端子１１との電気経路上に設けられた第１の保護回路２０と、第２の外部端子１１と第３の外部端子１２との電気経路上に設けられた第２の保護回路２１と、第３の外部端子１２と第１の外部端子１０との電気経路上に設けられた第３の保護回路２２とを備えている。ウエル３５内に連続的に設けられたガードリング４０は、ウエル３５上に設けられた第１の保護回路２０、第２の保護回路２１、第３の保護回路３０のうち少なくとも２つを囲む。【選択図】図２
2010080622.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に設けられた第１導電型のウエルと、
前記半導体基板の上方に設けられた第１の外部端子、第２の外部端子、及び第３の外部端子と、
前記ウエルの第１の領域に設けられ、共に第２導電型であって、前記第１の外部端子と前記第２の外部端子とにそれぞれ電気的に接続された第１の不純物拡散領域及び第２の不純物拡散領域を有する第１の保護回路と、
前記ウエルの第２の領域に設けられ、共に第２導電型であって、前記第２の外部端子と前記第３の外部端子とにそれぞれ電気的に接続された第３の不純物拡散領域及び第４の不純物拡散領域を有する第２の保護回路と、
前記ウエルの第３の領域に設けられ、共に第２導電型であって、前記第１の外部端子と前記第３の外部端子とにそれぞれ電気的に接続された第１の不純物拡散領域及び第２の不純物拡散領域を有する第３の保護回路と、
前記ウエル内に設けられ、前記第１の領域、前記第２の領域、及び前記第３の領域を囲む素子分離領域と、
前記ウエル内に連続的に設けられ、前記素子分離領域を挟んで前記第１の領域、前記第２の領域、及び前記第３の領域のうち少なくとも互いに隣接する２つの領域を囲むガードリングとを備えている半導体集積回路。
【請求項２】
前記第１の領域、前記第２の領域、及び前記第３の領域はそれぞれ前記素子分離領域により個別に電気的に分離されており、
前記ガードリングは前記素子分離領域を挟んで少なくとも前記第１の領域、前記第２の領域、及び前記第３の領域の全体を囲んでいることを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
前記第１の領域と前記第２の領域とは一部が重複し、前記第２の領域と前記第３の領域とは一部が重複しており、
前記第２の不純物拡散領域と前記第３の不純物拡散領域は前記第１の領域と前記第２の領域との重複領域に設けられた同一の領域であり、
前記第４の不純物拡散領域と前記第５の不純物拡散領域は前記第２の領域と前記第３の領域との重複領域に設けられた同一の領域であり、
前記ガードリングは前記第１の領域、前記第２の領域、及び前記第３の領域の全体を囲んでいることを特徴とする請求項１に記載の半導体集積回路。
【請求項４】
前記第１の領域、前記第２の領域、及び前記第３の領域はそれぞれ前記素子分離領域により個別に電気的に分離されており、
前記ガードリングは前記素子分離領域を挟んで前記第１の領域、前記第２の領域、及び前記第３の領域の全体を囲むと共に、前記第１の領域と前記第２の領域との間、及び前記第２の領域と前記第３の領域との間のウエル内にも連続的に設けられていることを特徴とする請求項１に記載の半導体集積回路。
【請求項５】
前記第１の外部端子、前記第２の外部端子、及び前記第３の外部端子にはそれぞれ異なる電圧の電源電圧が供給され、
前記第１の保護回路は、前記第１の不純物拡散領域と、前記第２の不純物拡散領域と、前記第１の不純物拡散領域と前記第２の不純物拡散領域に挟まれた前記半導体基板上に設けられた第１のゲート電極とを有する第１のＮチャネル型ＭＯＳトランジスタで構成されており、
前記第２の保護回路は、前記第３の不純物拡散領域と、前記第４の不純物拡散領域と、前記第３の不純物拡散領域と前記第４の不純物拡散領域に挟まれた前記半導体基板上に設けられた第２のゲート電極とを有する第２のＮチャネル型ＭＯＳトランジスタで構成されており、
前記第３の保護回路は、前記第５の不純物拡散領域と、前記第６の不純物拡散領域と、前記第５の不純物拡散領域と前記第６の不純物拡散領域に挟まれた前記半導体基板上に設けられた第３のゲート電極とを有する第３のＮチャネル型ＭＯＳトランジスタで構成されており、
前記第１のゲート電極、前記第２のゲート電極、及び前記第３のゲート電極は、前記第１の外部端子、前記第２の外部端子、及び前記第３の外部端子のうち最も低い電圧が供給される外部端子に接続されていることを特徴とする請求項１〜４のうちいずれか１つに記載の半導体集積回路。
【請求項６】
前記第１の外部端子、前記第２の外部端子、及び前記第３の外部端子にはそれぞれ異なる電圧の電源電圧が供給され、
前記第１の保護回路は、前記第１の不純物拡散領域と、前記第２の不純物拡散領域と、前記第１の不純物拡散領域と前記第２の不純物拡散領域に挟まれた前記半導体基板上に設けられた第１のゲート電極とを有する第１のＰチャネル型ＭＯＳトランジスタで構成されており、
前記第２の保護回路は、前記第３の不純物拡散領域と、前記第４の不純物拡散領域と、前記第３の不純物拡散領域と前記第４の不純物拡散領域に挟まれた前記半導体基板上に設けられた第２のゲート電極とを有する第２のＰチャネル型ＭＯＳトランジスタで構成されており、
前記第３の保護回路は、前記第５の不純物拡散領域と、前記第６の不純物拡散領域と、前記第５の不純物拡散領域と前記第６の不純物拡散領域に挟まれた前記半導体基板上に設けられた第３のゲート電極とを有する第３のＰチャネル型ＭＯＳトランジスタで構成されており、
前記第１のゲート電極、前記第２のゲート電極、及び前記第３のゲート電極は、前記第１の外部端子、前記第２の外部端子、及び前記第３の外部端子のうち最も高い電圧が供給される外部端子に接続されていることを特徴とする請求項１〜４のうちいずれか１つに記載の半導体集積回路。
【請求項７】
前記第１のゲート電極、前記第２のゲート電極、及び前記第３のゲート電極と前記第１のゲート電極、前記第２のゲート電極、及び前記第３のゲート電極に接続される外部端子との間の経路上にそれぞれ設けられた抵抗体をさらに備えていることを特徴とする請求項５または６に記載の半導体集積回路。
【請求項８】
前記半導体基板の上方には、前記第１の外部端子、前記第２の外部端子、及び前記第３の外部端子を含み、Ｐ種類（Ｐは３以上の整数）の電源電圧がそれぞれ供給される複数の外部端子が設けられ、
Ｎ＝Ｐ（Ｐ−１）／２とするとき、前記ウエル内には前記第１の領域、前記第２の領域、及び前記第３の領域を含むＮ個の領域が設けられており、
前記Ｎ個の領域のそれぞれには１つずつ保護回路が設けられており、
前記ガードリングは前記素子分離領域を挟んで前記Ｎ個の領域の全体を囲んでいることを特徴とする請求項１〜７のうちいずれか１つに記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、静電放電（Electro Static Discharge；ＥＳＤ）保護素子を備えた半導体集積回路に関する。
【背景技術】
【０００２】
近年、半導体集積回路は、素子の微細化及び高密度化と並行して高集積化が進んでいることにより、静電放電（以下、「サージ」という）によってもたらされるダメージに弱くなっている。例えば、外部接続用パッド（外部パッド）から侵入するサージによって入力回路、出力回路、入出力回路や内部回路などの素子が破壊され、素子の性能が低下する可能性が高くなっている。そのため、半導体集積回路には、外部接続用パッドと、入力回路、出力回路、入出力回路、または内部回路との間に、サージから保護するための静電放電（ＥＳＤ）保護素子が設けられている。
【０００３】
さらに、半導体集積回路の高機能化のための回路ブロック増加や低消費電力化によって、半導体集積回路内の電源の種類が急激に増加して来ている。また、半導体集積回路の異なる電源を使用している回路ブロック間でも信号の受け渡しがあり、異なる電源を使用している回路ブロック間の信号の受け渡し回路部のサージによる破壊を防ぐために、異なる電源の間に、静電放電（ＥＳＤ）保護回路が設けられなければならない。この時、電源種類Ｐと配置が必要なＥＳＤ保護回路の個数Ｎ（理論値）との関係式は、Ｎ＝Ｐ×（Ｐ−１）÷２となり、例えば、電源種類が２０種類の場合は、１９０個のＥＳＤ保護回路が必要となる。
【０００４】
但し、ＥＳＤ保護回路は、半導体集積回路の通常動作時には全く機能しないもので、半導体集積回路のコストダウンのためには、可能な限り、ＥＳＤ保護回路を小面積化することが強く望まれている。
【０００５】
図５は複数のＥＳＤ保護回路で構成された従来のＥＳＤ保護素子の回路構成を示す図であり、図６は従来のＥＳＤ保護素子のレイアウト構成（上図）及び断面構造（下図）を示した図である。図５に示すように、従来のＥＳＤ保護素子は、第１の外部端子１００と第２の外部端子１０１との間に配置された第１の保護回路２００と、第２の外部端子１０１と第３の外部端子１０２との間に接続された第２の保護回路２０１と、第３の外部端子１０２と第１の外部端子１００との間に接続された第３の保護回路２０２とで構成されている。第１の保護回路２００、第２の保護回路２０１、及び第３の保護回路２０２はＮチャネル型ＭＯＳトランジスタ（以下、「ＮＭＯＳトランジスタ」と略記）で構成されている。第１の外部端子１００、第２の外部端子１０１、及び第３の外部端子１０２にはそれぞれ相異なる電源電圧が供給される。
【０００６】
図６に示すように、第１の保護回路２００、第２の保護回路２０１、第３の保護回路２０２はいずれも半導体基板１２０上に設けられたＰ型ウエル１２２上に形成されており、ＳＴＩ（Shallow Trench Isolation）などで構成される素子分離領域１１０は第１の保護回路２００、第２の保護回路２０１、第３の保護回路２０２をそれぞれ個別に囲んでいる。また、ガードリング４００、４０１、４０２はそれぞれ第１の保護回路２００、第２の保護回路２０１、及び第３の保護回路２０２を個別に囲んでいる。ガードリング４００、４０１、４０２はＰ型ウエルの上部に形成され、Ｐ型ウエル１２２より高濃度のＰ型不純物を含んでいる。
【０００７】
第１の外部端子１００からサージが侵入すると、第１の保護回路２００を介して第２の外部端子１０１へ、及び第３の保護回路２０２を介して第３の外部端子１０２へとサージの電荷を逃がす。また、第２の外部端子１０１からサージが侵入すると、第１の保護回路２００を介して第１の外部端子１００へ、及び第２の保護回路２０１を介して第３の外部端子１０２へとサージの電荷を逃がす。第３の外部端子１０２からサージが侵入すると、第２の保護回路２０１を介して第２の外部端子１０１へ、及び第３の保護回路２０２を介して第１の外部端子１００へとサージの電荷を逃がす構成となっている。
【０００８】
以上のような構成と動作で、従来のＥＳＤ保護素子は、入力回路、出力回路、入出力回路や内部回路などの被保護回路を保護することができる。
【特許文献１】特開平６−１０４７２１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、近年、半導体集積回路の高機能化のための回路ブロックの増加や低消費電力化によって、半導体集積回路内の電源の種類が急激に増加しており、半導体集積回路のコストダウンのためには、電源ごとに設けられるＥＳＤ保護回路を小面積化することが強く望まれている。
【００１０】
図６に示す従来のＥＳＤ保護素子において、第１の保護回路２００、第２の保護回路２０１、及び第３の保護回路２０２は、それぞれガードリング４００、ガードリング４０１、及びガードリング４０２で個別に囲まれた構成になっているために、ガードリング自身や互いに隣接するガードリング間に必要な面積が大きくなる。この結果として、従来の構成では、電源種類の多い半導体集積回路ほど、ＥＳＤ保護素子が占有する面積が増加してしまう。
【００１１】
本発明はかかる点に鑑みてなされたもので、半導体集積回路の電源種類が増えても、半導体集積回路の面積増加を抑えることが可能なＥＳＤ保護素子及びこれを備えた半導体集積回路を提供することにある。
【課題を解決するための手段】
【００１２】
上記目的を達成するため、本発明の半導体集積回路は、半導体基板上に設けられた第１導電型のウエルと、前記半導体基板の上方に設けられた第１の外部端子、第２の外部端子、及び第３の外部端子と、前記ウエルの第１の領域に設けられ、共に第２導電型であって、前記第１の外部端子と前記第２の外部端子とにそれぞれ電気的に接続された第１の不純物拡散領域及び第２の不純物拡散領域を有する第１の保護回路と、前記ウエルの第２の領域に設けられ、共に第２導電型であって、前記第２の外部端子と前記第３の外部端子とにそれぞれ電気的に接続された第３の不純物拡散領域及び第４の不純物拡散領域を有する第２の保護回路と、前記ウエルの第３の領域に設けられ、共に第２導電型であって、前記第１の外部端子と前記第３の外部端子とにそれぞれ電気的に接続された第１の不純物拡散領域及び第２の不純物拡散領域を有する第３の保護回路と、前記ウエル内に設けられ、前記第１の領域、前記第２の領域、及び前記第３の領域を囲む素子分離領域と、前記ウエル内に連続的に設けられ、前記素子分離領域を挟んで前記第１の領域、前記第２の領域、及び前記第３の領域のうち少なくとも互いに隣接する２つの領域を囲むガードリングとを備えている。
【００１３】
この構成によれば、ウエル内に連続的に設けられたガードリングが保護回路が設けられた複数の領域を囲んでいるため、保護回路が設けられた複数の領域をガードリングが個別に囲む場合に比べて保護回路全体の面積を大きく縮小することができる。このため、例えば集積回路に供給される電源の種類が増えた場合でも、保護回路全体の面積が増大するのを抑えることができる。一方、ガードリングは保護回路を囲んでいるので、ウエル電位の安定化等、ガードリングの機能は従来の半導体集積回路と同様に保持されている。
【００１４】
なお、保護回路は回路図において電源電圧（接地電位含む）が供給される２つの外部端子間に設けられることが好ましいが、電源電圧が供給されない端子に保護回路が接続されていてもよい。
【発明の効果】
【００１５】
本発明に係る半導体集積回路によれば、連続的に設けられたガードリングが少なくとも隣接する２つの保護回路を囲むので、保護回路間の領域を従来の半導体集積回路に比べて縮小することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００１７】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る半導体集積回路におけるＥＳＤ保護素子の回路構成を示す図であり、図２は、本発明の第１の実施形態に係る半導体集積回路におけるＥＳＤ保護素子のレイアウト（上図）及び縦断面（下図）を示す図である。なお、本実施形態の半導体集積回路の特徴は、ＥＳＤ保護素子のレイアウトにある。
【００１８】
図１に示すように、本実施形態の半導体集積回路は、第１の外部端子１０と、第２の外部端子１１と、第３の外部端子１２と、第１の外部端子１０、第２の外部端子１１、及び第３の外部端子１２を経由して信号や電源電圧の供給を受ける被保護回路（図示せず）とを備えている。被保護回路としては、例えば入力回路、出力回路、入出力回路、または内部回路等が挙げられる。また、本実施形態の半導体集積回路は、回路図において、第１の外部端子１０と第２の外部端子１１との間に設けられた第１の保護回路２０と、第２の外部端子１１と第３の外部端子１２との間に設けられた第２の保護回路２１と、第３の外部端子１２と第１の外部端子１０との間に設けられた第３の保護回路２２と備えている。図１に示す例では、第１の外部端子１０、第２の外部端子１１、及び第３の外部端子１２には例えば、それぞれ相異なる電源電圧が供給される。また、第１の保護回路２０、第２の保護回路２１、及び第３の保護回路２２は第１のゲート電極５０、第２のゲート電極５２、及び第３のゲート電極５４をそれぞれ有するＮＭＯＳトランジスタで構成されており、第１のゲート電極５０、第２のゲート電極５２及び第３のゲート電極５４は、第１の外部端子１０、第２の外部端子１１、及び第３の外部端子１２の中で最も低い電圧が供給される外部端子（ここでは第３の外部端子１２）に接続されている。これにより、半導体集積回路の通常動作時には第１の保護回路２０、第２の保護回路２１、及び第３の保護回路２２を構成するＭＯＳトランジスタはオフ状態となっている。
【００１９】
また、必要に応じて、第１の保護回路２０の第１のゲート電極５０、第２の保護回路２１の第２のゲート電極５２、及び第３の保護回路２２の第３のゲート電極５４と、これらのゲート電極に接続される外部端子との間に抵抗体３０、３１、３２が設けられてもよい。この抵抗体３０、３１、３２は、半導体基板上に形成されたポリシリコン等により容易に形成することができる。
【００２０】
次に、本実施形態のＥＳＤ保護素子のレイアウトについて説明する。
【００２１】
図２に示すように、本実施形態のＥＳＤ保護素子は、半導体基板３７上に設けられたＰ型（第１導電型）のウエル３５と、ウエル３５内に形成された第１の領域、第２の領域、及び第３の領域のそれぞれを個別に囲む素子分離領域１と、ウエル３５の上部に第１の領域、第２の領域、及び第３の領域の全体を囲むように素子分離領域１を解して設けられ、ウエル３５よりもＰ型不純物濃度の高いガードリング４０とを備えている。ウエル３５の第１の領域には、Ｎ型の第１の不純物拡散領域３ａ及び第２の不純物拡散領域３ｂと、第１の不純物拡散領域３ａと第２の不純物拡散領域３ｂとの間に位置するウエル３５上にゲート絶縁膜（図示せず）を介して設けられた第１のゲート電極５０とを有するＮＭＯＳトランジスタで構成された第１の保護回路２０が設けられている。第２の領域には、Ｎ型の第３の不純物拡散領域５ａ及び第４の不純物拡散領域５ｂと、第３の不純物拡散領域５ａと第４の不純物拡散領域５ｂとの間に位置するウエル３５上にゲート絶縁膜（図示せず）を介して設けられた第２のゲート電極５２とを有するＮＭＯＳトランジスタで構成された第２の保護回路２１が設けられている。第３の領域には、Ｎ型の第５の不純物拡散領域７ａ及び第６の不純物拡散領域７ｂと、第５の不純物拡散領域７ａと第６の不純物拡散領域７ｂとの間に位置するウエル３５上にゲート絶縁膜（図示せず）を介して設けられた第３のゲート電極５４とを有するＮＭＯＳトランジスタで構成された第３の保護回路２２が設けられている。また、第１の外部端子１０、第２の外部端子１１、及び第３の外部端子１２は半導体基板３７の上方に設けられている。第１の外部端子１０は第１の不純物拡散領域３ａ及び第６の不純物拡散領域７ｂに接続され、第２の外部端子１１は第２の不純物拡散領域３ｂ及び第３の不純物拡散領域５ａに接続され、第３の外部端子１２は第４の不純物拡散領域５ｂ及び第５の不純物拡散領域７ａに接続されている。すなわち、図２のＥＳＤ保護素子のレイアウト（上図）中に示すＡ、Ｂ、Ｃの各不純物拡散領域に対して、図１中に示すＡ、Ｂ、Ｃの各外部端子が接続されている。
【００２２】
本実施形態の半導体集積回路の特徴は、素子分離領域１がウエル３５の第１の領域、第２の領域、及び第３の領域を個別に囲んでおり、ウエル３５内に連続的に設けられたガードリング４０が素子分離領域１を挟んで第１の領域、第２の領域、及び第３の領域の全体を囲んでいることにある。
【００２３】
この構成によれば、回路構成が従来と同じＥＳＤ保護素子であっても、その面積を従来の半導体集積回路に比べて縮小することができる。本実施形態の半導体集積回路では、複数の保護回路（第１の領域、第２の領域、及び第３の領域）の全体をガードリング４０で囲んでいるため、保護回路ごとにガードリングを設ける場合に比べて各保護回路間のガードリングに要していた幅を縮小できる。また、従来の半導体集積回路に比べて各保護回路間に必要な素子分離領域の幅を縮小することができるので、結果としてＥＳＤ保護素子の面積を大幅に縮小することが可能となる。なお、ガードリング４０はウエル３５の電位をグラウンド電位等に固定し、ラッチアップの発生を抑えるために設けられているが、ガードリング４０が第１の保護回路２０、第２の保護回路２１、及び第３の保護回路２２の全体を囲んでいるので、ガードリングが保護回路を個別に囲む場合と比べてもウエル電位の変動を抑える効果は従来の半導体集積回路と同等である。従って、本実施形態の半導体集積回路では、回路ブロックの増加や低消費電力化などの目的で供給される電源電圧の種類が増えた場合等であってもＥＳＤ保護素子の回路面積の増加が抑えられ、回路全体としての面積の増加が抑えられている。
【００２４】
次に、本実施形態の半導体集積回路において、サージ電流が入った場合の回路動作について説明する。
【００２５】
まず、第３の外部端子１２を接地して、第１の外部端子１０に正電荷のサージを印加した場合、第３の保護回路２２を構成しているＮＭＯＳトランジスタにおける寄生ＮＰＮ型バイポーラトランジスタが動作して、サージ電流を第３の外部端子１２へ逃がす。また、第３の外部端子１２を接地して、第１の外部端子１０に負電荷のサージを印加した場合、第３の保護回路２２を構成しているＮＭＯＳトランジスタにおける寄生ダイオードトランジスタが動作して、サージ電流を第１の外部端子１０へ逃がす。
【００２６】
第３の外部端子１２を接地して、第２の外部端子１１に正電荷のサージを印加した場合、第２の保護回路２１を構成しているＮＭＯＳトランジスタにおける寄生ＮＰＮ型バイポーラトランジスタが動作して、サージ電流を第３の外部端子１２へ逃がす。また、第３の外部端子１２を接地して、第２の外部端子１１に負電荷のサージを印加した場合、第２の保護回路２１を構成しているＮＭＯＳトランジスタにおける寄生ダイオードトランジスタが動作して、サージ電流を第２の外部端子１１へ逃がす。
【００２７】
第２の外部端子１１を接地して、第１の外部端子１０に正電荷のサージを印加した場合、第１の保護回路２０を構成しているＮＭＯＳトランジスタにおける寄生ＮＰＮ型バイポーラトランジスタが動作して、サージ電流を第２の外部端子１１へ逃がす。第２の外部端子１１を接地して、第１の外部端子１０に負電荷のサージを印加した場合、第１の保護回路２０を構成しているＮＭＯＳトランジスタにおける寄生ＮＰＮ型バイポーラトランジスタが動作して、サージ電流を第１の外部端子１０へ逃がす。
【００２８】
第２の外部端子１１を接地して、第３の外部端子１２に正電荷のサージを印加した場合、第２の保護回路２１を構成しているＮＭＯＳトランジスタにおける寄生ダイオードトランジスタが動作して、サージ電流を第２の外部端子１１へ逃がす。第２の外部端子１１を接地して、第３の外部端子１２に負電荷のサージを印加した場合、第２の保護回路２１を構成しているＮＭＯＳトランジスタにおける寄生ＮＰＮ型バイポーラトランジスタが動作して、サージ電流を第３の外部端子１２へ逃がす。
【００２９】
第１の外部端子１０を接地して、第２の外部端子１１に正電荷のサージを印加した場合、第１の保護回路２０を構成しているＮＭＯＳトランジスタにおける寄生ＮＰＮ型バイポーラトランジスタが動作して、サージ電流を第１の外部端子１０へ逃がす。第１の外部端子１０を接地して、第２の外部端子１１に負電荷のサージを印加した場合、第１の保護回路２０を構成しているＮＭＯＳトランジスタにおける寄生ＮＰＮ型バイポーラトランジスタが動作して、サージ電流を第２の外部端子１１へ逃がす。
【００３０】
第１の外部端子１０を接地して、第３の外部端子１２に正電荷のサージを印加した場合、第３の保護回路２２を構成しているＮＭＯＳトランジスタにおける寄生ダイオードトランジスタが動作して、サージ電流を第１の外部端子１０へ逃がす。第１の外部端子１０を接地して、第３の外部端子１２に負電荷のサージを印加した場合、第３の保護回路２２を構成しているＮＭＯＳトランジスタにおける寄生ＮＰＮ型バイポーラトランジスタが動作して、サージ電流を第３の外部端子１２へ逃がす。以上の動作により、本実施形態のＥＳＤ保護素子は半導体集積回路内の回路をサージから保護することができる。
【００３１】
また、抵抗体３０、３１、３２は、ＥＳＤ保護素子に必須ではないが、抵抗体３０、３１、３２の抵抗値を適宜調整することで、第１の保護回路２０、第２の保護回路２１、及び第３の保護回路２２を構成しているＮＭＯＳトランジスタの寄生ＮＰＮ型バイポーラトランジスタが、より低い電圧で動作可能となり、より確実に半導体集積回路内の入力回路、出力回路、入出力回路や内部回路などの被保護回路を保護することができる。
【００３２】
このように、本実施形態のＥＳＤ保護素子では、サージから内部回路等を保護する能力は従来のＥＳＤ保護素子と同様であるにも関わらず面積が大幅に縮小している。よって、本実施形態のＥＳＤ保護素子によれば、電源電圧の種類が増加する場合であっても、ＥＳＤ保護素子に要する面積の増大を抑えることができ、半導体集積回路全体の小面積化に寄与することができる。
【００３３】
なお、本実施形態のＥＳＤ保護素子において、第１の外部端子１０、第２の外部端子１１、第３の外部端子１２には必ずしも電源電圧が印加されていなくてもＥＳＤ保護の効果を発揮することが可能である。
【００３４】
また、本実施形態のＥＳＤ保護素子において、第１の保護回路２０のゲート電極と第２の保護回路２１のゲート電極と第３の保護回路２２のゲート電極が、第１の外部端子１０と第２の外部端子１１と第３の外部端子１２のなかで最も高い電圧が与えられる外部端子に接続され、第１の保護回路２０と第２の保護回路２１と第３の保護回路２２が、ＰＭＯＳトランジスタで構成されてもよい。
【００３５】
また、図２ではウエル３５内に連続的に設けられたガードリング４０が３つの保護回路の全体を囲んでいる例を示しているが、少なくとも２つの隣接する保護回路を囲んでいれば従来のＥＳＤ保護素子に比べて面積を縮小することが可能である。この場合、ガードリング４０に囲まれない保護回路を囲むガードリングを別個に設ければよい。
【００３６】
なお、図１及び図２では保護回路が３つである場合を示したが、保護回路の数はこれに限られない。互いに電気的に独立したＰ種類（Ｐは３以上の整数）の電源電圧がそれぞれ供給されたＰ個の外部端子が設けられる場合、全ての組み合わせについて選ばれた２つの外部端子同士の間に設けられた保護回路の合計をＮ個とすると、Ｎ＝Ｐ（Ｐ−１）／２である。このとき、ガードリング４０はＮ個の保護回路の全体を囲んでいてもよい。
【００３７】
また、素子分離領域１はＳＴＩにより構成されていてもよいし、ＬＯＣＯＳ法により形成されていてもよい。
【００３８】
（第２の実施形態）
図３は、本発明の第２の実施形態に係る半導体集積回路におけるＥＳＤ保護素子のレイアウト（上図）及び縦断面（下図）を示す図である。本実施形態のＥＳＤ保護素子の回路構成は図１に示す第１の実施形態のＥＳＤ保護素子と同一であるため、以下ＥＳＤ保護素子のレイアウトについて詳しく説明する。
【００３９】
図３に示すように、本実施形態のＥＳＤ保護素子は、半導体基板３７上に設けられたＰ型（第１導電型）のウエル３５と、ウエル３５内に形成された第１の領域、第２の領域、及び第３の領域の全体を囲む素子分離領域１と、ウエル３５の上部に設けられたガードリング４０とを備えている。ウエル３５の第１の領域には、Ｎ型の第１の不純物拡散領域３ａ及び第２の不純物拡散領域３ｂと、第１の不純物拡散領域３ａと第２の不純物拡散領域３ｂとの間に位置するウエル３５上にゲート絶縁膜（図示せず）を介して設けられた第１のゲート電極５０とを有するＭＯＳトランジスタで構成された第１の保護回路２０が設けられている。第２の領域には、Ｎ型の第３の不純物拡散領域５ａ及び第４の不純物拡散領域５ｂと、第３の不純物拡散領域５ａと第４の不純物拡散領域５ｂとの間に位置するウエル３５上にゲート絶縁膜（図示せず）を介して設けられた第２のゲート電極５２とを有するＭＯＳトランジスタで構成された第２の保護回路２１が設けられている。第３の領域には、Ｎ型の第５の不純物拡散領域７ａ及び第６の不純物拡散領域７ｂと、第５の不純物拡散領域７ａと第６の不純物拡散領域７ｂとの間に位置するウエル３５上にゲート絶縁膜（図示せず）を介して設けられた第３のゲート電極５４とを有するＭＯＳトランジスタで構成された第３の保護回路２２が設けられている。
【００４０】
ここで、本実施形態のＥＳＤ保護素子が第１の実施形態に係るＥＳＤ保護素子と異なっている点は、第１の領域と第２の領域が一部重なっており、第２の領域と第３の領域も一部重なっていることである。つまり、第２の不純物拡散領域３ｂと第３の不純物拡散領域５ａとはウエル３５の同一領域（第１の領域と第２の領域の重複部分）に設けられており、第４の不純物拡散領域５ｂと第５の不純物拡散領域７ａとはウエル３５の同一領域（第２の領域と第３の領域の重複部分）に設けられている。従って、第１の領域、第２の領域及び第３の領域は、第１の実施形態とは異なり、それぞれが個別に素子分離領域１によって囲まれておらず、一体化した領域として素子分離領域１に囲まれている。
【００４１】
また、第１の外部端子１０は第１の不純物拡散領域３ａ及び第６の不純物拡散領域７ｂに接続されている。第２の外部端子１１は共通のコンタクトを介して第２の不純物拡散領域３ｂ及び第３の不純物拡散領域５ａに接続され、第３の外部端子１２は共通のコンタクトを介して第４の不純物拡散領域５ｂ及び第５の不純物拡散領域７ａに接続されている。すなわち、図３のＥＳＤ保護素子のレイアウト（上図）中に示すＡ、Ｂ、Ｃの各不純物拡散領域に対して、図１中に示すＡ、Ｂ、Ｃの各外部端子が接続されている。
【００４２】
ウエル３５内に連続的に設けられたガードリング４０は、素子分離領域１を挟んで第１の領域、第２の領域、及び第３の領域の全体を囲んでいる。
【００４３】
第１のゲート電極５０、第２のゲート電極５２、及び第３のゲート電極５４は共に最も低い電圧が印加される外部端子（ここでは第３の外部端子１２に接続される。これにより、第１の保護回路２０、第２の保護回路２１、及び第３の保護回路２２を構成する各ＮＭＯＳトランジスタは半導体集積回路の通常動作時にはオフ状態となっている。
【００４４】
本実施形態の半導体集積回路では外部端子にサージが入った場合、第１の実施形態に掛かる半導体集積回路と同様に動作する。
【００４５】
また、抵抗体３０、３１、３２は、ＥＳＤ保護素子に必須ではないが、抵抗体３０、３１、３２の抵抗値を適宜調整することで、第１の保護回路２０、第２の保護回路２１、及び第３の保護回路２２を構成しているＮＭＯＳトランジスタの寄生ＮＰＮ型バイポーラトランジスタが、より低い電圧で動作可能となり、より確実に半導体集積回路内の入力回路、出力回路、入出力回路や内部回路などの被保護回路を保護することができる。
【００４６】
このように、第２の不純物拡散領域３ｂと第３の不純物拡散領域５ａとを共用し、第４の不純物拡散領域５ｂと第５の不純物拡散領域７ａとを共用することで、第２の不純物拡散領域３ｂと第３の不純物拡散領域５ａとの距離、及び第４の不純物拡散領域５ｂと第５の不純物拡散領域７ａとの距離を空ける必要が無くなる上、且つ不純物拡散領域２つ分の幅を縮小することができる。従って、本実施形態のＥＳＤ保護素子によれば、サージに対する保護性能は従来のＥＳＤ保護素子と同等又はそれ以上でありながら、回路面積を第１の実施形態のＥＳＤ保護素子以上に小さくすることができる。なお、サージが外部端子から入った場合に、他の複数の保護素子を介してサージ電流が流れる場合もあるが、本実施形態の半導体集積回路では、第１の実施形態の半導体集積回路に比べて複数の保護素子を介してサージ電流を逃がしやすくなるので、サージに対する保護性能をさらに向上させることができる。
【００４７】
また、本実施形態のＥＳＤ保護素子において、第１の保護回路２０のゲート電極と第２の保護回路２１のゲート電極と第３の保護回路２２のゲート電極が、第１の外部端子１０と第２の外部端子１１と第３の外部端子１２のなかで最も高い電圧が与えられる外部端子に接続され、第１の保護回路２０と第２の保護回路２１と第３の保護回路２２が、ＰＭＯＳトランジスタで構成されてもよい。
【００４８】
（第３の実施形態）
図４は、本発明の第３の実施形態に掛かる半導体集積回路におけるＥＳＤ保護素子のレイアウト（上図）及び縦断面（下図）を示す図である。本実施形態のＥＳＤ保護素子の回路構成は図１に示す第１の実施形態のＥＳＤ保護素子と同一であるため、以下ＥＳＤ保護素子のレイアウトについて詳しく説明する。
【００４９】
図４に示すように、本実施形態のＥＳＤ保護素子は、半導体基板３７上に設けられたＰ型（第１導電型）のウエル３５と、ウエル３５内に形成された第１の領域、第２の領域、及び第３の領域のそれぞれを個別に囲む素子分離領域１と、ウエル３５の上部に設けられ、第１の領域、第２の領域、及び第３の領域のそれぞれを個別に囲むガードリング４０とを備えている。但し、ガードリング４０のうち、第１の領域と第２の領域の間、及び、第２の領域と第３の領域の間に位置する部分は、同一の領域に設けられた共通のガードリング部分となっている。ウエル３５の第１の領域には、Ｎ型の第１の不純物拡散領域３ａ及び第２の不純物拡散領域３ｂと、第１の不純物拡散領域３ａと第２の不純物拡散領域３ｂとの間に位置するウエル３５上にゲート絶縁膜（図示せず）を介して設けられた第１のゲート電極５０とを有するＭＯＳトランジスタで構成された第１の保護回路２０が設けられている。第２の領域には、Ｎ型の第３の不純物拡散領域５ａ及び第４の不純物拡散領域５ｂと、第３の不純物拡散領域５ａと第４の不純物拡散領域５ｂとの間に位置するウエル３５上にゲート絶縁膜（図示せず）を介して設けられた第２のゲート電極５２とを有するＭＯＳトランジスタで構成された第２の保護回路２１が設けられている。第３の領域には、Ｎ型の第５の不純物拡散領域７ａ及び第６の不純物拡散領域７ｂと、第５の不純物拡散領域７ａと第６の不純物拡散領域７ｂとの間に位置するウエル３５上に設けられたゲート絶縁膜（図示せず）を介して第３のゲート電極５４とを有するＭＯＳトランジスタで構成された第３の保護回路２２が設けられている。また、素子分離領域１は第１の実施形態の半導体集積回路と同様に、第１の領域、第２の領域、及び第３の領域を個別に囲むことでそれぞれの領域間を電気的に分離している。
【００５０】
本実施形態のＥＳＤ保護素子の特徴は、ウエル３５内に連続的に設けられたガードリング４０が、素子分離領域１を挟んで第１の領域、第２の領域、及び第３の領域の全体を囲むと共に、第１の領域と第２の領域との間、及び第２の領域と第３の領域との間のウエル３５内にも連続的に設けられていることにある。
【００５１】
この構成によれば、ガードリング４０が平面的に見て各保護回路の形成されている第１の領域、第２の領域、及び第３の領域の四方を個別に囲んでいるので、ウエル３５の電位の変動を抑える効果が非常に高くなっている。また、各保護回路を囲むガードリングがウエル内に別個に設けられる従来のＥＳＤ保護素子に比べて第１の領域と第２の領域との間、及び第２の領域と第３の領域との間に位置する部分のガードリング４０は、同一の領域に設けられた共通のガードリング部分となっているため、面積を大きく低減することができる。
【００５２】
なお、図４では保護回路が３つ設けられている例を示しているが、４つ以上の保護回路の四方を、連続的に設けられたガードリング４０が囲む構成であってもよい。
【産業上の利用可能性】
【００５３】
本発明のＥＳＤ保護素子は、例えば電源の種類が多い半導体集積回路の面積の増大を抑えるのに有用である。
【図面の簡単な説明】
【００５４】
【図１】本発明の第１の実施形態に係る半導体集積回路におけるＥＳＤ保護素子の回路構成を示す図である。
【図２】第１の実施形態に係る半導体集積回路におけるＥＳＤ保護素子のレイアウト（上図）及び縦断面（下図）を示す図である。
【図３】本発明の第２の実施形態に係る半導体集積回路におけるＥＳＤ保護素子のレイアウト（上図）及び縦断面（下図）を示す図である。
【図４】本発明の第３の実施形態に掛かる半導体集積回路におけるＥＳＤ保護素子のレイアウト（上図）及び縦断面（下図）を示す図である。
【図５】複数のＥＳＤ保護回路で構成された従来のＥＳＤ保護素子の回路構成を示す図である。
【図６】従来のＥＳＤ保護素子のレイアウト構成（上図）及び断面構造（下図）を示す図である。
【符号の説明】
【００５５】
１      素子分離領域
３ａ    第１の不純物拡散領域
３ｂ    第２の不純物拡散領域
５ａ    第３の不純物拡散領域
５ｂ    第４の不純物拡散領域
７ａ    第５の不純物拡散領域
７ｂ    第６の不純物拡散領域
１０      第１の外部端子
１１      第２の外部端子
１２      第３の外部端子
２０      第１の保護回路
２１      第２の保護回路
２２      第３の保護回路
３０、３１、３２      抵抗体
３５      ウエル
３７      半導体基板
４０      ガードリング
５０      第１のゲート電極
５２      第２のゲート電極
５４      第３のゲート電極
【図１】
2010080622.tif 000003
【図２】
2010080622.tif 000004
【図３】
2010080622.tif 000005
【図４】
2010080622.tif 000006
【図５】
2010080622.tif 000007
【図６】
2010080622.tif 000008