(57)【要約】【課題】アクティブピクセルセンサ回路およびその操作方法を提供する。【解決手段】アクティブピクセルセンサ回路はリセットトランジスタ、ＳＲＯ光検出器および読み出しトランジスタを含む。リセットトランジスタは、ゲート、ソースおよびドレインを有し、ＳＲＯ光検出器は、陽極およびリセットトランジスタのソースに電気的結合される陰極を有し、読み出しトランジスタはソース、ドレインおよびゲートを有し、ゲートはＳＲＯ光検出器の陰極に電気的結合される。【選択図】図１
2010098714.tif 000002
【特許請求の範囲】
【請求項１】
アクティブピクセルセンサ回路であって、
リセット信号（ＲＥＳＥＴ）を提供するリセットラインと、
列選択信号（ＲＯＷ  ＳＥＬＥＣＴ）を提供する列選択ラインと、
第１供給電圧を提供する第１供給電圧ラインと、
第２供給電圧を提供する第２供給電圧ラインと、
光電信号を出力する行読み出しラインと、
前記リセットラインに電気的結合されるゲート、ソース、および前記第１供給電圧ラインに電気的結合されるドレインを有するリセットトランジスタと、
前記列選択ラインに電気的結合される陽極、および前記リセットトランジスタのソースに電気的結合される陰極を有するフォトダイオード（photodiode）と、
前記列選択ラインに電気的結合される第１端末、および前記リセットトランジスタのソースに電気的結合される節点Ｎ１に電気的結合される第２端末を有する積分コンデンサと、
前記節点Ｎ１に電気的結合されるゲート、節点Ｎ２で前記列読み出しラインに電気的結合されるソース、および前記第２供給電圧ラインに電気的結合されるドレインを有する読み出しトランジスタと、
を含むことを特徴とするアクティブピクセルセンサ回路。
【請求項２】
前記リセットトランジスタと前記読み出しトランジスタは、ＮチャネルＭＯＳ薄膜トランジスタであることを特徴とする請求項１に記載のアクティブピクセルセンサ回路。
【請求項３】
前記第１供給電圧を受ける第１端末と、前記行読み出しラインに電気的結合される第２端末とを有するバイアス電流源を更に含むことを特徴とする請求項１に記載のアクティブピクセルセンサ回路。
【請求項４】
制御信号Vbを受信するゲートと、前記第１供給電圧を受けるソースと、前記行読み出しラインに電気的結合されるドレインとを有するNチャネルMOSトランジスタを更に含むことを特徴とする請求項１に記載のアクティブピクセルセンサ回路。
【請求項５】
制御信号を受信するゲート、前記第１供給電圧を受けるソース、および前記行読み出しラインに電気的結合されるドレインを有するNチャネルMOSトランジスタと、
前記NチャネルMOSトランジスタのソースおよびドレインにそれぞれ電気的結合される第１端末および第２端末を有するコンデンサと、
を更に含むことを特徴とする請求項１に記載のアクティブピクセルセンサ回路。
【請求項６】
前記リセット信号と前記列選択信号はパルスであって、前記パルスは低電圧と高電圧を有し、前記列選択信号のパルスは、前記リセット信号のパルスが１時間周期シフトしたものであることを特徴とする請求項１に記載のアクティブピクセルセンサ回路。
【請求項７】
アクティブピクセルセンサ回路であって、
ゲート、ソースおよびドレインを有するリセットトランジスタと、
陽極および前記リセットトランジスタのソースに電気的結合される陰極を有するフォトダイオードと、
第１端末および第２端末を有し、前記第２端末が前記リセットトランジスタのソースに電気的結合される節点N1に電気的結合する積分コンデンサと、
ソース、ドレインおよび前記節点N1に電気的結合されるゲートを有する読み出しトランジスタと、
を含むことを特徴とするアクティブピクセルセンサ回路。
【請求項８】
前記リセットトランジスタのゲートに電気的結合され、リセット信号（RESET）の提供に用いられるリセットラインと、
前記フォトダイオードの陽極と前記積分コンデンサの第１端末に電気的結合され、列選択信号（ROW SELECT）の提供に用いられる列選択ラインと、
前記リセットトランジスタのドレインに電気的結合され、第１供給電圧の提供に用いられる第１供給電圧ラインと、
前記読み出しトランジスタのドレインに電気的結合され、第２供給電圧の提供に用いられる第２供給電圧ラインと、
前記読み出しトランジスタのソースに電気的結合され、前記フォトダイオードが光照射を受けて生成した光起電信号（photovoltaic signal）を出力する行読み出しラインと、
を更に含むことを特徴とする請求項７に記載のアクティブピクセルセンサ回路。
【請求項９】
前記リセット信号と前記列選択信号は、それぞれパルスであって、前記パルスは低電圧と高電圧を有し、且つ、前記列選択信号のパルスは、前記リセット信号のパルスが１時間周期シフトしたものであることを特徴とする請求項８に記載のアクティブピクセルセンサ回路。
【請求項１０】
請求項７に記載のアクティブピクセルセンサ回路を操作する操作方法であって、
第１供給電圧および第２供給電圧をそれぞれ前記リセットトランジスタのドレインおよび前記読み出しトランジスタのドレインに印加するステップと、
リセット信号および列選択信号をそれぞれ前記リセットトランジスタのゲートおよび前記フォトダイオードの陽極に印加するステップと、
読み出し段階において、前記読み出しトランジスタのソースから光照射を受けた前記フォトダイオードによって生成する光電子に相応する信号を読み出すステップと、
を含み、
前記リセット信号および前記列選択信号は、それぞれパルスであって、前記パルスは低電圧および高電圧を有し、且つ、前記列選択信号のパルスは、前記リセット信号のパルスが時間周期Tシフトされるものであることを特徴とする操作方法。
【請求項１１】
前記読み出し段階は、前記列選択信号が前記高電圧にあった時間周期に対応していることを特徴とする請求項１０に記載の操作方法。
【請求項１２】
アクティブピクセルセンサ回路であって、
ゲート、ソースおよびドレインを有するリセットトランジスタと、
陽極および前記リセットトランジスタのソースに電気的結合される陰極を有するSRO（silicon rich oxide）光検出器と、
ソース、ドレインおよび前記SRO光検出器の陰極に電気的結合されるゲートを有する読み出しトランジスタと、
を含むことを特徴とするアクティブピクセルセンサ回路。
【請求項１３】
前記リセットトランジスタのゲートに電気的結合され、リセット信号（ＲＥＳＥＴ）の提供に用いられるリセットラインと、
前記ＳＲＯ光検出器の陽極に電気的結合され、列選択信号（ＲＯＷ ＳＥＬＥＣＴ）の提供に用いられる列選択ラインと、
前記リセットトランジスタのドレインに電気的結合され、第１供給電圧の提供に用いられる第１供給電圧ラインと、
前記読み出しトランジスタのドレインに電気的結合され、第２供給電圧の提供に用いられる第２供給電圧ラインと、
前記読み出しトランジスタのソースに電気的結合され、光照射を受ける前記ＳＲＯ光検出器によって生成する光起電信号（photovoltaic signal）を出力する行読み出しラインと、
を更に含むことを特徴とする請求項１２に記載のアクティブピクセルセンサ回路。
【請求項１４】
前記第１供給電圧を受ける第１端末、および前記行読み出しラインに電気的結合される第２端末を有するバイアス電流源を更に含むことを特徴とする請求項１３に記載のアクティブピクセルセンサ回路。
【請求項１５】
制御信号Ｖｂを受信するゲートと、前記第１供給電圧を受けるソースと、前記行読み出しラインに電気的結合されるドレインとを有するＮチャネルＭＯＳトランジスタを更に含むことを特徴とする請求項１３に記載のアクティブピクセルセンサ回路。
【請求項１６】
制御信号（ＲＥＳＥＴ２）を受信するゲート、第１供給電圧を受けるソース、および前記行読み出しラインに電気的結合されるドレインを有するＮチャネルＭＯＳトランジスタと、
前記ＮチャネルＭＯＳトランジスタのソース及びドレインにそれぞれ電気的結合される第１端末および第２端末を有するコンデンサと、
を更に含むことを特徴とする請求項１３に記載のアクティブピクセルセンサ回路。
【請求項１７】
前記リセット信号と列選択信号はパルスであって、前記パルスが低電圧と高電圧を有し、且つ、前記列選択信号のパルスは、前記リセット信号のパルスより１時間周期シフトされることを特徴とする請求項１３に記載のアクティブピクセルセンサ回路。
【請求項１８】
前記リセットトランジスタと前記読み出しトランジスタが、ＮチャネルＭＯＳ薄膜トランジスタ（N-channel Metal Oxide Semiconductor Thin Film transistor）であることを特徴とする請求項１２に記載のアクティブピクセルセンサ回路。
【請求項１９】
請求項１２に記載のアクティブピクセルセンサ回路を操作する操作方法であって、
第１供給電圧および第２供給電圧をそれぞれ前記リセットトランジスタのドレインおよび前記読み出しトランジスタのドレインに印加するステップと、
リセット信号（ＲＥＳＥＴ）および列選択信号（ＲＯＷ ＳＥＬＥＣＴ）を前記リセットトランジスタのゲートおよび前記ＳＲＯ光検出器の陽極にそれぞれ印加するステップと、
読み出し段階において、光照射を受けた前記ＳＲＯ光検出器によって生成した光電荷に相応する信号を、前記読み出しトランジスタのソースから読み出すステップと、
を含み、
前記リセット信号および前記行選択信号はそれぞれパルスであり、前記パルスは低電圧と高電圧を有し、且つ、前記列選択信号のパルスは、前記リセット信号のパルスより時間周期Tシフトされていることを特徴とする操作方法。
【請求項２０】
前記読み出し段階は、前記列選択信号が前記高電圧にあった時間周期に対応することを特徴とする請求項１９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブピクセルセンサに関し、特に、一つの２トランジスタの設計を利用して口径比および感度を改善するアクティブピクセルセンサ回路に関する。
【背景技術】
【０００２】
一般に、ＣＭＯＳアクティブピクセルセンサは、ピクセル毎に内蔵された増幅器を利用して、光検出器が光照射に応じて生成する光電信号（または光起電信号、photovoltaic signal）を増幅し、かつ、該光電信号は、各ピクセルのＸ−Ｙアドレスに応じて選択的に読み出されることが出来る。このＣＭＯＳアクティブピクセルセンサにおいて、光電信号が外部制御回路に伝送される前に内蔵された増幅器により増幅されることによって、これらの信号の伝送過程におけるノイズを低減させる。
【０００３】
アクティブピクセルセンサの感度は、通常、少なくとも三つの要素により定められる。1番目の要素は、光子を電子に変換するアクティブピクセルセンサ内の面積に関連しており、この面積を増やすと、生成される電荷量も増える。2番目の要素は、アクティブピクセルセンサの感知電荷の集積により生成される容量に関連する。理論的に、所定の容量を持つコンデンサ上の電圧は、コンデンサの容量値に反比例する。そのため、電荷量が同じの場合、容量値が増加されると、電圧が下がる。3番目の要素は、読み出し増幅器の電荷が電圧利得に対する影響である。内臓式ピクセルセンサを有するディスプレイにおいて、ソースフォロアー（source follower）は、基本的に電荷として電圧増幅器に届く。ただし、ソースフォロアーの利得は実質上１より小さく、または、等しい。
【０００４】
図１０は、三つのＮチャネルＭＯＳトランジスタ１、４および５を備える従来のＣＭＯＳアクティブピクセルセンサ１０を示す。該アクティブピクセルセンサ１０において、光検出器としてのフォトダイオード２は、接地と接続される陽極を有しており、且つ、同時にリセットトランジスタ１のソースおよび読み出しトランジスタ４のゲートに接続されている。積分コンデンサ３は、フォトダイオード２の陽極と陰極の間に接続される。リセットトランジスタ１のゲートはリセットラインに接続される。リセットトランジスタ１のドレインと読み出しトランジスタ４のドレインは、全て供給電圧ＶＤＤに接続される。読み出しトランジスタ４のソースは、列選択トランジスタ５のドレインに接続される。トランジスタ５のゲートとソースは、それぞれ列選択ラインと行出力ラインに接続される。行出力ラインの一端は電流源６の端末に接続し、もう一端は前記接地に接続される。
【０００５】
図１１は、アクティブピクセルセンサ１０の稼動タイミング図である。アクティブピクセルセンサ１０は、リセット段階において、ＲＥＳＥＴ信号により先にリセットし、リセットトランジスタ１を起動して供給電圧ＶＤＤをフォトダイオード２の陰極にかける。ＲＥＳＥＴ信号がＨＩＧＨからＬＯＷに変換される時、積分段階がスタートされ、光により生成された電子をフォトダイオード２上に収集されて、リセット段階におけるフォトダイオード２の陰極上の電圧をＶＤＤ値から下げる。列選択（ＲＯＷ  ＳＥＬＥＣＴ）信号がＬＯＷよりＨＩＧＨに変換される時、アクティブピクセルセンサ１０は読み出し状態に入る。読み出し状態の期間において、列選択信号が有効にされて、選択トランジスタ５を起動し、行出力ライン上の電圧が読み出しトランジスタ４のソースの電圧と等しくさせて、検出を行う。読み出しトランジスタ４のソース上の電圧は読み出しトランジスタ４のゲート上の電圧に従い、トランジスタ４のゲート上の電圧はフォトダイオード２の陰極上に集積された電荷により形成される。
【０００６】
このアクティブピクセルセンサ１０に対して、その感度はフォトダイオード２および/或いは読み出しトランジスタ４の大きさを増えることにより改善することができる。ただし、フォトダイオード２および/或いは読み出しトランジスタ４の大きさを増加させると、ディスプレイの口径比およびセルの光線透過率が下がることになる。従って、ディスプレイの輝度を一定に維持させるために、ディスプレイに照射するバックライトの輝度を増やす必要があるので、ディスプレイの消費電力が増加される。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、アクティブピクセルセンサを提供して、感度、及びディスプレイの口径比、光線透過率を改善し、且つディスプレイの電力消費を低下させることにある。
【課題を解決するための手段】
【０００８】
本発明の実施例によれば、アクティブピクセルセンサ回路は、リセットラインと、列選択ラインと、第１供給電圧ラインと、第２供給電圧ラインと、行読み出しラインと、リセットトランジスタと、フォトダイオード（ｐｈｏｔｏｄｉｏｄｅ）と、積分コンデンサと、読み出しトランジスタとを有する。リセットラインはリセット信号を提供するのに用いられ、列選択ラインは列選択信号（ＲＯＷ ＳＥＬＥＣＴ）を提供するのに用いられ、第１供給電圧ラインは第１供給電圧を提供するのに用いられ、第２供給電圧ラインは第２供給電圧を提供するのに用いられ、行読み出しラインは光電信号の出力に用いられ、リセットトランジスタは、ゲート、ソースおよびドレインを有し、ゲートはリセットラインに電気的結合し、ドレインは第１供給電圧ラインに電気的結合されており、フォトダイオードは、陽極および陰極を有し、陽極は列選択ラインに電気的結合され、陰極はリセットトランジスタのソースに電気的結合される。また、積分コンデンサは、第１端末および第２端末を有し、第１端末は列選択ラインに電気的結合され、第２端末は節点Ｎ１に電気的結合され、かつ節点Ｎ１はリセットトランジスタのソースに電気的結合される。読み出しトランジスタは、ゲート、ソースおよびドレインを有し、ゲートは節点Ｎ１に電気的結合され、ソースは行読み出しラインと節点Ｎ２で電気的結合され、ドレインは第２供給電圧ラインに電気的結合される。
【０００９】
本発明のもう一つの態様は、アクティブピクセルセンサを提供して、感度、及びディスプレイの口径比、光線透過率を改善し、且つディスプレイの電力消費を低減させることができる。
【００１０】
本発明のもう一つの実施例によれば、アクティブピクセルセンサ回路は、リセットトランジスタと、フォトダイオードと、積分コンデンサと、読み出しトランジスタとを有する。リセットトランジスタはゲート、ソースおよびドレインを有する。フォトダイオードは陽極および陰極を有し、該陰極はリセットトランジスタのソースに電気的結合される。積分コンデンサは、第１端末および第２端末を有し、第１端末および第２端末は、節点Ｎ１に電気的結合され、この節点Ｎ１がリセットトランジスタのソースに電気的結合される。読み出しトランジスタは、ソース、ドレインおよびゲートを有し、該ゲートが節点Ｎ１に電気的結合される。
【００１１】
本発明は、更に、アクティブピクセルセンサ回路の操作方法を提供し、感度、ディスプレイの口径比および光線透過率を改善し、且つディスプレイの電力消費を低減させることを可能にする。
【００１２】
本発明のさらなる実施例によれば、アクティブピクセルセンサ回路の操作方法は、第１供給電圧および第２供給電圧をそれぞれリセットトランジスタのドレインおよび読み出しトランジスタのドレインに印加し、また、それぞれリセット信号および列選択信号をリセットトランジスタのゲートおよびフォトダイオードの陽極に印加し、そのうち、リセット信号および列選択信号はそれぞれパルスであり、該パルスが低電圧および高電圧を有し、且つ、列選択信号のパルスは、リセット信号のパルスが時間周期Ｔシフトしたものである。そして、読み出し段階において、読み出しトランジスタのソースから信号を読み出し、なお、該信号は光照射を受けるフォトダイオードにより生成される。
【００１３】
本発明は、また、アクティブピクセルセンサ回路を提供し、感度、及びディスプレイの口径比、光線透過率を改善し、且つディスプレイの電力消費を低減させることを可能にする。
【００１４】
本発明のもう一つの実施例によれば、アクティブピクセルセンサ回路はリセットトランジスタ、ＳＲＯ（ｓｉｌｉｃｏｎ  ｒｉｃｈ  ｏｘｉｄｅ）光検出器および読み出しトランジスタを有する。リセットトランジスタは、ゲート、ソースおよびドレインを有する。ＳＲＯ光検出器は、陽極および陰極を有し、この陰極はリセットトランジスタのソースに電気的結合される。読み出しトランジスタは、ソース、ドレインおよびゲートを有し、このゲートはＳＲＯ光検出器の陰極に電気的結合される。
【００１５】
本発明は、更に、アクティブピクセルセンサ回路の操作方法を提供し、感度、及びディスプレイの口径比、光線透過率を改善し、且つ、ディスプレイの電力消費を低減させることを可能にする。
【００１６】
本発明のさらなる実施例によれば、アクティブピクセルセンサ回路の操作方法は、それぞれ第１供給電圧および第２供給電圧をリセットトランジスタのドレインおよび読み出しトランジスタのドレインに印加し、また、それぞれリセット信号（ＲＥＳＥＴ）および列選択信号（ＲＯＷ  ＳＥＬＥＣＴ）をリセットトランジスタのゲートおよびＳＲＯ光検出器の陽極に印加し、そのうち、リセット信号および列選択信号がそれぞれパルスであり、該パルスが低電圧および高電圧を備え、且つ、列選択信号のパルスはリセット信号のパルスが時間周期Ｔシフトしたものである。続いて、読み出し段階において、読み出しトランジスタのソースより信号を読み出し、この信号が光照射を受けるＳＲＯ光検出器により生成された光電荷である。
【００１７】
上述の実施例によれば、アクティブピクセルセンサ回路およびその操作方法は、感度、及びディスプレイの口径比、光線透過率を改善し、且つディスプレイの電力消費を低減させることを可能にする。
【００１８】
本発明の上述およびその他の目的、特徴、利点と実施例がより一層明確に判るよう、図面を参照にしながら、詳細に説明する。
【図面の簡単な説明】
【００１９】
【図１】本発明の一つの実施例におけるアクティブピクセルセンサ回路を示す図である。
【図２】本発明の一つの実施例におけるアクティブピクセルセンサ回路の運行を示すタイミング図である。
【図３】本発明のもう一つの実施例におけるアクティブピクセルセンサ回路を示す図である。
【図４】本発明のその他の実施例におけるアクティブピクセルセンサ回路を示す図である。
【図５】図４のアクティブピクセルセンサ回路の操作を示すタイミング図である。
【図６】本発明の一つの実施例におけるアクティブピクセルセンサ回路を示す図である。
【図７】本発明のもう一つの実施例におけるアクティブピクセルセンサ回路を示す図である。
【図８】本発明のその他の実施例におけるアクティブピクセルセンサ回路を示す図である。
【図９】本発明の一つの実施例におけるアクティブピクセルセンサ回路を有する表示パネルを示す構成図である。
【図１０】従来のアクティブピクセルセンサ回路を示す図である。
【図１１】図１０の従来のアクティブピクセルセンサ回路の運行を示すタイミング図である。
【発明を実施するための形態】
【００２０】
図１は、本発明の一つの実施例におけるアクティブピクセルセンサ回路１００の略図である。この実施例において、アクティブピクセルセンサ回路１００は、リセット信号ＲＥＳＥＴを提供するためのリセットライン１１１と、列選択信号ＲＯＷ  ＳＥＬＥＣＴを提供するための列選択ライン１１３と、第１供給電圧ＶＲＥＦを提供するための第１供給電圧ライン１１５と、第２供給電圧ＶＤＤを提供するための第２供給電圧ライン１１７と、光電信号を出力するための行読み出しライン１１９と、を備える。
【００２１】
アクティブピクセルセンサ回路は、更に、リセットトランジスタ１２０を含み、リセットトランジスタ１２０はリセットライン１１１に電気的結合されるゲート１２２と、第１供給電圧ライン１１５に電気的結合されるソース１２４およびドレイン１２６とを有する。フォトダイオード１４０は、列選択ライン１１３に電気的結合される陽極１４２と、リセットトランジスタ１２０のソース１２４に電気的結合される陰極とを有し；積分コンデンサ１５０は、列選択ライン１１３に電気的結合される第１端末１５２と、節点Ｎ１に電気的結合される第２端末１５４とを有し、節点Ｎ１はリセットトランジスタ１２０のソース１２４に電気的結合される。また、読み出しトランジスタ１３０は、節点Ｎ１に電気的結合されるゲート１３２と、節点Ｎ２で行読み出しライン１１９に電気的結合されるソース１３４と、および、第２供給電圧ライン１１７に電気的結合されるドレイン１３６とを有する。フォトダイオード１４０は、光の照射を受けて電荷（光電信号）を生成する。各リセットトランジスタと読み出しトランジスタは、ＮチャネルＭＯＳ薄膜トランジスタである。また、その他の種類のトランジスタを利用して本発明を実施することも可能である。
【００２２】
さらに、アクティブピクセルセンサ回路１００は、バイアス電流源１７０を含み、前記バイアス電流源１７０は、第１供給電圧ＶＲＥＦを受けるように配置される第１端末１７２と、行読み出しライン１１９に電気的結合される第２端末１７４とを有する。読み出しトランジスタ１３０およびバイアス電流源１７０は、ソースフォロアーを構成して、フォトダイオード１４０が光照射を受けて生成した電荷（光電信号）の増幅に用いられる。増幅された光電信号は、節点Ｎ２を介して行読み出しライン１１９から読み出され、外部回路に拡張される。
【００２３】
アクティブピクセルセンサ回路１００の運行手順には、それぞれ第１供給電圧ＶＲＥＦおよび第２供給電圧ＶＤＤをリセットトランジスタ１２０のドレイン１２６と読み出しトランジスタ１３０のドレイン１３６に印加するステップと、それぞれリセット信号ＲＥＳＥＴおよび列選択信号ＲＯＷ  ＳＥＬＥＣＴをリセットトランジスタ１２０のゲート１２２とフォトダイオード１４０の陽極１４２に印加するステップと、その後、読み出し周期において、読み出しトランジスタ１３０のソース１３４から信号を読み出すステップとを含み、且つ、前記読み出しトランジスタ１３０のソース１３４から信号はフォトダイオードが光照射を受けて生成される電荷に対応している。
【００２４】
図２は、本発明の一つの実施例におけるアクティブピクセルセンサ回路１００の操作タイミング図である。この実施例において、リセット信号ＲＥＳＥＴは、幅がｔ１からｔ０のパルス、低電圧ＶＳＳおよび高電圧ＶＤＤを有し、高電圧ＶＤＤは、読み出しトランジスタ１３０のドレイン１３６の第２供給電圧ＶＤＤと同じである。列選択信号ＲＯＷ  ＳＥＬＥＣＴは、幅がｔ３からｔ２のパルス、低電圧ＶＳＳおよび高電圧ＶＲＥＦを有し、そのうち、高電圧ＶＲＥＦはリセットトランジスタ１２０のドレイン１２６の第１供給電圧ＶＲＥＦと同じである。リセット信号ＲＥＳＥＴのパルスより時間周期Ｔ＝（ｔ２−ｔ０）シフトするように列選択信号ＲＯＷ  ＳＥＬＥＣＴのパルスを設定する。
【００２５】
運行において、アクティブピクセルセンサ回路１００は、リセット段階、積分段階および読み出し段階の三つの段階を経る。
【００２６】
運行開始時、リセット信号ＲＥＳＥＴの電圧が低電圧ＶＳＳであり、リセットトランジスタ１２０がオフであって、節点Ｎ１の電位が浮動電位である。リセット信号ＲＥＳＥＴが時間ｔ０において、低電圧ＶＳＳより高電圧ＶＤＤに変換される時、リセットトランジスタ１２０がオンにされ、第１供給電圧ＶＲＥＦがフォトダイオード１４０の陰極１４４に印加され、なお、アクティブピクセルセンサ回路１００はがリセット段階において、１時間周期（ｔ１−ｔ０）を運行し、そのうち、リセット信号ＲＥＳＥＴが高電圧ＶＤＤである。
【００２７】
リセット信号ＲＥＳＥＴが時間ｔ１において、高電圧ＶＤＤより低電圧ＶＳＳに変換される時、リセットトランジスタ１２０はオフにされる。そのため、フォトダイオード１４０の陰極１４４と陽極１４２は、電圧差（ＶＲＥＦ−ＶＳＳ）を有し、該電圧差は、積分コンデンサ１５０の第２端末１５４と第１端末１５２の間の電圧差でもある。フォトダイオード１４０は、逆バイアス電圧を有し、すなわち、陰極１４４の電位が陽極１４２より高い。この時、節点Ｎ１の電位が浮動電位である。アクティブピクセルセンサ回路１００が積分段階で運転を始める。
【００２８】
アクティブピクセルセンサ回路１００が積分段階において運行する時、節点Ｎ１の電位は、フォトダイオード１４０を照射する光線強度によって変化する。光線の照射を受けて、フォトダイオード１４０は光電荷を生成する。生成された光電荷は、改めて積分コンデンサ１５０中の電荷と結合されて、積分コンデンサ１５０の第２端末１５４と第１端末１５２との間の電圧差を低減させる。従って、節点Ｎ１の電位が（ｔ２−ｔ１）の時間周期における積分段階の時間につれて低下される。光線の照射が強ければ強いほど、節点Ｎ１における電位低下の傾きが大きい。図２に示すように、破線は強度がＬｕｘ Ｂである光線がＮ１で生成した電位を表し、その傾きは、強度がＬｕｘ Ａである光線がＮ１で生成する電位の傾きより大きい。そのうち、Ｌｕｘ Ａ<Ｌｕｘ Ｂである。
【００２９】
ｔ２よりｔ１の時間周期内の積分段階において、リセットトランジスタ１２０がオフにされ、節点Ｎ１の電位が浮動電位である。列選択信号ＲＯＷ  ＳＥＬＥＣＴが時間ｔ２で低電圧ＶＳＳから高電圧ＶＲＥＦに変換される時、節点Ｎ１の電位が積分コンデンサ１５０によって（ＶＲＥＦ−ＶＳＳ）の電位差ほど引き上げられ、該電気差は読み出しトランジスタ１３０をオンにするのに充分である。
【００３０】
積分コンデンサ１５０を介して節点Ｎ１の電位を（ＶＲＥＦ−ＶＳＳ）の電位差ほど増加させる時、ソースフォロアーの読み出しトランジスタ１３０はオンにされる。
【００３１】
ソースフォロアーの読み出しトランジスタ１３０がオンにされた時、読み出しトランジスタ１３０のソース１３４に接続される節点Ｎ２が、電圧（ＶＡ−Ｖｔｈ）を行読み出しライン１１９に出力して、読み取りを行う。節点Ｎ１がＬｕｘ Ａの強度の光線の照射を受ける時、節点Ｎ２が電圧ＶＡを生成する。従って、アクティブピクセルセンサ回路１００は時間周期（ｔ３−ｔ２）の読み出し段階内で運行を行い、そのうち、列選択信号ＲＯＷ  ＳＥＬＥＣＴは高電圧ＶＲＥＦである。
【００３２】
図１に示すアクティブピクセルセンサ回路１００において、ソースフォロアーは読み出しトランジスタ１３０およびバイアス電流源１７０を含む。
【００３３】
ソースフォロアーは、読み出しトランジスタ１３０およびその他の部品により形成されても良い。例えば、図３に示すように、ソースフォロアーは読み出しトランジスタ１３０およびＮチャネルＭＯＳトランジスタ１８０を備えることができる。前記ＮチャネルＭＯＳトランジスタは、制御信号Ｖｂを受信するためのゲート１８２と、第１供給電圧ＶＲＥＦを受けるためのソース１８４と、行読み出しライン１１９に電気的結合されるドレイン１８６とを有する。図３に示すアクティブピクセルセンサ回路１００の運行は、図１に示すアクティブピクセルセンサ回路の運行と同じである。
【００３４】
図４はアクティブピクセルセンサ回路のもう一つの実施例を示し、そのうち、ソースフォロアーは、読み出しトランジスタ１３０と、制御信号ＲＥＳＥＴ２を受信するためのゲート１９１、前記第１供給電圧ＶＲＥＦを受けるためのソース１９２、及び行読み出しライン１１９に電気的結合されるドレイン１９３を有するＮチャネルＭＯＳトランジスタ１９０と、それぞれＮチャネルＭＯＳトランジスタ１９０のソース１９２及びドレイン１９３に電気的結合される第１端末１９６および第２端末１９７を有するコンデンサ１９５と、を含む。アクティブピクセルセンサ回路の運行は、図１に示すアクティブピクセルセンサ回路の運行と同じである。さらに、次の列の光電信号を正しく読み出せるために、制御信号ＲＥＳＥＴ２は正パルスを有し、当該パルスが読み出し段階の直後にＮチャネルＭＯＳトランジスタ１９０のゲート１９１に印加されて、行読み出しライン１１９の電圧を除去する。当該アクティブピクセルセンサ回路の運行を示すタイミング図は図５である。
【００３５】
図６は、本発明の一つの実施例におけるアクティブピクセルセンサ回路２００を示す図である。この実施例において、アクティブピクセルセンサ回路２００は、ゲート２２２、ソース２２４およびドレイン２２６を有するリセットトランジスタ２２０と、陽極２４２及び節点Ｎ１でリセットトランジスタ２２０のソース２２４に電気的結合される陰極２４４を有するＳＲＯ光検出器２４０と、ソース２３４、ドレイン２３６およびＳＲＯ光検出器２４０の陰極２４４に電気的結合されるゲート２３２を有する読み出しトランジスタ２３０と、を含む。ＳＲＯ光検出器２４０は、光線の照射を受けて電荷（光電信号）を生成し、各リセットトランジスタ２２０と読み出しトランジスタ２３０は、ＮチャネルＭＯＳトランジスタである。また、その他の種類のトランジスタを利用しても本発明を実施することが可能である。
【００３６】
アクティブピクセルセンサ回路２００は、リセットトランジスタ２２０のゲート２２２に電気的結合され、リセット信号ＲＥＳＥＴを提供するリセットライン２１１と、ＳＲＯ光検出器２４０の陽極２４２に電気的結合され、列選択信号ＲＯＷ  ＳＥＬＥＣＴを提供する列選択ライン１１３と、リセットトランジスタ２２０のドレイン２２６に電気的結合され、第１供給電圧ＶＲＥＦを提供するための第１供給電圧ライン２１５と、読み出しトランジスタ２３０のドレイン２３６に電気的結合され、第２供給電圧ＶＤＤを提供するための第２供給電圧ライン２１７と、節点Ｎ２の処で読み出しトランジスタ２３０のソース２３４に電気的結合され、ＳＲＯ光検出器２４０が光線の照射を受けて生成する光電信号を出力するための行出力ライン２１９と、を含む。
【００３７】
さらに、アクティブピクセルセンサ回路２００は、第１供給電圧ＶＲＥＦを受ける第１端末２７２、および行出力ライン２１９に電気的結合される第２端末２７４を有するバイアス電流源２７０を含む。ソースフォロアーは、読み出しトランジスタ２３０およびバイアス電流源２７０を含み、ＳＲＯ光検出器２４０が光線の照射を受けて生成した電荷（光電信号）の増幅に用いられる。増幅された光電信号は、節点Ｎ２を介して行出力ライン２１９から読み出されて、外部回路に拡張される。
【００３８】
アクティブピクセルセンサ回路２００の運行は、下記のステップが含まれている。第１供給電圧ＶＲＥＦおよび第２供給電圧ＶＤＤを、それぞれリセットトランジスタ２２０のドレイン２２６及び読み出しトランジスタ２３０のドレイン２３６に印加し、且つ、リセット信号ＲＥＳＥＴおよび列選択信号ＲＯＷ  ＳＥＬＥＣＴを、それぞれリセットトランジスタ２２０のゲート及びＳＲＯ光検出器２４０の陽極２４２に印加し、なお、一読み出し周期期間において読み出しトランジスタ２３０のソース２３４から信号を読み出す。当該信号は、フォトダイオードが光線の照射に応じて生成された電荷に対応している。
【００３９】
上記のように、図２はアクティブピクセルセンサ回路の運行を示すタイミング図である。この例示の具体的な実施例において、リセット信号ＲＥＳＥＴは、幅が（ｔ１−ｔ０）のパルス、低電圧ＶＳＳ、および高電圧ＶＤＤを有するように配置され、且つ、当該高電圧ＶＤＤは読み出しトランジスタ２３０のドレイン２３６に印加された第２供給電圧ＶＤＤと同じである。列選択信号ＲＯＷ  ＳＥＬＥＣＴは、幅が（ｔ３−ｔ２）のパルス、低電圧ＶＳＳおよび高電圧ＶＲＥＦを有し、且つ、当該高電圧ＶＲＥＦはリセットトランジスタ２２０のドレイン２２６に印加された第１供給電圧ＶＲＥＦと同じである。列選択信号ＲＯＷ  ＳＥＬＥＣＴがリセット信号ＲＥＳＥＴのパルスより１時間周期Ｔ＝（ｔ２−ｔ０）シフトするように設計する。
【００４０】
運行において、アクティブピクセルセンサ回路２００は、リセット段階、積分段階および読み出し段階の三つの段階を経る。
【００４１】
運行開始時、リセット信号ＲＥＳＥＴが低電圧ＶＳＳであり、リセットトランジスタ２２０がオフであって、節点Ｎ１の電位が浮動電位である。リセット信号ＲＥＳＥＴが時間ｔ０で低電圧ＶＳＳから高電圧ＶＤＤに変換される場合、リセットトランジスタ２２０がオンにされ、第１供給電圧ＶＲＥＦをＳＲＯ光検出器２４０の陰極２４４に印加し、なお、アクティブピクセルセンサ回路２００はリセット段階において１時間周期（ｔ１−ｔ０）運行し、そのうち、リセット信号ＲＥＳＥＴは高電圧ＶＤＤである。
【００４２】
リセット信号ＲＥＳＥＴが時間ｔ１で高電圧ＶＤＤから低電圧ＶＳＳに変換される時、リセットトランジスタ２２０がオフにされる。そのため、ＳＲＯ光検出器２４０の陰極２４４と陽極２４２は電圧差（ＶＲＥＦ−ＶＳＳ）を有する。ＳＲＯ光検出器２４０は逆バイアス電圧（ｒｅｖｅｒｓｅｄ  ｂｉａｓ）を有し、すなわち、陰極２４４における電位が陽極２４２より高い。この時、節点Ｎ１の電位は浮動電位である。アクティブピクセルセンサ回路２００は前記積分段階で運転を始める。
【００４３】
アクティブピクセルセンサ回路２００が積分段階において運行する時、節点Ｎ１の電位は、ＳＲＯ光検出器２４０を照射する光線強度によって変化する。光線の照射を受けて、ＳＲＯ光検出器２４０は光電荷を生成する。生成された光電荷は、ＳＲＯ光検出器２４０の陰極２４４と陽極２４２の間の電圧差を低下させる。従って、節点Ｎ１の電位が（ｔ２−ｔ１）の時間周期の積分段階において時間の進みにつれて低下する。光線の照射が強ければ強いほど、節点Ｎ１における電位低下の傾きが大きい。例えば、図２に示すように、破線で表示される強度がＬｕｘ Ｂである光線によってＮ１で生成される電位の傾きが、強度がＬｕｘ Ａである光線によって生成される電位の傾きより大きい。そのうち、Ｌｕｘ Ａ<Ｌｕｘ Ｂである。
【００４４】
（ｔ２―ｔ１）の時間周期内の積分段階において、リセットトランジスタ２２０がオフにされ、節点Ｎ１の電位が浮動電位である。列選択信号ＲＯＷ  ＳＥＬＥＣＴが時間ｔ２で、低電圧ＶＳＳより高電圧ＶＲＥＦに変換される場合、節点Ｎ１の電位がＳＲＯ光検出器２４０の容量値によって（ＶＲＥＦ−ＶＳＳ）の電位差ほど引き上げられ、その電位差は読み出しトランジスタ２３０をオンにするのに充分である。
【００４５】
節点Ｎ１の電位がＳＲＯ光検出器２４０に含まれる容量値によって（ＶＲＥＦ−ＶＳＳ）の電位差ほど増加される場合、ソースフォロアーの読み出しトランジスタ２３０がオンにされる。
【００４６】
ソースフォロアーの読み出しトランジスタ２３０がオンにされる時、読み出しトランジスタ２３０のソース２３４に接続される節点Ｎ２が、電圧（ＶＡ−Ｖｔｈ）を行出力ライン２１９に出力して読み取りを行う。ＶＡは、強度がＬｕｘ  Ａの光線によって節点Ｎ１の電圧が上がった後、節点Ｎ２が生成する電圧である。従って、アクティブピクセルセンサ回路２００は、時間周期（ｔ３−ｔ２）における読み出し段階内で運行を行い、そのうち、列選択信号ＲＯＷ  ＳＥＬＥＣＴは高電圧ＶＲＥＦである。
【００４７】
図６に示すアクティブピクセルセンサ回路２００において、ソースフォロアーは、読み出しトランジスタ２３０およびバイアス電流源２７０を有する。
【００４８】
図７はアクティブピクセルセンサ回路２００を示し、図６に示すアクティブピクセルセンサ回路と関連している。ソースフォロアーは、読み出しトランジスタ２３０およびその他の部品により形成されることも可能である。例えば、図７に示すように、ソースフォロアーは、読み出しトランジスタ２３０と、制御信号Ｖｂを受信するゲート２８２、第１供給電圧ＶＲＥＦを受けるソース２８４、および行読み出しラインに電気的結合されるドレイン２８６を有するＮチャネルＭＯＳトランジスタ２８０とを含んでいる。
【００４９】
図８は、前記アクティブピクセルセンサ回路のもう一つの具体的な実施例を示している。そのうち、該ソースフォロアーは、読み出しトランジスタ２３０と、制御信号ＲＥＳＥＴ２を受信するゲート２９１、第１供給電圧ＶＲＥＦを受けるソース２９２、および行出力ライン２１９に電気的結合されるドレイン２９３を有するＮチャネルＭＯＳトランジスタ２９０と、ＮチャネルＭＯＳトランジスタ２９０のソース２９２及びドレイン２９３にそれぞれ電気的結合される第１端末２９６および第２端末２９７を有するコンデンサ２９５と、を含む。アクティブピクセルセンサ回路の運行は、図５に示すアクティブピクセルセンサ回路と同じである。さらに、次の列の光電信号を正しく読み出せるために、制御信号ＲＥＳＥＴ２は正パルスを有し、且つ、該正パルスが読み出し段階の直後にＮチャネルＭＯＳトランジスタ２９０のゲート２９１に印加されて、行出力ライン２１９の電圧を除去する。アクティブピクセルセンサ回路の運行のタイミングを示すのが図５である。
【００５０】
図９は、本発明の具体的な実施例によるアクティブピクセルセンサ回路を有する表示パネルである。当該表示パネルはマトリクス方式に配列された複数のピクセルを含む。各ピクセルに、アクティブピクセルセンサ回路３００がある。図９において、一つのピクセル３０１のみを表示する。アクティブピクセルセンサ回路３００は、リセット信号ＲＥＳＥＴを提供するためのリセットライン３１１と、列選択信号ＲＯＷ  ＳＥＬＥＣＴを提供するための列選択ライン３１３と、第１供給電圧ＶＲＥＦを提供するための第１供給電圧ライン３１５と、第２供給電圧ＶＤＤを提供するための第２供給電圧ライン３１７と、光電信号を出力するための行読み出しライン３１９と、を含む。アクティブピクセルセンサ回路３００は、また、リセットライン３１１に電気的結合されるゲート、第１供給電圧ライン３１５に電気的結合されるドレイン及びソースを有するリセットトランジスタ３２０と、列選択ライン３１３に電気的結合される陽極、及びリセットトランジスタ３２０のソースに電気的結合される陰極を有するＳＲＯ光検出器３４０と、ＳＲＯ光検出器３４０の陽極に電気的結合されるゲート、行読み出しライン３１９に電気的結合されるソース、および第２供給電圧ライン３１７に電気的結合されるドレインを有する読み出しトランジスタ３３０と、を含む。
【００５１】
ＳＲＯ光検出器（ＳＲＯ）が光線例えばバックライトおよび／または周辺光の照射により光電荷を生成する。生成された光電荷は外部回路に拡張された行読み出しライン３１９を介して読み出すことができる。
【００５２】
また、本発明はアクティブピクセルセンサ回路およびその操作方法を開示する。一つの具体的な実施例において、前記アクティブピクセルセンサ回路は、リセットトランジスタ、読み出しトランジスタおよびＳＲＯ光検出器を備える。ＳＲＯ光検出器は容量を備えるだけではなく、前記の昇圧レベルを引き上げるのにも利用することができ、それによって、前記ソースフォロアーをオンにする。本発明によると、ディスプレイの口径比および感度を改善することができる。
【００５３】
以上、本発明の好適な実施例をあげ説明したが、本発明はこれらの実施例に限定されるものではない。当業者であれば、本発明の精神及び範囲を逸脱しない限り、多少の変動や潤色を加えることができる。従って、本発明の保護範囲は、特許請求の範囲の記載を基準とする。
【符号の説明】
【００５４】
１  リセットトランジスタ                            ２  フォトダイオード
３  積分コンデンサ                                  ４  読み出しトランジスタ
５  列選択トランジスタ                              ６  電流源
１０  従来のＣＭＯＳアクティブピクセルセンサ
１００  アクティブピクセルセンサ回路                １１１  リセットライン
１１３  列選択ライン                                １１５  第１供給電圧ライン
１１７  第２供給電圧ライン                  
１１９  行読み出しライン
１２０  リセットトランジスタ                        １２２  ゲート
１２４  ソース                                      １２６  ドレイン
１３０  読み出しトランジスタ                        １３２  ゲート
１３４  ソース                                      １３６  ドレイン
１４０  フォトダイオード                            １４２  陽極
１４４  陰極                                        １５０  積分コンデンサ
１５２  第１端末                                    １５４  第２端末
１７０  バイアス電流源                              １７２  第１端末
１７４  第２端末
１８０  ＮチャネルＭＯＳトランジスタ
１８２  ゲート                                      １８４  ソース
１８６  ドレイン  
１９０  ＮチャネルＭＯＳトランジスタ                １９１  ゲート
１９２  ソース                                      １９３  ドレイン
１９５  コンデンサ                                  １９６  第１端末
１９７  第２端末
２００  アクティブピクセルセンサ回路                ２１１  リセットライン
２１３  列選択ライン                                ２１５  第１供給電圧ライン
２１７  第２供給電圧ライン                          ２１９  行出力ライン
２２０  リセットトランジスタ                        ２２２  ゲート
２２４  ソース                                      ２２６  ドレイン
２３０  読み出しトランジスタ                        ２３２  ゲート
２３４  ソース                                      ２３６  ドレイン
２４０  ＳＲＯ光検出器                              ２４２  陽極
２４４  陰極                                        ２７０  バイアス電流源
２７２  第１端末                                    ２７４  第２端末
２８０  ＮチャネルＭＯＳトランジスタ                ２８２  ゲート
２８４  ソース                                      ２８６  ドレイン
２９０  ＮチャネルＭＯＳトランジスタ                ２９１  ゲート
２９２  ソース                                      ２９３  ドレイン
２９５  コンデンサ                                  ２９６  第１端末
２９７  第２端末                            
３００  アクティブピクセルセンサ回路
３０１  ピクセル                                    ３１１  リセットライン
３１３  列選択ライン                                ３１５  第１供給電圧ライン
３１７  第２供給電圧ライン                  
３１９  行読み出しライン
３２０  リセットトランジスタ                        ３２４  ソース
３３０  読み出しトランジスタ                        ３４０  ＳＲＯ光検出器
【図１】
2010098714.tif 000003
【図２】
2010098714.tif 000004
【図３】
2010098714.tif 000005
【図４】
2010098714.tif 000006
【図５】
2010098714.tif 000007
【図６】
2010098714.tif 000008
【図７】
2010098714.tif 000009
【図８】
2010098714.tif 000010
【図９】
2010098714.tif 000011
【図１０】
2010098714.tif 000012
【図１１】
2010098714.tif 000013