(57)【要約】【課題】薄膜トランジスタの寄生容量を低減した薄膜トランジスタアレイ及び薄膜トランジスタアレイを備えた画像表示装置を提供する。【解決手段】半導体層とゲート電極とソース電極とドレイン電極とを備え、前記ゲート電極、前記ソース電極または前記ドレイン電極のいずれか一つが開口部を有する形状であること。開口部は円、三角、四角のいずれかの形状であり、半導体層が有機半導体または酸化物半導体であることを特徴とする薄膜トランジスタ。【選択図】図１
2010003723.tif 000002
【特許請求の範囲】
【請求項１】
半導体層とゲート電極とソース電極とドレイン電極とを備え、
前記ゲート電極、前記ソース電極または前記ドレイン電極のいずれか一つが開口部を有する形状であることを特徴とする薄膜トランジスタ。
【請求項２】
前記開口部は円、三角、四角のいずれかの形状であることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記半導体層が有機半導体または酸化物半導体であることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項４】
基板と、
前記基板上に形成された複数のゲート配線と前記複数のゲート配線に接続された複数のゲート電極と、
前記複数のゲート配線と前記複数のゲート電極との同一層に隔離して形成された複数のキャパシタ配線と前記複数のキャパシタ配線に接続された複数のキャパシタ電極と、
前記複数のゲート配線と前記複数のゲート電極と前記複数のキャパシタ配線と前記複数のキャパシタ電極とを覆うように形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成された複数のソース配線と前記複数のソース配線に接続された複数のソース電極と、
前記複数のソース配線と前記複数のソース電極との同一層に隔離して形成された複数の画素電極と前記複数の画素電極に接続された複数のドレイン電極と、
前記複数のソース電極と前記複数のドレイン電極との間隙に形成された複数の半導体層と、を備え、
前記ドレイン電極、前記ソース電極または前記ゲート電極のいずれか一つが開口部を有する形状であることを特徴とする薄膜トランジスタアレイ。
【請求項５】
前記開口部が円、三角、四角のいずれかの形状であることを特徴とする請求項４に記載の薄膜トランジスタアレイ。
【請求項６】
前記複数の半導体層が、有機半導体または酸化物半導体であることを特徴とする請求項４に記載の薄膜トランジスタアレイ。
【請求項７】
基板と、
前記基板上に形成された複数のソース配線と前記複数のソース配線に接続された複数のソース電極と、
前記複数のソース配線と前記複数のソース電極との同一層に隔離して形成された複数の画素電極と前記複数の画素電極に接続された複数のドレイン電極と、
前記複数のソース電極と前記複数のドレイン電極との間隙に形成された複数の半導体層と、
前記複数のソース配線と前記複数のソース電極と前記複数の半導体層と前記複数の画素電極と前記複数のドレイン電極とを覆うように形成された開口部を有するゲート絶縁膜と、
前記ゲート絶縁膜上に形成された複数のゲート配線と前記複数のゲート配線に接続された複数のゲート電極と、
前記複数のゲート配線と前記複数のゲート電極との同一層に隔離して形成された複数のキャパシタ配線と前記複数のキャパシタ配線に接続された複数のキャパシタ電極と、
前記複数のゲート配線と前記複数のゲート電極と前記複数のキャパシタ配線と前記複数のキャパシタ電極とを覆うように形成された開口部を有する層間絶縁膜と、
前記層間絶縁膜上に形成され、前記複数の画素電極に導通された複数の上部画素電極と、を備え、
前記ドレイン電極、前記ソース電極または前記ゲート電極のいずれか一つが開口部を有する形状であることを特徴とする薄膜トランジスタアレイ。
【請求項８】
前記開口部が円、三角、四角のいずれかの形状であることを特徴とする請求項７に記載の薄膜トランジスタアレイ。
【請求項９】
前記複数の半導体層が、有機半導体または酸化物半導体であることを特徴とする請求項７に記載の薄膜トランジスタアレイ。
【請求項１０】
前記基板がプラスチック基板であることを特徴とする請求項４乃至９のいずれかに記載の薄膜トランジスタアレイ。
【請求項１１】
請求項４乃至９のいずれかに記載の薄膜トランジスタアレイを備えたことを特徴とする画像表示装置。
【請求項１２】
前記画像表示装置が液晶ディスプレイ、有機ＥＬ、電子ペーパーのいずれかであることを特徴とする請求項１１に記載の画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ及び薄膜トランジスタアレイ並びに画像表示装置に関し、特に寄生容量を低減した薄膜トランジスタ及び薄膜トランジスタアレイ並びに画像表示装置に関する。
【背景技術】
【０００２】
半導体を基板としたトランジスタや集積回路技術を基礎として、ガラス基板上にアモルファスシリコン（ａ−Ｓｉ）やポリシリコン（ｐｏｌｙ−Ｓｉ）の薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ、以下「ＴＦＴ」という。）が製造されている。ＴＦＴは、液晶ディスプレイ等の画像表示装置に応用されている（詳細は、例えば、松本正一編著「液晶ディスプレイ技術−アクティブマトリクスＬＣＤ−」産業図書を参照）。
【０００３】
従来、例えば図１４に示すようなＴＦＴアレイが用いられていた。なお、図１４は、ＴＦＴアレイの１画素を示している。ＴＦＴはスイッチの役割を果たし、ＴＦＴアレイは、ゲート配線５３に与えられた選択電圧によってＴＦＴをオンにした時に、ソース配線５５に与えられた信号電圧をドレイン電極５６に接続された画素電極５８に書き込む。書き込まれた電圧は、画素電極５８、ゲート絶縁膜（図示せず）、キャパシタ電極５９によって構成される蓄積キャパシタに保持される。
【０００４】
近年、有機半導体や酸化物半導体が登場し、２００℃以下の低温でＴＦＴを作製できることが示され、プラスチック基板を用いたフレキシブルディスプレイへの期待が高まっている。フレキシブルという特長以外に、軽量、壊れにくい、薄型化できるというメリットも期待されている。また、印刷法の技術を用いて、ＴＦＴをマトリクス状に形成することにより、安価で大面積なディスプレイが期待されている。
【０００５】
ところで、ディスプレイを大面積化するには、大面積にパターニングできるだけでなく、オン電流を大きくする必要がある。チャネル幅をＷ、チャネル長をＬとした時、オン電流はＷ／Ｌに比例する。大きなオン電流を得たい場合、図１３に示すように、ソース電極５４・ドレイン電極５６としては、直線状のクシ歯を交互に配置したクシ型電極がよく用いられる。クシ型電極は、大きなＷと小さなＬを有するからである。
【０００６】
また、ディスプレイをフレキシブル化するためにはプラスチック基板を用いる必要があり、基材の収縮が大きいのでアライメント余裕を大きくする目的で電極を大きくすることが行われる。
【０００７】
しかし、図１３のようなクシ型電極のＴＦＴアレイの場合や、図１４に示すような従来のＴＦＴアレイの場合でも電極を大きくした場合には、ゲート電極５２・ドレイン電極５６間の電極重なり面積が大きく、フィードスルーが大きいという問題があった。
【０００８】
ここで、フィードスルーとは、図１５に示すようにゲート電位Ｖｇがオンからオフに変わる際に、画素の電位Ｖｐが変化する現象であり、ゲート電極５２・ドレイン電極５６間のキャパシタンスが原因である。
【０００９】
また、ゲート電極５２・ソース電極５４間のキャパシタンスやゲート電極５２・ドレイン電極５６間のキャパシタンスはゲート電圧の応答を悪くする原因となっていた。
【非特許文献１】松本正一編著「液晶ディスプレイ技術−アクティブマトリクスＬＣＤ−」産業図書
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は、薄膜トランジスタの寄生容量を低減した薄膜トランジスタアレイを提供する。
【課題を解決するための手段】
【００１１】
本発明の請求項１に係る発明は、半導体層とゲート電極とソース電極とドレイン電極とを備え、ゲート電極、ソース電極またはドレイン電極のいずれか一つが開口部を有する形状であることを特徴とする薄膜トランジスタとしたものである。
【００１２】
本発明の請求項２に係る発明は、開口部は円、三角、四角のいずれかの形状であることを特徴とする請求項１に記載の薄膜トランジスタとしたものである。
【００１３】
本発明の請求項３に係る発明は、半導体層が有機半導体または酸化物半導体であることを特徴とする請求項１に記載の薄膜トランジスタとしたものである。
【００１４】
本発明の請求項４に係る発明は、基板と、基板上に形成された複数のゲート配線と複数のゲート配線に接続された複数のゲート電極と、複数のゲート配線と複数のゲート電極との同一層に隔離して形成された複数のキャパシタ配線と複数のキャパシタ配線に接続された複数のキャパシタ電極と、複数のゲート配線と複数のゲート電極と複数のキャパシタ配線と複数のキャパシタ電極とを覆うように形成されたゲート絶縁膜と、ゲート絶縁膜上に形成された複数のソース配線と複数のソース配線に接続された複数のソース電極と、複数のソース配線と複数のソース電極との同一層に隔離して形成された複数の画素電極と複数の画素電極に接続された複数のドレイン電極と、複数のソース電極と複数のドレイン電極との間隙に形成された複数の半導体層と、を備え、ドレイン電極、ソース電極またはゲート電極のいずれか一つが開口部を有する形状であることを特徴とする薄膜トランジスタアレイとしたものである。
【００１５】
本発明の請求項５に係る発明は、開口部が円、三角、四角のいずれかの形状であることを特徴とする請求項４に記載の薄膜トランジスタアレイとしたものである。
【００１６】
本発明の請求項６に係る発明は、複数の半導体層が、有機半導体または酸化物半導体であることを特徴とする請求項４に記載の薄膜トランジスタアレイとしたものである。
【００１７】
本発明の請求項７に係る発明は、基板と、基板上に形成された複数のソース配線と複数のソース配線に接続された複数のソース電極と、複数のソース配線と複数のソース電極との同一層に隔離して形成された複数の画素電極と複数の画素電極に接続された複数のドレイン電極と、複数のソース電極と複数のドレイン電極との間隙に形成された複数の半導体層と、複数のソース配線と複数のソース電極と複数の半導体層と複数の画素電極と複数のドレイン電極とを覆うように形成された開口部を有するゲート絶縁膜と、ゲート絶縁膜上に形成された複数のゲート配線と複数のゲート配線に接続された複数のゲート電極と、複数のゲート配線と複数のゲート電極との同一層に隔離して形成された複数のキャパシタ配線と複数のキャパシタ配線に接続された複数のキャパシタ電極と、複数のゲート配線と複数のゲート電極と複数のキャパシタ配線と複数のキャパシタ電極とを覆うように形成された開口部を有する層間絶縁膜と、層間絶縁膜上に形成され、複数の画素電極に導通された複数の上部画素電極と、を備え、ドレイン電極、ソース電極またはゲート電極のいずれか一つが開口部を有する形状であることを特徴とする薄膜トランジスタアレイとしたものである。
【００１８】
本発明の請求項８に係る発明は、開口部が円、三角、四角のいずれかの形状であることを特徴とする請求項７に記載の薄膜トランジスタアレイとしたものである。
【００１９】
本発明の請求項９に係る発明は、複数の半導体層が、有機半導体または酸化物半導体であることを特徴とする請求項７に記載の薄膜トランジスタアレイとしたものである。
【００２０】
本発明の請求項１０に係る発明は、基板がプラスチック基板であることを特徴とする請求項４乃至９のいずれかに記載の薄膜トランジスタアレイとしたものである。
【００２１】
本発明の請求項１１に係る発明は、請求項４乃至９のいずれかに記載の薄膜トランジスタアレイを備えたことを特徴とする画像表示装置としたものである。
【００２２】
本発明の請求項１２に係る発明は、画像表示装置が液晶ディスプレイ、有機ＥＬ、電子ペーパーのいずれかであることを特徴とする請求項１１に記載の画像表示装置としたものである。
【発明の効果】
【００２３】
本発明によれば、薄膜トランジスタの寄生容量を低減した薄膜トランジスタアレイを提供することができる。
【発明を実施するための最良の形態】
【００２４】
本発明の実施の形態について、図面を参照して説明する。以下、参照する図面は、説明を判り易くするために縮尺は正確には描かれていない。なお、実施の形態において、同一構成要素には同一符号を付け、実施の形態間において、重複する説明は省略する。
【００２５】
図１に示すように、本発明の実施の形態に係る薄膜トランジスタアレイ（以下、「ＴＦＴアレイ」という。）は、基板１、ゲート電極２、ゲート配線３、ゲート絶縁膜４、ソース電極５、ソース配線６、ドレイン電極７、半導体層８、封止層９、画素電極１０、キャパシタ電極１２及びキャパシタ配線１３を備えている。さらに、ここでは図示しないが、層間絶縁膜１１及び上部画素電極１４を備えている。なお、図１は、ＴＦＴアレイの１画素領域を示しているが、実際にはマトリクス状に複数配置したものが本発明の実施の形態に係るＴＦＴアレイである。
【００２６】
ここで、本発明の実施の形態に係るＴＦＴアレイは、ソース電極５とドレイン電極７との働きは書き込む電圧の極性によって変わるため、動作で名称を決められない。そこで、便宜的に一方をソース電極５、他方をドレイン電極７と、呼び方を統一しておく。本発明の実施の形態に係るＴＦＴアレイでは、配線に接続されている方をソース電極５、画素電極１０に接続されている方をドレイン電極７と呼ぶことにする。
【００２７】
図１に示すように、本発明の実施の形態に係るＴＦＴアレイはソース電極５・ドレイン電極７のうち少なくともゲート電極２と重なる部分に開口部を有している。図１に示すように、ドレイン電極７とゲート電極２との重なり部においてドレイン電極７に開口部を設けることにより、ゲート電極２とドレイン電極７との重なり面積を小さくすることができ、ゲート電極２とドレイン電極７との間のキャパシタンスを小さくできる。キャパシタンスを小さくできるため、フィードスルーを低減できる。また、ソース電極５とゲート電極２との重なり部においてソース電極５に開口部を設けることにより、ゲート電極２とソース電極５との重なり面積を小さくでき、ゲート電極２とソース電極５との間のキャパシタンスを小さくできる。なぜなら、キャパシタンスは、重なり面積にほぼ比例するからである。さらに、ソース電極５とドレイン電極７の一方または両方を開口部を有する形状にすることにより、ソース電極５、ドレイン電極７と半導体層８との密着性が向上する。なお、ソース電極５とドレイン電極７は、くし型状でなくてもよい。
【００２８】
図２に示すように、本発明の実施の形態に係るＴＦＴアレイはソース電極５・ドレイン電極７・ゲート電極２に開口部を有する。ドレイン電極７とゲート電極２との重なり部においてドレイン電極７及びゲート電極２に開口部を設けることにより、ゲート電極２・ドレイン電極７の重なり面積を小さくすることができ、ゲート電極２・ドレイン電極７間のキャパシタンスを小さくできる。また、ソース電極５とゲート電極２との重なり部においてソース電極５及びゲート電極２に開口部を設けることにより、ゲート電極２・ソース電極５の重なり面積を小さくでき、ゲート電極２・ソース電極５間のキャパシタンスを小さくできる。なお、ソース電極５とドレイン電極７は、くし型状でもよい。
【００２９】
図３に示すように、本発明の実施の形態に係るＴＦＴアレイはソース電極５・ドレイン電極７と重なるゲート電極２に開口部を有する。ドレイン電極７とゲート電極２との重なり部においてゲート電極２に開口部を設けることにより、ゲート電極２とドレイン電極７との重なり面積を小さくすることができ、ゲート電極２とドレイン電極７との間のキャパシタンスを小さくできる。また、ソース電極５とゲート電極２との重なり部においてゲート電極２に開口部を設けることにより、ゲート電極２・ソース電極５の重なり面積を小さくでき、ゲート電極２・ソース電極５間のキャパシタンスを小さくできる。なお、ソース電極５とドレイン電極７は、くし型状でもよい。
【００３０】
図１及び図２に示すように、ソース電極５・ドレイン電極７の開口部の形状は、図４（ｃ）に示すように円に限定されるものではなく、たとえば図４（ａ）に示すように三角状、図４（ｂ）に示すように四角状に形成することができる。ドレイン電極７・ソース電極５の開口部の形状は、上記した形状に限定されるわけではなく、ゲート電極２とドレイン電極７、ゲート電極２とソース電極５との寄生容量が低減できるような形状であればよい。
【００３１】
図５に示すように、ソース電極５とドレイン電極７との一方または両方を開口部を有する形状にすることにより、電流パスが複数になるので、仮に開口部の一部で断線が起きた場合、断線が一部の開口部で停止するため、完全な断線になりにくいので影響を小さくできる。また、ＴＦＴの構造がボトムコンタクト型の場合、半導体層８がソース電極５・ドレイン電極７の開口部に食い込んだ凹凸型になるため、ソース電極５・ドレイン電極７と半導体層８との密着性が向上する。
【００３２】
本発明の実施の形態に係る薄膜トランジスタアレイはソース電極５やドレイン電極７に開口部を有しているが、それ以外の部分にも開口部を有することができる。即ち、ソース電極５、ドレイン電極７、ゲート電極２以外の、例えばソース配線６、画素電極１０、ゲート配線３、キャパシタ電極１２、キャパシタ配線１３等にも開口部を有してもよい。
【００３３】
また、ゲート電極２の開口部は、ソース電極５・ドレイン電極７との重なり部のみでなくチャネル部にあってもよい。その場合、ゲート電極２の開口部の分だけキャリアの誘起が少なくなるので開口部が無い場合よりもチャネル幅を大きくする必要がある。なお、ゲート電極２の開口部と半導体層８の位置関係がオン電流に影響しないようにするため、チャネル幅はゲート電極２の開口部のピッチ（チャネルに垂直方向）の整数倍にするのが望ましい。またチャネル長はゲート電極２の開口部のピッチ（チャネル方向）の整数倍にするのが望ましい。
【００３４】
本発明の実施の形態に係るＴＦＴアレイの半導体層８としては、有機半導体や酸化物半導体を用いることができる。半導体層８として有機半導体または酸化物半導体を用いることにより、ＴＦＴアレイを２００℃以下の低温で作製することができ、熱に弱いプラスチック基板の使用ができて、フレキシブルディスプレイを作製できる。
【００３５】
半導体層８として用いる有機半導体の材料としては、例えばポリチオフェン誘導体、ポリフェニレンビニレン誘導体、ポリチエニレンビニレン誘導体、ポリアリルアミン誘導体、ポリアセチレン誘導体、アセン誘導体、オリゴチオフェン誘導体等を用いることができる。有機半導体の形成方法は、溶液をスピンコート法、ダイコート法、フレキソ印刷法、インクジェット印刷法等を用いて塗布・焼成することにより２００℃以下の低温で成膜することができる。
【００３６】
半導体層８として用いる酸化物半導体の材料としては、ＩｎＧａＺｎＯ系、ＺｎＧａＯ系、ＩｎＺｎＯ系、ＩｎＯ系、ＧａＯ系、ＳｎＯ系、あるいはそれらの混合物等を用いることができる。酸化物半導体の形成方法は、スパッタリング法、真空蒸着法、レーザアブレーション法等を用いることにより２００℃以下の低温で成膜することができる。
【００３７】
本発明の実施の形態に係るＴＦＴアレイの基板１は、半導体層８を２００℃以下の低温で成膜できるためプラスチックを使用することができる。基板１の材料として、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルフォン（ＰＥＳ）、ポリイミド（ＰＩ）、ポリエーテルイミド（ＰＥＩ）、ポリスチレン（ＰＳ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ナイロン（Ｎｙ）等を用いることできる。
【００３８】
本発明の実施の形態に係るＴＦＴアレイのゲート電極２及びキャパシタ電極１２の材料としては、Ａｌ、Ｃｒ、Ａｕ、Ａｇ、Ｎｉ、Ｃｕ、Ｍｏ等の金属や、ＩＴＯ等の透明導電膜を用いることができる。ゲート電極２及びキャパシタ電極１２の形成方法としては、真空蒸着法やスパッタリング法等を用いて成膜し、成膜後にフォトリソグラフィとエッチングを用いて形成することができる。上記した形成方法以外の場合には、印刷法であるスクリーン印刷法、フレキソ印刷法、グラビア印刷法、オフセット印刷法、反転印刷法等を用いることができる。印刷法を用いる場合の材料は、Ａｇインク、Ｎｉインク、Ｃｕインク等を用いることができる。インクは、平均粒子径が５０ｎｍ以下の金属粒子と、水溶性溶媒と、水溶性樹脂とを含む導電性インクが望ましい。
【００３９】
本発明の実施の形態に係るＴＦＴアレイのゲート絶縁膜４の材料としては、例えばポリビニルフェノール、エポキシ、ポリイミド等の有機絶縁膜や、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３等の無機絶縁膜を用いることができる。ゲート絶縁膜３の形成方法としては、溶媒可溶性有機物の場合にはスピンコート法、ダイコート法、インクジェット法等を用いることができる。上記した形成方法以外の場合には、スパッタリング法、真空蒸着法、レーザアブレーション法等を用いることができる。例えばＴＦＴの構造がトップゲート型のようにゲート絶縁膜３にパターニングが必要な場合には、フォトリソグラフィとエッチング、リフトオフ等でパターニングするか、インクジェット法等の印刷法や感光性有機物をゲート絶縁膜４の材料とし露光・現像するなどして直接パターニングすることができる。
【００４０】
本発明の実施の形態に係るＴＦＴアレイの半導体層８は、ソース電極５・ドレイン電極７が近接している領域に形成され、ゲート絶縁膜４を挟んで、ゲート電極２と重なっている。ゲート電極２の電位によって、半導体層８とゲート絶縁膜４との界面の電荷を制御し、ドレイン電極７の電流を制御できる。
【００４１】
本発明の実施の形態に係るＴＦＴの構造は、ボトムゲート型でもよいし、トップゲート型でもよい。また、ボトムコンタクトでもよいし、トップコンタクトでもよい。図６（ａ）に示すように、ボトムゲート型・ボトムコンタクトでは、積層順序が、基板１、ゲート電極２、ゲート絶縁膜４、ソース電極５及びドレイン電極７、半導体層８となる。図６（ｂ）に示すように、ボトムゲート型・トップコンタクトでは、積層順序が、基板１、ゲート電極２、ゲート絶縁膜４、半導体層８、ソース電極５及びドレイン電極７となる。なお、さらに、ゲート電極２と同層にゲート配線３、ソース電極５・ドレイン電極７と同層にソース配線６、画素電極１０を有する。また、ゲート電極２と同層または別層に、キャパシタ電極１２及びキャパシタ配線１３を有してもよい。ボトムゲート型の場合、半導体層８上に封止層９を有してもよい。
【００４２】
図６（ｃ）に示すように、トップゲート型・ボトムコンタクトでは、積層順序が、基板１、ソース電極５及びドレイン電極７、半導体層８、ゲート絶縁膜４、ゲート電極２となる。図６（ｄ）に示すように、トップゲート型・トップコンタクトでは、積層順序が、基板１、半導体層８、ソース電極５及びドレイン電極７、ゲート絶縁膜４、ゲート電極２となる。なお、さらに、ゲート電極２と同層にゲート配線３を、ソース電極５・ドレイン電極７と同層にソース配線６、画素電極１０を有する。また、ゲート電極２と同層または別層にキャパシタ電極１２及びキャパシタ配線１３を有してもよい。トップゲート型の場合、層間絶縁膜１１、上部画素電極１４を有することが望ましい。
【００４３】
なお、半導体層８は全面形成でもＴＦＴを動作させることができるが、パターニングされているほうがオフ電流を小さくできて望ましい。半導体層８は、スピンコート法、ダイコート法、スパッタリング法、真空蒸着法、レーザアブレーション法等で全面成膜後にフォトリソグラフィ、あるいはそれに類する方法を用いてパターニングするか、成膜とパターニングを同時に行うことができる印刷法、マスク蒸着法等を用いるか、あらかじめレジストパターンを形成しておき、全面成膜後にレジストを除去するリフトオフ法を用いることができる。あるいは半導体層８に有機半導体を用いる場合、後述する封止層９を形成後、封止層９をマスクとして０２プラズマ、Ｎ２プラズマ、Ａｒプラズマによるエッチングを行うか、封止層９を溶解せず半導体層８を溶解する液体でリンスする等の方法によっても、パターニングすることができる。
【００４４】
本発明の実施の形態に係るＴＦＴアレイのソース電極５、ソース配線６、ドレイン電極７、画素電極１０としては、ゲート電極２等と同様の材料と同様の方法を用いることができるが、特に形成方法は反転印刷が最適である。
【００４５】
ソース電極５とドレイン電極７とを反転印刷法を用いて形成することにより、高精度の薄膜トランジスタを容易に製造することができる。
【００４６】
本発明の実施の形態に係るＴＦＴアレイの封止層９は半導体層８の特性変化を防止するために用いることができる。封止層９の材料としては、フッ素化樹脂が好適である。封止層７の形成方法としては、スクリーン印刷法が好適である。
【００４７】
本発明の実施の形態に係るＴＦＴアレイの層間絶縁膜１１の材料としては、ポリビニルフェノール（ＰＶＰ）、アクリル、エポキシ、ポリイミド等を用いることができる。層間絶縁膜１１の形成方法としては、スクリーン印刷法が好適であるが、感光性膜を形成後、露光・現像によって形成してもよい。
【００４８】
本発明の実施の形態に係るＴＦＴアレイの上部画素電極１４の材料としては、Ａｌ、Ｃｒ、Ａｕ、Ａｇ、Ｎｉ、Ｃｕ等の金属や、ＩＴＯ等の透明導電膜等を用いることができる。上部画素電極１４の形成方法としては、真空蒸着法、スパッタリング法等を用いて形成後に、フォトリソグラフィ、エッチングする等の方法も用いることができるが、Ａｇインク、Ｎｉインク、Ｃｕインク等をスクリーン印刷法を用いて形成するのが好適である。
【００４９】
本発明の実施の形態に係るＴＦＴアレイは、層間絶縁膜１１及び上部画素電極１４を有し、上部画素電極１４が画素電極１０に接続されていてもよい。特にトップゲート型では、層間絶縁膜１１及び上部画素電極１４を有することが望ましい。なお、上部画素電極１４を画素電極１０に接続するため、ボトムゲート型では層間絶縁膜１１に開口が必要あり、トップゲート型ではゲート絶縁膜３及び層間絶縁膜１１に開口が必要である。
【００５０】
図７（ａ）〜図８（ｄ）、図９（ａ）〜図１０（ｃ）及び図１１（ａ）〜図１２（ｃ）は本発明の実施の形態に係るＴＦＴアレイの製造方法であり、断面図及び平面図を示している。以下、図９（ａ）〜図１０（ｃ）及び図１１（ａ）〜図１２（ｃ）は、図７（ａ）〜図８（ｄ）と形状が異なるものの同一の方法であるために説明を省略する。
【００５１】
まず、図７（ａ）に示すように、基板１上にゲート電極２及びキャパシタ電極１０を形成する。次に、図７（ｂ）に示すように、全面にゲート絶縁膜３を形成する。次に、図７（ｃ）に示すように、ソース電極５、ソース配線６、ドレイン電極７、画素電極１０を形成する。次に、図８（ａ）に示すように、半導体層８を形成する。次に、図８（ｂ）に示すように、封止層９を形成する。次に、図８（ｃ）に示すように、層間絶縁膜１１を形成する。次に、図８（ｄ）に示すように、上部画素電極１４を形成する。
【００５２】
以上は、ボトムゲート型・ボトムコンタクトの場合の手順であるが、ボトムゲート型・トップコンタクト、トップゲート型・ボトムコンタクト、トップゲート型・トップコンタクトの場合には、層順を入れ替えればよい。
【００５３】
本発明の実施の形態に係るＴＦＴアレイは画像表示装置に用いることができる。画像表示装置としては、例えば電気泳動型ディスプレイ、液晶ディスプレイまたは有機エレクトロルミネッセンスディスプレイ等に用いることができる。
【実施例１】
【００５４】
実施例１として図１に示すＴＦＴアレイを、図７（ａ）〜図８（ｄ）の工程によって作製した。まず初めに、図７（ａ）に示すように、基板１であるＰＥＮ上に、真空蒸着法を用いてＡｌを５０ｎｍ成膜し、フォトリソグラフィ及びウェットエッチングによってゲート電極２、キャパシタ電極１２を形成した。
【００５５】
次に、図７（ｂ）に示すように、ゲート絶縁膜４としては、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ポリビニルフェノールを１μｍ形成した。
【００５６】
次に、図７（ｃ）に示すように、ソース電極５、ソース配線６、ドレイン電極７、画素電極１０として、Ａｇインクを反転印刷法を用いて印刷し、１８０℃で焼成することによって厚さ５０ｎｍのパターンに形成した。その時のソース電極５・ドレイン電極７の形状は、図１に示すように、ソース電極５・ドレイン電極７の幅が１０μｍ、ゲート電極２・ドレイン電極７の重なり長が１２０μｍ、ドレイン電極７の本数が４本、ソース電極５・ドレイン電極７の開口部が直径５μｍの円形で、ピッチが１０μｍ、チャネル長が５μｍ、チャネル幅が８００μｍである。
【００５７】
次に、図８（ａ）に示すように、ポリチオフェン溶液をフレキソ印刷法を用いて印刷し、１００℃で焼成することにより、半導体層８を形成した。
【００５８】
次に、図８（ｂ）に示すように、フッ素化樹脂であるサイトップをスクリーン印刷法を用いて印刷、焼成し封止層９を形成した。次に、図８（ｃ）に示すように、エポキシ樹脂をスクリーン印刷法を用いて印刷、焼成し層間絶縁膜１１を形成した。次に、図８（ｄ）に示すように、上部Ａｇペーストをスクリーン印刷法を用いて印刷、焼成し上部画素電極１４を形成した。
【００５９】
こうして作製した図１に示す薄膜トランジスタアレイと対向電極付き基板の間に電気泳動表示体を挟んだ構造の電気泳動ディスプレイを作製し、想定通りに動作することを確認した。
【００６０】
ここで、想定通りに動作するとは、電気泳動表示体の特性及びトランジスタの特性から計算される所定の書込み動作（所定のソース電圧、ゲート電圧、ゲートパルス幅、書込み周期、書込み回数）を行ったところ想定どおりの書込み回数で動作したという意味である。
【実施例２】
【００６１】
実施例２として図２に示すＴＦＴアレイを、図９（ａ）〜図１０（ｃ）の工程によって作製した。まず初めに、図９（ａ）に示すように、基板１であるＰＥＮ上に、真空蒸着法を用いてＡｌを５０ｎｍ成膜し、フォトリソグラフィ及びウェットエッチングによってゲート電極２、キャパシタ電極１２を形成した。ゲート電極２の開口部は直径４μｍの円形で、ピッチが１２μｍである。
【００６２】
次に、図９（ｂ）に示すように、ＳｉＮをターゲットとし、Ａｒ、Ｏ２、Ｎ２を流してＲＦスパッタリング法を用いることにより、ゲート絶縁膜４としてＳｉＯＮを５００ｎｍ形成した。
【００６３】
次に、図９（ｃ）に示すように、ＩｎＧａＺｎＯ４をターゲットとし、Ａｒ、Ｏ２を流してＲＦスパッタリング法を用いることにより、半導体層８としてＩｎＧａＺｎＯを５０ｎｍ成膜し、フォトリソグラフィ及び塩酸によるウェットエッチングによりパターニングした。
【００６４】
次に、図９（ｄ）に示すように、ソース電極５、ソース配線６、ドレイン電極７、画素電極１０として、あらかじめレジストパターンを形成しておき、Ａｌを蒸着後リフトオフによって厚さ５０ｎｍのパターンを形成した。その時のソース電極５、ドレイン電極７の幅が４８μｍ、ゲート電極２との重なり長が各々２４μｍ、ソース電極５・ドレイン電極７の開口部が６μｍ角の正方形で、ピッチが１２μｍ、チャネル長が２４μｍ、チャネル幅が８μｍである。
【００６５】
次に、図１０（ａ）に示すように、フッ素化樹脂であるサイトップをスクリーン印刷法を用いて印刷、焼成し封止層９を形成した。次に、図１０（ｂ）に示すように、エポキシ樹脂をスクリーン印刷法を用いて印刷、焼成し層間絶縁膜１１を形成した。次に、図１０（ｃ）に示すように、Ａｇペーストをスクリーン印刷法を用いて印刷、焼成し上部画素電極１４を形成した。
【００６６】
こうして作製した図２に示す薄膜トランジスタアレイと、対向電極付き基板の間に電気泳動表示体を挟んだ構造の電気泳動ディスプレイを作製し、想定通りの書込み回数で動作することを確認した。
【実施例３】
【００６７】
実施例３として図３に示すＴＦＴアレイを、図１１（ａ）〜図１２（ｃ）の工程によって作製した。まず初めに、図１１（ａ）に示すように、基板１であるＰＥＮ上に、真空蒸着法を用いてＡｌを５０ｎｍ成膜し、フォトリソグラフィ及びウェットエッチングによってゲート電極２、キャパシタ電極１２を形成した。ゲート電極２の開口部が直径４μｍの円形で、ピッチが１０μｍである。
【００６８】
次に、図１１（ｂ）に示すように、ＳｉＮをターゲットとし、Ａｒ、Ｏ２、Ｎ２を流してＲＦスパッタリング法を用いることにより、ゲート絶縁膜４としてＳｉＯＮを５００ｎｍ形成した。
【００６９】
次に、図１１（ｃ）に示すように、ＩｎＧａＺｎＯ４をターゲットとし、Ａｒ、Ｏ２を流してＲＦスパッタリング法を用いることにより、半導体層８としてＩｎＧａＺｎＯを５０ｎｍ成膜し、フォトリソグラフィ及び塩酸によるウェットエッチングによりパターニングした。
【００７０】
次に、図１１（ｄ）に示すように、ソース電極５、ソース配線６、ドレイン電極７、画素電極１０として、あらかじめレジストパターンを形成しておき、Ａｌを蒸着後リフトオフによって厚さ５０ｎｍのパターンを形成した。その時のソース電極５・ドレイン電極７の幅が４８μｍ、ゲート電極２との重なり長が２４μｍ、チャネル長が２４μｍ、チャネル幅が８μｍである。
【００７１】
次に、図１２（ａ）に示すように、フッ素化樹脂であるサイトップをスクリーン印刷法を用いて印刷、焼成し封止層９を形成した。次に、図１２（ｂ）に示すように、エポキシ樹脂をスクリーン印刷法を用いて印刷、焼成し層間絶縁膜１１を形成した。次に、図１２（ｃ）に示すように、Ａｇペーストをスクリーン印刷法を用いて印刷、焼成し上部画素電極１４を形成した。
【００７２】
こうして作製した図３に示す薄膜トランジスタアレイと対向電極付き基板の間に電気泳動表示体を挟んだ構造の電気泳動ディスプレイを作製し、想定の１．５倍の書込み回数で動作することを確認した。
【００７３】
［比較例１］
実施例１と同様に図１に示すＴＦＴアレイを作製したがソース電極５とドレイン電極７には開口部を設けなかった。比較例１のソース電極５とドレイン電極７に開口部を設けない場合、ドレイン電極７・ゲート電極２の重なり面積、ソース電極５・ゲート電極２の重なり面積は、実施例１の１．２５倍に増加した。そのため、各容量も１．２５倍になったと考えられる。実際に比較例１のＴＦＴアレイを電子ペーパーとして作製して、書込みを行ったところ、想定の１．５倍の書込回数を要した。実施例１ではドレイン電極７の開口部が直径５μｍであるので、比較例１では開口面積の１９．６２５μｍ２×４８個分だけドレイン電極７の面積に加えられてしまう。ゲート電極２とドレイン電極７の重なり面積が大きくなり寄生容量の増加とともにフィードスルーＶｐが増加した。
【００７４】
［比較例２］
実施例２及び実施例３で穴なしの場合、ドレイン電極７・ゲート電極２の重なり面積、ソース電極５・ゲート電極２の重なり面積は実施例２の１．２５倍、実施例３の１．６７倍に増加した。そのため各容量もその分増加したと思われる。実際に比較例２のＴＦＴアレイを電子ペーパーとして作製して書込みを行ったところ、想定の２倍の書込み回数を要した。
【図面の簡単な説明】
【００７５】
【図１】本発明の実施の形態に係る薄膜トランジスタアレイの１画素を示す平面図である。
【図２】本発明の実施の形態に係る薄膜トランジスタアレイの１画素を示す平面図である。
【図３】本発明の実施の形態に係る薄膜トランジスタアレイの１画素を示す平面図である。
【図４】本発明の実施の形態に係る薄膜トランジスタアレイの積層構造を示す断面図である。
【図５】本発明の実施の形態に係るソース電極・ドレイン電極の開口部のパターンを示す図である。
【図６】本発明の実施の形態に係るソース電極・ドレイン電極が断線を起こしたときを示す図である。
【図７】（ａ）〜（ｃ）は本発明の実施の形態に係る薄膜トランジスタの１画素の製造工程を示す断面図及び平面図である。
【図８】（ａ）〜（ｄ）は本発明の実施の形態に係る薄膜トランジスタの１画素の製造工程を示す断面図及び平面図である。
【図９】（ａ）〜（ｄ）は本発明の実施の形態に係る薄膜トランジスタの１画素の製造工程を示す断面図及び平面図である。
【図１０】（ａ）〜（ｃ）は本発明の実施の形態に係る薄膜トランジスタの１画素の製造工程を示す断面図及び平面図である。
【図１１】（ａ）〜（ｄ）は本発明の実施の形態に係る薄膜トランジスタの１画素の製造工程を示す断面図及び平面図である。
【図１２】（ａ）〜（ｃ）は本発明の実施の形態に係る薄膜トランジスタの１画素の製造工程を示す断面図及び平面図である。
【図１３】従来のクシ型電極を有する薄膜トランジスタアレイの１画素の構造を示す平面図である。
【図１４】従来の薄膜トランジスタアレイの１画素の構造を示す平面図である。
【図１５】駆動方法の一例（ｎチャネルの場合）の電圧波形である。
【符号の説明】
【００７６】
１…基板
２…ゲート電極
３…ゲート配線
４…ゲート絶縁膜
５…ソース電極
６…ソース配線
７…ドレイン電極
８…半導体層
９…封止層
１０…画素電極
１１…層間絶縁膜
１２…キャパシタ電極
１３…キャパシタ配線
１４…上部画素電極
５２…ゲート電極
５３…ゲート配線
５４…ソース電極
５５…ソース配線
５６…ドレイン電極
５７…半導体層
５８…画素電極
５９…キャパシタ電極
６０…キャパシタ配線
【図２】
2010003723.tif 000003
【図３】
2010003723.tif 000004
【図４】
2010003723.tif 000005
【図５】
2010003723.tif 000006
【図６】
2010003723.tif 000007
【図７】
2010003723.tif 000008
【図８】
2010003723.tif 000009
【図９】
2010003723.tif 000010
【図１０】
2010003723.tif 000011
【図１１】
2010003723.tif 000012
【図１２】
2010003723.tif 000013
【図１３】
2010003723.tif 000014
【図１４】
2010003723.tif 000015
【図１】
2010003723.tif 000016
【図１５】
2010003723.tif 000017