(57)【要約】【課題】例えば、液晶装置において、画素ピッチの微細化に対する要請に応じつつ、当該微細化によって得られるべき表示性能の向上を十分に享受可能な薄膜トランジスタを提供する。【解決手段】ドレイン領域（１ｄ）の夫々の幅（Ｗ１）は、幅方向に沿って、チャネル領域（１ｃ）の幅（Ｗ３）より細い。加えて、ドレイン領域（１ｄ）の夫々の厚み（Ｔ１）は、チャネル領域（１ｃ）の厚み（Ｔ３）より薄い。したがって、ＴＦＴ（３０）のドレイン領域（１ｄ）の側面及び上面からなる表面の面積は、比較例に係るＴＦＴのドレイン領域の表面の面積より小さい。よって、ＴＦＴ（３０）によれば、ゲート電極（３ａ２）で遮光されないドレイン領域（１ｄ）の夫々の表面積を低減することができ、ＴＦＴ（３０）の上側から３次元的に照射される光のうちドレイン領域（１ｄ）が受ける光量を低減することが可能であり、光リーク電流を低減することができる。【選択図】図７
2010098090.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成されたチャネル領域と、
前記チャネル領域を覆うように前記チャネル領域に重なるゲート電極と、
前記チャネル領域のチャネル長方向に沿って前記チャネル領域の両側の夫々に設けられたソース領域及びドレイン領域とを備え、
前記チャネル長方向に交差する幅方向に沿って、前記ソース領域及び前記ドレイン領域の少なくとも一方の領域の幅は、前記チャネル領域の幅より細く、且つ、前記一方の領域の厚みは前記チャネル領域の厚みより薄いこと
を特徴とする薄膜トランジスタ。
【請求項２】
前記一方の領域から見て前記チャネル長方向に沿って前記チャネル領域の反対側に形成され、且つ前記一方の領域に電気的に接続されており、前記基板上の他の導電部及び前記一方の領域を相互に電気的に接続するコンタクト部とを備え、
前記幅方向に沿って、前記コンタクト部の幅は、前記一方の領域の幅より太いこと
を特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
基板上に形成された半導体層上にゲート電極を形成する工程と、
前記半導体層のうち前記ゲート電極に重なる部分であるチャネル領域のチャネル長方向に交差する幅方向に沿って、前記半導体層のうちソース領域及びドレイン領域の少なくとも一方となる部分の幅が前記チャネル領域の幅より狭くなり、且つ前記一方となる部分の厚みが前記チャネル領域の厚みより薄くなるように、前記半導体層のうち前記重なる部分を除く他の部分を部分的に酸化させる工程と
を備えたことを特徴とする薄膜トランジスタの製造方法。
【請求項４】
基板上の表示領域に形成された画素電極と、
前記画素電極に電気的に接続されており、（ｉ）前記基板上に形成されたチャネル領域、（ｉｉ）前記チャネル領域を覆うように前記チャネル領域に重なるゲート電極、（ｉｉｉ）前記チャネル領域のチャネル長方向に沿って前記チャネル領域の両側の夫々に設けられたソース領域及びドレイン領域を有する薄膜トランジスタとを備え、
前記チャネル長方向に交差する幅方向に沿って、前記ソース領域及び前記ドレイン領域の少なくとも一方の領域の幅は、前記チャネル領域の幅より細く、且つ、前記一方の領域の厚みは前記チャネル領域の厚みより薄いこと
を特徴とする電気光学装置。
【請求項５】
請求項４に記載の電気光学装置を具備してなること
を特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、液晶装置等の電気光学装置における画素スイッチング用素子として用いられる薄膜トランジスタ、及びその製造方法、並びに、そのような薄膜トランジスタを有する電気光学装置、及びプロジェクタ等の電子機器の技術分野に関する。
【背景技術】
【０００２】
この種の薄膜トランジスタは、例えば、液晶装置の画素部において画素電極に対する画像信号の供給及び非供給を制御する画素スイッチング用素子として用いられる。特許文献１によれば、ソース領域及びドレイン領域の少なくとも一方の幅をチャネル領域の幅より狭くすることによって、当該一方に光が照射されることによって発生する光リーク電流を低減可能な技術が開示されている。
【０００３】
【特許文献１】特開平７−１４７４１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、高精細な画像を表示可能とすることを目的として、液晶装置等の電気光学装置における画素ピッチの微細化した場合、画素スイッチング用素子として各画素領域に形成される薄膜トランジスタのサイズも小型化する。このような薄膜トランジスタを形成する際に、例えば、フォトリソグラフィ等のパターニング技術を用いた場合、チャネル領域を除くソース領域及びドレイン領域の幅が当該チャネル領域の幅より狭くなるように精度良く半導体層をパターニングすることは、技術的に困難である。加えて、液晶装置等の電気光学装置の動作時において、バックライト等の光源から出射された光は、ソース領域及びドレイン領域に三次元的に照射されるため、チャネル領域より狭い幅を各々有するソース領域及びドレイン領域を形成しただけでは、ソース領域及びドレイン領域に発生する光リーク電流を十分に低減することが困難であり、画素ピッチを微細化したことによって可能となる表示性能の向上という利点を十分に享受することができないという問題点も生じる。
【０００５】
よって、本発明は上記問題点等に鑑みてなされたものであり、例えば、画素ピッチの微細化に対する要請に応じつつ、当該微細化によって得られるべき表示性能の向上を十分に享受可能な薄膜トランジスタ、及びその製造方法、並びに電気光学装置及び電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００６】
本発明に係る薄膜トランジスタは上記課題を解決するために、基板上に形成されたチャネル領域と、前記チャネル領域を覆うように前記チャネル領域に重なるゲート電極と、前記チャネル領域のチャネル長方向に沿って前記チャネル領域の両側の夫々に設けられたソース領域及びドレイン領域とを備え、前記チャネル長方向に交差する幅方向に沿って、前記ソース領域及び前記ドレイン領域の少なくとも一方の領域の幅は、前記チャネル領域の幅より細く、且つ、前記一方の領域の厚みは前記チャネル領域の厚みより薄い。
【０００７】
本発明に係る薄膜トランジスタによれば、チャネル領域は、ガラス基板、又は石英基板等の基板上に直接、或いは下地膜を介して形成されたシリコン膜等の半導体層に形成されている。このような半導体層は、例えば、エッチング処理によって所定の形状及びサイズに、言い換えれば、形成すべき薄膜トランジスタの形状、及びサイズを合わせて半導体膜をパターニングすることによって形成されている。
【０００８】
ゲート電極は、例えば、遮光性を有する金属膜であり、チャネル領域上にゲート絶縁膜を介して形成された導電膜である。したがって、ゲート電極によれば、その上からチャネル領域に向かって照射される光を遮光することが可能である。
【０００９】
ソース領域及びドレイン領域は、前記チャネル領域のチャネル長方向に沿って前記チャネル領域の両側の夫々に設けられている。このようなソース領域及びドレイン領域の夫々は、例えばＬＤＤ（Lightly Doped Drain）領域を含んで形成されていてもよい。
【００１０】
前記チャネル長方向に交差する幅方向に沿って、前記ソース領域及び前記ドレイン領域の少なくとも一方の領域の幅は、前記チャネル領域の幅より細く、且つ、前記一方の領域の厚みは前記チャネル領域の厚みより薄い。したがって、本発明に係る薄膜トランジスタによれば、ゲート電極で遮光されないソース領域及びドレイン領域の少なくとも一方の領域について、当該薄膜トランジスタの上側から３次元的に照射される光が当該一方の領域に到達する面積を低減可能になり、当該一方の領域で発生し得る光リーク電流を低減できる。したがって、例えば、本発明に係る薄膜トランジスタが液晶装置等の電気光学装置における画素スイッチング素子として用いられる場合には、当該電気光学装置の動作時において発生する可能性がある光リーク電流を低減でき、クロストーク等の表示不良が発生することを抑制できる。
【００１１】
加えて、本発明に係る薄膜トランジスタによれば、チャネル領域の幅及び厚みが、ソース領域及びドレイン領域の少なくとも一方の領域の幅及び厚みより大きいため、薄膜トランジスタの動作時におけるＯＮ電流が減少することを極力抑えることができる。したがって、本発明に係る薄膜トランジスタによれば、素子特性を低下させることなく、光リーク電流を低減することが可能である。
【００１２】
本発明に係る薄膜トランジスタの一の態様では、前記一方の領域から見て前記チャネル長方向に沿って前記チャネル領域の反対側に形成され、且つ前記一方の領域に電気的に接続されており、前記基板上の他の導電部及び前記一方の領域を相互に電気的に接続するコンタクト部とを備え、前記幅方向に沿って、前記コンタクト部の幅は、前記一方の領域の幅より太くてもよい。
【００１３】
この態様によれば、コンタクト部は、例えば、チャネル領域、ソース領域及びドレイン領域と共に、基板上に形成された半導体層の一部を構成している。この態様によれば、一方の領域に直接他の導電部を電気的に接続する場合に比べて、薄膜トランジスタ及び他の導電部間の接続抵抗を低減可能である。したがって、薄膜トランジスタの動作時における消費電力の低減できると共に、薄膜トランジスタの動作速度が低下することを抑制可能である。
【００１４】
本発明に係る薄膜トランジスタの製造方法は上記課題を解決するために、基板上に形成された半導体層上にゲート電極を形成する工程と、前記半導体層のうち前記ゲート電極に重なる部分であるチャネル領域のチャネル長方向に交差する幅方向に沿って、前記半導体層のうちソース領域及びドレイン領域の少なくとも一方となる部分の幅が前記チャネル領域の幅より狭くなり、且つ前記一方となる部分の厚みが前記チャネル領域の厚みより薄くなるように、前記半導体層のうち前記重なる部分を除く他の部分を部分的に酸化させる工程とを備える。
【００１５】
本発明に係る薄膜トランジスタの製造方法によれば、ガラス基板又は石英基板等の基板上にシリコン層等の半導体層を形成した後、ゲート絶縁膜を形成し、その上に金属膜等の導電膜からなるゲート電極を形成する。
【００１６】
次に、前記半導体層のうち前記ゲート電極に重なる部分であるチャネル領域のチャネル長方向に交差する幅方向に沿って、前記半導体層のうちソース領域及びドレイン領域の少なくとも一方となる部分の幅が前記チャネル領域の幅より狭くなり、且つ前記一方となる部分の厚みが前記チャネル領域の厚みより薄くなるように、半導体層を酸化雰囲気に曝すことによって、前記半導体層のうち前記重なる部分を除く他の部分を部分的に酸化させる。ここで、他の部分を酸化させる際には、他の部分の全部が酸化されないように、より具体的には、他の部分のうちチャネル領域に接する一方の端部から他の部分の他方の端部に至る導電部分が確保されるように、酸化雰囲気等の酸素濃度及び温度等の酸化条件が設定される。尚、半導体層の一部であるチャネル領域は、ゲート電極の存在によって酸化雰囲気に曝されないため、酸化されない。
【００１７】
また、前記半導体層のうちソース領域及びドレイン領域の少なくとも一方となる部分の幅が前記チャネル領域の幅より狭くなり、且つ前記一方となる部分の厚みが前記チャネル領域の厚みより薄くなるように、他の部分を酸化することによって、ゲート電極で遮光されないソース領域及びドレイン領域の少なくとも一方の領域について、当該薄膜トランジスタの上側から３次元的に照射される光が当該一方の領域に到達する面積を低減可能になり、当該一方の領域で発生し得る光リーク電流を低減可能な薄膜トランジスタを形成可能である。したがって、例えば、本発明に係る薄膜トランジスタの製造方法によれば、薄膜トランジスタが、例えば、液晶装置等の電気光学装置における画素スイッチング素子として用いられる場合に、当該電気光学装置の動作時において発生する可能性がある光リーク電流を低減でき、クロストーク等の表示不良が発生することを抑制できる。
【００１８】
加えて、本発明に係る薄膜トランジスタの製造方法によれば、チャネル領域の幅及び厚みが、ソース領域及びドレイン領域の少なくとも一方の領域の幅及び厚みより大きいため、薄膜トランジスタの動作時におけるＯＮ電流が減少することを極力抑えることができる。したがって、本発明に係る薄膜トランジスタによれば、素子特性を低下させることなく、光リーク電流を低減することが可能である。
【００１９】
加えて、本発明に係る薄膜トランジスタの製造方法によれば、例えば、液晶装置等の電気光学装置における画素スイッチング用素子として当該薄膜トランジスタを基板上に形成する場合において、画素ピッチを微細化した場合でも、当該一方の領域の幅及び厚みを小さく形成できる、したがって、本発明に係る薄膜トランジスタの製造方法によれば、画素ピッチの微細化に伴いフォトリソグラフィ技術を用いて幅及び厚みの小さい一方の領域を形成できない場合であっても、光リーク電流を低減可能な薄膜トランジスタを製造可能である。
【００２０】
本発明に係る電気光学装置は上記課題を解決するために、基板上の表示領域に形成された画素電極と、前記画素電極に電気的に接続されており、（ｉ）前記基板上に形成されたチャネル領域、（ｉｉ）前記チャネル領域を覆うように前記チャネル領域に重なるゲート電極、（ｉｉｉ）前記チャネル領域のチャネル長方向に沿って前記チャネル領域の両側の夫々に設けられたソース領域及びドレイン領域を有する薄膜トランジスタとを備え、前記チャネル長方向に交差する幅方向に沿って、前記ソース領域及び前記ドレイン領域の少なくとも一方の領域の幅は、前記チャネル領域の幅より細く、且つ、前記一方の領域の厚みは前記チャネル領域の厚みより薄い。
【００２１】
本発明に係る電気光学装置によれば、上述の薄膜トランジスタと同様に、例えば、画素スイッチング素子として用いられる薄膜トランジスタにおいて、当該電気光学装置の動作時に発生する可能性がある光リーク電流を低減でき、液晶装置等の電気光学装置の動作時に発生する可能性があるクロストーク等の表示不良を低減可能である。加えて、本発明に係る電気光学装置によれば、画素スイッチング用素子として用いられる薄膜トランジスタのチャネル領域の幅及び厚みが、ソース領域及びドレイン領域の少なくとも一方の領域の幅及び厚みより大きいため、薄膜トランジスタの動作時におけるＯＮ電流が減少することを極力抑えることができる。したがって、本発明に係る薄膜トランジスタによれば、素子特性を低下させることなく、光リーク電流を低減することが可能であり、電気光学装置の表示性能を高めることが可能である。
【００２２】
本発明に係る電子機器は上記課題を解決するために、上述した本発明の電気光学装置を備えている。
【００２３】
本発明に係る電子機器によれば、上述した本発明に係る電気光学装置を具備してなるので、高品位の表示が可能な、投射型表示装置、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明に係る電子機器として、例えば電子ペーパなどの電気泳動装置等も実現することが可能である。
【００２４】
本発明のこのような作用及び他の利得は次に説明する実施形態から明らかにされる。
【発明を実施するための最良の形態】
【００２５】
以下、図面を参照しながら、本発明に係る薄膜トランジスタ、その製造方法、並びに、電気光学装置及び電子機器の各実施形態を説明する。以下では、本発明に係る電気光学装置の一実施形態として、液晶装置を挙げる。また、本発明に係る薄膜トランジスタの一実施形態として挙げるＴＦＴ（Thin Film Transistor）は、当該液晶装置の画素スイッチング用素子として液晶装置に設けられている。
【００２６】
＜１：液晶装置＞
＜１−１：液晶装置の全体構成＞
先ず、図１及び図２を参照しながら、本実施形態に係る液晶装置１の全体構成を説明する。図１は、ＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た液晶装置１の平面図であり、図２は、図１のＩＩ−ＩＩ´断面図である。
【００２７】
図１及び図２において、液晶装置１では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、複数の画素部が設けられる表示領域たる画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００２８】
シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。
【００２９】
シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。尚、画像表示領域１０ａの周辺に位置する周辺領域が存在する。言い換えれば、本実施形態においては特に、ＴＦＴアレイ基板１０の中心から見て、この額縁遮光膜５３より以遠が周辺領域として規定されている。
【００３０】
周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。走査線駆動回路１０４は、この一辺に隣接する２辺に沿い、且つ、額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間をつなぐため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ、額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。
【００３１】
対向基板２０の４つのコーナー部には、両基板間の上下導通端子として機能する上下導通材１０６が配置されている。他方、ＴＦＴアレイ基板１０にはこれらのコーナー部に対向する領域において上下導通端子が設けられている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。
【００３２】
図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が形成された後の画素電極９ａ上に、配向膜が形成されている。他方、対向基板２０上には、対向電極２１の他、格子状又はストライプ状の遮光膜２３、更には最上層部分に配向膜が形成されている。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
【００３３】
尚、図１及び図２に示したＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等の駆動回路に加えて、画像信号線上の画像信号をサンプリングしてデータ線に供給するサンプリング回路、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【００３４】
＜１−２：画素部における構成＞
次に、図３乃至図５を参照しながら、液晶装置１の画素部の構成を詳細に説明する。図３は、液晶装置１の画像表示領域１０ａを構成するマトリクス状に形成された複数の画素部における各種素子、配線等の等価回路である。図４は、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素部の平面図である。図５は、図４のＶ−Ｖ´断面図である。尚、図５では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。
【００３５】
図３において、液晶装置１の画像表示領域１０ａを構成するマトリクス状に配列された複数の画素領域の夫々には、画素電極９ａ及び、本発明の「薄膜トランジスタ」の一例であるＴＦＴ３０が形成されている。ＴＦＴ３０は、画素電極９ａに電気的に接続されており、液晶装置１の動作時にＩＴＯ等の透明導電膜で構成された画素電極９ａをスイッチング制御する。画像信号が供給されるデータ線６ａは、ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、・・・、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。
【００３６】
ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、液晶装置１は、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、・・・、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、・・・、Ｓｎが所定のタイミングで書き込まれる。画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、・・・、Ｓｎは、対向基板に形成された対向電極との間で一定期間保持される。
【００３７】
液晶層５０に含まれる液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置１からは画像信号に応じたコントラストをもつ光が出射される。蓄積容量７０は、画像信号がリークすることを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に付加されている。
【００３８】
次に、図４乃至図５を参照して、画素部の具体的な構成を説明する。図４において、液晶装置１のＴＦＴアレイ基板１０上には、Ｘ方向及びＹ方向に対してマトリクス状に複数の透明な画素電極９ａ（点線部９ａ´により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ及び走査線３ａが設けられている。ＴＦＴアレイ基板１０上の画像表示領域１０ａのうち縦横に延びるデータ線６ａ及び走査線３ａ等の不透明な配線、並びに、図１及び図２で図示した遮光膜が形成された領域は、画像表示領域１０ａのうち実質的に光が透過しない非開口領域７２ｂ（図５参照。）である。また、画素領域のうち画像表示に寄与する光が透過可能な領域が開口領域７２ａである（図５参照。）。画素スイッチング用のＴＦＴ３０は、走査線３ａ及びデータ線６ａが相互に交差する領域の夫々に設けられている。
【００３９】
走査線３ａのうち、半導体層１ａの一部であり、且つ図４中右上がりの斜線領域で示したチャネル領域１ｃに対向するように重なる部分が、ＴＦＴ３０のゲート電極３ａ２である。ゲート電極３ａ２は、ゲート絶縁膜２上に形成された金属膜等の導電膜をパターニングすることによって形成されている。
【００４０】
データ線６ａは、その上面が平坦化された第２層間絶縁膜４２を下地として形成された下地膜４２ａａ上に形成されており、コンタクトホール８１を介してＴＦＴ３０のソース領域１ｓに電気的に接続されている。データ線６ａは、ＴＦＴ３０を遮光する機能を有している。データ線６ａ及びコンタクトホール８１内部は、例えば、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｃｕ等のＡｌ（アルミニウム）含有材料、又はＡｌ単体、若しくはＡｌ層とＴｉＮ層等との多層膜からなる。
【００４１】
蓄積容量７０は、ドレイン領域１ｄ及び画素電極９ａに接続された画素電位側容量電極としての下部容量電極７１と、固定電位側容量電極としての上部容量電極３００の一部とが、誘電体膜７５を介して対向配置されることにより形成されている。下部容量電極７１は、第１層間絶縁膜４１上に形成されている。
【００４２】
図４及び図５に示すように、上部容量電極３００は、例えば金属又は合金を含む上側遮光膜（内蔵遮光膜）としてＴＦＴ３０の上側に設けられている。上部容量電極３００は、固定電位側容量電極としても機能する。上部容量電極３００は、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）、Ｐｄ（パラジウム）、Ａｌ（アルミニウム等の金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。上部容量電極３００は、例えば導電性のポリシリコン膜等からなる第１膜と高融点金属を含む金属シリサイド膜等からなる第２膜とが積層された多層構造としてもよい。
【００４３】
下部容量電極７１は、例えば導電性のポリシリコン膜や、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｄ、Ａｌ等の金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなり画素電位側容量電極として機能する。下部容量電極７１は、画素電極９ａとＴＦＴ３０のドレイン領域１ｄとを電気的に中継する画素電位側容量電極としての機能の他、ＴＦＴ３０を遮光する上側遮光膜としての機能も有する。下部容量電極７１も、上部容量電極３００と同様に、金属又は合金を含む単一層膜若しくは多層膜から構成されていてもよい。
【００４４】
容量電極としての下部容量電極７１と上部容量電極３００との間に配置される誘電体膜７５は、例えばＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン膜、或いは窒化シリコン膜等から構成される。上部容量電極３００は、画素電極９ａが配置された画像表示領域１０ａからその周囲に延設され、定電位源と電気的に接続されて、固定電位とされる。
【００４５】
ＴＦＴ３０の下側に下地絶縁膜１２を介して格子状に設けられた下側遮光膜１１ａは、ＴＦＴアレイ基板１０側から装置内に入射する戻り光からＴＦＴ３０のチャネル領域１ｃ及びその周辺を遮光する。下側遮光膜１１ａは、上部容量電極３００と同様に、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｄ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。
【００４６】
下地絶縁層１２は、下側遮光膜１１ａからＴＦＴ３０を層間絶縁する機能の他、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３０の特性の劣化を防止する機能を有する。
【００４７】
図４及び図５に示すように、液晶装置１は、透明なＴＦＴアレイ基板１０と、これに対向配置される透明な対向基板２０とを備えている。
【００４８】
ＴＦＴアレイ基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。例えば、画素電極９ａはＩＴＯ（Indium Tin Oxide）膜などの透明導電性膜からなり、配向膜１６は、ポリイミド膜などの有機膜からなる。
【００４９】
対向基板２０には、その全面に渡って対向電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は例えば、ＩＴＯ膜などの透明導電性膜からなる。配向膜２２は、ポリイミド膜などの有機膜からなる。
【００５０】
対向基板２０には、格子状又はストライプ状の遮光膜を設けるようにしてもよい。このような構成を採ることで、上部容量電極３００として設けられた上側遮光膜と併せ、ＴＦＴアレイ基板１０側からの入射光のチャネル領域１ｃないしその周辺への侵入を阻止するのをより確実に阻止することができる。
【００５１】
このように構成され、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。
【００５２】
図５において、画素スイッチング用ＴＦＴ３０は、ゲート電極３ａ２と、走査線３ａからの電界によりチャネルが形成される半導体層１ａ中のチャネル領域１ｃと、走査線３ａ及び半導体層１ａを相互に電気的に絶縁するゲート絶縁膜を含む絶縁膜２と、ソース領域１ｓ及びドレイン領域１ｄと、コンタクト部１ｆ及び１ｇを備えて構成されている。尚、ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を有していてもよい。ＬＤＤ構造を有するＴＦ３０によれば、ＴＦＴ３０トランジスタの高速動作が可能となり、液晶装置１の表示性能を高めることが可能である。
【００５３】
下側遮光膜１１ａ上には、ソース領域１ｓへ通じるコンタクトホール８１及びドレイン領域１ｄへ通じるコンタクトホール８３が各々開孔された第１層間絶縁膜４１が形成されている。コンタクトホール８３によれば、画素電極９ａへの画像信号の供給を確実に行うことが可能であり、ＴＦＴ３０による画素部のスイッチング制御により、画像信号に応じた高品位の画像を表示可能である。
【００５４】
第１層間絶縁膜４１上には下部容量電極７１及び上部容量電極３００が形成されており、これらの上には、コンタクトホール８１及び８５が各々開孔された第２層間絶縁膜４２が形成されている。
【００５５】
本実施形態における第２層間絶縁膜４２は、例えばＢＰＳＧ膜からなり、加熱による流動化状態を経ることによって上面が平坦化されている。即ち、その成膜時の上面には、下層側の蓄積容量７０やＴＦＴ３０、走査線３ａ、更には下地遮光膜１１ａの存在によって段差が生じているが、一旦流動化されることで、上面は段差による凹凸が均された状態となっている。
【００５６】
尚、第２層間絶縁膜４２に対しては、感光性のアクリル樹脂などを用いて、段差を軽減する手法を用いることが可能である。更に、データ線６ａの上から第２層間絶縁膜４２の全面を覆うように、コンタクトホール８５が形成された第３層間絶縁膜４３が、例えばＢＰＳＧ膜により形成されている。画素電極９ａ及び配向膜１６は、第３層間絶縁膜４３の上面に設けられている。
【００５７】
＜１−３：ＴＦＴの構成＞
次に、図６乃至図８を参照しながら、ＴＦＴ３０の詳細な構成を説明する。図６は、ＴＦＴ３０の平面図であり、図７は、図６のＶＩＩ−ＶＩＩ´断面図である。図８は、本実施形態に係るＴＦＴ３０と、比較例に係るＴＦＴとの構成を比較した断面図である。
【００５８】
図６及び図７において、ＴＦＴ３０は、チャネル領域１ｃ、ゲート電極３ａ２、ソース領域１ｓ及びドレイン領域１ｄを備えている。
【００５９】
チャネル領域１ｃは、ＴＦＴアレイ基板１０上の下地絶縁膜１２上に形成された半導体層１ａの一部を構成している。半導体層１ａは、例えば、エッチング処理によって所定の形状及びサイズに、言い換えれば、形成すべきＴＦＴ３０の形状、及びサイズを合わせてシリコン膜等の半導体膜をパターニングすることによって画素領域毎に形成されている。
【００６０】
ゲート電極３ａ２は、チャネル領域１ｃを覆うようにチャネル領域１ｃに重なっている。ゲート電極３ａ２は、例えば、遮光性を有する金属膜であり、チャネル領域１ｃ上にゲート絶縁膜２を介して形成された導電膜である。したがって、ゲート電極３ａ２によれば、その上からチャネル領域１ｃに向かって照射される光を遮光することが可能である。
【００６１】
ソース領域１ｓ及びドレイン領域１ｄは、チャネル領域１ｃのチャネル長方向である図中Ｙ方向に沿ってチャネル領域１ｃの両側の夫々に設けられている。より具体的には、ソース領域１ｓ及びドレイン領域１は、半導体層１ａのうちＹ方向に沿ってチャネル領域１ｃの両側の夫々に形成された部分である。
【００６２】
ソース領域１ｓ及びドレイン領域１ｄの夫々の幅Ｗ１は、Ｙ方向に交差する図中Ｘ方向である幅方向に沿って、チャネル領域１ｃの幅Ｗ３より細い。加えて、ソース領域１ｓ及びドレイン領域１ｄの夫々の厚みＴ１は、チャネル領域１ｃの厚みＴ３より薄い。
【００６３】
ここで、図８を参照しながら、ソース領域１ｓ及びドレイン領域１ｄの夫々の幅Ｗ１及び厚みＴ１が、チャネル領域１ｃの幅Ｗ３及び厚みＴ３より小さいことによって奏される効果を詳細に説明する。
【００６４】
図８（ｂ）に示すように、比較例に係るＴＦＴは、ドレイン領域１ｄ−１の幅Ｗ３及び厚みＴ３は、チャネル領域１ｃの幅Ｗ３及び厚みＴ３に等しい。図８（ａ）に示すように、ＴＦＴ３０が有するドレイン領域１ｄの幅Ｗ１及び厚みＴ１は、チャネル領域１ｃの幅Ｗ３及び厚みＴ３より小さい。したがって、図８（ａ）及び（ｂ）に示すように、ＴＦＴ３０のドレイン領域１ｄの側面及び上面からなる表面３０ｓの面積は、比較例に係るＴＦＴのドレイン領域１ｄ−１の表面３０ｓ−１の面積より小さい。また、ＴＦＴ３０のソース領域１ｓについても、ドレイン領域１ｄと同様である。
【００６５】
したがって、ＴＦＴ３０によれば、ゲート電極３ａ２で遮光されないソース領域１ｓ及びドレイン領域１ｄの夫々の表面積を低減することができ、ＴＦＴ３０の上側から３次元的に照射される光のうちソース領域１ｓ及びドレイン領域１ｄの夫々が受ける光量を低減することが可能である。よって、ＴＦＴ３０によれば、液晶装置１の動作時において発生する可能性がある光リーク電流を低減でき、クロストーク等の表示不良が発生することを抑制できる。
【００６６】
加えて、ＴＦＴ３０によれば、チャネル領域１ｃの幅Ｗ３及び厚みＴ３が、ソース領域１ｓ及びドレイン領域１ｄの夫々の領域の幅Ｗ１及び厚みＴ１より大きいため、ＴＴＦ３０の動作時における当該ＴＦＴのＯＮ電流が減少することを極力抑えることができる。したがって、ＴＦＴ３０によれば、ＴＦＴの素子特性を低下させることなく、光リーク電流を低減することが可能である。
【００６７】
尚、ＴＦＴ３０では、ソース領域１ｓ及びドレイン領域１ｄの少なくとも一方の領域の幅及び厚みがチャネル領域１ｃの幅及び厚みより小さければ、素子特性を維持しつつ、光リーク電流を低減することができる。また、ソース領域１ｓ及びドレイン領域１ｄの一方の領域の幅及び厚みをチャネル領域１ｃの幅及び厚みより小さくする場合、ドレイン領域１ｄの幅及び厚みをチャネル領域１ｃの幅及び厚みより小さくするほうが、ソース領域１ｓの幅及び厚みを小さくする場合に比べて、光リーク電流を低減する効果が大きい。
【００６８】
再び、図６及び図７において、ＴＦＴ３０は、ソース領域１ｓ及びドレイン領域１ｄの夫々に電気的に接続されたコンタクト部１ｆ及び１ｇを有している。コンタクト部１ｆ及び１ｇの夫々は、コンタクトホール８１及び８３の夫々に電気的に接続されている。コンタクト部１ｆ及び１ｇの幅Ｗ２は、ソース領域１ｓ及びドレイン領域１ｄの夫々の幅Ｗ１より太い。このようなコンタクト部１ｆ及び１ｇは、半導体層１ａの一部を構成している。
【００６９】
したがって、ＴＦＴ３０によれば、ソース領域１ｓ及びドレイン領域１ｄの夫々の幅に等しいコンタクト部にコンタクトホール８１及び８３を電気的に接続する場合に比べて、ＴＦＴ３０と、コンタクトホール８１及び８３との間の接続抵抗を低減可能である。したがって、ＴＦＴ３０の動作時における消費電力の低減できると共に、ＴＦＴ３０の動作速度が低下することを抑制可能である。
【００７０】
尚、後述するように、半導体層１ａは、下地絶縁膜１２上に形成された半導体層１ａａのうちゲート電極３ａ２が重なる部分を除く他の部分を部分的に酸化させることによって形成されている。したがって、半導体層１ａａのうち酸化処理によって酸化された酸化膜１ａ−１は絶縁膜となり、半導体層１ａａのうち酸化膜１ａ−１の内側の部分が半導体層１ａとして残る。また、ＴＦＴ３０は、ソース領域１ｓ及びドレイン領域１ｄの夫々にＬＤＤ（Lightly Doped Drain）領域が形成されたＬＤＤ構造を有していてもよい。
【００７１】
＜２：ＴＦＴの製造方法＞
次に、図９及び図１０を参照しながら、ＴＦＴ３０の製造方法の主要な工程を説明する。図９は、本実施形態に係るＴＦＴの製造方法の主要な工程を順に示した工程平面図であり、図１０は、図９に対応する工程断面図である。尚、本実施形態に係るＴＦＴの製造方法は、液晶装置１を製造する製造方法の一部の工程を構成している。
【００７２】
図９（ａ）及び図１０（ａ）に示すように、ＴＦＴアレイ基板１０上の下地絶縁膜１２を下地として形成された半導体層１ａａ上にゲート絶縁膜２を介してゲート電極３ａ２を形成する。
【００７３】
次に、図９（ｂ）及び図１０（ｂ）に示すように、半導体層１ａａのうちゲート電極３ａ２に重なる部分であるチャネル領域１ｃのチャネル長方向、即ち図中ｙ方向に交差する幅方向であるＸ方向に沿って、最終的に半導体層１ａとなる部分を含む半導体層１ａａのうちソース領域１ｓ及びドレイン領域１ｄとなる部分の幅Ｗ１がチャネル領域１ｃの幅Ｗ３より狭くなり、且つソース領域１ｓ及びドレイン領域１ｄの厚みＴ１がチャネル領域１ｃの厚みＴ３より薄くなるように、半導体層１ａａのうちゲート電極３ａ２に重なる部分を除く他の部分を部分的に酸化させる。より具体的には、半導体層１ａが確保されるように、酸化雰囲気等の酸素濃度及び温度等の酸化条件を設定し、半導体層１ａａを部分的に酸化させる。尚、半導体層１ａａの一部であるチャネル領域１ｃは、ゲート電極３ａ２の存在によって酸化雰囲気に曝されないため、酸化されない。半導体層１ａａのうちＹ方向に沿ってチャネル領域１ｃの両側に延びる部分がその周囲から酸化されることによって、酸化膜１ａ−１が形成される。半導体層１ａａのうち酸化膜１ａ−１の内側で酸化されていない部分が半導体層１ａとして残る。その後、半導体層１ａのうちソース領域１ｓ及びドレイン領域１ｄの夫々になるべき部分に不純物をドープすることによって、ソース領域１ｓ及びドレイン領域１ｄが形成され、ＴＦＴ３０が形成される。そして、ＴＦＴ３０上に液晶装置１の一部を構成する各種絶縁膜を形成し、コンタクト部１ｆ及び１ｇにコンタクトホール８１及び８３を電気的に接続し、その上に液晶装置１の所定の構成要素を順次形成することによって、ＴＦＴアレイ基板１０上の画素領域毎に形成されたＴＦＴ３０を備えた液晶装置１が製造される。
【００７４】
したがって、本実施形態に係るＴＦＴの製造方法によれば、液晶装置における画素スイッチング用素子としてＴＦＴ３０をＴＦＴアレイ基板１０上に形成する場合において、画素ピッチを微細化した場合でも、ソース領域１ｓ及びドレイン領域１ｄの幅Ｗ１及び厚みＴ１をチャネル領域１ｃの幅Ｗ３及び厚みＴ３より小さく形成できる、したがって、本発明に係るＴＦＴの製造方法によれば、画素ピッチの微細化に伴いフォトリソグラフィ技術を用いて幅及び厚みの小さいソース領域及びドレイン領域を形成できない場合であっても、光リーク電流を低減可能なＴＦＴを製造可能である。
【００７５】
＜電子機器＞
次に、図１２を参照しながら上述した液晶装置を電子機器の一例であるプロジェクタに適用した場合について説明する。図１２は、本実施形態に係るプロジェクタの構成を示した平面図である。
【００７６】
図１２において、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。ランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブ１１１０Ｒ、１１１０Ｂ及び１１１０Ｇに入射される。これら３つのライトバルブ１１１０Ｒ、１１１０Ｂおよび１１１０Ｇは夫々液晶装置１を含む液晶モジュールを用いて構成されている。
【００７７】
ライトバルブ１１１０Ｒ、１１１０Ｂおよび１１１０Ｇにおいて液晶装置１は、画像信号供給回路３００から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。これらの液晶装置１によって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【００７８】
ここで、各ライトバルブ１１１０Ｒ、１１１０Ｂおよび１１１０Ｇによる表示像について着目すると、ライトバルブ１１１０Ｇによる表示像は、ライトバルブ１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【００７９】
尚、ライトバルブ１１１０Ｒ、１１１０Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【００８０】
このようにプロジェクタ１１００によれば、上述の液晶装置１を含んで構成されているため、ＴＦＴ３０における光リーク電流の発生を一因として生じ得る表示性能の低下を抑制でき、高品位の画像を表示できる。
【図面の簡単な説明】
【００８１】
【図１】本実施形態に係る液晶装置の全体構成を示す平面図である。
【図２】図１のＩＩ−ＩＩ´断面図である。
【図３】本実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素部における各種素子、配線等の等価回路である。
【図４】本実施形態に係る液晶装置の画素部の平面図である。
【図５】図４のＶ−Ｖ´断面図である。
【図６】本実施形態に係る薄膜トランジスタの構成を示した平面図である。
【図７】図６のＶＩＩ−ＶＩＩ´断面図である。
【図８】本実施形態に係る薄膜トランジスタ及び比較例に係る薄膜トランジスタを比較した断面図である。
【図９】本実施形態に係る薄膜トランジスタの製造方法の主要な工程を順に示した工程平面図である。
【図１０】図９に対応する工程断面図である。
【図１１】本発明に係る電子機器の一実施形態であるプロジェクタの平面図である。
【符号の説明】
【００８２】
１・・・液晶装置、１ｃ・・・チャネル領域、１ｓ・・・ソース領域、１ｄ・・・ドレイン領域、１ｆ，１ｇ・・・コンタクト部、３ａ２・・・ゲート電極、１０・・・ＴＦＴアレイ基板、２０・・・対向基板、３０・・・ＴＦＴ
【図１】
2010098090.tif 000003
【図２】
2010098090.tif 000004
【図３】
2010098090.tif 000005
【図４】
2010098090.tif 000006
【図５】
2010098090.tif 000007
【図６】
2010098090.tif 000008
【図７】
2010098090.tif 000009
【図８】
2010098090.tif 000010
【図９】
2010098090.tif 000011
【図１０】
2010098090.tif 000012
【図１１】
2010098090.tif 000013