(57)【要約】【課題】巨大磁気抵抗材料薄膜を製造する際に、生産性よく良質な結晶性を有する巨大磁気抵抗材料薄膜を成膜することを可能にする。【解決手段】対向ターゲットを用いたスパタッリングによって下地電極上の結晶方位に倣ってエピタキシャル成長した巨大磁気抵抗材料薄膜を成膜する際に、少なくとも２段階のスパッタリング工程を用い、第１段階のスパッタリング工程で成膜速度を相対的に遅くし、その後の段階のスパッタリング工程で成膜速度を相対的に速くして薄膜を形成する。第１の段階で良質なエピタキシャル薄膜を成膜でき、の後の段階で、成膜速度を大きくして生産性を高めた状態で良質の高結晶性薄膜を成膜できる。【選択図】図１
2010098084.tif 000002
【特許請求の範囲】
【請求項１】
対向ターゲットを用いたスパタッリングによって下地電極上の結晶方位に倣ってエピタキシャル成長した巨大磁気抵抗材料薄膜を成膜する際に、少なくとも２段階のスパッタリング工程を用い、第１段階のスパッタリング工程で成膜速度を相対的に遅くし、その後の段階のスパッタリング工程で成膜速度を相対的に速くして薄膜を形成することを特徴とする巨大磁気抵抗材料薄膜の製造方法。
【請求項２】
前記巨大磁気抵抗材料薄膜が、ペロブスカイト型結晶構造を有するものであることを特徴とする請求項１記載の巨大磁気抵抗材料薄膜の製造方法。
【請求項３】
前記薄膜の成膜温度を４５０℃以下とすることを特徴とする、請求項１または２記載の巨大磁気抵抗材料薄膜の製造方法。
【請求項４】
前記第１段階のスパッタリング工程における成膜速度を２ｎｍ／ｍｉｎ．以下とすることを特徴とする、請求項１〜３のいずれかに記載の巨大磁気抵抗材料薄膜の製造方法。
【請求項５】
前記第１段階の後の段階における前記スパッタリング工程の成膜速度を２ｎｍ／ｍｉｎ．以上とすることを特徴とする、請求項１〜４のいずれかに記載の巨大磁気抵抗材料薄膜の製造方法。
【請求項６】
前記ターゲット材料がＰｒ１−ＸＣａＸＭｎＯ３（但し、０＜ｘ＜１）であることを特徴とする、請求項１〜５いずれかに記載の巨大磁気抵抗材料薄膜の製造方法。
【請求項７】
前記下地電極の表面の結晶方位が（１１１）面であることを特徴とする、請求項１〜６のいずれかに記載の巨大磁気抵抗材料薄膜の製造方法。
【請求項８】
前記スパッタリングに用いる電源が、直流パルス電源か、直流パルス電源と高周波電源の２つを同時または交互に使用するものであることを特徴とする、請求項１〜７のいずれかに記載の巨大磁気抵抗材料薄膜の製造方法。
【請求項９】
前記スパッタリング時の雰囲気圧力が０．５〜０．０５Ｐａであることを特徴とする、請求項１〜８のいずれかに記載の巨大磁気抵抗材料薄膜の製造方法。
【請求項１０】
前記スパッタリングに際し、下地電極が保持されている基板にバイアス電位−２００〜０Ｖを印加することを特徴とする、請求項１〜９のいずれかに記載の巨大磁気抵抗材料薄膜の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、磁気抵抗効果を有する材料におけるパルス電界誘起抵抗変化を利用した半導体素子の製造に適用可能な巨大磁気抵抗材料薄膜の製造方法に関するものである。
【背景技術】
【０００２】
巨大磁気抵抗（ＣＭＲ：ｃｏｌｏｓｓａｌ  ｍａｇｎｅｔｏ  ｒｅｓｉｓｔａｎｃｅ）材料である多元系酸化物材料は、電気的な刺激を加えることで可逆的な抵抗変化が生じる。
この現象は、Ｈｏｕｓｔｏｎ大学のＡ．ｌｇｎａｔｉｅｖらにより、ペロブスカイト型酸化物Ｐｒ１−ＸＣａＸＭｎＯ３（以下ＰＣＭＯ）材料を薄膜化しパルス電圧を印加した際、パルス極性に依存して可逆的かつ安定な抵抗変化が生じることで見出され、ＥＰＩＲ（ｅｌｅｃｔｒｉｃａｌ  ｐｕｌｓｅ  ｉｎｄｕｃｅｄ  ｒｅｓｉｓｔａｎｃｅ  ｃｈａｎｇｅ）効果と呼ばれている。これは、最初に正の電圧パルスをかけると抵抗値が高い状態になり、次に負の電圧パルスをかけると抵抗値が低い状態に遷移する書換非対称性がある（特許文献１参照）。この現象を利用した不揮発性メモリは、ＲｅＲＡＭ（ｒｅｓｉｓｔａｎｃｅ ＲＡＭ）と呼ばれている。
【０００３】
このＲｅＲＡＭは、下部電極層と上部電極層で、巨大磁気抵抗（ＣＭＲ：Ｃｏｌｏｓｓａｌ  Ｍａｇｎｅｔｏ  Ｒｅｓｉｓｔａｎｃｅ）材料のＰＣＭＯを、挟み込んだ構造が一般的である。電極材料としては、Ｐｔ、Ｉｒ、Ｒｕ、Ｐｈ、Ａｇ、Ａｕ、Ａｌ、Ｔａなどの金属系、あるいは、ＣＭＲ材料よりも導電性の高いＹＢａ２Ｃｕ３０７−Ｘ，ＲｕＯ２、ＩｒＯ２、ＳｒＲｕＯ３などの酸化物、ＴａＳｉＮ，ＴｉＮ、ＴｉＳｉＮ、ＭｏＮなどの窒化物系化合物が用いられる。この下部電極表面にＣＶＤ、ＰＶＤといった成膜手段を用いて、成膜温度４００〜６００℃でＣＭＲ薄膜層を堆積させる。
【０００４】
このＰＣＭＯ薄膜は、堆積させる下地電極材料表面の結晶方位に倣ってエピタキシャル成長する。エピタキシャル成長は、下地表面の結晶方位に影響を受けるため、下地金属電極の結晶性の良否がＣＭＲ薄膜の結晶性、軸配向性、ＥＰＩＲ効果にも反映される。このことから、下部金属電極が、（１１１）面を最表面とする金属結晶粒にするといった方法が考えられている。また、エピタキシャル成長を制御するため、ＣＭＲ薄膜の初期成長過程において比較的低成膜レートで高精度の成膜パラメータ制御を行う場合もある（特許文献２参照）。
【特許文献１】米国特許第６２０４１３９号明細書
【特許文献１】特開２００４−２７３６５６公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
薄膜成膜方法として一般に知られているマグネトロン式スパッタやレーザアブレーション法による成膜では、ＰＣＭＯ材料が結晶化するには４００〜６００℃の成膜温度が必要とされている。実際には、５００℃以下だと堆積層の殆どが非晶質となり、部分的、または膜表層のみしか結晶化されないため、非晶質部の影響で膜の電気抵抗値が大きくなり投入電力の増大、ＥＰＩＲ効果（抵抗変化率）が小さくなるといった問題がある。
また、メモリで使用されているＡｌ薄膜配線は、４５０℃より高温では、溶解やマイグレーションにより断線するといった問題もある。
また、従来のマグネトロンスパッタ法を用いた場合、スパッタ粒子だけでなく負電荷粒子（電子）も下部電極や成膜途上のＰＣＭＯに衝突するため、酸素分子の離脱による結晶構造の欠損が生じ、結晶構造中に欠陥が生じるといった問題もある。
またＰＣＭＯの成膜にマグネトロンスパッタを使用した場合、高抵抗の材料であるため電源にＲＦ（交流）を使用する必要があり成膜速度が著しく遅く、量産性の面から現実的ではないといった問題もある。
【０００６】
本発明は、上記事情を背景としてなされたものであり、比較的低温の成膜温度においても高品質の結晶性膜を高い生産性で製造することを可能にする巨大磁気抵抗材料薄膜の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
すなわち、本発明の巨大磁気抵抗材料薄膜の製造方法のうち、第１の本発明は、対向ターゲットを用いたスパタッリングによって下地電極上の結晶方位に倣ってエピタキシャル成長した巨大磁気抵抗材料薄膜を成膜する際に、少なくとも２段階のスパッタリング工程を用い、第１段階のスパッタリング工程で成膜速度を相対的に遅くし、その後の段階のスパッタリング工程で成膜速度を相対的に速くして薄膜を形成することを特徴とする。
【０００８】
第２の本発明の巨大磁気抵抗材料薄膜の製造方法は、前記第１の本発明において、前記巨大磁気抵抗材料薄膜が、ペロブスカイト型結晶構造を有するものであることを特徴とする。
【０００９】
第３の本発明の巨大磁気抵抗材料薄膜の製造方法は、前記第１または第２の本発明において、前記薄膜の成膜温度を４５０℃以下とすることを特徴とする。
【００１０】
第４の本発明の巨大磁気抵抗材料薄膜の製造方法は、前記第１〜第３の本発明のいずれかにおいて、前記第１段階のスパッタリング工程における成膜速度を２ｎｍ／ｍｉｎ．以下とすることを特徴とする。
【００１１】
第５の本発明の巨大磁気抵抗材料薄膜の製造方法は、前記第１〜第４の本発明のいずれかにおいて、前記第１段階の後の段階における前記スパッタリング工程の成膜速度を２ｎｍ／ｍｉｎ．以上とすることを特徴とする。
【００１２】
第６の本発明の巨大磁気抵抗材料薄膜の製造方法は、前記第１〜第５の本発明のいずれかにおいて、前記ターゲット材料がＰｒ１−ＸＣａＸＭｎＯ３であることを特徴とする。
【００１３】
第７の本発明の巨大磁気抵抗材料薄膜の製造方法は、前記第１〜第６の本発明のいずれかにおいて、前記下地電極の表面の結晶方位が（１１１）面であることを特徴とする。
【００１４】
第８の本発明の巨大磁気抵抗材料薄膜の製造方法は、前記第１〜第７の本発明のいずれかにおいて、前記スパッタリングに用いる電源が、直流パルス電源か、直流パルス電源と高周波電源の２つを同時または交互に使用するものであることを特徴とする。
【００１５】
第９の本発明の巨大磁気抵抗材料薄膜の製造方法は、前記第１〜第８の本発明のいずれかにおいて、前記スパッタリング時の雰囲気圧力が０．５〜０．０５Ｐａであることを特徴とする。
【００１６】
第１０の本発明の巨大磁気抵抗材料薄膜の製造方法は、前記第１〜第９の本発明のいずれかにおいて、前記スパッタリングに際し、下地電極が保持されている基板にバイアス電位−２００〜０Ｖを印加することを特徴とする。
【００１７】
すなわち、本発明では、第１の段階では、成膜速度を遅くすることで下地電極の結晶面に倣って高結晶性の薄膜が形成され、その後、成膜速度を速くしても既にエピタキシャル成長が開始しているため良質な結晶性が維持される。
【００１８】
なお、従来の対向ターゲットスパッタ法では、成膜温度が４７０℃以上であれば、成膜レートにかかわらず下部金属電極上に結晶化し結晶配向の揃ったＣＭＲが成膜される。しかし、４７０℃より低い温度では、成膜レートが速いと、下地電極上に非晶質を含む、または全て非晶質のＣＭＲが成膜される。これは、スパッタ粒子の到達量に対し下部金属電極表面で移動し配列するためのエネルギーが少ないため、ＣＭＲ粒子が配列されず非晶質となるからである。このため、高結晶性を必要とする場合は、５００℃以上の成膜温度が必要とされ、Ａｌ薄膜配線などの４５０℃より高温で断線する材料を用いることができない。
【００１９】
本発明では、第１のスパッタリング工程の段階で成膜レートを相対的に遅く（好適には２ｎｍ／ｍｉｎ．以下）することでスパッタ粒子の下部金属電極表面での移動を可能とし、４５０℃以下でもＣＭＲの高結晶性、高配向性薄膜を得ることが可能となる。２ｎｍ／ｍｉｎ．を越えた成膜速度でスパッタリングを行うと、スパッタ粒子の移動が抑制され薄膜結晶性が損なわれる。その後の段階では、成膜レートを相対的に速く（好適には２ｎｍ／ｍｉｎ．以上）して十分に生産性を高いものとすることができる。但し、あまりに成膜速度を上げると結晶性を損なうので、数十ｎｍ／ｍｉｎ．以下、例えば２０ｎｍ／ｍｉｎ．以下とするのが望ましい。なお、第１の段階から上記した後の段階の間に段階的または連続的に成膜速度を上げる移行段階を設けても良い。
【００２０】
対向ターゲットスパッタ法は、マグネトロンスパッタだと高周波電源を使用しないとスパッタできない高抵抗材料のターゲットであっても、ＤＣパルス電源を用いてスパッタが可能である。高周波電源のみでは、成膜レートが最大で数ｎｍ／ｍｉｎ．程度で、量産に使用するには現実的ではない。対向ターゲットであれば、ＤＣパルス電源の使用により、成膜レートを１〜数十ｎｍ／ｍｉｎ．までコントロールすることができる。これにより、初期成膜段階のレートを２ｎｍ／ｍｉｎ．以下として２〜５ｎｍの厚さで堆積させた後、成膜レートを数十ｎｍ／ｍｉｎ．まであげることで、量産に用いることも可能である。また、ＤＣパルス電源と高周波電源を併用することで、ＤＣパルス電源より低い成膜レートで初期成膜も可能となる。
なお、第１のスパッタリング工程の段階での成膜厚さを２〜５ｎｍとすることで、後の段階で成膜速度を大きくしても良質な結晶性膜を生成することができる。ここで、第１の段階で成膜厚さが２ｎｍ未満であると、十分に結晶化されて居らず後の段階で成膜速度を大きくしても、非晶質と結晶質が混在し結晶性の劣った膜となる。また前記第１の段階での成膜厚さが５ｎｍを越えた場合も、後の段階で成膜速度を大きくして結晶に優れた膜は得られるが、成膜時間が長くなるので、生産性を落とすことになる。
【００２１】
上記巨大磁気抵抗材料薄膜の材料としては、本発明としては特定のものに限定されないが、好適例としては三元系酸化物のペロブスカイト構造を有するＰｒ１−ＸＣａＸＭｎＯ３を挙げることができる。
【００２２】
また、エピタキシャル成長の基となる下地電極の結晶方位は、（１１１）面であるのが望ましい。この結晶面に倣って良質な結晶性を有する巨大磁気抵抗材料薄膜が成膜される。
また、スパッタリング時の雰囲気圧力は、０．５〜０．０５Ｐａとするのが望ましい。
低圧雰囲気とすることでプラズマの維持が可能であり、スパッタ粒子の空間への散乱が減少され、下部金属電極表面に到達する粒子の運動エネルギーが維持される。０．５Ｐａを越えると、粒子の運動エネルギーがＡｒなどの雰囲気ガスとの衝突により奪われ、結晶性の悪い膜となってしまう。０．０５Ｐａ未満では、、プラズマを維持することができず、成膜することができない。
【００２３】
さらに、スパッタリング時には、下地電極を保持する基板に−２００〜０Ｖのバイアス電圧を付与するのが望ましい。これは、基板に到達したスパッタ粒子の脱離と堆積を繰り替えさせることで、スッパタ粒子の結晶成長を促す。これは、成膜圧力や成膜速度によって異なるが。−２００〜０Ｖの範囲で電圧を付与することで効果が得られる。
【発明の効果】
【００２４】
本発明の巨大磁気抵抗材料薄膜の製造方法によれば、対向ターゲットを用いたスパタッリングによって下地電極上の結晶方位に倣ってエピタキシャル成長した巨大磁気抵抗材料薄膜を成膜する際に、少なくとも２段階のスパッタリング工程を用い、第１段階のスパッタリング工程で成膜速度を相対的に遅くし、その後の段階のスパッタリング工程で成膜速度を相対的に速くして薄膜を形成するので、第１の段階では、生産性は低下するものの、良質なエピタキシャル薄膜を成膜することができる。その後の段階では、既に成膜されつつあるエピタキシャル薄膜によりスパッタ粒子が効果的に配列され、成膜速度を大きくして生産性を高めた状態で良質の高結晶性薄膜を成膜することができる。
【発明を実施するための最良の形態】
【００２５】
以下、この発明の一実施形態を図１、２に基づいて説明する。
成膜装置は、気密性を有する空間として成膜室１を備えており、該成膜室１内を排気するための排気機構として真空排気ポンプ７（ロータリー、ターボ分子ポンプ、クライオポンプ等）が接続されている。
また、成膜室１には雰囲気ガスの導入が可能なガス導入ライン６が接続されており、この形態ではＡｒガスの導入が可能である。また成膜処理に際し、Ｏ２等の反応性ガスの導入も可能な構造となっている。またガス圧のコントロール用に圧力調整器を備えるか、マスフローコントローラ６ａでガス導入量を変化させて調整を行うことができる。
【００２６】
成膜室１内には、ＣＭＲ材料であるターゲット２ａ、２ｂが一対以上対向して配置されたプラズマ源が備えられている。このプラズマ源は、成膜室１内に組み込まれていても、別の独立したユニットとして成膜室１に取り付けられていてもよい。
このプラズマ源のターゲットは、図２に示すように、外周や裏面に磁石１１…１１を配置した構造となっており、対向するスターゲット２ａ、２ｂの周辺に磁界１２を形成し、ターゲット２ａ、２ｂ間に形成されるプラズマ１３を拘束する。これにより高密度プラズマを形成すると共に、負荷電粒子（電子）も拘束され成膜対象である基板に到達しないので、高い運動エネルギーのスパッタ粒子を形成すると共に、成膜途上のＰＣＭＯ薄膜に欠陥を生じさせないので、緻密な膜構造が得られる。ターゲット２ａ、２ｂには、ＤＣパルス電源、高周波電源をそれぞれ単独、または両方がスパッタ電源３として接続されており、スパッタ（プラズマ発生）に必要な電力の投入が可能となっている。プラズマ源は、対向したターゲット２ａ、２ｂの側面と底部が塞がれており、上部のみが開口した構造となっている。
【００２７】
この開口部に対して平行に、すなわち、対向するターゲット２ａ、２ｂに対して垂直に、基板加熱機構を有する基板ステージ４を配置する。基板ステージ４には、バックバイアス用高周波電源５が接続されており、基板に対しバックバイアスを印加することが可能である。これにより、プラズマ源から生じたスパッタ粒子が開口部より基板ステージ４上のウエハ８に対し照射され、ターゲット成分がウエハ８上に堆積される。ウエハ８は、基板に下地電極層が形成された構成からなる。図１で基板ステージは、プラズマ源の上方に配置されているが、プラズマ源の下方や側面に配置しても構わない。しかし、プラズマ源内部に堆積したスパッタ粒子が剥離する場合があり、プラズマ源の下方に設置する場合は、剥離しないよう対策を取る必要がある。
【００２８】
成膜操作は、基板ステージ４上に、基板上に下地電極層（表面の結晶方位が（１１１）面）を備えるウエハ８をセットした後、成膜室１内を１×ｌ０−４Ｐａ〜１×ｌ０−６Ｐａの圧力になるまで真空排気ポンプ７で排気し、ウェハ温度が４００〜４５０℃になった段階で成膜室１内に、ガス導入ライン６を通してマスフローコントローラ６ａで流量を調整しつつＡｒガスを導入し、雰囲気圧力が０．０５Ｐａ〜０．５Ｐａになるように調整する。
さらにＤＣパルス電源またはＲＦ電源、またはその両方を用いたスパッタ電源３によって、第１の段階として、成膜速度２ｎｍ／ｍｉｎ．以下となるようターゲット２ａ、２ｂへ電力を投入しプラズマを発生させる。次いで、基板にバックバイアス用高周波電源５を用いてバックバイアスを−２００〜０Ｖで印加する。この時、ターゲット２ａ、２ｂへ電源を投入する前の段階で、基板に高周波電源を用いてバックバイアスを印加して基板クリーニングを実施しても良い。ウェハ上に堆積し形成されたエピタキシャル薄膜の膜厚が２〜５ｎｍとなったら、第２の段階として、成膜速度２ｎｍ／ｍｉｎ．以上となるようターゲット２ａ、２ｂへの投入電力を変化させ、要求される膜厚まで成膜速度を加速する。投入電力の上限は、アーク放電回数の増加やプラズマの発生状態が不安定な条件になるまで可能である。
上記により、第１の段階で相対的に遅い成膜速度で成膜を行い、その後の段階で相対的に早い成膜速度で成膜を行うことができる。
【実施例１】
【００２９】
本発明の実施例について比較例と対比しつつ以下に説明する。
ターゲットにＰＣＭＯを用いた対向ターゲットスパッタ装置を使用し、下地電極層として白金（１１１）をつけたＳｉ基板上に、成膜時基板温度４５０℃、成膜室内圧力０．０５Ｐａで、初期成膜を成膜速度１．５ｎｍ／ｍｉｎ．で膜厚５ｎｍを成膜し、次いで成膜速度１１ｎｍに加速して膜厚４５ｎｍを成膜し、５０ｎｍのＰＣＭＯ膜を成膜した。
ＰＣＭＯ膜の結晶性の評価は、ＸＲＤ（集中法）でＰＣＭＯのピーク強度を求めて行った。
【００３０】
比較のために、下地電極層として白金（１１１）をつけたＳｉ基板上に、
成膜時基板温度４５０℃、成膜室内圧力０．０５Ｐａで、成膜速度１１ｎｍで膜厚５０ｎｍのＰＣＭＯ膜を成膜したもの（比較例１）、
２．成膜時基板温度５００℃、成膜室内圧力０．０５Ｐａで、成膜速度１１ｎｍで膜厚５０ｎｍのＰＣＭＯ膜を成膜したもの（比較例２）、
３．成膜時基板温度４５０℃、成膜室内圧力０．０５Ｐａで、成膜速度２．５ｎｍで膜厚５０ｎｍのＰＣＭＯ膜を成膜したもの（比較例３）、
４．成膜時基板温度５００℃、成膜室内圧力０．０５Ｐａで、成膜速度２．５ｎｍで膜厚５０ｎｍのＰＣＭＯ膜を成膜したもの（比較例４）、
５．成膜時基板温度４５０℃、成膜室内圧力０．０５Ｐａで、初期成膜を成膜速度３ｎｍ／ｍｉｎ．で膜厚５ｎｍを成膜し、次いで成膜速度１１ｎｍに加速して膜厚４５ｎｍを成膜したもの（比較例５）、についても、ＸＲＤ（集中法）でＰＣＭＯのピーク強度を求めた。実施例１および比較例１〜５の結果を、図３に示す。
【００３１】
比較例１に示すように４５０℃で成膜速度が速い場合は、ＰＣＭＯのピークが低く結晶化が不十分である。成膜温度５００℃とした比較例２では、比較例１と同じ成膜速度であるが、高温条件のため結晶化が進んでいる。比較例３は比較例１と同じ４５０℃の成膜温度であるが、成膜速度が遅いため結晶化が進み、比較例２と同じピーク強度が得られた。比較例４は５００℃で成膜速度を遅くしたが、比較例２と同じピーク強度であることから、成膜速度よりも温度が結晶性に対し支配的であることがわかる。比較例５は、比較例１よりもピーク強度は強く出ているが、比較例２〜４にくらべると弱く、十分に結晶化されていなかった。実施例１のＰＣＭＯ膜は、比較例２〜４と同じピーク強度が得られた。４５０℃で同じ結晶性が得られた比較例３について５０ｎｍまでの成膜時間を比較すると、実施例１は、成膜時間が比較例３よりも２２％に短縮された。
【図面の簡単な説明】
【００３２】
【図１】本発明の一実施形態の製造方法を実施する成膜装置を示す図である。
【図２】同じく、対向ターゲットでのプラズマ発生源を説明する模式平面図である。
【図３】実施例で成膜したＰＣＭＯと比較例１〜５のＸＲＤピークデータである。
【符号の説明】
【００３３】
１    成膜室
２ａ、２ｂ  ターゲット
３    スパッタ電源
４    基板ステージ
５    バックバイアス用高周波電源
６    ガス導入ライン
８    ウェハ
１１  磁石
１２  磁界
１３  プラズマ
【図１】
2010098084.tif 000003
【図２】
2010098084.tif 000004
【図３】
2010098084.tif 000005