(57)【要約】【課題】熱的および化学的に安定な酸化ゲルマニウムの製造方法を提供する。【解決手段】ｐ型Ｇｅからなる基板１は、純水および０．１％ＨＦによって洗浄され、その後、超純水によってリンスされる（工程（ａ）参照）。その後、基板１は、３３％の過酸化水素水３に、６０秒間、浸漬される（工程（ｂ）参照）。これによって、酸化ゲルマニウム膜４が基板１の一主面に形成される。【選択図】図１
2010103296.tif 000002
【特許請求の範囲】
【請求項１】
単結晶ゲルマニウムからなる基板を洗浄する第１のステップと、
前記基板を過酸化水素水に浸漬して前記基板の一主面に酸化ゲルマニウム膜を形成する第２のステップとを備える酸化ゲルマニウムの製造方法。
【請求項２】
前記第２のステップにおいて、前記基板は、室温で前記過酸化水素水に浸漬される、請求項１に記載の酸化ゲルマニウムの製造方法。
【請求項３】
第１の導電型を有する単結晶ゲルマニウムからなる基板を洗浄する第１のステップと、
前記第１の導電型と異なる第２の導電型を有する第１および第２の導電領域を前記基板の面内方向に離して前記基板の一主面に形成する第２のステップと、
前記基板を過酸化水素水に浸漬して前記第１の導電領域と前記第２の導電領域との間の基板の一主面に酸化ゲルマニウム膜を形成する第３のステップと、
前記第１の導電領域に接する第１の電極と、前記第２の導電領域に接する第２の電極と、前記酸化ゲルマニウム膜上に配置された第３の電極とを形成する第４のステップとを備える半導体デバイスの製造方法。
【請求項４】
前記第３のステップにおいて、前記基板は、室温で前記過酸化水素水に浸漬される、請求項３に記載の半導体デバイスの製造方法。
【請求項５】
前記第３のステップの後、前記酸化ゲルマニウム膜に接して前記酸化ゲルマニウム膜上に高誘電率絶縁膜を形成する第５のステップをさらに備え、
前記第４のステップにおいて、前記第３の電極は、前記高誘電率絶縁膜に接して前記高誘電率絶縁膜上に形成される、請求項３に記載の半導体デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、酸化ゲルマニウムの製造方法およびそれを用いた半導体デバイスの製造方法に関するものである。
【背景技術】
【０００２】
ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）の性能向上のためには、スケーリングが極めて有効であるが、従来、ゲート絶縁膜として用いられているＳｉＯ２系の絶縁膜の薄膜化の限界、および短チャネル効果によるゲート長縮小限界等によって、ＭＯＳＦＥＴの性能向上が困難になっている。
【０００３】
そこで、高誘電率ゲート絶縁膜（Ｈｉｇｈ−ｋ）、高移動度チャネル材料等の新材料の導入が精力的に研究されている。高移動度チャネル材料としては、シリコンに比べてバルクの正孔移動度および電子移動度が室温でそれぞれ１９００ｃｍ２／Ｖ・ｓおよび３９００ｃｍ２／Ｖ・ｓであるゲルマニウム（Ｇｅ）が有望視されている（非特許文献１）。
【非特許文献１】J. Song, K. Kakushima, P. Ahmet, K. Tsutsui, N. Sugii, T. Hattori, H. Iwai, "Improvement of interfacial properties with interfacial layer in La2O3/Ge structure", MICROELECTRONIC ENGINEERING   Volume: 84   Issue: 9-10   Pages: 2336-2339   Published: 2007.
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、Ｇｅの酸化物は、熱的および化学的に不安定であるという問題がある。その結果、Ｇｅの酸化物を用いた半導体デバイスの性能を向上させることが困難であるという問題がある。
【０００５】
そこで、この発明は、かかる問題を解決するためになされたものであり、その目的は、熱的および化学的に安定な酸化ゲルマニウムの製造方法を提供することである。
【０００６】
また、この発明の別の目的は、熱的および化学的に安定な酸化ゲルマニウムを用いた半導体デバイスの製造方法を提供することである。
【課題を解決するための手段】
【０００７】
この発明によれば、酸化ゲルマニウムの製造方法は、単結晶ゲルマニウムからなる基板を洗浄する第１のステップと、基板を過酸化水素水に浸漬して基板の一主面に酸化ゲルマニウム膜を形成する第２のステップとを備える。
【０００８】
好ましくは、第２のステップにおいて、基板は、室温で過酸化水素水に浸漬される。
【０００９】
また、この発明によれば、半導体デバイスの製造方法は、第１の導電型を有する単結晶ゲルマニウムからなる基板を洗浄する第１のステップと、第１の導電型と異なる第２の導電型を有する第１および第２の導電領域を基板の面内方向に離して基板の一主面に形成する第２のステップと、基板を過酸化水素水に浸漬して第１の導電領域と第２の導電領域との間の基板の一主面に酸化ゲルマニウム膜を形成する第３のステップと、第１の導電領域に接する第１の電極と、第２の導電領域に接する第２の電極と、酸化ゲルマニウム膜上に配置された第３の電極とを形成する第４のステップとを備える。
【００１０】
好ましくは、第３のステップにおいて、基板は、室温で過酸化水素水に浸漬される。
【００１１】
好ましくは、半導体デバイスの製造方法は、第３のステップの後、酸化ゲルマニウム膜に接して酸化ゲルマニウム膜上に高誘電率絶縁膜を形成する第５のステップをさらに備える。そして、第４のステップにおいて、第３の電極は、高誘電率絶縁膜に接して高誘電率絶縁膜上に形成される。
【発明の効果】
【００１２】
この発明による酸化ゲルマニウムの製造方法においては、単結晶ゲルマニウムからなる基板が過酸化水素水に浸漬されて酸化ゲルマニウム膜が基板の一主面に形成される。そして、製造された酸化ゲルマニウム膜／基板においては、酸化ゲルマニウム膜と基板との界面は、Ｇｅ−Ｈ結合が存在し、基板を構成するゲルマニウムのダングリングボンドが水素（Ｈ）によって終端される。また、酸化ゲルマニウム膜／基板を熱処理しても、Ｇｅ−Ｈ結合は、殆ど変化せず、安定な構造を示す成分も、殆ど変化しない。
【００１３】
したがって、この発明によれば、熱的および化学的に安定な酸化ゲルマニウム膜を製造できる。
【００１４】
また、この発明による半導体デバイスの製造方法は、この発明による酸化ゲルマニウムの製造方法を用いて半導体デバイスを製造する。
【００１５】
したがって、この発明によれば、熱的および化学的に安定な酸化ゲルマニウム膜を用いた半導体デバイスを製造できる。
【発明を実施するための最良の形態】
【００１６】
本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。
【００１７】
図１は、この発明の実施の形態による酸化ゲルマニウム膜（ＧｅＯｘ（ｘ＜２））の製造方法を示す工程図である。
【００１８】
図１を参照して、ＧｅＯｘの製造が開始されると、（１００）面および約０．０２５Ω・ｃｍの比抵抗を有するｐ型単結晶Ｇｅからなる基板１が洗浄される（工程（ａ）参照）。
【００１９】
より具体的には、基板１は、次の方法によって洗浄される。基板１は、まず、純水および０．１〜１０％の希釈フッ酸を用いて室温または９０℃で洗浄される。これによって、基板１表面の自然酸化膜および吸着カーボン（Ｃ）が除去される。
【００２０】
その後、基板１は、超純水によって、１秒間、流水リンスされる。これによって、基板１表面の残留フッ素（Ｆ）が除去される。
【００２１】
基板１の洗浄が終了すると、容器２内に３３％の過酸化水素水（Ｈ２Ｏ２）３を準備し、基板１を室温で過酸化水素水３中に、６０秒間、浸漬する（工程（ｂ）参照）。
【００２２】
その結果、基板１の一主面にＧｅＯｘ４が形成される（工程（ｃ）参照）。この場合、ＧｅＯｘ４の成長速度は、約３ｎｍ／分であり、ＧｅＯｘ４の膜厚は、約３ｎｍである。これによって、ＧｅＯｘの製造が終了する。
【００２３】
図２は、自然酸化膜の膜厚の時間変化を示す図である。図２において、縦軸は、自然酸化膜の膜厚を表し、横軸は、時間を表す。
【００２４】
図２を参照して、基板１を室温で純水リンスすると、基板１上の自然酸化膜の膜厚は、約４０秒以上で約０．６ｎｍに薄くなる。また、基板１を０．１％のフッ酸（ＨＦ）で処理すると、基板１上の自然酸化膜の膜厚は、約４０秒以上で約０．５ｎｍになる。さらに、基板１を９０℃で純水リンスすると、基板１上の自然酸化膜の膜厚は、約１０秒で１ｎｍよりも薄くなる。
【００２５】
図３は、基板１の前処理前後の表面モフォロジーの変化を示す図である。図３を参照して、前処理前においては、基板１は、０．３８の表面粗さ（ＲＭＳ）を有する。そして、基板１の表面粗さ（ＲＭＳ）は、基板１を、１０秒間、純水リンスすると、０．７５に大きくなり、基板１を、１０分間、純水リンスすると、０．２６に小さくなる。
【００２６】
一方、基板１の表面粗さ（ＲＭＳ）は、０．１％のＨＦで処理すると、１０秒および１０分の処理時間において、共に０．２４まで小さくなる。
【００２７】
したがって、図１の工程（ａ）においては、基板１の自然酸化膜を除去し、基板１の表面を平坦にするために、純水およびＨＦによる処理が用いられた。
【００２８】
図４は、図１に示す製造工程に従って製造したＧｅＯｘ／ＧｅのＧｅ３ｄ５／２スペクトルを示す図である。
【００２９】
図４において、縦軸は、光電子強度を表し、横軸は、結合エネルギーを表す。また、上側のスペクトルは、過酸化水素水に浸漬して製造したＧｅＯｘ／ＧｅのＧｅ３ｄ５／２スペクトルを示し、下側のスペクトルは、５５０℃で、６０秒間、熱酸化して製造したＧｅＯｘ／ＧｅのＧｅ３ｄ５／２スペクトルを示す。
【００３０】
さらに、Ｇｅｎ＋は、Ｇｅ原子に酸素（Ｏ）原子がｎ個配位したことを示し、Ｇｅα＋は、Ｇｅ−Ｈ結合に関連した信号である。
【００３１】
過酸化水素水に浸漬して製造したＧｅＯｘ／Ｇｅにおいては、Ｇｅα＋成分は、熱酸化によって製造したＧｅＯｘ／Ｇｅよりも多い。すなわち、過酸化水素水に浸漬して製造したＧｅＯｘ／Ｇｅは、熱酸化によって製造したＧｅＯｘ／Ｇｅよりも多くのＧｅ−Ｈ結合を含む。そして、Ｇｅ−Ｈ結合のＨは、基板１を構成するＧｅに結合された水素である。したがって、過酸化水素水に浸漬して製造したＧｅＯｘ／Ｇｅにおいては、ＧｅＯｘとＧｅとの界面に存在するＧｅが水素によって終端されている。
【００３２】
図５は、状態密度と半導体内のエネルギーとの関係を示す図である。図５において、縦軸は、状態密度を表し、横軸は、半導体内のエネルギーを表す。
【００３３】
図５を参照して、Ｇｅのミッドギャップ付近における状態密度は、過酸化水素水に浸漬して製造したＧｅＯｘ（化学酸化膜）においては、約１×１０１１ｃｍ−２ｅＶ−１であり、熱酸化によって製造したＧｅＯｘ（熱酸化膜）においては、約９×１０１１ｃｍ−２ｅＶ−１である。
【００３４】
このように、過酸化水素水に浸漬して製造したＧｅＯｘ（化学酸化膜）においては、熱酸化によって製造したＧｅＯｘ（熱酸化膜）比べ、状態密度（＝電子占有欠陥密度）が１／９に減少する。
【００３５】
これは、上述したように、過酸化水素水に浸漬して製造したＧｅＯｘ／Ｇｅは、熱酸化によって製造したＧｅＯｘ／Ｇｅよりも多くのＧｅ−Ｈ結合をＧｅＯｘとＧｅとの界面に含み、ＧｅＯｘとＧｅとの界面に存在するＧｅが水素によって終端されるためである。
【００３６】
したがって、基板１を過酸化水素水に浸漬してＧｅＯｘを製造することによって、Ｇｅのミッドギャップ付近の欠陥密度を低減できることが解った。
【００３７】
図６は、図１に示す製造工程に従って製造したＧｅＯｘ／Ｇｅの熱処理の結果を示す図である。
【００３８】
図６においては、縦軸は、光電子の積分強度を表し、横軸は、熱処理温度を表す。また、図６に示す結果は、ＧｅＯｘ／Ｇｅを真空中で熱処理し、ＧｅＯｘ／Ｇｅを大気中に出さずに真空中で光電子分光分析を行なったときの結果である。
【００３９】
図６を参照して、Ｇｅ−Ｈ結合を示すＧｅα＋成分は、熱処理温度を３００℃以上に上昇しても殆ど変化しておらず、約４２０℃の温度まで安定していることが解った。
【００４０】
したがって、過酸化水素水に浸漬して製造したＧｅＯｘ／Ｇｅは、熱的に安定であることが解った。
【００４１】
また、安定な構造を示すＧｅ２＋成分は、熱処理温度を３００℃以上に上昇しても、大きく低下しておらず、過酸化水素水に浸漬して製造したＧｅＯｘ／Ｇｅは、化学的にも安定であることが解った。
【００４２】
図７および図８は、それぞれ、図１に示す製造方法を用いたＭＯＳトランジスタの製造方法を示す第１および第２の工程図である。
【００４３】
図７を参照して、ＭＯＳトランジスタの製造が開始されると、図１の工程（ａ）と同じ方法によって、基板１が洗浄される（工程（ａ）参照）。
【００４４】
その後、レジストを塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングし、レジストパターン１０を基板１の一主面上に形成する。そして、レジストパターン１０をマスクとしてリン（Ｐ）イオンをイオン注入する（工程（ｂ）参照）。
【００４５】
イオン注入後、レジストパターン１０を除去し、基板１を熱処理してイオン注入したＰ原子を電気的に活性化する。その結果、ソース５およびドレイン６が基板１の一主面に形成される（工程（ｃ）参照）。このソース５およびドレイン６は、ｎ型単結晶Ｇｅからなる。
【００４６】
引き続いて、ソース５およびドレイン６が形成された基板１を３３％の過酸化水素水３中に、室温で、６０秒間、浸漬する（工程（ｄ）参照）。
【００４７】
その結果、酸化ゲルマニウム膜２０が基板１の一主面に形成される（図８の工程（ｅ）参照）。
【００４８】
その後、酸化ゲルマニウム膜２０の全面にレジストを塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングし、レジストパターン３０を酸化ゲルマニウム膜２０上に形成する。そして、レジストパターン３０をマスクとして酸化ゲルマニウム膜２０をエッチングする（工程（ｆ）参照）。
【００４９】
これによって、酸化ゲルマニウム膜からなるゲート絶縁膜７がソース５とドレイン６との間の基板１の一主面に形成される（工程（ｇ）参照）。
【００５０】
その後、電極８，９，１１がそれぞれソース５、ドレイン６およびゲート絶縁膜７上に形成される。これによって、ＭＯＳトランジスタが完成する（工程（ｈ）参照）。
【００５１】
図７および図８に示す製造工程（ａ）〜（ｈ）に従って作製されたＭＯＳトランジスタにおいては、基板（Ｇｅ）１とゲート絶縁膜（ＧｅＯｘ）７との界面におけるＧｅのダングリングボンドが水素（Ｈ）によって終端され、Ｇｅの電子占有欠陥密度が低いので、チャネル領域における移動度が向上し、ＭＯＳトランジスタの性能を向上できる。
【００５２】
図９は、図１に示す製造方法を用いたＭＯＳトランジスタの他の製造方法の一部を示す工程図である。
【００５３】
この発明の実施の形態によるＭＯＳトランジスタの製造方法は、図７および図８に示す工程（ａ）〜（ｇ）に図９に示す工程（ｈ１），（ｈ２）を追加した製造方法であってもよい。
【００５４】
上述した工程（ａ）〜（ｇ）が順次実行された後、高誘電率絶縁膜１２がゲート絶縁膜７に接してゲート絶縁膜７上に形成される（工程ｈ１参照）。高誘電率絶縁膜１２は、ＨｆＯ２、ＺｎＯ２、およびＬａ２Ｏ３のいずれかからなり、たとえば、スパッタリングによって形成される。
【００５５】
その後、電極８，９，１１がそれぞれソース５、ドレイン６およびゲート絶縁膜７上に形成され、ＭＯＳトランジスタが完成する（工程ｈ２参照）。
【００５６】
高誘電率絶縁膜１２をゲート絶縁膜（ＧｅＯｘ）７上に形成することによって、基板（Ｇｅ）１とゲート絶縁膜（ＧｅＯｘ）７との界面におけるＧｅの電子占有欠陥密度を低減させながら、極薄膜の酸化膜をゲート絶縁膜として用いた場合と同等のＭＯＳトランジスタの特性を得ることができる。
【００５７】
なお、上記においては、ｐ型単結晶Ｇｅからなる基板１を用いたＭＯＳトランジスタの製造方法について説明したが、この発明の実施の形態においては、これに限らず、ｎ型単結晶Ｇｅからなる基板１を用いてＭＯＳトランジスタを製造することもできる。この場合、ソース５およびドレイン６は、ｐ型単結晶Ｇｅからなる。
【００５８】
また、上記においては、図１に示すＧｅＯｘの製造方法を用いたＭＯＳトランジスタの製造方法について説明したが、この発明の実施の形態においては、これに限らず、図１に示すＧｅＯｘの製造方法を用いてＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）、フローティングゲート構造のトランジスタおよびフローティングゲート構造のメモリ等の半導体デバイスも製造できる。
【００５９】
上述したように、単結晶Ｇｅからなる基板１を３３％の過酸化水素水３に浸漬することによってＧｅＯｘ／Ｇｅが作製され、ＧｅＯｘとＧｅとの界面におけるＧｅのダングリングボンドを水素（Ｈ）によって終端することができる。その結果、ＧｅＯｘとＧｅとの界面におけるＧｅの電子占有欠陥密度を熱酸化によって作製されたＧｅＯｘ／Ｇｅよりも低減できる。
【００６０】
また、過酸化水素水３に浸漬して製造したＧｅＯｘ／Ｇｅは、約４２０℃の温度まで、熱的および化学的に安定である。
【００６１】
さらに、過酸化水素水３に浸漬して製造したＧｅＯｘ／Ｇｅを半導体デバイスに用いることによって、半導体デバイスの特性を向上できる。
【００６２】
したがって、図１に示すＧｅＯｘの製造方法は、ＧｅＯｘを用いた半導体デバイスの製造プロセスの低温化にとって重要な技術である。
【００６３】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００６４】
この発明は、熱的および化学的に安定な酸化ゲルマニウムの製造方法に適用される。また、この発明は、熱的および化学的に安定な酸化ゲルマニウムを用いた半導体デバイスの製造方法に適用される。
【図面の簡単な説明】
【００６５】
【図１】この発明の実施の形態による酸化ゲルマニウム膜（ＧｅＯｘ（ｘ＜２））の製造方法を示す工程図である。
【図２】自然酸化膜の膜厚の時間変化を示す図である。
【図３】基板の前処理前後の表面モフォロジーの変化を示す図である。
【図４】図１に示す製造工程に従って製造したＧｅＯｘ／ＧｅのＧｅ３ｄ５／２スペクトルを示す図である。
【図５】状態密度と半導体内のエネルギーとの関係を示す図である。
【図６】図１に示す製造工程に従って製造したＧｅＯｘ／Ｇｅの熱処理の結果を示す図である。
【図７】図１に示す製造方法を用いたＭＯＳトランジスタの製造方法を示す第１の工程図である。
【図８】図１に示す製造方法を用いたＭＯＳトランジスタの製造方法を示す第２の工程図である。
【図９】図１に示す製造方法を用いたＭＯＳトランジスタの他の製造方法の一部を示す工程図である。
【符号の説明】
【００６６】
１  基板、２  容器、３  過酸化水素水、４  酸化ゲルマニウム。
【図１】
2010103296.tif 000003
【図２】
2010103296.tif 000004
【図３】
2010103296.tif 000005
【図４】
2010103296.tif 000006
【図５】
2010103296.tif 000007
【図６】
2010103296.tif 000008
【図７】
2010103296.tif 000009
【図８】
2010103296.tif 000010
【図９】
2010103296.tif 000011