(57)【要約】【課題】分周回路において消費電流を削減することを課題とする。特に、多段の分周回路において消費電流を削減すること課題とする。【解決手段】多段の分周回路１００では、初段ほど入力される信号の周波数が高く、後段ほど入力される信号の周波数は低くなる。よって、高い周波数の信号が入力される分周回路に対応する基本セル（Ｄ１）から優先的に配置し、配線接続を行う。つまり、高い周波数の信号が入力される配線を、より低い周波数の信号が入力される配線と比較して、配線長が短く、他の配線との交差が少なくなるように、即ち配線の寄生容量、寄生抵抗が小さくなるように、多段の分周回路に対応する複数の基本セルをレイアウトする。【選択図】図１
2010103504.tif 000002
【特許請求の範囲】
【請求項１】
前段の分周回路の出力が後段の分周回路の入力となるように電気的に接続された複数の分周回路に第１の信号を入力することにより、前記第１の信号より低い周波数の第２の信号に変換する多段の分周回路を有する半導体装置の作製方法であって、
前段の分周回路の有する配線又は前段の分周回路に電気的に接続された配線の寄生容量は、後段の分周回路の有する配線又は後段の分周回路に電気的に接続された配線の寄生容量よりも小さくなるように、前段の分周回路に対応する基本セルと後段の分周回路に対応する基本セルを配置することを特徴とする半導体装置の作製方法。
【請求項２】
前段の分周回路の出力が後段の分周回路の入力となるように電気的に接続された複数の分周回路に第１の信号を入力することにより、前記第１の信号より低い周波数の第２の信号に変換する多段の分周回路を有する半導体装置の作製方法であって、
前段の分周回路の有する配線又は前段の分周回路に電気的に接続された配線の寄生抵抗は、後段の分周回路の有する配線又は後段の分周回路に電気的に接続された配線の寄生抵抗よりも小さくなるように、前段の分周回路に対応する基本セルと後段の分周回路に対応する基本セルを配置することを特徴とする半導体装置の作製方法。
【請求項３】
前段の分周回路の出力が後段の分周回路の入力となるように電気的に接続された複数の分周回路に第１の信号を入力することにより、前記第１の信号より低い周波数の第２の信号に変換する多段の分周回路を有する半導体装置の作製方法であって、
前段の分周回路の有する配線又は前段の分周回路に電気的に接続された配線の配線長は、後段の分周回路の有する配線又は後段の分周回路に電気的に接続された配線の配線長よりも短くなるように、前段の分周回路に対応する基本セルと後段の分周回路に対応する基本セルを配置することを特徴とする半導体装置の作製方法。
【請求項４】
前段の分周回路の出力が後段の分周回路の入力となるように電気的に接続された複数の分周回路に第１の信号を入力することにより、前記第１の信号より低い周波数の第２の信号に変換する多段の分周回路を有する半導体装置の作製方法であって、
前段の分周回路の有する配線又は前段の分周回路に電気的に接続された配線と他の配線とが交差する回数は、後段の分周回路の有する配線又は後段の分周回路に電気的に接続された配線と他の配線とが交差する回数よりも少なくなるように、前段の分周回路に対応する基本セルと後段の分周回路に対応する基本セルを配置することを特徴とする半導体装置の作製方法。
【請求項５】
請求項１乃至請求項４のいずれか一において、
前記多段の分周回路は、ｎ（ｎは２以上の自然数）段の分周回路であって、前記第２の信号の周波数は前記第１の信号の周波数の１／２ｎであることを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は分周回路を有する半導体装置の作製方法に関する。特に、前段の分周回路の出力が後段の分周回路の入力となるように電気的に接続された複数の分周回路に信号を入力することにより、より低い周波数の信号へと順に変換する多段の分周回路を有する半導体装置の作製方法に関する。
【０００２】
分周回路を有する半導体装置として、ＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）タグ（ＩＤチップ、ＩＣタグ、ＩＤタグ、ＲＦタグ、無線タグ、電子タグ、トランスポンダともいわれる）がある。ＲＦＩＤタグは、記憶素子に必要な情報を記憶し、非接触手段、一般的には無線信号を用い、通信装置により内部の情報を読み取るものである。本発明はＲＦＩＤタグの作製方法に関する。
【背景技術】
【０００３】
論理回路を有する半導体装置を作製するために、論理回路のレイアウトを行う。論理回路のレイアウトは、機能毎にセルを作製し、これを基本セル（スタンダードセル等ともいう）として、複数の基本セルを配線で電気的に接続することによって行う。複数の基本セルの配置と配線接続は自動配置配線ツールを用いて行われることが多い。
【０００４】
例えば、自動配置配線ツールを用いて論理回路のレイアウトを行う場合の設計フローを図２に示す。論理回路は、機能設計、論理合成、自動配置配線などの工程を経てレイアウトされる。
【０００５】
機能設計では、機能回路の動作をハードウェア記述言語（以下、ＨＤＬ）により記述する。目的とする機能回路の機能が実現されているかなど、適宜シミュレーションを行なって確認する。
【０００６】
論理合成では、上記のＨＤＬで記述された動作を、論理合成ツールを用いて実際の電気回路に書き換える。この電気回路は一般にネットリストと呼ばれる形式で得られる。ネットリストとは電気回路に含まれる基本セルの入力端子または出力端子の接続情報である。論理合成時には、まず各配線における仮の寄生容量を決め、論理合成ツールが寄生容量に応じた駆動能力の基本セルを選択し、動作速度等、所定の仕様を満たすようにネットリストを最適化する。
【０００７】
自動配置配線では、ネットリストを元にフォトマスクを作成する。まずネットリストに含まれる基本セルを仮配置し、各基本セルの入力端子および出力端子をネットリストに従って順に電気的に接続していく。全ての端子を電気的に接続することでフォトマスクが完成する。
【０００８】
自動配置配線後、各配線における寄生容量を抽出し、再度動作速度を見積もる。この動作検証時に、所定の仕様が満たされない場合は、自動配置配線、若しくは論理合成の段階に戻ることになる。論理合成に戻る場合、各配線における仮の寄生容量の値にかえて、配置配線後の寄生容量を用いる。引き続き所定の仕様が得られない場合は、これらの工程を繰り返すことになる。このように、自動配置配線では、各基本セルの動作速度、遅延時間を考慮して複数の基本セルの配置と配線接続が行われる（例えば、特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００５−１３６３５９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
自動配置配線ツールによって論理回路のレイアウトを行うと、配線の引き回し距離や他の配線との配線交差の回数が多くなり、寄生容量や寄生抵抗が大きくなる傾向にある。寄生容量や寄生抵抗が大きくなると回路の消費電流は増大する。また、分周回路のように高い周波数の信号が入力される回路では、低い周波数の信号が入力される回路と比較して、配線の寄生容量や寄生抵抗が同じ場合でも回路で消費される消費電流は大きくなる。
【００１１】
本発明の一態様は、分周回路において消費電流を削減することを課題とする。特に、多段の分周回路において消費電流を削減すること課題とする。
【００１２】
また、ＲＦＩＤタグは、無線信号によって電力を受け取り動作する。受信した電力から電源電圧を生成するため、ＲＦＩＤタグの消費電流の上限値はおのずと決まる。また、受信電力はリーダ／ライタとの通信距離の２乗に反比例するので通信距離が長ければ、それだけＲＦＩＤタグの消費電流を小さくする必要がある。このため、ＲＦＩＤタグは消費電力ができるだけ小さいほうがよい。そこで、本発明の一態様はＲＦＩＤタグにおいて消費電流を削減することを課題とする。
【課題を解決するための手段】
【００１３】
多段の分周回路では、初段ほど入力される信号の周波数が高く、後段ほど入力される信号の周波数は低くなる。また、多段の分周回路では、初段ほど出力される信号の周波数が高く、後段ほど出力される信号の周波数は低くなる。よって、高い周波数の信号が入力及び出力される分周回路に対応する基本セルから優先的に配置し、配線接続を行う。つまり、高い周波数の信号が入力及び出力される配線を、より低い周波数の信号が入力及び出力される配線と比較して、配線長が短く、他の配線との交差が少なくなるように、即ち配線の寄生容量、寄生抵抗が小さくなるように、多段の分周回路に対応する複数の基本セルをレイアウトする。
【００１４】
本発明の一態様は、前段の分周回路の出力が後段の分周回路の入力となるように電気的に接続された複数の分周回路に第１の信号を入力することにより、第１の信号より低い周波数の第２の信号に変換する多段の分周回路を有する半導体装置の作製方法であって、前段の分周回路の有する配線又は前段の分周回路に電気的に接続された配線の寄生容量は、後段の分周回路の有する配線又は後段の分周回路に電気的に接続された配線の寄生容量よりも小さくなるように、前段の分周回路に対応する基本セルと後段の分周回路に対応する基本セルを配置することを特徴とする。
【００１５】
本発明の一態様は、前段の分周回路の出力が後段の分周回路の入力となるように電気的に接続された複数の分周回路に第１の信号を入力することにより、第１の信号より低い周波数の第２の信号に変換する多段の分周回路を有する半導体装置の作製方法であって、前段の分周回路の有する配線又は前段の分周回路に電気的に接続された配線の寄生抵抗は、後段の分周回路の有する配線又は後段の分周回路に電気的に接続された配線の寄生抵抗よりも小さくなるように、前段の分周回路に対応する基本セルと後段の分周回路に対応する基本セルを配置することを特徴とする。
【００１６】
本発明の一態様は、前段の分周回路の出力が後段の分周回路の入力となるように電気的に接続された複数の分周回路に第１の信号を入力することにより、第１の信号より低い周波数の第２の信号に変換する多段の分周回路を有する半導体装置の作製方法であって、前段の分周回路の有する配線又は前段の分周回路に電気的に接続された配線の配線長は、後段の分周回路の有する配線又は後段の分周回路に電気的に接続された配線の配線長よりも短くなるように、前段の分周回路に対応する基本セルと後段の分周回路に対応する基本セルを配置することを特徴とする。
【００１７】
本発明の一態様は、前段の分周回路の出力が後段の分周回路の入力となるように電気的に接続された複数の分周回路に第１の信号を入力することにより、第１の信号より低い周波数の第２の信号に変換する多段の分周回路を有する半導体装置の作製方法であって、前段の分周回路の有する配線又は前段の分周回路に電気的に接続された配線と他の配線とが交差する回数は、後段の分周回路の有する配線又は後段の分周回路に電気的に接続された配線と他の配線とが交差する回数よりも少なくなるように、前段の分周回路に対応する基本セルと後段の分周回路に対応する基本セルを配置することを特徴とする。
【発明の効果】
【００１８】
本発明の一態様では、多段の分周回路において、高い周波数の信号が入力及び出力される分周回路に対応する基本セルから優先的に配置して配線接続を行い、周波数の高い信号が入力及び出力される分周回路において配線の寄生容量、寄生抵抗を小さくする。こうして、多段の分周回路全体において消費電流を大きく低減することができる。そのため、消費電流を削減した半導体装置を提供することができる。また、消費電力を削減したＲＦＩＤタグを提供することができる。
【図面の簡単な説明】
【００１９】
【図１】多段の分周回路を示すブロック図。
【図２】論理回路のレイアウトの設計フローを示す図。
【図３】ＲＦＩＤタグとリーダ／ライタの構成を示す図。
【図４】ＲＦＩＤタグのアナログ部の構成を示す図。
【図５】ＲＦＩＤタグのデジタル部の構成を示す図。
【図６】実施例１における多段の分周回路の構成を示す図。
【図７】本発明の一態様の多段の分周回路のレイアウトを示すマスク図。
【図８】従来の多段の分周回路のレイアウトを示すマスク図。
【図９】クロック生成回路内の各基本セルの消費電流を示す図。
【発明を実施するための形態】
【００２０】
以下に、本発明の実施の形態及び実施例を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態及び実施例の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００２１】
（実施の形態１）
多段の分周回路の回路図を図１に示す。なお、周波数を分周することができる最小単位の基本セルが分周回路に相当し、該基本セルを複数段用いることで多段の分周回路を形成することができる。図１において、５段の分周回路１００を例示したが、本発明の一態様は一般にｎ（ｎは２以上の自然数）段の分周回路に適用することができる。
【００２２】
図１中、第ｉ（ｉは５以下の自然数）段の分周回路をＤｉと示し、Ｄｉに入力される信号をＩｎｉ、Ｄｉから出力される信号をＯｕｔｉで示す。第１段の分周回路Ｄ１は入力された信号Ｉｎ１を分周して（周波数を低くして）第２段の分周回路Ｄ２に入力する。同様に、第２段の分周回路Ｄ２乃至第４段の分周回路Ｄ４も入力された信号を分周して後段の分周回路に入力する。第５段の分周回路Ｄ５も入力された信号を分周し、その出力信号Ｏｕｔ５を多段の分周回路１００の出力信号として出力する。第１段の分周回路Ｄ１乃至第５段の分周回路Ｄ５がそれぞれ入力された信号を１／２の周波数の信号に変換して出力する回路の場合、図１に示す多段の分周回路１００は入力された信号Ｉｎ１を１／３２の周波数の信号Ｏｕｔ５に変換して出力する。
【００２３】
一般に、ｎ段の分周回路の場合、第ｉ（ｉはｎ以下の自然数）段の分周回路をＤｉとし、Ｄｉに入力される信号をＩｎｉ、Ｄｉから出力される信号をＯｕｔｉとする。第１段の分周回路は入力された信号Ｉｎ１を分周して（周波数を低くして）第２段の分周回路に入力する。同様に、第２段の分周回路乃至第（ｎ−１）段の分周回路も入力された信号を分周して後段の分周回路に入力する。第ｎ段の分周回路も入力された信号を分周し、その出力信号Ｏｕｔｎを多段の分周回路の出力信号として出力する。第１段の分周回路乃至第ｎ段の分周回路がそれぞれ入力された信号を１／２の周波数の信号に変換して出力する回路の場合、ｎ段の分周回路は入力された信号を１／２ｎの周波数の信号に変換して出力する。
【００２４】
本発明の一態様にかかる半導体装置の作製方法では、Ｉｎｉの周波数が一番高い分周回路に対応する基本セルから優先的にレイアウトすることを特徴とする。即ち、第１段の分周回路Ｄ１に対応する基本セルから順に優先的にレイアウトすることを特徴とする。
【００２５】
例えば、第１段の分周回路の有する配線又は第１段の分周回路に電気的に接続された配線の寄生容量は、第２段の分周回路乃至第５段の分周回路の有する配線又は第２段の分周回路乃至第５段の分周回路に電気的に接続された配線の寄生容量よりも小さくなるように、第１段の分周回路に対応する基本セルと第２段の分周回路乃至第５段の分周回路に対応する基本セルを配置することを特徴とする。
【００２６】
例えば、第１段の分周回路の有する配線又は第１段の分周回路に電気的に接続された配線の寄生抵抗は、第２段の分周回路乃至第５段の分周回路の有する配線又は第２段の分周回路乃至第５段の分周回路に電気的に接続された配線の寄生抵抗よりも小さくなるように、第１段の分周回路に対応する基本セルと第２段の分周回路乃至第５段の分周回路に対応する基本セルを配置することを特徴とする。
【００２７】
例えば、第１段の分周回路の有する配線又は第１段の分周回路に電気的に接続された配線の配線長は、第２段の分周回路乃至第５段の分周回路の有する配線又は第２段の分周回路乃至第５段の分周回路に電気的に接続された配線の配線長よりも短くなるように、第１段の分周回路に対応する基本セルと第２段の分周回路乃至第５段の分周回路に対応する基本セルを配置することを特徴とする。
【００２８】
例えば、第１段の分周回路の有する配線又は第１段の分周回路に電気的に接続された配線と他の配線とが交差する回数は、第２段の分周回路乃至第５段の分周回路の有する配線又は第２段の分周回路乃至第５段の分周回路に電気的に接続された配線と他の配線とが交差する回数よりも少なくなるように、第１段の分周回路に対応する基本セルと第２段の分周回路乃至第５段の分周回路に対応する基本セルを配置することを特徴とする。
【００２９】
更に、第２段の分周回路に対応する基本セルと、第３段の分周回路乃至第５段の分周回路に対応する基本セルとが、上記と同様の関係を満たすように配置してもよい。
【００３０】
更に、第３段の分周回路に対応する基本セルと、第４段の分周回路及び第５段の分周回路に対応する基本セルとが、上記と同様の関係を満たすように配置してもよい。
【００３１】
更に、第４段の分周回路に対応する基本セルと、第５段の分周回路に対応する基本セルとが、上記と同様の関係を満たすように配置してもよい。
【００３２】
なお、分周回路が有する配線又は分周回路に電気的に接続される配線には、分周回路どうしを電気的に接続する配線と、分周回路とそれ以外の回路とを電気的に接続する配線とが含まれる。前者の配線の場合、複数の分周回路が当該配線を共有していることになる。また、１つの分周回路が、分周回路以外の複数の回路と電気的に接続されていれば、１つの分周回路が後者の配線を複数有することになる。いずれにしろ、本発明の一態様では、高い周波数の信号が入力及び出力される配線を、より低い周波数の信号が入力及び出力される配線と比較して、配線長が短く、他の配線との交差が少なくなるように、即ち配線の寄生容量、寄生抵抗が小さくなるように、多段の分周回路に対応する複数の基本セルをレイアウトしていればよい。
【００３３】
従って、本発明の一態様は、前段の分周回路の出力が後段の分周回路の入力となる複数の分周回路を有する半導体装置の作製方法であって、複数の分周回路は、後段の分周回路よりも前段の分周回路の方が、入力側の配線の寄生容量がより小さくなるように配置されており、複数の分周回路は、後段の分周回路よりも前段の分周回路の方が、出力側の配線の寄生容量及び出力を入力に帰還させる配線の寄生容量がより小さくなるように配置されている。
【００３４】
また、本発明の一態様は、前段の分周回路の出力が後段の分周回路の入力となる複数の分周回路を有する半導体装置の作製方法であって、複数の分周回路は、後段の分周回路よりも前段の分周回路の方が、入力側の配線の寄生抵抗がより小さくなるように配置されており、複数の分周回路は、後段の分周回路よりも前段の分周回路の方が、出力側の配線の寄生抵抗及び出力を入力に帰還させる配線の寄生抵抗がより小さくなるように配置されている。
【００３５】
また、本発明の一態様は、前段の分周回路の出力が後段の分周回路の入力となる複数の分周回路を有する半導体装置の作製方法であって、複数の分周回路は、後段の分周回路よりも前段の分周回路の方が、入力側の配線の配線長がより短くなるように配置されており、複数の分周回路は、後段の分周回路よりも前段の分周回路の方が、出力側の配線の配線長及び出力を入力に帰還させる配線の配線長がより短くなるように配置されている。
【００３６】
また、本発明の一態様は、前段の分周回路の出力が後段の分周回路の入力となる複数の分周回路を有する半導体装置の作製方法であって、複数の分周回路は、後段の分周回路よりも前段の分周回路の方が、入力側の配線と他の配線とが交差する回数がより少なくなるように配置されており、複数の分周回路は、後段の分周回路よりも前段の分周回路の方が、出力側の配線と他の配線とが交差する回数及び出力を入力に帰還させる配線と他の配線とが交差する回数がより少なくなるように配置されている。
【００３７】
こうして、多段の分周回路１００全体において消費電流を大きく低減することができる。そのため、消費電流を削減した半導体装置を提供することができる。
【００３８】
（実施の形態２）
本実施の形態では、実施の形態１で示した多段の分周回路を有するＲＦＩＤタグについて説明する。
【００３９】
図３に、ＲＦＩＤタグ２００と、ＲＦＩＤタグ２００と無線通信によってデータの入出力を行うリーダ／ライタ２０１とを有する無線通信システムの構成を示す。ＲＦＩＤタグ２００は、アンテナ２０２と、アンテナ２０２と信号の送受信を行う回路部２０３とを有する。リーダ／ライタ２０１は、アンテナ２０６と、アンテナ２０６と信号の送受信を行う回路部２０７とを有する。ＲＦＩＤタグ２００とリーダ／ライタ２０１とは、アンテナ２０２とアンテナ２０６とによって、変調された搬送波２１１（無線信号ともいう）を送受信することによりデータの入出力を行う。回路部２０３は、アナログ部２０４及びデジタル部２０５を有する。アナログ部２０４は、アンテナ２０２と信号の送受信を行う。デジタル部２０５は、アナログ部２０４と信号の送受信を行う。
【００４０】
ＲＦＩＤタグ２００の内部の回路について更に具体的な構成例を示す。図４に、アナログ部２０４の構成を示す。アナログ部２０４は、共振容量５０１と、帯域フィルタ５０２と、電源回路５０３と、復調回路５０６と、変調回路５０７とを有する。共振容量５０１は、アンテナ２０２が所定の周波数の信号を受信し易くするように設けられている。アンテナ２０２から入力された変調された搬送波は、帯域フィルタ５０２によってノイズを除去され、電源回路５０３及び復調回路５０６に入力される。電源回路５０３は、整流回路５０４及び保持容量５０５を有する。帯域フィルタ５０２を介して入力された変調された搬送波は、整流回路５０４によって整流され、更に保持容量５０５によって平滑化される。こうして、電源回路５０３は直流電圧を生成する。電源回路５０３において生成された直流電圧５１１は電源電圧として、ＲＦＩＤタグ２００が有する回路部２０３内の各回路に供給される。帯域フィルタ５０２を介して入力された変調された搬送波は、復調回路５０６によって復調され、復調された信号５１２はデジタル部２０５に入力される。また、デジタル部２０５から出力された変調信号５１３（変調方式に対応した搬送波を変調するための信号）は、変調回路５０７に入力される。変調回路５０７は、入力された信号に応じて搬送波を負荷変調し、アンテナ２０２に出力する。
【００４１】
図５に、デジタル部２０５の構成を示す。デジタル部２０５は、クロック生成回路３０９と、コード抽出回路３０１と、コード判定回路３０２と、巡回冗長検査回路３０３と、メモリコントローラ３０８と、メモリ３０５と、符号化出力回路３０４とを有する。アナログ部２０４から入力される、変調された搬送波を復調回路５０６によって復調した信号５１２は、コード抽出回路３０１に入力され、信号の有するコードが抽出される。また、アナログ部２０４から入力される信号５１２はクロック生成回路３０９にも入力される。更に、クロック生成回路３０９には信号１１３が入力される。信号１１３はアナログ部２０４の帯域フィルタ５０２から出力された信号である。クロック生成回路３０９は入力された信号から所定の周波数のクロック信号を生成する。生成されたクロック信号はデジタル部２０５の各回路に入力される。コード抽出回路３０１の出力は、コード判定回路３０２に入力され、抽出されたコードが解析される。解析されたコードは、巡回冗長検査回路３０３に入力され、送信エラーを識別するための演算処理が行われる。こうして、巡回冗長検査回路３０３は符号化出力回路３０４にＣＲＣ３１１を出力する。メモリ３０５及びメモリ３０５をコントロールするメモリコントローラ３０８は、コード判定回路３０２から入力される信号に応じて、記憶されたＵＩＤ３１２を符号化出力回路３０４に出力する。コード判定回路３０２は、変調方式に応じた信号（例えば、振幅変調を行う場合か、周波数変調を行う場合かを選択する信号）である変調モード選択信号１１５を符号化出力回路３０４に出力する。また、コード判定回路３０２は、データの伝送速度を複数段階に切り替えるための伝送速度切り替え信号１１４を符号化出力回路３０４に出力する。符号化出力回路３０４は、変調モードに応じた変調信号（例えば、振幅変調信号または周波数変調信号）を出力する。符号化出力回路３０４から出力される変調信号５１３は、アナログ部２０４の変調回路５０７に入力される。
【００４２】
実施の形態１等で説明した多段の分周回路は、クロック生成回路３０９の一部に用いることができる。
【００４３】
デジタル部２０５全体の消費電流のうち、クロック生成回路３０９の消費電流が占める割合は他の回路（コード抽出回路３０１、コード判定回路３０２、符号化出力回路３０４、巡回冗長検査回路３０３、メモリコントローラ３０８等）の消費電流と比較して非常の大きい。デジタル部２０５全体の消費電流のうち、クロック生成回路３０９の消費電流が占める割合は５０％以上、例えば８０％程度である。本発明の一態様にかかる半導体装置の作製方法を用いてクロック生成回路３０９中の多段の分周回路を作製することにより、クロック生成回路３０９の消費電流を削減することができるので、デジタル部２０５の消費電流を大きく削減することができる。そのため、ＲＦＩＤタグ２００の消費電流を大幅に削減することができる。
【００４４】
本実施の形態は他の実施の形態と自由に組み合わせて実施することができる。
【実施例１】
【００４５】
本発明の一態様にかかる半導体装置の作製方法についてより具体的に説明する。
【００４６】
図６は、図１に示した多段の分周回路１００を、ＤＦＦを用いた基本セル１０３、基本セル１０４、基本セル１０５、基本セル１０６、基本セル１０７によって作製した例である。基本セル１０３が第１段の分周回路に対応し、基本セル１０４が第２段の分周回路に対応し、基本セル１０５が第３段の分周回路に対応し、基本セル１０６が第４段の分周回路に対応し、基本セル１０７が第５段の分周回路に対応する。ＤＦＦはＤ型フリップフロップ回路である。なお、図６において５段の分周回路１００を例示したが、本発明の一態様は一般にｎ（ｎは２以上の自然数）段の分周回路に適用することができる。
【００４７】
基本セル１０３において、ＣＬＫ端子には配線１００１が電気的に接続され、Ｄ端子及びＱＢ端子には配線１００３が電気的に接続され、Ｑ端子には配線１００４が電気的に接続される。
【００４８】
基本セル１０４において、ＣＬＫ端子には配線１００３が電気的に接続され、Ｄ端子及びＱＢ端子には配線１００５が電気的に接続され、Ｑ端子には配線１００６が電気的に接続される。
【００４９】
基本セル１０５において、ＣＬＫ端子には配線１００５が電気的に接続され、Ｄ端子及びＱＢ端子には配線１００７が電気的に接続され、Ｑ端子には配線１００８が電気的に接続される。
【００５０】
基本セル１０６において、ＣＬＫ端子には配線１００７が電気的に接続され、Ｄ端子及びＱＢ端子には配線１００９が電気的に接続され、Ｑ端子には配線１０１０が電気的に接続される。
【００５１】
基本セル１０７において、ＣＬＫ端子には配線１００９が電気的に接続され、Ｄ端子及びＱＢ端子には配線１０１１が電気的に接続され、Ｑ端子には配線１０１２が電気的に接続される。
【００５２】
配線１００１に入力される信号が多段の分周回路１００の入力信号となり、配線１０１１に出力される信号が多段の分周回路１００の出力信号となる。
【００５３】
基本セル１０３乃至基本セル１０７を構成するＤＦＦはそれぞれ、ＱＢ端子がＤ端子に接続されており、ＣＬＫ端子に入力された信号の周波数を１／２にしてＱ端子及びＱＢ端子から出力する。よって、配線１００１に１３．５６ＭＨｚの周波数の信号が入力されると、配線１００３及び配線１００４には６．７８ＭＨｚの周波数の信号が入力され、配線１００５及び配線１００６には３．３９ＭＨｚの周波数の信号が入力され、配線１００７及び配線１００８には１．６９５ＭＨｚの周波数の信号が入力され、配線１００９及び配線１０１０には０．８４７５ＭＨｚの周波数の信号が入力され、配線１０１１及び配線１０１２には０．４２３７５ＭＨｚの周波数の信号が入力される。こうして、多段の分周回路１００は入力された１３．５６ＭＨｚの周波数の信号を１／３２の周波数の信号に変換して出力する。
【００５４】
図７は、本発明の一態様を用いて作製したフォトマスクである。図７中、図６に対応する基本セル及び配線を図６と同じ符号で示す。一方、図８は、従来の自動配置配線ツールを用いた作製したフォトマスクである。図８中、図６に対応する基本セル及び配線を図６と同じ符号で示す。
【００５５】
本発明の一態様の構成である図７と従来例である図８を比較すると、本発明の一態様の構成では、高周波の信号が入力される基本セルを優先的に配置し、当該基本セルに電気的に接続される配線の配線長を短く、他の配線と交差する回数を少なくするように配置している。例えば、本発明の一態様の構成では、従来例を比較して、多段の分周回路１００において一番高い周波数の信号が入力される配線１００１の配線長が短くなるように基本セル１０３乃至基本セル１０７が配置されている。また、多段の分周回路１００において二番目に高い周波数の信号が入力される配線１００４の配線長が短く、他の配線と交差する回数を少なくなるように基本セル１０３乃至基本セル１０７が配置されている。多段の分周回路１００において三番目に高い周波数の信号が入力される配線１００５の配線長が短く、他の配線と交差する回数を少なくなるように基本セル１０３乃至基本セル１０７が配置されている。
【００５６】
図９は、図６で示した多段の分周回路１００を用いたＲＦＩＤタグのクロック生成回路において、基本セル１０３乃至基本セル１０７それぞれの消費電流をシミュレーションして導出し、その割合を示した図である。図９（Ａ）は図８で示した従来の自動配置配線ツールを用いて多段の分周回路を作製した場合の割合であり、図９（Ｂ）は図７で示した本発明の一態様を用いて多段の分周回路を作製した場合の割合である。図９（Ｂ）は図９（Ａ）における消費電流を１とした場合の消費電流の割合を示している。
【００５７】
本発明の一態様では従来と比較して、高い周波数の信号が入力される基本セルほど、消費電流が低減されていることがわかる。こうして、ＲＦＩＤタグのクロック生成回路全体において２２％の消費電流を削減することができる。
【００５８】
本実施例は、実施の形態と組み合わせて実施することができる。
【符号の説明】
【００５９】
１００    分周回路
１０３    基本セル
１０４    基本セル
１０５    基本セル
１０６    基本セル
１０７    基本セル
１１３    信号
１１４    伝送速度切り替え信号
１１５    変調モード選択信号
２００    ＲＦＩＤタグ
２０１    リーダ／  ライタ
２０２    アンテナ
２０３    回路部
２０４    アナログ部
２０５    デジタル部
２０６    アンテナ
２０７    回路部
２１１    変調された搬送波
３０１    コード抽出回路
３０２    コード判定回路
３０３    巡回冗長検査回路
３０４    符号化出力回路
３０５    メモリ
３０８    メモリコントローラ
３０９    クロック生成回路
３１１    ＣＲＣ
３１２    ＵＩＤ
５０１    共振容量
５０２    帯域フィルタ
５０３    電源回路
５０４    整流回路
５０５    保持容量
５０６    復調回路
５０７    変調回路
５１１    直流電圧
５１２    信号
５１３    変調信号
１００１    配線
１００３    配線
１００４    配線
１００５    配線
１００６    配線
１００７    配線
１００８    配線
１００９    配線
１０１０    配線
１０１１    配線
１０１２    配線
【図１】
2010103504.tif 000003
【図２】
2010103504.tif 000004
【図３】
2010103504.tif 000005
【図４】
2010103504.tif 000006
【図５】
2010103504.tif 000007
【図６】
2010103504.tif 000008
【図９】
2010103504.tif 000009
【図７】
2010103504.tif 000010
【図８】
2010103504.tif 000011