(57)【要約】【課題】複数の階調値について駆動電流の誤差を抑制する。【解決手段】初期化期間ＰRSにおいては、駆動トランジスタTDRのゲートの電位ＶGを初期化することで駆動トランジスタTDRを導通させる。補償期間においては、駆動トランジスタTDRをダイオード接続することで、駆動トランジスタTDRのゲート・ソース間の電圧を閾値電圧ＶTHに漸近させる第１の補償動作を、当該画素回路Ｕに対して指定された階調値Ｄに応じて可変に設定された時間長ｔ１にわたって実行する。書込期間ＰWRにおいては、第１電極Ｌ１に階調電位ＶDATAを供給することで、駆動トランジスタTDRのゲート・ソース間の電圧を階調値Ｄに応じた電圧に変化させる。駆動期間ＰDRにおいては、第１電極Ｌ１対する電位の供給を停止することで、駆動トランジスタTDRのゲート・ソース間の電圧に応じた駆動電流ＩDRを発光素子Ｅに供給する。【選択図】図３
2010078946.tif 000002
【特許請求の範囲】
【請求項１】
第１電極および第２電極を有する容量素子と、
前記第２電極にゲートが接続されるＰチャネル型の駆動トランジスタと、
発光素子と、を具備する画素回路を駆動する方法であって、
前記駆動トランジスタのゲートの電位を初期化期間にて初期化することで前記駆動トランジスタを導通させ、
前記初期化期間の経過後の補償期間において、前記第１電極に第１基準電位を供給し、前記駆動トランジスタをダイオード接続することで、前記駆動トランジスタのゲート・ソース間の電圧を前記駆動トランジスタの閾値電圧に漸近させる第１の補償動作を、当該画素回路に指定された階調値に応じて可変に設定された時間長にわたって実行し、
前記補償期間の経過後の書込期間において、前記階調値に応じた階調電位を信号線から前記第１電極に供給することで、前記駆動トランジスタのゲート・ソース間の電圧を前記階調値に応じた電圧に変化させ、
前記書込期間の経過後の駆動期間において、前記駆動トランジスタのゲート・ソース間の電圧に応じた駆動電流を前記発光素子に供給する、
画素回路の駆動方法。
【請求項２】
前記書込期間において、前記駆動トランジスタをダイオード接続したうえで前記第１電極に前記階調電位を供給することで、前記駆動トランジスタのゲート・ソース間の電圧を、前記階調値に応じた電圧に変化させるとともに前記駆動トランジスタの閾値電圧に漸近させる第２の補償動作を行う、
請求項１に記載の画素回路の駆動方法。
【請求項３】
前記発光素子の一方の電極は前記駆動トランジスタのドレインに接続され、
前記初期化期間、前記補償期間および前記書込期間において、前記発光素子の他方の電極に第１電位を供給することで、前記発光素子の閾値電圧を下回るように前記発光素子の両端間の電圧を設定し、
前記駆動期間において、前記発光素子の他方の電極に第２電位を供給することで、前記発光素子の閾値電圧を上回るように前記発光素子の両端間の電圧を設定する、
請求項１または請求項２に記載の画素回路の駆動方法。
【請求項４】
前記駆動電流の経路上に設けられたスイッチング素子を備え、
前記補償期間および前記書込期間において前記スイッチング素子をオフ状態にする一方、前記駆動期間において前記スイッチング素子をオン状態にすることで前記駆動電流を前記発光素子に供給する、
請求項１または請求項２に記載の画素回路の駆動方法。
【請求項５】
前記階調電位の供給による前記駆動トランジスタのゲートの電位の変化量が大きいほど前記第１の補償動作の時間長が短くなるように、前記補償期間における前記第１の補償動作の時間長を設定する請求項１から請求項４の何れかに記載の画素回路の駆動方法。
【請求項６】
前記補償期間において、前記第１基準電位を前記信号線から前記第１電極に供給して前記補償動作を実行し、前記信号線の前記第１基準電位を第２基準電位に変化させて前記駆動トランジスタをオフ状態に遷移させることで前記第１の補償動作を停止する、
請求項１から請求項５の何れかに記載の画素回路の駆動方法。
【請求項７】
前記階調値が所定値を下回る場合には、前記第１の補償動作の時間長を、前記階調値に依存しない所定値に設定する、
請求項１から請求項６の何れかに記載の画素回路の駆動方法。
【請求項８】
画素回路と、前記画素回路を駆動する駆動回路とを具備し、
前記画素回路は、
第１電極および第２電極を有する容量素子と、
前記第２電極にゲートが接続されたＰチャネル型の駆動トランジスタと、
発光素子と、
信号線と前記第１電極との間に介在する第１スイッチング素子と、
前記駆動トランジスタのゲートの電位を初期化するための初期化電位が供給される初期化線と前記駆動トランジスタのゲートとの間に介在する第２スイッチング素子と、
前記駆動トランジスタのゲートとドレインとの間に介在する第３スイッチング素子と、を備え、
前記駆動回路は、
初期化期間において、前記第２スイッチング素子をオン状態にし、
前記初期化期間の経過後の補償期間において、前記第２スイッチング素子をオフ状態にし、前記信号線に供給される電位を第１基準電位に設定するとともに前記第１スイッチング素子および前記第３スイッチング素子をオン状態にすることで、前記駆動トランジスタのゲート・ソース間の電圧を前記駆動トランジスタの閾値電圧に漸近させる補償動作を、当該画素回路の階調値に応じて可変に設定された時間長にわたって実行し、
前記補償期間の経過後の書込期間において、前記第１スイッチング素子をオン状態に維持するとともに、前記信号線に供給される電位を前記階調値に応じた階調電位に設定し、
前記書込期間の経過後の駆動期間において、前記第１スイッチング素子をオフ状態にする、
発光装置。
【請求項９】
前記駆動電流の経路上に設けられた第４スイッチング素子をさらに備え、
前記駆動回路は、前記補償期間および前記書込期間において前記第４スイッチング素子をオフ状態にする一方、前記駆動期間において前記第４スイッチング素子をオン状態にすることで、前記駆動電流を前記発光素子に供給する、
請求項８に記載の発光装置。
【請求項１０】
請求項８または請求項９に記載の発光装置を具備する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬ（Electroluminescence）素子などの発光素子を駆動する技術に関する。
【背景技術】
【０００２】
発光素子に供給される駆動電流の電流量を駆動トランジスタが制御する発光装置においては、駆動トランジスタや発光素子の電気的な特性の誤差（目標値からの相違や各素子間のバラツキ）が問題となる。特許文献１には、駆動トランジスタのゲート−ソース間に介在する保持容量の両端間の電圧を、駆動トランジスタの閾値電圧に設定してから階調値に応じた電圧に変化させることで、駆動トランジスタの閾値電圧および移動度の誤差（ひいては駆動電流の電流量の誤差）を補償する技術が開示されている。
【特許文献１】特開２００７−３１０３１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、特許文献１の技術で駆動電流の誤差が有効に補償されるのは特定の階調値が指定された場合に限定され、階調値によっては駆動電流の誤差を解消できない場合がある。以上の事情に鑑みて、本発明は、複数の階調値について駆動電流の誤差を抑制することを目的とする。
【課題を解決するための手段】
【０００４】
以上の課題を解決するために、本発明は、第１電極および第２電極を有する容量素子と、第２電極にゲートが接続されるＰチャネル型の駆動トランジスタと、発光素子と、を具備する画素回路を駆動する方法であって、駆動トランジスタのゲートの電位を初期化期間にて初期化することで駆動トランジスタを導通させ、初期化期間の経過後の補償期間において、第１電極に第１基準電位を供給し、駆動トランジスタをダイオード接続することで、駆動トランジスタのゲート・ソース間の電圧を駆動トランジスタの閾値電圧に漸近させる第１の補償動作を、当該画素回路に指定された階調値に応じて可変に設定された時間長にわたって実行し、補償期間の経過後の書込期間において、階調値に応じた階調電位を信号線から第１電極に供給することで、駆動トランジスタのゲート・ソース間の電圧を階調値に応じた電圧に変化させ、書込期間の経過後の駆動期間において、駆動トランジスタのゲート・ソース間の電圧に応じた駆動電流を発光素子に供給する。
【０００５】
以上の方法においては、補償期間における補償動作（第１の補償動作）の時間長が階調値（あるいは階調電位）に応じて可変に設定されるから、複数の階調値について駆動電流の誤差を有効に抑制することが可能である。
【０００６】
本発明の好適な態様では、書込期間において、駆動トランジスタをダイオード接続したうえで第１電極に階調電位を供給することで、駆動トランジスタのゲート・ソース間の電圧を、階調値に応じた電圧に変化させるとともに駆動トランジスタの閾値電圧に漸近させる第２の補償動作を行う。この態様によれば、駆動トランジスタのゲート・ソース間の電圧を閾値電圧に漸近させる補償動作が、補償期間に加えて書込期間でも実行されるから、書込期間において補償動作が行われない構成に比べて補償期間の時間長を短くすることができる。
【０００７】
本発明の好適な態様では、発光素子の一方の電極（例えば陽極）は駆動トランジスタのドレインに接続され、初期化期間、補償期間および書込期間において、発光素子の他方の電極（例えば陰極）に第１電位を供給することで、発光素子の閾値電圧を下回るように発光素子の両端間の電圧を設定し、駆動期間において、発光素子の他方の電極に供給される電位を第１電位から第２電位に変化させることで、発光素子の閾値電圧を上回るように発光素子の両端間の電圧を設定する。この態様によれば、発光素子の他方の電極に供給される電位を変化させることで発光素子のオン状態およびオフ状態を切り替えることができるから、発光素子に対する駆動電流の供給の可否を決定するためのスイッチング素子を駆動電流の経路上に設けなくて済む。従って、画素回路の構成を簡素化できるという利点がある。
【０００８】
本発明の好適な態様では、駆動電流の経路上に設けられたスイッチング素子を備え、補償期間および書込期間においてスイッチング素子をオフ状態にする一方、駆動期間においてスイッチング素子をオン状態にすることで、駆動電流を発光素子に供給する。この態様によれば、補償期間および書込期間においてスイッチング素子はオフ状態であるから、発光素子における電極の電位を変化させなくても発光素子は確実にオフ状態（非発光状態）になる。
【０００９】
以上の態様において、階調電位の供給による駆動トランジスタのゲートの電位の変化量が大きいほど、補償期間における第１の補償動作の時間長が短くなるという傾向を前提とすれば、階調電位の供給による駆動トランジスタのゲートの電位の変化量が大きいほど第１の補償動作の時間長が短くなるように、補償期間における第１の補償動作の時間長が設定される。
【００１０】
また、以上の態様では、補償期間において、第１基準電位を信号線から第１電極に供給して補償動作を実行し、信号線の第１基準電位を第２基準電位に変化させて駆動トランジスタをオフ状態に遷移させることで第１の補償動作を停止することもできる。この態様においては、補償期間における画素回路の駆動（第１の補償動作の実行および停止）に信号線が兼用されるから、補償期間にて画素回路を駆動するための配線を信号線とは別個に形成した構成と比較して、配線数が削減されて構成が簡素化されるという利点がある。
【００１１】
ところで、階調値が小さいほど、駆動電流の誤差を有効に低減できる補償動作の時間長が長くなるという傾向のもとで、階調値が小さい場合にも駆動電流の誤差を完全に低減しようとすれば、補償動作の時間長を過度に長くする必要がある。そこで、本発明の好適な態様において、階調値が所定値を下回る場合には、補償動作の時間長を、階調値に依存しない所定値に設定する（すなわち補償動作の時間長に上限値を設定する）。以上の方法によれば、階調値が小さい場合にも補償動作の時間長が適度な長さに抑制されるという利点がある。
【００１２】
本発明に係る発光装置は、画素回路と、画素回路を駆動する駆動回路とを具備し、画素回路は、第１電極および第２電極を有する容量素子と、第２電極にゲートが接続されたＰチャネル型の駆動トランジスタと、発光素子と、信号線と第１電極との間に介在する第１スイッチング素子と、駆動トランジスタのゲートの電位を初期化するための初期化電位が供給される初期化線と駆動トランジスタのゲートとの間に介在する第２スイッチング素子と、駆動トランジスタのゲートとドレインとの間に介在する第３スイッチング素子と、を備え、駆動回路は、初期化期間において、第２スイッチング素子をオン状態にし、初期化期間の経過後の補償期間において、第２スイッチング素子をオフ状態にし、信号線に供給される電位を第１基準電位に設定するとともに第１スイッチング素子および第３スイッチング素子をオン状態にすることで、駆動トランジスタのゲート・ソース間の電圧を駆動トランジスタの閾値電圧に漸近させる補償動作を、当該画素回路の階調値に応じて可変に設定された時間長にわたって実行し、補償期間の経過後の書込期間において、第１スイッチング素子をオン状態に維持するとともに、信号線に供給される電位を階調値に応じた階調電位に設定し、書込期間の経過後の駆動期間において、第１スイッチング素子をオフ状態にする。以上の発光装置によれば、本発明の駆動方法の同様の効果が実現される。
【００１３】
本発明に係る発光装置の好適な態様として、駆動電流の経路上に設けられた第４スイッチング素子をさらに備え、駆動回路は、補償期間および書込期間において第４スイッチング素子をオフ状態にする一方、駆動期間において第４スイッチング素子をオン状態にすることで、駆動電流を前記発光素子に供給することもできる。
【００１４】
本発明に係る発光装置は、各種の電子機器に利用される。電子機器の典型例は、発光装置を表示装置として利用した機器である。本発明に係る電子機器としてはパーソナルコンピュータや携帯電話機が例示される。もっとも、本発明に係る発光装置の用途は画像の表示に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成するための露光装置（光ヘッド）としても本発明の発光装置が適用される。
【発明を実施するための最良の形態】
【００１５】
＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る発光装置のブロック図である。発光装置１００は、画像を表示する表示体として電子機器に搭載される。図１に示すように、発光装置１００は、複数の画素回路Ｕが配列された素子部１０と、各画素回路Ｕを駆動する駆動回路３０とを具備する。駆動回路３０は、走査線駆動回路３２と信号線駆動回路３４と電位制御回路３６とを含んで構成される。駆動回路３０は、例えば複数の集積回路に分散して実装される。ただし、駆動回路３０の少なくとも一部は、基板上に形成された薄膜トランジスタで構成され得る。
【００１６】
素子部１０には、Ｘ方向に延在するｍ本の走査線１２と、Ｘ方向に交差するＹ方向に延在するｎ本の信号線１４とが形成される（ｍ，ｎは自然数）。複数の画素回路Ｕは、各走査線１２と各信号線１４との交差に配置されて縦ｍ行×横ｎ列の行列状に配列する。また、素子部１０には、走査線１２とともにＸ方向に延在するｍ本の給電線１６が形成される。
【００１７】
走査線駆動回路３２は、所定の順番で順次にアクティブレベル（ローレベル）になる走査信号ＧA（ＧA[1]〜ＧA[m]）を各走査線１２に出力することで各画素回路Ｕを行単位で順次に選択する。電位制御回路３６は、電位ＶCT（ＶCT[1]〜ＶCT[m]）を生成して各給電線１６に出力する。
【００１８】
信号線駆動回路３４は、画素回路Ｕの動作を規定する信号Ｓ（Ｓ[1]〜Ｓ[n]）を生成して各信号線１４に出力する。図１に示すように、信号線駆動回路３４は、各信号線１４に対応するｎ個の単位回路４０を具備する。第ｊ番目（ｊ＝１〜ｎ）の単位回路４０は信号Ｓ[j]を第ｊ番目の信号線１４に出力する。例えば、単位回路４０は、信号Ｓ[j]を、走査線駆動回路３２による選択行の第ｊ列目の画素回路Ｕに指定された階調値Ｄに対応する電位（以下「階調電位」という）ＶDATAに設定する。
【００１９】
図２は、画素回路Ｕの回路図である。図２においては、第ｉ行（ｉ＝１〜ｍ）に属する第ｊ列の１個の画素回路Ｕのみが代表的に図示されている。図２に示すように、素子部１０には、Ｘ方向に延在する第１制御線２０および第２制御線２２がｍ本の走査線１２の各々に対応して設けられる。第１制御線２０および第２制御線２２の各々には、駆動回路３０（例えば走査線駆動回路３２）から所定の信号が供給される。より具体的には、第１制御線２０には初期化信号Ｇrst[i]が供給され、第２制御線２２には制御信号ＧC[i]が供給される。また、図２に示すように、素子部１０には、Ｙ方向に延在する初期化線２４が信号線１４に対応して設けられる。初期化線２４には、図示しない電源回路から初期化電位Ｖrstが供給される。
【００２０】
図２に示すように、画素回路Ｕは、発光素子Ｅと、駆動トランジスタTDRと、第１スイッチング素子Tr1と、第２スイッチング素子Tr2と、第３スイッチング素子Tr3と、容量素子Ｃ0（容量値cp0）と、保持容量Ｃ1（容量値cp1）とを含んで構成される。発光素子Ｅと駆動トランジスタＴDRとは、給電線１８と給電線１６を結ぶ経路上に直列に接続される。給電線１８には電源回路（図示略）から所定の電位ＶELが供給される。発光素子Ｅは、相対向する陽極と陰極との間に有機ＥＬ材料の発光層を介在させた有機ＥＬ素子である。図２に示すように、発光素子Ｅの陽極は駆動トランジスタTDRに接続され、陰極は給電線１６に接続される。図２に示すように、発光素子Ｅには容量Ｃ2（容量値ｃp2）が付随する。
【００２１】
図２に示すように、駆動トランジスタTDRは、給電線１８にソースが接続されるとともにドレインが発光素子Ｅの陽極に接続されたＰチャネル型のトランジスタ（例えば薄膜トランジスタ）である。容量素子Ｃ0は、第１電極Ｌ１および第２電極Ｌ２を有し、第２電極Ｌ２は駆動トランジスタTDRのゲートに接続される。第１電極Ｌ１と信号線１４との間には、Ｐチャネル型のトランジスタである第１スイッチング素子Tr1が介在する。第１スイッチング素子Tr1のゲートは走査線１２に接続される。走査信号ＧA[i]がローレベルに遷移すると第１スイッチング素子Tr1がオン状態になって第１電極Ｌ１と信号線１４とが導通する一方、走査信号ＧA[i]がハイレベルに遷移すると第１スイッチング素子Tr1はオフ状態になって第１電極Ｌ１と信号線１４とが非導通になる。
【００２２】
図２に示すように、駆動トランジスタTDRのゲートと初期化線２４との間には、Ｐチャネル型のトランジスタである第２スイッチング素子Tr2が介在する。第２スイッチング素子Tr2のゲートは第１制御線２０に接続される。初期化信号Ｇrst[i]がローレベルに遷移すると第２スイッチング素子Tr2がオン状態になって駆動トランジスタTDRのゲートと初期化線２４とが導通する一方、初期化信号Ｇrst[i]がハイレベルに遷移すると第２スイッチング素子Tr2がオフ状態になって駆動トランジスタTDRのゲートと初期化線２４とが非導通になる。
【００２３】
図２に示すように、駆動トランジスタTDRのゲートとドレインとの間には、Ｐチャネル型のトランジスタである第３スイッチング素子Tr3が介在する。第３スイッチング素子Tr3のゲートは第２制御線２２に接続される。制御信号ＧC[i]がローレベルに遷移すると第３スイッチング素子Tr3がオン状態になって駆動トランジスタTDRのゲートとドレインとが導通する一方、制御信号ＧC[i]がハイレベルに遷移すると第３スイッチング素子Tr3がオフ状態になって駆動トランジスタTDRのゲートとドレインとが非導通になる。
【００２４】
図２に示すように、駆動トランジスタTDRのゲートとソースとの間には、保持容量Ｃ1が介在する。保持容量Ｃ1は、駆動トランジスタTDRのゲート・ソース間の電圧を保持するための手段であり、保持容量Ｃ1の一方の電極は駆動トランジスタTDRのゲートに接続され、他方の電極は給電線１８に接続される。
【００２５】
次に、図３を参照して、第ｉ行に属する第ｊ列目の画素回路Ｕに着目して駆動回路３０の動作（画素回路Ｕを駆動する方法）を説明する。図３に示すように、走査線駆動回路３２は、垂直走査期間内の第ｉ番目の選択期間ＰSLにて走査信号ＧA[i]をローレベルに設定する。走査信号ＧA[i]がローレベルに設定されると、第ｉ行に属するｎ個の画素回路Ｕの第１スイッチング素子Tr1が同時にオン状態に遷移する。
【００２６】
図３に示すように、選択期間ＰSLは、初期化期間ＰRSと補償期間ＰCPと書込期間ＰWRとを含む。初期化期間ＰRSにおいては、駆動トランジスタTDRのゲートの電位ＶGを初期化することで駆動トランジスタTDRを導通させる。初期化期間ＰRSの経過後の補償期間ＰCPにおいては、駆動トランジスタTDRをダイオード接続することで、駆動トランジスタTDRのゲート・ソース間の電圧ＶGSを駆動トランジスタＴDRの閾値電圧ＶTHに漸近させる。補償期間ＰCPの経過後の書込期間ＰWRにおいては、駆動トランジスタTDRの電圧ＶGSを、補償期間ＰCPにて設定された電圧から画素回路Ｕに対して指定された階調値Ｄに応じた電圧に変化させる。選択期間ＰSLの経過後の駆動期間ＰDRにおいては、駆動トランジスタTDRの電圧ＶGSに応じた駆動電流ＩDRを発光素子Ｅに供給する。発光素子Ｅは、駆動電流ＩDRに応じた輝度で発光する。以下では、初期化期間ＰRSと補償期間ＰCPと書込期間ＰWRと駆動期間ＰDRとに区分して、画素回路Ｕの具体的な動作を説明する。
【００２７】
［１］初期化期間ＰRS（図４）
図３に示すように、駆動回路３０（例えば走査線駆動回路３２）は、初期化信号Ｇrst[i]をローレベルに設定する。従って、図４に示すように、第２スイッチング素子Tr2がオン状態に遷移し、駆動トランジスタTDRのゲートは第２スイッチング素子Tr2を介して初期化線２４に導通する。これにより、駆動トランジスタTDRのゲートの電位ＶGは、初期化電位Ｖrstに設定される。また、駆動トランジスタTDRのソースの電位ＶSは一定の電位ＶEL（＞Ｖrst）に維持される。従って、駆動トランジスタTDRのゲート・ソース間の電圧ＶGSが定電位ＶELと初期化電位Ｖrstとの差分の電圧ＶGS1（＝ＶEL−Ｖrst）に初期化される。
【００２８】
初期化電位Ｖrstは、以下の数式(1)のように、駆動トランジスタTDRのゲート・ソース間の電圧ＶGS1が駆動トランジスタTDRの閾値電圧ＶTHを充分に上回るように設定される。従って、初期化期間ＰRSにおいては、駆動トランジスタTDRはオン状態になる。
ＶGS1＝ＶEL−Ｖrst≫ＶTH  ……(1)
【００２９】
図３に示すように、電位制御回路３６は、給電線１６に出力する電位ＶCT[i]を第１電位ＶCT1に設定する。第１電位ＶCT1は、以下の数式(2)のように、給電線１８の電位ＶELとの差分の電圧（＝ＶEL−ＶCT1）が発光素子Ｅの閾値電圧ＶTH_OLEDを充分に下回るように設定される。従って、初期化期間ＰRSにおいては、発光素子Ｅがオフ状態（非発光状態）になる。
ＶEL−ＶCT1≪ＶTH_OLED  ……(2)
【００３０】
また、図３に示すように、駆動回路３０は、制御信号ＧC[i]をローレベルに設定する。従って、図４に示すように、第３スイッチング素子Tr3がオン状態に遷移し、駆動トランジスタTDRのドレインとゲートとは第３スイッチング素子Tr3を介して接続（ダイオード接続）される。前述したように、駆動トランジスタTDRのゲートは第２スイッチング素子Tr2を介して初期化線２４と導通するから、駆動トランジスタTDRのドレインは、第３スイッチング素子Tr3および第２スイッチング素子Tr2を介して初期化線２４と導通する。これにより、駆動トランジスタTDRのドレインの電位は初期化電位Ｖrstに設定（リセット）される。
【００３１】
前述したように駆動トランジスタTDRはオン状態であり、発光素子Ｅはオフ状態であるから、駆動トランジスタTDRのソースとドレインとの間を流れる電流Ｉdsが、駆動トランジスタTDRのドレインから、第３スイッチング素子Tr3および第２スイッチング素子Tr2を介して初期化線２４へ流れる。電流Ｉdsは、以下の数式(3)で表現される。数式(3)のμは駆動トランジスタTDRの移動度である。また、Ｗ/Ｌは、駆動トランジスタＴDRのチャネル長Ｌに対するチャネル幅Ｗの相対比であり、Ｃoxは、駆動トランジスタＴDRのゲート絶縁膜の単位面積あたりの容量である。
Ｉds＝１/２・μ・Ｗ/Ｌ・Ｃox・（ＶGS−ＶTH）２  ……(3)
【００３２】
さらに、図３および図４に示すように、信号線駆動回路３４は信号Ｓ[j]を第１基準電位ＶREF1に設定する。初期化期間ＰRSにおいて第１スイッチング素子Tr1はオン状態であるから、容量素子Ｃ0における第１電極Ｌ１は第１スイッチング素子Tr1を介して信号線１４に導通する。従って、第１電極Ｌ１の電位は第１基準電位ＶREF1に設定される。一方、容量素子Ｃ0における第２電極Ｌ２の電位（駆動トランジスタTDRのゲートの電位ＶG）は初期化電位Ｖrstに設定されるから、容量素子Ｃ0の両端間の電圧はＶREF1−Ｖrstに保持される。
【００３３】
［２］補償期間ＰCP（図５，図６）  
図３に示すように、補償期間ＰCPは動作期間ＰCP1と保持期間ＰCP2とに区分される。動作期間ＰCP1は、補償期間ＰCPの始点（初期化期間ＰRSの終点）から時間長ｔ1が経過するまでの期間であり、保持期間ＰCP2は補償期間ＰCPの残余の期間（動作期間ＰCP1の終点から補償期間ＰCPの終点までの期間）である。動作期間ＰCP1の時間長ｔ1は、画素回路Ｕに指定された階調値Ｄに応じて可変に設定される。より具体的には、図３に示すように、階調値Ｄが高階調（高輝度）を指定する場合の時間長ｔ1は、階調値Ｄが低階調（低輝度）を指定する場合の時間長ｔ1と比較して短い。なお、動作期間ＰCP1の時間長ｔ1の設定については後述する。
【００３４】
図３に示すように、動作期間ＰCP1が開始すると、駆動回路３０は、初期化信号Ｇrst[i]をハイレベルに設定する。従って、図５に示すように、第２スイッチング素子Tr2がオフ状態に遷移する。一方、制御信号ＧC[i]がローレベルに維持されることで、駆動トランジスタTDRは引き続きダイオード接続される。また、電位制御回路３６は電位ＶCT[i]を第１電位ＶCT1に維持し、信号線駆動回路３４は信号Ｓ[j]を第１基準電位ＶREF1に維持する。
【００３５】
従って、数式(3)の電流Ｉdsは、第３スイッチング素子Tr3を介して駆動トランジスタTDRのゲートへ流れ込む。これにより、容量素子Ｃ0、保持容量Ｃ1に電荷が充電され、図３に示すように駆動トランジスタTDRのゲートの電位ＶGは徐々に上昇する。駆動トランジスタTDRのソースの電位ＶSは給電線１８の電位ＶELに固定されるから、駆動トランジスタTDRのゲート・ソース間の電圧ＶGSはゲートの電位ＶGの上昇とともに低下する。数式(3)から理解されるように電圧ＶGSが低下して閾値電圧ＶTHに接近するほど電流Ｉdsは減少する。したがって、補償期間ＰCPの動作期間ＰCP1においては、駆動トランジスタTDRの電圧ＶGSは、初期化期間ＰRSにて設定された電圧ＶGS1（ＶGS1＝ＶEL−Ｖrst）から経時的に低下して閾値電圧ＶTHに漸近する。
【００３６】
以上のように電圧ＶGSを閾値電圧ＶTHに漸近させる動作（以下「第１の補償動作」という）は、電圧ＶGSが閾値電圧ＶTHに到達する前に保持期間ＰCP2の始点（補償期間ＰCPの始点から時間長ｔ1が経過した時点）にて停止する。駆動トランジスタTDRのゲート・ソース間の電圧ＶGSは、保持期間ＰCP2の始点が到来した時点の電圧ＶGS2に設定される。第１の補償動作の停止を以下に詳述する。
【００３７】
図３および図６に示すように、保持期間ＰCP2が開始すると、信号線駆動回路３４は信号Ｓ[j]を第２基準電位ＶREF2に変化させる。第２基準電位ＶREF2は第１基準電位ＶREF1を上回る。第１スイッチング素子Tr1は動作期間ＰCP1に引続きオン状態を維持するから、容量素子Ｃ0における第１電極Ｌ１の電位は第１基準電位ＶREF1から第２基準電位ＶREF2へ変化する。そして、駆動トランジスタＴDRのゲートの電位ＶGは、第１電極Ｌ１の電位の変化量△Ｖ1（△Ｖ1＝ＶREF2-ＶREF1）に応じて変化（上昇）する。保持期間ＰCP2の開始の直後におけるＶGの変化量は、第１電極Ｌ１の電位の変化量△Ｖ1を容量素子Ｃ0と保持容量Ｃ1と容量Ｃ2との容量比に応じて分割した電圧（△Ｖ1・cp0／（cp0＋cp1＋cp2））に相当する。従って、保持期間ＰCP2の開始の直後における駆動トランジスタTDRのゲート・ソース間の電圧ＶGS3は、動作期間ＰCP1の終点における駆動トランジスタTDRのゲート・ソース間の電圧ＶGS2を利用して、以下の数式(4)のように表現される。
ＶGS3＝ＶGS2−ΔＶ1・ｃp0/（cp0＋ｃp1＋ｃp2）  ……(4)
【００３８】
第２基準電位ＶREF2は、数式(4)の電圧ＶGS3が駆動トランジスタＴDRの閾値電圧ＶTHを下回るように設定される。したがって、保持期間ＰCP2にて容量素子Ｃ0の第１電極Ｌ１の電位を第１基準電位ＶREF1から第２基準電位ＶREF2へ変化させることで駆動トランジスタＴDRはオフ状態に遷移する。すなわち、駆動トランジスタＴDRのゲート・ソース間の電圧ＶGSを閾値電圧ＶTHに漸近させる第１の補償動作は保持期間ＰCP2の開始とともに停止し、駆動トランジスタＴDRの電圧ＶGSは、保持期間ＰCP2の終点が到来するまで数式(4)の電圧ＶGS3に保持される。
【００３９】
［３］書込期間ＰWR（図７）  
図３に示すように、書込期間ＰWRが開始すると、駆動回路３０は、制御信号ＧC[i]をハイレベルに設定する。従って、図７に示すように、第３スイッチング素子Tr3はオフ状態に遷移し、駆動トランジスタTDRのダイオード接続は解除される。すなわち、駆動トランジスタＴDRのゲートは電気的なフローティング状態となる。
【００４０】
図７に示すように、信号線駆動回路３４は信号Ｓ[j]を階調電位ＶDATAに変化させる。階調電位ＶDATAは、画素回路Ｕ（発光素子Ｅ）に指定された階調値Ｄに応じて可変に設定される。第１スイッチング素子Tr1は書込期間ＰWRでもオン状態を維持するから、容量素子Ｃ0における第１電極Ｌ１の電位は、保持期間ＰCP2にて設定された第２基準電位ＶREF2から階調電位ＶDATAに変化する。そして、駆動トランジスタＴDRのゲートの電位ＶGは第１電極Ｌ１の電位の変化量△Ｖ2（△Ｖ2＝ＶDATA-ＶREF2）に応じて変化する。書込期間ＰWRの開始の直後におけるＶGの変化量は、第１電極Ｌ１の電位の変化量△Ｖ2を容量素子Ｃ0と保持容量Ｃ1との容量比に応じて分割した電圧（△Ｖ2・cp0／（cp0＋cp1））に相当する。
【００４１】
したがって、書込期間ＰWRの開始の直後における駆動トランジスタＴDRのゲート・ソース間の電圧ＶGS4は、以下の数式(5)のように表現される。以上のように電圧ＶGS4が階調電位ＶDATAに応じて設定されることで駆動トランジスタＴDRはオン状態に変化する。
ＶGS4＝ＶGS3−ΔＶ2・ｃp0/（ｃp0＋ｃp1）
＝｛ＶGS2−ΔＶ1・ｃp0/（ｃp0＋ｃp1＋cp3）｝−ΔＶ2・ｃp0/（ｃp0＋ｃp1）
＝ＶGS2−（ＶREF2−ＶREF1）・ｃp0/（ｃp0＋ｃp1＋cp3）−（ＶDATA−ＶREF2）・ｃp0/（ｃp0＋ｃp1）  ……(5)
【００４２】
［４］駆動期間ＰDR（図８）  
図３に示すように、駆動期間ＰDRが開始すると、駆動回路３０は走査信号ＧA[i]をハイレベル（非アクティブレベル）に変化させる。したがって、図８に示すように、第ｉ行目の各画素回路Ｕの第１スイッチング素子Tr1はオフ状態に変化し、容量素子Ｃ0の第１電極Ｌ１に対する電位の供給が停止する。
【００４３】
また、図３および図８に示すように、電位制御回路３６は、給電線１６に出力する電位ＶCT[i]を第２電位ＶCT2に設定する。第２電位ＶCT2は、以下の数式(6)のように、給電位線１８の電位ＶELとの差分の電圧（＝ＶEL−ＶCT2）が発光素子Ｅの閾値電圧ＶTH_OLEDを充分に上回るように設定される。
ＶEL−ＶCT2≫ＶTH_OLED  ……(6)
そうすると、数式(3)の電流Ｉdsが発光素子Ｅへ向かって流れて容量Ｃ2が充電される。したがって、駆動トランジスタＴDRのゲート・ソース間の電圧ＶGSが数式(5)の電圧ＶGS4に維持されたまま、容量Ｃ2の両端間の電圧（駆動トランジスタTDRのドレインの電位）が徐々に増加する。そして、容量Ｃ2の両端間の電圧が発光素子Ｅの閾値電圧ＶTH_OLEDに到達した時点で電流Ｉdsが駆動電流ＩDRとして発光素子Ｅに供給される。駆動電流ＩDRは以下の数式(7)で表現される。
ＩDR＝１/２・μ・Ｗ/Ｌ・Ｃox・（ＶGS4−ＶTH）２  ……(7)
以上のように駆動電流ＩDRは、階調電位ＶDATAを反映した電圧ＶGS4に応じた電流量に制御されるから、発光素子Ｅは階調電位ＶDATA（すなわち階調値Ｄ）に応じた輝度で発光する。発光素子Ｅの発光は、走査信号ＧA[i]が次にアクティブレベルとなる選択期間ＰSLの開始まで継続される。以上が画素回路Ｕの動作である。
【００４４】
次に、図９は、補償動作が継続される時間長ｔ1を所定値に固定した構成（以下「対比例」という）における階調電位ＶDATAと駆動電流ＩDRの電流量の誤差との相関を示すグラフである。図９の横軸は、第１基準電位ＶREF1を基準値とした階調電位ＶDATAの電圧値を意味し、図９の縦軸は、同じ階調値Ｄが指定された場合の駆動電流ＩDRの電流量の最大値と最小値との相対比（最大誤差比）を意味する。対比例における時間長ｔ1は、駆動トランジスタＴDRの電圧ＶGSが閾値電圧ＶTHに到達するのに充分な時間長に設定される。
【００４５】
図９から理解されるように、補償動作の時間長ｔ1を固定値とした場合、階調電位ＶDATAが所定値ＶD0に設定された場合には駆動電流ＩDRの誤差は確かに低減されるが、階調電位ＶDATAが所定値ＶD0から離れるほど駆動電流ＩDRの誤差が増大する。すなわち、対比例においては、階調電位ＶDATAの広い範囲にわたって駆動電流ＩDRの誤差を解消することが困難であるという問題がある。
【００４６】
図１０は、本形態の動作期間ＰCP1の時間長ｔ1と駆動電流ＩDRの誤差（最大誤差比）との関係を、階調電位ＶDATAを変化させた複数の場合（ＶD1＜ＶD2＜ＶD3＜ＶD4＜ＶD5）について図示したグラフである。駆動電流ＩDRの誤差が最小となる時間長ｔ1は階調電位ＶDATAに応じて相違するという傾向が図１０から見出される。すなわち、階調電位ＶDATAが低いほど、駆動電流ＩDRの誤差が最小となる時間長ｔ1は短くなる。
【００４７】
以上の知見から、本形態においては、動作期間ＰCP1の時間長ｔ1を階調値Ｄ（階調電位ＶDATA）に応じて可変に設定することで、駆動電流ＩDRの誤差を階調電位ＶDATAに拘わらず抑制する。図１１は、階調電位ＶDATAと動作期間ＰCP1の時間長ｔ1との関係を示すグラフである。図１１に示すように、階調電位ＶDATAが低い（すなわち、書込期間ＰWRの開始の直後における駆動トランジスタＴDRのゲートの電位ＶGの変化量が大きい）ほど動作期間ＰCP1の時間長ｔ1が短くなるように、時間長ｔ1が階調電位ＶDATAに応じて設定される。例えば、書込期間ＰWRにて階調電位ＶDATAが図１０の電位ＶD1に設定される場合には動作期間ＰCP1が時間長Ｔ1に設定され、階調電位ＶDATAが電位ＶD1よりも高い電位ＶD2に設定される場合には動作期間ＰCP1が時間長Ｔ1よりも長い時間長Ｔ2に設定されるといった具合である。
【００４８】
ただし、駆動電流ＩDRの誤差を最小化するための時間長ｔ1は階調電位ＶDATAが高いほど長いから、階調電位ＶDATAが充分に高い場合（例えば最低階調が指定された場合）にも駆動電流ＩDRの誤差を完全に最小化しようとすれば、時間長ｔ1を過度に長い時間に設定する必要がある。そこで、本形態の信号線駆動回路３４（単位回路４０の時間調整部４６）は、図１１に示すように、所定値を下回る階調値Ｄが指定された場合（階調電位ＶDATAが図１１の電位ＶD_thを上回る場合）、動作期間ＰCP1の時間長ｔ1を、階調値Ｄに依存しない所定値ｔmaxに設定（クリップ）する。最大値ｔmaxは、駆動トランジスタＴDRの電圧ＶGSが補償動作で閾値電圧ＶTHまで低下するのに必要な時間長よりも短い時間に制限される。以上の構成によれば、補償期間ＰCP（さらには選択期間ＰSL）を短くすることが可能である。
【００４９】
図３を参照して説明したように、動作期間ＰCP1における第１の補償動作は、信号Ｓ[j]が第１基準電位ＶREF1から第２基準電位ＶREF2に変化することで終了する。そこで、信号線駆動回路３４の各単位回路４０は、信号Ｓ[j]を第１基準電位ＶREF1から第２基準電位ＶREF2に変化させる時期を階調値Ｄに応じて調整することで、動作期間ＰCP1の時間長ｔ1を可変に制御する。
【００５０】
図１２は、信号線駆動回路３４の単位回路４０のブロック図である。図１２においては信号Ｓ[j]を生成および出力する１個の単位回路４０のみが代表的に図示されている。図１２に示すように、単位回路４０は、電位生成部４２と電位選択部４４と時間調整部４６とを含んで構成される。第ｊ番目の画素回路Ｕの階調値Ｄが電位生成部４２と時間調整部４６とに供給される。
【００５１】
電位生成部４２は、階調値Ｄに応じた階調電位ＶDATAを生成する。例えば、電圧出力型のＤ/Ａ変換器が電位生成部４２として利用される。電位選択部４４には、電源回路（図示略）が生成した第１基準電位ＶREF1および第２基準電位ＶREF2と電位生成部４２が生成した階調電位ＶDATAとが供給される。電位選択部４４は、第１基準電位ＶREF1と第２基準電位ＶREF2と階調電位ＶDATAとの何れかを選択的に信号Ｓ[j]として信号線１４に出力する。さらに詳述すると、電位選択部４４は、初期化期間ＰRSと補償期間ＰCPの動作期間ＰCP1とにおいて第１基準電位ＶREF1を出力し、補償期間ＰCPの保持期間ＰCP2にて第２基準電位ＶREF2を出力し、書込期間ＰWRにて階調電位ＶDATAを出力する。
【００５２】
時間調整部４６は、電位選択部４４が信号Ｓ[j]の電位を第１基準電位ＶREF1から第２基準電位ＶREF2に変更する時期（すなわち補償期間ＰCPの動作期間ＰCP1と保持期間ＰCP2との境界）を階調値Ｄに応じて可変に制御する。例えば、補償期間ＰCPの始点にて計数を開始するとともに計数値が階調値Ｄに応じた数値に到達した時点（計数の開始から時間長ｔ1が経過した時点）で電位の切替（ＶREF1→ＶREF2）の指示を電位選択部４４に出力するカウンタが時間調整部４６として利用される。時間調整部４６が最大値ｔmaxを時間長ｔ1の上限値に設定する点は前述のとおりである。
【００５３】
動作期間ＰCP1の時間長ｔ1は以上の構成のもとで階調値Ｄ（階調電位ＶDATA）に応じて制御される。時間長ｔ1は、駆動トランジスタＴDRの電圧ＶGSが初期化期間ＰRSの終点での電圧ＶGS1から閾値電圧ＶTHに低下するのに必要な時間よりも短く設定されるから、動作期間ＰCP1の終点における駆動トランジスタＴDRのゲート・ソース間の電圧ＶGS2は、閾値電圧ＶTHに到達せずに時間長ｔ1に応じて変化する。したがって、動作期間ＰCP1の時間長ｔ1を階調値Ｄに応じて制御する動作は、動作期間ＰCP1の終点における電圧ＶGS2を階調値Ｄに応じて可変に制御する動作としても把握される。なお、補償期間ＰCPの全体の時間長は固定である。したがって、動作期間ＰCP1が長いほど保持期間ＰCP2は短くなる。
【００５４】
なお、駆動電流ＩDRの誤差の主要因は駆動トランジスタＴDRの閾値電圧ＶTHおよび移動度μの誤差である。いま、閾値電圧ＶTHの誤差のみを補償するためには、特許文献１に開示されるように、駆動トランジスタＴDRの電圧ＶGSを補償期間ＰCPにて閾値電圧ＶTHに合致させる必要がある。本形態においては、補償期間ＰCP内に駆動トランジスタＴDRの電圧ＶGSは閾値電圧ＶTHに到達しないが、図１０に図示されるように駆動電流ＩDRの誤差は時間長ｔ1の調整で確かに抑制される。補償期間ＰCPにて電圧ＶGSが閾値電圧ＶTHに到達しないにも拘わらず駆動電流ＩDRの誤差が抑制されるのは、閾値電圧ＶTHの誤差に加えて移動度μの誤差も時間長ｔ1の調整によって補償されるからである。すなわち、本形態においては、駆動トランジスタＴDRの閾値電圧ＶTHおよび移動度μの双方が補償されるように時間長ｔ1が可変に制御される。
【００５５】
図１３は、本形態における階調電位ＶDATAと駆動電流ＩDRの誤差との関係（実線）を示すグラフである。図１３においては、対比例における階調電位ＶDATAと駆動電流ＩDRの誤差との相関（図９）が破線で併記されている。図１３に示すように、本形態によれば、補償動作の時間長が固定された特許文献１の構成と比較して、階調電位ＶDATAの広い範囲にわたって駆動電流ＩDRの誤差が抑制されるという利点がある。
【００５６】
なお、図１３のうち階調電位ＶDATAの高位側の領域で駆動電流ＩDRの誤差が僅かに増加しているのは、時間長ｔ1の上限を最大値ｔmaxに制約した影響と考えられる。以上のように低階調側で駆動電流ＩDRに誤差が発生すると、例えば階調値Ｄが最低階調（黒表示）を指定する場合に、本来ならば駆動電流ＩDRの電流量がゼロに設定されるべきであるにも拘わらず、駆動電流ＩDRが発光素子Ｅに供給される（そして発光素子Ｅが発光する）という現象が発生する可能性がある。以上の事情を考慮し、本形態においては、最低階調が指定された場合の階調電位ＶDATAが、第１基準電位ＶREF1を上回る電位Ｖmax（図１１参照）に設定される。電位Ｖmaxは、駆動トランジスタＴDRの電圧ＶGSが閾値電圧ＶTHを下回るように設定されるから、動作期間ＰCP1の時間長ｔ1を最大値ｔmaxに制約した構成にも拘わらず、最低階調が指定された場合の駆動電流ＩDRの電流量を確実にゼロに設定できるという利点がある。
【００５７】
＜Ｂ：第２実施形態＞
次に、本発明の第２実施形態について説明する。なお、以下の各形態において作用や機能が第１実施形態と同等である要素については、第１実施形態における態様と同じ符号を付して各々の詳細な説明を適宜に省略する。
【００５８】
本実施形態では、補償期間ＰCPに引き続き書込期間ＰWRにおいても駆動トランジスタTDRがダイオード接続される点が第１実施形態と異なる。その他は第１実施形態と同じである。
【００５９】
図１４は、本実施形態に係る発光装置の動作を示すタイミングチャートである。図１４に示すように、書込期間ＰWRにおいて、駆動回路３０は、補償期間ＰCPに引き続き制御信号ＧC[i]をローレベルに設定する。従って、第３スイッチング素子Tr3はオン状態に維持され、駆動トランジスタTDRは引き続きダイオード接続される。
【００６０】
前述したように、書込期間ＰWRが開始すると第１電極Ｌ１の電位は第２基準電位ＶREF2から階調電位ＶDATAに変化する。そして、駆動トランジスタTDRのゲートの電位ＶGは第１電極Ｌ１の電位の変化量△Ｖ２（＝ＶDATA−ＶREF2）に応じて変化する。本実施形態では、補償期間ＰCPに引き続き書込期間ＰWRにおいても駆動トランジスタTDRがダイオード接続されて駆動トランジスタTDRのゲートとドレインとが導通するから、書込期間ＰWRの開始の直後におけるＶGの変化量は、第１電極Ｌ１の電位の変化量△Ｖ２を容量素子Ｃ0と保持容量Ｃ1と発光素子Ｅに付随する容量Ｃ2との容量比に応じて分割した電圧（△Ｖ２・cp0／（cp0＋cp1＋cp2））に相当する。
【００６１】
したがって、書込期間ＰWRの開始の直後における駆動トランジスタＴDRのゲート・ソース間の電圧ＶGS4は、数式(5)に代えて以下の数式(8)のように表現される。以上のように電圧ＶGS4が階調電位ＶDATA（さらに詳細には階調電位ＶDATAと第１基準電位ＶREF1との差分）に応じて設定されて駆動トランジスタＴDRはオン状態に変化する。
ＶGS4＝ＶGS3−ΔＶ2・ｃp0/（ｃp0＋ｃp1＋cp2）
＝｛ＶGS2−ΔＶ1・ｃp0/（ｃp0＋ｃp1＋cp2）｝−ΔＶ2・ｃp0/（ｃp0＋ｃp1＋cp2）
＝ＶGS2＋（ＶREF1−ＶDATA）・ｃp0/（ｃp0＋ｃp1＋cp2）  ……(8)
【００６２】
前述したように、書込期間ＰWRにおいては駆動トランジスタTDRはダイオード接続されるから、数式(3)の電流Ｉdsは、第３スイッチング素子Tr3を介して駆動トランジスタTDRのゲートに流れ込む。これにより、図１４に示すように駆動トランジスタＴDRのゲートの電位ＶGは徐々に上昇する。駆動トランジスタTDRのソースの電位ＶSは電位ＶELに固定されるから、駆動トランジスタTDRのゲート・ソース間の電圧ＶGSはゲートの電位ＶGの上昇とともに低下する。すなわち、図１４に示すように、駆動トランジスタTDRのゲート・ソース間の電圧ＶGSを閾値電圧ＶTHに漸近させる第２の補償動作が、書込期間ＰWRでも実行される。
【００６３】
図１４に示すように、駆動期間ＰDRが開始すると、駆動回路３０は、制御信号ＧC[i]をハイレベルに設定する。従って、第３スイッチング素子Tr3はオフ状態に遷移し、駆動トランジスタTDRのダイオード接続が解除される。駆動期間ＰDRにおいては、駆動トランジスタＴDRのゲート・ソース間の電圧ＶGSが、駆動期間ＰDRの始点における電圧ＶGS4’に維持されたまま、数式(3)の電流Ｉdsが発光素子Ｅへ向かって流れる。そして、発光素子Ｅに付随する容量Ｃ2の両端間の電圧が発光素子Ｅの閾値電圧ＶTH_OLEDに到達すると、上記電流Ｉdsが駆動電流ＩDRとして発光素子Ｅに供給される。
【００６４】
本実施形態においては、動作期間ＰCP1および書込期間ＰWRの双方における補償動作を考慮し、動作期間ＰCP1の時間長ｔ1と書込期間ＰWRの時間長ｔ2との総和Ｔに基づいて階調電位ＶDATAに応じた時間長ｔ1が決定される。さらに詳述すると、複数の階調電位ＶDATAの各々について、駆動電流ＩDRの誤差が最小となる総和Ｔが実験または計算（シミュレーション）で特定され、総和Ｔと時間長ｔ2（固定値）との差分値が動作期間ＰCP1の時間長ｔ1として決定される。
【００６５】
いま、駆動電流ＩDRの誤差を解消するために補償動作を行うべき時間長がＴであり、書込期間ＰWRの時間長が固定値ｔ2である場合を想定する。書込期間ＰWRにて補償動作が行われない構成においては動作期間ＰCP１の時間長をＴに設定する必要があるのに対して、本実施形態においては動作期間ＰCP1だけでなく書込期間ＰWRでも補償動作が実行されるから、動作期間ＰCP1の時間長はＴ−ｔ2で済む。従って、本実施形態によれば、駆動電流ＩDRの誤差を最小化するのに充分な時間長を動作期間ＰCP1に確保できない場合であっても、書込期間ＰWRでの補償動作（第２の補償動作）を利用して駆動電流ＩDRの誤差を抑制できるという利点がある。
【００６６】
＜Ｃ：第３実施形態＞
図１５は、本発明の第３実施形態に係る画素回路Ｕの回路図である。図１５においては、第ｉ行に属する第ｊ列の１個の画素回路Ｕのみが代表的に図示されている。図１５に示すように、素子部１０には、Ｘ方向に延在する第３制御線２６がｍ本の走査線１２の各々に対応して設けられる。第３制御線２６には、駆動回路３０（例えば走査線駆動回路３２）から発光制御信号ＧEL[i]が供給される。
【００６７】
図１５に示すように、画素回路Ｕは、駆動電流ＩDRの経路上に介在する第４スイッチング素子Tr4をさらに備える。図１５に示すように、Ｐチャネル型のトランジスタである第４スイッチング素子Tr4は、駆動トランジスタTDRのドレインと発光素子Ｅとの間に介在し、第４スイッチング素子Tr4のゲートは第３制御線２６に接続される。発光制御信号ＧEL[i]がローレベルに遷移すると第４スイッチング素子Tr4がオン状態になって駆動トランジスタTDRのドレインと発光素子Ｅの陽極とが導通する一方、発光制御信号ＧEL[i]がハイレベルに遷移すると第４スイッチング素子Tr4がオフ状態になって駆動トランジスタTDRのドレインと発光素子Ｅの陽極とが非導通になる。
【００６８】
図１６は、本実施形態に係る発光装置の動作を示すタイミングチャートである。本実施形態において、発光制御信号ＧEL[i]および電位ＶCT[i]の制御以外の制御動作は、第１実施形態と同じである。図１６に示すように、初期化期間ＰRSにおいては、駆動回路３０は、発光制御信号ＧEL[i]をローレベルに設定する。従って、図１５に示す第４スイッチング素子Tr4はオン状態に遷移し、駆動トランジスタTDRのドレインと発光素子Ｅの陽極とが第４スイッチング素子Tr4を介して導通する。前述したように、初期化期間ＰRSにおいて、駆動トランジスタTDRのドレインは、第３スイッチング素子Tr3および第２スイッチング素子Tr2を介して初期化線２４に導通するから、発光素子Ｅの陽極は、第４スイッチング素子Tr4と第３スイッチング素子Tr3と第２スイッチング素子Tr2とを介して初期化線２４に導通する。従って、図１６に示すように、発光素子Ｅの陽極の電位ＶAは、駆動トランジスタTDRのドレインとともに初期化電位Ｖrstに設定（リセット）される。
【００６９】
図１６に示すように、電位制御回路３６は、給電線１６に出力する電位ＶCT[i]を、全ての期間（初期化期間ＰRS、補償期間ＰCP、書込期間ＰWR、駆動期間ＰDR）にわたって第２電位ＶCT2に設定する。そして、第２電位ＶCT2および初期化電位Ｖrstは、以下の数式(9)のように、両者の差分の電圧（すなわち初期化期間ＰRSにおける発光素子Ｅの両端間の電圧）が発光素子Ｅの閾値電圧ＶTH_OLEDを充分に下回るように設定される。従って、初期化期間ＰRSにおいて発光素子Ｅはオフ状態（非発光状態）になる。
Ｖrst−ＶCT2≪ＶTH_OLED  ……(9)
【００７０】
図１６に示すように、補償期間ＰCPにおいて、駆動回路３０は発光制御信号ＧEL[i]をハイレベルに設定する。従って、第４スイッチング素子Tr4はオフ状態に遷移するから、駆動トランジスタTDRのドレインと発光素子Ｅの陽極とは非導通になり、発光素子Ｅはオフ状態（非発光状態）に維持される。
【００７１】
前述したように、補償期間ＰCP内の期間である保持期間ＰCP2が開始すると、第１電極Ｌ１の電位は第１基準電位ＶREF1から第２基準電位ＶREF2へ変化する。本実施形態では、補償期間ＰCPにおいて第４スイッチング素子Tr4はオフ状態に遷移するから、駆動トランジスタTDRのドレインと発光素子Ｅの陽極とは非導通になり、保持期間ＰCP2の開始の直後におけるＶGの変化量は、発光素子Ｅに付随する容量Ｃ2の容量値（cp2）に依存しない。従って、保持期間ＰCP2の開始の直後におけるＶGの変化量は、第１電極Ｌ１の電位の変化量△Ｖ1（＝ＶREF2−ＶREF1）を容量素子Ｃ0と保持容量Ｃ1との容量比に応じて分割した電圧（△Ｖ1・cp0／（cp0＋cp1））に相当する。保持期間ＰCP2の開始の直後における駆動トランジスタTDRのゲート・ソース間の電圧ＶGS3は、数式(4)に代えて以下の数式(10)のように表現される。
ＶGS3＝ＶGS2−ΔＶ1・ｃp0/（cp0＋ｃp1）  ……(10)
【００７２】
数式(10)および数式(4)から理解されるように、電圧ＶGS3を、駆動トランジスタTDRの閾値電圧ＶTHを下回る所望の値に設定するために必要な第１電極Ｌ１の電位の変化量△Ｖ1は、本実施形態の方が第１実施形態に比べて小さくて済む。従って、本実施形態によれば、補償期間ＰCPにおける信号Ｓ[j]の変化幅を第１実施形態に比べて小さくできるという利点がある。また、数式(10)から理解されるように、本実施形態においては、発光素子Ｅに付随する容量Ｃ2の容量値（cp2）とは無関係に電圧ＶGS3が設定されるから、各画素回路Ｕにおける容量Ｃ2の容量値にバラツキが発生しても、その影響を受けて各電圧ＶGS3の値がばらつくことはない。従って、本実施形態によれば、容量Ｃ2（cp2）の容量値のバラツキに起因して駆動電流ＩDRの電流値に誤差が発生することを抑制できるという利点がある。
【００７３】
図１６に示すように、書込期間ＰWRにおいて、駆動回路３０は、発光制御信号ＧEL[i]をハイレベルに維持する。従って、第４スイッチング素子Tr4はオフ状態に維持されて発光素子Ｅはオフ状態（非発光状態）に維持される。
【００７４】
前述したように、書込期間ＰWRが開始すると、第１電極Ｌ１の電位は第２基準電位ＶREF2から階調電位ＶDATAへ変化し、書込期間ＰWRの開始の直後におけるＶGの変化量は、第１電極Ｌ１の電位の変化量△Ｖ2（＝ＶDATA−ＶREF2）を容量素子Ｃ0と保持容量Ｃ1との容量比に応じて分割した電圧（△Ｖ２・cp0／（cp0＋cp1））に相当する。本実施形態では、書込期間ＰWRの開始の直後における駆動トランジスタＴDRのゲート・ソース間の電圧ＶGS4を表す式は以下の数式(11)のように表現され、発光素子Ｅに付随する容量Ｃ2の容量値（cp2）に依存しない形になる。
ＶGS4＝ＶGS3−ΔＶ2・ｃp0/（ｃp0＋ｃp1）
＝｛ＶGS2−ΔＶ1・ｃp0/（ｃp0＋ｃp1）｝−ΔＶ2・ｃp0/（ｃp0＋ｃp1）
＝ＶGS2＋（ＶREF1−ＶDATA）・ｃp0/（ｃp0＋ｃp1）  ……(11)
数式(11)および数式(8)から理解されるように、電圧ＶGS4を階調値Ｄに応じた所望の値に設定するために必要な第１基準電位ＶREF1と階調電位ＶDATAとの変化幅は、本実施形態の方が第２実施形態に比べて小さくて済むという利点がある。
【００７５】
図１６に示すように、駆動期間ＰDRにおいては、駆動回路３０は、発光制御信号ＧEL[i]をローレベルに設定する。従って、第４スイッチング素子Tr4はオン状態に遷移し、駆動トランジスタTDRのドレインと発光素子Ｅの陽極とが第４スイッチング素子Tr4を介して導通する。そして、数式(3)の電流Ｉdsが第４スイッチング素子Tr4を介して発光素子Ｅの陽極へ流れることで、図１６に示すように電位ＶAが上昇し、発光素子Ｅの両端間の電圧（＝ＶA−ＶCT2）が発光素子Ｅの閾値電圧ＶTH_OLEDに到達すると、上記電流Ｉdsが駆動電流ＩDRとして発光素子Ｅに供給される。
【００７６】
ところで、補償期間ＰCPや書込期間ＰWRにおいて発光素子Ｅが発光してしまうと、画素においてコントラストの低下が発生するという問題がある。上述の各実施形態（第１〜第３実施形態）においては、補償期間ＰCPおよび書込期間ＰWRにて発光素子Ｅが確実にオフ状態（非発光状態）に維持されるから、画素におけるコントラストの低下を抑制できるという利点がある。さらに、本実施形態によれば、図１６に示すように、給電線１６の電位ＶCT[i]を変化させなくても補償期間ＰCPおよび書込期間PWRにおいて発光素子Ｅの発光が停止するから、第１実施形態および第２実施形態に比べて電位制御回路３６の制御を簡素化できるという利点がある。
【００７７】
また、上述の第１実施形態および第２実施形態によれば、給電線１６の電位ＶCT[i]（発光素子Ｅの他方の電極に供給される電位）を変化させることで発光素子Ｅのオン状態およびオフ状態を切り替えることができるから、発光素子Ｅに対する駆動電流ＩDRの供給の可否を決定するためのスイッチング素子（例えば第４スイッチング素子Tr4）を駆動電流ＩDRの経路上に設けなくて済む。従って、画素回路Ｕの構成を簡素化できるという利点がある。
【００７８】
＜Ｄ：変形例＞
以上の各形態は様々に変形される。各形態に対する変形の具体的な態様を以下に例示する。なお、以下の例示から２以上の態様を任意に選択して組み合わせてもよい。
【００７９】
（１）変形例１
第３実施形態では、初期化期間ＰRSにおいて第４スイッチング素子Tr4をオン状態にしたが、例えば初期化期間ＰRSにおいて第４スイッチング素子Tr4をオフ状態にし、駆動期間ＰDRにおいてのみ第４スイッチング素子Tr4をオン状態にすることもできる。
【００８０】
（２）変形例２
第３実施形態では、図１６に示すように、書込期間PWRにおいて駆動トランジスタTDRのダイオード接続を解除したが、第２実施形態と同様に、書込期間ＰWRにおいて駆動トランジスタTDRをダイオード接続することで第２の補償動作を行うこともできる。
【００８１】
（３）変形例３
画素回路Ｕ内に設けられる各スイッチの導電型は任意である。例えば、第１スイッチング素子Tr1〜第４スイッチング素子Tr4の全部または一部をＮチャネル型のトランジスタで構成することもできる。
【００８２】
（４）変形例４
階調電位ＶDATAを画素回路Ｕに供給するための信号線１４を、補償期間ＰCPにおける画素回路Ｕの動作の規定のために兼用する構成は本発明において必須ではない。さらに詳述すると以下の通りである。
【００８３】
以上の各形態においては、信号線１４の信号Ｓ[j]を第１基準電位ＶREF1から第２基準電位ＶREF2に変化させることで補償動作を停止したが、補償動作を停止させるための方法は適宜に変更される。例えば、保持期間ＰCP2の始点にて第１スイッチング素子Tr1をオフ状態に遷移させたうえで、第２基準電位ＶREF2が供給される配線を容量素子Ｃ0の第１電極Ｌ１に接続する構成も採用される。
【００８４】
また、以上の各形態においては、動作期間ＰCP1における第１の補償動作の実行中に信号線１４から第１電極Ｌ１に第１基準電位ＶREF1（信号Ｓ[j]）を供給したが、第１の補償動作の実行中に第１電極Ｌ１の電位を維持する方法は適宜に変更される。例えば、動作期間ＰCP1において、第１スイッチング素子Tr1をオフ状態に遷移させたうえで、第１基準電位ＶREF1が供給される配線を第１電極Ｌ１に接続する構成も採用される。
【００８５】
もっとも、第１実施形態から第３実施形態のように補償期間ＰCPにおける画素回路Ｕの駆動に信号線１４（信号Ｓ[j]）を兼用した構成によれば、補償期間ＰCPにて画素回路Ｕを駆動するための配線を信号線１４とは別個に形成した構成と比較して、素子部１０の構成が簡素化されるという格別の効果が実現される。
【００８６】
（５）変形例５  
以上の各形態のように、複数の画素回路Ｕが行列状に配列された構成のもとで各画素回路Ｕを行単位で時分割に駆動する場合には各画素回路Ｕ内に第１スイッチング素子Tr1が必要である。しかし、例えば複数の画素回路ＵがＸ方向に沿って１行のみに配列された構成においては、時分割での複数行の選択という動作が不要であるから、画素回路Ｕ内の第１スイッチング素子Tr1は不要となる。複数の画素回路Ｕが１行のみに配列された発光装置１００は、例えば、電子写真方式の画像形成装置（印刷装置）において感光体ドラムなどの像担持体を露光する露光装置として好適に採用される。
【００８７】
（６）変形例６  
以上の各形態においては発光素子Ｅに付随する容量Ｃ2を利用したが、図１７に示すように容量ＣXを容量Ｃ2とともに利用する構成も好適である。容量ＣXの電極ｅ1は、駆動トランジスタＴDRと発光素子Ｅとを結ぶ経路上（駆動トランジスタＴDRのドレイン）に接続される。容量ＣXの電極ｅ2は、所定の電位が供給される配線に接続される。以上の構成においては、数式(4)や数式(5)における容量値ｃp2が容量ＣXと発光素子Ｅの容量Ｃ2との合計値となる。したがって、数式(4)の電圧ＶGS3や数式(5)の電圧ＶGS4を容量ＣXに応じて調整することが可能である。
【００８８】
（７）変形例７  
有機ＥＬ素子は発光素子の例示に過ぎない。例えば、無機ＥＬ素子やＬＥＤ（Light Emitting Diode）素子などの発光素子を配列した発光装置にも以上の各態様と同様に本発明が適用される。本発明における発光素子は、電流の供給で階調（輝度）が変化する要素である。
【００８９】
＜Ｅ：応用例＞
次に、以上の各態様に係る発光装置１００を利用した電子機器について説明する。図１８ないし図２０には、発光装置１００を表示装置として採用した電子機器の形態が図示されている。
【００９０】
図１８は、発光装置１００を採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、各種の画像を表示する発光装置１００と、電源スイッチ２００１やキーボード２００２が設置された本体部２０１０とを具備する。発光装置１００は有機ＥＬ素子を発光素子Ｅとして使用しているので、視野角が広く見易い画面を表示できる。
【００９１】
図１９は、発光装置１００を適用した携帯電話機の構成を示す斜視図である。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２と、各種の画像を表示する発光装置１００とを備える。スクロールボタン３００２を操作することによって、発光装置１００に表示される画面がスクロールされる。
【００９２】
図２０は、発光装置１００を適用した携帯情報端末（ＰＤＡ：Personal Digital Assistants）の構成を示す斜視図である。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２と、各種の画像を表示する発光装置１００とを備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった様々な情報が発光装置１００に表示される。
【００９３】
なお、本発明に係る発光装置が適用される電子機器としては、図１８から図２０に例示した機器のほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。また、本発明に係る発光装置の用途は画像の表示に限定されない。例えば、電子写真方式の画像形成装置において露光により感光体ドラムに潜像を形成する露光装置としても本発明の発光装置は利用される。
【図面の簡単な説明】
【００９４】
【図１】第１実施形態に係る発光装置のブロック図である。
【図２】画素回路の回路図である。
【図３】発光装置の動作のタイミングチャートである。
【図４】初期化期間における画素回路の様子を示す回路図である。
【図５】補償期間内の動作期間における画素回路の様子を示す回路図である。
【図６】補償期間内の保持期間における画素回路の様子を示す回路図である。
【図７】書込期間における画素回路の様子を示す回路図である。
【図８】駆動期間における画素回路の様子を示す回路図である。
【図９】対比例における階調電位と駆動電流の誤差との相関を示すグラフである。
【図１０】動作期間の時間長と駆動電流の誤差との相関を示すグラフである。
【図１１】階調電位と動作期間の時間長との相関を示すグラフである。
【図１２】信号線駆動回路内の単位回路のブロック図である。
【図１３】第１実施形態の効果を説明するためのグラフである。
【図１４】第２実施形態に係る発光装置の動作を示すタイミングチャートである。
【図１５】第３実施形態における画素回路の回路図である。
【図１６】第３実施形態に係る発光装置の動作を示すタイミングチャートである。
【図１７】変形例に係る画素回路の回路図である。
【図１８】電子機器（パーソナルコンピュータ）の斜視図である。
【図１９】電子機器（携帯電話機）の斜視図である。
【図２０】電子機器（携帯情報端末）の斜視図である。
【符号の説明】
【００９５】
１００……発光装置、１０……素子部、１２……走査線、１４……信号線、１６……給電線、３０……駆動回路、３２……走査線駆動回路、３４……信号線駆動回路、３６……電位制御回路、４０……単位回路、４２……電位生成部、４４……電位選択部、４６……時間調整部、Ｕ……画素回路、TDR……駆動トランジスタ、Tr1……第１スイッチング素子、Tr2……第１スイッチング素子、Tr3……第３スイッチング素子、Tr4……第４スイッチング素子、Ｅ……発光素子、ＰSL……選択期間、ＰRS……初期化期間、ＰCP……補償期間、ＰCP1……動作期間、ＰCP2……保持期間、ＰWR……書込期間、ＰDR……駆動期間、ＶDATA……階調電位。
【図１】
2010078946.tif 000003
【図２】
2010078946.tif 000004
【図３】
2010078946.tif 000005
【図４】
2010078946.tif 000006
【図５】
2010078946.tif 000007
【図６】
2010078946.tif 000008
【図７】
2010078946.tif 000009
【図８】
2010078946.tif 000010
【図９】
2010078946.tif 000011
【図１０】
2010078946.tif 000012
【図１１】
2010078946.tif 000013
【図１２】
2010078946.tif 000014
【図１３】
2010078946.tif 000015
【図１４】
2010078946.tif 000016
【図１５】
2010078946.tif 000017
【図１６】
2010078946.tif 000018
【図１７】
2010078946.tif 000019
【図１８】
2010078946.tif 000020
【図１９】
2010078946.tif 000021
【図２０】
2010078946.tif 000022