(57)【要約】【課題】  入力電圧が出力電圧の目標電圧以上になった場合における、消費電力の削減、誤動作の防止を図れる昇圧回路を提供する。【解決手段】  制御回路モジュール５は、「出力電圧ＶＢｏｏｓｔが電圧ＯＶＲＥＦより高い」、且つ「電圧（ＶＩＮ＋ＶＯＦＦＳＥＴ）が出力電圧ＶＢｏｏｓｔより高い」という条件が満たされた場合において、制御信号ＨＣＮＴ２，ＬＣＮＴ２の双方をローレベル「Ｌ」に設定する。これにより、昇圧回路モジュール７において、スイッチＳＷＨがオフになり、スイッチＳＷＬがオンになり、Ｂ状態に強制的に切り換えられる。Ｂ状態では、スイッチＳＷＨがオンであるため、出力電圧ＶＢｏｏｓｔは入力電圧ＶＩＮに近くなり、電力損失を小さくできる。【選択図】  図１
2010098946.tif 000002
【特許請求の範囲】
【請求項１】
入力端子及び出力端子と、
前記入力端子に入力される電圧を昇圧して前記出力端子より出力する昇圧コンバータと、
前記入力端子の入力電圧が、前記出力端子の出力電圧の目標電圧に応じて規定された所定の電圧より高くなった場合、前記昇圧コンバータの昇圧動作を停止して、前記入力端子と前記出力端子とが導通状態となるように前記昇圧コンバータを制御する制御手段と、
を有する昇圧回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチ素子を備えた昇圧回路および電源装置に関するものである。
【背景技術】
【０００２】
近年、環境的な観点から省エネルギ化に対する要請が大きい。携帯電話やデジタルカメラ等の電子機器では、電池の使用時間を長くするために、消費電力を削減する必要がある。
このような観点から、電源装置は、高効率化および小型化が可能なスイッチングレギュレータを採用している。軽負荷状態で高い効率を達成できるスイッチングレギュレータとして、同期整流昇圧ＰＦＭ制御型の電源装置が知られている。
【０００３】
同期整流昇圧ＰＦＭ制御型の電源装置は、例えば図８乃至図１０に示すように、Ａ，Ｂ，Ｃの３の状態に順次遷移して動作する。
【０００４】
当該電源装置は、入力側端子Ｔｉｎ、インダクタＬ、スイッチＳＷＬ（ＮＭＯＳトランジスタ）、スイッチＳＷＨ（ＰＭＯＳトランジスタ）、出力側コンデンサＣ、出力側端子Ｔｏｕｔおよびコンパレ一夕ＵＯを有する。
ここで、コンパレ一夕ＵＯは、出力電圧ＶＢｏｏｓｔと目標電圧ＶＢＳＥＴを比較する。
電源装置は、上記コンパレ一夕ＵＯによる比較結果等を基に、スイッチＳＷＬ，ＳＷＨのオン／オフをそれぞれ制御する制御信号ＨＣＮＴ，ＬＣＮＴを生成する。
ただし、スイッチＳＷＬ，ＳＷＨがＭＯＳＦＥＴであるため、それぞれ寄生ダイオードＤＬ，ＤＨが存在する。
【０００５】
上記電源装置は、以下に示すように、Ａ，Ｂ，Ｃの各状態を順に切り換える。
（Ａ状態）
Ａ状態では、図８に示すように、制御信号ＨＣＮＴ，ＬＣＮＴにより、スイッチＳＷＬがオンになり、スイッチＳＷＨがオフになっている。
入力側端子ＴｉｎからインダクタＬ、スイッチＳＷＬのＤ（ドレイン）−Ｓ（ソース）間を経由して、グランドへ電流が流れる。これにより、インダクタＬにエネルギが蓄積される。そして、スイッチＳＷＬに流れる電流が一定値を超えると、インダクタＬに目標エネルギが蓄積された判断して、Ｂ状態へと遷移するように、制御信号ＨＣＮＴ，ＬＣＮＴが切り換えられる。
【０００６】
（Ｂ状態）
Ｂ状態では、図９に示すように、制御信号ＨＣＮＴ，ＬＣＮＴにより、スイッチＳＷＨがオンになり、スイッチＳＷＬがオフになっている。
これにより、インダクタＬに蓄えられたエネルギに応じて、出力側に電流が流れ、出力電圧ＶＢｏｏｓｔが上昇する。
そして、インダクタＬに蓄えられたエネルギが枯渇し、端子ＳＷの電圧が出力電圧ＶＢｏｏｓｔより低くなると、出力電圧ＶＢｏｏｓｔ側から入力側端子Ｔｉｎ側への電流逆流が始まる。上記電源装置は、上記電流逆流を検出すると、Ｃ状態へと遷移するように、制御信号ＨＣＮＴ，ＬＣＮＴを切り換える。
【０００７】
（Ｃ状態）
Ｃ状態では、図１０に示すように、制御信号ＨＣＮＴ，ＬＣＮＴにより、スイッチＳＷＨがオフになり、スイッチＳＷＬがオフになっている。
これにより出力側端子Ｔｏｕｔに接続されている負荷Ｉｏによって出力側コンデンサＣが放電され、出力電圧ＶＢｏｏｓｔは降下していく。
そして、出力電圧ＶＢｏｏｓｔが目標電圧ＶＢＳＥＴより降下して、コンパレータＵＯの出力ＶＳＥＴｄｅｔがローレベルからハイレベルに切り換る。
上記電源装置は、出力ＶＳＥＴｄｅｔがハイレベルに切り換ったことを検出すると、Ａ状態に遷移するように、制御信号ＨＣＮＴ，ＬＣＮＴを切り換える。
【０００８】
このように、上記電源装置では、上述したようにＡ／Ｂ／Ｃの状態遷移を繰り返すことで、図１１に示すように、出力電圧ＶＢｏｏｓｔがほぼ一定の値に昇圧制御される。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、上述した電源装置では、入力電圧ＶＩＮが出力電圧ＶＢｏｏｓｔの目標電圧ＶＢＳＥＴよりも高くなる条件下において下記の問題点がある。
（問題点１：ＶＩＮ＞ＶＢＳＥＴ＋ＶＨｏｎ）
入力電圧ＶＩＮが出力電圧ＶＢｏｏｓｔの目標電圧ＶＢＳＥＴに寄生ダイオードＤＨのダイオード電圧ＶＨｏｎを加えた電圧よりも高い場合は、寄生ダイオードＤＨが常にオンするため、出力電圧Ｖｏｏｓｔは目標電圧ＶＢＳＥＴより低くならない。
そのため、上述したＣ状態において、「電圧ＶＢｏｏｓｔが目標電圧ＶＢＳＥＴより低くなる」という条件が満たされることはなく、Ａ，Ｂ状態に遷移することはない。
この場合、出力電圧ＶＢｏｏｓｔは、入力電圧ＶＩＮからダイオードＤＨのダイオード電圧ＶＨｏｎ分だけ降下したものになる。電源装置は、この状態において、常に負荷電流Ｉｏに電圧ＶＨｏｎを乗じた電力を損失することになり、消費電力が大きいという問題がある。
【００１０】
（問題点２：ＶＢＳＥＴ＋ＶＨｏｎ≧ＶＩＮ≧ＶＢＳＥＴ）
図１２に示すように、入力電圧ＶＩＮが、電圧ＶＢｏｏｓｔの目標電圧ＶＢＳＥＴより高く、且つ、電圧ＶＢｏｏｓｔに寄生ダイオードＤＨのダイオード電圧ＶＨｏｎを加えた電圧より低い場合は、Ａ、Ｂ、Ｃの各状態に順次遷移する。
【００１１】
このとき、Ｂ状態において、出力電圧ＶＢｏｏｓｔは、電圧ＶＩＮと略同じ電圧まで上昇し、Ｃ状態に遷移する。Ｃ状態遷移後、出力電圧ＶＢｏｏｓｔはキャパシタＣの放電によって入力電圧ＶＩＮ付近から電圧ＶＢｏｏｓｔの目標電圧ＶＳＥＴまで下降する。そして、出力電圧ＶＢｏｏｓｔが目標電圧ＶＢＳＥＴより降下したことをコンパレータＵ０が検出すると、Ａ状態に遷移するように制御される。
【００１２】
このように出力電圧ＶＢｏｏｓｔには、入力電圧ＶＩＮを上限、出力電圧ＶＢｏｏｓｔの目標電圧ＶＢＳＥＴを下限とした電圧幅とほぼ同等な電圧リップルが生じる。入力電圧ＶＩＮが電圧（ＶＢＳＥＴ＋ＶＨｏｎ）に近づくほど、電圧リップルは大きくなり、最大ではダイオード電圧ＶＨｏｎと略同等な電圧となる。
【００１３】
一般的には、上記電源装置において電圧リップルは、６００〜７００ｍＶとなり、大きな値となる。このような大きな電圧リップルは、出力電圧ＶＢｏｏｓｔを電源電圧として利用している回路にとっては好ましくない。
また、電源装置の構成によっては、電圧リップルのために、回路が誤動作してしまうことも懸念される。
【００１４】
本発明はかかる事情に鑑みてなされたものであり、その目的は、入力電圧が出力電圧の目標電圧より高い場合における、消費電力の削減、誤動作の防止を図れる昇圧回路および電源装置を提供することにある。
【課題を解決するための手段】
【００１５】
上述した従来技術の問題点を解決し上述した目的を達成するために、本発明の昇圧回路は、入力端子及び出力端子と、前記入力端子に入力される電圧を昇圧して前記出力端子より出力する昇圧コンバータと、前記入力端子の入力電圧が、前記出力端子の出力電圧の目標電圧に応じて規定された所定の電圧より高くなった場合、前記昇圧コンバータの昇圧動作を停止して、前記入力端子と前記出力端子とが導通状態となるように前記昇圧コンバータを制御する制御手段とを有する。
【００１６】
好適には、本発明の昇圧回路の前記昇圧コンバータは、インダクタと、キャパシタと、前記入力端子から前記インダクタに流れる電流の経路をオンオフ制御する第１のスイッチング素子と、前記インダクタから前記キャパシタへ流れる電流の経路をオンオフ制御する第２のスイッチング素子とを有する。前記制御手段は、前記昇圧コンバータが、前記第１のスイッチング素子をオン、前記第２のスイッチング素子をオフに設定して前記インダクタにエネルギを蓄積する第１の状態、前記第１のスイッチング素子をオフ、前記第２のスイッチング素子をオンに設定して前記インダクタに蓄積されたエネルギを前記キャパシタに放出する第２の状態、並びに、前記第１のスイッチング素子及び前記第２のスイッチング素子を共にオフに設定して前記入力端子と前記出力端子とを非導通状態とする第３の状態に、順次に遷移するように制御し、前記入力電圧が前記出力電圧より高く、かつ、前記出力電圧が所定の基準電圧より高い場合には、前記昇圧コンバータを前記第３の状態に強制的に遷移させる。
【００１７】
好適には、本発明の昇圧回路の前記基準電圧は、前記出力電圧の目標電圧よりも高い電圧である。
好適には、本発明の昇圧回路の前記制御手段は、前記第２のスイッチング素子に流れる電流の極性に応じて、前記昇圧コンバータを前記第２の状態から前記第３の状態へ遷移させる。
好適には、本発明の昇圧回路の前記制御手段は、前記第１の状態において前記第１のスイッチング素子に流れる電流が一定値を超えると、前記昇圧コンバータを前記第２の状態へ遷移させる。
好適には、本発明の昇圧回路の前記制御手段は、前記第３の状態において前記出力電圧が前記目標電圧より低くなると、前記昇圧コンバータを前記第１の状態に遷移させる。
【００１８】
本発明の電源装置は、バッテリと、前記バッテリの電圧を入力する入力端子と、出力端子と、前記バッテリからの入力電圧を昇圧して前記出力端子より出力する昇圧コンバータと、前記入力端子の入力電圧が、前記出力端子の出力電圧の目標電圧に応じて規定された所定の電圧より高くなった場合、前記昇圧コンバータの昇圧動作を停止して、前記入力端子と前記出力端子とが導通状態となるように前記昇圧コンバータを制御する制御手段とを有する。
【発明の効果】
【００１９】
本発明によれば、入力電圧が出力電圧の目標電圧より高い場合における、消費電力の削減、誤動作の防止を図れる昇圧回路および電源装置を提供することができる。
【図面の簡単な説明】
【００２０】
【図１】図１は、本発明の実施形態に係る電源装置の構成図である。
【図２】図２は、図１に示す電源装置において、出力ＶＩＮｄｅｔ，ＯＶｄｅｔと、制御信号ＨＣＮＴ２，ＬＣＮＴ２との関係を説明するための図である。
【図３】図３は、図１に示す電源装置がＢ状態の場合における回路状態を説明するための図である。
【図４】図４は、図１に示す電源装置の第１の動作例における消費電力を説明するための図である。
【図５】図５は、図１に示す電源装置の第２の動作例における出力電圧ＶＢｏｏｓｔを説明するための図である。
【図６】図６は、本発明のその他の実施形態に係る電源装置の構成図である。
【図７】図７は、図６に示す電源装置において、出力ＶＩＮｄｅｔ，ＯＶｄｅｔと、制御信号ＨＣＮＴ２，ＬＣＮＴ２との関係を説明するための図である。
【図８】図８は、従来の電源装置におけるＡ状態を説明するための図である。
【図９】図９は、従来の電源装置におけるＢ状態を説明するための図である。
【図１０】図１０は、従来の電源装置におけるＣ状態を説明するための図である。
【図１１】図１１は、図８〜図１０に示す電源装置における各状態での出力電圧ＶＢｏｏｓｔを説明するための図である。
【図１２】図１２は、図８〜図１０に示す電源装置における問題点を説明するための図である。
【発明を実施するための最良の形態】
【００２１】
以下、図面を参照して、本発明に係る電源装置を説明する。
【実施例】
【００２２】
図１は、本発明の実施形態に係る電源装置１の構成図である。
図１に示すように、電源装置１は、例えば、同期整流昇圧ＰＦＭ制御型の電源装置であり、制御回路モジュール５および昇圧回路モジュール７を有する。
【００２３】
電源装置１において、制御回路モジュール５は、昇圧回路モジュール７の状態に基づいて、昇圧回路モジュール７がＡ，Ｂ，Ｃの各状態の間を適切に遷移して昇圧動作を行うように、昇圧回路モジュール７のスイッチＳＷＨ，ＳＷＬのゲート（Ｇ）に印加する制御信号ＨＣＮＴ２，ＬＣＮＴ２を生成する。スイッチＳＷＨ，ＳＷＬは、それぞれゲート（Ｇ）に印加される制御信号ＨＣＮＴ２，ＬＣＮＴ２により、ドレイン／ソース間をオン又はオフに設定する。
【００２４】
制御回路モジュール５は、「出力電圧ＶＢｏｏｓｔが電圧ＯＶＲＥＦより高い」、且つ「電圧（ＶＩＮ＋ＶＯＦＦＳＥＴ）が出力電圧ＶＢｏｏｓｔより高い」という条件が満たされた場合、すなわち従来技術で説明した（問題点１）、（問題点２）が発生する状況において、制御信号ＨＣＮＴ２，ＬＣＮＴ２の双方をローレベル「Ｌ」に設定する。これにより、昇圧回路モジュール７において、スイッチＳＷＬがオフになり、スイッチＳＷＨがオンになり、Ｂ状態へ強制的に切り換えられる。
昇圧回路モジュール７は、Ｂ状態では、スイッチＳＷＨがオンであるため、出力電圧ＶＢｏｏｓｔが入力電圧ＶＩＮに近くなり、電力損失を小さくできる。
また、昇圧回路モジュール７は、上記条件を満たす間、Ｂ状態が保持されることから、出力電圧ＶＢｏｏｓｔは入力電圧ＶＩＮ付近の一定電圧に保持され、電圧リップルを抑制できる。
【００２５】
以下、制御回路モジュール５および昇圧回路モジュール７について詳細に説明する。
＜制御回路モジュール５＞
図１に示すように、制御回路モジュール５は、例えば、信号生成回路９、コンパレータ１１、コンパレータ１３、ＡＮＤ回路２１、ＮＯＲ回路２３、ＮＯＲ回路２５、ＮＯＴ回路３１、ＡＮＤ回路３３を有する。
ここで、制御回路モジュール５が本発明の制御手段の一例である。また、Ａ状態が本発明の第１の状態の一例であり、Ｂ状態が本発明の第２の状態の一例であり、Ｃ状態が本発明の第３の状態の一例である。
【００２６】
信号生成回路９は、昇圧回路モジュール７をＡ，Ｂ，Ｃの各状態に切り換えるための制御信号ＨＣＮＴ１，ＬＣＮＴ１を生成する。
信号生成回路９は、Ａ状態において、昇圧回路モジュール７のスイッチＳＷＬのソース／ドレイン間に一定値以上の電流が流れると、Ｂ状態に遷移させるために、制御信号ＨＣＮＴ１をローレベル（Ｌ）に設定し、制御信号ＬＣＮＴ１をローレベル（Ｌ）に設定する。
ここで、スイッチＳＷＬのソース（Ｓ）／ドレイン（Ｄ）間に一定値以上の電流が流れるか否かは、例えば、当該電流のピーク値あるいは平均値を基に判断される。
【００２７】
信号生成回路９は、Ｂ状態において、スイッチＳＷＨのソース（Ｓ）からドレイン（Ｄ）に向けて電流が流れると（電流の極性が変化すると）、すなわち、インダクタＬの一端の端子６７の電圧が出力側端子７１の電圧ＶＢｏｏｓｔより低くなると、Ｃ状態に遷移させるために、制御信号ＨＣＮＴ１をハイレベルに設定し、ＬＣＮＴ１をローレベルに設定する。
ここで、インダクタＬの一端の端子６７の電圧が出力側端子７１の出力電圧ＶＢｏｏｓｔより低くなったか否かは、端子６７の電圧と出力電圧ＶＢｏｏｓｔとを比較する比較回路からの出力を基に信号生成回路９で行う。
【００２８】
信号生成回路９は、Ｃ状態において、出力側端子７１の出力電圧ＶＢｏｏｓｔの電圧がＶＢｏｏｓｔの目標電圧ＶＢＳＥＴより低くなると、Ａ状態に遷移させるために、制御信号ＨＣＮＴ１をハイレベルに設定し、ＬＣＮＴ１をハイレベルに設定する。
ここで、出力側端子７１の出力電圧ＶＢｏｏｓｔの電圧がＶＢｏｏｓｔの目標電圧ＶＢＳＥＴより低くなったか否かは、コンパレータＵＯからの出力ＶＳＥＴｄｅｔを基に信号生成回路９で判断する。
【００２９】
コンパレータ１１は、出力側端子７１の電圧ＶＢｏｏｓｔを＋端子に入力し、−端子には電圧ＯＶＲＥＦが印加されている。
ここで、電圧ＯＶＲＥＦは、目標電圧ＶＢＳＥＴより高い。なお、目標電圧ＶＢＳＥＴは、Ｃ状態においてＡ状態に切り換えるタイミングを決定するために、出力側端子７１の出力電圧ＶＢｏｏｓｔと比較される基準電圧である。具体的には、電圧ＶＢｏｏｓｔが目標電圧ＶＢＳＥＴより低くなると、Ｃ状態からＡ状態に切り換えられるように制御される。
コンパレータ１１の出力ＯＶｄｅｔは、出力電圧ＶＢｏｏｓｔが電圧ＯＶＲＥＦより高い状態でハイレベル（Ｈ）となり、そうでない状態でローレベル（Ｌ）となる。
コンパレータ１３の出力ＶＩＮｄｅｔは、昇圧回路モジュール７を強制的にＢ状態に切り換えるための条件として用いられる。
出力ＯＶｄｅｔによる条件を用いたのは、電源装置１の起動時に、Ａ状態の後に、強制的にＢ状態に保持されてしまうことを防止するためである。
また、目標電圧ＶＢＳＥＴより高い電圧ＯＶＲＥＦを用いたのは、電圧ＶＢｏｏｓｔに重畳するノイズ等の影響により動作が不安定になることを防止するためである。
【００３０】
コンパレータ１３は、入力側端子６１の入力電圧ＶＩＮにＶＯＦＦＳＥＴを加えた電圧が＋端子に印加され、−端子には出力側端子７１の出力電圧ＶＢｏｏｓｔが印加される。
コンパレータ１３の出力ＶＩＮｄｅｔは、電圧（ＶＩＮ＋ＶＯＦＦＳＥＴ）が電圧ＶＢｏｏｓｔより高い状態でハイレベルとなり、そうでない状態でローレベルとなる。
コンパレータ１３の出力ＶＩＮｄｅｔは、昇圧回路モジュール７を強制的にＢ状態に切り換えるための条件として用いられる。
出力ＶＩＮｄｅｔによる条件は、入力電圧ＶＩＮが出力電圧ＶＢｏｏｓｔより高いという、従来技術で説明した（問題点１）、（問題点２）が生じるような通常の昇圧動作が行われない状態になったときに満たされる。
また、入力電圧ＶＩＮより高い電圧（ＶＩＮ＋ＶＯＦＦＳＥＴ）を用いたのはノイズ等の影響により動作が不安定になることを防止するためである。
【００３１】
ＡＮＤ回路２１は、コンパレータ１１の出力ＯＶｄｅｔとコンパレータ１３の出力ＶＩＮｄｅｔとの論理積をＮＯＲ回路２５に出力する。
ＮＯＲ回路２３は、コンパレータ１１の出力ＯＶｄｅｔと、信号生成回路９からの制御信号ＨＣＮＴ１との否定論理和をＮＯＲ回路２５に出力する。
ＮＯＲ回路２５は、ＡＮＤ回路２１およびＮＯＲ回路２３の出力の否定論理和を制御信号ＨＣＮＴ２としてスイッチＳＷＨのゲートに出力する。
【００３２】
ＮＯＴ回路３１は、コンパレータ１１の出力ＯＶｄｅｔを反転してＡＮＤ回路３３に出力する。
ＡＮＤ回路３３は、信号生成回路９からの制御信号ＬＣＮＴ１と、ＮＯＴ回路３１の出力の論理積を制御信号ＬＣＮＴ２としてスイッチＳＷＬのゲートに出力する。
【００３３】
ここで、出力ＶＩＮｄｅｔ，ＯＶｄｅｔと、制御信号ＨＣＮＴ２，ＬＣＮＴ２との関係は、図２に示すようになる。
図２に示すように、出力ＶＩＮｄｅｔ，ＯＶｄｅｔの双方がハイレベル（Ｈ）の場合、すなわち、「電圧ＶＢｏｏｓｔが電圧ＯＶＲＥＦより高い」、「電圧（ＶＩＮ＋ＶＯＦＦＳＥＴ）が、電圧ＶＢｏｏｓｔより高い」の双方の条件が満たされた場合に、制御信号ＨＣＮＴ２，ＬＣＮＴ２の双方がローレベル「Ｌ」になる。これにより、スイッチＳＷＬがオフになり、スイッチＳＷＨがオンになり、Ｂ状態に強制的に切り換る。
【００３４】
一方、図２に示すように、「出力ＶＩＮｄｅｔがハイレベルであり、且つ，ＯＶｄｅｔがローレベルの場合」、あるいは、「出力ＶＩＮｄｅｔがローレベルであり、且つ，ＯＶｄｅｔがローレベルの場合」は、制御信号ＨＣＮＴ２，ＬＣＮＴ２は、それぞれ制御信号ＨＣＮＴ１，ＬＣＮＴ１と同じになる。
また、図２に示すように、「出力ＶＩＮｄｅｔがローレベルであり、且つ，ＯＶｄｅｔがハイレベルの場合」には、制御信号ＨＣＮＴ２がハイレベルになり、制御信号ＬＣＮＴ２がローレベルになる。このとき、スイッチＳＷＨ、ＳＷＬは共にオフ状態になり、Ｃ状態となる。
【００３５】
＜昇圧回路モジュール７＞
昇圧回路モジュール７は、例えば、スイッチＳＷＨ、スイッチＳＷＬ、寄生ダイオードＤＨ、寄生ダイオードＤＬ、入力側端子６１、インダクタＬ、出力側端子７１、出力側キャパシタＣ、コンパレータＵＯを有する。
昇圧回路モジュール７が本発明の昇圧コンバータの一例である。また、入力側端子６１が本発明の入力端子の一例であり、出力側端子７１が本発明の出力端子の一例である。
また、インダクタＬが本発明のインダクタの一例であり、出力側キャパシタＣが本発明のキャパシタの一例であり、スイッチＳＷＬが本発明の第１のスイッチング素子の一例であり、スイッチＳＷＨが本発明の第２のスイッチング素子の一例である。
【００３６】
スイッチＳＷＨのソース（Ｓ）は、出力側端子７１、出力側キャパシタＣ、負荷７５およびコンパレータＵＯの−端子に接続されている。
ここで、出力側キャパシタＣは、Ｂ状態においてインダクタＬからスイッチＳＷＨを介して流入した電流に応じた電荷を蓄積する。出力側キャパシタＣの蓄積電荷に応じて電圧ＶＢｏｏｓｔが決まる。
負荷７５は、昇圧後の出力電圧ＶＢｏｏｓｔによって電源を供給される回路である。
【００３７】
スイッチＳＷＨのドレイン（Ｄ）は、インダクタＬの一端、端子６７、スイッチＳＷＬのドレイン（Ｄ）に接続されている。
スイッチＳＷＨのソース（Ｓ）／ドレイン（Ｄ）間には、それと並列に、ドレイン（Ｄ）からソース（Ｓ）を順方向とする寄生ダイオードＤＨが存在している。
スイッチＳＷＨのゲート（Ｇ）には、制御回路モジュール５のＮＯＲ回路２５からの制御信号ＨＣＮＴ２が印加される。
スイッチＳＷＨは、ＰチャネルのＭＯＳトランジスタであり、ゲート（Ｇ）に印加される制御信号ＨＣＮＴ２がローレベル（Ｌ）の場合にドレイン（Ｄ）−ソース（Ｓ）間がオンになり、制御信号ＨＣＮＴ２がハイレベル（Ｈ）の場合にドレイン（Ｄ）−ソース（Ｓ）間がオフになる。
【００３８】
スイッチＳＷＬのドレイン（Ｄ）は、スイッチＳＷＨのドレイン（Ｄ）、端子６７、インダクタＬに接続されている。
スイッチＳＷＬのソース（Ｓ）はグランドに接続されている。
スイッチＳＷＬのソース（Ｓ）／ドレイン（Ｄ）間には、それと並列に、ソース（Ｓ）からドレイン（Ｄ）を順方向とする寄生ダイオードＤＨが存在している。
スイッチＳＷＬのゲート（Ｇ）には、制御回路モジュール５のＮＯＲ回路３３からの制御信号ＬＣＮＴ２が印加される。
スイッチＳＷＬは、ＮチャネルのＭＯＳトランジスタであり、ゲート（Ｇ）に印加される制御信号ＬＣＮＴ２がハイレベル（Ｈ）の場合にドレイン（Ｄ）−ソース（Ｓ）間がオンになり、制御信号ＬＣＮＴ２がローレベル（Ｈ）の場合にドレイン（Ｄ）−ソース（Ｓ）間がオフになる。
【００３９】
スイッチＳＷＨのドレイン（Ｄ）とスイッチＳＷＬのドレイン（Ｄ）との接点には、端子６７およびインダクタＬの一端が接続されている。
インダクタＬの他端は、入力側端子６１に接続され、電圧ＶＩＮが印加されている。
入力側端子６１には、入力電圧ＶＩＮを供給するバッテリーが接続されている。
インダクタＬには、Ａ状態（スイッチＳＷＨがオフ、スイッチＳＷＬがオンの状態）で、入力側端子６１からスイッチＳＷＬを介して電流が流れてエネルギが蓄積される。また、インダクタＬに蓄積されたエネルギによって、Ｂ状態（スイッチＳＷＨがオン、スイッチＳＷＬがオフの状態）においてインダクタＬからスイッチＳＷＨを介してキャパシタＣに電流が流れる。これにより、出力側キャパシタＣに電荷が蓄えられて出力側端子７１の出力電圧ＶＢｏｏｓｔが上昇する。
【００４０】
コンパレータＵＯの−端子には、スイッチＳＷＨのソース（Ｓ）、出力側端子７１、出力側キャパシタＣおよび負荷７５が接続されている。
コンパレータＵＯの＋端子には、ＶＢｏｏｓｔの目標電圧であるＶＢＳＥＴが印加されている。
コンパレータＵＯから出力される信号ＶＳＥＴｄｅｔは、出力側端子７１の出力電圧ＶＢｏｏｓｔが目標電圧ＶＢＳＥＴより低くなると、ローレベル（Ｌ）からハイレベル（Ｈ）に切り換る。
信号ＶＳＥＴｄｅｔは、コンパレータＵＯから制御回路モジュール５の信号生成回路９に出力される。
【００４１】
以下、図１に示す電源装置１の動作例を説明する。
＜第１動作例＞
本動作例では、Ｃ状態において、電圧ＶＩＮが出力電圧ＶＢｏｏｓｔの目標電圧ＶＢＳＥＴに寄生ダイオードＤＨのダイオード電圧ＶＨｏｎを加えた電圧よりも高くなった場合、すなわち従来技術において前述した（問題点１）が発生する場合になったときの電源装置１の動作例を説明する。
この場合、寄生ダイオードＤＨがオンすると、Ｃ状態からＡ状態への遷移条件である「出力電圧ＶＢｏｏｓｔが目標電圧ＶＢＳＥＴより小さい」という条件は満たされない。すなわち、出力電圧ＶＢｏｏｓｔは目標電圧ＶＢＳＥＴより大きい。
しかしながら、出力電圧ＶＢｏｏｓｔが電圧ＯＶＲＥＦ（＞ＶＢＳＥＴ）より高いという条件を満たしている場合には、コンパレータ１１の出力ＯＶｄｅｔがハイレベル（Ｈ）になる。
【００４２】
一方、電圧「ＶＩＮ＋ＶＯＦＦＳＥＴ」が出力電圧ＶＢｏｏｓｔより高い場合、コンパレータ１３の出力ＶＩＮｄｅｔがハイレベル（Ｈ）になる。
【００４３】
これにより、制御信号ＨＣＮＴ２，ＬＣＮＴ２がローレベル（Ｌ）になり、スイッチＳＷＨがオン、且つスイッチＳＷＬがオフの状態、すなわちＢ状態に切り換る。
このようなＢ状態への切り換りは、信号生成回路９が発生する制御信号ＨＣＮＴ１，ＬＣＮＴ１とは無関係に強制的に行われる。
【００４４】
このようにＢ状態になることで、入力側端子６１と出力側端子７１とがスイッチＳＷＨ及びインダクタＬを介して導通状態となり、入力電圧ＶＩＮと出力電圧ＶＢｏｏｓｔとがほぼ等しくなる。
このとき、図４に示すように、損失電力はスイッチＳＷＬのドレイン（Ｄ）−ソース（Ｓ）間の抵抗成分Ｒｏｎ（ＳＷＨ）に応じた電圧Ｖ（ＳＷＨ）に電流Ｉｏを乗じたものになる。
ここで、電圧Ｖ（ＳＷＨ）は、ダイオード電圧ＶＨｏｎより大幅に小さいため、従来技術に比べて、損失電力を大幅に小さくできる。
【００４５】
＜第２動作例＞
本動作例では、入力電圧ＶＩＮが、出力電圧ＶＢｏｏｓｔの目標電圧ＶＢＳＥＴより高く、且つ、出力電圧ＶＢｏｏｓｔに寄生ダイオードＤＨのダイオード電圧ＶＨｏｎを加えた電圧より低い場合、すなわち従来技術において前述した（問題点２）が発生する場合における電源装置１の動作例を説明する。
すなわち、電源装置１は、Ａ状態において、図５に示すように、出力電圧ＶＢｏｏｓｔは、電圧ＯＶＲＥＦより低く、出力ＯＶｄｅｔはローレベル（Ｌ）を示している。そのため、図２に示すように、制御信号ＨＣＮＴ２，ＬＣＮＴ２は、それぞれ制御信号ＨＣＮＴ１，ＬＣＮＴ１と一致する。
一方、本動作例の前提では、電圧「ＶＩＮ＋ＶＯＦＦＳＥＴ」が出力電圧ＶＢｏｏｓｔより大きく、コンパレータ１３の出力ＶＩＮｄｅｔがハイレベル（Ｈ）になっている。
【００４６】
そして、スイッチＳＷＬのドレイン（Ｄ）−ソース（Ｓ）間を流れる電流が一定値を超えると、信号生成回路９が制御信号ＨＣＮＴ１，ＬＣＮＴ１をローレベル（Ｌ）に設定し、制御信号ＨＣＮＴ２，ＬＣＮＴ２がローレベル（Ｌ）になる。
これにより、昇圧回路モジュール７は、スイッチＳＷＨがオンになり、スイッチＳＷＬがオフになり、Ｂ状態に切り換る。
【００４７】
Ｂ状態に切り換ると、インダクタＬからスイッチＳＷＨを介して電流が流れ、電圧ＶＢｏｏｓｔは上昇する。
そして、電圧ＶＢｏｏｓｔが電圧ＯＶＲＥＦより大きくなり、出力ＯＶｄｅｔがハイレベル（Ｈ）に切り換る。
【００４８】
これにより、昇圧回路モジュール７がＢ状態を強制的に保持し、スイッチＳＷＨがオンであるため、電圧ＶＢｏｏｓｔは電圧ＶＩＮ近くまで上昇し、その状態が保持される。
これにより、電圧ＶＢｏｏｓｔの波形は、図４に示すようになり、従来の図１２に示すような電圧リップルを抑制できる。
【００４９】
＜第３動作例＞
本動作例では、通常の昇圧動作が行われる場合を説明する。
この場合には、電圧「ＶＩＮ＋ＶＯＦＦＳＥＴ」が電圧ＶＢｏｏｓｔより低く、コンパレータ１３の出力ＶＩＮｄｅｔがローレベル（Ｌ）になっている。
そのため、図２に示すように、制御信号ＨＣＮＴ２，ＬＣＮＴ２は、それぞれ制御信号ＨＣＮＴ１，ＬＣＮＴ１と一致する。
従って、電源装置１は、以下に示すように、Ａ，Ｂ，Ｃ状態を順に切り換える。
【００５０】
（Ａ状態）
Ａ状態では、図１に示す制御信号ＨＣＮＴ２，ＬＣＮＴ２により、スイッチＳＷＨがオフになり、スイッチＳＷＬがオンになっている。
入力側端子６１からインダクタＬ、スイッチＳＷＬのＤ（ドレイン）−Ｓ（ソース）間を経由して、グランドへ電流が流れる。これにより、インダクタＬにエネルギが蓄積される。そして、スイッチＳＷＬに流れる電流が一定値を超えると、インダクタＬに目標エネルギが蓄積された判断して、Ｂ状態へと遷移するように、制御信号ＨＣＮＴ２，ＬＣＮＴ２が切り換えられる。
【００５１】
（Ｂ状態）
Ｂ状態では、制御信号ＨＣＮＴ２，ＬＣＮＴ２により、スイッチＳＷＨがオンになり、スイッチＳＷＬがオフになっている。
これにより、インダクタＬに蓄えられたエネルギに応じて、出力側に電流が流れ、出力電圧ＶＢｏｏｓｔが上昇する。
そして、インダクタＬに蓄えられたエネルギが枯渇し、端子６７の電圧が出力電圧ＶＢｏｏｓｔより低くなると、出力電圧ＶＢｏｏｓｔ側から入力端子６１側への電流逆流が始まる。信号生成回路９は、上記電流逆流を検出すると、Ｃ状態へと遷移するように、制御信号ＨＣＮＴ２，ＬＣＮＴ２を切り換える。
【００５２】
（Ｃ状態）
Ｃ状態では、制御信号ＨＣＮＴ２，ＬＣＮＴ２により、スイッチＳＷＨがオフになり、スイッチＳＷＬがオフになっている。
これにより出力側に接続されている負荷Ｉｏによって出力側コンデンサＣが放電され、出力電圧ＶＢｏｏｓｔは降下していく。
そして、出力電圧ＶＢｏｏｓｔが目標電圧ＶＢＳＥＴより降下して、コンパレータＵＯの出力ＶＳＥＴｄｅｔはローレベルからハイレベルに切り換る。
信号生成回路９は、出力ＶＳＥＴｄｅｔがハイレベルに切り換ったことを検出すると、Ａ状態に遷移するように、制御信号ＨＣＮＴ２，ＬＣＮＴ２を切り換える。
【００５３】
このように、電源回路１では、Ａ／Ｂ／Ｃの状態遷移を繰り返すことで、図１１に示すように、出力電圧ＶＢｏｏｓｔを一定にするように昇圧（電圧）制御される。
【００５４】
以上説明したように、電源装置１によれば、「出力電圧ＶＢｏｏｓｔが電圧ＯＶＲＥＦより高い」、且つ「電圧（ＶＩＮ＋ＶＯＦＦＳＥＴ）が出力電圧ＶＢｏｏｓｔより高い」という条件が満たされた場合、すなわち従来技術で説明した（問題点１）、（問題点２）が発生する状況において、制御信号ＨＣＮＴ２，ＬＣＮＴ２の双方をローレベル「Ｌ」に設定する。これにより、昇圧回路モジュール７において、スイッチＳＷＨがオンになり、スイッチＳＷＬがオフになり、Ｂ状態に強制的に切り換えられる。
昇圧回路モジュール７は、Ｂ状態では、スイッチＳＷＨがオンであるため、寄生ダイオードＤＨに順電流が流れる場合に比べて電力損失を小さくできる。
また、昇圧回路モジュール７は、上記条件を満たす間、Ｂ状態が保持されることから、出力電圧ＶＢｏｏｓｔは入力電圧ＶＩＮ付近の一定電圧に保持され、電圧リップルを抑制できる。
【００５５】
また、電源装置１では、通常の昇圧動作については、従来の電源装置と同様に適切に行うことができる。
【００５６】
以下、上述した電源装置１の変形例を説明する。
図６は、本発明のその他の実施形態に係る電源装置１０１の構成図である。
図６に示すように、電源装置１０１は、制御回路モジュール１０５の論理回路と昇圧回路モジュール１０７の一部が電源装置１とは異なる。
以下、相違点のみを説明する。
電源装置１０１の昇圧回路モジュール１０７は、スイッチＳＷＨａがＮチャネルのＭＯＳトランジスタである。
【００５７】
また、電源装置１０１の制御回路モジュール１０５は、例えば、信号生成回路９、コンパレータ１１、コンパレータ１３の他に、ＡＮＤ回路２１、ＡＮＤ回路１２３、ＯＲ回路１２５、ＮＯＴ回路１３１、ＡＮＤ回路３３を有する。
ＡＮＤ回路２１は、コンパレータ１１の出力ＶＩＮｄｅｔとコンパレータ１３の出力ＶＩＮｄｅｔとの論理積をＯＲ回路１２５に出力する。
ＮＯＴ回路１３１は、コンパレータ１１の出力ＯＶｄｅｔを反転してＡＮＤ回路３３，１２３に出力する。
ＡＮＤ回路１２３は、信号生成回路９からの制御信号ＨＣＮＴ１と、ＮＯＴ回路１３１の出力との論理積をＯＲ回路１２５に出力する。
ＯＲ回路１２５は、ＡＮＤ回路２１およびＡＮＤ回路１２３の出力の論理和を制御信号ＨＣＮＴ２としてスイッチＳＷＨのゲートに出力する。
【００５８】
ＡＮＤ回路３３は、信号生成回路９からの制御信号ＬＣＮＴ１と、ＮＯＴ回路１３１の出力の論理積を制御信号ＬＣＮＴ２としてスイッチＳＷＬのゲートに出力する。
【００５９】
ここで、出力ＶＩＮｄｅｔ，ＯＶｄｅｔと、制御信号ＨＣＮＴ２，ＬＣＮＴ２との関係は、図７に示すようになる。
図７に示すように、出力ＶＩＮｄｅｔ，ＯＶｄｅｔの双方がハイレベル（Ｈ）の場合、すなわち、「電圧ＶＢｏｏｓｔが電圧ＯＶＲＥＦより高い」、「電圧（ＶＩＮ＋ＶＯＦＦＳＥＴ）が、電圧ＶＢｏｏｓｔより高い」の双方の条件が満たされた場合に、制御信号ＨＣＮＴ２がハイレベル（Ｈ）になり、制御信号ＬＣＮＴ２がローレベル「Ｌ」になる。これにより、スイッチＳＷＨがオンになり、スイッチＳＷＬがオフになり、Ｂ状態に強制的に切り換る。
【００６０】
一方、図７に示すように、「出力ＶＩＮｄｅｔがハイレベルであり、且つ，ＯＶｄｅｔがローレベルの場合」、あるいは、「出力ＶＩＮｄｅｔがローレベルであり、且つ，ＯＶｄｅｔがローレベルの場合」は、制御信号ＨＣＮＴ２，ＬＣＮＴ２は、それぞれ制御信号ＨＣＮＴ１，ＬＣＮＴ１と同じになる。
また、図７に示すように、「出力ＶＩＮｄｅｔがローレベルであり、且つ，ＯＶｄｅｔがハイレベルの場合」には、制御信号ＨＣＮＴ２，ＬＣＮＴ２の双方がローレベルになる。
【００６１】
図７に示す電源装置１０１によっても、図１に示す電源装置１と同様の機能を発揮できる。
【００６２】
本発明は上述した実施形態には限定されない。
すなわち、当業者は、本発明の技術的範囲またはその均等の範囲内において、上述した実施形態の構成要素に関し、様々な変更、コンビネーション、サブコンビネーション、並びに代替を行ってもよい。
上述した実施形態では、スイッチＳＷＨをオン状態にすることで強制的にＢ状態に遷移させたが、スイッチＳＷＨとは別に入力側端子６１と出力側端子７１とを接続するパスを設けて、このパスを接続状態にすることでＢ状態に遷移させてもよい。
【００６３】
また、上述した実施形態では、出力電圧ＶＢｏｏｓｔに関する比較を行う２つのコンパレータ１１，１２の出力に基づいて、Ｂ状態への強制遷移の条件を判定しているが、本発明はこれに限定されない。例えば、出力電圧ＶＢｏｏｓｔの目標電圧に応じて規定された所定の電圧（例えば上述のＯＶＲＥＦ）と入力電圧ＶＩＮとを比較するコンパレータを設けて、このコンパレータにより入力電圧ＶＩＮが所定の電圧（ＯＶＲＲＥＦ）より高いと判定された場合、Ｂ状態への強制遷移を行ってもよい。
【００６４】
また、上述した実施形態では、端子６７の電圧と出力電圧ＶＢｏｏｓｔを比較してスイッチＳＷＨを流れる電流の極性を判断したが、それ以外の方法で判断してもよい。
【００６５】
また、制御回路モジュール５，１０５の論理回路は一例であり、同様の機能を発揮するものであればその他の構成も採用可能である。
【００６６】
また、上述した実施形態では、スイッチング素子としてＭＯＳトランジスタを設けたが、その他のスイッチング素子を用いてもよい。
【産業上の利用可能性】
【００６７】
本発明は、スイッチ素子を備えた昇圧回路および電源装置に適用可能である。
【符号の説明】
【００６８】
１，１０１…電源装置、５，１０５…制御回路モジュール、７，１０７…昇圧回路モジュール、９…信号生成回路、１１，１３，ＵＯ…コンパレータ、６１…入力側端子、６７…端子、７１…出力側端子、７５…負荷、Ｃ…出力側キャパシタ、Ｌ…インダクタ、ＳＷＨ，ＳＷＬ，ＳＷＨａ…スイッチ（ＭＯＳトランジスタ）、ＤＨ，ＤＬ…寄生ダイオード
【図１】
2010098946.tif 000003
【図２】
2010098946.tif 000004
【図３】
2010098946.tif 000005
【図４】
2010098946.tif 000006
【図５】
2010098946.tif 000007
【図６】
2010098946.tif 000008
【図７】
2010098946.tif 000009
【図８】
2010098946.tif 000010
【図９】
2010098946.tif 000011
【図１０】
2010098946.tif 000012
【図１１】
2010098946.tif 000013
【図１２】
2010098946.tif 000014
【手続補正書】
【提出日】平成22年2月23日(2010.2.23)
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電圧入力端子と第１のノードとの間に接続されたインダクタンス素子と、上記第１のノードと第１の電圧端子との間に接続された第１のＭＯＳトランジスタと、上記第１のノートと電圧出力端子との間に接続された第２のＭＯＳトランジスタと、上記電圧出力端子に接続された出力容量素子と、上記第１及び第２のＭＯＳトランジスタをＰＦＭ制御する制御回路とを有するコンバータ回路であって、
上記制御回路が、
上記第１及び第２のＭＯＳトランジスタがそれぞれ導通状態及び非導通状態となる第１の状態、上記第１及び第２のＭＯＳトランジスタがそれぞれ非導通状態及び導通状態となる第２の状態、又は上記第１及び第２のＭＯＳトランジスタが何れも非導通状態となる第３の状態となるように、上記第１及び第２のＭＯＳトランジスタをそれぞれ制御するための第１及び第２の制御信号を生成する制御信号生成回路と、
上記電圧出力端子に現れる出力電圧と当該出力電圧の目標電圧よりも大きい第１の基準電圧とを比較して第１の比較信号を出力する第１の比較回路と、
上記電圧入力端子に印加される入力電圧にオフセット電圧を加えた第２の基準電圧と上記出力電圧とを比較して第２の比較信号を出力する第２の比較回路と、
上記第１及び第２の制御信号、並びに上記第１及び第２の比較信号に基づいて、上記第１及び第２のＭＯＳトランジスタをそれぞれ駆動する第１及び第２の駆動信号を上記第１及び第２のＭＯＳトランジスタの制御端子に供給する駆動信号供給回路と、
を含み、
上記出力電圧が上記第１の基準電圧よりも小さいときに、上記第１及び第２の制御信号に対応した上記第１及び第２の駆動信号が供給され、
上記出力電圧が上記第１の基準電圧よりも大きいときに、上記第２の状態又は上記第３の状態を維持する上記第１及び第２の駆動信号が供給される、
コンバータ回路。
【請求項２】
上記制御回路が、
上記第１のＭＯＳトランジスタに流れる電流を検知する電流検知回路と、
上記第１のノードの電圧と上記電圧出力端子の電圧との関係を検知する電圧検知回路と、
上記出力電圧と上記目標電圧とを比較して第３の比較信号を出力する第３の比較回路と、
を更に有し、
上記制御信号生成回路が、上記電流検知回路の検知結果に基づいて上記第１の状態から上記第２の状態に遷移し、上記電圧検知回路の検知結果に基づいて上記第２の状態から上記第３の状態に遷移し、上記第３の比較信号に基づいて上記第３の状態から上記第１の状態に遷移するように、上記第１及び第２の制御信号を生成する、
請求項１に記載のコンバータ回路。
【請求項３】
上記第２の基準電圧が上記出力電圧よりも大きく、上記出力電圧が上記第１の基準電圧よりも大きいときに、上記第２の状態を維持する上記第１及び第２の駆動信号が供給される、請求項１又は２に記載のコンバータ回路。
【請求項４】
上記第２の基準電圧が上記出力電圧よりも小さく、上記出力電圧が上記第１の基準電圧よりも大きいときに、上記第３の状態を維持する上記第１及び第２の駆動信号が供給される、請求項１又は２に記載のコンバータ回路。
【請求項５】
上記第１のＭＯＳトランジスタがＮＭＯＳトランジスタであり、上記第２のＭＯＳトランジスタがＰＭＯＳトランジスタである、請求項１、２、３、又は４に記載のコンバータ回路。