(57)【要約】【課題】例えば、画素スイッチング用素子として用いられる薄膜トランジスタについて、そのサイズを小さくすることによって生じる可能性があるＯＮ電流の減少を抑制する。【解決手段】下地部（１３）は、ＴＦＴアレイ基板（１０）の基板面を基準としてＴＦＴアレイ基板（１０）の図中上側に向かって突出した凸部であり、下地絶縁膜（１２）の一部として一体として、又は下地絶縁膜（１２）とは別に形成されている。下地部（１３）の表面（１３ｓ）は、面（１３ｓ−１）と、面（１３ｓ−２）とから構成されている。チャネル領域（１ｃ）は、該チャネル領域（１ｃ）が表面（１３ｓ）に沿って延びるように形成されている。【選択図】図７
2010103141.tif 000002
【特許請求の範囲】
【請求項１】
基板上に設けられた下地部と、
前記下地部上に形成された半導体層とを備え、
前記半導体層は、チャネル領域と前記チャネル領域の両側の夫々に形成されたソース領域及びドレイン領域を含み、
前記下地部は、前記下地部の表面の一部に、前記基板の表面と交差する方向を有する面である交差面を含み、
前記チャネル領域は、前記下地部の表面のうち、少なくとも前記交差面の一部を含む表面に沿って形成されていること
を特徴とする薄膜トランジスタ。
【請求項２】
前記交差面は、前記基板の表面に斜めに交差する一の斜め方向に沿って延びる一の斜面であること
を特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記下地部の表面のうち前記一部を除く他の部分は、前記基板面に斜めに交差する他の斜め方向に沿って延びる他の斜面であること
を特徴とする請求項１又は２に記載の薄膜トランジスタ。
【請求項４】
前記下地部は、前記基板の表面を基準として前記基板の上側に向かって突出した凸部であること
を特徴とする請求項１から３の何れか一項に記載の薄膜トランジスタ。
【請求項５】
前記下地部は、前記基板上において前記チャネル領域の下層側に形成された下地膜の表面から前記基板に向かって窪む凹部であること
を特徴とする請求項１から３の何れか一項に記載の薄膜トランジスタ。
【請求項６】
請求項１から５の何れか一項に記載の薄膜トランジスタを画素スイッチング用素子として備えたこと
を特徴とする電気光学装置。
【請求項７】
請求項６に記載の電気光学装置を具備してなること
を特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、薄膜トランジスタ、及び、そのようなＴＦＴを画素スイッチング用素子として備えた液晶装置等の電気光学装置、並びに、プロジェクタ等の電子機器の技術分野に関する。
【背景技術】
【０００２】
この種の電気光学装置の一例である液晶装置では、例えば、液晶装置の画素部において画素電極に対する画像信号の供給及び非供給を制御する画素スイッチング用素子として薄膜トランジスタが用いられる。特許文献１及び２によれば、ＬＤＤ（Lightly Doped Drain）領域を精度良く、且つ簡便に形成するための技術が開示されている。また、この種の液晶装置では、画像を表示する表示性能を高めることを目的として、画素領域の高開口率化に対する要請が強い。
【０００３】
【特許文献１】特開平１０−３４１０２０号公報
【特許文献２】特開平６−３３４１８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、画素領域の高開口率化に伴って画素ピッチの微細化が進展した場合、画素領域のうち実質的に光が透過する領域を薄膜トランジスタによって狭めないように、画素ピッチの微細化に伴って薄膜トランジスタのサイズを小さくする必要が生じる。より具体的には、画素スイッチング用素子として各画素領域に形成される薄膜トランジスタについて、チャネル領域の幅を狭く形成する必要が生じる。したがって、画素スイッチング用素子として用いられる薄膜トランジスタのオン電流が減少してしまい、かえって液晶装置の表示性能を低下させてしまう問題点が生じる。
【０００５】
よって、本発明は上記問題点等に鑑みてなされたものであり、例えば、画素スイッチング用素子として用いられる薄膜トランジスタであって、そのサイズを小さくすることによって生じる可能性があるオン電流の減少を抑制可能な薄膜トランジスタ、及びそのような薄膜トランジスタを画素スイッチング用素子として備えた液晶装置等の電気光学装置、並びに、プロジェクタ等の電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００６】
本発明に係る薄膜トランジスタは上記課題を解決するために、基板上に設けられた下地部と、前記下地部上に形成された半導体層とを備え、前記半導体層は、チャネル領域と前記チャネル領域の両側の夫々に形成されたソース領域及びドレイン領域を含み、前記下地部は、前記下地部の表面の一部に、前記基板の表面と交差する方向を有する面である交差面を含み、前記チャネル領域は、前記下地部の表面のうち、少なくとも前記交差面の一部を含む表面に沿って形成されている。
【０００７】
本発明に係る薄膜トランジスタによれば、チャネル領域は、例えば、下地部上に形成されたポリシリコン層等の半導体層の一部として、基板上の一方向に沿って延びるように形成されている。
【０００８】
ソース領域及びドレイン領域の夫々は、前記一方向に沿って前記チャネル領域の両側の夫々に形成されている。より具体的には、例えば、下地部上に形成された半導体層の一部を構成するチャネル領域の両側において、当該半導体層の各々一部を構成する部分として基板上に形成されている。尚、本発明に係る薄膜トランジスタでは、一方向が、チャネル領域のチャネル長方向になる。
【０００９】
本発明に係る薄膜トランジスタによれば、前記下地部の表面の少なくとも一部は、前記基板面に交差する交差方向に延びる交差面であり、前記チャネル領域は、該チャネル領域が前記表面に沿って延びるように形成されている。したがって、本発明に係る薄膜トランジスタによれば、チャネル領域は、一定の幅の範囲内において、基板の表面に平行な面にのみチャネル領域を形成する場合に比べて、大きな面積を有する。
【００１０】
よって、本発明に係る薄膜トランジスタによれば、平面的に見て当該薄膜トランジスタの幅、より具体的には、チャネル長方向に交差する幅方向に沿って薄膜トランジスタのサイズを増大させることなく、チャネル領域の面積を増大させることが可能である。したがって、本発明に係る薄膜トランジスタによれば、オン電流を減少させることなく、薄膜トランジスタのサイズの小型化が可能になる。また、本発明に係る薄膜トランジスタによれば、薄膜トランジスタの幅を狭めた場合でも、当幅を狭めることによって減少するはずのチャネル領域の面積の減少量を極力抑制することが可能であり、オン電流の減少を極力抑制できる。
【００１１】
本発明に係る薄膜トランジスタの一の態様では、前記交差面は、前記基板の表面に斜めに交差する一の斜め方向に沿って延びる一の斜面であってもよい。
【００１２】
この態様によれば、基板の表面に直交する方向に交差面が延びている場合に比べて、交差面の面積を大きくとることが可能であり、チャネル領域の面積を増大させることが可能である。
【００１３】
本発明に係る薄膜トランジスタの他の態様では、前記下地部の表面のうち前記一部を除く他の部分は、前記基板面に斜めに交差する他の斜め方向に沿って延びる他の斜面であってもよい。
【００１４】
この態様によれば、一定の幅の範囲内でチャネル領域の面積を更に増大させることが可能である。
【００１５】
本発明に係る薄膜トランジスタの他の態様では、前記下地部は、前記基板の表面を基準として前記基板の上側に向かって突出した凸部であってもよい。
【００１６】
この態様によれば、凸部上に半導体層を形成し、当該半導体層の一部をチャネル領域にするだけで広い面積を有するチャネル領域を半導体層に形成することが可能である。
【００１７】
本発明に係る薄膜トランジスタの他の態様では、前記下地部は、前記基板上において前記チャネル領域の下層側に形成された下地膜の表面から前記基板に向かって窪む凹部であってもよい。
【００１８】
この態様によれば、凹部上に半導体層を形成し、当該半導体層の一部をチャネル領域にするだけで広い面積を有するチャネル領域を半導体層に形成することが可能である。
【００１９】
本発明に係る電気光学装置は上記課題を解決するために、上述の薄膜トランジスタを画素スイッチング用素子として備えている。
【００２０】
本発明に係る電気光学装置によれば、上述の薄膜トランジスタを画素スイッチング用素子として備えているため、高品位の画像を表示可能である。
【００２１】
本発明に係る電子機器は上記課題を解決するために、上述した本発明の電気光学装置を備えている。
【００２２】
本発明に係る電子機器によれば、上述した本発明に係る電気光学装置を具備してなるので、高品位の表示が可能な、投射型表示装置、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明に係る電子機器として、例えば電子ペーパなどの電気泳動装置等も実現することが可能である。
【００２３】
本発明のこのような作用及び他の利得は次に説明する実施形態から明らかにされる。
【発明を実施するための最良の形態】
【００２４】
以下、図面を参照しながら、本発明に係る薄膜トランジスタ、電気光学装置、及び電子機器の各実施形態を説明する。以下では、本発明に係る電気光学装置の一実施形態として、液晶装置を挙げる。また、本発明に係る薄膜トランジスタの一実施形態として挙げるＴＦＴ（Thin Film Transistor）は、当該液晶装置の画素スイッチング用素子として液晶装置に設けられている。
【００２５】
＜１：液晶装置＞
＜１−１：液晶装置の全体構成＞
先ず、図１及び図２を参照しながら、本実施形態に係る液晶装置１の全体構成を説明する。図１は、ＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た液晶装置１の平面図であり、図２は、図１のＩＩ−ＩＩ´断面図である。
【００２６】
図１及び図２において、液晶装置１では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、複数の画素部が設けられる表示領域たる画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００２７】
シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。
【００２８】
シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。尚、画像表示領域１０ａの周辺に位置する周辺領域が存在する。言い換えれば、本実施形態においては特に、ＴＦＴアレイ基板１０の中心から見て、この額縁遮光膜５３より以遠が周辺領域として規定されている。
【００２９】
周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。走査線駆動回路１０４は、この一辺に隣接する２辺に沿い、且つ、額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間をつなぐため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ、額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。
【００３０】
対向基板２０の４つのコーナー部には、両基板間の上下導通端子として機能する上下導通材１０６が配置されている。他方、ＴＦＴアレイ基板１０にはこれらのコーナー部に対向する領域において上下導通端子が設けられている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。
【００３１】
図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が形成された後の画素電極９ａ上に、配向膜が形成されている。他方、対向基板２０上には、対向電極２１の他、格子状又はストライプ状の遮光膜２３、更には最上層部分に配向膜が形成されている。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
【００３２】
尚、図１及び図２に示したＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等の駆動回路に加えて、画像信号線上の画像信号をサンプリングしてデータ線に供給するサンプリング回路、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【００３３】
＜１−２：画素部における構成＞
次に、図３乃至図５を参照しながら、液晶装置１の画素部の構成を詳細に説明する。図３は、液晶装置１の画像表示領域１０ａを構成するマトリクス状に形成された複数の画素部における各種素子、配線等の等価回路である。図４は、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素部の平面図である。図５は、図４のＶ−Ｖ´断面図である。尚、図５では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。
【００３４】
図３において、液晶装置１の画像表示領域１０ａを構成するマトリクス状に配列された複数の画素領域の夫々には、画素電極９ａ及び、本発明の「薄膜トランジスタ」の一例であるＴＦＴ３０が形成されている。ＴＦＴ３０は、画素電極９ａに電気的に接続されており、液晶装置１の動作時にＩＴＯ等の透明導電膜で構成された画素電極９ａをスイッチング制御する。画像信号が供給されるデータ線６ａは、ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、・・・、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。
【００３５】
ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、液晶装置１は、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、・・・、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、・・・、Ｓｎが所定のタイミングで書き込まれる。画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、・・・、Ｓｎは、対向基板に形成された対向電極との間で一定期間保持される。
【００３６】
液晶層５０に含まれる液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置１からは画像信号に応じたコントラストをもつ光が出射される。蓄積容量７０は、画像信号がリークすることを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に付加されている。
【００３７】
次に、図４乃至図５を参照して、画素部の具体的な構成を説明する。図４において、液晶装置１のＴＦＴアレイ基板１０上には、Ｘ方向、及び、ＴＦＴ３０のチャネル長方向であるＹ方向に沿ってマトリクス状に複数の透明な画素電極９ａ（点線部９ａ´により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ及び走査線３ａが設けられている。ＴＦＴアレイ基板１０上の画像表示領域１０ａのうち縦横に延びるデータ線６ａ及び走査線３ａ等の不透明な配線、並びに、図１及び図２で図示した遮光膜が形成された領域は、画像表示領域１０ａのうち実質的に光が透過しない非開口領域７２ｂ（図５参照。）である。また、画素領域のうち画像表示に寄与する光が透過可能な領域が開口領域７２ａである（図５参照。）。画素スイッチング用のＴＦＴ３０は、走査線３ａ及びデータ線６ａが相互に交差する領域の夫々に設けられている。
【００３８】
走査線３ａのうち、半導体層１ａの一部であり、且つ図４中右上がりの斜線領域で示したチャネル領域１ｃに対向するように重なる部分が、ＴＦＴ３０のゲート電極３ａ２である。ゲート電極３ａ２は、ゲート絶縁膜２上に形成された金属膜等の導電膜をパターニングすることによって形成されている。
【００３９】
データ線６ａは、その上面が平坦化された第２層間絶縁膜４２を下地として形成された下地膜４２ａａ上に形成されており、コンタクトホール８１を介してＴＦＴ３０のソース領域１ｓに電気的に接続されている。データ線６ａは、ＴＦＴ３０を遮光する機能を有している。データ線６ａ及びコンタクトホール８１内部は、例えば、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｃｕ等のＡｌ（アルミニウム）含有材料、又はＡｌ単体、若しくはＡｌ層とＴｉＮ層等との多層膜からなる。
【００４０】
蓄積容量７０は、ドレイン領域１ｄ及び画素電極９ａに接続された画素電位側容量電極としての下部容量電極７１と、固定電位側容量電極としての上部容量電極３００の一部とが、誘電体膜７５を介して対向配置されることにより形成されている。下部容量電極７１は、第１層間絶縁膜４１上に形成されている。
【００４１】
図４及び図５に示すように、上部容量電極３００は、例えば金属又は合金を含む上側遮光膜（内蔵遮光膜）としてＴＦＴ３０の上側に設けられている。上部容量電極３００は、固定電位側容量電極としても機能する。上部容量電極３００は、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）、Ｐｄ（パラジウム）、Ａｌ（アルミニウム等の金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。上部容量電極３００は、例えば導電性のポリシリコン膜等からなる第１膜と高融点金属を含む金属シリサイド膜等からなる第２膜とが積層された多層構造としてもよい。
【００４２】
下部容量電極７１は、例えば導電性のポリシリコン膜や、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｄ、Ａｌ等の金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなり画素電位側容量電極として機能する。下部容量電極７１は、画素電極９ａとＴＦＴ３０のドレイン領域１ｄとを電気的に中継する画素電位側容量電極としての機能の他、ＴＦＴ３０を遮光する上側遮光膜としての機能も有する。下部容量電極７１も、上部容量電極３００と同様に、金属又は合金を含む単一層膜若しくは多層膜から構成されていてもよい。
【００４３】
容量電極としての下部容量電極７１と上部容量電極３００との間に配置される誘電体膜７５は、例えばＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン膜、或いは窒化シリコン膜等から構成される。上部容量電極３００は、画素電極９ａが配置された画像表示領域１０ａからその周囲に延設され、定電位源と電気的に接続されて、固定電位とされる。
【００４４】
ＴＦＴ３０の下側に下地絶縁膜１２を介して格子状に設けられた下側遮光膜１１ａは、ＴＦＴアレイ基板１０側から装置内に入射する戻り光からＴＦＴ３０のチャネル領域１ｃ及びその周辺を遮光する。下側遮光膜１１ａは、上部容量電極３００と同様に、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｄ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。
【００４５】
下地絶縁層１２は、下側遮光膜１１ａからＴＦＴ３０を層間絶縁する機能の他、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３０の特性の劣化を防止する機能を有する。
【００４６】
図４及び図５に示すように、液晶装置１は、透明なＴＦＴアレイ基板１０と、これに対向配置される透明な対向基板２０とを備えている。
【００４７】
ＴＦＴアレイ基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。例えば、画素電極９ａはＩＴＯ（Indium Tin Oxide）膜などの透明導電性膜からなり、配向膜１６は、ポリイミド膜などの有機膜からなる。
【００４８】
対向基板２０には、その全面に渡って対向電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は例えば、ＩＴＯ膜などの透明導電性膜からなる。配向膜２２は、ポリイミド膜などの有機膜からなる。
【００４９】
対向基板２０には、格子状又はストライプ状の遮光膜を設けるようにしてもよい。このような構成を採ることで、上部容量電極３００として設けられた上側遮光膜と併せ、ＴＦＴアレイ基板１０側からの入射光のチャネル領域１ｃないしその周辺への侵入を阻止するのをより確実に阻止することができる。
【００５０】
このように構成され、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。
【００５１】
図５において、画素スイッチング用ＴＦＴ３０は、ゲート電極３ａ２と、走査線３ａからの電界によりチャネルが形成される半導体層１ａ中のチャネル領域１ｃと、走査線３ａ及び半導体層１ａを相互に電気的に絶縁するゲート絶縁膜を含むゲート絶縁膜２と、ソース領域１ｓ及びドレイン領域１ｄと、コンタクト部１ｆ及び１ｇを備えて構成されている。尚、ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を有していてもよい。ＬＤＤ構造を有するＴＦ３０によれば、ＴＦＴ３０の高速動作が可能となり、液晶装置１の表示性能を高めることが可能である。
【００５２】
下側遮光膜１１ａ上には、ソース領域１ｓへ通じるコンタクトホール８１及びドレイン領域１ｄへ通じるコンタクトホール８３が各々開孔された第１層間絶縁膜４１が形成されている。コンタクトホール８３によれば、画素電極９ａへの画像信号の供給を確実に行うことが可能であり、ＴＦＴ３０による画素部のスイッチング制御により、画像信号に応じた高品位の画像を表示可能である。
【００５３】
第１層間絶縁膜４１上には下部容量電極７１及び上部容量電極３００が形成されており、これらの上には、コンタクトホール８１及び８５が各々開孔された第２層間絶縁膜４２が形成されている。
【００５４】
本実施形態における第２層間絶縁膜４２は、例えばＢＰＳＧ膜からなり、加熱による流動化状態を経ることによって上面が平坦化されている。即ち、その成膜時の上面には、下層側の蓄積容量７０やＴＦＴ３０、走査線３ａ、更には下地遮光膜１１ａの存在によって段差が生じているが、一旦流動化されることで、上面は段差による凹凸が均された状態となっている。
【００５５】
尚、第２層間絶縁膜４２に対しては、感光性のアクリル樹脂などを用いて、段差を軽減する手法を用いることが可能である。更に、データ線６ａの上から第２層間絶縁膜４２の全面を覆うように、コンタクトホール８５が形成された第３層間絶縁膜４３が、例えばＢＰＳＧ膜により形成されている。画素電極９ａ及び配向膜１６は、第３層間絶縁膜４３の上面に設けられている。
【００５６】
＜１−３：ＴＦＴの構成＞
次に、図６乃至図７を参照しながら、ＴＦＴ３０の詳細な構成を説明する。図６は、ＴＦＴ３０の平面図であり、図７は、図６のＶＩＩ−ＶＩＩ´断面図である。
【００５７】
図６及び図７において、ＴＦＴ３０は、チャネル領域１ｃ、ゲート電極３ａ２、ソース領域１ｓ及びドレイン領域１ｄを備えている。
【００５８】
チャネル領域１ｃは、ＴＦＴアレイ基板１０上において、図中Ｙ方向に沿って延びる下地部１３上に形成されており、ＴＦＴアレイ基板１０上の下地部１３上に形成された半導体層１ａの一部を構成している。半導体層１ａは、例えば、エッチング処理によって所定の形状及びサイズに、言い換えれば、形成すべきＴＦＴ３０の形状、及びサイズを合わせてポリシリコン膜等の半導体膜をパターニングすることによって画素領域毎に形成されている。
【００５９】
下地部１３は、ＴＦＴアレイ基板１０の基板の表面を基準としてＴＦＴアレイ基板１０の図中上側に向かって突出した凸部であり、下地絶縁膜１２の一部として一体として、又は下地絶縁膜１２とは別に形成されている。下地部１３の表面１３ｓは、本発明の「交差面」の一例であると共に、本発明の「一の斜面」の一例である面１３ｓ−１と、本発明の「他の部分」の一例である面１３ｓ−２とから構成されている。チャネル領域１ｃは、該チャネル領域１ｃが表面１３ｓに沿って延びるように形成されている。
【００６０】
したがって、ＴＦＴ３０によれば、チャネル領域１ｃは、一定の幅ＷＲの範囲内において、ＴＦＴアレイ基板１０の基板面に平行な面にのみチャネル領域１ｃを形成する場合に比べて、大きな面積を有している。よって、ＴＦＴ３０によれば、平面的に見て当該ＴＦＴ３０の幅、より具体的には、Ｙ方向に交差する幅方向であるＸ方向に沿ってＴＦＴ３０のサイズを増大させることなく、チャネル領域１ｃの面積を増大させることが可能である。したがって、ＴＦＴ３０によれば、その動作時におけるオン電流を減少させることなく、ＴＦＴ３０のサイズの小型化が可能になる。また、ＴＦＴ３０によれば、ＴＦＴ３０の幅を狭めた場合でも、当該幅を狭めることによって減少するはずのチャネル領域１ｃの面積の減少量を極力抑制することが可能であり、オン電流の減少を極力抑制できる。したがって、ＴＦＴ３０によれば、液晶装置１の画素ピッチの微細化した場合でも、ＴＦＴ３０のオン電流の減少を抑制できるため、画素ピッチの微細化が可能であると共に、ＴＦＴ３０の素子特性の低下を抑制できる。
【００６１】
尚、面１３ｓ−１は、ＴＦＴアレイ基板１０の基板面に垂直に交わる方向に延びる面であってもよい。このような面１３ｓ−１によっても、面１３ｓ−１が斜面である場合と同様に、一定の幅ＷＲ内に確保できるチャネル領域１ｃの面積を増大させることが可能である。
【００６２】
面１３ｓ−２は、本発明の「他の斜面」の一例を構成していてもよい。より具体的には、面１３ｓ−２は、ＴＦＴアレイ基板１０の基板面に平行な面でなく、当該基板面に交差する方向に延びる斜面であってもよい。このような面１３ｓ−２によれば、面１３ｓ−２がＴＦＴアレイ基板１０の基板面に平行である場合に比べて、一定の幅ＷＲの範囲内においてチャネル領域１ｃの面積をより一層増大させることが可能であり、ＴＦＴ３０の小型化と、オン電流の減少の抑制とをより効果的に両立することが可能である。
【００６３】
ＴＦＴ３０は、一つの下地部１３上に形成されている場合に限定されず、複数の下地部１３上に形成されていてもよい。即ち、複数の下地部１３から構成された凸凹の面上にチャネル領域１ｃが形成されていることによって、平面的に見て一定の幅ＷＲ内に形成されたチャネル領域１ｃの面積をより大きくとることが可能である。
【００６４】
チャネル領域１ｃは、面１３ｓ−１及び１３ｓ−２のうち少なくとも１３ｓ−１上に形成されていれば、一定の範囲ＷＲで確保できる面積を、基板の表面に平行な面にチャネル領域１ｃを形成する場合より大きくとることが可能である。
【００６５】
尚、ＴＦＴ３０では、チャネル領域１ｃは、ソース領域１ｓ及びドレイン領域１ｄのＸ方向に沿った幅より大きい幅を有している。したがって、ＴＦＴ３０によれば、液晶装置１の動作時において、光に曝されるソース領域１ｓ及びドレイン領域１ｄの面積を減らすことによってこれら領域に発生する光リーク電流を低減可能であり、クロストーク等の表示不良が発生することを抑制できる。
【００６６】
（変形例）
次に、図８を参照しながら、本実施形態に係るＴＦＴの変形例を説明する。尚、以下では、上述のＴＦＴ３０と共通する部分に共通の参照符号を付し、詳細な説明を省略する。図８は、本実施形態に係るＴＦＴの変形例に係るＴＦＴ３０ａの構成を示した断面図である。
【００６７】
図８において、ＴＦＴ３０ａが有する下地部１４が、ＴＦＴアレイ基板１０上においてチャネル領域１ｃの下層側に形成された下地膜１２の表面からＴＦＴアレイ基板１０に向かって窪む凹部である点でＴＦＴ３０ａは、ＴＦＴ３０と相違する。
【００６８】
下地部１４の表面１４ｓは、本発明の「一の斜面」の一例である面１４ｓ−１と、本発明の「他の部分」の一例である面１４ｓ−２とから構成されている。チャネル領域１ｃは、面１４ｓ−１及び１４ｓ−２に沿って形成されている。
【００６９】
したがって、ＴＦＴ３０ａによれば、ＴＦＴ３０と同様に、平面的に見て一定の幅ＷＲの範囲内で、ＴＦＴアレイ基板１０の基板面に平行な面にチャネル領域１ｃを形成する場合に比べて、チャネル領域１ｃの面積を増大させることが可能である。よって、ＴＦＴ３０ａによれば、ＴＦＴ３０と同様に、ＴＦＴ３０ａの小型化と、オン電流の減少の抑制とが可能になる。
【００７０】
加えて、ＴＦＴ３０ａでは、面１４ｓ−２が、ＴＦＴアレイ基板１０の基板面に斜めに延びる斜面であってもよい。このようなＴＦＴ３０ａによれば、面１４ｓ−２をＴＦＴアレイ基板１０の基板面に平行に形成する場合に比べて、チャネル領域１ｃの面積を増大させることが可能である。また、複数の凹部１４上にチャネル領域１ｃを形成することによって、一つの凹部１４上にチャネル領域１ｃを形成する場合に比べて、チャネル領域１ｃの面積を増大させることが可能である。尚、面１４ｓ−１がＴＦＴアレイ基板１０の基板面に向かって垂直に延びる面であっても、面１４ｓ−１が斜面である場合と同様に、チャネル領域１ｃの面積を増大させることが可能である。
【００７１】
尚、チャネル領域１ｃは、面１４ｓ−１及び１４ｓ−２のうち少なくとも１４ｓ−１上に形成されていれば、一定の範囲ＷＲで確保できる面積を、基板面に平行な面にチャネル領域１ｃを形成する場合より大きくとることが可能である。
【００７２】
＜２：電子機器＞
次に、図９を参照しながら上述した液晶装置を電子機器の一例であるプロジェクタに適用した場合について説明する。図９は、本実施形態に係るプロジェクタの構成を示した平面図である。
【００７３】
図９において、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。ランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブ１１１０Ｒ、１１１０Ｂ及び１１１０Ｇに入射される。これら３つのライトバルブ１１１０Ｒ、１１１０Ｂおよび１１１０Ｇは夫々液晶装置１を含む液晶モジュールを用いて構成されている。
【００７４】
ライトバルブ１１１０Ｒ、１１１０Ｂおよび１１１０Ｇにおいて液晶装置１は、画像信号供給回路３００から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。これらの液晶装置１によって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【００７５】
ここで、各ライトバルブ１１１０Ｒ、１１１０Ｂおよび１１１０Ｇによる表示像について着目すると、ライトバルブ１１１０Ｇによる表示像は、ライトバルブ１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【００７６】
尚、ライトバルブ１１１０Ｒ、１１１０Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【００７７】
このようにプロジェクタ１１００によれば、上述の液晶装置１を含んで構成されているため、高品位の画像を表示可能である。
【図面の簡単な説明】
【００７８】
【図１】本実施形態に係る液晶装置の全体構成を示す平面図である。
【図２】図１のＩＩ−ＩＩ´断面図である。
【図３】本実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素部における各種素子、配線等の等価回路である。
【図４】本実施形態に係る液晶装置の画素部の平面図である。
【図５】図４のＶ−Ｖ´断面図である。
【図６】本実施形態に係る薄膜トランジスタの構成を示した平面図である。
【図７】図６のＶＩＩ−ＶＩＩ´断面図である。
【図８】本実施形態に係る薄膜トランジスタの変形例に係る構成を示した断面図である。
【図９】本発明に係る電子機器の一実施形態であるプロジェクタの平面図である。
【符号の説明】
【００７９】
１・・・液晶装置、１ｃ・・・チャネル領域、１ｓ・・・ソース領域、１ｄ・・・ドレイン領域、１ｆ，１ｇ・・・コンタクト部、３ａ２・・・ゲート電極、１０・・・ＴＦＴアレイ基板、２０・・・対向基板、３０，３０ａ・・・ＴＦＴ、１３，１４・・・下地部、１３ｓ，１４ｓ・・・表面
【図１】
2010103141.tif 000003
【図２】
2010103141.tif 000004
【図３】
2010103141.tif 000005
【図４】
2010103141.tif 000006
【図５】
2010103141.tif 000007
【図６】
2010103141.tif 000008
【図７】
2010103141.tif 000009
【図８】
2010103141.tif 000010
【図９】
2010103141.tif 000011