(57)【要約】【課題】消費電力を抑えつつダイノード電圧を安定に保ち、入射光量に対する出力電流の良好な直線性を維持することができる光電子増倍管駆動回路を提供する。【解決手段】ＰＭＴ駆動回路１Ａは、陰極Ｋに負電極１１ａが接続される直流電源１１と、ＦＥＴ１２ａ〜１２ｈのドレイン端子が直接に負電極１１ａと接続され、ＦＥＴ１２ａ〜１２ｈのソース端子がダイノードＤｙ１〜Ｄｙ８に接続されるトランジスタ群１２と、直流電源１１の正電極１１ｂと負電極１１ａとの電位差を抵抗分割した勾配電位Ｖａ〜ＶｈをＦＥＴ１２ａ〜１２ｈのゲート端子に印加する抵抗分割回路１３と、互いに直列に接続された複数のコンデンサ１４ａ〜１４ｉを含み、その一端及び他端が負電極１１ａ及び正電極１１ｂに接続され、隣り合うコンデンサ同士の接続点がＦＥＴ１２ａ〜１２ｈのゲート端子に接続されたコンデンサ群１４とを備える。【選択図】図１
2010054364.tif 000002
【特許請求の範囲】
【請求項１】
入射光量に応じた光電子を放出する陰極と、ダイノードがｎ段（ｎは１以上の整数）に配置され前記光電子を増倍する増倍部と、前記増倍部によって増倍された電子を収集する陽極とを有する光電子増倍管に接続され、前記陰極及び前記ｎ段のダイノードに所定の電位勾配を与える光電子増倍管駆動回路であって、
前記陰極に負電極が接続される直流電源と、
ｍ個（ｍは１以上ｎ以下の整数）のトランジスタを含み、該ｍ個のトランジスタそれぞれの一方の電流端子が他の前記トランジスタを介して若しくは直接に前記直流電源の負電極と接続されており、該ｍ個のトランジスタそれぞれの他方の電流端子が前記ｎ段のダイノードのうち対応する前記ダイノードに接続されるトランジスタ群と、
前記直流電源の正電極と負電極との電位差を抵抗分割して電位勾配を生成し、該勾配電位を前記ｍ個のトランジスタの制御端子それぞれに印加する抵抗分割回路と、
互いに直列に接続された複数のコンデンサを含み、その一端が前記直流電源の負電極に接続され、その他端が前記直流電源の正電極に接続され、隣り合う前記コンデンサ同士の接続点が該接続点毎に対応する前記トランジスタの制御端子に接続されたコンデンサ群と
を備えることを特徴とする、光電子増倍管駆動回路。
【請求項２】
前記トランジスタ群の前記ｍ個のトランジスタが互いに直列に接続されており、その一端に位置する前記トランジスタの前記一方の電流端子が前記直流電源の負電極に短絡されていることを特徴とする、請求項１に記載の光電子増倍管駆動回路。
【請求項３】
前記ｍ個のトランジスタが電界効果トランジスタ（ＦＥＴ）であることを特徴とする、請求項１または２に記載の光電子増倍管駆動回路。
【請求項４】
前記ｍ個のトランジスタがＰチャネルＦＥＴであり、前記一方の電流端子がドレイン端子であり、前記他方の電流端子がソース端子であることを特徴とする、請求項３に記載の光電子増倍管駆動回路。
【請求項５】
前記トランジスタの個数ｍが前記ダイノードの段数ｎの１／３以上であり、
前記陽極に最も近い最終段から数えて第ｍ段目までの前記ダイノードに前記トランジスタが接続されることを特徴とする、請求項１〜４のいずれか一項に記載の光電子増倍管駆動回路。
【請求項６】
前記トランジスタの個数ｍが前記ダイノードの段数ｎに等しく、
第１段から第ｎ段までの前記ダイノード全てに前記トランジスタが接続されることを特徴とする、請求項１〜４のいずれか一項に記載の光電子増倍管駆動回路。
【請求項７】
前記トランジスタ群に含まれる、一の前記トランジスタの前記他方の電流端子と他の前記トランジスタの前記他方の電流端子との間に接続されたコンデンサを更に備えることを特徴とする、請求項１〜６のいずれか一項に記載の光電子増倍管駆動回路。
【請求項８】
前記トランジスタ群に含まれる前記トランジスタの制御端子と前記他方の電流端子との間に接続されたツェナダイオードを更に備えることを特徴とする、請求項１〜７のいずれか一項に記載の光電子増倍管駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電子増倍管駆動回路に関するものである。
【背景技術】
【０００２】
光電子増倍管においては、高電圧が印加される陰極（光電陰極）と陽極との間に複数のダイノードが配置され、複数のダイノードは所定の電圧にバイアスされる。陰極に光が入射すると電子（光電子）に変換され、その電子が複数のダイノードに衝突する毎に高い増倍率で増倍される。こうして増加した電子（二次電子）の数は入射光量に比例しており、増加した電子は光電子増倍管の出力電流として陽極から出力される。
【０００３】
各ダイノードのバイアス電圧（以下、ダイノード電圧という）を設定するための最も基本的な回路としては、電圧分割回路が用いられる。電圧分割回路は、陰極と陽極との間に印加される高電圧を複数の直列抵抗により分圧し、その分割電圧を各ダイノードに印加する。しかし、このような電圧分割回路を用いると、十分な出力電流を確保したり増倍率の直線性を維持するために、各抵抗素子の抵抗値を小さくして電圧分割回路を流れる電流量を大きくする必要があり、消費電力が増加するという問題がある。
【０００４】
電圧分割回路におけるこのような問題点を解決するための回路が、例えば特許文献１に開示されている。図１１は、特許文献１に開示された光電子増倍管のブリーダ回路を示す回路図である。
【０００５】
図１１に示すブリーダ回路１００では、高圧電源１０１からの高電圧を直列抵抗１０２ａ〜１０２ｉにて分圧し、このうち抵抗１０２ａ〜１０２ｅによって生じる分割電圧を、光電子増倍管１０３の前段側（陰極１０４の側）の５つのダイノード１０５ａ〜１０５ｅに直接印加している。また、後段側（陽極１０６の側）の３つのダイノード１０５ｆ〜１０５ｈには、ＰＮＰトランジスタ１０７ａ〜１０７ｃの各エミッタ電圧を印加しており、ＰＮＰトランジスタ１０７ａ〜１０７ｃのベース端子は、抵抗１０２ｆ〜１０２ｉによって生じる分割電圧にてバイアスされている。また、ＰＮＰトランジスタ１０７ｃのエミッタ端子にはバイアス抵抗１０２ｊが接続されている。ＰＮＰトランジスタ１０７ａのコレクタ端子には、ＰＮＰトランジスタ１０７ａ〜１０７ｃのバイアス電圧を安定化するためのコンデンサ１０８が接続され、高圧電源１０１から抵抗１０２ｋを通してＰＮＰトランジスタ１０７ａ〜１０７ｃに電流が供給される。
【０００６】
このブリーダ回路１００では、ＰＮＰトランジスタ１０７ａ〜１０７ｃのベース・エミッタ間電圧が一定になることを利用することにより、ダイノード１０５ｆ〜１０５ｈのダイノード電圧を安定化して、増倍率の直線性を改善している。また、ダイノード１０５ｆ〜１０５ｈにおいて二次電子として消費される電流をＰＮＰトランジスタ１０７ａ〜１０７ｃから供給するので、直列抵抗１０２ａ〜１０２ｉの抵抗値を大きくしてこれらの抵抗を流れる電流を小さくでき、前述した電圧分割回路を用いる場合と比較して消費電力が低減される。
【特許文献１】特開昭６２−１２６５４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、図１１に示すブリーダ回路１００では、ＰＮＰトランジスタ１０７ａ〜１０７ｃを流れるコレクタ電流は電源１０１から抵抗１０２ｋを通して供給される。したがって、抵抗１０２ｋにおいて無駄な電力損失が生じ、十分な消費電力の低減化を図ることができない。
【０００８】
また、ＰＮＰトランジスタ１０７ａ〜１０７ｃを流れるコレクタ電流が著しく増加した場合、抵抗１０２ｋの両端電圧が大きくなるが、ＰＮＰトランジスタ１０７ａのエミッタ電位は、抵抗１０２ｆと抵抗１０２ｇとの接続点の電位のみに依存する。したがって、抵抗１０２ｋの両端電圧は、電源１０１の電圧値からＰＮＰトランジスタ１０７ａのエミッタ電位を差し引いた電圧値より大きくなることができない。このような抵抗１０２ｋの両端電圧値の制限によって、抵抗１０２ｋを流れる電流量すなわちＰＮＰトランジスタ１０７ａ〜１０７ｃを流れるコレクタ電流量が制限され、増倍率の直線性を損ねる原因となる。
【０００９】
また、ブリーダ回路１００のように、ダイノード１０５ｆ〜１０５ｈに電流を供給する能動素子としてバイポーラトランジスタを使用した場合、コレクタ電流と直流電流増倍率（ｈＦＥ）の逆数との積に相当する電流が、抵抗１０２ａ〜１０２ｈを通じてベースに流れる。したがって、抵抗１０２ａ〜１０２ｈの電圧配分が変動し易く、ダイノード電圧の安定性に問題がある。
【００１０】
本発明は、上記した問題点を鑑みてなされたものであり、消費電力を抑えつつダイノード電圧を安定に保ち、入射光量に対する出力電流の良好な直線性を維持することができる光電子増倍管駆動回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、本発明による光電子増倍管駆動回路は、入射光量に応じた光電子を放出する陰極と、ダイノードがｎ段（ｎは１以上の整数）に配置され光電子を増倍する増倍部と、増倍部によって増倍された電子を収集する陽極とを有する光電子増倍管に接続され、陰極及びｎ段のダイノードに所定の電位勾配を与える光電子増倍管駆動回路であって、陰極に負電極が接続される直流電源と、ｍ個（ｍは１以上ｎ以下の整数）のトランジスタを含み、該ｍ個のトランジスタそれぞれの一方の電流端子が他のトランジスタを介して若しくは直接に直流電源の負電極と接続されており、該ｍ個のトランジスタそれぞれの他方の電流端子がｎ段のダイノードのうち対応するダイノードに接続されるトランジスタ群と、直流電源の正電極と負電極との電位差を抵抗分割して電位勾配を生成し、該勾配電位をｍ個のトランジスタの制御端子それぞれに印加する抵抗分割回路と、互いに直列に接続された複数のコンデンサを含み、その一端が直流電源の負電極に接続され、その他端が直流電源の正電極に接続され、隣り合うコンデンサ同士の接続点が該接続点毎に対応するトランジスタの制御端子に接続されたコンデンサ群とを備えることを特徴とする。
【００１２】
上記光電子増倍管駆動回路においては、トランジスタ群に含まれるトランジスタの制御端子に印加される抵抗分割回路からの勾配電位によって各ダイノード電圧を規定し、ダイノードにおいて二次電子として消費される電流をトランジスタから供給するので、抵抗分割回路の抵抗値を大きくして消費電力を低減することが可能となる。
【００１３】
更に、上記光電子増倍管駆動回路は、互いに直列に接続された複数のコンデンサを含むコンデンサ群を備えている。このコンデンサ群の一端は直流電源の負電極に接続され、他端は直流電源の正電極に接続されている。そして、隣り合うコンデンサ同士の接続点は該接続点毎に対応するトランジスタの制御端子に接続されている。このようなコンデンサ群により、トランジスタの制御端子同士の電圧変動が緩和され、ひいてはダイノード電圧の変動が緩和されるので、ステップ光やパルス光といった急激に変化する光が陰極に入射した場合であっても、ダイノード電圧を安定に保ち、入射光量に対する出力電流の良好な直線性を維持することができる。
【００１４】
また、上記光電子増倍管駆動回路においては、ｍ個のトランジスタそれぞれの一方の電流端子が他のトランジスタを介して若しくは直接に直流電源の負電極と接続されている。すなわち、図１１の抵抗１０２ｋのような抵抗素子を介さずにトランジスタと直流電源の負電極とを相互に接続している。これにより、直流電源からトランジスタへ電荷が供給される際の抵抗損失が格段に低減され、十分な消費電力の低減化を図ることができる。加えて、図１１の抵抗１０２ｋのような抵抗素子の両端電圧値が制限されることに起因する電流の制限がなく、出力電流量が大きい場合であっても増倍率の十分な直線性を維持できる。また、抵抗損失により生じる熱による光電子増倍管の暗電流の増加も防ぐことができる。
【００１５】
また、上記光電子増倍管駆動回路は、トランジスタ群のｍ個のトランジスタが互いに直列に接続されており、その一端に位置するトランジスタの一方の電流端子が直流電源の負電極に短絡されていることを特徴としてもよい。このような構成により、トランジスタ群の各トランジスタの一方の電流端子に対し直流電源からの電荷を好適に供給できる。
【００１６】
また、上記光電子増倍管駆動回路は、ｍ個のトランジスタが電界効果トランジスタ（ＦＥＴ）であることを特徴としてもよい。このように、ダイノードに電流を供給する能動素子としてバイポーラトランジスタではなくＦＥＴを使用することにより、このＦＥＴの制御端子に対し抵抗分割回路から勾配電位を印加する際に抵抗分割回路から能動素子へは電流が流れず、抵抗分割回路における電圧配分の変動をより効果的に抑えることができるので、ダイノード電圧をより安定に保つことができる。
【００１７】
また、上記光電子増倍管駆動回路は、ｍ個のトランジスタがＰチャネルＦＥＴであり、一方の電流端子がドレイン端子であり、他方の電流端子がソース端子であることを特徴としてもよい。このような構成により、各ＦＥＴのゲート端子に印加された電圧に応じて各ダイノード電圧を規定しつつ、各ダイノードにおいて消費される電荷を各ＦＥＴのソース端子を介して好適に供給できる。
【００１８】
また、上記光電子増倍管駆動回路は、トランジスタの個数ｍがダイノードの段数ｎの１／３以上であり、陽極に最も近い最終段から数えて第ｍ段目までのダイノードにトランジスタが接続されることを特徴としてもよい。陽極寄りの後段側のダイノードでは、陰極寄りの前段側のダイノードと比較して出力される電荷（二次電子）量が多く、ダイノード電圧の変動が生じやすい。したがって、このように陽極に近い側から数えて１／３以上のダイノードに対してトランジスタから電荷を供給することで、入射光量に対する出力電流の良好な直線性を効果的に維持することができる。
【００１９】
また、上記光電子増倍管駆動回路は、トランジスタの個数ｍがダイノードの段数ｎに等しく、第１段から第ｎ段までのダイノード全てにトランジスタが接続されることを特徴としてもよい。これにより、光電子増倍管の全てのダイノードにおける電圧変動を効果的に抑制し、入射光量に対する出力電流の良好な直線性をより効果的に維持することができる。
【００２０】
また、上記光電子増倍管駆動回路は、トランジスタ群に含まれる、一のトランジスタの他方の電流端子と他のトランジスタの他方の電流端子との間に接続されたコンデンサを更に備えることを特徴としてもよい。これにより、ダイノード間の電圧変動を更に抑制することができる。
【００２１】
また、上記光電子増倍管駆動回路は、トランジスタ群に含まれるトランジスタの制御端子と他方の電流端子との間に接続されたツェナダイオードを更に備えることを特徴としてもよい。これにより、トランジスタを好適に保護できる。
【００２２】
なお、本発明において、トランジスタがバイポーラトランジスタである場合、制御端子とはベース端子を意味し、電流端子とはエミッタ端子およびコレクタ端子を意味する。また、トランジスタがＦＥＴである場合、制御端子とはゲート端子を意味し、電流端子とはソース端子およびドレイン端子を意味する。
【発明の効果】
【００２３】
本発明によれば、光電子増倍管に接続される光電子増倍管駆動回路において、消費電力を抑えつつダイノード電圧を安定に保ち、入射光量に対する出力電流の良好な直線性を維持することができる。
【発明を実施するための最良の形態】
【００２４】
以下、添付図面を参照しながら本発明による光電子増倍管駆動回路の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００２５】
（第１の実施の形態）
図１は、本発明による光電子増倍管（Photomultiplier Tube、以下ＰＭＴという）駆動回路の第１実施形態として、ＰＭＴ駆動回路１Ａの構成を示す回路図である。図１に示すように、ＰＭＴ駆動回路１ＡはＰＭＴ２に接続されて使用される。
【００２６】
ＰＭＴ２は、被測定光Ｌの入射光量に応じた光電子を放出する陰極（光電陰極）Ｋと、光電子を増倍する増倍部Ｄと、増倍部Ｄによって増倍された電子を収集する陽極Ｐとを真空管Ｔの内部に有している。増倍部Ｄは、ｎ段（ｎは１以上の整数）に配置された第１段ないし第ｎ段のダイノードを有している。なお、図１ではｎ＝８としており、第１段ダイノードＤｙ１ないし第８段ダイノードＤｙ８が図示されている。ダイノードＤｙ１は陰極Ｋからの光電子を受ける位置に配置され、ダイノードＤｙ２〜Ｄｙ８は前段のダイノードからの二次電子を受ける位置に配置されている。陽極Ｐは、ダイノードＤｙ８からの二次電子を受ける位置に配置されている。
【００２７】
ＰＭＴ駆動回路１Ａは、ＰＭＴ２に接続されて陰極Ｋ及びダイノードＤｙ１〜Ｄｙ８に所定の電位勾配を与える。ＰＭＴ駆動回路１Ａは、直流電源１１、トランジスタ群１２、抵抗分割回路１３、およびコンデンサ群１４を備えている。直流電源１１は高圧電源装置である。直流電源１１の負電極１１ａはＰＭＴ２の陰極Ｋに接続されており、直流電源１１の正電極１１ｂは基準電位線（ＧＮＤライン）１５に接続されている。
【００２８】
トランジスタ群１２は、ｍ個（ｍは１以上ｎ以下の整数）のＰチャネルＦＥＴを有している。なお、図１ではｍ＝８としており、ダイノードＤｙ１〜Ｄｙ８の段数に等しくなっている。トランジスタ群１２に含まれる８個のＰチャネルＦＥＴ１２ａ〜１２ｈの一方の電流端子（図１ではドレイン端子）は、直流電源１１の負電極１１ａと直接に接続されている。ここで、直接に接続されるとは、抵抗素子や他の抵抗成分を含む電気素子を介さない意であり、導電のためだけに設けられた低抵抗率の配線や端子、コネクタによって短絡されることをいう。また、ＦＥＴ１２ａ〜１２ｈの他方の電流端子（図１ではソース端子）は、ダイノードＤｙ１〜Ｄｙ８のうち対応するダイノードに接続されている。本実施形態ではＦＥＴ１２ａ〜１２ｈの個数ｍがダイノードＤｙ１〜Ｄｙ８の段数ｎに等しいので、ＰＭＴ２の全てのダイノードにＦＥＴが接続されることとなる。
【００２９】
抵抗分割回路１３は、直流電源１１の負電極１１ａと正電極１１ｂとの電位差を抵抗分割して電位勾配を生成し、該勾配電位をＦＥＴ１２ａ〜１２ｈのゲート端子それぞれに印加する回路である。抵抗分割回路１３は、（ｎ＋１）個の抵抗素子１３ａ〜１３ｉを有しており、これらの抵抗素子１３ａ〜１３ｉがこの順で直列に接続されて成る。そして、抵抗素子１３ａ〜１３ｉからなる直列回路の一端（抵抗素子１３ａの一端）は直流電源１１の負電極１１ａに接続されており、他端（抵抗素子１３ｉの他端）は直流電源１１の正電極１１ｂに接続されている。このような構成により、抵抗分割回路１３では、抵抗素子１３ａと抵抗素子１３ｂとの接続点に電位Ｖａが発生し、抵抗素子１３ｂと抵抗素子１３ｃとの接続点に電位Ｖｂが発生し、以降、抵抗素子１３ｃ〜１３ｉの各接続点に電位Ｖｃ〜Ｖｈが発生する。なお、これらの電位Ｖａ〜Ｖｈの間には、Ｖａ＜Ｖｂ＜Ｖｃ＜Ｖｄ＜Ｖｅ＜Ｖｆ＜Ｖｇ＜Ｖｈという関係があり、抵抗分割回路１３は、このような勾配電位Ｖａ〜ＶｈのそれぞれをＦＥＴ１２ａ〜１２ｈそれぞれのゲート端子に印加する。
【００３０】
コンデンサ群１４は、互いに直列に接続された（ｍ＋１）個のコンデンサ１４ａ〜１４ｉを有している。コンデンサ１４ａ〜１４ｉからなる直列回路の一端（コンデンサ１４ａの一端）は直流電源１１の負電極１１ａに接続されており、他端（コンデンサ１４ｉの他端）は直流電源１１の正電極１１ｂに接続されている。そして、コンデンサ１４ａ〜１４ｉのうち隣り合うコンデンサ同士の接続点は、該接続点毎に対応するＦＥＴ１２ａ〜１２ｈのゲート端子に接続されている。すなわち、コンデンサ１４ａとコンデンサ１４ｂとの接続点はＦＥＴ１２ａのゲート端子に接続されており、コンデンサ１４ｂとコンデンサ１４ｃとの接続点はＦＥＴ１２ｂのゲート端子に接続されており、以降、コンデンサ１４ｃ〜１４ｉの各接続点はＦＥＴ１２ｃ〜１２ｈのゲート端子にそれぞれ接続されている。
【００３１】
以上の構成を備えるＰＭＴ駆動回路１Ａにおいては、トランジスタ群１２に含まれるＦＥＴ１２ａ〜１２ｈのゲート端子に印加される抵抗分割回路１３からの勾配電位Ｖａ〜ＶｈによってダイノードＤｙ１〜Ｄｙ８の電圧を規定している。そして、ダイノードＤｙ１〜Ｄｙ８において二次電子として消費される電流をＦＥＴ１２ａ〜１２ｈから供給するので、抵抗分割回路１３の抵抗値を大きくして消費電力を低減することが可能となる。更に、ＦＥＴ１２ａ〜１２ｈのソース端子からダイノードＤｙ１〜Ｄｙ８へ供給される電流は、ＰＭＴ２に被測定光Ｌが入射しない間は流れないので、例えば図１１に示した回路と比較して消費電力を格段に低減することができる。したがって、消費電力及び発熱量を大幅に低減することができ、直流電源１１の容量を小さくすることもできる。そして、発熱量の低減によってＰＭＴ２の暗電流の発生をも抑制することができる。
【００３２】
また、ＰＭＴ駆動回路１Ａが備えるコンデンサ群１４によって、次の効果が得られる。すなわち、直流電源１１の負電極１１ａとＦＥＴ１２ａのゲート端子との間に接続されたコンデンサ１４ａによって、負電極１１ａに対するＦＥＴ１２ａのゲート端子の電圧変動が緩和されるので、ダイノードＤｙ１の電圧変動が緩和されることとなる。同様に、コンデンサ１４ｂ〜１４ｉによってＦＥＴ１２ｂ〜１２ｈのゲート端子の電圧変動が緩和され、ひいてはダイノードＤｙ２〜Ｄｙ８の電圧変動が緩和される。したがって、ステップ光やパルス光といった急激に変化する光が被測定光Ｌとして陰極Ｋに入射した場合であっても、ダイノードＤｙ１〜Ｄｙ８の電圧を安定に保ち、入射光量に対する出力電流の良好な直線性を維持することができる。
【００３３】
また、ＰＭＴ駆動回路１Ａにおいては、ＦＥＴ１２ａ〜１２ｈそれぞれの一方の電流端子（ドレイン端子）が直流電源１１の負電極１１ａと直接に接続されている。すなわち、図１１の抵抗１０２ｋのような抵抗素子を介さずに、ＦＥＴ１２ａ〜１２ｈのドレイン端子と直流電源１１の負電極１１ａとが相互に短絡されている。したがって、直流電源１１からＦＥＴ１２ａ〜１２ｈへ電荷が移動する際の抵抗損失が格段に低減され、十分な消費電力の低減化を図ることができる。
【００３４】
また、前に述べたように、図１１の抵抗１０２ｋのような抵抗素子があると、抵抗１０２ｋの両端電圧値が電源１０１の負電極とトランジスタ１０７ａのエミッタとの電位差より大きくなることができず、抵抗１０２ｋを流れる電流が制限される。これに対し、本実施形態のＰＭＴ駆動回路１Ａでは、ＦＥＴ１２ａ〜１２ｈのドレイン端子と直流電源１１の負電極１１ａとが抵抗素子を介さずに相互に短絡されているので、上記のような電流の制限がなく、出力電流量が大きい場合であっても増倍率の十分な直線性を維持することができる。
【００３５】
また、前に述べたように、図１１の抵抗１０２ｋのような抵抗素子があると、抵抗１０２ｋの発熱によって光電子増倍管１０３の暗電流の増加を招く。本実施形態のＰＭＴ駆動回路１Ａでは、ＦＥＴ１２ａ〜１２ｈのドレイン端子と直流電源１１の負電極１１ａとが抵抗素子を介さずに相互に短絡されているので、抵抗損失により生じる熱によるＰＭＴ２の暗電流の増加も防ぐことができる。
【００３６】
また、本実施形態のように、ダイノードＤｙ１〜Ｄｙ８に電流を供給する能動素子としてバイポーラトランジスタではなくＦＥＴ１２ａ〜１２ｈを使用し、このＦＥＴ１２ａ〜１２ｈのゲート端子に対し抵抗分割回路１３から勾配電位Ｖａ〜Ｖｈを印加することが好ましい。これにより、抵抗分割回路１３から能動素子へは電流が流れず、抵抗分割回路１３における電圧配分の変動をより効果的に抑えることができるので、ダイノードＤｙ１〜Ｄｙ８の電圧をより安定に保つことができる。なお、トランジスタ群１２を構成するトランジスタとして、ＦＥＴ１２ａ〜１２ｈに代えてバイポーラトランジスタを使用することもできる。その場合、トランジスタ群１２に含まれる各トランジスタの一方の電流端子（例えばコレクタ端子）は、直流電源１１の負電極１１ａと直接に接続される。また、各トランジスタの他方の電流端子（例えばエミッタ端子）は、ダイノードＤｙ１〜Ｄｙ８のうち対応するダイノードに接続される。また、各トランジスタの制御端子であるベース端子には、抵抗分割回路１３から勾配電位Ｖａ〜Ｖｈが印加される。
【００３７】
また、本実施形態のように、ＰＭＴ駆動回路１Ａにおいては、ＦＥＴ１２ａ〜１２ｈとしてＰチャネルＦＥＴが採用され、直流電源１１の負電極１１ａに接続された一方の電流端子がドレイン端子となっており、ダイノードＤｙ１〜Ｄｙ８に接続される他方の電流端子がソース端子となっていることが好ましい。このような構成により、各ＦＥＴ１２ａ〜１２ｈのゲート端子に印加された電圧に応じて各ダイノードＤｙ１〜Ｄｙ８の電圧を規定しつつ、各ダイノードＤｙ１〜Ｄｙ８において消費される電荷を各ＦＥＴ１２ａ〜１２ｈのソース端子を介して好適に供給できる。
【００３８】
また、本実施形態のように、ＰＭＴ駆動回路１Ａでは、ＦＥＴ１２ａ〜１２ｈの個数がダイノードＤｙ１〜Ｄｙ８の段数に等しく、全てのダイノードＤｙ１〜Ｄｙ８にＦＥＴ１２ａ〜１２ｈが接続されることが好ましい。これにより、ＰＭＴ２の全てのダイノードＤｙ１〜Ｄｙ８における電圧変動を効果的に抑制し、入射光量に対する出力電流の良好な直線性をより効果的に維持することができる。
【００３９】
（変形例）
上記実施形態において、ＰＭＴ駆動回路１Ａは、図２に示すようにＦＥＴ１２ａ〜１２ｈのゲート端子とソース端子との間に接続されたツェナダイオード２１ａ〜２１ｈを更に備えてもよい。具体的には、ツェナダイオード２１ａのカソードがＦＥＴ１２ａのソース端子に接続され、ツェナダイオード２１ａのアノードがＦＥＴ１２ａのゲート端子に接続される。同様に、ツェナダイオード２１ｂ〜２１ｈのカソードが、対応するＦＥＴ１２ｂ〜１２ｈのソース端子にそれぞれ接続され、ツェナダイオード２１ｂ〜２１ｈのアノードが、対応するＦＥＴ１２ｂ〜１２ｈのゲート端子にそれぞれ接続される。ＰＭＴ駆動回路１Ａがこのようなツェナダイオード２１ａ〜２１ｈを備えることによって、ＦＥＴ１２ａ〜１２ｈを過電圧から好適に保護できる。
【００４０】
（第２の実施の形態）
図３は、本発明によるＰＭＴ駆動回路の第２実施形態として、ＰＭＴ駆動回路１Ｂの構成を示す回路図である。図３に示すように、ＰＭＴ駆動回路１ＢはＰＭＴ２に接続されて使用されるが、ＰＭＴ２の構成は前述した第１実施形態と同じであるため、ＰＭＴ２に関する説明は省略する。
【００４１】
ＰＭＴ駆動回路１Ｂは、直流電源１１、抵抗分割回路１３、コンデンサ群１４、トランジスタ群１６、およびコンデンサ群１４とは別に設けられた複数のコンデンサ１７ａ〜１７ｃを備えている。これらの構成要素のうち、直流電源１１、抵抗分割回路１３、およびコンデンサ群１４の構成は第１実施形態と同様である。
【００４２】
トランジスタ群１６は、ｍ個のＰチャネルＦＥＴを有している。図３ではｍ＝８としており、ダイノードＤｙ１〜Ｄｙ８の段数に等しくなっている。トランジスタ群１６に含まれる８個のＰチャネルＦＥＴ１６ａ〜１６ｈの一方の電流端子（図３ではドレイン端子）は、トランジスタ群１６に含まれる他のＦＥＴを介して、又は直接に直流電源１１の負電極１１ａと接続されている。具体的には、トランジスタ群１６のｍ個のＦＥＴ１６ａ〜１６ｈ同士が互いに直列に接続されており、その一端に位置するＦＥＴ１６ａのドレイン端子が直流電源１１の負電極１１ａに短絡されている。なお、ＦＥＴ１６ａ〜１６ｈ同士が互いに直列に接続されているとは、ＦＥＴ１６ａ〜１６ｈにおいて、隣り合う一方のＦＥＴのドレイン端子と他方のＦＥＴのソース端子とが互いに接続された状態をいう。
【００４３】
ＦＥＴ１６ａ〜１６ｈの他方の電流端子（図３ではソース端子）は、ダイノードＤｙ１〜Ｄｙ８のうち対応するダイノードに接続される。したがって、例えばダイノードＤｙ１にはＦＥＴ１６ａのソース端子とＦＥＴ１６ｂのドレイン端子とが接続され、ダイノードＤｙ２にはＦＥＴ１６ｂのソース端子とＦＥＴ１６ｃのドレイン端子とが接続される。本実施形態ではＦＥＴ１６ａ〜１６ｈの個数がダイノードＤｙ１〜Ｄｙ８の段数に等しいので、ＰＭＴ２の全てのダイノードにＦＥＴが接続されることとなる。なお、トランジスタ群１６の他端に位置するＦＥＴ１６ｈのソース端子は、バイアス抵抗１８を介して直流電源１１の正電極１１ｂ（すなわち基準電位）に接続されている。
【００４４】
また、ＦＥＴ１６ａ〜１６ｈそれぞれのゲート端子には、抵抗分割回路１３において発生した勾配電位Ｖａ〜Ｖｈそれぞれが印加される。更に、コンデンサ１４ａ〜１４ｉのうち隣り合うコンデンサ同士の接続点が、該接続点毎に対応するＦＥＴ１６ａ〜１６ｈのゲート端子に接続されている。すなわち、コンデンサ１４ａとコンデンサ１４ｂとの接続点はＦＥＴ１６ａのゲート端子に接続されており、コンデンサ１４ｂとコンデンサ１４ｃとの接続点はＦＥＴ１６ｂのゲート端子に接続されており、以降、コンデンサ１４ｃ〜１４ｉの各接続点はＦＥＴ１６ｃ〜１６ｈのゲート端子にそれぞれ接続されている。
【００４５】
コンデンサ１７ａは、トランジスタ群１６に含まれるＦＥＴ１６ａ〜１６ｈのうち、ＦＥＴ１６ｆのソース端子とＦＥＴ１６ｇのソース端子との間に接続されている。また、コンデンサ１７ｂは、ＦＥＴ１６ｇのソース端子とＦＥＴ１６ｈのソース端子との間に接続されている。コンデンサ１７ｃは、ＦＥＴ１６ｈのソース端子と直流電源１１の正電極１１ｂとの間に接続されている。
【００４６】
以上の構成を備えるＰＭＴ駆動回路１Ｂにおいては、第１実施形態のＰＭＴ駆動回路１Ａと同様に、トランジスタ群１６に含まれるＦＥＴ１６ａ〜１６ｈのゲート端子に印加される抵抗分割回路１３からの勾配電位Ｖａ〜ＶｈによってダイノードＤｙ１〜Ｄｙ８の電圧を規定している。そして、ダイノードＤｙ１〜Ｄｙ８において二次電子として消費される電流をＦＥＴ１６ａ〜１６ｈから供給するので、抵抗分割回路１３の抵抗値を大きくして消費電力を低減することが可能となる。更に、ＦＥＴ１６ａ〜１６ｈのソース端子からダイノードＤｙ１〜Ｄｙ８へ供給される電流は、ＰＭＴ２に被測定光Ｌが入射しない間は流れないので、消費電力を格段に低減することができる。したがって、消費電力及び発熱量を大幅に低減することができ、直流電源１１の容量を小さくすることもできる。そして、発熱量の低減によってＰＭＴ２の暗電流の発生をも抑制することができる。
【００４７】
また、ＰＭＴ駆動回路１Ｂにおいては、ＦＥＴ１６ａ〜１６ｈが互いに直列に接続され、その一端に位置するＦＥＴ１６ａの一方の電流端子（ドレイン端子）が直流電源１１の負電極１１ａと直接に接続されている。すなわち、図１１の抵抗１０２ｋのような抵抗素子を介さずに、ＦＥＴ１６ａ〜１６ｈと直流電源１１の負電極１１ａとが相互に接続されている。したがって、直流電源１１からＦＥＴ１６ａ〜１６ｈへ電荷が移動する際の抵抗損失が格段に低減され、十分な消費電力の低減化を図ることができる。
【００４８】
また、コンデンサ群１４のコンデンサ１４ａ〜１４ｉによってＦＥＴ１６ａ〜１６ｈのゲート端子の電圧変動が緩和され、ひいてはダイノードＤｙ１〜Ｄｙ８の電圧変動が緩和される。したがって、急激に変化する光が被測定光Ｌとして陰極Ｋに入射した場合であっても、ダイノードＤｙ１〜Ｄｙ８の電圧を安定に保ち、入射光量に対する出力電流の良好な直線性を維持することができる。
【００４９】
ここで、コンデンサ群１４による効果についてより詳細に説明する。比較として、図４に、コンデンサ群１４に代えて１つのコンデンサ２０１を備えるＰＭＴ駆動回路２００を示す。なお、コンデンサ２０１の一端は直流電源１１の負電極１１ａに接続されており、他端は正電極１１ｂに接続されている。ＰＭＴ駆動回路２００における他の構成は、ＰＭＴ駆動回路１Ｂと同じである。
【００５０】
これら２つのＰＭＴ駆動回路１Ｂおよび２００のそれぞれに対し、パルス状の被測定光Ｌを入射させたときの出力電流の様子を図５および図６に示す。図５は、本実施形態のＰＭＴ駆動回路１Ｂにおける被測定光Ｌの波形と、対応する出力電流Ｉの波形とを示しており、図６は、比較例としてのＰＭＴ駆動回路２００における被測定光Ｌの波形と、対応する出力電流Ｉの波形とを示している。そして、図５及び図６において、（ａ）よりも（ｂ）の方が被測定光Ｌの光量が大きく、（ｂ）よりも（ｃ）の方が被測定光Ｌの光量がさらに大きくなっている。なお、図５及び図６において、縦軸は光量または電流量を示しており、横軸は時間を示している。
【００５１】
図６に示すように、ＰＭＴ駆動回路２００では被測定光Ｌの光量が大きくなるほどダイノードＤｙ１〜Ｄｙ８の各電位が振られてしまい、出力電流Ｉの波形も歪んでしまう。これに対し、図５に示すように、本実施形態のＰＭＴ駆動回路１Ｂにおいては、コンデンサ群１４によって各ダイノードＤｙ１〜Ｄｙ８の各電位が安定するので、被測定光Ｌの光量が大きくなっても出力電流が安定している。このように、コンデンサ群１４によってダイノードＤｙ１〜Ｄｙ８の電圧変動が緩和されることにより、急激に変化する被測定光Ｌに対してもダイノードＤｙ１〜Ｄｙ８の電位を安定に保ち、出力電流の良好な直線性を維持することができる。
【００５２】
更に、本実施形態に特有の効果として、次の効果がある。すなわち、図１１に示した回路では、トランジスタ１０７ａ〜１０７ｃのコレクタ電流の大きさがＰＭＴ１０３の陽極１０６における出力電流の大きさに比例するので、抵抗１０２ｋの両端電圧が出力電流に応じて大きく変化し、トランジスタ１０７ａのコレクタ電圧が大きく変化する。このため、トランジスタ１０７ａとして高耐圧のトランジスタを使用する必要が生じる。これに対し、本実施形態のＰＭＴ駆動回路１Ｂでは、ＦＥＴ１６ａ〜１６ｈが直列接続され、且つ最も端に位置するＦＥＴ１６ａのドレイン端子と直流電源１１の負電極１１ａとが抵抗素子を介さずに相互に短絡されている。したがって、ＦＥＴ１６ａのドレイン電圧が殆ど変化せず、また直流電源１１の高電圧が複数のＦＥＴ１６ａ〜１６ｈに分散されるので、ＦＥＴ１６ａ〜１６ｈへの耐圧要求を緩和することができる。
【００５３】
また、本実施形態のＰＭＴ駆動回路１Ｂでは、ＦＥＴ１６ｆ〜１６ｈのソース端子間にコンデンサ１７ａおよび１７ｂが設けられ、更にＦＥＴ１６ｈのソース端子と直流電源１１の正電極１１ｂ（すなわち基準電位）との間にコンデンサ１７ｃが設けられている。これらのコンデンサ１７ａ〜１７ｃを備えることによって、後段側のダイノードＤｙ６〜Ｄｙ８の電圧変動を更に抑制できるので、例えば高速パルス波形に対する応答速度を速め、且つ入射光量に対する出力電流の直線性をより高めることができる。
【００５４】
また、本実施形態のように、トランジスタ群１６の他端に位置するＦＥＴ１６ｈのソース端子は、バイアス抵抗１８を介して直流電源１１の正電極１１ｂに接続されてもよい。このバイアス抵抗１８によって、ダイノードＤｙ１〜Ｄｙ８の電位を更に安定させることができる。ＰＭＴ駆動回路１Ｂでは、直流電源１１の負電極１１ａから各ＦＥＴ１６ａ〜１６ｈを経て各ダイノードＤｙ１〜Ｄｙ８へ必要な電荷が供給されるので、バイアス抵抗１８を省略することも可能である。また、バイアス抵抗１８が設けられていても、それにより各ダイノードＤｙ１〜Ｄｙ８への電流量が制限されることはなく、高い出力電流を実現できる。バイアス抵抗１８が設けられる場合には、このバイアス抵抗１８の抵抗値を高くすることによって、電流消費を抑えることができる。
【００５５】
なお、本実施形態のＰＭＴ駆動回路１Ｂにおいても、図２に示したツェナダイオード２１ａ〜２１ｈをＦＥＴ１６ａ〜１６ｈのゲート端子とソース端子との間にそれぞれ設けることで、ＦＥＴ１６ａ〜１６ｈを過電圧から好適に保護できる。
【００５６】
（第３の実施の形態）
図７は、本発明によるＰＭＴ駆動回路の第３実施形態として、ＰＭＴ駆動回路１Ｃの構成を示す回路図である。なお、本実施形態においても、ＰＭＴ２の構成は前述した第１実施形態と同じである。
【００５７】
ＰＭＴ駆動回路１Ｃは、直流電源１１、抵抗分割回路１３、トランジスタ群１９、コンデンサ群２２、およびコンデンサ群２２とは別に設けられた複数のコンデンサ１７ａ〜１７ｃを備えている。これらの構成要素のうち、直流電源１１および抵抗分割回路１３の構成は第１実施形態と同様であり、コンデンサ１７ａ〜１７ｃの構成は第２実施形態と同様である。
【００５８】
本実施形態のトランジスタ群１９と第２実施形態のトランジスタ群１６との相違点は、ＦＥＴの個数である。すなわち、本実施形態のトランジスタ群１９ではＦＥＴの個数ｍをｍ＝４としており、ダイノードＤｙ１〜Ｄｙ８の段数の１／３以上、具体的にはダイノードＤｙ１〜Ｄｙ８の段数の１／２となっている。トランジスタ群１９に含まれる４個のＰチャネルＦＥＴ１９ａ〜１９ｄの一方の電流端子（図７ではドレイン端子）は、トランジスタ群１９に含まれる他のＦＥＴを介して、又は直接に直流電源１１の負電極１１ａと接続されている。具体的には、トランジスタ群１９のＦＥＴ１９ａ〜１９ｄ同士が互いに直列に接続されており、その一端に位置するＦＥＴ１９ａのドレイン端子が直流電源１１の負電極１１ａに短絡されている。
【００５９】
ＦＥＴ１９ａ〜１９ｄの他方の電流端子（図７ではソース端子）は、ダイノードＤｙ１〜Ｄｙ８のうち対応するダイノード、すなわち後段側の４つのダイノードＤｙ５〜Ｄｙ８に接続される。したがって、例えばダイノードＤｙ５にはＦＥＴ１９ａのソース端子とＦＥＴ１９ｂのドレイン端子とが接続され、ダイノードＤｙ６にはＦＥＴ１９ｂのソース端子とＦＥＴ１９ｃのドレイン端子とが接続される。なお、トランジスタ群１９の他端に位置するＦＥＴ１９ｄのソース端子は、バイアス抵抗１８を介して直流電源１１の正電極１１ｂ（すなわち基準電位）に接続されている。
【００６０】
抵抗分割回路１３は、直流電源１１の負電極１１ａと正電極１１ｂとの電位差を抵抗分割して電位勾配を生成し、該勾配電位をＦＥＴ１９ａ〜１９ｄのゲート端子それぞれに印加する。但し、本実施形態は第２実施形態と次の点において異なる。本実施形態では抵抗素子１３ａ〜１３ｉによって生成される８つの勾配電位Ｖａ〜Ｖｈのうち、４つの電位Ｖｅ〜ＶｈがＦＥＴ１９ａ〜１９ｄのゲート端子にそれぞれ印加される。そして、残りの電位Ｖａ〜Ｖｄは、ダイノードＤｙ１〜Ｄｙ４へ、ＦＥＴを介さずに直接印加される。
【００６１】
コンデンサ群２２は、互いに直列に接続された（ｍ＋１）個のコンデンサ２２ａ〜２２ｅを有している。コンデンサ２２ａ〜２２ｅからなる直列回路の一端（コンデンサ２２ａの一端）は直流電源１１の負電極１１ａに接続されており、他端（コンデンサ２２ｅの他端）は直流電源１１の正電極１１ｂに接続されている。そして、コンデンサ２２ａ〜２２ｅのうち隣り合うコンデンサ同士の接続点は、該接続点毎に対応するＦＥＴ１９ａ〜１９ｄのゲート端子に接続されている。すなわち、コンデンサ２２ａとコンデンサ２２ｂとの接続点はＦＥＴ１９ａのゲート端子に接続されており、コンデンサ２２ｂとコンデンサ２２ｃとの接続点はＦＥＴ１９ｂのゲート端子に接続されており、以降、コンデンサ２２ｃ〜２２ｅの各接続点はＦＥＴ１９ｃ，１９ｄの各ゲート端子にそれぞれ接続されている。
【００６２】
以上の構成を備えるＰＭＴ駆動回路１Ｃにおいては、トランジスタ群１９に含まれるＦＥＴ１９ａ〜１９ｄのゲート端子に印加される抵抗分割回路１３からの勾配電位Ｖｅ〜Ｖｈによって、ダイノードＤｙ４〜Ｄｙ８の電圧を規定している。そして、ダイノードＤｙ４〜Ｄｙ８において二次電子として消費される電流をＦＥＴ１９ａ〜１９ｄから供給する。このように、ＰＭＴ２が有する一部のダイノードにＦＥＴを介して電流を供給した場合でも、抵抗分割回路１３の抵抗値を大きくして消費電力を低減することが可能であり、加えて、図３の形態と比較して、ＦＥＴの個数ｍを減らすことによりコスト低減と小型化が可能になる。また、ＦＥＴ１９ａ〜１９ｄのソース端子からダイノードＤｙ５〜Ｄｙ８へ供給される電流は、ＰＭＴ２に被測定光Ｌが入射しない間は流れないので、消費電力を格段に低減することができる。したがって、消費電力及び発熱量を大幅に低減することができ、直流電源１１の容量を小さくすることもできる。そして、発熱量の低減によってＰＭＴ２の暗電流の発生をも抑制することができる。
【００６３】
また、本実施形態のようにＰＭＴ２が有する一部のダイノードにＦＥＴを介して電流を供給する場合、ＦＥＴ１９ａ〜１９ｄの個数ｍをダイノードＤｙ１〜Ｄｙ８の段数ｎの１／３以上（本実施形態では１／２）とし、陽極Ｐに最も近い最終段から数えて第ｍ段目までのダイノードＤｙ５〜Ｄｙ８にＦＥＴ１９ａ〜１９ｄが接続されることが好ましい。陽極Ｐ寄りの後段側のダイノードＤｙ５〜Ｄｙ８では、陰極Ｋ寄りの前段側のダイノードＤｙ１〜Ｄｙ４と比較して出力する電荷（二次電子）量が多く、ダイノード電圧の変動が生じやすい。したがって、陽極Ｐに近い側から数えて１／３以上のダイノードＤｙ５〜Ｄｙ８に対してＦＥＴ１９ａ〜１９ｄから電荷を供給することで、入射光量に対する出力電流の良好な直線性を効果的に維持することができる。
【００６４】
また、コンデンサ群２２のコンデンサ２２ａ〜２２ｅによってＦＥＴ１９ａ〜１９ｄのゲート端子の電圧変動が緩和され、ひいてはダイノードＤｙ５〜Ｄｙ８の電圧変動が緩和される。したがって、急激に変化する光が被測定光Ｌとして陰極Ｋに入射した場合であっても、ダイノードＤｙ５〜Ｄｙ８の電圧を安定に保ち、入射光量に対する出力電流の良好な直線性を維持することができる。
【００６５】
また、ＰＭＴ駆動回路１Ｃにおいては、ＦＥＴ１９ａ〜１９ｄが互いに直列に接続され、その一端に位置するＦＥＴ１９ａの一方の電流端子（ドレイン端子）が直流電源１１の負電極１１ａと直接に接続されている。すなわち、図１１の抵抗１０２ｋのような抵抗素子を介さずに、ＦＥＴ１９ａ〜１９ｄと直流電源１１の負電極１１ａとが相互に接続されている。したがって、直流電源１１からＦＥＴ１９ａ〜１９ｄへ電荷が移動する際の抵抗損失が格段に低減され、十分な消費電力の低減化を図ることができる。
【００６６】
なお、本実施形態のＰＭＴ駆動回路１Ｃにおいても、図２に示したツェナダイオード２１ａ〜２１ｈをＦＥＴ１９ａ〜１９ｄのゲート端子とソース端子との間にそれぞれ設けることで、ＦＥＴ１９ａ〜１９ｄを過電圧から好適に保護できる。
【００６７】
（第４の実施の形態）
図８は、本発明によるＰＭＴ駆動回路の第４実施形態として、ＰＭＴ駆動回路１Ｄの構成を示す回路図である。なお、本実施形態においても、ＰＭＴ２の構成は前述した第１実施形態と同じである。
【００６８】
本実施形態のＰＭＴ駆動回路１Ｄが第３実施形態のＰＭＴ駆動回路１Ｃ（図７）と異なる点は、トランジスタ群２３およびコンデンサ群２４の構成である。すなわち、本実施形態のトランジスタ群２３は、図７に示したトランジスタ群１９と同様に４つのＦＥＴ２３ａ〜２３ｄを有しているが（すなわちｍ＝４）、その一端に位置するＦＥＴ２３ａの他方の電流端子（ソース端子）は、図７のＦＥＴ１９ａとは異なりダイノードＤｙ３に接続されている。また、ＦＥＴ２３ａの制御端子（ゲート端子）は、抵抗素子１３ｃと抵抗素子１３ｄとの接続点に接続されており、ＦＥＴ２３ａのゲート端子には勾配電位Ｖｃが印加される。なお、抵抗分割回路１３により生成される勾配電位Ｖａ〜Ｖｈのうち、４つの電位Ｖｃ，Ｖｆ，ＶｇおよびＶｈがＦＥＴ２３ａ〜２３ｄのゲート端子にそれぞれ印加され、残りの電位Ｖａ，Ｖｂ，ＶｄおよびＶｅは、それぞれに対応するダイノードＤｙ１，Ｄｙ２，Ｄｙ４およびＤｙ５へ、ＦＥＴを介さずに直接印加される。
【００６９】
また、コンデンサ群２４は、図７に示したコンデンサ群２２と同様に（ｍ＋１）個すなわち５個のコンデンサ２４ａ〜２４ｅを有しているが、コンデンサ２４ａとコンデンサ２４ｂとの接続点はＦＥＴ２３ａのゲート端子に接続されており、コンデンサ２４ｂとコンデンサ２４ｃとの接続点はＦＥＴ２３ｂのゲート端子に接続されており、以降、コンデンサ２４ｃ〜２４ｅの各接続点はＦＥＴ２３ｃ，２３ｄの各ゲート端子にそれぞれ接続されている。
【００７０】
本実施形態のように、ＦＥＴ群を構成する各ＦＥＴの個数ｍがダイノードの段数ｎより少ない場合、各ＦＥＴは任意のダイノードに接続されることができ、第３実施形態において説明した効果を好適に奏することができる。この場合、陽極Ｐに最も近い最終段のダイノードＤｙ８を含め、ダイノードＤｙ８から前段側に向けて連続する少なくとも３段のダイノード、つまり本実施形態においては少なくともダイノードＤｙ６，Ｄｙ７，及びＤｙ８のそれぞれに対してＦＥＴが設けられることが好ましい。
【００７１】
また、図７に示したトランジスタ群１９では、最も端に位置するＦＥＴ１９ａが５段目のダイノードＤｙ５へ電流を供給するため、直流電源１１の負電極１１ａに短絡されるＦＥＴ１９ａのドレイン端子と、ゲート端子およびソース端子との間に大きな電位差が生じる。このため、ＦＥＴ１９ａにはより高い耐圧性が要求されることとなる。これに対し、本実施形態では最も端に位置するＦＥＴ２３ａが３段目のダイノードＤｙ３へ電流を供給し、隣のＦＥＴ２３ｂとの間の電位差を図７より大きくしているので、必要な耐圧が分散され、負電極１１ａに短絡されるＦＥＴ２３ａのドレイン端子と、ゲート端子およびソース端子との間の電位差を緩和することができる。
【００７２】
（第５の実施の形態）
図９は、本発明によるＰＭＴ駆動回路の第５実施形態として、ＰＭＴ駆動回路１Ｅの構成を示す回路図である。なお、本実施形態においても、ＰＭＴ２の構成は前述した第１実施形態と同じである。
【００７３】
本実施形態のＰＭＴ駆動回路１Ｅは第２実施形態のＰＭＴ駆動回路１Ｂ（図３参照）とほぼ同様の構成を備えるが、次の点において異なっている。すなわち、本実施形態のＰＭＴ駆動回路１Ｅは、いわゆる陰極接地の形態を備えており、陰極Ｋに接続される直流電源１１の負電極１１ａが基準電位線１５に接続されている。そして、直流電源１１の正電極１１ｂが抵抗素子２５を介して陽極Ｐに接続されるとともに、陽極Ｐは、コンデンサ２６を介して出力端子２７に接続される。
【００７４】
このような陰極接地方式であっても、第２実施形態の効果と同様の効果を奏することができる。また、陰極Ｋを基準電位（ＧＮＤ）とすることによりＰＭＴ２内部の電子軌道を安定させ、出力電流に含まれるノイズを低減することができる。但し、陽極Ｐが高電圧となるので、コンデンサ２６によりカップリングを行ってから出力信号を取り出す必要がある。そのため、直流信号は得られないので、パルス状の被測定光Ｌを測定する用途に適している。
【００７５】
なお、本実施形態によるＰＭＴ駆動回路１Ｅでは、最終段ダイノードＤｙ８と直流電源１１の正電極１１ｂとの間のバイアス抵抗１８を無くすことにより、陽極Ｐからの出力電流のみをＦＥＴ１６ａ〜１６ｈに流すことができる。すなわち、図１０に示すようにダイノードＤｙ８の接続先をＦＥＴ１６ｈのソース端子のみとし、ＦＥＴ１６ａのドレイン端子を出力端子２８に接続すれば、陽極Ｐからの出力電流は、各ダイノードＤｙ１〜Ｄｙ８からＦＥＴ１６ａ〜１６ｈに流れ込み、ＦＥＴ１６ａのドレイン端子から電流出力として直流信号を取り出すことが可能となる。
【００７６】
本発明によるＰＭＴ駆動回路は、これまでに説明した各実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記各実施形態では、トランジスタ群を構成するトランジスタとしてＰチャネルＦＥＴを使用しているが、他のＦＥＴやバイポーラトランジスタを使用してもよい。
【００７７】
また、上記各実施形態では、ＰＭＴが備えるダイノードの段数ｎをｎ＝８として説明したが、本発明は、任意の段数のダイノードを備えたＰＭＴのためのＰＭＴ駆動回路に対して適用することができる。
【図面の簡単な説明】
【００７８】
【図１】本発明によるＰＭＴ駆動回路の第１実施形態の構成を示す回路図である。
【図２】ＦＥＴのゲート端子とソース端子との間に接続されたツェナダイオードを示す図である。
【図３】本発明によるＰＭＴ駆動回路の第２実施形態の構成を示す回路図である。
【図４】比較として、コンデンサ群に代えて１つのコンデンサを備えるＰＭＴ駆動回路を示す図である。
【図５】第２実施形態のＰＭＴ駆動回路における被測定光の波形と、対応する出力電流の波形とを示している。（ａ）よりも（ｂ）の方が被測定光の光量が大きく、（ｂ）よりも（ｃ）の方が被測定光の光量がさらに大きくなっている。
【図６】比較例としてのＰＭＴ駆動回路における被測定光の波形と、対応する出力電流の波形とを示している。（ａ）よりも（ｂ）の方が被測定光の光量が大きく、（ｂ）よりも（ｃ）の方が被測定光の光量がさらに大きくなっている。
【図７】本発明によるＰＭＴ駆動回路の第３実施形態の構成を示す回路図である。
【図８】本発明によるＰＭＴ駆動回路の第４実施形態の構成を示す回路図である。
【図９】本発明によるＰＭＴ駆動回路の第５実施形態の構成を示す回路図である。
【図１０】第５実施形態に係るＰＭＴ駆動回路の変形例を示す回路図である。
【図１１】特許文献１に開示された光電子増倍管のブリーダ回路を示す回路図である。
【符号の説明】
【００７９】
１Ａ〜１Ｅ…駆動回路、２…ＰＭＴ、１１…直流電源、１１ａ…負電極、１１ｂ…正電極、１２…トランジスタ群、１２ａ〜１２ｈ，１６ａ〜１６ｈ，１９ａ〜１９ｄ，２３ａ〜２３ｄ…ＰチャネルＦＥＴ、１３…抵抗分割回路、１４，２２，２４…コンデンサ群、１５…基準電位線、１６，２３…トランジスタ群、１９…トランジスタ群、２７，２８…出力端子、Ｄ…増倍部、Ｄｙ１〜Ｄｙ８…ダイノード、Ｋ…陰極、Ｌ…被測定光、Ｐ…陽極、Ｔ…真空管、Ｖａ〜Ｖｈ…勾配電位。
【図１】
2010054364.tif 000003
【図２】
2010054364.tif 000004
【図３】
2010054364.tif 000005
【図４】
2010054364.tif 000006
【図５】
2010054364.tif 000007
【図６】
2010054364.tif 000008
【図７】
2010054364.tif 000009
【図８】
2010054364.tif 000010
【図９】
2010054364.tif 000011
【図１０】
2010054364.tif 000012
【図１１】
2010054364.tif 000013