(57)【要約】【課題】高密度化した配線基板上の配線領域を圧迫することなく、負荷回路に対する電源の投入順序の制御を精度よく実行すること。【解決手段】電源制御回路１００は、パルス信号発生回路１２０から一本の制御信号配線をＤＣＤＣコンバータ１３０〜１５０に接続し、各ＤＣＤＣコンバータ１３０〜１５０が、パルス信号発生回路１２０により発生するパルス信号のパルス数を計数して電圧を出力するタイミングを調整することで、負荷回路１６０に対する電源投入を制御する。【選択図】図１
2010170341.tif 000002
【特許請求の範囲】
【請求項１】
各々異なる負荷回路に接続されると共に同一のパルス信号出力手段に接続され、該パルス信号出力手段から出力されるパルス信号のパルス数が各々において予め規定されている数に達したときに、対応する負荷回路への電力供給を開始する複数の電源制御手段、
を有することを特徴とする電源制御装置。
【請求項２】
前記パルス信号出力手段は、一定の周期にてパルス信号を前記複数の電源制御手段に出力することを特徴とする請求項１に記載の電源制御装置。
【請求項３】
各々入力供給電源または前記電源制御手段の電源出力側に配置され、出力電圧の立ち上がりを検出した場合に、単一のパルス信号を出力するワンショットパルス信号出力手段と、
各々異なる負荷回路に接続されると共に入力供給電源からの出力電圧の立ち上がりを検出した場合に、単一のパルス信号を出力するワンショットパルス信号出力手段に接続され、前記パルス信号出力手段から出力されるパルス信号のパルス数が各々において予め規定されている数に達したときに、対応する負荷回路への電力供給を開始する複数の電源制御手段を、
有することを特徴とする電源制御装置。
【請求項４】
パルス信号を出力するパルス信号出力装置と、
各々異なる負荷回路に接続され、前記パルス信号出力手段から出力されるパルス信号のパルス数が各々において予め規定されている数に達したときに、対応する負荷回路への電力供給を開始する複数の電源制御装置と、
を有することを特徴とする電源制御システム。
【請求項５】
入力供給電源または前記電源制御手段の電源出力側に配置され、出力電圧の立ち上がりを検出した場合に、単一のパルス信号を出力するワンショットパルス信号出力装置と、
各々異なる負荷回路に接続され、前記パルス信号出力手段から出力されるパルス信号のパルス数が各々において予め規定されている数に達したときに、対応する負荷回路への電力供給を開始する複数の電源制御装置と、
を有することを特徴とする電源制御システム。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電源の出力順序を制御する電源制御装置および電源制御システムに関するものである。
【背景技術】
【０００２】
ＬＳＩ（Large  Scale  Integration）等、コア電源、ＩＯ（Input  Output）電源等複数の電源を使用する素子は、各素子に対する電源の投入順序を守らないと正常に動作しない事が多い。したがって、電源の投入順序を制御するための各種の電源制御回路が考案され実用化されている。以下において、従来における電源制御回路の一例として、第１の電源制御回路（例えば、特許文献１参照）および第２の電源制御回路について順に説明する。
【０００３】
まず、従来の第１の電源制御回路について説明する。図７は、従来の第１の電源制御回路の構成を示す図である。図７に示すように、この第１の電源制御回路１０は、入力供給電源１１と、ＤＣＤＣコンバータ１２ａ〜１２ｃと、電圧監視回路１３ａ，１３ｂと、負荷回路１４とを有する。
【０００４】
入力供給電源１１は、ＤＣＤＣコンバータ１２ａ〜１２ｃに電圧を供給する回路である。入力供給電源１１のプラス端子は、ＤＣＤＣコンバータ１２ａ〜１２ｃのＶｉｎ（＋）に接続され、入力供給電源１１のマイナス端子は、ＤＣＤＣコンバータ１２ａ〜１２ｃのＶｉｎ（−）に接続されている。入力供給電源１１がＤＣＤＣコンバータ１２ａ〜１２ｃに供給する電圧をＶｉｎとする。
【０００５】
ＤＣＤＣコンバータ１２ａ〜１２ｃは、Ｖｉｎ（＋）、Ｖｉｎ（−）、Ｖｏｕｔ（＋）、Ｖｏｕｔ（−）、ＯＮ／ＯＦＦ端子を有しており、入力供給電源１１から電力供給を受け付け、かつ、ＯＮ／ＯＦＦ端子が「ＯＮ」となっている場合に、負荷回路１４に電源を供給する回路である。以下の説明において、ＤＣＤＣコンバータ１２ａ〜１２ｃが、負荷回路１４に供給する電圧をそれぞれ、Ｖｏｕｔ１〜Ｖｏｕｔ３とする。
【０００６】
電圧監視回路１３ａは、ＤＣＤＣコンバータ１２ａのＶｏｕｔ（＋）およびＶｏｕｔ（−）に接続され、ＤＣＤＣコンバータ１２ａから負荷回路１４に供給されるＶｏｕｔ１を検出した場合に、ＤＣＤＣコンバータ１２ｂのＯＮ／ＯＦＦ端子を「ＯＮ」に設定する回路である。
【０００７】
電圧監視回路１３ｂは、ＤＣＤＣコンバータ１２ｂのＶｏｕｔ（＋）およびＶｏｕｔ（−）に接続され、ＤＣＤＣコンバータ１２ｂから負荷回路１４に供給されるＶｏｕｔ２を検出した場合に、ＤＣＤＣコンバータ１２ｃのＯＮ／ＯＦＦ端子を「ＯＮ」に設定する回路である。
【０００８】
負荷回路１４は、ＤＣＤＣコンバータ１２ａ〜１２ｃから順に供給される電圧を利用して各種の処理を実行する回路である。
【０００９】
次に、図７に示した第１の電源制御回路の動作波形について説明する。図８は、第１の電源制御回路の動作波形を示す図である。なお、ＤＣＤＣコンバータ１２ａのＯＮ／ＯＦＦ端子は、「ＯＮ」に設定されているものとする。
【００１０】
入力供給電源１１が、ＤＣＤＣコンバータ１２ａ〜１２ｃにＶｉｎを供給する（図８のＶｉｎ参照）と、ＤＣＤＣコンバータ１２ａのＯＮ／ＯＦＦ端子が「ＯＮ」に設定されているため、ＤＣＤＣコンバータ１２ａからＶｏｕｔ１が出力される（図８のＶｏｕｔ１参照）。
【００１１】
電圧監視回路１３ａが、ＤＣＤＣコンバータ１２ａからのＶｏｕｔ１を検出すると、電圧監視回路１３ａは、ＤＣＤＣコンバータ１２ｂのＯＮ／ＯＦＦ端子に電圧Ｓ１を印加し（図８のＳ１参照）、ＤＣＤＣコンバータ１２ｂのＯＮ／ＯＦＦ端子が「ＯＮ」に設定される。ＤＣＤＣコンバータ１２ｂのＯＮ／ＯＦＦ端子が「ＯＮ」に設定されると、ＤＣＤＣコンバータ１２ｂからＶｏｕｔ２が出力される（図８のＶｏｕｔ２参照）。
【００１２】
電圧監視回路１３ｂが、ＤＣＤＣコンバータ１２ｂからのＶｏｕｔ２を検出すると、電圧監視回路１３ｂは、ＤＣＤＣコンバータ１２ｃのＯＮ／ＯＦＦ端子に電圧Ｓ２を印加し（図８のＳ２参照）、ＤＣＤＣコンバータ１２ｃのＯＮ／ＯＦＦ端子が「ＯＮ」に設定される。ＤＣＤＣコンバータ１２ｃのＯＮ／ＯＦＦ端子が「ＯＮ」に設定されると、ＤＣＤＣコンバータ１２ｃからＶｏｕｔ３が出力される（図８のＶｏｕｔ３参照）。
【００１３】
このように、第１の電源制御回路１０では、例えば、負荷回路１４に対する電源投入をＤＣＤＣコンバータ１２ａ〜１２ｃの順に実行する場合には、電源投入順序に従って各ＤＣＤＣコンバータ１２ａ〜１２ｃを順に接続し、電圧監視回路１３ａ，１３ｂがＤＣＤＣコンバータ１２ｂ，１２ｃのＯＮ／ＯＦＦ端子に対するＯＮ・ＯＦＦ制御を行っている。
【００１４】
次に、従来の第２の電源制御回路について説明する。図９は、従来の第２の電源制御回路の構成を示す図である。図９に示すように、この第２の電源制御回路２０は、入力供給電源２１と、ＤＣＤＣコンバータ２２ａ〜２２ｃと、遅延信号回路２３と、負荷回路２４とを有する。
【００１５】
入力供給電源２１は、ＤＣＤＣコンバータ２２ａ〜２２ｃに電圧を供給する回路である。入力供給電源２１のプラス端子は、ＤＣＤＣコンバータ２２ａ〜２２ｃのＶｉｎ（＋）に接続され、入力供給電源２１のマイナス端子は、ＤＣＤＣコンバータ２２ａ〜２２ｃのＶｉｎ（−）に接続されている。入力供給電源２１がＤＣＤＣコンバータ２２ａ〜２２ｃに供給する電圧をＶｉｎとする。
【００１６】
ＤＣＤＣコンバータ２２ａ〜２２ｃは、Ｖｉｎ（＋）、Ｖｉｎ（−）、Ｖｏｕｔ（＋）、Ｖｏｕｔ（−）、ＯＮ／ＯＦＦ端子を有しており、入力供給電源２１から電力供給を受け付け、かつ、ＯＮ／ＯＦＦ端子が「ＯＮ」となっている場合に、負荷回路２４に電源を供給する回路である。以下の説明において、ＤＣＤＣコンバータ２２ａ〜２２ｃが、負荷回路２４に供給する電圧をそれぞれ、Ｖｏｕｔ１〜Ｖｏｕｔ３とする。
【００１７】
遅延信号回路２３は、電源投入の順序にあわせて制御信号をＤＣＤＣコンバータ２２ａ〜２２ｃに出力し、ＤＣＤＣコンバータ２２ａ〜２２ｃのＯＮ／ＯＦＦ端子を順に「ＯＮ」に設定する回路である。例えば、遅延信号回路２３は、負荷回路２４に電圧をＶｏｕｔ１〜Ｖｏｕｔ３の順に投入する場合には、ＤＣＤＣコンバータ２２ａ〜２２ｃの順に制御信号Ｓ１〜Ｓ３を入力する。
【００１８】
負荷回路２４は、ＤＣＤＣコンバータ２２ａ〜２２ｃから順に供給される電圧を利用して各種の処理を実行する回路である。
【００１９】
次に、図９に示した第２の電源制御回路２０の動作波形について説明する。図１０は、第２の電源制御回路２０の動作波形を示す図である。なお、ここでは一例として、負荷回路２４に電圧をＶｏｕｔ１〜Ｖｏｕｔ３の順に投入する場合について説明する。
【００２０】
入力供給電源２１が、ＤＣＤＣコンバータ２２ａ〜２２ｃにＶｉｎを供給する（図１０のＶｉｎ参照）。遅延信号回路２３が、制御信号Ｓ１をＤＣＤＣコンバータ２２ａに出力する（図１０のＳ１参照）と、ＤＣＤＣコンバータ２２ａのＯＮ／ＯＦＦ端子が「ＯＮ」となり、ＤＣＤＣコンバータ２２ａからＶｏｕｔ１が出力される（図１０のＶｏｕｔ１参照）。
【００２１】
遅延信号回路２３は、制御信号Ｓ１をＤＣＤＣコンバータ２２ａに出力してから所定の時間間隔をあけて、制御信号Ｓ２をＤＣＤＣコンバータ２２ｂに出力する（図１０のＳ２参照）と、ＤＣＤＣコンバータ２２ｂのＯＮ／ＯＦＦ端子が「ＯＮ」となり、ＤＣＤＣコンバータ２２ｂからＶｏｕｔ２が出力される（図１０のＶｏｕｔ２参照）。
【００２２】
遅延信号回路２３は、制御信号Ｓ２をＤＣＤＣコンバータ２２ｂに出力してから所定の時間間隔をあけて、制御信号Ｓ３をＤＣＤＣコンバータ２２ｃに出力する（図１０のＳ３参照）と、ＤＣＤＣコンバータの２２ｃのＯＮ／ＯＦＦ端子が「ＯＮ」となり、ＤＣＤＣコンバータ２２ｃからＶｏｕｔ３が出力される（図１０のＶｏｕｔ３参照）。
【００２３】
このように、第２の電源制御回路では、例えば、負荷回路２４に対する電源投入をＤＣＤＣコンバータ２２ａ〜２２ｃの順に実行する場合には、遅延信号回路２３が、制御信号Ｓ１〜Ｓ３を順に、ＤＣＤＣコンバータ２２ａ〜２２ｃのＯＮ／ＯＦＦ端子に入力している。
【先行技術文献】
【特許文献】
【００２４】
【特許文献１】特開２００４−１８０３８５号公報
【発明の概要】
【発明が解決しようとする課題】
【００２５】
しかしながら、第１の電源制御回路１０を実装置に組み込み、電源の投入順序を制御する場合には、負荷回路に対する電源の投入順序に加えて、素子間での起動順序を制御する必要が生じる。図１１は、実装置に第１の電源制御回路１０を組み込んだ場合の一例を示す図である。図１１に示すように、複数のＬＳＩに対して電源投入の順序を制御するためには、数多くのＤＣＤＣコンバータを制御する必要があり、より複雑な起動順序の制御が必要となる。
【００２６】
また、第１の電源制御回路１０では、起動順にあわせて信号配線をＤＣＤＣコンバータ間で相互に接続する必要があり、数多くの信号配線が複雑に引き回されることになる。高密度化した配線基板上では、電源の投入順序を制御すること以外に、各種の制御を実行するため、多数の信号線を配線する必要があり、第１の電源制御回路１０のように数多くの信号線を引く余地は残されていない。
【００２７】
更に、第１の電源制御回路１０では、一度実装置に組み込むと、起動順序の変更を行うことは、信号配線の接続先を変更する必要があるため非常に困難である。なお、第２の電源制御回路２０を、実装置に組み込むことで、起動順序の変更を行うことの困難性を回避可能になるが、第２の電源制御回路２０を用いたとしても、遅延信号回路２３から、各ＤＣＤＣコンバータに対して異なる信号線をそれぞれ接続する必要があるため、第１の電源配線回路１０と同様にして、配線基板上の領域を圧迫してしまうという問題点を解消することは出来なかった。
【００２８】
すなわち、高密度化した配線基板上の配線領域を圧迫することなく、負荷回路に対する電源の投入順序の制御を精度よく実行することが重要な課題となっている。
【００２９】
この発明は、上述した従来技術による問題点を解消するためになされたものであり、高密度化した配線基板上の配線領域を圧迫することなく、負荷回路に対する電源の投入順序の制御を精度よく実行することができる電源制御装置および電源制御システムを提供することを目的とする。
【課題を解決するための手段】
【００３０】
上述した課題を解決し、目的を達成するため、この電源制御装置は、各々異なる負荷回路に接続されると共に同一のパルス信号出力手段に接続され、該パルス信号出力手段から出力されるパルス信号のパルス数が各々において予め規定されている数に達したときに、対応する負荷回路への電力供給を開始する複数の電源制御手段を有することを要件とする。
【発明の効果】
【００３１】
高密度化した配線基板上の配線領域を圧迫することなく、負荷回路に対する電源の投入順序の制御を精度よく実行することができる。
【図面の簡単な説明】
【００３２】
【図１】図１は、本実施例１にかかる電源制御回路の構成を示す図である。
【図２】図２は、本実施例１にかかる電源制御回路の動作波形を示す図である。
【図３】図３は、本実施例１にかかるシフト数設定部およびシフトレジスタ部を詳細に説明するための図である。
【図４】図４は、パルス信号発生回路、シフトレジスタ、ＡＮＤ回路、ＯＲ回路の動作波形を示す図である。
【図５】図５は、本実施例２にかかる電源制御回路の構成を示す図である。
【図６】図６は、本実施例２にかかる電源制御回路の動作波形を示す図である。
【図７】図７は、従来の第１の電源制御回路の構成を示す図である。
【図８】図８は、第１の電源制御回路の動作波形を示す図である。
【図９】図９は、従来の第２の電源制御回路の構成を示す図である。
【図１０】図１０は、第２の電源制御回路の動作波形を示す図である。
【図１１】図１１は、実装置に第１の電源制御回路を組み込んだ場合の一例を示す図である。
【発明を実施するための形態】
【００３３】
以下に添付図面を参照して、この発明に係る電源制御装置および電源制御システムの好適な実施の形態を詳細に説明する。
【実施例１】
【００３４】
本実施例１にかかる電源制御回路は、負荷回路に対する電源の投入順序を制御する場合に、共通のパルス信号を各ＤＣＤＣコンバータに入力し、各ＤＣＤＣコンバータがパルス信号に含まれるパルス数を基にして、電源を出力するタイミングを調整することで、電源の投入順序を制御する。
【００３５】
次に、本実施例１にかかる電源制御回路の構成について説明する。図１は、本実施例１にかかる電源制御回路の構成を示す図である。同図に示すように、この電源制御回路１００は、入力供給電源１１０と、パルス信号発生回路１２０と、ＤＣＤＣコンバータ１３０〜１５０と、負荷回路１６０とを有する。
【００３６】
入力供給電源１１０は、ＤＣＤＣコンバータ１３０〜１５０に電圧を供給する回路である。入力供給電源１１０のプラス端子は、ＤＣＤＣコンバータ１３０〜１５０のＶｉｎ（＋）に接続され、入力供給電源１１０のマイナス端子は、ＤＣＤＣコンバータ１３０〜１５０のＶｉｎ（−）に接続されている。入力供給電源１１０がＤＣＤＣコンバータ１３０〜１５０に供給する電圧をＶｉｎとする。
【００３７】
パルス信号発生回路１２０は、パルス信号を発生させる回路である。パルス信号発生回路１２０は、発生させたパルス信号をＤＣＤＣコンバータ１３０〜１５０に出力する。
【００３８】
ＤＣＤＣコンバータ１３０は、パルス信号発生回路１２０からパルス信号を取得し、取得したパルス信号のパルス数が所定数に達した場合に、電圧Ｖｏｕｔ１を負荷回路１６０に出力する回路である。具体的に、ＤＣＤＣコンバータ１３０は、シフト数設定部１３０ａと、シフトレジスタ部１３０ｂとを有している。なお、ＤＣＤＣコンバータ１３０は、端子として、Ｖｉｎ（＋）、Ｖｉｎ（−）、Ｖｏｕｔ（＋）、Ｖｏｕｔ（−）、ＯＮ／ＯＦＦ端子を有している。
【００３９】
シフト数設定部１３０ａは、Ｖｏｕｔ１を出力するタイミングとなるパルス信号のパルス数を設定する回路である。以下の説明において、シフト数設定部１３０ａが設定したパルス数を第１パルス数と表記する。
【００４０】
シフトレジスタ部１３０ｂは、パルス信号発生回路１２０から出力されるパルス信号のパルス数を計数し、計数したパルス数が第１パルス数に達した場合に、ＯＮ／ＯＦＦ端子を「ＯＮ」に設定する回路である。ＤＣＤＣコンバータ１３０は、入力供給電源１１０からＶｉｎを印加されている状態で、ＯＮ／ＯＦＦ端子が「ＯＮ」となった場合に、電圧Ｖｏｕｔ１を負荷回路１６０に出力する。
【００４１】
ＤＣＤＣコンバータ１４０は、パルス信号発生回路１２０からパルス信号を取得し、取得したパルス信号のパルス数が所定数に達した場合に、電圧Ｖｏｕｔ２を負荷回路１６０に出力する回路である。具体的に、ＤＣＤＣコンバータ１４０は、シフト数設定部１４０ａと、シフトレジスタ部１４０ｂとを有している。なお、ＤＣＤＣコンバータ１４０は、端子として、Ｖｉｎ（＋）、Ｖｉｎ（−）、Ｖｏｕｔ（＋）、Ｖｏｕｔ（−）、ＯＮ／ＯＦＦ端子を有している。
【００４２】
シフト数設定部１４０ａは、Ｖｏｕｔ２を出力するタイミングとなるパルス信号のパルス数を設定する回路である。以下の説明において、シフト数設定部１４０ａが設定したパルス数を第２パルス数と表記する。
【００４３】
シフトレジスタ部１４０ｂは、パルス信号発生回路１２０から出力されるパルス信号のパルス数を計数し、計数したパルス数が第２パルス数に達した場合に、ＯＮ／ＯＦＦ端子を「ＯＮ」に設定する回路である。ＤＣＤＣコンバータ１４０は、入力供給電源１１０からＶｉｎを印加されている状態で、ＯＮ／ＯＦＦ端子が「ＯＮ」となった場合に、電圧Ｖｏｕｔ２を負荷回路１６０に出力する。
【００４４】
ＤＣＤＣコンバータ１５０は、パルス信号発生回路１２０からパルス信号を取得し、取得したパルス信号のパルス数が所定数に達した場合に、電圧Ｖｏｕｔ３を負荷回路１６０に出力する回路である。具体的に、ＤＣＤＣコンバータ１５０は、シフト数設定部１５０ａと、シフトレジスタ部１５０ｂとを有している。なお、ＤＣＤＣコンバータ１５０は、端子として、Ｖｉｎ（＋）、Ｖｉｎ（−）、Ｖｏｕｔ（＋）、Ｖｏｕｔ（−）、ＯＮ／ＯＦＦ端子を有している。
【００４５】
シフト数設定部１４０ａは、Ｖｏｕｔ３を出力するタイミングとなるパルス信号のパルス数を設定する回路である。以下の説明において、シフト数設定部１５０ａが設定したパルス数を第３パルス数と表記する。
【００４６】
シフトレジスタ部１５０ｂは、パルス信号発生回路１２０から出力されるパルス信号のパルス数を計数し、計数したパルス数が第３パルス数に達した場合に、ＯＮ／ＯＦＦ端子を「ＯＮ」に設定する回路である。ＤＣＤＣコンバータ１５０は、入力供給電源１１０からＶｉｎを印加されている状態で、ＯＮ／ＯＦＦ端子が「ＯＮ」となった場合に、電圧Ｖｏｕｔ３を負荷回路１６０に出力する。
【００４７】
負荷回路１６０は、ＤＣＤＣコンバータ１３０〜１５０から順に供給される電圧を利用して、各種の処理を実行する回路である。かかる負荷回路１６０には、例えば、コア回路、ＩＯ回路、各種ＬＳＩが搭載されているものとする。
【００４８】
負荷回路１６０に投入する電圧Ｖｏｕｔ１〜Ｖｏｕｔ３の順番を調整するためには、シフトレジスタ部１３０ｂ〜１５０ｂに設定する第１パルス数、第２パルス数、第３パルス数を投入順序にあわせて調整すればよい。例えば、電圧Ｖｏｕｔ１、Ｖｏｕｔ２、Ｖｏｕｔ３の順に負荷回路１６０に投入する場合には、第１パルス数＜第２パルス数＜第３パルス数となるように、第１パルス数、第２パルス数、第３パルス数を調整すればよい。
【００４９】
次に、図１に示した電源制御回路１００の動作波形について説明する。図２は、本実施例１にかかる電源制御回路１００の動作波形を示す図である。なお、ここでは一例として、シフトレジスタ部１３０ｂの第１パルス数を「１」、シフトレジスタ部１４０ｂの第２パルス数を「２」、シフトレジスタ部１５０ｂの第３パルス数を「６」とする。
【００５０】
入力供給電源１１０が、ＤＣＤＣコンバータ１３０〜１５０にＶｉｎ（図２のＶｉｎ参照）の供給を開始すると共に、パルス信号発生回路１２０がパルス信号をＤＣＤＣコンバータ１３０〜１５０に出力する（図２のクロック信号参照）。
【００５１】
シフトレジスタ部１３０ｂは、パルス信号発生回路１２０から出力されるパルス信号を取得し、パルス数が「１」となった時点で、制御信号Ｓ１をＯＮ／ＯＦＦ端子に出力する（図２のＳ１参照）ことで、ＯＮ／ＯＦＦ端子を「ＯＮ」に設定する。ＤＣＤＣコンバータ１３０は、ＯＮ／ＯＦＦ端子が「ＯＮ」に設定されると、Ｖｏｕｔ１を出力する（図２のＶｏｕｔ１参照）。
【００５２】
シフトレジスタ部１４０ｂは、パルス信号発生回路１２０から出力されるパルス信号を取得し、パルス数が「２」となった時点で、制御信号Ｓ２をＯＮ／ＯＦＦ端子に出力する（図２のＳ２参照）ことで、ＯＮ／ＯＦＦ端子を「ＯＮ」に設定する。ＤＣＤＣコンバータ１４０は、ＯＮ／ＯＦＦ端子が「ＯＮ」に設定されると、Ｖｏｕｔ２を出力する（図２のＶｏｕｔ２参照）。
【００５３】
シフトレジスタ部１５０ｂは、パルス信号発生回路１２０から出力されるパルス信号を取得し、パルス数が「６」となった時点で、制御信号Ｓ３をＯＮ／ＯＦＦ端子に出力する（図２のＳ３参照）ことで、ＯＮ／ＯＦＦ端子を「ＯＮ」に設定する。ＤＣＤＣコンバータ１５０は、ＯＮ／ＯＦＦ端子が「ＯＮ」に設定されると、Ｖｏｕｔ３を出力する（図２のＶｏｕｔ３参照）。
【００５４】
このように、パルス信号発生回路１２０が一本の起動用信号線を用いて各ＤＣＤＣコンバータ１３０〜１５０にパルス信号を出力し、各ＤＣＤＣコンバータ１３０〜１５０がそれぞれパルス信号のパルス数を計数することで、電圧を負荷回路１６０に出力するタイミングを判定し、電圧を負荷回路１６０に出力するので、高密度化した配線基板上の配線領域を圧迫することなく、負荷回路に対する電源の投入順序の制御を精度よく実行することができる。
【００５５】
次に、図１に示したシフト数設定部およびシフトレジスタ部について詳細に説明する。ここでは、シフト数設定部１３０ａおよびシフトレジスタ部１３０ｂを例にあげて説明する。なお、シフト数設定部１４０ａ，１５０ａおよびシフトレジスタ部１４０ｂ，１５０ｂの説明は、シフト数設定部１３０ａおよびシフトレジスタ部１３０ｂと同様である。
【００５６】
図３は、本実施例１にかかるシフト数設定部およびシフトレジスタ部を詳細に説明するための図である。図３に示すように、シフト数設定部およびシフトレジスタ部は、シフトレジスタ３０と、ＡＮＤ回路３１〜３４と、ＯＲ回路３５と、プルアップ抵抗器３６，３７とを有する。
【００５７】
このうち、シフトレジスタ３０は、パルス信号発生回路１２０から出力されるパルス信号Ａのパルス数に応じて、出力Ｂ〜ＥをＬｏｗからＨｉｇｈに切り替える回路である。なお、このシフトレジスタ３０はＡＮＤ回路３１〜３４に接続されており、シフトレジスタ３０から出力される出力Ｂ〜Ｅは、それぞれＡＮＤ回路３１〜３４に入力される。
【００５８】
具体的に、シフトレジスタ３０は、パルス信号Ａを取得し、１番目のパルスで出力ＢをＬｏｗからＨｉｇｈに切り替え、２番目のパルスで出力ＣをＬｏｗからＨｉｇｈに切り替える。また、シフトレジスタ３０は、３番目のパルスで出力ＤをＬｏｗからＨｉｇｈに切り替え、４番目のパルスで出力ＥをＬｏｗからＨｉｇｈに切り替える。
【００５９】
ＡＮＤ回路３１〜３４は、２つの入力端子と１つの出力端子を有しており、２つの入力端子に入力される信号がＨｉｇｈになった場合に、出力端子からＨｉｇｈを出力する回路である。ＡＮＤ回路３１〜３４の入力端子の１つは、第１パルス数にあわせて、ＧＮＤまたはプルアップ抵抗器に接続される。
【００６０】
ここでは、第１パルス数が「３」の場合、すなわち、パルス数が３になった場合に、シフトレジスタ部１３０ｂがＯＮ／ＯＦＦ端子を「ＯＮ」にする場合のＡＮＤ回路３１〜３４の接続関係について説明する。
【００６１】
ＡＮＤ回路３１の入力端子の一方には、シフトレジスタ３０の出力Ｂが接続され、他方の端子にはＧＮＤが接続されている。また、ＡＮＤ回路３１の出力端子はＯＲ回路３５に接続されている。ＡＮＤ回路３１の入力端子の一方がＧＮＤに接続されているため、ＡＮＤ回路３１は常にＬｏｗをＯＲ回路３５に出力することになる。
【００６２】
ＡＮＤ回路３２の入力端子の一方には、シフトレジスタ３０の出力Ｃが接続され、他方の端子にはＧＮＤが接続されている。また、ＡＮＤ回路３１の出力端子はＯＲ回路３５に接続されている。ＡＮＤ回路３２の入力端子の一方がＧＮＤに接続されているため、ＡＮＤ回路３２は常にＬｏｗをＯＲ回路３５に出力することになる。
【００６３】
ＡＮＤ回路３３の入力端子の一方には、シフトレジスタ３０の出力Ｄが接続され、他方の端子にはプルアップ抵抗器３７が接続されている。また、ＡＮＤ回路３３の出力端子はＯＲ回路３５に接続されている。ＡＮＤ回路３３の入力端子の一方がプルアップ抵抗器３７に接続されているため、かかるプルアップ抵抗器３７に接続される入力端子は常時Ｈｉｇｈとなる。従って、ＡＮＤ回路３３は入力端子に接続された出力ＤがＨｉｇｈとなった時点（パルス数が３になった時点）で、出力端子の出力をＨｉｇｈに切り替える。
【００６４】
ＡＮＤ回路３４の入力端子の一方には、シフトレジスタ３０の出力Ｅが接続され、他方の端子にはプルアップ抵抗器３６が接続されている。また、ＡＮＤ回路３４の出力端子はＯＲ回路３５に接続されている。ＡＮＤ回路３４の入力端子の一方がプルアップ抵抗器３６に接続されているため、かかるプルアップ抵抗器３６に接続される入力端子は常時Ｈｉｇｈとなる。従って、ＡＮＤ回路３４は入力端子に接続された出力ＥがＨｉｇｈとなった時点（パルス数が４になった時点）で、出力端子の出力をＨｉｇｈに切り替える。
【００６５】
ＯＲ回路３５は、ＡＮＤ回路３１〜３４の出力端子に接続され、ＡＮＤ回路３１〜３４のいずれかの出力がＨｉｇｈとなった時点でＯＮ／ＯＦＦ端子を「ＯＮ」に設定する回路である。なお、図３に示すように、ＡＮＤ回路３１，３２がＧＮＤに接続され、ＡＮＤ回路３３，３４がプルアップ抵抗器３６，３７に接続されている場合には、パルス数が「３」となった時点でＡＮＤ回路３３の出力がＨｉｇｈとなる。ＡＮＤ回路３３の出力がＨｉｇｈとなると、ＯＲ回路３５は、ＯＮ／ＯＦＦ端子を「ＯＮ」に設定する。
【００６６】
プルアップ抵抗器３６，３７は、ＡＮＤ回路３３，３４の入力端子に接続される信号線の状態をＨｉｇｈに保つ抵抗器である。
【００６７】
次に、図３に示したパルス信号発生回路１２０、シフトレジスタ３０、ＡＮＤ回路３１〜３４、ＯＲ回路３５の動作波形について説明する。図４は、パルス信号発生回路１２０、シフトレジスタ３０、ＡＮＤ回路３１〜３４、ＯＲ回路３５の動作波形を示す図である。
【００６８】
図４に示すように、パルス信号発生回路１２０からシフトレジスタ３０に出力されるパルス信号のパルス数に限らず、ＡＮＤ回路３１，３２の出力は、常にＬｏｗとなる（図４のＡＮＤ回路出力Ｊ、Ｋ参照）。
【００６９】
一方、シフトレジスタ３０に入力されたパルス数が「３」となった時点で、シフトレジスタ３０の出力ＤがＨｉｇｈとなり（図４のシフトレジスタ出力Ｂ参照）、ＡＮＤ回路３３の出力ＬはＨｉｇｈとなる（図４のＡＮＤ回路出力Ｌ参照）。そして、ＡＮＤ回路３３の出力ＬがＨｉｇｈとなることで、ＯＲ回路３５の出力がＨｉｇｈとなる（図４のＯＲ回路出力Ｎ参照）。
【００７０】
図３に示したように、ＡＮＤ回路３１〜３４の片方の入力をＬｏｗ又はＨｉｇｈに設定する事で任意のパルス数後に信号を出力させることができる。例えば、図３の場合とは異なり、２番目のパルスで信号を出力する場合には、ＡＮＤ回路３１の入力端子にＬｏｗ（ＧＮＤ）を接続し、ＡＮＤ回路３２〜３４の入力端子にＨｉｇｈ（プルアップ抵抗器）を接続すればよい。
【００７１】
また、図３に示した事例では、シフトレジスタ３０、ＡＮＤ回路３１〜３４を４つ使用して４番目のパルスまで対応しているが、必要に応じてシフトレジスタとＡＮＤ回路の数を増やせば、任意の数のパルス数まで対応することができる。また、図３では、プルアップ抵抗器３６，３７およびＧＮＤをＡＮＤ回路３１〜３４に接続して、ＯＮ／ＯＦＦ端子を制御するタイミングを調整しているが、これに限定されるものではない。例えば、書き換え可能なメモリ素子、外部からのコントロール信号によって、ＡＮＤ回路３１〜３４の入力端子にＬｏｗまたはＨｉｇｈを出力する回路を設置しても良い。
【００７２】
上述してきたように、本実施例１にかかる電源制御回路１００は、パルス信号発生回路１２０から一本の制御信号配線をＤＣＤＣコンバータ１３０〜１５０に接続し、各ＤＣＤＣコンバータ１３０〜１５０が、パルス信号発生回路１２０により発生するパルス信号のパルス数を計数して電圧を出力するタイミングを調整することで、負荷回路１６０に対する電源投入を制御するので、高密度化した配線板においても、他の信号線配線を圧迫することなく、複雑なシーケンス制御を提供することが可能となり、より高密度な配線の装置に電源回路を搭載することが可能になる。
【００７３】
また、本実施例１にかかる電源制御回路１００は、従来のように電圧監視回路や遅延信号回路は、負荷回路構成によりシーケンス設定が変わるので多種の設定を必要とし、その為の定数設定の構成部品点数が多くなることにより設定工程のコスト、製造管理コストが高くなるが、本発明ではパルス数の設定を論理回路で設定するだけでシーケンス設定が出来るので負荷回路構成が変わっても同一の回路でパルス設定を変える論理変更だけで対応が可能となり、設計工数のコスト、製造管理コストを下げることができる。
【００７４】
また、本実施例１にかかる電源制御回路１００は、起動シーケンスの順序を変更する場合に、制御線の接続先切り替えを行うことなく、制御回路の設定を変更するだけで任意に変更可能となる。これにより、配線基板の改版を行うことなく、簡単な設定変更だけで起動シーケンス変更を行うことができる。
【実施例２】
【００７５】
次に、本実施例２にかかる電源制御回路について説明する。本実施例２にかかる電源制御回路は、実施例１に示した電源制御回路１００のパルス信号発生回路１２０の代わりに、単一のパルス信号を出力する複数のワンショットパルス発生器を備え、各ＤＣＤＣコンバータが、各ワンショットパルス発生器から出力されるワンショットパルスの数を基にして、電源を出力するタイミングを調整することで、電源の投入順序を制御する。
【００７６】
次に、本実施例２にかかる電源制御回路の構成について説明する。図５は、本実施例２にかかる電源制御回路の構成を示す図である。図５に示すように、この電源制御回路２００は、入力供給電源２１０と、電圧監視回路２２０ａ〜２２０ｃと、ワンショットパルス発生器２３０ａ〜２３０ｃと、ＤＣＤＣコンバータ２４０〜２６０と、負荷回路２７０を有する。
【００７７】
入力供給電源２１０は、ＤＣＤＣコンバータ２４０〜２６０に電圧を供給する回路である。入力供給電源２１０のプラス端子は、ＤＣＤＣコンバータ２４０〜２６０のＶｉｎ（＋）に接続され、入力供給電源２１０のマイナス端子は、ＤＣＤＣコンバータ２４０〜２６０のＶｉｎ（−）に接続されている。入力供給電源２１０がＤＣＤＣコンバータ２４０〜２６０に供給する電圧をＶｉｎとする。
【００７８】
電圧監視回路２２０ａは、入力供給電源２１０から出力されるＶｉｎを検出した場合に、ワンショットパルス発生器２３０ａに制御信号を出力する回路である。電圧監視回路２２０ｂは、ＤＣＤＣコンバータ２４０から出力されるＶｏｕｔ１を検出した場合に、ワンショットパルス発生器２３０ｂに制御信号を出力する回路である。電圧監視回路２２０ｃは、ＤＣＤＣコンバータ２５０から出力されるＶｏｕｔ２を検出した場合に、ワンショットパルス発生器２３０ｃに制御信号を出力する回路である。
【００７９】
ワンショットパルス発生器２３０ａは、電圧監視回路２２０ａから制御信号を取得した場合に、パルスを一つＤＣＤＣコンバータ２４０〜２６０に出力する回路である。ワンショットパルス発生器２３０ｂは、電圧監視回路２２０ｂから制御信号を取得した場合に、パルスを一つＤＣＤＣコンバータ２４０〜２６０に出力する回路である。ワンショットパルス発生器２３０ｃは、電圧監視回路２２０ｃから制御信号を取得した場合に、パルスを一つＤＣＤＣコンバータ２４０〜２６０に出力する回路である。実施例２では、一つのパルスからなるパルス信号をワンショットパルスと表記する。
【００８０】
ＤＣＤＣコンバータ２４０は、ワンショットパルス発生器２３０ａ〜２３０ｃからワンショットパルスを取得し、取得したワンショットパルスの累計が所定数に達した場合に、電圧Ｖｏｕｔ１を負荷回路２７０に出力する回路である。具体的に、ＤＣＤＣコンバータ２４０は、シフト数設定部２４０ａと、シフトレジスタ部２４０ｂとを有している。なお、ＤＣＤＣコンバータ２４０は、端子として、Ｖｉｎ（＋）、Ｖｉｎ（−）、Ｖｏｕｔ（＋）、Ｖｏｕｔ（−）、ＯＮ／ＯＦＦ端子を有している。
【００８１】
シフト数設定部２４０ａは、Ｖｏｕｔ１を出力するタイミングとなるパルス信号のパルス数を設定する回路である。以下の説明において、シフト数設定部２４０ａが設定したパルス数を第１パルス数と表記する。
【００８２】
シフトレジスタ部２４０ｂは、各ワンショットパルス発生器２３０ａ〜２３０ｃから出力されるワンショットパルスのパルス数を計数し、計数したパルス数が第１パルス数に達した場合に、ＯＮ／ＯＦＦ端子を「ＯＮ」に設定する回路である。ＤＣＤＣコンバータ２４０は、入力供給電源２１０からＶｉｎを印加されている状態で、ＯＮ／ＯＦＦ端子が「ＯＮ」となった場合に、電圧Ｖｏｕｔ１を負荷回路２７０に出力する。
【００８３】
ＤＣＤＣコンバータ２５０は、ワンショットパルス発生器２３０ａ〜２３０ｃからワンショットパルスを取得し、取得したワンショットパルスの累計が所定数に達した場合に、電圧Ｖｏｕｔ２を負荷回路２７０に出力する回路である。具体的に、ＤＣＤＣコンバータ２５０は、シフト数設定部２５０ａと、シフトレジスタ部２５０ｂとを有している。なお、ＤＣＤＣコンバータ２５０は、端子として、Ｖｉｎ（＋）、Ｖｉｎ（−）、Ｖｏｕｔ（＋）、Ｖｏｕｔ（−）、ＯＮ／ＯＦＦ端子を有している。
【００８４】
シフト数設定部２５０ａは、Ｖｏｕｔ２を出力するタイミングとなるパルス信号のパルス数を設定する回路である。以下の説明において、シフト数設定部２５０ａが設定したパルス数を第２パルス数と表記する。
【００８５】
シフトレジスタ部２５０ｂは、各ワンショットパルス発生器２３０ａ〜２３０ｃから出力されるワンショットパルスのパルス数を計数し、計数したパルス数が第２パルス数に達した場合に、ＯＮ／ＯＦＦ端子を「ＯＮ」に設定する回路である。ＤＣＤＣコンバータ２５０は、入力供給電源２１０からＶｉｎを印加されている状態で、ＯＮ／ＯＦＦ端子が「ＯＮ」となった場合に、電圧Ｖｏｕｔ２を負荷回路２７０に出力する。
【００８６】
ＤＣＤＣコンバータ２６０は、ワンショットパルス発生器２３０ａ〜２３０ｃからワンショットパルスを取得し、取得したワンショットパルスの累計が所定数に達した場合に、電圧Ｖｏｕｔ３を負荷回路２７０に出力する回路である。具体的に、ＤＣＤＣコンバータ２６０は、シフト数設定部２６０ａと、シフトレジスタ部２６０ｂとを有している。なお、ＤＣＤＣコンバータ２６０は、端子として、Ｖｉｎ（＋）、Ｖｉｎ（−）、Ｖｏｕｔ（＋）、Ｖｏｕｔ（−）、ＯＮ／ＯＦＦ端子を有している。
【００８７】
シフト数設定部２６０ａは、Ｖｏｕｔ３を出力するタイミングとなるパルス信号のパルス数を設定する回路である。以下の説明において、シフト数設定部２６０ａが設定したパルス数を第３パルス数と表記する。
【００８８】
シフトレジスタ部２６０ｂは、各ワンショットパルス発生器２３０ａ〜２３０ｃから出力されるワンショットパルスのパルス数を計数し、計数したパルス数が第３パルス数に達した場合に、ＯＮ／ＯＦＦ端子を「ＯＮ」に設定する回路である。ＤＣＤＣコンバータ２６０は、入力供給電源２１０からＶｉｎを印加されている状態で、ＯＮ／ＯＦＦ端子が「ＯＮ」となった場合に、電圧Ｖｏｕｔ３を負荷回路２７０に出力する。
【００８９】
負荷回路２７０は、ＤＣＤＣコンバータ２４０〜２６０から順に供給される電圧を利用して、各種の処理を実行する回路である。かかる負荷回路２７０には、例えば、コア回路、ＩＯ回路、各種ＬＳＩが搭載されているものとする。
【００９０】
負荷回路２７０に投入する電圧Ｖｏｕｔ１〜Ｖｏｕｔ３の順番を調整するためには、シフトレジスタ部２４０ｂ〜２６０ｂに設定する第１パルス数、第２パルス数、第３パルス数を投入順序にあわせて調整すればよい。例えば、電圧Ｖｏｕｔ１、Ｖｏｕｔ２、Ｖｏｕｔ３の順に負荷回路２７０に投入する場合には、第１パルス数＜第２パルス数＜第３パルス数となるように、第１パルス数、第２パルス数、第３パルス数を調整すればよい。
【００９１】
なお、図５に示したシフト数設定部２４０ａ〜２６０ａ、シフトレジスタ部２４０ｂ〜２６０ｂの詳細な説明は、実施例１に示したシフト数設定部１３０ａ〜１５０ａ、シフトレジスタ部１３０ｂ〜１５０ｂの説明と同様である（図３参照）。
【００９２】
次に、図５に示した電源制御回路２００の動作波形について説明する。図６は、本実施例２にかかる電源制御回路２００の動作波形を示す図である。なお、ここでは一例として、シフトレジスタ部２４０ｂの第１パルス数を「１」、シフトレジスタ部２５０ｂの第２パルス数を「２」、シフトレジスタ部２６０ｂのパルス数を「３」とする。
【００９３】
入力供給電源２１０は、ＤＣＤＣコンバータ２４０〜２６０にＶｉｎを供給する（図６のＶｉｎ参照）と、電圧監視回路２２０ａがＶｉｎを検出し、制御信号をワンショットパルス発生器２３０ａに出力し、ワンショットパルス発生器２３０ａがワンショットパルスをＤＣＤＣコンバータ２４０〜２６０に出力する（図６のＶ０参照）。
【００９４】
シフトレジスタ部２４０ｂは、ワンショットパルス発生器２３０ａから出力されるワンショットパルスを取得し、パルス数が「１」となった時点で、制御信号Ｓ１をＯＮ／ＯＦＦ端子に出力する（図６のＳ１参照）ことで、ＯＮ／ＯＦＦ端子を「ＯＮ」に設定する。ＤＣＤＣコンバータ２４０は、ＯＮ／ＯＦＦ端子が「ＯＮ」に設定されると、Ｖｏｕｔ１を出力する（図６のＶｏｕｔ１参照）。
【００９５】
電圧監視回路２２０ｂは、Ｖｏｕｔ１を検出し、制御信号をワンショットパルス発生器２３０ｂに出力し、ワンショットパルス発生器２３０ｂがワンショットパルスをＤＣＤＣコンバータ２４０〜２６０に出力する（図６のＶ１参照；ワンショットパルス発生器２３０ａからＴｓ遅れてワンショットパルスを出力する）。
【００９６】
シフトレジスタ部２５０ｂは、ワンショットパルス発生器２３０ｂから出力されるワンショットパルスを取得し、パルス数が「２」となった時点で、制御信号Ｓ２をＯＮ／ＯＦＦ端子に出力する（図６のＳ２参照）ことで、ＯＮ／ＯＦＦ端子を「ＯＮ」に設定する。ＤＣＤＣコンバータ２５０は、ＯＮ／ＯＦＦ端子が「ＯＮ」に設定されると、Ｖｏｕｔ２を出力する（図６のＶｏｕｔ２参照）。
【００９７】
電圧監視回路２２０ｃは、Ｖｏｕｔ２を検出し、制御信号をワンショットパルス発生器２３０ｃに出力し、ワンショットパルス発生器２３０ｃがワンショットパルスをＤＣＤＣコンバータ２４０〜２６０に出力する（図６のＶ２参照；ワンショットパルス発生器２３０ｂからＴｓ遅れてワンショットパルスを出力する）。
【００９８】
シフトレジスタ部２６０ｂは、ワンショットパルス発生器２３０ｃから出力されるワンショットパルスを取得し、パルス数が「３」となった時点で、制御信号Ｓ３をＯＮ／ＯＦＦ端子に出力する（図６のＳ３参照）ことで、ＯＮ／ＯＦＦ端子を「ＯＮ」に設定する。ＤＣＤＣコンバータ２６０は、ＯＮ／ＯＦＦ端子が「ＯＮ」に設定されると、Ｖｏｕｔ３を出力する（図６のＶｏｕｔ３参照）。
【００９９】
上述してきたように、本実施例２にかかる電源制御回路２００は、パルス信号発生回路の代わりに、単一のパルス信号を出力する複数のワンショットパルス発生器を備え、各ＤＣＤＣコンバータ２４０〜２６０が、各ワンショットパルス発生器２３０ａ〜２３０ｃから出力されるワンショットパルスを計数して電圧を出力するタイミングを調整することで、負荷回路２７０に対する電源投入を制御するので、パルス信号の乱れ・遅延等による影響を抑え、正確に電源投入の順序を制御することができる。
【０１００】
また、本実施例２にかかる電源制御回路２００は、従来のように電圧監視回路や遅延信号回路は、負荷回路構成によりシーケンス設定が変わるので多種の設定を必要とし、その為の定数設定の構成部品点数が多くなることにより設定工程のコスト、製造管理コストが高くなるが、本発明ではパルス数の設定を論理回路で設定するだけでシーケンス設定が出来るので負荷回路構成が変わっても同一の回路でパルス設定を変える論理変更だけで対応が可能となり、設計工数のコスト、製造管理コストを下げることができる。
【０１０１】
また、本実施例２にかかる電源制御回路２００は、起動シーケンスの順序を変更する場合に、制御線の接続先切り替えを行うことなく、制御回路の設定を変更するだけで任意に変更可能となる。これにより、配線基板の改版を行うことなく、簡単な設定変更だけで起動シーケンス変更を行うことができる。
【０１０２】
ところで、本実施例において説明した各処理のうち、自動的に行われるものとして説明した処理の全部または一部を手動的に行うこともでき、あるいは、手動的に行われるものとして説明した処理の全部あるいは一部を公知の方法で自動的に行うこともできる。この他、上記文書中や図面中で示した処理手順、制御手順、具体的名称、各種のデータやパラメータを含む情報については、特記する場合を除いて任意に変更することができる。
【０１０３】
また、実施例１、２に示した電源制御回路１００，２００の各構成要素は機能概念的なものであり、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、各装置の分散・統合の具体的形態は図示のものに限られず、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。
【０１０４】
以上の実施例１，２を含む実施形態に関し、更に以下の付記を開示する。
【０１０５】
（付記１）各々異なる負荷回路に接続されると共に同一のパルス信号出力手段に接続され、該パルス信号出力手段から出力されるパルス信号のパルス数が各々において予め規定されている数に達したときに、対応する負荷回路への電力供給を開始する複数の電源制御手段、を有することを特徴とする電源制御装置。
【０１０６】
（付記２）前記パルス信号出力手段は、一定の周期にてパルス信号を前記複数の電源制御手段に出力することを特徴とする付記１に記載の電源制御装置。
【０１０７】
（付記３）前記電源制御手段は、前記負荷回路に電源を出力するタイミングにあわせてグランドまたはプルアップ抵抗に接続された複数のＡＮＤ回路と、前記パルス信号のパルス数に応じて異なるＡＮＤ回路に制御信号を出力するシフトレジスタとを有し、前記電源制御手段は、前記ＡＮＤ回路のいずれかから制御信号が出力された場合に、前記負荷回路に電源を出力することを特徴とする付記１または２に記載の電源制御装置。
【０１０８】
（付記４）前記ＡＮＤ回路の入力端子にＬｏｗまたはＨｉｇｈを出力することで、前記電源制御手段が前記負荷回路に電源を出力するタイミングを調整する調整手段を更に備えたことを特徴とする付記３に記載の電源制御装置。
【０１０９】
（付記５）各々入力供給電源または前記電源制御手段の電源出力側に配置され、出力電圧の立ち上がりを検出した場合に、単一のパルス信号を出力するワンショットパルス信号出力手段と、
各々異なる負荷回路に接続されると共に入力供給電源からの出力電圧の立ち上がりを検出した場合に、単一のパルス信号を出力するワンショットパルス信号出力手段に接続され、前記パルス信号出力手段から出力されるパルス信号のパルス数が各々において予め規定されている数に達したときに、対応する負荷回路への電力供給を開始する複数の電源制御手段を有することを特徴とする電源制御装置。
【０１１０】
（付記６）前記電源制御手段は、前記負荷回路に電源を出力するタイミングにあわせてグランドまたはプルアップ抵抗に接続された複数のＡＮＤ回路と、前記パルス信号のパルス数に応じて異なるＡＮＤ回路に制御信号を出力するシフトレジスタとを有し、前記電源制御手段は、前記ＡＮＤ回路のいずれかから制御信号が出力された場合に、前記負荷回路に電源を出力することを特徴とする付記５に記載の電源制御装置。
【０１１１】
（付記７）前記ＡＮＤ回路の入力端子にＬｏｗまたはＨｉｇｈを出力することで、前記電源制御手段が前記負荷回路に電源を出力するタイミングを調整する調整手段を更に備えたことを特徴とする付記６に記載の電源制御装置。
【０１１２】
（付記８）パルス信号を出力するパルス信号出力装置と、
各々異なる負荷回路に接続され、前記パルス信号出力手段から出力されるパルス信号のパルス数が各々において予め規定されている数に達したときに、対応する負荷回路への電力供給を開始する複数の電源制御装置と、
を有することを特徴とする電源制御システム。
【０１１３】
（付記９）入力供給電源または前記電源制御手段の電源出力側に配置され、出力電圧の立ち上がりを検出した場合に、単一のパルス信号を出力するワンショットパルス信号出力装置と、
各々異なる負荷回路に接続され、前記パルス信号出力手段から出力されるパルス信号のパルス数が各々において予め規定されている数に達したときに、対応する負荷回路への電力供給を開始する複数の電源制御装置と、
を有することを特徴とする電源制御システム。
【符号の説明】
【０１１４】
１０    第１の電源制御回路
１１，２１，１１０，２１０    入力供給電源
１２ａ，１２ｂ，１２ｃ、２２ａ，２２ｂ，２２ｃ，１３０，１４０，１５０，２４０，２５０，２６０  ＤＣＤＣコンバータ
１３ａ，１３ｂ，２２０ａ，２２０ｂ，２２０ｃ  電圧監視回路
１４，２４，１６０，２７０    負荷回路
２０    第２の電源制御回路
２３    遅延信号回路
３０    シフトレジスタ
３１，３２，３３，３４    ＡＮＤ回路
３５    ＯＲ回路
３６，３７    プルアップ抵抗器
１００，２００    電源制御回路
１２０    パルス信号発生回路
１３０ａ，１４０ａ，１５０ａ，２４０ａ，２５０ａ，２６０ａ  シフト数設定部
１３０ｂ，１４０ｂ，１５０ｂ，２４０ｂ，２５０ｂ，２６０ｂ  シフトレジスタ部
２３０ａ，２３０ｂ，２３０ｃ  ワンショットパルス発生器
【図１】
2010170341.tif 000003
【図２】
2010170341.tif 000004
【図３】
2010170341.tif 000005
【図４】
2010170341.tif 000006
【図５】
2010170341.tif 000007
【図６】
2010170341.tif 000008
【図７】
2010170341.tif 000009
【図８】
2010170341.tif 000010
【図９】
2010170341.tif 000011
【図１０】
2010170341.tif 000012
【図１１】
2010170341.tif 000013