(57)【要約】【課題】短絡などを生じた欠陥画素が存在したとしても、その周囲に異常な出力電流が出力される領域が拡がらないようにして、イメージセンサの生産性を向上させる。【解決手段】イメージセンサを、第１光伝導体型素子６と第２光伝導体型素子８とを含む複数の画素１と、第１光導電体型素子６及び第２光導電体型素子８に接続された出力電極１２Ｂと、複数の画素１のそれぞれに含まれる第１光導電体型素子６に接続された共通電極１２Ｃと、出力電極１２Ｂと共通電極１２Ｃとの間に設けられ、動作時に流れる電流の方向と逆向きの電流が流れるのを阻止する整流素子７Ａ，７Ｂとを備えるものとする。【選択図】図１
2010192815.tif 000002
【特許請求の範囲】
【請求項１】
第１光伝導体型素子と第２光伝導体型素子とを含む複数の画素と、
前記第１光導電体型素子及び前記第２光導電体型素子に接続された出力電極と、
前記複数の画素のそれぞれに含まれる第１光導電体型素子に接続された共通電極と、
前記出力電極と前記共通電極との間に設けられ、動作時に流れる電流の方向と逆向きの電流が流れるのを阻止する整流素子とを備えることを特徴とするイメージセンサ。
【請求項２】
前記第１光伝導体型素子を挟む第１コンタクト層と、
前記第２光伝導体型素子を挟む第２コンタクト層と、
前記第１コンタクト層の一方と前記第２コンタクト層の一方との間に設けられ、前記出力電極に直接接続され、前記一方の第１コンタクト層と導電型が異なる半導体層とを備え、
前記整流素子は、前記一方の第１コンタクト層と、前記半導体層とによって構成されることを特徴とする、請求項１記載のイメージセンサ。
【請求項３】
前記第１光伝導体型素子を挟む第１コンタクト層と、
前記第２光伝導体型素子を挟む第２コンタクト層と、
前記第１コンタクト層の一方と前記第２コンタクト層の一方との間に設けられ、前記出力電極に接続され、前記一方の第１コンタクト層よりも禁制帯の幅が狭い材料からなる半導体層とを備え、
前記整流素子は、前記一方の第１コンタクト層と、前記半導体層とによって構成されることを特徴とする、請求項１記載のイメージセンサ。
【請求項４】
前記第２コンタクト層の他方に接続されたバイアス電極と、
前記共通電極にバイアス電圧を供給するための第１スイッチと、
前記バイアス電極にバイアス電圧を供給するための第２スイッチと、
前記出力電極に接続された第３スイッチとを備えることを特徴とする、請求項２又は３に記載のイメージセンサ。
【請求項５】
前記第１コンタクト層の他方が、前記複数の画素のそれぞれに含まれる前記第１光導電体型素子に接続された共通コンタクト層であり、
前記共通電極は、前記共通コンタクト層を介して、前記複数の画素のそれぞれに含まれる前記第１光導電体型素子に接続されていることを特徴とする、請求項２〜４のいずれか１項に記載のイメージセンサ。
【請求項６】
センサ素子アレイと、
前記センサ素子アレイに接続された信号処理回路とを備え、
前記センサ素子アレイが、
第１光伝導体型素子と第２光伝導体型素子とを含む複数の画素と、
前記第１光導電体型素子及び前記第２光導電体型素子に接続された出力電極と、
前記複数の画素のそれぞれに含まれる第１光導電体型素子に接続された共通電極と、
前記出力電極と前記共通電極との間に設けられ、動作時に流れる電流の方向と逆向きの電流が流れるのを阻止する整流素子とを備えることを特徴とするイメージセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージセンサに関する。
【背景技術】
【０００２】
画素を多数配列したイメージセンサとして、例えば量子井戸型赤外線フォトディテクタ（ＱＷＩＰ；Quantum Well Infrared Photodetector）によって各画素を構成した赤外線イメージセンサがある。
例えば、図９に示すように、２つの波長域に感度を持つ素子構造を有する２波長ＱＷＩＰによって各画素を構成した赤外線イメージセンサがある。
【０００３】
ここで、２波長ＱＷＩＰは、下部コンタクト層、一の波長域に対して感度を持つ下部多重量子井戸（ＭＱＷ；Multi Quantum Well）層、中間コンタクト層、他の波長域に対して感度を持つ上部ＭＱＷ層、上部コンタクト層を順に積層させた構造になっている。なお、下部ＭＱＷ層を第１センサ素子（ＱＷＩＰ素子）といい、上部ＭＱＷ層を第２センサ素子（ＱＷＩＰ素子）ともいう。
【０００４】
そして、これらの３つのコンタクト層のそれぞれに接するように電極を取り付け、これらの３つの電極に読出回路を接続し、上部ＭＱＷ層又は下部ＭＱＷ層からの光電流信号（出力電流）を個別に読み出すようになっている。
この場合、各画素の表面上に３つのバンプ電極を形成し、中間コンタクト層に接続されたバンプ電極及び中間コンタクト層を介して、上部ＭＱＷ層及び下部ＭＱＷ層にバイアス電圧をかける。そして、第１スイッチをオンにし、第２スイッチをオフにして、下部コンタクト層に接続されたバンプ電極を介して下部ＭＱＷ層からの光電流信号を読み出すようになっている。また、第１スイッチをオフにし、第２スイッチをオンにして、上部コンタクト層に接続されたバンプ電極を介して上部ＭＱＷ層からの光電流信号を読み出すようになっている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第３９４２２９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、上述のような赤外線イメージセンサにおいて、画素数を増大させて、より高精細な画像を取得できるようにしたい。
このため、画素数を増大させるために、各画素の面積を小さくすることが考えられる。
しかしながら、図９に示すように、読出回路に接続するために各画素の表面上に３つのバンプ電極が存在すると、各画素の小型化を図るのは困難である。
【０００７】
そこで、図１０に示すように、下部コンタクト層を、多数配列された全画素を接続する共通コンタクト層とし、これを多数の画素が設けられている領域の外部に設けられた１つのバンプ電極に接続することが考えられる。これにより、各画素の表面上には２つのバンプ電極を形成すれば良くなる。
この場合、下部コンタクト層に接続されたバンプ電極、及び、上部コンタクト層に接続されたバンプ電極を介してバイアス電圧が供給され、中間コンタクト層に接続されたバンプ電極を介して光電流信号を取り出すようにする。
【０００８】
このため、下部コンタクト層に接続されたバンプ電極を、第１スイッチを介してバイアス電源に接続し、上部コンタクト層に接続されたバンプ電極を、第２スイッチを介してバイアス電源に接続する。そして、第１スイッチと第２スイッチとを交互にオンにし、上部ＭＱＷ層と下部ＭＱＷ層とに交互にバイアス電圧をかけるようにする。
また、中間コンタクト層に接続されたバンプ電極を、第３スイッチを介して読出回路に接続する。
【０００９】
そして、第１スイッチをオンにし、第２スイッチをオフにして、下部コンタクト層とバイアス電源とを接続し、画素形成領域の外部に設けられたバンプ電極、及び、全画素に共通の下部コンタクト層を介して、全画素の下部ＭＱＷ層にバイアス電圧をかける。この状態で、第３スイッチをオンにして、中間コンタクト層に接続されたバンプ電極を介して下部ＭＱＷ層からの光電流信号を取り出す。
【００１０】
一方、第１スイッチをオフにし、第２スイッチをオンにして、上部コンタクト層とバイアス電源とを接続し、上部コンタクト層に接続されたバンプ電極、及び、上部コンタクト層を介して、各画素の上部ＭＱＷ層にバイアス電圧をかける。この状態で、第３スイッチをオンにして、中間コンタクト層に接続されたバンプ電極を介して上部ＭＱＷ層からの光電流信号を取り出す。
【００１１】
ところで、このような赤外線イメージセンサでは、全画素に共通の下部コンタクト層を用いているため、欠陥画素（短絡など）があると、その欠陥画素だけでなく、隣接画素においても異常な電流が流れてしまい、信号の読み取りを正常に行なえない場合があることがわかった。
つまり、各画素の下部に位置する第１センサ素子（下部ＭＱＷ層）を動作させずに、上部に位置する第２センサ素子（上部ＭＱＷ層）を動作させて、第２センサ素子の出力電流のみを読み出す場合、図１１に示すように、全画素に共通の第１スイッチをオフにし、画素毎に設けられた第２スイッチをオンにする。
【００１２】
図１１中、左側に示すように、欠陥画素を含まない正常な領域では、各画素において、バイアス電源に接続された上部コンタクト層側が負電位になり、読出回路に接続された中間コンタクト層側が正電位になる。そして、両者の電位差によって、第２センサ素子にバイアス電圧がかかり、第２センサ素子で生じた光電流信号（信号電流）を出力電流として読み出すことができる。
【００１３】
この場合、第１センサ素子は全画素に共通の下部コンタクト層に接続されているが、第１スイッチがオフになっており、バイアス電源（ここでは負電位）とは切り離されている。このため、隣接画素の第１センサ素子間はほぼ同電位に保たれ、第１センサ素子には電流は流れない。
したがって、バイアス電源に接続された第２センサ素子で生じた光電流信号のみが出力電流として読出回路へ出力されることになり、第２センサ素子で生じた光電流信号によるイメージ画像（イメージ情報）を得ることができる。
【００１４】
これに対し、図１１中、右側に示すように、第２センサ素子の一部に短絡などの欠陥が存在する欠陥画素を含む領域では、欠陥画素の第２センサ素子の両端の電位差がほとんど０になってしまう（信号電流による電圧降下が起こらない）。この結果、この欠陥画素では中間コンタクト層側も負電位となってしまう。
一方、この欠陥画素に隣接する正常な画素では、中間コンタクト層側は正電位になっている。このため、隣接画素の第１センサ素子間に電位差が生じてしまい、正常な画素に含まれる第１センサ素子から欠陥画素に含まれる第１センサ素子へ電流が流れてしまうことになる。
【００１５】
この結果、欠陥画素に隣接する正常な画素において、第２センサ素子の出力電流以外の余計な電流が流れてしまう。このため、短絡などが存在する欠陥画素だけでなく、これに隣接する正常な画素においても、第２センサ素子の出力電流として異常な出力電流が読出回路へ出力されてしまうことになる。
また、上述のように、正常な画素に含まれる第１センサ素子から欠陥画素に含まれる第１センサ素子へ電流が流れることによって、負電位に下がった領域が、欠陥画素の周囲に拡がってしまうことになる。このため、第２センサ素子の出力電流として異常な出力電流が読出回路へ出力されてしまう領域も周囲に拡がってしまう。このように、１つの欠陥画素が存在するだけで広範囲の画素の出力電流に異常が生じてしまうことになる。この点、欠陥画素が孤立していれば隣接画素との置換処理によって対応できるが、広範囲に異常が生じてしまうと、このような処理によって補正を行なうことができない。
【００１６】
特に、画素の微細化を進めると、上部ＭＱＷ層を加工し、狭い領域に配線を形成することになるため、短絡などの欠陥が生じやすく、イメージセンサの生産性を向上させるのが難しい。
そこで、たとえ短絡などを生じた欠陥画素が存在したとしても、その周囲に異常な出力電流が出力される領域が拡がらないようにして、イメージセンサの生産性を向上させたい。
【課題を解決するための手段】
【００１７】
このため、本イメージセンサは、第１光伝導体型素子と第２光伝導体型素子とを含む複数の画素と、第１光導電体型素子及び第２光導電体型素子に接続された出力電極と、複数の画素のそれぞれに含まれる第１光導電体型素子に接続された共通電極と、出力電極と共通電極との間に設けられ、動作時に流れる電流の方向と逆向きの電流が流れるのを阻止する整流素子とを備えることを要件とする。
【００１８】
本イメージセンサは、センサ素子アレイと、センサ素子アレイに接続された信号処理回路とを備え、センサ素子アレイが、第１光伝導体型素子と第２光伝導体型素子とを含む複数の画素と、第１光導電体型素子及び第２光導電体型素子に接続された出力電極と、複数の画素のそれぞれに含まれる第１光導電体型素子に接続された共通電極と、出力電極と共通電極との間に設けられ、動作時に流れる電流の方向と逆向きの電流が流れるのを阻止する整流素子とを備えることを要件とする。
【発明の効果】
【００１９】
したがって、本イメージセンサによれば、たとえ短絡などを生じた欠陥画素が存在したとしても、その周囲に異常な出力電流が出力される領域が拡がらないようにすることができ、イメージセンサの生産性を向上させることができるという利点がある。
【図面の簡単な説明】
【００２０】
【図１】本実施形態にかかるイメージセンサの構成を示す模式図である。
【図２】本実施形態にかかるイメージセンサによる作用・効果を説明するための図である。
【図３】本実施形態にかかるイメージセンサの信号処理回路アレイに含まれる回路の構成を示す図である。
【図４】本実施形態にかかるイメージセンサの信号処理回路アレイに含まれる回路の構成を示す図である。
【図５】本実施形態にかかるイメージセンサの動作を説明するためのタイムチャートである。
【図６】本実施形態にかかるイメージセンサのセンサ素子アレイの半導体積層構造を示す模式的断面図である。
【図７】（Ａ）〜（Ｉ）は、本実施形態にかかるイメージセンサのセンサ素子アレイの製造方法を説明するための模式的断面図である。
【図８】本実施形態にかかるイメージセンサのセンサ素子アレイの半導体積層構造の変形例を示す模式的断面図である。
【図９】従来の赤外線イメージセンサの構成を示す模式図である。
【図１０】本実施形態にかかるイメージセンサの創案過程で提案されたイメージセンサの構成を示す模式図である。
【図１１】イメージセンサの課題を説明するための図である。
【発明を実施するための形態】
【００２１】
以下、図面により、本実施形態にかかるイメージセンサについて、図１〜図８を参照しながら説明する。
本イメージセンサは、入射光（入射光量）に応じて光電流信号を発生する光検出素子を含む複数の画素が二次元的に配列されているイメージセンサ（二次元アレイセンサ）であって、同一画素で複数の波長域に感度を持つ素子構造を有する多波長イメージセンサである。
【００２２】
特に、本イメージセンサは、量子井戸型赤外線フォトディテクタ（ＱＷＩＰ；Quantum Well Infrared Photodetector；量子井戸型光検出器）によって各画素を構成した赤外線イメージセンサである。
本赤外線イメージセンサは、図１に示すように、複数の画素１を備えるセンサ素子アレイ２と、複数の画素１のそれぞれに接続された信号処理回路アレイ（信号処理回路）３とを備えるアレイセンサ（撮像装置）である。そして、センサ素子アレイ２と信号処理回路アレイ３とは、導電性の金属バンプ電極（ここではＩｎバンプ電極）４Ａ〜４Ｃを介して接続されている。なお、センサ素子アレイ２を、赤外線焦点面アレイ（ＩＲＦＰＡ；Infrared focal plane array）、あるいは、ＱＷＩＰ焦点面アレイ（ＱＷＩＰ−ＦＰＡ）ともいう。
【００２３】
以下、光検出素子（センサ素子）として２つの波長域に感度を持つ素子構造を有する２波長ＱＷＩＰを含む複数の画素が二次元的に配列されている２波長ＩＲＦＰＡを例に挙げて説明する。
本２波長ＩＲＦＰＡは、図１に示すように、下部コンタクト層５、一の波長域に対して感度を持つ下部多重量子井戸（ＭＱＷ；Multi Quantum Well）層６、中間コンタクト層７、他の波長域に対して感度を持つ上部ＭＱＷ層８、上部コンタクト層９を順に積層させた半導体積層構造を含むものとして構成される。
【００２４】
つまり、本２波長ＩＲＦＰＡは、全画素に共通の下部コンタクト層５上に、下部ＭＱＷ層６、中間コンタクト層７、上部ＭＱＷ層８、上部コンタクト層９を順に積層させてなる複数の画素１が形成された構造になっている。なお、上部ＭＱＷ層８及び下部ＭＱＷ層６が光吸収部であり、これらは互いに吸収域が異なる。
ここで、下部ＭＱＷ層６又は上部ＭＱＷ層８の光応答波長は量子準位間のエネルギー差に依存する。このため、下部ＭＱＷ層又は上部ＭＱＷ層を構成する井戸層の厚さと障壁層のエネルギー高さ（これは障壁層の材料・組成によって変化する）によって、光応答波長［一の波長域（吸収域）又は他の波長域（吸収域）］が定まる。
【００２５】
ここでは、上部ＭＱＷ層８及び下部ＭＱＷ層６は、それぞれ、その量子井戸構造によって光応答ピーク波長として５μｍ、８．５μｍが標準として得られるように設定されている。
なお、ＭＱＷ層６，８は、入射される光（ここでは赤外線）に応じて抵抗値が変化する抵抗体と見ることができるため、光伝導体型素子ともいう。また、ＭＱＷ層６，８は、赤外線フォトディテクタともいう。また、ＭＱＷ層６，８をコンタクト層５，７，９で挟んだ構造を、ＱＷＩＰ又はＱＷＩＰ素子ともいう。さらに、下部ＭＱＷ層６は第１センサ素子（第１光伝導体型素子）ともいい、上部ＭＱＷ層８は第２センサ素子（第２光伝導体型素子）ともいう。また、下部コンタクト層５は、複数の画素１のそれぞれに含まれる下部ＭＱＷ層６の全てに接続されているため、共通コンタクト層ともいう。また、下部コンタクト層５は、複数の画素１が設けられている画素形成領域の外部（外周部）まで延びており、後述するように、各画素１の下部ＭＱＷ層６にバイアス電圧を供給するための配線としても機能するため、共通配線ともいう。
【００２６】
特に、本実施形態では、中間コンタクト層７は、下部ＭＱＷ層６に接する下側コンタクト層７Ａと、上部ＭＱＷ層８に接する上側コンタクト層７Ｃと、これらの下側コンタクト層７Ａと上側コンタクト層７Ｃとの間に設けられ、下側コンタクト層７Ａ及び上側コンタクト層７Ｃと導電型が異なる（逆導電型の）半導体層７Ｂとを積層させた構造になっている。つまり、半導体層７Ｂは、上側コンタクト層７Ｃを介して上部ＭＱＷ層８に接続されており、下側コンタクト層７Ａを介して下部ＭＱＷ層６に接続されている。
【００２７】
なお、下部ＭＱＷ層６を挟むコンタクト層、即ち、下部コンタクト層５と中間コンタクト層７に含まれる下側コンタクト層７Ａを、第１コンタクト層ともいう。また、上部ＭＱＷ層８を挟むコンタクト層、即ち、上部コンタクト層９と中間コンタクト層７に含まれる上側コンタクト層７Ｃを、第２コンタクト層ともいう。
具体的には、本実施形態では、ＧａＡｓ基板１０上に、ｉ−ＧａＡｓ層１１、ｎ型ＧａＡｓ下部コンタクト層５、ＡｌＧａＡｓ／ＧａＡｓ下部ＭＱＷ層６、ＧａＡｓ中間コンタクト層７（ｎ型ＧａＡｓ下側コンタクト層７Ａ、ｐ型ＧａＡｓ層７Ｂ、ｎ型ＧａＡｓ上側コンタクト層７Ｃ）、ＡｌＧａＡｓ／ＩｎＧａＡｓ上部ＭＱＷ層８、ｎ型ＧａＡｓ上部コンタクト層９を順に積層させた構造になっている。
【００２８】
なお、ＡｌＧａＡｓ／ＧａＡｓ下部ＭＱＷ層６は、ＡｌＧａＡｓ障壁層６ＡとＧａＡｓ井戸層６Ｂとからなる量子井戸を多数繰り返した構造になっている（図６、図８参照）。同様に、ＡｌＧａＡｓ／ＩｎＧａＡｓ上部ＭＱＷ層８は、ＡｌＧａＡｓ障壁層８ＡとＩｎＧａＡｓ井戸層８Ｂとからなる量子井戸を多数繰り返した構造になっている（図６、図８参照）。
【００２９】
このように、本実施形態では、２つのＭＱＷ層６，８のそれぞれをｎ型コンタクト層５，７Ａ，７Ｃ，９で挟み、２つのＭＱＷ層６，８の間に設けられるｎ型コンタクト層７Ａ，７Ｃの間にこれらのコンタクト層７Ａ，７Ｃとは逆導電型のｐ型半導体層７Ｂを設けた構造になっている。
また、上部コンタクト層９、中間コンタクト層７、下部コンタクト層５のそれぞれにオーミック電極１２Ａ，１２Ｂ，１２Ｃが取り付けられている。これらの３つのオーミック電極１２Ａ，１２Ｂ，１２Ｃには、配線１３Ａ，１３Ｂ，１３Ｃ及びバンプ電極４Ａ，４Ｂ，４Ｃを介して信号処理回路アレイ３が接続されている。これにより、上部ＭＱＷ層８又は下部ＭＱＷ層６の量子井戸内で光吸収によって基底準位から励起準位へと光励起された電子を、上部ＭＱＷ層８又は下部ＭＱＷ層６にバイアス電圧を加えることで量子井戸外へ取り出し、光電流を発生させる。そして、信号処理回路アレイ３に含まれる読出回路１４（図４参照）によって、上部ＭＱＷ層８又は下部ＭＱＷ層６からの光電流信号（出力電流）を個別に読み出すようになっている。
【００３０】
特に、本実施形態では、各画素１の表面上に２つのバンプ電極４Ａ，４Ｂが設けられており、画素形成領域の外部に１つのバンプ電極４Ｃが設けられている。このようにして、各画素１の表面上のバンプ電極の数を減らして各画素１の小型化を図っている。
そして、各画素１の表面上に形成された一方のバンプ電極４Ａと、上部コンタクト層９上に形成されたオーミック電極１２Ａとが、配線１３Ａによって接続されている。また、各画素１の表面上に形成された他方のバンプ電極４Ｂと、中間コンタクト層７に含まれる半導体層７Ｂ上に形成されたオーミック電極１２Ｂとが、配線１３Ｂによって接続されている。さらに、画素形成領域の外部に設けられた１つのバンプ電極４Ａと、全画素１に共通の下部コンタクト層５上に形成されたオーミック電極１２Ｃとが、配線１３Ｃによって接続されている。
【００３１】
また、画素形成領域の外部に設けられた１つのバンプ電極４Ｃは、信号処理回路アレイ３に含まれるバイアス電圧供給回路１６（図３参照）内の第１スイッチ１５に接続されている。つまり、第１スイッチ１５を切り替えることで、バイアス電圧供給回路１６から供給されるバイアス電圧が、オーミック電極１２Ｃ及び下部コンタクト層５を介して、下部ＭＱＷ層６に供給されるようになっている。ここでは、第１スイッチ１５は共通配線としての下部コンタクト層５に接続されているため、第１スイッチ１５を切り替えることで、全画素１に含まれる下部ＭＱＷ層６に対するバイアス電圧の供給が一括して行なわれるようになっている。このため、下部コンタクト層５に接続されたオーミック電極１２Ｃは、バイアス電圧を供給するために用いられるため、バイアス電極（バイアス供給用電極；下部ＭＱＷ駆動電極）ともいう。また、下部コンタクト層５に接続されたオーミック電極１２Ｃは、複数の画素１のそれぞれに含まれる下部ＭＱＷ層６の全てにバイアス電圧を供給するために用いられるため、共通電極ともいう。
【００３２】
また、各画素１の表面上に形成された一方のバンプ電極４Ａは、信号処理回路アレイ３に含まれるバイアス電圧供給回路１６（図３参照）内の第２スイッチ１７に接続されている。つまり、第２スイッチ１７を切り替えることで、バイアス電圧供給回路１６から供給されるバイアス電圧が、オーミック電極１２Ａ及び上部コンタクト層９を介して、上部ＭＱＷ層８に供給されるようになっている。このため、上部コンタクト層９に接続されたオーミック電極１２Ａは、バイアス電圧を供給するために用いられるため、バイアス電極（バイアス供給用電極；上部ＭＱＷ駆動電極）ともいう。
【００３３】
さらに、各画素１の表面上に形成された他方のバンプ電極４Ｂは、信号処理回路アレイ３に含まれ、光電流信号を読出回路１４（図４参照）に入力するために画素毎に設けられた入力回路１９（図３参照）内の第３スイッチ１８に接続されている。つまり、第３スイッチ１８を切り替えることで、上部ＭＱＷ層８又は下部ＭＱＷ層６に流れる光電流信号が、出力電流として、中間コンタクト層７に含まれる半導体層７Ｂに接続されたオーミック電極１２Ｂを介して、信号処理回路アレイ３に含まれる入力回路１９へ出力されるようになっている。このため、中間コンタクト層７に含まれる半導体層７Ｂ上に形成されたオーミック電極１２Ｂは、上部ＭＱＷ層８又は下部ＭＱＷ層６に流れる光電流信号を出力電流として出力するために用いられるため、出力電極（信号取出用電極）ともいう。また、第３スイッチ１８は、上部ＭＱＷ層８又は下部ＭＱＷ層６に流れる光電流信号を出力電流として出力するために用いられるため、出力スイッチともいう。また、第３スイッチ１８は、入力回路１９に光電流信号を入力するために用いられるため、入力ゲートともいう。
【００３４】
なお、半導体層７Ｂは、上側コンタクト層７Ｃを介して上部ＭＱＷ層８に接続されており、下側コンタクト層７Ａを介して下部ＭＱＷ層６に接続されているため、この半導体層７Ｂ上に形成されたオーミック電極１２Ｂは、上部ＭＱＷ層８及び下部ＭＱＷ層６に接続されていることになる。
ところで、本実施形態では、上述のように、中間コンタクト層７が、下側コンタクト層７Ａと、上側コンタクト層７Ｃと、これらと導電型が異なる半導体層７Ｂとを積層させた構造になっており、半導体層７Ｂに出力電極１２Ｂが取り付けられている。
【００３５】
このように、中間コンタクト層７に含まれる下側コンタクト層７Ａと半導体層７Ｂとは導電型が異なるため、これらの層７Ａ，７Ｂによって、動作時に流れる電流の方向と逆向きの電流が流れるのを阻止する整流素子（ｐｎ接合ダイオード）２０（図２参照）が構成される。つまり、出力電極１２Ｂと共通電極１２Ｃとの間に、動作時に流れる電流の方向と逆向きの電流が流れるのを阻止する整流素子２０が設けられていることになる。
【００３６】
このため、以下に説明するように、たとえ短絡などを生じた欠陥画素が存在したとしても、その周囲に異常な出力電流が出力される領域が拡がらないようにすることができる。
以下、図２に示すように、各画素１の第１センサ素子（下部ＭＱＷ層）６を動作させずに、第２センサ素子（上部ＭＱＷ層）８を動作させて、第２センサ素子８の出力電流のみを読み出す場合、全画素１に共通の第１スイッチ１５をオフにし、画素毎に設けられた第２スイッチ１７をオンにする場合を例に挙げて説明する。
【００３７】
図２中、左側に示すように、欠陥画素を含まない正常な領域では、各画素１において、第２スイッチ１７を介してバイアス源（−Ｖ）に接続された第２センサ素子８の一側（上部コンタクト層９側）が負電位になり、信号処理回路アレイ３の入力回路１９内の第３スイッチ１８に接続された第２センサ素子８の他側（中間コンタクト層７側）が正電位になる。そして、両者の電位差によって、第２センサ素子８にバイアス電圧がかかり、第２センサ素子８で生じた光電流信号（信号電流）を出力電流として読み出すことができる。
【００３８】
ここで、本実施形態では、第２センサ素子８に、中間コンタクト層７に含まれる上側コンタクト層７Ｃと半導体層７Ｂとによって構成されるｐｎ接合ダイオード２１が直列に接続された形となっており、ｐｎ接合ダイオード２１のｐ側（ｐ型半導体層７Ｂ側）に正電位、ｎ側（ｎ型上側コンタクト層７Ｃ側）に負電位を加えた順方向バイアス状態となっている。このため、第２センサ素子８の出力電流がそのまま流れることになる。
【００３９】
この場合、第１センサ素子６は全画素１に共通の下部コンタクト層５に接続されているが、第１スイッチ１５がオフになっており、バイアス源（ここでは負電位；−Ｖ）とは切り離されている。このため、隣接画素１の第１センサ素子６間はほぼ同電位に保たれ、第１センサ素子６には電流は流れない。
したがって、バイアス源（−Ｖ）に接続された第２センサ素子８で生じた光電流信号のみが出力電流として第３スイッチ１８を介して読出回路１４へ出力されることになり、第２センサ素子８で生じた光電流信号によるイメージ情報を読み取ることができる。
【００４０】
これに対し、図２中、右側に示すように、第２センサ素子８の一部に短絡などの欠陥が存在する欠陥画素を含む領域では、中間コンタクト層側が負電位になってしまう。つまり、欠陥画素を含む領域では、欠陥画素の第２センサ素子に接しているｎ型上側コンタクト層及びｐ型半導体層が負電位になってしまう。
一方、この欠陥画素に隣接する正常な画素１では、信号処理回路アレイ３の入力回路１９内の第３スイッチ１８に接続された第２センサ素子８の他側（中間コンタクト層７側；図２中、下側）は正電位になっている。つまり、第１センサ素子６に接している中間コンタクト層７に含まれるｎ型下側コンタクト層７Ａ及びｐ型半導体層７Ｂは正電位になっている。
【００４１】
このため、隣接画素の第１センサ素子６間に電位差が生じてしまう。つまり、欠陥画素のｐ型半導体層７Ｂと欠陥画素に隣接する正常な画素１のｎ型下側コンタクト層との間に電位差が生じてしまう。
しかし、本実施形態では、欠陥画素１の第１センサ素子６にｐｎ接合ダイオード２０が直列に接続された形となっており、このｐｎ接合ダイオード２０のｐ側（ｐ型半導体層７Ｂ側）に負電位、ｎ側（ｎ型下側コンタクト層７Ａ側）に正電位を加えた逆方向バイアス状態となっている。このため、逆方向バイアス状態となっているｐｎ接合ダイオード２０によって、隣接画素１の第１センサ素子６間に流れる電流が遮断され、このダイオード部分で大部分の電位差がついた状態になり、隣接画素１の第１センサ素子６間にはほとんど電位差が生じなくなる。
【００４２】
この結果、隣接画素１の第１センサ素子６間に流れる電流、即ち、正常な画素１に含まれる第１センサ素子６から欠陥画素１に含まれる第１センサ素子６へ流れる電流が非常に抑制されることになる。
これにより、たとえ短絡などを生じた欠陥画素１が存在したとしても、その周囲に異常な出力電流が出力される領域が拡がらないようにすることができる。
【００４３】
なお、第１センサ素子６の一部に短絡などの欠陥が存在する場合であって、第１センサ素子６の出力電流を読み出す場合は、画素毎に設けられた第２スイッチ１７をオフにし、隣接画素間が接続されていないため、上述のような異常な電流が流れてしまうという問題はない。また、通常、画素１の上部に金属配線等を設けるため、画素１の上部に設けられる第２センサ素子８に短絡などの欠陥が生じることが多い。
【００４４】
ところで、本赤外線イメージセンサは、図１に示すように、上述のように構成される２波長ＩＲＦＰＡ２と、ＣＭＯＳ回路によって構成された信号処理回路アレイ３とを、バンプ電極４Ａ〜４Ｃを介して接続した構造になっている。
ここで、信号処理回路アレイ３は、図３、図４に示すように、第１スイッチ（第１トランジスタ）１５と、第２スイッチ（第２トランジスタ）１７と、入力回路１９と、各入力回路１９の出力を順次外部に読み出す読出回路１４とを含むものとして構成される。なお、第２スイッチ１７と、入力回路１９とを含むものとして、画素毎に設けられる一画素ユニット２２が構成される。
【００４５】
このうち、第１スイッチ１５は、図３に示すように、全画素１に共通の下部コンタクト層５に供給するバイアス電圧（ここでは負バイアス電圧）をオン・オフするためのスイッチである。
第２スイッチ１７は、各画素１の上部コンタクト層９に供給するバイアス電圧（ここでは負バイアス電圧）をオン・オフするためのスイッチである。
【００４６】
そして、第１スイッチ１５及び第２スイッチ１７は、共通のバイアス源（負バイアス源）に接続されている。第１スイッチ１５及び第２スイッチ１７を含むものとしてバイアス電圧供給回路１６が構成される。
入力回路１９は、各画素１のセンサ素子６，８からの出力電流を電圧に変換して出力するために画素毎に設けられ、入力ゲート（第３スイッチ）１８と、積分容量素子（キャパシタ）２３と、リセット電源２４に接続されたリセットスイッチ（リセットトランジスタ）２５とを備える。
【００４７】
そして、入力回路１９の入力側には、バンプ電極４Ｂを介して、２つのセンサ素子６，８が接続されている。一方、入力回路１９の出力側には、後述する読出回路１４のソースフォロワトランジスタ２６のゲート端子が接続されている。
このように構成される入力回路１９では、赤外線が入射してセンサ素子６，８に流れた電流量に応じた出力電圧が出力端子から出力されることになる。
【００４８】
読出回路１４は、図４に示すように、一画素ユニット２２に含まれる入力回路１９の出力に応じて動作する複数のソースフォロワトランジスタ２６と、複数の行選択トランジスタ２７と、複数の行線２８と、複数の列線（出力線）２９と、複数の列選択トランジスタ３０と、読み出し線（出力線）３１と、負荷トランジスタ３２と、垂直走査シフトレジスタ３３と、水平走査シフトレジスタ３４とを備える。
【００４９】
ここでは、各ソースフォロワトランジスタ２６のゲート端子は、複数の入力回路１９のそれぞれに接続されている。また、各ソースフォロワトランジスタ２６のドレイン端子は、電源線３５に接続されており、電源電圧が供給されている。
各行選択トランジスタ２７は、複数のソースフォロワトランジスタ２６のソース端子のそれぞれに接続されている。また、各行線２８は、それぞれ、各行の行選択トランジスタ２７のゲート端子に接続されている。
【００５０】
各列線２９は、行選択トランジスタ２７を介してソースフォロワトランジスタ２６に接続されている。つまり、各列線２９は、それぞれ、行選択トランジスタ２７を介して、各列のソースフォロワトランジスタ２６に接続されている。また、各列選択トランジスタ３０は、複数の列線２９のそれぞれに接続されている。さらに、読み出し線３１は、全ての列選択トランジスタ３０に接続されている。
【００５１】
垂直走査シフトレジスタ３３は、全ての行線２８に接続されており、各行線２８を順次駆動し、各行線２８に接続されている行選択トランジスタ２７の導通・非導通制御を行なうようになっている。また、水平走査シフトレジスタ３４は、全ての列選択トランジスタ３０に接続されており、各列選択トランジスタ３０を順次駆動し、各列選択トランジスタ３０の導通・非導通制御を行なうようになっている。
【００５２】
読み出し線３１は、一方が出力端子（Ｖｏｕｔ）に接続されており、他方が負荷トランジスタ３２を介してグランド電位（ＧＮＤ）に接続されている。
そして、垂直走査シフトレジスタ３３によって行線２８が選択されると、選択された行線２８に接続された行選択トランジスタ２７は導通状態（オン状態）となる。行選択トランジスタ２７が導通状態となると、各画素１に含まれるセンサ素子６，８からの出力信号が、入力回路１９、ソースフォロワトランジスタ２６及び行選択トランジスタ２７を介して、列線２９に出力される。
【００５３】
一方、水平走査シフトレジスタ３４によって列選択トランジスタ３０が選択されると、選択された列選択トランジスタ３０は導通状態（オン状態）となる。列選択トランジスタ３０が導通状態となると、上述のようにして各列線２９に出力されている出力信号が、列選択トランジスタ３０を介して読み出し線３１に出力される。読み出し線３１に出力された出力信号は出力端子に出力される。
【００５４】
特に、本実施形態では、図３、図４に示すように、第１スイッチ１５と第２スイッチ１７とを交互に切り替えることで、第１センサ素子（下部ＭＱＷ層）６と第２センサ素子（上部ＭＱＷ層）８とを交互にバイアス電源に接続して、第１センサ素子６と第２センサ素子８とを交互に動作させる。
そして、第１センサ素子６及び第２センサ素子８のいずれかが動作した状態で、必要な期間（積分時間）だけ入力ゲート１８をオンにすると、第１センサ素子６又は第２センサ素子８からの光電流信号が積分容量素子２３に流入し、蓄積された電荷によって発生した電圧が出力信号電圧として読出回路１へ４出力されることになる。
【００５５】
積分時間終了後、入力ゲート１８をオフにして各画素１からの出力電圧を確定させ、これを、シフトレジスタ３３，３４を用い、時系列的に読み出すようにしている。
以下、具体的な動作を図５のタイミングチャートを参照しながら説明する。なお、以下の動作はコントローラからの命令に基づいて実行される。
まず、第１スイッチ１５をオンにし、第２スイッチ１７をオフにして、下部ＭＱＷ層（第１センサ素子）６にバイアス電圧を供給する。
【００５６】
次いで、リセットトランジスタ２５をオンにしてリセット動作が行なわれる。これにより、積分容量素子２３がリセット電源２４に接続され、容量電圧がリセット値に設定される。
次に、入力ゲート１８をオンにし、積分容量素子２３を放電させる。
そして、所定期間（積分時間）の経過後、入力ゲート１８をオフにする。これにより、放電期間（積分時間）中に積分容量素子２３に流入した電子によって決まる積分容量素子端の電圧が各画素１の出力電圧値となる。
【００５７】
なお、このような動作は、２次元状に並んだ全ての画素１において行なわれる。
次に、シフトレジスタ３３，３４のスタート信号を入れて、各画素１の出力電圧値の走査読出動作を実行する。
垂直走査シフトレジスタ３３が先頭行を選択し、水平走査シフトレジスタ３４が、順次、列線２９の選択を行なって、１行分の走査を実行する。そして、最終列線２９の選択によって、垂直走査シフトレジスタ３３が１カウント進み、次の行線２８が選択され、水平走査シフトレジスタ３４が、順次、列線２９の選択を行なうようになっており、これを繰り返して全画素１の出力電圧値の読み出しを行なう。なお、最終行線２９、最終列線２９の選択終了によって垂直走査シフトレジスタ３３及び水平走査シフトレジスタ３４の両方を停止させるようにしている。
【００５８】
その後、第１スイッチ１５と第２スイッチ１７のオン・オフ状態を反転させ、第１スイッチ１５をオフにし、第２スイッチ１７をオンにして、上部ＭＱＷ層（第２センサ素子）８にバイアス電圧を供給する。
次いで、再度、リセット動作が行なわれ、積分容量素子２３の容量電圧をリセット値に設定した後、入力ゲート１８をオンにして、上部ＭＱＷ層８に流れる光電流信号による積分動作が行なわれ、各画素１の出力電圧値を確定させる。
【００５９】
つまり、上述の場合と同様に、入力ゲート１８をオンにし、積分容量素子２３を放電させる。そして、積分時間経過後、入力ゲート１８をオフにする。これにより、放電期間（積分時間）中に積分容量素子２３に流入した電子によって決まる積分容量素子端の電圧が各画素１の出力電圧値となる。
その後、上述の場合と同様に、水平走査シフトレジスタ３４及び垂直走査シフトレジスタ３３を動作させて、全画素１の出力電圧値の走査読出動作を実行する。
【００６０】
このような動作を、例えば６０Ｈｚフレームレートで第１スイッチ１５及び第２スイッチ１７を切り替えて繰り返すことで、例えば５μｍの赤外線イメージ画像と８．５μｍの赤外線イメージ画像の２つの異なる波長域の赤外線イメージ画像を３０Ｈｚ周期で取得することが可能である。
以下、本赤外線イメージセンサ（２波長イメージセンサ）の具体的な構成例及びその製造方法について、図６、図７を参照しながら説明する。
【００６１】
まず、本赤外線イメージセンサを構成する半導体積層構造は、図６に示すように、ＧａＡｓ（１００）基板１０上に、ｉ−ＧａＡｓ層１１、ｎ−ＧａＡｓ下部コンタクト層５、第１ＭＱＷ層６（ｉ−ＡｌＧａＡｓ障壁層６Ａ／ｎ−ＧａＡｓ井戸層６Ｂ）、中間コンタクト層７（ｎ−ＧａＡｓ下側コンタクト層７Ａ、ｐ−ＧａＡｓ層７Ｂ、ｎ−ＧａＡｓ上側コンタクト層７Ｃ）、第２ＭＱＷ層８（ｉ−ＡｌＧａＡｓ障壁層８Ａ／ｎ−ＩｎＧａＡｓ井戸層８Ｂ）、ｎ−ＧａＡｓ上部コンタクト層９を順に積層させた構造になっている。
【００６２】
次に、本赤外線イメージセンサを構成する半導体積層構造の製造方法について、図６を参照しながら説明する。
まず、ＧａＡｓ（１００）基板１０上に、ｉ−ＧａＡｓ層１１、下部コンタクト層としてのｎ−ＧａＡｓ層５を結晶成長し、その上に、第１ＭＱＷ層６を形成する。
ここでは、ｉ−ＧａＡｓ層１１は、厚さを１０００Åとしている。また、ｎ−ＧａＡｓ下部コンタクト層５は、厚さを９０００Åとし、ｎ型不純物（Ｓｉ）濃度を１×１０１８ｃｍ−３としている。さらに、第１ＭＱＷ層６は、障壁層をｉ−ＡｌＧａＡｓ層６Ａとし、井戸層をｎ−ＧａＡｓ層６Ｂとし、これらの層を交互に２０回繰り返し積層した構造にしている。ここで、ｉ−ＡｌＧａＡｓ障壁層６Ａは、Ａｌ組成を０．２５とし、厚さを４００Åとしている。また、ｎ−ＧａＡｓ井戸層６Ｂは、ｎ型不純物（Ｓｉ）濃度を４×１０１７ｃｍ−３とし、厚さを５０Åとしている。
【００６３】
次いで、第１ＭＱＷ層６上に、中間コンタクト層７として、ｎ−ＧａＡｓ層（下側コンタクト層）７Ａ、ｐ−ＧａＡｓ層（逆導電型の半導体層）７Ｂ、ｎ−ＧａＡｓ層（上側コンタクト層）７Ｃを順に積層させる。
ここでは、ｎ−ＧａＡｓ下側コンタクト層７Ａは、厚さを４０００Åとし、ｎ型不純物（Ｓｉ）濃度を１×１０１８ｃｍ−３としている。また、ｐ−ＧａＡｓ層７Ｂは、厚さを５０００Åとし、ｐ型不純物（Ｂｅ）濃度を５×１０１７ｃｍ−３としている。また、ｎ−ＧａＡｓ上側コンタクト層７Ｃは、厚さを４０００Åとし、ｎ型不純物（Ｓｉ）濃度を１×１０１８ｃｍ−３としている。
【００６４】
次に、ｎ−ＧａＡｓ上側コンタクト層７Ｃ上に、第２ＭＱＷ層８を形成する。
ここでは、第２ＭＱＷ層８は、障壁層をｉ−ＡｌＧａＡｓ層８Ａとし、井戸層をｎ−ＩｎＧａＡｓ層８Ｂとし、これらの層を交互に２０回繰り返し積層した構造にしている。ここで、ｉ−ＡｌＧａＡｓ障壁層８Ａは、Ａｌ組成を０．３５とし、厚さを３００Åとしている。また、ｎ−ＩｎＧａＡｓ井戸層８Ｂは、Ｉｎ組成を０．３とし、ｎ型不純物（Ｓｉ）濃度を５×１０１８ｃｍ−３とし、厚さを２５Åとしている。
【００６５】
その後、第２ＭＱＷ層８上に、上部コンタクト層としてのｎ−ＧａＡｓ層９を成長させる。
ここでは、ｎ−ＧａＡｓ上部コンタクト層９は、厚さを１００００Åとし、ｎ型不純物（Ｓｉ）濃度を１×１０１８ｃｍ−３としている。
なお、上述の各半導体層の結晶成長には、例えばＭＢＥ（Molecular Beam Epitaxy；分子線エピタキシャル成長）法あるいはＭＯＶＰＥ（Metal Organic Chemical Vapor Deposition；有機金属気相成長）法を用いれば良い。
【００６６】
このようにして、本赤外線イメージセンサを構成する半導体積層構造（ウェハ）が作製される。
次に、このようにして作製されたウェハを用いて、赤外線イメージセンサを構成するセンサ素子アレイ２の製造方法について、図７を参照しながら説明する。
まず、図７（Ａ）に示すように、ＱＷＩＰに必要な光結合器を作製するため、ウェハ表面に回折格子構造（凹凸）５０を形成する。これは、最表面のｎ−ＧａＡｓ上部コンタクト層９を、例えばドライエッチングを用いて加工し、所定の段差を付けることで作製する。
【００６７】
次いで、図７（Ｂ）に示すように、各画素１の中間コンタクト層７に含まれるｐ−ＧａＡｓ層７Ｂに接するオーミック電極１２Ｂを形成するために、画素毎に、中間コンタクト層７に含まれるｐ−ＧａＡｓ層７Ｂまで延びるコンタクト穴３６を形成する。
つまり、例えばドライエッチングを用いて、ｐ−ＧａＡｓ層７Ｂに到達する深さまで、最表面のｎ−ＧａＡｓ上部コンタクト層９、第２ＭＱＷ層８（ＡｌＧａＡｓ／ＩｎＧａＡｓ層）、中間コンタクト層７に含まれるｎ−ＧａＡｓ上側コンタクト層７Ｃを順次加工して、ｐ−ＧａＡｓ層７Ｂまで延びるコンタクト穴３６を形成する。
【００６８】
次に、図７（Ｃ）に示すように、画素形成領域の外周部において、全画素１に共通のｎ−ＧａＡｓ下部コンタクト層５に接するオーミック電極１２Ｃを形成するために、ｎ−ＧａＡｓ下部コンタクト層５まで延びるコンタクト穴３７を形成する。
つまり、例えばドライエッチングを用いて、ｎ−ＧａＡｓ下部コンタクト層５に到達する深さまで、最表面のｎ−ＧａＡｓ上部コンタクト層９、第２ＭＱＷ層８（ＡｌＧａＡｓ／ＩｎＧａＡｓ層）、中間コンタクト層７（ｎ−ＧａＡｓ上側コンタクト層７Ｃ、ｐ−ＧａＡｓ層７Ｂ、ｎ−ＧａＡｓ下側コンタクト層７Ａ）、第１ＭＱＷ層６（ＡｌＧａＡｓ／ＩｎＧａＡｓ層）を順次加工して、ｎ−ＧａＡｓ下部コンタクト層５まで延びるコンタクト穴３７を形成する。
【００６９】
次いで、図７（Ｄ）に示すように、表面全体を覆うようにＳｉＯＮ膜３８（保護膜；絶縁膜）を形成する。
次に、ｎ−ＧａＡｓ上部コンタクト層９、中間コンタクト層７に含まれるｐ−ＧａＡｓ層７Ｂ及びｎ−ＧａＡｓ下部コンタクト層５のそれぞれに接するオーミック電極１２Ａ，１２Ｂ，１２Ｃを形成する領域のＳｉＯＮ膜３８を例えばドライエッチングによって除去する。
【００７０】
その後、ｎ−ＧａＡｓ上部コンタクト層９、中間コンタクト層７に含まれるｐ−ＧａＡｓ層７Ｂ及びｎ−ＧａＡｓ下部コンタクト層５のそれぞれに接するオーミック電極１２Ａ，１２Ｂ，１２Ｃとして、ＡｕＧｅ／Ａｕ電極を例えばリフトオフ法によって形成する。
次に、図７（Ｅ）に示すように、ウェハ最表面に形成されている回折格子構造５０上のＳｉＯＮ膜３８を例えばドライエッチングによって除去した後、この回折格子構造５０上に、ＴｉＷ／Ａｕからなるミラー電極３９を例えばリフトオフ法によって形成する。
【００７１】
次いで、図７（Ｆ）に示すように、表面全体を覆うようにＳｉＯＮ膜３９を形成し、各オーミック電極１２Ａ，１２Ｂ，１２ＣとＩｎバンプ電極４Ａ，４Ｂ，４Ｃとを接続するための配線１３Ａ，１３Ｂ，１３Ｃがオーミック電極１２Ａ，１２Ｂ，１２Ｃと接触する領域のＳｉＯＮ膜３９を例えばドライエッチングによって除去する。
そして、図７（Ｇ）に示すように、各オーミック電極１２Ａ，１２Ｂ，１２ＣからＳｉＯＮ膜３９の表面まで延びるように配線１３Ａ，１３Ｂ，１３Ｃを形成する。ここでは、Ｔｉ／Ｐｔを全面にスパッタ蒸着した後、配線１３Ａ，１３Ｂ，１３Ｃを形成する領域が残るようなパターンを形成し、不要なＴｉ／Ｐｔを例えばイオンミリングを用いて除去することによってＴｉ／Ｐｔ配線１３Ａ，１３Ｂ，１３Ｃを形成する。
【００７２】
次に、図７（Ｈ）に示すように、複数の画素１を分離する分離溝４０を形成する。
ここでは、分離溝４０を形成する領域のＳｉＯＮ膜３９，３８を例えばドライエッチングによって除去した後、例えばドライエッチングを用いて、ｎ−ＧａＡｓ下部コンタクト層５に到達する深さまで各半導体層９，８，７，６を順次加工して、ｎ−ＧａＡｓ下部コンタクト層５まで延びる分離溝４０を形成する。
【００７３】
その後、図７（Ｉ）に示すように、再度、表面全体を覆うようにＳｉＯＮ膜４１を形成した後、信号処理回路アレイ３との接続のために必要となるＩｎバンプ電極４Ａ，４Ｂ，４Ｃを形成する。
ここでは、Ｉｎバンプ電極４Ａ，４Ｂ，４Ｃを形成する領域のＳｉＯＮ膜４１を例えばドライエッチングによって除去し、上述のようにして形成されている配線１３Ａ，１３Ｂ，１３Ｃに接続されるようにＩｎバンプ電極４Ａ，４Ｂ，４Ｃを例えばリフトオフ法によって形成する。
【００７４】
このようにして、赤外線イメージセンサを構成するセンサ素子アレイ２が作製される。
そして、このようにして作製されたセンサ素子アレイ２と、ＣＭＯＳ回路によって構成された信号処理回路アレイ３とを、Ｉｎバンプ電極４Ａ，４Ｂ，４Ｃを介して接続することで、本赤外線イメージセンサが作製される（図１参照）。
なお、本赤外線イメージセンサを構成する半導体積層構造（ウェハ）及びセンサ素子アレイ２の製造方法は、上述の構造及び製造方法に限られるものではない。
【００７５】
例えば、上述の本赤外線イメージセンサを構成する半導体積層構造に対して、例えば図８に示すように、最表面のｎ−ＧａＡｓ上部コンタクト層９上に、さらに、ｉ−ＧａＡｓ層（表面絶縁層）４５，４６を設けても良い。
また、上述の本赤外線イメージセンサを構成する半導体積層構造に対して、例えば図８に示すように、ドライエッチングによって加工する際の深さ制御を良好なものとするために、層構造の中に選択ドライエッチング用のエッチングストッパ層４２，４３，４４を設けても良い。
【００７６】
具体的には、本赤外線イメージセンサを構成する半導体積層構造を、ＧａＡｓ（１００）基板１０上に、ｉ−ＧａＡｓ層１１、ｎ−ＧａＡｓ下部コンタクト層５、ｎ−ＩｎＧａＰエッチングストッパ層４２、ｎ−ＧａＡｓ層４７、第１ＭＱＷ層６（ｉ−ＡｌＧａＡｓ障壁層６Ａ／ｎ−ＧａＡｓ井戸層６Ｂ）、中間コンタクト層７（ｎ−ＧａＡｓ下側コンタクト層７Ａ、ｐ−ＧａＡｓ層７Ｂ、ｎ−ＩｎＧａＰエッチングストッパ層４３、ｎ−ＧａＡｓ上側コンタクト層７Ｃ）、第２ＭＱＷ層８（ｉ−ＡｌＧａＡｓ障壁層８Ａ／ｎ−ＩｎＧａＡｓ井戸層８Ｂ）、ｎ−ＧａＡｓ上部コンタクト層９、ｉ−ＧａＡｓ絶縁層４５、ｉ−ＡｌＧａＡｓエッチングストッパ層４４、ｉ−ＧａＡｓ絶縁層４６を順に積層させた構造にしても良い。
【００７７】
ここでは、ｎ−ＩｎＧａＰエッチングストッパ層４２は、厚さを１００Åとし、ｎ型不純物（Ｓｉ）濃度を１×１０１８ｃｍ−３としている。このｎ−ＩｎＧａＰエッチングストッパ層４２は、ＧａＡｓ／ＡｌＧａＡｓ／ＩｎＧａＡｓ選択ドライエッチング用のエッチングストッパ層である。
また、ｎ−ＧａＡｓ層４７は、厚さを５００Åとし、ｎ型不純物（Ｓｉ）濃度を１×１０１８ｃｍ−３としている。
【００７８】
また、ｎ−ＩｎＧａＰエッチングストッパ層４３は、厚さを１００Åとし、ｎ型不純物（Ｓｉ）濃度を１×１０１８ｃｍ−３としている。このｎ−ＩｎＧａＰエッチングストッパ層４３は、ＧａＡｓ／ＡｌＧａＡｓ／ＩｎＧａＡｓ選択ドライエッチング用のエッチングストッパ層である。
また、下側のｉ−ＧａＡｓ絶縁層４５は、厚さを２０００Åとしている。
【００７９】
また、ｉ−ＡｌＧａＡｓエッチングストッパ層４４は、Ａｌ組成を０．３とし、厚さを５０Åとしている。このｉ−ＡｌＧａＡｓエッチングストッパ層４４は、ＧａＡｓ選択ドライエッチング用のエッチングストッパ層である。
また、上側のｉ−ＧａＡｓ絶縁層４６は、厚さを６５００Åとしている。
このように、最表面側にｉ−ＧａＡｓ絶縁層４５，４６を設けることで、ウェハ表面（素子表面）に金属配線を近接して設ける際に配線間の絶縁性を高めることができる。通常はＳｉＯＮ膜のみによって絶縁性を確保しているが、その下側に絶縁性のｉ−ＧａＡｓ層４５，４６を設けることで、さらに絶縁性を高めることができる。これにより、金属配線が形成される画素の上部においてショートが起こりにくくすることができる。
【００８０】
また、上述のようなエッチングストッパ層４２，４３を設けることで、上述の回折格子構造５０を形成する工程やコンタクト穴３６，３７を形成する工程において、ドライエッチング加工を行なって除去する半導体層のみがエッチングされ、エッチングストッパ層４２，４３がエッチングされないような選択ドライエッチングを用いて、所定の深さまでドライエッチングを進めることができるようになる。
【００８１】
ここで、上述のような層構造にする場合には、上述の実施形態の製造方法における各工程を、以下のように変更する必要がある。
まず、上述の製造方法の回折格子構造５０を形成する工程［図７（Ａ）参照］において、最初に、ｉ−ＡｌＧａＡｓエッチングストッパ層４４をストッパとして、上述の製造方法と同様に回折格子構造５０を選択ドライエッチングにより形成する。
【００８２】
また、上述の製造方法のコンタクト穴３６，３７を形成する工程［図７（Ｂ），（Ｃ）参照］において、さらに、ｎ−ＧａＡｓ上部コンタクト層９まで延びるコンタクト穴を形成する。つまり、半導体積層構造の最表面側にｉ−ＧａＡｓ絶縁層４６，４５が存在するため、ｎ−ＧａＡｓ上部コンタクト層９に接するオーミック電極１２Ａを形成するために、画素毎に、ｎ−ＧａＡｓ上部コンタクト層９まで延びるコンタクト穴を形成する必要がある。
【００８３】
この場合、まず、ｉ−ＡｌＧａＡｓエッチングストッパ層４４をストッパとして、ｎ−ＧａＡｓ上部コンタクト層９まで延びるコンタクト穴を形成する領域の最表面のｉ−ＧａＡｓ絶縁層４６を選択ドライエッチングによって除去する。次いで、例えば硫酸＋燐酸＋過酸化水素水をエッチング液とするウェットエッチングによって、ｉ−ＡｌＧａＡｓエッチングストッパ層４４及びその下のｉ−ＧａＡｓ絶縁層４５を除去する。このようにして、画素毎に、ｎ−ＧａＡｓ上部コンタクト層９まで延びるコンタクト穴を形成する。
【００８４】
また、上述の製造方法の中間コンタクト層７に含まれる半導体層（ｐ−ＧａＡｓ層）７Ｂまで延びるコンタクト穴３６を形成する工程［図７（Ｂ）参照］において、ｎ−ＩｎＧａＰエッチングストッパ層４３をストッパとして、中間コンタクト層７に含まれる半導体層（ｐ−ＧａＡｓ層）７Ｂまで延びるコンタクト穴３６を形成する領域の各半導体層（ＧａＡｓ層／ＡｌＧａＡｓ層／ＩｎＧａＡｓ層）を選択ドライエッチングによって除去する。そして、ｎ−ＩｎＧａＰエッチングストッパ層４３を例えばＨＣｌを用いたウェットエッチングによって除去する。このようにして、画素毎に、中間コンタクト層７に含まれる半導体層（ｐ−ＧａＡｓ層）７Ｂまで延びるコンタクト穴を形成する。
【００８５】
また、上述の製造方法の下部コンタクト層５まで延びるコンタクト穴３７を形成する工程［図７（Ｃ）参照］において、最初に、ｎ−ＩｎＧａＰエッチングストッパ層４３をストッパとして、下部コンタクト層５まで延びるコンタクト穴３７を形成する領域の各半導体層（ＧａＡｓ層／ＡｌＧａＡｓ層／ＩｎＧａＡｓ層）を選択ドライエッチングによって除去する。次いで、ｎ−ＩｎＧａＰエッチングストッパ層４３を例えばＨＣｌを用いたウェットエッチングによって除去する。次に、ｎ−ＩｎＧａＰエッチングストッパ層４２をストッパとして、下部コンタクト層５まで延びるコンタクト穴３７を形成する領域の各半導体層（ＧａＡｓ層／ＡｌＧａＡｓ層／ＩｎＧａＡｓ層）を選択ドライエッチングによって除去する。そして、ｎ−ＩｎＧａＰエッチングストッパ層４２を例えばＨＣｌを用いたウェットエッチングによって除去する。このようにして、下部コンタクト層５まで延びるコンタクト穴３７を形成する。
【００８６】
したがって、本実施形態にかかるイメージセンサによれば、たとえ短絡などを生じた欠陥画素が存在したとしても、その周囲に異常な出力電流が出力される領域が拡がらないようにすることができ、イメージセンサの生産性を向上させることができるという利点がある。つまり、イメージセンサから得られる出力画像の劣化を抑えることができ、均一性の良い出力画像が得られるイメージセンサの生産性を向上させることができる。
【００８７】
特に、複数のセンサ素子を積層して異なる波長域の光を受光しうるようにした画素１を多数配列した多波長イメージセンサを作製する場合、画素１の微細化を進めると、各画素１の上部を加工し、狭い領域に配線を形成することになる。このため、短絡などの欠陥が生じやすく、その結果、欠陥画素の周囲に異常な出力電流が出力される領域が拡がりやすい。このような場合であっても、欠陥画素の周囲に異常な出力電流が出力される領域が拡がらないようにすることができ、イメージセンサの生産性を向上させることができるという利点がある。例えば、センサ素子アレイ２内に数素子の短絡欠陥があったとしても、これが撮像画面の広い領域にわたって影響してしまうのを防ぐことができる。
【００８８】
このような効果を有するため、本実施形態にかかるイメージセンサを使用することで、例えば夜間監視用の暗視撮像システムや熱源探知のリモートセンシングシステムを生産性良く構築することができる。
なお、上述の実施形態では、中間コンタクト層７に含まれる下側コンタクト層７Ａと半導体層７Ｂの導電型を異なるものとすることで、これらの層によって、動作時に流れる電流の方向と逆向きの電流が流れるのを阻止する整流素子２０が構成されるようにしているが、これに限られるものではない。
【００８９】
例えば、逆導電型の半導体層７Ｂの代わりに、中間コンタクト層７に含まれる下側コンタクト層７Ａよりも禁制帯の幅が狭い材料（組成）からなる半導体層を用いても良い。この場合、中間コンタクト層に含まれる下側コンタクト層と半導体層の導電型は同じであっても良いし、異なっていても良い。つまり、中間コンタクト層に含まれる半導体層として、中間コンタクト層に含まれる下側コンタクト層と導電型が同じで、かつ、中間コンタクト層に含まれる下側コンタクト層よりも禁制帯の幅が狭い材料（組成）からなる半導体層を用いても良い。また、中間コンタクト層に含まれる半導体層として、中間コンタクト層に含まれる下側コンタクト層と導電型が異なり、かつ、中間コンタクト層に含まれる下側コンタクト層よりも禁制帯の幅が狭い材料（組成）からなる半導体層を用いても良い。
【００９０】
このように、上述の実施形態では、中間コンタクト層に加えられるバイアス極性によって整流性を持たせる機構として、ｐｎ接合を利用しているのに代えて、あるいは、ｐｎ接合を利用するとともに、禁制帯幅の異なる半導体材料からなるヘテロ接合を利用することもでき、この場合も同様の作用・効果が得られる。
具体的には、上述の実施形態の中間コンタクト層７に含まれるｎ−ＧａＡｓ下側コンタクト層７Ａとｎ−ＧａＡｓ上側コンタクト層７Ｃとの間に挟まれるｐ−ＧａＡｓ層７Ｂの代わりに、ＧａＡｓよりもバンドギャップＥｇが狭いｎ−ＩｎＧａＡｓ層（Ｉｎ＝０．３）を用いることが考えられる。
【００９１】
また、上述の実施形態の中間コンタクト層７に含まれるｎ−ＧａＡｓ下側コンタクト層７Ａ及びｎ−ＧａＡｓ上側コンタクト層７Ｃの代わりに、ｎ−ＡｌＧａＡｓ（Ａｌ＝０．２）下側コンタクト層及びｎ−ＡｌＧａＡｓ（Ａｌ＝０．２）上側コンタクト層を用い、上述の実施形態の中間コンタクト層７に含まれるｐ−ＧａＡｓ層７Ｂの代わりに、ｎ−ＧａＡｓ層を用いることも考えられる。
【００９２】
また、上述の実施形態では、上部ＭＱＷ層８及び下部ＭＱＷ層６を挟むコンタクト層５，７Ａ，７Ｃ，９としてｎ型コンタクト層を用いているが、これに限られるものではなく、例えばｐ型コンタクト層を用いても良い。つまり、１種類の導電型のコンタクト層で上部ＭＱＷ層及び下部ＭＱＷ層を挟むようにすれば良い。
また、上述の実施形態では、下部コンタクト層５によって全画素を接続し、画素形成領域の外周部まで延ばすことで、下部コンタクト層５を共通配線として用いているが、これに限られるものではない。例えば画素毎に下部コンタクト層を設け、全画素の下部コンタクト層を、画素形成領域の外周部まで延びる金属配線で接続するようにしても良い。
【００９３】
また、上述の実施形態では、２つのセンサ素子６，８を一画素とし、複数の画素１を配列して２波長イメージセンサを構成しているが、これに限られるものではなく、例えば、複数のセンサ素子を１画素とし、複数の画素を配列して多波長イメージセンサを構成しても良い。
また、上述の実施形態におけるＭＱＷ層６，８やコンタクト層５，７，９の材料・組成は、上述の実施形態のものに限られるものではない。例えば、ＭＱＷ層やコンタクト層は、ＧａＡｓ，ＩｎＡｓ，ＡｌＡｓ，ＩｎＰ，ＧａＰ，ＡｌＰ又はこれらの混晶によって構成すれば良い。
【００９４】
また、上述の実施形態では、センサ素子として量子井戸型赤外線フォトディテクタ（ＱＷＩＰ）を用いる場合を例に挙げて説明しているが、これに限られるものではない。例えば、センサ素子として他の光伝導体型素子を用いても良い。また、例えば、光吸収部を、量子井戸層ではなく、量子ドット層としても良いし、受光波長に合わせた禁制帯幅を持つバルク半導体層としても良い。
【００９５】
また、上述の実施形態では、信号処理回路アレイ３がバイアス電圧供給回路を含むものとして構成しているが、これに限られるものではなく、例えば、信号処理回路アレイとは別に（即ち、赤外線アレイセンサとは別に）バイアス電圧供給回路を設け、信号処理回路アレイに接続するようにしても良い。
なお、本発明は、上述した実施形態及び変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
【符号の説明】
【００９６】
１  画素
２  センサ素子アレイ
３  信号処理回路アレイ
４Ａ，４Ｂ，４Ｃ  バンプ電極
５  ｎ型ＧａＡｓ下部コンタクト層
６  ＡｌＧａＡｓ／ＧａＡｓ下部ＭＱＷ層
７  中間コンタクト層
７Ａ  ｎ型ＧａＡｓ下側コンタクト層
７Ｂ  半導体層（ｐ型ＧａＡｓ層）
７Ｃ  ｎ型ＧａＡｓ上側コンタクト層
８  ＡｌＧａＡｓ／ＩｎＧａＡｓ上部ＭＱＷ層
８Ａ  ＡｌＧａＡｓ障壁層
８Ｂ  ＩｎＧａＡｓ井戸層
９  ｎ型ＧａＡｓ上部コンタクト層
１０  ＧａＡｓ基板
１１  ｉ−ＧａＡｓ層
１２Ａ，１２Ｂ，１２Ｃ  オーミック電極
１３Ａ，１３Ｂ，１３Ｃ  配線
１４  読出回路
１５  第１スイッチ
１６  バイアス電圧供給回路
１７  第２スイッチ
１８  第３スイッチ（入力ゲート）
１９  入力回路
２０  整流素子（ｐｎ接合ダイオード）
２１  ｐｎ接合ダイオード
２２  一画素ユニット
２３  積分容量素子（キャパシタ）
２４  リセット電源
２５  リセットスイッチ（リセットトランジスタ）
２６  ソースフォロワトランジスタ
２７  行選択トランジスタ
２８  行線
２９  列線
３０  列選択トランジスタ
３１  読み出し線
３２  負荷トランジスタ
３３  垂直走査シフトレジスタ
３４  水平走査シフトレジスタ
３５  電源線
３６，３７  コンタクト穴
３８，４１  ＳｉＯＮ膜
３９  ミラー電極
４０  分離溝
４２，４３  ｎ−ＩｎＧａＰエッチングストッパ層
４４  ｉ−ＡｌＧａＡｓエッチングストッパ層
４５，４６  ｉ−ＧａＡｓ層（表面絶縁層）
４７  ｎ−ＧａＡｓ層
５０  回折格子構造
【図１】
2010192815.tif 000003
【図２】
2010192815.tif 000004
【図３】
2010192815.tif 000005
【図４】
2010192815.tif 000006
【図５】
2010192815.tif 000007
【図６】
2010192815.tif 000008
【図７】
2010192815.tif 000009
【図８】
2010192815.tif 000010
【図９】
2010192815.tif 000011
【図１０】
2010192815.tif 000012
【図１１】
2010192815.tif 000013