(57)【要約】      （修正有）【課題】不要輻射の低減を図ることが可能な半導体装置を提供する。【解決手段】半導体装置１００は、半導体基板１と、第１の電源電位ＶＤＤ１が供給される第１の電源端子２と、接地に接続するための第１のグランド端子３と、第１の電源端子２と第１のグランド端子３との間に接続され、半導体基板１上に形成され、多層配線で構成された第１の半導体集積回路４と、第１のグランド端子３または第１の電源端子２の何れか一方に接続され、第１の半導体集積回路の上部全体を覆うように第１の半導体集積回路４上に形成され、複数の貫通する第１の穴５ａが半導体基板１の基板面に対して平行な面に形成された、導電性を有する第１の平板５と、を備える。【選択図】図１
2010192584.tif 000002
【特許請求の範囲】
【請求項１】
それぞれ異なる電源が接続される複数の半導体集積回路を備える半導体装置であって、
半導体基板と、
第１の電源電位が供給される第１の電源端子と、
第１の接地電位に接続するための第１のグランド端子と、
前記第１の電源端子と前記第１のグランド端子との間に接続され、前記半導体基板上に形成され、多層配線で構成された第１の半導体集積回路と、
前記第１のグランド端子または前記第１の電源端子の何れか一方に接続され、前記第１の半導体集積回路の上部全体を覆うように前記第１の半導体集積回路上に形成され、複数の貫通する第１の穴が前記半導体基板の基板面に対して平行な面に形成された、導電性を有する第１の平板と、を備える
ことを特徴とする半導体装置。
【請求項２】
第２の電源電位が供給される第２の電源端子と、
第２の接地電位に接続するための第２のグランド端子と、
前記第２の電源端子と前記第２のグランド端子との間に接続され、前記半導体基板上に形成され、多層配線で構成された第２の半導体集積回路と、を備え、
前記第１の平板は、前記第２の半導体集積回路の上部全体を覆うように前記第２の半導体集積回路上にも形成されている
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
第２の電源電位が供給される第２の電源端子と、
第２の接地電位に接続するための第２のグランド端子と、
前記第２の電源端子と前記第２のグランド端子との間に接続され、前記半導体基板上に形成され、多層配線で構成された第２の半導体集積回路と、
前記第２のグランド端子または前記第２の電源端子の何れか一方に接続され、前記第２の半導体集積回路の上部全体を覆うように前記第２の半導体集積回路上に形成され、複数の貫通する第２の穴が前記半導体基板の基板面に対して平行な面に形成された、導電性を有する第２の平板と、を備える
ことを特徴とする請求項１に記載の半導体装置。
【請求項４】
隣接する前記第１の穴の間隔は、前記第１の電源端子と前記第１の半導体集積回路との間に接続された第１の電源配線の線幅以下、または、前記第１のグランド端子と前記第１の半導体集積回路との間に接続された第１のグランド配線の線幅以下である
ことを特徴とする請求項１ないし３に記載の半導体装置。
【請求項５】
前記第１の平板は、前記第１の半導体集積回路上に、リソグラフィ技術によりパターニングされて形成されている
ことを特徴とする請求項１ないし４に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不要輻射を抑制する半導体装置に関する。
【背景技術】
【０００２】
従来の半導体装置においては、電源配線とグランド配線とを平行に配置させるものがある。
【０００３】
これにより、電源電流により生じる磁界と、この電源電流と逆向きのグランド電流によって生じる磁界とが、打ち消し合うことで、該半導体装置からの不要輻射を抑制される。
【０００４】
ところが、電源電流とグランド電流の大きさが必ずしも同じにならない場合がある。また、電源電流とグランド電流の電流位相が反転した関係にもならない場合もある。これらの場合、不要輻射の抑制は十分でなかった。
【０００５】
ここで、従来技術には、高周波ノイズの漏洩を防止するためのシールドケース内に、複数の半導体集積回路を、載置するものがある（例えば、特許文献１参照。）。
【０００６】
しかし、この従来技術では、該シールドケース内における、各半導体集積回路間の不要輻射の影響を低減することはできない。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平５−２０６６７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、不要輻射の低減を図ることが可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一態様に係る半導体装置は、それぞれ異なる電源が接続される複数の半導体集積回路を備える半導体装置であって、半導体基板と、第１の電源電位が供給される第１の電源端子と、第１の接地電位に接続するための第１のグランド端子と、前記第１の電源端子と前記第１のグランド端子との間に接続され、前記半導体基板上に形成され、多層配線で構成された第１の半導体集積回路と、前記第１のグランド端子または前記第１の電源端子の何れか一方に接続され、前記第１の半導体集積回路の上部全体を覆うように前記第１の半導体集積回路上に形成され、複数の貫通する第１の穴が前記半導体基板の基板面に対して平行な面に形成された、導電性を有する第１の平板と、を備えることを特徴とする。
【発明の効果】
【００１０】
本発明に係る半導体装置によれば、不要輻射の低減を図ることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の一態様である実施例１に係る半導体装置１００の構成の一例を示す図である。
【図２】図１に示す第１の半導体集積回路４の或る配線層に流れる電流の電流分布のシミュレーション結果を示す図である。
【図３】図１に示す第１の平板５に図２の電流により誘導されて流れる誘導電流の電流分布の、シミュレーション結果を示す図である。
【図４】本発明の一態様である実施例２に係る半導体装置２００の構成の一例を示す図である。
【発明を実施するための形態】
【００１２】
以下、本発明を適用した各実施例について図面を参照しながら説明する。
【実施例１】
【００１３】
図１は、本発明の一態様である実施例１に係る半導体装置１００の構成の一例を示す図である。
【００１４】
図１に示すように、半導体装置１００は、半導体基板１と、第１の電源端子２と、第１のグランド端子３と、第１の半導体集積回路４と、第１の平板５と、第２の電源端子６と、第２のグランド端子７と、第２の半導体集積回路８と、を備える。
【００１５】
半導体基板１は、例えば、シリコン等の半導体からなるウェハである。
【００１６】
第１の電源端子２は、第１の電源電位ＶＤＤ１が第１の電源１０１から供給されるようになっている。
【００１７】
第１のグランド端子３は、第１の接地電位ＧＮＤ１に、接続される。
【００１８】
第１の半導体集積回路４は、第１の電源端子２と前記第１のグランド端子３との間に接続されている。この第１の半導体集積回路４は、半導体基板１上に形成されＭＯＳトランジスタ等の素子を含む多層配線で構成されている。
【００１９】
この第１の半導体集積回路４と第１の電源端子２とは、第１の半導体集積回路４上に形成された第１の電源配線２ａにより、電気的に接続されている。また、第１の半導体集積回路４と第１のグランド端子２とは、第１の半導体集積回路４上に形成された第１のグランド配線３ａにより、電気的に接続されている。
【００２０】
第１の平板５は、第１のグランド端子３に電気的に接続され、導電性を有する。これにより、この第１の平板５は、第１の接地電位ＧＮＤ１に電位が固定される。この第１の平板５は、少なくとも第１の半導体集積回路４の上部全体を覆うように、第１の半導体集積回路４上に形成されている。この第１の平板５は、第１の電源配線２ａの上部も覆うようになっている。
【００２１】
さらに、第１の平板５は、複数の貫通する第１の穴５ａが半導体基板１の基板面に対して平行な面に形成されている。
【００２２】
なお、隣接する第１の穴５ａの間隔ｄ１、ｄ２は、第１の電源端子２と第１の半導体集積回路４との間に接続された第１の電源配線２ａの線幅以下、または、第１のグランド端子３と第１の半導体集積回路４との間に接続された第１のグランド配線３ａの線幅以下である。
【００２３】
また、この第１の平板５は、第１の電源端子２に電気的に接続されていてもよい。この場合、第１の平板５は、第１の電源電位ＶＤＤ１に電位が固定される。
【００２４】
第２の電源端子６は、第２の電源電位ＶＤＤ２が第２の電源１０２から供給される。このように、第２の電源電位ＶＤＤ２は、第１の電源電位ＶＤＤ１を生成する第１の電源１０１とは異なる第２の電源１０２により、生成される。なお、ここでは、第１の電源電位ＶＤＤ１と第２の電源電位ＶＤＤ２とは、異なる電位であるが、同じ電位であってもよい。
【００２５】
第２のグランド端子７は、第２の接地電位ＧＮＤ２に、接続される。なお、ここでは、第１の接地電位ＧＮＤ１と第２の接地電位ＧＮＤ２とは、例えば、同じ電位である。
【００２６】
第２の半導体集積回路８は、第２の電源端子６と第２のグランド端子７との間に接続されている。この第２の半導体集積回路８は、半導体基板１上に形成されＭＯＳトランジスタ等の素子を含む多層配線で構成されている。
【００２７】
この第２の半導体集積回路８と第２の電源端子６とは、第２の半導体集積回路８上に形成された第２の電源配線６ａにより、電気的に接続されている。また、第２の半導体集積回路８と第２のグランド端子７とは、第２の半導体集積回路８上に形成された第２のグランド配線７ａにより、電気的に接続されている。
【００２８】
ここで、第１の平板５は、この第２の半導体集積回路８の上部全体をさらに覆うように、第２の半導体集積回路８上にも形成されている。この第１の平板５は、第２の電源配線６ａおよび第２のグランド配線７ａの上部も、覆うようになっている。
【００２９】
この第１の平板５は、第１の半導体集積回路４上および第２の半導体集積回路８上に、リソグラフィ技術によりパターニングされて形成されている。
【００３０】
このように、半導体装置１００は、それぞれ異なる電源１０１、１０２が接続される複数の半導体集積回路４、８を、備える。そして、第１の電源端子２から、第１の半導体集積回路４を介して、第１のグランド端子３に、電流が流れるようになっている。また、第２の電源端子６から、第２の半導体集積回路８を介して、第２のグランド端子７に、電流が流れるようになっている。
【００３１】
ここで、以上のような構成を有する半導体装置１００の不要輻射を低減する特性について説明する。
【００３２】
図２は、図１に示す第１の半導体集積回路４の或る配線層に流れる電流の電流分布のシミュレーション結果を示す図である。また、図３は、図１に示す第１の平板５に図２の電流により誘導されて流れる誘導電流の電流分布の、シミュレーション結果を示す図である。
【００３３】
図２、図３に示すように、第１の平板５の下層に流れる電流による磁界によって、誘導された逆向きの電流が第１の平板５に流れていることが分かる。
【００３４】
なお、例えば、穴が無い導電性の平板では、十分な逆誘導電流が流れない。このために、穴が無い導電性の平板では、不要輻射の抑制効果が小さくなる。
【００３５】
そこで、本実施例１では、既述のように、半導体集積回路上を導電性の平板で覆う。さらに、該平板を穴の空いた構造とする。
【００３６】
これにより、下層のメタル層で流れた電流により生じる磁界が発生させる誘導電流が、導電性の平板に、流れ易くなる。この誘導電流により発生する磁界により、下層のメタル層で流れた電流により生じる磁界が打ち消される。すなわち、不要輻射が低減できる。
【００３７】
なお、既述のように、第１の平板５は、第１の電源端子２に接続しても、同様な効果が得られる。
【００３８】
また、第１の穴５ａの間隔は、既述のように、第１の電源端子２と第１の半導体集積回路４との間に接続された第１の電源配線２ａの線幅以下、または、第１のグランド端子３と第１の半導体集積回路４との間に接続された第１のグランド配線３ａの線幅以下（特に、例えば、電磁波の波長の１００分の１以下）にすると、不要輻射を低減する効果が高くなる。
【００３９】
さらに、第１の平板５を、半導体基板１上に形成された多層構造の最上層に形成することにより、この第１の平板５よりも下層のすべての配線に流れる電流による誘導電流が、第１の平板５に流れることになる。これにより、より不要輻射を低減することができる。
【００４０】
以上のように、本実施例に係る半導体装置によれば、不要輻射の低減を図ることができる。
【実施例２】
【００４１】
実施例１では、１つの導電性の平板により２つの半導体集積回路の上部を覆う構成の一例について説明した。
【００４２】
本実施例２では、それぞれの半導体集積回路に対応した導電性の平板により、それぞれの半導体集積回路の上部を覆う構成の一例について述べる。
【００４３】
図４は、本発明の一態様である実施例２に係る半導体装置２００の構成の一例を示す図である。なお、図４において図１の符号と同じ符号は実施例１と同様の構成を示す。
【００４４】
図４に示すように、半導体装置２００は、半導体基板１と、第１の電源端子２と、第１のグランド端子３と、第１の半導体集積回路４と、第１の平板２０５と、第２の電源端子６と、第２のグランド端子７と、第２の半導体集積回路８と、第２の平板２０６と、を備える。この半導体装置２００は、第１の平板２０５および第２の平板２０６以外の構成は、実施例１の半導体装置１００と同様である。
【００４５】
第１の平板２０５は、第１のグランド端子３に電気的に接続され、導電性を有する。これにより、この第１の平板２０５は、第１の接地電位ＧＮＤ１に電位が固定される。この第１の平板２０５は、少なくとも第１の半導体集積回路４の上部全体を覆うように、第１の半導体集積回路４上に形成されている。この第１の平板２０５は、第１の電源配線２ａの上部も覆うようになっている。
【００４６】
さらに、第１の平板２０５は、複数の貫通する第１の穴２０５ａが半導体基板１の基板面に対して平行な面に形成されている。
【００４７】
なお、隣接する第１の穴２０５ａの間隔ｄ１、ｄ２は、第１の電源端子２と第１の半導体集積回路４との間に接続された第１の電源配線２ａの線幅以下、または、第１のグランド端子３と第１の半導体集積回路４との間に接続された第１のグランド配線３ａの線幅以下である。
【００４８】
また、この第１の平板２０５は、第１の電源端子２に電気的に接続されていてもよい。この場合、第１の平板２０５は、第１の電源電位ＶＤＤ１に電位が固定される。
【００４９】
また、第２の平板２０６は、第２のグランド端子７に電気的に接続され、導電性を有する。これにより、この第２の平板２０６は、第２の接地電位ＧＮＤ２に電位が固定される。この第２の平板２０６は、少なくとも第２の半導体集積回路８の上部全体を覆うように、第２の半導体集積回路８上に形成されている。この第２の平板２０６は、第２の電源配線６ａの上部も覆うようになっている。
【００５０】
さらに、第２の平板２０６は、複数の貫通する第２の穴２０６ａが半導体基板１の基板面に対して平行な面に形成されている。
【００５１】
なお、隣接する第２の穴２０６の間隔ｄ１、ｄ２は、第２の電源端子６と第２の半導体集積回路８との間に接続された第２の電源配線６ａの線幅以下、または、第２のグランド端子７と第２の半導体集積回路８との間に接続された第２のグランド配線７ａの線幅以下である。
【００５２】
また、この第２の平板２０６は、第２の電源端子６に電気的に接続されていてもよい。この場合、第２の平板２０６は、第２の電源電位ＶＤＤ２に電位が固定される。
【００５３】
また、第１の平板２０５は第１の半導体集積回路４上に、また、第２の平板２０６は第２の半導体集積回路８上に、リソグラフィ技術により、例えば同時に、パターニングされて形成されている。
【００５４】
ここで、以上のような構成を有する半導体装置２００の不要輻射を低減する特性について説明する。
【００５５】
本実施例２では、それぞれの半導体集積回路に対応した導電性の平板により、それぞれの半導体集積回路の上部を覆う。さらに、該平板を穴の空いた構造とする。
【００５６】
これにより、下層のメタル層で流れた電流により生じる磁界が発生させる誘導電流が、導電性の平板に、流れ易くなる。この誘導電流により発生する磁界により、下層のメタル層で流れた電流により生じる磁界が打ち消される。すなわち、不要輻射が低減できる。
【００５７】
なお、既述のように、第１の平板２０５を第１の電源端子２に接続し、第２の平板２０６を第２の電源端子６に接続しても、同様な効果が得られる。
【００５８】
また、第１の穴２０５ａの間隔を、既述のように、第１の電源端子２と第１の半導体集積回路４との間に接続された第１の電源配線２ａの線幅以下、または、第１のグランド端子３と第１の半導体集積回路４との間に接続された第１のグランド配線３ａの線幅以下（特に、例えば、電磁波の波長の１００分の１以下）にし、第２の穴２０６ａの間隔を、第２の電源端子６と第２の半導体集積回路８との間に接続された第２の電源配線６ａの線幅以下、または、第２のグランド端子７と第２の半導体集積回路８との間に接続された第２のグランド配線７ａの線幅以下にする。これにより、不要輻射を低減する効果が高くなる。
【００５９】
さらに、第１の平板２０５を、半導体基板１上に形成された多層構造の最上層に形成することにより、この第１の平板２０５よりも下層のすべての配線に流れる電流による誘導電流が、第１の平板２０５に流れることになる。さらに、第２の平板２０６を、半導体基板１上に形成された多層構造の最上層に形成することにより、この第２の平板２０６よりも下層のすべての配線に流れる電流による誘導電流が、第２の平板２０６に流れることになる。これにより、より不要輻射を低減することができる。
【００６０】
この場合、特に、半導体装置２００は、実施例１の半導体装置１００と比較して、電流ループが小さくなる。これにより、電流ループによる磁界の発生を小さくすることができる。すなわち、より不要輻射を低減することができる。
【００６１】
以上のように、本実施例に係る半導体装置によれば、不要輻射の低減を図ることができる。
【符号の説明】
【００６２】
１  半導体基板
２  第１の電源端子
２ａ  第１の電源配線
３  第１のグランド端子
３ａ  第１のグランド配線
４  第１の半導体集積回路
５、２０５  第１の平板
５ａ  第１の穴
６  第２の電源端子
６ａ  第２の電源配線
７  第２のグランド端子
７ａ  第２のグランド配線
８  第２の半導体集積回路
１００、２００  半導体装置
１０１  第１の電源
１０２  第２の電源
２０６  第２の平板
２０６ａ  第２の穴
ＧＮＤ１  第１の接地電位
ＧＮＤ２  第２の接地電位
ＶＤＤ１  第１の電源電位  
ＶＤＤ２  第２の電源電位  
【図１】
2010192584.tif 000003
【図２】
2010192584.tif 000004
【図３】
2010192584.tif 000005
【図４】
2010192584.tif 000006