(57)【要約】【課題】表示装置のエージング処理を大きな電流で短時間で行う。【解決手段】発光素子と、ソースとドレインが電源と前記発光素子にそれぞれ接続された駆動トランジスタとを有する画素がマトリックス状に配置され、行方向に配置された画素に共通に接続された制御線と、列方向に配置された前記画素に共通に接続された信号線とを有し、制御線により行ごとに画素を選択して、選択した画素に信号線から信号を書き込み、  発光素子に前記駆動トランジスタを介して電源の電圧を印加する第１のモードと、駆動トランジスタのゲート電圧に基づいて、電源から発光素子に電流を供給して発光素子を発光させる第２のモードとを有し、  第１のモードで駆動トランジスタを動作させるために、画素に書き込む固定信号と、第２のモードで前記駆動トランジスタを動作させるために、画素に書き込む画像信号とを切り換えて前記信号線に与える切換手段を備えた。【選択図】図１
2010078807.tif 000002
【特許請求の範囲】
【請求項１】
発光素子と、ソースとドレインが電源線と前記発光素子にそれぞれ接続された駆動トランジスタとを有する画素がマトリックス状に配置され、行方向に配置された前記画素に共通に接続された制御線と、列方向に配置された前記画素に共通に接続された信号線とを有し、前記制御線により行ごとに前記画素を選択して、選択した前記画素に前記信号線から信号を書き込むアクティブマトリックス型表示装置であって、
前記発光素子に前記駆動トランジスタを介して前記電源線の電圧を印加する第１のモードと、前記駆動トランジスタのゲート電圧に基づいて、前記電源線から前記発光素子に電流を供給して前記発光素子を発光させる第２のモードとを有し、
前記第１のモードで前記駆動トランジスタを動作させるために前記画素に書き込む固定信号と、前記第２のモードで前記駆動トランジスタを動作させるために前記画素に書き込む画像信号とを切り換えて前記信号線に与える切換手段を備えたことを特徴とするアクティブマトリックス型表示装置。
【請求項２】
前記第１のモードで前記発光素子に印加される電圧は、前記第２のモードで前記発光素子に生じる電圧の最大値より大きい電圧であることを特徴とする請求項１に記載のアクティブマトリックス型表示装置。
【請求項３】
前記第１のモードで前記発光素子に印加される電圧は、前記第２のモードで前記発光素子に電流を供給する電源線の電圧であることを特徴とする請求項１または２に記載のアクティブマトリックス型表示装置。
【請求項４】
前記固定信号は、前記駆動トランジスタを線形領域で動作させる信号であることを特徴とする請求項１ないし３のいずれか１項に記載のアクティブマトリックス型表示装置。
【請求項５】
前記画像信号は、前記駆動トランジスタを飽和領域で動作させる信号であることを特徴とする請求項１ないし４のいずれか１項に記載のアクティブマトリックス型表示装置。
【請求項６】
前記切換手段は、前記信号線を前記固定信号を供給する固定信号源に接続するスイッチであることを特徴とする請求項１ないし５のいずれか１項に記載のアクティブマトリックス型表示装置。
【請求項７】
前記画像信号を発生し前記信号線に出力する画像信号発生回路を有し、前記切換手段が、前記画像信号発生回路に設けられていることを特徴とする請求項１ないし６のいずれか１項に記載のアクティブマトリックス型表示装置。
【請求項８】
前記電源線は、インピーダンスの異なる２本の電源線であって、前記第１の駆動モードにおいて、前記２本の配線のうちインピーダンスの低い電源線が切り離されることを特徴とする請求項１ないし７のいずれか１項に記載のアクティブマトリックス型表示装置。
【請求項９】
発光素子と、ソースとドレインが電源線と前記発光素子にそれぞれ接続された駆動トランジスタとを有する画素がマトリックス状に配置され、行方向に配置された前記画素に共通に接続された制御線と、列方向に配置された前記画素に共通に接続された信号線とを有し、前記制御線に制御信号を印加して行ごとに前記画素を選択し、選択した前記画素に前記信号線から画像信号を書き込み、前記電源線から前記発光素子に前記画像信号に応じた電流を供給して前記発光素子を発光させることにより画像を表示するアクティブマトリックス型表示装置の製造方法であって、
前記画素、前記制御線、前記信号線、ならびに前記制御線と前記信号線に信号を印加する手段を形成する工程と、
前記制御線に前記制御信号を印加して行ごとに前記画素を選択して、選択した前記画素に前記信号線から固定信号を書き込み、前記発光素子に前記駆動トランジスタを介して前記電源線の電圧を印加する工程と
を有することを特徴とするアクティブマトリックス型表示装置の製造方法。
【請求項１０】
前記発光素子に前記電源線の電圧を印加する工程は、前記発光素子をエージング処理する工程であることを特徴とする請求項９に記載のアクティブマトリックス型表示装置の製造方法。
【請求項１１】
前記電源線は、インピーダンスの異なる２本の電源線であって、前記発光素子に前記電源線の電圧を印加する工程において、前記２本の配線のうちインピーダンスの低い電源線が切り離されることを特徴とする請求項１０に記載のアクティブマトリックス型表示装置の製造方法。
【請求項１２】
発光素子と、ソースとドレインが電源線と前記発光素子にそれぞれ接続された駆動トランジスタとを有する画素がマトリックス状に配置され、行方向に配置された前記画素に共通に接続された制御線と、列方向に配置された前記画素に共通に接続された信号線とを有するアクティブマトリックス型表示装置の駆動方法であって、
前記制御線に前記制御信号を印加して行ごとに前記画素を選択し、選択した前記画素に前記信号線から固定信号を書き込むことにより、前記発光素子に、前記駆動トランジスタを介して前記電源線の電圧を印加する第１の駆動モードと、
前記制御線に前記制御信号を印加して行ごとに前記画素を選択し、選択した前記画素に前記信号線から画像信号を書き込むことにより、前記電源線から前記画像信号に基づく電流を前記発光素子に供給して前記発光素子を発光させる第２の駆動モードと、
を切り替えることを特徴とするアクティブマトリックス型表示装置の駆動方法。
【請求項１３】
前記第１の駆動モードにおいて、前記電源線の電圧を、前記発光素子の発光する光の色によって異ならせることを特徴とする請求項１２に記載のアクティブマトリックス型表示装置の駆動方法。
【請求項１４】
前記第１の駆動モードにおいて、前記発光素子の輝度に応じて発光のデューティを変化させることを特徴とする請求項１２または１３に記載のアクティブマトリックス型表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力された映像信号に基づいて画像を表示するアクティブマトリックス型表示装置に関し、特に、各画素に表示に応じた電流信号を入力して画像を表示するアクティブマトリックス型表示装置、その製造方法、およびその駆動方法に関する。
【背景技術】
【０００２】
有機エレクトロルミネッセンス（ＥＬ）素子を用いたアクティブマトリックス型表示装置は、従来の格子状に電極を並べてオン・オフ動作のみで発光を制御していた単純マトリクス方式に比べて、個々の画素を高階調に点灯させることができる。そのため、このアクティブマトリックス型表示装置は、コントラスト比が大きく、且つ応答速度の高いディスプレイを実現することができる。
【０００３】
ＥＬ表示装置は、画素を配置した画像表示部と、外部より入力した映像信号等の信号情報を処理して該画像表示部の各画素に送るための駆動回路とを備えている。駆動回路の中でも、画像表示部と同じ表示パネル内に作り込まれる駆動制御回路は、通常薄膜トランジスタ（ＴＦＴ）を用いて構成されている。また、各画素においてＥＬ素子の発光状態を制御するための駆動トランジスタにも、主としてＴＦＴが用いられている。
【０００４】
上記ＴＦＴにより駆動される、有機薄膜を用いたＥＬ素子は、近年、発光効率を向上させるべく、電極からのキャリア注入の効率性を高めたり、燐光など特定の材料による内部量子効率が向上した結果、実用に近い特性になってきている。また有機発光層の材料には真空蒸着法が可能な低分子材料を用いたものや、低温での製膜が可能なロール・ツー・ロール法やインクジェット方式などによる高分子材料を用いた製造法など多数の方法が提案されている。そして、これらの方法において、それぞれ発光効率を高める開発が行われている。
【０００５】
一方、ＥＬ素子は、製品化するにあたり安定した発光特性を得るためには次の課題がある。
【０００６】
現状のＥＬ素子は、駆動時間と駆動電流量との積算量に比例し素子の劣化が生じる。したがって同一駆動条件において、特定時間経過後の発光輝度が低下してしまう。そしてその劣化特性には図１２に示す１例のように、期間ｔ１内で、製造初期において急激に輝度劣化が起こる初期劣化と、それ以降の期間ｔ２における、初期劣化に比べて劣化速度が緩やかになる後期劣化があり、劣化の速度も一定ではない。
【０００７】
そこで、発光素子の比較的劣化が緩やかである後期劣化の状態にした特性で製品化するように、工場出荷時において初期劣化を通過させるべくエージング処理を行っている。そしてエージング状態では、通常表示状態より多くの電流を発光素子に注入することで初期劣化を短期間に通過させようとしている。
【０００８】
特許文献１には、有機発光層を駆動時の電流密度の５〜１０００倍の電流密度でエージングすることの記載がある。
【特許文献１】特開平８−１８５９７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
有機ＥＬ素子を駆動するアクティブマトリックス型画素には主に２つの駆動方法に大別される。第１の駆動方式は、電流を駆動トランジスタに書き込み、表示素子に電流を注入する電流駆動方式であり、第２の駆動方式は、電圧を駆動トランジスタに書き込み、駆動トランジスタを主にスイッチ状態として電源から直接電力を注入する電圧駆動方式である。
【００１０】
電流駆動方式は、主に有機ＥＬ素子に注入する電流情報を列の制御部に内蔵し、線順次書き込みを行うため、画素内の駆動トランジスタのばらつきを抑えた設計にできる利点があり、表示領域内の２次元の輝度ばらつきを抑えることができる。しかしながら、エージングに必要な大電流を駆動する画素内の駆動トランジスタ及び、それを書き込む列制御回路内の駆動トランジスタの安定した駆動特性を実現するのが困難である。従ってエージング処理に時間を要するため製造時の歩留まり悪化を避けることが難しい。
【００１１】
また、電圧駆動方式はスイッチとして画素内の駆動トランジスタを使用し、階調表現においてはＰＷＭ駆動により１フィールド内に駆動トランジスタのＯＮ／ＯＦＦ時間で行っている。表示素子への電力供給は電源から主に行われるため、駆動トランジスタの特性に左右された表示領域の輝度むらは比較的抑えられる傾向にある。そして表示素子の駆動能力限界まで駆動できるため、エージング状態で大電流を注入することができ、短期間で処理することができる。しかしながら通常表示状態での電圧駆動方式は電流駆動方式に比べ、有機ＥＬ素子が電源インピーダンスの影響を受けやすく、輝度ばらつきが生じることによりシェーディングやスミアの現象を引き起こしやすい。また、各色の発光効率において電源線を独自に用意する、もしくは同一電源線を用いるならば各色の発光効率が一律になるように、Ｉ−Ｖ特性を変えることが求められる。
【課題を解決するための手段】
【００１２】
本発明は、発光素子と、ソースとドレインが電源線と前記発光素子にそれぞれ接続された駆動トランジスタとを有する画素がマトリックス状に配置され、行方向に配置された前記画素に共通に接続された制御線と、列方向に配置された前記画素に共通に接続された信号線とを有し、前記制御線により行ごとに前記画素を選択して、選択した前記画素に前記信号線から信号を書き込むアクティブマトリックス型表示装置であって、
前記発光素子に前記駆動トランジスタを介して前記電源線の電圧を印加する第１のモードと、前記駆動トランジスタのゲート電圧に基づいて、前記電源線から前記発光素子に電流を供給して前記発光素子を発光させる第２のモードとを有し、
前記第１のモードで前記駆動トランジスタを動作させるために前記画素に書き込む固定信号と、前記第２のモードで前記駆動トランジスタを動作させるために前記画素に書き込む画像信号とを切り換えて前記信号線に与える切換手段を備えたことを特徴とする。
【００１３】
また本発明は、発光素子と、ソースとドレインが電源線と前記発光素子にそれぞれ接続された駆動トランジスタとを有する画素がマトリックス状に配置され、行方向に配置された前記画素に共通に接続された制御線と、列方向に配置された前記画素に共通に接続された信号線とを有し、前記制御線に制御信号を印加して行ごとに前記画素を選択し、選択した前記画素に前記信号線から画像信号を書き込み、前記電源線から前記発光素子に前記画像信号に応じた電流を供給して前記発光素子を発光させることにより画像を表示するアクティブマトリックス型表示装置の製造方法であって、
前記画素、前記制御線、前記信号線、ならびに前記制御線と前記信号線に信号を印加する手段を形成する工程と、
前記制御線に前記制御信号を印加して行ごとに前記画素を選択して、選択した前記画素に前記信号線から固定信号を書き込み、前記発光素子に前記駆動トランジスタを介して前記電源線の電圧を印加する工程と
を有することを特徴とする。
【００１４】
さらに本発明は、発光素子と、ソースとドレインが電源線と前記発光素子にそれぞれ接続された駆動トランジスタとを有する画素がマトリックス状に配置され、行方向に配置された前記画素に共通に接続された制御線と、列方向に配置された前記画素に共通に接続された信号線とを有するアクティブマトリックス型表示装置の駆動方法であって、
前記制御線に前記制御信号を印加して行ごとに前記画素を選択し、選択した前記画素に前記信号線から固定信号を書き込むことにより、前記発光素子に、前記駆動トランジスタを介して前記電源線の電圧を印加する第１の駆動モードと、
前記制御線に前記制御信号を印加して行ごとに前記画素を選択し、選択した前記画素に前記信号線から画像信号を書き込むことにより、前記電源線から前記画像信号に基づく電流を前記発光素子に供給して前記発光素子を発光させる第２の駆動モードと
を切り替えることを特徴とする。
【００１５】
本発明は、アクティブマトリックス型表示装置、およびこの製造方法および駆動方法に係わり、特に有機ＥＬなどの電流駆動型表示素子を用いたアクティブマトリックス型表示装置に適用される。
【００１６】
この表示装置を用いて、いくつかの情報表示装置を構成できる。この情報表示装置は、携帯電話、携帯コンピュータ、スチルカメラ、ビデオカメラ、もしくは、それらの複数の機能をあわせ持つ装置である。
【００１７】
いくつかの情報表示装置は情報入力部を備えている。携帯電話の情報入力部はアンテナを含んで構成される。ＰＤＡや携帯ＰＣの情報入力部は、ネットワークに対するインターフェース部を含んで構成される。スチルカメラやムービーカメラの情報入力部は、ＣＣＤやＣＭＯＳなどによるセンサ部を含んで構成される。
【発明の効果】
【００１８】
本発明によれば、表示状態では、有機ＥＬ素子を駆動する駆動トランジスタにより電流が制御され、画像信号に応じた電流が有機ＥＬ素子に注入されるので、電源線インピーダンスによらない品質の高い駆動が得られる。また、エージング状態では、駆動トランジスタを介して電源線電圧が直接ＥＬ素子に印加されるので、駆動トランジスタの飽和特性以上の電流をＥＬ素子に注入でき、短期間のエージングが可能になる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明に係る表示装置を実施するための最良の形態について、図面を参照して具体的に説明する。本実施形態は、ＥＬ素子を用いたアクティブマトリックス型表示装置に適用されているが、発光素子はＥＬ素子に限定されるものではない。
【００２０】
（第１の実施の形態）
図１は、本発明に係わる第１実施形態の表示装置の全体構成を示すブロック図である。
【００２１】
画素３は、表示領域５内においてマトリックス状（ｎ行、ｍ列）に配置されている。表示領域内の画素は、行方向（図１の横方向）に制御線によって共通に接続され、列方向（図１の縦方向）に信号線によって共通に接続されている。
【００２２】
行制御回路７には水平同期信号ｌｋと走査開始信号ｖｓが入力される。行制御回路７は、行毎に設けられた制御線ｐ１（１）、ｐ１（２）・・・ｐ１（ｎ）に制御信号を出力する。制御線ｐ１は、同じ行に配置された画素３に共通に接続される。（以下、括弧とその中の行番号を省略した場合は任意行での制御線であることをあらわす。他の符号についても同じとする。）
画像信号発生回路となる列制御回路６にはサンプリング開始信号ｓｐ、クロック信号ｋ、ビデオ信号ｖｉｄｅｏが入力される。列制御回路６は、ビデオ信号ｖｉｄｅｏを変換して信号線Ｄｌ（１）、Ｄｌ（２）・・・Ｄｌ（ｍ）に画像信号を出力する。各信号線は同じ列に配置された画素３に共通に接続される。
【００２３】
本実施形態では、各列の信号線に信号切換手段であるトランジスタＭＮ３（１）、ＭＮ３（２）・・・ＭＮ３（ｍ）が配置される。トランジスタＭＮ３（１）〜ＭＮ３（ｍ）のドレインはそれぞれの列の信号線に接続され、ソースは固定信号源となる接地電位に接続されている。また、トランジスタＭＮ３（１）〜ＭＮ３（ｍ）のゲートには共通にモード切替線ｐ２が接続されている。
【００２４】
図２に画素３の一構成例を示す。
【００２５】
画素３は、駆動トランジスタＭＰ１と、スイッチとして動作するトランジスタＭＰ２，ＭＮ１，ＭＮ２、容量Ｃ１、ならびにＥＬ素子１で構成されている。これに、図１の制御線ｐ１と信号線Ｄｌ、および不図示の電源から一定電圧（ＶＤＤ）を供給する電源線２が接続されている。（図１では電源線２は省略されている。）ＥＬ素子の一端はグランド（接地）電位になっている。
【００２６】
電源線２は駆動トランジスタMP1のソースに接続され、ゲートは容量C1の一方の端子、スイッチMＮ1の一方の端子に接続される。容量C1の他方の端子は電源線２に接続される。スイッチＭＮ1の他方の端子は駆動トランジスタMP1のドレインに接続され、またスイッチMP2の一方の端子に接続されている。スイッチMP2の他方の端子は有機ＥＬ素子１のアノード電極に接続されている。
【００２７】
駆動トランジスタＭＰ１のドレインには、更にスイッチＭＮ２の一方の端子が接続され、他方の端子は信号線Ｄｌに接続されている。スイッチＭＮ１，ＭＮ２，ＭＰ２のゲートは共通の制御線ｐ１に接続されている。
【００２８】
スイッチの極性は、ここでは、スイッチＭＮ１，ＭＮ２はＮ型電界効果トランジスタ、スイッチＭＰ２はＰ型電界効果トランジスタを使用している。しかし、製造プロセスもしくはＴＦＴの特性に応じてＮ型をＰ型の極性のトランジスタ、Ｐ型をＮ型の極性のトランジスタに変更しても良い。
【００２９】
次に各画素３の動作について述べる。
（書き込み動作）
出力ｐ１がＨレベルになると、その行の画素は、図２のスイッチＭＮ１、ＭＮ２がＯＮ状態、スイッチＭＰ２がＯＦＦ状態、駆動トランジスタＭＰ１はダイオード接続の状態になる。この状態で各々信号変換回路４で生成された電流信号は信号線Ｄｌを通して駆動トランジスタＭＰ１のゲート電圧を変化させ、信号変換回路４の電流に対応した電流値になり、ゲート電圧は容量Ｃ１に蓄えられる。
（表示動作）
出力ｐ１がＬレベルになると、図２のスイッチＭＮ１、ＭＮ２がＯＦＦ状態、スイッチＭＰ２がＯＮ状態になる。駆動トランジスタＭＰ１は、書き込み時に容量Ｃ１蓄えられた電圧により定まる一定の電流を有機ＥＬ素子１に注入する。これによってＥＬ素子が発光する。
【００３０】
表示動作においては、ＥＬ素子に流れる電流が容量Ｃ１の電圧によって決定され、電源電圧やＥＬ素子の電圧電流特性に依存しないようにする必要がある。このため、駆動トランジスタは飽和領域で動作させる。
【００３１】
Pチャネル型のMOSトランジスタでの飽和領域は、ゲート電位VG、ソース電位VS、ドレイン電位VDが
VS−VG＞Vth、かつVD＜VG
の関係を満たす動作範囲である。Vthはトランジスタが導通する閾値電圧である。
【００３２】
飽和領域では、ドレイン電流がゲート−ソース間電圧だけで決まり、基本的にはドレイン−ソース間電圧によらない。これに対し、
VS−VG＞Vth、かつVD＞VG
となる線形領域では、ドレイン電流がドレイン−ソース間電圧に比例し、トランジスタがアナログスイッチとして働く。
【００３３】
図３は列制御回路６の回路構成を示している。
【００３４】
図３のＤｈ１、Ｄｈ２、・・・、Ｄｈｍはレジスタ、ＭＳ１、ＭＳ２、・・・、ＭＳｍはスイッチトランジスタ、４（１）、４（２）、・・・、４（ｍ）は信号変換回路、Ｄｌ（１）、Ｄｌ（２）、・・・、Ｄｌ（ｍ）は信号線である。（各符号の括弧内の番号は列番号を表す。以下で（）を省略した場合は任意の列でのそれを示す。）
Ｄｈ１、Ｄｈ２、・・・、ＤｈｍはそれぞれＤ型フリップフロップ回路であり、データ端子Ｄに入力された信号をクロック信号ｋの立ち上がりタイミングに同期してラッチするとともに出力端子Ｑに出力する。
【００３５】
Ｄｈ１、Ｄｈ２、・・・、Ｄｈｍは、それぞれ前段の出力をデータ端子Ｄに入力し、出力端子Ｑを次段の入力としているので、初段Ｄｈ１の入力信号Ｄを、クロック信号ｋの１周期ずつ遅れて次々と転送するシフトレジスタを構成している。
【００３６】
トランジスタＭＳ１〜ＭＳｍの一方の端子には共通してビデオ信号ｖｉｄｅｏが入力され、他方の端子はそれぞれ信号変換回路４（１）、４（２）・・・４（ｍ）に接続される。信号変換回路４の出力は信号線となる信号線Ｄｌ（１）、Ｄｌ（２）・・・Ｄｌ（ｍ）となる。
【００３７】
列制御回路６の動作について図５のタイミングチャートを用いて説明する。
【００３８】
初段のレジスタＤｈ１のデータ端子Ｄに入力されるサンプリング開始信号ｓｐは、クロック信号ｋの１周期の間だけH（Ｈｉｇｈ）レベルになる。レジスタＤｈ１は、クロック信号ｋの立ち上がりタイミングに同期してサンプリング開始信号ｓｐをラッチするとともに、出力端子Ｑからサンプリング信号ｐ５（１）として出力する。
【００３９】
クロック信号ｋの次の立ち上がりに同期して、出力ｐ５（１）はＬ（Ｌｏｗ）レベルに戻り、同時に次のレジスタＤｈ２の出力ｐ５（２）がＨレベルに変化する。このようにして、区間ｔｈ（１）の間Ｈレベルになるサンプリング信号ｓｐ（１）が生成される。
【００４０】
レジスタＤｈ１の出力端子Ｑは次段のレジスタＤｈ２のデータ端子Ｄに接続されているので、以下次々と信号がシフトされ、区間ｔｈ（ｍ）までシフト動作を続ける。この結果、ｐ５（１）から１クロック周期ずつ遅れたサンプリング信号ｐ５（２）、・・・、ｐ５（ｍ）が生成される。
【００４１】
ビデオ信号ｖｉｄｅｏは、外部から画像情報がシリアルに伝送されてくる信号であり、画像情報に応じて電圧または電流の振幅を変化させる。
【００４２】
サンプリング信号ｐ５がＨレベルの状態の時に、スイッチトランジスタＭＳがＯＮ状態になり、ビデオ信号ｖｉｄｅｏをサンプリングしてその列の信号変換回路４に入力する。
【００４３】
図４は１つの信号変換回路４の回路図である。
【００４４】
ビデオ信号ｖｉｄｅｏはトランジスタＭＮ６のドレインに入力される。トランジスタＭＮ６はドレイン−ゲートが短絡され、容量Ｃ２が接続されている。トランジスタＭＮ６のソース、容量Ｃ２の一端は接地電位（グランド）に接続されている。トランジスタＭＮ６のゲートはトランジスタＭＮ５のゲートに接続されている。トランジスタＭＮ５のソースはグランドに接続され、ドレインは信号変換回路４の出力となり、信号線Ｄｌに接続される。
【００４５】
サンプリングされ信号変換回路４に入力されたｖｉｄｅｏ信号は、それが電圧信号である場合は容量Ｃ２にそのまま蓄えられ、電流信号である場合はダイオード接続されているトランジスタＭＮ６のゲート電圧が容量Ｃ２に蓄えられる。そして信号線Ｄｌに出力される際には、トランジスタＭＮ６とトランジスタＭＮ５のＬＷサイズ比に応じて変換増幅された電流信号を出力する。なお、ＬＷサイズ比は入力側においては表示装置に入力するドライバ回路（ＩＣ）との配線インピーダンス、ピン容量、そして出力側において表示素子である有機ＥＬ素子１の特性において決定される。また、信号線に電流信号が出力されるとして場合について説明したが、前述した配線インピーダンスやピン容量の関係により電流書き込みが困難な場合は、トランジスタＭＮ５の代わりにソースフォロワ回路を用いて、Ｃ２に蓄えられた電圧をそのまま信号線に出力しても良い。
【００４６】
図６は行制御回路７の構成を示すブロック図、図７はその動作を示すタイミングチャートである。
【００４７】
行制御回路７は、レジスタ列Ｄｖ１−Ｄｖｎからなるシフトレジスタで構成される。
【００４８】
走査開始信号ｖｓは水平同期クロック信号ｌｋの１周期分の信号として初段レジスタＤｖ１に入力される。レジスタＤｖ１は、水平同期クロック信号ｌｋの立ち上がりタイミングでデータ端子Ｄの信号をラッチするとともにそれを出力端子Ｑに出力する。出力は次段のレジスタＤｖ２のデータ端子Ｄに接続されている。
【００４９】
次のクロックの立ち上がりタイミングではｖｓはＬレベルなので出力ｐ１（１）はＬレベルに戻り次のレジスタＤｖ２の出力ｐ１（２）はＨレベルに変化する。以下、区間ｔｖ（ｍ）までシフト動作を続けるべくクロックは入力される。
【００５０】
図３において、列制御回路６は、画像信号ｖｉｄｅｏのサンプリングと、ある行の画素の書き込みを同時に行うことになる。サンプリング後の画素３への書き込み時間に余裕が無い場合は、信号変換回路４を２行分用意し、１行分の信号変換回路４には画像信号ｖｉｄｅｏのサンプリングを行う。そしてもう１行分の信号変換回路４にはサンプリングを行った後のｖｉｄｅｏ変換情報を保持した状態で画素の書き込みを行う。この２行の役割を行ごとに入れ替えるトグル信号を新たに設けて交互に行えば画素３への書き込み時間は１行分のサンプリング時間確保される。
【００５１】
次に図１のトランジスタＭＮ３（１）〜ＭＮ３（ｍ）の役割と動作について説明する。
（通常表示）
通常の画像表示を行う時は、図１のモード切替線ｐ２をＬレベルの状態にしておく。トランジスタＭＮ３（１）〜ＭＮ３（ｍ）はオフの状態になり、信号線は接地電位から切り離されている。
【００５２】
行制御回路７の出力する制御信号ｐ１（１）〜ｐ１（ｎ）によって、各行の画素３が選択される。選択された行の画素は、信号線から画像信号を受け取り、上で説明した書き込み動作を行う。非選択行の画素は表示動作を行う。すなわち、容量Ｃ２に保持された電圧に応じてＥＬ素子に電流を出力する。この電流は、容量Ｃ２に保持された電圧と駆動トランジスタＭＰ１の特性とによって決まる電流であり、基本的に電源電圧やＥＬ素子の特性には依存しない。これを電流駆動方式と呼ぶことにする。
【００５３】
表示状態において、駆動トランジスタＭＰ１のソース―ドレイン間電圧はＥＬに流す電流によって変化する。駆動トランジスタＭＰ１のゲート電位（すなわち書き込み時の信号線電位）が電源電圧ＶＤＤから低い方向に離れるにつれて、ＥＬ電流が増えＥＬ素子の両端電圧が大きくなる。駆動トランジスタＭＰ１は飽和領域（ＶＧ＞ＶＤ）で動作させなければならないから、信号線電位は、最大電流時、すなわちＥＬ素子の端子間電圧が最大になった時のドレイン電位より高い範囲になければならない。
【００５４】
電源電圧ＶＤＤと有機ＥＬ素子１の最大オン電圧Ｖｏｎとの差（ＶＤＤ−Ｖｏｎ）が十分大きく確保されていれば、通常の画像信号の変調範囲では飽和（５極管）領域で動作することが保証される。
（エージング）
エージング処理は、ＥＬ素子または薄膜トランジスタに、一定時間、一定電流を流して特性を安定化させる処理である。製造工程に組み込まれることが多いので、短時間で処理を終えるために、通常の表示動作よりも大きな電流で駆動する。
【００５５】
エージング処理を行うには、図１のモード切替線ｐ２をＨレベルにする。
【００５６】
ｐ２がＨレベルなので、トランジスタＭＮ３（１）〜ＭＮ３（ｍ）がＯＮになり、信号線が全てグランド（接地）電位になる。
【００５７】
画素３は、制御信号ｐ１がＨレベルになった時に、グランド電位を書き込む。容量Ｃ１には電源電位と接地電位の差が保持される。
【００５８】
行制御回路７による行の制御は、通常表示のときと同様に、制御信号を印加することにより行を１行ずつ順次選択して書き込み動作を行い、その後の非選択時にＥＬに電流を供給する。
【００５９】
信号線に与えられる電位は必ずしも接地電位である必要はなく、一定の電圧信号または電流信号を供給する固定信号源であればよい。ただし、その固定信号は、画素に書き込まれた後、駆動トランジスタをアナログスイッチとして動作させるために、駆動トランジスタのゲート−ソース間電圧がドレイン−ソース電圧より大きくなるように設定される。
【００６０】
制御信号ｐ１がＬレベルになると、駆動トランジスタＭＰ１が導通する。このとき、ＥＬ素子には大きな電流が流れてドレイン電位が上昇するので、ゲート電位ＶＧはドレイン電位VDより低くなる。このとき、駆動トランジスタは線形領域で動作し、アナログスイッチの働きをする。飽和トランジスタのオン抵抗は非常に小さいので、電源電圧は大部分がＥＬ素子にかかり、ＥＬ素子に流れる電流は電源線の電圧で決まるようになる。
【００６１】
上で述べたように、この電流は通常の表示が行われるときの画像信号に応じた電流よりは大きく設定される。したがって、ＥＬ素子の端子間に生じる電圧も、通常表示の時の最大値よりさらに大きい電圧になる。画像信号が、駆動トランジスタを飽和領域で動作させる範囲に設定されている限り、この条件はつねに満足されている。
【００６２】
ＥＬ素子の発光を電圧によって制御する方式は電圧駆動方式と呼ばれる。以下、電圧駆動方式でＥＬを駆動させることを第１の駆動モード（あるいは第１のモード）という。
【００６３】
これに対し、先に説明した通常の表示においては、駆動トランジスタを飽和動作させ、ＥＬ素子に流れる電流が制御される。すなわちＥＬ素子は電流駆動方式で駆動される。これを第２の駆動モード（あるいは第２のモード）ということにする。
【００６４】
このように、エージング状態では駆動トランジスタＭＰ１は線形領域（３極管領域）で動作する。エージングに必要な電流は電源電圧ＶＤＤを変化させて調節することができる。
【００６５】
本実施形態では、スイッチトランジスタＭＮ３（１）〜ＭＮ３（ｍ）は電流駆動と電圧駆動の２つのモードを切り換えるスイッチ素子として働く。
【００６６】
スイッチトランジスタＭＮ３の代わりに、信号変換回路４の内部にモード切り替え手段を設けてもよい。
【００６７】
具体的には、図４の回路とは別にエージング用の電圧信号を生成する回路を設け、この回路の出力と図４の回路の出力とをスイッチで切り替えて信号線に供給する。あるいは、信号変換回路４のトランジスタＭＮ５にて画像信号電流より大きなエージング用信号電流を発生させてもよい。
エージングは、基板に、ＥＬ素子と画素を含む画素、制御線、ならびに信号線を形成し、これらを駆動する電源や信号を発生する回路を接続した後に、第１の駆動モードに設定して、画素に信号線から固定信号を書き込み、ＥＬ素子を電圧駆動することによって行われる。エージングは、製造工程の最終工程でＥＬ素子の初期の特性変化を通過させるために行われるが、表示装置として用いられているときに、通常表示状態の前に特性安定化のために行われてもよい。
【００６８】
（第２の実施の形態）
本発明の第２の実施形態においては、画素３に接続される電源線を２つ以上とし、通常表示状態とエージング状態とで取り替えて使用する。その他は第１の実施形態と同じである。
【００６９】
図８は、電源線を２本とした例である。２本の電源線は、太さが異なり、したがって画素から見たインピーダンスが異なる。素子や制御線の記号が図２と同じものは同じ作用をするものとする。
【００７０】
２本の電源線のうち、電源線２は電源線５よりも太いものとする。電源線２を電源線５よりも太くすることは、電源線２の幅を電源線５よりも広くする、電源線２の層厚を電源線５の層厚よりも厚くする等で実現できる。これらの２本の電源線２、５は表示領域５内で結線されることはなく、表示領域の外から別々に供給される。
【００７１】
電源線２と駆動トランジスタＭＰ１の一方の主電極となるソースとの間には新たなスイッチＭＰ３が設けられ、ゲートには第２の制御線ｐ３が設けられている。駆動トランジスタＭＰ１のソースはスイッチＭＰ３を介して電源線２と電気的に接続されることになる。第２の制御線ｐ３は画素３（１，１）〜（ｎ，ｍ）について共通に接続される。
【００７２】
表示状態においては、第２の制御線ｐ３をＬレベルの状態にしておく。電力供給は電源線２と電源線５の両方から供給されるが、よりインピーダンスの低い電源線２から主に供給される。
【００７３】
エージング状態においては第２の制御線ｐ３をＨレベルの状態にする。これにより電源供給は電源線５のみの供給状態になる。電源の配線インピーダンスが高いので、表示領域５の中でＥＬ素子に印加される電圧にばらつきを生じ、表示領域の周辺で明るく、中央で暗いシェーディング現象を誘発することになるが、この条件でエージング（第１の駆動モード）を行うことにする。
【００７４】
エージング中、高輝度で発光した周辺部のＥＬ素子は、中央部のＥＬ素子に比べて特性変化が速く進むので、徐々に輝度が低下し、エージング終了時には周辺部と中央部の輝度差はエージング前よりも小さくなっている。
【００７５】
この状態で、電源線２を接続し、駆動モードを通常表示状態（第２の駆動モード）に切り換えると、同じ電流に対して中央部の画素は周辺部の画素よりも輝度が高いので、インピーダンス差の小さい電源線からの電流供給により、周辺部との輝度差がほとんどない状態になる。
【００７６】
電源２と５のインピーダンス差の程度によっては、中央部の輝度が周辺部より高くなることもある。ユーザの意向に応じて適宜エージング条件を変えることにより、中央部と周辺部の輝度差を調整することもできる。
【００７７】
（第３の実施の形態）
本発明の第３の実施形態は、行制御回路から供給される制御線ｐ１とは独立に、有機ＥＬ素子１に流れる電流のオン／オフを切り替える新たな第３の制御線ｐ４を設けるものである。
【００７８】
図９に制御線を２本設けた場合を示す。第１の実施形態では制御線ｐ１にてオンオフが制御されていたスイッチＭＰ２を、新たに設けた第３の制御線ｐ４によって制御する。図９の回路で素子や制御線の記号が図２と同じものは同じ作用をするものとし詳細な説明を省略する。
【００７９】
表示状態、またはエージング状態において、第３の制御線ｐ４は１フィールドの一部の期間だけＬレベルになり、ＥＬ素子に電流を流す。図１０は第３の制御線ｐ４に与える制御信号の１例である。行の制御信号に同期して第３の制御線ｐ４（１）〜ｐ４（ｎ）に１Ｈずつずれた制御信号を加え、順次点灯―消灯を行ってもよい。またはエージング状態においては独立に画素３の第３の制御線ｐ４を全て一括にして行制御回路と非同期にパルス駆動しても良い。
【００８０】
エージング状態においては、電圧駆動により有機ＥＬ素子１に大きな電流が流れると、素子が発熱する。
そこで第３の制御線ｐ４をパルス駆動することで発光期間を少なくし、有機ＥＬ素子１への電力供給を適宜遮断する。輝度計を用いてパルス駆動の周期やデューティを変えることにより精度の高いエージング処理が可能になり製造時の工程管理も容易になる。
【００８１】
本実施形態では、エージング処理時に有機ＥＬ素子をパルス駆動することにより間欠点灯させる。輝度を計測し、点灯の周期やデューティを可変しながら輝度を適宜設定できるので、有機ＥＬ素子を破壊することなく正確なエージング処理を行うことができる。
【００８２】
点灯デューティのみならず、電源線の電圧を変えて輝度を調整してもよい。
【００８３】
（第４の実施の形態）
本実施形態は、図９に示した画素における第３の制御線ｐ４を、例えばＲ、Ｇ、Ｂの各色画素ごとに分けて独立に駆動したものである。
例えば電源電圧や第３の制御線ｐ４に印加するパルスの幅が同一条件において、エージングにかかる時間をＲ＞Ｇ＞Ｂとする。この場合、図１１に示すように一周期におけるスイッチＭＰ２のＯＮ状態（Ｌレベル区間）がＲ＞Ｇ＞Ｂとなるようにする。すなわち、｛Ｒ画素の第３の制御線ｐ４（Ｒ）のＬレベル区間長｝＞｛Ｇ画素の第３の制御線ｐ４（Ｇ）のＬレベル区間長｝＞｛Ｂ画素の第３の制御線ｐ４（Ｂ）のＬレベル区間長｝となるように設定している。これにより、同一時間経過後における実効エージング時間をＲ＞Ｇ＞Ｂとすることが可能になる。従って単純な工程にてエージング処理を精度良く行うことが出来る。
【００８４】
各色ごとに独立した電源線が割り当てられる構成ならば、前述したパルス幅を各色一定もしくは常にＯＮ状態にしたまま独立に電圧を制御しても良い。すなわち各色の電流効率や初期劣化の時間を勘案し、Ｒ、Ｇ、Ｂ異なる電圧値に設定することによりエージング処理を同一時間内に精度良く行うことも可能である。
【００８５】
また色度計を用いることにより、モニタリングした情報を前述の制御線ｐ４（Ｒ），Ｐ４（Ｇ），Ｐ４（Ｂ）に印加するパルス幅や電圧値を適宜変えたりすることで、更に精度を高めたエージング処理を行うことができる。
以上説明したとおり、本発明は、表示状態とエージング状態において異なる駆動方式を実施する。表示状態では電流駆動方式を採用する。駆動トランジスタで制御された電流を有機ＥＬ素子に注入することにより、電源インピーダンスによらない品質の高い駆動が得られる。また、エージング状態では電圧駆動方式を実施することにより短期間のエージングを可能にする。
【図面の簡単な説明】
【００８６】
【図１】本発明の第１実施形態に係わる表示装置の全体構成を示すブロック図である。
【図２】本発明に係る画素の内部構成を示す図である。
【図３】図１に示す列制御回路の内部構成を示す図である。
【図４】図１に示す信号変換回路の内部構成を示す図である。
【図５】図３に示す列制御回路の動作を示すタイミングチャートである。
【図６】図１に示す行制御回路の内部構成を示す図である。
【図７】図６に示す行制御回路の動作を示すタイミングチャートである。
【図８】本発明の第２の実施形態に係る画素の内部構成を示す図である。
【図９】本発明の第３の実施形態に係る画素の内部構成を示す図である。
【図１０】本発明の第３の実施形態に係る図９の第３の制御線ｐ４の動作を示すタイミングチャートである。
【図１１】本発明の第４の実施形態に係る図９の第３の制御線ｐ４の動作を示すタイミングチャートである。
【図１２】有機ＥＬ素子の輝度―時間特性を示す図である。
【符号の説明】
【００８７】
１  有機ＥＬ素子
２  電源線
３  画素
４  信号変換回路
５  第２の電源線
６  列制御回路
７  行制御回路
ＭＮ１、ＭＮ２、ＭＮ５、ＭＮ６、ＭＳ１〜ＭＳｍ、ＭＮ３（１）〜ＭＮ３（ｍ）  ｎ型トランジスタ  
ＭＰ１、ＭＰ２  ｐ型トランジスタ
Ｄｈ１〜Ｄｈｍ、Ｄｖ１〜Ｄｖｎ  レジスタ
【図１】
2010078807.tif 000003
【図２】
2010078807.tif 000004
【図３】
2010078807.tif 000005
【図４】
2010078807.tif 000006
【図５】
2010078807.tif 000007
【図６】
2010078807.tif 000008
【図７】
2010078807.tif 000009
【図８】
2010078807.tif 000010
【図９】
2010078807.tif 000011
【図１０】
2010078807.tif 000012
【図１１】
2010078807.tif 000013
【図１２】
2010078807.tif 000014