(57)【要約】【課題】大規模なコンタクトチェーン又は大規模な配線パターンにおける複数のテスト素子の電気測定を行う際により少ない測定用電極パッドでより短時間に断線箇所の特定を行う。【解決手段】半導体装置では、第ｎ（ｎ≧１）段目の被測定回路のそれぞれには互いに並列に接続された第（ｎ＋１）段目の被測定回路が接続されており、第１段目の被測定回路には測定用電極パッド１０１が接続されており、最後段の被測定回路には測定用電極パッド１０２が接続されている。何れかの被測定回路で断線が発生した場合、断線が発生する被測定回路が異なれば測定用電極パッド１０１と測定用電極パッド１０２との間の総抵抗値が相異なるように、各被測定回路の抵抗値は設定されている。【選択図】  図１
2010003832.tif 000002
【特許請求の範囲】
【請求項１】
第１の測定用電極パッドに一端が接続され、他端が第１段目の分岐用配線の一端に接続された第１段目の第１の被測定回路と、
前記第１段目の分岐用配線における２分岐された他端のうちの一方の端に一端が接続され、他端が第２の測定用電極パッドに接続された第２段目の第２の被測定回路と、
前記第１段目の分岐用配線における２分岐された前記他端のうちの他方の端に一端が接続され、他端が第２の測定用電極パッドに接続された第２段目の第３の被測定回路とを備え、
前記第１の被測定回路、前記第２の被測定回路および前記第３の被測定回路はそれぞれ互いに直列に接続された複数の被測定単位素子を有し、
前記第１の被測定回路、前記第２の被測定回路および前記第３の被測定回路のいずれか一つの被測定回路において断線不良が発生している場合、断線不良が発生している被測定回路が相異なれば前記第１の測定用電極パッドと前記第２の測定用電極パッドとの間の総抵抗値が異なるように、前記第１の被測定回路、前記第２の被測定回路および前記第３の被測定回路のそれぞれの抵抗値が設定されていることを特徴とする半導体装置。
【請求項２】
前記第２の被測定回路及び前記第３の被測定回路と前記第２の測定用電極パッドとの間には、各段において前段の被測定回路から２分岐するツリー状に配列された少なくとも１段以上の複数の被測定回路が設けられており、
前記第１の測定用電極パッドと前記第２の測定用電極パッドとの間に設けられた前記被測定回路のうちの何れか一つで接続不良が発生した場合には、接続不良が発生した前記被測定回路が相異なれば前記総抵抗値が異なるように、前記第１の測定用電極パッドと前記第２の測定用電極パッドとの間に設けられた被測定回路のそれぞれの抵抗値が設定されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記被測定単位素子は、コンタクトプラグ、ビアプラグまたは配線からなり、
前記被測定回路は、コンタクトチェーンまたは配線パターンであることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
請求項１から３の何れか一つに記載の半導体装置を評価する方法であって、
参照用の前記半導体装置に対して、前記第１の測定用電極パッドと前記第２の測定用電極パッドとの間に設けられた複数の被測定回路のそれぞれにおいて断線不良が発生した場合の前記総抵抗値を予め算出する工程（ａ）と、
評価用の前記半導体装置に対して、前記総抵抗値を求める工程（ｂ）と、
前記工程（ｂ）で求めた前記総抵抗値と前記工程（ａ）で算出した前記総抵抗値のそれぞれとを比較して、断線不良が発生した被測定回路を特定する工程（ｃ）とを備えることを特徴とする半導体装置の評価方法。
【請求項５】
前記工程（ｃ）において断線不良が発生したと想定される被測定回路が複数存在する場合に、前記工程（ｃ）において断線不良が発生したと想定される被測定回路のそれぞれに対してレーザーを照射して加熱し、前記総抵抗値の変化量を算出する工程（ｄ）と、
前記工程（ｄ）で得られた前記総抵抗値の変化量をそれぞれ比較して、断線不良が発生した被測定回路を特定する工程（ｅ）とをさらに備えることを特徴とする請求項４に記載の半導体装置の評価方法。
【請求項６】
前記被測定単位素子は、コンタクトプラグ、ビアプラグまたは配線からなり、
前記被測定回路は、コンタクトチェーンまたは配線パターンであることを特徴とする請求項４または５に記載の半導体装置の評価方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線の断線箇所を非破壊で特定できる半導体装置及びその評価方法に関するものである。
【背景技術】
【０００２】
半導体集積回路を搭載したチップの製造においては、半導体集積回路の製造プロセスの状態の管理や特性不良の原因の解析のため、半導体基板上に各回路素子の特性を簡便に測定するテスト素子が形成される。そしてウェハプロセスの終了時に、チップ領域に形成された半導体集積回路が所定の機能を有するかどうかの試験を行うとともに、同一の半導体基板上に形成されたテスト素子の試験を行う。ここでテスト素子の評価結果に異常があった場合には、詳細な評価及び解析により、異常原因を特定する。
【０００３】
また、テスト素子は、半導体基板上に形成された複数のチップを個々に分割するためのスクライブラインと呼ばれる半導体基板上の切断領域に、形成されることが多い。スクライブラインはチップ間を容易に分割するのに十分な幅を必要とするが、一方で１枚のウェハから可能な限り多くのチップを得ることが望ましく、出来るだけスクライブラインの幅を小さくする必要がある。このため、前記のテスト素子が形成される領域の面積は、制限されることになる。さらに、スクライブラインにはテスト素子の測定に用いるテストパッドも形成されるために、測定用電極パッドの数が制限され、多数の測定用電極パッドをスクライブライン上に設けることが困難である。従って、限られた数の測定用電極パッドを効率的に利用できるようにテスト素子を設けることが重要となる。
【０００４】
近年、半導体プロセスの微細化、高性能化及び高集積度化に伴い、ウェハの上に形成される半導体素子の規模は拡大の一途をたどっている。半導体素子の規模が拡大すると共に、プロセスの異常を検出するためのテスト素子もその規模を拡大せざるを得ない。しかし、テスト素子の規模が拡大すると、異常が発生したときにテスト素子の中から異常箇所を特定することが困難となり、異常の原因究明を行うことが難しくなる。
【０００５】
例えば、テスト素子の規模が小さいときには走査型電子顕微鏡等の解析装置を用いて、ウェハを物理的に観察して不具合箇所を特定することが可能であるが、テスト素子の規模が数十万個から数百万個もの大規模になると物理的な解析によって短時間で高精度に不具合箇所を特定することは不可能となる。
【０００６】
そこで、従来技術では、大規模なテスト素子の中から異常箇所を特定する半導体装置検査用ＴＥＧ（Test Element Group）及び半導体装置の検査方法が提案されている（例えば、特許文献１参照）。
【０００７】
図８および図９に、従来のコンタクトプラグまたはビアプラグの導通不良を検出するためのテスト回路を示す。図８はテスト回路の平面図、図９はテスト回路の要部断面図である。従来のテスト回路では、図９に示す上層配線層５と下層配線層６とを接続するコンタクトプラグ７またはビアプラグ７の導通不良を検出するテスト回路（ＴＥＧ）１において、電気配線３の両端に備えられた測定用電極パッド２ａ、２ｂの他に、電気配線３と電気的に接続され、かつ測定用電極パッド２ａ、２ｂとの間に備えられた複数の解析用電極パッド４ａ〜４ｆを有する。複数の解析用電極パッド４ａ〜４ｆ間で適宜電気測定を行うことにより、電気測定が行われる電気配線３の範囲を限定していき、最終的に導通不良箇所を特定する。その後、特定された導通不良箇所に対して走査型電子顕微鏡等の解析装置を用いた物理解析を行い、不良原因を特定する。
【０００８】
このようにして、導通不良が発生しているプラグ７等を実際に走査型電子顕微鏡等で観察する等の解析を行えば、プラグ７等の導通不良発生箇所を早期に見つけ出すことができる。
【特許文献１】特開２００６−０５９８９５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、前述のテスト回路では、解析用電極パッドを配置する必要があり、スクライブラインに形成されるテスト素子の面積は制限されるため、多数の測定用電極パッドをスクライブライン上に設けることが困難である。また、電気測定を複数回実施する必要があり、測定時間が長時間化するという問題がある。
【００１０】
本発明は、上記の課題に鑑み、大規模なコンタクトチェーン又は大規模な配線パターンにおける複数のテスト素子の電気測定を行う際に、より少ない測定用電極パッドでより短時間に断線箇所の特定を行うことができる半導体装置とそれを用いた半導体装置の評価方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記の課題を解決するために、本発明の半導体装置は、第１の測定用電極パッドに一端が接続され、他端が第１段目の分岐用配線の一端に接続された第１段目の第１の被測定回路と、第１段目の分岐用配線における２分岐された他端のうちの一方の端に一端が接続され、他端が第２の測定用電極パッドに接続された第２段目の第２の被測定回路と、第１段目の分岐用配線における２分岐された他端のうちの他方の端に一端が接続され、他端が第２の測定用電極パッドに接続された第２段目の第３の被測定回路とを備えている。第１の被測定回路、第２の被測定回路および第３の被測定回路はそれぞれ互いに直列に接続された複数の被測定単位素子を有し、第１の被測定回路、第２の被測定回路および第３の被測定回路のいずれか一つの被測定回路において断線不良が発生している場合、断線不良が発生している被測定回路が相異なれば第１の測定用電極パッドと第２の測定用電極パッドとの間の総抵抗値が異なるように、第１の被測定回路、第２の被測定回路および第３の被測定回路のそれぞれの抵抗値が設定されている。
【００１２】
本発明の半導体装置では、第２の被測定回路及び第３の被測定回路と第２の測定用電極パッドとの間には、各段において前段の被測定回路から２分岐するツリー状に配列された少なくとも１段以上の複数の被測定回路が設けられており、第１の測定用電極パッドと第２の測定用電極パッドとの間に設けられた被測定回路のうちの何れか一つで接続不良が発生した場合には、接続不良が発生した被測定回路が相異なれば総抵抗値が異なるように、第１の測定用電極パッドと第２の測定用電極パッドとの間に設けられた被測定回路のそれぞれの抵抗値が設定されていることが好ましい。
【００１３】
本発明の半導体装置では、被測定単位素子は、コンタクトプラグ、ビアプラグまたは配線からなり、被測定回路は、コンタクトチェーンまたは配線パターンであることが好ましい。
【００１４】
本発明の半導体装置を評価する方法では、参照用の半導体装置に対して、第１の測定用電極パッドと第２の測定用電極パッドとの間に設けられた複数の被測定回路のそれぞれにおいて断線不良が発生した場合の総抵抗値を予め算出する工程（ａ）と、評価用の半導体装置に対して総抵抗値を求める工程（ｂ）と、工程（ｂ）で求めた総抵抗値と工程（ａ）で算出した総抵抗値のそれぞれとを比較して、断線不良が発生した被測定回路を特定する工程（ｃ）とを備えている。
【００１５】
本発明の半導体装置の評価方法では、工程（ｃ）において断線不良が発生したと想定される被測定回路が複数存在する場合に、工程（ｃ）において断線不良が発生したと想定される被測定回路のそれぞれに対してレーザーを照射して加熱し、総抵抗値の変化量を算出する工程（ｄ）と、工程（ｄ）で得られた総抵抗値の変化量をそれぞれ比較して、断線不良が発生した被測定回路を特定する工程（ｅ）とをさらに備えていることが好ましい。
【００１６】
本発明の半導体装置の評価方法では、被測定単位素子は、コンタクトプラグ、ビアプラグまたは配線からなり、被測定回路は、コンタクトチェーンまたは配線パターンであることが好ましい。
【発明の効果】
【００１７】
本発明に係る半導体装置及びその評価方法によると、断線箇所を特定することが困難な大規模なコンタクトチェーン又は大規模な配線パターンに対して、より少ない測定用電極パッドでより短時間に断線箇所を特定することが可能となるため、短時間で高精度な不良解析を行うことができ、そのため、半導体製造プロセスの不具合による歩留まりの低下に対して早期に対処することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施形態に係る半導体装置について、図面を参照しながら説明する。
【００１９】
図１には、本実施形態に係る半導体装置（テスト回路）の回路構成を示している。
【００２０】
図１に示すように、本実施形態に係るテスト回路は、それぞれが直列に接続された複数の被測定単位素子を含む第１段目の被測定回路（第１段目の第１の被測定回路）１１１と、第１段目の被測定回路１１１と直列に接続された第１段目の分岐用配線２１１と、それぞれが直列に接続された複数の被測定単位素子を含み且つ前記第１段目の分岐用配線２１１に並列に接続された第２段目の被測定回路１２１、１２２と、第２段目の被測定回路（第２段目の第２の被測定回路）１２１と直列に接続された第２段目の分岐用配線２２１と、第２段目の被測定回路（第２段目の第３の被測定回路）１２２と直列に接続された第２段目の分岐用配線２２２と、それぞれが直列に接続された複数の被測定単位素子を含み且つ前記第２段目の分岐用配線２２１に並列に接続された第３段目の被測定回路１３１、１３２と、それぞれが直列に接続された複数の被測定単位素子を含み且つ前記第２段目の分岐用配線２２２に並列に接続された第３段目の被測定回路１３３、１３４とを備え、第３段目以降は上記の関係を維持してツリー状に分岐し、最終的に第ｍ段目の被測定回路１ｍ１〜１ｍｎまで形成された構成を備えており、第１段目の被測定回路１１１の一端には測定用電極パッド（第１の測定用電極パッド）１０１が接続され、第ｍ段目の被測定回路１ｍ１〜１ｍｎの各回路の他端には共通に測定用電極パッド１０２（第２の測定用電極パッド）が接続されている。
【００２１】
別の言い方をすると、本実施形態に係るテスト回路では、測定用電極パッド１０１には第１段目の被測定回路１１１の一端が接続されており、第１段目の被測定回路１１１の他端は第１段目の分岐用配線２１１の一端に接続されている。第１段目の分岐用配線２１１の他端は２つに分岐されており、その一方の端は第２段目の被測定回路１２１の一端に接続され、その他方の端は第２段目の被測定回路１２２の一端に接続されている。第２段目の被測定回路１２１の他端は第２段目の分岐用配線２２１の一端に接続されており、第２段目の分岐用配線２２１の他端は２つに分岐されており、その一方の端は第３段目の被測定回路１３１の一端に接続され、その他方の端は第３段目の被測定回路１３２の一端に接続されている。第３段目の被測定回路１３１の他端は第３段目の分岐用配線２３１の一端に接続され、第３段目の被測定回路１３２の他端は第３段目の分岐用配線２３２の一端に接続されている。
【００２２】
一方、第２段目の被測定回路１２２の他端には第２段目の分岐用配線２２２の一端が接続されており、第２段目の分岐用配線２２２の他端は２つに分岐されており、その一方の端は第３段目の被測定回路１３３の一端に接続され、その他方の端は第３段目の被測定回路１３４の一端に接続されている。第３段目の被測定回路１３３の他端には第３段目の分岐用配線２３３の一端が接続されており、第３段目の被測定回路１３４の他端には第３段目の分岐用配線２３４の一端が接続されている。
【００２３】
そして、第ｍ段目の被測定回路１ｍ１〜１ｍｎ（合計で２（ｍ−１）個）の一端はそれぞれ第（ｍ−１）段目の分岐用配線の他端に接続されており、第ｍ段目の被測定回路１ｍ１〜１ｍｎの他端は一つの測定用電極パッド１０２に接続されている。第（ｍ−１）段目の被測定回路のそれぞれには第ｍ段目の２つの被測定回路が接続されており、別の言い方をすると、第ｍ段目の被測定回路１ｍ１〜１ｍｎは前段である第（ｍ−１）段目の被測定回路から２分岐するツリー状に配列されている。
【００２４】
なお、ここで「一端」は図１における注目する被測定回路の上端であり、「他端」は図１における注目する被測定回路の下端である。
【００２５】
被測定回路１１１、１２１、１２２、・・・、１ｍｎを構成する被測定単位素子は、例えば、図２に示すコンタクトチェーンまたは図３に示す配線パターンであり、任意の規模で構成される。
【００２６】
図２（ａ）にはコンタクトチェーンの平面構成を示し、図２（ｂ）にはその断面構成を示している。ここで、コンタクトチェーンは、上層配線層１１と下層配線層１２とを接続するコンタクト１３またはビア１３の抵抗を評価するパターンである。
【００２７】
図３には配線パターンの平面構成を示している。ここで、配線パターンは、配線層１１の抵抗を評価するパターンである。
【００２８】
ここで、本実施形態に係るテスト回路では、図１において、各被測定回路１１１、１２１、１２２、・・・、１ｍｎのそれぞれにおいて断線が発生した場合のテスト回路全体の総抵抗値（測定用電極パッド１０１と測定用電極パッド１０２との間の抵抗値）を、それぞれＲ１１、Ｒ２１、Ｒ２２、・・・、Ｒｍｎと規定する。このとき、断線が発生した回路はそれぞれ所定の回路のみであると仮定している。
【００２９】
なお、被測定回路１１１、１２１、１２２、・・・、１ｍｎのいずれにも断線箇所が存在しない場合のテスト回路全体の総抵抗値をＲ０と規定する。また、各総抵抗値間の関係は、Ｒ１１≠Ｒ２１≠Ｒ２２≠・・・≠Ｒｍｎ、すなわち、いずれの総抵抗値も互いに異なっている。
【００３０】
このように、本実施形態に係るテスト回路は、断線箇所が相異なるとテスト回路全体の総抵抗値が相異なるように設計されている。そのため、テスト回路全体の総抵抗値を測定すれば断線が発生している被測定回路を特定することができるので、コンタクトチェーンまたは配線パターンが大規模であっても比較的短時間で断線箇所を特定することができる。
【００３１】
また、本実施形態に係るテスト回路では、特許文献１に開示された従来のテスト回路とは異なり、解析用電極パッドは不要である。よって、従来に比べて、テスト回路における測定または解析用の電極パッドの個数を減らすことができる。
【００３２】
次に、本実施形態の半導体装置に係る第１の評価方法について以下に説明する。
【００３３】
図４は、図１に示す本実施形態の半導体装置に係る第１の評価方法の手順を示している。なお、被測定単位素子は図２に示すコンタクトチェーンまたは図３に示す配線パターンであり、上述したように、各被測定回路１１１、１２１、１２２、・・・、１ｍｎのそれぞれにおいて断線が発生した場合のテスト回路全体の総抵抗値をそれぞれＲ１１、Ｒ２１、Ｒ２２、・・・、Ｒｍｎと規定し、また、被測定回路１１１、１２１、１２２、・・・、１ｍｎのいずれにも断線箇所が存在しない場合のテスト回路全体の総抵抗値をＲ０と規定する（工程（ａ））。また、各総抵抗値間の関係は、Ｒ１１≠Ｒ２１≠Ｒ２２≠・・・≠Ｒｍｎである。
【００３４】
まず、ステップＳ１において、測定用電極パッド１０１と測定用電極パッド１０２との間に電圧を印加する。
【００３５】
次に、ステップＳ２において、ステップＳ１の電圧印加によって測定用電極パッド１０１と測定用電極パッド１０２との間に流れる電流値を測定し、測定用電極パッド１０１と測定用電極パッド１０２との間の総抵抗値Ｒｓを算出する（工程（ｂ））。
【００３６】
次に、ステップＳ３において、総抵抗値Ｒｓを用いて断線箇所の特定を行なう（工程（ｃ））。
【００３７】
具体的には、まずステップＳ３０において総抵抗値ＲｓがＲ０であるか否かを判断する。Ｒｓ＝Ｒ０の場合には（Ｙｅｓ）、ステップＳ３１へ進んで被測定回路１１１、１２１、１２２、・・・、１ｍｎのいずれにも断線箇所が存在しないと判断する。一方、Ｒｓ≠Ｒ０の場合には（Ｎｏ）、ステップＳ３２へ進む。
【００３８】
ステップＳ３２では、ＲｓがＲ１１であるか否かを判断する。Ｒｓ＝Ｒ１１の場合には（Ｙｅｓ）、ステップＳ３３へ進んで被測定回路１１１で断線が発生していると判断する。一方、Ｒｓ≠Ｒ１１の場合には（Ｎｏ）、ステップＳ３４へ進む。
【００３９】
ステップＳ３４では、ＲｓがＲ２１であるか否かを判断する。Ｒｓ＝Ｒ２１の場合には（Ｙｅｓ）、ステップＳ３５へ進んで被測定回路１２１で断線が発生していると判断する。一方、Ｒｓ≠Ｒ２１の場合には（Ｎｏ）、ステップＳ３６へ進む。
【００４０】
ステップＳ３６では、ＲｓがＲ２２であるか否かを判断する。Ｒｓ＝Ｒ２２の場合には（Ｙｅｓ）、ステップＳ３７へ進んで被測定回路１２２で断線が発生していると判断する。一方、Ｒｓ≠Ｒ２２の場合には（Ｎｏ）、次のステップへ進む。これ以降は同様にしてＲｓがＲｍｎであるが否かを判断するまで行う（ステップＳｍ）。そして、Ｒｓ＝Ｒｍｎの場合、ステップＳ（ｍ＋１）へ進んで被測定回路１ｍｎで断線が発生していると判断する。このようにして、ステップＳ２で算出された総抵抗の大きさを用いて断線が発生している被測定回路を特定することができる。
【００４１】
このような手順で評価すれば、断線が発生した被測定回路が特定された時点でそれ以降の評価ステップが不要となるため、断線が発生した被測定回路の配置場所にも因るが、従来技術に比較して評価時間を短くすることができる。
【００４２】
以下に、本実施形態に係る半導体装置の被測定回路における各抵抗値の設定方法について、図５に示すテスト回路を参照しながら説明する。ただし、ここでは説明の簡略化のため、テスト回路は第１〜第３段目の被測定回路を有していると仮定する。
【００４３】
被測定回路１１１、１２１、１２２、１３１、１３２、１３３、１３４における抵抗値をそれぞれｒ１１、ｒ２１、ｒ２２、ｒ３１、ｒ３２、ｒ３３、ｒ３４とすると、被測定回路１１１、１２１、１２２、１３１、１３２、１３３、１３４で断線が発生した場合のテスト回路全体での総抵抗値Ｒ１１、Ｒ２１、Ｒ２２、Ｒ３１、Ｒ３２、Ｒ３３、Ｒ３４は、それぞれ以下の式で表される。
【００４４】
Ｒ１１＝∞
Ｒ２１＝ｒ１１＋（ｒ２２*ｒ３３＋ｒ３３*ｒ３４＋ｒ３４*ｒ２２）／（ｒ３３＋ｒ３４）
Ｒ２２＝ｒ１１＋（ｒ２１*ｒ３１＋ｒ３１*ｒ３２＋ｒ３２*ｒ２１）／（ｒ３１＋ｒ３２）
Ｒ３１＝ｒ１１＋１／{［1／（ｒ１１＋ｒ３２）］＋［１／Ｒ２１］}
Ｒ３２＝ｒ１１＋１／{［1／（ｒ１１＋ｒ３１）］＋［１／Ｒ２１］}
Ｒ３３＝ｒ１１＋１／{［1／（ｒ１１＋ｒ３４）］＋［１／Ｒ２２］}
Ｒ３４＝ｒ１１＋１／{［1／（ｒ１１＋ｒ３３）］＋［１／Ｒ２２］}
ここで、例えば、被測定回路１１１の抵抗値ｒ１１が他の抵抗値に比べて非常に大きい場合、被測定回路１２１〜１３４の抵抗値ｒ２１〜ｒ３４が互いに異なる場合でも、抵抗値ｒ２１〜ｒ３４がテスト回路全体の総抵抗値Ｒ２１〜Ｒ３４に与える影響は小さくなるため、テスト回路全体の総抵抗値Ｒ２１〜Ｒ３４の相互の差は小さくなる。Ｒ２１〜Ｒ３４の総抵抗値の差が小さくなると、断線箇所が存在する被測定回路を特定することが困難になる。そのため、被測定回路１２１〜１３４の抵抗値ｒ２１〜ｒ３４が総抵抗Ｒ２１〜Ｒ３４へ与える影響を大きくするため、ｒ１ｎ≦ｒ２ｎ≦ｒ３ｎ（ｎは自然数）の関係が成立することが望ましい。また、ｒｍｎ≠ｒｍｎ＋１（ｍ、ｎは自然数）、すなわち、隣り合う被測定回路は互いに異なる抵抗値であることが望ましい。
【００４５】
各被測定回路の抵抗値をこのように設定することにより、各々の被測定回路に断線が発生した場合のテスト回路の総抵抗値の差を大きくすることができ、その結果、断線が発生している被測定回路の特定が容易になる。
【００４６】
例えば、ｒ１１＝５０Ω、ｒ２１＝１００Ω、ｒ２２＝２００Ω、ｒ３１＝４００Ω、ｒ３２＝８００Ω、ｒ３３＝４００Ω、ｒ３４＝８００Ωと規定すると、Ｒ０＝２５５Ω、Ｒ１１＝∞、Ｒ２１＝５１７、Ｒ２２＝４１７、Ｒ３１＝３５７、Ｒ３２＝２９１、Ｒ３３＝３１８、Ｒ３４＝２７８となり、各々の被測定回路に断線が発生した場合のテスト回路の総抵抗値が互いに異なり、断線箇所が存在する被測定回路を容易に特定することができる。
【００４７】
ここで、測定器におけるばらつきは精度及び確度から最大１％ 、また配線加工におけるばらつきを５％と見積もると、互いの抵抗値間では６％以上の抵抗値差を有するため、測定器による検出には十分な差であり、断線箇所が存在する被測定回路を容易に特定することができる。
【００４８】
このように、本実施形態の半導体装置及びその第１の評価方法によると、テスト回路全体の総抵抗値を一回測定すれば、大規模なコンタクトチェーン等に発生した断線箇所を特定することができる。よって、本実施形態の半導体装置及びその第１の評価方法では、大規模なコンタクトチェーン等に発生した断線箇所を短時間で容易に特定することができるため、短時間で不具合の原因を特定することが可能となる。
【００４９】
また、本実施形態の第１の評価方法によると、テスト回路全体の総抵抗値を測定すれば断線箇所を特定することができるため、テスト回路を破壊することなく断線箇所を特定することができる。
【００５０】
次に、本実施形態の半導体装置に係る第２の評価方法について以下に説明する。
【００５１】
図６は、図１に示す本実施形態の半導体装置に係る第２の評価方法の手順を示している。なお、被測定単位素子は図２に示すコンタクトチェーンまたは図３に示す配線パターンであり、上述したように、被測定回路１１１、１２１、１２２、・・・、１ｍｎのそれぞれにおいて断線が発生した場合のテスト回路全体の総抵抗値をそれぞれＲ１１、Ｒ２１、Ｒ２２、・・・、Ｒｍｎと規定し、また、各被測定回路１１１、１２１、１２２、・・・、１ｍｎのいずれにも断線箇所が存在しない場合のテスト回路全体の総抵抗値をＲ０と規定する（工程（ａ））。また、各総抵抗値間の関係は、Ｒ１１≠Ｒ２１≒Ｒ２２≠・・・≠Ｒｍｎである。つまり、第１の評価方法と同じく、断線箇所が相異なるとテスト回路全体の総抵抗値が相異なるようにテスト回路は設計されている。
【００５２】
本実施形態の第２の評価方法は、第１の評価方法とは異なり、総抵抗値Ｒ２１とＲ２２とがほぼ等しい値（測定器での検知範囲以下の差）である場合を想定している。
【００５３】
まず、ステップＳ１において、測定用電極パッド１０１と測定用電極パッド１０２との間に電圧を印加する。
【００５４】
次に、ステップＳ２において、ステップＳ１の電圧印加によって測定用電極パッド１０１と測定用電極パッド１０２との間に流れる電流値を測定し、測定用電極パッド１０１と測定用電極パッド１０２との間の総抵抗値Ｒｓを算出する（工程（ｂ））。
【００５５】
次に、ステップＳ３において、総抵抗値Ｒｓを用いて断線箇所の特定を行なう（工程（ｃ））。
【００５６】
具体的には、まずステップＳ３０において総抵抗値ＲｓがＲ０であるか否かを判断し、Ｒｓ＝Ｒ０の場合には（Ｙｅｓ）ステップＳ３１へ進んで被測定回路１１１、１２１、１２２、・・・、１ｍｎのいずれにも断線箇所が存在しないと判断し、Ｒｓ≠Ｒ０の場合には（Ｎｏ）ステップＳ３２へ進む。
【００５７】
ステップＳ３２では、ＲｓがＲ１１であるか否かを判断し、Ｒｓ＝Ｒ１１の場合には（Ｙｅｓ）ステップＳ３３へ進んで被測定回路１１１で断線が発生していると判断し、Ｒｓ≠Ｒ１１の場合には（Ｎｏ）ステップＳ３４へ進む。
【００５８】
ステップＳ３４では、ＲｓがＲ２１であるか否かを判断し、Ｒｓ≠Ｒ２１の場合には（Ｎｏ）ステップＳ３６へ進む。
【００５９】
ステップＳ３６では、ＲｓがＲ２２であるか否かを判断し、Ｒｓ≠Ｒ２２の場合には（Ｎｏ）次のステップへ進む。これ以降は同様にしてＲｓがＲｍｎであるが否かを判断するまで行う（ステップＳｍ）。そして、Ｒｓ＝Ｒｍｎの場合、ステップＳ（ｍ＋１）へ進んで被測定回路１ｍｎで断線が発生していると判断する。
【００６０】
ただし、本実施形態では、総抵抗値ＲｓがＲ２１またはＲ２２の場合には、Ｒ２１≒Ｒ２２であるため、被測定回路１２１及び被測定回路１２２のいずれかに断線箇所が存在すると判定されるものの、そのいずれで断線が発生しているのかは区別できない。
【００６１】
そこで、総抵抗値ＲｓがＲ２１またはＲ２２となり断線箇所を特定できない場合、言い換えると、ステップＳ３４においてＲｓ＝Ｒ２１の場合（Ｙｅｓ）及びステップＳ３６においてＲｓ＝Ｒ２２の場合（Ｙｅｓ）、ステップ４へ進む。
【００６２】
ステップ４において、レーザー照射によって被測定回路１２１及び被測定回路１２２を順に局所加熱する。ここで、レーザーは赤外線レーザーであることが好ましい。赤外線レーザーであれば、Ｓｉ基板を透過し易いため、Ｓｉ基板の裏面からの局所加熱が可能となるからである。
【００６３】
次に、ステップＳ５において、レーザー照射状態で測定用電極パッド１０１と測定用電極パッド１０２との間に電圧印加してテスト回路に流れる電流値を測定し、測定用電極パッド１０１と測定用電極パッド１０２との間の総抵抗値Ｒｔ２１及びＲｔ２２を求める（工程（ｄ））。ここで、Ｒｔ２１は被測定回路１２１を局所加熱した際のテスト回路全体の総抵抗値であり、Ｒｔ２２は被測定回路１２１を局所加熱した際のテスト回路全体の総抵抗値である。
【００６４】
次に、ステップＳ６において、局所加熱していない場合の総抵抗ＲｓとＲｔ２１との差ΔＲ２１（＝Ｒｔ２１−Ｒｓ）及び局所加熱していない場合の総抵抗ＲｓとＲｔ２２との差ΔＲ２２（＝Ｒｔ２２−Ｒｓ）を用いて、被測定回路１２１及び被測定回路１２２のいずれで断線が発生しているのかを判別する（工程（ｅ））。
【００６５】
例えば、銅配線の場合、比抵抗は０．４％／℃であり、温度上昇と共に抵抗値が増大する。つまり、加熱された被測定回路に断線箇所が存在しない場合、電流経路である被測定回路の抵抗が上昇するためΔＲ（＝（局所加熱時のテスト回路全体の抵抗値）−（局所加熱していない時のテスト回路全体の抵抗値））は大きくなる。一方、加熱された被測定回路に断線箇所が存在する場合、断線箇所が存在する被測定回路は電流経路にはならないため、局所的に加熱しても被測定回路の抵抗はほとんど変化せず、よって、ΔＲは小さくなる。
【００６６】
したがって、まずステップＳ６１においてΔＲ２１とΔＲ２２との大小を比較する。そして、ΔＲ２１＜ΔＲ２２の場合には（Ｙｅｓ）ステップＳ６２へ進んで被測定回路１２１に断線箇所が存在すると判断し、ΔＲ２１＞ΔＲ２２の場合には（Ｎｏ）ステップＳ６３へ進んで被測定回路１２２に断線箇所が存在すると判断する。
【００６７】
このように、本実施形態の半導体装置及びその第２の評価方法によると、上記第１の評価方法では断線箇所を特定することが難しい場合であっても、上記第１の評価方法により断線が発生していると疑われた被測定回路を局所的に加熱して総抵抗値を再度測定することにより、断線箇所を特定することができる。よって、本実施形態の半導体装置及びその第２の評価方法では、短時間で不具合の原因を特定することが可能となる。
【００６８】
また、本実施形態の第２の評価方法では、レーザを照射して特定の被測定回路を局所的に加熱するが、このようなレーザ照射ではテスト回路の破壊を防止することができるので、第１の評価方法と同じくテスト回路を破壊することなく断線箇所を特定することができる。
【００６９】
なお、本実施形態に係る半導体装置の被測定回路（コンタクトチェーン）として図７に示すダブルコンタクトチェーンを採用しても構わない。図７（ａ）はダブルコンタクトチェーンの平面構成を示し、図７（ｂ）はその断面構成を示している。ここでは、上層配線層１１と下層配線層１２とを接続する２個のコンタクト１３，１３または２個のビア１３，１３の抵抗を評価するパターンである。
【００７０】
このような構成では、断線が発生した被測定素子を容易に特定することができ、半導体製造プロセスの不具合工程を容易に特定することができるとともに、少ない測定用パッド数で多数の被測定素子（コンタクトプラグまたはビアプラグ）を配置することが可能となり、限られたスクライブライン領域をより有効に活用することができる。
【産業上の利用可能性】
【００７１】
以上説明したように、本発明の半導体装置及びその評価方法は、大規模なコンタクトチェーン又は大規模な配線パターンにおける複数のテスト素子の電気測定を行う際に、より少ない測定用電極パッドでより短時間に断線箇所の特定を行うことができるものであり、特に、配線の断線箇所を非破壊で特定できる半導体装置及びその評価方法として有用である。
【図面の簡単な説明】
【００７２】
【図１】本発明の実施形態に係る半導体装置の回路構成を示す回路図である。
【図２】本発明の実施形態に係る半導体装置の被測定素子を示す図であり、（ａ）は平面図であり、（ｂ）は断面図である。
【図３】本発明の実施形態に係る半導体装置の被測定素子を示す平面図である。
【図４】本発明の実施形態に係る半導体装置の第１の評価方法の手順を示す図である。
【図５】本発明の実施形態に係る半導体装置の回路構成の一例を示す回路図である。
【図６】本発明の実施形態に係る半導体装置の第２の評価方法の手順を示す図である。
【図７】本発明の実施形態に係る半導体装置の被測定素子を示す図であり、（ａ）は平面図であり、（ｂ）は断面図である。
【図８】従来例に係る半導体装置を示す図である。
【図９】従来例に係る半導体装置のテストパターンを示す断面図である。
【符号の説明】
【００７３】
１１              上層配線層 
１２              下層配線層 
１３              コンタクト又はビア 
１０１            測定用電極パッド （第１の測定用電極パッド）
１０２            測定用電極パッド （第２の測定用電極パッド）
１１１            第１段目の被測定回路（第１段目の第１の被測定回路）
１２１            第２段目の被測定回路（第２段目の第２の被測定回路）
１２２            第２段目の被測定回路（第２段目の第３の被測定回路）
１３１，１３２，１３３，１３４      第３段目の被測定回路
１ｍ１〜１ｍｎ    第ｍ段目の被測定回路
２１１            第１段目の分岐用配線 
２２１，２２２    第２段目の分岐用配線 
２３１，２３２，２３３，２３４      第３段目の分岐用配線 
【図１】
2010003832.tif 000003
【図２】
2010003832.tif 000004
【図３】
2010003832.tif 000005
【図４】
2010003832.tif 000006
【図５】
2010003832.tif 000007
【図６】
2010003832.tif 000008
【図７】
2010003832.tif 000009
【図８】
2010003832.tif 000010
【図９】
2010003832.tif 000011