(57)【要約】【課題】回路シミュレーションに要する時間を短縮することができ、閾値電圧ミスマッチによる回路の特性ばらつきが最大となる閾値電圧ミスマッチ条件でのシミュレーションを確実に実行できる。【解決手段】回路シミュレータ３８は、回路に含まれるトランジスタＭ１、Ｍ２からなるペアトランジスタの閾値電圧ミスマッチの管理上限値の１／２をαとしたときに、Ｍ１の閾値電圧シフト量を示すインスタンスパラメータ(delvto)に＋αを指定し、Ｍ２のdelvtoに−αを指定したネットリストを用いて第１回目の回路動作のシミュレーションを行い、Ｍ１のdelvtoに−αを指定し、Ｍ２のdelvtoに＋αを指定したネットリストを用いて第２回目の回路動作のシミュレーションを行い、判定部４２は、回路シミュレータ３８による第１回目及び第２回目の回路動作のシミュレーションの結果と予め定められた目標値とを比較して、回路が正常に動作するか否かを判定する。【選択図】図２
2010170180.tif 000002
【特許請求の範囲】
【請求項１】
電気的に相関性を有する一対のトランジスタを含む回路の接続状態を表すネットリストであって、前記一対のトランジスタのサイズに関するパラメータを指定すると共に、前記一対のトランジスタの閾値電圧ミスマッチの管理上限値の１／２をαとしたときに、前記一対のトランジスタの一方の閾値電圧シフト量を示すインスタンスパラメータに＋αを指定し、前記一対のトランジスタの他方の前記インスタンスパラメータに−αを指定したネットリストを用いて第１回目の回路動作のシミュレーションを行い、前記サイズに関するパラメータを変更することなく、前記一対のトランジスタの一方の前記インスタンスパラメータに−αを指定し、前記一対のトランジスタの他方の前記インスタンスパラメータに＋αを指定したネットリストを用いて第２回目の回路動作のシミュレーションを行うシミュレーション手段と、
前記シミュレーション手段による前記第１回目及び第２回目の回路動作のシミュレーションの結果と予め定められた目標値とを比較して、前記回路が正常に動作するか否かを判定する判定手段と、
を備えた回路検証装置。
【請求項２】
電気的に相関性を有する一対のトランジスタを含む回路の接続状態を表すネットリストであって、前記一対のトランジスタのサイズに関するパラメータを指定すると共に、前記一対のトランジスタの閾値電圧ミスマッチの管理上限値の１／２をαとし、予め定められた設計マージンをβとしたときに、前記一対のトランジスタの一方の閾値電圧シフト量を示すインスタンスパラメータに＋（α＋β）を指定し、前記一対のトランジスタの他方の前記インスタンスパラメータに−（α＋β）を指定したネットリストを用いて第１回目の回路動作のシミュレーションを行い、前記サイズに関するパラメータを変更することなく、前記一対のトランジスタの一方の前記インスタンスパラメータに−（α＋β）を指定し、前記一対のトランジスタの他方の前記インスタンスパラメータに＋（α＋β）を指定したネットリストを用いて第２回目の回路動作のシミュレーションを行うシミュレーション手段と、
前記シミュレーション手段による前記第１回目及び第２回目の回路動作のシミュレーションの結果と予め定められた目標値とを比較して、前記回路が正常に動作するか否かを判定する判定手段と、
を備えた回路検証装置。
【請求項３】
コンピュータを、
電気的に相関性を有する一対のトランジスタを含む回路の接続状態を表すネットリストであって、前記一対のトランジスタのサイズに関するパラメータを指定すると共に、前記一対のトランジスタの閾値電圧ミスマッチの管理上限値の１／２をαとしたときに、前記一対のトランジスタの一方の閾値電圧シフト量を示すインスタンスパラメータに＋αを指定し、前記一対のトランジスタの他方の前記インスタンスパラメータに−αを指定したネットリストを用いて第１回目の回路動作のシミュレーションを行い、前記サイズに関するパラメータを変更することなく、前記一対のトランジスタの一方の前記インスタンスパラメータに−αを指定し、前記一対のトランジスタの他方の前記インスタンスパラメータに＋αを指定したネットリストを用いて第２回目の回路動作のシミュレーションを行うシミュレーション手段、および
前記シミュレーション手段による前記第１回目及び第２回目の回路動作のシミュレーションの結果と予め定められた目標値とを比較して、前記回路が正常に動作するか否かを判定する判定手段、
として機能させるためのプログラム。
【請求項４】
コンピュータを、
電気的に相関性を有する一対のトランジスタを含む回路の接続状態を表すネットリストであって、前記一対のトランジスタのサイズに関するパラメータを指定すると共に、前記一対のトランジスタの閾値電圧ミスマッチの管理上限値の１／２をαとし、予め定められた設計マージンをβとしたときに、前記一対のトランジスタの一方の閾値電圧シフト量を示すインスタンスパラメータに＋（α＋β）を指定し、前記一対のトランジスタの他方の前記インスタンスパラメータに−（α＋β）を指定したネットリストを用いて第１回目の回路動作のシミュレーションを行い、前記サイズに関するパラメータを変更することなく、前記一対のトランジスタの一方の前記インスタンスパラメータに−（α＋β）を指定し、前記一対のトランジスタの他方の前記インスタンスパラメータに＋（α＋β）を指定したネットリストを用いて第２回目の回路動作のシミュレーションを行うシミュレーション手段、および
前記シミュレーション手段による前記第１回目及び第２回目の回路動作のシミュレーションの結果と予め定められた目標値とを比較して、前記回路が正常に動作するか否かを判定する判定手段、
として機能させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路動作を検証する回路検証装置、およびプログラムに関するものである。
【背景技術】
【０００２】
従来、カレントミラー回路や差動増幅回路など、電気的特性の整合性を考慮する一対のトランジスタ（ペアトランジスタ）を含んで構成されるＭＯＳアナログ回路を設計する際には、まず、回路トポロジ（接続状態）を決定した後に、ペアトランジスタ間の閾値電圧ミスマッチ（差）を考慮しない条件で回路の最適化および検証を行い、次に、ペアトランジスタ間の閾値電圧ミスマッチによって生じる回路の特性ばらつきをモンテカルロ法などの統計的解析手法によって検証していた。以下、図を用いて従来の手法を説明する。
【０００３】
図５は、従来の回路検証手法の流れを示すフローチャートである。ステップ１００では、まず、決定した回路トポロジを示す回路図の情報を取得し、当該回路図に示される回路の接続状態を示すネットリストを作成する。このとき、該ネットリストに、回路におけるトランジスタの最適なサイズを定義し（最適化）、更に、コーナー条件（プロセス、電圧、温度等）をシミュレーション制御コマンドとして指定する。該ネットリストに基づいて電子回路のシミュレータ（例えば、SPICE（Simulation Program with Integrated Circuit Emphasis）シミュレータ）による回路シミュレーションを行い、回路動作を検証する。ここでは、ペアトランジスタ間の閾値電圧ミスマッチを考慮せずにシミュレーションが行われる。
【０００４】
ステップ１０２では、電子回路シミュレータによるシミュレーション結果を判定する。ここで、回路動作に問題があると判定した場合には（ステップ１０２、ＮＧ）、ステップ１００に戻って、トランジスタサイズを変更して、再度ネットリストを作成して回路シミュレーションを行い、回路動作を検証する。
【０００５】
一方、ステップ１０２で、回路動作に問題が無いと判定した場合には、ステップ１０４で、上記ステップ１０２で問題が無いと判定されたネットリストに対して、乱数を用いて閾値電圧を変化させ何度もシミュレーションする（統計的にシミュレーションする）。すなわち、ここではじめて、ペアトランジスタ間の閾値電圧ミスマッチを考慮したシミュレーションが行われる。
【０００６】
ステップ１０６では、ステップ１０４における統計解析処理の解析結果を判定する。ここで、回路動作に問題があると判定した場合には、ステップ１００に戻って、再度上記処理を繰り返す。すなわち、ステップ１０６で回路動作に問題無しと判定されるまで、ステップ１００〜ステップ１０６までの処理が繰り返される。
【０００７】
なお、下記特許文献１には、半導体集積回路のタイミング解析方法が開示されている。この解析方法においても、モンテカルロ法を用いた統計的な回路シミュレーションが行われている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００８−１１２４０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、前述の特許文献１に例示されているような統計的解析手法、モンテカルロ法を用いた回路シミュレーション（以下、モンテカルロシミュレーションと称する）を用いると、回路の特性ばらつきの最大値を把握するためには、数千程度の閾値電圧ミスマッチ条件でのモンテカルロシミュレーションの実行が必要となる。これに伴い、回路検証に要する時間が増加する。また、モンテカルロシミュレーションの結果が設計目標値に未達となった場合は、回路の最適化および検証工程への手戻りが発生するが、これにより再度上記のように回路検証が行われ、結果として回路設計に要する時間が増加する。また、乱数を発生させて検証するモンテカルロシミュレーションを適用した場合には、回路の特性ばらつきが最大となるペアトランジスタの閾値電圧ミスマッチ条件でのシミュレーションが漏れる可能性がある。
【００１０】
本発明は、上述した課題を解決するために提案されたものであり、回路シミュレーションに要する時間を短縮することができ、閾値電圧ミスマッチによる回路の特性ばらつきが最大となる閾値電圧ミスマッチ条件でのシミュレーションを確実に実行できる回路検証装置及びプログラムを提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、請求項１に記載の回路検証装置は、電気的に相関性を有する一対のトランジスタを含む回路の接続状態を表すネットリストであって、前記一対のトランジスタのサイズに関するパラメータを指定すると共に、前記一対のトランジスタの閾値電圧ミスマッチの管理上限値の１／２をαとしたときに、前記一対のトランジスタの一方の閾値電圧シフト量を示すインスタンスパラメータに＋αを指定し、前記一対のトランジスタの他方の前記インスタンスパラメータに−αを指定したネットリストを用いて第１回目の回路動作のシミュレーションを行い、前記サイズに関するパラメータを変更することなく、前記一対のトランジスタの一方の前記インスタンスパラメータに−αを指定し、前記一対のトランジスタの他方の前記インスタンスパラメータに＋αを指定したネットリストを用いて第２回目の回路動作のシミュレーションを行うシミュレーション手段と、前記シミュレーション手段による前記第１回目及び第２回目の回路動作のシミュレーションの結果と予め定められた目標値とを比較して、前記回路が正常に動作するか否かを判定する判定手段と、を備えている。
【００１２】
ここで、閾値電圧ミスマッチの管理上限値とは、予め定められた閾値電圧ミスマッチの許容値をいう。請求項１の発明では、ペアトランジスタ間の閾値電圧ミスマッチが最大となる２つの条件で回路動作のシミュレーションを行うことで統計的解析手法のシミュレーションを行うことなく閾値電圧ミスマッチを考慮した回路シミュレーションを行うことができるため、回路シミュレーション全体に要する時間を短縮することができる。また、これにより、回路特性ばらつきが最大となる閾値電圧ミスマッチ条件での回路動作のシミュレーションを確実に行うことができる。
【００１３】
請求項２に記載の回路検証装置は、電気的に相関性を有する一対のトランジスタを含む回路の接続状態を表すネットリストであって、前記一対のトランジスタのサイズに関するパラメータを指定すると共に、前記一対のトランジスタの閾値電圧ミスマッチの管理上限値の１／２をαとし、予め定められた設計マージンをβとしたときに、前記一対のトランジスタの一方の閾値電圧シフト量を示すインスタンスパラメータに＋（α＋β）を指定し、前記一対のトランジスタの他方の前記インスタンスパラメータに−（α＋β）を指定したネットリストを用いて第１回目の回路動作のシミュレーションを行い、前記サイズに関するパラメータを変更することなく、前記一対のトランジスタの一方の前記インスタンスパラメータに−（α＋β）を指定し、前記一対のトランジスタの他方の前記インスタンスパラメータに＋（α＋β）を指定したネットリストを用いて第２回目の回路動作のシミュレーションを行うシミュレーション手段と、前記シミュレーション手段による前記第１回目及び第２回目の回路動作のシミュレーションの結果と予め定められた目標値とを比較して、前記回路が正常に動作するか否かを判定する判定手段と、を備えている。
【００１４】
このような構成によれば、請求項１に記載した発明よりも設計マージン分だけ厳しい条件で回路シミュレーションが行われる。すなわち、請求項２の発明では、設計マージンを見込んだ状態でペアトランジスタ間の閾値電圧ミスマッチが最大となる２つの条件で回路動作のシミュレーションを行うことで統計的解析手法のシミュレーションを行うことなく閾値電圧ミスマッチを考慮した回路シミュレーションを行うことができるため、回路シミュレーション全体に要する時間を短縮することができる。また、設計マージンを見込んだ状態で回路特性ばらつきが最大となる閾値電圧ミスマッチ条件での回路動作のシミュレーションを確実に行うことができる。
【００１５】
請求項３に記載の発明は、コンピュータを、電気的に相関性を有する一対のトランジスタを含む回路の接続状態を表すネットリストであって、前記一対のトランジスタのサイズに関するパラメータを指定すると共に、前記一対のトランジスタの閾値電圧ミスマッチの管理上限値の１／２をαとしたときに、前記一対のトランジスタの一方の閾値電圧シフト量を示すインスタンスパラメータに＋αを指定し、前記一対のトランジスタの他方の前記インスタンスパラメータに−αを指定したネットリストを用いて第１回目の回路動作のシミュレーションを行い、前記サイズに関するパラメータを変更することなく、前記一対のトランジスタの一方の前記インスタンスパラメータに−αを指定し、前記一対のトランジスタの他方の前記インスタンスパラメータに＋αを指定したネットリストを用いて第２回目の回路動作のシミュレーションを行うシミュレーション手段、および前記シミュレーション手段による前記第１回目及び第２回目の回路動作のシミュレーションの結果と予め定められた目標値とを比較して、前記回路が正常に動作するか否かを判定する判定手段、として機能させるためのプログラムである。
【００１６】
このようなプログラムによっても、請求項１と同様に作用するため、請求項１と同様の効果が得られる。
【００１７】
請求項４の発明は、コンピュータを、電気的に相関性を有する一対のトランジスタを含む回路の接続状態を表すネットリストであって、前記一対のトランジスタのサイズに関するパラメータを指定すると共に、前記一対のトランジスタの閾値電圧ミスマッチの管理上限値の１／２をαとし、予め定められた設計マージンをβとしたときに、前記一対のトランジスタの一方の閾値電圧シフト量を示すインスタンスパラメータに＋（α＋β）を指定し、前記一対のトランジスタの他方の前記インスタンスパラメータに−（α＋β）を指定したネットリストを用いて第１回目の回路動作のシミュレーションを行い、前記サイズに関するパラメータを変更することなく、前記一対のトランジスタの一方の前記インスタンスパラメータに−（α＋β）を指定し、前記一対のトランジスタの他方の前記インスタンスパラメータに＋（α＋β）を指定したネットリストを用いて第２回目の回路動作のシミュレーションを行うシミュレーション手段、および前記シミュレーション手段による前記第１回目及び第２回目の回路動作のシミュレーションの結果と予め定められた目標値とを比較して、前記回路が正常に動作するか否かを判定する判定手段、として機能させるためのプログラムである。
【００１８】
このようなプログラムによっても、請求項２と同様に作用するため、請求項２と同様の効果が得られる。
【発明の効果】
【００１９】
以上説明したように本発明によれば、回路シミュレーションに要する時間を短縮することができ、閾値電圧ミスマッチによる回路の特性ばらつきが最大となる閾値電圧ミスマッチ条件でのシミュレーションを確実に実行できる、という効果を奏する。
【図面の簡単な説明】
【００２０】
【図１】実施の形態に係る回路検証装置としてのコンピュータのハードウェア構成の概略を示す図である。
【図２】図１に示すハードウェア資源により実現される回路検証装置の機能的な構成を示すブロック図である。
【図３】回路検証装置で実行される回路動作検証の流れを示すフローチャートである。
【図４】（Ａ）は、オペアンプの回路図の一例であって、（Ｂ）は、（Ａ）の回路図に基づいて作成されたＳＰＩＣＥシミュレータ用のネットリストから、該オペアンプの差動入力部のペアトランジスタを構成するＭＯＳトランジスタＭ１、Ｍ２を記述した部分を抽出したものである。
【図５】従来の回路検証手法の流れを示すフローチャートである。
【発明を実施するための形態】
【００２１】
以下、本発明の一実施形態について図面を参照しながら説明する。
【００２２】
図１は、本実施の形態に係る回路検証装置としてのコンピュータのハードウェア構成の概略を示す図である。以下、このコンピュータを、回路検証装置１０と呼称する。
【００２３】
回路検証装置１０は、ＣＰＵ（Central Processing Unit）１２、ＲＡＭ（Random Access Memory）１４、ＲＯＭ（Read Only Memory）１６、Ｉ／Ｏ（入出力）インタフェース１８、及び通信インタフェース２０を備え、それらはバス２２を介して相互に接続されている。
【００２４】
Ｉ／Ｏインタフェース１８には、ＨＤＤ（ハードディスクドライブ）２４、操作部２６、及び表示部２８が接続されている。ＨＤＤ２４は、内蔵されたハードディスクに対してデータを読み書きする。操作部２６は、キーボードやマウス等を備えている。利用者の操作により様々な情報や指令が回路検証装置１０に入力される。表示部２８は、液晶ディスプレイ、ＣＲＴディスプレイ等からなり、ＣＰＵ１２からの指示により画像等の情報を表示する。
【００２５】
また、通信インタフェース２０は、通信回線やＬＡＮ等のネットワークに接続されている。回路検証装置１０は、通信インタフェース２０を介して、該ネットワークに接続された他の端末と相互に情報をやりとりする。
【００２６】
ＣＰＵ１２は、ＲＯＭ１６やＨＤＤ２４等に記憶されたプログラムを実行する。ＲＡＭ１４は、通信インタフェース２０を介して他の端末から入力されたデータや利用者の操作により入力されたデータを一時的に記憶するための記憶部として利用される他、ＣＰＵ１２のプログラム実行時のワークメモリとしても利用される。
【００２７】
なお、ＣＰＵ１２が実行するプログラムが記憶される記録媒体は、上記ＲＯＭ１６やＨＤＤ２４等に限定されず、ＣＤ−ＲＯＭドライブやＦＤドライブであってもよいし、例えば、図示は省略するが、ＤＶＤディスク、光磁気ディスク、ＩＣカードなどの可搬型記録媒体や回路検証装置１０の外部に備えられたＨＤＤ等の記憶装置等であってもよく、さらにまたネットワークを介して接続されたデータベース、或いは他のコンピュータシステム並びにそのデータベースや、更に電気通信回線上の搬送波のような伝送媒体であってもよい。
【００２８】
図２は、図１に示すハードウェア資源により実現される回路検証装置１０の機能的な構成を示すブロック図である。
【００２９】
図２に示すように、回路検証装置１０は、回路図データ記憶部３０、閾値電圧ミスマッチ特性記憶部３２、ネットリスト作成部３４、ネットリストデータ記憶部３６、回路シミュレータ３８、シミュレーション結果データ記憶部４０、及び判定部４２を備えている。
【００３０】
回路図データ記憶部３０、閾値電圧ミスマッチ特性記憶部３２、ネットリストデータ記憶部３６、及びシミュレーション結果データ記憶部４０は、例えば、ＲＡＭ１４やＨＤＤ２４等により構成されている。また、ネットリスト作成部３４、回路シミュレータ３８、及び判定部４２は、ＣＰＵ１２がＲＯＭ１６やＨＤＤ２４等に記憶されたプログラムを実行することにより実現される機能である。
【００３１】
回路図データ記憶部３０には、回路図を表すデータ（回路図データ）が記憶される。例えば、ＣＡＤ（Computer Aided Design）システムを用いて作成された電子回路のＣＡＤデータとしてもよい。
【００３２】
閾値電圧ミスマッチ特性記憶部３２には、回路図データ記憶部３０に記憶されている回路図データが表す回路に含まれるペアトランジスタの閾値電圧ミスマッチ（差）の管理上限値を示すデータが記憶されている。ペアトランジスタは、カレントミラー回路や差動増幅回路などに用いられる、電気的に相関性を有する一対のトランジスタをいう（図４（Ａ）も参照）。ペアトランジスタは、互いに電気的特性がずれると回路全体に影響が出るため、電気的なマッチングを考慮する必要がある。
【００３３】
なお、閾値電圧ミスマッチの管理上限値とは、予め定められた閾値電圧のばらつきの許容値をいう。この管理上限値は、例えば、ウエハプロセス管理情報に含まれ、このウェハプロセス管理情報から予め抽出しておき、閾値電圧ミスマッチ特性記憶部３２に記憶しておく。なお、ここで、ウェハプロセス管理情報は、工場でのウェハプロセスでのテスト規格として予め定められている。
【００３４】
ネットリスト作成部３４は、回路図データ記憶部３０に記憶されている回路図データと閾値電圧ミスマッチ特性記憶部３２に記憶されている閾値電圧ミスマッチの管理上限値とに基づいて、ネットリストを作成する。ここで、ネットリストは、シミュレーション対象の回路の接続状態を表すデータをいう（図４（Ｂ）も参照）。
【００３５】
ネットリストデータ記憶部３６には、ネットリスト作成部３４で作成されたネットリストのデータが記憶される。
【００３６】
回路シミュレータ３８は、ネットリストデータ記憶部３６に記憶されたネットリストのデータに基づいて、回路シミュレーションを行う。例えば、電子回路の動作検証のためのソフトウェアとして広く知られているSPICE（Simulation Program with Integrated Circuit Emphasis）シミュレータを回路シミュレータ３８としてもよい。
【００３７】
シミュレーション結果データ記憶部４０には、回路シミュレータ３８により行われた回路シミュレーションの結果を示すデータが記憶される。
【００３８】
判定部４２は、シミュレーション結果データ記憶部４０に記憶された回路シミュレーションの結果を示すデータと予め設定された目標値とを比較して、回路図データ記憶部３０に記憶されているデータで表される回路が正常に動作するか否かを判断する。
【００３９】
図３は、回路検証装置１０で実行される回路動作検証の流れを示すフローチャートである。
【００４０】
ステップ５０では、まず、ネットリスト作成部３４が、回路図データ記憶部３０に記憶されている回路図データを取得し、該回路図データに基づいてネットリストを作成する。なお、本実施の形態では、ネットリスト作成対象となる回路図データの回路は、カレントミラー回路や差動入力回路など、ペアトランジスタを含むＭＯＳアナログ回路とする。
【００４１】
ネットリスト作成においては、回路図の回路に含まれるトランジスタの最適と想定されるサイズを指定し（最適化）、更に、コーナー条件（プロセス、電圧、温度等）をシミュレーション制御コマンドとして指定する。また、ネットリスト作成部３４は、上記回路に含まれるトランジスタのうち、ペアトランジスタの閾値電圧シフト量を示すインスタンスパラメータ（ｄｅｌｖｔｏ）を指定したネットリストを作成する。回路シミュレーションにおいて、ｄｅｌｖｔｏで指定した大きさだけトランジスタの閾値電圧がシフトされる。
【００４２】
具体的には、ペアトランジスタの閾値電圧ミスマッチの管理上限値の１／２をαとしたときに、ペアトランジスタの一方のｄｅｌｖｔｏに＋αを指定し、ペアトランジスタの他方のｄｅｌｖｔｏに−αを指定したネットリストを指定したネットリストを作成する。ここで、作成したネットリストを第１のネットリストと呼称する。
【００４３】
なお、ペアトランジスタ以外のトランジスタについては、ｄｅｌｖｔｏは指定しない（ネットリストに記述しない）か、或いはｄｅｌｖｔｏを０に指定する。
【００４４】
図４（Ａ）は、オペアンプの回路図の一例であって、図４（Ｂ）は、図４（Ａ）の回路図に基づいて作成されたＳＰＩＣＥシミュレータ用のネットリストから、該オペアンプの差動入力部のペアトランジスタを構成するＭＯＳトランジスタＭ１、Ｍ２を記述した部分を抽出したものである。
【００４５】
図４（Ｂ）に示すように、部品名６０として、ＭＯＳトランジスタＭ１，Ｍ２が定義されている。次に、ＭＯＳトランジスタＭ１、Ｍ２の接続状態を定めるための、各端子のノード番号６２が指定されている。ここでは、ＭＯＳトランジスタＭ１の場合には、向かって左から順に、ドレイン端子ノード番号d1、ゲート端子ノード番号g1、ソース端子ノード番号s、バルク端子ノード番号bが指定されている。ＭＯＳトランジスタＭ２の場合には、向かって左から順に、ドレイン端子ノード番号d2、ゲート端子ノード番号g2、ソース端子ノード番号s、バルク端子ノード番号bが指定されている。
【００４６】
続いて、ＭＯＳトランジスタＭ１、Ｍ２のサイズを定めるためのデバイスモデルパラメータ６４が指定されている。ここでは、ＭＯＳトランジスタＭ１、Ｍ２とも、ゲート幅wが1u、ゲート長lが1u（ここで、uはマイクロを指す）に指定されている。
【００４７】
更に、その後には、インスタンスパラメータｄｅｌｖｔｏ６６が指定されている。ここでは、ＭＯＳトランジスタＭ１のｄｅｌｖｔｏに「+0.005」が、ＭＯＳトランジスタＭ２のｄｅｌｖｔｏに「-0.005」が指定されている。すなわち、この例では、ペアトランジスタの閾値電圧ミスマッチの管理上限値が0.01Ｖであることを示している。
【００４８】
このように、インスタンスパラメータdelvtoを指定することにより、ペアトランジスタ間の閾値電圧ミスマッチが最大となる第１の条件で第１のネットリストが作成される。
【００４９】
更に、ネットリスト作成部３４は、上記ペアトランジスタのサイズに関するパラメータを変更することなく、第１のネットリストとは逆の符号でｄｅｌｖｔｏを指定したネットリストを作成する。すなわち、ペアトランジスタの一方のｄｅｌｖｔｏに−αを指定し、ペアトランジスタの他方のｄｅｌｖｔｏに＋αを指定したネットリストを作成する。このネットリストを第２のネットリストと呼称する。
【００５０】
図４（Ｂ）に示すネットリストを第１のネットリストとすると、第２のネットリストのＭＯＳトランジスタＭ１、Ｍ２を記述した部分は、以下のようになる。
【００５１】
M1  d1  g1  s  b  w=1u  l=1u  delvto=-0.005
M2  d2  g2  s  b  w=1u  l=1u  delvto=+0.005
【００５２】
このように、第２のネットリストは、ＭＯＳトランジスタＭ１のインスタンスパラメータdelvtoに「-0.005」が、ＭＯＳトランジスタＭ２のインスタンスパラメータdelvtoに「+0.005」が指定されたネットリストとなる。それ以外は、第１のネットリストと同じである。
【００５３】
このように、インスタンスパラメータdelvtoを指定することにより、ペアトランジスタ間の閾値電圧ミスマッチが最大となる第２の条件で第２のネットリストが作成される。
【００５４】
ステップ５０において、ネットリスト作成部３４により作成された第１のネットリスト及び第２のネットリストのデータは、ネットリストデータ記憶部３６に記憶される。
【００５５】
更に、回路シミュレータ３８は、ネットリストデータ記憶部３６に記憶された第１のネットリストを用いて、第１回目の回路動作のシミュレーションを行い、回路動作を検証する。シミュレーション結果を示すデータは、シミュレーション結果データ記憶部４０に記憶される。次に、回路シミュレータ３８は、ネットリストデータ記憶部３６に記憶された第２のネットリストを用いて、第２回目の回路動作のシミュレーションを行い、回路動作を検証する。このシミュレーション結果を示すデータも、シミュレーション結果データ記憶部４０に記憶される。
【００５６】
このように、ステップ５０では、ペアトランジスタ間の閾値電圧ミスマッチが最大となる２つ条件の各々に対応した２つのネットリストが作成され、２回の回路シミュレーションが行われる。
【００５７】
次に、ステップ５２では、判定部４２は、シミュレーション結果データ記憶部４０に記憶された回路シミュレータ３８による第１回目及び第２回目のシミュレーションの結果を示すデータと、予め定められた目標値とを比較して、回路が正常に動作するか否かを判定する。ここで、シミュレーションの結果を示すデータが、目標値に到達していなければ、回路動作に問題があると判定し（ステップ５２、ＮＧ）、ステップ５０に戻って、トランジスタのサイズを変更して最適化を行い、ペアトランジスタのインスタンスパラメータdelvtoを上記のように指定した２つのネットリストを上記のように再作成し、回路シミュレーションを行う。
【００５８】
一方、ステップ５２で、判定部４２は、シミュレーション結果が目標値に到達し、回路動作に問題が無いと判定した場合には（ステップ５２、ＯＫ）、本フローチャートの処理を終了する。
【００５９】
以上のように、本実施の形態によれば、ペアトランジスタ間の閾値電圧ミスマッチが最大となるように指定されたネットリストを回路シミュレーションに用いることによって、従来実施していた統計的解析手法を用いた回路の特性ばらつきの検証が不要となり、回路シミュレーションに要する時間を短縮することができる。
【００６０】
ここで、回路トポロジ決定後回路の最適化および検証（図５のステップ１００）に５日、モンテカルロシミュレーション（図５のステップ１０４）に０．５日を要する従来の回路設計方法に対して本発明を適用した場合には、該モンテカルロシミュレーションに要する０．５日の設計期間短縮が期待できる。更に、モンテカルロシミュレーションの結果が設計目標値に未達となり、回路の最適化および検証工程への手戻りが１回発生した場合に対しては、最大で６日の設計期間短縮が期待できる。
【００６１】
また、従来の方法のように乱数を発生させて行うモンテカルロシミュレーションを適用した場合は、回路の特性ばらつきが最大値となるペアトランジスタの閾値電圧ミスマッチ条件が漏れる可能性があるが、本実施の形態で説明したようにインスタンスパラメータdelvtoを指定したネットリストを用いたシミュレーションを行う場合には、該条件が漏れることなくシミュレーションできるという効果もある。
【００６２】
なお、本発明は、上述した実施の形態に限定されるものではなく、特許請求の範囲に記載された発明の範囲内で様々な設計上の変更を行ってもよい。
【００６３】
例えば、上記実施の形態では、ネットリスト作成部３４がネットリストを作成する例について説明したが、ユーザが回路図を基にしてネットリストを作成するようにしてもよい。また、インスタンスパラメータdelvtoの指定の無いネットリストをネットリスト作成部３４が自動的に作成し、その後、ユーザが手入力で該ネットリストにインスタンスパラメータdelvtoを追加するようにしてもよい。
【００６４】
また、上記実施の形態では、カレントミラー回路や差動入力回路などのペアトランジスタを含むＭＯＳアナログ回路について説明したが、表示用ドライバＬＳＩのように、同一トポロジの出力回路がＬＳＩチップ内に存在し、且つ、出力回路間の電気的特性の差を抑える必要がある仕様の回路の設計についても適用可能である。このような出力回路間の各トランジスタも、各々電気的特性がずれると表示状態に影響が出るため、電気的なマッチングを考慮する必要があるためである。
【００６５】
なお、電気的に相関性を有するトランジスタが３つ以上存在する回路の場合には、以下のように回路検証を行うことで上記と同様に回路検証できる。まず、該複数のトランジスタのうち２つを抽出してこれを上記一対のトランジスタとして扱い、上記実施の形態のようにｄｅｌｖｔｏを指定したネットリストを作成し、残りのトランジスタについては、ｄｅｌｖｔｏを指定しないか、或いはｄｅｌｖｔｏを０に指定して２つのネットリストを作成する。そして、該２つのネットリストを用いて上記のように２回の回路シミュレーションを行った後に回路動作の判定を行う。これを電気的に相関性を有するトランジスタにおける全ての組み合わせについて行う。
【００６６】
また、上記では、ペアトランジスタの閾値電圧ミスマッチの管理上限値の１／２をαとしたときに、ペアトランジスタの一方のｄｅｌｖｔｏに＋αを指定し、ペアトランジスタの他方のｄｅｌｖｔｏに−αを指定した第１のネットリストと、ペアトランジスタの一方のｄｅｌｖｔｏに−αを指定し、ペアトランジスタの他方のｄｅｌｖｔｏに＋αを指定した第２のネットリストとを作成する例について説明したが、ｄｅｌｖｔｏに、製造ばらつきを担保するため設計マージンを見込んだ値を指定して、上記より厳しい条件で回路シミュレーションを行うようにしてもよい。
【００６７】
具体的には、ネットリストを作成するにあたり、上記のように、回路に含まれるペアトランジスタや他のトランジスタのサイズに関するパラメータを指定すると共に、ペアトランジスタの閾値電圧ミスマッチの管理上限値の１／２をαとし、予め定められた設計マージンをβとしたときに、ペアトランジスタの一方のｄｅｌｖｔｏに＋（α＋β）を指定し、ペアトランジスタの他方のｄｅｌｖｔｏに−（α＋β）を指定した第１のネットリストを作成し、上記サイズに関するパラメータを変更することなく、ペアトランジスタの一方のｄｅｌｖｔｏに−（α＋β）を指定し、ペアトランジスタの他方のｄｅｌｖｔｏに＋（α＋β）を指定した第２のネットリストを作成する。
【００６８】
そして、第１のネットリストを用いて第１回目の回路動作のシミュレーションを行い。第２のネットリストを用いて第２回目の回路動作のシミュレーションを行う。
【００６９】
このように、インスタンスパラメータdelvtoを指定することにより、設計マージンを見込んだ状態でペアトランジスタ間の閾値電圧ミスマッチが最大となる条件の第１のネットリスト及び第２のネットリストを用いたシミュレーションが行われる。これによって、設計マージンを見込んだ状態で閾値電圧ミスマッチを考慮した回路シミュレーションを行うことができるため、回路シミュレーション全体に要する時間を短縮することができる。また、設計マージンを見込んだ状態で回路特性ばらつきが最大となる閾値電圧ミスマッチ条件での回路動作のシミュレーションを確実に行うことができる。
【符号の説明】
【００７０】
１０  回路検証装置
１２  ＣＰＵ
１４  ＲＡＭ
１６  ＲＯＭ
１８  Ｉ／Ｏインタフェース
２０  通信インタフェース
２２  バス
２４  ＨＤＤ
２６  操作部
２８  表示部
３０  回路図データ記憶部
３２  閾値電圧ミスマッチ特性記憶部
３４  ネットリスト作成部
３６  ネットリストデータ記憶部
３８  回路シミュレータ
４０  シミュレーション結果データ記憶部
４２  判定部
【図１】
2010170180.tif 000003
【図２】
2010170180.tif 000004
【図３】
2010170180.tif 000005
【図４】
2010170180.tif 000006
【図５】
2010170180.tif 000007