(57)【要約】【課題】例えば、過剰にエッチングされることなく、且つ所定の形状にパターニングされた誘電体膜を有する容量素子を提供する。【解決手段】容量絶縁膜（５２０）は、高誘電率を有する誘電体膜（５２１）と、当該誘電体膜（５２１）よりエッチングレートが低い保護膜（５２２）とから構成されているため、容量絶縁膜（５２０）がエッチング処理によってパターニングされた際に、誘電体膜５２１が過剰にエッチングされることがなく、所定の形状にパターニングされる。したがって、エッチング液に対する耐性が低い誘電体材料を用いて誘電体膜（５２１）を構成した場合でも、容量素子（５００）の容量値を高い値に設定することが可能である。【選択図】図２
2010103140.tif 000002
【特許請求の範囲】
【請求項１】
基板上に設けられた下側導電部上において前記下側導電部に重なるように形成された下地膜の上層側に延びる下電極と、
（ｉ）前記下電極上に形成された誘電体膜、及び（ｉｉ）前記誘電体膜上に形成され、且つ前記誘電体膜よりエッチングレートが低い保護膜を有する容量絶縁膜と、
前記容量絶縁膜上に形成され、且つ前記下電極よりサイズが大きい上電極とを備え、
前記上電極及び前記下側導電部は、前記容量絶縁膜を部分的に除去することによって前記下地膜から露出する接続部を介して相互に電気的に接続されていること
を特徴とする容量素子。
【請求項２】
前記下電極、前記容量絶縁膜及び前記上電極が順に積層されてなる積層構造が占める一の領域の外側の領域において、前記容量絶縁膜及び前記下電極間に形成された層間絶縁膜とを備えたこと
を特徴とする容量素子。
【請求項３】
基板上に設けられた下側導電部上において前記下側導電部に重なる下地膜の上層側に延びる下電極を形成する第１工程と、
前記下電極上に誘電体膜を形成した後、該誘電体膜上に前記誘電体膜よりエッチングレートが低い保護膜を形成する第２工程と、
前記誘電体膜の平面形状が所定の形状になるように、前記保護膜上から前記誘電体膜をエッチングすることによって前記誘電体膜のうち前記保護膜に重ならない部分を除去する第３工程と、
前記容量絶縁膜上に前記下電極よりサイズが大きい上電極を形成する第４工程とを備え、
前記第４工程において、前記下地膜から露出する接続部に前記上電極が重なるように前記上電極を形成することによって、前記接続部を介して前記上電極及び前記下側導電部を相互に電気的に接続すること
を特徴とする容量素子の製造方法。
【請求項４】
前記第２工程に先んじて、前記下電極、前記容量絶縁膜及び前記上電極が順に積層されることによって形成されるべき積層構造が占める一の領域の外側の領域において、前記容量絶縁膜及び前記下電極間に層間絶縁膜を形成する第５工程と
を備えたことを特徴とする容量素子の製造方法。
【請求項５】
前記第５工程において、前記一の領域に重なるように前記絶縁膜を形成した後、該絶縁膜のうち前記一の領域に重なる部分を除去することによって前記層間絶縁膜を形成すること
を特徴とする請求項４に記載の容量素子の製造方法。
【請求項６】
請求項１又２に記載の容量素子を、画素電極に電気的に接続された蓄積容量として備えたこと
を特徴とする電気光学装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、容量素子、及びその製造方法、並びにそのような容量素子を保持容量として備えた液晶装置等の電気光学装置の技術分野に関する。
【背景技術】
【０００２】
この種の電気光学装置の一例である液晶装置では、画素電極に供給される画像信号を一時的に保持する保持容量が各画素部に対応して設けられる。このような保持容量は、一対の容量電極と、これら容量電極間に介在する誘電体膜とから構成されている。一対の容量電極は、基板上において保持容量が形成された層と異なる層に設けられた配線部に電気的に接続されており、基板上の回路部の一部を構成している。特許文献１には、液晶装置において、基板上で相互に異なる層を電気的に接続するコンタクトホールを形成する工程を省略し、液晶装置の製造プロセスの効率を高める技術が開示されている。
【０００３】
また、一対の容量電極のうち下電極より上側に形成された上電極と、保持容量の下層側に形成された配線部とを相互に電気的に接続する場合、一対の容量電極間に介在する誘電体膜は、例えば、酸性のエッチング液等を用いて所定の形状にパターニングされる。
【０００４】
【特許文献１】特開２００８−０５８５７８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、酸性のエッチング液を用いて誘電体膜をエッチングした場合、誘電体膜が容易にエッチングされてしまい、所定の形状に誘電体膜をパターニングすることが困難になる。例えば、保持容量の容量値を高めることを目的として、アルミナ等の誘電体膜を形成した場合、アルミナ等の誘電体膜は低温で成膜でき、且つリーク電流が低い良質の誘電体膜を構成可能であるが、酸性のエッチング液で容易にエッチングされてしまう。したがって、誘電体膜の電気的に特性を向上させることが可能な誘電体材料を用いて誘電体膜を構成したとしても、保持容量を形成する形成プロセスでパターニングが困難になるという問題点が生じてしまうことになる。
【０００６】
また、このような問題点は、液晶装置の画素部毎に設けられる保持容量だけでなく、一対の容量電極の一方である上電極と、当該容量素子の下層側に設けられた導電部を電気的に接続されてなる容量素子についても、同様に起こり得る問題点でもある。
【０００７】
よって、本発明は上記問題点等に鑑みてなされたものであり、例えば、過剰にエッチングされることなく、且つ所定の形状にパターニングされた誘電体膜を有する容量素子、及びその製造方法、並びに、そのような容量素子を保持容量として備えた電気光学装置を提供することを課題とする。
【課題を解決するための手段】
【０００８】
本発明に係る容量素子は上記課題を解決するために、基板上に設けられた下側導電部上において前記下側導電部に重なるように形成された下地膜の上層側に延びる下電極と、（ｉ）前記下電極上に形成された誘電体膜、及び（ｉｉ）前記誘電体膜上に形成され、且つ前記誘電体膜よりエッチングレートが低い保護膜を有する容量絶縁膜と、前記容量絶縁膜上に形成され、且つ前記下電極よりサイズが大きい上電極とを備え、前記上電極及び前記下側導電部は、前記容量絶縁膜を部分的に除去することによって前記下地膜から露出する接続部を介して相互に電気的に接続されている。
【０００９】
本発明に係る容量素子によれば、基板上には配線層等の下側導電部が形成されており、その上に絶縁膜等の下地膜が形成されている。下電極は、ポリシリコン等の半導体層、或いは、金属膜から構成されており、下地膜の上層側において下側導電部に重なるように下地膜上に延びている。
【００１０】
容量絶縁膜は、前記下電極上に形成されたアルミナ層等の誘電体膜と、前記誘電体膜上に形成され、且つ前記誘電体膜よりエッチングレートが低いハフニウム（Ｈｆ）系材料から構成された保護膜を有している。ハフニウム系材料とは、ハフニウムを含んでなる材料を意味し、例えば、アルミナの誘電率より約４倍高い誘電率を有するハフニウム酸化物等の酸化物が用いられる。このような保護膜は、アルミナ等の誘電体膜より相対的に酸性のエッチング液に対するエッチングレートが低い、言い換えれば、エッチング液に対する耐性が高い材料であり、容量素子を形成する形成プロセスにおいて、誘電体膜を所定の形状にパターニングする際に、誘電体膜が過剰にエッチングされないように、当該誘電体膜を保護する。
【００１１】
上電極は、前記容量絶縁膜上に形成され、且つ前記下電極よりサイズが大きい導電膜であり、例えば、下電極と同様の導電材料を用いて構成されている。
【００１２】
前記上電極及び前記下側導電部は、前記容量絶縁膜を部分的に除去することによって前記下地膜から露出する接続部を介して相互に電気的に接続されている。ここで、既に述べたように、容量絶縁膜は、高誘電率を有する誘電体膜と、当該誘電体膜よりエッチングレートが低い保護膜とから構成されているため、容量絶縁膜がエッチング処理によってパターニングされた際に、誘電体膜が過剰にエッチングされることがなく、所定の形状にパターニングされる。したがって、誘電体膜が所定の形状となるように容量絶縁膜を部分的に除去することによって、接続部を下地膜から露出させることが可能であり、上電極及び下層側導電部が相互に電気的に接続されることによって容量素子は下層側導電部と電気的に相互に接続される。加えて、本発明に係る容量素子によれば、エッチング液に対する耐性が低い誘電体材料を用いて誘電体膜を構成した場合でも、容量素子の容量値を高い値に設定することが可能である。
【００１３】
本発明に係る容量素子の一の態様では、前記下電極、前記容量絶縁膜及び前記上電極が順に積層されてなる積層構造が占める一の領域の外側の領域において、前記容量絶縁膜及び前記下電極間に形成された層間絶縁膜とを備えていてもよい。
【００１４】
この態様によれば、エッチング処理によって容量絶縁膜をパターニングする際に、下電極がエッチングされないように、層間絶縁膜で下電極を保護することが可能である。積層構造とは、容量素子のうち実質的に容量として機能する素子部分をいう。したがって、実質的に容量として機能する部分以外の部分として層間絶縁膜が形成されていたとしても、容量素子の電気的に特性、言い換えれば、容量値を低下させることはない。
【００１５】
本発明に係る容量素子の製造方法は上記課題を解決するために、基板上に設けられた下側導電部上において前記下側導電部に重なる下地膜の上層側に延びる下電極を形成する第１工程と、前記下電極上に誘電体膜を形成した後、該誘電体膜上に前記誘電体膜よりエッチングレートが低い保護膜を形成する第２工程と、前記誘電体膜の平面形状が所定の形状になるように、前記保護膜上から前記誘電体膜をエッチングすることによって前記誘電体膜のうち前記保護膜に重ならない部分を除去する第３工程と、前記容量絶縁膜上に前記下電極よりサイズが大きい上電極を形成する第４工程とを備え、前記第４工程において、前記下地膜から露出する接続部に前記上電極が重なるように前記上電極を形成することによって、前記接続部を介して前記上電極及び前記下側導電部を相互に電気的に接続する。
【００１６】
本発明に係る容量素子の製造方法によれば、第１工程において、基板上に予め設けられた下側導電部上において前記下側導電部に重なる下地膜の上層側に延びる下電極を形成する。下電極は、通常の半導体製造プロセスで使用可能なＣＶＤ、或いはＰＶＤ等の膜方法を用いて形成される。
【００１７】
第２工程では、前記下電極上に、アルミナ膜等の誘電体膜を形成した後、該誘電体膜上に前記誘電体膜よりエッチングレートが低いハフニウム酸化物等の保護膜を形成する。
【００１８】
第３工程では、前記誘電体膜の平面形状が所定の形状になるように、前記保護膜上から前記誘電体膜をエッチングすることによって前記誘電体膜のうち前記保護膜に重ならない部分を除去する。したがって、誘電体膜が保護膜によって保護され、例えば、誘電体膜が過剰にエッチングされることなく、所定の平面形状にパターニングされる。
【００１９】
第４工程では、前記容量絶縁膜上に前記下電極よりサイズが大きい上電極を形成すると共に、前記下地膜から露出する接続部に前記上電極が重なるように前記上電極を形成することによって、前記接続部を介して前記上電極及び前記下側導電部を相互に電気的に接続する。これにより、上電極及び下層側導電部を相互に電気的に接続することができ、下層側導電部に電気的に接続された容量素子を基板上に形成できる。
【００２０】
したがって、本発明に係る容量素子の製造方法によれば、上述の容量素子と同様に、容量値が高い容量素子を基板上に形成できると共に、当該容量素子を下層側導電部に電気的に接続することが可能である。
【００２１】
本発明に係る容量素子の製造方法の一の態様では、前記第２工程に先んじて、前記下電極、前記容量絶縁膜及び前記上電極が順に積層されることによって形成されるべき積層構造が占める一の領域の外側の領域において、前記容量絶縁膜及び前記下電極間に層間絶縁膜を形成する第５工程を備えていてもよい。
【００２２】
この態様によれば、エッチング処理によって容量絶縁膜をパターニングする際に、下電極がエッチングされないように、層間絶縁膜で下電極を保護することが可能である。加えて、この態様によれば、実質的に容量として機能する部分以外の部分として層間絶縁膜が形成されていたとしても、容量素子の電気的に特性、言い換えれば、容量値を低下させることはない。
【００２３】
この態様では、前記第５工程において、前記一の領域に重なるように前記絶縁膜を形成した後、該絶縁膜のうち前記一の領域に重なる部分を除去することによって前記層間絶縁膜を形成してもよい。
【００２４】
この態様によれば、容量素子のうち実質的な容量として機能する部分を作りこむための領域を確保しつつ、層間絶縁膜を形成することが可能である。
【００２５】
本発明に係る電気光学装置は上記課題を解決するために、上述した容量素子を、画素電極に電気的に接続された蓄積容量として備えている。
【００２６】
本発明に係る電気光学装置によれば、上述した容量素子を備えているため、当該電気光学装置の動作時において、各画素部に供給された画像信号に応じて設定される画素電極電位を一定期間保持することが可能であり、その表示性能を高めることが可能である。
【００２７】
本発明のこのような作用及び他の利得は次に説明する実施形態から明らかにされる。
【発明を実施するための最良の形態】
【００２８】
以下、図面を参照しながら、本発明に係る容量素子、及びその製造方法、並びに、そのような容量素子を保持容量として備えた電気光学装置の各実施形態を説明する。
【００２９】
＜１：容量素子及びその製造方法＞
先ず、図１乃至図４を参照しながら、本発明に係る容量素子及びその製造方法の一実施形態を説明する。図１は、本実施形態に係る容量素子の構成を示した平面図であり、図２は、図１のＩＩ−ＩＩ´断面図である。図３及び図４は、本実施形態に係る容量素子の製造方法における主要な工程を順に示した工程断面図である。
【００３０】
図１及び図２において、容量素子５００は、下電極５１０、容量絶縁膜５２０、及び上電極５３０を備えて構成されている。
【００３１】
下電極５１０は、基板５７０上に設けられた配線層等の下側導電部５８０上において下側導電部５８０に重なるように形成されており、絶縁材料で構成された下地膜５６０の上層側に延びている。下地膜５６０は、例えば、ポリシリコン等の半導体層、或いは、金属膜から構成されている。
【００３２】
容量絶縁膜５２０は、下電極５１０上に形成されたアルミナ層等の誘電体膜５２１と、誘電体膜５２１上に形成され、且つ誘電体膜５２１よりエッチングレートが低いハフニウム（Ｈｆ）系材料から構成された保護膜５２２とが相互に積層された構造を有している。保護膜５２２は、アルミナ等の誘電体膜より相対的に酸性のエッチング液に対するエッチングレートが低い、言い換えれば、エッチング液に対する耐性が高い材料で構成されている。したがって、保護膜５２２によれば、容量素子５００を形成する形成プロセスにおいて、誘電体膜５２１を所定の形状にパターニングする際に、誘電体膜５２１が過剰にエッチングされないように、誘電体膜５２１を保護可能である。加えて、ハフニウム系材料からなる保護膜５２２の誘電率は、アルミナ等の誘電体膜５２１の誘電率より約４倍高いため、アルミナ等の誘電体を一枚だけ設ける場合に比べて、容量素子５００の容量値を高く設定することが可能である。
【００３３】
上電極５３０は、容量絶縁膜５２０上に形成され、且つ下電極５１０よりサイズが大きい導電膜であり、例えば、下電極５１０と同様の導電材料を用いて構成されている。
【００３４】
上電極５３０及び下側導電部５８０は、容量絶縁膜５２０のうち誘電体膜５２１を部分的に除去することによって下地膜５６０から露出する、本発明の「接続部」の一例であるコンタクトホール５５０を介して相互に電気的に接続されている。
【００３５】
ここで、既に述べたように、容量絶縁膜５２０は、高誘電率を有する誘電体膜５２１と、当該誘電体膜５２１よりエッチングレートが低い保護膜５２２とから構成されているため、容量絶縁膜５２０がエッチング処理によってパターニングされた際に、誘電体膜５２１が過剰にエッチングされることがなく、所定の形状にパターニングされる。したがって、誘電体膜５２１が所定の形状となるように当該誘電体膜５２１を部分的に除去することによって、コンタクトホール５７０を下地膜５６０から露出させることが可能であり、上電極５３０及び下層側導電部５８０が相互に電気的に接続されることによって容量素子５００は下層側導電部５８０と電気的に相互に接続される。加えて、容量素子５００によれば、エッチング液に対する耐性が低い誘電体材料を用いて誘電体膜５２１を構成した場合でも、容量素子５００の容量値を高い値に設定することが可能である。
【００３６】
次に、図３及び図４を参照しながら、容量素子５００の製造方法の主要な工程を順に説明する。尚、以下では、上述の容量素子５００の共通する部分に共通の参照符号を付し、その詳細な説明を省略する。
【００３７】
図３（ａ）に示すように、下電極形成工程において、基板５７０上に設けられた下側導電部５８０上において下側導電部５８０に重なる下地膜５６０の上層側に延びる下電極５１０を形成する。下側導電部５８０は、下地膜５６０を形成するに先んじて予め基板５７０上に形成されている。下電極５１０は、通常の半導体製造プロセスで使用可能なＣＶＤ、或いはＰＶＤ等の膜方法を用いて形成可能である。
【００３８】
次に、図３（ｂ）に示すように、保護膜形成工程において、下電極５１０上に誘電体膜５２１ａを形成した後、該誘電体膜５２１ａ上に誘電体膜５２１ａよりエッチングレートが低い保護膜５２２を形成する。ここで、誘電体膜５２１ａのうち、下電極５１０の重なる部分が、容量絶縁膜５２０の一部である誘電体膜５２１を構成する。誘電体膜５２１ａは、例えば、アルミナ膜等の誘電率材料を用いて構成されており、保護膜５２２は、誘電体膜５２１ａよりエッチングレートが低いハフニウム酸化物等の酸化物で構成されている。
【００３９】
次に、図４（ｃ）に示すように、エッチング処理工程では、誘電体膜５２１ａの平面形状が所定の形状になるように、保護膜５２２上から誘電体膜５２１ａを、例えば、塩酸等の酸性のエッチング液を用いてエッチングすることによって、誘電体膜５２１ａのうち保護膜５２２に重ならない部分を除去する。尚、保護膜５２２のうちコンタクトホール５５０に重なる部分は、誘電体膜５２１ａをエッチングするエッチング処理に先んじて除去しておけばよい。したがって、最終的に容量絶縁膜５２０の一部となる誘電体膜５２１が保護膜５２２によって保護され、誘電体膜５２１ａが過剰にエッチングされることなく、所定の平面形状に誘電体膜５２１を形成できる。
【００４０】
次に、図４（ｄ）に示すように、上電極形成工程では、容量絶縁膜５２０上に下電極５１０よりサイズが大きい上電極５３０を形成すると共に、下地膜５６０から露出するコンタクトホール５５０に上電極５３０が重なるように上電極５３０を形成し、コンタクトホール５５０を介して上電極５３０及び下側導電部５８０を相互に電気的に接続する。これにより、上電極５３０及び下層側導電部５８０を相互に電気的に接続することができ、下層側導電部５８０に電気的に接続された容量素子５００を基板５７０上に形成できる。
【００４１】
したがって、本実施形態に係る容量素子の製造方法によれば、容量値が高い容量素子５００を基板５７０上に形成できると共に、当該容量素子５００を下層側導電部５８０に電気的に接続することが可能である。
【００４２】
次に、図５乃至図８を参照しながら、本発明に係る容量素子及びその製造方法の夫々の他の実施形態を説明する。図５は、本実施形態に係る容量素子の構成を示した平面図であり、図６は、図５のＶＩ−ＶＩ´断面図である。図７及び図８は、本実施形態に係る容量素子の製造方法における主要な工程を順に示した工程断面図である。
【００４３】
図５及び図６に示すように、本実施形態に係る容量素子５００ａは、層間絶縁膜５９０を備えている点で、上述の容量素子５００と相違する。
【００４４】
層間絶縁膜５９０は、下電極５１０、容量絶縁膜５２５及び上電極５３０が順に積層されてなる積層構造５９５が占める一の領域の外側の領域において、容量絶縁膜５２５及び下電極５１０間に形成されている。容量絶縁膜５２５は、上述の誘電体膜５２１及び保護膜５２２の夫々と同様の材料で構成された誘電体膜５２３及び保護膜５２４が相互に積層されることによって構成されている。容量素子５００ａのうち実質的に容量として機能する部分は、下電極５１０、容量絶縁膜５２５及び上電極５２０のうち、層間絶縁膜５９０に開口された開口部５９０ａに重なる部分である。尚、層間絶縁膜５９０、誘電体膜５２３、及び保護膜５２４の夫々の膜厚は、例えば、２００ｎｍ、２０ｎｍ、及び５ｎｍ程度である。
【００４５】
容量素子５００ａによれば、容量絶縁膜５２５のうち誘電体膜５２３をエッチング処理によってパターニングする際に、下電極５１０がエッチングされないように、層間絶縁膜５９０で下電極５１０を保護することが可能である。したがって、実質的に容量として機能する部分以外の部分として層間絶縁膜５９０が形成されていたとしても、容量素子５００ａの電気的に特性、言い換えれば、容量値を低下させることはない。加えて、層間絶縁膜５９０によれば、下電極５１０がエッチング処理によって劣化することを抑制できる。
【００４６】
次に、図７及び図８を参照しながら、本実施形態に係る容量素子の製造方法を説明する。
【００４７】
図７（ａ）に示すように、下電極形成工程では、容量素子５００の製造方法と同様に、基板５７０上に設けられた下側導電部５８０上において下側導電部５８０に重なる下地膜５６０の上層側に延びる下電極５１０を形成する。下電極５１０は、通常の半導体製造プロセスで使用可能なＣＶＤ、或いはＰＶＤ等の膜方法を用いて形成される。
【００４８】
図７（ｂ）に示すように、層間絶縁膜形成工程では、下電極５１０、容量絶縁膜５２５及び上電極５３０が順に積層されることによって形成されるべき積層構造５９５が占める一の領域５９０ｓの外側の領域において、下電極５１０上に層間絶縁膜５９０を形成する。より具体的には、一の領域５９０ｓに重なるように絶縁膜を形成した後、該絶縁膜のうち一の領域５９０ｓに重なる部分を除去することによって残る絶縁膜部分を層間絶縁膜５９０とする。
【００４９】
したがって、後に施されるエッチング処理によって容量絶縁膜５２５の一部である誘電体膜５２３をパターニングする際に、下電極５１０がエッチングされないように、層間絶縁膜５９０で下電極５１０を保護することが可能である。加えて、実質的に容量として機能する部分以外の部分として層間絶縁膜５９０が形成されていたとしても、容量素子５００ａの電気的に特性、言い換えれば、容量値を低下させることはない。よって、容量素子５００ａのうち実質的な容量として機能する部分を作りこむための領域を確保しつつ、層間絶縁膜５９０を形成することが可能である。
【００５０】
次に、図７（ｃ）に示すように、保護膜形成工程では、下電極５１０上に誘電体膜５２３ａを形成した後、該誘電体膜５２３ａ上に誘電体膜５２３ａよりエッチングレートが低い保護膜５２４を形成する。
【００５１】
次に、図８（ｄ）に示すように、エッチング処理工程では、誘電体膜５２３ａの平面形状が所定の形状になるように、保護膜５２４上から誘電体膜５２３ａをエッチングすることによって誘電体膜５２３ａのうち保護膜５２４に重ならない部分を除去する。
【００５２】
次に、図８（ｅ）に示すように、容量絶縁膜５２５上に下電極５１０よりサイズが大きい上電極５３０を形成すると共に、下地膜５６０から露出するコンタクトホール５５０に上電極５３０が重なるように上電極５３０を形成することによって、コンタクトホール５５０を介して上電極５３０及び下側導電部５８０を相互に電気的に接続する。
【００５３】
したがって、本実施形態に係る容量素子の製造方法によれば、上述の容量素子５００ａと同様に、容量値が高い容量素子５００ａを基板５７０上に形成できると共に、当該容量素子５００ａを下層側導電部５８０に電気的に接続することが可能である。
【００５４】
＜２：電気光学装置＞
次に、図９乃至図１５を参照しながら、上述の容量素子５００等と同様の構成を有する容量素子を保持容量として備えた電気光学装置の一例である液晶装置の構成を説明する。
【００５５】
＜２−１：電気光学装置の全体構成＞
先ず、図９乃至図１１を参照しながら、本実施形態に係る液晶装置の全体構成を説明する。図９は、対向基板側から見た液晶装置の平面図であり、図１０は、図１のＩＩ−ＩＩ´断面図である。
【００５６】
図９及び図１０において、液晶装置１は、互いに対向するように配置されたＴＦＴアレイ基板１０及び対向基板２０を含んで構成されている。ＴＦＴアレイ基板１０と対向基板２０との間には液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。
【００５７】
ＴＦＴアレイ基板１０上における、画像表示領域１０ａの周辺に位置する周辺領域では、データ線駆動回路１０１、外部回路接続端子１０２及び不図示のサンプルホールド回路が、ＴＦＴアレイ基板１０の一辺に沿って設けられている。走査線駆動回路１０４は、この一辺に隣接する２辺に沿い、且つ、額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間をつなぐため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。また、ＴＦＴアレイ基板１０及び対向基板２０の間には、両基板間の電気的導通を確保するための上下導通端子１０６が配置されている。
【００５８】
図１０において、ＴＦＴアレイ基板１０上には、画素スイッチング用ＴＦＴや各種配線等の上に画素電極９ａが、更にその上から配向膜が形成されている。他方、対向基板２０上の画像表示領域１０ａには、液晶層５０を介して複数の画素電極９ａと対向する対向電極２１が形成されている。即ち、夫々に電圧が印加されることで、画素電極９ａと対向電極２１との間には液晶保持容量が形成される。対向電極２１上には、格子状又はストライプ状の遮光膜２３が形成され、更にその上を配向膜が覆っている。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
【００５９】
＜２−２：画素部の原理的構成＞
次に、図１１を参照しながら、液晶装置１の画像表示領域１０ａにおける回路構成を説明する。図１１は、液晶装置１の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。
【００６０】
液晶装置１の画像表示領域１０ａを構成するマトリクス状に形成された複数の画素の夫々には、画素電極９ａと当該画素電極９ａをスイッチング制御するためのＴＦＴ３０とが形成されており、画像信号が供給されるデータ線６ａがＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込まれる画像信号ＶＩＤ１、ＶＩＤ２、・・・、ＶＩＤｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。
【００６１】
ＴＦＴ３０のゲートに走査線１１ａが電気的に接続されており、所定のタイミングで、走査線１１ａにパルス的に走査信号Ｇ１、Ｇ２、・・・、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号ＶＩＤ１、ＶＩＤ２、・・・、ＶＩＤｎを所定のタイミングで書き込む。
【００６２】
画素電極９ａを介して液晶に書き込まれた所定レベルの画像信号ＶＩＤ１、ＶＩＤ２、・・・、ＶＩＤｎは、対向基板に形成された対向電極との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射する。
【００６３】
ここで保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に保持容量７０が付加されている。保持容量７０は、上述の容量素子５００等と同様の構成を有している。保持容量７０の一方の電極は、画素電極９ａと並列してＴＦＴ３０のドレインに接続され、他方の電極は、定電位となるように、電位固定の容量配線４００に電気的に接続されている。
【００６４】
＜２−３：画素部の具体的な構成＞
次に、図１２乃至図１５を参照しながら、液晶装置１の画素部の具体的な構成を説明する。図１２乃至図１４は、ＴＦＴアレイ基板１０上の画素部に係る部分構成を表す平面図である。図１２及び図１３の夫々は、後述する積層構造のうち下層部分（図１２）と上層部分(図１３)に相当する。図１４は、積層構造（尚、ここでいう積層構造を容量素子における積層構造とは別の構造を指す。）を拡大した平面図であり、図１２及び図１３を相互に重ね合わせた平面図である。図１５は、図１２及び図１３を相互に重ね合わせた平面構造におけるＸＶ−ＶＶ´線断面図である。尚、図１５では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材毎に縮尺を異ならしめてある。
【００６５】
図１２乃至図１５では、上述した画素部の各回路要素は、下から順に、走査線１１ａを含む第１層、ＴＦＴ３０等を含む第２層、データ線６ａ等を含む第３層、保持容量７０等を含む第４層、画素電極９ａ等を含む第５層からなる。第１層−第２層間には下地絶縁膜１２、第２層−第３層間には第１層間絶縁膜４１、第３層−第４層間には第２層間絶縁膜４２、第４層−第５層間には第３層間絶縁膜４３がそれぞれ設けられ、前述の各要素間が短絡することを防止している。尚、このうち、第１層から第３層が下層部分として図１２に示され、第４層から第５層が上層部分として図１３に示されている。
【００６６】
（第１層の構成―走査線等―）
第１層は、走査線１１ａで構成されている。走査線１１ａは、図１２のＸ方向に沿って延びる本線部と、データ線６ａが延在する図１２中のＹ方向に延びる突出部とからなる形状にパターニングされている。走査線１１ａは、例えば導電性ポリシリコンからなり、その他にもチタン（Ｔｉ）、クロム（Ｃｒ）、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）等の高融点金属のうちの少なくとも一つを含む金属単体、合金、金属シリサイド、ポリシリサイド又はこれらの積層体等により形成することができる。本実施形態では特に、走査線１１ａは、ＴＦＴ３０の下層側に、チャネル領域１ａ´に対向する領域を含むように配置された導電膜である。したがって、走査線１１ａは、ＴＦＴアレイ基板１０における裏面反射や、液晶装置をライトバルブとして用いて複板式のプロジェクタを構築した場合に、他の液晶装置から発せられプリズム等の合成光学系を突き抜けてくる光等の戻り光について、チャネル領域１ａ´を下層側から遮光できる。
【００６７】
（第２層の構成―ＴＦＴ等―）
第２層は、ＴＦＴ３０を含んで構成されている。ＴＦＴ３０は、例えばＬＤＤ（Lightly Doped Drain）構造とされ、ゲート電極３ａ、半導体層１ａ、ゲート電極３ａと半導体層１ａを絶縁するゲート絶縁膜を含んだ絶縁膜２を備えている。ゲート電極３ａは、例えば導電性ポリシリコンで形成される。半導体層１ａは、例えばポリシリコンからなり、チャネル領域１ａ´、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅからなる。尚、ＴＦＴ３０は、ＬＤＤ構造を有しているほうが好ましいが、低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極３ａをマスクとして不純物を高濃度に打ち込んで高濃度ソース領域及び高濃度ドレイン領域を形成する自己整合型のＴＦＴであってもよい。
【００６８】
ＴＦＴ３０のゲート電極３ａは、その一部分３ｂにおいて、下地絶縁膜１２に形成されたコンタクトホール１２ｃｖを介して走査線１１ａに電気的に接続されている。下地絶縁膜１２は、例えばシリコン酸化膜等からなり、第１層と第２層の層間絶縁機能の他、ＴＦＴアレイ基板１０の全面に形成されることで、基板表面の研磨による荒れや汚れ等が惹き起こすＴＦＴ３０の素子特性の変化を防止する機能を有している。尚、本実施形態に係るＴＦＴ３０は、トップゲート型であるが、ボトムゲート型であってもかまわない。
【００６９】
（第３層の構成―データ線等―）
第３層は、データ線６ａ及び中継層６００を含んで構成されている。
【００７０】
データ線６ａは、アルミニウム等の金属膜を含む単層或いは多層構造を有する金属膜である。また、データ線６ａは、下から順にアルミニウム、窒化チタン、窒化シリコンの３層膜として形成されていてもよい。データ線６ａは、ＴＦＴ３０のチャネル領域１ａ´を部分的に覆うように形成されている。このため、チャネル領域１ａ´に近接配置可能なデータ線６ａによって、上層側からの入射光に対して、ＴＦＴ３０のチャネル領域１ａ´を遮光できる。データ線６ａは、第１層間絶縁膜４１を貫通するコンタクトホール８１を介して、ＴＦＴ３０の高濃度ソース領域１ｄと電気的に接続されている。
【００７１】
中継層６００は、データ線６ａと同一膜として形成されている。中継層６００とデータ線６ａとは、図１２に示したように、夫々が分断されるように形成されている。中継層６００は、第１層間絶縁膜４１を貫通するコンタクトホール８３を介して、ＴＦＴ３０の高濃度ドレイン領域１ｅと電気的に接続されている。
【００７２】
第１層間絶縁膜４１は、例えばＮＳＧ（ノンシリケートガラス）によって形成されている。その他、第１層間絶縁膜４１には、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）等のシリケートガラス、窒化シリコンや酸化シリコン等を用いることができる。
【００７３】
（第４層の構成―保持容量等―）
第４層は、保持容量７０を含んで構成されている。保持容量７０は、上電極である容量電極３００と下電極７１とが、容量絶縁膜７５を介して対向配置された構成となっている。容量絶縁膜７５は、誘電率が高い誘電体膜７５ａと、誘電体膜７５ａよりエッチングレートが低い保護膜７５ｂとが積層された構造を有している。コンタクトホール８４は、誘電体膜７５ａのうち保護膜７５ｂに重ならない部分をエッチングすることによって穴部が形成された後に形成されている。容量電極３００の延在部は、第２層間絶縁膜４２を貫通するコンタクトホール８４を介して、中継層６００と電気的に接続されている。
【００７４】
容量電極３００及び下電極７１は、例えば、Ａｌ、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の金属のうち少なくとも一種の金属を含む単層或いは多層構造を有する金属膜である。また容量電極３００及び下電極７１は、合金、金属シリサイド、ポリシリサイド、ナイトライドこれらを積層したものであってもよい。データ線６ａ上に層間絶縁膜４２を介してＴＦＴ３０に近接して配置された保持容量７０は、上層側からの入射光に対してＴＦＴ３０のチャネル領域１ａ´を確実に遮光できる。
【００７５】
加えて、図６に示すように、容量電極３００は、ＴＦＴアレイ基板１０上で平面的に見て、下部電極７１よりも小さい領域に形成されている。即ち、下電極７１の縁付近において、誘電体膜７５を介して対向する側に容量電極３００が形成されていないので、縁付近における製造不良でショートが生じる可能性や、電界集中により欠陥が生じる可能性を低減できる。
【００７６】
図１３に示すように、容量絶縁膜７５は、ＴＦＴアレイ基板１０上で平面的に見て画素毎の開口領域の間隙に位置する非開口領域に形成されている。即ち、容量絶縁膜７５は、開口領域に殆ど形成されていない。よって、容量絶縁膜７５が、仮に不透明な膜であっても、開口領域における光の透過率を低下させないで済む。従って、容量絶縁膜７５のうち誘電体膜７５ａを構成する材料は、透過率を考慮せず、誘電率が高いアルミナ等の金属酸化物である。尚、保護膜７５ｂには、例えば、酸化ハフニュウム（ＨｆＯ２）を用いることが可能である。
【００７７】
（第５層の構成―画素電極等―）
第４層の全面には第３層間絶縁膜４３が形成され、更にその上に、第５層として画素電極９ａが形成されている。第３層間絶縁膜４３は、例えばＮＳＧによって形成されている。その他、第３層間絶縁膜４３には、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス、窒化シリコンや酸化シリコン等を用いることができる。第３層間絶縁膜４３の表面は、第２層間絶縁膜４２と同様にＣＭＰ等の平坦化処理がなされている。
【００７８】
画素電極９ａ（図１３中、破線９ａ´で輪郭が示されている）は、縦横に区画配列された画素領域の各々に配置され、その境界にデータ線６ａ及び走査線１１ａが格子状に配列するように形成されている（図１２及び図１３参照）。画素電極９ａは、例えばＩＴＯ（Indium Tin Oxide）等の透明導電膜からなる。
【００７９】
画素電極９ａは、層間絶縁膜４３を貫通するコンタクトホール８５を介して、容量電極３００の延在部と電気的に接続されている（図１５参照）。よって、画素電極９ａの直下の導電膜である容量電極３００の電位は、画素電位となっている。従って、液晶装置１の動作時に、画素電極９ａとその下層の導電膜との間の寄生容量により、画素電位が悪影響を受けることはない。
【００８０】
更に上述したように、容量電極３００の延在部及び中継層６００と、中継層６００及びＴＦＴ３０の高濃度ドレイン領域１ｅとは、夫々コンタクトホール８４及び８３を介して、電気的に接続されている。即ち、画素電極９ａとＴＦＴ３０の高濃度ドレイン領域１ｅとは、中継層６００及び容量電極３００の延在部を中継して電気的に接続されている。従って、画素電極及びドレイン間の層間距離が長くて一つのコンタクトホールで両者間を接続するのが困難となる事態を回避できる。しかも、積層構造及び製造工程の複雑化を招かない。画素電極９ａの上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。以上が、ＴＦＴアレイ基板１０側の画素部の構成である。
【００８１】
他方、対向基板２０には、その対向面の全面に対向電極２１が設けられており、更にその上（図１５では対向電極２１の下側）に配向膜２２が設けられている。対向電極２１は、画素電極９ａと同様、例えばＩＴＯ膜等の透明導電性膜からなる。尚、対向基板２０と対向電極２１の間には、ＴＦＴ３０における光リーク電流の発生等を防止するため、少なくともＴＦＴ３０と正対する領域を覆うように遮光膜２３が設けられている。
【００８２】
このように構成されたＴＦＴアレイ基板１０と対向基板２０の間には、液晶層５０が設けられている。液晶層５０は、基板１０及び２０の周縁部をシール材により封止して形成した空間に液晶を封入して形成される。液晶層５０は、画素電極９ａと対向電極２１との間に電界が印加されていない状態において、ラビング処理等の配向処理が施された配向膜１６及び配向膜２２によって、所定の配向状態をとるようになっている。
【００８３】
以上説明した画素部の構成は、図１２及び図１３に示すように、各画素部に共通である。前述の画像表示領域１０ａ（図９参照）には、かかる画素部が周期的に形成されていることになる。他方、このような液晶装置１では、画像表示領域１０ａの周囲に位置する周辺領域に、図９及び図１０を参照して説明したように、走査線駆動回路１０４及びデータ線駆動回路１０１等の駆動回路が形成されている。
【図面の簡単な説明】
【００８４】
【図１】本発明に係る容量素子の一実施形態に係る構成を示した平面図である。
【図２】図１のＩＩ−ＩＩ´断面図である。
【図３】本発明に係る容量素子の製造方法の一実施形態に係る主要な工程を順に示した工程断面図（その１）である。
【図４】本発明に係る容量素子の製造方法の一実施形態に係る主要な工程を順に示した工程断面図（その２）である。
【図５】本発明に係る容量素子の他の実施形態に係る構成を示した平面図である。
【図６】図５のＶＩ−ＶＩ´断面図である。
【図７】本発明に係る容量素子の製造方法の他の実施形態に係る主要な工程を順に示した工程断面図（その１）である。
【図８】本発明に係る容量素子の製造方法の他の実施形態に係る主要な工程を順に示した工程断面図（その２）である。
【図９】本実施形態に係る電気光学装置を対向基板側から見た平面図である。
【図１０】図９のＸ−Ｘ´断面図である。
【図１１】本実施形態に係る電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。
【図１２】本実施形態に係る電気光学装置の画素部の平面図（その１）である。
【図１３】本実施形態に係る電気光学装置の画素部の平面図（その２）である。
【図１４】図１２及び図１３を重ね合わせた平面図である。
【図１５】図１２及び図１３を重ね合わせたＸＶ−ＸＶ´断面図である。
【符号の説明】
【００８５】
１・・・液晶装置、１０・・・ＴＦＴアレイ基板、２０・・・対向基板、７０・・・保持容量、５００，５００ａ・・・容量素子、５３０・・・上電極、５２０，５２５・・・容量絶縁膜、５１０・・・下電極
【図１】
2010103140.tif 000003
【図２】
2010103140.tif 000004
【図３】
2010103140.tif 000005
【図４】
2010103140.tif 000006
【図５】
2010103140.tif 000007
【図６】
2010103140.tif 000008
【図７】
2010103140.tif 000009
【図８】
2010103140.tif 000010
【図９】
2010103140.tif 000011
【図１０】
2010103140.tif 000012
【図１１】
2010103140.tif 000013
【図１２】
2010103140.tif 000014
【図１３】
2010103140.tif 000015
【図１４】
2010103140.tif 000016
【図１５】
2010103140.tif 000017