(57)【要約】【課題】薄膜トランジスタにおいて、光リーク電流の発生の抑制を図る。【解決手段】薄膜トランジスタは、基板（１０）上、チャネル領域（３０ａ２）、ソースドレイン領域（３０ａ１及び３０ａ３）、並びに前記チャネル領域（３０ａ２）及びソースドレイン領域間に形成されたＬＤＤ領域（３０ａ４及び３０ａ５）を有する半導体層（３０ａ）と、チャネル領域に対向配置されたゲート電極（３０ｂ）とを備える。ＬＤＤ領域の少なくとも一部の領域は、半導体層における前記一部の領域を除く他の領域に比べて、結晶欠陥の数が多くなるように形成されている。【選択図】図６
2010103298.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された薄膜トランジスタであって、
チャネル領域、ソースドレイン領域、並びに前記チャネル領域及び前記ソースドレイン領域間に形成されたＬＤＤ領域を有する半導体層と、
前記チャネル領域にゲート絶縁膜を介して対向するように配置されたゲート電極と
を備え、
前記ＬＤＤ領域の少なくとも一部の領域は、前記半導体層における前記一部の領域を除く他の領域に比べて、結晶欠陥の数が多くなるように形成されていることを特徴とする薄膜トランジスタ。
【請求項２】
前記他の領域に対して水素化処理が施されており、
前記一部の領域に対して前記水素化処理が施されていない又は前記他の領域に対するのと比べて少しだけ前記水素化処理が施されている
ことを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記他の領域において、前記水素化処理を行う又は促進するための前記ゲート絶縁膜とは異なる活性膜を更に備えることを特徴とする請求項２に記載の薄膜トランジスタ。
【請求項４】
前記基板上の表示領域で互いに交差するデータ線及び走査線と、
前記データ線及び走査線の交差に対応して設けられた画素電極と
を更に備え、
前記ＬＤＤ領域は、前記チャネル領域及び前記ソースドレイン領域のうち前記データ線に電気的に接続されたデータ線側ソースドレイン領域間に形成されたデータ線側ＬＤＤ領域と、前記チャネル領域及び前記ソースドレイン領域のうち前記画素電極に電気的に接続された前記画素電極側ソースドレイン領域間に形成された画素電極側ＬＤＤ領域とを有し、
前記一部の領域は、前記画素電極側ＬＤＤ領域の少なくとも一部であることを特徴とする請求項１から３のいずれか一項に記載の薄膜トランジスタ。
【請求項５】
前記一部の領域は、更にデータ線側ＬＤＤ領域の少なくとも一部を含むことを特徴とする請求項４に記載の薄膜トランジスタ。
【請求項６】
基板上に半導体層を形成する第１工程と、
前記半導体層上に前記半導体層に水素化処理を行う又は促進するための活性膜を形成する第２工程と、
前記基板上で平面的に見て、前記半導体層のうちＬＤＤ領域の少なくとも一部の領域において、前記半導体層が露出するように前記活性膜を部分的に除去する第３工程と、
前記半導体層及び前記活性膜上に、前記活性膜とは異なるゲート絶縁膜を形成する第４工程と、
前記ゲート絶縁膜上に、前記半導体層のチャネル領域に対向するようにゲート電極を形成する第５工程と、
少なくとも前記活性膜を介して前記半導体層に水素化処理を施す第６工程と
を備えることを特徴とする薄膜トランジスタの製造方法。
【請求項７】
請求項１から５のいずれか一項に記載の薄膜トランジスタと、
前記基板に対向するように配置された他方の基板と、
前記基板及び前記他方の基板間に挟持された電気光学物質と
を備えることを特徴とする電気光学装置。
【請求項８】
請求項７に記載の電気光学装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶装置等の電気光学装置において素子基板上の画素毎に配置されたスイッチング用薄膜トランジスタ（Thin Film Transistor、以下、適宜ＴＦＴと呼ぶ）及びその薄膜トランジスタを備えた電気光学装置、並びに電子機器に関する。
【背景技術】
【０００２】
この種の薄膜トランジスタの一例である画素スイッチング用ＴＦＴは、直視型ディスプレイのみならず、例えば投射型表示装置の光変調手段（ライトバルブ）として用いられる電気光学装置にも多用されている。投射型表示装置の場合は特に、光源からの強い光がライトバルブに入射されるため、この光によってライトバルブ内のＴＦＴにおけるリーク電流の増大や誤動作等を引き起こすという問題点がある。この問題点に対し、特許文献１では、薄膜トランジスタを構成する半導体層の結晶粒径を小さく形成することによって、光リーク電流の増大や誤作動等を防止或いは抑制する技術が開示されている。
【０００３】
【特許文献１】国際公開２００３／１０５２３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述の背景技術によれば、薄膜トランジスタを構成する半導体層の全体に渡って、結晶粒径が小さく形成されているため、薄膜トランジスタのオン駆動時に流れる電流（即ち、オン電流）が減少し、薄膜トランジスタの性能（即ち、移動度）が低下してしまう。つまり、半導体層の電気抵抗値が上昇するため、高速動作が要求されるデバイスに適さない。特に、高精細化が要請される液晶装置等の電気光学装置においては、画素スイッチングの高速動作が要求されるため、その傾向は顕著となる。
【０００５】
本発明は、例えば上記問題点に鑑みてなされたものであり、光リーク電流の発生を抑制可能な薄膜トランジスタ及びそのような薄膜トランジスタを備える電気光学装置並びに電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００６】
本発明の薄膜トランジスタは上記課題を解決するために、基板上に形成された薄膜トランジスタであって、チャネル領域、ソースドレイン領域、並びに前記チャネル領域及び前記ソースドレイン領域間に形成されたＬＤＤ領域を有する半導体層と、前記チャネル領域にゲート絶縁膜を介して対向するように配置されたゲート電極とを備え、前記ＬＤＤ領域の少なくとも一部の領域は、前記半導体層における前記一部の領域を除く他の領域に比べて、結晶欠陥の数が多くなるように形成されている。
【０００７】
本発明の薄膜トランジスタ（以下、適宜、ＴＦＴという）は、基板上に形成されており、半導体層とゲート電極とを有して構成されている。ここで、基板は、例えば石英基板、ガラス基板等の透明基板や、シリコン基板等である。また、本発明におけるＴＦＴは、ゲート電極が半導体層の上側に配置されたトップゲート型のＴＦＴでもよいし、ゲート電極が半導体層の下側に配置されたボトムゲート型のＴＦＴでもよいし、或いは、ダブルゲート型のＴＦＴが構築されてもよい。
【０００８】
半導体層は、チャネル領域、ソースドレイン領域、並びに、前記チャネル領域及び前記ソースドレイン領域間に、例えばイオンインプランテーション法等の不純物打ち込みによって半導体層に不純物を打ち込んでなる不純物領域であるＬＤＤ領域（Lightly doped drain）領域を有している。尚、半導体層の内部に結晶欠陥が存在しないことが理想的であるが、現実的には、ある程度の数の結晶欠陥が形成されてしまう。このような結晶欠陥は、例えば、後述するように、半導体層に水素化処理を行うことによって、減少させることができる。そのため、典型的には、結晶欠陥の数を極力減らすために、半導体層全体に渡って水素化処理、シンタリング等の結晶欠陥を減少させるための処理が施される。
【０００９】
本発明では特に、半導体層のうち、ＬＤＤ領域の少なくとも一部の領域において、その他の領域に比べ結晶欠陥の数が多くなるように形成されている。即ち、本発明では半導体層全体の結晶欠陥数を単に減らすのではなく、ＬＤＤ領域の少なくとも一部の領域においては、あえて結晶欠陥を残す。具体的には、ＬＤＤ領域の少なくとも一部の領域については、水素化処理、シンタリング等の結晶欠陥を減少させるための処理を行わない、或いは、他の領域に比べて当該処理を相対的に少ししか施さないことによって、ＬＤＤ領域の少なくとも一部の領域と他の領域との間における結晶欠陥数に差を生じさせるように形成する。
【００１０】
本願発明者の研究によると、半導体層における結晶欠陥は、半導体層の内部を移動しようとする電荷をトラップする、所謂、電荷トラップとして機能する。そのため、例えば、仮に半導体層に光が照射され光リーク電流が流れようとしても、光リーク電流を構成する電子は、ＬＤＤ領域の少なくとも一部の領域に残された結晶欠陥によって捕えられるので、結果として光リーク電流は流れない、若しくは、低減される。従って、本発明によれば、光リーク電流が発生しにくい薄膜トランジスタを実現することができる。
【００１１】
また、このような薄膜トランジスタは、その周辺に遮光膜等を別途形成することなく、ある程度光リーク電流を抑制することができるので、例えば電気光学装置に適用した場合、半導体層を入射光から保護するための遮光膜の構造を簡潔にすることができ、基板上の積層構造をシンプルにすることができる。そのため、特に、例えば液晶装置等の高精細化が求められる電気光学装置に適用することによって、高精細化に対応した微細な積層構造を有する電気光学装置を実現することができる。
【００１２】
また、半導体層内の結晶欠陥数を増加させると、薄膜トランジスタをオン駆動したときに流れる電流（以下、オン電流という）についても、電子が結晶欠陥に捕われることによって減少してしまい、薄膜トランジスタの性能低下が懸念される。しかしながら、本発明では、結晶欠陥数を多く設ける領域を、ＬＤＤ領域の少なくとも一部の領域に限定することによって、オン電流の低下を極力小さく抑えている。つまり、半導体層全体に比べて、狭い領域であるＬＤＤ領域の少なくとも一部の領域においてのみ結晶欠陥数が多くなるように形成しても、実際上は、オン電流が減少し、薄膜トランジスタの性能が低下することは殆ど生じない。
【００１３】
以上のように、半導体層の一部の領域において結晶欠陥を増やすことで、光リーク電流が発生しにくく、安定動作が可能で、且つ、高精細化にも対応可能な薄膜トランジスタを実現することができる。
【００１４】
本発明の薄膜トランジスタの一の態様では、前記他の領域に対して水素化処理が施されており、前記一部の領域に対して前記水素化処理が施されていない又は前記他の領域に対するのと比べて少しだけ前記水素化処理が施されている。
【００１５】
この態様によれば、水素化処理を施すことによって、半導体層の内部にある結晶欠陥の数が調整されている。例えば、ＬＤＤ領域の少なくとも一部の領域を除いた他の領域に対して水素化処理を行うことによって、当該他の領域における結晶欠陥数を減少させ、ＬＤＤ領域の少なくとも一部の領域においてのみ、結晶欠陥を残すことができる。また、ＬＤＤ領域の少なくとも一部の領域においても水素化処理を行った場合であっても、他の領域に比べて、ＬＤＤ領域の少なくとも一部の領域については水素化処理を少ししか施さないことによって、相対的に他の領域に比べて結晶欠陥数を多く残すことができる。
【００１６】
上述の水素化処理を施す態様では、前記他の領域において、前記水素化処理を行う又は促進するための前記ゲート絶縁膜とは異なる活性膜を更に備えてもよい。
【００１７】
この態様では、結晶欠陥を減少させるべき領域である、ＬＤＤ領域の少なくとも一部の領域を除いた他の領域に対して水素化処理を迅速に施すための活性膜を備える。活性膜は、例えば、加熱等により活性化されることで、半導体層のうちＬＤＤ領域の少なくとも一部の領域において半導体層から電子を取り込み、当該領域における結晶欠陥の数を増大させることができる。
【００１８】
本発明の薄膜トランジスタの他の態様では、前記基板上の表示領域で互いに交差するデータ線及び走査線と、前記データ線及び走査線の交差に対応して設けられた画素電極とを更に備え、前記ＬＤＤ領域は、前記チャネル領域及び前記ソースドレイン領域のうち前記データ線に電気的に接続されたデータ線側ソースドレイン領域間に形成されたデータ線側ＬＤＤ領域と、前記チャネル領域及び前記ソースドレイン領域のうち前記画素電極に電気的に接続された前記画素電極側ソースドレイン領域間に形成された画素電極側ＬＤＤ領域とを有し、前記一部の領域は、前記画素電極側ＬＤＤ領域の少なくとも一部の領域である。
【００１９】
この態様によれば、基板上には更に、画素に画像信号を供給するためのデータ線、及び、画素を書き込み可能な状態にＴＦＴを所定のタイミングでスイッチング制御するために、ＴＦＴのゲート電極に走査信号を供給するための走査線を備える。走査線は、導電性及び遮光性を有する非透明の金属等、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）、Ｐｄ（パラジウム）等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等の遮光性材料から形成するとよい。また、データ線は、導電性及び遮光性を有する非透明な金属等から形成され、例えば、Ａｌ（アルミニウム）、Ａｇ（銀）、Ａｕ（金）、Ｃｕ（銅）等の融点が比較的低い金属や、下側遮光膜と同様にＴｉ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等の遮光性材料から形成されるとよい。
【００２０】
また、走査線から入力された走査信号に従って、例えばスイッチング素子として機能するＴＦＴによって各画素電極はオン／オフ駆動され、データ線を介して画像信号が画素電極に書き込まれる。画素電極は、例えばＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）等の透明導電材料からなる透明電極である。
【００２１】
また、本態様におけるＬＤＤ領域は、チャネル領域及びデータ線と電気的に接続されているデータ線側ソースドレイン領域間にあるデータ線側ＬＤＤ領域と、チャネル領域及び画素電極と電気的に接続されている画素電極側ソースドレイン領域間にある画素電極側ＬＤＤ領域とを含んでいる。
【００２２】
本願発明者の研究によると、ＬＤＤ領域のうち、画素電極側ＬＤＤ領域は、光リークが相対的に生じ易い或いは光リークによる悪影響が相対的に顕在化しやすいことが判明している。そのため、本態様では、画素電極側ＬＤＤ領域の少なくとも一部の領域において、その他の領域に比べて結晶欠陥数が多くなるように形成されている。つまり、光リーク電流が発生しやすい画素電極側ＬＤＤ領域において結晶欠陥数が多くなるように構成することによって、より効率的且つ効果的に光リーク電流が発生しにくい薄膜トランジスタを実現することができる。また、このように結晶欠陥が多く形成されている領域を画素電極側ＬＤＤ領域に限定することによって、薄膜トランジスタのオン電流の低下を極力抑えることができる。その結果、薄膜トランジスタの性能低下を伴うことなく、光リーク電流を効果的に抑制可能な薄膜トランジスタを実現することができる。
【００２３】
上述の２つのＬＤＤ領域を備える態様では、前記一部の領域は、更にデータ線側ＬＤＤ領域の少なくとも一部を含んでいてもよい。
【００２４】
この態様では、半導体層において結晶欠陥数が多く形成されている領域には、画素電極側ＬＤＤ領域の少なくとも一部の領域に加えて、データ線側ＬＤＤ領域の少なくとも一部も含まれている。本願発明者の研究では、半導体層のうちデータ線側ＬＤＤ領域は、画素電極側ＬＤＤ領域ほどではないものの、その他の領域に比べて光リークが相対的に生じやすい或いは光リークによる悪影響が相対的に顕在化しやすいことが判明している。そのため、本態様では、データ線側ＬＤＤ領域においても結晶欠陥が多くなるように形成することによって、半導体層中の電荷トラップ数を増加させ、より効果的に光リーク電流の発生を抑制可能な薄膜トランジスタを実現することができる。
【００２５】
本発明の薄膜トランジスタの製造方法は上記課題を解決するために、基板上に半導体層を形成する第１工程と、前記半導体層上に前記半導体層に水素化処理を行う又は促進するための活性膜を形成する第２工程と、前記基板上で平面的に見て、前記半導体層のうちＬＤＤ領域の少なくとも一部の領域において、前記半導体層が露出するように前記活性膜を部分的に除去する第３工程と、前記半導体層及び前記活性膜上に、前記活性膜とは異なるゲート絶縁膜を形成する第４工程と、前記ゲート絶縁膜上に、前記半導体層のチャネル領域に対向するようにゲート電極を形成する第５工程と、少なくとも前記活性膜を介して前記半導体層に水素化処理を施す第６工程とを備える。
【００２６】
本発明の製造方法によれば、まず、第１工程において、基板上に半導体層を形成する。ここで、半導体層は、チャネル領域、ソースドレイン領域、並びに、前記チャネル領域及び前記ソースドレイン領域間に、例えばイオンインプランテーション法等の不純物打ち込みによって半導体層に不純物を打ち込んでなる不純物領域であるＬＤＤ領域（Lightly doped drain）領域を形成する。
【００２７】
第２工程では、前記半導体層に水素化処理を行う又は促進するための活性膜を形成し、第３工程において、上述のように半導体層のうち結晶欠陥が多く形成される領域であるＬＤＤ領域の少なくとも一部の領域において半導体層が露出するように、部分的に層間絶縁膜を除去する。つまり、基板上で平面的に見たときに、ＬＤＤ領域の少なくとも一部の領域においては活性膜は完全に除去されており、半導体層のその他の領域においては半導体層上に活性膜が形成される。
【００２８】
第４工程では、その他の領域において半導体層上に形成された活性膜及び露出した半導体層上に、ゲート絶縁膜を形成する。ここで、第３工程において活性膜が除去された領域では、半導体層が露出しているので、当該領域においては、半導体層に直接接触するようにゲート絶縁膜が形成される。
【００２９】
第５工程では、活性層上にチャネル領域に対向するようにゲート電極を形成する。即ち、ゲート電極及びチャネル領域間にはゲート絶縁膜が挟持されるように形成される。
【００３０】
第６工程では、以上のように基板上に積層構造（例えば、半導体層及びゲート電極等）を形成した後に、半導体層に水素化処理を施す。このとき、活性膜はＬＤＤ領域の少なくとも一部の領域を除いたその他の領域において形成されているので、当該その他の領域については水素化処理が進行することによって結晶欠陥数が減少するものの、ＬＤＤ領域の少なくとも一部の領域においては、半導体層上に活性膜が形成されていないので、水素化処理は殆ど又は実践上全く進行しない。その結果、ＬＤＤ領域の少なくとも一部の領域において、その他の領域に比べて結晶欠陥数が多くなるように構成された薄膜トランジスタが完成する。
【００３１】
本発明の電気光学装置は上記課題を解決するために、上述した本発明に係る薄膜トランジスタ（但し、その各種態様も含む）と、前記基板に対向するように配置された他方の基板と、前記基板及び前記他方の基板間に挟持された電気光学物質とを備える。
【００３２】
本発明の電気光学装置によれば、上述した薄膜トランジスタを備えるので、チャネル領域における光リーク電流を効果的に減少させつつ、オン電流の減少等の特性低下を招くこともない。特に、液晶装置のような電気光学装置において画素電極への画像信号のオン／オフのスイッチング用素子として上述の薄膜トランジスタを用いることで、液晶装置の画像処理速度の上昇や誤動作の減少を図ることができ、高品位な画像表示が可能な電気光学装置を実現することができる。
【００３３】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置（但し、その各種態様も含む）を備える。
【００３４】
本発明の電子機器によれば、上述した本発明に係る電気光学装置を具備してなるので、高品質な画像を表示することが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置等も実現することも可能である。
【００３５】
本発明の作用及び他の利得は次に説明する発明を実施するための最良の形態から明らかにされる。
【発明を実施するための最良の形態】
【００３６】
以下では、本発明の実施形態について図を参照しつつ説明する。
【００３７】
＜１．電気光学装置＞
以下の実施形態では、本発明に係る薄膜トランジスタを適用した電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。
【００３８】
＜１−１．第１実施形態＞
先ず、本実施形態に係る液晶装置の全体構成について、図１及び図２を参照して説明する。ここに図１は、本実施形態に係る液晶装置の全体構成を示す平面図であり、図２は、図１のＨ−Ｈ´線断面図である。
【００３９】
図１及び図２において、本実施形態に係る液晶装置では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０は、例えば石英基板、ガラス基板等の透明基板や、シリコン基板等である。対向基板２０は、例えば石英基板、ガラス基板等の透明基板である。ＴＦＴアレイ基板１０と対向基板２０との間には、液晶層５０が封入されている。ＴＦＴアレイ基板１０と対向基板２０とは、複数の画素電極が設けられた画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００４０】
シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（即ち、基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。
【００４１】
シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。
【００４２】
周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側に、サンプリング回路７が額縁遮光膜５３に覆われるようにして設けられている。走査線駆動回路１０４は、この一辺に隣接する２辺に沿い、且つ、額縁遮光膜５３に覆われるようにして設けられている。
【００４３】
ＴＦＴアレイ基板１０上には、対向基板２０の４つのコーナー部に対向する領域に、両基板間を上下導通材１０７で接続するための上下導通端子１０６が配置されている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。
【００４４】
図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が作りこまれた積層構造が形成されている。画像表示領域１０ａには、画素スイッチング用のＴＦＴや走査線、データ線等の配線の上層に、ＩＴＯ（Indium Tin Oxide）等の透明材料からなる画素電極９がマトリクス状に設けられている。画素電極９上には、配向膜（図２において省略）が形成されている。他方、対向基板２０におけるＴＦＴアレイ基板１０との対向面上に、ブラックマトリクス２３が形成されている。ブラックマトリクス２３は、例えば遮光性金属膜等から形成されており、対向基板２０上の画像表示領域１０ａ内で、例えば格子状、ストライプ状等にパターニングされている。遮光膜２３上には、ＩＴＯ等の透明材料からなる対向電極２１が複数の画素電極９と対向して、対向基板２０の全面に亘って（例えばベタ状に）形成されている。対向電極２１上には配向膜が形成されている。
【００４５】
このように構成され、画素電極９と対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、液晶層５０が形成されている。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で所定の配向状態をとる。
【００４６】
尚、図１及び図２に示したＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等の駆動回路の他に、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路、検査用パターン等が形成されていてもよい。
【００４７】
次に、第１実施形態に係る液晶装置の画像表示領域の電気的な構成について、図３を参照して説明する。ここに図３は、第１実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。
【００４８】
図３において、画像表示領域１０ａを構成するマトリクス状に形成された複数の画素の
各々には、画素電極９及び画素スイッチング用のＴＦＴ３０が形成されている。ＴＦＴ３０は、画素電極９に電気的に接続されており、本実施形態に係る液晶装置の動作時に画素電極９をスイッチング制御する。画像信号が供給されるデータ線６は、ＴＦＴ３０のソース領域に電気的に接続されている。データ線６に書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、互いに隣り合う複数のデータ線６同士に対して、グループ毎に供給するようにしてもよい。
【００４９】
ＴＦＴ３０のゲートには走査線１１が電気的に接続されており、本実施形態に係る液晶装置は、所定のタイミングで、走査線１１にパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９は、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６から供給される画像信号Ｓ１、Ｓ２、…、Ｓｎが所定のタイミングで書き込まれる。画素電極９を介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板２０（図２参照）に形成された対向電極２１（図２参照）との間で一定期間保持される。
【００５０】
液晶層５０（図２参照）を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射される。
【００５１】
ここで保持された画像信号がリークすることを防ぐために、画素電極９と対向電極２１（図２参照）との間に形成される液晶容量に対して電気的に並列に蓄積容量７０が付加されている。
【００５２】
次に、上述の動作を実現するＴＦＴアレイ１０基板上の積層構造の具体的な構成を、図４から図７を参照して説明する。
【００５３】
図４は、本実施形態に係る電気光学装置のＴＦＴ３０周辺の構成を示す平面図であり、図５は図４のＡ−Ａ´線断面図である。尚、図４及び図５では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。また、図４では、説明の便宜上、各層を透過的に図示しており、図５で示す部材のいくつかを省略している。
【００５４】
図４に示すように、走査線１１はＸ方向に沿って延在しており、ＴＦＴ３０付近において半導体層３０ａ（即ち、データ線側ソースドレイン領域３０ａ１、チャネル領域３０ａ２及び画素電極側ソースドレイン領域３０ａ３）より広く形成すべく、部分的にＹ方向にも沿って形成されている。また、走査線１１は、ＴＦＴ３０のチャネル幅方向については、図４及び図５に示すように、チャネル領域３０ａ２のチャネル幅よりも広くなるように形成されている。特にチャネル長の方向については、図４に示すように、チャネル領域３０ａ２のチャネル長及び後述のＬＤＤ領域の合計長さよりも広くなるように形成されている。更に、好ましくは、ＴＦＴアレイ基板１０上で平面的に見て、半導体層３０ａの全域を覆うことで、半導体層３０ａのいずれかの箇所に光が侵入し、半導体層３０ａ内を通ってチャネル領域３０ａ２やＬＤＤ領域まで至る事態を効果的に防止している。
【００５５】
また、細長く形成された半導体層３０ａに沿って（即ち、Ｙ方向に沿って）データ線６が延在している。そして、データ線６や走査線１１の各種配線等によって規定されている開口領域（即ち、各画素において、表示に実際に寄与する光が透過又は反射される領域）には、図４において点線で示したように画素電極９が画素毎に複数設けられている。
【００５６】
走査線１１は、半導体層３０ａの下層側に形成されており（図５参照）、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｍｏ（モリブデン）等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等の遮光性材料からなる。即ち、本実施形態において、走査線１１は下側遮光膜として機能し、ＴＦＴアレイ基板１０における裏面反射や、複板式のプロジェクタ等で他の液晶装置から発せられ合成光学系を突き抜けてくる光などである、ＴＦＴアレイ基板１０側から装置内に入射する戻り光から、ＴＦＴ３０のチャネル領域３０ａ２及びその周辺を遮光する。
【００５７】
図４に示すように、走査線１１の幅は、ＴＦＴアレイ基板１０上で平面的に見たときに、半導体層３０ａを全て含むように幅広に形成されている。このように下側遮光膜として機能する走査線１１を広く形成することにより、ＴＦＴアレイ基板１０に対して垂直に半導体層３０ａに入射しようとする光だけでなく、斜め又は側方から入射しようとする光をも効率的に遮光することが可能となる。
【００５８】
ＴＦＴ３０は、走査線１１及びデータ線６の交差に対応して配置されている。ＴＦＴ３０は、半導体層３０ａと、チャネル領域３０ａ２に対向配置されたゲート電極３０ｂとを含んで構成されている。ゲート電極３０ｂは、ＴＦＴアレイ基板１０上に形成された走査線１１に、コンタクトホール３１を介して電気的に接続されている（図４参照）。
【００５９】
ＴＦＴ３０を構成する半導体層３０ａは、データ線側ソースドレイン領域３０ａ１、チャネル領域３０ａ２、画素電極側ソースドレイン領域３０ａ３、データ線側ＬＤＤ領域３０ａ４、及び画素電極側ＬＤＤ領域３０ａ５を有している。これらの各領域は、例えばイオンインプランテーション法等の不純物打ち込みによって、半導体層３０ａに不純物を打ち込んでなる不純物領域である。ここで、ソースドレイン領域３０ａ１及び３０ａ３間と、チャネル領域３０ａ２間には夫々、ソースドレイン領域３０ａ１及び３０ａ３よりも不純物の少ない低濃度な不純物領域として形成されるＬＤＤ（Lightly Doped Drain）領域である、データ線側ＬＤＤ領域３０ａ４及び画素電極側ＬＤＤ領域３０ａ５が形成されている。このような不純物領域によれば、ＴＦＴ３０の非動作時において、データ線側ソースドレイン領域３０ａ１及び画素電極側ソースドレイン領域３０ａ３間に流れるオフ電流を低減し、且つＴＦＴ３０の動作時に流れるオン電流の低下を抑制できる。
【００６０】
データ線側ソースドレイン領域３０ａ１は、コンタクトホール３２を介して、画像信号を供給するデータ線６に電気的に接続されている。また、画素電極側ソースドレイン領域３０ａ３は、コンタクトホール３３を介して、画素電極（図４において図示省略）に電気的に接続されている。
【００６１】
続いて、図５を参照して、ＴＦＴ３０付近の断面構造について詳細に説明する。ＴＦＴアレイ基板１０上には、下側遮光膜として機能する走査線１１が、半導体層３０ａよりも幅広に形成されている。
【００６２】
走査線１１は下地絶縁膜１２によって覆われており、表面には半導体層３０ａ（図５においてはチャネル領域３０ａ２）が形成されている。ここで、半導体層３０ａ上にはゲート絶縁膜１３ａ及び活性膜１３ｂが形成される。より具体的には、ＴＦＴアレイ基板１０上で平面的に見たときに、画素電極側ＬＤＤ領域３０ａ５に重なる領域を除いた領域において、活性膜１３ｂが形成されており、その上層から、ゲート絶縁膜１３ａが積層されている。そのため、画素電極側ＬＤＤ領域３０ａ５においては、ゲート絶縁膜１３ａが半導体層３０ａに直接接触するように形成されている。このように活性膜１３ｂを形成することにより、後述するように液晶装置の製造プロセス中において水素化処理が行われた際に、画素電極側ＬＤＤ領域３０ａ５における結晶欠陥数を、その他の領域に比べて多く形成することができる。
【００６３】
ここで、図６は、半導体層３０ａ内における結晶欠陥の機能を説明するための模式図である。尚、図６において半導体層３０ａ以外の構造は、説明の便宜上、省略している。
【００６４】
図６（ａ）において半導体層３０ａのうち、画素電極ＬＤＤ領域３０ａ５には、多くの結晶欠陥（図６において正電荷で表示）が形成されている。尚、画素電極側ＬＤＤ領域３０ａ５以外の半導体層３０ａにおいては、できるだけ結晶欠陥は存在しないことが好ましいが、少なからず存在していてもよい。つまり、画素電極側ＬＤＤ領域３０ａにおける結晶欠陥数が、それ以外の領域における結晶欠陥数において多ければ足りる。図６では、説明の便宜上、画素電極側ＬＤＤ領域３０ａ５以外の領域においては結晶欠陥が存在しないものとして説明する。
【００６５】
半導体層３０ａに光が照射されると半導体層３０ａには光リーク電流が発生する。ここで、仮に光リーク電流が流れようとする方向を図６（ａ）のように仮定すると、光リーク電流を構成する電子は、反対方向（即ち、右方向）に向かって移動する。
【００６６】
すると、図６（ｂ）に示すように、画素電極側ＬＤＤ領域３０ａ５に多数存在している結晶欠陥に、光リーク電流を構成する電子が引き寄せられ、電子が画素電極側ソースドレイン領域３０ａ３に透過する前に、結晶欠陥に捕えられてしまう。即ち、画素電極側ＬＤＤ領域３０ａ５の結晶欠陥の存在によって、光リーク電流は殆ど又は実践上全く流れない。もっとも、画素電極側ＬＤＤ領域３０ａ５における結晶欠陥数が比較的少ない場合には、画素電極側ソースドレイン領域３０ａ３に透過する電子も存在し得るため、少なからず光リーク電流が流れる可能性はあるが、その電流の大きさは小さい。このように、画素電極側ＬＤＤ領域３０ａ５に結晶欠陥を多く設けることによって、仮に半導体層３０ａに光が照射されたとしても、光リーク電流の発生を抑制することができる。尚、本実施形態においては、上述したように走査線１１等で遮光膜を形成した上で、画素電極側ＬＤＤ領域３０ａ５において結晶欠陥を増加させているので、光リーク電流がより一層発生しにくい構成となっている。
【００６７】
一方で、半導体層３０ａ内の結晶欠陥数を増加させると、ＴＦＴ３０をオン駆動したときに半導体層３０ａに流れる電流（即ち、オン電流）の量も減少してしまう。つまり、画素電極側ＬＤＤ領域３０ａ５において結晶欠陥を多く形成しているので、光リーク電流を構成する電子だけでなく、オン電流を構成する電子までもが当該結晶欠陥に捕われてしまうおそれがある。しかしながら、本実施形態のように、結晶欠陥を多く設ける領域を画素電極側ＬＤＤ領域３０ａ５に限定することにより、オン電流の減少を極力抑えつつ、光リーク電流を抑制することができる。即ち、ＴＦＴ３０の性能低下を伴うことなく、光リーク電流の低減が可能となる。
【００６８】
再び図５に戻って、ＴＦＴ３０上には第１層間絶縁膜１４が積層されており、第１層間絶縁膜１４上にはデータ線６及び中継層７が形成されている。半導体層３０ａのうちデータ線側ソースドレイン領域３０ａ１は、ゲート絶縁膜１３ａ、活性膜１３ｂ及び第１層間絶縁膜１４に開孔されたコンタクトホール３２を介して、画像信号が供給されるデータ線６に電気的に接続されている。一方、画素電極側ソースドレイン領域３０ａ３は、上層側に形成された画素電極９に、中継層７を介して、電気的に接続されている。ここで、中継層７は、ゲート絶縁膜１３ａ、活性膜１３ｂ及び第１層間絶縁膜１４に開孔されたコンタクトホール３３に形成されており、画素電極側ソースドレイン領域３０ａ３及び画素電極９間を電気的に接続している。画素電極９は、データ線６及び中継層７上に形成された第２層間絶縁膜１５上に画素毎に島状に形成されている。画素電極９は、所定の方向にラビング処理が施された配向膜１６によって覆われている。
【００６９】
＜変形例＞
図７は変形例に係る液晶装置におけるＴＦＴアレイ基板１０上における積層構造を示す断面図である。本変形例は、前述の実施形態に比べて、活性膜１３ｂが画素電極側ＬＤＤ領域３０ａ５の他に、データ線側ＬＤＤ領域３０ａ４上にも形成されている点で異なっている。尚、その他の積層構造については、前述の実施形態の場合と同様である。
【００７０】
本願発明者の研究によると、画素電極側ＬＤＤ領域３０ａ５ほどではないものの、データ線側ＬＤＤ領域３０ａ４においても光が照射されると光リークが生じやすいことが判明している。そこで、本変形例では、最も光リーク電流が発生しやすい画素電極側ＬＤＤ領域３０ａ５の他に、データ線側ＬＤＤ領域３０ａ４についても結晶欠陥数を増加させることによって、光リーク電流を構成する電子がよりトラップされやすなり、光リーク電流の発生をより手厚く抑制することができる。
【００７１】
＜２．製造方法＞
続いて、図８及び図９を参照して、以上で説明した実施形態における液晶装置の製造方法について、工程毎に説明する。
【００７２】
まず、図８（ａ）に示すように、ＴＦＴアレイ基板１０上に、スパッタリング等により、非透明な金属等で走査線１１を形成する。例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｄ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等の遮光性材料で形成すればよい。ここで、走査線１１の幅が、後の工程で形成する半導体層３０ａの幅よりも広くなるように形成することが好ましい。このように走査線１１を幅広に形成することで、走査線１１は本発明における下側遮光膜として機能し、ＴＦＴアレイ基板１０の下側から半導体層３０ａに入射しようとする光を効率的に遮光することが可能となる。
【００７３】
続いて、図８（ｂ）に示すように、走査線１１上に、蒸着等により下地絶縁膜１２を形成する。そして、その上層にＴＦＴ３０を構成する半導体層３０ａを積層する。具体的には、例えばイオンインプランテーション法等の不純物打ち込みによって、下地絶縁膜１２上に形成した半導体層３０ａに不純物を打ち込めばよい。特に、データ線側ＬＤＤ領域３０ａ４及び画素電極側ＬＤＤ領域３０ａ５は夫々、データ線側ソースドレイン領域３０ａ１及び画素電極側ソースドレイン領域３０ａ３よりも不純物の少ない低濃度な不純物領域として形成する。この際、ゲート電極３０ｂをマスクとするセルフアライン形で不純物注入を行ってもよいし、或いはゲート電極３０ｂとは別のマスクを形成して不純物注入を行ってもよい。
【００７４】
図８（ｃ）に示すように、半導体層３０ａ上に薄く活性膜１３ｂを形成し、ＴＦＴアレイ基板１０上で平面的に見て、画素電極側ＬＤＤ領域３０ａ５に重なる領域が露出するように、活性膜１３ｂを部分的に除去する（図８（ｄ）参照）。そして、図８（ｅ）のように、活性膜１３ｂ及び半導体層３０ａ上に、ゲート絶縁膜１３ａを積層する。ここで、画素電極側ＬＤＤ領域３０ａ５において、活性化膜１３ｂは半導体層３０ａに直接接触するように形成される。
【００７５】
続いてゲート絶縁膜１３ａ上に、ＴＦＴアレイ基板１０上で平面的に見て、チャネル領域３０ａ２に対向するようにゲート電極３０ｂが形成され、ゲート電極３０ｂを覆うように、第１層間絶縁膜１４を形成する（図９（ｆ）参照）。
【００７６】
次に、図９（ｇ）に示すように、第１層間絶縁膜１４にコンタクトホール３２を開口して、データ線側ソースドレイン領域３０ａ１に電気的に接続されるように第１層間絶縁膜１４上にデータ線６を形成する。また、第１層間絶縁膜１４にコンタクトホール３３を開口して、画素電極側ソースドレイン領域３０ａ３に電気的に接続されるように中継層７を形成する。ここで、中継配線７もまた遮光性を有する導電性材料から形成することによって、ＴＦＴアレイ基板１０上から半導体層３０ａに入射しようとする光を遮光することで、半導体層３０ａにおける光リーク電流の発生を抑制することができる。
【００７７】
データ線６及び中継層７上には、図９（ｈ）に示すように、第２層間絶縁膜１５が積層される。そして、第２層間絶縁膜１５にはコンタクトホール３４が開口され、第２層間絶縁膜１５上には、中継層７に電気的に接続されるように画素電極９が形成される。このように中継層７を介して、画素電極９及び画素電極側ソースドレイン領域３０ａ３間を電気的に接続することによって、両者間に開口されたコンタクトホール３３及び３４の深さを浅くすることができる。仮に、画素電極９及び画素電極側ソースドレイン領域３０ａ３間を一つの深いコンタクトホールで形成すると、コンタクトホール内を埋めるように積層された導電材料中に欠陥等が生じやすくなり、コンタクトホールの導電性が低下してしまう。特に、画素電極９のように画像信号電圧が印加される箇所に欠陥が生じると、画像信号が劣化し、液晶装置の表示画像の質が低下してしまう。そこで、本実施形態では、中継層７を、画素電極９及び画素電極側ソースドレイン領域３０ａ３間に形成することによって、比較的深さの浅い２つのコンタクトホール（即ち、コンタクトホール３３及び３４）を形成している。尚、画素電極９上には、所定の方向に沿ってラビング処理が施された配向膜１６が形成されることによって、ＴＦＴアレイ基板１０上の積層構造が完成する。
【００７８】
以上のようにＴＦＴアレイ基板１０上の積層構造が完成した後、高温に曝す等することにより水素化処理を行うことによって、半導体層３０ａのうち画素電極側ＬＤＤ領域３０ａ５以外の領域における、特に活性層１３ｂが形成された領域における、結晶欠陥を減少させる。その結果、画素電極側ＬＤＤ領域３０ａ５において、その他の領域に比べて結晶欠陥が多くなるような半導体層が形成される。
【００７９】
ここで、図１０は、水素化処理の前後における半導体層３０ａ中の結晶欠陥数の変化の様子を図式的に表した模式図である。尚、図１０では、半導体層３０ａ及び活性化膜１３ｂ以外の積層構造は、説明の便宜上、省略している。
【００８０】
まず、図１０（ａ）に示すように、水素化処理前は、半導体層３０ａ全体に渡って、ほぼ均一な密度でランダムに結晶欠陥が分布している。そして、図１０（ｂ）にしめすように活性層１３ｂを活性化することによって、活性膜１３ｂ中から半導体層に向かって電子が移動する。すると、図１０（ｃ）に示すように、電子は半導体層３０ａ中の結晶欠陥と結合して、結晶欠陥は消滅する。このようにして、水素化処理によって、半導体層３０ａにおける結晶欠陥を減少させることができる。但し、画素電極側ＬＤＤ領域３０ａ５においては、活性膜１３ｂは形成されていないので、当該領域に存在する結晶欠陥は殆ど又は実践上全く消滅することなく、殆どそのまま残存する。その結果、図１０に示すように、画素電極側ＬＤＤ領域３０ａ５において、その他の領域に比べて結晶欠陥が多く存在するような半導体層３０ａ５を形成することができる。
【００８１】
このようにして完成されたＴＦＴアレイ基板１０は、対向電極や配向膜が積層されることによって完成された対向基板２０と、液晶５０を介して対向配置されることによって、液晶装置が完成する。
【００８２】
尚、図７に示した変形例に係る液晶装置を製造する場合には、図８（ｄ）においてデータ線側ＬＤＤ領域３０ａ４についても、窒化膜１３ａを除去して、活性膜１３ｂを形成することにより、データ線側ＬＤＤ領域３０ａ４についても水素化処理を行うことで、同様に製造することができる。
【００８３】
＜３：電子機器＞
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。ここに図１１は、プロジェクタの構成例を示す平面図である。以下では、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。
【００８４】
図１１に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇに入射される。
【００８５】
液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、Ｒ及びＢの光が９０度に屈折する一方、Ｇの光が直進する。従って、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【００８６】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【００８７】
尚、液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【００８８】
尚、図１１を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【００８９】
また、本発明は上述の各実施形態で説明した液晶装置以外にも反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ、デジタルマイクロミラーデバイス（ＤＭＤ）、電気泳動装置等にも適用可能である。
【００９０】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置用基板及び電気光学装置、並びに該電気光学装置を備えた電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【００９１】
【図１】本実施形態に係る液晶装置の平面図である。
【図２】図１のＨ−Ｈ´断面図である。
【図３】本実施形態に係る液晶装置の電気的な構成を示すブロック図である。
【図４】本実施形態に係る液晶装置のＴＦＴ周辺の構成を示す平面図である。
【図５】図４のＡ−Ａ´線断面図である。
【図６】本実施形態に係る液晶装置の半導体層における電荷の様子を図式的に表した模式図である。
【図７】変形例に係る液晶装置のＴＦＴ周辺の断面構造を示す断面図である。
【図８】本実施形態に係る液晶装置のＴＦＴアレイ基板上の積層構造の製造方法を、工程毎に示す断面図である。
【図９】図８に続いて、本実施形態に係る液晶装置のＴＦＴアレイ基板上の積層構造の製造方法を、工程毎に示す断面図である。
【図１０】本実施形態に係る液晶装置の水素化処理の前後における半導体層の結晶欠陥数の変化の様子を図式的に表した模式図である。
【図１１】電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。
【符号の説明】
【００９２】
６  データ線、  ９  画素電極、  １０  ＴＦＴアレイ基板、  １０ａ  画像表示領域、  １１  走査線、  １３ａ  ゲート絶縁膜、  １３ｂ  活性膜、  ２０  対向基板、  ２１  対向電極、  ３０  ＴＦＴ、  ３０ａ  半導体層、  ３０ａ１  データ線側ソースドレイン領域、  ３０ａ２  チャネル領域、  ３０ａ３  画素電極側ソースドレイン領域、  ３０ａ４  データ線側ＬＤＤ領域、  ３０ａ５  画素電極側ＬＤＤ領域、  ３０ｂ  ゲート電極、  ３０ｂ１  窒化膜、  ３０ｂ２  活性化膜、  ５０  液晶
【図１】
2010103298.tif 000003
【図２】
2010103298.tif 000004
【図３】
2010103298.tif 000005
【図４】
2010103298.tif 000006
【図５】
2010103298.tif 000007
【図６】
2010103298.tif 000008
【図７】
2010103298.tif 000009
【図８】
2010103298.tif 000010
【図９】
2010103298.tif 000011
【図１０】
2010103298.tif 000012
【図１１】
2010103298.tif 000013