(57)【要約】【課題】特別な回路を付加することなく、消費電力を十分に低減できるようにした発振回路及び半導体装置を提供する。【解決手段】信号反転増幅器１０と、フィードバック回路とを備え、信号反転増幅器１０は、ＳＯＩ基板１０にそれぞれ形成されたｐチャネル型のＰＤ−ＳＯＩ−ＭＯＳＦＥＴ１１及びｎチャネル型のＰＤ−ＳＯＩ−ＭＯＳＦＥＴ１２を有し、フィードバック回路は、信号反転増幅器１０の出力側と入力側との間に接続された水晶振動子２１を有する。信号反転増幅器１０では、ＭＯＳＦＥＴ１１、１２が直列に接続されると共に、直列に接続されたＭＯＳＦＥＴ１１、１２の両端に電圧が印加される。また、フィードバック回路は、信号反転増幅器１０から出力された信号を当該信号反転増幅器１０にフィードバック入力する。【選択図】図１
2010103423.tif 000002
【特許請求の範囲】
【請求項１】
信号反転増幅器、を備え、
前記信号反転増幅器は、絶縁層上の半導体層にそれぞれ形成された第１トランジスタ及び第２トランジスタ、を有し、
前記第１トランジスタは、
前記半導体層上にゲート絶縁膜を介して形成された第１ゲート電極と、
前記第１ゲート電極の側方下の前記半導体層に形成された第１ソース領域又は第１ドレイン領域と、を含み、
前記半導体層のうちの前記第１ソース領域と前記第１ドレイン領域とに挟まれた第１ボディ領域は電気的に浮遊している状態に置かれ、且つ、前記第１ゲート電極に閾値電圧が印加されたときに前記第１ボディ領域が部分的に空乏化し、
前記第２トランジスタは、
前記半導体層上にゲート絶縁膜を介して形成された第２ゲート電極と、
前記第２ゲート電極の側方下の前記半導体層に形成された第２ソース領域又は第２ドレイン領域と、を含み、
前記半導体層のうちの前記第２ソース領域と前記第２ドレイン領域とに挟まれた第２ボディ領域は電気的に浮遊している状態に置かれ、且つ、前記第２ゲート電極に閾値電圧が印加されたときに前記第２ボディ領域が部分的に空乏化することを特徴とする発振回路。
【請求項２】
前記信号反転増幅器の出力側と入力側との間に接続された振動子を有し、前記信号反転増幅器から出力された信号を前記信号反転増幅器にフィードバック入力するフィードバック回路、をさらに備え、
前記第１トランジスタはｎチャネル型であり、
前記第２トランジスタはｐチャネル型であり、
前記信号反転増幅器では、前記第１トランジスタと前記第２トランジスタとが直列に接続されると共に、直列に接続された前記第１トランジスタ及び前記第２トランジスタの両端に電源電圧が印加されることを特徴とする請求項１に記載の発振回路。
【請求項３】
前記第１ボディ領域は前記第１ソース領域よりも低い電位であり、前記第２ボディ領域は前記第２ソース領域よりも高い電位である状態において、
前記第１トランジスタの閾値電圧と前記第２トランジスタの閾値電圧の絶対値の和は、前記電源電圧の絶対値以上の値となり、且つ、
前記第１トランジスタの閾値電圧と前記第２トランジスタの閾値電圧の絶対値は、それぞれ前記電源電圧の絶対値未満の値となっていることを特徴とする請求項２に記載の発振回路。
【請求項４】
前記第１ボディ領域は前記第１ソース領域と同電位であり、前記第２ボディ領域は前記第２ソース領域と同電位である状態において、
前記第１トランジスタの閾値電圧と前記第２トランジスタの閾値電圧の絶対値の和は、前記電源電圧の絶対値未満の値に設定されていることを特徴とする請求項２又は請求項３に記載の発振回路。
【請求項５】
前記電源電圧の絶対値と、前記信号反転増幅器にフィードバック入力される信号の絶対値は、それぞれ０．６［Ｖ］以下の大きさであることを特徴とする請求項２から請求項４の何れか一項に記載の発振回路。
【請求項６】
前記半導体層における酸素濃度及び炭素濃度は、それぞれ原子数で１０［ｐｐｍ］以下であることを特徴とする請求項１から請求項５の何れか一項に記載の発振回路。
【請求項７】
前記第１ソース領域の深さと前記第１ドレイン領域の深さは、それぞれ前記半導体層の厚さと同じであることを特徴とする請求項１から請求項６の何れか一項に記載の発振回路。
【請求項８】
前記第２ソース領域の深さと前記第２ドレイン領域の深さは、それぞれ前記半導体層の厚さと同じであることを特徴とする請求項１から請求項７の何れか一項に記載の発振回路。
【請求項９】
請求項１から請求項８の何れか一項に記載の発振回路を集積回路の一部として具備することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振回路及び半導体装置に関する。
【背景技術】
【０００２】
従来から、電子機器には発振回路が広く用いられている（例えば、特許文献１、２を参照。）。発振回路は、例えば、複数の回路間で同期を取ることを目的としたクロックパルスの発生源として使用される。このような発振回路には種々のものが知られているが、その中でも、圧電体である水晶振動子を用いた発振回路は発振周波数の精度が非常に高いため、例えば時刻機能を有する電子機器で広く用いられている。時刻機能を有する代表的な電子機器としては、例えば、時計（ウオッチ）、携帯電話、モバイルパソコン等の携帯型電子機器がある。電子機器の多くは、待ち受け時（スタンドバイ時）にも時刻機能は動作している。
【０００３】
ここで、携帯型電子機器のスタンドバイ時の消費電力（以下、スタンドバイ消費電力ともいう。）に着目すると、スタンドバイ消費電力において、発振回路の消費電力（以下、発振回路消費電力）が占める割合が非常に大きい。携帯型電子機器では、バッテリなど、使用可能な電源容量に限りがあるため、その省電力化は常に望まれており、その一環として、スタンドバイ消費電力の多くを占める発振回路消費電力の低減が望まれている。発振回路では、信号反転増幅器に電源電圧を印加すると、信号反転増幅器の出力が１８０度位相反転されて、信号反転増幅器を構成する一対のトランジスタのゲート電極にフィードバック入力される。このフィードバック動作により、信号反転増幅器を構成する一対のトランジスタが交互にオン（Ｏｎ）／オフ（Ｏｆｆ）駆動され、発振出力が次第に増加し、ついには水晶振動子が安定した振動を行うようになる。
【０００４】
一方で、従来から、ＳＯＩ構造（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）を有するＭＯＳＦＥＴが知られている（例えば、特許文献１を参照。）。ここで、ＳＯＩ構造とは、絶縁膜上にシリコン薄膜（ＳＯＩ層）を積層した構造であり、ＳＯＩ構造を有するＭＯＳＦＥＴ（以下、ＳＯＩ−ＭＯＳＦＥＴともいう。）とは、このＳＯＩ層に形成されたＭＯＳＦＥＴのことである。ＳＯＩ−ＭＯＳＦＥＴは、接合容量の低減と、低閾値電圧による動作電圧の低下とを可能にするという特徴を有し、低消費電力による動作が要求される各種回路を実現する技術として注目されている。このようなＳＯＩ−ＭＯＳＦＥＴには、チャネル領域に相当するＳＯＩ領域に、シリコン層からなるボディ領域が形成されている。このボディ領域に、多数キャリアが存在する中性領域があるか否かによって、ＳＯＩ−ＭＯＳＦＥＴの特性は異なったものとなる。ここで、ボディ領域に中性領域が存在するものは部分空乏型（ＰＤ：Ｐａｒｔｉａｌｌｙ  Ｄｅｐｌｅｔｅｄ）と呼ばれ、中性領域が存在しないものは完全空乏型（ＦＤ：Ｆｕｌｌｙ  Ｄｅｐｌｅｔｅｄ）と呼ばれている。
【０００５】
完全空乏型のＳＯＩ−ＭＯＳＦＥＴ（以下、ＦＤ−ＳＯＩ−ＭＯＳＦＥＴともいう。）は、バルク型と比べてＳ値が小さいため、オフ（ｏｆｆ）リーク電流を増加させずに閾値電圧を低く設定することができ、低消費電力化に適している。その反面、ＳＯＩ層に要求される薄膜化が厳しく、膜厚の均一化が難しいため、閾値電圧がばらつき易いというデメリットがある。これに対して、部分空乏型のＳＯＩ−ＭＯＳＦＥＴ（以下、ＰＤ−ＳＯＩ−ＭＯＳＦＥＴともいう。）は、ＳＯＩ層の膜厚に製造上のマージンがあり、バルク型と同じプロセスを使うことができる、という大きな利点がある。また、完全空乏型と同様、接合容量も低いため、高速動作、低消費電力が可能である。
【０００６】
さらに、ＰＤ−ＳＯＩ−ＭＯＳＦＥＴには、ボディ領域をソース領域に電気的に接続してその電位を固定したもの（いわゆる、ボディタイ型）と、ボディ領域を他の領域と電気的に接続しないでその電位を浮遊させたもの（いわゆる、フローティングボディ型）とがある。ボディタイ型はキャリアの逃げ場があるので空乏層が拡がりやすく、その特性はバルク型に近いものとなる。一方、フローティングボディ型はキャリアの逃げ場がないので空乏層は拡がりにくく、その特性は完全空乏型に近いものとなる。
【特許文献１】特開２００２−１１１００５号公報
【特許文献２】特開平１０−３２５８８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、特許文献１に開示された発振回路では、起動時と同じように安定振動時（即ち、安定発振時）も、信号反転増幅器が有する一対のトランジスタが交互にオン／オフ駆動されて水晶振動子が安定した振動を行い、起動時も安定振動後も同じ電力を供給するようになっていた。しかしながら、安定振動後は、水晶振動子にその慣性エネルギーの損失分に相当するエネルギーを補充するだけで、その振動を安定して継続させることができる。このため、安定振動時における発振回路消費電力には無駄があり、スタンドバイ消費電力の低減が不十分であった。
【０００８】
また、例えば、特許文献２に開示された発振回路では、信号反転増幅器の出力に同期してトランジスタをオン／オフ駆動する電力制御回路を導入して、安定振動時の発振回路消費電力の削減を実現している。しかしながら、このような構成では、電力制御回路を駆動するために新たな電力が必要となるので、上記の削減分が多少でも相殺されてしまい、発振回路消費電力を十分に低減することができない可能性があった。
そこで、本発明はこのような課題に鑑みてなされたものであって、特別な回路を付加することなく、消費電力を十分に低減できるようにした発振回路及び半導体装置の提供を目的とする。
【課題を解決するための手段】
【０００９】
・上記目的を達成するために、本発明の一形態に係る発振回路は、信号反転増幅器、を備え、前記信号反転増幅器は、絶縁層上の半導体層にそれぞれ形成された第１トランジスタ及び第２トランジスタ、を有し、前記第１トランジスタは、前記半導体層上にゲート絶縁膜を介して形成された第１ゲート電極と、前記第１ゲート電極の側方下の前記半導体層に形成された第１ソース領域又は第１ドレイン領域と、を含み、前記半導体層のうちの前記第１ソース領域と前記第１ドレイン領域とに挟まれた第１ボディ領域は電気的に浮遊している状態に置かれ、且つ、前記第１ゲート電極に閾値電圧が印加されたときに前記第１ボディ領域が部分的に空乏化し、前記第２トランジスタは、前記半導体層上にゲート絶縁膜を介して形成された第２ゲート電極と、前記第２ゲート電極の側方下の前記半導体層に形成された第２ソース領域又は第２ドレイン領域と、を含み、前記半導体層のうちの前記第２ソース領域と前記第２ドレイン領域とに挟まれた第２ボディ領域は電気的に浮遊している状態に置かれ、且つ、前記第２ゲート電極に閾値電圧が印加されたときに前記第２ボディ領域が部分的に空乏化することを特徴とするものである。
【００１０】
ここで、「第１（又は、第２）ボディ領域は電気的に浮遊している状態に置かれ」とは、即ち、第１（又は、第２）トランジスタがフローティングボディ型であることを意味する。また、「第１（又は、第２）ゲート電極に閾値電圧が印加されたときに第１（又は、第２）ボディ領域が部分的に空乏化する」とは、即ち、第１（又は、第２）トランジスタが部分空乏型であることを意味する。
このような構成であれば、第１トランジスタはヒステリシスを有し、第１（又は、第２）ボディ領域の電位が安定する前は閾値電圧の絶対値が低く、安定した後は閾値電圧の絶対値が高くなる。ここで、発振回路の起動又はその直後（以下、起動時ともいう。）であり、振動子が立ち上がり不安定な振動を行う状態においては、第１（又は、第２）ボディ領域の電位は第１（又は、第２）ゲート電極の印加電位方向に変化するため、第１（又は、第２）トランジスタの閾値電圧の絶対値は低い。従って、信号反転増幅器の利得（ｇａｉｎ）を高めることができ、振動子により大きな電力を供給することができる。これにより、振動子に安定した振動を早く行うよう促すことができる。
【００１１】
また、発振回路の起動から例えば数秒が経過すると、振動子が安定した振動を行うようになる。この安定した振動を行う状態（以下、安定振動時ともいう。）では、第１（又は、第２）ボディ領域の多数キャリア数は安定し、第１（又は、第２）トランジスタの閾値電圧の絶対値は高くなる。従って、信号反転増幅器の利得を低くすることができ、振動子に供給する電力を小さくすることができる。ここで、安定振動時は、振動子に慣性エネルギーの損失分に相当する電力を供給するだけで、振動子は安定した振動を継続させることができる。それゆえ、安定振動時に、発振回路が消費する電力（即ち、発振回路消費電力）を小さくすることができる。
従来例と比べて、発振回路消費電力を低減するために、特別な回路を追加する必要はないため、回路構成を簡単にすることができる。また、余分な回路動作の消費電力が発生しない。
【００１２】
・また、上記の構成において、前記信号反転増幅器の出力側と入力側との間に接続された振動子を有し、前記信号反転増幅器から出力された信号を前記信号反転増幅器にフィードバック入力するフィードバック回路、をさらに備え、前記第１トランジスタはｎチャネル型であり、前記第２トランジスタはｐチャネル型であり、前記信号反転増幅器では、前記第１トランジスタと前記第２トランジスタとが直列に接続されると共に、直列に接続された前記第１トランジスタ及び前記第２トランジスタの両端に電源電圧が印加されることを特徴としても良い。ここで、「振動子」としては、例えば、水晶振動子、ＡＴ振動子、又は、ＳＡＷ（弾性表面波）デバイスが挙げられる。このような構成であれば、いわゆるコルピッツ型の発振回路を構成することができる。
【００１３】
・また、上記の構成において、前記第１ボディ領域は前記第１ソース領域よりも低い電位であり、前記第２ボディ領域は前記第２ソース領域よりも高い電位である状態において、前記第１トランジスタの閾値電圧と前記第２トランジスタの閾値電圧の絶対値の和は、前記電源電圧の絶対値以上の値となり、且つ、前記第１トランジスタの閾値電圧と前記第２トランジスタの閾値電圧の絶対値は、それぞれ前記電源電圧の絶対値未満の値となっていることを特徴としても良い。ここで、「第１ボディ領域は第１ソース領域よりも低い電位であり、第２ボディ領域は第２ソース領域よりも高い電位である状態」とは、即ち、安定振動時のことを意味する。このような構成であれば、安定振動時に、第１トランジスタ及び第２トランジスタが同時にオン（Ｏｎ）することを防ぐことができる。従って、信号反転増幅器に流れるショート電流を大幅に制限することができ、発振回路消費電力のさらなる低減が可能である。
【００１４】
・また、上記の構成において、前記第１ボディ領域は前記第１ソース領域と同電位であり、前記第２ボディ領域は前記第２ソース領域と同電位である状態において、前記第１トランジスタの閾値電圧と前記第２トランジスタの閾値電圧の絶対値の和は、前記電源電圧の絶対値未満の値に設定されていることを特徴としても良い。ここで、「第１ボディ領域は第１ソース領域と同電位であり、第２ボディ領域は第２ソース領域と同電位である状態」とは、即ち、起動時のことを意味する。このような構成であれば、振動子が起動直後の不安定な振動を行う状態において、信号反転増幅器に流れるショート電流を制限しないようにすることができる。従って、振動子により多くの電力を供給することができ、安定した振動をより早く行うように促すことができる。
【００１５】
・また、上記の構成において、前記電源電圧の絶対値と、前記信号反転増幅器にフィードバック入力される信号の絶対値は、それぞれ０．６［Ｖ］以下の大きさであることを特徴としても良い。このような構成であれば、第１ボディ領域及び第２ボディ領域において、インパクトイオナイゼーションが発生しないためペアクリエーション（即ち、電子−ホール対の生成）をそれぞれ抑制することができ、これら各領域の電位の状態が意図しない方向に変動してしまうことを防ぐことができる。これにより、発振回路の特性の安定化に寄与することができる。
【００１６】
・また、上記の構成において、前記半導体層における酸素濃度及び炭素濃度は、それぞれ原子数で１０［ｐｐｍ］以下であることを特徴としても良い。このような構成であれば、絶縁層上の半導体層において、酸素又は炭素に起因した欠陥を少なくすることができる。従って、例えば、半導体層に形成されたｐｎ接合に逆バイアスが印加された場合でも、リーク電流（即ち、逆バイアス接合リーク）が流れにくいようにすることができる。これにより、ｐｎ接合面において、単位面積当たりの逆バイアス接合リーク量を小さくすることができる。
【００１７】
・また、上記の構成において、前記第１ソース領域の深さと前記第１ドレイン領域の深さは、それぞれ前記半導体層の厚さと同じであることを特徴としても良い。このような構成であれば、第１ソース領域の下部と第１ドレイン領域の下部はそれぞれ絶縁層と接触するため、第１ソース領域と第１ボディ領域との接合面の面積（以下、接合面積ともいう。）、及び、第１ドレイン領域と第１ボディ領域との接合面積をそれぞれ小さくすることができる。従って、第１トランジスタにおいて、逆バイアス接合リークを抑制することができる。
【００１８】
・また、上記の構成において、前記第２ソース領域の深さと前記第２ドレイン領域の深さは、それぞれ前記半導体層の厚さと同じであることを特徴としても良い。このような構成であれば、第２ソース領域の下部と第２ドレイン領域の下部はそれぞれ絶縁層と接触するため、第２ソース領域と第２ボディ領域との接合面の面積（以下、接合面積ともいう。）、及び、第２ドレイン領域と第２ボディ領域との接合面積をそれぞれ小さくすることができる。従って、第２トランジスタにおいて、逆バイアス接合リークを抑制することができる。
【００１９】
逆バイアス接合リークが少ないことにより、安定振動時、第１、第２トランジスタの閾値絶対値は高い値で安定する。なぜなら、安定振動時には、第１、第２トランジスタのソースとボディ電位が逆バイアスになっており、また、ｐｎ接合間のキャリア移動は無視でき、ボディ中性領域の多数キャリア数が変化しないためである。
このように、安定発振（振動）後には、起動時に比べて少ないエネルギー、すなわち、振動子の慣性エネルギー損失分だけのエネルギー供給のみで発振を継続させることができるようになる。
【００２０】
・また、本発明の別の形態に係る半導体装置は、上記の構成を有する発振回路を集積回路の一部として具備することを特徴とするものである。このような構成であれば、発振回路に特別な回路を付加しなくても、その消費電力を低減することができるので、半導体装置の省電力化に寄与することができる。このような半導体装置は、小型・軽量のバッテリで長時間の動作が要求される時計（ウオッチ）、携帯電話、モバイルパソコン等の携帯型電子機器に適用して極めて好適である。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態について図面を参照しながら説明する。なお、以下に説明する各図において、同一の構成を有する部分には同一の符号を付し、その重複する説明は省略する。
（１）第１実施形態
＜発振回路の構成例について＞
図１は、本発明の第１実施形態に係る発振回路１００の構成例を示す回路図である。図１に示すように、この発振回路１００はいわゆるコルピッツ型であり、信号反転増幅器１０とフィードバック回路とを備える。
【００２２】
これらの中で、信号反転増幅器１０は、ｐチャネル型のＭＯＳＦＥＴ１１と、ｎチャネル型のＭＯＳＦＥＴ１２とを有する。図１に示すように、ｐチャネル型のＭＯＳＦＥＴ１１のソース（Ｓ）は例えば正の電源電位ＶDD側に接続され、そのドレイン（Ｄ）は発振回路１００の出力端子３２側に接続されている。また、ｎチャネル型のＭＯＳＦＥＴ１２のソースはアース電位ＶGND側に接続され、そのドレインは出力端子３２側に接続されている。つまり、ｐチャネル型のＭＯＳＦＥＴ１１とｎチャネル型のＭＯＳＦＥＴ１２とが直列に接続されており、ＭＯＳＦＥＴ１１のソースは電源電位ＶDD側に接続され、ＭＯＳＦＥＴ２１のソースはアース電位ＶGND側に接続されている。信号反転増幅器１０は、電源電位ＶDDとアース電位ＶGNDとの電位差（即ち、電源電圧）により電力供給を受けて、ゲート（Ｇ）に入力された信号を反転増幅するようになっている。また、信号反転増幅器１０のゲート（即ち、ＭＯＳＦＥＴ１１、１２の各ゲート）は発振回路１００の入力端子３１側に接続されている。
【００２３】
一方、フィードバック回路は、水晶振動子２１と、フィードバック抵抗２２と、位相補償用のコンデンサ２３、２４とを有する。図１に示すように、水晶振動子２１の一端は発振回路１００の入力端子３１側に接続され、その他端は出力端子３２側に接続されている。また、フィードバック抵抗２２の一端も発振回路１００の入力端子３１側に接続され、その他端は出力端子３２側に接続されている。つまり、水晶振動子２１とフィードバック抵抗２２はそれぞれ信号反転増幅器１０に並列に接続されている。さらに、コンデンサ２３の一端は発振回路１００の入力端子３１側に接続され、その他端はアース電位ＶGND側に接続されている。コンデンサ２４の一端は発振回路１００の出力端子３２側に接続され、その他端はアース電位ＶGND側に接続されている。次に、信号反転増幅器１０が有するＭＯＳＦＥＴ１１、１２の構成例について説明する。
【００２４】
＜信号反転増幅器について＞
図２は、信号反転増幅器１０の断面構成の一例を示す図である。図２に示すように、ｐチャネル型のＭＯＳＦＥＴ１１は、支持基板５１と、支持基板５１上に形成された絶縁層５２と、絶縁層５２上に形成されたシリコン薄膜（ＳＯＩ層）５３と、を含むＳＯＩ基板５０に形成されたものであり、ＳＯＩ層５３上にゲート絶縁膜６２を介して形成されたゲート電極６３と、ゲート電極６３の側方下のＳＯＩ層５３に形成されたｐ型のソース領域６４又はドレイン領域６５と、を有する。このｐチャネル型のＭＯＳＦＥＴ１１は、断面視でＳＯＩ層５３の下部が絶縁層５２で覆われると共に、その側方が素子分離絶縁膜５４で囲まれており、周囲から素子分離されている。また、ＳＯＩ層５３のうちのソース領域６４とドレイン領域６５とに挟まれたボディ領域６６は、他の端子等に接続されておらず、電気的に浮遊した状態に置かれている（即ち、フローティングボディ型）。さらに、ゲート電極６３に閾値電圧が印加されたときにボディ領域６６が部分的に空乏化するようになっている（即ち、部分空乏型）。つまり、ボディ領域６６は空乏層６６ａと中性領域６６ｂとに分かれる。このように、信号反転増幅器１０が有するｐチャネル型のＭＯＳＦＥＴ１１は、フローティングボディ型のＰＤ−ＳＯＩ−ＭＯＳＦＥＴである。
【００２５】
また、図２に示すように、ｎチャネル型のＭＯＳＦＥＴ１２も、ＳＯＩ基板５０に形成されたものであり、ＳＯＩ層５３上にゲート絶縁膜７２を介して形成されたゲート電極７３と、ゲート電極７３の側方下のＳＯＩ層５３に形成されたｎ型のソース領域７４又はドレイン領域７５と、を有する。このｎチャネル型のＭＯＳＦＥＴ１２は、断面視でＳＯＩ層５３の下部が絶縁層５２で覆われると共に、その側方が素子分離絶縁膜５４で囲まれており、周囲から素子分離されている。また、ボディ領域７６は、他の端子等に接続されておらず、電気的に浮遊した状態に置かれている（即ち、フローティングボディ型）。さらに、ゲート電極７３に電圧が閾値印加されたときにボディ領域７６が部分的に空乏化するようになっている（即ち、部分空乏型）。つまり、ボディ領域７６は空乏層７６ａと中性領域７６ｂとに分かれる。このように、信号反転増幅器１０が有するｎチャネル型のＭＯＳＦＥＴ１２も、フローティングボディ型のＰＤ−ＳＯＩ−ＭＯＳＦＥＴである。
【００２６】
上述のＭＯＳＦＥＴ１１、１２を有する信号反転増幅器１０と、フィードバック回路とを備えた発振回路１００は、例えば、集積回路の一部として他の回路と共にＳＯＩ基板５０に形成され、半導体装置に具備されている。
ところで、フローティングボディ型のＰＤ−ＳＯＩ−ＭＯＳＦＥＴでは、その起動初期の数秒間、閾値電圧の絶対値が低く、時間の経過と共に、閾値電圧の絶対値が高くなる傾向がある。このような閾値電圧の変動は、起動初期の数秒間は、ボディ電位絶対値が上昇し、ボディ領域のうちの中性領域とソース領域との間に順方向のバイアスが働き、ソース領域の多数キャリアが中性領域に移動して、ボディ中性領域の多数キャリアを消滅させるため、ボディ領域全体の電位が不安定となることに起因している。この点について、ｎチャネル型のＭＯＳＦＥＴ１２を例に用いて説明する。
【００２７】
図３（ａ）〜図４（ｂ）はボディ領域７６の状態の変化を示す図であり、これらのうちの各図（ａ）は空乏層７６ａと中性領域７６ｂの広がり具合を示す概念図であり、各図（ｂ）はボディ領域７６をソース端表面から深さ方向へ切断したときの切断面におけるポテンシャルエネルギー分布を深さ方向に沿って示した図である。図３（ｂ）及び図４（ｂ）において、横軸はポテンシャルエネルギーを示し、縦軸はボディ領域７６の表面からの深さを示している。φｆはボディ領域のフェルミレベルＥｆの関数で、ｑ・Φｆ＝Ｅｆ−Ｅｉである。ここでＥｉはイントリンジックシリコンフェルミレベル、ｑは電子の電荷量である。２φｆは閾値電圧に相当する。
【００２８】
まず、図３（ａ）において、ゲート電極７３にゲート電圧Ｖｇを印加すると共に、ソース領域７４とドレイン領域７５との間にドレイン電圧Ｖｄを印加する。ゲート電圧Ｖｇとドレイン電圧Ｖｄは共に、直流電圧（即ち、周期的に方向が変化しない電圧）である。一例として、ソース領域７４とドレイン領域７５との間にドレイン電圧Ｖｄ＝０．５（Ｖ）を印加し、この状態でゲート電圧Ｖｇを例えば０（Ｖ）から０．４（Ｖ）にする。なお、ドレイン電圧Ｖｄは、図１に示した電源電圧ＶDDに相当する。また、ここでは、閾値電圧がゲート印加電圧０．４Ｖより小さい場合について説明する。
【００２９】
すると、図３（ａ）に示すように、ボディ領域７６において空乏層７６ａは大きく下方へ広がり、その分だけ中性領域７６ｂは（破線の領域から実線の領域まで）小さくなる。これを図３（ｂ）に示す。Ｖｇを０Ｖから０．４Ｖに上げると、空乏層はすぐには広がらないため、ボディ領域７６のポテンシャルエネルギー（即ち、電位）も全体的に上昇する（過程Ｉ）。
【００３０】
また、この過程Ｉでは、ボディ領域７６の電位はソース領域７４の電位よりも高い。このため、図３（ａ）及び（ｂ）において、ｐ型であるボディ領域７６とｎ型であるソース領域７４との間には順方向のバイアスが働き、ソース領域７４から中性領域７６ｂに電子ｅが流れ込む。その結果、中性領域７６ｂにおいて多数キャリアであるホールｈと電子ｅとが再結合してホールｈが減少し、中性領域７６ｂが小さくなる（即ち、空乏層７６ａが拡がる）ため、中性領域７６ｂの電位が徐々に下がる（過程ＩＩ）。この中性領域７６ｂへの電子ｅの流れ込みは、中性領域７６ｂの電位がソース領域７４の電位とほぼ同じ大きさになるまで続く。中性領域７６ｂの電位とソース領域７４の電位がほぼ同じ大きさになると、順方向のバイアスが働かなくなるので電子ｅの流れ込みが止まり、中性領域７６ｂの縮小も止まる。つまり、ソース領域７４とボディ領域（空乏層７６ａと中性領域７６ｂ）とが平衡状態となり、ボディ領域７６の電位（多数キャリア数）が安定する。起動初期の数秒間において、ｎチャネル型のＭＯＳＦＥＴ１２がオン（Ｏｎ）している間は、過程Ｉと過程ＩＩとが並行して進む。
【００３１】
そして、中性領域７６ｂの多数キャリア数が安定すると、図４（ａ）及び（ｂ）に示すように、ＭＯＳＦＥＴ１２のオン／オフ駆動に合わせてボディ領域７６の電位は全体的にシフトするようになる（過程ＩＩＩ、ＩＶ）。これらの過程ＩＩＩ、ＩＶでは、中性領域７６ｂの電位はソース領域７４の電位よりも低くなり、ボディ領域７６とソース領域７４との間には逆方向のバイアスが働くので、ソース領域７４と中性領域７６ｂとの間で電荷ｅの移動は生じにくい。そのため、中性領域７６ｂの大きさ、すなわち、多数キャリア数はほとんど変化しない。空乏層７６ａと中性領域７６ｂとが平衡状態を維持したまま、ＭＯＳＦＥＴ１２のオン／オフ駆動に合わせて、ボディ領域７６の電位は全体的に下降、上昇を繰り返す。
【００３２】
図５は、ＭＯＳＦＥＴ１２の起動時の伝達特性を実際に測定した結果を示す図である。ここで、「伝達特性」は電流−電圧特性と呼ぶこともでき、例えばＩｄ−Ｖｇ特性のことである。Ｉｄはソース領域７４とドレイン領域７５との間を流れる電流（即ち、ドレイン電流）であり、Ｖｇはゲート電極７３に印加される電圧（即ち、ゲート電圧）のことである。図５において、横軸はゲート電圧Ｖｇを示し、縦軸はドレイン電流Ｉｄを示す。ここでは、ドレイン電圧Ｖｄ＝０．４［Ｖ］を維持したまま、ゲート電圧Ｖｇを０（Ｖ）から０．４（Ｖ）まで徐々に大きくし、その後、０．４（Ｖ）から０（Ｖ）まで徐々に小さくした。
図５に示すように、ゲート電圧Ｖｇを上昇させる過程で測定される伝達特性と、ゲート電圧Ｖｇを下降させる過程で測定される伝達特性は一致していない。ドレイン電流Ｉｄの値についてＶｇの上昇時と下降時を比較すると、上昇時＞下降時であり、この差ΔＩｄがヒステリシスである。
【００３３】
図６は、ＭＯＳＦＥＴ１２の安定時の伝達特性を実際に測定した結果を示す図である。図６において、横軸はゲート電圧Ｖｇを示し、縦軸はドレイン電流Ｉｄを示す。ここでは、ゲート電圧Ｖｇ＝０．４Ｖを数秒印加して、中性領域の多数キャリア数が安定した後ドレイン電圧Ｖｄ＝０．４［Ｖ］を維持したまま、ゲート電圧を０．４［Ｖ］から０［Ｖ］まで徐々に小さくした。その後、ドレイン電圧Ｖｄ＝０．４［Ｖ］を維持したまま、中性領域の多数キャリア数が安定した状態で、ゲート電圧Ｖｇを０（Ｖ）から０．４（Ｖ）まで徐々に大きくしている。
【００３４】
図６に示すように、ゲート電圧Ｖｇを上昇させる過程で測定される伝達特性と、ゲート電圧Ｖｇを下降させる過程で測定される伝達特性はほぼ一致している。即ち、ドレイン電流Ｉｄの値についてＶｇの上昇時と下降時を比較すると、上昇時≒下降時であり、ΔＩｄはほとんど見られない。つまり、ヒステリシスが抑えられている。
図５及び図６を比較してわかるように、ドレイン電流Ｉｄの値は起動時の方が安定時よりも高い値となっている。例えば、ゲート電圧Ｖｇ＝０．４（Ｖ）の時のドレイン電流Ｉｄを比較すると、起動時のドレイン電流Ｉｄは１．０Ｅ−６（Ａ）以上の値であるのに対して、安定時のドレイン電流Ｉｄは１．０Ｅ−６（Ａ）以下の値である。このことから、起動時の方が安定時よりも、同じゲート電圧Ｖｇでより大きなドレイン電流Ｉｄを流すことができ、より大きな電力を供給することができることがわかる。即ち、起動時の方が安定時よりも、相互コンダクタンスｇｍ＝ΔＩ／ΔＶ、の値が大きいということがわかる。
【００３５】
図７（ａ）及び（ｂ）は、ＭＯＳＦＥＴ１２を連続してオン／オフ駆動させたときのオン電流とオフリーク電流を実際に測定した結果を示す図である。図７（ａ）の横軸は時間を示し、縦軸はオン電流を示す。また、図７（ｂ）の横軸は時間を示し、縦軸はオフリーク電流を示す。ここでは、ゲート電極７３とドレイン領域７５とを電気的に接続（即ち、短絡）すると共に、ゲート・ソース間に電圧Ｖｇｓ＝０．４Ｖを５００ｍｓｅｃ間隔で印加した。
図７（ａ）に示すように、電圧Ｖｇｓのパルスの印加を開始すると、オン電流はパルスに合わせて徐々に減少していき、約１０秒が経過した後はその値が安定したものとなった。また、オン電流に見られるヒステリシスも約１０秒が経過した後はほとんど見られなくなった。同様に、図７（ｂ）に示すように、電圧Ｖｇｓのパルスの印加を開始すると、オフリーク電流はパルスに合わせて徐々に減少していき、約１０秒が経過した後はその値が安定したものとなった。
【００３６】
このように、ｎチャネル型のＰＤ−ＳＯＩ−ＭＯＳＦＥＴ１２は、起動時の方が安定時よりも、同じゲート電圧Ｖｇでより大きなドレイン電流（即ち、オン電流、オフ電流）Ｉｄを流すことができ、より大きな電力を供給することができる。同時にリーク電流が増加する。その理由は、起動時においては、中性領域７６ｂの電位はソース領域７５の電位よりも高く、見かけ上の閾値電圧の絶対値が小さくなるからである。また、安定時においては、中性領域７６ｂの電位はソース領域７５の電位よりも小さくなり、見かけ上の閾値電圧の絶対値は大きくなる。また、ソースとボディ間では逆方向のバイアスが加わり、ソース領域７５から中性領域７６ｂに電子ｅが流れ込みにくくなり、中性領域７６ｂ及び空乏層領域７６ａの大きさがほとんど変化しなくなる。このため、ゲート電位は、空乏層を広げることなく、ソースとチャネル間の電位障壁にほとんど１００％作用し、急峻なサブスレショルド電流特性を示す。
【００３７】
また、このような特性は、ｎチャネル型だけでなく、ｐチャネル型のＰＤ−ＳＯＩ−ＭＯＳＦＥＴ１１でも見られる。即ち、ｐチャネル型のＰＤ−ＳＯＩ−ＭＯＳＦＥＴ１１は、起動時の方が安定時よりも、同じゲート電圧Ｖｇでより大きなドレイン電流（即ち、オン電流、オフ電流）Ｉｄを流すことができ、より大きな電力を供給することができる。同時にリーク電流が増加する。図示しないが、ｐチャネル型のＰＤ−ＳＯＩ−ＭＯＳＦＥＴ１１の起動時は、中性領域６６ｂの電位はソース領域６４の電位よりも低く、順方向のバイアスによって、ソース領域６４から中性領域６６ｂにホールｈが流れ込んで中性領域６６ｂが小さくなる。また、安定時においては、中性領域６６ｂの電位はソース領域６４の電位よりも大きくなり、逆方向のバイアスによって、ソース領域６４から中性領域６６ｂにホールｈが流れ込みにくくなっている。これにより、ｐチャネル型のＰＤ−ＳＯＩ−ＭＯＳＦＥＴ１１においては、起動時の閾値電圧の絶対値は、安定時の閾値電圧の絶対値よりも低い値となっている。
【００３８】
なお、上記のｎチャネル型のＰＤ−ＳＯＩ−ＭＯＳＦＥＴ１２では、図２に示したように、ソース領域７５（又は、ドレイン領域７４）の深さがＳＯＩ層５３の厚さと同じ大きさであり、ソース領域７４（又は、ドレイン領域７５）の下部がＳＯＩ層５３に接触していることが好ましい。これにより、ソース領域７５（又は、ドレイン領域７４）の下部とＳＯＩ層５３とが接触していない場合と比べて、ソース領域７５（又は、ドレイン領域７４）とボディ領域７６との接合面積を小さくすることができるので、ソース領域７５（又は、ドレイン領域７４）とボディ領域７６との間に逆方向のバイアスが働いたときでも、接合リーク（即ち、逆バイアス接合リーク）の経路を小さくすることができる。それゆえ、ＭＯＳＦＥＴ１２において、逆バイアス接合リークを低減することができる。
【００３９】
同様に、上記のｐチャネル型のＰＤ−ＳＯＩ−ＭＯＳＦＥＴ１１でも、図２に示したように、ソース領域６４（又は、ドレイン領域６５）の深さがＳＯＩ層５３の厚さと同じ大きさであり、ソース領域６４（又は、ドレイン領域６５）の下部がＳＯＩ層５３に接触していることが好ましい。これにより、ソース領域６４（又は、ドレイン領域６５）とボディ領域６６との接合面積を小さくすることができるので、ＭＯＳＦＥＴ１１において、逆バイアス接合リークを低減することができる。
また、発振回路１００が形成されるＳＯＩ基板５０では、ＳＯＩ層５３における酸素濃度及び炭素濃度は、それぞれ原子数で１０［ｐｐｍ］（即ち、１０［ｐｐｍａ］）以下であることが好ましい。これにより、ＳＯＩ層５３において、酸素又は炭素に起因した欠陥を少なくすることができるので、ＳＯＩ層５３に形成されたｐｎ接合に逆バイアス等が印加された場合でも、欠陥を介した接合リークを抑制することができる。つまり、ｐｎ接合面において、単位面積当たりの逆バイアス接合リーク量を小さくすることができるので、ＭＯＳＦＥＴ１１、１２での逆バイアス接合リークをそれぞれ低減することができる。
【００４０】
さらに、上記のＭＯＳＦＥＴでは、ゲート電圧Ｖｇの絶対値、ドレイン電圧Ｖｄの絶対値、又は、ゲート・ソース間電圧Ｖｇｓの絶対値、がそれぞれ０．６［Ｖ］以下に設定されていることが好ましい。即ち、上記のＭＯＳＦＥＴ１１、１２では、その駆動電圧の絶対値が０．６［Ｖ］以下であることが好ましい。これにより、ボディ領域６６、７６において、インパクトイオナイゼーションによるペアクリエーション（即ち、電子−ホール対の生成）をそれぞれ抑制することができ、ボディ領域６６、７６の各電位が意図しない方向にそれぞれ変動してしまうことを防ぐことができるので、発振回路１００の特性の安定化に寄与することができる。なお、駆動電圧の絶対値が０．８［Ｖ］以上になると、ボディ領域６６、７６においてペアクリエーションが発生しやすくなる。
【００４１】
＜発振回路の動作時の状態について＞
次に、図１に示した発振回路１００の動作時の状態について説明する。
（起動時）
図１に示した発振回路１００では、信号反転増幅器１０に電源電圧ＶDDを印加している状態で、入力信号を信号反転増幅器１０のゲート（即ち、ＭＯＳＦＥＴ１１、１２の各ゲート）に印加すると、信号反転増幅器１０の出力が１８０度位相反転されて、信号反転増幅器１０のゲートへフィードバック入力される。このフィードバック動作により、信号反転増幅器１０が有するＭＯＳＦＥＴ１１、１２が交互にオン／オフ駆動され、発振出力が次第に増加し、ついには水晶振動子２１が安定した振動と発振出力を行うようになる。
【００４２】
ここで、上述したように、信号反転増幅器１０が有するＭＯＳＦＥＴ１１、１２は、それぞれＰＤ−ＳＯＩ−ＭＯＳＦＥＴであるため、起動時の伝達特性はヒステリシスを示す。具体的には、例えば図５及び図６に示したように、ＭＯＳＦＥＴ１２の閾値電圧（＞０［Ｖ］）はその動作中に徐々に増大し、ゲートがオンしている間も、ドレイン電流Ｉｄは減少する。また、ゲート電圧Ｖｇの下降時は、ゲート電位の下降効果に、ソース領域７４から中性領域７６ｂへの電子ｅの流れ込みが加わるため、ドレイン電流Ｉｄは急激に減少する。このようなオン／オフ駆動をＭＯＳＦＥＴ１２が繰り返すたびに、オン電流とオフリーク電流はそれぞれ小さくなり、やがて一定の値となる。同様に、ＭＯＳＦＥＴ１１の閾値電圧（＜０［Ｖ］）の絶対値もその動作中に徐々に増大し、ゲートがオンしている間も、ドレイン電流Ｉｄは減少する。また、ゲート電圧Ｖｇの絶対値の下降時は、ゲート電位の下降効果に、ソース領域６４から中性領域６６ｂへのホールｈの流れ込みが加わるため、ドレイン電流Ｉｄは急激に減少する。このようなオン／オフ駆動をＭＯＳＦＥＴが繰り返すたびに、オン電流とオフリーク電流はそれぞれ小さくなり、やがて一定の値となる。
【００４３】
このように、図１に示した発振回路１００において、その起動時は、（安定振動時に比べて）ＭＯＳＦＥＴ１１、１２のオン電流が増加するため、信号反転増幅器１０は水晶振動子２１に大きな電力を供給することが可能になる。これにより、水晶振動子２１は円滑に起動することができる。
なお、起動時の電力供給の増大により、発振回路消費電力は一時的に増加するものの、この一時的な期間は、発振回路が起動してから長時間に亘り連続動作するような集積回路において、全動作時間の１％にも満たない非常に短い時間である。例えば、時計（ウオッチ）は起動してから数年間は連続動作が可能であり、携帯電話は起動してから数日間は連続動作が可能であり、モバイルパソコン等は起動してから数時間は連続動作が可能であるが、このような携帯型電子機器において、発振回路１００が起動してから安定振動に移行するまでに要する時間は僅か数秒である。それゆえ、この間の消費電力の増大は全消費電力と比較して問題ないレベルである。
【００４４】
（安定振動時）
発振回路１００が起動してから数秒後には、水晶振動子２１は安定した振動状態となる。この状態では、信号反転増幅器１０が有するＭＯＳＦＥＴ１１、１２のボディ領域の電位はそれぞれ安定し、ゲート電圧Ｖｇの印加に合わせて全体的にシフトする。
即ち、ｎチャネル型のＭＯＳＦＥＴ１２では、ボディ領域７６の電位は、ソース領域７５の電位と同じ或いはソース領域７５の電位より低い範囲で、ゲート電位の上下動に合わせて変動する。また、ｐチャネル型のＭＯＳＦＥＴ１１では、ボディ領域６６の電位が、ソース領域６４の電位と同じ或いはソース領域６４の電位より高い範囲で、ゲート電位の上下動に合わせて変動する。
【００４５】
このとき、中性領域とソース領域との間、及び、中性領域とドレイン領域との間はそれぞれ逆方向にバイアスが働く状態となり、キャリアの動き（移動）は非常に小さく、中性領域の多数キャリア（Ｎチャネル型のＭＯＳＦＥＴ１２ではホールｈであり、Ｐチャネル型のＭＯＳＦＥＴ１１では電子ｅ）の濃度に変化はほとんどなく、ゲート電圧Ｖｇの昇降時に伝達特性の変動はほとんど見られない。起動時と比べて、ＭＯＳＦＥＴ１１、１２の閾値電圧の絶対値はそれぞれ高い値となり、且つ、ヒステリシスが抑制されているので、発振回路消費電力を低減することができる。
【００４６】
なお、例えば図２に示した信号反転増幅器１０において、安定状態において、ゲート電位の電気力線は絶縁層５２にも到達し、ゲート絶縁膜６２、７２と、ＳＯＩ層５３及び絶縁層５２（以下、ＢＯＸ層ともいう。）の容量カップリング現象により、ＭＯＳＦＥＴ１１、１２は、急峻なＳｗｉｎｇ（小さいＳ値）特性を有し、高いオン／オフ比を示す。サブスレッショルド領域では、ゲート電圧Ｖｇを印加することにより、表面のソースとチャネル間のビルトイン電圧を熱振動により超えるキャリアが発生し、電流は指数関数的に増加する。従って、急峻なサブスレショルド特性を示す。ここで、ドレイン電流Ｉｄ、Ｓ値、表面ポテンシャルψｓはそれぞれ下記（１）〜（３）式で示される。
Ｉｄ∝ｅｘｐ（−ｑ（Ｖｂｉ−ψｓ）／ｋＴ）…（１）
Ｓ＝ｋＴ／ｑ・ｌｎ１０／（△ψｓ／△Ｖｇ）…（２）
ψｓ＝Ｖｇ＊Ｃｏｘ／（Ｃｏｘ＋Ｃｓｏｉ）  ＣｓｏＩ＝Ｃｂｏｄｙ／（１＋Ｃｂｏｄｙ／Ｃｂｏｘ）〜Ｃｂｏｘ）…（３）
【００４７】
但し、ＳはＳ値、Ｖｂｉはビルトイン・ポテンシャル、ｋはボルツマン定数、Ｔは温度、ｑは電気素量、Ｃｏｘはゲート絶縁膜の容量、ＣｓｏｉはＳＯＩ層５３の容量、Ｃｂｏｄｙはボディ領域の容量、ＣｂｏｘはＢＯＸ層の容量、である。
このため、ｎチャネル型のＭＯＳＦＥＴ１２のボディ領域７６の電位がソース領域７５の電位より低く、ｐチャネル型のＭＯＳＦＥＴ１１のボディ領域６６の電位がソース領域６４の電位よりも高い状態で、閾値電圧及びトランジスタサイズが最適化された回路では、より低い電圧での駆動と、より低い消費電力動作が可能になる。即ち、水晶振動子２１の慣性エネルギーの損失分に相当するエネルギーを水晶振動子２１に補充するだけでその発振を継続することができるように回路設計することができる。
【００４８】
このように、本発明の第１実施形態によれば、信号反転増幅器１０が有するＭＯＳＦＥＴ１１、１２は共に、フローティングボディ型のＰＤ−ＳＯＩ−ＭＯＳＦＥＴであり、ボディ領域６６、７６の電位が安定する前は閾値電圧の絶対値が低く、安定した後は閾値電圧の絶対値が高くなる。従って、発振回路１００の起動時は、ボディ領域６６、７６の電位が安定しておらず、閾値電圧の絶対値が低いため、信号反転増幅器１０の利得を高くすることができ、水晶振動子２１により大きな電力を供給することができる。これにより、水晶振動子２１に安定した振動を早く行うよう促すことができる。
【００４９】
また、発振回路１００が起動してから例えば数秒が経過すると、水晶振動子２１にその慣性エネルギーの損失分に相当する電力を供給するだけで、その振動を継続させることができる。水晶振動子２１が安定して振動している時（即ち、安定振動時）は、ボディ領域６６、７６の電位も安定するため、閾値電圧の絶対値が高くなる。従って、信号反転増幅器１０の利得を低くすることができ、水晶振動子２１に供給される電力を小さくすることができる。
従来の技術と比べて、信号反転増幅器１０への供給電力を調整するための特別な回路を設けなくても、水晶振動子２１に供給される電力を小さくすることができるので、発振回路消費電力を十分に小さくすることができる。また、特別な回路を設ける必要がないため、発振回路の構成を簡単にすることができる。
【００５０】
（２）第２実施形態
上記の第１実施形態では、信号反転増幅器１０が有するＭＯＳＦＥＴ１１、１２はそれぞれＰＤ−ＳＯＩ−ＭＯＳＦＥＴであり、その閾値電圧の絶対値は、起動時と安定振動時とで異なり、起動時は閾値電圧の絶対値が低く、安定振動時は閾値電圧の絶対値が高いことについて説明した。これに加えて、本発明では、ＭＯＳＦＥＴ１１、１２の閾値電圧の絶対値が下記の条件を満たすように設定されていることが好ましい。
即ち、図１に示した発振回路１００において、その安定振動時には、ｎチャネル型のＭＯＳＦＥＴ１２の閾値電圧Ｖｔｈ（ｎ）と、ｐチャネル型のＭＯＳＦＥＴ１１の閾値電圧の絶対値│Ｖｔｈ（ｐ）│は、その和が電源電圧ＶDDの絶対値以上の値となり、且つ、Ｖｔｈ（ｎ）と│Ｖｔｈ（ｐ）│は、それぞれ電源電圧ＶDDの絶対値を下回る値となるように設定されていることが好ましい。
【００５１】
つまり、水晶振動子２１が安定した振動を行っており、ＭＯＳＦＥＴ１２のボディ領域７６の電位はソース領域７５の電位以下の範囲で全体的に変動し（図４（ａ）及び（ｂ）の過程ＩＩＩ、ＩＶを参照）、ＭＯＳＦＥＴ１１のボディ領域６６の電位はソース領域６４の電位以上の範囲で全体的に変動している状態において、Ｖｔｈ（ｎ）、Ｖｔｈ（ｐ）はそれぞれ下記（４）（５）（６）式を満たすように設定されていることが好ましい。
安定振動時：Ｖｔｈ（ｎ）＋│Ｖｔｈ（ｐ）│≧│ＶDD│…（４）
安定振動時：Ｖｔｈ（ｎ）＜│ＶDD│…（５）
安定振動時：│Ｖｔｈ（ｐ）│＜│ＶDD│…（６）
【００５２】
また、上記の発振回路１００において、その起動時には、ＭＯＳＦＥＴ１２の閾値電圧Ｖｔｈ（ｎ）と、ＭＯＳＦＥＴ１１の閾値電圧の絶対値│Ｖｔｈ（ｐ）│は、その和が電源電圧ＶDDの絶対値よりも小さい値となるように設定されていることが好ましい。つまり、水晶振動子２１が振動を開始する前の、ゲート電極６３、７３にゲート電圧Ｖｇが印加されていない状態であり、ＭＯＳＦＥＴ１２のソース領域７５とボディ領域７６とが同電位であり、且つ、ＭＯＳＦＥＴ１１のソース領域６４とボディ領域６６とが同電位である状態において、Ｖｔｈ（ｎ）、Ｖｔｈ（ｐ）はそれぞれ下記（７）式を満たすように設定されていることが好ましい。
起動時：Ｖｔｈ（ｎ）＋│Ｖｔｈ（ｐ）│＜│ＶDD│…（７）
【００５３】
図８は、本発明の第２実施形態に係る発振回路１００の安定振動時の動作例を示すタイミングチャートである。図９は、本発明の第２実施形態に係る発振回路１００の起動時の動作例を示すタイミングチャートである。図８及び図９において、横軸は電源電圧ＶDDが印加されてからの経過時間を示し、縦軸は信号反転増幅器１０に印加される電圧（即ち、フィードバック入力を含むゲート電圧）Ｖｇ（ｆ）と、ＭＯＳＦＥＴ１１、１２のオン、オフ状態をそれぞれ示している。なお、図８及び図９中で、Ｔｒｐとはｐチャネル型のＭＯＳＦＥＴ１１のことを意味し、Ｔｒｎとはｎチャネル型のＭＯＳＦＥＴ１２のことを意味する。
【００５４】
図８に示すように、安定振動時の閾値電圧Ｖｔｈ（ｎ）、Ｖｔｈ（ｐ）がそれぞれ（４）（５）（６）式を満たす場合には、ＭＯＳＦＥＴ１１、１２が同時にオンすることがない。安定振動時において、ＭＯＳＦＥＴ１１がオンしている間はＭＯＳＦＥＴ１２が必ずオフし、ＭＯＳＦＥＴ１２がオンしている間はＭＯＳＦＥＴ１１が必ずオフしている。この結果、発振回路消費電力の大部分を占める安定振動時に、信号反転増幅器１０に流れるショート電流を大幅に削減することができる。上述したように、急峻なＳｗｉｎｇ（小さいＳ値）特性を有し、高いオン／オフ比を示すＭＯＳＦＥＴ１１、１２において、低電圧駆動ながら漏れ電流も大幅に削減できるので、発振回路消費電力の大幅な削減に貢献することができる。
【００５５】
また、図９に示すように、起動時の閾値電圧Ｖｔｈ（ｎ）、Ｖｔｈ（ｐ）が（７）式を満たす場合には、起動時において、ＭＯＳＦＥＴ１１、１２のうちの少なくとも一方が常にオンした状態となり、信号反転増幅器１０に流れる電流を増やすことができる。従って、大きな電流（電力）供給が可能になり、発振出力をスムーズに立ち上げることができるので、水晶振動子２１に安定した振動をより早く行うよう促すことができる。発振回路１００の起動時はショート電流の増加により消費電力が増加してしまうが、起動時の時間は例えば数日〜数年に亘る発振回路１００の全動作時間の１％にも満たない非常に短い時間である。発振回路消費電力の全体に対して、上記の増加分が占める割合は多く見積もっても１％未満であり、問題ないレベルである。
このように、本発明の第２実施形態によれば、第１実施形態で説明した発振回路１００、及び、この発振回路１００を具備した半導体装置において、安定振動時の発振回路消費電力をさらに低減することが可能である。また、起動時は、大きな電流（電力）を供給することができるので、水晶振動子２１に安定した振動をより早く行うよう促すことができる。
【００５６】
上記の第１、第２実施形態では、ｎチャネル型のＰＤ−ＳＯＩ−ＭＯＳＦＥＴ１２が本発明の「第１トランジスタ」に対応し、ｐチャネル型のＰＤ−ＳＯＩ−ＭＯＳＦＥＴ１１が本発明の「第２トランジスタ」に対応している。また、水晶振動子２１が本発明の「振動子」に対応している。
なお、上述の第１、第２実施形態では、本発明の発振回路の一例として、コルピッツ型の発振回路１００について説明した。しかしながら、本発明の発振回路はコルピッツ型に限定されるものではなく、例えば、図１０に示すようにクロスカップル型の発振回路２００であっても良い。図１０に示す発振回路２００では、クロスカップルされた２個のｐチャネル型のＰＤ−ＳＯＩ−ＭＯＳＦＥＴ１１によって信号反転増幅器が構成されている。
【００５７】
このような構成であっても、ＭＯＳＦＥＴ１１の閾値電圧の絶対値は、起動時と安定振動時とで異なり、起動時は閾値電圧の絶対値│Ｖｔｈ（ｐ）│が低く、安定振動時は閾値電圧の絶対値│Ｖｔｈ（ｐ）│が高くなる。従って、コルピッツ型の場合と同様、発振回路２００の起動時は、水晶振動子２１により大きな電力を供給することができ、安定した振動を早く行うように促すことができる。また、安定振動時は、水晶振動子２１に供給される電力を小さくすることができる。これにより、発振回路消費電力を十分に小さくすることができる。図１０の発振回路２００では、一対のＭＯＳＦＥＴ１１が本発明の「第１トランジスタ」と「第２トランジスタ」にそれぞれ対応している。
【図面の簡単な説明】
【００５８】
【図１】本発明の第１実施形態に係る発振回路１００の構成例を示す図。
【図２】信号反転増幅器１０の断面構成の一例を示す図。
【図３】ボディ領域７６の状態の変化を示す図（その１）。
【図４】ボディ領域７６の状態の変化を示す図（その２）。
【図５】ＭＯＳＦＥＴ１２の起動時の伝達特性を示す図。
【図６】ＭＯＳＦＥＴ１２の安定時の伝達特性を示す図。
【図７】ＭＯＳＦＥＴ１２をオン／オフ駆動させたときの実測結果を示す図。
【図８】第２実施形態に係る発振回路１００の安定振動時の動作例を示す図。
【図９】第２実施形態に係る発振回路１００の起動時の動作例を示す図。
【図１０】本発明のその他の実施形態に係る発振回路２００の構成例を示す図。
【符号の説明】
【００５９】
１０  信号反転増幅器、１１  ｐチャネル型のＰＤ−ＳＯＩ−ＭＯＳＦＥＴ（単にＭＯＳＦＥＴともいう。）、１２  ｎチャネル型のＰＤ−ＳＯＩ−ＭＯＳＦＥＴ（単にＭＯＳＦＥＴともいう。）、２１  水晶振動子、２２  フィードバック抵抗、２３、２４  コンデンサ、３１      入力端子、３２  出力端子、５０  ＳＯＩ基板、５１  支持基板、５２  絶縁層、５３  ＳＯＩ層、５４       素子分離絶縁膜、６１、７１  ゲート絶縁膜、６２、７２  ゲート絶縁膜、６３、７３  ゲート電極、６４、７５  ソース領域、６５、７４  ドレイン領域、６６、７６  ボディ領域、６６ａ、７７ａ  空乏層、６６ｂ、７７ｂ  中性領域、１００、２００  発振回路
【図１】
2010103423.tif 000003
【図２】
2010103423.tif 000004
【図３】
2010103423.tif 000005
【図４】
2010103423.tif 000006
【図５】
2010103423.tif 000007
【図６】
2010103423.tif 000008
【図７】
2010103423.tif 000009
【図８】
2010103423.tif 000010
【図９】
2010103423.tif 000011
【図１０】
2010103423.tif 000012