(57)【要約】【課題】本発明はプローブカード及びその製造方法に関する。【解決手段】本発明によるプローブカードの製造方法は、プローブピン（２３０）を形成するための複数のプローブピン形成パターン及び熱応力を緩和するための少なくとも１つの第１応力緩衝用溝部（２２０）を含む第１基板（２００）を設ける段階と、複数のプローブピン形成パターンに金属物質を充填してプローブピン（２３０）を形成する段階と、第２基板（３００）の一面に上記第１基板（２００）のプローブピン（２３０）が形成された面を接合させる段階及び第１基板（２００）と、第２基板（３００）が接合された状態で加熱し上記プローブピン（２３０）を第２基板（３００）に転写させる段階を含む。【選択図】図２ｇ
2010054496.tif 000002
【特許請求の範囲】
【請求項１】
プローブピンを形成するための複数のプローブピン形成パターン及び熱応力を緩和させるための少なくとも１つの第１応力緩衝用溝部を含む第１基板を設ける段階と、
前記複数のプローブピン形成パターンに金属物質を充填してプローブピンを形成する段階と、
第２基板の一面に前記第１基板のプローブピンが形成された面を接合させる段階と、
前記第１基板及び第２基板が接合された状態で加熱し前記プローブピンを前記第２基板に転写させる段階を含むことを特徴とするプローブカードの製造方法。
【請求項２】
前記第１基板は、シリコン基板であることを特徴とする請求項１に記載のプローブカードの製造方法。
【請求項３】
前記第１応力緩衝用溝部は、前記第１基板の上面から下面まで開口されたことを特徴とする請求項１に記載のプローブカードの製造方法。
【請求項４】
前記第１応力緩衝用溝部は、複数であることを特徴とする請求項１に記載のプローブカードの製造方法。
【請求項５】
前記複数の第１応力緩衝用溝部は、前記第１基板上において前記プローブピン形成パターンの間に位置することを特徴とする請求項４に記載のプローブカードの製造方法。
【請求項６】
前記第２基板は、多層回路構造を有するセラミック基板であることを特徴とする請求項１に記載のプローブカードの製造方法。
【請求項７】
前記第２基板は、熱応力を緩和させるための少なくとも１つ以上の第２応力緩衝用溝部を含むことを特徴とする請求項１に記載のプローブカードの製造方法。
【請求項８】
前記第２基板は、前記プローブピンが転写される位置に形成された接合金属層を含むことを特徴とする請求項１に記載のプローブカードの製造方法。
【請求項９】
前記接合金属層はＡｕ、Ｓｎ、Ｐｂ、Ｎｉ、Ａｇ、Ｔｉ及びその組み合わせで構成されたグループから選ばれた少なくとも１つ以上の物質を含むことを特徴とする請求項８に記載のプローブカードの製造方法。
【請求項１０】
上部面に熱応力を緩和させるための応力緩衝用溝部を含むセラミック基板と、
前記セラミック基板上に形成され、プローブ胴体部とプローブチップ部で構成される複数のプローブピンを含むことを特徴とするプローブカード。
【請求項１１】
前記応力緩衝用溝部は、前記セラミック基板において前記複数のプローブピンの間に形成されたことを特徴とする請求項１０に記載のプローブカード。
【請求項１２】
前記セラミック基板は、前記プローブピンを接合するための接合金属層を含むことを特徴とする請求項１０に記載のプローブカード。
【請求項１３】
前記接合金属層はＡｕ、Ｓｎ、Ｐｂ、Ｎｉ、Ａｇ、Ｔｉ及びその組み合わせで構成されたグループから選ばれた少なくとも１つ以上の物質を含むことを特徴とする請求項１２に記載のプローブカード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はプローブカード及びその製造方法に関するもので、より詳細には、プローブピンの損傷を減少させるためのプローブカード及びその製造方法に関するものである。
【背景技術】
【０００２】
一般的な半導体テスト装置は、テスター（Ｔｅｓｔｅｒ）、パフォーマンスボード（Ｐｅｒｆｏｒｍａｎｃｅ  Ｂｏａｒｄ）、プローブカード（Ｐｒｏｂｅ  Ｃａｒｄ）を備えてウェーハに製造されたチップの電気的な特性をテストする。そして、半導体テスト装置のプローブカードはテスターにおいて発生した信号をパフォーマンスボードを介して伝達を受け、これをウェーハ内チップのパッドに伝達する役割及びチップのパッドから出力される信号をパフォーマンスボードを介してテスターに伝達する役割をする。
【０００３】
従来のプローブカードは、シリコン基板上にプローブピンを形成した後、セラミック基板上にプローブピンを接合させる方式を用いて製造した。具体的に、シリコン基板上に金属物質を蒸着またはメッキしプローブピンを形成する。そして、セラミック基板上に形成されたバンプにプローブピンを接合させた。この場合、共晶ボンディングのために約３００℃程度の温度を印加するようになる。この過程においてシリコン基板とセラミック基板は熱膨張により応力が発生する。このような応力の発生によりシリコン基板上に形成されたプローブピンが変形するか、その位置が変更するという問題点があった。また、セラミック基板にも応力が発生し、プローブピンが正確な位置に接合されず接合不良が発生するという問題点があった。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は上述の問題点を解決するためのもので、本発明の目的は、複数のプローブピンの間に、熱応力を緩和させるための少なくとも１つの応力緩衝用溝部を含む第１基板を用いて第２基板上にプローブピンを転写させることにより、プローブピンの変形を減少させることができるプローブ基板の製造方法を提供するためのものである。
【０００５】
また、プローブピンが接合されるセラミック基板上に熱応力を緩和させるための少なくとも１つの応力緩衝用溝部を形成することにより、プローブピンの接合強度を向上させることができるプローブ基板及びその製造方法を提供するためのものである。
【課題を解決するための手段】
【０００６】
以上のような目的を達成するための本発明の一実施例による半導体チップテストのためのプローブカードは、プローブピンを形成するための複数のプローブピン形成パターン及び熱応力を緩和させるための少なくとも１つの第１応力緩衝用溝部を含む第１基板を設ける段階と、上記複数のプローブピン形成パターンに金属物質を充填してプローブピンを形成する段階と、第２基板の一面に上記第１基板のプローブピンが形成された面を接合させる段階と、上記第１基板及び第２基板が接合された状態で加熱し上記プローブピンを上記第２基板に転写させる段階を含む。この場合、上記第１基板はシリコン基板であることが好ましい。
【０００７】
一方、上記第１応力緩衝用溝部は、上記第１基板の上面から下面に開口され貫通された貫通孔であることができる。また、上記第１応力緩衝用溝部は複数で、上記複数の第１応力緩衝用溝部は上記第１基板上において上記プローブピン形成パターンの間に位置されることができる。
【０００８】
そして、上記第２基板は多層回路構造を有するセラミック基板であることが好ましい。また、上記第２基板は熱応力を緩和させるための少なくとも１つ以上の第２応力緩衝用溝部を含むことができ、上記プローブピンが転写される位置に形成された接合金属層を含むことができる。この場合、上記接合金属層はＡｕ、Ｓｎ、Ｐｂ、Ｎｉ、Ａｇ、Ｔｉ及びその組み合わせで構成されたグループから選ばれた少なくとも１つ以上の物質を含むことができる。
【０００９】
一方、本発明の一実施例によるプローブカードは、上部面に熱応力を緩和させるための応力緩衝用溝部を含むセラミック基板と、上記セラミック基板上に形成され、プローブ胴体部とプローブチップ部で構成される複数のプローブピンを含む。この場合、上記応力緩衝用溝部は上記セラミック基板において上記複数のプローブピンの間に形成されることができる。
【００１０】
また、上記セラミック基板は上記プローブピンを接合するための接合金属層を含むことができ、上記接合金属層はＡｕ、Ｓｎ、Ｐｂ、Ｎｉ、Ａｇ、Ｔｉ及びその組み合わせで構成されたグループから選ばれた少なくとも１つ以上の物質を含むことができる。
【発明の効果】
【００１１】
本発明によると、第１基板と第２基板のうち、少なくとも１つに熱応力を緩和させるための応力緩衝用溝部を形成することにより、応力緩衝用溝部を通じて熱の印加により発生する応力を分散させることができるようになる。これにより、第１基板に形成されたプローブピンを第２基板上に転写する場合、プローブピンが損傷または変形することを減少させることができるようになり、プローブピンの接合強度が向上されプローブカードの信頼性を向上させることができるようになる。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施形態によるプローブカードを示した図面である。
【図２ａ】本発明の一実施形態によるプローブカードの製造方法を説明するための図面である。
【図２ｂ】本発明の一実施形態によるプローブカードの製造方法を説明するための図面である。
【図２ｃ】本発明の一実施形態によるプローブカードの製造方法を説明するための図面である。
【図２ｄ】本発明の一実施形態によるプローブカードの製造方法を説明するための図面である。
【図２ｅ】本発明の一実施形態によるプローブカードの製造方法を説明するための図面である。
【図２ｆ】本発明の一実施形態によるプローブカードの製造方法を説明するための図面である。
【図２ｇ】本発明の一実施形態によるプローブカードの製造方法を説明するための図面である。
【図２ｈ】本発明の一実施形態によるプローブカードの製造方法を説明するための図面である。
【発明を実施するための形態】
【００１３】
以下では添付の図面を参照して本発明をより詳細に説明する。
【００１４】
図１は、本発明の一実施形態によるプローブカードを示した図面である。図１を参照すると、プローブカード１００はセラミック基板１１０、接合金属層１２０、複数のプローブピン１３０及び少なくとも１つ以上の応力緩衝用溝部１４０を含む。具体的に、セラミック基板１１０は内部にプローブピン１３０と電気的に連結される多層回路構造（不図示）を有する。そして、多層回路を通じて伝達されるテスト信号をプローブピン１３０に伝達し被検査体の電気的特性を測定することができるようになる。
【００１５】
接合金属層１２０はセラミック基板１１０とプローブピン１３０を接合する機能を有する。この場合、接合金属層１２０はＡｕ、Ｓｎ、Ｐｂ、Ｎｉ、Ａｇ、Ｔｉ及びその組み合わせで構成されたグループから選ばれた少なくとも１つ以上の物質を含むことができる。
【００１６】
プローブピン１３０を拡大した図面を参照すると、プローブピン１３０は接合金属層１２０に連結されるプローブ胴体部１３０ａとプローブ胴体部１３０ａの先端に連結されるプローブチップ部１３０ｂを含む。この場合、プローブチップ部１３０ｂは半導体チップのような被検査体に接触してテスト信号を伝達し、被検査体からの結果信号を受信し電気的特性を測定することができるようになる。
【００１７】
一方、セラミック基板１１０の上部面に形成された応力緩衝用溝部１４０はセラミック基板１１０に熱が加わる場合に発生する熱応力を緩和させる機能を有する。セラミック基板１１０は約５．４乃至５．８ｐｐｍ／℃の熱膨張係数を有するもので、温度上昇に従って体積が変化する。このような体積変化によりセラミック基板１１０内に応力が発生するようになる。応力緩衝用溝部１４０はその内部空間を通じ体積変化を吸収して熱応力を緩和させることができる。これにより、セラミック基板１１０からプローブピン１３０が分離するか、変形することを防ぐことができるようになる。これを具現するために、応力緩衝用溝部１４０は複数のプローブピン１３０の間に形成されることが好ましい。
【００１８】
図２ａ乃至図２ｈは、本発明の一実施形態によるプローブカードの製造方法を説明するための図面である。図２ａを参照すると、フォトリソグラフィー工程を用いて第１基板２００上に複数のプローブピン形成パターン２１０を形成する。このパターン２１０はプローブピンを形成するためのもので、プローブピンに対応する形状を有することができる。また、第１基板２００としてはシリコン基板を用いることができる。
【００１９】
この後、図２ｂに図示されたように、第１基板２００上において、複数のプローブピン形成パターン２１０が形成されていない領域をエッチングしてプローブピン形成パターン２１０の間に少なくとも１つ以上の第１応力緩衝用溝部２２０を形成する。この場合、第１応力緩衝用溝部２２０は第１基板２００の一部の深さまで形成された溝であることも、第１基板２００の上部面から下部面まで開口された貫通孔であることもできる。また、第１応力緩衝用溝部２２０は第１基板２００の上部面において開口された領域は三角形、四角形または円形等の多様な形状を有することができる。
【００２０】
一方、第１基板２００の上部面に形成された第１応力緩衝用溝部２２０は第１基板２００に熱が加わる場合に熱応力が発生することを緩和させる。具体的に、第１基板２００として用いるシリコン基板は４．０乃至４．４ｐｐｍ／℃の熱膨張係数を有するもので、温度の上昇に従って体積が変化する。このような体積変化により第１基板２００内に応力が発生するようになる。
【００２１】
第１応力緩衝用溝部２２０は第１基板２００に熱が加わる場合にその内部空間を通じて応力を緩和させる。この場合、第１応力緩衝用溝部２２０は溝の形状を有するよりは貫通孔の形態の場合にその内部空間を通じて熱応力をより効果的に緩和させることができる。
【００２２】
次に、図２ｃのように、複数のプローブピン形成パターン２１０上に金属物質を充填させプローブピン２３０を形成する。これは導体ペーストをパターン上に充填させるか、金属物質をメッキする方法を通じて行うことができる。この場合、プローブピン２３０を形成するためにＣｕ、Ｐｔ、Ｐａ、Ｎｉ、ＡｇまたはＡｕ等の金属物質を用いることができる。
【００２３】
また、図２ｄは図２ｃに図示された第１基板２００の上部面を示したものである。図２ｄに図示されたように、第１応力緩衝用溝部２２０は複数のプローブピン２３０の間に位置する。これによりプローブピン２３０が位置した部分の第１基板２００は相対的に熱応力の発生が低下し、プローブピン２３０が損傷するか、変形することを減少させることができるようになる。
【００２４】
また、図２ｄにおいては、第１応力緩衝用溝部２２０が１つの列に配置される複数のプローブピン２３０の間に位置され均一な配置構造を有し、その形状及び大きさも同一に図示されている。しかし、第１応力緩衝用溝部２２０は不規則な配置構造を有することもでき、その大きさ及び形状も夫々異なることができる。
【００２５】
一方、図２ｅに図示されたように、第１基板２００とは別途の第２基板３００上に少なくとも１つ以上の第２応力緩衝用溝部３１０を形成する。この場合、第２基板３００としてはセラミック基板を用いることができる。
【００２６】
また、第２基板３００に形成された第２応力緩衝用溝部３１０は、第１基板２００の第１応力緩衝用溝部２２０と同様に熱応力を緩和させる機能を有する。
【００２７】
以後、図２ｆのように、第２基板３００上に接合金属層３２０を形成する。接合金属層３２０は第１基板２００と第２基板３００が接合される場合、第１基板２００に形成されたプローブピン２３０が転写される領域である。従って、接合金属層３２０は第１基板２００に形成されたプローブピン２３０と対応する位置に形成されることが好ましい。この場合、接合金属層３２０はＡｕ、Ｓｎ、Ｐｂ、Ｎｉ、Ａｇ、Ｔｉ及びびその組み合わせで構成されたグループから選ばれた少なくとも１つ以上の物質を含むことができる。
【００２８】
次に、図２ｇのように、第２基板３００上に第１基板２００を接合させる。そして、第１基板２００に形成されたプローブピン２３０が第２基板３００の接合金属層３２０に接合されるように約３００℃の温度を印加し共晶ボンディングを行う。この過程において、温度上昇により第１基板２００と第２基板３００の体積変化が発生するようになる。この場合、第１基板２００及び第２基板３００の夫々に形成された第１及び第２応力緩衝用溝部２２０、３１０はその内部空間を通じて体積変化を吸収して熱応力を緩和させる。従って、第１基板２００に形成されたプローブピン２３０が第２基板３００の接合金属層３２０上に安定的に転写されることができるようになる。
【００２９】
このように、第１基板２００及び第２基板３００の夫々に形成された第１及び第２応力緩衝用溝部２２０、３１０を通じて熱応力の発生が減少することができる。従って、第１基板２００及び第２基板３００の夫々に形成されたプローブピン２３０及び接合金属層３２０が損傷されるか、位置または形態が変更されることを防ぐことができるようになる。これにより、プローブピン２３０が正確な位置に損傷なく接合されることができ、信頼性が向上されたプローブカード４００を製造することができるようになる。
【００３０】
以上では本発明の好ましい実施形態に対して図示し説明したが、本発明は上述の特定の実施形態に限定されず、請求の範囲において請求する本発明の要旨から外れない範囲内で当該発明が属する技術分野において通常の知識を有する者により多様な変形実施が可能で、このような変形実施は本発明の技術的思想や展望から個別的に理解されてはいけない。
【符号の説明】
【００３１】
１００、４００  プローブカード
１１０  セラミック基板
２００  第１基板
２２０  第１応力緩衝用溝部
３００  第２基板
３１０  第２応力緩衝用溝部
【図１】
2010054496.tif 000003
【図２ａ】
2010054496.tif 000004
【図２ｂ】
2010054496.tif 000005
【図２ｃ】
2010054496.tif 000006
【図２ｄ】
2010054496.tif 000007
【図２ｅ】
2010054496.tif 000008
【図２ｆ】
2010054496.tif 000009
【図２ｇ】
2010054496.tif 000010
【図２ｈ】
2010054496.tif 000011