(57)【要約】【課題】  ホイスラー合金が形成される下地層の選択自由度が高く、熱処理温度及び熱処理回数を低減し、ホイスラー合金の高いスピン偏極率を活用できる積層体を提供する。【解決手段】  ＭｇＯ層３と接触するように、結晶質のホイスラー合金層１が配置されている。ホイスラー合金層１のＭｇＯ層３に対して反対の面側には、非晶質のホイスラー合金層４が配置されている。【選択図】    図１
2010080650.tif 000002
【特許請求の範囲】
【請求項１】
結晶質のＭｇＯ層と、
前記ＭｇＯ層と接触するように配置された結晶質のホイスラー合金層と、
前記ホイスラー合金層の前記ＭｇＯ層に対して反対の面側に配置された非晶質のホイスラー合金層と、
を具備することを特徴とする積層体。
【請求項２】
前記結晶質のホイスラー合金層は（００１）配向層であることを特徴とする請求項１に記載の積層体。
【請求項３】
前記結晶質のホイスラー合金層及び前記非晶質のホイスラー合金層は、Ｂ、Ｃ、Ｐ、Ｓ、Ａｓ、Ｓｅ、Ｓｂから選ばれる少なくとも１つの元素を含むことを特徴とする請求項１または２に記載の積層体。
【請求項４】
結晶質の第１、第２のホイスラー合金層と、
前記第１のホイスラー合金層と前記第２のホイスラー合金層との間に配置された第１のＭｇＯ層と、
前記第１のホイスラー合金層の前記第１のＭｇＯ層に対して反対の面側に配置された非晶質の第３のホイスラー合金層と、
を具備することを特徴とする磁気抵抗素子。
【請求項５】
前記第２のホイスラー合金層の前記第１のＭｇＯ層に対して反対の面側に配置された非晶質の第４のホイスラー合金層をさらに具備することを特徴とする請求項４に記載の磁気抵抗素子。
【請求項６】
前記第１のＭｇＯ層と前記第２のホイスラー合金層との間に配置された結晶質の第５のホイスラー合金層と、
前記第５のホイスラー合金層と前記第２のホイスラー合金層との間に配置された第２のＭｇＯ層と、
をさらに具備することを特徴とする請求項４または５に記載の磁気抵抗素子。
【請求項７】
前記第１、第２のホイスラー合金層は（００１）配向層であることを特徴とする請求項４または５に記載の磁気抵抗素子。
【請求項８】
前記第１、第２、第３のホイスラー合金層は、Ｂ、Ｃ、Ｐ、Ｓ、Ａｓ、Ｓｅ、Ｓｂから選ばれる少なくとも１つの元素を含むことを特徴とする請求項４に記載の磁気抵抗素子。
【請求項９】
半導体基板上にソース及びドレイン電極並びにゲート電極を備え、前記ソース及びドレイン電極の少なくとも一方は、
結晶質のＭｇＯ層と、
前記ＭｇＯ層に接触するように配置された結晶質のホイスラー合金層と、
前記ホイスラー合金層の前記ＭｇＯ層に対して反対の面側に配置された非晶質のホイスラー合金層と、
を積層した構造を有することを特徴とするスピントランジスタ。
【請求項１０】
前記結晶質のホイスラー合金層は（００１）配向層であることを特徴とする請求項９に記載のスピントランジスタ。
【請求項１１】
前記結晶質のホイスラー合金層及び前記非晶質のホイスラー合金層は、Ｂ、Ｃ、Ｐ、Ｓ、Ａｓ、Ｓｅ、Ｓｂから選ばれる少なくとも１つの元素を含むことを特徴とする請求項９または１０に記載のスピントランジスタ。
【請求項１２】
非晶質のホイスラー合金層を形成する工程と、
前記ホイスラー合金層と接触するようにＭｇＯ層を形成する工程と、
熱処理により、前記ホイスラー合金層と前記ＭｇＯ層との界面側から前記ホイスラー合金層を結晶化する工程と、
を具備することを特徴とする積層体の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ホイスラー合金を有する積層体、この積層体を用いた磁気抵抗素子、スピントランジスタ及びその製造方法に関するものである。
【背景技術】
【０００２】
近年、強磁性体層／絶縁体層（トンネルバリア）／強磁性体層の積層構造で構成される磁気トンネル接合（以下、ＭＴＪ（Magnetic Tunnel Junction）とも云う）を有するＭＴＪ素子を記憶素子として用いた磁気記憶装置（以下、ＭＲＡＭ（Magnetic Random Access Memory）とも云う）が提案されている。このＭＲＡＭは、一方の強磁性体層のスピンを固定し（参照層または固定層）、他方の強磁性体層のスピンを制御する（記録層またはフリー層）ことによって積層構造の抵抗を変化させ、抵抗の高い状態と低い状態をデータ「０」または「１」に対応して記憶するものである。例えば、参照層と記録層のスピンが互いに平行の場合は抵抗が小さく、反平行の場合は抵抗が大きくなる。このＭＴＪ素子は、その磁気抵抗変化率（ＭＲ比）が数年前までは室温下で数１０％であったが最近では５００％にまで達し、ＭＲＡＭに限らず様々なスピンデバイスとしての可能性が拡がっている。例えば、その一つにスピンＭＯＳ電界効果トランジスタ（以下、スピンＭＯＳＦＥＴと記す）がある。
【０００３】
上述したように、ＭＲ比は向上しているものの、高効率な磁気記憶装置やスピンＭＯＳＦＥＴなどを実現するためにはＭＲ比を更に大きくすることが必要である。特に、ＭＲＡＭ、スピンＭＯＳＦＥＴなどの半導体装置へＭＴＪを適用する場合、面積抵抗ＲＡが１０Ωμｍ２程度の抵抗領域で高ＭＲ比を得る必要がある。５００％のＭＲ比が得られるＭＴＪ素子において、ＲＡ＝１０Ωμｍ２にするために、ＭＴＪのトンネルバリアの厚さを薄くするとＭＲ比は２００％まで低下してしまうことが知られている。
【０００４】
この問題を解決するために、ＭＴＪの強磁性体層として、スピン偏極率（Ｐ）の大きい強磁性体を用いることが有望なアプローチであり、Julliereの法則によるとＰ＝１００％のハーフメタル材料を用いればＭＲ比は理論上無限大を示すことになる。ハーフメタル材料の候補としては、ＣｒＯ２、Ｆｅ３Ｏ４、ホイスラー合金などがあり、近年ではＣｏ系ホイスラー合金で高いＭＲ比が実現されており、これらの材料を用いたスピンデバイスが期待される。
【０００５】
さらに、近年、ＭＴＪにおいて、Ｃｏ系ホイスラー合金と酸化マグネシウム（ＭｇＯ）のトンネルバリアとを組み合わせたデバイス構造が注目されている（例えば、非特許文献１参照）。このホイスラー合金とＭｇＯのトンネルバリアとの組み合わせは、ＭＴＪへの応用のみならず、スピンＭＯＳＦＥＴのソース／ドレイン部への応用が期待されている。なお、ホイスラー合金（またはフルホイスラー合金とも言う）とは、Ｘ２ＹＺの化学組成をもつ金属間化合物の総称であり、ここで、Ｘは周期表上で、Ｃｏ、Ｆｅ、Ｎｉ、あるいはＣｕ族の遷移金属元素または貴金属元素である。ＹはＭｎ、Ｖ、ＣｒあるいはＴｉ族の遷移金属でありＸと同じ元素種をとることもできる。ＺはIII族からＶ族の典型元素である。ホイスラー合金Ｘ２ＹＺはＸ・Ｙ・Ｚの規則性から３種類の結晶構造に分けられる。結晶の周期性を利用したＸ線回折等の分析により、３元素の区別ができるＸ≠Ｙ≠Ｚとなる最も規則性の高い構造がＬ２１構造、次に規則性の高いＸ≠Ｙ=Ｚとなる構造がＢ２構造、そして３元素の区別ができないＸ＝Ｙ＝Ｚとなる構造がＡ２構造である。
【０００６】
スピンＭＯＳＦＥＴにおいては、スピン偏極した電流をゲート電圧により制御するために、ソース部の磁性体層からチャネル中へ、スピン偏極した電子の割合が高い電流（以下、高スピン偏極電流とも云う）を注入することが重要である。また、スピンＭＯＳＦＥＴおよびＭＴＪでは、非磁性層を挟む２つの磁性体層の相対的な磁化の方向により制御された磁気抵抗効果（ＭＲ）をデバイスの基本動作原理としている。
【０００７】
スピンＭＯＳＦＥＴおよびＭＴＪでスピン注入を利用した書き込み方法において、スピン注入する場合に、素子に電流密度が非常に高い電流を流さないとスピン反転が起こらない。トンネルバリア層を持つ磁気抵抗効果素子に電流密度の高い電流を流すとトンネルバリアに高電界が印加されるため、素子破壊を引き起こす。そのため、低い電流密度の電流でスピン反転する構造が求められる。理論的には、スピン注入にとってもスピン偏極率（Ｐ）が高いことが重要である。さらに、ホイスラー合金は一般的に飽和磁化が小さく、ダンピング定数も小さいために、スピン注入磁化反転に有利な材料である。
【０００８】
以上、説明したように、磁気抵抗効果素子、磁気記憶装置、およびスピンＭＯＳＦＥＴにおいて、高スピン偏極電流の生成と注入はデバイス実現および高性能化にとって必須とされる。その有望な解の一つが、ホイスラー合金と結晶質トンネルバリアを組み合わせた電極構造である。
【０００９】
しかし、この構造で実現される電流のスピン偏極率は、ホイスラー合金の結晶規則度に強く依存する。理論的には、Ｌ２１構造でハーフメタル特性を示すホイスラー合金も、作製条件によってはＡ２構造になってしまい、通常の強磁性体と変わらなくなる。また、磁気抵抗としてその性質を取り出すには、トンネル絶縁膜と接触する界面でホイスラー合金がＬ２１構造であることが必要である。ホイスラー合金の規則度を向上させる方法は、ホイスラー合金と格子整合性の良い基板あるいは緩衝層上に、ホイスラー合金をエピタキシャル成長させ、熱処理を加える方法が知られており、ホイスラー合金を用いたデバイスではホイスラー合金をエピタキシャル成長させなければ高い性能を引き出すことができなかった。
【００１０】
しかし、この方法だと、ホイスラー合金が形成される下地層の選択自由度が低いこと、高い熱処理温度が必要であること、熱処理回数が増加することなどが知られており、大抵の磁気デバイスが半導体集積回路上に形成されていることを鑑みると、これらの技術課題が応用上の障害となっていた。
【非特許文献１】N. Tezuka, et.al., Appl. Phys. Lett. 89 (2006) 112514.
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明は、ホイスラー合金が形成される下地層の選択自由度が高く、熱処理温度及び熱処理回数を低減し、ホイスラー合金の高いスピン偏極率を活用できる積層体、効率的なスピン偏極電流の注入が可能な電極構造を有する磁気抵抗素子及びスピントランジスタ、及びその製造方法を提供する。
【課題を解決するための手段】
【００１２】
本発明の第１実施態様の積層体は、結晶質のＭｇＯ層と、前記ＭｇＯ層と接触するように配置された結晶質のホイスラー合金層と、前記ホイスラー合金層の前記ＭｇＯ層に対して反対の面側に配置された非晶質のホイスラー合金層とを具備することを特徴とする。
【００１３】
本発明の第２実施態様の磁気抵抗素子は、結晶質の第１、第２のホイスラー合金層と、前記第１のホイスラー合金層と前記第２のホイスラー合金層との間に配置された第１のＭｇＯ層と、前記第１のホイスラー合金層の前記第１のＭｇＯ層に対して反対の面側に配置された非晶質の第３のホイスラー合金層とを具備することを特徴とする。
【００１４】
本発明の第３実施態様のスピントランジスタは、半導体基板上にソース及びドレイン電極並びにゲート電極を備え、前記ソース及びドレイン電極の少なくとも一方は、結晶質のＭｇＯ層と、前記ＭｇＯ層に接触するように配置された結晶質のホイスラー合金層と、前記ホイスラー合金層の前記ＭｇＯ層に対して反対の面側に配置された非晶質のホイスラー合金層とを積層した構造を有することを特徴とする。
【００１５】
本発明の第４実施態様の積層体の製造方法は、非晶質のホイスラー合金層を形成する工程と、前記ホイスラー合金層と接触するようにＭｇＯ層を形成する工程と、熱処理により、前記ホイスラー合金層と前記ＭｇＯ層との界面側から前記ホイスラー合金層を結晶化する工程とを具備することを特徴とする。
【発明の効果】
【００１６】
本発明によれば、ホイスラー合金が形成される下地層の選択自由度が高く、熱処理温度及び熱処理回数を低減し、ホイスラー合金の高いスピン偏極率を活用できる積層体、効率的なスピン偏極電流の注入が可能な電極構造を有する磁気抵抗素子及びスピントランジスタ、及びその製造方法を提供することが可能である。
【発明を実施するための最良の形態】
【００１７】
以下、図面を参照して本発明の実施形態について説明する。説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
【００１８】
［第１実施形態］
まず、本発明の第１実施形態の積層体及び積層体を含む磁気抵抗素子について説明する。図１は、第１実施形態の積層体を含む磁気抵抗素子の構造を示す断面図である。
【００１９】
図１に示すように、積層体は、結晶質のＭｇＯ層３と、ＭｇＯ層３と接触するように形成された結晶質のホイスラー合金層１と、ホイスラー合金層１のＭｇＯ層３が形成された面と反対の面側に形成された非晶質のホイスラー合金層４とを有している。前記結晶質には単結晶と多結晶の場合が含まれる。多結晶について「結晶の配向性」という場合には、結晶粒内における結晶配向性を指すものとする。
【００２０】
さらに、前記積層体を含む磁気抵抗素子は以下のように形成されている。結晶質のホイスラー合金層１、２の間には、結晶質のＭｇＯ層３が形成されている。ホイスラー合金層１のＭｇＯ層３が形成された面と反対の面側には、非晶質のホイスラー合金層４が形成されている。さらに、ホイスラー合金層２のＭｇＯ層３が形成された面と反対の面側には、非晶質のホイスラー合金層５が形成されている。
【００２１】
ＭｇＯ層３はトンネル障壁を有するトンネルバリア層である。結晶質のホイスラー合金層１と非晶質のホイスラー合金層４は第１の強磁性体層を構成し、結晶質のホイスラー合金層２と非晶質のホイスラー合金層５は第２の強磁性体層を構成する。
【００２２】
次に、第１実施形態の積層体を含む磁気抵抗素子の製造方法を簡単に説明する。
【００２３】
ホイスラー合金層の形成には、ホイスラー合金Ｘ２ＹＺに添加物としてボロン（Ｂ）、炭素（Ｃ）、リン（Ｐ）、硫黄（Ｓ）、砒素（Ａｓ）、セレン（Ｓｅ）、アンチモン（Ｓｂ）などのうち一種類もしくは２種類以上を混ぜ込み、アモルファス化した薄膜を用いる。典型的な組成は（Ｘ２ＹＺ）を１−ｘ、添加物をｘとしたとき、それぞれ８０％、２０％の原子％である。具体的には、例えば（Ｃｏ２ＦｅＳｉ）８０Ｐ２０となる。これを以下、ａ−Ｘ２ＹＺと表記する。添加物種は非磁性元素であり、ホイスラー合金において拡散係数の大きな元素が望ましく、また、ホイスラー合金の結晶化温度を低下させる効果があるものが望ましい。この点で前述した添加物のうちＰ、Ｓが望ましい。
【００２４】
まず、前記ａ−Ｘ２ＹＺと、ＭｇＯ層３を接触させて形成することが本発明の特徴である。例えばＭＴＪの場合、図２に示すように、ａ−Ｘ２ＹＺ層４／ＭｇＯ層３／ａ−Ｘ２ＹＺ層５の３層構造を成膜する。ここで、ＭｇＯ層３は１ｎｍ以下の膜厚でも、(００１)配向膜として成長している。その後、熱処理（アニール）を施すことにより、ａ−Ｘ２ＹＺ層４、５とＭｇＯ層３との界面でＭｇＯとの格子整合によって、ａ−Ｘ２ＹＺが本来の結晶質のＸ２ＹＺへ構造転移し、いわゆる固相エピタキシャル成長によって自己整合的に(００１)配向の膜になる。つまりＭｇＯ層３付近の界面では、図１に示したように、Ｘ２ＹＺ層１（（００１）配向）／ＭｇＯ層３（（００１）配向）／Ｘ２ＹＺ層２（（００１）配向）のＭＴＪができる。
【００２５】
以下に、本発明の第１実施形態の積層体を含む磁気抵抗素子について詳細に説明する。図３は、第１実施形態の積層体を含む磁気抵抗素子の構造を示す断面図である。
【００２６】
図３に示すように、シリコン半導体基板（または電極）６上には非晶質のホイスラー合金層４が形成され、ホイスラー合金層４上には結晶質のホイスラー合金層１が形成されている。ホイスラー合金層１上にはＭｇＯ層３が形成されている。さらに、ＭｇＯ層３上には結晶質のホイスラー合金層２が形成され、ホイスラー合金層２上には非晶質のホイスラー合金層５が形成されている。
【００２７】
前述したように、ＭｇＯ層３はトンネル障壁を有するトンネルバリア層である。結晶質のホイスラー合金層１と非晶質のホイスラー合金層４は第１の強磁性体層を構成し、結晶質のホイスラー合金層２と非晶質のホイスラー合金層５は第２の強磁性体層を構成する。
【００２８】
以下に、使用する材料を記して磁気抵抗素子の構造を詳述する。
【００２９】
シリコン半導体基板（または電極）６上に磁気抵抗素子が形成されるが、必要に応じて熱酸化膜付きのシリコン半導体基板を使用してもよい。また、Ｃｏ系ホイスラー合金の例として、Ｃｏ２ＭｎＳｉを用いる。例えば、結晶質のホイスラー合金層としてＣｏ２ＭｎＳｉ層を用い、非晶質のホイスラー合金層（以下、アモルファス層）としてＣｏ２ＭｎＳｉにＳを添加した（Ｃｏ２ＭｎＳｉ）８０Ｓ２０を用いた例を示す。なお、Ｃｏ２ＭｎＳｉへの添加物はＳに限るわけではなく、Ｓに換えてＢ、Ｃ、Ｐ、Ａｓ、Ｓｅ、Ｓｂのうちの少なくとも１つを添加してもよい。
【００３０】
半導体基板６上には下地側から、図示しないＴａ層（５０ｎｍ）が形成され、続いてアモルファス層４（５ｎｍ）／Ｃｏ２ＭｎＳｉ層１（５ｎｍ）／ＭｇＯ層３（２．０ｎｍ）／Ｃｏ２ＭｎＳｉ層２（５ｎｍ）／アモルファス層５（５ｎｍ）が順に形成されている。さらに、アモルファス層５上には、図示しないＲｕ層（０．９ｎｍ）／ＣｏＦｅ層（３ｎｍ）／ＩｒＭｎ層（１０ｎｍ）／Ｒｕ層（５ｎｍ）／Ｔａ層（５０ｎｍ）が順に形成されている。ＩｒＭｎ層は反強磁性体層を構成している。なお、前記括弧内は膜厚を示す。
【００３１】
次に、第１実施形態の磁気抵抗素子の製造方法について説明する。
【００３２】
ここでは、ＭｇＯ層３を挟むアモルファス層４／Ｃｏ２ＭｎＳｉ層１、およびＣｏ２ＭｎＳｉ層２／アモルファス層５の形成方法を詳述する。まず、半導体基板６上にアモルファス層（（Ｃｏ２ＭｎＳｉ）８０Ｓ２０層）４を堆積する。アモルファス層４の堆積には、スパッタ法を用いる。ただし、成膜方法はスパッタ法に限らず、真空蒸着法、メタルＣＶＤ法、ＭＢＥ(Molecular Beam Epitaxy)法、ＰＬＤ(Pulsed Laser Deposition)法などでも良いが、アモルファスに成長する条件で行うことが肝要である。
【００３３】
アモルファスとして堆積されたか否かの判定は、成膜後に同一チャンバー内において反射高速電子回折（ＲＨＥＥＤ）で確認した。また、試料として、前述したアモルファス層４とは別に、厚膜（５０ｎｍ）の（Ｃｏ２ＭｎＳｉ）８０Ｓ２０層を堆積し、これをＸ線回折構造解析法（ＸＲＤ）にて分析してアモルファスであることを確認した。透過電子顕微鏡（ＴＥＭ）で観察してもアモルファス成長しているかを確認できるのは無論である。ただし、ＴＥＭ観察の場合、アモルファス層以外に微結晶（ナノクリスタル）が観測される場合がある。この微結晶は堆積条件を変えることで、形成されないように制御可能である。例えば、スパッタ時のＡｒガス圧を１Ｐａ以上に高めにすることにより、（Ｃｏ２ＭｎＳｉ）８０Ｓ２０層は完全なアモルファスとなることを確認した。
【００３４】
次に、アモルファス層４上にＭｇＯ層３を堆積する。ＭｇＯ層３の堆積条件は、良質な(００１)結晶配向が得られる様に最適化する。例えば、スパッタ法で堆積し、Ａｒガス圧および電力を最適化する。これらの値はスパッタに用いるチャンバーの形状および容積や、半導体基板とスパッタカソードの距離に依存して決まるため、具体的値を示すことは本質的ではない。ＭｇＯ層３の成膜方法はスパッタ法に限らず、真空蒸着法、ＭＢＥ法、ＰＬＤ法などでも良い。またこれらの場合、蒸着時のチャンバー内の圧力と蒸着レートが重要となる。具体的には、圧力は１０−６Ｐａ以下、蒸着レートは０．１Å／ｓｅｃで良好な結果が得られた。
【００３５】
ＭｇＯ層３の堆積後に、再びアモルファス層（（Ｃｏ２ＭｎＳｉ）８０Ｓ２０層）５を堆積する。ＭｇＯ層３上でも（Ｃｏ２ＭｎＳｉ）８０Ｓ２０層５はアモルファスに成長する。膜評価はＲＨＥＥＤ、ＸＲＤ、ＴＥＭで行った。結晶質のＭｇＯ層３上であるため、下地層の（Ｃｏ２ＭｎＳｉ）８０Ｓ２０層４の場合と異なり、ＭｇＯ層３と接触する側の界面では（Ｃｏ２ＭｎＳｉ）８０Ｓ２０層５が結晶化する場合があることが見出された。極力、結晶化せずに（Ｃｏ２ＭｎＳｉ）８０Ｓ２０層５が堆積されることが望ましい。しかし、結局はこの後に熱処理によって界面側の（Ｃｏ２ＭｎＳｉ）８０Ｓ２０層を結晶化させることを考えると、上部側の（Ｃｏ２ＭｎＳｉ）８０Ｓ２０層５の結晶化は求める磁気抵抗によっては許容可能である。
【００３６】
これまで述べたように、（Ｃｏ２ＭｎＳｉ）８０Ｓ２０層４／ＭｇＯ層３／（Ｃｏ２ＭｎＳｉ）８０Ｓ２０層５は、堆積直後にはアモルファス層／（００１）配向層／アモルファス層である。最初に、この構造を実現することが本発明の実施形態の重要な点であり、最大の特徴といえる。
【００３７】
次に、熱処理（アニール）を加えてアモルファス層（（Ｃｏ２ＭｎＳｉ）８０Ｓ２０層）４、５の結晶化を起こさせる。（Ｃｏ２ＭｎＳｉ）８０Ｓ２０層４、５はＭｇＯ層３との界面側から次第に結晶化することが、熱処理の温度と時間を変えて作成した試料をＴＥＭ観察することにより確認できた。例えば、成膜装置のランプヒータを用い、温度３００℃に固定して、熱処理時間は１分間から１時間まで条件を変えて比較例を作成する。これら比較例により熱処理時間に依存して、（Ｃｏ２ＭｎＳｉ）８０Ｓ２０層における結晶化層の厚さが増大することが確認できた。また、成膜装置から取り出して、一旦大気にさらした後に、ＲＴＡ(Rapid thermal annealing)によって処理した場合でも、同様に（Ｃｏ２ＭｎＳｉ）８０Ｓ２０層の結晶化が起きることが確認できた。ＲＴＡの場合、急速加熱であるため、結晶化の時間依存性は異なる。熱処理時間および温度に関しては、これらを積分した量(thermal budget)で考えて設計すれば良い。
【００３８】
結晶化した（Ｃｏ２ＭｎＳｉ）８０Ｓ２０層１、２は、（００１）配向のＭｇＯ層３と格子整合した。ここで、ＭｇＯ層３は（００１）配向（ｃ軸配向とも言う）の多結晶体であるので、（Ｃｏ２ＭｎＳｉ）８０Ｓ２０層１、２は結晶粒の界面でのエピタキシャル成長といえる。また、（Ｃｏ２ＭｎＳｉ）８０Ｓ２０層１、２は、最初はアモルファスであり、熱処理によって結晶化して格子整合するため、固相エピタキシャル成長である。界面での結晶化に伴い、結晶化した（Ｃｏ２ＭｎＳｉ）８０Ｓ２０層１、２では添加物のＳが減少し、ＳはＭｇＯ層３とは反対の界面側で高濃度となる。この傾向はＳ以外の例えばＰ、Ｂ、Ａｓにおいても観測された。
【００３９】
以上により、熱処理によって、アモルファス層（（Ｃｏ２ＭｎＳｉ）８０Ｓ２０層）４（５ｎｍ）／Ｃｏ２ＭｎＳｉ層１（５ｎｍ）／ＭｇＯ層３（２．０ｎｍ）／Ｃｏ２ＭｎＳｉ層２（５ｎｍ）／アモルファス層（（Ｃｏ２ＭｎＳｉ）８０Ｓ２０層）５（５ｎｍ）が形成された。ここで、ＭｇＯ層３と接触しているＣｏ２ＭｎＳｉ層１、２をＴＥＭ観察および電子回折により調べた結果、Ｌ２１構造であることが確認できた。
【００４０】
なお、ＭｇＯの堆積時に結晶質のＭｇＯ層３を得るためには、成膜中あるいは成膜後に熱処理を行っても良い。その場合、熱処理を行った時点で、（Ｃｏ２ＭｎＳｉ）８０Ｓ２０層４とＭｇＯ層３との界面で（Ｃｏ２ＭｎＳｉ）８０Ｓ２０層４に固相エピタキシャル成長が起きる。熱処理回数が２回になっても良い場合はこの方法を用いても良い。
【００４１】
その他に、比較例として、ＭｇＯ基板上にエピタキシャル成長により、Ｃｏ２ＭｎＳｉ層（５０ｎｍ）／ＭｇＯ層（２．０ｎｍ）／Ｃｏ２ＭｎＳｉ層（１０ｎｍ）／Ｒｕ層（０．９ｎｍ）／ＣｏＦｅ層（３ｎｍ）／ＩｒＭｎ層（１０ｎｍ）／Ｒｕ層（５ｎｍ）／Ｔａ層（５０ｎｍ）を作製した。比較例作製後、磁場中で３５０℃、１時間の熱処理を行った。その後、０．３×０．６μｍ２〜１×２μｍ２の接合面積の試料に微細加工を行い、室温において磁場による磁気抵抗変化率を測定した。
【００４２】
第１実施形態と比較例から得られた実験結果を図４に示す。図示したように、本実施形態の磁気抵抗素子は、最初からエピタキシャル成長により作製した比較例よりも、室温で大きな磁気抵抗変化率が得られることが明らかになった。なお、比較例は下地から順にエピタキシャル成長を起こさせるため、単結晶基板を用いた。また、比較例は、下地から層を堆積するごとに熱処理によって表面平坦性を改善させ、さらに結晶性も向上させねばならない。このように、比較例は、成長条件が下地に強く依存し、熱処理プロセスの回数も多くならざるを得ない。したがって、比較例は素子作製のスループットが悪いために応用上不利であり、また、このために条件の最適化を難しくしている。
【００４３】
第１実施形態の磁気抵抗素子では、第１の強磁性体層（ホイスラー合金層１、４）あるいは第２の強磁性体層（ホイスラー合金層２、５）のいずれか一方は磁化の方向が可変の記録層（磁化自由層）となり、他方は磁化の方向が不変の参照層（磁化固定層）となる。記録層の磁化と参照層の磁化の相対的な関係をスピン注入法や電流磁場印加法等により変化させることによって、磁気抵抗素子の抵抗値を変化させることができる。
【００４４】
以上説明したように第１実施形態の積層体によれば、非晶質のホイスラー合金層を形成した後、非晶質のホイスラー合金層を結晶質のホイスラー合金層に構造転移しているため、下地層選択の自由度が高く、熱処理の温度及び回数を低減できると共に、ホイスラー合金の高いスピン偏極率を活用することが可能である。また、第１実施形態の磁気抵抗素子では、非晶質から構造転移された結晶質のホイスラー合金層がトンネルバリア層に接触するように形成されているため、効率的なスピン偏極電流の注入が可能な電極構造を形成することができ、高い磁気抵抗変化率を得ることができる。
【００４５】
［第２実施形態］
次に、本発明の第２実施形態のスピンＭＯＳＦＥＴについて説明する。図５は、第２実施形態のスピンＭＯＳＦＥＴの構造を示す断面図である。
【００４６】
図５に示すように、半導体基板１０の表面領域には、ソースまたはドレインとしての不純物拡散層１０Ａがイオン注入法によって形成されている。不純物拡散層１０Ａ上には、ＭｇＯ層１１が形成されている。ＭｇＯ層１１上には結晶質のホイスラー合金層１２が形成され、ホイスラー合金層１２上には非晶質のホイスラー合金層１３が形成されている。さらに、ソースとドレインとの間の半導体基板１０上にはゲート絶縁膜１４が形成され、このゲート絶縁膜１４上にはゲート電極１５が形成されている。なお、不純物拡散層１０Ａは省略可能である。また、ＭｇＯ層１１、ホイスラー合金層１２、ホイスラー合金層１３の積層構造は、ソースあるいはドレインのいずれか一方だけに設けられていても良い。
【００４７】
ＭｇＯ層１１はトンネル障壁を有するトンネルバリア層である。ソース部あるいはドレイン部の一方における結晶質のホイスラー合金層１２と非晶質のホイスラー合金層１３は第１の強磁性体層を構成し、ソース部あるいはドレイン部の他方における結晶質のホイスラー合金層１２と非晶質のホイスラー合金層１３は第２の強磁性体層を構成する。
【００４８】
第２実施形態のスピンＭＯＳＦＥＴでは、ソース部あるいはドレイン部におけるホイスラー合金層１２、１３のうち、いずれか一方のホイスラー合金層１２、１３は磁化の方向が可変の記録層（磁化自由層）となり、他方のホイスラー合金層１２、１３は磁化の方向が不変の参照層（磁化固定層）となる。参照層には保磁力の強い磁性材料を用いるか、参照層の上に反強磁性層を設けるなどすれば良い。記録層の磁化と参照層の磁化の相対的な関係を変化させることによって、磁気抵抗素子の抵抗値を変化させることができる。記録層の磁化を変化させるためには、例えば、チャネル等を介したスピン注入法や電流磁場印加法等を用いることができる。
【００４９】
次に、第２実施形態のスピンＭＯＳＦＥＴの製造方法について説明する。まず、半導体基板１０にイオン注入法およびアニールを用いてチャネル領域を形成する。その後、半導体基板１０上に、例えばシリコン酸化膜及び多結晶シリコン膜を順次形成する。次に、半導体基板１０上において、ソースおよびドレインが形成される部分のシリコン酸化膜及び多結晶シリコン膜をエッチングにより除去し、図５に示すように、ゲート絶縁膜１４及びゲート電極１５を形成する。
【００５０】
次に、ソースおよびドレインが形成されるシリコン半導体基板１０の表面領域にイオン注入法及びアニールを用いて不純物拡散層１０Ａを形成する。続いて、不純物拡散層１０Ａ上に、スパッタ法によりＭｇＯ層１１を形成する。ＭｇＯ層１１上に、非晶質のホイスラー合金層１３をスパッタ法により形成する。そして、熱処理（アニール）を加えて、ＭｇＯ層１１とホイスラー合金層１３との界面の非晶質のホイスラー合金層１３を結晶化し、結晶質のホイスラー合金層１２を形成する。続いて、リフトオフ法またはイオンミリング法、ＲＩＥ(Reactive Ion Etching)法などを用いて、ＭｇＯ層１１、結晶質のホイスラー合金層１２、及び非晶質のホイスラー合金層１３をパターニングしてソース電極及びドレイン電極を形成する。以上により、図５に示したスピンＭＯＳＦＥＴが製造される。
【００５１】
また、他の製造方法として、不純物拡散層１０Ａ上に形成した層間絶縁膜（例えば、シリコン酸化膜）に異なる面積の穴を開け、高圧ＲＦスパッタで穴埋め成膜を行い、ＣＭＰ(Chemical Mechanical Polish)により層間絶縁膜上に付いた磁性積層膜を除去する方法がある。
【００５２】
以下に、この穴埋め成膜による方法を詳述する。素子分離のＬＯＣＯＳを形成し、ゲート絶縁膜及びゲート電極を形成する。その後のイオン注入および、ＲＴＡ処理は通常のＭＯＳＦＥＴの製造プロセスと同様である。次に、層間絶縁膜を形成した後、エッチバックを行い、ある程度、層間絶縁膜の平坦化処理を行う。続いて、ソース部及びドレイン部の磁気抵抗素子のアスペクトは変えず面積のみ変えた穴構造を作製する。そして、ＭｇＯ層１１及び非晶質のホイスラー合金層１３を堆積して、前記穴を埋める。
【００５３】
その後、熱処理（アニール）を加えて、ＭｇＯ層１１とホイスラー合金層１３との界面の非晶質のホイスラー合金層１３を結晶化し、結晶質のホイスラー合金層１２を形成する。次に、ＣＭＰにより、層間絶縁膜上の余分なＭｇＯ層１１、ホイスラー合金層１２、及びホイスラー合金層１３を除去した後、シリコン酸化膜を成膜する。さらに、シリコン酸化膜にビアをあけた後、配線を形成する。なお、ソース部とドレイン部の磁気抵抗素子（ＭＴＪ素子）の面積は異なるように形成した。そこで、配線を形成する前に形状ＳＥＭでソース部とドレイン部の面積を測定した。ソース部とドレイン部の穴のサイズは、それぞれ０．３μｍ＊０．８μｍ、０．８μｍ＊０．８μｍであり、実際の穴の形状は楕円形状を有していた。
【００５４】
以下に、使用する材料を記してソース部及びドレイン部の磁気抵抗素子の構造を詳述する。不純物拡散層１０Ａ上には下から順に、図示しないＳｉＯ２層（０．５ｎｍ）が形成され、続いてＭｇＯ層１１（０．５ｎｍ）／Ｃｏ２ＭｎＳｉ層１２（５ｎｍ）／アモルファス層（（Ｃｏ２ＭｎＳｉ）８０Ｓ２０層）１３（５ｎｍ）が順に形成されている。さらに、アモルファス層１３上には、図示しないＲｕ層（２０ｎｍ）／Ｔａ層（５０ｎｍ）が順に形成されている。
【００５５】
試料として、半導体基板上から順に、ＳｉＯ２層（０．５ｎｍ）／ＭｇＯ層（０．５ｎｍ）／Ｃｏ２ＭｎＳｉ層（５ｎｍ）／アモルファス層（（Ｃｏ２ＭｎＳｉ）８０Ｓ２０層）（５ｎｍ）／Ｒｕ層（２０ｎｍ）／Ｔａ層（５０ｎｍ）の積層構造を形成した。
【００５６】
その後、本実施形態を評価するために、スピンＭＯＳＦＥＴのゲートをオン状態として今回は磁場書き込みを行い、ソース及びドレインの磁性体の保磁力差でスピンの反平行状態、平行状態を実現し、磁気抵抗変化率の測定を行った。強磁性体層がホイスラー合金層／アモルファス層からなる磁気抵抗素子を有する本実施形態のスピンＭＯＳＦＥＴにおいては、室温にてシリコン半導体を介して大きな磁気抵抗変化率が得られることが明らかになった。シリコン半導体基板にｐ−ｎ−ｐ接合を作製したｐ型スピンＭＯＳＦＥＴにおいても同様の傾向が得られた。
【００５７】
第２実施形態では、効率的なスピン偏極電流の注入が可能な電極構造を有する磁気抵抗素子をソース部及びドレイン部に形成している。これにより、高い磁気抵抗変化率を有する磁気抵抗素子を備えたスピンＭＯＳＦＥＴを実現することができる。
【００５８】
［第３実施形態］
次に、本発明の第３実施形態の磁気抵抗素子について説明する。図６は、第３実施形態の磁気抵抗素子の構造を示す断面図である。第３実施形態の磁気抵抗素子は、ＭｇＯ層のトンネルバリア層を２つ有する２重接合構造（ダブルジャンクション）を備えている。
【００５９】
結晶質のホイスラー合金層１、２の間には、結晶質のＭｇＯ層３、ホイスラー合金層７、結晶質のＭｇＯ層８の順序で積層された積層構造が配置されている。ホイスラー合金層１のＭｇＯ層３が形成された面と反対の面側には、非晶質のホイスラー合金層４が形成されている。さらに、ホイスラー合金層２のＭｇＯ層８が形成された面と反対の面側には、非晶質のホイスラー合金層５が形成されている。このような構造を有する磁気抵抗素子が、シリコン半導体基板（または電極）６上に形成されている。
【００６０】
ＭｇＯ層３、８は、トンネル障壁を有するトンネルバリア層である。結晶質のホイスラー合金層１と非晶質のホイスラー合金層４は第１の強磁性体層を構成し、結晶質のホイスラー合金層２と非晶質のホイスラー合金層５は第２の強磁性体層を構成する。
【００６１】
以下に、使用する材料を記して磁気抵抗素子の構造を詳述する。
【００６２】
図６に示すように、シリコン半導体基板（または電極）６上に磁気抵抗素子が形成されている。必要に応じて熱酸化膜付きのシリコン半導体基板を使用してもよい。また、Ｃｏ系ホイスラー合金の例として、Ｃｏ２ＦｅＳｉを用いる。例えば、結晶質のホイスラー合金層としてＣｏ２ＦｅＳｉ層を用い、非晶質のホイスラー合金層（以下、アモルファス層）としてＣｏ２ＦｅＳｉにＰを添加した（Ｃｏ２ＦｅＳｉ）８０Ｐ２０層を用いた例を示す。なお、Ｃｏ２ＦｅＳｉへの添加物はＰに限るわけではなく、Ｐに換えてＢ、Ｃ、Ｓ、Ａｓ、Ｓｅ、Ｓｂのうちの少なくとも１つを添加してもよい。
【００６３】
半導体基板６上には下地側から、図示しないＴａ層（５０ｎｍ）が形成され、続いてアモルファス層４（５ｎｍ）／Ｃｏ２ＦｅＳｉ層１（５ｎｍ）／ＭｇＯ層３（１．０ｎｍ）／Ｃｏ２ＦｅＳｉ層７／アモルファス層７／Ｃｏ２ＦｅＳｉ層７／ＭｇＯ層８（１．０ｎｍ）／Ｃｏ２ＦｅＳｉ層２（５ｎｍ）／アモルファス層５（５ｎｍ）が順に形成されている。さらに、アモルファス層５上には、図示しないＲｕ層（０．９ｎｍ）／ＣｏＦｅ層（３ｎｍ）／ＩｒＭｎ層（１０ｎｍ）／Ｒｕ層（５ｎｍ）／Ｔａ層（５０ｎｍ）が順に形成されている。ＩｒＭｎ層は反強磁性体層を構成している。なお、前記括弧内は膜厚を示す。
【００６４】
次に、第３実施形態の磁気抵抗素子の製造方法について説明する。製造方法は、基本的に第１実施形態と同様であるが、ホイスラー合金層（中間層）７の形成方法のみ詳細を記述する。
【００６５】
下側のＭｇＯ層３を堆積した後、中間層となるアモルファス層（（Ｃｏ２ＦｅＳｉ）８０Ｐ２０層）を堆積する。中間層の膜厚は１０ｎｍ程度とすれば良いが、中間層を完全に結晶化させる場合は、５ｎｍ程度とすれば良い。ただし、ホイスラー合金の格子定数０．５７ｎｍ程度よりは厚くする必要がある。成膜方法は中間層であるからといって変更する必要はなく、スパッタ法で良い。スパッタ法に限らず、真空蒸着法、メタルＣＶＤ法、ＭＢＥ法、ＰＬＤ法などでも良いが、初期成長としてはアモルファスであることが肝要である。結晶化が起きてしまうと５ｎｍ以下で堆積した場合、島状成長してしまうからである。（Ｃｏ２ＦｅＳｉ）８０Ｐ２０層がアモルファスとして堆積されたか否かの判定は、成膜後に同一チャンバー内において反射高速電子回折（ＲＨＥＥＤ）で確認した。また、中間層となる（Ｃｏ２ＦｅＳｉ）８０Ｐ２０層とは別に、厚膜（５０ｎｍ）の（Ｃｏ２ＦｅＳｉ）８０Ｐ２０層を堆積し、これをＸ線回折構造解析法（ＸＲＤ）にて分析してアモルファスであることを確認した。
【００６６】
その後、中間層となるアモルファス層上に、ＭｇＯ層８を堆積する。さらに、ＭｇＯ層８上に、上部側のアモルファス層（（Ｃｏ２ＦｅＳｉ）８０Ｐ２０層）５を堆積する。続いて、熱処理を加えて（Ｃｏ２ＦｅＳｉ）８０Ｐ２０層４、７、５の結晶化を起こさせる。上側、中間、下側のそれぞれの（Ｃｏ２ＦｅＳｉ）８０Ｐ２０層はＭｇＯ層３、８との界面側から次第に結晶化する。中間層の（Ｃｏ２ＦｅＳｉ）８０Ｐ２０層中のＰは結晶化により界面から遠ざかるように移動し、膜中心部にて高濃度領域が形成される。このようなＰの高濃度化は磁気抵抗をほとんど劣化させることはなく、磁気的な性質は変化して飽和磁化（Ｍｓ）が低減するなどの効果がある。飽和磁化の低下はスピン注入磁化反転に有用となる。
【００６７】
また、深さ方向の組成分析により、中間層の（Ｃｏ２ＦｅＳｉ）８０Ｐ２０層中におけるＰはＭｇＯ層３、８を抜けて上下に拡散することも明らかになった。このようにアモルファス化するために用いた添加物は容易に拡散する。ＭｇＯ層と（Ｃｏ２ＦｅＳｉ）８０Ｐ２０層との界面に添加物が残存するが、大きく磁気抵抗を低下させることはない。
【００６８】
第３実施形態によれば、むしろ固相エピタキシャル成長により、ホイスラー合金層とＭｇＯ層との界面において、Ｌ２１構造のフルホイスラー合金層とＭｇＯ層の良質な界面が形成されるため、従来のように下地からエピタキシャル成長させる方法よりも磁気抵抗変化率は高くなる効果がある。
【００６９】
また、第３実施形態のように２重接合構造を有する場合、素子全体に印加される電圧が半減するため、電圧に依存した磁気抵抗の低下が第１実施形態に比べて緩やかになるという特徴がある。また、ホイスラー合金層（中間層）７の膜厚を適切に設計することにより、スピン共鳴状態が発現し、電圧依存性において振動的な磁気抵抗の増幅が得られる。その他の構成及び効果は第１実施形態と同様である。
【００７０】
［第４実施形態］
次に、本発明の第４実施形態の磁気抵抗素子について説明する。図７は、第４実施形態の磁気抵抗素子の構造を示す断面図である。第４実施形態の磁気抵抗素子では、ＭｇＯ層３を挟む非晶質のホイスラー合金層が全て結晶化し、結晶質のホイスラー合金層１、２が形成された例を示す。すなわち、結晶質のホイスラー合金層１、２の間には、結晶質のＭｇＯ層３が形成されている。
【００７１】
以下に、使用する材料を記して磁気抵抗素子の構造を詳述する。ここでは、Ｃｏ系ホイスラー合金の例として、Ｃｏ２Ｆｅ（Ａｌ，Ｓｉ）を用いた場合を示す。
【００７２】
この磁気抵抗素子は下地側から、図示しないＴａ層（５０ｎｍ）が形成され、続いてＣｏ２Ｆｅ（Ａｌ，Ｓｉ）層１（５ｎｍ）／ＭｇＯ層３（１．０ｎｍ）／Ｃｏ２Ｆｅ（Ａｌ，Ｓｉ）層２（５ｎｍ）が順に形成されている。さらに、Ｃｏ２Ｆｅ（Ａｌ，Ｓｉ）層２上には、図示しないＲｕ層（０．９ｎｍ）／ＣｏＦｅ層（３ｎｍ）／ＩｒＭｎ層（１０ｎｍ）／Ｒｕ層（５ｎｍ）／Ｔａ層（５０ｎｍ）が順に形成されている。ＩｒＭｎ層は反強磁性体層を構成している。なお、前記括弧内は膜厚を示す。
【００７３】
次に、第４実施形態の磁気抵抗素子の製造方法について説明する。製造方法は、基本的に第１実施形態と同様であるが、非晶質のホイスラー合金層（アモルファス層）を結晶化する工程のみ異なるため、この工程のみ詳細に記述する。ここでは、アモルファス層としてＣｏ２Ｆｅ（Ａｌ，Ｓｉ）にＡｓを添加した（Ｃｏ２Ｆｅ（Ａｌ，Ｓｉ））８０Ａｓ２０層を用いた例を示す。なお、Ｃｏ２Ｆｅ（Ａｌ，Ｓｉ）への添加物はＡｓに限るわけではなく、Ａｓに換えてＢ、Ｃ、Ｐ、Ｓ、Ｓｅ、Ｓｂのうちの少なくとも１つを添加してもよい。
【００７４】
下側のアモルファス層（（Ｃｏ２Ｆｅ（Ａｌ，Ｓｉ））８０Ａｓ２０層）を堆積し、このアモルファス層上にＭｇＯ層３を形成する。このＭｇＯ層３上に、上側のアモルファス層（（Ｃｏ２Ｆｅ（Ａｌ，Ｓｉ））８０Ａｓ２０層）を堆積する。そして、熱処理を加えて上側と下側のアモルファス層の結晶化を起こさせる。上側と下側のアモルファス層は、ＭｇＯ層３との界面側から次第に結晶化する。ここで、上側と下側のそれぞれのアモルファス層の厚さを５ｎｍ程度で堆積しておけば、熱処理によりほぼ全てのアモルファス層が結晶化する。
【００７５】
これにより、ＭｇＯ層３を挟むホイスラー合金層１、２は結晶化した構造を有する。しかし、ホイスラー合金層１、２中には、残留したアモルファス層が存在することも明らかとなった。ＭｇＯ層３と反対の面側ではＴａ層あるいはＲｕ層と接しているため、これらの影響で、図８に示すように、無配向の多結晶あるいはアモルファス領域がＴａ層あるいはＲｕ層との界面近傍に残存していることがわかった。ホイスラー合金層１、２中にも、添加物は少量含まれるが、この界面近傍において当該添加物がより多く含まれており、濃度ピークが生じている。なお、これらが残留する領域は、ＭｇＯ層３から遠いところでは磁気抵抗には大きな影響を与えない。むしろＭｇＯ層３に接する結晶化した領域がホイスラー合金のスピン拡散長（典型的には３〜５ｎｍ）程度より厚いことが重要となる。ホイスラー合金層１、２とＭｇＯ層３との界面近傍にも、前記添加物の小さな濃度ピークが生ずるが、これによる影響は少ない。
【００７６】
第４実施形態によれば、ホイスラー合金層１、２の固相エピタキシャル成長によりＬ２１構造のフルホイスラー合金層とＭｇＯ層との間に良質な界面が形成されるため、ホイスラー合金の高いスピン偏極率を得ることができ、大きな磁気抵抗変化率が得られる。さらには、ホイスラー合金層とＭｇＯ層との界面で格子整合性が良くなるため、界面不純物に起因したスピンフリップによる磁気抵抗の温度依存性および電圧依存性が緩和されることも効果として得られる。その他の構成及び効果は第１実施形態と同様である。
【００７７】
［第５実施形態］
次に、本発明の第５実施形態の磁気抵抗素子について説明する。図９は、第５実施形態の磁気抵抗素子の構造を示す断面図である。第５実施形態では、下地に緩衝層２４としてエピタキシャル成長により形成したホイスラー合金層を用いた例を示す。
【００７８】
結晶質のホイスラー合金層２１、２２の間には、結晶質のＭｇＯ層２３が形成されている。ホイスラー合金層２１のＭｇＯ層２３が形成された面と反対の面側には、緩衝層２４が形成されている。さらに、ホイスラー合金層２２のＭｇＯ層２３が形成された面と反対の面側には、非晶質のホイスラー合金層２５が形成されている。このような構造を有する磁気抵抗素子が、シリコン半導体基板（または電極）６上に形成されている。
【００７９】
ＭｇＯ層２３はトンネル障壁を有するトンネルバリア層である。結晶質のホイスラー合金層２１と緩衝層２４は第１の強磁性体層を構成し、結晶質のホイスラー合金層２２と非晶質のホイスラー合金層２５は第２の強磁性体層を構成する。
【００８０】
以下に、第１及び第２の強磁性体層に使用する材料を記して磁気抵抗素子の構造を詳述する。ここでは、Ｃｏ系ホイスラー合金の例として、Ｃｏ２（Ｍｎ，Ｆｅ）Ｓｉを用いる。ＭｎとＦｅの組成比は例えば５０：５０である。例えば、結晶質のホイスラー合金層としてＣｏ２（Ｍｎ，Ｆｅ）Ｓｉ層を用い、非晶質のホイスラー合金層（以下、アモルファス層）としてＣｏ２（Ｍｎ，Ｆｅ）ＳｉにＢを添加した（Ｃｏ２（Ｍｎ，Ｆｅ）Ｓｉ）８０Ｂ２０層を用いた例を示す。なお、Ｃｏ２（Ｍｎ，Ｆｅ）Ｓｉへの添加物はＢに限るわけではなく、Ｂに換えてＣ、Ｐ、Ｓ、Ａｓ、Ｓｅ、Ｓｂのうちの少なくとも１つを添加してもよい。さらに、緩衝層としてＣｏ２ＭｎＧｅ層を用いた場合を示す。
【００８１】
（００１）配向のシリコン半導体基板２０上には下地側から、エピタキシャル成長により図示しないＭｇＯ層が形成され、続いてＣｏ２ＭｎＧｅ層２４（５０ｎｍ）／Ｃｏ２（Ｍｎ，Ｆｅ）Ｓｉ層２１／ＭｇＯ層２３（１．０ｎｍ）／Ｃｏ２（Ｍｎ，Ｆｅ）Ｓｉ層２２（５ｎｍ）／アモルファス層２５が順に形成されている。さらに、アモルファス層２５上には、図示しないＲｕ層（０．９ｎｍ）／ＣｏＦｅ層（３ｎｍ）／ＩｒＭｎ層（１０ｎｍ）／Ｒｕ層（５ｎｍ）／Ｔａ層（５０ｎｍ）が順に形成されている。ＩｒＭｎ層は反強磁性体層を構成している。なお、前記括弧内は膜厚を示す。
【００８２】
次に、第５実施形態の磁気抵抗素子の製造方法について説明する。製造方法は、基本的に第１実施形態と同様であるが、下地となる緩衝層の形成と、その上にＣｏ２（Ｍｎ，Ｆｅ）Ｓｉ層を形成する工程のみ異なるため、これらの工程のみ記述する。
【００８３】
（００１）配向のシリコン半導体基板２０を希薄フッ酸により洗浄し、水素終端したシリコン表面を形成する。半導体基板２０を真空成膜装置にセットした後、超高真空中にて４００℃以上で熱処理すると水素終端面が清浄化する。ここで、その後のＭｇＯの成膜条件によっては４００℃以上の熱処理は必要ないこともわかっている。
【００８４】
半導体基板２０上にＭｇＯ層をスパッタ法など、第１実施形態でＭｇＯ層の形成に用いた方法と同様の方法で堆積し、エピタキシャル膜を形成する。その後、ＭｇＯ層上にＣｏ２ＭｎＧｅ層をスパッタ法により堆積し、エピタキシャル成長の緩衝層２４を形成する。Ｃｏ２ＭｎＧｅ層の堆積方法は、第１実施形態のホイスラー合金と同様にスパッタ法でなくてもよい。ここまでの膜構造での格子関係は、すべて（００１）配向の単結晶成長である。平坦なＣｏ２ＭｎＧｅ層を得るために、真空中にて堆積後に連続的に５００℃程度で１５分間の熱処理を施した。
【００８５】
続いて、緩衝層（Ｃｏ２ＭｎＧｅ層）２４上に、ホイスラー合金層２１となる（Ｃｏ２（Ｍｎ，Ｆｅ）Ｓｉ）８０Ｂ２０層をスパッタ法により堆積する。堆積直後、（Ｃｏ２（Ｍｎ，Ｆｅ）Ｓｉ）８０Ｂ２０層がアモルファスとなるかは下地となるＣｏ２ＭｎＧｅ層の表面状態や格子整合性により決まる。本実施形態でのＣｏ２ＭｎＧｅ層と（Ｃｏ２（Ｍｎ，Ｆｅ）Ｓｉ）８０Ｂ２０層の場合、（Ｃｏ２（Ｍｎ，Ｆｅ）Ｓｉ）８０Ｂ２０層はアモルファスとなる。ここで、（Ｃｏ２（Ｍｎ，Ｆｅ）Ｓｉ）８０Ｂ２０層はエピタキシャル成長させて単結晶化しても良い。
【００８６】
その後、第１実施形態と同様に、（Ｃｏ２（Ｍｎ，Ｆｅ）Ｓｉ）８０Ｂ２０層上に、ＭｇＯ層２３／（Ｃｏ２（Ｍｎ，Ｆｅ）Ｓｉ）８０Ｂ２０層２５の順で堆積する。そして、熱処理を加えて下側の（Ｃｏ２（Ｍｎ，Ｆｅ）Ｓｉ）８０Ｂ２０層と上側の（Ｃｏ２（Ｍｎ，Ｆｅ）Ｓｉ）８０Ｂ２０層２５の結晶化を起こさせる。上側と下側のそれぞれの（Ｃｏ２（Ｍｎ，Ｆｅ）Ｓｉ）８０Ｂ２０層はＭｇＯ層２３との界面側から次第に結晶化する。
【００８７】
ここで、ホイスラー合金層２１となる（Ｃｏ２（Ｍｎ，Ｆｅ）Ｓｉ）８０Ｂ２０層の厚さを１．５ｎｍ程度と、Ｃｏ２（Ｍｎ，Ｆｅ）Ｓｉのスピン緩和長よりも十分薄くして堆積した場合、Ｃｏ２（Ｍｎ，Ｆｅ）Ｓｉよりも下地のＣｏ２ＭｎＧｅ層の電子構造が磁気抵抗に反映されることが見出された。逆に、（Ｃｏ２（Ｍｎ，Ｆｅ）Ｓｉ）８０Ｂ２０層の厚さを５ｎｍ程度と厚くした場合、Ｃｏ２（Ｍｎ，Ｆｅ）Ｓｉが反映された磁気抵抗特性が表れることが確認された。
【００８８】
これらの範囲内（１．５ｎｍ〜５ｎｍ）でホイスラー合金層２１となる（Ｃｏ２（Ｍｎ，Ｆｅ）Ｓｉ）８０Ｂ２０層の膜厚を変化させることで、磁気抵抗特性を変調することが可能となる。磁気抵抗素子における磁気抵抗の温度依存性と電圧依存性は、ホイスラー合金の電子構造において、マイノリティスピンバンド（少数スピン、ダウンスピン）のエネルギーギャップ内でのフェルミレベルの位置によって制御可能であることもわかっている。第５実施形態によれば、ホイスラー合金層２１の電子構造を制御して用いることが可能となる。その他の構成及び効果は第１実施形態と同様である。
【００８９】
［第６実施形態］
次に、本発明の第６実施形態の磁気抵抗素子について説明する。図１０は、第６実施形態の磁気抵抗素子の構造を示す断面図である。第６実施形態では、ＭｇＯ層（トンネルバリア層）３の一方の面側に結晶質のホイスラー合金層１と非晶質のホイスラー合金層４の積層構造を形成し、他方の面側に結晶質のホイスラー合金層２６と電極層２７の積層構造を形成した例を示す。
【００９０】
結晶質のホイスラー合金層１、２６の間には、結晶質のＭｇＯ層３が形成されている。ホイスラー合金層１のＭｇＯ層３が形成された面と反対の面側には、非晶質のホイスラー合金層４が形成されている。さらに、ホイスラー合金層２６のＭｇＯ層３が形成された面と反対の面側には、電極層２７が形成されている。このような構造を有する磁気抵抗素子が、シリコン半導体基板（または電極）６上に形成されている。
【００９１】
ＭｇＯ層３はトンネル障壁を有するトンネルバリア層である。結晶質のホイスラー合金層１と非晶質のホイスラー合金層４は第１の強磁性体層を構成し、結晶質のホイスラー合金層２６と電極層２７は第２の強磁性体層を構成する。
【００９２】
以下に、使用する材料を記して磁気抵抗素子の構造を詳述する。ここでは、Ｃｏ系ホイスラー合金の例として、Ｃｏ２ＭｎＳｉを用いる。例えば、結晶質のホイスラー合金層としてＣｏ２ＭｎＳｉ層を用い、非晶質のホイスラー合金層（以下、アモルファス層）としてＣｏ２ＭｎＳｉにＢを添加した（Ｃｏ２ＭｎＳｉ）８０Ｂ２０層を用いた例を示す。なお、Ｃｏ２ＭｎＳｉへの添加物はＢに限るわけではなく、Ｂに換えてＣ、Ｐ、Ｓ、Ａｓ、Ｓｅ、Ｓｂのうちの少なくとも１つを添加してもよい。
【００９３】
半導体基板６上には下地側から、図示しないＴａ層（５０ｎｍ）が形成され、続いてアモルファス層４（５ｎｍ）／Ｃｏ２ＭｎＳｉ層１（５ｎｍ）／ＭｇＯ層３（２．０ｎｍ）／Ｃｏ２ＭｎＳｉ層２６（５ｎｍ）が順に形成されている。さらに、Ｃｏ２ＭｎＳｉ層２６上には、電極層２７として、Ｒｕ層（０．９ｎｍ）／ＣｏＦｅ層（３ｎｍ）／ＩｒＭｎ層（１０ｎｍ）／Ｒｕ層（５ｎｍ）／Ｔａ層（５０ｎｍ）が順に形成されている。
【００９４】
第６実施形態における製造方法は、基本的に第１実施形態と同様であるが、ＭｇＯ層３上にＢを含まないＣｏ２ＭｎＳｉ層を形成する工程のみ異なるため、この工程のみ記述する。
【００９５】
ＭｇＯ層３上に、化学量論組成のＣｏ２ＭｎＳｉターゲットを用いてＣｏ２ＭｎＳｉ層２６を堆積する。このＣｏ２ＭｎＳｉ層２６は、ＭｇＯ層３上にエピタキシャル成長したことをＲＨＥＥＤにより確認した。ここで、Ｃｏ２ＭｎＳｉ層２６として、ＣｏＦｅＢのアモルファス層、ＣｏＦｅやＦｅなどの結晶層を用いても、磁気抵抗変化率は１００％以上を実現できることを確認した。
【００９６】
このように、ＭｇＯ層（トンネルバリア層）３の下側のみに結晶質のホイスラー合金層１と非晶質のホイスラー合金層４を用い、ＭｇＯ層３の上側に結晶質のホイスラー合金層２６を用いたとしても、効率的なスピン偏極電流の注入が可能な電極構造を形成することができ、高い磁気抵抗変化率を得ることができる。その他の構成及び効果は第１実施形態と同様である。
【００９７】
［第７実施形態］
次に、本発明の第７実施形態として、磁気抵抗素子においてアモルファス層中の添加物の濃度を変更した例を示す。
【００９８】
前述した各実施形態では、アモルファス層におけるホイスラー合金と添加物の原子比（atom比）はそれぞれ８０％と２０％であった。また、スパッタ法は、一つの合金ターゲットを用いた場合を前提としていた。本実施形態では、アモルファス層の添加物を高濃度にすることにより、完全なアモルファス層にする方法を与える。
【００９９】
発明者らの検討では、例えばＣｏ２ＦｅＳｉとＡｓの場合、Ａｓの原子比が２０％以上では、真空溶解によってスパッタターゲットを作成すると、ターゲットが割れてしまう問題があった。Ｃｏ２ＦｅＳｉだけでなく、Ｃｏ２ＭｎＳｉの場合やＢ添加の場合でも、この問題が起きることがわかった。
【０１００】
そこで本実施形態では、２つ以上のスパッタカソードを用いたコスパッタによりアモルファス層を成膜した。最初の検討では、（Ｃｏ５０Ｆｅ５０）ＢとＣｏＳｉを用いてＢ濃度の調整を試みた。その結果、Ｂ濃度が２０％以上添加できることがわかり、（Ｃｏ２ＦｅＳｉ）１―ＸＢＸにおいてＸが２０％以上となった。次の検討では、（Ｃｏ７５Ｆｅ２５）ＰとＣｏＦｅＳｉを用いてＰ濃度の調整を試みた。この場合も、（Ｃｏ２ＦｅＳｉ）１―ＸＰＸにおいてＰ濃度Ｘは２０％以上にできることがわかった。
【０１０１】
磁気抵抗素子の構造は、第１実施形態と同様であり、図３に示したように、半導体基板６上に磁気抵抗素子を形成した。その他の（Ｃｏ２ＦｅＳｉ）１―ＸＰＸ以外の製造方法は、第１実施形態と同様であるので省略する。さらに、その他の構成及び効果は第１実施形態と同様である。
【０１０２】
なおここでは、アモルファス層中の添加物の濃度を２０％以上とした例を説明したが、本発明の各実施形態においてアモルファス層中の添加物の濃度は５〜５０％の範囲内で変更可能である。すなわち、ホイスラー合金をＸ２ＹＺとし、添加物をｑとしたとき、添加物ｑの濃度は、（Ｘ２ＹＺ）９５ｑ５〜（Ｘ２ＹＺ）５０ｑ５０の範囲内で変更可能である。添加物ｑは、Ｂ、Ｃ、Ｐ、Ｓ、Ａｓ、Ｓｅ、Ｓｂから選ばれる少なくとも１つの元素である。このような構成としても、各実施形態と同様な効果を得ることができる。
【０１０３】
以上に述べた各実施形態において、非晶質から固相エピタキシャル成長による方法で形成したホイスラー合金は、図１１に示すように、エピタキシャル成長により形成した場合よりも低温のアニールでＬ２１構造の規則化が起きることを確認できた。
【０１０４】
［第８実施形態］
次に、本発明の第８実施形態のＭＲＡＭについて説明する。このＭＲＡＭにおけるメモリセルには、前述した各実施形態の磁気抵抗素子を用いている。図１２は、第８実施形態のＭＲＡＭにおけるメモリセルの構造を示す断面図である。
【０１０５】
第８実施形態のＭＲＡＭにおけるメモリセルは、図１２に示すように、半導体基板３０に形成されたトランジスタ上に、電極層、多結晶金属下地配線３７、磁気抵抗素子３８、金属ビア（または金属ハードマスク）３９を順次形成し、その上にビット線４０を形成した構造を有している。
【０１０６】
以下にＭＲＡＭにおけるメモリセルの構造を詳述する。シリコン半導体基板３０には素子分離領域３１が形成され、素子分離領域３１に挟まれた半導体基板にはソース領域またはドレイン領域３２が形成されている。ソース領域とドレイン領域との間の半導体基板３０上には、ゲート絶縁膜３３が形成されている。さらに、このゲート絶縁膜３３上には、ゲート電極３４が形成されている。また、半導体基板３０上には層間絶縁膜３５が形成され、ソース領域またはドレイン領域３２上の層間絶縁膜３５内には、コンタクトプラグ３６を介して第１配線Ｍ１、第２配線Ｍ２、第３配線Ｍ３が順次形成されている。第３配線Ｍ３上のコンタクトプラグ３６上には、多結晶金属下地配線３７が形成されている。この多結晶金属下地配線３７上には、磁気抵抗素子３８が形成されている。さらに、磁気抵抗素子３８上には金属ビア（または金属ハードマスク）３９が形成され、この金属ビア３９上にはビット線４０が形成されている。
【０１０７】
第３実施形態によれば、前述した各実施形態の磁気抵抗素子を用いることにより、高い磁気抵抗変化率を有する磁気抵抗素子を備えたＭＲＡＭを実現することができる。
【０１０８】
［第９実施形態］
次に、本発明の第９実施形態の磁気ヘッドについて説明する。この磁気ヘッドは、前述した各実施形態の磁気抵抗素子を用いて形成されており、ハードディスクドライブ(ＨＤＤ)に使用される。
【０１０９】
図１３は、第９実施形態の磁気ヘッドの構造を示す断面図である。磁気ヘッドは、図１３に示すように、下部電極層４１と上部電極層４２の間に磁気抵抗素子４３が配置された構造を有している。
【０１１０】
第９実施形態によれば、前述した各実施形態の磁気抵抗素子を用いることにより、高い磁気抵抗変化率を有する磁気抵抗素子を備えた磁気ヘッドを実現することができる。
【０１１１】
以上説明した各実施形態においては、基板の材料としてＳｉ単結晶、Ｇｅ単結晶、Ｓｉ−Ｇｅ単結晶を有する半導体基板、ＳＯＩ(Silicon on Insulator)基板、ＧａＡｓあるいはＩｎＧａＡｓなどのIII−Ｖ族化合物半導体基板、またはII−ＶＩ族半導体基板を用いることができる。さらに、ＭｇＯ、ＳｒＴｉＯ３、Ａｌ２Ｏ３の酸化物基板を用いることもできる。
【０１１２】
以上説明した各実施形態の組み合わせを変えて、スピントランジスタ、ＭＥＳＦＥＴ、ＰＮジャンクションを用いたＦＥＴ、及びその他の磁気抵抗デバイスが形成された場合でも全て本発明の範疇に含まれる。
【０１１３】
また、前述した各実施形態はそれぞれ、単独で実施できるばかりでなく、適宜組み合わせて実施することも可能である。さらに、前述した各実施形態には種々の段階の発明が含まれており、各実施形態において開示した複数の構成要件の適宜な組み合わせにより、種々の段階の発明を抽出することも可能である。
【図面の簡単な説明】
【０１１４】
【図１】本発明の第１実施形態の積層体を含む磁気抵抗素子の構造を示す断面図である。
【図２】第１実施形態の積層体を含む磁気抵抗素子の製造方法を示す断面図である。
【図３】第１実施形態の磁気抵抗素子の構造を示す断面図である。
【図４】第１実施形態と比較例から得られた実験結果を示す図である。
【図５】本発明の第２実施形態のスピンＭＯＳＦＥＴの構造を示す断面図である。
【図６】本発明の第３実施形態の磁気抵抗素子の構造を示す断面図である。
【図７】本発明の第４実施形態の磁気抵抗素子の構造を示す断面図である。
【図８】第４実施形態の磁気抵抗素子における深さ方向の添加物濃度を示す図である。
【図９】本発明の第５実施形態の磁気抵抗素子の構造を示す断面図である。
【図１０】本発明の第６実施形態の磁気抵抗素子の構造を示す断面図である。
【図１１】実施形態における、固相エピタキシャル成長により形成したホイスラー合金の結晶規則度を示す図である。
【図１２】本発明の第８実施形態のＭＲＡＭにおけるメモリセルの構造を示す断面図である。
【図１３】本発明の第９実施形態の磁気ヘッドの構造を示す断面図である。
【符号の説明】
【０１１５】
１，２…ホイスラー合金層（結晶質）、３…ＭｇＯ層、４，５…ホイスラー合金層（非晶質）、６…シリコン半導体基板（または電極）、７…ホイスラー合金層、８…ＭｇＯ層、１０…シリコン半導体基板、１０Ａ…不純物拡散層、１１…ＭｇＯ層、１２…ホイスラー合金層（結晶質）、１３…ホイスラー合金層（非晶質）、１４…ゲート絶縁膜、１５…ゲート電極、２１，２２…ホイスラー合金層（結晶質）、２３…ＭｇＯ層、２４…緩衝層、２５…ホイスラー合金層（非晶質）、２６…ホイスラー合金層（結晶質）、２７…電極層、３０…シリコン半導体基板、３１…素子分離領域、３２…ソース領域またはドレイン領域、３３…ゲート絶縁膜、３４…ゲート電極、３５…層間絶縁膜、３６…コンタクトプラグ、３７…多結晶金属下地配線、３８…磁気抵抗素子、３９…金属ビア（または金属ハードマスク）、４０…ビット線、４１…下部電極層、４２…上部電極層、４３…磁気抵抗素子。
【図１】
2010080650.tif 000003
【図２】
2010080650.tif 000004
【図３】
2010080650.tif 000005
【図４】
2010080650.tif 000006
【図５】
2010080650.tif 000007
【図６】
2010080650.tif 000008
【図７】
2010080650.tif 000009
【図８】
2010080650.tif 000010
【図９】
2010080650.tif 000011
【図１０】
2010080650.tif 000012
【図１１】
2010080650.tif 000013
【図１２】
2010080650.tif 000014
【図１３】
2010080650.tif 000015