(57)【要約】【課題】半導体基板（半導体ウエハ）上に比較的大きな厚さの層間絶縁膜が形成される構成において、半導体基板に反り変形が生じることを抑制できる、半導体装置およびその製造方法を提供する。【解決手段】半導体基板２上に形成される層間絶縁膜１２は、複数の第１絶縁膜１３の積層構造を有している。また、半導体基板２上には、トランスを構成する第１コイル１０および第２コイル２２が層間絶縁膜１２を挟んで対向して設けられている。そして、各第１絶縁膜１３には、第１絶縁膜１３を貫通するビアホール２４が形成され、各ビアホール２４には、ビア２３が埋設されている。【選択図】図１
2010080774.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成され、複数の第１絶縁膜の積層構造を有する層間絶縁膜と、
前記層間絶縁膜に対して前記半導体基板側に設けられた第１コイルと、
前記第１コイルと前記層間絶縁膜を挟んで対向し、前記第１コイルとともにトランスを構成するための第２コイルと、
各前記第１絶縁膜を貫通するビアホールにそれぞれ設けられた複数のビアとを含む、半導体装置。
【請求項２】
前記層間絶縁膜は、第１絶縁膜間に前記第１絶縁膜の材料とは異なる材料からなる第２絶縁膜を備えており、
前記第１絶縁膜は、圧縮応力膜であり、
前記第２絶縁膜は、引張応力膜である、請求項１に記載の半導体装置。
【請求項３】
前記ビアは、シングルダマシン法により形成されている、請求項１または２に記載の半導体装置。
【請求項４】
半導体基板上に第１コイルを形成する工程と、
前記第１コイル上に複数の第１絶縁膜の積層構造を有する層間絶縁膜を形成する工程と、
前記第１コイルと前記層間絶縁膜を挟んで対向する位置に、前記第１コイルとともにトランスを構成するための第２コイルを形成する工程とを含み、
前記層間絶縁膜を形成する工程では、前記第１絶縁膜を形成する工程と、エッチングにより、前記第１絶縁膜にビアホールを形成する工程と、前記ビアホールにビアを埋設する工程とがこの順に繰り返される、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、とくにパワー半導体装置に関する。
【背景技術】
【０００２】
近年、パワーエレクトロニクスの分野において、トランスを備えるパワー半導体装置（以下「トランスデバイス」という。）の開発が進められている。
図５は、トランスデバイスの構造を示す模式的な断面図である。
トランスデバイス１０１は、図示しない半導体基板上に、ＳｉＯ２（酸化シリコン）からなる第１配線層１０２を備えている。
【０００３】
第１配線層１０２には、第１配線溝１０３が形成されている。第１配線溝１０３には、バリアメタル１０４を介して、Ｃｕ（銅）を主成分とする金属材料（以下「Ｃｕ配線材料」という。）からなる第１配線１０５が埋設されている。また、第１配線層１０２には、第１配線溝１０３と間隔を空けて、第１配線溝１０３と同じ深さを有する平面視渦巻状のコイル溝１０６が形成されている。コイル溝１０６には、バリアメタル１０７を介して、第１コイル１０８が埋設されている。
【０００４】
第１配線層１０２上には、ＳｉＮからなる拡散防止／エッチングストッパ膜１０９およびＳｉＯ２からなる層間絶縁膜１１０が積層されている。さらに、層間絶縁膜１１０上には、ＳｉＮからなるエッチングストッパ膜１１１およびＳｉＯ２からなる第２配線層１１２が積層されている。
第２配線層１１２には、第２配線溝１１３が形成されている。第２配線溝１１３は、第２配線層１１２の上面から層間絶縁膜１１０の上面まで掘り下がっている。第２配線溝１１３には、バリアメタル１１４を介して、Ｃｕ配線材料からなる第２配線１１５が埋設されている。また、第２配線層１１２には、第２配線溝１１３と間隔を空けて、第２配線溝１１３と同じ深さを有する平面視渦巻状のコイル溝１１６が形成されている。コイル溝１１６には、バリアメタル１１７を介して、第１コイル１０８とともにトランスを構成する第２コイル１１８が埋設されている。
【０００５】
第２配線溝１１３は、平面視で第１配線１０５と交差する部分を有するパターンに形成されている。そして、平面視で第１配線１０５と第２配線溝１１３（第２配線１１５）とが交差する部分において、それらの間には、拡散防止／エッチングストッパ膜１０９および層間絶縁膜１１０を貫通するビアホール１１９が形成されている。ビアホール１１９には、バリアメタル１２０を介して、ビア１２１が埋設されている。これにより、第１配線１０５と第２配線１１５とは、ビア１２１を介して電気的に接続されている。
【０００６】
第２配線層１１２上には、拡散防止／エッチングストッパ膜１２２および層間絶縁膜１２３が積層されている。
【特許文献１】ＵＳ２００５／０２３０８３７Ａ１
【発明の開示】
【発明が解決しようとする課題】
【０００７】
トランスを構成する第１コイル１０８および第２コイル１１８間には、非常に大きな電位差が生じる。そのため、第１コイル１０８および第２コイル１１８間に介在される層間絶縁膜１１０は、その電位差による絶縁破壊を生じない耐圧（たとえば、３５００Ｖ）を発揮可能な大きな厚さを有していなければならない。たとえば、層間絶縁膜１１０に３５００Ｖの絶縁耐圧を確保するためには、ＳｉＯ２の絶縁耐圧が６〜７ＭＶ／ｃｍ程度であるから、層間絶縁膜１１０の厚さが５μｍ程度でなければならない。
【０００８】
ところが、ＳｉＯ２からなる層間絶縁膜１１０は、圧縮応力を有している。そのため、層間絶縁膜１１０の厚さが大きいと、半導体基板が層間絶縁膜１１０側に凸となる大きな反り変形を生じる。半導体基板の母体が直径３００ｍｍの半導体ウエハである場合、とくに大きな反り変形を生じ、半導体ウエハのハンドリングが不可能になるおそれがある。
そこで、本発明の目的は、半導体基板（半導体ウエハ）上に比較的大きな厚さの層間絶縁膜が形成される構成において、半導体基板に反り変形が生じることを抑制できる、半導体装置およびその製造方法を提供することである。
【課題を解決するための手段】
【０００９】
前記の目的を達成するための請求項１記載の発明は、半導体基板と、前記半導体基板上に形成され、複数の第１絶縁膜の積層構造を有する層間絶縁膜と、前記層間絶縁膜に対して前記半導体基板側に設けられた第１コイルと、前記第１コイルと前記層間絶縁膜を挟んで対向し、前記第１コイルとともにトランスを構成するための第２コイルと、各前記第１絶縁膜を貫通するビアホールにそれぞれ設けられた複数のビアとを含む、半導体装置である。
【００１０】
この構成によれば、半導体基板上に形成される層間絶縁膜は、複数の第１絶縁膜の積層構造を有している。また、半導体基板上には、トランスを構成する第１コイルおよび第２コイルが層間絶縁膜を挟んで対向して設けられている。そして、各第１絶縁膜には、第１絶縁膜を貫通するビアホールが形成され、各ビアホールには、ビアが埋設されている。
第１絶縁膜にビアホールを形成するために、第１絶縁膜の選択的なエッチングが行われる。また、ビアホールにビアを埋設するために、第１絶縁膜上に形成されるビアの材料および第１絶縁膜の表面の平坦化（たとえば、ＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）法による平坦化）が行われる。第１絶縁膜が圧縮応力を有する圧縮応力膜であっても、それらの処理（工程）が行われることにより、第１絶縁膜の圧縮応力を低減する。よって、層間絶縁膜が比較的大きな厚さに形成されても、半導体基板に反り変形が生じることを抑制できる。
【００１１】
前記半導体装置は、請求項４に記載の製造方法により製造することができる。その製造方法は、半導体基板上に第１コイルを形成する工程と、前記第１コイル上に複数の第１絶縁膜の積層構造を有する層間絶縁膜を形成する工程と、前記第１コイルと前記層間絶縁膜を挟んで対向する位置に、前記第１コイルとともにトランスを構成するための第２コイルを形成する工程とを含む。そして、前記層間絶縁膜を形成する工程では、前記第１絶縁膜を形成する工程と、エッチングにより、前記第１絶縁膜にビアホールを形成する工程と、前記ビアホールにビアを埋設する工程とがこの順に繰り返される。
【００１２】
請求項２に記載ように、前記層間絶縁膜は、第１絶縁膜間に前記第１絶縁膜の材料とは異なる材料からなる第２絶縁膜を備えていてもよい。この場合、前記第１絶縁膜は、圧縮応力膜であり、前記第２絶縁膜は、引張応力膜であることが好ましい。すなわち、層間絶縁膜は、複数の圧縮応力膜と引張応力膜との積層構造を有していることが好ましい。この構成によれば、半導体基板上において、圧縮応力膜の圧縮応力と引張応力膜の引張応力とが相互に打ち消し合う。したがって、層間絶縁膜が比較的大きな厚さに形成されても、半導体基板に反り変形が生じることを一層抑制できる。
【００１３】
また、請求項３に記載のように、前記ビアは、シングルダマシン法により形成されていることが好ましい。シングルダマシン法では、第１絶縁膜にビアを形成する工程が第１絶縁膜ごとに別工程で行われ、その各工程において、第１絶縁膜の選択的なエッチングおよび平坦化が行われる。したがって、各第１絶縁膜の圧縮応力を低減させることができる。その結果、半導体基板に反り変形が生じることを効果的に抑制できる。
【００１４】
なお、ビアは、半導体基板上に形成される配線と電気的に接続されるものであってもよいし、その配線との電気的な接続に寄与しないダミービアであってもよい。
【発明を実施するための最良の形態】
【００１５】
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係る半導体装置の構造を示す模式的な断面図である。
半導体装置１は、トランスデバイスであり、半導体基板２を備えている。半導体基板２としては、Ｓｉ（シリコン）基板、ＳｉＣ（炭化珪素）基板などを例示することができる。
【００１６】
半導体基板２上には、エッチングストッパ膜３が積層されている。エッチングストッパ膜３は、ＳｉＮからなり、引張応力を有している。エッチングストッパ膜３の厚さは、たとえば、０．３μｍ（＝３００ｎｍ）である。
エッチングストッパ膜３上には、第１配線層４が積層されている。第１配線層４は、ＳｉＯ２からなり、圧縮応力を有している。第１配線層４の厚さは、たとえば、２．１μｍである。
【００１７】
第１配線層４には、第１配線溝５が形成されている。第１配線溝５は、第１配線層４の上面から掘り下がった凹状をなし、第１配線層４およびその下方のエッチングストッパ膜３を貫通している。
第１配線溝５の内面（側面および底面）上には、バリアメタル６が形成されている。バリアメタル６は、半導体基板２側からＴａ（タンタル）膜、ＴａＮ（窒化タンタル）膜およびＴａ膜をこの順に積層した構造を有している。そして、第１配線溝５には、バリアメタル６を介して、Ｃｕ配線材料（Ｃｕを主成分とする金属材料）からなる第１配線７が埋設されている。第１配線７は、その表面が第１配線層４の表面と面一をなしている。バリアメタル６により、第１配線７に含まれるＣｕが第１配線層４中に拡散することが防止されている。
【００１８】
また、第１配線層４には、第１配線溝５と間隔を空けて、平面視渦巻状の第１コイル溝８が形成されている。第１コイル溝８は、第１配線溝５と同じ深さを有しており、第１配線層４およびその下方のエッチングストッパ膜３を貫通している。
第１コイル溝８の内面（側面および底面）上には、バリアメタル９が形成されている。バリアメタル９は、第１配線溝５の内面上に形成されているバリアメタル６と同じ積層構造を有している。すなわち、バリアメタル９は、半導体基板側からＴａ膜、ＴａＮ膜およびＴａ膜をこの順に積層した構造を有している。そして、第１コイル溝８には、バリアメタル９を介して、第１配線７の材料と同じ材料であるＣｕ配線材料からなる第１コイル１０が埋設されている。第１コイル１０は、その表面が第１配線層４の表面と面一をなしている。バリアメタル６により、第１コイル１０に含まれるＣｕが第１配線層４中に拡散することが防止されている。
【００１９】
第１配線層４上には、拡散防止／エッチングストッパ膜１１が積層されている。拡散防止／エッチングストッパ膜１１は、ＳｉＮからなり、引張応力を有している。拡散防止／エッチングストッパ膜１１の厚さは、たとえば、０．３μｍである。拡散防止／エッチングストッパ膜１１により、第１配線７および第１コイル１０に含まれるＣｕが次に述べる第１絶縁膜１３中に拡散することが防止されている。
【００２０】
拡散防止／エッチングストッパ膜１１上には、層間絶縁膜１２が積層されている。層間絶縁膜１２は、第１絶縁膜１３および第２絶縁膜１４が半導体基板２側から交互に積層された複数層構造を有している。具体的には、層間絶縁膜１２は、２つの第１絶縁膜１３間に第２絶縁膜１４を介在させた３層構造を有している。層間絶縁膜１２は、比較的大きな厚さ、たとえば、４．５μｍの厚さを有している。
【００２１】
第１絶縁膜１３は、ＳｉＯ２からなり、圧縮応力を有している。第１絶縁膜１３の厚さは、たとえば、２．１μｍである。
第２絶縁膜１４は、ＳｉＮからなり、引張応力を有している。第２絶縁膜１４の厚さは、たとえば、０．３μｍである。
層間絶縁膜１２上には、エッチングストッパ膜１５が積層されている。エッチングストッパ膜１５は、ＳｉＮからなり、引張応力を有している。エッチングストッパ膜１５の厚さは、たとえば、０．３μｍ（＝３００ｎｍ）である。
【００２２】
エッチングストッパ膜１５上には、第２配線層１６が積層されている。第２配線層１６は、ＳｉＯ２からなり、圧縮応力を有している。第２配線層１６の厚さは、たとえば、２．１μｍである。
第２配線層１６には、第２配線溝１７が形成されている。第２配線溝１７は、第２配線層１６の上面から掘り下がった凹状をなし、第２配線層１６およびその下方のエッチングストッパ膜１５を貫通している。
【００２３】
第２配線溝１７の内面（側面および底面）上には、バリアメタル１８が形成されている。バリアメタル１８は、半導体基板２側からＴａ膜、ＴａＮ膜およびＴａ膜をこの順に積層した構造を有している。そして、第２配線溝１７には、バリアメタル１８を介して、Ｃｕ配線材料（Ｃｕを主成分とする金属材料）からなる第２配線１９が埋設されている。第２配線１９は、その表面が第２配線層１６の表面と面一をなしている。バリアメタル１８により、第２配線１９に含まれるＣｕが第１絶縁膜１３（層間絶縁膜１２）および第２配線層１６中に拡散することが防止されている。
【００２４】
また、第２配線層１６には、第２配線溝１７と間隔を空けて、平面視渦巻状の第２コイル溝２０が形成されている。第２コイル溝２０は、第２配線溝１７と同じ深さを有しており、第２配線層１６およびその下方のエッチングストッパ膜１５を貫通している。
第２コイル溝２０の内面（側面および底面）上には、バリアメタル２１が形成されている。バリアメタル２１は、第２配線溝１７の内面上に形成されているバリアメタル１８と同じ積層構造を有している。すなわち、バリアメタル２１は、半導体基板２側からＴａ膜、ＴａＮ膜およびＴａ膜をこの順に積層した構造を有している。そして、第２コイル溝２０には、バリアメタル２１を介して、第２配線１９の材料と同じ材料であるＣｕ配線材料からなる第２コイル２２が埋設されている。第２コイル２２は、その表面が第２配線層１６の表面と面一をなしている。バリアメタル２１により、第２コイル２２に含まれるＣｕが第２配線層１６中に拡散することが防止されている。
【００２５】
また、第２配線溝１７は、平面視で第１配線７と交差する部分を有するパターンに形成されている。そして、平面視で第１配線７と第２配線溝１７とが交差する部分において、それらの間には、複数のビア２３が直列に設けられている。
具体的には、層間絶縁膜１２の各第１絶縁膜１３には、ビアホール２４が形成されている。上層側の第１絶縁膜１３に形成されているビアホール２４は、その第１絶縁膜１３を貫通し、さらに第１絶縁膜１３の下方の第２絶縁膜１４を貫通している。下層側の第１絶縁膜１３に形成されているビアホール２４は、その第１絶縁膜１３を貫通し、さらに第１絶縁膜１３の下方の拡散防止／エッチングストッパ膜１１を貫通している。各ビアホール２４の内面には、バリアメタル２５が形成されている。バリアメタル２５は、半導体基板２側からＴａ膜、ＴａＮ膜およびＴａ膜をこの順に積層した構造を有している。そして、各ビアホール２４には、バリアメタル２５を介して、Ｃｕ配線材料からなるビア２３が埋設されている。バリアメタル２５により、ビア２３に含まれるＣｕが第１絶縁膜１３中に拡散することが防止されている。第１配線７と第２配線１９とは、ビア２３およびバリアメタル２５を介して電気的に接続されている。
【００２６】
第２配線層１６上には、拡散防止／エッチングストッパ膜２６および層間絶縁膜２７などが積層されている。拡散防止／エッチングストッパ膜２６は、ＳｉＮからなり、引張応力を有している。拡散防止／エッチングストッパ膜２６の厚さは、たとえば、０．３μｍである。拡散防止／エッチングストッパ膜２６により、第２配線１９および第２コイル２２に含まれるＣｕが層間絶縁膜２７中に拡散することが防止されている。層間絶縁膜２７は、層間絶縁膜１２と同様の積層構造を有していてもよいし、ＳｉＯ２の単層構造であってもよい。
【００２７】
なお、半導体基板２とエッチングストッパ膜３との間に１または複数の層間絶縁膜が介在されていてもよい。この場合、各層間絶縁膜は、層間絶縁膜１２と同様の積層構造を有していてもよいし、ＳｉＯ２の単層構造であってもよい。また、第１配線７の下方に別の配線が形成されていてもよい。この場合、図１に示すように、第１配線７は、第１配線７の下層の配線とビア２８を介して電気的に接続される。むろん、第１配線層４が半導体基板２に接して形成され、第１配線７が最下層の配線であってもよい。
【００２８】
図２Ａ〜２Ｎは、図１に示す半導体装置の製造方法を説明するための模式的な断面図である。
図２Ａに示すように、ＣＶＤ（Chemical Vapor Deposition：化学気相成長）法により、半導体基板２上に、エッチングストッパ膜３および第１配線層４が積層される。
次に、図２Ｂに示すように、フォトリソグラフィおよびエッチングにより、第１配線溝５および第１コイル溝８が形成される。このとき、エッチングストッパ膜３が第１配線層４のエッチングに対するエッチングストッパとして利用される。
【００２９】
その後、図２Ｃに示すように、スパッタ法により、第１配線層４の上面ならびに第１配線溝５および第１コイル溝８の内面に、バリアメタル６，９の材料からなる積層膜（Ｔａ膜、ＴａＮ膜およびＴａ膜）３１が形成される。つづいて、めっき法により、積層膜３１上に、Ｃｕ配線材料からなるめっき層３２が形成される。第１配線溝５および第１コイル溝８は、めっき層３２により埋め尽くされる。
【００３０】
次いで、図２Ｄに示すように、ＣＭＰ法により、めっき層３２および積層膜３１が連続して研磨される。この研磨は、めっき層３２および積層膜３１における第１配線溝５および第１コイル溝８外に形成されている不要部分がすべて除去されて、第１配線溝５および第１コイル溝８内に埋まっているめっき層３２の表面が第１配線層４の表面（上面）と面一になるまで続けられる。これにより、第１配線溝５にバリアメタル６を介して埋設された第１配線７および第１コイル溝８にバリアメタル９を介して埋設された第１コイル１０が得られる。なお、このとき、第１配線層４の表面も少し研磨される。
【００３１】
その後、図２Ｅに示すように、ＣＶＤ法により、拡散防止／エッチングストッパ膜１１および第１絶縁膜１３が順に積層される。
そして、シングルダマシン法により、ビア２３が形成される。
具体的には、図２Ｆに示すように、フォトリソグラフィおよびエッチングにより、ビアホール２４が形成される。このとき、拡散防止／エッチングストッパ膜１１が第１絶縁膜１３のエッチングに対するエッチングストッパとして利用される。
【００３２】
その後、図２Ｇに示すように、スパッタ法により、第１絶縁膜１３の上面ならびにビアホール２４の内面に、バリアメタル２５の材料からなる積層膜（Ｔａ膜、ＴａＮ膜およびＴａ膜）３３が形成される。つづいて、めっき法により、積層膜３３上に、Ｃｕ配線材料からなるめっき層３４が形成される。ビアホール２４は、めっき層３４により埋め尽くされる。
【００３３】
次いで、図２Ｈに示すように、ＣＭＰ法により、めっき層３４および積層膜３３が連続して研磨される。この研磨は、めっき層３４および積層膜３３におけるビアホール２４外に形成されている不要部分がすべて除去されて、ビアホール２４内に埋まっているめっき層３４の表面が第１絶縁膜１３の表面（上面）と面一になるまで続けられる。これにより、ビアホール２４にバリアメタル２５を介して埋設されたビア２３が得られる。なお、このとき、第１絶縁膜１３の表面も少し研磨される。
【００３４】
ビア２３の形成後、図２Ｉに示すように、ＣＶＤ法により、第２絶縁膜１４および第１絶縁膜１３が順に積層される。
そして、図２Ｆ〜２Ｈに示す工程と同様の工程を経て、図２Ｊに示すように、上層側の第１絶縁膜１３にビアホール２４が形成され、このビアホール２４にバリアメタル２５を介してビア２３が埋設される。このとき、第２絶縁膜１４が第１絶縁膜１３のエッチングに対するエッチングストッパとして利用される。
【００３５】
ビア２３の形成後、図２Ｋに示すように、ＣＶＤ法により、第１絶縁膜１３（層間絶縁膜１２）上に、エッチングストッパ膜１５および第２配線層１６が積層される。
次に、図２Ｌに示すように、フォトリソグラフィおよびエッチングにより、第２配線溝１７および第２コイル溝２０が形成される。エッチングストッパ膜１５が第２配線層１６のエッチングに対するエッチングストッパとして利用される。
【００３６】
その後、図２Ｍに示すように、スパッタ法により、第２配線層１６の上面ならびに第２配線溝１７および第２コイル溝２０の内面に、バリアメタル１８，２１の材料からなる積層膜（Ｔａ膜、ＴａＮ膜およびＴａ膜）３５が形成される。つづいて、めっき法により、積層膜３５上に、Ｃｕ配線材料からなるめっき層３６が形成される。第２配線溝１７および第２コイル溝２０は、めっき層３６により埋め尽くされる。
【００３７】
次いで、図２Ｎに示すように、ＣＭＰ法により、めっき層３６および積層膜３５が連続して研磨される。この研磨は、めっき層３６および積層膜３５における第２配線溝１７および第２コイル溝２０外に形成されている不要部分がすべて除去されて、第２配線溝１７および第２コイル溝２０内に埋まっているめっき層３６の表面が第２配線層１６の表面（上面）と面一になるまで続けられる。これにより、第２配線溝１７にバリアメタル１８を介して埋設された第２配線１９および第２コイル溝２０にバリアメタル２１を介して埋設された第２コイル２２が得られる。なお、このとき、第２配線層１６の表面も少し研磨される。
【００３８】
その後、ＣＶＤ法により、第２配線層１６上には、拡散防止／エッチングストッパ膜２６および層間絶縁膜２７などが積層され、図１に示す半導体装置１が得られる。
以上のように、半導体基板２上に形成される層間絶縁膜１２は、複数の第１絶縁膜１３の積層構造を有している。また、半導体基板２上には、トランスを構成する第１コイル１０および第２コイル２２が層間絶縁膜１２を挟んで対向して設けられている。そして、各第１絶縁膜１３には、第１絶縁膜１３を貫通するビアホール２４が形成され、各ビアホール２４には、ビア２３が埋設されている。
【００３９】
ビア２３を形成するために、第１絶縁膜１３の選択的なエッチングが行われる（図２Ｆ参照）。また、ビアホール２４にビア２３を埋設するために、第１絶縁膜１３上に形成されるビアの材料からなるめっき層３４の研磨（平坦化）が行われ、このとき第１絶縁膜１３も少し研磨（平坦化）される。これらの処理（工程）が行われることにより、第１絶縁膜１３の圧縮応力が低減する。したがって、層間絶縁膜１２が比較的大きな厚さに形成されても、第１絶縁膜１３にビア２３が埋設されることにより、半導体基板２に反り変形が生じることを抑制できる。
【００４０】
また、層間絶縁膜１２は、ＳｉＯ２からなる第１絶縁膜１３間に、ＳｉＮからなる第２絶縁膜１４を備えている。ＳｉＯ２からなる第１絶縁膜１３は、圧縮応力膜である。一方、ＳｉＮからなる第２絶縁膜１４は、引張応力膜である。すなわち、層間絶縁膜１２は、圧縮応力膜と引張応力膜との積層構造を有している。そのため、半導体基板２上において、圧縮応力膜の圧縮応力と引張応力膜の引張応力とが相互に打ち消し合う。したがって、半導体基板２に反り変形が生じることを一層抑制できる。
【００４１】
また、ビア２３は、シングルダマシン法により形成される。シングルダマシン法では、第１絶縁膜１３にビア２３を形成する工程が第１絶縁膜１３ごとに別工程で行われ、その各工程において、第１絶縁膜１３の選択的なエッチングおよび平坦化が行われる。したがって、各第１絶縁膜１３の圧縮応力を低減させることができる。その結果、半導体基板２に反り変形が生じることを効果的に抑制できる。
【００４２】
図３は、圧縮応力膜をエッチングする工程の前後における半導体ウエハの反り量の変化を示すグラフである。
半導体基板２の母体である直径３００ｍｍの半導体ウエハ（ベアシリコンウエハ）を３枚用意し、その３枚の半導体ウエハの表面上に、それぞれ厚さ約８μｍ、約１１μｍおよび約１３μｍのＳｉＯ２からなる圧縮応力膜を成膜し、各圧縮応力膜に貫通孔を形成するためのエッチング工程の前後で、各半導体ウエハの反り量（平面に対する高さ）を測定した。図３に、エッチング工程前の反り量を黒丸で示し、エッチング工程後の反り量を白丸で示す。
【００４３】
この図３に示す結果から、いずれの厚さの圧縮応力膜が形成された場合であっても、エッチング工程後の半導体ウエハの反り量がエッチング工程前の半導体ウエハの反り量よりも小さくなることが理解される。
また、約１３μｍの圧縮応力膜上のエッチング工程後、その圧縮応力膜上に０．３μｍのＳｉＮからなる引張応力膜を形成し、半導体ウエハの反り量を測定した。このときの反り量は、半導体ウエハの表面が凸となる側に約３００μｍであり、引張応力膜の形成前の反り量である約４６０μｍよりもはるかに小さくなることが理解される。
【００４４】
図４は、圧縮応力膜の膜厚と半導体ウエハの反り量との関係を示すグラフである。
半導体基板２の母体である直径３００ｍｍの半導体ウエハ（ベアシリコンウエハ）を用意し、その半導体ウエハの表面上にＳｉＯ２からなる圧縮応力膜を成膜する過程で、圧縮応力膜の厚さが１．２μｍだけ大きくなる度に、半導体ウエハの反り量（平面に対する高さ）を測定した。図４に、その測定結果を白丸で示す。
【００４５】
一方、０．３μｍの自然酸化膜が形成された別の半導体ウエハの表面上に、ＳｉＮからなる厚さが０．３μｍの引張応力膜を形成し、引張応力膜の形成後の半導体ウエハの反り量を測定した。このときの反り量は、半導体ウエハの表面が凹となる側に約１５０μｍである。その後、引張応力膜上にＳｉＯ２からなる圧縮応力膜を成膜する過程で、圧縮応力膜の厚さが１．２μｍだけ大きくなる度に、半導体ウエハの反り量を測定した。図４に、その測定結果を黒丸で示す。
【００４６】
たとえば、半導体ウエハの表面上に圧縮応力膜のみが形成される場合、圧縮応力膜が厚さ２．４μｍまで成膜された時点で、半導体ウエハに２００μｍ以上の反り変形が生じる。これに対し、半導体ウエハの表面上に引張応力膜が形成される場合、圧縮応力膜が厚さ２．４μｍまで成膜された時点で、半導体ウエハに反り変形がほとんど生じない。この結果から、圧縮応力膜と引張応力膜との積層構造により、半導体基板２に反り変形が生じることを抑制できることが理解される。
【００４７】
以上、本発明の実施形態を説明したが、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【図面の簡単な説明】
【００４８】
【図１】図１は、本発明の一実施形態に係る半導体装置の構造を示す模式的な断面図である。
【図２Ａ】図２Ａは、図１に示す半導体装置の製造方法を説明するための模式的な断面図である。
【図２Ｂ】図２Ｂは、図２Ａの次の工程を示す模式的な断面図である。
【図２Ｃ】図２Ｃは、図２Ｂの次の工程を示す模式的な断面図である。
【図２Ｄ】図２Ｄは、図２Ｃの次の工程を示す模式的な断面図である。
【図２Ｅ】図２Ｅは、図２Ｄの次の工程を示す模式的な断面図である。
【図２Ｆ】図２Ｆは、図２Ｅの次の工程を示す模式的な断面図である。
【図２Ｇ】図２Ｇは、図２Ｆの次の工程を示す模式的な断面図である。
【図２Ｈ】図２Ｈは、図２Ｇの次の工程を示す模式的な断面図である。
【図２Ｉ】図２Ｉは、図２Ｈの次の工程を示す模式的な断面図である。
【図２Ｊ】図２Ｊは、図２Ｉの次の工程を示す模式的な断面図である。
【図２Ｋ】図２Ｋは、図２Ｊの次の工程を示す模式的な断面図である。
【図２Ｌ】図２Ｌは、図２Ｋの次の工程を示す模式的な断面図である。
【図２Ｍ】図２Ｍは、図２Ｌの次の工程を示す模式的な断面図である。
【図２Ｎ】図２Ｎは、図２Ｍの次の工程を示す模式的な断面図である。
【図３】図３は、圧縮応力膜をエッチングする工程の前後における半導体ウエハの反り量の変化を示すグラフである。
【図４】図４は、圧縮応力膜の膜厚と半導体ウエハの反り量との関係を示すグラフである。
【図５】図５は、従来のトランスデバイスの構造を示す模式的な断面図である。
【符号の説明】
【００４９】
１    半導体装置
２    半導体基板
１０  第１コイル
１２  層間絶縁膜
１３  第１絶縁膜（圧縮応力膜）
１４  第２絶縁膜（引張応力膜）
２２  第２コイル
２３  ビア
【図１】
2010080774.tif 000003
【図２Ａ】
2010080774.tif 000004
【図２Ｂ】
2010080774.tif 000005
【図２Ｃ】
2010080774.tif 000006
【図２Ｄ】
2010080774.tif 000007
【図２Ｅ】
2010080774.tif 000008
【図２Ｆ】
2010080774.tif 000009
【図２Ｇ】
2010080774.tif 000010
【図２Ｈ】
2010080774.tif 000011
【図２Ｉ】
2010080774.tif 000012
【図２Ｊ】
2010080774.tif 000013
【図２Ｋ】
2010080774.tif 000014
【図２Ｌ】
2010080774.tif 000015
【図２Ｍ】
2010080774.tif 000016
【図２Ｎ】
2010080774.tif 000017
【図３】
2010080774.tif 000018
【図４】
2010080774.tif 000019
【図５】
2010080774.tif 000020