(57)【要約】【課題】本発明は、入力されるパルス幅に関わらず電圧駆動型半導体素子のオフ期間中の一部期間に確実にゲートを逆バイアスできる電圧駆動型半導体素子駆動回路及び電圧駆動型半導体素子駆動方法を提供することを目的とする。【解決手段】電圧駆動型半導体素子駆動回路３０１は、バイポーラトランジスタ１と、バイポーラトランジスタ２と、バイポーラトランジスタ３と、コンデンサ４と、ツェナーダイオード５と、ダイオード６と、抵抗７と、を図３のように接続し、電圧駆動型半導体素子９がオフの状態の期間もコンデンサ４にエネルギーを蓄積することができる。【選択図】図３
2010161496.tif 000002
【特許請求の範囲】
【請求項１】
駆動対象の電圧駆動型半導体素子のゲートに接続される制御端子と、
Ｂ端子が第１入力信号端子に接続され、Ｃ端子が直流電圧源に接続され、前記電圧駆動型半導体素子のオン状態及びオフ状態を制御する第１半導体スイッチと、
Ｂ端子が第２入力信号端子に接続され、Ｅ端子が前記第１半導体スイッチのＥ端子に接続され、Ｃ端子が共通端子に接続される第２半導体スイッチと、
前記第１半導体スイッチと極性が異なり、Ｂ端子が前記第１入力信号端子に接続され、Ｅ端子が前記制御端子に接続される第３半導体スイッチと、
前記第１半導体スイッチと前記第２半導体スイッチとの接続点と前記制御端子との間に接続されるコンデンサと、
前記制御端子側をアノードとして前記コンデンサと並列に接続されるツェナーダイオードと、
前記第３半導体スイッチのＣ端子側をアノードとして前記第３半導体スイッチのＣ端子を前記共通端子に接続させるダイオードと、
前記第１半導体スイッチのＣ端子とＥ端子との間に並列に接続される抵抗と、
を備える電圧駆動型半導体素子駆動回路。
【請求項２】
前記コンデンサは、
前記第１半導体スイッチのＣ端子とＥ端子との間が導通されたときに、前記電圧駆動型半導体素子をオン状態とする前記直流電圧源からのオン電流でエネルギーが蓄積され、
前記第１半導体スイッチのＣ端子とＥ端子との間が遮断され、且つ前記第２半導体スイッチのＥ端子とＣ端子との間が導通されたときに、前記エネルギーを放電する放電電流を前記第２半導体スイッチのＥ端子とＣ端子との間及び前記共通端子を経由して流し、前記放電電流でオン状態の前記電圧駆動型半導体素子のゲートを逆バイアスし、
前記第１半導体スイッチのＣ端子とＥ端子との間が遮断され、且つ前記第２半導体スイッチのＥ端子とＣ端子との間が遮断されたときに、前記直流電圧源から前記抵抗を通じて流れ、前記電圧駆動型半導体素子をオフ状態に保ちつつ前記電圧駆動型半導体素子のゲートの逆バイアスを解消する逆バイアス解消電流でエネルギーが蓄積され、
前記第１半導体スイッチのＣ端子とＥ端子との間が遮断され、前記第２半導体スイッチのＥ端子とＣ端子との間が遮断され、且つ前記第３半導体スイッチのＥ端子とＣ端子との間が導通されており、前記ダイオードの順方向立ち上がり電圧と前記電圧駆動型半導体素子のゲート電圧とが等しくなったときに、前記直流電圧源から前記抵抗を通じ、前記第３半導体スイッチのＥ端子とＣ端子との間及び前記ダイオードを流れるオフ電流でエネルギーが蓄積されることを特徴とする請求項１に記載の電圧駆動型半導体素子駆動回路。
【請求項３】
前記ダイオードは、
前記第１半導体スイッチのＣ端子とＥ端子との間が遮断され、前記第２半導体スイッチのＥ端子とＣ端子との間が導通され、且つ前記第３半導体スイッチのＥ端子とＣ端子との間が導通されたときに、前記第２半導体スイッチのＥ端子とＣ端子との間及び前記共通端子を経由してオフ状態の電圧駆動型半導体素子のゲートを逆バイアスする前記コンデンサからの放電電流が前記第３半導体スイッチのＥ端子とＣ端子との間を流れることを阻止し、
前記第１半導体スイッチのＣ端子とＥ端子との間が遮断され、前記第２半導体スイッチのＥ端子とＣ端子との間が遮断され、且つ前記第３半導体スイッチのＥ端子とＣ端子との間が導通されており、前記ダイオードの順方向立ち上がり電圧と前記電圧駆動型半導体素子のゲート電圧とが等しくなったときに、前記直流電圧源から前記抵抗を通じて流れるオフ電流を前記第３半導体スイッチのＥ端子とＣ端子との間に流すことで前記コンデンサにエネルギーを蓄積させることを特徴とする請求項１に記載の電圧駆動型半導体素子駆動回路。
【請求項４】
前記抵抗は、
前記第１半導体スイッチのＣ端子とＥ端子との間が遮断され、且つ前記第２半導体スイッチのＥ端子とＣ端子との間が遮断されたときに、前記直流電圧源から逆バイアス解消電流を流し、前記電圧駆動型半導体素子をオフ状態に保ちつつ前記電圧駆動型半導体素子のゲートの逆バイアスを解消するとともに、前記逆バイアス解消電流で前記コンデンサにエネルギーを蓄積させ、
前記第１半導体スイッチのＣ端子とＥ端子との間が遮断され、前記第２半導体スイッチのＥ端子とＣ端子との間が遮断され、且つ前記第３半導体スイッチのＥ端子とＣ端子との間が導通されており、前記ダイオードの順方向立ち上がり電圧と前記電圧駆動型半導体素子のゲート電圧とが等しくなったときに、前記直流電圧源から前記第３半導体スイッチのＥ端子とＣ端子との間及び前記ダイオードにオフ電流を流し、前記オフ電流で前記コンデンサにエネルギーを蓄積させることを特徴とする請求項１に記載の電圧駆動型半導体素子駆動回路。
【請求項５】
前記抵抗の抵抗値は、
前記第１半導体スイッチのＣ端子とＥ端子との間が導通されるまでに、前記ダイオードの順方向立ち上がり電圧と前記電圧駆動型半導体素子のゲート電圧とが等しくなるような前記逆バイアス解消電流とする抵抗値であることを特徴とする請求項４に記載の電圧駆動型半導体素子駆動回路。
【請求項６】
請求項１に記載の電圧駆動型半導体素子駆動回路の電圧駆動型半導体素子駆動方法であって、
前記第１入力信号端子からの信号で前記第１半導体スイッチのＣ端子とＥ端子との間を導通し、前記第２入力信号端子からの信号で前記第２半導体スイッチのＥ端子とＣ端子との間を遮断し、且つ前記第１入力信号端子からの信号で前記第３半導体スイッチのＥ端子とＣ端子との間を遮断し、前記直流電圧源からのオン電流を前記第１半導体スイッチのＣ端子とＥ端子との間、前記コンデンサ及び前記制御端子を経由させて前記電圧駆動型半導体素子のゲートを順バイアスしてオン状態とするとともに、前記オン電流で前記コンデンサにエネルギーを蓄積する第１手順と、
前記第１手順の後、前記第１入力信号端子からの信号で前記第１半導体スイッチのＣ端子とＥ端子との間を遮断し、前記第２入力信号端子からの信号で前記第２半導体スイッチのＥ端子とＣ端子との間を導通し、且つ前記第１入力信号端子からの信号で前記第３半導体スイッチのＥ端子とＣ端子との間を導通し、前記エネルギーを蓄積した前記コンデンサからの放電電流を前記第２半導体スイッチのＥ端子とＣ端子との間及び共通端子を経由させ、オン状態の前記電圧駆動型半導体素子のゲートを逆バイアスする第２手順と、
前記第２手順の後、前記第１入力信号端子からの信号で前記第１半導体スイッチのＣ端子とＥ端子との間を遮断し、前記第２入力信号端子からの信号で前記第２半導体スイッチのＥ端子とＣ端子との間を遮断し、且つ前記第１入力信号端子からの信号で前記第３半導体スイッチのＥ端子とＣ端子との間を導通し、前記電圧駆動型半導体素子をオフ状態に保ちつつ、前記ダイオードの順方向立ち上がり電圧と前記電圧駆動型半導体素子のゲート電圧とが等しくなるまで前記直流電圧源からの逆バイアス解消電流を前記抵抗、前記コンデンサ及び前記制御端子を経由させて流すとともに、前記逆バイアス解消電流で前記コンデンサにエネルギーを蓄積する第３手順と、
前記第３手順で前記ダイオードの順方向立ち上がり電圧と前記電圧駆動型半導体素子のゲート電圧とが等しくなった後、前記第１入力信号端子からの信号で前記第１半導体スイッチのＣ端子とＥ端子との間を遮断し、前記第２入力信号端子からの信号で前記第２半導体スイッチのＥ端子とＣ端子との間を遮断し、且つ前記第１入力信号端子からの信号で前記第３半導体スイッチのＥ端子とＣ端子との間を導通し、前記直流電圧源からのオフ電流を前記抵抗、前記コンデンサ、前記第３半導体スイッチのＥ端子とＣ端子との間及び前記ダイオードを経由して流すとともに、前記オフ電流で前記コンデンサにエネルギーを蓄積する第４手順と、
を有する電圧駆動型半導体素子駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧駆動型半導体素子のスイッチングを制御する電圧駆動型半導体素子駆動回路及び電圧駆動型半導体素子駆動方法に関する。
【背景技術】
【０００２】
電圧駆動型半導体素子をオフ期間にゲートを逆バイアスすることで次の効果が得られることが知られている（例えば、特許文献１を参照。）。
１．スイッチング特性を改善でき、スイッチング損失を低減できる。
２．ドレイン電圧の急峻な立ち上がりにより、帰還容量を介してゲートがチャージされ、誤導通する現象を防止することができる。
【０００３】
電圧駆動型半導体素子のオフ時にゲートを逆バイアスする従来の電圧駆動型半導体素子駆動回路として、図１に示すような回路がある。この電圧駆動型半導体素子駆動回路は、信号端子Ｓ０からのパルス信号でバイポーラトランジスタ１とバイポーラトランジスタ２とを交互にオン及びオフさせて電圧駆動型半導体素子９を駆動する。なお、ここでのオン及びオフとはバイポーラトランジスタのコレクタ−エミッタ間の導通及び遮断を意味する。この電圧駆動型半導体素子駆動回路は、バイポーラトランジスタ１がオンのときに電圧駆動型半導体素子９がオン状態となるとともにコンデンサ４に電荷をチャージする。この電圧駆動型半導体素子駆動回路は、図２（ａ）のようにバイポーラトランジスタ１がオフであり、且つバイポーラトランジスタ２がオンであるときに、コンデンサ４に蓄積した前記電荷により電圧駆動型半導体素子９のゲートを逆バイアスできる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平２−２７０４１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、従来の電圧駆動型半導体素子駆動回路は、図２（ｂ）のように入力されるパルス幅が狭くなるとコンデンサ４にチャージされる電荷が少なくなり、オフ時の電圧駆動型半導体素子９のゲートを逆バイアスする電圧が小さくなる。このため、従来の電圧駆動型半導体素子駆動回路には、入力されるパルス幅により電圧駆動型半導体素子のゲートを逆バイアスすることが困難な場合があるという課題があった。
【０００６】
そこで、本発明は、上記課題を解決するために、入力されるパルス幅に関わらず電圧駆動型半導体素子のオフ期間中の一部期間に確実にゲートを逆バイアスできる電圧駆動型半導体素子駆動回路及び電圧駆動型半導体素子駆動方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明に係る電圧駆動型半導体素子駆動回路は、図３に示すような回路とすることとした。
【０００８】
具体的には、本発明に係る電圧駆動型半導体素子駆動回路は、駆動対象の電圧駆動型半導体素子のゲートに接続される制御端子と、Ｂ端子が第１入力信号端子に接続され、Ｃ端子が直流電圧源に接続され、前記電圧駆動型半導体素子のオン状態及びオフ状態を制御する第１半導体スイッチと、Ｂ端子が第２入力信号端子に接続され、Ｅ端子が前記第１半導体スイッチのＥ端子に接続され、Ｃ端子が共通端子に接続される第２半導体スイッチと、前記第１半導体スイッチと極性が異なり、Ｂ端子が前記第１入力信号端子に接続され、Ｅ端子が前記制御端子に接続される第３半導体スイッチと、前記第１半導体スイッチと前記第２半導体スイッチとの接続点と前記制御端子との間に接続されるコンデンサと、前記制御端子側をアノードとして前記コンデンサと並列に接続されるツェナーダイオードと、前記第３半導体スイッチのＣ端子側をアノードとして前記第３半導体スイッチのＣ端子を前記共通端子に接続させるダイオードと、前記第１半導体スイッチのＣ端子とＥ端子との間に並列に接続される抵抗と、を備える。
【０００９】
本発明に係る電圧駆動型半導体素子駆動回路の前記コンデンサは、前記第１半導体スイッチのＣ端子とＥ端子との間が導通されたときに、前記電圧駆動型半導体素子をオン状態とする前記直流電圧源からのオン電流でエネルギーが蓄積され、前記第１半導体スイッチのＣ端子とＥ端子との間が遮断され、且つ前記第２半導体スイッチのＥ端子とＣ端子との間が導通されたときに、前記エネルギーを放電する放電電流を前記第２半導体スイッチのＥ端子とＣ端子との間及び前記共通端子を経由して流し、前記放電電流でオン状態の前記電圧駆動型半導体素子のゲートを逆バイアスし、前記第１半導体スイッチのＣ端子とＥ端子との間が遮断され、且つ前記第２半導体スイッチのＥ端子とＣ端子との間が遮断されたときに、前記直流電圧源から前記抵抗を通じて流れ、前記電圧駆動型半導体素子をオフ状態に保ちつつ前記電圧駆動型半導体素子のゲートの逆バイアスを解消する逆バイアス解消電流でエネルギーが蓄積され、前記第１半導体スイッチのＣ端子とＥ端子との間が遮断され、前記第２半導体スイッチのＥ端子とＣ端子との間が遮断され、且つ前記第３半導体スイッチのＥ端子とＣ端子との間が導通されており、前記ダイオードの順方向立ち上がり電圧と前記電圧駆動型半導体素子のゲート電圧とが等しくなったときに、前記直流電圧源から前記抵抗を通じ、前記第３半導体スイッチのＥ端子とＣ端子との間及び前記ダイオードを流れるオフ電流でエネルギーが蓄積されることを特徴とする。
【００１０】
本発明に係る電圧駆動型半導体素子駆動回路の前記ダイオードは、前記第１半導体スイッチのＣ端子とＥ端子との間が遮断され、前記第２半導体スイッチのＥ端子とＣ端子との間が導通され、且つ前記第３半導体スイッチのＥ端子とＣ端子との間が導通されたときに、前記第２半導体スイッチのＥ端子とＣ端子との間及び前記共通端子を経由してオフ状態の電圧駆動型半導体素子のゲートを逆バイアスする前記コンデンサからの放電電流が前記第３半導体スイッチのＥ端子とＣ端子との間を流れることを阻止し、前記第１半導体スイッチのＣ端子とＥ端子との間が遮断され、前記第２半導体スイッチのＥ端子とＣ端子との間が遮断され、且つ前記第３半導体スイッチのＥ端子とＣ端子との間が導通されており、前記ダイオードの順方向立ち上がり電圧と前記電圧駆動型半導体素子のゲート電圧とが等しくなったときに、前記直流電圧源から前記抵抗を通じて流れるオフ電流を前記第３半導体スイッチのＥ端子とＣ端子との間に流すことで前記コンデンサにエネルギーを蓄積させることを特徴とする。
【００１１】
本発明に係る電圧駆動型半導体素子駆動回路の前記抵抗は、前記第１半導体スイッチのＣ端子とＥ端子との間が遮断され、且つ前記第２半導体スイッチのＥ端子とＣ端子との間が遮断されたときに、前記直流電圧源から逆バイアス解消電流を流し、前記電圧駆動型半導体素子をオフ状態に保ちつつ前記電圧駆動型半導体素子のゲートの逆バイアスを解消するとともに、前記逆バイアス解消電流で前記コンデンサにエネルギーを蓄積させ、前記第１半導体スイッチのＣ端子とＥ端子との間が遮断され、前記第２半導体スイッチのＥ端子とＣ端子との間が遮断され、且つ前記第３半導体スイッチのＥ端子とＣ端子との間が導通されており、前記ダイオードの順方向立ち上がり電圧と前記電圧駆動型半導体素子のゲート電圧とが等しくなったときに、前記直流電圧源から前記第３半導体スイッチのＥ端子とＣ端子との間及び前記ダイオードにオフ電流を流し、前記オフ電流で前記コンデンサにエネルギーを蓄積させることを特徴とする。
【００１２】
本発明に係る電圧駆動型半導体素子駆動回路の前記抵抗の抵抗値は、前記第１半導体スイッチのＣ端子とＥ端子との間が導通されるまでに、前記ダイオードの順方向立ち上がり電圧と前記電圧駆動型半導体素子のゲート電圧とが等しくなるような前記逆バイアス解消電流とする抵抗値であることが好ましい。
【００１３】
本発明に係る電圧駆動型半導体素子駆動回路は次のように動作する。すなわち、本発明に係る電圧駆動型半導体素子駆動方法は、前記第１入力信号端子からの信号で前記第１半導体スイッチのＣ端子とＥ端子との間を導通し、前記第２入力信号端子からの信号で前記第２半導体スイッチのＥ端子とＣ端子との間を遮断し、且つ前記第１入力信号端子からの信号で前記第３半導体スイッチのＥ端子とＣ端子との間を遮断し、前記直流電圧源からのオン電流を前記第１半導体スイッチのＣ端子とＥ端子との間、前記コンデンサ及び前記制御端子を経由させて前記電圧駆動型半導体素子のゲートを順バイアスしてオン状態とするとともに、前記オン電流で前記コンデンサにエネルギーを蓄積する第１手順と、前記第１手順の後、前記第１入力信号端子からの信号で前記第１半導体スイッチのＣ端子とＥ端子との間を遮断し、前記第２入力信号端子からの信号で前記第２半導体スイッチのＥ端子とＣ端子との間を導通し、且つ前記第１入力信号端子からの信号で前記第３半導体スイッチのＥ端子とＣ端子との間を導通し、前記エネルギーを蓄積した前記コンデンサからの放電電流を前記第２半導体スイッチのＥ端子とＣ端子との間及び共通端子を経由させ、オン状態の前記電圧駆動型半導体素子のゲートを逆バイアスする第２手順と、前記第２手順の後、前記第１入力信号端子からの信号で前記第１半導体スイッチのＣ端子とＥ端子との間を遮断し、前記第２入力信号端子からの信号で前記第２半導体スイッチのＥ端子とＣ端子との間を遮断し、且つ前記第１入力信号端子からの信号で前記第３半導体スイッチのＥ端子とＣ端子との間を導通し、前記電圧駆動型半導体素子をオフ状態に保ちつつ、前記ダイオードの順方向立ち上がり電圧と前記電圧駆動型半導体素子のゲート電圧とが等しくなるまで前記直流電圧源からの逆バイアス解消電流を前記抵抗、前記コンデンサ及び前記制御端子を経由させて流すとともに、前記逆バイアス解消電流で前記コンデンサにエネルギーを蓄積する第３手順と、前記第３手順で前記ダイオードの順方向立ち上がり電圧と前記電圧駆動型半導体素子のゲート電圧とが等しくなった後、前記第１入力信号端子からの信号で前記第１半導体スイッチのＣ端子とＥ端子との間を遮断し、前記第２入力信号端子からの信号で前記第２半導体スイッチのＥ端子とＣ端子との間を遮断し、且つ前記第１入力信号端子からの信号で前記第３半導体スイッチのＥ端子とＣ端子との間を導通し、前記直流電圧源からのオフ電流を前記抵抗、前記コンデンサ、前記第３半導体スイッチのＥ端子とＣ端子との間及び前記ダイオードを経由して流すとともに、前記オフ電流で前記コンデンサにエネルギーを蓄積する第４手順と、を有する。
【００１４】
本発明に係る電圧駆動型半導体素子駆動回路及び電圧駆動型半導体素子駆動方法は、電圧駆動型半導体素子がオン状態のときだけでなく、オフ状態の期間のうちゲートの逆バイアスが不要な期間も利用してコンデンサにエネルギーを蓄積することができる。従って、本発明に係る電圧駆動型半導体素子駆動回路及び電圧駆動型半導体素子駆動方法は、入力されるパルス幅に関わらず電圧駆動型半導体素子のオフ期間中の一部期間に確実にゲートを逆バイアスできる。
【発明の効果】
【００１５】
本発明は、単一の直流電圧源且つ簡単な回路で入力されるパルス幅に関わらず電圧駆動型半導体素子のオフ期間中の一部期間に確実にゲートを逆バイアスできる電圧駆動型半導体素子駆動回路及び電圧駆動型半導体素子駆動方法を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】従来の電圧駆動型半導体素子駆動回路の電気回路図である。
【図２】従来の電圧駆動型半導体素子駆動回路のタイミングチャートである。（ａ）は入力信号のパルス幅が広い場合であり、（ｂ）は入力信号のパルス幅が狭い場合である。
【図３】本発明に係る電圧駆動型半導体素子駆動回路の電気回路図である。
【図４】本発明に係る電圧駆動型半導体素子駆動回路のタイミングチャートである。
【図５】本発明に係る電圧駆動型半導体素子駆動回路の電気回路図である。
【図６】本発明に係る電圧駆動型半導体素子駆動回路のタイミングチャートである。
【発明を実施するための形態】
【００１７】
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。なお、本発明は、以下に示す実施形態に限定されるものではない。なお、本明細書及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。
【００１８】
（実施形態１）
図３に、本実施形態の電圧駆動型半導体素子駆動回路３０１の概略回路図を示す。電圧駆動型半導体素子駆動回路３０１は、駆動対象の電圧駆動型半導体素子９のゲートに接続される制御端子Ｐと、Ｂ端子が第１入力信号端子Ｓ１に接続され、Ｃ端子が直流電圧源１０に接続され、電圧駆動型半導体素子９のオン状態及びオフ状態を制御する第１半導体スイッチ１と、Ｂ端子が第２入力信号端子Ｓ２に接続され、Ｅ端子が第１半導体スイッチ１のＥ端子に接続され、Ｃ端子がグランドに接続される第２半導体スイッチ２と、第１半導体スイッチ１と極性が異なり、Ｂ端子が第１入力信号端子Ｓ１に接続され、Ｅ端子が制御端子Ｐに接続される第３半導体スイッチ３と、第１半導体スイッチ１と第２半導体スイッチ２との接続点と制御端子Ｐとの間に接続されるコンデンサ４と、制御端子Ｐ側をアノードとしてコンデンサ４と並列に接続されるツェナーダイオード５と、第３半導体スイッチ３のＣ端子側をアノードとして第３半導体スイッチ３のＣ端子をグランドに接続させるダイオード６と、第１半導体スイッチ１のＣ端子とＥ端子との間に並列に接続される抵抗７と、を備える。
【００１９】
電圧駆動型半導体素子９は、例えば、ＦＥＴ（Ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ：電界効果型トランジスタ）やＩＧＢＴ（ｉｎｓｕｌａｔｅｄ  ｇａｔｅ  ｂｉｐｏｌａｒ  ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）である。第１半導体スイッチ１から第３半導体スイッチ３は、バイポーラトランジスタやＦＥＴである。第１半導体スイッチ１から第３半導体スイッチ３がバイポーラトランジスタの場合、Ｂ端子、Ｃ端子、Ｅ端子はそれぞれベース、コレクタ、エミッタとなる。第１半導体スイッチ１から第３半導体スイッチ３がＦＥＴの場合、Ｂ端子、Ｃ端子、Ｅ端子はそれぞれゲート、ドレイン、ソースとなる。本明細書では、第１半導体スイッチ１から第３半導体スイッチ３をバイポーラトランジスタ１からバイポーラトランジスタ３として説明するが、ＦＥＴであっても同様に動作する。また、本明細書では、共通端子がグランドとして説明するが、電圧駆動型半導体素子９がハイサイドスイッチである場合、基準電位などの中間電位に接続されることもある。
【００２０】
図３の電圧駆動型半導体素子駆動回路３０１では、バイポーラトランジスタ１がＮＰＮ型バイポーラトランジスタ、バイポーラトランジスタ２がＰＮＰ型バイポーラトランジスタ、第３半導体スイッチ３がＰＮＰ型バイポーラトランジスタとして記載している。入力信号端子Ｓ１及び入力信号端子Ｓ２に入力される信号でＮＰＮ型かＰＮＰ型かを選択することができる。バイポーラトランジスタ２は、入力信号端子Ｓ２の信号を反転すれば、ＮＰＮ型に変更することができる。また、本実施例では、電圧駆動型半導体素子はＦＥＴである。
【００２１】
コンデンサ４は、バイポーラトランジスタ１のコレクタとエミッタとの間が導通されたときに、電圧駆動型半導体素子９をオン状態とする直流電圧源１０からのオン電流でエネルギーが蓄積される。次に、コンデンサ４は、バイポーラトランジスタ１のコレクタとエミッタとの間が遮断され、且つバイポーラトランジスタ２のコレクタとエミッタとの間が導通されたときに、エネルギーを放電する放電電流をバイポーラトランジスタ２のコレクタとエミッタとの間及びグランドを経由して流し、放電電流でオン状態の電圧駆動型半導体素子９のゲートを逆バイアスする。
【００２２】
次に、コンデンサ４は、バイポーラトランジスタ１のコレクタとエミッタとの間が遮断され、且つバイポーラトランジスタ２のコレクタとエミッタとの間が遮断されたときに、直流電圧源１０から抵抗７を通じて流れ、電圧駆動型半導体素子９をオフ状態に保ちつつ電圧駆動型半導体素子９のゲートの逆バイアスを解消する逆バイアス解消電流でエネルギーが蓄積される。さらに、コンデンサ４は、バイポーラトランジスタ１のコレクタとエミッタとの間が遮断され、バイポーラトランジスタ２のコレクタとエミッタとの間が遮断され、且つバイポーラトランジスタ３のコレクタとエミッタとの間が導通されており、ダイオード６の順方向立ち上がり電圧と電圧駆動型半導体素子９のゲート電圧とが等しくなったときに、直流電圧源１０から抵抗７を通じ、バイポーラトランジスタ３のコレクタとエミッタとの間及びダイオード６を流れるオフ電流でエネルギーが蓄積される。
【００２３】
ツェナーダイオード５は、コンデンサ４の電圧が降伏電圧以上にならないようにする。さらに、電圧駆動型半導体素子９のゲート電圧を十分に確保できるように、ツェナーダイオード５の降状電圧を設定する必要がある。例えば、直流電圧源１０の電圧を１５Ｖ、電圧駆動型半導体素子９のゲート電圧を５〜１３Ｖと設定する場合、ダイオード５の降状電圧は、直流電圧源１０の電圧から電圧駆動型半導体素子９のゲート電圧を減算した値である２〜１０Ｖとなる。このとき、コンデンサ４の電圧が２〜１０Ｖに制限されるため、電圧駆動型半導体素子９の逆バイアスも−２〜−１０Ｖとなる。
【００２４】
ダイオード６は、バイポーラトランジスタ１のコレクタとエミッタとの間が遮断され、バイポーラトランジスタ２のコレクタとエミッタとの間が導通され、且つバイポーラトランジスタ３のコレクタとエミッタとの間が導通されたときに、バイポーラトランジスタ２のコレクタとエミッタとの間及びグランドを経由してオフ状態の電圧駆動型半導体素子９のゲートを逆バイアスするコンデンサ４からの放電電流がバイポーラトランジスタ３のコレクタとエミッタとの間を流れることを阻止する。
【００２５】
また、ダイオード６は、バイポーラトランジスタ１のコレクタとエミッタとの間が遮断され、バイポーラトランジスタ２のコレクタとエミッタとの間が遮断され、且つバイポーラトランジスタ３のコレクタとエミッタとの間が導通されており、順方向立ち上がり電圧と電圧駆動型半導体素子９のゲート電圧とが等しくなったときに、直流電圧源１０から抵抗７を通じて流れるオフ電流をバイポーラトランジスタ３のコレクタとエミッタとの間に流すことでコンデンサ４にエネルギーを蓄積させる。
【００２６】
抵抗７は、バイポーラトランジスタ１のコレクタとエミッタとの間が遮断され、且つバイポーラトランジスタ２のコレクタとエミッタとの間が遮断されたときに、直流電圧源１０から逆バイアス解消電流を流し、電圧駆動型半導体素子９をオフ状態に保ちつつ電圧駆動型半導体素子９のゲートの逆バイアスを解消するとともに、逆バイアス解消電流でコンデンサ４にエネルギーを蓄積させる。
【００２７】
また、抵抗７は、バイポーラトランジスタ１のコレクタとエミッタとの間が遮断され、バイポーラトランジスタ２のコレクタとエミッタとの間が遮断され、且つバイポーラトランジスタ３のコレクタとエミッタとの間が導通されており、ダイオード６の順方向立ち上がり電圧と電圧駆動型半導体素子９のゲート電圧とが等しくなったときに、直流電圧源１０からバイポーラトランジスタ３のコレクタとエミッタとの間及びダイオード６にオフ電流を流し、オフ電流でコンデンサ４にエネルギーを蓄積させる。
【００２８】
電圧駆動型半導体素子駆動回路３０１は、次の第１手順から第４手順のように動作する。
【００２９】
第１手順は、第１入力信号端子Ｓ１からの信号でバイポーラトランジスタ１のコレクタとエミッタとの間を導通し、第２入力信号端子Ｓ２からの信号でバイポーラトランジスタ２のコレクタとエミッタとの間を遮断し、且つ第１入力信号端子Ｓ１からの信号でバイポーラトランジスタ３のコレクタとエミッタとの間を遮断し、直流電圧源１０からのオン電流をバイポーラトランジスタ１のコレクタとエミッタとの間、コンデンサ４及び制御端子Ｐを経由させて電圧駆動型半導体素子９のゲートを順バイアスしてオン状態とするとともに、オン電流でコンデンサ４にエネルギーを蓄積する。
【００３０】
第２手順は、第１手順の後、第１入力信号端子Ｓ１からの信号でバイポーラトランジスタ１のコレクタとエミッタとの間を遮断し、第２入力信号端子Ｓ２からの信号でバイポーラトランジスタ２のコレクタとエミッタとの間を導通し、且つ第１入力信号端子Ｓ１からの信号でバイポーラトランジスタ３のコレクタとエミッタとの間を導通し、前記エネルギーを蓄積したコンデンサ４からの放電電流をバイポーラトランジスタ２のコレクタとエミッタとの間を経由させ、オン状態の電圧駆動型半導体素子９のゲートを逆バイアスする。
【００３１】
第３手順は、第２手順の後、第１入力信号端子Ｓ１からの信号でバイポーラトランジスタ１のコレクタとエミッタとの間を遮断し、第２入力信号端子Ｓ２からの信号でバイポーラトランジスタ２のコレクタとエミッタとの間を遮断し、且つ第１入力信号端子Ｓ１からの信号でバイポーラトランジスタ３のコレクタとエミッタとの間を導通し、電圧駆動型半導体素子９をオフ状態に保ちつつ、ダイオード６の順方向立ち上がり電圧と電圧駆動型半導体素子９のゲート電圧とが等しくなるまで直流電圧源１０からの逆バイアス解消電流を抵抗７、コンデンサ４及び制御端子Ｐを経由させて流すとともに、逆バイアス解消電流でコンデンサ４にエネルギーを蓄積する。
【００３２】
第４手順は、第３手順でダイオード６の順方向立ち上がり電圧と電圧駆動型半導体素子９のゲート電圧とが等しくなった後、第１入力信号端子Ｓ１からの信号でバイポーラトランジスタ１のコレクタとエミッタとの間を遮断し、第２入力信号端子Ｓ２からの信号でバイポーラトランジスタ２のコレクタとエミッタとの間を遮断し、且つ第１入力信号端子Ｓ１からの信号でバイポーラトランジスタ３のコレクタとエミッタとの間を導通し、直流電圧源１０からのオフ電流を抵抗７、コンデンサ４、バイポーラトランジスタ３のコレクタとエミッタとの間及びダイオード６を経由して流すとともに、オフ電流でコンデンサ４にエネルギーを蓄積する。
【００３３】
電圧駆動型半導体素子駆動回路３０１の動作を図４のタイミングチャートを用いてより詳細に説明する。
【００３４】
時刻ｔ１にバイポーラトランジスタ１がオン、バイポーラトランジスタ２及びバイポーラトランジスタ３がオフすると、直流電圧源１０からのバイポーラトランジスタ１、コンデンサ４、抵抗８を介したオン電流で電圧駆動型半導体素子９のゲートはプラスの電荷が蓄積されてオン状態になる。このとき、コンデンサ４にもエネルギー（電荷）が蓄積される。コンデンサ４の電圧がツェナーダイオード５の降伏電圧と等しくなると、直流電圧源１０からのオン電流は、バイポーラトランジスタ１、ツェナーダイオード５、抵抗８を介して流れ、電圧駆動型半導体素子９のゲートは、
ゲート電圧＝直流電圧源１０の電圧−ツェナーダイオード５の降伏電圧
になるまで電荷が蓄積される。
【００３５】
時刻ｔ２にバイポーラトランジスタ１がオフ、バイポーラトランジスタ２及びバイポーラトランジスタ３がオンすると、電圧駆動型半導体素子９のゲートは抵抗８、コンデンサ４、バイポーラトランジスタ２を介して時刻ｔ１から時刻ｔ２の間に蓄積した電荷を放電してオフ状態となり、さらにコンデンサ４に蓄積した電荷による放電電流でマイナスの電荷が充電（逆バイアス）される。このとき、バイポーラトランジスタ３はオン状態にあるが、コンデンサ４の電荷によりダイオード６が逆バイアスされているので、放電電流はバイポーラトランジスタ３を流れない。
【００３６】
時刻ｔ３にバイポーラトランジスタ１及びバイポーラトランジスタ２がオフ、バイポーラトランジスタ３がオンすると、直流電圧源１０から抵抗７、コンデンサ４、抵抗８を介した逆バイアス解消電流で電圧駆動型半導体素子９のゲートはプラスの電荷が蓄積され始める。時刻ｔ２で、電圧駆動型半導体素子９のゲートはマイナスの電荷が蓄積されていたので、プラスの電荷が徐々に蓄積されることで電圧駆動型半導体素子９のゲート電圧はゼロボルトに近づく。このとき、逆バイアス解消電流でコンデンサ４にもエネルギー（電荷）が蓄積される。
【００３７】
時刻ｔ４で、電圧駆動型半導体素子９のゲート電圧がゼロボルト以上になるとダイオード６が導通し、ゲートとソース間がダイオードで短絡される。電圧駆動型半導体素子９のゲート電圧はダイオード６の順方向立ち上がり電圧Ｖｆ以上にはならない。直流電圧源１０、抵抗７、コンデンサ４、抵抗８、ダイオード６、バイポーラトランジスタ３のループでオフ電流がながれ、コンデンサ４はツェナーダイオード５の降伏電圧になるまでエネルギー（電荷）が蓄積される。
【００３８】
時刻ｔ５で、バイポーラトランジスタ１がオン、バイポーラトランジスタ２及びバイポーラトランジスタ３がオフ状態となり、時刻ｔ１の状態に戻る。なお、時刻ｔ３から時刻ｔ４までの電圧駆動型半導体素子９のゲート電圧の変動の傾きは抵抗７と抵抗８の和とコンデンサ４の積で決まる時定数により定まる。そこで、抵抗７は、コンデンサ４との関係で、時刻ｔ３から時刻ｔ５の期間に電圧駆動型半導体素子９のゲート電圧がゼロＶ以上となる時刻ｔ４がくるように抵抗値を設定する必要がある。なお、抵抗７の抵抗値が小さすぎるとバイポーラトランジスタ２が導通したときに抵抗７の損失が大きくなるため、抵抗７の損失が大きくならないような最適な逆バイアス解消期間である時刻ｔ３から時刻ｔ４の期間を設定する必要がある。ここで、コンデンサ４は、時刻ｔ２から時刻ｔ３の期間において、電圧駆動型半導体素子９のゲート電圧を確実に逆バイアスすることができる容量が必要である。しかし、コンデンサ４の容量を大きくしすぎると、時刻ｔ３からｔ５の期間にコンデンサ４に十分な電荷を蓄積するために抵抗７を小さくすることになり、上述のように抵抗７の損失が大きくなってしまう。例えば、直流電源電圧１０の電圧を１５Ｖ、駆動周波数を１００ｋＨｚ、時刻ｔ３から時刻ｔ４の期間を１〜５μｓ、コンデンサ４の容量を５０ｎＦ、抵抗８の抵抗値を数１０Ωに設定した場合では、抵抗７の抵抗値を、５０〜１５０Ω程度に設定することができ、損失を数百ｍＷと十分に小さくすることができる。なお、抵抗７及びコンデンサ４の値は、駆動する半導体素子のゲートチャージ量Ｑｇなどの特性、駆動する素子数、正負の駆動電圧なども考慮した上で最適な値に選択する必要がある。
【００３９】
時刻ｔ２から時刻ｔ３で電圧駆動型半導体素子９のゲートを確実に逆バイアスするには、コンデンサ４に蓄積したエネルギー（電荷）が十分であることが必要である。電圧駆動型半導体素子駆動回路３０１は、時刻ｔ１から時刻ｔ２のみならず、時刻ｔ３から時刻ｔ５においてもコンデンサ４にエネルギー（電荷）を蓄積することができるため、電圧駆動型半導体素子９のオン時間が短い（時刻ｔ１から時刻ｔ２が短い）場合でも、コンデンサ４にエネルギー（電荷）を蓄積でき、時刻ｔ２から時刻ｔ３で確実に電圧駆動型半導体素子９のゲートを逆バイアスすることができる。
【００４０】
（実施形態２）
図５に、本実施形態の電圧駆動型半導体素子駆動回路３０２に入力信号回路３１０を接続した概略構成図を示す。電圧駆動型半導体素子駆動回路３０２は、バイポーラトランジスタ２がＮＰＮ型であることが図３の電圧駆動型半導体素子駆動回路３０１との違いである。
【００４１】
入力信号回路３１０は、直流電圧源１２、ツェナーダイオード１３、ダイオード１４、ＦＥＴ１５、フォワード式のトランス１６、ダイオード１７、ダイオード１８、抵抗１９、抵抗２０、抵抗２１、ＰＮＰ型のバイポーラトランジスタ２２、抵抗２３、抵抗２４を備え、これらを図５のように接続する。また、ダイオード１７のカソードが抵抗１９を介して第１入力信号端子Ｓ１に接続され、バイポーラトランジスタ２２のエミッタが抵抗２３を介して第２入力信号端子Ｓ２に接続される。
【００４２】
図６のタイミングチャートを用いて図３の電圧駆動型半導体素子駆動回路３０１と異なる部分である入力信号回路３１０の動作を説明する。また、図６のタイミングチャートには、バイポーラトランジスタ１からバイポーラトランジスタ３のオンタイミングと電圧駆動型半導体素子９のゲート電圧も表示した。
【００４３】
ＦＥＴ１５がオンすると、トランス１６を介してバイポーラトランジスタ１がオン、バイポーラトランジスタ３がオフする。ＦＥＴ１５がオフすると、トランス１６を介してバイポーラトランジスタ１がオフ、バイポーラトランジスタ３がオンする。さらに、トランス１６のリセット動作によりバイポーラトランジスタ２がオンする。
【００４４】
このように、入力信号回路３１０は、ＦＥＴ１５をオン及びオフすることでトランス１６を介して電圧駆動型半導体素子駆動回路３０２のバイポーラトランジスタ１とバイポーラトランジスタ３を駆動し、トランス１６のリセット電圧により電圧駆動型半導体素子駆動回路３０２のバイポーラトランジスタ２を駆動できる。電圧駆動型半導体素子駆動回路３０２は入力信号回路３１０からの入力信号で、図３及び図４で説明したように動作し、時刻ｔ２から時刻ｔ３で確実に電圧駆動型半導体素子９のゲートを逆バイアスすることができる。また、入力信号回路３１０がトランス１６を用いているのでＦＥＴ１５と電圧駆動型半導体素子９を絶縁することができる。
【産業上の利用可能性】
【００４５】
本発明に係る電圧駆動型半導体素子駆動回路及び電圧駆動型半導体素子駆動方法は、ＩＧＢＴなどの電圧駆動の半導体スイッチング素子に適用することができる。
【符号の説明】
【００４６】
１：第１半導体スイッチ（バイポーラトランジスタ）
２：第２半導体スイッチ（バイポーラトランジスタ）
３：第３半導体スイッチ（バイポーラトランジスタ）
４：コンデンサ
５、１３：ツェナーダイオード
６、１４、１７、１８：ダイオード
７、８、１９、２０、２１、２３、２４：抵抗
９：電圧駆動型半導体素子
１０、１２：直流電圧源
１５：ＦＥＴ
２２：バイポーラトランジスタ
Ｓ１：第１入力信号端子
Ｓ２：第２入力信号端子
Ｐ：制御端子
３０１、３０２：電圧駆動型半導体素子駆動回路
３１０：入力信号回路
【図１】
2010161496.tif 000003
【図２】
2010161496.tif 000004
【図３】
2010161496.tif 000005
【図４】
2010161496.tif 000006
【図５】
2010161496.tif 000007
【図６】
2010161496.tif 000008