(57)【要約】【課題】テストプログラム実行中に必要なハードウェア機能を事前に予知してその通電状態または低消費電力状態を逐一切り替えることを可能とするＩＣテスタを実現する。【解決手段】テストプログラムが稼動するテスタコントローラと、テスト対象デバイスにアクセスしてテストを実行するハードウェア機能が実装されたカードとが通信し、カード内のハードウェア機能を制御するファームウェアに対してテスタコントローラよりテスト指令が送信されるＩＣテスタに改良を加えたものである。本テスタのテスタコントローラは、実行予定のテストで使用するハードウェア機能の所在とその動作手順を、プログラム情報に基づいて予知するフルバースト処理部と、このフルバースト処理部から渡される情報に基づいて、カード内のファームウェアに対してハードウェア機能のオンオフ指令を送信するハードウェア電力管理部とを備える。【選択図】                    図１
2010054313.tif 000002
【特許請求の範囲】
【請求項１】
テストプログラムが稼動するテスタコントローラと、テスト対象デバイスにアクセスしてテストを実行するハードウェア機能が実装されたカードとが通信し、前記カード内のハードウェア機能を制御するファームウェアに対して前記テスタコントローラよりテスト指令が送信されるＩＣテスタにおいて、
前記テスタコントローラは、
実行予定のテストで使用するハードウェア機能の所在とその動作手順を、前記プログラム情報に基づいて予知するフルバースト処理部と、
このフルバースト処理部から渡される情報に基づいて、前記カード内のファームウェアに対してハードウェア機能のオンオフ指令を送信するハードウェア電力管理部と、
を備えることを特徴とするＩＣテスタ。
【請求項２】
前記ハードウェア電力管理部は、前記ファームウェアに対して前記ハードウェア機能のオフを指令する場合に、テストの形態に応じて前記ハードウェア機能の電源オフモードと低消費電力モードとを選択することを特徴とする請求項１に記載のＩＣテスタ。
【請求項３】
前記ハードウェア電力管理部は、電源オフに規制された前記ハードウェア機能に対してオン指令する場合には、前記ハードウェア機能の立ち上がりに必要な待ち時間より前にオン指令することを特徴とする請求項１または２に記載のＩＣテスタ。
【請求項４】
前記テストの形態は、前記テスト対象デバイスに対するＤＣテスト、ＡＣテスト、ＩＤＤＱテストの少なくともいずれかであることを特徴とする請求項１乃至３のいずれかに記載のＩＣテスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、テストプログラムが稼動するテスタコントローラと、テスト対象デバイスにアクセスしてテストを実行するハードウェア機能が実装されたカードとが通信し、前記カード内のハードウェア機能を制御するファームウェアに対して前記テスタコントローラよりテスト指令が送信されるＩＣテスタに関するものである。
【背景技術】
【０００２】
図５は、従来のＩＣテスタの構成例を示す機能ブロック図である。ＩＣテストシステムを統合管理する上位装置１は、ネットワーク２を介して１台または複数台のＩＣテスタで稼動するテストコントローラ３と通信する。このテストコントローラ３内でテストプログラム３１が稼動する（例えば、特許文献１参照）。
【０００３】
テストプログラム３１に従って、テストコントローラ３はテスタ内部バス４を介して複数のカード５１，５２，５３，…と通信する。これらカードには、テスト対象デバイスにアクセスしてテストを実行するハードウェア機能が実装されている。
【０００４】
各カードの内部機能を、カード５１を代表として示す。テストコントローラ３は、テストプログラム３１に従い、通信インターフェース６を経由してカード内部バス７に接続されたＣＰＵ８のファームウェア９に対してテスト指令を送信する。
【０００５】
ファームウェア９は、指令内容を解釈し、カード内部バス７に接続された機能Ａハードウェア１０Ａ、機能Ｂハードウェア１０Ｂ、機能Ｃハードウェア１０Ｃ等に指令し、図示されていないテスト対象デバイス（以下、ＤＵＴ）にアクセスして所定のテスト（ＤＣテスト，ＡＣテスト，ＩＤＤＱテスト等）を実行させる。
【０００６】
【特許文献１】特開２０００−２９２５００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従来のＩＣテスタの構成では次のような問題がある。
（１）テストプログラム実行中に全てのハードウェア機能は通電状態で使用する。テスタコントローラおよびファームウェアは、テストプログラムの記述を解釈しながら実行していくので、実行するまでどのハードウェア機能を動作させるのかは知らない。従って、ここでは、消費電力を低減するハードウェアの仕組みがない。
【０００８】
（２）ＩＣテスタは、ＤＵＴの性能を高精度に測定するために、通常では電源が投入されてから必要な待ち時間を経てハードウェア機能が安定な状態になってから使用される。従って、測定精度を保証するためには、単純な電源のオン／オフだけのコントロールで使用状態を切り替えることができない。
【０００９】
本発明は上述した問題点を解決するためになされたものであり、テストプログラム実行中に必要なハードウェア機能を事前に予知してその通電状態または低消費電力状態を逐一切り替えることを可能とするＩＣテスタの実現を目的としている。
【課題を解決するための手段】
【００１０】
このような課題を達成するために、本発明は次の通りの構成になっている。
（１）テストプログラムが稼動するテスタコントローラと、テスト対象デバイスにアクセスしてテストを実行するハードウェア機能が実装されたカードとが通信し、前記カード内のハードウェア機能を制御するファームウェアに対して前記テスタコントローラよりテスト指令が送信されるＩＣテスタにおいて、
前記テスタコントローラは、
実行予定のテストで使用するハードウェア機能の所在とその動作手順を、前記プログラム情報に基づいて予知するフルバースト処理部と、
このフルバースト処理部から渡される情報に基づいて、前記カード内のファームウェアに対してハードウェア機能のオンオフ指令を送信するハードウェア電力管理部と、
を備えることを特徴とするＩＣテスタ。
【００１１】
（２）前記ハードウェア電力管理部は、前記ファームウェアに対して前記ハードウェア機能のオフを指令する場合に、テストの形態に応じて前記ハードウェア機能の電源オフモードと低消費電力モードとを選択することを特徴とする（１）に記載のＩＣテスタ。
【００１２】
（３）前記ハードウェア電力管理部は、電源オフに規制された前記ハードウェア機能に対してオン指令する場合には、前記ハードウェア機能の立ち上がりに必要な待ち時間より前にオン指令することを特徴とする（１）または（２）に記載のＩＣテスタ。
【００１３】
（４）前記テストの形態は、前記テスト対象デバイスに対するＤＣテスト、ＡＣテスト、ＩＤＤＱテストの少なくともいずれかであることを特徴とする請求項１乃至３のいずれかに記載のＩＣテスタ。
【発明の効果】
【００１４】
本発明の構成によれば、次のような効果を期待することができる。
（１）テスト実行時の消費電力をテストプログラムにあわせて最適化し、低消費電力テスタを実現することができる。
【００１５】
（２）テスト待機時の消費電力を低減でき、ユーザのテスタ稼動費用を低減でき、地球環境に優しい。
【発明を実施するための最良の形態】
【００１６】
以下、本発明を図面により詳細に説明する。図１は、本発明が適用されたＩＣテスタの一実施形態を示す機能ブロック図である。図５で説明した従来構成と同一要素には同一符号を付して説明を省略する。
【００１７】
図５の従来構成に追加された本発明の特徴部は、テスタコントローラ３内に形成された、テストプログラム３１の情報を収集するフルバースト処理部１００及びこのフルバースト処理部の出力で作動するハードウェア電力管理部２００である。
【００１８】
フルバースト機能は、ソフトウェア一般で周知の機能であり、プログラムに記述される全てのハードウェア機能の所在とその動作手順をファイルとして管理する。本発明のフルバースト処理部１００は、この機能を利用するものであり、テストプログラム３１のハードウェア情報を収集し、実行予定のテストで使用するハードウェア機能の所在とその動作手順を事前に調査し、予知する。
【００１９】
ハードウェア電力管理部２００は、このフルバースト処理部１００から渡される情報に基づいて、各カード内のファームウェアに対してそのカードで管理されるハードウェア機能のオンオフ指令を送信する。
【００２０】
ここで、ハードウェア機能のオン指令とは、ハードウェアの給電をオフ状態からオン状態に切り替える指令を意味する。ハードウェア機能のオフ指令とは、オン状態のハードウェアの給電をオフ状態に切り替えるか、又は、省電力消費モードに切り替えるかの何れかを意味する。
【００２１】
オフ状態は、完全に電源が遮断された状態であり、消費電力が最小限となる。ただし、この状態からオン状態になってもハードウェア機能の温度ドリフト等によりすぐにテストを開始できない。従って、テスト全体で今後使用しなくなった時点で本状態にする。
【００２２】
低消費電力モードは、オン状態にしてすぐに使用するために待機している状態である。オン状態に比較すれば圧倒的に消費電力は少ないが、完全にオフ状態ではないので消費電力はゼロではない。現在テストしようとしている次のテストのために本状態にしておく。
【００２３】
オン状態は、テストを実行するための状態である。このほかにも、低消費電力モードからオン状態としたとしても、充分な待ち時間を必要とする場合には、遠い先のテストのためにオン状態にしておくこともある。
【００２４】
遠い先のテストの例としては、ＩＤＤＱテストがある。ＩＤＤＱテストでは、微小電流測定を行うために、オン状態にしてから温度ドリフトが安定するまでに充分に待ってからハードウェア機能を使用する必要がある。テスタコントローラ３は、各テストの実行時間も測定して知っているので、どのテストでオンにすればよいかも予知している。
【００２５】
図２は、テスト番号毎にファームウェアが管理するハードウェアの管理情報テーブルの構成図である。テストプログラムは、テスト番号毎に一連のテストを実施する。管理テーブルでは、テスト番号毎に、オンにするハードウェア機能とオフにするハードウェア機能をテーブル形式で保持する。
【００２６】
各管理情報テーブルは、オンにするハードウェア機能の設定情報を保持する設定管理テーブルと、そのテスト番号でオンにするハードウェア機能とオフにするハードウェア機能を保持するハードウェアオン／オフテーブルを備えている。
【００２７】
図３は、ハードウェア電力管理部の動作手順を示すフローチャートである。ＤＵＴに対するテストルーチンが開始されると、ステップＳ１でテスタ電源をオンにし、ステップＳ２で全てのハードウェア機能をオフにする。ステップＳ３でテスト全体を通して一度でも使用するハードウェア機能を低消費電力モードにして待機状態とする。
【００２８】
ステップＳ４〜Ｓ６はテスト番号１〜テスト番号１０までのＤＣテスト群、ステップＳ７〜Ｓ９はテスト番号１１〜テスト番号２０までのＡＣテスト群、ステップＳ１０〜Ｓ１２はテスト番号２１〜テスト番号３０までのＩＤＤＱテスト群である。
【００２９】
ＤＣテスト群では、ステップＳ４の準備ステップで、ＤＣテスト群（テスト番号１〜テスト番号１０）で使用するハードウェ機能をオン状態とする。ステップＳ５〜Ｓ６で、テスト番号１〜テスト番号１０のＤＣテスト群の実行を開始する。
【００３０】
ＡＣテスト群では、ステップ７の準備ステップで、ＡＣテスト群（テスト番号１１〜テスト番号２０）で使用するハードウェ機能をオン状態とする。ＤＣテスト群で使用したハードウェア機能で、ＡＣテスト群には使用しないが、以降のテストで使用するハードウェア機能は低消費電力モードとし、以降のテストには使用しないハードウェア機能はオフ状態とする。
【００３１】
この準備ステップＳ７で、遠い先のテストとしてＩＤＤＱテスト群で使用するハードウェア機能を事前にオン状態としておく。ステップＳ８〜Ｓ９で、テスト番号１１〜テスト番号２０のＡＣテスト群の実行を開始する。
【００３２】
ＩＤＤＱテスト群では、ステップＳ１０の準備ステップで、ＩＤＤＱテスト群（テスト番号２１〜テスト番号３０）で使用するハードウェ機能をオン状態とする。ＡＣテスト群で使用したハードウェア機能で、ＩＤＤＱテスト群には使用しないが、以降のテストで使用するハードウェア機能は低消費電力モードとし、以降のテストには使用しないハードウェア機能はオフ状態とする。ステップＳ１１〜Ｓ１２で、テスト番号２１〜テスト番号３０のＩＤＤＱテスト群の実行を開始する。
【００３３】
以降、ＤＵＴ毎にステップＳ３に戻り、ＤＣテスト群、ＡＣテスト群、ＩＤＤＱテスト群を実行し、全てのＤＵＴのテストが実行されると、ステップＳ１３でテストルーチンを終了する。
【００３４】
図４は、本発明が適用されたＩＣテスタの他の実施形態を示す機能ブロック図である。図１の実施形態との相違点は、カード内部バス７に接続された機能Ａハードウェア１０Ａ，機能Ｂハードウェア１０Ｂ，機能Ｃハードウェア１０Ｃが、自身のハードウェア機能として低消費電力モード１１Ａ，１１Ｂ，１１Ｃを備える構成にある。
【００３５】
このように、ハードウェア機能が自身で低消費電力モードを備える場合には、ハードウェア電力管理部はこのモードをファームウェアに指定することで低消費電力モードに切り替えることができ、設定作業をシンプルにすることができる。
【００３６】
以上説明した電力管理の手法に加えて次のような運用が考えられる。
・テスタ待機時に不要なハードウェア機能を全てオフ状態とする。
・テストプログラム毎に不要なハードウェア機能を全てオフ状態とする。
・テスト実行時のテスト番号毎に不要なハードウェア機能を全てオフ状態とする。
・カードを使用していないなら、そのカード自体をオフ状態とする。
【００３７】
実施形態ではテスト番号毎のハードウェア機能のオンオフ管理を説明したが、本発明はテスト番号毎に管理境界を設けるものではなく、テスト全体を対象としてもよいし、テスト番号内の個々の制御に適用することも可能である。
【図面の簡単な説明】
【００３８】
【図１】本発明が適用されたＩＣテスタの一実施形態を示す機能ブロック図である。
【図２】テスト番号に対応するハードウェアの管理情報テーブルの構成図である。
【図３】ハードウェア電力管理部の動作手順を示すフローチャートである。
【図４】本発明が適用されたＩＣテスタの他の実施形態を示す機能ブロック図である。
【図５】従来のＩＣテスタの構成例を示す機能ブロック図である。
【符号の説明】
【００３９】
１  上位装置
２  ネットワーク
３  テスタコントローラ
３１  テストプログラム
４  テスタ内部バス
５１，５２，５３，…  カード
６  通信インターフェース
７  カード内部バス
８  ＣＰＵ
９  ファームウェア
１０Ａ  機能Ａハードウェア
１０Ｂ  機能Ｂハードウェア
１０Ｃ  機能Ｃハードウェア
１００  フルバースト処理部
２００  ハードウェア電力管理部
【図１】
2010054313.tif 000003
【図２】
2010054313.tif 000004
【図３】
2010054313.tif 000005
【図４】
2010054313.tif 000006
【図５】
2010054313.tif 000007