(57)【要約】【課題】  各単位シフト回路についての開始パルスの保持を確実に行う。【解決手段】その各々が、開始パルスの入力に応じて出力信号を出力する、複数段の単位回路からなるシフトレジスタ（１０１）であって、前記単位回路（ＳＲ１，ＳＲ２，…，ＳＲｍ）の各々は、クロック信号のレベルに応じて、前記開始パルスを当該単位回路内に受け入れるか否かを決定する入力部（Ｔｒ１）と、前記開始パルスを当該単位回路内で保持するとともに、後段の前記単位回路のための前記開始パルスを出力するラッチ部（Ｔｒ２，Ｔｒ３，Ｔｒ６，Ｔｒ７）と、前記開始パルスのレベルと前記クロック信号のレベルとの関係に応じて、当該単位回路からの前記出力信号をＯＦＦするリセット部（Ｔｒ４，Ｔｒ５）と、を含む。【選択図】図２
2010078936.tif 000002
【特許請求の範囲】
【請求項１】
その各々が、開始パルスの入力に応じて出力信号を出力する、複数段の単位回路からなるシフトレジスタであって、
前記単位回路の各々は、
クロック信号のレベルに応じて、前記開始パルスを当該単位回路内に受け入れるか否かを決定する入力部と、
前記開始パルスを当該単位回路内で保持するとともに、後段の前記単位回路のための前記開始パルスを出力するラッチ部と、
前記開始パルスのレベルと前記クロック信号のレベルとの関係に応じて、当該単位回路からの前記出力信号をＯＦＦするリセット部と、
を含む、
ことを特徴とするシフトレジスタ。
【請求項２】
前記リセット部は、
前記開始パルス及び前記クロック信号間の論理演算の結果に応じて、
前記出力信号をＯＦＦする、
ことを特徴とする請求項１に記載のシフトレジスタ。
【請求項３】
前記入力部は、
そのソースが前記開始パルスを供給する第１配線に接続され、そのゲートが前記クロック信号を供給する第２配線に接続された、第１トランジスタを含み、
前記ラッチ部は、
その入力端に入力する前記開始パルスのレベルに応じて、その出力端からの前記出力信号のＯＮ又はＯＦＦを決するインバータ素子と、
当該インバータ素子に前記開始パルスが供給された時における当該インバータ素子の状態を維持するための状態維持信号を出力する状態維持素子と、
を含む、
ことを特徴とする請求項１又は２に記載のシフトレジスタ。
【請求項４】
前記単位回路のうち、前段に位置付けられる単位回路は、
その後段に位置付けられる前記単位回路のための前記開始パルスとして、
前記状態維持信号を、
当該単位回路に供給する、
ことを特徴とする請求項３に記載のシフトレジスタ。
【請求項５】
前記リセット部は、
前記状態維持信号のＯＮ又はＯＦＦを決することを通じて、
前記出力信号をＯＦＦする、
ことを特徴とする請求項３又は４に記載のシフトレジスタ。
【請求項６】
前記インバータ素子は、
そのゲートが前記第１トランジスタのドレインに接続され、そのソースが前記出力信号を出力するための第３配線に接続された第２トランジスタと、
そのドレインが電源線に接続され、そのソースが前記第３配線に接続され、かつ、そのドレイン及びゲートについてダイオード接続された第３トランジスタと、
を含み、
前記状態維持素子は、
そのゲートが前記第３配線に接続され、そのソースが前記第２トランジスタのゲートに接続された第４トランジスタと、
そのドレインが前記電源線に接続され、そのソースが前記第４トランジスタのソースに接続され、かつ、そのドレイン及びゲートについてダイオード接続された第５トランジスタと、
を含む、
ことを特徴とする請求項３乃至５のいずれか一項に記載のシフトレジスタ。
【請求項７】
前記リセット部は、
そのゲートが前記第２配線に接続された第６トランジスタと
そのゲートが前記第１配線に接続され、そのドレインが前記第２トランジスタのソースに接続され、かつ、そのソースが前記第６トランジスタのドレインに接続された第７トランジスタと、
を含む、
ことを特徴とする請求項６に記載のシフトレジスタ。
【請求項８】
前記クロック信号とは異なる系統のクロック信号を供給する第４配線と、
そのゲートが前記第４配線に、そのソースが前記複数段の単位回路のうち最前段に位置付けられる単位回路に係る前記第１配線に、そのドレインが前記複数段の単位回路のうち最後段に位置付けられる単位回路内に含まれる前記第２トランジスタのゲートに接続された第８トランジスタと、
を更に備え、
前記単位回路の各々は、
そのゲートが前記第４配線に接続された第９トランジスタと、
そのソースが前記第９トランジスタのドレインに接続され、そのドレインが前記第４トランジスタのゲートに接続された第１０トランジスタと、
そのゲートが前記第４配線に、そのドレインが前記第２トランジスタのゲートに、かつ、そのソースが当該単位回路の後段に位置付けられる単位回路内に含まれる前記第２トランジスタのゲートに、接続された第１１トランジスタと、
を含み、
前記第１０トランジスタのゲートは、前記第１１トランジスタのソースに接続され、かつ、
前記第８トランジスタのソースは、前記最後段に位置付けられる単位回路内に含まれる前記第１０トランジスタのゲートに接続されている、
ことを特徴とする請求項６又は７に記載のシフトレジスタ。
【請求項９】
前記第１トランジスタから、前記第５、第７、又は第１１トランジスタまでのすべては、
ｎ型及びｐ型のいずれか一方のみである、
ことを特徴とする請求項６乃至８のいずれか一項に記載のシフトレジスタ
【請求項１０】
複数の走査線と、
複数のデータ線と、
前記走査線と前記データ線との交差に対応して配置された複数の画素回路と、
前記複数の走査線を順次に又は適当な方法で選択する走査線駆動回路と、
前記複数のデータ線を順次に又は適当な方法で選択し、該データ線に画像信号を供給するデータ線駆動回路と、
を備え、
前記走査線駆動回路及び前記データ線駆動回路のすくなくとも一方は、
請求項１乃至９のいずれか一項に記載のシフトレジスタを含む、
ことを特徴とする電気光学装置。
【請求項１１】
請求項１０に記載の電気光学装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シフトレジスタ、電気光学装置及び電子機器に関する。
【背景技術】
【０００２】
従来、所望の意味内容を持つ画像を表示可能な有機ＥＬ装置、液晶表示装置等が提供されている。この液晶表示装置等は、例えば、基板上に、複数の走査線、これに交差するように延びる複数のデータ線、並びに、走査線及びデータ線の各交差領域に対応するように位置付けられる液晶素子、等からなる。このうち液晶素子は、TFT（Thin Film Transistor）等のスイッチング素子を含む単位回路を含む。また、この構造では、液晶素子は、典型的には、基板上でマトリクス状配列に従って並ぶ。
【０００３】
この場合、それぞれの液晶素子を駆動するためには、当該液晶素子に、走査線を通じて選択信号を供給し、データ線を通じて画像信号を供給することが行われる。選択信号は、前記スイッチング素子のＯＮ・ＯＦＦを制御し、前記画像信号は、液晶素子に含まれる液晶層に印加すべき電位差を指定する。画像信号に基づく電位差は、通常、スイッチング素子がＯＮの場合に、前記液晶層に印加される。
【０００４】
このような構造及び駆動方法がとられる液晶表示装置等では、いわゆるシフトレジスタが使用される。このシフトレジスタは、例えば、前記複数の走査線の１本１本に対応する、あるいは、前記マトリクス状配列中の各行に位置付けられる前記スイッチング素子の複数を、各行ごと順次に、ＯＮ又はＯＦＦしていくため等に用いられる。
このような、いわば整然とした液晶素子の駆動があってはじめて、前述した所望の意味内容を持つ画像の表示が可能になるという側面がある。
【０００５】
このような液晶表示装置等としては、例えば特許文献１に開示されているようなものが知られている。
【特許文献１】特許第４０８６０４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、上述のような液晶表示装置等、あるいはシフトレジスタにおいては、次のような問題がある。すなわち、シフトレジスタは、前述の例のように、基本的に、第ｉ行（ｉ＝１，２，…）に対応する選択信号を出力した後、一定の時間経過後、第（ｉ＋１）行に対応する選択信号を出力するという動作を、以後（ｉ＋２）行，（ｉ＋３）行，…に関して繰り返し行う必要がある。
これを実現するための回路構成は様々に考えられ得るが、通常、シフトレジスタは、開始パルスの入力に応じた選択信号（あるいは、より一般的にいえば“出力信号”。以下同じ）の出力、及び、当該開始パルスの一定時間の保持及びその出力、が可能な単位的回路が複数段、縦続接続（カスケード接続）された構成をとる。この場合、その複数段の単位的回路は、例えば、前述したマトリクス状配列中の各行（あるいは、各走査線等）に対応するのが一例である。
【０００７】
このような構成によれば、後段に接続された単位的回路は、前段の単位的回路から供給される前記開始パルス（あるいは、それに基づく何らかの信号出力）の有無に応じて、当該単位的回路自身の選択信号を出力する。つまり、各段間における開始パルスの順送りのタイミングが、例えばクロック信号等の利用によって適当に設定されるなら、選択信号の出力も適当なタイミングで行われることになる。
【０００８】
しかしながら、このような構成においては、前記の開始パルスの保持が相当に困難であるという問題がある。
例えば、前記の特許文献１においては、その〔図５〕等において、前述したようなシフトレジスタの例が開示されているが、このシフトレジスタでは、「信号φ１」の入力タイミングとの関係において、適当な時期に「ｓｔａｒｔ信号ＩＮ」の入力があると（特許文献１の〔図６〕等参照）、それによって「配線容量Ｃ２、Ｃ５」が「ハイレベルに保持される」（以上、「」内は、特許文献１の〔００４８〕等から抜粋。なお、配線容量Ｃ２、Ｃ５を構成する配線それ自体は、それぞれに対応するＴＦＴ（ｎ−ＭＯＳ２０２及び２０５）のゲートに接続されている。前記図５等参照）。
しかし、このような構成では、開始パルスの保持が、実質的にＴＦＴの入力容量によって行われるようになっているため、ノイズに弱いという問題がある。したがって、いったんこの“保持”が乱れるようなことがあると、シフトレジスタ自体が誤動作するおそれもでてくる。
【０００９】
また、特許文献１の技術では、前述した「信号φ１」に加えて、「信号φ２」、「信号ＣＫ１」、「信号¬ＣＫ１」という４系統のクロック信号を用いるので、ノイズの発生する可能性が大きいという問題もある（このようなことと、前述した事項とは、相関的である。即ち、ノイズが発生しやすく、それにより誤動作を招きやすい、というように、両者の効果によって、より好ましくない事態を招来しかねないのである。）。
加えて、特許文献１の技術は、４系統のクロック信号を用いるということから、回路規模が比較的大きくなるという不都合もある。
【００１０】
本発明は、上述した課題の少なくとも一部を解決することの可能な、シフトレジスタ、電気光学装置、及びそれを備えた電子機器を提供することを課題とする。
【課題を解決するための手段】
【００１１】
本発明に係るシフトレジスタは、上述した課題を解決するため、その各々が、開始パルスの入力に応じて出力信号を出力する、複数段の単位回路からなるシフトレジスタであって、前記単位回路の各々は、クロック信号のレベルに応じて、前記開始パルスを当該単位回路内に受け入れるか否かを決定する入力部と、前記開始パルスを当該単位回路内で保持するとともに、後段の前記単位回路のための前記開始パルスを出力するラッチ部と、前記開始パルスのレベルと前記クロック信号のレベルとの関係に応じて、当該単位回路からの前記出力信号をＯＦＦするリセット部と、を含む。
【００１２】
本発明によれば、ラッチ部が、開始パルスを単位回路内で保持することが可能となっているので、前述した従来例におけるようなノイズの影響を極力排除することが可能となり、したがってまた、誤動作の可能性を極力排除することが可能となる。
また、本発明においては、出力信号をＯＦＦするかどうかが、開始パルスとクロック信号との関係に応じて行われるようになっており、前述した従来例のように、クロック信号の系統数を多く設定する必要が必ずしもない。したがって、本発明によれば、ノイズ発生の可能性は極めて低減され、また、回路規模の相対的縮小化も実現可能である。
なお、本発明において「ＯＦＦする」とは、出力信号のレベルがハイ（Ｈｉｇｈ）からロー（Ｌａｗ）へ、又は、その逆へ、となることを意味する。以後、登場する「ＯＮ」、「ＯＦＦ」も同様の意義をもつ。
【００１３】
この発明のシフトレジスタでは、前記リセット部は、前記開始パルス及び前記クロック信号間の論理演算の結果に応じて、前記出力信号をＯＦＦする、ように構成してもよい。
この態様によれば、リセット部の機能、即ち “開始パルスとクロック信号との関係に応じて、出力信号をＯＦＦする”という機能をよりよく実現することができる。また、「論理演算」を実現する回路構成は比較的容易に構成可能であるから、本発明に係るシフトレジスタ全体の回路構成も比較的簡易に構成可能である。
【００１４】
また、本発明のシフトレジスタでは、前記入力部は、そのソースが前記開始パルスを供給する第１配線に接続され、そのゲートが前記クロック信号を供給する第２配線に接続された、第１トランジスタを含み、前記ラッチ部は、その入力端に入力する前記開始パルスのレベルに応じて、その出力端からの前記出力信号のＯＮ又はＯＦＦを決するインバータ素子と、当該インバータ素子に前記開始パルスが供給された時における当該インバータ素子の状態を維持するための状態維持信号を出力する状態維持素子と、を含む、ように構成してもよい。
この態様によれば、上述した本発明に係る作用効果がより実効的に奏される。
【００１５】
この「状態維持信号」概念を含む態様では、前記単位回路のうち、前段に位置付けられる単位回路は、その後段に位置付けられる前記単位回路のための前記開始パルスとして、前記状態維持信号を、当該単位回路に供給する、ように構成してもよい。
この態様によれば、第１段目の単位回路のための開始パルスは、何らかの独立した供給源等から供給されるとしても、第２段目の単位回路のための開始パルスは、第１段目の単位回路で発生した「状態維持信号」が、それとして利用される。以下、同様にして、第Ｐ段目の単位回路のための開始パルスは、第（Ｐ−１）段目の単位回路で発生した「状態維持信号」の利用が図られる。
このように、本態様では、前記「状態維持信号」が、インバータ素子の状態を維持するという機能のほかに、後段の単位回路のための開始パルスとしての機能をももつことになるから、信号利用の効率化、あるいは回路構成の効率化、簡易化が達成可能である。
なお、本態様においては、「状態維持信号を、（後段の）単位回路に供給する」という規定ぶりになっていることから明らかなように、これは当然ながら、状態維持信号それ自体が、開始パルスそのものとして利用されるという態様を含む。ただし、これに代えて又は加えて、場合によっては、状態維持信号“に基づく信号”が、開始パルスとして利用される（例えば、遅延操作等の何らかの操作が「状態維持信号」に加えられる場合を意図している。）、という態様が採用されてもよい。本発明は、かかる態様を積極的に排除しない（即ち、かかる態様も、前記の規定ぶりのうちに特に含まれるものとする。）。
【００１６】
また、前記「状態維持信号」概念を含む態様では更に、前記リセット部は、前記状態維持信号のＯＮ又はＯＦＦを決することを通じて、前記出力信号をＯＦＦする、ように構成してもよい。
この態様によれば、前述したリセット部による出力信号のＯＦＦと、当該リセット部自身による状態維持信号のレベル切り換えとの間に直接的な関連性がもたせられる。このような場合は、そうでない場合と比べて、回路構成をより簡易化する可能性を高める（例えば、リセット部による出力信号のＯＦＦと、状態維持信号のレベル切り換えとが、各々独立に行われる（即ち、リセット部と前記状態維持素子とが各々独立である）態様も想定され得るが（ただし、“独立”とはいっても、状態維持信号と出力信号との何らかの関連性は必要になる）、そのような場合に比べて、リセット部自身が、いわば状態維持素子の面倒をも見るという態様の方が、回路構成はより簡易化する可能性が高まるということである。）。
【００１７】
また、前記「インバータ素子」あるいは「状態維持素子」等を含む態様では、前記インバータ素子は、そのゲートが前記第１トランジスタのドレインに接続され、そのソースが前記出力信号を出力するための第３配線に接続された第２トランジスタ（２）と、そのドレインが電源線に接続され、そのソースが前記第３配線に接続され、かつ、そのドレイン及びゲートについてダイオード接続された第３トランジスタ（６）と、を含み、前記状態維持素子は、そのゲートが前記第３配線に接続され、そのソースが前記第２トランジスタのゲートに接続された第４トランジスタ（３）と、そのドレインが前記電源線に接続され、そのソースが前記第４トランジスタのソースに接続され、かつ、そのドレイン及びゲートについてダイオード接続された第５トランジスタ（７）と、を含む、ように構成してもよい。
この態様によれば、「インバータ素子」及び「状態維持素子」が、各種トランジスタによって好適に構成されるので、上述した本発明に係る作用効果がより実効的に奏される。なお、かかる態様の更なる具体化した形態については、後述する実施形態においてより詳細に説明される。
【００１８】
この態様では、前記リセット部は、そのゲートが前記第２配線に接続された第６トランジスタ（５）と
そのゲートが前記第１配線に接続され、そのドレインが前記第２トランジスタのソースに接続され、かつ、そのソースが前記第６トランジスタのドレインに接続された第７トランジスタ（４）と、を含む、ように構成してもよい。
この態様によれば、「リセット部」が、各種トランジスタによって好適に構成されるので、上述した本発明に係る作用効果がより実効的に奏される。なお、かかる態様の更なる具体化した形態については、後述する実施形態においてより詳細に説明される。
【００１９】
さらに、前二様の態様（即ち、「インバータ素子」等、あるいは「リセット部」が各種トランジスタを含む態様）では、前記クロック信号とは異なる系統のクロック信号を供給する第４配線と、
そのゲートが前記第４配線に、そのソースが前記複数段の単位回路のうち最前段に位置付けられる単位回路に係る前記第１配線に、そのドレインが前記複数段の単位回路のうち最後段に位置付けられる単位回路内に含まれる前記第２トランジスタのゲートに接続された第８トランジスタ（１１）と、を更に備え、前記単位回路の各々は、そのゲートが前記第４配線に接続された第９トランジスタ（８）と、そのソースが前記第９トランジスタのドレインに接続され、そのドレインが前記第４トランジスタのゲートに接続された第１０トランジスタ（９）と、そのゲートが前記第４配線に、そのドレインが前記第２トランジスタのゲートに、かつ、そのソースが当該単位回路の後段に位置付けられる単位回路内に含まれる前記第２トランジスタのゲートに、接続された第１１トランジスタ（１０）と、を含み、前記第１０トランジスタのゲートは、前記第１１トランジスタのソースに接続され、かつ、前記第８トランジスタのソースは、前記最後段に位置付けられる単位回路内に含まれる前記第１０トランジスタのゲートに接続されている、ように構成してもよい。
この態様によれば、前記第４配線と第８から第１１トランジスタとの設置によって、いわゆる逆スキャンが可能になる。なお、かかる態様の更なる具体化した形態については、後述する実施形態においてより詳細に説明される。
【００２０】
あるいは、上述した各種のトランジスタを含む態様では、前記第１トランジスタから、前記第５、第７、又は第１１トランジスタまでのすべては、ｎ型及びｐ型のいずれか一方のみである、ように構成してもよい。
この態様によれば、本発明に係るシフトレジスタを構成する、すべてのトランジスタが、ｎ型及びｐ型のいずれか一方のみであることになるので、その製造が極めて容易かつ確実に行われ得る。このことは、仮に、ｎ型及びｐ型のトランジスタが混在するシフトレジスタを製造しなければならない場合と比較すると明らかである。
【００２１】
一方、本発明に係る電気光学装置は、上述した課題を解決するため、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して配置された複数の画素回路と、前記複数の走査線を順次に又は適当な方法で選択する走査線駆動回路と、前記複数のデータ線を順次に又は適当な方法で選択し、該データ線に画像信号を供給するデータ線駆動回路と、を備え、前記走査線駆動回路及び前記データ線駆動回路のすくなくとも一方は、上述した各種のシフトレジスタのうちのいずれか一種のシフトレジスタを含む。
【００２２】
本発明の電気光学装置は、誤動作のおそれが少なく、ノイズの発生可能性が低減され、回路規模が小さい等の各種効用をもつ「シフトレジスタ」を備えることから、当該電気光学装置においては、適切に動作することが可能であり、あるいは、ダウンサイジング化することが可能になる、といった利点が享受される。
なお、本発明にいう「電気光学装置」は、例えば、第１及び第２電極、並びに、これら電極に挟持され、所定の電圧又は電流が供給されることによってその光学的特性が変化する電気光学物質、等からなる電気光学素子が、前記「画素回路」の一例として含まれるようなもの、を含む。ここで「電気光学物質」には、例えば、液晶であり、あるいは、有機ＥＬ素子、等々が該当する。
この構成では、例えば前記電気光学物質に液晶が含まれる場合、第１及び第２電極によって当該液晶に与えられる電位差の大きさに応じて、その透過率が変化することをもって、その光学的特性が変化するということになる。
なお、かかる態様の更なる具体化した形態については、後述する実施形態においてより詳細に説明される。
【００２３】
一方、本発明に係る電子機器は、上述した課題を解決するため、上述した電気光学装置を備える。
本発明によれば、上述した電気光学装置を備えてなるので、前記同様、適切に動作することが可能であり、あるいは、ダウンサイジング化することが可能になる、といった利点が享受される。
【発明を実施するための最良の形態】
【００２４】
以下では、本発明に係る実施の形態について図１及び図２を参照しながら説明する。本実施形態では、本発明に係る電気光学装置として、電気光学物質に液晶を用いた液晶装置を一例にとって説明する。
なお、ここに言及した図１及び図２に加え、以下で参照する各図面（図３等のタイミングチャートを含む。）においては、各部の寸法の比率が実際のものとは適宜に異ならせてある場合がある。
【００２５】
＜第１実施形態＞
第１実施形態に係る液晶装置１は、主要部として液晶パネルＡＡを備える。液晶パネルＡＡは、スイッチング素子として薄膜トランジスタ（以下、「ＴＦＴ」と称することがある。）を形成した素子基板と対向基板とを互いに電極形成面を対向させて、かつ、一定の間隙を保って貼付し、この間隙に液晶が挟持されている。
【００２６】
図１は、液晶装置１の全体構成を示すブロック図である。この液晶装置１は、液晶パネルＡＡ、タイミング発生回路３００及び画像処理回路４００を備える。液晶パネルＡＡは、その素子基板上に画像表示領域Ａ、走査線駆動回路１００、データ線駆動回路２００、サンプリング回路ＳＰ及び画像信号供給線Ｌ１〜Ｌ３を備える。
この液晶装置１に供給される入力画像データＤは、例えば、３ビットパラレルの形式である。
タイミング発生回路３００は、入力画像データＤに同期してＹクロック信号ＹＣＫ、反転Ｙクロック信号／ＹＣＫ、Ｘクロック信号ＸＣＫ、反転Ｘクロック信号／ＸＣＫ、Ｙ転送開始パルスＹＳＰ、及びＸ転送開始パルスＸＳＰを生成して、走査線駆動回路１００及びデータ線駆動回路２００に供給する。また、タイミング発生回路３００は、画像処理回路４００を制御する各種のタイミング信号を生成し、これを出力する。
【００２７】
ここで、Ｙクロック信号ＹＣＫは、走査線２を選択する期間等を特定し、反転Ｙクロック信号／ＹＣＫはＹクロック信号ＹＣＫの論理レベルを反転したものである。Ｘクロック信号ＸＣＫは、データ線３を選択する期間等を特定し、反転Ｘクロック信号／ＸＣＫはＸクロック信号ＸＣＫの論理レベルを反転したものである。
また、Ｙ転送開始パルスＹＳＰは走査線２の選択開始を指示するパルスであり、一方、Ｘ転送開始パルスＸＳＰはデータ線３の選択開始を指示するパルスである。
なお、Ｙクロック信号ＹＣＫ、反転Ｙクロック信号／ＹＣＫ、及びＹ転送開始パルスＹＳＰに関しては、後において更に詳しく述べられる。
【００２８】
画像処理回路４００は、入力画像データＤに、液晶パネルの光透過特性を考慮したガンマ補正等を施した後、ＲＧＢ各色の画像データをＤ／Ａ変換して、画像信号４０Ｒ、４０Ｇ、４０Ｂを生成して液晶パネルＡＡに供給する。
【００２９】
画像表示領域Ａには、図１に示すように、そのそれぞれがＸ方向に沿って延在する、ｍ本の走査線２（ｍは２以上の自然数）が、Ｙ方向に沿って平行に並ぶように配列されている。他方、そのそれぞれがＹ方向に沿って延在する、ｎ本のデータ線３（ｎは２以上の自然数）は、Ｘ方向に沿って平行に並ぶように配列されている。そして、走査線２とデータ線３との交差付近においては、ＴＦＴ５０のゲートが走査線２に接続される一方、ＴＦＴ５０のソースがデータ線３に接続されるとともに、ＴＦＴ５０のドレインが画素電極６に接続される。
各画素回路は、画素電極６と、対向基板に形成される対向電極と、これら両電極間に挟持された液晶とによって構成される。この結果、走査線２とデータ線３との各交差に対応して、画素回路はマトリクス状に配列されることとなる。
【００３０】
また、ＴＦＴ５０のゲートが接続される各走査線２には、走査信号Ｙ１、Ｙ２、…、Ｙｍが、パルス的に線順次で印加されるようになっている。このため、ある走査線２に走査信号が供給されると、当該走査線に接続されるＴＦＴ５０がオンするので、データ線３から所定のタイミングで供給される画像信号Ｘ１、Ｘ２、…、Ｘｎは、対応する画素回路に順番に書き込まれた後、所定の期間保持されることとなる。
【００３１】
各画素回路に印加される電圧レベルに応じて液晶分子の配向や秩序が変化するので、光変調による階調表示が可能となる。例えば、液晶を通過する光量は、ノーマリーホワイトモードであれば、印加電圧が高くなるにつれて制限される一方、ノーマリーブラックモードであれば、印加電圧が高くなるにつれて緩和されるので、液晶装置１全体では、画像信号に応じたコントラストを持つ光が各画素毎に出射される。このため、所定の意味内容を持つ画像が表示可能となる。
なお、画素電極６と対向電極との間に形成される液晶容量と並列に付加される蓄積容量５１は、保持された画像信号がリークするのを防ぐ。例えば、画素電極６の電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量５１により保持されるので、保持特性が改善される結果、高コントラスト比が実現されることとなる。
【００３２】
データ線駆動回路２００は、Ｘ転送開始パルスＸＳＰが入力されるとＸクロック信号ＸＣＫに同期して順次アクティブとなるサンプリング信号ＳＲ１〜ＳＲｎを生成する。サンプリング回路ＳＰは、ｎ個のスイッチＳＷ１〜ＳＷｎを備える。各スイッチＳＷ１〜ＳＷｎは、ＴＦＴによって構成されている。
ゲートに供給される各サンプリング信号ＳＲ１〜ＳＲｎが順次アクティブになると、各スイッチＳＷ１〜ＳＷｎが順次オン状態となる。すると、画像信号供給線Ｌ１〜Ｌ３を介して供給される画像信号４０Ｒ、４０Ｇ、４０Ｂがサンプリングされ、各データ線３に順次供給される。なお、サンプリング回路ＳＰをデータ線駆動回路２００に含めてもよいことは勿論である。
【００３３】
走査線線駆動回路１００は、より詳細には、図２に示すように、複数段の単位シフト回路ＳＲ１，ＳＲ２，…，ＳＲｍからなるシフトレジスタ１０１を含んで構成される。
これら単位シフト回路ＳＲ１，ＳＲ２，…，ＳＲｍの各々は、“Ｔｒ１”〜“Ｔｒ７”と名付けられたトランジスタと、これらトランジスタＴｒ１〜Ｔｒ７間を適当に接続する配線を含む。以下、図中左端に示されている単位シフト回路ＳＲ１を参照しながら、これらについて説明する。
【００３４】
トランジスタＴｒ１（本発明にいう「第１トランジスタ」の一例に該当する。）は、そのソースが、前述したＹ転送開始パルスＹＳＰを供給する配線（以下、「開始パルス線」ということがある。）に接続され、そのゲートが、前述したＹクロック信号ＹＣＫを供給する配線（以下、「クロック信号線」ということがある。）に接続されている。
トランジスタＴｒ２（本発明にいう「第２トランジスタ」の一例に該当する。）は、そのゲートが前記トランジスタＴｒ１のドレインに接続され、そのソースが走査信号Ｙ１を出力するための走査線２に接続されている。また、トランジスタＴｒ２のドレインは接地されている。
なお、前記にいう、開始パルス線、クロック信号線、及び、走査線２は、それぞれ、本発明にいう「第１配線」、「第２配線」及び「第３配線」の一例に該当する（なお、「第２配線」については、後においても改めて触れられる。）
【００３５】
トランジスタＴｒ３（本発明にいう「第４トランジスタ」の一例に該当する。）は、そのゲートが走査線２に接続されている。このことと、前記のトランジスタＴｒ２に関する結線態様との関係から、結局、トランジスタＴｒ３のゲートは、走査線２を媒介とするかのようにして、トランジスタＴｒ２のソースに接続されているということになる（図２参照）。
他方、トランジスタＴｒ３のソースは、図２のノードＡ１付近の結線態様によって端的に示されているように、前記トランジスタＴｒ２のゲートに接続されている。また、トランジスタＴｒ３のドレインは接地されている。
【００３６】
トランジスタＴｒ６（本発明にいう「第３トランジスタ」の一例に該当する。）は、そのドレインが電源線ＶＤＤに接続され、そのソースが走査線２に接続されている。このうちの後者と、前記のトランジスタＴｒ２及びＴｒ３に関する結線態様との関係から、結局、トランジスタＴｒ６のソースは、トランジスタＴｒ２のソース、及び、トランジスタＴｒ３のゲートに共通接続されているということになる。
また、このトランジスタＴｒ６は、図２に示すように、そのドレイン及びゲートについてダイオード接続されている。
以上の構成により、トランジスタＴｒ６は、前述のトランジスタＴｒ２とともに、一種のインバータ素子を構成する。すなわち、図２のトランジスタＴｒ６及びＴｒ２の構成によれば、ノードＡ１の電位が上昇すれば、ノードＢ１の電位は下降し、その逆に、ノードＡ１の電位が下降すれば、ノードＢ１の電位は上昇することになるが、ここで仮に、ノードＡ１の側を入力端、ノードＢ１の側を出力端とみなせば、これらトランジスタＴｒ６及びＴｒ２の一体は、一種のインバータ素子であるとみることが可能である。
【００３７】
トランジスタＴｒ７（本発明にいう「第５トランジスタ」の一例に該当する。）は、そのドレインが電源線ＶＤＤに接続され、そのソースがトランジスタＴｒ３のソースに接続されている。
また、このトランジスタＴｒ７は、図２に示すように、そのドレイン及びゲートについてダイオード接続されている。
以上の構成により、トランジスタＴｒ７は、前述のトランジスタＴｒ３とともに、一種のインバータ素子を構成する。その根拠は、前述のトランジスタＴｒ６及びＴｒ２の場合と同様である。すなわち、この場合は、前述の場合と逆に、ノードＢ１の側を入力端、ノードＡ１の側を出力端とみなせば、これらトランジスタＴｒ７及びＴｒ３の一体は、一種のインバータ素子であるとみることが可能である。
なお、本発明の用語に関して言えば特に、この、トランジスタＴｒ７及びＴｒ３からなるインバータ素子（あるいは、トランジスタＴｒ３単独）は、本発明にいう「状態維持素子」の一例を構成する。また、この場合において、出力端とみなされたノードＡ１の側に出力される信号は、本発明にいう「状態維持信号」の一例を構成する。
【００３８】
トランジスタＴｒ５（本発明にいう「第６トランジスタ」の一例に該当する。）は、そのゲートがクロック信号線に接続されている。また、トランジスタＴｒ５のソースは、接地されている。
トランジスタＴｒ４（本発明にいう「第７トランジスタ」の一例に該当する。）は、そのゲートが開始パルス線に接続され、そのドレインが前記第２トランジスタのソースに接続され、かつ、そのソースがトランジスタＴｒ５のドレインに接続されている。
以上の構成により、これらトランジスタＴｒ４及びＴｒ５は、Ｙ転送開始パルスＹＳＰ及びＹクロック信号ＹＣＫのレベルに応じて、その算出値を出力する論理演算素子、特に負論理積値を出力する論理演算素子を構成する。例えば、Ｙ転送開始パルスＹＳＰ及びＹクロック信号ＹＣＫがともにＨレベルにあるときには、これらトランジスタＴｒ４及びＴｒ５からなる論理演算素子は、Ｌレベルの信号を出力することになる。
【００３９】
なお、図２から明らかなように、上述したトランジスタＴｒ１〜Ｔｒ７はすべて、ｎ型で構成されている。
【００４０】
以上が、単位シフト回路ＳＲ１の構成であるが、残る単位シフト回路ＳＲ２，ＳＲ３，…，ＳＲｍについても、基本的には当該構成と同様の構成がとられる。
ただし、これら２段目以降の単位シフト回路ＳＲ２，ＳＲ３，…，ＳＲｍにおいては、１段目の単位シフト回路ＳＲ１における“開始パルス線”と同じ意味の、開始パルス線は存在しない。例えば、２段目の単位シフト回路ＳＲ２をみるとわかるように、そのトランジスタＴｒ１のソースには、１段目の単位シフト回路ＳＲ１のトランジスタＴｒ３のソースが接続されている。以後、３段目、４段目、…の各単位シフト回路ＳＲ３，ＳＲ４，…についても同様である。一般的な表現によれば、Ｐ段目の単位シフト回路ＳＲ（Ｐ）内のトランジスタＴｒ１のソースには、（Ｐ−１）段目の単位シフト回路ＳＲ（Ｐ−１）のトランジスタＴｒ３のソースが接続されているということになる。
結局、これら単位シフト回路ＳＲ２，ＳＲ３，…，ＳＲｍにおける“開始パルス線”は、前述した状態維持信号を供給する信号線が、それに該当するということになる。
【００４１】
また、２段目以降の単位シフト回路ＳＲ２，ＳＲ３，…，ＳＲｍのうち、偶数段目の単位シフト回路ＳＲ（２ｐ）（ｐは自然数）に関しては、クロック信号線に関する相違もある。例えば、２段目の単位シフト回路ＳＲ２をみるとわかるように、トランジスタＴｒ１のゲート、あるいは、トランジスタＴｒ５のゲートに接続されるのは、前記クロック信号線ではなく、反転Ｙクロック信号／ＹＣＫを供給する配線（以下、「反転クロック信号線」ということがある。）に接続されている。以後、４段目、６段目、…の各単位シフト回路ＳＲ４，ＳＲ６，…についても同様である（ただし、不図示）。なお、奇数段目の単位シフト回路ＳＲ（２ｐ−１）に関しては、上述した１段目の単位シフト回路ＳＲ１と同様である（図２では、“３段目”のみが図示されている。）。
なお、これに関連して、本発明にいう「第２配線」は、ここに述べた「反転クロック信号線」、及び、前述した「クロック信号線」の両者を含む概念である。更に、これに関連して、本発明にいう「クロック信号」は、第１実施形態でいうＹクロック信号ＹＣＫ、及び、反転Ｙクロック信号／ＹＣＫのいずれをも含む概念である。
【００４２】
以上の相違を含みつつ、第１実施形態に係るシフトレジスト１０１は、上述した各単位シフト回路ＳＲ１，ＳＲ２，…，ＳＲｍが、前記の状態維持信号を供給する信号線を介した接続を含むかたちで、縦続接続（カスケード接続）されて構成される。
【００４３】
次に、以上に述べた第１実施形態に係る液晶装置１の作用（特に、シフトレジスタ１０１の動作の一例）及び効果について、既に参照した図１及び図２に加えて、図３のタイミングチャートを参照しながら説明する。
【００４４】
まず、図３における期間Ｔａは、各単位シフト回路ＳＲ１，ＳＲ２，…，ＳＲｍからの出力である走査信号Ｙ１，Ｙ２，…，ＹｍのすべてをＬレベルとするリセット期間である。
すなわち、Ｙクロック信号ＹＣＫが立ち上る前に、Ｙ転送開始パルスＹＳＰがＬレベルになると、Ｙクロック信号ＹＣＫがＨレベルになれば、奇数段目の単位シフト回路ＳＲ（２ｐ−１）の走査信号Ｙ１，Ｙ３，…，Ｙ（２ｐ−１），…はＬレベルとなり、反転Ｙクロック信号／ＹＣＫがＨレベルになれば、偶数段目の単位シフト回路ＳＲ（２ｐ）の走査信号Ｙ２，Ｙ４，…，Ｙ（２ｐ），…はＬレベルとなる。
【００４５】
次に、期間Ｔｂにおいては、Ｙ転送開始パルスＹＳＰが従前のＬレベルを維持しながら、Ｙクロック信号ＹＣＫがＨレベルとなる。そうすると、単位シフト回路ＳＲ１内のトランジスタＴｒ１はＯＮとなり、これに応じて、ノードＡ１はＬレベルとなり、同回路ＳＲ１内のトランジスタＴｒ２はＯＦＦとなる（以下では、単位シフト回路ＳＲ１内の事象について説明するので、煩雑さを避けるため、暫くの間、ここに述べたような「単位シフト回路ＳＲ１内の…」という文言は省略する。）。そして、ノードＡ１がＬレベルとなることから、トランジスタＴｒ２及びＴｒ６からなるインバータ素子の作用によって、ノードＢ１は、Ｈレベルとなる。すなわち、走査信号Ｙ１がＨレベルとなる。以上により、図１の画像表示領域Ａ内における第１行目の走査線２に対応するＴＦＴ５０のすべては一斉にＯＮとなる。
【００４６】
この際、ノードＢ１がＨレベルになることに応じて、トランジスタＴｒ３はＯＮとなる。あるいは、このトランジスタＴｒ３と、トランジスタＴｒ７からなるインバータ素子の作用によって、ノードＡ１はＬレベルとなる。
いずれにせよ、このようなことから、前述において、ＬレベルとなったノードＡ１の状態は、トランジスタＴｒ３、あるいはこれを含むインバータ素子によって好適に保持されることになる。
【００４７】
次に、期間Ｔｃにおいては、Ｙクロック信号ＹＣＫがＬレベルに反転し、それにやや遅れて、Ｙ転送開始パルスＹＳＰがＨレベルに反転する。後者により、トランジスタＴｒ４はＯＮとなるが、前者により、トランジスタＴｒ５はＯＦＦとなるから、ノードＡ１は、トランジスタＴｒ３の作用により、依然、Ｌレベルに維持されることになり、したがって、走査信号Ｙ１はなおＨレベルを維持する。
【００４８】
以上によると、この期間Ｔｃ及び前記の期間ＴｂにおけるトランジスタＴｒ３（あるいは、これとトランジスタＴｒ７からなるインバータ素子）の出力は、トランジスタＴｒ２及びＴｒ６からなるインバータ素子の状態を維持する状態維持信号として機能しているみることが可能である。言い換えると、これら、トランジスタＴｒ２，Ｔｒ３，Ｔｒ６，及びＴｒ７は、一種のラッチ回路を構成しているとみることができる。
【００４９】
次に、期間Ｔｄにおいては、Ｙクロック信号ＹＣＫが再びＨレベルに反転する。そうすると、このＨレベルのＹクロック信号ＹＣＫと、従前からＨレベルを維持するＹ転送開始パルスＹＳＰとの負論理積が、トラジスタＴｒ４及びＴｒ５によってとられることになり、その結果、ノードＢ１はＬレベルとなり、トランジスタＴｒ３はＯＦＦとなる。また、ノードＢ１がＬレベルとなることから、走査信号Ｙ１はＬレベルとなる。
以上により、走査信号Ｙ１は、クロック信号ＹＣＫの１周期分だけＨレベルとなることになる。
なお、以上の動作態様から、トランジスタＴｒ４及びＴｒ５は、出力信号たる走査信号Ｙ１の出力をリセットするための一種のリセット回路を構成しているとみることができる。
【００５０】
以上における期間Ｔｃ及びＴｄにおいては、第２段目の単位シフト回路ＳＲ２も動作を開始する。
まず、期間Ｔｃにおいては、前述のように、単位シフト回路ＳＲ１内のトランジスタＴｒ３の作用により、ノードＡ１はＬレベルに維持されるが、この際、Ｙ反転クロック信号／ＹＣＫがＨレベルになると、２段目の単位シフト回路ＳＲ２内のトランジスタＴｒ１はＯＮとなり、これに応じて、ノードＡ２はＬレベルとなり、同回路ＳＲ２内のトランジスタＴｒ２はＯＦＦとなる。
したがって、前述の単位シフト回路ＳＲ１の場合と同様、単位シフト回路ＳＲ２内のトランジスタＴｒ２及びＴｒ６からなるインバータ素子の作用によって、同回路ＳＲ２内のノードＢ１は、Ｈレベルとなる。すなわち、走査信号Ｙ２がＨレベルとなる。以上により、図１の画像表示領域Ａ内における第２行目の走査線２に対応するＴＦＴ５０のすべては一斉にＯＮとなる。
【００５１】
ここではつまり、前述した状態維持信号と２段目の単位シフト回路ＳＲ２との関係が、Ｙ転送開始パルスＹＳＰと１段目の単位シフト回路ＳＲ１との関係と同等とみなすことができる。つまり、状態維持信号が、２段目の単位シフト回路ＳＲ２のための“開始パルス”となっている。
【００５２】
次に、期間Ｔｄにおいては、Ｙ反転クロック信号／ＹＣＫがＬレベルに反転するが、この際には、前述した、期間Ｔｃにおける１段目の単位シフト回路ＳＲ１の動作の場合と同様の動作が、２段目の単位シフト回路ＳＲ２において行われる。すなわち、単位シフト回路ＳＲ２内のノードＡ１は、同回路ＳＲ２内のトランジスタＴｒ３の作用により、依然、Ｌレベルに維持されているので、走査信号Ｙ２はなおＨレベルを維持する。
【００５３】
以降の動作についても同様である。すなわち、この期間Ｔｄに続く期間においては、反転Ｙクロック信号／ＹＣＫが再びＨレベルに反転するが、これに応じて、当該反転Ｙクロック信号／ＹＣＫと前記状態維持信号の負論理積が、単位シフト回路ＳＲ２内のトラジスタＴｒ４及びＴｒ５によってとられることになり、その結果、同回路ＳＲ２内のノードＢ１はＬレベルとなり、トランジスタＴｒ３はＯＦＦとなる。そして、走査信号Ｙ２はＬレベルとなる。
なお、期間Ｔｄにおいては、前述のように、第１段目の単位シフト回路ＳＲ１内のノードＢ１はＬレベルとなっているので、トランジスタＴｒ３及びＴｒ７からなるインバータ素子の作用によって、ノードＡ１、あるいは前記状態維持信号のレベルは、Ｈレベルとなっている。走査信号Ｙ２がＬレベルとなるのは、このためである。
【００５４】
以上の動作は、続く第３段目以降の単位シフト回路ＳＲ３，ＳＲ４，…，ＳＲｍについて同様に行われることになる。そして、これにより、図１の画像表示領域Ａ内における各走査線２は、図中上から順番に選択されていくことになり、これに応じて、当該各走査線２に対応するＴＦＴ５０がＯＮとされ、さらに、前記データ線駆動回路２００等の作用によって、当該ＴＦＴ５０に対応する画素電極６に、所定の画像信号に応じた電位が供給されていくことになる。
【００５５】
以上述べた液晶装置１、あるいはシフトレジスタ１０１によれば、次のような効果が奏される。
（１）  まず、第１実施形態に係る液晶装置１、あるいはシフトレジスタ１０１によれば、上述のように、一種のラッチ回路と呼びうるトランジスタＴｒ２，Ｔｒ３，Ｔｒ６，及びＴｒ７によって、“開始パルス”を単位シフト回路ＳＲ１，ＳＲ２，…，ＳＲｍ内で好適に保持することが可能となっているので、例えば当該シフトレジスタ１０１の動作中、その内部で発生し、あるいはその外部から進入したノイズの影響を受けて、その“開始パルス”の保持が中断されるなどという事象が殆ど発生しない。したがって、第１実施形態に係る液晶装置１、あるいはシフトレジスタ１０１が誤動作する、などといった事態も殆ど発生することがない。
【００５６】
（２）  また、第１実施形態に係る液晶装置１、あるいはシフトレジスタ１０１によれば、ある１個の単位シフト回路から出力された走査信号をＯＦＦするかどうかが、“開始パルス”とＹクロック信号ＹＣＫ又は反転Ｙクロック信号／ＹＣＫとの関係に応じて、換言すれば、上述のように、一種のリセット回路と呼びうるトランジスタＴｒ４及びＴｒ５によって、好適に行われるようになっている。これにより、第１実施形態においては、例えば、従来例のように、クロック信号の系統数を多く設定する必要が必ずしもなく、したがって、ノイズ発生の可能性は極めて低減され、また、回路規模の相対的縮小化も実現可能である。
【００５７】
（３）  さらに、第１実施形態に係る液晶装置１、あるいはシフトレジスタ１０１では、前述したラッチ回路、リセット回路等と前記Ｙ転送開始パルスＹＳＰ、状態維持信号等の出力・入力関係等が、最も好適に構成された例の１つが提供されているということができる。このことは、例えば、図２の回路例が、前記状態維持信号が、ノードＡ１，Ａ２，…，Ａｍの電位を維持するという機能のみならず、後段の単位シフト回路の開始パルスとしても機能するといった複合目的の下に使用されていたり、あるいは、前記のリセット回路が状態維持信号のレベル切り替えと走査信号のＯＦＦとをいわば共通に司っている、といったことが可能な回路例として構成されていることにもあらわれている。
このようなことにより、第１実施形態によれば、信号利用の効率化、回路構成の簡易化、等が達成される。
【００５８】
（４）  加えて、第１実施形態に係るシフトレジスタ１０１は、図２からも明らかなように、それを構成するトランジスタＴｒ１〜Ｔｒ７のすべてが、ｎ型で構成されている。したがって、例えばｎ型とｐ型のトランジスタが混在するなどという場合に比べて、当該シフトレジスタ１０１の製造は、容易かつ確実に行われ得る。
なお、このような事情は、いわば逆の側面から眺めることもできる。すなわち、第１実施形態に係るシフトレジスタ１０１が、上述のようなラッチ回路、リセット回路等を含む構成を備え、かつ当該構成に基づく上述のような動作を行うからこそ、当該シフトレジスタ１０１を構成するトランジスタのすべてを、ｎ型に一致させるということができる、ということが可能なのである。つまり、シフトレジスタ１０１を構成するトランジスタＴｒ１〜Ｔｒ７のすべてがｎ型であるという事実は、当該シフトレジスタ１０１それ自体によって奏される効果の１つであると捉えることができる。
【００５９】
＜第２実施形態＞
以下では、本発明の第２の実施形態に係る液晶装置、特にそれを構成するシフトレジスタ１０２について、図４及び図５を参照しながら説明する。なお、第２実施形態に係る液晶装置の構成等については、第１実施形態と同様であるので、重複する部分についての説明は簡略化し、あるいは適宜省略する。
【００６０】
第２実施形態のシフトレジスタ１０２は、図４に示すように、第１実施形態のシフトレジスタ１０１に含まれるトランジスタＴｒ１〜Ｔｒ７に加えて、“Ｔｒ８”〜“Ｔｒ１１”と名付けられたトランジスタと、これらトランジスタＴｒ１〜Ｔｒ１１間を適当に接続する配線等を含む。この点が、両者間の主な相違点である。
また、第２実施形態のシフトレジスタ１０２では、Ｙクロック信号ＹＣＫ及び反転Ｙクロック信号／ＹＣＫに加えて、第２クロック信号ＹＣＫ２及び第２反転クロック信号／ＹＣＫ２が利用される。これに応じて、当該シフトレジスタ１０２は、図４に示すように、それらの信号を供給するための第２クロック信号線及び第２反転クロック信号線を備えている。
【００６１】
なお、図４における「ＹＣＫ１」及び「／ＹＣＫ１」（特に「１」の付加）という表示は、それぞれ、第１実施形態における“Ｙクロック信号ＹＣＫ”及び“反転Ｙクロック信号／ＹＣＫ”に相当する。このような表示の変更は、第２実施形態において、いま述べたような「第２…」のクロック信号等という新たな系統が付け加えられていることに対応するものであり、これら「１」及び「２」間の区別を明確にするという意義をもつに過ぎない。その実質は、第１実施形態における“Ｙクロック信号ＹＣＫ”及び“反転Ｙクロック信号／ＹＣＫ”と何ら異ならない（ＹＣＫ＝ＹＣＫ１，／ＹＣＫ＝／ＹＣＫ１）。
また、これに関連して、本発明にいう「第４配線」は、上に述べた「第２クロック信号線」、及び、「第２反転クロック信号線」の両者を含む概念である。更に、これに関連して、本発明にいう「異なる系統のクロック信号」は、第２実施形態でいう、第２クロック信号ＹＣＫ２、及び、第２反転クロック信号／ＹＣＫ２のいずれをも含む概念である。
【００６２】
以下、図中左端に示されている単位シフト回路ＳＲ１を参照しながら、特にトランジスタＴｒ８〜Ｔｒ１１について説明する。
なお、トランジスタＴｒ１〜Ｔｒ７に関する結線態様だけを抽出してみれば、それは上記第１実施形態と何ら変わりはない。
【００６３】
トランジスタＴｒ８（本発明にいう「第９トランジスタ」の一例に該当する。）は、そのゲートが第２反転クロック信号線に接続されている。また、トランジスタＴｒ８のソースは接地されている。
トランジスタＴｒ９（本発明にいう「第１０トランジスタ」の一例に該当する。）は、そのソースが前記トランジスタＴｒ８のドレインに接続され、そのドレインがトランジスタＴｒ３のゲートに接続されている。
トランジスタＴｒ１０（本発明にいう「第１１トランジスタ」の一例に該当する。）は、そのゲートが前記第２反転クロック信号線に、そのドレインがトランジスタＴｒ２のゲートに、かつ、そのソースが当該単位シフト回路ＳＲ１の後段に位置付けられる２段目の単位シフト回路ＳＲ２内に含まれるトランジスタＴｒ２のゲートに、接続されている。
【００６４】
以上が単位シフト回路ＳＲ１の構成であるが、残る単位シフト回路ＳＲ２，ＳＲ３，…，ＳＲｍについても、基本的には当該構成と同様の構成がとられる。
なお、２段目以降の単位シフト回路ＳＲ２，ＳＲ３，…，ＳＲｍにおいては、“開始パルス”が、トランジスタＴｒ３の出力として得られることも、上記第１実施形態と同様である。
また、偶数段目の単位シフト回路ＳＲ２，ＳＲ３，…，ＳＲｍと、奇数段目の単位シフト回路ＳＲ（２ｐ−１）との間に、第２クロック信号線、又は、第２反転クロック信号線との結線態様につき相違があることも、上記第１実施形態と同様である。すなわち、偶数段目の単位シフト回路ＳＲ（２ｐ）のトランジスタＴｒ８及びＴｒ１０は、第２クロック信号線に接続され、奇数段目の単位シフト回路ＳＲ（２ｐ−１）のそれらは、第２反転クロック信号線に接続されている。
【００６５】
ただし、全単位シフト回路ＳＲ１，ＳＲ２，…，ＳＲｍのうち、最後段の単位シフト回路ＳＲｍを除く、各単位シフト回路ＳＲ１，ＳＲ２，…，ＳＲ（ｍ−１）内のトランジスタＴｒ９のゲートは、当該単位シフト回路ＳＲ１，ＳＲ２，…，ＳＲ（ｍ−１）内のトランジスタＴｒ１０のソースに接続されている。このことは、そのようなトランジスタＴｒ９のゲートが、当該単位シフト回路ＳＲ１，ＳＲ２，…，又はＳＲ（ｍ−１）の後段に位置する単位シフト回路ＳＲ２，ＳＲ３，…，又はＳＲｍ内のトランジスタＴｒ２のゲートに接続されていることを意味する（前述のように、単位シフト回路ＳＲ１、ＳＲ２，…内のトランジスタＴｒ１０のソースは、その後段に位置する単位シフト回路ＳＲ２，ＳＲ３，…内のトランジスタＴｒ２のゲートに接続されているからである。）。
【００６６】
以上に加え、第２実施形態では更に、トランジスタＴｒ１１（本発明にいう「第８トランジスタ」の一例に該当する。）が備えられている（図４中左端参照）。このトランジスタＴｒ１１のゲートは、第２クロック信号線に接続されている。また、トランジスタＴｒ１１のソースは、第１段目の単位シフト回路ＳＲ１に係る開始パルス線に、そのドレインは、最後段の単位シフト回路ＳＲｍ内に含まれるトランジスタＴｒ２のゲートに接続されている。
さらに、このトランジスタＴｒ１１のソースは、最後段の単位シフト回路ＳＲｍ内のトランジスタＴｒ９のゲートに接続されている。これにより結局、前述したことと併せ、シフトレジスタ１０２におけるトランジスタＴｒ９のゲートは、最後段の単位シフト回路ＳＲｍに関しては、トランジスタＴｒ１１を介して、Ｙ転送開始パルスＹＳＰを供給する開始パルス線に接続され、残る単位シフト回路ＳＲ（ｍ−１），ＳＲ（ｍ−２），…，１に関しては、その後段に位置するトランジスタＴｒ２のゲート、即ち当該回路内それぞれのノードＡ（ｍ−１），Ａ（ｍ−２），…，Ａ１に接続されている、ということになる。
【００６７】
次に、以上に述べた第２実施形態に係る液晶装置の作用（特に、前記シフトレジスタ１０２の動作の一例）及び効果について、既に参照した図５のタイミングチャートを参照しながら説明する。
なお、この第２実施形態に係るシフトレジスタ１０２では、いわゆる逆スキャン動作が可能である点に特徴があるので、以下ではこの点について詳細に説明する（ここでいう「逆スキャン動作」とは、図１の画像表示領域Ａ内における各走査線２を、図中下から順に選択していくことを意味する。）。
【００６８】
まず、図５に示すように、第２実施形態では、Ｙクロック信号ＹＣＫ１及び反転Ｙクロック信号／ＹＣＫ１は、常に、Ｌレベルを維持する。したがって、この場合、各単位シフト回路ＳＲ１，…，ＳＲｍ内のトランジスタＴｒ１及びＴｒ５は、常に、ＯＦＦとなる。また、トランジスタＴｒ４は、開始パルス、あるいは、トランジスタＴｒ３の入力を受けて、ＯＮ・ＯＦＦされるが、いま述べたようにトランジスタＴｒ５は常にＯＦＦであるので、このトランジスタＴｒ４が、シフトレジスタ１０２の動作に関し、実質的に影響を及ぼすことがない。
【００６９】
以上を前提に、図５における期間Ｔａは、各単位シフト回路ＳＲ１，ＳＲ２，…，ＳＲｍからの出力である走査信号Ｙ１，Ｙ２，…，ＹｍのすべてをＬレベルとするリセット期間である。
すなわち、第２クロック信号ＹＣＫ２が立ち上る前に、Ｙ転送開始パルスＹＳＰがＬレベルになると、第２反転クロック信号／ＹＣＫ２がＨレベルになれば、奇数段目の単位シフト回路ＳＲ（２ｐ−１）の走査信号Ｙ１，Ｙ３，…，Ｙ（２ｐ−１），…はＬレベルとなり、第２クロック信号ＹＣＫ２がＨレベルになれば、偶数段目の単位シフト回路ＳＲ（２ｐ）の走査信号Ｙ２，Ｙ４，…，Ｙ（２ｐ），…はＬレベルとなる。
【００７０】
次に、期間Ｔｂにおいては、Ｙ転送開始パルスＹＳＰが従前のＬレベルを維持しながら、第２クロック信号ＹＣＫ２がＨレベルとなる。そうすると、トランジスタＴｒ１１がＯＮとなり、これに応じて、最後段の単位シフト回路ＳＲｍ内のノードＡ（ｍ）はＬレベルとなり、同回路ＳＲｍ内のトランジスタＴｒ２はＯＦＦとなる（以下では、単位シフト回路ＳＲｍ内の事象について説明するので、煩雑さを避けるため、暫くの間、ここに述べたような「単位シフト回路ＳＲｍ内の…」という文言は省略する。）。そして、ノードＡ（ｍ）がＬレベルとなることから、トランジスタＴｒ２及びＴｒ６からなるインバータ素子の作用によって、ノードＢ（ｍ）は、Ｈレベルとなる。すなわち、走査信号ＹｍがＨレベルとなる。以上により、図１の画像表示領域Ａ内における最終行目の走査線２に対応するＴＦＴ５０のすべては一斉にＯＮとなる。
【００７１】
この際、ノードＢ（ｍ）がＨレベルになることに応じて、トランジスタＴｒ３はＯＮとなる。あるいは、このトランジスタＴｒ３と、トランジスタＴｒ７からなるインバータ素子の作用によって、ノードＡ（ｍ）はＬレベルとなる。
いずれにせよ、このようなことから、前述において、ＬレベルとなったノードＡ（ｍ）の状態は、トランジスタＴｒ３、あるいはこれを含むインバータ素子によって好適に保持されることになる。
【００７２】
次に、期間Ｔｃにおいては、第２クロック信号ＹＣＫ２がＬレベルに反転し、それにやや遅れて、Ｙ転送開始パルスＹＳＰがＨレベルに反転する。後者により、トランジスタＴｒ９はＯＮとなるが、前者により、トランジスタＴｒ８はＯＦＦとなるから、ノードＡ（ｍ）は、トランジスタＴｒ３の作用により、依然、Ｌレベルに維持されることになり、したがって、走査信号Ｙ（ｍ）はなおＨレベルを維持する。
【００７３】
以上によると、この期間Ｔｃ及び前記の期間ＴｂにおけるトランジスタＴｒ３（あるいは、これとトランジスタＴｒ７からなるインバータ素子）の出力は、トランジスタＴｒ２及びＴｒ６からなるインバータ素子の状態を維持する状態維持信号として機能しているみることが可能である。言い換えると、これら、トランジスタＴｒ２，Ｔｒ３，Ｔｒ６，及びＴｒ７は、一種のラッチ回路を構成しているとみることができる。
【００７４】
次に、期間Ｔｄにおいては、第２クロック信号ＹＣＫ２が再びＨレベルに反転する。そうすると、このＨレベルの第２クロック信号ＹＣＫ２と、従前からＨレベルを維持するＹ転送開始パルスＹＳＰとの負論理積が、トラジスタＴｒ９及びＴｒ８によってとられることになり、その結果、ノードＢ（ｍ）はＬレベルとなり、トランジスタＴｒ３はＯＦＦとなる。また、ノードＢ（ｍ）がＬレベルとなることから、走査信号Ｙ（ｍ）はＬレベルとなる。
以上により、走査信号Ｙ（ｍ）は、第２クロック信号ＹＣＫ２の１周期分だけＨレベルとなることになる。
なお、以上の動作態様から、トランジスタＴｒ８及びＴｒ９は、出力信号たる走査信号Ｙ（ｍ）の出力をリセットするための一種のリセット回路を構成しているとみることができる。
【００７５】
以上における期間Ｔｃ及びＴｄにおいては、第（ｍ−１）段目の単位シフト回路ＳＲ（ｍ−１）も動作を開始する。
まず、期間Ｔｃにおいては、前述のように、トランジスタＴｒ３の作用により、ノードＡ（ｍ）はＬレベルに維持されるが、この際、第２反転クロック信号／ＹＣＫ２がＨレベルになると、（ｍ−１）段目の単位シフト回路ＳＲ（ｍ−１）内のトランジスタＴｒ１０はＯＮとなり、これに応じて、ノードＡ（ｍ−１）はＬレベルとなり、同回路ＳＲ（ｍ−１）内のトランジスタＴｒ２はＯＦＦとなる。
したがって、前述の単位シフト回路ＳＲ（ｍ）の場合と同様、単位シフト回路ＳＲ（ｍ−１）内のトランジスタＴｒ２及びＴｒ６からなるインバータ素子の作用によって、同回路ＳＲ（ｍ−１）内のノードＢ（ｍ−１）は、Ｈレベルとなる。すなわち、走査信号Ｙ（ｍ−１）がＨレベルとなる。以上により、図１の画像表示領域Ａ内における図中下から２行目の走査線２に対応するＴＦＴ５０のすべては一斉にＯＮとなる。
【００７６】
ここではつまり、前述した状態維持信号と（ｍ−１）段目の単位シフト回路ＳＲ（ｍ−１）との関係が、Ｙ転送開始パルスＹＳＰと最後段目の単位シフト回路ＳＲ（ｍ）との関係と同等とみなすことができる。つまり、状態維持信号が、（ｍ−１）段目の単位シフト回路ＳＲ（ｍ−１）のための“開始パルス”となっている。
【００７７】
次に、期間Ｔｄにおいては、第２反転クロック信号／ＹＣＫ２がＬレベルに反転するが、この際には、前述した、期間Ｔｃにおける最後段目の単位シフト回路ＳＲ（ｍ）の動作の場合と同様の動作が、（ｍ−１）段目の単位シフト回路ＳＲ（ｍ−１）において行われる。すなわち、単位シフト回路ＳＲ（ｍ−１）内のノードＡ（ｍ−１）は、同回路ＳＲ（ｍ−１）内のトランジスタＴｒ３の作用により、依然、Ｌレベルに維持されているので、走査信号Ｙ（ｍ−１）はなおＨレベルを維持する。
【００７８】
以降の動作についても同様である。すなわち、この期間Ｔｄに続く期間においては、第２反転クロック信号／ＹＣＫ２が再びＨレベルに反転するが、これに応じて、当該第２反転クロック信号／ＹＣＫ２と前記状態維持信号の負論理積が、単位シフト回路ＳＲ（ｍ−１）内のトラジスタＴｒ８及びＴｒ９によってとられることになり、その結果、同回路ＳＲ（ｍ−１）内のノードＢ（ｍ−１）はＬレベルとなり、トランジスタＴｒ３はＯＦＦとなる。そして、走査信号Ｙ（ｍ−１）はＬレベルとなる。
なお、期間Ｔｄにおいては、前述のように、最後段目の単位シフト回路ＳＲ（ｍ）内のノードＢ（ｍ）はＬレベルとなっているので、トランジスタＴｒ３及びＴｒ７からなるインバータ素子の作用によって、ノードＡ（ｍ）、あるいは前記状態維持信号のレベルは、Ｈレベルとなっている。走査信号Ｙ（ｍ−１）がＬレベルとなるのは、このためである。
【００７９】
以上の動作は、続く（ｍ−１）段目以前の単位シフト回路ＳＲ（ｍ−２），ＳＲ（ｍ−３），…，ＳＲ１について同様に行われることになる。そして、これにより、図１の画像表示領域Ａ内における各走査線２は、図中下から順番に選択されていくことになり、これに応じて、当該各走査線２に対応するＴＦＴ５０がＯＮとされ、さらに、前記データ線駆動回路２００等の作用によって、当該ＴＦＴ５０に対応する画素電極６に、所定の画像信号に応じた電位が供給されていくことになる。
以上のように、第２実施形態に係るシフトレジスタ１０２によれば、いわゆる逆スキャン動作が可能となる。
【００８０】
なお、図４からも明らかなように、第２実施形態に係るシフトレジスタ１０２は、上記第１実施形態と同様の正スキャン動作も可能である。この場合は図示しないが、図５の場合とは逆に、Ｙクロック信号ＹＣＫ１及び反転Ｙクロック信号／ＹＣＫ１のレベルを変化させ、第２クロック信号ＹＣＫ２及び第２反転クロック信号／ＹＣＫ２は、常に、Ｌレベルに維持する。これにより、各単位シフト回路ＳＲ１，…，ＳＲｍ内のトランジスタＴｒ８、Ｔｒ１０及びＴｒ１１は、常に、ＯＦＦとなる。
以上により、前述とほぼ同様にして、シフトレジスタ１０２によっても、正スキャン動作が可能となることが明らかである。
【００８１】
以上述べたシフトレジスタ１０２によれば、次のような効果が奏される。
まず、この第２実施形態においても、上述した第１実施形態によって奏された効果と本質的に異ならない効果が奏されることが明白である。すなわち、上で第１実施形態の効果として説明した（１）〜（４）に係る効果が、第２実施形態においてもほぼ同様に奏される。
【００８２】
以上に加え、第２実施形態では特に、上の説明から明らかなように、正スキャン動作、及び、逆スキャン動作の双方を同じ原理に基づいて行うことができるという利点が享受される。すなわち、どちらの動作によっても、やはり、上記第１実施形態の効果として説明した（１）〜（４）に係る効果が享受可能となっているのである。
なお、これに関連して、上に説明した逆スキャン動作が行われる場合に関しては、トランジスタＴｒ８及びＴｒ９が、一種のリセット回路を構成しているとみることができる。ちなみに、正スキャン動作が行われる場合は、トランジスタＴｒ４及びＴｒ５が、一種のリセット回路を構成するとみることができるのは、上記第１実施形態の場合と同様である。
いずれにせよ、本発明にいう「リセット部」とは、いま述べたような意味におけるトランジスタＴｒ４・Ｔｒ５、あるいはトランジスタＴｒ８・Ｔｒ９、さらにはこれらの全部、から、前記リセット回路が構成される場合のすべてを含む概念である。
【００８３】
ちなみに、第２実施形態では、Ｙクロック信号ＹＣＫ１等と、第２クロック信号ＹＣＫ２等というように、２種類の異なる系統のクロック信号が用いられるようになっており、これらの信号を供給するため都合４本の信号線が備えられるようになってはいるが、上述のように、正スキャン動作をする場合、あるいは、逆スキャン動作をする場合には、いずれか一方（即ち、前記４本の信号線のうちの２本）はいわば沈黙する。したがって、第２実施形態では、一時に当該４本の信号線の全部を駆動するというわけではないので、例えば従来例のようにノイズが増大するというおそれはない。
【００８４】
以上、本発明に係る実施の形態について説明したが、本発明に係る電気光学装置ないしシフトレジスタは、上述した形態に限定されることはなく、各種の変形が可能である。
（１）  上述の各実施形態では、シフトレジスタ１０１又は１０２を構成する、すべてのトランジスタＴｒ１〜Ｔｒ７（第１実施形態）又はＴｒ１〜Ｔｒ１１（第２実施形態）が、ｎ型となっているが、本発明は、かかる形態に限定されない。
例えば、上記とは反対に、すべてのトランジスタＴｒ１〜Ｔｒ７又はＴｒ１〜Ｔｒ１１がすべてｐ型とされてもよい。この場合においては、図２又は図４に示す電源線ＶＤＤの電位をＧＮＤ電位にするとともに、ＧＮＤ電位を電源電位にすると同時に、図３又は図５に示すＨレベルをＬレベルにするとともに、ＬレベルをＨレベルにする、といった逆に読み替えた回路構成及び動作を実現すれば、上記各実施形態と殆ど同じ作用効果が実現される。
【００８５】
（２）  上述の各実施形態では、シフトレジスタ１０１又は１０２は、走査線駆動回路１００を構成するものとして、即ち走査線２に走査信号Ｙ１，Ｙ２，…，Ｙｍを線順次に供給するためのものとして説明されているが、本発明は、かかる形態に限定されない。
例えば、図１を参照して説明したように、上記各実施形態においては、データ線駆動回路２００もまた、Ｘクロック信号ＸＣＫ、反転Ｘクロック信号／ＸＣＫ、及びＸ転送開始パルスＸＳＰを利用して、各データ線３に線順次に画像信号を供給することが可能である。その場合、上述したようなシフトレジスタ１０１又は１０２は、データ線駆動回路２００を構成するものとして、その一部に組み込まれたとして何ら問題はない。
要するに、本発明に係る「シフトレジスタ」が、液晶装置１等の「電気光学装置」に組み込まれる場合であって、当該「電気光学装置」が走査線駆動回路、及び、データ線駆動回路を備えているならば、当該「シフトレジスタ」は、そのいずれか一方に、あるいは双方に同時に、適用することが可能である。
なお、これに関連して、例えば前記シフトレジスタ１０１が、走査線駆動回路１００内には組み込まれるが、データ線駆動回路２００内には組み込まれないといった態様等を採用することは、本発明においてもちろん可能であるが、このような場合におけるデータ線駆動回路２００によるデータ線３の駆動の態様を、本発明は特に限定することはない。例えば、そのような場合は、データ線３を線順次に駆動するのでなく、一斉に駆動するような態様が採用されてもよい。
本発明に係る「電気光学装置」を規定する文言中、「適当な方法で選択」とあるのは、主に、以上のような場合を包含することを念頭においている。
【００８６】
＜応用例＞
上述した各実施形態に係る液晶装置１を適用した電子機器について説明する。
図６に、液晶装置１を適用したモバイル型のパーソナルコンピュータの構成を示す。パーソナルコンピュータ２０００は、表示ユニットとしての液晶装置１と本体部２０１０を備える。本体部２０１０には、電源スイッチ２００１及びキーボード２００２が設けられている。
図７に、液晶装置１を適用した携帯電話機の構成を示す。携帯電話機３０００は、複数の操作ボタン３００１及びスクロールボタン３００２、並びに表示ユニットとしての液晶装置１を備える。スクロールボタン３００２を操作することによって、液晶装置１に表示される画面がスクロールされる。
図８に、液晶装置１を適用した情報携帯端末（ＰＤＡ：Personal Digital Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１及び電源スイッチ４００２、並びに表示ユニットとしての液晶装置１を備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が液晶装置１に表示される。
なお、液晶装置１が適用される電子機器としては、図６〜図８に示すものの他、デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示部として、前述した電気光学装置が適用可能である。
【図面の簡単な説明】
【００８７】
【図１】本発明の第１実施形態に係る液晶装置の全体構成を示すブロック図である。
【図２】図１の走査線駆動回路を構成するシフトレジスタの構成を示す回路図である。
【図３】図２のシフトレジスタを好適に動作させるためのタイミングチャートの一例である。
【図４】図２と同趣旨の図であって、本発明の第２実施形態に係るシフトレジスタの構成を示す回路図である。
【図５】図４のシフトレジスタを好適に動作させるためのタイミングチャートの一例である。
【図６】本発明の実施形態に係る液晶装置を適用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。
【図７】同液晶装置を適用した携帯電話機の構成を示す斜視図である。
【図８】同液晶装置を適用した携帯情報端末の構成を示す斜視図である。
【符号の説明】
【００８８】
１……液晶装置、２……走査線、３……データ線、１００……走査線駆動回路、１０１，１０２……シフトレジスタ、２００……データ線駆動回路、３００……タイミング発生回路、ＳＲ１，ＳＲ２，…，ＳＲｍ……単位シフト回路、Ｔｒ１〜Ｔｒ１１……トランジスタ、ＶＤＤ……電源線、Ｙ１，Ｙ２，…，Ｙｍ……走査信号、ＹＳＰ……Ｙ転送開始パルス、ＹＣＫ……Ｙクロック信号、／ＹＣＫ……反転Ｙクロック信号、ＹＣＫ２……第２クロック信号、／ＹＣＫ２……第２反転クロック信号
【図１】
2010078936.tif 000003
【図２】
2010078936.tif 000004
【図３】
2010078936.tif 000005
【図４】
2010078936.tif 000006
【図５】
2010078936.tif 000007
【図６】
2010078936.tif 000008
【図７】
2010078936.tif 000009
【図８】
2010078936.tif 000010