(57)【要約】【課題】凹部の側壁部側からのめっきの成長を抑制して、ボイドの発生を低減することができる半導体装置の製造方法を提供する。【解決手段】本発明の一の態様によれば、表面に凹部１ａを有するウェハＷの少なくとも凹部１ａの底部１ｂおよび側壁部１ｃに、シード膜３を形成する工程と、シード膜３上に、少なくとも凹部１ａの底部１ｂに位置するシード膜３の部分３ａが露出しかつ凹部１ａの側壁部１ｃに位置するシード膜３の部分３ｂを覆うようにめっき抑制膜４を形成する工程と、シード膜３に電流を供給して、めっき抑制膜４の形成された凹部１ａに埋め込まれるように電解めっき法によりめっき膜５を形成する工程と、めっき膜５に熱処理を施す工程とを備え、めっき抑制膜４が、シード膜３の構成材料より抵抗率が高くかつめっき膜５の構成材料と異なる材料から構成されることを特徴とする、半導体装置の製造方法が提供される。【選択図】図３
2010080525.tif 000002
【特許請求の範囲】
【請求項１】
表面に凹部を有する基板の少なくとも前記凹部の底部および側壁部に、シード膜を形成する工程と、
前記シード膜上に、少なくとも前記凹部の底部に位置する前記シード膜の部分が露出しかつ前記凹部の側壁部に位置する前記シード膜の部分を覆うようにめっき抑制膜を形成する工程と、
前記シード膜に電流を供給して、前記めっき抑制膜の形成された前記凹部に埋め込まれるように電解めっき法によりめっき膜を形成する工程と、
前記めっき膜に熱処理を施す工程と
を備え、前記めっき抑制膜が、前記シード膜の構成材料より抵抗率が高くかつ前記めっき膜の構成材料と異なる材料から構成されることを特徴とする、半導体装置の製造方法。
【請求項２】
前記シード膜の構成材料がＣｕであり、かつ前記めっき抑制膜が前記めっき膜の形成で使用されるめっき液に対してＣｕよりも溶解耐性が大きい材料から構成される、請求項１項に記載の半導体装置の製造方法。
【請求項３】
前記シード膜の構成材料がＣｕであり、かつ前記めっき抑制膜がＲｕ、ＴｉおよびＴａからなる群から選択される１以上の材料、あるいは絶縁物から構成される、請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記めっき抑制膜が、前記凹部の側壁部に位置する前記シード膜の部分のみを覆うように形成される、請求項１ないし３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記めっき膜を形成する工程で前記凹部外に形成されためっき膜を除去した後、前記めっき抑制膜を選択的に除去する工程をさらに備え、前記めっき膜に熱処理を施す工程の少なくとも一部を、前記めっき抑制膜を選択的に除去する工程の後に行う、請求項１ないし４のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置の配線としては、配線抵抗の低減、配線不良の原因となるエレクトロマイグレーション（ＥＭ）及びストレスマイグレーション（ＳＭ）等のマイグレーションの耐性向上のために、Ａｌの代わりにＣｕが用いられている。
【０００３】
Ｃｕは、ＡｌのようなＲＩＥ（反応性イオンエッチング）による加工が困難であるため、Ｃｕで配線を形成するには、絶縁膜の表面に予め溝やホールからなる凹部を形成しておき、その凹部にＣｕを埋め込み、その後ＣＭＰ（化学的機械的研磨）により不要なＣｕを除去して配線を形成するダマシン法が用いられている（例えば、特許文献１参照）。
【０００４】
ダマシン法におけるＣｕの埋め込み方法としては、主にめっき法が用いられている。しかしながら、凹部が微細になればなるほど、ボイド（空隙）が発生しやすい。この原因の一つは、現在のめっき技術では、凹部の底部側からめっきが成長するとともに側壁部側からもめっきが成長するためであると考えられる。
【０００５】
現在、このようなボイドを低減させるために、例えば種々の添加剤をめっき液中に含ませて、凹部の底部側からめっきを成長させる技術（ボトムアップ成長）が開発されている。しかしながら、添加剤の組み合わせは無限に存在するため、添加剤の適切な組み合わせや濃度を見付けることが非常に困難であるとともに、量産時のコントロールも非常に困難である。また、添加剤によっては、めっき膜中に様々な不純物が取り込まれることがある。このような不純物は配線の抵抗値や信頼性を左右するため、埋め込み性能のみならず、この面からも、適切な添加剤の組み合わせを見付けることが重要である。このため、適切な添加剤の組み合わせを見付けることに多大な手間を要する。
【特許文献１】特開２００７−３１８１４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上記課題を解決するためになされたものである。すなわち、凹部の側壁部側からのめっきの成長を抑制して、ボイドの発生を低減することができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一の態様によれば、表面に凹部を有する基板の少なくとも前記凹部の底部および側壁部に、シード膜を形成する工程と、前記シード膜上に、少なくとも前記凹部の底部に位置する前記シード膜の部分が露出しかつ前記凹部の側壁部に位置する前記シード膜の部分を覆うようにめっき抑制膜を形成する工程と、前記シード膜に電流を供給して、前記めっき抑制膜の形成された前記凹部に埋め込まれるように電解めっき法によりめっき膜を形成する工程と、前記めっき膜に熱処理を施す工程とを備え、前記めっき抑制膜が、前記シード膜の構成材料より抵抗率が高くかつ前記めっき膜の構成材料と異なる材料から構成されることを特徴とする、半導体装置の製造方法が提供される。
【発明の効果】
【０００８】
本発明の一の態様による半導体装置の製造方法によれば、凹部の側壁部側からのめっきの成長を抑制することができ、これにより、主に凹部の底部側からめっきが成長するので、ボイドの発生を低減することができる。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照して、本発明の実施の形態を説明する。以下の図面において、同一の部材には同一の符号を付している。図１は本実施の形態に係る半導体装置の製造プロセスの流れを示したフローチャートであり、図２（ａ）〜図５は本実施の形態に係る半導体装置の模式的な製造プロセス図である。
【００１０】
図２（ａ）に示されるように、図示しない半導体素子等が形成された半導体ウェハＷ（以下、単に「ウェハ」という。）上に、例えば化学気相成長法（Chemical Vapor Deposition：ＣＶＤ法）あるいは塗布法により層間絶縁膜１を形成する（ステップ１）。層間絶縁膜１の構成材料としては、例えば、有機Ｓｉ酸化膜、有機樹脂膜及びポーラスＳｉ酸化膜等の低誘電率絶縁膜、ＳｉＯ２膜等が挙げられる。
【００１１】
層間絶縁膜１を形成した後、図２（ｂ）に示されるようにフォトリソグラフィ技術および反応性イオンエッチング（ＲＩＥ）により層間絶縁膜１に、凹部１ａを形成する（ステップ２）。本実施の形態では、凹部１ａは、配線溝として機能するが、凹部１ａはこれに限定されない。すなわち、凹部１ａには、配線溝の他、例えばビアホール、コンタクトホール、あるいはビアホールと配線溝の組み合わせ等が含まれるものとする。
【００１２】
凹部１ａを形成するには、まず、層間絶縁膜１上にレジストパターンを形成し、その後レジストパターンをマスクとして、ＲＩＥにより層間絶縁膜１をエッチングし、層間絶縁膜１に凹部１ａを形成する。層間絶縁膜１に凹部１ａを形成した後、アッシング等によりレジストパターンを除去する。
【００１３】
層間絶縁膜１に凹部１ａを形成した後、図２（ｃ）に示されるように層間絶縁膜１上に、例えばスパッタ法あるいはＣＶＤ法により層間絶縁膜１への金属拡散を抑制するためのバリアメタル膜２を形成する（ステップ３）。バリアメタル膜２の構成材料としては、例えばＴａ、Ｔｉ、ＴａＮ、ＴｉＮ、ＮｂＮ、ＷＮ、あるいはＶＮ等の導電性材料が挙げられる。なお、これらの材料を積層したものからバリアメタル膜２を形成してもよい。
【００１４】
層間絶縁膜１上にバリアメタル膜２を形成した後、図３（ａ）に示されるようにバリアメタル膜２上に、例えばスパッタ法により電解めっき時に電流を流すためのシード膜３を形成する（ステップ４）。シード膜３は、凹部１ａの底部１ｂ、側壁部１ｃ、層間絶縁膜１の凹部１ａ外の表面部であるフィールド部１ｄ上に形成される。シード膜３の構成材料としては、例えばＣｕ等の金属が挙げられる。
【００１５】
バリアメタル膜２上にシード膜３を形成した後、図３（ｂ）に示されるようにシード膜３上に、凹部１ａの側壁部１ｃ側からのめっきの成長を抑制するためのめっき抑制膜４を形成する（ステップ５）。
【００１６】
めっき抑制膜４は、凹部１の底部１ｂに位置するシード膜３の部分３ａが露出しかつ凹部１ａの側壁部１ｃに位置するシード膜３の部分３ｂを覆うように形成される。本実施の形態では、めっき抑制膜４は、シード膜３の部分３ｂのみを覆うように形成されている。なお、本実施の形態では、フィールド部１ｄ上にめっき抑制膜４が形成されていないが、めっき抑制膜４がシード膜３の部分３ａが露出しかつ部分３ｂを覆うように形成されていれば、フィールド部１ｄ上にめっき抑制膜４が形成されていてもよい。
【００１７】
図３（ｂ）に示されるめっき抑制膜４を形成するには、まず、ＣＶＤ法によりシード膜３全体上にめっき抑制膜４を形成し、その後異方性のドライエッチングにより凹部１ａの底部１ｂおよびフィールド部１ｄ上に存在するめっき抑制膜４を除去して、凹部１ａの側壁部１ｃのみにめっき抑制膜４を形成する。なお、フィールド部１ｄ上にもめっき抑制膜４を形成する場合には、凹部１ａの底部１ｂ上に存在するめっき抑制膜４のみを除去する。
【００１８】
めっき抑制膜４は、シード膜３の構成材料より抵抗率が高くかつ後述するめっき膜５の構成材料と異なる材料から構成される。また、めっき抑制膜４は、めっき液に対する溶解耐性がシード膜３の構成材料よりも大きい材料から構成されていることが好ましい。具体的には、シード膜３およびめっき膜５がＣｕから構成されている場合には、めっき抑制膜４は、例えば、Ｒｕ、Ｔｉ、Ｔａまたはこれらの混合物、あるいは絶縁物から構成することが可能である。絶縁物としては、例えば、テトラエトキシシラン（ＴＥＯＳ）系ＳｉＯ２等が挙げられる。
【００１９】
めっき抑制膜４の膜厚は、１ｎｍ以上であることが好ましい。めっき抑制膜４の膜厚が１ｎｍ未満であると、めっき抑制膜４が不連続となってしまうおそれがあるからである。
【００２０】
シード膜３の部分３ｂ上にめっき抑制膜４を形成した後、図３（ｃ）に示されるように、シード膜３に電流を供給して、電解めっき法によりめっき膜５を形成する（ステップ６）。めっき膜５は凹部１ａの全体に埋め込まれるように形成される。めっき膜５の構成材料としては、例えばＣｕ等の金属が挙げられる。また、めっき膜５の形成に使用されるめっき液としては、例えばめっき膜５をＣｕから形成する場合には、硫酸銅水溶液またはこの水溶液にサプレッサ、アクセラレータ、およびレベラ等の添加剤を添加したものが挙げられる。
【００２１】
めっき膜５を形成した後、めっき膜５等に第１の熱処理（アニール）を施し、図４（ａ）に示されるようにシード膜３およびめっき膜５の結晶を成長させる（ステップ７）。結晶が成長したシード膜３とめっき膜５とは一体的な膜６（以下、この膜を配線膜６と称する）となる。なお、後述するように第２の熱処理を行う場合には、第１の熱処理は、省略することも可能である。
【００２２】
めっき膜５等に熱処理を施した後、例えば化学的機械的研磨（Chemical Mechanical Polishing：ＣＭＰ）により研磨して、凹部１ａ内に存在するバリアメタル膜２、めっき抑制膜４および配線膜６がそれぞれ残るように、層間絶縁膜１上の不要なバリアメタル膜２および配線膜６をそれぞれ除去する（ステップ８）。具体的には、ウェハＷを研磨パッド（図示せず）に接触させた状態で、ウェハＷ及び研磨パッドを回転させるとともにウェハＷ上にスラリ（図示せず）を供給して、配線膜６等を研磨する。なお、ＣＭＰで研磨する場合に限らず、その他の手法で研磨してもよい。その他の手法としては、例えば電解研磨が挙げられる。これにより、図４（ｂ）に示されるように凹部１ａ外の配線膜６等が除去されて、凹部１ａ内のみに配線膜６等が残存するとともに、めっき抑制膜４の上部が露出する。
【００２３】
その後、図４（ｃ）に示されるように例えばＣＦ４等のガスを使用した等方性のドライエッチングによりめっき抑制膜４を選択的に除去する（ステップ９）。めっき抑制膜４が除去されると、その部分は空隙４ａとなる。
【００２４】
最後に、配線膜６に第２の熱処理を施す（ステップ１０）。これにより、配線膜６を構成している金属がストレスマイグレーションにより移動して、空隙４ａが埋められる。以上により、図５に示されるように凹部１ａ内に配線６ａが形成される。なお、第１の熱処理を省略した場合には、この第２の熱処理で、シード膜３およびめっき膜５の結晶を成長させる。また、凹部１ａがビアホールの場合にはビアが形成され、コンタクトホールである場合にはコンタクトが形成され、配線溝とビアホールとの組み合わせの場合には配線とビアが形成される。
【００２５】
本実施の形態によれば、凹部１ａの側壁部１ｃに位置するシード膜３の部分３ｂをめっき抑制膜４で覆っているので、凹部１ａの側壁部１ｃから凹部１ａの中央部に向かう方向の電流が流れ難くなる。したがって、凹部１ａの側壁部１ｃ側からはめっきが成長し難くなる。一方、凹部１ａの底部１ｂに位置するシード膜３の部分３ａは露出しているので、凹部１ａの底部１ｂから凹部１ａの開口面に向かう方向の電流は流れ易い。したがって、凹部１ａの底部１ｂ側からはめっきが成長し易い。これにより、確実にめっきをボトムアップ成長させることができるので、ボイドが低減した配線６ａを得ることができる。
【００２６】
また、本実施の形態によれば、確実にめっきをボトムアップ成長させることができるので、めっき液に含まれる添加剤を低減させることができる。これにより、添加剤の適切な組み合わせや濃度を見付けるという多大な手間を軽減させることができる。
【００２７】
さらに、めっき液に含まれる添加剤を低減させた場合には、細幅の配線溝におけるめっきの盛り上がり（ハンプ）を抑制することができる。ここで、現在は、細幅の配線溝においてはハンプが形成されてしまうので、ＣＭＰによる研磨を考慮して層間絶縁膜のフィールド部上にもめっき膜を形成している。これに対して、本実施の形態によれば、ハンプを抑制することができ、しかもめっき抑制膜４をフィールド部１ｄ上に残存させた場合には、フィールド部１ｄ上にはめっき膜５がほぼ形成されないので、ＣＭＰに要する時間を短縮することができる。
【００２８】
また、近年、配線やコンタクト（ビア）が微細化するにつれて、めっきでの埋め込みを可能にするために、凹部の開口をできる限り広く確保する必要がある。そのため、シード膜の膜厚は、ますます薄くなる傾向にある。その場合、凹部の側壁部に存在するシード膜の膜厚は、さらに薄くなってしまい、シード膜の成膜条件やバリアメタル膜との組み合わせによっては、シード膜の凝集およびめっき液との接触初期段階でのシード膜の溶解が生ずるおそれがある。シード膜が凝集、溶解した場合には、その部分にはめっきが成長しないので、結果としてボイドが発生してしまう。これに対し、本実施の形態によれば、凹部１ａの側壁部１ｃに位置するシード膜３の部分３ｂをめっき抑制膜４で覆っているので、めっき液によるシード膜３の溶解を抑制することができる。これによりボイドの発生をより抑制することができる。さらに、めっき液に対する溶解耐性がＣｕより大きい材料からめっき抑制膜４を形成した場合には、めっき液によるシード膜３の溶解をさらに抑制することができる。
【００２９】
本実施の形態によれば、ＣＭＰ後、めっき抑制膜４を選択的に除去しているので、配線抵抗の上昇を抑制することができる。すなわち、例えばシード膜３およびめっき膜５がＣｕから構成されている場合には、めっき抑制膜４は、Ｃｕよりも高い抵抗率を有する材料から構成されているので、配線６ａ中にめっき抑制膜４が残存していると、配線抵抗が上昇してしまう。これに対し、本実施の形態では、ＣＭＰ後、めっき抑制膜４を選択的に除去しているので、配線抵抗の上昇を抑制することができる。なお、めっき抑制膜４がＲｕ、Ｔｉ、Ｔａまたはこれらの混合物から形成されている場合には、抵抗率が比較的低いので若干配線抵抗は上昇するものの、配線６ａ中に残存させておくことも可能である。
【００３０】
本実施の形態によれば、めっき抑制膜４を絶縁物から構成した場合には、めっき抑制膜４には電流がほぼ流れないので、凹部１ａの側壁部１ｃ側からめっきがより成長し難い。
【実施例】
【００３１】
以下、実施例について説明する。本実施例１〜３においては、上記実施の形態と同様の手法によりめっき抑制膜を形成した状態で、めっき膜を形成し、そのめっき膜の断面を観察した。なお、本実施例と比較するために、めっき抑制膜を形成せずにめっき膜を形成した比較例１〜４についても、めっき膜の断面を観察した。
【００３２】
試料
（実施例１）
実施例１においては、次のような工程で試料を作製した。まず、基板上にＣＶＤ法により第１のＴＥＯＳ膜（層間絶縁膜）を形成し、この第１のＴＥＯＳ膜にフォトリソグラフィ技術およびＲＩＥ等により幅３０ｎｍおよび深さ１８０ｎｍの溝（凹部）を形成した。その後、ＰＶＤ法によりＴａＮ膜（バリアメタル膜）を７ｎｍ形成し、次いでこの上にＣｕシード膜（シード膜）を１５ｎｍ形成した。このＣｕシード膜の膜厚は、ブランケットの状態で成膜したときの膜厚で、溝内ではさらに薄くなっていた。
【００３３】
次いで、Ｃｕシード膜上にＣＶＤ法によりＲｕ膜（めっき抑制膜）を５ｎｍ形成し、異方性のドライエッチングにより第１のＴＥＯＳ膜のフィールド部と溝の底部のＲｕ膜を除去して、溝の側壁部のＲｕ膜のみを残存させた。そして、この状態で電解めっき法によりＣｕめっき膜（めっき膜）を溝に埋め込んだ。なお、このめっきの際に使用しためっき液は、硫酸銅水溶液に一般的に用いられているアクセラレータ、サプレッサおよびレベラ等の種々の添加剤を含ませたものであった。
【００３４】
（実施例２）
実施例２においては、硫酸銅水溶液に必要最小限の添加剤（いわゆる光沢剤と呼ばれるものの一種）のみしか添加しなかった以外は、実施例１とほぼ同様の手法により試料を作製した。
【００３５】
（実施例３）
実施例３においては、Ｒｕ膜に代えて第２のＴＥＯＳ膜（めっき抑制膜）を５ｎｍ形成した。その後、同様に異方性エッチングにより第１のＴＥＯＳ膜のフィールド部と溝の底部に位置する第２のＴＥＯＳ膜を除去して、溝の側壁部の第２のＴＥＯＳ膜のみを残存させた。また、めっき後ＣＭＰにより不要なＣｕ等を除去した。このとき溝内部に存在する第２のＴＥＯＳ膜の上部が露出した状態になった。そして、等方性のドライエッチングによりこの第２のＴＥＯＳ膜を除去し、ＦＧ（水素・窒素）雰囲気中で、２５０℃で１時間の熱処理を施した。その他は、実施例１と同様であった。
【００３６】
（比較例１〜４）
比較例１〜４においては、Ｒｕ膜を形成せずにＣｕめっき膜を形成した以外は、実施例１とほぼ同様の手法により試料を作製した。なお、Ｃｕシード膜の膜厚は、比較例１では１５ｎｍ、比較例２では２５ｎｍ、比較例３では３５ｎｍ、比較例４では４５ｎｍであった。
【００３７】
観察
このような試料を用いて、めっき膜の断面を観察した。以下、結果について述べる。比較例１〜４においては、全てにおいてボイドが観察された。これは、Ｃｕシード膜の膜厚が厚くなるにしたがって、めっき液によるＣｕシード膜の溶解が緩和するが、逆に膜厚が厚くなると、Ｃｕめっき膜形成前の溝の開口幅が狭くなることで、溝内部が全て埋め込まれる前に、溝の側壁部側からのめっきの成長によって開口が塞がってしまうためであると考えられる。これに対し、実施例１〜３においては、ボイドは観察されなかった。なお、実施例３においては、第２のＴＥＯＳ膜を除去することにより形成された空隙は熱処理後においては観察されなかった。これらの結果から、めっき抑制膜を形成した場合には、ボイドが低減することが確認された。
【００３８】
なお、本発明は上記実施の形態の記載内容に限定されるものではなく、構造や材質、各部材の配置等は、本発明の要旨を逸脱しない範囲で適宜変更することが可能である。
【図面の簡単な説明】
【００３９】
【図１】実施の形態に係る半導体装置の製造プロセスの流れを示したフローチャートである。
【図２】実施の形態に係る半導体装置の模式的な製造プロセス図である。
【図３】実施の形態に係る半導体装置の模式的な製造プロセス図である。
【図４】実施の形態に係る半導体装置の模式的な製造プロセス図である。
【図５】実施の形態に係る半導体装置の模式的な製造プロセス図である。
【符号の説明】
【００４０】
Ｗ…ウェハ、１…層間絶縁膜、１ａ…凹部、１ｂ…底部、１ｃ…側壁部、２…バリアメタル膜、３…シード膜、４…めっき抑制膜、５…めっき膜、６ａ…配線。
【図１】
2010080525.tif 000003
【図２】
2010080525.tif 000004
【図３】
2010080525.tif 000005
【図４】
2010080525.tif 000006
【図５】
2010080525.tif 000007