(57)【要約】【課題】絶縁膜に形成する配線溝および接続孔が互いに位置ずれするのを抑制しながら、製造の容易化を図ることが可能な半導体装置の製造方法を提供する。【解決手段】この半導体装置の製造方法は、レジスト１４および１５を順次塗布する工程と、マスク２０を介してレジスト１５に対する露光を行った後、シリル化部１５ａおよび１５ｂを形成する工程と、シリル化部１４ａを形成する工程と、シリル化部１５ａを除去し、レジスト１５および１４をパターニングした後、レジスト１５および１４をマスクとして絶縁膜１３をエッチングすることによって接続孔１３ｂを形成する工程と、シリル化部１４ａを除去し、レジスト１４をパターニングした後、レジスト１５をマスクとして絶縁膜１３をエッチングすることによって配線溝１３ａを形成する工程とを含んでいる。【選択図】図６
2010098083.tif 000002
【特許請求の範囲】
【請求項１】
第１配線および前記第１配線に接続される第２配線を少なくとも含み、前記第２配線がデュアルダマシン法により形成される半導体装置の製造方法であって、
前記第１配線を絶縁膜で覆い、前記第２配線の構成材料が埋め込まれる配線溝および接続孔を前記絶縁膜に形成する工程と、
前記絶縁膜上に前記第２配線の構成材料を堆積し、前記第２配線の構成材料の一部を前記配線溝および前記接続孔に埋め込む工程と、
前記第２配線の構成材料のうちの前記配線溝および前記接続孔に埋め込まれた部分以外の部分を除去する工程とを備え、
前記配線溝および前記接続孔を前記絶縁膜に形成する工程は、
前記絶縁膜上に第１レジストおよび第２レジストを順次塗布する工程と、
別途準備したマスクを介して前記第２レジストに対する露光を行った後、前記第２レジストに対してシリル化処理を施すことによって、前記第２レジストの接続孔領域に第１シリル化部を形成するとともに、前記第２レジストの非配線領域に第２シリル化部を形成する工程と、
前記第２レジストの配線溝領域を除去して前記第１レジストの配線溝領域を露出させた後、前記第１レジストに対してシリル化処理を施すことによって、前記第１レジストの配線溝領域に第３シリル化部を形成する工程と、
前記第１シリル化部を除去し、前記第２レジストおよび前記第１レジストの接続孔領域が開口するように前記第２レジストおよび前記第１レジストをパターニングした後、前記第２レジストおよび前記第１レジストをマスクとして前記絶縁膜をエッチングすることによって、前記絶縁膜に前記接続孔を形成する工程と、
前記第３シリル化部を除去し、前記第１レジストの接続溝領域が開口するように前記第１レジストをパターニングした後、前記第２レジストをマスクとして前記絶縁膜をエッチングすることによって、前記絶縁膜に前記配線溝を形成する工程とを含んでいることを特徴とする半導体装置の製造方法。
【請求項２】
前記第２レジストの感光部分がシリル化処理によりシリル化される場合には、前記マスクの配線溝領域に遮光部を設けるとともに、前記マスクの接続孔領域および非配線領域に開口部を設ける一方、前記第２レジストの未感光部分がシリル化処理によりシリル化される場合には、前記マスクの接続孔領域および非配線領域に遮光部を設けるとともに、前記マスクの配線溝領域に開口部を設けることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記マスクの接続孔領域に設ける開口部または遮光部のサイズを非配線領域に設ける開口部または遮光部のサイズよりも小さくすることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記接続孔を複数形成する場合に、前記マスクの接続孔領域に複数の開口部または複数の遮光部を設け、前記マスクの複数の開口部または複数の遮光部のサイズを互いに同じにすることを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記接続孔の開口面積が必要な大きさとなるように、前記マスクの接続孔領域に設ける開口部または遮光部を複数にすることを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記第１レジストおよび前記第２レジストの各々の感光波長が互いに異なっていることを特徴とする請求項１〜５のいずれかに記載の半導体装置の製造方法。
【請求項７】
前記第１シリル化部の厚みが前記第２シリル化部の厚みよりも小さくなるように、前記第２レジストの厚みを設定することを特徴とする請求項１〜６のいずれかに記載の半導体装置の製造方法。
【請求項８】
前記第１シリル化部、前記第２シリル化部および前記第３シリル化部のうち、前記第１シリル化部の厚みを最も小さくし、前記第２シリル化部の厚みを最も大きくすることを特徴とする請求項１〜７のいずれかに記載の半導体装置の製造方法。
【請求項９】
前記絶縁膜に対するエッチング処理の時間によって、前記絶縁膜に形成する前記配線溝の溝深さを制御することを特徴とする請求項１〜８のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置のデザインルールが高度に縮小され、集積度が上昇している。また、それに伴い、半導体装置の縮小化が進み、動作速度が向上している。しかしながら、半導体装置の集積度の上昇により配線数量が増加することによって、遅延時間が長くなるという不都合が発生する。このため、従来では、その不都合を解消するために、配線材料の主成分をＡｌからＣｕに変更することにより、配線抵抗の低抵抗化を図っている。
【０００３】
ところで、従来では、Ｃｕを主成分とする配線構造の形成方法として、ダマシン法やデュアルダマシン法などの方法が知られている。なお、ダマシン法とは、絶縁膜に形成した配線溝に配線材料を埋め込んだ後、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法を用いて配線材料の余分な部分（配線溝に埋め込まれた部分以外の部分）を除去するという方法である。その一方、デュアルダマシン法とは、絶縁膜に配線溝および接続孔を形成し、その配線溝および接続孔に配線材料を埋め込んだ後、ＣＭＰ法を用いて配線材料の余分な部分を除去するという方法である。
【０００４】
図２０〜図２６は、従来のデュアルダマシン法の一例を説明するための断面図である。以下に、図２０〜図２６を参照して、従来のデュアルダマシン法について説明する。
【０００５】
従来のデュアルダマシン法では、図２０に示すように、まず、基板１０１上に絶縁膜１０２を形成した後、リソグラフィ技術、ドライエッチング技術およびレジスト剥離技術を用いて、絶縁膜１０２上に第１配線１０３を形成する。この後、第１配線１０３を覆うように第１絶縁膜１０４を形成し、エッチングストッパ膜１０５および第２絶縁膜１０６を第１絶縁膜１０４上に順次形成する。
【０００６】
次に、図２１に示すように、第２絶縁膜１０６上にレジストを塗布した後、そのレジストをリソグラフィ技術によりパターニングすることによって、エッチングマスク（第２絶縁膜１０６に配線溝１０６ａを形成するためのマスク）としてのレジストパターン１０７を形成する。その後、レジストパターン１０７をマスクとしたドライエッチング技術を用いて第２絶縁膜１０６のエッチングを行った後、レジストパターン１０７を剥離する。これにより、図２２に示すように、第２絶縁膜１０６に配線溝１０６ａが形成された状態となる。
【０００７】
次に、図２３に示すように、配線溝１０６ａを埋め込むように第２絶縁膜１０６上にレジストを塗布した後、そのレジストをリソグラフィ技術によりパターニングすることによって、エッチングマスク（第１絶縁膜１０４に接続孔１０４ａを形成するためのマスク）としてのレジストパターン１０８を形成する。その後、レジストパターン１０８をマスクとしたドライエッチング技術を用いて第１絶縁膜１０４のエッチングを行った後、レジストパターン１０８を剥離する。これにより、図２４に示すように、第１絶縁膜１０４に接続孔１０４ａが形成された状態となる。
【０００８】
次に、図２５に示すように、第２絶縁膜１０６上に第２配線１０９（図２６参照）となる金属材料１１０を堆積するとともに、その金属材料１１０の一部を第２絶縁膜１０６の配線溝１０６ａおよび第１絶縁膜１０４の接続孔１０４ａに埋め込む。最後に、ＣＭＰ法を用いて、金属材料１１０の余分な部分を除去する。これにより、図２６に示すように、第１配線１０３と第２配線１０９とが接続プラグ１０９ａで接続された配線構造が得られる。
【０００９】
しかしながら、上記した従来のデュアルダマシン法では、接続孔用のレジストパターン１０８を形成する際に、配線溝１０６ａが形成されている第２絶縁膜１０６上に塗布したレジストをパターニングするため、第２絶縁膜１０６の配線溝１０６ａの段差で露光光が反射し、レジストパターン１０８が所望の形状からずれてしまうという不都合がある。さらに、互いに異なる２枚のマスクを用いて配線溝１０６ａおよび接続孔１０４ａの各々を第２絶縁膜１０６および第１絶縁膜１０４に形成するため、マスク合わせ時にずれが発生するという不都合がある。このため、信頼性の高い配線構造を形成するためには、予めずれを想定した設計を行う必要がある。また、従来のデュアルダマシン法では、その工程が複雑になってしまうという不都合もある。
【００１０】
そこで、従来では、上記した不都合の解消を図ることが可能なデュアルダマシン法が提案されている（たとえば、特許文献１参照）。
【００１１】
図２７〜図３５は、従来の提案されたデュアルダマシン法を説明するための断面図である。以下に、図２７〜図３５を参照して、従来の提案されたデュアルダマシン法について説明する。
【００１２】
従来の提案されたデュアルダマシン法では、図２７に示すように、まず、基板１１１上に絶縁膜１１２を形成した後、リソグラフィ技術、ドライエッチング技術およびレジスト剥離技術を用いて、絶縁膜１１２上に第１配線１１３を形成する。この後、第１配線１１３を覆うように絶縁膜１１４を形成し、エッチングストッパ膜１１５およびレジスト１１６を絶縁膜１１４上に順次形成する。
【００１３】
次に、図２８に示すように、リソグラフィ技術を用いて、レジスト１１６をパターニングする。この際、レジスト１１６の配線溝領域（絶縁膜１１４の配線溝１１４ａを形成する領域と重なる領域）への露光量を接続孔領域（絶縁膜１１４の接続孔１１４ｂを形成する領域と重なる領域）への露光量よりも少なくする。このような露光処理の後に現像処理を行うことにより、レジスト１１６の接続孔領域はエッチングストッパ１１５が露出するまで溶解される一方、レジスト１１６の配線溝領域はそこまでは溶解せずに残る。
【００１４】
次に、図２９に示すように、エッチングストッパ膜１１５の接続孔領域をエッチング除去した後、絶縁膜１１４の接続孔領域をエッチング除去する。このとき、レジスト１１６の配線溝領域も同時にエッチング除去されるが、レジスト１１６の下にエッチングストッパ膜１１５が存在するため、それよりも下の部分はエッチング除去されない。
【００１５】
次に、図３０に示すように、エッチングストッパ膜１１５の配線溝領域をエッチング除去し、引き続き、絶縁膜１１４の配線溝領域および接続孔領域をエッチング除去する。なお、このエッチング工程は、絶縁膜１１４の接続孔領域に形成される孔部が第１配線１１３に達するまで行う。このようにして、配線溝１１４ａおよび接続孔１１４ｂを絶縁膜１１４に形成する。この後、レジスト１１６を除去する。
【００１６】
次に、図３１に示すように、エッチングストッパ膜１１５上に第２配線１１７（図３２参照）となる金属材料１１８を堆積するとともに、その金属材料１１８の一部を絶縁膜１１４の配線溝１１４ａおよび接続孔１１４ｂに埋め込む。最後に、ＣＭＰ法を用いて、金属材料１１８の余分な部分を除去する。これにより、図３２に示すように、第１配線１１３と第２配線１１７とが接続プラグ１１７ａで接続された配線構造が得られる。
【００１７】
ところで、従来の提案されたデュアルダマシン法では、レジスト１１６をパターニングすることにより得られる配線溝パターンおよび接続孔パターンの形成工程において、レジスト１１６の配線溝領域への露光量を接続孔領域への露光量よりも少なくしているが、このような露光処理は、たとえば、図３３〜図３５に示すような位相シフトマスクを用いて行われる。
【００１８】
図３３に示す位相シフトマスクは、石英ガラス基板１２１と、遮光材料層１２２と、ＭｏＳｉ系のハーフトーン遮光材料層１２３とを備えたものである。具体的には、石英ガラス基板１２１上の非配線領域（絶縁膜１１４の配線溝１１４ａおよび接続孔１１４ｂを形成しない領域と重なる領域）に、ハーフトーン遮光材料層１２３および遮光材料層１２２がこの順番で形成されているとともに、石英ガラス基板１２１上の配線溝領域に、ハーフトーン遮光材料層１２３のみが形成されている。また、石英ガラス基板１２１の接続孔領域が、遮光材料層１２２およびハーフトーン遮光材料層１２３が存在しない開口部となっている。このような構造の位相シフトマスクでは、接続孔領域において露光光が１００％透過し、配線溝領域において露光光がある程度遮光され、非配線領域において露光光が１００％遮光される。
【００１９】
また、図３４に示す位相シフトマスクは、図３３に示した位相シフトマスクからハーフトーン遮光材料層１２３を省略し、石英ガラス基板１２１の配線溝領域に、所定の深さを有する掘り込み１２１ａを設けたものである。このような構造の位相シフトマスクでは、接続孔領域への露光量に比べて配線溝領域への露光量が低下する。
【００２０】
また、図３５に示す位相シフトマスクは、図３３に示した位相シフトマスクからハーフトーン遮光材料層１２３を省略し、石英ガラス基板１２１上の配線溝領域に、石英ガラス基板１２１よりも光透過率が低いＳＯＧ（Ｓｐｉｎ  ｏｎ  ｇｌａｓｓ）膜からなる位相シフター１２４を形成したものである。
【００２１】
従来の提案されたデュアルダマシン法では、レジスト１１６をパターニングすることにより得られる配線溝パターンおよび接続孔パターンの形成工程において、図３３〜図３５に示したような位相シフトマスクを用いることにより、レジスト１１６の配線溝領域への露光量が接続孔領域への露光量よりも少なくなる。このため、１枚のマスクによる１回のリソグラフィ工程で、配線溝パターンおよび接続孔パターンの両方を同時に形成することが可能となる。また、この際、エッチングストッパ膜１１５の平坦な表面上に塗布したレジスト１１６をパターニングするため、そのパターニング処理によって得られる配線溝パターンおよび接続孔パターンが所望の形状からずれてしまうのを抑制することもできる。これらのことから、従来の提案されたデュアルダマシン法では、絶縁膜１１４に形成する配線溝１１４ａおよび接続孔１１４ｂが互いに位置ずれしてしまうのを抑制することが可能となる。
【００２２】
【特許文献１】特開平１１−２８９０１０号公報
【発明の開示】
【発明が解決しようとする課題】
【００２３】
しかしながら、従来の提案されたデュアルダマシン法では、使用する位相シフトマスクが従来からの一般的なマスクに比べて製造し難いという不都合がある。このため、絶縁膜に形成する配線溝および接続孔が互いに位置ずれするのを抑制できたとしても、製造の容易性が低下するという問題点がある。
【００２４】
この発明は、上記のような課題を解決するためになされたものであり、この発明の目的は、絶縁膜に形成する配線溝および接続孔が互いに位置ずれするのを抑制しながら、製造の容易化を図ることが可能な半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【００２５】
上記目的を達成するために、この発明の一の局面による半導体装置の製造方法は、第１配線およびその第１配線に接続される第２配線を少なくとも含み、第２配線がデュアルダマシン法により形成される半導体装置の製造方法であって、第１配線を絶縁膜で覆い、第２配線の構成材料が埋め込まれる配線溝および接続孔を絶縁膜に形成する工程と、絶縁膜上に第２配線の構成材料を堆積し、第２配線の構成材料の一部を配線溝および接続孔に埋め込む工程と、第２配線の構成材料のうちの配線溝および接続孔に埋め込まれた部分以外の部分を除去する工程とを備えている。そして、配線溝および接続孔を絶縁膜に形成する工程は、絶縁膜上に第１レジストおよび第２レジストを順次塗布する工程と、別途準備したマスクを介して第２レジストに対する露光を行った後、第２レジストに対してシリル化処理を施すことによって、第２レジストの接続孔領域に第１シリル化部を形成するとともに、第２レジストの非配線領域に第２シリル化部を形成する工程と、第２レジストの配線溝領域を除去して第１レジストの配線溝領域を露出させた後、第１レジストに対してシリル化処理を施すことによって、第１レジストの配線溝領域に第３シリル化部を形成する工程と、第１シリル化部を除去し、第２レジストおよび第１レジストの接続孔領域が開口するように第２レジストおよび第１レジストをパターニングした後、第２レジストおよび第１レジストをマスクとして絶縁膜をエッチングすることによって、絶縁膜に接続孔を形成する工程と、第３シリル化部を除去し、第１レジストの接続溝領域が開口するように第１レジストをパターニングした後、第２レジストをマスクとして絶縁膜をエッチングすることによって、絶縁膜に配線溝を形成する工程とを含んでいる。
【００２６】
なお、配線溝領域とは、絶縁膜の配線溝を形成する領域と重なる領域のことであり、接続孔領域とは、絶縁膜の接続孔を形成する領域と重なる領域のことである。また、非配線領域とは、絶縁膜の配線溝および接続孔を形成しない領域と重なる領域のことである。
【００２７】
この一の局面では、上記のような製造方法で半導体装置を製造することによって、位相シフトマスクを用いなかったとしても、配線溝および接続孔を絶縁膜に形成するためのパターニングを１枚のマスクで行うことができる。すなわち、従来からの一般的なマスクを用いることができるので、製造が困難で製造に時間がかかる位相シフトマスクを準備する必要がない。その結果、絶縁膜に形成する配線溝および接続孔が互いに位置ずれするのを抑制しながら、製造の容易化を図ることが可能となる。
【００２８】
上記一の局面による半導体装置の製造方法において、好ましくは、第２レジストの感光部分がシリル化処理によりシリル化される場合には、マスクの配線溝領域に遮光部を設けるとともに、マスクの接続孔領域および非配線領域に開口部を設ける一方、第２レジストの未感光部分がシリル化処理によりシリル化される場合には、マスクの接続孔領域および非配線領域に遮光部を設けるとともに、マスクの配線溝領域に開口部を設ける。このようにすれば、容易に、第２レジストの接続孔領域および非配線領域の各々をシリル化することができる。
【００２９】
上記の半導体装置の製造方法において、好ましくは、マスクの接続孔領域に設ける開口部または遮光部のサイズを非配線領域に設ける開口部または遮光部のサイズよりも小さくする。このようにすれば、接続孔領域の第１シリル化部の厚みを非配線領域の第２シリル化部の厚みよりも小さくすることができる。このため、容易に、非配線領域の第２シリル化部が残るように、接続孔領域の第１シリル化部のみを除去することができる。したがって、所望のパターンを容易に形成することができる。
【００３０】
また、上記の半導体装置の製造方法において、好ましくは、接続孔を複数形成する場合に、マスクの接続孔領域に複数の開口部または複数の遮光部を設け、そのマスクの複数の開口部または複数の遮光部のサイズを互いに同じにする。このようにすれば、接続孔領域の複数の第１シリル化部の厚みが互いに同じになるので、接続孔領域の複数の第１シリル化部の除去を容易に行うことができる。
【００３１】
さらに、上記の半導体装置の製造方法において、好ましくは、接続孔の開口面積が必要な大きさとなるように、マスクの接続孔領域に設ける開口部または遮光部を複数にする。このようにすれば、マスクの接続孔領域に設ける開口部または遮光部のサイズを大きくする必要がない。このため、接続孔領域の第１シリル化部の厚みが所望値よりも大きくなるのを抑制することができる。
【００３２】
上記一の局面による半導体装置の製造方法において、第１レジストおよび第２レジストの各々の感光波長が互いに異なっていることが好ましい。
【００３３】
上記一の局面による半導体装置の製造方法において、第１シリル化部の厚みが第２シリル化部の厚みよりも小さくなるように、第２レジストの厚みを設定することが好ましい。
【００３４】
上記一の局面による半導体装置の製造方法において、好ましくは、第１シリル化部、第２シリル化部および第３シリル化部のうち、第１シリル化部の厚みを最も小さくし、第２シリル化部の厚みを最も大きくする。このようにすれば、容易に、非配線領域の第２シリル化部および配線溝領域の第３シリル化部が残るように接続孔領域の第１シリル化部のみを除去することができ、その後、非配線領域の第２シリル化部が残るように配線溝領域の第３シリル化部のみを除去することができる。これにより、所望のパターンを容易に形成することができる。
【００３５】
上記一の局面による半導体装置の製造方法において、好ましくは、絶縁膜に対するエッチング処理の時間によって、絶縁膜に形成する配線溝の溝深さを制御する。このようにすれば、エッチングストッパ膜が不要となり、製造のさらなる容易化を図ることができる。
【発明の効果】
【００３６】
以上のように、本発明によれば、絶縁膜に形成する配線溝および接続孔が互いに位置ずれするのを抑制しながら、製造の容易化を図ることが可能な半導体装置の製造方法を容易に得ることができる。
【発明を実施するための最良の形態】
【００３７】
（第１実施形態）
図１は、本発明の第１実施形態による半導体装置の製造方法を用いて製造される半導体装置の配線構造の断面図である。以下に、図１を参照して、第１実施形態による半導体装置の製造方法を用いて製造される半導体装置の配線構造について簡単に説明する。
【００３８】
この半導体装置の配線構造は、図１に示すように、デュアルダマシン法により形成されるものであって、約４００ｎｍの厚みを有する下層の配線１と、約４００ｎｍの厚みを有する上層の配線２とを含んでおり、それらが互いに接続された構造となっている。下層の配線１の構成材料としては、たとえば、Ｃｕ、ＡｌおよびＰｏｌｙ−Ｓｉなどが考えられる。また、上層の配線２の構成材料としては、たとえば、バリアメタル（ＴｉやＴｉＮ）を含むＣｕなどが考えられる。なお、下層の配線１は、本発明の「第１配線」の一例であり、上層の配線２は、本発明の「第２配線」の一例である。
【００３９】
下層の配線１は、基板１１上に絶縁膜１２を介して形成されており、かつ、約６００ｎｍの厚み（下層の配線１の上面からの厚み）を有するＳｉＯからなる絶縁膜１３によって覆われている。また、この絶縁膜１３には、約４００ｎｍの溝深さを有する配線溝１３ａと、その配線溝１３ａの底部から下層の配線１にまで達する接続孔１３ｂとが形成されている。そして、絶縁膜１３に形成された配線溝１３ａおよび接続孔１３ｂに、上層の配線２の構成材料が埋め込まれている。これにより、下層の配線１と上層の配線２とが接続プラグ（絶縁膜１３の接続孔１３ｂに埋め込まれた上層の配線２の構成材料）２ａを介して互いに接続された状態となっている。
【００４０】
図２〜図１２は、本発明の第１実施形態による半導体装置の製造方法を説明するための断面図および平面図である。以下に、図１〜図１２を参照して、第１実施形態による半導体装置の製造方法について説明する。
【００４１】
第１実施形態の製造方法では、図２に示すように、まず、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて基板１１上に絶縁膜１２を形成した後、その絶縁膜１２上に、下層の配線１の構成材料を約４００ｎｍの厚みで堆積する。そして、リソグラフィ技術およびドライエッチング技術を用いて、絶縁膜１２上に堆積した下層の配線１の構成材料をパターニングする。これにより、図２に示すような下層の配線１を形成する。
【００４２】
この後、下層の配線１を覆うようにＳｉＯからなる絶縁膜１３を形成し、その表面をＣＭＰ法などにより平坦化して約６００ｎｍの厚みにする。そして、平坦化した絶縁膜１３上にレジスト１４を約５００ｎｍの厚みで塗布し、続けて、そのレジスト１４上にレジスト１５を約５００ｎｍの厚みで塗布する。このレジスト１４および１５は、互いに異なる波長の光で感光し、感光した部分（感光部分）がシリル化処理によりシリル化されるものである。たとえば、レジスト１４は、約４３６ｎｍの波長の光が照射されることにより感光するとともに、レジスト１５は、約３６５ｎｍの波長の光が照射されることにより感光する。なお、レジスト１４および１５は、それぞれ、本発明の「第１レジスト」および「第２レジスト」の一例である。
【００４３】
次に、図３に示すように、別途準備したマスク２０を介してレジスト１５に対して露光を行うことにより、レジスト１５の一部を感光させる。なお、この際には、波長が約３６５ｎｍの光を露光光として用いる。
【００４４】
ここで用いるマスク２０は、図３および図４に示すように、石英ガラス基板２１上の所定部分に形成されたクロム層２２を有しており、そのクロム層２２が存在する部分を露光光が透過しない遮光部２０ａとし、クロム層２２が存在しない部分を露光光が透過する開口部２０ｂとしたものである。具体的には、マスク２０の配線溝領域（絶縁膜１３の配線溝１３ａを形成する領域と重なる領域）に遮光部２０ａを設け、マスク２０の接続孔領域（絶縁膜１３の接続孔１３ｂを形成する領域と重なる領域）および非配線領域（絶縁膜１３の配線溝１３ａおよび接続孔１３ｂを形成しない領域と重なる領域）に開口部２０ｂを設けている。したがって、このマスク２０を介してレジスト１５に対する露光を行うと、レジスト１５の接続孔領域および非配線領域が感光する。
【００４５】
次に、図５に示すように、レジスト１５に対してシリル化処理を施すことにより、レジスト１５の感光部分である接続孔領域および非配線領域をシリル化する。すなわち、レジスト１５の接続孔領域にシリル化部１５ａを形成し、レジスト１５の非配線領域にシリル化部１５ｂを形成する。なお、シリル化部１５ａは、本発明の「第１シリル化部」の一例であり、シリル化部１５ｂは、本発明の「第２シリル化部」の一例である。
【００４６】
ところで、この実施形態では、接続孔領域のシリル化部１５ａの厚みが非配線領域のシリル化部１５ｂの厚みよりも小さくなるように、マスク２０の接続孔領域に設ける開口部２０ｂ（図３および図４参照）のサイズを設定している。すなわち、シリル化する領域が広い場合にはその領域が盛り上がるため、それを考慮して、マスク２０の接続孔領域の開口面積を非配線領域の開口面積よりも小さくしている。
【００４７】
また、レジスト１５の厚みについても、接続孔領域のシリル化部１５ａの厚みが非配線領域のシリル化部１５ｂの厚みよりも小さくなるように設定している。具体的に言うと、レジスト１５の厚みが小さい場合には厚み方向へのシリル化が制限される一方、レジスト１５の厚みが大きい場合には厚み方向にシリル化が進むため、それを考慮して、レジスト１５の厚みを設定している。
【００４８】
これらのことにより、接続孔領域のシリル化部１５ａおよび非配線領域のシリル化部１５ｂの各々の厚みが約５０ｎｍおよび約４５０ｎｍとなり、接続孔領域のシリル化部１５ａの厚みが非配線領域のシリル化部１５ｂの厚みよりも小さくなる。
【００４９】
この後、レジスト１５の配線溝領域が開口するように、レジスト１５をパターニングする。これにより、レジスト１５の下に位置していたレジスト１４の配線溝領域を露出させる。
【００５０】
次に、図６に示すように、図３に示した露光工程で使用した光の波長（約３６５ｎｍ）とは異なる波長（約４３６ｎｍ）の光を露光光とし、かつ、別途準備したマスクを介さずに全面露光を行う。この露光工程では、露光光がレジスト１４のみを感光させることが可能な波長の光であるため、レジスト１４の配線溝領域（露出した領域）のみが感光する。この後、レジスト１４に対してシリル化処理を施すことによって、レジスト１４の感光部分である配線溝領域をシリル化する。すなわち、レジスト１４の配線溝領域にシリル化部１４ａを形成する。この際、シリル化の処理時間などを調整することによって、配線溝領域のシリル化部１４ａの厚みを約３００ｎｍにする。すなわち、配線溝領域のシリル化部１４ａの厚みを、接続孔領域のシリル化部１５ａの厚みよりも大きくし、かつ、非配線領域のシリル化部１５ｂの厚みよりも小さくする。
【００５１】
次に、図７に示すように、ドライエッチング技術を用いて、接続孔領域のシリル化部１５ａ（図６参照）を除去する。この際、接続孔領域のシリル化部１５ａをエッチングするための条件が非配線領域のシリル化部１５ｂおよび配線溝領域のシリル化部１４ａをエッチングするための条件と同じであるため、接続孔領域のシリル化部１５ａに対してエッチングを行うと、同時に、非配線領域のシリル化部１５ｂおよび配線溝領域のシリル化部１４ａに対するエッチングも行われる。このため、接続孔領域のシリル化部１５ａをエッチングする際には、非配線領域のシリル化部１５ｂおよび配線溝領域のシリル化部１４ａが残るように、そのエッチング時間を調整する。
【００５２】
次に、図８に示すように、レジスト１５および１４の接続孔領域が開口するようにレジスト１５および１４をパターニングした後、エッチング条件を変更して、レジスト１５および１４（シリル化部１５ｂおよび１４ａ）をマスクとした絶縁膜１３のエッチングを行う。これにより、絶縁膜１３の接続孔領域が除去されるため、絶縁膜１３に接続孔１３ｂが形成される。この後、エッチング条件をさらに変更し、非配線領域のシリル化部１５ｂが残るように、配線溝領域のシリル化部１４ａをエッチング除去する。
【００５３】
次に、図９および図１０に示すように、レジスト１４の配線溝領域が開口するようにレジスト１４をパターニングすることによって、その下に位置する絶縁膜１３の配線溝領域を露出させる。そして、エッチング条件を変更し、レジスト１５（シリル化部１５ｂ）をマスクとした絶縁膜１３のエッチングを所定の深さまで行う。これにより、図１１に示すように、絶縁膜１３の配線溝領域が所定の深さまで除去されるため、絶縁膜１３に配線溝１３ａが形成された状態となる。このとき、エッチング時間を調整することにより、絶縁膜１３に形成される配線溝１３ａを所望の溝深さとする。この後、レジスト１５および１４を除去する。
【００５４】
なお、絶縁膜１３に配線溝１３ａを形成するエッチング工程の際に、絶縁膜１３に対するエッチング処理の初期段階において、異方性を減らしたエッチング条件に変更すれば、絶縁膜１３に形成される接続孔１３ｂのサイズを大きくすることが可能となる。ただし、この場合には、絶縁膜１３に配線溝１３ａおよび接続孔１３ｂを形成するときの制御性が低下してしまう。したがって、大電流を流す必要がある場合には、絶縁膜１３に形成する接続孔１３ｂのサイズは大きくせず、絶縁膜１３に形成する接続孔１３ｂの個数を増やすようにするのが好ましい。
【００５５】
次に、図１２に示すように、上層の配線２の構成材料１６を絶縁膜１３上に堆積するとともに、その上層の配線２の構成材料１６の一部を絶縁膜１３の配線溝１３ａおよび接続孔１３ｂに埋め込む。
【００５６】
最後に、ＣＭＰ法を用いて、上層の配線２の構成材料１６のうち、絶縁膜１３の配線溝１３ａおよび接続孔１３ｂに埋め込まれた部分以外の部分を除去する。これにより、図１に示したような配線構造が得られる。
【００５７】
第１実施形態では、上記のような製造方法を用いて半導体装置の配線構造を製造することによって、位相シフトマスクを用いなかったとしても、配線溝１３ａおよび接続孔１３ｂを絶縁膜１３に形成するためのパターニングを１枚のマスクで行うことができる。すなわち、従来からの一般的なマスクを用いることができるので、製造が困難で製造に時間がかかる位相シフトマスクを準備する必要がない。その結果、絶縁膜１３に形成する配線溝１３ａおよび接続孔１３ｂが互いに位置ずれするのを抑制しながら、製造の容易化を図ることが可能となる。
【００５８】
また、第１実施形態では、上記のように、マスク２０の接続孔領域に設ける開口部２０ｂのサイズを非配線領域に設ける開口部２０ｂのサイズよりも小さくすることによって、接続孔領域のシリル化部１５ａの厚みを非配線領域のシリル化部１５ｂの厚みよりも小さくすることができる。このため、容易に、非配線領域のシリル化部１５ｂが残るように、接続孔領域のシリル化部１５ａのみを除去することができる。すなわち、所望のパターンを容易に形成することができる。
【００５９】
また、第１実施形態では、上記のように、接続孔領域のシリル化部１５ａ、非配線領域のシリル化部１５ｂおよび配線溝領域のシリル化部１４ａのうち、接続孔領域のシリル化部１５ａの厚みを最も小さくし、非配線領域のシリル化部１５ｂの厚みを最も大きくすることによって、容易に、非配線領域のシリル化部１５ｂおよび配線溝領域のシリル化部１４ａが残るように接続孔領域のシリル化部１５ａのみを除去することができ、その後、非配線領域のシリル化部１５ｂが残るように配線溝領域のシリル化部１４ａのみを除去することができる。これにより、所望のパターンを容易に形成することができる。
【００６０】
また、第１実施形態では、上記のように、絶縁膜１３に対するエッチング処理の時間を調整することで絶縁膜１３に形成される配線溝１３ａの溝深さを制御することによって、エッチングストッパ膜が不要となり、製造のさらなる容易化を図ることができる。
【００６１】
なお、半導体装置の配線構造に大電流を流す必要がある場合には、絶縁膜１３に形成する接続孔１３ｂのサイズは大きくせずに、絶縁膜１３に形成する接続孔１３ｂの個数を増やすことで対応するのが好ましい。すなわち、１回目の露光工程の際に、接続孔用の開口部２０ｂが複数設けられたマスク２０（図１３参照）を用いるのが好ましい。このようにすれば、接続孔領域のシリル化部１５ａの厚みが所望値よりも大きくなるのを抑制することができる。また、この場合、マスク２０の複数の開口部２０ｂのサイズを互いに同じにすれば、接続孔領域の複数のシリル化部１５ａの厚みが互いに同じになるので、その接続孔領域の複数のシリル化部１５ａの除去を容易に行うことができる。
【００６２】
また、上記第１実施形態では、図８に示した工程において、配線溝領域のシリル化部１４ａが残るようなエッチング処理を行ったが、この工程の際に配線溝領域のシリル化部１４ａも同時にエッチングされてもよい。すなわち、図１４に示すような状態になってもよい。
【００６３】
また、上記第１実施形態では、図１１に示した工程において、非配線領域のシリル化部１５ｂが残るようなエッチング処理を行ったが、この工程の際に非配線領域のシリル化部１５ｂが同時にエッチングされてもよい。すなわち、図１５に示すような状態になってもよい。
【００６４】
（第２実施形態）
図１６〜図１９は、本発明の第２実施形態による半導体装置の製造方法を説明するための断面図である。以下に、図１６〜図１９を参照して、第２実施形態による半導体装置の製造方法について説明する。
【００６５】
第２実施形態の製造方法では、図１６に示すように、まず、図２に示した第１実施形態の製造方法と同様の方法を用いて、平坦化された絶縁膜１３までを形成する。この後、第２実施形態では、上記第１実施形態とは異なり、絶縁膜１３上に、感光していない部分（未感光部分）がシリル化処理によりシリル化されるレジスト３４および３５をこの順番で塗布する。なお、レジスト３４は、本発明の「第１レジスト」の一例であり、レジスト３５は、本発明の「第２レジスト」の一例である。
【００６６】
次に、図１７に示すように、別途準備したマスク４０を介してレジスト３５に対して露光を行うことにより、レジスト３５の一部を感光させる。
【００６７】
ここで用いる第２実施形態のマスク４０は、上記第１実施形態のものとは異なり、マスク４０の接続孔領域および非配線領域に遮光部４０ａを設け、マスク４０の配線溝領域に開口部４０ｂを設けたものである。すなわち、石英ガラス基板４１上の配線溝領域にはクロム層４２が形成されておらず、石英ガラス基板４１上の接続孔領域および非配線領域にクロム層４２が形成されている。したがって、このマスク４０を介してレジスト３５に対する露光を行うと、レジスト３５の配線溝領域が感光する。
【００６８】
次に、図１８に示すように、レジスト３５に対してシリル化処理を施すことにより、レジスト３５の未感光部分である接続孔領域および非配線領域をシリル化する。すなわち、レジスト３５の接続孔領域にシリル化部（第１シリル化部）３５ａを形成し、レジスト３５の非配線領域にシリル化部（第２シリル化部）３５ｂを形成する。この後、レジスト３５をパターニングすることにより、レジスト３５の下に位置していたレジスト３４の配線溝領域を露出させる。
【００６９】
次に、第２実施形態では、図１９に示すように、上記第１実施形態とは異なり、全面露光は行わずに、レジスト３４に対してシリル化処理を施す。これにより、レジスト３４の露出した部分（未感光部分）である配線溝領域がシリル化され、レジスト３４の配線溝領域にシリル化部（第３シリル化部）３４ａが形成される。
【００７０】
この後、図７〜図１２に示した第１実施形態の製造方法と同様の方法を用いることによって、図１に示した配線構造を形成する。
【００７１】
第２実施形態の製造方法では、上記第１実施形態の製造方法と同様の効果が得られる。
【００７２】
なお、第２実施形態の製造方法では、未感光部分がシリル化処理によりシリル化されるものを下層のレジスト３４として用いたが、感光部分がシリル化処理によりシリル化されるものを下層のレジスト３４として用いてもよい。ただし、この場合には、図１９に示した工程において全面露光が必要となる。
【００７３】
今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【図面の簡単な説明】
【００７４】
【図１】本発明の第１実施形態による半導体装置の製造方法を用いて製造される半導体装置の配線構造の断面図である。
【図２】本発明の第１実施形態による半導体装置の製造方法を説明するための断面図である。
【図３】本発明の第１実施形態による半導体装置の製造方法を説明するための断面図である。
【図４】本発明の第１実施形態による半導体装置の製造方法を説明するための平面図（マスクの平面図）である。
【図５】本発明の第１実施形態による半導体装置の製造方法を説明するための断面図である。
【図６】本発明の第１実施形態による半導体装置の製造方法を説明するための断面図である。
【図７】本発明の第１実施形態による半導体装置の製造方法を説明するための断面図である。
【図８】本発明の第１実施形態による半導体装置の製造方法を説明するための断面図である。
【図９】本発明の第１実施形態による半導体装置の製造方法を説明するための断面図である。
【図１０】本発明の第１実施形態による半導体装置の製造方法を説明するための断面図である。
【図１１】本発明の第１実施形態による半導体装置の製造方法を説明するための断面図である。
【図１２】本発明の第１実施形態による半導体装置の製造方法を説明するための断面図である。
【図１３】第１実施形態の変形例による半導体装置の製造方法を説明するための平面図（マスクの平面図）である。
【図１４】第１実施形態の変形例による半導体装置の製造方法を説明するための断面図である。
【図１５】第１実施形態の変形例による半導体装置の製造方法を説明するための断面図である。
【図１６】本発明の第２実施形態による半導体装置の製造方法を説明するための断面図である。
【図１７】本発明の第２実施形態による半導体装置の製造方法を説明するための断面図である。
【図１８】本発明の第２実施形態による半導体装置の製造方法を説明するための断面図である。
【図１９】本発明の第２実施形態による半導体装置の製造方法を説明するための断面図である。
【図２０】従来のデュアルダマシン法の一例を説明するための断面図である。
【図２１】従来のデュアルダマシン法の一例を説明するための断面図である。
【図２２】従来のデュアルダマシン法の一例を説明するための断面図である。
【図２３】従来のデュアルダマシン法の一例を説明するための断面図である。
【図２４】従来のデュアルダマシン法の一例を説明するための断面図である。
【図２５】従来のデュアルダマシン法の一例を説明するための断面図である。
【図２６】従来のデュアルダマシン法の一例を説明するための断面図である。
【図２７】従来の提案されたデュアルダマシン法を説明するための断面図である。
【図２８】従来の提案されたデュアルダマシン法を説明するための断面図である。
【図２９】従来の提案されたデュアルダマシン法を説明するための断面図である。
【図３０】従来の提案されたデュアルダマシン法を説明するための断面図である。
【図３１】従来の提案されたデュアルダマシン法を説明するための断面図である。
【図３２】従来の提案されたデュアルダマシン法を説明するための断面図である。
【図３３】従来の提案されたデュアルダマシン法を説明するための断面図（位相シフトマスクの断面図）である。
【図３４】従来の提案されたデュアルダマシン法を説明するための断面図（位相シフトマスクの断面図）である。
【図３５】従来の提案されたデュアルダマシン法を説明するための断面図（位相シフトマスクの断面図）である。
【符号の説明】
【００７５】
１  配線（第１配線）
２  配線（第２配線）
１３  絶縁膜
１３ａ  配線溝
１３ｂ  接続孔
１４、３４  レジスト（第１レジスト）
１４ａ、３４ａ  シリル化部（第３シリル化部）
１５、３５  レジスト（第２レジスト）
１５ａ、３５ａ  シリル化部（第１シリル化部）
１５ｂ、３５ｂ  シリル化部（第２シリル化部）
１６  構成材料
２０、４０  マスク
２０ａ、４０ａ  遮光部
２０ｂ、４０ｂ  開口部
【図１】
2010098083.tif 000003
【図２】
2010098083.tif 000004
【図３】
2010098083.tif 000005
【図４】
2010098083.tif 000006
【図５】
2010098083.tif 000007
【図６】
2010098083.tif 000008
【図７】
2010098083.tif 000009
【図８】
2010098083.tif 000010
【図９】
2010098083.tif 000011
【図１０】
2010098083.tif 000012
【図１１】
2010098083.tif 000013
【図１２】
2010098083.tif 000014
【図１３】
2010098083.tif 000015
【図１４】
2010098083.tif 000016
【図１５】
2010098083.tif 000017
【図１６】
2010098083.tif 000018
【図１７】
2010098083.tif 000019
【図１８】
2010098083.tif 000020
【図１９】
2010098083.tif 000021
【図２０】
2010098083.tif 000022
【図２１】
2010098083.tif 000023
【図２２】
2010098083.tif 000024
【図２３】
2010098083.tif 000025
【図２４】
2010098083.tif 000026
【図２５】
2010098083.tif 000027
【図２６】
2010098083.tif 000028
【図２７】
2010098083.tif 000029
【図２８】
2010098083.tif 000030
【図２９】
2010098083.tif 000031
【図３０】
2010098083.tif 000032
【図３１】
2010098083.tif 000033
【図３２】
2010098083.tif 000034
【図３３】
2010098083.tif 000035
【図３４】
2010098083.tif 000036
【図３５】
2010098083.tif 000037