(57)【要約】【課題】不揮発回路と揮発回路が混在するシステムにおいて、初期化が必要な揮発回路の存在を不揮発回路に通知する初期化要求機構を提供する。【解決手段】初期化要求機構は、電源検知部とレジスタとを備える。電源検知部は、揮発回路によって構成される周辺回路を駆動する電源がオフになったことを検知すると、電源がオフになったことを示すレジスタ値をレジスタに記録する。初期化要求機構は、レジスタに、少なくとも一つ以上の電源がオフになったことを示すレジスタ値が記録されている場合、周辺回路の初期化が必要であることを示す初期化要求割込を、不揮発回路によって構成されるプロセッサに送信する。プロセッサは、初期化要求割込を受信すると、プロセッサが保持しているプロセスの実行状態に合わせて周辺回路を起動する。【選択図】図１
2010170206.tif 000002
【特許請求の範囲】
【請求項１】
内部レジスタが不揮発性である不揮発回路と、内部レジスタが揮発性である一以上の揮発回路と、初期化要求機構とを備えた情報処理装置であって、
前記初期化要求機構は、前記揮発回路を駆動する電源がオフになったことを検知する一以上の電源検知部と、前記電源がオフになったことを記録する初期化要求レジスタと、を備え、
前記電源検知部は、前記電源がオフになったことを検知した場合、前記電源がオフになったことを示す第１情報を前記初期化要求レジスタに記録し、
前記初期化要求機構は、前記初期要求レジスタに少なくとも一以上の前記第１情報が記録されている場合、前記揮発回路の初期化が必要であることを前記不揮発回路に通知し、
前記不揮発回路は、
前記初期化要求機構から前記通知を受信した場合、前記不揮発回路の内部レジスタに保持されているプロセスの実行状態に合わせて、前記揮発回路の内部レジスタを設定し、
前記内部レジスタの設定後に、前記揮発回路を起動することを特徴とする情報処理装置。
【請求項２】
前記初期化要求レジスタは、一以上の第１ビットレジスタを含み、
前記各第１ビットレジスタは、前記揮発回路に対応付けられ、
前記電源検知部は、
前記電源の状態を監視し、
前記電源がオフになったことを検知した場合、前記電源によって駆動される前記揮発回路に対応付けられた前記第１ビットレジスタに、前記第１情報を記録し、
前記初期化要求機構は、前記初期化要求レジスタに少なくとも一以上の前記第１情報が記録されている場合、前記周辺回路の初期化が必要であることを前記不揮発回路に通知することを特徴とする請求項１に記載の情報処理装置。
【請求項３】
前記初期化要求レジスタは、さらに、前記一以上の第１ビットレジスタにそれぞれ対応する一以上の第２ビットレジスタを含み、
前記各第２ビットレジスタには、前記揮発回路を示す第２情報が記録され、
前記初期化要求機構は、
前記第１ビットレジスタに第１情報が記録され、かつ、前記第２ビットレジスタに第２情報が記録されている場合、前記第２情報によって示された揮発回路の初期化が必要であることを前記不揮発回路に通知することを特徴とする請求項２に記載の情報処理装置。
【請求項４】
前記初期化要求機構は、
さらに、コンデンサを備え、
前記電源がオフとなった後、前記コンデンサによって駆動されている間に、前記第１情報を前記初期化要求レジスタに記録することを特徴とする請求項１に記載の情報処理装置。
【請求項５】
前記不揮発回路は、プロセッサであり、
前記揮発回路は、前記プロセッサに接続される周辺回路であることを特徴とする請求項１に記載の情報処理装置。
【請求項６】
内部レジスタが不揮発性である不揮発回路及び内部レジスタが揮発性である一以上の揮発回路に接続され、前記揮発回路を駆動する電源がオフになったことを前記不揮発回路に通知する初期化要求機構であって、
前記電源がオフになったことを検知する一以上の電源検知部と、前記電源がオフなったことを記録する初期化要求レジスタと、を備え、
前記初期化要求レジスタは、一以上の第１ビットレジスタを含み、
前記各第１ビットレジスタは、前記揮発回路に対応付けられ、
前記電源検知部は、
前記電源の状態を監視し、
前記電源がオフになったことを検知した場合、前記電源によって駆動される前記揮発回路に対応付けられた前記第１ビットレジスタに、前記電源がオフとなったことを示す第１情報を記録し、
前記初期化要求機構は、前記初期化要求レジスタに少なくとも一以上の前記第１情報が記録されている場合、前記揮発回路の初期化が必要であることを前記不揮発回路に通知することを特徴とする初期化要求機構。
【請求項７】
前記初期化要求レジスタは、さらに、前記一以上の第１ビットレジスタにそれぞれ対応する一以上の第２ビットレジスタを含み、
前記各第２ビットレジスタには、前記揮発回路を示す第２情報が記録され、
前記初期化要求機構は、
前記第１ビットレジスタに第１情報が記録され、かつ、前記第２ビットレジスタに第２情報が記録されている場合、前記第２情報によって示された揮発回路の初期化が必要であることを前記不揮発回路に通知することを特徴とする請求項６に記載の初期化要求機構。
【請求項８】
前記初期化要求機構は、
さらに、コンデンサを備え、
前記電源がオフとなった後、前記コンデンサによって駆動されている間に、前記第１情報を前記初期化要求レジスタに記録することを特徴とする請求項６に記載の初期化要求機構。
【請求項９】
前記不揮発回路は、プロセッサであり、
前記揮発回路は、前記プロセッサに接続される周辺回路であることを特徴とする請求項６に記載の初期化要求機構。
【請求項１０】
電源がオフになった時の実行状態を保持し前記電源がオンになった時に前記実行状態から動作を開始する不揮発回路によって構成させるプロセッサと、前記電源がオフになった時の実行状態を保持せず、前記電源がオンになった時に初期状態から動作を開始する揮発回路によって構成されるデコーダと、受信した映像データを格納するメモリと、前記電源がオフになったことを前記プロセッサに通知する初期化要求機構と、前記電源をオンにするタイマと、を備えたテレビ受像機であって、
前記初期化要求機構は、前記電源がオフになったことを検知する電源検知部と、前記電源がオフなったことを記録する初期化要求レジスタと、を備え、
前記プロセッサは、
デコードに必要な映像データが前記メモリに格納されているか否かを判定し、
デコードに必要な映像データが前記メモリに格納されていない場合、前記電源をオンにするまでの待機時間を前記タイマに設定した後、前記電源をオフとし、
前記電源検知部は、前記電源がオフとなったことを検知した場合、前記電源がオフとなったことを示す情報を前記初期化要求レジスタに記録し、
前記タイマは、前記設定された待機時間が経過した時、前記電源をオンとし、
前記初期化要求機構は、前記記録された電源がオフとなったことを示す情報に基づいて、前記デコーダの初期化が必要であることを前記プロセッサに通知し、
前記プロセッサは、前記初期化要求機構から通知を受信した場合、前記プロセッサが保持しているプロセスの実行状態に合わせて、前記デコーダを起動することを特徴とするテレビ受像機。
【請求項１１】
内部レジスタが不揮発性である不揮発回路と、内部レジスタが揮発性である揮発回路と、を備えた情報処理装置であって、
前記揮発回路を駆動する電源がオフされた後再度オンされた場合には、前記不揮発回路の内部レジスタに保持されているプロセスの実行状態に合わせて前記揮発回路の内部レジスタを設定した後、前記揮発回路を起動することを特徴とする情報処理装置。
【請求項１２】
前記電源がオフされたことを示す情報を記憶する記憶部と、
前記電源がオフされた後再度オンされたとき前記記憶部に前記情報が記憶されている場合に、前記揮発回路の初期化が必要であることを示す情報を前記不揮発回路に出力する初期化要求機構と、を更に備え、
前記不揮発回路は、前記不揮発回路の内部レジスタに保持されているプロセスの実行状態に合わせて前記揮発回路の内部レジスタを設定した後、前記揮発回路を起動することを特徴とする請求項１１に記載の情報処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理装置、初期化要求機構、及び、テレビ受像機に関し、特に、不揮発回路と揮発回路とが混在する情報処理装置、初期化要求機構、及び、テレビ受像機に関する。
【背景技術】
【０００２】
記憶装置を構成するメモリとして、ＤＲＡＭ、ＳＲＡＭ、フラッシュメモリがあるが、これらのメモリには、それぞれ利点と欠点がある。すなわち、ＤＲＡＭは、大容量であるが揮発性である。ＳＲＡＭは、高速低消費電力であるが小容量である。フラッシュメモリは、不揮発性であるが低速である。近年、これらのメモリの利点を備えたユニバーサルメモリが考案されている。ユニバーサルメモリは、ＤＲＡＭの大容量性と、ＳＲＡＭの高速省電力性と、フラッシュメモリの不揮発性とを備える。
【０００３】
このユニバーサルメモリをコンピュータシステムの主記憶装置に適用することによって、主記憶装置は、電源がオフとなってもプロセスの実行状態を保持することができ、また、電源がオンとなった後は、保持されたプロセスの実行状態に基づいて、動作を再開することができる。したがって、主記憶装置を駆動する電源は、短時間の間隔でオン、オフされてもよい。これによって、コンピュータシステムは、主記憶装置が動作する必要のない間、電源をオフとすることによって、消費電力を大幅に低減することができる。
【０００４】
さらに、コンピュータシステムの内部レジスタにユニバーサルメモリを適用した場合には、内部レジスタは、電源がオフとなってもプロセスの実行状態を保持することができる。また、内部レジスタは、再び、電源がオンとなった後、保持されたプロセスの実行状態から動作を再開することができる。以下では、このような内部レジスタが不揮発性である回路を不揮発回路という。また、内部レジスタが揮発性である回路を揮発回路という。
【０００５】
また、ＣＰＵの内部レジスタに記憶されているデータを初期化することなく、周辺回路のみをプログラムによって初期化するコンピュータがある（例えば、特許文献１参照）。
【特許文献１】特開平９−３１１８４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
不揮発回路によって構成されるＣＰＵと、揮発回路によって構成される周辺回路が混在するシステムにおいて、システムの電源をオフにした後、再び電源をオンした場合には、不揮発回路であるＣＰＵは、システムの電源がオフとなったことを認識することなく、電源がオフとなった時に保持していたプロセスの実行状態から動作を再開する。一方、揮発回路である周辺回路は、電源がオフになった後、再び電源がオンになった場合には、電源がオフとなった時のプロセスの実行状態を失っているため、初期状態から動作を再開する。
【０００７】
このため、ＣＰＵのプロセスの実行状態と周辺回路のプロセスの実行状態との間に不整合が生じ、ＣＰＵは周辺回路を適切に動作させることができないという問題があった。ＣＰＵのプロセスの実行状態と周辺回路のプロセスの実行状態とを整合させるためには、ＣＰＵは、電源がオンになった時に、周辺回路を適切に初期化して、周辺回路のプロセスの実行状態をＣＰＵが保持しているプロセスの実行状態に適するように設定しなければならない。
【０００８】
特許文献１に記載された技術によっては、ＣＰＵは、電源オン時に揮発回路である周辺回路を適切に初期化することができない。
【０００９】
本発明は、前述した問題に鑑みてなされたものであり、不揮発回路と揮発回路とが混在する場合に、不揮発回路と揮発回路におけるプロセスの実行状態を整合することができる情報処理装置、初期化要求機構、テレビ受像機を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の代表的な一例を示せば以下のとおりである。すなわち、内部レジスタが不揮発性である不揮発回路と、内部レジスタが揮発性である一以上の揮発回路と、初期化要求機構とを備えた情報処理装置であって、前記初期化要求機構は、前記揮発回路を駆動する電源がオフになったことを検知する一以上の電源検知部と、前記電源がオフになったことを記録する初期化要求レジスタと、を備え、前記電源検知部は、前記電源がオフになったことを検知すると、前記電源がオフになったことを示す第１情報を前記初期化要求レジスタに記録し、前記初期化要求機構は、前記初期要求レジスタに少なくとも一以上の前記第１情報が記録されている場合、前記揮発回路の初期化が必要であることを前記不揮発回路に通知し、前記不揮発回路は、前記初期化要求機構から前記通知を受信すると、前記不揮発回路の内部レジスタが保持している実行状態に合わせて、前記揮発回路の内部レジスタを設定し、前記揮発回路を起動することを特徴とする。
【発明の効果】
【００１１】
本発明の一実施形態によれば、不揮発回路と揮発回路とが混在する場合に、不揮発回路と揮発回路におけるプロセスの実行状態を整合させることができる。
【発明を実施するための最良の形態】
【００１２】
＜実施形態１＞
以下、本発明の第１の実施形態について、図１から図４を用いて説明する。なお、以下に述べる第１の実施形態は本発明の実施形態の一つであって、本発明を制限するものではない。
【００１３】
図１は、本発明の第１の実施形態の情報処理装置の構成を示すブロック図である。
【００１４】
第１の実施形態の情報処理装置１００は、ＣＰＵ１１０、初期化要求機構１２０、周辺回路１３０、及び、メモリ１４０を備える。
【００１５】
ＣＰＵ１１０は、内部レジスタが不揮発メモリによって構成されたプロセッサである。ここで、不揮発メモリとは、例えば、ＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）である。ＣＰＵ１１０は、メモリ１４０に格納された各種プログラムを読み出し、読み出されたプログラムを実行するプロセッサである。メモリ１４０は、ＣＰＵ１１０によって実行される各種プログラムのほか、初期化要求割込ハンドラ１４１を格納する。
【００１６】
ＣＰＵ１１０は、初期化要求機構１２０から初期化要求割込１２３を受信する。また、ＣＰＵ１１０は、初期化要求機構１２０から初期化要求レジスタ値１２４を受信する。また、ＣＰＵ１１０は、周辺回路１３０へ初期化制御情報１１１を送信する。
【００１７】
ＣＰＵ１１０は、初期化要求割込１２３を受信すると、メモリ１４０に格納された初期化要求割込ハンドラ１４１を読み出し、読み出された初期化要求割込ハンドラ１４１を実行する。初期化要求割込ハンドラ１４１は、ＣＰＵ１１０で実行されるプログラムであり、初期化制御情報１１１に基づき、周辺回路１３０を初期化する。また、初期化要求割込ハンドラ１４１は、リセット入力によって電源検知部１２２のビットレジスタ１２９（後述する図３）をリセットする。
【００１８】
初期化要求機構１２０は、複数のビットレジスタを含む初期化要求レジスタ１２１、及び、電源検知部１２２を備える。なお、情報処理装置１００が複数の周辺回路（周辺機器）１３０を備え、各周辺回路１３０が複数の電源によって駆動されている場合には、初期化要求機構１２０は、複数の電源の状態を検知するために、電源検知部１２２を複数備えてもよい。
【００１９】
初期化要求レジスタ１２１の各ビットレジスタ１２５（後述する図２）は、それぞれ接続された周辺回路１３０に対応付けられる。なお、各ビットレジスタ１２５は、周辺回路１３０を駆動する電源（被検知電源）１０１に対応付けられてもよい。初期化要求レジスタ１２１は、電源検知部１２２から出力された初期化要求レジスタ値１３２を受信し、受信したレジスタ値を対応するビットレジスタ１２５に記録する。
【００２０】
なお、周辺回路１３０が電源検知部１２２を備える場合には、周辺回路１３０は、初期化要求レジスタ１２１に初期化要求レジスタ値１３１を送信してもよい。この場合、初期化要求レジスタ１２１は、周辺回路１３０から出力された初期化要求レジスタ値１３１を受信し、受信したレジスタ値を周辺回路１３０に対応するビットレジスタ１２５に記録してもよい。
【００２１】
初期化要求レジスタ１２１は、初期化要求割込１２３及び初期化要求レジスタ値１２４をＣＰＵ１１０に出力する。
【００２２】
なお、初期化要求レジスタ１２１の詳細な説明については、図２を用いて後述する。
【００２３】
電源検知部１２２は、被検知電源１０１（後述する図３）のオフを検知すると、初期化要求レジスタ値１３２を出力する。初期化要求レジスタ１２１は、受信した初期化要求レジスタ値１３２を対応するビットレジスタ１２５に記録する。なお、電源検知部１２２の詳細な説明については、図３を用いて後述する。
【００２４】
周辺回路１３０は、被検知電源１０１によって駆動する。ＣＰＵ１１０は、初期化要求レジスタ１２１から出力された初期化要求割込１２３を受信すると、初期化要求割込ハンドラ１４１を実行して、初期化制御情報１１１を周辺回路１３０に送信する。ＣＰＵ１１０は、初期化制御情報１１１に基づいて、周辺回路１３０をＣＰＵ１１０のプロセスの実行状態に整合するように初期化する。
【００２５】
なお、周辺回路１３０は、情報処理装置１００が備える揮発回路であり、ＣＰＵ（図示省略）を備える。周辺回路１３０は、例えば、表示機能を備えたグラフィックス回路等である。
【００２６】
なお、第１の実施形態の変形例として、ＣＰＵ１１０は、初期化要求機構１２０を含んでもよい。また、不揮発回路であるＣＰＵ１１０が、ＣＰＵ１１０とは別の揮発回路であるＣＰＵを初期化してもよい。
【００２７】
以下に、初期化要求機構１２０の構成について説明する。初期化要求機構１２０は、初期化要求レジスタ１２１及び電源検知部１２２を含む。初期化要求レジスタ１２１及び電源検知部１２２について、それぞれ、図２、図３を用いて説明する。
【００２８】
図２は、本発明の第１の実施形態の初期化要求レジスタの構成を示すブロック図である。
【００２９】
第１の実施形態の初期化要求レジスタ１２１は、複数のビットレジスタ１２５、マスクレジスタ１２６、及び、初期化要求割込出力部１２７を含む。なお、ビットレジスタ１２５及びマスクレジスタ１２６は、不揮発メモリである。
【００３０】
初期化要求レジスタ１２１は、例えば、３２個のビットレジスタ１２５−１から１２５−３２を含む。各ビットレジスタ１２５は、それぞれ１ビットの値を記録する。各ビットレジスタ１２５は、初期化要求機構１２０に接続された各周辺回路１３０、又は、初期化要求機構１２０に接続された複数の周辺回路１３０を駆動するための各電源（被検知電源）１０１に対応付けられる。
【００３１】
各ビットレジスタ１２５は、クロック毎に記録されたレジスタ値を、初期化要求レジスタ値１２４として、ＣＰＵ１１０に送信する。また、各ビットレジスタ１２５は、クロック毎に記録されたレジスタ値を、対応するマスクレジスタ１２６に出力する。
【００３２】
マスクレジスタ１２６は、例えば、前述した３２個のビットレジスタ１２５−１から１２５−３２に、それぞれ対応する３２個のマスクレジスタ１２６−１から１２６−３２を含む。マスクレジスタ１２６は、初期化要求機構１２０に接続されている周辺回路１３０、又は、周辺回路１３０を駆動する電源（被検知電源）１０１を識別するためのレジスタである。
【００３３】
例えば、接続された二つの周辺回路１３０−１及び１３０−２が、それぞれビットレジスタ１２５−１、１２５−２に対応付けられている場合には、マスクレジスタ１２６−１及び１２６−２に「１」が設定される。なお、周辺回路１３０−１及び１３０−２が同じ電源１０１によって駆動されている場合にも、電源検知部１２２によって出力された初期化要求レジスタ値１３２は、ビットレジスタ１２５−１及び１２５−２のそれぞれに記録される。これによって、ＣＰＵ１１０は、周辺回路１３０−１及び１３０−２に初期化の処理が必要であることを認識することができる。
【００３４】
なお、接続される周辺回路１３０が変更されない場合には、システム設定時に、製造者等がマスクレジスタ１２６のレジスタ値を設定してもよい。また、接続される周辺回路１３０が動的に変更される場合には、システム起動時に、ＣＰＵ１１０が、周辺回路１３０の接続を認識し、マスクレジスタ１２６のレジスタ値を設定してもよい。
【００３５】
マスクレジスタ１２６は、マスクレジスタ１２６の各ビットレジスタに記録されたレジスタ値と、対応する各ビットレジスタ１２５に記録されたレジスタ値との論理積を演算し、演算されたそれぞれの論理値を初期化要求割込出力部１２７へ出力する。初期化要求割込出力部１２７は、マスクレジスタ１２６から入力された３２個のレジスタ値の論理和を演算し、演算された論理値に基づいて、初期化要求割込１２３をＣＰＵ１１０に送信する。
【００３６】
例えば、ビットレジスタ１２５−Ｎのレジスタ値が「１」であり、かつ、対応するマスクレジスタ１２６−Ｎのレジスタ値が「１」である場合には、マスクレジスタ１２６−Ｎは、初期化要求割込出力部１２７に「１」を出力する。ビットレジスタ１２５−Ｎ及びマスクレジスタ１２６−Ｎのうち、少なくとも一方が「０」である場合には、マスクレジスタ１２６−Ｎは「０」を出力する。
【００３７】
初期化要求割込出力部１２７に入力されたすべての論理値が「０」の場合には、初期化要求レジスタ１２１は、初期化要求割込１２３をＣＰＵ１１０に送信しない。一方、初期化要求割込出力部１２７に入力された論理値のうち少なくとも一つ以上が「１」である場合、すなわち、少なくとも一つ以上の電源１０１がオフとなった場合には、初期化要求レジスタ１２１は、初期化要求割込１２３をＣＰＵ１１０に送信する。
【００３８】
図３は、本発明の第１の実施形態の電源検知部の論理構成を示すブロック図である。
【００３９】
電源検知部１２２は、周辺回路１３０を駆動する電源（被検知電源）１０１の電源状態を検知する。
【００４０】
電源検知部１２２は、検知した電源状態に応じて、内部のビットレジスタ１２９の値を書き換える。電源検知部１２２は、被検知電源１０１がオフになると、ビットレジスタ１２９に「１」を記録し、リセット入力がアクティブになるまで「１」を記録する。また、電源検知部１２２は、リセット入力がアクティブになると、ビットレジスタ１２５に「０」を記録する。
【００４１】
例えば、被検知電源１０１とグランドとの間に、抵抗Ｒ３（例えば、８０ｋΩ）及び抵抗Ｒ４（例えば、２５０ｋΩ）を接続し、抵抗Ｒ３と抵抗Ｒ４の間の電位を電源検知部１２２への電源状態入力とした場合には、被検知電源１０１のオン時の電位を３．３Ｖとすると、被検知電源１０１のオン時の電源状態入力の電位は、２．５Ｖである。
【００４２】
以下に、電源検知部１２２の動作について説明する。検知された電位が２．５Ｖである場合には、電源検知部１２２は、電源状態入力を「１」とする。また、検知された電位が０Ｖである場合、すなわち、被検知電源１０１がオフの場合には、電源検知部１２２は、電源状態入力を「０」とする。
【００４３】
電源検知部１２２は、電源状態入力の論理否定とビットレジスタ１２９の出力との論理和を演算し、演算された論理和１２８の論理値をビットレジスタ１２９に入力する。
【００４４】
すなわち、電源検知部１２２は、被検知電源１０１がオフになり、電源状態入力が「１」から「０」になった場合には、電源状態入力「０」の論理否定「１」と、ビットレジスタ１２９から出力された値（「１」又は「０」）との論理和を演算し、演算された論理値、すなわち、「１」をビットレジスタ１２９に入力する。したがって、電源検知部１２２のビットレジスタ１２９は「１」を出力する。なお、被検知電源１０１がオフとなった後は、初期化要求割込ハンドラ１４１によってリセット入力がビットレジスタ１２９に入力されない限り、ビットレジスタ１２９のレジスタ値は「０」にならない。
【００４５】
よって、被検知電源１０１がオフになった後、再び被検知電源１０１がオンになり、電源状態入力が「０」から「１」になった場合にも、電源状態入力「１」の論理否定「０」とビットレジスタ１２９に記録された「１」との論理和が演算されるため、ビットレジスタ１２９に記録される論理値は「１」のまま変わらない。
【００４６】
つまり、電源検知部１２２は、一度、被検知電源１０１のオフを検知すると、リセット入力によって、ビットレジスタ１２９の値が「０」にリセットされるまで、初期化要求レジスタ値１３２として「１」を出力し続ける。
【００４７】
被検知電源１０１がオフになった後、再び被検知電源１０１がオンになり、電源状態入力が「０」から「１」、すなわち、電源状態入力の論理否定が「１」から「０」となり、かつ、リセット入力によって、ビットレジスタ１２９が「０」となった場合には、電源検知部１２２は、レジスタ値「０」を出力する。
【００４８】
なお、電源検知部１２２は、クロックのタイミングで入力された論理値をビットレジスタ１２９に記録し、次のクロックのタイミングまで、記録されたレジスタ値を出力する。
【００４９】
図４は、本発明の第１の実施形態の初期化要求の処理を示すシーケンス図である。
【００５０】
電源検知部１２２は、被検知電源１０１のオフを検知すると、初期化要求レジスタ値１３２として、ビットレジスタ１２９のレジスタ値「１」を出力する。初期化要求レジスタ１２１は、電源検知部１２２から初期化要求レジスタ値１３２を受信する。初期化要求レジスタ１２１は、電源検知部１２２によって出力されたレジスタ値「１」を対応するビットレジスタ１２５に記録する。
【００５１】
被検知電源１０１がオンになると、被検知電源１０１によって駆動されるＣＰＵ１１０、周辺回路１３０、（及び初期化要求機構１２０）は動作を再開する。なお、不揮発性であるＣＰＵ１１０は、再び電源がオンとなった時、電源オフ時のプロセスの実行状態を保持している。一方、揮発性である周辺回路１３０は、電源オフ時のプロセスの実行状態を保持していない。
【００５２】
被検知電源１０１がオンとなった後、初期化要求レジスタ１２１は、少なくとも一つ以上のビットレジスタ１２５に「１」が記録されていることに基づいて、初期化要求割込１２３及び初期化要求レジスタ値１２４をＣＰＵ１１０に送信する。
【００５３】
ＣＰＵ１１０は、初期化要求割込１２３を受信すると、初期化要求割込ハンドラ１４１を実行し、初期化制御情報１１１を周辺回路１３０に送信する。なお、ＣＰＵ１１０は、初期化要求レジスタ値１２４に基づいて、初期化制御情報１１１の送信先である周辺回路１３０を特定する。
【００５４】
周辺回路１３０は、ＣＰＵ１１０からの初期化制御情報１１１を受信する。ＣＰＵ１１０は、初期化制御情報１１１に基づいて、周辺回路１３０の内部レジスタを初期化する。ここで、初期化とは、周辺回路１３０が、電源がオフとなった時に保持していたプロセスの実行状態に基づいて動作を再開するために、ＣＰＵ１１０が周辺回路１３０の内部レジスタを設定することである。この初期化によって、ＣＰＵ１１０は、ＣＰＵ１１０と周辺回路１３０との間のプログラム実行のシーケンスを整合することができる。
【００５５】
周辺回路１３０は、初期化の処理が完了した後、初期化完了の旨をＣＰＵ１１０に通知する。ＣＰＵ１１０は、初期化完了の通知を受信すると、対応するビットレジスタ１２５を「０」にリセットし、初期化要求割込ハンドラ１４１の実行を終了する。なお、ＣＰＵ１１０は、ビットレジスタ１２５をリセットする時に、電源検知部１２２へのリセット入力をアクティブとする。電源検知部１２２は、ＣＰＵ１１０からのリセット入力を受信すると、ビットレジスタ１２９を「０」にリセットする。
【００５６】
以上説明したように、第１の実施形態によれば、不揮発回路と揮発回路とが混在したシステムにおいて、初期化要求機構は、電源がオフとなり、再びオンとなった時に、初期化が必要な揮発回路があることを不揮発回路に通知することができる。
【００５７】
＜実施形態２＞
以下、本発明の第２の実施形態を、図５を用いて説明する。
【００５８】
図５は、本発明の第２の実施形態の電源検知部の構成を示すブロック図である。
【００５９】
第２の実施形態の電源検知部１２２は、図２に示した第１の実施形態の電源検知部１２２と、コンデンサＣ１及びダイオードＤ１を含む点で異なる。なお、電源検知部駆動電源１０２は、周辺回路１３０を駆動する電源（被検知電源）１０１と同じであってもよい。
【００６０】
電源検知部１２２は、電源検知部駆動電源１０２がオフになった場合であっても、コンデンサＣ１に蓄積された電荷によって、一定の時間、動作を継続することができる。ダイオードＤ１は、コンデンサＣ１によって蓄積された電荷が電源検知部駆動電源１０２側に流れないようにする。
【００６１】
例えば、被検知電源１０１が電源検知部駆動電源１０２と同じ場合には、被検知電源１０１は電源検知部駆動電源１０２と同時にオフになる。被検知電源１０１がオフになると、電源検知部１２２は、ビットレジスタ１２９に「１」を記録し、記録されたレジスタ値を初期化要求レジスタ値１３２として出力する。この場合、電源検知部駆動電源１０２も同時にオフになるが、電源検知部１２２は、コンデンサＣ１に蓄積された電荷によって駆動される。
【００６２】
なお、第１の実施形態の電源検知部１２２も電源検知部駆動電源１０２を備えるが、図３では電源検知部駆動電源１０２を省略している。
【００６３】
以上説明したように、第２の実施形態によれば、電源検知部は、電源検知部駆動電源がオフとなっても、コンデンサに蓄積された電荷によって、一定の時間、動作を継続することができる。さらに、第１の実施形態の効果と同様に、初期化要求機構は、駆動電源がオフとなり、再びオンとなった時に、初期化が必要な揮発回路があることを不揮発回路に通知することができる。
【００６４】
＜実施形態３＞
以下、本発明の第３の実施形態について、図６及び図７を用いて説明する。第３の実施形態は、第１の実施形態の初期化要求機構をテレビ受像機に適用した形態である。第３の実施形態のテレビ受像機は、省電力動作を実現する。
【００６５】
図６は、本発明の第３の実施形態のテレビ受像機の構成を示すブロック図である。
【００６６】
テレビ受像機６００は、アンテナ６１０、チューナ６０１、ネットワークインターフェース６０５、デコーダ６０２、パネル６０４、映像出力部６０３、メモリ６０６、ＣＰＵ１１０、初期化要求機構１２０、及び、タイマ６０７を備える。各部は内部信号線によって接続される。
【００６７】
アンテナ６１０は、放送電波を受信する。チューナ６０１は、アンテナ６１０を介してエンコードされた映像データを受信する。デコーダ６０２は、チューナ６０１又はネットワークインターフェース６０５から出力されたエンコードされた映像データをデコードし映像データを出力する。映像出力部６０３は、デコーダ６０２から出力された映像データを受信し、パネル６０４に映像データを出力する。パネル６０４は、映像出力部６０３から出力された映像データを表示する液晶等を用いた表示部である。
【００６８】
ネットワークインターフェース６０５は、ネットワーク６２０を介して、エンコードされた映像データを受信する。メモリ６０６は、チューナ６０１又はネットワークインターフェース６０５から出力されたエンコードされた映像データを記録する。ＣＰＵ１１０は、メモリ６０６からエンコードされた映像データを読出し、読み出された映像データをデコーダ６０２へ出力する。初期化要求機構１２０は、デコーダ６０２の電源オフを検知すると、ＣＰＵ１１０へ初期化要求割込１２３を通知する。タイマ６０７は、設定された時間が経過した時、ＣＰＵ１１０及びデコーダ６０２の電源をオンにする。
【００６９】
なお、第３の実施形態において、ＣＰＵ１１０及び初期化要求機構１２０は、不揮発回路であり、デコーダ６０２は揮発回路である。デコーダ６０２は、第１の実施形態における周辺回路１３０にＣＰＵ１１０によって初期化される。
【００７０】
図７は、本発明の第３の実施形態のテレビ受像機の省電力の動作を示すフローチャートである。
【００７１】
ＣＰＵ１１０は、メモリ６０６に格納された映像データを読出し、読出した映像データをデコーダ６０２へ出力する。ここで、例えば、映像データのフォーマットがＭＰＥＧ−２である場合には、デコーダ６０２は、ＣＰＵ１１０がメモリ６０６から読み出した映像データを、ＧＯＰ（Ｇｒｏｕｐ  Ｏｆ  Ｐｉｃｔｕｒｅ）単位でデコードする。なお、１ＧＯＰは１５フレームを含む。
【００７２】
従来では、ＣＰＵ１１０は、１／３０秒毎に１フレームの映像データをメモリ６０６から読み出し、読み出された映像データをデコーダ６０２に出力した。第３の実施形態では、ＣＰＵ１１０が不揮発回路であるため、ＣＰＵ１１０は、電源がオフとなった後、電源がオンとされても電源オフ時のプロセスの実行状態から動作を再開することができる。よって、ＣＰＵ１１０が映像データの入出力処理を実行しない間は、電源をＯＦＦにしてもよい。例えば、ＣＰＵ１１０は、デコードするのに十分な１ＧＯＰ分の映像データがメモリ６０６に格納されるまでの間（例えば、０．５秒）は、動作しなくてもよい。つまり、ＣＰＵ１１０は、例えば、０．５秒に１回だけ映像データの入出力処理を実行すればよい。これによって、テレビ受像機６００は、ＣＰＵ１１０によって消費される電力を低減することができる。なお、周辺回路であるデコーダ６０２は、揮発回路であるため、電源がオフとなった後、電源がオンになると、初期状態から動作を開始する。したがって、ＣＰＵ１１０は、初期化要求機構１２０からの初期化要求割込に基づいて、デコーダ６０２を初期化する。
【００７３】
以下に、テレビ受像機６００の省電力動作について説明する。
【００７４】
テレビ受像機６００の省電力動作において、初期化要求機構１２０は、デコーダ６０２の電源を監視し、電源オフを検知すると（７１１）、初期化要求割込１２３をＣＰＵ１１０に通知する（７１２）。
【００７５】
ＣＰＵ１１０は、電源がオンとなった後、起動する（７２１）。次に、ＣＰＵ１１０は、初期化要求機構１２０から初期化要求割込１２３が通知されているか否か判定する（７２２）。
【００７６】
ステップ７２２において、初期化要求割込１２３が通知されていると判定された場合には、ＣＰＵ１１０は、周辺回路であるデコーダ６０２を初期化する（７２３）。ステップ７２３の後、ＣＰＵ１１０は、ステップ７２４へ進む。
【００７７】
一方、ステップ７２２において、初期化要求割込１２３が通知されていないと判定された場合には、ＣＰＵ１１０は、次に、デコードするのに十分なサイズの映像データがメモリ６０６に格納されているか否かを判定する（７２４）。ここで、デコードするのに十分なサイズの映像データとは、例えば、１ＧＯＰ分の映像データである。
【００７８】
ステップ７２４において、十分なサイズの映像データが格納されていると判定された場合には、ＣＰＵ１１０は、メモリ６０６から映像データを読み出す（７２５）。次に、ＣＰＵ１１０は、読み出された映像データをデコーダ６０２によってデコードし（７２６）、デコードされた映像データを映像出力部６０３に入力し、映像データをパネル６０４に表示する（７２７）。ＣＰＵ１１０は、メモリ６０６に格納された映像データをエンコードするまで、ステップ７２４からステップ７２７の処理を繰り返す。
【００７９】
一方、ステップ７２４において、十分なサイズの映像データが格納されていないと判定された場合には、ＣＰＵ１１０は、タイマ７３０に待機時間を設定する（７２８）。ＣＰＵ１１０は、待機時間を設定した後、ＣＰＵ１１０及びデコーダ６０２の電源をオフにする（７２９）。
【００８０】
タイマ６０７は、ＣＰＵ１１０から待機時間が設定されるまで待機する（７３１）。タイマ６０７は、ＣＰＵ１１０から待機時間が設定されると、時間を計測し、設定された待機時間が経過したか否かを判定する（７３２）。ここで、タイマ６０７に設定される待機時間とは、例えば、デコードするのに十分なサイズの映像データ（１ＧＯＰ、１５フレーム）がメモリ６０６に格納されるまでの時間（すなわち、０．５秒）である。
【００８１】
ステップ７３２において、待機時間が経過したと判定された場合には、タイマ６０７は、ＣＰＵ１１０及びデコーダ６０２を駆動する電源をオンにする（７３３）。ステップ７３３の後、タイマ６０７は、ステップ７３１の処理に戻り、ＣＰＵ１１０から待機時間が設定されるまで待機する。
【００８２】
以上説明したように、第３の実施形態によれば、第１の実施形態の効果と同様に、初期化要求機構は、駆動電源がオフとなり、再びオンとなった時に、初期化が必要な揮発回路（デコーダ）があることを不揮発回路（ＣＰＵ）に通知することができる。これによって、テレビ受像機は、必要な映像データを受信するまでの間は電源をオフにすることができ、ＣＰＵが消費する電力を低減させることができる。
【図面の簡単な説明】
【００８３】
【図１】本発明の第１の実施形態の情報処理装置の構成を示すブロック図である。
【図２】本発明の第１の実施形態の初期化要求レジスタの構成を示すブロック図である。
【図３】本発明の第１の実施形態の電源検知部の構成を示すブロック図である。
【図４】本発明の第１の実施形態の初期化要求の処理を示すシーケンス図である。
【図５】本発明の第２の実施形態の電源検知部の構成を示すブロック図である。
【図６】本発明の第３の実施形態のテレビ受像機の構成を示すブロック図である。
【図７】本発明の第３の実施形態のテレビ受像機の省電力の動作を示すフローチャートである。
【符号の説明】
【００８４】
１００  情報処理装置
１０１  電源
１１０  ＣＰＵ
１１１  初期化制御情報
１２０  初期化要求機構
１２１  初期化要求レジスタ
１２２  電源検知部
１２３  初期化要求割込
１２４  初期化要求レジスタ値
１２５  ビットレジスタ
１２６  マスクレジスタ
１２７  初期化要求割込出力部
１２８  論理和
１２９  ビットレジスタ
１３０  周辺回路
１３１  初期化要求レジスタ値
１３２  初期化要求レジスタ値
１４０  メモリ
１４１  初期化要求割込ハンドラ
６００  テレビ受像機
６０１  チューナ
６０２  デコーダ
６０３  映像出力部
６０４  パネル
６０５  ネットワークインターフェース
６０６  メモリ
６０７  タイマ
６１０  アンテナ
６２０  ネットワーク
【図１】
2010170206.tif 000003
【図２】
2010170206.tif 000004
【図３】
2010170206.tif 000005
【図４】
2010170206.tif 000006
【図５】
2010170206.tif 000007
【図６】
2010170206.tif 000008
【図７】
2010170206.tif 000009