(57)【要約】【課題】差動伝送線路のビア線路部における特性インピーダンスを改善できるセラミックパッケージを提供する。【解決手段】誘電体基板１１の上面にワイヤボンドパッド１４と、下面に外部接続端子パッド１６と、厚み方向にビア線路１８を設けてワイヤボンドパッド１４と外部接続端子パッド１６間に差動伝送線路１９を設けるセラミックパッケージ１０であって、差動伝送線路１９がワイヤボンドパッド１４から延設する１対の配線線路１５と、この間隔が近傍で拡大しながらそれぞれが接続し、最上層から最下層の上面まで延設する１対の第１のビア線路１８ａと、最下層の上面にそれぞれの第１のビア線路１８ａに接続して縮小する位置方向に延設する１対の繋ぎ線路２０と、これに接続して第１のビア線路１８ａ間隔より縮小し、最下層の下面に設ける外部接続端子パッド１６上に露出する１対の第２のビア線路１８ｂを有する。【選択図】図１
2010161093.tif 000002
【特許請求の範囲】
【請求項１】
複数層からなる誘電体基板の上面に半導体素子とボンディングワイヤを介して接続するためのワイヤボンドパッドと、誘電体基板の下面に外部接続端子を接合させるための外部接続端子パッドと、誘電体基板の厚み方向にビア線路を設けて前記ワイヤボンドパッドと前記外部接続端子パッド間に高周波信号を通過させるための差動伝送線路を設けるセラミックパッケージであって、
前記差動伝送線路が前記ワイヤボンドパッドからそれぞれが略並行して延設する１対の配線線路と、該配線線路の間隔が近傍で急激な角度を設けて対称的に拡大しながらそれぞれが接続し、前記誘電体基板の最上層の上面から最下層の上面まで延設する１対の第１のビア線路と、前記最下層の上面にそれぞれの前記第１のビア線路に接続して該第１のビア線路間隔より縮小する位置方向に対称的に延設する１対の繋ぎ線路と、該繋ぎ線路に接続して前記第１のビア線路間隔より縮小し、前記最下層の下面に設ける前記外部接続端子パッド上にそれぞれが露出する１対の第２のビア線路を有することを特徴とするセラミックパッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層構造からなる誘電体基板の上面側に高周波用の半導体素子を搭載して、この半導体素子からの高周波信号を誘電体基板に設ける差動伝送線路を用いて特性インピーダンスの不整合を防止しながら通過させるためのセラミックパッケージに関する。
【背景技術】
【０００２】
近年、高速で大量情報を伝達させるための電子デバイスには、デジタル信号の高速化が求められている。このような電子デバイスに用いられる高周波用のセラミックパッケージは、例えば、１０Ｇｂｐｓ以上の高周波信号を通すパッケージにおいても、２つの線路に共通なコモンモードノイズを除去できることから、１つの伝送線路に２つの線路を用いる差動伝送線路が適用されることが多くなってきている。また、セラミックパッケージがプリント基板のようなボード板に表面実装される場合においては、パッケージサイズの縮小が望まれるので、パッケージをボード板に接続するときの外部接続端子のピッチの挟ピッチ化が望まれている。
【０００３】
ここで、図４（Ａ）、（Ｂ）、図５を参照しながら、高周波用の従来のセラミックパッケージを説明する。ここに、図４（Ａ）、（Ｂ）は従来のセラミックパッケージの平面図、Ｂ−Ｂ’線縦断面図、図５は同セラミックパッケージの誘電体基板を模式的に透視した部分拡大斜視説明図である。
図４（Ａ）、（Ｂ）、図５に示すように、セラミックパッケージ５０は、複数層のアルミナ（Ａｌ２Ｏ３）等のセラミックからなる誘電体基板５１と、この上面の外周囲に同じセラミックからなる枠体５２を設け、誘電体基板５１の上面と枠体５２の内周側壁面で半導体素子等を搭載するためのキャビティ部５３を形成している。そして、誘電体基板５１の上面側には、半導体素子とボンディングワイヤを介して接続するための高融点金属からなるワイヤボンドパッド５４と、このワイヤボンドパッド５４から延設する配線線路５５を設けている。また、セラミックパッケージ５０は、誘電体基板５１の下面側に金属板からなる外部接続端子５６を接合させるための上記と同様の高融点金属からなる外部接続端子パッド５７を設けている。更に、セラミックパッケージ５０は、誘電体基板５１の厚み方向に上記と同様の高融点金属を用いたビア線路５８を設け、このビア線路５８の両端をそれぞれ配線線路５５と、外部接続端子パッド５７に接続させている。そして、このセラミックパッケージ５０は、ワイヤボンドパッド５４と、外部接続端子パッド５７間に高周波信号を通過させるための伝送線路を２つの線路からなる差動伝送線路５９としている。通常、このような表面実装型で用いるセラミックパッケージ５０は、ビア線路５８を誘電体基板５１の上面側から下面側までの複数層を連続して貫通させるようにして設けている。このビア線路５８は、その直径が一定の場合に外部接続端子５６のピッチが狭くなればなるほど特性インピーダンスが下がる傾向となっている。
【０００４】
例えば、誘電体基板５１がアルミナからなり、伝送線路がシングルエンド伝送線路の場合の特性インピーダンスは、ビア線路５８直径がφ０．２ｍｍ、信号線の両側の外部接続端子５６がグランドで、外部接続端子５６ピッチが１．０ｍｍ、且つ疑似同軸構造のときにシングルエンドで５０Ω程度になる。しかしながら、特性インピーダンスは、外部接続端子５６ピッチが０．５ｍｍになると、３５Ω程度まで下がる。つまり、特性インピーダンスは、誘電体基板５１の比誘電率が一定の場合、外部接続端子５６ピッチと、ビア線路５８直径の比でほぼ決まることとなる。
【０００５】
従来のセラミックパッケージには、差動伝送線路を用いる配線基板として、差動伝送線路と、線路間隔が拡大する部位とにおける差動インピーダンスの不整合からの反射損失を防止するものが提案されている（例えば、特許文献１、特許文献２参照）。
また、従来のセラミックパッケージには、差動伝送線路を用いる配線基板として、差動伝送線路と、差動貫通導体（ビア線路）との接続部における反射損失を防止するものが提案されている（例えば、特許文献３、特許文献４参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−２５３７４６号公報
【特許文献２】特開２００４−２７４００５号公報
【特許文献３】特開２００５−１０８８９３号公報
【特許文献４】特開２００５−２４３８６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、前述したような従来のセラミックパッケージは、次のような問題がある。
（１）誘電体基板がアルミナからなる伝送線路にシングルエンド伝送線路に代えて差動伝送線路を用い、ビア線路直径を従来通り、例えば、φ０．２ｍｍとし、外部接続端子がグランド−信号線−信号線−グランドと並列する構造の場合の特性インピーダンスは、ビア線路の信号線間の差動対照面がグランドに相当するために疑似同軸構造で外部接続端子ピッチが、例えば、１．０ｍｍのままでは、ｏｄｄモードで５０Ωよりも下がってしまい、差動特性インピーダンスも１００Ωよりも下がってしまう。そこで、特性インピーダンスは、ビア線路直径を小さくして外部接続端子ピッチを狭くすることで低下を抑えることを可能としている。しかしながら、ビア線路直径を縮小することで、ビア線路抵抗を増加させることとなり、導体抵抗による通過損失が増大するという問題を有することとなる。更に、ビア線路直径の製造ばらつきは、ビア線路直径が小さくなるほど特性インピーダンスばらつきへの影響が大きくなることから、特性インピーダンス不整合の影響を直接受ける反射特性が安定しなくなるという問題も有することとなっている。
（２）また、特性インピーダンスは、信号線間のビア線路をお互いに遠ざけ、それぞれの信号線を差動対照面から遠ざけることで、低下を抑えることが可能であるが、外部接続端子を接続するための定められた外部接続端子ピッチを維持するためには、ビア線路をお互いに遠ざけるのに限界が生じている。更に、特性インピーダンスは、信号線間のビア線路をお互いに遠ざけビア線路部の特性インピーダンス低下を抑えることが可能であるが、逆に、これにより外部接続端子の特性インピーダンスの低下をまねくこととなって、特性改善が見込めないこととなっている。
（３）特開２００４−２５３７４６号公報や、特開２００４−２７４００５号公報で開示されるような配線基板からなるセラミックパッケージは、表層に設ける差動伝送線路の線路間隔が拡大する部位とにおける差動インピーダンスの不整合からの反射損失を防止するものであり、誘電体基板の複数層を貫通するビア線路部の特性インピーダンスの改善が見込めないこととなっている。
（４）特開２００５−１０８８９３号公報や、特開２００５−２４３８６４号公報で開示されるような配線基板からなるセラミックパッケージは、表層や、内層に設ける差動伝送線路と、差動貫通導体（ビア線路）との接続部における反射損失を防止するものであり、誘電体基板の複数層を貫通するビア線路部の特性インピーダンスの改善が見込めないこととなっている。
【０００８】
本発明は、かかる事情に鑑みてなされたものであって、差動伝送線路のビア線路部における特性インピーダンスを改善することができるセラミックパッケージを提供することを目的とする。
【課題を解決するための手段】
【０００９】
前記目的に沿う本発明に係るセラミックパッケージは、複数層からなる誘電体基板の上面に半導体素子とボンディングワイヤを介して接続するためのワイヤボンドパッドと、誘電体基板の下面に外部接続端子を接合させるための外部接続端子パッドと、誘電体基板の厚み方向にビア線路を設けてワイヤボンドパッドと外部接続端子パッド間に高周波信号を通過させるための差動伝送線路を設けるセラミックパッケージであって、差動伝送線路がワイヤボンドパッドからそれぞれが略並行して延設する１対の配線線路と、配線線路の間隔が近傍で急激な角度を設けて対称的に拡大しながらそれぞれが接続し、誘電体基板の最上層の上面から最下層の上面まで延設する１対の第１のビア線路と、最下層の上面にそれぞれの第１のビア線路に接続して第１のビア線路間隔より縮小する位置方向に対称的に延設する１対の繋ぎ線路と、繋ぎ線路に接続して第１のビア線路間隔より縮小し、最下層の下面に設ける外部接続端子パッド上にそれぞれが露出する１対の第２のビア線路を有する。
【発明の効果】
【００１０】
請求項１記載のセラミックパッケージは、複数層からなる誘電体基板の上面に半導体素子とボンディングワイヤを介して接続するためのワイヤボンドパッドと、誘電体基板の下面に外部接続端子を接合させるための外部接続端子パッドと、誘電体基板の厚み方向にビア線路を設けてワイヤボンドパッドと外部接続端子パッド間に高周波信号を通過させるための差動伝送線路を設けるセラミックパッケージであって、差動伝送線路がワイヤボンドパッドからそれぞれが略並行して延設する１対の配線線路と、配線線路の間隔が近傍で急激な角度を設けて対称的に拡大しながらそれぞれが接続し、誘電体基板の最上層の上面から最下層の上面まで延設する１対の第１のビア線路と、最下層の上面にそれぞれの第１のビア線路に接続して第１のビア線路間隔より縮小する位置方向に対称的に延設する１対の繋ぎ線路と、繋ぎ線路に接続して第１のビア線路間隔より縮小し、最下層の下面に設ける外部接続端子パッド上にそれぞれが露出する１対の第２のビア線路を有するので、ビア線路部直径をそのままにして複数層の最上層から最下層の上面までビア線路間隔を拡大させ、最下層のビア線路間隔を縮小させて外部接続端子ピッチをそのままにして差動伝送線路を設けることができ、ビア線路部の特性インピーダンスの低下を防止することができる。
【図面の簡単な説明】
【００１１】
【図１】（Ａ）、（Ｂ）はそれぞれ本発明の一実施の形態に係るセラミックパッケージの平面図、Ａ−Ａ’線縦断面図である。
【図２】同セラミックパッケージの誘電体基板を模式的に透視した部分拡大斜視説明図である。
【図３】（Ａ）、（Ｂ）はそれぞれ実施例と、従来例の特性インピーダンスのシミュレーション比較結果、Ｓパラメータ反射Ｓ１１のシミュレーション比較結果である。
【図４】（Ａ）、（Ｂ）は従来のセラミックパッケージの平面図、Ｂ−Ｂ’線縦断面図である。
【図５】同セラミックパッケージの誘電体基板を模式的に透視した部分拡大斜視説明図である。
【発明を実施するための形態】
【００１２】
続いて、添付した図面を参照しつつ、本発明を具体化した実施するための最良の形態について説明し、本発明の理解に供する。
ここに、図１（Ａ）、（Ｂ）はそれぞれ本発明の一実施の形態に係るセラミックパッケージの平面図、Ａ−Ａ’線縦断面図、図２は同セラミックパッケージの誘電体基板を模式的に透視した部分拡大斜視説明図である。
【００１３】
高速で大量情報を伝達させるための電子デバイスには、デジタル信号の高速化が求められ、最近では、例えば、４０Ｇｂｐｓを超えるような高周波信号を通すようなパッケージの開発も進められている。このようなセラミックパッケージは、１０Ｇｂｐｓ以上の高周波信号を通すパッケージにおいても、２つの線路に共通なコモンモードノイズを除去できる差動伝送線路が適用されることが多くなっている。また、電子デバイスの小型化に伴い、パッケージサイズも小型化になって、パッケージをボード板に接続するときの外部接続端子のピッチがますます挟ピッチとなっている。
【００１４】
図１（Ａ）、（Ｂ）、図２に示すように、本発明の一実施の形態に係るセラミックパッケージ１０は、アルミナ（Ａｌ２Ｏ３）等のセラミックの複数層の多層構造からなる誘電体基板１１と、この上面の外周囲に同じセラミックからなる枠体１２を設けている。そして、セラミックパッケージ１０は、誘電体基板１１の上面と、枠体１２の内周側壁面で半導体素子等の電子部品を搭載するためのキャビティ部１３を形成している。このセラミックパッケージ１０は、キャビティ部１３の底面である誘電体基板１１の上面側に、キャビティ部１３に搭載される半導体素子とボンディングワイヤを介して接続するためのワイヤボンドパッド１４と、このワイヤボンドパッド１４から延設する配線線路１５を設けている。このワイヤボンドパッド１４や、配線線路１５の形成には、セラミックと同時焼成して形成するために、タングステン（Ｗ）やモリブデン（Ｍｏ）等の高融点金属が用いられている。
【００１５】
また、上記のセラミックパッケージ１０は、誘電体基板１１の下面側に外部接続端子１６をろう付け接合させるための上記と同様の高融点金属からなる外部接続端子パッド１７を設けている。ここで用いられる外部接続端子１６は、ＫＶ（Ｆｅ−Ｎｉ−Ｃｏ系合金金属、商品名「Ｋｏｖａｒ（コバール）」）や、４２アロイ（Ｆｅ−Ｎｉ系合金金属）等のセラミックと熱膨張係数が近似する金属板から形成されている。更に、このセラミックパッケージ１０は、誘電体基板１１の厚み方向に上記と同様の高融点金属を用いたビア線路１８を設けている。なお、このビア線路１８は、後述する第１のビア線路１８ａと、第２のビア線路１８ｂとで構成されている。そして、このセラミックパッケージ１０は、ワイヤボンドパッド１４と、外部接続端子パッド１７間に高周波信号を通過させるための伝送線路を２本のペアで１つの線路となる差動伝送線路１９としている。なお、上記のセラミックパッケージ１０には、図示しないが、上記と同様の高融点金属を用いたグランド導体形成用のワイヤボンドパッド、グランドパターン、外部接続端子パッドや、これらを電気的に接続させるためのビアが設けられている。
【００１６】
上記のセラミックパッケージ１０の差動伝送線路１９は、誘電体基板１１の複数層の最上層の上面に設けるワイヤボンドパッド１４からそれぞれが略並行して延設する１対の配線線路１５を設けている。この配線線路１５は、略等間隔に設けられた複数個のワイヤボンドパッド１４から１対をなす複数組がそれぞれ放射状の任意の方向に略並行して延設している。また、この配線線路１５は、外部接続端子パッド１７側に延設するにつれて間隔が若干拡大していくような形状であってもよく、途中にチップ抵抗を搭載させるためのパッドを設けてもよい。
【００１７】
また、このセラミックパッケージ１０の差動伝送線路１９は、１対の配線線路１５の間隔が近傍で急激な角度、例えば、４５°程度の角度を設けて対称的に拡大しながらそれぞれが接続し、誘電体基板１１の最上層の上面から最下層の上面まで１又は複数層のセラミックを貫通して延設する第１のビア線路１８ａを設けている。
【００１８】
更に、このセラミックパッケージ１０の差動伝送線路１９は、誘電体基板１１の最下層の上面にそれぞれの第１のビア線路１８ａに接続して第１のビア線路１８ａ間隔より直線的に互いが接近して縮小する位置方向に対称的に延設する１対の繋ぎ線路２０を設けている。この繋ぎ線路２０は、上記と同様の高融点金属を用いて形成されている。
【００１９】
そして、このセラミックパッケージ１０の差動伝送線路１９は、繋ぎ線路２０の延設先に接続して第１のビア線路１８ａ間隔より縮小し、最下層の下面側に設ける外部接続端子パッド１６上にそれぞれ露出する第２のビア線路１８ｂを設けている。
【００２０】
次いで、上記のセラミックパッケージ１０の製造方法を簡単に説明する。
セラミックパッケージ１０は、誘電体基板１１や、枠体１２を構成するためのセラミックが、例えば、アルミナからなる場合には、アルミナ粉末にカルシア（ＣａＯ）、マグネシア（ＭｇＯ）、シリカ（ＳｉＯ２）等の焼結助剤と、バインダー、溶剤を加えて混練し、ドクターブレード法等でシート状にした複数枚のセラミックグリーンシートが用いられている。このセラミックグリーンシートは、複数個の個片体のセラミックパッケージ１０が配列する集合体の状態で形成されるように、大型の形状からなっている。そして、誘電体基板１１用のそれぞれのセラミックグリーンシートには、第１のビア線路１８ａや、第２のビア線路１８ｂ用の貫通孔や、グランド導体線路用の貫通孔をパンチングマシーンや、打ち抜きプレス機等で打ち抜いて形成している。
【００２１】
次に、それぞれのセラミックグリーンシートの貫通孔には、タングステンや、モリブデン等の高融点金属からなる導体ペーストと、スクリーン印刷機を用いて、第１のビア線路１８ａや、第２のビア線路１８ｂ用等の充填孔埋めのスクリーン印刷を行っている。また、これらのセラミックグリーンシートの表面には、上記と同様の導体ペーストと、スクリーン印刷機を用いて、ワイヤボンドパッド１４や、配線線路１５や、繋ぎ線路２０や、外部接続端子パッド１６用等のパターンのスクリーン印刷を行っている。なお、これらのセラミックグリーンシートには、上記のスクリーン印刷と同時に、グランド導体のビア線路用の充填孔埋めのスクリーン印刷や、グランド導体の表面パターン用のスクリーン印刷を行っている。一方、枠体１２用の１又は複数枚のセラミックグリーンシートには、キャビティ部１３の内壁となる部分の貫通孔をパンチングマシーンや、打ち抜きプレス機等で打ち抜いて形成している。
【００２２】
次に、誘電体基板１１用の複数枚のセラミックグリーンシート、及び枠体１２用の１又は複数枚のセラミックグリーンシートは、重ね合わされ温度と圧力を掛けて圧着し積層体を形成している。そして、集合体状態のセラミックグリーンシートの積層体は、還元雰囲気中の１５５０℃程度の高温でセラミックと、高融点金属を同時焼成した後、切断して個片体としている。あるいは、集合体状態のセラミックグリーンシートの積層体は、焼成前に個片体にするための溝を形成し、還元雰囲気中の１５５０℃程度の高温でセラミックと、高融点金属を同時焼成した後、溝に沿って分割して個片体としている。又は、集合体状態のセラミックグリーンシートの積層体は、焼成前に切り刃で切断して個片体とした後、還元雰囲気中の１５５０℃程度の高温でセラミックと、高融点金属を同時焼成している。なお、こうして形成されたセラミックパッケージ１０には、表面に露出する高融点金属部分にＮｉめっき被膜や、Ｃｏが含有するＮｉめっき被膜、更にこの上面にＡｕめっき被膜が形成されている。
【実施例】
【００２３】
本発明者は、セラミックパッケージの本発明の構造である実施例のビア線路部の不整合の低減について、本発明構造のビア線路部の不整合と、従来構造である従来例のビア線路部の不整合とを有限要素法によるシミュレーション結果を比較するすることで、低減効果を確認した。
ここで、従来例のビア線路部の構造は、ビア線路が誘電体基板の最上層の上面から最下層の下面までビア線路直径をφ０．１５ｍｍとして１直線に設けている。そして、２つのビア線路の間隔は、１．０ｍｍピッチ間隔の外部接続端子が接合させることができる外部接続端子パッドの中にビア線路の先端面を収めることができるピッチである１．３ｍｍとし、それぞれのビア線路の最下層の下面に延設する先端面を外部接続端子パッド内で接続させている。
一方、実施例のビア線路部の構造は、誘電体基板の最上層の上面から最下層の上面まで設ける第１のビア線路直径、及び誘電体基板の最下層に設ける第２のビア線路直径のそれぞれを同一のφ０．１５ｍｍとして設けている。そして、２つの第２のビア線路の間隔は、１．０ｍｍピッチ間隔の外部接続端子が接合させることができる外部接続端子パッドの中にビア線路の先端面を収めることができるピッチである１．３ｍｍとし、それぞれの第２のビア線路の最下層の下面に延設する先端面を外部接続端子パッド内で接続させている。また、２つの第１のビア線路の間隔は、２つの第２のビア線路の間隔である１．３ｍｍより大きく拡大させた１．５ｍｍとしている。
【００２４】
上記の実施例と、従来例について、シミュレーション結果を図３（Ａ）、（Ｂ）に示す。ここで、図３（Ａ）は実施例と、従来例の特性インピーダンスのシミュレーション比較結果、図３（Ｂ）は実施例と、従来例のＳパラメータ反射Ｓ１１のシミュレーション比較結果である。図３（Ａ）、（Ｂ）に示すように、実施例である本発明のビア線路部の特性インピーダンスは、従来例のビア線路部の特性インピーダンスより差動特性インピーダンスの目標である１００Ωに大きく近づくことが確認できた。また、実施例である本発明のビア線路部のＳパラメータ反射Ｓ１１も従来例に比較して低減したことが確認できた。
【産業上の利用可能性】
【００２５】
本発明のセラミックパッケージは、コモンノイズを除去すると共に、ビア線路部の特性インピーダンスの不整合を低減して反射特性を良好にし、高周波デジタル信号を高速に伝送する必要がある電子デバイスに用いることができる。
【符号の説明】
【００２６】
１０：セラミックパッケージ、１１：誘電体基板、１２：枠体、１３：キャビティ部、１４：ワイヤボンドパッド、１５：配線線路、１６：外部接続端子パッド、１７：外部接続端子、１８：ビア線路、１８ａ：第１のビア線路、１８ｂ：第２のビア線路、１９：差動伝送線路、２０：繋ぎ線路
【図１】
2010161093.tif 000003
【図２】
2010161093.tif 000004
【図３】
2010161093.tif 000005
【図４】
2010161093.tif 000006
【図５】
2010161093.tif 000007