(57)【要約】      （修正有）【課題】消費電力の増大を招くことなく、画素からの信号の読み出しを高速に行うことができる固体撮像素子を提供する。【解決手段】固体撮像素子は、入射した光量に応じた信号電荷を発生するＰＤ２０２及びＰＤ２０２が発生した信号電荷を蓄積するＦＤ２０４を有する画素２０１を備える。画素２０１においては、ＦＤ２０４に蓄積されている電荷が除去されてＦＤ２０４の電位がリセット電位ＶＤＤ２にリセットされ、リセットされたＦＤ２０４の電位が垂直信号線２０８に読み出される。次いで、垂直信号線２０８の電位が電源ＶＤＤ３の電位に変更された後、ＰＤ２０２からＦＤ２０４に転送されて蓄積された信号電荷に応じた電位が垂直信号線２０８に読み出される。【選択図】図２
2010192989.tif 000002
【特許請求の範囲】
【請求項１】
入射光量に応じた信号電荷を発生する光電変換部及び前記信号電荷を蓄積する蓄積部を含む画素を有し、前記蓄積部の電位をリセット電位にリセットした後に、前記光電変換部が発生した前記信号電荷を前記蓄積部に蓄積する固体撮像素子であって、
前記蓄積部に蓄積されている信号電荷に応じた電位を信号線に読み出す信号読み出し手段と、
前記信号線の電位を前記リセット電位と異なる所定電位に変更する信号線電位変更手段とを備え、
前記信号読み出し手段は、リセット期間において、前記リセット電位にリセットされた前記蓄積部の電位を前記信号線に読み出し、信号読み出し期間において、前記蓄積部に蓄積された信号電荷に応じた電位を前記信号線に読み出し、
前記信号線電位変更手段は、前記リセット期間と前記信号読み出し期間との間の信号線電位変更期間において、前記信号線の電位を所定電位に変更することを特徴とする固体撮像素子。
【請求項２】
前記所定電位は、前記リセット電位より低いことを特徴とする請求項１に記載の固体撮像素子。
【請求項３】
前記信号読み出し手段は、増幅ＭＯＳトランジスタと定電流回路とを含むソースフォロア手段からなり、
前記所定電位は、前記蓄積部に蓄積される最大の信号電荷量に応じた電位から前記増幅ＭＯＳトランジスタのスレッショルド電圧を差し引いた電位より低いことを特徴とする請求項１に記載の固体撮像素子。
【請求項４】
前記所定電位は、前記リセット電位より高いことを特徴とする請求項１に記載の固体撮像素子。
【請求項５】
前記信号読み出し手段は、増幅ＭＯＳトランジスタと定電流回路とを含むソースフォロア手段からなり、
前記所定電位は、前記蓄積部に蓄積される最大の信号電荷量に応じた電位から前記増幅ＭＯＳトランジスタのスレッショルド電圧を差し引いた電位より高いことを特徴とする請求項１に記載の固体撮像素子。
【請求項６】
請求項１の固体撮像素子を含む撮像装置であって、
前記固体撮像素子が撮像した画像に基づいて明るさを測定する測光手段と、
前記測光手段により測定された明るさに基づいて前記所定電位を決定する決定手段と
を備えることを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子及び撮像装置に関する。
【背景技術】
【０００２】
従来、デジタルカメラ、デジタルビデオカメラ等の撮像装置として、ＣＭＯＳＡＰＳ（CMOS Activity Pixel Sensor）からなる固体撮像素子を使用したものがある（例えば特許文献１参照）。このような撮像装置では、高精彩な画質を提供するために、固体撮像素子が持つ暗時ノイズを出力信号から取り除くことが行われる。
【０００３】
ここで、上記固体撮像素子について図８及び図９を参照しながら説明する。図８は従来のＣＭＯＳＡＰＳにおける１画素及び信号読出回路の構成図である。図９（ａ）は図８の固体撮像素子の駆動パターンを示す図である。図９（ｂ）は図８の垂直信号線２０８の電位を示す図である。
【０００４】
上記撮像素子は、、図８に示す複数の画素２０１が２次元アレイ状に配列されている。各画素２０１は、フォトダイオード(以下、ＰＤという)２０２、転送スイッチ２０３、フローティングディフュージョン部（以下、ＦＤという）２０４、リセットスイッチ２０７、増幅ＭＯＳアンプ２０５及び選択スイッチ２０６を含む。
【０００５】
ＰＤ２０２は、光学系を通して入射する光量に応じた信号電荷を発生する光電変換部として機能する。ＰＤ２０２のアノードは接地ラインに接続され、カソードは転送スイッチ２０３のソースに接続される。転送スイッチ２０３は、そのゲート端子に入力される転送パルスφＴＸによって駆動され、ＰＤ２０２で発生した信号電荷をＦＤ２０４に転送する。ＦＤ２０４は、信号電荷を一時的に蓄積する蓄積部として機能するとともに、蓄積した信号電荷を電圧信号に変換する電荷電圧変換部として機能する。
【０００６】
増幅ＭＯＳアンプ２０５は、ソースフォロアとして機能し、そのゲートにはＦＤ２０４で電荷電圧変換機能により得られた電圧信号が入力される。また、増幅ＭＯＳアンプ２０５のドレインには、第１電位を提供する第１電源ＶＤＤ１が接続され、そのソースには選択スイッチ２０６のドレインが接続されている。選択スイッチ２０６は、そのゲートに入力される垂直選択パルスφＳＥＬによって駆動される。選択スイッチ２０６のソースには、垂直信号線２０８が接続されている。垂直選択パルスφＳＥＬがアクティブ（ハイレベル）になると、画素アレイの対応する行に属する画素の選択スイッチ２０６が導通状態になり、増幅ＭＯＳアンプ２０５のソースが垂直信号線２０８に接続される。
【０００７】
リセットスイッチ２０７は、ドレインが第２電位（リセット電位）を提供する第２電源ＶＤＤ２に接続され、ソースがＦＤ２０４に接続されている。また、そのゲートに入力されるリセットパルスφＲＥＳによって駆動され、ＦＤ２０４に蓄積されている電荷を除去する。
【０００８】
ＦＤ２０４、増幅ＭＯＳアンプ２０５等は、垂直信号線２０８に定電流を供給する定電流回路２０９と共働して、フローティングディフュージョンアンプを構成する。選択スイッチ２０６で選択された行を構成する各画素２０１において、転送された電荷がＦＤ２０４で電圧信号に変換され、フローティングディフュージョンアンプを通じて対応する信号読み出し部２１０に出力される。
【０００９】
信号読み出し部２１０は、上記定電流回路２０９と、複数のスイッチ２１１，２１３，２１４，２１６、リセットレベル蓄積容量２１２、信号レベル蓄積容量２１５、差動アンプ２１７を含む。
【００１０】
スイッチ２１１は、ＦＤ２０４のリセット電位をリセットレベル信号として読み出すためのスイッチであり、リセットレベル読み出しパルスφＴＮにより駆動される。リセットレベル蓄積容量２１２には、電圧信号の読み出しの直前にリセットレベル信号（ＦＤ２０４のリセットレベルに応じた電位の信号）が蓄積される。
【００１１】
スイッチ２１４は、ＰＤ２０２で発生した信号電荷に応じた電圧信号を読み出すためのスイッチであり、信号読み出しパルスφＴＳにより駆動される。信号レベル蓄積容量２１５には、電圧信号（ＰＤ２０２からＦＤ２０４に転送された信号電荷に応じた電位の信号）の読み出し時に、その電圧信号が蓄積される。
【００１２】
差動アンプ２１７は、リセットレベル蓄積容量２１２に蓄積された信号の電位と信号レベル蓄積容量２１５に蓄積された信号の電位の差分を、出力線２１８に出力するアンプである。
【００１３】
各スイッチ２１３，２１６は、水平信号選択パルスφＨｉによって駆動され、それぞれ、リセットレベル蓄積容量２１２、信号レベル蓄積容量２１５の電位を差動アンプ２１７に伝達する。出力線２１８には、ＰＤ２０２からＦＤ２０４に転送される信号電荷に対応する電位とリセットされたＦＤ２０４の電位の差分を増幅した値が、画素信号として出力される。
【００１４】
ここで、差動アンプ２１７の入力端子に接続された共通出力線２１７ａ，２１７ｂには、水平信号選択パルスφＨ１〜φＨ（ｉ−１）、φＨ（ｉ＋１）〜φＨｎで駆動される他の列のスイッチ２１３，２１６も接続される（ｎは、画素アレイの列数を示す）。
【００１５】
図９（ａ）に示すように、期間ｔ４０１では、リセットパルスφＲＥＳと転送パルスφＴＸが印加されてリセットスイッチ２０７と転送スイッチ２０３がオンする。そして、ＰＤ２０２とＦＤ２０４の電位が初期電位にリセットされ、リセットの終了とともに新たな露光期間が開始される。その後、垂直選択パルスφＳＥＬが印加されて選択スイッチ２０６がオンし、読み出し行が選択される。読み出し行が選択されると、図９（ｂ）に示すように、期間ｔ４０７の間に垂直信号線２０８がＦＤ２０４のリセットレベルに応じた電位に充電される。
【００１６】
次いで、期間ｔ４０２では、リセットレベル読み出しパルスφＴＮが印加されてスイッチ２１１がオンし、ＦＤ２０４のリセット電位に応じた値がリセットレベル蓄積容量２１２に書き込まれる。期間ｔ４０２は、垂直信号線２０８の充電に必要な期間ｔ４０７より長い必要がある。
【００１７】
次いで、期間ｔ４０４では、転送パルスφＴＸが印加される。転送パルスφＴＸの印加によりスイッチ２０３がオンし、ＰＤ２０２の蓄積電荷がＦＤ２０４に転送される。これとともに、図９（ｂ）に示すように、垂直信号線２０８がＦＤ２０４の電位に応じた電位に、期間ｔ４０８の間で充電される。
【００１８】
次いで、期間ｔ４０５では、信号読み出しパルスφＴＳが印加される。そして、スイッチ２１４がオンしてＦＤ２０４に応じた電位の値が信号レベル蓄積容量２１５に書き込まれる。期間ｔ４０５は、垂直信号線２０８の充電に必要な期間ｔ４０８より長い必要がある。
【００１９】
次いで、期間ｔ４０６では、水平信号選択パルスφＨが印加され、各スイッチ２１３，２１６がオンする。そして、信号レベル蓄積容量２１５に格納された信号の電位とリセットレベル蓄積容量２１２に格納されたリセットレベル信号の電位との差分が、差動アンプ２１７によって増幅されて出力線２１８に出力される。
【００２０】
ここで、垂直信号線２０８を電圧信号に応じた電位にする時間は、ＭＯＳ増幅アップ２０５と定電流回路２０９が共働して構成するソースフォロアの能力で決定される。即ち、図９（ｂ）に示す期間ｔ４０７と期間ｔ４０８は、ソースフォロアを構成する増幅ＭＯＳアンプ２０５と定電流回路２０９の能力で決定される。
【００２１】
このように、従来の固体撮像素子においては、信号レベル蓄積容量２１５に格納された信号の電位とリセットレベル蓄積容量２１２に格納されたリセットレベル信号の電位との差分が、増幅されて出力される。これにより、固定パターンノイズの低減と、画素２０１のリセットスイッチ２０７のばらつきによるノイズの低減が図られている。
【先行技術文献】
【特許文献】
【００２２】
【特許文献１】２００１−３２０６３０号公報
【発明の概要】
【発明が解決しようとする課題】
【００２３】
固体撮像素子の多画素化に伴い、画素からの信号を高速に読み出すことが必要になる。従って、垂直信号線２０８の充電時間を短くする必要がある。そのためには、特に長い充電期間が必要な信号読み出し期間ｔ４０８を短くするのが効果的である。信号読み出し期間ｔ４０８を短くするには、定電流回路２０９の定電流能力を増大すればよい。しかしながら、定電流回路２０９の電流量を増すことは、消費電力の増大を招くことになる。
【００２４】
本発明の目的は、消費電力の増大を招くことなく、画素からの信号の読み出しを高速に行うことができる固体撮像素子、その駆動方法および撮像装置を提供することにある。
【課題を解決するための手段】
【００２５】
本発明は、上記目的を達成するため、入射光量に応じた信号電荷を発生する光電変換部及び前記信号電荷を蓄積する蓄積部を含む画素を有し、前記蓄積部の電位をリセット電位にリセットした後に、前記光電変換部が発生した前記信号電荷を前記蓄積部に蓄積する固体撮像素子であって、前記蓄積部に蓄積されている信号電荷に応じた電位を信号線に読み出す信号読み出し手段と、前記信号線の電位を前記リセット電位と異なる所定電位に変更する信号線電位変更手段とを備え、前記信号読み出し手段は、リセット期間において、前記リセット電位にリセットされた前記蓄積部の電位を前記信号線に読み出し、信号読み出し期間において、前記蓄積部に蓄積された信号電荷に応じた電位を前記信号線に読み出し、前記信号線電位変更手段は、前記リセット期間と前記信号読み出し期間との間の信号線電位変更期間において、前記信号線の電位を所定電位に変更することを特徴とする固体撮像素子を提供する。
【００２６】
また、上記固体撮像素子を含む撮像装置であって、前記固体撮像素子が撮像した画像に基づいて明るさを測定する測光手段と、前記測光手段により測定された明るさに基づいて前記所定電位を決定する決定手段とを備えることを特徴とする撮像装置を提供する。
【発明の効果】
【００２７】
本発明によれば、消費電力の増大を招くことなく、画素からの信号の読み出しを高速に行うことができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の一実施の形態に係る固体撮像素子の全体構成概略図である。
【図２】図１の固体撮像素子１００における１画素及び信号読み出し部の構成図である。
【図３】図２の定電流回路２０９の構成図である。
【図４】図２の画素２０１の駆動パターンを示す図である。
【図５】図２の垂直信号線２０８の電位が変化する状態を示す図である。
【図６】図２の画素２０１における増幅ＭＯＳトランジスタとしてｐ型のものを用いた回路の構成図である。
【図７】図１の固体撮像素子が用いられている撮像装置の構成ブロック図である。
【図８】従来の固体撮像素子における１画素及び読出回路の構成図である。
【図９】（ａ）は図８の固体撮像素子の駆動パターンを示す図である。（ｂ）は図８の垂直信号線２０８の電位を示す図である。
【発明を実施するための形態】
【００２９】
以下、本発明の実施の形態について説明する。
【００３０】
図１は本発明の一実施の形態に係る固体撮像素子の全体構成概略図である。図２は図１の固体撮像素子１００における１画素及び信号読み出し部の構成図である。
【００３１】
固体撮像素子１００は、図１に示すように、画素アレイ１０１、垂直選択回路１０２、水平選択回路１０４、及び読み出し回路１０３を備える。画素アレイ１０１は、２次元アレイ状に配列されている複数の画素を有する。垂直選択回路１０２は、画素アレイ１０１における複数の行を順に選択する回路である。水平選択回路１０４は、垂直選択回路１０２によって選択されている行を構成する複数の画素を順に選択するように、画素アレイの複数の列を順に選択する回路である。読み出し回路１０３は、画素アレイ１０１中の画素のうち、垂直選択回路１０２及び水平選択回路１０４によって選択される画素の信号を読み出す回路である。
【００３２】
固体撮像素子１００には、上述した回路の他に、垂直選択回路１０２、水平選択回路１０４、信号読み出し回路１０３等にタイミングを提供するタイミングジェネレータ又は制御回路等（図示せず）が含まれるが、ここでは省略する。
【００３３】
上記画素アレイ１０１は、図２に示す複数の画素２０１が２次元アレイ状に配列されている。各画素２０１は、フォトダイオード(以下、ＰＤという)２０２、転送スイッチ２０３、フローティングディフュージョン部（以下、ＦＤという）２０４、リセットスイッチ２０７、増幅ＭＯＳアンプ２０５及び選択スイッチ２０６を含む。
【００３４】
ＰＤ２０２は、光学系を通して入射する光量に応じた信号電荷を発生する光電変換部として機能する。ＰＤ２０２のアノードは接地ラインに接続され、カソードが転送スイッチ２０３のソースに接続される。転送スイッチ２０３は、そのゲート端子に入力される転送パルスφＴＸによって駆動され、ＰＤ２０２で発生した信号電荷をＦＤ２０４に転送する。ＦＤ２０４は、信号電荷を一時的に蓄積する蓄積部として機能するとともに、蓄積した信号電荷を電圧信号に変換する電荷電圧変換部として機能する。
【００３５】
増幅ＭＯＳアンプ２０５は、ソースフォロアとして機能し、そのゲートにはＦＤ２０４で電荷電圧変換機能により変換された電圧信号が入力される。また、増幅ＭＯＳアンプ２０５のドレインには、第１電位を提供する第１電源ＶＤＤ１が接続され、そのソースには選択スイッチ２０６のドレインが接続されている。
【００３６】
選択スイッチ２０６は、そのゲートに入力される垂直選択パルスφＳＥＬによって駆動される。選択スイッチ２０６のソースには垂直信号線２０８が接続されている。垂直選択パルスφＳＥＬがアクティブ（ハイレベル）になると、画素アレイ１０１の対応する行に属する画素の選択スイッチ２０６が導通状態になり、増幅ＭＯＳアンプ２０５のソースが垂直信号線２０８に接続される。
【００３７】
リセットスイッチ２０７は、ドレインが第２電位（リセット電位）を提供する第２電源ＶＤＤ２に接続され、ソースがＦＤ２０４に接続されている。また、そのゲートに入力されるリセットパルスφＲＥＳによって駆動され、ＦＤ２０４に蓄積されている信号電荷を除去する。これにより、ＦＤ２０４の電位は、リセット電位にリセットされる。
【００３８】
ＦＤ２０４、増幅ＭＯＳアンプ２０５等は、垂直信号線２０８に定電流を供給する定電流回路３０９と共働して、フローティングディフュージョンアンプを構成する。選択スイッチ２０６で選択された行を構成する各画素２０１において、転送された電荷がＦＤ２０４において電圧信号に変換され、フローティングディフュージョンアンプを通じて対応する信号読み出し部３１０に出力される。この信号読み出し部３１０は、読み出し回路１０３に含まれる。
【００３９】
信号読み出し部３１０は、複数のスイッチ２１１，２１３，２１４，２１６，２１９、リセットレベル蓄積容量２１２、信号レベル蓄積容量２１５、及び差動アンプ２１７を含む。
【００４０】
スイッチ２１１は、ＦＤ２０４のリセット電位をリセットレベル信号として読み出すためのスイッチであり、リセットレベル読み出しパルスφＴＮにより駆動される。リセットレベル蓄積容量２１２には、電圧信号の読み出しの直前に、リセットレベル信号（ＦＤ２０４のリセットレベルに応じた電位の信号）が蓄積される。
【００４１】
スイッチ２１４は、ＰＤ２０２で発生した信号電荷に応じた電圧信号を読み出すためのスイッチであり、信号読み出しパルスφＴＳにより駆動される。信号レベル蓄積容量２１５には、電圧信号の読み出し時に、その電圧信号（ＰＤ２０２からＦＤ２０４に転送された信号電荷に応じた電位の信号）が蓄積される。
【００４２】
差動アンプ２１７は、リセットレベル蓄積容量２１２に蓄積された信号の電位と信号レベル蓄積容量２１５に蓄積された信号の電位との差分を、出力線２１８に出力するアンプである。具体的には、差動アンプ２１７の各入力端子には、それぞれ、スイッチ２１３，２１６により、共通出力線２１７ａ，２１７ｂを介して、リセットレベル蓄積容量２１２及び信号レベル蓄積容量２１５の電位が入力される。差動アンプ２１７は、ＰＤ２０２からＦＤ２０４に転送された信号電荷に対応する電位とリセット状態のＦＤ２０４の電位との差分を増幅し、増幅した値を画素信号として出力線２１８に出力する。
【００４３】
各スイッチ２１３，２１６は、それぞれ、水平信号選択パルスφＨｉによって駆動される。また、差動アンプ２１７の入力端子に接続された共通出力線２１７ａ，２１７ｂには、水平信号選択パルスφＨ１〜φＨ（ｉ−１）、φＨ（ｉ＋１）〜φＨｎで駆動される他の列のスイッチ２１３，２１６も接続される。ここで、ｎは、画素アレイ１０１の列数を表す。スイッチ２１９は、垂直信号線２０８の電位を強制的に第３電源ＶＤＤ３の電位（所定電位）に変更するスイッチであり、パルスφＦＳにより駆動される。
【００４４】
次に、定電流回路３０９の構成について図３を参照しながら説明する。図３は図２の定電流回路３０９の構成を示す図である。
【００４５】
定電流回路３０９は、図３に示すように、ＭＯＳトランジスタからなる定電流トランジスタ３０１を含み、当該定電流トランジスタ３０１を飽和特性領域で使用することにより、定電流特性を得るための回路である。定電流トランジスタ３０１のドレインには、定電流回路遮断スイッチ３０２を介して垂直信号線２０８が接続され、ソースはＧＮＤ電位（グランド電位）に接続される。また、定電流トランジスタ３０１のゲートには、電圧Ｖｉが印加されており、電圧Ｖｉに応じたドレイン電流が定電流として使用される。
【００４６】
定電流回路遮断スイッチ３０２は、パルスφＰＳにより駆動される。定電流回路遮断スイッチ３０２は、パルスφＰＳがアクティブ（ハイレベル）のときには、定電流トランジスタ３０１を垂直信号線２０８に接続し、非アクティブのときには、定電流トランジスタ３０１を垂直信号線２０８から切り離す。
【００４７】
次に、固体撮像素子１００における画素２０１の駆動について図４を参照しながら説明する。図４は図２の画素２０１の駆動パターンを示す図である。
【００４８】
期間ｔ４０１において、リセットパルスφＲＥＳと転送パルスφＴＸが印加され、リセットスイッチ２０７と転送スイッチ２０３がオンする。これにより、ＰＤ２０２とＦＤ２０４の電位が初期電位にリセットされ、リセットの終了とともに新たな露光期間が開始される。その後、垂直選択パルスφＳＥＬが印加され、選択スイッチ２０６がオンする。これにより読み出し行が選択され、リセット電位にリセットされたＦＤ２０４の電位が垂直信号線２０８に読み出される（リセット期間）。
【００４９】
次いで、期間ｔ４０２において、リセットレベル読み出しパルスφＴＮが印加され、スイッチ２１１がオンする。これにより、垂直信号線２０８の電位がリセットレベル蓄積容量２１２に書き込まれる。
【００５０】
次いで、期間ｔ４０３（信号線電位変更期間）において、選択パルスφＳＥＬとパルスφＰＳが非アクティブになり、スイッチ２０６及び定電流回路遮断スイッチ３０２がオフする。また、ソースフォロアとして機能する増幅ＭＯＳアンプ２０５の動作が停止されるとともにパルスφＦＳがアクティブにされ、スイッチ２１９を介して、垂直信号線２０８の電位は、第３電源ＶＤＤ３に応じた電位に変化する。その後、垂直選択パルスφＳＥＬとパルスφＰＳがアクティブに、かつパルスφＦＳが非アクティブにされ、画素２０１からの信号の読み出しが再開される。
【００５１】
次いで、期間ｔ４０４（信号読み出し期間）において、転送パルスφＴＸが印加される。転送パルスφＴＸの印加により、スイッチ２０３がオンし、ＰＤ２０２に蓄積されている信号電荷がＦＤ２０４に転送される。これとともに、垂直信号線２０８は、期間ｔ４０５の間に、ＦＤ２０４の電圧信号に応じた電位に充電される。期間ｔ４０５においては、信号読み出しパルスφＴＳが印加されることでスイッチ２１４がオンし、ＦＤ２０４の電圧信号に応じた電位が信号レベル蓄積容量２１５に書き込まれる。
【００５２】
次いで、期間ｔ４０６において、垂直信号選択パルスφＨｉが印加される。これにより、スイッチ２１３，２１６がオンし、信号レベル蓄積容量２１５の電位とリセットレベル蓄積容量２１２の電位との差分が、差動アンプ２１７によって増幅されて画素信号として出力線２１８に出力される。
【００５３】
ここで、定電流トランジスタ３０１をｎＭＯＳトランジスタから構成する場合、第３電源ＶＤＤ３の電位は、期間ｔ４０２におけるリセット後のＦＤ２０４に応じた垂直信号線２０８の電位以下にすればよい。これにより、期間ｔ４０４即ち信号読み出し期間を短くすることが可能である。
【００５４】
次に、垂直信号線２０８の電位の変化について図５を参照しながら説明する。図５は図２の垂直信号線２０８の電位が変化する状態を示す図である。
【００５５】
上記期間ｔ４０２においては、上述したように、垂直信号線２０８の電位が、リセット電位にリセットされたＦＤ２０４の電位となる。一般に、リセット後のＦＤ２０４は、リセットノイズ等を含む。このリセットノイズの影響が軽微であるとすると、図５に示すように、リセット後のＦＤ２０４の電位は、ほぼ第２電源ＶＤＤ２の電位（リセット電位ＶＤＤ２と記す）と等価である。リセット後の垂直信号線２０８には、リセット電位ＶＤＤ２からトランジスタ２０５のスレッショルド電圧Ｖｔｈ分を差し引いた電位が書き込まれる。ここでは、便宜上、スレッショルド電圧Ｖｔｈは極端に小さいものとして、リセット状態のＦＤ２０４に応じた垂直信号線２０８の電位は、リセット電位ＶＤＤ２とする。
【００５６】
次に、期間ｔ４０３において、垂直信号線２０８の電位は、第３電源ＶＤＤ３の電位（電位ＶＤＤ３と記す）となり、期間ｔ４０５において、ＰＤ２０２から信号電荷転送後のＦＤ２０４の電位に応じた電位となる。
【００５７】
ここで、期間ｔ４０５における垂直信号線２０８の電位が電位ＶＤＤａ，ＶＤＤｂ，ＶＤＤｃのいずれかになる場合について考える。
【００５８】
電位ＶＤＤｃは、ＰＤ２０２からＦＤ２０４に転送される信号電荷量が最大であるときの垂直信号線２０８の電位とし、電位ＶＤＤ３は、便宜上電位ＶＤＤａと電位ＶＤＤｂの間にあるものとする。また、垂直信号線２０８を充放電する量に関しては、信号電荷で説明するのが正しいが、ここでは、便宜上電位で説明する。
【００５９】
まず、垂直信号線２０８の電位が電位ＶＤＤｂ又はＶＤＤｃである場合について考える。この場合、垂直信号線２０８の放電に必要な電位の移動量は、ＶＤＤ３−ＶＤＤｂ又はＶＤＤ３−ＶＤＤｃに相当する量である。この場合の放電量は、期間ｔ４０３で垂直信号線２０８の電位を電位ＶＤＤ３にしない場合の放電量と比べて少ない。そのため、放電期間が短くなり、期間ｔ４０５を短くすることができる。
【００６０】
次に、垂直信号線２０８の電位がＶＤＤａの場合について考える。ここでは、電位ＶＤＤａは、電位ＶＤＤ３と電位ＶＤＤ２の中間の電位とする。電位ＶＤＤａに対して電位ＶＤＤ３は低電位であるので、垂直信号線２０８は、ソースフォロアとして機能する増幅ＭＯＳアンプ２０５を介して充電され、その充電量は、ＶＤＤ３−ＶＤＤａとなる。
【００６１】
これに対し、期間ｔ４０３で垂直信号線２０８の電位を電位ＶＤＤ３にしない場合、垂直信号線２０８は、定電流回路３０９を介して放電され、その放電量は、ＶＤＤ２−ＶＤＤａとなる。ここで、垂直信号線２０８の充放電能力に関しては、定電流回路３０９が消費電力を抑えるために電流量を少なく設定すると、定電流回路３０９による放電能力より、増幅ＭＯＳアンプ２０５による充電能力が大きくなる。従って、充電量（ＶＤＤ３−ＶＤＤａ）の充電が、放電量（ＶＤＤ２−ＶＤＤａ）の放電より短い時間で収束することになる。
【００６２】
以上のように、電位ＶＤＤ３をリセット電位ＶＤＤ２より低くすることにより、垂直信号線２０８の充放電時間を短くすることができるので、期間ｔ４０４（信号読み出し期間）を短縮することが可能となる。また、期間ｔ４０５に関しては、ＰＤ２０２で発生した信号電荷量の多さに応じた十分な時間を確保することが必要である。そのため、垂直信号線２０８の充電に掛かる時間が放電に掛かる時間より短いことを考えると、電位ＶＤＤ３はＰＤ２０２で発生して保持する最大の信号電荷量に応じた電位にすることが望ましい。即ち、ＦＤ２０４に転送される信号電荷量が最も多いときの垂直信号線２０８の電位ＶＤＤｃに対し、電位ＶＤＤ３をさらに低い電位にすれば、垂直信号線２０８の充放電に最も時間が掛かる条件下において、垂直信号線２０８の充放電時間を短くすることができる。
【００６３】
また、固体撮像素子１００の露光量を撮影前に測光して決定する際に、測光量に応じて電位ＶＤＤ３を決定することも可能である。これについては後述する。
【００６４】
また、電位ＶＤＤ３（第３電源ＶＤＤ３）がＧＮＤ電位でよいときには、定電流トランジスタ３０１のソースがＧＮＤ電位に接続されているので、定電流回路３０９を利用して、垂直信号線２０８の電位を期間ｔ４０３の間にＧＮＤ電位にすることが可能である。その際には、スイッチ２１９と第３電源ＶＤＤ３を接続する配線が不要となり、チップ面積を削減することができる。
【００６５】
この場合は、図４の期間ｔ４０３において、垂直選択パルスφＳＥＬを非アクティブ状態にし、パルスφＰＳをアクティブ状態にする駆動方法が用いられる。これによれば、垂直信号線２０８には定電流回路２０９のみが接続されていることになり、定電流トランジスタ３０１は、定電流トランジスタとしては動作しなくなる。即ち、垂直信号線２０８が定電流トランジスタ３０１を介してＧＮＤ電位に接続されていることになる。
【００６６】
本実施の形態においては、ソースフォロアを構成する増幅ＭＯＳトランジスタ２０５として、ｎ型のものを使用しているが、これに代えてｐ型の増幅ＭＯＳトランジスタを使用することも可能である。
【００６７】
この場合の構成について図６を参照しながら説明する。図６は図２の画素２０１における増幅ＭＯＳトランジスタとしてｐ型のものを用いた回路構成を示す図である。
【００６８】
図６に示すように、画素２０１において、ｎ型の増幅ＭＯＳアンプ２０５及び選択スイッチ２０６に代えて、ｐ型の増幅ＭＯＳアンプ８０５及び選択スイッチ８０６が設けられている。また、信号読み出し部３１０においては、ｐ型のトランジスタから構成される定電流回路８０９が設けられている。
【００６９】
図６の構成は、図２の構成に対して、充電と放電の関係が逆になる構成である。このような構成においては、電位ＶＤＤ３をリセット電位ＶＤＤ２より高くすることにより、垂直信号線２０８の充放電に最も時間が掛かる条件下において、垂直信号線２０８の充放電時間を短くすることができる。
【００７０】
このように、本実施の形態によれば、定電流回路３０９，８０９の定電流量を増大させることなく定電流回路３０９，８０９によって、過渡応答時間が決定される信号読み出し期間の時間を短くすることができる。即ち、消費電力の増大を招くことなく、画素２０１からの信号の読み出しを高速に行うことができる。
【００７１】
次に、上記固体撮像素子が用いられている撮像装置について図７を参照しながら説明する。図７は図１の固体撮像素子が用いられている撮像装置の構成ブロック図である。
【００７２】
撮像装置は、光学系１、シャッタ２、固体撮像素子１００及び駆動回路７を備える。光学系１は、レンズ及び絞り（不図示）を含む。シャッタ２は、フォーカルプレーン式のメカニカルシャッタからなる。固体撮像素子１００は、上述した構成を有し、光学系１を介して結像された被写体の光像を電気信号に変換して出力する。駆動回路７は、タイミング信号発生回路６が発生するタイミング信号に基づいて、光学系１のレンズ及び絞り、シャッタ２、固体撮像素子１００をそれぞれ駆動するための駆動信号（駆動パルス）を発生する。
【００７３】
固体撮像素子１００から出力された電気信号は、ＣＤＳ（Correlated Double Sampling）回路４に入力される。ＣＤＳ回路４は、タイミング信号発生回路６が発生するサンプリング信号に基づいて、入力された電気信号に対してアンプ雑音等を除去するための相関二重サンプリング処理を行い、アナログ信号を出力する。上記アナログ信号は、Ａ／Ｄ変換回路５に入力される。
【００７４】
Ａ／Ｄ変換回路５は、タイミング信号発生回路６が発生したサンプリグ信号に基づき、入力されたアナログ信号をサンプリングしてデジタル信号に変換する。このデジタル信号は、画像信号として信号処理回路８に入力される。
【００７５】
タイミング信号発生回路１０５は、基準クロックに従い、駆動回路７に対するタイミング信号を発生するとともに、ＣＤＳ回路４及びＡ／Ｄ変換回路５に対するサンプリング信号を発生する。
【００７６】
信号処理回路８は、入力された画像信号に対して、色変換、ホワイトバランス、ガンマ補正等を含む画像処理、解像度変換処理、圧縮伸長処理等の各種処理を行う。信号処理回路８により処理された画像信号は、画像メモリ９に記憶される。また、画像メモリ９には、上記信号処理回路８に入力された画像信号が一時記憶される。画像メモリ９に記憶された画像信号（処理後の画像信号）は、信号処理回路８を介して、記録回路１１又は表示回路１３に入力される。
【００７７】
また、信号処理回路８は、入力された画像信号から得られる輝度信号に基づいて、明るさを測定する測光回路（図示せず）を含み、当該測光回路により測定された明るさを示す測光量をシステム制御部１４に出力する。
【００７８】
記録回路１１は、入力された画像データを必要に応じて圧縮して、着脱可能な記録媒体１０に記録する。また、記録回路１１は、記録媒体１０に記録されている画像データを読み出す。この記録媒体１０から読み出された画像データは、信号処理回路８において伸長された後に表示回路１１に入力される。表示回路１１は、入力された画像データをＬＣＤ（液晶表示パネル）１２に表示するための表示制御を行う。
【００７９】
駆動回路７、タイミング信号発生回路７、信号処理回路８、画像メモリ９、記録回路１１、表示回１３は、システム制御部１４により制御される。システム制御部１４は、ＣＰＵ１５、ＲＯＭ１６、ＲＡＭ１７等から構成される。ＣＰＵ１５は、ＲＯＭ１６に格納されているプログラム及びパラメータに従い、装置全体の制御を行うとともに個別制御を行う。ＲＡＭ１７は、ＣＰＵ１５の作業領域を提供する。
【００８０】
このような構成の撮像装置において、固体撮像素子１００に対する駆動方法は、上述した通りであり、固体撮像素子１００の駆動は、駆動回路７を介して行われる。
【００８１】
また、ＣＰＵ１５が行う個別制御には、固体撮像素子１００の露光量を撮影前に測光して決定する際に、上記測光回路により得られた測光量に応じて、電源ＶＤＤ３の電位（電位ＶＤＤ３）を決定する制御が含まれる。この制御により適正な電源ＶＤＤ３の電位を決定し、設定することができる。
【符号の説明】
【００８２】
２０１  画素
２０２  フォトダイオード（ＰＤ)
２０３  転送スイッチ
２０４  フローティングディフュージョン部（ＦＤ）
２０５，８０５  増幅ＭＯＳアンプ
２０６，８０６  選択スイッチ
２０７  リセットスイッチ
２０８  垂直信号線
３０９，８０９  定電流回路
３１０  信号読み出し部
【図１】
2010192989.tif 000003
【図２】
2010192989.tif 000004
【図３】
2010192989.tif 000005
【図４】
2010192989.tif 000006
【図５】
2010192989.tif 000007
【図６】
2010192989.tif 000008
【図７】
2010192989.tif 000009
【図８】
2010192989.tif 000010
【図９】
2010192989.tif 000011