(57)【要約】【課題】基板の薄型化の製造時間並びに製造コストを減少することができる半導体装置の製造方法を提供する。また、放熱効果を向上しつつ、基板の機械的強度を向上することができる半導体装置を提供する。【解決手段】半導体装置１０の製造方法において、第１の導電型の第１の半導体領域１を有する半導体基体５０の一方の主面１Ａに第２導電型の第２の半導体領域２を複数形成する工程と、第２の半導体領域２の主面に第１の導電型の第３の半導体領域３を形成する工程と、半導体基体５０の他方の主面１Ｂに一定の間隔において相互に離間された複数のトレンチ１５を形成する工程と、半導体基体５０内のトレンチ１５の底部に隣り合う同士が相互に接続された第２の導電型の第４の半導体領域４を形成する工程と、トレンチ１５内に電極１６を埋め込む工程と備える。【選択図】図１
2010003960.tif 000002
【特許請求の範囲】
【請求項１】
第１の導電型の第１の半導体領域の一方の主面にこの第１の半導体領域とは逆の第２の導電型の第２の半導体領域を一定の間隔において複数形成する工程と、
前記第２の半導体領域の主面に前記第１の導電型の第３の半導体領域を互いに離間して複数形成する工程と、
前記第１の半導体領域の前記一方の主面に対向する他方の主面に一定の間隔において相互に離間された複数のトレンチを形成する工程と、
前記第１の半導体領域内の前記トレンチの底部に隣り合う同士が相互に接続された前記第２の導電型の第４の半導体領域を形成する工程と、
前記トレンチ内に電極を埋め込む工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
前記第４の半導体領域を形成する工程は、前記第１の半導体領域内において前記トレンチの底部及び側壁部に沿って前記第４の半導体領域を形成する工程であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第４の半導体領域を形成する工程は、前記第１の半導体領域内の前記トレンチの底部に前記第２の導電型の不純物を導入し、この不純物を前記トレンチの幅方向に拡散することにより隣り合う同士が相互に接続された前記第４の半導体領域を形成する工程であることを特徴とする請求項１又は請求項２に記載の半導体装置の製造方法。
【請求項４】
前記電極を埋め込む工程は、前記第１の半導体領域の機械的強度に比べて機械的強度が高い導電性材料を前記トレンチ内に埋め込む工程であることを特徴とする請求項１乃至請求項３のいずれかに記載の半導体装置の製造方法。
【請求項５】
第１の導電型の第１の半導体領域と、
前記第１の半導体領域の一方の主面に一定の間隔において複数配設され、この第１の半導体領域とは逆の第２の導電型の第２の半導体領域と、
前記第２の半導体領域の主面に互いに離間して複数配設された前記第１の導電型の第３の半導体領域と、
１つの前記第２の半導体領域の１つの前記第３の半導体領域と隣り合う他の１つの前記第２の半導体領域の１つの前記第３の半導体領域とに渡ってゲート絶縁膜を介して配設されたゲート電極と、
前記第２の半導体領域及び前記第３の半導体領域の主面に電気的に接続されたソース電極と、
前記第１の半導体領域の前記一方の主面に対向する他方の主面に一定の間隔において相互に離間された複数のトレンチと、
前記第１の半導体領域内の前記トレンチの底部に配設され、隣り合う同士が相互に接続された前記第２の導電型の第４の半導体領域と、
前記トレンチ内に埋め込まれたドレイン電極と、
を備えたことを特徴とする半導体装置。
【請求項６】
前記第４の半導体領域は、前記トレンチの底部において厚く形成され、前記トレンチ間において薄く形成されていることを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記ドレイン電極は、前記第１の半導体領域の機械的強度に比べて機械的強度が高い導電性材料により構成されていることを特徴とする請求項５又は請求項６に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に大電流を高速に制御することができるスイッチングデバイスとしての半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
ＩＧＢＴ（insulated gate bipolar transistor）は大電流を高速にスイッチング制御することができる半導体装置である。このＩＧＢＴの製造には通常ｐ型半導体基板上にｎ＋型半導体層（バッファ層）、ｎ−型半導体層の２層のエピタキシャル層を成長させた半導体ウエーハが使用され、ＩＧＢＴはこの半導体ウエーハにベース領域、ソース領域、ゲート電極のそれぞれを形成することにより製造されている。このようなＩＧＢＴに使用される半導体ウエーハはエピタキシャル層の成長に長時間を必要とするために高価であり、この半導体ウエーハの価格がＩＧＢＴの製品価格を増大させてしまう。
【０００３】
この回避策として、半導体ウエーハを薄くし、この半導体ウエーハの裏面からイオン注入法を用いて不純物を注入し、ｐ＋型半導体領域及びｎ＋型半導体領域（バッファ領域）を形成した半導体ウエーハを採用する方法がある。半導体ウエーハの薄型化にはバックグラインド処理が使用される。このような薄型化された半導体ウエーハを採用し製造されたＩＧＢＴにおいては、製品価格を抑えることができるとともに、基板裏面からの放熱効果を期待することができる。
【０００４】
なお、この種の半導体装置に関しては、例えば下記特許文献１に記載されている。
【特許文献１】特開２００６−３０３４１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、前述の半導体装置においては、以下の点について配慮がなされていなかった。半導体ウエーハは例えばｎ−型半導体層（エピタキシャル層）の厚さに相当するまでバックグラインド処理を行い薄型化されるので、半導体ウエーハの薄型化はその後工程の製造が困難となり並びに製造コストを増大させてしまう。
【０００６】
また、薄型化された半導体ウエーハを採用することによってオン抵抗の低減並びに半導体装置の放熱効果を期待することができるが、半導体ウエーハの薄型化による機械的強度の低下を避けることが難しい。
【０００７】
本発明は上記課題を解決するためになされたものである。従って、本発明は、放熱効果を向上しつつ、基板の機械的強度を向上することができ、製造が容易で製造コストを抑制することができる半導体装置及びその製造方法を提供することである。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明の実施の形態に係る第１の特徴は、半導体装置の製造方法において、第１の導電型の第１の半導体領域の一方の主面にこの第１の半導体領域とは逆の第２の導電型の第２の半導体領域を一定の間隔において複数形成する工程と、第２の半導体領域の主面に第１の導電型の第３の半導体領域を互いに離間して複数形成する工程と、第１の半導体領域の一方の主面に対向する他方の主面に一定の間隔において相互に離間された複数のトレンチを形成する工程と、第１の半導体領域内のトレンチの底部に隣り合う同士が相互に接続された第２の導電型の第４の半導体領域を形成する工程と、トレンチ内に電極を埋め込む工程と備える。
【０００９】
第１の特徴に係る半導体装置の製造方法において、第４の半導体領域を形成する工程は、第１の半導体領域内においてトレンチの底部及び側壁部に沿って第４の半導体領域を形成する工程であることが好ましい。
【００１０】
また、第１の特徴に係る半導体装置の製造方法において、第４の半導体領域を形成する工程は、第１の半導体領域内のトレンチの底部に第２の導電型の不純物を導入し、この不純物をトレンチの幅方向に拡散することにより隣り合う同士が相互に接続された第４の半導体領域を形成する工程であることが好ましい。
【００１１】
また、第１の特徴に係る半導体装置の製造方法において、電極を埋め込む工程は、第１の半導体領域の機械的強度に比べて機械的強度が高い導電性材料をトレンチ内に埋め込む工程であることが好ましい。
【００１２】
本発明の実施の形態に係る第２の特徴は、半導体装置において、第１の導電型の第１の半導体領域と、第１の半導体領域の一方の主面に一定の間隔において複数配設され、この第１の半導体領域とは逆の第２の導電型の第２の半導体領域と、第２の半導体領域の主面に互いに離間して複数配設された第１の導電型の第３の半導体領域と、１つの第２の半導体領域の１つの第３の半導体領域と隣り合う他の１つの第２の半導体領域の１つの第３の半導体領域とに渡ってゲート絶縁膜を介して配設されたゲート電極と、第２の半導体領域及び第３の半導体領域の主面に電気的に接続されたソース電極と、第１の半導体領域の一方の主面に対向する他方の主面に一定の間隔において相互に離間された複数のトレンチと、第１の半導体領域内のトレンチの底部に配設され、隣り合う同士が相互に接続された第２の導電型の第４の半導体領域と、トレンチ内に埋め込まれたドレイン電極とを備える。
【００１３】
第２の特徴に係る半導体装置において、第４の半導体領域は、トレンチの底部において厚く形成され、トレンチ間において薄く形成されていることが好ましい。
【００１４】
また、第２の特徴に係る半導体装置において、ドレイン電極は、第１の半導体領域の機械的強度に比べて機械的強度が高い導電性材料により構成されていることが好ましい。
【発明の効果】
【００１５】
本発明によれば、放熱効果を向上しつつ、基板の機械的強度を向上することができ、製造が容易で製造コストを抑制することができる半導体装置及びその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１６】
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、現実のものとは異なる。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている場合がある。
【００１７】
また、以下に示す実施の形態はこの発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は各構成部品の配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
【００１８】
（第１の実施の形態）
本発明の第１の実施の形態は、プレーナ構造を有するＩＧＢＴからなる電力用半導体装置及びその製造方法に本発明を適用した例を説明するものである。
【００１９】
［半導体装置（ＩＧＢＴ）のデバイス構造］
図１に示すように、第１の実施の形態に係る半導体装置（半導体チップ）１０は、ＩＧＢＴであり、第１の導電型の第１の半導体領域１を有する半導体基体５０と、半導体基体５０の一方の主面１Ａにおいて第１の半導体領域１の主面に一定間隔を持って複数配設された第１の導電型とは逆の第２の導電型の第２の半導体領域２と、第２の半導体領域２の主面（一方の主面１Ａと同一主面）に互いに離間して複数配設された第１の導電型の第３の半導体領域３と、１つの第２の半導体領域２の１つの第３の半導体領域３と他の１つの第２の半導体領域２の他の１つの第３の半導体領域３との間に渡って少なくとも第２の半導体領域２上にゲート絶縁膜１１を介して配設されたゲート電極１２と、１つの第２の半導体領域２内において隣り合う第３の半導体領域３の主面（一方の主面１Ａと同一主面）及びこの第３の半導体領域３間の第２の半導体領域２の主面に電気的に接続されたソース電極（又はエミッタ電極）１４と、半導体基体５０の一方の主面１Ａに対向する他方の主面１Ｂに一定の間隔において半導体基体５０内に相互に離間した複数のトレンチ１５と、半導体基体５０内のトレンチ１５の底部に配設され、隣り合う同士が相互に接続された第２の導電型の第４の半導体領域４と、第４の半導体領域４と第１の半導体領域１との間に配設され、第１の半導体領域１の不純物密度に比べて高い不純物密度を有する第１の導電型の第５の半導体領域５と、トレンチ１５内に埋め込まれたドレイン電極（又はコレクタ電極）１６とを備えている。トレンチ１５と第４の半導体領域４とで挟まれた領域は第１の導電型の第１の半導体領域１となっている。
【００２０】
第１の半導体領域１は、第１の実施の形態において、ｎ−型のシリコン単結晶からなる半導体基板である。この第１の半導体領域１は半導体製造プロセスの前処理段階において半導体ウエーハであり、例えば５０μｍ−３００μｍの厚さの薄い半導体ウエーハが使用される。第１の半導体領域１は、ＩＧＢＴのｎ型ベース領域として使用され、例えば１０15 atoms/cm2−１０16 atoms/cm2の不純物密度に設定されている。
【００２１】
第２の半導体領域２は、半導体基体５０の一方の主面１Ａにおいて、一定の間隔で離間され、複数配設されている。この第２の半導体領域２はＩＧＢＴのｐ型ベース領域として使用され、例えば１０17 atoms/cm2−１０18 atoms/cm2の不純物密度に設定されている。
【００２２】
第３の半導体領域３は、第２の半導体領域２の主面において、一定間隔で離間され、複数配設されている。この第３の半導体領域３はＩＧＢＴのｎ型ソース領域（又はエミッタ領域）として使用され、例えば１０19 atoms/cm2−１０20 atoms/cm2の不純物密度に設定されている。
【００２３】
ゲート絶縁膜１１は、１つの第２の半導体領域２内の１つの第３の半導体領域３の主面端から隣り合う他の１つの第２の半導体領域２内の他の１つの第３の半導体領域３の主面端に渡って、第１の半導体領域１の一方の主面１Ａ上及び第２の半導体領域２の主面上に配設されている。ゲート絶縁膜１１には例えばシリコン酸化膜を実用的に使用することができる。
【００２４】
ゲート電極１２はゲート絶縁膜１１上に配設されている。このゲート電極１２には例えばシリコン多結晶膜を実用的に使用することができる。
【００２５】
ゲート電極１２上にはパッシベーション膜１３が配設されている。パッシベーション膜１３には例えばＰＳＧ膜を使用することができる。
【００２６】
パッシベーション膜１３上にはソース電極１４が配設され、このソース電極１４はゲート電極１２間において露出する第２の半導体領域２の主面及び第３の半導体領域３の主面に電気的に接続される。ソース電極１４には例えばアルミニウム合金を使用することができる。
【００２７】
トレンチ１５は、第１の半導体領域１の他の主面１Ｂから第１の半導体領域１の厚さ方向の中心部に向かって振り下げられた溝若しくは穴である。このトレンチ１５は、後述するがリアクティブイオンエッチング（ＲＩＥ）等の異方性エッチングにより構成され、トレンチ幅に比べてトレンチ深さを大きく（アスペクト比を大きく）設定している。トレンチ１５のトレンチ幅は例えば１０μｍ−５０μｍに設定され、トレンチ深さは半導体基体５０の厚みが１００μｍ−４００μｍのとき例えば５０μｍ−３５０μｍに設定されている。トレンチ１５は、第１の半導体領域１の他の主面１Ｂからトレンチ底面に向かって不純物を導入し、この不純物の導入において第１の半導体領域１の厚さ方向の中央部に第４の半導体領域４及び第５の半導体領域５を形成するための不純物導入通路として機能する。ここで、「不純物の導入」とは、イオン注入法を用いた不純物の注入、固相拡散法や熱拡散法を用いた不純物の拡散等を含む意味において使用される。
【００２８】
また、トレンチ１５の内部にはドレイン電極１６が埋め込まれ、後述するがこのドレイン電極１６は．第１の半導体領域１の熱抵抗に比べて低い熱抵抗を有し、電気抵抗に比べて低い電気抵抗を有し、更に機械的強度に比べて高い機械的強度を有する。従って、トレンチ１５並びにその内部に埋設されたドレイン電極１６によって、ＩＧＢＴのスイッチング動作において発生する熱は、第１の半導体領域１の厚さ方向の中央部からトレンチ１５内部に埋設された熱抵抗の小さいドレイン電極１６を通じて放熱することができるので、第１の半導体領域１の他方の主面１Ｂからの放熱効果を向上することができる。また、ＩＧＢＴのドレイン電流は、第１の半導体領域１の厚さ方向の中央部からトレンチ１５内部に埋設された電気抵抗の小さいドレイン電極１６を通じて流すことができるので、ＩＧＢＴのオン抵抗を減少することができる。更に、第１の半導体領域１すなわち基板（半導体ウエーハ）の機械的強度は、トレンチ１５内部に埋設された機械的強度が高いドレイン電極１６によって補強することができるので、基板自体の剛性を高めることができる。
【００２９】
第４の半導体領域４はトレンチ１５を通してトレンチ底面に導入されたｐ型不純物を活性化することにより構成されている。第４の半導体領域４は隣り合う他の第４の半導体領域４に電気的に接続されている（一体に構成されている。）。換言すれば、隣り合う第４の半導体領域４が相互に接続する間隔において、トレンチ１５が適正な間隔で複数配設されている。第４の半導体領域４のトレンチ１５の底面における厚さは、第４の半導体領域４のトレンチ１５間における厚さに比べて厚く構成されている。これは、トレンチ１５の底面において第１の半導体領域１の内部に導入された不純物が実効的に等方的に拡散されることに基づく。第４の半導体領域４は、ベース領域として機能する第２の半導体領域２の不純物密度よりも高い、例えば１０18 atoms/cm2−１０19 atoms/cm2の不純物密度に設定されている。
【００３０】
第５の半導体領域５は第４の半導体領域４と同様にトレンチ１５を通してトレンチ底面に導入されたｎ型不純物を活性化することにより構成されている。第５の半導体領域５は、例えば不純物導入の際のエネルギ量を制御し、第１の半導体領域１と第４の半導体領域４との間に不純物密度のピークを設定している。第４の半導体領域４と同様に、第５の半導体領域５は隣り合う他の第５の半導体領域５に電気的に接続されている（一体に構成されている。）。第５の半導体領域５のトレンチ１５の底面における厚さは、第５の半導体領域５のトレンチ１５間における厚さに比べて厚く構成されている。第５の半導体領域５は、ベース領域として機能する第１の半導体領域１の不純物密度よりも高く、ソース領域として機能する第３の半導体領域３の不純物密度よりも低い、例えば１０18 atoms/cm2−１０19 atoms/cm2の不純物密度に設定されている。第５の半導体領域５はｎ型ドレイン領域（又はコレクタ領域）として機能する。この第５の半導体領域５と第４の半導体領域４との間は高不純物密度を有する半導体領域同士のｐｎ接合を構成し、ｐｎ接合から拡がる空乏層の延びを抑えて、パンチスルー型のＩＧＢＴが構築されている。
【００３１】
ドレイン電極１６は、前述のようにトレンチ１５内部を埋設するとともに、第１の半導体領域１の他の主面１Ｂ上に配設される。ドレイン電極１６は、前述のように熱抵抗が小さく、電気抵抗が小さく、更に機械的強度が高い導電性材料により構成されている。ドレイン電極１６には例えばニッケル（Ｎｉ）膜を実用的に使用することができる。
【００３２】
［半導体装置の製造方法］
前述の第１の実施の形態に係る半導体装置１０の製造方法を図２乃至図５を用いて説明する。
【００３３】
最初に、第１導電型つまりｎ型の第１の半導体領域１が準備される（図２参照。）。第１の半導体領域１は、この時点では半導体製造プロセスの前処理段階であり、半導体ウエーハである。
【００３４】
次に、第１の半導体領域１の一方の主面１Ａに第２の導電型つまりｐ型の第２の半導体領域２が形成され、引き続き第２の半導体領域２の主面に第１の導電型の第３の半導体領域３が形成される（図２参照。）。第２の半導体領域２、第３の半導体領域３のそれぞれは、例えばイオン注入法、熱拡散法、固相拡散法等を用いて不純物を導入し、この不純物を活性化することにより形成される。
【００３５】
次に、ゲート絶縁膜１１、ゲート電極１２、パッシベーション膜１３のそれぞれが順次形成される（図２参照。）。図２に示すように、パッシベーション膜１３上に第２の半導体領域２及び第３の半導体領域３に接続されるソース電極１４が形成される。
【００３６】
次に、第１の半導体領域１の一方の主面１Ａ側が例えば図示しないフォトレジスト膜によって保護される。そして、第１の半導体領域１の他方の主面１Ｂ側においてバックグラインド処理が行われ、第１の半導体領域１の他方の主面１Ｂが適正な厚さまで削られ、第１の半導体領域１が薄型化される（図３参照。）。
【００３７】
図３に示すように、第１の半導体領域１の他方の主面１Ｂから第１の半導体領域１の厚さ方向の中央部まで掘り下げられたトレンチ１５が形成される。トレンチ１５は、例えば、図３中、破線を付け符号２０で指し示すフォトリソグラフィ技術により形成されたマスクを用い、ＲＩＥ等の異方性エッチングを用いて第１の半導体領域１を部分的に取り除くことにより形成される。
【００３８】
図４に示すように、前述のマスク２０をそのまま耐不純物導入マスクとして使用し、前記トレンチ１５の底面において第１の半導体領域１の厚さ方向の中央部に第１導電型の不純物５ｎ及び第２の導電型の不純物４ｐのそれぞれが導入される。この不純物の導入順序は特に限定されない。第１の実施の形態において、この不純物５ｎ、４ｐのそれぞれの導入にはイオン注入法が使用される。不純物４ｐはトレンチ１５の底面に近い側に不純物密度のピークを有し、不純物５ｎはトレンチ１５の底面から遠い側に不純物密度のピークを有するように、イオン注入の際のエネルギ量が制御される。この後、マスク２０は除去される。
【００３９】
図５に示すように、アニール処理が行われ、不純物４ｐを活性化することにより第２の導電型の第４の半導体領域４が形成され、不純物５ｎを活性化することにより第１の導電型の第５の半導体領域５が形成される。活性化の際に不純物４ｐ並びに不純物５ｎは第１の半導体領域１の厚さ方向（縦方向）及び主面方向（横方向）に拡散されるので、隣り合うトレンチ１５のそれぞれの底面において形成された第４の半導体領域４同士が相互に接続されるとともに、第５の半導体領域５同士が相互に接続される。
【００４０】
次に、第１の半導体領域１の他方の主面１Ｂ上にドレイン電極１６が形成される（前述の図１参照。）。このドレイン電極１６は．トレンチ１５の内部に埋め込まれ、トレンチ１５の底面に露出する第４の半導体領域４に電気的に接続される。ドレイン電極１６は例えばスパッタリング法により成膜されたＮｉ膜により形成され、ドレイン電極１６の表面を平坦化するため又はドレイン電極１６の厚さの適正化を図るため、ドレイン電極１６には成膜後に例えばケミカルメカニカルポリッシング（ＣＭＰ）処理が行われる。
【００４１】
これら一連の製造工程が終了すると、第１の実施の形態に係る半導体装置１０が完成する。
【００４２】
［半導体装置の特徴］
以上説明したように、第１の実施の形態に係る半導体装置１０においては、第１の半導体領域１の他方の主面１Ｂにトレンチ１５を形成し、このトレンチ１５の底面において第１の半導体領域１の厚さ方向の中央部に第４の半導体領域４を形成したので、第１の半導体領域１の他方の主面１Ｂのバックグラインド処理量を減少することができ、半導体製造プロセスの製造時間を短縮することができる。更に、第１の実施の形態に係る半導体装置１０においては、第１の半導体領域１の厚さ方向の中央部にトレンチ１５を通して不純物４ｐ及び５ｎを導入し、第４の半導体領域４及び第５の半導体領域５を形成することができるので、エピタキシャル成長層を成長させる高価な半導体ウエーハを使用することがなくなり、半導体製造プロセスの製造コストを減少することができる。
【００４３】
また、第１の実施の形態に係る半導体装置１０においては、第１の半導体領域１の他方の主面１Ｂに配設したトレンチ１５の内部に熱抵抗の小さなドレイン電極１６を埋設したので、放熱効果を向上することができる。更に、第１の実施の形態に係る半導体装置１０においては、同様に第１の半導体領域１の他方の主面１Ｂに配設したトレンチ１５の内部に電気抵抗の小さなドレイン電極１６を埋設したので、オン抵抗を減少することができる。
【００４４】
また、第１の実施の形態に係る半導体装置１０においては、第１の半導体領域１の他方の主面１Ｂに配設したトレンチ１５の内部に機械的強度が高いドレイン電極１６を埋設したので、第１の半導体領域１（基板）自体の機械的強度を向上することができる。
【００４５】
（第２の実施の形態）
本発明の第２の実施の形態は、前述の第１の実施の形態に係る半導体装置１０において、トレンチ１５の底面における第１の半導体領域１の厚さ方向の中央部に配設した第４の半導体領域４の断面構造を変えた例を説明するものである。
【００４６】
［半導体装置のデバイス構造］
図６に示すように、第２の実施の形態に係る半導体装置１０は、基本的には前述の第１の実施の形態に係るプレーナ構造を有するＩＧＢＴが形成された半導体装置１０と同様であるが、第１の半導体領域１のトレンチ１５の底面及び側壁に沿って配設された第２の導電型の第４の半導体領域４を備えている。トレンチ１５の底面、側壁のそれぞれにおいて、第４の半導体領域４の厚さはほぼ均等である。
【００４７】
［半導体装置の製造方法］
第２の実施の形態に係る半導体装置１０の製造方法は前述の第１の実施の形態に係る半導体装置１０の製造方法と基本的には同様であるが、前述の図３に示すトレンチ１５を形成した後に、図７に示すように、第２の導電型の不純物４ｐがトレンチ１５の底面及び側壁において第１の半導体領域１内部に導入される。第２の実施の形態において、不純物４ｐの導入には例えば斜めイオン注入法が使用される。
【００４８】
以上説明したように、第２の実施の形態に係る半導体装置１０においては、前述の第１の実施の形態に係る半導体装置１０により得られる作用効果と同様の作用効果を奏することができる。
【００４９】
（第３の実施の形態）
本発明の第３の実施の形態は、前述の第１の実施の形態に係る半導体装置１０を、トレンチゲート構造を有するＩＧＢＴからなる半導体装置に置き換えた例を説明するものである。
【００５０】
［半導体装置のデバイス構造］
図８に示すように、第３の実施の形態に係る半導体装置１０はトレンチゲート構造を有するＩＧＢＴである。すなわち、半導体装置１０は、半導体領基体５０の一方の主面１Ａにおいて隣り合う第２の半導体領域２の間に配設されたトレンチ１７を更に備え、トレンチ１７の底面及び側壁に沿って配設されたゲート絶縁膜１１と、この絶縁膜１１上に配設され、トレンチ１７の内部に埋設されたゲート電極１２とを備えている。
【００５１】
以上説明したように、第３の実施の形態に係る半導体装置１０においては、前述の第１の実施の形態に係る半導体装置１０により得られる作用効果と同様の作用効果を奏することができる。
【００５２】
（第４の実施の形態）
本発明の第４の実施の形態は、前述の第２の実施の形態に係る半導体装置１０を、トレンチゲート構造を有するＩＧＢＴからなる半導体装置に置き換えた例を説明するものである。
【００５３】
［半導体装置のデバイス構造］
図９に示すように、第４の実施の形態に係る半導体装置１０はトレンチゲート構造を有するＩＧＢＴである。すなわち、第４の実施の形態に係る半導体装置１０は、前述の第２の実施の形態に係る半導体装置１０と前述の第３の実施の形態に係る半導体装置１０とを組み合わせたものである。
【００５４】
以上説明したように、第４の実施の形態に係る半導体装置１０においては、前述の第１の実施の形態に係る半導体装置１０により得られる作用効果と同様の作用効果を奏することができる。
【００５５】
（その他の実施の形態）
上記のように、本発明を第１の実施の形態乃至第４の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものでない。本発明は様々な代替実施の形態、実施例及び運用技術に適用することができる。例えば、前述の実施の形態等においては、ＩＧＢＴからなる半導体装置１０を例に説明したが、本発明は、ＩＧＢＴに限定されるものではなく、縦型パワートランジスタからなる半導体装置に適用することができる。すなわち、本発明は、薄型化された半導体ウエーハを採用する半導体装置に適用することができる。
【図面の簡単な説明】
【００５６】
【図１】本発明の第１の実施の形態に係る半導体装置の断面図である。
【図２】第１の実施の形態に係る半導体装置の製造方法を説明する第１の工程断面図である。
【図３】第２の工程断面図である。
【図４】第３の工程断面図である。
【図５】第４の工程断面図である。
【図６】本発明の第２の実施の形態に係る半導体装置の断面図である。
【図７】第２の実施の形態に係る半導体装置の製造方法を説明する工程断面図である。
【図８】本発明の第３の実施の形態に係る半導体装置の断面図である。
【図９】本発明の第４の実施の形態に係る半導体装置の断面図である。
【符号の説明】
【００５７】
１…第１の半導体領域
１Ａ…一方の主面
１Ｂ…他方の主面
２…第２の半導体領域
３…第３の半導体領域
４…第４の半導体領域
４ｐ、５ｎ…不純物
５…第５の半導体領域
１０…半導体装置
１１…ゲート絶縁膜
１２…ゲート電極
１３…パッシベーション膜
１４…ソース電極
１５、１７…トレンチ
１６…ドレイン電極
２０…マスク
【図１】
2010003960.tif 000003
【図２】
2010003960.tif 000004
【図３】
2010003960.tif 000005
【図４】
2010003960.tif 000006
【図５】
2010003960.tif 000007
【図６】
2010003960.tif 000008
【図７】
2010003960.tif 000009
【図８】
2010003960.tif 000010
【図９】
2010003960.tif 000011