(57)【要約】【課題】リーク電流を増加させることなく、金属酸化物中に導通部を形成するためのフォーミング電圧を低下する。【解決手段】本発明の可変抵抗素子１は、電極１１および電極１２と、電極１１と電極１２とに挟まれた金属酸化物とを備え、電極１１および電極１２に印加する電圧に応じて電極１１および電極１２間の電気抵抗が可逆的に変化する可変抵抗素子１であって、上記金属酸化物内に、電極１１および電極１２の少なくとも一方から離間した、上記金属酸化物よりも電気抵抗の低い低抵抗物１４をさらに備えていることを特徴とする可変抵抗素子。【選択図】図１
2010103555.tif 000002
【特許請求の範囲】
【請求項１】
第１電極および第２電極と、上記第１電極と上記第２電極とに挟まれた金属酸化物とを備え、上記第１電極および上記第２電極間に印加する電圧に応じて上記第１電極および上記第２電極間の電気抵抗が可逆的に変化する可変抵抗素子であって、
上記第１電極および第２電極の少なくとも一方と上記金属酸化物との間に、金属酸化物側から順に、
上記金属酸化物を構成する第１金属元素と酸素とから構成された、上記第１金属元素の原子数に対する、上記酸素の原子数の比率が高い第１の領域と、
上記第１の領域に隣接し、かつ、上記第１電極および上記第２電極の少なくとも一方を構成する第２金属元素と、上記第１金属元素と、酸素と、から構成された第２の領域と、
を備えていることを特徴とする、可変抵抗素子。
【請求項２】
上記第２金属元素は、アルミニウムであることを特徴とする、請求項１に記載の可変抵抗素子。
【請求項３】
上記金属酸化物は、ニッケル酸化物であることを特徴とする、請求項１または２に記載の可変抵抗素子。
【請求項４】
第１電極および第２電極と、上記第１電極と上記第２電極とに挟まれた金属酸化物とを備え、上記第１電極および上記第２電極間に印加する電圧に応じて上記第１電極および上記第２電極間の電気抵抗が可逆的に変化する可変抵抗素子であって、
上記金属酸化物内に、上記第１電極および上記第２電極の少なくとも一方から離間した、上記金属酸化物よりも電気抵抗の低い低抵抗物であって、上記金属酸化物を構成する少なくとも１種類の金属元素から構成される低抵抗物をさらに備えていることを特徴とする、可変抵抗素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２つの電極に挟まれた金属酸化物に印加する電圧を変化させることにより、該電圧の変化に応じて電気抵抗が可逆変化する可変抵抗素子、その製造方法および、該可変抵抗素子をメモリセルとして備える不揮発性記憶装置に関するものである。
【背景技術】
【０００２】
近年、フラッシュメモリに代表される不揮発性半導体記憶装置の大容量化は著しく、製品レベルでは４Ｇバイト程度の容量となる製品が数万円程度の価格で販売されている。特にＵＳＢメモリ等の携帯型或いは可搬型メモリとして、その商品価値は増しており、これまで光磁気ディスク等が占めてきた市場を奪いとる勢いである。
【０００３】
また、数Ｇバイトの容量は携帯音楽プレイヤー用ストレージとしても十分であり、急速に普及しつつあるハードディスク搭載型携帯音楽プレイヤー用とは別に、固体素子である不揮発性半導体記憶装置を搭載した携帯音楽プレイヤーは、その耐振動性や高信頼性、また低消費電力といった固体素子メモリならではの原理的な優位性を、ユーザーにアピールすることに成功している。さらに、上記の音楽及び画像用の携帯型或いは可搬型商品用ストレージとして主流になると見込まれている。
【０００４】
今後、不揮発性半導体記憶装置は、更なる大容量化とビットコストの低減が実現された場合、動画の録画再生を行う携帯型或いは可搬型商品用ストレージとしての可能性も期待されることから、さらなる研究が行なわれている。
【０００５】
特に、不揮発性半導体記憶装置は、フラッシュメモリの長所である低コスト、小セル面積（〜４Ｆ２：Ｆは製造プロセスの最小加工寸法）を引き継ぎつつ、フラッシュメモリの動作原理に起因する以下の制限、（１）高い書き込み／消去電圧（昇圧回路が必要）、（２）遅い書き込み／消去動作（特に消去時間は１００μ秒超）、（３）少ない書き換え回数（１０６回未満）、を克服できれば、現在の情報機器のメインメモリとして使用されているＤＲＡＭを置き換える用途が開拓される。これにより、使用時には瞬時に起動し待機時には消費電力を限りなく零とする所謂「インスタントオンコンピュータ」が実現可能となる。
【０００６】
斯かる次世代不揮発性半導体記憶装置の候補として強誘電体メモリ（ＦｅＲＡＭ）、磁気メモリ（ＭＲＡＭ）等、夫々独自の原理に基づく不揮発性メモリ素子の研究開発が行われているが、何れもフラッシュメモリの特長である低ビットコスト、小セル面積を凌ぐことは難しい。
【０００７】
このような状況下、相変化メモリ（ＰＲＡＭ）や抵抗変化型メモリ（ＲＲＡＭ：登録商標）等が、フラッシュメモリのビットコストを凌ぐ可能性があるため注目されている。ここで言う抵抗変化型メモリとは、２つの電極と、この２つの電極に挟まれた金属酸化物とからなる可変抵抗素子をデータ記憶部として備えたものであり、この可変抵抗素子の２つの電極に閾電圧（または閾電流）以上の電圧（または電流）を印加することにより、可変抵抗素子の電気抵抗を変化させることができ、一旦電圧（または電流）の印加状態を解除した後においても、その抵抗状態が不揮発的に維持される。これにより、抵抗変化型メモリは、可変抵抗素子における異なる抵抗状態に対応させて情報を記憶できる。
【０００８】
例えば、下記の特許文献１及び非特許文献１には、「一対の電極に挟まれたペロブスカイト物質からなる薄膜に異なる極性の電圧パルスを印加することにより抵抗値を変化させる方法」が開示されている。しかしながら、このペロブスカイト物質は、一般的な半導体プロセスとの親和性の点で問題を有している。
【０００９】
この問題を解決するものとして、特許文献２には、半導体プロセスとの親和性が高く且つ単純な組成からなる２元系酸化物からなる抵抗変化型メモリが開示されている。具体的には、特許文献２には、「データ貯蔵物質層が、異なる電圧で異なる抵抗特性を有し、所定の電圧範囲で抵抗が急激に高くなる遷移金属酸化膜としてＮｉＯ、Ｖ２Ｏ５、ＺｎＯ、Ｎｂ２Ｏ５、ＴｉＯ２、ＷＯ３またはＣｏＯであることを特徴とする不揮発性メモリ装置」が開示されている。
【００１０】
また、非特許文献２には、上部電極および下部電極と、この２つの電極に挟まれた２元系遷移金属酸化物であるＮｉＯ、ＴｉＯ２、ＺｒＯ２、またはＨｆＯ２とより構成される、不揮発性抵抗変化メモリ素子の例が報告されている。
【００１１】
特許文献２または非特許文献２に開示されている２元系遷移金属酸化物からなる抵抗変化型メモリは、上述のように、半導体プロセスとの親和性が高く、且つ単純な構造・組成からなり、高集積不揮発メモリに適用し易いという利点がある。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】米国特許第６２０４１３９号公報（２００１年３月２０日公開）
【特許文献２】特開２００４−３６３６０４号公報（２００４年１２月２４日公開）
【非特許文献】
【００１３】
【非特許文献１】「Ｅｌｅｃｔｒｉｃ−ｐｕｌｓｅ−ｉｎｄｕｃｅｄ  ｒｅｖｅｒｓｉｂｌｅ  Ｒｅｓｉｓｔａｎｃｅ  ｃｈａｎｇｅ  ｅｆｆｅｃｔ  ｉｎ  ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ  ｆｉｌｍｓ」  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒ， Ｖｏｌ．７６，ｐｐ．２７４９−２７５１，２０００年
【非特許文献２】「Ｈｉｇｈｌｙ  Ｓｃａｌａｂｌｅ  Ｎｏｎ−ｖｏｌａｔｉｌｅ  Ｒｅｓｉｓｔｉｖｅ  Ｍｅｍｏｒｙ  ｕｓｉｎｇ  Ｓｉｍｐｌｅ  Ｂｉｎａｒｙ  Ｏｘｉｄｅ  Ｄｒｉｖｅｎ  ｂｙ  Ａｓｙｍｍｅｔｒｉｃ  Ｕｎｉｐｏｌａｒ  Ｖｏｌｔａｇｅ  Ｐｕｌｓｅｓ」  ＩＥＤＭ  Ｔｅｃｈｎｉｃａｌ  Ｄｉｇｅｓｔ，ｐｐ．５８７−５９０，２００４年
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかしながら、特許文献２または非特許文献２に開示されている２元系遷移金属酸化物からなる抵抗変化型メモリにおいて、この抵抗変化型メモリを構成する可変抵抗素子には、フォーミングと呼ばれるソフトブレークダウンを起こさせるような初期化処理が必要である。具体的には、このフォーミングとは、２つの電極間に所定の電位差を与えることにより、金属酸化物中に、２つの電極間を導通させる導通路を形成することである。ここで、高集積不揮発メモリへの応用を考えた場合、フォーミングに必要な電圧（以下、フォーミング電圧とする）を低下させることは、周辺回路の簡略化などの観点から、非常に重要である。
【００１５】
ここで、このフォーミング電圧は、電極間に挟まれた金属酸化物の膜厚に、ほぼ比例することが知られており、この膜厚を薄くすることにより、フォーミング電圧を低下させることが可能と考えられる。しかしながら、数ボルト以下のフォーミング電圧を実現する程度までに、膜厚を薄くすると、薄膜化にともなうリーク電流が増大するという問題が生じる。
【００１６】
本発明は、上記課題を解決するためになされたものであり、その目的は、リーク電流を増加させることなく、金属酸化物中に導通部を形成するためのフォーミング電圧を低下できる可変抵抗素子、その製造方法、および該可変抵抗素子を記憶層として備える不揮発性記憶装置を提供することにある。
【課題を解決するための手段】
【００１７】
本発明の可変抵抗素子は、上記の課題を解決するために、
第１電極および第２電極と、上記第１電極と上記第２電極とに挟まれた金属酸化物とを備え、上記第１電極および上記第２電極間に印加する電圧に応じて上記第１電極および上記第２電極間の電気抵抗が可逆的に変化する可変抵抗素子であって、上記金属酸化物内に、上記第１電極および上記第２電極の少なくとも一方から離間した、上記金属酸化物よりも電気抵抗の低い低抵抗物をさらに備えていることを特徴としている。
【００１８】
まず、可変抵抗素子において、第１および第２電極に印加する電圧に応じて第１電極および第２電極間の電気抵抗を、可逆的に変化させる、言い換えれば、低抵抗状態および高抵抗状態のいずれか一方に変化させるためには、予め、フォーミングと呼ばれる、初期化処理を可変抵抗素子に対して行う必要がある。具体的には、このフォーミングとは、２つの電極間に所定の電圧（以下、フォーミング電圧とする）を与えることにより、金属酸化物内に、２つの電極間を導通させる導通路を形成することである。なお、このフォーミング電圧の大きさは、導通路を形成する必要がある金属酸化物の膜厚に比例する。
【００１９】
ここで、このフォーミング電圧を低下を実現するために、本発明の可変抵抗素子は、金属酸化物内に、金属酸化物よりも電気抵抗が低い低抵抗物を備えている。これにより、フォーミングによって形成される導通路は、第１電極から第２電極間を接続する必要がなく、低抵抗物から、低抵抗物と離間している電極（第１電極および第２電極の少なくとも一方）までを接続するように形成されればよい。
【００２０】
つまり、従来技術のような、金属酸化物内に低抵抗物を備えない可変抵抗素子の場合にいては、導通路を形成する必要がある金属酸化物の膜厚は、第１電極と第２電極との距離となる。これに比べ、本発明の可変低抵抗素子においては、金属酸化物内に低抵抗物を備えた分、導通路を形成する必要がある金属酸化物の厚みが、第１電極と第２電極との距離より小さくなる。結果、本発明の可変抵抗素子は、フォーミング電圧を低下できることになる。
【００２１】
また、本発明の可変抵抗素子においては、第１電極および第２電極に挟まれた金属酸化物の膜厚自体を薄くすることなく、フォーミング電圧を低下できる。これは、金属酸化物の膜厚を薄くすることに起因するリーク電流の増大を、抑制することになる。
【００２２】
以上より、本発明の可変抵抗素子は、リーク電流を増加させることなく、金属酸化物中に導通部を形成するためのフォーミング電圧を低下できるという効果を奏する。
【００２３】
また、本発明に係る可変抵抗素子は、さらに、
上記低抵抗物は、上記第１電極を構成する元素、および、第２電極を構成する元素の少なくとも一方から構成されることが好ましい。
【００２４】
上記構成を備えたことにより、低抵抗物を、第１電極または第２電極を加工して生成することができ、簡便に可変抵抗素子を製造できるという効果を奏する。
【００２５】
また、本発明に係る可変抵抗素子は、さらに、
上記低抵抗物は、上記金属酸化物を構成する少なくとも１種類の金属元素から構成されることが好ましい。
【００２６】
上記構成を備えたことにより、低抵抗物を、金属酸化物を加工して生成することができ、簡便に可変抵抗素子を製造できるという効果を奏する。
【００２７】
また、本発明に係る可変抵抗素子は、さらに、
上記金属酸化物は多結晶であり、上記低抵抗物は、上記金属酸化物の粒界に形成されることが好ましい。
【００２８】
上記構成を備えたことにより、粒界拡散を利用して、低抵抗物を金属酸化物の粒界に容易に形成できる。さらに、上記構成を備えたことにより、本発明の可変抵抗素子においては、低抵抗物を局在化できるため、低抵抗物の存在によって金属酸化物の膜厚が局所的に薄くなる部分を小さくでき、結果、リーク電流を低く抑えることが可能となる。
【００２９】
また、本発明に係る可変抵抗素子は、さらに、
上記低抵抗物は、熱処理によって、上記第１電極または上記第２電極の少なくとも一方を構成する元素が上記金属酸化物に拡散されることで、形成されていることが好ましい。
【００３０】
上記構成によれば、熱処理によって、第１電極または第２電極の少なくとも一方を構成する元素が、金属酸化物に拡散する。ここで、拡散した元素は、第１電極または第２電極の少なくとも一方を構成する元素であるため、導電性を有している。つまり、この導電性を有する元素が、金属酸化物内に拡散することにより、金属酸化物内に低抵抗物として形成されることになる。また、熱処理を用いて、この元素を金属酸化物内に拡散しているため、拡散された元素が、金属酸化物から酸素を奪い還元した結果、金属酸化物内に、金属酸化物を構成する金属元素を低抵抗物として形成することも可能となる。
【００３１】
以上のように、上記構成を備えたことにより、低抵抗物を金属酸化物内に確実に形成できるという効果を奏する。
【００３２】
本発明の可変抵抗素子は、上記の課題を解決するために、
第１電極および第２電極と、上記第１電極と上記第２電極とに挟まれた金属酸化物とを備え、上記第１電極および上記第２電極間に印加する電圧に応じて上記第１電極および上記第２電極間の電気抵抗が可逆的に変化する可変抵抗素子であって、上記第１電極および第２電極の少なくとも一方と上記金属酸化物との間に、金属酸化物側から順に、上記金属酸化物を構成する第１金属元素と酸素とから構成された、上記第１金属元素の原子数に対する、上記酸素の原子数の比率が高い第１の領域と、上記第１の領域に隣接し、かつ、上記第１電極および上記第２電極の少なくとも一方を構成する第２金属元素と、上記第１金属元素と、酸素と、から構成された第２の領域と、を備えていることを特徴としている。
【００３３】
上記構成を備えたことにより、本発明の可変抵抗素子は、リーク電流を増加させることなく、金属酸化物中に導通部を形成するためのフォーミング電圧を低下できるという効果を奏する。
【００３４】
また、本発明に係る可変抵抗素子は、さらに、
上記第２金属元素は、アルミニウムであることが好ましい。
【００３５】
また、本発明に係る可変抵抗素子は、さらに、
上記金属酸化物は、ニッケル酸化物であることが好ましい。
【００３６】
本発明の可変抵抗素子の製造方法は、上記の課題を解決するために、
第１電極および第２電極と、上記第１電極と上記第２電極とに挟まれた金属酸化物とを備え、上記第１電極および上記第２電極間に印加する電圧に応じて上記第１電極および上記第２電極間の抵抗が可逆的に変化する可変抵抗素子の製造方法であって、上記第１電極または第２電極の少なくとも一方を構成する元素を、上記金属酸化物に拡散させる拡散工程と、上記拡散工程において拡散された上記元素によって、上記金属酸化物内に、上記第１電極および上記第２電極の少なくとも一方から離間した、上記金属酸化物よりも電気抵抗の低い低抵抗物を形成する形成工程と、を備えていることを特徴としている。
【００３７】
上記構成を備えたことにより、本発明の可変抵抗素子の製造方法は、リーク電流を増加させることなく、金属酸化物中に導通部を形成するためのフォーミング電圧を低下できる可変抵抗素子を製造することができる。
【００３８】
さらに、上記の可変抵抗素子の製造方法によれば、金属酸化物内に意図的に空隙をつくり、そこに低抵抗物を埋め込むような煩雑な工程を必要としない。結果、容易かつ安価に可変抵抗素子の製造が可能となるという効果を奏する。
【００３９】
また、本発明に係る可変抵抗素子の製造方法は、さらに、
上記拡散工程を、熱処理によって行うことが好ましい。
【００４０】
上記構成を備えたことにより、熱処理のみで低抵抗物を金属酸化物内に形成することが可能となり、結果、より容易かつ安価に、可変抵抗素子の製造が可能となるという効果を奏する。
【００４１】
また、本発明に係る不揮発性半導体記憶装置は、
請求項１から５までのいずれか一項に記載の可変抵抗素子を有するメモリセルと、外部より入力された情報に応じた電圧を、上記第１電極および上記第２電極に印加し、上記可変抵抗素子の電気抵抗を変化させることによって、上記情報を上記メモリセルに書き込む、データ書き込み手段と、上記第１電極および上記第２電極に所定の電圧を印加し、上記可変抵抗素子に流れる電流値を検出することによって、検知した電流値から上記メモリセルが記憶する情報を読み出す、情報読み出し手段と、を備えていることを特徴としている。
【００４２】
上記構成によれば、本発明の不揮発性半導体記憶装置は、メモリセルとして、本発明の可変抵抗素子を備えている。したがって、リーク電流を増加させることなく、フォーミングを行う際のフォーミング電圧を低下できるため、フォーミング時の消費電力を低減することができる。さらに、フォーミング電圧を低下できるため、可変抵抗素子に電圧を印加する回路を構成する電子部品を、高耐圧仕様とする必要がなくなり、結果、コストを低減できるという効果を奏する。
【発明の効果】
【００４３】
本発明の可変抵抗素子は、以上のように、第１電極および第２電極と、上記第１電極と上記第２電極とに挟まれた金属酸化物とを備え、上記第１電極および上記第２電極に印加する電圧に応じて上記第１電極および上記第２電極間の電気抵抗が可逆的に変化する可変抵抗素子であって、上記金属酸化物内に、上記第１電極および上記第２電極の少なくとも一方から離間した、上記金属酸化物よりも電気抵抗の低い低抵抗物をさらに備えている。
【００４４】
また、本発明の可変抵抗素子は、以上のように、第１電極および第２電極と、上記第１電極と上記第２電極とに挟まれた金属酸化物とを備え、上記第１電極および上記第２電極間に印加する電圧に応じて上記第１電極および上記第２電極間の電気抵抗が可逆的に変化する可変抵抗素子であって、上記第１電極および第２電極の少なくとも一方と上記金属酸化物との間に、金属酸化物側から順に、上記金属酸化物を構成する第１金属元素と酸素とから構成された、上記第１金属元素の原子数に対する、上記酸素の原子数の比率が高い第１の領域と、上記第１の領域に隣接し、かつ、上記第１電極および上記第２電極の少なくとも一方を構成する第２金属元素と、上記第１金属元素と、酸素と、から構成された第２の領域と、を備えている。
【００４５】
また、本発明の可変抵抗素子の製造方法は、以上のように、第１電極および第２電極と、上記第１電極と上記第２電極とに挟まれた金属酸化物とを備え、上記第１電極および上記第２電極間に印加する電圧に応じて上記第１電極および上記第２電極間の抵抗が可逆的に変化する可変抵抗素子の製造方法であって、上記第１電極または第２電極の少なくとも一方を構成する元素を、上記金属酸化物に拡散させる拡散工程と、上記拡散工程において拡散された上記元素によって、上記金属酸化物内に、上記第１電極および上記第２電極の少なくとも一方から離間した、上記金属酸化物よりも電気抵抗の低い低抵抗物を形成する形成工程と、を備えている。
【００４６】
したがって、本発明の可変抵抗素子およびその製造方法は、リーク電流を増加させることなく、金属酸化物中に導通部を形成するためのフォーミング電圧を低下できる。
【図面の簡単な説明】
【００４７】
【図１】本発明の一実施形態に係る、フォーミング前の可変抵抗素子の構成を示す断面図である。
【図２】（ａ）および（ｂ）は、本発明の一実施形態に係る、フォーミング後の可変抵抗素子の構成を示す断面図である。
【図３】本発明の一実施形態に係る、２つの電極に非接触の低抵抗物を備える、フォーミング前の可変抵抗素子の構成を示す断面図である。
【図４】（ａ）および（ｂ）は、本発明の一実施形態に係る、図３の可変抵抗素子に対してフォーミングした後の可変抵抗素子の構成を示す断面図である。
【図５】（ａ）〜（ｅ）は、本発明の一実施形態に係る、製造段階における、可変抵抗素子の各製造工程ごとの構成を示す断面図である。
【図６】本発明の一実施形態に係る、熱処理を施した可変抵抗素子と、熱処理を施さなかった可変抵抗素子との、フォーミング時における電流電圧特性を示すグラフである。
【図７】本発明の一実施形態に係る、正極性のフォーミング電圧およびセット電圧と、負極性のリセット電圧を、可変抵抗素子に印加した場合における、可変抵抗素子の電流電圧特性を示すグラフである。
【図８】本発明の一実施形態に係る、スイッチング動作ごとの、可変抵抗素子に流れる読み出し電流値を示すグラフである。
【図９】本発明の一実施形態に係る、正極性のフォーミング電圧、セット電圧、およびリセット電圧を、可変抵抗素子に印加した場合における、可変抵抗素子の電流電圧特性を示すグラフである。
【図１０】本発明の一実施形態に係る、スイッチング動作ごとの、可変抵抗素子に流れる読み出し電流値を示すグラフである。
【図１１】（ａ）は、従来例における、可変抵抗素子の断面のＴＥＭ像を示す図面であり、（ｂ）は、本発明の一実施形態に係る、可変抵抗素子の断面のＴＥＭ像を示す図面である。
【図１２】（ａ）は、従来例における、可変抵抗素子の断面の元素分布を示すグラフであり、（ｂ）は、本発明の一実施形態に係る、可変抵抗素子の断面の元素分布を示すグラフである。
【図１３】本発明の他の実施形態に係る、不揮発性半導体記憶装置の構成を示すブロック図である。
【図１４】本発明の他の実施形態に係る、不揮発性半導体記憶装置が備えるメモリセルアレイの構成を示す模式図である。
【図１５】従来例における、可変抵抗素子の構成を示す断面図である。
【発明を実施するための形態】
【００４８】
本実施形態に係る可変抵抗素子およびその製造方法の説明を行う前に、まず、参考例として従来技術における可変抵抗素子について、図１５を参照して説明する。
【００４９】
〔参考例〕
図１５は、従来技術における、フォーミング前の可変抵抗素子３の構成を示す断面図である。なお、フォーミングの詳細な説明は後述とする。図１５に示すように、可変抵抗素子３は、電極１１および１２と、電極１１と電極１２とに挟まれた金属酸化物からなる金属酸化物層１０とを備えている。
【００５０】
ここで、可変抵抗素子３の目的とする動作について簡単に説明する。可変抵抗素子３の目的とする動作は、電極１１および１２に印加された閾電圧に応じて、電極１１および電極１２間の電気抵抗が変化することである。具体的には、印加する閾電圧の値に応じて、電極１１および電極１２間の電気抵抗は、低抵抗状態または高抵抗状態のいずれか一方となる。
【００５１】
なお、以下の説明においては、説明の便宜上、可変抵抗素子３における電極１１および電極１２間の電気抵抗が、高抵抗状態から低抵抗状態に遷移する低抵抗化動作を、セット動作と称し、低抵抗状態から高抵抗状態に遷移する高抵抗化動作を、リセット動作と称す。さらに、セット動作とリセット動作を総じて、スイッチング動作と称する。
【００５２】
（フォーミング）
ここで、上述したような、可変抵抗素子３がスイッチング動作するためには、図１５に示す可変抵抗素子３に対して、予め、フォーミングと呼ばれる、金属酸化物層１０にソフトブレークダウンを起こさせる初期化処理が必要となる。具体的には、電極１１および１２間に対して所定の電圧（以下、フォーミング電圧とする）を印加することにより、金属酸化物層１０内に、局所的な導電パスであるフィラメントを形成する必要がある。
【００５３】
このように、フォーミングによって、金属酸化物層１０内に、フィラメントを形成してはじめて、可変抵抗素子３は、スイッチング動作を行うことが可能となる。この可変抵抗素子３のスイッチング動作における動作メカニズムについては、電極１１および１２に印加された閾電圧に応じて、金属酸化物層１０内のフィラメントの破断と導通とが切り替わることによって、可変抵抗素子３の電気抵抗が、低抵抗状態または高抵抗状態に切り替わるものと考えられている。
【００５４】
ここで、可変抵抗素子３に対してフォーミングを行う際のフォーミング電圧は、金属酸化物層１０の膜厚によって決定される。つまり、膜厚が厚いほど高いフォーミング電圧の印加が必要となる。よって、この膜厚を薄くすることにより、フォーミング電圧を低くすることは可能であるが、金属酸化物層１０の薄膜化によって、リーク電流が増大する。
【００５５】
（リーク電流に起因する問題）
次に、このリーク電流の増加に起因する問題点を説明する。まず、可変抵抗素子３の用途は、不揮発性記憶装置におけるメモリセルに使用されることである。具体的には、記憶する情報（ビット値など）に応じて、可変抵抗素子３の電気抵抗を、上述した低抵抗状態または高抵抗状態の一方に切り替えられる。また、この不揮発性記憶装置から、記憶した情報を読み出す場合、可変抵抗素子３に、情報を読み出すための電圧（以下、読み出し電圧とする）を印加し、低抵抗状態または高抵抗状態に応じた電流を検出することにより、記憶した情報を読み出すことになる。ここで、可変抵抗素子３の低抵抗状態と高抵抗状態との抵抗値の変化（以下、抵抗変化とする）を担う部分は、金属酸化物層１０内のフィラメントが形成されているごく一部に限られている。したがって、フィラメントが形成されている部分以外の金属酸化物は、何の機能も持たない。真性の抵抗変化比（高抵抗状態の抵抗値に対する低抵抗状態の抵抗値の比）は、フィラメント部分だけの導通時抵抗値と破断時抵抗値によって決まるが、電極１１および１２に読み出し電圧が印加されていれば、フィラメント部分以外の金属酸化物にも電流が流れてしまう。このため、この電流が高抵抗状態における電流の支配的成分となり、見かけの抵抗変化比を低下させる可能性がある。つまり、従来技術の可変抵抗素子３において、フォーミング電圧を下げようとして金属酸化物層１０の膜厚を薄くするとリーク電流が大きくなってしまい、この増大したリーク電流が高抵抗状態の電流の主成分となり、可変抵抗素子３の抵抗変化比が低下するという問題が生じる。なお、一般に非線形の電流電圧特性を示す金属酸化物において、例えば、金属酸化物層１０の膜厚を半分にすると、同じ読み出し電圧を印加した場合の電流は、２倍以上に増加してしまう。
【００５６】
〔第１の実施形態〕
本発明に係る可変抵抗素子１は、上述したような、従来技術に係る可変抵抗素子３が有する問題を解決するものであり、具体的には、リーク電流を増大させることなく、フォーミング時のフォーミング電圧を低下させることが可能とするものである。
【００５７】
本発明の第１の実施形態に係る可変抵抗素子１について、図１〜図９を参照して、以下に説明する。
【００５８】
（可変抵抗素子１の構成）
図１は、第１の実施形態に係る可変抵抗素子１の構成を示す断面図である。図１に示すように、可変抵抗素子１は、電極１１および１２と、電極１１と電極１２とに挟まれた金属酸化物からなる金属酸化物層１０とを備えている。さらに、可変抵抗素子１は、金属酸化物層１０内に、金属酸化物より電気抵抗が低い低抵抗物１４を備えている。なお、図１に示す可変抵抗素子１が備える低抵抗物１４は、電極１１と接触し、電極１２とは非接触である。また、図１において、電極１１から電極１２までの距離、言い換えれば、金属酸化物層１０の膜厚は距離ｄ０に、低抵抗物１４から電極１２までの距離は距離ｄ１となっている。
【００５９】
ここで、図１に示すように、金属酸化物層１０内に局所的に低抵抗物１４を備えている場合、フォーミング時のフォーミング電圧を決める膜厚は、同図中の距離ｄ１となる。つまり、低抵抗物１４を備えない場合のフォーミング電圧は、電極１１および電極１２間の距離ｄ０に対応した電圧値が必要となるが、これに比べ、低抵抗物１４を備えることにより、フォーミング電圧を小さくすることができる。さらに、この場合、フィラメント部以外の金属酸化物層１０に流れるリーク電流を抑制するために、距離ｄ０を大きくできるため、または、距離ｄ０を小さくする必要がないため、可変抵抗素子１の抵抗変化比の低下を抑制できる。
【００６０】
以上のように、第１の実施形態に係る可変抵抗素子１は、金属酸化物層１０内に、低抵抗物１４を備えることにより、金属酸化物層１０の膜厚を薄くすることなく、言い換えれば、リーク電流を増大させることなく、フォーミング電圧を低下させることが可能となるという効果を奏する。
【００６１】
（低抵抗状態および高抵抗状態）
次に、可変抵抗素子１にフォーミングを施し、金属酸化物層１０内に、フィラメント１５を形成した後の、可変抵抗素子１ａおよび１ｂについて、図２（ａ）および（ｂ）を参照して説明する。図２（ａ）は、フォーミング後の低抵抗状態の可変抵抗素子１ａの構成を示す断面図であり、同図（ｂ）は、フォーミング後の高抵抗状態の可変抵抗素子１ｂの構成を示す断面図である。
【００６２】
図２（ａ）に示すように、可変抵抗素子１ａにおいては、フォーミングによって金属酸化物層１０内にフィラメント１５が形成された後、セット動作のための閾電圧（以下、セット電圧とする）を、電極１１および１２に印加することによって、フィラメント１５は、低抵抗状態１４と電極１２とを接続することになり、結果、可変抵抗素子１ａは低抵抗状態となる。一方、図２（ｂ）に示すように、フィラメント１５の形成後、リセット動作のための閾電圧（以下、リセット電圧とする）を、電極１１および１２に印加することによって、フィラメント１５はフィラメント破断部１６において破断し、結果、可変抵抗素子１ｂは高抵抗状態となる。
【００６３】
（低抵抗物１４の変形例）
図１に示す可変抵抗素子１においては、低抵抗物１４が、電極１１と接し、電極１２と非接触となる構造であったが、図３に示すような構造であってもよい。図３は、可変抵抗素子１の変形である、可変抵抗素子２の構成を示す断面図である。
【００６４】
図３に示すように、可変抵抗素子２における、可変抵抗素子１と異なる点は、低抵抗物１４の代わりに、金属酸化物層１０内に、電極１１および１２の両方に非接触の低抵抗物２４を備えていることである。同図に示すように、低抵抗物２４は、電極１１と距離ｄ２離間しており、電極１２とは距離ｄ３離間している。
【００６５】
この可変抵抗素子２をフォーミングする場合、フォーミング電圧を決める膜厚は、同図中の距離ｄ１と距離ｄ２の和であり、低抵抗物２４を備えない場合に比べ、フォーミング電圧を低くすることができる。なお、可変抵抗素子２におけるリーク電流の抑制が可能なことは、図１の可変抵抗素子１の場合と同様の理由である。
【００６６】
次に、可変抵抗素子２にフォーミング処理を施し、金属酸化物層１０内に、フィラメント１５を形成した後の、可変抵抗素子２ａおよび２ｂについて、図４（ａ）および（ｂ）を参照して説明する。図４（ａ）は、フォーミング後の低抵抗状態の可変抵抗素子２ａの構成を示す断面図であり、同図（ｂ）は、フォーミング後の高抵抗状態の可変抵抗素子２ｂの構成を示す断面図である。
【００６７】
図４（ａ）に示すように、可変抵抗素子２ａにおいては、フォーミングによって金属酸化物層１０内に、フィラメント１５が、低抵抗物１４から電極１１および電極１２の両方に向かって形成される。このフィラメント１５が形成された後、セット電圧を、電極１１および１２に印加することによって、フィラメント１５は、電極１１および低抵抗状態１４間と、電極１２および低抵抗物１４間とを接続することになり、結果、可変抵抗素子２ａは低抵抗状態となる。一方、図４（ｂ）に示すように、フィラメント１５の形成後、リセット電圧を、電極１１および１２に印加することによって、フィラメント１５はフィラメント破断部１６において破断し、結果、可変抵抗素子２ｂは高抵抗状態となる。なお、図４（ｂ）においては、フィラメント破断部１６を、電極１２と低抵抗物１４とを接続するフィラメント１５内に示しているが、電極１１と低抵抗物１４とを接続するフィラメント１５内に存在してもよいし、また、電極１１および１２側の両方のフィラメント１５内に存在することがあってもよい。
【００６８】
なお、可変抵抗素子１および２において、金属酸化物層１０の膜厚方向（電極１１、１２と、金属酸化物層１０との境界面の法線方向）には、連続した低抵抗領域１４または２４が、一つだけある場合を示したが、これは説明を容易にするためのものであり、複数存在してもよい。この場合も、局所的に金属酸化物層１０の膜厚を薄くできる効果、つまり、リーク電流を増大させることなくフォーミング電圧を低下できる効果に変わりはないことは明らかである。さらに、低抵抗領域１４は、電極１１に接するように形成されているが、電極１２に接するように形成されてもよい。また、本発明に係る可変抵抗素子は、電極１１に接する低抵抗物１４と、電極１２に接する低抵抗物１４との両方を備える構成となってもよく、この可変抵抗素子にフォーミングを行った場合、電極１１に接する低抵抗物１４と、電極１２に接する低抵抗物１４との間にフィラメント１５が形成される。この場合も、局所的に金属酸化物層１０の膜厚を薄くできる効果、つまり、リーク電流を増大させることなくフォーミング電圧を低下できる効果に変わりはない。
【００６９】
（可変抵抗素子の製造方法）
次に、本発明に係る、フォーミング前の可変抵抗素子の製造方法について、図５（ａ）〜（ｅ）を参照して説明する。図５（ａ）〜（ｅ）は、各製造工程における、可変抵抗素子の構成を示す断面図である。
【００７０】
まず、図５（ａ）に示すように、シリコン酸化膜１８付きのＳｉ基板１７上に、ＲＦマグネトロンスパッタリング法によって、Ｔｉ層１９、下部電極としてのＰｔ層１２（図１における電極１２に相当）、金属酸化物層１０の順に堆積し、Ｔｉ／Ｐｔ／金属酸化物層の積層構造を形成する。ここで、Ｔｉ層１９は、下部電極としてのＰｔ層１２と、シリコン酸化膜１８付きの基板１７との接着性を向上させるための、接着材の役割を果たすものであって、Ｔｉターゲットに対して、ＲＦ出力２００Ｗ、圧力０．５ＰａのＡｒ１００％ガスによって、基板温度を室温とした条件下で成膜したものである。次に、Ｐｔ層１２は、ＲＦ出力１００Ｗ、圧力０．３ＰａのＡｒ１００％ガスで、基板温度を室温とした条件下で成膜したものである。
【００７１】
また、金属酸化物層１０の成膜には、ＲＦ出力２００Ｗ、ガス圧０．５ＰａのＡｒ雰囲気中で、基板温度を室温として堆積処理を施す。尚、金属酸化物層１０の組成は適宜Ｏ２ガスを添加することにより制御することができる。
【００７２】
なお、金属酸化物層１０は、Ｃｏ、Ｎｉ、Ｔｉ、Ｖ、Ｃｕ、Ｗ、Ｎｂ、Ｍｎから選択される少なくとも１つの金属の酸化物によって構成される。金属酸化物層１０の膜厚は、金属酸化物層１０に流れるリーク電流が所定の値以下となるように適宜設定されればよく、例えば、５０ｎｍとしてもよい。
【００７３】
次に、図５（ｂ）に示すように、ｉ線縮小投影型露光装置を用いたフォトリソグラフィーとＡｒイオンミリングとにより素子分離を行う。Ａｒイオンミリングは印加電圧３００Ｖで行う。なお、本実施形態に用いるフォトリソグラフィーとしては、他に、電子線描画等の方法が利用できる。次に、Ａｒイオンミリングを行った後、残ったフォトレジスト２０を除去して、金属酸化物層１０を露出させる。
【００７４】
次に、図５（ｃ）に示すように、フォトレジスト２０とは異なる、別のフォトレジスト２１をＰｔ層１２および金属酸化物層１０に施す。さらに、図面における上方より、ＲＦマグネトロンスパッタリング法によって、上部電極１１としての金属層と、キャッピング層としてのＰｔ層２２を順に堆積する。これにより、同図に示すように、金属酸化物層１０上に、上部電極１１およびＰｔ層２２が積層される部分と、フォトレジスト２１上に、上部電極１１およびＰｔ層２２が積層される部分とに分けることができる。なお、上部電極１１としての金属層の成膜には、ＲＦマグネトロンスパッタリング法を用いて、Ａｒ雰囲気中で、基板温度を室温として、堆積処理を施した。上部電極１１としての金属層の厚さは例えば５０ｎｍとした。さらに、酸化防止用のキャッピング層としてのＰｔ層２２の成膜は、下部電極１２のＰｔ層の成膜と同様に方法により行う。
【００７５】
次に、図５（ｄ）に示すように、フォトレジスト２１を、該フォトレジスト２１上に堆積した上部電極１１およびＰｔ層２２と合わせて除去し、下部電極１２としてのＰｔ層を露出させる。
【００７６】
次に、図５（ｅ）に示す、低抵抗物１４の形成には、熱処理を用いる。具体的には、熱処理によって、上部電極１１を構成する元素を金属酸化物層１０へと拡散させることにより、金属酸化物層１０内に低抵抗物１４を形成できる。なお、拡散した上部電極１１を構成する元素自体が低抵抗物１４を形成してもよいし、拡散した元素と金属酸化物層１０とを構成する元素を反応させて、低抵抗物１４を形成させてもよい。例えば、拡散した元素が、金属酸化物層１０を構成する金属酸化物から酸素を奪って還元し、低抵抗物１４を形成することもできる。
【００７７】
また、金属酸化物層１０が、多結晶であることがより好ましい。多結晶であれば、粒界拡散を利用して、局所的に低抵抗領域１４を形成しやすくなる。また、多結晶であれば、熱処理によって、金属酸化物層１０を構成する金属酸化物の粒界に、金属を析出させることにより、低抵抗領域１４を形成することもできる。なお、図５（ｄ）に示す可変抵抗素子の断面形状は、可変抵抗素子製作の簡便性、及び、実験の簡便性のためのものであって、図５（ｄ）に示した断面形状に限定されるものではない。また、本発明に係る、可変抵抗素子の製造方法に用いる成膜法としては、上記の他に、レーザーアブレーション、化学気相成長（ＣＶＤ）、金属（表面）を酸化させる等の周知の方法が利用できる。
【００７８】
（参考例との比較）
図５（ａ）〜（ｅ）にて説明した方法により製造された、言い換えれば、熱処理が施され、低抵抗物１４が金属酸化物層１０内に形成された可変抵抗素子と、熱処理が施されず、低抵抗物１４が金属酸化物層１０内に形成されていない可変抵抗素子とにおける、フォーミング時の電流電圧特性の比較結果を、図６に示す。なお、可変抵抗素子を製造するために施した熱処理は、Ａｒ雰囲気０．５Ｐａの減圧下において、３００℃の温度で１０分間行ったものである。
【００７９】
図６は、熱処理有の可変抵抗素子と、熱処理無の可変抵抗素子との、フォーミング時の電流電圧特性を示すグラフである。また、図６に示すグラフにおいては、可変抵抗素子が備える２つの電極間に印加される電位差を横軸とし、可変抵抗素子に流れる電流値を縦軸としている。
【００８０】
図６に示すように、熱処理を施さなかった可変抵抗素子において、フォーミングに必要なフォーミング電圧は、約１０Ｖとなっている。一方、熱処理を施した可変抵抗素子においては、フォーミング電圧は約３．５Ｖであり、熱処理を施さなかった可変抵抗素子に比べ、フォーミング電圧を約１／３程度の低くできることが分かる。また、フォーミング後の熱処理を施した可変抵抗素子に流れる電流は、フォーミング後の熱処理を施さなかった可変抵抗素子に流れる電流に比べ、電流の大きな増大はなく、熱処理を施した可変抵抗素子は、リーク電流を抑制しつつ、フォーミング電圧を低下できていることが分かる。なお、図６に示すの電流電圧特性を測定するにあたり、フォーミング時には、可変抵抗素子に１００ｋΩの電流制限抵抗を直列に挿入して測定している。これは、フォーミング時に大電流が流れて可変抵抗素子が破壊されることを防止するためである。
【００８１】
次に、フォーミング時と、フォーミング後に、極性が異なるセット電圧およびリセット電圧を可変抵抗素子に印加した際との、可変抵抗素子における電流電圧特性を図７に示す。図７は、正電圧のフォーミング電圧を、熱処理を施した可変抵抗素子に印加し、低抵抗状態にした後、負電圧のリセット電圧を可変抵抗素子に印加し、次に、正電圧のセット電圧を可変抵抗素子に印加し、また次に、負電圧のリセット電圧を再度可変抵抗素子に印加した場合における、可変抵抗素子における電流電圧特性を示すグラフである。なお、図７に示すグラフにおいては、可変抵抗素子が備える２つの電極間に印加される電位差を横軸とし、可変抵抗素子に流れる電流値を縦軸としている。
【００８２】
ここで、フォーミング後の、熱処理を施された可変抵抗素子における、セット動作とリセット動作を繰り返し交互に行い、各セット動作および各リセット動作直後の、読み出し電圧（０．２Ｖ）印加時の、可変抵抗素子に流れる電流値の変化について、図８を参照して説明する。図８は、正電圧のセット電圧および負電圧のリセット電圧による、セット動作およびリセット動作を行い、セット動作直後およびリセット動作直後における、読み出し電圧印加時の、可変抵抗素子に流れる電流値の変化を示すグラフである。なお、図８における横軸のスイッチングサイクルにおいて、奇数番目のサイクルがフォーミングまたはセット動作直後の時点を示し、偶数番目のサイクルがリセット動作直後の時点を示している。
【００８３】
図８に示すように、リセット動作直後の、読み出し電圧印加時の可変抵抗素子に流れる電流値と、セット動作直後の、読み出し電圧印加時の可変抵抗素子に流れる電流値とを比べると、抵抗変化比は２桁以上となり、熱処理を施された可変抵抗素子においては、抵抗変化比が低下するという問題は発生していないことが分かる。
【００８４】
次に、フォーミング電圧、セット電圧、およびリセット電圧を、すべて同じ極性の電圧（正電圧）とした場合の、可変抵抗素子における電流電圧特性を図９に示す。図９は、熱処理を施した可変抵抗素子に対して、フォーミング、リセット動作、セット動作、リセット動作、セット動作、リセット動作の順で、各動作を行ったときの、可変抵抗素子における電流電圧特性を示すグラフである。なお、図９に示すグラフにおいては、可変抵抗素子が備える２つの電極間に印加される電位差を横軸とし、可変抵抗素子に流れる電流値を縦軸としている。
【００８５】
ここで、フォーミング後の、熱処理を施された可変抵抗素子における、セット動作とリセット動作を繰り返し交互に行い、各セット動作および各リセット動作直後の、読み出し電圧（０．２Ｖ）印加時の、可変抵抗素子に流れる電流値の変化について、図１０を参照して説明する。図１０は、共に正電圧のセット電圧およびリセット電圧による、セット動作およびリセット動作を行い、セット動作直後およびリセット動作直後における、読み出し電圧印加時の、可変抵抗素子に流れる電流値の変化を示すグラフである。なお、図１０における横軸のスイッチングサイクルにおいて、奇数番目のサイクルがフォーミングまたはセット動作直後の時点を示し、偶数番目のサイクルがリセット動作直後の時点を示している。
【００８６】
図１０に示すように、リセット動作直後の、読み出し電圧印加時の可変抵抗素子に流れる電流値と、セット動作直後の、読み出し電圧印加時の可変抵抗素子に流れる電流値とを比べると、抵抗変化比は２桁以上となり、熱処理を施された可変抵抗素子においては、抵抗変化比が低下するという問題は発生していないことが分かる。
【００８７】
なお、図７および図９に示すの電流電圧特性を測定するにあたり、また、図８および図１０のリセット動作およびセット動作における、読み出し電圧印加時の電流を測定するにあたり、フォーミング時およびセット動作時には、可変抵抗素子に１００ｋΩの電流制限抵抗を直列に挿入して測定している。これは、フォーミング時に大電流が流れて可変抵抗素子が破壊されることを防止するためである。
【００８８】
次に、熱処理を施さない可変抵抗素子（従来技術に係る可変抵抗素子に相当）と、熱処理を施した可変抵抗素子との断面を、透過電子顕微鏡（ＴＥＭ：Transmission Electron Microscope）によって撮影したＴＥＭ像を、図１１（ａ）および（ｂ）に示す。図１１（ａ）は、熱処理を施さない可変低抵抗素子のＴＥＭ像を示す図面であり、同図（ｂ）は、熱処理を施した可変抵抗素子のＴＥＭ像を示す図面である。
【００８９】
なお、図１１（ａ）および（ｂ）に示すＴＥＭ像は、ニッケル酸化物からなる金属酸化物層１０と、Ａｌ（アルミニウム）からなる膜厚２０ｎｍの電極１１との界面を撮影したものである。さらに、同図（ａ）および（ｂ）のＴＥＭ像の可変抵抗素子は、図６に示すフォーミング時の電流電圧特性を示す可変抵抗素子と、ほぼ同様の構造である。
【００９０】
図１１（ａ）および（ｂ）に示すように、金属酸化物層１０を構成するニッケル酸化物は、柱状結晶構造となっており、電界１１のＡｌが粒界拡散を生じやすい構造となっている。このことから、電極１１のＡｌが金属酸化物層１０に拡散し、拡散したＡｌ自体が、または、拡散したＡｌがニッケル酸化物から酸素を奪って還元されたニッケルが、ニッケル酸化物の粒界近傍に低抵抗物を生じていると考えられる。
【００９１】
次に、熱処理を施さない可変抵抗素子の元素分布と、熱処理を施した可変抵抗素子の元素分布（ＥＥＬＳ強度分布）とを、電子エネルギー損失分光法（ＥＥＬＳ）を用いて測定し、その測定結果を図１２（ａ）および（ｂ）に示す。図１２（ａ）は、熱処理を施さない可変抵抗素子の元素分布を示すグラフであり、同図（ｂ）は、熱処理を施した可変抵抗素子の元素分布を示すグラフである。なお、同図（ａ）および（ｂ）に示すグラフの測定対象である可変抵抗素子は、下部電極１２であるＰｔ層、金属酸化物層１０であるニッケル酸化物層、上部電極１１であるＡｌ層、キャッピング層２２であるＰｔ層の順に製膜されたものであり、図６に示すフォーミング時の電流電圧特性を示す可変抵抗素子と、ほぼ同様の構造である。
【００９２】
まず、図１２（ａ）に示すグラフにおいては、ニッケル酸化物とＡｌが接した部分において、ニッケル、アルミ、酸素からなる層と、アルミ酸化物層との２つの層が生じている。金属酸化物層１０であるニッケル酸化物層は、ほぼ一様な組成分布となっている。なお、同図（ａ）において、金属Ａｌとして存在している層が確認できないが、これは、解析に用いた試料においては、成膜したＡｌが薄かったためにすべて酸化されてしまったためである。図６に示した可変抵抗素子においては、金属Ａｌ層が存在している。
【００９３】
一方、図１２（ｂ）は、熱処理を施した可変抵抗素子の元素分布であるが、図１２（ａ）の熱処理を施さなかった可変抵抗素子の元素分布と比べると、特に酸素とニッケルの分布が変化している。酸素の分布は均一になり、ニッケルに対応するＥＥＬＳ信号強度は電極界面付近で小さくなっている。結果として、ニッケル酸化物と電極界面付近において、言い換えれば、金属酸化物層１０と電極１１との間において、酸素過剰なニッケル酸化物層と、ニッケル、アルミ、酸素からなる層とが形成されている。つまり、可変抵抗素子に熱処理を行った結果、可変抵抗素子は、金属酸化物層１０を構成するニッケル酸化物と、電極１１を構成するＡｌとの界面付近において、酸素／金属元素比（ニッケルの原子数に対する酸素の原子数の比率）が高い遷移層である第１の領域と、電極１１を構成する金属（Ａｌ）、金属酸化物を構成する金属（ニッケル）、および酸素からなる遷移層である第２の領域と、を備えた構造となっていることが確認できる。したがって、結果としてこのような元素分布となるような処理をすることにより、フォーミング電圧を低くできると考えられる。
【００９４】
〔第２の実施形態〕
次に、本発明の第２の実施形態に係る不揮発性半導体記憶装置４（以下、記憶装置とする）について、図１３および図１４を参照して、以下に説明する。
【００９５】
まず、図１３を参照して、記憶装置４の構成について説明する。図１３は、記憶装置４の構成を示すブロック図である。
【００９６】
図１３に示すように、記憶装置４は、メモリセルアレイ４０と、ビット線デコーダ４１、ワード線デコーダ４２、電圧スイッチ回路４４、読み出し回路４５、電圧発生回路４６、および、制御回路４３を備えている。
【００９７】
ここで、メモリセルアレイ４０の内部構成について、図１４を参照して以下に説明する。図１４は、メモリセルアレイ４０の構成を示す模式図である。
【００９８】
図１４に示すように、メモリセルアレイ４０は、第１の実施形態において説明した可変抵抗素子１または２を、メモリセル５０として複数備え、この複数のメモリセル５０を、行方向および列方向のマトリクス状に配列して構成されている。より具体的には、メモリセルアレイ４０は、列方向に延伸するｍ本のビット線（列選択線）ＢＬ１〜ＢＬｍ（以下、総称する場合はビット線ＢＬとする）と、行方向に延伸するｎ本のワード線（行選択線）ＷＬ１〜ＷＬｎ（以下、総称する場合はワード線ＷＬとする）との各交点に、メモリセル５０がｍ×ｎ個配置されたクロスポイント型のアレイ構成となっている。例えば、同一列のメモリセル５０の電極１２（図１参照）同士を接続して、列方向に延伸させた配線をビット線ＢＬとし、同一行のメモリセル５０の電極１１（図１参照）同士を接続して、行方向に延伸させた配線をワード線ＷＬとする。
【００９９】
ビット線デコーダ４１とワード線デコーダ４２とは、ビット線ＢＬおよびワード線ＷＬを介して、メモリセル５０を行単位、列単位、またはメモリセル単位で選択するメモリセル選択回路としての機能を有する。
【０１００】
図１３を参照して説明すると、ビット線デコーダ４１とワード線デコーダ４２とは、アドレス線４７を介して制御回路４３に入力された、読み出し対象または書き換え対象を示すアドレス信号に対応したメモリセル５０を、メモリセルアレイ４０の中から選択する。より具体的には、ワード線デコーダ４２は、アドレス線４７を介して入力されたアドレス信号に対応するメモリセルアレイ４０のワード線ＷＬを選択し、ビット線デコーダ４１は、アドレス線４７を介して入力されたアドレス信号に対応するメモリセルアレイ４０のビット線ＢＬを選択する。
【０１０１】
制御回路４３は、メモリセルアレイ４０が記憶する情報（以下、記憶情報とする）の書き換え動作（第１の実施形態における、セット動作およびリセット動作に相当）と、記憶情報の読み出し動作とにおける各制御を行う。
【０１０２】
記憶情報の書き換え動作時または読み出し動作時において、制御回路４３は、アドレス線４７を介して入力されたアドレス信号、データ線４８を介して入力されたデータ信号（書き換え動作時のみ）、および、制御信号線１９を介して入力された制御入力信号に基づいて、ワード線デコーダ４２、ビット線デコーダ４１、および、電圧スイッチ回路４４を制御し、メモリセルアレイ４０が記憶する記憶情報の読み出しまたは書き換えを行う。図１３に示す記憶装置４においては、制御回路４３は、図示しない一般的なアドレスバッファ回路、データ入出力バッファ回路、制御入力バッファ回路としての機能を具備している。
【０１０３】
電圧スイッチ回路４４は、メモリセルアレイ４０が記憶する記憶情報の書き換え動作時および読み出し動作時に必要となる、ワード線ＷＬおよびビット線ＢＬを介してメモリアルアレイ４０に入力される信号の各電圧を、各動作に応じて切り替え、ビット線デコーダ４１およびワード線デコーダ４２に供給する電圧供給回路として機能する。図１３における、Ｖｃｃは本発明装置の電源電圧、Ｖｓｓは接地電圧、Ｖｐｐはセット電圧、Ｖｅｅはリセット電圧、Ｖｒｄは読み出し電圧である。なお、電圧スイッチ回路４４への電源電圧Ｖｃｃおよび接地電圧Ｖｓｓは、記憶装置４の外部から供給されている。また、セット動作、リセット動作、読み出し動作における、メモリセルアレイ４０に入力される信号の各電圧は、電圧発生回路４６によって、電源電圧Ｖｃｃまたは他の電源電圧から生成されている。
【０１０４】
読み出し回路４５は、アドレス信号が示す選択メモリセル５０に接続するビット線ＢＬを流れる読み出し電流のうち、ビット線デコーダ４１によって選択された選択ビット線ＢＬを流れる読み出し電流を、電圧変換する。さらに、電圧変換した信号を、１行の選択メモリセルの内の選択ビット線ＢＬに接続する読み出し対象のメモリセル５０の記憶情報の状態を判定し、その結果を制御回路４３に転送し、制御回路４３は、読み出し回路４５より転送された信号を、データ線４８へ出力する。
【０１０５】
次に、書き換え動作時における、メモリセルアレイ４０への電圧印加の一例について説明する。本実施形態において、メモリセル５０に使用される可変抵抗素子１または２（図１または図３参照）は、例として、図７および図８に示すようなスイッチング特性を有する。したがって、電極１２を基準として電極１１に正極性のセット電圧の電圧パルスを印加すると、可変抵抗素子の電気抵抗が、高抵抗状態から低抵抗状態へとスイッチングする。逆に、電極１２を基準として電極１１に負極性のリセット電圧の電圧パルスを印加すると、可変抵抗素子の電気抵抗が、低抵抗状態から高抵抗状態へとスイッチングする。なお、以下の説明においては、印加する電圧パルスが、セット電圧およびリセット電圧の半分の電圧振幅である場合には、スイッチング動作は発現しないものとする。
【０１０６】
ここで、セット動作時には、ビット線デコーダ４１およびワード線デコーダ４２は、書き換え対象の選択メモリセル５０に接続する選択ビット線ＢＬに、接地電圧Ｖｓｓ（０Ｖ）を、選択メモリセル５０に接続する選択ワード線ＷＬに、セット電圧Ｖｐｐを夫々印加する。これにより、選択メモリセル５０の電極１２（選択ビット線ＢＬ側）を基準として、電極１１（選択ワード線ＷＬ側）に、セット電圧Ｖｐｐが印加されてセット動作が実行される。このとき、ビット線デコーダ４１およびワード線デコーダ４２は、選択メモリセル５０に接続しない非選択ビット線ＢＬと非選択ワード線ＷＬに対して、セット電圧Ｖｐｐの２分の１の電圧（Ｖｐｐ／２）を印加する。これにより、非選択ビット線ＢＬと非選択ワード線ＷＬに夫々接続する第１の非選択メモリセル５０の両端には電圧印加が生じず、選択ビット線ＢＬと非選択ワード線ＷＬに夫々接続する第２の非選択メモリセル５０の両端、および、非選択ビット線ＢＬと選択ワード線ＷＬに夫々接続する第３の非選択メモリセル５０の両端には、電極１２を基準として電極１１には、セット電圧の半分の正電圧（Ｖｐｐ／２）が印加されることになり、結果、何れの非選択メモリセル５０においても、セット動作は起こらない。
【０１０７】
また、リセット動作時には、ビット線デコーダ４１およびワード線デコーダ４２は、書き換え対象の選択メモリセル５０に接続する選択ビット線ＢＬに、リセット電圧Ｖｅｅを、選択メモリセル５０に接続する選択ワード線ＷＬに、接地電圧Ｖｓｓを夫々印加する。これにより、選択メモリセル５０の電極１２（選択ビット線ＢＬ側）を基準として、電極１１（選択ワード線ＷＬ側）に、負極性のリセット電圧（−Ｖｅｅ）が印加されてリセット動作が実行される。このとき、ビット線デコーダ４１およびワード線デコーダ４２は、選択メモリセル５０に接続しない非選択ビット線ＢＬと非選択ワード線ＷＬに対して、リセット電圧Ｖｅｅの２分の１の電圧（Ｖｅｅ／２）を印加する。これにより、非選択ビット線ＢＬと非選択ワード線ＷＬに夫々接続する第１の非選択メモリセル５０の両端には電圧印加が生じず、選択ビット線ＢＬと非選択ワード線ＷＬに夫々接続する第２の非選択メモリセル５０の両端、および、非選択ビット線ＢＬと選択ワード線ＷＬに夫々接続する第３の非選択メモリセル５０の両端には、電極１２を基準として電極１１には、リセット電圧の半分の負電圧（−Ｖｅｅ／２）が印加されることになり、結果、何れの非選択メモリセル５０においても、リセット動作は起こらない。
【０１０８】
次に、読み出し動作時のメモリセルアレイ４０への電圧印加の一例について説明する。読み出し動作時には、ビット線デコーダ４１およびワード線デコーダ４２は、読み出し対象の選択メモリセル５０に接続する選択ビット線ＢＬに、読み出し電圧Ｖｒｄを、選択メモリセル５０に接続する選択ワード線ＷＬに、接地電圧Ｖｓｓ（０Ｖ）を夫々印加する。これにより、選択メモリセル５０の電極１１（選択ワード線ＷＬ側）を基準として電極１２（選択ビット線ＢＬ側）に読み出し電圧（Ｖｒｄ）が印加される。このとき、選択メモリセル５０に、抵抗状態に応じた読み出し電流が、選択ビット線ＢＬから選択ワード線ＷＬへと流れる。この読み出し電流を、ビット線デコーダ４１を介して、読み出し回路４５が検出することにより、読み出し動作が行われる。
【０１０９】
なお、第２の実施形態において、電極１１にワード線を、電極１２にビット線を接続する構成としたが、逆に、電極１１にビット線を、電極１２にワード線を接続する構成としてもよい。また、読み出し動作において、ビット線デコーダ４１に読み出し回路４５を接続する構成としたが、ワード線デコーダ４２に読み出し回路４５を接続する構成としてもよい。
【０１１０】
さらに、第２の実施形態においては、メモリセル５０の構成として、第１の実施形態に説明した可変抵抗素子だけを用いた１Ｒ型のメモリセルを想定したが、本発明はこれに限るものではなく、可変抵抗素子とダイオード等の整流素子とを直列接続した１Ｄ／１Ｒ型のメモリセル構成、或いは、可変抵抗素子と選択トランジスタ（ＭＯＳＦＥＴやバイポーラトランジスタ等）の直列回路とによって構成した１Ｔ／１Ｒ型のメモリセル構成でメモリセルアレイを構成しても良い。
【０１１１】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【０１１２】
なお、本発明の可変抵抗素子、その製造方法、および、該可変抵抗素子を記憶層として備える不揮発性記憶装置を以下のように構成してもよい。
【０１１３】
（第１の構成）
第１電極と第２電極の間に金属酸化物層を有し、前記第１及び第２電極間への電気的ストレスの印加に応じて、前記第１及び第２電極間の電気抵抗が可逆的に変化する可変抵抗素子であって、前記金属酸化物層中に、部分的に抵抗率が周囲よりも低い低抵抗領域を備えることを特徴とする可変抵抗素子。
【０１１４】
（第２の構成）
前記低抵抗領域が、前記第１電極と前記第２電極の内の少なくとも何れか一方の特定電極を構成する元素の少なくとも一つから構成されることを特徴とする第１の構成に記載の可変抵抗素子。
【０１１５】
（第３の構成）
前記低抵抗領域が前記金属酸化物層を構成する元素の少なくとも一つの元素から構成されることを特徴とする第１の構成に記載の可変抵抗素子。
【０１１６】
（第４の構成）
前記低抵抗領域が前記金属酸化物層の粒界近傍に存在すること特徴とする第２の構成または第３の構成に記載の可変抵抗素子。
【０１１７】
（第５の構成）
第１電極と第２電極の間に金属酸化物層を有し、前記第１及び第２電極間への電気的ストレスの印加に応じて、前記第１及び第２電極間の電気抵抗が可逆的に変化する可変抵抗素子の製造方法であって、前記特定電極を構成する元素を拡散させる拡散工程によって、前記金属酸化物層中に、前記低抵抗領域を形成することを特徴とする可変抵抗素子の製造方法。
【０１１８】
（第６の構成）
前記拡散工程を、熱処理によって行うことを特徴とする請求項５に記載の可変抵抗素子の製造方法。
【０１１９】
（第７の構成）
第１の構成から第４の構成までの何れか１つの構成に記載の前記可変抵抗素子を有するメモリセルと、前記可変抵抗素子の両端に電力を印加して、電気抵抗を変化させて情報の書き込み及び消去を行う情報書き換え手段と、前記可変抵抗素子の両端に読み出し電圧を印加して前記可変抵抗素子を流れる電流量から電気抵抗状態を検知して記憶された情報を読み出す情報読み出し手段と、を備えてなることを特徴とする不揮発性半導体記憶装置。
【産業上の利用可能性】
【０１２０】
本発明は、リーク電流の抑制しつつ、フォーミングに必要なフォーミング電圧を低下することが可能な可変抵抗素子、その製造方法、および、該可変抵抗素子をメモリセルとして備える不揮発性記憶装置を提供するものであり、特に、携帯型または可搬型のメモリにおいて利用することが可能である。
【符号の説明】
【０１２１】
１      可変抵抗素子
１ａ    可変抵抗素子
１ｂ    可変抵抗素子
２      可変抵抗素子
２ａ    可変抵抗素子
２ｂ    可変抵抗素子
１１    電極（第１電極）
１２    電極（第２電極）
１４    低抵抗物
２４    低抵抗物
４      不揮発性半導体記憶装置
４０    メモリセル
４１    ビット線デコーダ（データ書き込み手段、データ読み出し手段）
４２    ワード線デコーダ（データ書き込み手段、データ読み出し手段）
４５    読み出し回路（データ読み出し手段）
【図１】
2010103555.tif 000003
【図２】
2010103555.tif 000004
【図３】
2010103555.tif 000005
【図４】
2010103555.tif 000006
【図５】
2010103555.tif 000007
【図６】
2010103555.tif 000008
【図７】
2010103555.tif 000009
【図８】
2010103555.tif 000010
【図９】
2010103555.tif 000011
【図１０】
2010103555.tif 000012
【図１２】
2010103555.tif 000013
【図１３】
2010103555.tif 000014
【図１４】
2010103555.tif 000015
【図１５】
2010103555.tif 000016
【図１１】
2010103555.tif 000017