(57)【要約】【課題】デュアル入力タイプのアナログフロントエンドを採用している場合に、シングルタイプのイメージセンサも使用できる画像読取装置を提供する。【解決手段】シングルタイプのＣＣＤイメージセンサを使用する場合、ＣＣＤイメージセンサの出力をデュアルタイプＡＦＥ１のＲ、Ｇ、ＢのＯＤＤ端子のみに入力し、ＥＶＥＮ端子は接地する。そして、設定レジスタ６４の設定をセレクタ６３が分周回路６２の出力する分周出力を選択するように切り替える。これにより、シングルタイプのＣＣＤイメージセンサからのアナログ信号と接地信号のデジタル変換データが交互に画像処理用ＡＳＩＣ２に出力されるが、取込信号がデュアルタイプのＣＣＤイメージセンサの場合の２倍の周期となるので、シングルタイプのＣＣＤイメージセンサ出力のデジタル変換信号を画像処理用ＡＳＩＣ２に正常に取り込むことができる。【選択図】図３
2010161534.tif 000002
【特許請求の範囲】
【請求項１】
原稿画像を読み取ってアナログ画像信号を出力するイメージセンサと、前記イメージセンサが出力する奇数画素、偶数画素のアナログ信号が対になった信号ラインのそれぞれに入力されるとともに、奇数画素、偶数画素のデジタル信号を交互に出力するデュアルタイプのアナログフロントエンドと、前記アナログフロントエンドが出力するデジタル信号が入力される画像処理部と、前記アナログフロントエンドを駆動する駆動信号を出力する駆動信号発生部とを備えた画像読取装置であって、
前記駆動信号発生部が前記アナログフロントエンドの出力を前記画像処理部に取り込むための取込信号を切り替える切替部を備え、
前記イメージセンサが奇数画素、偶数画素を交互に出力するシングルタイプの場合、前記イメージセンサが出力するアナログ信号が前記アナログフロントエンドの対になった信号ラインの一つに入力されるとともに、前記駆動信号発生部が前記切換部を切り替え、前記アナログフロントエンドの出力を前記画像処理部に取り込む取込信号として、デュアルタイプのイメージセンサの場合の取込信号の２倍の周期の信号を発生することを特徴とする画像読取装置。
【請求項２】
請求項１に記載された画像読取装置において、
前記アナログフロントエンドが、前記イメージセンサが出力するアナログ信号をサンプル／ホールドするサンプル／ホールド回路と、前記サンプル／ホールド回路の出力を増幅する増幅器と、対になった二つの増幅器の出力を切り替える切替器と、前記切替器の出力をアナログ／デジタル変換するアナログ／デジタル変換器とを含むことを特徴とする画像読取装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像読取装置に関し、特にＣＣＤ（Charge Coupled Device）等のイメージセンサからのアナログ画像信号を増幅、アナログ／デジタル変換するアナログフロントエンドを備えた画像読取装置に関する。
【背景技術】
【０００２】
コピー機能、ファクシミリ機能、プリント機能等を有するデジタル複合機、ファクシミリ装置あるいはコピー機等の画像読取装置は、原稿用紙の画像データを読み取るために、ＣＣＤ等のイメージセンサを備えている。このようなイメージセンサでは、照明ムラ、各受光素子間の感度バラツキあるいはレンズ特性により、均一な輝度及び濃度の原稿画像を読み取ったにも拘わらず、読み取られた画像データの輝度及び濃度が不均一となることがある。
【０００３】
このため、画像読取装置は、イメージセンサより得られた画像データに対して補正処理及び輪郭強調処理等を行う画像信号処理部を備えている。
図５は一般的な画像読取装置の概要を示すブロック図である。ＣＣＤイメージセンサ（以下、ＣＣＤという）６１は原稿載置台に載置された原稿の画像を読み取って、アナログ画像信号をアナログフロントエンド（以下、ＡＦＥという）６２に入力する。ＡＦＥ６２はＣＣＤ６１からの信号に対してゲイン／オフセット処理を行う機能を備え、入力信号をサンプル／ホールド、増幅、及びアナログ／デジタル変換し、例えば、８ビットのデジタルデータ（２５６階調）に変換する。そして、ＡＦＥ６２の出力は画像処理用ＡＳＩＣ（Application Specific Integrated Circuit、特定用途用集積回路）２に入力されて補正処理等が行われる。
【０００４】
画像処理用ＡＳＩＣ２のサンプル／ホールド回路（Ｓ／Ｈ）６３は、ＡＦＥ６２からのデジタル画像データをサンプル／ホールドしてシェーディング補正回路６４に入力する。シェーディング補正回路６４はデジタル画像データに対して、光源の照度ムラ、ＣＣＤイメージセンサの各素子間の感度バラツキあるいはレンズ特性等を補正するシェーディング補正を行う。また、シェーディング補正回路６４からの画像データが入力される変倍回路６５は、画像を拡大または縮小する場合に、その拡大または縮小処理及びそれに伴う画像の歪みの補正処理を行う。エッジ強調回路６６は変倍回路６５からの画像データからエッジ量を検出し、検出したエッジ量に基づいて原画像データと合成する強調量を検出して原画像データに合成することによりエッジ強調された画像データを生成する。
【０００５】
さらに、ガンマ補正回路６７はエッジ強調回路６６からの画像データに対してＣＣＤ６１の光電変換特性における非直線性を補正するためのガンマ補正処理を行う。そして、２値化回路６８はガンマ補正回路６７からの画像データを２値化してシリアル／パラレル変換回路（以下、Ｓ／Ｐという）６９に入力し、Ｓ／Ｐ６９は２値化されたデジタルデータをパラレルデータに変換して出力する。
【０００６】
一方、ＣＣＤイメージセンサには奇数画素、偶数画素がそれぞれ別々の信号ラインで出力されるデュアルタイプと、奇数画素、偶数画素が交互に出力されるシングルタイプとがある。
図６はデュアルタイプのＣＣＤイメージセンサの一例であり、このＣＣＤイメージセンサは、受光部７１、シフトゲート７２、７３、及び、シフトレジスタ７４、７５を備えている。
【０００７】
受光部７１は光電変換を行う複数の受光素子を含み、各受光素子（画素）は受光量に応じた電荷を生成して蓄積する。そして、電荷蓄積に必要な所定の時間が経過した後に、シフトゲート７２、７３がオンになり、各受光素子の蓄積電荷がシフトレジスタ７４、７５に転送される。このとき、受光部７１の奇数画素（ＯＤＤ）の電荷がシフトレジスタ７４に転送され、偶数画素（ＥＶＥＮ）の電荷がシフトレジスタ７５に転送される。
【０００８】
そして、各シフトレジスタ７４、７５に転送された蓄積電荷（画像信号）は駆動クロックに基づいて、隣接するシフトレジスタ間を転送されて行く。これにより、シフトレジスタ７４、７５の出力端子から、奇数画素、偶数画素の蓄積電荷に対応するアナログ信号が別々の信号ラインに出力される（例えば、特許文献１参照）。
【０００９】
また、図７はシングルタイプのＣＣＤイメージセンサの一例であり、この例では、切替器７６が追加されている点を除いて、図６のＣＣＤイメージセンサと同一の構造を有している。そして、切替器７６によりシフトレジスタ７４、７５の出力が切り替えられて、奇数画素、偶数画素が交互に出力されるので、各受光素子の蓄積電荷に対応するアナログ信号がシリアルに出力される。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開平８−８４２７１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
上記のように、ＣＣＤイメージセンサにはシングルタイプのＣＣＤイメージセンサとデュアルタイプのＣＣＤイメージセンサがあるが、ＡＦＥにもシングル入力タイプのＡＦＥと、デュアル入力タイプのＡＦＥがある。そして、一般的には、ＣＣＤイメージセンサがシングルタイプの場合には、シングル入力タイプのＡＦＥを使用し、ＣＣＤイメージセンサがデュアルタイプの場合には、デュアル入力タイプのＡＦＥを使用する。しかしながら、コスト削減等のため、デュアル入力タイプのＡＦＥをデュアルタイプ、シングルタイプのＣＣＤイメージセンサに兼用して使用したい場合があるが、従来は、シングルタイプのＣＣＤイメージセンサを使用できなかった。
【００１２】
本発明は、上記の問題に鑑みてなされたもので、デュアル入力タイプのアナログフロントエンドを採用している場合に、シングルタイプのイメージセンサも使用できる画像読取装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上述の目的を達成するため、本発明の画像読取装置は、原稿画像を読み取ってアナログ画像信号を出力するイメージセンサと、前記イメージセンサが出力する奇数画素、偶数画素のアナログ信号が対になった信号ラインのそれぞれに入力されるとともに、奇数画素、偶数画素のデジタル信号を交互に出力するデュアルタイプのアナログフロントエンドと、前記アナログフロントエンドが出力するデジタル信号が入力される画像処理部と、前記アナログフロントエンドを駆動する駆動信号を出力する駆動信号発生部とを備えた画像読取装置であって、前記駆動信号発生部が前記アナログフロントエンドの出力を前記画像処理部に取り込むための取込信号を切り替える切替部を備え、前記イメージセンサが奇数画素、偶数画素を交互に出力するシングルタイプの場合、前記イメージセンサが出力するアナログ信号が前記アナログフロントエンドの対になった信号ラインの一つに入力されるとともに、前記駆動信号発生部が前記切換部を切り替え、前記アナログフロントエンドの出力を前記画像処理部に取り込む取込信号として、デュアルタイプのイメージセンサの場合の取込信号の２倍の周期の信号を発生することを特徴とする。
【００１４】
また、本発明の他の画像読取装置は、上記の画像読取装置において、前記アナログフロントエンドが、前記イメージセンサが出力するアナログ信号をサンプル／ホールドするサンプル／ホールド回路と、前記サンプル／ホールド回路の出力を増幅する増幅器と、対になった二つの増幅器の出力を切り替える切替器と、前記切替器の出力をアナログ／デジタル変換するアナログ／デジタル変換器とを含むことを特徴とする。
【発明の効果】
【００１５】
本発明の画像読取装置によれば、イメージセンサがシングルタイプの場合、アナログフロントエンドの出力を取り込む取込信号として、デュアルタイプのイメージセンサの場合の取込信号の２倍の周期の信号が発生される。これにより、デュアル入力タイプのアナログフロントエンドの対になった入力端子の一つにシングルタイプのイメージセンサの出力を入力しても、イメージセンサ出力のデジタル変換信号を画像処理部に正常に取り込むことができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の画像読取装置の画像データの処理に関係する部分を示すブロック図である。
【図２】デュアルタイプのＣＣＤイメージセンサの出力を入力させた場合の作用を示す波形図である。
【図３】シングルタイプのＣＣＤイメージセンサを使用する場合の信号入力状態を示す図である。
【図４】シングルタイプのＣＣＤイメージセンサを使用する場合の作用を示す波形図である。
【図５】一般的な画像読取装置の概要を示すブロック図である。
【図６】デュアルタイプのＣＣＤイメージセンサの一例である。
【図７】シングルタイプのＣＣＤイメージセンサの一例である。
【実施例】
【００１７】
以下、本発明の画像読取装置の実施例について、図面を用いて説明する。
図１は、本発明の画像読取装置の画像データの処理に関係する部分を示すブロック図であり、デュアルタイプＡＦＥ１と画像処理用ＡＳＩＣ２により構成されている。
なお、ＣＣＤイメージセンサ（図示せず）は、３チャネルの赤（Ｒ）用センサ、緑（Ｇ）用センサ、青（Ｂ）用センサを含んでいる。そして、デュアルタイプのＣＣＤイメージセンサを使用する場合には、図１に示すように、Ｒ、Ｇ、Ｂの奇数画素（ＯＤＤ）と偶数画素（ＥＶＥＮ）がそれぞれ対になった別々の信号ラインを介してデュアルタイプＡＦＥ１に入力される。
【００１８】
デュアルタイプＡＦＥ１は、サンプル／ホールド回路（Ｓ／Ｈ）１１〜１６、増幅器（ＡＭＰ）２１〜２６、マルチプレクサ（ＭＵＸ）３１〜３３、アナログ／デジタル変換器（Ａ／Ｄ）４１〜４３を含んでいる。このデュアルタイプＡＦＥ１は、ＣＣＤイメージセンサが出力するアナログ信号をサンプル／ホールド、増幅、及び、アナログ／デジタル変換して画像処理用ＡＳＩＣ２に入力する。画像処理用ＡＳＩＣ２は、サンプル／ホールド回路（Ｓ／Ｈ）５１〜５３、画像処理部３、駆動信号発生部４を含み、画像処理部３は、上記のようにシェーディング補正、ガンマ補正等の画像処理を実行する。
【００１９】
また、駆動信号発生部４は、クロック生成回路６１、分周回路６２、セレクタ６３、設定レジスタ６４及び遅延回路６５から構成されている。クロック生成回路６１はメインクロックを生成し、分周回路６２はクロック生成回路６１が出力するメインクロックを１／２の周期に分周する。また、セレクタ６３はクロック生成回路６１が出力するメインクロックと分周回路６２が出力する分周出力を選択して出力するものであり、設定レジスタ６４はセレクタ６３からいずれの信号を出力するかを設定するためのレジスタである。遅延回路６５は分周回路６２の出力を一定時間遅延したクロックを出力する。
【００２０】
そして、遅延回路６５の出力がサンプル／ホールド回路（Ｓ／Ｈ）１１〜１６にサンプル／ホールド信号（Sample）として供給されるとともに、マルチプレクサ（ＭＵＸ）３１〜３３に切替信号として入力される。また、分周回路６２の出力は、アナログ／デジタル変換器（Ａ／Ｄ）４１〜４３にＡ／Ｄ変換クロック（AD CLK）として供給される。一方、セレクタ６３の出力はデュアルタイプＡＦＥ１の出力を画像処理部３に取り込むための取込信号であり、サンプル／ホールド回路（Ｓ／Ｈ）５１〜５３にＡＤサンプリングクロック（AD Sampling CLK）として供給される。
【００２１】
次に、デュアルタイプＡＦＥ１にデュアルタイプのＣＣＤイメージセンサの出力を入力させた場合の作用を図２の波形図により説明する。この場合、図１に示すように、Ｒ、Ｇ、Ｂの奇数画素（ＯＤＤ）と偶数画素（ＥＶＥＮ）がそれぞれ対になった別々の信号ラインを介してデュアルタイプＡＦＥ１のサンプル／ホールド回路（Ｓ／Ｈ）１１〜１６に入力される。
なお、図２の波形図ではＲの信号ラインについてのみ説明するが、他の色についても作用は同様である。
【００２２】
ＣＣＤイメージセンサが出力するアナログ信号はデュアルタイプＡＦＥ１に加えられ、サンプルホールド回路１１、１２が、図２に示すように、サンプル／ホールド信号（Sample）の立ち下がり時にアナログ信号をサンプル／ホールドする。これにより、サンプル／ホールド回路１１、１２は、それぞれ赤（Ｒ）用センサの奇数画素（ＯＤＤ）、偶数画素（ＥＶＥＮ）のアナログ信号を一定時間ごとにサンプル／ホールド処理する。
【００２３】
一方、マルチプレクサ（ＭＵＸ）３１は、サンプル／ホールド信号（Sample）がオフのとき、増幅器２１の出力を選択して出力し、サンプル／ホールド信号（Sample）がオンのとき、増幅器２２の出力を選択して出力する。そして、アナログ／デジタル変換器（Ａ／Ｄ）４１は、Ａ／Ｄ変換クロック（AD CLK）の立ち下がり、立ち上がりの両時点でマルチプレクサ（ＭＵＸ）３１の出力をアナログ／デジタル変換する。これにより、デュアルタイプＡＦＥ１より、図２に示すように、奇数画素（ＯＤＤ）、偶数画素（ＥＶＥＮ）のデジタルデータが交互に画像処理用ＡＳＩＣ２に出力される。
【００２４】
そして、デュアルタイプのＣＣＤイメージセンサを使用する場合、設定レジスタ６４の設定は、セレクタ６３がクロック生成回路６１が出力するメインクロックを選択するように切り替えられる。これにより、セレクタ６３から、図２に示すように、クロック生成回路６１が出力するメインクロックがＡＤサンプリングクロック（AD Sampling CLK）として出力される。そして、サンプル／ホールド回路（Ｓ／Ｈ）５１は、このＡＤサンプリングクロック（AD Sampling CLK）の立ち上がり時に入力信号をサンプル／ホールドする。したがって、奇数画素（ＯＤＤ）と偶数画素（ＥＶＥＮ）のデジタルデータが交互にサンプル／ホールド回路（Ｓ／Ｈ）５１にサンプル／ホールドされて画像処理部３に取り込まれる。
【００２５】
以上のように、デュアルタイプのＣＣＤを使用する場合、サンプル／ホールド回路（Ｓ／Ｈ）１１、１２に入力された、赤（Ｒ）用センサの奇数画素（ＯＤＤ）、偶数画素（ＥＶＥＮ）が交互に画像処理用ＡＳＩＣ２に取り込まれる。同様に、サンプル／ホールド回路（Ｓ／Ｈ）１３〜１６に入力された緑（Ｇ）用センサ及び青（Ｂ）用センサの奇数画素（ＯＤＤ）、偶数画素（ＥＶＥＮ）も交互に画像処理用ＡＳＩＣ２に取り込まれる。
【００２６】
次に、シングルタイプのＣＣＤイメージセンサを使用する場合の作用を図３のブロック図及び図４の波形図により説明する。なお、図４の波形図では、上記と同様に、Ｒ入力についてのみ示すが、他のＧ入力、Ｂ入力についても同様である。
図３に示すように、シングルタイプのＣＣＤイメージセンサを使用する場合、ＣＣＤイメージセンサの出力はデュアルタイプＡＦＥ１のＲ、Ｇ、ＢのＯＤＤ端子のみに入力され、ＥＶＥＮ端子は接地される。そして、設定レジスタ６４の設定は、セレクタ６３が分周回路６２が出力する分周出力を選択するように切り替えられる。
【００２７】
図４に示すように、シングルタイプのＣＣＤイメージセンサが出力する奇数画素（ＯＤＤ）と偶数画素（ＥＶＥＮ）のアナログ信号がデュアルタイプＡＦＥ１のサンプル／ホールド回路（Ｓ／Ｈ）１１に入力される。そして、サンプルホールド回路１１、１２は、上記したように、サンプル／ホールド信号（Sample）の立ち下がり時に入力信号をサンプル／ホールドする。これにより、サンプル／ホールド回路１１、１２は、それぞれ、ＣＣＤイメージセンサからのアナログ信号及び接地信号を一定時間ごとにサンプル／ホールド処理する。
【００２８】
また、マルチプレクサ（ＭＵＸ）３１は、上記したように、サンプル／ホールド信号（Sample）がオフのとき、増幅器２１の出力を選択して出力し、サンプル／ホールド信号（Sample）がオンのとき、増幅器２２の出力を選択して出力する。そして、アナログ／デジタル変換器（Ａ／Ｄ）４１は、Ａ／Ｄ変換クロック（AD CLK）の立ち下がり、立ち上がりの両時点でマルチプレクサ（ＭＵＸ）３１の出力をアナログ／デジタル変換する。これにより、デュアルタイプＡＦＥ１より、図４に示すように、シングルタイプのＣＣＤイメージセンサからのアナログ信号と接地信号のデジタル変換データが交互に画像処理用ＡＳＩＣ２に出力される。
【００２９】
一方、シングルタイプのＣＣＤイメージセンサを使用する場合、上記のように、設定レジスタ６４の設定は、セレクタ６３が分周回路６２の出力を選択するように切り替えられる。これにより、セレクタ６３から、図４に示すように、分周回路６２の出力がＡＤサンプリングクロック（AD Sampling CLK）として出力される。そして、サンプル／ホールド回路（Ｓ／Ｈ）５１は、このＡＤサンプリングクロック（AD Sampling CLK）の立ち上がり時に入力信号をサンプル／ホールドする。したがって、図４に示すように、シングルタイプのＣＣＤイメージセンサの出力に対応するデジタル変換データのみがサンプル／ホールド回路（Ｓ／Ｈ）５１にサンプル／ホールドされて画像処理部３に取り込まれる。
【００３０】
以上のように、設定レジスタ６４の設定を切り替えるのみで、デュアルタイプＡＦＥ１を使用してシングルタイプのＣＣＤイメージセンサからのアナログ信号を画像処理用ＡＳＩＣ２に正常に取り込むことができる。
【００３１】
なお、上記の実施例では、ＣＣＤイメージセンサが３チャンネルのＲ、Ｇ、Ｂセンサを含んでいる場合を例として説明したが、白黒の１チャンネルのＣＣＤイメージセンサを備えた画像処理装置にも本発明を適用できる。
【符号の説明】
【００３２】
１  デュアルタイプＡＦＥ
１１〜１６  サンプル／ホールド回路（Ｓ／Ｈ）
２１〜２６  増幅器（ＡＭＰ）
３１〜３３  マルチプレクサ（ＭＵＸ）
４１〜４３  アナログ／デジタル変換器（Ａ／Ｄ）
２  画像処理用ＡＳＩＣ
５１〜５３  サンプル／ホールド回路（Ｓ／Ｈ）
３画像処理部
４  駆動信号発生部
６１  クロック生成回路
６２  分周回路
６３  セレクタ
６４  設定レジスタ
６５  遅延回路
【図１】
2010161534.tif 000003
【図２】
2010161534.tif 000004
【図３】
2010161534.tif 000005
【図４】
2010161534.tif 000006
【図５】
2010161534.tif 000007
【図６】
2010161534.tif 000008
【図７】
2010161534.tif 000009