(57)【要約】【課題】Ｅｔｈｅｒｎｅｔの中継装置において、バッファ量を少なく抑えつつクロック周波数同期を図ること。【解決手段】中継装置２の上流にある送信側装置３から到着するパケットの間隔長を検出する到着パケット間間隔長検出ステップと、中継装置２の下流にある受信側装置４へ送出するパケットの間隔長を検出する送出パケット間間隔長検出ステップと、到着パケット間間隔長検出ステップの処理により検出されたパケット間隔長と送出パケット間間隔長検出ステップの処理により検出されたパケット間の間隔長との差分に応じて中継装置２の基準クロック周波数を調整するクロック調整ステップと、を有する。【選択図】図１
2010187164.tif 000002
【特許請求の範囲】
【請求項１】
伝送されるパケットを中継する中継装置の基準クロック周波数調整方法において、
上記中継装置の上流にある送信側装置から到着するパケット間の間隔長を検出する到着パケット間間隔長検出ステップと、
上記中継装置の下流にある受信側装置へ送出するパケット間の間隔長を検出する送出パケット間間隔長検出ステップと、
上記到着パケット間間隔長検出ステップの処理により検出された上記パケット間の間隔長と上記送出パケット間間隔長検出ステップの処理により検出された上記パケット間の間隔長との差分に応じて上記中継装置の基準クロック周波数を調整するクロック調整ステップと、
を有する、
ことを特徴とする基準クロック周波数調整方法。
【請求項２】
請求項１記載の基準クロック周波数調整方法において、
前記中継装置に到着したパケットのシリアルデータを前記中継装置内で処理する際の並列数をＬ本とし、
前記中継装置が他装置との基準クロック周波数の偏差を吸収するためにパケット間の間隔長を調整した隣接する２時点の時間間隔をＴ秒とし、
このＴ秒間に伸長された前記間隔長の合計をＮビットとしたときに、
前記クロック調整ステップの処理は、上記２時点のうちの最新時刻においてパケット間の間隔長を調整したことを契機とし、前記基準クロック周波数に対し（−Ｎ／ＬＴ）を加算するステップを実行する、
ことを特徴とする基準クロック周波数調整方法。
【請求項３】
伝送されるパケットを中継する中継装置の基準クロック周波数調整方法において、
上記中継装置の上流にある送信側装置から到着するパケット間の間隔長を検出する到着パケット間間隔長検出ステップと、
上記中継装置の下流にある受信側装置へ送出する上記パケット間の間隔長を検出する送出パケット間間隔長検出ステップと、
所定時間内において上記中継装置が他装置との基準クロック周波数の偏差を吸収するためにパケット間の間隔長を調整した回数を計数するステップと、
この計数するステップの計数結果に応じて上記中継装置の基準クロック周波数を調整するクロック調整ステップと、
を有する、
ことを特徴とする基準クロック周波数調整方法。
【請求項４】
請求項３記載の基準クロック周波数調整方法において、
前記中継装置に到着したパケットのシリアルデータを前記中継装置内で処理する際の並列数をＬ本とし、
前記間隔長の最小伸長単位または最小短縮単位をＮｒビットとし、
パケット間の間隔長を調整した隣接する２時点の時間間隔をＴ秒とし、
このＴ秒間に前記間隔長を伸長した回数をＭａ回とし、
このＴ秒間に前記間隔長を短縮した回数をＭｄ回としたときに、
前記クロック調整ステップの処理は、上記２時点のうちの最新時刻におけるパケット間の間隔長を調整したことを契機とし、前記基準クロック周波数に対しＮｒ×（Ｍｄ−Ｍａ）／ＬＴを加算するステップを実行する、
ことを特徴とする基準クロック周波数調整方法。
【請求項５】
請求項１から４のいずれか１項記載の基準クロック周波数調整方法において、
前記中継装置内の受信側物理層チップの送信側から前記中継装置内の送信側物理層チップの送信側までのチップの駆動クロック周波数の供給源を同一に設定するステップを有する、
ことを特徴とする基準クロック周波数調整方法。
【請求項６】
伝送されるパケットを中継する中継装置において、
上流にある送信側装置から到着するパケット間の間隔長を検出する到着パケット間間隔長検出手段と、
下流にある受信側装置へ送出するパケット間の間隔長を検出する送出パケット間間隔長検出手段と、
上記到着パケット間間隔長検出手段により検出された上記パケット間の間隔長と上記送出パケット間間隔長検出手段により検出された上記パケット間の間隔長との差分に応じて基準クロック周波数を調整するクロック調整手段と、
を備える、
ことを特徴とする中継装置。
【請求項７】
請求項６記載の中継装置において、
到着したパケットのシリアルデータを処理する際の並列数をＬ本とし、
他装置との基準クロック周波数の偏差を吸収するためにパケット間の間隔長を調整した隣接する２時点の時間間隔をＴ秒とし、
このＴ秒間に伸長された前記間隔長の合計をＮビットとしたときに、
前記クロック調整手段は、上記２時点のうちの最新時刻においてパケット間の間隔長を調整したことを契機とし、前記基準クロック周波数に対し（−Ｎ／ＬＴ）を加算する、
ことを特徴とする中継装置。
【請求項８】
伝送されるパケットを中継する中継装置において、
上流にある送信側装置から到着するパケット間の間隔長を検出する到着パケット間間隔長検出手段と、
下流にある受信側装置へ送出する上記パケット間の間隔長を検出する送出パケット間間隔長検出手段と、
所定時間内において他装置との基準クロック周波数の偏差を吸収するためにパケット間の間隔長を調整した回数を計数する手段と、
この計数する手段の計数結果に応じて基準クロック周波数を調整するクロック調整手段と、
を備える、
ことを特徴とする中継装置。
【請求項９】
請求項８記載の中継装置において、
前記中継装置に到着したパケットのシリアルデータを前記中継装置内で処理する際の並列数をＬ本とし、
前記間隔長の最小伸長単位または最小短縮単位をＮｒビットとし、
パケット間の間隔長を調整した隣接する２時点の時間間隔をＴ秒とし、
このＴ秒間に前記間隔長を伸長した回数をＭａ回とし、
このＴ秒間に前記間隔長を短縮した回数をＭｄ回としたときに、
前記クロック調整手段は、上記２時点のうちの最新時刻においてパケット間の間隔長を調整したことを契機とし、前記基準クロック周波数に対しＮｒ×（Ｍｄ−Ｍａ）／ＬＴを加算する、
ことを特徴とする中継装置。
【請求項１０】
請求項６から９のいずれか１項記載の中継装置において、
受信側物理層チップの送信側から送信側物理層チップの送信側までのチップの駆動クロック周波数の供給源を同一に設定する、
ことを特徴とする中継装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基準クロック周波数調整方法および中継装置に関する。
【背景技術】
【０００２】
現在、Ｅｔｈｅｒｎｅｔ（登録商標）技術は広く利用されている。このＥｔｈｅｒｎｅｔ技術は、通信だけでなく映像配信サービスにも活用されている。さらに、このＥｔｈｅｒｎｅｔ技術を利用して既存のテレビ放送のようなリアルタイム性のある映像の長時間配信サービスの実現も期待されている。
【０００３】
このようなＥｔｈｅｒｎｅｔに代表されるパケット交換技術では、生来パケットはバースト的に伝送される。しかしながら、映像配信サービスの実現に向けては受信側におけるパケットのバースト性に起因する到着ジッタを低減する必要がある。その理由は、小さなバースト性であれば、バッファメモリを小さくでき、その結果、リアルタイム性を実現できる可能性が大きくなるためである。
【０００４】
すなわち、受信装置が大量のバッファメモリを具備した場合では、バースト耐力は向上するが、その一方で、バッファによるパケット伝送遅延が増加するためにリアルタイム性が失われる。
【０００５】
したがって、リアルタイム性を追求した映像配信サービスを実現するためには、映像情報を含むパケットを、ジッタの小さな固定パケットレートのようにエンドユーザ宅まで伝送することが望ましい。それにより、バッファ量を低減でき、ネットワークの遅延時間も減るということに繋がる。
【０００６】
一方で、Ｅｔｈｅｒｎｅｔ技術は通常同期していない装置間で利用されている。このため、装置間の基準クロック周波数偏差は、パケット間の間隔長を調整することにより吸収される。なお、基準クロック周波数偏差は、結果的には伝送クロック周波数偏差となる。
【０００７】
例えば、１０ギガビットＥｔｈｅｒｎｅｔ（１０ＧｂＥ）においては、ＩＥＥＥ８０２．３−２００５規格上で定められる伝送レート範囲を満たしていれば、各装置間の基準クロック周波数に差があっても、パケット間の間隔長を４バイト単位で調整することで、パケット廃棄を伴わずに運用できるよう規定されている。言い換えれば、非同期ネットワークでＥｔｈｅｒｎｅｔ技術を利用する限り、パケット間の間隔長の調整は必ず発生する。すなわち、このパケット間の間隔長の調整によるパケット到着ジッタの発生は必然であり、そのためにリアルタイム性の実現が困難となる。なお、上述の伝送レート範囲とは、１０．３１２５Ｇｂｐｓ(Giga  bit per second)±１００ｐｐｍ(parts per million)である。
【０００８】
しかしながら、Ｅｔｈｅｒｎｅｔ技術を用いる場合においても、各中継装置の基準クロック周波数または伝送クロック周波数（以降、両者を併せてクロック周波数と呼ぶ）を同期させ、パケット間の間隔長の調整が発生しないようにし、パケットの到着ジッタを低減させたいという要求が高まっている。これは低廉なＥｔｈｅｒｎｅｔ技術により通信インフラを構築するトレンドを背景に、リアルタイム性の要求の高い映像配信サービスにおいてもＥｔｈｅｒｎｅｔ技術を使おうとする動きがあるためである。
【０００９】
クロック周波数同期方法として、既存の電話網においては、クロック線を全国に配備してクロック信号を伝送し、それを各伝送装置が引き込むことによりクロック周波数同期を図る従属同期方式が採用されている。しかしながら、そもそも非同期ネットワークを前提としたＥｔｈｅｒｎｅｔのようなパケット交換ネットワークは既に広範に普及している。よって、クロック線を新たに用意することは困難である。
【００１０】
このような非同期ネットワークにおいて、各装置間のクロック周波数偏差を調整する方法として、装置内に具備されたバッファメモリを利用することにより装置間のクロック周波数偏差を調整する方法が提案されている（例えば、非特許文献２参照）。
【００１１】
具体的には、ある中継装置および受信装置が、自身のバッファメモリに蓄積されたデータ量を常時監視する。そして、当該データ量がある一定量を上回った場合またはある一定量以上の場合には、自身のクロック周波数が送信側装置と比較して相対的に遅いと判断し、自身のクロック周波数を上げる。反対に、当該データ量がある一定量以下の場合またはある一定量を下回った場合には、自身のクロック周波数が送信側装置と比較して相対的に速いと判断し、自身のクロック周波数を下げる。
【先行技術文献】
【非特許文献】
【００１２】
【非特許文献１】ＩＥＥＥ  Ｓｔｄ８０２．３−２００５
【００１３】
【非特許文献２】Ｒ．Ｐ．Ｓｉｎｇｈ  ａｎｄ  Ｓ．Ｈ．ＬＥＥ，“ＡＤＡＰＴＩＶＥ  ＣＬＯＣＫ  ＳＹＮＣＨＲＯＮＩＺＡＴＩＯＮ  ＳＣＨＥＭＥＳ  ＦＯＲ  ＲＥＡＬ−ＴＩＭＥ  ＴＲＡＦＦＩＣ  ＩＮ  ＢＲＯＡＤＢＡＮＤ  ＰＡＣＫＥＴ  ＮＥＴＷＯＲＫＳ，”ＩＥＥＥ，１９８８．
【発明の概要】
【発明が解決しようとする課題】
【００１４】
Ｅｔｈｅｒｎｅｔ技術を利用してリアルタイム性を追求した低遅延および低ジッタの映像配信ネットワークを構築するためには、各中継装置間のクロック周波数同期が欠かせないことは上述したとおりである。
【００１５】
例えば、非特許文献２に記載されているクロック周波数調整方法は比較的簡便な技術的機構で実現できる。しかしながら、非特許文献２に記載されているクロック周波数調整方法は、原理的に各装置内のバッファメモリにパケットをある一定時間蓄積することになる。このため、パケット到着のバースト性低減とは関係の無い遅延時間が発生するという問題がある。
【００１６】
すなわち、非特許文献２に記載されているクロック周波数調整方法は、各装置内でパケット到着のバースト性低減とは無関係であるクロック周波数同期用のパケット蓄積が新たに必要である。これにより、Ｅｔｈｅｒｎｅｔのようなパケット交換ネットワークを利用したリアルタイムな映像配信を目指しているにも関わらず、リアルタイム性の実現が困難になるといった課題がある。
【００１７】
したがって、Ｅｔｈｅｒｎｅｔ技術を利用してリアルタイム性を追求した低遅延および低ジッタの映像配信ネットワークを構築するためには、各中継装置間でクロック周波数同期を図ることが可能で、かつ各中継装置でのバッファ量を少なく抑える新たな方法が必要である。
【００１８】
本発明は、このような背景の下に行われたものであって、バッファ量を少なく抑えつつクロック周波数同期を図ることができる基準クロック周波数調整方法および中継装置を提供することを目的とする。
【課題を解決するための手段】
【００１９】
本発明の第一の観点は、基準クロック周波数調整方法である。すなわち、本発明の基準クロック周波数調整方法は、伝送されるパケットを中継する中継装置の基準クロック周波数調整方法において、中継装置の上流にある送信側装置から到着するパケット間の間隔長を検出する到着パケット間間隔長検出ステップと、中継装置の下流にある受信側装置へ送出するパケット間の間隔長を検出する送出パケット間間隔長検出ステップと、到着パケット間間隔長検出ステップの処理により検出されたパケット間の間隔長と送出パケット間間隔長検出ステップの処理により検出されたパケット間の間隔長との差分に応じて中継装置の基準クロック周波数を調整するクロック調整ステップと、を有するものである。
【００２０】
このときに、中継装置に到着したパケットのシリアルデータを中継装置内で処理する際の並列数をＬ本とし、中継装置が他装置との基準クロック周波数の偏差を吸収するためにパケット間の間隔長を調整した隣接する２時点の時間間隔をＴ秒とし、このＴ秒間に伸長されたパケット間の間隔長の合計をＮビットとしたときに、クロック調整ステップの処理は、２時点のうちの最新時刻においてパケット間の間隔長を調整したことを契機とし、基準クロック周波数に対し（−Ｎ／ＬＴ）を加算するステップを実行することができる。
【００２１】
あるいは、本発明の基準クロック周波数調整方法は、伝送されるパケットを中継する中継装置の基準クロック周波数調整方法において、中継装置の上流にある送信側装置から到着するパケット間の間隔長を検出する到着パケット間間隔長検出ステップと、中継装置の下流にある受信側装置へ送出するパケット間の間隔長を検出する送出パケット間間隔長検出ステップと、所定時間内において中継装置が他装置との基準クロック周波数の偏差を吸収するためにパケット間の間隔長を調整した回数を計数するステップと、この計数するステップの計数結果に応じて中継装置の基準クロック周波数を調整するクロック調整ステップと、を有するものである。
【００２２】
このときに、中継装置に到着したパケットのシリアルデータを中継装置内で処理する際の並列数をＬ本とし、パケット間の間隔長の最小伸長単位または最小短縮単位をＮｒビットとし、パケット間の間隔長を調整した隣接する２時点の時間間隔をＴ秒とし、このＴ秒間にパケット間の間隔長を伸長した回数をＭａ回とし、このＴ秒間にパケット間の間隔長を短縮した回数をＭｄ回としたときに、クロック調整ステップの処理は、２時点のうちの最新時刻におけるパケット間の間隔長を調整したことを契機とし、基準クロック周波数に対しＮｒ×（Ｍｄ−Ｍａ）／ＬＴを加算するステップを実行することができる。
【００２３】
また、中継装置内の受信側物理層チップの送信側から中継装置内の送信側物理層チップの送信側までのチップの駆動クロック周波数の供給源を同一に設定するステップを有することができる。
【００２４】
本発明の第二の観点は、中継装置である。すなわち、本発明の中継装置は、伝送されるパケットを中継する中継装置において、上流にある送信側装置から到着するパケット間の間隔長を検出する到着パケット間間隔長検出手段と、下流にある受信側装置へ送出するパケット間の間隔長を検出する送出パケット間間隔長検出手段と、到着パケット間間隔長検出手段により検出されたパケット間の間隔長と送出パケット間間隔長検出手段により検出されたパケット間の間隔長との差分に応じて基準クロック周波数を調整するクロック調整手段と、を備えるものである。
【００２５】
このときに、到着したパケットのシリアルデータを処理する際の並列数をＬ本とし、他装置との基準クロック周波数の偏差を吸収するためにパケット間の間隔長を調整した隣接する２時点の時間間隔をＴ秒とし、このＴ秒間に伸長されたパケット間の間隔長の合計をＮビットとしたときに、クロック調整手段は、２時点のうちの最新時刻においてパケット間の間隔長を調整したことを契機とし、基準クロック周波数に対し（−Ｎ／ＬＴ）を加算することができる。
【００２６】
あるいは、本発明の中継装置は、伝送されるパケットを中継する中継装置において、上流にある送信側装置から到着するパケット間の間隔長を検出する到着パケット間間隔長検出手段と、下流にある受信側装置へ送出するパケット間の間隔長を検出する送出パケット間間隔長検出手段と、所定時間内において他装置との基準クロック周波数の偏差を吸収するためにパケット間の間隔長を調整した回数を計数する手段と、この計数する手段の計数結果に応じて基準クロック周波数を調整するクロック調整手段と、を備えるものである。
【００２７】
このときに、中継装置に到着したパケットのシリアルデータを中継装置内で処理する際の並列数をＬ本とし、パケット間の間隔長の最小伸長単位または最小短縮単位をＮｒビットとし、パケット間の間隔長を調整した隣接する２時点の時間間隔をＴ秒とし、このＴ秒間にパケット間の間隔長を伸長した回数をＭａ回とし、このＴ秒間にパケット間の間隔長を短縮した回数をＭｄ回としたときに、クロック調整手段は、２時点のうちの最新時刻においてパケット間の間隔長を調整したことを契機とし、基準クロック周波数に対しＮｒ×（Ｍｄ−Ｍａ）／ＬＴを加算することができる。
【００２８】
また、受信側物理層チップの送信側から送信側物理層チップの送信側までのチップの駆動クロック周波数の供給源を同一に設定することができる。
【発明の効果】
【００２９】
本発明によれば、バッファ量を少なく抑えつつクロック周波数同期を図ることができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の第一の実施の形態に係るパケット伝送システムの構成を示す図である。
【図２】図１の中継装置のインタフェースおよび階層の構成を示す図である。
【図３】図２の中継装置の機能ブロック構成を示す図である。
【図４】図３の中継装置の機能ブロックにおけるパケット間間隔長比較部でのパケット間の間隔長情報の取得例を表す図である。
【図５】図３の中継装置の機能ブロックにおけるパケット間間隔長比較部の動作手順を示すフローチャートである。
【図６】本発明の第二の実施の形態に係る中継装置の機能ブロック構成を示す図である。
【図７】図６の中継装置の機能ブロックにおけるパケット間間隔長調整回数カウント部の動作手順を示すフローチャートである。
【発明を実施するための形態】
【００３１】
（本発明の第一の実施の形態に係るパケット伝送システム１の構成について）
本発明の第一の実施の形態に係るパケット伝送システム１の構成について図１を参照して説明する。パケット伝送システム１は、中継装置２、送信側装置３、受信側装置４を備える。中継装置２には、クロック乗せ替え用バッファ５を備える。送信側装置３の位置は中継装置２からみて上流の位置に当たる。また、中継装置２は、パケットを受信側装置４へと転送する。受信側装置４の位置は中継装置２からみて下流の位置に当たる。
【００３２】
ここで、送信側装置３の物理層の伝送速度は１０Ｇｂｐｓ（簡単のために１０．３１２５Ｇｂｐｓの代わりに１０Ｇｂｐｓとする。以下各実施の形態において同じ）＋αｐｐｍとし、固定長パケットはＥｔｈｅｒｎｅｔフレーム（以降、パケットと呼ぶ）とし、固定長パケットサイズは１５００バイトとし、固定長パケットのパケット間の間隔長は５００バイトで固定とする。なお、パケットサイズは、プリアンブルを除く宛先アドレスからＦＣＳ(Frame Check Sequence)までとする。また、パケット間の間隔はＩＦＧ(Inter
Frame Gap)として図示する。また、中継装置２の送信側物理層の伝送速度は１０Ｇｂｐｓ＋βｐｐｍとする。なお、αおよびβの絶対値はそれぞれ１００ｐｐｍ以下とする。また、パケット間の間隔長は、２パケットのうちの前者側パケットの後端と後者側パケットの先端との間の長さとする。
【００３３】
（中継装置２のインタフェースおよび階層の構成について）
中継装置２のインタフェースおよび階層の構成を図２に示す。中継装置２は、ＭＥＤＩＵＭ（物理媒体）１０、１１、ＭＤＩ（物理依存インタフェース:Medium Dependent Interface）１２、１３、ＰＭＤ（物理媒体依存部：Physical Medium Dependent）１４、１５、ＰＭＡ（物理媒体接続部：Physical
Medium Attachment）１６、１７、ＸＳＢＩ（１０ギガビットの１６ビットインタフェース:10Gigabit
Sixteen Blot Interface）１８、１９、ＰＣＳ（物理符号化副層：Physical
Coding Sub layer）２０、２１、ＸＧＭＩＩ（１０ギガビット媒体非依存インタフェース:10Giga
bit Medium Independent Interface）２２、２３、２４、２５、ＸＧＸＳ（ＸＧＭＩＩ拡張副層:XGMII extender Sub layer）２６、２７、２８、２９、ＸＡＵＩ（１０ギガビットトランシーバ接続インタフェース:10Giga bit Attachment Unit Interface）３０、３１、ＲＳ（リコンシリエーション副層:Reconciliation Sub layer）３２、ＭＡＣ（媒体アクセス制御:Media
Access Control）３３を備える。
【００３４】
また、図２の中継装置２の左側は受信側であり、右側は送信側である。図１におけるクロック乗せ替え用バッファ５は、例えば、ＸＧＸＳ２８内にあるものとする。
【００３５】
（中継装置２のインタフェースおよび階層の動作について）
次に、中継装置２の動作について説明する。図１では、中継装置２からみてパケットの送信側に当たる送信側装置３から一定のパケットレートで固定長パケットが伝送されている。このとき、伝送速度は、１０Ｇｂｐｓであるとする。
【００３６】
中継装置２の受信側では、ＮＲＺ(Non Return to Zero)ディジタルベースバンド信号の信号遷移を検出する。そして、装置内部の基準クロック周波数の位相調整をすることでクロックを再生する。すなわち、１０Ｇｂｐｓ＋αｐｐｍの速度にて、中継装置２内のクロック乗せ替え用バッファ５にデータが書き込まれる。一方で、１０Ｇｂｐｓ＋βｐｐｍの速度にて、中継装置２内のクロック乗せ替え用バッファ５からデータが読み出される。
【００３７】
したがって、αとβの差異により、パケット間間隔長調整を施すなどしない限り、最終的にはクロック乗せ替え用バッファ５内のデータ量がバッファ溢れとなったり（α＞βの場合）、バッファ枯渇となったり（α＜βの場合）する。
【００３８】
中継装置２において、ＭＥＤＩＵＭ１０からクロック乗せ替え用バッファ５を有するＸＧＸＳ２８の受信側まではクロック再生（ＣＤＲ：Clock Data Recovery）による「受信クロック周波数」を基本として駆動するものとする。以降、ＸＧＸＳ２８の送信側からＭＥＤＩＵＭ１１に至るまでは「装置クロック周波数」で駆動するものとする。
【００３９】
ＩＥＥＥ８０２．３−２００５規格によると、ＰＣＳ２０においてパケットの先頭の１バイト目はＸＧＭＩＩ２２の４つのレーン♯０、レーン♯１、レーン♯２、レーン♯３のうち、レーン♯０に必ず配置される必要がある。このため「パケット長＋パケット間の間隔長」が４バイトの倍数でない場合は、この時点でパケット間の間隔長が変更されてしまう。本実施の形態においては「パケット長＋パケット間の間隔長」は２０００バイトであり、４バイトの倍数である。このためＰＣＳ２０におけるパケット間の間隔長の変化は発生しない。
【００４０】
また、ＩＥＥＥ８０２．３−２００５規格によると、ＸＧＸＳ２８においてクロックを乗せ替えるために、クロック乗せ替え用バッファ５に蓄積されているデータ量がある閾値を超える場合には、パケット間の間隔長をＸＡＵＩ３０の１列単位でそれぞれ増減させると記述されている。なお、「閾値を超える」とは、蓄積量が増える方向または蓄積量が減る方向の双方を含む。また、「１列単位」とは、４バイト（８Ｂ／１０Ｂにおける８Ｂ換算時）である。
【００４１】
したがって、図１において、送信側装置３と中継装置２との間でクロック周波数に差異がある場合、中継装置２から出力されるパケットのパケット間の間隔長は４バイトを最小分解能として増減が行われる。
【００４２】
例えば、α＜βの場合は、送信側装置３の送出伝送速度の方が、中継装置２の当初の送出伝送速度よりも遅い。このため中継装置２から送出されるパケット間の間隔長は、ある時間間隔毎に一定量伸びることになる。一方、α＞βの場合は、送信側装置３の送出伝送速度の方が、中継装置２の当初の送出伝送速度よりも速い。このため、中継装置２から送出されるパケット間の間隔長は、ある時間間隔毎に一定量縮むことになる。
【００４３】
一方、中継装置２から送出されるパケット間の間隔長が、送信側装置３から送出されるパケット間の間隔長と常に等しく、かつ中継装置２にてパケットロスが発生しない場合は、中継装置２と送信側装置３とのクロック周波数は等しいということである。
【００４４】
したがって、ＸＧＸＳ２８より前段でパケット間の間隔長調整前のパケット間の間隔長情報を取得し、ＸＧＸＳ２８より後段でもパケット間の間隔長調整後のパケット間の間隔長情報を取得し、それらの差を比較するための比較部を別途設ける。そして、この比較部により算出された情報により中継装置２自身の基準クロック周波数を調整する。
【００４５】
以下では、このような発想に基づく中継装置２の機能ブロックについてその構成および動作を説明する。
【００４６】
（中継装置２の機能ブロックの構成について）
中継装置２の機能ブロックの構成について図３を参照して説明する。図３は、図２の中継装置２の機能ブロック構成を示す図である。また、図３における太い実線の矢印はデータの流れを示す。また、図３における細い実線の矢印は制御信号の流れを示す。また、図３における破線の矢印はクロック信号の流れを示す。
【００４７】
中継装置２の機能ブロックの構成として、受信側処理部４０、データ処理部４１、送信側処理部４２、パケット間間隔長比較部４３、基準クロック周波数調整部４４、基準クロック周波数発生部４５を備える。受信側処理部４０は、送信側装置３（上流側）からのパケットを受信する。データ処理部４１は、受信側処理部４０の出力を入力とし、データ処理を行い送信側処理部４２に出力する。送信側処理部４２は、受信側装置４（下流側）にパケットを送出する。
【００４８】
受信側処理部４０は、シリアル／パラレル変換部５０、送信側クロック動作部５１、クロック乗せ替え処理部５２、受信側装置内クロック動作部５３を備える。また、送信側処理部４２は、受信側装置内クロック動作部５４、パラレル／シリアル変換部５５を備える。
【００４９】
すなわち、パケット間間隔長比較部４３は、送信側装置３から到着するパケット間の間隔長を検出する到着パケット間間隔検出手段と、受信側装置４へ送出するパケット間の間隔長を検出する送出パケット間間隔検出手段とを備える。さらに、パケット間間隔長比較部４３は、到着パケット間間隔検出手段により検出されたパケット間の間隔長と送出パケット間間隔検出手段により検出されたパケット間の間隔長との差分を検出する。
【００５０】
また、基準クロック周波数調整部４４は、パケット間間隔長比較部４３が検出した到着パケット間の間隔長と送出パケット間の間隔長との差分に応じて中継装置２の基準クロック周波数発生部４５で発生する基準クロック周波数を調整するクロック調整手段を備える。
【００５１】
なお、ここで「検出」というのは、パケット間間隔長比較部４３が実際にパケット間の間隔長を測定する行為、または、予め送信側装置３から送出されるパケット間の間隔長が決められている場合はその値を利用する行為、または、パケット間の間隔長が中継装置２とは異なる別装置または別の機能ブロックにより予め測定され、その値が直接中継装置２に通知され、それを中継装置２が認識する行為、または、別装置または別の機能ブロックにより測定された値が、パケット内のいずれかのフィールドに記述されている場合にその値を読み出す行為のいずれかを表す。
【００５２】
また、基準クロック周波数調整部４４は、入力したパケットのシリアルデータを中継装置２内で処理する際の並列数をＬ本とし、クロック乗せ替え処理部５２が送出パケット間の間隔長の調整を実行した隣接する２時点の時間間隔をＴ秒とし、このＴ秒間にクロック乗せ替え処理部５２による送出パケット間の間隔長の調整の実行により伸長が行われたパケット間の間隔長をＮビットとしたときに、基準クロック周波数調整部４４は、２時点のうちの最新の時刻においてクロック乗せ替え処理部５２による送出パケット間の間隔長の調整が行われたことを契機とし、基準クロック周波数に対し（−Ｎ／ＬＴ）を加算する。
【００５３】
なお、時間間隔Ｔ秒は、実際には中継装置２内の基準クロック周波数に基づいたクロックカウント数で算出される。また、中継装置２内のＰＬＬ(Phase Locked Loop)などにより、基準クロック周波数を調整する分の値をＮ／ＬＴと設定できない場合には、設定可能なＮ／ＬＴに最も近い値に設定することが好ましい。
【００５４】
ここで、基準クロック周波数調整部４４の動作をさらに分り易く説明すると、中継装置２に到着したパケット間の間隔長よりも、中継装置２から送出したパケット間の間隔長の方が大きい場合には、基準クロック周波数調整部４４が基準クロック周波数発生部４５の基準クロック周波数を下げる。すなわち、送信側装置３の基準クロック周波数よりも中継装置２の基準クロック周波数の方が高い場合を想定する。この場合には、中継装置２では、送信側装置３から受信したデータを送信側装置３の伝送レートよりも速い伝送レートで受信側装置４に送信していることになる。
【００５５】
よって、送信側装置３から中継装置２に到達するデータ量よりも、中継装置２から送出するデータ量の方が単位時間的には多いため、このままでは中継装置２から送出するデータが枯渇することになる。これを防ぐために、クロック乗せ替え処理部５２は、このような状況を察知すると、パケット間に所定のバイト列を追加することにより、送出パケット間の間隔長を伸長しようとする。これは従来からのＥｔｈｅｒｎｅｔ技術である。これにより、Ｅｔｈｅｒｎｅｔでは非同期網にもかかわらずデータのやりとりが実現できている。なお、この所定のバイト列はパケット間間隔に等しいものであり、データとしての意味を持たないものである。
【００５６】
このようなときには、基準クロック周波数調整部４４は、送信側装置３よりも自身の中継装置２の基準クロック周波数発生部４５の基準クロック周波数が高いと判断して自身の中継装置２の基準クロック周波数発生部４５の基準クロック周波数を下げる。
【００５７】
また、この反対に、中継装置２に到着したパケット間の間隔長よりも、中継装置２から送出したパケット間の間隔長の方が小さい場合には、基準クロック周波数調整部４４が基準クロック周波数発生部４５の基準クロック周波数を上げる。すなわち、送信側装置３の基準クロック周波数よりも中継装置２の基準クロック周波数の方が低い場合を想定する。この場合には、中継装置２では、送信側装置３から受信したデータを送信側装置３の伝送レートよりも遅い伝送レートで受信側装置４に送信することになる。
【００５８】
よって、送信側装置３から中継装置２に到達するデータ量よりも、中継装置２から送出するデータ量の方が単位時間的には少ないため、このままでは中継装置２から送出するデータが溢れることになる。これを防ぐために、クロック乗せ替え処理部５２は、このような状況を察知すると、パケット間の所定のバイト列を削除することにより、送出パケット間の間隔長を短縮しようとする。これは従来からのＥｔｈｅｒｎｅｔ技術である。
【００５９】
このようなときには、基準クロック周波数調整部４４は、送信側装置３よりも自身の中継装置２の基準クロック周波数発生部４５の基準クロック周波数が低いと判断して自身の中継装置２の基準クロック周波数発生部４５の基準クロック周波数を上げる。
【００６０】
なお、通常、クロック乗せ替え処理部５２自身は、中継装置２の制御部（不図示）に対し、所定のバイト列の追加または削除の状況を報告しない。なぜなら、これまで、Ｅｔｈｅｒｎｅｔ技術は通常同期していない装置間で利用されるものであり、クロック乗せ替え処理部５２が自律的に行うこのようなパケット間の間隔長調整のための処理について、中継装置２が関与する必要性が無かったからである。
【００６１】
また、クロック乗せ替え処理部５２は、一般的に汎用のＭＡＣチップとして市販されているものを用いて実現される。このような汎用のＭＡＣチップに対し、所定のバイト列の追加または削除を行ったか否かを中継装置２の制御部に報告するような機能を付け加えることは困難である。したがって、中継装置２では、クロック乗せ替え処理部５２の処理内容を直接監視するのではなく、パケット間間隔長比較部４３において、クロック乗せ替え処理部５２が所定のバイト列の追加または削除を行ったか否かを検出する。これにより、クロック乗せ替え処理部５２が所定のバイト列の追加または削除を行ったか否かを中継装置２の制御部は間接的に監視することができる。
【００６２】
ここで、図２に示す中継装置２のインタフェースおよび階層の構成と図３に示す中継装置２の機能ブロック構成との対応関係について説明する。図３の受信側処理部４０は、図２のＭＥＤＩＵＭ１０からＸＧＭＩＩ２４までに対応する。図３のデータ処理部４１は、図２のＲＳ３２およびＭＡＣ３３に対応する。図３の送信側処理部４２は、図２のＸＧＭＩＩ２５からＭＥＤＩＵＭ１１までに対応する。
【００６３】
さらに、詳細に説明すると、図３のシリアル／パラレル変換部５０は、図２のＰＭＡ１６に対応する。図３の送信側クロック動作部５１は、図２のＭＥＤＩＵＭ１０からＸＧＸＳ２８の受信側までに対応する。図３のクロック乗せ替え処理部５２は、図２のＸＧＸＳ２８およびＸＧＸＳ２８内のクロック乗せ替え用バッファ５に対応する。図３の受信側装置内クロック動作部５３は、図２のＸＧＸＳ２８の送信側およびＸＧＭＩＩ２４に対応する。図３の受信側装置内クロック動作部５４は、図２のＸＧＭＩＩ２５からＭＥＤＩＵＭ１１までに対応する。図３のパラレル／シリアル変換部５５は、図２のＰＭＡ１７に対応する。
【００６４】
（中継装置２の機能ブロックの動作について）
次に、中継装置２の機能ブロックの動作について説明する。中継装置２の基準クロック周波数をＣＨｚ、中継装置２に対する送信側装置３の基準クロック周波数をＣ’Ｈｚとし、クロック乗せ替え処理部５２は、１０パケット毎にパケット間の間隔長の調整を行うこととする。なお、１０パケット毎のパケット間の間隔長は時間Ｔ秒に相当することとする。また、調整されるパケット間の間隔長をＮビットとする。
【００６５】
このとき、図３のシリアル／パラレル変換部５０には、１秒間にＣ’Ｌビット（＝１０Ｇビット＋αｐｐｍ）のデータ量のパケットが入力される。そして、これらのパケットが並列処理され、結果的にＬ本分のＣ’ｂｐｓの伝送容量のデータがシリアル／パラレル変換部５０から送信側クロック動作部５１に渡される。
【００６６】
一方で、クロック乗せ替え処理部５２の出力側はＣＨｚの基準クロック周波数で動作する。これにより、Ｌ本分のＣｂｐｓの伝送容量のデータ、すなわち１秒間に合計ＣＬビット（＝１０Ｇビット＋βｐｐｍ）が後段の受信側装置４に転送される。このようにして、クロック乗せ替え処理部５２において、所定のバイト列の追加または削除が行われることにより、パケット間の間隔長の調整が行われる。
【００６７】
また、パケット間間隔長比較部４３は、クロック乗せ替え処理部５２の入力側と出力側とでパケット間の間隔長を比較する。そして、この比較結果に従って基準クロック周波数調整部４４が基準クロック周波数の調整を行う。
【００６８】
すなわち、パケット間間隔長比較部４３において、Ｔ秒間にＮビットの差異を算出することになり、ＣＬ−Ｃ’Ｌ＝Ｎ／Ｔが成り立つ。ただし、α＜βの場合はＮ＞０、α＞βの場合はＮ＜０である。したがって、基準クロック周波数調整部４４では、送信側装置３の基準クロック周波数と中継装置２の基準クロック周波数との差分である−Ｎ／Ｔを基準クロック周波数に加算するように調整する。これにより、送信側装置３と中継装置２との基準クロック周波数を一致させることができる。なお、基準クロック周波数を調整するタイミングは、パケット間の間隔長が変更された直後、またはそれに近い時点で行うことが好ましい。
【００６９】
図４は、中継装置２におけるパケット間間隔長比較部４３でのパケット間の間隔長情報の取得例を表す。パケット間の間隔長伸長量が正の範囲は中継装置２を経由した結果、パケット間の間隔長が伸長した場合である。また、パケット間の間隔長伸長量が負の範囲は中継装置２を経由した結果、パケット間の間隔長が短縮した場合である。Ｎビットはこれら正負の値を全て加算した結果である。
【００７０】
ここで具体的に数値を用いて説明する。α＝−１００ｐｐｍ（１０ＧＨｚ＋αｐｐｍ＝９９９９００００００Ｈｚ）、β＝−１００ｐｐｍ（１０ＧＨｚ＋βｐｐｍ＝１０００１００００００Ｈｚ）とする。これによれば、中継装置２は、送信側装置３と比較して１秒間当たり、１０Ｇビット＋βｐｐｍ−（１０Ｇビット＋αｐｐｍ）＝２００００００ビット＝２５００００バイト多く送信することになる。したがって、所定のバイト列が挿入され、その挿入長が４バイト単位であったとすると、１秒間に挿入される所定の符号語の回数は、２５００００／４＝６２５００回である。
【００７１】
１０Ｇビット＋αｐｐｍ内にパケット間隔は、（１０Ｇビット＋αｐｐｍ）／｛（１５００＋５００）×８ビット｝＝６２４９３７．５個ある。よって、平均的には、６２４９３７．５／６２５００＝９．９９９回に１回の割合で所定の符号語が挿入される計算になる。９．９９９回分の「パケット長＋パケット間の間隔長」が伝送される時間をＴ秒とすると、Ｔ＝９．９９９×（１５００＋５００）×８／（１０Ｇｂｐｓ＋αｐｐｍ）＝０．００００１６秒となる。これにより、Ｎ／Ｔ＝３２／０．００００１６＝２００００００Ｈｚとなる。よって、中継装置２はクロック周波数を−Ｎ／Ｔだけ加算、すなわち１０ＧＨｚ＋βｐｐｍ−Ｎ／Ｔ＝１０００１００００００−２００００００＝９９９９００００００Ｈｚ（＝１０ＧＨｚ＋αｐｐｍ）とすればよいことになる。これにより送信側装置３と中継装置２のクロック周波数が同期することになる。
【００７２】
以上の説明では、ＮおよびＴを求めてから中継装置２が調整するクロック周波数を算出するが、事前にαとβの値が分かっていれば、１０Ｇビット＋βｐｐｍ−（１０Ｇビット＋αｐｐｍ）＝２００００００ビットであることから、１秒間当たり２００００００ビット＝２００００００Ｈｚ分のクロックを調整するとしてもよい。この場合は、Ｔを１秒としたときのクロック周波数調整量の算出であるので、個々のパケット間の間隔長調整に基づくクロック周波数調整とは異なり、固定の定期的なクロック調整を行いたい場合に適している。
【００７３】
（パケット間間隔長比較部４３の動作手順を示すフローチャートについて）
次に、パケット間間隔長比較部４３の動作手順を図５のフローチャートを参照して説明する。パケット間間隔長比較部４３は、クロック乗せ替え処理部５２の入力側に到着するパケット間の間隔長を検出する（ステップＳ１）。続いて、パケット間間隔長比較部４３は、クロック乗せ替え処理部５２の出力側から送出されるパケット間の間隔長を検出する（ステップＳ２）。
【００７４】
次に、パケット間間隔長比較部４３は、クロック乗せ替え処理部５２の入力側に到着するパケット間の間隔長と、クロック乗せ替え処理部５２の出力側から送出されるパケット間の間隔長との差を検出する（ステップＳ３）。
【００７５】
次に、パケット間間隔長比較部４３は、ステップＳ３の検出結果に従って、クロック乗せ替え処理部５２の出力側から送出されるパケット間の間隔長の方が、クロック乗せ替え処理部５２の入力側に到着するパケット間の間隔長よりも大きければ（ステップＳ４でＹｅｓ）、基準クロック周波数調整部４４に対して基準クロック周波数発生部４５の基準クロック周波数を下げるように指示する（ステップＳ５）。
【００７６】
また、パケット間間隔長比較部４３は、ステップＳ３の検出結果に従って、クロック乗せ替え処理部５２の出力側から送出されるパケット間の間隔長の方がクロック乗せ替え処理部５２の入力側に到着するパケット間の間隔長よりも小さければ（ステップＳ４でＮｏかつステップＳ６でＹｅｓ）、基準クロック周波数調整部４４に対して基準クロック周波数発生部４５の基準クロック周波数を上げるように指示する（ステップＳ７）。
【００７７】
また、パケット間間隔長比較部４３は、ステップＳ３の検出結果に従って、クロック乗せ替え処理部５２の出力側から送出されるパケット間の間隔長とクロック乗せ替え処理部５２の入力側に到着するパケット間の間隔長との差が無ければ（ステップＳ４でＮｏかつステップＳ６でＮｏ）、基準クロック周波数調整部４４に対して何の指示も行わない（ステップＳ８）。
【００７８】
（本発明の第二の実施の形態に係る中継装置２Ａの構成について）
本発明の第二の実施の形態に係る中継装置２Ａの構成を図６を参照して説明する。図６は、中継装置２Ａの機能ブロックの構成を示す図である。また、図６における太い実線の矢印はデータの流れを示す。また、図６における細い実線の矢印は制御信号の流れを示す。また、図６における破線の矢印はクロック信号の流れを示す。
【００７９】
中継装置２Ａは、中継装置２と一部が異なる。以下では、中継装置２と同一または同種の部材は同一または同一系の符号を用いて説明し、その説明を省略または簡略化し、かつ異なる部材について主に説明する。中継装置２Ａが中継装置２と主に異なるのは、図３のパケット間間隔長比較部４３の代わりに、図６のパケット間間隔長調整回数カウント部４３Ａを備えるところである。
【００８０】
（中継装置２Ａの動作について）
次に、中継装置２Ａの動作について説明する。中継装置２Ａの基準クロック周波数調整部４４Ａは、中継装置２Ａに到着したパケットのシリアルデータを中継装置２Ａ内で処理する際の並列数をＬ本とし、パケット間の間隔長の最小伸長単位としての所定のバイト列の最小追加単位またはパケット間の間隔長の最小短縮単位としての所定のバイト列の最小削除単位をＮｒビットとし、基準クロック周波数調整部４４Ａが基準クロック周波数の調整を実行した隣接する２時点の時間間隔をＴ秒とし、このＴ秒間にパケット間の間隔長を伸長すなわちバイト列を追加した回数をＭａ回とし、このＴ秒間にパケット間の間隔長を短縮すなわちバイト列を削除した回数をＭｄ回としたときに、２時点のうちの最新の時刻においてクロック乗せ替え処理部５２Ａがパケット間の間隔長の調整を実行したことを契機とし、基準クロック周波数に対しＮｒ×（Ｍｄ−Ｍａ）／ＬＴを加算する。
【００８１】
（中継装置２Ａの動作の具体例について）
次に、中継装置２Ａの動作の具体例について説明する。中継装置２Ａの基準クロック周波数をＣＨｚ、中継装置２Ａに対する送信側装置３の基準クロック周波数をＣ’Ｈｚとし、１００パケット毎（時間がＴ秒とする）にパケット間の間隔長の調整が行われることとする。このとき調整されるパケット間の間隔長の分解能をＮｒビットとする。このとき、図６のシリアル／パラレル変換部５０には１秒間にＣ’Ｌビット（＝１０Ｇビット＋αｐｐｍ）のデータ量が入力し、これらが並列処理される。その結果、Ｌ本分のＣ’ｂｐｓの速度のデータがシリアル／パラレル変換部５０から送信側クロック動作部５１に渡される。
【００８２】
一方で、クロック乗せ替え処理部５２Ａの出力側はＣＨｚの基準クロック周波数で動作し、Ｌ本分のＣｂｐｓの速度のデータ、すなわち１秒間に合計ＣＬビット（＝１０Ｇビット＋βｐｐｍ）が後段の受信側装置４に転送される。このクロック乗せ替え処理部５２Ａにて、所定のバイト列が追加または削除される場合を考える。
【００８３】
パケット間間隔長調整回数カウント部４３Ａは、この所定のバイト列の追加回数（Ｍａとする）および削除回数（Ｍｄとする）を基に中継装置２Ａの基準クロック周波数の調整を行う。具体的には、Ｔ秒間にＭａ＝１０、Ｍｄ＝０、Ｎｒ＝３２とすると、送信側装置３と中継装置２Ａとの出力データ量の差分は、Ｔ秒間に３２×（１０−０）＝３２０ビットであり、中継装置２Ａの方が基準クロック周波数が早い。したがって、１秒間当たりに必要なクロック周波数調整量を算出することができ、基準クロック周波数調整部４４Ａは、中継装置２Ａの基準クロック周波数調整が可能となる。
【００８４】
いま、Ｔ＝１００×（１５００＋５００）×８ビット／（１０Ｇｂｐｓ＋αｐｐｍ）＝０．０００１６００１６秒であるので、１秒間当たり３２０／０．０００１６００１６＝１９９９８００ビット＝１９９９８００Ｈｚの調整を行えばよい。すなわち、１０Ｇｂｐｓ＋βｐｐｍ−１９９９８００＝１０００１００００００−１９９９８００≒９９９９００００００ｂｐｓ（＝１０Ｇｂｐｓ＋αｐｐｍ）となり、中継装置２Ａの基準クロック周波数は、送信側装置３の基準クロック周波数とほぼ等しくなる。
【００８５】
（パケット間間隔長調整回数カウント部４３Ａの動作手順を示すフローチャートについて）
次に、パケット間間隔長調整回数カウント部４３Ａの動作手順を図７のフローチャートを参照して説明する。パケット間間隔長調整回数カウント部４３Ａは、クロック乗せ替え処理部５２Ａが行うパケット間隔伸長処理（すなわち所定のバイト列の追加処理）の回数を計数する（ステップＳ１０）。続いて、パケット間間隔長調整回数カウント部４３Ａは、クロック乗せ替え処理部５２Ａが行うパケット間隔短縮処理（すなわち所定のバイト列の削除処理）の回数を計数する（ステップＳ１１）。
【００８６】
次に、パケット間間隔長調整回数カウント部４３Ａは、クロック乗せ替え処理部５２Ａが行うパケット間隔伸長処理の回数と、クロック乗せ替え処理部５２Ａが行うパケット間隔短縮処理の回数との差を検出する（ステップＳ１２）。
【００８７】
次に、パケット間間隔長調整回数カウント部４３Ａは、ステップＳ１２の検出結果に従って、クロック乗せ替え処理部５２Ａが行うパケット間隔伸長処理の回数の方がクロック乗せ替え処理部５２Ａが行うパケット間隔短縮処理の回数よりも大きければ（ステップＳ１３でＹｅｓ）、基準クロック周波数調整部４４Ａに対して基準クロック周波数発生部４５の基準クロック周波数を下げるように指示する（ステップＳ１４）。
【００８８】
また、パケット間間隔長調整回数カウント部４３Ａは、ステップＳ１２の検出結果に従って、クロック乗せ替え処理部５２Ａが行うパケット間隔伸長処理の回数の方がクロック乗せ替え処理部５２Ａが行うパケット間隔短縮処理の回数よりも小さければ（ステップＳ１３でＮｏかつステップＳ１５でＹｅｓ）、基準クロック周波数調整部４４Ａに対して基準クロック周波数発生部４５の基準クロック周波数を上げるように指示する（ステップＳ１６）。
【００８９】
また、パケット間間隔長調整回数カウント部４３Ａは、ステップＳ１２の検出結果に従って、クロック乗せ替え処理部５２Ａが行うパケット間隔伸長処理の回数とクロック乗せ替え処理部５２Ａが行うパケット間隔短縮処理の回数との差が無ければ（ステップＳ１３でＮｏかつステップＳ１５でＮｏ）、基準クロック周波数調整部４４Ａに対して何の指示も行わない（ステップＳ１７）。
【００９０】
（変形例）
本発明の実施の形態は、その要旨を逸脱しない限り、様々に変更が可能である。例えば、本発明の実施の形態では、Ｅｔｈｅｒｎｅｔフレームの利用を前提としたが、Ｅｔｈｅｒｎｅｔ以外のパケット伝送にも適用可能である。
【００９１】
また、パケット間の間隔長をバイト数またはビット数で表したが、ビット数に代えて「クロックカウント数」としてもよい。  
【００９２】
また、中継装置２における送出と到着との１回のパケット間の間隔長を比較する代わりに、一定回数のパケット間の間隔長同士を比較してもよい。これによれば、基準クロック周波数の調整タイミングが平滑化される。よって、頻繁な基準クロック周波数の調整に対し、耐性の低い機能を中継装置２が有するような場合に適する。
【００９３】
この場合には、中継装置２に到着したパケット間の間隔長の和よりも、中継装置２から送出したパケット間の間隔長の和が大きい場合には、中継装置２が自身の基準クロック周波数を下げる。また、中継装置２に到着したパケット間の間隔長の和よりも、中継装置２から送出したパケット間の間隔長の和が小さい場合には、中継装置２が自身の基準クロック周波数を上げる。
【００９４】
（プログラムの実施の形態について）
また、中継装置２、２Ａの各部は、所定のプログラムにより動作する汎用の情報処理装置（ＣＰＵ(Central
Processing Unit)、ＤＳＰ(Digital Signal Processor)、マイクロプロセッサ（マイクロコンピュータ）など）によって構成されてもよい。例えば、汎用の情報処理装置は、メモリ、ＣＰＵ、入出力ポートなどを有する。汎用の情報処理装置のＣＰＵは、メモリなどから所定のプログラムとして制御プログラムを読み込んで実行する。これにより、汎用の情報処理装置には、中継装置２、２Ａの各部の機能が実現される。また、その他の機能についてもソフトウェアにより実現可能な機能については汎用の情報処理装置とプログラムとによって実現することができる。
【００９５】
なお、汎用の情報処理装置が実行する制御プログラムは、中継装置２、２Ａの出荷前に、汎用の情報処理装置のメモリなどに記憶されたものであっても、中継装置２、２Ａの出荷後に、汎用の情報処理装置のメモリなどに記憶されたものであってもよい。また、制御プログラムの一部が、中継装置２、２Ａの出荷後に、汎用の情報処理装置のメモリなどに記憶されたものであってもよい。中継装置２、２Ａの出荷後に、汎用の情報処理装置のメモリなどに記憶される制御プログラムは、例えば、ＣＤ−ＲＯＭなどのコンピュータ読取可能な記録媒体に記憶されているものをインストールしたものであっても、インターネットなどの伝送媒体を介してダウンロードしたものをインストールしたものであってもよい。
【００９６】
また、制御プログラムは、汎用の情報処理装置によって直接実行可能なものだけでなく、ハードディスクなどにインストールすることによって実行可能となるものも含む。また、圧縮されたり、暗号化されたりしたものも含む。
【００９７】
（本発明の実施の形態に係る効果について）
非特許文献２に記載の方法と比較してどれだけ遅延時間が抑えられているのかを見積もる。仮に、Ｌｉｎｕｘを使用して１０ｍｓ単位でデータの蓄積バッファ量を監視し、ある閾値を超えたかどうかを判断してクロック周波数処理を開始する場合、少なくとも初期状態で１０ｍｓ分の蓄積が行われる。すなわち、最低１０ｍｓの遅延が１装置当たりで別途必要になるということである。
【００９８】
バッファを監視するソフトウェアをＬｉｎｕｘ上に実装するのは一般的であり、割り込み処理などを考慮すると１０ｍｓ単位での監視は、単位時間の分解能としては適当である。したがって、本装置を１０台中継する場合、最大１０ｍｓ×１０＝１００ｍｓの遅延がバッファ量監視のために必要となる。これに対し、中継装置２、２Ａではこの遅延時間は不要であり、その分、遅延時間を減らすことができる。
【００９９】
また、中継装置２、２Ａのクロック乗せ替え用バッファ５は、Ｅｔｈｅｒｎｅｔ技術を扱う処理チップには必ず具備されている。これは数パケット程度を蓄積できればよいため、通常、数キロバイトのオーダしか用意されていない。したがって、仮に１０パケットを蓄積した場合にはμｓオーダの遅延が生じる。これは特許文献１の技術でも同様に必要な時間である。中継装置２、２Ａの基準クロック周波数発生部４５では、このような処理チップに対し、全チップの駆動クロック周波数の供給源を同一の基準クロック周波数発生部４５に設定することができる。これにより、中継装置２、２Ａ内の全チップにおける駆動クロック周波数を一元化することができる。
【０１００】
一方で、全チップの駆動クロック周波数の供給源を同一に設定しない場合には、パケット間間隔長比較部４３は、送信側クロック動作部５１の出力部分とパラレル／シリアル変換部５５直前の部分とのパケット間の間隔長を比較すればよい。ただし、この場合には、各機能ブロック毎にパケット間の間隔長が調整される場合がある。よって、この場合には、一定回数のパケット間の間隔長の和を求め、この和を比較するようにすることが好ましい。
【０１０１】
以上により、各中継装置２、２Ａ間でクロック周波数同期を図ることができる。その結果、各中継装置２、２Ａ間でのバッファ量を可能な限り低減することができる。すなわち、リアルタイム性を追求した低遅延かつ低ジッタである映像配信ネットワークの構築が可能となる。
【０１０２】
例えば、非特許文献２に記載の従来の適応クロック法では、クロック調整用バッファ（数ＫＢ）と適応クロック法用のバッファ（数ＭＢ）の双方が必要である。これに対し、中継装置２、２Ａでは、クロック調整用バッファ（数ＫＢ）のみでクロック周波数同期を実現できる。また、クロック調整用バッファでは、バッファ量を逐一監視する適応クロック法用のバッファとは異なり、閾値を超えるか超えないかの判断のみを行う。そのため、中継装置２、２Ａでは、従来の適応クロック法に比べ、必要なバッファ量および遅延量を削減することが可能となる。
【符号の説明】
【０１０３】
１…パケット伝送システム、２、２Ａ…中継装置、３…送信側装置、４…受信側装置、５…クロック乗せ替え用バッファ、１０、１１…ＭＥＤＩＵＭ、１２、１３…ＭＤＩ、１４、１５…ＰＭＤ、１６、１７…ＰＭＡ、１８、１９…ＸＳＢＩ、２０、２１…ＰＣＳ、２２、２３、２４、２５…ＸＧＭＩＩ、２６、２７、２８、２９…ＸＧＸＳ、３０、３１…ＸＡＵＩ、３２…ＲＳ、３３…ＭＡＣ、４０、４０Ａ…受信側処理部、４１…データ処理部、４２…送信側処理部、４３…パケット間間隔長比較部（到着パケット間間隔長検出手段、送出パケット間間隔長検出手段）、４３Ａ…パケット間間隔長調整回数カウント部（計数する手段）、４４、４４Ａ…基準クロック周波数調整部（クロック調整手段）、４５…基準クロック周波数発生部、５０…シリアル／パラレル変換部、５１…送信側クロック動作部、５２、５２Ａ…クロック乗せ替え処理部、５３…受信側装置内クロック動作部、５４…受信側装置内クロック動作部、５５…パラレル／シリアル変換部
【図１】
2010187164.tif 000003
【図２】
2010187164.tif 000004
【図３】
2010187164.tif 000005
【図４】
2010187164.tif 000006
【図５】
2010187164.tif 000007
【図６】
2010187164.tif 000008
【図７】
2010187164.tif 000009