(57)【要約】【課題】広帯域化により波形整形の精度を高める。【解決手段】イコライザ２は、入力信号ＩＮの所定の帯域を調整可能なゲインで増幅する。ドライバ３は、イコライザ２の出力信号Ｓ１を増幅して出力する。アンプ４は、イコライザ２の出力信号Ｓ１を増幅する。第１ハイパスフィルタ８は、イコライザ２の出力信号の所定の帯域を透過させる。第２ハイパスフィルタ１０は、アンプ４の出力信号Ｓ２の所定の帯域を透過させる。第１誤差増幅器１２は、第１ハイパスフィルタ８および第２ハイパスフィルタ１０それぞれの出力信号の誤差を増幅して誤差信号Ｓｅｒｒを生成し、当該誤差信号に応じてイコライザ２のゲインを制御する。アンプ４は、ＭＯＳＦＥＴを利用した１段の差動アンプで構成され、差動トランジスタ対のドレイン間には、広帯域化用の調整抵抗が設けられる。【選択図】図１
2010103974.tif 000002
【特許請求の範囲】
【請求項１】
入力信号の所定の帯域を調整可能なゲインで増幅するイコライザ回路と、
前記イコライザ回路の出力信号を増幅して出力するドライバと、
前記イコライザ回路の出力信号を増幅するアンプと、
前記イコライザ回路の出力信号の所定の帯域を透過させる第１フィルタと、
前記アンプの出力信号の前記所定の帯域を透過させる第２フィルタと、
前記第１フィルタおよび前記第２フィルタそれぞれの出力信号の誤差を増幅して誤差信号を生成し、当該誤差信号に応じて前記イコライザ回路のゲインを制御する第１誤差増幅器と、
を備え、
前記アンプは、
第１端子が共通に接続されて差動対をなす第１、第２トランジスタと、
前記第１、第２トランジスタの共通に接続された前記第１端子に接続され、テイル電流を供給するテイル電流源と、
前記第１トランジスタの前記第１端子の他端である第２端子と固定電圧端子の間に設けられた第１抵抗と、
前記第２トランジスタの前記第１端子の他端である第２端子と前記固定電圧端子の間に設けられた第２抵抗と、
前記第１トランジスタの前記第２端子と、前記第２トランジスタの前記第２端子の間に設けられた調整抵抗と、
を含み、前記第１、第２トランジスタそれぞれの前記第２端子の電位を、差動信号として出力し、
前記第１フィルタおよび前記第２フィルタは同じ構成を有し、それぞれ、
第３、第４トランジスタと、
前記第３、第４トランジスタそれぞれの第１端子に接続され、定電流を供給する第３、第４電流源と、
前記第３、第４トランジスタの前記第１端子の間に設けられたインピーダンス素子と、
前記第３トランジスタの前記第１端子の他端である第２端子と固定電圧端子の間に設けられた第３抵抗と、
前記第４トランジスタの前記第１端子の他端である第２端子と固定電圧端子の間に設けられた第４抵抗と、
を含み、前記第３、第４トランジスタそれぞれの前記第２端子の電位を、差動信号として出力することを特徴とするアダプティブイコライザ回路。
【請求項２】
前記調整抵抗の抵抗値は、前記第１、第２抵抗の抵抗値の２倍から６倍の範囲であることを特徴とする請求項１に記載のアダプティブイコライザ回路。
【請求項３】
前記第１、第２フィルタはハイパスフィルタであり、前記インピーダンス素子は抵抗であることを特徴とする請求項１または２に記載のアダプティブイコライザ回路。
【請求項４】
前記イコライザ回路の出力信号の所定の帯域を透過させる第３フィルタと、
前記アンプの出力信号の前記所定の帯域を透過させる第４フィルタと、
前記第３フィルタおよび前記第４フィルタそれぞれの出力信号の誤差を増幅して誤差信号を生成し、当該誤差信号に応じて前記アンプのゲインを制御する第２誤差増幅器と、
をさらに備え、
前記第３、第４フィルタは、前記第１、第２フィルタと同じ構成を有することを特徴とする請求項１から３のいずれかに記載のアダプティブイコライザ回路。
【請求項５】
前記第３、第４フィルタはローパスフィルタであり、前記第３、第４フィルタの前記インピーダンス素子はキャパシタであることを特徴とする請求項４に記載のアダプティブイコライザ回路。
【請求項６】
ＨＤＭＩ規格に準拠した少なくとも２つの機器を接続するセレクタであって、
複数のチャンネルごとに設けられ、それぞれが、対応するチャンネルの信号を波形整形する請求項１から５のいずれかに記載の複数のアダプティブイコライザ回路と、
前記複数のアダプティブイコライザ回路の出力を受け、いずれかを選択するマルチプレクサと、
を備えることを特徴とするセレクタ。
【請求項７】
入力信号の所定の帯域を、調整可能なゲインで増幅する第１イコライザ回路と、
前記第１イコライザ回路の出力信号の所定の帯域を、調整可能な、もしくは固定のゲインで増幅する第２イコライザ回路と、
前記第２イコライザ回路の出力信号を増幅して出力するドライバと、
前記第２イコライザ回路の出力信号を増幅するアンプと、
前記第１イコライザ回路の出力信号の所定の帯域を透過させる第１フィルタと、
前記アンプの出力信号の前記所定の帯域を透過させる第２フィルタと、
前記第１フィルタおよび前記第２フィルタそれぞれの出力信号の誤差を増幅して誤差信号を生成し、当該誤差信号に応じて前記第１イコライザ回路のゲインを制御する第１誤差増幅器と、
を備えることを特徴とするアダプティブイコライザ回路。
【請求項８】
前記第１誤差増幅器は、前記誤差信号に応じて、前記第１イコライザ回路のゲインに加えて、前記第２イコライザ回路のゲインを制御することを特徴とする請求項７に記載のアダプティブイコライザ回路。
【請求項９】
前記誤差信号に対する前記第１イコライザ回路のゲインの感度は、前記誤差信号に対する前記第２イコライザ回路のゲインの感度よりも高いことを特徴とする請求項８に記載のアダプティブイコライザ回路。
【請求項１０】
前記第２イコライザ回路のゲインは、前記誤差信号に応じた成分と、前記誤差信号に依存しない固定成分を含むことを特徴とする請求項８に記載のアダプティブイコライザ回路。
【請求項１１】
ＨＤＭＩ規格に準拠した少なくとも２つの機器を接続するセレクタであって、
複数のチャンネルごとに設けられ、それぞれが、対応するチャンネルの信号を波形整形する請求項７から１０のいずれかに記載の複数のアダプティブイコライザ回路と、
前記複数のアダプティブイコライザ回路の出力を受け、いずれかを選択するマルチプレクサと、
を備えることを特徴とするセレクタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、差動信号を波形整形するイコライザに関する。
【背景技術】
【０００２】
近年、テレビ受像器、ＤＶＤ（Digital Versatile Disc）プレイヤ、ＡＶアンプをはじめとするデジタル家電の間で、映像信号や音声信号を高速に伝送するために、ＨＤＭＩ（High-Definition Multimedia Interface）規格が普及し始めている。ＨＤＭＩは、差動信号を利用して、映像信号、音声信号および制御信号を、１本のケーブルで伝送する。
【０００３】
ＨＤＭＩを介して接続される機器が、離れて設置される場合、ケーブル長が長くなる。長いケーブルを差動信号が伝送すると、差動信号の波形がなまり、エラーレートが大きくなるという問題がある。
【０００４】
伝送によって品質の悪化した差動信号を再生するために、差動信号の特定の周波数成分を強調、あるいは減衰させるイコライザが設けられる。イコライザのゲインを、入力される差動信号の劣化度合に応じて適応的に変化させるアダプティブイコライザ回路が提案されている（非特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特表２００５−５１１２１４号公報
【非特許文献】
【０００６】
【非特許文献１】Jong-Sang Choi, Moon-Sang Hwang, Deog-Kyoon Jeong、「A CMOS 3.5Gbps continuous-time adaptive cable equalizer with joint adaptation method of low frequency gain and high-frequency boosting」、VLSI Circuits, 2003. Digest of Technical Papers. 2003 Symposium on Volume Issue、12-14 June 2003、ｐ．１０３−１０６
【発明の概要】
【発明が解決しようとする課題】
【０００７】
１．  アダプティブイコライザ回路では、イコライザのゲインをフィードバック制御する。ＨＤＭＩにおいては差動信号により伝送されるデータのビットレートは高いため、フィードバックループの帯域が狭いと、波形整形の精度が劣化するという問題がある。非特許文献１では、イコライザの後段に設けられたアンプを多段構成とすることにより、広帯域化を図っている。しかしながらこの技術では、アンプの段数の増加にともなって回路面積および消費電力が増大するという問題がある。
【０００８】
本発明のある態様は係る状況に鑑みてなされたものであり、その例示的な目的のひとつは、従来とは異なるアプローチにより、広帯域化を実現したアダプティブイコライザ回路の提供にある。
【０００９】
２．  また非特許文献１に記載のアダプティブイコライザ回路は、イコライザの出力信号と、イコライザの後段のアンプの出力信号を比較し、比較結果に応じてイコライジング量をフィードバック制御する。しかしながらこの方式では、アンプによって帯域が制限されるため、イコライザの出力信号とアンプの出力信号の周波数特性が一致せず、イコライジング量が最適化できない場合がある。
【００１０】
本発明のある態様は係る状況に鑑みてなされたものであり、その例示的な目的のひとつは、イコライジング量を最適化可能なアダプティブイコライザ回路の提供にある。
【課題を解決するための手段】
【００１１】
１．  本発明のある態様は、アダプティブイコライザ回路に関する。このアダプティブイコライザ回路は、入力信号の所定の帯域を調整可能なゲインで増幅するイコライザ回路と、イコライザ回路の出力信号を増幅するアンプと、イコライザ回路の出力信号の所定の帯域を透過させる第１フィルタと、アンプの出力信号の所定の帯域を透過させる第２フィルタと、第１フィルタおよび第２フィルタそれぞれの出力信号の誤差を増幅して誤差信号を生成し、当該誤差信号に応じてイコライザ回路のゲインを制御する第１誤差増幅器と、イコライザ回路の出力信号を増幅して出力するドライバと、を備える。アンプは、第１端子が共通に接続されて差動対をなす第１、第２トランジスタと、第１、第２トランジスタの共通に接続された第１端子に接続され、テイル電流を供給するテイル電流源と、第１トランジスタの第１端子の他端である第２端子と固定電圧端子の間に設けられた第１抵抗と、第２トランジスタの第１端子の他端である第２端子と固定電圧端子の間に設けられた第２抵抗と、第１トランジスタの第２端子と、第２トランジスタの第２端子の間に設けられた調整抵抗と、を含み、第１、第２トランジスタそれぞれの第２端子の電位を、差動信号として出力し、第１フィルタおよび第２フィルタは同じ構成を有し、それぞれ、第３、第４トランジスタと、第３、第４トランジスタそれぞれの第１端子に接続され、定電流を供給する第３、第４電流源と、第３、第４トランジスタの第１端子の間に設けられたインピーダンス素子と、第３トランジスタの第１端子の他端である第２端子と固定電圧端子の間に設けられた第３抵抗と、第４トランジスタの第１端子の他端である第２端子と固定電圧端子の間に設けられた第４抵抗と、を含み、第３、第４トランジスタそれぞれの第２端子の電位を、差動信号として出力する。
【００１２】
この態様によると、アンプを１段の差動アンプで構成し、差動トランジスタ対の第２端子の間に、調整抵抗を設けることにより、回路面積、消費電力を抑制しつつ、広帯域化を実現できる。また調整抵抗を設けたことに伴うアンプのゲインの低下を、第１、第２フィルタをアクティブフィルタで構成することによりキャンセルできる。
【００１３】
調整抵抗の抵抗値は、第１、第２抵抗の抵抗値の２倍から６倍の範囲であってもよい。
【００１４】
第１、第２フィルタはハイパスフィルタであり、インピーダンス素子は抵抗であってもよい。
【００１５】
ある態様のアダプティブイコライザ回路は、イコライザ回路の出力信号の所定の帯域を透過させる第３フィルタと、アンプの出力信号の所定の帯域を透過させる第４フィルタと、第３フィルタおよび第４フィルタそれぞれの出力信号の誤差を増幅して誤差信号を生成し、当該誤差信号に応じてアンプのゲインを制御する第２誤差増幅器と、をさらに備えてもよい。第３、第４フィルタは、第１、第２フィルタと同じ構成を有してもよい。
この場合、イコライザおよびアンプの出力信号の所定の帯域の成分が一致するようにアンプのゲインが調節され、より好適な波形整形が実現できる。
【００１６】
第３、第４フィルタはローパスフィルタであり、第３、第４フィルタのインピーダンス素子はキャパシタであってもよい。
【００１７】
本発明の別の態様は、ＨＤＭＩ規格に準拠した少なくとも２つの機器を接続するセレクタに関する。このセレクタは、複数のチャンネルごとに設けられ、それぞれが、対応するチャンネルの信号を波形整形する上述のいずれかの態様の複数のアダプティブイコライザ回路と、複数のアダプティブイコライザ回路の出力を受け、いずれかを選択するマルチプレクサと、を備える。
【００１８】
２．  本発明の別の態様も、アダプティブイコライザ回路に関する。このアダプティブイコライザ回路は、入力信号の所定の帯域を、調整可能なゲインで増幅する第１イコライザ回路と、第１イコライザ回路の出力信号の所定の帯域を、調整可能な、もしくは固定のゲインで増幅する第２イコライザ回路と、第２イコライザ回路の出力信号を増幅して出力するドライバと、第２イコライザ回路の出力信号を増幅するアンプと、第１イコライザ回路の出力信号の所定の帯域を透過させる第１フィルタと、アンプの出力信号の所定の帯域を透過させる第２フィルタと、第１フィルタおよび第２フィルタそれぞれの出力信号の誤差を増幅して誤差信号を生成し、当該誤差信号に応じて第１イコライザ回路のゲインを制御する第１誤差増幅器と、を備える。
【００１９】
この態様では、イコライザを２段構成とし、前段の第１イコライザ回路の出力信号と、アンプの出力信号との比較によってイコライザブロックのゲイン（イコライジング量）が制御される。この態様によれば、２段目の第２イコライザ回路を設け、その特性を最適化することにより、アンプのゲインの周波数特性に起因する波形整形の精度の悪化を抑制、もしくは改善することができる。
【００２０】
第１誤差増幅器は、誤差信号に応じて、第１イコライザ回路のゲインに加えて、第２イコライザ回路のゲインを制御してもよい。この場合、イコライジング量をより一層、最適化できる。
【００２１】
誤差信号に対する第１イコライザ回路のゲインの感度は、誤差信号に対する第２イコライザ回路のゲインの感度よりも高くてもよい。
【００２２】
第２イコライザ回路のゲインは、誤差信号に応じた成分と、誤差信号に依存しない固定成分を含んでもよい。
【００２３】
ある態様のアダプティブイコライザ回路は、第２イコライザ回路の出力信号の所定の帯域を透過させる第３フィルタと、アンプの出力信号の所定の帯域を透過させる第４フィルタと、第３フィルタおよび第４フィルタそれぞれの出力信号の誤差を増幅して誤差信号を生成し、当該誤差信号に応じてアンプのゲインを制御する第２誤差増幅器と、をさらに備えてもよい。
【００２４】
本発明の別の態様は、ＨＤＭＩ規格に準拠した少なくとも２つの機器を接続するセレクタに関する。このセレクタは、複数のチャンネルごとに設けられ、それぞれが、対応するチャンネルの信号を波形整形する複数の上述のいずれかの態様のアダプティブイコライザ回路と、複数のアダプティブイコライザ回路の出力を受け、いずれかを選択するマルチプレクサと、を備える。
【００２５】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２６】
本発明によれば、アダプティブイコライザ回路の広帯域化が実現できる。
【図面の簡単な説明】
【００２７】
【図１】実施の形態に係るアダプティブイコライザ回路の構成を示すブロック図である。
【図２】図２（ａ）、（ｂ）は、図１のアダプティブイコライザ回路のアンプおよびハイパスフィルタの構成を示す回路図である。
【図３】変形例に係るアダプティブイコライザ回路の構成を示すブロック図である。
【図４】実施の形態に係るアダプティブイコライザ回路を利用したＨＤＭＩセレクタの構成を示すブロック図である。
【図５】実施の形態に係るアダプティブイコライザ回路の構成を示すブロック図である。
【図６】第２イコライザの構成例を示す回路図である。
【発明を実施するための形態】
【００２８】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２９】
本明細書において、「部材Ａが部材Ｂに接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００３０】
（第１の実施の形態）
図１は、第１の実施の形態に係るアダプティブイコライザ回路１００の構成を示すブロック図である。アダプティブイコライザ回路１００は、イコライザ２、アンプ４、フィードバック回路６、ドライバ３を備える。図１の各ブロックは、実際には差動線路で接続されているが、理解の容易化のために１本のラインのみが示されている。
【００３１】
イコライザ２は、たとえば高域強調フィルタであり、入力信号ＩＮの高域成分を、調整可能なゲインで増幅する。ドライバ３は、イコライザ２の出力信号Ｓ１を増幅し、出力信号ＯＵＴを生成する。
【００３２】
アンプ４は、イコライザ２の出力信号Ｓ１を増幅する。フィードバック回路６は、イコライザ２の出力信号Ｓ１およびアンプ４の出力信号Ｓ２を受け、これらにもとづいてイコライザ２のゲインをフィードバック制御する。フィードバック回路６は、第１ハイパスフィルタ８、第２ハイパスフィルタ１０、第１誤差増幅器１２を含む。
【００３３】
第１ハイパスフィルタ８および第２ハイパスフィルタ１０はそれぞれ、出力信号Ｓ１およびＳ２の高域成分を通過させ、低周波数成分を除去し、整流して出力する。第１誤差増幅器１２は、第１ハイパスフィルタ８および第２ハイパスフィルタ１０それぞれの出力信号Ｓ１’、Ｓ２’の誤差を増幅して誤差信号Ｓｅｒｒを生成し、当該誤差信号Ｓｅｒｒに応じてイコライザ２のゲインを制御する。
【００３４】
以上がアダプティブイコライザ回路１００の全体構成である。第１の実施の形態に係るアダプティブイコライザ回路１００は、アンプ４および第１ハイパスフィルタ８、第２ハイパスフィルタ１０の構成に特徴を有する。
【００３５】
図２（ａ）、（ｂ）は、図１のアダプティブイコライザ回路１００のアンプ４およびハイパスフィルタ８、１０の構成を示す回路図である。
【００３６】
図２（ａ）に示すように、アンプ４は、第１トランジスタＭ１、第２トランジスタＭ２、第１抵抗Ｒ１、第２抵抗Ｒ２、調整抵抗Ｒａ、テイル電流源ＣＳ１を含む。
【００３７】
第１トランジスタＭ１、第２トランジスタＭ２はＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であり、それぞれの第１端子（ソース）が共通に接続されて差動対をなす。テイル電流源ＣＳ１は、第１トランジスタＭ１、第２トランジスタＭ２の共通に接続された第１端子（ソース）に接続され、テイル電流Ｉｃ１を供給する。
【００３８】
第１抵抗Ｒ１は、第１トランジスタＭ１の第１端子（ソース）の他端である第２端子（ドレイン）と、固定電圧端子（電源端子）の間に負荷として設けられる。同様に第２抵抗Ｒ２は、第２トランジスタＭ２の第２端子（ドレイン）と固定電圧端子（電源端子）の間に設けられる。
【００３９】
調整抵抗Ｒａは、第１トランジスタＭ１の第２端子（ドレイン）と、第２トランジスタＭ２の第２端子（ドレイン）の間に設けられる。第１トランジスタＭ１、第２トランジスタＭ２それぞれの第２端子（ドレイン）に生ずる信号が、差動信号として後段に出力される。
【００４０】
調整抵抗Ｒａは、アンプ４の差動対に対する負荷Ｒ１、Ｒ２のインピーダンスを低下させるために設けられており、調整抵抗Ｒａを設けることによりアンプ４の帯域を広めることができる。さらに、調整抵抗Ｒａの抵抗値を調節することにより、差動出力のバイアス点（直流レベル）を変化させることができ、アンプ４の後段に設けられる第２ハイパスフィルタ１０に対して最適な信号レベルとすることができる。
【００４１】
調整抵抗Ｒａの抵抗値は、第１抵抗Ｒ１、第２抵抗Ｒ２の２倍から６倍の範囲であることが望ましい。たとえばテイル電流Ｉｃ１が２〜６ｍＡ程度に設定されるとき、Ｒ１＝Ｒ２＝１００Ω、Ｒａ＝４００Ω程度に設定するとよい。
【００４２】
図２（ｂ）を参照する。第１ハイパスフィルタ８および第２ハイパスフィルタ１０は同じ構成を有している。第１ハイパスフィルタ８および第２ハイパスフィルタ１０はそれぞれ、第３抵抗Ｒ３、第４抵抗Ｒ４、第３トランジスタＭ３、第４トランジスタＭ４、第３電流源ＣＳ３、第４電流源ＣＳ４、キャパシタＣ３を含む。
【００４３】
第３トランジスタＭ３、第４トランジスタＭ４のゲートには差動信号が入力される。第３電流源ＣＳ３、第４電流源ＣＳ４は、第３トランジスタＭ３、第４トランジスタＭ４それぞれの第１端子（ソース）と接続され、定電流を供給する。
【００４４】
第３トランジスタＭ３の第１端子（ソース）と第４トランジスタＭ４の第１端子（ソース）の間には、インピーダンス素子として抵抗Ｒ５が設けられる。
【００４５】
第３抵抗Ｒ３は、第３トランジスタＭ３の第１端子（ソース）の他端である第２端子（ドレイン）と固定電圧端子（電源端子）の間に設けられる。同様に第４抵抗Ｒ４は、第４トランジスタＭ４の第２端子（ドレイン）と固定電圧端子の間に設けられる。ハイパスフィルタ８（１０）は、第３トランジスタＭ３、第４トランジスタＭ４それぞれのドレインの電位を差動信号として出力する。
【００４６】
このように、本実施の形態に係るアダプティブイコライザ回路１００では、第１ハイパスフィルタ８および第２ハイパスフィルタ１０が、差動形式のアクティブフィルタとして構成されている。つまり第１ハイパスフィルタ８および第２ハイパスフィルタ１０にゲインを持たせることができるため、前段のアンプ４のゲインが低くても、アダプティブイコライザ回路１００全体として十分なループゲインを確保できる。
【００４７】
図１、図２のアダプティブイコライザ回路１００によれば、出力信号Ｓ１の高周波成分の振幅が、出力信号Ｓ２の高周波成分の振幅と一致するようにフィードバックがかかり、イコライザ２のゲインが調節される。
【００４８】
アンプ４に調整抵抗Ｒａを設けることにより、広帯域化を図り、入力信号ＩＮの変動に対する追従性を高めることができる。また、調整抵抗Ｒａを設けたことによるアンプ４の利得の低下を、第１ハイパスフィルタ８および第２ハイパスフィルタ１０をアクティブフィルタとしてゲインを持たせることにより相殺しており、フィードバックループ全体として十分なゲインを確保できる。
【００４９】
またアダプティブイコライザ回路１００のアンプ４は、１段構成となっているため、回路面積が小さく、また消費電力も小さいという利点を有する。
【００５０】
図３は、変形例に係るアダプティブイコライザ回路１００ａの構成を示すブロック図である。アダプティブイコライザ回路１００ａは、図１の構成に加えて、第２のフィードバック回路１４を備える。フィードバック回路１４は、第１ローパスフィルタ１６、第２ローパスフィルタ１８、第２誤差増幅器２０を含む。
【００５１】
第１ローパスフィルタ１６および第２ローパスフィルタ１８はそれぞれ、出力信号Ｓ１およびＳ２の低周波成分を通過させ、高周波数成分を除去し、整流して出力する。第２誤差増幅器２０は、第１ローパスフィルタ１６および第２ローパスフィルタ１８それぞれの出力信号Ｓ１’’、Ｓ２’’の誤差を増幅して誤差信号Ｓｅｒｒを生成し、当該誤差信号Ｓｅｒｒ２に応じてアンプ４のゲインを制御する。
【００５２】
アンプ４のゲインは、図２（ａ）のテイル電流源ＣＳ１により生成されるテイル電流Ｉｃ１に依存する。そこで第２誤差増幅器２０は、テイル電流源ＣＳ１を制御してアンプ４のゲインを調節する。
【００５３】
第１ローパスフィルタ１６および第２ローパスフィルタ１８の構成は、図２（ｂ）と基本的に同様である。第３トランジスタＭ３および第４トランジスタＭ４それぞれの第１端子（ソース）の間に設けられた抵抗Ｒ５に変えて、キャパシタが設けられる点が異なっている。
【００５４】
図３のアダプティブイコライザ回路１００によれば、出力信号Ｓ１、Ｓ２の低周波成分の振幅が一致するようにアンプ４のゲインを調節することにより、入力信号ＩＮに対して、最適な波形整形を施すことができる。
【００５５】
最後に、図１、図３および後述の図５のアダプティブイコライザ回路１００のアプリケーションを説明する。
【００５６】
図４は、実施の形態に係るアダプティブイコライザ回路１００を利用したＨＤＭＩセレクタ３００の構成を示すブロック図である。ＨＤＭＩセレクタ３００は、ＨＤＭＩ規格に準拠した電子機器（あるいは電子回路）に接続され、入出力のパスを切りかえる。ＨＤＭＩセレクタ３００は、３対１のマルチプレクサとして機能し、入力側に接続された３つの機器のいずれかと、出力側に接続されたひとつの機器の間でＨＤＭＩ規格に準拠した映像・音声信号を伝送する。
【００５７】
ＨＤＭＩ規格では、映像信号Ｓ、ホットプラグディテクションＨＰＤ、ディスプレイデータチャネルＤＤＣが一組となって一つのチャンネル（ケーブル）を構成する。したがって、入力側に３つのチャンネル（Ｓｉｎ１〜Ｓｉｎ３）、出力側に１つのチャンネル（Ｓｏｕｔ）設けられる。映像信号Ｓは差動信号であり、色ごとの輝度信号Ｒ、Ｇ、ＢおよびクロックＣＫを含む。入力側には各信号Ｓｉｎ１〜Ｓｉｎ３ごとに設けられたイコライザＥＱ１〜ＥＱ３が設けられる。イコライザＥＱ１〜ＥＱ３は、差動信号の周波数成分のうち特定の周波数成分、たとえば高周波成分を強調して、なまった波形を整形する入力バッファとして機能する。
【００５８】
３：１マルチプレクサＭＵＸは、アダプティブイコライザ回路ＥＱ１〜ＥＱ３の出力のうち、いずれかひとつを選択してＴＭＤＳドライバへと出力する。ＴＭＤＳドライバは、マルチプレクサＭＵＸによって選択されたチャンネルを信号Ｓｏｕｔとして出力する。図４において、アダプティブイコライザ回路ＥＱ１〜ＥＱ３およびＴＭＤＳドライバはそれぞれ、輝度信号Ｒ、Ｇ、ＢおよびクロックＣＫごとに設けられる。
【００５９】
ロジックコントローラ３０２は、外部からの選択信号ＳＥＬに応じて、マルチプレクサＭＵＸの接続先を切りかえる。また、ロジックコントローラ３０２には、入力側の機器のホットプラグディテクションＨＰＤ１〜ＨＰＤ３および出力側の機器のホットプラグディテクションＨＰＤ＿ＳＩＮＫが入力される。
【００６０】
ディスプレイデータチャンネルＤＤＣ１〜ＤＤＣ３にはそれぞれ、入力側の機器に関する情報が含まれ、ディスプレイデータチャンネルＤＤＣ＿ＳＩＮＫには、出力側の機器に関する情報が含まれる。入力側の選択された機器と、出力側の機器のディスプレイデータチャンネルがロジックコントローラ３０２によって接続される。入力側の機器と出力側の機器は、ディスプレイデータチャンネルを介して双方向通信を行う。ディスプレイデータチャンネルにはＩ２Ｃバスが利用される。図４では、ディスプレイデータチャンネルＤＤＣ１がディスプレイデータチャンネルＤＤＣ＿ＳＩＮＫと接続された状態を示す。
【００６１】
各ディスプレイデータチャンネルＤＤＣ１〜ＤＤＣ３およびＤＤＣ＿ＳＩＮＫは、クロックＳＣＬおよびデータＳＤＡを含む。各ディスプレイデータチャンネル上には、ラインバッファが設けられる。たとえば、クロック信号ＳＣＬに着目すれば、入力側の機器のバッファＢＵＦ１と出力側の機器のバッファＢＵＦ３がペアとなり、双方向バッファを形成する。あるいは、データ信号ＳＤＡに着目すれば、入力側の機器のバッファＢＵＦ２と出力側の機器のバッファＢＵＦ４がペアとなり、双方向バッファを形成する。ディスプレイデータチャンネルＤＤＣ２、ＤＤＣ３がＤＤＣ＿ＳＩＮＫと接続される場合も同様である。
【００６２】
（第２の実施の形態）
図５は、第２の実施の形態に係るアダプティブイコライザ回路１００の構成を示すブロック図である。アダプティブイコライザ回路１００は、イコライザブロック２、アンプ４、フィードバック回路６、ドライバ３を備える。図５の各ブロックは、実際には差動線路で接続されているが、理解の容易化のために１本のラインのみが示されている。
【００６３】
イコライザブロック２は、２段で構成されており、第１イコライザ（プレイコライザ）２ａおよび第２イコライザ（ポストイコライザ）２ｂを含む。第１イコライザ２ａおよび第２イコライザ２ｂは、たとえば高域強調フィルタである。第１イコライザ２ａは、入力信号ＩＮの高域成分を、調整可能なゲインで増幅する。第２イコライザ２ｂは、第１イコライザ２ａの出力信号Ｓ１の高域成分を、調整可能な、もしくは固定のゲインで増幅する。ここでは、第２イコライザ２ｂは、第１イコライザ２ａと同様に可変ゲインを有するものとする。
【００６４】
ドライバ３は、第２イコライザ２ｂの出力信号Ｓ３を増幅し、出力信号ＯＵＴを生成する。
【００６５】
アンプ４は、第２イコライザ２ｂの出力信号Ｓ３を増幅する。フィードバック回路６は、第２イコライザ２ｂの出力信号Ｓ３およびアンプ４の出力信号Ｓ２を受け、これらにもとづいてイコライザブロック２のゲインをフィードバック制御する。フィードバック回路６は、第１ハイパスフィルタ８、第２ハイパスフィルタ１０、第１誤差増幅器１２を含む。
【００６６】
第１ハイパスフィルタ８および第２ハイパスフィルタ１０はそれぞれ、出力信号Ｓ１およびＳ２の高域成分を通過させ、低周波数成分を除去し、整流して出力する。第１誤差増幅器１２は、第１ハイパスフィルタ８および第２ハイパスフィルタ１０それぞれの出力信号Ｓ１’、Ｓ２’の誤差を増幅して誤差信号Ｓｅｒｒを生成し、当該誤差信号Ｓｅｒｒに応じて、少なくとも前段の第１イコライザ２ａのゲインを制御する。図５のアダプティブイコライザ回路１００において第１誤差増幅器１２は、誤差信号Ｓｅｒｒに基づいて第２イコライザ２ｂのゲインも制御する。
【００６７】
好ましくは、誤差信号Ｓｅｒｒに対する第１イコライザ２ａのゲインの感度αは、誤差信号Ｓｅｒｒに対する第２イコライザ２ｂのゲインの感度βよりも高く設定する。具体的には、α／βは、７／３から３／２の範囲に設定することが好ましい。
【００６８】
さらに第２イコライザ２ｂのゲインは、誤差信号Ｓｅｒｒに応じた成分と、誤差信号Ｓｅｒｒに依存しない固定成分を含む。
【００６９】
図６は、第２イコライザ２ｂの構成例を示す回路図である。第２イコライザ２ｂは、第１トランジスタＭ６、第２トランジスタＭ７、第１抵抗Ｒ６、第２抵抗Ｒ７、第３抵抗Ｒ８、第１バラクタＭ９、第２バラクタＭ１０、第１キャパシタＣ９、第２キャパシタＣ１０、第１電流源ＣＳ６、第２電流源ＣＳ７を含む。
【００７０】
第１トランジスタＭ６、第２トランジスタＭ７のゲートには差動信号が入力される。第１電流源ＣＳ６、第２電流源ＣＳ７は、第１トランジスタＭ６、第２トランジスタＭ７それぞれの第１端子（ソース）と接続され、定電流を供給する。
【００７１】
第１トランジスタＭ６の第１端子（ソース）と第２トランジスタＭ７の第１端子（ソース）の間には、インピーダンス素子として抵抗Ｒ８および第３トランジスタＭ８が設けられる。第３トランジスタＭ８のゲートには所定のバイアス電圧Ｓｂｉａｓが印加される。第２イコライザ２ｂは、抵抗Ｒ８および第３トランジスタＭ８の合成インピーダンスに応じた直流ゲインを有する。
【００７２】
第１抵抗Ｒ６は、第１トランジスタＭ６の第１端子（ソース）の他端である第２端子（ドレイン）と固定電圧端子（電源端子）の間に設けられる。同様に第２抵抗Ｒ７は、第２トランジスタＭ７の第２端子（ドレイン）と固定電圧端子の間に設けられる。
【００７３】
第１トランジスタＭ６のソースには、第１バラクタＭ９が接続される。第１バラクタＭ９は、そのドレインおよびソースに、誤差信号Ｓｅｒｒが印加され、そのゲートが第１トランジスタＭ６のソースと接続されたＮチャンネルＭＯＳＦＥＴであり、誤差信号Ｓｅｒｒに応じた容量値を有する。
【００７４】
同様に第２バラクタＭ１０は、そのドレインおよびソースに、誤差信号Ｓｅｒｒが印加され、そのゲートが第２トランジスタＭ７のソースと接続されたＮチャンネルＭＯＳＦＥＴであり、誤差信号Ｓｅｒｒに応じた容量値を有する。
【００７５】
第１トランジスタＭ６のソースと固定電圧端子（接地）間には、第１キャパシタＣ９が設けられ、第２トランジスタＭ７のソースと接地間には、第２キャパシタＣ１０が設けられる。
【００７６】
第２イコライザ２ｂは、第１トランジスタＭ６、第２トランジスタＭ７それぞれのドレインの電位を差動信号として出力する。
【００７７】
第２イコライザ２ｂのゲイン（イコライジング量）は、第１バラクタＭ９と第１キャパシタＣ９の合成容量および第２バラクタＭ１０と第２キャパシタＣ１０の合成容量で決定される。第１バラクタＭ９および第２バラクタＭ１０の容量値は、誤差信号Ｓｅｒｒに応じて変化し、第１キャパシタＣ９および第２キャパシタＣ１０の容量値はそれに依存せず一定値をとる。したがって、第２イコライザ２ｂのゲインは、誤差信号Ｓｅｒｒに応じて変化する成分と、誤差信号Ｓｅｒｒに依存しない成分からなることがわかる。
【００７８】
第１イコライザ２ａは、図６の第２イコライザ２ｂの構成から、第１キャパシタＣ９および第２キャパシタＣ１０を省略した構成とすることができる。
【００７９】
第１イコライザ２ａに設けられた第１バラクタＭ９、第２バラクタＭ１０の面積Ｓαは、第１イコライザ２ａの感度αを規定するパラメータであり、第２イコライザ２ｂに設けられた第１バラクタＭ９、第２バラクタＭ１０の面積Ｓβの比は、第２イコライザ２ｂの感度βを規定するパラメータとなる。
【００８０】
以上がアダプティブイコライザ回路１００の構成である。アダプティブイコライザ回路１００によれば、イコライザ２を２段構成とし、前段の第１イコライザ２ａの出力信号Ｓ１と、アンプ４の出力信号Ｓ２との比較によってイコライザブロック２のゲイン（イコライジング量）が制御される。２段目の第２イコライザ２ｂを設け、その特性を最適化することにより、アンプ４のゲインの周波数特性に起因する波形整形の精度の悪化を抑制、もしくは改善することができる。
【００８１】
アンプ４のゲインの帯域が十分でない場合、信号Ｓ２の広帯域成分は減衰してしまい、本来の出力信号Ｓ３とは異なる周波数特性を有することになろう。第１イコライザ２ａと第２イコライザ２ｂのゲインの比を最適化すると、具体的には、第２イコライザ２ｂのゲインを、アンプ４の高域成分の減衰率と近似させることにより、信号Ｓ１の周波数特性と、信号Ｓ２の周波数特性を近づけることができ、アンプ４による不要な減衰の影響を仮想的に排除することができるのである。
【００８２】
最後に、図５のアダプティブイコライザ回路１００のアプリケーションを説明する。図５のアダプティブイコライザ回路１００は、図４のＨＤＭＩセレクタ３００に好適に利用できる。
【００８３】
実施の形態にもとづき、特定の語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を離脱しない範囲において、多くの変形例や配置の変更が可能である。
【符号の説明】
【００８４】
１００…アダプティブイコライザ回路、２…イコライザ、２ａ…第１イコライザ、２ｂ…第２イコライザ、３…ドライバ、４…アンプ、６…フィードバック回路、８…第１ハイパスフィルタ、１０…第２ハイパスフィルタ、１２…第１誤差増幅器、１４…フィードバック回路、１６…第１ローパスフィルタ、１８…第２ローパスフィルタ、２０…第２誤差増幅器、Ｍ１…第１トランジスタ、Ｍ２…第２トランジスタ、Ｍ３…第３トランジスタ、Ｍ４…第４トランジスタ、Ｒ１…第１抵抗、Ｒ２…第２抵抗、Ｒ３…第３抵抗、Ｒ４…第４抵抗、Ｒａ…調整抵抗、ＣＳ１…テイル電流源、ＣＳ４…第４電流源、Ｍ６…第１トランジスタ、Ｍ７…第２トランジスタ、Ｍ８…第３トランジスタ、Ｒ６…第１抵抗、Ｒ７…第２抵抗、Ｒ８…第３抵抗。
【図１】
2010103974.tif 000003
【図２】
2010103974.tif 000004
【図３】
2010103974.tif 000005
【図４】
2010103974.tif 000006
【図５】
2010103974.tif 000007
【図６】
2010103974.tif 000008