(57)【要約】【課題】簡単な構成で表示欠陥を検査可能な表示装置を提供する。【解決手段】液晶パネル１は、ゲート線Ｇの一端側に設けられるゲートダミー画素１４Ｄｇと、ソース線Ｓの一端側に設けられるソースダミー画素１４Ｄｓと、ゲートダミー画素１４Ｄｇおよびソースダミー画素１４ＤｓにおけるダミーＴＦＴ１３Ｄｇ，１３Ｄｓに接続されて、その導通状態の切り替えを行うための制御信号を伝送するテストスイッチ線３１と、複数のゲート線Ｇのうち、互いに隣接しないゲート線Ｇに設けられるダミー画素電極１２Ｄｇに接続されて、ゲート線Ｇを２相以上に分割するテストゲート線３２と、複数のソース線Ｓのうち、互いに隣接しないソース線Ｓに設けられるダミー画素電極１２Ｄｓに接続されて、ソース線Ｓを２相以上に分割するテストソース線３３と、を具備した。【選択図】図１
2010066719.tif 000002
【特許請求の範囲】
【請求項１】
互いに対向する駆動基板および対向基板と、これらの駆動基板および対向基板の間に封入される電気光学材料と、前記駆動基板に設けられるとともに、互いに直交する複数のソース線および複数のゲート線と、前記複数のソース線および前記複数のゲート線との交差部近傍に設けられ、前記ソース線に出力された電荷を前記電気光学材料に印加する複数の画素電極と、前記ゲート線に接続され、前記ソース線および前記画素電極の間の導通状態を切り替えるスイッチング素子と、前記対向基板に設けられ、前記画素電極に接続される対向電極と、を備えた表示装置において、
前記ゲート線の一端側に設けられるとともに、前記ゲート線からの電荷を前記電気光学材料に印加するダミー画素電極、および前記ゲート線と前記ダミー画素電極とを接続して、これらの前記ゲート線と前記ダミー画素電極との間の導通状態を切り替えるゲートダミースイッチング素子を有するゲートダミー画素と、
前記ソース線の一端側に設けられるとともに、前記ソース線からの電荷を前記電気光学材料に印加するダミー画素電極、および前記ソース線と前記ダミー画素電極とを接続して、これらの前記ソース線と前記ダミー画素電極との間の導通状態を切り替えるソースダミースイッチング素子を有するソースダミー画素と、
前記ゲートダミースイッチング素子および前記ソースダミースイッチング素子に接続されて、導通状態の切り替えを制御する制御信号を前記ゲートダミースイッチング素子および前記ソースダミースイッチング素子に伝送するテストスイッチ線と、
複数のゲート線のうち、互いに隣接しない前記ゲート線に設けられる前記ゲートダミー画素の前記ダミー画素電極に接続されて、前記ゲート線を２相以上に分割する複数のテストゲート線と、
複数のソース線のうち、互いに隣接しない前記ソース線に設けられる前記ソースダミー画素の前記ダミー画素電極に接続されて、前記ソース線を２相以上に分割する複数のテストソース線と、
を具備したことを特徴とした表示装置。
【請求項２】
請求項１に記載の表示装置であって、
複数の前記ゲート線は、前記ゲートダミー画素が設けられる一端側とは反対側となる他端側において、前記対向電極に接続される共通ゲート線により結線され、
前記テストスイッチ線は、前記共通ゲート線に接続される
ことを特徴とした表示装置。
【請求項３】
請求項１または請求項２に記載の表示装置であって、
前記ソースダミー画素は、前記ソース線の配線方向に沿って、複数段設けられ、
各テストソース線は、前記ゲート線の配線方向に沿って配置されて、同一段に設けられる前記ソースダミー画素の前記ダミー画素電極に接続されるとともに、異なる相のテストソース線では、それぞれ異なる段の前記ソースダミー画素の前記ダミー画素電極に接続される
ことを特徴とした表示装置。
【請求項４】
請求項１または請求項２に記載の表示装置であって、
前記ソースダミー画素は、前記ソース線の一端側に、前記ソース線の配線方向に沿って、少なくとも１段以上設けられ、
各テストソース線は、ゲート線の配線方向に沿って配置されて、同一段に設けられる前記ソースダミー画素の前記ダミー画素電極に接続されるとともに、全ての前記テストソース線が同一段に配置される
ことを特徴とした表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像を表示させる表示装置に関する。
【背景技術】
【０００２】
従来、液晶パネルなどの表示装置において、表示異常を検査する検査装置および検査方法が知られている（例えば、特許文献１参照）。
【０００３】
この特許文献１に記載のものは、複数のソース線およびゲート線が配線された液晶表示装置の検査装置に関するものである。この検査装置では、液晶表示装置の表示範囲の外部に、３本のソース側検査配線、２本のゲート側検査配線、検査用ゲート配線、および蓄積要領専用検査配線が引き出し形成され、これらの検査用配線に所定の電圧を印加することで、液晶表示装置における画素欠陥の検査を実施している。
【０００４】
【特許文献１】特開２００３−１５７０５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、上記特許文献１のような検査装置では、液晶表示装置の外側に各検査用配線を配線する必要がある。しかしながら、近年、液晶表示装置の高解像度化が進み、ソース線やゲート線の数もより多くなっている。したがって、これらのソース線やゲート線に対して、パネル検査端子である各検査用配線を接続するためには、専用の検査回路を設ける必要があり、構成が煩雑になるという問題がある。
【０００６】
本発明は、上記のような問題に鑑みて、簡単な構成で表示欠陥を検査可能な表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の表示装置は、互いに対向する駆動基板および対向基板と、これらの駆動基板および対向基板の間に封入される電気光学材料と、前記駆動基板に設けられるとともに、互いに直交する複数のソース線および複数のゲート線と、前記複数のソース線および前記複数のゲート線との交差部近傍に設けられ、前記ソース線に出力された電荷を前記電気光学材料に印加する複数の画素電極と、前記ゲート線に接続され、前記ソース線および前記画素電極の間の導通状態を切り替えるスイッチング素子と、前記対向基板に設けられ、前記画素電極に接続される対向電極と、を備えた表示装置において、前記ゲート線の一端側に設けられるとともに、前記ゲート線からの電荷を前記電気光学材料に印加するダミー画素電極、および前記ゲート線と前記ダミー画素電極とを接続して、これらの前記ゲート線と前記ダミー画素電極との間の導通状態を切り替えるゲートダミースイッチング素子を有するゲートダミー画素と、前記ソース線の一端側に設けられるとともに、前記ソース線からの電荷を前記電気光学材料に印加するダミー画素電極、および前記ソース線と前記ダミー画素電極とを接続して、これらの前記ソース線と前記ダミー画素電極との間の導通状態を切り替えるソースダミースイッチング素子を有するソースダミー画素と、前記ゲートダミースイッチング素子および前記ソースダミースイッチング素子に接続されて、導通状態の切り替えを制御する制御信号を前記ゲートダミースイッチング素子および前記ソースダミースイッチング素子に伝送するテストスイッチ線と、複数のゲート線のうち、互いに隣接しない前記ゲート線に設けられる前記ゲートダミー画素の前記ダミー画素電極に接続されて、前記ゲート線を２相以上に分割する複数のテストゲート線と、複数のソース線のうち、互いに隣接しない前記ソース線に設けられる前記ソースダミー画素の前記ダミー画素電極に接続されて、前記ソース線を２相以上に分割する複数のテストソース線と、を具備したことを特徴とする。
【０００８】
この発明では、表示装置における表示領域外に設けられるゲートダミー画素およびソースダミー画素を利用して、検査用の回路を形成している。ここで、これらのダミー画素（ゲートダミー画素およびソースダミー画素）は、一般的には、表示装置における表示領域の各表示画素が静電気により損傷することを防止するために形成されるものである。本発明では、これらのダミー画素を検査用の回路としても利用することで、表示装置内に検査用の専用回路の形成を不要にすることができるものである。
すなわち、本発明では、ダミー画素を構成する各ダミースイッチング素子（ゲートダミースイッチング素子、ソースダミースイッチング素子）を、テストスイッチ線に接続する。また、互いに隣接しないゲート線に設けられるゲートダミー画素、互いに隣接しないソース線に設けられるソースダミー画素をそれぞれテストゲート線、テストソース線により結線して、複数相に分割する。
これにより、テストスイッチ線にオン信号を出力することで各ダミースイッチング素子を導通状態にし、所定のテストゲート線およびテストソース線に、順次テスト用の駆動電荷を出力することで、表示装置の各表示画素における表示欠陥検出を実施することができる。また、上述したように、ダミー画素をテスト用の回路として利用するため、検査用の専用回路が不要となり、構成を簡単にできるとともに、検査時においても、各ゲート線および各ソース線に対してそれぞれテスト電圧を印加することなく、テストゲート線およびテストソース線に所定のテスト電圧を印加するだけでよいため、容易に表示装置における表示欠陥の検出も実施することができる。
【０００９】
また、本発明の表示装置では、複数の前記ゲート線は、前記ゲートダミー画素が設けられる一端側とは反対側となる他端側において、前記対向電極に接続される共通ゲート線により結線され、前記テストスイッチ線は、前記共通ゲート線に接続されることが好ましい。
【００１０】
この発明によれば、対向電極に接続される共通ゲート線にテストスイッチ線が接続されている。このような構成では、表示装置をモジュールに組み込む際に、テストスイッチ線にスイッチオフ用の電圧を印加する必要がなく、テストスイッチ線の先端に設けられるテストスイッチ電極をオープン状態にしたまま、表示装置をモジュールに組み込むことができる。
すなわち、例えば上述した特許文献１に記載のような装置では、液晶表示装置の検査を実施するための回路内において、各検査用スイッチング素子のオン／オフを制御する電圧を印加するための検査用ゲート配線が設けられている。しかしながら、この液晶表示装置をモジュールに組み込む際には、この検査用ゲート配線に各検査用スイッチング素子が導通しない電位（オフ電圧）を印加し続ける必要がある。このような場合では、各検査用スイッチング素子に印加する電極に異常があった場合などでは、検査用ゲート配線に正常にオフ電圧が印加されず、表示装置が正常に動作しないなどの装置に対する信頼性の問題がある。
これに対して、本願発明では、テストスイッチ線は、各ゲート線の他端部が結線されて、対向電極にも接続される共通ゲート線に接続されている。つまり、表示装置を駆動させる際には、通常、複数のゲート線を１本ずつ順次駆動させて、各表示画素に電荷を保持させ、画像信号に対応した画像を表示させる。したがって、１つのゲート線にオン電圧（例えば＋１５Ｖ）が印加された状態でも、他のゲート線には、オフ電圧（例えば０Ｖ）が印加された状態となり、共通ゲート線の電位では限りなくオフ電圧に近い電位となる。したがって、共通ゲート線に接続されるテストスイッチ線から、各ゲートダミースイッチング素子および各ソースダミースイッチング素子にもオフ電圧に近い電圧が印加されることとなり、各ダミースイッチング素子がオフ状態となる。したがって、テストスイッチ電極にオフ電圧を印加する必要がなく、オープン状態とするだけで、容易に、各ダミースイッチング素子を確実にオフ状態にする構成が得られる。また、モジュール側にテストスイッチ電極にオフ電圧を印加するための端子が不要となる。以上により、モジュールの構成も簡単にすることができ、かつ表示装置の信頼性を向上させることができる。
【００１１】
そして、本発明の表示装置では、前記ソースダミー画素は、前記ソース線の配線方向に沿って、複数段設けられ、各テストソース線は、前記ゲート線の配線方向に沿って配置されて、同一段に設けられる前記ソースダミー画素の前記ダミー画素電極に接続されるとともに、異なる相のテストソース線では、それぞれ異なる段の前記ソースダミー画素の前記ダミー画素電極に接続されることが好ましい。
【００１２】
この発明によれば、ソースダミー画素が表示領域から複数段に亘って形成されており、このうち、各テストソース線は、それぞれ異なる段のソースダミー画素に接続されている。例えば、表示領域外に、ソースダミー画素の列が３段設けられている表示装置において、テストソース線として、各ソース線を、赤色画素用のソース線を結線したＲテストソース線、緑色画素用のソース線を結線したＧテストソース線、青色画素用のソース線を結線したＢテストソース線の３相に分割した場合では、次のように接続する。すなわち、Ｒテストソース線を表示領域に最も近い段に配置される所定のソースダミー画素（赤色画素用のソース線に接続されるソースダミー画素）に接続し、Ｇテストソース線を表示領域から２番目に近い段に配置される所定のソースダミー画素（緑色画素用のソース線に接続されるソースダミー画素）に接続し、Ｂテストソース線を表示領域から３番目に近い段に配置される所定のソースダミー画素（青色画素用のソース線に接続されるソースダミー画素）に接続する。
このような配線では、各テストソース線が、異なる段にばらけるため、各テストソース線が一部に集中して配置されることがなく、配線パターンの形成が容易になる。
【００１３】
また、本発明の表示装置では、前記ソースダミー画素は、前記ソース線の一端側に、前記ソース線の配線方向に沿って、少なくとも１段以上設けられ、各テストソース線は、ゲート線の配線方向に沿って配置されて、同一段に設けられる前記ソースダミー画素の前記ダミー画素電極に接続されるとともに、全ての前記テストソース線が同一段に配置される構成としてもよい。
【００１４】
この発明では、各テストソース線が例えば表示領域に最も近い段に設けられる。例えば、上述の例と同様に、テストソース線として、各ソース線を、赤色画素用のソース線を結線したＲテストソース線、緑色画素用のソース線を結線したＧテストソース線、青色画素用のソース線を結線したＢテストソース線の３相に分割した場合では、次のように接続する。すなわち、Ｒテストソース線を表示領域に最も近い段に配置される赤色画素用のソース線に接続されるソースダミー画素に接続し、Ｇテストソース線を表示領域に最も近い段に配置される緑色画素用のソース線に接続されるソースダミー画素に接続し、Ｂテストソース線を表示領域に最も近い段に配置される青色画素用のソース線に接続されるソースダミー画素に接続する。このような配線では、一部に複数のテストソース線が集中して配線されるが、ソースダミー画素が１段設けられるだけでよく、部品点数の減少を図ることができる。
【発明を実施するための最良の形態】
【００１５】
［第一の実施の形態］
以下、本発明の第一の実施の形態に係る表示装置としての液晶パネルについて、図面に基づいて説明する。
図１は、本発明の第一の実施の形態に係る液晶パネルの回路構成を示す図である。
【００１６】
〔液晶パネルの構成〕
図１において、１は、表示装置としての液晶パネル（液晶ＴＦＴ（Thin Film Transistor）パネル）であり、この液晶パネル１は、基本色として例えば赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）を混色してカラー画像を表示させる装置である。なお、本実施の形態では、電気光学材料である液晶としてアモルファスシリコンが用いられるアモルファスＴＦＴパネルを例示するが、例えば、ＬＴＰＳ-ＴＦＴパネル（Low-Temperature Poly-Silicon TFT：低温ポリシリコンTFT液晶パネル)、ＨＴＰＳ-ＴＦＴパネル（High Temperature Poly-Sillicon TFT：高温ポリシリコンTFT液晶パネル）など、液晶としてポリシリコンが用いられるＴＦＴであってもよい。また、表示装置として液晶パネル１を例示したが、これに限定されず、例えば電気光学材料としてジアミンやアントラセンなどの有機物が採用されたＯＬＥＤパネル（Organic Light Emitting Diode：有機ＥＬ）などの表示装置にも利用できる。
【００１７】
この液晶パネル１は、詳細な図面は省略するが、筐体内に対向配置された一対の透明基板（駆動基板および対向基板）と、これらの透明基板間を複数の領域に分割するスペーサと、を備え、これらの一対の透明基板およびスペーサにて囲われる領域に画素（表示画素１１およびダミー画素１４）が形成されている。ここで、液晶パネル１では、列方向に沿って単一の基本色（Ｒ、Ｇ、Ｂ）を発色する表示画素１１が配列され、行方向に沿ってこれらの表示画素１１がＲ，Ｇ，Ｂの配列順で繰り返し配列されている。そして、この液晶パネル１は、画像を表示させる表示領域２、この表示領域２の外周部に形成されるリングトランジスタ回路３、ゲートダミー領域４Ａ、およびソースダミー領域４Ｂを備えている。
【００１８】
駆動基板には、互いに直交する複数のゲート線Ｇ（Ｇ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５…）およびソース線Ｓ（Ｓ１，Ｓ２，Ｓ３，Ｓ４…）が配設されている。
【００１９】
各ゲート線Ｇは、表示領域２の各表示画素１１の横方向（行方向）に略沿って配線されている。これらのゲート線Ｇは、ゲートダミー領域４Ａ側の一端部に、ゲート接続端子２１を備えており、これらのゲート接続端子２１は、液晶パネル１を例えば液晶テレビジョンやプロジェクタなどのモジュールに組み込んだ際、液晶パネル１を駆動するドライバに設けられるゲート電極に接続される。
また、各ゲート線Ｇのゲート接続端子が設けられる一端側とは反対側のリングトランジスタ回路３に位置する他端側には、リングトランジスタ２５が接続されている。そして、各ゲート線Ｇは、このリングトランジスタ２５を介して共通ゲート線２２に接続されている。すなわち、全ゲート線Ｇは、他端側において共通ゲート線２２により結線されている。この共通ゲート線２２は、リングトランジスタ２５を介して、対向基板に設けられる対向電極Ｖｃｏｍに接続される。
【００２０】
各ソース線Ｓは、表示領域２の各表示画素の縦方向（列方向）に略沿って配線されている。ここで、列方向に略沿って赤色の基本色の表示画素１１を接続するソース線Ｓを赤色ソース線Ｓｒ、緑色の基本色の表示画素１１を接続するソース線Ｓを緑色ソース線Ｓｇ、青色の基本色の表示画素１１を接続するソース線Ｓを青色ソース線Ｓｂと称する。
また、各ソース線Ｓは、ソースダミー領域４Ｂ側の一端部に、ソース接続端子２３を備えており、これらのソース接続端子２３は、液晶パネル１を例えば液晶テレビジョンやプロジェクタなどのモジュールに組み込んだ際、液晶パネル１を駆動するドライバに設けられるソース電極に接続される。
また、各ソース線Ｓのソース接続端子が設けられる一端側とは反対側のリングトランジスタ回路３に位置する他端側には、ゲート線Ｇと同様に、リングトランジスタ２５が接続されている。そして、各ソース線Ｓは、このリングトランジスタ２５を介して共通ソース線２４に接続され、この共通ソース線２４は、リングトランジスタ２５を介して、対向基板に設けられる対向電極Ｖｃｏｍに接続される。
【００２１】
ここで、リングトランジスタ回路３における、ゲート線Ｇやソース線Ｓに設けられるリングトランジスタ２５は、回路に発生する静電気を除去して静電保護処理をするとともに、ゲート線Ｇやソース線Ｓを流れる電流量を一定に維持する。これにより、ゲート線Ｇやソース線Ｓへの過度の電流通過が抑えられ、消費電力の低減が可能となる。
また、リングトランジスタ２５は、このリングトランジスタ２５を挟む接続部の電位差が大きいほど電流を通過させ、電位差が小さい場合には、電流をほぼ通過させない特性がある。従って、液晶パネル１をモジュールに組み込んだ際に、共通ゲート線２２や共通ソース線２４から表示領域２側に電流が逆流することがない。
【００２２】
そして、液晶パネル１の表示領域２では、ゲート線Ｇおよびソース線Ｓの各交差部近傍に、表示画素１１を構成する電気光学材料としての液晶が封入される液晶セルＣｍａｉｎに電圧を印加する画素電極１２が形成されている。これらの画素電極１２は、例えばＩＴＯ（Idium Tin Oxide）膜などにより形成されている。
また、駆動基板には、それぞれのソース線Ｓと、それぞれの画素電極１２とを接続し、ゲート線Ｇに出力された電圧に応じて画素電極１２への電圧の印加状態を切り替えるスイッチング素子としてのＴＦＴ（Thin Film Transistor）１３が設けられている。これらＴＦＴ１３は、ゲート線Ｇに接続されるゲートと、ソース線Ｓに接続されるソースと、画素電極１２に接続されるドレインとを備えている。
【００２３】
そして、ＴＦＴ１３は、ゲートにゲート線Ｇを介して、液晶パネル１を駆動する図示しないドライバからオン電圧（例えば＋１５Ｖ）が印加されると、オン状態（ソース−ドレイン間がローインピーダンスの状態）となり、ソース−ドレイン間の電流の導通が許容される。この状態では、ソース線Ｓを介して、ドライバや検査装置から映像信号がソースに印加されると、この映像信号に係る電荷がソース−ドレイン間を導通し、ドレインに接続される画素電極１２に印加される。
一方、ゲートにゲート線Ｇを介してドライバからオフ電圧（例えば−１０Ｖ）が印加されると、ＴＦＴ１３はオフ状態（ソース−ドレイン間がハイインピーダンスの状態）となり、ソース−ドレイン間の電流の導通が規制される。したがって、ソースに接続されたソース線Ｓに映像信号に係る電荷が印加されたとしても、電流がソース−ドレイン間を導通せず、画素電極１２への電荷の印加が規制される。
【００２４】
画素電極１２は、液晶セルＣｍａｉｎに接続されるとともに、保持キャパシタＣｋ０に接続されている。この保持キャパシタＣｋ０は、液晶パネル１の駆動に必要な電圧の振幅を低く抑え、液晶パネル１の省電力化およびフリッカ防止を図るためのものである。これら液晶セルＣｍａｉｎおよび保持キャパシタＣｋ０は、画素電極１２だけでなく、対向基板の対向電極に接続されている。そして、これらの液晶セルＣｍａｉｎおよび保持キャパシタＣｋ０には、ソース線ＳからＴＦＴ１３を介して画素電極１２に印加された電圧と、対向電極に印加された電圧との電位差に相当する電荷が書き込まれ、保持される。
【００２５】
そして、前記した各表示画素１１は、ＴＦＴ１３、画素電極１２、液晶セルＣｍａｉｎおよび保持キャパシタＣｋ０により構成され、これら全ての表示画素１１により液晶パネル１の表示領域２が構成されている。
【００２６】
また、液晶パネル１のゲートダミー領域４Ａには、各ゲート線Ｇの一端側にゲートダミー画素１４Ｄｇが形成され、液晶パネル１のソースダミー領域４Ｂには、各ソース線Ｓの一端側にソースダミー画素１４Ｄｓが形成されている。
【００２７】
ゲートダミー画素１４Ｄｇは、液晶セルＣｍａｉｎと、液晶セルＣｍａｉｎに電荷を印加するダミー画素電極１２Ｄｇと、ゲート線Ｇおよびダミー画素電極１２Ｄｇを接続するゲートダミースイッチング素子としてのゲートダミーＴＦＴ１３Ｄｇが設けられている。これらゲートダミーＴＦＴ１３Ｄｇは、ソースにゲート線Ｇが接続され、ドレインにダミー画素電極１２Ｄｇが接続され、ゲートに後述するテストスイッチ線３１が接続されている。
【００２８】
また、ゲートダミー表示領域２では、複数のゲート線Ｇを互いに隣り合わないゲート線Ｇ同士で複数相（本実施の形態では２相）に分割され、テストゲート線３２で結線されている。具体的には、テストゲート線３２は、互いに隣り合わないゲート線ＧにゲートダミーＴＦＴ１３Ｄｇを介して接続されるダミー画素電極１２Ｄｇ同士を結線する。例えば、奇数番目に配列されるゲート線Ｇ（Ｇ１，Ｇ３，Ｇ５…Ｇ（２ｎ＋１））のダミー画素電極１２Ｄｇ同士を、テストゲート線３２（２ｎ＋１）で結線し、偶数番目に配列されるゲート線Ｇ（Ｇ２，Ｇ４，Ｇ６…Ｇ（２ｎ））のダミー画素電極１２Ｄｇ同士を、テストゲート線３２（２ｎ）で結線する。また、これらのテストゲート線３２は、テストゲート端子ＴＰgateを備えており、液晶パネル１における表示欠陥の検査時において、このテストゲート端子ＴＰgateに所定のテスト電圧が印加される。
【００２９】
ソースダミー画素１４Ｄｓは、ゲートダミー画素１４Ｄｇと略同様に、液晶セルＣｍａｉｎと、液晶セルＣｍａｉｎに電荷を印加するダミー画素電極１２Ｄｓと、ソース線Ｓおよびダミー画素電極１２Ｄｓを接続するソースダミースイッチング素子としてのソースダミーＴＦＴ１３Ｄｓが設けられている。これらソースダミーＴＦＴ１３Ｄｓは、ソースにソース線Ｓが接続され、ドレインにダミー画素電極１２Ｄｓが接続され、ゲートに後述するテストスイッチ線３１が接続されている。また、ソースダミー画素１４Ｄｓは、ソース線Ｓの一端側に、複数段（例えば、本実施の形態では３段）設けられている。
【００３０】
また、ソースダミー表示領域２では、複数のソース線Ｓが互いにに隣り合わないソース線Ｓ同士で分割され、テストソース線３３で結線される。具体的には、テストソース線３３は、互いに隣り合わないソース線ＳのソースダミーＴＦＴ１３Ｄｓのドレインに接続されるダミー画素電極１２Ｄｓ同士を結線する。この時、テストソース線３３は、ゲート線Ｇの配線方向に沿って配線される。また、上述したように、ソースダミー画素１４Ｄｓは、ソース線Ｓに沿って複数段設けられ、テストソース線３３は、同一段内の所定のダミー画素電極１２Ｄｓ同士を結線する。また、各テストソース線３３は、それぞれ互いに異なる段のソースダミー画素１４Ｄｓに沿って、これらのソースダミー画素１４Ｄｓ間に配線される。
例えば、本実施の形態では、各ソース線Ｓを、赤色ソース線Ｓｒ、緑色ソース線Ｓｇ、および青色ソース線Ｓｂの３相に分割する。具体的には、赤色ソース線Ｓｒに接続されるソースダミー画素１４Ｄｓのうち、表示領域２に最も近い１段目のソースダミー画素１４Ｄｓのダミー画素電極１２Ｄｓ同士を、赤色テストソース線３３ｒで結線する。また、緑色ソース線Ｓｇに接続されるソースダミー画素１４Ｄｓのうち、表示領域２から２番目に近い２段目のソースダミー画素１４Ｄｓのダミー画素電極１２Ｄｓ同士を、緑色テストソース線３３ｇで結線する。また、青色ソース線Ｓｂに接続されるソースダミー画素１４Ｄｓのうち、表示領域２に最も遠い３段目のソースダミー画素１４Ｄｓのダミー画素電極１２Ｄｓ同士を、青色テストソース線３３ｂで結線する。なお、本実施の形態では、各ソース線Ｓを３相に分割する構成であるため、ソースダミー画素１４Ｄｓを３段設ける構成としたが、これに限定されず、４段以上のソースダミー画素１４Ｄｓが設けられる構成などとしてもよい。
これらのテストソース線３３は、テストソース端子ＴＰｓを備えており、液晶パネル１における表示欠陥の検査時において、このテストソース端子ＴＰｓに所定のテスト電圧が印加される。
【００３１】
各ゲートダミーＴＦＴ１３Ｄｇ、各ソースダミーＴＦＴ１３Ｄｓのゲートに接続されるテストスイッチ線３１は、図１に示すように、一端部にテストスイッチ端子３１１が設けられており、パネル検査時において、このテストスイッチ端子３１１から、各ダミーＴＦＴ１３Ｄｇ，１３Ｄｓのスイッチングを制御する制御信号、すなわちソース−ドレイン間が導通可能な状態にするオン電圧、またはソース−ドレイン間が非導通な状態にするオフ電圧が出力される。
【００３２】
また、このテストスイッチ線３１は、共通ゲート線２２に接続されている。これにより、液晶パネル１をモジュールに組み込んだ際に、テストスイッチ端子３１１にオフ電圧を印加する構成が不要となる。
つまり、液晶パネル１をモジュールに組み込んで液晶パネル１を駆動させる際には、複数のゲート線Ｇのうち、いずれか１本にオン電圧（＋１５Ｖ）を印加し、その他のゲート線Ｇにオフ電圧（−１０Ｖ）を印加することで、オン電圧が印加されるゲート線Ｇ上の所定表示画素１１の液晶セルＣｍａｉｎに電荷を充電する。そして、各ゲート線Ｇに対して順次オン電圧を印加していくことで、各表示画素１１を順次充電され、映像信号に応じた画像が表示領域２上に表示される。ここで、液晶パネル１内には、例えばＱＶＧＡ（Quarter Video Graphics Array）の解像度（３２０×２４０ピクセル）の場合であっても、２４０本のゲート線Ｇと、９６０本のソース線Ｓが配置されることになる。したがって、２４０本のゲート線Ｇのうち、いずれか１本が＋１５Ｖのオン電圧を印加された場合でも、他のゲート線Ｇに−１０Ｖのオフ電圧が印加されるため、共通ゲート線２２もオフ電圧である「−１０Ｖ」の電位となる。ここで、テストスイッチ線３１は、この共通ゲート線２２に接続されているため、このテストスイッチ線３１の電位も「−１０Ｖ」となり、テストスイッチ端子３１１がオープンの状態であった場合でも、各ダミーＴＦＴ１３Ｄｇ，１３Ｄｓにはオフ電圧が印加され、ソース−ドレイン間が非導通となるオフ状態となる。
【００３３】
〔検査装置の構成〕
次に上述したような液晶パネル１の表示画素１１を検査する検査装置について説明する。
図２は、液晶パネル１を検査する検査装置の概略構成を示す図である。
図２において、検査装置１００は、液晶パネル１のテストソース線３３、テストゲート線３２、およびテストスイッチ線３１の端部に設けられるテストソース端子ＴＰｓ、テストゲート端子ＴＰgate、およびテストスイッチ端子３１１に接続される端子部１１０を備えている。
また、検査装置１００は、液晶パネル１の検査を実施する検査制御部１２０を備えている。この検査制御部１２０は、図２に示すように、検査駆動手段１２１と、電流測定手段１２２と、欠陥検出手段１２３とを有している。
【００３４】
検査駆動手段１２１は、端子部１１０に接続されるテストソース端子ＴＰｓ、テストゲート端子ＴＰgate、およびテストスイッチ端子３１１に所定の電圧を印加して、検査状態を切り替える。
具体的には、検査駆動手段１２１は、テストスイッチ端子３１１にオン電圧を印加し、各ダミーＴＦＴ１３Ｄｇ，１３Ｄｓをオン状態にする。
そして、検査駆動手段１２１は、２つのテストゲート端子ＴＰgate、および３つのテストソース端子ＴＰｓに順次テスト電圧を印加して、液晶パネル１内の表示画素１１を充電する。
【００３５】
電流測定手段１２２は、各テストソース端子ＴＰｓから流れる電流を測定する。例えば緑色用および青色用の表示画素１１が充電された状態では、赤色テストソース端子ＴＰｓｒに流れる電流を検出する。
【００３６】
欠陥検出手段１２３は、電流測定手段１２２により測定された電流値に基づいて、液晶パネル１にリーク欠陥があるか否かを判断する。
【００３７】
〔液晶パネルの検査方法〕
次に上述した液晶パネル１を検査装置１００を用いて検査する検査方法について説明する。
図３は、液晶パネル１の検査処理におけるフローチャートである。
【００３８】
液晶パネル１の検査処理では、まず、液晶パネル１を検査装置１００に設置し、テストスイッチ端子３１１、テストゲート端子ＴＰgate、およびテストソース端子ＴＰｓをそれぞれ検査装置１００の所定の端子部１１０に接続する。
そして、検査装置１００の検査駆動手段１２１は、テストスイッチ端子３１１に対してオン電圧（例えば＋１５Ｖ）を印加する（ステップＳ１０１）。これにより、各ゲートダミーＴＦＴ１３Ｄｇおよび各ソースダミーＴＦＴ１３Ｄｓがオン状態となり、ソース−ドレイン間の導通が許容される状態となる。
【００３９】
次に、検査駆動手段１２１は、テストゲート端子ＴＰgate（２ｎ＋１）にオン電圧（例えば＋１５Ｖ）を印加し、奇数番目に配列されるゲート線Ｇ（２ｎ＋１）に接続されるゲートダミーＴＦＴ１３Ｄｇをオン状態とし、テストゲート端子ＴＰgate（２ｎ）にオフ電圧（例えば−１０Ｖ）を印加し、偶数番目に配列されるゲート線Ｇ（２ｎ）に接続されるゲートダミーＴＦＴ１３Ｄｇをオフ状態とする（ステップＳ１０２：ゲート１駆動状態）。
【００４０】
そして、このゲート１駆動状態を維持したまま、検査駆動手段１２１は、緑色テストソース端子ＴＰｓｇおよび青色テストソース端子ＴＰｓｂにオン電圧（例えば＋３Ｖ）を印加する。そして、この時、電流測定手段１２２は、赤色テストソース端子ＴＰｓｒから流れる電流値Ａｒ１を測定する（ステップＳ１０３）。
【００４１】
次に、検査駆動手段１２１は、ゲート１駆動状態を維持して、赤色テストソース端子ＴＰｓｒおよび青色テストソース端子ＴＰｓｂにオン電圧（例えば＋３Ｖ）を印加する。そして、電流測定手段１２２は、緑色テストソース端子ＴＰｓｇから流れる電流値Ａｇ１を測定する（ステップＳ１０４）。
【００４２】
さらに、検査駆動手段１２１は、ゲート１駆動状態を維持して、赤色テストソース端子ＴＰｓｒおよび緑色テストソース端子ＴＰｓｇにオン電圧（例えば＋３Ｖ）を印加する。そして、電流測定手段１２２は、青色テストソース端子ＴＰｓｂから流れる電流値Ａｂ１を測定する（ステップＳ１０５）。
【００４３】
その後、検査駆動手段１２１は、テストゲート端子ＴＰgate（２ｎ＋１）にオフ電圧（例えば−１０Ｖ）を印加し、奇数番目に配列されるゲート線Ｇ（２ｎ＋１）に接続されるゲートダミーＴＦＴ１３Ｄｇをオフ状態とし、テストゲート端子ＴＰgate（２ｎ）にオン電圧（例えば＋１５Ｖ）を印加し、偶数番目に配列されるゲート線Ｇ（２ｎ）に接続されるゲートダミーＴＦＴ１３Ｄｇをオン状態とする（ステップＳ１０６：ゲート２駆動状態）。
【００４４】
この後、ステップＳ１０３ないしステップＳ１０５の動作と略同様の処理を実施する。すなわち、検査駆動手段１２１は、ゲート２駆動状態を維持して、緑色テストソース端子ＴＰｓｇおよび青色テストソース端子ＴＰｓｂにオン電圧（例えば＋３Ｖ）を印加し、電流測定手段１２２は、赤色テストソース端子ＴＰｓｒから流れる電流値Ａｒ２を測定する（ステップＳ１０７）。また、検査駆動手段１２１は、ゲート２駆動状態を維持して、赤色テストソース端子ＴＰｓｒおよび青色テストソース端子ＴＰｓｂにオン電圧（例えば＋３Ｖ）を印加し、電流測定手段１２２は、緑色テストソース端子ＴＰｓｇから流れる電流値Ａｇ２を測定する（ステップＳ１０８）。さらに、検査駆動手段１２１は、ゲート２駆動状態を維持して、赤色テストソース端子ＴＰｓｒおよび緑色テストソース端子ＴＰｓｇにオン電圧（例えば＋３Ｖ）を印加し、電流測定手段１２２は、青色テストソース端子ＴＰｓｂから流れる電流値Ａｂ２を測定する（ステップＳ１０９）。
【００４５】
そして、欠陥検出手段１２３は、ステップＳ１０３〜Ｓ１０５、およびステップＳ１０７〜Ｓ１０９により得られた各電流値に基づいて、欠陥検出処理を実施する（ステップＳ１１０）。
具体手には、欠陥検出手段１２３は、各テストソース端子ＴＰｓｒにて得られた電流値の差分値、すなわち、Ａｒ１およびＡｒ２の差分値、Ａｇ１およびＡｇ２の差分値、Ａｂ１およびＡｂ２の差分値を演算する。そして、欠陥検出手段１２３はこれらの差分値が所定の閾値以上であるか否かを判断し、所定の閾値以上である場合は、液晶パネル１にリーク欠陥があると判断し、閾値より小さい場合は、液晶パネル１にリーク欠陥がないと判断する。
【００４６】
〔第一の実施の形態の作用効果〕
上述したように、上記第一の実施の形態の液晶パネル１は、表示領域２の外部にゲートダミー画素１４Ｄｇおよびソースダミー画素１４Ｄｓが設けられ、これらのゲートダミー画素１４Ｄｇおよびソースダミー画素１４Ｄｓを構成するゲートダミーＴＦＴ１３ＤｇおよびソースダミーＴＦＴ１３Ｄｓのゲートがそれぞれテストスイッチ線３１により接続されている。また、奇数番目のゲート線Ｇ（２ｎ＋１）に接続されるダミー画素電極１２Ｄｇ同士、偶数番目のゲート線Ｇ（２ｎ）に接続されるダミー画素電極１２Ｄｇ同士には、それぞれテストゲート線３２が接続されている。さらに、赤色ソース線Ｓｒに接続されるダミー画素電極１２Ｄｓには、赤色テストソース線３３ｒが接続され、緑色ソース線Ｓｇに接続されるダミー画素電極１２Ｄｓには、緑色テストソース線３３ｇが接続され、青色ソース線Ｓｂに接続されるダミー画素電極１２Ｄｓには、青色テストソース線３３ｂが接続されている。
このため、テストスイッチ端子３１１にオン電圧を印加することで、これらのゲートダミーＴＦＴ１３ＤｇおよびソースダミーＴＦＴ１３Ｄｓをオン状態にすることができ、これらのダミーＴＦＴ１３Ｄｇ，１３Ｄｓを介して、テストゲート端子ＴＰgateおよびテストソース端子からテスト電圧を各ゲート線Ｇ、各ソース線Ｓに印加することができる。したがって、液晶パネル１や検査装置１００は複雑な専用の検査回路を設けることなく、静電保護用に設けられるダミー画素１４Ｄｇ，１４Ｄｓを検査用回路として活用することができ、液晶パネル１の検査回路に係る構成を簡単にできる。また、テストスイッチ端子３１１、２つのテストゲート端子ＴＰgate、および３つのテストソース端子ＴＰｓに対して所定の電圧を印加するだけで液晶パネル１の欠陥検査を実施することができるため、検査時において、例えば各ゲート線Ｇや各ソース線Ｓをプローブ等により結線する必要がなく、容易に液晶パネル１の検査を実施することができる。
【００４７】
また、テストスイッチ線３１は、ゲート線Ｇの他端部を結線する共通ゲート線２２に接続されている。
このため、液晶パネル１を液晶テレビジョンやプロジェクタなどのモジュールに組み付けた場合に、各ゲート線Ｇおよび各ソース線Ｓ、および対向電極Ｖｃｏｍをドライバに接続するだけでよく、テストスイッチ端子３１１、テストゲート端子ＴＰgate、およびテストソース端子ＴＰｓをオープンの状態、すなわち、どの端子にも接続しない状態とすることができる。すなわち、液晶パネル１の通常駆動時において、共通ゲート線２２の電位がオフ電圧に近い電位となり、この共通ゲート線２２のオフ電圧が各ダミーＴＦＴ１３Ｄｇ，１３Ｄｓに印加されてオフ状態となるため、各ダミーＴＦＴ１３Ｄｇ，１３Ｄｓをオフ状態に維持するオン電圧をテストスイッチ端子３１１に印加する必要がない。したがって、テストスイッチ端子３１１に対してオフ電圧を印加し続ける構成に比べて、安定した液晶パネル１の駆動を実現でき、機器信頼性を向上させることができる。また、上記のように、液晶パネル１の通常駆動時には、ダミーＴＦＴ１３Ｄｇ，１３Ｄｓが確実にオフ状態となるため、テストゲート端子ＴＰgateやテストソース端子ＴＰｓに電圧を印加する制御を不用にできる。
【００４８】
また、各ゲート線Ｇと共通ゲート線２２との間には、それぞれリングトランジスタ２５が設けられている。したがって、駆動電圧が印加されるゲート線Ｇと共通ゲート線２２との間では、電位差が大きくなるため、この駆動電圧が印加されるゲート線Ｇから共通ゲート線２２に電流が流れるが、他のオフ電圧が印加されるゲート線Ｇと共通ゲート線２２との電位差はほぼ０となり、電流が流れない。したがって、共通ゲート線２２から、オフ電圧が印加されるゲート線Ｇに電流が流れることがなく、安定した液晶パネル１の駆動を実現できる。
【００４９】
さらに、液晶パネル１では、赤色ソース線Ｓｒに接続されるソースダミー画素１４Ｄｓのうち、表示領域２に最も近い１段目のソースダミー画素１４Ｄｓのダミー画素電極１２Ｄｓ同士を、赤色テストソース線３３ｒで結線している。また、緑色ソース線Ｓｇに接続されるソースダミー画素１４Ｄｓのうち、表示領域２から２番目に近い２段目のソースダミー画素１４Ｄｓのダミー画素電極１２Ｄｓ同士を、緑色テストソース線３３ｇで結線している。また、青色ソース線Ｓｂに接続されるソースダミー画素１４Ｄｓのうち、表示領域２から最も遠い３段目のソースダミー画素１４Ｄｓのダミー画素電極１２Ｄｓ同士を、青色テストソース線３３ｂで結線している。
このため、ゲート線Ｇに平行して配線されるテストソース線３３が一部に集中して配置されることがなく、多段にばらけさせて配置することができる。したがって、液晶パネル１の配線を形成する製造工程において、ダミー画素間の狭い位置に複数のテストソース線３３を形成することなく、容易にテストソース線３３を形成することができる。
【００５０】
〔第二の実施の形態〕
次に、本発明の第二の実施の形態について、図面に基づいて説明する。
図４は、第二の実施の形態の液晶パネルの概略構成を示す回路図である。第二の実施の形態の説明にあたり、第一の実施の形態を同一の構成については同符号を付し、その説明を省略する。
【００５１】
第二の実施の形態の液晶パネル１Ａは、上記第一の実施の形態と略同様の構成を有するものであるが、テストソース線３３の配線位置が異なる。
すなわち、第二の実施の形態の液晶パネル１Ａは、第一の実施の形態の液晶パネル１と同様に、表示領域２、リングトランジスタ回路３、ゲートダミー領域４Ａ、およびソースダミー領域４Ｂを有する。
そして、液晶パネル１Ａのソースダミー領域４Ｂでは、表示領域２に最も近接するソースダミー画素１４Ｄｓに赤色テストソース線３３ｒ、緑色テストソース線３３ｇ、および青色テストソース線３３ｂが接続されている。すなわち、表示領域２に最も近い１段目のソースダミー画素１４Ｄｓのダミー画素電極１２Ｄｓのうち、赤色ソース線Ｓｒに接続されるダミー画素電極１２Ｄｓ同士を赤色テストソース線３３により接続し、緑色ソース線Ｓｇに接続されるダミー画素電極１２Ｄｓ同士を緑色テストソース線３３により接続し、青色ソース線Ｓｂに接続されるダミー画素電極１２Ｄｓ同士を青色テストソース線３３により接続している。
【００５２】
〔第二の実施の形態の作用効果〕
上述したような第二の実施の形態の液晶パネル１Ａでは、表示領域２に最も近接するソースダミー画素１４Ｄｓに各テストソース線３３が接続されている。このため、ソースダミー画素１４Ｄｓがソース線Ｓに沿って一段だけ配置される構成であればよく、ソースダミー領域４Ｂが狭い液晶パネル１に対しても、簡単な構成の検査回路を組み入れることができる。
【００５３】
〔他の実施の形態〕
なお、本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
【００５４】
例えば、上記実施の形態では、ゲート線Ｇを２相に分割し、これらの２相のゲート線Ｇに対してそれぞれテストゲート線３２を接続する構成としたが、これに限定されず、例えば３相以上のゲート線Ｇに分割し、それぞれの相に対してテストゲート線３２を接続する構成としてもよい。同様に、ソース線ＳをＲＧＢの３相に分割して、それぞれの相に対してテストソース線３３を接続する構成としたが、４相以上に分割する構成としてもよく、２相に分割してそれぞれにテストソース線３３を接続する構成としてもよい。
【００５５】
また、ゲートダミー領域４Ａにおいて、ゲートダミー画素１４Ｄｇがゲート線Ｇに沿って１段のみ形成される構成としたが、ソースダミー画素１４Ｄｓと同様に複数段に形成される構成としてもよい。
【００５６】
その他、本発明の実施の際の具体的な構造および手順は、本発明の目的を達成できる範囲で他の構造などに適宜変更できる。
【図面の簡単な説明】
【００５７】
【図１】本発明の第一の実施の形態に係る液晶パネルの回路構成を示す図である。
【図２】液晶パネルを検査する検査装置の概略構成を示す図である。
【図３】液晶パネルの検査処理におけるフローチャートである。
【図４】第二の実施の形態の液晶パネルの概略構成を示す回路図である。
【符号の説明】
【００５８】
１…表示装置としての液晶パネル、１２…画素電極、１２Ｄｇ…ダミー画素電極、１２Ｄｓ…ダミー画素電極、１３…ＴＦＴ、１３Ｄｇ…ゲートダミーＴＦＴ、１３Ｄｓ…ソースダミーＴＦＴ、１４…ダミー画素、１４Ｄｇ…ゲートダミー画素、１４Ｄｓ…ソースダミー画素、２２…共通ゲート線、３１…テストスイッチ線、３２…テストゲート線、３３…テストソース線、Ｃｍａｉｎ…電気光学材料としての液晶が封入される液晶セル、Ｇ…ゲート線、Ｓ…ソース線。
【図１】
2010066719.tif 000003
【図２】
2010066719.tif 000004
【図３】
2010066719.tif 000005
【図４】
2010066719.tif 000006