(57)【要約】【課題】電極上の基板の電圧変化を効果的に抑制し，基板へ入射するイオンの入射エネルギの変動を抑えた基板処理装置および基板処理方法を得る。【解決手段】基板処理装置は，処理対象である基板を主面に保持する第１の電極と，第１の電極に対向する第２の電極と，第１の電極に対して周波数が４０ＭＨｚ以上のＲＦ電圧を印加するＲＦ電源と，ＲＦ電圧に重畳して，時間に対応して電圧が低下するパルス電圧を第１の電極へ印加するパルス電圧印加部と，を具備する。【選択図】図７
2010103465.tif 000002
【特許請求の範囲】
【請求項１】
チャンバと，
前記チャンバ内に配置され，処理対象である基板を主面に保持する第１の電極と，
前記第１の電極に対向して前記チャンバ内に配置された第２の電極と，
前記第１の電極に対して周波数が４０ＭＨｚ以上のＲＦ電圧を印加するＲＦ電源と，
前記ＲＦ電圧に重畳して，時間に対応して電圧が低下するパルス電圧を前記第１の電極へ印加するパルス電圧印加部と，
を具備することを特徴とする基板処理装置。
【請求項２】
前記パルス電圧印加部は，
周期的に変化する電圧を出力する電源と，
前記電源から出力される電圧を所定の間隔で前記第１の電極へ印加する第１の切替部と，を有する
ことを特徴とする請求項１に記載の基板処理装置。
【請求項３】
前記パルス電圧印加部は，
互いに異なる電圧を出力する複数の電源と，
前記電源から出力される電圧を所定の間隔で切り替えて前記第１の電極へ印加する第２の切替部と，を有する
ことを特徴とする請求項１に記載の基板処理装置。
【請求項４】
前記パルス電圧印加部は，
前記第１の電極の電圧を測定する電圧測定部またはプラズマ状態を測定するプラズマ測定部と，
前記電圧測定部またはプラズマ測定部の測定結果に応じて，前記第２の切替部へ前記電源から出力される電圧の切り替えを指示する切替指示部と，を有する
ことを特徴とする請求項３に記載の基板処理装置。
【請求項５】
前記プラズマ状態は，プラズマの電子密度または電子温度であることを特徴とする請求項４に記載の基板処理装置。
【請求項６】
チャンバと，
前記チャンバ内に配置され，処理対象である基板を主面に保持する第１の電極と，
前記第１の電極に対向して前記チャンバ内に配置された第２の電極と，
前記第１の電極に対して周波数が４０ＭＨｚ以上のＲＦ電圧を印加するＲＦ電源と，
パルス電圧を前記ＲＦ電圧に重畳して前記第１の電極へ印加するパルス電圧印加部と，
前記第１の電極と前記パルス電圧印加部との間に介在し，前記第１の電極に対して直列に接続された可変容量コンデンサと，
前記第１の電極の電圧を測定する電圧測定部またはプラズマの電子密度を測定するプラズマ測定部と，
前記電圧測定部またはプラズマ測定部の測定結果に応じて，前記可変容量コンデンサの電荷容量を変化させる制御部と，
を具備することを特徴とする基板処理装置。
【請求項７】
チャンバと，
前記チャンバ内に配置され，処理対象である基板を主面に保持する第１の電極と，
前記第１の電極に対向して前記チャンバ内に配置された第２の電極と，
前記第１の電極に対して周波数が４０ＭＨｚ以上のＲＦ電圧を印加するＲＦ電源と，
休止時間ｔ１，周波数ω１で繰り返される，Ｎ１個のパルス状波形を含むパルス群波形の第１の期間と，パルス状波形を含まず，かつこの休止時間ｔ１より長い休止時間ｔ２の第２の期間と，が繰り返される電圧波形を，前記ＲＦ電圧に重畳して前記第１の電極へ印加するパルス電圧印加部と，
を具備することを特徴とする基板処理装置。
【請求項８】
前記第１の電極の電圧を測定する電圧測定部またはプラズマ電子密度を測定するプラズマ測定部と，
前記電圧測定部またはプラズマ測定部の測定結果に応じて，前記個数Ｎ１，周波数ω１，休止時間ｔ１，ｔ２の少なくともいずれかを制御する制御部，
をさらに具備することを特徴とする請求項７記載の基板処理装置。
【請求項９】
前記休止時間ｔ１は，次の式で表される
ことを特徴とする請求項７または８記載の基板処理装置。
ｔ１＜  １／ωｐ［秒］
ωｐ（＝ｅ２Ｎ０／ε０ｍｉ）１／２：プラズマイオン周波数
ｅ：電子素量
ε０：真空の誘電率
ｍｉ：イオンの質量
Ｎ０：プラズマの密度
【請求項１０】
チャンバと，
前記チャンバ内に配置され，処理対象である基板を主面に保持する第１の電極と，
前記第１の電極に対向して前記チャンバ内に配置された第２の電極と，
前記第１の電極に対して周波数が４０ＭＨｚ以上のＲＦ電圧を印加するＲＦ電源と，
前記ＲＦ電圧に重畳して，前記第１の電極へパルス電圧を印加するパルス電圧印加部と，
前記パルス電圧印加部内，あるいは前記パルス電圧印加部から前記第１の電極の間に設けられる可変抵抗と，
前記可変抵抗の抵抗値Ｒを制御する制御部と，
を具備することを特徴とする基板処理装置。
【請求項１１】
１パルス内または１パルス群における前記第１の電極上に保持された基板の電圧変化が５０ボルト以下であることを特徴とする請求項１乃至１０のいずれか１項に記載の基板処理装置。
【請求項１２】
チャンバ内に配置された電極上に処理対象である基板を保持するステップと，
前記第１の電極に対して周波数が４０ＭＨｚ以上のＲＦ電圧を印加するステップと，
前記ＲＦ電圧に重畳して，時間に対応して電圧が低下するパルス電圧を前記第１の電極へ印加するステップと，
を具備することを特徴とする基板処理方法。
【請求項１３】
チャンバ内に配置された電極上に処理対象である基板を保持するステップと，
前記第１の電極に対して周波数が４０ＭＨｚ以上のＲＦ電圧を印加するステップと，
休止時間ｔ１，周波数ω１で繰り返される，Ｎ１個のパルス状波形を含むパルス群波形の第１の期間と，パルス状波形を含まず，かつこの休止時間ｔ１より長い休止時間ｔ２の第２の期間と，が繰り返される電圧波形を，前記ＲＦ電圧に重畳して前記第１の電極へ印加するステップと，
を具備することを特徴とする基板処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，プラズマを用いた平行平板型の基板処理装置および基板処理方法に関する。
【背景技術】
【０００２】
平行平板型の基板処理装置では，互いに平行に配置された上部電極と下部電極を具備し，この上部電極または下部電極にＲＦ（高周波）を印加してプラズマを発生させ，このプラズマにより，下部電極上に置かれた基板（Wafer）を処理している。
そして，プラズマ密度およびプラズマから基板への入射するイオンの平均エネルギＶｄｃを制御するため，下部電極にＲＦ（高周波）およびパルス負電圧を重畳して印加する方法が提案されている。この方法では，ＲＦによりプラズマ密度を制御し，負電圧パルスによりイオンの平均エネルギＶｄｃを制御している（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−８５２８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし，近年の基板の大口径化およびプラズマの高密度化により，単位時間当たりに基板へ入射するイオン数が増えている。このイオンは正に帯電しているため，下部電極へ印加された負電圧が打ち消される。このため，下部電極上に保持された基板の電圧が変化し，この基板へ入射するイオンの入射エネルギの変動が大きくなる。
上記に鑑み，本発明は，電極上の基板の電圧変化を効果的に抑制し，基板へ入射するイオンの入射エネルギの変動を抑えた基板処理装置および基板処理方法を得ることを目的とする。
【課題を解決するための手段】
【０００５】
本発明の一態様に係る基板処理装置は，チャンバと，チャンバ内に配置され，処理対象である基板を主面に保持する第１の電極と，第１の電極に対向してチャンバ内に配置された第２の電極と，第１の電極に対して周波数が４０ＭＨｚ以上のＲＦ電圧を印加するＲＦ電源と，ＲＦ電圧に重畳して，時間に対応して電圧が低下するパルス電圧を第１の電極へ印加するパルス電圧印加部と，を具備する。
【０００６】
本発明の一態様に係る基板処理方法は，チャンバ内に配置された電極上に処理対象である基板を保持するステップと，第１の電極に対して周波数が４０ＭＨｚ以上のＲＦ電圧を印加するステップと，ＲＦ電圧に重畳して，時間に対応して電圧が低下するパルス電圧を第１の電極へ印加するステップと，を具備する。
【発明の効果】
【０００７】
本発明によれば，電極上の基板の電圧変化を効果的に抑制し，基板へ入射するイオンの入射エネルギの変動を抑えた基板処理装置および基板処理方法を得ることができる。
【図面の簡単な説明】
【０００８】
【図１】従来の基板処理装置の概略構成図である。
【図２】下部電極に重畳される電圧の概略波形図である。
【図３】ウェハの電圧上昇を説明するための図である。
【図４】ウェハの電圧と時間との概略関係を表した図である。
【図５】シミュレーション結果の一例を示した図である。
【図６】窒化シリコン膜とＳｉＯＣ膜の選択比および窒化シリコン膜のエロージョンの関係を示した図である。
【図７】第１の実施形態に係る基板処理装置の概略構成図である。
【図８】第１の実施形態に係るパルス印加部の詳細構成図である。
【図９】下部電極に重畳される電圧の概略波形図である。
【図１０】シミュレーション結果の一例を示した図である。
【図１１】第１の実施形態の変形例で下部電極へ印加される電圧の波形図である。
【図１２】第１の実施形態の変形例で下部電極へ印加される電圧の波形図である。
【図１３】第２の実施形態に係る基板処理装置の概略構成図である。
【図１４】パルス印加部の詳細構成図である。
【図１５】下部電極に重畳される電圧の概略波形図である。
【図１６】シミュレーション結果の一例を示した図である。
【図１７】第３の実施形態に係る基板処理装置の概略構成図である。
【図１８】第３の実施形態の変形例に係る基板処理装置の概略構成図である。
【図１９】第４の実施形態に係る基板処理装置の概略構成図である。
【図２０】第４の実施形態の変形例に係る基板処理装置の概略構成図である。
【図２１】第５の実施形態に係る基板処理装置の概略構成図である。
【図２２】下部電極に重畳される電圧の概略波形図である。
【図２３】シミュレーション結果の一例を示した図である。
【図２４】第６の実施形態に係る基板処理装置の概略構成図である。
【図２５】可変抵抗部の詳細構成図である。
【発明を実施するための形態】
【０００９】
（基板処理装置の構成）
図１は，従来の基板処理装置１の概略構成図である。図２は，下部電極１６に重畳される電圧の概略波形図である。図２では，縦軸に電圧（Voltage）を，横軸に時間（μｓ）を表わしている。ここでは，従来の基板処理装置として平行平板型のＲＩＥ（Reactive Ion Etching）装置について述べる。
【００１０】
ウェハ（Wafer）１５は，この実施形態に係る基板処理装置１の処理対象である。エッチングチャンバ１１は，ウェハ１５の処理に必要な環境を保持する。プロセスガス導入管１２は，ウェハ１５の処理に必要なプロセスガスを導入する。
【００１１】
下部電極１６は，ウェハ１５を保持するための静電チャックを具備する。上部電極１３は，下部電極１６の上部に対向して設けられ，その一端が接地されている。この上部電極１３と下部電極１６は，平行平板電極を形成する。
【００１２】
プラズマ１４は，下部電極１６に印加されたＲＦにより発生する。このプラズマ１４を形成するイオンは，図１中の矢印の向き，すなわちウェハ１５に入射する。この基板処理装置１では，プラズマ１４を利用して，ウェハ１５をエッチング処理する。
【００１３】
排気口１７は，図示しない圧力調整バルブ，排気ポンプに接続されている。エッチングチャンバ１１内の気体は，排気口１７から排気され，エッチングチャンバ１１内の圧力が一定に保たれる。ＲＦ電源１９は，下部電極１６へ印加するＲＦを発生する。整合器１８は，ＲＦ電源１９とプラズマ１４とのインピーダンスを整合する。
【００１４】
ＤＣパルス電源２１は，図２に示す波形の電圧（ＤＣパルス（Pulse））をＬＰＦ（Low Pass Filter）２０へ入力する。図２に示すように，従来の基板処理装置１では，１パルス内において電圧が変化しない矩形波状の電圧を下部電極１６へ印加している。ＬＰＦ２０は，ＤＣパルス電源２１から入力される電圧波形から低周波成分のみを下部電極１６へ入力する。
【００１５】
（基板処理装置の動作）
初めに，真空引きされ所定の圧力に達したエッチングチャンバ１１内に，図示しない搬送機構によりウェハ１５が搬送される。次に，下部電極１６が具備する静電チャックにより，下部電極１６上にウェハ１５が保持される。
【００１６】
次に，プロセスガス導入管１２からウェハ１５の処理に必要なプロセスガスが導入される。このとき，エッチングチャンバ１１内に導入されたプロセスガスは，図示しない圧力調整バルブと排気ポンプにより排気口１７から所定の速度で排気される。この結果，エッチングチャンバ１１内の圧力は一定に保たれる。
【００１７】
次に，ＲＦ電源１９からＲＦが整合器１８を介して下部電極１６へ印加される。また，ＤＣパルス電源２１から図２に示すパルス電圧がＲＦに重畳して下部電極１６へ印加される。
【００１８】
そして，ＲＦ電源１９からのＲＦ電力によりプラズマ密度を制御し，ＤＣパルス電源２１からの負電圧により，ウェハ１５へ入射するイオンの平均エネルギＶｄｃを制御して下部電極１６上に保持されたウェハ１５をエッチング処理する。
【００１９】
（処理中におけるウェハの電圧変化）
図３は，ウェハ１５の電圧変化を説明するための図である。なお，図１で説明したものと同一の構成に同一の符号を付して重複した説明を省略する。図４は，ウェハ１５の電圧変化と時間との概略関係を表した図である。図４では，縦軸に電圧（Voltage）を表わしている。また，横軸に時間（μｓ）を表わしている。なお図４では，縦軸方向上側に向かって電圧が低下する（負電圧が増加する）。
【００２０】
図３に示すように，プラズマ１４を形成するイオンは正に帯電している。このイオンは負電圧を印加された下部電極１６上のウェハ１５へ入射する。
【００２１】
先に述べたように，近年，ウェハ１５が大口径化しており，また，プラズマ１４が高密度化されていることから，単位時間当たりにウェハ１５へ入射するイオン数が増えている。このイオンにより下部電極１６を介してウェハ１５へ印加された負電圧が打ち消され，図４に示すように時間と共にウェハ１５の電圧が上昇する。
【００２２】
図５は，図２に示した波形の電圧を印加した場合におけるウェハ１５および下部電極１６の電圧の変化をシミュレーションした図である。図５では，縦軸に電圧（Voltage）を，横軸に時間（μｓ）を表わしている。
【００２３】
シミュレーションは，プラズマ１４をコンデンサ，電流源，ダイオードから構成される２つのシースと抵抗でモデル化し，プラズマシミュレータ（G.Chen,L.L.Raja,J.Appl.Phys.96,6073(2004)）を用いてプラズマ密度，電子温度，カソードシース静電容量，アノード静電容量を算出した。
【００２４】
以下に算出条件を示す。
Ｗａｆｅｒ径：３００ｍｍ
上部電極１３と下部電極１６との距離：５０ｍｍ
下部電極１６の静電チャック容量：１０ｎＦ
負電圧パルスの周波数：２００ｋＨｚ
エッチングチャンバ１１内圧力：４０ｍＴｏｒｒ（約５．３Ｐａ）
ＲＦ周波数／電力：１００ＭＨｚ／１０００Ｗ
【００２５】
以下に算出結果を示す。
プラズマ密度：１×１０１７個／ｍ３
電子温度：３．０ｅＶ
カソードシース静電容量：２８０ｐＦ
アノード静電容量：１４ｎＦ
【００２６】
次に，回路シミュレータ（PSpice）を用いて，印加した負電圧のウェハ１５の電圧変化を解析した。
【００２７】
実線１０１は，下部電極１６での電圧である。破線１０２は，ＬＰＦ２０を介して下部電極１６へ印加される電圧である。図３，４で説明したように，プラズマ１４から正に帯電したイオンがウェハ１５へ入射する。このため，破線１０２に示すような１パルス内における電圧が一定の電圧を下部電極１６へ印加した場合，実線１０１に示すように時間と共にウェハ１５の電圧が上昇し，最終的には，１パルス内で約２５０ボルト（Voltage）電圧が上昇する。
【００２８】
このように，下部電極１６にＲＦおよびパルス負電圧を重畳して印加する従来の基板処理装置１では，ウェハ１５の電圧が変化するため，ウェハ１５の処理中に入射するイオンの入射エネルギの変動が大きくなっていた。また，イオンの入射エネルギの変動が大きいためにウェハ１５の加工精度が悪化していた。
【００２９】
ここで，１パルス内におけるウェハ１５の電圧変化は，以下の式（１），（２）で示される。
Ｖ（ｔ）＝Ｖｐｕｌｓｅ（ｔ）
＋｛Ｚ・ｅ・Ｓ・Ｂ・Ｎｏ・（ｋ・Ｔｅ／ｍｉ）１／２／Ｃ｝・ｔｐｕｌｓｅ                                                …  式（１）
ｔｐｕｌｓｅ＝Ｄｕｔｙ／ωｐｕｌｓｅ          …  式（２）
【００３０】
Ｖ(t)はウェハ１５の電圧の時間変化である。Ｖpulseはパルス電源２１から印加される電圧の時間変化である。Ｓは下部電極１６の面積である。ＢはBohm定数である。Ｎ０はプラズマ１４の密度(電子密度)である。ｋはボルツマン定数である。Ｔｅは電子温度である。ｍｉはプラズマ１４を形成するイオンの質量である。ｅは電子素量である。Ｚはイオン価数である。Ｃは下部電極１６が具備する静電チャック及び静電チャックを含む電気回路の合成静電容量である。ｔpulseはＤＣパルスの印加時間である。Dutyはパルスの印加デューティー比である。ωpulseはパルス周波数である。
【００３１】
式（１）からウェハ１５における電圧上昇を抑制するには以下の対策（１）〜（３）が有効であることがわかる。
（１）Ｖpulseの値を時間経過に伴い降下させる。
（２）静電チャック及び静電チャックを含む電気回路の合成静電容量Ｃを大きくする。
（３）パルスの周波数を上げる，もしくはDuty比を下げる（１パルスの時間を短くする）。
【００３２】
ここで，高周波のパルス電源を作成することは技術的に難しく，またプロセス特性が変化することが考えられる。このため対策（３）をとる場合，Duty比を下げることが現実的である。
【００３３】
また，一般にＬｏｗ−Ｋ材を微細加工する場合のプロセスウィンド（Process Window）の幅は非常に狭いことから，ウェハ１５の電圧変化は５０Ｖ以下に抑制することが好ましい。以下，その理由を説明する。
【００３４】
図６は，マスクとしてのＳｉ３Ｎ４膜（以下，窒化シリコン膜と称す）およびＳｉＯＣ膜（以下，Ｌｏｗ−Ｋ（低誘電性）膜と称す）をエッチング処理時した場合の窒化シリコン膜とＬｏｗ−Ｋ膜との選択比および窒化シリコン膜のエロージョン（Erosion）とをウェハ１５のバイアス電圧との関係で示した図である。
【００３５】
なお，エロージョンとは，パターンの肩削れのことであり，エッチング後のマスク上面寸法／エッチング前のマスク上面寸法で表される。一般には，この値が０．７より小さくなると下地が露出する。このため，エロージョンを０．７以上にしてウェハ１５を処理する必要がある。
【００３６】
図６の実線１０３は，窒化シリコン膜のエロージョンを表わしている。破線１０４は，窒化シリコン膜とＬｏｗ−Ｋ膜との選択比を表わしている。また，左縦軸に窒化シリコン膜のエロージョンを，右縦軸に窒化シリコン膜とＬｏｗ−Ｋ膜との選択比を，横軸にバイアス電圧を示した。
【００３７】
実線１０３に示すように，窒化シリコン膜のエロージョンは，バイアス電圧が−２００Ｖまではほとんど発生しないが，−２００Ｖ以下になると急激にその値が減少する。そしてバイアス電圧が−３００Ｖになるとエロージョンの値が許容限界である０．７以下となる。
【００３８】
また，破線１０４に示すように，窒化シリコン膜とＬｏｗ−Ｋ膜との選択比は，バイアス電圧が−４００Ｖから−２５０Ｖの間では略一定値をとるが，−２５０Ｖより高いか−４００Ｖより低いバイアス電圧では，窒化シリコン膜とＬｏｗ−Ｋ膜との選択比が小さくなる。
【００３９】
以上のように，Ｌｏｗ−Ｋ膜をエッチング処理する場合，バイアス電圧が−２５０Ｖ以下であれば窒化シリコン膜とＬｏｗ−Ｋ膜との選択比は十分に大きくなるが，バイアス電圧が−３００Ｖ以下ではエロージョンが許容限界である０．７以下となる。このため，上述したようにバイアス電圧の変化を５０Ｖ程度以下に制御することが好ましい。
以下，ウェハ１５の電圧変化を効果的に抑制するための実施形態について説明する。
【００４０】
（第１の実施形態）
図７は，本発明の一つの実施形態に係る基板処理装置２の概略構成図である。図８は，パルス印加部の詳細構成図である。図９は，下部電極１６に重畳される電圧の概略波形図である。図９では，縦軸に電圧（Voltage）を，横軸に時間（μｓ）を表わしている。
【００４１】
鋸波電源３２は，図９の波線１０６で示される鋸歯波形の電圧をスイッチング回路（第１の切替部）３１へ出力する。また，鋸波電源３２は，同期信号をゲートトリガ３３へ入力する。同期信号は，図９の波線１０６で示される鋸歯波形の任意のポイント，例えば鋸歯波形の最も電圧の低いポイントまたは最も電圧の高いポイント毎にゲートトリガ３３へ入力される。
【００４２】
ゲートトリガ３３は，鋸波電源３２から入力される同期信号に従い，スイッチング回路３１へＯＮ／ＯＦＦのスイッチングを行うための信号を入力する。具体的には，鋸波電源３２から同期信号を受け取ると所定の間隔でＯＮ信号およびＯＦＦ信号を入力する。
【００４３】
スイッチング回路（第１の切替部）３１は，ゲートトリガ３３から入力される信号に従い，鋸波電源３２から入力される電圧のＬＰＦ２０への入力のＯＮ／ＯＦＦのスイッチングを行う。具体的には，ゲートトリガ３３からＯＮ信号を受け取ると鋸波電源３２とのスイッチを接続して，ＬＰＦ２０へ電圧を入力する。また，ゲートトリガ３３からＯＦＦ信号を受け取ると鋸波電源３２とのスイッチを切断して，ＬＰＦ２０への電圧の入力を遮断し，接地する。
この結果，図９の実線１０５で表される波形電圧がＬＰＦ２０へ入力される。
【００４４】
また，ＲＦ電源１９は，整合器１８を介して４０ＭＨｚ以上のＲＦを下部電極１６へ印加する。その他の構成要素については，図１で説明しているため，共通する構成要素については，同一の符号を付して重複説明を省略する。なお，スイッチング回路３１，鋸波電源３２およびゲートトリガ３３からパルス電圧印加部が構成される。
【００４５】
図１０は，図９の実線１０５に示す波形の電圧を下部電極１６へ印加した場合のウェハ１５の電圧の変化をシミュレーションした図である。図１０では，縦軸に電圧（Voltage）を，横軸に時間（μｓ）を表わしている。なお，シミュレーション条件，方法については，図５で説明した条件，方法と同様である。
【００４６】
実線１０７は，ウェハ１５での電圧である。破線１０８は，ＬＰＦ２０を介して下部電極１６へ印加される電圧である。破線１０８は，プラズマ１４からイオンが入射することによるウェハ１５の電圧上昇を打ち消すため，１パルス内において電圧が約２５０ボルト（Voltage）降下する波形電圧を下部電極１６へ入力する。
【００４７】
以上のように，この第１の実施形態に係る基板処理装置２では，鋸歯形状の波形電圧を出力する鋸波電源３２と，鋸波電源３２から入力される同期信号に従い，スイッチング回路３１へＯＮ／ＯＦＦのスイッチングを行うための信号を入力するゲートトリガ３３と，ゲートトリガ３３からの信号に従い鋸波電源３２から入力される電圧のＯＮ／ＯＦＦを切り替えるスイッチング回路３１とを具備した。そして，図９の実線１０５に示すように１パルス内の電圧が時間に対応して低下（負電圧が増加）するパルス電圧を下部電極１６へ印加する。
【００４８】
このため，下部電極１６上に保持されたウェハ１５の電圧変化を効果的に抑制でき，ウェハ１５での電圧変化を５０Ｖ以下に抑えることができる。また，ウェハ１５の処理中における下部電極１６の電圧変化を抑制できるので，ウェハ１５へ入射するイオンの入射エネルギの変動を抑えることができる。また，ウェハ１５へ入射するイオンの入射エネルギの変動が抑えられるので，ウェハ１５の加工精度が良好となる。
【００４９】
（第１の実施形態の変形例）
図１１，１２は，この第１の実施形態の変形例で下部電極１６へ印加される電圧の波形図である。第１の実施形態では，図９で説明したように鋸波電源３２から出力された鋸歯形状の波形電圧を，スイッチング回路３１により切り出して１パルス内の電圧が時間に対応して低下するパルス電圧を下部電極１６へ印加した。
【００５０】
しかし，エッチング処理中のウェハ１５の電圧変化を５０Ｖ以下に抑えることができれば，必ずしも鋸歯形状の波形電圧を用いる必要はない。そこで，図１１の破線で示すような三角波または図１２の破線で示すような正弦波をスイッチング回路により切り出して，図１１または図１２の実線で示したように１パルス内の電圧が時間に対応して低下するパルス電圧を下部電極１６へ印加してもよい。また，図示していないが，式（１）で説明したように１パルスの時間を短くしても良い。この場合でも，第１の実施形態と同じ効果が得られる。
また，次のようにして，同期をとることもできる。即ち，鋸波電源３２及びスイッチング回路（第１の切替部）３１に，同期をとった所定のタイミングでゲートトリガ４３から信号を入力する。
【００５１】
（第２の実施形態）
図１３は，第２の実施形態に係る基板処理装置３の概略構成図である。図１４は，パルス印加部の詳細構成図である。図１５は，下部電極１６に重畳される電圧の概略波形図である。図１５では，縦軸に電圧（Voltage）を，横軸に時間（μｓ）を表わしている。
【００５２】
ＤＣ電源４２ａから４２ｆは，互いに異なる負電圧をスイッチング回路４１へ入力する。ゲートトリガ４３は，スイッチング回路４１へＤＣ電源４２ａから４２ｆのスイッチングを行うための信号を入力する。スイッチング回路（第２の切替部）４１は，ＤＣ電源４２ａから４２ｆにそれぞれ対応するスイッチ４１ａから４１ｆを具備する。
【００５３】
スイッチ４１ａから４１ｆは，ゲートトリガ４３から入力される信号に従いＯＮ／ＯＦＦを切り替える。具体的には，ゲートトリガ４３からＯＮ信号を受け取るとスイッチ４１ａから４１ｆを接続してＬＰＦ２０へ電圧を入力する。また，ゲートトリガ４３からＯＦＦ信号を受け取るとスイッチ４１ａから４１ｆを切断してＬＰＦ２０への電圧の入力を遮断する。なお，スイッチ４１ａから４１ｆの制御は個別に行われる。
【００５４】
その他の構成要素については，図１で説明しているため，共通する構成要素については，同一の符号を付して重複説明を省略する。なお，スイッチング回路４１，ＤＣ電源４２ａから４２ｆおよびゲートトリガ４３からパルス電圧印加部が構成される。
【００５５】
この第２の実施形態では，図１５の実線で表される電圧波形を得るため，以下に説明する制御を行う。なお，１パルス内における電圧上昇が２５０Ｖ，１パルスの時間が３６μｓであるとする。
【００５６】
ＤＣ電源４２ａは−５００Ｖを出力する。ＤＣ電源４２ｂは−５５０Ｖを出力する。ＤＣ電源４２ｃは，−６００Ｖを出力する。ＤＣ電源４２ｄは−６５０Ｖを出力する。ＤＣ電源４２ｅは−７００Ｖを出力する。ＤＣ電源４２ｆは，−７５０Ｖを出力する。
【００５７】
ゲートトリガ４３は，６μｓ毎に信号をスイッチング回路４１へ入力する。スイッチング回路４１は，ゲートトリガ４３からの信号に従い，ＤＣ電源４２ａ乃至４２ｆから入力される電圧を切り替えてＬＰＦ２０を介して下部電極１６へ印加する。
【００５８】
図１６は，図１５に示した波形の電圧を下部電極１６へ印加した場合におけるウェハ１５の電圧変化をシミュレーションした図である。図１６では，縦軸に電圧（Voltage）を表わしている。また，横軸に時間（μｓ）を表わしている。なお，シミュレーション条件，方法は，図５で説明した条件，方法と同様である。
【００５９】
実線１０９は，ウェハ１５での電圧の波形である。破線１１０は，下部電極１６へ印加される電圧の波形である。ゲートトリガ４３およびスイッチング回路４１により，ＤＣ電源４２ａから４２ｆから出力される負電圧を一定間隔で切り替えている。このため，破線１１０に示すように下部電極１６へ印加される電圧は，−５００Ｖ，−５５０Ｖ，−６００Ｖ，−６５０Ｖ，−７００Ｖ，−７５０Ｖと段階的に変化する。
【００６０】
その結果，１パルス内におけるウェハ１５の電圧の変化を，実線１０９に示すように約５０Ｖ程度に抑制できる。なお，ＤＣ電源の数は６個に限られず変更可能である。
【００６１】
以上のように，この第２の実施形態に係る基板処理装置３では，互いに異なる負電圧を出力する複数のＤＣ電源４２ａから４２ｆと，この複数のＤＣ電源から出力される電圧を選択して下部電極１６へ印加するスイッチング回路４１とを具備している。そして，１パルス内において段階的に電圧が低下する波形の電圧を下部電極１６へ印加している。
【００６２】
このため，下部電極１６上に保持されたウェハ１５の電圧変化を効果的に抑制でき，ウェハ１５での電圧変化を５０Ｖ以下に抑えることができる。その他の効果は第１の実施形態と同じである。
【００６３】
なお，ユーザによる入力を受け付ける入力受付部をさらに具備し，例えばレシピ上において，ＤＣ電源４２ａ乃至４２ｆの出力電圧と，ゲートトリガ４３のＤＣ電源４２ａ乃至４２ｆの切り替えタイミングを設定できるように構成しても良い。
【００６４】
（第３の実施形態）
図１７は，第３の実施形態に係る基板処理装置４の概略構成図である。
電圧モニタ（電圧測定部）５１は，下部電極１６の電圧を測定し，測定した電圧を切替指示回路５２へ入力する。切替指示回路５２は，電圧モニタ５１から入力される下部電極１６の電圧に応じてスイッチング回路４１へＤＣ電源４２ａから４２ｆの切り替えを指示する。
【００６５】
具体的には，下部電極１６上のウェハ１５の電圧変化を５０Ｖ以下に抑制するため，切替指示回路５２は，電圧モニタ５１から入力される電圧が５０Ｖ上昇する毎に，スイッチング回路４１が具備するスイッチ回路４１ａから４１ｆに対してＯＮ／ＯＦＦを指示する信号をスイッチング回路４１へ入力する。
【００６６】
スイッチング回路４１は，切替指示回路５２からの指示に応じて，スイッチ回路４１ａから４１ｆのＯＮまたはＯＦＦを行う。このため，下部電極１６へ印加される電圧が，−５００Ｖ，−５５０Ｖ，−６００Ｖ，−６５０Ｖ，−７００Ｖ，−７５０Ｖと段階的に変化する。
その他の構成要素については，図１，図１３で説明しているため，共通する構成要素については，同一の符号を付して重複説明を省略する。
【００６７】
以上のように，この第３の実施形態に係る基板処理装置４では，下部電極１６の電圧を測定する電圧モニタ５１と，電圧モニタ５１で測定された下部電極１６の電圧に応じてスイッチング回路４１へＤＣ電源４２ａから４２ｆの切り替えを指示する切替指示回路５２とを具備した。
【００６８】
このため，下部電極１６上に保持されたウェハ１５の電圧変化を効果的に抑制でき，ウェハ１５での電圧変化を５０Ｖ以下に抑えることができる。その他の効果は，第１の実施形態と同じである。
【００６９】
なお，電圧モニタ５１の代わりにプラズマ１４の電子密度を測定するプラズマモニタ（ラングミュアプローブ等のプラズマ測定部）を具備しても良い。このプラズマモニタによるプラズマ１４の電子密度または電子温度に応じてスイッチング回路４１へ切り替え指示をするようにしても，同じ効果を得ることができる。例えば，プラズマの電子密度が高いプラズマの場合には，スイッチング回路４１によるＤＣ電源切り替えタイミングを早くし，電圧上昇を早くすることにより，ウェハ１５での電圧変化を５０Ｖ以下に抑えることができる。
【００７０】
また，第２の実施形態と同様に，ユーザによる入力を受け付ける入力受付部をさらに具備し，電圧モニタ５１による下部電極１６の電圧，またはプラズマモニタによる電子温度，電子密度に応じてＤＣ電源４２ａから４２ｆの出力電圧を設定できるように構成しても良い。また，ＤＣ電源の数は６個に限られず変更可能である。
【００７１】
（第３の実施形態の変形例）
図１８は，第３の実施形態の変形例に係る基板処理装置５の概略構成図である。この第３の実施形態の変形例では，電圧モニタ５１による下部電極１６の電圧，またはプラズマモニタによる電子温度，電子密度に応じて鋸波電源３２の電圧変動勾配を変えることにより，ウェハ１５での電圧変化を小さく押さえるように構成した。
【００７２】
例えば，下部電極１６の電圧上昇が大きい場合には，あるいはプラズマ１４の電子密度が大きい，または電子温度が高い場合には，鋸波電源３２の電圧変動勾配を急峻にすることにより，ウェハ１５での電圧変化を５０Ｖ以下に抑えることができる。その他の構成要素については，図１で説明しているため，共通する構成要素については，同一の符号を付して重複説明を省略する。
【００７３】
（第４の実施形態）
図１９は，第４の実施形態に係る基板処理装置６の概略構成図である。
可変コンデンサ６１は，静電容量を可変できるコンデンサである。この可変コンデンサ６１は，静電チャックを具備する下部電極１６に直列に接続される。制御回路６２は，電圧モニタ５１から入力される下部電極１６の電圧に応じて可変コンデンサ６１の静電容量を変化させる。具体的には，始めの静電チャックの静電容量を大きくしておき，制御回路６２は，電圧モニタ５１から入力される電圧が上昇すると，該上昇に対応して可変コンデンサ６１の静電容量を増加させ，静電チャックとの合成静電容量Ｃを増加させる。
その他の構成要素については，図１で説明しているため，共通する構成要素については，同一の符号を付して重複説明を省略する。
【００７４】
可変コンデンサ６１の位置は，下部電極１６に直列でも良いし，重畳するＲＦ回路内の直列位置でも良い。また，重畳するＤＣパルス回路内の直列位置，例えば図２０に示す基板処理装置７のとおり，ＬＰＦ２０の前後，またはＬＰＦ２０あるいはパルス電源２１の内部に直列に具備させても良い。可変コンデンサ６１の静電容量を増加させることで静電チャックとの合成静電容量Ｃは増加し，ウェハ１５での電圧変化を低く抑えることが可能となる。
【００７５】
以上のように，この第４の実施形態に係る基板処理装置６は，下部電極１６の電圧を測定する電圧モニタ５１と，電圧モニタ５１で測定された下部電極１６の電圧に応じて可変コンデンサ６１の静電容量，そして合成静電容量Ｃを増加させる制御回路６２とを具備した。
【００７６】
このため，下部電極１６上に保持されたウェハ１５の電圧変化を効果的に抑制でき，ウェハ１５での電圧変化を５０Ｖ以下に抑えることができる。
その他の効果は，第１の実施形態と同じである。
また，第１乃至第３の実施形態が具備する構成要素のみではウェハ１５での電圧変化が大きすぎる場合にも，合成コンデンサ容量Ｃを増加させることにより，ウェハ１５での電圧変化を５０Ｖ以下に抑えることが可能となる。
【００７７】
（第５の実施形態）
図２１は，第５の実施形態に係る基板処理装置６の概略構成図である。基板処理装置８は，パルス電圧発生部７１，制御部７２，プラズマモニタ７３を含む。
【００７８】
パルス電圧発生部７１は，パルス群電圧波形を生成する。
図２２は，下部電極１６に重畳されるパルス群電圧波形の一例を表す。図２０では，縦軸方向に電圧（Voltage）を，横軸方向に時間（ｓ）を表わしている。このパルス群電圧波形では，複数のパルス状波形（パルス群）を含む期間ｔｔ１と，パルス状波形を含まない期間（パルス群間の休止時間）ｔ２が繰り返される。期間ｔｔ１において，休止時間（パルス間の休止時間）ｔ１，周波数ω１（パルス間の時間間隔Δｔ（＝１／ω１））で，Ｎ１個のパルス状波形が繰り返される。
【００７９】
図２２に示すパルス状波形では，電圧Ｖ０（通常０Ｖ），ＶＴＯＰの一定電圧の期間が存在する。これに対して，この期間でのある程度の電圧の変動が許容される。即ち，パルス状波形として，純粋なパルス波形の他に，疑似パルス（例えば，ｓｉｎ波）を用いることも許容される。
【００８０】
制御部７２は，パルス群電圧波形を制御する。制御部７２は，パルスの個数Ｎ１，周波数ω１，休止時間ｔ１，ｔ２の少なくともいずれかを制御する。
【００８１】
図２３は，図２２に示すパルス群電圧波形を下部電極１６へ印加した場合のウェハ１５の電圧の変化をシミュレーションした図である。ここでは，図５でのウェハ１５および下部電極１６の電圧の変化（図２に示す単一パルス波形の場合）と比較して示している。図２３では，縦軸に電圧（Voltage）を，横軸に時間（μｓ）を表わしている。なお，シミュレーション条件，方法については，図５で説明した条件，方法と同様である。
【００８２】
グラフ７０１〜７０３は，パルス群電圧波形に対応する。グラフ７０１（破線）は，ＬＰＦ２０を介して下部電極１６へ印加される電圧であり，図２２に示すパルス群電圧波形に対応する。グラフ７０２（実線）は，このときのウェハ１５での電圧である。パルス電圧の印加に伴って，ウェハ１５での電圧が変動し，１つのパルスに対応して電圧がピークを有する。グラフ７０３は，このピーク電圧Ｖｐの時間的な変動（勾配）を表す。時間の変動に伴って，ピーク電圧Ｖｐの絶対値が減少し，１つのパルス群で電圧降下ΔＶｐが生じている。
【００８３】
一方，グラフ８０１〜８０３は，単一パルス電圧波形に対応する。グラフ８０１（破線）は，ＬＰＦ２０を介して下部電極１６へ印加される電圧であり，図２に示す単一パルス電圧波形に対応する。グラフ８０２（実線）は，このときのウェハ１５での電圧である。グラフ８０３は，この電圧の時間的な変動（勾配）を表す。時間の変動に伴って，電圧の絶対値が減少し，１つのパルスで電圧降下ΔＶが生じている。
【００８４】
図２３では，パルス群電圧波形での期間ｔｔ１と単一パルス電圧波形でのパルス幅ｔｗを同一としている。このとき，前者での電圧降下ΔＶｐは後者での電圧降下ΔＶより小さい（ΔＶｐ＜ΔＶ）。即ち，パルス群電圧波形の方が単一パルス電圧波形よりも電圧降下が生じにくいことが判る。
【００８５】
パルス群電圧波形を用いることで，次のような利点（１）〜（３）が生じる。
（１）パルスの個数Ｎ１を調節することで，ウェハ１５でのピーク電圧Ｖｐ（ｔ）の変化（電圧降下）ΔＶｐが５０Ｖ以下となるように制御できる。
【００８６】
パルス群電圧波形による電圧Ｖ（ｔ）の変化は，次の式（３）で表される。また，１つのパルス群でのピーク電圧Ｖｐの変化（電圧降下）ΔＶｐは，次の式（４）で表される。
Ｖ（ｔ）＝Ｖｐｕｌｓｅ（ｔ）
＋｛Ｚ・ｅ・Ｓ・Ｂ・Ｎｏ・（ｋ・Ｔｅ／ｍｉ）１／２／Ｃ｝・ｔｅｆｆ
…  式（３）
ΔＶｐ＝＋｛Ｚ・ｅ・Ｓ・Ｂ・Ｎｏ・（ｋ・Ｔｅ／ｍｉ）１／２／Ｃ｝・ｔｅｆｆ                                                          …  式（４）
ｔｅｆｆ＝（（１／ω１）−ｔ１）・Ｎ１              …  式（５）
【００８７】
Ｖ(t)はウェハ１５の電圧の時間変化である。Ｖpulseはパルス電圧発生部７１から印加される電圧の時間変化である。Ｓは下部電極１６の面積である。ＢはBohm定数である。Ｎｏはプラズマ１４の密度(電子密度)である。ｋはボルツマン定数である。Ｔｅは電子温度である。ｍｉはプラズマ１４を形成するイオンの質量である。ｅは電子素量である。Ｚはイオン価数である。Ｃは下部電極１６が具備する静電チャック及び静電チャックを含む電気回路の合成静電容量である。ｔｅｆｆは実効パルス印加時間（１つのパルス群において，パルス電圧が実効的に印加される時間）である。ω１はパルスの周波数である。
【００８８】
この式（５）からパルスの個数Ｎ１により，電圧降下ΔＶｐを制御できることが判る。なお，休止時間ｔ１，周波数ω１によっても電圧降下ΔＶを制御できる。電圧降下ΔＶｐはプラズマ密度Ｎｏ，電子温度Ｔｅ，容量Ｃ，抵抗Ｒ，イオン質量ｍｉ，実効パルス印加時間ｔｅｆｆで決定される。
【００８９】
（２）ＤＣパルス波形と比較して，パルス群電圧波形では，電圧降下の勾配が緩やかとなる。
既述のように，パルス群電圧波形の方が単一パルス電圧波形よりも電圧降下が生じにくい。これは，休止時間ｔ１における電子電流による電圧回復効果があるためである。即ち，休止時間ｔ１において，ウェハ１５上に蓄積された電荷が開放される。これは，実効パルス印加時間ｔｅｆｆが休止時間ｔ１に依存することにも示される。
【００９０】
（３）個々のパルスではなく，１つのパルス群で，イオンを制御することができる。
次の式（６）に示すように，休止時間ｔ１をプラズマイオンの時定数（１／ωｐ）より短くする。この結果，個々のパルス自体がイオンの動きに大きな影響を与えないようにすることができる。即ち，個々のパルスの電圧変化にイオンの動きが追随しないため，イオンからは１つのパルス群が１つのパルスであるかのように感じられる。
【００９１】
ｔ１＜  １／ωｐ［秒］                            ……  式（６）
ωｐ（＝ｅ２Ｎ０／ε０ｍｉ）１／２：プラズマイオン周波数
ｅ：電子素量
ε０：真空の誘電率
ｍｉ：イオンの質量
Ｎ０：プラズマの密度
【００９２】
式（６）によれば，例えば，プラズマイオン周波数ωｐを５［ＭＨｚ］とすると，休止時間ｔ１は約０．２［μｓｅｃ］程度以下とすることになる。このようにすることで，個々のパルスではなく，１つのパルス群の全体で，イオンを制御することができる。この場合，１つのパルス群での電圧の平均値（平均印加電圧）により，イオンが実質的に移動し，ウェハ１５に入射する即ち，パルス群電圧波形を用いても，イオンの入射エネルギの均一性を確保することができる。
【００９３】
一方，イオンの入射エネルギが平均印加電圧に依存することは，イオンの入射エネルギを大きくするのに，より大きなパルス電圧が必要となることを意味する。しかしながら，パルス電圧が十分に大きければ，パルス電圧を一定としても，平均印加電圧（ひいてはイオンの入射エネルギ）を調整できる。即ち，パルスの個数Ｎ１，周波数ω１，休止時間ｔ１によって，イオンの入射エネルギを調整できる。
【００９４】
プラズマモニタ７３は，プラズマ１４の電子密度または電子温度を測定する，例えば，ラングミュアプローブである。
制御部７２は，この測定結果に応じて，パルス群電圧波形を制御することができる。例えば，電子密度が高いプラズマの場合には，実効パルス印加時間ｔｅｆｆが小さくなるように，パルス数Ｎ１，パルスの周波数ω１，休止時間ｔ１を制御することで，ウェハ１５での電圧変化を抑制できる。
【００９５】
また，プラズマモニタ７３に換えて，電圧モニタを用いて下部電極１６の電圧を測定しても良い。下部電極１６の電圧の変化が大きいときに，実効パルス印加時間ｔｅｆｆが小さくなるように，パルス数Ｎ１，パルスの周波数ω１，休止時間ｔ１を制御する。この結果，下部電極１６の電圧の変化を抑制できる。
【００９６】
その他の構成要素については，図１で説明しているため，共通する構成要素については，同一の符号を付して重複説明を省略する。
【００９７】
（第６の実施形態）
図２４は，第６の実施形態に係る基板処理装置７の概略構成図である。基板処理装置７は，可変抵抗部８１，抵抗制御部８２，プラズマモニタ７３を含む。
【００９８】
図２５に示すように，可変抵抗部８１は，抵抗８１１，スイッチ８１２を有し，スイッチ８１２のＯＮ／ＯＦＦにより，抵抗値を可変できる。スイッチ８１２として，バイポーラトランジスタ，ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor：ＭＯＳ電界効果トランジスタ），ＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）等を利用できる。スイッチ８１２の時定数は数１０ＭＨｚ程度で足りる。ここでは，３組の抵抗８１１，スイッチ８１２を表している。これに対して，より多数組（例えば，１０〜１００組）の抵抗８１１，スイッチ８１２を用いても良い。多数組の抵抗８１１，スイッチ８１２を用いると，可変抵抗部８１の抵抗をよりきめ細かく変化することができる。
抵抗制御部８２は，スイッチ８１２を操作し，可変抵抗部８１の抵抗値を制御する。
【００９９】
ここで，１パルス内におけるウェハ１５の電圧変化Ｖ（ｔ）は，以下の式（７）で示される。また，１つのパルスでの電圧の変化（電圧降下）ΔＶは，次の式（８）で表される。
Ｖ（ｔ）＝Ｖｃｏｎｓｔ
＋｛Ｓ・Ｂ・Ｎｏ・（ｋ・Ｔｅ／ｍｉ）１／２｝
・｛［Dｕｔｙ／（ωｐｕｌｓｅ・Ｃ）］２＋Ｒ２｝１／２…  式（７）
ΔＶ＝＋｛Ｓ・Ｂ・Ｎｏ・（ｋ・Ｔｅ／ｍｉ）１／２｝
・｛［Dｕｔｙ／（ωｐｕｌｓｅ・Ｃ）］２＋Ｒ２｝１／２…  式（８）
【０１００】
Ｖ(t)はウェハ１５の電圧の時間変化である。Ｖconstはパルス電源２１から印加されるパルスの電圧である。Ｓは下部電極１６の面積である。ＢはBohm定数である。Ｎ０はプラズマ１４の密度(電子密度)である。ｋはボルツマン定数である。Ｔｅは電子温度である。ｍｉはプラズマ１４を形成するイオンの質量である。Ｃは下部電極１６が具備する静電チャック及び静電チャックを含む電気回路の合成静電容量である。Dutyはパルスの印加デューティー比である。ωpulseはパルス周波数である。Ｒは，可変抵抗部８１での抵抗である。
【０１０１】
式（８）に示されるように，抵抗Ｒを小さくすることで，電圧Ｖ（ｔ）の変動を抑制できる。
【０１０２】
プラズマモニタ７３は，プラズマ１４の電子密度または電子温度を測定するもの，例えば，ラングミュアプローブである。
抵抗制御部８２は，プラズマモニタ７３での測定結果（電子密度または電子温度）に応じて，抵抗Ｒを制御することができる。例えば，プラズマの電子密度に応じて，抵抗Ｒを小さくなるように可変抵抗部８１を制御することで，ウェハ１５での電圧変化を抑制できる。
【０１０３】
また，プラズマモニタ７３に換えて，電圧モニタを用いて下部電極１６の電圧を測定しても良い。下部電極１６の電圧の変化が大きいときに，可変抵抗部８１を制御し，抵抗Ｒを小さくする。この結果，下部電極１６の電圧の変化を抑制できる。
【０１０４】
その他の構成要素については，図１で説明しているため，共通する構成要素については，同一の符号を付して重複説明を省略する。
【０１０５】
（その他の実施形態）
なお，本発明は上記実施形態そのままに限定されるものではなく，実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。例えば，基板処理装置として，ＲＩＥの他，プラズマＣＶＤ（Chemical Vapor Deposition）装置などにも適用することができる。
【符号の説明】
【０１０６】
１乃至７…基板処理装置，１１…エッチングチャンバ，１２…プロセスガス導入管，１３…上部電極，１４…プラズマ，１５…ウェハ，１６…下部電極，１７…排気口，１８…整合器，１９…ＲＦ（高周波）電源，２０…ＬＰＦ（Low Pass Filter），２１…ＤＣ電源，３１，４１…スイッチング回路（第１，２の切替部），３２…鋸波電源，３３，４３…ゲートトリガ，４２ａ乃至４２ｆ…ＤＣ電源，５１…電圧モニタ（電圧測定部），５２…制御回路，６１…可変コンデンサ，６２…制御回路。
【図１】
2010103465.tif 000003
【図２】
2010103465.tif 000004
【図３】
2010103465.tif 000005
【図４】
2010103465.tif 000006
【図５】
2010103465.tif 000007
【図６】
2010103465.tif 000008
【図７】
2010103465.tif 000009
【図８】
2010103465.tif 000010
【図９】
2010103465.tif 000011
【図１０】
2010103465.tif 000012
【図１１】
2010103465.tif 000013
【図１２】
2010103465.tif 000014
【図１３】
2010103465.tif 000015
【図１４】
2010103465.tif 000016
【図１５】
2010103465.tif 000017
【図１６】
2010103465.tif 000018
【図１７】
2010103465.tif 000019
【図１８】
2010103465.tif 000020
【図１９】
2010103465.tif 000021
【図２０】
2010103465.tif 000022
【図２１】
2010103465.tif 000023
【図２２】
2010103465.tif 000024
【図２３】
2010103465.tif 000025
【図２４】
2010103465.tif 000026
【図２５】
2010103465.tif 000027