(57)【要約】【課題】圧電素子を駆動する電気信号の発生を行うパルサーの消費電力を、低く抑えることができる超音波撮像装置を実現する。【解決手段】マルチレベルパルサー３３は、中間駆動電圧±ＨＶＬと出力ライン１間に接続されたトランジスタＱ７およびＱ８並びにダイオードＤ７０およびＤ８０を有し、擬似正弦波を発生させる各ステップで定常的に消費される電流をなくし、圧電素子１１に充電された電荷を高速に放電することとしているので、消費電力を低減し、ひいてはマルチレベルパルサー３３の発熱を少なくすることを実現させる。【選択図】図６
2010042146.tif 000002
【特許請求の範囲】
【請求項１】
圧電素子に所定の電圧を供給して超音波を送信する超音波撮像装置であって、
前記圧電素子と接続される出力ラインと該出力ラインに出力部が接続される複数の第１のプッシュプル回路とを有するパルサーを備えるとともに、複数の前記第１のプッシュプル回路に大きさが異なる複数の電源電圧を供給する電源部を備え、
複数の前記第１のプッシュプル回路のうち、少なくともいずれか一の第１のプッシュプル回路は、該第１のプッシュプル回路を構成する第１の相補トランジスタに逆方向電流が流れることを防止する第１の整流素子を備えており、
さらに、前記パルサーは、前記出力ラインに出力部が接続される第２のプッシュプル回路を有し、該第２のプッシュプル回路は、前記第１の整流素子を有する第１のプッシュプル回路と同一の電源電圧が印加され、また前記第２のプッシュプル回路を構成する第２の相補トランジスタのオンにより、前記第１のプッシュプル回路と逆方向の電流が流れる
ことを特徴とする超音波撮像装置。
【請求項２】
前記電源部は、前記第１の整流素子を有しない第１のプッシュプル回路に、前記複数の電源電圧の中で最大の大きさの最大駆動電圧を印加することを特徴とする請求項１に記載の超音波撮像装置。
【請求項３】
前記第１のプッシュプル回路は、前記第１の相補トランジスタとして、前記出力部に対して前記電源電圧の高電圧側にＰチャネルの第１の電界効果トランジスタと、前記出力部に対して前記電源電圧の低電圧側にＮチャネルの第１の電界効果トランジスタとを備えることを特徴とする請求項１または２に記載の超音波撮像装置。
【請求項４】
前記第２のプッシュプル回路は、前記第２の相補トランジスタとして、前記出力ラインに接続される出力部に対して前記高電圧側にＮチャネルの第２の電界効果トランジスタと、前記出力部に対して前記低電圧側にＰチャネルの第２の電界効果トランジスタとを備えており、さらに前記第２のプッシュプル回路は、前記第２の電界効果トランジスタの各々と直列接続された第２の整流素子を備えることを特徴とする請求項３に記載の超音波撮像装置。
【請求項５】
前記Ｎチャネルの第２の電界効果トランジスタと直列接続された前記第２の整流素子は、前記出力部から前記電源部側の方向に向かう接続方向を順方向とするダイオードであり、また前記Ｐチャネルの第２の電界効果トランジスタと直列接続された前記第２の整流素子は、前記電源部側から前記出力部の方向に向かう接続方向を順方向とするダイオードであることを特徴とする請求項４に記載の超音波撮像装置。
【請求項６】
前記超音波撮像装置は、前記第１の電界効果トランジスタおよび前記第２の電界効果トランジスタをオンオフさせるパルサー制御部を備えることを特徴とする請求項４または５に記載の超音波撮像装置。
【請求項７】
前記パルサー制御部は、前記第１の電界効果トランジスタをオンオフさせる第１のドライバーおよび前記第２の電界効果トランジスタをオンオフさせる第２のドライバーを備えることを特徴とする請求項６に記載の超音波撮像装置。
【請求項８】
前記パルサー制御部は、前記第１の電界効果トランジスタの順序付けられたオンオフにより、前記出力ラインに前記複数の電源電圧が正弦波状に出力される擬似正弦波発生手段を備えることを特徴とする請求項６または７に記載の超音波撮像装置。
【請求項９】
前記擬似正弦波発生手段は、前記第１の整流素子を有しない第１のプッシュプル回路のＮチャネルまたはＰチャネルの第１の電界効果トランジスタをオンからオフにし、かつ前記第１の整流素子を有する第１のプッシュプル回路のＮチャネルまたはＰチャネルの第１の電界効果トランジスタをオフからオンにするのに同期して、前記第２のプッシュプル回路のＰチャネルまたはＮチャネルの第２の電界効果トランジスタをオフからオンにすることを特徴とする請求項８に記載の超音波撮像装置。
【請求項１０】
前記擬似正弦波発生手段は、前記第１の整流素子を有する第１のプッシュプル回路のＮチャネルまたはＰチャネルの第１の電界効果トランジスタをオンからオフにするのに同期して、前記第２のプッシュプル回路のＰチャネルまたはＮチャネルの第２の電界効果トランジスタをオンからオフにすることを特徴とする請求項９に記載の超音波撮像装置。
【請求項１１】
前記擬似正弦波発生手段は、前記第１の整流素子を有しない第１のプッシュプル回路のＮチャネルまたはＰチャネルの第１の電界効果トランジスタをオンからオフにし、かつ前記第１の整流素子を有する第１のプッシュプル回路のＮチャネルまたはＰチャネルの第１の電界効果トランジスタをオフからオンして後の所定時間経過後に、前記第２のプッシュプル回路のＰチャネルまたはＮチャネルの第２の電界効果トランジスタをオンからオフにすることを特徴とする請求項９に記載の超音波撮像装置。
【請求項１２】
前記パルサー制御部は、前記第１の整流素子を有しない第１のプッシュプル回路のＮチャネルまたはＰチャネルの第１の電界効果トランジスタのみをオンオフさせて前記出力ラインに電源電圧を矩形波状に出力させ、この場合に前記第２のプッシュプル回路のＰチャネルまたはＮチャネルの第２の電界効果トランジスタをオンオフしないことを特徴とする請求項６に記載の超音波撮像装置。
【請求項１３】
前記第２の電界効果トランジスタは、前記第１の電界効果トランジスタと比較してドレインおよびソース間に流れるドレイン電流の最大定格の大きさが小さいことを特徴とする請求項４から１２のいずれか１項に記載の超音波撮像装置。
【請求項１４】
前記電源部は、大きさが等しく電圧極性が正負の電源電圧を発生することを特徴とする請求項１から１３のいずれか１項に記載の超音波撮像装置。
【請求項１５】
前記パルサーは、前記出力ラインと接地端子との接続をオンオフする接地回路を備えることを特徴とする請求項１から１４のいずれか１項に記載の超音波撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、圧電素子を駆動させる電気信号の発生を行うパルサー（ｐｕｌｓｅｒ）を備える超音波撮像装置に関する。
【背景技術】
【０００２】
近年、超音波撮像装置において、超音波を発生する圧電素子を駆動する電気信号は、複数の同一波形を含むバースト（ｂｕｒｓｔ）波形が用いられる（特許文献１参照）。このバースト波形は、圧電素子の共振周波数に一致する３〜１０ＭＨｚ程度の周波数を有し、１００Ｖ前後の振幅電圧を有する。同時駆動される圧電素子の数が数十チャネル（ｃｈａｎｎｅｌ）になること、また超音波撮像装置はコンパクト（ｃｏｍｐａｃｔ）であることに特徴を有することなどから、これらバースト波形を発生させる送信部は、簡易な構成であることが好ましい。
【０００３】
バースト波形を発生させる簡易な構成の送信部として、異なる大きさの電源電圧を有するプッシュプル（ｐｕｓｈ  ｐｕｌｌ）回路を並列に接続したマルチレベルパルサー（ｍｕｌｔｉ  ｌｅｖｅｌ  ｐｕｌｓｅｒ）が存在する。このマルチレベルパルサーは、プッシュプル回路のオンオフ（ｏｎ  ｏｆｆ）により、出力電圧を段階的に切り換え、正弦波に近似する擬似正弦波からなるバースト波形を簡易に発生させる。
【特許文献１】特開２０００−００５１６９号公報（第1頁、第７図）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記背景技術によれば、出力電圧を段階的に切り換える際に、パワー（ｐｏｗｅｒ）の損失が発生する。すなわち、マルチレベルパルサーの出力電圧を切り換える際に、容量性の電気特性を有する圧電素子に充電された電荷の充放電が生じる。この充放電は、容量性の圧電素子に並列接続された接地抵抗との間で生じ、パワーの損失が発生する要因となる。
【０００５】
特に、このパワーの損失は、発熱の原因ともなり、多チャネル駆動を行う超音波撮像装置にとっては、無視できない大きさとなる。
【０００６】
この発明は、上述した背景技術による課題を解決するために為されたものであり、圧電素子を駆動する電気信号の発生を行うパルサーの消費電力を、低く抑えることができる超音波撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決し、目的を達成するために、第１の観点の発明にかかる超音波撮像装置は、圧電素子に所定の電圧を供給して超音波を送信する超音波撮像装置であって、前記圧電素子と接続される出力ラインと該出力ラインに出力部が接続される複数の第１のプッシュプル回路とを有するパルサーを備えるとともに、複数の前記第１のプッシュプル回路に大きさが異なる複数の電源電圧を供給する電源部を備え、複数の前記第１のプッシュプル回路のうち、少なくともいずれか一の第１のプッシュプル回路は、該第１のプッシュプル回路を構成する第１の相補トランジスタに逆方向電流が流れることを防止する第１の整流素子を備えており、さらに、前記パルサーは、前記出力ラインに出力部が接続される第２のプッシュプル回路を有し、該第２のプッシュプル回路は、前記第１の整流素子を有する第１のプッシュプル回路と同一の電源電圧が印加され、また前記第２のプッシュプル回路を構成する第２の相補トランジスタのオンにより、前記第１のプッシュプル回路と逆方向の電流が流れることを特徴とする。
【０００８】
この第１の観点による発明では、前記第２のプッシュプル回路を構成する第２の相補トランジスタのオンにより、前記第２のプッシュプル回路に、前記第１のプッシュプル回路と逆方向の電流が流れる。
【０００９】
また、第２の観点の発明にかかる超音波撮像装置は、第１の観点に記載の超音波撮像装置において、前記電源部が、前記第１の整流素子を有しない第１のプッシュプル回路に、前記複数の電源電圧の中で最大の大きさの最大駆動電圧を印加することを特徴とする。
【００１０】
この第２の観点の発明では、最大駆動電圧の第１のプッシュプル回路を、第１の整流素子を有しないものとする。
【００１１】
また、第３の観点の発明にかかる超音波撮像装置は、第２の観点に記載の超音波撮像装置において、第１または２の観点に記載の超音波撮像装置において、前記第１のプッシュプル回路は、前記第１の相補トランジスタとして、前記出力部に対して前記電源電圧の高電圧側にＰチャネルの第１の電界効果トランジスタと、前記出力部に対して前記電源電圧の低電圧側にＮチャネルの第１の電界効果トランジスタとを備えることを特徴とする。
【００１２】
また、第４の観点の発明にかかる超音波撮像装置は、第３の観点に記載の超音波撮像装置において、前記第２のプッシュプル回路は、前記第２の相補トランジスタとして、前記出力ラインに接続される出力部に対して前記高電圧側にＮチャネルの第２の電界効果トランジスタと、前記出力部に対して前記低電圧側にＰチャネルの第２の電界効果トランジスタとを備えており、さらに前記第２のプッシュプル回路は、前記第２の電界効果トランジスタの各々と直列接続された第２の整流素子を備えることを特徴とする。
【００１３】
この第４の観点の発明では、第２のプッシュプル回路の相補トランジスタを、第１のプッシュプル回路の相補トランジスタが有するＮチャネルまたはＰチャネルのチャネル極性と反対のものとし、出力部の第２の整流素子により、電流の流れる方向を制限する。
【００１４】
また、第５の観点の発明にかかる超音波撮像装置は、第４の観点に記載の超音波撮像装置において、前記Ｎチャネルの第２の電界効果トランジスタと直列接続された前記第２の整流素子は、前記出力部から前記電源部側の方向に向かう接続方向を順方向とするダイオードであり、また前記Ｐチャネルの第２の電界効果トランジスタと直列接続された前記第２の整流素子は、前記電源部側から前記出力部の方向に向かう接続方向を順方向とするダイオードであることを特徴とする。
【００１５】
この第５の観点の発明では、第２のプッシュプル回路に、第１の整流素子を有する第１のプッシュプル回路の相補トランジスタに流れる電流と、異なる方向の電流を流す。
【００１６】
また、第６の観点の発明にかかる超音波撮像装置は、第４または５の観点に記載の超音波撮像装置において、前記超音波撮像装置が、前記第１の電界効果トランジスタおよび前記第２の電界効果トランジスタをオンオフさせるパルサー制御部を備えることを特徴とする。
【００１７】
この第６の観点の発明では、パルサー制御部により、第１および第２のプッシュプル回路を制御する。
【００１８】
また、第７の観点の発明にかかる超音波撮像装置は、第６の観点に記載の超音波撮像装置において、前記パルサー制御部が、前記第１の電界効果トランジスタをオンオフさせる第１のドライバーおよび前記第２の電界効果トランジスタをオンオフさせる第２のドライバーを備えることを特徴とする。
【００１９】
この第７の観点の発明では、異なる第１および第２のドライバーにより、第１の電界効果トランジスタおよび第２の電界効果トランジスタをオンオフさせる。
【００２０】
また、第８の観点の発明にかかる超音波撮像装置は、第６または７の観点に記載の超音波撮像装置において、前記パルサー制御部が、前記第１の電界効果トランジスタの順序付けられたオンオフにより、前記出力ラインに前記複数の電源電圧が正弦波状に出力される擬似正弦波発生手段を備えることを特徴とする。
【００２１】
この第８の観点の発明では、擬似正弦波発生手段により、正弦波を模擬する波形を、簡易に発生する。
【００２２】
また、第９の観点の発明にかかる超音波撮像装置は、第８の観点に記載の超音波撮像装置において、前記擬似正弦波発生手段が、前記第１の整流素子を有しない第１のプッシュプル回路のＮチャネルまたはＰチャネルの第１の電界効果トランジスタをオンからオフにし、かつ前記第１の整流素子を有する第１のプッシュプル回路のＮチャネルまたはＰチャネルの第１の電界効果トランジスタをオフからオンにするのに同期して、前記第２のプッシュプル回路のＰチャネルまたはＮチャネルの第２の電界効果トランジスタをオフからオンにすることを特徴とする。
【００２３】
この第９の観点の発明では、第１の整流素子を有する第１のプッシュプル回路のオンに同期して、第２の整流素子を有する第２のプッシュプル回路の対応する第２の電界トランジスタをオンする。
【００２４】
また、第１０の観点の発明にかかる超音波撮像装置は、第９の観点に記載の超音波撮像装置において、前記擬似正弦波発生手段が、前記第１の整流素子を有する第１のプッシュプル回路のＮチャネルまたはＰチャネルの第１の電界効果トランジスタをオンからオフにするのに同期して、前記第２のプッシュプル回路のＰチャネルまたはＮチャネルの第２の電界効果トランジスタをオンからオフにすることを特徴とする。
【００２５】
この第１０の観点の発明では、第１の整流素子を有する第１のプッシュプル回路のＮチャネルまたはＰチャネルの第１の電界効果トランジスタがオンの間、第２のプッシュプル回路のＰチャネルまたはＮチャネルの第２の電界効果トランジスタをオンにする。
【００２６】
また、第１１の観点の発明にかかる超音波撮像装置は、第９の観点に記載の超音波撮像装置において、前記擬似正弦波発生手段が、前記第１の整流素子を有しない第１のプッシュプル回路のＮチャネルまたはＰチャネルの第１の電界効果トランジスタをオンからオフにし、かつ前記第１の整流素子を有する第１のプッシュプル回路のＮチャネルまたはＰチャネルの第１の電界効果トランジスタをオフからオンして後の所定時間経過後に、前記第２のプッシュプル回路のＰチャネルまたはＮチャネルの第２の電界効果トランジスタをオンからオフにすることを特徴とする。
【００２７】
この第１１の観点の発明では、第１の整流素子を有する第１のプッシュプル回路のＮチャネルまたはＰチャネルの第１の電界効果トランジスタがオンして後の所定時間経過後に、第２の電界効果トランジスタをオフにする。
【００２８】
また、第１２の観点の発明にかかる超音波撮像装置は、第６の観点に記載の超音波撮像装置において、前記パルサー制御部は、前記第１の整流素子を有しない第１のプッシュプル回路のＮチャネルまたはＰチャネルの第１の電界効果トランジスタのみをオンオフさせて前記出力ラインに電源電圧を矩形波状に出力させ、この場合に前記第２のプッシュプル回路のＰチャネルまたはＮチャネルの第２の電界効果トランジスタをオンオフしないことを特徴とする。
【００２９】
この第１２の観点の発明では、第２のプッシュプル回路を、動作させない状態にする。
【００３０】
また、第１３の観点の発明にかかる超音波撮像装置は、第４から１２の観点のいずれか１つに記載の超音波撮像装置において、前記第２の電界効果トランジスタが、前記第１の電界効果トランジスタと比較してドレインおよびソース間に流れるドレイン電流の最大定格の大きさが小さいことを特徴とする。
【００３１】
この第１３の観点の発明では、第２の電界効果トランジスタの形状を小さなものとし、このトランジスタの付加による大きさの増加を、小さなものにする。
【００３２】
また、第１４の観点の発明にかかる超音波撮像装置は、第１から１３の観点のいずれか１つに記載の超音波撮像装置において、前記電源部が、大きさが等しく電圧極性が正負の電源電圧を発生することを特徴とする。
【００３３】
この第１４の観点の発明では、圧電素子を駆動する電気信号を、接地電位を中心に振動する安定したものにする。
【００３４】
また、第１５の観点の発明にかかる超音波撮像装置は、第１から１４の観点のいずれか１つに記載の超音波撮像装置において、前記パルサーが、前記出力ラインと接地端子との接続をオンオフする接地回路を備えることを特徴とする。
【００３５】
この第１５の観点の発明では、圧電素子を駆動する電気信号の接地電位を、確実なものにする。
【発明の効果】
【００３６】
本発明によれば、擬似正弦波を形成するパルサーで発生する定常的な電流の消費を無くし、さらに電圧が変化する過渡状態で生じる電力の消費も軽減することができ、ひいてはパルサーの発熱を低くすることができる。
【発明を実施するための最良の形態】
【００３７】
以下に添付図面を参照して、この発明にかかる超音波撮像装置を実施するための最良の形態について説明する。なお、これにより本発明が限定されるものではない。
【００３８】
まず、本実施の形態にかかる超音波撮像装置１００の全体構成について説明する。図１は、本実施の形態にかかる超音波撮像装置１００の全体構成を示すブロック（ｂｌｏｃｋ）図である。超音波撮像装置１００は、超音波プローブ（ｐｒｏｂｅ）１０、画像取得部１０２、画像メモリ（ｍｅｍｏｒｙ）部１０４、画像表示制御部１０５、表示部１０６、入力部１０７および制御部１０８を含む。
【００３９】
超音波プローブ１０は、圧電素子アレイ（ａｒｒａｙ）を内蔵し、超音波の送受信を行う。被検体２の表面に密着された超音波プローブ１０は、撮像断面に超音波を照射し、被検体２の内部からその都度反射された超音波エコー（ｅｃｈｏ）を、時系列的な音線として受信する。超音波プローブ１０は、超音波の照射方向を順次切り替えながら電子走査を行う。
【００４０】
画像取得部１０２は、超音波プローブの圧電素子アレイを駆動する電気信号を発生すると共に、圧電素子アレイで受信された電気信号からＢモード（ｍｏｄｅ）処理またはドップラ（ｄｏｐｐｌｅｒ）処理を行いＢモード画像情報またはドップラ画像情報を形成する。画像取得部１０２の詳細な機能については、後に述べる。
【００４１】
画像メモリ部１０４は、大容量メモリからなり、２次元断層画像情報、時間変化する２次元断層画像情報であるシネ（ｃｉｎｅ）画像情報等を保存する。
【００４２】
画像表示制御部１０５は、Ｂモード処理で生成されたＢモード画像情報およびドップラ処理で生成された血流画像情報等の表示フレームレート（ｆｒａｍｅ ｒａｔｅ）変換、並びに、画像表示の形状や位置制御を行う。
【００４３】
表示部１０６は、ＣＲＴ（Ｃａｔｈｏｄｅ  Ｒａｙ  Ｔｕｂｅ）またはＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）等からなり、Ｂモード画像または血流画像等の表示を行う。
【００４４】
入力部１０７は、キーボード（ｋｅｙｂｏａｒｄ）等からなり、オペレータ（ｏｐｅｒａｔｏｒ）により、操作情報が入力される。入力部１０７は、例えば、Ｂモードによる表示またはドップラ処理の表示を選択するための操作情報およびドップラ処理を行うドップラ撮像領域の設定を行う操作情報等が入力される。
【００４５】
制御部１０８は、入力部１０７から入力された操作情報および予め記憶したプログラム（ｐｒｏｇｒａｍ）やデータ（ｄａｔａ）に基づいて、上述した超音波プローブを含む超音波撮像装置各部の動作を制御する。
【００４６】
図２は、画像取得部１０２の構成を示すブロック図である。画像取得部１０２は、送信ビームフォーマ（ｂｅａｍｆｏｒｍｅｒ）２１、送信部２２、受信部２３、受信ビームフォーマ２４、Ｂモード処理部２５およびドップラ処理部２６を含む。送信ビームフォーマ２１は、制御部１０８からの情報に基づいて、設定された焦点深度位置に電子フォーカス（ｆｏｃｕｓ）を行う様に、所定の遅延時間を有する駆動信号を発生する。
【００４７】
送信部２２は、送信ビームフォーマ２１からの駆動信号に基づいて、超音波プローブ１０の圧電素子を駆動するバースト波形を形成する。なお、送信部２２については、後に詳述する。
【００４８】
受信部２３は、超音波プローブ１０の圧電素子で受信された電気信号の初段増幅を行う。受信ビームフォーマ２４は、受信部２３で受信された電気信号に、送信時と同様の所定の遅延時間を加えた遅延加算を行い、音線上の電気信号を形成する。
【００４９】
Ｂモード処理部２５は、遅延加算された音線上の電気信号に対数変換、フィルタ（ｆｉｌｔｅｒ）処理等の処理を行ってＢモード画像を形成する。ドップラ処理部２６は、遅延加算された音線上の電気信号に直交検波、フィルタ処理等を行い被検体２内の血流情報を、周波数スペクトル（ｓｐｅｃｔｒｕｍ）情報またはＣＦＭ（Ｃｏｌｏｕｒ  Ｆｌｏｗ  Ｍａｐｐｉｎｇ）情報として表示する。
【００５０】
図３は、送信部２２の構成を示すブロック図である。送信部２２は、パルサー電源部３１、パルサー制御部３２および複数のマルチレベルパルサー３３を含む。パルサー制御部３２は、第１のドライバー３４、第２のドライバー３５および擬似正弦波発生手段３６を含み、送信ビームフォーマ２１からの駆動信号に基づいて、マルチレベルパルサー３３に所定の駆動波形を発生させる。この駆動波形は、矩形波または擬似正弦波等を含み、例えば擬似正弦波を発生させる場合には、擬似正弦波発生手段３６により制御信号を形成する。
【００５１】
第１のドライバー３４および第２のドライバー３５は、図示しない複数のドライバーを含み、後述するトランジスタＱ１〜Ｑ８を駆動する。なお、第２のドライバー３５は、第１のドライバー３４よりも出力電流の最大定格が小さく、ドライブ能力が低いドライバーである。
【００５２】
パルサー電源部３１は、スイッチングレギュレータ（ｓｗｉｔｃｈｉｎｇ  ｒｅｇｕｌａｔｏｒ）等を用いて構成される高圧の電源部である。パルサー電源部３１は、発生される擬似正弦波の最大振幅に相当する正負の最大駆動電圧±ＨＶＨおよび概ね最大駆動電圧±ＨＶＨの半分程度の大きさを有する正負の中間駆動電圧±ＨＶＬを発生する。
【００５３】
マルチレベルパルサー３３は、パルサー制御部３２からの制御信号に基づいて、矩形波または擬似正弦波等を発生する。図４は、マルチレベルパルサー３３の構成を示す回路図である。マルチレベルパルサー３３は、圧電素子１１に接続される電気導体からなる出力ライン（ｌｉｎｅ）１、トランジスタ（ｔｒａｎｓｉｓｔｏｒ）Ｑ１〜Ｑ８、ダイオード（ｄｉｏｄｅ）Ｄ１〜Ｄ８、Ｄ３０、Ｄ４０、Ｄ７０、Ｄ８０、抵抗Ｒ１〜Ｒ４，Ｒ７およびＲ８、キャパシタ（ｃａｐａｃｉｔｏｒ）Ｃ１〜Ｃ４、Ｃ７およびＣ８を含む。
【００５４】
トランジスタＱ１〜Ｑ８は、Ｐチャネルの電界効果トランジスタ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を用いたＱ１、Ｑ３，Ｑ５、Ｑ８およびＮチャネルの電界効果トランジスタを用いたＱ２，Ｑ４、Ｑ６、Ｑ７を含む。ここで、トランジスタＱ１〜Ｑ６は、第１の電界効果トランジスタをなし、トランジスタ特性が同様の定格を有する相補トランジスタからなる。トランジスタＱ７およびＱ８は、第２の電界効果トランジスタをなし、後述するように圧電素子１１に充電された電荷を放電させる時にのみ動作させるもので、小電流用のもので足りるため、第１の電界効果トランジスタと比較してドレイン電流の最大定格等が小さなトランジスタである。
【００５５】
トランジスタＱ１およびＱ２は、第１の相補トランジスタをなし、第１の整流素子を有しない第１のプッシュプル回路４１を構成する。第１のプッシュプル回路４１は、トランジスタＱ１およびＱ２のソース（ｓｏｕｒｃｅ）端子に接続される最大駆動電圧である正負の電源電圧±ＨＶＨと出力ライン１との接続を、トランジスタＱ１およびＱ２のオンオフ動作により制御する。トランジスタＱ１およびＱ２をオンオフする電気信号は、パルサー制御部３２の第１のドライバー３４で形成され、交流結合を行うキャパシタＣ１およびＣ２を介してＱ１およびＱ２のゲート（ｇａｔｅ）端子に入力される。トランジスタＱ１およびＱ２のゲート端子は、ソース端子との間に抵抗Ｒ１およびＲ２、並びに、保護ダイオードＤ１およびＤ２が接続され、ゲート端子の動作電位の確定および過電圧保護を行っている。トランジスタＱ１およびＱ２のドレイン（ｄｒａｉｎ）端子は、互いに接続され、第１のプッシュプル回路４１の出力部をなす。この出力部は、出力ライン１と接続される。
【００５６】
トランジスタＱ３およびＱ４は、第１の相補トランジスタをなし、第１の整流素子を有する第１のプッシュプル回路４２を構成する。この第１の整流素子を有する第１のプッシュプル回路４２は、パルサー電源部３１から最大駆動電圧よりも小さい電圧が供給される回路であり、トランジスタＱ３およびＱ４のソース端子に接続される中間駆動電圧である正負の電源電圧±ＨＶＬと出力ライン１との接続を、トランジスタＱ３およびＱ４のオンオフにより制御する。トランジスタＱ３およびＱ４をオンオフする電気信号は、パルサー制御部３２の第１のドライバー３４で形成され、交流結合を行うキャパシタＣ３およびＣ４を介して、Ｑ３およびＱ４のゲート端子に入力される。トランジスタＱ３およびＱ４のゲート端子には、ソース端子との間に抵抗Ｒ３およびＲ４、並びに保護ダイオードＤ３およびＤ４が接続され、ゲート端子の動作電位の確定および過電圧保護を行っている。
【００５７】
第１の整流素子であるダイオードＤ３０およびＤ４０は、トランジスタＱ３およびＱ４のドレイン端子と出力ライン１を接続し、出力ライン１のこの接続部は、第１のプッシュプル回路４２の出力部をなす。第１の整流素子であるダイオードＤ３０は、出力ライン１の電圧がトランジスタＱ３のソース端子の電圧＋ＨＶＬよりも高くなる際に、この電圧＋ＨＶＬの供給側（前記パルサー電源部３１側）へ向かう逆電流が前記トランジスタＱ３に流れることを防止する。第１の整流素子であるダイオードD４０は、出力ライン１の電圧がトランジスタＱ４のソース端子の電圧−ＨＶＬよりも低くなる際に、出力ライン１側へ向かう逆電流が前記トランジスタＱ４に流れることを防止する。
【００５８】
トランジスタＱ５およびＱ６は、接地端子と出力ライン１との接続を、トランジスタＱ５およびＱ６のオンオフにより制御する接地回路をなす。接地回路であるトランジスタＱ５およびＱ６をオンオフする制御信号は、パルサー制御部３２で形成される。
【００５９】
トランジスタＱ７およびＱ８は、第２の相補トランジスタをなし、第２の整流素子を有する第２のプッシュプル回路４３を構成する。第２のプッシュプル回路４３は、トランジスタＱ７およびＱ８のソース端子に接続される中間駆動電圧である正負の電源電圧±ＨＶＬと出力ライン１との接続を、トランジスタＱ７およびＱ８のオンオフにより制御する。本例では、第２のプッシュプル回路４３は、第１のプッシュプル回路４２におけるトランジスタＱ３および電源電圧＋ＨＶＬの間と出力ライン１とを接続し、また第１のプッシュプル回路４２におけるトランジスタＱ４および電源電圧−ＨＶＬの間と出力ライン１とを接続する。前記第２のプッシュプル回路４３は、ダイオードＤ３０，Ｄ４０に逆方向の電圧がかかったときに、トランジスタＱ７およびＱ８をオンして前記第１のプッシュプル回路４２と逆方向の電流を流す回路である。
【００６０】
トランジスタＱ７およびＱ８は、ＮチャネルおよびＰチャネルの電界効果トランジスタであり、上述したトランジスタＱ１〜Ｑ４と比較して、例えばドレイン電流の最大定格が半分程度の小電流用のものが用いられる。
【００６１】
トランジスタＱ７およびＱ８をオンオフする電気信号は、パルサー制御部３２にあるドライブ能力の小さい第２のドライバー３５で形成され、交流結合を行うキャパシタＣ７およびＣ８を介してＱ７およびＱ８のゲート端子に入力される。トランジスタＱ７およびＱ８のゲート端子には、ソース端子との間に抵抗Ｒ７およびＲ８、並びに保護ダイオードＤ７およびＤ８が接続され、ゲート端子の動作電位の確定および過電圧保護を行っている。
【００６２】
第２の整流素子をなすダイオードＤ７０およびＤ８０は、トランジスタＱ７およびＱ８のドレイン端子と出力ライン１を接続し、出力ライン１のこの接続部は、第２のプッシュプル回路４３の出力部をなす。第２の整流素子であるダイオードＤ７０は、出力ライン１の電圧がトランジスタＱ７のソース端子の電圧＋ＨＶＬよりも高くなる際に、トランジスタＱ７に電流を流す様に接続され、第２の整流素子であるダイオードＤ８０は、出力ライン１の電圧がトランジスタＱ８のソース端子の電圧−ＨＶＬよりも低くなる際に、トランジスタＱ８に電流を流す様に接続される。
【００６３】
マルチレベルパルサー３３のトランジスタＱ１〜Ｑ８に対するパルサー制御部３２からの制御信号は、各々ＤＶＰＨ、ＤＶＮＨ、ＤＶＰＬ、ＤＶＰＬ＊、ＤＶＮＬ、ＤＶＮＬ＊、ＣＰＰおよびＣＰＮで現す。これら文字列では、ＤＶはＤｒｉｖｅ、ＮはＮチャネル、ＰはＰチャネル、Ｈは最大駆動電圧ＨＶＨおよびＬは中間駆動電圧ＨＶＬを略語表記し、また文字列の右肩部に＊印が位置する制御信号は、第２のドライバー３５でドライブされるＤＶＰＬおよびＤＶＮＬに同期する制御信号を示している。
【００６４】
つぎに、マルチレベルパルサー３３の動作について、図５および６を用いて説明する。図５は、マルチレベルパルサー３３のトランジスタＱ１〜Ｑ８を駆動する制御信号の時間変化および出力される擬似正弦波を示す図である。横軸は時間軸、縦軸は電圧を示す。なお、図５（Ａ）および（Ｂ）に示す図は、共通の時間軸を有している。
【００６５】
ここで、Ｐチャネルの電界効果トランジスタを用いたＱ３、Ｑ１、Ｑ５およびＱ８の制御信号であるＤＶＰＬ、ＤＶＰＨ、ＣＰＰおよびＤＶＰＬ＊は、電圧の低いレベル（ｌｅｖｅｌ）であるＬレベルで、トランジスタがオン状態となり、電圧の高いレベルであるＨレベルで、トランジスタがオフ状態となる。また、Ｎチャネルの電界効果トランジスタを用いたＱ２，Ｑ４、Ｑ６およびＱ７の制御信号であるＤＶＮＬ、ＤＶＮＨ、ＣＰＮおよびＤＶＮＬ＊は、電圧の低いレベルであるＬレベルで、トランジスタがオフ状態となり、電圧の高いレベルであるＨレベルで、トランジスタがオン状態となる。
【００６６】
図５（Ａ）では、まず制御信号のＤＶＰＬがＬレベルとされ、トランジスタＱ３がオン状態にされる（ステップ１）。このタイミング（ｔｉｍｉｎｇ）では、図５（Ｂ）に示すステップ１の出力電圧として、中間駆動電圧＋ＨＶＬが出力される。
【００６７】
その後、制御信号のＤＶＰＬがＨレベルとされ、トランジスタＱ３がオフ状態にされると同時に制御信号のＤＶＰＨがＬレベルとされ、トランジスタＱ１がオン状態にされる（ステップ２）。このタイミングでは、図５（Ｂ）に示すステップ２の出力電圧として、最大駆動電圧＋ＨＶＨが出力される。
【００６８】
その後、制御信号のＤＶＰＨがＨレベルとされ、トランジスタＱ１がオフ状態にされると同時に制御信号のＤＶＰＬがＬレベルとされ、トランジスタＱ３がオン状態にされる（ステップ３）。このタイミングでは、図５（Ｂ）に示すステップ３の出力電圧として、中間駆動電圧＋ＨＶＬが出力され、同時に制御信号のＤＶＮＬ＊がＨレベルとされ、トランジスタＱ７もオンにされる。なお、このタイミングでの動作は、後に詳述する。
【００６９】
その後、制御信号のＤＶＰＬおよびＤＶＮＬ＊がＨおよびＬレベルとされ、トランジスタＱ３およびＱ７がオフ状態にされると同時に制御信号のＣＰＮがＨレベルとされ、トランジスタＱ６がオン状態にされる（ステップ４）。このタイミングでは、図５（Ｂ）に示すステップ４の出力電圧として、接地電位が出力される。
【００７０】
その後、制御信号のＣＰＮがＬレベルとされ、トランジスタＱ６がオフ状態にされると同時に制御信号のＤＶＮＬがＨレベルとされ、トランジスタＱ４がオン状態にされる（ステップ５）。このタイミングでは、図５（Ｂ）に示すステップ５の出力電圧として、負の中間駆動電圧−ＨＶＬが出力される。
【００７１】
その後、制御信号のＤＶＮＬがＬレベルとされ、トランジスタＱ４がオフ状態にされると同時に制御信号のＤＶＮＨがＨレベルとされ、トランジスタＱ２がオン状態にされる（ステップ６）。このタイミングでは、図５（Ｂ）に示すステップ６の出力電圧として、負の最大駆動電圧−ＨＶＨが出力される。
【００７２】
その後、制御信号のＤＶＮＨがＬレベルとされ、トランジスタＱ２がオフ状態にされると同時に制御信号のＤＶＮＬがＨレベルとされ、トランジスタＱ４がオン状態にされる（ステップ７）。このタイミングでは、図５（Ｂ）に示すステップ７の出力電圧として、負の中間駆動電圧−ＨＶＬが出力される。また、このタイミングでは、同時に制御信号のＤＶＰＬ＊がＬレベルとされ、トランジスタＱ８もオンにされる。
【００７３】
その後、制御信号のＤＶＮＬおよびＤＶＰＬ＊がＬおよびＨレベルとされ、トランジスタＱ４およびＱ８がオフ状態にされると同時に制御信号のＣＰＰがＬレベルとされ、トランジスタＱ５がオン状態にされる（ステップ８）。このタイミングでは、図５（Ｂ）に示すステップ８の出力電圧として、接地電位が出力される。
【００７４】
以上の動作により、１波長の擬似正弦波が形成される。以後、このステップ１〜８の動作を繰り返し、所定の数の擬似正弦波を有するバースト波形が形成される。
【００７５】
図６は、ステップ３において、トランジスタＱ１がオフにされ、トランジスタＱ３およびＱ７がオンにされた回路の状態を模式的に示した説明図である。この図では、トランジスタＱ１〜Ｑ８は、簡略化したオンオフスイッチ（ｏｎ‐ｏｆｆ  ｓｗｉｔｃｈ）として図示され、オフ状態にある接地回路であるトランジスタＱ５およびＱ６は、図示を省略した。
【００７６】
図７は、ステップ２からステップ３に移行する際の、出力ライン１に出力される電圧波形および電流波形を拡大して示した説明図である。図７（Ａ）では、横軸は時間、縦軸は出力ライン１の出力電圧を示している。また、図７（Ｂ）では、横軸は図７（Ａ）と同一の時間軸を有し、縦軸はトランジスタＱ７に流れる電流の大きさを示している。
【００７７】
ここで、ステップ３の前段階であるステップ２では、出力ライン１に最高駆動電圧＋ＨＶＨが出力されている。この状態では、容量性の負荷である圧電素子１１には、＋ＨＶＨの印加電圧に対応する電荷が充電されている。
【００７８】
その後、ステップ３では、図６に示した様にトランジスタＱ１のオフと同時にトランジスタＱ３およびＱ７がオンにされる。この際、圧電素子１１に充電された電荷により、出力ライン１は＋ＨＶＨの電圧が維持され、ダイオードＤ３０はオフ状態となる。一方、ダイオードＤ７０は、順方向電圧が印加されオン状態となる。この状態で、圧電素子１１に充電された＋ＨＶＨの電位を有する電荷は、ダイオードＤ７およびトランジスタＱ７を通り、中間駆動電圧＋ＨＶＬを出力するパルサー電源部３１に放電される。
【００７９】
トランジスタＱ７は、ドレイン電流の最大定格がトランジスタＱ１〜Ｑ６と比較して小さいので、この放電では、トランジスタＱ７に流れる電流が概ね一定となる。図７（Ｂ）は、ステップ２からステップ３に移行した際に、トランジスタＱ７に流れる電流を示した図である。圧電素子１１に充電された電荷による電位が、＋ＨＶＨから＋ＨＶＬに変化する過渡時間Ｔ１の間、トランジスタＱ７には概ね一定のドレイン電流ＩＤが流れる。
【００８０】
図７（Ａ）は、出力ライン１の出力電圧が時間変化する様子を示したものである。出力電圧は、概ね直線的に＋ＨＶＨから＋ＨＶＬに減少し、出力電圧が＋ＨＶＬに到達するとダイオードＤ７０は、逆バイアスの電圧になりオフ状態となる。この時、ダイオードＤ３０は、順方向バイアスの電圧になりオン状態となる。
【００８１】
また、ステップ６からステップ７に移行する場合にも、電圧極性は異なるものの、全く同様のことが生じる。この場合、ダイオードＤ８０は、出力ライン１の電圧が負の最大駆動電圧−ＨＶＨから負の中間駆動電圧−ＨＶＬに移行する際に、オン状態となる。これにより、トランジスタＱ８、ダイオードＤ８０から圧電素子１１へ向かう電流が流れ、圧電素子１１に充電された電荷は、過渡時間の間だけ放電される。
【００８２】
マルチレベルパルサー３３で消費される電力は、例えば以下に示す構成のマルチレベルパルサー５３と比較して、小さなものとなる。図８は、マルチレベルパルサー５３の構成を簡略化して示した、図６と同様の説明図である。マルチレベルパルサー５３のトランジスタＱ１〜Ｑ４、ダイオードＤ３０およびＤ４０、電源電圧±ＨＶＨおよび±ＨＶＬ、図示しない接地回路であるトランジスタＱ５およびＱ６並びに出力ライン１は、マルチレベルパルサー３３と同様である。マルチレベルパルサー５３は、圧電素子１１に充電された電荷を放電するために、出力ライン１と接地端子を接続する抵抗Ｒ４４が配設される。ここで、抵抗Ｒ４４は、１００〜３００Ω程度の大きさとされる。
【００８３】
ここで、ステップ３の前段階であるステップ２では、図６と同様に出力ライン１に最高駆動電圧＋ＨＶＨが出力されている。この状態では、容量性の負荷である圧電素子１１には、＋ＨＶＨの印加電圧に対応する電荷が充電されている。
【００８４】
その後、図８に示した様にトランジスタＱ１のオフと同時にトランジスタＱ３がオンにされる。この際、圧電素子１１に充電された電荷により、出力ライン１は＋ＨＶＨの電圧が維持され、ダイオードＤ３０はオフ状態となる。この状態で、圧電素子１１に充電された電荷は、抵抗Ｒ４４を通り接地端子に電流が流れ、過渡時間Ｔ２の間過渡電流が発生する。
【００８５】
図９は、マルチレベルパルサー５３を用いた場合の動作を示す説明図である。図９（Ａ）は、横軸をステップ２〜４と変化する時間軸とし、縦軸をマルチレベルパルサー５３の出力電圧の変化を示す電圧軸とする。図９（Ｂ）は、図９（Ａ）と同様の時間軸を有し、縦軸に抵抗Ｒ４４に流れる電流を示した図である。図８に示す様な抵抗Ｒ４４に流れる過渡電流は、図９（Ａ）の電圧波形では、ステップ２からステップ３に移行する際の過渡時間Ｔ２の間に流れる。
【００８６】
その後、出力ライン１の出力電圧は、圧電素子１１に蓄積された電荷の放電により＋ＨＶＨから低下し、＋ＨＶＬの電圧になる。ここで、ダイオードＤ３０はオン状態となり、トランジスタＱ３がオン状態にある間、出力ライン１は中間駆動電圧＋ＨＶＬに維持される。図９（Ａ）の電圧波形では、ステップ３で過渡時間Ｔ２が経過した後に、ステップ４に移行する迄の間、＋ＨＶＬの電圧が出力ライン１に出力される。なお、この間、抵抗Ｒ４４では、電流＋ＨＶＬ／Ｒ４４が流れる。
【００８７】
マルチレベルパルサー５３のステップ１〜８で生じる消費電力は、マルチレベルパルサー３３で生じる消費電力よりも大きなものとなる。すなわち、マルチレベルパルサー５３では、ステップ１〜８の出力電圧が０Ｖでない期間において、抵抗Ｒ４４に定常的に流れる電流が生じる。この電流は、抵抗Ｒ４４を用いたマルチレベルパルサー５３の消費電力を大きなものとする。一方、マルチレベルパルサー３３は、圧電素子１１に充放電を行う場合を除いて、定常的な電流の消費は存在しない。圧電素子１１に充電された電荷を放電する場合には、トランジスタＱ７またはＱ８をオン状態として高速に放電することができるので、消費電力を一層低いものにすることができる。圧電素子１１に充電する場合に発生する電力の消費は、マルチレベルパルサー５３およびマルチレベルパルサー３３共に同一の消費量である。
【００８８】
上述してきたように、本実施の形態では、中間駆動電圧±ＨＶＬと出力ライン１間に接続されたトランジスタＱ７およびＱ８並びにダイオードＤ７０およびＤ８０を備える第２のプッシュプル回路を有し、ステップ１〜８で定常的に消費される電流をなくし、圧電素子１１に充電された電荷を高速に放電することとしているので、消費電力を低減し、ひいてはマルチレベルパルサー３３の発熱を少なくすることができる。
【００８９】
以上、本発明を前記実施の形態によって説明したが、この発明はその主旨を変更しない範囲で種々変更実施可能なことはもちろんである。例えば、マルチレベルパルサー３３のトランジスタＱ５およびＱ６を有する接地回路の一部として、特に図示しないが、出力ライン１と接地端子との間を接続する抵抗をさらに設けることもできる。この場合、抵抗の値は、マルチレベルパルサー５３の抵抗Ｒ４４と比較して大きな値の５００Ω以上とされる。これにより、簡易な構成のマルチレベルパルサー５３と比較して、消費電力の増加が軽減されたマルチレベルパルサーを構成することができる。
【００９０】
また、前記実施の形態では、第２の電界効果トランジスタＱ７およびＱ８を、第１の電界効果トランジスタＱ３およびＱ４に同期してオンオフすることとしたが、第２の電界効果トランジスタＱ７およびＱ８のオン時間を、第１の電界効果トランジスタＱ３またはＱ４がオンしてから、例えば過渡時間Ｔ１を越える所定時間の間だけとすることもできる。
【００９１】
また、前記実施の形態では、第２の電界効果トランジスタＱ７およびＱ８を、第１の電界効果トランジスタＱ３およびＱ４に同期してオンオフすることとしたが、例えば第１の電界効果トランジスタＱ３およびＱ４をオフ状態のままとし、第１の電界効果トランジスタＱ１およびＱ２をオンオフさせて矩形波の電気信号を発生させる場合等に、第２の電界効果トランジスタＱ７およびＱ８を全くオン状態とせず、動作させない様にすることもできる。
【００９２】
また、図４に示したマルチレベルパルサー３３の構成を示す回路図は、本発明の主旨を変更しない範囲で適宜変更可能であることはもちろんである。
【図面の簡単な説明】
【００９３】
【図１】超音波撮像装置の全体構成を示すブロック図である。
【図２】超音波撮像装置の画像取得部の構成を示すブロック図である。
【図３】超音波撮像装置の送信部の構成を示すブロック図である。
【図４】実施の形態にかかるマルチレベルパルサーの構成を示す回路図である。
【図５】実施の形態にかかるマルチレベルパルサーの全体的な出力動作を示す説明図である。
【図６】実施の形態にかかるマルチレベルパルサーの回路動作を示す説明図である。
【図７】実施の形態にかかるマルチレベルパルサーの出力電圧およびトランジスタに流れる電流を示す説明図である。
【図８】簡易な構成のマルチレベルパルサーの構成および動作を示す説明図である。
【図９】簡易な構成のマルチレベルパルサーの出力電圧が切り換えられる際の動作および電流の変化を示す説明図である。
【符号の説明】
【００９４】
１  出力ライン
２  被検体
１０  超音波プローブ
１１  圧電素子
２１  送信ビームフォーマ
２２  送信部
２３  受信部
２４  受信ビームフォーマ
２５  Ｂモード処理部
２６  ドップラ処理部
３１  パルサー電源部
３２  パルサー制御部
３３、５３  マルチレベルパルサー
３４  第１のドライバー
３５  第２のドライバー
３６  擬似正弦波発生手段
４１、４２  第１のプッシュプル回路
４３  第２のプッシュプル回路
１００  超音波撮像装置
１０２  画像取得部
１０４  画像メモリ部
１０５  画像表示制御部
１０６  表示部
１０７  入力部
１０８  制御部
Ｃ１〜Ｃ４、Ｃ７、Ｃ８  キャパシタ
Ｄ１〜Ｄ８、Ｄ３０、Ｄ４０、Ｄ７０、Ｄ８０  ダイオード
Ｑ１〜Ｑ８  トランジスタ
Ｒ１〜Ｒ４、Ｒ７、Ｒ８、Ｒ４４  抵抗
Ｔ１、Ｔ２  過渡時間
【図１】
2010042146.tif 000003
【図２】
2010042146.tif 000004
【図３】
2010042146.tif 000005
【図４】
2010042146.tif 000006
【図５】
2010042146.tif 000007
【図６】
2010042146.tif 000008
【図７】
2010042146.tif 000009
【図８】
2010042146.tif 000010
【図９】
2010042146.tif 000011