(57)【要約】【課題】素体の表面をガラス層により確実に保護しつつ、内部電極と下地電極との良好な電気的接続を確保することができるセラミック積層電子部品およびその製造方法を提供する。【解決手段】本実施形態に係るセラミック積層電子部品１は、主としてセラミックスからなる素体２と、素体２の内部に設けられ、かつ素体２の端面から突出した内部電極３と、素体２の表面を被覆するガラス層６と、素体２の端面におけるガラス層６上に形成された下地電極７と、を有し、内部電極３が、ガラス層６を貫通して下地電極７の内部に達しており、下地電極７に達した内部電極３の端部３ａは、素体２の内部の内部電極３に比べて太い。【選択図】図１
2010080703.tif 000002
【特許請求の範囲】
【請求項１】
主としてセラミックスからなる素体と、
前記素体の内部に設けられ、かつ前記素体の端面から突出した内部電極と、
前記素体の表面を被覆するガラス層と、
前記素体の端面における前記ガラス層上に形成された下地電極と、を有し、
前記内部電極が、前記ガラス層を貫通して前記下地電極の内部に達しており、前記下地電極に達した前記内部電極の端部は、前記素体の内部の内部電極に比べて太い、
セラミック積層電子部品。
【請求項２】
前記下地電極の形成部位以外の前記ガラス層が、前記下地電極の形成部位における前記ガラス層に比べて厚い、
請求項１に記載のセラミック積層電子部品。
【請求項３】
前記内部電極及び前記下地電極は、Ａｇ及び／又はＰｄを含み、
前記内部電極中のＰｄの含有量が、前記下地電極に比べて大きい、
請求項１又は２に記載のセラミック積層電子部品。
【請求項４】
主としてセラミックスからなる素体と、前記素体に内蔵されかつ前記素体の端面において露出した内部電極を備える積層構造体を形成する工程と、
前記素体の表面へのガラスペーストの塗布および焼成により、前記素体の表面にガラス層を形成する工程と、
前記素体の端面における前記ガラス層上に導電性ペーストを塗布する工程と、
前記導電性ペーストを焼成して、下地電極を形成する工程と、
を有するセラミック積層電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミックスからなる素体と内部電極との積層構造を備えるセラミック積層電子部品およびその製造方法に関する。
【背景技術】
【０００２】
近年、サーミスタ、コンデンサ、インダクタ、ＬＴＣＣ(Low Temperature Co-fired Ceramics)、バリスタ、及びそれらの複合体からなるセラミック積層電子部品では、セラミックスからなる素体の内部に内部電極が形成されている。素体の端面には内部電極が露出しており、素体の端面に内部電極に接続する下地電極を形成した後に、下地電極上に、めっきによりＮｉ層およびＳｎ層からなる端子電極が形成されている。
【０００３】
Ｎｉ層およびＳｎ層のめっきにおいて、セラミックスからなる素体の浸食や、素体の表面へのめっき金属の析出を防止するため、素体の表面にガラス等の被膜を施す技術が提案されている（特許文献１参照）。特許文献１では、素体の表面にスパッタリング法等によりガラス層を形成し、素体の端面に相当するガラス上にＡｇ電極（下地電極）を形成している。このＡｇ電極上に、めっきによりＮｉ層およびＳｎ層が形成される。特許文献１によれば、Ａｇ電極を焼成することにより、ガラスが軟化し、これにより内部電極とＡｇ電極との接続が確保されることが記載されている（特許文献１の段落００１３参照）。
【０００４】
【特許文献１】特開２００１−１３５５０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、スパッタリング法等の成膜方法では、素体表面に均一にガラス層が形成されることから、Ａｇ電極の焼成時においてガラス層が軟化しても内部電極が露出せず、内部電極と下地電極との接続不良が生じてしまうというという問題があった。さらに、スパッタリングにより形成されたガラス層にはピンホールが多く含まれていることから、めっき液から素体を有効に保護できないという問題もある。
【０００６】
そこで、本発明は上記の事情に鑑みてなされたものであり、その目的は、素体の表面をガラス層により確実に保護しつつ、内部電極と下地電極との良好な電気的接続を確保することができるセラミック積層電子部品およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記の目的を達成するため、本発明のセラミック積層電子部品は、主としてセラミックスからなる素体と、素体の内部に設けられ、かつ素体の端面から突出した内部電極と、素体の表面を被覆するガラス層と、素体の端面におけるガラス層上に形成された下地電極と、を有し、内部電極が、ガラス層を貫通して下地電極の内部に達しており、下地電極に達した内部電極の端部は、素体の内部の内部電極に比べて太い。
【０００８】
上記の構成では、内部電極が、ガラス層を貫通して下地電極の内部に達していることから、内部電極と下地電極との電気的導通が確実となっている。また、下地電極に達した内部電極の端部は、素体の内部の内部電極に比べて太いことから、下地電極と内部電極との接触面積が増え、両者の接触抵抗が低減する。本願発明では、ガラス層は、ガラスペーストの塗布及び焼成により形成される。ガラスペーストを焼成すると、本願発明者らの知見によれば、未だ詳細な作用機序は不明なものの、内部電極の形成部位（内部電極の露出部位）において自己整合的に開口を有するガラス層が形成される。この結果、内部電極と下地電極との電気的導通が確実となる。そして、開口部位において下地電極から内部電極へと確実に金属が供給されることにより、カーケンドール効果により、内部電極の端部が下地電極に向かって突出するだけでなく、太くなるものと考えられる。
【０００９】
好ましくは、下地電極の形成部位以外のガラス層が、下地電極の形成部位におけるガラス層に比べて厚い。これにより、下地電極の形成部位以外のガラス層を厚くして素体を確実に保護しつつ、下地電極の形成部位におけるガラス層を薄くして下地電極と内部電極との導通を図ることができる。
【００１０】
好ましくは、内部電極及び下地電極は、Ａｇ及び／又はＰｄを含み、内部電極中のＰｄの含有量が、前記下地電極に比べて大きい。本願発明者らの研究の結果、Ｐｄの多い電極の方へＡｇが移動するという知見が得られたことから、上記構成にすることにより内部電極から下地電極へとＡｇが移動し、内部電極の突き出しが促進される。
【００１１】
さらに、上記の目的を達成するため、本発明のセラミック積層電子部品は、主としてセラミックスからなる素体と、素体に内蔵されかつ素体の端面において露出した内部電極を備える積層構造体を形成する工程と、素体の表面へのガラスペーストの塗布および焼成により、素体の表面にガラス層を形成する工程と、素体の端面におけるガラス層上に導電性ペーストを塗布する工程と、導電性ペーストを焼成して、下地電極を形成する工程と、を有する。
【００１２】
上記の本願発明では、素体の表面へのガラスペーストの塗布および焼成により、素体の表面にガラス層が形成される。このとき、本願発明者らの知見によれば、詳細な作用機序は未だ不明な部分があるものの、素体の端面における内部電極の露出部位において、ガラス層には内部電極を露出させる開口が形成されることがわかっている。このような状態の素体の端面におけるガラス層上に導電性ペーストを塗布し、焼成することにより、内部電極と下地電極とが確実に接触する。また、この焼成の際に、内部電極と下地電極とが一点でも接触していれば、カーケンドール（Kirkendall effect）効果により、内部電極の端部が外側（下地電極側）へ延び、さらに下地電極の内部に達することとなる。これにより、内部電極と下地電極との導通が確実なものとなる。
【発明の効果】
【００１３】
本発明のセラミック積層電子部品およびその製造方法によれば、内部電極が、ガラス層を貫通して下地電極の内部に達しており、また、下地電極に達した内部電極の端部は、素体の内部の内部電極に比べて太いことから、素体の表面をガラス層により確実に保護しつつ、内部電極と下地電極との良好な電気的接続を確保することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態について、図面を参照して説明する。なお、図面中、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は、図示の比率に限定されるものではない。また、以下の実施の形態は、本発明を説明するための例示であり、本発明をその実施の形態のみに限定する趣旨ではない。さらに、本発明は、その要旨を逸脱しない限り、さまざまな変形が可能である。
【００１５】
＜第１実施形態＞
図１は、本発明によるセラミック積層電子部品の第１実施形態の概略構造を示す断面図である。
セラミック積層電子部品１は、セラミックスからなる素体２と、素体２内に形成された複数の内部電極３とを含む積層体４を有する。より具体的には、素体２の一方の側面（端面）から突出した端部を有する内部電極３と、素体２の他方の側面から突出した端部を有する内部電極３とが、素体２を介在させて交互に積層されている。素体２の表面には、素体２を被覆するガラス層６が形成されており、素体２の両側面に相当する部位におけるガラス層６上には、下地電極７が形成されている。
【００１６】
内部電極３は、ガラス層６を貫通し、下地電極７の内部に達している。さらに、内部電極３の端部３ａは、素体２中の内部電極３の幅に比べて太いことがわかる。このように、内部電極３の端部３ａが太くなっていることにより、内部電極３の端部３ａと下地電極７との接触面積を増やすことができ、両者の接触抵抗を低減することができる。
【００１７】
下地電極７の表面には、さらに、めっきによりＮｉ層８ａ及びＳｎ層８ｂからなる端子電極８が形成されている。これらの端子電極８と、例えば、配線基板上の電極とがはんだ等により接合される。
【００１８】
以下、各構成要素について説明する。
素体２はセラミックスからなり、具体的には、半導体セラミックス又は誘電体セラミックスからなる必要がある。このようなセラミック材料に限定はなく、例えば、チタン酸バリウム、チタン酸ストロンチウム、窒化ホウ素、フェライト、チタン酸ジルコン酸鉛、炭化ケイ素、窒化ケイ素、ステアタイト、酸化亜鉛、ジルコニア等が挙げられる。
【００１９】
素体２を形成するために用いられるセラミックス粉末の合成方法としては、特に限定されるものではないが、例えば、水熱法、加水分解法、共沈法、固相法、ゾルゲル法等を用いることができ、必要に応じて仮焼が施されてもよい。
【００２０】
内部電極３は、好ましくは、Ｐｄ及び／又はＡｇを含む。内部電極３は、このような金属成分を含む導電性ペーストを印刷することにより形成される。
【００２１】
ガラス層６は、Ｎｉ層８ａおよびＳｎ層８ｂのめっきにおいて、セラミックスからなる素体２の浸食や、素体２の表面へのめっき金属の析出を防止するために形成される。ガラス層６の材料に限定はないが、耐薬品性が良好であり、軟化点が素体の焼結温度よりも低いことが好ましい。これによりガラスの焼成温度を素体の焼成温度以下にすることが可能になり、素体の特性の変動、内部電極を構成する金属の素体中への拡散等に起因する素子特性の変動を抑えることが出来る。また、下地電極７のフリットの軟化点は、ガラスの軟化点よりも低いことが好ましい。これにより、下地電極７の焼成において、ガラスの軟化が抑制されるので、ガラス層６の変形が防止することができる。さらに、ガラス層６の厚さは、ピンホールの発生を抑制するため、下地電極７の形成部位以外の部位において１μｍよりも厚いことが好ましい。
【００２２】
ガラス層６は、スパッタリング法等の成膜技術ではなく、ガラスペーストの塗布及び焼成により形成される。本願発明者らの知見によれば、未だ詳細な作用機序は不明なものの、塗布後の後のガラスペーストを焼成すると、内部電極３の形成部位（内部電極の露出部位）において自己整合的に開口ないし窪みを有するガラス層６が形成されることがわかっている。この結果、内部電極３と下地電極７との電気的導通が確実となる。そして、開口部位において下地電極７と内部電極３とが接触することにより、カーケンドール効果により、内部電極３の端部３ａが下地電極７に向かって突出するだけでなく、太くなる。
【００２３】
ガラス層６の材料としては、非鉛系の材料を用いることが好ましい。鉛を含まないガラス層６の方が、鉛を含むガラス層に比べて、カーケンドール効果による内部電極の突き出しが促進されるからである。
【００２４】
下地電極７は、好ましくは、Ａｇ及び／又はＰｄを含む。さらに好ましくは、内部電極３中のＰｄの含有量が、下地電極７に比べて大きいことが好ましい。本願発明者らの研究の結果、Ｐｄの多い電極の方へＡｇが移動するという知見が得られたことから、上記構成にすることにより内部電極３から下地電極７へとＡｇが移動し、内部電極３の突き出しが促進されるからである。
【００２５】
端子電極８は、Ｎｉ層８ａおよびＳｎ層８ｂの積層体からなる。Ｎｉ層８ａは、Ｓｎ層８ｂと下地電極７との接触を防止して、Ｓｎによる下地電極７の腐食を防止するバリアメタルとして機能するものであり、その厚さは例えば２μｍ程度である。また、Ｓｎ層８ｂは、はんだの濡れ性を向上させる機能を有するものであり、その厚さは例えば４μｍ程度である。Ｎｉ層８ａおよびＳｎ層８ｂは、電気めっきを用いて形成される。めっき液の材料および電気めっきの条件に限定はないが、ガラス層６を溶かさないようなめっき液および電気めっき条件が選択される。ガラス層６の浸食を防ぐため、めっき液のｐＨは５以上１２以下、めっき液の温度は５０℃以下が好ましい。また、同様の理由により、めっき液は、クエン酸、グルコン酸等のキレート剤をほとんど含まない組成が好ましい。
【００２６】
次に、上記の本実施形態に係るセラミック積層電子部品１の製造方法について、図２〜図５を参照して説明する。図２〜図５は、セラミック積層電子部品１を製造する手順の一例を示す工程図である。
【００２７】
まず、図２に示すように、素体２と内部電極３との積層構造からなる積層体４を形成する。積層体４は、例えば以下のようにして製造される。
セラミック粉末、有機溶剤、有機バインダおよび可塑剤等を混合して、セラミックスラリーとした後、ドクターブレード法により成形して、シート状の素体、いわゆるセラミックグリーンシートを得る。
続いて、セラミックグリーンシート上に、Ｐｄ及び／又はＡｇを含む金属粉と、バインダ樹脂と、溶剤とを含有する導電性ペーストを印刷することにより、内部電極３のパターンを形成する。
さらに、続いて、内部電極３が形成された複数の素体２と内部電極３が形成されていない複数の素体２とを交互に積層し、それを更に加圧して積層構造体を得る。
それから、積層構造体を切断することにより個々の積層体４に分割する。これにより、切断後の積層体４の側面からは、内部電極３の端部３ａが露出した状態となる。
次に、積層体４を、大気中で脱バインダ処理した後、焼成を行うことにより、焼結された積層体４が得られる。
【００２８】
次に、図３に示すように、素体２の全面に、ガラス粉末、バインダ樹脂及び溶剤を含むガラススラリーを塗布した後、ガラス粉末の軟化温度以上で焼成することによって、ガラス層６を形成する。ガラスの軟化点以上で焼成することによって、緻密で高密度のガラス膜が形成される。本願発明者らの知見によれば、未だ詳細な作用機序は不明なものの、ガラスペーストを焼成すると、内部電極の形成部位（内部電極３の端部３ａの露出部位）において自己整合的に開口６ａを有するガラス層６が形成されることがわかっている。
【００２９】
次に、図４に示すように、素体２の側面におけるガラス層６上に、例えば、Ａｇ及び／又はＰｄを含む金属粉と、溶剤と、有機バインダとを含む導電性ペースト７ａを塗布する。
【００３０】
次に、図５に示すように、導電性ペースト７ａを焼成して、下地電極７を形成する。ガラス層６の開口６ａにおいて内部電極３の端部３ａが露出していることから、内部電極３と下地電極７とが確実に接触する。また、開口６ａの部位において下地電極７と内部電極３とが接触することにより、カーケンドール効果により、内部電極３の端部３ａが下地電極７に向かって突出する。
【００３１】
このカーケンドール効果による内部電極３の突き出しを促進するため、内部電極３及び下地電極７として、Ａｇ及び／又はＰｄを含む電極を形成し、かつ、内部電極中のＰｄの含有量を下地電極７よりも増やすことが好ましい。さらに、ガラス層６の軟化点よりも低い軟化点をもつフリットを含有する下地電極７を形成することにより、導電性ペーストの焼成時において、ガラス層６の軟化が抑制され、ガラス層６の変形が抑制される。
【００３２】
図６は、ＦＩＢ（Focused Ion Beam）装置を用いて観察された端部３ａの近傍の断面写真である。なお、図８中には、図５の各符号に対応する数字を付記している。図６に示すように、内部電極３は、ガラス層６を貫通しており、下地電極７に達していることがわかる。また、内部電極３の端部３ａは、素体２中の内部電極３の幅に比べて太くなっている。このように、内部電極３の端部３ａが太くなっていることにより、内部電極３の端部３ａと下地電極７との接触面積を増やすことができ、両者の接触抵抗が低減される。
【００３３】
以降の工程としては、図１に示すように、下地電極７の表面に、電気めっきによりＮｉ層８ａおよびＳｎ層８ｂを順次堆積させて端子電極８を形成する。例えば、Ｎｉ層８ａの形成では、バレルめっき方式を採用し、ワット系浴を用いてＮｉを２μｍ析出させる。また、Ｓｎ層８ｂの形成では、バレルめっき方式を採用し、中性錫めっき浴を用いて、Ｓｎを４μｍ析出させる。
以上により、セラミック積層電子部品１が製造される。
【００３４】
上述した構成のセラミック積層電子部品１によれば、内部電極３が、ガラス層６を貫通して下地電極７の内部に達していることから、内部電極３と下地電極７との良好な電気的接続を確保することができる。また、下地電極７に達した内部電極３の端部３ａは、素体２の内部の内部電極３に比べて太いことから、内部電極３と下地電極７との接触面積が増え、両者の接触抵抗が低減する。
【００３５】
また、上述したセラミック積層電子部品１の製造方法によれば、ガラスペーストの塗布および焼成により、素体２の表面にガラス層６を形成することにより、内部電極３の露出部位において自己整合的にガラス層６に開口６ａが形成され、この結果、内部電極３と下地電極７との電気的導通が確実となる。そして、開口６ａの部位において下地電極７から内部電極３へと確実に金属が供給されることにより、カーケンドール効果により、内部電極３の端部３ａが下地電極７に向かって突出するだけでなく、太くなる。これにより、内部電極３と下地電極７との導通が確実なものとなる。
【００３６】
＜第２実施形態＞
図７は、第２実施形態に係るセラミック積層電子部品１の断面図である。
図７に示すように、本実施形態では、下地電極７の形成部位以外のガラス層１０が、下地電極７の形成部位におけるガラス層１０に比べて厚い点を除いて、第１実施形態と同様である。
【００３７】
具体的には、ガラス層１０は、ガラス層６とガラス層９の二層構造からなる。ガラス層６は、第１実施形態と同じであり、素体２の全面に形成されたものである。ガラス層１０は、下地電極７の形成部位以外のガラス層６上に形成されている。
【００３８】
素体２と下地電極７との間のガラス層６の厚さは、内部電極３の突き出しを許容するため、１μｍ未満であることが好ましい。また下地電極７のボイドを通して侵入するめっき液から素体２を保護する為に、素体２と下地電極７が接している場合でも下地電極７の境界付近の空隙にはガラス層６と実質同じ組成のガラスが充填されていることが好ましい。ガラス層６及びガラス層９の合計膜厚に制限はない。下地電極７の形成部位以外のガラス層１０は、端子電極８用のめっき液に直接晒されるので、このめっき液から素体２を十分に保護する必要があるからである。
【００３９】
上記のセラミック積層電子部品１を製造するためには、第１実施形態と同様に、図２〜図６に示す工程を経て、下地電極７を形成した後に、追加のガラス層９を形成すればよい。具体的には、下地電極７を形成した後に、下地電極７上を樹脂で覆い、ガラス粉末、バインダ樹脂及び溶剤を含むガラスペーストの中にチップ全体を浸漬した後に焼成する。焼成後、下地電極７上の樹脂層はほぼ消失しているため、樹脂層の上のガラス層は容易に剥離される。これにより、下地電極７の形成部位以外のガラス層６上にガラス層９が形成される。ガラス層９を形成した後に、第１実施形態と同様に、電気めっきによりＮｉ層８ａ及びＳｎ層８ｂからなる端子電極８ｇが形成される。
【００４０】
本実施形態に係るセラミック積層電子部品１によれば、下地電極７の形成部位以外のガラス層１０が、下地電極７の形成部位におけるガラス層１０に比べて厚くなっていることから、めっき液に直接晒される部位のガラス層１０を厚くして素体を確実に保護しつつ、下地電極７の下層のガラス層１０を薄くして下地電極７と内部電極３との導通を図ることができる。
【００４１】
また、本実施形態に係るセラミック積層電子部品１の製造方法によれば、下地電極７を形成した後に、ガラス層６上に追加のガラス層９を形成することにより、下地電極７と内部電極３との導通を確保しつつ、めっき液からの保護を強化することができる。
【００４２】
以下、本発明の実施例について説明するが、本発明はこれら実施例に限定されるものではない。
【００４３】
（実施例１）
素体２の主組成がチタン酸ストロンチウムであり、内部電極３がＡｇＰｄ（Ｐｄ３０ｗｔ％）で、外形が１．６×０．８×０．８ｍｍの積層体４からなるコンデンサチップにガラスコーティングを行った。軟化点６４５℃の鉛含有量が１００ｐｐｍ以下の非鉛ガラスペーストをシンナーに稀釈した後に、このペースト中にチップを浸漬し、６７０℃で焼成した。これを５回繰り返し、平均膜厚３μｍのガラス層６を形成した。次に内部電極３が露出している素体面を軟化点５８０℃のフリットを含む銀ペーストに浸漬して６７０℃で焼成して下地電極７を形成した。この状態で端子間の導通を検査すると導通不良は０／１００、絶縁不良は０／１００であった。次に下地電極７上にワット浴でＮｉ層８ａを３μｍ、中性Ｓｎ浴でＳｎ層８ｂを５μｍ形成した。この状態で端子間の導通をチェックすると導通不良は０／１００、絶縁不良は０／１００であった。
【００４４】
（実施例２）
実施例１で下地電極７の形成後に、下地電極７の表面にレジスト層を形成したチップを鉛含有量が１００ｐｐｍ以下の非鉛ガラスペーストに浸漬させ、焼成した。これにより、下地電極７以外の素体２上のガラス層１０の膜厚を５μｍにした。このときの導通不良の発生は０／１００であった。
【００４５】
（比較例１）
実施例１でガラス層６をスパッタリング法により形成した。このとき下地電極形成後端子間の導通をチェックすると導通不良は８／１００、絶縁不良は０／１００であった。次に下地電極７上にワット浴でＮｉ層８ａを３μｍ、中性Ｓｎ浴でＳｎ層８ｂを５μｍ形成した。この状態で端子間の導通をチェックすると導通不良は１３／１００、絶縁不良は１７／１００であった。この結果から、スパッタリング法により形成したガラス層６では、内部電極３と下地電極７との導通不良が発生すること、まためっき後に絶縁不良が発生することがわかる。めっき後のＩＲ不良チップの断面解析を行うと、内部電極間にクラックが入っている。スパッタリング法により形成されたガラス層６中のピンホールを通じてめっき中にめっき液が素体２に侵入して素体２を溶解し、内部電極３と素体２との内部応力が解放されてクラックが生じたと考えられる。
【産業上の利用可能性】
【００４６】
本発明は、サーミスタ、コンデンサ、インダクタ、ＬＴＣＣ(Low Temperature Co-fired Ceramics)、バリスタ、それらの複合部品からなるセラミック積層電子部品等、および、それらを備える機器、装置、システム、設備等、ならびに、それらの製造に広く利用することができる。
【図面の簡単な説明】
【００４７】
【図１】第１実施形態に係るセラミック積層電子部品の概略断面図である。
【図２】セラミック積層電子部品を製造する手順の一例を示す工程断面図である。
【図３】セラミック積層電子部品を製造する手順の一例を示す工程断面図である。
【図４】セラミック積層電子部品を製造する手順の一例を示す工程断面図である。
【図５】セラミック積層電子部品を製造する手順の一例を示す工程断面図である。
【図６】内部電極の端部近傍の断面写真を示す図である。
【図７】第２実施形態に係るセラミック積層電子部品の概略断面図である。
【符号の説明】
【００４８】
１…セラミック積層電子部品、２…素体、３…内部電極、３ａ…端部、４…積層体、６…ガラス層、６ａ…開口、７…下地電極、７ａ…導電性ペースト、８…端子電極、８ａ…Ｎｉ層、８ｂ…Ｓｎ層、９…ガラス層、１０…ガラス層。
【図１】
2010080703.tif 000003
【図２】
2010080703.tif 000004
【図３】
2010080703.tif 000005
【図４】
2010080703.tif 000006
【図５】
2010080703.tif 000007
【図７】
2010080703.tif 000008
【図６】
2010080703.tif 000009