(57)【要約】【課題】  計算コストの低減に対して有利な半導体デバイスシミュレーション方法およびこれを実行する半導体デバイスシュミレーション装置を提供する。【解決手段】  デバイスシミュレーション方法は、非等方的な散乱過程の処理に関して、運動量緩和時間の逆数を計算し、前記運動量緩和時間の逆数を用いてフリーフライト時間を計算するステップＳ１０１と、前記フリーフライト時間後の時刻を計算するステップＳ１０２と、前記フリーフライト時間の間のドリフト過程の計算を行うステップＳ１０３と、散乱後の波数を等方的散乱であるとみなして散乱過程を計算するステップＳ１０４とを具備する。【選択図】    図２
2010080726.tif 000002
【特許請求の範囲】
【請求項１】
非等方的な散乱過程の処理に関して、運動量緩和時間の逆数を計算し、前記運動量緩和時間の逆数を用いてフリーフライト時間を計算するステップと、
前記フリーフライト時間後の時刻を計算するステップと、
前記フリーフライト時間の間のドリフト過程の計算を行うステップと、
散乱後の波数を等方的散乱であるとみなして散乱過程を計算するステップとを具備すること
を特徴とするモンテカルロ法に基づく半導体デバイスシミュレーション方法。
【請求項２】
前記非等方的な散乱過程は、イオン化不純物散乱または弾性散乱であること
を特徴とする請求項１記載の半導体デバイスシミュレーション方法。
【請求項３】
前記ドリフト過程の計算を行うステップにおいて、散乱は、前記運動量緩和時間が経過してはじめて起きるとしてから計算を行うこと
を特徴とする請求項１または２に記載の半導体デバイスシミュレーション方法。
【請求項４】
非等方的な散乱過程を処理する部分に関して、運動量緩和時間の逆数を計算し、前記運動量緩和時間の逆数を用いてフリーフライト時間を計算するステップと、前記フリーフライト時間後の時刻を計算するステップと、前記フリーフライト時間の間のドリフト過程の計算を行うステップと、散乱後の波数を等方的散乱であるとみなして散乱過程を計算するステップとを実行するプログラムを格納する記憶部と、
前記プログラムの処理を制御する制御部とを具備すること
を特徴とするモンテカルロ法に基づく半導体デバイスシミュレーション装置。
【請求項５】
前記制御部に電気的に接続される入力部および出力部を更に具備し、
前記制御部は、前記入力部で指定される入力に応じて、半導体デバイスの電圧設定を行う電圧設定部と、
少なくとも前記電圧設定部により設定された電圧に基づき、前記プログラムを実行し、半導体デバイス特性を計算する素子特性計算部とを備えること
を特徴とする請求項４に記載の半導体デバイスシミュレーション装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体デバイスシミュレーション方法およびこれを実行する半導体デバイスシミュレーション装置に関する。
【背景技術】
【０００２】
キャリア輸送解析のためのモンテカルロ・シミュレーションは、ボルツマン輸送方程式を厳密に解く手法であり、高バイアスを印加したMOSFET（Metal Oxide Semiconductor Field Effect Transistor）のドレイン端で発生するホットキャリア（高エネルギーのキャリア）を含むような、非平衡系の取り扱いに優れた手法である（例えば、特許文献１参照）。そのため、素子の信頼性の指標となる基板電流の予測や、極微細MOSFETの電気特性の評価と予測が行える。
【０００３】
しかしながら、従来のモンテカルロ・シミュレーションは、半導体デバイスシミュレーションで標準的に用いられているドリフト拡散モデルを実装した半導体デバイスシミュレータに比べて物理的な精度では優れているという反面、計算時間が増大する。その結果、計算コストの低減に対して不利である。
【０００４】
尚、等方散乱の場合、散乱後の波数は一様乱数を用いて容易に計算することが可能である。しかしながら、キャリア輸送解析等の非等方散乱の場合、乱数を用いて散乱後の波数を求める際の計算手順が複雑であり、プログラムへの実装が困難という側面もある。ここではイオン化不純物散乱を例としてあげたが、他にも同様の性質を有する非等方的な散乱機構があるが、その場合でも、やはり上記と同様な問題を抱えている。
【０００５】
上記のように、従来の半導体デバイスシミュレーション方法およびこれを実行する半導体デバイスシュレーション装置は、計算コストの低減に対して不利である、という問題があった。
【特許文献１】特開２００６−１１３７４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
この発明は、計算コストの低減に対して有利な半導体デバイスシミュレーション方法およびこれを実行する半導体デバイスシミュレーション装置を提供する。
【課題を解決するための手段】
【０００７】
この発明の一態様によれば、非等方的な散乱過程の処理に関して、運動量緩和時間の逆数を計算し、前記運動量緩和時間の逆数を用いてフリーフライト時間を計算するステップと、前記フリーフライト時間後の時刻を計算するステップと、前記フリーフライト時間の間のドリフト過程の計算を行うステップと、散乱後の波数を等方的散乱であるとみなして散乱過程を計算するステップとを具備する半導体デバイスシミュレーション方法を提供できる。
【０００８】
この発明の一態様によれば、非等方的な散乱過程を処理する部分に関して、運動量緩和時間の逆数を計算し、前記運動量緩和時間の逆数を用いてフリーフライト時間を計算するステップと、前記フリーフライト時間後の時刻を計算するステップと、前記フリーフライト時間の間のドリフト過程の計算を行うステップと、散乱後の波数を等方的散乱であるとみなして散乱過程を計算するステップとを実行するプログラムを格納する記憶部と、前記プログラムの処理を制御する制御部とを具備する半導体デバイスシミュレーション装置を提供できる。
【発明の効果】
【０００９】
この発明によれば、計算コストの低減に対して有利なデバイスシミュレーション方法およびこれを実行する半導体デバイスシミュレーション装置が得られる。
【発明を実施するための最良の形態】
【００１０】
以下、この発明の実施形態について図面を参照して説明する。尚、この説明においては、全図にわたり共通の部分には共通の参照符号を付す。
【００１１】
［第１実施形態（半導体デバイスシミュレーション方法）］  
図１乃至図４を用いて、この発明の第１実施形態に係る半導体デバイスシミュレーション方法について説明する。  
＜１．半導体デバイスシミュレーション方法＞  
１−１．半導体デバイスについて  
まず、図１を用いて、第１実施形態に係る半導体デバイスシミュレーション（simulation）方法を適用する半導体デバイスについて説明する。
【００１２】
図示するように、本例に係る半導体デバイスシミュレーション方法を適用する半導体デバイスは、ｎ型のゲート絶縁型電界効果トランジスタ（MOSFET：Metal Oxide Semiconductor Field Effect Transistor）である。
【００１３】
トランジスタは、素子領域に配置され、ｐ型半導体基板（p-sub）１１上に設けられるゲート絶縁膜１２、ゲート絶縁膜１２上に設けられるゲート電極１３、半導体基板１１中にゲート電極１３を挟むように隔離して設けられるソース１５ｓドレイン１５ｄを備える。
【００１４】
ゲート絶縁膜１２は、例えば、熱酸化法によりシリコン酸化膜（ＳｉＯ２）等により形成される。  
ゲート電極１３は、例えば、ポリシリコン（poly-Si）等により形成される。ゲート電極１３には、ゲート電圧Ｖｇが与えられる。
【００１５】
ドレイン１５ｄ（ｎ＋）は、半導体基板１１中に、例えば、イオン注入法によりリン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）等のｎ型の不純物が導入され熱拡散されることにより形成される。導入されたｎ型の不純物は、キャリアとなる自由電子１７を放出し、プラス（＋）に帯電したドナーイオン（散乱体）１９となる。また、ドレイン１５ｄには、ドレイン電圧Ｖｄが与えられる。
【００１６】
ソース１５ｓ（ｎ＋）は、半導体基板１１中に、ドレイン１５ｄと同様に、例えば、イオン注入法によりリン（Ｐ）等のｎ型の不純物が導入され熱拡散されることにより形成される。導入されたｎ型の不純物は、キャリアとなる自由電子１７を放出し、プラス（＋）に帯電したドナーイオン（散乱体）１９となる。また、ソース１５ｓには、ドレイン電圧Ｖｄよりも小さいソース電圧Ｖｓ（＜Ｖｄ）が与えられる。
【００１７】
トランジスタのスイッチング動作  
上記の構成において、ソース電圧Ｖｓ、ドレイン電圧Ｖｄ、および所定の正のゲート電圧Ｖｇが与えられると、ゲート電極１３下の半導体基板１１中に形成されたチャネルＣＨに、キャリアである電子１７が移動することにより、ソース１５ｓドレイン１５ｄ間に電流が流れる。このように、キャリア電子１７の電流経路（チャネルＣＨ）の導通／非導通を制御することによって、トランジスタのスイッチング動作を行う。
【００１８】
このスイッチング動作の際、図示するように、ソース１５ｓ、ドレイン１５ｄのような高濃度不純物領域では、散乱体となるイオン化不純物１９の濃度が高いため、散乱頻度が非常に高くなる。また、この際の散乱は、非等方的な散乱過程（前方散乱）である。
【００１９】
このようなトランジスタについてモンテカルロ・シミュレーションを行う場合、ソース１５ｓ、ドレイン１５ｄ領域を考慮することは必須であるが、このような不純物濃度が高い領域では、散乱体であるイオン化不純物１９が多数あるために、キャリアである電子１７の散乱が非常に頻繁に発生する。これは散乱回数が多く、多大な計算時間が必要となるため、計算コストが増大することを意味している。
【００２０】
しかしながら、本例において後述するモンテカルロ・シミュレーションを用いた半導体デバイスシミュレーション方法によれば、比較例のような散乱時間τではなく、運動量緩和時間τｍを用いて計算することができる。そのため、散乱回数が多く、多大な計算時間が必要となるソース１５ｓ、ドレイン１５ｄ等であっても、実効的な散乱回数を削減でき、計算時間を低減できる。その結果、計算コストを低減することができる点で有利である。
【００２１】
尚、ここでは、ｐ型半導体基板（p-sub）１１を一例に挙げたが、シリコン（Ｓｉ）等の半導体基板中に、ｐ型の不純物が導入されることにより形成されるｐ型半導体領域（p-well）等でも良い。また、ここでは、素子分離領域の半導体基板１１中に埋め込み形成される素子分離絶縁膜ＳＴＩ（Shallow Trench Isolation）や、ゲート電極１３の側壁に沿って設けられるスペーサ、およびトランジスタ上を覆うように設けられる層間絶縁膜等のその他の構成の図示を省略している。
【００２２】
１−２．半導体デバイスシミュレーション方法  
次に、図２乃至図５を用いて、本例に係る半導体デバイスシミュレーション方法について説明する。この説明においては、イオン化不純物散乱を考慮した１粒子モンテカルロ・シミュレーションを用い、イオン化不純物散乱は、一例としてConwell-Weisskopfモデルを用いている。以下、図２に示すフローに則して説明する。
【００２３】
（ステップＳ１０１）  
まず、運動量緩和時間τｍから、フリーフライト時間τｆを決定する。このステップＳ１０１ように、本例においては、フリーフライト時間τｆを決定する際に、後述する比較例に係る散乱時間τを用いず、運動量緩和時間τｍを用いる点で、後述する比較例と相違する。
【００２４】
フリーフライト時間τｆとは、キャリア（例えば、キャリア電子１９）が散乱されることなく運動する時間である。キャリアが散乱される平均の時間は散乱時間τである。この散乱時間τは、キャリアの散乱の種類（音響フォノン散乱、光学フォノン散乱、イオン化不純物散乱、電子−電子散乱など）およびキャリアのエネルギーの関数として理論的に計算することが可能である。あるキャリアの運動を考えると、散乱と散乱の間の時間というものがある。この散乱と散乱の間では、キャリアは無散乱であり、その期間では電界により加速されながら走行している。この無散乱状態での走行はフリーフライト（Free Flight）と呼ばれる。そのフリーフライトの時間であるが、平均値は散乱時間τであるが、実際には必ずτ毎に散乱されるわけではなく、τよりも短い場合もあれば、逆にτよりも長い場合もある。
【００２５】
ここで、後述する比較例では、散乱回数は散乱頻度（単位時間に何回散乱体から散乱を受けるか）を計算して、散乱時間τを求めて、その散乱時間τと乱数を用いてフリーフライト時間τｆを決定している。即ち、散乱時間τは、以下の式（１）のように表される。
【数１】
2010080726.tif 000003
【００２６】
上記式（１）において、Ｐ（κ、κ´）は、状態κから状態κ´への遷移率（単位時間あたりに何回遷移が起きるか）である。
【００２７】
一方、本例の方法に係るこのステップＳ１０１では、この散乱頻度１／τの代わりに、運動量緩和時間τｍの逆数である運動量緩和頻度１／τｍを用いる点で、上記比較例と相違する。即ち、運動量緩和頻度１／τｍは、以下の式（２）のように表される。
【数２】
2010080726.tif 000004
【００２８】
上記式（２）に表されるように、運動量緩和時間τｍの逆数は、遷移率Ｐ（κ、κ´）に、キャリアの運動量の変化率［（κ−κ´）・κ／κ・κ］を重みとしてかけて、終状態（散乱後の波数）κ´についての総和［Σ］を求めるものである。
【００２９】
その結果、運動量緩和時間τｍは、上記式（２）の逆数として定義される。
【００３０】
例えば、上記図１に示した構成のような、イオン化不純物散乱をモデル化したConwell-Weisskopfモデルにより、散乱頻度１／τ、および運動量緩和頻度１／τｍを計算すると、それぞれ以下の式（３）、式（４）ように表される。
【数３】
2010080726.tif 000005
【００３１】
【数４】
2010080726.tif 000006
【００３２】
上記式（３）、式（４）において、Ｅκはキャリアのエネルギー、Ｎｉは不純物密度、εｓは材料の誘電率、ｍ＊は有効質量である。
【００３３】
散乱頻度１／τと運動量緩和頻度１／τｍとの比較  
ここで、図３を用いて、各不純物濃度に対して、散乱頻度１／τと、運動量緩和頻度１／τｍを比較した結果について説明する。図３は、散乱頻度１／τと、運動量緩和頻度１／τｍとについて、シミュレーション電子のエネルギー（Energy(eV)）と散乱回数（Scattering Frequency(1/s)）との関係を示したものである。
【００３４】
図示するように、散乱頻度１／τと運動量緩和頻度１／τｍとを比較すると、２０ｍｅＶ程度までの低エネルギー領域では、両者は、ほぼ同程度の値を示す。一方、２０ｍｅＶ程度以上の高エネルギー領域（ＨｅＶ領域）では、運動量緩和頻度１／τｍの方が、あきらかにその値が低くなることが分かる。これはイオン化不純物１９の散乱が、散乱角が小さい前方散乱であるため、散乱回数が多いにも関わらず、散乱一回あたりに生じる運動量緩和が小さいことを示している。
【００３５】
例えば、同じ１ｅＶ程度のエネルギーを持ったキャリアに対しては、比較例に係る散乱頻度（散乱回数）ＳＦ２は、本例に係る散乱頻度ＳＦ１に比べ、４３倍程度の差がある。即ち、この場合、本例に係る散乱頻度ＳＦ１は、比較例に係る散乱頻度ＳＦ２に比べ、散乱回数を１／４３程度にまでに減少することができることを意味する。換言すると、散乱角が小さい何十回も繰り返す散乱を、一回の散乱で置き換えることができることを意味する。
【００３６】
本例では、この事実を利用する。比較例に係る方法では、散乱角が小さい散乱（散乱前後の走行方向の角度の変化が小さい散乱）が多数回生じることによって、はじめて運動量緩和が起きるが、これでは処理が非常に多い。
【００３７】
そこで、本例では、その代わりとして、ステップＳ１０１の際に、散乱は、運動量緩和時間τｍが経過して始めて起きるとする。さらに、後述するステップＳ１０４の際に、散乱後の状態は、運動量をランダムにする（等方的散乱）、というステップを踏む。
【００３８】
（ステップＳ１０２）  
続いて、ステップＳ１０２の際、フリーフライト後の時刻t（ｔ＝ｔ＋τｆ）を計算する。
【００３９】
（ステップＳ１０３）  
続いて、ステップＳ１０３の際、τｆ間のドリフト過程の計算を行う。ドリフト過程とは、無散乱状態でキャリアが電界によって加速されて動く過程である。
【００４０】
（ステップＳ１０４）  
続いて、ステップＳ１０４の際、等方的散乱であるとみなして散乱過程の計算を行う。ここで、散乱過程の計算とは、散乱の種類（音響フォノン散乱、光学フォノン散乱、イオン化不純物散乱など）の決定と散乱後の波数の決定という計算からなる。散乱の種類の決定とは、散乱体がフォノンであるのか、イオン化不純物であるのかといった、どの散乱過程が起こるのかを決定する過程である。散乱種を決定する方法は、キャリアがその散乱種によって単位時間内に何回散乱を受けるかという散乱頻度を全ての散乱機構について予め計算しておき、その頻度に比例する形で散乱が確率的に起こるように乱数を用いて決定する。散乱後の波数とは、ある方向に走行していたキャリアが、散乱により走行の方向が変化する、すなわち走行方向が曲げられることを意味している。散乱後の波数も乱数を用いて決定する。
【００４１】
本例に係るこのステップＳ１０４の際では、散乱過程の計算の際において、本来は非等方散乱である散乱過程を、等方散乱であるとみなして、散乱後の波数を計算する。
【００４２】
（ステップＳ１０５）  
続いて、ステップＳ１０５の際、フリーフライト後の時刻tと指定された時刻ｔmaxとの大小を比較する判定（ｔ＜ｔmax？）を行う。
【００４３】
この判定の結果、指定された時刻ｔmaxに達していない場合（YES）には、上記フリーフライト時間τfの決定（ステップＳ１０１）から散乱過程の計算（ステップＳ１０４）までを再び行う。
【００４４】
一方、この判定の結果、指定された時刻ｔmaxに達している場合（NO）には、この半導体シミュレーションを終了する（END）。
【００４５】
実験値との比較  
次に、図４を用いて、本例に係る半導体デバイスシミュレーション方法による計算値と実験値との比較について、説明する。図４は、本例に係る半導体デバイスシミュレーション方法により、３００Ｋにおけるｎ型シリコン中の電子移動度のドナー型不純物濃度依存性のシミュレーションを実行した結果を示している。
【００４６】
図示するように、本例に係る半導体デバイスシミュレーション方法による計算値と電子移動度の実測値とがほぼ一致しており、実測値がほぼ再現できていることが分かる。そのため、本例に係る半導体デバイスシミュレーション方法による計算が、計算精度の点からも妥当であることは明らかである。
【００４７】
尚、第１実施形態おいて、以上に説明したのは、もっとも単純化した１粒子モンテカルロ・シミュレーションである。しかしながら、これに限られず、この変形として多粒子を用いたモンテカルロ・シミュレーションにおいても同様に適用でき、同様の効果を得ることができる。ここではその詳細な説明を省略する。
【００４８】
＜２．第１実施形態に係る効果＞
第１実施形態に係るデバイスシミュレーション方法によれば、少なくとも下記（１）乃至（２）の効果が得られる。
【００４９】
（１）計算コストの低減に対して有利である。  
上記のように、第１実施形態に係る半導体デバイスシミュレーション方法によれば、少なくも非等方的な散乱過程を処理する部分に関して、運動量緩和時間の逆数を計算し、前記運動量緩和時間の逆数１／τｍを用いてフリーフライト時間を計算するステップ（Ｓ１０１）と、散乱後の波数を等方的散乱であるみなして散乱過程を計算するステップ（Ｓ１０４）とを行う。
【００５０】
上記ステップＳ１０１の際、散乱頻度として運動量緩和時間の逆数１／τｍを用いることによって、実効的な散乱回数を減らし（散乱頻度を低く）、散乱時間を長く計算することができる。さらに、
上記ステップＳ１０４の際、散乱を等方的散乱であるとみなすことによって、高速に電気特性を評価することができる。
【００５１】
従って、平均的な散乱回数を少なくでき、計算時間を低減することができる。そのため、計算コストの低減に対して有利である。
【００５２】
例えば、図３に示したように、同じ１ｅＶ程度のエネルギーを持ったキャリアに対しては、比較例に係る散乱頻度（散乱回数）ＳＦ２は、本例に係る散乱頻度ＳＦ１に比べ、４３倍程度の差がある。即ち、この場合、本例に係る散乱頻度ＳＦ１は、比較例に係る散乱頻度ＳＦ２に比べ、散乱回数を１／４３程度にまでに減少することができる。換言すると、散乱角が小さい何十回も繰り返す散乱を、一回の散乱で置き換えることができることを意味する。
【００５３】
また、散乱により、単位時間当たりに緩和される運動量の平均値を考えると、本例に係る計算による値と、比較例に係る計算による値は等しい。これは、本例に係る半導体デバイスシミュレーション方法を用いて計算したキャリアの移動度は、比較例に係る半導体デバイスシミュレーション方法による移動度とほぼ等しいことを意味している。
【００５４】
（２）信頼性を落とさず、シミュレーション効率を向上できる。  
図４に示すように、本例に係る半導体デバイスシミュレーション方法による計算値と電子移動度の実測値とがほぼ一致しており、実測値がほぼ再現できていることが分かる。そのため、本例に係る半導体デバイスシミュレーション方法による計算は、移動度の計算精度という観点からも、その計算精度を落とすということはない。そのため、信頼性を落とすことなく、効率的なシミュレーションが可能である点で有利である。
【００５５】
［第２実施形態（半導体デバイスシミュレーション装置の一例）］  
次に、図５および図６を用いて、第２実施形態について説明する。第２実施形態は、上記第１実施形態に係る半導体デバイスシミュレーション方法を実行する半導体デバイスシミュレーション装置（半導体デバイスシミュレータ）に関するものである。この説明において、上記第１実施形態と重複する部分の詳細な説明を省略する。
【００５６】
半導体デバイスシミュレーション装置の外観について  
まず、図５を用いて、半導体デバイスシミュレーション装置の外観について説明する。
【００５７】
図示するように、上記第１実施形態に係る半導体デバイスシミュレーション方法は、通常のコンピュータ上で動作するプログラムとして実現することができる。この場合であっても、先に説明したように、計算精度を犠牲にすることなく、計算時間を短縮することが可能である。
【００５８】
デバイスシミュレーションをハードウェアで実現した半導体シミュレーション装置の外観は、図５に示される。本例では、半導体シミュレーション装置の一例として、コンピュータＰＣを一例に挙げる。
【００５９】
本例に係る半導体シミュレーション装置は、その外観として、コンピュータ本体２０１、ディスプレイ２０２、キーボード２０３を備える。
【００６０】
コンピュータ本体２０１は、半導体シミュレーション装置全体を制御するものである。コンピュータ本体２０１は、フロッピー（登録商標）ディスクドライブ、光ディスクドライブ等を有している。フロッピーディスクドライブに対してはフロッピーディスク２０４を挿入することができ、光ディスクドライブに対してはＣＲ−ＲＯＭ２０５を挿入することができる。これらのフロッピーディスク２０４やＣＲ−ＲＯＭ２０５等の記憶媒体に、上記第１実施形態に係る半導体シミュレーション方法を実行するプログラム等を格納させることが可能である。コンピュータ本体２０１は、格納された上記プログラムを内部にインストールすることができる。
【００６１】
また、所定のドライブ装置をコンピュータ本体２０１に接続することにより、磁気テープ装置を用いることも可能である。
【００６２】
ディスプレイ２０２は、コンピュータ本体２０１に接続され、編集や、シミュレーション結果等をグラフィカルに表示する。
【００６３】
キーボード２０３は、同じくコンピュータ本体２０１に接続され、上記インストールされた半導体シミュレーション方法に係るプログラムへの条件入力の編集や、シミュレーション結果等の操作することができる。
【００６４】
半導体デバイスシミュレーション装置の構成例について  
次に、図６を用いて、半導体デバイスシミュレーション装置の構成例について説明する。
【００６５】
図示するように、本例に係る半導体デバイスシミュレーション装置の構成３００は、例えば、上記図５中のコンピュータ本体２０１に搭載されるものである。
【００６６】
半導体デバイスシミュレーション装置は、入力部３０１、データ記憶部３０２、プログラム記憶部３０３、処理制御部３０４、出力部３０７を備える。
【００６７】
入力部３０１は、バス３０９に接続され、例えば、キーボード２０３から入力された半導体シミュレーション方法に係るプログラムへの条件や、シミュレーション結果のデータ等が入力される。
【００６８】
データ記憶部３０２は、バス３０９に接続され、シミュレータに必要な、例えば、管理データ等の各種データが格納される。
【００６９】
プログラム記憶部３０３は、バス３０９に接続され、上記第１実施形態に係る半導体シミュレーション方法を実行するシミュレーション・プログラムが格納される。また、上記フロッピーディスク２０４やＣＲ−ＲＯＭ２０５等の記憶媒体から上記第１実施形態に係る半導体シミュレーション方法がインストールされた場合であっても、プログラム記憶部３０３に格納される。
【００７０】
処理制御部３０４は、バス３０９および出力部３０７に電気的に接続され、この装置全体の制御を行う。処理制御部３０４は、電圧設定手段３０５および素子特性計算手段３０６を有する。
【００７１】
電圧設定手段（電圧設定部）３０５は、入力部３０１で指定された入力に応じて、半導体デバイスの電圧設定を行う。
【００７２】
素子特性計算手段（素子特性計算部）３０６は、上記設定された電圧、入力条件等を用いて、上記第１実施形態で説明した半導体シミュレーション方法に係るミュレーション・プログラムを実行し、半導体デバイス特性を計算する。
【００７３】
出力部３０７は、処理制御部３０４に接続され、処理制御部３０４の出力をディスプレイ２０２に出力する。
【００７４】
上記のように、この実施形態に係るデバイスシミュレーション装置によれば、少なくとも上記（１）および（２）と同様の効果が得られる。  
さらに、本例によれば、少なくとも下記（３）に示す効果が得られる。  
（３）半導体シミュレーション装置への実装が容易である。  
ここで、後述する比較例において説明するように、キャリア輸送解析等の非等方散乱の場合、乱数を用いて散乱後の波数を求める際の計算手順は複雑であるため、その半導体シミュレーション方法を実行するプログラムを実現することが困難である。従って、半導体シミュレーション装置へかかるプログラムを実装することも困難となる。
【００７５】
しかしながら、上記第１実施形態において説明したように、本例に係る半導体シミュレーション方法では、平均的な散乱回数を少なくでき、計算時間を低減することができる。そのため、計算手順を容易化することができるため、その半導体シミュレーション方法を実行するプログラムを実現することが容易である。従って、半導体シミュレーション装置へかかるプログラムを実装することが容易である点で有利である。
【００７６】
例えば、本例に係る構成の場合、上記第１実施形態で説明した半導体シミュレーション方法に係るミュレーション・プログラムは、プログラム記憶部３０３に格納される。また、フロッピーディスク２０４やＣＲ−ＲＯＭ２０５等の記憶媒体に、上記第１実施形態に係る半導体シミュレーション方法を実行するプログラム等を格納させることも可能である。コンピュータ本体２０１は、格納された上記プログラムを内部にインストールすることができる。
【００７７】
このように、必要に応じて、第２実施形態に係る構成を適用することが可能である。
【００７８】
［比較例（散乱間隔により計算する一例）］  
次に、図７および図８を用いて、上記第１、第２実施形態と比較するために、比較例に係るに係る半導体デバイスシミュレーション方法について説明する。比較例は、モンテカルロ・シミュレーションに際し、散乱間隔により計算する一例に関するものである。この説明において、上記第１実施形態と重複する部分の詳細な説明を省略する。
【００７９】
尚、この比較例は、上記第１、第２実施形態と比較しその相違点を明確化するための一実施形態であって、本発明者が本発明の過程で得た知見を示すものである。
【００８０】
半導体デバイスについて  
まず、図７を用いて、比較例に係る半導体デバイスシミュレーション方法を適用する半導体デバイスについて説明する。図示するように、本例に係る半導体デバイスシミュレーション方法を適用する半導体デバイスは、ｎ型のゲート絶縁型電界効果トランジスタである。
【００８１】
図中のドレイン１１５ｄ近傍に示すように、比較例では、フリーフライト時間τｆを決定する際に、ドナーイオン（散乱体）１１９によるキャリア電子１１７の散乱時間τを用いる点で、後述する比較例と相違する。
【００８２】
そのため、散乱回数（散乱頻度）が増大し、各散乱時間が短くなるため、計算時間が増大する。その結果、計算コストの低減に対して不利である。  
以下、半導体シミュレーション方法について、より具体的に説明する。  
半導体デバイスシミュレーション方法  
次に、図８に則して、比較例に係る半導体デバイスシミュレーション方法について説明する。ここでは、１粒子モンテカルロ・シミュレーションについて説明する。モンテカルロ・シミュレーションは、キャリアを粒子として扱い、その粒子のドリフト過程と散乱過程を交互に繰り返していくことで、キャリアの運動を計算するシミュレーション方法である。
【００８３】
（ステップＳ４０１）  
まず、最初に、ステップＳ４０１の際に、キャリアが散乱されることなく運動する時間であるフリーフライト時間τｆを計算する。キャリアが散乱される平均の時間は散乱時間τである。
【００８４】
この散乱時間τはキャリアの散乱の種類（音響フォノン散乱、光学フォノン散乱、イオン化不純物散乱、電子−電子散乱など）およびキャリアのエネルギーの関数として理論的に計算することが可能である。あるキャリアの運動を考えると、散乱と散乱の間の時間というものがある。この散乱と散乱の間では、キャリアは無散乱であり、その期間では電界により加速されながら走行している。この無散乱状態での走行はフリーフライト（Free Flight）と呼ばれる。そのフリーフライトの時間であるが、平均値は散乱時間τであるが、実際には必ずτ毎に散乱されるわけではなく、τよりも短い場合もあれば、逆にτよりも長い場合もある。このフリーフライト時間は一様乱数を用いて決定することが可能であり、これがステップＳ４０１である。  
散乱時間τは、上記式（１）により求められる。  
（ステップＳ４０２）  
続いて、ステップＳ４０２の際に、フリーフライト後の時刻tを計算する。
【００８５】
（ステップＳ４０３）  
続いて、ステップＳ４０３の際に、τｆ間のドリフト過程の計算を行う。ドリフト過程とは、無散乱状態でキャリアが電界によって加速されて動く過程である。
【００８６】
（ステップＳ４０４）  
続いて、ステップＳ４０４の際に、散乱過程の計算を行う。散乱過程の計算とは、散乱の種類（音響フォノン散乱、光学フォノン散乱、イオン化不純物散乱など）の決定と散乱後の波数の決定という計算からなる。散乱の種類の決定とは、散乱体がフォノンであるのか、イオン化不純物であるのかといった、どの散乱過程が起こるのかを決定する過程である。散乱種を決定する方法は、キャリアがその散乱種によって単位時間内に何回散乱を受けるかという散乱頻度を全ての散乱機構について予め計算しておき、その頻度に比例する形で散乱が確率的に起こるように乱数を用いて決定する。散乱後の波数とは、ある方向に走行していたキャリアが、散乱により走行の方向が変化する、すなわち走行方向が曲げられることを意味している。散乱後の波数も乱数を用いて決定する。
【００８７】
（ステップＳ４０５）  
続いて、ステップＳ４０５の際に、フリーフライト後の時刻tと指定された時刻tmaxとの大小を比較する。この際、指定された時刻に達していない場合（YES）には、フリーフライト時間τfの決定（ステップＳ４０１）から散乱過程の計算（ステップＳ４０４）までを反復する。一方、この際、指定された時刻に達している場合（NO）には、この比較例に係る半導体シミュレーション方法を終了する。
【００８８】
上記のように、比較例に係るモンテカルロ・シミュレーションは、ドリフト運動の運動方程式を解く部分と、散乱後の状態（散乱後の波数）を計算する部分を多数回繰り返す必要がある。モンテカルロ・シミュレーションを実行するのに必要な計算時間は、ドリフト運動の運動方程式を解く部分に必要な計算時間と散乱後の状態（散乱後の波数）を計算する部分の計算時間との和に、キャリアの散乱回数を掛けたものにほぼ等しい。つまり、計算時間を短くするためには、散乱回数を減らせば良く、逆に散乱回数が多い場合、計算時間は長くなってしまう。
【００８９】
ここで、散乱過程として、キャリアとイオン化不純物のクーロン相互作用による散乱であるイオン化不純物散乱について考える。よく知られているようにイオン化不純物散乱には次のような傾向がある。
【００９０】
（Ｉ）ソース・ドレイン領域のような高濃度領域で、散乱頻度が非常に高くなる
（ＩＩ）非等方的な散乱過程（前方散乱）である
この比較例に係るMOSFETにおいてモンテカルロ・シミュレーションを行う場合、ソース１１５ｓドレイン１１５ｄ領域を考慮することは必須であるが、そのような不純物濃度が高い領域では、散乱体であるイオン化不純物が多数あるために、キャリアの散乱が非常に頻繁に発生する。これは散乱回数が多く、多大な計算時間が必要となることを意味している。
【００９１】
また、散乱過程には、キャリアの散乱後の波数（キャリアの散乱後の走行方向）は散乱前の波数には依存しないものと、散乱前の波数に依存するものの二種類がある。前者は等方散乱（あるいは等方的な散乱）、後者は非等方散乱（あるいは異方的な散乱）と呼ばれる。例えば音響フォノン散乱は等方散乱の一例である。一方、イオン化不純物散乱は非等方散乱の一例であり、高エネルギーのキャリアの場合には散乱後の走行方向か散乱前の走行方向とほぼ変化しない確率が高い前方散乱であることが知られている。
【００９２】
等方散乱の場合、散乱後の波数は一様乱数を用いて容易に計算することが可能である。一方、非等方散乱の場合、乱数を用いて散乱後の波数を求める際の計算手順が複雑であり、プログラムへの実装が困難である。
【００９３】
上記のように、比較例に係るデバイスシミュレーション方法によれば、散乱時間τの逆数を計算し、散乱時間τの逆数１／τを用いてフリーフライト時間を計算するステップ（Ｓ４０１）と、散乱後の波数を等方的散乱であるとみなさないで散乱過程を計算するステップ（Ｓ４０４）とを行う点で、上記実施形態と相違する。そのため、
上記ステップＳ４０１の際、散乱回数（散乱頻度）が増大、各散乱時間が短くなるため、計算時間が増大する。
【００９４】
上記ステップＳ４０４の際、散乱を等方的散乱であるとみなさないため、高速に電気特性を評価することができない。
【００９５】
従って、散乱回数が増大し、計算時間が増大する。そのため、計算コストの低減に対して不利である。
【００９６】
尚、以上の説明においては、非等方的な散乱の一例として、イオン化不純物散乱をあげたがこれに限られない。例えば、弾性散乱等のその他の同様の性質を有する非等方的な散乱機構があり、これについてもやはり同様の傾向がある。弾性散乱について本例に係る半導体デバイスシミュレーション方法およびこれを実行する半導体デバイスシミュレーション装置を適用した場合には、上記移動度計算精度だけでなく、エネルギー計算精度も犠牲にすることなく、高速なシミュレーションが可能である。
【００９７】
さらに、半導体デバイスの一例として、高濃度不純物拡散領域であるソースドレインを有するゲート絶縁型電界効果トランジスタ（MOSFET）を挙げたが、これに限られるものではない。例えば、ＮＡＮＤ型フラッシュメモリ等のメモリセルアレイの周辺領域に配置される高耐圧トランジスタ等であっても同様に適用でき、同様の効果が得られる。高耐圧トランジスタの拡散層の不純物濃度は、メモリセルアレイ中のメモリセルの拡散層の不純物濃度より高い傾向があるためである。また、メモリセルの微細化および大容量化に伴い、かかる周辺トランジスタの個数も増大する傾向にある。このような傾向に対し、本例に係る半導体デバイスシミュレーション方法およびこれを実行する半導体デバイスシミュレーション装置を適用することは有効であることは勿論である。
【００９８】
また、半導体基板内におけるイオン化不純物散乱について説明したが、これに限られるものではない。例えば、金属内のキャリア輸送（電子輸送）や、さらには、粒子が電子でない場合等であっても、必要に応じて、応用することが可能である。例えば、金属中では、半導体内のキャリア輸送と同様に、電子はフォノン散乱、不純物散乱や電子・電子散乱を受け、金属内を走行する。散乱過程は等方的な場合と、非等方的な場合があるが、後者の散乱過程については、本発明を適用することが可能である。また、担体を粒子として扱うシミュレーションモデルであり、散乱過程の計算ステップを有し、非等方的な散乱過程を処理する必要がある場合においては、同様に本発明を適用することができる。
【００９９】
以上、第１、第２実施形態、および比較例を用いて本発明の説明を行ったが、この発明は上記各実施形態および比較例に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記各実施形態および比較例には種々の段階の発明が含まれており、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば各実施形態および比較例に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも１つが解決でき、発明の効果の欄で述べられている効果の少なくとも１つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【図面の簡単な説明】
【０１００】
【図１】この発明の第１実施形態に係る半導体デバイスシミュレーション方法を用いる半導体装置を示す図。
【図２】第１実施形態に係る半導体デバイスシミュレーション方法を示すフロー図。
【図３】散乱頻度および運動量緩和頻度について、シミュレーション電子のエネルギーと散乱回数との関係を示した図。
【図４】第１実施形態に係る半導体デバイスシミュレーション方法により、電子移動度のドナー型不純物濃度依存性のシミュレーションを実行した結果を示す図。
【図５】第２実施形態に係る半導体デバイスシミュレーション装置の外観を示す図。
【図６】第２実施形態に係る半導体デバイスシミュレーション装置の構成例を示すブロック図。
【図７】比較例に係る半導体デバイスシミュレーション方法を用いる半導体装置を示す図。
【図８】比較例に係る半導体デバイスシミュレーション方法を示すフロー図。
【符号の説明】
【０１０１】
Ｓ１０１…非等方的な散乱過程を処理する部分に関して、運動量緩和時間の逆数を計算し、運動量緩和時間の逆数を用いてフリーフライト時間を計算するステップ、Ｓ１０２…フリーフライト時間後の時刻を計算するステップ、Ｓ１０３…フリーフライト時間の間のドリフト過程の計算を行うステップ、Ｓ１０４…散乱後の波数を等方的散乱であるとみなして散乱過程を計算するステップ。
【図１】
2010080726.tif 000007
【図２】
2010080726.tif 000008
【図３】
2010080726.tif 000009
【図４】
2010080726.tif 000010
【図５】
2010080726.tif 000011
【図６】
2010080726.tif 000012
【図７】
2010080726.tif 000013
【図８】
2010080726.tif 000014