(57)【要約】【課題】  ラインイメージセンサ（ＣＭＯＳセンサ）を用い、画像露光時間と読取速度を変更し、ＣＭＯＳセンサ内部のアンプのゲインを変更することで、高画質で原稿を読み取り可能にすること。【解決手段】  ＣＭＯＳセンサは、個々の素子に対して列アンプと最終段にアンプが設けられている。読み取り時にＣＭＯＳセンサへの露光時間を決定し、転送パルスにて各画素毎の信号を出力するとき、露光時間に応じて列アンプのゲインを設定し、さらに最終段アンプのゲインを変更設定することにより通常の白と黒の画像信号レベルを合わせることで高精度の読み込みモードを実現させる（ゲインを下げてアンプのＳ／Ｎ比を改善、センサのダイナミックレンジを広げる）。【選択図】  図１
2010103911.tif 000002
【特許請求の範囲】
【請求項１】
複数の光電変換素子と、
該光電変換素子と１対１に対応する増幅回路（以下列アンプ）を介して光信号を出力し、出力アンプへと伝達する光信号出力線と、
前記列アンプの増幅率を前記露光時間に応じて個々の列アンプのゲインを変更するゲイン調整手段１と、
該光電変換素子を外部信号により固定電位にリセットするリセット手段と、
前記複数の列アンプから順に光信号を前記光信号出力線へ出力させる手段として、外部クロックを用い
前記光信号出力線より順に出力された信号を画像信号として出力する出力アンプ手段と、
前記露光時間と外部パルスの選択する列アンプの出力に応じて前記出力アンプのゲインを決定するゲイン調整手段２と、
前記光電変換素子及び列アンプ及び前記外部パルスから順に光信号出力線へ光信号を出力し、前記出力アンプより画像信号として出力するラインセンサを備え、
該ラインセンサに対して高画質モードかまたは通常の画質として設定された読み取りモードに応じて、画像光をラインセンサへ露光する時間を変更し、さらに前記ゲイン制御手段１とゲイン制御手段２とを用い、前記列アンプと前記出力アンプ手段のゲインを変更することにより前記ラインセンサから画像信号を読み出す制御手段を有することを特徴とする画像読取装置。
【請求項２】
該ラインセンサは、ＣＭＯＳセンサであることを特徴とする請求項１に記載の画像読取装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は光電変換装置に関し、例えば、ファクシミリ、イメージスキャナ、ディジタル複写機等の画像読み取りを行う１次元及び２次元の光電変換装置に関する。特に、原稿搬送手段を搭載し、原稿搬送中の原稿イメージを読み取る手法と、原稿台ガラス上にセットされた固定原稿に対して、原稿照明手段をセットしたミラー台を移動制御して原稿イメージを読み取る手法の両方を採用する画像形性装置に搭載可能な光電変換素子を用いた画像読取装置に関する。
【背景技術】
【０００２】
従来、ファクシミリ、イメージスキャナ、ディジタル複写機等の画像読み取り系としては、縮小光学系のＣＣＤを用いた読み取り系が用いられてきた（例えば、特許文献１参照）。
【０００３】
近年では、単結晶シリコンチップをマルチ実装して用いる、等倍系の密着型イメージセンサ（ＣＩＳ：Ｃｏｎｔａｃｔ  Ｉｍａｇｅ  Ｓｅｎｓｏｒ）の開発もめざましい。
【特許文献１】特開２００２−４０５７８号公報
【特許文献２】特開平６−１３９３４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、上述したＣＣＤやＣＩＳと言った光電変換装置では構造的な要因から、画像読み取り時間を変更して画像光の蓄積時間を変えて高画質で読み取るようにした場合、ＣＣＤの構成条件で、個々の光電変換素子の出力に相当するシフトレジスタの出力段にアンプを設けることができない。そのため、最終出力段のアンプで個々の光電変換素子の出力値にゲインを変更する必要がある。
【０００５】
しかしながら、光電変換素子のばらつきを含めて最終出力段のアンプのゲインを変更することは、ＣＣＤラインセンサ内部に構成することはできなかった。
また、光量を下げることと読み取り速度を遅くすることで実現はできるが、一般的にキセノンランプなどの光源では、調光制御は難しい。また光量を変化するとその都度シェーディング補正を行う必要があるなど、光量を変えると上記のような問題が生じる。また、特許文献２で開示された文献では、第一の照明手段とは別の第二の照明手段を用いて高精度読み取りを果たす提案がなされているが、こちらは照明手段を２つ備えておりその分コストが高くなることが予想される。
【課題を解決するための手段】
【０００６】
そこで、従来の課題の解決策として、個々の光電変換素子の出力段にアンプ（列アンプ）を構成できるＣＭＯＳラインセンサ（以下ＣＭＯＳセンサ）を用いる。ＣＭＯＳ内部にはアンプや他の回路を組み込むことができるため、以下のような働きを行う回路を組み込むことで本課題を解決することができる。
【０００７】
まず、個々の光電変換素子の出力毎に設けるアンプ（列アンプ）とその列アンプ群のゲインを調整するゲイン調整手段１を設ける。次に、各列アンプからの出力信号をラインセンサから出力するための最終段アンプとその最終アンプのゲインを調整するゲイン調整手段２を設ける。各のゲイン調整手段は、外部からゲインを調整するための信号を入力されることで各アンプのゲインを決定する。
【０００８】
上記のようにゲイン調整手段１、ゲイン調整手段２を設けることと、画像読み取り速度を遅くすることにより高画質モードで読み取り可能となる。
【０００９】
読み取り速度が遅くなることで、画像光の蓄積時間を長くし、ＣＭＯＳセンサのダイナミックレンジを広げる。
【００１０】
画像信号としてＣＭＯＳセンサから出力させるには、前記ゲイン調整手段１、ゲイン調整手段２を用いることによりＣＭＯＳセンサからの画像信号レベルを、通常読み取りモード時と同等にすることで、高画質モードでも画像信号を出力できる。
【００１１】
上記構成のＣＭＯＳセンサと読み取りモードとの組み合わせで、光量を変更せず、しかも光学系に関しては何の調整も行わずに簡単に高精度の読み取りモードと通常モードとの読み取り制御を実現できる。
【発明の効果】
【００１２】
本発明によれば、読み取りモードを高精度モードに指定すると、ラインセンサに露光する蓄積時間を変更し、その時間に応じて列アンプのゲインと最終段のアンプのゲインを通常の読み取り時よりも下げることができる。ゲインを下げること自体でアンプから画像データに変換時のＳ／Ｎ比を下げることができる。
【００１３】
また、ラインセンサの外部からは、列アンプと最終段アンプのゲインの調整信号を入力するだけで行えるので、大規模な周辺回路も不要であるのでコストを下げることができる。
【００１４】
さらに、光量は変化させないので、光学系での調整を行う必要がないメリットがある。
【発明を実施するための最良の形態】
【００１５】
次に、本発明の詳細を実施例の記述に従って説明する。
【実施例１】
【００１６】
図２はＣＭＯＳセンサにおける光電変換素子の説明図、図３は従来のＣＣＤセンサの説明図である。
【００１７】
以下図２の説明図を元に、ＣＭＯＳセンサの構成を説明する。光学読取装置及び原稿から既知の光学系で読み取られる画像光を、既知の反射ミラーや光学レンズ等を介した読取装置からＣＭＯＳセンサへ露光させる。その画像光をＣＭＯＳセンサに所定時間照射することにより、１ライン分の画像をセンサに蓄積し、外部クロックからのタイミングで蓄積した画像光に応じて各光電変換画素に対応したアンプ（列アンプ）から最終出力段のアンプＯＳ１，ＯＳ２へと電圧を送る。最終段のアンプＯＳ１，ＯＳ２からＣＭＯＳセンサの出力され画像信号として用いることができる。次にリセット回路（図示せず）にて次の１ライン分の画像を読み込むための準備を行う。このように順次１ラインずつの画像データを得て画像形成装置へ出力して読み取ることで、最終的には原稿画像を用紙やディスプレイ等のメディアに画像として映し出すことができる。または、ページメモリまたは記憶メディアへ順次転送することで読み取りデータを保存するまたは得ることが可能となる。
【００１８】
ＣＣＤセンサの構成は、図３の説明図の様になっている。こちらは光電変換素子毎にシフトゲートとアナログシフトレジスタが構成されており、ＣＭＯＳセンサと同じように１ラインずつ画像の読み取り制御を行う。１ラインの画像データを読み取った後は、ΦＲＳ信号により光電変換素子のリセットを行い、次の読み取り準備を行った後に順次読み取りを行う。そうすることで原稿画像の読み取りを行い、最終的には原稿画像を用紙やディスプレイ等のメディアに画像として映し出すことができる。または、ページメモリまたは記憶メディアへ順次転送することで読み取りデータを保存するまたは得ることが可能となる。
【００１９】
図１に本発明を行うために必要な手段のブロック構成図を示す。図１は図２と異なり、光電変換素子の奇数列と偶数列とで列アンプや出力アンプに分けて書いていないが、奇数と偶数とで図１の構成が２つ分有れば、同じ構成と同じ制御を用いることで、同一の効果が得られることは明らかである。
【００２０】
制御手段１は、画像読取装置を制御し、かつ本発明である高精度読み取りモードにおける制御を行う制御手段である。実施例では、ワンチップタイプのマイクロコンピュータ（以下マイコン）を用いている。このマイコンには、チップ上に制御を行うための記憶手段（ＲＯＭ）や演算処理を行うための記憶手段（ＲＡＭ）や制御を行うための入出力ポートを備えているのは既知の通りである。また一点鎖線で示された四角の領域が、ラインメモリセンサ内部領域に構成されることを示している。
【００２１】
また、図２で示されるように奇数と偶数との光電変換素子とで列アンプ群や出力アンプ５が分かれたような構成であれば、図１のＣＭＯＳセンサ内部の構成が２つ有れば良いことは明らかである。この場合列アンプ用のゲイン調整手段と出力アンプ用のゲイン調整手段が各２個づつ必要になるだけである。従って、図１の形態で説明する。
【００２２】
以下、図１を用いて、本発明を説明する。
【００２３】
まず、ラインセンサ内部構成の読み取り時の説明を行う。読み取り制御を行う前に、リセット信号ＲＳＴにより先に説明した光電変換素子の画像信号レベルを基準の暗部レベルにさせる。次に、既知の読み取り光学系から得られた帯状の画像光を、ラインセンサ上で画像光に沿うように一列に設けられた光電変換素子上に露光する。次に光電変換素子と対になる列アンプから出力アンプ５へと電送し、出力アンプ５より１ライン分の画像信号として画像素子から出力し、その１ライン分の画像信号を転送した後、再度１ライン分の光電変換素子をリセット回路２とＲＳＴ信号から基準の暗部レベルに戻す。これらの制御を順次画像読み取りの走査長分行うことにより、原稿の読み取りを行うことができる。
【００２４】
本発明の目的は、読み取り速度に応じて決定される露光時間を高精度読み取りと通常読み取り時で変更し、高精度モード時には露光時間を長くすることで通常時の読み取りモードに対して前記光電変換素子のダイナミックレンジを広げる。次に光電変換素子からの次に高精度読み取りモード時には、前記光電変換素子のダイナミックレンジを広げた分、列アンプと最終段のアンプのゲインを下げる。このアンプのゲインを下げることによりアンプで生じるＳ／Ｎ比を上昇させる。上記の概略の制御を行うことで、高精度読み取りモードを実現させている。以下、本発明の制御を詳細に説明する。
【００２５】
図１の操作部手段６より、高画質読み取りモードを選択することにより、画像読取装置及び本実施例の制御を行う制御手段１は、操作部手段６の表示手段上に高画質モードが選択実行中であることを表示する。本実施例では、操作部手段６上に設けられた表示手段である液晶及び操作入力手段である液晶上に設けられたパネルスイッチや複数の操作スイッチ等から操作入力に応じて、液晶に表示している。次に操作部手段６上のスタートキーを押下すると、本発明である高画質モードにて読み取りを開始する。
【００２６】
制御手段１は、読み取りを行うスキャナー部がホーム位置にあることを既知のホーム位置検知手段（図示せず）にて確認しホーム位置にない場合はホーム位置に戻す制御をスキャナー駆動手段（図示せず）を用いてホーム位置に戻すと同時に読み取る為の原稿照明ランプを点灯し読み取り動作の準備を行う。ホーム位置にあり、照明ランプの光量が所定値に達している場合、次に原稿を読み取るためにスキャナー部を読み取り方向（原稿面を全面読み取るため）に原稿長分移動させる様に制御手段１が制御する。また、画像先端位置にきたことを検知する画先センサ（図示せず）にて画像読み込み開始位置へきたと検知すると、原稿画像を読み取る為に照明ランプやミラーや光学レンズ等で得た画像光を投影したＣＭＯＳセンサにて読み込みを開始する。
【００２７】
高精度読み取りモード設定時には露光時間を長く取り、光電子変換素子のダイナミックレンジ出力を大きくできる利点がある。そのため、制御手段１はゲイン調整手段３とゲイン調整手段４とを用いて以下のように制御を行う。これらの手段を用い、列アンプのゲインと最終段アンプのゲインの調整値を制御手段１は記憶手段より現在の読み取りモードに基づくデータ値を読み出し各のアンプのゲイン調整値決定を行う。ここで制御手段１からの各調整手段への信号の実施例として用いているのは、パルス信号で、パルスのデューティを読み取りモードに応じて設定することでゲインを調整している。
【００２８】
この制御を行うことにより、ＣＭＯＳセンサ“白”と“黒”に対応するＣＭＯＳラインセンサからの信号レベルの電圧幅を高精度読み取りモード時と通常読み取りモード時での出力電圧幅値と同じにすることができる。
【００２９】
上記制御を行うことにより、同じ構成であり光学系の光量などの条件は一緒であり異なるのはスキャンスピードのみであるが、光電変換素子のダイナミックレンジを広げた分を、列アンプと最終段のアンプのゲイン値を各決定しゲインを制御することにより、高精度読み取りモードと通常読み取りモードとを切り分けて画像読み取り動作を実現できる。
【００３０】
上記の制御は、１ライン分の読み取り制御の実施例であり、全画像分の読み取りを行うには既知方法の通り画像長分の長さにわたり、１ラインずつ順次読み取ることで可能である。すなわち１ライン分の読み取り動作及び出力アンプから画像信号Ｓを出力したら次の１ライン分の読み取り動作を開始させるためＲＳＴ信号によりリセット回路２を動作させて、光電変換素子を暗レベルに初期化を行う。初期化後に再度読み込み制御を開始し、その後リセットを行う。この制御を繰り返し行い、画像長分の読み取り動作を行うことにより１ページ分の走査を行うことで画像読み取りを実現している。
【００３１】
図４に本発明のフローを示す。本実施例を行う読取装置の読み取りモードのデフォルトの設定は、通常読み取りモードに設定されている。操作部手段６からの入力により高画質モードの選択をされると上記で述べたように制御を行い高画質モードで読み取り制御を開始する。
【００３２】
ユーザーにより設定変更された画像読み取りモードに応じて列アンプのゲイン値を調整する調整手段１と最終段アンプのゲイン値を調整する調整手段２とに設定値を変更させるための制御を行うのが図４に示された画像読み取りのルーチンである。
【００３３】
本ルーチンは、前記ゲイン調整手段３とゲイン調整手段４とのゲイン値を設定しているルーチンである。設定された読み取りモードに応じて、列ゲインのゲイン値を高精度時はＡ１（Ｓ−２）に、通常読み取りモード時にはＡ２（Ｓ−４）としており、Ａ１＜Ａ２としている。
【００３４】
これは、ＣＭＯＳセンサのダイナミックレンジを高精度読み取りモード時には露光時間を長くして、広げているのでゲインを下げる必要が有るためである。もう一つの理由は、アンプのゲインを下げることでアンプからのノイズを押さえＳ／Ｎ比を向上させるためである。
【００３５】
次に、最終段のアンプのゲインを高精度読み取りモード時にはＢ１（Ｓ−３）としており、通常読み取りモード時にはＢ２（Ｓ−５）としている。ここは先の列アンプと同じ理由で、ＣＭＯＳセンサのダイナミックレンジを高精度読み取りモード時には露光時間を長くして、広げているのでゲインを下げる必要が有るためと、アンプのゲインを下げることでアンプからのノイズを押さえＳ／Ｎ比を向上させるためである。
【００３６】
高精度読み取りモード時には図４のＳ−１→Ｓ−２→Ｓ−３を実行し、通常読み取りモード時にはＳ−１→Ｓ−４→Ｓ−５を実行することで、本発明を実現する。
【００３７】
上記説明したように、高精度読み取りモード時と通常読み取りモード時とで各のアンプのゲイン値を変更して本発明を実現している。
【図面の簡単な説明】
【００３８】
【図１】本発明の光電変換装置の回路構成を説明する図である。
【図２】本発明の光電変換装置を搭載した画像形成装置のブロック図である。
【図３】本発明の光電変換装置のタイミングチャートである。
【図４】本発明の読み取り制御時の列アンプと出力アンプ５とのゲインを設定するジェネラルフローである。
【符号の説明】
【００３９】
１  制御手段
２  リセット回路
３  ゲイン調整手段
４  ゲイン調整手段
５  出力アンプ
６  操作部手段
【図１】
2010103911.tif 000003
【図２】
2010103911.tif 000004
【図３】
2010103911.tif 000005
【図４】
2010103911.tif 000006