(57)【要約】【課題】充電ポンプ用の集積回路を提供する。【解決手段】この集積回路は、充電ステージおよびポンプステージと、各ステージ用の主スイッチとしての単一の高電圧ＰＭＯＳ（ＨＶＰＭＯＳ）トランジスタと、固定のバルク接続を有するバルクスイッチとしての直列接続された２つの最小ＨＶＰＭＯＳトランジスタ２つ分とを備え、最小ＨＶＰＭＯＳトランジスタは、主スイッチのトランジスタよりも小さなサイズのトランジスタである。主スイッチのバルクは、強制的にバルク電圧（ＶＢ）をソース電圧（ＶＳ）またはドレイン電圧（ＶＤ）以上にするように、主スイッチのＨＶＰＭＯＳトランジスタの電圧ノードに同期スイッチされる。充電およびポンプステージのＨＶＰＭＯＳトランジスタをトリガするために、２つの非オーバーラップクロック信号が使用される。【選択図】図２
2010098944.tif 000002
【特許請求の範囲】
【請求項１】
第１のコンデンサ手段を充電するための充電ステージと、第２のコンデンサ手段を充電するためのポンプステージと、前記充電ステージおよび前記ポンプステージの前記ＨＶＰＭＯＳトランジスタのバルクを、前記ＨＶＰＭＯＳトランジスタの電圧ノードに同期的にスイッチするためのバルクスイッチ回路とを備え、
前記ポンプステージは、前記第１のコンデンサ手段の電荷を前記第２のコンデンサ手段に転送するために前記充電ステージに結合され、それにより、前記第２のコンデンサ手段の電圧電位を、前記第１のコンデンサ手段の電圧電位より上まで上げ、
前記充電ステージのＨＶＰＭＯＳトランジスタは、前記充電ステージの第１の入力と、前記第１のコンデンサ手段の第１の端子との間に結合され、前記ポンプステージのＨＶＰＭＯＳトランジスタが、前記第１のコンデンサ手段の前記第１の端子と、前記第２のコンデンサ手段の第１の端子との間に結合され、さらに
前記バルクスイッチ回路は、直列に結合された最小ＨＶＰＭＯＳトランジスタを備え、各前記最小ＨＶＰＭＯＳトランジスタは、そのドレインが互いに結合され、各前記最小ＨＶＰＭＯＳトランジスタのバルク端子が、そのそれぞれに対応するソースに結合され、
第１の前記バルクスイッチ回路は、前記充電ステージの前記ＨＶＰＭＯＳトランジスタのドレインおよびバルク端子に並列に結合され、
第２の前記バルクスイッチ回路は、前記充電ステージの前記ＨＶＰＭＯＳトランジスタの前記バルク端子およびソースに並列に結合され、
第３の前記バルクスイッチ回路は、前記ポンプステージの前記ＨＶＰＭＯＳトランジスタのドレインおよびバルク端子に並列に結合され、
第４の前記バルクスイッチ回路は、前記ポンプステージの前記ＨＶＰＭＯＳトランジスタの前記バルク端子およびソースに並列に結合される、
ＨＶＮＭＯＳ／ＨＶＰＭＯＳスイッチトキャパシタ充電ポンプ。
【請求項２】
前記ＨＶＰＭＯＳトランジスタのドレインは、拡張ドレイン領域である、請求項１に記載のＨＶＮＭＯＳ／ＨＶＰＭＯＳスイッチトキャパシタ充電ポンプ。
【請求項３】
前記最小ＨＶＰＭＯＳトランジスタの前記ドレインは、拡張ドレイン領域である、請求項１に記載のＨＶＮＭＯＳ／ＨＶＰＭＯＳスイッチトキャパシタ充電ポンプ。
【請求項４】
前記充電ステージの前記ＨＶＰＭＯＳトランジスタの前記ドレインは、前記充電ステージの前記第１の入力に結合され、前記充電ステージの前記ＨＶＰＭＯＳトランジスタの前記ソースは、前記第１のコンデンサ手段の前記第１の端子に結合される、請求項１に記載のＨＶＮＭＯＳ／ＨＶＰＭＯＳスイッチトキャパシタ充電ポンプ。
【請求項５】
ＨＶＮＭＯＳトランジスタのソースおよびバルク端子は、前記充電ステージの第２の入力に結合され、前記ＨＶＮＭＯＳトランジスタの拡張ドレイン領域は、前記第１のコンデンサ手段の前記第２の端子に結合される、請求項１に記載のＨＶＮＭＯＳ／ＨＶＰＭＯＳスイッチトキャパシタ充電ポンプ。
【請求項６】
前記ポンプステージの前記ＨＶＰＭＯＳトランジスタの前記ドレインは、前記第１のコンデンサ手段の前記第１の端子に結合され、前記ポンプステージの前記ＨＶＰＭＯＳトランジスタの前記ソースは、前記第２のコンデンサ手段の前記第１の端子、および第１の出力に結合される、請求項１に記載のＨＶＮＭＯＳ／ＨＶＰＭＯＳスイッチトキャパシタ充電ポンプ。
【請求項７】
前記ポンプステージの低電位側ＨＶＰＭＯＳトランジスタの拡張ドレインは、前記第１のコンデンサ手段の前記第２の端子に結合され、前記ポンプステージの前記低電位側ＨＶＰＭＯＳトランジスタのソースおよびバルク端子は、前記第２のコンデンサ手段の前記第２の端子、および第２の出力に結合される、請求項１に記載のＨＶＮＭＯＳ／ＨＶＰＭＯＳスイッチトキャパシタ充電ポンプ。
【請求項８】
前記充電ステージの前記第１のバルクスイッチ、前記ＨＶＰＭＯＳ、および前記ＨＶＮＭＯＳトランジスタのゲートは、第１の信号Ｔ１によってクロック入力される、請求項１に記載のＨＶＮＭＯＳ／ＨＶＰＭＯＳスイッチトキャパシタ充電ポンプ。
【請求項９】
前記第２のバルクスイッチのゲートは、前記第１の信号Ｔ１の反転によってクロック入力される、請求項８に記載のＨＶＮＭＯＳ／ＨＶＰＭＯＳスイッチトキャパシタ充電ポンプ。
【請求項１０】
前記ポンプステージの前記第３のバルクスイッチ、前記ＨＶＰＭＯＳ、および前記低電位側ＨＶＰＭＯＳトランジスタのゲートは、第２の信号Ｔ２によってクロック入力される、請求項１に記載のＨＶＮＭＯＳ／ＨＶＰＭＯＳスイッチトキャパシタ充電ポンプ。
【請求項１１】
前記第４のバルクスイッチのゲートは、前記第２の信号Ｔ２の反転によってクロック入力される、請求項１０に記載のＨＶＮＭＯＳ／ＨＶＰＭＯＳスイッチトキャパシタ充電ポンプ。
【請求項１２】
第１のコンデンサ手段を充電するための充電ステージと、第２のコンデンサ手段を充電するためのポンプステージと、前記充電ステージおよび前記ポンプステージの前記ＨＶＰＭＯＳトランジスタのバルクを、前記ＨＶＰＭＯＳトランジスタの電圧ノードに同期的にスイッチするためのバルクスイッチ回路とを備え、
前記ポンプステージは、前記第１のコンデンサ手段の電荷を前記第２のコンデンサ手段に転送するために前記充電ステージに結合され、それにより、前記第２のコンデンサ手段の電圧電位を、前記第１のコンデンサ手段の電圧電位より上まで上げ、
前記充電ステージは、ＨＶＰＭＯＳトランジスタおよびＨＶＮＭＯＳトランジスタを備え、前記充電ステージの前記ＨＶＰＭＯＳトランジスタは、前記充電ステージの第１の入力を前記第１のコンデンサ手段の第１の端子に結合し、前記充電ステージの前記ＨＶＮＭＯＳトランジスタは、前記充電ステージの第２の入力を前記第１のコンデンサ手段の第２の端子に結合し、前記充電ステージの前記ＨＶＰＭＯＳおよびＨＶＮＭＯＳトランジスタのゲートは、第１の信号Ｔ１によってクロック入力されると、前記第１のコンデンサ手段を充電させ、
前記ポンプステージは、第１および第２のＨＶＰＭＯＳトランジスタを備え、前記ポンプステージの前記第１のＨＶＰＭＯＳトランジスタは、前記第１のコンデンサ手段の前記第１の端子を前記第２のコンデンサ手段の第１の端子に結合し、前記ポンプステージの前記第２のＨＶＰＭＯＳトランジスタは、前記第１のコンデンサ手段の前記第２の端子を前記第２のコンデンサ手段の第２の端子に結合し、前記ポンプステージの前記第１および前記第２のＨＶＰＭＯＳトランジスタのゲートは、第２の信号Ｔ２によってクロック入力されると、前記第１のコンデンサ手段の電荷を前記第２のコンデンサ手段に転送させ、さらに
前記バルクスイッチ回路は、第１および第２の直列に結合された最小ＨＶＰＭＯＳトランジスタを備え、各前記最小ＨＶＰＭＯＳトランジスタは、ソース、ドレイン、ゲート、およびバルク端子を有し、前記第１および第２の最小ＨＶＰＭＯＳトランジスタの前記ドレインは一緒に結合され、前記第１および第２の最小ＨＶＰＭＯＳトランジスタの前記ゲートは一緒に結合され、各前記第１および第２の最小ＨＶＰＭＯＳトランジスタの前記バルク端子は、そのそれぞれに対応する前記ソースに結合され、
第１の前記バルクスイッチ回路の前記ソースはそれぞれ、前記充電ステージの前記ＨＶＰＭＯＳトランジスタの前記ドレインおよび前記バルク端子に結合され、
第２の前記バルクスイッチ回路の前記ソースはそれぞれ、前記充電ステージの前記ＨＶＰＭＯＳトランジスタの前記バルク端子および前記ソースに結合され、
第３の前記バルクスイッチ回路の前記ソースはそれぞれ、前記ポンプステージの前記第１のＨＶＰＭＯＳトランジスタの前記ドレインおよび前記バルク端子に結合され、
第４の前記バルクスイッチ回路の前記ソースはそれぞれ、前記ポンプステージの前記第１のＨＶＰＭＯＳトランジスタの前記バルク端子および前記ソースに結合される、
ＨＶＮＭＯＳ／ＨＶＰＭＯＳスイッチトキャパシタ充電ポンプ。
【請求項１３】
前記ＨＶＰＭＯＳトランジスタおよび前記ＨＶＮＭＯＳトランジスタの前記ドレインは、拡張ドレイン領域である、請求項１２に記載のＨＶＮＭＯＳ／ＨＶＰＭＯＳスイッチトキャパシタ充電ポンプ。
【請求項１４】
前記最小ＨＶＰＭＯＳトランジスタの前記ドレインは、拡張ドレイン領域である、請求項１２に記載のＨＶＮＭＯＳ／ＨＶＰＭＯＳスイッチトキャパシタ充電ポンプ。
【請求項１５】
前記充電ステージの前記ＨＶＰＭＯＳトランジスタの前記ドレインは、前記充電ステージの前記第１の入力に結合され、前記充電ステージの前記ＨＶＰＭＯＳトランジスタの前記ソースは、前記第１のコンデンサ手段の前記第１の端子に結合される、請求項１２に記載のＨＶＮＭＯＳ／ＨＶＰＭＯＳスイッチトキャパシタ充電ポンプ。
【請求項１６】
前記充電ステージの前記ＨＶＮＭＯＳトランジスタの前記ソースおよびバルク端子は、前記充電ステージの前記第２の入力に結合され、前記充電ステージの前記ＨＶＮＭＯＳトランジスタの前記ドレインは、前記第１のコンデンサ手段の前記第２の端子に結合される、請求項１２に記載のＨＶＮＭＯＳ／ＨＶＰＭＯＳスイッチトキャパシタ充電ポンプ。
【請求項１７】
前記ポンプステージの前記第１のＨＶＰＭＯＳトランジスタの前記ドレインは、前記第１のコンデンサ手段の前記第１の端子に結合され、前記ポンプステージの前記第１のＨＶＰＭＯＳトランジスタの前記ソースは、前記第２のコンデンサ手段の前記第１の端子、および第１の出力に結合される、請求項１２に記載のＨＶＮＭＯＳ／ＨＶＰＭＯＳスイッチトキャパシタ充電ポンプ。
【請求項１８】
前記ポンプステージの前記第２のＨＶＰＭＯＳトランジスタの前記ドレインは、前記第１のコンデンサ手段の前記第２の端子に結合され、前記ポンプステージの前記第２のＨＶＰＭＯＳトランジスタの前記ソースおよびバルク端子は、前記第２のコンデンサ手段の前記第２の端子、および第２の出力に結合される、請求項１２に記載のＨＶＮＭＯＳ／ＨＶＰＭＯＳスイッチトキャパシタ充電ポンプ。
【請求項１９】
前記第２のバルクスイッチの前記ゲートは、前記第１の信号Ｔ１の反転によってクロック入力される、請求項１２に記載のＨＶＮＭＯＳ／ＨＶＰＭＯＳスイッチトキャパシタ充電ポンプ。
【請求項２０】
前記第４のバルクスイッチの前記ゲートは、前記第２の信号Ｔ２の反転によってクロック入力される、請求項１２に記載のＨＶＮＭＯＳ／ＨＶＰＭＯＳスイッチトキャパシタ充電ポンプ。
【請求項２１】
充電ポンプのバルクを同期的にスイッチする方法であって、
ａ）充電ポンプに、キャパシタを充電するための充電ステージおよびポンプステージを設けるステップと、
ｂ）各前記ステージに、拡張ドレインを有する単一のＨＶＰＭＯＳトランジスタを備えた主スイッチを設けるステップと、
ｃ）バルクスイッチをそれぞれ、各ＨＶＰＭＯＳトランジスタの前記拡張ドレインとソースの両端間にわたって結合するステップと、
ｄ）各バルクスイッチに、最小サイズのＨＶＰＭＯＳトランジスタを設け、接合部を形成するステップと、前記最小サイズのＨＶＰＭＯＳトランジスタのうち２つの最小サイズのＨＶＰＭＯＳトランジスタのソースは結合されている、
ｅ）ソースの前記接合部を、前記ＨＶＰＭＯＳトランジスタのバルクに結合するステップと、
ｆ）前記充電ステージの前記主スイッチをゲート開閉するために、第１のクロック信号を与えるステップと、
ｇ）前記ポンプステージの前記主スイッチをゲート開閉するために、第２のクロック信号を与えるステップと
を含む方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路充電ポンプに関し、より詳細には、主スイッチとしての単一のＨＶＰＭＯＳトランジスタが、固定のバルク接続を有するバルクスイッチをそのソースおよび拡張ドレインと並列に結合した、充電ポンプに関する。
【背景技術】
【０００２】
ＩＥＥＥ  Ｊｏｕｒｎａｌ  ｏｆ  Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ、３５巻、８号、２０００年８月の、Ｊｏｎｇｓｈｉｎ  Ｓｈｉｎ、Ｉｎ−Ｙｏｕｎｇ  Ｃｈｕｎｇ、Ｙｏｕｎｇ  Ｊｕｎｅ  Ｐａｒｋ、およびＨｏｎｇ  Ｓｈｉｃｋ  Ｍｉｎ著、「Ａ  Ｎｅｗ  Ｃｈａｒｇｅ  Ｐｕｍｐ  Ｗｉｔｈｏｕｔ  Ｄｅｇｒａｄａｔｉｏｎ  ｉｎ  Ｔｈｒｅｓｈｏｌｄ  Ｖｏｌｔａｇｅ  Ｄｕｅ  ｔｏ  Ｂｏｄｙ  Ｅｆｆｅｃｔ（ボディ効果によるしきい値電圧の劣化のない新規な充電ポンプ）」を参照されたい。
【０００３】
米国特許出願第２００５／００８８２２０号（Ｈａｈｎ等）は、電荷転送トランジスタのボディ効果を軽減し、それにより、電荷転送トランジスタの電荷転送効率が改善する充電ポンプ回路を開示している。しかし、この回路は、直列接続された２つのトランジスタを使用しており、それには、大きなオン抵抗および充電電流損失という上述の問題がある。
【０００４】
米国特許第７，２７６，９６０号（Ｐｅｓｃｈｋｅ）は、電流量が出力電圧誤差によって変わる、調整された充電電流で電圧調整される充電ポンプを提示している。電圧オーバーシュートが、パルススキッピングによって低減される。この充電ポンプ回路は、下部極板上でＣＭＯＳドライバに結合され、上部極板上でダイオードに結合された、フライングキャパシタを備える。
【０００５】
米国特許第６，９９５，９９５号（Ｚｅｎｇ等）は、充電フェーズおよびポンプフェーズを含む２フェーズサイクルにおいて充電ポンプが動作し、バルク端子がスイッチングトランジスタのソースに接続された、ＤＣ／ＤＣコンバータを教示している。スイッチがセグメント化され、セグメントが、並列に結合された複数の同一のトランジスタを含む。
【０００６】
米国特許第６，９７７，５３３号（Ｋｅｒｎｈｏｆ等）は、予備充電フェーズ中に第１のキャパシタが充電され、後続のシャッフルフェーズ中にその電荷が第２のキャパシタ内に入れ直される非オーバーラップ２フェーズクロック方式を充電ポンプが有する、３２Ｖ  Ｈ−ブリッジドライバを記載している。使用されるスイッチは、高電圧のＮおよびＰ  ＣＭＯＳトランジスタである。
【０００７】
米国特許第６，４００，２１１号（Ｙｏｋｏｍｉｚｏ等）は、第１組の２つのスイッチが、第１のフェーズ中に第１のキャパシタを充電し、第２組のスイッチが、第２のフェーズが第１のフェーズの反転である第２の相中に第２のキャパシタを充電する、別のＤＣ／ＤＣコンバータを示している。ＤＣ／ＤＣコンバータに対する入力電圧は、リチウムイオンバッテリの典型である約３．６ボルトである。
【０００８】
米国特許第６，８３１，４９９号（Ｏｄｄｏｎｅ等）は、複数の動作相およびステージを有し、各ステージが、バルク領域および寄生バイポーラトランジスタを有する少なくとも２つのｎチャネルＭＯＳトランジスタからなる、負充電ポンプを教示している。バルク領域は、動作相中に、寄生バイポーラトランジスタがオンにならないような電位に結合される。
【０００９】
関連技術の上述の例はどれも、以下に記載する本発明の利点をもたらさないことに留意されたい。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】米国特許出願第２００５／００８８２２０号
【特許文献２】米国特許第７，２７６，９６０号
【特許文献３】米国特許第６，９９５，９９５号
【特許文献４】米国特許第６，９７７，５３３号
【特許文献５】米国特許第６，４００，２１１号
【特許文献６】米国特許第６，８３１，４９９号
【特許文献７】米国特許第７，２３６，００２号
【非特許文献】
【００１１】
【非特許文献１】ＩＥＥＥ  Ｊｏｕｒｎａｌ  ｏｆ  Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ、３５巻、８号、２０００年８月の、Ｊｏｎｇｓｈｉｎ  Ｓｈｉｎ、Ｉｎ−Ｙｏｕｎｇ  Ｃｈｕｎｇ、Ｙｏｕｎｇ  Ｊｕｎｅ  Ｐａｒｋ、およびＨｏｎｇ  Ｓｈｉｃｋ  Ｍｉｎ著、「Ａ  Ｎｅｗ  Ｃｈａｒｇｅ  Ｐｕｍｐ  Ｗｉｔｈｏｕｔ  Ｄｅｇｒａｄａｔｉｏｎ  ｉｎ  Ｔｈｒｅｓｈｏｌｄ  Ｖｏｌｔａｇｅ  Ｄｕｅ  ｔｏ  Ｂｏｄｙ  Ｅｆｆｅｃｔ（ボディ効果によるしきい値電圧の劣化のない新規な充電ポンプ）」
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明の充電ステージおよびポンプステージの主スイッチのオン抵抗を最小限に抑えるための方法および回路を提供することが、本発明の少なくとも１つの実施形態の一目的である。
【００１３】
各主スイッチがＯＮまたはＯＦＦをスイッチするときに、各主スイッチのドレインと基板の間、およびソースと基板の間を通って流れる動的電流をなくすことが、本発明の別の目的である。
【００１４】
確実に電流がバルクスイッチを通って流れないようにすることが、本発明のさらに別の目的である。
【課題を解決するための手段】
【００１５】
上記および他の多くの目的は、充電ステージをポンプステージに結合することによって達成されており、ここで、充電ステージは第１のキャパシタを充電し、ポンプステージは第２のキャパシタを充電するものである。この場合、充電ステージおよびポンプステージはそれぞれ、高電圧側にＨＶＰＭＯＳトランジスタ主スイッチを備え、全てのＨＶＰＭＯＳおよびＨＶＮＭＯＳトランジスタが、拡張ドレインを有する。
【００１６】
上記および他の目的は、さらに、主スイッチを２つのトランジスタから１つのトランジスタに低減させ、それにより、チップの面積およびそれらのオン抵抗が低減することによって達成されている。動的電流の流れは、主スイッチのバルクを、確実にバルク電圧がソース電圧以上になり、かつドレイン電圧以上になるように、ＨＶＰＭＯＳトランジスタのより高電圧のノードに同期的にスイッチすることによってなくなる。主スイッチのバルクのバイアスのこの増大は、主スイッチのしきい値電圧（ＶＴ）を増大させ、したがって、電荷転送中の電流損失を回避する。
【００１７】
さらに、主スイッチ用のバルクスイッチは、それらがスイッチするときにボディ効果のためバルクスイッチ内に電流が流れることのないように構成される。これは、以下のようにして達成される。
第１のバルクスイッチは、２つの最小サイズのＨＶＰＭＯＳトランジスタを、それらの拡張ドレインが互いに結合され、それらの最小サイズのＨＶＰＭＯＳトランジスタの一方のソースおよびバルクが、主スイッチの拡張ドレインに結合され、他方のソースおよびバルクが、主スイッチのバルクに結合された状態で、直列に結合することによって形成される。
第２のバルクスイッチは、２つの最小サイズのＨＶＰＭＯＳトランジスタを、それらの拡張ドレインが互いに結合され、それらの最小サイズのＨＶＰＭＯＳトランジスタの一方のソースおよびバルクが、主スイッチのバルクに結合され、他方のソースおよびバルクが、主スイッチのソースに結合された状態で、直列に結合することによって形成される。
第１のバルクスイッチのゲートが、主スイッチのゲートに結合され、クロック信号を受領する。第２のバルクスイッチのゲートが一緒に結合されて、そのクロック信号のＮＯＴ（反転）を受領する。
【００１８】
低オン抵抗、バルクスイッチを通って流れる電流がないこと、ならびにドレインと基板の間、およびソースと基板の間を通って流れる動的電流がないことが相まって、理想的な電荷転送を行うＨＶＰＭＯＳスイッチトキャパシタ充電ポンプが形成される。
【００１９】
本発明の上記および他の多くの目的および利点は、特許請求の範囲、添付の図面、および好ましい実施形態の以下の詳細な説明を精査すれば、本発明が属する分野の技術者に容易に明らかとなるであろう。
【図面の簡単な説明】
【００２０】
【図１ａ】本発明者に既知の技術の充電ポンプの回路図である。
【図１ｂ】図１ａの詳細図であり、ＨＶＰＭＯＳトランジスタおよびその寄生バイポーラトランジスタを示す図である。
【図２】本発明の好ましい実施形態のバルクスイッチト充電ポンプの回路図である。
【図３】図２の充電ポンプの予備充電フェーズを示す図である。
【図４】図２の充電ポンプのシャッフル相を示す図である。
【図５】本発明の方法のブロック図である。
【発明を実施するための形態】
【００２１】
異なる図中で同じ参照番号が使用されている場合、類似または同様の要素を示す。
これまでに実現された高電圧充電ポンプは、直列接続された２つのＣＭＯＳ  ＨＶＰＭＯＳ（高電圧ＰＭＯＳ）トランジスタをスイッチとして使用しており、この場合、各ＨＶＰＭＯＳトランジスタの寄生バイポーラトランジスタがボディ効果のためターンオンするのを回避するために、各ＨＶＰＭＯＳトランジスタのバルクがそのソースに接続されている。しかし、スイッチの、直列に接続されたＨＶＰＭＯＳトランジスタからなるその面積Ｗ＊Ｌによって与えられるオン抵抗が大きい。さらに、トランジスタがオン／オフをスイッチする際にＶＢがＶＤ未満（ＶＢ＜ＶＤ）のとき、動的電流がドレインを通って基板へ流れるため、充電電流の損失がある。
【００２２】
ここで、図１ａを参照して、本発明者に既知の技術の充電ポンプ１０について説明する。ＨＶＰＭＯＳトランジスタ１１および１２が、入力ＶＤＤＬとノードＶＳＨＨとの間に直列に結合される。ＨＶＰＭＯＳトランジスタ１３および１４が、ノードＶＳＨＨと出力ＶＤＤＨとの間に直列に結合される。
ＨＶＮＭＯＳ（高電圧ＮＭＯＳ）トランジスタ１５は、入力ＶＧＮＤとノードＶＳＨＬとの間に結合され、ＨＶＰＭＯＳトランジスタ１６が、ノードＶＳＨＬと出力ＶＤＤＢとの間に結合される。キャパシタ１７（ＣＦＬＹ）が、ノードＶＳＨＨとＶＳＨＬとの間に接続される。キャパシタ１８（ＣＣＰ）は、出力ＶＤＤＨとＶＤＤＢとの間に接続される。トランジスタ１１、１２および１５のゲートが、クロック信号Ｔ１（ＭＣＰ＿ＳＴ）に結合され、トランジスタ１３、１４および１６のゲートが、クロック信号Ｔ２（ＭＣＰ＿ＰＴ）に結合される。
図１ｂは、図１ａの詳細図であり、ＨＶＰＭＯＳトランジスタ１１、１２、１３および１４のドレイン、ソース、およびバルク端子に接続された寄生バイポーラトランジスタ１９ａ、１９ｂおよび１９ｃを示す。トランジスタ１９ａおよび１９ｂのコレクタが、チップの基板に接続される。電流Ｉは、図では、各トランジスタ１９ａおよび１９ｂと基板の間を通って流れている。
【００２３】
ＶＤＤＬは、ＶＤＤＢ＝１２Ｖから得られる１１．７Ｖの線形調整電圧であり、
ＶＧＮＤはグランドであり、
ＶＳＨＨはキャパシタＣＦＬＹの正のポートであり、
ＶＳＨＬはキャパシタＣＦＬＹの負のポートであり、
ＶＤＤＨはＶＤＤＬ＋ＶＤＤＢであり、
ＶＤＤＢはバッテリ電圧である。
【００２４】
引き続き図１ａを参照すると、キャパシタ１７（ＣＦＬＹ）は、外部シャッフル静電容量を提供し、キャパシタ１８（ＣＣＰ）は、外部保持静電容量を提供する。クロック信号Ｔ１およびＴ２によって駆動される非オーバーラップ２相クロック方式はそれぞれ、充電昇圧時間および充電保持時間を表す。出力電圧ＶＤＤＨは、ＶＤＤＬ＋ＶＤＤＢに電荷ポンピングされる。本発明者に既知の技術により必要とされる大きなチップ面積、および充電電流損失に基づいて、理想的な電荷転送特性を有する改良された充電ポンプが必要である。以下に記載する本発明は、これらの必要に応える。
【００２５】
本発明の好ましい実施形態の、以下に開示されるＨＶＮＭＯＳ／ＨＶＰＭＯＳ（高電圧ＮＭＯＳ／高電圧ＰＭＯＳ）スイッチトキャパシタ充電ポンプは、高電圧モジュールを有するＣＭＯＳ技術に適用可能であり、例えばモータＨ−ブリッジの高電位側ドライバに供給するためのものである。そのような充電ポンプは、以下の技術、
ＴＳＭＣ（台湾セミコンダクターマニュファクチャリングカンパニー）０．３５μｍフラッシュ／ＣＭＯＳプロセス＋高電圧モジュール
１．Ｇｏｘ（ゲート酸化膜）＝２２ｎｍ（フラッシュ／５Ｖ−ＩＯ部分のＧｏｘと同じ）であり、
２．Ｎ−ウェル／ＨＶＰ−ウェルがドリフトゾーン（拡張ドレイン）を形成し、
３．ＨＶＰＭＯＳおよびＨＶＮＭＯＳがＶＧＳ＝ＶＢＳ＜５．５ＶかつＶＤＳ＜４０Ｖであり、
４．分離型ＨＶＮＭＯＳがない、
に集積することができる。
【００２６】
上述の拡張ドレイン構造に関しては、ＮＭＯＳ実装およびＰＭＯＳ実装の両方に対応できるＣＭＯＳ  ＦＥＴ保護スイッチとしての、拡張ドレイン領域を有するトランジスタに関する、本願の譲受人に譲渡された米国特許第７，２３６，００２号（Ｓａｌｚｍａｎｎ等）を参照されたい。同文献は、参照により本明細書に組み込まれる。
【００２７】
ＨＶＮＭＯＳ／ＨＶＰＭＯＳスイッチトキャパシタ充電ポンプは、ＡＳＩＣ（特定用途向け集積回路）に集積することができる。この充電ポンプは、モータ制御部（図示せず）のＨ−ブリッジの高電位側ＦＥＴドライバ用の電圧源として使用することができる。この充電ポンプは、電圧ＶＤＤＬ（ＶＤＤＬ＝１１．７Ｖ）をＶＤＤＨ＝ＶＤＤＬ＋ＶＤＤＢに転送し、高電位側ＦＥＴドライバに供給する。
ＶＤＤＬは、ＶＤＤＢ＝１２Ｖからの１１．７Ｖの線形調整電圧であり、
ＶＤＤＢはバッテリ電圧であり、
ＶＳＨＨはキャパシタＣＦＬＹの正のポートであり、
ＶＳＨＬはキャパシタＣＦＬＹの負のポートであり、
ＶＧＮＤはグランドである。
【００２８】
本発明のスイッチトキャパシタ充電ポンプは、主スイッチとしての単一のＨＶＰＭＯＳトランジスタ、およびＨＶＰＭＯＳトランジスタの拡張ドレインとバルクとの間にある、バルクスイッチとしての直列接続された２つの最小サイズのＨＶＰＭＯＳトランジスタ、およびＨＶＰＭＯＳトランジスタのバルクとソースとの間にある、バルクスイッチとしての直列接続された別の２つの最小サイズのＨＶＰＭＯＳトランジスタを有する。ＨＶＰＭＯＳトランジスタのバルクは、ＨＶＰＭＯＳトランジスタがオン／オフをスイッチするときにＶＢ＞＝ＶＳかつＶＢ＞＝ＶＤをもたらすように、ＨＶＰＭＯＳトランジスタのより高電圧のノードに同期スイッチされる。
【００２９】
主スイッチ（ＨＶＰＭＯＳトランジスタ）の面積が大幅に低減され、したがって、オン抵抗ＲＤＳが最小限に抑えられる。
例として、以下の典型値を達成することができる。
ＶＧＳ＝５Ｖ、
Ｗ＝４，０００μｍかつＬｍｉｎ＝２．７μｍでＲＤＳ（ＨＶＰＭＯＳ）約４０Σ、
Ｗ＝２，０００μｍかつＬｍｉｎ＝２．４μｍでＲＤＳ（ＨＶＮＭＯＳ）約２０Σを選択する場合、
各ＨＶＰＭＯＳトランジスタの寸法は典型的に、Ｗ＝１０００μｍかつＬ＝２．７μｍであり、
ＨＶＮＭＯＳトランジスタの寸法は典型的に、Ｗ＝２０００μｍかつＬ＝２．４μｍであり、
バルクスイッチ内の各最小サイズのＨＶＰＭＯＳトランジスタの寸法は典型的に、Ｗ＝１０μｍかつＬ＝２．７μｍである。
【００３０】
４つの主トランジスタ、およびバルクスイッチ内の８つのトランジスタの面積は、３×１，０００μｍ×２．７μｍ＋１×２，０００μｍ×２．４μｍ＋８×１０μｍ×２．７μｍ＝０．０１３ｍｍ２となり、これは約１４０Σの総抵抗値となる。これは、本発明者に既知の技術の、約０．０９ｍｍ２の面積および約１６０Σの総抵抗値に勝る。
【００３１】
バルクスイッチがＨＶＰＭＯＳトランジスタの拡張ドレインとソースとの間に結合されるので、ボディ効果のためスイッチトキャパシタ充電ポンプのバルクスイッチを通って電流が流れることがない（Ｉ＝０）。さらに、主スイッチがオン／オフをスイッチするときにＶＢ＞＝ＶＳかつＶＢ＞＝ＶＤであるため、主スイッチのドレインと基板の間、またはソースと基板の間を通って動的電流が流れない。電流ピーク（Ｉｓｗｉｔｃｈ＿ｐｅａｋ）は、主トランジスタのバルクが、ドレインまたはソースとの接続を解除してソースまたはドレインに接続する（）ＶＢＳまたは）ＶＢＤ＝ＶＤＳ＿ＳＡＴである）瞬間にバルクスイッチを通って流れているにすぎない。
ピークスイッチ電流は、Ｉｓｗｉｔｃｈ＿ｐｅａｋ＝ＶＤＳ＿ＳＡＴ（主トランジスタの降下電圧）／［ＲＤＳ＿ＯＮ１＋ＲＤＳ＿ＯＮ２（直列接続された２つのバルクスイッチのオン抵抗）］として定義され、約７．５ｕＡ〜１５ｕＡ（７．５×１０−６〜１５×１０−６Ａ）の範囲である。この電流は、）ＶＢＳまたは）ＶＢＤ＝０のとき（バルクがドレインまたはソースに接続したとき）、０Ａになる。
【００３２】
したがって、電荷が充電ステージからポンプステージに転送されるときに、電流損失が回避される。上述の最小のオン抵抗、バルクスイッチを通って流れる電流がないこと、および動的電流が流れないことが相まって、理想的な電荷転送を行うＨＶＰＭＯＳスイッチトキャパシタ充電ポンプが形成される。
【００３３】
図２を参照して、充電ステージとそれに結合されたポンプステージとを備える、本発明の好ましい一実施形態のバルクスイッチト充電ポンプ２０について説明する。（電位がＶＤＤＬ−ＶＧＮＤの）入力ＩＮ１が、ＨＶＰＭＯＳトランジスタ２１の拡張ドレインに結合され、トランジスタ２１のソースが、（電位がＶＳＨＨ−ＶＳＨＬの）ノードＮ１に結合される。（電位がグランドの）入力ＩＮ２  ＶＧＮＤはＨＶＮＭＯＳトランジスタ２５のソースおよびバルクに結合され、トランジスタ２５の拡張ドレインは、（電位がＶＳＨＬの）ノードＮ２に結合される。コンデンサ手段２７（ＣＦＬＹ）がノードＮ１とＮ２の間に結合される。ＨＶＰＭＯＳトランジスタ２１の拡張ドレインおよびバルクに、最小ＨＶＰＭＯＳ回路２２ａが結合され、ＨＶＰＭＯＳトランジスタ２１のバルクおよびソースに、最小ＨＶＰＭＯＳ回路２２ｂが結合される。最小ＨＶＰＭＯＳ回路２２ａおよび２２ｂはそれぞれ、互いに直列接続された最小ＨＶＰＭＯＳトランジスタ２９ａおよび２９ｂを備える。トランジスタ２９ａのソースおよびバルクが、トランジスタ２１の拡張ドレインに結合され、トランジスタ２９ｂのソースおよびバルクは、トランジスタ２１のバルクに結合され、トランジスタ２９ａおよび２９ｂの拡張ドレインが互いに結合される。充電ステージの充電フェーズＭＣＰ＿ＳＴを表す信号Ｔ１は、トランジスタ２１および２５のゲート、ならびに最小ＨＶＰＭＯＳ回路２２ａのトランジスタ２９ａおよび２９ｂのゲートに結合される。最小ＨＶＰＭＯＳ回路２２ｂのゲートが、信号Ｔ１の反転（ＮＯＴ）に結合される。信号Ｔ１がアクティブであるとき、トランジスタ２１および２５が導通しており、トランジスタ２３および２６がＯＦＦなので、入力ＩＮ１とＩＮ２の両端間の電位（ＶＤＤＬ−ＶＧＮＤ）がコンデンサ手段２７（ＣＦＬＹ）に転送される。
【００３４】
次に、図２のポンプステージについて説明する。ポンプステージは、次の、ＨＶＰＭＯＳトランジスタ２３の拡張ドレインがノードＮ１に結合され、トランジスタ２３のソースが、（電位がＶＤＤＨの）出力ＯＵＴ１に結合され、ＨＶＰＭＯＳトランジスタ２６の拡張ドレインがノードＮ２に結合され、トランジスタ２６のソースおよびバルクが（電位がＶＤＤＢの）出力ＯＵＴ２に結合されるという違いがあることを除いて、充電ステージと同じ構造を有する。最小ＨＶＰＭＯＳ回路２４ａおよび２４ｂはそれぞれ、回路２２ａおよび２２ｂと同一であり、トランジスタ２３へのそれらの接続も同一である。ポンプステージの充電フェーズＭＣＰ＿ＰＴを表す信号Ｔ２が、トランジスタ２３および２６のゲート、ならびに最小ＨＶＰＭＯＳ回路２４ａのトランジスタ２９ａおよび２９ｂのゲートに結合される。最小ＨＶＰＭＯＳ回路２４ｂのゲートが、信号Ｔ２の反転（ＮＯＴ）に結合される。信号Ｔ２がアクティブであるとき、トランジスタ２３および２６が導通しており、コンデンサ手段２７（ＣＦＬＹ）の電荷は、コンデンサ手段２８（ＣＣＰ）に転送され、それにより、その電位、すなわち出力ＯＵＴ１とＯＵＴ２の間の電位（ＶＤＤＨ−ＶＤＤＢ）が上がる。ポンプステージの充電フェーズ中、トランジスタ２１および２５はＯＦＦである。
【００３５】
ここで、図３（図２のサブセット）を参照して、ＶＳＨＨ＜ＶＤＤＨのときの予備充電フェーズにおけるバルクスイッチト充電ポンプについて説明する。信号Ｔ１がアクティブであるとき（ＭＣＰ＿ＳＴ）、充電ステージのトランジスタ２１、２５、ならびに最小ＨＶＰＭＯＳ回路２２ａのトランジスタ２９ａおよび２９ｂがＯＮである。ポンプステージの最小ＨＶＰＭＯＳ回路２４ｂのトランジスタ２９ａおよび２９ｂもＯＮである。その結果、矢印ＩＣＨＡＲＧＥによって示される電流ＩＣＨＡＲＧＥが、ＨＶＰＭＯＳトランジスタ２１およびＨＶＮＭＯＳトランジスタ２５を介してコンデンサ手段２７（ＣＦＬＹ）を充電し、トランジスタ２１のバルクが、入力ＩＮ１の電圧電位（ＶＤＤＬ−ＶＧＮＤ）まで上がる。信号Ｔ２の反転（ＮＯＴ  ＭＣＰ＿ＰＴ）もアクティブであるので、ポンプステージのＨＶＰＭＯＳトランジスタ２３のバルクが、出力ＯＵＴ２の電圧電位ＶＤＤＨまで上がる。
【００３６】
次に、図４（図２のサブセット）を参照して、ＶＳＨＨ＞＝ＶＤＤＨのときのシャッフルフェーズにおけるバルクスイッチト充電ポンプについて説明する。信号Ｔ２がアクティブであるとき（ＭＣＰ＿ＰＴ）、ポンプステージのトランジスタ２３、２６、ならびに最小ＨＶＰＭＯＳ回路２４ａのトランジスタ２９ａおよび２９ｂがＯＮである。その結果、矢印ＩＳＨＵＦＦＬＥによって示される電流ＩＳＨＵＦＦＬＥは、ＨＶＰＭＯＳトランジスタ２３および２６を介してコンデンサ手段２７（ＣＦＬＹ）の電荷をコンデンサ手段２８（ＣＣＰ）に転送し、それにより、コンデンサ手段２８（ＣＣＰ）の電圧電位が上がる。充電ステージの最小ＨＶＰＭＯＳ回路２２ｂのトランジスタ２９ｂおよび２９ａもＯＮであり、この時点でより高いノードＮ１の電圧電位ＶＳＨＨにトランジスタ２３のバルクが至るのと同時に立ち上がる。信号Ｔ１の反転（ＮＯＴ  ＭＣＰ＿ＳＴ）がアクティブなので、充電ステージのトランジスタ２１のバルクも、ノードＮ１の電圧電位まで上がる。
【００３７】
スイッチング手段は、そのどちらもディスクリート形態または集積回路（ＩＣ）の形のトランジスタまたはトランジスタ回路、リレー、機械式スイッチなどのデバイスを意味することがある。これらのデバイスは、スイッチング手段に適用されるものとして、限定のためではなく例示のために挙げたものである。コンデンサ手段は、内部もしくは外部のキャパシタ、またはダイオード接続された（ｄｉｏｄｅ  ｗｉｒｅｄ）トランジスタおよび類似の構造など、キャパシタの機能を実施する集積回路もしくはディスクリート回路を意味することがある。これらのデバイスは、スイッチング手段に適用されるものとして、限定のためではなく例示のために挙げたものである。
【００３８】
図２を再度参照して、ＨＶＮＭＯＳ／ＨＶＰＭＯＳスイッチトキャパシタ充電ポンプ（２０）の本発明の好ましい一実施形態について、より詳細に説明する。ＨＶＮＭＯＳ／ＨＶＰＭＯＳスイッチトキャパシタ充電ポンプ（２０）は、第１のコンデンサ手段（２７）を充電するための充電ステージと、第２のコンデンサ手段（２８）を充電するためのポンプステージであって、第１のコンデンサ手段（２７）の電荷を第２のコンデンサ手段（２８）に転送し、それにより、第２のコンデンサ手段（２８）の電圧電位を、第１のコンデンサ手段（２７）の電圧電位より上まで上げるために充電ステージに結合されるポンプステージとを備え、
充電ステージが、ＨＶＰＭＯＳトランジスタ（２１）およびＨＶＮＭＯＳトランジスタ（２５）を備え、充電ステージのＨＶＰＭＯＳトランジスタ（２１）が、充電ステージの第１の入力を第１のコンデンサ手段（２７）の第１の端子に結合し、充電ステージのＨＶＮＭＯＳトランジスタ（２５）が、充電ステージの第２の入力を第１のコンデンサ手段（２７）の第２の端子に結合し、充電ステージのＨＶＰＭＯＳおよびＨＶＮＭＯＳトランジスタのゲートが、第１の信号Ｔ１によってクロック入力されると、第１のコンデンサ手段（２７）を充電させ、
ポンプステージは、第１および第２のＨＶＰＭＯＳトランジスタを備え、ポンプステージの第１のＨＶＰＭＯＳトランジスタ（２３）は、第１のコンデンサ手段（２７）の第１の端子を第２のコンデンサ手段（２８）の第１の端子に結合し、ポンプステージの第２のＨＶＰＭＯＳトランジスタ（２６）は、第１のコンデンサ手段（２７）の第２の端子を第２のコンデンサ手段（２８）の第２の端子に結合し、ポンプステージの第１のＨＶＰＭＯＳトランジスタおよび第２のＨＶＰＭＯＳトランジスタ（２６）のゲートは、第２の信号Ｔ２によってクロック入力されると、第１のコンデンサ手段（２７）の電荷を第２のコンデンサ手段（２８）に転送させ、さらに
充電ステージおよびポンプステージのＨＶＰＭＯＳトランジスタのバルクを、ＨＶＰＭＯＳトランジスタの電圧ノードに同期的にスイッチするためのバルクスイッチ回路であって、第１および第２の直列に結合された最小ＨＶＰＭＯＳトランジスタを備え、各最小ＨＶＰＭＯＳトランジスタがソース、ドレイン、ゲート、およびバルク端子を有し、第１および第２の最小ＨＶＰＭＯＳトランジスタのドレインが一緒に結合され、第１および第２の最小ＨＶＰＭＯＳトランジスタのゲートが一緒に結合され、各第１および第２の最小ＨＶＰＭＯＳトランジスタのバルク端子は、そのそれぞれに対応するソースに結合される、バルクスイッチ回路とを備える。
【００３９】
第１のバルクスイッチ回路（２２ａ）のソースはそれぞれ、充電ステージのＨＶＰＭＯＳトランジスタ（２１）のドレインおよびバルク端子に結合され、
第２のバルクスイッチ回路（２２ｂ）のソースはそれぞれ、充電ステージのＨＶＰＭＯＳトランジスタ（２１）のバルク端子およびソースに結合され、
第３のバルクスイッチ回路（２４ａ）のソースはそれぞれ、ポンプステージの第１のＨＶＰＭＯＳトランジスタ（２３）のドレインおよびバルク端子に結合され、
第４のバルクスイッチ回路（２４ｂ）のソースはそれぞれ、ポンプステージの第１のＨＶＰＭＯＳトランジスタ（２３）のバルク端子およびソースに結合される。
【００４０】
ＨＶＰＭＯＳトランジスタおよびＨＶＮＭＯＳトランジスタ（２５）のドレイン、ならびに最小ＨＶＰＭＯＳトランジスタのドレインは、上記の米国特許出願第２００５／００８８２２０号（Ｈａｈｎ等）において参照される拡張ドレイン領域である。
【００４１】
充電ステージのＨＶＰＭＯＳトランジスタ（２１）のドレインは、充電ステージの第１の入力に結合され、充電ステージのＨＶＰＭＯＳトランジスタ（２１）のソースが、第１のコンデンサ手段（２７）の第１の端子に結合される。
充電ステージのＨＶＮＭＯＳトランジスタ（２５）のソースおよびバルク端子が、充電ステージの第２の入力に結合され、充電ステージのＨＶＮＭＯＳトランジスタ（２５）のドレインが、第１のコンデンサ手段（２７）の第２の端子に結合される。
ポンプステージの第１のＨＶＰＭＯＳトランジスタ（２３）のドレインは、第１のコンデンサ手段（２７）の第１の端子に結合され、ポンプステージの第１のＨＶＰＭＯＳトランジスタ（２３）のソースは、第２のコンデンサ手段（２８）の第１の端子、および第１の出力に結合される。
ポンプステージの第２のＨＶＰＭＯＳトランジスタ（２６）のドレインは、第１のコンデンサ手段（２７）の第２の端子に結合され、ポンプステージの第２のＨＶＰＭＯＳトランジスタ（２６）のソースおよびバルク端子は、第２のコンデンサ手段（２８）の第２の端子、および第２の出力に結合される。
【００４２】
第２のバルクスイッチのゲートが、第１の信号Ｔ１の反転によってクロック入力され、第４のバルクスイッチのゲートが、第２の信号Ｔ２の反転によってクロック入力される。
シミュレーション実行によれば、
静電容量ＣＦＬＹ＝２２０ｎＦ、
静電容量ＣＣＰ＝４７０ｎＦ、
負荷電流ＩＬＯＡＤ＝１０ｍＡ、かつ
クロック周波数ｆ＝１３３ｋＨｚ
とすると、以下の結果が達成可能である。
・ＶＤＤＢ＝１２Ｖのとき、出力ＯＵＴ１は、約２３．５ボルトの電圧ＶＤＤＨに約１．３ｍｓで達する。
・ＶＤＤＢ＝２８Ｖのとき、出力ＯＵＴ１は、約３９．５ボルトの電圧ＶＤＤＨに約１．５ｍｓで達する。
・ＶＤＤＢ＝５Ｖのとき、出力ＯＵＴ１は、約１０．５ボルトの電圧ＶＤＤＨに約１．５ｍｓで達する。
【００４３】
上記と同じパラメータを用いて測定された実行では、以下のようになる。
・ＶＤＤＢ＝１２Ｖのとき、出力ＯＵＴ１は、約２３．２ボルトの電圧ＶＤＤＨに約１．３ｍｓで達する。
・ＶＤＤＢ＝２８Ｖのとき、出力ＯＵＴ１は、約３９．２ボルトの電圧ＶＤＤＨに約１．５ｍｓで達する。
・ＶＤＤＢ＝５Ｖのとき、出力ＯＵＴ１は、約１０．２ボルトの電圧ＶＤＤＨに約１．５ｍｓで達する。
【００４４】
次に、充電ポンプのバルクを同期的にスイッチする本発明の方法について説明する。
ａ）ブロック１は、充電ポンプに、キャパシタを充電するための充電ステージおよびポンプステージを設け、
ｂ）ブロック２は、各前記ステージに、拡張ドレインを有する単一のＨＶＰＭＯＳトランジスタを備えた主スイッチを設け、
ｃ）ブロック３は、バルクスイッチをそれぞれ、各ＨＶＰＭＯＳトランジスタの拡張ドレインとソースの両端間にわたって結合し、
ｄ）ブロック４は、各バルクスイッチに、最小サイズのＨＶＰＭＯＳトランジスタを設け、ここで、これらの最小サイズのＨＶＰＭＯＳトランジスタのうち２つの最小サイズのＨＶＰＭＯＳトランジスタのソースが結合されて、接合部を形成し、
ｅ）ブロック５は、ソースの接合部を、ＨＶＰＭＯＳトランジスタのバルクに結合し、
ｆ）ブロック６は、充電ステージの主スイッチをゲート開閉するために、第１のクロック信号を与え、
ｇ）ブロック７は、ポンプステージの主スイッチをゲート開閉するために、第２のクロック信号を与える。
利点
本発明の利点は、
１．スイッチトキャパシタ充電ポンプの面積の低減、
２．スイッチトキャパシタ充電ポンプのオン抵抗の低減、
３．スイッチトキャパシタ充電ポンプのバルクスイッチを通る電流の流れがないこと、
４．スイッチトキャパシタ充電ポンプのドレインと基板の間を通る動的電流の流れがないこと、
５．スイッチトキャパシタ充電ポンプのソースと基板の間を通る動的電流の流れがないこと
である。
【００４５】
以上、本発明を、本発明の好ましい実施形態に即して具体的に示し、説明してきたが、本発明の趣旨および範囲から逸脱することなく、形態および詳細のさまざまな変更を行えることが、当分野の技術者には理解されよう。
【符号の説明】
【００４６】
２０  バルクスイッチト充電ポンプ、ＨＶＮＭＯＳ／ＨＶＰＭＯＳスイッチトキャパシタ充電ポンプ
２１  ＨＶＰＭＯＳトランジスタ
２２ａ  第１のバルクスイッチ回路
２２ｂ  第２のバルクスイッチ回路
２３  第１のＨＶＰＭＯＳトランジスタ
２４ａ  第３のバルクスイッチ回路
２４ｂ  第４のバルクスイッチ回路
２５  ＨＶＮＭＯＳトランジスタ
２６  第２のＨＶＰＭＯＳトランジスタ
２７  第１のコンデンサ手段
２８  第２のコンデンサ手段
２９ａ  最小ＨＶＰＭＯＳトランジスタ
２９ｂ  最小ＨＶＰＭＯＳトランジスタ
Ｔ１  クロック信号、第１の信号
Ｔ２  クロック信号、第２の信号
【図１ａ】
2010098944.tif 000003
【図１ｂ】
2010098944.tif 000004
【図２】
2010098944.tif 000005
【図３】
2010098944.tif 000006
【図４】
2010098944.tif 000007
【図５】
2010098944.tif 000008
【外国語明細書】
2010098944000001.pdf