(57)【要約】【課題】  ＦＰＧＡが実装されるボード上でコンフィグレーションデータのリビジョン情報を簡易に確認可能なリビジョン管理システムを提供すること。【解決手段】  コンフィグレーションデータのリビジョン管理システムは、ＦＰＧＡと、ＦＰＧＡに書き込まれるコンフィグレーションデータを格納するコンフィグレーションデバイスと、ＦＰＧＡおよびコンフィグレーションデバイスが実装されるボードとを有している。例えば、ボードは、コンフィグレーションデータの管理情報を格納する書き換え可能な記憶部と、コンフィグレーションデータのサム値を算出するとともに、記憶部から管理情報を読み出す管理部と、管理情報およびサム値の両方を表示する表示部とを有している。なお、記憶部は、ＦＰＧＡ内に設けられる。これにより、ＦＰＧＡが実装されるボード上でリビジョン情報を簡易に確認できる。【選択図】    図１
2010170240.tif 000002
【特許請求の範囲】
【請求項１】
プログラム可能な集積回路であるＦＰＧＡと、前記ＦＰＧＡに書き込まれるコンフィグレーションデータを格納するコンフィグレーションデバイスと、前記ＦＰＧＡおよび前記コンフィグレーションデバイスが実装されるボードとを備え、
前記コンフィグレーションデータは、前記コンフィグレーションデータの版を示す管理情報を含んで構成され、
前記ボードは、
前記ＦＰＧＡ内に設けられ、前記コンフィグレーションデータの前記管理情報を格納する書き換え可能な記憶部と、
前記コンフィグレーションデータのサム値を算出するとともに、前記記憶部から前記管理情報を読み出す管理部と、
前記管理部により読み出された前記管理情報と、前記管理部により算出された前記サム値との両方を表示する表示部とを備えていることを特徴とするコンフィグレーションデータのリビジョン管理システム。
【請求項２】
請求項１記載のコンフィグレーションデータのリビジョン管理システムにおいて、
前記ＦＰＧＡは、前記記憶部が設けられる専用領域を備えていることを特徴とするコンフィグレーションデータのリビジョン管理システム。
【請求項３】
請求項１記載のコンフィグレーションデータのリビジョン管理システムにおいて、
前記管理部は、前記ＦＰＧＡ内に設けられることを特徴とするコンフィグレーションデータのリビジョン管理システム。
【請求項４】
請求項３記載のコンフィグレーションデータのリビジョン管理システムにおいて、
前記コンフィグレーションデータは、前記管理部を前記ＦＰＧＡに構成するための管理部構成情報を含んで構成され、
前記管理部は、前記コンフィグレーションデータが前記ＦＰＧＡに書き込まれることにより構成され、前記ＦＰＧＡのコンフィグレーションが完了する毎に、前記サム値の算出および前記管理情報の読み出しをそれぞれ実施することを特徴とするコンフィグレーションデータのリビジョン管理システム。
【請求項５】
請求項１記載のコンフィグレーションデータのリビジョン管理システムにおいて、
前記ボードは、基準値を格納するメモリ部を備え、
前記管理部は、前記ＦＰＧＡに書き込まれた前記コンフィグレーションデータの前記サム値と前記基準値とを比較し、前記サム値と前記基準値とが異なる場合、前記サム値と前記基準値とが異なることを示す表示を前記表示部に表示させ、前記サム値を前記基準値として、前記メモリ部に格納することを特徴とするコンフィグレーションデータのリビジョン管理システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＦＰＧＡ（Field Programmable Gate Array）のコンフィグレーションデータのリビジョン管理システムに関する。
【背景技術】
【０００２】
ＦＰＧＡ（Field Programmable Gate Array）は、プログラム可能な集積回路である。例えば、ＦＰＧＡは、回路情報を含むコンフィグレーションデータを、ＦＰＧＡ内のコンフィグレーションＲＡＭに読み込ませることにより、回路を構成する。ここで、コンフィグレーションデータは、例えば、ユーザによりＣＡＤツール等で作成される。なお、ＦＰＧＡ内のコンフィグレーションＲＡＭは、ＳＲＡＭ（Static RAM）等の揮発性メモリで構成されるため、ＦＰＧＡの電源がオフした際に、回路情報が失われる。
【０００３】
このため、一般的に、コンフィグレーションデータを格納する不揮発性メモリがＦＰＧＡの外部に設けられる。例えば、ＦＰＧＡが実装されるボードに、コンフィグレーションデータを格納するコンフィグレーションＲＯＭが設けられる。この場合、コンフィグレーションＲＯＭに格納されたコンフィグレーションデータは、ＦＰＧＡが実装されたボードの電源がオンした際に、コンフィグレーションＲＯＭからＪＴＡＧ（Joint Test Action Group）等のインターフェースを介してＦＰＧＡ内のコンフィグレーションＲＡＭに転送される。
【０００４】
一般的に、コンフィグレーションＲＯＭには、コンフィグレーションデータのリビジョン情報が記載されたシールが貼られ、シールに記載されたリビジョン情報に基づいて、コンフィグレーションＲＯＭに格納されたコンフィグレーションデータのリビジョンが管理される。コンフィグレーションＲＯＭ上のシールによる管理では、シールが目視できない場合、シールに記載されたリビジョン情報を確認するために、コンフィグレーションＲＯＭが実装されたボードを装置から取り外す必要がある。また、シールが紛失した場合やシールの表示が不鮮明になった場合、正確なリビジョン情報を確認することは困難である。さらに、シールに記載するリビジョン情報の書き間違え等により、シールに記載されたリビジョン情報が、コンフィグレーションＲＯＭに格納されているコンフィグレーションデータと一致していないおそれがある。
【０００５】
このため、リビジョン情報を格納するレジスタを、ＦＰＧＡに設ける構成が提案されている（例えば、特許文献１）。この構成では、ＦＰＧＡ内のレジスタに格納されたリビジョン情報は、ＦＰＧＡが実装されたボードの外部に設けられた制御装置により読み出され、制御装置に予め保持されている正しいリビジョン情報と比較される。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１の構成では、リビジョン情報を確認する際に、ダウンロードケーブル等を用いて、ＦＰＧＡが実装されたボードと制御装置とを互いに接続する必要があるため、迅速にリビジョン情報を確認することは困難である。また、開発中のＦＰＧＡでは、回路情報や配置配線情報が頻繁に更新されるため、制御装置に保持される正しいリビジョン情報の管理が煩雑になるおそれがある。
【０００７】
本発明の目的は、ＦＰＧＡが実装されるボード上でコンフィグレーションデータの正しいリビジョン情報を簡易に確認可能なリビジョン管理システムを提供することである。
【課題を解決するための手段】
【０００８】
コンフィグレーションデータのリビジョン管理システムは、プログラム可能な集積回路であるＦＰＧＡと、ＦＰＧＡに書き込まれるコンフィグレーションデータを格納するコンフィグレーションデバイスと、ＦＰＧＡおよびコンフィグレーションデバイスが実装されるボードとを有している。例えば、コンフィグレーションデータは、コンフィグレーションデータの版を示す管理情報を含んで構成される。また、例えば、ボードは、コンフィグレーションデータの管理情報を格納する書き換え可能な記憶部と、コンフィグレーションデータのサム値を算出するとともに、記憶部から管理情報を読み出す管理部と、管理情報およびサム値の両方を表示する表示部とを有している。なお、例えば、管理情報を格納する記憶部は、ＦＰＧＡ内に設けられる。
【発明の効果】
【０００９】
本発明では、ＦＰＧＡが実装されるボード上でコンフィグレーションデータの正しいリビジョン情報を簡易に確認可能なリビジョン管理システムを提供できる。
【図面の簡単な説明】
【００１０】
【図１】一実施形態におけるリビジョン管理システムを示す図である。
【図２】図１に示した表示部に表示される情報の一例を示す図である。
【図３】別の実施形態におけるリビジョン管理システムを示す図である。
【図４】別の実施形態におけるリビジョン管理システムを示す図である。
【図５】別の実施形態におけるリビジョン管理システムを示す図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施形態を図面を用いて説明する。
【００１２】
図１は、本発明の一実施形態を示している。図中の破線で囲んだ領域は、パーティションにより物理的に区切られていることを示している。また、例えば、コンフィグレーションデータは、ユーザによりＣＡＤツール等で作成され、ＦＰＧＡ（Field Programmable Gate Array）３０に回路を構成するための回路情報およびコンフィグレーションデータの版を示す管理情報ＶＥＲを含んで構成される。
【００１３】
ＦＰＧＡのコンフィグレーションデータのリビジョン管理システム１０は、ボード２０に、ＦＰＧＡ３０、コンフィグレーションデバイス４０、管理部５０および表示部６０が実装されて構成されている。
【００１４】
ＦＰＧＡ３０は、プログラム可能な集積回路であり、ロジックモジュール３５、コンフィグレーションＲＡＭ３６および記憶部３７を有している。ロジックモジュール３５は、コンフィグレーションデータがコンフィグレーションＲＡＭ３６に書き込まれることにより、コンフィグレーションデータに基づく回路を構成する。例えば、コンフィグレーションＲＡＭ３６は、ＳＲＡＭ（Static RAM）等の揮発性メモリで構成され、コンフィグレーションデバイス４０から転送されるコンフィグレーションデータを保持する。ここで、コンフィグレーションデータは、ＦＰＧＡ３０に回路を構成するための回路情報であり、コンフィグレーションデータの版を示す管理情報ＶＥＲを含んで構成される。
【００１５】
記憶部３７は、例えば、書き換え可能なレジスタであり、コンフィグレーションデータがコンフィグレーションＲＡＭ３６に書き込まれることにより、コンフィグレーションデータに含まれる管理情報ＶＥＲを格納する。すなわち、ＦＰＧＡ３０は、コンフィグレーションデータをコンフィグレーションＲＡＭ３６に読み込ませることにより、管理情報ＶＥＲを記憶部３７に格納する。なお、この実施形態では、記憶部３７は、パーティションによりロジックモジュール３５と物理的に区切られ、管理情報ＶＥＲの更新を除いて、ロジックモジュール３５の構成の変更の影響を受けない。すなわち、ＦＰＧＡ３０は、記憶部３７が設けられる専用領域（例えば、図の破線で囲まれた領域）を有している。
【００１６】
コンフィグレーションデバイス４０は、ＲＯＭやフラッシュメモリ等の不揮発性メモリで構成され、ユーザによりＣＡＤツール等で作成されたコンフィグレーションデータを格納する。例えば、コンフィグレーションデバイス４０に格納されたコンフィグレーションデータは、ボード２０の電源がオンした際に、コンフィグレーションデバイス４０からＪＴＡＧ（Joint Test Action Group）等のインターフェースを介してコンフィグレーションＲＡＭ３６に転送される。
【００１７】
ここで、コンフィグレーションデータをコンフィグレーションデバイス４０に書き込む場合、例えば、ボード２０は、ＣＡＤツールがインストールされたコンピュータ（図示せず）にダウンロードケーブル（図示せず）を用いて接続される。そして、コンフィグレーションデータは、ダウンロードケーブルを介してコンピュータからコンフィグレーションデバイス４０に書き込まれる。
【００１８】
このように、ＦＰＧＡ３０は、回路情報および管理情報ＶＥＲを含むコンフィグレーションデータを、コンフィグレーションデバイス４０からＦＰＧＡ３０内のコンフィグレーションＲＡＭ３６に読み込ませることにより、回路を構成する。これにより、ＦＰＧＡ３０は、ボード２０の電源のオフによりコンフィグレーションＲＡＭ３６に保持されていたコンフィグレーションデータ（回路情報等）が消失した場合でも、ボード２０の電源が再度オンした際に、回路を再構成できる。
【００１９】
管理部５０は、記憶部３７、コンフィグレーションデバイス４０および表示部６０にアクセス可能に接続されている。例えば、管理部５０は、サム値算出部５５および読み取り部５６を有している。サム値算出部５５は、コンフィグレーションデバイス４０に書き込まれたコンフィグレーションデータのサム値ＳＵＭを算出する。例えば、サム値算出部５５は、ＦＰＧＡ３０のコンフィグレーションが完了した際に、コンフィグレーションデータのサム値ＳＵＭを算出する。そして、読み取り部５６は、ＦＰＧＡ３０のコンフィグレーションが完了した際に、記憶部３７から管理情報ＶＥＲを読み出す。
【００２０】
ここで、ＦＰＧＡ３０のコンフィグレーションの完了は、例えば、ＦＰＧＡ３０（より詳細には、コンフィグレーションＲＡＭ３６）へのコンフィグレーションデータの書き込みが完了することである。なお、ＦＰＧＡ３０のコンフィグレーションの完了は、例えば、ＦＰＧＡ３０により生成されるコンフィグレーション完了信号を確認することにより、判定される。
【００２１】
表示部６０は、ＬＥＤ（Light Emitting Diode）等で構成された表示装置であり、管理部５０（サム値算出部５５および読み取り部５６）から受けたサム値ＳＵＭおよび管理情報ＶＥＲの両方を表示する。
【００２２】
図２は、図１に示した表示部６０に表示される情報の一例を示している。図中の”ＸＸＸＸＸＸ”は、上述した図１に示した読み取り部５６により記憶部３７から読み出された管理情報ＶＥＲを示し、図中の”ＹＹＹＹＹＹ”は、サム値算出部５５により算出されたサム値ＳＵＭを示している。例えば、表示部６０は、コンフィグレーションデータの管理情報ＶＥＲおよびサム値ＳＵＭを有するリビジョン情報ＲＥＶを表示する。これにより、この実施形態では、表示部６０に表示されるリビジョン情報ＲＥＶに基づいて、コンフィグレーションデバイス４０に格納されたコンフィグレーションデータのリビジョンを管理できる。
【００２３】
例えば、ユーザは、ＦＰＧＡ３０の回路情報（ＲＴＬ（Register Transfer Level）、配置配線情報等）を更新する際、ＲＴＬソース上で記憶部３７へ書き込む管理情報ＶＥＲの値（コンフィグレーションデータの版）を回路情報の更新に合わせて更新し、コンフィグレーションデータを作成する。そして、ユーザは、回路情報および管理情報ＶＥＲが更新されたコンフィグレーションデータを用いて、ＦＰＧＡ３０を再コンフィグレーションする。この場合、例えば、ＦＰＧＡ３０の再コンフィグレーションが完了した際に、サム値算出部５５は、更新されたコンフィグレーションデータのサム値ＳＵＭを算出し、読み取り部５６は、更新されたコンフィグレーションデータの管理情報ＶＥＲを記憶部３７から読み出す。したがって、表示部６０に表示されるリビジョン情報ＲＥＶは、更新されたコンフィグレーションデータの管理情報ＶＥＲおよびサム値ＳＵＭに更新される。
【００２４】
なお、例えば、回路情報が更新された際に管理情報ＶＥＲの更新がされなかった場合でも、ＦＰＧＡ３０の再コンフィグレーションが完了した際に、サム値算出部５５がコンフィグレーションデータのサム値ＳＵＭを算出するため、サム値ＳＵＭは更新される。これにより、表示部６０に表示されるリビジョン情報ＲＥＶ（管理情報ＶＥＲおよびサム値ＳＵＭ）は、更新される。すなわち、この実施形態では、ユーザは、コンフィグレーションデータの正しいリビジョン情報ＲＥＶをボード２０上の表示部６０で簡易に確認できる。
【００２５】
以上、この実施形態では、コンフィグレーションデータのサム値ＳＵＭおよびコンフィグレーションデータの版を示す管理情報ＶＥＲを有するリビジョン情報ＲＥＶを表示する表示部６０がボード２０上に設けられている。これにより、この実施形態では、ＦＰＧＡ３０が実装されるボード２０上でコンフィグレーションデータの正しいリビジョン情報ＲＥＶを簡易に確認可能なリビジョン管理システム１０を提供できる。
【００２６】
図３は、別の実施形態におけるリビジョン管理システム１０を示している。この実施形態のリビジョン管理システム１０は、上述した図１に示したＦＰＧＡ３０の代わりにＦＰＧＡ３１が設けられ、ＦＰＧＡ３０の外部に設けられていた管理部５０がＦＰＧＡ３１内に設けられて構成されている。その他の構成は、上述した実施形態（図１−図２）と同じである。上述した実施形態（図１、図２）で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。なお、図３では、図１に示したサム値算出部５５および読み取り部５６の記載を省略している。図中の破線で囲んだ領域は、パーティションにより物理的に区切られていることを示している。
【００２７】
リビジョン管理システム１０は、ボード２２に、ＦＰＧＡ３１、コンフィグレーションデバイス４０および表示部６０が実装されて構成されている。なお、ＦＰＧＡ３１内には、管理部５０が設けられている。この実施形態では、ＦＰＧＡ３１内に管理部５０が構成されるため、ボード２２に実装される部品数を削減できる。
【００２８】
ＦＰＧＡ３１内に設けられた管理部５０は、パーティションによりロジックモジュール３５と物理的に区切られ、ロジックモジュール３５の構成の変更の影響を受けない。例えば、管理部５０は、コンフィグレーションデータの内容に拘わらず、ＦＰＧＡ３１内に構成されている回路である。例えば、コンフィグレーションデータは、ロジックモジュール３５に回路を構成するための回路情報と、コンフィグレーションデータの版を示す管理情報ＶＥＲとを含んで構成される。
【００２９】
なお、管理部５０は、管理部５０を構成するための管理部構成情報が含まれたコンフィグレーションデータを用いてＦＰＧＡ３１をコンフィグレーションすることにより、ＦＰＧＡ３１内に設けられてもよい。このコンフィグレーションでは、管理部５０は、パーティションによりロジックモジュール３５と物理的に区切られた領域に常に配置されてもよいし、ロジックモジュール３５の領域に配置されてもよい。この場合、例えば、コンフィグレーションデータは、ロジックモジュール３５に回路を構成するための回路情報と、管理情報ＶＥＲと、管理部構成情報とを含んで構成される。
【００３０】
以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、この実施形態では、ＦＰＧＡ３１内に管理部５０が構成されるため、ボード２２に実装される部品数を削減できる。
【００３１】
図４は、別の実施形態におけるリビジョン管理システム１０を示している。この実施形態のリビジョン管理システム１０は、上述した図１に示した管理部５０および表示部６０の代わりに管理部５１および表示部６２がそれぞれ設けられ、メモリ部７０が追加されて構成されている。その他の構成は、上述した実施形態（図１−図２）と同じである。上述した実施形態（図１、図２）で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。なお、図中の破線で囲んだ領域は、パーティションにより物理的に区切られていることを示している。
【００３２】
リビジョン管理システム１０は、ボード２４に、ＦＰＧＡ３０、コンフィグレーションデバイス４０、管理部５１および表示部６２が実装されて構成されている。管理部５１は、記憶部３７、コンフィグレーションデバイス４０、表示部６２およびメモリ部７０にアクセス可能に接続されている。例えば、管理部５１は、サム値算出部５５、読み取り部５６および比較部５７を有している。すなわち、この実施形態の管理部５１は、上述した図１に示した管理部５０に比較部５７が追加されて構成されている。その他の管理部５１の構成は、管理部５０と同じである。
【００３３】
比較部５７は、サム値算出部５５により算出されたサム値ＳＵＭと、メモリ部７０に保持されている基準値ＲＥＦとを比較し、比較結果を示す制御信号ＣＩＮＦを表示部６２に出力する。例えば、制御信号ＣＩＮＦは、サム値ＳＵＭと基準値ＲＥＦとが異なるときに、高論理レベルに設定され、サム値ＳＵＭと基準値ＲＥＦとが同じときに、低論理レベルに設定される。これにより、比較部５７は、サム値ＳＵＭと基準値ＲＥＦとの比較結果に応じて、表示部６２の表示状態を変化させることができる。なお、比較部５７は、サム値ＳＵＭと基準値ＲＥＦとが異なるときのみ、制御信号ＣＩＮＦを表示部６２に出力してもよい。
【００３４】
さらに、比較部５７は、次回のＦＰＧＡ３０のコンフィグレーション時の基準値ＲＥＦとして、今回算出されたサム値ＳＵＭを憶部７０に格納する。すなわち、比較部５７により読み出される基準値ＲＥＦは、前回のＦＰＧＡ３０のコンフィグレーションの際に用いられたコンフィグレーションデータのサム値である。これにより、この実施形態では、今回のコンフィグレーションに用いられたコンフィグレーションデータが前回のコンフィグレーションに用いられたコンフィグレーションデータと同じか否かを容易に確認できる。
【００３５】
表示部６２は、ＬＥＤ等で構成された表示装置であり、管理部５１（サム値算出部５５および読み取り部５６）から受けたサム値ＳＵＭおよび管理情報ＶＥＲの両方を表示する。例えば、上述した図２に示したように、表示部６２は、コンフィグレーションデータの管理情報ＶＥＲおよびサム値ＳＵＭを有するリビジョン情報ＲＥＶを表示する。さらに、表示部６２は、制御信号ＣＩＮＦを受け、サム値ＳＵＭおよび基準値ＲＥＦが互いに同じときと、サム値ＳＵＭおよび基準値ＲＥＦが互いに異なるときとで、表示状態を変化させる。
【００３６】
例えば、表示部６２は、制御信号ＣＩＮＦが低論理レベルのとき、リビジョン情報ＲＥＶを青色で表示し、制御信号ＣＩＮＦが高論理レベルのとき、リビジョン情報ＲＥＶを赤色で表示する。あるいは、表示部６２は、制御信号ＣＩＮＦが高論理レベルのとき、リビジョン情報ＲＥＶの表示を点滅させる。なお、表示部６２は、サム値ＳＵＭおよび基準値ＲＥＦが互いに異なるときに点灯（あるいは、点滅）する専用のＬＥＤを有してもよい。
【００３７】
メモリ部７０は、例えば、ＲＯＭやフラッシュメモリ等の不揮発性メモリで構成され、基準値ＲＥＦを格納する。なお、メモリ部７０は、例えば、ＳＲＡＭ（Static RAM）等の揮発性メモリで構成されてもよい。この場合、ボード２４は、ボード２４の電源がオフされたときでも、電池等によりメモリ部７０に電源が供給されるように構成される。これにより、メモリ部７０は、ボード２４の電源がオフした場合でも、基準値ＲＥＦを保持できる。また、例えば、メモリ部７０は、表示部６２内に設けられてもよい。
【００３８】
以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、この実施形態では、管理部５１は、サム値ＳＵＭと基準値ＲＥＦとを比較し、サム値ＳＵＭと基準値ＲＥＦとが異なる場合、サム値ＳＵＭと基準値ＲＥＦとが異なることを示す表示を表示部６２に表示させる。この結果、この実施形態では、今回のコンフィグレーションに用いられたコンフィグレーションデータが前回のコンフィグレーションに用いられたコンフィグレーションデータから変更されているか否かを容易に確認できる。
【００３９】
図５は、別の実施形態におけるリビジョン管理システム１０を示している。この実施形態のリビジョン管理システム１０は、上述した図４に示したＦＰＧＡ３０の代わりにＦＰＧＡ３２が設けられ、ＦＰＧＡ３０の外部に設けられていた管理部５１がＦＰＧＡ３２内に設けられて構成されている。その他の構成は、上述した図４に示した実施形態と同じである。上述した図４に示した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。なお、図５では、図４に示したサム値算出部５５、読み取り部５６および比較部５７の記載を省略している。図中の破線で囲んだ領域は、パーティションにより物理的に区切られていることを示している。
【００４０】
リビジョン管理システム１０は、ボード２６に、ＦＰＧＡ３２、コンフィグレーションデバイス４０、表示部６２およびメモリ部７０が実装されて構成されている。なお、ＦＰＧＡ３２内には、管理部５１が設けられている。この実施形態では、ＦＰＧＡ３２内に管理部５１が構成されるため、ボード２６に実装される部品数を削減できる。
【００４１】
ＦＰＧＡ３２内に設けられた管理部５１は、パーティションによりロジックモジュール３５と物理的に区切られ、ロジックモジュール３５の構成の変更の影響を受けない。例えば、管理部５１は、コンフィグレーションデータの内容に拘わらず、ＦＰＧＡ３２内に構成されている回路である。例えば、コンフィグレーションデータは、ロジックモジュール３５に回路を構成するための回路情報と、コンフィグレーションデータの版を示す管理情報ＶＥＲとを含んで構成される。
【００４２】
なお、管理部５１は、管理部５１を構成するための管理部構成情報が含まれたコンフィグレーションデータを用いてＦＰＧＡ３２をコンフィグレーションすることにより、ＦＰＧＡ３２内に設けられてもよい。このコンフィグレーションでは、管理部５１は、パーティションによりロジックモジュール３５と物理的に区切られた領域に常に配置されてもよいし、ロジックモジュール３５の領域に配置されてもよい。この場合、例えば、コンフィグレーションデータは、ロジックモジュール３５に回路を構成するための回路情報と、管理情報ＶＥＲと、管理部構成情報とを含んで構成される。
【００４３】
以上、この実施形態においても、上述した図４に示した実施形態と同様の効果を得ることができる。さらに、この実施形態では、ＦＰＧＡ３２内に管理部５１が構成されるため、ボード２２に実装される部品数を削減できる。
【００４４】
なお、上述した図４、図５に示した実施形態では、比較部５７がサム値ＳＵＭと基準値ＲＥＦとを比較する例について述べた。本発明は、かかる実施形態に限定されるものではない。例えば、比較部５７は、サム値ＳＵＭと基準値ＲＥＦとを比較せずに、メモリ部７０から読み出した基準値ＲＥＦを制御信号ＣＩＮＦとして、表示部６２に出力してもよい。この場合、例えば、表示部６２は、上述した図２に示したリビジョン情報ＲＥＶのサム値ＳＵＭの下に、基準値ＲＥＦ（前回のコンフィグレーションデータのサム値ＳＵＭ）を表示する。この場合にも、上述した図４、図５に示した実施形態と同様の効果を得ることができる。
【００４５】
上述した図４、図５に示した実施形態では、前回のコンフィグレーションデータのサム値ＳＵＭである基準値ＲＥＦがメモリ部５７に格納される例について述べた。本発明は、かかる実施形態に限定されるものではない。例えば、メモリ部５７は、前回のコンフィグレーションデータのサム値ＳＵＭおよび管理情報ＶＥＲを格納してもよい。この場合、例えば、読み取り部５６は、比較部５７により算出されたサム値ＳＵＭが基準値ＲＥＦとしてメモリ部７０に格納される際、記憶部３７から読み出した管理情報ＶＥＲを、メモリ部７０に格納する。なお、例えば、比較部５７は、サム値ＳＵＭと基準値ＲＥＦとを比較せずに、メモリ部７０から読み出した基準値ＲＥＦ（前回のコンフィグレーションデータのサム値ＳＵＭ）および管理情報ＶＥＲ（前回のコンフィグレーションデータの管理情報ＶＥＲ）を制御信号ＣＩＮＦとして、表示部６２に出力する。そして、例えば、表示部６２は、上述した図２に示したリビジョン情報ＲＥＶの下に、制御信号ＣＩＮＦが示す管理情報ＶＥＲ（前回のコンフィグレーションデータの管理情報ＶＥＲ）および基準値ＲＥＦ（前回のコンフィグレーションデータのサム値ＳＵＭ）を表示する。この場合にも、上述した図４、図５に示した実施形態と同様の効果を得ることができる。
【００４６】
以上、本発明について詳細に説明してきたが、上記の実施形態およびその変形例は発明の一例に過ぎず、本発明はこれに限定されるものではない。本発明を逸脱しない範囲で変形可能であることは明らかである。
【産業上の利用可能性】
【００４７】
本発明は、ＦＰＧＡのコンフィグレーションデータのリビジョン管理システムに利用できる。
【符号の説明】
【００４８】
１０‥リビジョン管理システム；２０、２２、２４、２６‥ボード；３０、３１‥ＦＰＧＡ；３５‥ロジックモジュール；３６‥コンフィグレーションＲＡＭ；３７‥記憶部；４０‥コンフィグレーションデバイス；５０、５１‥管理部；５５‥サム値算出部；５６‥読み取り部；５７‥比較部；７０‥メモリ部
【先行技術文献】
【特許文献】
【００４９】
【特許文献１】特開２００２−１６９７０１号公報
【図１】
2010170240.tif 000003
【図２】
2010170240.tif 000004
【図３】
2010170240.tif 000005
【図４】
2010170240.tif 000006
【図５】
2010170240.tif 000007