(57)【要約】【課題】映像の局部的な領域の明るさに符合する最適の輝度を提供することができる液晶表示装置を提供する。【解決手段】本発明の液晶表示装置は、多数の画素がマトリックス形態に配列された液晶パネルと、液晶パネルに表示する一フレームの映像から分割された少なくとも一つ以上の分割領域に相異した輝度の光を発光させるための少なくとも一つ以上のPWM信号を生成するバックライト制御部と、少なくとも一つ以上の分割領域に対応するように区画された少なくとも一つ以上のブロックを含むバックライトユニットと、少なくとも一つ以上のPWM信号に相応する少なくとも一つ以上の駆動信号をバックライトユニットの少なくとも一つ以上のブロックに供給するバックライトドライバとを含む。【選択図】図２
2010066743.tif 000002
【特許請求の範囲】
【請求項１】
多数の画素がマトリックス形態に配列された液晶パネルと、
前記液晶パネルに表示する一フレームの映像から分割された少なくとも一つ以上の分割領域に互いに相異する輝度の光を発光させるための少なくとも一つ以上のPWM信号を生成するバックライト制御部と、
前記分割領域に対応するように区画された少なくとも一つ以上のブロックを含むバックライトユニットと、
前記PWM信号などに相応する少なくとも一つ以上の駆動信号を前記バックライトユニットの前記ブロックに供給するバックライトドライバと
を含むことを特徴とする液晶表示装置。
【請求項２】
前記バックライト制御部は、
前記一フレームの映像を前記バックライトユニットに区画されたブロックの個数に対応する分割領域に分割して前記各分割領域の平均輝度値によるディミングアドレスを生成する映像分析部、
前記映像分析部で生成されたディミングアドレスに対応するディミング信号を生成して前記ディミング信号に相応するPWM信号を生成するディミング制御部、
及び、前記少なくとも一つ以上の分割領域の各々に対してディミングアドレスとこれに対応するディミング信号に構成された少なくとも一つ以上のディミングカーブを貯蔵する少なくとも一つ以上の貯蔵部
を含むことを特徴とする請求項１記載の液晶表示装置。
【請求項３】
前記ディミングアドレスの個数は前記少なくとも一つ以上の分割領域に対して互いに相異することを特徴とする請求項２記載の液晶表示装置。
【請求項４】
前記分割領域に含まれた画素の総数が多ければ多いほど前記ディミングアドレスの個数は増加することを特徴とする請求項３記載の液晶表示装置。
【請求項５】
前記ディミング信号は０乃至２５５階調の中の一つを表す輝度信号であることを特徴とする請求項２記載の液晶表示装置。
【請求項６】
前記ディミングカーブの個数は前記分割領域の個数に応じて設定されることを特徴とする請求項２記載の液晶表示装置。
【請求項７】
前記分割領域は前記液晶パネルの横方向に互いに相異した画素数を有することにより分割された少なくとも二つ以上の領域を含むことを特徴とする請求項１記載の液晶表示装置。
【請求項８】
前記分割領域は前記液晶パネルの縦方向に互いに相異した画素数を有することにより分割された少なくとも二つ以上の領域を含むことを特徴とする請求項１記載の液晶表示装置。
【請求項９】
前記分割領域は前記液晶パネルの横方向と縦方向に互いに相異した画素数を有することにより分割された少なくとも四つ以上の領域を含むことを特徴とする請求項１記載の液晶表示装置。
【請求項１０】
前記各ブロックは多数の発光ダイオードとを含むことを特徴とする請求項１記載の液晶表示装置。
【請求項１１】
前記各ブロックは導光板と導光板の側面に配置された多数の発光ダイオードとを含むことを特徴とする請求項１記載の液晶表示装置。
【請求項１２】
前記分割領域の個数は前記バックライトユニットに区画されたブロックの個数により決定されることを特徴とする請求項１記載の液晶表示装置。
【請求項１３】
多数の画素がマトリックス形態に配列された液晶パネルと少なくとも一つ以上のブロックを含むバックライトユニットを含む液晶表示装置において、
前記液晶パネルに表示する一フレームの映像を前記ブロックに対応する少なくとも一つ以上の分割領域に分割する段階、
前記各分割領域の平均輝度値によるディミングアドレスを生成する段階、
前記分割領域別に設定されたディミングカーブを基に前記各分割領域に対して生成されたディミングアドレスに対応するディミング信号を生成する段階、
及び、前記各分割領域に対して生成されたディミング信号に相応するPWM信号を生成して前記バックライトユニットのブロックに供給する段階、
を含むことを特徴とする液晶表示装置の駆動方法。
【請求項１４】
前記分割領域は前記バックライトユニットに区画されたブロックに対応するように分割されることを特徴とする請求項１３記載の液晶表示装置の駆動方法。
【請求項１５】
前記各ディミングカーブはディミングアドレスを入力値としてディミング信号を出力値として構成されることを特徴とする請求項１３記載の液晶表示装置の駆動方法。
【請求項１６】
前記各分割領域に対応する前記バックライトのブロックから互いに相異した輝度の光が発光されることを特徴とする請求項１３記載の液晶表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置に関することで、特に映像の局部的な領域等の明るさによりバックライト装置の輝度を調節することができる液晶表示装置及びその駆動方法に関する。
【背景技術】
【０００２】
情報化社会の発達により、情報を表示することができる表示装置が活発に開発されている。表示装置は液晶表示装置（ＬＣＤ；liquid  crystal  display  device）、有機電界発光（ＯＥＬＤ；organic  electro-luminescence  display  device）、プラズマ表示装置（ＰＤ；plasma  display  panel）及び電界放出表示装置（ＦＥＤ；field  emission  display  device）とを含む。この中で、液晶表示装置は軽薄短小、低消費電力及びフルカラー動映像の具現のような長所があり、モバイルフォン、ナビゲーションシステム、モニター、テレビジョンに広く適用されている。
【０００３】
図１は一般的な液晶表示装置を概略的に示したブロック図である。図１を参照すると、液晶表示装置はタイミングコントローラ１、ゲートドライバ２、データドライバ３、液晶パネル４、バックライト制御部５、バックライトドライバ６及びバックライトユニット７とを含む。
【０００４】
液晶パネル４は二基板の間に液晶が介在されて液晶の屈折率により映像を表示する。タイミングコントローラ１は外部から制御信号、即ち垂直同期信号、水平同期信号及びデータイネーブル信号等及びデータ信号を供給受け、垂直同期信号、水平同期信号及びデータイネーブル信号を利用してゲートドライバ２を駆動するための第１制御信号とデータドライバ３を駆動するための第２制御信号を生成する。更に、タイミングコントローラ１はバックライトユニット７を駆動するためのバックライト制御信号を生成する。
【０００５】
ゲートドライバ２は第１制御信号に応答してスキャン信号を液晶パネル４に供給する。データドライバ３は第２制御信号によりデータ信号をアナログデータ電圧に変換して液晶パネル４に供給する。
【０００６】
また、バックライト制御部５はバックライト制御信号によるバックライト駆動信号をバックライトドライバ６に供給する。バックライトドライバ６はバックライト駆動信号による駆動電圧をバックライトユニット７に供給する。バックライトユニット７は駆動電圧による光を生成して液晶パネル４に供給する。従って、液晶パネル４はアナログデータ電圧により液晶の屈折率を可変させ、その液晶の屈折率によりバックライトユニット７から液晶パネルを透過する光の透過量が可変されるようにすることで、映像を表示する。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
液晶パネルに表示された映像には更に明るく表示されるべき領域と、更に暗く表示されるべき領域が共存するようになる。しかしながら、一般的な液晶表示装置は同一の輝度を有する光が液晶パネル全体に照射されるため、更に明るく表示されるべき領域と更に暗く表示されるべき領域が強調されなくなり、コンラスト比が低下され、視認性が落ちてくる問題がある。
【０００８】
従って、本発明は映像の局部的な領域の明るさに符合する最適の輝度を提供することができる液晶表示装置及びその駆動方法を提供することにその目的がある。
【課題を解決するための手段】
【０００９】
本発明の液晶表示装置は多数の画素がマトリックス形態に配列された液晶パネルと、前記液晶パネルに表示する一フレームの映像から分割された少なくとも一つ以上の分割領域に互いに相異した輝度の光等を発光させるための少なくとも一つ以上のPWM信号を生成するバックライト制御部と、前記分割領域等に対応するように区画された少なくとも一つ以上のブロックを含むバックライトユニットと、及び前記PWM信号等に相応する少なくとも一つ以上の駆動信号を前記バックライトユニットの前記ブロック等に供給するバックライトドライバとを含む。
【００１０】
本発明の液晶表示装置の駆動方法は、多数の画素がマトリックス形態に配列された液晶パネルと少なくとも一つ以上のブロックを含むバックライトユニットを含む液晶表示装置の駆動方法であって、前記液晶パネルに表示する一フレームの映像を前記ブロック等に対応する少なくとも一つ以上の分割領域に分割する段階と、前記各分割領域の平均輝度値によるディミングアドレスを生成する段階と、前記分割領域別に設定されたディミングカーブを基に前記各分割領域に対し生成されたディミングアドレスに対応するディミング信号を生成する段階と、及び前記各分割領域に対し生成されたディミング信号に相応するPWM信号を生成し前記バックライトユニットのブロック等に供給する段階とを含む。
【発明の効果】
【００１１】
本発明は一フレームから分割された分割領域等に互いに相異した輝度の光を提供し、各分割領域の明るさに符合する最適の輝度を提供することができる。本発明は互いに相異した画素等を有する各分割領域等に適合した別途のディミングカーブ等を貯蔵して、各分割領域に当たるディミングカーブを利用することで、輝度不一致か輝度無現象を防止することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施例等は液晶表示装置を概略的に示したブロック図の図面等を参照して詳細に説明する。次に説明する実施例等は当業者に本発明の思想が充分に伝達されることができるようにするため、例として提供されることである。従って、本発明は説明される実施例等に限定されることなく、異なる形態に具体化されることもできる。そして、図面等において、装置の大きさ及び厚さ等は便宜のために誇張されて表現されることもある。明細書及び図面の全体にかけて同一の符号番号等は同一の構成要素等を表すものとする。
【実施例１】
【００１３】
図２は本発明の第１実施例による液晶表示装置を概略的に示したブロック図であり、図３は図２の映像分析部を詳細に示したブロック図である。図２を参照すると、液晶表示装置１０はタイミングコントローラ１２、ゲートドライバ１４、データドライバ１６、液晶パネル１８、バックライト制御部２０、バックライトドライバ３０及びバックライトユニット３２とを含む。
【００１４】
液晶パネル１８は下部基板と上部基板そして、これらの基板等の間に介在された液晶とを含む。下部基板は多数のゲートラインと多数のデータラインが交差して配置される。ゲートラインとデータラインの交差領域には薄膜トランジスタが配置される。薄膜トランジスタは画素電極に連結される。ゲートラインとデータラインの交差により単位画素が定義される。単位画素には薄膜トランジスタと画素電極が配置されることができる。従って、液晶パネル１８は多数の画素がマトリックス形態に配列されることができる。液晶パネル１８の多数の画素には赤色、緑色及び青色データが提供されて一フレームの映像が表示されることができる。上部基板には各画素に対応された赤色、緑色及び青色カラーフィルタが配置されて、各カラーフィルタの間にブラックマトリックスが配置されて、カラーフィルタ等とブラックマトリックス上に共通電極が配置される。このように、液晶パネル１８がTNモード（twisted nematic mode）である場合、共通電極が上部基板に配置されることができる。これと異なり、共通電極は液晶パネル１８がIPSモード（in plane switching mode）である場合、下部基板に配置されることができる。
【００１５】
タイミングコントローラ１２は外部、例えば、ビデオカードからフレーム単位に映像の供給を受ける。また、タイミングコントローラ１２はビデオカードから映像の表示を制御するための垂直同期信号、水平同期信号及びデータイネーブル信号等の供給を受ける。タイミングコントローラ１２は垂直同期信号、水平同期信号及びデータイネーブル信号を利用し、ゲートドライバ１４を駆動するための第１制御信号とデータドライバ１６を駆動するための第２制御信号を生成する。第１制御信号はGSP(gate start pulse), GSC(gate shift clock), GOE(gate output enable)であることができる。第２制御信号はSSP(source start pulse), SSC(source shift clock), SOE(source output enable)であることができる。
【００１６】
ゲートドライバ１４は第１制御信号に応答し、スキャン信号を液晶パネル１８の各ゲートラインに供給する。これにより、該当のゲートライン上の各画素の薄膜トランジスタがターンオンとなる。
【００１７】
データドライバ１６は第２制御信号により映像をそれに相応するアナログデータ電圧へ変換し、変換されたアナログデータ電圧を該当のゲートライン上の各画素に供給する。各画素に供給されたアナログデータ電圧と共通電極に印加された共通電圧により液晶の屈折率が可変されることができる。
【００１８】
また、タイミングコントローラ１２はフレーム単位の映像、垂直同期信号、水平同期信号及びデータイネーブル信号をバックライト制御部２０に供給する。バックライト制御部２０は映像分析部２２、ディミング制御部２４及び貯蔵部２６とを含む。
【００１９】
映像分析部２２は図３に示したところのように、映像分割部３４と平均計算部３６とを含むことができる。映像分割部３４は垂直同期信号、水平同期信号及びデータイネーブル信号を利用して一フレームの映像を多数の領域に分割する。ここで、分割された領域等はバックライトユニット３２の多数のブロックに対応されることができる。従って、分割される領域等はバックライトユニット３２に設計された多数のブロックの数により決定されることができる。
【００２０】
バックライトユニット３２には図４に示したところのように、横個数×縦個数（m×n）のブロックが区画されている。このような場合、同じく一フレームから分割された分割領域等もまた、横個数×縦個数（m×n）のブロックと同一の個数を有することができる。
【００２１】
例えば、一フレームが1920×1080の画素に構成され、縦方向に９個の領域に分割され、横方向に１０個の領域に分割されると仮定する。また、横方向の画素個数、即ち1980個の画素は２ポートで液晶パネルに提供されると仮定する。このような場合、縦方向の一つの領域には1080/9=120個の画素が含まれ、横方向の一つの領域には(1920/2)/10= 96個の画素が含まれる。従って、これらを組合わせると、一つの領域には96×120=11520個の画素が含まれることができる。結局、90個の領域の各々に96×120=11520個の画素が含まれることができる。
【００２２】
本発明の第１実施例では各領域に同一の画素の数を有することに限定し説明する。バックライトユニット３２に含まれた多数のブロックは図５及び図６に示されたところのように構成されることができる。
【００２３】
図５に示したところのように、バックライトユニット３２は多数のブロックを含み、各ブロックは多数の発光ダイオード２７を含む。この際、各ブロックの発光ダイオード等２７には同一の駆動電圧が供給され同一の輝度の光等が発光する。各ブロックの間には互いに相異した駆動電圧が供給されて互いに相異した輝度の光等が発光される。従って、各ブロックに最適化された輝度の光等が発光されることができる。各ブロックに含まれた発光ダイオード等２７は図示しないパッケージに実装されることができる。即ち、各ブロック毎にパッケージが具備され、各ブロックのパッケージに各ブロックのための多数の発光ダイオード２７が実装されることができる。
【００２４】
これとは異なり、図６に示したところのように、バックライトユニット３２は多数のブロックを含め、各ブロックには光を前方に提供する導光板２８と、導光板２８の一端側に導光板２８に平行に配置されたパッケージ（未図示）上に実装された多数の発光ダイオード２９とを含む。ここで、発光ダイオード等２９は側面発光のタイプであることができる。即ち、発光ダイオード等２９は側面方向に光を提供することができる。従って、パッケージ上に配置された発光ダイオード等２９から発光された光が導光板２８に入射され、導光板２８により前方に提供されることができる。
【００２５】
尚、映像分割部３４は一フレームの映像をバックライトユニット３２に区画された多数のブロックに一対一に対応するように多数の領域に分割する。このような領域等の分割には垂直同期信号、水平同期信号及びデータイネーブル信号が利用されることができる。各分割領域には前述したように11520個の画素が含まれることができる。
【００２６】
平均計算部３６は各分割領域に含まれた画素等の平均輝度値を計算する。各画素の輝度値はデジタル信号にされる。従って、各分割領域の平均輝度値は相当に多くのビット数にされるため、計算の便宜のために下位所定のビット数以下を除去する。
【００２７】
本発明では下位所定のビット数は下位13ビットに限定し説明する。例えば、一つの分割領域に含まれた画素数が96×120である場合、255gray×96×120=2937600であり、これを二進数で表すと01 0111 0010 0111 0100 0000(22ビット)である。この二進数で下位13ビットを除去すると、010111001=185となる。この際、185は各分割の領域の平均の輝度値が０乃至185個の段階を有することを意味する。ここで、０乃至185個の段階を'ディミングアドレス'と命名する。従って、平均計算部３６は各分割領域の平均輝度値を計算して、平均輝度値で下位所定のビットを除去しディミングアドレスを出力する。
【００２８】
貯蔵部２６はディミングアドレスの入力値とディミング信号の出力値を有するディミング曲線がテーブルに貯蔵されている。例えば、０乃至185段階の各ディミングアドレスに対応する185個のディミング信号がテーブルに貯蔵されることができる。ディミング信号は各分割領域の平均輝度値に最適の階調値を有する輝度信号である。ディミング信号はデジタル信号にされる。
【００２９】
ディミング制御部２４は映像分析部２２から供給されたディミングアドレスに対応するディミング信号を貯蔵部２６で読み込んできて、このディミング信号に相応するデューティー比を有するPWM信号を生成してバックライトドライバ３０に供給する。
【００３０】
バックライトドライバ３０はディミング制御部２４から供給されたPWM信号に相応する駆動信号を生成してバックライトユニット３２の該当のブロックに供給する。駆動信号は駆動電圧か駆動電流であることができる。
【００３１】
バックライトユニット３２の該当のブロックに含まれた発光ダイオード等２７または２９はバックライトドライバ３０から提供された駆動信号に相応する輝度を有する光等を発光する。
【００３２】
このように、平均計算部３６で各分割領域のディミングアドレスが出力され、ディミング制御部２４で各ディミングアドレスに相応するディミング信号によるPWM信号が出力され、バックライトドライバ３０で各PWM信号に相応する駆動信号が出力され、バックライトユニット３２の各ブロックで各駆動信号に相応する輝度を有する光等が発光される。これに応じて、本発明の第１実施例はバックライトユニット３２の各ブロックが互いに相異した輝度を有する光を発光させてくれることができるので、液晶パネル１８の局部的な領域等に最適の輝度を表示してくれて、もっと明るく表示する領域は更に明るく表示してくれ、もっと暗く表示する領域は更に暗く表示してくれることで、コントラスト比を向上させ視認性を増加させることができる。
【００３３】
以上の本発明の第１実施例は一フレームから分割された分割領域等が同一の画素等を有するとの仮定の下で説明した。しかしながら、液晶パネルのサイズを顧慮する際、一フレームから分割された分割領域等がすべて同一の画素等を有することができない場合がしばしばある。特に、分割領域の個数を顧慮する際、同一ではない分割領域等が発生する可能性が極めて高い。
【００３４】
例えば、一フレームが1920×1080の画素から構成されて、縦方向へ9個の領域に分割されて、また縦方向へ9個の領域に分割されると仮定する。即ち、一フレームから総81個の領域（9×9）が分割されると仮定する。また、横方向の画素個数、即ち19２0個の画素は２ポットで液晶パネルに提供されると仮定する。このような場合、縦方向の一つの領域には1080/9=120個の画素が含まれて、横方向の一つの領域には(1920/2)/9=106.666個の画素が含まれる。言い換えると、横方向へは９個の領域の各々に同一の画素等が含まれなくなる。結局、横方向へは107個の画素を有する6個の領域と106個の画素を有する３個の領域に分割されることができる。
【００３５】
このように分割された81（9×9）個の領域を図７に示した。一フレームは107×120の画素数を有する第１領域等（A）と106×120の画素数を有する第２領域等（B）に分割されることができる。従って、第１領域等（A）の各々には12840個の画素が含まれ、第２領域等（B）の各々には12720個の画素等が含まれることができる。このような場合、第１領域等（A）の各々の平均輝度値を算出して、下位13ビットを捨てるようになると、０乃至399段階のディミングアドレスが発生し、第２領域等（B）の各々の輝度値を算出して、下位13ビットを捨てるようになると、０乃至395段階のディミングアドレスが発生されることができる。
【００３６】
第１領域等（A）のディミング処理のための第１ディミングカーブと第２領域等（B）のディミング処理のための第２ディミングカーブは図８Ａ及び図８Ｂに示した。図８Ａに示したところのように、第１領域等（A）のための第１ディミングカーブは０乃至399段階のディミングアドレスに対応する０乃至255階調のディミング信号から構成されることができる。図８Ｂに示したところのように、第２領域等（B）のための第２ディミングカーブは０乃至395段階のディミングアドレスに対応する０乃至255階調のディミング信号から構成されることができる。図８Ａ及び図８Ｂから分かるように、第２領域等（B）のための第２ディミングカーブには396乃至399段階のディミングアドレスが定義されていない。
【００３７】
これに応じて、第１ディミングカーブと第２ディミングカーブに各段階に対応する階調値もまた、互いに相異に設定されている。従って、互いに同一ではない第１及び第２領域等（A,B）に関係なく、第１及び第２領域等（A,B）のすべてに第１ディミングカーブを適用する場合、第１領域等（A）については最適のディミング信号が探せられるが、第２領域等については第１ディミングカーブが第２ディミングカーブと互いに相異した階調値を有する関係で不適切な階調値がディミング信号として探されるようになり、結局輝度不一致（luminance mismatching）現象が発生する問題がある。
【００３８】
これと異なり、第１及び第２領域等（A,B）のすべてに第２ディミングカーブを適用する場合、第２領域等（A）については最適のディミング信号が探されるが、第１領域等については396乃至399段階に対応する階調値が定義されなくなるので、396乃至399段階に対するいかなるディミング信号も出力されなくなり、結局バックライトユニットが駆動されなくなる輝度無（luminance nullity）現象が発生される問題がある。
【実施例２】
【００３９】
以上の問題を解決するために本発明の第２実施例が提案された。図９は本発明の第２実施例による液晶表示装置を概略的に示したブロック図である。本発明の第２実施例で、タイミングコントローラ１２、ゲートドライバ１４、データドライバ１６、液晶パネル１８、バックライトドライバ３０及びバックライトユニット３２は本発明の第１実施例と同一の機能を有するので、同一の図面符号番号を付与し、詳細な説明は省略する。
【００４０】
未説明の図面の番号４０は液晶表示装置である。本発明の第２実施例では、一フレームから分割された互いに相異した画素数を有する第１領域等（A）と第２領域等（B）についてのディミング処理が提案される。例えば、一つのフレームが横方向へ107個の画素を有する6個の領域と106個の画素を有する３個の領域に分割されることに限定されているが、本発明はこれに限定されなく、縦方向へ互いに相異した画素数等を有する第１領域等と第２領域等についても同一に適用されることができる。
本発明の第２実施例では、説明の便宜のため一つのフレームが第１及び第２領域等（A,B）に分割されているが。領域等の個数が顧慮される際、第１及び第２領域等の以外に第３領域等が更に追加されることができる。
【００４１】
バックライト制御部５０は映像分析部５２、ディミング制御部５４及び第１及び第２貯蔵部５６，５８とを含む。尚、映像分析部５２は映像分割部と平均計算部とを含む（図示せず）。映像分割部と平均計算部は本発明の第１実施例で説明した映像分割部３４と平均計算部３６と同一の機能を有するので、これ以上の詳細な説明は省略する。
【００４２】
映像分析部５２は一フレームに含まれた画素を第１領域等（A）と第２領域等（B）に分割する。第１領域等（A）は107×120の画素数を有し、第２領域等（B）は106×120の画素数を有することができる。映像分析部５２は第１領域等（A）の各々の平均輝度値を算出し、算出された平均輝度値から下位の所定ビット、即ち例えば、13ビットを除去した第１ディミングアドレスを生成する。また、映像分析部５２は第２領域等（B）の各々の平均輝度値を算出して、算出された平均輝度値から下位の所定ビット、即ち例えば、13ビットを除去した第２ディミングアドレスを生成する。
【００４３】
また、第１貯蔵部５６には第１領域等（A）用の第１ディミング信号等を有する第１ディミングカーブがテーブル形態に貯蔵されている。第２貯蔵部５８には第２領域等（B）用の第２ディミング信号等とを有する第２ディミングカーブがテーブル形態に貯蔵されている。第１ディミングカーブは０乃至399段階の第１ディミングアドレスを入力値とし、これら第１ディミングアドレスに対応する０乃至255階調の第１ディミング信号を出力値と有するように構成されることができる。第２ディミングカーブは０乃至395段階の第２ディミングアドレスを入力値とし、これら第２ディミングアドレスに対応する０乃至255階調の第２ディミング信号を出力値と有するように構成されることができる。
【００４４】
ディミング制御部５４は映像分析部５２から供給された第１領域（A）の各々についての第１ディミングアドレスを基にこれに該当する第１ディミング信号を第１貯蔵部５６から読み込んできて、この第１ディミング信号に相応する第１PWM信号を生成する。また、ディミング制御部５４は映像分析部５２から供給された第２領域（B）の各々についての第２ディミンアドレスを基に、これに該当する第２ディミング信号を第２貯蔵部５８から読み込んできて、この第２ディミング信号に相応する第２PWM信号を生成する。
【００４５】
従って、バックライトドライバ３０はディミング制御部５４から供給された第１PWM信号等に相応する第１駆動信号等をバックライトユニット３２の第１ブロック等に供給し、ディミング制御部５４から供給された第２PWM信号等に相応する第２駆動信号等をバックライトユニット３２の第２ブロック等に供給する。第１ブロック等は映像分析部５２により分割された第１領域等（A）に対応されることができる。第２ブロック等は映像分析部５２により分割された第２領域等（B）に対応されることができる。
【００４６】
バックライトユニット３２の第１ブロック等は第１駆動信号等に相応する第１輝度を有する第１光等を発光し、第２ブロック等は第２駆動信号等に相応する第２輝度を有する第２光等を発光する。第１及び第２輝度は互いに相異することができる。また、バックライトユニット３２の第１ブロック等は互いに相異した輝度を有することができ、第２ブロック等もまた互いに相異した輝度を有することができる。
【００４７】
このように、本発明の第２実施例は、互いに相異した画素数を有する第１及び第２領域（A,B）に適合した別途の第１及び第２ディミングカーブを貯蔵し、第１領域等（A）のディミング処理は第１ディミングカーブを利用して第２領域等（B）のディミング処理は第２ディミングカーブを利用することで、輝度の不一致や輝度無の現象を防止することができる。
【００４８】
以上の本発明の第２実施例は、縦方向へは同一の画素数を有する領域等が分割されて横方向へは互いに相異した画素数を有する領域等が分割される場合、または横方向へは同一の画素数を有する領域等が分割されて縦方向へは互いに相異した画素数を有する領域等が分割される場合に限定されることができる。
【００４９】
上述した例とは異なり、横方向か縦方向のすべてで互いに相異した画素を有する領域等が分割されることができる。例えば、図１０に示したように、一つのフレームが互いに異なる画素数を有する4個の領域等、即ち第１乃至第４領域等（A, B, C, D）に分割されることができる。第１領域等（A）各々は107×154の画素数を含め、第２領域等（B）各々は106×154の画素数を含め、第３領域等（C）各々は107×155の画素数を含め、第４領域等（D）各々は106×155の画素数を含むことができる。
【実施例３】
【００５０】
図１１は本発明の第３実施例による液晶表示装置を概略的に示した図面である。本発明の第３実施例で、タイミングコントローラ１２、ゲートドライバ１４、データドライバ１６、液晶パネル１８、バックライトドライバ３０及びバックライトユニット３２は本発明の第１実施例と同一の機能を有するので、同一の図面符号番号を付け、詳細な説明は省略する。
【００５１】
未説明の図面符号番号６０は液晶表示装置である。本発明の第３実施例では、一フレームから分割され、横方向か縦方向のすべてで相異した画素数を有する第１領域乃至第４領域（A,B,C,D）についてのディミング処理が提案される。本発明の第３実施例では、説明の便宜のため、一フレームが第１領域等乃至第４領域等（A,B,C,D）に分割されているが、領域の個数が顧慮される際、第１領域等乃至第４領域（A,B,C,D）以外に第５及び第６領域が更に追加されることができる。
【００５２】
バックライト制御部７０は映像分析部７２、ディミング制御部７４及び第１乃至第４貯蔵部８２，８４，８６及び８８とを含む。映像分析部７２は映像分割部と平均計算部とを含む（図示せず）。映像分割部と平均計算部は本発明の第１実施例で説明した映像分割部３４と平均計算部３６と同一の機能を有するので、これ以上の詳細な説明は省略する。
【００５３】
映像分析部７２は一フレームに含まれた画素等を第１領域等乃至第４領域等（A,B,C,D）に分割する。第１領域（A）各々は107×154の画素を含め、第２領域（B）各々は106×154の画素を含め、第３域（C）各々は107×155の画素を含め、第４領域（D）各々は106×155の画素を含むことができる。映像分析部７２は第１領域（A）の各々の平均輝度値を算出し、算出された平均輝度値から下位所定のビット、即ち例えば、13ビットを除去した第１ディミングアドレスを生成する。また、映像分析部７２は第２領域（B）の各々の平均輝度値を算出し、算出された平均輝度値から下位の所定ビット、即ち例えば、13ビットを除去した第２ディミングアドレスを生成する。また、映像分析部７２は第３領域（C）の各々の平均輝度値を算出し、算出された平均輝度値から下位所定のビット、例えば13ビットを除去した第１ディミングアドレスを生成する。更に、映像分析部７２は第４領域（D）の各々の平均輝度値を算出し、算出された平均輝度値から下位所定のビット、例えば、13ビットを除去した第４ディミングアドレスを生成する。
【００５４】
また、第１貯蔵部８２には第１領域（A）についての第１ディミング信号を有する第１ディミングカーブがテーブル形態に貯蔵されている。第２貯蔵部８４には第２領域（B）についての第２ディミング信号を有する第２ディミングカーブがテーブル形態に貯蔵されている。第３貯蔵部８６には第３領域（C）についての第３ディミング信号を有する第３ディミングカーブがテーブル形態に貯蔵されている。第４貯蔵部８８には第４領域（D）についての第４ディミング信号を有する第４ディミングカーブがテーブル形態に貯蔵されている。
【００５５】
この際、第１乃至第４ディミングカーブのディミングアドレスの個数は互いに相異することができる。例えば、第１ディミングカーブの入力値である第１ディミングアドレスは300個の段階を有することができ、第２ディミングカーブの入力値である第２ディミングアドレスは250個の段階を有することができ、第３ディミングカーブの入力値である第３ディミングアドレスは330個の段階を有することができて、第４ディミングカーブの入力値である第４ディミングアドレスは270個の段階を有することができる。
【００５６】
上述した例とは異なり、第１乃至第４ディミングカーブのディミング信号は０乃至255階調の同一の範囲を有することができる。第１ディミングカーブは０乃至300段階の第１のディミングアドレスを入力値としてこれらの第１のディミングアドレスに対応する０乃至255階調の第１のディミング信号を出力値と有するように構成することができる。第２ディミングカーブは０乃至250段階の第２のディミングアドレスを入力値としてこれらの第２のディミングアドレスに対応する０乃至255階調の第２のディミング信号を出力値と有するように構成することができる。第３ディミングカーブは０乃至330段階の第３のディミングアドレスを入力値としてこれらの第３のディミングアドレスに対応する０乃至255階調の第３のディミング信号を出力値と有するように構成することができる。第４ディミングカーブは０乃至270段階の第４のディミングアドレスを入力値としてこれらの第４のディミングアドレスに対応する０乃至255階調の第４のディミング信号を出力値と有するように構成することができる。
【００５７】
ディミング制御部７４は映像分析部７２から供給された第１領域（A）の各々の第１ディミングアドレスを基にこれに該当する第１ディミング信号を第１貯蔵部８２から読み込んできて、この第１ディミング信号に相応する第１PWM信号を生成する。また、ディミング制御部７４は映像分析部７２から供給された第２領域（B）の各々の第２ディミングアドレスを基にこれに該当する第２ディミング信号を第２貯蔵部８４から読み込んできて、この第２ディミング信号に相応する第２PWM信号を生成する。また、ディミング制御部７４は映像分析部７２から供給された第３領域（C）の各々の第３ディミングアドレスを基にこれに該当する第３ディミング信号を第３貯蔵部８６から読み込んできて、この第３ディミング信号に相応する第３PWM信号を生成する。更に、ディミング制御部７４は映像分析部７２から供給された第４領域（D）の各々の第４ディミングアドレスを基にこれに該当する第４ディミング信号を第４貯蔵部８８から読み込んできて、この第４ディミング信号に相応する第４PWM信号を生成する。
【００５８】
従って、バックライトドライバ３０は、ディミング制御部７４から供給された第１PWM信号等に相応する第１駆動信号等をバックライトユニット３２の第１ブロック等に供給し、ディミング制御部７４から供給された第２PWM信号等に相応する第２駆動信号等をバックライトユニット３２の第２ブロック等に供給し、ディミング制御部７４から供給された第３PWM信号等に相応する第３駆動信号等をバックライトユニット３２の第３ブロック等に供給し、ディミング制御部７４から供給された第４PWM信号等に相応する第４駆動信号等をバックライトユニット３２の第４ブロック等に供給する。第１ブロック等は映像分析部７２により分割された第１領域等（A）に対応されることができ、第２ブロック等は映像分析部７２により分割された第２領域等（B）に対応されることができ、第３ブロック等は映像分析部７２により分割された第３領域等（C）に対応されることができ、第４ブロック等は映像分析部７２により分割された第４領域等（D）に対応されることができる。これらバックライトユニット32のブロック等の配列構造は図４乃至図６から容易に理解されることができるだろう。
【００５９】
バックライトユニット３２の第１ブロック各々は第１駆動信号に相応する第１輝度を有する第１光を発光し、第２ブロック各々は第２駆動信号に相応する第２輝度を有する第２光を発光し、第３ブロック各々は第３駆動信号に相応する第３輝度を有する第３光を発光し、第４ブロック各々は第４駆動信号に相応する第４輝度を有する第４光を発光する。第１乃至第４輝度は互いに相異することができる。また、バックライトユニット３２の第１ブロック等の間にも互いに相異した輝度を有した光等が発生されることができ、第２ブロック等の間にも互いに相異した輝度を有した光等が発生されることができ、第３ブロック等の間にも互いに相異した輝度を有した光等が発生されることができ、第４ブロック等の間にも互いに相異した輝度を有した光等が発生されることができる。
【００６０】
このように、本発明の第３実施例は、互いに相異した画素等を有する第１乃至第４領域等（A,B,C,D）に適合した別途の第１乃至第４ディミングカーブ等を貯蔵し、第１領域等（A）のディミング処理は第１ディミングカーブを利用して第２領域等（B）のディミング処理は第２ディミングカーブを利用して第３領域等（C）のディミング処理は第３ディミングカーブを利用して第４領域等（D）のディミング処理は第４ディミングカーブを利用することで、輝度不一致や輝度無の現象を防止することができる。
【００６１】
以上説明した内容を通じて当業者であれば、本発明の技術思想を逸脱しない範囲で多様な変更及び修正が可能であることが分かるだろう。従って、本発明の技術範囲は明細書の詳細な説明に記載された内容に限定されることではなく、特許請求の範囲によって定めなければならない。
【図面の簡単な説明】
【００６２】
【図１】一般的な液晶表示装置を概略的に示したブロック図である。
【図２】本発明の第１実施例による液晶表示装置を概略的に示したブロック図である。
【図３】図２の映像分析部を詳細に示したブロック図である。
【図４】図２のバックライトユニットに区画されたブロック等の配列構造を示した図面である。
【図５】図４のブロック等の一つの例示図である。
【図６】図４のブロック等の異なる例示図である。
【図７】図２の映像分析部から分割された分割領域等の配列構造を示した図面である。
【図８Ａ】図７の第１分割領域のための第１ディミングカーブを示した図面である。
【図８Ｂ】図７の第２分割領域のための第２ディミングカーブを示した図面である。
【図９】本発明の第２実施例による液晶表示装置を概略的に示したブロック図である。
【図１０】横方向と縦方向のすべてで互いに異なる画素数等を有するように分割された分割領域等の配列構造を示した図面である。
【図１１】本発明の第３実施例による液晶表示装置を概略的に示した図面である。
【符号の説明】
【００６３】
１０，４０，６０：液晶表示装置
１２：タイミングコントローラ
１４：ゲートドライバ
１６：データドライバ
１８：液晶パネル
２０，５０，７０：バックライト制御部
２２，５２，７２：映像分析部
２４，５４，７４：ディミング制御部
２６，56，５８，８２，８４，８６，８８：貯蔵部
３０：バックライトドライバ
３２：バックライトユニット
３４：映像分割部
３６：平均計算部
【図１】
2010066743.tif 000003
【図２】
2010066743.tif 000004
【図３】
2010066743.tif 000005
【図４】
2010066743.tif 000006
【図５】
2010066743.tif 000007
【図６】
2010066743.tif 000008
【図７】
2010066743.tif 000009
【図８Ａ】
2010066743.tif 000010
【図８Ｂ】
2010066743.tif 000011
【図９】
2010066743.tif 000012
【図１０】
2010066743.tif 000013
【図１１】
2010066743.tif 000014