(57)【要約】【課題】  本発明は、例えば有機ＥＬ素子によるアクティブマトリックス型の画像表示装置に適用して、ユニットドライブ方式において、長期の使用による輝度ムラを防止する。【解決手段】本発明は、対応するグループの電源用駆動信号ＤＳ〔ｎ〕と、先行する電源用駆動信号ＤＳ〔ｎ−１〕とをラインＤＳＬ〔５ｎ〕、ＤＳＬ〔５ｎ＋１〕、ＤＳＬ〔５ｎ＋２〕、ＤＳＬ〔５ｎ＋３〕、ＤＳＬ〔５ｎ＋４〕毎に切り換えて電源用駆動信号を出力し、グループ内において、遅れて発光期間を開始するライン程、一定期間に占める先行する電源用駆動信号ＤＳ〔ｎ−１〕が順次増大するように設定する。【選択図】        図１
2010054876.tif 000002
【特許請求の範囲】
【請求項１】
画素回路をマトリックス状に配置して形成された表示部と、
前記表示部の信号線に信号線用駆動信号を出力する信号線駆動回路と、
前記表示部の電源用走査線及び書込用走査線に電源用駆動信号及び書込信号を出力する走査線駆動回路とを有し、
前記画素回路は、
発光素子と、
ゲートソース間電圧に応じた駆動電流により前記発光素子を駆動する駆動トランジスタと、
前記ゲートソース間電圧を保持する保持容量と、
前記保持容量の一端の電圧を前記信号線用駆動信号の電圧に設定する書込トランジスタとを少なくとも有し、
前記発光素子を発光させる発光期間と、前記発光素子の発光を停止させて前記発光素子の発光輝度を設定する非発光期間とを交互に繰り返し、
前記書込信号による前記書込トランジスタの制御により、前記保持容量の一端の電圧を信号線用駆動信号の電圧に設定して、前記発光期間と前記非発光期間とを開始し、
前記非発光期間において、前記電源用駆動信号による前記駆動トランジスタの制御により、前記駆動トランジスタを介して前記保持容量の他端の電圧を立ち下げた後、
前記電源用駆動信号による前記駆動トランジスタの制御により、前記駆動トランジスタを介して前記保持容量の端子間電圧を放電し、前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧に応じた電圧に設定し、
続いて前記書込信号による前記書込トランジスタの制御により、前記保持容量の端子電圧を前記信号線用駆動信号の電圧に設定して、前記発光素子の発光輝度を設定して前記発光期間を開始し、
前記表示部は、
複数ライン単位で連続するラインがグループ化され、
前記走査線駆動回路は、
ライン毎に、順次１水平走査期間ずつ遅延させて前記書込信号を出力し、
前記表示部のグループ毎に、前記複数ラインに対応する複数の水平走査期間ずつ遅延させて前記電源用駆動信号を生成し、
対応するグループの前記電源用駆動信号と、前記対応するグループの前記電源用駆動信号に対して前記複数の水平走査期間だけ先行した前記電源用駆動信号とを前記ライン毎に切り換えて前記電源用駆動信号を出力し、前記グループ内において、遅れて発光期間を開始するライン程、前記複数ラインに対応する複数フィールドの期間又は前記複数フィールドの期間の整数倍の期間に占める前記先行した前記電源用駆動信号が順次増大するように設定する
画像表示装置。
【請求項２】
前記画素回路は、
前記電源用駆動信号による前記駆動トランジスタの制御により、前記駆動トランジスタを介して前記保持容量の他端の電圧を立ち下げると共に、前記書込信号による前記書込トランジスタの制御により、前記信号線を介して前記保持容量の前記一端の電圧を設定することにより、前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧以上の電圧に設定した後、
前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧に応じた電圧に設定する
請求項１に記載の画像表示装置。
【請求項３】
前記発光素子が、有機ＥＬ素子である
請求項２に記載の画像表示装置。
【請求項４】
画素回路をマトリックス状に配置して形成された表示部と、
前記表示部の信号線に信号線用駆動信号を出力する信号線駆動回路と、
前記表示部の電源用走査線及び書込用走査線に電源用駆動信号及び書込信号を出力する走査線駆動回路とを有する画像表示装置の駆動方法において、
前記画素回路は、
発光素子と、
ゲートソース間電圧に応じた駆動電流により前記発光素子を駆動する駆動トランジスタと、
前記ゲートソース間電圧を保持する保持容量と、
前記保持容量の一端の電圧を前記信号線用駆動信号の電圧に設定する書込トランジスタとを少なくとも有し、
前記発光素子を発光させる発光期間と、前記発光素子の発光を停止させて前記発光素子の発光輝度を設定する非発光期間とを交互に繰り返し、
前記書込信号による前記書込トランジスタの制御により、前記保持容量の一端の電圧を信号線用駆動信号の電圧に設定して、前記発光期間と前記非発光期間とを開始し、
前記非発光期間において、前記電源用駆動信号による前記駆動トランジスタの制御により、前記駆動トランジスタを介して前記保持容量の他端の電圧を立ち下げた後、
前記電源用駆動信号による前記駆動トランジスタの制御により、前記駆動トランジスタを介して前記保持容量の端子間電圧を放電し、前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧に応じた電圧に設定し、
続いて前記書込信号による前記書込トランジスタの制御により、前記保持容量の端子電圧を前記信号線用駆動信号の電圧に設定して、前記発光素子の発光輝度を設定して前記発光期間を開始し、
前記画像表示装置の駆動方法は、
前記表示部の連続するラインを、複数ライン単位でグループ化し、
ライン毎に、順次１水平走査期間ずつ遅延させて前記書込信号を出力し、
前記表示部のグループ毎に、前記複数ラインに対応する複数の水平走査期間ずつ遅延させて前記電源用駆動信号を生成し、
対応するグループの前記電源用駆動信号と、前記対応するグループの前記電源用駆動信号に対して前記複数の水平走査期間だけ先行した前記電源用駆動信号とを前記ライン毎に切り換えて前記電源用駆動信号を出力し、前記グループ内において、遅れて発光期間を開始するライン程、前記複数ラインに対応する複数フィールドの期間又は前記複数フィールドの期間の整数倍の期間に占める前記先行した前記電源用駆動信号が順次増大するように設定する
画像表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像表示装置及び画像表示装置の駆動方法に関し、例えば有機ＥＬ（Electro Luminescence）素子によるアクティブマトリックス型の画像表示装置に適用することができる。本発明は、対応するグループの電源用駆動信号と、先行する電源用駆動信号とをライン毎に切り換えて電源用駆動信号を出力し、グループ内において、遅れて発光期間を開始するライン程、一定期間に占める先行する電源用駆動信号が順次増大するように設定することにより、ユニットドライブ方式において、長期の使用による輝度ムラを防止する。
【背景技術】
【０００２】
近年、有機ＥＬ素子を用いたアクティブマトリックス型の画像表示装置の開発が盛んになっている。ここで有機ＥＬ素子を用いた画像表示装置は、電界の印加により発光する有機薄膜の発光現象を利用した画像表示装置である。有機ＥＬ素子は、１０〔Ｖ〕以下の印加電圧で駆動することができる。従ってこの種の画像表示装置は、消費電力を低減することができる。また有機ＥＬ素子は、自発光素子である。従ってこの種の画像表示装置は、バックライト装置を必要とせず、軽量化、薄型化することができる。さらに有機ＥＬ素子は、応答速度が数μ秒程度と速い特徴がある。従ってこの種の画像表示装置は、動画像表示時に残像が殆ど発生しない特徴がある。
【０００３】
具体的に、有機ＥＬ素子を用いたアクティブマトリックス型の画像表示装置は、有機ＥＬ素子と有機ＥＬ素子を駆動する駆動回路とによる画素回路をマトリックス状に配置して表示部が形成される。この種の画像表示装置は、表示部に設けられた信号線及び走査線をそれぞれ介して、表示部の周囲に配置した信号線駆動回路及び走査線駆動回路により各画素回路を駆動して所望の画像を表示する。
【０００４】
この有機ＥＬ素子を用いた画像表示装置に関して、特開２００７−３１０３１１号公報には、２つのトランジスタを用いて画素回路を構成する方法が開示されている。従ってこの特開２００７−３１０３１１号公報に開示の方法によれば、構成を簡略化することができる。またこの特開２００７−３１０３１１号公報には、有機ＥＬ素子を駆動する駆動トランジスタのしきい値電圧のばらつき、移動度のばらつきを補正する構成が開示されている。従ってこの特開２００７−３１０３１１号公報に開示の構成によれば、駆動トランジスタのしきい値電圧のばらつき、移動度のばらつきによる画質劣化を防止することができる。
【０００５】
ここで図６は、特開２００７−３１０３１１号公報に開示の画像表示装置を示すブロック図である。この画像表示装置１は、ガラス等の絶縁基板に表示部２が作成される。画像表示装置１は、この表示部２の周囲に信号線駆動回路３及び走査線駆動回路４が作成される。
【０００６】
ここで表示部２は、画素回路５をマトリックス状に配置して形成され、画素回路５に設けられた有機ＥＬ素子により画素（ＰＩＸ）６が形成される。なおカラー画像の画像表示装置では、赤色、緑色及び青色による複数のサブ画素により１つの画素が構成されることから、カラー画像の画像表示装置の場合、表示部２は、赤色、緑色及び青色のサブ画素をそれぞれ構成する赤色用、緑色用及び青色用の画素回路５を順次配置して構成される。
【０００７】
信号線駆動回路３は、表示部２に設けられた信号線ＤＴＬに信号線用の駆動信号Ｓｓｉｇを出力する。より具体的に、信号線駆動回路３は、データスキャン回路３Ａにおいて、ラスタ走査順に入力される画像データＤ１を順次ラッチして画像データＤ１を信号線ＤＴＬに振り分けた後、それぞれディジタルアナログ変換処理する。信号線駆動回路３は、このディジタルアナログ変換結果を処理して駆動信号Ｓｓｉｇを生成する。これにより画像表示装置１は、例えばいわゆる線順次により各画素回路５の階調を設定する。
【０００８】
走査線駆動回路４は、表示部２に設けられた書込信号用の走査線ＷＳＬ及び電源用の走査線ＤＳＬにそれぞれ書込信号ＷＳ及び駆動信号ＤＳを出力する。ここで書込信号ＷＳは、各画素回路５に設けられた書込トランジスタをオンオフ制御する信号である。また駆動信号ＤＳは、各画素回路５に設けられた駆動トランジスタのドレイン電圧を制御する信号である。走査線駆動回路４は、それぞれライトスキャン回路（ＷＳＣＮ）４Ａ及びドライブスキャン回路（ＤＳＣＮ）４Ｂにおいて、所定のサンプリングパルスＳＰをクロックＣＫで処理して書込信号ＷＳ及び駆動信号ＤＳを生成する。
【０００９】
図７は、画素回路５の構成を詳細に示す接続図である。画素回路５は、有機ＥＬ素子８のカソードが所定の負側電圧に設定され、この図７の例ではこの負側電圧がアースラインの電圧に設定される。画素回路５は、有機ＥＬ素子８のアノードが駆動トランジスタＴｒ２のソースに接続される。なお駆動トランジスタＴｒ２は、例えばＴＦＴによるＮチャンネル型トランジスタである。画素回路５は、この駆動トランジスタＴｒ２のドレインが電源用の走査線ＤＳＬに接続され、この走査線ＤＳＬに走査線駆動回路４から電源用駆動信号ＤＳが供給される。これらにより画素回路５は、ソースフォロワ回路構成の駆動トランジスタＴｒ２を用いて有機ＥＬ素子８を電流駆動する。
【００１０】
画素回路５は、この駆動トランジスタＴｒ２のゲート及びソース間に保持容量Ｃｓが設けられ、書込信号ＷＳによりこの保持容量Ｃｓのゲート側端電圧が駆動信号Ｓｓｉｇの電圧に設定される。その結果、画素回路５は、駆動信号Ｓｓｉｇに応じたゲートソース間電圧Ｖｇｓにより駆動トランジスタＴｒ２で有機ＥＬ素子８を電流駆動する。なおここでこの図７において、容量Ｃｅｌは、有機ＥＬ素子８の浮遊容量である。また以下において、容量Ｃｅｌは、保持容量Ｃｓに比して十分に容量が大きいものとし、駆動トランジスタＴｒ２のゲートノードの寄生容量は、保持容量Ｃｓに対して十分に小さいものとする。
【００１１】
すなわち画素回路５は、書込信号ＷＳによりオンオフ動作する書込トランジスタＴｒ１を介して、駆動トランジスタＴｒ２のゲートが信号線ＤＴＬに接続される。なおここで書込トランジスタＴｒ１は、例えばＴＦＴによるＮチャンネル型トランジスタである。ここで信号線駆動回路３は、階調設定用電圧Ｖｓｉｇ及びしきい値電圧の補正用電圧Ｖｏｆｓを所定のタイミングで切り換えて駆動信号Ｓｓｉｇを出力する。しきい値電圧補正用の固定電圧Ｖｏｆｓは、駆動トランジスタＴｒ２のしきい値電圧のばらつき補正に使用する固定電圧である。また階調設定用電圧Ｖｓｉｇは、有機ＥＬ素子８の発光輝度を指示する電圧であり、階調電圧Ｖｉｎにしきい値電圧補正用の固定電圧Ｖｏｆｓを加算した電圧である。また階調電圧Ｖｉｎは、有機ＥＬ素子８の発光輝度に対応する電圧である。階調電圧Ｖｉｎは、各信号線ＤＴＬに振り分けた画像データＤ１をそれぞれディジタルアナログ変換処理して信号線ＤＴＬ毎に生成される。
【００１２】
画素回路５は、図８に示すように、有機ＥＬ素子８を発光させる発光期間の間、書込信号ＷＳにより書込トランジスタＴｒ１がオフ状態に設定される（図８（Ａ））。また画素回路５は、発光期間の間、電源用駆動信号ＤＳによって駆動トランジスタＴｒ２に電源電圧Ｖｃｃが供給される（図８（Ｂ））。これにより画素回路５は、図９に示すように、発光期間の間、保持容量Ｃｓの端子間電圧である駆動トランジスタＴｒ２のゲートソース間電圧Ｖｇｓ（図８（Ｄ）及び（Ｅ））に応じた駆動電流Ｉｄｓで有機ＥＬ素子８を発光させる。
【００１３】
画素回路５は、発光期間が終了する時点ｔ０で、電源用駆動信号ＤＳが所定の固定電圧Ｖｓｓに立ち下げられる（図８（Ｂ））。ここでこの固定電圧Ｖｓｓは、駆動トランジスタＴｒ２のドレインをソースとして機能させるのに十分に低い電圧であって、かつ有機ＥＬ素子８のカソード電圧より低い電圧である。
【００１４】
これにより画素回路５は、図１０に示すように、駆動トランジスタＴｒ２を介して、保持容量Ｃｓの有機ＥＬ素子８側端の蓄積電荷が走査線に流出する。その結果、画素回路５は、駆動トランジスタＴｒ２のソース電圧Ｖｓがほぼ電圧Ｖｓｓに立ち下がり（図８（Ｅ））、有機ＥＬ素子８が発光を停止する。また画素回路５は、このソース電圧Ｖｓの立ち下がりに連動して、駆動トランジスタＴｒ２のゲート電圧Ｖｇが低下する（図８（Ｄ））。
【００１５】
画素回路５は、続く所定の時点ｔ１で、書込信号ＷＳにより書込トランジスタＴｒ１がオン状態に切り換えられ（図８（Ａ））、駆動トランジスタＴｒ２のゲート電圧Ｖｇが信号線ＤＴＬに設定されたしきい値電圧補正用の固定電圧Ｖｏｆｓに設定される（図８（Ｃ）及び（Ｄ））。これにより画素回路５は、図１１に示すように、駆動トランジスタＴｒ２のゲートソース間電圧Ｖｇｓがほぼ電圧Ｖｏｆｓ−Ｖｓｓに設定される。ここで画素回路５は、電圧Ｖｏｆｓ、Ｖｓｓの設定により、この電圧Ｖｏｆｓ−Ｖｓｓが駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈより大きな電圧に設定される。
【００１６】
その後、画素回路５は、時点ｔ２で駆動信号ＤＳにより駆動トランジスタＴｒ２のドレイン電圧が電源電圧Ｖｃｃに立ち上げられる（図８（Ｂ））。これにより画素回路５は、図１２に示すように、駆動トランジスタＴｒ２を介して保持容量Ｃｓの有機ＥＬ素子８側端に電源Ｖｃｃから充電電流Ｉｄｓが流入する。その結果、画素回路５は、保持容量Ｃｓの有機ＥＬ素子８側端の電圧Ｖｓが徐々に上昇する。この場合、画素回路５において、駆動トランジスタＴｒ２を介して有機ＥＬ素子８に流入する電流Ｉｄｓは、有機ＥＬ素子８の容量Ｃｅｌと保持容量Ｃｓの充電にのみ使用され、その結果、有機ＥＬ素子８を発光させることなく、単に駆動トランジスタＴｒ２のソース電圧Ｖｓのみが上昇することになる。
【００１７】
ここで画素回路５は、保持容量Ｃｓの端子間電圧が駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈとなると、駆動トランジスタＴｒ２を介した充電電流Ｉｄｓの流入が停止することになる。従ってこの場合、この駆動トランジスタＴｒ２のソース電圧Ｖｓの上昇は、保持容量Ｃｓの両端電位差が駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈとなると、停止することになる。これにより画素回路５は、駆動トランジスタＴｒ２を介して保持容量Ｃｓの端子間電圧を放電させ、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈに設定する。
【００１８】
画素回路５は、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈに設定するのに十分な時間が経過して時点ｔ３になると、図１３に示すように、書込信号ＷＳにより書込トランジスタＴｒ１がオフ状態に切り換えられる（図８（Ａ））。続いて図１４に示すように、信号線ＤＴＬの電圧が階調設定用電圧Ｖｓｉｇ（＝Ｖｉｎ＋Ｖｏｆｓ）に設定される。
【００１９】
画素回路５は、続く時点ｔ４で書込トランジスタＴｒ１がオン状態に設定される（図８（Ａ））。これにより画素回路５は、図１５に示すように、駆動トランジスタＴｒ２のゲート電圧Ｖｇが階調設定用電圧Ｖｓｉｇに設定され、駆動トランジスタＴｒ２のゲートソース間電圧Ｖｇｓは、階調電圧Ｖｉｎに駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈを加算した電圧に設定される。これにより画素回路５は、駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈのばらつきを有効に回避して有機ＥＬ素子８を駆動することができ、有機ＥＬ素子８の発光輝度のばらつきによる画質劣化を防止することができる。
【００２０】
画素回路５は、この駆動トランジスタＴｒ２のゲート電圧Ｖｇを階調設定用電圧Ｖｓｉｇに設定する際に、駆動トランジスタＴｒ２のドレイン電圧を電源電圧Ｖｃｃに保持した状態で、一定期間の間、駆動トランジスタＴｒ２のゲートが信号線ＤＴＬに接続される。これにより画素回路５は、併せて駆動トランジスタＴｒ２の移動度μのばらつきが補正される。
【００２１】
すなわち保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈに設定した状態で、書込トランジスタＴｒ１をオン状態に設定して駆動トランジスタＴｒ２のゲートを信号線ＤＴＬに接続した場合、駆動トランジスタＴｒ２のゲート電圧Ｖｇは、固定電圧Ｖｏｆｓから徐々に上昇して階調設定用電圧Ｖｓｉｇに設定される。
【００２２】
ここで画素回路５は、この駆動トランジスタＴｒ２のゲート電圧Ｖｇの立ち上がりに要する書込時定数が、駆動トランジスタＴｒ２によるソース電圧Ｖｓの立ち上がりに要する時定数に比して短くなるように設定される。
【００２３】
この場合、書込トランジスタＴｒ１がオン動作すると、駆動トランジスタＴｒ２のゲート電圧Ｖｇは、速やかに階調設定用電圧Ｖｓｉｇ（Ｖｏｆｓ＋Ｖｉｎ）に立ち上がることになる。このゲート電圧Ｖｇの立ち上がり時、有機ＥＬ素子８の容量Ｃｅｌが保持容量Ｃｓに比して十分に大きければ、駆動トランジスタＴｒ２のソース電圧Ｖｓは変動しないことになる。
【００２４】
しかしながら駆動トランジスタＴｒ２のゲートソース間電圧Ｖｇｓがしきい値電圧Ｖｔｈより増大すると、駆動トランジスタＴｒ２を介して電源Ｖｃｃから電流Ｉｄｓが流入し、駆動トランジスタＴｒ２のソース電圧Ｖｓが徐々に上昇することになる。その結果、画素回路５は、保持容量Ｃｓの端子間電圧が駆動トランジスタＴｒ２により放電し、ゲートソース間電圧Ｖｇｓの上昇速度が低下することになる。
【００２５】
この端子間電圧の放電速度は、駆動トランジスタＴｒ２の能力に応じて変化する。より具体的には、駆動トランジスタＴｒ２の移動度μが大きい場合程、放電速度は、早くなる。
【００２６】
その結果、画素回路５は、移動度μが大きい駆動トランジスタＴｒ２程、保持容量Ｃｓの端子間電圧が低下するように設定され、移動度のばらつきによる発光輝度のばらつきが補正される。なおこの移動度μの補正に係る端子間電圧の低下分を図８、図１５及び図１６ではΔＶで示す。
【００２７】
画素回路５は、この移動度の補正期間が経過すると、時点ｔ５で書込信号ＷＳが立ち下げられる。その結果、画素回路５は、発光期間が開始し、図１６に示すように、保持容量Ｃｓの端子間電圧に応じた駆動電流Ｉｄｓにより有機ＥＬ素子８を発光させる。なお画素回路５は、発光期間が開始すると、いわゆるブートストラップ回路により駆動トランジスタＴｒ２のゲート電圧Ｖｇ及びソース電圧Ｖｓが上昇する。図１６におけるＶｅｌは、この上昇分の電圧である。
【００２８】
これらにより画素回路５は、時点ｔ０から時点ｔ２までの駆動トランジスタＴｒ２のゲート電圧を電圧Ｖｓｓに立ち下げている期間で、駆動トランジスタＴｒ２のしきい値電圧を補正する処理の準備を実行する。また続く時点ｔ２から時点ｔ３までの期間で、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈに設定して、駆動トランジスタＴｒ２のしきい値電圧を補正する。また時点ｔ４から時点ｔ５までの期間で、駆動トランジスタＴｒ２の移動度を補正すると共に、階調設定用電圧Ｖｓｉｇをサンプリングする。
【００２９】
また特開２００７−１３３２８４号公報には、駆動トランジスタＴｒ２のしきい値電圧のばらつきを補正する処理を複数回に分けて実行する構成が提案されている。この特開２００７−１３３２８４号公報に開示の構成によれば、高精度化して画素回路の階調設定に割り当てる時間が短くなった場合でも、しきい値電圧のばらつき補正に十分な時間を割り当てることができる。従って高精度化した場合でも、しきい値電圧のばらつきによる画質劣化を防止することができる。
【００３０】
従って特開２００７−３１０３１１号公報に開示の手法に、特開２００７−１３３２８４号公報に開示の手法を適用すると、簡易な構成により、高精度化した場合にあっても高い画質を維持することが可能な画像表示装置を得ることができると考えられる。
【００３１】
図１７は、図８との対比により、特開２００７−３１０３１１号公報に開示の手法に、特開２００７−１３３２８４号公報に開示の手法を適用した場合に考えられる画素回路のタイムチャートである。
【００３２】
この場合、信号線ＤＴＬには、しきい値電圧補正用の固定電圧Ｖｏｆｓを間に挟んで、信号線ＤＴＬに接続された各画素回路５の階調設定用電圧Ｖｓｉｇが出力される。画素回路５は、この信号線ＤＴＬの駆動に対応して書込信号ＷＳが間欠的に立ち上げられ、複数の期間で、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２を介して放電させる。具体的に、この図１７の例では、駆動トランジスタＴｒ２のしきい値電圧のばらつき補正を、期間Ｔ１、Ｔ２、Ｔ３、Ｔ４の４回の期間に分けて実行した後、期間Ｔ５で移動度補正処理及び階調設定処理を実行する。なおこの図２３において、ＶＤは、垂直同期信号である。
【特許文献１】特開２００７−３１０３１１号公報
【特許文献２】特開２００７−１３３２８４号公報
【発明の開示】
【発明が解決しようとする課題】
【００３３】
ところで図８、図１７の構成では、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧以下の電圧に設定しても、有機ＥＬ素子８の発光を停止することができる。従って駆動トランジスタＴｒ２のドレイン電圧の制御に代えて、書込信号ＷＳにより書込トランジスタＴｒ１を制御して保持容量Ｃｓの端子間電圧を立ち下げ、非発光期間を開始することができる。
【００３４】
ここで書込トランジスタＴｒ１の制御により保持容量Ｃｓの端子間電圧を立ち下げて非発光期間を開始する場合、電源用駆動信号ＤＳを電圧Ｖｓｓに立ち下げて保持容量Ｃｓのソース側端電圧を設定する処理は、非発光期間において、しきい値電圧補正処理に影響を与えない範囲で、所望する時点で実行することができる。従ってこの場合、電源用駆動信号ＤＳを複数のラインで共通化し、いわゆるユニットドライブ方式により各画素回路を駆動することができる。
【００３５】
図１８は、このユニットドライブ方式による画像表示装置の動作の説明に供するタイムチャートである。この画像表示装置は、表示部を構成する画素回路５を５ライン単位でグループ化し、各グループで電源用駆動信号ＤＳを共通化する。なおこの図１８では、５ライン単位のグループ化に対応して、１つのグループを構成する連続する５つのラインを５ｎ、５ｎ＋１、５ｎ＋２、５ｎ＋３、５ｎ＋４（ｎは整数）により表し、電源用駆動信号ＤＳ及び書込信号ＷＳの対応関係を示す。また以下においては、このグループ化によるグループをユニットと呼ぶ。
【００３６】
ここで画像表示装置は、ユニットとは無関係に、連続するラインで順次、１水平走査期間ずつ遅延するように、書込信号ＷＳ〔５ｎ〕、ＷＳ〔５ｎ＋１〕、ＷＳ〔５ｎ＋２〕、ＷＳ〔５ｎ＋３〕、ＷＳ〔５ｎ＋４〕を生成する（図１８（Ｂ）、（Ｃ１）、（Ｃ２）、（Ｃ３）、（Ｃ４）及び（Ｃ５））。これにより画像表示装置は、ライン順次で各画素回路５の階調を設定する。
【００３７】
また画像表示装置は、階調設定用電圧Ｖｓｉｇ、ばらつき補正用の固定電圧Ｖｏｆｓ、消灯用の基準電圧Ｖｉｎｉを順次循環的に信号線ＤＴＬに出力する（図１８（Ａ））。なお消灯用の基準電圧Ｖｉｎｉは、画素回路５の発光を停止させる基準電圧であり、ばらつき補正用の固定電圧Ｖｏｆｓより十分に低い電圧である。消灯用の基準電圧Ｖｉｎｉは、有機ＥＬ素子８のカソード電圧Ｖｃａｔｈに、有機ＥＬ素子８のしきい値電圧Ｖｔｈｅｌ、及び駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈを加算した電圧Ｖｃａｔｈ＋Ｖｔｈｅｌ＋Ｖｔｈ以下の電圧である。
【００３８】
また画像表示装置は、ユニット毎に電源用駆動信号ＤＳを生成する（図１８（Ｂ））。すなわちユニット内においては、最先に書込信号ＷＳを立ち上げるタイミングより一定時間前に駆動信号ＤＳを電源電圧Ｖｃｃに立ち上げた後（時点ｔ２）、最後に消灯用の基準電圧Ｖｉｎｉを設定した後、一定時間経過して駆動信号ＤＳを電圧Ｖｓｓに立ち下げる（時点ｔ１）。また連続するユニットでは、順次、１つのユニットを構成するライン数に対応する５水平走査期間ずつ遅延させて駆動信号ＤＳを生成する。
【００３９】
この場合、画素回路５は、発光期間の間、書込信号ＷＳにより書込トランジスタＴｒ１がオフ状態に設定され、電源用駆動信号ＤＳによって駆動トランジスタＴｒ２に電源電圧Ｖｃｃが供給される。その結果、画素回路５は、発光期間の間、保持容量Ｃｓの端子間電圧である駆動トランジスタＴｒ２のゲートソース間電圧Ｖｇｓに応じた駆動電流Ｉｄｓで有機ＥＬ素子８を発光させる。
【００４０】
画素回路５は、発光期間が終了する時点で、書込信号ＷＳが立ち上げられて書込トランジスタＴｒ１がオン状態に設定され、保持容量Ｃｓの端子電圧が消灯用の基準電圧Ｖｉｎｉに設定される。これにより画素回路５は、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈ以下に立ち下げ、駆動トランジスタＴｒ２による有機ＥＬ素子８の駆動を停止する。
【００４１】
続いて画素回路５は、所定の時点ｔ１で、電源用駆動信号ＤＳが所定の固定電圧Ｖｓｓに立ち下げられる。これにより画素回路５は、駆動トランジスタＴｒ２を介して、保持容量Ｃｓの有機ＥＬ素子８側端の蓄積電荷が走査線ＤＳＬに流出する。その結果、画素回路５は、駆動トランジスタＴｒ２のソース電圧Ｖｓがほぼ電圧Ｖｓｓに立ち下がり、このソース電圧Ｖｓの立ち下がりに連動して、駆動トランジスタＴｒ２のゲート電圧Ｖｇが低下する。これにより画素回路５は、駆動トランジスタＴｒ２のしきい値電圧補正処理の準備処理に関して、保持容量Ｃｓのソース側端電圧が設定される。
【００４２】
画素回路５は、続く所定の時点ｔ２で、電源用駆動信号ＤＳが電源電圧Ｖｃｃに立ち上げられる。その後、画素回路５は、信号線ＤＴＬの駆動信号Ｓｓｉｇがしきい値電圧補正用の固定電圧Ｖｏｆｓに設定されている期間の間、書込信号ＷＳにより書込トランジスタＴｒ１がオン状態に切り換えられる。これにより画素回路５は、駆動トランジスタＴｒ２のしきい値電圧補正処理の準備処理に関して、保持容量Ｃｓのゲート側端電圧が設定され、保持容量Ｃｓの端子間電圧が駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈ以上の電圧に設定される。また保持容量Ｃｓの端子間電圧が駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈ以上の電圧に立ち上がると、画素回路５は、駆動トランジスタＴｒ２のしきい値電圧補正処理が実行される。なお以下においては、この駆動トランジスタＴｒ２のしきい値電圧補正処理を実行する期間を、符号Ａにより示す。従ってこの図１８の例では、駆動トランジスタＴｒ２のしきい値電圧補正処理を実行する期間を、４回の期間に分けて実行することになる。
【００４３】
画素回路５は、その後、信号線ＤＴＬの駆動信号Ｓｓｉｇが対応する階調設定用電圧Ｖｓｉｇに設定されている期間で、一定期間の間、書込トランジスタＴｒ１がオン状態に設定される。その結果、画素回路５は、駆動トランジスタＴｒ２の移動度μのばらつきを補正して保持容量Ｃｓの端子間電圧が階調設定用電圧Ｖｓｉｇに対応する電圧に設定され、発光期間を開始する。なお以下において、この移動度をばらつき補正して階調を設定する期間を、符号Ｂにより示す。また消灯用の基準電圧Ｖｉｎｉを設定する期間を符号Ｃにより示す。
【００４４】
なおこの図１８の例において、画像表示装置は、しきい値電圧補正処理を開始した後、消灯用の基準電圧Ｖｉｎｉを設定するまでの間、書込信号ＷＳのＬレベル電圧ＷＳ−Ｌ１を、この期間以外の期間におけるＬレベル電圧ＷＳ−Ｌ２より高い電圧に保持する。これにより画像表示装置は、発光期間における書込トランジスタＴｒ１のオフリークを抑え、輝度ばらつきを抑制することができる。
【００４５】
なお消灯用の基準電圧Ｖｉｎｉに代えて、ばらつき補正用の固定電圧Ｖｏｆｓのタイミングで書込トランジスタＴｒ１をオン動作させて非発光期間を開始するようにしてもよい。この場合には、消灯用の基準電圧Ｖｉｎｉを省略し、階調設定用電圧Ｖｓｉｇと固定電圧Ｖｏｆｓとの繰り返しにより信号線ＤＴＬの駆動信号Ｓｓｉｇを作成するようにしてもよい。
【００４６】
ところで図１８との対比により図１９に示すように、この図１８の構成において、各画素回路５の駆動トランジスタＴｒ２は、時点ｔ２で電源用駆動信号ＤＳを電源電圧Ｖｃｃに立ち上げた後、書込トランジスタＴｒ１をオン動作させるまでの期間ＴＡ、ＴＢ、ＴＣ、ＴＤ、ＴＥの間、ドレインソース間電圧Ｖｄｓがバイアスされた状態で、ゲートソース間電圧Ｖｇｓが逆バイアスされた状態に保持される。
【００４７】
なおここでこれら期間ＴＡ〜ＴＥの間、駆動トランジスタＴｒ２のゲート電圧は、次式により表される。ここでＶｔｈｇｄは、駆動トランジスタＴｒ２のドレインをソースとして機能させた場合の、ゲート及びドレイン間のしきい値電圧である。Ｃｇｄは、駆動トランジスタＴｒ２のゲートドレイン間容量Ｃｇｄである。但し、保持容量Ｃｓの容量は、駆動トランジスタＴｒ２のゲートソース間容量Ｃｇｓに比して十分に大きいものとする。
【００４８】
【数１】
2010054876.tif 000003
【００４９】
またこれら期間ＴＡ〜ＴＥの間、駆動トランジスタＴｒ２のソース電圧は、次式により表される。なおここでＶｔｈｅｌは、有機ＥＬ素子８のしきい値電圧、Ｖｃａｔｈは、有機ＥＬ素子８のカソード電圧である。またＧ１は、駆動信号ＤＳを電圧Ｖｃｃに立ち下げた際に、駆動トランジスタＴｒ２がブートストラップ回路として機能することにより、ゲート電圧Ｖｇの低下に連動してソース電圧が低下する際の利得である。またＧ２は、ゲート電圧Ｖｇの電圧上昇にリンクした容量結合による電圧上昇の利得である。
【００５０】
【数２】
2010054876.tif 000004
【００５１】
駆動トランジスタＴｒ２を構成するＴＦＴは、長期間、ドレインソース間電圧Ｖｄｓがバイアスされた状態で、ゲートソース間電圧Ｖｇｓが逆バイアスされた状態に保持されると、徐々に特性が経時変化する欠点がある。
【００５２】
これにより図１８の構成では、長期間の使用により、１つのユニットを構成する連続するライン５ｎ、５ｎ＋１、５ｎ＋２、５ｎ＋３、５ｎ＋４間で、徐々に輝度差が発生し、横スジによる輝度ムラが発生する問題がある。
【００５３】
本発明は以上の点を考慮してなされたもので、ユニットドライブ方式において、長期の使用による輝度ムラを防止することができる画像表示装置及び画像表示装置の駆動方法を提案しようとするものである。
【課題を解決するための手段】
【００５４】
上記の課題を解決するため請求項１の発明は、画像表示装置に適用して、画素回路をマトリックス状に配置して形成された表示部と、前記表示部の信号線に信号線用駆動信号を出力する信号線駆動回路と、前記表示部の電源用走査線及び書込用走査線に電源用駆動信号及び書込信号を出力する走査線駆動回路とを有する。ここで前記画素回路は、発光素子と、ゲートソース間電圧に応じた駆動電流により前記発光素子を駆動する駆動トランジスタと、前記ゲートソース間電圧を保持する保持容量と、前記保持容量の一端の電圧を前記信号線用駆動信号の電圧に設定する書込トランジスタとを少なくとも有し、前記発光素子を発光させる発光期間と、前記発光素子の発光を停止させて前記発光素子の発光輝度を設定する非発光期間とを交互に繰り返し、前記書込信号による前記書込トランジスタの制御により、前記保持容量の一端の電圧を信号線用駆動信号の電圧に設定して、前記発光期間と前記非発光期間とを開始し、前記非発光期間において、前記電源用駆動信号による前記駆動トランジスタの制御により、前記駆動トランジスタを介して前記保持容量の他端の電圧を立ち下げた後、前記電源用駆動信号による前記駆動トランジスタの制御により、前記駆動トランジスタを介して前記保持容量の端子間電圧を放電し、前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧に応じた電圧に設定し、続いて前記書込信号による前記書込トランジスタの制御により、前記保持容量の端子電圧を前記信号線用駆動信号の電圧に設定して、前記発光素子の発光輝度を設定して前記発光期間を開始する。前記表示部は、複数ライン単位で連続するラインがグループ化される。前記走査線駆動回路は、ライン毎に、順次１水平走査期間ずつ遅延させて前記書込信号を出力し、前記表示部のグループ毎に、前記複数ラインに対応する複数の水平走査期間ずつ遅延させて前記電源用駆動信号を生成し、対応するグループの前記電源用駆動信号と、前記対応するグループの前記電源用駆動信号に対して前記複数の水平走査期間だけ先行した前記電源用駆動信号とを前記ライン毎に切り換えて前記電源用駆動信号を出力し、前記グループ内において、遅れて発光期間を開始するライン程、前記複数ラインに対応する複数フィールドの期間又は前記複数フィールドの期間の整数倍の期間に占める前記先行した前記電源用駆動信号が順次増大するように設定する。
【００５５】
また請求項４の発明は、画素回路をマトリックス状に配置して形成された表示部と、前記表示部の信号線に信号線用駆動信号を出力する信号線駆動回路と、前記表示部の電源用走査線及び書込用走査線に電源用駆動信号及び書込信号を出力する走査線駆動回路とを有する画像表示装置の駆動方法に適用する。ここで画素回路は、発光素子と、ゲートソース間電圧に応じた駆動電流により前記発光素子を駆動する駆動トランジスタと、前記ゲートソース間電圧を保持する保持容量と、前記保持容量の一端の電圧を前記信号線用駆動信号の電圧に設定する書込トランジスタとを少なくとも有し、前記発光素子を発光させる発光期間と、前記発光素子の発光を停止させて前記発光素子の発光輝度を設定する非発光期間とを交互に繰り返し、前記書込信号による前記書込トランジスタの制御により、前記保持容量の一端の電圧を信号線用駆動信号の電圧に設定して、前記発光期間と前記非発光期間とを開始し、前記非発光期間において、前記電源用駆動信号による前記駆動トランジスタの制御により、前記駆動トランジスタを介して前記保持容量の他端の電圧を立ち下げた後、前記電源用駆動信号による前記駆動トランジスタの制御により、前記駆動トランジスタを介して前記保持容量の端子間電圧を放電し、前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧に応じた電圧に設定し、続いて前記書込信号による前記書込トランジスタの制御により、前記保持容量の端子電圧を前記信号線用駆動信号の電圧に設定して、前記発光素子の発光輝度を設定して前記発光期間を開始する。前記画像表示装置の駆動方法は、前記表示部の連続するラインを、複数ライン単位でグループ化し、ライン毎に、順次１水平走査期間ずつ遅延させて前記書込信号を出力し、前記表示部のグループ毎に、前記複数ラインに対応する複数の水平走査期間ずつ遅延させて前記電源用駆動信号を生成し、対応するグループの前記電源用駆動信号と、前記対応するグループの前記電源用駆動信号に対して前記複数の水平走査期間だけ先行した前記電源用駆動信号とを前記ライン毎に切り換えて前記電源用駆動信号を出力し、前記グループ内において、遅れて発光期間を開始するライン程、前記複数ラインに対応する複数フィールドの期間又は前記複数フィールドの期間の整数倍の期間に占める前記先行した前記電源用駆動信号が順次増大するように設定する。
【００５６】
請求項１、又は請求項４の構成により、対応するグループの電源用駆動信号、前記対応するグループの前記電源用駆動信号に対して前記複数の水平走査期間だけ先行した前記電源用駆動信号をライン毎に切り換えて電源用駆動信号を出力し、グループ内において、遅れて発光期間を開始するライン程、前記複数の水平走査期間又は前記複数の水平走査期間の整数倍の期間に占める前記先行した前記電源用駆動信号が順次増大するように設定すれば、この複数の水平走査期間又はこの複数の水平走査期間の整数倍の期間において、駆動トランジスタに電源の供給を開始した後、書込トランジスタにより保持容量の端子電圧を設定するまでの総合の期間を、１つのグループを構成する各ラインで同一に設定することができる。従って駆動トランジスタにおいて、ドレインソース間がバイアスされた状態で、ゲートソース間電圧が逆バイアスされた状態に保持される期間を、１つのグループを構成する各ラインで同一に設定することができ、１つのグループを構成するライン間で、経時変化の相違を防止することができる。これによりユニットドライブ方式において、長期の使用による輝度ムラを防止することができる。
【発明の効果】
【００５７】
本発明によれば、ユニットドライブ方式において、長期の使用による輝度ムラを防止することができる。
【発明を実施するための最良の形態】
【００５８】
以下、適宜図面を参照しながら本発明の実施の形態を詳述する。
〈第１の実施の形態〉
［実施の形態の構成］
図２は、図７との対比により本発明の第１の実施の形態に係る画像表示装置を示すブロック図である。この画像表示装置１１は、信号線駆動回路３、走査線駆動回路４に代えて、信号線駆動回路１３、走査線駆動回路１４が設けられる点を除いて、図７の画像表示装置１と同一に構成される。
【００５９】
ここで信号線駆動回路１３は、図１８について上述したように、データスキャン回路１３Ａにより、ラスタ走査順に入力される画像データＤ１を順次ラッチして画像データＤ１を信号線ＤＴＬに振り分けた後、それぞれディジタルアナログ変換処理して階調電圧Ｖｉｎを生成する。信号線駆動回路１３は、この階調電圧Ｖｉｎに固定電圧Ｖｏｆｓを加算して階調設定用電圧Ｖｓｉｇを生成し、階調設定用電圧Ｖｓｉｇ、ばらつき補正用の固定電圧Ｖｏｆｓ、消灯用の基準電圧Ｖｉｎｉを順次循環的に切り換えて信号線用の駆動信号Ｓｓｉｇを生成する。
【００６０】
走査線駆動回路１４は、所定のサンプリングパルスＳＰをクロックＣＫで処理し、表示部２の連続するラインを５ライン単位でグループ化したユニットドライブ方式による書込信号ＷＳ及び電源用駆動信号ＤＳを出力する。すなわち図１８との対比により図３に示すように、ライトスキャン回路（ＷＳＣＮ）１４Ａは、ライン毎に、順次１水平走査期間ＴＨずつ遅延させて書込み信号ＷＳを生成して出力する（図３（Ｂ）〜（Ｆ））。
【００６１】
ドライブスキャン回路１４Ｂは、ライトスキャン回路１４Ａと同様にして電源用駆動信号ＤＳを生成する。すなわちドライブスキャン回路１４Ｂにおいて、信号生成部１４ＢＡは、表示部２のユニット毎に、１つのユニットを構成するライン数に対応する５水平走査期間ずつ遅延させて電源用の駆動信号ＤＳを生成する。
【００６２】
このとき信号生成部１４ＢＡは、１つのユニットに対して、当該ユニット用に生成した駆動信号ＤＳ〔ｎ〕（図３（Ｇ））に加えて、直前のユニット用の駆動信号ＤＳ〔ｎ−１〕（図３（Ａ））を当該ユニットで使用可能に、電圧Ｖｓｓへの立ち下げのタイミングを設定して駆動信号ＤＳを生成する。すなわち対応するユニットの書込み信号ＷＳ〔５ｎ〕〜ＷＳ〔５ｎ＋４〕と、続くユニットの書込み信号ＷＳ〔５（ｎ＋１）〕〜ＷＳ〔５（ｎ＋１）＋４〕とに対して、最先に書込信号ＷＳを立ち上げるタイミングより一定時間Ｔ前に電源用駆動信号ＤＳを電源電圧Ｖｃｃに立ち上げる。また最後に消灯用の基準電圧Ｖｉｎｉを設定した後、一定時間経過して電源用駆動信号ＤＳを電圧Ｖｓｓに立ち下げる。
【００６３】
また最もラスタ走査開始端側のユニット用の駆動信号ＤＳ〔１〕に対して、駆動信号ＤＳ〔ｎ〕に対する駆動信号ＤＳ〔ｎ−１〕の時間関係を有する駆動信号ＤＳ〔０〕を生成する。これにより信号生成部１４ＢＡは、表示部２に設定された１つのユニットに対して、当該ユニット用の駆動信号ＤＳ〔ｎ〕と、１つのユニットを構成するライン数に対応する５水平走査期間だけ当該ユニット用の駆動信号ＤＳ〔ｎ〕に先行した駆動信号ＤＳ〔ｎ−１〕との双方を使用可能に設定して、表示部２のユニット数Ｘに対して、Ｘ＋１種類の駆動信号ＤＳを生成する。
【００６４】
出力部１４ＢＢは、この信号生成部１４ＢＡで生成した駆動信号ＤＳを対応する走査線ＤＳＬに出力する。このとき出力部１４ＢＢは、各ユニットにおいて、対応するユニットの駆動信号ＤＳ〔ｎ〕と、この対応するユニットの駆動信号ＤＳ〔ｎ〕に対して１つのユニットを構成するライン数に対応する複数の水平走査期間だけ先行した電源用駆動信号（直前ユニット用の電源用駆動信号である）ＤＳ〔ｎ−１〕とをライン毎に切り換えて電源用駆動信号を出力する。またこの駆動信号ＤＳ〔ｎ〕、ＤＳ〔ｎ−１〕の切り換えを、ユニット内において、遅れて発光期間を開始するライン程、１つのユニットを構成するライン数に対応する複数フィールドの期間、又はこの複数フィールドの期間の整数倍の期間に占める先行したユニット用の電源用駆動信号が順次増大するように設定する。
【００６５】
すなわち図４は、出力部１４ＢＢの一部構成を示すブロック図である。出力部１４ＢＢは、表示部２のユニット毎に、セレクタ部（ＳＥＬ）１８（１８ｎ−１、１８ｎ、１８ｎ＋１……）が設けられる。各セレクタ部１８は、対応するユニット用の駆動信号ＤＳ〔ｎ〕と、このユニットの駆動信号ＤＳ〔ｎ〕に対して先行する電源用駆動信号ＤＳ〔ｎ−１〕とを選択出力するスイッチ回路１９Ａ、１９Ｂ、１９Ｃ、１９Ｄが設けられ、それぞれスイッチ回路１９Ａ、１９Ｂ、１９Ｃ、１９Ｄを介してラスタ走査開始端側の４つの走査線ＤＳＬ〔ｎ〕、ＤＳＬ〔ｎ＋１〕、ＤＳＬ〔ｎ＋２〕、ＤＳＬ〔ｎ＋３〕に駆動信号を出力する。
【００６６】
出力部１４ＢＢは、図１に示すように、１つのユニットを構成するライン数に対応する５フィールド周期でこれらスイッチ回路１９Ａ、１９Ｂ、１９Ｃ、１９Ｄの設定を切り換え、ユニット内において、遅れて発光期間を開始するライン程、５フィールドの期間で、先行したユニット電源用駆動信号が順次増大するように設定する。
【００６７】
すなわち出力部１４ＢＢは、連続する５フィールドＦ１、Ｆ２、Ｆ３、Ｆ４、Ｆ５の先頭フィールドＦ１では、対応するユニット用の駆動信号ＤＳ〔ｎ〕を選択出力するように、スイッチ回路１９Ａ、１９Ｂ、１９Ｃ、１９Ｄを設定する。従って先頭フィールドＦ１において、走査線ＤＳＬ〔ｎ〕、ＤＳＬ〔ｎ＋１〕、ＤＳＬ〔ｎ＋２〕、ＤＳＬ〔ｎ＋３〕、ＤＳＬ〔ｎ＋４〕に接続された画素回路５は、駆動トランジスタＴｒ２のドレイン電圧が電源電圧Ｖｃｃに立ち上がった後、書込信号ＷＳが立ち上がるまでの期間が、それぞれＴ、Ｔ＋ＴＨ、Ｔ＋２ＴＨ、Ｔ＋３ＴＨ、Ｔ＋４ＴＨに設定される。
【００６８】
また出力部１４ＢＢは、続くフィールドＦ２では、先頭ラインの走査線ＤＳＬ〔５ｎ〕に対してのみ、先行する電源用駆動信号ＤＳ〔ｎ−１〕を出力し、残りの走査線ＤＳＬ〔５ｎ＋１〕、ＤＳＬ〔ｎ＋２〕、ＤＳＬ〔ｎ＋３〕に対しては、対応する駆動信号ＤＳ〔ｎ〕を出力する。従ってこの続くフィールドＦ２において、走査線ＤＳＬ〔ｎ〕、ＤＳＬ〔ｎ＋１〕、ＤＳＬ〔ｎ＋２〕、ＤＳＬ〔ｎ＋３〕、ＤＳＬ〔ｎ＋４〕に接続された画素回路５は、駆動トランジスタＴｒ２のドレイン電圧が電源電圧Ｖｃｃに立ち上がった後、書込信号ＷＳが立ち上がるまでの期間が、それぞれＴ＋５ＴＨ、Ｔ＋ＴＨ、Ｔ＋２ＴＨ、Ｔ＋３ＴＨ、Ｔ＋４ＴＨに設定される。
【００６９】
また出力部１４ＢＢは、続くフィールドＦ３では、先頭ラインの走査線ＤＳＬ〔５ｎ〕と続く走査線ＤＳＬ〔５ｎ＋１〕に対してのみ、先行する電源用駆動信号ＤＳ〔ｎ−１〕を出力し、残りの走査線ＤＳＬ〔ｎ＋２〕、ＤＳＬ〔ｎ＋３〕に対しては、対応する駆動信号ＤＳ〔ｎ〕を出力する。従ってこの続くフィールドＦ３において、走査線ＤＳＬ〔ｎ〕、ＤＳＬ〔ｎ＋１〕、ＤＳＬ〔ｎ＋２〕、ＤＳＬ〔ｎ＋３〕、ＤＳＬ〔ｎ＋４〕に接続された画素回路５は、駆動トランジスタＴｒ２のドレイン電圧が電源電圧Ｖｃｃに立ち上がった後、書込信号ＷＳが立ち上がるまでの期間が、それぞれＴ＋５ＴＨ、Ｔ＋６ＴＨ、Ｔ＋２ＴＨ、Ｔ＋３ＴＨ、Ｔ＋４ＴＨに設定される。
【００７０】
また出力部１４ＢＢは、続くフィールドＦ４では、走査線ＤＳＬ〔５ｎ〕、ＤＳＬ〔５ｎ＋１〕、ＤＳＬ〔５ｎ＋２〕に対して、先行する電源用駆動信号ＤＳ〔ｎ−１〕を出力し、残りの走査線ＤＳＬ〔ｎ＋３〕に対しては、対応する駆動信号ＤＳ〔ｎ〕を出力する。従ってこの続くフィールドＦ４において、走査線ＤＳＬ〔ｎ〕、ＤＳＬ〔ｎ＋１〕、ＤＳＬ〔ｎ＋２〕、ＤＳＬ〔ｎ＋３〕、ＤＳＬ〔ｎ＋４〕に接続された画素回路５は、駆動トランジスタＴｒ２のドレイン電圧が電源電圧Ｖｃｃに立ち上がった後、書込信号ＷＳが立ち上がるまでの期間が、それぞれＴ＋５ＴＨ、Ｔ＋６ＴＨ、Ｔ＋７ＴＨ、Ｔ＋３ＴＨ、Ｔ＋４ＴＨに設定される。
【００７１】
また出力部１４ＢＢは、最後のフィールドＦ５では、走査線ＤＳＬ〔５ｎ〕、ＤＳＬ〔５ｎ＋１〕、ＤＳＬ〔５ｎ＋２〕、ＤＳＬ〔５ｎ＋３〕に対して、先行する電源用駆動信号ＤＳ〔ｎ−１〕を出力する。従ってこの続くフィールドＦ５において、走査線ＤＳＬ〔ｎ〕、ＤＳＬ〔ｎ＋１〕、ＤＳＬ〔ｎ＋２〕、ＤＳＬ〔ｎ＋３〕、ＤＳＬ〔ｎ＋４〕に接続された画素回路５は、駆動トランジスタＴｒ２のドレイン電圧が電源電圧Ｖｃｃに立ち上がった後、書込信号ＷＳが立ち上がるまでの期間が、それぞれＴ＋５ＴＨ、Ｔ＋６ＴＨ、Ｔ＋７ＴＨ、Ｔ＋８ＴＨ、Ｔ＋４ＴＨに設定される。なおこれらにより出力部１４ＢＢは、切り換え対象である電源用駆動信号ＤＳ〔ｎ〕、ＤＳ〔ｎ−１〕が共に電圧Ｖｓｓに設定されている期間で、これら電源用駆動信号ＤＳ〔ｎ〕、ＤＳ〔ｎ−１〕の出力を切り換える。
【００７２】
これらによりこの５フィールドＦ１〜Ｆ５の期間の間、走査線ＤＳＬ〔ｎ〕、ＤＳＬ〔ｎ＋１〕、ＤＳＬ〔ｎ＋２〕、ＤＳＬ〔ｎ＋３〕、ＤＳＬ〔ｎ＋４〕に接続された画素回路５は、駆動トランジスタＴｒ２のドレイン電圧が電源電圧Ｖｃｃに立ち上がった後、書込信号ＷＳが立ち上がるまでの期間が、総合で、Ｔ＋２０ＴＨに設定される。従って５フィールドＦ１〜Ｆ５の期間で、駆動トランジスタＴｒ２に電源Ｖｃｃの供給を開始した後、書込トランジスタＴｒ１により保持容量Ｃｓの端子電圧を設定するまでの総合の期間を、１つのグループを構成する各ラインで同一に設定することができる。従って駆動トランジスタＴｒ２において、ドレインソース間がバイアスされた状態で、ゲートソース間電圧が逆バイアスされた状態に保持される期間を、１つのグループを構成する各ラインで同一に設定することができ、１つのグループを構成するライン間で、経時変化の相違を防止することができる。
【００７３】
［実施の形態の動作］
以上の構成において、この画像表示装置１１では（図２）、信号線駆動回路１３において、順次入力される画像データＤ１が信号線ＤＴＬに振り分けられた後、ディジタルアナログ変換処理される。これにより画像表示装置１１では、信号線ＤＴＬに接続された各画素の階調を指示する階調電圧Ｖｉｎが信号線ＤＴＬ毎に作成される。画像表示装置１では、この階調電圧Ｖｉｎに、しきい値電圧のばらつき補正用の固定電圧Ｖｏｆｓが加算されて階調設定用電圧Ｖｓｉｇが生成される。またこの階調設定用電圧Ｖｓｉｇ、固定電圧Ｖｏｆｓ、消去用の基準電圧Ｖｉｎｉが順次切り換えられて各信号線ＤＴＬの駆動信号Ｓｓｉｇが生成され、この駆動信号Ｓｓｉｇが対応する信号線ＤＴＬに出力される。
【００７４】
この信号線ＤＴＬの駆動に対応して、画像表示装置１１は、走査線駆動回路１４により書込信号ＷＳ、電源用駆動信号ＤＳが作成され、これら書込信号ＷＳ、電源用駆動信号ＤＳによる画素回路５に設けられた書込トランジスタＴｒ１、駆動トランジスタＴｒ２の制御により、線順次で各画素回路５に設けられた発光素子８の階調が設定される。これにより画像表示装置１１では、画像データＤ１による画像を表示部２で表示することができる。
【００７５】
より具体的に、画像表示装置１１では、線順次により保持容量Ｃｓの端子間電圧が画像データＤ１に応じた電圧、消去用の基準電圧Ｖｉｎｉに交互に設定され、これにより各画素回路５で発光期間及び非発光期間が繰り返される。また発光期間においては、駆動トランジスタＴｒ２により保持容量Ｃｓに設定された端子間電圧に応じた駆動電流で発光素子８が電流駆動され、これにより画像データＤ１に応じた発光輝度により発光素子８を発光させて所望の画像を表示することができる。
【００７６】
しかしながらこれら画素回路５に適用される駆動トランジスタＴｒ２は、しきい値電圧Ｖｔｈのばらつきが大きい欠点がある。その結果、画像表示装置１１では、単に保持容量Ｃｓのゲート側端電圧を階調電圧Ｖｉｎに応じた電圧Ｖｓｉｇに設定したのでは、駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈのばらつきにより有機ＥＬ素子８の発光輝度がばらつき、画質が劣化する。
【００７７】
そこで画像表示装置１１では、非発光期間が開始すると、電源用駆動信号ＤＳの立ち下げにより保持容量Ｃｓの有機ＥＬ素子８側端電圧を立ち下げた後、書込トランジスタＴｒ１を介して駆動トランジスタＴｒ２のゲート電圧がしきい値電圧補正用の固定電圧Ｖｏｆｓに設定される（図８）。これにより画像表示装置１１では、保持容量Ｃｓの端子間電圧が駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈ以上に設定される。その後、駆動トランジスタＴｒ２を介して、この保持容量Ｃｓの端子間電圧が放電される。これらの一連の処理により、画像表示装置１１では、保持容量Ｃｓの端子間電圧が、事前に、駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈに設定される。
【００７８】
その後、画像表示装置１１では、階調電圧Ｖｉｎに固定電圧Ｖｏｆｓを加算した階調設定用電圧Ｖｓｉｇが駆動トランジスタＴｒ２のゲート電圧に設定される。これにより画像表示装置１１では、駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈのばらつきによる画質劣化を防止することができる。
【００７９】
また駆動トランジスタＴｒ２を介した保持容量Ｃｓの端子間電圧の放電が複数回の期間で実行される。これにより高解像度化により１回の放電によっては、駆動トランジスタＴｒ２を介した放電により保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈに設定するのに十分な時間を割り当てることが困難な場合でも、この駆動トランジスタＴｒ２を介した放電に十分な時間を割り当て、十分に駆動トランジスタＴｒ２のばらつきを補正することができる。
【００８０】
また一定時間の間、駆動トランジスタＴｒ２に電源を供給した状態で、駆動トランジスタＴｒ２のゲート電圧を階調設定用電圧Ｖｓｉｇに保持することにより、駆動トランジスタＴｒ２の移動度のばらつきによる画質劣化を防止することができる。
【００８１】
画像表示装置１１では、この移動度のばらつき補正処理による保持容量Ｃｓの端子間電圧の設定により各画素回路５の発光期間が開始する。また消灯用の基準電圧Ｖｉｎｉを用いて同様に保持容量Ｃｓの端子間電圧が設定されて非発光期間が開始する（図３、図１８）。これにより画像表示装置１１は、各画素回路５の発光期間、非接触発光期間が書込信号ＷＳによる書込トランジスタＴｒ１の制御により実行される。その結果、電源用駆動信号ＤＳを複数ラインで共通化したユニットドライブ方式により所望の画像を表示し、駆動信号ＤＳの生成に係る構成を簡略化することができる。
【００８２】
しかしながらこのように電源用駆動信号ＤＳを複数ラインで共通化した場合（図１８及び図１９）、電源用駆動信号ＤＳを電源電圧Ｖｃｃに立ち上げた後、書込トランジスタＴｒ１をオン動作させるまでの期間ＴＡ、ＴＢ、ＴＣ、ＴＤ、ＴＥの間、ドレインソース間電圧Ｖｄｓがバイアスされた状態で、ゲートソース間電圧Ｖｇｓが逆バイアスされた状態に保持され、この期間ＴＡ、ＴＢ、ＴＣ、ＴＤ、ＴＥが、１つのユニットを構成するライン毎に相違することになる。
【００８３】
これに対して駆動トランジスタＴｒ２を構成するＴＦＴは、長期間、ドレインソース間電圧Ｖｄｓがバイアスされた状態で、ゲートソース間電圧Ｖｇｓが逆バイアスされた状態に保持されると、徐々に特性が経時変化する。
【００８４】
これにより図１８の構成では、長期間の使用により、１つのユニットを構成する連続するライン５ｎ、５ｎ＋１、５ｎ＋２、５３＋３、５ｎ＋４間で、徐々に輝度差が発生し、横スジによる輝度ムラが徐々に発生することになる。
【００８５】
そこでこの画像表示装置１１では、ユニットの数に対して、１つ余分に電源用の駆動信号ＤＳを生成し、１つのユニットの画素回路５を、対応する駆動信号ＤＳ〔ｎ〕と、直前のユニット用の先行する駆動信号ＤＳ〔ｎ−１〕とにより駆動可能に、これら駆動信号ＤＳが作成される（図３）。
【００８６】
また対応するユニットのライン毎に、この２つの駆動信号ＤＳ〔ｎ〕及びＤＳ〔ｎ−１〕を切り換えて出力するようにして、遅れて発光期間を開始するライン程、１つのユニットを構成する複数ラインに対応する複数フィールドの期間で、先行する駆動信号ＤＳ〔ｎ−１〕が順次増大するように設定される（図１）。またこの複数フィールドの期間の設定が繰り返される。
【００８７】
これにより画像表示装置１１では、この複数フィールドにおいて、駆動トランジスタＴｒ２に電源Ｖｃｃの供給を開始した後、書込トランジスタＴｒ１により保持容量Ｃｓの端子電圧を設定するまでの総合の期間を、１つのグループを構成する各ラインで同一に設定することができる。従って駆動トランジスタＴｒ２において、ドレインソース間がバイアスされた状態で、ゲートソース間電圧が逆バイアスされた状態に保持される期間を、１つのグループを構成する各ラインで同一に設定することができる。
【００８８】
これにより画像表示装置１１では、１つのグループを構成するライン間で、経時変化の相違を防止することができ、この経時変化の相違による横スジの輝度ムラを防止することができる。
【００８９】
［実施の形態の効果］
以上の構成によれば、対応するグループの電源用駆動信号と、先行する電源用駆動信号とをライン毎に切り換えて電源用駆動信号を出力し、グループ内において、遅れて発光期間を開始するライン程、一定期間に占める先行する電源用駆動信号が順次増大するように設定することにより、ユニットドライブ方式において、長期の使用による輝度ムラを防止することができる。
【００９０】
またこの構成において、電源用駆動信号及び書込信号による制御により保持容量の端子間電圧を駆動トランジスタのしきい値電圧以上の電圧に設定した後、保持容量の端子間電圧を駆動トランジスタのしきい値電圧に応じた電圧に設定することにより、簡易な構成により駆動トランジスタのしきい値電圧のばらつきを有効に回避して画質を向上することができる。
〈変形例〉
なお上述の実施の形態においては、スイッチ回路１９Ａ〜１９Ｄを順次切り換えて、遅れて発光期間を開始するライン程、一定期間に占める先行する電源用駆動信号が順次増大するように設定する場合について述べたが、本発明はこれに限らず、要は、一定期間に占める先行する電源用駆動信号が順次増大するように設定すればよく、例えば図１との対比により図５に示すように、この一定期間で、時間軸方向に不規則に、スイッチ回路１９Ａを切り換えるようにしてもよい。
【００９１】
また上述の実施の形態においては、１フィールド毎にスイッチ回路１９Ａ〜１９Ｄの設定を切り換えて、５フィールドの期間で、駆動トランジスタに電源電圧の供給を開始した後、書込トランジスタにより保持容量の端子電圧を設定するまでの総合の期間を、１つのグループを構成する各ラインで同一に設定する。しかしながら本発明はこれに限らず、例えば２フィールド毎にスイッチ回路１９Ａ〜１９Ｄの設定を切り換えて、１０フィールドの期間で、駆動トランジスタに電源電圧の供給を開始した後、書込トランジスタにより保持容量の端子電圧を設定するまでの総合の期間を、１つのグループを構成する各ラインで同一に設定する場合等、１つのユニットを構成する複数ラインに対応する複数フィールドの期間の整数倍の期間に占める先行した電源用駆動信号が順次増大するように設定して上述の実施の形態と同様の効果を得ることができる。
【００９２】
また上述の実施の形態においては、信号線を介して保持容量のゲート側端電圧を電圧Ｖｏｆｓに設定することにより、保持容量の端子間電圧を駆動トランジスタＴｒ２のしきい値電圧以上の電圧に設定する場合について述べたが、本発明はこれに限らず、別途、トランジスタを設け、このトランジスタを介して保持容量のゲート側端電圧を電圧Ｖｏｆｓに設定する場合等にも広く適用することができる。
【００９３】
また上述の実施の形態においては、駆動トランジスタを介した保持容量の端子間電圧の放電を複数回の期間で実行する場合について述べたが、本発明はこれに限らず、この放電の処理を１回の期間で実行する場合にも広く適用することができる。
【００９４】
また上述の実施の形態においては、Ｎチャンネル型のトランジスタを駆動トランジスタに適用する場合について述べたが、本発明はこれに限らず、Ｐチャンネル型のトランジスタを駆動トランジスタに適用する画像表示装置等に広く適用することができる。
【００９５】
また上述の実施の形態においては、本発明を有機ＥＬ素子の画像表示装置に適用する場合について述べたが、本発明はこれに限らず、電流駆動型の各種自発光素子による画像表示装置に広く適用することができる。
【産業上の利用可能性】
【００９６】
本発明は、例えば有機ＥＬ素子によるアクティブマトリックス型の画像表示装置に適用することができる。
【図面の簡単な説明】
【００９７】
【図１】本発明の第１の実施の形態に係る画像表示装置に適用される走査線駆動回路の動作の説明に供する図表である。
【図２】本発明の第１の実施の形態に係る画像表示装置を示すブロック図である。
【図３】図２の画像表示装置の動作の説明に供するタイムチャートである。
【図４】図２の画像表示装置の出力部を示すブロック図である。
【図５】本発明の他の実施の形態に係る画像表示装置に適用される走査線駆動回路の動作の説明に供する図表である。
【図６】従来の画像表示装置を示すブロック図である。
【図７】図６の画像表示装置の詳細構成を示す接続図である。
【図８】図６の画像表示装置の動作の説明に供するタイムチャートである。
【図９】図６の画像表示装置の動作の説明に供する接続図である。
【図１０】図９の続きの説明に供する接続図である。
【図１１】図１０の続きの説明に供する接続図である。
【図１２】図１１の続きの説明に供する接続図である。
【図１３】図１２の続きの説明に供する接続図である。
【図１４】図１３の続きの説明に供する接続図である。
【図１５】図１４の続きの説明に供する接続図である。
【図１６】図１５の続きの説明に供する接続図である。
【図１７】しきい値電圧のばらつきを補正する処理を複数回で実行する場合の説明に供する信号波形図である。
【図１８】駆動トランジスタの経時変化の説明に供するタイムチャートである。
【図１９】図８の信号波形図を部分的に拡大して示す信号波形図である。
【符号の説明】
【００９８】
１、１１……画像表示装置、２……表示部、３、１３……信号線駆動回路、３Ａ、１３Ａ……データスキャン回路、４、１４……走査線駆動回路、４Ａ、１４Ａ……ライトスキャン回路、４Ｂ、１４Ｂ……ドライブスキャン回路、５……画素回路、８……有機ＥＬ素子、ＤＴＬ……信号線、ＤＳＬ、ＷＳＬ……走査線、Ｃｓ……保持容量、Ｔｒ１……書込トランジスタ、Ｔｒ２……駆動トランジスタ
【図１】
2010054876.tif 000005
【図２】
2010054876.tif 000006
【図３】
2010054876.tif 000007
【図４】
2010054876.tif 000008
【図５】
2010054876.tif 000009
【図６】
2010054876.tif 000010
【図７】
2010054876.tif 000011
【図８】
2010054876.tif 000012
【図９】
2010054876.tif 000013
【図１０】
2010054876.tif 000014
【図１１】
2010054876.tif 000015
【図１２】
2010054876.tif 000016
【図１３】
2010054876.tif 000017
【図１４】
2010054876.tif 000018
【図１５】
2010054876.tif 000019
【図１６】
2010054876.tif 000020
【図１７】
2010054876.tif 000021
【図１８】
2010054876.tif 000022
【図１９】
2010054876.tif 000023