(57)【要約】【課題】  駆動素子の経年駆動による閾値電圧の変化を抑制することが可能な表示装置及び表示装置の製造方法を提供する。【解決手段】  画素３０は、有機ＥＬ素子２１を駆動させるための第１選択トランジスタと、第２選択トランジスタＴｒ１２と、発光駆動トランジスタＴｒ１３とを備える。これらのトランジスタの上に形成される層間絶縁膜３５の上面の、スイッチング動作に寄与するトランジスタに対向する領域に遮光膜３３を形成する。これにより、スイッチング動作を行うトランジスタには有機ＥＬ素子から発せられる光、外光等が入射しにくく、発光駆動トランジスタＴｒ１３にはこれらの光が入射する。この光の入射により、有機ＥＬ素子２１の発光量に影響するトランジスタＴｒ１３の経年駆動による閾値電圧の変化を抑制する。【選択図】      図４
2010161084.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成され、前記発光素子に流れる電流を制御する駆動素子と、
前記駆動素子をスイッチングするスイッチング素子と、
前記基板上に形成され、第一電極と、前記第一電極と対向し、前記駆動素子及び前記スイッチング素子上にまで設けられた光反射性導電層を含む第二電極と、前記第一電極と前記第二電極の間に形成された発光層と、を備えた発光素子と、
前記スイッチング素子上のみにおいて、前記スイッチング素子と前記第二電極との間に形成された遮光膜と、
を備えることを特徴とする表示装置。
【請求項２】
前記駆動素子及び前記スイッチング素子は、アモルファスシリコン薄膜トランジスタであることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記遮光膜は、前記スイッチング素子を覆う絶縁膜上に形成されることを特徴とする請求項１又は２に記載の表示装置。
【請求項４】
前記遮光膜は、前記スイッチング素子を覆う絶縁膜上に形成された隔壁上に形成されることを特徴とする請求項１又は２に記載の表示装置。
【請求項５】
前記第二電極は、前記隔壁を覆うように形成されることを特徴とする請求項４に記載の表示装置。
【請求項６】
前記遮光膜は、酸化クロム（III）、コバルト−鉄−クロム酸化物、アモルファスシリコンの少なくともいずれかから形成されることを特徴とする請求項１乃至５のいずれか１項に記載の表示装置。
【請求項７】
第一電極と、光反射性導電層を含む第二電極と、前記第一電極と前記第二電極の間に形成された発光層と、を備える発光素子を有する表示装置の製造方法において、
基板上に、前記発光素子に流れる電流を制御する駆動素子と、前記駆動素子をスイッチングするスイッチング素子と、を形成する工程と、
前記駆動素子及び前記スイッチング素子上に絶縁膜を形成する工程と、
前記スイッチング素子に対応する位置のみにおいて、遮光膜を形成する工程と、
前記スイッチング素子との間に前記遮光膜が介在するように、前記第二電極を形成する工程と、
を備えることを特徴とする表示装置の製造方法。
【請求項８】
前記駆動素子及び前記スイッチング素子は、アモルファスシリコン薄膜トランジスタであることを特徴とする請求項７に記載の表示装置の製造方法。
【請求項９】
前記遮光膜は、前記スイッチング素子を覆う絶縁膜上に形成されることを特徴とする請求項７又は８に記載の表示装置の製造方法。
【請求項１０】
前記遮光膜は、前記スイッチング素子を覆う絶縁膜上に形成された隔壁上に形成されることを特徴とする請求項７又は８に記載の表示装置の製造方法。
【請求項１１】
前記第二電極は、前記隔壁を覆うように形成されることを特徴とする請求項１０に記載の表示装置の製造方法。
【請求項１２】
前記遮光膜は、酸化クロム（III）、コバルト−鉄−クロム酸化物、アモルファスシリコンの少なくともいずれかから形成されることを特徴とする請求項７乃至１０のいずれか１項に記載の表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬ（electroluminescence）素子を用いた表示装置及び表示装置の製造方法に関する。
【背景技術】
【０００２】
近年、液晶表示装置（ＬＣＤ）に続く次世代の表示デバイスとして、有機エレクトロルミネッセンス素子（以下、「有機ＥＬ素子」と略記する）等の自発光素子を２次元配列した発光素子型の表示パネルを備えた表示装置の本格的な実用化、普及に向けた研究開発が盛んに行われている。
【０００３】
有機ＥＬ素子は、アノード電極と、カソード電極と、これらの電極間に形成された電子注入層、発光層、正孔注入層、等を備える。有機ＥＬ素子では、発光層において正孔注入層から供給された正孔と電子注入層から供給された電子とが再結合することによって発生するエネルギーによって発光する。また、このような有機ＥＬ素子は、特許文献１に開示されているように、表示装置として用いられており、例えばＴＦＴ（Thin Film Transistor）等によって駆動されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−１９５０１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、ＴＦＴでは、特にアモルファスシリコンＴＦＴでは、駆動時間の経過とともにゲートの閾値電圧Ｖｔｈがプラス電位側にシフトする現象が確認されている。有機ＥＬ素子の発光量は有機ＥＬ素子に流れる電流量によって定まるため、発光量を駆動素子に印加する電圧によって制御している場合は、閾値電圧の変化は特に発光量の制御のずれが生ずるという問題がある。
【０００６】
このため、経年変化による駆動素子の閾値電圧の変化を抑制することが可能な表示装置とその製造方法が求められている。
【０００７】
本発明は上述した実情に鑑みてなされたものであって、駆動素子の経年駆動による閾値電圧の変化を抑制することが可能な表示装置及び表示装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明の第１の観点に係る表示装置は、
基板上に形成され、前記発光素子に流れる電流を制御する駆動素子と、
前記駆動素子をスイッチングするスイッチング素子と、
前記基板上に形成され、第一電極と、前記第一電極と対向し、前記駆動素子及び前記スイッチング素子上にまで設けられた光反射性導電層を含む第二電極と、前記第一電極と前記第二電極の間に形成された発光層と、を備えた発光素子と、
前記スイッチング素子上のみにおいて、前記スイッチング素子と前記第二電極との間に形成された遮光膜と、
を備えることを特徴とする。
【０００９】
前記駆動素子及び前記スイッチング素子は、アモルファスシリコン薄膜トランジスタであってもよい。
前記遮光膜は、前記スイッチング素子を覆う絶縁膜上に形成されていてもよい。
前記遮光膜は、前記スイッチング素子を覆う絶縁膜上に形成された隔壁上に形成されていてもよい。
前記第二電極は、前記隔壁を覆うように形成されていてもよい。
前記遮光膜は、酸化クロム（III）、コバルト−鉄−クロム酸化物、アモルファスシリコンの少なくともいずれかから形成されていてもよい。
【００１０】
上記目的を達成するため、本発明の第２の観点に係る表示装置の製造方法は、
第一電極と、光反射性導電層を含む第二電極と、前記第一電極と前記第二電極の間に形成された発光層と、を備える発光素子を有する表示装置の製造方法において、
基板上に、前記発光素子に流れる電流を制御する駆動素子と、前記駆動素子をスイッチングするスイッチング素子と、を形成する工程と、
前記駆動素子及び前記スイッチング素子上に絶縁膜を形成する工程と、
前記スイッチング素子に対応する位置のみにおいて、遮光膜を形成する工程と、
前記スイッチング素子との間に前記遮光膜が介在するように、前記第二電極を形成する工程と、
を備えることを特徴とする。
【００１１】
前記駆動素子及び前記スイッチング素子は、アモルファスシリコン薄膜トランジスタであってもよい。
前記遮光膜は、前記スイッチング素子を覆う絶縁膜上に形成されていてもよい。
前記遮光膜は、前記スイッチング素子を覆う絶縁膜上に形成された隔壁上に形成されていてもよい。
前記第二電極は、前記隔壁を覆うように形成されていてもよい。
前記遮光膜は、酸化クロム（III）、コバルト−鉄−クロム酸化物、アモルファスシリコンの少なくともいずれかから形成されていてもよい。
【発明の効果】
【００１２】
本発明によれば、駆動素子の経年駆動による閾値電圧の変化を抑制することが可能な表示装置及び表示装置の製造方法を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施形態に係る表示装置の構成例を示す平面図である。
【図２】画素の駆動回路を示す等価回路図である。
【図３】画素の平面図である。
【図４】図３に示すIV−IV線断面図である。
【図５】本発明の実施形態に係る表示装置の製造方法を示す図である。
【図６】本発明の実施形態に係る表示装置の製造方法を示す図である。
【図７】画素への光の入射を示す図である。
【図８】アモルファスシリコンＴＦＴを長時間駆動させた場合の閾値電圧の変化を示す図である。
【図９】アモルファスシリコンＴＦＴを光を長時間照射した場合の閾値電圧の変化を示す図である。
【図１０】本発明の第２実施形態に係る表示装置の構成例を示す断面図である。
【図１１】画素への光の入射を示す図である。
【図１２】本発明の第２実施形態に係る表示装置の製造方法を示す図である。
【図１３】本発明の第２実施形態に係る表示装置の製造方法を示す図である。
【図１４】本発明の第３実施形態に係る表示装置の画素の駆動回路を示す等価回路図である。
【図１５】画素の平面図である。
【図１６】図１５に示すXVI−XVI線断面図である。
【図１７】本発明の第４実施形態に係る表示装置の構成例を示す断面図である。
【図１８】画素の回路構成及び駆動原理が示された等価回路図であり、（ａ）図には選択期間の電流の流れが示されており、（ｂ）図には非選択期間の電流の流れが示されている。
【図１９】動作が示されたタイミングチャート図である。
【発明を実施するための形態】
【００１４】
本発明の各実施形態に係る表示装置及び表示装置の製造方法について図を用いて説明する。本実施形態では、ボトムエミッション型の有機ＥＬ（electroluminescence）素子を用いたアクティブ駆動方式の表示装置を中心に挙げて説明する。
【００１５】
（第１実施形態）
本発明の第１実施形態にかかる表示装置及び表示装置の製造方法について図を用いて説明する。
【００１６】
図１は本発明の実施形態にかかる表示装置の構成例を示す図である。また、図２は画素の駆動回路の等価回路図である。図３は、画素３０の平面図であり、図４は図３に示すIV−IV線断面図である。
【００１７】
表示装置１０では、画素基板３１上にそれぞれ赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色に発する３つの画素３０を一組として、この組が行方向（図１の左右方向）に繰り返し複数配列されるとともに、列方向（図１の上下方向）に同一色の画素が複数配列されている。ＲＧＢの各色を発する画素がマトリクス状に配列される。また、各画素３０はＲＧＢそれぞれの光を発する有機ＥＬ素子２１と、有機ＥＬ素子をアクティブ動作させる画素回路ＤＳとを備える。
【００１８】
画素回路ＤＳは、第１選択トランジスタＴｒ１１、第２選択トランジスタＴｒ１２、発光駆動トランジスタＴｒ１３、キャパシタＣｓ、有機ＥＬ素子２１と、を備える。第１選択トランジスタＴｒ１１、第２選択トランジスタＴｒ１２、発光駆動トランジスタＴｒ１３は、それぞれアモルファスシリコンを有する半導体層を備える逆スタガ型のｎチャネル型ＴＦＴ（Thin Film Transistor）である。
【００１９】
それぞれ所定行に配列された複数の画素回路ＤＳに接続された複数のアノードラインＬａと、例えば接地電位等の電圧Ｖｓｓが印加され、全ての画素に対して単一の電極層により形成されたカソードである対向電極４０と、それぞれ所定列に配列された複数の画素回路に接続されたデータラインＬｄと、それぞれ所定行に配列された複数の画素回路のトランジスタＴｒ１１を選択する複数の走査ラインＬｓと、が形成されている。
【００２０】
図２及び図３に示すように、第１選択トランジスタＴｒ１１のゲート電極１１ｇは走査ラインＬｓに接続されており、第１選択トランジスタＴｒ１１のドレイン電極１１ｄはアノードラインＬａに接続されている。コンタクト部４４においてキャパシタ電極Ｃｓ１及び発光駆動トランジスタＴｒ１３のゲート電極１３ｇが互いに接続されている。また、第１選択トランジスタＴｒ１１のソース電極１１ｓは、コンタクト部４３を介してキャパシタ電極Ｃｓ１と接続され、更にキャパシタ電極Ｃｓ１を介して発光駆動トランジスタＴｒ１３のゲート電極１３ｇと接続される。なお、コンタクト部４１〜４３は、異なる層に形成された電極、配線等を上下に導通させるものであり、例えば絶縁膜３２に厚さ方向に開口された開口部であり、この開口部で、第１選択トランジスタＴｒ１１、第２選択トランジスタＴｒ１２、発光駆動トランジスタＴｒ１３のゲート電極を形成するゲート導電層をパターニングしてなる下部接続部と、第１選択トランジスタＴｒ１１、第２選択トランジスタＴｒ１２、発光駆動トランジスタＴｒ１３のソース−ドレイン電極を形成するソース−ドレイン導電層をパターニングしてなる上部接続部とが接続されている。
【００２１】
また、第２選択トランジスタＴｒ１２のドレイン電極１２ｄは、画素電極３４を介して発光駆動トランジスタＴｒ１３のソース電極１３ｓに接続されており、ソース電極１２ｓは、コンタクト部４１を介してデータラインＬｄに接続される。また、第２選択トランジスタＴｒ１２のゲート電極１２ｇは、コンタクト部４２を介して走査ラインＬｓと接続される。
【００２２】
発光駆動トランジスタＴｒ１３のドレイン電極１３ｄはアノードラインＬａに接続されており、発光駆動トランジスタＴｒ１３のゲート電極１３ｇは、キャパシタ電極Ｃｓ１を介して第１選択トランジスタＴｒ１１のソース電極１１ｓに接続されている。また、発光駆動トランジスタＴｒ１３のソース電極１３ｓは、画素電極３４に接続されている。
キャパシタＣｓは、キャパシタ電極Ｃｓ１と、画素電極３４と、キャパシタ電極Ｃｓ１と画素電極３４との間に介在する絶縁膜３２によって構成される。
【００２３】
選択期間中の各画素３０の書き込み動作では、走査ドライバ（図示せず）によって、各走査ラインＬｓに走査信号が順次出力され、各走査線ラインが順次選択される。選択する走査ラインＬｓにはオンレベル（ハイレベル）のＶｏｎ電圧（接地電位より十分高い）が供給され、選択しない走査ラインＬｓにはローレベルのＶｏｆｆ電圧（接地電位より低い）が供給される。これにより、選択された走査ラインＬｓに接続された第１選択トランジスタＴｒ１１と、第２選択トランジスタＴｒ１２と、がオン状態となる。
【００２４】
選択期間中、電源ドライバ（図示せず）は、コントローラ（図示せず）から出力される制御信号に応じて各アノードライン（電源ライン）Ｌａに順次電圧を出力する。各選択トランジスタを選択している選択期間はローレベルの第一電源電圧、例えばカソード電位Ｖｓｓと同電位もしくはより低い電圧を印加する。また、選択期間後の非選択期間（発光期間）には電源ドライバは第一電源電圧より高電位のハイレベルの第二電源電圧をアノードラインＬａに印加する。
【００２５】
選択期間には、データドライバ（図示せず）によって、有機ＥＬ素子２１の発光の階調に対応する階調信号がデータラインＬｄに供給される。この階調信号にしたがって設定された、発光駆動トランジスタＴｒ１３のゲート電極１３ｇとソース電極１３ｓとの間の書込み電圧は、キャパシタＣｓによって保持され、非選択期間において、書込み電圧の電圧値に応じた階調電流が有機ＥＬ素子２１に流れ、所望の階調に発光する。
【００２６】
この際、本実施形態のように有機ＥＬ素子２１の発光の階調を設定する階調信号が、電圧値によって制御する電圧階調信号の場合、駆動ドライバであるＴｒ１３のゲート電極１３ｇ及びソース電極１３ｓ間の電圧は、電圧階調信号の電圧によって設定される。つまり、駆動ドライバであるＴｒ１３のゲート閾値電圧が経時劣化によって高電位側に変化してしまうと、データドライバがある電圧をデータラインＬｄに印加した際に駆動ドライバであるＴｒ１３のドレイン電極１３ｄ−ソース電極１３ｓを流れる電流が減少する方向に変化し、有機ＥＬ素子２１を所望の階調で発光させることが困難となる。従って、発光駆動トランジスタＴｒ１３の閾値電圧は初期値と大きく異ならないことが望ましい。
【００２７】
次に、有機ＥＬ素子２１は、画素電極３４と、正孔注入層３６と、インターレイヤ３７と、発光層３８と、対向電極４０と、を備える。正孔注入層３６と、インターレイヤ３７と、発光層３８とが、電子や正孔がキャリアとなって輸送されるキャリア輸送層となる。キャリア輸送層は、列方向に配列された層間絶縁膜３５及び隔壁３９の間に配置されている。層間絶縁膜３５は、例えば、窒化シリコン又は酸化シリコン等のように、有機ＥＬ素子２１の発する光に対して透明な部材で形成されている。
【００２８】
第１選択トランジスタＴｒ１１の半導体層、第２選択トランジスタＴｒ１２の半導体層１２１のそれぞれに、発光層３８等からの光が入射されること防止するための遮光膜３３が、それぞれ第１選択トランジスタＴｒ１１、第２選択トランジスタＴｒ１２の上方に設けられている。また発光駆動トランジスタＴｒ１３には、遮光膜が設けられていないため、発光駆動トランジスタＴｒ１３の半導体層１３１には、発光層３８等からの光が入射されやすい構造になっている。
【００２９】
各画素の画素基板３１上には、ゲート導電層をパターニングしてなる第１選択トランジスタＴｒ１１、第２選択トランジスタＴｒ１２、発光駆動トランジスタＴｒ１３のゲート電極１１ｇ，１２ｇ，１３ｇが形成されている。更に、各画素の画素基板３１上には、キャパシタＣｓの一方の電極Ｃｓ１が形成され、各画素に隣接した画素基板３１上には、ゲート導電層をパターニングしてなり、列方向に沿って延びるデータラインＬｄが形成されており、更にこれらを覆うように、ゲート絶縁膜やキャパシタの誘電体として機能する絶縁膜３２が形成される。
【００３０】
有機ＥＬ素子２１が画素基板３１側から表示光を出射するボトムエミッション型である場合、キャパシタ電極Ｃｓ１及び画素電極３４はＩＴＯ等の透明電極となり、コンタクト部４４において発光駆動トランジスタＴｒ１３のゲート電極１３ｇがキャパシタ電極Ｃｓ１と重なるように形成されている。また有機ＥＬ素子２１が対向電極４０側から表示光を出射するトップエミッション型である場合、対向電極４０はＩＴＯ等の透明電極となるが、キャパシタ電極Ｃｓ１は透明である必要がないので、キャパシタ電極Ｃｓ１はゲート導電層をパターニングすることによって発光駆動トランジスタＴｒ１３のゲート電極１３ｇと一括して且つ一体的に形成することができる。ゲート導電層は、フォトリソグラフィによって一括してパターニングすることができるので、トップエミッション型であれば、これらの部材の製造工程を簡略化することができる。
【００３１】
絶縁膜３２は、絶縁性材料、例えばシリコン酸化膜、シリコン窒化膜等から形成され、データラインＬｄと、ゲート電極１２ｇ，１３ｇと、キャパシタ電極Ｃｓ１と、を覆うように画素基板３１上に形成される。
【００３２】
第１選択トランジスタＴｒ１１、第２選択トランジスタＴｒ１２、発光駆動トランジスタＴｒ１３は、それぞれｎチャネル型の薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）である。それぞれのトランジスタは図４に示すように画素基板３１上に形成される。図４に示すように、第２選択トランジスタＴｒ１２は、半導体層１２１と、保護絶縁膜１２２と、ドレイン電極１２ｄと、ソース電極１２ｓと、オーミックコンタクト層１２４，１２５と、ゲート電極１２ｇと、を備える。また、発光駆動トランジスタＴｒ１３は、半導体層１３１と、保護絶縁膜１３２と、ドレイン電極１３ｄと、ソース電極１３ｓと、オーミックコンタクト層１３４，１３５と、ゲート電極１３ｇと、を備える。なお、図示は省略しているが、第１選択トランジスタＴｒ１１も第２選択トランジスタＴｒ１２と同様の構成となっている。図３及び図４に示すように、層間絶縁膜３５上の第１選択トランジスタＴｒ１１と、第２選択トランジスタＴｒ１２とに対向する領域には、不透明の遮光膜３３が形成されている。保護絶縁膜１２２，１３２及び第１選択トランジスタＴｒ１１の保護絶縁膜は、例えば、窒化シリコン又は酸化シリコン等のように、有機ＥＬ素子２１の発する光に対して透明な部材で形成されている。
【００３３】
各トランジスタＴｒ１１，Ｔｒ１２，Ｔｒ１３において、ゲート電極は、例えば、例えば、Ｍｏ膜、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜又はＡｌＮｄＴｉ合金膜、ＭｏＮｂ合金膜等からなる不透明なゲート導電層から形成される。ゲート導電層によって形成された第１選択トランジスタＴｒ１１、第２選択トランジスタＴｒ１２、発光駆動トランジスタＴｒ１３のゲート電極１１ｇ，１２ｇ，１３ｇは、有機ＥＬ素子２１の発する光に対して不透明であるので、第１選択トランジスタＴｒ１１、第２選択トランジスタＴｒ１２、発光駆動トランジスタＴｒ１３の下側から各半導体層に向かって進入してくる光を遮光することができる。また、ドレイン電極、ソース電極はそれぞれ例えばアルミニウム−チタン（ＡｌＴｉ）／Ｃｒ、ＡｌＮｄＴｉ／ＣｒまたはＣｒ等のソース−ドレイン導電層から形成されている。ソース−ドレイン導電層によって形成された、第１選択トランジスタＴｒ１１、第２選択トランジスタＴｒ１２、発光駆動トランジスタＴｒ１３のソース電極１１ｓ，１２ｓ，１３ｓ及びドレイン電極１１ｄ，１２ｄ，１３ｄは、有機ＥＬ素子２１の発する光に対して不透明であるので、これらの上方から進入する光を直下に入射することを防止できるが、ソース電極１１ｓ及びドレイン電極１１ｄ間、ソース電極１２ｓ及びドレイン電極１２ｄ間、及びソース電極１３ｓ及びドレイン電極１３ｄ間には、それぞれ透明な保護絶縁膜や層間絶縁膜３５が形成されているだけなので、上方から第１選択トランジスタＴｒ１１、第２選択トランジスタＴｒ１２、発光駆動トランジスタＴｒ１３の半導体層の半導体層のチャネルが形成される領域に入射されてしまう構造になっている。また、ドレイン電極及びソース電極と半導体層との間にはそれぞれ低抵抗性接触のため、オーミックコンタクト層が形成される。
【００３４】
画素電極（アノード電極）３４は、透光性を備える導電材料、例えばＩＴＯ（Indium Tin Oxide）、ＺｎＯ等から構成される。各画素電極３４は隣接する他の画素３０の画素電極３４と層間絶縁膜３５によって絶縁されている。
【００３５】
層間絶縁膜３５は、画素電極３４間に形成され、隣接する画素電極３４間を絶縁する。また、層間絶縁膜３５はトランジスタＴｒ１１，Ｔｒ１２，Ｔｒ１３、走査ラインＬｓ、アノードラインＬａ等を覆うように形成される。層間絶縁膜３５及び絶縁膜４２には平面形状が略方形の開口部３５ａが形成されており、この開口部３５ａによって画素３０の発光領域が画される。更に隔壁３９には列方向（図７の上下方向）に延びる溝状の開口部３９ｂが複数の画素３０にわたって形成されている。遮光膜３３は層間絶縁膜３５と隔壁３９との間に形成されている。
【００３６】
遮光膜３３は、層間絶縁膜３５上に形成されており、有機ＥＬ素子２１から発せられる光や、表示装置１０の外部から入射される外光が、第１選択トランジスタＴｒ１１、第２選択トランジスタＴｒ１２のそれぞれの半導体層のチャネルが形成される領域に入ることを抑制する。このため、遮光膜３３は所定の遮光性能を有する材料から形成され、例えば酸化クロム（III）、コバルト−鉄−クロム酸化物、アモルファスシリコン等の少なくともいずれかから形成される。
【００３７】
なお、本実施形態では図３に示すように、遮光膜３３はスイッチング動作を行う第１選択トランジスタＴｒ１１、第２選択トランジスタＴｒ１２上のみに形成され、駆動トランジスタＴｒ１３上には遮光膜は形成されていない。特にアモルファスシリコンを用いたＴＦＴでは、詳細に後述するように駆動時間の増加に伴いゲート閾値電圧がプラス側にシフトする作用が生じる。しかし、光を照射した状況でアモルファスシリコンＴＦＴを連続駆動させると、閾値電圧はマイナス側にシフトする作用が生じる。この現象を利用し、閾値電圧の変化による影響を大きく受ける発光駆動トランジスタＴｒ１３には光が入り込むようにし、経年駆動による閾値電圧のプラス方向へのシフト分を、光によってマイナス方向へシフト分で相殺させることにより、閾値電圧を初期状態に近い状態を維持することができる。また、スイッチング動作を行うトランジスタＴｒ１１、Ｔｒ１２では光の照射によってリーク電流が発生し、これにより発光の制御が不安定化するため、光は入らない方が好ましい。更にトランジスタの大きさが、Ｔｒ１３と比較して小さいため経年駆動による閾値電圧の変化の影響が、Ｔｒ１３と比較して小さい。このため、本実施形態ではスイッチング動作を行うＴｒ１１，Ｔｒ１２のみに遮光膜を形成している。
【００３８】
隔壁３９は、絶縁材料、例えばポリイミド等の感光性樹脂を硬化してなり、遮光膜３３及び層間絶縁膜３５上に形成される。隔壁３９は、図３に示すようにストライプ状に形成されており、開口部３９ｂを備える。隔壁３９は、製造工程中、画素電極３４上に形成されるＲ（赤）の画素３０の発光層３８となる材料を含有液、Ｇ（緑）の画素３０の発光層３８となる材料を含有液、Ｂ（青）の画素３０の発光層３８となる材料を含有液が、行方向に隣接する互いに異なる色を発する画素３０に流出しないように仕切っており、発光層３８の混色を防止する。なお、隔壁３９の平面形状は、これに限られず格子状であってもよい。
【００３９】
正孔注入層３６は、画素電極３４上に形成され、発光層３８に正孔を供給する機能を有する。正孔注入層３６は正孔（ホール）注入、輸送が可能な有機高分子系の材料から構成される。また、有機高分子系のホール注入・輸送材料を含む有機化合物含有液としては、例えば導電性ポリマーであるポリエチレンジオキシチオフェン（ＰＥＤＯＴ）とドーパントであるポリスチレンスルホン酸（ＰＳＳ）を水系溶媒に分散させた分散液であるＰＥＤＯＴ／ＰＳＳ水溶液を用いる。
【００４０】
インターレイヤ３７は正孔注入層３６上に形成される。インターレイヤ３７は、正孔注入層３６の正孔注入性を抑制して発光層３８内において電子と正孔とを再結合させやすくする機能を有し、発光層３８の発光効率を高めるために設けられている。
【００４１】
発光層３８は、インターレイヤ３７上に形成されている。発光層３８は、アノード電極とカソード電極との間に電圧を印加することにより光を発生する機能を有する。発光層３８は、蛍光あるいは燐光を発光することが可能な公知の高分子発光材料、例えばポリパラフェニレンビニレン系やポリフルオレン系等の共役二重結合ポリマーを含む赤（Ｒ）、緑（Ｇ）、青（Ｂ）色の発光材料から構成される。また、これらの発光材料は、適宜水系溶媒あるいはテトラリン、テトラメチルベンゼン、メシチレン、キシレン等の有機溶媒に溶解（又は分散）した溶液（分散液）をノズルコート法やインクジェット法等により塗布し、溶媒を揮発させることによって形成する。
【００４２】
また、対向電極（カソード電極）４０は、ボトムエミッション型の場合、発光層３８側に設けられ、導電材料、例えばＬｉ，Ｍｇ，Ｃａ，Ｂａ等の仕事関数の低い材料からなる層と、Ａｌ等の光反射性導電層を有する積層構造であり、トップエミッション型の場合、発光層３８側に設けられ、１０ｎｍ程度の膜厚の極薄い例えばＬｉ，Ｍｇ，Ｃａ，Ｂａ等の仕事関数の低い材料からなる光透過性低仕事関数層と、１００ｎｍ〜２００ｎｍ程度の膜厚のＩＴＯ等の光反射性導電層を有する透明積層構造である。本実施形態では、対向電極４０は複数の画素３０に跨って形成される単一の電極層から構成され、例えば接地電位である共通電圧Ｖｓｓが印加されている。
【００４３】
図１８（ａ）、図１８（ｂ）は、画素３０の駆動を示す等価回路図である。
次に、上述のように構成されているｉ行目の画素３０の動作及び表示装置１０の動作について、図１９のタイミングチャートを用いて説明する。図１９において、ＴSEの期間が選択期間であり、ＴNSEの期間が非選択期間であり、ＴSCの期間が一走査期間である。なお、ＴSC＝ＴSE＋ＴNSEとなっている。
【００４４】
制御回路から出力される制御信号群に従って走査ドライバは、１行目の走査ラインＬｓからｍ行目の走査ラインＬｓ（ｍは２以上の自然数）へと順次ハイレベル（オンレベルＯＮ）のパルスを出力する。また、制御回路から出力される制御信号群に従って電源ドライバは、１行目のアノードラインＬａからｍ行目のアノードラインＬａへと順次ローレベルＬのパルスを出力する。
【００４５】
ここで、図１９に示すように、各行では、走査ラインＬｓのオンレベルＯＮのパルスが出力されるタイミングは、アノードラインＬａのローレベルＬのパルスが出力タイミングに同期しており、走査ラインＬｓのオンレベルＯＮのパルスとアノードラインＬａのローレベルＬのパルスの時間的長さはほぼ同じである。走査ラインＬｓのオンレベルＯＮのパルス及びアノードラインＬａのローレベルＬのパルスが出力されている期間が、その行の選択期間ＴSEである。また、各行の選択期間ＴSE中にデータドライバが、制御回路から出力される制御信号群に従って全列のデータラインＬｄにシンク電流（つまり、データドライバに向かった電流）を発生する。ここで、データドライバは、制御回路が受けた画像データに従った電流値で各列のｊ列目のデータラインＬｄにシンク電流を流す。
【００４６】
各画素３０の電流の流れ及び電圧の印加について詳細に説明する。ｉ行目の選択期間ＴSEの開始時刻ｔ1では、走査ドライバからｉ行目の走査ラインＬｓにハイレベル（オンレベルＯＮ）のパルスが出力されだして、時刻ｔ1〜時刻ｔ2の選択期間ＴSEの間ｉ行目の走査ラインＬｓには第１選択トランジスタＴｒ１１及び第２選択トランジスタＴｒ１２がオン状態となるようなレベルの走査信号電圧がｉ行目の走査ラインＬｓに印加される。更に、ｉ行目の選択期間ＴSEの開始時刻ｔ1では、電源ドライバからｉ行目のアノードラインＬａにローレベルＬのパルス信号が出力されだして、選択期間ＴSEの間アノードラインＬａには基準電位Ｖｓｓと等電位或いはそれより低い電源信号電圧が印加される。更に、選択期間ＴSEに、データドライバは、制御回路が受けた画像データに従って、所定電流値のシンク電流を流す。
【００４７】
このため、選択期間ＴSEでは、第１選択トランジスタＴｒ１１はオンして、ドレインからソースに電流が流れ、発光駆動トランジスタＴｒ１３のゲート及びコンデンサ１３の一端に電圧が印加されて、発光駆動トランジスタＴｒ１３がオンする。更に、選択期間ＴSEでは、第２選択トランジスタＴｒ１２がオンして、電圧値が電源信号電圧Ｖ以下で且つ基準電圧Ｖｓｓ以下のデータドライバによる電流制御のためのシンク電流が各列のデータラインＬｄに流れるので、発光駆動トランジスタＴｒ１３のソース電極１３ｓの電位がドレイン電極１３ｄの電位より低くなる。
【００４８】
発光駆動トランジスタＴｒ１３のゲート電極１３ｇの電位はドレイン電極１３ｄの電位と等しいので、発光駆動トランジスタＴｒ１３のゲート−ソース間に電位差が生じ、データラインＬｄには、それぞれデータドライバで指定された電圧に従った電流値（つまり、画像データに従った電流値）のシンク電流Ｉが矢印Ｋに示す方向に流れる。なお、選択期間ＴSEでは、アノードラインＬａの電源信号電圧が基準電圧Ｈ以下であるため、有機ＥＬ素子２１のアノードの電位はカソードの電位より低くなり、有機ＥＬ素子２１には逆バイアス電圧が印加されていることになる。そのため、有機ＥＬ素子２１にはアノードラインＬａからの電流が流れない。
【００４９】
このとき各画素３０のコンデンサ１３の両端は、データドライバにより制御された階調信号に基づいて発光駆動トランジスタＴｒ１３のドレイン１３ｄ−ソース電極１３ｓを流れる電流の電流値に従った電圧になる。すなわち、各画素３０のコンデンサ１３には、各画素３０の発光駆動トランジスタＴｒ１３にそれぞれ階調信号にしたがった電流Ｉを流れさせるような各発光駆動トランジスタＴｒ１３のゲート−ソース間の電位差を生じさせる電荷がチャージされる。
【００５０】
ここで、発光駆動トランジスタＴｒ１３からｊ列目のデータラインＬｄまでの配線等の任意の点での電位は、第２選択トランジスタＴｒ１２〜発光駆動トランジスタＴｒ１３の経時的に変化する内部抵抗等により異なる。しかしながら、データドライバの階調信号が階調に応じた電流値の電流信号の場合、第２選択トランジスタＴｒ１２〜発光駆動トランジスタＴｒ１３の抵抗が高抵抗化することで発光駆動トランジスタＴｒ１３のゲート−ソース間の電位が変化しても矢印Ｋに示す方向に流れる電流の所定の階調の電流値は変わることがない。
【００５１】
選択期間ＴSEの終了時刻ｔ2には、走査ドライバからｉ行目の走査ラインＬｓに出力されるパルスがオンレベルＯＮからオフレベルＯＦＦに切り替わり、電源ドライバからアノードラインＬａに出力されるローレベルＬからハイレベルＨに切り替わる。従い、この終了時刻ｔ1から次の選択期間ＴSEの開始時刻ｔ1までの非選択期間ＴNSE中では、ｉ行目の走査ラインＬｓに第１選択トランジスタＴｒ１１のゲート及び第２選択トランジスタＴｒ１２のゲートにオフレベルＯＦＦ（ローレベル）の走査信号電圧ＶXiが印加されるとともに、アノードラインＬａに印加される電源信号電圧は基準電位Ｖｓｓ及び選択期間ＴSEに出力された電位ローレベルＬより十分高いハイレベルの電源電圧Ｈである。
【００５２】
このため、図１８（ｂ）に示すように、非選択期間ＴNSEでは、非選択状態の行の第２選択トランジスタＴｒ１２がオフ状態になり、第２選択トランジスタＴｒ１２に電流が流れない。更に、非選択期間ＴNSEでは、第１選択トランジスタＴｒ１１がオフ状態になり、コンデンサ１３は、その一端及び他端によりチャージされた電荷を保持し続けて、発光駆動トランジスタＴｒ１３はオン状態を維持し続ける。つまり、非選択期間ＴNSEとこの非選択期間ＴNSEの前の選択期間ＴSEとでは、発光駆動トランジスタＴｒ１３のゲート−ソース間電圧値ＶGSが等しい。そのため、非選択期間ＴNSEでも、発光駆動トランジスタＴｒ１３は画像データに従った電流値の電流を流し続けて、非選択期間ＴNSEの電流値はこの非選択期間ＴNSEの前の選択期間ＴSEの電流値に等しい。非選択期間ＴNSEの間、発光駆動トランジスタＴｒ１３を流れる電流は有機ＥＬ素子２１に流れて、有機ＥＬ素子２１が流れる電流の電流値にしたがった輝度で発光する。このように階調信号に従った輝度階調で有機ＥＬ素子２１は発光する。
【００５３】
ｉ行目の走査ラインＬｓの選択期間ＴSEが終了すると、引き続き（ｉ＋１）行目の走査ラインＬｓの選択期間ＴSEが開始され、ｉ行目の走査ラインＬｓと同様に走査ドライバ、電源ドライバ、データドライバ及び制御回路が動作する。このように、全走査ラインＬｓの選択期間が順次終了した後、再び走査ラインＬｓの選択期間ＴSEが開始する。このように一走査期間ＴSC中に各画素が発光する発光期間ＴEMは実質的に非選択期間ＴNSEに相当する。
【００５４】
次に、本実施形態にかかるボトムエミッション型の表示装置の製造方法について図５〜図７を用いて説明する。なお、第１選択トランジスタＴｒ１１は、第２選択トランジスタＴｒ１２と実質的に同一構造であり、第２選択トランジスタＴｒ１２と同一工程により形成されるので以下においてその説明を省略する。
【００５５】
まず、ガラス基板等からなる画素基板３１を用意する。画素基板３１上に、スパッタ法、真空蒸着法等によりＩＴＯ等の透明導電膜を堆積後、フォトリソグラフィによってキャパシタ電極Ｃｓ１をパターン形成する。次にこの画素基板３１上に、スパッタ法、真空蒸着法等により例えば、Ｍｏ膜、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜又はＡｌＮｄＴｉ合金膜、ＭｏＮｂ合金膜等からなるゲート導電膜を形成し、これを図５（ａ）に示すようにトランジスタＴｒ１２及びＴｒ１３のゲート電極１２ｇ，１３ｇ、及びデータラインＬｄの形状にパターニングする。このとき、発光駆動トランジスタＴｒ１３のゲート電極１３ｇ及び第１選択トランジスタＴｒ１１のソース電極１１ｓはそれぞれコンタクト部４４，４３において、キャパシタ電極Ｃｓ１の一部と重なるように形成されるが、キャパシタ電極Ｃｓ１となるＩＴＯ等の透明金属酸化物はＡｌとの接触抵抗が高いので、ゲート導電膜は、ＩＴＯ等の透明金属酸化物との接触抵抗の比較的低いＭｏ膜やＭｏＮｂ合金膜が好ましい。なお、トップエミッション型の場合、キャパシタ電極Ｃｓ１は、ゲート導電膜をパターニングすることによって発光駆動トランジスタＴｒ１３のゲート電極１３ｇ及び第１選択トランジスタＴｒ１１のソース電極１１ｓと一体的に形成されるので、上述した材料の制約がない。
【００５６】
続いて、図５（ｂ）に示すようにＣＶＤ（Chemical Vapor Deposition）法等によりゲート電極１２ｇ，１３ｇ、キャパシタ電極Ｃｓ１、及びデータラインＬｄ上に絶縁膜３２を形成する。
【００５７】
次に絶縁膜３２上に、ＣＶＤ法等によりトランジスタＴｒ１２及びＴｒ１３の半導体層１２１，１３１を形成する。更にトランジスタＴｒ１２及びＴｒ１３の半導体層１２１，１３１の上面に保護絶縁膜１２２，１３２、アモルファスシリコンにｎ型不純物が含まれたオーミックコンタクト層１２４，１２５，１３４，１３５を図５（ｂ）に示すように形成する。
【００５８】
次に、スパッタ法、真空蒸着法等により絶縁膜３２上に、ＩＴＯ等の透明導電膜、或いは光反射性導電膜及びＩＴＯ等の透明導電膜を被膜後、フォトリソグラフィによってパターニングして画素電極３４を形成する。続いて、絶縁膜３２に貫通孔であるコンタクト部４１〜４３を形成してから、ソース−ドレイン導電膜をスパッタ法、真空蒸着法等により被膜して、フォトリソグラフィによってパターニングして図３、図５（ｂ）に示すようにドレイン電極１２ｄ、１３ｄ及びソース電極１２ｓ，１３ｓ、走査ラインＬｓ、アノードラインＬａを形成する。このとき、発光駆動トランジスタＴｒ１３のソース電極１３ｓ及び第２選択トランジスタＴｒ１２のドレイン電極１２ｄはそれぞれ画素電極３４の一部と重なるように形成される。なお、コンタクト部４１〜４３とともに、各走査ラインＬｓの接続端子部及び各データラインＬｄの接続端子部をそれぞれ露出するコンタクトホールを絶縁膜３２に形成してもよい。また、画素電極３４となる導電膜を、これらコンタクトホール及びコンタクト部４１〜４３を形成後に堆積してから、フォトリソグラフィによってパターニングすれば、画素電極３４が形成されるとともに、コンタクトホール及びコンタクト部４１〜４３において、ゲート導電膜とソース−ドレイン導電膜との間に画素電極３４となる導電膜を介在する三層構造の接続部を形成することができる。
【００５９】
続いて、図５（ｃ）に示すようにトランジスタＴｒ１２，Ｔｒ１３等を覆うようにシリコン窒化膜からなる層間絶縁膜３５をＣＶＤ法等により形成する。スパッタ法、真空蒸着法等により、層間絶縁膜３５上の第１選択トランジスタＴｒ１１を覆う領域及び第２選択トランジスタＴｒ１２を覆う領域を含む画素基板３１全体に遮光性の膜を堆積し、フォトリソグラフィによってパターニングしてこれらの領域に選択的に遮光膜３３を形成する。また、発光駆動トランジスタＴｒ１３を覆う領域には遮光膜３３が形成されていない。そして、層間絶縁膜３５にフォトリソグラフィにより開口部３５ａを形成する。
【００６０】
次に、感光性ポリイミドを層間絶縁膜３５及び遮光膜３３を覆うように塗布し、隔壁３９の形状に対応するマスクを介して露光、現像することによってパターニングし、図６（ａ）に示すように隔壁３９を形成する。なお、遮光膜３３が導電性の場合、第１選択トランジスタＴｒ１１や第２選択トランジスタＴｒ１２との間の容量結合やバックゲート効果が発生するため、層間絶縁膜３５の直上ではなく、隔壁３９直上に形成されることが好ましい。
【００６１】
続いて、正孔注入材料を含む有機化合物含有液を、連続して流すノズルプリンティング装置あるいは個々に独立した複数の液滴として吐出するインクジェット装置によって開口部３５ａで囲まれた画素電極３４上に選択的に塗布する。続いて、画素基板３１を大気雰囲気下で加熱し有機化合物含有液の溶媒を揮発させて、正孔注入層３６を形成する。有機化合物含有液は加熱雰囲気で塗布されてもよい。
【００６２】
続いて、ノズルプリンティング装置またはインクジェット装置を用いてインターレイヤ３７となる材料を含有する有機化合物含有液を正孔注入層３６上に塗布する。窒素雰囲気中の加熱乾燥、或いは真空中での加熱乾燥を行い、残留溶媒の除去を行ってインターレイヤ３７を形成する。有機化合物含有液は加熱雰囲気で塗布されてもよい。
【００６３】
次に、発光ポリマー材料（Ｒ，Ｇ，Ｂ）を含有する有機化合物含有液を、同様にノズルプリンティング装置またはインクジェット装置により塗布して窒素雰囲気中で加熱して残留溶媒の除去を行い、発光層３８を形成する。有機化合物含有液は加熱雰囲気で塗布されてもよい。
【００６４】
発光層３８まで形成した画素基板３１に真空蒸着やスパッタリングで、Ｌｉ，Ｍｇ，Ｃａ，Ｂａ等の仕事関数の低い材料からなる層と、Ａｌ等の光反射性導電層からなる２層構造の対向電極４０を形成する。トップエミッション型の場合、対向電極４０は、１０ｎｍ程度の膜厚の極薄い例えばＬｉ，Ｍｇ，Ｃａ，Ｂａ等の仕事関数の低い材料からなる光透過性低仕事関数層と、その上に形成された１００ｎｍ〜２００ｎｍ程度の膜厚のＩＴＯ等の光反射性導電層を有する透明積層構造となる。
【００６５】
次に、複数の画素３０が形成された表示領域の外側において、画素基板３１上に紫外線硬化樹脂、又は熱硬化樹脂からなる封止樹脂を塗布し、画素基板３１と封止基板とを貼り合わせる。次に紫外線もしくは熱によって封止樹脂を硬化させて画素基板３１と封止基板とを接合する。
以上の工程により、図６（ｂ）に示すように表示装置１０が製造される。
【００６６】
本実施形態では、スイッチング動作を行う第１選択トランジスタＴｒ１１、第２選択トランジスタＴｒ１２上に遮光膜３３を形成し、駆動動作を行う駆動トランジスタＴｒ１３には遮光膜を形成しないことにより、図７に示すように、駆動トランジスタＴｒ１３にのみ、有機ＥＬ素子２１から発せられた光、外光が入射し、第１選択トランジスタＴｒ１１、第２選択トランジスタＴｒ１２にはこれらの光が入射しにくくすることが可能である。
【００６７】
図８は、初期状態のアモルファスシリコンＴＦＴにおいて、光が入射されない環境下でドレイン−ソース間に１０Ｖの電圧を印加したときのゲート電圧Ｖｇに対するドレイン−ソース間電流Ｉｄと、光が入射されず７０℃、５０時間、ドレイン−ソース間に５Ｖの電圧をｄｕｔｙ１００％で印加してドレイン−ソース間電流Ｉｄを２．５μＡ流し続けた連続駆動後のアモルファスシリコンＴＦＴにおいて、光が入射されない環境下でドレイン−ソース間に１０Ｖの電圧を印加したときのゲート電圧Ｖｇに対するドレイン−ソース間電流Ｉｄと、を示したグラフである。初期状態のアモルファスシリコンＴＦＴに比べて連続駆動後のアモルファスシリコンＴＦＴでは、ゲート閾値電圧がプラス方向にシフトしている。つまり光を照射しない環境下で電流を流し続けたアモルファスシリコンＴＦＴゲート閾値電圧がプラス方向にシフトすることを意味する。
【００６８】
次に、アモルファスシリコンを用いたｎチャネルトランジスタを光を照射した状態で連続駆動させた場合の閾値電圧の変化を図９に示す。図９は、初期状態のアモルファスシリコンＴＦＴにおいて、光が入射されない環境下でドレイン−ソース間に１０Ｖの電圧を印加したときのゲート電圧Ｖｇに対するドレイン−ソース間電流Ｉｄと、２５００ｌｘの光が入射された環境下で、７０℃、７２時間、ドレイン−ソース間電圧を０Ｖとし、ｄｕｔｙ比１／２４０で±１５Ｖのゲート電圧を印加し続けた連続駆動後のアモルファスシリコンＴＦＴにおいて、光が入射されない環境下でドレイン−ソース間に１０Ｖの電圧を印加したときのゲート電圧Ｖｇに対するドレイン−ソース間電流Ｉｄと、を示したグラフである。初期状態のアモルファスシリコンＴＦＴに比べて連続駆動後のアモルファスシリコンＴＦＴでは、ゲート閾値電圧がマイナス方向にシフトしている。つまりゲートにゲート電圧Ｖｇを印加した状態で光を連続照射すると、アモルファスシリコンＴＦＴゲート閾値電圧がマイナス方向にシフトすることを意味する。
【００６９】
本実施形態の発光駆動トランジスタＴｒ１３は、有機ＥＬ素子２１の発光を制御するトランジスタであり、このトランジスタの閾値電圧の変化は、表示装置の発光量に特に大きく影響する。また、特に電圧階調信号で有機ＥＬ素子の発光量が制御されている場合、この影響が大きい。本実施形態では、図８及び図９に示す現象を利用し、閾値電圧の変化による影響を大きく受ける発光駆動トランジスタＴｒ１３には光が入り込むようにし、経年駆動による閾値電圧のプラス方向へのシフト分を、光の入射によってマイナス方向へシフトさせ、相殺させることにより、閾値電圧を初期状態に近い或いは同等の状態を維持することができる。このように本実施形態では、閾値電圧の変化を抑制することによりができれば、経年駆動による、発光量制御の変化を抑制することもできる。
【００７０】
一方、スイッチングを行う第１選択トランジスタＴｒ１１、第２選択トランジスタＴｒ１２は、光が照射されると、オフ時のリーク電流が上昇する問題がある。例えば第１選択トランジスタＴｒ１が十分オフしないと、キャパシタＣｓに電荷が蓄積されてキャパシタＣｓの電圧が高くなり、発光駆動トランジスタＴｒ１３を流れる電流が初期状態での電流と異なってしまい、有機ＥＬ素子２１の発光輝度が変調してしまう恐れがある。特に、黒表示（無発光）の階調信号を供給したにもかかわらず、発光駆動トランジスタＴｒ１３のゲート電極１３ｇが上昇してしまい、有機ＥＬ素子２１が発光してしまう恐れがあり、コントラスト比を小さくしてしまう。
【００７１】
また、非選択期間ＴNSE中に第２選択トランジスタＴｒ１２が十分オフされないと、非選択期間ＴNSE中に有機ＥＬ素子２１に流れるべき電流の一部が第２選択トランジスタＴｒ１２を介してデータラインＬｄに流れ、当該有機ＥＬ素子２１が正常な輝度で発光しないばかりか、そのときに選択期間ＴSEであった当該データラインＬｄに接続された画素３０のキャパシタＣｓに蓄積される電荷が所望の値にならなくなってしまう。
このため、これらのスイッチング動作を行うトランジスタについては、光の入射を抑制する方が好ましい。また、これらのトランジスタはサイズも発光駆動トランジスタＴｒ１３と比較してサイズが小さく、経年駆動による閾値電圧の変化の影響がＴｒ１３と比較して小さいため問題はない。
【００７２】
このように本実施形態の表示装置及び表示装置の製造方法によれば、スイッチング動作を行うトランジスタ上にのみ遮光膜を形成し、発光駆動トランジスタ上には光が入り込むようにすることにより、駆動素子の経年駆動による閾値電圧の変化を抑制することが可能な表示装置及び表示装置の製造方法を提供することができる。
【００７３】
（第２実施形態）
本発明の第２実施形態に係る表示装置及び表示装置の製造方法を図を用いて説明する。本実施形態の表示装置が上述した第１実施形態と異なるのは、本実施形態では有機ＥＬ素子に遮光膜が形成されておらず隔壁の上面に凹部が形成されている点にある。第１実施形態と共通する部分については同一の引用番号を付し詳細な説明を省略する。
【００７４】
また、図１０に本実施形態の表示装置の断面図を示す。図１０は第１実施形態の図３のIV−IV線断面図に相当する。
【００７５】
本実施形態の表示装置１０は、第１実施形態と同様に画素基板３１上に赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色の画素５０を一組として、この組が行方向（図１の左右方向）に繰り返し複数配列されるとともに、列方向（図１の上下方向）に同一色の画素が複数配列されている。各画素５０はＲＧＢそれぞれの光を発する有機ＥＬ素子２２と、有機ＥＬ素子をアクティブ動作させる画素回路ＤＳとを備える。
【００７６】
画素回路ＤＳは、第１実施形態と同様に第１選択トランジスタＴｒ１１、第２選択トランジスタＴｒ１２、発光駆動トランジスタＴｒ１３、キャパシタＣｓ、有機ＥＬ素子２２と、を備える。
【００７７】
有機ＥＬ素子２２は、第１実施形態と同様に画素電極３４と、隔壁５１と、層間絶縁膜３５と、正孔注入層３６と、インターレイヤ３７と、発光層３８と、対向電極４０と、を備える。
【００７８】
本実施形態で、隔壁５１は、絶縁材料、例えば感光性ポリイミド等から形成される。隔壁５１は、第１実施形態と同様にストライプ状に形成され、開口部５１ｂを備える。更に隔壁５１は、第１選択トランジスタＴｒ１１と、第２選択トランジスタＴｒ１２と対向する領域において、凹部５１ａが形成され、発光駆動トランジスタＴｒ１３と対向する領域において、凹部５１ａが形成されていない。凹部５１ａは、その断面形状が例えば略三角形状であり、上方から平面視した形状が例えば方形のように、四角錐形状の空洞となるようにえぐられている。また、隔壁５１の上面には仕事関数の低いＬｉ，Ｍｇ，Ｂａ，Ｃａ等からなる金属層と、アルミニウム等からなる反射性の高い金属層との２層からなる対向電極４０が形成される。凹部５１ａを形成することにより、これにより、図１１に模式的に示すように有機ＥＬ素子から発せられる光や外光は、凹部５１ａの面で乱反射して拡散するため、凹部５１ａが形成された直下の領域に入射される光の量を抑制することが可能である。入射された光が反射しやすいように凹部５１ａの傾斜角が４５度±１５度であることが好ましい。なお、凹部５１ａの形状は、四角錐に限らず、円錐でもよい。
【００７９】
次に、本実施形態の表示装置１０の製造方法を図１２及び図１３を用いて説明する。
【００８０】
まず、上述した第１実施形態の表示装置１０の製造方法と同様に画素基板３１上に、トランジスタＴｒ１１〜Ｔｒ１３、画素電極３４、層間絶縁膜３５等を形成する。
【００８１】
次に、図１２（ａ）に示すように、例えば感光性材料、例えばポジ型の感光性ポリイミド等の未硬化の樹脂８１を画素基板３１上に塗布する。続いて、図１２（ｂ）に示すようにマスク８０を介して、露光を行う。この際、有機ＥＬ素子２２の形成領域に対応した開口部８０ａを有するマスク８０に更に、凹部５１ａを形成する領域に対応して形成された網目状のスリット８０ｂが形成されている。このようにマスクにスリット８０ｂを設け、更にスリット８０ｂの開口幅を適宜調節することにより、ポリイミドが露光する量を調節することができ、凹部５１ａの深さを適宜調節することが可能である。なお、ネガ型の感光性材料を用いた場合は、マスクの開口部、スリットはネガ型の場合とは反転する。この後、現像、焼成を行い図１３（ａ）に示すように隔壁５１を形成する。
【００８２】
次に、隔壁５１上に、第１実施形態と同様に正孔注入層３６、インターレイヤ３７、発光層３８、及び対向電極４０を形成する。続いて、紫外線硬化樹脂、又は熱硬化樹脂からなる封止樹脂を塗布し、画素基板３１と封止基板とを貼り合わせる。次に紫外線もしくは熱によって封止樹脂を硬化させて画素基板３１と封止基板とを接合する。
以上の工程により、図１３（ｂ）に示すように表示装置１０が製造される。
【００８３】
このように本実施形態では、隔壁５１の上面に凹部５１ａを形成することによって、発光駆動トランジスタＴｒ１３には有機ＥＬ素子２２から発せられる光、外光等が入射し、スイッチング動作を行う第１選択トランジスタＴｒ１１、第２選択トランジスタＴｒ１２には入射しにくくすることができる。これにより、閾値電圧の変化による影響を大きく受ける発光駆動トランジスタＴｒ１３には光が入り込むようにし、経年駆動による閾値電圧のプラス方向へのシフトを、光によってマイナス方向へシフトさせ、相殺させることにより、閾値電圧を初期状態に近い状態を維持することができる。
【００８４】
特に本実施形態では、隔壁５１を形成する際に、感光性材料を用い、マスクにスリット等を設けることによって凹部５１ａを同時に形成する。このため、トランジスタＴｒ１１，Ｔｒ１２に入射する光を抑制する凹部５１ａを、特に工程を増加させることなく形成することができ、製造コストを増加させない。
【００８５】
このように本実施形態の表示装置及び表示装置の製造方法によれば、駆動素子の経年駆動による閾値電圧の変化を抑制することが可能な表示装置及び表示装置の製造方法を提供することができる。
【００８６】
（第３実施形態）
本発明の第３の実施形態にかかる表示装置を図を用いて説明する。
本実施形態の表示装置が上述した第１実施形態と異なるのは、第１実施形態では画素駆動回路が３つのトランジスタを備える場合を例に説明したが、本実施形態では画素の画素回路ＤＳ２は２つのトランジスタを備える点にある。第１実施形態と共通する特徴については同一の引用番号を付し、詳細な説明を省略する。
【００８７】
本実施形態の画素回路ＤＳ２を図１４に示す。また、本実施形態の画素６０の平面図を図１５に示し、図１５に示すXVI−XVI線断面図を図１６に示す。なお、図１６では遮光膜３３の位置を明確とするため、選択トランジスタＴｒ２１のゲート電極２１ｇが形成された領域の断面図を示している。このため、図１６では、選択トランジスタＴｒ２１の半導体層２１１とゲート電極２１ｇのみが図示されているが、選択トランジスタＴｒ２１、発光駆動トランジスタＴｒ２２の構造は上述した第１実施形態と同様である。
【００８８】
図１４に示すように、本実施形態の画素回路ＤＳ２は、選択トランジスタＴｒ２１と発光駆動トランジスタＴｒ２２とキャパシタＣｓと有機ＥＬ素子２３とを備える。トランジスタＴｒ２１のゲート端子は走査ラインＬｓに、ドレイン端子がデータラインＬｄに、ソース端子が接点Ｎ１１にそれぞれ接続される。また、トランジスタＴｒ２２のゲート端子は接点Ｎ１１に接続されており、ドレイン端子はアノードラインＬａに、ソース端子は接点Ｎ１２にそれぞれ接続されている。キャパシタＣｓは、トランジスタＴｒ１２のゲート端子及びソース端子に接続されている。なお、キャパシタＣｓは、トランジスタＴｒ１２のゲート−ソース間に付加的に設けられた補助容量、もしくはこれらの寄生容量と補助容量からなる容量成分である。また、有機ＥＬ素子２３は、アノード端子（アノード電極）が接点Ｎ１２に接続され、カソード端子（カソード電極）がカソードライン（共通電圧ライン）に接続されている。
【００８９】
また、有機ＥＬ素子２３は、画素電極３４と、遮光膜３３と、層間絶縁膜３５と、正孔注入層３６と、インターレイヤ３７と、発光層３８と、隔壁３９と、対向電極４０と、を備える。
【００９０】
本実施形態では、画素回路ＤＳ２に示すように選択トランジスタＴｒ２１がスイッチング動作を行う。このため、図１５及び図１６に示すように、選択トランジスタＴｒ２１上に遮光膜３３を形成し、駆動トランジスタＴｒ２２上には遮光膜３３を形成しない。これにより、実施形態１と同様にスイッチング動作を行うトランジスタＴｒ２１上にのみ遮光膜３３を形成し、発光駆動トランジスタＴｒ２１上には光が入り込むようにすることにより、駆動素子の経年駆動による閾値電圧の変化を抑制することが可能な表示装置及び表示装置の製造方法を提供することができる。
【００９１】
（第４実施形態）
本実施形態が上述した各実施形態と異なるのは、本実施形態では上述した第３実施形態と同様に画素を駆動する回路が１つの選択トランジスタと１つの発光駆動トランジスタとの２つのトランジスタを備える点と、層間絶縁膜上に遮光膜が形成されておらず隔壁の上面に凹部が形成されている点にある。上述した実施形態と共通する部分については同一の引用番号を付し詳細な説明を省略する。
【００９２】
本実施形態の画素７０を図１７に示す。なお、本実施形態の画素７０と第３実施形態の画素６０とは遮光膜又は凹部が形成されている点を除き、平面形状がほぼ同じであり、図１７は上述した第３実施形態の図１５のXVI−XVI線断面図に相当する。図１７でも凹部の位置を明確とするため、選択トランジスタＴｒ２１のゲート電極２１ｇが形成された領域の断面図を示している。このため、図１７では、選択トランジスタＴｒ２１の半導体層２１１とゲート電極２１ｇのみが図示されているが、選択トランジスタＴｒ２１、発光駆動トランジスタＴｒ２２の構造は上述した第１実施形態と同様である。
【００９３】
上述した第３実施形態と同様に有機ＥＬ素子２４と、画素の画素回路ＤＳ２を備える。また、有機ＥＬ素子２４は、画素電極３４と、層間絶縁膜３５と、正孔注入層３６と、インターレイヤ３７と、発光層３８と、隔壁５１と、対向電極４０と、を備える。
【００９４】
本実施形態の有機ＥＬ素子２４では、図１７に示すように、隔壁５２の上面の選択トランジスタＴｒ２１と対向する領域に凹部５２ａが形成される。この凹部５２ａによって、第２実施形態の図１１に示すように、有機ＥＬ素子２４から発せられた光、外光は凹部５１ａによって反射し、凹部５１ａの直下に形成された選択トランジスタＴｒ２１にこれらの光が入射することを抑制することができる。一方、発光駆動トランジスタＴｒ２２の上には凹部５１ａが形成されていないため、これらの光が入射する。これにより、上述したように閾値電圧の変化を抑制することが可能となる。
【００９５】
本発明は上述した実施形態に限られず様々な変形及び応用が可能である。
例えば、上述した各実施形態では電圧階調信号によって画素を駆動する構成を例に挙げて説明したが、これに限られず電流量を調節することによって有機ＥＬ素子の発光量を制御する書き込み信号であってもよい。電流書き込み信号でも、閾値電圧の上昇を抑えることが出来れば、閾値電圧のずれを抑制し、正常に動作させることが可能になる点、有機ＥＬ素子に流す電流量を減少させることができる点から有用である。
【００９６】
また、上述した実施形態ではボトムエミッション型の有機ＥＬ素子を例に挙げて説明したが、これに限られずトップエミッション型の有機ＥＬ素子に用いることも可能である。
【００９７】
また、上述した各実施形態では、例えば図３に示すようにスイッチング動作を行うトランジスタと対向し、これらのトランジスタとほぼ同じ面積を備える領域に遮光膜又は凹部を形成する例を挙げて説明したが、これに限られない。良好に発光駆動トランジスタに光が入射し、スイッチング動作を行うトランジスタへの光の入射を抑制することができればスイッチング動作を行うトランジスタの面積より大きく形成されても、小さく形成されてもよい。また、遮光膜の平面形状も方形に限られず、円形であっても、多角形であってもよく、任意に形成することが可能である。
【符号の説明】
【００９８】
１０・・・表示装置、３０，５０，６０，７０・・・画素、２１，２２，２３，２４・・・有機ＥＬ素子、３１・・・画素基板、３２・・・絶縁膜、３３・・・遮光膜、３４・・・画素電極、３５・・・層間絶縁膜、３６・・・正孔注入層、３７・・・インターレイヤ、３８・・・発光層、３９，５１・・・隔壁、４０・・・対向電極、５１ａ・・・凹部、Ｃｓ・・・キャパシタ、Ｌａ・・・アノードライン、Ｌｃ・・・接続配線、Ｌｄ・・・データライン、Ｌｓ・・・走査ライン、Ｔｒ１１・・・第１選択トランジスタ、Ｔｒ１２・・・第２選択トランジスタ、Ｔｒ１３・・・発光駆動トランジスタ
【図１】
2010161084.tif 000003
【図２】
2010161084.tif 000004
【図３】
2010161084.tif 000005
【図４】
2010161084.tif 000006
【図５】
2010161084.tif 000007
【図６】
2010161084.tif 000008
【図７】
2010161084.tif 000009
【図８】
2010161084.tif 000010
【図９】
2010161084.tif 000011
【図１０】
2010161084.tif 000012
【図１１】
2010161084.tif 000013
【図１２】
2010161084.tif 000014
【図１３】
2010161084.tif 000015
【図１４】
2010161084.tif 000016
【図１５】
2010161084.tif 000017
【図１６】
2010161084.tif 000018
【図１７】
2010161084.tif 000019
【図１８】
2010161084.tif 000020
【図１９】
2010161084.tif 000021