(57)【要約】【課題】ドライエッチングを行う際のサイドエッチングを抑制する。【解決手段】半導体素子の形成のための溝に対応するマスクを半導体膜の一方に備え、絶縁膜をその半導体膜の他方に備えるＳＯＩ基板などの半導体基板をドライエッチング装置の下部電極に置き、下部電極との間にコンタクトなどが配置されて下部電極と略同電位となる金属性のクランプにより絶縁部材を介して前記半導体基板を押さえて半導体基板を下部電極に固定し、前記絶縁膜をエッチングストッパ層としてドライエッチングを行う。【選択図】図１
2010103431.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子の形成のための溝に対応するマスクを半導体膜の一方に備え、絶縁膜を前記半導体膜の他方に備える半導体基板を、ドライエッチング装置の下部電極上に前記マスクを備える面が被加工面になるように置き、
前記下部電極と略同電位となる金属性のクランプにより絶縁部材を介して前記半導体基板を押さえ、
前記絶縁膜をエッチングストッパ層としてドライエッチングを行う、半導体素子の製造方法。
【請求項２】
前記絶縁部材を前記クランプに装着した後、前記半導体基板を押さえることを特徴とする請求項１に記載の、半導体素子の製造方法。
【請求項３】
前記半導体基板の上に前記絶縁部材を置き、前記クランプにより前記絶縁部材を介して前記半導体基板を押さえることを特徴とする請求項１に記載の、半導体素子の製造方法。
【請求項４】
半導体素子の形成のための溝に対応するマスクを半導体膜の一方に備え、絶縁膜を前記半導体膜の他方に備える半導体基板をドライエッチング装置の下部電極上に前記マスクを備える面が被加工面になるように置き、
前記下部電極と略同電位となる金属性のクランプにより絶縁部材を介して前記半導体基板を押さえ、
前記絶縁膜をエッチングストッパ層としてドライエッチングを行う、半導体基板の加工方法。
【請求項５】
前記絶縁部材を前記クランプに装着した後、前記半導体基板を押さえることを特徴とする請求項４に記載の、半導体基板の加工方法。
【請求項６】
前記半導体基板の上に前記絶縁部材を置き、前記クランプにより前記絶縁部材を介して前記半導体基板を押さえることを特徴とする請求項４に記載の、半導体基板の加工方法。
【請求項７】
上部電極と、
下部電極と、
エッチングの対象となる半導体基板を、絶縁部材を介して前記下部電極上に押さえるクランプであって、前記下部電極と略同電位となる金属性のクランプと、
を有するドライエッチング装置。
【請求項８】
前記クランプは、前記絶縁部材が着脱可能であることを特徴とする請求項７に記載のドライエッチング装置。
【請求項９】
前記クランプは、前記半導体基板の外周部に配置された絶縁部材を介して前記半導体基板を押さえることを特徴とする請求項７に記載のドライエッチング装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体素子の製造方法、半導体基板の加工方法及びドライエッチング装置に関する。より詳細には、絶縁膜上に半導体膜が形成された半導体基板に対するドライエッチングにおいて、サイドエッチングを抑制する技術に関する。
【背景技術】
【０００２】
ドライエッチングは、半導体基板に、エッチングパターンが形成されたマスクを設け、反応室内の下部電極上に半導体基板を装填し、反応室内の気圧を下げて反応ガスを流しながら、上部電極または／および下部電極に周波数電力を印加して反応室内にプラズマを発生させて半導体基板を加工する技術である（例えば、非特許文献１参照。）。
【０００３】
ドライエッチングにおいて、プラズマ熱、反応熱やヒータからの輻射熱などによって半導体基板温度が上昇する。このため、マスク層の材料としてフォトレジスト材料が用いられる場合には、レジスト層のダメージやパターン寸法の変化を回避する必要がある。そこで、半導体基板の冷却のために、外部に設置された冷却媒体の熱伝導ガスとしてのヘリウムの吹き付けが一般的に行われている（例えば、特許文献１参照。）。このとき、ヘリウムガスなどの吹き付けにより半導体基板が移動しないように、クランプを用いて下部電極に向かう力を加えることにより半導体基板を押さえて固定する。
【０００４】
【特許文献１】特開２０００−４０６９４号公報
【非特許文献１】関根誠、「プラズマエッチング装置技術開発の経緯，課題と展望」、プラズマ・核融合学会誌、 Ｖｏｌ．８３，  Ｎｏ．４（２００７０４２５）  ｐｐ．３１９−３２４、社団法人プラズマ・核融合学会
【発明の開示】
【発明が解決しようとする課題】
【０００５】
近年、ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）の技術を用いて種々の素子が形成されるようになった。このような素子の形成においては、従来のドライエッチングよりもさらにアスペクト比の高いエッチングを行う必要があり、例えばＤＲＩＥ（Ｄｅｅｐ  Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）の技術が用いられる。この場合に、フォトレジスト材料を用いてマスクを形成するには、マスクの膜の厚みを従来の半導体素子の形成のためのドライエッチングにおけるよりも数十μm大きくする必要がある。
【０００６】
このようにフォトレジスト材料のマスクの膜の厚みを大きくした場合、絶縁性を有するセラミックスを用いて形成されたクランプを用いてドライエッチングを行うと、半導体基板の温度上昇により半導体基板がクランプに貼り付くことが頻発し、クランプと半導体基板とを分離することが非常に困難となる。そこで、クランプの材料として導電性を有し放熱性が高いアルミニウムなどの金属が用いられている。しかし、導電性を有するクランプをエッチング装置に用いる場合には、下部電極とクランプとに電位差が生じ半導体基板を介して電流が流れてしまうとバイアスパワーの損失が生じてしまう。これを防ぐために、下部電極とクランプとは同じ電位となるように構成されている。
【０００７】
しかしながら、このような構成では、半導体基板がＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板のように絶縁層の上に形成された半導体層を有する場合には、半導体層に対するエッチングにより形成される溝が絶縁層に到達すると、半導体基板の上面に、クランプと電気的に導通する部分と、クランプと絶縁状態となる部分と、が生じてそれらの部分の間には電位差が生じることがある。例えば、クランプと電気的に導通せず電気的に孤立した領域が半導体基板に形成された場合にこのような電位差が生じる。このため、クランプと電気的に導通する部分の壁面にイオンの引き込みが発生し、サイドエッチングが生じて加工不良が発生する。
【課題を解決するための手段】
【０００８】
そこで、本発明は、クランプと電気的に導通する部分と、クランプと絶縁状態となる部分とが生じないようにし、半導体素子を形成する溝のどの壁面も略同電位（同電位となる場合を含む）となることが維持される技術を提供する。
【０００９】
すなわち、本発明の一側面においては、導体素子の形成のための溝に対応するマスクを半導体膜の一方に備え、絶縁膜を前記半導体膜の他方に備える半導体基板をドライエッチング装置の下部電極上に前記マスクを備える面が被加工面になるように置き、前記下部電極と略同電位となる金属性のクランプにより絶縁部材を介して前記半導体基板を押さえ、前記絶縁膜をエッチングストッパ層としてドライエッチングを行う。
【００１０】
また、この場合、絶縁部材がクランプに装着されてから、半導体基板を押さえてもよい。
【００１１】
これにより、例えば、絶縁部材をクランプに装着することにより、絶縁部材の位置決めをクランプと独立に行う必要がなくなる。
【００１２】
また、絶縁部材をクランプに装着するかわりに、半導体基板の上に絶縁部材を置いてからクランプで半導体基板を押さえてもよい。
【００１３】
これにより、例えば、クランプの構造が簡単になりクリーニングが容易となる。また、ここでいう絶縁部材は半導体基板の上面に形成された絶縁膜であってもよい。例えば、半導体基板の上面全面に酸化シリコンなどの絶縁層を形成した後、クランプが接触する部分を残してウェットエッチングなどにより除去してもよい。
【００１４】
これにより、半導体基板の上面がフローティング状態となり、半導体基板にクランプが接触する部分と、クランプと絶縁状態となる部分と、との間が略同電位となり、課題が解決される。
【００１５】
また、本発明の一側面として、上部電極と、下部電極と、エッチングの対象となる半導体基板を、絶縁部材を介して前記下部電極上に押さえるクランプであって、前記下部電極と略同電位となる金属性のクランプと、を有するドライエッチング装置を提供する。
【００１６】
この構成のドライエッチング装置によれば、半導体素子の形成のための溝に対応するマスクを半導体膜の一方に備え、絶縁膜をその半導体膜の他方に備える半導体基板において、その半導体膜を絶縁膜までドライエッチングする時には、サイドエッチングの発生を抑制できる。これにより、加工不良の発生を抑制し、形成される半導体素子の品質及び歩留まりを向上させることができる。
【発明の効果】
【００１７】
本発明により、半導体素子の形成のための溝に対応するマスクを半導体膜の一方に備え、絶縁膜をその半導体膜の他方に備える半導体基板をドライエッチングしてその半導体膜に絶縁膜まで達する溝を形成する際に、サイドエッチングの発生を抑制することができる。これにより、加工不良の発生を抑制し、形成される半導体素子の品質及び歩留まりを向上させることができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明を実施するための最良の形態について図面を参照しながら説明を行う。なお、本発明は以下の説明に限定されるものではない。適宜拡張、変更が可能であり、そのように拡張、変更した形態も本発明の要旨に含まれる。
【００１９】
図１は、本発明の一実施形態に係るエッチング装置を側面から観察した場合の概要構成例（断面図）を示す。図１において、反応室１内に、上部電極２と下部電極３とが設けられている。下部電極３の周囲には、支持部４が配置され、その上にクランプ５を設置することが可能である。本実施形態においては、クランプ５は導電性を有する金属で構成される。例えばクランプ５はアルミニウムで構成される。そして、クランプ５と下部電極３とは同電位または略同電位にする。半導体基板の上面と下面とが導通している場合、クランプ５と下部電極３との電位が異なると半導体基板７を介して電流が流れ、バイアスパワーの損失が生じるからである。そこで例えば、下部電極３とクランプ５との間に伝導性を有するコンタクト６を配置し、下部電極３とクランプ５とを電気的に導通させる。コンタクト６は、柱状をしており、複数のコンタクトが下部電極３の上に配置される。あるいはコンタクト６は環状あるいはバネ状となっていてもよく、下部電極３の周囲に配置される。またコンタクト６の役割には、クランプ５を支持部４とともに支えることが含まれていても良い。
【００２０】
本実施形態のドライエッチング装置によるドライエッチングの対象となるのは任意の半導体基板であるが、特に、上面と下面とが電気的に導通しないものが想定される。そのような半導体基板は、半導体素子の形成のための溝に対応するマスクを半導体膜の一方に備え、絶縁膜をその半導体膜の他方に備える。例えば、ＳＯＩ基板のようにシリコン層の間に酸化シリコン層を有し、シリコン層の一方にマスクを形成した半導体基板がある。この場合は、酸化シリコン層が絶縁膜となる。あるいは、ガラス基板の上に半導体膜を有する半導体基板がある。この場合は、ガラス基板が絶縁膜となる。
【００２１】
マスクは、例えばフォトレジストを上面に塗布し、露光、現像により、レジストの無い部分の開口を生じさせることで形成されて、半導体膜の一方の面に備えられる。また、窒化珪素などによってマスクが形成されていてもよい。この場合には、窒化珪素などを堆積などした後にフォトレジストを塗布してフォトレジストにパターンを形成して窒化珪素などのエッチングを行って、マスクを形成する。そして、マスクが備えられた面を被加工面とすることで、形成された開口を通じてイオンが半導体膜に衝突してエッチングがされ、半導体素子を形成するための溝が形成される。そして、絶縁膜がエッチングストッパ層となり、エッチングにより形成された溝の底面が絶縁膜に到達すると、エッチングは実質的に進まなくなる。
【００２２】
半導体基板７は、下部電極３上に置かれる。このとき、マスクが備えられた面を下部電極３と逆の面にして、被加工面とする。また、半導体基板７の上面の外周部上には、絶縁部材５１が存在する。そして半導体基板７が、絶縁部材５１を介してクランプ５により押さえられる。これにより半導体基板７が下部電極３上に固定される。絶縁部材５１は、半導体基板７の上面がクランプ５と電気的に導通しないために配置されている。絶縁部材５１は、ガラス、アルミナ、マシナブルセラミックスなどの絶縁性の材料を用いて成型される。絶縁部材は厚みが一様になっていることが好ましく、例えば、１００μｍ〜６００μｍ程度の厚みとする。絶縁部材５１は、クランプ５に着脱が可能となっており、半導体基板７と接触しない位置において留め具などで固定して装着できるようになっていてもよい。この場合は、絶縁部材５１が装着された状態でクランプ５が、下部電極３上に置かれた半導体基板７を押さえることになる。また、絶縁材料５１がクランプ５に装着されることは必須ではない。例えば、最初に半導体基板７を下部電極３上に置き、半導体基板７の外周部に絶縁部材５１を置き、絶縁部材５１を介してクランプ５が半導体基板を押さえるようになっていてもよい。絶縁部材５１は例えば環状の形状であり、半導体基板に半導体素子が形成される領域が開口している。
【００２３】
半導体基板７の下面の全体が下部電極３と接触するようになっていてもよいが、半導体基板７の上面がクランプ５から押さえられることにより、力が加わる箇所に対応する下面部分が下部電極３と接触するようになっていてもよい。他の部分にはヘリウムなどの冷却のためのガスが半導体基板７に吹き付けられるように、隙間が存在していてもよい。
【００２４】
また、クランプ５の上部を覆うように、シールド８が設けられていてもよい。シールド８は導電性のある材料で形成され、少なくともドライエッチングの処理中は接地がされる。下部電極３に低周波数（例えば、５０〜３８０ｋＨｚなどの４ＭＨｚ以下）のバイアス周波数電力を印加する場合、プラズマ中のイオンがバイアス周波数に追従して下部電極３及びクランプ４に衝突する向きに移動する。このため、シールド８が設けられていないと、イオンがクランプ５に衝突し、スパッタリングが発生し、半導体基板７が汚染される。これを防ぐために、接地したシールド８によりクランプ５の上部を覆い、シールド８とプラズマとに電位差が生ずるようにして、クランプ５のスパッタリングの発生を防止する。
【００２５】
なお、下部電極３に高周波数（例えば、数ＧＨｚ）のバイアス周波数電力を印加する場合には、イオンの質量の存在により、プラズマ中のイオンはバイアス周波数に追従できない。このためシールド８が無くてもクランプ５のスパッタリングは発生しない。ただし、バイアスの電位変化が大きく、また、反応室１内の気圧が低い場合には、クランプ５のスパッタリングが発生し得るので、シールド８を設けるのがよい。
【００２６】
下部電極３にバイアス周波数電力を供給するために電源９が下部電極３に接続される。また、上部電極２には、周波数電力の供給のための電源１０が接続される。この場合、電源９と下部電極３との間、電源１０と上部電極２との間には、整合回路（図示せず）が設けられる。なお、電源９と電源１０とは、同じ周波数電力を供給してもよいし、異なる周波数電力を供給してもよい。また、電源９と電源１０との２つの電源を用いる必要はなく、１つの電源を上部電極２と下部電極３とに接続し、例えば、上部電極２を接地してもよい。
【００２７】
そして、排気管１２から排気を行い反応室１内の気圧を下げ、導入管１１よりエッチングガスを反応室１内に供給し、プラズマ１３を発生させる。また、エッチングを行っている間、半導体基板７の温度上昇を防ぐために、冷却ガス導入管１３よりヘリウムなどの冷却のためのガスを供給し、半導体基板７に吹き付けて冷却を行う。
【００２８】
図２は、クランプの上面図と断面図とを示す。図２（ａ）はクランプの上面図の一例である。図２（ａ）においてクランプ２１は環状であり中心部分に円形の開口を有する。これは通常の半導体基板が円形であるために、半導体基板の外周部に力を加えて押さえて下部電極３に固定するためである。開口が円形であれば、クランプのその他の部分の形状は任意で良いが、形成の便宜などのために円形であるのがよい。
【００２９】
また、図２（ｂ）は別のクランプの上面図の一例である。図２（ｂ）においてもクランプ２２は環状に構成されているが、クランプ２２の内周には半導体基板の外周部を点接触により力を加えて押さえて下部電極３に固定するための爪２３が設けられている。
【００３０】
図２（ｃ）は、図２（ａ）のＡ−Ａ線、または図２（ｂ）のＢ−Ｂ線で切断したクランプの断面図の一例である。例えば、クランプ２４の上面よりも下面の長さが大きくなっている。また、クランプ２４の外側の壁面は上面と下面と略垂直になっており、クランプ２４の開口側面においては、テーパー状になっている。そして突端部の先にて、絶縁材料５１を介して半導体基板７に力を加えて固定する。テーパー状になっているのは、一つには、エッチングで生成されたガスなどを排出しやくするためである。
【００３１】
図３（ａ）は、本実施形態に係るドライエッチング装置により形成される半導体素子の中間生産物の上面図の一例であり、図３（ｂ）は、Ｃ−Ｃ線で切断した断面図の一例を示す。図３（ａ）において、フレーム１２１で囲まれた内部に、略クローバー形状の錘部１４２が形成されている。フレーム１２１と錘部１４２とは同じ材料（例えばシリコン単結晶）で形成されており、フレーム１２１と錘部１４２との間はドライエッチングにより溝が形成されている。図３（ｂ）において、シリコン膜３０の上に酸化シリコン膜１３０が形成され、その上に別のシリコン膜が形成されている。ここに、シリコン膜３０、酸化シリコン膜１３０、別のシリコン膜のそれぞれの厚さは例えば５μｍ、２μｍ、６００μｍである。そして、別のシリコン膜に対して本実施形態に係るドライエッチング装置を用いて酸化シリコン膜１３０をストッパ層とするドライエッチング処理が施されることで、フレーム１２１と錘部１４２との間に酸化シリコン膜１３０に到達する溝が形成される。
【００３２】
なお、半導体素子が加速度センサなどである場合には、シリコン膜３０には、ピエゾ抵抗素子が形成される。ピエゾ抵抗素子が形成される以外の部分に開口部を設けることにより、ピエゾ抵抗素子を有する可撓部が形成される。錘部１４２に加わる力により可撓部が撓むと、ピエゾ抵抗素子の抵抗値が変化する。また、図３（ｂ）においては、フレーム１２１と錘部１４２とは同じ高さになっているが、上述の溝の形成の後または前に錘部１４２の高さを小さくする加工処理が行われ、錘部１４２がある程度自由に移動できるようにしてもよい。
【００３３】
図３に示した加速度センサの一辺の長さは例えば１〜２ｍｍである。それに対して、一般的な半導体基板の直径は１５０ｍｍ〜２００ｍｍ程度である。このため、一枚の半導体基板を用いて多数の半導体素子を形成することが可能である。図４（ａ）は、一枚の半導体基板３１に、半導体素子を形成するためのパターン３２を多数配置した場合の模式図を示す。
【００３４】
図４（ｂ）は、図４（ａ）のＤ−Ｄ線で切断した切断面の一例である。図４（ｂ）において、絶縁膜３３の上にシリコン膜３４が形成され、シリコン膜３４にパターン３２が形成されたレジスト層が形成されている。本実施形態においては、半導体基板の外周部には絶縁部材５１が配置され、絶縁部材５１を介して導電性のクランプ５により力が加えられる。また、膜３３は絶縁膜である。このため、パターン３５の材料として導電性を有するものが使用されていても、シリコン膜３４は、クランプ５と電気的に導通しない。すなわち、シリコン膜３４は、フローティング状態となる。そして、本実施形態においては、ドライエッチングが進行しても、シリコン膜３４はクランプ５と電気的に導通しない状態が維持される。
【００３５】
パターン３２は、半導体素子の形成のための溝に対応しており、開口を有している。ドライエッチングが進行すると、プラズマによって生成されたイオンがパターン３２の開口に進入し、エッチングがされて溝が形成される。そしてパターン３２の幅の異なることにより発生するマイクロローディング効果などにより一般的には、溝の形成は一様に進まず、溝の形成の進行にばらつきが生じる。図４（ｃ）は、ドライエッチングが進行し、一部の溝の底面が絶縁膜３３に到達した状態を示している。すなわち、図４（ｃ）において、壁面３６と壁面３７とを有する溝の底面と、壁面３８と壁面３７とを有する溝の底面と、が絶縁膜３３にまで到達し、その他の溝が絶縁膜３３にまで到達していない。したがって、壁面３７と壁面３８とで囲まれるシリコン膜３４の領域が他の部分と電気的に導通せず、孤立した状態となっている。このような状態になったとしても、壁面３６、壁面３９はクランプと電気的に導通していないので、壁面３６、壁面３７、壁面３８、壁面３９はフローティング状態であり略同電位となる。このため、プラズマによって生成されたイオンは、壁面３６、壁面３７、壁面３８、壁面３９に引き寄せられることがなくなり、サイドエッチングの発生が抑制される。
【００３６】
したがって、本実施形態に係るドライエッチング装置によって、よって図３に示したような錘部を有する素子を形成する場合には、サイドエッチングの発生が抑制されるので、錘部の側面を垂直に形成することが可能となり、加工不良の発生を防止できる。
【００３７】
（比較例）
図５は、一般的なドライエッチング装置を側面から観察した場合の概要構成例を示す。図１との違いは、図１においては、クランプ５は絶縁材料５１を介して半導体基板７の上に載置されているのに対し、図５においては、クランプ５は、直接半導体基板７の外周部を押さえている。この場合であってもドライエッチング処理の開始時には、半導体基板の上面は、下部電極３と略同電位となるので、垂直にドライエッチングが行われる。しかし、ドライエッチングが絶縁膜まで進行し、半導体基板にクランプ５と導通していない部分が発生すると、壁面に対してドライエッチングが行われる場合がある。
【００３８】
すなわち、図６に示すように、マイクロローディング効果などにより、壁面３６と壁面３７とで形成される溝の底面と、壁面３８と壁面３７とで形成される溝の底面と、が絶縁膜３３にまで到達し、その他の溝の底面が絶縁膜３３にまで到達していないとし、壁面３７と壁面３８とで囲まれるシリコン層３４の領域が他の部分と電気的に導通しないようになり、孤立したとする。この場合、クランプが接触している外周部３６と壁面３９は、下部電極３と略同電位となるが、壁面３７、壁面３８はフローティング状態となる。このため、例えば、壁面３６と壁面３７とで形成される溝に進入したイオンは壁面３６の方に引き寄せられ、壁面３６に衝突し、壁面３６がドライエッチングされ、サイドエッチングが発生する。このため、壁面３６を垂直に維持することができなくなり、また、壁面３９も垂直に維持することができなくなる。このため、加工不良が発生することになる。
【図面の簡単な説明】
【００３９】
【図１】本発明の一実施形態に係るドライエッチング装置の概要構成図である。
【図２】本発明の一実施形態に係るドライエッチング装置のクランプの上面図と断面図である。
【図３】ドライエッチングによって製造される素子の一例の上面図と断面図である。
【図４】塗布されたレジストに素子パターンを形成した半導体基板の上面図と断面図である。
【図５】一般的なドライエッチング装置の概要構成図である。
【図６】一般的なドライエッチング装置によって行われるドライエッチングの概念図である。
【符号の説明】
【００４０】
１…反応室、２…上部電極、３…下部電極、４…支持部、５…クランプ、６…コンタクト、７…半導体基板、８…シールド、９…電源、１０…電源、１１…導入管、１２…排気管、１３…冷却ガス導入管
【図１】
2010103431.tif 000003
【図２】
2010103431.tif 000004
【図３】
2010103431.tif 000005
【図４】
2010103431.tif 000006
【図５】
2010103431.tif 000007
【図６】
2010103431.tif 000008