(57)【要約】【課題】スイッチングノイズの影響が少なく、短絡時にも確実に電流制限が可能な過電流保護機能を有するＤＣ−ＤＣコンバータを実現する。【解決手段】集積回路１０は、メインスイッチＳ１および同期整流スイッチＳ２をパルス幅変調（ＰＷＭ）制御によって交互に導通・遮断する制御回路を構成する。延長回路２１では、同期整流スイッチＳ２の導通制御時にインダクタＬに過電流が流れている間、パルス幅変調制御に優先してメインスイッチＳ１の遮断時間を延長してインダクタ電流のボトム値が規定値以下となるようにする。その際、第１の電圧制限回路３５により誤差増幅回路１１の出力電圧Ｖｅａをクランプ電圧Ｖｃｌ以下に制限し、クランプ電圧Ｖｃｌを過電流発生状況に応じて調整する。これにより、電圧Ｖｅａにより定まるスイッチング素子の導通時間を制限して、インダクタ電流のピーク値や平均値が大きくならないようにする。【選択図】図１
2010161855.tif 000002
【特許請求の範囲】
【請求項１】
入力電源の高電位側に接続されるメインスイッチと、
前記入力電源の低電位側に前記メインスイッチと直列に接続される同期整流スイッチと、
前記メインスイッチと前記同期整流スイッチとの接続点に接続され負荷回路に平滑出力電圧を供給するインダクタおよび平滑容量からなるフィルタ回路と、
前記メインスイッチおよび前記同期整流スイッチをパルス幅変調（ＰＷＭ）制御によって交互に導通・遮断する制御回路と、
を備え、
前記制御回路は、前記同期整流スイッチの導通制御時に前記インダクタに流れるインダクタ電流が第１の設定値を上回っている間、前記制御回路におけるパルス幅変調制御に優先して前記メインスイッチの遮断時間を延長する延長回路と、前記メインスイッチの導通時間について所定の上限値（Ｔｏｎ-max）を設定するデューティ比制限回路を有していることを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
前記デューティ比制限回路は、前記メインスイッチの遮断時間の延長期間（Ｔｅｘｔｄ）に応じて前記上限値（Ｔｏｎ-max）を変更する電圧制限回路を有し、前記延長期間が第２の設定値（Ｔｄｂ）より長い場合には、前記上限値（Ｔｏｎ-max）を低下させ、前記延長期間が発生しない場合には、前記上限値（Ｔｏｎ-max）を上昇させることを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
【請求項３】
前記制御回路は、前記同期整流スイッチでの電圧降下をボトム基準電圧と比較することによって、前記インダクタに流れるインダクタ電流が前記第１の設定値を上回っているかを検出する過電流検出回路を有することを特徴とする請求項１または２に記載のＤＣ−ＤＣコンバータ。
【請求項４】
前記制御回路は、前記メインスイッチと前記同期整流スイッチを同時に遮断制御するデッドタイムを設定するデッドタイム生成回路を有していることを特徴とする請求項２記載のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷に所定の大きさで直流電圧を供給するＤＣ−ＤＣコンバータに関し、とくにパルス幅変調（ＰＷＭ：Pulse Width Modulation）制御方式における過電流保護機能を有するＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
従来、ノート型のパーソナルコンピュータや携帯電話、その他の携帯用電子機器等では、バッテリ電圧を降圧型スイッチング電源回路からなるＤＣ−ＤＣコンバータによって規定電圧まで降圧してから電子回路に供給している。ＤＣ−ＤＣコンバータは、スイッチング周期毎にインダクタ電流を監視するパルスバイパルス（Pulse by pulse）での過電流保護方式により、過電流と判定された場合に即座に過電流に対して応答して電流制限を行うことが可能である。そのため、負荷短絡などにおける過電流を防止する目的で、過電流保護回路が幅広い用途で採用されている。
【０００３】
ＤＣ−ＤＣコンバータの過電流保護回路では、インダクタ電流を監視するために、インダクタと直列に検出抵抗を入れてインダクタ電流を検出する方式が採用される。しかし、この検出方式は検出抵抗による余分な電力損失が増えることから、高い精度を必要とする用途以外では、出力段スイッチの導通電圧を介してインダクタ電流を検出する方法が好まれている。
【０００４】
インダクタ電流を監視してそれを制限するには、ピーク電流を検出して電流制限を実施する方法と、ボトム電流を検出して電流制限する方法とがある。最初に、ピーク電流を検出するやり方について説明する。
【０００５】
図９は、インダクタ電流のピーク値に基づいて過電流保護を行う、従来のＤＣ−ＤＣコンバータの一例を示す図である。
この種のＤＣ−ＤＣコンバータは、バッテリなどの入力電源Ｖｉｎにソース端子が接続されたＰチャネル型の電界効果トランジスタ（Field Effect Transistor：ＦＥＴ）からなるスイッチング半導体素子（以下、メインスイッチという。）Ｓ１と、ソース端子が接地されたＮチャネル型のＦＥＴからなる同期整流スイッチＳ２を備えている。これらのメインスイッチＳ１と同期整流スイッチＳ２は、ドレイン端子を互いに接続するとともに、それぞれのゲート端子にスイッチング制御信号として、制御回路１からドライバ回路２，３を介してＰＷＭ信号を供給するように構成されている。また、メインスイッチＳ１と同期整流スイッチＳ２の接続点には、インダクタＬを介して充電・平滑用の出力コンデンサＣｏｕｔと負荷Ｒとが、それぞれ他端を接地した状態で接続されている。
【０００６】
インダクタＬと出力コンデンサＣｏｕｔは、負荷Ｒに平滑出力電圧を供給するフィルタ回路を構成している。この負荷Ｒに対する出力電圧Ｖｏｕｔを検出するために、制御回路１には出力電圧Ｖｏｕｔが負帰還信号として供給されている。制御回路１では、出力電圧Ｖｏｕｔを監視しつつ、この出力電圧Ｖｏｕｔが一定値となるように、ドライバ回路２，３を介してメインスイッチＳ１と同期整流スイッチＳ２を交互に導通・遮断して、スイッチング端子電圧Ｖｓｗを制御している。
【０００７】
過電流検出回路４は、たとえばカレントトランス、もしくはセンス抵抗と増幅器などにより構成され、メインスイッチＳ１に流れる電流、すなわちメインスイッチＳ１からインダクタＬに流れ込むインダクタ電流ＩLを検出し、これを所定の基準値と比較することにより過電流を検知する。この過電流検出回路４では、過電流が検知された場合に、制御回路１がメインスイッチＳ１を遮断状態に制御するように過電流制限が実施される。
【０００８】
制御回路１は、通常のスイッチング動作を実行している間には、その出力電圧Ｖｏｕｔの変化に応じてメインスイッチＳ１と同期整流スイッチＳ２を導通・遮断制御するパルス信号のパルス幅を変化させて、出力電圧Ｖｏｕｔが一定となるように帰還制御を行う。これにより、負荷Ｒへの供給電流（出力電流）Ｉｏｕｔが大きい重負荷のときにも、メインスイッチＳ１が遮断状態の間に負荷Ｒに応じてインダクタＬに蓄えられたエネルギーがオン抵抗が小さい同期整流スイッチＳ２を介して放出されるので、効率の良い同期整流を行うことができる。
【０００９】
過電流検出回路４では、インダクタＬに流れるインダクタ電流ＩLのピーク値が所定の値を超えたら、制御回路１のＰＷＭ信号に優先してメインスイッチＳ１を遮断することによりインダクタ電流ＩLを制限するようにしている。
【００１０】
図１０には、出力電圧Ｖｏｕｔが大きい場合と小さい場合とで、従来のＤＣ−ＤＣコンバータの過電流保護機能が作動している状態で、インダクタ電流値がそれぞれどう変化するかを示している。同図（ａ）は出力電圧Ｖｏｕｔが大きな場合、同図（ｂ）は出力電圧Ｖｏｕｔが小さな場合であって、それぞれ縦軸にはインダクタ電流ＩLを、横軸には時間を示している。
【００１１】
ＤＣ−ＤＣコンバータは、入力電源Ｖｉｎ側のメインスイッチＳ１に流れる電流（＝ＩL）が規定値Ｉｐｍａｘを超えると、過電流検出回路４から検出信号が出力され、制御回路１を介してつぎのスイッチング周期までメインスイッチＳ１を遮断制御状態とする。こうして、インダクタ電流ＩLのピーク電流値Ｉｐを規定値Ｉｐｍａｘ以下に制限する過電流制限機能が実現される。
【００１２】
しかし、実際の過電流検出回路４で規定値Ｉｐｍａｘを超える電流が検知された後、メインスイッチＳ１をスイッチングしてオフするまでには、一定の遅延時間Ｔｄが必要である。そのため、制御回路１からのドライブ信号でメインスイッチＳ１が導通制御状態に移行した瞬間に過電流状態が検知されても、過電流検出回路４を介して実際にメインスイッチＳ１が遮断状態になるまでの間は、インダクタ電流ＩLが継続して増加することになる。
【００１３】
すなわち、インダクタ電流ＩLが規定値Ｉｐｍａｘを超えた場合、インダクタ電流ＩLの減少率は出力電圧Ｖｏｕｔに比例するため（ｄＩL／ｄｔ＝Ｖｏｕｔ／Ｌ）、図１０（ｂ）に示すように、出力電圧Ｖｏｕｔが低い場合は、高い場合と比較して、インダクタ電流ＩLの減少に長い時間が必要となる。逆に、インダクタ電流ＩLの増加率は出力電圧Ｖｏｕｔが低いほど大きい（ｄＩL／ｄｔ＝（Ｖｉｎ−Ｖｏｕｔ）／Ｌ）。したがって、出力電圧Ｖｏｕｔが低い場合は、図１０（ｂ）に示すように、インダクタ電流ＩLが規定値Ｉｐｍａｘを超えた後も、遅延時間Ｔｄによりインダクタ電流ＩLが大きな傾斜で上昇し続ける。すると、メインスイッチＳ１が遮断制御されている時間内ではそれまでに増加したインダクタ電流ＩLが減少しきれないで、つぎのスイッチング周期でインダクタ電流ＩLが再び上昇を始める。
【００１４】
このため、出力電圧Ｖｏｕｔが小さく、かつ制御回路１の動作周波数が高い条件では、この間の電流増加分（（Ｖｉｎ−Ｖｏｕｔ）／Ｌ）がつぎにメインスイッチＳ１が導通するまでのインダクタ電流ＩLの減少分（Ｖｏｕｔ／Ｌ）を上回り、インダクタ電流ＩLの制限が効かなくなる恐れがあった。したがって、出力電圧Ｖｏｕｔの極端な低下、あるいは過電流状態が連続して検出された場合などには、ＤＣ−ＤＣコンバータ自体を停止させるための追加の対策が必要になることもある。
【００１５】
また、上述したピーク電流制限では、メインスイッチＳ１に流れる電流によりインダクタ電流ＩLの検出を行うが、メインスイッチＳ１の導通直後は、スイッチング端子電圧Ｖｓｗが急上昇するハードスイッチング動作となる。そのため、とくに出力段のスイッチング半導体素子を外付けとした場合には、大きなノイズが混入する。このような不都合を回避するには、過電流保護機能の応答を禁止するブランキング時間を設け、かつこのブランキング時間を長くしておく必要がある。
【００１６】
つぎに、同期整流スイッチＳ２側の電流を制限するボトム電流制限方式について説明する。
図１１は、インダクタ電流のボトム値に基づいて過電流保護を行う、従来のＤＣ−ＤＣコンバータの一例を示す図である。
【００１７】
ピーク電流制限方式とは異なりボトム電流制限方式では、インダクタ電流ＩLのボトム値が所定の値を下回るまで制御回路１のＰＷＭ信号に優先してメインスイッチＳ１の遮断期間を延長して、インダクタ電流ＩLを制限している。すなわち、ボトム電流制限はインダクタ電流ＩLの減少を待つ方式であるから、過電流検出回路５の過電流検出における遅延時間の間にインダクタ電流ＩLは減り続ける。このため、ＤＣ−ＤＣコンバータの出力電圧Ｖｏｕｔが低く、ＰＷＭ信号の動作周波数が高い条件においても、インダクタ電流ＩLの制限が効かなくなる恐れはない。
【００１８】
また、ボトム電流制限方式では図１１に示すように、過電流検出回路５が同期整流スイッチＳ２に流れる電流に基づいてインダクタ電流ＩLの過電流状態を検出している。そして、同期整流スイッチＳ２の導通時には、インダクタ電流ＩLが並列ダイオードを流れているため、スイッチング端子電圧Ｖｓｗはすでに低下してソフトスイッチング動作となるから、電流検出に対するノイズが少ないという利点も有する。
【００１９】
以上からすると、降圧型スイッチング電源回路などにはボトム電流制限の方が利用しやすいように思われる。ところが、インダクタ電流ＩLの制限方式を選択する際には、ＤＣ−ＤＣコンバータの出力電圧制御方式との相性を考慮にいれなくてはならない。
【００２０】
たとえば固定オン時間のパルス周波数変調（ＰＦＭ：Pulse Frequency Modulation）制御では、メインスイッチＳ１のオン時間（以下、単に「オン時間」という。）を固定して動作周波数を可変することで、出力電圧Ｖｏｕｔを制御している。ボトム電流制限では、過電流を検出すると、制御回路動作に割り込んでメインスイッチＳ１のオフ時間（以下、単に「オフ時間」という。）を延長するが、この際、オン時間は固定のままであるため、固定オン時間のＰＦＭ制御とボトム電流制限の相性は良い（たとえば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【００２１】
【特許文献１】特開２００８−２３６８５９号公報（段落番号［００２１］〜［００２９］および図１，２）
【発明の概要】
【発明が解決しようとする課題】
【００２２】
一方、ＤＣ−ＤＣコンバータの制御方式では、固定されたスイッチング周波数で動作するＰＷＭ制御が多く採用されている。ＰＷＭ制御回路では、周波数一定のもとで、デューティ比を変更することでオン時間を可変し、出力電圧Ｖｏｕｔを制御している。したがって、ボトム電流制限方式では、過電流検出時にオフ時間を延長してインダクタ電流を制限しようとするため、電流制限による出力電圧Ｖｏｕｔの低下を防ぐようにオン時間が広がって電流制限動作が妨害されるなど、そもそも相性が良くない。しかしながら、ボトム電流制限方式には前述のような優れた性質があるため、ＰＷＭ制御回路を備えたＤＣ−ＤＣコンバータに適用可能な電流制御回路が望まれていた。
【００２３】
図１２は、オン時間に制限がないＤＣ−ＤＣコンバータの動作波形の一例を示す図である。ここでも、縦軸にはインダクタ電流ＩLを、横軸には時間を示している。
Ｉ１は、通常動作時のインダクタ電流ＩLの平均電流値である。また、過電流検出時には、過電流検出回路５によってインダクタ電流ＩLのボトム電流が設定値Ｉｂｌｉｍとなるように、メインスイッチＳ１のオフ時間がＴｅｘｔｄだけ延長される。オフ時間が長くなるだけでは出力電圧Ｖｏｕｔが低下するので、制御回路はこれを防ぐためにメインスイッチＳ１のオン時間を長くする。そのため、インダクタ電流ＩLの平均電流値は、出力電圧Ｖｏｕｔが所望の値を保つときに負荷が消費する電流Ｉ２まで増加することになって、電流制限がかからなくなる（インダクタ電流ＩLの平均値およびピーク値が大きなものになってしまう）という問題があった。
【００２４】
本発明はこのような点に鑑みてなされたものであり、ＰＷＭ制御とボトム電流制限を同時に適用したときに、過電流検出に際して適切な電流制限が可能なＤＣ−ＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【００２５】
本発明では、上記問題を解決するために、入力電源の高電位側に接続されるメインスイッチ（Ｓ１）と、前記入力電源の低電位側に前記メインスイッチと直列に接続される同期整流スイッチ（Ｓ２）と、前記メインスイッチと前記同期整流スイッチとの接続点に接続され負荷回路に平滑出力電圧を供給するインダクタおよび平滑容量からなるフィルタ回路と、前記メインスイッチおよび前記同期整流スイッチをパルス幅変調（ＰＷＭ）制御によって交互に導通・遮断する制御回路（１０）と、を備えたＤＣ−ＤＣコンバータが提供される。前記制御回路は、前記同期整流スイッチの導通制御時に前記インダクタに流れるインダクタ電流が第１の設定値（Ｉｂｌｉｍ）を上回っている間、前記制御回路におけるパルス幅変調制御に優先して前記メインスイッチの遮断時間を延長する延長回路（２１）と、メインスイッチ（Ｓ１）の導通時間について所定の上限値（Ｔｏｎ-max）を設定するデューティ比制限回路（３０）を有し、過電流検出時にメインスイッチの導通時間を制限するようにしている。
【００２６】
さらに、本発明のＤＣ−ＤＣコンバータでは、デューティ比制限回路（３０）がメインスイッチの遮断時間の延長期間（Ｔｅｘｔｄ）に応じて上限値（Ｔｏｎ-max）を変更する電圧制限回路を有しており、メインスイッチの遮断時間の延長期間が、ここに設定された第２の設定値（Ｔｄｂ）より長い場合には、上限値（Ｔｏｎ-max）を低下させ、延長期間が発生しない場合には、上限値（Ｔｏｎ-max）を上昇させるように変更することで、過電流検出時におけるインダクタ電流のピーク値や平均値を確実に低減している。
【発明の効果】
【００２７】
本発明によれば、スイッチングノイズの影響が少なく、短絡時にも確実に電流制限が可能な過電流保護機能を有するＤＣ−ＤＣコンバータを実現することができる。
【図面の簡単な説明】
【００２８】
【図１】実施の形態に係るＤＣ−ＤＣコンバータを示す回路図である。
【図２】図１のＤＣ−ＤＣコンバータにおける遅延回路の一例を示す回路図である。
【図３】遅延回路の動作波形を示すタイミング図である。
【図４】第３の遅延回路の動作波形を示すタイミング図である。
【図５】図１のＤＣ−ＤＣコンバータにおける電圧制限回路の一例を示す回路図である。
【図６】デューティ比制限回路の動作に関わる各信号波形を示すタイミング図である。
【図７】オン時間の最大値（Ｔｏｎ-max）を設け、その値を固定した場合のＤＣ−ＤＣコンバータの動作波形の一例を示す図である。
【図８】オン時間の最大値（Ｔｏｎ-max）を可変としたＤＣ−ＤＣコンバータの動作波形の一例を示す図である。
【図９】インダクタ電流のピーク値に基づいて過電流保護を行う、従来のＤＣ−ＤＣコンバータの一例を示す図である。
【図１０】出力電圧Ｖｏｕｔが大きい場合と小さい場合とで、従来のＤＣ−ＤＣコンバータの過電流保護機能が作動している状態で、インダクタ電流値がそれぞれどう変化するかを示す図である。
【図１１】インダクタ電流のボトム値に基づいて過電流保護を行う、従来のＤＣ−ＤＣコンバータの一例を示す図である。
【図１２】オン時間に制限がないＤＣ−ＤＣコンバータの動作波形の一例を示す図である。
【発明を実施するための形態】
【００２９】
以下、図面を参照してこの発明の実施の形態について説明する。図１は、実施の形態に係るＤＣ−ＤＣコンバータを示す回路図である。
メインスイッチＳ１と同期整流スイッチＳ２は入力電源Ｖｉｎと接地との間で直列に接続され、出力段を構成している。メインスイッチＳ１のソース端子は入力電源Ｖｉｎの高電位側に接続され、そのドレイン端子は同期整流スイッチＳ２のドレイン端子に接続され、同期整流スイッチＳ２のソース端子は接地されている。
【００３０】
インダクタＬと出力コンデンサＣｏｕｔはフィルタ回路を構成しており、このフィルタ回路はメインスイッチＳ１と同期整流スイッチＳ２の接続点に接続され、負荷Ｒに平滑出力電圧を供給している。この負荷Ｒに対する出力電圧Ｖｏｕｔは、分割抵抗Ｒ１，Ｒ２を直列接続した電圧検出回路を介して、ＰＷＭ制御回路を構成する集積回路１０に負帰還信号Ｖｄとして供給されている。
【００３１】
集積回路１０は、負帰還信号Ｖｄと第１の基準電圧Ｖｒｅｆとの差電圧を増幅した誤差電圧Ｖｅａを出力する誤差増幅回路１１、誤差電圧Ｖｅａをのこぎり波電圧Ｖｓａｗと比較するＰＷＭコンパレータ１２を備えている。ＰＷＭコンパレータ１２は、その出力端子がアンド回路１３を介してデッドタイム（ＤＴ：Dead Time）生成回路１４に接続され、メインスイッチＳ１と同期整流スイッチＳ２へのオンオフ制御信号を生成している。すなわち、ＰＷＭコンパレータ１２はレベルシフタ１５およびドライバ回路１６を介してメインスイッチＳ１のゲート端子に接続され、さらに信号反転機能を備えたドライバ回路１７を介して同期整流スイッチＳ２のゲート端子に接続されている。なお、本実施の形態では、メインスイッチＳ１をＮチャネル型のＦＥＴとしたが、図９の従来のＤＣ−ＤＣコンバータと同様にＰチャネル型のＦＥＴとしてもよい。その場合、レベルシフタ１５は不要となり、ＤＴ生成回路１４の出力がドライバ回路１６に直接入力される。
【００３２】
集積回路１０は、さらに過電流検出回路（Over Current Detector）１８、発振回路２０、およびデューティ（Duty）比制限回路３０を備え、この過電流検出回路１８に対して同期整流スイッチＳ２のドレイン端子およびソース端子からの電圧信号を入力するように接続されている。過電流検出回路１８では、同期整流スイッチＳ２のドレイン−ソース間電圧から同期整流スイッチＳ２に流れている電流、すなわちインダクタ電流ＩLの大きさが検出され、そこに設定されたボトム電流設定値Ｉｂｌｉｍと比較することによって、インダクタ電流ＩLの過電流状態を判断している。より具体的には、同期整流スイッチＳ２のドレイン−ソース間電圧とボトム電流設定値Ｉｂｌｉｍに相当するボトム基準電圧とを比較することにより、インダクタ電流ＩLの過電流状態を判断している。過電流検出回路１８の出力信号である過電流判定信号Ｖｏｃは、過電流であればＨ（Ｈｉｇｈ）、そうでなければＬ（Ｌｏｗ）レベルとなる信号であり、インバータ回路ＩＶ１を介して発振回路２０に出力されている。なお、同期整流スイッチＳ２が遮断されている間は、過電流判定信号ＶｏｃはＨレベルにセットされている。
【００３３】
発振回路２０は、延長回路２１、第１の遅延回路２２、コンパレータ２３などを備え、発振用のコンデンサＣｏｓｃの端子間電圧であるのこぎり波電圧ＶｓａｗがＰＷＭコンパレータ１２の反転入力端子に出力されている。延長回路２１は、電源ＶＤＤと接地の間で直列接続されたＰチャネル型のＦＥＴ（以下、トランジスタという。）Ｍｐ１と２つのＮチャネル型のトランジスタＭｎ１，Ｍｎ２、およびインバータ回路ＩＶ２から構成され、トランジスタＭｎ２のゲート端子がインバータ回路ＩＶ１の出力端子に接続されている。トランジスタＭｐ１とＭｎ１のゲート端子は、ともにインバータ回路ＩＶ２の出力端子に接続され、それらのドレイン端子は互いに接続されている。また、トランジスタＭｐ１とＭｎ１の接続点からは、アンド回路１３の反転入力端子およびデューティ比制限回路３０に第１のクロック信号Ｖｃｋが出力されている。
【００３４】
発振回路２０は、発振用のコンデンサＣｏｓｃのほかに、発振用定電流源Ｉｏｓｃ、Ｎチャネル型のトランジスタからなる放電用スイッチＭｏｓｃ、および発振基準電圧Ｖｏｓｃなどを備えている。発振用のコンデンサＣｏｓｃは、その一端が接地されるとともに他端は発振用定電流源Ｉｏｓｃと接続され、その接続点からＰＷＭコンパレータ１２の反転入力端子にのこぎり波電圧Ｖｓａｗが供給されている。電源ＶＤＤに接続された発振用定電流源Ｉｏｓｃは、さらに放電用スイッチＭｏｓｃのドレイン端子と接続されている。放電用スイッチＭｏｓｃは、ソース端子が発振用のコンデンサＣｏｓｃの他端とともに接地され、そのゲート端子が延長回路２１のトランジスタＭｐ１とＭｎ１の接続点に接続され、第１のクロック信号Ｖｃｋによってオンオフ制御される。
【００３５】
コンパレータ２３には、その反転入力端子に発振基準電圧Ｖｏｓｃが供給されている。また、コンパレータ２３の非反転入力端子は、発振用のコンデンサＣｏｓｃとともに発振用定電流源Ｉｏｓｃに接続されている。さらに、このコンパレータ２３は第１の遅延回路２２の入力側と接続され、その出力信号に対して所定の立ち下がり遅延時間Ｔｄａを有する遅延出力が、延長回路２１とデューティ比制限回路３０に第２のクロック信号Ｖｃｋｒとして出力されている。
【００３６】
デューティ比制限回路３０は、第２の遅延回路３１、第３の遅延回路３２、アンド回路３３、チャージポンプ（Charge pump）回路３４、第１の電圧制限回路（Voltage Limiter）３５、および第２の電圧制限回路３６などにより構成されている。このデューティ比制限回路３０は、発振回路２０から入力される２つのクロック信号Ｖｃｋ，Ｖｃｋｒに基づいて、誤差増幅回路１１の出力電圧Ｖｅａを適正なクランプ電圧Ｖｃｌ以下にクランプするものである。
【００３７】
第２の遅延回路３１では、そこに入力される第２のクロック信号Ｖｃｋｒに対し所定の立ち下がり遅延時間Ｔｄｂを有する信号Ｖｃｋｒ１（第２の遅延出力）が生成され、インバータ回路ＩＶ３を介してチャージポンプ回路３４に出力されている。第３の遅延回路３２には、第１のクロック信号Ｖｃｋがインバータ回路ＩＶ４を介して入力されている。第３の遅延回路３２は、入力信号に対し所定の立ち下がり遅延時間Ｔｄｃを有する信号を生成・出力する回路である。アンド回路３３は、一方の入力信号として第３の遅延回路３２の出力が、他方の入力信号として第１のクロック信号Ｖｃｋが供給されている。このアンド回路３３の出力信号Ｖｃｋ１は、チャージポンプ回路３４に出力されている。
【００３８】
チャージポンプ回路３４は、２つのＰチャネル型のトランジスタＭｐ２，Ｍｐ３と、２つのＮチャネル型のトランジスタＭｎ３，Ｍｎ４と、充電用電流源Ｉｕおよび放電用電流源Ｉｄから構成されている。チャージポンプ回路３４は、信号Ｖｃｋｒ１および信号Ｖｃｋ１に応じてコンデンサＣｍの電荷、すなわちコンデンサＣｍの両端電圧Ｖｃｌを増減させる回路である。
【００３９】
ここでは、トランジスタＭｐ２，Ｍｐ３は互いに直列に接続され、トランジスタＭｐ２のソース端子が充電用電流源Ｉｕに接続されている。トランジスタＭｎ３，Ｍｎ４も、同様に互いに直列に接続され、トランジスタＭｎ４のソース端子が放電用電流源Ｉｄに接続されている。また、トランジスタＭｐ２，Ｍｎ４の各ゲート端子は、アンド回路３３に接続され、トランジスタＭｐ３，Ｍｎ３の各ゲート端子は、インバータ回路ＩＶ３に接続されている。
【００４０】
これら４つのトランジスタＭｐ２，Ｍｐ３，Ｍｎ３，Ｍｎ４は、トランジスタＭｐ３，Ｍｎ３のドレイン端子が互いに接続されることで、電源ＶＤＤと接地の間で直列回路を構成している。そして、トランジスタＭｐ３，Ｍｎ３の接続点からのチャージポンプ電流Ｉｃｐ（充電用電流源Ｉｕからの充電電流、もしくは放電用電流源Ｉｄにシンクされる放電電流である。後者の場合、電流Ｉｃｐの向きは図１のものと逆になる。）がメモリ容量を構成するコンデンサＣｍを充放電するとともに、第１の電圧制限回路３５のクランプ電圧Ｖｃｌを供給するように構成されている。第１の電圧制限回路３５は、誤差増幅回路１１の出力電圧ＶｅａをコンデンサＣｍの充電電圧であるクランプ電圧Ｖｃｌ以下に制限しており、さらに第２の電圧制限回路３６によってコンデンサＣｍの充電電圧を制限することにより、クランプ電圧Ｖｃｌの最大電圧値をＶｃｌｍａｘ以下に制限するようにしている。
【００４１】
なお、こうした電圧制限回路３５，３６の構成および動作の詳細については、図５とともに後述する。
つぎに、発振回路２０、およびデューティ比制限回路３０を構成している３つの遅延回路２２，３１，３２について説明する。
【００４２】
図２は、図１のＤＣ−ＤＣコンバータにおける遅延回路の一例を示す回路図、図３は、遅延回路の動作波形を示すタイミング図である。
遅延回路２２，３１，３２（以下、３１，３２を略す。）は、いずれもリセットスイッチとしてのＮチャネル型のトランジスタＭｎｒと、遅延時間を決める定電流源ＩＢ１およびコンデンサＣｄｌｙと、閾値電圧Ｖｔｈを有するインバータ回路ＩＶ５によって構成されている。入力信号ＶａはトランジスタＭｎｒのゲート端子に供給され、定電流源ＩＢ１はコンデンサＣｄｌｙに対する充電電流を供給している。コンデンサＣｄｌｙは、トランジスタＭｎｒがオン状態になると放電される。インバータ回路ＩＶ５は、接続点電圧Ｖｂが閾値電圧Ｖｔｈを上回ることにより出力信号ＶｃをＨからＬに反転させる。
【００４３】
図３（ａ）に示すように、入力信号Ｖａが立ち下がるタイミングでトランジスタＭｎｒはオフ状態となって、コンデンサＣｄｌｙは徐々に充電される。すると、同図（ｂ）に示すように、定電流源ＩＢ１とコンデンサＣｄｌｙとの接続点電圧が上昇する。コンデンサＣｄｌｙの充電電圧Ｖｂが閾値電圧Ｖｔｈを超えた時点で、出力信号ＶｃはＬとなる。その後、入力信号Ｖａが再び立ち上がった時点でトランジスタＭｎｒが導通し、コンデンサＣｄｌｙの充電電圧Ｖｂが０になり、出力信号Ｖｃも遅滞なくＨに復帰する（図３（ｃ））。
【００４４】
図４は、第３の遅延回路３２の動作波形を示すタイミング図である。
同図（ａ）は、発振回路２０から出力される第１のクロック信号Ｖｃｋを示している。このクロック信号Ｖｃｋは、インバータ回路ＩＶ４で反転され、第３の遅延回路３２の入力信号として供給されている。いま、遅延回路３２に設定された立ち下がり遅延時間を、同図（ｃ）に示すＴｄｃとすると、遅延回路３２の入力信号の立ち下がりからＴｄｃだけ遅れて遅延回路３２から出力信号が立ち下がる。アンド回路３３には、この出力信号と同図（ａ）のクロック信号Ｖｃｋが入力しているので、立ち下がり遅延時間ＴｄｃだけＨとなるアンド回路出力Ｖｃｋ１がアンド回路３３からチャージポンプ回路３４に供給される。
【００４５】
つぎに、第１、第２の電圧制限回路３５，３６について説明する。
図５は、図１のＤＣ−ＤＣコンバータにおける電圧制限回路の一例を示す回路図である。
【００４６】
ここでは、２つのＰチャネル型のトランジスタＭｐ１１，Ｍｐ１２と４つのＮチャネル型のトランジスタＭｎ１１〜Ｍｎ１４、および定電流源ＩＢ２によって構成された第１の電圧制限回路３５を示している。定電流源ＩＢ２とトランジスタＭｐ１１，Ｍｐ１２，Ｍｎ１１，Ｍｎ１２で差動増幅器が構成され、後段の誤差増幅回路１１の誤差電圧Ｖｅａが、クランプ電圧Ｖｃｌとして入力されるコンデンサＣｍの積分電圧でクランプされるものである。
【００４７】
ここでは、まずクランプ電圧Ｖｃｌと誤差電圧Ｖｅａが等しい場合には、トランジスタＭｎ１１，Ｍｎ１２には等しい電流が流れるが、トランジスタＭｎ１３には電流が流れない。クランプ電圧Ｖｃｌが誤差電圧Ｖｅａより大きい場合でも、トランジスタＭｎ１１よりトランジスタＭｎ１２に多くの電流を流そうとするので、トランジスタＭｎ１３には電流が流れない。クランプ電圧Ｖｃｌが誤差電圧Ｖｅａより小さくなると、差動増幅器としてはトランジスタＭｎ１２よりトランジスタＭｎ１１に多くの電流を流そうとするが、カレントミラーを構成しているトランジスタＭｎ１１とトランジスタＭｎ１２は、それらの電流値が等しくなるように動作するから、トランジスタＭｎ１２の電流に対するトランジスタＭｎ１１の電流の過剰分はトランジスタＭｎ１３に流れる。トランジスタＭｎ１３に電流が流れると、トランジスタＭｎ１３とＭｎ１４がカレントミラーを構成しているので、ミラー比（これは大きめに決めておく。）だけ増幅された電流がトランジスタＭｎ１４に流れる。こうして、トランジスタＭｎ１４に流れる電流と誤差増幅回路１１の出力インピーダンスの積だけ誤差電圧Ｖｅａがドロップし、誤差電圧Ｖｅａはクランプ電圧Ｖｃｌによって電圧制限される。
【００４８】
なお、電圧制限回路の構成としては上述したものに限られるものではなく、別の回路方式で構成することも可能である。
つぎに、過電流検出時におけるデューティ比制限回路３０の作用について説明する。
【００４９】
図６は、デューティ比制限回路の動作に関わる各信号波形を示すタイミング図である。
最初に、インダクタ電流ＩLの過電流が過電流検出回路１８で検出されていない場合について説明する。
【００５０】
このとき、過電流判定信号ＶｏｃがＬとなっているから、これによりインバータ回路ＩＶ１を介して延長回路２１のトランジスタＭｎ２がオン状態になる。発振回路２０では、第２のクロック信号ＶｃｋｒがＬとなっていて、この信号を受けたインバータ回路ＩＶ２によってトランジスタＭｎ１がオン状態、トランジスタＭｐ１がオフ状態に保持されていれば、第１のクロック信号ＶｃｋがＬとなり、放電用スイッチＭｏｓｃはオフ状態となる。これによって発振用のコンデンサＣｏｓｃは、発振用定電流源Ｉｏｓｃからの所定の電流により充電される。そして、コンデンサＣｏｓｃの充電電圧が発振基準電圧Ｖｏｓｃに達したことをコンパレータ２３で判定されるとコンパレータ２３の出力がＨとなる。この変化は立ち上がりなので、第１の遅延回路２２で遅延されずに第２のクロック信号Ｖｃｋｒが遅滞なくＨとなる。Ｈとなった信号Ｖｃｋｒがインバータ回路ＩＶ２を介してトランジスタＭｎ１をオフ状態、トランジスタＭｐ１をオン状態にそれぞれ反転させることにより、第１のクロック信号ＶｃｋはＨとなる。第１のクロック信号ＶｃｋがＨとなると放電用スイッチＭｏｓｃが導通し、放電用スイッチＭｏｓｃが導通するとコンデンサＣｏｓｃの電荷が放電される。この場合、放電用スイッチＭｏｓｃの導通直後にコンパレータ２３の出力がＬとなるが、この変化は立ち下がりなので、第１の遅延回路２２で立ち下がり遅延時間Ｔｄａだけ遅延されてインバータ回路ＩＶ２に伝達され、これを受けて第１のクロック信号ＶｃｋはＬとなる。以上の動作により、第１のクロック信号ＶｃｋがＨとなる期間は遅延時間Ｔｄａだけ継続する。このような充放電動作を繰り返すことで、図６（ｂ）に示すようなのこぎり波電圧Ｖｓａｗが発生する。
【００５１】
つぎに、第１のクロック信号ＶｃｋがＨとなっている放電用スイッチＭｏｓｃの導通期間に過電流検出回路１８で過電流状態が検出され続ける場合について説明する。
このとき、遅延時間Ｔｄａが終了しても過電流判定信号ＶｏｃがＨになっているから、第１のクロック信号ＶｃｋのＨ期間が延長され、これによって放電用スイッチＭｏｓｃのオン状態が延長される。過電流判定信号ＶｏｃがＨであれば、インバータ回路ＩＶ２を介してその反転信号が供給されるトランジスタＭｎ２はオフ状態にされる。一方、第１のクロック信号ＶｃｋがＨになると、コンデンサＣｏｓｃの電荷が放電されてコンパレータ２３の出力はＬに立ち下がるが、上記のように、この立ち下がりは遅延回路２２により遅延時間Ｔｄａだけ遅延されてインバータＩＶ２に伝達される。遅延時間Ｔｄａが終了して第２のクロック信号ＶｃｋｒがＬとなり、トランジスタＭｎ１がオン状態に、トランジスタＭｐ１がオフ状態にそれぞれ反転しても、トランジスタＭｎ２がオフ状態であるため第１のクロック信号ＶｃｋはＬに反転せず、直前の値Ｈが延長寄生容量によって維持されるからである。したがって、過電流状態が解消されてトランジスタＭｎ２がオンするまでの間、図６（ｅ）に示すように、第１のクロック信号ＶｃｋはＨに保持されてデューティ比制限回路３０に供給される。
【００５２】
ＰＷＭコンパレータ１２では、のこぎり波電圧Ｖｓａｗと誤差増幅回路１１の出力電圧Ｖｅａを比較して、出力電圧Ｖｅａに対応するデューティ比でパルス信号がアンド回路１３に出力される。また、誤差増幅回路１１の出力電圧Ｖｅａは、デューティ比制限回路３０の第１の電圧制限回路３５によってクランプ電圧Ｖｃｌ以下にクランプされている。これに基づき、通常動作時にはメインスイッチＳ１と同期整流スイッチＳ２が所定のデッドタイムをもって相補的にスイッチングされる。しかし、過電流検出時には上述のように第１のクロック信号ＶｃｋがＨとなる期間が延長され、当該延長期間にはアンド回路１３の出力がＬになる。したがって、その期間はＰＷＭコンパレータ１２によるスイッチング動作に割り込むかたちでメインスイッチＳ１がオフし、同期整流スイッチＳ２がオンの状態を保持することになる。
【００５３】
このように、通常動作時には第１のクロック信号ＶｃｋがＨとなる時間の延長（すなわち、メインスイッチＳ１のオフ時間の延長）は起きず、チャージポンプ回路３４は、第２の遅延回路３１で十分に小さな値に設定された立ち下がり遅延時間Ｔｄｂの間だけコンデンサＣｍを充電用電流源Ｉｕの電流で充電し、クランプ電圧Ｖｃｌを上昇させる。一方、過電流検出時には、図６（ａ）に延長期間Ｔｅｘｔｄとして示すように、第１のクロック信号ＶｃｋのＨレベルの期間が立ち下がり遅延時間Ｔｄａ以上に延長される。そこで、チャージポンプ回路３４では、その延長期間ＴｅｘｔｄにコンデンサＣｍを放電用電流源Ｉｄによって放電し、クランプ電圧Ｖｃｌを低下させる。なお、信号Ｖｃｋ１と信号Ｖｃｋｒ１が両方ともＨである期間は、トランジスタＭｐ３とＭｎ３が同時にオフ状態となるので、チャージポンプ電流Ｉｃｐは流れない。その結果、過電流検出時には、クランプ電圧Ｖｃｌを低下させることによって、誤差増幅回路１１の出力電圧Ｖｅａによって定まるメインスイッチＳ１のオン時間の最大値を低下させることができる。
【００５４】
つぎに、過電流検出時にオン時間を制限して、インダクタ電流を制限する方法について説明する。
図７は、メインスイッチＳ１のオン時間の最大値Ｔｏｎ-maxを設け、その値を固定した場合のＤＣ−ＤＣコンバータの動作波形の一例を示すタイミング図である。
【００５５】
この場合、過電流検出時の平均電流Ｉｏｌｉｍは、
Ｉｏｌｉｍ＝Ｉｂｌｉｍ＋Ｔｏｎ-max（Ｖｉｎ−Ｖｏｕｔ）／２Ｌ
で制限することができる。ここで、Ｉｂｌｉｍは過電流検出回路１８に設定されたボトム電流設定値、ＬはインダクタＬのインダクタンスである。
【００５６】
一般に、オン時間の最大値Ｔｏｎ-maxを決める場合には、ＤＣ−ＤＣコンバータの通常動作に影響を与えないようにする必要がある。オン時間の最大値Ｔｏｎ-maxの設定では、通常動作時において、入力電源Ｖｉｎから出力電圧Ｖｏｕｔを得るために必要なオン時比率Ｄ（＝Ｖｉｎ／Ｖｏｕｔ）を考慮して、十分に大きな値にする必要がある。ＤＣ−ＤＣコンバータの各スイッチＳ１，Ｓ２やインダクタＬでの損失を補うに足りる増分、過渡応答時の余裕、入力電源電圧（Ｖｉｎ）や出力電圧Ｖｏｕｔの検出誤差、演算誤差などが影響するからである。このとき、スイッチＳ１，Ｓ２やインダクタＬ以外の外付け部品での損失も発生する。
【００５７】
また、出力電圧Ｖｏｕｔを電圧設定用の外付分圧抵抗を介して集積回路１０として構成された制御回路へとフィードバックする場合、あるいは入力電源Ｖｉｎとは別に集積回路１０の電源ＶＤＤを供給する場合などでは、新たな端子を設けない限り入力電源電圧（Ｖｉｎ）や出力電圧Ｖｏｕｔを検出できない。したがって、想定される使用範囲の最大条件を見込んで、オン時間の最大値Ｔｏｎ-maxを設定する必要がある。
【００５８】
本発明のＤＣ−ＤＣコンバータのボトム電流制限では、過電流状態においてオフ時間の延長期間Ｔｅｘｔｄが生じていることに着目して、制御回路内部で設定されるオフ時間の延長信号によってオン時間の最大値Ｔｏｎ-maxの大きさを調整するようにしている。そのため、入力電源電圧（Ｖｉｎ）や出力電圧Ｖｏｕｔの大きさを検出する必要がない。
【００５９】
デューティ比制限回路３０の第３の遅延回路３２は、第１のクロック信号ＶｃｋのＨレベルの延長期間が長い場合に、メモリ容量（コンデンサＣｍ）の放電時間を第３の遅延回路３２の立ち下がり遅延時間Ｔｄｃ（厳密にいえば、Ｔｄｃ−Ｔｄａ−Ｔｄｂ）以下に制限し、クランプ電圧Ｖｃｌの変化量を制限するために設けられている。場合によっては、過電流状態が発生してから、クランプ電圧Ｖｃｌが所定値に低下するまでに必要な時間を削減するために、クランプ電圧Ｖｃｌをクランプ電圧Ｖｄｍａｘ以下に制限する第２の電圧制限回路３６を設けている。ただし、クランプ電圧Ｖｄｍａｘは想定される通常動作に影響がないように設定する必要がある。
【００６０】
図８は、メインスイッチＳ１のオン時間の最大値（Ｔｏｎ-max）を可変としたＤＣ−ＤＣコンバータの動作波形の一例を示す図である。
過電流状態となりオフ時間の延長が起きた場合には、つぎの周期でオン時間の最大値Ｔｏｎ-maxを小さくし、最終的にオフ時間の延長期間Ｔｅｘｔｄが概ね０となるようなオン時間まで小さくする。ただし、過電流状態が解消されたことを検出するための微少時間は残される。すなわち、上記のように延長期間Ｔｅｘｔｄが第２の遅延回路３１の立ち下がり遅延時間Ｔｄｂと重なる時間では最大値Ｔｏｎ-maxの調整（低下）は行われないので、この重なった時間は残されることになる。
【００６１】
この結果、ＰＷＭ信号の周波数は通常時の動作周波数（１／Ｔｓｗ）と概ね同じになる。この場合、過電流検出時の平均電流Ｉｏｌｉｍは、
Ｉｏｌｉｍ＝Ｉｂｌｉｍ＋Ｔｓｗ・Ｖｉｎ（Ｖｉｎ−Ｖｏｕｔ）／２Ｖｏｕｔ・Ｌ
で制限される。
【００６２】
過電流状態が解消されて延長期間Ｔｅｘｔｄが０となった場合には、第２の遅延回路３１の立ち下がり遅延時間ＴｄｂにおいてコンデンサＣｍが充電され、第１の電圧制限回路３５のクランプ電圧Ｖｃｌを大きくする。これによりオン時間の最大値Ｔｏｎ-maxを大きくしていき、やがて誤差増幅回路１１からの誤差電圧Ｖｅａによってオン時比率Ｄが制御される通常状態へと復帰する。
【００６３】
以上、この発明のＤＣ−ＤＣコンバータによれば、メインスイッチＳ１の遮断時間の延長期間を適切に制御できるので、必要なオン時比率Ｄを計算して制限を設定する必要がなく、過電流制限による通常動作への影響を心配する必要がなくなる。
【符号の説明】
【００６４】
１０  集積回路
１１  誤差増幅回路
１２  ＰＷＭコンパレータ
１３，３３  アンド回路
１４  ＤＴ（デッドタイム）生成回路
１５  レベルシフタ
１６，１７  ドライバ回路
１８  過電流検出回路
２０  発振回路
２１  延長回路
２２  第１の遅延回路
２３  コンパレータ
３０  デューティ比制限回路
３１  第２の遅延回路
３２  第３の遅延回路
３４  チャージポンプ回路
３５  第１の電圧制限回路
３６  第２の電圧制限回路
Ｃｍ  メモリ容量
Ｃｏｓｃ  発振用のコンデンサ
Ｃｏｕｔ  出力コンデンサ
Ｄ  オン時比率
Ｌ  インダクタ、またはそのインダクタンス
Ｉ１，Ｉ２  平均電流（値）
Ｉｂｌｉｍ  ボトム電流設定値
Ｉｃｐ  チャージポンプ電流
Ｉｄ  放電用電流源
ＩL  インダクタ電流
Ｉｏｌｉｍ  過電流検出時の平均電流（値）
Ｉｏｓｃ  発振用定電流源
Ｉｏｕｔ  供給電流（出力電流）
Ｉｕ  充電用電流源
ＩＶ１〜ＩＶ４  インバータ回路
Ｍｏｓｃ  放電用スイッチ
Ｒ１，Ｒ２  分割抵抗
Ｒ  負荷、またはその負荷抵抗値
Ｓ１  メインスイッチ
Ｓ２  同期整流スイッチ
Ｔｏｎ-max  メインスイッチＳ１のオン時間の最大値
Ｔｓｗ  動作周期
Ｔｄａ，Ｔｄｂ，Ｔｄｃ  立ち下がり遅延時間
Ｔｅｘｔｄ  延長期間
Ｖｃｌ  クランプ電圧
Ｖｃｋ  第１のクロック信号
Ｖｃｋ１  アンド回路出力
Ｖｃｋｒ  第２のクロック信号
Ｖｃｋｒ１  第２の遅延出力
Ｖｄ  負帰還信号
Ｖｄｍａｘ  クランプ電圧
Ｖｅａ  誤差電圧
Ｖｉｎ  入力電源
Ｖｏｕｔ  出力電圧
Ｖｏｃ  過電流判定信号
Ｖｏｓｃ  発振基準電圧
Ｖｒｅｆ  第１の基準電圧
Ｖｓａｗ  のこぎり波電圧
Ｖｓｗ  スイッチング端子電圧
【図１】
2010161855.tif 000003
【図２】
2010161855.tif 000004
【図３】
2010161855.tif 000005
【図４】
2010161855.tif 000006
【図５】
2010161855.tif 000007
【図６】
2010161855.tif 000008
【図７】
2010161855.tif 000009
【図８】
2010161855.tif 000010
【図９】
2010161855.tif 000011
【図１０】
2010161855.tif 000012
【図１１】
2010161855.tif 000013
【図１２】
2010161855.tif 000014