(57)【要約】【課題】電荷転送用のＭＯＳトランジスタの基板効果によるしきい値電圧の上昇を防止して昇圧効率を高くできるチャージポンプ回路を提供する。【解決手段】直流電圧が印加される入力端子と出力端子との間に直列に接続された複数の電荷転送用のＮチャネルＭＯＳトランジスタと、これらの電荷転送用のＭＯＳトランジスタの接続ノードに各々一方の電極が接続された複数の容量素子とを備え、複数の容量素子のうち奇数番目の容量素子の他方の端子には、互いに逆相関係のクロック信号の一方が印加され、前記複数の容量素子のうち偶数番目の容量素子の他方の端子には、互いに逆相関係のクロック信号のうち他方の信号が印加されるように構成されたチャージポンプ回路において、前記電荷転送用のＭＯＳトランジスタは、各々のゲート端子とソース端子とが接続されるとともに、基体には当該トランジスタのソース電圧が印加されるように結線した。【選択図】図１
2010187463.tif 000002
【特許請求の範囲】
【請求項１】
直流電圧が印加される入力端子と出力端子との間に直列に接続された複数の電荷転送用のＮチャネルＭＯＳトランジスタと、
これらの電荷転送用のＭＯＳトランジスタの接続ノードに各々一方の電極が接続された複数の容量素子と、
を備え、前記複数の容量素子のうち奇数番目の容量素子の他方の端子には、互いに逆相関係のクロック信号の一方が印加され、前記複数の容量素子のうち偶数番目の容量素子の他方の端子には、前記互いに逆相関係のクロック信号のうち他方の信号が印加されるように構成されたチャージポンプ回路であって、
前記電荷転送用のＭＯＳトランジスタは、各々のゲート端子とソース端子とが接続されるとともに、基体には当該トランジスタのソース電圧が印加されるように結線されていることを特徴とするチャージポンプ回路。
【請求項２】
半導体基板に形成されたＮ型ウェル領域内にさらにＰ型ウェル領域が形成され、前記電荷転送用のＭＯＳトランジスタは該Ｐ型ウェル領域の表面に形成されていることを特徴とする請求項１に記載のチャージポンプ回路。
【請求項３】
入力された直流電圧を昇圧する請求項１または２に記載のチャージポンプ回路と、
第１の直流電圧が入力される第１の電圧入力端子と出力端子との間に接続され前記第１の電圧入力端子と出力端子との間の導通状態を制御するＮチャネル形の第１スイッチＭＯＳトランジスタと、
第２の直流電圧が入力される第２の電圧入力端子と出力端子との間に接続され前記第２の電圧入力端子と出力端子との間の導通状態を制御するＮチャネル形の第２スイッチＭＯＳトランジスタと、
前記チャージポンプ回路で生成された昇圧電圧を受け、前記第１の電圧入力端子の電圧および前記第２の電圧入力端子の電圧に応じて前記第１及び第２スイッチＭＯＳトランジスタのゲート端子に印加される制御信号を生成する制御回路と、
を備え、前記第１の電圧入力端子または前記第２の電圧入力端子のいずれかの電圧を選択して前記出力端子へ供給する電源切換え装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数個のＭＯＳトランジスタを直列に接続してなるチャージポンプ回路に関し、特にチャージポンプ回路を構成する電荷転送用のＭＯＳトランジスタの基板効果によるしきい値電圧の上昇を回避して昇圧効率を向上させる技術に関する。
【背景技術】
【０００２】
従来、昇圧回路として、例えば図５に示すように、ダイオード接続のＭＯＳトランジスタＱ１，Ｑ２……Ｑｎを複数個直列に接続し、各トランジスタの接続ノードに接続された容量素子Ｃ１，Ｃ２……Ｃｎを相補的なクロックＣＬＫ，／ＣＬＫで交互に充放電させることで電荷を入力端子ＩＮから出力端子ＯＵＴ方向へ転送させて昇圧を行なうチャージポンプ回路が知られている。
【０００３】
従来のチャージポンプ回路は、電荷転送用のＭＯＳトランジスタＱ１，Ｑ２……ＱｎとしてＮチャネルＭＯＳトランジスタを使用する場合、その基体（バックゲート）には接地電位を印加するのが一般的であった。しかしながら、チャージポンプ回路にあっては、出力端子側に近づくほど電荷転送用のＭＯＳトランジスタのソース、ドレイン領域の電圧が高くなり、ソース・基板間の電位差が大きくなる。その結果、基板効果によりトランジスタのしきい値電圧が高くなり、オン抵抗が高くなって昇圧効率が低下し、段数が同じであれば出力端子の昇圧電圧の値が小さくなってしまう。
【０００４】
そこで、電荷転送用のＭＯＳトランジスタがＮチャネルの場合には、各電荷転送用のＭＯＳトランジスタの基体に、ソース電圧またはドレイン電圧のうち低い方の電圧を印加するように切り替え回路を設けることで、基板効果によるしきい値電圧の上昇を防止するようにした発明が提案されている（特許文献１）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−３３３６８５号公報
【特許文献２】特開２００４−１３５４１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に記載されている発明にあっては、各電荷転送用のＭＯＳトランジスタ毎にそれぞれ一対のバックゲート電圧切替え用のＭＯＳトランジスタを設ける必要があるため、構成素子数が増加して回路の占有面積が増大するという課題がある。
【０００７】
また、電荷転送用のＭＯＳトランジスタにＰチャネルＭＯＳトランジスタを使用し、その基体をソースに接続したチャージポンプ回路が開示されている（特許文献２）。しかしながら、特許文献２に記載されている発明は、トランジスタのブレークダウンを防止することを目的とするもので、基板効果によるしきい値電圧の上昇を防止する本願発明とは目的が異なる。また、特許文献２に記載されている発明は、電荷転送用のＭＯＳトランジスタにＰチャネルＭＯＳトランジスタを使用することを限定しており、この点においても本願発明と異なる。
【０００８】
この発明の目的は、電荷転送用のＭＯＳトランジスタの基板効果によるしきい値電圧の上昇を防止して、従来に比べて昇圧効率が高く昇圧電圧の値も大きくすることができるチャージポンプ回路を提供することにある。
【０００９】
この発明の他の目的は、電荷転送用のＭＯＳトランジスタの基板効果によるしきい値電圧の上昇を防止して、従来に比べて昇圧段数が少なくて済みそれによって占有面積を低減することができるチャージポンプ回路を提供することにある。
【課題を解決するための手段】
【００１０】
本発明は、上記目的を達成するため、直流電圧が印加される入力端子と出力端子との間に直列に接続された複数の電荷転送用のＮチャネルＭＯＳトランジスタと、これらの電荷転送用のＭＯＳトランジスタの接続ノードに各々一方の電極が接続された複数の容量素子と、を備え、前記複数の容量素子のうち奇数番目の容量素子の他方の端子には、互いに逆相関係のクロック信号の一方が印加され、前記複数の容量素子のうち偶数番目の容量素子の他方の端子には、前記互いに逆相関係のクロック信号のうち他方の信号が印加されるように構成されたチャージポンプ回路において、前記電荷転送用のＭＯＳトランジスタは、各々のゲート端子とソース端子とが接続されるとともに、基体（バックゲート）には当該トランジスタのソース電圧が印加されるように結線したものである。
【００１１】
上記のような構成によれば、基体電位がソースと同じ電位にされることで電荷転送用のＭＯＳトランジスタの基板効果によるしきい値電圧の上昇を防止できる。そのため、電荷転送用のＭＯＳトランジスタのオン抵抗を小さくすることができ、それによって従来に比べて昇圧効率を高め昇圧電圧の値も大きくすることができる。あるいは、昇圧後の電圧が同じであれば、従来に比べて昇圧段数が少なくすることができ、それによって回路の占有面積を低減することができる。
【００１２】
ここで、望ましくは、半導体基板に形成されたＮ型ウェル領域内にさらにＰ型ウェル領域が形成され、前記電荷転送用のＭＯＳトランジスタは該Ｐ型ウェル領域の表面に形成されているようにする。これにより、電荷転送用のＭＯＳトランジスタの基体にソース電圧が印加されるように結線したとしても、ウェル領域から半導体基板へ電流がリークしないようにできるため、何ら支障なく基板効果によるしきい値電圧の上昇を防止できるようになる。
【００１３】
さらに、望ましくは、入力された直流電圧を昇圧するチャージポンプ回路と、第１の直流電圧が入力される第１の電圧入力端子と出力端子との間に接続され前記第１の電圧入力端子と出力端子との間の導通状態を制御するＮチャネル形の第１スイッチＭＯＳトランジスタと、第２の直流電圧が入力される第２の電圧入力端子と出力端子との間に接続され前記第２の電圧入力端子と出力端子との間の導通状態を制御するＮチャネル形の第２スイッチＭＯＳトランジスタと、前記チャージポンプ回路で生成された昇圧電圧を受け、前記第１の電圧入力端子の電圧および前記第２の電圧入力端子の電圧に応じて前記第１及び第２スイッチＭＯＳトランジスタのゲート端子に印加される制御信号を生成する制御回路と、を備え、前記第１の電圧入力端子または前記第２の電圧入力端子のいずれかの電圧を選択して前記出力端子へ供給する電源切換え装置において、上記チャージポンプ回路の電荷転送用のＭＯＳトランジスタは、各々のゲート端子とソース端子とが接続されるとともに、基体には当該トランジスタのソース電圧が印加されるように結線する。かかる構成によれば、電源切換え装置を半導体集積回路化した場合に、電圧入力端子と出力端子との間の導通状態を制御するスイッチ素子のサイズを小さくすることができるため、チップサイズを低減することが可能となる。
【発明の効果】
【００１４】
本発明に従うと、電荷転送用のＭＯＳトランジスタの基板効果によるしきい値電圧の上昇を防止して、従来に比べて昇圧効率が高く昇圧電圧の値も大きくすることができるチャージポンプ回路を実現できる。また、従来に比べて昇圧段数が少なくて済みそれによって占有面積を低減することができるチャージポンプ回路を実現できるという効果がある。
【図面の簡単な説明】
【００１５】
【図１】本発明を適用したチャージポンプ回路の一実施形態を示す回路図である。
【図２】実施形態のチャージポンプを構成する電荷転送用のＭＯＳトランジスタに好適な素子構造の一例を示す半導体基板の断面図である。
【図３】図２の構造を有するＭＯＳトランジスタおよび図６の構造を有するＭＯＳトランジスタについて測定を行なったＶGS−Ｉｄ特性を示すグラフである。
【図４】実施形態のチャージポンプ回路を利用して好適な半導体集積回路の一応用例としての電源切換え用ＩＣの構成例を示すブロック図である。
【図５】従来のチャージポンプ回路の構成例を示す回路図である。
【図６】従来のチャージポンプを構成する電荷転送用のＭＯＳトランジスタの素子構造の一例を示す半導体基板の断面図である。
【発明を実施するための形態】
【００１６】
以下、本発明の好適な実施の形態を図面に基づいて説明する。
【００１７】
図１は、本発明を適用したチャージポンプ回路の一実施形態を示す。この実施形態のチャージポンプ回路は、直流電圧Ｖｉｎが入力される電圧入力端子ＩＮと出力端子ＯＵＴとの間に直列形態に接続されたＮチャネルＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ；以下ＭＯＳトランジスタと称する）からなる電荷転送用のＭＯＳトランジスタＱ１，Ｑ２……Ｑ５と、各トランジスタの接続ノードＮ１，Ｎ２，Ｎ３，Ｎ４に一方の電極が接続された容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４および出力端子ＯＵＴと接地点との間に接続された平滑容量Ｃ５と、容量素子Ｃ２，Ｃ４の他方の端子に印加されるクロック信号ＣＬＫおよび容量素子Ｃ１，Ｃ３の他方の端子に印加されるクロック信号／ＣＬＫを生成するクロック生成回路ＣＰＧと、を備える。
【００１８】
電荷転送用のＭＯＳトランジスタＱ１，Ｑ２……Ｑ５は、それぞれゲート端子とソース端子（入力側の端子）とが結合されているとともに、基体（バックゲート）にソース電圧が印加されている。これにより、トランジスタＱ１〜Ｑ５が出力端子ＯＵＴへ向かって順方向となるダイオード（整流素子）として機能するとともに、昇圧動作で各ノードＮ１〜Ｎ４の電位すなわち電荷転送用のＭＯＳトランジスタＱ２〜Ｑ５のソース電圧が高くなっても、基板効果によるしきい値電圧の上昇は生じないようになっている。
【００１９】
クロック信号ＣＬＫと／ＣＬＫは互いに逆相の信号であり、奇数番目の容量素子Ｃ１，Ｃ３と偶数番目の容量素子Ｃ２，Ｃ４とが、クロック信号ＣＬＫと／ＣＬＫによって交互に充電と放電を繰り返すように駆動されることで、容量素子Ｃ１に蓄積された電荷がＱ１を通してＣ２へ、Ｃ２の電荷がＱ２を通してＣ３へ、Ｃ３の電荷がＱ３を通してＣ４へ……のように、順次電荷が転送されて行くことで昇圧された電圧が出力端子ＯＵＴに発生されるように構成されている。
【００２０】
図２には、図１のような構成を可能にするＭＯＳトランジスタＱ１〜Ｑ５の構造が示されている。図２に示されているように、本実施形態のチャージポンプを構成する電荷転送用のＭＯＳトランジスタＱ１〜Ｑ５は、Ｐ型半導体基板１１の中に、Ｎ型ウェル領域１２、さらにその中にＰ型ウェル領域１３を形成したトリプルウェル構造を有し、Ｐ型ウェル領域１３の表面にゲート電極１４を挟んでソース領域およびドレイン領域となるＮ型拡散領域１５ａ，１５ｂが形成されている。
【００２１】
また、半導体基板１１の表面のＮ型ウェル領域１２外側には、基板に回路内で最も低い電位である接地電位を印加するための電極が接触形成されるコンタクト領域１６ａが形成され、Ｎ型ウェル領域１２の表面およびＰ型ウェル領域１３の表面にはそれぞれのウェル電位を印加するための電極が接触形成されるコンタクト領域１６ｂ，１６ｃが形成されている。このうち、コンタクト領域１６ｂには回路内で最も高い電位である昇圧電圧Ｖｏｕｔが印加され、コンタクト領域１６ｃにはソース領域となるＮ型拡散領域１５ａの電位が印加されるように結線される。
【００２２】
図５に示されている従来のチャージポンプ回路を構成する電荷転送用のＭＯＳトランジスタＱ１〜Ｑ５は、図６に示すように、Ｎ型ウェル領域１２がなくＰ型半導体基板１１の中に直接形成されたＰ型ウェル領域１３の表面に、ソース領域およびドレイン領域となるＮ型拡散領域１５ａ，１５ｂが形成されていた。このような構造の場合、バックゲートとしてのＰ型ウェル領域１３にソース領域となるＮ型拡散領域１５ａの電位を印加するように結線を行なうと、Ｐ型ウェル領域１３からＰ型半導体基板１１へ電流がリークしてしまう。
【００２３】
そのため、バックゲートとしてのＰ型ウェル領域１３には接地電位を印加せざるを得ず、それによって出力端子ＯＵＴに近いトランジスタほどソース・バックゲート間の電位差が大きくなって、基板効果によりしきい値電圧が上昇するという不具合を避けることができなかった。これに対し、本実施形態では、電荷転送用のＭＯＳトランジスタＱ１〜Ｑ５を、図２に示すようなトリプルウェル構造とすることによって、バックゲートとしてのＰ型ウェル領域１３にソース領域の電圧を印加することが可能になり、基板効果によるしきい値電圧の上昇を回避することができる。
【００２４】
図３は、図２の構造を有しバックゲート電圧とソース電圧とが同一であるＭＯＳトランジスタについて測定を行なったＶGS−Ｉｄ特性を実線Ａで、また図６の構造を有しバックゲートに接地電位を印加したＭＯＳトランジスタについて同一条件で測定を行なったＶGS−Ｉｄ特性を破線Ｂで示す。なお、ＶGSはゲート・ソース間電圧、Ｉｄはドレイン電流である。図３より、バックゲート電圧とソース電圧とが同一であるＭＯＳトランジスタは、バックゲート電圧が接地電位であるＭＯＳトランジスタに比べて同一のゲート・ソース間電圧に対するドレイン電流が大きいつまりオン抵抗が小さいことが分かる。これは、しきい値電圧が上昇しないためである。
【００２５】
図４は、前記実施形態のチャージポンプ回路を利用して好適な半導体集積回路の一応用例としての電源切換え装置（電源切換え用ＩＣ）の構成例を示す。
【００２６】
この応用例の電源切換え用ＩＣ２０は、ＡＣアダプタのような外部直流電源３１からの直流電圧が入力される第１電圧入力端子ＶＩＮ１と、アルカリ電池のような一次電池３２が接続される第２電圧入力端子ＶＩＮ２と、負荷が接続される出力端子ＯＵＴと、前記第１電圧入力端子ＶＩＮ１と出力端子ＯＵＴとの間に設けられたＮチャネルＭＯＳＦＥＴからなる第１スイッチＭＯＳトランジスタＱｓ１と、前記第２電圧入力端子ＶＩＮ２と出力端子ＯＵＴとの間に設けられたＮチャネルＭＯＳＦＥＴからなる第２スイッチＭＯＳトランジスタＱｓ２とを備えている。
【００２７】
また、電源切換え用ＩＣ２０は、入力端子ＶＩＮ１とＶＩＮ２の電圧を監視して前記スイッチＭＯＳトランジスタＱｓ１，Ｑｓ２をオン、オフ制御する制御信号Ｓ１，Ｓ２を生成する制御回路２１と、該制御回路２１から出力される制御信号Ｓ１，Ｓ２のハイレベルを入力電圧以上に持ち上げてオン抵抗を小さくするための昇圧回路２２とを備え、該昇圧回路２２に前記実施例のチャージポンプ回路が使用されている。
【００２８】
この応用例の電源切換え用ＩＣ２０では、上記制御回路２１は、入力端子ＶＩＮ１にのみ直流電圧が入力されている場合には、スイッチＭＯＳトランジスタＱｓ１をオンさせ、Ｑｓ２をオフさせる制御信号Ｓ１，Ｓ２を出力し、入力端子ＶＩＮ２にのみ直流電圧が入力されている場合には、スイッチＭＯＳトランジスタＱｓ１をオフさせ、Ｑｓ２をオンさせる制御信号Ｓ１，Ｓ２を出力する。
【００２９】
さらに、制御回路２１は、入力端子ＶＩＮ１とＶＩＮ２に同時に直流電圧が入力されている場合には、スイッチＭＯＳトランジスタＱｓ１をオンさせ、Ｑｓ２をオフさせる制御信号Ｓ１，Ｓ２を出力することによって、外部直流電源としてのＡＤアダプタ３１の直流電圧を優先して出力端子ＯＵＴへ伝達するように構成されている。かかる制御を可能にするため、制御回路２１には、入力端子ＶＩＮ１とＶＩＮ２に、ＡＤアダプタ３１からの電圧または電池３２からの電圧が印加されているか否かを検出する検出回路が設けられている。
【００３０】
図４に示すような電源切換え用ＩＣにおいては、従来、スイッチＭＯＳトランジスタＱｓ１，Ｑｓ２としてＰチャネルＭＯＳトランジスタを使用するのが一般的であった。ＰチャネルＭＯＳトランジスタは、接地電位で充分なオン状態にさせることができ、ゲート電圧を昇圧する必要がないためである。しかし、ＰチャネルＭＯＳトランジスタはキャリア移動度がＮチャネルＭＯＳトランジスタよりも低いため、素子サイズを大きくせざるを得なかった。これに対し、ＮチャネルＭＯＳトランジスタをスイッチＭＯＳトランジスタＱｓ１，Ｑｓ２として使用した図４に示す電源切換え用ＩＣにあっては、Ｑｓ１，Ｑｓ２のサイズを従来に比べて小さくすることができるという利点がある。
【００３１】
また、Ｑｓ１，Ｑｓ２をオン、オフするゲート電圧を生成するためのチャージポンプ回路として前記実施形態のようなチャージポンプ回路を使用したＩＣにおいては、ＭＯＳトランジスタのしきい値電圧の上昇がないため、同一の昇圧電圧を得るのに必要な段数すなわち素子数を減らすことができる。そのため、チャージポンプ回路の占有面積を低減することができる。本発明者ら検討したところによると、チャージポンプ回路の追加に伴うチップサイズの増加よりも、２個のＰチャネルＭＯＳトランジスタを２個のＮチャネルＭＯＳトランジスタに置き換えることによるチップサイズの減少の方が大きく、トータルのチップ面積を低減することが可能であることが分かった。
【００３２】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではない。例えば前記実施形態では、電荷転送用のＭＯＳトランジスタを５個直列に接続したものを示したが、電荷転送用のＭＯＳトランジスタの数は５個に限定されず、４個以下あるいは６個以上であってもよい。
【００３３】
また、各電荷転送用のＭＯＳトランジスタは、各々図２に示す構造を有する独立した素子として形成しても良いし、図２におけるＮ型ウェル領域１２を共通ウェルとしその中にそれぞれ独立したＰ型ウェル領域１３を複数形成し、各Ｐ型ウェル領域１３に電荷転送用のＭＯＳトランジスタをそれぞれ１つずつ形成したものであっても良い。
【００３４】
さらに、図４に示す電源切換え用ＩＣにあっては、外部直流電源（ＡＣアダプタ）３１の電圧が一次電池３２の電圧よりも高い場合に、Ｑｓ１がオン、Ｑｓ２がオフの状態にされると、Ｑｓ２のバックゲートに寄生するダイオードを通して電池側へ逆方向電流が流れるおそれがあるので、Ｑｓ２のバックゲートに、Ｑｓ２のドレイン電圧またはソース電圧のうち低い方の電圧を印加するバックゲート電圧切り換え回路を設けて逆流を防止するように構成しても良い。また、Ｑｓ１にも同様なバックゲート電圧切り換え回路を設けてもよい。
【産業上の利用可能性】
【００３５】
以上の説明では、チャージポンプ回路の応用例として電源切換え装置を例示したが、本発明はそれに限定されず、充電制御用ＩＣなど直流電圧を伝達するスイッチ素子を有する半導体集積回路に広く利用することができる。
【符号の説明】
【００３６】
１１  Ｐ型半導体基板
１２  Ｎ型ウェル領域
１３  Ｐ型ウェル領域
１４  ゲート電極
１５ａ，１５ｂ  Ｎ型拡散領域（ソース領域およびドレイン領域）
１６ａ，１６ｂ，１６ｃ  コンタクト領域
２０  電源切換え用ＩＣ
２１  制御回路
２２  昇圧回路（チャージポンプ）
３１  外部直流電源（ＡＣアダプタ）
３２  一次電池
Ｑ１〜Ｑ５  電荷転送用ＭＯＳトランジスタ
ＣＰＧ  クロック生成回路
【図１】
2010187463.tif 000003
【図２】
2010187463.tif 000004
【図３】
2010187463.tif 000005
【図４】
2010187463.tif 000006
【図５】
2010187463.tif 000007
【図６】
2010187463.tif 000008