(57)【要約】【課題】被実装体上に半導体チップが積層された半導体装置において、上側の半導体チップ上へのアンダーフィル材の乗り上げやチップ間でのボイドの発生を防止する。【解決手段】第１の主面上に配線パターン７が形成された第１の半導体チップと、第１の半導体チップ上でかつ配線パターン７が形成された面上に搭載された第２の半導体チップと、第１の半導体チップと第２の半導体チップとの間に充填され、第２の半導体チップの外周部にフィレットを形成するアンダーフィル材とを備える半導体装置の構成として、第１の半導体チップ上でかつ第２の半導体チップが搭載されるチップ搭載領域１５を区画する４つの辺部のうち、フィレットが最も長く形成される辺部１５Ａの外側に、アンダーフィル材をチップ間に導く導入部１８を形成した。【選択図】図４
2010192886.tif 000002
【特許請求の範囲】
【請求項１】
第１の主面上に配線パターンが形成された被実装体と、
前記被実装体の前記配線パターンが形成された面上に搭載された半導体チップと、
前記被実装体と前記半導体チップとの間に充填され、前記半導体チップの外周部にフィレットを形成するアンダーフィル材と、
前記被実装体上でかつ前記半導体チップが搭載されるチップ搭載領域を区画する４つの辺部のうち前記フィレットが最も長く形成される辺部の外側に形成され、前記アンダーフィル材を前記被実装体と前記半導体チップの間に導く導入部とを備える
半導体装置。
【請求項２】
その外側に前記導入部が形成された辺部を除く３つの辺部のうちの少なくとも１つの辺部の外側に、前記被実装体と前記半導体チップの間に導かれた前記アンダーフィル材を前記半導体チップの外周部に導く導出部を備える
請求項１に記載の半導体装置。
【請求項３】
その外側に前記導入部が形成された辺部を除く３つの辺部の外側に、前記被実装体と前記半導体チップの間に導かれた前記アンダーフィル材を前記半導体チップの外周部に導く導出部を備える
請求項１に記載の半導体装置。
【請求項４】
前記導入部は、前記フィレットが最も長く形成される前記チップ搭載領域の辺部に接続または交差する状態に形成されている
請求項１、請求項２または請求項３に記載の半導体装置。
【請求項５】
前記配線パターンは、前記フィレットが最も長く形成される前記チップ搭載領域の辺部の外側に、当該辺部と平行に形成され、
前記導入部は、前記配線パターンの配線方向で前記チップ搭載領域の辺部の一部に接続または交差する状態で形成されている
請求項４に記載の半導体装置。
【請求項６】
前記導入部は、前記配線パターンの配線方向と交差する向きでスリット状に形成されている
請求項５に記載の半導体装置。
【請求項７】
前記スリット状の導入部は、前記配線パターンの配線方向に位置をずらして複数個形成されている
請求項６に記載の半導体装置。
【請求項８】
前記配線パターンは、前記フィレットの長さが最も長く形成される前記チップ搭載領域の辺部の外側に、当該辺部と平行に形成され、
前記導入部は、前記配線パターンの配線方向で前記チップ搭載領域の辺部の全部に接続または交差する状態で形成されている
請求項４に記載の半導体装置。
【請求項９】
被実装体の第１の主面上に形成された配線パターン上の半導体チップが搭載されるチップ搭載領域を区画する４つの辺部のうちアンダーフィル材が供給される供給領域に最も近い辺部の外側に導入部を形成する工程と、
前記被実装体の前記チップ搭載領域に半導体チップを搭載する工程と、
前記導入部を通じて前記被実装体と前記半導体チップの間にアンダーフィル材を充填することにより、前記半導体チップの外周部にフィレットを形成する工程とを備える
半導体装置の製造方法。
【請求項１０】
その外側に前記導入部が形成される辺部を除く３つの辺部のうちの少なくとも１つの辺部の外側に導出部を形成する工程を備えると共に、
前記導出部を通じて前記被実装体と前記半導体チップの間に導かれた前記アンダーフィル材を前記半導体チップの外周部に導くことにより、前記半導体チップの外周部にフィレットを形成する
請求項９に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関する。詳しくは、被実装体の上に半導体チップを搭載した構造を有する半導体装置とその製造方法に関する。
【背景技術】
【０００２】
ＬＳＩの高集積化、高性能化及び高機能化に伴って、歩留まりの低下、実装面積の増大、高コスト化といった課題が深刻となっている。近年、これらの課題とＬＳＩ性能の両立が可能なＳｉＰ（システムインパッケージ）が注目されている。ＳｉＰは、パッケージ積層型、チップスタック型、チップオンチップ型など、さまざまな構造に分類できるが、なかでもチップオンチップ型は短い配線長でチップ同士を多ピン接続できることから、高速化、低消費電力化に有利である。
【０００３】
チップオンチップ型のＳｉＰは、例えばメモリチップと論理回路チップそれぞれを、チップ上に形成したマイクロバンプを介して、チップの活性面同士をＦａｃｅ−ｔｏ−ｆａｃｅで対面させて接続することにより実現される。
【０００４】
通常、チップオンチップ型のＳｉＰでは、バンプを介して接続されたチップ間に、バンプを保護する目的でアンダーフィル材と呼ばれる液状樹脂が封入される。アンダーフィル材は、例えば図２１に示すような方法（例えば、特許文献１を参照）でチップ間に封入される。即ち、第１の半導体チップ１とその上に搭載される第２の半導体チップ２（図示しない拡散層、トランジスタ、配線層等を含む）とをバンプ３を介して接続し、この状態でニードル４を用いてアンダーフィル材５を供給する。このとき、第１の半導体チップ１の表面で第２の半導体チップ２の近傍にアンダーフィル材５を滴下する。そうすると、アンダーフィル材５は、第１の半導体チップ１の表面に濡れ広がって第２の半導体チップ２の端部に到達し、そこから毛細管現象によりチップ間の空隙に浸透する。また、毛細管現象で浸透したアンダーフィル材５は、図２２（Ａ），（Ｂ）に示すように、第２の半導体チップ２の外周部に裾広がりのフィレット６を形成する。その後、アンダーフィル材５を熱処理によって硬化させる。これにより、応力集中によるバンプ３のクラックを防止するとともに、吸湿などの外部ストレスの影響を緩和し、上下チップ間の接続信頼性を確保している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−２７６８７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
アンダーフィル材の封入プロセスは、次の（１）〜（３）の現象を利用して行なわれる。
（１）アンダーフィル材５の滴下。
（２）滴下されたアンダーフィル材５が第１の半導体チップ１の表面上に濡れ広がる現象。
（３）濡れ広がったアンダーフィル材５がチップ間の空隙に毛細管現象によって浸透する現象。
その際、チップ間の空隙にボイド（気泡）を発生させることなく、アンダーフィル材５を浸透させるためには、第１の半導体チップ１の表面の濡れ広がり性が高いこと、つまり表面張力が小さいことが望ましい。また、アンダーフィル材５をボイドレスに均一に浸透させるためには、部分的に濡れ広がり性の悪い部分が存在しないことが望ましい。
【０００７】
一方、ＬＳＩのパターンによっては、図２３に示すように、第１の半導体チップ１の表面に、ＬＳＩの最上層の配線パターン７を覆うパッシベーション膜８によって段差９が形成される。特に、図２４（Ａ），（Ｂ），（Ｃ）に示すように、最上層の配線パターン７がアンダーフィル材５の浸透方向Ｙに対して垂直に形成された場合は、配線パターン７と平行にパッシベーション膜８の段差９が形成される。このため、パッシベーション膜８の段差９での表面張力によってアンダーフィル材５の流動性が阻害されてしまう。したがって、例えば、第１の半導体チップ１の製造ばらつきにより、アンダーフィル材５が第２の半導体チップ２の端部に到達する速度や量がチップごとにばらついてしまう。その結果、例えば図２５に示すように、上下チップ間の空隙においてボイド１１を誘発し、接続部の信頼性を劣化させる要因になる。
【０００８】
また、アンダーフィル材５の流動性が阻害されると、その封入プロセスにおいて、上記（１）〜（３）のバランスが崩れる。このため、例えば、第１の半導体チップ１の表面上を濡れ広がるアンダーフィル材５や、チップ間の空隙に浸透するアンダーフィル材５に比較して、ニードル４から滴下されるアンダーフィル材５の量が過剰になる場合がある。そうした場合は、上記図２５に示すように、上記供給領域１０の近傍で第２の半導体チップ２上にアンダーフィル材５の乗り上げ（這い上がり）１２が発生してしまう。その結果、本来アンダーフィル材５が充填されるべき上下チップ間の空隙に上記のボイド１１が発生し、接続部の信頼性が劣化するという課題があった。また、乗り上げ１２の発生に伴ってアンダーフィル材５の充填不足が発生するという課題もあった。
【０００９】
特に近年は、ＬＳＩの集積化技術の向上と小型化への要求により、チップオンチップ型の半導体装置（ＳｉＰ）で第１の半導体チップ１の更なる小型化が検討されている。このため、第２の半導体チップ２のチップサイズに合わせて規定量のアンダーフィル材５を供給するとしても、その供給領域１０を第２の半導体チップ２の近くに寄せて設定する必要がある。その結果、例えば、第２の半導体チップ２の端面とニードル４との間に毛細管力が働き、上記の乗り上げ１２が一層発生しやすい状況となる。
【００１０】
また近年は、チップの積層化技術が発達し、３つ以上の半導体チップ（ＬＳＩチップ等）を多段に積み上げて１つのパッケージの中に収めることが多くなっている。上述のようにチップオンチップ構造で第１の半導体チップ１に搭載された第２の半導体チップ２の上に、図示しない第３の半導体チップを積層する場合は、上記のアンダーフィル材５の乗り上げ１２が支障になる。具体的には、図２６に示すように、アンダーフィル材５の乗り上げ１２が生じたことで、その上に積層される第３の半導体チップ１３の姿勢に傾きが生じたり、チップ間の密着性が悪化したりする。また、積層された第３の半導体チップ１３とともに樹脂封止する際に、第３の半導体チップ１３上の樹脂厚さがばらつき、樹脂の充填不足を生じたりする。このため、歩留まりや信頼性の低下を招くことになる。
【００１１】
本発明は、被実装体の上に半導体チップを搭載した構造を有する半導体装置において、半導体チップ上へのアンダーフィル材の乗り上げやボイドの発生を防止することができる半導体装置とその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記の目的を達成するために、本発明に係る半導体装置は、第１の主面上に配線パターンが形成された被実装体と、前記被実装体の前記配線パターンが形成された面上に搭載された半導体チップと、前記被実装体と前記半導体チップとの間に充填され、前記半導体チップの外周部にフィレットを形成するアンダーフィル材と、前記被実装体上でかつ前記半導体チップが搭載されるチップ搭載領域を区画する４つの辺部のうち前記フィレットが最も長く形成される辺部の外側に形成され、前記アンダーフィル材を前記被実装体と前記半導体チップの間に導く導入部とを備える。
【００１３】
本発明に係る半導体装置においては、当該半導体装置の製造工程で被実装体上に供給されるアンダーフィル材が、導入部を通して半導体チップの辺部（チップ端）へと導かれる。また、半導体チップの辺部に到達したアンダーフィル材は、毛細管現象によって被実装体と半導体チップの間に浸透するとともに、半導体チップの外周部にフィレットを形成する。
【００１４】
また、上記の目的を達成するために、本発明に係る半導体装置の製造方法は、被実装体の第１の主面上に形成された配線パターン上の半導体チップが搭載されるチップ搭載領域を区画する４つの辺部のうちアンダーフィル材が供給される供給領域に最も近い辺部の外側に導入部を形成する工程と、前記被実装体の前記チップ搭載領域に半導体チップを搭載する工程と、前記導入部を通じて前記被実装体と前記半導体チップの間にアンダーフィル材を充填することにより、前記半導体チップの外周部にフィレットを形成する工程とを備える。
【００１５】
本発明に係る半導体装置の製造方法においては、半導体チップの搭載を行なった後に、被実装体と半導体チップとの間にアンダーフィル材を充填すべく、被実装体上の供給領域にアンダーフィル材を供給する。そうすると、アンダーフィル材は、被実装体上で導入部を通して半導体チップの辺部（チップ端）へと導かれる。また、半導体チップの辺部に到達したアンダーフィル材は、毛細管現象によって被実装体と半導体チップの間に浸透するとともに、半導体チップの外周部にフィレットを形成する。
【発明の効果】
【００１６】
本発明によれば、被実装体の上に半導体チップを搭載した構造を有する半導体装置において、半導体チップ上へのアンダーフィル材の乗り上げやボイドの発生を防止することができる。このため、半導体装置の接続信頼性や歩留まりを向上させることができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施の形態に係る半導体装置の構成を示す図である。
【図２】第１の半導体チップ上に設定されたアンダーフィル材の供給領域とチップ搭載領域の位置を示す平面図である。
【図３】第１の半導体チップの断面図である。
【図４】本発明の第１の実施の形態に係る半導体装置の構成として、第２の半導体チップを搭載する前の第１の半導体チップの素子形成面の一部を拡大した平面図である。
【図５】図４のＪ−Ｊ断面図である。
【図６】本発明の実施の形態に係る半導体装置の製造方法を説明する図（その１）である。
【図７】本発明の実施の形態に係る半導体装置の製造方法を説明する図（その２）である。
【図８】本発明の実施の形態に係る半導体装置の製造方法を説明する図（その３）である。
【図９】本発明の第２の実施の形態に係る半導体装置の構成として、第２の半導体チップを搭載する前の第１の半導体チップの素子形成面の一部を拡大した平面図である。
【図１０】本発明の第３の実施の形態に係る半導体装置の構成として、第２の半導体チップを搭載する前の第１の半導体チップの素子形成面の一部を拡大した平面図である。
【図１１】本発明の第３の実施の形態に係る半導体装置の他の構成を示す図である。
【図１２】本発明の第４の実施の形態に係る半導体装置の構成として、第２の半導体チップを搭載する前の第１の半導体チップの素子形成面の一部を拡大した平面図である。
【図１３】本発明の第５の実施の形態に係る半導体装置の構成として、第２の半導体チップを搭載する前の第１の半導体チップの素子形成面の一部を拡大した平面図である。
【図１４】本発明の第６の実施の形態に係る半導体装置の構成として、第２の半導体チップを搭載する前の第１の半導体チップの素子形成面の一部を拡大した平面図である。
【図１５】本発明の第６の実施の形態に係る半導体装置の他の構成を示す図である。
【図１６】本発明の第７の実施の形態に係る半導体装置の構成として、第２の半導体チップを搭載する前の第１の半導体チップの素子形成面の一部を拡大した平面図である。
【図１７】本発明の第８の実施の形態に係る半導体装置の構成として、第２の半導体チップを搭載する前の第１の半導体チップの素子形成面の一部を拡大した平面図である。
【図１８】本発明の第９の実施の形態に係る半導体装置の構成として、第２の半導体チップを搭載する前の第１の半導体チップの素子形成面の一部を拡大した平面図である。
【図１９】第１の実施の形態〜第９の実施の形態の変形例を説明するための模式図（１）である。
【図２０】第１の実施の形態〜第９の実施の形態の変形例を説明するための模式図（２）である。
【図２１】アンダーフィル材の封入プロセスの一例を示す図である。
【図２２】アンダーフィル材の充填によってフィレットを形成した図である。
【図２３】半導体チップの断面構造を示す図である。
【図２４】アンダーフィル材の供給領域と半導体チップの表面状態を示す図である。
【図２５】従来の課題を説明する図（その１）である。
【図２６】従来の課題を説明する図（その２）である。
【発明を実施するための形態】
【００１８】
以下、本発明の具体的な実施の形態について図面を参照しつつ詳細に説明する。なお、本発明の技術的範囲は以下に記述する実施の形態に限定されるものではなく、発明の構成要件やその組み合わせによって得られる特定の効果を導き出せる範囲において、種々の変更や改良を加えた形態も含む。
【００１９】
本発明の実施の形態については、以下の順序で説明する。また、この実施の形態においては、上記図２１〜図２６に挙げた各々の部分と同様の部分に同じ符号を付与して説明することとする。
１．半導体装置の構成
２．第１の実施の形態
３．第２の実施の形態
４．第３の実施の形態
５．第４の実施の形態
６．第５の実施の形態
７．第６の実施の形態
８．第７の実施の形態
９．第８の実施の形態
１０．第９の実施の形態
１１．変形例
【００２０】
＜１．半導体装置の構成＞
図１は本発明の実施の形態に係る半導体装置の構成を示す図である。図示した半導体装置１００は、第１の半導体チップ１と第２の半導体チップ２を備えた構成となっている。各々の半導体チップ１，２は、機能的には、どのような機能を有するものであってもよい。例えば、一方の半導体チップがメモリチップで、他方の半導体チップが論理回路チップであってもよいし、それ以外の機能を有するものであってもよい。また、ここでは一例として、第１の半導体チップ１を被実装体としたチップオンチップ型の半導体装置を例に挙げて説明するが、本発明はこれに限らず、図示しない配線基板（例えば、シリコンインターポーザ基板など）を被実装体としてもよい。
【００２１】
第１の半導体チップ１と第２の半導体チップ２は、それぞれ平面視四角形（長方形、正方形など）に形成されている。第１の半導体チップ１は、第２の半導体チップ２よりも大きな外形寸法を有している。第１の半導体チップ１の主面には、図示しない半導体素子（例えば、トランジスタなど）が形成され、第２の半導体チップ２の主面にも、図示しない半導体素子が形成されている。第１の半導体チップ１と第２の半導体チップ２は、互いに主面（素子形成面）同士を対向させた状態で、バンプ３を介して電気的かつ機械的に接続されている。バンプ３は、例えば、Ｓｎ（すず）−Ａｇ（銀）合金からなるはんだバンプを用いて形成されている。
【００２２】
第２の半導体チップ２は第１の半導体チップ１上に搭載されている。第１の半導体チップ１の主面（素子形成面）には、図２の平面図に示すように、第２の半導体チップ２を搭載するためのチップ搭載領域１５が設定されている。チップ搭載領域１５は、例えば、第１の半導体チップ１の素子形成面の中央部に設定されている。第２の半導体チップ２は、チップ搭載領域１５に位置を合わせて第１の半導体チップ１上に搭載されている。
【００２３】
第１の半導体チップ１と第２の半導体チップ２の間にはアンダーフィル材５が充填されている。アンダーフィル材５は、第１の半導体チップ１と第２の半導体チップ２が対向する部分に充填されている。アンダーフィル材５は、例えば、応力集中によるバンプ３のクラック防止や、吸湿などの外部ストレスの影響緩和、さらにはバンプ３の機械的な保護や、バンプ３を形成するはんだ材料の溶融による電気的な短絡防止などを目的に設けられるものである。アンダーフィル材５は、例えば、エポキシ樹脂などの熱硬化性樹脂を用いて形成されている。
【００２４】
アンダーフィル材５は、第２の半導体チップ２の外周部にフィレット６を形成している。フィレット６は、第２の半導体チップ２の外周部を規定する４つの辺部から、それぞれ該第２の半導体チップ２の端面を被覆する状態で裾広がりに形成されている。第２の半導体チップ２の４つの辺部でフィレット６の長さを比較すると、半導体装置１００の製造工程で第１の半導体チップ１上にアンダーフィル材５が供給される供給領域１０に最も近い辺部２Ａに形成されるフィレット６の長さが最も長くなっている。これは、アンダーフィル材５の供給領域１０に最も近い第２の半導体チップ２の辺部２Ａでは、第１の半導体チップ１上でアンダーフィル材５が供給領域１０を起点に濡れ広がることで、他の辺部よりもフィレット６が広範囲に形成されるためである。フィレット６の長さは、半導体装置１００を平面的に見た場合に、第２の半導体チップ２の辺部からフィレット端までの寸法で規定されるものである。
【００２５】
図３は第１の半導体チップ１の断面図である。第１の半導体チップ１は、例えば、シリコン基板などの半導体基板１６をベースに構成されている。半導体基板１６の主面側には複数の配線層からなる多層配線層１７が形成されている。多層配線層１７は、例えば、銅やアルミニウムなどの配線材料を用いた配線層と、酸化シリコンや窒化シリコンなどの絶縁材料を用いた層間絶縁層とを積層することで形成されるものである。多層配線層１７の最上層よりも下層に形成された配線層の配線パターンは、例えば、銅を配線材料に用いて形成されている。これに対して、多層配線層１７の最上層に形成された配線層の配線パターン７は、例えば、アルミニウム、又はアルミニウム主体の合金（アルミニウムに微量の銅を混ぜ合わせた合金）を配線材料に用いて形成されている。配線パターン７は、第１の半導体チップ１の表層部に形成されている。また、配線パターン７は、例えば、配線幅が３０μｍ、配線間のギャップが４μｍ、配線の厚みが１．１μｍの条件で形成されている。
【００２６】
配線パターン７は、パッシベーション膜８で覆われている。パッシベーション膜８は、例えば、酸化シリコン膜と窒化シリコン膜を積層した積層膜によって形成されている。パッシベーション膜８は、例えば、厚さ５００ｎｍの酸化シリコン膜と、厚さ７００ｎｍの窒化シリコン膜の積層膜で形成される。パッシベーション膜８の表面には、配線パターン７の形成位置に対応して段差９が形成されている。段差９は、配線パターン７の形成部位でパッシベーション膜８が凸となり、配線パターン７の間でパッシベーション膜８が凹となることで、第１の半導体チップ１の面内に形成されている。
【００２７】
＜２．第１の実施の形態＞
図４は本発明の第１の実施の形態に係る半導体装置の構成として、第２の半導体チップ２を搭載する前の第１の半導体チップ１の素子形成面の一部を拡大した平面図である。また、図５は図４のＪ−Ｊ断面図である。図示のように、第１の半導体チップ１の素子形成面内には、前述したようにチップ搭載領域１５が設定されている。チップ搭載領域１５は、第２の半導体チップ２の外形に合わせて平面視四角形に区画されるものである。チップ搭載領域１５を区画する４つの辺部のうち、一つの辺部１５Ａの近傍にはアンダーフィル材の供給領域１０が設定されている。チップ搭載領域１５の内側及び外側には、当該チップ搭載領域１５の辺部１５Ａと平行な向きで、上述した複数の配線パターン７が形成されている。各々の配線パターン７は、上述した多層配線層１７の最上層の配線層を形成するものである。アンダーフィル材の供給領域１０は、チップ搭載領域１５の辺部１５Ａから第１の半導体チップ１のチップ端側に所定の距離を隔てた位置に設定されている。所定の距離は、例えば、上述のようにアンダーフィル材をディスペンサーのニードル４から滴下して供給する場合、少なくとも当該ニードル４の外径寸法よりも大きな寸法で設定されるものである。このため、供給領域１０に供給されたアンダーフィル材５は、チップ搭載領域１５の辺部１５Ａに合わせて搭載される第２の半導体チップ２の辺部２Ａから毛細管現象によってチップ間の空隙に浸透することになる。
【００２８】
ここで、配線パターン７の配線方向（長さ方向）をＸ方向と定義し、第１の半導体チップ１の面内でＸ方向と直交する方向をＹ方向と定義する。そうした場合、供給領域１０に供給されたアンダーフィル材５は、当該供給領域１０から見てＹ方向に流動することにより、第２の半導体チップ２の辺部２Ａに到達し、そこからチップ間に浸透することになる。これに対して、第１の半導体チップ１の素子形成面にはＹ方向に延在するように導入部１８が設けられている。導入部１８は、半導体装置１００の製造工程で第１の半導体チップ１上の供給領域１０に供給されるアンダーフィル材を第１の半導体チップ１と第２の半導体チップ２の間に導くために形成されたものである。導入部１８は、チップ搭載領域１５を区画する４つの辺部のうち、フィレット６が最も長く形成される辺部１５Ａの外側に形成されている。ここで記述する「辺部１５Ａの外側」とは、当該辺部１５Ａと平面的に重なる位置を含むとともに、当該辺部１５Ａから見て第１の半導体チップ１のチップ端側でかつフィレット端までの領域をいう。
【００２９】
ちなみに、第１の半導体チップ１上に第２の半導体チップ２を搭載した状態では、チップ搭載領域１５を区画する４つの辺部と第２の半導体チップ２の外周部を規定する４つの辺部とが、位置ずれ等のない理想状態で同一の位置に配置される。このため、半導体装置１００を平面的に見た場合、第２の半導体チップ２の辺部２Ａとチップ搭載領域１５の辺部１５Ａは、実質的に同一の辺部を意味するものとなる。
【００３０】
導入部１８は、第１の半導体チップ１上でチップ搭載領域１５の辺部１５Ａに接続する状態に形成されている。また、導入部１８は、配線パターン７の配線方向となるＸ方向と交差する向きでスリット状に形成されている。導入部１８のＹ方向の一端は、チップ搭載領域１５の辺部１５Ａに接続している。また、Ｘ方向においては、チップ搭載領域１５の辺部１５Ａの中央部（中心線Ｋ上）に供給領域１０と導入部１８が配置されている。導入部１８は、供給領域１０に重なる状態で形成されている。導入部１８は、アンダーフィル材の供給領域１０からチップ搭載領域１５の辺部１５Ａに向かって直線状（真っ直ぐ）に形成されている。
【００３１】
チップ搭載領域１５の辺部１５Ａから数えて、それよりも外側に配置された複数本（図例では１０本）の配線パターン７は、Ｘ方向で各々の配線パターン７の端部を揃えるように途切れており、その途切れた部分が導入部１８として形成されている。このため、導入部１８には配線パターン７が存在していない。また、それらの配線パターン７を覆っているパッシベーション膜８の表面は、アンダーフィル材の供給領域１０からチップ搭載領域１５の辺部１５Ａまでの間を連続的につなぐ状態で凹状にへこみ、当該へこみ部分が導入部１８となっている。導入部１８の深さ（凹み寸法）は、上述した段差９と同等の寸法となる。導入部１８の平面的な寸法は、半導体装置１００の製造工程で使用する熱硬化前（液状）のアンダーフィル材の粘度や流動性、第１の半導体チップ１表面での濡れ広がり性などを考慮して設定すればよい。導入部１８の幅Ｗは、少なくともパッシベーション膜８の膜厚以上の幅とすることが望ましい。ここでは一例として、導入部１８をＷ＝１５０μｍの幅で、かつＬ＝５００μｍの長さで形成するものとする。
【００３２】
上記構成からなる半導体装置１００を製造する場合は、まず、第１の半導体チップ１の製造工程において、第１の半導体チップ１の主面に最上層の配線パターン７とパッシベーション膜８を用いて導入部１８を形成する。また、第２の半導体チップ２の製造工程において、第２の半導体チップ２の表面に複数のバンプ３を形成する。バンプ３は、第１の半導体チップ１側に形成してもよい。
【００３３】
次に、第１の半導体チップ１の製造工程で得られた第１の半導体チップ１と、第２の半導体チップ２の製造工程で得られた第２の半導体チップ２とを用いて、第１の半導体チップ１上にバンプ３を介して第２の半導体チップ２を搭載する（図６）。このとき、第１の半導体チップ１の素子形成面に設定されているチップ搭載領域１５に位置を合わせて第２の半導体チップ２を搭載する。この段階では、第１の半導体チップ１と第２の半導体チップ２との間に、バンプ３の高さに対応した空隙が介在した状態となる。
【００３４】
次に、図７に示すように、第１の半導体チップ１上に設定されている供給領域１０に、ニードル４からの滴下によってアンダーフィル材５を供給することにより、第１の半導体チップ１と第２の半導体チップ２との間（空隙）にアンダーフィル材５を充填する。このとき、供給領域１０に供給されたアンダーフィル材５は、導入部１８を通して第２の半導体チップ２の辺部２Ａに到達する。導入部１８は、第１の半導体チップ１上において、アンダーフィル材の供給領域１０からチップ搭載領域１５の辺部１５Ａに至るまで、段差のない平坦な状態で形成されている。このため、供給領域１０に供給されたアンダーフィル材５は、導入部１８によって第２の半導体チップ２の辺部２Ａへと導かれる。また、第２の半導体チップ２の辺部２Ａにアンダーフィル材５が到達すると、それをきっかけとしてアンダーフィル材５が毛細管現象により第１の半導体チップ１と第２の半導体チップ２の間に引き込まれ、浸透していく。こうしてチップ間の空隙に浸透したアンダーフィル材５は、図８に示すように、第２の半導体チップ２の外周部にフィレット６を形成する。その後、アンダーフィル材５を熱硬化させる。
【００３５】
本発明の第１の実施の形態においては、第１の半導体チップ１の供給領域１０に供給されたアンダーフィル材５が、その流れを段差の存在で阻害されることなく、導入部１８によってスムーズに第２の半導体チップ２の辺部２Ａまで導かれる。このため、アンダーフィル材５が幾つもの段差９を乗り越えて第２の半導体チップ２の辺部２Ａに到達する場合に比較して、アンダーフィル材５が第２の半導体チップ２の辺部２Ａに到達する速度や量のばらつきが小さくなる。また、供給領域１０に供給されたアンダーフィル材５は、より短時間で第２の半導体チップ２の辺部２Ａに到達し、そこから毛細管現象でチップ間に浸透するようになる。このため、第１の半導体チップ１上に濡れ広がるアンダーフィル材５や、チップ間の空隙に浸透するアンダーフィル材５に比較して、供給領域１０に供給されるアンダーフィル材５の量が適正に維持される。したがって、供給領域１０に供給されたアンダーフィル材５が、第２の半導体チップ２の上に乗り上げることがなくなる。その結果、ボイドの発生やアンダーフィル材の乗り上げの発生を防止することができる。
【００３６】
＜３．第２の実施の形態＞
図９は本発明の第２の実施の形態に係る半導体装置の構成として、第２の半導体チップ２を搭載する前の第１の半導体チップ１の素子形成面の一部を拡大した平面図である。この第２の実施の形態においては、上記第１の実施の形態と比較して、導入部１８の構成が異なっている。即ち、導入部１８は、第１の半導体チップ１上に設定されたチップ搭載領域１５の外側で、前述したチップ搭載領域１５の辺部１５Ａに最も近い１本の配線パターン７の一部をスリット状に切り欠いた状態で形成されている。導入部１８は、上記第１の実施の形態と同様に、フィレット６が最も長く形成されるチップ搭載領域１５の辺部１５Ａの外側に形成されている。また、導入部１８は、上記第１の実施の形態と同様に、配線パターン７の配線方向と交差する向きでスリット状に形成されている。そして、導入部１８のＹ方向の一端は、チップ搭載領域１５の辺部１５Ａに接続する状態で形成されている。
【００３７】
本発明の第２の実施の形態においては、第１の半導体チップ１の供給領域１０に供給されたアンダーフィル材５が、第１の半導体チップ１上に濡れ広がる過程で導入部１８に到達し、この導入部８を通して第２の半導体チップ２の辺部２Ａへと導かれる。このため、供給領域１０に供給されたアンダーフィル材５は、導入部１８が形成されていない場合に比較して、短時間で第２の半導体チップ２の辺部２Ａに到達し、そこから毛細管現象でチップ間に浸透するようになる。したがって、ボイドの発生やアンダーフィル材の乗り上げの発生を防止することができる。
【００３８】
＜４．第３の実施の形態＞
図１０は本発明の第３の実施の形態に係る半導体装置の構成として、第２の半導体チップ２を搭載する前の第１の半導体チップ１の素子形成面の一部を拡大した平面図である。この第３の実施の形態においては、上記第２の実施の形態と比較して、チップ搭載領域１５の辺部１５Ａと導入部１８の位置関係が異なっている。即ち、上記第２の実施の形態においては、チップ搭載領域１５の辺部１５Ａに位置を合わせて導入部１８の一端を配置しているが、第３の実施の形態においては、チップ搭載領域１５の辺部１５Ａに交差する状態で導入部１８を配置している。チップ搭載領域１５の辺部１５Ａに導入部１８を交差させる形態は、Ｙ方向において、導入部１８の一端をチップ搭載領域１５の内側に配置し、かつ導入部１８の他端をチップ搭載領域１５の外側に配置することで実現される。
【００３９】
本発明の第３の実施の形態においては、第１の半導体チップ１の供給領域１０に供給されたアンダーフィル材５が、第１の半導体チップ１上に濡れ広がる過程で導入部１８に到達し、この導入部８を通して第２の半導体チップ２の辺部２Ａへと導かれる。その際、導入部１８に到達したアンダーフィル材５は、チップ搭載領域１５の内側、つまり第１の半導体チップ１と第２の半導体チップ２が対向している領域の内側まで導入部１８によって導かれる。このため、上記第２の実施の形態と同様の効果に加えて、次のような効果が得られる。即ち、毛細管現象によるアンダーフィル材５の引き込みを導入部１８の存在によって促進させることができる。また、第１の半導体チップ１上に設定されたチップ搭載領域１５に対して、第２の半導体チップ２の搭載位置が製造公差内でずれた場合でも、導入部１８を通してアンダーフィル材５を確実にチップ間に導くことができる。
【００４０】
なお、上記第３の実施の形態においては、Ｘ方向で第２の半導体チップ２の辺部２Ａの中央部に導入部１８を形成しているが、これに限らない。例えば図１１に示すように、Ｘ方向で第２の半導体チップ２の辺部２Ａの中央部からずれた位置に導入部１８を形成してもよい。つまり、導入部１８は、チップ搭載領域１５の辺部１５Ａに導入部１８の一端を接続又は交差する状態であれば、チップ搭載領域１５の辺部１５Ａの範囲内でＸ方向のいずれの位置に形成してもかまわない。この点は、上記第１の実施の形態及び第２の実施の形態についても同様である。
【００４１】
＜５．第４の実施の形態＞
図１２は本発明の第４の実施の形態に係る半導体装置の構成として、第２の半導体チップ２を搭載する前の第１の半導体チップ１の素子形成面の一部を拡大した平面図である。この第４の実施の形態においては、上記第１〜第３の実施の形態と比較して、導入部１８の個数が異なっている。即ち、上記第１〜第３の実施の形態においては、導入部１８を一つだけ形成しているが、第４の実施の形態においては、Ｘ方向に位置をずらして導入部１８を２つ形成している。２つの導入部１８は、Ｘ方向でチップ搭載領域１５の辺部１５Ａの中央部から左右均等な距離を隔てた位置に配置されている。また、各々の導入部１８は、チップ搭載領域１５の辺部１５Ａに交差する状態で形成されている。
【００４２】
本発明の第４の実施の形態においては、第１の半導体チップ１の供給領域１０に供給されたアンダーフィル材５が、第１の半導体チップ１上に濡れ広がる過程で各々の導入部１８に到達する。そして、アンダーフィル材５は、各々の導入部８を通して第２の半導体チップ２の辺部２Ａへと導かれる。これにより、チップ搭載領域１５の辺部１５Ａでアンダーフィル材５が複数の箇所で同時進行的にチップ間に導入される。このため、ボイドや乗り上げの発生を有効に防止することができる。
【００４３】
＜６．第５の実施の形態＞
図１３は本発明の第５の実施の形態に係る半導体装置の構成として、第２の半導体チップ２を搭載する前の第１の半導体チップ１の素子形成面の一部を拡大した平面図である。この第５の実施の形態においては、上記第４の実施の形態と比較して、Ｙ方向の導入部１８の長さが異なっている。即ち、上記第４の実施の形態においては、１本の配線パターン７をＸ方向の二箇所でスリット状に切り欠いて二つの導入部１８を形成している。これに対して、第５の実施の形態においては、Ｙ方向に並ぶ複数本の配線パターン７をそれぞれＸ方向の二箇所でスリット状に切り欠いて二つの導入部１８を細溝状に長く形成している。図例では６本の配線パターン７をスリット状に切り欠いているが、スリット状に切り欠く配線パターン７の本数は６本に限らず、２本以上５本以下であってもよいし、７本以上であってもよい。
【００４４】
本発明の第５の実施の形態においては、第１の半導体チップ１の供給領域１０に供給されたアンダーフィル材５が、第１の半導体チップ１上に濡れ広がる過程で各々の導入部１８に到達する。この場合、各々の導入部１８は、複数本の配線パターン７を横切る状態でチップ搭載領域１５の辺部１５Ａに向かって直線状に形成されている。このため、供給領域１０から濡れ広がるアンダーフィル材５が上記第４の実施の形態よりも早く各々の導入部１８に到達する。そして、各々の導入部１８に到達したアンダーフィル材５は、当該導入部１８に沿って素早く第２の半導体チップ２の辺部２Ａに導かれる。したがって、ボイドや乗り上げの発生を有効に防止することができる。
【００４５】
なお、上記第４の実施の形態及び第５の実施の形態においては、チップ搭載領域１５の辺部１５Ａと交差する状態で導入部１８を形成しているが、本発明はこれに限らない。例えば、上記第１の実施の形態及び第２の実施の形態と同様に、チップ搭載領域１５の辺部１５Ａに導入部１８の一端を接続する状態で形成してもよい。
【００４６】
また、上記第４の実施の形態及び第５の実施の形態においては、導入部１８を２つ形成しているが、導入部１８を３つ以上形成してもよい。また、導入部１８を３つ形成する場合は、Ｘ方向でチップ搭載領域１５の辺部１５Ａの中央部に１つの導入部１８を配置し、そこから左右均等な距離を隔てた位置にそれぞれ１つの導入部１８を配置した形態を採用することが望ましい。
【００４７】
＜７．第６の実施の形態＞
図１４は本発明の第６の実施の形態に係る半導体装置の構成として、第２の半導体チップ２を搭載する前の第１の半導体チップ１の素子形成面の一部を拡大した平面図である。この第６の実施の形態においては、上記第４の実施の形態と比較して、チップ搭載領域１５の辺部１５Ａよりも外側に、当該辺部１５Ａに接続しない状態（離間状態）で補助導入部１９を形成した点が異なる。補助導入部１９は、導入部１８と同様に、配線パターン７の一部をスリット状に切り欠いた状態で形成されている。補助導入部１９は、導入部１８を通してチップ間にアンダーフィル材５を導入するにあたって、これを補助するために形成されたものである。補助導入部１９は、供給領域１０に供給されたアンダーフィル材５が第１の半導体チップ１上に濡れ広がるときに、Ｙ方向でのアンダーフィル材５の流れを局所的に促進する作用をなす。補助導入部１９は、Ｘ方向及びＹ方向で任意の１箇所に形成してもよいし、例えば図１５に示すように、任意の複数箇所に形成してもよい。また、各々の補助導入部１９のスリット幅を任意に変えてもよい。
【００４８】
本発明の第６の実施の形態においては、第１の半導体チップ１の供給領域１０に供給されたアンダーフィル材５が、補助導入部１９を経由することで、導入部１８やこれにつながる第２の半導体チップ２の辺部２Ａに、より早く到達するようになる。このため、補助導入部１９が形成されていない場合に比較して、アンダーフィル材５を短時間で第２の半導体チップ２の辺部２Ａに到達させることができる。
【００４９】
＜８．第７の実施の形態＞
図１６は本発明の第７の実施の形態に係る半導体装置の構成として、第２の半導体チップ２を搭載する前の第１の半導体チップ１の素子形成面の一部を拡大した平面図である。この第７の実施の形態においては、上記第１の実施の形態と比較して、導入部１８の平面形状が異なっている。即ち、上記第１の実施の形態においては、導入部１８が直線状に形成されているが、第７の実施の形態においては、導入部１８が末広がり状に形成されている。さらに詳述すると、導入部１８は、第１の半導体チップ１上でアンダーフィル材５が供給される供給領域１０から、チップ搭載領域１５の辺部１５Ａに向かって、末広がり状に形成されている。この末広がりの形状は、チップ搭載領域１５の辺部１５Ａの外側で当該辺部１５Ａに最も近い配線パターン７を最も幅広に切り欠き、そこから離れるにしたがって配線パターン７の切り欠き幅を徐々に狭めていくことで実現される。末広がり状の導入部１８を形成する配線パターン７の本数は、図例ではＹ方向に６本となっているが、これに限らず、２本以上５本以下であってもよいし、７本以上であってもよい。また、Ｘ方向においては、チップ搭載領域１５の辺部１５Ａの中央部に導入部１８を末広がり状に形成することが望ましい。
【００５０】
本発明の第７の実施の形態においては、上記第１の実施の形態と同様の効果に加えて、次のような効果が得られる。即ち、第１の半導体チップ１の供給領域１０に供給されたアンダーフィル材５が、第１の半導体チップ１上に濡れ広がる過程で導入部１８に到達する。このとき、導入部１８に到達したアンダーフィル材５は、最も幅狭に切り欠かれた配線パターン７の切り欠き部分から、最も幅広に切り欠かれた配線パターン７の切り欠き部分に向けて、導入部１８内を流れる。このため、導入部１８内でのアンダーフィル材５の流れがスムーズになる。また、導入部１８から第２の半導体チップ２の辺部２Ａへと導かれる過程で、アンダーフィル材５は、導入部１８の幅広部分を起点にチップ間に浸透する。このため、第１の半導体チップ１と第２の半導体チップ２の間に素早くアンダーフィル材５を浸透させることができる。
【００５１】
なお、上記図１６において、最も幅広に切り欠かれた配線パターン７をチップ搭載領域１５の辺部１５Ａに沿わして配置することで、導入部１８の一部をチップ搭載領域１５の辺部１５Ａに接続させているが、本発明はこれに限らない。例えば、図示はしないが、最も幅広に切り欠かれた配線パターン７をチップ搭載領域１５の辺部１５Ａに重なるように配置することで、導入部１８の一部をチップ搭載領域１５の辺部１５Ａに交差させた形態を採用してもよい。
【００５２】
＜９．第８の実施の形態＞
図１７は本発明の第８の実施の形態に係る半導体装置の構成として、第２の半導体チップ２を搭載する前の第１の半導体チップ１の素子形成面の一部を拡大した平面図である。この第８の実施の形態においては、上記第７の実施の形態と比較して、導入部１８の平面形状が異なっている。即ち、上記第７の実施の形態においては、第１の半導体チップ１上でアンダーフィル材５が供給される供給領域１０から、チップ搭載領域１５の辺部１５Ａに向かって、導入部１８を末広がり状に形成している。これに対して、第８の実施の形態においては、第１の半導体チップ１上でアンダーフィル材５が供給される供給領域１０から、チップ搭載領域１５の辺部１５Ａに向かって、導入部１８を先すぼみ状（先細り状）に形成している。この先すぼみ状の形状は、チップ搭載領域１５の辺部１５Ａの外側で当該辺部１５Ａに最も近い配線パターン７を最も幅狭に切り欠き、そこから離れるにしたがって配線パターン７の切り欠き幅を徐々に広げていくことで実現される。先すぼみ状の導入部１８を形成する配線パターン７の本数は、図例ではＹ方向に６本となっているが、これに限らず、２本以上５本以下であってもよいし、７本以上であってもよい。また、Ｘ方向においては、チップ搭載領域１５の辺部１５Ａの中央部に導入部１８を末広がり状に形成することが望ましい。
【００５３】
本発明の第８の実施の形態においては、上記第１の実施の形態と同様の効果に加えて、次のような効果が得られる。即ち、第１の半導体チップ１の供給領域１０に供給されたアンダーフィル材５が、第１の半導体チップ１上に濡れ広がる過程で導入部１８に到達する。このとき、導入部１８に到達したアンダーフィル材５は、最も幅広に切り欠かれた配線パターン７の切り欠き部分から、最も幅狭に切り欠かれた配線パターン７の切り欠き部分に向けて、導入部１８内を流れる。このため、導入部１８を流れるアンダーフィル材５の速度が速まる。したがって、導入部１８に到達したアンダーフィル材５を素早く第２の半導体チップ２の辺部２Ａへと導くことができる。
【００５４】
なお、上記図１７において、最も幅狭に切り欠かれた配線パターン７をチップ搭載領域１５の辺部１５Ａに重なるように配置することで、導入部１８の一部をチップ搭載領域１５の辺部１５Ａに交差させているが、本発明はこれに限らない。例えば、図示はしないが、最も幅狭に切り欠かれた配線パターン７をチップ搭載領域１５の辺部１５Ａに沿わして配置することで、導入部１８の一部をチップ搭載領域１５の辺部１５Ａに接続させた形態を採用してもよい。
【００５５】
＜１０．第９の実施の形態＞
図１８は本発明の第９の実施の形態に係る半導体装置の構成として、第２の半導体チップ２を搭載する前の第１の半導体チップ１の素子形成面の一部を拡大した平面図である。この第９の実施の形態においては、配線パターン７の配線方向となるＸ方向でチップ搭載領域１５の辺部１５Ａの全部（全領域）に接続する状態で導入部１８を形成している。Ｙ方向における導入部１８の寸法は、少なくとも第２の半導体チップ２のチップ厚の１／３以上とするのが望ましい。また、Ｙ方向における導入部１８の寸法の最大値（上限値）は、例えば、導入部１８内にアンダーフィル材の供給領域１０が完全に収まる条件で規定すればよい。具体的には、チップ搭載領域１５の辺部１５Ａからアンダーフィル材の供給領域１０までの離間距離に、当該供給領域１０の大きさ（外径）を加算した値で、Ｙ方向における導入部１８の寸法の最大値を規定すればよい。
【００５６】
本発明の第９の実施の形態においては、第１の半導体チップ１の供給領域１０に供給されたアンダーフィル材５が、第１の半導体チップ１上に濡れ広がる過程で導入部１８に到達する。このとき、チップ搭載領域１５の辺部１５Ａの全部に接続する状態で導入部１８を形成しておけば、導入部１８に到達したアンダーフィル材５がその流れを阻害されることなく、幅広の導入部１８を通して第２の半導体チップ２の辺部２Ａへと導かれる。また、アンダーフィル材５は、第２の半導体チップ２の辺部２Ａの全域から毛細管現象によりチップ間に導入される。このため、ボイドや乗り上げの発生を有効に防止することができる。
【００５７】
なお、上記図１８において、Ｙ方向で導入部１８の一端をチップ搭載領域１５の辺部１５Ａに沿わして配置することで、導入部１８をチップ搭載領域１５の辺部１５Ａに接続させているが、本発明はこれに限らない。例えば、図示はしないが、Ｙ方向で導入部１８の一端側をチップ搭載領域１５の辺部１５Ａに重なるように配置することで、導入部１８をチップ搭載領域１５の辺部１５Ａに交差させた形態を採用してもよい。
【００５８】
＜１１．変形例＞
上記した第１の実施の形態〜第９の実施の形態では、第２の半導体チップ２の辺部２Ａの外側に導入部１８が設けられたことで、アンダーフィル材５の流れが段差の存在で阻害されることなくスムーズにチップ間の空隙に導くことができる。
【００５９】
しかし、チップ間の空隙に導かれたアンダーフィル材５についても、チップ間の空隙に導かれるまでと同様に段差部での表面張力によってその流動性が阻害されることが考えられる。そして、チップ間の空隙に導かれたアンダーフィル材５の流動性が阻害されると、辺部２Ａ以外の辺部までアンダーフィル材５が到達し難くなり、辺部２Ａ以外のフィレット６の長さが不充分となり得る。
【００６０】
例えば、図１９は辺部２Ａに対向する辺部２Ｂのフィレット６の長さが不充分である場合を示し、図２０は辺部２Ａと垂直の方向に配置された辺部２Ｃ及び辺部２Ｄのフィレット６の長さが不充分である場合を示している。なお、フィレット６の長さが充分である場合は図１で示す様な構成となる。ここで、配線パターン７の配線方向とアンダーフィル材５の流動方向が直交している場合には、図１９の現象が生じやすく、配線パターン７の配線方向とアンダーフィル材５の流動方向が同一方向である場合には、図２０の現象が生じやすいと考えられる。
【００６１】
ところで、フィレット６は、第２の半導体チップ２の端部をアンダーフィル材５で保護し、パッケージ組み立て後の製品信頼性を向上するために必要である。例えば、半導体パッケージは、実装時の加熱処理や動作する半導体デバイスからの発熱によって、パッケージを構成する材料の熱膨張係数差に起因した熱ストレスが生じ、結果として、第２の半導体チップの端面から配線層が剥離するといった不良発生が懸念される。従って、製品信頼性を向上するためにフィレット６の長さを充分に確保することが必要となる。
【００６２】
そのため、辺部２Ｂのフィレット６の長さを充分に確保するためには、辺部２Ｂの外側に図９〜図１２で示した導入部１８と同様の構成のスリットが形成された方が好ましい。同様に、辺部２Ｃのフィレット６の長さを充分に確保するためには、辺部２Ｃの外側に図９〜図１２で示した導入部１８と同様の構成のスリットが形成された方が好ましい。更には、辺部２Ｄのフィレット６の長さを充分に確保するためには、辺部２Ｄの外側に図９〜図１２で示した導入部１８と同様の構成のスリットが形成された方が好ましい。ここで、辺部２Ｂ、２Ｃ、２Ｄの外側に形成されるスリットは導出部の一例である。
【００６３】
なお、辺部２Ｂ、２Ｃ及び２Ｄの外側にスリットが形成された場合には、辺部２Ａ、２Ｂ、２Ｃ及び２Ｄといった全ての辺部においてフィレットの長さを充分に確保することができるために、極めて高い製品信頼性を期待することができる。
【００６４】
ところで、本願発明者らは、フィレットの長さが異なる多種多数の半導体装置を製造し、それぞれの半導体装置について−２５度と１２５度との温度変化を２０００回繰り返す温度サイクル試験を行った。その結果、フィレット６の長さは１００μｍ以上であることが好ましいとの知見を得た。なお、温度サイクル試験に用いたアンダーフィル材の物性値及び条件は以下の通りである。
【００６５】
上下チップ間ギャップ        ：１５μｍ〜３０μｍ
上下チップ最上層            ：シリコンナイトライド
アンダーフィル材の注入温度  ：７０℃〜１１０℃
フィラー最大粒径            ：１μｍ
含有量                      ：５０〜６０％
ガラス転移温度              ：１２０℃〜１４０℃
粘度                        ：８〜２０Ｐａ．ｓ
熱膨張係数（硬化前）        ：３０×１０−５〜４０×１０−５
熱膨張係数（硬化後）        ：１２０×１０−５〜１４０×１０−５
ポアソン比                  ：０．３５
塗布スピード                ：０．１ｍｇ／ｓｅｃ
【００６６】
また、本発明者らが更なる実験を重ねた結果、第２の半導体チップの辺部２Ｂ及び辺部２Ｃ、２Ｄの各辺について第２の半導体チップ端から１００μｍまでの外側部分にスリットが設けられた場合には、フィレットの長さが１００μｍ以上となることが分かった。
【００６７】
上記の通り、辺部２Ｂ、２Ｃ若しくは２Ｄにスリットを設けることによって、辺部２Ａ以外の辺部にも１００μｍ以上の長さのフィレットを形成することが可能となる。その結果、例えば、熱応力に起因する第２の半導体チップ端から生じる配線層の剥離を防止すること等が可能となり、半導体デバイスの長期信頼性の向上を図ることができる。
【００６８】
また、第２の半導体チップ端部でもアンダーフィル材５の浸入が阻害されないために、上下チップ間に充填されたアンダーフィル材５にボイドが発生することを抑制することができる。同様に、アンダーフィル材５の浸入が阻害されないことによって、アンダーフィル材５の塗布位置での第２の半導体チップへのアンダーフィル材５の乗り上げを効果的に抑止することが可能となる。
【００６９】
なお、上下チップ間を充填するために適したアンダーフィル材５の分量を供給することによって、各辺で確実に１００μｍ以上のフィレットの長さを確保することができることとなる。そのため、アンダーフィル材５の供給後に各辺のフィレットの長さを測長することによって、上下チップ間のギャップバラツキや装置の塗布量のバラツキに起因したアンダーフィル材不足を検出することが可能となる。このことは、アンダーフィル材５の充填不足の不良品が次工程に送られて市場に流出することを抑止できることをも意味する。
【符号の説明】
【００７０】
１    第１の半導体チップ
２    第２の半導体チップ
３    バンプ
４    ニードル
５    アンダーフィル材
６    フィレット
７    配線パターン
１０  供給領域
１５  チップ搭載領域
１８  導入部
１００  半導体装置
【図１】
2010192886.tif 000003
【図２】
2010192886.tif 000004
【図３】
2010192886.tif 000005
【図４】
2010192886.tif 000006
【図５】
2010192886.tif 000007
【図６】
2010192886.tif 000008
【図７】
2010192886.tif 000009
【図８】
2010192886.tif 000010
【図９】
2010192886.tif 000011
【図１０】
2010192886.tif 000012
【図１１】
2010192886.tif 000013
【図１２】
2010192886.tif 000014
【図１３】
2010192886.tif 000015
【図１４】
2010192886.tif 000016
【図１５】
2010192886.tif 000017
【図１６】
2010192886.tif 000018
【図１７】
2010192886.tif 000019
【図１８】
2010192886.tif 000020
【図１９】
2010192886.tif 000021
【図２０】
2010192886.tif 000022
【図２１】
2010192886.tif 000023
【図２２】
2010192886.tif 000024
【図２３】
2010192886.tif 000025
【図２４】
2010192886.tif 000026
【図２５】
2010192886.tif 000027
【図２６】
2010192886.tif 000028