(57)【要約】【課題】ＣＰＵの負荷を増やすことなく、かつ容易にメモリ上の画像ファイルを管理できるように転送を行う画像処理装置、集積回路装置、電子機器等を提供する。【解決手段】画像処理装置２０は、符号化前の画像データを受け取り、圧縮後のサイズが不定である符号化がなされた符号化後の画像データを出力する符号化部５０と、受け取った前記符号化後の画像データをその前に転送された画像データが格納された記憶域上の位置の先頭から一定間隔をおいた位置に転送し、前記符号化後の画像データに基づいて付随データを作成し、前記付随データを前記符号化後の画像データが格納された記憶域上の位置に基づいて定められる位置に転送する制御を行う転送部４０とを含む。【選択図】図１
2010161690.tif 000002
【特許請求の範囲】
【請求項１】
符号化前の画像データを受け取り、圧縮後のサイズが不定である符号化がなされた符号化後の画像データを出力する符号化部と、
受け取った前記符号化後の画像データをその前に転送された画像データが格納された記憶域上の位置の先頭から一定間隔をおいた位置に転送し、前記符号化後の画像データに基づいて付随データを作成し、前記付随データを前記符号化後の画像データが格納された記憶域上の位置に基づいて定められる位置に転送する制御を行う転送部とを含む画像処理装置。
【請求項２】
請求項１において、
前記付随データは、前記符号化部の符号化方式に固有のヘッダーであることを特徴とする画像処理装置。
【請求項３】
請求項１乃至２のいずれかにおいて、
前記一定間隔は、前記符号化後の画像データと前記付随データが記憶域上で使用しうる領域の大きさに基づいて定められた間隔であることを特徴とする画像処理装置。
【請求項４】
請求項１乃至３のいずれかにおいて、
前記一定間隔は、前記符号化後の画像データと前記付随データが記憶域上で使用しうる領域の最大値に基づいて定められた間隔であることを特徴とする画像処理装置。
【請求項５】
請求項１乃至４のいずれかにおいて、
前記転送部は、
前記符号化後の画像データが格納された記憶域上の位置に基づいて定められる、前記付随データを転送する位置のアドレス値を計算する演算部と、
前記アドレス値に基づいて前記付随データを転送する制御を行うＤＭＡコントローラーとを含むことを特徴とする画像処理装置。
【請求項６】
請求項１乃至５のいずれかにおいて、
前記転送部は、転送要求信号に基づいて転送の開始を行い、複数フレーム分の符号化後の画像データを連続して転送することを特徴とする画像処理装置。
【請求項７】
請求項６において、
前記転送要求信号を生成するＣＰＵを含むことを特徴とする画像処理装置。
【請求項８】
請求項７において、
前記ＣＰＵは、
前記符号化部と前記転送部とが接続されたバスから独立した別のバスに接続されていることを特徴とする画像処理装置。
【請求項９】
請求項１乃至８のいずれかにおいて、
前記符号化部は、
ＪＰＥＧ方式による画像の符号化を行うことを特徴とする画像処理装置。
【請求項１０】
請求項９において、
前記付随データは、
ＥＸＩＦ形式のデータを含むことを特徴とする画像処理装置。
【請求項１１】
請求項１乃至１０のいずれかに記載の画像処理装置を含む集積回路装置。
【請求項１２】
請求項１１に記載の集積回路装置を含む電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像処理装置、集積回路装置、電子機器等に関する。
【背景技術】
【０００２】
画像ファイルはヘッダー部分とデータ部分より構成され、画像データのサイズなどの情報はヘッダー部分に記載されている。例えば、ソフトウェア（ＣＰＵ）によりヘッダー部分を作成する場合や画像データの保存アドレスに関するテーブル等を更新する場合には、１フレーム分の符号化が終了する度に符号化エンジンからＣＰＵに割り込みが生じる。連続した画像データを扱う場合にはＣＰＵの処理負担が増大し、しかも次の画像データの入力までに割り込み処理を完了しなければならないため割り込み優先度も高く設定せざるを得ない。その結果、システム全体の処理能力が低下する場合があった。
【０００３】
ＣＰＵの負荷の軽減および転送の高速化を図るために、例えば転送するデータを転送する単位である固定長サイズで割り切れるように調整する手法などが提案されている（特許文献１参照）。しかし、連続して複数フレームの画像データが記憶部に書き込まれる場合についても、ＣＰＵが各フレームの画像データのオフセットサイズを算出する必要がある。そして、ＣＰＵの代わりにオフセット算出手段を別に設けることもできるが、それには専用ハードウェアを追加しなければならない。
【特許文献１】特開２００５−３３４００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、上記課題に鑑みてなされたものである。本発明のいくつかの態様によれば、連続して複数フレームの画像データが記憶部に書き込まれる状況において、ＣＰＵの負荷を増やすことなく、かつ容易にメモリ上の画像ファイルを管理できるように転送を行う画像処理装置、集積回路装置、電子機器等を提供することができる。
【課題を解決するための手段】
【０００５】
（１）本発明は、
画像処理装置であって、符号化前の画像データを受け取り、圧縮後のサイズが不定である符号化がなされた符号化後の画像データを出力する符号化部と、受け取った前記符号化後の画像データをその前に転送された画像データが格納された記憶域上の位置の先頭から一定間隔をおいた位置に転送し、前記符号化後の画像データに基づいて付随データを作成し、前記付随データを前記符号化後の画像データが格納された記憶域上の位置に基づいて定められる位置に転送する制御を行う転送部とを含む。
【０００６】
連続して複数フレーム（第１〜第Ｎのフレーム、Ｎは２以上の整数）の画像データが記憶部に書き込まれる場合、前記画像処理装置は、符号化前の第ｎフレーム（ｎ＝２〜Ｎ）の画像データを受け取り、圧縮後のサイズが不定である符号化がなされた符号化後の第ｎフレームの画像データを出力する符号化部と、受け取った前記符号化後の第ｎフレームの画像データをその前に転送された第ｎ−１フレームの画像データが格納された記憶域上の位置の先頭から一定間隔をおいた位置に転送し、前記符号化後の第ｎフレームの画像データに基づいて第ｎフレームの付随データを作成し、前記第ｎフレームの付随データを前記符号化後の第ｎフレームの画像データが格納された記憶域上の位置に基づいて定められる位置に転送する制御を行う転送部とを含む。第１のフレームについては、従来のもしくは画像処理装置で定めた規則に基づいて転送を行ってよい。
【０００７】
本発明によれば、連続して複数フレームの画像データが記憶部に書き込まれる状況において、ＣＰＵの負荷を増やすことなく、かつ容易にメモリ上の画像ファイルを管理できるように転送を行うことができる。
【０００８】
（２）この画像処理装置の転送部は、
前記付随データとして、前記符号化部の符号化方式に固有のヘッダーを作成してもよい。
【０００９】
（３）この画像処理装置の転送部は、
前記一定間隔として、前記符号化後の画像データと前記付随データが記憶域上で使用しうる領域の大きさに基づいて定められた間隔であってもよい。
【００１０】
（４）この画像処理装置の転送部は、
前記一定間隔として、前記符号化後の画像データと前記付随データが記憶域上で使用しうる領域の最大値に基づいて定められた間隔であってもよい。
【００１１】
（５）この画像処理装置の転送部は、
前記符号化後の画像データが格納された記憶域上の位置に基づいて定められる、前記付随データを転送する位置のアドレス値を計算する演算部と、前記アドレス値に基づいて前記付随データを転送する制御を行うＤＭＡコントローラーとを含んでいてもよい。
【００１２】
例えば、連続して複数フレーム（第１〜第Ｎのフレーム、Ｎは２以上の整数）の画像データが記憶部に書き込まれる場合、前記演算部は前記符号化後の第ｎフレーム（ｎ＝２〜Ｎ）の画像データが格納された記憶域上の位置に基づいて定められる、前記第ｎフレームの付随データを転送する位置のアドレス値を計算してもよい。また、付随データに限らず、第ｎ−１フレームの画像データが格納された記憶域上の位置に基づいて定められる、第ｎフレームの画像データを転送する位置のアドレス値を計算してもよい。
【００１３】
（６）この画像処理装置の転送部は、
転送要求信号に基づいて転送の開始を行い、複数フレーム分の符号化後の画像データを連続して転送してもよい。
【００１４】
（７）この画像処理装置は、
前記転送要求信号を生成するＣＰＵを含んでもよい。
【００１５】
（８）この画像処理装置のＣＰＵは、
前記符号化部と前記転送部とが接続されたバスから独立した別のバスに接続されていてもよい。
【００１６】
（９）この画像処理装置の符号化部は、
ＪＰＥＧ方式による画像の符号化を行ってもよい。
【００１７】
（１０）この画像処理装置の転送部は、
前記付随データにＥＸＩＦ形式のデータを含んでもよい。
【００１８】
（１１）本発明は、
上記いずれかに記載の画像処理装置を含む集積回路装置でもよい。
【００１９】
（１２）本発明は、
上記に記載の集積回路装置を含む電子機器でもよい。
【発明を実施するための最良の形態】
【００２０】
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。また、本発明に係る画像処理装置は、以下の実施の形態及び変形例を自由に組み合わせたものを含むものとする。
【００２１】
１．画像処理装置（集積回路装置）における第１の実施形態
図１は、本実施形態の画像処理装置の構成図である。画像処理装置２０は、集積回路装置に含まれる構成でもよい。
【００２２】
画像処理装置２０は、符号化前の第ｎフレームの画像データを受け取り、圧縮後のサイズが不定である符号化がなされた符号化後の第ｎフレームの画像データを出力する符号化部５０と、受け取った前記符号化後の第ｎフレームの画像データをその前に転送された第ｎ−１フレームの画像データが格納された記憶域上の位置の先頭から一定間隔をおいた位置に転送し、前記符号化後の第ｎフレームの画像データに基づいて第ｎフレームの付随データを作成し、前記第ｎフレームの付随データを前記符号化後の第ｎフレームの画像データが格納された記憶域上の位置に基づいて定められる位置に転送する制御を行う転送部４０とを含む。
【００２３】
また、画像処理装置２０は転送要求信号による処理の開始および停止を命令するＣＰＵ３０を含んでもよい。そして、画像処理装置２０の他に、符号化後の画像データを記憶する記憶部８０が転送部４０、符号化部５０、ＣＰＵ３０と共通のバス７０で接続されているシステム構成であってもよい。
【００２４】
符号化部５０は符号化前の画像データを受け取り、符号化後の画像データを出力する。
【００２５】
符号化部５０における圧縮後のサイズが不定である符号化とは、同じサイズの画像を入力しても出力ファイルのサイズは一定ではない符号化を指し、ＪＰＥＧ（Joint Photographic Experts Group）やＧＩＦ（Graphics Interchange Format）などの方式でもよい。
【００２６】
符号化後の画像データは転送部４０により画像処理装置２０の外部にある記憶部８０へ転送される。記憶部８０は画像処理装置２０の内部にあってもよい。また、記憶部８０はＳＲＡＭ、ＳＤＲＡＭあるいはフラッシュメモリなどでもよい。
【００２７】
転送部４０は記憶部８０とバス７０を経由することなく接続された専用バスを有していてもよい。この場合、符号化後の画像データは、図に示された経路（内部信号線１０１−バス７０−内部信号線１０５）で転送されてもよいし、専用バス経由でもよい。
【００２８】
転送部４０は符号化後の画像データの転送課程で、もしくは転送後に、符号化後の画像データに関連する付随データを作成する。付随データとは、例えば符号化後の画像データのサイズや始終点などでもよい。また、符号化部５０からの符号化に関する情報を用いてもよい。符号化に関する情報とは、例えば量子化テーブルの定義情報、その他符号化に用いた変換テーブルの定義情報などでもよい。なお、転送部４０と符号化部５０の情報の共有の際には内部信号線１０１、１０２とバス７０からなる経路が用いられてもよい。そして、作成された付随データは記憶部８０に転送される際、符号化後の画像データの転送と同じ制御や経路が用いられてもよい。
【００２９】
ここで、符号化後の画像データは１フレーム単位で管理されるので、付随データも１フレーム分の画像データに基づく情報からなる。ただし転送部４０による転送時は適宜転送に適したサイズに分割されて転送がおこなわれてもよい。転送後は、記憶部８０においてフレーム単位でのファイル管理が行われる。
【００３０】
１フレーム分の符号化後の画像データとその付随データが転送された後、転送部４０は次の画像データの転送を開始してもよい。このとき、既に転送された画像データの先頭を基準として一定間隔を隔てた場所に次の画像データを転送してもよい。
【００３１】
ここで、この一定間隔は、符号化後の画像データと付随データが記憶域上で使用しうる領域の大きさに基づいて定められた間隔（基準値）を用いてもよい。その基準値は例えば確率的に求められたものであってもよいし、符号化部５０における符号化方式や圧縮率によって定まる計算値でもよい。例えば、直前に転送された符号化後の画像データとその付随データを上書きしないための間隔として基準値を定義する場合には、基準値は前記符号化後の画像データと前記付随データが記憶域上で使用しうる領域の最大値としてよい。
【００３２】
また、付随データの転送先は前記符号化後の画像データが格納された記憶域上の位置に基づいて定められる。例えば、前記符号化後の画像データの末尾に付随データを追加する場合は、記憶域上で前記符号化後の画像データに続く位置が付随データの転送先となる。必要ならば、付随データだけを別の記憶域（例えば別のメモリブロック）に配置することも、前記符号化後の画像データの一部に上書きすることも可能であるが、いずれにしても付随データの転送先は、その性質上、前記符号化後の画像データの転送先により定められる。
【００３３】
図３（Ａ）は記憶部８０がアドレス管理されたメモリの場合の転送された画像データの配置を表す。ただし、図３（Ａ）では付随データの表記を省略している。
【００３４】
図３（Ａ）におけるＡ１〜Ａ６はそれぞれメモリ上のアドレスを指す。図３（Ａ）の中で転送部４０が最初に転送した画像データ１はＡ１を先頭にＡ４までに渡り配置されている。ここで転送部４０が次に転送した画像データ２は画像データ１に続けてＡ４から配置されるのではなく、一定間隔をおいたＡ２を先頭として配置される。次の画像データ３についてもＡ５からではなく、Ａ３を先頭として配置されている。この一定間隔（図３（Ａ）ではＡ１−Ａ２間、Ａ２−Ａ３間）が予め予測された画像データ（付随データを含む）の最大値であれば、その前に転送された画像データを上書きしない。また、上書きを許容できる場合などはこの最大値に満たない別の基準値（一定間隔）を設定してもよい。
【００３５】
ここで、転送部４０は、転送した画像データ１の先頭のアドレスＡ１を記憶しておき、画像データ１（付随データを含む）の転送が終了した後、記憶したＡ１に一定間隔に対応する固定値を加算するだけで、画像データ２の転送先アドレスとしてＡ２を求めることができる。この手順には複雑な計算は必要なく、例えばＣＰＵ３０によらずとも転送部４０に回路規模の小さい加算器等（演算部）を追加することで実現が可能である。すなわち、ＣＰＵ３０に処理をさせることなく連続して複数フレーム分の符号化後の画像データと付随データを記憶部８０に転送することが可能である。また、画像データを記憶部８０から読み出す場合、一定間隔で１フレームの画像データ（付随データを含む）が配置されているので、最初のフレームの先頭アドレス（図３（Ａ）ではＡ１）を記憶しておけば簡単なアドレス計算により任意の画像データにアクセスすることが可能である。
【００３６】
したがって、本実施の形態によれば、連続して複数フレームの画像データが記憶部８０に書き込まれる状況において、ＣＰＵ３０の負荷を増やすことなく、かつ容易にメモリ上の画像ファイルを管理できるように転送を行うことができる。
【００３７】
２．画像処理装置（集積回路装置）における第２の実施形態
図２は本実施形態の画像処理装置の構成図である。画像処理装置２０は、集積回路装置に含まれる構成でもよい。また、図１と同じ構成要素については同じ番号を付しており、説明は省略する。
【００３８】
本実施形態では、符号化部５０はリサイズ処理部５１（リサイズ）、符号化コア５２、ＦＩＦＯ５３を含む。リサイズ処理部５１は得られた符号化前の画像データのピクセルサイズを画像処理装置に要求されるサイズに変換し、縦横の縮尺の補正を行い、得られた符号化前の画像データから不要な領域を削除する処理を行ってもよい。例えば、リサイズ処理部５１は、ＶＧＡをＱＶＧＡに変換したり、ハーフＶＧＡをＱＶＧＡに縮尺補正したり、不要領域のトリミング（切り取り）を行ってもよい。符号化コア５２は符号化を行う部分である。またＦＩＦＯ５３は符号化コア５２で符号化した符号化後の画像データを一時的に保存する場所である。また、ピクセルサイズの変換以外の画像データの加工は、画像処理装置２０の外部にある画像入力部６０で適宜行われるものとする。
【００３９】
また、転送部４０は演算部４２、ＤＭＡコントローラー４３を含む。演算部４２は加算器などからなり、転送先アドレスを計算して、ＤＭＡコントローラー４３の転送先アドレスレジスタに設定する。ＤＭＡコントローラー４３は転送先アドレスレジスタで指定されたアドレスに所定のデータを転送する。ＤＭＡコントローラー４３には転送処理の経過に応じて転送先アドレスをインクリメントまたはデクリメントする機能があるが、例外的に転送先アドレスが大きく変化する場合には外部からの転送先アドレスレジスタの再設定を要する。そのような場合にＣＰＵ３０によらずに転送先アドレスを計算し設定できる演算部４２の存在が転送効率化に寄与する。
【００４０】
本実施形態における画像データの経路は以下の通りである。まず、原画像データが内部信号線１１０を経由して画像入力部６０に入力される。画像入力部６０で符号化部５０に適した形式である符号化前の画像データと変換された後、符号化前の画像データは内部信号線１１１を経由してリサイズ処理部５１に入力される。リサイズ処理部５１ではピクセルサイズのみを変更されて、当該変更を施された符号化前の画像データは内部信号線１１２を経由して符号化コア５２に入力される。符号化コア５２で予め決められた符号化方式の符号化が行われ、符号化後の画像データはＦＩＦＯ５３に一時保存される。転送部４０は内部信号１１４経由でＦＩＦＯ５３に蓄積された符号化後の画像データを取得し、記憶部８０に転送を行う。最終的に符号化後の画像データは記憶部８０に保存される。記憶部８０の容量に制限はなく、大容量の記憶部８０を用いて全ての符号化後の画像データを保存してもよいし、大容量でないリングバッファである記憶部８０を用いて古いデータから上書きされてもよい。全てのデータが転送された時に割り込み信号線１１５を経由してＣＰＵ３０に対して割り込みが発生する。図では転送部４０が割り込み信号を出力しているが、符号化部５０が出力してもよい。
【００４１】
本実施形態における付随データは、符号化部５０の符号化方式に固有のヘッダーであり、本実施形態における転送部４０は、符号化後の画像データを転送した後に、符号化後の画像データが格納された記憶域上の先頭位置より前の位置にヘッダーを転送してもよい。ヘッダーは符号化後の画像データの前に付される画像データの属性を示す情報ファイルである。ヘッダーは符号化方式に応じて書式が決まっているため、事前にヘッダーのサイズを定めておくことは可能である。例えば、図３（Ｂ）は記憶部８０がアドレス管理されたメモリの場合の転送されたヘッダーの配置を表す。図３（Ｂ）でも画像データ１〜３はそれぞれアドレスＡ１〜Ａ３を先頭に、一定間隔をおいて配置されている。
【００４２】
図３（Ｂ）における手順は第１の実施形態と同じである。それ以前に転送された画像データが存在しない第１フレームの画像データの転送では、例えば、予めアドレスＡ４〜Ａ１間をヘッダーの予約領域として空けておき、画像データ１をアドレスＡ１から書き込んだ後に、転送先アドレスとしてＡ４を指定して付随データであるヘッダーを書き込んでもよい。予約領域がヘッダーより大きい場合には、Ａ４〜Ａ１間の適当な転送先アドレスを選んでもよいが、ファイルの管理上、ヘッダーの間隔（図３（Ｂ）ではＡ４−Ａ５間、Ａ５−Ａ６間）は一定間隔であることを要する。
【００４３】
本実施形態における制御の一例についてフローチャートを用いて説明する。
【００４４】
図８は比較例におけるＣＰＵ３０の制御のフローチャートである。比較例においても、システム構成は図２と同じである。この比較例においては、各フレームの画像データのＣＰＵ３０は１フレームの画像データの符号化が終了すると割り込みが入って（Ｓ１１０６）、ヘッダーを作成して記憶部８０に転送する必要がある（Ｓ１１０８）
ヘッダーを転送した後も、ＣＰＵ３０は記憶部８０上の画像データにアクセスするためのアドレス管理テーブルを更新する必要がある（Ｓ１１１０）、そして最終フレームでなくさらに連続転送する場合（Ｓ１１１２のＮｏ）には再び割り込みが入ると（Ｓ１１０６）同様の処理を行う必要がある。比較例においては、ＣＰＵ３０はＳ１１０６〜Ｓ１１１２のプロセスにより拘束されてしまう。
【００４５】
一方、図４（Ａ）は本実施形態におけるＣＰＵ３０の制御のフローチャートである。ＣＰＵ３０は比較例同様に初期設定・事前設定を行えば（Ｓ１００−Ｓ１０２）、連続転送の開始を要求し（Ｓ１０４）、連続転送完了を示す割り込み信号を受け取って必要ならば処理を行う（Ｓ１０６）だけである。複数フレームの画像データ転送であっても、途中で割り込みが入り処理を要求される（比較例のＳ１１０６〜Ｓ１１１２）ことはないため、無関係に別の処理を行うことができ、システム全体の処理能力が低下するおそれもない。
【００４６】
比較例でＣＰＵ３０が行っていたヘッダーの作成などの処理は、転送部４０が行う。図４（Ｂ）は転送部４０による制御のフローチャートである。転送部４０は符号化部５０とバス７０を経由して情報を共有しつつ（Ｓ２０２、Ｓ２１２）、転送部４０がもつ転送先アドレスなどの情報を適宜更新し（Ｓ２００、Ｓ２０６、Ｓ２１０）、連続して複数フレームの画像データとヘッダーをＣＰＵ３０に依らず転送する（Ｓ２０４、Ｓ２０８）。ここで、転送前設定（Ｓ２００）は例えば記憶部８０の記憶域における一定間隔を計算することなどが含まれる。アドレス設定（Ｓ２０６）はヘッダーを記憶部８０上の所定の領域に書き込むために転送先アドレスを設定する処理を指す。また、アドレス設定（Ｓ２１０）は既に転送した１フレーム分の画像データ（Ｓ２０４）の先頭から予め定められた一定間隔をおいて次の符号化後の画像データが転送されるように転送先アドレスを設定する処理を指す。符号化部５０への信号出力もしくはフラグ設定（Ｓ２１２）とは、例えば符号化部５０が次のフレームの画像データについて符号化を開始するように指示する信号の出力や、転送部４０がＦＩＦＯ５３のデータを受け付ける準備ができていることをフラグとして示すことをいう。また、エンド（制御の終了）と共に、ＣＰＵ３０に対して割り込み信号を発生してもよい。
【００４７】
ここで、アドレス設定（Ｓ２０６）では、例えば図３（Ｂ）における画像データ１を転送し終えた時点で転送先アドレスをＡ４にセットすることを意味する。しかし、それには画像データ１のサイズとヘッダーのサイズを現在の転送先アドレスから減じる計算処理が必要になるが、ＤＭＡコントローラー４３では対応は難しい。しかし、ＣＰＵ３０が計算を行うと毎フレーム割り込み処理が発生し、従来の手法と同じになる。そこで、転送部４０が符号化後の第ｎフレームの画像データが格納された記憶域上の位置に基づいて定められる、第ｎフレームの付随データ（ヘッダー）を転送する位置のアドレス値を計算する演算部４２と、前記アドレス値に基づいて第ｎフレームの付随データを転送する制御を行うＤＭＡコントローラー４３とを含み、演算部４２によってアドレス設定（Ｓ２０６）を行えばよい。ここで、演算部４２は符号化後の第ｎフレームの画像データの転送アドレス設定（Ｓ２１０）の計算を行ってもよい。
【００４８】
本実施の形態の転送部４０によれば、図４（Ｂ）の制御に従い転送先を指定するアドレスを変更すること（Ｓ２０６、Ｓ２１０）により、ヘッダーを画像データの転送後に適当な位置に転送することができる。
【００４９】
また、本実施の形態の転送部４０によれば、図４（Ｂ）の制御に従うことでＣＰＵ３０の転送要求信号に基づいて転送の開始を行い、ＣＰＵ３０に処理を負担させることなく複数フレーム分の符号化後の画像データを連続して転送することができる。
【００５０】
なお、図４（Ｂ）の転送部４０による制御は、ＣＰＵ３０の図４（Ａ）の処理Ｓ１０４とＳ１０６の間において実行される。
【００５１】
３．画像処理装置（集積回路装置）における第３の実施形態
図５は本実施形態の画像処理装置の構成図である。画像処理装置２０は、集積回路装置に含まれる構成でもよい。また、図１及び図２と同じ構成要素については同じ番号を付しており、説明は省略する。
【００５２】
本実施の形態の画像処理装置は、転送要求信号を生成するＣＰＵ３０を含む。また、ＣＰＵ３０は、符号化部５０と転送部４０とが接続されたバス７０から独立した別のバス７１に接続されている。これらのバス７０、７１はマルチレイヤバス９０を介して接続されてもよい。このとき、記憶部８０もマルチレイヤバス９０に接続されてもよい。ＣＰＵ３０からの転送要求信号は、内部信号線１００、１２０、マルチレイヤバス９０を通り、内部信号線１２２、１０１および１０２を経由で転送部４０と符号化部５０に伝わる。
【００５３】
本実施の形態では、ＣＰＵ３０がバス７１に接続されているので、転送部４０と符号化部５０がバス７０経由でデータの送受信を行っている間（図４（Ｂ）のＳ２０２、Ｓ２１２）でも、ＣＰＵ３０はバス７０を経由しない限り別の処理を行うことが可能である。
【００５４】
４．画像処理装置（集積回路装置）における第４の実施形態
図６は本実施形態の画像処理装置の構成図である。画像処理装置２０は、集積回路装置に含まれる構成でもよい。また、図１、図２、図５と同じ構成要素については同じ番号を付しており、説明は省略する。
【００５５】
本実施の形態の画像処理装置２０は、転送部４０（ＤＭＡＣ２）とは別にＣＰＵ３０が接続されているバス７１にも別の転送部４１（ＤＭＡＣ１）が存在する。これらのモジュールは互いに独立している。また記憶部８０（ＳＤＲＡＭ）と別の記憶部８１（ＳＲＡＭ２）はそれぞれ内部信号線１２９、１２８によって、これらの記憶部にアクセスするデータを調停する外部メモリコントローラー８２に接続されている。記憶部８５（メモリカード）は内部信号線１３１によって、不揮発性メモリコントローラー８４に接続されている。外部メモリコントローラー８２、不揮発性メモリコントローラー８４と画像処理装置２０内の記憶部８３（ＳＲＡＭ）はそれぞれ内部信号線１２７、１３０、１２６でマルチレイヤバス９０（ＢＵＳ−ＭＡＴＲＩＸ）に接続されている。ＣＰＵ３０が接続されているバス７１にはブリッジ回路９１（ＢＲＩＤＧＥ）を介してペリフェラルモジュール９２〜９５（ＵＡＲＴ、ＳＰＩ、Ｉ２Ｃ、ＧＰＩＯ）が接続されている。ここでは、記憶部８０として画像集積回路の外部メモリＳＤＲＡＭが用いられているが、代わりに記憶部８１（ＳＲＡＭ２）を用いても記憶部８３（ＳＲＡＭ）を用いてもメモリカード８５を用いてもよい。ここで、メモリカードとは例えばＳＤメモリカードやＣＦメモリカードのようなフラッシュメモリでもよく、その種類に応じて不揮発性メモリコントローラー８４はＳＤＭＭＣインターフェースやＣＦインターフェースといったフラッシュメモリ用のコントローラーでもよい。
【００５６】
本実施の形態の画像処理装置の符号化部５０（ＪＰＥＧエンコーダー）はＪＰＥＧ方式による画像の符号化を行う。ＪＰＥＧ（Joint Photographic Experts Group）は静止画像を圧縮するための仕様であり、例えば、写真などの圧縮に適している。また、連続して記憶することでＭＪＰＥＧ（Motion JPEG）として動画の記録方式に対応させることも可能である。なお、このときの制御方法は第２の実施形態で説明した内容と同じである。
【００５７】
そして、本実施の形態の付随データ（ヘッダー）は、ＥＸＩＦ（Exchangeable Image File Format）形式のデータを含んでもよい。これにより、ヘッダーの拡張として例えば撮影日時などの付加情報を記録することができる。なお、この場合でも第２の実施形態で説明した制御方法に影響は与えない。
【００５８】
５．電子機器
以下、本発明を適用した電子機器について説明する。
【００５９】
図７は、本実施の形態の電子機器の構成図である。
【００６０】
電子機器１０は撮像素子２０１と、デコーダー（Decoder）２０２と、画像処理装置２０と、ＬＣＤコントローラー／ビデオデコーダー（Liquid Crystal Display Controller / Video Decoder）２１０と、ディスプレイ２２０と、記憶装置８０とを含んでいる。本実施の形態ではドライブレコーダーや監視カメラへの適用を想定しているが、他のアプリケーションにおいても適用される。
【００６１】
本実施の形態では、画像処理装置２０は、集積回路装置に含まれる構成でもよい。
【００６２】
撮像素子２０１は、例えばＮＴＳＣ方式、ＰＡＬ方式、または全画素読み出し方式の固体撮像素子であり、デコーダー２０２は、例えばＮＴＳＣ方式、ＰＡＬ方式に対応したビデオデコーダー（Video Decoder）である。この撮像素子２０１とデコーダー２０２が一体となったカメラモジュール２００を用いてもよいし、デコーダー２０２が不要な場合には省略してもよい。
【００６３】
画像処理装置２０は、例えば図１、図２、図５、図６いずれかで説明した画像処理装置の構成をとることができる。この画像処理装置２０は、カメラモジュール２００またはデコーダー２０２の出力信号を受け取る。
【００６４】
ＬＣＤコントローラー／ビデオデコーダー２１０は、ＬＣＤコントローラーまたはビデオデコーダーである。このＬＣＤコントローラー／ビデオデコーダー２１０は、画像処理装置２０の出力信号を受け、ディスプレイ２２０に適した信号に加工して出力する。このディスプレイ２２０は、前記加工された信号を受け、画像データを表示する。
【００６５】
記憶装置８０は、例えば フラッシュメモリであり、画像処理装置２０が出力する画像データなどを保存する。
【００６６】
なお、本発明は本実施の形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
【００６７】
本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【００６８】
【図１】本発明に係る画像処理装置（集積回路装置）の第１の実施形態を示すブロック図である。
【図２】本発明に係る画像処理装置（集積回路装置）の第２の実施形態を示すブロック図である。
【図３】図３（Ａ）〜（Ｂ）は、記憶部における画像データや付随データの配置の例を示す図である。
【図４】図４（Ａ）〜（Ｂ）は、それぞれＣＰＵ、転送部の制御手順の例を示すフローチャートである。
【図５】本発明に係る画像処理装置（集積回路装置）の第３の実施形態を示すブロック図である。
【図６】本発明に係る画像処理装置（集積回路装置）の第４の実施形態を示すブロック図である。
【図７】本発明に係る電子機器の実施形態を示すブロック図である。
【図８】比較例のＣＰＵの制御手順を示すフローチャートである。
【符号の説明】
【００６９】
１０…電子機器、２０…画像処理装置（集積回路装置）、３０…ＣＰＵ、４０，４１…転送部、４２…演算部、４３…ＤＭＡコントローラー、５０…符号化部、５１…リサイズ処理部、５２…符号化コア、５３…ＦＩＦＯ、６０…画像入力部、７０，７１…バス、８０，８１，８３，８５…記憶部、８２…外部メモリコントローラー、８４…不揮発性メモリコントローラー、９０…マルチレイヤバス、９１…ブリッジ回路、９２…ＵＡＲＴ（Universal Asynchronous Receiver Transmitter）、９３…ＳＰＩ（Serial Peripheral Interface）、９４…Ｉ２Ｃ（Inter-Integrated Circuit）、９５…ＧＰＩＯ（General Purpose Input/Output）、２００…カメラモジュール、２０１…撮像素子、２０２…デコーダー、２１０…ＬＣＤコントローラー／ビデオデコーダー、２２０…ディスプレイ、７３，１００〜１０５，１１０〜１１４，１２０〜１３１…内部信号線、１１５…割り込み信号線
【図１】
2010161690.tif 000003
【図２】
2010161690.tif 000004
【図３】
2010161690.tif 000005
【図４】
2010161690.tif 000006
【図５】
2010161690.tif 000007
【図６】
2010161690.tif 000008
【図７】
2010161690.tif 000009
【図８】
2010161690.tif 000010