(57)【要約】【課題】発光効率が高くかつ低消費電力のマトリックス装置およびその駆動方法を提供する。【解決手段】ｎ行、ｍ列からなるｎ×ｍマトリックス回路１（ここで、ｎ、ｍは２以上の整数）と、ｎ×ｍマトリックス回路１に隣接して配置され、ｎ×ｍマトリックス回路１の行を選択する行デコーダ２と、ｎ×ｍマトリックス回路１に隣接して配置され、ｎ×ｍマトリックス回路１の列を選択し、選択された列に電流を供給する定電流回路４とを備え、行デコーダ２において、行選択のデューティサイクルを１／（ｎ／ｋ）（ここで、ｎ／ｋは２以上の整数）で駆動すると共に、電流の値を行選択のデューティサイクルを１／ｎで駆動する場合の電流値の１／ｋにすることを特徴とするマトリックス装置およびその駆動方法。【選択図】図１
2010066319.tif 000002
【特許請求の範囲】
【請求項１】
ｎ行、ｍ列からなるｎ×ｍマトリックス回路（ここで、ｎ、ｍは２以上の整数）と、
前記ｎ×ｍマトリックス回路に隣接して配置され、前記ｎ×ｍマトリックス回路の行を選択する行デコーダと、
前記ｎ×ｍマトリックス回路に隣接して配置され、前記ｎ×ｍマトリックス回路の列を選択し、選択された前記列に電流を供給する定電流回路と
を備え、前記行デコーダにおいて、行選択のデューティサイクルを１／（ｎ／ｋ）（ここで、ｎ／ｋは２以上の整数）で駆動すると共に、前記電流の値を行選択のデューティサイクルを１／ｎで駆動する場合の電流値の１／ｋにすることを特徴とするマトリックス装置。
【請求項２】
前記ｎ×ｍマトリックス回路は複数のＬＥＤを配列したドットマトリックスからなり、前記定電流回路は、前記列方向に配置されるＬＥＤ列に順方向電流を供給することを特徴とする請求項１に記載のマトリックス装置。
【請求項３】
前記行デコーダは、前記ｎ×ｍマトリックス回路を１行ごとに選択することを特徴とする請求項１に記載のマトリックス装置。
【請求項４】
前記行デコーダは、前記ｎ×ｍマトリックス回路内において、隣接する２行同時に選択することを特徴とする請求項１に記載のマトリックス装置。
【請求項５】
前記行デコーダは、前記ｎ×ｍマトリックス回路内において、離隔する２列同時に選択することを特徴とする請求項１に記載のマトリックス装置。
【請求項６】
前記行デコーダは、前記ｎ×ｍマトリックス回路内において、奇数行と偶数行の各１行同時に選択することを特徴とする請求項１に記載のマトリックス装置。
【請求項７】
ｎ行、ｍ列からなるマトリックスに配列したｎ×ｍマトリックス回路（ここで、ｎは偶数、ｍは２以上の整数）を２つに分割し、それぞれ（ｎ／２）×ｍマトリックス回路からなる第１アレイおよび第２アレイと、
前記第１アレイおよび第２アレイに隣接して配置され、前記第１アレイおよび第２アレイの行を選択する行デコーダと、
前記第１アレイに隣接して配置され、前記第１アレイの列を選択し、前記選択された列に電流を供給する第１の定電流回路と、
前記第２アレイに隣接して配置され、前記第２の列を選択し、前記選択された列に電流を供給する第２の定電流回路と
を備え、前記行デコーダにおいて、行選択のデューティサイクルを１／（ｎ／ｋ）（ここで、ｎ／ｋは２以上の整数）で駆動すると共に、前記電流の値を行選択のデューティサイクルを１／ｎで駆動する場合の電流値の１／ｋにすることを特徴とするマトリックス装置。
【請求項８】
前記（ｎ／２）×ｍマトリックス回路からなる前記第１アレイおよび前記第２アレイは複数のＬＥＤを配列したドットマトリックスからなり、前記第１の定電流回路および前記第２の定電流回路は、それぞれ前記列方向に配置されるＬＥＤ列に順方向電流を供給することを特徴とする請求項７に記載のマトリックス装置。
【請求項９】
前記行デコーダは、前記第１アレイおよび第２アレイ内において隣接する２行同時に選択することを特徴とする請求項７に記載のマトリックス装置。
【請求項１０】
前記行デコーダは、前記第１アレイおよび第２アレイ内にそれぞれ１行ずつ離隔する２行同時に選択することを特徴とする請求項７に記載のマトリックス装置。
【請求項１１】
ｎ行、ｍ列からなるマトリックスに配列したｎ×ｍマトリックス回路（ここで、ｎは偶数、ｍは２以上の整数）を２つに分割し、それぞれ（ｎ／２）×ｍマトリックス回路からなる第１アレイおよび第２アレイと、
前記第１アレイに隣接して配置され、前記第１アレイの行を選択する第１行デコーダＩＣと、
前記第２アレイに隣接して配置され、前記第２アレイの行を選択する第２行デコーダＩＣと、
前記第１アレイに隣接して配置され、前記第１アレイの列を選択し、前記列方向に配置される列に電流を供給する第１シフトレジスタと、
前記第２アレイに隣接して配置され、前記第２アレイの列を選択し、前記列方向に配置される列に電流を供給する第２シフトレジスタと、
前記第１シフトレジスタおよび前記第２シフトレジスタには、共通のデータ入力を供給すると共に、ラッチ入力を切り替えて前記第１シフトレジスタおよび前記第２シフトレジスタのいずれかを選択するラッチ信号切替回路と
を備え、前記第１行デコーダＩＣおよび前記第２行デコーダＩＣにおいて、行選択のデューティサイクルを１／（ｎ／ｋ）（ここで、ｎ／ｋは２以上の整数）で駆動すると共に、前記電流の値を行選択のデューティサイクルを１／ｎで駆動する場合の電流値の１／ｋにすることを特徴とするマトリックス装置。
【請求項１２】
前記第１アレイおよび前記第２アレイは複数のＬＥＤを配列したドットマトリックスからなり、前記第１シフトレジスタおよび前記第２シフトレジスタは、それぞれ前記列方向に配置されるＬＥＤ列に順方向電流を供給することを特徴とする請求項１１に記載のマトリックス装置。
【請求項１３】
前記第１行デコーダＩＣは偶数行を選択し、前記第２行デコーダは奇数行を選択することを特徴とする請求項１１に記載のマトリックス装置。
【請求項１４】
前記第１シフトレジスタおよび前記第２シフトレジスタは、複数段の定電流ＩＣからなることを特徴とする請求項１１に記載のマトリックス装置。
【請求項１５】
前記ラッチ信号切替回路は、
入力データを受信するフリップ・フロップ回路と、
前記フリップ・フロップ回路の出力信号を一方の入力端子に入力し、他方の入力端子にラッチ信号を入力する第１オアゲートと、
前記フリップ・フロップ回路の反転出力信号を一方の入力端子に入力し、他方の入力端子に前記ラッチ信号を入力する第２オアゲートと
を備えることを特徴とする請求項１１〜１４のいずれか１項に記載のマトリックス装置。
【請求項１６】
前記マトリックス装置は、クロス点灯方式によって駆動されることを特徴とする請求項１〜１５のいずれか１項に記載のマトリックス装置。
【請求項１７】
ｎ行、ｍ列からなるｎ×ｍマトリックス回路（ここで、ｎ、ｍは２以上の整数）と、前記ｎ×ｍマトリックス回路に隣接して配置され、前記ｎ×ｍマトリックス回路の行を選択する行デコーダと、前記ｎ×ｍマトリックス回路に隣接して配置され、前記ｎ×ｍマトリックス回路の列を選択し、選択された前記列に電流を供給する定電流回路とを備えるマトリックス装置の駆動方法であって、
前記行デコーダにおいて、行選択のデューティサイクルを１／（ｎ／ｋ）（ここで、ｎ／ｋは２以上の整数）で駆動するステップと、
前記電流の値を行選択のデューティサイクルを１／ｎで駆動する場合の電流値の１／ｋにするステップと
を有することを特徴とするマトリックス装置の駆動方法。
【請求項１８】
ｎ行、ｍ列からなるマトリックスに配列したｎ×ｍマトリックス回路（ここで、ｎは偶数、ｍは２以上の整数）を２つに分割し、それぞれ（ｎ／２）×ｍマトリックス回路からなる第１アレイおよび第２アレイと、前記第１アレイおよび第２アレイに隣接して配置され、前記第１アレイおよび第２アレイの行を選択する行デコーダと、前記第１アレイに隣接して配置され、前記第１アレイの列を選択し、前記選択された列に電流を供給する第１の定電流回路と、前記第２アレイに隣接して配置され、前記第２の列を選択し、前記選択された列に電流を供給する第２の定電流回路とを備えるマトリックス装置の駆動方法であって、
前記行デコーダにおいて、行選択のデューティサイクルを１／（ｎ／ｋ）（ここで、ｎ／ｋは２以上の整数）で駆動するステップと、
前記電流の値を行選択のデューティサイクルを１／ｎで駆動する場合の電流値の１／ｋにするステップと
を有することを特徴とするマトリックス装置の駆動方法。
【請求項１９】
ｎ行、ｍ列からなるマトリックスに配列したｎ×ｍマトリックス回路（ここで、ｎは偶数、ｍは２以上の整数）を２つに分割し、それぞれ（ｎ／２）×ｍマトリックス回路からなる第１アレイおよび第２アレイと、前記第１アレイに隣接して配置され、前記第１アレイの行を選択する第１行デコーダＩＣと、前記第２アレイに隣接して配置され、前記第２アレイの行を選択する第２行デコーダＩＣと、前記第１アレイに隣接して配置され、前記第１アレイの列を選択し、前記列方向に配置される列に電流を供給する第１シフトレジスタと、前記第２アレイに隣接して配置され、前記第２アレイの列を選択し、前記列方向に配置される列に電流を供給する第２シフトレジスタと、前記第１シフトレジスタおよび前記第２シフトレジスタには、共通のデータ入力を供給すると共に、ラッチ入力を切り替えて前記第１シフトレジスタおよび前記第２シフトレジスタのいずれかを選択するラッチ信号切替回路とを備えるマトリックス装置の駆動方法であって、
前記第１行デコーダＩＣおよび前記第２行デコーダＩＣにおいて、行選択のデューティサイクルを１／（ｎ／ｋ）（ここで、ｎ／ｋは２以上の整数）で駆動するステップと、
前記電流の値を行選択のデューティサイクルを１／ｎで駆動する場合の電流値の１／ｋにするステップと
を有することを特徴とするマトリックス装置の駆動方法。
【請求項２０】
前記マトリックス装置は、クロス点灯方式によって駆動されることを特徴とする請求項１７〜１９のいずれか１項に記載のマトリックス装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はマトリックス装置およびその駆動方法に関し、特にＬＥＤマトリックス回路等に適用され、高効率かつ低消費電力のマトリックス装置およびその駆動方法に関する。
【背景技術】
【０００２】
従来例に係るマトリックス装置の模式的ブロック構成は、図１７（ａ）に示すように、例えば、１２×４８ドットのＬＥＤアレイ１００と、ＬＥＤアレイ１００に隣接して配置され、行方向に配列されたＬＥＤ行を選択するデコーダＩＣ１２０と、ＬＥＤアレイ１００に隣接して配置され、列方向に配列されたＬＥＤ列を選択する定電流ＩＣ１４０とを備える。デコーダＩＣ１２０には、アドレスＡ０〜Ａ４が入力され、２5＝３２行まで選択可能である。従来例に係るマトリックス装置の駆動方法は、例えば、図１７（ｂ）の説明図に示すように、ＬＥＤアレイ１００の行方向の共通接続線ＣＯＭｉ（ｉ＝０〜２３）に接続されるＬＥＤ行を１行ずつ点灯する駆動方法を用いている。
【０００３】
従来例に係るマトリックス装置のＬＥＤアレイ１００の模式的な平面構成は、図１８（ａ）に示すように表され、ＬＥＤ２００のドットが各共通接続線ＣＯＭ０，ＣＯＭ１，ＣＯＭ２，…，ＣＯＭ２３に接続されている。図１８（ａ）に示されるＬＥＤアレイ１００の動作は、図１８（ｂ）に示すように、時刻ｔ０〜時刻ｔ２４の１周期Ｔを１／２４のデューティサイクルに区分し、ＬＥＤアレイ１００の行方向の共通接続線ＣＯＭ０〜ＣＯＭ２３に接続されるＬＥＤ行を１行ずつ点灯する駆動方法を用いている。ＬＥＤ２００には、期間Ｔ／２４の間だけ電流Ｉを順方向に導通させることで、点灯させている。
【０００４】
同様に、ＬＥＤアレイ１００が図１７（ａ）に示すように、１２行で構成される場合には、１／１２のデューティサイクルでＬＥＤアレイ１００の行方向の共通接続線ＣＯＭ０〜ＣＯＭ１１に接続されるＬＥＤ行を１行ずつ点灯する駆動方法を用いている。同様に、ＬＥＤアレイ１００が１６行で構成される場合には、１／１６のデューティサイクルでＬＥＤアレイ１００の行方向の共通接続線ＣＯＭ０〜ＣＯＭ１５に接続されるＬＥＤ行を１行ずつ点灯する駆動方法を用いている。
【０００５】
このような点灯方式を採用するのは、ＬＥＤマトリクスの低消費電力化を図るためである。例えば、定格電流値の２〜３倍の電流を導通させて、一行同時点灯によるダイナミック点灯方式を採用している。しかしながら、これまで、ＬＥＤアレイ１００において目標の輝度を得ようとする場合、ＬＥＤ２００に導通する順方向電流ＩFを増加させることで、輝度を上げていた。
【０００６】
順方向電流ＩFを増加させると、図１８（ｃ）に示すように、光強度Ｐと順方向電流ＩFとの関係を示すＬＥＤ２００の順方向特性において、飽和特性を示す範囲に動作点を設定することになる。すなわち、発光効率の悪い動作点でＬＥＤ２００を使用していた。このため、消費電力が大きく発熱も大きかった。特に、緑色ＬＥＤの場合に、顕著に発光効率が悪いという問題点があった。
【０００７】
表示画面にはエレメント中にＬＥＤランプのＲＧＢの各１個を有し、制御回路はデューティ比が異なる複数の点灯制御信号を並列に出力可能なものとし、点灯回路には表示に要求されるＲＧＢの光量比と、ＬＥＤランプの発光色による発光効率とに応じたデューティ比の点灯制御信号が選択されて接続されるフルカラーＬＥＤドットマトリクス表示装置については、すでに開示されている（例えば、特許文献１参照。）。特許文献１に係るフルカラーＬＥＤドットマトリクス表示装置においては、１つのエレメントに各１個ずつのＲＧＢのＬＥＤランプを配置した状態で、各色で異なる発光効率のＬＥＤランプであっても、表示に最適な各色の混合比を実現している。
【特許文献１】特開平９−２５８６９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、発光効率が高くかつ低消費電力のマトリックス装置およびその駆動方法を提供することにある。
【課題を解決するための手段】
【０００９】
上記目的を達成するための本発明の一態様によれば、ｎ行、ｍ列からなるｎ×ｍマトリックス回路（ここで、ｎ、ｍは２以上の整数）と、前記ｎ×ｍマトリックス回路に隣接して配置され、前記ｎ×ｍマトリックス回路の行を選択する行デコーダと、前記ｎ×ｍマトリックス回路に隣接して配置され、前記ｎ×ｍマトリックス回路の列を選択し、選択された前記列に電流を供給する定電流回路とを備え、前記行デコーダにおいて、行選択のデューティサイクルを１／（ｎ／ｋ）（ここで、ｎ／ｋは２以上の整数）で駆動すると共に、前記電流の値を行選択のデューティサイクルを１／ｎで駆動する場合の電流値の１／ｋにするマトリックス装置が提供される。
【００１０】
本発明の他の態様によれば、ｎ行、ｍ列からなるマトリックスに配列したｎ×ｍマトリックス回路（ここで、ｎは偶数、ｍは２以上の整数）を２つに分割し、それぞれ（ｎ／２）×ｍマトリックス回路からなる第１アレイおよび第２アレイと、前記第１アレイおよび第２アレイに隣接して配置され、前記第１アレイおよび第２アレイの行を選択する行デコーダと、前記第１アレイに隣接して配置され、前記第１アレイの列を選択し、前記選択された列に電流を供給する第１の定電流回路と、前記第２アレイに隣接して配置され、前記第２の列を選択し、前記選択された列に電流を供給する第２の定電流回路とを備え、前記行デコーダにおいて、行選択のデューティサイクルを１／（ｎ／ｋ）（ここで、ｎ／ｋは２以上の整数）で駆動すると共に、前記電流の値を行選択のデューティサイクルを１／ｎで駆動する場合の電流値の１／ｋにするマトリックス装置が提供される。
【００１１】
本発明の他の態様によれば、ｎ行、ｍ列からなるマトリックスに配列したｎ×ｍマトリックス回路（ここで、ｎは偶数、ｍは２以上の整数）を２つに分割し、それぞれ（ｎ／２）×ｍマトリックス回路からなる第１アレイおよび第２アレイと、前記第１アレイに隣接して配置され、前記第１アレイの行を選択する第１行デコーダＩＣと、前記第２アレイに隣接して配置され、前記第２アレイの行を選択する第２行デコーダＩＣと、前記第１アレイに隣接して配置され、前記第１アレイの列を選択し、前記列方向に配置される列に電流を供給する第１シフトレジスタと、前記第２アレイに隣接して配置され、前記第２アレイの列を選択し、前記列方向に配置される列に電流を供給する第２シフトレジスタと、前記第１シフトレジスタおよび前記第２シフトレジスタには、共通のデータ入力を供給すると共に、ラッチ入力を切り替えて前記第１シフトレジスタおよび前記第２シフトレジスタのいずれかを選択するラッチ信号切替回路とを備え、前記第１行デコーダＩＣおよび前記第２行デコーダＩＣにおいて、行選択のデューティサイクルを１／（ｎ／ｋ）（ここで、ｎ／ｋは２以上の整数）で駆動すると共に、前記電流の値を行選択のデューティサイクルを１／ｎで駆動する場合の電流値の１／ｋにするマトリックス装置が提供される。
【００１２】
本発明の他の態様によれば、ｎ行、ｍ列からなるｎ×ｍマトリックス回路（ここで、ｎは偶数、ｍは２以上の整数）と、前記ｎ×ｍマトリックス回路に隣接して配置され、前記ｎ×ｍマトリックス回路の行を選択する行デコーダと、前記ｎ×ｍマトリックス回路に隣接して配置され、前記ｎ×ｍマトリックス回路の列を選択し、選択された前記列に電流を供給する定電流回路とを備えるマトリックス装置の駆動方法であって、前記行デコーダにおいて、行選択のデューティサイクルを１／（ｎ／ｋ）（ここで、ｎ／ｋは２以上の整数）で駆動するステップと、前記電流の値を行選択のデューティサイクルを１／ｎで駆動する場合の電流値の１／ｋにするステップとを有するマトリックス装置の駆動方法が提供される。
【００１３】
本発明の他の態様によれば、ｎ行、ｍ列からなるマトリックスに配列したｎ×ｍマトリックス回路（ここで、ｎは偶数、ｍは２以上の整数）を２つに分割し、それぞれ（ｎ／２）×ｍマトリックス回路からなる第１アレイおよび第２アレイと、前記第１アレイおよび第２アレイに隣接して配置され、前記第１アレイおよび第２アレイの行を選択する行デコーダと、前記第１アレイに隣接して配置され、前記第１アレイの列を選択し、前記選択された列に電流を供給する第１の定電流回路と、前記第２アレイに隣接して配置され、前記第２の列を選択し、前記選択された列に電流を供給する第２の定電流回路とを備えるマトリックス装置の駆動方法であって、前記行デコーダにおいて、行選択のデューティサイクルを１／（ｎ／ｋ）（ここで、ｎ／ｋは２以上の整数）で駆動するステップと、前記電流の値を行選択のデューティサイクルを１／ｎで駆動する場合の電流値の１／ｋにするステップとを有するマトリックス装置の駆動方法が提供される。
【００１４】
本発明の他の態様によれば、ｎ行、ｍ列からなるマトリックスに配列したｎ×ｍマトリックス回路（ここで、ｎは偶数、ｍは２以上の整数）を２つに分割し、それぞれ（ｎ／２）×ｍマトリックス回路からなる第１アレイおよび第２アレイと、前記第１アレイに隣接して配置され、前記第１アレイの行を選択する第１行デコーダＩＣと、前記第２アレイに隣接して配置され、前記第２アレイの行を選択する第２行デコーダＩＣと、前記第１アレイに隣接して配置され、前記第１アレイの列を選択し、前記列方向に配置される列に電流を供給する第１シフトレジスタと、前記第２アレイに隣接して配置され、前記第２アレイの列を選択し、前記列方向に配置される列に電流を供給する第２シフトレジスタと、前記第１シフトレジスタおよび前記第２シフトレジスタには、共通のデータ入力を供給すると共に、ラッチ入力を切り替えて前記第１シフトレジスタおよび前記第２シフトレジスタのいずれかを選択するラッチ信号切替回路とを備えるマトリックス装置の駆動方法であって、前記第１行デコーダＩＣおよび前記第２行デコーダＩＣにおいて、行選択のデューティサイクルを１／（ｎ／ｋ）（ここで、ｎ／ｋは２以上の整数）で駆動するステップと、前記電流の値を行選択のデューティサイクルを１／ｎで駆動する場合の電流値の１／ｋにするステップとを有するマトリックス装置の駆動方法が提供される。
【発明の効果】
【００１５】
本発明によれば、発光効率が高くかつ低消費電力のマトリックス装置およびその駆動方法を提供することができる。
【発明を実施するための最良の形態】
【００１６】
次に、図面を参照して、本発明の実施の形態を説明する。以下において、同じブロックまたは要素には同じ符号を付して説明の重複を避け、説明を簡略にする。図面は模式的なものであり、現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００１７】
以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、各構成部品の配置などを下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
【００１８】
[第１の実施の形態]
（ブロック構成）
本発明の第１の実施の形態に係るマトリックス装置の模式的ブロック構成は、図１（ａ）に示すように、ｎ行、ｍ列からなるｎ×ｍマトリックス回路１と、ｎ×ｍマトリックス回路１に隣接して配置され、ｎ×ｍマトリックス回路の行を選択する行デコーダ２と、ｎ×ｍマトリックス回路１に隣接して配置され、ｎ×ｍマトリックス回路１の列を選択し、選択された列に電流を供給する定電流回路４とを備える。
【００１９】
行デコーダ２において、行選択のデューティサイクルを１／（ｎ／ｋ）（ここで、ｋは２以上ｎ以下の整数）で駆動する。同時に、電流の値を行選択のデューティサイクルを１／ｎで駆動する場合の電流値の１／ｋにすることを特徴とする。
【００２０】
行デコーダ２には、アドレスＡ０〜Ａｉ−１が入力され、２i≧ｎ行まで選択可能である。
【００２１】
（駆動方法）
第１の実施の形態に係るマトリックス装置の駆動方法は、行デコーダ２において、行選択のデューティサイクルを１／（ｎ／ｋ）（ここで、ｋは２以上ｎ以下の整数）で駆動するステップと、電流の値を行選択のデューティサイクルを１／ｎで駆動する場合の電流値の１／ｋにするステップとを有する。
【００２２】
第１の実施の形態に係るマトリックス装置の駆動方法は、例えば、図１（ｂ）の説明図に示すように、ｎ×ｍマトリックス回路１の行方向の共通接続線ＣＯＭｉ（ｉ＝０〜ｎー１）に接続される行を１行ずつ駆動する駆動方法を用いている。
【００２３】
（ＬＥＤアレイ）
第１の実施の形態に係るマトリックス装置をＬＥＤアレイに適用した場合には、ｎ×ｍマトリックス回路１の部分は、平面的には、図２（ａ）に示すように、ｎ×ｍドットＬＥＤアレイ１０で示される。
【００２４】
すなわち、第１の実施の形態に係るマトリックス装置は、複数のＬＥＤをｎ行、ｍ列からなるマトリックスに配列したｎ×ｍマトリックス回路１と、ｎ×ｍマトリックス回路１に隣接して配置され、ｎ×ｍマトリックス回路１の行を選択する行デコーダ２と、ｎ×ｍマトリックス回路１に隣接して配置され、ｎ×ｍマトリックス回路１の列を選択し、列方向に配置されるＬＥＤ列に順方向電流ＩFを供給する定電流回路４とを備える。
【００２５】
行デコーダ２において、行選択のデューティサイクルを１／（ｎ／ｋ）（ここで、ｋは２以上ｎ以下の整数）で駆動する。同時に、ＬＥＤ２０の順方向電流ＩFの値を行選択のデューティサイクルを１／ｎで駆動する場合の電流値Ｉ0の１／ｋにすることを特徴とする。
【００２６】
行デコーダ２は、ｎ×ｍマトリックス回路１を１列ごとに選択することを特徴とする。
【００２７】
第１の実施の形態に係るマトリックス装置のｎ×ｍドットＬＥＤアレイ１０の模式的な平面構成は、図２（ａ）に示すように表され、ＬＥＤ２０のドットが各共通接続線ＣＯＭ０，ＣＯＭ１，ＣＯＭ２，…，ＣＯＭｎ−１に接続されている。
【００２８】
図２（ａ）に示されるｎ×ｍドットＬＥＤアレイ１０の動作は、図２（ｂ）に示すように、時刻ｔ０〜時刻ｔｎの間の１周期Ｔを１／（ｎ／ｋ）のデューティサイクルに区分し、ｎ×ｍドットＬＥＤアレイ１０の行方向の共通接続線ＣＯＭ０〜ＣＯＭｎ−１に接続されるＬＥＤ行を１行ずつ点灯する駆動方法を用いている。ＬＥＤ２０には、期間Ｔ／（ｎ／ｋ）の間だけ電流Ｉを順方向に導通させることで、点灯させている。
【００２９】
例えば、ｎ×ｍドットＬＥＤアレイ１０がｎ＝２４行で構成される場合に、ｋ＝２とすれば、１／１２のデューティサイクルでｎ×ｍドットＬＥＤアレイ１０の行方向の共通接続線ＣＯＭ０〜ＣＯＭ２３に接続されるＬＥＤの行を１行ずつ点灯する駆動方法を用いている。同様に、ｎ×ｍドットＬＥＤアレイ１０がｎ＝１６行で構成される場合に、ｋ＝２とすれば、１／８のデューティサイクルでｎ×ｍドットＬＥＤアレイ１０の行方向の共通接続線ＣＯＭ０〜ＣＯＭ１５に接続されるＬＥＤの行を１行ずつ点灯する駆動方法を用いている。
【００３０】
順方向電流ＩFを１／ｋにすることによって、図２（ｃ）に示すように、光強度Ｐと順方向電流ＩFとの関係を示すＬＥＤ２０の順方向特性において、飽和特性を示す以前に動作点を設定することができる。すなわち、発光効率の良好な動作点でＬＥＤ２０を使用している。このような点灯方式を採用することによって、ＬＥＤマトリクスの低消費電力化・高効率化を図ることができる。
【００３１】
特に、緑色ＬＥＤの場合に、顕著に発光効率を改善することができる。
【００３２】
さらに詳細には、第１の実施の形態に係るマトリックス装置において、ＬＥＤの順方向特性と動作点の関係は、図３（ａ）に示すように、動作点Ａでは、順方向電流Ｉ0において、光強度はＰAであり、本来の出力されるべき光強度Ｐ0に比べて、ＰA＜Ｐ0の関係にある。これに対して、動作点Ｂでは、順方向電流Ｉ0／ｋにおいて、光強度はＰ0／ｋであり、光の発光効率が良好な領域で動作させることができる。光強度の低減分１／ｋは、ＬＥＤに順方向電流Ｉ0／ｋを導通させるパルス幅をｋ倍にしてデューティを増加させることで、ＬＥＤマトリクスの低消費電力化・高効率化を図ることができる。
【００３３】
第１の実施の形態に係るマトリックス装置において、順方向動作状態におけるＬＥＤの等価回路は、図３（ｂ）に示すように、順方向電流ＩFを導通する定電流源を用いて表すことができる。順方向電流ＩFは、図１（ａ）において示された定電流回路４から供給される。
【００３４】
ＬＥＤの順方向特性において、高効率化を図るための具体例を図４に示す。図４には、縦軸を輝度（ｍｃｄ）、横軸を順方向電流ＩF(ｍＡ)として、緑色ＬＥＤ（Ｇ）と青色ＬＥＤ（Ｂ）を比較して示している。順方向電流ＩF(ｍＡ)を３０ｍＡと１５ｍＡで比較すると、３０ｍＡにおいては、緑色ＬＥＤ（Ｇ）と青色ＬＥＤ（Ｂ）の輝度（ｍｃｄ）は等しいのに対して、１５ｍＡにおいては、緑色ＬＥＤ（Ｇ）と青色ＬＥＤ（Ｂ）の輝度（ｍｃｄ）は、それぞれ８０ｍｃｄ、６７ｍｃｄである。すなわち、青色ＬＥＤ（Ｂ）に比べて、緑色ＬＥＤ（Ｇ）では、８０／６７≒１．２倍の輝度が得られている。また、同じ輝度６７ｍｃｄで比較すれば、緑色ＬＥＤ（Ｇ）と青色ＬＥＤ（Ｂ）の順方向電流ＩF(ｍＡ)はそれぞれ１２ｍＡ、１５ｍＡであり、緑色ＬＥＤ（Ｇ）では、青色ＬＥＤ（Ｂ）に比較して２０％程度の電流削減が可能である。一方、赤色ＬＥＤ（Ｒ）については、相対的に発光効率の良好な領域で使用している。
【００３５】
ここで、赤色ＬＥＤ（Ｒ）としては、例えば、ＧａＡｌＩｎＰ系ＬＥＤ若しくはＧａＡｓ系ＬＥＤを適用することができる。緑色ＬＥＤ（Ｇ）としては、例えば、ＩｎＧａＮ系ＬＥＤ若しくはＧａＮ系ＬＥＤを適用することができる。青色ＬＥＤ（Ｂ）としては、例えば、ＧａＮ系ＬＥＤを適用することができる。
【００３６】
第１の実施の形態によれば、発光効率が高くかつ低消費電力のマトリックス装置および駆動方法を提供することができる。
【００３７】
[第２の実施の形態]
（ブロック構成）
第２の実施の形態に係るマトリックス装置の模式的ブロック構成は、図５に示すように、複数のＬＥＤをｎ行、ｍ列からなるマトリックスに配列したｎ×ｍマトリックス回路（ここで、ｎは偶数、ｍは２以上の整数）１を２つに分割し、それぞれ（ｎ／２）×ｍマトリックス回路からなる第１ＬＥＤアレイ１０ａおよび第２ＬＥＤアレイ１０ｂと、第１ＬＥＤアレイ１０ａおよび第２ＬＥＤアレイ１０ｂに隣接して配置され、第１ＬＥＤアレイ１０ａおよび第２ＬＥＤアレイ１０ｂの行を選択する行デコーダＩＣ１２と、第１ＬＥＤアレイ１０ａに隣接して配置され、第１ＬＥＤアレイ１０ａの列を選択し、列方向に配置されるＬＥＤ列に順方向電流を供給する第１の定電流回路１４ａと、第２ＬＥＤアレイ１０ｂに隣接して配置され、第２ＬＥＤアレイ１０ｂの列を選択し、列方向に配置されるＬＥＤ列に順方向電流を供給する第２の定電流回路１４ｂとを備える。
【００３８】
行デコーダＩＣ１２には、アドレスＡ０〜Ａｉ−１が入力され、２i≧ｎ行まで選択可能である。
【００３９】
行デコーダＩＣ１２において、行選択のデューティサイクルを１／（ｎ／ｋ）（ここで、ｎ／ｋは２以上の整数）で駆動すると共に、ＬＥＤの順方向電流値を行選択のデューティサイクルを１／ｎで駆動する場合の電流値の１／ｋにすることを特徴とする。
【００４０】
（駆動方法）
第２の実施の形態に係るマトリックス装置の駆動方法は、行デコーダＩＣ１２において、行選択のデューティサイクルを１／（ｎ／ｋ）（ここで、ｎ／ｋは２以上の整数）で駆動するステップと、電流の値を行選択のデューティサイクルを１／ｎで駆動する場合の電流値の１／ｋにするステップとを有する。
【００４１】
第２の実施の形態に係るマトリックス装置の駆動方法において、図６（ａ）は、互いに離隔した共通接続線ＣＯＭａおよびＣＯＭｂを２行同時に点灯する駆動方法を示す。ここで、共通接続線ＣＯＭａは、第１ＬＥＤアレイ１０ａ内の行に対応し、共通接続線ＣＯＭｂは、第２ＬＥＤアレイ１０ｂ内の行に対応している。
【００４２】
したがって、第２の実施の形態に係るマトリックス装置において、図６（ａ）に示すように、行デコーダＩＣ１２は、第１ＬＥＤアレイ１０ａおよび第２ＬＥＤアレイ１０ｂ内にそれぞれ１行ずつ離隔する２行同時に選択する動作を行ってもよい。
【００４３】
第２の実施の形態に係るマトリックス装置の駆動方法において、図６（ｂ）は、隣接する共通接続線ＣＯＭｉおよびＣＯＭｉ＋１を２行同時に点灯する駆動方法を示す。ここで、共通接続線ＣＯＭｉおよびＣＯＭｉ＋１は、第１ＬＥＤアレイ１０ａ若しくは第２ＬＥＤアレイ１０ｂ内の連続した隣接する２行に対応している。
【００４４】
したがって、第２の実施の形態に係るマトリックス装置において、図６（ｂ）に示すように、行デコーダＩＣ１２は、第１ＬＥＤアレイ１０ａおよび第２ＬＥＤアレイ１０ｂ内において、連続した隣接する２行同時に選択する動作を行ってもよい。
【００４５】
第２の実施の形態に係るマトリックス装置の駆動方法において、互いに離隔した共通接続線ＣＯＭａおよびＣＯＭｂを２行同時に点灯する駆動方法を採用することによって、
輝度のムラやチラツキを補完することができる。
【００４６】
また、第２の実施の形態に係るマトリックス装置の駆動方法において、隣接する共通接続線ＣＯＭｉおよびＣＯＭｉ＋１を２行同時に点灯する駆動方法を採用することによって、順方向電流値を低減化した結果による輝度の低下を補完することができる。
【００４７】
第２の実施の形態によれば、輝度のムラやチラツキを補完し、順方向電流値の低減化による輝度の低下を補完することができ、発光効率が高くかつ低消費電力のマトリックス装置および駆動方法を提供することができる。
【００４８】
[第３の実施の形態]
（ブロック構成）
第３の実施の形態に係るマトリックス装置の模式的ブロック構成は、図７に示すように表される。第３の実施の形態に係るマトリックス装置は、定電流ＩＣ周辺を変更することにより、これまでの入力信号を変えることなく、動作させることができるマトリックス装置を提供できるという利点がある。
【００４９】
第３の実施の形態に係るマトリックス装置は、図７に示すように、複数のＬＥＤを２４行、４８列からなるマトリックスに配列した２４×４８マトリックス回路を２つに分割し、それぞれ１２×４８ドットからなる第１ＬＥＤアレイ１０ａおよび第２ＬＥＤアレイ１０ｂと、第１ＬＥＤアレイ１０ａに隣接して配置され、第１ＬＥＤアレイ１０ａの行を選択する第１デコーダＩＣ１２ａと、第２ＬＥＤアレイ１０ｂに隣接して配置され、第２ＬＥＤアレイ１０ｂの行を選択する第２デコーダＩＣ１２ｂと、第１ＬＥＤアレイ１０ａに隣接して配置され、第１ＬＥＤアレイ１０ａの列を選択し、列方向に配置されるＬＥＤ列に順方向電流を供給する第１シフトレジスタ１５ａと、第２ＬＥＤアレイ１０ｂに隣接して配置され、第２ＬＥＤアレイ１０ｂの列を選択し、列方向に配置されるＬＥＤ列に順方向電流を供給する第２シフトレジスタ１５ｂと、第１シフトレジスタ１５ａおよび第２シフトレジスタ１５ｂには、共通のデータ入力を供給すると共に、ラッチ入力を切り替えて第１シフトレジスタ１５ａおよび第２シフトレジスタ１５ｂのいずれかを選択するラッチ信号切替スイッチＳとを備える。
【００５０】
第１デコーダＩＣ１２ａおよび第２デコーダＩＣ１２ｂにおいて、行選択のデューティサイクルを１／１２で駆動すると共に、ＬＥＤの順方向電流値を行選択のデューティサイクルを１／２４で駆動する場合の電流値の１／２にすることを特徴とする。
【００５１】
（駆動方法）
第３の実施の形態に係るマトリックス装置の駆動方法は、第１デコーダＩＣ１２ａおよび第２デコーダＩＣ１２ｂにおいて、行選択のデューティサイクルを１／（ｎ／ｋ）（ここで、ｎ／ｋは２以上の整数）で駆動するステップと、ＬＥＤの順方向電流値を行選択のデューティサイクルを１／ｎで駆動する場合の電流値の１／ｋにするステップとを有する。上記の例では、第１デコーダＩＣ１２ａおよび第２デコーダＩＣ１２ｂにおいて、行選択のデューティサイクルを１／１２で駆動するステップと、ＬＥＤの順方向電流値を行選択のデューティサイクルを１／２４で駆動する場合の電流値の１／２にするステップとを有する。
【００５２】
第３の実施の形態に係るマトリックス装置において、例えば、第１デコーダＩＣ１２ａは偶数行を選択し、第２デコーダ１２ｂは奇数行を選択するように構成されている。
【００５３】
また、第１シフトレジスタ１５ａおよび第２シフトレジスタ１５ｂは、図７に示すように、それぞれ複数段の定電流ＩＣ１６ａおよび１６ｂによって構成されていてもよい。
【００５４】
ラッチ信号切替スイッチＳの具体例は、図８に示すように、入力データＡ０を受信するフリップ・フロップ回路１８と、フリップ・フロップ回路１８の出力Ｑの出力信号を一方の入力端子に入力し、他方の入力端子にラッチ信号ＬＡＴＣＨを入力する第１オアゲート２０ａと、フリップ・フロップ回路１８の反転出力／Ｑの出力信号を一方の入力端子に入力し、他方の入力端子にラッチ信号ＬＡＴＣＨを入力する第２オアゲート２０ｂとを備えるラッチ信号切替回路によって構成することができる。
【００５５】
フリップ・フロップ回路１８は、例えば、Ｄタイプフリップフロップで構成される。第１オアゲート２０ａの出力Ａは第１シフトレジスタ１５ａに入力され、第２オアゲート２０ｂの出力Ｂは第２シフトレジスタ１５ｂに入力される。
【００５６】
第３の実施の形態に係るマトリックス装置のラッチ信号切替回路の動作波形は、例えば、図９に示すように表される。
【００５７】
図９において、ＬＡＴＣＨは、ラッチ信号波形を表す。ＢＬＡＮＫは、フリップ・フロップ回路１８のＣＫ入力端子に入力される信号波形を表す。ＤＡＴＡはデータ信号波形、アドレスはアドレス信号波形を表す。アドレス信号Ａ０は、フリップ・フロップ回路１８のＤ入力端子に入力される信号切替波形として機能する。その他のアドレス信号Ａ１〜Ａ１１（図示省略）等は、所望のプログラムによって、ＤＡＴＡで表されるデータ信号波形を供給する機能を有する。Ｑおよび／Ｑは、それぞれフリップ・フロップ回路１８の出力信号波形および反転出力信号波形を表す。
【００５８】
第３の実施の形態に係るマトリックス装置の機能ブロック構成は、図１０に示すように、複数のＬＥＤを２４行、４８列からなるマトリックスに配列した２４×４８マトリックス回路を２つに分割し、それぞれ１２×４８ドットからなる第１ＬＥＤアレイ１０ａおよび第２ＬＥＤアレイ１０ｂと、第１ＬＥＤアレイ１０ａに隣接して配置され、第１ＬＥＤアレイ１０ａの列を選択し、列方向に配置されるＬＥＤ列に順方向電流を供給する第１シフトレジスタ１５ａと、第２ＬＥＤアレイ１０ｂに隣接して配置され、第２ＬＥＤアレイ１０ｂの列を選択し、列方向に配置されるＬＥＤ列に順方向電流を供給する第２シフトレジスタ１５ｂとを備える。
【００５９】
第１ＬＥＤアレイ１０ａは、偶数行のＬＥＤアレイに対応し、第２ＬＥＤアレイ１０ｂは、奇数行のＬＥＤアレイに対応している。
【００６０】
図１０に対応するマトリックス装置の駆動方法を説明する動作波形は、図１１に示すように、１／１２のデュ−ティ波形を供給することが可能となる。
【００６１】
図９においては、信号切替波形Ａ０によって、ラッチ信号ＬＡＴＣＨを切り替えて、第１オアゲート２０ａの出力Ａおよび第２オアゲート２０ｂの出力Ｂの各波形を出力しており、これによって、１／１２のデュ−ティの信号出力波形を、それぞれ図１０に示すように、第１シフトレジスタ１５ａおよび第２シフトレジスタ１５ｂにそれぞれ供給することができる。すなわち、アドレス信号Ａ０を使用し、ラッチ信号ＬＡＴＣＨを第１オアゲート２０ａの出力Ａおよび第２オアゲート２０ｂの出力Ｂに振り分け、交互にデータを入れかえることにより、これまでの入力信号を変えることなく、図１１に示すように、各共通接続線ＣＯＭ０〜ＣＯＭ２３に供給される信号波形として、１／１２のデュ−ティ波形を供給することができる。
【００６２】
第３の実施の形態によれば、ラッチ信号切替回路によって、これまでの入力信号を変えることなく、動作可能でかつ発光効率が高くかつ低消費電力のマトリックス装置を提供できる。
【００６３】
[第４の実施の形態]
（コモンクロス点灯方式）
第４の実施の形態に係るマトリックス装置の駆動方法を説明する動作波形は、図１２に示すように、コモンクロス点灯方式に対応している。共通接続線ＣＯＭ０〜ＣＯＭ１１に供給される信号波形として、デューティ１／１２を維持しつつ、隣接する各波形は、パルス幅の１／２をオーバーラップさせている。同様に、共通接続線ＣＯＭ１２〜ＣＯＭ２３に供給される信号波形として、デューティ１／１２を維持しつつ、隣接する各波形は、パルス幅の１／２をオーバーラップさせている。このようなコモンクロス点灯方式を採用することによって、各行に接続されたＬＥＤの変動に基づくばらつきを抑制し、滑らかな点灯方式を実現することができる。
【００６４】
第４の実施の形態に係るマトリックス装置において、このようなコモンクロス点灯方式を実現するために、行デコーダＩＣ１２近傍の回路形式に様々な工夫を実施している。以下の比較例に対して、構成例１〜３を説明する。
【００６５】
―比較例―
第４の実施の形態に係るマトリックス装置の駆動方法を実現するための駆動回路の比較例は、例えば、図１３に示すように、デコーダＩＣ１２の出力０〜２３にそれぞれ抵抗Ｒ１を介して接続されたｐチャンネルＭＯＳトランジスタＱ０〜Ｑ２３と、ｐチャンネルＭＯＳトランジスタＱ０〜Ｑ２３のゲート・ドレイン間にそれぞれ接続された抵抗Ｒ２と、ｐチャンネルＭＯＳトランジスタＱ０〜Ｑ２３のドレインに供給される電源電圧ＶDとを備える。ｐチャンネルＭＯＳトランジスタＱ０〜Ｑ２３のソースから、例えば、図１１に示すように、共通接続線ＣＯＭ０〜ＣＯＭ２３に供給される信号波形が得られる。
【００６６】
―構成例１―
第４の実施の形態に係るマトリックス装置の駆動方法を実現するための駆動回路の構成例１は、例えば、図１４に示すように、デコーダＩＣ１２の出力０〜２３にそれぞれダイオードＤ１と抵抗Ｒ３を介して接続されたｐチャンネルＭＯＳトランジスタＱ０〜Ｑ２３と、ｐチャンネルＭＯＳトランジスタＱ０〜Ｑ２３のゲート・ドレイン間にそれぞれ接続された抵抗Ｒ４と、ｐチャンネルＭＯＳトランジスタＱ０〜Ｑ２３のドレインに供給される電源電圧ＶDとを備える。さらに、コモンクロス信号を出力するために、デコーダＩＣ１２の出力１〜２３には、図１４に示すように、ダイオードＤ２が接続されている。デコーダＩＣ１２の出力２３に接続されたダイオードＤ１のアノードにおいて得られるアドレス信号Ａは、デコーダＩＣ１２の出力０に接続されたダイオードＤ０のアノードにフィードバックされている。結果として、ｐチャンネルＭＯＳトランジスタＱ０〜Ｑ２３のソースから、図１２に示すように、共通接続線ＣＯＭ０〜ＣＯＭ２３に供給される信号波形が得られる。共通接続線ＣＯＭ０〜ＣＯＭ１１に供給される信号波形および共通接続線ＣＯＭ１２〜ＣＯＭ２３に供給される信号波形において、デューティ１／１２を維持しつつ、隣接する各波形は、パルス幅の１／２をオーバーラップさせたコモンクロス信号波形が得られる。
【００６７】
―構成例２―
第４の実施の形態に係るマトリックス装置の駆動方法を実現するための駆動回路の構成例２は、例えば、図１５に示すように、デコーダＩＣ１２の出力０〜２３にそれぞれオアゲート２２を介して接続されたｐチャンネルＭＯＳトランジスタＱＡと、ｐチャンネルＭＯＳトランジスタＱＡのドレインに供給される電源電圧ＶDとを備える。ｐチャンネルＭＯＳトランジスタＱＡのソースから、図１２に示すように、共通接続線ＣＯＭ０〜ＣＯＭ２３に供給される信号波形が得られる。オアゲート２２の一方の入力端子はデコーダＩＣ１２の出力０〜２３にそれぞれ接続され、オアゲート２２の他方の入力端子はデコーダＩＣ１２の出力１〜０にそれぞれ接続されている。結果として、ｐチャンネルＭＯＳトランジスタＱＡのソースから、図１２に示すように、共通接続線ＣＯＭ０〜ＣＯＭ２３に供給されるコモンクロス信号波形が得られる。
【００６８】
―構成例３―
第４の実施の形態に係るマトリックス装置の駆動方法を実現するための駆動回路の構成例４は、例えば、図１６に示すように、図１５のオアゲート２２の代わりに、ｐチャンネルＭＯＳトランジスタＱＢを接続して、同様の機能を実現することができる。すなわち、デコーダＩＣ１２の出力０〜２３にそれぞれ接続されたｐチャンネルＭＯＳトランジスタＱＡと、デコーダＩＣ１２の出力１〜０にそれぞれ接続され、ｐチャンネルＭＯＳトランジスタＱＡとソース共通のｐチャンネルＭＯＳトランジスタＱＢと、ｐチャンネルＭＯＳトランジスタＱＡおよびＱＢのドレインに供給される電源電圧ＶDとを備える。ｐチャンネルＭＯＳトランジスタＱＡおよびＱＢのソースから、図１２に示すように、共通接続線ＣＯＭ０〜ＣＯＭ２３に供給されるコモンクロス信号波形が得られる。
【００６９】
本発明の第４の実施の形態によれば、コモンクロス点灯方式を採用することによって、ＬＥＤ点灯時の隣接する各行の変動によるチラツキを抑制することができ、滑らかな点灯方式を実現すると共に、発光効率が高くかつ低消費電力のマトリックス装置を提供することができる。
【００７０】
[その他の実施の形態]
上記のように、本発明は第１〜第４の実施の形態によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
【００７１】
このように、本発明はここでは記載していない様々な実施の形態などを含む。
【産業上の利用可能性】
【００７２】
本発明のマトリックス装置は、文字、図形などを目的とする表示を行うＬＥＤドットマトリックス表示装置、フルカラーＬＥＤドットマトリックス表示装置などの他、照明、携帯電話、道路交通表示、移動体など幅広い分野において適用可能である。
【図面の簡単な説明】
【００７３】
【図１】（ａ）本発明の第１の実施の形態に係るマトリックス装置の模式的ブロック構成図、（ｂ）本発明の第１の実施の形態に係るマトリックス装置の駆動方法の説明図であって、共通接続線ＣＯＭｉ（ｉ＝０〜ｎー１）に接続される行を１行ずつ駆動する駆動方法例。
【図２】本発明の第１の実施の形態に係るマトリックス装置およびその駆動方法の説明図であって、（ａ）ｎ×ｍドットＬＥＤアレイの平面的な模式図、（ｂ）マトリックス装置の動作波形図、（ｃ）ＬＥＤの順方向特性と動作点の説明図。
【図３】本発明の第１の実施の形態に係るマトリックス装置およびその駆動方法の動作原理の説明図であって、（ａ）ＬＥＤの順方向特性と動作点の説明の詳細図、（ｂ）ＬＥＤ回路の等価回路図。
【図４】ＬＥＤの順方向特性において、高効率化を図るための動作点の説明図。
【図５】本発明の第２の実施の形態に係るマトリックス装置の模式的ブロック構成図。
【図６】本発明の第２の実施の形態に係るマトリックス装置の駆動方法の説明図であって、（ａ）離れている共通接続線ＣＯＭａおよびＣＯＭｂを２行同時に点灯する駆動方法例、（ｂ）隣接する共通接続線ＣＯＭｉおよびＣＯＭｉ＋１を２行同時に点灯する駆動方法例。
【図７】本発明の第３の実施の形態に係るマトリックス装置の模式的ブロック構成図。
【図８】本発明の第３の実施の形態に係るマトリックス装置のラッチ信号切替回路の模式的ブロック構成図。
【図９】本発明の第３の実施の形態に係るマトリックス装置のラッチ信号切替回路の動作波形図。
【図１０】本発明の第３の実施の形態に係るマトリックス装置の機能ブロック構成図。
【図１１】本発明の第３の実施の形態に係るマトリックス装置の駆動方法を説明する動作波形図。
【図１２】本発明の第４の実施の形態に係るマトリックス装置の駆動方法を説明するクロス点灯方式の動作波形図。
【図１３】本発明の第４の実施の形態に係るマトリックス装置の駆動方法を実現するための駆動回路の比較例。
【図１４】本発明の第４の実施の形態に係るマトリックス装置の駆動方法を実現するための駆動回路の構成例１。
【図１５】本発明の第４の実施の形態に係るマトリックス装置の駆動方法を実現するための駆動回路の構成例２。
【図１６】本発明の第４の実施の形態に係るマトリックス装置の駆動方法を実現するための駆動回路の構成例３。
【図１７】（ａ）従来例に係るマトリックス装置の模式的ブロック構成図、（ｂ）従来例に係るマトリックス装置の駆動方法の説明図であって、共通接続線ＣＯＭｉ（ｉ＝０〜ｎー１）に接続される行を１行ずつ点灯する駆動方法例。
【図１８】従来例に係るマトリックス装置およびその駆動方法の説明図であって、（ａ）ＬＥＤマトリックスの平面的な模式図、（ｂ）ＬＥＤマトリックス装置の動作波形図、（ｃ）ＬＥＤの順方向特性と動作点の説明図。
【符号の説明】
【００７４】
１…ｎ×ｍマトリックス回路
２…行デコーダ
４…定電流回路
１０，１０ａ，１０ｂ…ＬＥＤアレイ
１２，１２ａ，１２ｂ…デコーダＩＣ
１４ａ，１４ｂ，１６ａ，１６ｂ…定電流ＩＣ
１５ａ，１５ｂ…シフトレジスタ
１８…フリップ・フロップ回路
２０，２００…ＬＥＤ
２０ａ，２０ｂ，２２…ＯＲゲート
Ａ０，Ａ１，Ａ２，Ａ３，…，Ａｉ−１…アドレス入力
ＣＯＭ０〜ＣＯＭｎ−１,ＣＯＭａ,ＣＯＭｂ,ＣＯＭｉ,ＣＯＭｉ＋１…共通接続線
ＩF…順方向電流
Ｓ…ラッチ信号切替スイッチ
ＬＡＴＣＨ…ラッチ信号
【図１】
2010066319.tif 000003
【図２】
2010066319.tif 000004
【図３】
2010066319.tif 000005
【図４】
2010066319.tif 000006
【図５】
2010066319.tif 000007
【図６】
2010066319.tif 000008
【図７】
2010066319.tif 000009
【図８】
2010066319.tif 000010
【図９】
2010066319.tif 000011
【図１０】
2010066319.tif 000012
【図１１】
2010066319.tif 000013
【図１２】
2010066319.tif 000014
【図１３】
2010066319.tif 000015
【図１４】
2010066319.tif 000016
【図１５】
2010066319.tif 000017
【図１６】
2010066319.tif 000018
【図１７】
2010066319.tif 000019
【図１８】
2010066319.tif 000020