(57)【要約】【課題】長寿命で高い信頼性の回路を実現し、フォトモスリレーの数を半減させてスルーパス側のフォトモスリレーのオン抵抗を小さくし、アナログ信号に発生する歪みの影響を軽減したアナログ信号減衰器を提供する。【解決手段】信号伝送ラインの途中に抵抗減衰器とスルーパスが並列に配置され、このうちのいずれかを前記信号伝送ラインに接続するように構成したアナログ信号減衰器において、前記スルーパスをオン／オフする第１フォトモスリレーと、前記抵抗減衰器とグランドとの間をオン／オフする第２フォトモスリレーを備えている。【選択図】      図１
2010103872.tif 000002
【特許請求の範囲】
【請求項１】
信号伝送ラインの途中に抵抗減衰器とスルーパスが並列に配置され、このうちのいずれかを前記信号伝送ラインに接続するように構成したアナログ信号減衰器において、前記スルーパスをオン／オフする第１フォトモスリレーと、前記抵抗減衰器とグランドとの間をオン／オフする第２フォトモスリレーを備えたことを特徴とするアナログ信号減衰器。
【請求項２】
前記第１フォトモスリレーがオンのときは前記第２フォトモスリレーがオフとなり、第１フォトモスリレーがオフのときは前記第１フォトモスリレーがオンとなるように切換えることを特徴とする請求項１記載のアナログ信号減衰器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フォトモスリレーを使用したアナログ信号減衰器に関し、例えばディジタル・アナログ混在半導体試験装置に用いて好適なアナログ信号減衰器の構成に関するものである。
【背景技術】
【０００２】
従来、アナログ信号減衰器の切換部品としてメカニカルなリレーが使用されている。
しかし、メカニカルなリレーは寿命が限られており、半導体リレーと比較して寿命が短い。そのため、リレーの長寿命化をはかるため、半導体リレーとしてフォトモスリレーが使用されている。
【０００３】
図３（ａ，ｂ）は従来のアナログ信号減衰器の構成を示すものである。
例えば半導体試験装置では、固定の抵抗減衰器を利用した５０Ω系、あるいは７５Ω系などの高速信号の伝送回路で、信号を減衰させるパスと減衰させないスルーのパスを切り替える場合がある。その場合、図３（ａ）のように、信号伝送ラインの途中に接続された抵抗減衰器１とスルーパス４の切換に際しては、２極タイプのメカニカルリレー３を２つ用いるか、図３（ｂ）に示すような単極タイプのメカニカルリレーまたは、フォトモスリレー２を４つ用いて構成していた。
そして、この回路を複数縦続接続することで、任意のステップで任意の減衰量の回路を構成していた。
【０００４】
このようなフォトモスリレーを用いた先行技術しては下記の特許文献が知られている。
【特許文献１】特開２００４−２８９４１０
【特許文献２】特開２００７−２３５８０７
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述の従来技術では、メカニカルリレーを用いる場合は半導体タイプのフォトモスリレーに比べ寿命が短く信頼性も低いという問題点があった。
また、フォトモスリレーを用いても従来例の構成の場合にはリレーの数が増えるため信号経路のオン抵抗が増加し終端抵抗値に比べ無視できなくなる。
【０００６】
さらに、フォトモスリレーを使用した分岐部でアナログ信号に歪みが発生するなどの問題があった。特に５０Ω系、あるいは７５Ω系などの伝送路で複数縦続接続する場合はこのデメリットが大きくなるという問題点があった。
【課題を解決するための手段】
【０００７】
本発明は上記問題点を解決するためになされたもので、請求項１記載のアナログ信号減衰器の発明においては、
信号伝送ラインの途中に抵抗減衰器とスルーパスが並列に配置され、このうちのいずれかを前記信号伝送ラインに接続するように構成したアナログ信号減衰器において、前記スルーパスをオン／オフする第１フォトモスリレーと、前記抵抗減衰器とグランドとの間をオン／オフする第２フォトモスリレーを備えたことを特徴とする。
【０００８】
請求項２においては、請求項１記載のアナログ信号減衰器の発明において、
前記第１フォトモスリレーがオンのときは前記第２フォトモスリレーがオフとなり、第１フォトモスリレーがオフのときは前記第１フォトモスリレーがオンとなるように切換えることを特徴とする。
【発明の効果】
【０００９】
以上説明したことから明らかなように本発明の請求項１，２によれば、次のような効果がある。
メカニカルリレーを用いないため長寿命で高い信頼性の回路を実現できる。またフォトモスリレーを用いた従来の構成に比べフォトモスリレーの数を半減させることができるため、スルーパス側のフォトモスリレーのオン抵抗を小さくすることができる。
【００１０】
また、フォトモスリレーを使用した分岐回路の場合、端子間オフ容量が端子間電圧によりへんかするためアナログ信号に歪みが発生するが、本発明の構成ではフォトモスリレーの数が減るためこの影響を軽減することができる。
さらに実装スペース、コストの面でも有利である。
【発明を実施するための最良の形態】
【００１１】
図１は本発明の一実施例を示すアナログ信号減衰器の構成図である。図１において、図３の従来例と同一要素には同一符号を付している。１は減衰抵抗器、４はスルーパスであり、信号伝送ラインの途中に並列に接続されている。
【００１２】
２ａは第１フォトモスリレーであり、スルーパス４の途中に配置されてスルーパスのオン／オフを行う。２ｂは第２フォトモスリレーであり、一端は抵抗減衰器１に接続され、他端はＧＮＤ（グランド）に接続されている。
【００１３】
上述の構成においては、固定の抵抗減衰器１と信号を減衰させないスルーパスをオン／オフするためにその入出力間に配置された第１フォトモスリレー２ａと、抵抗減衰器１のＧＮＤ端子とＧＮＤとの間をオン／オフするための第２フォトモスリレーの合計２個のフォトモスリレーから構成される。
【００１４】
そしてスルーパス４に接続された第１フォトモスリレー２ａをオンにし、抵抗減衰器１のＧＮＤ側にある第２フォトモスリレー２ｂをオフにすることでスルーパスが選択される。
【００１５】
逆にスルーパス４に接続された第１フォトモスリレー２ａをオフにし、抵抗減衰器１のＧＮＤ側にある第２フォトモスリレー２ｂをオンにすることで抵抗減衰器1を通るパスが選択される。抵抗減衰器１は複数の抵抗器で構成されるが、抵抗器の抵抗値をフォトモスリレーのオン抵抗を考慮して設計することで所望の減衰量からの誤差を最小にすることができる。
【００１６】
図２は他の実施例を示す構成図であり、この実施例においては、図１に示すアナログ信号減衰器を直列に４段接続し、１ｄＢステップ、最大１５ｄＢの可変減衰器を構成した場合を示している。
そして図２においては、１段目の減衰器が１ｄＢ、２段目の減衰器が２ｄＢ、３段目の減衰器が４ｄＢ、４段目の減衰器が８ｄＢとされ、一段目、２段目、４段目の第１フォトモスリレー２ａがオフとされ、一段目、２段目、４段目の第２フォトモスリレー２ｂがオンとされ、３段目の第２フォトモスリレー２ｂがオフとされている。
【００１７】
従って、この構成では１１ｄＢの減衰を実現することができ、各減衰器の第１、第２フォトモスリレー２ａ，２ｂのオン／オフを組合わせることにより所望の減衰量を得ることができる。
【００１８】
なお、以上の説明は、本発明の説明および例示を目的として特定の好適な実施例を示したに過ぎない。実施例ではディジタル・アナログ混在半導体試験装置に適用した例を示したが同様の目的の他の機器に適用しても良い。
従って本発明は、上記実施例に限定されることなく、その本質から逸脱しない範囲で更に多くの変更、変形を含むものである。
【図面の簡単な説明】
【００１９】
【図１】本発明の一実施例を示すアナログ信号減衰器の構成を示す図である。
【図２】他の実施例を示すアナログ信号減衰器の構成を示す図である。
【図３】従来のアナログ信号減衰器の構成を示す図である。
【符号の説明】
【００２０】
１      抵抗減衰器
２ａ    第１フォトモスリレー
２ｂ    第２フォトモスリレー
３      メカニカルリレー
４      スルーパス
【図１】
2010103872.tif 000003
【図２】
2010103872.tif 000004
【図３】
2010103872.tif 000005