(57)【要約】      （修正有）【課題】埋め込んだポリシリコン上に形成される絶縁膜の平坦性を向上させるトレンチ分離製造方法の提供。【解決手段】窒化膜１４マスクを用いシリコン基板１１の所定の領域を分離するトレンチ１９を形成し、トレンチ１９の側壁部に酸化膜２１を形成する。トレンチ１９の内部を充填するとともに、窒化膜１５を覆うようにポリシリコン膜２２を形成した後ポリシリコン膜２２を酸化し、酸化ポリシリコン２３を形成する。窒化膜１５を覆う酸化ポリシリコン２３の膜厚Ｔ３の分をエッチングで除去することにより、トレンチ１９の上部（窒化膜１５が形成されていない部分）に形成された酸化ポリシリコン２３を極力除去しないようにする。【選択図】図７
2010080475.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の一方の面に第１絶縁膜、窒化膜、及び第２絶縁膜をこの順番で積層する第１工程と、
前記第１絶縁膜、前記窒化膜、及び前記第２絶縁膜に、前記半導体基板の前記一方の面を露出する開口部を形成する第２工程と、
前記開口部に対応する前記半導体基板に、前記半導体基板の所定の領域を分離するトレンチを形成する第３工程と、
前記窒化膜上に形成されている前記第２絶縁膜をエッチングにより除去する第４工程と、
前記第３工程にて形成した前記トレンチの側壁部に第３絶縁膜を形成する第５工程と、
前記開口部及び前記トレンチの内部を充填するとともに、前記窒化膜を覆うようにポリシリコン膜を形成する第６工程と、
前記開口部近傍及び前記窒化膜を覆う前記ポリシリコン膜を酸化し、酸化ポリシリコンを形成する第７工程と、
前記窒化膜を覆う前記酸化ポリシリコンを除去する第８工程と、を有し、
前記第７工程において、前記酸化ポリシリコンは、少なくとも、前記第４工程で前記開口部に面した前記第１絶縁膜が前記エッチングにより除去されたサイドエッチ部分を充填するように形成することを特徴とする半導体装置の製造方法。
【請求項２】
前記第８工程において、前記窒化膜を覆う前記酸化ポリシリコンは、プラズマを用いたエッチングによって除去し、除去する量は、前記プラズマのスペクトルを分析することにより決定されることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記第６工程と前記第７工程との間に、前記窒化膜を覆う前記ポリシリコン膜を薄膜化する第９工程を有することを特徴とする請求項１又は２記載の半導体装置の製造方法。
【請求項４】
前記第９工程において、前記窒化膜を覆う前記ポリシリコン膜は、その膜厚が前記第１絶縁膜の膜厚以下になるように薄膜化されることを特徴とする請求項３記載の半導体装置の製造方法。
【請求項５】
前記第８工程よりも後に、前記窒化膜を除去する第１０工程を有することを特徴とする請求項１乃至４の何れか一項記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の素子を分離するトレンチを有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来から、複数の素子を分離するトレンチを有する半導体装置が知られている。トレンチには、ポリシリコン等の部材が埋め込まれており、隣接する素子を互いに絶縁している。又、トレンチに埋め込まれたポリシリコンの上部は酸化され、絶縁膜である酸化ポリシリコンが形成されている。このようなトレンチを製造する方法の一例を以下に示す。
【０００３】
始めに、例えばシリコン基板上に埋め込み絶縁層とＳＯＩ層（活性層）が積層された構造の所謂ＳＯＩ（Silicon  On  Insulator）基板を準備し、ＳＯＩ層に酸化膜と窒化膜を積層する。次いで、ＳＯＩ層、酸化膜、及び窒化膜を貫通するトレンチを形成する。次いで、トレンチの側壁に酸化膜を形成後、トレンチにポリシリコンを埋め込む。この際、トレンチにポリシリコンが埋め込まれるとともに窒化膜上部もポリシリコンに覆われる。次いで、窒化膜上部を覆うポリシリコンを除去し、更に窒化膜を除去する。最後に、ポリシリコンの一部を酸化し絶縁膜である酸化ポリシリコンを形成する。このようにして、ポリシリコンが埋め込まれ、上部に酸化ポリシリコンが形成されたトレンチが製造される（例えば、特許文献１参照）。
【特許文献１】特開２００２−３１３９０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の技術では、窒化膜上部を覆うポリシリコンをエッチング等で除去する際に、窒化膜下部のポリシリコンの一部も同時に除去されてしまう。その結果、ポリシリコンの一部を酸化し絶縁膜である酸化ポリシリコンを形成する際に、酸化ポリシリコンの外縁部に凹部が形成され酸化ポリシリコンの平坦性が確保されない。
【０００５】
ところで、絶縁膜である酸化ポリシリコン上には、後の工程でＣＶＤ法やスパッタ法により電極膜が形成されるが、凹部では電極膜が厚く形成されるため、電極膜をエッチングした後にも凹部内に電極膜を形成する部材の残渣が発生する。この残渣を介して電極間がブリッジしたり、残渣が異物として付着することにより素子間リークが増大したりする問題が発生し、それにともなって、製造歩留まりが低下するという問題があった。
【０００６】
本発明は上記の点に鑑みてなされたもので、トレンチに埋め込んだポリシリコン上に形成される絶縁膜の平坦性を向上し、製造歩留まりの低下を防止することが可能な半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明は、半導体基板の一方の面に第１絶縁膜、窒化膜、及び第２絶縁膜をこの順番で積層する第１工程と、前記第１絶縁膜、前記窒化膜、及び前記第２絶縁膜に、前記半導体基板の前記一方の面を露出する開口部を形成する第２工程と、前記開口部に対応する前記半導体基板に、前記半導体基板の所定の領域を分離するトレンチを形成する第３工程と、前記窒化膜上に形成されている前記第２絶縁膜をエッチングにより除去する第４工程と、前記第３工程にて形成した前記トレンチの側壁部に第３絶縁膜を形成する第５工程と、前記開口部及び前記トレンチの内部を充填するとともに、前記窒化膜を覆うようにポリシリコン膜を形成する第６工程と、前記開口部近傍及び前記窒化膜を覆う前記ポリシリコン膜を酸化し、酸化ポリシリコンを形成する第７工程と、前記窒化膜を覆う前記酸化ポリシリコンを除去する第８工程と、を有し、前記第７工程において、前記酸化ポリシリコンは、少なくとも、前記第４工程で前記開口部に面した前記第１絶縁膜が前記エッチングにより除去されたサイドエッチ部分を充填するように形成することを特徴とする半導体装置の製造方法である。
【発明の効果】
【０００８】
本発明によれば、トレンチに埋め込んだポリシリコン上に形成される絶縁膜の平坦性を向上し、製造歩留まりの低下を防止することが可能な半導体装置の製造方法を提供することができる。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照して、本発明を実施するための最良の形態の説明を行う。
【００１０】
〈本発明に係る半導体装置の構造〉
始めに、本発明に係る半導体装置の構造について説明する。図１は、本発明に係る半導体装置の概略の構成を例示する断面図である。図１を参照するに、半導体装置１０は、ＳＯＩ層１１と、絶縁膜１２と、シリコン基板１３と、絶縁膜１４と、トレンチ１９と、絶縁膜２１と、ポリシリコン膜２２と、酸化ポリシリコン２３とを有する。なお、半導体装置１０は完成状態ではなく、電極膜形成工程等が施される前の状態（半完成状態）を示している。
【００１１】
半導体装置１０において、ＳＯＩ層１１は、絶縁層１２を挟んでシリコン基板１３上に形成されている（所謂ＳＯＩ（Silicon  On  Insulator）基板）。ＳＯＩ層１１は、例えばシリコンから構成されている。絶縁膜１２は、例えば酸化膜である。ＳＯＩ層１１上には、絶縁膜１４が形成されている。絶縁膜１４は、例えば酸化膜である。ＳＯＩ層１１には、素子分離のためのトレンチ１９が形成されている。トレンチ１９の側壁には、絶縁膜２１が形成されている。絶縁膜２１は、例えば酸化膜である。トレンチ１９には、充填材としてポリシリコン膜２２が埋め込まれている。酸化ポリシリコン２３は、ポリシリコン膜が酸化されてできた絶縁膜である。
【００１２】
半導体装置１０と比較するため、従来の半導体装置１００を例示する。図２は、従来の半導体装置を部分的に例示する断面図であり、トレンチの上部を拡大したものである。図２において、１１０はＳＯＩ層、１４０は絶縁膜、１９０はトレンチ、２１０は絶縁膜、２２０はポリシリコン膜、２３０は酸化ポリシリコンであり、それぞれ半導体装置１０におけるＳＯＩ層１１、絶縁膜１４、トレンチ１９、絶縁膜２１、ポリシリコン膜２２、酸化ポリシリコン２３に対応する。半導体装置１００において、トレンチ１９０に埋め込んだポリシリコン膜２２０上に形成されている酸化ポリシリコン２３０の外縁部には、凹部２３０ａが形成されている。凹部２３０ａの深さは、例えば０．５μｍ〜１．０μｍ程度である。凹部２３０ａが形成される理由は、前述の通りである。
【００１３】
一方、図１に示す半導体装置１０において、トレンチ１９に埋め込んだポリシリコン膜２２上に形成されている酸化ポリシリコン２３の外縁部には凹部が形成されてなく、酸化ポリシリコン２３の平坦性が確保されている。このように、酸化ポリシリコン２３の平坦性を向上することにより、後の工程で電極膜を形成する際に、従来のように凹部内に電極膜を形成する部材の残渣が発生することがなくなる。その結果、残渣を介して電極間がブリッジしたり、残渣が異物として付着することにより素子間リークが増大したりする問題が発生しなくなり、製造歩留まりの低下を防止することが可能となる。
【００１４】
〈本発明に係る半導体装置の製造方法〉
続いて、本発明に係る半導体装置の製造方法について説明する。図３は、本発明に係る半導体装置の製造工程を例示するフローチャートである。図４〜図７は、本発明に係る半導体装置の製造工程を例示する図である。図３〜図７において、図１に示す半導体装置１０と同一構成部分には同一符号を付し、その説明を省略する場合がある。図３〜図７を参照しながら、本発明に係る半導体装置１０の製造方法について説明する。
【００１５】
始めに、図４に示す工程では、ＳＯＩ層１１が絶縁層１２を挟んでシリコン基板１３上に形成されている所謂ＳＯＩ（Silicon  On  Insulator）基板を準備する（Ｓ１００）。絶縁層１２は、例えば酸化膜であり、その厚さは、例えば１００〜１００００ｎｍ程度である。ＳＯＩ（Silicon  On  Insulator）基板は、シリコン単結晶ウエーハ（ＳＯＩ層１１、シリコン基板１３）の一方の表面から酸素イオンを注入して酸素イオン注入層を形成し、その後、熱処理にて酸素イオン注入層をシリコン酸化膜（絶縁層１２）に変質させることで作製することができる。又、シリコン単結晶ウエーハ（ＳＯＩ層１１）に熱酸化等の方法でシリコン酸化膜（絶縁層１２）を形成し、シリコン単結晶ウエーハ（ＳＯＩ層１１）をシリコン酸化膜（絶縁層１２）を介して別途用意したベースウエーハ（シリコン基板１３）上に貼り付けることで作製しても構わない。なお、図４において、１１ａはＳＯＩ層１１の上面を示している。
【００１６】
次いで、図５（ａ）に示す工程では、ＳＯＩ層１１の上面１１ａに絶縁膜１４を形成する（Ｓ１０１）。絶縁膜１４は、例えばＳｉＯ２等の酸化膜であり、例えばシリコンから構成されているＳＯＩ層１１の上面１１ａを熱酸化することで形成することができる。又、絶縁膜１４は、ＳＯＩ層１１の上面１１ａに、例えばＣＶＤ法により酸化膜を堆積させることで形成しても構わない。又、絶縁膜１４は、素子分離のために広く用いられているＬＯＣＯＳ酸化膜でも構わない。なお、図５（ａ）は、説明の便宜上、図４に示すＳＯＩ層１１及び絶縁層１２の一部を拡大して図示したものであり、後述する図５（ｂ）〜図７（ｄ）も同様とする。
【００１７】
次いで、図５（ｂ）に示す工程では、絶縁膜１４上に窒化膜１５を形成する（Ｓ１０２）。窒化膜１５は、例えばＣＶＤ法により形成することができる。ＣＶＤ法としては、減圧ＣＶＤ法を用いることが好ましいが、常圧ＣＶＤ法やプラズマＣＶＤ法を用いても構わない。窒化膜１５の膜厚は、５０ｎｍ以上とすることが好ましい。窒化膜１５は、後述する工程で窒化膜１５上に形成される絶縁膜１６を除去する際のストッパーとしての機能と、トレンチ１９の側壁に絶縁膜２１を形成する際に不要な部分での酸化膜成長を抑制する機能を有する。
【００１８】
次いで、図５（ｃ）に示す工程では、窒化膜１５上に絶縁膜１６を形成する（Ｓ１０３）。絶縁膜１６は、例えば酸化膜であり、例えばＣＶＤ法により形成することができる。絶縁膜１６は、後述する工程でエッチングにより１０μｍ程度の深いトレンチ１９を形成する際のマスクとしての機能を有する。通常は、マスクとしてフォトレジスト膜を使用するが、深いエッチングを行う際には、所望の深さのエッチングが完了する前にマスクであるフォトレジスト膜がエッチングされて除去され、下地がエッチングされてしまう。それを防ぐため、絶縁膜１６をマスクとして使用する。
【００１９】
次いで、図５（ｄ）に示す工程では、絶縁膜１６にフォトレジスト膜１７を形成する（Ｓ１０４）。フォトレジスト膜１７は、絶縁膜１６の一部を露出する開口部１７ｘを有する。開口部１７ｘを有するフォトレジスト膜１７を形成するには、最初に絶縁膜１６上に例えば液状のフォトレジストを塗布する。そして、所定のマスクを介して液状のフォトレジストを露光し、次いで露光処理された液状のフォトレジストを現像することで形成することができる。なお、開口部１７ｘは、後述する工程でトレンチ１９を形成する部分に対応する。
【００２０】
次いで、図６（ａ）に示す工程では、開口部１７ｘをＳＯＩ層１１の厚み方向（上面１１ａに垂直な方向）に拡大した開口部１７ｙを形成する（Ｓ１０５）。開口部１７ｙは、例えばＣＦ系のガスを用いたドライエッチングにより形成することができる。これにより、開口部１７ｘに対応する部分の絶縁膜１４、窒化膜１５、及び絶縁膜１６は除去され、ＳＯＩ層１１の上面１１ａを一部露出する開口部１７ｙが形成される。
【００２１】
次いで、図６（ｂ）に示す工程では、開口部１７ｙに対応する部分のＳＯＩ層１１を除去し、トレンチ１９を形成する（Ｓ１０６）。トレンチ１９は、例えばＳＦ６等のシリコンに対してエッチング効果を有するガスを用いたドライエッチングにより形成することができる。この際、前述のように、トレンチ１９が深いため、フォトレジスト膜１７は、トレンチ１９のエッチングが完了する前にエッチングされて除去されるが、絶縁膜１６がマスクとして機能する。なお、図６（ａ）に示す工程と図６（ｂ）に示す工程との間に、フォトレジスト膜１７を除去する工程を挿入しても構わない。この場合には、絶縁膜１６が始めからマスクとして機能する。
【００２２】
次いで、図６（ｃ）に示す工程では、窒化膜１５上に形成されている絶縁膜１６を除去する（Ｓ１０７）。絶縁膜１６は、例えばフッ酸を用いたウェットエッチングにより除去することができる。絶縁膜１６のエッチングの際に、開口部１７ｙに面した絶縁膜１４もエッチングにより除去され、サイドエッチ２０が発生する。絶縁膜１４と窒化膜１５との間は結合力が弱いため、絶縁膜１４は、ＳＯＩ層１１側よりも窒化膜１５側がより多くエッチングされる。その結果、サイドエッチ２０は、上向きのラッパ形状となる。
【００２３】
次いで、図６（ｄ）に示す工程では、トレンチ１９の側壁に絶縁膜２１を形成する（Ｓ１０８）。絶縁膜２１は、例えば酸化膜であり、トレンチ１９の側壁を熱酸化することにより形成することができる。トレンチ１９の側壁に絶縁膜２１を形成することにより、トレンチ１９は素子分離機能を有する。なお、サイドエッチ２０の存在により、トレンチ１９の側壁を熱酸化する際に、トレンチ１９のサイドエッチ２０近傍も熱酸化される。その結果、サイドエッチ２０近傍のＳＯＩ層１１を構成するシリコンが約２倍に体積膨張するため、絶縁膜１４及び窒化膜１５は上方に持ち上げられ、図６（ｄ）に示すような形状となる。
【００２４】
次いで、図７（ａ）に示す工程では、トレンチ１９に、ポリシリコン膜２２を埋め込む（Ｓ１０９）。この際、トレンチ１９にポリシリコン膜２２が埋め込まれるとともに窒化膜１５上もポリシリコン膜２２に覆われる。ポリシリコン膜２２は、例えば減圧ＣＶＤ法により形成することができる。この際、ポリシリコン膜２２は、トレンチ１９の幅Ｗの１／２以上の膜厚で成膜することが好ましい。トレンチ１９に、ポリシリコン膜２２を確実に充填するためである。なお、トレンチ１９の幅Ｗは、例えば１μｍ〜２μｍ程度である。
【００２５】
次いで、図７（ｂ）に示す工程では、ポリシリコン膜２２を薄膜化する（Ｓ１１０）。薄膜化は、窒化膜１５上のポリシリコン膜２２を全て除去せず、所定の膜厚分だけ残すように行う。ポリシリコン膜２２は、例えばＣＤＥ（ケミカルドライエッチング）、ドライエッチング、ウェットエッチング等により薄膜化することができる。薄膜化後の窒化膜１５上のポリシリコン膜２２の膜厚Ｔ１は、絶縁膜１４の膜厚Ｔ２と同程度か又はそれ以下とすることが好ましい。
【００２６】
なお、図２に示す従来の半導体装置１００の製造工程も図７（ａ）に示す工程までは、本発明に係る半導体装置１０の製造工程と実質的に同じである。しかしながら、従来の半導体装置１００では、図７（ｂ）に相当する工程において、ポリシリコン膜を薄膜化する代わりに、窒化膜上のポリシリコン膜を全て除去するようにエッチングしていた。そのため、窒化膜上のポリシリコン膜のみならず窒化膜下部のポリシリコン膜の一部も同時に除去され、サイドエッジが形成されていた。その後、窒化膜を除去してから酸化ポリシリコン２３０を形成するが、サイドエッジの部分ではポリシリコン量が枯渇するため、酸化ポリシリコン２３０の外縁部には凹部２３０ａが形成され、酸化ポリシリコン２３０の平坦性は確保されていなかった。
【００２７】
本発明では、ポリシリコン膜２２を、窒化膜１５上のポリシリコン膜２２を全て除去せず、所定の膜厚分だけ残すように薄膜化する。そして、後述するように、窒化膜１５上のポリシリコン膜２２も含めて酸化し、酸化ポリシリコン２３を形成する。その後、膜厚を制御しながら、窒化膜１５上の酸化ポリシリコン２３のみを除去する。従って、絶縁膜である酸化ポリシリコン２３の外縁部に、従来の半導体装置１００のような凹部は形成されない。
【００２８】
次いで、図７（ｃ）に示す工程では、ポリシリコン膜２２を酸化して、トレンチ１９の上部に絶縁膜である酸化ポリシリコン２３を形成する（Ｓ１１１）。この際、トレンチ１９の上部に酸化ポリシリコン２３が形成されるとともに窒化膜１５上にも酸化ポリシリコン２３が形成される。酸化ポリシリコン２３は、サイドエッチ２０を確実に充填するように形成する必要がある。すなわち、サイドエッチ２０がポリシリコン膜２２と接してなく、酸化ポリシリコン２３のみと接するようにする。
【００２９】
次いで、図７（ｄ）に示す工程では、窒化膜１５上に形成されている酸化ポリシリコン２３を除去する（Ｓ１１２）。酸化ポリシリコン２３は、例えばＣＤＥ（ケミカルドライエッチング）、ドライエッチング、ウェットエッチング等により除去することができる。この際、窒化膜１５上に形成されている酸化ポリシリコン２３のみを除去し、トレンチ１９の上部（窒化膜１５が形成されていない部分）に形成された酸化ポリシリコン２３を極力除去しないようにする必要がある。そのため、酸化ポリシリコン２３を除去する量は、図７（ｃ）に示す窒化膜１５上に形成されている酸化ポリシリコンの膜厚Ｔ３の分のみとする。酸化ポリシリコン２３を除去する量を所望の量にするためには、例えば時間を指定してフッ酸を用いたウェットエッチングを行えばよい。しかし、ＣＤＥ（ケミカルドライエッチング）やドライエッチング等のプラズマのスペクトルをｉｎ−ｓｉｔｕ分析することにより、エッチングされている膜の成分がわかるエンドポイントディテクト機能を有するシステムを用いることが好ましい。酸化ポリシリコン２３を除去する量を、より確実に制御できるからである。
【００３０】
次いで、図７（ｄ）に示す窒化膜１５を除去することにより、図１に示す半導体装置１０が完成する。窒化膜１５は、例えば熱燐酸によるウェットエッチングにより除去することができる。以上が、半導体装置１０の製造方法である。
【００３１】
本発明の実施の形態によれば、図２に示す従来の半導体装置に見られるような、絶縁膜である酸化ポリシリコン外縁部の凹部は生じず、酸化ポリシリコンの平坦性を向上することができる。従って、後の工程で電極膜を形成する際に、従来のように凹部内に電極膜を形成する部材の残渣が発生することがなくなる。その結果、残渣を介して電極間がブリッジしたり、残渣が異物として付着することにより素子間リークが増大したりする問題が発生しなくなり、製造歩留まりの低下を防止することが可能となる。
【００３２】
以上、本発明の好ましい実施の形態について詳説したが、本発明は、上述した実施の形態に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。
【００３３】
例えば、本発明の実施の形態では、本発明を所謂ＳＯＩ基板に適用する例を示したが、本発明はＳＯＩ基板に限定されることなく、シリコン基板等の他の基板にも適用することができる。
【図面の簡単な説明】
【００３４】
【図１】本発明に係る半導体装置の概略の構成を例示する断面図である。
【図２】従来の半導体装置を部分的に例示する断面図である。
【図３】本発明に係る半導体装置の製造工程を例示するフローチャートである。
【図４】本発明に係る半導体装置の製造工程を例示する図（その１）である。
【図５】本発明に係る半導体装置の製造工程を例示する図（その２）である。
【図６】本発明に係る半導体装置の製造工程を例示する図（その３）である。
【図７】本発明に係る半導体装置の製造工程を例示する図（その４）である。
【符号の説明】
【００３５】
１０  半導体装置
１１  ＳＯＩ層
１１ａ  ＳＯＩ層１１の上面
１２，１４，１６，２１  絶縁膜
１３  シリコン基板
１５  窒化膜
１７  フォトレジスト膜
１７ｘ，１７ｙ  開口部
１９  トレンチ
２０  サイドエッチ
２２  ポリシリコン膜
２３  酸化ポリシリコン
Ｔ１〜Ｔ３  厚さ
Ｗ  幅
【図１】
2010080475.tif 000003
【図２】
2010080475.tif 000004
【図３】
2010080475.tif 000005
【図４】
2010080475.tif 000006
【図５】
2010080475.tif 000007
【図６】
2010080475.tif 000008
【図７】
2010080475.tif 000009