(57)【要約】【課題】めっき工程前にウエハーバーンインが実施された半導体装置において、また、めっき工程前にウエハーバーンインを実施する半導体装置の製造方法において、被膜樹脂によるめっき槽またはめっき液の汚染を発生させることなくウエハーバーンイン前にリーク不良が発生したサンプルを確実に絶縁させることが可能となる。【解決手段】半導体装置は、半導体チップ１１の内部回路１７と、半導体チップ１１に設けられたウエハーバーンイン用電極パッド（電極パッド）２２とを有している。ウエハーバーンイン用電極パッド２２は、不揮発性メモリデバイス４１が記憶する情報に従ってオンまたはオフに設定されるスイッチ回路３１を介して内部回路１７に電気的に接続されている。よって、スイッチ回路３１がオフとなれば、ウエハーバーンイン用電極パッド２２と内部回路１７とを電気的に絶縁させることができる。【選択図】図１
2010080546.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップの内部回路と、前記半導体チップに設けられた電極パッドとを有する半導体装置であって、
前記電極パッドは、スイッチ回路を介して前記内部回路と電気的に接続されており、
前記スイッチ回路は、前記スイッチ回路をオンまたはオフにするという情報を記憶するとともに前記情報に従って前記スイッチ回路をオンまたはオフに設定する不揮発性メモリデバイスにより、オンまたはオフに設定されることを特徴とする半導体装置。
【請求項２】
前記電極パッドはウエハーバーンインに用いられることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記電極パッドは、前記スイッチ回路を介して、前記内部回路の電源端子と、前記内部回路の入力端子、出力端子および入出力端子のうちの何れかの端子とに電気的に接続されていることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記電源端子に接続される前記スイッチ回路はＰ型ＭＯＳトランジスタであることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記入力端子、前記出力端子または前記入出力端子に接続される前記スイッチ回路は、ソース同士およびドレイン同士が互いに並列で接続されたＰ型ＭＯＳトランジスタとＮ型ＭＯＳトランジスタとを有していることを特徴とする請求項３に記載の半導体装置。
【請求項６】
前記不揮発性メモリデバイスはフラッシュメモリであることを特徴とする請求項１から５の何れか一つに記載の半導体装置。
【請求項７】
前記不揮発性メモリデバイスは電気ヒューズ回路であることを特徴とする請求項１から５の何れか一つに記載の半導体装置。
【請求項８】
前記内部回路と前記スイッチ回路とを電気的に接続する組立外部接続用電極パッドを更に有し、
前記電極パッドはウエハーバーンイン用電極パッドであり、
前記ウエハーバーンイン用電極パッドは、前記スイッチ回路および前記組立外部接続用電極パッドを介して前記内部回路に接続されていることを特徴とする請求項１から７の何れか一つに記載の半導体装置。
【請求項９】
内部回路と、電極パッドと、前記内部回路と前記電極パッドとを電気的に接続するスイッチ回路と、前記スイッチ回路をオンまたはオフにするという情報を記憶するとともに前記情報に基づいて前記スイッチ回路をオンまたはオフに設定する不揮発性メモリデバイスとを有する半導体チップが複数形成されたウエハーを準備する工程（ａ）と、
前記半導体チップに対してリーク不良が発生しているか否かを判定する工程（ｂ）と、
リーク不良が発生している前記半導体チップの前記不揮発性メモリデバイスには前記スイッチ回路をオフにするという情報を記憶させ、リーク不良が発生していない前記半導体チップの前記不揮発性メモリデバイスには前記スイッチ回路をオンにするという情報を記憶させる工程（ｃ）と、
前記工程（ｃ）の後で、前記ウエハーに対してウエハーバーンインを実施する工程（ｄ）とを有していることを特徴とする半導体装置の製造方法。
【請求項１０】
前記ウエハーバーンインを実施した後で、前記電極パッドの上に金属層を形成するめっき工程を行うことを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記めっき工程は、前記電極パッド上にアンダーバンプメタルを形成する工程であり、
前記アンダーバンプメタル上にバンプを形成し、前記バンプを介して前記半導体チップをフリップチップパッケージに電気的に接続することを特徴とする請求項１０に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ウエハー一括検査を実施する電極パッドと内部回路とを備えた半導体装置に関するものであり、めっき工程前にウエハーバーンインを実施する半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
近年、デジタル化社会が進展するに従って、半導体装置の高機能化、小型化および低コスト化の要望が高まってきている。半導体装置の低コスト化のためには１ウエハーあたりの半導体チップの採れ数を増やすことが有効であり、そのため微細化とともにチップ面積が縮小化している。このチップ面積の縮小化と多機能化に伴う多ピン化とが相伴って、半導体チップの電極パッドを高密度に配置する必要が出てきた。電極パッドのサイズは、外部接続の際に用いるワイヤボンドもしくはバンプなどと電極パッドとの接続性、電極パッドのピッチ、電極パッドの信頼性、さらには検査に用いるプローブのピッチなどが要因で、もはやこれ以上小さくできない領域に有る。このため、従来チップ外周部に配置していた電極パッドをチップ表面にエリアアレイ状に配置し、はんだなどのバンプによって電極パッドとインターポーザーとを電気的に接続するフリップチップパッケージが用いられるようになってきた。
【０００３】
一方、さらなるコストダウンに対応するため、また、初期不良を早期に除去するため、半導体装置を組み立てた後に各半導体チップに対してバーンインを実施するのではなく半導体装置を組み立てる前のウエハー状態でバーンインを一括に実施するいわゆるウエハーバーンインが導入されている。このウエハーバーンインを実現するためには、半導体ウエハー上の複数の半導体集積回路素子の各々に形成されたバーンイン検査に必要な電極パッドに一括で電源を印加する必要があり、大口径３００ｍｍウエハーでは７万個以上ものその電極を一括コンタクトさせることになる。その際に、不良の半導体素子に電源を供給すると、異常に発熱し、良品素子を不良にしたり、または、ウエハーバーンイン用のプローブカードを焼損するなどの不具合が発生する。そのため、事前のプローブ検査で不良と判定された半導体集積回路素子に対しては、電源の供給を遮断することが必要となっている。具体的には、半導体ウエハー上の不良の半導体集積回路素子に存在する多数の電極を樹脂で被覆して電気的に絶縁させる方法がとられている。（特許文献１〜３参照）
【特許文献１】特開２００３−３０３８３７号公報
【特許文献２】特開２００５−１０１４３９号公報
【特許文献３】特開２００８−１０８９８８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
図５（ａ）および（ｂ）は、従来の第一実施例におけるウエハーの上面図および断面図である。このウエハーをダイシングして得られた半導体チップをフリップチップパッケージに接続すると、半導体装置を得ることができる。半導体ウエハーには複数の半導体チップ１１が形成されており、各半導体チップ１１の表面には電極パッド２１がエリアアレイ状に配置されている。電極パッド２１の上にはアンダーバンプメタル（以降本願ではＵＢＭと記載，ＵＢＭはunder bump metalの略）１３が形成されており、ＵＢＭ１３の上にははんだバンプ（はんだからなるバンプ）１５が形成されている。また、半導体ウエハーのうち隣り合う半導体チップ１１の間にはスクライブライン１２が形成されており、スクライブライン１２はウエハーをダイシングする際の切断代である。
【０００５】
図６（ａ）は従来の第一実施例においてウエハーバーンインを実施した場合の工程フロー図であり、図６（ｂ）は従来の第一実施例における課題を示した図である。図６（ａ）に示すように、ステップＳ８０１において電極パッド２１上にＵＢＭ１３を形成し、ステップＳ８０２においてＵＢＭ１３上にはんだバンプ１５を形成したのち、ステップＳ８０６においてはんだバンプ１５上でウエハーバーンインを実施する。しかし、ウエハーバーンインを実施する前にリーク不良が発生したサンプルをスクリーニングして絶縁するため、ステップＳ８０３においてはんだバンプ１５上にて検査を実施し、ステップＳ８０４においてリーク不良が発生しているか否かを判定し、その後、ステップＳ８０５においてリーク不良が発生したサンプルのはんだバンプ１５上にのみ従来と同様に被膜樹脂１６を塗布する。しかし、この場合、図６（ｂ）に示すように、はんだバンプ１５上に塗布した被膜樹脂１６が矢印１９で示すようにはんだバンプ１５の表面を伝わって下方へ流れる場合があり、ウエハーバーンインの際にウエハーバーンイン用のプローブカードなどに接触するはんだバンプ１５の上面部を完全に絶縁することができないという課題が発生している。
【０００６】
前記の課題を解決するため、はんだバンプを形成する前にウエハーバーンインを実施する手法も考えられている。図７（ａ）および（ｂ）は、従来の第二実施例におけるウエハーの上面図および断面図である。このウエハーをダイシングして得られた半導体チップをフリップチップパッケージに接続すると、半導体装置を得ることができる。半導体ウエハーには複数の半導体チップ１１が形成されており、各半導体チップ１１の表面には組立外部接続用電極パッド２３がエリアアレイ状に配置されている。組立外部接続用電極パッド２３の上にはＵＢＭ１３が形成されており、ＵＢＭ１３の上にははんだバンプ１５が形成されている。また、半導体ウエハーの表面のうち組立外部接続用電極パッド２３よりも周縁には、ウエハーバーンイン用電極パッド２２が配置されている。
【０００７】
図８は従来の第二実施例においてウエハーバーンインを実施した場合の工程フロー図である。この場合、ステップＳ９０５において組立外部接続用電極パッド２３上にＵＢＭ１３を形成する前に、ステップＳ９０１においてウエハーバーンイン用電極パッド２２にて検査を実施し、ステップＳ９０２においてリーク不良が発生しているか否かを判定し、ステップＳ９０３においてリーク不良が発生したサンプルのウエハーバーンイン用電極パッド２２上に被膜樹脂１６を塗付する。その後、ステップＳ９０４においてウエハーバーンイン用電極パッド２２上にてウエハーバーンインを実施し、ステップＳ９０５において組立外部接続用電極パッド２３上にＵＢＭ１３を形成し、ステップＳ９０６においてＵＢＭ１３上にはんだバンプ１５を形成する。しかしこの場合、ウエハーバーンイン用電極パッド２２の表面に被膜樹脂１６が塗付されたウエハー状態でＵＢＭ１３形成のめっき工程（ステップＳ９０５）を行うことになるので、被膜樹脂１６によるめっき槽またはめっき液の汚染が課題となる。
【０００８】
以上はんだバンプを用いたフリップチップ接続による半導体装置の製造方法においてＵＢＭを形成する前にウエハーバーンインを実施する場合についての課題を述べてきたが、本課題はめっき工程前にウエハーバーンインを実施する半導体装置の製造方法であれば本ケース以外の半導体装置の製造方法においても同様の課題が発生する。
【０００９】
前記に鑑み、本発明では、めっき工程前にウエハーバーンインが実施された半導体装置において、または、めっき工程前にウエハーバーンインを実施する半導体装置の製造方法において、被膜樹脂によるめっき槽またはめっき液の汚染を発生させることなくウエハーバーンイン前にリーク不良が発生したサンプルを確実に絶縁させることを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明では次のような半導体装置を採用した。
【００１１】
本発明に係る半導体装置は、半導体チップの内部回路と、半導体チップに設けられた電極パッドとを有する半導体装置であり、電極パッドは、スイッチ回路を介して内部回路と電気的に接続されており、スイッチ回路は、スイッチ回路をオンまたはオフにするという情報を記憶するとともに情報に従ってスイッチ回路をオンまたはオフに設定する不揮発性メモリデバイスにより、オンまたはオフに設定される。
【００１２】
本発明に係る半導体装置では、電極パッドはウエハーバーンインに用いられることが好ましい。
【００１３】
本発明に係る半導体装置では、電極パッドは、スイッチ回路を介して、内部回路の電源端子と、内部回路の出力端子、入力端子および入出力端子のうちの何れかの端子とに電気的に接続されていることが好ましい。ここで、電源端子に接続されるスイッチ回路はＰ型ＭＯＳトランジスタであることが好ましい。また、入力端子、出力端子または入出力端子に接続されるスイッチ回路は、ソース同士およびドレイン同士が互いに並列で接続されたＰ型ＭＯＳトランジスタとＮ型ＭＯＳトランジスタとを有していることが好ましい。
【００１４】
本発明に係る半導体装置では、不揮発性メモリデバイスは、フラッシュメモリであっても良く、電気ヒューズ回路であっても良い。
【００１５】
本発明に係る半導体装置では、内部回路とスイッチ回路とを電気的に接続する組立外部接続用電極パッドを更に有し、電極パッドはウエハーバーンイン用電極パッドであり、ウエハーバーンイン用電極パッドは、スイッチ回路および組立外部接続用電極パッドを介して内部回路に接続されていることが好ましい。
【００１６】
本発明に係る半導体装置の製造方法は、内部回路と、電極パッドと、内部回路と電極パッドとを電気的に接続するスイッチ回路と、スイッチ回路をオンまたはオフにするという情報を記憶するとともに情報に基づいてスイッチ回路をオンまたはオフに設定する不揮発性メモリデバイスとを有する半導体チップが複数形成されたウエハーを準備する工程（ａ）と、半導体チップに対してリーク不良が発生しているか否かを判定する工程（ｂ）と、リーク不良が発生している半導体チップの不揮発性メモリデバイスにはスイッチ回路をオフにするという情報を記憶させ、リーク不良が発生していない半導体チップの不揮発性メモリデバイスにはスイッチ回路をオンにするという情報を記憶させる工程（ｃ）と、工程（ｃ）の後で、ウエハーに対してウエハーバーンインを実施する工程（ｄ）とを有している。
【００１７】
本発明に係る半導体装置の製造方法では、ウエハーバーンインを実施した後で、電極パッドの上に金属層を形成するめっき工程を行うことが好ましい。また、このめっき工程は電極パッド上にアンダーバンプメタルを形成する工程であることが好ましく、アンダーバンプメタル上にバンプを形成し、バンプを介して半導体チップをフリップチップパッケージに電気的に接続することが好ましい。
【００１８】
以上により、めっき工程前にウエハーバーンインが実施された半導体装置において、または、めっき工程前にウエハーバーンインを実施する半導体装置の製造方法において、被膜樹脂によるめっき槽またはめっき液の汚染を発生させることなくウエハーバーンイン前にリーク不良が発生したサンプルを確実に絶縁させることが可能となる。
【発明の効果】
【００１９】
本発明では、ウエハーバーンイン前にリーク不良が発生したサンプルに対して、電極パッドと内部回路とを電気的に接続するスイッチ回路を切断する方法を採用できる。よって、従来技術のように電極パッドの表面に被膜樹脂を塗布する必要がない。このため、めっき工程前にウエハーバーンインが実施された半導体装置において、または、めっき工程前にウエハーバーンインを実施する半導体装置の製造方法において、被膜樹脂によるめっき槽またはめっき液の汚染を発生させることなくウエハーバーンイン前にリーク不良が発生したサンプルを確実に絶縁させることが可能となる。特に、フリップチップ接続により組み立てられた半導体装置において、ＵＢＭ形成などのめっき工程において被膜樹脂によるめっき槽またはめっき液の汚染を発生させることなくウエハーバーンイン前にリーク不良が発生したサンプルを確実に絶縁させることが可能となるため、フリップチップ接続とウエハーバーンインとの併用が可能となる。
【発明を実施するための最良の形態】
【００２０】
以下、図面を参照しながら本発明の実施形態を説明する。なお、本発明は、以下に示す実施形態に限定されない。また、以下では、同一部材には同一の符号を付け、その説明を省略する場合がある。
【００２１】
（第１の実施形態）
図１（ａ）は本発明の第１の実施形態におけるウエハーの構成を示す概略図である。半導体ウエハーに複数存在する半導体チップ１１の表面には、組立外部接続用電極パッド２３がアレイ状に配置されている。半導体チップ１１の表面のうち組立外部接続用電極パッド２３よりも周縁にはスイッチ回路３１が配置されており、さらに周縁にはウエハーバーンイン用電極パッド（電極パッド）２２が配置されている。また、半導体ウエハーのうち隣り合う半導体チップ１１の間にはスクライブライン１２が形成されており、スクライブライン１２はウエハーをダイシングする際の切断代である。なお、図１（ａ）には不図示であるが、組立外部接続用電極パッド２３の上には図７（ｂ）に示すようにＵＢＭ１３およびはんだバンプ１５が順次形成されている。本実施形態に係る半導体装置では、図１（ａ）に示す半導体ウエハーをダイシングして得られた半導体チップ１１がはんだバンプ１５を介してフリップチップパッケージ（不図示）に接続されている。
【００２２】
図１（ｂ）は本発明の第１の実施形態に係る半導体装置の回路図である。複数のウエハーバーンイン用電極パッド２２はそれぞれスイッチ回路３１を介して組立外部接続用電極パッド２３を経由して内部回路１７に電気的に接続されている。よって、スイッチ回路３１がオフになると、ウエハーバーンイン用電極パッド２２と内部回路１７とは電気的に絶縁される。スイッチ回路３１には不揮発性メモリデバイス４１が接続されており、不揮発性メモリデバイス４１がスイッチ回路３１のオンオフを制御している。具体的には、不揮発性メモリデバイス４１は、スイッチ回路３１をオンに設定するという情報を記憶しているときにはスイッチ回路３１をオンに設定し、スイッチ回路３１をオフに設定するという情報を記憶しているときにはスイッチ回路３１をオフに設定する。なお、スイッチ回路３１をオンまたはオフに設定するという情報は、不揮発性メモリデバイス入力用電極パッド２４を介して不揮発性メモリデバイス４１に入力される。
【００２３】
図２は本発明の第１の実施形態に係る半導体装置の製造工程のフロー図である。まず、図１（ａ）に示すウエハーを準備し、ステップＳ１０１においてウエハーバーンイン用電極パッド２２にて検査を実施し、ステップＳ１０２においてリーク不良が発生しているか否かを判定する。リーク不良が発生している半導体チップでは、スイッチ回路３１をオフに設定するという情報が不揮発性メモリデバイス入力用電極パッド２４を介して不揮発性メモリデバイス４１に入力される（ステップＳ１０３）。これにより、不揮発性メモリデバイス４１は、スイッチ回路３１をオフに設定するという情報を記憶し、スイッチ回路３１をオフにする。よって、リーク不良が発生している半導体チップでは、ウエハーバーンイン用電極パッド２２と内部回路１７とが電気的に絶縁される。一方、リーク不良が発生していない半導体チップでは、スイッチ回路３１をオンに設定するという情報が不揮発性メモリデバイス入力用電極パッド２４を介して不揮発性メモリデバイス４１に入力される（ステップＳ１０４）。これにより、不揮発性メモリデバイス４１は、スイッチ回路３１をオンに設定するという情報を記憶し、スイッチ回路３１をオンにする。よって、リーク不良が発生していない半導体チップでは、ウエハーバーンイン用電極パッド２２と内部回路１７とが電気的に接続される。その後、ステップＳ１０５においてウエハーバーンイン用電極パッド２２上にてウエハーバーンインを実施する。このとき、リーク不良が発生している半導体チップでは、ウエハーバーンイン用電極パッド２２と内部回路１７とが電気的に絶縁されているので、ウエハーバーンインが実施されない。一方、リーク不良が発生していない半導体チップでは、ウエハーバーンイン用電極パッド２２と内部回路１７とが電気的に接続されているので、ウエハーバーンインが実施される。その後、ステップＳ１０６において組立外部接続用電極パッド２３上にＵＢＭ１３を形成し、ステップＳ１０７においてＵＢＭ１３上にはんだバンプ１５を形成する。その後ウエハーをダイシングして半導体チップ１１を形成し、はんだバンプ１５を介して半導体チップ１１をフリップチップパッケージに接続する。これにより、本実施形態に係る半導体装置を製造することができる。
【００２４】
以上のように、本実施形態では、ウエハーバーンインを実施する前にリーク不良が発生した半導体チップに対しては、被膜樹脂をウエハーバーンイン用電極パッド２２の表面に塗布することなくウエハーバーンイン用電極パッド２２と内部回路１７とを電気的に絶縁することが可能となる。よって、ＵＢＭ形成などのめっき工程において、被覆樹脂によるめっき槽またはめっき液の汚染を発生させることなくウエハーバーンインの実現が可能となる。
【００２５】
なお、本実施形態では、エリアアレイ状に配置された組立外部接続用電極パッド２３上にＵＢＭ１３及びはんだバンプ１５が順に形成された半導体チップ１１がフリップチップパッケージに接続された半導体装置に特化して記載したが、それ以外の半導体装置であってもめっき工程前にウエハーバーンインを実施する半導体装置であれば同様の効果が得られる。
【００２６】
また、本実施形態では、ウエハーバーンイン後の検査について明記していないが、ウエハーバーンイン後に検査を実施してもよい。
【００２７】
また、本実施形態では、ウエハーバーンイン用電極パッド２２と組立外部接続用電極パッド２３とがスイッチ回路３１を介して電気的に接続され、組立外部接続用電極パッド２３と内部回路１７とが電気的に接続されているが、ウエハーバーンイン用電極パッド２２と内部回路１７とがスイッチ回路３１を介して接続されていれば同様の効果が得られる。また、ウエハーバーンイン用電極パッドと組立外部接続用電極パッドとを兼用した電極パッドがスイッチ回路３１を介して内部回路１７に接続されていても、同様の効果が得られる。本実施形態では、ウエハーバーンイン用電極パッド２２と組立外部接続用電極パッド２３とを分離しその間にスイッチ回路３１を設けているが、これにより、組立後の半導体装置ではスイッチ回路３１を介さずに信号や電源などのやりとりが可能となるため、スイッチ回路３１を導入することで製品として出荷されたあとの半導体装置の信頼性が低下するということを防ぐ効果が得られる。
【００２８】
また、本実施形態では、半導体チップ１１の表面に組立外部接続用電極パッド２３をアレイ状に配置し、その周縁にウエハーバーンイン用電極パッド２２を配置しているが、各電極パッドの配置は任意でも問題ない。
【００２９】
また、本実施形態において、組立外部接続用電極パッド２３は、必ずしもスイッチ回路３１を介してウエハーバーンイン用電極パッド２２に電気的に接続されている必要はない。即ちウエハーバーンインに不要な内部回路１７の端子には、組立外部接続用電極パッド２３が接続されていればよく、スイッチ回路３１を介してウエハーバーンイン用電極パッド２２が接続されていなくてもよい。また、スイッチ回路３１は、リーク不良が発生したときに絶縁しなければウエハーバーンイン用のプローブカードや測定素子の破壊を引き起こす虞のある端子にのみ接続されていればよい。
【００３０】
また、不揮発性メモリデバイス４１は、フラッシュメモリであってもよく、ヒューズの切断の有無によってスイッチ回路３１をオンまたはオフにすることを記憶する電気ヒューズ回路であっても良い。以上の実施形態の変形とその効果については本願の他の実施形態においても同様である。
【００３１】
なお、本実施形態におけるスイッチ回路は以下の変形例におけるスイッチ回路であってもよい。
【００３２】
（第１の実施形態の変形例）
図３は本発明の第１の実施形態の変形例に係る半導体装置の回路図である。本変形例では、内部回路１７の電極端子１７ａには、Ｐ型ＭＯＳトランジスタ３３で構成された電源用スイッチ回路３５が接続されており、内部回路１７の入出力端子１７ｂには、入出力用スイッチ回路３６が接続されている。入出力用スイッチ回路３６にはソース同士およびドレイン同士が互いに並列に接続されたＰ型ＭＯＳトランジスタ３３とＮ型ＭＯＳトランジスタ３２とが設けられており、Ｎ型ＭＯＳトランジスタ３２のゲートにはインバーター３４が接続されている。このような入出力用スイッチ回路３６では、不揮発性メモリデバイス４１からの信号は、反転されることなくＰ型ＭＯＳトランジスタ３３のゲートに入力されると同時に、インバーター３４で反転されてＮ型ＭＯＳトランジスタ３２のゲートに入力される。
【００３３】
本変形例に係る半導体装置では、不揮発性メモリデバイス４１は、不揮発性メモリデバイス入力用電極パッド２４を介して入力された「１」または「０」なる信号を記憶し、「１」なる信号を記憶しているときには電源用スイッチ回路３５および入出力用スイッチ回路３６をオフにする。これにより、ウエハーバーンイン用電極パッド２２と内部回路１７とは電気的に絶縁される。また、不揮発性メモリデバイス４１は、「０」なる信号を記憶しているときには電源用スイッチ回路３５および入出力用スイッチ回路３６をオフにする。これにより、ウエハーバーンイン用電極パッド２２と内部回路１７とは電気的に接続される。
【００３４】
内部回路１７の電極端子１７ａに接続されるスイッチ回路としてＰ型ＭＯＳトランジスタ３３で構成された電源用スイッチ回路３５を適用することで、Ｎ型ＭＯＳトランジスタで構成された電源用スイッチ回路を適用する場合に比べて電源降下を小さくすることが可能となる。
【００３５】
また、内部回路１７の入出力端子１７ｂに接続されるスイッチ回路として、ソース同士およびドレイン同士が互いに並列に接続されたＰ型ＭＯＳトランジスタ３３とＮ型ＭＯＳトランジスタ３２とが設けられており且つ不揮発性メモリデバイス４１からの信号をそのままＰ型ＭＯＳトランジスタ３３のゲートに入力すると同時に不揮発性メモリデバイス４１からの信号をインバーター３４にて反転させてＮ型ＭＯＳトランジスタ３２のゲートに入力する入出力用スイッチ回路３６を用いることによって、ＯＮ-ＯＦＦと繰り返し入力あるいは出力された場合、ＯＮ→ＯＦＦに変化した場合、または、ＯＦＦ→ＯＮに変化した場合に、不揮発性メモリデバイス４１からの信号が揺らぐことを防止することが可能となる。なお、入出力端子は入力端子であってもよく出力端子であってもよい。
【００３６】
図４は本発明の第１の実施形態の変形例に係る半導体装置の製造工程のフロー図である。まず、本変形例におけるウエハーを準備し、ステップＳ２０１においてウエハーバーンイン用電極パッド２２にて検査を実施し、ステップＳ２０２においてリーク不良が発生しているか否かを判定する。リーク不良が発生している半導体チップでは、「１」なる信号が不揮発性メモリデバイス入力用電極パッド２４を介して不揮発性メモリデバイス４１に入力される（ステップＳ２０３）。これにより、不揮発性メモリデバイス４１は、「１」なる信号を記憶して電源用スイッチ回路３５および入出力用スイッチ回路３６をオフにする。一方、リーク不良が発生していない半導体チップでは、「０」なる信号が不揮発性メモリデバイス入力用電極パッド２４を介して不揮発性メモリデバイス４１に入力される（ステップＳ２０４）。これにより、不揮発性メモリデバイス４１は、「０」なる信号を記憶して電源用スイッチ回路３５および入出力用スイッチ回路３６をオンにする。その後、ステップＳ２０５においてウエハーバーンイン用電極パッド２２上にてウエハーバーンインを実施する。このとき、リーク不良が発生している半導体チップでは、ウエハーバーンイン用電極パッド２２と内部回路１７とが電気的に絶縁されているので、ウエハーバーンインは実施されない。一方、リーク不良が発生していない半導体チップでは、ウエハーバーンイン用電極パッド２２と内部回路１７とが電気的に接続されているので、ウエハーバーンインは実施される。その後、ステップＳ２０６において組立外部接続用パッド上にＵＢＭ１３を形成し、ステップＳ２０７においてＵＢＭ１３上にはんだバンプ１５を形成する。その後は上記第１の実施形態と同様の工程を経て、本変形例に係る半導体装置を製造することができる。
【００３７】
以上説明したように、本変形例では、不揮発性メモリデバイス４１が「１」を記憶した場合には電源用スイッチ回路３５および入出力用スイッチ回路３６はＯＦＦとなり、不揮発性メモリデバイス４１が「０」を記憶した場合には電源用スイッチ回路３５および入出力用スイッチ回路３６はＯＮとなる。よって、ウエハーバーンイン実施前にリーク不良が発生した半導体チップのみを選択的に被膜樹脂を塗布することなくウエハーバーンイン用電極パッド２２と内部回路１７との間に電流が流れないようにすることが可能となるので、ＵＢＭ形成などのめっき工程におけるめっき槽またはめっき液の汚染を発生させることなくウエハーバーンインの実現が可能となる。
【産業上の利用可能性】
【００３８】
本発明は、めっき工程前にウエハーバーンインを実施する半導体装置にとって有用である。
【図面の簡単な説明】
【００３９】
【図１】（ａ）は本発明の第１の実施形態におけるウエハーの構成を示す概略図であり、（ｂ）は同実施形態に係る半導体装置の回路図
【図２】本発明の第１の実施形態に係る半導体装置の製造工程のフロー図
【図３】（ａ）は本発明の第２の実施形態におけるウエハーの構成を示す概略図であり、（ｂ）は同実施形態に係る半導体装置の回路図
【図４】本発明の第２の実施形態に係る半導体装置の製造工程のフロー図
【図５】（ａ）は従来の第一実施例におけるウエハーの上面図であり、（ｂ）は（ａ）に示すVB-VB'線における断面図
【図６】（ａ）従来の第一実施例においてウエハーバーンインを実施した場合の工程フロー図であり、（ｂ）は従来の第一実施例における課題を説明するための断面図
【図７】（ａ）は従来の第二実施例におけるウエハーの上面図であり、（ｂ）は（ａ）に示すVIIB-VIIB'線における断面図
【図８】従来の第二実施例においてウエハーバーンインを実施した場合の工程フロー図
【符号の説明】
【００４０】
１１    半導体チップ
１２    スクライブライン
１３    アンダーバンプメタル（ＵＢＭ）
１５    はんだバンプ
１６    被膜樹脂
１７    内部回路
１７ａ  電極端子 
１７ｂ  入出力端子 
２１    電極パッド
２２    ウエハーバーンイン用電極パッド
２３    組立外部接続用電極パッド
２４    不揮発性メモリデバイス入力用電源パッド
３１    スイッチ回路
３２    Ｎ型ＭＯＳトランジスタ
３３    Ｐ型ＭＯＳトランジスタ
３４    インバーター
３５    電源用スイッチ回路
３６    入出力用スイッチ回路
４１    不揮発性メモリデバイス
【図１】
2010080546.tif 000003
【図２】
2010080546.tif 000004
【図３】
2010080546.tif 000005
【図４】
2010080546.tif 000006
【図５】
2010080546.tif 000007
【図６】
2010080546.tif 000008
【図７】
2010080546.tif 000009
【図８】
2010080546.tif 000010