(57)【要約】【課題】  搭載される半導体チップの多ピン化に対応するために、挟面積により多くの電極を形成することができるプリント基板とこれを備えた半導体装置を提供すること。【解決手段】  基板表面に形成された複数の電極２は、プリント基板１の辺に平行な複数の列を形成するように配置され、複数の列のうちスルーホールから遠い側に位置する第１の列５を形成する電極２に接続された配線４の間に、スルーホールに近い側に位置する第２の列６を形成する電極２が配置されていて、配線４の幅をＷ１、電極２の幅をＷ２、プリント基板１上における配線４および電極２間の最小間隔をＷ３、第２の列６を形成する電極２同士の間に形成される第１の列５を形成する電極２に接続された配線４の本数（整数）をＮとしたときに、（Ｗ２＋Ｗ３）／（Ｗ２−Ｗ１）≦Ｎ＜（（Ｗ２＋Ｗ３）／（Ｗ２−Ｗ１））＋１の関係を満たしている。【選択図】 図２
2010161295.tif 000002
【特許請求の範囲】
【請求項１】
基板表面に形成された複数の電極と、基板裏面に形成された複数のランドと、前記電極と前記ランドとを接続する配線とスルーホールとを有するプリント基板であって、
前記複数の電極は、前記プリント基板の辺に平行な複数の列を形成するように配置され、
前記複数の列のうち、前記スルーホールから遠い側に位置する第１の列を形成する前記電極と前記スルーホールとを接続する基板表面に形成された前記配線の間に、前記第１の列よりも前記スルーホールに近い側に位置する第２の列を形成する電極が配置されていて、
前記配線の幅をＷ１、前記電極の幅をＷ２、前記プリント基板上における前記配線および前記電極間の最小間隔をＷ３とし、前記第２の列を形成する前記電極同士の間に形成される前記第１の列を形成する前記電極に接続された前記配線の本数（整数）をＮとしたときに、
（Ｗ２＋Ｗ３）／（Ｗ２−Ｗ１）≦Ｎ＜（（Ｗ２＋Ｗ３）／（Ｗ２−Ｗ１））＋１
の関係を満たしていることを特徴とするプリント基板。
【請求項２】
基板の略中央部分に、半導体チップが搭載される半導体チップ搭載領域を有する請求項１に記載のプリント基板。
【請求項３】
基板表面の前記電極の列が形成された位置に相当する基板裏面に、ダミーパターンが設けられている請求項１または２に記載のプリント基板。
【請求項４】
請求項１〜３に記載のプリント基板と、
半導体チップと、
前記プリント基板の基板表面に形成された前記電極と前記半導体チップのパッドとを接続するテープ配線を備えたテープ配線基板とを備え、
前記テープ配線と、前記プリント基板に形成された前記電極とが、前記テープ配線上に形成された突起電極を介して接続されることを特徴とする半導体装置。
【請求項５】
前記突起電極は、前記プリント基板の前記電極および前記配線が形成されていない部分と重なり合う位置の、前記テープ配線上にも形成されていて、
前記突起電極の電極幅をＷ６、前記テープ配線基板上の隣接する前記テープ配線同士の最小間隔をＷ７としたときに、
Ｗ３≧（Ｗ６＋２×Ｗ７）
の関係を満たしている請求項４に記載の半導体装置。
【請求項６】
前記テープ配線基板上に設けられた前記突起電極の電極幅Ｗ６が、前記テープ配線の配線幅Ｗ５よりも大きい請求項４または５に記載の半導体装置。
【請求項７】
前記テープ配線の、前記プリント基板の前記電極と重なり合う部分が、他の部分よりも幅広の幅広部となっている請求項４〜６のいずれか１項に記載の半導体装置。
【請求項８】
前記プリント基板の前記半導体チップが搭載される部分には、前記半導体チップを収容する開口部が形成されている請求項４〜７のいずれか１項に記載の半導体装置。
【請求項９】
前記プリント基板の基板裏面側に形成されたランドには、前記プリント基板と他の回路基板とを接続するためのはんだボールが形成され、
前記プリント基板の基板裏面側の前記半導体チップ表面に、金属薄膜を介してはんだボールが形成されている請求項８に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＢＧＡ（Ball Grid Array：ボール  グリッド  アレイ）パッケージ等のような、プリント基板上に半導体チップを搭載し、半導体チップに設けられた電極とプリント基板に設けられた電極とを電気的に接続して得られる半導体装置に用いられるプリント基板、および、これを備えた半導体装置に関する。
【背景技術】
【０００２】
携帯電話、デジタルテレビ、パソコン等、生活に密着した電子機器の機能は著しい進化を続ける中で、それらの機器で中心的な役割を担っている半導体装置は、高機能化が進められている。この高機能化の中で、半導体装置の多ピン化、小型化、軽量化、高放熱化を満足するパッケージ手段としてＢＧＡがある。
【０００３】
図１０に、従来のＢＧＡパッケージされた半導体装置の一例を示す。図１０（ａ）は、ＢＧＡパッケージされた半導体装置を、基板表面側、即ち半導体チップが搭載された側から見た平面図であり、図１０（ｂ）は図１０（ａ）のＥ−Ｅ’矢示線方向の断面図である。
【０００４】
図１０に示すように、ＢＧＡパッケージされた半導体装置５０は、プリント基板５５の表面側周辺に、プリント基板５５の各辺に平行な列を形成するように電極５６が配置されている。また、プリント基板５５の基板表面側の中央部分には、半導体チップ５１が搭載されていて、半導体チップ５１の主表面に設けられた複数のパッド５２と、それぞれ対応する電極５６とが、ボンディングワイヤなどの金属細線５３にて電気的に接続されている。
【０００５】
一方、プリント基板５５の裏面側には、格子状に配列された複数のランド５８が形成されていて、各ランド５８上には、はんだ等の金属導体からなるはんだボール５９が搭載されている。そして、プリント基板５５の基板表面の電極５６と基板裏面のランド５８とは、図示しない配線とスルーホールとを介して電気的に接続されている。なお、不所望な短絡を防ぐために、半導体チップ５１と金属細線５３とは、図示しない絶縁性の封止樹脂にて覆われている。また、ＢＧＡパッケージに用いられるプリント基板５５としては、プリント基板内の配線が多層化された構造のものが用いられることもあり、この場合、より小さい面積で、搭載された半導体チップ５１とランド５８との接続を実現することができる。
【０００６】
このように、ＢＧＡパッケージされた半導体装置５０は、プリント基板５５の裏面に形成されたランド５８を２次元的に配置することができるので、ランド５８の位置に対応した端子電極を備えるマザーボードなどの別の回路基板と半導体チップ５１との接続を、高密度に集積された狭い領域で行うことができる。このため、他の構造の半導体装置、例えばＤＩＰ（Ｄｕａｌ  Ｉｎ−Ｌｉｎｅ  Ｐａｃｋａｇｅ）やＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）等と比較して、外形寸法が同程度のまま、多ピン化された半導体装置を実現することができる。
【０００７】
ＢＧＡパッケージされた半導体装置５０において、さらなる挟ピッチ化、多ピン化を行うために、図１０に示すように、搭載される半導体チップ５１表面のパッド５２や、プリント基板５５の基板表面に形成される電極５６を複数列形成するようにして、かつ、１列目と２列目のパッド５２や電極５６の配置場所を互い違いにずらせた、いわゆる千鳥格子状とすることが行われている。また、このとき、パッド５２と電極５６とを接続する金属細線５３同士が立体的にクロスするため、金属細線５３同士の干渉と不所望の短絡とを防止するために、複数列に形成された電極５６のうち、プリント基板５５のより外側に位置する列に配置された電極５６上に、導電性突起物５７を形成することが提案されている（特許文献１参照）。
【特許文献１】特開２００７−３１７８０８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、プリント基板５５上に配置される電極５６は、半導体チップ５１のパッド５２との接続のために所定の面積を有していることが必要となる。一方、電極５６相互間や、電極５６と裏面のランド５８とを接続するための配線と他の電極５６との電気的リークを避けるために、隣り合う電極５６や複数の電極５６間に配置される配線との間に所定の間隔を保つことが必要となる。また、電極５６同士や電極５６と配線との間隔を規定する場合には、プリント基板５５上に電極５６や配線を形成する場合の製造上の較差を見込まなくてはならず、隣り合う電極５６同士や電極５６と配線との間隔を、より一層広いものとせざるを得ないこととなる。
【０００９】
このため、プリント基板５５上において１列に配置できる電極５６の数には制限があり、半導体チップ５１の大集積度化や高速化に伴う多ピン化の進展に対応するため、プリント基板５５の表面に形成される電極５６の個数を増やすためには、電極５６の列を３列４列と増やして対応することとなる。しかし、電極５６の形成する列の数が増えると、ボンディングワイヤの金属細線５３長が長くなり過ぎて、金属細線５３間の干渉や、電気特性の低下を引き起こしてしまうという課題が発生する。また、電極５６の形成する列が増えることは、プリント基板５５の面積の増大にそのまま繋がってしまう。
【００１０】
本発明は、このような従来技術の課題を解決するものであり、搭載される半導体チップの多ピン化に対応するために、挟面積により多くの電極を形成することができるプリント基板、さらに、このプリント基板を備えた半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、本発明のプリント基板は、基板表面に形成された複数の電極と、基板裏面に形成された複数のランドと、前記電極と前記ランドとを接続する配線とスルーホールとを有するプリント基板であって、前記複数の電極は、前記プリント基板の辺に平行な複数の列を形成するように配置され、前記複数の列のうち、前記スルーホールから遠い側に位置する第１の列を形成する前記電極と前記スルーホールとを接続する基板表面に形成された前記配線の間に、前記第１の列よりも前記スルーホールに近い側に位置する第２の列を形成する電極が配置されていて、前記配線の幅をＷ１、前記電極の幅をＷ２、前記プリント基板上における前記配線および前記電極間の最小間隔をＷ３とし、前記第２の列を形成する前記電極同士の間に形成される前記第１の列を形成する前記電極に接続された前記配線の本数（整数）をＮとしたときに、（Ｗ２＋Ｗ３）／（Ｗ２−Ｗ１）≦Ｎ＜（（Ｗ２＋Ｗ３）／（Ｗ２−Ｗ１））＋１の関係を満たしていることを特徴とする。
【００１２】
また、本発明の半導体装置は、本発明にかかるプリント基板と、半導体チップと、前記プリント基板の基板表面に形成された前記電極と前記半導体チップのパッドとを接続するテープ配線を備えたテープ配線基板とを備え、前記テープ配線と、前記プリント基板に形成された前記電極とが、前記テープ配線上に形成された突起電極を介して接続されることを特徴とする多層回路基板に、電子部品としての半導体チップが搭載されたことを特徴とする。
【発明の効果】
【００１３】
本発明のプリント基板は、挟面積により多くの電極を形成することができるので、プリント基板面積を拡大することなく、搭載される半導体チップの多ピン化に対応することができる。
【００１４】
また、本発明の半導体装置は、多ピン化された半導体チップを搭載しても、半導体装置の表面積の増大を効果的に抑えることができ、かつ、プリント基板と半導体チップとの接続における電気特性の低下を効果的に防止することができる。
【発明を実施するための最良の形態】
【００１５】
本発明のプリント基板は、基板表面に形成された複数の電極と、基板裏面に形成された複数のランドと、前記電極と前記ランドとを接続する配線とスルーホールとを有するプリント基板であって、前記複数の電極は、前記プリント基板の辺に平行な複数の列を形成するように配置され、前記複数の列のうち、前記スルーホールから遠い側に位置する第１の列を形成する前記電極と前記スルーホールとを接続する基板表面に形成された前記配線の間に、前記第１の列よりも前記スルーホールに近い側に位置する第２の列を形成する電極が配置されていて、前記配線の幅をＷ１、前記電極の幅をＷ２、前記プリント基板上における前記配線および前記電極間の最小間隔をＷ３とし、前記第２の列を形成する前記電極同士の間に形成される前記第１の列を形成する前記電極に接続された前記配線の本数（整数）をＮとしたときに、（Ｗ２＋Ｗ３）／（Ｗ２−Ｗ１）≦Ｎ＜（（Ｗ２＋Ｗ３）／（Ｗ２−Ｗ１））＋１の関係を満たしている。
【００１６】
このようにすることで、電極の配置を効率的に行うことができ、所定の面積に形成される電極の数を多くすることができる。
【００１７】
また、本発明のプリント基板おいて、基板の略中央部分に、半導体チップが搭載される半導体チップ搭載領域を有することが好ましい。このようにすることで、プリント基板の４つの辺に沿って複数の列を形成するように電極を配置することができるので、狭い面積でも多数の電極を配置することができる。
【００１８】
また、基板表面の前記電極の列が形成された位置に相当する基板裏面に、ダミーパターンが設けられていることが好ましい。このようにすることで、基板表面に形成された電極と、搭載される半導体チップのパッドどの電気的接続を採る際に、プリント基板が撓ってしまって、接続が不確実となってしまうことを効果的に防止することができる。
【００１９】
また、本発明の半導体装置は、本発明にかかるプリント基板と、半導体チップと、前記プリント基板の基板表面に形成された前記電極と前記半導体チップのパッドとを接続するテープ配線を備えたテープ配線基板とを備え、前記テープ配線と、前記プリント基板に形成された前記電極とが、前記テープ配線上に形成された突起電極を介して接続されることを特徴とする多層回路基板に、電子部品としての半導体チップが搭載されている。
【００２０】
このようにすることで、プリント基板の基板表面に効率よく電極を配置することができるので、プリント基板面積の増大を効果的に抑えることができ、半導体装置の面積の増大も効果的に抑えることができる。また、搭載された半導体チップと、プリント基板表面の電極との接続をテープ配線で行うため、プリント基板と半導体チップとの接続を確実に行うことができ、接続における電気特性の低下を効果的に防止することができる。
【００２１】
本発明の半導体装置において、前記突起電極は、前記プリント基板の前記電極および前記配線が形成されていない部分と重なり合う位置の、前記テープ配線上にも形成されていて、前記突起電極の電極幅をＷ６、前記テープ配線基板上の隣接する前記テープ配線同士の最小間隔をＷ７としたときに、Ｗ３≧（Ｗ６＋２×Ｗ７）の関係を満たしていることが好ましい。
【００２２】
このようにすることで、テープ配線基板のテープ配線上に突起電極を形成することが容易となり、かつ、突起電極とプリント基板の不所望な電極や配線とが接続してしまうことを効果的に防止することができる。
【００２３】
また、前記テープ配線基板上に設けられた前記突起電極の電極幅Ｗ６が、前記テープ配線の配線幅Ｗ５よりも大きいことが好ましい。このようにすることで、テープ配線と、プリント基板上の電極との接続をより確実に行うことができる。
【００２４】
さらに、前記テープ配線の、前記プリント基板の前記電極と重なり合う部分が、他の部分よりも幅広の幅広部となっていることが好ましい。このようにすることで、プリント基板とテープ配線基板との接続時に、テープ配線が断線してしまうことを効果的に防止でき、半導体チップと、プリント基板との接続をより確実に行うことができる。
【００２５】
また、前記プリント基板の前記半導体チップが搭載される部分には、前記半導体チップを収容する開口部が形成されていることが好ましい。このようにすることで、半導体装置の厚さが不所望に厚くなってしまうことを防止することができる。
【００２６】
さらにまた、前記プリント基板の基板裏面側に形成されたランドには、前記プリント基板と他の回路基板とを接続するためのはんだボールが形成され、前記プリント基板の基板裏面側の前記半導体チップ表面に、金属薄膜を介してはんだボールが形成されていることが好ましい。このようにすることで、半導体チップの熱を、はんだボールを介してプリント基板と接続される他の回路基板へと効果的に逃がすことができるため、高放熱構造を備えた半導体装置を得ることができる。
【００２７】
以下、本発明にかかるプリント基板、そしてこのプリント基板を備えた半導体装置について、図面を参照しながら説明する。
【００２８】
（実施の形態１）
まず、実施の形態１として、本発明にかかるプリント基板について説明する。
【００２９】
図１は、本実施形態にかかるプリント基板１を、半導体チップのパッドに接続される電極２が形成されている側、すなわち基板表面の側から見た平面図である。なお、図１では、プリント基板１上の電極２の配列の状態を示すために、電極２の大きさを拡大して表示している。
【００３０】
プリント基板１の基板表面には、プリント基板１の４つの辺に沿って電極２が整列して形成されている。また、プリント基板１の略中央部分は、半導体チップが搭載される半導体チップ搭載領域３となっている。なお、プリント基板１へ搭載された半導体チップと電極２との接続方法としては、図１０を用いて説明した従来の半導体装置５０のように、半導体チップ表面のパッドと電極２とをボンディングワイヤなどの金属細線で接続する方法や、後述の実施の形態２以下で説明するように、半導体チップのパッドと電極２とを、テープ配線基板に形成されたテープ配線を用いて接続する方法などを用いることができる。このため、本実施形態におけるプリント基板１の半導体チップ搭載領域３としては、ワイヤボンディングで接続する場合のように、文字通りプリント基板１上に樹脂等によって半導体チップが固着搭載される領域を指す場合の他に、テープ配線基板上に搭載された半導体チップを位置させるために、プリント基板１に設けられた開口部分を領域として指す場合の両方の場合が含まれる。
【００３１】
また、図１では図示を省略するが、プリント基板１の基板表面において、電極２が形成されている領域と半導体チップ搭載領域３との間の領域に対応する、プリント基板１の基板裏面の領域部分には、プリント基板１をマザーボードなどの他の回路基板に接続するための複数のランドが、略格子状に整列して形成されている。そして、プリント基板１の基板表面の電極２と基板裏面のランドとの間は、プリント基板１の基板表面や基板裏面、さらには、基板内部のいずれか一つ以上の部分に形成された配線と、プリント基板１を貫通するスルーホールとで接続されている。
【００３２】
図１に示すように、本実施形態のプリント基板１では、プリント基板１の４つの辺に沿った２つの列を形成するように、電極２が形成されている。なお、上記したように、本実施形態の場合には、電極２の配置位置と半導体チップ搭載領域３との間に図示しないスルーホールが形成されていることから、プリント基板１の基板表面において、複数の電極２の形成する列のうち、外側に位置する列５がスルーホールから遠い側に位置する第１の列となり、前記外側に位置する列５の内側に位置する列６が、第１の列よりもスルーホールに近い側に位置する第２の列となる。
【００３３】
次に、図２を用いて、プリント基板１の基板表面に形成された電極２の配置についての詳細を説明する。なお、図２は、図１に示したプリント基板１の部分拡大図であり、図１中にＡとして示した領域の部分を拡大したものである。
【００３４】
図２に示すように、本実施形態のプリント基板１の基板表面には、複数の電極２（２ａ，２ｂ，２ｃ，２ｄ，２ｅ）がプリント基板１の外側に位置する列（第１の列）５を形成するように、また、別の複数の電極２（２ｆ，２ｇ）が内側に位置する列（第２の列）６を形成するように、それぞれ配置されている。それぞれの電極２（２ａ〜２ｇ）には、電極２と図示しないスルーホールとを電気的に接続する、基板表面に設けられた配線４が接続されている。なお、図１を参照すれば明らかなように、図２の図中下側の方向にスルーホールが形成された領域や半導体チップ搭載領域３が位置していることとなる。
【００３５】
ここで、図２に示すように、本実施形態のプリント基板１では、各電極２の電極幅（Ｗ２）が、それと接続される配線４の配線幅（Ｗ１）よりも広くなっている。これは、各電極２は、ボンディングワイヤなどの金属細線や、テープ配線基板のテープ配線を介して半導体チップのパッドに接続されるため、電極２と金属細線、または、電極２とテープ配線に形成された突起電極との接続を行う関係から、所定の電極幅が必要となるのに対し、各電極に接続されている配線４は、プリント基板１上に正確に途切れることなく形成することができる最小幅を配線幅として確保すればよいからである。
【００３６】
このため、本実施形態にかかるプリント基板１では、電極２と配線４とに、（Ｗ２−Ｗ１）の配線幅の差が生じることとなる。また、プリント基板１上に電極２や配線４を形成する場合には、隣接する電極２同士、配線４同士、電極２と配線４との間に、所定の間隔を形成する必要がある。これは、プリント基板１上の縁面リークや、微細異物により不所望な短絡を防ぐための観点から、また、プリント基板１上の電極２や配線４の形成可能な位置精度の観点から定められるものである。図２に示すように、本実施形態のプリント基板１でのこの間隔、すなわち、配線および電極間の最小間隔は、Ｗ３となっている。
【００３７】
本実施形態のプリント基板１は、上記の配線４の配線幅Ｗ１、電極２の電極幅Ｗ２、配線４および電極２間の最小間隔Ｗ３に基づいて、内側に位置する列６を形成する電極２（２ｆ、２ｇ）同士の間に配置される、外側に位置する列５を形成する電極２（２ａ、２ｂ、２ｃ、２ｄ、２ｅ）に接続された配線４の本数を規定し、狭い面積により多くの電極２を効率よく配置したプリント基板１を得ることができるというものである。
【００３８】
具体的には、本実施形態のプリント基板１は、内側に位置する列６（第２の列）を形成する電極２（２ｆ、２ｇ）同士の間に配置される、外側に位置する列５（第１の列）を形成する電極２（２ａ、２ｂ、２ｃ、２ｄ、２ｅ）に接続された配線４の本数をＮ（整数）としたとき、
（Ｗ２＋Ｗ３）／（Ｗ２−Ｗ１）≦Ｎ＜（（Ｗ２＋Ｗ３）／（Ｗ２−Ｗ１））＋１
・・・・式１
の関係を満たしている。
【００３９】
式１は、次のように求められる。
【００４０】
配線４の配線幅Ｗ１は、電極４の電極幅Ｗ２よりも（Ｗ２−Ｗ１）だけ小さいので、配線４の引廻しを寄せていくことで、内側に位置する列６の電極２（２ｆ、２ｇ）の配置のためのスペースとして、外側に位置する列５の電極２（２ａ、２ｂ、２ｃ、２ｄ、２ｅ）一つ当たり（Ｗ２−Ｗ１）の余裕が生じることとなる。この余裕分（Ｗ２−Ｗ１）を複数の電極２（２ａ、２ｂ、２ｃ、２ｄ、２ｅ）の分集めると、内側に位置する列６の電極２（２ｆ、２ｇ）の電極幅Ｗ２と、この電極２を配置するときに隣り合うこととなる外側に位置する列５の電極２に接続された配線４との間に設けなくてはならない所定の間隔Ｗ３を加えた寸法（Ｗ２＋Ｗ３）よりも大きくすることができる。
【００４１】
したがって、この時に内側に位置する列６の電極２同士の間に位置する配線４の配線本数をＮとすると、以下の式２が成り立つ。
【００４２】
Ｎ×（Ｗ２−Ｗ１）≧（Ｗ２＋Ｗ３）                        ・・・・式２
ここで、式２が不等号であった場合、Ｎの上限値を確定する必要がある。そこで、Ｎは整数であることから、式３によってＮの上限値を定める。
【００４３】
（Ｎ＋１）×（Ｗ２−Ｗ１）＜（Ｗ２＋Ｗ３）                ・・・・式３
これらの式２、式３を合わせることにより、式１を導くことができる。
【００４４】
このように、本実施形態のプリント基板１では、内側に位置する列６を形成する電極２（２ｆ、２ｇ）同士の間に配置される、外側に位置する列５を形成する電極２（２ａ、２ｂ、２ｃ、２ｄ、２ｅ）に接続された配線４の本数Ｎ（整数）を、上記の式１を満たすようにすることで、配線４および電極２間、すなわち、配線４同士、電極２同士、配線４と電極２との間の短絡などが生じない範囲で、最も効率のよい電極２の配列状態を実現することができる。
【００４５】
次に、図３および図４を用いて、本実施形態のプリント基板１で電極２を効率的に配列することができることの効果を説明する。
【００４６】
いま、プリント基板上に形成する電極２に接続された配線４の配線幅Ｗ１を７０μｍ、電極２の電極幅Ｗ２を１４０μｍ、電極２および配線４間に必要な最小間隔Ｗ３を７０μｍとする。このとき、本実施形態として説明した式１に各数値を代入してみると、配線４の本数Ｎは３となる。この時、式１は等号となり、内側に位置する列６を形成する電極２（２ｆ、２ｇ）同士の間には、外側に位置する列５を形成する３つの電極２（２ｂ、２ｃ、２ｄ）に接続された配線が配置される。そして、図２に示すように、内側に位置する列６を形成する電極２ｆがその間に形成される、外側に位置する列５を形成する電極２（２ａ、２ｂ）の間隔Ｗ４は、プリント基板１上での配線４と電極２間の最小間隔Ｗ３と同じ寸法になる。この結果、電極２の配列パターンの繰り返し単位である、図２に示された、順次形成された４つの電極２を形成するために必要な間隔Ｗ５は６３０μｍとなる。
【００４７】
一方、従来技術で説明したような、一般的な電極の高密度配列手段である２列の千鳥格子状の電極配置を図４に示す。図４に示すように、２列の千鳥格子状配列であるため、外側に位置する列を形成する電極５６ａ、５６ｂ、５６ｃそれぞれの間に、内側に位置する列を形成する電極５６ｄ、５６ｅが配置されている。このとき、内側に位置する列を形成する２つの電極５６ｄ、５６ｅは、外側に位置する列を形成する電極５６ａ、５６ｂ、５６ｃに接続された配線６０との間に、所定の最小間隔Ｗ３を形成することが必要となる。したがって、外側に位置する列を形成する電極５６の隣り合う電極５６同士の間隔Ｗ４’は、２１０μとなる。
【００４８】
このとき、図３との比較のために、順次配列された４つの電極５６を形成するために必要な間隔Ｗ５’を考える。図４に示す千鳥格子配列の場合には、間隔Ｗ５’は７００μｍとなり、図３の電極配置パターンの間隔Ｗ５である６３０μｍよりも大きくなる。このことから、本実施形態における電極配置とすることにより、同じ４つの電極を配置するために必要な間隔を狭くできることが分かる。
【００４９】
なお、図３に示した場合において、異なる数値条件、例えば、配線４の配線幅Ｗ１が７５μｍ、電極２の電極幅Ｗ２が１４０μｍ、配線４と電極２間の最小間隔Ｗ３が７０μｍの場合には、式１に当てはめると配線４の本数Ｎは３となる。この時、式１は不等号となり、図３における間隔Ｗ４がＷ３より大きな寸法になり８５μｍとなる。この場合でも、４つの電極２を配置するために必要な間隔Ｗ５は６４５μｍとなり、図４に同じ数値条件を当てはめた場合のＷ５’である７００μｍよりも狭い間隔に同じ数の電極２を配置することができる。
【００５０】
次に、更に異なる数値条件として、Ｗ１が５０μｍ、Ｗ２が１４０μｍ、Ｗ３が４０μｍである場合を考える。この場合には、式１より配線４の本数Ｎは２となる。この時、式１は等号となり、図５に示すようにＷ４はＷ３と同じ寸法になる。なお、図５に示したように、（Ｗ２−Ｗ１）の値が大きい場合には、外側に位置する列の電極２ｈ、２ｉ、２ｊ、２ｋに接続される配線４を、接続された電極２から直線的に図中下方に位置するスルーホール形成領域に向けて配置することができる。
【００５１】
このように、本実施形態のプリント基板１では、形成される配線４の配線幅Ｗ１、電極２の電極幅Ｗ２、そして、配線４と電極２間の最小間隔Ｗ３の各々の寸法を用いて式１より最適な２列の電極２の配置パターンを導き出すことができる。その結果として、多数の電極２を狭い領域に効率よく配置することができ、結果として、狭パッドピッチ化、多ピン化した半導体チップを搭載することができるプリント基板１を得ることができる。
【００５２】
また、半導体チップとプリント基板１上の電極２との接続をワイヤボンドの金属細線で行う場合には、金属細線の長さを長くすることなく、金属細線間の干渉や、電気特性の劣化を回避できるプリント基板１を供給することができる。
【００５３】
（実施の形態２）
次に、本発明の実施の形態２として、本発明の半導体装置の構成について説明する。
【００５４】
図６は、本発明にかかる半導体装置の一例としての本実施形態の半導体装置１００の全体構成を示す断面図である。
【００５５】
図６に示す本実施形態の半導体装置１００では、上記実施の形態１として説明したプリント基板１の電極２と、半導体チップ２１のパッド２２とが、テープ配線基板２３を用いて接続されている。
【００５６】
本実施形態の半導体装置１００において、テープ配線基板２３は、樹脂製のテープ基材２４上に銅などの金属製のテープ配線２５が形成されたものである。また、テープ基材２４の中央部分の、テープ配線２５が形成されている側と同じ側には、半導体チップ２１が封止樹脂２８によって固着されている。そして、テープ配線基板２３の半導体チップ２１上の複数のパッド２２に相対した箇所のテープ配線２５には、あらかじめ複数の突起部２６が形成されている。このようにテープ配線２５上に突起部２６を設けることで、半導体チップ２１上のパッド２２とテープ配線基板２３上のテープ配線２５との接続を確実に行うことができる。
【００５７】
また、本実施形態の半導体装置１００におけるテープ配線基板２３では、テープ配線２５のプリント基板１上の複数の電極２に相対した箇所にも、あらかじめ複数の突起電極２７が形成されている。そして、テープ配線２５上のプリント基板１上の電極２と相対する位置に設けられた突起電極２７によって、テープ配線基板２３上のテープ配線２５と、プリント基板１の電極２との接続を確実なものとしている。なお、テープ配線基板２３と、プリント基板１とは、充填された封止樹脂１３によって固着されている。
【００５８】
プリント基板１の略中央部には、プリント基板１の半導体チップ２１搭載領域３に相当する開口部１２が設けられ、テープ配線基板２３上に搭載された半導体チップ１をこの開口部１２に位置あわせして配置することで、半導体装置１００の総厚が厚くならないようにしている。プリント基板１の電極２が形成されている基板表面とは反対側の基板裏面には、複数のランド１０が形成され、プリント基板１の基板表面に形成された電極２と、図６では図示を省略する配線４、さらに、プリント基板１を貫通して設けられるスルーホールを介して、基板表面の電極２と基板裏面のランド１０とが接続されている。なお、プリント基板１の基板裏面に形成されたランド１０は、はんだボール等を用いてマザー基板などの他の回路基板と接続される。
【００５９】
本実施形態の半導体装置１００のプリント基板１の基板表面に電極２が形成されている位置に対応する基板裏面には、ダミーパターン１８が形成されている。このダミーパターン１８は、プリント基板１の電極２にテープ配線基板２３を接続する際に、プリント基板１がたわんで逃げ、接続を妨げることを防止するためのものである。例えば、具体的な寸法例をあげると、ランド１０の厚さは１８μｍで、接続に使用するプリント配線基板２３上の突起電極２７の厚さは５〜１５μｍであるので、もしダミーパターン１８が無い場合には、プリント基板１がたわんで逃げ、接続を妨げてしまう。したがって、例えばランド１０の厚さ同等の厚さ、例えば厚さ１８μｍのダミーパターン１８を設けることが効果的である。なお、このダミーパターン１８は、ランド１０を形成する際に一緒に形成することができる。
【００６０】
次に、図７、図８を用いて、本実施形態の半導体装置１００に用いられるテープ配線基板２３のテープ配線２５の配線パターンについて説明する。
【００６１】
図７は、本実施形態のテープ配線基板２３の全体を示す平面図である。
【００６２】
図７に示すように、テープ配線基板２３は、テープ基材２４上にテープ配線２５が形成され、テープ基材２４の略中央部には半導体チップ２１が搭載されている。そして、半導体チップ２１のテープ配線２５と対向する側、すなわち、図７では半導体チップ２１の裏側に当たる面に形成されている複数のパッド２２と、テープ配線基板２３上の配線２５にあらかじめ形成された複数の突起部２６（図示省略）とが互いに接続されている。ここで、突起部２６は、例えば２０μｍ〜４０μｍピッチで形成することができるため、上記実施の形態１で説明したプリント基板１の電極２のように、複数の列状に配置形成しなくても、１列の配置で半導体チップ２１の多ピン化に対応することができる。これにより、半導体チップ２１のサイズシュリンクができ、低コスト化が実現できる。
【００６３】
テープ配線基板２３の外周部では、テープ配線２５上の、半導体装置１００を形成する際に位置あわせして接合されるプリント基板１の電極２に相対する箇所に、突起電極２７が形成されている。この突起電極２７は、半導体チップ２１を接続するための突起部２６を形成するのと同時に形成することができる。このように、製造工程を増やすことなく突起部２６と突起電極２７を同時形成することで、テープ配線基板２３の低コスト化が実現できる。なお、図７に示すように、テープ配線基板２３上の複数のテープ配線２５は、すべてテープ配線基板２３の内側から外周縁まで延長されている。これは、テープ配線基板２３のテープ配線２５上に突起部２６と突起電極２７を形成する際に、電解金属めっきを施していて、めっき給電をするために配線２５をテープ配線基板２３の外周まで延長する必要があるからである。
【００６４】
なお、上記説明した図６は、図７中に示したＤ−Ｄ’矢示線方向の断面構成を示している。
【００６５】
図８（ａ）および図８（ｂ）は、テープ配線基板２３とプリント基板１との接続状態を示す部分拡大平面図であり、図７で領域Ｃとして示した部分を拡大したものである。なお、この領域Ｃは、上記実施の形態１で説明したプリント基板１の電極パターンを示す拡大図である図２の部分に相当する部分、すなわち、図１における領域Ａに相当する部分である。
【００６６】
図８（ａ）に示すように、プリント基板１上の複数の電極２と、テープ配線基板２３上の複数の突起電極２７が位置合わせされ、互いに接合されている。ここで、突起電極２７は、例えば２０μｍ〜４０μｍのピッチで形成することができるため、位置あわせ誤差となるアライメントずれを考慮しても、プリント基板１の電極２は、ボンディングワイヤで半導体チップ２１と接続する場合と比較して、その電極幅を小さくすることができる。例えば、ボンディングワイヤで半導体チップ２１と接続する場合の電極２の電極幅は、上記実施の形態１において例示したように一例として１４０μｍ程度であるが、テープ配線基板２３を用いて半導体チップ２１のパッド２２と接続する場合には、電極幅を６０μｍ〜１００μｍにすることができる。これにより、ボンディングワイヤを用いて接続する場合と比較して、さらに狭い領域で半導体チップ２１のパッド２２と、プリント基板１の電極２との接続を行うことができ、挟ピッチ化、多ピン化が行われている半導体チップ２１を搭載した半導体装置１００として、より小型化されたものを得ることができる。
【００６７】
以上、本実施形態の半導体装置１００として説明したように、半導体チップ２１のパッド２２とプリント基板１の電極２との電気的接続を、ボンディングワイヤのような金属細線を用いるのではなく、テープ配線基板２３を用いることにより、金属細線間の干渉を回避するだけでなく、プリント基板１の電極２の電極幅を小さくでき、半導体装置１００としてさらなる小型化、小面積化を実現することができる。
【００６８】
なお、図７，図８に示すように、テープ配線基板２３上のテープ配線２５には、プリント基板１上の複数の電極２に相対する接続箇所だけではなく、プリント基板１上に電極２や配線４が形成されていない箇所に相当する部分にも、突起電極２７が形成されている。例えば、本実施形態の半導体装置１００のテープ配線基板２３では、図８（ａ）に示したように、１本のテープ配線に対して２つずつ、２列の突起電極２７が形成されている。これは、テープ配線基板２３に突起電極２７を形成するための露光マスクとして、テープ配線２５を横切る方向の長孔状パターンを開口したものを用いているからである。すなわち、２列に電極２が形成された、本実施形態の半導体装置１００のプリント基板１の電極２の配列パターンに対応するために、効率よく突起電極２７を形成するためには、テープ配線基板２３の辺と平行な方向において、一部のテープ配線２５上のみに突起電極２７を形成することができず、全てのテープ配線２５上に同じように２列の突起電極２７が形成されるのである。
【００６９】
しかしこの問題は、テープ配線基板２３上のテープ配線２５の配置を、接続されては困るプリント基板１上の配線４や電極２を回避するように設計することで、容易に回避できる。したがって、図８（ａ）に示すように、プリント基板１上のテープ配線基板２５と対応していない、接続されては困る電極２や配線４とテープ配線２５上の突起電極２７の形成位置とをずらすことができる。このようにすることで、テープ配線２５上に形成された突起電極２７と、プリント基板１上に形成された電極２や配線４との不所望な電気的導通が生じることはない。
【００７０】
また、本実施形態の半導体装置１００のプリント基板１は、図８（ａ）に示すように、プリント基板１の配線４の配線幅をＷ１、電極２の電極幅をＷ２、配線４同士、電極２同士、配線４と電極２との間に設けられるべき所定の間隔をＷ３としたとき、上記実施の形態１で説明したとおり、内側に位置する列を形成する電極２間に形成される、外側に位置する電極２に接続された配線４の本数をＮ（整数）とした時に、下記式１を満たしている。
【００７１】
（Ｗ２＋Ｗ３）／（Ｗ２−Ｗ１）≦Ｎ＜（（Ｗ２＋Ｗ３）／（Ｗ２−Ｗ１））＋１
・・・・式１
このときさらに、テープ配線基板２３のテープ配線の配線幅をＷ５、突起電極２７の電極幅をＷ６、テープ配線基板２３の隣接するテープ配線２５同士の最小の間隔をＷ７とした時に、
Ｗ３≧（Ｗ６＋２×Ｗ７）                                  ・・・・式４
を満たすことで、テープ配線２５上に形成された突起電極２７と、接続が生じることを望んでいないプリント基板１上の電極２や配線４とが導通してしまうことを確実に防止することかできる。
【００７２】
テープ配線基板２３上では、隣接するテープ配線２５同士の絶縁性を確保するために、その最小の間隔をＷ７以上としている。したがって、突起電極２７と隣接するテープ配線２５との絶縁性を確保するために、突起電極２７の両側にもこの所定の最小間隔Ｗ７を確保することが必要である。同様に、テープ配線基板２３上の突起電極２７と、対向配置されるプリント基板１上の電極２や配線４との間にも、この所定の最小間隔Ｗ７を保つことが必要である。したがって、突起電極２７の電極幅Ｗ６に加えて、その両側に最小間隔Ｗ７を確保した値、すなわち（Ｗ６＋２×Ｗ７）よりも、プリント基板１上の電極２および配線４の最小間隔Ｗ３を広くすることで、突起電極２７と、プリント基板１上の電極２や配線４との不所望な導通を確実に防止することができるのである。
【００７３】
具体的な寸法の一例をあげると、プリント基板１の配線４と電極２との間に設けるべき所定の間隔Ｗ３が６０μｍ〜８５μｍ、テープ配線２５の配線幅Ｗ５は隣接するテープ配線２５同士の間隔Ｗ７と等しく、突起電極２７の電極幅Ｗ６が２３μｍ、隣接するテープ配線２５同士の間隔Ｗ７は１５μｍである。この場合、Ｗ７＋Ｗ６＋Ｗ７は５３μｍとなり、プリント基板１の配線４と電極２との間隔Ｗ３よりよりも小さくなる。このように、突起電極２７の幅と間隔を加えた寸法（Ｗ７＋Ｗ６＋Ｗ７）が小さい場合には、プリント基板１の配線２や電極４の間に積極的に突起電極２７を配置することで、空き空間を最大限に活用し、配置の効率化が図れ、狭ピッチ化を実現することができる。
【００７４】
なお、本実施形態におけるテープ配線基板２３では、突起電極２７の電極幅Ｗ６をテープ配線２５の配線幅Ｗ５よりも広く設定している。このようにすることで、突起電極２７とプリント基板１上の電極２との接続を、より確実に行うことができるからである。ただし、このＷ５＜Ｗ６という条件は、本発明において必須のものではないことは言うまでもない。
【００７５】
以上説明したように、本実施形態の半導体装置１００では、半導体チップ２１のパッド２２とプリント基板１の電極２との電気的接続を、テープ配線基板２３を用いて行うことにより、ボンディングワイヤを用いた場合のような金属細線間の干渉を回避することができるだけでなく、プリント基板１の電極２の電極幅を小さくできるので、さらなる狭パッドピッチ、多ピン化された半導体チップ２１に対応した、小面積の半導体装置１００を実現することができる。
【００７６】
図８（ｂ）は、本実施形態における半導体装置１００の応用例を示す部分拡大平面図であって、図８（ａ）として示した部分と同じ部分を示したものである。
【００７７】
図８（ｂ）に示すように、本実施形態の半導体装置１００の応用例では、テープ配線基板２３上の複数のテープ配線２５が、プリント基板１の電極２と重複する部分において、テープ配線２５の幅をＷ８に広げた幅広部２５ａとなっている点が、図８（ａ）として示した、上記基本構成の半導体装置１００のテープ配線基板２３のテープ配線２５と異なっている。ここで、図８（ｂ）に示した応用例の半導体装置１００の具体的な寸法例としては、テープ配線２５の配線幅Ｗ５が１５μｍのとき、テープ配線２５の幅広部２５ａの配線幅Ｗ８を２０μｍとすることができる。
【００７８】
このように、プリント基板１上の複数の電極２と重複する位置のテープ配線２５に幅広部２５ａを設けることで、テープ配線基板２３上の複数の突起電極２６を半導体チップ２１のパッド２３と接続する際に加えた超音波振動により、テープ配線基板２３上の配線２５が断線することを防ぐことができる。したがって、半導体装置１００において電気的な導通不良により電気特性を損なうことを防止できる。
【００７９】
（実施の形態３）
次に、本発明の実施の形態３として、半導体装置の他の具体的構成について説明する。
【００８０】
図９は、本発明の実施の形態３に係る半導体装置２００の一例を示す断面構成図である。なお、図９は、本発明の第２の実施形態にかかる半導体装置１００を説明した図６と同じ部分の断面構成を示している。
【００８１】
図９に示した、本発明の第３の実施形態の半導体装置２００が、図６に示した実施の形態２の半導体装置１００と異なる点は、プリント基板１の基板裏面に設けてあるランド１０上にはんだボール１１を形成している点、および、半導体チップ２１の裏面にも、金属薄膜２０を介してはんだボール１９を形成している点である。金属薄膜２０は、例えば銅箔で、厚さ１８μｍ程度のものでよく、半導体チップ２１の裏面には、接着剤で固定しておいてもよい。また、図９では、半導体チップ２１上の金属薄膜２０として、ランド１０と同様の大きさで複数個形成されたものを示しているが、半導体チップ２１上に形成される金属薄膜２０は、ランド１０と同じ形状、面積とする必要はなく、また、半導体チップ上に１枚のみ形成されていてもよい。
【００８２】
このように、本実施形態の半導体装置２００では、半導体チップ２１の裏面にもはんだボールを形成することで、半導体装置２００を、図示しないマザー基板などの他の回路基板に２次実装する際に、マザー基板の電極端子にランド１０上のはんだボール１１を電気的に接続するとともに、半導体チップ２１の裏面のはんだボール１９を接続することができる。このようにすることで、半導体チップ２１が動作する際に生じる熱を、このはんだボール１９を介してマザー基板へ逃がすことができ、高放熱構造の半導体装置２００を実現することができる。その結果、熱ストレスで半導体チップ２１が破壊されることを防止し、高い信頼性を有する半導体装置２００を実現することができる。
【００８３】
以上のような構成により、本発明のプリント基板では、基板表面の電極配置を２列のままで根より効率よく行うことができ、多ピン化された半導体チップが搭載された場合でも、プリント基板の面積増大を効果的に抑制することができる。また、特に、半導体チップをボンディングワイヤによって接続する場合には、半導体チップに近い領域に、より多くの電極を配置することができるので、金属細線の長さを長くすることなく半導体チップと電極との接続を行うことができる。このため、金属細線間の干渉による電気特性の低下や不所望な短絡を効果的に防止することができる。
【００８４】
また、本発明の半導体装置では、上記した狭い面積により多くの電極が配置できるプリント基板を用い、かつ、半導体チップのパッドとプリント基板の電極との接続をテープ配線基板で行うため、ボンディングワイヤによって接続される場合に比較して、より小面積の半導体装置を実現することができる。また、金属細線を用いていないために、金属細線間の干渉が原因となる電気特性の低下も、効果的に防止することができる。
【００８５】
また、第３の実施形態として示したように、半導体チップにも金属薄膜を介してはんだボールを形成してこれをマザーボードなどの他の回路基板に接続することで、半導体チップの高熱化にも対応できる信頼性の高い半導体装置を得ることができる。
【００８６】
なお、上記各実施の形態では、半導体搭載領域をプリント基板の略中央に位置させるものとして説明したが、これは、半導体チップをプリント基板の略中央に配置することで、プリント基板の４つの辺に近い位置に電極を形成することができ、狭い面積で効率よく半導体チップとプリント基板との接続ができるからである。しかし、本発明はこの構成に限られるものではなく、マザーボードなどのプリント基板が接続される他の回路基板の接続端子の配列に対応するランドの配列によっては、半導体チップの搭載領域がプリント基板の略中央部に配置されない場合も想定できる。このような場合でも、本発明を適用することで、従来の千鳥格子配列と比較してより効率よく電極の配置を行うことができる。
【００８７】
また、プリント基板の基板表面に形成される電極の列は、上記各実施形態において説明した２列の場合に限定されるものに限らない。３列以上の列として電極が配置されている場合でも、各電極が接続されるスルーホールとの位置関係に基づいて、少なくとも２列の電極配列パターンに本発明を適用することで、狭い面積に効率よく電極を配置することができるという本発明の効果を奏したプリント基板、また、このプリント基板を備えた半導体装置を実現することができる。
【００８８】
さらに、上記各実施形態の説明では、プリント基板の周囲に配置された電極と、プリント基板の略中央部に配置された半導体チップ搭載領域との間に、スルーホールが形成される例についてのみ説明した。しかし、より多ピン化された半導体チップに対応するために、電極が形成する列が２列では不十分な場合には、例えば電極が形成する列を４列設け、内側の２列の電極に接続されるスルーホールをプリント基板中央の半導体チップ搭載領域側に、また、外側の２列の電極に接続されるスルーホールをプリント基板の電極が形成されている領域よりも更に外側の各辺に近い領域に形成することができる。このような場合にも、内側の２列と外側の２列の各電極の列に対して本発明を適用することで、より高効率な、狭い領域に多数の電極を配置することができるプリント基板、半導体装置を得ることができる。
【産業上の利用可能性】
【００８９】
本発明は、狭い面積に多くの電極が配置された、半導体チップなどの搭載部品との接続を効率よく行うことができるプリント基板、さらに、そのプリント基板を備えた半導体装置として、ＢＧＡパッケージなどの半導体装置として利用可能である。
【図面の簡単な説明】
【００９０】
【図１】本発明の実施の形態１に係るプリント基板の全体構成を示す平面図である。
【図２】本発明の実施の形態１に係るプリント基板の、電極配置の詳細を示す部分拡大平面図である。
【図３】本発明の実施の形態１に係るプリント基板の、電極配置の効果を示すための図である。
【図４】比較例としての、従来の千鳥格子配置の電極配置パターンを示す図である。
【図５】本発明の実施の形態１に係るプリント基板の、電極配置の応用例を示すための部分拡大平面図である。
【図６】本発明の実施の形態２に係る半導体装置の断面構成を示す図である。
【図７】本発明の実施の形態２に係る半導体装置の、テープ配線基板の全体構成を示す平面図である。
【図８】本発明の実施の形態２に係る半導体装置の、テープ配線基板とプリント基板との接続部分を示す拡大図である。図８（ａ）は、その基本構成を示す図、図８（ｂ）は、テープ配線に幅広部が設けられた形態を示す図である。
【図９】本発明の実施の形態３に係る半導体装置の断面構成を示す図である。
【図１０】従来の半導体装置の構成を示す図である。
【符号の説明】
【００９１】
１  プリント基板
２  電極
３  半導体搭載領域
４  配線
５  電極が形成する外側に位置する列（第１の列）
６  電極が形成する内側に位置する列（第２の列）
１０  ランド
１１  はんだボール
１２  開口部
１８  ダミーパターン
１９  はんだボール
２１  半導体チップ
２２  パッド
２３  テープ配線基板
２４  テープ基材
２５  テープ配線
２６  突起部
２７  突起電極
２８  封止樹脂
【図１】
2010161295.tif 000003
【図２】
2010161295.tif 000004
【図３】
2010161295.tif 000005
【図４】
2010161295.tif 000006
【図５】
2010161295.tif 000007
【図６】
2010161295.tif 000008
【図７】
2010161295.tif 000009
【図８】
2010161295.tif 000010
【図９】
2010161295.tif 000011
【図１０】
2010161295.tif 000012