(57)【要約】【課題】製造工程が簡素であり、機械的な外部応力に強い、ウエハレベルでの半導体装置を提供する。【解決手段】半導体素子２上に形成された金属配線３の上に保護膜５と応力緩衝層６を形成し、金属配線３が露出するように保護膜５と応力緩衝層６を貫通するビアホール７を設け、ビアホール内に埋め込んだ導電層９を介してバンプ電極１０を形成する。【選択図】図１
2010192747.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板に設けられた半導体素子上に配置された金属配線と、
前記金属配線の上に形成され、前記金属配線を保護する保護膜と、
前記保護膜の上に形成された応力緩衝層と、
前記保護膜及び、前記応力緩衝層を貫通して、前記金属配線上に設けられたビアホールと、
前記ビアホールの内面及び前記金属配線の表面、及び前記応力緩衝層の表面に形成された下地金属膜と、
前記ビアホールを埋め込むように形成された導電層と、
前記導電層の上に形成されたバンプ電極を有し、
平面視にて、前記ビアホールは前記バンプ電極の下ではあるが周囲の領域に形成されていることを特徴とする半導体装置。
【請求項２】
半導体基板と、
前記半導体基板に設けられた半導体素子上に配置された第１の金属配線と、
前記第１の金属配線の上に絶縁膜を介して配置された第２の金属配線と、
前記第２の金属配線の上に形成され、前記金属配線を保護する保護膜と、
前記保護膜の上に形成された応力緩衝層と、
前記保護膜及び、前記応力緩衝層を貫通して、前記第２の金属配線上に設けられたビアホールと、
前記ビアホールの内面及び前記第２の金属配線の表面、及び前記応力緩衝層の表面に形成された下地金属膜と、
前記ビアホールを埋め込むように形成された導電層と、
前記導電層の上に形成されたバンプ電極と、
前記半導体素子上に前記第１の金属配線により形成された入出力のための金属端子と、を有し、
前記第２の金属配線は前記バンプ電極及び前記ビアホール内に形成された前記導電層と前記金属端子とを、前記金属端子上に設けられたビアを介してつなぐ再配線であり、
平面視にて、前記ビアホールは前記バンプ電極の下ではあるが周囲の領域に形成されていることを特徴とする半導体装置。
【請求項３】
前記応力緩衝層はポリイミド膜あるいはエポキシを主剤とした有機樹脂膜であることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記応力緩衝層は絶縁性セラミック膜であることを特徴とする請求項１または２に記載の半導体装置。
【請求項５】
前記応力緩衝層は酸化アルミニウムあるいは窒化アルミニウムを含むセラミック膜であることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記応力緩衝層はセラミック膜と前記セラミック膜より機械的剛性の小さい材料の２層からなることを特徴とする請求項４または５に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バンプ電極を有する半導体装置に関し、ウエハレベルで半導体素子のパッケージを形成する半導体装置に関する。
【背景技術】
【０００２】
従来のウエハレベルでの半導体素子のパッケージの断面図を図５に示す。ウエハレベルで半導体素子の実装をする場合、半導体素子２上に金属配線３により形成した入出力のための金属端子４と金属配線３を保護する保護膜５を形成し、入出力の金属端子４の一部が露出するように保護膜５をエッチングした半導体基板１を製造する。その後、半導体基板１の上に第１の応力緩衝層２１を形成し、半導体基板１に形成した入出力のための金属端子４の上に第１の応力緩衝層２１を貫通するような第１の開口孔２３を形成し、次に、第１の開口孔２３の内面及び入出力のための金属端子４の表面、及び第１の応力緩衝層２１の表面に下地金属を形成し、第1の開口孔２３と最後に形成するバンプ電極２６とを電気的に接続する再配線のパターンをフォトレジストで形成し、そこにメッキ等により第１の開口孔２３及び再配線２５のパターンに例えば銅などの金属を埋め込むように形成する。
【０００３】
次に、再配線２５のパターンを形成したフォトレジストを除去して、フォトレジストを除去したことで露出した下地金属をエッチングする。次に、第１の応力緩衝層２１及び再配線２５の上に第２の応力緩衝層２２を形成し、再配線２５の上に第２の応力緩衝層２２を貫通するように第２の開口孔２４を形成し、第２の開口孔２４にバンプ電極をスクリーニング印刷等により形成することで、バンプ電極を有するウエハレベルでの半導体素子のパッケージを形成している。
【０００４】
一般に、前述のような形態のウエハレベルでの半導体素子のパッケージはその製造工程が複雑で、工程が長いため、製造コストが大きい問題がある。また、平面視にて、半導体素子を有する半導体ウエハに形成した入出力の金属端子からバンプ電極までつなげる再配線は、例えば、メッキで形成した金属により形成するため、その配置には制約があり、半導体素子のチップサイズに影響を与えることとなる。
【０００５】
もう少し製造工程が簡素な形態として、例えば、フリップチップ等に使われている半導体素子のパッケージとして、特許文献１のような形態がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−１６５５９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１の形態では、バンプ電極の中央部に開口孔が形成され、開口孔に金属等からなる導電層があるため、半導体装置を実装した際のバンプ電極の変形応力が半導体素子に伝わりやすく機械的な外部応力に弱い場合がある。
【０００８】
また、前述のような形態のウエハレベルでの半導体素子のパッケージはその製造工程が複雑で、工程が長いため、製造コストが大きい問題がある。また、平面視にて、半導体素子を有する半導体ウエハに形成した入出力の金属端子からバンプ電極までつなげる再配線は、例えば、メッキで形成した金属により形成するため、その配置には制約があり、半導体素子のチップサイズに影響を与えることとなる。
【０００９】
そこで、本発明は、製造工程が簡素であり、機械的な外部応力に強い、ウエハレベルでの半導体素子のパッケージを提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明は、前記目的を達成するために、半導体素子上に形成された金属配線を有する半導体基板と、金属配線の中の最上層の金属配線の上に形成され、前記金属配線を保護する保護膜と、前記保護膜の上に形成された応力緩衝層と、前記保護膜及び、前記応力緩衝層を貫通するように、前記金属配線上に設けられたビアホールと、前記ビアホールの内面及び前記金属配線の表面、及び前記応力緩衝層の表面に形成された下地金属膜と、前記ビアホールを埋め込むように形成された導電層と、前記導電層の上に形成されたバンプ電極を有し、平面視にて、前記ビアホールは前記バンプ電極の周辺の位置に形成されていることを特徴とする半導体装置を提供する。
【００１１】
さらに、半導体素子上に形成された金属配線を有する半導体基板と、金属配線の中の最上層の金属配線の上に形成され、前記金属配線を保護する保護膜と、前記保護膜の上に形成された応力緩衝層と、前記保護膜及び、前記応力緩衝層を貫通するように、前記金属配線上に設けられたビアホールと、前記ビアホールの内面及び前記金属配線の表面、及び前記応力緩衝層の表面に形成された下地金属膜と、前記ビアホールを埋め込むように形成された導電層と、前記導電層の上に形成されたバンプ電極を有し、前記半導体素子上に前記金属配線により形成された入出力のための金属端子と、前記金属端子と前記バンプ電極及び前記ビアホール内に形成された前記導電層とをつなぐ再配線を有し、前記再配線が、前記保護膜の下に形成された第２の金属配線で形成されていることを特徴とする半導体装置を提供する。
【００１２】
また、前記の半導体装置において、前記応力緩衝層はポリイミド膜あるいはエポキシを主剤とした有機樹脂膜であることを特徴とする半導体装置を提供する。
【００１３】
また、前記の半導体装置において、前記応力緩衝層は絶縁性セラミック膜であることを特徴とする半導体装置を提供する。
【００１４】
また、前記の半導体装置において、前記応力緩衝層は酸化アルミニウムあるいは窒化アルミニウムを含むセラミック膜であることを特徴とする半導体装置を提供する。
【００１５】
また、前記の半導体装置において、前記応力緩衝層はセラミック膜と前記セラミック膜より機械的剛性の小さい材料の２層からなることを特徴とする半導体装置を提供する。
【発明の効果】
【００１６】
本発明によれば、製造工程が簡素であり、機械的な外部応力に強い、ウエハレベルでの半導体装置を提供することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１の実施例の断面図である。
【図２】本発明の第１の実施例の平面図である。
【図３】本発明の第２の実施例の断面図である。
【図４】本発明の第２の実施例の平面図である。
【図５】従来の形態のウエハレベルでの半導体素子のパッケージの断面図である。
【発明を実施するための形態】
【００１８】
本発明の第１の実施例を図１および図２を利用して、以下に説明する。
【００１９】
Ｐ型シリコンからなる半導体基板１にＣＭＯＳ回路を構成する半導体素子２を形成する。ＣＭＯＳ回路の入力回路あるいは出力回路は、アルミニウムからなる金属配線３により入出力の金属端子４に接続されている。最上層の金属配線３及び入出力の金属端子４は、窒化シリコンからなる保護膜５に覆われている。このとき、半導体基板１はＮ型シリコンでも構わない。
【００２０】
次に、保護膜５の上に応力緩衝層６を形成する。本実施例では、応力緩衝層６として感光性のポリイミドをスピンコートにより約２０ミクロンの厚さとなるように形成した。その後、ポリイミドをフォトマスクによりビアホール７となる部分のポリイミドを感光、現像して、ポリイミドにビアホール７となる孔を形成する。ビアホール７の位置は後で形成されるバンプ電極の中心を避け、バンプ電極の下ではあるが周囲の領域に位置するようにする。その後に、ポリイミドをマスクとして６弗化硫黄により保護膜５をエッチングすることにより、金属配線３をビアホール７の底に露出させる。
【００２１】
このとき、応力緩衝層６の厚さを２０ミクロンとしたが、この厚さは例えば１０ミクロンでも、３０ミクロンでも構わない。
【００２２】
また、応力緩衝層６の材質はポリイミドでなくとも構わない。例えば、エポキシを主剤とする樹脂、例えばＰＭＭＲ、ＳＵ−８等でも同様の機能を果たす。また、ポリイミドあるいはエポキシを主剤とする樹脂は必ずしも感光性である必要はない。例えば、ポリイミドで保護膜５を覆った後に、例えば、クロム等の金属によりポリイミド表面を覆い、その上にフォトレジストを塗布してフォトマスクによりフォトレジストでビアホールの平面視のパターンを形成し、その後、ポリイミド表面のクロムをエッチングによりビアホールの平面視のパターンに加工し、フォトレジストを除去後に、クロムをエッチングのマスクとして使いポリイミドをビアホールの形状に加工する方法もある。また、ポリイミドで保護膜５を覆った後に、ポリイミドを半硬化し、その上にフォトレジストを塗布して露光・現像してフォトレジストとポリイミドに同時にビアホールのパターンを形成し、その後フォトレジストを除去してポリイミドにビアホールを形成するという方法もある。
【００２３】
また、応力緩衝層６にセラミック膜を使っても良い。特に、酸化アルミニウム、窒化アルミニウム等は、熱伝導率がポリイミド等の樹脂に比べて大きいため半導体素子で発生する熱を外部へ放熱する観点では有効である。また、セラミック膜は樹脂に比べて機械的強度も高い。このため、ウエハレベルのパッケージの材質として、セラミック膜の有用性は高いと言える。
【００２４】
セラミック膜は、例えば、セラミックの微粒子を保護膜５の表面に積層することで形成することができる。
【００２５】
応力緩衝層６にセラミック膜を使う場合、セラミック膜を保護膜５の上に直接形成しても良いが、セラミックよりも機械的剛性が小さい樹脂、例えばポリイミドで保護膜５を覆った上にセラミック膜を形成しても良い。
【００２６】
応力緩衝層６及びビアホール７を形成した後、チタン・タングステンと銅からなる下地金属８をスパッタにより、応力緩衝層６の表面及び、ビアホール７の内面及びビアホール７の底面にある金属配線３の上に形成する。その後、下地金属８の表面にフォトレジストをスピンコートして、フォトマスクによる露光、現像によりバンプ電極１０を形成する領域のフォトレジストを除去して下地金属８を露出させる。その後に、露出した下地電極８の上に電解メッキにより銅を析出させ、導電層９を形成し、次に、銅からなる導電層９の上に約６０ミクロンの厚さのハンダをメッキにより形成し、バンプ電極１０とする。最後に有機溶剤によりフォトレジストを溶解して除去した後に、エッチングにより表面に露出している下地金属を除去することで、バンプ電極１０が存在しない領域に応力緩衝層６を露出させて半導体装置を完成させる。本実施例に係る構造を上から見ると図２に示されるように、ビアホール７はバンプ電極１０の下ではあるが周囲の近傍に位置することになる。
【００２７】
第１の実施例では、バンプ電極１０の直下に入出力の金属端子４が存在する場合の例であったが、必ずしもバンプ電極の周囲の直下に入出力の金属端子があるとは限らない。バンプ電極に要求される位置が金属端子から離れていることがありうる。
【００２８】
そこで、半導体素子２の入出力の金属端子４がバンプ電極１０の直下にない場合について、第２の実施例を示す図３および図４を利用して説明する。
【００２９】
入出力の金属端子４の上を酸化シリコンからなる絶縁膜１３で覆った後に金属配線のビア１２を形成する。その後、アルミニウムからなる第２の金属配線である再配線１１を形成する。その後、再配線１１を窒化シリコンからなる保護膜５で覆う。
【００３０】
次に、保護膜５の上に応力緩衝層６を形成する。本実施例では、応力緩衝層６として感光性のポリイミドをスピンコートにより約２０ミクロンの厚さとなるように形成した。その後、ポリイミドをフォトマスクによりビアホール７となる部分のポリイミドを感光、現像して、ポリイミドにビアホール７となる孔を形成する。ビアホール７の位置は後で形成されるバンプ電極の中心を避け、バンプ電極の下ではあるが周囲の領域に位置するようにする。その後に、ポリイミドをマスクとして６弗化硫黄により保護膜５をエッチングすることにより、第２の金属配線である再配線１１をビアホール７の底に露出させる。このとき、ビアホール７は半導体素子２や金属端子４の直上ではなく、半導体素子２や金属端子４から離れた位置に開口する。
【００３１】
このとき、応力緩衝層６の厚さを２０ミクロンとしたが、この厚さは例えば１０ミクロンでも、３０ミクロンでも構わない。
【００３２】
また、応力緩衝層６の材質はポリイミドでなくとも構わない。例えば、エポキシを主剤とする樹脂、例えばＰＭＭＲ、ＳＵ−８等でも同様の機能を果たす。また、ポリイミドあるいはエポキシを主剤とする樹脂は必ずしも感光性である必要はない。例えば、ポリイミドで保護膜５を覆った後に、例えば、クロム等の金属によりポリイミド表面を覆い、その上にフォトレジストを塗布してフォトマスクによりフォトレジストでビアホールの平面視のパターンを形成し、その後、ポリイミド表面のクロムをエッチングによりビアホールの平面視のパターンに加工し、フォトレジストを除去後に、クロムをエッチングのマスクとして使いポリイミドをビアホールの形状に加工する方法もある。また、ポリイミドで保護膜５を覆った後に、ポリイミドを半硬化し、その上にフォトレジストを塗布して露光・現像してフォトレジストとポリイミドに同時にビアホールのパターンを形成し、その後フォトレジストを除去してポリイミドにビアホールを形成するという方法もある。
【００３３】
また、応力緩衝層６にセラミック膜を使っても良い。特に、酸化アルミニウム、窒化アルミニウム等は、熱伝導率がポリイミド等の樹脂に比べて大きいため半導体素子で発生する熱を外部へ放熱する観点では有効である。また、セラミック膜は樹脂に比べて機械的強度も高い。このため、ウエハレベルのパッケージの材質として、セラミック膜の有用性は高いと考える。
【００３４】
セラミック膜は、例えば、セラミックの微粒子を保護膜５の表面に積層することで形成することができる。
【００３５】
応力緩衝層６にセラミック膜を使う場合、セラミック膜を保護膜５の上に直接形成しても良いが、セラミックよりも機械的剛性が小さい樹脂、例えばポリイミドで保護膜５を覆った上にセラミック膜を形成しても良い。
【００３６】
応力緩衝層６及びビアホール７を形成した後、チタン・タングステンと銅からなる下地金属８をスパッタにより、応力緩衝層６の表面及び、ビアホール７の内面及びビアホール７の底面にある第２の金属配線である再配線１１の上に形成する。その後、下地金属８の表面にフォトレジストをスピンコートして、フォトマスクによる露光、現像によりバンプ電極１０を形成する領域のフォトレジストを除去して下地金属８を露出させる。その後に、露出した下地電極８の上に電解メッキにより銅を析出させ、導電層９を形成し、次に、銅からなる導電層９の上に約６０ミクロンの厚さのハンダをメッキにより形成し、バンプ電極１０とする。最後に有機溶剤によりフォトレジストを溶解して除去した後に、エッチングにより表面に露出している下地金属を除去することで、バンプ電極１０が存在しない領域に応力緩衝層６を露出させて半導体装置を完成させる。本実施例では、図４に示すように金属端子４がバンプ電極１０と重ならないように配置されることから、外部応力により損傷を受けにくい半導体装置とすることができる。
【符号の説明】
【００３７】
１  半導体基板
２  半導体素子
３  金属配線
４  入出力の金属端子
５  保護膜
６  応力緩衝層
７  ビアホール
８  下地金属
９  導電層
１０  バンプ電極
１１  再配線（第２の金属配線）
１２  金属配線のビア
１３  絶縁膜
２１  第１の応力緩衝層
２２  第２の応力緩衝層
２３  第１の開口孔
２４  第２の開口孔
２５  再配線（第１の応力緩衝層の上の導電層）
２６  バンプ電極（スクリーニング印刷）
【図１】
2010192747.tif 000003
【図２】
2010192747.tif 000004
【図３】
2010192747.tif 000005
【図４】
2010192747.tif 000006
【図５】
2010192747.tif 000007