(57)【要約】【課題】ライン間キャパシタンスを減少できる構造を有する集積回路および不純物が多層集積回路構造の次の層に存在する導電性要素に対し破壊的反応を起こすのを防止できる集積回路の製造方法を提供する。【解決手段】低誘電率材料中での不純物の移動を防止できるキャップ層あるいはバリヤ層により、不純物が多層集積回路構造の次の層に存在する導電性要素に対し破壊的反応を起こすのを防止する。集積回路は第一の誘電体層と集積回路のより上層の導電層間に拡散防止バリヤ層を堆積して製造される。拡散防止バリヤ層はその次の金属層で不純物を含む誘電体層へその場で形成され、さらに、研磨を含む処理が多層誘電体構造に対してなされる。キャップ層あるいはバリヤ層にその場堆積は不純物を含む層を雰囲気にさらすのを防止し、そしてキャップ層あるいはバリヤ層により、水分、水素あるいはそのたのものにより、層が汚染されるのを防止することができる。【選択図】図３
2010161396.tif 000002
【特許請求の範囲】
【請求項１】
基板とその上に堆積された第１の導電性要素と、
前記基板及び前記第１の導電性要素上に堆積されそれに接触するフッ素含有誘電体層と、
前記フッ素含有誘電体層上に堆積されそれに接触する不純物防止バリヤ層と、ここで、前記不純物防止バリヤ層はシリコンリッチ酸化物を含み、
前記不純物防止バリヤ層上に堆積された第２の導電性要素とを含み、ここで、少なくとも一つの前記第２の導電性要素は前記不純物防止バリヤ層に接触する
ことを特徴とする集積回路。
【請求項２】
前記フッ素含有誘電体層が、フッ化珪酸塩ガラスであることを特徴とする請求項１記載の集積回路。
【請求項３】
前記フッ素含有誘電体層が、低−ｋ誘電体材料であることを特徴とする請求項１記載の集積回路。
【請求項４】
前記不純物防止バリヤ層が、その場堆積されることを特徴とする請求項１記載の集積回路。
【請求項５】
前記第２の導電性要素が、チタンであることを特徴とする請求項１記載の集積回路。
【請求項６】
前記不純物防止バリヤ層が、ＳｉＯｘであり、ｘ＜２であることを特徴とする請求項１記載の集積回路。
【請求項７】
基板上に第１の導電性要素を堆積する工程、
前記基板及び前記第１の導電性要素と接触してその上にフッ素含有誘電体層を堆積する工程、
前記フッ素含有誘電体層に接触してその上に不純物防止バリヤ層を堆積する工程、ここで、前記不純物防止バリヤ層はシリコンリッチ酸化物を含み、
前記不純物防止バリヤ層上に第２の導電性要素を堆積する工程を含み、ここで、前記第２の導電性要素の少なくとも一つの表面が前記不純物防止バリヤ層に接触する
ことを特徴とする集積回路の製造方法。
【請求項８】
前記不純物防止バリヤ層が、その場堆積されることを特徴とする請求項７記載の集積回路の製造方法。
【請求項９】
前記不純物防止バリヤ層が、ＳｉＯｘであり、ｘ＜２であることを特徴とする請求項７記載の集積回路の製造方法。
【請求項１０】
前記フッ素含有誘電体層が、フッ化珪酸塩ガラスであることを特徴とする請求項７記載の集積回路の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は金属層間誘電体による拡散防止バリヤ層を有する集積回路およびその製造方法に関する。
【背景技術】
【０００２】
一般にデバイスの縮小化や集積回路の小型化には、多層集積回路構造の種々
の誘電体に用いる低誘電率（低−）材料を使用することが必要である。ほぼ０．２５ミクロンのサイズの特徴として、層間あるいは線間キャパシタンスは寄生成分になり、また、集積回路の特性に悪い影響を与え、一方、２層間（多層構造の２層間）は無視できる。
誘電体材料形態により分離された集積回路において、互いに近接した２個の金属ランナは、自然コンデンサ構造を形成することが認められ、さらに、集積回路の寄生キャパシタンスになる。
金属ランナはＩＣの小型化の要求に伴って、より近接して形成されるので、
集積回路の誘電体層を形成する誘電体材料の誘電率を減少させることにより、このキャパシタンスレベルを減少させることが必要である。
そのような誘電体材料の一つは、フッ化珪酸塩ガラス（ＦＳＧ）である。ＦＳＧの製造工程において、フッ素ベースの前駆体は、金属ランナと多層レベル集積回路の特殊な誘電体層の形成物との間に堆積される酸化物（誘電体）の誘電率を低減させるために化学気相堆積（ＣＶＤ）工程中にしばしば用いられる。
フッ素ベースの前駆体は、層間寄生キャパシタンスを次々に減じる誘電体材料の誘電率を減少させる一方、未接合あるいは緩やかに接合した基の形態でのフッ素の存在、および、誘電体内のイオンは信頼性と特性に、反対に悪影響を与える。
特に、フッ素は誘電体材料中で移動または拡散し、誘電体の表面に堆積している金属に破壊的な化学作用を及ぼす。さらに、ＶＬＳＩおよびＵＬＳＩ構造の製造中に、平坦化のためにしばしば化学機械研磨（ＣＭＰ）が用いられているが、フッ素ドープ酸化膜はこのＣＰＭ工程中しばしば化学的反応にさらされる。
このフッ素は容易に化学的汚染物質、例えば高温で行われるその後の工程でガス放出する水素と結合する。
このガス放出はさらに機械的な信頼性の問題、例えば、集積回路の特有のレベルで金属の剥離および金属と誘電体間の接着力の低下という問題が起きる。
従って、誘電体としてＦＳＧを使いたいならば、誘電体表面に金属を堆積するのに先行して、誘電体と金属への付着力を弱めることができる不活性で付着力のないフッ素、水素およびその他の不純物が必要である。
誘電体材料中のフッ素による悪影響を減じるための技術が試みられた。そのような技術には、比較的短時間、高温でＦＳＧの熱処理および窒素雰囲気でのアニールおよびその後の短時間の窒素プラズマ露光が含まれる。高温でウェーハを熱処理すると、吸収されていた水や他の物質を被膜から除去するのを促進するが、被膜中の未付着フッ素および他の不純物を不活性にすることはない。
さらに、被膜を炉を用いてアニールしたり、プラズマに曝しても、誘電体の厚さ全体に亘って不活性にすることはできない。
従って、ＦＳＧの一番上の表面に近い領域が適切に不活性化されていても、下地に用いられ未処理の誘電体のＦＳＧにおいて、その後の平坦化工程中において、なお熱やプラズマに曝される。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
従って、不活性に存在する潜在的欠点および、または不活性の完全性ついての理由から、アニールあるいは誘電体の表面に対する処理は、有効な解決策ではない。
高密度プラズマ化学気相堆積法（ＨＤＰ−ＣＶＤ）がフッ素ドープシリコン酸化物の堆積に用いられるが、その結果は、表面が非常に不安定である。フッ素はウェハーの表面に悪影響を及ぼし、特に、表面を水分と雰囲気にさらすことは、特に問題である。
従って、ライン間キャパシタンスを減少できる構造が必要であり、さらに、上述した従来技術の欠点を解決するその製造方法が必要である。
【課題を解決するための手段】
【０００４】
本発明は低誘電率の材料中で不純物が移動することを防止できるキャプ層またはバリヤ層に係わり、特に多層レベル集積回路構造の次のレベルにおける金属ランナとトレースが不純物から破壊的な化学作用を受けるのを防止するキャプまたはバリヤ層に関する。
本発明は、集積回路により上層レベルで第一の誘電体層と金属層間に拡散防止バリヤ層を堆積する集積回路の製造技術を開示するものである。
拡散防止バリヤ層は不純物含有誘電体材料に金属層を堆積すること、および研磨を含む多層誘電体構造のほかの処理工程でその場で形成される。さらにその場でキャップまたはバリヤ層を堆積することは、不純物を含有する層を雰囲気に曝すのを防止し、水分吸収、水素吸収、その他によって、層が汚染されるのを避けることができる。
具体的な実施形態として、拡散防止バリヤ層は、シリコン酸化物またはシリコンリッチのシリコン酸化物ＳｉＯxを含む材料であり、ｘは好ましくは２未満である。不純物含有誘電材料は、フッ化シリコンガラス（ＦＳＧ）である。
【図面の簡単な説明】
【０００５】
【図１】本発明に係わる金属層間誘電体による拡散防止バリヤ層を有する集積回路の製造方法の連続する製造段階での集積回路の断面図である。
【図２】本発明に係わる金属層間誘電体による拡散防止バリヤ層を有する集積回路の製造方法の連続する製造段階での集積回路の断面図である。
【図３】本発明に係わる金属層間誘電体による拡散防止バリヤ層を有する集積回路の製造方法の連続する製造段階での集積回路の断面図である。
【発明を実施するための形態】
【０００６】
本発明は図１ないし図３を参照するとよく理解できる。
図３は、本発明に係わる実施形態の多層集積回路の第一番目と第ニ番目のレベル（堆積層、面）を示す断面図である。
基板１０１は複数の導電性素子１０２が存在する第一のレベルを持っている。  これらの導電性素子の実例は集積回路の金属ランナである。低−ｋ（低誘電率）誘電率誘電体材料層１０３は、好ましくは高密度プラズマ化学気相堆積法（ＨＤＰ−ＣＶＤ）により導電性素子１０２上に堆積される。
本実施形態において、誘電体材料層１０３はフッ化シリコンガラスである。
低−ｋ誘電体材料層の堆積に続いて、バリヤ層またはキャップ層１０４（ここに、不純物防止バリヤ層）が形成される。バリヤ層またはキャップ層１０４はシリコン酸化物、あるいはシリコンリッチガラス（ＳＲＧ）、またはシリコンリッチシリコン酸化物ＳｉＯxであり、ｘは２未満である。
【０００７】
バリヤ層またはキャップ層１０４は、標準平坦化工程を経た後、低−k層および導電性素子を保護するのに適する厚さを保つに十分な厚さに一般的な堆積技術でその場堆積される。
特に、より詳細に説明すれば、水分または雰囲気から低−k層を保護する層のように、層１０４は低−k材料１０３からの不純物の移動に対してバリヤ層として作用する。
図２に示すように、平坦化後、金属層Ｍ２、２０１がバリヤ層上に堆積される。図示されるように、その後の工程として、低−ｋ誘電体材料３０１の第ニの層および他のキャプ層あるいはバリヤ層３０２のＨＤＰ−ＣＶＤ堆積が続く。
金属層１０２、２０１は、好ましくはＴｉ/ＴｉＮ/ＡｌＣｕ/ＴｉＮのスタックである。
【０００８】
本実施形態におけるフッ化シリコンからのフッ素は最も容易にスタック材料のチタンに反応する。
従って、主な技術的挑戦は、例えば３０３で示されたスタックの底面で、フッ素がチタンに破壊的な化学作用を及ぼすのを防止することである。バリヤ層またはキャップ層が、フッ化シリコンガラスの層１０３と金属ランナ２０１間に堆積され、金属２（Ｍ２）３０３のフッ素が拡散するのを防止する。
特に本実施形態において、金属ランナ２０１の底表面３０３は、はっきりと感知できる表面領域を有し、従って、フッ素による腐食の影響を受け易い。
それ故、層１０４は底表面３０３を保護するバリヤ層として役立つものである。
【０００９】
本実施形態において、対照的に、Ｔｉ層の側表面領域３０４は相対的に無視することができ、保護層を必要としない。しかし、一番上の表面だけでなく側表面を保護する保護層を設ける処理をすることは本発明の範囲に属する。なお、この側表面および一番上の表面を保護する保護層は図示しない。もし、ランナ２０１の側表面が認め得るほど拡大するならば、保護層を考慮する。
図１に戻り、シリコン、 ＧａＡｓあるいはＳｉＧｅのような半導体である基板１０１は、通常の技術により堆積された少なくとも一つの導電性要素１０２を有している。
本実施形態においては、導電性エレメント１０２は結合用金属ランナであるが、ここに開示した本発明は例えば、種々の材料を使用したボンドパッド、ワイヤボンドパッド、プラグを含む種々様々な導電層が劣化を防止するのをはじめ種々に応用ができる。
従って、他の低−k誘電体層を堆積するのに適する他の技術を用いることができるが、誘電体層１０３は高密度プラズマ化学気相堆積法（ＨＤＰ―ＣＶＤ）により堆積される。
【００１０】
本実施形態において、層１０３はフッ素ドープ酸化膜層、例えばフッ化シリコンガラス（ＳｉＯＦ）である。この層は６００ｎｍオーダーの厚さに堆積される。
例えば、この層の特性はドープレベルが４−５％、誘電率がほぼ３．６−３．７％、また屈折率が１．４２−１．４３、さらに圧縮内力が７０ＭＰａである。
層１０３の堆積に続き、保護キャップ層またはバリヤ層１０４が堆積される。ここに開示の実施形態では、保護キャップ層またはバリヤ層１０４はその場で行われ、そして、層１０３と層１０４は同じ装置内で堆積される。
従って、バリヤ層またはキャップ層のその場堆積工程中、雰囲気にフッ素ドープ素二酸化シリコンフィルムをさらすことが避けられ、また、層１０３が水素を吸収したり、水分を吸収したり、層１０３が汚染されるという課題を避けることができる。
特に、層１０３が堆積された後、本実施形態においては、ＦＳＧの堆積に用いられるＨＤＰ−ＣＶＤ法に使用されるＦＳＧ、ＳｉＨ4、およびＳｉＦ4ガスはチャンバから排出される。 ＦＳＧの堆積に用いられるＨＤＰ−ＣＶＤ法のバイアス無線周波数（ＢＲＦパワー）は徐々に減少され、最終的に切られる。
堆積中水温を維持するための冷却ガスとしてＨＤＰ−ＣＶＤ法で用いられるヘリウムは、その後排出され、プラズマが消される。この時点で、ウェハーはチャックが外され、取り出される。
【００１１】
しかし、取り出す代わりに、ウェハーは待機ステップとして、約１５０秒の間、真空度下のチャンバにとどめられる。この待機ステップはチャンバの周囲温度を概ね減じ、ウェハーにとって好ましい通常は２００℃以下の温度にするには十分な時間である。
このステップに続いて、プラズマは２秒間発生され、そして、ソースのみの加熱ステップが実行され、水が加熱される。プラズマ化学気相堆積法に用いられる他の通常技術を用い、ウェハーをチャックし、冷却を開始し、ドープされない二酸化けい素フィルム（ＵＳＧ）の堆積を開始する。
それから、バリヤ層またはキャップ層１０３（本実施形態ではシリコンリッチ二酸化けい素フィルム）が、堆積される。このフィルムは例えばＳｉＯx、ｘ＜２であり、本発明ではＨＤＰ−ＳＲＣまたはＨＤＰ−ＳＲＧとして説明する。この層は図１の符号１０４として示される。
【００１２】
このフィルムは約２００ｎｍのオーダーの厚さを有し、二酸化けい素フィルム（１．４６のオーダー）より高い屈折率（１．４８かこれより大きいオーダー）を有する。酸化物へのＦＤＰ−ＣＶＤによる堆積工程中、Ｏ2を超えるより高い流量率でＳｉＨ4を流し、シリコンリッチの層にする。
本実施形態において、 Ｏ２を超えるより高いＳｉＨ4の流量率は０．７５である。このシリコンリッチキャップ層は、好ましくはトップおよびサイドコイルＲＦ駆動ソースにより持続される減結合ソースプラズマを用いて堆積される。
最後に、真空破壊することなくシリコンリッチキャップ層の堆積が行われるので、ＦＳＧ層の水分取り込み、およびその後汚染を確実に避けることができる。  上述したその場堆積技術によって、本実施形態における層１０４はシリコンリッチ酸化物、すなわち、基礎をなすＦＳＧ層は不活性化される。シリコンリッチ酸化物中のシリコンぶら下がり結合は、不活性電荷電子トラップとして作用することが理論化されている。
【００１３】
従って、フッ素は層１０４を通過して侵入せず、次に堆積された金属被覆に破壊的化学作用を及ぼすことはない。さらに、シリコンリッチ酸化物フィルムおよびこのフィルムのその場堆積により、水分の透過を避けることができる。        この端部に関して、フッ素ドープ誘電体フィルムは上述のように一般に水分を吸収しやすく、汚染されやすい。
従って、金属と誘電体層間の層間剥離および他の付着問題に起因しガス放出できる水素を含む雰囲気中の不純物はシリコンリッチガラスを用いることおよびその場堆積による工程中にも避けることができる。
層１０４の堆積の後、シリコンリッチ酸化物でない標準のキャップ層（図示せず）は、エッチング、化学機械研摩（ＣＭＰ）の決まった工程と互換性があるテトラエチルオルトシラン化学気相堆積法（ＰＥ−ＴＥＯＳＣＶＤ）の能力を高めるプラズマのような標準的なノンギャップフィル技術を用いて堆積される。この層の厚さは１５０ｎｍである。
【００１４】
これに続き、例えば、化学機械研摩を用いて標準平坦化ステップが実行され、
十分に平坦な一番上の表面が得られる。バリヤ層あるいはキャップ層１０４は上述したこれらと同様の理由で、ＣＰＭに用いられる化学薬品により、層１０３が汚染されるのを防止すると考える。その後、金属層２０１は標準的な技術により堆積される。
ＦＳＧの堆積はレベル２（Ｍ２）の金属層に堆積される層３０１をもたらす上述およびここで詳細に説明した技術により行なわれる。その後、シリコンキャップ層３０２のその場堆積を行うＰＥ−ＴＥＯＳＣＶＤが続き、そして、上述した矛盾のない次に続く平坦化が実行される。
上述したように、多層集積回路は開示した本発明により製造することができる。詳述した本発明は、当業者が種々変化、修正して実施できることは明らかである。
本実施形態の恩恵を受け、導電性要素の機能低下を避け、かつ、低−ｋ材料が雰囲気にさらされるのを避けるための保護層として用いられる開示の低−ｋバリヤに対する変更、改良は当業者が容易に行えるものであり、このような変化、修正が行われても本発明の範囲に属する。
【００１５】
〔発明の効果〕
本発明に係わる金属層間誘電体による拡散防止バリヤ層を有する集積回路およびその製造方法によれば、ライン間キャパシタンスを減少できる構造を有する集積回路を提供することができ、さらに、不純物が多層集積回路構造の次の層に存在する導電性要素に対し破壊的反応を起こすのを防止できる集積回路の製造方法を提供することができる。
【符号の説明】
【００１６】
１０１  基板
１０２  導電性素子
１０３  低−ｋ（低誘電率）誘電率誘電体材料層
１０４  不純物防止バリヤ層
２０１  金属層Ｍ２
３０１  低−ｋ（低誘電率）誘電率誘電体材料層
３０２  バリヤ層
３０３  スタック底面
３０４  側表面領域
【図１】
2010161396.tif 000003
【図２】
2010161396.tif 000004
【図３】
2010161396.tif 000005