(57)【要約】【課題】半導体基板の表面を均一にアニールする半導体装置の製造方法を提供する。【解決手段】半導体基板に第１不純物元素を注入する工程と、前記半導体基板上に絶縁膜となる酸化膜または窒化膜を形成する膜成膜工程と、前記絶縁膜上にシリコン膜を形成するシリコン膜成膜工程と、前記シリコン膜に第２不純物元素を注入する注入工程と、前記第２不純物元素が注入された前記シリコン膜にシリコンの吸収端の波長よりも短い波長の光を照射する短波長光アニール工程と、前記短波長光アニール工程の後、前記シリコン膜にシリコンの吸収端の波長よりも長い波長の光を照射する長波長光アニール工程と、を有する半導体装置の製造方法により上記課題を解決する。【選択図】  図３
2010192758.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に第１不純物元素を注入する工程と、
前記半導体基板上に絶縁膜となる酸化膜または窒化膜を形成する膜成膜工程と、
前記絶縁膜上にシリコン膜を形成するシリコン膜成膜工程と、
前記シリコン膜に第２不純物元素を注入する注入工程と、
前記第２不純物元素が注入された前記シリコン膜にシリコンの吸収端の波長よりも短い波長の光を照射する短波長光アニール工程と、
前記短波長光アニール工程の後、前記シリコン膜にシリコンの吸収端の波長よりも長い波長の光を照射する長波長光アニール工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記注入工程において、前記シリコン膜に注入される前記第２不純物元素の濃度は、１×１０２０ｃｍ−３以上であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記短波長光アニール工程は第１の温度で行われ、前記長波長光アニール工程は第２の温度で行われ、前記第２の温度は前記第１の温度よりも高いことを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
半導体基板に第１不純物元素を注入する工程と、
前記半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜上に熱ＣＶＤ法により第２不純物元素を含むシリコン膜を形成する工程と、
前記シリコン膜に、シリコンの吸収端の波長よりも長い波長の光を照射する長波長光アニール工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項５】
前記長波長光アニール工程の後、前記シリコン膜を除去するシリコン膜除去工程を有することを特徴とする請求項１から４のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記第２不純物元素は、ボロン、リン、ヒ素のいずれかであることを特徴とする請求項１から５のいずれかに記載の半導体装置の製造方法。
【請求項７】
半導体基板上にゲート電極を形成する工程と、
前記ゲート電極をマスクとして、前記半導体基板に第１不純物元素を注入する工程と、
第１不純物元素が注入された前記半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜上に第２不純物を含有するシリコン膜を形成する工程と、
前記シリコン膜にシリコンの吸収端の波長よりも長い波長の光を照射する工程と、
前記シリコン膜を除去する工程と、
を有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
微細で高性能なトランジスタを得るためには、ソースドレインエクステンション部の寄生抵抗を低減させることが必要であり、その為には、浅く、低抵抗で、ドーパントプロファイルが急峻なソースドレインエクステンション部を形成することが必要とされる。しかしながら、アニール時間が１０秒程度のＲＴＡ（Rapid Thermal annealing）及び、アニール時間が１秒程度のｓＲＴＡ（spikeＲＴＡ）では、浅い接合を形成するためにアニール温度を下げるとドーパントの活性化率が低下しシート抵抗が上昇してしまう。また、シート抵抗を下げるためアニール温度を上げると、ドーパントの拡散が増加し接合が深くなってしまう。このため、近年では、フラッシュランプアニール及び、レーザーアニールのように１msec程度の極短時間に１２００℃を超える温度に加熱することが可能なミリ秒アニール技術が検討されている（例えば、非特許文献１）。
【０００３】
ところで、電極等のパターンの形成された半導体基板において光を照射して加熱を行った場合、電極等のパターンの形成された領域と形成されていない領域における光の吸収率の相違により、パターンに依存した温度分布のムラが生じてしまう。このため、電極等のパターンの形成された半導体基板においては、直接光を照射することにより半導体基板全体を均一に加熱することができないという問題点を有していた。また、ミリ秒アニール技術によるアニールでは、アニール時間が極めて短いため、アニール中の半導体基板における熱の拡散長がＲＡＴ等のアニールに比べて短い。このためミリ秒アニール技術によるアニールは、ＲＡＴ等のアニールに比べ、パターンに依存した温度分布のムラが一層生じやすい。
【０００４】
このような半導体基板における温度分布のムラを抑制する方法としては、半導体基板表面にアブソーバー膜を形成し加熱する方法、パターンの配置を最適化する方法、ブリュースターアングルでｐ偏光の光を入射させる方法等がある。この中で、パターンの配置を最適化する方法は、パターンの形状や配置が制限されるため実用的ではなく、また、ブリュースターアングルでｐ偏光の光を入射させる方法では、パターンに依存した温度分布のムラを完全には解消することができない。このためアブソーバー膜を形成し加熱する方法が最も有望な方法である。この方法は、パターンの形成された半導体基板の表面に、光を吸収するアブソーバー膜を形成し、このアブソーバー膜に加熱のための光を照射する方法である。これによりアブソーバー膜において均一に光を吸収し、アブソーバー膜を介して形成されたパターンに依存することなく半導体基板の表面を均一に、加熱をすることができる。
【０００５】
このようなアブソーバー膜に用いられる材料としては、Ｓｉ、Ｔｉ、ＴｉＮ、Ｔａ、Ｗ、Ｐｔ等の材料が挙げられる（例えば、特許文献１、２）。
【０００６】
アブソーバー膜が形成された半導体基板について、ミリ秒アニールを短時間で高温のアニールが可能なＣＯ２レーザーを用いた場合、Ｔｉ等の金属膜ではＣＯ２レーザー光の１０．６μｍの波長の光を反射してしまう。また、アブソーバー膜としてＳｉを用いた場合、ＣＯ２レーザー光の１０．６μｍの波長の光は、Ｓｉの吸収端における波長よりも長い波長の光であるため、アブソーバー膜となるシリコンを透過してしまう。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特表２００７−５２５８４４号公報
【特許文献２】米国特許第６３００２０８号明細書
【非特許文献】
【０００８】
【非特許文献１】Akio Shima, Yun Wang, Somit Talwar and Atsushi Hiraiwa, “Ultra-shallowjunction formation by non-melt laser spike annealing for 50-nm gate CMOS”, 2004Symposium on VLSI Technology Digest of Technical Papers.
【発明の概要】
【発明が解決しようとする課題】
【０００９】
レーザーアニールを使用してシリコン基板中の不純物の活性化を行う工程において、シリコン基板中の不純物の拡散を抑制し、シリコン基板の温度均一性を高めるためのアブソーバー技術の開発が必要となっている。
【課題を解決するための手段】
【００１０】
本実施の形態の一観点によれば、半導体基板に第１不純物元素を注入する工程と、前記半導体基板上に絶縁膜となる酸化膜または窒化膜を形成する膜成膜工程と、前記絶縁膜上にシリコン膜を形成するシリコン膜成膜工程と、前記シリコン膜に第２不純物元素を注入する注入工程と、前記第２不純物元素が注入された前記シリコン膜にシリコンの吸収端の波長よりも短い波長の光を照射する短波長光アニール工程と、前記短波長光アニール工程の後、前記シリコン膜にシリコンの吸収端の波長よりも長い波長の光を照射する長波長光アニール工程と、を有する。
【００１１】
また、本実施の形態の別の観点によれば、半導体基板に第１不純物元素を注入する工程と、前記半導体基板上に絶縁膜を形成する工程と、前記絶縁膜上に熱ＣＶＤ法により第２不純物元素を含むシリコン膜を形成する工程と、前記シリコン膜に、シリコンの吸収端の波長よりも長い波長の光を照射する長波長光アニール工程と、を有する。
【００１２】
また、本実施の形態の別の観点によれば、半導体基板上にゲート電極を形成する工程と、前記ゲート電極をマスクとして、前記半導体基板に第１不純物元素を注入する工程と、第１不純物元素が注入された前記半導体基板上に絶縁膜を形成する工程と、前記絶縁膜上に第２不純物を含有するシリコン膜を形成する工程と、前記シリコン膜にシリコンの吸収端の波長よりも長い波長の光を照射する工程と、前記シリコン膜を除去する工程と、を有する。
【発明の効果】
【００１３】
開示の半導体装置の製造方法によれば、シリコンの吸収端における波長よりも長い波長の光を用いたアニールにより、半導体基板にドープされた不純物元素を均一に活性化することができる。
【図面の簡単な説明】
【００１４】
【図１】第１の実施の形態における半導体装置の製造方法の工程図（１）
【図２】第１の実施の形態における半導体装置の製造方法の工程図（２）
【図３】第１の実施の形態における半導体装置の製造方法の工程図（３）
【図４】第１の実施の形態における半導体装置の製造方法の工程図（４）
【図５】ドーパントを含むシリコン膜２２の膜厚と透過率及び吸収率との関係図
【図６】ＴＭＡＨによるエッチング時間とエッチングされたシリコン膜の膜厚との関係図
【発明を実施するための形態】
【００１５】
実施するための形態について、以下に説明する。
【００１６】
〔第１の実施の形態〕
第１の実施の形態における半導体装置の製造方法について説明する。図１から図４は、本実施の形態におけるＣＭＯＳトランジスタの製造方法の工程を示すものである。尚、図１（ａ）から図４（ｏ）において、左側の図は半導体基板における半導体素子（トランジスタ）が形成される領域を示すものであり、右側の図は半導体基板における抵抗素子が形成される領域を示すものである。
【００１７】
最初に、図１（ａ）に示すように、半導体基板であるシリコン基板１にｎチャネル用活性領域３、ｐチャネル用活性領域４を画定する素子分離領域２を形成する。例えば、シリコン基板１上に酸化膜及び窒化膜を積層形成し、レジストパターンを用いてパターンニングし、窒化膜のパターンを形成する。次に、この窒化膜のパターンをマスクとして、シリコン基板をエッチングして素子分離用のシャロートレンチ（溝）を形成する。この後、必要に応じてトレンチ表面に酸化膜、窒化膜のライナを形成し、高密度プラズマ（ＨＤＰ）化学気相堆積法（ＣＶＤ法）による酸化膜により、形成されたトレンチ内を埋め、不要となる酸化膜を化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）により除去する。このようにしてシャロートレンチアイソレーション（ＳＴＩ）による素子分離領域２を形成する。次に、ｎチャネル用活性領域３にｐ型不純物を注入してｐウェル（ｎチャネル領域）３ａを形成し、ｐチャネル用活性領域４にｎ型不純物を注入してｎウェル（ｐチャネル領域）４ａを形成する。次に、ｎチャネル用活性領域３及びｐチャネル用活性領域４の表面を熱酸化し、必要に応じて窒素を導入してゲート絶縁膜５を形成する。この後、ゲート絶縁膜５上には、多結晶シリコン膜をＣＶＤ法により堆積させ、レジストマスクを形成した後エッチングを行うことにより、ゲート電極６ａ及び６ｂを形成する。尚、素子分離領域２は、抵抗素子が形成される領域においても同様に形成する。
【００１８】
次に、図１（ｂ）に示すように、ｐチャネル用活性領域４を覆うレジストマスク７を形成する。この後、レジストマスク７から露出するｎチャネル用活性領域３において、ゲート電極６ａをマスクとして、ゲート電極６ａの両側にｐ型不純物であるボロン（Ｂ）をチルト角０°〜４５°の対照的な４方向から注入する。このときの加速エネルギーは３ｋｅＶ〜１０ｋｅＶ、ドーズ量は５×１０１２ｃｍ−２〜２×１０１３ｃｍ−２であり、これによりｐ型ポケット領域１１を形成する。尚、チルト角については、対照的な４方向からイオン注入する場合における角度を示すものである。また、ドーズ量は一方向からのドーズ量を示すものであり、４方向からイオン注入した場合の総ドーズ量は上記ドーズ量の４倍となる。ｐ型不純物としては、インジウム（Ｉｎ）を用いてもよい。インジウムを用いる場合には、チルト角０°〜４５°の対照的な４方向から、加速エネルギー３０ｋｅＶ〜１００ｋｅＶ、ドーズ量５×１０１２ｃｍ−２〜２×１０１３ｃｍ−２でイオン注入する。尚、上記のレジストマスク７は抵抗素子が形成される領域においても同様に形成する。
【００１９】
次に、図１（ｃ）に示すように、ｎ型エクステンション領域を形成するためのイオン注入を行う。具体的には、レジストマスク７から露出するｎチャネル用活性領域３に、ゲート電極６ａをマスクとして、ゲート電極６ａの両側にｎ型不純物、ここではヒ素（Ａｓ）をイオン注入し、ｎ型エクステンション領域１３を形成する。ヒ素のイオン注入の条件は、加速エネルギー１ｋｅＶ〜５ｋｅＶ（０．５ｋｅＶ〜１０ｋｅＶでもよい）、ドーズ量５×１０１４ｃｍ−２〜２×１０１５ｃｍ−２、チルト角０°〜１０°（０°〜３０°でもよい）である。ｎ型不純物としては、リン（Ｐ）を用いてもよい。リンのイオン注入の条件は、加速エネルギー０．５ｋｅＶ〜３ｋｅＶ（０．３ｋｅＶ〜５ｋｅＶでもよい）、ドーズ量５×１０１４ｃｍ−２〜２×１０１５ｃｍ−２とし、チルト角を０°〜１０°（０°〜３０°でもよい）である。その後、レジストマスク７を除去する。
【００２０】
次に、図１（ｄ）に示すように、ｎチャネル用活性化領域３を覆うレジストマスク８を形成する。この後、レジストマスク８から露出するｐチャネル用活性領域４において、ゲート電極６ｂをマスクとして、ゲート電極６ｂの両側にｎ型不純物であるアンチモン（Ｓｂ）をチルト角０°〜４５°の対照的な４方向から注入する。このときの加速エネルギーは３０ｋｅＶ〜１００ｋｅＶ、ドーズ量は５×１０１２ｃｍ−２〜２×１０１３ｃｍ−２であり、これによりｎ型ポケット領域１４を形成する。尚、ｎ型不純物としては、アンチモンに代えてヒ素やリンを用いてもよい。また、レジストマスク８は、抵抗素子が形成される領域においても同様に形成する。
【００２１】
次に、図２（ｅ）に示すように、ｐ型エクステンション領域を形成するためのイオン注入を行う。具体的には、レジストマスク８から露出するｐチャネル用活性領域４に、ゲート電極６ｂをマスクとして、ゲート電極６ｂの両側にｐ型不純物であるボロン（Ｂ）をイオン注入し、ｐ型エクステンション領域１６を形成する。ボロンのイオン注入の条件は、加速エネルギー０．５ｋｅＶ以下（１ｋｅＶ以下でもよい）、ドーズ量１×１０１４ｃｍ−２〜２×１０１５ｃｍ−２とし、チルト角を０°〜１０°（０°〜３０°でもよい）である。この後、レジストマスク８を除去する。
【００２２】
次に、図２（ｆ）に示すように、ＣＶＤ法等により全面にシリコン酸化膜を堆積し、このシリコン酸化膜を異方性エッチング（エッチバック）することにより、シリコン酸化膜を各ゲート電極６ａ及び６ｂの側面にのみ残るようにサイドウォール９を形成する。
【００２３】
次に、図２（ｇ）に示すように、レジストマスクを用いてｎチャネル用活性領域３及びｐチャネル用活性領域４において、それぞれ深いソース／ドレイン領域（ディープＳＤ領域）を形成する。具体的には、ｎチャネル用活性領域３のみ開口するレジストマスクを形成し、ｎチャネル用活性領域３にゲート電極６ａ及びサイドウォール９をマスクとし、ゲート電極６ａの両側にｎ型不純物であるリン（Ｐ）をイオン注入し、ディープＳＤ領域１７を形成する。リンのイオン注入の条件は、加速エネルギー５ｋｅＶ〜２０ｋｅＶ（１ｋｅＶ〜２０ｋｅＶでもよい）、ドーズ量２×１０１５ｃｍ−２〜１×１０１６ｃｍ−２（２×１０１５ｃｍ−２〜２×１０１６ｃｍ−２でもよい）、チルト角０°〜１０°（０°〜３０°でもよい）である。この後、形成したレジストマスクを除去する。尚、ｎ型不純物としてヒ素を用いてもよい。次に、ｐ型チャネル用活性領域４のみが開口するレジストマスクを形成する。この後、レジストマスクから露出するｐチャネル用活性領域４に、ゲート電極６ｂ及びサイドウォール９をマスクとして、ゲート電極６ｂの両側にｐ型不純物であるボロン（Ｂ）をイオン注入し、ディープＳＤ領域１８を形成する。ボロンのイオン注入の条件は、加速エネルギー２ｋｅＶ〜５ｋｅＶ、ドーズ量２×１０１５ｃｍ−２〜１×１０１６ｃｍ−２とし、チルト角０°〜１０°である。この後、形成したレジストマスクを除去する。尚、ｐ型不純物のイオンとしてＢＦ２＋を用いてもよい。また、抵抗素子の形成される領域においても、同様に上記工程におけるｎ型不純物であるリンのイオン注入又はｐ型不純物であるボロンのイオン注入を行なうことによりディープ領域２７を形成する。
【００２４】
次に、図３（ｈ）に示すように、エッチストップ膜としての絶縁膜２１を約1〜２０ｎｍ、ここでは１０nm形成する。この絶縁膜２１は、Ｓｉとのエッチングの選択性の高い材料の膜であり、例えば、酸化膜又は窒化膜である。尚、この絶縁膜２１の成膜は、ｎ型エクステンション領域１３及びｐ型エクステンション領域１４、ディープＳＤ領域１７及び１８において、注入した不純物が拡散しない程度の低温、例えば、５００℃以下の温度で行う。ジシラン(Ｓｉ２Ｈ６)とＮ２Ｏを用いた場合、５００℃で５ｎｍ／ｍｉｎ程度のレートで成膜することができる。
【００２５】
次に、図３（ｉ）に示すように、絶縁膜２１上に約１００ｎｍのシリコン膜２２を形成した後、リンのイオン注入を行う。尚、このシリコン膜２２の成膜は、ｎ型エクステンション領域１３及びｐ型エクステンション領域１４、ディープＳＤ領域１７及び１８において、注入した不純物が拡散しない程度の低温、例えば、５００℃以下の温度で行う。具体的な成膜方法としては、シリコンターゲットを用いたスパッタリング法や、シラン（ＳｉＨ４）ガス又はジシラン（Ｓｉ２Ｈ６）ガスを原料とする熱ＣＶＤ法やプラズマＣＶＤ法が挙げられる。ジシラン（Ｓｉ２Ｈ６）を用いた場合は、４８０℃で１２ｎｍ／ｍｉｎ程度のレートで成膜することができる。また、シリコン膜２２の成膜後において、表面上に凹凸が形成されている場合には、ＣＭＰ等により平坦化処理を行う。この後イオン注入により、シリコン膜２２中にドーパントとして不純物元素を添加するが、ゲート電極６ａ及び６ｂ、シリコン基板１に不純物元素が到達しないような条件によりイオン注入を行う。この際、イオン注入に用いられる不純物元素としては、リン、ヒ素、ボロン等が適している。これらの不純物元素は、シリコン中において活性化率が高く、特に、リンはシリコン中の固溶限が高いため最も適している。また、イオン注入におけるシリコン膜２２の不純物濃度は、１×１０２０ｃｍ−３以上であることが好ましい。
【００２６】
次に、図３（ｊ）に示すように、０．１〜１００秒程度の熱処理を行う。この熱処理は、形成されるCMOSトランジスタに最適化して行うものであり、半導体基板１中の不純物を必要以上に拡散させないために、シリコン基板１及びシリコン膜２２は８００〜１０００℃で１秒程度加熱される。このようなアニール条件では、半導体基板１中の不純物、特にボロンやヒ素の活性化率は低く、抵抗値を所望の値まで下げることは困難であるが、シリコン膜２２中に注入された不純物、例えばリンは、５×１０２０ｃｍ−３を超える濃度のキャリアを発生させる事が可能である。また、この熱処理にランプアニールを用いたスパイクアニールの場合の光源は、例えばタングステンハロゲンランプであり、シリコンの吸収端における波長１１１７ｎｍよりも短い波長の光の成分を多く含んでいる。シリコンの吸収端における波長よりも短い波長の光であれば、シリコン膜２２に直接吸収されるためシリコン膜２２がアブソーバーとして機能する。従って、この熱処理において形成されたパターンに依存することなく、半導体基板の表面を均一に加熱をすることができる。このスパイクアニールによりシリコン膜２２中に注入された不純物は、シリコン膜２２内において拡散し活性化する。尚、この工程において用いられる光源は、シリコンの吸収端の波長よりも短い光を発するものであれば、タングステンハロゲンランプ以外のものを用いることも可能である。また、イオン注入された不純物元素がリン又はヒ素である場合には、スパイクアニールにより外方拡散しやすい。このため酸素を含む窒素雰囲気中においてスパイクアニールを行う方法や、シリコン膜２２の表面に酸化膜を形成した後スパイクアニールを行う方法により、不純物元素の外方拡散を抑制し、シリコン膜２２中における不純物濃度の低下を防ぐことができる。
【００２７】
次に、図３（ｋ）に示すように、１ｍ秒前後のＣＯ２レーザー光を照射することによりミリ秒アニールを行う。ＣＯ２レーザー光の波長は１０．６μｍであり、シリコンの吸収端の波長１１１７ｎｍよりも長い波長の光である。よって、シリコン単体であれば、光は透過してしまうが、前述のスパイクアニールにより高濃度の不純物元素が拡散し活性化しているためフリーキャリアによりＣＯ２レーザー光は吸収される。従って、シリコンの吸収端における波長よりも長い波長の光であっても吸収し、アブソーバー膜として機能する。これにより照射されたＣＯ２レーザー光は、不純物が活性化されているシリコン膜２２に吸収され熱に変換され、その熱が絶縁膜２１を介し、シリコン基板１に伝えられシリコン基板１の表面を均一に加熱する。このＣＯ２レーザー光によるミリ秒アニールによりシリコン基板１は図３（ｊ）において行った熱処理よりも高温の１２００〜１３００℃に加熱される。よって、シリコン基板１の表面におけるｎ型エクステンション領域１３及びｐ型エクステンション領域１４、ディープＳＤ領域１７及び１８に注入された不純物を高濃度まで活性化させることができる。尚、このミリ秒アニールの時間は、形成されるＣＭＯＳトランジスタにより時間を最適化して行うものであり、例えば、０．１ｍ秒から１００ｍ秒の範囲で行う。また、スパイクアニールはシリコン膜２２における不純物の拡散及び活性化を目的とするものであり、ミリ秒アニールはシリコン基板１における不純物の活性化を目的とするものである。よって、シリコン基板１における温度は、スパイクアニールよりもミリ秒アニールの方が高い温度となる。このように、二つのアニールを組み合わせて半導体基板１中の不純物を活性化することで、ソースドレインエクステンション部の接合深さを浅く保ったままで、ソースドレインエクステンション部の抵抗を低減させることが可能となり、微細で高性能なトランジスタを得ることができる。また、スパイクアニールにおいて、半導体基板１に各種不純物をイオン注入した際に生じた半導体基板１の結晶欠陥(ダメージ)を回復させることもできる。更に、半導体基板１に注入された不純物を適度に拡散させることもできる。
【００２８】
次に、図４（ｌ）に示すように、シリコン膜２２を剥離する。具体的には、有機アルカリや強アルカリを用いることにより、酸化膜や窒化膜をエッチングすることなく、シリコン膜２２をエッチングすることが可能である。尚、後述するように、有機アルカリとしてＴＭＡＨを用いる場合には、シリコン膜２２においてドーパントとなる不純物元素は、リン又はヒ素であることが好ましい。また、上述したウエットエッチング以外にも、ドライエッチングによりシリコン膜２２を除去することも可能である。
【００２９】
次に、図４（ｍ）に示すように、絶縁膜２１を除去する。この際、抵抗素子が形成される領域に、絶縁膜２１を用いてシリサイドブロック膜２１ａを形成することが可能である。具体的には、絶縁膜２１上にレジストマスクを形成し、所望の形状に絶縁膜２１を残し、残った絶縁膜２１をシリサイドブロック膜２１ａとすることができる。
【００３０】
次に、図４（ｎ）に示すように、シリサイド金属、例えば、ニッケル（Ｎｉ）をスパッタリングにより成膜し、シリサイド金属膜２３を形成する。
【００３１】
次に、図４（ｏ）に示すように、２００℃〜２５０℃の温度で１〜３分程度の熱処理を行うことにより、ゲート電極６ａ及び６ｂの表面におけるシリコンやディープＳＤ領域１７、１８及びディープ領域２７の表面におけるシリコンとニッケルとを反応させて、シリサイド層２４を形成する。この後、未反応のニッケルをウエットエッチングにより除去し、シリサイド層を低抵抗化するために３５０℃〜４５０℃で１〜３分のアニールを行ってもよい。これにより抵抗素子が形成される領域において、シリサイドブロック膜２１ａの下のディープ領域２７を抵抗部分とする抵抗素子が形成される。
【００３２】
さらにこの後、コンタクトエッチストッパ膜の形成、全面を覆う層間絶縁膜の形成、コンタクト孔及びこれを埋め込む配線層の形成等の工程を経て、ＣＭＯＳトランジスタが作製される。尚、抵抗素子が形成される領域におけるイオン注入は、上述の図２（ｇ）に示す工程以外にも、図１（ｂ）及び図１（ｃ）に示す工程、又は、図１（ｄ）及び図２（ｅ）に示す工程において行なうことにより、同様に拡散層領域２７を形成することが可能である。
【００３３】
本実施の形態における半導体装置の製造方法において用いる絶縁膜２１となる酸化膜及び窒化膜は一般的に熱伝導率がシリコンよりも低い。このため、図３（ｋ）に示すＣＯ２レーザー光の照射による熱処理により、シリコン基板１の表面に均一に効率よく熱を伝達させるためには、できるだけ薄い方が好ましい。一方、図４（ｌ）に示すシリコン膜２２の除去の際には、シリコン基板１の表面を保護する必要があり、また、スパイクアニールやミリ秒アニールによりシリコン膜２２中の不純物がシリコン基板１に拡散することを防ぐ必要がある。よって、絶縁膜２１は十分な膜厚が必要となる。
【００３４】
また、図３（ｉ）に示すシリコン膜２２への不純物元素の注入量については、不純物元素の注入量を増やし、活性化アニール後のキャリア濃度が増加することにより、ＣＯ２レーザー光の波長である１０．６μｍにおけるシリコン膜２２の吸収係数が高くなることが知られている。
【００３５】
ここで言う吸収係数とは、光がある媒質に入射した時に、その媒質がどれくらいの光を吸収するかを示す定数で、吸収係数αの媒質を距離dだけ進んだ時の光の強度Iは、媒質に入射する前の光の強度をI0とすると、次の（１）式で示される。
I=I0e-αd・・・・（１）
【００３６】
具体的には、シリコンにおけるキャリア濃度が、１×１０２０ｃｍ−３における吸収係数は、４×１０４ｃｍ−１台であり、キャリア濃度が、５×１０２０ｃｍ−３における吸収係数は、４×１０５ｃｍ−１台である。キャリア濃度が４×１０５ｃｍ−１台であれば、１００ｎｍ程度の膜厚で９０%以上の光を吸収することができる。よって、シリコン膜２２中におけるキャリア濃度は、吸収係数が、４×１０５ｃｍ−１以上となる５×１０２０ｃｍ−３以上であることが好ましい。シリコン膜中のキャリア濃度は不純物濃度以上にはならないので、不純物の注入量は要求されるキャリア濃度よりも多くする必要がある。シリコン膜厚が１００ｎｍの場合は、１×１０１６ｃｍ−３の不純物を注入し、ＲＴＡ中の外方拡散による不純物の損失を防げば、シリコン膜中を平均濃度が１×１０２１ｃｍ−３の不純物で満たす事ができる。
【００３７】
また、図５に、形成されるシリコン膜２２の膜厚と、ＣＯ２レーザー光を照射した場合のシリコン膜２２における吸収率との関係を示す。この図に示されるように、シリコン膜２２におけるキャリア濃度が５×１０２０ｃｍ−３である場合は、形成されるシリコン膜２２の膜厚が１００ｎｍで吸収率が９０％以上であり、効率よく均一な加熱を行うことができる。更にシリコン膜２２の膜厚を厚くすることにより、より多くの光を吸収することができるため、形成されるシリコン膜２２の膜厚は、１００ｎｍ以上であることが好ましい。
【００３８】
ただし、ミリ秒オーダーのアニール中におけるＳｉの熱の拡散長は１００μｍ程度であり、その拡散長よりも十分に小さい膜厚であればアブソーバー内の温度はほぼ一定であると見なす事ができるが、拡散長と同程度もしくはそれよりも厚いとアブソーバー中で温度勾配(温度低下)が生じてしまい、アブソーバー表面を１３００℃以上に加熱しても、半導体基板表面に形成した半導体素子の温度は十分高温まで加熱されなくなってしまうので、熱の拡散長よりは十分に薄い膜厚、例えば１μm以内が望ましい。
【００３９】
図６に、ポリシリコンにおけるＴＭＡＨ（テトラ・メチル・アンモニウム・ハイドロオキサイド）によるエッチング時間とエッチング量の関係を示す。この図に示されるように、ノンドープのシリコンに比べ、ヒ素及びリンがドープされたシリコンはＴＭＡＨによりエッチングされやすく、ボロンがドープされたシリコンは殆どＴＭＡＨによりエッチングされない。このため、シリコン膜２２をＴＭＡＨによりエッチングする場合には、ヒ素又はリンをドープすることが好ましい。
【００４０】
〔第２の実施の形態〕
次に、第２の実施の形態について説明する。第２の実施の形態は、第１の実施の形態におけるシリコン膜２２の成膜及びイオン注入とスパイクアニールに代えて、不純物の混入したシリコン膜２２を熱ＣＶＤ法により成膜する半導体装置の製造方法である。
【００４１】
具体的には、第１の実施の形態において図３（ｈ）まで形成したものについて、熱ＣＶＤ法により不純物を含むシリコン膜２２を形成する。熱ＣＶＤ法により不純物を含むシリコン膜２２の形成方法としては、モノシラン（ＳｉＨ４）とフォスフィン（ＰＨ３）を原料として基板温度５００〜５５０℃で成膜する方法がある。又、別の方法としては、ジシラン（Ｓｉ２Ｈ６）とフォスフィン（ＰＨ３）を原料として基板温度４００〜５５０℃で成膜する方法がある。尚、シリコン基板１の基板温度は、６００℃以下であれば、シリコン基板１における注入された不純物の拡散に影響を与えることは殆どない。また、上記のモノシラン（ＳｉＨ４）又はジシラン（Ｓｉ２Ｈ６）以外にも、ジクロロシラン（ＳｉＨ２Ｃｌ２）、テトラクロロシラン（ＳｉＣｌ４）、ヘキサクロロジシラン（Ｓｉ２Ｃｌ６）を用いることも可能である。
【００４２】
この後、第１の実施の形態における図３（ｋ）に示す１ｍ秒前後のＣＯ２レーザー光を照射することによりミリ秒アニールを行う工程以降の工程を行うことにより、第１の実施の形態と同様に半導体装置を製造することができる。本実施の形態では、熱ＣＶＤ法により形成された不純物の混入したシリコン膜は、通常、成膜直後においても活性化していることから、シリコンの吸収端よりも長波長の光を吸収する。このためシリコンの吸収端よりも短波長の光を照射するスパイクアニールを行なうことなく、長波長の光を照射するミリ秒アニールを行なうことが可能である。
【００４３】
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
【００４４】
以上の説明に関し、更に以下の付記を開示する。
（付記１）
半導体基板に第１不純物元素を注入する工程と、
前記半導体基板上に絶縁膜となる酸化膜または窒化膜を形成する膜成膜工程と、
前記絶縁膜上にシリコン膜を形成するシリコン膜成膜工程と、
前記シリコン膜に第２不純物元素を注入する注入工程と、
前記第２不純物元素が注入された前記シリコン膜にシリコンの吸収端の波長よりも短い波長の光を照射する短波長光アニール工程と、
前記短波長光アニール工程の後、前記シリコン膜にシリコンの吸収端の波長よりも長い波長の光を照射する長波長光アニール工程と、
を有することを特徴とする半導体装置の製造方法。
（付記２）
前記注入工程において、前記シリコン膜に注入される前記第２不純物元素の濃度は、１×１０２０ｃｍ−３以上であることを特徴とする付記１に記載の半導体装置の製造方法。
（付記３）
前記短波長光アニール工程に用いられる光源はタングステンハロゲンランプであることを特徴とする付記１または２に記載の半導体装置の製造方法。
（付記４）
前記短波長光アニール工程における光の照射時間よりも、前記長波長光アニール工程における光の照射時間の方が短いことを特徴とする付記１から３のいずれかに記載の半導体装置の製造方法。
（付記５）
前記短波長光アニール工程は第１の温度で行われ、前記長波長光アニール工程は第２の温度で行われ、前記第２の温度は前記第１の温度よりも高いことを特徴とする付記１から４のいずれかに記載の半導体装置の製造方法。
（付記６）
半導体基板に第１不純物元素を注入する工程と、
前記半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜上に熱ＣＶＤ法により第２不純物元素を含むシリコン膜を形成する工程と、
前記シリコン膜に、シリコンの吸収端の波長よりも長い波長の光を照射する長波長光アニール工程と、
を有することを特徴とする半導体装置の製造方法。
（付記７）
前記長波長光アニール工程の後、前記シリコン膜を除去するシリコン膜除去工程を有することを特徴とする付記１から６のいずれかに記載の半導体装置の製造方法。
（付記８）
前記シリコン膜除去工程は、ＴＭＡＨを用いたエッチングであることを特徴とする付記７に記載の半導体装置の製造方法。
（付記９）
前記半導体基板の表面には、素子分離領域及び電極が形成されていることを特徴とする付記１から８のいずれかに記載の半導体装置の製造方法。
（付記１０）
前記第２不純物元素は、ボロン、リン、ヒ素のいずれかであることを特徴とする付記１から９のいずれかに記載の半導体装置の製造方法。
（付記１１）
前記シリコン膜の膜厚は１００ｎｍ以上であることを特徴とする付記１から１０のいずれかに記載の半導体装置の製造方法。
（付記１２）
前記長波長光アニール工程に用いられる光源はＣＯ２レーザーであることを特徴とする付記１から１１のいずれかに記載の半導体装置の製造方法。
（付記１３）
前記半導体基板はシリコン基板であって、
前記シリコン膜除去工程の後、前記シリコン基板上における前記絶縁膜の一部を残し除去する絶縁膜除去工程と、
前記残った絶縁膜及び前記シリコン基板の表面にシリサイド金属の成膜を行うシリサイド金属成膜工程と、
熱処理により前記シリコン基板表面のシリコンと前記シリサイド金属とを反応させシリサイド層を形成するシリサイド化工程と、
前記シリサイド化工程においてシリサイドされなかった前記シリサイド金属を除去するシリサイド金属除去工程と、
を有することを特徴とする付記７から１２のいずれかに記載の半導体装置の製造方法。
（付記１４）
半導体基板上にゲート電極を形成する工程と、
前記ゲート電極をマスクとして、前記半導体基板に第１不純物元素を注入する工程と、
第１不純物元素が注入された前記半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜上に第２不純物を含有するシリコン膜を形成する工程と、
前記シリコン膜にシリコンの吸収端の波長よりも長い波長の光を照射する工程と、
前記シリコン膜を除去する工程と、
を有することを特徴とする半導体装置の製造方法。
【符号の説明】
【００４５】
１          シリコン基板
２          ＳＴＩ
３          ｎチャネル用活性領域
３ａ        ｐウェル（ｎチャネル領域）
４          ｐチャネル用活性領域
４ａ        ｎウェル（ｐチャネル領域）
５          ゲート絶縁膜
６ａ、６ｂ  ゲート電極
７、８      レジストマスク
９          サイドウォール
１１        ｐ型ポケット領域
１３        ｎ型エクステンション領域
１４        ｎ型ポケット領域
１６        ｐ型エクステンション領域
１７、１８  ディープＳＤ領域
２１        絶縁膜
２２        シリコン膜
２３        シリサイド金属膜
２４        シリサイド層
２７        ディープ領域
【図１】
2010192758.tif 000003
【図２】
2010192758.tif 000004
【図３】
2010192758.tif 000005
【図４】
2010192758.tif 000006
【図５】
2010192758.tif 000007
【図６】
2010192758.tif 000008