(57)【要約】【課題】半導体素子の電極数増加に対応し、信頼性が高く、作製・組み立てを安定して行えるリードフレーム型基板と製造方法及び半導体装置を提供する。【解決手段】金属板の第１面に半導体素子搭載部と、半導体素子電極の接続端子を有し、第２面には外部接続端子を有し、金属板の他の部分は樹脂層が形成されており、特に、第２面に部分形成された非貫通の孔部の底面に凸状を成し高さが第２面より低く、配線と導通せず、且つ、個々に散在する「突起」が形成されているリードフレーム型基板であり、好ましくはフォトレジストパターンとエッチングを多用することで製造する。【選択図】図１
2010080895.tif 000002
【特許請求の範囲】
【請求項１】
金属板の第１の面に、半導体素子搭載部と、半導体素子電極の接続端子を有し、該金属板の第２の面には、該半導体素子電極の接続端子と導通された外部接続端子を有しており、該金属板の他の部分に樹脂層が形成されており、
前記金属板の前記第２の面に部分的に形成された該金属板を貫通しない孔部の底面には、該金属板から離れる向きに凸状を成し高さが該第２の面の表面よりも低い構造物であり、配線とは導通しておらず、且つ、個々に散在する突起が形成されていること、
を特徴とするリードフレーム型基板。
【請求項２】
金属板の第１の面に半導体素子搭載部、半導体素子電極接続端子、及び外枠部を、又、該金属板の第２の面には外部接続端子、及び外枠部を、それぞれ形成する為のフォトレジストパターンＡを形成し、
又、前記第２の面の該外部接続端子と該外枠部以外の領域には、前記金属板を貫通しない孔部の底面に該金属板から離れる向きに凸状を成し高さが該第２の面の表面よりも低い構造物であり、配線とは導通しておらず、且つ、個々に散在する突起を形成する為のフォトレジストパターンＢを形成しておき、
前記第２の面の金属板が露出した金属板露出部をエッチングすることにより、前記孔部、及び前記突起の未完成状態である凸状の構造物を形成し、
前記孔部に、液状プリモールド樹脂を塗布し、加熱硬化させて樹脂層を形成し、
その後、前記第１の面をエッチングすることによって、前記半導体素子搭載部、前記外部接続端子と導通される前記半導体素子電極接続端子、及び前記外枠部を形成し、又、前記凸状の構造物を前記突起として完成させること、
以上を経ることを特徴とするリードフレーム型基板の製造方法。
【請求項３】
請求項１に記載のリードフレーム型基板に半導体素子が搭載されており、該リードフレーム型基板と該半導体素子とがワイヤーボンディングで電気的に接続されていること、を特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の実装に好適な半導体パッケージ基板の技術に関係しており、特にはリードフレーム型基板とその製造方法ならびにそれを用いた半導体装置に関する。
【背景技術】
【０００２】
ＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）に代表されるリードフレームを用いた半導体パッケージでは、プリント配線基板との接続のためのアウターリードは半導体パッケージの側面に配置されている。リードフレームは金属板の両面に所望のフォトレジストパターンを形成し、両面からエッチングすることにより、半導体素子搭載部、半導体素子電極との接続部であるインナーリード、アウターリード、これらを固定している外枠部を得ることができる。
また、エッチング工法以外に、プレスによる打ち抜き加工によっても得ることができる。半導体パッケージの組立工程としては、半導体素子搭載部に半導体素子をダイボンディングしたのち、金ワイヤー等を用いて、半導体素子の電極とインナーリードを電気的に接続する。その後、インナーリード部を含む半導体素子近傍を樹脂封止し、外枠部を断裁し、必要に応じてアウターリードに曲げ加工を施す。
【０００３】
このように側面に設置されたアウターリードは、微細化の加工能力からみて、３０ｍｍ角程度のパッケージサイズで２００から３００ピンが限界とされている。
【０００４】
近年、半導体素子の電極数が増加するにつれて、アウターリードを側面に有するリードフレームタイプの半導体パッケージでは端子数が対応しきれなくなり、一部、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒａｙ）や、ＬＧＡ（Ｌａｎｄ  Ｇｒｉｄ  Ａｒａｙ）タイプ等プリント配線基板との外部接続端子がパッケージ基板底面でアレイ状に配置された半導体パッケージへ置き換わってきている。これらに用いられている基板は、両面銅貼りガラスエポキシ基板にドリルで穴を開け、穴内をめっきで導通をとり、一方の面は半導体素子の電極と接続するための端子を、他方の面ではアレイ状に並べた外部接続端子を形成するのが一般的である。
しかしながら、これらの基板の製造は工程が複雑になり、コスト高になるとともに、基板内の配線接続にめっきが使用されているため、リードフレームタイプのパッケージに比べ、信頼性が劣るという問題がある。
【０００５】
このため、リードフレームを両面からエッチングするという工程を利用して、リードフレームを用いたＢＧＡタイプの半導体パッケージ構造が開示されている。（例えば特許文献１）
【０００６】
これは、表裏のフォトレジストのパターンを変えて、同時にエッチングするか、あるいは、片側をエッチングした後、エッチング面表層に電着ポリイミド樹脂層を形成した後、または、プリモールド樹脂を塗布した後、他方の面からエッチングを加えることにより、一方の面には半導体素子電極の接続端子、他方の面にはアレイ状に外部接続端子を形成するものである。
【特許文献１】特許第３６４２９１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従来技術の代表例の説明図である図４（ａ），（ｂ）に断面図で示す。
ＢＧＡタイプのリードフレームでは、外部接続端子１１の数が増加すると、半導体素子電極接続端子９側の配線１０長が長くなる。この配線は金属板をハーフエッチングして作製するもので、その幅も厚さも小さく、エッチング以降の工程で折れや曲がりが発生して収率は非常に悪くなるという問題があった。
【０００８】
特許文献１では、まず外部接続端子１１側のみハーフエッチングを行い、エッチング面に電着ポリイミド層１７を形成した後、半導体素子電極接続端子９側をエッチングで形成することを開示している。これにより、微細な配線１０は、薄膜ではあるがポリイミド樹脂層１６で担持され、リードフレーム作製時の配線の折れや曲がりは回避される。
【０００９】
しかしながら、本構造のリードフレーム基板に半導体素子を搭載し、ワイヤーボンディングにより半導体素子電極と接続端子９を接続する際、接続端子９の下部は中空になっているため、ワイヤー接続の力がかからず、接続不良が発生し、組み立て収率を著しく落とすという問題があった。
【００１０】
又、（特許文献１には開示されていないが）他の一対策として、２では、電着ポリイミド層に代わりプリモールド樹脂をポッティングして樹脂層を厚くすることも考えられる。
この対策によると、ボンディング不良の問題をある程度回避させることができると推察されるが、中空状態を完全に回避できるものではない。
これによると、プリモールド樹脂の塗布量の調整が非常に難しく、ポリイミド層を形成する孔部面積が広くなると、中心が薄くなり、微細な配線１０をポリイミド層１７を担持することができなくなるという問題が心配される。また、中心が薄くなってしまうことによって、場合によっては、次の工程で穴が開いてしまうという問題も心配される。
【００１１】
本発明は、前記従来の技術の問題点に鑑みて成されたものであり、半導体素子の電極数の増加に対応し、信頼性が高く、作製および半導体パッケージ組み立てを安定に行えるリードフレーム型基板とその製造方法ならびに半導体装置を提供することを課題とする。
【課題を解決するための手段】
【００１２】
請求項１に係る発明は、金属板の第１の面に、半導体素子搭載部と、半導体素子電極の接続端子を有し、該金属板の第２の面には、該半導体素子電極の接続端子と導通された外部接続端子を有しており、該金属板の他の部分に樹脂層が形成されており、前記金属板の前記第２の面に部分的に形成された該金属板を貫通しない孔部の底面には、該金属板から離れる向きに凸状を成し高さが該第２の面の表面よりも低い構造物であり、配線とは導通しておらず、且つ、個々に散在する突起が形成されていること、を特徴とするリードフレーム型基板である。
【００１３】
請求項２に係る発明は、（イ）金属板の第１の面に半導体素子搭載部、半導体素子電極接続端子、及び外枠部を、又、該金属板の第２の面には外部接続端子、及び外枠部を、それぞれ形成する為のフォトレジストパターンＡを形成し、
又、前記第２の面の該外部接続端子と該外枠部以外の領域には、前記金属板を貫通しない孔部の底面に該金属板から離れる向きに凸状を成し高さが該第２の面の表面よりも低い構造物であり、配線とは導通しておらず、且つ、個々に散在する突起を形成する為のフォトレジストパターンＢを形成しておき、
（ロ）前記第２の面の金属板が露出した金属板露出部をエッチングすることにより、前記孔部、及び前記突起の未完成状態である凸状の構造物を形成し、
（ハ）前記孔部に、液状プリモールド樹脂を塗布し、加熱硬化させて樹脂層を形成し、
（ニ）その後、前記第１の面をエッチングすることによって、前記半導体素子搭載部、前記外部接続端子と導通される前記半導体素子電極接続端子、及び前記外枠部を形成し、又、前記凸状の構造物を前記突起として完成させること、
以上を経ることを特徴とするリードフレーム型基板の製造方法である。
【００１４】
また、請求項３に係る発明は、請求項１に記載のリードフレーム型基板に半導体素子が搭載されており、該リードフレーム型基板と該半導体素子とがワイヤーボンディングで電気的に接続されていること、を特徴とする半導体装置である。
【発明の効果】
【００１５】
本発明によれば、プリント配線基板と接続するための外部接続端子をリードフレーム型基板の裏面全面にアレイ状に配置することが可能であり、半導体素子の多端子化に対応できる。
また、リードフレームをベースにした基板であり、めっき配線を使用しないため、熱応力に対する信頼性を確保することができる。
一方、係るリードフレーム型基板の作製時には、配線の折れや曲がり等の不良が発生せず、半導体パッケージ組み立て工程で行われるワイヤーボンディングの時、ワイヤーボンディング接続端子の下部は、プリモールド樹脂が外部接続端子表面に均等に充填され、安定して接続が可能となる。
【発明を実施するための最良の形態】
【００１６】
本発明のリードフレーム型基板の製造方法に係る一例を模式的な断面図を用いて図１に示す。
リードフレームに用いられる金属板１の両面に、フォトレジストパターンＡ（２）を形成する（図１（ｂ））。
つまり、金属板１の第１の面（図１（ｂ）では上面）に、半導体素子搭載部８、半導体素子電極との接続を行う端子である半導体素子電極接続端子９、配線１０、及び外枠部１２をそれぞれ形成する為のフォトレジストパターンＡ（２）を形成する。
また第２の面（図１（ｂ）では下面）には、外部接続端子１１、外枠部１２を形成する為のフォトレジストパターンＡ（２）を形成する。
【００１７】
尚、突起５を１以上の適当な個数形成する為のフォトレジストパターンＢ（３）も、この第２の面に形成する。この突起５を巧く形成する為に、フォトレジストパターンＢ（３）は次のように設計する。つまり、ハーフエッチングが終了する前に、突起５上のレジストパターンＢ（３）が剥離し、その結果、ハーフエッチングが進行し、突起５が形成し終わった時点で、少なくとも外部接続端子１１より低い高さになるように設計する。
【００１８】
金属板としては、リードフレームとしてのエッチング加工性、機械的強度、熱伝導性、膨張係数等を有していればいずれの材料を用いて良いが、４２合金に代表される鉄−ニッケル系合金や、機械的強度を向上させるために各種金属元素を添加した銅系合金等が良く用いられる。
【００１９】
塩化第二鉄液等、金属板を溶解するエッチング液を用いて下面からエッチングを行い、孔部４を形成する（図１（ｃ））。孔部４の深さは金属板の残存部が最終的に配線になるため、第２回目の上面側からのエッチング時に微細配線が形成できるように１０から５０μｍ厚程度残すことが好ましい。
【００２０】
また、孔部４には少なくとも１つの突起５が同時に形成される。該突起５は、図１（ｃ）に示すように、孔部４より低い高さになるように設定されておれば、円柱形や、山脈型など、レジストの形状によって形状の調整は可能である。そして、該突起は他の配線と接続されておらず、電気的に独立した金属面が露出していることを特徴とするリードフレーム型基板である。
【００２１】
エッチング加工された金属板の上下面を逆にして、金属板の上面に液状のプリモールド樹脂６を注入する。（図１(ｄ)）
【００２２】
孔部４が突起５で少なくとも２つの部分に仕切られていることによって、プリモールド樹脂面はむらがなく、面一の面を形成することが可能となる。
【００２３】
さらに、反対の面をエッチングして、半導体搭載部８、半導体素子電極接続端子９、配線１０を形成してリードフレーム型基板７を作製した（図１（ｆ））。半導体素子搭載部８側の上面図を図２（ａ）に、外部接続端子側の上面図を図２（ｂ）に示す。外部接続端子をアレイ状に配置することができ、半導体素子の多ピン化に対応が可能となった。
【００２４】
図３（ａ）に、半導体素子１４を搭載しワイヤーボンディングした断面図を示す。
ダイアタッチ材１６により半導体素子１４を貼り付け、金線１５で半導体素子電極接続端子９と接続する。必要に応じて、半導体素子電極接続端子には適宜、ニッケル−金めっき、錫めっき、銀めっき、又はニッケル−パラジウム−金めっき、等のいずれかを施しておく。
ワイヤーボンディングを行う際、本リードフレーム型基板をヒートブロックの上に載せ、加熱しながら接合を行うが、半導体素子電極接続端子９の下部にプリモールド樹脂が面一で存在し、中空構造をとらないため、接合不良を起こさず組み立てることができる。
【００２５】
最後に、半導体素子側をトランスファーモルード、あるいは、ポッティングにより封止を行い、ダイヤモンドブレード等で外枠部を分離させて、小片化する（図３（ｂ））。
ＢＧＡタイプであれば、はんだボールを外部接続端子に搭載して、リードフレーム型基板を用いた半導体パッケージが得られる。
【実施例】
【００２６】
以下、本発明によるリードフレーム型基板の製造方法として、ＬＧＡ（Ｌａｎｄ  Ｇｒｉｄ  Ａｒａｙ）タイプのリードフレーム型基板を例にとり図１を用いて説明する。
【００２７】
製造したＬＧＡのパッケージサイズは１０ｍｍ角で、パッケージ下面には１６８ピンのアレイ状の外部接続端子を持つものである。
【００２８】
まず、図1（ａ）に示すように、幅が１５０ｍｍ厚みが２００μｍの長尺帯状の銅合金製金属板１（古河電工製、ＥＦＴＥＣ６４Ｔ）を用意した。
次いで、図１（ｂ）に示すように、この金属板１の両面に、ロールコーターでフォトレジスト（東京応化（株）製、ＯＦＰＲ４０００）を５μｍの厚さになるようにコーティングした後、９０°Ｃでプレベークを行った。
次に、所望のパターンを有するフオトマスクを介して両面からパターン露光し、その後１％炭酸ナトリウム水溶液で現像処理を行った後に水洗及びポストベークを行い、図１（ｂ）に示すようにフォトレジストパターンＡ（２）、フォトレジストパターンＢ（３）を得た。
【００２９】
フォトレジストパターンＡ（２）として、第１の面には、半導体素子搭載部８、半導体素子電極接続端子９、配線１０、外枠部１２を形成するためのフォトレジストのパターンを、又、第２の面には外部接続端子１１、外枠部１２を形成するためのフォトレジストのパターンをそれぞれ形成した。
又、突起５を形成するためのフォトレジストパターンＢ（３）として、３０μｍ径のフォトレジストのパターンを０．５ｍｍピッチで非配線部にマトリックス状に配置した。
【００３０】
次に、金属板１の第１の面側をバックシートで覆って保護した後（図示せず）、塩化第二鉄溶液を用いて金属板の第２の面より第１回目のエッチング処理を行い、第２の面側のフォトレジストパターンＡ（２）から露出した金属板部位を厚さを３０μｍまで薄くした（図１（ｃ））。塩化第二鉄溶液の比重は１．３８、液温５０゜Ｃとした。
【００３１】
第２の面をエッチングした金属板を、３０°Ｃ、５０ｇ／Ｌの過硫酸アンモニウム水溶液に５分間浸漬して、第１回目のエッチングで形成されたエッチング面の表面を粗化した（図示せず）。さらに、所定の水酸化ナトリウム水溶液系剥離液に浸漬して、第２の面のフォトレジストを剥離した（図示せず）。
【００３２】
次に、第１回目のエッチングで形成された第２の面に、液状の熱硬化性樹脂６信越化学工業製ＳＭＣ−３７６ＫＦ１）を注入し、１８０°Ｃ、３時間、本硬化を行い、プリモールド層１３を形成した。
熱硬化樹脂の埋め込み性は良好で、ボイド等の不良は観察されなかった。外部接続端子１１、外枠部１２のエッチングされなかった面上には、ほとんど熱硬化樹脂が残存しなかったが、その表面洗浄を兼ねて、６０°Ｃの過マンガン酸カリウムのアルカリ水溶液（４０ｇ／Ｌ過マンガン酸カリウム＋２０ｇ／Ｌ水酸化ナトリウム）に３分ほど処理を行った。
【００３３】
次に、第１の面側のバックシートを除去後、塩化第二鉄溶液により金属板の第１の面側より第２回目のエッチング処理を施しフォトレジストパターンＡ（２）から露出した金属板部位を溶解除去し、半導体素子搭載部８、半導体素子電極接続端子９、配線１０、外枠部１２を形成した（図１(ｅ))。
外部接続端子１１は半導体素子電極接続端子９から延在している。なお図示していないが、下面側に不要なエッチングが行われないよう、第２回目のエッチング処理時には第２の面側にバックシート等を貼り付けておくのが好ましい。
【００３４】
次いで、第１の面のフォトレジストパターンＡ（２）の剥離を行い、所望のリードフレーム型ＬＧＡ基板７を得た（図１（ｆ））。
【００３５】
次に、レジストの剥離後、露出した金属面に対し、電解ニッケル−金めっきを施した。ニッケルの厚さは５μｍ、金の厚さは０．１μｍであった（図示せず）。
【００３６】
次いで、本発明のリードフレーム型ＬＧＡ基板７にダイアタッチ材１５を用いて半導体素子１３を搭載し、１５０°Ｃ、１時間、ダイアタッチ材を硬化させた。さらに、３０μｍ径の金線を用いて、半導体素子の電極と半導体素子電極接続端子９をワイヤーボンディング接続を行った（図３（ａ））。ワイヤーボンディングの加熱温度は２００°Ｃで行い、半導体素子電極接続端子側のワイヤーのプル強度を測定したところ、９ｇ以上あり、良好な接続が得られた。
【００３７】
その後、図３（ｂ）に示すように、半導体素子、半導体素子電極接続端子を含むエリアをトランスファーモールド封止し、小片に断裁してリードフレーム型ＬＧＡ基板を用いた半導体パッケージを得た。
【産業上の利用可能性】
【００３８】
本発明のリードフレーム型基板の製造方法を用いることにより、製造時の不良や半導体パッケージ組立時の不良を低減し、熱応力に対する信頼性を高めたリードフレーム型基板を得ることが可能となり、特にリードフレームタイプの半導体パッケージでは対応できない多ピンパッケージ基板に適用される。
【図面の簡単な説明】
【００３９】
【図１】本発明のリードフレーム型基板の製造方法に係る一例を示す説明図（模式的な断面図）
【図２】本発明のリードフレーム型基板に係る一例を示す説明図（模式的な上面図）
【図３】本発明のリードフレーム型基板に係る一例に半導体素子が搭載されワイヤーボンディングされた状態、及びトランスファーモールド封止された状態をそれぞれ示す説明図（模式的な断面図）
【図４】従来のリードフレーム型基板に係る一例を示す説明図（模式的な断面図）
【符号の説明】
【００４０】
１  金属板
２  フォトレジストパターンＡ
３  フォトレジストパターンＢ  (突起の形成用)
４  孔部
５  突起    
６  プリモールド樹脂
７  リードフレーム型基板
８  半導体素子搭載部
９  半導体素子電極接続端子
１０  配線
１１  外部接続端子
１２  外枠部
１３  半導体素子
１４  金線
１５  ダイアタッチ材
１６  トランスファーモールド樹脂
１７  電着ポリイミド層
【図１】
2010080895.tif 000003
【図２】
2010080895.tif 000004
【図３】
2010080895.tif 000005
【図４】
2010080895.tif 000006