(57)【要約】【課題】静電磁界のｇが大きい場合でも、振動清流誤差（ＶＲＥ）を減少させる。【解決手段】閉ループ加速時計システムは、非線形応答の静電ドライバを有する加速度計と、該ドライバを制御する再均衡制御器３２とを備える。再均衡制御器３２は、可変利得構成部５８、６０を有する比例積分偏差（ＰＩＤ）制御部を含む。システムにおいては、プルーフマスの動作を感知し、感知された動作に基づいて静電ｇ磁界を決定し、決定された静電ｇ磁界に基づいてＰＩＤ制御器の可変利得構成部を設定し、該ＰＩＤ制御器を用いてプルーフマスを再均衡する。【選択図】図２
2010054508.tif 000002
【特許請求の範囲】
【請求項１】
閉ループ加速度計システム（２０）であって、
非線形応答の静電ドライバ（２６）を含む加速度計と、
前記静電ドライバと接続された再均衡制御器（３２）であって、少なくとも一つの可変利得構成部(５８、６０)を有する比例積分偏差（ＰＩＤ）制御部を備える再均衡制御器（３２）と
を備えて成ることを特徴とする閉ループ加速時計システム。
【請求項２】
請求項１記載の閉ループ加速時計システムにおいて、再均衡制御器のＰＩＤ制御部は可変Ｐ構成部と可変Ｄ構成部を含み、可変Ｐ構成部と可変Ｄ構成部は、静電磁界入力に基づき、且つ静電磁界入力に対する最適比例及び偏差利得係数の所定の線形関係に基づいていることを特徴とする閉ループ加速時計システム。
【請求項３】
閉ループ加速度計システム（２０）を制御する方法であって、
プルーフマスの動作を感知するステップと、
被感知動作に基づいて静電ｇ磁界を決定するステップと、
決定された静電ｇ磁界に基づいてＰＩＤ制御器の少なくとも一つの可変利得構成部を設定するステップと、
ＰＩＤ制御器を用いてプルーフマスを再均衡するステップと
からなり、
可変利得構成部を設定するステップは、ＰＩＤ制御器の可変比例（Ｐ）利得構成部と可変偏差(Ｄ)利得構成部から選択される少なくとも一つの可変利得構成部を設定するステップである
ことを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、閉ループ加速度計システムにおける振動整流誤差の削減システム及びその方法に関する。
【背景技術】
【０００２】
非線形再均衡ドライバ(nonlinear rebalancing driver)を有する閉ループ加速度計システムは、不規則な振動動作中に振動整流誤差（ＶＲＥ）を受ける。1ｇ静電磁界でのＶＲＥを減少可能な比例積分偏差(ＰＩＤ)制御器が開発されてきた。しかしながら、電流ＰＩＤ制御器は、加速度計システムがさらに高い“ｇ”の静電磁界を経験するとき、ＶＲＥ減少効果が低減する。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明は、ＶＲＥを削減する閉ループ加速度計システムを制御するシステム及び方法を提供することである。
【課題を解決するための手段】
【０００４】
本発明の実施の形態によれば、本発明のシステムは、非線形応答のドライバを有する加速度計と、ドライバとの信号通信での再均衡制御器を備える。再均衡制御器は、少なくとも一つの可変利得構成部を有する比例積分偏差(ＰＩＤ)制御部を備える。
本発明の他の形態によれば、ドライバは静電ドライバである。
本発明の更なる形態によれば、少なくとも一つの可変利得構成部は比例（Ｐ）構成部と偏差(Ｄ)構成部から選択される。
本発明の更なる他の形態によれば、再均衡制御器のＰＩＤ制御部は、静電磁界に基づく可変Ｐ/Ｄ構成部をそれぞれ有する可変Ｐ構成部と可変Ｄ構成部を備える。
【０００５】
本発明の更なる他の形態によれば、本発明の方法は、プルーフマス（加速度計）の動作を感知するステップと、被感知動作に基づく静電ｇ磁界を決定するするステップと、決定された静電ｇ磁界に基づいてＰＩＤ制御器の少なくとも一つの可変利得構成部を設定するステップと、ＰＩＤ制御器を用いてプルーフマスを再均衡するステップとを含む。
本発明の更なる他の形態によれば、上記可変利得構成部の設定は、ＰＩＤ制御器の比例（Ｐ）構成部と偏差(Ｄ)構成部から選択される少なくとも一つの可変利得構成部を設定することである。
本発明の更なる他の形態によれば、ＰＩＤ制御器を用いてプルーフマスを再均衡するステップは、非線形応答のドライバに制御信号を送出することを含む。
【図面の簡単な説明】
【０００６】
【図１】本発明の一実施形態の加速度計システムの図である。
【図２】本発明の一実施形態に係わる図１の加速度計システムの幾つかの制御器の構成要素をさらに詳細に示す図である。
【図３】本発明の一実施形態に係わる閉ループ加速度計システムの制御方法のフローチャートである。
【図４】本発明の一実施形態に係わる可変利得ＰＩＤ制御器を含むモデル化加速度計システムに於ける、各種の静電ｇレベルについての周波数対ＶＲＥを示す図である。
【発明を実施するための形態】
【０００７】
図１は、本発明の一実施形態に係わる加速度計システム２０の図である。加速度計システム２０は、少なくとも一つの感知板のような感知要素２４を有する加速度計２２と、非線形的に駆動信号に応答する少なくとも一つの駆動機構２６を備える。駆動機構２６は、一実施形態として静電容量性の駆動機構である。例えば、微小電子機械システム（MEMS）型加速度計及び、特にシーソー形構成を有するMEMS型加速度計のような各種加速度計を用いてよい。感知電子回路２８（詳細は図示せず）は感知要素２４と信号通信を行う。感知電子回路２８は、例えば、感知要素２４からの信号を増幅及び濾波するようにしてもよい。図示の実施形態では、感知電子回路２８はアナログ・デジタル（Ａ／Ｄ）変換器３０に出力を提供するアナログ回路であり、該Ａ／Ｄ変換器３０は駆動機構２６からの増幅及び濾波済み信号をデジタル化する。
【０００８】
制御器３２は、Ａ／Ｄ変換器３０からデジタル信号を受信して制御信号を生成するものであり、該制御信号はデジタル／アナログ（Ｄ／Ａ）変換器３４においてアナログ信号に変換される。増幅器３６は、Ｄ／Ａ変換器３４の出力を入力とし、駆動機構２６へ出力する前に、信号を増幅する。制御器３２は、一実施形態では、可変比例（Ｐ）利得構成部と可変偏差(Ｄ)利得構成部を有する比例積分偏差（ＰＩＤ）制御構成部を含む。一実施例では、Ｐ利得構成部とＤ利得構成部は、加速度計システム２０が被る静電ｇ磁界に関連し、５０ヘルツ〜４００ヘルツの周波数範囲の最適Ｐ利得と最適Ｄ利得との間の所定の線形関係に基づいている。一実施形態では、最適Ｐ利得と最適Ｄ利得との所定の線形関係は、各静電ｇ磁界レベルでの特定な最適Ｐ値と特定な最適Ｄ値に基づくものであって、該静電ｇ磁界レベルは周波数範囲にわたるＶＲＥを最小化するものであり、この線形関係は、例えば、１ｇ〜４ｇの静電ｇ磁界の範囲にわたる特定な最適Ｐ値と特定な最適Ｄ値の変動により定義される。静電ｇ磁界レベル範囲にわたる周波数範囲に対する最適Ｐ利得と最適Ｄ利得との所定の線形な関係性に基づく可変Ｐ利得構成部と可変Ｄ利得構成部を用いることにより、制御器３２は、特定の静電ｇ磁界レベルについて典型的に最適化される固定Ｐ値と固定Ｄ値を有する先行のＰＩＤ制御器よりも静電ｇ磁界範囲において更に効果的な手法でＶＲＥを削減することができる。本実施形態において、線形関係は、１ｇ〜４ｇの静電ｇ磁界レベルの範囲にわたる特定の最適Ｐ値と特定の最適Ｄ値の変動により定義されるものであるが、制御器３２は、実施形態では、１ｇ〜４ｇ範囲に基づく最適Ｐ利得と最適Ｄ利得との間の所定の線形関係を利用して、０ｇから所定の最大静電磁界レベルのように、この範囲外での動作が可能である。線形関係は、他の実施形態では、異なる静電ｇ磁界範囲を用いて決定しても良い。
【０００９】
図２は、本発明の実施形態に係わる図１の加速度計システムの制御器３２を更に詳細に示す図である。図２に示す制御器３２の構成要素は、アナログ又はデジタル構成要素を用いて実現可能であり、更にソフトウエアとハードウエアの組み合わせあるいはハードウエアのみを用いて実現してもよい。第１の増幅器５０は、Ａ／Ｄ変換器３０からの信号を入力として主要増幅信号出力を生成するよう、所定の主利得値を有する信号を増幅する。積分器５２は、第１の増幅器５０に接続されている。積分器５２は、主増幅信号出力を積分して積分出力を生成する。第１の加算器５４は、積分出力を第１の入力として含む３つの入力を受け取る。絶対値生成部５６は、積分出力を受け取る。絶対値生成部５６は、積分出力を入力として積分出力の絶対値を生成する。
【００１０】
可変偏差利得構成部５８は、絶対値生成部５６からの積分出力の絶対値を入力として、可変偏差利得を生成する。第１の乗算器６２は、可変偏差利得と主増幅信号出力を入力として受け取り、中間主偏差利得信号を生成する。偏差構成部６４は、中間主偏差利得信号を入力として受け取り、該中間主偏差利得信号の偏差に基づいて主偏差利得信号を生成する。主偏差利得信号は、第１の加算器５４への第２の入力として用いられる。
【００１１】
可変比例利得構成部６０は、入力として積分出力の絶対値が入力され、可変比例利得を生成する。第２の乗算器６６は、入力として可変比例利得と主増幅信号を受け取り、主可変比例利得を生成する。主可変比例利得信号は、第１の加算器５４において第３の入力として用いられる。第１の加算器５４は、積分出力と、主可変偏差利得信号と主可変比例利得信号とを加算し、Ｄ／Ａ変換器３４に提供する加算された制御信号を生成する。
【００１２】
一実施形態では、可変偏差利得構成部５８で生成される可変偏差利得は、式ＤｇaＩn(ｇcontrol) = MＤｇaＩn・|ｇcontrol| + BＤｇaＩn)・Ｉ(ωn2)により表され、可変比例利得構成部６０にて生成される可変比例利得は、式ＰｇaＩn(ｇcontrol) = MＰｇaＩn・|ｇcontrol| + BＰｇaＩn)・Ｉ(ωn・ Q)により表される。ここで、ｇcontrolは積分器５２からの出力に対応し、|ｇcontrol|は積分出力の絶対値に対応し、MＤｇaＩnとBＤｇaＩnとは静電磁界に関連する最適偏差利得の事前確定された線形関係に基づき、MＰｇaＩnとBＰｇaＩnとは静電磁界に関連する最適比例利得の事前確定された線形関係に基づくものである。上記の等式において、ωnは加速度計２２の固有周波数であり、ωn2は加速度計２２の固有周波数の二乗値であり、Qは加速度計２２の減衰率である。
【００１３】
一実施形態では、可変偏差利得構成部５８は、初期偏差利得増幅器６８を含み、該増幅器６８はMＤｇaＩnの係数で積分出力の絶対値を増幅し、これにより、初期偏差利得出力を生成する。偏差利得加算器７０は、２つの入力を加算し、かくして加算された偏差利得出力を生成する。初期偏差利得出力は、偏差利得加算器７０に第１の入力として入力され、BＤｇaＩnの値は、偏差利得加算器７０に接続された記憶構成部７２から第２の入力として受け取られる。記憶構成部７２は、例えば、不揮発性メモリ装置である。加算された偏差利得出力は、最終偏差利得増幅器７４において1/(ωn2)の係数で増幅され、これにより、可変偏差利得が生成される。
【００１４】
一実施形態では、可変比例利得構成部６０は、第１の比例利得増幅器７６を含み、該増幅器７６は、MＰｇaＩnの係数で積分出力の絶対値を増幅して第１の比例利得出力を生成する。比例利得増幅器７８は、２つの入力を加算して加算された比例利得出力を生成する。第１の比例利得出力は、比例利得加算器７８に第１の入力として入力され、BＰｇaＩnの値は、比例利得加算器７８と接続された記憶構成部８０から第２の入力として入力される。記憶構成部８０は、例えば、不揮発性メモリ装置である。加算された比例利得出力は、第２の比例利得増幅器８２において1/(ωn・Q)の係数で増幅されて可変比例利得が生成される。
【００１５】
図３は本発明の実施の形態に係わる閉ループ加速度計システム２０の制御方法２００を示すフロー図である。最初に、ブロック２０２において、プルーフマスの動作が、例えば、感知部２４や感知電子部品２８により感知される。そして、ブロック２０４において、静電ｇ磁界が感知動作に基づいて決定される。次に、ブロック２０６において、例えば、制御器３２のようなＰＩＤ制御器の少なくとも一つの可変利得構成部が、決定済みの静電ｇ磁界に基づいて設定される。そして、ブロック２０８では、プルーフマスがＰＩＤ制御器を用いて再均衡される。実施形態では、少なくとも一つの可変利得構成部を設定する工程は、静電ｇ磁界の絶対値に対する最適比例及び偏差利得係数の所定の線形関係に基づいて、ＰＩＤ制御器の可変Ｐ構成部と可変Ｄ構成部を設定する工程を含む。一実施形態では、プルーフマスがＰＩＤ制御器を用いて再均衡される工程は、ドライバ機構２６のように、非線形応答の静電ドライバに制御信号を送出する工程を含む。
【００１６】
図４は、本発明の実施形態の加速度計システム２０に類似するモデル化加速度計システムに於ける、各種静電ｇレベルについての周波数（Hz）対ＶＲＥ(μｇ)を示すグラフであり、該加速度計システム２０は、制御器３２に類似する可変利得ＰＩＤ制御器を備えている。
【００１７】
上述のように、本発明の好適な実施形態を例示して説明したが、本発明の技術的思想及び発明の範囲を逸脱することなく、多くの変更が可能である。例えば、制御器３２は、マイクロコントローラ、磁界プログラマブル・ゲートアレイ（ＦＰＧＡ）、特定用途向け集積回路（ＡＳＩＣ）、もしくはオンチップ・システム（ＳＯＣ）などを含むアナログ及びデジタルのハードウエア及び／又はソフトウエアの各種組み合わせを用いて実現しても良い。加えて、実施形態では、図２を参照して説明したもの以外に、異なる数の偏差及び／又は比例利得増幅器を用いてもよい。また、本システムと方法は、実施形態における、５０ヘルツ〜４００ヘルツ以外の周波数範囲に渡るＰ及びＤ利得値と１ｇ〜４ｇのｇ電界値との所定の線形関係に基づいても良い。
【図１】
2010054508.tif 000003
【図２】
2010054508.tif 000004
【図３】
2010054508.tif 000005
【図４】
2010054508.tif 000006
【外国語明細書】
2010054508000001.pdf