(57)【要約】【課題】より一層の小型化と低コスト化が図れるようにした過電流保護回路を提供すること。【解決手段】増幅回路５の入力電流Ｉの経路にソース・ドレイン間が接続されたＦＥＴ１を設け、このソース・ドレイン間電圧Ｖsd を演算回路２で取り出し、比較回路３により基準電圧Ｖa と比較し、ソース・ドレイン間電圧Ｖsd が基準電圧Ｖa 以上になったとき、可変減衰器４により増幅回路５に入力される信号Ｖi のレベルを抑制し、増幅回路５の出力パワーを抑えることにより、増幅回路５に供給される入力電流Ｉが抑制され、増幅回路５が過電流保護されるようにした。【選択図】図１
2010161879.tif 000002
【特許請求の範囲】
【請求項１】
増幅回路に対する入力信号のレベルを可変減衰器により制御して、当該増幅回路に供給される電源電流を抑制する方式の過電流保護回路において、
前記電源電流の経路にソース・ドレイン間が接続されたＦＥＴを設け、
前記ＦＥＴのソース・ドレイン間に現れる電圧の大きさが予め設定してある基準電圧以上になったとき、前記可変減衰器により前記入力信号のレベルを抑制することを特徴とする過電流保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体回路を過電流から保護する回路装置に係り、特に電源電流が入力信号レベルに依存する増幅回路の過電流保護回路に関する。
【背景技術】
【０００２】
半導体回路は一般に過電圧と過電流に弱く、特に他の回路と共にＩＣ化された増幅回路の場合、過電流になると、放熱性の点から短時間で破壊に至る虞がある。
そこで、このような増幅回路には、従来から過電流保護機能を付与するのが一般的であるが、このとき、対象となる増幅回路が、入力信号のレベルに依存して電源電流が増加するタイプであった場合、電源電流の大きさを検出し、検出された電流値が予め設定してある閾値を越えたら入力信号のレベルを抑制する方式の過電流保護回路を適用するのが一般的である。
【０００３】
ところで、この場合、電流値を検出しなければならないが、この電流値の検出には、従来からシャント(shunt)抵抗による方法が一般的である(例えば特許文献１などを参照。)。
また、専用の電流検出回路を設ける場合もある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−１８５４０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記従来技術は、電流値の検出にシャント抵抗や専用の電流検出回路が必要である点に配慮がされておらず、コストとサイズの増加に問題がある。
まず、シャント抵抗は、一般に大型で発熱を伴うのでＩＣ化に適さず、従って別部品となり、高価であるばかりか、別途、設置スペースを要する。
また、専用の電流検出回路の場合、回路規模の増大となり、その分、ＩＣサイズが増加してしまう。
本発明は上記の事情に鑑みてなされたもので、より一層の小型化と低コスト化が図れるようにした過電流保護回路の提供を目的とする。
【課題を解決するための手段】
【０００６】
上記目的は、増幅回路に対する入力信号のレベルを可変減衰器により制御して、当該増幅回路に供給される電源電流を抑制する方式の過電流保護回路において、前記電源電流の経路にソース・ドレイン間が接続されたＦＥＴを設け、前記ＦＥＴのソース・ドレイン間に現れる電圧の大きさが予め設定してある基準電圧以上になったとき、前記可変減衰器により前記入力信号のレベルを抑制することにより達成される。
【発明の効果】
【０００７】
本発明によれば、電流検出用の素子としてＦＥＴを用い、これにより電流を電圧に変換しているので、電流検出用の素子が保護対象の増幅回路と共にＩＣ化でき、従って、小型化と低コスト化が容易に得られることになる。
【図面の簡単な説明】
【０００８】
【図１】本発明による過電流保護回路の実施の形態を示す回路図である。
【発明を実施するための形態】
【０００９】
以下、本発明に係る過電流検出回路について、図示の実施の形態により詳細に説明する。
図１は本発明の一実施の形態で、ここに図示したＡＭＰ回路５が過電流保護の対象である増幅回路で、この増幅回路５は、例えば通信機器における高周波電力増幅部として使用されているもので、図示してない電源から供給される電源電流、つまり入力電流Ｉにより動作し、信号Ｖi を入力し、それを増幅して信号Ｖo を出力する働きをする。
このとき、入力信号Ｖi のレベルをＬi 、出力信号Ｖo のレベルをＬo とする。
【００１０】
ＦＥＴ１は入力電流Ｉを検出する働きをするもので、このため、図示のように、そのソース・ドレインが増幅回路５の電源ラインに直列に接続され、入力電流Ｉがソース・ドレイン間を通って増幅回路５に流入されてゆくとき、それが電圧として検出されるようにする。
なお、ここでは、図示のように、ＦＥＴ１としてｐチャネル、エンハンスメント形のＭＯＳＦＥＴ(金属酸化物電界効果形トランジスタ)が用いられているが、本発明は、ＦＥＴの形式に限定されない。
【００１１】
次に、演算回路２は、その入力がＦＥＴ１のソースＳとドレインＤに接続され、これによりＦＥＴ１のソース・ドレイン間電圧Ｖds を取り出し、比較回路３は、演算回路２により取り出されたソース・ドレイン間電圧Ｖds を入力し、そのレベルを基準電圧Ｖa と比較し、ソース・ドレイン間電圧Ｖds のレベルが基準電圧Ｖa のレベル以上になったとき、制御電圧Ｖc を発生する。つまり、制御電圧Ｖc は「Ｖds≧Ｖa」のとき発生されることになる。
このとき、図示してないが、例えば一定値で、しかも或る程度以上の値の電流が供給されているＦＥＴを用い、このＦＥＴのソース・ドレイン間電圧を取り出して基準電圧Ｖa とすればよい。
【００１２】
そして、可変減衰器(ＡＴＴ)４は、例えば前置増幅回路など増幅回路５の前段にある回路から増幅回路５に供給されてくる信号Ｖx を入力し、比較回路３から制御電圧Ｖc が入力されたときだけ、所定のレベルの減衰を与えてレベルＬi の入力信号Ｖi が増幅回路５に入力されるように動作する。
従って、この可変減衰器４は、制御電圧Ｖc が入力されていないとき、減衰量０を保つ。
【００１３】
次に、この実施形態の動作について、更に詳しく説明する。
まず、増幅回路５は、出力信号Ｖo のレベルＬo にほぼ比例して入力電流Ｉのレベルが増加する。従って、出力信号Ｖo のレベルＬo が増大し、或るレベルに達すると入力電流Ｉのレベルが過大になり、保護が必要な過電流状態になる。
このときＦＥＴ１には増幅回路５の入力電流Ｉが通流されているので、ソース・ドレイン間に電圧Ｖds が発生している。
【００１４】
ここで、このＦＥＴ１のソース・ドレイン間電圧Ｖds についてみると、これは、ＦＥＴ１のオン抵抗をＲon とすれば、入力電流Ｉ×オン抵抗Ｒon で決まる。すなわち、
Ｖds ＝Ｉ・Ｒon
となり、従って、
Ｉ＝Ｖds／Ｒon
となる。
このとき、ＦＥＴのオン抵抗Ｒon は、当該ＦＥＴに固有の値で、しかも一定値であるから、結局、入力電流Ｉのレベルを、ＦＥＴ１のソース・ドレイン間電圧Ｖds のレベルで表わせることになる。
【００１５】
このソース・ドレイン間電圧Ｖds は演算回路２により取り出され、比較回路３に入力されるので、上記したように、ソース・ドレイン間電圧Ｖds のレベルが基準電圧Ｖa 以上になったとき、制御電圧Ｖc が発生される。
そこで、予め基準電圧Ｖa のレベルを、保護が必要な過電流状態になったときの入力電流Ｉのレベルにおいて検出されるソース・ドレイン間電圧Ｖds と同じレベルに設定しておけば、制御電圧Ｖc が発生されるのは、増幅回路５が過電流状態になり、保護が必要になったときとなる。
【００１６】
このとき、可変減衰器４は、上記したように、制御電圧Ｖc が印加されていない場合、減衰量は０であるが、制御電圧Ｖc が印加されると、減衰量が有限値になり、信号Ｖx に所定のレベルの減衰を与えてレベルＬi の入力信号Ｖi が増幅回路５に入力され、この結果、増幅回路５の出力パワーが抑えられるように働く。
【００１７】
そこで、制御電圧Ｖc が印加されたときの可変減衰器４の減衰量を所定値に設定し、このときの入力信号Ｖi のレベルＬi が、増幅回路５の入力電流Ｉが過電流になるレベルよりも小さくなるようなレベルに抑えられるようにしておけば、増幅回路５の過電流保護が得られることになる。
【００１８】
従って、この実施形態によれば、シャント抵抗や専用の電流検出回路を用いないで増幅回路５の過電流保護が得られることになり、このとき、電流検出用の素子がＦＥＴなので、保護対象の増幅回路と共にＩＣ化でき、小型化と低コスト化が容易に得られることになる。
【符号の説明】
【００１９】
１：ＦＥＴ
２：演算回路
３：比較回路
４：可変減衰器
５：増幅回路
【図１】
2010161879.tif 000003