(57)【要約】【課題】トランスバーサル型の歪み補償回路を複数の伝送速度に適用できるようにすること。【解決手段】歪み補償回路１は、遅延部２１〜２Ｍ，３０〜３Ｎ、乗算部４０〜４Ｍ，５０〜５Ｍ、スイッチ部６０〜６Ｍ，７０〜７Ｎ及び総和部８を備える。遅延部２１〜２Ｍ，３０〜３Ｎは、データ信号に対し所定量Ｔの遅延を与え、乗算部４０〜４Ｍ，５０〜５Ｍは、遅延部２１〜２Ｍ，３０〜３Ｎのそれぞれから出力される遅延信号の値に対しタップ係数を乗じる乗算処理を行い、当該乗算処理後の乗算信号を出力し、スイッチ部６０〜６Ｍ，７０〜７Ｎは、乗算部４０〜４Ｍ，５０〜５Ｍのそれぞれと総和部８との間において複数の乗算信号のそれぞれの導通・遮断を切り替え、総和部８は、乗算部４０〜４Ｍ，５０〜５Ｍのそれぞれから出力される乗算信号の値の総和を算出し、当該総和値を表す総和信号を出力する。【選択図】図１
2010161586.tif 000002
【特許請求の範囲】
【請求項１】
データ信号に含まれる歪みを補償するためのトランスバーサル型の歪み補償回路であって、
前記データ信号に対し所定量の遅延を与える縦続接続された複数の遅延部と、
前記複数の遅延部のそれぞれから出力される遅延信号の値に対しタップ係数を乗じる乗算処理を行い、当該乗算処理後の乗算信号を出力する複数の乗算部と、
前記複数の乗算部のそれぞれから出力される前記乗算信号の値の総和を算出し、当該総和値を表す総和信号を出力する総和部と、
前記複数の乗算部のそれぞれと前記総和部との間において前記複数の乗算信号のそれぞれの導通・遮断を切り替える複数のスイッチ部と、
を備える、ことを特徴とする歪み補償回路。
【請求項２】
前記データ信号の伝送速度を検出し、この検出した伝送速度に基づいて、前記複数のスイッチ部による前記複数の乗算信号のそれぞれの導通・遮断の切り替えを制御する導通・遮断制御部を更に備える、ことを特徴とする請求項１に記載の歪み補償回路。
【請求項３】
前記複数の乗算部のそれぞれの前記タップ係数の値を制御するタップ係数制御部を更に備える、ことを特徴とする請求項１又は２に記載の歪み補償回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、歪み補償回路に関する。
【背景技術】
【０００２】
非特許文献１，２には、光信号が光ファイバ内を伝搬することによって生じる分散の歪みを補正するために、光信号から光電変換された電気信号を電気的に補償（分散補償）する技術が開示されている。非特許文献１，２によれば、このような分散補償処理を行うことによって、マルチモード光ファイバを用いて１０Ｇｂｐｓの高速伝送が実現できるとされている。このような分散補償処理を行う電気回路（分散補償回路）を、ＥＤＣ（Electronic Dispersion Compensator）と称する。また、従来の１０Ｇｂｐｓの高速伝送の光通信システムにおいて、ホストボードと光トランシーバとはプリント基板を介して接続され、１０Ｇｂｐｓの高速電気信号がこのプリント基板上を伝搬する。１０Ｇｂｐｓの高速電気信号は、プリント基板上を伝搬することによって歪みを生じるので、このような歪みを電気的に補償するための波形整形回路（プリエンファシス）が、光トランシーバ、プリント基板又はホストボードに設けられている。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】Jack H. Winters, Richard D. Gitlin,“Electrical Signal ProcessingTechniques in Long-Haul Fiber-Optic System”, IEEETransactions onCommunications, 1990, vol.38, No.9, pp.1439-1453.
【非特許文献２】P. Pepeljugoski, J. Schaub, J. Tierno, J.Kash, S. Gowda, B. Wilson,H. Wu, A. hajimiri, ”Improved Performance of 10 Gb/sMultimode Fiber Optic LinksUsing Equalization”, Technical Digest of OpticalFiber Conference, 2003, ThG4.
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、近年では、送受信されるデータ量の増大に伴い、低速通信用に既に敷設されているマルチモード光ファイバを高速通信等の複数の伝送速度に適用するための技術が検討されている。一方、マルチモード光ファイバを用いるには上記のようなＥＤＣやプリエンファシス等の歪み補償回路を用いる必要があるが、このような歪み補償回路には、トランスバーサル型と称される構成を有するものが広く用いられている。このようなトランスバーサル型の歪み補償回路は、伝送速度の逆数に相当する遅延時間Ｔだけ電気信号を遅延させるための遅延部を含む。遅延時間Ｔは伝送速度の逆数に固定されている。従って、このような従来のトランスバーサル型の歪み補償回路を、複数の伝送速度に適用すること（マルチレート化）は困難である。そこで本発明の目的は、トランスバーサル型の歪み補償回路を複数の伝送速度に適用できるようにすることである。
【課題を解決するための手段】
【０００５】
本発明は、データ信号に含まれる歪みを補償するためのトランスバーサル型の歪み補償回路であって、前記データ信号に対し所定量の遅延を与える縦続接続された複数の遅延部と、前記複数の遅延部のそれぞれから出力される遅延信号の値に対しタップ係数を乗じる乗算処理を行い、当該乗算処理後の乗算信号を出力する複数の乗算部と、前記複数の乗算部のそれぞれから出力される前記乗算信号の値の総和を算出し、当該総和値を表す総和信号を出力する総和部と、前記複数の乗算部のそれぞれと前記総和部との間において前記複数の乗算信号のそれぞれの導通・遮断を切り替える複数のスイッチ部と、を備える、ことを特徴とする。
【０００６】
従って、データ信号の伝送速度が変更された場合であっても、この変更に応じて複数のスイッチ部のオンオフを操作することによって、複数の乗算部から出力される複数の乗算信号のうち一部を導通させ、他を遮断させることができるので、データ信号の伝送速度に応じて遅延時間を増減できる。よって、本発明に係る歪み補償回路は、マルチレートに対応可能となる。
【０００７】
本発明では、前記データ信号の伝送速度を検出し、この検出した伝送速度に基づいて、前記複数のスイッチ部による前記複数の乗算信号のそれぞれの導通・遮断の切り替えを制御する導通・遮断制御部を更に備えるのが好ましく、前記複数の乗算部のそれぞれの前記タップ係数の値を制御するタップ係数制御部を更に備えるのが好ましい。
【発明の効果】
【０００８】
本発明によれば、トランスバーサル型の歪み補償回路を複数の伝送速度に適用できる。
【図面の簡単な説明】
【０００９】
【図１】実施形態に係る歪み補償回路の構成を示す図である。
【図２】実施形態に係る光通信システムの構成を示す図である。
【図３】歪みを受けた信号の具体例を示す図である。
【図４】歪みを受けた信号の具体例を示す図である。
【図５】従来の補償回路による歪み補償の結果を示す図である。
【図６】実施形態に係る歪み補償回路による歪み補償の結果を示す図である。
【発明を実施するための形態】
【００１０】
以下、図面を参照して、本発明に係る好適な実施形態について詳細に説明する。なお、図面の説明において、可能な場合には、同一要素には同一符号を付し、重複する説明を省略する。図１は、実施形態に係る歪み補償回路１の構成を示す図である。歪み補償回路１は、データ信号（光信号や電気信号）に含まれる歪みを補償するトランスバーサル型の歪み補償回路である。歪み補償回路１は、Ｍ個の遅延部２１〜２Ｍ、（Ｎ＋１）個の遅延部３０〜３Ｎ、（Ｍ＋１）個の乗算部４０〜４Ｍ、（Ｎ＋１）個の乗算部５０〜５Ｎ、（Ｍ＋１）個のスイッチ部６０〜６Ｍ、（Ｎ＋１）個のスイッチ部７０〜７Ｎ、総和部８、サンプラ部９、スライサ部１０、減算部１１及び制御部１２を備える。制御部１２は、タップ係数制御部１３及び導通・遮断制御部１４を備える。ここで、Ｍ，Ｎは自然数であり、以下に登場するｍはＭ以下の自然数であり、ｎは０又はＮ以下の自然数である。
【００１１】
Ｍ個の遅延部２１〜２Ｍは、データ信号（電気信号）の入力側からこの順に縦続接続されており、遅延部２１〜２Ｍのそれぞれは、入力されるデータ信号に対して所定の遅延時間Ｔだけ遅延を与えて出力する。（Ｎ＋１）個の遅延部３０〜３Ｎも、スライサ部１０からのデータ信号の入力側からこの順に縦続接続されており、遅延部３０〜３Ｎのそれぞれは、スライサ部１０から入力されるデータ信号に対して所定の遅延時間Ｔだけ遅延を与えて出力する。なお、遅延時間Ｔは、クロック信号の周期であり、データ信号の伝送速度の逆数に相当する。
【００１２】
乗算部４０は、入力されるデータ信号にタップ係数ｃ０を乗じて、当該乗算後の乗算信号をスイッチ部６０に出力する。乗算部４ｍは、遅延部２ｍから出力される遅延信号にタップ係数ｃｍを乗じて、当該乗算後の乗算信号をスイッチ部６ｍに出力する。乗算部５ｎは、遅延部３ｎから出力される遅延信号にタップ係数ｄｎを乗じて、当該乗算後の乗算信号をスイッチ部７ｎに出力する。スイッチ部６０〜６M，７０〜７Nのぞれぞれは、乗算部４０〜４M，５０〜５Nのそれぞれと総和部８との間の導通・遮断を行う。すなわち、スイッチ部６０〜６M，７０〜７Nのそれぞれは、乗算部４０〜４M，５０〜５Nのそれぞれと、総和部８との間において、乗算部４０〜４M，５０〜５Nのそれぞれから出力される上記複数の乗算信号のそれぞれの導通・遮断を切り替える。総和部８は、乗算部４０〜４M，５０〜５Nのそれぞれから出力される乗算信号の値の総和を算出し、当該総和値を表す総和信号を出力する。
【００１３】
サンプラ部９は、総和部８から出力される総和信号（電気信号）を入力し、この入力した総和信号を時間T毎にサンプリングホールドして、このサンプリングホールドした信号をスライサ部１０に出力する。スライサ部１０は、サンプラ部９から出力される信号を入力し、この入力した信号の値と所定の閾値とを大小比較して、この比較結果を表す値を有する信号を遅延部３０に出力する。減算部１１は、サンプラ部９から出力される信号を入力すると共に、スライサ部１０から出力される信号を入力して、これら二つの信号の値の差を誤差信号としてタップ係数制御部１３に出力する。タップ係数制御部１３は、減算部１１から出力される誤差信号を入力して、この誤差信号の絶対値が小さくなるようにタップ係数ｃ０〜ｃＭ，ｄ０〜ｄＮの各値を制御する。
【００１４】
導通・遮断制御部１４は、遅延部２１に入力するデータ信号の伝送速度を検出し、この検出した伝送速度に基づいて、スイッチ部６０〜６Ｍ，７０〜７Ｎによる導通・遮断の切り替え（乗算部４０〜４M，５０〜５Nのそれぞれから出力される上記複数の乗算信号のそれぞれに対するスイッチ部６０〜６Ｍ，７０〜７Ｎによる導通・遮断の切り替え）を制御する。例えば、遅延部２１〜２Ｍ，３０〜３Ｎがデータ信号に与える遅延時間Ｔ分の遅延が２０Ｇｂｐｓに対応したもの（５０ｐｓ）である場合、導通・遮断制御部１４は、伝送速度が２０Ｇｂｐｓから１０Ｇｂｐｓに半減（１／２倍）したことを検出すると、スイッチ部６０〜６Ｍの１／２又は略１／２（偶数番号又は奇数番号のみ）と、スイッチ部７０〜７Ｎの１／２又は略１／２（偶数番号又は奇数番号のみ）とを導通させ、残りを遮断させる。これにより、遅延時間をＴの２倍、すなわち、１０Ｇｂｐｓに対応する時間分（１００ｐｓ）の遅延をデータ信号に与えることが可能となる。更に、導通・遮断制御部１４は、データ信号の伝送速度が１／Ｌ倍（Ｌは自然数）となった場合、スイッチ部６０〜６Ｍの１／Ｌ倍又は略１／Ｌ倍を導通させ、残りを遮断させる。このように、導通・遮断制御部１４は、データ信号の伝送速度に応じて遅延時間を増減できるので、歪み補償回路１は、マルチレートに対応可能となる。
【００１５】
なお、遅延部２１〜２Ｍ、乗算部４０〜４Ｍ、スイッチ部６０〜６Ｍ及び総和部８は、フィードフォワード等化部を構成しており、遅延部３０〜３Ｎ、乗算部５０〜５Ｎ、スイッチ部７０〜７Ｎ、総和部８、サンプラ部９及びスライサ部１０は、フィードバック等化部を構成している。歪み補償回路１は、構成を簡略化する場合、フィードフォワード等化部のみを有する構成であってもよい。
【００１６】
図２は、歪み補償回路１を用いた光通信システム２０の構成を示す図である。光通信システム２０は、送受信装置２０１，２０２と光ファイバＦ１，Ｆ２とを備える。送受信装置２０１は、光トランシーバ２１１、プリント基板２２１及び歪み補償回路２３１を有し、送受信装置２０２は、光トランシーバ２１２、プリント基板２２２及び歪み補償回路２３２を有する。光ファイバＦ１，Ｆ２は、それぞれ送受信装置２０１と送受信装置２０２とを光学的に接続する例えばマルチモード光ファイバである。光トランシーバ２１１，２１２は、何れも光送信サブアセンブリ（ＴＯＳＡ）及び光受信サブアセンブリ（ＲＯＳＡ）を有しており、光ファイバＦ１，Ｆ２を介して相互に光学的に接続されている。光トランシーバ２１１，２１２のそれぞれは、プリント基板２２１，２２２上にそれぞれ設けられた歪み補償回路２３１，２３２にそれぞれ電気的に接続されている。歪み補償回路２３１は、図示しないホストボードに電気的に接続され、歪み補償回路２３２は、図示しない他のホストボードに電気的に接続されている。
【００１７】
歪み補償回路２３１，２３２は、いずれも、ＥＤＣ及びプリエンファシス回路を備え、このＥＤＣ及びプリエンファシス回路は、何れも、実施形態に係る歪み補償回路１を備える。このＥＤＣは、光ファイバＦ１，Ｆ２を光信号が伝搬することによってこの光信号に生じる分散による歪みを電気的に補償すると共に、プリント基板２２１，２２２を電気信号が伝搬することによってこの電気信号に生じる歪みを補償する。プリエンファシス回路は、プリント基板２２１，２２２を電気信号が伝搬することによってこの電気信号に生じる歪みを補償する。なお、光トランシーバ２１１，２１２は、何れも、ＥＤＣ及びプリエンファシス回路の両方を有する構成であってもよいし、ＥＤＣのみを有する構成であってもよいが、ＥＤＣ及びプリエンファシス回路の両方を有さない構成であってもよい。
【００１８】
次に、図３〜図６を参照して、歪み補償回路１の効果を説明する。以下の説明において、歪み補償回路１は、フィードフォワード等化部のみを有するＥＤＣであり、プリント基板（プリント基板２２１，２２２）に搭載されており、タップ数は１０個（すなわち、Ｍ＝９であり、歪み補償回路１のフィードフォワード等化部は、遅延部２１〜２９、タップ係数ｃ０〜ｃ９、乗算部４０〜４９及びスイッチ部６０〜６９を有する）であり、遅延部２１〜２９のそれぞれの遅延時間Ｔは、２０Ｇｂｐｓの伝送速度に合わせて５０ｐｓである。更に、歪み補償回路１を搭載するプリント基板（プリント基板２２１，２２２）と、光信号（データ信号に光電変換される前の光信号）の伝搬に用いる光ファイバＦ１，Ｆ２の帯域を共に４ＧＨｚとする。
【００１９】
まず、伝送速度が２０Ｇｂｐｓの光信号と、伝送速度が１０Ｇｂｐｓの光信号とが４ＧＨｚ帯域で歪みを受けた場合に、この二つの光信号のそれぞれを光電変換して得られた二つのデータ信号（電気信号）のアイパターンを図３に示す。図３（Ａ）に示すデータは、伝送速度が２０Ｇｂｐｓの場合のアイパターンであり、図３（Ｂ）に示すデータは、伝送速度が１０Ｇｂｐｓの場合のアイパターンである。図４（Ａ）には、２０Ｇｂｐｓの伝送速度の場合であって、図３（Ａ）に示すデータのうち０．０５ｎｓ毎に抽出されるデータが示されており、図４（Ｂ）には、１０Ｇｂｐｓの伝送速度の場合であって、図３（Ｂ）に示すデータのうち０．１ｎｓ毎に抽出されるデータが示されている。なお、伝送速度が何れであっても、ビット数（抽出回数）は５１２ビットとなっている。
【００２０】
図５（Ａ）には、伝送速度が２０Ｇｂｐｓの場合に、従来の歪み補償回路（歪み補償回路１のうちスイッチ部６０〜６９を除いた構成を有する）によって補償された後の信号から０．０５ｎｓ毎に抽出したデータが示されており、図５（Ｂ）には、伝送速度が１０Ｇｂｐｓの場合に、図５（Ａ）の場合と同様の従来の歪み補償回路によって補償された後の信号から０．１ｎｓ毎に抽出したデータが示されいている。なお、伝送速度が何れであっても、ビット数（抽出回数）は５１２ビットとなっている。図６には、伝送速度が１０Ｇｂｐｓの場合に、実施形態に係る歪み補償回路１によって補正された後の信号から０．１ｎｓ毎に抽出したデータが示されている。図５（Ｂ）に示すデータに比較して、信号の振幅が“０．０”及び“１．０”（すなわち、“１”“０”の二値）に収束していることがわかる。
【００２１】
以上説明したように、データ信号の伝送速度が変更された場合であっても、この変更に応じてスイッチ部６０〜６９のそれぞれを操作すれば、乗算部４０〜４９のそれぞれから出力される複数の乗算信号のうち一部を導通させ、他を遮断させることができる。このように、データ信号の伝送速度の変更に応じて遅延時間を実質的に増減できるので、歪み補償回路１は、マルチレートに対応可能となる。
【符号の説明】
【００２２】
歪み補償回路…１、スライサ部…１０、減算部…１１、制御部…１２、タップ係数制御部…１３、導通・遮断制御部…１４、光通信システム…２０、送受信装置…２０１，２０２、遅延部…２１，２２，２Ｍ，３０，３Ｎ、光トランシーバ…２１１，２１２、プリント基板…２２１，２２２、歪み補償回路…２３１，２３２、乗算部…４０，４１，４２，４Ｍ，５０，５Ｎ、スイッチ部…６０，６１，６２，６Ｍ，７０，７Ｎ、総和部…８、サンプラ部…９、タップ係数…ｃ０，ｃ１，ｃ２，ｃＭ，ｄ０，ｄＮ、光ファイバ…Ｆ１，Ｆ２
【図１】
2010161586.tif 000003
【図２】
2010161586.tif 000004
【図３】
2010161586.tif 000005
【図４】
2010161586.tif 000006
【図５】
2010161586.tif 000007
【図６】
2010161586.tif 000008