(57)【要約】【課題】半導体装置の低コスト化を実現する。【解決手段】配線支持基材の主面に配線層を選択的に形成する（ステップＳ１）。次に、上記配線層に、複数の導電性粒子を含む樹脂を接触させる（ステップＳ２）。次に、前記樹脂を介して、配線支持基材の主面に、半導体素子の主面に配置された電極パッドを対向させる（ステップＳ３）。そして、導電性粒子の融点以上に当該導電性粒子を加熱して、複数の導電性粒子を一体化させた導電層を通じて、電極パッドと配線層とを電気的に接続する。また、当該電気的な接続と共に、導電層を樹脂で被覆する（ステップＳ４）。これにより、電極接合及び封止用樹脂の形成工程が簡略化され、低コストで半導体装置を製造することができる。【選択図】図１
2010103381.tif 000002
【特許請求の範囲】
【請求項１】
配線支持基材の主面に選択的に形成された配線層に、複数の導電性粒子を含む樹脂を接触させる工程と、
前記樹脂を介して、前記配線支持基材の前記主面に、半導体素子の主面に配置された電極パッドを対向させる工程と、
前記導電性粒子の融点以上に前記導電性粒子を加熱し、複数の前記導電性粒子を一体化させた導電層を通じて、前記電極パッドと前記配線層とを電気的に接続すると共に、前記導電層を前記樹脂で被覆する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記樹脂として、熱硬化性の樹脂を用いることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記導電層を通じて前記電極パッドと前記配線層とを電気的に接続し、前記導電層を前記樹脂で被覆させた後、前記電極パッドが配置されている主面とは反対側の主面に配置されている前記半導体素子の別の電極パッドと、回路基板に配置されている配線層とを、半田部材を介して接合することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記別の電極パッドと、前記配線層とを、前記半田部材を接合すると共に、前記配線支持基材の前記主面に選択的に形成された別の配線層と、前記回路基板に配置されている別の配線層とを、別の半田部材を介して接合することを特徴とする請求項３記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、特に電極形成に係る半導体装置の製造方法に関する。
【背景技術】
【０００２】
薄型テレビや携帯電話の小型・軽量化を実現させている要素技術の一つとして、マルチチップモジュールがある。
マルチチップモジュールは、複数の半導体素子を１つのパッケージ内に封入し、それぞれの半導体素子間を配線により接続した構成をなし、システム性能の向上を図ることを特徴としている。
【０００３】
中でも、パワー半導体素子、制御用ＩＣ素子を、同じ支持基板上に２次元的に配置し、これらの素子間をボンディングワイヤで配線したマルチチップパワーデバイスが注目されている（例えば、特許文献１参照）。
【０００４】
また、素子を搭載したデバイス内では、素子を支持基板に実装する際に、素子に設けられたバンブ電極と支持基板に配設された配線とを、例えば、リフロー処理により接合させる。そして、当該素子と支持基板との間に、封止用樹脂を形成する方法が採られている（例えば、特許文献２参照）。
【特許文献１】特開２００３−２１８３０９号公報
【特許文献２】特開２００５−２６８８２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した電極接合及び封止用樹脂の形成は、電極形成、リフロー処理、アンダーフィル材の充填及び硬化という工程を経ている。
従って、これらの製造工程は多工程になってしまい、半導体装置の製造コストを低減できないという問題点があった。
【０００６】
本発明はこのような点に鑑みてなされたものであり、電極接合及び封止用樹脂の形成工程を簡略化し、低コストで半導体装置を製造できる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、配線支持基材の主面に選択的に形成された配線層に、複数の導電性粒子を含む樹脂を接触させる工程と、前記樹脂を介して、前記配線支持基材の前記主面に、半導体素子の主面に配置された電極パッドを対向させる工程と、前記導電性粒子の融点以上に前記導電性粒子を加熱し、複数の前記導電性粒子を一体化させた導電層を通じて、前記電極パッドと前記配線層とを電気的に接続すると共に、前記導電層を前記樹脂で被覆する工程と、を有することを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【０００８】
上記手段によれば、電極接合及び封止用樹脂の形成工程が簡略化され、低コストで半導体装置を製造することができる。
【発明を実施するための最良の形態】
【０００９】
以下、本実施の形態に係る半導体装置の製造方法を、図面を参照しながら詳細に説明する。
図１は半導体装置の製造方法の製造工程のフロー図である。
【００１０】
先ず、有機樹脂で構成された配線支持基材の主面に配線層を選択的に形成する（ステップＳ１）。
次に、上記配線層に、複数の導電性粒子を含む樹脂を接触させる（ステップＳ２）。
【００１１】
次に、前記樹脂を介して、配線支持基材の主面に、半導体素子の主面に配置された電極パッドを対向させる（ステップＳ３）。
そして、導電性粒子の融点以上に当該導電性粒子を加熱して、複数の導電性粒子を一体化させた導電層を通じて、電極パッドと配線層とを電気的に接続する。また、当該電気的な接続と共に、導電層を樹脂で被覆する（ステップＳ４）。
【００１２】
このような製造工程によって、半導体装置が製造される。
尚、各工程の順序については、図１に例示する順序に限るものではない。
次に、図１に例示したフロー図をもとに、半導体装置の製造方法の具体例について説明する。
【００１３】
図２〜図５は半導体装置の製造方法を説明するための要部断面図である。
先ず、図２（ａ）に示すように、配線支持基材１０の表面に導電層１１をラミネート接合法により固着させる。配線支持基材１０と導電層１１との界面には、例えば、接着部材（図示しない）が介在している。導電層１１の厚みは、５ｍｍ以下に構成されている。
【００１４】
更に、導電層１１上に、レジスト層１２を配置する。続いて、レジスト層１２に、マスク部材１３を介して、例えば、ＵＶ（Ultra Violet）光を照射し、当該レジスト層１２の露光を行う。
【００１５】
ここで、配線支持基材１０には、可撓性を有した有機材料が使用されている。例えば、その材質として、ポリイミド樹脂（ＰＩ）、液晶ポリマ樹脂（ＬＣＰ）、エポキシ樹脂（ＥＰ）、ポリエチレンテレフタレート樹脂（ＰＥＴ）、ポリフェニレンエーテル樹脂（ＰＰＥ）の少なくとも一つを含む樹脂が使用されている。
【００１６】
また、導電層１１の材質としては、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、アルミニウム（Ａｌ）、またはこれらの少なくとも一つを含む合金が使用されている。導電層１１の表面には、下層からニッケル（Ｎｉ）／金（Ａｕ）鍍金、或いはニッケル（Ｎｉ）／錫（Ｓｎ)鍍金を施してもよい（図示しない）。また、当該鍍金層上に、フラックス材を塗布してもよい。
【００１７】
尚、導電層１１については、上記金属材で構成された導体性ペーストをスクリーン印刷法にて配線支持基材１０上に塗布して形成してもよい。また、スパッタ法、真空蒸着法、或いは鍍金法により、導電層１１を形成してもよい。
【００１８】
次に、露光されたレジスト層１２を現像して、図２（ｂ）に示すように、導電層１１上に、レジストパターン１２ｐｔを形成する。
続いて、レジストパターン１２ｐｔをマスクとして、導電層１１を選択的にエッチングし、図２（ｃ）に示すように、配線支持基材１０上にパターン化された導電性パターン（導体接続子）１１ｐｔを形成する。導電性パターン１１ｐｔの線幅は、５ｍｍ以下に構成されている。
【００１９】
続いて、導電性パターン１１ｐｔ上に残存するレジストパターン１２ｐｔを除去する（図示しない）。
次に、図３（ａ）に示すように、配線支持基材１０の裏面側から、例えば、レーザー光を照射して（図示しない）、導電性パターン１１ｐｔの裏面側までに貫通する貫通孔１０ｈを配線支持基材１０に選択的に形成する。
【００２０】
続いて、図３（ｂ）に示すように、配線支持基材１０及び導電性パターン１１ｐｔの表裏を反転させて、導電性パターン１１ｐｔの上方の配線支持基材１０の主面（裏面側）及び貫通孔１０ｈ内に、複数の導電性粒子１５を樹脂１４に含有させたペースト１６を塗布する。即ち、ペースト１６を貫通孔１０ｈを介して導電性パターン１１ｐｔに接触させる。
【００２１】
ここで、樹脂１４の材質としては、熱硬化性のエポキシ樹脂が使用されている。樹脂１４は、この段階では溶融状態にある。また、当該樹脂１４は、導電性粒子１５の融点以上になると硬化する。
【００２２】
また、導電性粒子１５の材質としては、鉛フリーの半田が使用されている。また、導電性粒子１５の粒径は、３０μｍ〜５０μｍであり、平均粒径は、４０μｍである。
鉛フリーの半田としては、例えば、錫（Ｓｎ）−銅（Ｃｕ）半田、錫（Ｓｎ）−銀（Ａｇ）半田、錫（Ｓｎ）−亜鉛（Ｚｎ）半田、錫（Ｓｎ）−銀（Ａｇ）−銅（Ｃｕ）半田が使用されている。
【００２３】
また、ペースト１６の配線支持基材１０上への塗布は、例えば、スクリーン印刷法、或いはディスペンス法により行う。
次に、図３（ｃ）に示すように、ペースト１６上に、半導体素子２０を載置する。例えば、半導体素子２０の主面に配置されている電極パッド２０ｐがペースト１６を介して、導電性パターン１１ｐｔに対向するように載置する。
【００２４】
半導体素子２０としては、例えば、縦型ＩＧＢＴ（Insulated Gate Bipolar Transistor）、縦型パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＦＷＤ（Free Wheeling Diode）、制御用ＩＣ素子等が該当する。
【００２５】
尚、この図では、縦型のパワー半導体素子が用いられた状態が例示され、電極パッド２０ｐが配置されている主面とは反対側の半導体素子２０の主面に、裏面電極２０ｂが配置された状態が示されている。
【００２６】
電極パッド２０ｐ、裏面電極２０ｂの材質としては、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）を主成分とした金属が使用されている。
また、電極パッド２０ｐ及び裏面電極２０ｂの表面には、下層からニッケル（Ｎｉ）／金（Ａｕ）鍍金、或いはニッケル（Ｎｉ）／錫（Ｓｎ)鍍金を施してもよい（図示しない）。また、当該鍍金層上に、フラックス材を塗布してもよい。
【００２７】
次に、導電性粒子１５のリフロー処理を開始する。例えば、配線支持基材１０、半導体素子２０及びペースト１６等のユニットをリフロー炉内に設置して（図示しない）、上記半田の融点以上の温度雰囲気で、当該ユニットを加熱する。
【００２８】
具体的には、当該ユニットを導電性粒子１５の融点直下で予備加熱する（加熱時間：３０秒間〜３分間）。その後、当該ユニットを導電性粒子１５の融点より、１０℃〜２０℃高い温度で加熱する（加熱時間：５秒間〜２分間）。
【００２９】
そして、導電性粒子１５が融点以上になると、図４（ａ）に示すように、当該導電性粒子１５の相互間に表面張力が作用して、導電性粒子１５同士が自発的に凝集し始める。更に、リフロー処理を続けると、図４（ｂ）に示すように、上記導電性粒子１５が一体化し、ポスト状の導電層１５ａが形成する。
【００３０】
また、半田と電極パッド２０ｐ及び導電性パターン１１ｐｔとの濡れ性は良好であることから、導電層１５ａは、電極パッド２０ｐ及び導電性パターン１１ｐｔに強く密着する。
【００３１】
これにより、電極パッド２０ｐと、当該電極パッド２０ｐの直下に対向して配置された導電性パターン１１ｐｔとが導電層１５ａを通じて電気的に接続される。
また、上記樹脂１４は、熱硬化性樹脂であることから、当該リフロー処理によって樹脂１４が硬化した封止用樹脂１４ａが形成する。
【００３２】
即ち、この段階でのリフロー処理において、導電層１５ａが形成されると共に、当該導電層１５ａが封止用樹脂１４ａにより被覆される。尚、樹脂１４を硬化させる温度は、半田の融点によって調整される。
【００３３】
次に、図５（ａ）に示すように、回路基板（支持基板）３０を別途準備し、当該回路基板３０に配置した電極パッド３０ｐと半導体素子２０の裏面電極２０ｂとを対向させる。
回路基板３０は、電極パッド３０ｐの他、配線、樹脂層が多層構造となって積層された、所謂プリント配線板である。また、回路基板３０の樹脂材としては、ガラス−エポキシ樹脂、ガラス−ビスマレイミドトリアジン、或いはポリイミド等の有機材絶縁性樹脂が使用されている。
【００３４】
また、このような回路基板３０は、上記のプリント配線板に代えて、例えば、アルミナ（Ａｌ2Ｏ3）、窒化アルミニウム（ＡｌＮ）、酸化シリコン（ＳｉＯ2）、酸化マグネシウム（ＭｇＯ）、酸化カルシウム（ＣａＯ）、或いは、これらの混合物等を主たる成分とするセラミック配線板を用いてもよい。
【００３５】
尚、電極パッド３０ｐ上には、予め、半田部材３１を配置している。半田部材３１の材質としては、例えば、上記鉛フリーの半田が使用されている。また、その形状はシート状であってもよく、ペースト状であってもよい。
【００３６】
そして、半導体素子２０を回路基板３０上に降下させる（図中矢印の方向）。
次に、図５（ｂ）に示すように、半田部材３１のリフロー処理を開始する。具体的には、配線支持基材１０、半導体素子２０及び回路基板３０等のユニットをリフロー炉内に設置して（図示しない）、半田部材３１を構成する半田の融点以上の温度雰囲気で、当該ユニットを加熱する。尚、リフロー処理条件は、上記と同じである。
【００３７】
これにより、半導体素子２０の裏面電極２０ｂと回路基板３０の電極パッド３０ｐとが半田部材３１を通じて電気的に接続される。
尚、半田部材３１のリフロー処理において、導電層１５ａの温度が融点以上になり、当該導電層１５ａが封止用樹脂１４ａ内で溶融する場合がある。
【００３８】
然るに、導電層１５ａは、硬化した封止用樹脂１４ａにより、その外周を覆われている。従って、溶融した導電層１５ａが封止用樹脂１４ａ外に流出するということはない。これにより、導電層１５ａを通じた導電性パターン１１ｐｔと電極パッド２０ｐ間の導通は、確実に確保される。
【００３９】
或いは、溶融した導電層１５ａが他の電極間に流れ込み、当該電極間での短絡（ショート）が発生することもない。
このような製造工程により、半導体装置１が完成する。
【００４０】
次に、上記の半導体素子２０、或いは制御用ＩＣ素子を複数個搭載したマルチチップモジュールを製造する方法について説明する。当該マルチチップモジュールの製造においても、上述した半導体装置の製造方法が適用される。
【００４１】
尚、以下の図面では、図２〜図５と同一の部材には同一の符号を付している。
図６はマルチチップモジュールの製造方法を説明するための要部図である。ここで、図６（ａ）には、配線支持基材１０等の表面側の形状が例示され、図６（ｂ）には、図６（ａ）のＸ−Ｙ断面が例示されている。
【００４２】
先ず、導電性パターン１１ｐｔを選択的に配置した配線支持基材１０を準備する。
配線支持基材１０は、帯状の形状を有し、その主面が所定の形状に加工されている。また、配線支持基材１０に配置された導電性パターン１１ｐｔは、周期的に同一のパターンを有している（図６（ａ）参照）。
【００４３】
また、配線支持基材１０には、貫通孔１０ｈが選択的に設けられている。このような貫通孔１０ｈの形成によって、導電性パターン１１ｐｔの先端部の裏面側が配線支持基材１０から表出される（図６（ｂ）参照）。
【００４４】
図７はマルチチップモジュールの製造方法を説明するための要部図である。ここで、図７（ａ）には、配線支持基材１０等の裏面側の形状が例示され、図７（ｂ）には、図７（ａ）のＸ−Ｙ断面が例示され、図７（ｃ）には、図７（ａ）のＸ’−Ｙ’断面が例示されている。
【００４５】
次に、配線支持基材１０の主面に選択的にペースト１６を配置し、当該ペースト１６を貫通孔１０ｈを介して導電性パターン１１ｐｔに接触させる。更に、ペースト１６上に半導体チップを載置する。
【００４６】
例えば、配線支持基材１０の裏面側のチップ搭載部分に、ペースト１６を塗布した後、当該ペースト１６上に、制御用ＩＣ素子２１及びＩＧＢＴ素子２２を載置する。
ここで、制御用ＩＣ素子２１には、電極パッド２１ｐが複数個配置されている。そして、それぞれの電極パッド２１ｐがペースト１６を介し、導電性パターン１１ｐｔの先端部に対向して配置される。
【００４７】
また、ＩＧＢＴ素子２２には、その主面にゲート電極２２ｇ及びエミッタ電極２２ｅが配置されている。そして、ゲート電極２２ｇ、エミッタ電極２２ｅがペースト１６を介し、それぞれの導電性パターン１１ｐｔの先端部に対向して配置される。
【００４８】
尚、ＩＧＢＴ素子２２においては、ゲート電極２２ｇ及びエミッタ電極２２ｅが配置されている主面とは反対側に、裏面電極（コレクタ電極）２２ｂが配置されている。
続いて、ペースト１６内の導電性粒子１５のリフロー処理を施す。リフロー処理の条件は、上記条件と同様である。
【００４９】
図８はマルチチップモジュールの製造方法を説明するための要部図である。ここで、図８（ａ）には、配線支持基材１０等の裏面側の形状が例示され、図８（ｂ）には、図８（ａ）のＸ−Ｙ断面が例示され、図８（ｃ）には、図８（ａ）のＸ’−Ｙ’断面が例示されている。
【００５０】
図示するように、リフロー処理後には、上記導電性粒子１５が図４を用いて説明したように自発的に凝集して、導電性粒子１５が一体化した導電層１５ａが形成する。
これにより、電極パッド２１ｐと、当該電極パッド２１ｐの直下に対向して配置された導電性パターン１１ｐｔとが導電層１５ａを通じて電気的に接続される。
【００５１】
また、ゲート電極２２ｇと、当該ゲート電極２２ｇの直下に対向して配置された導電性パターン１１ｐｔとが導電層１５ａを通じて電気的に接続される。
また、エミッタ電極２２ｅと、当該エミッタ電極２２ｅの直下に対向して配置された導電性パターン１１ｐｔとが導電層１５ａを通じて電気的に接続される。
【００５２】
また、リフロー処理後には、導電層１５ａの形成と共に、上記樹脂１４が硬化した封止用樹脂１４ａが形成する。そして、それぞれの導電層１５ａが封止用樹脂１４ａにより完全に被覆される。
【００５３】
次に、制御用ＩＣ素子２１及びＩＧＢＴ素子２２を支持する回路基板を準備する。
図９及び図１０はマルチチップモジュールの製造方法を説明するための要部図である。ここで、図９には、連続した回路基板３０の表面側の形状が例示されている。また、図１０（ａ）には、図９のＸ−Ｙ断面図が例示され、図１０（ｂ）には、図９のＸ’−Ｙ’断面図が例示されている。
【００５４】
回路基板３０は、電極や配線、樹脂層が多層構造となって積層された、矩形状のプリント配線板である。また、この段階の回路基板３０は、ダイシング処理前の状態にあり、縦横に連続した構成をなしている。
【００５５】
また、回路基板３０の主面（表面側）には、選択的にキャビティ３０ｃａ，３０ｃｂが形成されている。そして、キャビティ３０ｃａ，３０ｃｂ内に、上述した制御用ＩＣ素子２１、ＩＧＢＴ素子２２が収納される（後述）。
【００５６】
また、回路基板３０の主面には、主回路、信号回路、電源用回路等に組み込まれる配線（配線パターン）３０ｐｔが選択的に配置されている。
また、キャビティ３０ｃａの底面は、接着部材３２が配置される。当該接着部材３２は、回路基板３０と上記制御用ＩＣ素子２１との接合材になる（後述）。
【００５７】
また、キャビティ３０ｃｂの底面には、半田部材３１が配置され、配線３０ｐｔの一部には、半田部材３３が配置される。当該半田部材３１は、回路基板３０と上記ＩＧＢＴ素子２２との接合材になり、半田部材３３は、配線３０ｐｔと上記導電性パターン１１ｐｔとの接合材になる（後述）。
【００５８】
尚、半田部材３１，３３の配置は、スクリーン印刷法或いはディスペンス法により実施される。
また、キャビティ３０ｃａの底面は、回路基板３０の樹脂層が表出し、当該底面に、上述した接着部材３２が配置されている（図１０（ａ）参照）。
【００５９】
また、キャビティ３０ｃｂの底面は、導電層３４により構成され、当該導電層３４上に、上述した半田部材３１が配置されている（図１０（ｂ）参照）。そして、当該導電層３４に、上記ＩＧＢＴ素子２２の裏面電極２２ｂを接合させる（後述）。
【００６０】
また、回路基板３０下には、必要に応じて、金属製の放熱板（ヒートスプレッダ）３５を備えてもよい。
尚、半田部材３１，３３の材質としては、上記鉛フリーの半田が使用されている。
【００６１】
また、配線３０ｐｔ、導電層３４の材質としては、例えば、銅（Ｃｕ）が使用されている。
次に、回路基板３０上に、図８に例示した、制御用ＩＣ素子２１、ＩＧＢＴ素子２２及び配線支持基材１０等が一体となったユニットを載置する。そして、半田部材３１，３３のリフロー処理を施す。リフロー処理の条件は、上記条件と同様である。
【００６２】
リフロー後の状態を、図１１及び図１２に示す
図１１及び図１２はマルチチップモジュールの製造方法を説明するための要部図である。ここで、図１１には、連続した配線支持基材１０、回路基板３０の表面側の形状が例示されている。また、図１２（ａ）には、図１１のＸ−Ｙ断面図が例示され、図１２（ｂ）には、図１１のＸ’−Ｙ’断面図が例示されている。
【００６３】
当該リフロー処理により、配線支持基材１０に配置された導電性パターン１１ｐｔの先端部と、回路基板３０の配線３０ｐｔとが半田部材３３を介して、電気的に接続される（図１１参照）。
【００６４】
また、制御用ＩＣ素子２１の主面と回路基板３０とが接着部材３２を介して接合する（図１２（ａ）参照）。
また、ＩＧＢＴ素子２２の裏面電極２２ｂと回路基板３０の導電層３４とが半田部材３１を通じて電気的に接続される（図１２（ｂ）参照）。
【００６５】
尚、半田部材３１，３３のリフロー処理において、導電層１５ａの温度が融点以上になり、当該導電層１５ａが封止用樹脂１４ａ内で溶融する場合がある。
然るに、導電層１５ａは、硬化した封止用樹脂１４ａにより、その外周を覆われている。従って、溶融した導電層１５ａが封止用樹脂１４ａ外に流出するということはない。
【００６６】
これにより、導電層１５ａを通じた導電性パターン１１ｐｔと電極パッド２１ｐ間の導通が確実に確保される。また、導電性パターン１１ｐｔとゲート電極２２ｇ間、導電性パターン１１ｐｔとエミッタ電極２２ｅ間においても、導電層１５ａを通じて、その導通が確実に確保される。
【００６７】
或いは、溶融した導電層１５ａが他の端子間に流れ込み、当該端子間での短絡（ショート）が発生することもない。
図１３及び図１４はマルチチップモジュールの製造方法を説明するための要部図である。ここで、図１３には、連続した配線支持基材１０、回路基板３０の表面側の形状が例示されている。また、図１４には、図１３のＸ−Ｙ断面図が例示されている。
【００６８】
次に、回路基板３０の主面の端部まで延在させた配線３０ｐｔに、棒状の入出力端子４０を接合する。
入出力端子４０は、その一端に、二股に分離するクリップ部４０ａを備えている（図１４参照）。
【００６９】
当該クリップ部４０ａは、回路基板３０の上下の主面に配設された配線３０ｐｔに挟装されている。そして、クリップ部４０ａを回路基板３０の端に嵌め込み、クリップ部４０ａと配線３０ｐｔとを半田部材４１を介し接合することにより、入出力端子４０は、回路基板３０の端に強固に固定されている。更に、半田部材４１は、クリップ部４０ａの端を被覆している。このような半田部材４１の形成により、クリップ部４０ａと配線３０ｐｔとの接合強度が更に高くなる。
【００７０】
尚、配線３０ｐｔ或いはクリップ部４０ａの表面には、その下層から、ニッケル（Ｎｉ）／金（Ａｕ）膜、或いはニッケル（Ｎｉ）／錫（Ｓｎ）膜を鍍金により形成してもよい。
【００７１】
図１５はマルチチップモジュールの製造方法を説明するための要部図である。
入出力端子４０を回路基板３０に接合させた後、トランスファモールド装置を用いて回路基板３０に配置された配線支持基材１０、導電性パターン１１ｐｔ及び半導体素子等を、封止用樹脂５０により封止する。
【００７２】
ここで、図中に示した封止用樹脂５０上の破線は、ダイシングラインＤＬを表している。
図１６はマルチチップモジュールの製造方法を説明するための要部図である。
【００７３】
続いて、回路基板３０及び封止用樹脂５０等をダイシングラインＤＬに沿って切断し、個片化を行う。このような製造工程により、パワー半導体素子、制御用ＩＣチップを複数個搭載したマルチチップモジュール１Ｍが完成する。
【００７４】
以上説明したように、本実施の形態では、配線支持基材１０の主面に選択的に形成した導電性パターン１１ｐｔに、複数の導電性粒子１５を樹脂１４に含有させたペースト１６を接触させている。
【００７５】
次に、ペースト１６を介して、配線支持基材１０の主面に、半導体素子の主面に配置された電極パッドを対向させている。
そして、導電性粒子１５の融点以上に導電性粒子１５を加熱して、複数の導電性粒子１５を一体化させた導電層１５ａを通じて、電極パッドと導電性パターン１１ｐｔとを電気的に接続している。また、当該電気的な接続と共に、導電層１５ａを封止用樹脂１４ａで被覆する。
【００７６】
このような半導体装置の製造方法によれば、リフロー処理によって導電層１５ａ及び封止用樹脂１４ａを一括して形成することができる。
また、ポスト状の導電層１５ａの形成に関しては、レジストを用い、所謂フォトリソグラフィ工程を経た後、鍍金によって形成する必要がない。即ち、加熱処理のみによって、樹脂１４内に含有させた導電性粒子１５が自発的に凝集・一体化し、当該導電層１５ａと封止用樹脂１４ａとを完全に分離させることができる。
【００７７】
このように、本実施の形態では、導電層１５ａ及び封止用樹脂１４ａを簡便に形成することができる。その結果、半導体装置の製造コストが低減する。
また、導電性粒子１５の被接合部材（例えば、電極パッド２０ｐ、導電性パターン１１ｐｔ等）に対する濡れ性が良好であることから、導電層１５ａが自発的に被接合部材に接合する。従って、導電層１５ａに接合させる被接合部材（例えば、電極パッド２０ｐ、導電性パターン１１ｐｔ等）の配置に関し、その自由度が増加する。
【００７８】
尚、マルチチップモジュール１Ｍに搭載する素子については、上述したパワー半導体素子、制御用ＩＣチップに限ることはない。例えば、ＣＰＵ（Central Processing Unit）、ＤＳＰ（Digital Signal Processor）、半導体メモリ、或いはアナログＩＣチップの何れかを搭載してもよい。
【図面の簡単な説明】
【００７９】
【図１】半導体装置の製造方法の製造工程のフロー図である。
【図２】半導体装置の製造方法を説明するための要部断面図である（その１）。
【図３】半導体装置の製造方法を説明するための要部断面図である（その２）。
【図４】半導体装置の製造方法を説明するための要部断面図である（その３）。
【図５】半導体装置の製造方法を説明するための要部断面図である（その４）。
【図６】マルチチップモジュールの製造方法を説明するための要部図である（その１）。
【図７】マルチチップモジュールの製造方法を説明するための要部図である（その２）。
【図８】マルチチップモジュールの製造方法を説明するための要部図である（その３）。
【図９】マルチチップモジュールの製造方法を説明するための要部図である（その４）。
【図１０】マルチチップモジュールの製造方法を説明するための要部図である（その５）。
【図１１】マルチチップモジュールの製造方法を説明するための要部図である（その６）。
【図１２】マルチチップモジュールの製造方法を説明するための要部図である（その７）。
【図１３】マルチチップモジュールの製造方法を説明するための要部図である（その８）。
【図１４】マルチチップモジュールの製造方法を説明するための要部図である（その９）。
【図１５】マルチチップモジュールの製造方法を説明するための要部図である（その１０）。
【図１６】マルチチップモジュールの製造方法を説明するための要部図である（その１１）。
【符号の説明】
【００８０】
１  半導体装置
１Ｍ  マルチチップモジュール
１０  配線支持基材
１０ｈ  貫通孔
１１，１５ａ，３４  導電層
１１ｐｔ  導電性パターン
１２  レジスト層
１２ｐｔ  レジストパターン
１３  マスク部材
１４  樹脂
１４ａ  封止用樹脂
１５  導電性粒子
１６  ペースト
２０ｐ，２１ｐ，３０ｐ  電極パッド
２０  半導体素子
２０ｂ，２２ｂ  裏面電極
２１  制御用ＩＣ素子
２２  ＩＧＢＴ素子
２２ｅ  エミッタ電極
２２ｇ  ゲート電極
３０ｃａ，３０ｃｂ  キャビティ
３０  回路基板
３０ｐｔ  配線
３２  接着部材
３１，３３，４１  半田部材
３５  放熱板
４０  入出力端子
４０ａ  クリップ部
５０  封止用樹脂
ＤＬ  ダイシングライン
【図１】
2010103381.tif 000003
【図２】
2010103381.tif 000004
【図３】
2010103381.tif 000005
【図４】
2010103381.tif 000006
【図５】
2010103381.tif 000007
【図６】
2010103381.tif 000008
【図７】
2010103381.tif 000009
【図８】
2010103381.tif 000010
【図９】
2010103381.tif 000011
【図１０】
2010103381.tif 000012
【図１１】
2010103381.tif 000013
【図１２】
2010103381.tif 000014
【図１３】
2010103381.tif 000015
【図１４】
2010103381.tif 000016
【図１５】
2010103381.tif 000017
【図１６】
2010103381.tif 000018