(57)【要約】【課題】半導体基板に半導体素子などを形成する際に半導体基板の位置合わせを高精度に行なうことが可能な半導体基板、当該半導体基板の製造方法および当該半導体基板を用いた半導体装置の製造方法を提供する。【解決手段】半導体基板１の主表面上に半導体素子を形成する位置（角度）を高精度に制御するために（位置合わせを精密に行なえるようにするために）、半導体基板１の主表面上における結晶方位を正確に示す目印として用いるための積層欠陥２が備えられている。【選択図】図１
2010098253.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面の一部に目視可能な積層欠陥を形成するための不純物が導入された、半導体基板。
【請求項２】
前記半導体基板を加熱することにより形成された前記積層欠陥を、前記表面の一部に備えた、請求項１に記載の半導体基板。
【請求項３】
前記半導体基板を構成する材料の結晶構造は六方晶であり、
前記積層欠陥による線状構造の延びる方向と、＜１１−２０＞方向または＜１−１００＞方向とのなす角度は０．５°以下である、請求項２に記載の半導体基板。
【請求項４】
前記積層欠陥の密度は１×１０−１ｃｍ−１以上１×１０６ｃｍ−１以下である、請求項２または３に記載の半導体基板。
【請求項５】
前記不純物は、前記半導体基板の一方の主表面上の、外周部から０．５ｍｍ以上５ｍｍ以内の領域に導入された、請求項１〜４のいずれか１項に記載の半導体基板。
【請求項６】
前記不純物の濃度は、５×１０１８ｃｍ−３以上１×１０２１ｃｍ−３以下である、請求項１〜５のいずれか１項に記載の半導体基板。
【請求項７】
前記半導体基板を構成する材料の結晶構造は六方晶であり、
{０００１｝面の＜１１−２０＞方向または＜１−１００＞方向におけるオフ角度が０．０００１°以上９０°以下である、請求項１〜６のいずれか１項に記載の半導体基板。
【請求項８】
前記半導体基板はＳｉＣからなる、請求項１〜７のいずれか１項に記載の半導体基板。
【請求項９】
前記不純物は、Ｎ、Ｐ、Ｂ、Ａｓ、Ａｌ、Ｇａからなる群から選択された少なくとも１種を含む、請求項１〜８のいずれか１項に記載の半導体基板。
【請求項１０】
半導体基板を準備する工程と、
前記半導体基板の表面の一部に、目視可能な積層欠陥を形成するための不純物を導入する工程とを備える、半導体基板の製造方法。
【請求項１１】
前記不純物を導入する工程の後に、前記半導体基板を加熱する工程をさらに備えた、請求項１０に記載の半導体基板の製造方法。
【請求項１２】
半導体または半導体を含む素材からなるインゴットを準備する工程と、
前記インゴットの表面の一部に、目視可能な積層欠陥を形成するための不純物を導入する工程と、
前記インゴットを切断することにより半導体基板を準備する工程とを備えた、半導体基板の製造方法。
【請求項１３】
前記不純物を導入する工程の後に、前記インゴットを加熱する工程をさらに備えた、請求項１２に記載の半導体基板の製造方法。
【請求項１４】
前記加熱する工程における加熱温度は５００℃以上２４００℃以下である、請求項１１または１３に記載の半導体基板の製造方法。
【請求項１５】
前記加熱する工程において、前記不純物を導入した領域では、前記積層欠陥が１×１０−１ｃｍ−１以上１×１０６ｃｍ−１以下形成される、請求項１１、１３、１４のいずれか１項に記載の半導体基板の製造方法。
【請求項１６】
前記不純物を導入する工程では、前記不純物を導入した領域において、不純物濃度が５×１０１８ｃｍ−３以上１×１０２１ｃｍ−３以下となるように前記不純物を導入する、請求項１０〜１５のいずれか１項に記載の半導体基板の製造方法。
【請求項１７】
前記半導体基板を準備する工程において準備する前記半導体基板を構成する材料の結晶構造は六方晶であり、前記半導体基板は、{０００１｝面の＜１１−２０＞方向または＜１−１００＞方向におけるオフ角度が０．０００１°以上９０°以下である、請求項１０〜１６のいずれか１項に記載の半導体基板の製造方法。
【請求項１８】
前記半導体基板はＳｉＣからなる、請求項１０〜１７のいずれか１項に記載の半導体基板の製造方法。
【請求項１９】
前記不純物は、Ｎ、Ｐ、Ｂ、Ａｓ、Ａｌ、Ｇａからなる群から選択された少なくとも１種を含む、請求項１０〜１８のいずれか１項に記載された半導体基板の製造方法。
【請求項２０】
前記不純物を導入する工程として、前記半導体基板の表面の一部または前記インゴットの表面の一部にイオン注入を行なう、請求項１０〜１９のいずれか１項に記載の半導体基板の製造方法。
【請求項２１】
前記不純物を導入する工程として、前記半導体基板の表面の一部または前記インゴットの表面の一部に前記不純物を熱拡散させる、請求項項１０〜１９のいずれか１項に記載の半導体基板の製造方法。
【請求項２２】
請求項１１、１３〜１５のいずれか１項に記載に半導体基板の製造方法により製造された前記半導体基板について、前記半導体基板に形成された前記積層欠陥を用いて前記半導体基板の位置合わせを行なう工程と、
置合わせを行なった前記半導体基板の一方の主表面に加工を行なう加工工程とを備える、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板、半導体基板の製造方法および半導体装置の製造方法に関するものであり、より特定的には、半導体基板に半導体素子などを形成する際に半導体基板の位置合わせを高精度に行なうことが可能な半導体基板、当該半導体基板の製造方法および当該半導体基板を用いた半導体装置の製造方法に関する。
【背景技術】
【０００２】
ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などの半導体素子を半導体基板の一方の主表面上に形成する際には、たとえばフォトリソグラフィ技術を用いて所望のパターンを形成する。なお、ここでは主表面とは、表面のうち最も面積の大きい面をいうこととする。このとき、形成する半導体素子の電気的特性を向上させるためには、半導体素子を形成する半導体基板の結晶面、および半導体基板の結晶面上において半導体素子を形成する方向（たとえばチャネル領域の延在方向と半導体基板の所定の結晶方位とのなす角度）を最適化することが好ましい。たとえば以下の非特許文献１に示すように、６Ｈ−ＳｉＣ（炭化珪素）の（１１−２０）面上に形成したＭＯＳＦＥＴにおいて、＜１−１００＞方向に沿った方向に流れるドレイン電流の値は、＜０００１＞方向に沿った方向に流れるドレイン電流の値の約３倍となっている。このように、同一面上に半導体素子を形成する場合においても、結晶方位がキャリア（電子）の移動度に大きく影響を与えるため、基板の面上における半導体素子を配置する際の位置合わせ（角度の調整）を精密に行なうことが重要である。
【０００３】
通常、半導体基板の主表面上に半導体素子を形成する工程において、半導体素子を形成するための基板の位置合わせ（角度の調整）を精密に行なうために、半導体基板（ウェハ）の主表面の外周部の一部に形成したオリエンテーションフラット（以下、オリフラ（Ｏ．Ｆ．）とも言う）を用いる。図１４は、第１オリフラと第２オリフラとを備える半導体基板を示す概略図である。図１４に示すように、たとえばウェハなど、主表面の外周部が円形である基板４は、外周部に上述したオリエンテーションフラット（オリフラ）と呼ばれる、所定の結晶方位に沿った方向に延在する直線状の加工がなされた領域を備えている。たとえば図１４に示す基板４の主表面が、６Ｈ−ＳｉＣの（０００１）面である場合、第１オリフラ５が＜１１−２０＞方向に沿った方向、第２オリフラ６が＜１−１００＞方向に沿った方向に形成されている。これらはそれぞれ、＜１１−２０＞方向、＜１−１００＞方向を示す目印として、半導体素子を形成する際の位置合わせに用いられる。
【非特許文献１】Hiroshi YANO et al、「High Channel Mobility in Inversion Layer of SiC MOSFETs for Power Switching Transistors」、Jpn.J.Appl.Phys.、Vol.39、２０００年、ｐ．２００８−２０１１
【発明の開示】
【発明が解決しようとする課題】
【０００４】
基板４の主表面上に半導体素子を形成する場合、特に上述したドレイン電流の値などの特性値は、基板を構成する結晶の所定の方位に対する半導体素子の配置によって大きな差が現れる。そのため、半導体素子の配置（所定の結晶方位に対する半導体素子の配置）の誤差が大きくなると、上述した特性値に影響を及ぼす可能性がある。このため、半導体素子を形成する際には、基板４の結晶方位の方向を示すオリフラを用いて、基板４の配置を精密に調整する（つまり、基板４における所定の結晶方位が、半導体製造装置の処理室内部における所定の方向に向くように、基板４の配置を調整する）。しかし実際は、ＳＥＭＩ（Semiconductor Equipment and Materials International）規格にて、第１オリフラ５については＜１１−２０＞方向に対して角度の誤差が±１°以内、第２オリフラ６については＜１−１００＞方向に対して当該誤差が±５°以内となるように規定されている。この誤差は、半導体素子を形成する際の基板４の位置合わせに当該オリフラを用いる際に、結果的に基板４の配置（具体的には基板４の所定の結晶方位の向き）について大きな誤差の原因となる場合がある。すなわち、当該オリフラを用いて基板４の位置（所定の結晶方位の方向）を調整した上で、当該基板４の主表面上に半導体素子を形成した場合、基板４の位置を調整することにより設定する基板４の結晶方位（設計段階で想定した結晶方位）と、実際の結晶方位との角度の誤差が大きくなる場合がある。この場合、基板４の主表面に形成される半導体素子について、当該半導体素子の所定の構造の方向（たとえばチャネル領域の延在方向）が所定の結晶方位に沿うように形成しようとしても、当該所定の構造の方向と所定の結晶方位との角度の誤差が大きくなる。このため、形成される半導体素子の電気的特性などの信頼性が低下する場合があった。この結果、製造される半導体素子の電気的特性が所定の基準を満足せず、製品の歩留りが低下し、結果的に半導体素子の生産性の低下、ひいては製造コストの増大という問題が発生する可能性がある。
【０００５】
本発明は、上述した問題に鑑みなされたものであり、その目的は、半導体基板に半導体素子などを形成する際に半導体基板の位置合わせを高精度に行なうことが可能な半導体基板、当該半導体基板の製造方法および当該半導体基板を用いた半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００６】
本発明における半導体基板は、半導体基板の表面の一部に目視可能な積層欠陥を形成するための不純物が導入された半導体基板である。あるいは、不純物が導入された半導体基板を加熱することにより、半導体基板の表面の一部に積層欠陥を備えた半導体基板である。
【０００７】
ここで、半導体基板の表面の一部（たとえば一方の主表面のうち、半導体素子を形成しない外周近傍の領域（縁部））から当該半導体基板の内部に、不純物を導入する。半導体基板を構成する結晶格子中に不純物を導入することにより、当該結晶格子には歪みが発生する。なお、このように不純物を導入したのみの状態では、不純物が結晶格子の内部に存在することに起因して結晶格子に発生した歪みを緩和するために結晶格子を構成する原子が移動したり、半導体基板の結晶格子が変形したりするためのエネルギーが十分ではないため、見かけ上は結晶構造の変形などはほとんど起こらない。しかし、当該不純物を導入した半導体基板を加熱することにより、不純物や結晶格子に運動エネルギーを与えると、不純物や結晶格子は半導体基板の内部にて安定に存在できる状態となるように移動・変形する。それゆえ、不純物が導入された領域の結晶格子は変形し、より安定な状態となる。結晶格子が変形した結果、結晶格子には積層欠陥と呼ばれる欠陥が形成される。この積層欠陥は、ある程度の大きさになると、当該基板が透明基板である場合などには目視で観察することができる。上述した積層欠陥は、目視で観察できる場合には線状構造として認識される。この線状構造として並ぶ目視可能な積層欠陥は、所定の結晶方位に沿って延在する構造として観察できる。たとえば、半導体基板として４Ｈ−ＳｉＣ基板を用いた場合には、当該積層欠陥に対応する線状構造は＜１−１００＞方向に沿った方向に延びるものとして観察される。つまり、上記積層欠陥による線状構造の延在する方向は、半導体基板の結晶格子における所定の結晶方位となっているため、従来の機械加工により形成されたオリエンテーションフラットなどよりも半導体基板の結晶格子における結晶方位を正確に示したものとなる。
【０００８】
このため、半導体基板の主表面上に半導体素子などを形成する際には、当該半導体基板の表面の一部（たとえば外周近傍の領域（縁部））に形成された積層欠陥による線状構造が延びる方向を目印に位置合わせ（半導体基板の角度の調整）を行なえば、所定の結晶方位の向きを正確に設定した状態で半導体基板を固定することができる。そのため、当該結晶方位を考慮して半導体素子の平面構造の向きを決定する（具体的には、半導体素子を形成するために用いるフォトリソグラフィ法におけるマスクの向きを、当該結晶方位に対して正確に決定する）ことができる。この結果、チャンネル領域などの素子構造の延在方向を所定の結晶方位に正確に合わせるように、高い位置精度で半導体素子を形成することができる。したがって、形成される半導体素子の電気的特性などの信頼性を高めることができる。したがって、半導体素子の電気的特性が不十分となるために半導体素子の製造歩留りが低下する、といった問題の発生を抑制できる。
【０００９】
本発明に係る半導体基板では、半導体基板を構成する材料の結晶構造は六方晶であり、積層欠陥による線状構造の延びる方向と、＜１１−２０＞方向または＜１−１００＞方向とのなす角度は０．５°以下であることが好ましい。このようにすれば、半導体基板の主表面上に半導体素子などを形成する際に、当該半導体基板の表面の一部（たとえば外周近傍の領域（縁部））に形成された積層欠陥の線状構造が延びる方向を目印に半導体基板の位置合わせ（半導体基板の角度の調整）を行なえば、所望の配置となるように高い位置精度で半導体素子などを形成することができる。したがって、形成される半導体素子の電気的特性などの信頼性を確実に高めることができる。なお、上述した＜１１−２０＞方向または＜１−１００＞方向は、従来の半導体基板に形成されるオリエンテーションフラットの結晶方位であり、このような結晶方位に沿って伸びる積層欠陥の線状構造を形成することで、従来の半導体基板の位置合わせのプロセスを、上述した線状構造を用いた半導体基板の位置合わせのプロセスへと容易に流用することが可能になる。また、上述した線状構造の延びる方向と上述した結晶方位とのなす角度の上限を０．５°としたのは、この程度であれば半導体素子の所定の構造を特定の結晶方位に合わせるときの誤差として十分許容できる値であり、形成される半導体素子の電気的特性の劣化を抑制できるからである。
【００１０】
本発明に係る半導体基板においては、積層欠陥の密度は１×１０−１ｃｍ−１以上１×１０６ｃｍ−１以下であることが好ましい。半導体基板に半導体素子などを形成する際に目印として用いる当該積層欠陥を、目視で十分確認可能とするためには、上述した範囲内の線密度となるように積層欠陥が配置されていることが好ましい。積層欠陥が１×１０−１ｃｍ−１以下の密度であれば、積層欠陥の数が少ないために線状構造が不鮮明となり、目視で十分に確認することが困難となる。また、積層欠陥が１×１０６ｃｍ−１以上の密度であっても、積層欠陥の数が多すぎて鮮明な積層欠陥の線状構造を目視で十分に確認することが難しく、半導体素子を形成する際の位置合わせには不適となる。
【００１１】
本発明に係る半導体基板において、不純物は、半導体基板の一方の主表面上の、外周部から０．５ｍｍ以上５ｍｍ以内の領域に導入されていることが好ましい。なお、上記事項は半導体基板（ウェハ）の主表面の直径に無関係に成立する。上述したように、不純物を導入した領域には加熱により積層欠陥が配置されるが、外周近傍の領域、すなわち特に外周部から０．５ｍｍ未満の領域には積層欠陥を形成しても目視で十分に確認できる程度の鮮明度を欠き、半導体素子を形成するための目印としての機能を十分に発揮し得ない。また、半導体基板の主表面のうち外周部から５ｍｍ以上の領域は、半導体基板の主表面の中心部分であり半導体素子を形成する領域である。したがって、この領域に積層欠陥を配置することは、半導体素子を形成する領域を狭めることになるため、半導体素子（半導体装置）の生産性を悪化させる可能性がある。以上により、不純物は、半導体基板の一方の主表面上の、外周部から０．５ｍｍ以上５ｍｍ以内の領域に導入されていることが好ましい。
【００１２】
本発明に係る半導体基板においては、不純物の濃度は、５×１０１８ｃｍ−３以上１×１０２１ｃｍ−３以下であることが好ましい。加熱により位置合わせのための目印としての機能を十分に発揮しうる程度に鮮明な積層欠陥を形成するためには、不純物を５×１０１８ｃｍ−３以上の密度となるように導入することが好ましい。また、不純物の濃度を１×１０２１ｃｍ−３以上となるように導入すると、過度の不純物導入により、半導体基板を構成する結晶格子の結晶性が劣化するとともに、加熱により顕在化する積層欠陥の密度が高くなりすぎてその線状構造の延在方向を正確に確認することが難しくなる。したがって、上述した密度の範囲内に納まるように不純物を導入することが好ましい。
【００１３】
また、当該半導体基板においては、半導体基板を構成する材料の結晶構造は六方晶であり、{０００１｝面の＜１１−２０＞方向または＜１−１００＞方向におけるオフ角度が０．０００１°以上９０°以下であることが好ましい。当該積層欠陥は、たとえば（０００１）面に代表されるような｛０００１｝面の法線に沿った方向に関する段差を形成するように配置される場合がある。この場合、たとえ積層欠陥が形成されても、（０００１）面に沿った方向にインゴットなどを切断することで形成された半導体基板においては、当該積層欠陥を目視にて確認することができない。しかし、（０００１）面に対して、＜１１−２０＞方向または＜１−１００＞方向に０．０００１°以上９０°以下だけオフ角方向に傾斜した半導体基板（いわゆるオフ角基板）では、上述した積層欠陥を目視で確認することが容易である。
【００１４】
以上に述べた本発明に係る半導体基板はＳｉＣであり、導入する不純物はＮ、Ｐ、Ｂ、Ａｓ、Ａｌ、Ｇａからなる群から選択された少なくとも１種を含む材質であることが好ましい。上述したようにＳｉＣ基板は特に、半導体素子を配置する位置（角度）に応じて、当該半導体素子に流れる電流の大きさが大きく変化する。すなわち、電流値がＳｉＣ基板の結晶方位に大きく依存する。このため、ＳｉＣ基板の主表面上に半導体素子を形成する際には、基板に対して半導体素子を形成する位置合わせ（角度の調整）をより綿密に行なうことが好ましい。したがって、特にＳｉＣ基板に対して、上述した積層欠陥を位置合わせ時の目印として用いることが、形成される半導体素子の電気的特性などの信頼性を向上させるために有益である。また、積層欠陥を形成すためには、導入する不純物として上述したＮ（窒素）、Ｐ（リン）、Ｂ（ホウ素）、Ａｓ（砒素）、Ａｌ（アルミニウム）、Ｇａ（ガリウム）からなる群から選択された少なくとも１種を含む材質を用いることが好ましい。上述のような元素を用いるのは、これらの元素が導電性を制御するドーパントとして使われ、かつ大量にドープすることによって積層欠陥が入りやすいという理由による。
【００１５】
次に、上述した本発明に係る半導体基板の製造方法について、半導体基板を準備する工程と、半導体基板の表面の一部に、目視可能な積層欠陥を形成するための不純物を導入する工程とを備えることが好ましい。しかし上述したように、不純物を導入したのみの状態では、見かけ上は結晶構造の変形などはほとんど起こらない。このため、目視可能な積層欠陥を形成するためには、不純物を導入する工程の後に、半導体基板を加熱する工程をさらに備えることが好ましい。このようにすれば、目視可能な積層欠陥を形成することができる。
【００１６】
本発明に係る半導体基板は、必ずしも所望の厚みを有する半導体基板に対して不純物を導入したり加熱したりすることによってのみ形成され得るものではない。具体的には、たとえば半導体または半導体を含む素材からなるインゴットを準備する工程と、上記インゴットの表面の一部に、目視可能な積層欠陥を形成するための不純物を導入する工程と、上記インゴットを切断することにより半導体基板を準備する工程とを備えた製造方法を用いて当該半導体基板を製造してもよい。ここでインゴットとは、一定の厚みを有する半導体基板を形成するための塊状の材料であり、たとえば円柱状などの半導体材料である。
【００１７】
インゴットを切断（スライス）することにより、半導体ウェハなどの半導体基板を形成することができるが、半導体基板とするためにインゴットを切断する前に、インゴットに対して（インゴットの表面の一部に）積層欠陥を形成するための不純物を導入することができる。不純物を導入した上で、インゴットを切断することにより、不純物が部分的に導入された半導体基板を形成することができる。
【００１８】
なお、この場合についても、不純物を導入したのみの状態では、見かけ上は結晶構造の変形などはほとんど起こらない。このため、目視可能な積層欠陥を形成するためには、不純物を導入する工程の後に、インゴットを加熱する工程をさらに備えることが好ましい。インゴットを加熱して目視可能な積層欠陥を形成した上で、インゴットを切断することにより、目視可能な積層欠陥を含む半導体基板を形成することができる。なお、この積層欠陥を形成するために加熱する工程は、不純物を導入する工程を行なった後、インゴットを切断する工程を行なう前に実施してもよいし、インゴットを切断する工程を行なった後に実施してもよい。
【００１９】
上述したように、不純物を半導体基板またはインゴットの内部に導入した後、目視可能な積層欠陥を形成するために加熱する工程においては、加熱温度は５００℃以上２４００℃以下である（つまり、当該半導体基板またはインゴットを５００℃以上２４００℃以下の加熱温度に加熱する）ことが好ましい。半導体基板またはインゴットの内部に不純物を導入した際に、当該不純物が導入された領域における半導体の結晶格子に生じる歪みを緩和して積層欠陥を顕在化させる（目視可能な状態とする）ためには、５００℃以上の温度に加熱することが好ましい。また、加熱温度の上限を２４００℃としたのは、これ以上の温度に上げると、ＳｉＣ基板または、インゴット表面からのＳｉＣの昇華が激しくなるという理由による。
【００２０】
また、本発明に係る半導体基板の製造方法では、加熱する工程において、不純物を導入した領域では、積層欠陥が１×１０−１ｃｍ−１以上１×１０６ｃｍ−１以下形成されることが好ましい。また、不純物を導入する工程では、不純物を導入した領域において、不純物濃度が５×１０１８ｃｍ−３以上１×１０２１ｃｍ−３以下となるように不純物を導入することが好ましい。また、半導体基板を構成する材料の結晶構造は六方晶であり、半導体基板は、{０００１｝面の＜１１−２０＞方向または＜１−１００＞方向におけるオフ角度が０．０００１°以上９０°以下であることが好ましい。また、材質については、半導体基板はＳｉＣからなり、不純物は、Ｎ、Ｐ、Ｂ、Ａｓ、Ａｌ、Ｇａからなる群から選択された少なくとも１種を含むことが好ましい。
【００２１】
さらに、本発明に係る半導体基板の製造方法については、位置合わせの目印として用いる積層欠陥を形成するための不純物を導入する工程として、半導体基板の表面の一部またはインゴットの表面の一部にイオン注入を行なうこと（イオン注入法を用いること）が好ましい。あるいは、不純物を導入する工程として、半導体基板の表面の一部またはインゴットの表面の一部に不純物を熱拡散させる方法（熱拡散法）を用いてもよい。
【００２２】
ここでは不純物を導入する工程のうち前者をイオン注入法、後者を熱拡散法と呼ぶことにする。まずイオン注入法とは、物質のイオンを電界により加速し、たとえば半導体基板中に注入する方法である。この方法を用いることにより、所望の領域に所望の深さ、所望の濃度のイオンを注入することができる。一方、熱拡散法とは、加熱した拡散炉の内部にたとえば半導体基板を投入し、拡散炉の内部に供給された気体（あるいは半導体基板の不純物を導入したい領域に接触するように配置された不純物源の部材）に含まれる不純物を、半導体基板の表面から内部に拡散する方法である。熱拡散法を用いれば、イオン注入法を用いた場合よりも、不純物を導入した後の残留欠陥を比較的少なくし、安定したドーピングを行なうことができる。また、熱拡散法を用いることにより、イオン注入法を用いた場合よりも比較的容易に高濃度な不純物領域を得ることができる。
【００２３】
以上の手順により形成した目視可能な積層欠陥は、当該半導体基板の主表面上に半導体素子を形成する際の半導体基板の位置合わせ（角度の調整）に用いるものである。したがって、当該半導体基板の一方の主表面上に半導体素子を形成することにより半導体装置を形成する方法である半導体装置の製造方法は、上述した半導体基板の製造方法により（積層欠陥が目視可能な状態となるように）製造された半導体基板について、半導体基板に形成された積層欠陥を用いて半導体基板の位置合わせを行なう工程と、位置合わせを行なった半導体基板の一方の主表面に加工を行なう加工工程とを備える。
【００２４】
上述したように、当該半導体基板に形成する目視可能な積層欠陥がなす線状構造の延びる方向は、所定の結晶方位に沿った（たとえば＜１１−２０＞方向または＜１−１００＞方向とのなす角度が０．５°以下となっている）ものである。したがって、半導体基板の配置を、半導体基板の所定の結晶方位が所定の方向へ向くように正確に決定することができる。そのため、当該結晶方位を考慮して半導体基板の主表面に対する加工を行なう（たとえば、半導体基板の主表面に半導体装置を形成するために用いるフォトリソグラフィ法におけるマスクの向きを、当該結晶方位に対して正確に決定する）ことができる。この結果、チャンネル領域などの半導体装置の素子構造の延在方向を所定の結晶方位に正確に合わせるように、高い位置精度で半導体装置を形成することができる。
【発明の効果】
【００２５】
本発明によれば、半導体基板に半導体素子などを形成する際に半導体基板の位置合わせを高精度に行なうことが可能な半導体基板、当該半導体基板の製造方法および半導体装置の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００２６】
以下、図面を参照しながら、本発明の実施の形態が説明される。なお、各実施の形態において、同一の機能を果たす部位には同一の参照符号が付されており、その説明は、特に必要がなければ、繰り返さない。
【００２７】
（実施の形態１）
図１は、本発明の実施の形態１に係る半導体基板の構成を示す概略図である。本発明の実施の形態１に係る半導体基板１は、結晶方位に応じて電気的特性が大きく変化する（電気的特性について結晶方位に関する異方性を有する）半導体材料を用いた基板である。このような半導体基板１の主表面上に半導体素子などを形成してダイシングによりチップを形成し、当該チップをサブマウントへ搭載する、といった工程を実施することによって半導体装置を製造する場合を考える。この場合、半導体基板１の主表面上に形成された半導体素子の所定の構造と結晶方位との位置関係（たとえばチャネル領域の延在方向と所定の結晶方位とのなす角度）によって、半導体素子の所定の構造を流れる電流値が大きく変化する。したがって、当該半導体基板１の主表面上に形成する半導体素子について、所定の構造と結晶方位との位置関係（角度）を高精度に制御するために（位置合わせを精密に行なえるようにするために）半導体基板１の位置決めを正確に行なう必要がある。このような半導体基板１の結晶方位を考慮した位置決めを行なうため、半導体基板１の主表面上における結晶方位を正確に示す目印が必要となる。このような目印として、半導体基板１の外周部に積層欠陥２が形成されている。積層欠陥２は、具体的には積層欠陥に起因する線状構造であり、目視で確認することが可能である。当該積層欠陥２（線状構造）は所定の結晶方位（たとえば半導体基板１が、結晶構造が六方晶である材料からなる場合の＜１−１００＞方向）と平行に伸びるように形成されている。そのため、積層欠陥２の延在方向が、半導体基板１の結晶構造における所定の結晶方位を正確に示すものとして、当該積層欠陥２を目印に半導体基板１の位置合わせを行なうことができる。
【００２８】
本発明の実施の形態１に係る半導体基板１を用いた場合、主表面上に半導体素子などを形成する際に、目視可能な積層欠陥２（具体的には積層欠陥に起因する線状構造）を目印にしてあらかじめ半導体基板１の位置合わせを行なう。たとえば半導体基板１がＳｉＣからなり、半導体素子のチャネル領域の延在方向が＜１１−２０＞方向に沿った方向となるように形成した場合に、当該チャネル領域に流れる電流値を最大にすることができると仮定する。この場合、半導体基板１において所定の結晶方位を示す積層欠陥２を目印に半導体基板１の角度を調整した上で、半導体基板１の主表面に半導体素子を形成する。このとき、半導体基板１については結晶方位の方向が正確に分かっているので、半導体素子のチャネル領域の延在方向を正確に＜１１−２０＞方向に沿った方向とすることが可能である。このようにすれば、形成される半導体素子のチャネル領域に流すことができる電流値を最大にすることができる。
【００２９】
上述したように、結晶方位に応じて電気的特性が大きく変化する半導体材料としてはたとえばＳｉＣ（炭化珪素）が挙げられる。したがって、図１に示す半導体基板１としては、たとえばＳｉＣ（炭化珪素）ウェハなどの、一定の厚みを有する平板状の基板を挙げることができる。なお、ＳｉＣ以外に、たとえばＧａＮ（窒化ガリウム）やＡｌＮ（窒化アルミ）で形成された半導体基板１に対して、図１と同様に積層欠陥２を形成しても、ＳｉＣの場合と同様の効果を奏する。
【００３０】
図１に示す積層欠陥２は、半導体基板１の内部に、不純物の原子を導入することにより形成される。当該不純物としては、たとえばＮ、Ｐ、Ｂ、Ａｓ、Ａｌ、Ｇａからなる群から選択された少なくとも１種を含む材質を用いることが好ましい。これらの材質は、半導体材料の電気的特性を制御するための不純物としてしばしば用いられるものである。ただし、不純物を導入しただけでは、当該不純物や不純物が導入された領域の結晶格子は、安定な状態になるよう移動するだけのエネルギーを有さないため、移動することができない。したがって、不純物を導入しただけでは積層欠陥２は発生し得ない。そこで、上述した不純物が導入された半導体基板１を加熱する。このようにすれば、不純物および当該半導体の結晶格子が、半導体基板１の内部にて安定に存在できる状態となるように移動・変形する。その結果、不純物が導入された領域の結晶格子は変形することで、積層欠陥２が発生する。この積層欠陥２は、半導体基板１の主表面上における結晶方位を示す目印として利用するために形成するものであるため、半導体基板１の主表面のうち、半導体素子などを形成しない、主表面の外周部１１の近傍の領域に形成することが好ましい。したがって、積層欠陥２の発生原因となる不純物は、図１に示すように、半導体基板１の一方の主表面上の、外周部１１から０．５ｍｍ以上５ｍｍ以内の領域に導入されることが好ましい。
【００３１】
先述したように、外周部１１から０．５ｍｍ未満の領域には積層欠陥２を形成することが構造上困難である。また、このような領域に積層欠陥２を形成しても目視で十分に確認できる程度の鮮明度を欠き、半導体基板１の主表面上に半導体素子を形成するための結晶方位を示す目印としての機能を十分に発揮し得ない。また、半導体基板１の主表面のうち外周部１１から５ｍｍ以上の領域は、半導体基板１の主表面の中心部分であり半導体素子を形成する領域である。したがって、この領域に積層欠陥２を配置することは、半導体素子を形成する領域を狭めることになるため、半導体装置の生産性を悪化させる可能性がある。以上により、不純物は、半導体基板１の一方の主表面上の、外周部１１から０．５ｍｍ以上５ｍｍ以内の領域に導入されていることが好ましい。なお、中でも特に、不純物は、半導体基板１の一方の主表面上の、外周部１１から１ｍｍ以上３ｍｍ以内の領域に導入されていることがさらに好ましい。
【００３２】
上述したように、積層欠陥２は、半導体基板１を構成する半導体材料の結晶方位を示すために、半導体基板１の主表面に恣意的に形成するものである。半導体基板１を構成する結晶格子は、当該半導体基板１を構成する材料が六方晶である場合、所定の結晶方位に沿って（たとえば＜１１−２０＞方向や＜１−１００＞方向などの結晶方位に沿って積層欠陥２が形成されやすい。以上の理由により、積層欠陥２は、所定の結晶方位（たとえば＜１１−２０＞方向や＜１−１００＞方向などの結晶方位）に沿った方向に、線状構造として延びるように形成される。なお、積層欠陥２による線状構造の延びる方向と、＜１１−２０＞方向または＜１−１００＞方向といった所定の結晶方位とのなす角度は０．５°以下であることが好ましい。すなわち、図１における積層欠陥２がなす線状構造の延びる方向と、＜１１−２０＞方向とのなす角度αが０．５°以下であることがさらに好ましい。なお、当該角度αは０．３°以下であることがさらに好ましい。
【００３３】
上述したように、たとえばＳｉＣウェハなどの半導体基板の外周部に備えられた、半導体素子を形成する際の基板の位置合わせ（角度の調整）に用いるオリエンテーションフラットは、実際の結晶方位である＜１１−２０＞方向や＜１−１００＞方向とのなす角度の誤差が±１°ないし±５°である。しかし、本発明に係る積層欠陥２は、上述したように積層欠陥２による線状構造の延びる方向と、＜１１−２０＞方向または＜１−１００＞方向とのなす角度の誤差は０．５°以下である。したがって、半導体基板１の主表面上に半導体素子などを形成する際には、半導体基板１の角度の調整に積層欠陥２を用いて位置合わせ（角度の調整）を行なった方が、オリエンテーションフラットを用いて位置合わせ（角度の調整）を行なうよりも高い位置精度で半導体素子などを形成することができる。したがって、形成される半導体素子の電気的特性などの信頼性を高めることができる。
【００３４】
なお、図１に示す半導体基板１にて、積層欠陥２を形成するための不純物は、５×１０１８ｃｍ−３以上１×１０２１ｃｍ−３以下導入されていることが好ましい。半導体基板１の主表面上に半導体素子などを形成する際に、位置合わせのための目印としての機能を十分に発揮しうる程度に鮮明な積層欠陥２を形成するためには、不純物を５×１０１８ｃｍ−３以上の濃度となるように導入することが好ましい。また、不純物の濃度が１×１０２１ｃｍ−３以上となるように半導体基板１へ不純物を導入すると、加熱により顕在化する積層欠陥２の密度が高くなりすぎてその線状構造の延在方向を正確に確認することが難しくなる。したがって、上述した密度の範囲内に納まるように不純物を導入することが好ましい。なお、１×１０１９ｃｍ−３以上１×１０２０ｃｍ−３以下の濃度となるように不純物を導入することがさらに好ましい。
【００３５】
同様に、半導体基板１に形成される積層欠陥２が、位置合わせのための目印としての機能を十分に発揮し得るためには、積層欠陥の密度を１×１０−１ｃｍ−１以上１×１０６ｃｍ−１以下とすることが好ましい。当該積層欠陥２を、目視で十分確認可能とするためには、上述した範囲内の線密度となるように積層欠陥２が配置されていることが好ましい。積層欠陥２が１×１０−１ｃｍ−１以下の密度であれば、積層欠陥２の数が少ないためにこれらが連続することにより形成される線状構造が不鮮明となり、目視で十分に確認することが困難となる。また、積層欠陥２が１×１０６ｃｍ−１以上の密度であっても、積層欠陥２の数が多すぎて鮮明な積層欠陥２の線状構造を目視で十分に確認することが難しく、半導体素子を形成する際の位置合わせには不適となる。なお、上述した中でも、積層欠陥２の線密度は１×１０ｃｍ−１以上１×１０５ｃｍ−１以下であることがさらに好ましい。
【００３６】
図２は、本発明の実施の形態１に係る半導体基板の主表面を示す概略図である。図２に示すように、たとえば半導体基板１を構成する半導体材料は、ＳｉＣのようにその結晶構造が六方晶１０であり、半導体基板１（図１参照）は、{０００１｝面の＜１１−２０＞方向または＜１−１００＞方向におけるオフ角度が０．０００１°以上９０°以下であるであることが好ましい。
【００３７】
当該積層欠陥２は、たとえば図２に示す六方晶１０の（０００１）面９など、｛０００１｝面の主表面の法線に沿った方向である［０００１］方向に関する段差を形成するように配置される。このため、たとえ積層欠陥２が配置されても、（０００１）面９に沿った方向（図２の水平方向）に切断した面上においては、当該積層欠陥２を目視にて確認することができない。（０００１）面９に沿った方向においては、［０００１］方向のベクトル成分が存在しないためである。しかし、（０００１）面に対して、オフ角方向としての＜１１−２０＞方向または＜１−１００＞方向に０．０００１°以上９０°以下だけ傾斜した傾斜面８（図２においては＜１−１００＞方向をオフ角方向としている傾斜面８）においては、（０００１）面の法線である［０００１］方向のベクトル成分が存在することになる。このため、上述した［０００１］方向に関する段差を形成するように配置される積層欠陥２が存在する場合、当該傾斜面８においては、［０００１］方向に沿った方向に存在する段差が目視により認識可能に存在し得ることになる。したがって、上述したようにオフ角方向に傾斜した傾斜面８を半導体基板１の主表面として用いることが好ましい。この場合、図２に示すように、（０００１）面の法線方向である［０００１］方向の法線ベクトル１２と、傾斜面８の法線ベクトル１３とのなす角βが上述したオフ角であり、βは０．０００１°以上９０°以下であることが好ましい。なお、（０００１）面に対して、オフ角方向としての＜１１−２０＞方向または＜１−１００＞方向に０．００１°以上４５°以下だけ傾斜した傾斜面８を半導体基板１の主表面として用いることがさらに好ましい。
【００３８】
次に、本発明の実施の形態１に係る半導体基板の製造方法について説明する。図３は、本発明の実施の形態１に係る半導体基板の製造方法を示すフローチャートである。図３のフローチャートに示すように、本発明による半導体基板の製造方法では、まず半導体基板を準備する工程（Ｓ１０）を実施する。具体的には、たとえば従来周知の方法により得られた半導体のインゴットから、所望の材質、大きさ、形状を有するものとなるように半導体基板１となるべき板状体を切り出すことにより、上述した図１に示す半導体基板１を形成する工程である。ここで、インゴットを構成する材質は、結晶構造が六方晶である半導体、または当該半導体を含む素材であることが好ましい。具体的には当該半導体は、ＳｉＣ、ＧａＮ、ＡｌＮなどを用いることができる。また、半導体として、ＳｉＣまたは、ウルツ鉱構造を有するＧａＮまたはＡｌＮを用いることが好ましい。したがって、たとえばＳｉＣからなる半導体基板１を形成したい場合は、半導体基板１を形成する材料としてのインゴットは、たとえばＳｉＣからなるインゴットを用いることが好ましい。また同様に、たとえばＧａＮやＡｌＮからなる半導体基板１を形成したい場合は、半導体基板１を形成する材料としてのインゴットは、たとえばＧａＮやＡｌＮからなるインゴットを用いることが好ましい。
【００３９】
インゴットから所望の大きさ、形状の半導体基板１を切断する方法としては、たとえばワイヤソーを用いる方法がある。具体的には、１本のワイヤを２本ないし３〜４本のガイドロール間に張り、当該ガイドロール間にインゴットを置き、ワイヤを走行させて当該走行するワイヤによりインゴットを切断するという方法である。本加工に用いるワイヤは、たとえば炭素を０．８質量％以上０．９質量％以下含む、不純物が少ないピアノ線用線材を素材として用いることができる。これを冷間伸線加工を熱処理を２回繰り返し行ない、真鍮めっきをした後、最後にもう一度仕上げ伸線加工を行なうことによりワイヤを形成する。当該ワイヤを用いてインゴットを切断することにより、たとえばＳｉＣやＧａＮ、ＡｌＮからなる半導体基板１が形成される。
【００４０】
なお、インゴットを形成する材質の結晶構造である六方晶の、{０００１｝面の＜１１−２０＞方向または＜１−１００＞方向におけるオフ角度が０．０００１°以上９０°以下である結晶面が主表面である傾斜面８（図２参照）となるように、インゴットから半導体基板１を切断することが好ましい。このようにすれば、上述したように、後に形成する積層欠陥を、半導体基板１の主表面にて目視可能とすることができる。
【００４１】
続いて不純物を導入する工程（Ｓ２０）を実施する。これは具体的には、上述した目視可能な積層欠陥２（図１参照）を形成するための不純物を、半導体基板を準備する工程（Ｓ１０）にて形成した半導体基板１（図１参照）の内部に導入する工程である。
【００４２】
図４は、本発明の実施の形態１において、半導体基板の内部に不純物を導入する工程（Ｓ２０）を行なう態様を示す概略図である。図４に示す、一定の厚みを有するたとえばＳｉＣウェハなどの半導体基板１の主表面において、外周近傍の領域、特に外周部１１（図１参照）から０．５ｍｍ以上５ｍｍ以下の領域に対して、たとえば所望の不純物をイオン注入する。図４においてはイオン注入を行なっていることを、下向きの矢印で示している。このようにすれば、半導体基板１の内部のうち、主表面の外周部１１から少なくとも０．５ｍｍ以上５ｍｍ以下の領域に対向する領域は、イオン注入により注入された不純物を含有することになる。なお、このような主表面の外周部１１近傍の領域に選択的に不純物を注入するために、たとえば半導体基板１の主表面の中央部（外周部１１からの距離が５ｍｍ以上となっている領域）上に酸化膜などのマスク層を形成するとともに、不純物を注入したい領域を露出した状態にして、半導体基板１の主表面に対してイオン注入を行なってもよい。このようにすれば、マスク層の平面形状によって、不純物を注入する領域の位置や平面形状を制御することができる。
【００４３】
ここで、イオン注入する不純物は、Ｎ、Ｐ、Ｂ、Ａｓ、Ａｌ、Ｇａからなる群から選択された少なくとも１種を含むことが好ましい。また、不純物を導入した領域においては、不純物濃度が５×１０１８ｃｍ−３以上１×１０２１ｃｍ−３以下となるように不純物を導入することが好ましい。なお、不純物濃度が１×１０１９ｃｍ−３以上１×１０２０ｃｍ−３以下となるように不純物を導入することがさらに好ましい。
【００４４】
また、後述する積層欠陥を形成する工程（半導体基板を加熱する工程（Ｓ３０））を行なった際に、半導体基板１のうち不純物を導入した領域において、積層欠陥２（図１参照）が１×１０−１ｃｍ−１以上１×１０６ｃｍ−１以下形成されることが好ましい。積層欠陥２が上述した線密度の範囲で形成されると、複数の積層欠陥２がなす線状構造を、当該半導体基板１の主表面上に半導体素子などを形成する際に、半導体基板１の位置決めを行なう際に半導体基板１の結晶方位を示す目印として確実に利用できる。つまり、複数の積層欠陥２からなる目視可能な線状構造（積層欠陥に起因する構造）を十分に鮮明なものとすることができる。なお、上述した不純物濃度となるように不純物を導入することで、上記のような積層欠陥の密度範囲を実現することができる。
【００４５】
あるいは、不純物を導入する工程として、たとえば半導体基板１の表面の一部に不純物を熱拡散させる方法を用いてもよい。この方法は熱拡散法と呼ばれ、上述したように、イオン注入法を用いた場合よりも、不純物を導入した後の残留欠陥を比較的少なくし、安定したドーピングを行なうことができる。また、熱拡散法を用いることにより、イオン注入法を用いた場合よりも高濃度な不純物領域を得ることができる。
【００４６】
図５は、本発明の実施の形態１において、拡散炉の中で半導体基板に不純物を拡散導入する方法の態様を示す概略図である。図５に示すように、拡散炉１４の内部に不純物を導入する対象である半導体基板１を配置する。なお、このとき半導体基板１の主表面においては、不純物を導入する領域（外周部近傍の領域）を露出させるとともに、主表面の中央部を覆うようにマスク層が形成されている。当該マスク層としては、任意の材料を用いることができるが、たとえばマスク層として酸化膜を用いることができる。また、マスク層として、半導体基板１の主表面の一部を覆うように、当該主表面上に所定の形状の別部材（マスク部材）を搭載してもよい。そして拡散炉１４の内部に、半導体基板１の内部に導入する不純物を含有した雰囲気ガスを供給した状態で、拡散炉１４の内部を加熱する。このようにすれば、加熱により半導体基板１の内部の雰囲気中に含まれた不純物を、半導体基板１の内部に導入することが可能となる。
【００４７】
なお、ここで拡散炉１４の内部の雰囲気は、圧力を１００Ｐａ以上１０ＭＰａ以下、より好ましくは５０ｋＰａ以上１ＭＰａ以下とする。また、雰囲気の加熱条件としては５００℃以上２４００℃以下に加熱することが好ましく、その中でも、１０００℃以上２２００℃以下に加熱することがさらに好ましい。また、加熱時間は１０分以上２０時間以下、より好ましくは１時間以上１０時間以下とすることができる。
【００４８】
あるいは、熱拡散法を用いて半導体基板１の内部に不純物を導入する態様として、以下のような方法を用いることもできる。図６は、本発明の実施の形態１において、不純物を含有する物体を接触させることにより半導体基板の内部に不純物を導入する方法の態様を示す概略図である。上述したように、半導体基板１の主表面の外周の近傍領域である縁部７（後述する図７参照）、特に外周部１１から０．５ｍｍ以上５ｍｍ以下の領域に対して不純物を導入することが好ましい。この場合、半導体基板１の外周部１１から０．５ｍｍの箇所に外周が、そして半導体基板１の外周部１１から５ｍｍの箇所に内周が存在するように形成した、ドーナツ状の不純物含有物体１５を準備する。図６に示すように、この不純物含有物体１５のなす円形の中心を、半導体基板１の主表面のなす円形の中心にほぼ一致するように配置する。このようにすれば、半導体基板１の主表面の、外周部１１から０．５ｍｍの箇所に不純物含有物体１５の主表面（半導体基板１の表面と対向する底面）がなす円形の外周が配置される。そして半導体基板１の主表面の、外周部１１から５ｍｍの箇所に不純物含有物体１５の主表面がなす円形の内周が重なる状態とすることができる。不純物含有物体１５としては、半導体基板１の内部に導入する不純物を含有する材料であれば任意の材料を用いることができるが、たとえば不純物含有物体１５としてＢＮ（窒化ホウ素）などを用いることができる。このようにすれば、半導体基板１の主表面上の、不純物を導入したい領域が、不純物含有物体１５の主表面のなす円環状部分と接触することになる。
【００４９】
このように不純物含有物体１５を、半導体基板１において半導体素子などを形成したい一方の主表面上に載置した状態で、不純物含有物体１５および半導体基板１を加熱する。この加熱においては、加熱温度を１００℃以上２４００℃以下、より好ましくは５００℃以上２０００℃以下となるようにすることが好ましい。また、加熱時間を１分以上６０分以下、より好ましくは１分以上１０分以下とすることができる。すると、半導体基板１の主表面上の、不純物を導入したい領域の内部には、当該領域に接触している不純物含有物体１５から、不純物含有物体１５の内部に含有されている不純物が拡散することにより導入される。
【００５０】
なお、半導体基板１の内部に導入された当該不純物は、半導体基板１の内部にて熱拡散し、当初不純物が導入された領域よりも広い範囲に拡散することがある。したがって、不純物含有物体１５の主表面をなす円環状部分は、不純物を導入したい領域よりも小さいことがより好ましい。具体的には、たとえば半導体基板１の主表面の、外周部１１から１．５ｍｍの箇所に不純物含有物体１５の主表面がなす円形の外周が、そして半導体基板１の主表面の、外周部１１から４ｍｍの箇所に不純物含有物体１５の主表面がなす円形の内周が重なるような大きさとなるように不純物含有物体１５を形成することが好ましい。
【００５１】
以上の各方法により、半導体基板１の内部に不純物が導入され、たとえば加熱により積層欠陥２を目視可能な状態にする前段階の状態とすることができる。次に、半導体基板を加熱する工程（Ｓ３０）を実施する。これは具体的には、先の不純物を導入する工程（Ｓ２０）にて不純物が導入された領域において、目視可能な積層欠陥２（図１参照）を形成するために、半導体基板１を加熱する工程である。図７は、本発明の実施の形態１において、不純物を導入した半導体基板を加熱する態様を示す概略図である。図７に示すように、半導体基板１のうち特に、外周近傍の、不純物が導入された領域である縁部７を加熱することが好ましい。したがって、半導体基板１の全体を加熱してもよいし、半導体基板１のうち上述した縁部７のみを局所的に加熱してもよい。
【００５２】
上述したように、不純物を導入しただけでは目視可能な積層欠陥２は発生し得ないため、不純物が導入された半導体基板１を加熱し、半導体基板１中の原子の移動を容易にすることで、不純物の導入により結晶構造中に発生した歪みに起因する積層欠陥２を目視可能な状態に顕在化させる。このときの半導体基板１の加熱温度は５００℃以上２４００℃以下とすることが好ましい。目視可能な積層欠陥２（具体的には複数の積層欠陥２が集合した線状構造）を形成するために十分なエネルギーを与えるためには半導体基板１を５００℃以上に加熱することが好ましい。また、半導体基板１の材料としてＳｉＣやＧａＮを用いる場合、ＳｉＣの融点は２７３０℃、結晶構造がウルツ鉱構造であるＧａＮの融点が２５００℃であるため、半導体基板１の加熱温度は２４００℃以下とすることが好ましい。なお、結晶構造がウルツ鉱構造であるＡｌＮの融点は２２００℃であるため、上述した加熱温度を５００℃以上２０００℃以下としてもよく、また当該加熱温度をより好ましくは７００℃以上１５００℃以下の温度範囲に設定する。また、加熱時間を１分以上６０分以下、より好ましくは１分以上１０分以下としてもよい。
【００５３】
以上のように、半導体基板１のうち、特に不純物が導入された領域（縁部７）を、たとえばアルゴンやヘリウムなどの不活性元素からなる雰囲気中にて加熱することにより、縁部７には図１に示すような積層欠陥２が形成される。図８は、加熱により積層欠陥が形成された状態を示す概略図である。図８に示すように、半導体基板１の縁部７（図７参照）（不純物が導入された、外周部１１（図１参照）から０．５ｍｍ以上５ｍｍ以下の領域）の主表面上には、複数個の積層欠陥が形成される。そして、これらの積層欠陥が複数個、線状構造を形成するように整列することにより、目視可能な積層欠陥２（積層欠陥による線状構造）が形成される。このような積層欠陥２が、図８に示すように複数本、ほぼ同一方向に延在するように形成される。なお、当該積層欠陥２は、たとえば＜１１−２０＞方向や＜１−１００＞方向に沿った方向に、より具体的には＜１１−２０＞方向や＜１−１００＞方向とのなす角度が０．５°以下となる方向に延在するように形成されることが好ましい。このようにすれば、当該目視可能な線状構造としての積層欠陥２を、たとえば＜１１−２０＞方向や＜１−１００＞方向などの結晶方位を示す目印として有効に利用することができる。
【００５４】
図９は、積層欠陥が形成された半導体基板に、半導体素子などを形成する工程を示すフローチャートである。図９に示すように、本発明による半導体装置の製造方法では、まず位置合わせを行なう工程（Ｓ１００）を実施する。これは具体的には、本発明の実施の形態１に係る、一方の主表面上にたとえば＜１１−２０＞方向または＜１−１００＞方向などに沿って延在することが目視で確認できる線状構造（積層欠陥２）を形成した半導体基板１を、当該積層欠陥２の延在方向を利用して所定の結晶方位の向きを正確に規定した状態に固定する、といった工程である。このとき、たとえば＜１１−２０＞方向や＜１−１００＞方向とのなす角度が０．５°以下である方向に延在することが目視で確認きる線状構造の積層欠陥２を用いることにより、半導体基板１の向きを、所定の結晶方位が特定の方向に沿った状態となるように高精度に制御できる。
【００５５】
なお、当該半導体基板１を構成する材料としては、結晶方位によって（キャリアの移動度に応じて）流すことができる電流の値が大きく変化する材料（たとえばＳｉＣなど）を用いることができる。この場合、半導体基板１の主表面に形成する半導体素子のチャネル領域などが、電流値を最大にできる結晶方位に沿った方向に配置されるように、半導体素子を形成することが好ましい。具体的には、後述する加工工程（Ｓ２００）において、たとえば半導体素子を形成するためのフォトリソグラフィ法を行なう場合に、当該フォトリソグラフィ法において用いるマスクについて、半導体基板１の結晶方位の向きを考慮してそのマスクの向きを決定することが好ましい。このようにすれば、半導体基板１の主表面上にて半導体素子などを形成する方向（角度）を、半導体基板１の結晶方位を考慮して正確に設定することができる。
【００５６】
そして、加工工程（Ｓ２００）を行なう。具体的には、先の位置合わせを行なう工程（Ｓ１００）にて半導体基板１の向きを所定の状態（所定の結晶方位が特定の方向に沿った状態）に正確に決定した上で、実際にたとえばフォトリソグラフィ技術を用いて、半導体基板１の主表面上に半導体素子などを形成する工程である。このとき、半導体基板１の主表面のうち外周近傍の領域、たとえば図７における縁部７など、半導体基板１の外周部１１から０．５ｍｍ以上５ｍｍ以下の領域においては、積層欠陥２が形成されているため、半導体基板１の主表面のうち外周部１１から５ｍｍ以上の領域、すなわち半導体基板１の主表面上において、積層欠陥２の形成されている領域より内周側の領域に、所望の半導体素子を形成することが好ましい。このようにすれば、不純物の導入によって積層欠陥が形成された領域とは別の領域（つまり積層欠陥が形成されておらず、結晶構造の乱れが相対的に少ない領域）に半導体素子を形成することができる。このため、上述した不純物の導入に影響されることなく、良好な特性の半導体素子を形成することができる。
【００５７】
また、たとえばＭＯＳＦＥＴなどの半導体素子を形成する場合であって、チャネル領域の方向（チャネル方向）が＜１１−２０＞方向に沿った方向となるように当該半導体素子を形成したい場合には、上述のように半導体基板１の方向が正確に決定されていることから、チャネル方向が＜１１−２０＞方向とのなす角度を０．５°以下となるように半導体素子を形成することができる。なお、チャネル領域などの構造の延在方向と所定の結晶方位との間の０．５°以下の誤差は、半導体素子としての高い電気的特性を保つために十分と考えられるため、上述した方法により、位置精度が高く、特性の優れた半導体素子（半導体装置）を形成することができる。
【００５８】
（実施の形態２）
図１０は、本発明の実施の形態２に係る半導体基板の製造方法を示すフローチャートである。上述した本発明の実施の形態１においては、最初にインゴットから半導体基板１としての形状を切断した上で、当該半導体基板１に不純物を導入し、加熱することにより、半導体基板１に積層欠陥２を形成する。これに対して本発明の実施の形態２のように、インゴットから半導体基板１としての形状を切断する前に当該インゴットに不純物を導入し、その後インゴットを切断して半導体基板１を得るようにしてもよい。すなわち本発明の実施の形態１と本発明の実施の形態２とは、工程の結果の形成物は同一であるが、工程の手順が異なる。
【００５９】
図１０のフローチャートに示すように、本発明の実施の形態２においては、最初にインゴットを準備する工程（Ｓ１１）を行なう。ここで準備されるインゴットは、本発明の実施の形態１の半導体基板を準備する工程（Ｓ１０）にて半導体基板１を得るため切断するインゴットと同一であり、具体的にはたとえば半導体であるＳｉＣ、ＧａＮ、ＡｌＮまたはこれらを含む素材からなるインゴットであることが好ましい。また、ここでインゴットとしては、従来周知の任意の方法により得られたインゴットを用いることができる。また、インゴットの形状は円柱形状であってもよいが、他の形状であってもよい。
【００６０】
続いて不純物を導入する工程（Ｓ２１）を実施する。これは具体的には、先のインゴットを準備する工程（Ｓ１１）にて準備したインゴットの表面の一部に、目視可能な積層欠陥を形成するための不純物を導入する工程である。
【００６１】
図１１は、イオン注入法を用いてインゴットの表面の一部に不純物を導入する態様を示す概略図である。図１２は、不純物を含有する物体を接触させる熱拡散法を用いてインゴットの表面の一部に不純物を導入する態様を示す概略図である。図１１に示すように、たとえば円柱形をなすインゴット３の表面（側面）の一部に、上述したイオン注入法を用いて不純物を導入する。すると、当該不純物は、インゴット３の曲面状の表面（側面）から、インゴット３の内部のある深さにまで分布した状態となる。
【００６２】
ここで、図１１に示すインゴット３は上下方向が長軸方向であり、ここから半導体基板１を切断する際には図の左右方向（水平方向）に沿った方向に一定の厚みずつインゴット３を切断し、図１１のインゴット３の上部に見える上面に対向する円形の主表面を有する半導体基板１を得る。したがって、インゴット３の曲面（側面）は、インゴット３を切断して形成した半導体基板１の主表面の外周端面をなす曲面に該当する。上述したように、不純物は、半導体基板１の主表面の外周から０．５ｍｍ以上５ｍｍ以下の領域に導入されることが好ましいため、インゴット３の外周の曲面から０．５ｍｍ以上５ｍｍ以下の深さに不純物が導入されることが好ましい。つまり、不純物の導入にイオン注入法を用いる場合、インゴット３の外周の曲面からイオン注入された不純物が、インゴット３の外周の曲面から０．５ｍｍ以上５ｍｍ以下の深さの領域に留まるように、注入する不純物（イオン）に与えるエネルギーを制御することが好ましい。
【００６３】
なお、イオン注入を行なう領域は、インゴット３の外周面全周であってもよいが、インゴット３の外周面の一部であってもよい。たとえば、図１１のインゴット３の平坦な上部表面と下部表面との間をつなぐように、外周面の上方から下方へ伸びる帯状の領域に不純物を導入してもよい。
【００６４】
また、図１２に示すように、たとえばインゴット３の外周の曲面に、内周面が接触するような構成である円筒形状の不純物含有物体１６を接触させて、熱拡散法によりインゴット３の外周の曲面からインゴット３の内部に不純物を導入する方法を用いてもよい。まず、インゴット３の外周の曲面が当該開口部の内周面に接触するように、不純物含有物体１６の開口部にインゴット３を挿入する。ここで不純物含有物体１６はたとえばＢＮからなる固体状の物体であり、構成元素としてインゴット３の内部に導入したい不純物を含有することが好ましい。なお、不純物含有物体１６の形状は、図１２に示す円筒形状に限らず、インゴット３の外周面に接触しうる任意の形状を用いてもよい。また、不純物含有物体１６は、インゴット３の外周面全体に接触する必要は無く、インゴット３の外周面のうち不純物を導入したい部分のみに接触するような形状としてもよい。
【００６５】
図１２に示すように、不純物含有物体１６の開口部にインゴット３を嵌合し、不純物含有物体１６の内周面とインゴット３の外周面とを接触させた状態で、不純物含有物体１６およびインゴット３を加熱する。この加熱においては、１００℃以上２４００℃以下、より好ましくは５００℃以上２０００℃以下となるようにすることが好ましい。また、加熱時間を１分以上６０分以下、より好ましくは１分以上１０分以下とすることができる。すると熱拡散により、不純物含有物体１６から、インゴット３の外周面を介して、インゴット３の内部に不純物が拡散することにより導入される。ここで、インゴット３の外周面から０．５ｍｍ以上５ｍｍ以下の深さの領域に不純物が拡散するように、不純物含有物体１６に含まれる不純物の濃度や、不純物含有物体１６の加熱温度を制御することが好ましい。あるいは、本発明の実施の形態１にて説明した、拡散炉を用いた熱拡散法によりインゴット３の内部に不純物を導入してもよい。
【００６６】
次に、図１０に示すように加熱する工程（Ｓ３１）を行なう。具体的には、上記不純物を導入する工程（Ｓ２１）にて不純物を導入したインゴット３を加熱することにより、インゴット３において目視可能な積層欠陥を形成する工程である。この加熱する工程（Ｓ３１）のプロセス条件としては、たとえばアルゴンやヘリウムなどの不活性元素からなる雰囲気中にて、加熱温度を１００℃以上２４００℃以下、より好ましくは５００℃以上２０００℃以下とすることが好ましい。また、加熱時間を１分以上６０分以下、より好ましくは１分以上１０分以下とすることができる。
【００６７】
次に、インゴットを切断する工程（Ｓ４１）を実施する。具体的には、たとえば上述したワイヤソーを用いてインゴット３を所望の厚みを有する半導体基板１となるよう切断する。以上の各工程を実施することにより、本発明の実施の形態２においても、本発明の実施の形態１と同様に、結晶方位に沿った方向に延在する線状構造の積層欠陥２を備えた半導体基板１を形成することができる。
【００６８】
なお、加熱する工程（Ｓ３１）とインゴットを切断する工程（Ｓ４１）とは順序を逆にし、インゴットを切断する工程（Ｓ４１）を行なった後で加熱する工程（Ｓ３１）を行ない、目視可能な積層欠陥２を形成してもよい。
【００６９】
本発明の実施の形態２は、以上に述べた各点についてのみ、本発明の実施の形態１と異なる。すなわち、本発明の実施の形態２について、上述しなかった構成や条件、手順や効果などは、全て本発明の実施の形態１に順ずる。
【００７０】
（実施の形態３）
図１３は、本発明の実施の形態３に係る、半導体基板の製造方法の態様を示す概略図である。上述した本発明の実施の形態１においては、図４に示すように、半導体基板１の主表面に対してイオン注入することにより、半導体基板１の内部に不純物を導入している。これに対して図１３に示すように、本発明の実施の形態３においては、半導体基板１の内部に不純物を導入する際にイオン注入法を用いているが、半導体基板１の外周部１１（外周面）からイオン注入することにより半導体基板１の内部に不純物を導入している。このように半導体基板１の外周面から不純物を導入してもよい。
【００７１】
本発明の実施の形態３における、半導体基板の製造方法の手順は、図３に示すフローチャートにて説明することができる。ただし、上述したように、不純物を導入する工程（Ｓ２０）において、半導体基板１の外周端面（外周部１１）から半導体基板１の内部に不純物を導入する。具体的には図１３に示すように、たとえばイオン注入法を用いる場合には、半導体基板１の外周面に向けて不純物をイオン注入する。なお、このとき半導体基板１を複数枚積層し、積層した半導体基板１の外周端面にイオン注入を行なうことによって、同時に複数の半導体基板１に対して不純物の導入を行なってもよい。
【００７２】
上述したように、不純物は、半導体基板１の主表面の外周から０．５ｍｍ以上５ｍｍ以下の領域に導入されることが好ましい。このため、図１３に示すイオン注入法を用いる場合には、半導体基板の外周の曲面から０．５ｍｍ以上５ｍｍ以下に不純物が導入されるように、すなわち半導体基板１の外周の曲面からイオン注入された不純物は、半導体基板１の外周の曲面から０．５ｍｍ以上５ｍｍ以下の深さの領域に留まるよう、イオン注入する不純物に与えるエネルギーを制御することが好ましい。
【００７３】
また図示しないが、本発明の実施の形態３においても、熱拡散法を用いて半導体基板１の内部に不純物を導入してもよい。たとえば図１３に示す半導体基板１の主表面の外周部１１に、内周面が接触するような構成であるドーナツ状の不純物含有物体１６（図１２参照）を用いて、熱拡散法により半導体基板１の外周部１１から半導体基板１の内部に不純物を導入する方法を用いてもよい。あるいは、本発明の実施の形態１にて説明した、拡散炉を用いた熱拡散法により半導体基板１の内部に不純物を導入してもよい。
【００７４】
本発明の実施の形態３は、以上に述べた各点についてのみ、本発明の実施の形態１と異なる。すなわち、本発明の実施の形態３について、上述しなかった構成や条件、手順や効果などは、全て本発明の実施の形態１に順ずる。
【００７５】
今回開示された各実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上述した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００７６】
本発明は、半導体基板に半導体素子などを形成する際に半導体基板の位置合わせを高精度に行なうことが可能とし、その結果、形成する半導体素子などの電気的特性を向上する技術として、特に優れている。
【図面の簡単な説明】
【００７７】
【図１】本発明の実施の形態１に係る半導体基板の構成を示す概略図である。
【図２】本発明の実施の形態１に係る半導体基板の主表面を示す概略図である。
【図３】本発明の実施の形態１に係る半導体基板の製造方法を示すフローチャートである。
【図４】本発明の実施の形態１において、半導体基板の内部に不純物を導入する工程（Ｓ２０）を行なう態様を示す概略図である。
【図５】本発明の実施の形態１において、拡散炉の中で半導体基板に不純物を拡散導入する方法の態様を示す概略図である。
【図６】本発明の実施の形態１において、不純物を含有する物体を接触させることにより半導体基板の内部に不純物を導入する方法の態様を示す概略図である。
【図７】本発明の実施の形態１において、不純物を導入した半導体基板を加熱する態様を示す概略図である。
【図８】加熱により積層欠陥が形成された状態を示す概略図である。
【図９】積層欠陥が形成された半導体基板に、半導体素子などを形成する工程を示すフローチャートである。
【図１０】本発明の実施の形態２に係る半導体基板の製造方法を示すフローチャートである。
【図１１】イオン注入法を用いてインゴットの表面の一部に不純物を導入する態様を示す概略図である。
【図１２】不純物を含有する物体を接触させる熱拡散法を用いてインゴットの表面の一部に不純物を導入する態様を示す概略図である。
【図１３】本発明の実施の形態３に係る、半導体基板の製造方法の態様を示す概略図である。
【図１４】第１オリフラと第２オリフラとを備える半導体基板を示す概略図である。
【符号の説明】
【００７８】
１  半導体基板、２  積層欠陥、３  インゴット、４  基板、５  第１オリフラ、６  第２オリフラ、７  縁部、８  傾斜面、９  （０００１）面、１０  六方晶、１１  外周部、１２，１３  法線ベクトル、１４  拡散炉、１５，１６  不純物含有物体。
【図１】
2010098253.tif 000003
【図２】
2010098253.tif 000004
【図３】
2010098253.tif 000005
【図４】
2010098253.tif 000006
【図５】
2010098253.tif 000007
【図６】
2010098253.tif 000008
【図７】
2010098253.tif 000009
【図８】
2010098253.tif 000010
【図９】
2010098253.tif 000011
【図１０】
2010098253.tif 000012
【図１１】
2010098253.tif 000013
【図１２】
2010098253.tif 000014
【図１３】
2010098253.tif 000015
【図１４】
2010098253.tif 000016