(57)【要約】 【課題】  スイッチを用いることなく、表示装置などの被制御装置に入力する信号のシーケンスを制御することができるシーケンス制御装置およびシーケンス制御方法を提供する。【解決手段】  マイコン１１は、時刻ｔ１に、電源３に電圧を出力するように指示すると、電源３は、ＴＦＴ制御ＩＣ１２のＶＣＣ端子１２１に電圧を印加する。時刻ｔ１から所定の時間が経過した時刻ｔ２１、たとえばＴＦＴ２の仕様で定められる時間が経過した時刻ｔ２１に、ＲＥＳＥＴ端子１２２に入力するリセット信号を解除する。ＴＦＴ制御ＩＣ１２は、ＲＥＳＥＴ端子１２２に入力されるリセット信号が解除されると、出力信号を生成するに必要な内部の回路の遅延時間の後、時刻ｔ４に出力端子１２３に出力信号を出力する。出力端子１２３に出力された出力信号は、ＴＦＴ２の入力端子に入力される。【選択図】      図４
2010098701.tif 000002
【特許請求の範囲】
【請求項１】
電源の電圧を印加するための電源端子、内部の回路を初期化するリセット信号を入力するためのリセット端子、および予め定める順序で入力される信号によって制御される被制御装置に指示する出力信号を出力する出力端子を備え、前記リセット端子に入力されるリセット信号が解除された後前記出力信号を生成する生成回路と、
前記電源から前記電源端子に電圧の印加が開始された時刻から予め定める時間が経過した時刻に、前記リセット端子に入力されるリセット信号を解除することによって、前記生成回路の出力端子から前記出力信号を出力させるマイクロコンピュータとを備えていることを特徴とするシーケンス制御装置。
【請求項２】
前記被制御装置は、薄膜トランジスタを用いる表示装置であることを特徴とする請求項１に記載のシーケンス制御装置。
【請求項３】
前記生成回路は、その内部の回路が集積化された集積回路であることを特徴とする請求項１または２に記載のシーケンス制御装置。
【請求項４】
前記集積回路は、複数の集積回路素子から構成され、
前記予め定める時間は、前記予め定める順序に応じて集積回路ごとに定められることを特徴とする請求項３に記載のシーケンス制御装置。
【請求項５】
電源の電圧を印加するための電源端子、内部の回路を初期化するリセット信号を入力するためのリセット端子、および予め定める順序で入力される信号によって制御される被制御装置に指示する出力信号を出力する出力端子を備え、前記リセット端子に入力されるリセット信号が解除された後前記出力信号を生成する生成回路が集積化された集積回路を用いて、前記被制御装置に入力する出力信号のシーケンスを制御するシーケンス制御方法であって、
前記電源に前記電源端子への電圧の印加を開始させる電圧印加ステップと、
電圧印加ステップで前記電源から前記電源端子への電圧の印加が開始された後、予め定める時間の経過を計時する計時ステップと、
計時ステップで予め定める時間が経過したことが計時されると、前記リセット端子に入力されるリセット信号を解除する解除ステップとを含むことを特徴とするシーケンス制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置などの被制御回路を制御するために入力される信号のシーケンスを制御するシーケンス制御装置およびシーケンス制御方法に関する。
【背景技術】
【０００２】
図１は、薄膜トランジスタ表示装置２に入力される信号の一例を示す図である。薄膜トランジスタ表示装置（以下「ＴＦＴ」という）２は、薄膜トランジスタを用いる表示装置であり、電源信号、制御信号およびＲＧＢ（Red-Green-Blue）映像信号などの信号が入力される。
【０００３】
電源信号は、ＴＦＴ駆動電源から出力される電圧の信号である。制御信号は、ＴＦＴ２を制御するための信号であり、たとえばＴＦＴ制御集積回路（以下「ＴＦＴ制御ＩＣ」という）から出力される信号である。ＲＧＢ映像信号は、映像を表示するための信号である。ＴＦＴ２を正常に動作させるためには、これらの信号は、ＴＦＴ２の仕様で定められる所定の順序で入力される必要がある。これらの信号が所定の順序で入力されないと、最悪の場合、ＴＦＴ２が破壊されてしまう可能性がある。
【０００４】
図２は、従来の技術によるシーケンス制御装置１００の構成を示す図である。図３は、シーケンス制御装置１００の動作のシーケンスを示すタイムチャートである。シーケンス制御装置１００は、ＴＦＴ２に入力する信号のシーケンスを制御する回路であり、マイクロコンピュータ（以下「マイコン」という）１１１、ＴＦＴ制御ＩＣ１２、抵抗素子１３、コンデンサ１４およびスイッチ１５を備えている。
【０００５】
ＴＦＴ駆動電源（以下「電源」という）３は、マイコン１１１の指示によって、時刻ｔ１に、電源３の電圧の出力を開始し、出力する電圧をＴＦＴ制御ＩＣ１２のＶＣＣ端子１２１に印加する。ＴＦＴ制御ＩＣ１２のＲＥＳＥＴ端子１２２は、ＴＦＴ制御ＩＣ１２を初期化するための信号であるリセット信号が入力される端子である。ＲＥＳＥＴ端子１２２に入力される信号は、電源３が電圧の出力を開始した時刻ｔ１から、電圧が０Ｖから徐々に上昇し、抵抗素子１３およびコンデンサ１４によって決まる時定数の時間が経過した時刻ｔ２に、論理的なレベルがＬＯＷレベルからＨＩＧＨレベルに変化する電圧になり、リセット信号が解除される。ＴＦＴ制御ＩＣ１２は、ＲＥＳＥＴ端子１２２に入力されるリセット信号が解除されると、時刻ｔ３に出力端子１２３から出力信号を出力する。
【０００６】
ＴＦＴ制御ＩＣ１２は、複数の出力信号を出力するが、図２には、１つの出力端子１２３および１つのスイッチ１５のみを示し、他の出力端子および他のスイッチは省略している。各スイッチは、出力信号ごとに設けられ、それぞれ、たとえばトランジスタなどを用いるスイッチ回路によって構成される。マイコン１１１は、ＴＦＴ２の仕様で定められる所定の順序で、各スイッチを導通および遮断する。たとえばスイッチ１５は、マイコン１１１によって時刻ｔ４に導通状態にされ、出力端子１２３から出力された出力信号は、ＴＦＴ２の入力端子に入力される。
【０００７】
特許文献１に記載される有機ＥＬ（Electro-Luminescence）駆動回路は、一端が各出力端子にそれぞれ接続され、他端がリセット電圧出力ラインに共通に接続されているリセットスイッチが、各出力端子に対応して設けられる。出力段電流源としての各Ｄ／Ａ（
Digital-to-Analog）変換回路は、そのときどきの表示輝度に応じた駆動電流をそれぞれ生成する。生成された駆動電流は、それぞれの出力端子を介してそれぞれ有機ＥＬパネルのピクセル回路に送出され、各ピクセル回路に内蔵されたコンデンサがそれぞれ充電される。このコンデンサの充電電圧に対応した駆動電流で各ピクセル回路の有機ＥＬ素子がそれぞれ駆動される。
【０００８】
各リセットスイッチは、プリチャージパルスがＨＩＧＨレベルとなる期間の間、それぞれに導通状態にされる。リセット電圧発生回路によってリセット電圧出力ラインに出力されるリセット電圧は、導通状態となっている各リセットスイッチを介して各出力端子に出力される。これによって、水平方向１ライン分の有機ＥＬパネルの端子ピンがリセット電圧に同時に設定され、水平方向１ライン分の各ピクセル回路のコンデンサがこの電圧で同時にリセットされる。
【０００９】
【特許文献１】特開２００６−３９５１７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、図１に示したスイッチおよび特許文献１に記載されるリセットスイッチは、部品、たとえばトランジスタなどの部品を用いて実現されるものであり、コストがかかる。さらに、図２に示した構成では、各信号は、それぞれスイッチを経由してＴＦＴ２に入力されるので、信号が時間遅れなどで劣化する可能性があり、高速な信号処理に対応することができない。
【００１１】
本発明の目的は、スイッチを用いることなく、表示装置などの被制御装置に入力する信号のシーケンスを制御することができるシーケンス制御装置およびシーケンス制御方法を提供することである。
【課題を解決するための手段】
【００１２】
本発明（１）は、電源の電圧を印加するための電源端子、内部の回路を初期化するリセット信号を入力するためのリセット端子、および予め定める順序で入力される信号によって制御される被制御装置に指示する出力信号を出力する出力端子を備え、前記リセット端子に入力されるリセット信号が解除された後前記出力信号を生成する生成回路と、
前記電源から前記電源端子に電圧の印加が開始された時刻から予め定める時間が経過した時刻に、前記リセット端子に入力されるリセット信号を解除することによって、前記生成回路の出力端子から前記出力信号を出力させるマイクロコンピュータとを備えていることを特徴とするシーケンス制御装置である。
【００１３】
また本発明（５）は、電源の電圧を印加するための電源端子、内部の回路を初期化するリセット信号を入力するためのリセット端子、および予め定める順序で入力される信号によって制御される被制御装置に指示する出力信号を出力する出力端子を備え、前記リセット端子に入力されるリセット信号が解除された後前記出力信号を生成する生成回路が集積化された集積回路を用いて、前記被制御装置に入力する出力信号のシーケンスを制御するシーケンス制御方法であって、
前記電源に前記電源端子への電圧の印加を開始させる電圧印加ステップと、
電圧印加ステップで前記電源から前記電源端子への電圧の印加が開始された後、予め定める時間の経過を計時する計時ステップと、
計時ステップで予め定める時間が経過したことが計時されると、前記リセット端子に入力されるリセット信号を解除する解除ステップとを含むことを特徴とするシーケンス制御方法である。
【発明の効果】
【００１４】
本発明（１）によれば、電源の電圧を印加するための電源端子、内部の回路を初期化するリセット信号を入力するためのリセット端子、および予め定める順序で入力される信号によって制御される被制御装置に指示する出力信号を出力する出力端子を備える生成回路によって、前記リセット端子に入力されるリセット信号が解除された後前記出力信号が生成され、マイクロコンピュータによって、前記電源から前記電源端子に電圧の印加が開始された時刻から予め定める時間が経過した時刻に、前記リセット端子に入力されるリセット信号が解除されることによって、前記生成回路の出力端子から前記出力信号が出力される。
【００１５】
すなわち、生成回路に設けられるリセット端子を用いて出力信号の出力タイミングを制御するので、スイッチを用いることなく、被制御装置、たとえば表示装置に入力する信号のシーケンスを制御することができる。スイッチを用いる必要がないので、信号が劣化することがなく、高速な信号処理に対応することができる。また、スイッチが不要であるので、コスト低減を図ることができる。
【００１６】
また本発明（５）によれば、電源の電圧を印加するための電源端子、内部の回路を初期化するリセット信号を入力するためのリセット端子、および予め定める順序で入力される信号によって制御される被制御装置に指示する出力信号を出力する出力端子を備え、前記リセット端子に入力されるリセット信号が解除された後前記出力信号を生成する生成回路が集積化された集積回路を用いて、前記被制御装置に入力する出力信号のシーケンスを制御するにあたって、電圧印加ステップでは、前記電源に前記電源端子への電圧の印加を開始させる。計時ステップでは、電圧印加ステップで前記電源から前記電源端子への電圧の印加が開始された後、予め定める時間の経過を計時する。そして、解除ステップでは、計時ステップで予め定める時間が経過したことが計時されると、前記リセット端子に入力されるリセット信号を解除する。
【００１７】
したがって、本発明に係るシーケンス制御方法を適用すれば、集積回路に設けられるリセット端子を用いて出力信号の出力タイミングを制御するので、スイッチを用いることなく、被制御装置、たとえば表示装置に入力する信号のシーケンスを制御することができる。スイッチを用いる必要がないので、信号が劣化することがなく、高速な信号処理に対応することができる。また、スイッチが不要であるので、コスト低減を図ることができる。
【発明を実施するための最良の形態】
【００１８】
図４は、本発明の実施の一形態であるシーケンス制御装置１の構成の一例を示す図である。シーケンス制御装置１は、薄膜トランジスタ表示装置（以下「ＴＦＴ」という）２に入力する入力信号のシーケンスを制御する回路であり、マイクロコンピュータ（以下「マイコン」という）１１およびＴＦＴ制御集積回路（以下「ＴＦＴ制御ＩＣ」という）１２を備えている。本発明に係るシーケンス制御方法は、シーケンス制御装置１によって実行される。被制御装置であるＴＦＴ２は、薄膜トランジスタを用いて画像を表示する表示装置である。図２に示したシーケンス制御装置１００と同じ構成要素については、同じ参照符を付している。
【００１９】
ＴＦＴ駆動電源（以下「電源」とい）３は、マイコン１１の指示によって、直流の電圧、たとえば５Ｖの電圧を出力し、出力する電圧をＴＦＴ制御ＩＣ１２のＶＣＣ端子に印加する。マイコン１１は、たとえば中央処理装置（以下「ＣＰＵ」という）、記憶装置および計時装置を含んで構成される。記憶装置は、半導体メモリなどで構成され、計時装置は、時間を計時するＲＴＣ（Real Time Clock）などによって構成される。ＣＰＵは、記憶装置に記憶する制御プログラムを実行することによって、電源３およびＴＦＴ制御ＩＣ１２を制御する。ＣＰＵは、計時装置が計時する時刻を参照することによって、時間の経過を判断する。
【００２０】
生成回路であるＴＦＴ制御ＩＣ１２は、ＶＣＣ端子１２１、ＲＥＳＥＴ端子１２２および出力端子１２３ａ〜１２３ｘを備えており、内部の回路が集積化されている集積回路である。ＴＦＴ制御ＩＣ１２は、ＴＦＴ２を制御するための複数の出力信号を生成して出力する。電源端子であるＶＣＣ端子１２１は、電源３に接続される。リセット端子であるＲＥＳＥＴ端子１２２は、ＴＦＴ制御ＩＣ１２を初期化するための信号であるリセット信号が入力される入力端子であり、マイコン１１に接続される。複数の出力端子１２３ａ〜１２３ｘは、生成された複数の出力信号をそれぞれ出力するための端子であり、ＴＦＴ２のそれぞれの入力端子に接続される。以下、複数の出力端子１２３ａ〜１２３ｘを総称して出力端子１２３という。
【００２１】
ＴＦＴ制御ＩＣ１２は、ＶＣＣ端子１２１に所定の電圧、たとえば５Ｖが印加され、ＲＥＳＥＴ端子１２２に入力されるリセット信号が解除されると、リセット信号が解除された直後から、ＴＦＴ２を制御するための複数の出力信号を生成して、出力端子１２３から出力する。
【００２２】
図５は、シーケンス制御装置１の動作のシーケンスを示すタイムチャートである。マイコン１１は、時刻ｔ１に、電源３に電圧を出力するように指示すると、電源３は、ＴＦＴ制御ＩＣ１２のＶＣＣ端子１２１に電圧を印加する。マイコン１１は、時刻ｔ１から所定の時間が経過した時刻ｔ２１に、ＲＥＳＥＴ端子１２２に入力するリセット信号を解除する。ＴＦＴ制御ＩＣ１２は、ＲＥＳＥＴ端子１２２に入力されるリセット信号が解除されると、出力信号を生成するために必要な内部の回路による遅延時間の後、時刻ｔ４に出力端子１２３に出力信号を出力する。出力端子１２３から出力される出力信号は、ＴＦＴ２の入力端子に入力される。予め定める時間である所定の時間は、ＴＦＴ２の仕様で定められる時間であり、たとえばＴＦＴ２に電源の電圧が印加されてから操作可能になるまでの時間である。
【００２３】
図６は、マイコン１１によって実行されるシーケンス制御処理のフローチャートである。ＴＦＴ２の駆動を開始する前の状態では、マイコン１１は、電源３に電源３の電圧を出力させておらず、かつＴＦＴ制御ＩＣ１２のＲＥＳＥＴ端子１２２にリセット信号を出力しており、ＴＦＴ制御ＩＣ１２には電力は供給されていない。たとえばシーケンス制御装置１に含まれる図示しない操作部によって、ＴＦＴ２への画像の表示指示を受けると、マイコン１１は、ステップＡ１に移り、シーケンス制御処理を開始する。
【００２４】
電圧印加ステップであるステップＡ１では、電源３の電圧をＶＣＣ端子１２１に印加するように電源３に指示すると、電源３は、電圧の出力を開始し、ＶＣＣ端子に電源３の電圧を印加する。計時ステップであるステップＡ２では、前記所定の時間が経過したか否かを判定する。所定の時間が経過していないと、ステップＡ２に戻り、所定の時間が経過すると、ステップＡ３に進む。解除ステップであるステップＡ３では、ＲＥＳＥＴ端子１２２に入力するリセット信号を解除して、シーケンス制御処理を終了する。ＴＦＴ制御ＩＣ１２は、ＲＥＳＥＴ端子１２２に入力されるリセット信号が解除されると、出力信号を生成するに必要な内部の回路の遅延時間の後、時刻ｔ４に出力端子１２３に出力信号を出力する。出力端子１２３から出力される出力信号は、ＴＦＴ２の入力端子に入力される。
【００２５】
図４に示したシーケンス制御装置１は、ＴＦＴ２を制御するための信号を生成する回路として、ＴＦＴ制御ＩＣ１２のみを用いたが、ＴＦＴ制御ＩＣ１２以外の他のＩＣを用いる必要がある場合は、マイコン１１は、予め定める順序、たとえばＴＦＴ２の仕様で定められる所定の順序で、各ＩＣに指示するリセット信号を解除するタイミングを変えて、各ＩＣから出力される信号のシーケンスを制御する。ＴＦＴ制御ＩＣ１２および他のＩＣは、集積回路素子である。
【００２６】
このように、電源の電圧を印加するためのＶＣＣ端子１２１、内部の回路を初期化するリセット信号を入力するためのＲＥＳＥＴ端子１２２、および予め定める順序で入力される信号によって制御される被制御装置、たとえばＴＦＴ２に指示する出力信号を出力する出力端子１２３を備えるＴＦＴ制御ＩＣ１２によって、ＲＥＳＥＴ端子１２２に入力されるリセット信号が解除された後前記出力信号が生成され、マイクロコンピュータによって、電源３からＶＣＣ端子１２１に電圧の印加が開始された時刻から予め定める時間が経過した時刻に、ＲＥＳＥＴ端子１２２に入力されるリセット信号が解除されることによって、ＴＦＴ制御ＩＣ１２の出力端子１２３から前記出力信号が出力される。
【００２７】
すなわち、ＴＦＴ制御ＩＣ１２に設けられるＲＥＳＥＴ端子１２２を用いて出力信号の出力タイミングを制御するので、スイッチを用いることなく、被制御装置、たとえばＴＦＴ２に入力する信号のシーケンスを制御することができる。スイッチを用いる必要がないので、信号が劣化することがなく、高速な信号処理に対応することができる。また、スイッチが不要であるので、コスト低減を図ることができる。
【００２８】
さらに、前記被制御装置は、ＴＦＴ２であるので、スイッチを用いることなく、ＴＦＴ２に入力する信号のシーケンスを制御することができる。
【００２９】
さらに、ＴＦＴ制御ＩＣ１２は、その内部の回路が集積化された集積回路であるので、リセット端子を有する集積回路であれば、スイッチを用いることなく、ＴＦＴ２に入力する信号のシーケンスを制御することができる。
【００３０】
さらに、前記集積回路は、複数の集積回路素子から構成され、前記予め定める時間は、前記予め定める順序に応じて集積回路ごとに定められるので、複数の集積回路を用いて制御しなければならない場合にも、スイッチを用いることなく、ＴＦＴ２に入力する信号のシーケンスを制御することができる。
【００３１】
さらに、図６に示したフローチャートにおいて、電源の電圧を印加するためのＶＣＣ端子１２１、内部の回路を初期化するリセット信号を入力するためのＲＥＳＥＴ端子１２２、および予め定める順序で入力される信号によって制御される被制御装置、たとえばＴＦＴ２に指示する出力信号を出力する出力端子１２３を備え、ＲＥＳＥＴ端子１２２に入力されるリセット信号が解除された後前記出力信号を生成するＴＦＴ制御ＩＣ１２が集積化された集積回路を用いて、前記被制御装置に入力する出力信号のシーケンスを制御するにあたって、ステップＡ１では、電源３にＶＣＣ端子１２１への電圧の印加を開始させる。ステップＡ２では、ステップＡ１で電源３からＶＣＣ端子１２１への電圧の印加が開始された後、予め定める時間の経過を計時する。そして、ステップＡ３では、ステップＡ２で予め定める時間が経過したことが計時されると、ＲＥＳＥＴ端子１２２に入力されるリセット信号を解除する。
【００３２】
したがって、本発明に係るシーケンス制御方法を適用すれば、ＴＦＴ制御ＩＣ１２に設けられるＲＥＳＥＴ端子１２２を用いて出力信号の出力タイミングを制御するので、スイッチを用いることなく、被制御装置、たとえばＴＦＴ２に入力する信号のシーケンスを制御することができる。
【図面の簡単な説明】
【００３３】
【図１】薄膜トランジスタ表示装置２に入力される信号の一例を示す図である。
【図２】従来の技術によるシーケンス制御装置１００の構成を示す図である。
【図３】シーケンス制御装置１００の動作のシーケンスを示すタイムチャートである。
【図４】本発明の実施の一形態であるシーケンス制御装置１の構成の一例を示す図である。
【図５】シーケンス制御装置１の動作のシーケンスを示すタイムチャートである。
【図６】マイコン１１によって実行されるシーケンス制御処理のフローチャートである。
【符号の説明】
【００３４】
１，１００  シーケンス制御装置
２  ＴＦＴ
３  電源
１１，１１１  マイコン
１２  ＴＦＴ制御ＩＣ
１３  抵抗素子
１４  コンデンサ
１５  スイッチ
１２１  ＶＣＣ端子
１２２  ＲＥＳＥＴ端子
１２３  出力端子
【図１】
2010098701.tif 000003
【図２】
2010098701.tif 000004
【図３】
2010098701.tif 000005
【図４】
2010098701.tif 000006
【図５】
2010098701.tif 000007
【図６】
2010098701.tif 000008