(57)【要約】【課題】半導体基板側から熱酸化膜、ＣＶＤ酸化膜の２層を積層したゲート絶縁膜を有する半導体装置において、アニール処理時にＣＶＤ酸化膜の内部応力が圧縮応力に変化することによる半導体基板等の歪みを低減する。【解決手段】熱酸化膜とＣＶＤ酸化膜との間に、リンガラス膜を形成する。リンガラスは、シリコン酸化膜中にリン（Ｐ）を導入して軟化温度（ガラス転移温度）を低くした酸化膜であり、８５０〜９００℃でリフローと呼ばれる流動現象が生じる。９００℃以上で行われるＣＶＤ酸化膜のアニール処理時には、リンガラス膜がリフロー流動状態となり、熱酸化膜とＣＶＤ酸化膜と間で緩衝材として機能する。これによってアニール処理時にＣＶＤ酸化膜の内部応力が圧縮応力に変化することが抑制され、ゲート絶縁膜や半導体基板の歪みが低減される。【選択図】  図１
2010161241.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に設けられたトレンチと、前記トレンチの内表面に設けられた絶縁膜とを備えたトレンチゲート型の半導体装置であって、
前記絶縁膜は、前記半導体基板側から、熱酸化膜、リンガラス膜、ＣＶＤ酸化膜の順に形成された多層膜を有していることを特徴とする半導体装置。
【請求項２】
半導体基板に設けられたトレンチと、前記トレンチの内表面に設けられた絶縁膜とを備えたトレンチゲート型の半導体装置の製造方法であって、
半導体基板に形成されたトレンチの内表面に熱酸化膜を形成する第１工程と、
第１工程後に、トレンチの内表面にリンガラス膜を形成する第２工程と、
第２工程後に、トレンチの内表面にＣＶＤ酸化膜を形成する第３工程と、
第３工程後に、アニール処理を行う第４工程とを含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トレンチゲート型の半導体装置、およびその製造方法に関する。
【背景技術】
【０００２】
特許文献１には、図８に示す縦型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を備えた半導体装置９００が開示されている。半導体装置９００では、半導体基板の上面側にゲート電極９０１およびソース電極９０２が形成されている。半導体基板の下面側にはドレイン電極９０３が形成されている。ドレイン電極９０３側から、Ｎ＋ドレイン領域９０４、Ｎ−ドリフト領域９０５、Ｐボディ領域９０６が設けられている。半導体基板の上面側にはゲートトレンチ９１２が設けられている。ゲートトレンチ９１２は、Ｐボディ領域９０６を貫通してＮ−ドリフト領域９０５まで伸びている。隣り合うゲートトレンチ９１２の間の半導体基板上面側には、２つのＮ＋ソース領域９０８が設けられている。Ｎ＋ソース領域９０８は、ゲートトレンチ９１２に接触している。ソース電極９０２は、半導体基板の上面で２つのＮ＋ソース領域９０８と接している。
【０００３】
ゲートトレンチ９１２の内表面にはゲート絶縁膜９１３が形成され、その内側にゲート電極９０１が配置されている。ゲート電極９０１の上面には、層間絶縁膜９１７が設けられている。ゲート絶縁膜９１３は２層の酸化膜によって構成されており、半導体基板側に熱酸化膜９２１、ゲート電極９０１側にＣＶＤ酸化膜９２２が形成されている。尚、熱酸化膜９２１およびＣＶＤ酸化膜９２２はいずれもシリコン酸化膜（ＳｉＯ２）である。このような２層の膜からなるゲート絶縁膜９１３は、トレンチゲート９１２の内表面を含む半導体基板の表面を酸化雰囲気で熱処理して熱酸化膜９２１を形成した後、熱酸化膜９２１の表面にシリコンＣＶＤ絶縁膜９２２を形成し、９００℃程度以上の温度でアニール処理を行うことによって形成される。ゲート絶縁膜として熱酸化膜とＣＶＤ酸化膜とを積層した２層の膜を用いることで、電気的、機械的特性が安定し、チャージアップされる電荷の蓄積が少ないゲート絶縁膜を得られるとしている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平７−２４９７７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１のように熱酸化膜上にＣＶＤ酸化膜を形成する場合、ＣＶＤ酸化膜の成膜直後は、熱酸化膜と比較してＣＶＤ酸化膜の膜質が疎であるために、熱酸化膜の圧縮応力がＣＶＤ酸化膜によって分散される。これによって、ＣＶＤ酸化膜の内部応力は引張応力となっている。その後、ＣＶＤ酸化膜のアニール処理を行うと、ＣＶＤ酸化膜の膜質が緻密化することによって、ＣＶＤ酸化膜の内部応力が圧縮応力となる。ＣＶＤ酸化膜、熱酸化膜ともに内部応力が圧縮応力となり、これら圧縮応力が半導体基板に作用する。これによって、半導体基板等に歪みが発生し易くなり、ゲート酸化膜の耐圧や長期信頼性を低下させる原因となり得る。
【課題を解決するための手段】
【０００６】
そこで、本発明は、半導体基板に設けられたトレンチと、トレンチの内表面に設けられた絶縁膜とを備えたトレンチゲート型の半導体装置であって、絶縁膜が、半導体基板側から、熱酸化膜、リンガラス膜、ＣＶＤ酸化膜の順に形成された多層膜を有する半導体装置を提供する。
【０００７】
本発明の半導体装置では、熱酸化膜とＣＶＤ酸化膜との間に、リンガラス膜が形成されている。リンガラス膜は、シリコン酸化膜中にリン（Ｐ）を導入して軟化温度（ガラス転移温度）を低くした酸化膜であり、８５０〜９００℃でリフローと呼ばれる流動現象が生じる。すなわち、９００℃以上で行われるＣＶＤ酸化膜のアニール処理時には、リンガラス膜がリフロー流動状態となり、熱酸化膜とＣＶＤ酸化膜との間で緩衝材として機能する。これによってアニール処理時にＣＶＤ酸化膜の内部応力が圧縮応力に変化することが抑制され、ゲート絶縁膜や半導体基板の歪みが低減される。
【０００８】
本発明においては、リンガラス膜には、主骨格がＳｉＯ２によって構成されているシリカガラスにリン（Ｐ）が導入されたリン添加ガラス（Phosho Silicate Glass：ＰＳＧ）膜や、主骨格がＰ２Ｏ５によって構成されたガラス膜が含まれる。また、リンガラス膜は、さらにホウ素（Ｂ）等の不純物を含んでいてもよい。
【０００９】
また、本発明の半導体装置の製造方法は、半導体基板に設けられたトレンチと、トレンチの内表面に設けられた絶縁膜とを備えた半導体装置の製造方法であって、半導体基板に形成されたトレンチの内表面に熱酸化膜を形成する第１工程と、第１工程後にトレンチの内表面にリンガラス膜を形成する第２工程と、第２工程後にトレンチの内表面にＣＶＤ酸化膜を形成する第３工程と、第３工程後にアニール処理を行う第４工程とを含んでいる。これによって、本発明に係る半導体装置を製造することができる。
【発明の効果】
【００１０】
本発明によれば、熱酸化膜とＣＶＤ酸化膜とを含む膜をゲート絶縁膜として用いた半導体装置において、アニール処理時にＣＶＤ酸化膜の内部応力が圧縮応力に変化することが抑制され、ゲート絶縁膜や半導体基板の歪みが低減される。
【図面の簡単な説明】
【００１１】
【図１】実施形態の半導体装置を示す図である。
【図２】実施形態の半導体装置の製造方法を説明する図である。
【図３】実施形態の半導体装置の製造方法を説明する図である。
【図４】実施形態の半導体装置の製造方法を説明する図である。
【図５】実施形態の半導体装置の製造方法を説明する図である。
【図６】図６（ａ）および図６（ｂ）は、実施形態の半導体装置のゲート絶縁膜の内部応力を説明する図である。
【図７】図７（ａ）および図７（ｂ）は、従来例の半導体装置のゲート絶縁膜の内部応力を説明する図である。
【図８】従来例の半導体装置を示す図である。
【発明を実施するための形態】
【００１２】
以下、本発明の一実施形態に係る半導体装置について、図面を参照しながら説明する。本実施形態に係る半導体装置１０は、図１に示すトレンチゲート構造を有するパワーＭＯＳＦＥＴである。半導体装置１０は、半導体基板１２の下面から順に積層されたＮ＋型のドレイン領域２０、Ｎ−型のドリフト領域１８、Ｐ型のボディ領域１６を有している。半導体基板１２には、その上面から、ボディ領域１６を貫通してドリフト領域１８に達するトレンチ３０が形成されている。トレンチ３０の内壁面には、ゲート絶縁膜２４が形成されており、トレンチ３０の内部には、ポリシリコン等からなるゲート電極２６が充填されている。ボディ領域１６の上面にはＮ＋型のソース領域１４がトレンチ３０のゲート絶縁膜２４に接するように設けられている。
【００１３】
ゲート絶縁膜２４は、半導体基板１２側から順に、シリコン酸化物からなる熱酸化膜２４１、リンガラス膜２４２、シリコン酸化物からなるＣＶＤ酸化膜２４３が積層された３層の膜を備えている。リンガラス膜２４２は、軟化温度が８５０℃よりも低く、８５０℃程度以上でリフロー流動性を有する。リンガラス膜２４２としては、例えば、主骨格がＳｉＯ２によって構成されているシリカガラスにリン（Ｐ）が導入されたリン添加ガラス（ＰＳＧ）膜を用いることができる。リン添加ガラスとしては、主骨格であるＳｉＯ２の２．３×１０２２個／ｃｍ３のＳｉ原子のうち、１×１０１６個／ｃｍ３以上がリン原子に置換されているものを好適に用いることができる。また、主骨格がＰ２Ｏ５によって構成されたガラス膜を用いることができる。また、リンガラス膜は、さらにホウ素（Ｂ）等の不純物を含んでいてもよい。
【００１４】
本実施形態の半導体装置１０では、熱酸化膜２４１とＣＶＤ酸化膜２４３との間に、リンガラス膜２４２が設けられている。このような構成とすることによって、後述するように、９００℃以上で行われるＣＶＤ酸化膜アニール工程においては、リンガラス膜がリフロー流動状態となり、熱酸化膜とＣＶＤ酸化膜との間で緩衝材として機能する。これによって、アニール処理時にＣＶＤ酸化膜の内部応力が圧縮応力に変化することが抑制され、ゲート絶縁膜や半導体基板の歪みが低減される。
【００１５】
尚、リンガラス膜２４２の絶縁耐圧は、約１ＭＶ／ｃｍであり、熱酸化膜２４１の絶縁耐圧（１０ＭＶ／ｃｍ程度）やＣＶＤ酸化膜２４３の絶縁耐圧（９ＭＶ／ｃｍ程度）と比較して低い。このため、ゲート絶縁膜２４の膜厚に占めるリンガラス膜２４２の膜厚の割合が大き過ぎると、ゲート絶縁膜２４の耐圧確保が困難となり得る。本実施形態のように、ゲート絶縁膜２４の厚さが５０〜１００ｎｍ程度であるパワー半導体装置の場合には、緩衝材として機能できる程度の厚さのリンガラス膜２４２が形成されていてもゲート絶縁膜２４の耐圧を十分に確保できる。例えば、ゲート絶縁膜２４の膜厚が１００ｎｍ程度の場合には、リンガラス膜２４２の膜厚が３〜１０ｎｍ程度であれば、緩衝材として機能しつつゲート絶縁膜２４の耐圧を確保できる。
【００１６】
次に、本実施形態の半導体装置の製造方法について説明する。本実施形態の半導体装置の製造方法は、トレンチの内表面に多層構造を有するゲート絶縁膜を形成する工程に特徴があるため、その他の工程については詳細な説明を省略する。その他の工程には一般的な半導体装置の製造方法を利用することができる。
【００１７】
まず、半導体装置１０のドリフト領域１８と同程度のＮ型不純物濃度を有する半導体基板５２の上面側に、ボディ領域１６を形成した後、図２に示すように、ＣＶＤ法によって半導体基板５２の上面にシリコン酸化物からなるマスク層５０を形成する。マスク層５０は、トレンチ３０に対応する範囲に開口を設けた形状に形成する。その後、上面側から反応性イオンエッチング（ＲＩＥ）法によって半導体基板５２をエッチングし、これによって、図２に示すように、トレンチ３０を形成する。本実施形態では、深さが約２．０μｍ、幅が約０．５μｍのトレンチ３０を形成する。また、トレンチ３０は、その壁面の傾斜角度（図２の角度θ１）が８６．５°〜８９．０°となるテーパ形状に形成する。マスク層５０を除去した後、次の熱酸化膜形成工程を行う。
【００１８】
（熱酸化膜形成工程）
トレンチ３０を形成した後に、熱酸化膜形成工程を行い、図３に示すようにトレンチ３０の内面に熱酸化膜２４１を形成する。熱酸化膜形成工程では、ガス種としてＯ２を用い、８００℃〜１１００℃で熱処理を行う。なお、ガス種として、Ｈ２ＯやＮ２希釈Ｈ２Ｏ等を用いることもできる。熱酸化膜形成工程では、約１０ｎｍの厚さの熱酸化膜２４１を形成する。本実施形態においては、上記の熱酸化膜形成工程が、請求項２に記載する第１工程に相当する。
【００１９】
（リンガラス膜形成工程）
次に、リンガラス膜形成工程を行い、図４に示すように、熱酸化膜２４１の表面にリンガラス膜２４２を形成する。リンガラス膜形成工程では、ガス種としてＰＯＣｌ３／Ｏ２を用い、９００℃程度で処理して、Ｐ２Ｏ５を主成分とする堆積層としてリンガラス膜２４２を形成する。リンガラス膜２４２は、軟化温度が８５０℃よりも低く、８５０℃以上でリフロー流動性を有する。尚、ガス種としてＰＯＣｌ３／Ｏ２に代えてＰＨ３を用い、同様に９００℃程度で処理すると、熱酸化膜２４１にリンがドープされ、リン添加ガラス膜としてリンガラス膜２４２を形成することができる。本実施形態のリンガラス膜形成工程では、ガス種としてＰＯＣｌ３／Ｏ２を用い、４〜５ｎｍの厚さのリンガラス膜２４２を形成する。本実施形態においては、上記のリンガラス膜形成工程が、請求項２に記載する第２工程に相当する。
【００２０】
（ＣＶＤ酸化膜形成工程）
次に、ＣＶＤ酸化膜形成工程を行い、図５に示すように、リンガラス膜２４２の表面にＣＶＤ酸化膜２４３を形成する。ＣＶＤ酸化膜形成工程では、ガス種としてＴＥＯＳ／Ｏ２を用い、６９０℃程度の温度で減圧ＣＶＤを実施する。ＣＶＤ酸化膜形成工程では、約７０ｎｍの厚さのＣＶＤ酸化膜２４３を形成する。本実施形態においては、上記のＣＶＤ酸化膜形成工程が、請求項２に記載する第３工程に相当する。
【００２１】
（ＣＶＤ酸化膜アニール工程）
次に、酸化アニール処理によってＣＶＤ酸化膜２４３を緻密化する。酸化アニール処理は、ガス種としてＨ２Ｏを用い、９００℃の温度で５分間実施する。酸化アニール処理では、ＣＶＤ酸化膜２４３に含まれるカーボン等の不純物が除去され、膜が緻密化するため、ＣＶＤ酸化膜２４３の絶縁耐圧が向上する。尚、このＣＶＤ酸化膜アニール工程において、熱酸化膜２４１の膜厚が１０ｎｍ程度から２０ｎｍ程度まで増える。本実施形態においては、上記のＣＶＤ酸化膜アニール工程が、請求項２に記載する第４工程に相当する。
【００２２】
さらに、ポリシリコン等によってゲートトレンチの内部にゲート電極を形成し、イオン注入および熱拡散処理を行うことによって ソース領域１４およびドレイン領域２０を形成する。これによって、図１に示すような、半導体装置１０が作製される。
【００２３】
上記のＣＶＤ酸化膜アニール工程の前後で、ＣＶＤ酸化膜２４３の膜質が緻密化することによって内部応力の変化が生じる。図６（ａ）（ｂ）および図７（ａ）（ｂ）は、熱酸化膜とＣＶＤ酸化膜とを含むゲート絶縁膜の内部応力について説明する図である。図６（ａ）（ｂ）は、本実施形態に係るゲート絶縁膜２４を示しており、半導体基板５２側から順に、熱酸化膜２４１、リンガラス膜２４２、ＣＶＤ酸化膜２４３が積層された３層の膜を備えている。図７（ａ）（ｂ）は、従来のゲート絶縁膜９４を示しており、半導体基板９２側から順に、熱酸化膜９４１、ＣＶＤ酸化膜９４３が積層された２層の膜を備えている。図６（ａ）および図７（ａ）はＣＶＤ酸化膜アニール工程の前（ＣＶＤ酸化膜形成工程の後）の状態を示しており、図６（ｂ）および図７（ｂ）はＣＶＤ酸化膜アニール工程の後の状態を示している。尚、本明細書および図面では、引張応力は負の数値で示し、圧縮応力は正の数値で示している。
【００２４】
図７（ａ）に示す従来のゲート絶縁膜９４では、ＣＶＤ酸化膜アニール工程の前（ＣＶＤ酸化膜形成工程の後）では、熱酸化膜９４１の内部応力は＋０．２ＧＰａ〜＋０．３ＧＰａ程度の圧縮応力となっており、これによりＣＶＤ酸化膜９４３の内部応力は−０．２ＧＰａ〜−０．３ＧＰａ程度の引張応力となっている。図７（ａ）に示す状態では、ＣＶＤ酸化膜９４３によって熱酸化膜９４１の内部応力が分散されるため、半導体基板９２に歪みが生じ難くなっている。上記のＣＶＤ酸化膜アニール工程と同様の処理を行うと、ＣＶＤ酸化膜９４３の膜質が緻密化することによって、図７（ｂ）に示すように、ＣＶＤ酸化膜９４３の内部応力が反転し、熱酸化膜９４１と同様に＋０．２ＧＰａ〜＋０．３ＧＰａ程度の圧縮応力となってしまう。図７（ｂ）に示すように、ＣＶＤ酸化膜９４３の内部応力と熱酸化膜９４１の内部応力が共に圧縮応力となってしまうため、これらの圧縮応力により半導体基板９２の歪みが発生する。
【００２５】
一方、図６（ａ）に示す本実施形態のゲート絶縁膜２４では、図７（ａ）と同様に、ＣＶＤ酸化膜２４３の内部応力は、ＣＶＤ酸化膜アニール工程の前（ＣＶＤ酸化膜形成工程の後）には、−０．２ＧＰａ〜−０．３ＧＰａ程度の引張応力となっており、熱酸化膜２４１の内部応力は、＋０．２ＧＰａ〜＋０．３ＧＰａ程度の圧縮応力となっている。上記のＣＶＤ酸化膜アニール工程を行うと、ＣＶＤ酸化膜２４３の膜質は、ＣＶＤ酸化膜９４３と同様に緻密化する。リンガラス膜２４２は８５０℃以上でリフロー流動性を有するため、９００℃以上の温度で熱処理を行うＣＶＤ酸化膜アニール工程では、リンガラス膜２４２がリフロー流動性を発揮した状態となっている。リンガラス膜２４２がリフロー流動性を有する状態でＣＶＤ酸化膜２４３が緻密化されるため、図６（ｂ）に示すように、ＣＶＤ酸化膜アニール工程後のＣＶＤ酸化膜２４３の内部応力をほぼゼロにすることができる。これによって、半導体基板５２に作用する応力を小さくすることができるため、半導体基板９２に発生する歪みを小さくすることができる。
【００２６】
上記のとおり、本実施形態の半導体装置では、熱酸化膜とＣＶＤ酸化膜との間に、リンガラス膜が設けられている。これによって、８５０〜９００℃以上で行われるＣＶＤ酸化膜のアニール処理時には、リンガラス膜がリフロー流動状態となり、熱酸化膜とＣＶＤ酸化膜との間で緩衝材として機能する。これによってアニール処理時にＣＶＤ酸化膜の内部応力が圧縮応力に変化することが抑制され、ゲート絶縁膜や半導体基板の歪みが低減される。
【００２７】
なお、上記の実施形態では、半導体装置としてＭＯＳＦＥＴを例として説明したが、本発明は、トレンチ内にシリコン酸化物が充填されている種々の半導体装置の製造に適用することができる。また、上述した実施形態では、トレンチ内にトレンチゲート電極が形成される例について説明したが、本発明は、トレンチ内にシリコン酸化物が充填されている種々の構造（例えば、トレンチ素子分離構造等）に適用することができる。
【００２８】
以上、本発明の実施形態について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。例えば、各半導体領域については、Ｐ型とＮ型を入れ替えてもよい。
【００２９】
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００３０】
１０   半導体装置
１２、５２、９２  半導体基板
１４   ソース領域
１６   ボディ領域
１８   ドリフト領域
２０   ドレイン領域
２４、９４  ゲート絶縁膜
２６   ゲート電極
３０   トレンチ
５０   マスク層
２４１、９２１、９４１      熱酸化膜
２４２ リンガラス膜
２４３、９２２、９４３      ＣＶＤ酸化膜
【図１】
2010161241.tif 000003
【図２】
2010161241.tif 000004
【図３】
2010161241.tif 000005
【図４】
2010161241.tif 000006
【図５】
2010161241.tif 000007
【図６】
2010161241.tif 000008
【図７】
2010161241.tif 000009
【図８】
2010161241.tif 000010