(57)【要約】【課題】ショットキー接触を発生させることなく、炭素の析出を抑制することにより配線の密着性を向上したオーミック電極を有する炭化珪素半導体装置およびその製造方法を提供する。【解決手段】ＳｉＣ半導体装置においてオーミック電極を形成する際に、ＳｉＣ層１１の一方の主表面上には、１種の第１の金属元素からなる、第１の金属層１２を形成する。また、第１の金属層の、ＳｉＣ層１１と対向する表面とは反対側の表面上（図１における上側）に、ＳｉからなるＳｉ層１３を形成する。このようにして形成した積層構造１０Ａに対して熱処理を行なう。以上により、電極の表面層への炭素原子の析出や、ＳｉとＳｉＣとによるショットキー接触の形成が抑制された、配線との良好な密着性を示すオーミック電極を有する炭化珪素半導体装置を得ることができる。【選択図】図１
2010103229.tif 000002
【特許請求の範囲】
【請求項１】
オーミック電極を有する炭化珪素半導体装置の製造方法であり、
炭化珪素からなるＳｉＣ層を形成する工程と、
前記ＳｉＣ層の一方の主表面上に、１種の第１の金属元素からなり、炭素原子を含まない第１の金属層を形成する工程と、
前記第１の金属層の、前記ＳｉＣ層と対向する表面とは反対側の表面上に、Ｓｉからなり、炭素原子を含まないＳｉ層を形成する工程と、
オーミック電極を形成するために、前記ＳｉＣ層と前記第１の金属層と前記Ｓｉ層とを熱処理する工程とを備える、炭化珪素半導体装置の製造方法。
【請求項２】
前記熱処理する工程に先立って、前記Ｓｉ層の、前記第１の金属層と対向する表面とは反対側の表面上に、１種の第２の金属元素からなり、炭素原子を含まない第２の金属層を形成する工程をさらに備える、請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項３】
オーミック電極を有する炭化珪素半導体装置の製造方法であり、
炭化珪素からなるＳｉＣ層を形成する工程と、
前記ＳｉＣ層の一方の主表面上に、１種の第１の金属元素からなり、炭素原子を含まない第１の金属層を形成する工程と、
前記第１の金属層の、前記ＳｉＣ層と対向する表面とは反対側の表面上に、Ｓｉおよび前記１種の第１の金属元素からなり、炭素原子を含まないＳｉ金属層を形成する工程と、
オーミック電極を形成するために、前記ＳｉＣ層と前記第１の金属層と前記Ｓｉ金属層とを熱処理する工程とを備える、炭化珪素半導体装置の製造方法。
【請求項４】
前記熱処理する工程に先立って、前記Ｓｉ金属層の、前記第１の金属層と対向する表面とは反対側の表面上に、１種の第２の金属元素からなり、炭素原子を含まない第２の金属層を形成する工程をさらに備える、請求項３に記載の炭化珪素半導体装置の製造方法。
【請求項５】
前記第２の金属元素は、チタン、アルミニウム、およびクロムからなる群から選択される１種の元素である、請求項２または４に記載の炭化珪素半導体装置の製造方法。
【請求項６】
前記熱処理する工程において、前記ＳｉＣ層の一方の主表面上に、前記１種の第１の金属元素とＳｉとの合金からなり、炭素原子を含む炭素含有シリサイド層を形成する、請求項１〜５のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項７】
前記第１の金属元素は、ニッケル、チタン、アルミニウム、白金、タングステン、およびパラジウムからなる群から選択される１種の元素である、請求項１〜６のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項８】
炭化珪素からなるＳｉＣ層と、
前記ＳｉＣ層の一方の主表面上に配置され、１種の第１の金属元素とＳｉとの合金からなり、前記ＳｉＣ層と対向する表面とは反対側の表面層に炭素原子を含まないシリサイド層とを備えており、
前記ＳｉＣ層と前記シリサイド層とは、オーミック接触している、炭化珪素半導体装置。
【請求項９】
炭化珪素からなるＳｉＣ層と、
前記ＳｉＣ層の一方の主表面上に配置され、１種の第１の金属元素とＳｉとの合金からなり、炭素原子を含む炭素含有シリサイド層と、
前記炭素含有シリサイド層の、前記ＳｉＣ層と対向する表面とは反対側の主表面上に配置され、前記１種の第１の金属元素とＳｉとの合金からなり、前記炭素含有シリサイド層と対向する表面とは反対側の表面層に炭素原子を含まないシリサイド層とを備えており、
前記ＳｉＣ層と前記炭素含有シリサイド層とは、オーミック接触している、炭化珪素半導体装置。
【請求項１０】
前記シリサイド層の表面層上に形成され、１種の第２の金属元素とＳｉとの合金からなり、前記シリサイド層と対向する表面とは反対側の表面層に炭素原子を含まない上部シリサイド層をさらに備える、請求項８または９に記載の炭化珪素半導体装置。
【請求項１１】
前記第２の金属元素は、チタン、アルミニウム、およびクロムからなる群から選択される１種の元素である、請求項１０に記載の炭化珪素半導体装置。
【請求項１２】
前記第１の金属元素は、ニッケル、チタン、アルミニウム、白金、タングステン、およびパラジウムからなる群から選択される１種の元素である、請求項８〜１１のいずれか１項に記載の炭化珪素半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素半導体装置およびその製造方法に関するものであり、より特定的には、電極と配線との密着性を向上させた炭化珪素半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
ワイドギャップ半導体の１つである炭化珪素（ＳｉＣ）は、高周波パワーデバイスや、耐熱・耐放射線デバイスを実現するための材料として注目されている。炭化珪素はシリコン（Ｓｉ）と同様の手法により酸化膜（ＳｉＯ２）を形成することが可能であるため、炭化珪素半導体装置、たとえばＭＯＳＦＥＴの研究が盛んに行なわれてきた。また、ＳｉＣはＳｉと比べて、バンドギャップ（禁止帯幅）が広く、絶縁破壊電界強度が大きい。このためＳｉＣを用いた半導体装置は、たとえばＳｉを用いた半導体装置に比べてスイッチング特性に優れ、耐電圧の大きい半導体装置とすることができる。
【０００３】
一般にＳｉＣ半導体装置においては、基板の上に形成した電極からの電気信号の取り出しを容易に行なうための配線（パッド）が備えられている。この配線を介して、ＳｉＣ半導体装置に限らず、Ｓｉ半導体装置においても、外部との電気信号のやり取りをスムーズに行なっている。
【０００４】
図３５は、一般的なＳｉＣ半導体装置の電極と配線の状態を示す概略断面図である。図３５に示すように、ＳｉＣ半導体基板９９の一方の主表面上に電極９８が配置されたＳｉＣ半導体装置９９Ａにおいて、電極９８のうち、ＳｉＣ半導体基板９９と対向しない一方の主表面上に、炭素９７が析出する場合がある。ここで、電極９８はＳｉＣ半導体基板９９とオーミック接触したオーミック電極である。なお、ここでは主表面とは、表面を形成する平面のうち最も面積の大きい面をいうこととする。この炭素９７（Ｃ）が析出すると、電極９８においてＳｉＣ半導体基板９９と対向しない一方の主表面上に配置される配線９６を形成する際に、炭素９７が介在する領域では配線９６が直接電極９８に接触できなくなる。このため、炭素９７は電極９８と配線９６との密着性を悪化させることになる。すると、配線９６が電極９８から剥がれるといった不良の原因となり、ＳｉＣ半導体装置９９Ａの耐久性や電気特性に影響を及ぼす可能性がある。
【０００５】
上述した問題を解決するためには、たとえば特開平７−９９１６９号公報（以下、「特許文献１」という）に開示されているように、ＳｉＣ基板９５上にＮｉとＳｉとの合金層を形成する構造を用いることが考えられる。図３６は、ＳｉＣ半導体層の上にＮｉとＳｉとの合金層を形成した構造を示す概略断面図である。図３６に示すような電子デバイス９５Ａは、ＳｉＣ基板９５上にＮｉ−Ｓｉ合金層９４を形成した後に熱処理を施すことにより、Ｎｉ−Ｓｉ合金層９４はオーミック電極としての機能を有することが、特許文献１に開示されている。また特許文献１には、ＳｉＣ基板９５の上にＳｉ層、Ｓｉ層の上にＮｉ層を形成した積層構造を熱処理することによりオーミック電極を形成することについても開示されている。
【０００６】
図３５に示す炭素９７は、電極９８を形成する際の熱処理により、電極９８を構成する金属とＳｉＣ半導体基板９９のＳｉＣとが反応することで、残渣としてＳｉＣからＣ（炭素）が発生し、それが電極９８の表面に析出することが判明している。そこで、オーミック接触を構成するために、特許文献１においては、ＳｉＣ半導体基板９９の主表面上に、金属（Ｎｉ）とＳｉとの合金であるＮｉ−Ｓｉ合金層９４を形成することにより、図３６に示すような電子デバイス９５Ａを形成することが開示されている。または、ＳｉＣ半導体基板９９の主表面上に、Ｓｉ層を形成し、Ｓｉ層の上にＮｉ層を積層したあと、熱処理を施すことにより、図３６に示すような電子デバイス９５Ａを形成することについても、特許文献１において開示されている。
【０００７】
通常、ＳｉＣと金属とのシリサイド（合金）化反応温度に比べ、Ｓｉと金属とのシリサイド化反応温度は低くなる。ＳｉＣと金属とのシリサイド化反応の際にはＳｉＣのＳｉとＣとの結合を切る必要があるのに対し、Ｓｉと金属とのシリサイド化反応の際には上述した結合を切る必要がないため、Ｓｉと金属とのシリサイド化反応に必要なエネルギーが小さい分、反応温度が低くなると考えられる。
【０００８】
したがって、熱処理を施すために温度を上げる途中に、構造の上側（図３６におけるＳｉＣ基板９５と反対側）においてはＳｉとＮｉとの反応が進む。ＳｉとＮｉとの反応が進み、シリサイド化が完了すると、ＳｉＣのＳｉとＮｉとの反応によるシリサイド化が阻害されるため、ＳｉＣのＳｉとＮｉとの反応によるＣの発生が抑制される。このため、Ｃは構造の最上面（図３６におけるＮｉ−Ｓｉ合金層の最上面）まではほとんどたどり着かない。ゆえに、Ｃはオーミック電極の表面にはほとんど析出しないと考えられる。
【特許文献１】特開平７−９９１６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１に開示されたように、ＳｉＣ基板９５上にＮｉ−Ｓｉ合金層９４（Ｓｉを含む合金層）あるいはＳｉ層を形成する場合、ＳｉＣ半導体層とＳｉを含む層とが直接接触することになる。この場合、以下のような問題があることを発明者は見出した。以下、説明する。
【００１０】
一般にＳｉはＳｉＣに対してショットキー電極として働く。よってＳｉ層またはＳｉを含む合金層を、ＳｉＣの層に直接接触させると、Ｓｉがそのまま合金化せずにＳｉＣに接触した状態で残存する可能性がある。この場合、当該部分がショットキー電極として作用するため、炭化珪素半導体装置の電気的特性に影響を及ぼすことが考えられる。
【００１１】
たとえばＳｉが、合金層を形成するＮｉまたはＳｉ層の上に存在するＮｉ層のＮｉと完全に反応して合金（シリサイド）を形成すれば、ＳｉとＳｉＣとがショットキー電極を形成することはなく、特許文献１に開示されるように良好なオーミック電極としての機能を持たせることが可能である。しかし、たとえばＳｉの量が反応できるＮｉの量に対して過剰になった場合、あるいはプロセス条件のばらつきにより局所的にＳｉの濃度が高い領域が存在した場合などには、未反応のＳｉが析出する。特許文献１に開示された構造においては、この析出したＳｉが直接ＳｉＣに接触して上述のようにショットキー接触を形成する可能性がある。
【００１２】
本発明は、以上の問題に鑑みなされたものであり、その目的は、ショットキー接触を発生させることなく、炭素の析出を抑制することにより配線の密着性を向上したオーミック電極を有する炭化珪素半導体装置およびその製造方法を提供することである。
【課題を解決するための手段】
【００１３】
本発明に係る炭化珪素半導体装置の製造方法は、オーミック電極を有する炭化珪素半導体装置の製造方法である。当該製造方法には、炭化珪素からなるＳｉＣ層を形成する工程と、上記ＳｉＣ層の一方の主表面上に、１種の第１の金属元素からなり、炭素原子を含まない第１の金属層を形成する工程と、上記第１の金属層の、上記ＳｉＣ層と対向する表面とは反対側の表面上に、Ｓｉからなり、炭素原子を含まないＳｉ層を形成する工程と、オーミック電極を形成するために、上記ＳｉＣ層と上記第１の金属層と上記Ｓｉ層とを熱処理する工程とを備える。
【００１４】
上述した方法により、ＳｉＣ層とＳｉ層との間に第１の金属層を形成すれば、未反応のＳｉとＳｉＣ層とが直接接触することでショットキー接触が形成されることを抑制することができる。ただし、第１の金属元素を構成する金属は１種類であることが好ましい。これは、後で詳述するように、第１の金属層をたとえば２種類の金属により構成すると、熱処理する工程において条件によっては最初にＳｉと２種類のうちの一方の金属との２元反応が進み、その後に条件によってはＳｉと２種類の金属との３元反応となるなど、目的どおりの反応状態を作ることが難しいといった理由による。
【００１５】
さらに、ＳｉＣ層とＳｉ層との間に第１の金属層を形成すれば、熱処理する工程を行なうことにより、当該熱処理する工程での昇温時に、先に第１の金属層はＳｉ層と優先的に反応して合金化（シリサイド化）が行なわれる。これは、上述したようにＳｉと金属層との反応温度の方がＳｉＣと金属層との反応温度より低いことに起因する。この反応で第１の金属層を形成する第１の金属元素が完全に消費されると、ＳｉＣのシリサイド化が阻害される。また、第１の金属層における金属元素がＳｉ層との反応後も残存した場合であっても、第１の金属層の上部（ＳｉＣ層と反対側の表面層）にはＳｉ層のＳｉと金属層の金属原子とが合金化した（シリサイド化した）層が形成されている。そのため、ＳｉＣ層と第１の金属層とが反応することにより残渣として発生するＣが、電極（第１の金属層とＳｉ層とが反応して形成されるオーミック電極）の表面（Ｓｉ層のＳｉと金属層の金属原子とが合金化した（シリサイド化した）層の表面）に析出する現象が抑制される。このため、配線を接続するオーミック電極の表面層上にＣが析出することによる、配線の密着性の悪化を抑制することができる。
【００１６】
なお、ここで「炭素原子を含まない」第１の金属層（またはＳｉ層）とは、炭素原子を実質的に含有していない、あるいは炭素原子の濃度が原子数にして１％以下となっている第１の金属層またはＳｉ層を意味する。
【００１７】
なお、上記熱処理する工程に先立って、上記Ｓｉ層の、上記第１の金属層と対向する表面とは反対側の表面上に、１種の第２の金属元素からなり、炭素原子を含まない第２の金属層を形成する工程をさらに備えることがより好ましい。
【００１８】
このようにすれば、熱処理する工程の条件にもよるが、形成されたオーミック電極の表面（ＳｉＣ層に対向する面と反対側の表面）に、第２の金属層を構成する金属からなる層を残存させる、あるいは第２の金属層を構成する金属を高濃度に含む層を形成することができる。したがって、このようなオーミック電極の表面に対して配線を接続すれば、完全にシリサイド化されたオーミック電極の表面層に対して配線を接続する場合よりも、配線とオーミック電極とを良好に密着させることができる。すなわち、配線の密着性をより向上させることができる。なお、ここで表面層とは、たとえばオーミック電極の表面（ＳｉＣ層と対向する面と反対側の表面）から１０ｎｍ以内の領域をさし、この領域において炭素原子を含まないことが好ましい。
【００１９】
また、第２の金属層が存在すれば、ＳｉＣと第１の金属層とが反応することに伴って発生するＣが、上記第２の金属層の表面層に析出する可能性を低くすることができる。
【００２０】
また、本発明に係る炭化珪素半導体装置の製造方法は、オーミック電極を有する炭化珪素半導体装置の製造方法である。当該製造方法は、炭化珪素からなるＳｉＣ層を形成する工程と、上記ＳｉＣ層の一方の主表面上に、１種の第１の金属元素からなり、炭素原子を含まない第１の金属層を形成する工程と、上記第１の金属層の、上記ＳｉＣ層と対向する表面とは反対側の表面上に、Ｓｉおよび上記１種の第１の金属元素からなり、炭素原子を含まないＳｉ金属層を形成する工程と、オーミック電極を形成するために、上記ＳｉＣ層と上記第１の金属層と上記Ｓｉ金属層とを熱処理する工程とを備える。
【００２１】
上述した方法により、ＳｉＣ層とＳｉ金属層との間に第１の金属層を形成すれば、Ｓｉ金属層に含まれる未反応のＳｉとＳｉＣ層とが直接接触することでショットキー接触が形成されることを抑制することができる。
【００２２】
さらに、ＳｉＣ層とＳｉ金属層との間に第１の金属層を形成すれば、熱処理する工程を行なうことにより、当該熱処理する工程での昇温時に、先に第１の金属層はＳｉ金属層に含まれるＳｉと優先的に反応して合金化（シリサイド化）が行なわれる。この反応で第１の金属層を形成する第１の金属元素が完全に消費されると、ＳｉＣのシリサイド化が阻害される。また、第１の金属層における金属元素がＳｉ金属層のＳｉとの反応後も残存した場合であっても、第１の金属層の上部（Ｓｉ金属層側の表面層）にはＳｉ金属層のＳｉと金属層の金属原子とが合金化した（シリサイド化した）層が形成されている。そのため、ＳｉＣ層と第１の金属層とが反応することにより残渣として発生するＣが、電極（第１の金属層とＳｉ金属層とが反応して形成されるオーミック電極）の表面に析出する現象が抑制される。このため、配線を接続するオーミック電極の表面層上にＣが析出することによる、配線の密着性の悪化を抑制することができる。
【００２３】
上述したようにＳｉ金属層を形成する場合においても、熱処理する工程に先立って、上記Ｓｉ金属層の、上記第１の金属層と対向する表面とは反対側の表面上に、１種の第２の金属元素からなり、炭素原子を含まない第２の金属層を形成する工程をさらに備えることが好ましい。
【００２４】
このようにすれば、熱処理する工程の条件にもよるが、形成されたオーミック電極の表面（ＳｉＣ層に対向する面と反対側の表面）に、第２の金属層を構成する金属からなる層を残存させる、あるいは第２の金属層を構成する金属を高濃度に含む層を形成することができる。したがって、このようなオーミック電極の表面に対して配線を接続すれば、完全にシリサイド化されたオーミック電極の表面層に対して配線を接続する場合よりも、配線とオーミック電極とを良好に密着させることができる。すなわち、配線の密着性をより向上させることができる。
【００２５】
本発明に係る炭化珪素半導体装置の製造方法においては、熱処理する工程において、上記ＳｉＣ層の一方の主表面上に、１種の第１の金属元素とＳｉとの合金からなり、炭素原子を含む炭素含有シリサイド層を形成してもよい。ここで、ＳｉＣ層のＳｉＣについても、第１の金属層と接触しているため、熱処理の温度を上げることにより、第１の金属層と反応してシリサイド化が起きる。このようにＳｉＣと第１の金属層とが反応したシリサイド層には、ＳｉＣに由来するＣが含有された状態となる。この結果、炭素原子を含む炭素含有シリサイド層が形成される。
【００２６】
しかし、上述したシリサイド化により付随的に発生するＣが、積層構造の表面層（ここでは形成されるオーミック電極の最表面）に表出しなければ、オーミック電極の表面層上に配線を接続する上で支障はない。したがって、ＳｉＣ層の一方の主表面上に、１種の第１の金属元素とＳｉとの合金からなり、炭素原子を含む炭素含有シリサイド層を形成してもよい。
【００２７】
良好なオーミック接触を形成するためには、第１の金属元素は、ニッケル、チタン、アルミニウム、白金、タングステン、およびパラジウムからなる群から選択される１種の元素とすることが好ましい。また、第２の金属元素は、チタン、アルミニウム、およびクロムからなる群から選択される１種の元素とすることが好ましい。第２の金属元素を上述のような元素とすることで、オーミック電極と配線との密着性を確実に向上させることができる。
【００２８】
本発明に従った炭化珪素半導体装置は、上記本発明に係る炭化珪素半導体装置の製造方法を用いて製造することが可能な炭化珪素半導体装置であって、炭化珪素からなるＳｉＣ層と、上記ＳｉＣ層の一方の主表面上に配置され、１種の第１の金属元素とＳｉとの合金からなり、上記ＳｉＣ層と対向する表面とは反対側の表面層に炭素原子を含まないシリサイド層とを備えている。そして、上記ＳｉＣ層と上記シリサイド層とは、オーミック接触している。
【００２９】
このようにすれば、オーミック電極となっているシリサイド層の表面層には炭素原子が含まれていないため、当該シリサイド層の表面上に配線を接続する場合に、当該炭素原子の存在に起因してシリサイド層（オーミック電極）と配線との密着性が劣化することを防止できる。
【００３０】
なお、ここで「炭素原子を含まない」シリサイド層とは、炭素原子を実質的に含有していない、あるいは炭素原子の濃度が原子数にして１％以下となっているシリサイド層を意味する。また、「表面層」とは、シリサイド層の表面から１０ｎｍ以内の領域を意味する。
【００３１】
また、本発明に従った炭化珪素半導体装置は、炭化珪素からなるＳｉＣ層と、炭素含有シリサイド層と炭素原子を含まないシリサイド層とを備えている。炭素含有シリサイド層は、ＳｉＣ層の一方の主表面上に配置され、１種の第１の金属元素とＳｉとの合金からなり、炭素原子を含む。炭素原子を含まないシリサイド層は、炭素含有シリサイド層の、ＳｉＣ層と対向する表面とは反対側の主表面上に配置され、１種の第１の金属元素とＳｉとの合金からなり、炭素含有シリサイド層と対向する表面とは反対側の表面層に炭素原子を含まない。ＳｉＣ層と炭素含有シリサイド層とは、オーミック接触している。
【００３２】
このようにすれば、オーミック電極となる炭素含有シリサイド層と接続される炭素原子を含まないシリサイド層の表面層には炭素原子が含まれていないため、当該シリサイド層の表面上に配線を接続する場合に、炭素原子の存在に起因してシリサイド層と配線との密着性が劣化することを防止できる。
【００３３】
上記炭化珪素半導体装置は、シリサイド層の表面層上に形成され、１種の第２の金属元素とＳｉとの合金からなり、上記シリサイド層と対向する表面とは反対側の表面層に炭素原子を含まない上部シリサイド層をさらに備えていてもよい。
【００３４】
この場合、上記シリサイド層を構成する第１の金属元素とは独立して第２の金属元素を選択することができるので、上部シリサイド層の表面に配線を接続する構成とするときに、配線との密着性を向上させることが可能な金属元素を第２の金属元素として選択する場合の選択の自由度を大きくすることができる。
【００３５】
本発明に係る炭化珪素半導体装置において、第１の金属元素は、ニッケル、チタン、アルミニウム、白金、タングステン、およびパラジウムからなる群から選択される１種の元素とすることが好ましい。この場合、ＳｉＣ層とシリサイド層との良好なオーミック接触を実現できる。また、第２の金属元素は、チタン、アルミニウム、およびクロムからなる群から選択される１種の元素とすることが好ましい。第２の金属元素を上述のような元素とすることで、上部シリサイド層（オーミック電極）と配線との密着性を確実に向上させることができる。
【発明の効果】
【００３６】
本発明によれば、ショットキー接触を発生させることなく、炭素の析出を抑制することにより配線の密着性を向上した炭化珪素半導体装置およびその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００３７】
以下、図面を参照しながら、本発明の実施の形態が説明される。なお、各実施の形態において、同一の機能を果たす部位には同一の参照符号が付されており、その説明は、特に必要がなければ、繰り返さない。
【００３８】
（実施の形態１）
図１は、本発明の実施の形態１に係る炭化珪素半導体装置のオーミック電極を形成するための積層構造を示す概略断面図である。また、図２は、本発明の実施の形態１に係る炭化珪素半導体装置を形成する手順を示すフローチャートである。ここで図１に示す積層構造１０Ａは、本発明の実施の形態１に係る炭化珪素半導体装置を形成するための、熱処理を行なう前の積層構造を示したものである。
【００３９】
図１の積層構造１０Ａに示すように、本発明の実施の形態１に係る炭化珪素半導体装置のオーミック電極を形成するためには、まずＳｉＣ基板１０の一方の主表面上に炭化珪素からなるＳｉＣ層１１を形成する。そして、ＳｉＣ層１１の一方の主表面上には、１種の第１の金属元素からなる、第１の金属層１２を形成す
る。また、第１の金属層の、ＳｉＣ層１１と対向する表面とは反対側の表面上（図１における上側）に、ＳｉからなるＳｉ層１３を形成する。
【００４０】
このような構成とすれば、積層構造１０Ａに熱処理を行なった際に、第１の金属層１２を構成する第１の金属元素は、相対的にＳｉＣ層１１のＳｉよりも反応温度の低いＳｉ層１３のＳｉと優先的に反応し、合金化（シリサイド化）される。したがって、熱処理により、Ｓｉ層１３と第１の金属層１２とは反応してシリサイド化される。さらに、熱処理の温度を上げるに従い、加熱温度が第１の金属層１２とＳｉＣ層１１のＳｉとの反応温度に達すれば、第１の金属元素とＳｉＣ層１１のＳｉとがシリサイド化をはじめる。このとき、ＳｉＣのＳｉと第１の金属元素とが反応するため、残った炭素（Ｃ）が残渣として滞留する。これがたとえば積層構造１０Ａの表面層（図１における最上面）に析出すると、積層構造１０Ａの表面層上に配線を接続するときに、配線を構成する材質と積層構造１０Ａの表面層との密着性が悪化し、配線の剥がれなどの現象を引き起こすことがある。しかし、発生したＣが積層構造１０Ａの表面層に析出する前に、先に反応が始まったＳｉ層１３のＳｉと第１の金属元素との反応により第１の金属元素がすべて消費されると、ＳｉＣ層１１のＳｉＣがシリサイド化するための第１の金属元素が存在しなくなる。このため、ＳｉＣのシリサイド化を抑制し、配線の密着性に影響するＣの発生を抑制することができる。
【００４１】
また、積層構造１０Ａにおける、第１の金属層１２の上側領域（Ｓｉ層１３に近い領域）については、少なくとも先にＳｉ層１３のＳｉとシリサイド化するため、シリサイド層が先に形成されている。そのため、第１の金属層１２の第１の金属元素と、ＳｉＣ層１１のＳｉＣとが反応することにより形成されるシリサイド層が、積層構造１０Ａにおける第１の金属層１２の上端部に達する可能性は低い。したがって、一部のＳｉＣが第１の金属層１２と反応した結果発生したＣが積層構造１０Ａの内部に滞留しても、当該Ｃが積層構造１０Ａの表面層に達する可能性は低い。このことからも、ＳｉＣ層１１とＳｉ層１３との間に第１の金属層１２を介在させることにより、積層構造１０Ａの表面層におけるＣの析出を抑制することができるといえる。
【００４２】
また、先述したように、ＳｉはＳｉＣに対してショットキー電極として働く。よってＳｉ層またはＳｉを含む合金層を、ＳｉＣの層に直接接触させることは好ましくない。しかし積層構造１０Ａのように、ＳｉＣ層１１とＳｉ層１３との間に第１の金属層１２を配置すれば、ＳｉＣ層１１のＳｉＣとＳｉ層１３のＳｉとが直接接触してショットキー接触を形成することを抑制できる。
【００４３】
すなわち、上述したように第１の金属層１２の第１の金属元素は、直接接触したＳｉＣ層１１とＳｉ層１３とでは、反応温度の低いＳｉ層１３のＳｉと優先的に反応し、合金化（シリサイド化）される。Ｓｉ層１３のＳｉが、熱処理を行なう前の積層構造１０Ａにおける第１の金属層１２の領域を超えてＳｉＣ層１１に到達する前に、Ｓｉ層１３と第１の金属層１２との反応が完了しすべてシリサイド化されれば、シリサイド化されていないＳｉとＳｉＣ層１１のＳｉＣとが直接接触してショットキー接触を形成する可能性が極めて低くなる。以上により、第１の金属層１２を介在させることにより、ショットキー接触が形成される可能性を低くすることができる。
【００４４】
ただし、たとえば第１の金属層１２を構成する第１の金属元素を２元素配置させた場合、これを熱処理することによるＳｉとの反応は、３元素の反応になる。たとえば金属Ａと金属ＢとＳｉとの３元素が含まれている状態で加熱が行なわれると、金属Ａと金属Ｂとの反応温度と、金属ＢとＳｉとの反応温度とが近い場合、金属Ａと金属ＢとＳｉとの３元反応となる。また初期状態ではたとえばＳｉは金属Ａのみと直接接触しており、金属ＢとＳｉとは直接接触していないということが起こりうる。このことから、初期状態では金属ＡとＳｉとの２元反応であったものが、反応が進むにつれて金属Ａと金属ＢとＳｉとの３元反応に反応の形態が変化することが考えられる。このような反応は、たとえば相図などを用いて反応を予想し、目的どおりの反応状態を作り出すのが困難になる。
【００４５】
以上の事由により、第１の金属層１２を構成する、第１の金属元素を構成する金属は１種類であることが好ましい。具体的には、ニッケル、チタン、アルミニウム、白金、タングステン、およびパラジウムからなる群から選択される１種の元素であることが好ましい。このようにすれば、ＳｉＣおよびＳｉとの仕事関数の相関関係から、当該積層構造１０Ａを熱処理した際に良好なオーミック電極を形成することができる。
【００４６】
ここで、図２を用いて、本発明の実施の形態１に係る炭化珪素半導体装置の製造方法を説明する。まず、基板を準備する工程（Ｓ１０）を実施する。具体的には、炭化珪素半導体装置を形成する基板である、図１に示すＳｉＣ基板１０を準備する。たとえばｎ型のＳｉＣウェハを、ＳｉＣ基板１０として用いてもよいし、ｐ型のＳｉＣウェハを用いてもよい。
【００４７】
次に、ＳｉＣ層を形成する工程（Ｓ２０）を実施する。具体的には、図１の積層構造１０ＡにおけるＳｉＣ層１１のように、ＳｉＣ基板１０の一方の主表面上に、炭化珪素からなるＳｉＣ層１１を形成する。
【００４８】
ＳｉＣ層を形成する工程（Ｓ２０）は、たとえばエピタキシャル成長により、積層構造１０Ａを形成するための主表面の結晶面の方向を揃えて、形成する半導体装置の良好な電気特性を確保するため、かつＳｉＣ基板１０の厚みを補填するために行なう。使用した基板や、形成する半導体装置の用途により、ｎ型エピタキシャル層を形成してもよいし、ｐ型エピタキシャル層を形成してもよい。
【００４９】
エピタキシャル層を形成するためには、たとえばＳｉＣを構成するＳｉおよびＣを含む材料ガスであるシラン（ＳｉＨ４）やプロパン（Ｃ３Ｈ８）に、ｎ型ないしｐ型の半導体特性を持たせるための不純物源であるアルミニウム（Ａｌ）やリン（Ｐ）などを混入して気相成長を行なう、気相エピタキシャル成長法を用いることが好ましい。なお、ｐ型エピタキシャル層を形成するためのｐ型不純物源としては、たとえばジボラン（Ｂ２Ｈ６）やトリメチルアルミニウム（ＴＭＡ）を、ｎ型エピタキシャル層を形成するためのｎ型不純物源としては、たとえば窒素（Ｎ２）ガスを採用することができる。
【００５０】
そして、第１の金属層を形成する工程（Ｓ３０）を実施する。具体的には、図１に示すＳｉＣ層１１の一方の主表面上に、１種の第１の金属元素からなり、炭素原子を含まない第１の金属層１２を形成する工程である。この第１の金属層１２は、後に熱処理を行なった際にオーミック電極を形成するためのものである。
【００５１】
ここで、第１の金属層１２に炭素原子を含むと、後の熱処理を行なう工程において、図１に示す積層構造１０Ａの表面層に炭素原子が析出する可能性がある。したがって、第１の金属層１２には炭素原子を含まないことが好ましい。ここで炭素原子を含まないとは、たとえば炭素原子の量が原子数にして１％であることを意味する。なお、第１の金属層１２は、たとえばスパッタや真空蒸着、イオンビーム蒸着やめっき法により形成することが好ましい。先述したように、第１の金属層１２を構成する金属元素は、ニッケル、チタン、アルミニウム、白金、タングステン、およびパラジウムからなる群から選択される１種の元素であることが好ましい。
【００５２】
続いて、Ｓｉ層を形成する工程（Ｓ４０）を実施する。これは具体的には、図１に示すように、第１の金属層１２の、ＳｉＣ層１１と対向する表面とは反対側の表面上に、Ｓｉからなり、炭素原子を含まないＳｉ層１３を形成する工程である。このＳｉ層１３は、後に熱処理を行なった際にオーミック電極を形成するためのものである。Ｓｉ層１３の形成は、たとえばスパッタ法などの方法を用いて行なうことが好ましい。
【００５３】
そして、熱処理を行なう工程（Ｓ５０）を行なう。これは具体的には、先述したオーミック電極を形成するために形成した、図１に示す第１の金属層１２やＳｉ層１３を含む積層構造１０Ａ全体に対して加熱処理を行ない、積層構造１０Ａを構成する第１の金属層１２とＳｉ層１３とを合金化する工程である。
【００５４】
たとえば図１に示す積層構造１０Ａを熱処理してオーミック電極を形成する場合、熱処理を行なう雰囲気としてはたとえばアルゴン（Ａｒ）といった条件の雰囲気を用いることが好ましく、その他にたとえば窒素（Ｎ２）などの不活性ガスの雰囲気を用いてもよい。また、熱処理を行なう温度は８００℃以上１１００℃以下、より好ましくは９００℃以上１０５０℃以下で、３０秒以上５分以下の時間加熱を行なうことが好ましい。この熱処理を行なえば、Ｓｉ層１３のＳｉと第１の金属層１２を構成する第１の金属元素とがシリサイド化（合金化）する。合金化に伴い、当該部分はＳｉＣ層１１とオーミック接触を形成し、オーミック電極が形成される。
【００５５】
図３は、熱処理を行なった後の本発明の実施の形態１に係るオーミック電極としての積層構造を示す概略断面図である。また図４は、熱処理を行なった後の本発明の実施の形態１に係るオーミック電極としての別の形態の積層構造を示す概略断面図である。
【００５６】
図３に示すオーミック電極１１Ａ、図４に示すオーミック電極１２Ａともに、図１に示す積層構造１０Ａに対して熱処理を行なう工程（Ｓ５０）を行なった後における形態を示すものである。たとえば図３に示すオーミック電極１１Ａは、炭化珪素からなるＳｉＣ層１１の一方の主表面上に配置され、１種の第１の金属元素とＳｉとの合金からなり、炭素原子を含む炭素含有シリサイド層４１と、上記炭素含有シリサイド層４１の、ＳｉＣ層１１と対向する表面とは反対側の主表面上に配置され、１種の第１の金属元素とＳｉとの合金からなり、炭素含有シリサイド層４１と対向する表面とは反対側の表面層に炭素原子を含まないシリサイド層４２とを備えている。そして、ＳｉＣ層１１と炭素含有シリサイド層４１とは、オーミック接触している。なお、ここでの表面層とは、先述したように、たとえば図３に示すオーミック電極１１Ａにおける最上層であるシリサイド層４２の、炭素含有シリサイド層４１と対向する表面とは反対側（図３における上側）の表面から１０ｎｍ以内の領域をさす。
【００５７】
また、たとえば図４に示すオーミック電極１２Ａは、ＳｉＣ基板１０の一方の主表面上に形成された炭化珪素からなるＳｉＣ層１１の一方の主表面上に配置され、１種の第１の金属元素とＳｉとの合金からなり、ＳｉＣ層１１と対向する表面とは反対側の表面層に炭素原子を含まないシリサイド層４２を備えている。そして、ＳｉＣ層１１とシリサイド層４２とは、オーミック接触している。
【００５８】
図１に示す積層構造１０Ａに対して熱処理を行なうと、第１の金属層１２を構成する１種の第１の金属元素は、まずＳｉ層１３のＳｉとシリサイド化する。第１の金属元素は、ＳｉＣよりもＳｉとの間でより低温でシリサイド化の反応を起こすためである。ここで、第１の金属層１２、Ｓｉ層１３ともに炭素原子を含まないように構成しているため、これらが反応して形成される合金であるシリサイド層４２は炭素原子を含まない。しかし、熱処理の加熱温度を上げるにつれ、加熱温度は第１の金属元素がＳｉＣのＳｉともシリサイド化する温度に達する。すると、第１の金属層１２は、Ｓｉ層１３のＳｉと、ＳｉＣ層１１のＳｉとの両方とシリサイド化を起こすことになる。Ｓｉ層１３のＳｉとのシリサイド化により上述した炭素原子を含まないシリサイド層４２が形成され、ＳｉＣ層１１のＳｉとのシリサイド化により、その過程で余剰となった炭素原子を含む炭素含有シリサイド層４１が形成される。このシリサイド化は、第１の金属元素がすべてシリサイド化されるまで続く。そして、第１の金属元素がすべてシリサイド化されて反応が完了すると、図３に示すオーミック電極１１Ａのように、ＳｉＣ層１１の一方の主表面上に、ＳｉＣ層１１のＳｉと第１の金属元素とがシリサイド化されることにより形成された炭素含有シリサイド層４１が、そして炭素含有シリサイド層４１の、ＳｉＣ層１１と対向する表面と反対側の表面上（図３の上側）に、Ｓｉ層１３のＳｉと第１の金属元素とがシリサイド化されることにより形成されたシリサイド層４２が形成される。
【００５９】
ただし、たとえば熱処理の加熱温度が、第１の金属元素がＳｉＣのＳｉとシリサイド化する温度に達する前に、第１の金属元素がすべてＳｉ層１３のＳｉとシリサイド化した場合は、図４に示すオーミック電極１２Ａのように、ＳｉＣ層１１の、ＳｉＣ基板１０と対向する表面と反対側の表面上（図４の上側）に、Ｓｉ層１３のＳｉと第１の金属元素とがシリサイド化されることにより形成された炭素原子を含まないシリサイド層４２が形成される。
【００６０】
図３、図４のいずれの構成のオーミック電極を形成したとしても、シリサイド層４２の存在により、炭素含有シリサイド層４１およびＳｉＣ層１１の炭素原子は、オーミック電極１１Ａ、１２Ａの表面層であるシリサイド層４２の表面層には到達しない。このため、本発明に係るオーミック電極の製造方法を用いた場合、形成されるオーミック電極１１Ａ、１２Ａの表面層であるシリサイド層４２の表面層には炭素原子が析出しない。このため、シリサイド層４２の表面層に接続する配線の密着度を良好にすることができる。
【００６１】
オーミック電極が形成されたところで、最後に配線部を形成する工程（Ｓ６０）を実施する。これは具体的には、オーミック電極の表面層の上、すなわち図３、図４におけるオーミック電極１１Ａ、１２Ａのシリサイド層４２の表面層に、図３および図４において図示しない、電気信号を取り出すための配線として用いる金属層（パッド）を形成する工程である。配線部は、たとえば真空蒸着、イオンビーム蒸着、スパッタなどにより形成することができる。上述したように、図３、図４におけるオーミック電極１１Ａ、１２Ａのシリサイド層４２の表面層には炭素原子や、析出した炭素９７（図３５参照）が存在しない。このため、シリサイド層４２の表面層に接続する配線部の密着度を良好にすることができる。
【００６２】
（実施の形態２）
図５は、本発明の実施の形態２に係る炭化珪素半導体装置のオーミック電極を形成するための積層構造を示す概略断面図である。また、図６は、本発明の実施の形態２に係る炭化珪素半導体装置を形成する手順を示すフローチャートである。ここで図５に示す積層構造１０Ｂは、本発明の実施の形態２に係る炭化珪素半導体装置を形成するための、熱処理を行なう前の積層構造を示したものである。
【００６３】
図５の積層構造１０Ｂに示すように、本発明の実施の形態２に係る炭化珪素半導体装置のオーミック電極を形成するために準備する積層構造は、本発明の実施の形態１に係る積層構造１０Ａ（図１参照）と同様の形態を備えている。しかし、積層構造１０Ｂにおいては、Ｓｉ層１３の、第１の金属層１２と対向する表面とは反対側の表面上（図５における上側）に、１種の第２の金属元素からなり、炭素原子を含まない第２の金属層１４を形成する。この点においてのみ、積層構造１０Ｂは積層構造１０Ａと異なる。
【００６４】
熱処理工程を行なった後に配線部を形成するのは、オーミック電極の表面層である。たとえば本発明の実施の形態１におけるオーミック電極１１Ａ、１２Ａにおいては、配線部が形成される表面層はシリサイド層４２の表面層である。しかし、本発明の実施の形態２においては、積層構造１０Ｂの最上層に第２の金属層１４を形成する。このため、熱処理を行なった後の状況によっては、形成されるオーミック電極の表面層が第２の金属層１４となることもありうる。したがって、第２の金属層１４に対して配線部を形成すれば、シリサイド層に対して配線部を形成する場合よりも、より配線部を形成する金属元素とオーミック電極の表面層との相性が良好となり、配線部とオーミック電極との密着性を向上させることができる。
【００６５】
次に、本発明の実施の形態２に係る炭化珪素半導体装置の製造方法を説明する。図６のフローチャートに示すように、本発明の実施の形態２に係る炭化珪素半導体装置の製造方法は、本発明の実施の形態１に係る炭化珪素半導体装置の製造方法と基本的に同様である。しかし、図６に示すように、本発明の実施の形態２に係る炭化珪素半導体装置の製造方法は、Ｓｉ層を形成する工程（Ｓ４０）において図５におけるＳｉ層１３を形成した後、熱処理を行なう工程（Ｓ５０）に先立って、Ｓｉ層１３の、第１の金属層１２と対向する表面とは反対側の表面上に、１種の第２の金属元素からなり、炭素原子を含まない第２の金属層を形成する工程（Ｓ４５）をさらに備える。
【００６６】
ここで、第２の金属層１４に炭素原子を含むと、後の熱処理を行なう工程において、炭素原子が拡散することになり、図５に示す積層構造１０Ｂの表面層に炭素原子を含むことになる。したがって、第２の金属層１４には炭素原子を含まないことが好ましい。ここで炭素原子を含まないとは、たとえば炭素原子の量が原子数にして１％以下であることを意味する。なお、第２の金属層１４も、第１の金属層１２と同様に、たとえばスパッタや真空蒸着、イオンビーム蒸着やめっき法により形成することが好ましい。先述したように、第１の金属層を構成する元素は、ニッケル、チタン、アルミニウム、白金、タングステン、およびパラジウムからなる群から選択される１種の元素であることが好ましい。第２の金属層１４についても、第１の金属層１２と同様に、１種類の金属元素から構成されることが好ましい。また、第２の金属層１４を構成する第２の金属元素は、チタン、アルミニウム、およびクロムからなる群から選択される１種の元素とすることが好ましい。このようにすれば、ＳｉＣおよびＳｉとの仕事関数の相関関係から、当該積層構造１０Ｂを熱処理した際に良好なオーミック電極を形成することができる。
【００６７】
図６のフローチャートは、以上の点においてのみ、図２のフローチャートと異なる。すなわち図６における工程（Ｓ１０）は図２における工程（Ｓ１０）と同様の工程である。以下、図６における工程（Ｓ２０）、（Ｓ３０）、（Ｓ４０）、（Ｓ５０）、（Ｓ６０）のそれぞれについても、図２における各工程と同様の工程である。
【００６８】
ただし、熱処理を行なう工程（Ｓ５０）を行なった後の、積層構造１０Ｂのとる態様が、本発明の実施の形態１とは異なる。図７は、熱処理を行なった後の本発明の実施の形態２に係るオーミック電極としての積層構造を示す概略断面図である。また図８は、熱処理を行なった後の本発明の実施の形態２に係るオーミック電極としての別の形態の積層構造を示す概略断面図である。図９は、熱処理を行なった後の本発明の実施の形態２に係るオーミック電極としてのさらに別の形態の積層構造を示す概略断面図である。
【００６９】
図７に示すオーミック電極１１Ｂ、図８に示すオーミック電極１２Ｂ、図９に示すオーミック電極１３Ｂともに、図１に示す積層構造１０Ａに対して熱処理を行なう工程（Ｓ５０）を行なった後における形態を示すものである。たとえば図５に示すＳｉ層１３のＳｉが、まず第１の金属層１２の第１の金属元素および第２の金属層１４の第２の金属元素とシリサイド化された場合、Ｓｉと第１の金属元素と第２の金属元素との３元素が混合したシリサイド層４３が形成される。しかし、たとえば第１の金属元素がすべてＳｉ層１３と反応してシリサイド化される前に、第１の金属元素がＳｉＣ層１１のＳｉともシリサイド化を始めると、図７に示すように、ＳｉＣ層１１の、ＳｉＣ基板１０と対向する表面と反対側の表面上（図７の上側）には、第１の金属元素とＳｉとの合金からなり、炭素原子を含む炭素含有シリサイド層４１、そして炭素含有シリサイド層４１の、ＳｉＣ層１１と対向する表面とは反対側の主表面上に配置され、第１の金属元素と第２の金属元素とＳｉとの合金からなり、炭素含有シリサイド層４１と対向する表面とは反対側の表面層に炭素原子を含まないシリサイド層４３を配置するオーミック電極１１Ｂが形成される。
【００７０】
ただし、たとえば熱処理の加熱温度が、第１の金属元素がＳｉＣのＳｉとシリサイド化する温度に達する前に、第１の金属元素がすべてＳｉ層１３のＳｉとシリサイド化した場合は、図８に示すオーミック電極１２Ｂのように、ＳｉＣ層１１の、ＳｉＣ基板１０と対向する表面と反対側の表面上（図８の上側）に、Ｓｉ層１３のＳｉと第１の金属元素と第２の金属元素とがシリサイド化されることにより形成された、炭素原子を含まないシリサイド層４３が形成される。
【００７１】
また、たとえばＳｉ層１３の厚みがある程度以上、たとえば金属の種類にもよるが図５に示す第１の金属層１２と第２の金属層１４との合計の厚みの２倍以上ある場合は、Ｓｉ層１３のＳｉは、第１の金属元素と第２の金属元素とのそれぞれと独立にシリサイド化されることもある。なお、ここでは厚みとは、対向する主表面間の距離をいうこととする。たとえば、Ｓｉ層１３のＳｉが、積層構造１０Ｂの下方（図５の下側）においてはＳｉと第１の金属元素と第２の金属元素との３元素が混合してシリサイド化され、積層構造１０Ｂの上方（図５の上側）においては、Ｓｉ層１３が厚いために第１の金属元素が到達せず、第２の金属元素のみがＳｉ層１３のＳｉとシリサイド化されることもある。この結果、図９に示すように、１種の第２の金属元素とＳｉとの合金からなり、シリサイド層４３と対向する表面とは反対側の表面層に炭素原子を含まない上部シリサイド層４４をさらに備えるオーミック電極１３Ｂが形成される場合もある。また、図示しないが、たとえば１種の第１の金属元素とＳｉとの合金からなるシリサイド層と、１種の第２の金属元素とＳｉとの合金からなるシリサイド層とが積層された構成からなるオーミック電極が形成されてもよい。
【００７２】
このような構成を有するオーミック電極は、１種の金属元素とＳｉとの２元素によりシリサイド化が行なわれるため、３元素の混合によりシリサイド層４３が形成される場合に比べて、相図などを用いることで、反応を容易に予想することができる。また、本発明の実施の形態２においては、積層構造１０Ｂに第２の金属層１４が備えられることにより、ＳｉＣ層１１から、積層構造の最上層の表面層までの距離（厚み）が、本発明の実施の形態１に比べて大きくなる。したがって、ＳｉＣ層１１のＣが表面層に到達する可能性をより小さくすることができる。
【００７３】
さらに、たとえば第２の金属元素がＳｉと反応する温度が、第１の金属元素がＳｉと反応する温度に比べて大幅に高い場合、あるいは第２の金属層１４の厚みが非常に厚い場合などには、第２の金属元素のすべてがＳｉと反応してシリサイド化されない場合も考えられる。この場合、図示しないが、たとえば図７から図９に示す各オーミック電極の表面層（図７、図８においてはシリサイド層４３の最上層、図９においては上部シリサイド層４４の最上層）の上に、第２の金属層１４が残存することになる。この場合、当該オーミック電極については、第２の金属層１４の表面層に接触するように配線部を形成することになる。したがって、シリサイド層の表面層に対して配線部を形成する場合よりも良好な密着性を保つことができる。
【００７４】
本発明の実施の形態２は、以上に述べた各点についてのみ、本発明の実施の形態１と異なる。すなわち、本発明の実施の形態２に関して、上述しなかった構成や条件、手順や効果などは、全て本発明の実施の形態１に順ずる。
【００７５】
（実施の形態３）
図１０は、本発明の実施の形態３に係る炭化珪素半導体装置のオーミック電極を形成するための積層構造を示す概略断面図である。ここで図１０に示す積層構造１０Ｃは、本発明の実施の形態３に係る炭化珪素半導体装置を形成するための、熱処理を行なう前の積層構造を示したものである。
【００７６】
図１０の積層構造１０Ｃに示すように、本発明の実施の形態３に係る炭化珪素半導体装置のオーミック電極を形成するために準備する積層構造は、本発明の実施の形態１に係る積層構造１０Ａ（図１参照）と同様の形態を備えている。しかし、積層構造１０Ｃにおいては、積層構造１０ＡにおけるＳｉ層１３の代わりに、Ｓｉおよび１種の第１の金属元素からなり、炭素原子を含まないＳｉ金属層１５を形成する。この点においてのみ、積層構造１０Ｃは積層構造１０Ａと異なる。
【００７７】
本発明の実施の形態３に係る炭化珪素半導体装置を形成する手順は、図２に示す、本発明の実施の形態１に係る炭化珪素半導体装置を形成する手順に準ずる。ただし、上述したように、積層構造１０Ｃにおいては、積層構造１０ＡにおけるＳｉ層１３の代わりにＳｉ金属層１５を形成している。このため、図２におけるＳｉ層を形成する工程（Ｓ４０）は、Ｓｉ金属層を形成する工程（Ｓ４０）となる。
【００７８】
このように、Ｓｉ金属層１５として、Ｓｉを含有する層に、熱処理を行なう前の初期状態において第１の金属元素を含有させておけば、Ｓｉ元素が第１の金属元素により近い場所に存在するため、熱処理を行なった際に、より迅速に、Ｓｉと第１の金属元素とのシリサイド化を行なうことができる。このため、第１の金属元素とＳｉＣ層１１のＳｉとのシリサイド化を抑制し、ＳｉＣ層１１のＣが析出する現象を抑制することができる。なお、Ｓｉ金属層１５を構成する第１の金属元素としては、ニッケル、チタン、アルミニウム、白金、タングステン、およびパラジウムからなる群から選択される１種の元素を用いてもよいが、上述した実施の形態２において示した第２の金属元素と同様にチタン、アルミニウム、およびクロムからなる群から選択される１種の元素を用いてもよい。
【００７９】
本発明の実施の形態３は、以上に述べた各点についてのみ、本発明の実施の形態１と異なる。すなわち、本発明の実施の形態３に関して、上述しなかった構成や条件、手順や効果などは、全て本発明の実施の形態１に順ずる。
【００８０】
（実施の形態４）
図１１は、本発明の実施の形態４に係る炭化珪素半導体装置のオーミック電極を形成するための積層構造を示す概略断面図である。ここで図１１に示す積層構造１０Ｄは、本発明の実施の形態４に係る炭化珪素半導体装置を形成するための、熱処理を行なう前の積層構造を示したものである。
【００８１】
図１１の積層構造１０Ｄに示すように、本発明の実施の形態４に係る炭化珪素半導体装置のオーミック電極を形成するために準備する積層構造は、本発明の実施の形態２に係る積層構造１０Ｂ（図１参照）と同様の形態を備えている。しかし、積層構造１０Ｄにおいては、積層構造１０ＢにおけるＳｉ層１３の代わりに、本発明の実施の形態３における積層構造１０Ｃと同様に、Ｓｉおよび１種の第１の金属元素からなり、炭素原子を含まないＳｉ金属層１５を形成する。すなわち、積層構造１０Ｄにおいては、Ｓｉ金属層１５の、第１の金属層１２と対向する表面とは反対側の表面上に、１種の第２の金属元素からなり、炭素原子を含まない第２の金属層１４を形成する工程をさらに備える。このように、Ｓｉ金属層１５の主表面上に第２の金属層１４を形成してもよい。以上の点においてのみ、積層構造１０Ｄは積層構造１０Ｂと異なる。
【００８２】
本発明の実施の形態４に係る炭化珪素半導体装置を形成する手順は、図６に示す、本発明の実施の形態２に係る炭化珪素半導体装置を形成する手順に順ずる。ただし、上述したように、積層構造１０Ｄにおいては、積層構造１０ＢにおけるＳｉ層１３の代わりにＳｉ金属層１５を形成している。このため、図６におけるＳｉ層を形成する工程（Ｓ４０）は、Ｓｉ金属層を形成する工程（Ｓ４０）となる。
【００８３】
このように、Ｓｉ金属層１５の主表面上に第２の金属層１４が形成されている場合においても、Ｓｉ金属層１５のように、Ｓｉを含有する層に、熱処理を行なう前の初期状態において第１の金属元素を含有させておけば、Ｓｉ元素が第１の金属元素により近い場所に存在するため、熱処理を行なった際に、より迅速に、Ｓｉと第１の金属元素とのシリサイド化を行なうことができる。
【００８４】
本発明の実施の形態４は、以上に述べた各点についてのみ、本発明の実施の形態２と異なる。すなわち、本発明の実施の形態４に関して、上述しなかった構成や条件、手順や効果などは、全て本発明の実施の形態２に順ずる。
【実施例１】
【００８５】
図１２〜図１９は、本発明の実施の形態２を利用してｐｎダイオードを形成した場合における各工程を行なった後の状態を示す概略断面図である。より具体的には、図１２は、ｐｎダイオードの形成のために図６の工程（Ｓ１０）を行なった状態を示す概略断面図である。図１３は、ｐｎダイオードの形成のために図６の工程（Ｓ２０）を行なった状態を示す概略断面図である。図１４は、ｐｎダイオードの形成のためにイオン注入を行なった状態を示す概略断面図である。図１５は、ｐｎダイオードの形成のためにフィールド酸化膜を形成した状態を示す概略断面図である。図１６は、ｐｎダイオードの形成のために図６の工程（Ｓ４５）を行なった状態を示す概略断面図である。図１７は、ｐｎダイオードの形成のために図６の工程（Ｓ５０）を行なった状態を示す概略断面図である。図１８は、ｐｎダイオードの形成のために図６の工程（Ｓ６０）を行なった状態を示す概略断面図である。図１９は、完成したｐｎダイオードの概略断面図である。図１２〜図１９を参照して、本発明を適用したｐｎダイオードの製造方法を説明する。
【００８６】
まず、図１２に示すように、図６の基板を準備する工程（Ｓ１０）として、たとえばｎ型のＳｉＣ基板２０を準備する。次に、図６のＳｉＣ層を形成する工程（Ｓ２０）として、ＳｉＣ基板２０の一方の主表面上に、ｎ−型エピタキシャル層２１（図１３参照）を形成する。また、ｎ−型エピタキシャル層２１の、ＳｉＣ基板２０と対向する表面と反対側の表面上に、ｐ＋型エピタキシャル層２２（図１３参照）を形成する。このようにして、図１３に示すような、ｎ−型エピタキシャル層２１とｐ＋型エピタキシャル層２２との積層構造を形成する。ｎ−型エピタキシャル層２１の不純物濃度は１ｅ１６ｃｍ−３、膜厚１０μｍとし、ｐ＋型エピタキシャル層２２の不純物濃度は２ｅ１７ｃｍ−３、膜厚０．８μｍとする。
【００８７】
続いて、図１４に示すように、ｐ＋型エピタキシャル層２２の内部に、Ａｌイオンを注入することにより、Ａｌイオン注入領域２３を形成する。このＡｌイオン注入領域２３を形成する工程は、形成するオーミック電極と基板との電気的なコンタクトを良好にするために、ｐ＋型エピタキシャル層２２の不純物濃度よりも２桁〜３桁程度不純物濃度の高い領域を形成する工程である。ここでのイオン注入におけるＡｌイオンのドーズ量は１ｅ１５ｃｍ−２とする。また、図１４に示すように、Ａｌイオン注入を行なう深さは、ｐ＋型エピタキシャル層２２の厚みよりも浅い方が好ましい。
【００８８】
図１４に示すようなＡｌイオン注入領域２３を形成するためには、まずｐ＋型エピタキシャル層２２の、ｎ−型エピタキシャル層２１と対向しない主表面上に、たとえば熱酸化により一定厚みを持つシリコン酸化膜（ＳｉＯ２膜）を形成する。そして当該ＳｉＯ２膜上に、一定厚みのレジストを塗布する。その状態で、たとえばフォトリソグラフィー技術により上記レジストをパターニングする。そして、パターンが形成された上記レジストをマスクとして用いて、たとえばＲＩＥエッチングによりＳｉＯ２膜をエッチングにより部分的に除去する（パターニングする）。この結果、Ａｌイオン注入領域２３が露出する開口部を有するＳｉＯ２膜が得られる。そしてレジストを除去した後、ｐ＋型エピタキシャル層２２の、ｎ−型エピタキシャル層２１と対向しない主表面側からＳｉＯ２膜の開口部に対してＡｌイオン注入を行なう。その後、ＳｉＯ２膜を除去する。このようにして、図１４に示す態様を示すＡｌイオン注入領域２３が形成される。このＡｌイオン注入領域２３は、ｐ＋型エピタキシャル層２２よりも不純物濃度が高く、電気抵抗が小さい。このため、後に形成するオーミック電極と基板との電気的なコンタクトを良好にすることができる。
【００８９】
ここで、Ａｌイオン注入領域２３の不純物を活性化するために、活性化アニール（熱処理）を１７００℃で３０分間実施する。その後、図１５に示すように、ｐ＋型エピタキシャル層２２およびＡｌイオン注入領域２３の主表面上（図１５の上側）に、たとえばウェット雰囲気中での熱酸化によりＳｉＯ２からなるフィールド酸化膜２４（厚さ５０ｎｍ）を形成する。このフィールド酸化膜２４は、ｐ＋型エピタキシャル層２２およびＡｌイオン注入領域２３の主表面を保護するために形成するものである。
【００９０】
次に、たとえばフォトリソグラフィー技術を用いてフィールド酸化膜２４上に開口パターンを有するマスクを形成する。当該マスクを用いたエッチングなどを行なうことにより、Ａｌイオン注入領域２３の、ｐ＋型エピタキシャル層２２と対向しない主表面上に形成されたフィールド酸化膜２４を除去する。このようにして、Ａｌイオン注入領域２３の、ｐ＋型エピタキシャル層２２と対向しない主表面を露出させる。そしてこの状態で、図６に示す第１の金属層を形成する工程（Ｓ３０）として、Ａｌイオン注入領域２３上に、図１６に示すようにたとえば厚み１０ｎｍのＴｉ薄膜２５を形成する。なお、Ｔｉ（チタン）の代わりに、たとえばＡｌ（アルミニウム）やＮｉ（ニッケル）、Ｐｔ（白金）、Ｗ（タングステン）、Ｐｄ（パラジウム）などを用いてもよい。
【００９１】
続いて図６に示すＳｉ層を形成する工程（Ｓ４０）として、図１６に示すようにたとえば厚み５０ｎｍのＳｉ層２７を、Ｔｉ薄膜２５の主表面上に形成する。次に図６に示す第２の金属層を形成する工程（Ｓ４５）として、図１６に示すようにたとえば厚み５０ｎｍのＴｉ薄膜２５を、Ｓｉ層２７の主表面上に形成する。なお、Ｔｉ（チタン）の代わりに、たとえばＡｌ（アルミニウム）やＣｒ（クロム）などを用いてもよい。
【００９２】
この状態で、図６に示す熱処理を行なう工程（Ｓ５０）として、図１６に示す系全体を１０００℃で２分間、熱処理する。すると、第１の金属層としてのＴｉ薄膜２５のＴｉと、Ｓｉ層２７のＳｉと、第２の金属層としてのＴｉ薄膜２５のＴｉとがシリサイド化することにより、図１７に示すようにシリサイド層としての電極５１を形成する。この電極５１はオーミック電極であり、第１の金属層としてのＴｉ薄膜２５とＳｉ層２７のＳｉとがシリサイド化された領域および第２の金属層としてのＴｉ薄膜２５とＳｉ層２７のＳｉとがシリサイド化された領域が独立に形成されたものが積層された形態をなしてもよいし、第１の金属層としてのＴｉ薄膜２５とＳｉ層２７のＳｉと、第２の金属層としてのＴｉ薄膜２５との３元素が混合してシリサイド化された１層のシリサイド層であってもよい。あるいは、電極５１の、Ａｌイオン注入領域２３と対向しない表面層は、シリサイド化されていないＴｉ薄膜２５が残存していてもよい。
【００９３】
そして、配線部を形成する工程（Ｓ６０）により、オーミック電極である電極５１の表面層上に、図１８に示すようにたとえば厚みが５０ｎｍのＴｉ薄膜２５および、厚みが３ｎｍのＡｌ薄膜２６を配線（パッド）として形成する。
【００９４】
以上の手順により、ｐｎダイオードのオーミック電極が１つ完成するが、実際のｐｎダイオードとして機能させるためには、オーミック電極は２つ（２極）必要である。このため、図１９に示すように、たとえばＳｉＣ基板２０の、ｎ−型エピタキシャル層２１と対向しない主表面（裏面）上にもオーミック電極（電極５１）を形成することにより、図１９に示すようなｐｎダイオード１００が完成する。このｐｎダイオード１００は、電極５１の表面層への炭素原子の析出や、ＳｉとＳｉＣとによるショットキー電極の形成が抑制された、良好な密着性を持つ配線を有するオーミック電極を備える。なお、ＳｉＣ基板２０の裏面上におけるオーミック電極（電極５１）、Ｔｉ薄膜２５およびＡｌ薄膜２６の製造方法は、基本的にｐ＋型エピタキシャル層２２上における電極５１、Ｔｉ薄膜２５およびＡｌ薄膜２６の製造方法と同様である。
【００９５】
なお、上述した、ＳｉＣ基板２０の、ｎ−型エピタキシャル層２１と対向しない主表面上に形成するオーミック電極は、図１９に示すように、本発明の実施の形態２と同様に形成してもよいが、他の手段を用いて形成してもよい。この際、図１９に示すように、ＳｉＣ基板２０に対して、形成するオーミック電極との電気的なコンタクトを良好にする目的で、不純物を高濃度にドープさせるためのイオン注入を行なう必要はない。ＳｉＣ基板２０は、一般的に高濃度に不純物が含まれているためｐ＋型エピタキシャル層２２に比して接触抵抗が小さく、そのままの状態で電気的に良好なコンタクトを取ることが可能であるためである。
【００９６】
また、以上に述べたｐｎダイオード１００のオーミック電極の形成方法として、本発明の実施の形態２に係る形成方法を例示したが、これに限らず、本発明の他の実施の形態、たとえば実施の形態１、３、４に係る形成方法を用いてオーミック電極を形成してもよい。いずれの実施の形態を用いても、図１７〜１９における電極５１は、Ｓｉと１種または２種の金属元素とがシリサイド化されることによる、１層ないし２層のシリサイド層から形成される。
【実施例２】
【００９７】
図２０〜図２６は、本発明の実施の形態２を利用してＲＥＳＵＲＦ−ＪＦＥＴを形成した場合における各工程を行なった後の状態を示す概略断面図である。より具体的には、図２０は、ＲＥＳＵＲＦ−ＪＦＥＴの形成のために図６の工程（Ｓ１０）を行なった状態を示す概略断面図である。図２１は、ＲＥＳＵＲＦ−ＪＦＥＴの形成のために図６の工程（Ｓ２０）を行なった状態を示す概略断面図である。図２２は、ＲＥＳＵＲＦ−ＪＦＥＴの形成のためにイオン注入を行なった状態を示す概略断面図である。図２３は、ＲＥＳＵＲＦ−ＪＦＥＴの形成のためにフィールド酸化膜を形成した状態を示す概略断面図である。図２４は、ＲＥＳＵＲＦ−ＪＦＥＴの形成のために図６の工程（Ｓ４５）を行なった状態を示す概略断面図である。図２５は、ＲＥＳＵＲＦ−ＪＦＥＴの形成のために図６の工程（Ｓ５０）を行なった状態を示す概略断面図である。図２６は、ＲＥＳＵＲＦ−ＪＦＥＴの形成のために図６の工程（Ｓ６０）を行ない、完成したＲＥＳＵＲＦ−ＪＦＥＴの状態を示す概略断面図である。図２０〜図２６を参照して、本発明の実施の形態２を利用したＲＥＳＵＲＦ−ＪＦＥＴの製造方法を説明する。
【００９８】
まず、図２０に示すように、図６の基板を準備する工程（Ｓ１０）として、たとえばｎ型のＳｉＣ基板２０を準備する。次に、図６のＳｉＣ層を形成する工程（Ｓ２０）として、ＳｉＣ基板２０の一方の主表面上に、ｐ＋型エピタキシャル層２２（図２１参照）を形成する。またｐ＋型エピタキシャル層２２の、ＳｉＣ基板２０と対向する表面と反対側の表面上に、ｎ＋型エピタキシャル層３２（図２１参照）を形成する。ｎ＋型エピタキシャル層３２の、ｐ＋型エピタキシャル層２２と対向する表面と反対側の表面上に、ｐ＋型エピタキシャル層２２（図２１参照）をさらに形成する。以上により、図２１に示すような、ｐ＋型エピタキシャル層２２とｎ＋型エピタキシャル層３２とｐ＋型エピタキシャル層２２との積層構造を形成する。ＳｉＣ基板２０と対向するｐ＋型エピタキシャル層２２の不純物濃度は２ｅ１７ｃｍ−３であり膜厚は１０μｍである。ｎ＋型エピタキシャル層３２の不純物濃度は２ｅ１７ｃｍ−３であり膜厚は０．４μｍである。最上層のｐ＋型エピタキシャル層２２の不純物濃度は２ｅ１７ｃｍ−３であり膜厚は０．２μｍである。
【００９９】
続いて、図２２に示すように、最上層のｐ＋型エピタキシャル層２２および、ｎ＋型エピタキシャル層３２の内部に、ＰイオンおよびＡｌイオンを注入することにより、ソース領域３３、ゲート領域３４、ドレイン領域３５を形成する。ソース領域３３およびドレイン領域３５を形成する工程は、形成するオーミック電極と基板との電気的なコンタクトを良好にするために、ｎ＋型エピタキシャル層３２の不純物濃度よりも２桁〜３桁程度不純物濃度の高い領域を形成する工程である。また、ゲート領域３４を形成する工程は、形成するトランジスタのチャネルを制御するゲート電極の電気的特性を高めるために、ｐ＋型エピタキシャル層２２およびｎ＋型エピタキシャル層３２の不純物濃度よりも１桁〜３桁程度不純物濃度の高い領域を形成する工程である。ここではソース領域３３およびドレイン領域３５を形成するために、イオン注入によりＰ（リン）イオンを６ｅ１４ｃｍ−２のドーズ量で注入し、ゲート領域３４を形成するために、Ａｌイオンを８ｅ１４ｃｍ−２のドーズ量で注入する。なお、ＲＥＳＵＲＦ−ＪＦＥＴとしての、ソース領域３３とドレイン領域３５との間の領域における電界強度分布を均一化し、電界集中を抑制させる機能を持たせるため、図２２に示すように、ソース領域３３、ゲート領域３４、およびドレイン領域３５の深さは、最上層のｐ＋型エピタキシャル層２２の厚みよりも深く、ｐ＋型エピタキシャル層２２とｎ＋型エピタキシャル層３２との合計厚みよりも浅いことが好ましい。
【０１００】
図２２に示すソース領域３３、ゲート領域３４、ドレイン領域３５を形成するためには、先述した図１４に示すようなＡｌイオン注入領域２３を形成する場合と同様に、たとえばフォトリソグラフィー技術とイオン注入法とを併用することが好ましい。
【０１０１】
ここで、ソース領域３３、ゲート領域３４、ドレイン領域３５の不純物を活性化するために、活性化アニール（熱処理）を１７００℃で３０分間実施した。その後、図２３に示すように、ｐ＋型エピタキシャル層２２およびソース領域３３、ゲート領域３４、ドレイン領域３５の主表面上（図２３の上側）に、たとえばウェット雰囲気中での熱酸化によりＳｉＯ２からなるフィールド酸化膜２４を１００ｎｍ形成する。このフィールド酸化膜は、ｐ＋型エピタキシャル層２２、ソース領域３３、ゲート領域３４およびドレイン領域３５の主表面を保護するために形成するものである。
【０１０２】
たとえばフォトリソグラフィー技術を用いてフィールド酸化膜２４上に開口パターンを有するマスクを形成する。当該マスクを用いたエッチングなどを行なうことにより、ソース領域３３、ゲート領域３４、ドレイン領域３５の、ｐ＋型エピタキシャル層２２と対向しない主表面上に形成されたフィールド酸化膜２４を除去する。このようにして、ソース領域３３、ゲート領域３４、ドレイン領域３５の、ｐ＋型エピタキシャル層２２と対向しない主表面を露出させる。そしてこの状態で、図６に示す第１の金属層を形成する工程（Ｓ３０）として、ソース領域３３、ゲート領域３４、ドレイン領域３５上に、図２４に示すようにたとえば厚み５０ｎｍのＮｉ薄膜３６を形成する。なお、Ｎｉ（ニッケル）の代わりに、たとえばＡｌ（アルミニウム）やＴｉ（チタン）、Ｐｔ（白金）、Ｗ（タングステン）、Ｐｄ（パラジウム）などを用いてもよい。続いて図６に示すＳｉ層を形成する工程（Ｓ４０）として、図２４に示すようにたとえば厚み１００ｎｍのＳｉ層２７を、Ｎｉ薄膜３６の主表面上に形成する。次に図６に示す第２の金属層を形成する工程（Ｓ４５）として、図２４に示すようにたとえば厚み２０ｎｍのＮｉ薄膜３６を、Ｓｉ層２７の主表面上に形成する。なお、Ｎｉ（ニッケル）の代わりに、たとえばＴｉ（チタン）やＡｌ（アルミニウム）、Ｃｒ（クロム）などを用いてもよい。
【０１０３】
この状態で、図６に示す熱処理を行なう工程（Ｓ５０）として、図２４に示す系全体を１０００℃で２分間、熱処理する。すると、第１の金属層としてのＮｉ薄膜３６のＮｉと、Ｓｉ層２７のＳｉと、第２の金属層としてのＮｉ薄膜３６のＮｉとがシリサイド化することにより、図２５に示すようにシリサイド層としての電極５２を形成する。この電極５２はオーミック電極である。電極５２は、第１の金属層としてのＮｉ薄膜３６とＳｉ層２７のＳｉとがシリサイド化された領域および第２の金属層としてのＮｉ薄膜３６とＳｉ層２７のＳｉとがシリサイド化された領域が独立に形成されたものが積層された形態をなしてもよい。また電極５２は、第１の金属層としてのＮｉ薄膜３６と、Ｓｉ層２７のＳｉと、第２の金属層としてのＮｉ薄膜３６との３元素が混合してシリサイド化された１層のシリサイド層であってもよい。あるいは、電極５２の、たとえばソース領域３３と対向しない表面層は、シリサイド化されていないＮｉ薄膜３６が残存していてもよい。
【０１０４】
そして、配線部を形成する工程（Ｓ６０）により、オーミック電極である電極５２の表面層上に、図２６に示すようにたとえば厚みが５０ｎｍのＴｉ薄膜２５および、厚みが３ｎｍのＡｌ薄膜２６を、配線（パッド）として形成する。
【０１０５】
以上の手順により形成された、図２６に示すＲＥＳＵＲＦ−ＪＦＥＴ２００は、電極５２の表面層への炭素原子の析出や、ＳｉとＳｉＣとによるショットキー電極の形成が抑制された、良好な密着性を持つ配線を有するオーミック電極（電極５２）を備える。
【０１０６】
なお、以上に述べたＲＥＳＵＲＦ−ＪＦＥＴ２００のオーミック電極の形成方法として、本発明の実施の形態２に係る形成方法を例示したが、これに限らず、本発明の他の実施の形態、たとえば実施の形態１、３、４に係る形成方法を用いてオーミック電極を形成してもよい。いずれの実施の形態を用いても、図２５〜２６における電極５２は、Ｓｉと１種または２種の金属元素とがシリサイド化されることによる、１層ないし２層のシリサイド層から形成される。
【実施例３】
【０１０７】
図２７〜図３４は、本発明の実施の形態３を利用して横型ＭＯＳＦＥＴを形成した場合における各工程を行なった後の状態を示す概略断面図である。より具体的には、図２７は、横型ＭＯＳＦＥＴの形成のために図６の工程（Ｓ１０）を行なった状態を示す概略断面図である。図２８は、横型ＭＯＳＦＥＴの形成のために図６の工程（Ｓ２０）を行なった状態を示す概略断面図である。図２９は、横型ＭＯＳＦＥＴの形成のためにイオン注入を行なった状態を示す概略断面図である。図３０は、横型ＭＯＳＦＥＴの形成のためにフィールド酸化膜を形成した状態を示す概略断面図である。図３１は、横型ＭＯＳＦＥＴの形成のために図６の工程（Ｓ４５）を行なった状態を示す概略断面図である。図３２は、横型ＭＯＳＦＥＴの形成のために図６の工程（Ｓ５０）を行なった状態を示す概略断面図である。図３３は、横型ＭＯＳＦＥＴの形成のためにゲート電極を形成した状態を示す概略断面図である。図３４は、横型ＭＯＳＦＥＴの形成のために図６の工程（Ｓ６０）を行ない、完成した横型ＭＯＳＦＥＴの状態を示す概略断面図である。図２７〜図３４を参照して、本発明の実施の形態３を利用した横型ＭＯＳＦＥＴの製造方法を説明する。
【０１０８】
まず、図２７に示すように、図６の基板を準備する工程（Ｓ１０）として、たとえばｎ型のＳｉＣ基板２０を準備する。次に、図６のＳｉＣ層を形成する工程（Ｓ２０）として、ＳｉＣ基板２０の一方の主表面上に、ｐ−型エピタキシャル層３１を形成する。すると、図２８に示すようなｐ−型エピタキシャル層３１を形成することができる。なお、このｐ−型エピタキシャル層３１の不純物濃度は１ｅ１６ｃｍ−３で膜厚１０μｍとする。
【０１０９】
続いて、図２９に示すように、ｐ−型エピタキシャル層３１の内部に、Ｐイオンを注入することにより、導電型がｎ型のソース領域３３、ドレイン領域３５を形成する。ソース領域３３およびドレイン領域３５を形成する工程は、形成するオーミック電極と基板との電気的なコンタクトを良好にするために、また、形成するトランジスタのチャネルを制御するゲート電極の電気的特性を高めるために、ｐ−型エピタキシャル層３１の不純物濃度よりも２桁〜３桁程度不純物濃度の高い領域を形成する工程である。ここではソース領域３３およびドレイン領域３５を形成するために、イオン注入によりたとえばＰ（リン）イオンを５ｅ１４ｃｍ−２のドーズ量で注入する。なお、図２９に示すように、ソース領域３３およびドレイン領域３５の深さは、ｐ−型エピタキシャル層３１の厚みよりも浅いことが好ましい。
【０１１０】
図２９に示すソース領域３３、ドレイン領域３５を形成するためには、先述した図１４に示すようなＡｌイオン注入領域２３と同様に、たとえばフォトリソグラフィー技術とイオン注入とを併用することが好ましい。
【０１１１】
ここで、ソース領域３３、ドレイン領域３５の不純物を活性化するために、活性化アニール（熱処理）をたとえば１７５０℃で３０分間実施した後、図３０に示すように、ｐ−型エピタキシャル層３１およびソース領域３３、ドレイン領域３５の主表面上（図３０の上側）に、たとえばウェット雰囲気中での熱酸化によりＳｉＯ２からなるフィールド酸化膜２４を５０ｎｍ形成する。このフィールド酸化膜２４は、チャネル領域上の部分がゲート絶縁膜として作用するとともに、ｐ−型エピタキシャル層３１、ソース領域３３およびドレイン領域３５の主表面を保護するために形成するものである。
【０１１２】
たとえばフォトリソグラフィー技術を用いてフィールド酸化膜２４上に開口パターンを有するマスクを形成する。当該マスクを用いたエッチングなどを行なうことにより、ソース領域３３およびドレイン領域３５の、ｐ−型エピタキシャル層３１と対向しない主表面上に形成されたフィールド酸化膜２４の一部を除去する。このようにして、ソース領域３３およびドレイン領域３５の、ｐ−型エピタキシャル層３１と対向しない主表面の一部を露出させる。そしてこの状態で、図６に示す第１の金属層を形成する工程（Ｓ３０）として、ソース領域３３およびドレイン領域３５上の、フィールド酸化膜２４を除去した領域に、図３１に示すようにたとえば厚み５０ｎｍのＮｉ薄膜３６を形成する。なお、Ｎｉ（ニッケル）の代わりに、たとえばＡｌ（アルミニウム）やＴｉ（チタン）、Ｐｔ（白金）、Ｗ（タングステン）、Ｐｄ（パラジウム）などを用いてもよい。続いて図６に示すＳｉ層を形成する工程（Ｓ４０）として、図３１に示すようにたとえば厚み１００ｎｍのＳｉ層２７を、Ｎｉ薄膜３６の主表面上に形成する。次に図６に示す第２の金属層を形成する工程（Ｓ４５）として、図３１に示すようにたとえば厚み２０ｎｍのＷ薄膜３７を、Ｓｉ層２７の主表面上に形成する。なお、Ｗ（タングステン）の代わりに、たとえばＴｉ（チタン）やＡｌ（アルミニウム）、Ｃｒ（クロム）などを用いてもよい。
【０１１３】
この状態で、図６に示す熱処理を行なう工程（Ｓ５０）として、図３１に示す系全体をたとえば１０００℃で２分間、熱処理する。すると、第１の金属層としてのＮｉ薄膜３６のＮｉと、Ｓｉ層２７のＳｉと、第２の金属層としてのＷ薄膜３７のＷとがシリサイド化することにより、図３２に示すようにシリサイド層としての電極５３を形成する。この電極５３はオーミック電極であり、第１の金属層としてのＮｉ薄膜３６とＳｉ層２７のＳｉとがシリサイド化された領域および第２の金属層としてのＷ薄膜３７とＳｉ層２７のＳｉとがシリサイド化された領域が独立に形成されたものが積層された形態をなしてもよい。また当該電極５３は、第１の金属層としてのＮｉ薄膜３６と、Ｓｉ層２７のＳｉと、第２の金属層としてのＷ薄膜３７との３元素が混合してシリサイド化された１層のシリサイド層であってもよい。あるいは、電極５３の、たとえばソース領域３３と対向しない表面層は、シリサイド化されていないＷ薄膜３７が残存していてもよい。
【０１１４】
次に、たとえばフォトリソグラフィー法を用いてレジストマスクを形成した後、真空蒸着、イオンビーム蒸着やスパッタを用いて導電体膜としてのＡｌ薄膜を形成し、当該導電体膜のゲート電極となるべき部分以外の部分をレジストマスクとともに除去（リフトオフ）することにより、図３３のようにフィールド酸化膜２４上にゲート電極としてのＡｌ薄膜２６を形成する、ここで、Ａｌ薄膜２６の厚みは２００ｎｍであり、Ａｌ薄膜２６はソース領域３３とドレイン領域３５とを跨ぐように（チャネル領域上に）形成される。
【０１１５】
そして、配線部を形成する工程（Ｓ６０）により、オーミック電極である電極５３の表面層上に、図３４に示すようにたとえば厚みが５０ｎｍのＷ薄膜３７および、厚みが３ｎｍのＡｌ薄膜２６を、配線（パッド）として形成する。なお、ゲート電極であるＡｌ薄膜２６上にも同様にＷ薄膜３７およびＡｌ薄膜２６を形成する。
【０１１６】
以上の手順により、形成された、図３４に示す横型ＭＯＳＦＥＴ３００は、電極５３の表面層への炭素原子の析出や、ＳｉとＳｉＣとによるショットキー電極の形成が抑制された、良好な密着性を持つ配線を有するオーミック電極を備える。
【０１１７】
なお、以上に述べた横型ＭＯＳＦＥＴ３００のオーミック電極の形成方法として、本発明の実施の形態２に係る形成方法を例示したが、これに限らず、本発明の他の実施の形態、たとえば実施の形態１、３、４に係る形成方法を用いてオーミック電極を形成してもよい。いずれの実施の形態を用いても、図３２〜３４における電極５３は、Ｓｉと１種または２種の金属元素とがシリサイド化されることによる、１層ないし２層のシリサイド層から形成される。
【０１１８】
その他、横型ＭＯＳＦＥＴに限らずたとえば縦型ＭＯＳＦＥＴ、ＭＥＳＦＥＴ、ＩＧＢＴなど、オーミック電極を有する炭化珪素半導体装置に対して、本発明の実施の形態を用いることができる。
【０１１９】
今回開示された各実施の形態および各実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【０１２０】
本発明は、ショットキー接触を形成することなく、炭素の析出を抑制することにより配線との密着性を向上するオーミック電極を備える炭化珪素半導体装置を提供することができる技術として、特に優れている。
【図面の簡単な説明】
【０１２１】
【図１】本発明の実施の形態１に係る炭化珪素半導体装置のオーミック電極を形成するための積層構造を示す概略断面図である。
【図２】本発明の実施の形態１に係る炭化珪素半導体装置を形成する手順を示すフローチャートである。
【図３】熱処理を行なった後の本発明の実施の形態１に係るオーミック電極としての積層構造を示す概略断面図である。
【図４】熱処理を行なった後の本発明の実施の形態１に係るオーミック電極としての別の形態の積層構造を示す概略断面図である。
【図５】本発明の実施の形態２に係る炭化珪素半導体装置のオーミック電極を形成するための積層構造を示す概略断面図である。
【図６】本発明の実施の形態２に係る炭化珪素半導体装置を形成する手順を示すフローチャートである。
【図７】熱処理を行なった後の本発明の実施の形態２に係るオーミック電極としての積層構造を示す概略断面図である。
【図８】熱処理を行なった後の本発明の実施の形態２に係るオーミック電極としての別の形態の積層構造を示す概略断面図である。
【図９】熱処理を行なった後の本発明の実施の形態２に係るオーミック電極としてのさらに別の形態の積層構造を示す概略断面図である。
【図１０】本発明の実施の形態３に係る炭化珪素半導体装置のオーミック電極を形成するための積層構造を示す概略断面図である。
【図１１】本発明の実施の形態４に係る炭化珪素半導体装置のオーミック電極を形成するための積層構造を示す概略断面図である。
【図１２】ｐｎダイオードの形成のために図６の工程（Ｓ１０）を行なった状態を示す概略断面図である。
【図１３】ｐｎダイオードの形成のために図６の工程（Ｓ２０）を行なった状態を示す概略断面図である。
【図１４】ｐｎダイオードの形成のためにイオン注入を行なった状態を示す概略断面図である。
【図１５】ｐｎダイオードの形成のためにフィールド酸化膜を形成した状態を示す概略断面図である。
【図１６】ｐｎダイオードの形成のために図６の工程（Ｓ４５）を行なった状態を示す概略断面図である。
【図１７】ｐｎダイオードの形成のために図６の工程（Ｓ５０）を行なった状態を示す概略断面図である。
【図１８】ｐｎダイオードの形成のために図６の工程（Ｓ６０）を行なった状態を示す概略断面図である。
【図１９】完成したｐｎダイオードの概略断面図である。
【図２０】ＲＥＳＵＲＦ−ＪＦＥＴの形成のために図６の工程（Ｓ１０）を行なった状態を示す概略断面図である。
【図２１】ＲＥＳＵＲＦ−ＪＦＥＴの形成のために図６の工程（Ｓ２０）を行なった状態を示す概略断面図である。
【図２２】ＲＥＳＵＲＦ−ＪＦＥＴの形成のためにイオン注入を行なった状態を示す概略断面図である。
【図２３】ＲＥＳＵＲＦ−ＪＦＥＴの形成のためにフィールド酸化膜を形成した状態を示す概略断面図である。
【図２４】ＲＥＳＵＲＦ−ＪＦＥＴの形成のために図６の工程（Ｓ４５）を行なった状態を示す概略断面図である。
【図２５】ＲＥＳＵＲＦ−ＪＦＥＴの形成のために図６の工程（Ｓ５０）を行なった状態を示す概略断面図である。
【図２６】ＲＥＳＵＲＦ−ＪＦＥＴの形成のために図６の工程（Ｓ６０）を行ない、完成したＲＥＳＵＲＦ−ＪＦＥＴの状態を示す概略断面図である。
【図２７】横型ＭＯＳＦＥＴの形成のために図６の工程（Ｓ１０）を行なった状態を示す概略断面図である。
【図２８】横型ＭＯＳＦＥＴの形成のために図６の工程（Ｓ２０）を行なった状態を示す概略断面図である。
【図２９】横型ＭＯＳＦＥＴの形成のためにイオン注入を行なった状態を示す概略断面図である。
【図３０】横型ＭＯＳＦＥＴの形成のためにフィールド酸化膜を形成した状態を示す概略断面図である。
【図３１】横型ＭＯＳＦＥＴの形成のために図６の工程（Ｓ４５）を行なった状態を示す概略断面図である。
【図３２】横型ＭＯＳＦＥＴの形成のために図６の工程（Ｓ５０）を行なった状態を示す概略断面図である。
【図３３】横型ＭＯＳＦＥＴの形成のためにゲート電極を形成した状態を示す概略断面図である。
【図３４】横型ＭＯＳＦＥＴの形成のために図６の工程（Ｓ６０）を行ない、完成した横型ＭＯＳＦＥＴの状態を示す概略断面図である。
【図３５】一般的なＳｉＣ半導体装置の電極と配線の状態を示す概略断面図である。
【図３６】ＳｉＣ半導体層の上にＮｉとＳｉとの合金層を形成した構造を示す概略断面図である。
【符号の説明】
【０１２２】
１０，２０，９５  ＳｉＣ基板、１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ  積層構造、１１  ＳｉＣ層、１１Ａ，１１Ｂ，１２Ａ，１２Ｂ，１３Ｂ  オーミック電極、１２  第１の金属層、１３，２７  Ｓｉ層、１４  第２の金属層、１５  Ｓｉ金属層、２１  ｎ−型エピタキシャル層、２２  ｐ＋型エピタキシャル層、２３  Ａｌイオン注入領域、２４  フィールド酸化膜、２５  Ｔｉ薄膜、２６  Ａｌ薄膜、３１  ｐ−型エピタキシャル層、３２  ｎ＋型エピタキシャル層、３３  ソース領域、３４  ゲート領域、３５  ドレイン領域、３６  Ｎｉ薄膜、３７  Ｗ薄膜、４１  炭素含有シリサイド層、４２，４３  シリサイド層、４４  上部シリサイド層、５１，５２，５３，９８  電極、９４  Ｎｉ−Ｓｉ合金層、９５Ａ  電子デバイス、９６  配線、９７  炭素、９９  ＳｉＣ半導体基板、９９Ａ  ＳｉＣ半導体装置、１００  ｐｎダイオード、２００  ＲＥＳＵＲＦ−ＪＦＥＴ、３００  横型ＭＯＳＦＥＴ。
【図１】
2010103229.tif 000003
【図２】
2010103229.tif 000004
【図３】
2010103229.tif 000005
【図４】
2010103229.tif 000006
【図５】
2010103229.tif 000007
【図６】
2010103229.tif 000008
【図７】
2010103229.tif 000009
【図８】
2010103229.tif 000010
【図９】
2010103229.tif 000011
【図１０】
2010103229.tif 000012
【図１１】
2010103229.tif 000013
【図１２】
2010103229.tif 000014
【図１３】
2010103229.tif 000015
【図１４】
2010103229.tif 000016
【図１５】
2010103229.tif 000017
【図１６】
2010103229.tif 000018
【図１７】
2010103229.tif 000019
【図１８】
2010103229.tif 000020
【図１９】
2010103229.tif 000021
【図２０】
2010103229.tif 000022
【図２１】
2010103229.tif 000023
【図２２】
2010103229.tif 000024
【図２３】
2010103229.tif 000025
【図２４】
2010103229.tif 000026
【図２５】
2010103229.tif 000027
【図２６】
2010103229.tif 000028
【図２７】
2010103229.tif 000029
【図２８】
2010103229.tif 000030
【図２９】
2010103229.tif 000031
【図３０】
2010103229.tif 000032
【図３１】
2010103229.tif 000033
【図３２】
2010103229.tif 000034
【図３３】
2010103229.tif 000035
【図３４】
2010103229.tif 000036
【図３５】
2010103229.tif 000037
【図３６】
2010103229.tif 000038