(57)【要約】【課題】各垂直信号線の信号のレベルが同一である場合において各列毎のＡＤ変換により得られるデジタル信号の値のばらつきを、低減する。【解決手段】固体撮像素子は、２次元に配置され入射光を光電変換する複数の画素と、各々が前記複数の画素の各列に対応して設けられ対応する列の前記画素の出力信号が供給される複数の垂直信号線４と、複数の比較部１１と、複数の参照信号供給部１４とを備える。複数の比較部１１は、各々が各垂直信号線４に対応して設けられ、各々が対応する垂直信号線４の信号に応じたアナログ信号と自身に供給される参照信号Ｖｒｅｆとを、前記アナログ信号をデジタル信号に変換するために比較する。複数の参照信号供給部１４は、複数の比較部１１に参照信号Ｖｒｅｆを互いに重複することなく供給する。【選択図】図２
2010103592.tif 000002
【特許請求の範囲】
【請求項１】
２次元に配置され入射光を光電変換する複数の画素と、
各々が前記複数の画素の各列に対応して設けられ対応する列の前記画素の出力信号が供給される複数の垂直信号線と、
各々が前記各垂直信号線に対応して設けられ、各々が対応する垂直信号線の信号に応じたアナログ信号と自身に供給される参照信号とを、前記アナログ信号をデジタル信号に変換するために比較する複数の比較部と、
前記複数の比較部に前記参照信号を互いに重複することなく供給する複数の参照信号供給部と、
を備えたことを特徴とする固体撮像素子。
【請求項２】
前記参照信号は漸次変化することを特徴とする請求項１記載の固体撮像素子。
【請求項３】
前記各参照信号供給部は、順次隣接する２本以上の前記垂直信号線に対応して設けられた２つ以上の前記比較部に前記参照信号を供給することを特徴とする請求項１又は２記載の固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子に関するものである。
【背景技術】
【０００２】
従来から、固体撮像素子として、画素の２次元配列に対して列毎にアナログ−デジタル変換器（以下、ＡＤＣ（Analog-Digital Converter）と略す場合がある。）を配置してなる列並列ＡＤＣ搭載の固体撮像素子が、提案されている（例えば、下記特許文献１）。
【０００３】
このような固体撮像素子では、画素の各列に対応して垂直信号線が設けられている。垂直信号線には、それに対応する列の画素の出力信号が供給される。そして、各垂直信号線に対応して、前記アナログ−デジタル変換器の一部をなす比較部が設けられている。各比較部は、それに対応する垂直信号線の信号に応じたアナログ信号と、自身に供給される漸次変化するランプ波形の参照信号とを、比較する。このような固体撮像素子では、前記比較部による比較処理の結果に基づいて、前記アナログ信号を変換元とした変換後のデジタル信号を得る。
【０００４】
このような従来の列並列ＡＤＣ搭載の固体撮像素子では、下記特許文献１に開示されているように、前記各比較部に対して前記参照信号を供給する参照信号供給部が、全ての比較部に対して共通して１つだけ設けられていた。
【特許文献１】特開２００８−１６０８８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明者の研究の結果、前記従来の列並列ＡＤＣ搭載の固体撮像素子では、各垂直信号線の信号のレベルが同一であっても、各列毎のＡＤ変換（アナログ−デジタル変換）により得られるデジタル信号の値にばらつきが生じてしまい、これに起因して、得られる画像の画質が低下してしまうことが判明した。
【０００６】
本発明は、このような事情に鑑みてなされたもので、各垂直信号線の信号のレベルが同一である場合において各列毎のＡＤ変換により得られるデジタル信号の値のばらつきを低減することができる固体撮像素子を、提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明者の更なる研究の結果、前記従来の列並列ＡＤＣ搭載の固体撮像素子で前述したばらつきが生ずる原因が、次の通りであることが判明した。すなわち、前記従来の列並列ＡＤＣ搭載の固体撮像素子では、前述したように参照信号供給部が全ての比較部に対して共通して１つだけ設けられているので、この１つの参照信号供給部から各比較部に対して各配線を介して参照信号を供給する。したがって、１つの参照信号供給部からの各比較部に対する各配線の長さが比較的大きくばらつくため、各配線の抵抗及び浮遊容量が比較的大きくばらつき、各配線による時定数が比較的大きくばらつく。このため、各比較部に供給される参照信号の傾斜（時間経過に対する信号レベルの変化）が比較的大きくばらついてしまう。その結果、各垂直信号線の信号のレベルが同一であっても、各列毎のＡＤ変換により得られるデジタル信号の値に比較的大きなばらつきが生じてしまったのである。
【０００８】
このようなばらつきの原因究明の結果に基づき、前記課題を解決するための手段として、以下の各態様を提示する。第１の態様による固体撮像素子は、２次元に配置され入射光を光電変換する複数の画素と、各々が前記複数の画素の各列に対応して設けられ対応する列の前記画素の出力信号が供給される複数の垂直信号線と、各々が前記各垂直信号線に対応して設けられ、各々が対応する垂直信号線の信号に応じたアナログ信号と自身に供給される参照信号とを、前記アナログ信号をデジタル信号に変換するために比較する複数の比較部と、前記複数の比較部に前記参照信号を互いに重複することなく供給する複数の参照信号供給部と、を備えたものである。
【０００９】
第２の態様による固体撮像素子は、前記第１の態様において、前記参照信号は漸次変化するものである。
【００１０】
第３の態様による固体撮像素子は、前記第１又は第２の態様において、前記各参照信号供給部は、順次隣接する２本以上の前記垂直信号線に対応して設けられた２つ以上の前記比較部に前記参照信号を供給するものである。
【発明の効果】
【００１１】
本発明によれば、各垂直信号線の信号のレベルが同一である場合において各列毎のＡＤ変換により得られるデジタル信号の値のばらつきを低減することができる固体撮像素子を、提供することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明による固体撮像素子について、図面を参照して説明する。
【００１３】
図１は、本発明の一実施の形態による固体撮像素子１を示す概略構成図である。本実施の形態による固体撮像素子１は、ＣＭＯＳイメージセンサとして構成されている。
【００１４】
この固体撮像素子１では、入射光を光電変換する複数の画素２が、行列状に２次元に配置されることによって、画素アレイ部３を構成している。図面には示していないが、各画素２は、例えば、一般的なＣＭＯＳイメージセンサと同様に、入射光に応じた電荷を生成し蓄積する光電変換部としてのフォトダイオードと、前記電荷を受け取って前記電荷を電圧に変換するフローティングディフュージョンと、前記フローティングディフュージョンの電位に応じた信号を出力する増幅トランジスタと、前記フォトダイオードからフローティングディフュージョンに電荷を転送する転送トランジスタと、フローティングディフュージョンの電位をリセットするリセットトランジスタと、当該画素２を選択するための選択トランジスタとから構成される。
【００１５】
本実施の形態による固体撮像素子１は、画素アレイ部３の他に、画素２の各列に対応して各列毎に設けられた垂直信号線４と、画素２の各行に対応して各行毎に設けられた制御線５と、垂直駆動回路６と、ＡＤ変換部７と、水平駆動回路８と、タイミング制御回路９とを有している。画素アレイ部３の行アドレスや垂直走査の制御は、垂直駆動回路６により、制御線５を介して行われる。この制御によって、各垂直信号線４には、それに対応する列の画素２の出力信号（アナログ信号）が供給される。
【００１６】
ＡＤ変換部７は、垂直信号線４毎に、各垂直信号線４のアナログ信号をＡＤ変換し、各垂直信号線４のアナログ信号に応じたデジタル信号を得る。ＡＤ変換部７の詳細な構成及び動作については、後述する。
【００１７】
水平駆動回路８は、水平走査を行い、ＡＤ変換部７により得られた各列毎（各垂直信号線４毎）のデジタル信号を順次出力させる。
【００１８】
タイミング制御回路９は、マスタークロックＣＫに基づいて、垂直駆動回路６、ＡＤ変換部７及び水平駆動回路８などの各動作に必要なクロック信号やタイミング信号を生成し、これらの信号を該当する回路部分に供給する。
【００１９】
図１中のＡＤ変換部７の構成及びその作用を除いて、本実施の形態による固体撮像素子１の基本的な動作は、従来の列並列ＡＤＣ搭載の固体撮像素子と同様である。したがって、ここでは、その基本的な動作の説明は省略する。
【００２０】
図２は、図１中のＡＤ変換部７を示す回路図である。ＡＤ変換部７は、図２に示すように、各垂直信号線４に対応して各垂直信号線４毎に設けられた比較器１１及びラッチ回路１２と、全てのラッチ回路１２に共通して設けられた１つのカウンタ１３と、複数の参照信号供給部１４とから構成されている。
【００２１】
本実施の形態では、各比較器１１は、それに対応する垂直信号線４に直接に接続され、それに対応する垂直信号線４の信号であるアナログ信号と、自身に供給される参照信号Ｖｒｅｆとを、前記アナログ信号をデジタル信号に変換するために比較する。なお、垂直信号線４と比較器１１との間には、例えば、カラムアンプを設けてもよい。図面には示していないが、垂直信号線４と比較器１１との間には、必要に応じて、ＡＤ変換中に比較器１１に入力される信号が変動しないようにサンプルホールド回路が設けられる。
【００２２】
カウンタ１３は、タイミング制御回路９から受けるスタート信号に応答して、所定の初期値から、タイミング制御回路９から受けるクロック信号をカウントしていく。カウンタ１３のカウント値は、全てのラッチ回路１２に入力される。各ラッチ回路１２は、それに対応する比較器１１による比較処理の結果に基づいて、当該比較器１１に入力された参照信号のレベルが、当該比較器１１に入力された垂直信号線４の信号のレベルと等しくなった時点で、カウンタ１３のカウント値をラッチする。ラッチ回路１２でラッチされたカウント値は、それに対応する垂直信号線４の信号を変換元とした変換後のデジタル信号となる。なお、本実施の形態では、ラッチ回路１２は、ラッチしたカウント値をパラレル−シリアル変換してシリアルデジタル信号として出力させるパラレル−シリアル変換機能を有している。もっとも、ラッチ回路１２は、必ずしもこのような機能を有していなくてもよい。
【００２３】
本実施の形態では、複数の参照信号供給部１４は、順次隣接する３本の垂直信号線４に対応して設けられた３つの比較器１１に対して、１つずつ設けられている。各参照信号供給部１４は、前記参照信号Ｖｒｅｆとして、前記スタート信号に応答して漸次変化する信号を、それに対応する３つの比較器１１に供給する。本実施の形態では、これによって、複数の参照信号供給部１４は、参照信号Ｖｒｅｆを、互いに重複することなく全ての比較器１１に供給する。なお、本発明では、参照信号供給部１４は、必ずしも、順次隣接する３本の垂直信号線４に対応して設けられた３つの比較器１１に対して１つずつ設ける必要はない。本発明では、参照信号供給部１４の数は２つ以上であればよいし、また、参照信号供給部１４は、順次隣接しない２本以上の垂直信号線４に対応して設けられた２つ以上の比較器１１に対して１つずつ設けてもよい。
【００２４】
本実施の形態では、参照信号供給部１４は、カウンタ１３のカウント値をＤＡ変換（デジタル−アナログ変換）するＤＡＣ（デジタル−アナログ変換器）１５で構成されている。本実施の形態では、ラッチ回路１２に供給されるカウント値を得るためのカウンタと、ＤＡＣ１５に供給されるカウント値を得るためのカウンタとが、１つのカウンタ１３で兼用されているが、両者のカウンタを別々に設けてもよい。
【００２５】
図３は、図２に示すＡＤ変換部７における各比較器１１の入力部に入力される参照信号Ｖｒｅｆのうち、傾斜が最も急な参照信号ＶｒｅｆＡと傾斜が最も緩やかな参照信号ＶｒｅｆＢを示す図である。図３において、時点ｔｓは、カウンタ１３がタイミング制御回路９からのスタート信号に応答して、カウント動作を開始した時点である。
【００２６】
各参照信号供給部１４の出力部での参照信号Ｖｒｅｆは同一である。しかし、各比較器１１の入力部と、それに対応する参照信号供給部１４の出力部との間の配線の長さに応じて、各配線の抵抗及び浮遊容量がばらつくので、各配線による時定数がばらつく。その時定数のばらつきによって、図３に示すように、参照信号ＶｒｅｆＡと参照信号ＶｒｅｆＢとでは傾斜が異なっているのである。しかしながら、本実施の形態では、複数の参照信号供給部１４が、順次隣接する３本の垂直信号線４に対応して設けられた３つの比較器１１に対して１つずつ設けられ、各参照信号供給部１４は対応する３つの比較器１１の近くに配置されている。このため、本実施の形態では、参照信号ＶｒｅｆＡと参照信号ＶｒｅｆＢとの間の傾斜の差はごくわずかである。
【００２７】
なお、本実施の形態では、参照信号ＶｒｅｆをＤＡＣ１５により得ているので、参照信号ＶｒｅｆＡ，ＶｒｅｆＢは、本来、階段状のランプ波形として記載すべきである。しかし、図３では、図面表記の便宜上、参照信号ＶｒｅｆＡ，ＶｒｅｆＢは、連続的なランプ波形として記載している。
【００２８】
今、参照信号ＶｒｅｆＡが入力された比較器１１にも参照信号ＶｒｅｆＢが入力された比較器１１にも、対応する垂直信号線４からレベルＶ１の信号が入力される場合を、考える。この場合、図３に示すように、参照信号ＶｒｅｆＡが入力された比較器１１に接続されたラッチ回路１２には、参照信号ＶｒｅｆＡのレベルがＶ１となった時点ｔａでのカウンタ１３のカウント値がラッチされる。また、参照信号ＶｒｅｆＢが入力された比較器１１に接続されたラッチ回路１２には、参照信号ＶｒｅｆＢのレベルがＶ１となった時点ｔｂでのカウンタ１３のカウント値がラッチされる。時点ｔａから時点ｔｂまでの時間Δｔが、カウンタ１３がカウントするクロック信号の周期よりも大きければ、両者のカウント値が異なってしまい、２本の垂直信号線４の信号に関して、同じレベルＶ１が異なったデジタル信号（デジタル値＝カウント値）に変換されることになる。一方、時点ｔａから時点ｔｂまでの時間Δｔが、カウンタ１３がカウントするクロック信号の周期よりも小さければ、両者のカウント値は同一となり、２本の垂直信号線４の信号に関して、同じレベルＶ１が同じデジタル信号（デジタル値＝カウント値）に変換されることになる。
【００２９】
本実施の形態では、前述したように、参照信号ＶｒｅｆＡと参照信号ＶｒｅｆＢとの間の傾斜の差はごくわずかである。したがって、前述した時間Δｔが小さくなり、ひいては、各垂直信号線４の信号のレベルが同一である場合において各列毎のＡＤ変換により得られるデジタル信号の値のばらつきを低減することができる。この点について、以下に、比較例と比較しつつ説明する。
【００３０】
図４は、本実施の形態による固体撮像素子１と比較される比較例による固体撮像素子において用いられるＡＤ変換部２７を示す回路であり、図２に対応している。図４において、図２中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
【００３１】
この比較例による固体撮像素子が本実施の形態による固体撮像素子１と異なる所は、ＡＤ変換部７に代えてＡＤ変換部２７が用いられている点のみである。ＡＤ変換部２７がＡＤ変換部７と異なる所は、参照信号供給部１４を全ての比較器１１に共通して１つだけ設け、その１つの参照信号供給部１４から全ての比較器１１に参照信号Ｖｒｅｆを供給している点のみである。この比較例では、参照信号供給部１４は、図４中の最も左側の列の垂直信号線４に対応する比較器１１の左側に配置されている。
【００３２】
図５は、図４に示すＡＤ変換部２７における各比較器１１の入力部に入力される参照信号Ｖｒｅｆのうち、傾斜が最も急な参照信号ＶｒｅｆＡと傾斜が最も緩やかな参照信号ＶｒｅｆＢを示す図である。図５において、図３中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
【００３３】
ＡＤ変換部２７では、参照信号供給部１４の出力部から最も左側の比較器１１の入力部までの配線の長さが最も短くてその配線の抵抗及び浮遊容量が最も小さいので、参照信号ＶｒｅｆＡは、最も左側の比較器１１の入力部に入力される参照信号に相当する。また、ＡＤ変換部２７では、参照信号供給部１４の出力部から最も右側の比較器１１の入力部までの配線の長さが最も長くてその配線の抵抗及び浮遊容量が最も大きいので、参照信号ＶｒｅｆＢは、最も右側の比較器１１の入力部に入力される参照信号に相当する。両配線の長さの差は非常に大きく、両配線の抵抗及び浮遊容量の差が大きいので、図５において、参照信号ＶｒｅｆＡと参照信号ＶｒｅｆＢとの間の傾斜の差は大きい。よって、図５において、時間Δｔが大きくなり、ひいては、各垂直信号線４の信号のレベルが同一である場合において各列毎のＡＤ変換により得られるデジタル信号の値のばらつきが増大してしまう。
【００３４】
これに対して、本実施の形態では、前述したように、複数の参照信号供給部１４が、順次隣接する３本の垂直信号線４に対応して設けられた３つの比較器１１に対して１つずつ設けられ、各参照信号供給部１４は対応する３つの比較器１１の近くに配置されている。このため、本実施の形態では、参照信号ＶｒｅｆＡと参照信号ＶｒｅｆＢとの間の傾斜の差は、前記比較例に比べてごくわずかである。したがって、本実施の形態によれば、前記比較例に比べて、前述した時間Δｔが小さくなり、ひいては、各垂直信号線４の信号のレベルが同一である場合において各列毎のＡＤ変換により得られるデジタル信号の値のばらつきを低減することができる。
【００３５】
ところで、近年、固体撮像素子においては、高速読み出しによるフレームレートの向上が要請されている。この要請に応えるためには、本実施の形態や前記比較例において、カウンタ１３がカウントするクロック信号の周期を小さくすればよい。ところが、そうすると、時間Δｔが同じであっても、各垂直信号線４の信号のレベルが同一である場合において各列毎のＡＤ変換により得られるデジタル信号の値のばらつきが一層増大してしまう。したがって、前記比較例では、高速読み出しによるフレームレートの向上を図ろうして、前記クロック信号の周期を小さくすると、デジタル信号の値のばらつきの問題がより一層深刻なものとなってしまう。これに対し、本実施の形態によれば、高速読み出しによるフレームレートの向上を図ろうして、前記クロック信号の周期を小さくしても、前述した時間Δｔを小さくすることができるので、デジタル信号の値のばらつきを抑制することができる。
【００３６】
なお、複数の参照信号供給部１４を設け、複数の参照信号供給部１４が全ての比較器１１に参照信号Ｖｒｅｆを互いに重複することなく供給するようにすれば、参照信号供給部１４の数などに拘わらずに、前記比較例に比べて、前述した時間Δｔが小さくすることができ、各垂直信号線４の信号のレベルが同一である場合において各列毎のＡＤ変換により得られるデジタル信号の値のばらつきを、前記比較例に比べて低減することができる。ただし、垂直信号線４の信号のレベルの範囲内においてそのレベルを変えたときのΔｔの最大値が、カウンタ１３がカウントするクロック信号の周期よりも小さくなるように、参照信号供給部１４の数や配置を設定することが、前記ばらつきを極力抑えるためには好ましい。
【００３７】
ところで、本実施の形態では、前述したように、参照信号供給部１４はＤＡＣ１５で構成されているが、参照信号供給部１４の構成はこれに限らない。例えば、前記実施の形態において、各参照信号供給部１４に代えて、図６に示す参照信号供給部２４をそれぞれ採用してもよい。
【００３８】
図６は、本発明で用いることができる参照信号供給部の他の例を示す回路図である。前記参照信号供給部１４は、階段状のランプ波形の参照信号を出力するのに対し、図６に示す参照信号供給部２４は、連続的なランプ波形の参照信号を出力するように構成されている。図６に示す参照信号供給部２４は、それぞれトランジスタからなる２つのスイッチ３１，３２と、コンデンサ３３と、定電流源３４と、増幅器３５とから構成されている。この参照信号供給部２４では、まず、制御信号φｓｔｏｒｅによりスイッチ３１をオンにされるとともに、制御信号φｓｔａｒｔによりスイッチ３２をオフにされる。これにより、一定電圧Ｖｃがコンデンサ３３にチャージされる。そのチャージ後に、スイッチ３１はオフにされる。その後、スイッチ３１がオフした状態で、カウンタ１３がタイミング制御回路から受けるスタート信号（カウンタ１３にカウントを開始させる信号）に同期した制御信号φｓｔａｒｔによって、スイッチ３２がオンにされる。これにより、コンデンサ３３にチャージされていた電圧が、定電流源３４による一定電流で引っ張られることによって、増幅器３５の入力電圧が、電圧Ｖｃから徐々に低下していく。したがって、参照信号供給部２４の増幅器３５の出力部から、電圧Ｖｃに応じた電圧から徐々に連続的に低下していく参照信号Ｖｒｅｆが得られる。
【００３９】
なお、前記各参照信号供給部１４に代えて図６に示す参照信号供給部２４をそれぞれ採用する場合、各参照信号供給部２４には、前述した制御信号φｓｔｏｒｅ，φｓｔａｒｔがタイミング制御回路９から供給される。
【００４０】
以上、本発明の一実施の形態及びその変形例について説明したが、本発明はこれらに限定されるものではない。
【００４１】
例えば、前記実施の形態において、各ラッチ回路１２に代えて、カウンタをそれぞれ設けてもよい。この場合、ラッチ回路１２に代わるカウンタは、カウンタ１３のカウント開始と同時にカウントを開始するようにし、比較器１１に入力された参照信号のレベルが、当該比較器１１に入力された垂直信号線４の信号のレベルと等しくなった時点で、カウント動作を停止してカウント値を保持するように構成すればよい。
【図面の簡単な説明】
【００４２】
【図１】本発明の一実施の形態による固体撮像素子を示す概略構成図である。
【図２】図１中のＡＤ変換部を示す回路図である。
【図３】図２に示すＡＤ変換部における各比較器の入力部に入力される参照信号Ｖｒｅｆのうち、傾斜が最も急な参照信号ＶｒｅｆＡと傾斜が最も緩やかな参照信号ＶｒｅｆＢを示す図である。
【図４】比較例による固体撮像素子において用いられるＡＤ変換部を示す回路である。
【図５】図４に示すＡＤ変換部における各比較器の入力部に入力される参照信号Ｖｒｅｆのうち、傾斜が最も急な参照信号ＶｒｅｆＡと傾斜が最も緩やかな参照信号ＶｒｅｆＢを示す図である。
【図６】参照信号供給部の他の例を示す回路図である。
【符号の説明】
【００４３】
１  固体撮像素子
２  画素
４  垂直信号線
７  ＡＤ変換部
１１  比較器
１２  ラッチ回路
１３  カウンタ
１４  参照信号供給部
【図１】
2010103592.tif 000003
【図２】
2010103592.tif 000004
【図３】
2010103592.tif 000005
【図４】
2010103592.tif 000006
【図５】
2010103592.tif 000007
【図６】
2010103592.tif 000008