(57)【要約】【課題】  反りの低減が図られたＧａＡｓ基板、積層基板及びそれを用いた電子デバイス、ダミー用途ＧａＡｓ基板、再利用用途のＧａＡｓ基板を提供する。【解決手段】  本発明に係るＧａＡｓ基板１２は、エピタキシャル層１３が成膜されるべきＧａＡｓ基板１２であって、添加されているＳｉの濃度（Ｃ［Ｓｉ］ｃｍ−３）とＢの濃度（Ｃ［Ｂ］ｃｍ−３）とが、下記の２式（１）（２）              ４．０×１０１７≦Ｃ［Ｓｉ］≦１．０×１０１９ ‥‥（１）              Ｃ［Ｂ］≧４．８×１０５×Ｃ［Ｓｉ］０．７     ‥‥（２）を満たす。すなわち、発明者らは、上記２式（１）（２）を満たすＧａＡｓ基板１２に、エピタキシャル層１３を成膜した場合には、基板１０の反りが低減することを新たに見出した。【選択図】  図１
2010103254.tif 000002
【特許請求の範囲】
【請求項１】
エピタキシャル層が成膜されるべきＧａＡｓ基板であって、
添加されているＳｉの濃度（Ｃ［Ｓｉ］ｃｍ−３）とＢの濃度（Ｃ［Ｂ］ｃｍ−３）とが、下記の２式（１）（２）
４．０×１０１７≦Ｃ［Ｓｉ］≦１．０×１０１９        ‥‥（１）
Ｃ［Ｂ］≧４．８×１０５×Ｃ［Ｓｉ］０．７               ‥‥（２）
を満たす、ＧａＡｓ基板。
【請求項２】
前記ＧａＡｓ基板の格子定数をａ１、前記エピタキシャル層の格子定数をａ２としたときに、格子定数の差Δａ（＝｜（ａ２−ａ１）／ａ１｜）が下記式（３）
Δａ≧４．０×１０−４‥‥（３）
を満たし、
前記エピタキシャル層の厚さが１μｍ以上である、請求項１に記載のＧａＡｓ基板。
【請求項３】
略円板状のＧａＡｓ基板であって、
その半径をＲ（ｍｍ）、その厚さをｄ（μｍ）としたときに、下記式（４）
１．５≦（ｄ／２Ｒ）≦１５‥‥（４）
を満たす、請求項１又は２に記載のＧａＡｓ基板。
【請求項４】
ＧａＡｓ基板と、前記ＧａＡｓ基板上に成膜されたエピタキシャル層とを備える積層基板であって、
前記ＧａＡｓ基板に添加されているＳｉの濃度（Ｃ［Ｓｉ］ｃｍ−３）とＢの濃度（Ｃ［Ｂ］ｃｍ−３）とが、下記の２式（１）（２）
４．０×１０１７≦Ｃ［Ｓｉ］≦１．０×１０１９        ‥‥（１）
Ｃ［Ｂ］≧４．８×１０５×Ｃ［Ｓｉ］０．７               ‥‥（２）
を満たす、積層基板。
【請求項５】
前記ＧａＡｓ基板の格子定数をａ１、前記エピタキシャル層の格子定数をａ２としたときに、格子定数の差Δａ（＝｜（ａ２−ａ１）／ａ１｜）が下記式（３）
Δａ≧４．０×１０−４‥‥（３）
を満たし、
前記エピタキシャル層の厚さが１μｍ以上である、請求項４に記載の積層基板。
【請求項６】
前記ＧａＡｓ基板が略円板状であって、
前記ＧａＡｓ基板の半径をＲ（ｍｍ）、前記ＧａＡｓ基板の厚さをｄ（μｍ）としたときに、下記式（４）
１．５≦（ｄ／２Ｒ）≦１５‥‥（４）
を満たす、請求項４又は５に記載の積層基板。
【請求項７】
ＧａＡｓ基板と、前記ＧａＡｓ基板上に成膜されたエピタキシャル層とを備える積層基板を用いて作製された電子デバイスであって、
前記ＧａＡｓ基板に添加されているＳｉの濃度（Ｃ［Ｓｉ］ｃｍ−３）とＢの濃度（Ｃ［Ｂ］ｃｍ−３）とが、下記の２式（１）（２）
４．０×１０１７≦Ｃ［Ｓｉ］≦１．０×１０１９        ‥‥（１）
Ｃ［Ｂ］≧４．８×１０５×Ｃ［Ｓｉ］０．７               ‥‥（２）
を満たす、電子デバイス。
【請求項８】
エピタキシャル層が成膜されるべきダミー用途ＧａＡｓ基板であって、
添加されているＳｉの濃度（Ｃ［Ｓｉ］ｃｍ−３）とＢの濃度（Ｃ［Ｂ］ｃｍ−３）とが、下記の２式（１）（２）
４．０×１０１７≦Ｃ［Ｓｉ］≦１．０×１０１９        ‥‥（１）
Ｃ［Ｂ］≧４．８×１０５×Ｃ［Ｓｉ］０．７               ‥‥（２）
を満たす、ダミー用途ＧａＡｓ基板。
【請求項９】
前記ＧａＡｓ基板の格子定数をａ１、前記エピタキシャル層の格子定数をａ２としたときに、格子定数の差Δａ（＝｜（ａ２−ａ１）／ａ１｜）が下記式（３）
Δａ≧４．０×１０−４‥‥（３）
を満たし、
前記エピタキシャル層の厚さが１μｍ以上である、請求項８に記載のダミー用途ＧａＡｓ基板。
【請求項１０】
略円板状のＧａＡｓ基板であって、
その半径をＲ（ｍｍ）、その厚さをｄ（μｍ）としたときに、下記式（４）
１．５≦（ｄ／２Ｒ）≦１５‥‥（４）
を満たす、請求項８又は９に記載のダミー用途ＧａＡｓ基板。
【請求項１１】
エピタキシャル層が成膜されるべき再利用用途のＧａＡｓ基板であって、
添加されているＳｉの濃度（Ｃ［Ｓｉ］ｃｍ−３）とＢの濃度（Ｃ［Ｂ］ｃｍ−３）とが、下記の２式（１）（２）
４．０×１０１７≦Ｃ［Ｓｉ］≦１．０×１０１９    ‥‥（１）
Ｃ［Ｂ］≧４．８×１０５×Ｃ［Ｓｉ］０．７        ‥‥（２）
を満たす、再利用用途のＧａＡｓ基板。
【請求項１２】
請求項１１に記載の再利用用途のＧａＡｓ基板と、前記ＧａＡｓ基板上に成膜されたエピタキシャル層とを備える、積層基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＧａＡｓ基板、積層基板及びそれを用いた電子デバイス、ダミー用途ＧａＡｓ基板、再利用用途のＧａＡｓ基板に関するものである。
【背景技術】
【０００２】
従来、発光ダイオード（ＬＥＤ）やレーザダイオード（ＬＤ）等の電子デバイスの作製に、ＩＩＩ−Ｖ族半導体のＧａＡｓからなる基板が利用されている。このＧａＡｓ基板は、ＬＥＤやＬＤに利用する場合には、一般的にはｎ型導電型の基板として用いられ、この場合には不純物原子としてＳｉがＧａＡｓ基板に添加される。
【０００３】
実際に電子デバイスを作製するには、ＧａＡｓ基板上に、各種材料からなるエピタキシャル層を成膜する。ところが、ＧａＡｓ基板上にエピタキシャル層を成膜した場合には、格子定数や熱膨張率の相異により、その積層基板（エピタキシャル基板）に反りが生じることが知られている。熱膨張率の点に関しては、エピタキシャル層の成膜は５００〜７５０℃の温度範囲におこなわれるのに対し、デバイスプロセスは室温ないし２００〜３００℃程度の低温でおこなわれることが反りの一因となっている。また、格子定数の点に関しては、デバイス特性を調整するために、ＧａＡｓ基板の格子定数と異なる格子定数のエピタキシャル層を積層することが反りの一因となっている。
【０００４】
特に、レーザダイオードにおいては高出力化が要求され、発光ダイオードにおいては高輝度化が要求されているため、その要求に応えるためには、ＧａＡｓ基板上に形成するエピタキシャル層の厚みを厚くする必要があり、そのような場合に、特に上記の反りが大きな問題となっていた。
【０００５】
そこで、エピタキシャル層の材料や成膜条件を変えて、その反りを低減する技術の開発が進められている（例えば、下記特許文献１参照）。
【特許文献１】特開平８−２４１８９６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
発明者らは、エピタキシャル層の材料や成膜条件ではなく、ＧａＡｓ基板の添加物のほうに着目し、鋭意研究の末に、上記反りを低減することができる新たな技術を見出した。
【０００７】
本発明は、上述の課題を解決するためになされたものであり、反りの低減が図られたＧａＡｓ基板、積層基板及びそれを用いた電子デバイス、ダミー用途ＧａＡｓ基板、再利用用途のＧａＡｓ基板を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係るＧａＡｓ基板は、エピタキシャル層が成膜されるべきＧａＡｓ基板であって、添加されているＳｉの濃度（Ｃ［Ｓｉ］ｃｍ−３）とＢの濃度（Ｃ［Ｂ］ｃｍ−３）とが、下記の２式（１）（２）
４．０×１０１７≦Ｃ［Ｓｉ］≦１．０×１０１９ ‥‥（１）
Ｃ［Ｂ］≧４．８×１０５×Ｃ［Ｓｉ］０．７     ‥‥（２）
を満たす。
【０００９】
すなわち、発明者らは、上記２式（１）（２）を満たすＧａＡｓ基板に、エピタキシャル層を成膜した場合には、基板の反りを低減できることを新たに見出した。
【００１０】
また、ＧａＡｓ基板の格子定数をａ１、エピタキシャル層の格子定数をａ２としたときに、格子定数の差Δａ（＝｜（ａ２−ａ１）／ａ１｜）が下記式（３）
Δａ≧４．０×１０−４‥‥（３）
を満たし、エピタキシャル層の厚さが１μｍ以上である態様であってもよい。
【００１１】
また、略円板状のＧａＡｓ基板であって、その半径をＲ（ｍｍ）、その厚さをｄ（μｍ）としたときに、下記式（４）
１．５≦（ｄ／２Ｒ）≦１５‥‥（４）
を満たす態様であってもよい。
【００１２】
本発明に係る積層基板は、ＧａＡｓ基板と、ＧａＡｓ基板上に成膜されたエピタキシャル層とを備える積層基板であって、ＧａＡｓ基板に添加されているＳｉの濃度（Ｃ［Ｓｉ］ｃｍ−３）とＢの濃度（Ｃ［Ｂ］ｃｍ−３）とが、下記の２式（１）（２）
４．０×１０１７≦Ｃ［Ｓｉ］≦１．０×１０１９ ‥‥（１）
Ｃ［Ｂ］≧４．８×１０５×Ｃ［Ｓｉ］０．７     ‥‥（２）
を満たす。
【００１３】
すなわち、発明者らは、上記２式（１）（２）を満たすＧａＡｓ基板に、エピタキシャル層を成膜した場合には、基板の反りを低減できることを新たに見出した。
【００１４】
また、ＧａＡｓ基板の格子定数をａ１、エピタキシャル層の格子定数をａ２としたときに、格子定数の差Δａ（＝｜（ａ２−ａ１）／ａ１｜）が下記式（３）
Δａ≧４．０×１０−４‥‥（３）
を満たし、エピタキシャル層の厚さが１μｍ以上である態様であってもよい。
【００１５】
また、ＧａＡｓ基板が略円板状であって、ＧａＡｓ基板の半径をＲ（ｍｍ）、ＧａＡｓ基板の厚さをｄ（μｍ）としたときに、下記式（４）
１．５≦（ｄ／２Ｒ）≦１５‥‥（４）
を満たす態様であってもよい。
【００１６】
本発明に係る電子デバイスは、ＧａＡｓ基板と、ＧａＡｓ基板上に成膜されたエピタキシャル層とを備える積層基板を用いて作製された電子デバイスであって、ＧａＡｓ基板に添加されているＳｉの濃度（Ｃ［Ｓｉ］ｃｍ−３）とＢの濃度（Ｃ［Ｂ］ｃｍ−３）とが、下記の２式（１）（２）
４．０×１０１７≦Ｃ［Ｓｉ］≦１．０×１０１９ ‥‥（１）
Ｃ［Ｂ］≧４．８×１０５×Ｃ［Ｓｉ］０．７     ‥‥（２）
を満たす。
【００１７】
すなわち、発明者らは、上記２式（１）（２）を満たすＧａＡｓ基板に、エピタキシャル層を成膜した場合には、基板の反りを低減できることを新たに見出し、その積層基板を用いて高特性の電子デバイスを作製した。
【００１８】
本発明に係るダミー用途ＧａＡｓ基板は、エピタキシャル層が成膜されるべきダミー用途ＧａＡｓ基板であって、添加されているＳｉの濃度（Ｃ［Ｓｉ］ｃｍ−３）とＢの濃度（Ｃ［Ｂ］ｃｍ−３）とが、下記の２式（１）（２）
４．０×１０１７≦Ｃ［Ｓｉ］≦１．０×１０１９ ‥‥（１）
Ｃ［Ｂ］≧４．８×１０５×Ｃ［Ｓｉ］０．７     ‥‥（２）
を満たす。
【００１９】
すなわち、発明者らは、上記２式（１）（２）を満たすダミー用途ＧａＡｓ基板に、エピタキシャル層を成膜した場合には、基板の反りを低減できることを新たに見出した。なお、本発明におけるダミー用途基板とは、エピタキシャル成長装置内に設置される基板であって、エピタキシャル成長を主目的としない基板のことを示す。このようなダミー用途基板は、例えば、装置内の空のポケットを覆ったり、所定のエピタキシャル成長条件を保持したりする目的で、通常の基板と同様に装置内の基板設置領域に設置される。
【００２０】
また、ＧａＡｓ基板の格子定数をａ１、エピタキシャル層の格子定数をａ２としたときに、格子定数の差Δａ（＝｜（ａ２−ａ１）／ａ１｜）が下記式（３）
Δａ≧４．０×１０−４‥‥（３）
を満たし、エピタキシャル層の厚さが１μｍ以上である態様であってもよい。
【００２１】
また、略円板状のＧａＡｓ基板であって、その半径をＲ（ｍｍ）、その厚さをｄ（μｍ）としたときに、下記式（４）
１．５≦（ｄ／２Ｒ）≦１５‥‥（４）
を満たす態様であってもよい。
【００２２】
さらに、本発明に係る再利用用途のＧａＡｓ基板は、エピタキシャル層が成膜されるべき再利用用途のＧａＡｓ基板であって、添加されているＳｉの濃度（Ｃ［Ｓｉ］ｃｍ−３）とＢの濃度（Ｃ［Ｂ］ｃｍ−３）とが、下記の２式（１）（２）
４．０×１０１７≦Ｃ［Ｓｉ］≦１．０×１０１９     ‥‥（１）
Ｃ［Ｂ］≧４．８×１０５×Ｃ［Ｓｉ］０．７         ‥‥（２）
を満たす。
【００２３】
すなわち、発明者らは、上記２式（１）（２）を満たす再利用用途のＧａＡｓ基板に、エピタキシャル層を成膜した場合には、基板の反りを低減できることを新たに見出した。
【００２４】
また、上記の再利用用途のＧａＡｓ基板と、ＧａＡｓ基板上に成膜されたエピタキシャル層とを備える積層基板によれば、積層基板の反りを低減できることを発明者らは見出した。
【発明の効果】
【００２５】
本発明によれば、反りの低減が図られたＧａＡｓ基板、積層基板及びそれを用いた電子デバイス、ダミー用途ＧａＡｓ基板、再利用用途のＧａＡｓ基板が提供される。
【発明を実施するための最良の形態】
【００２６】
以下、添付図面を参照して本発明を実施するにあたり最良と思われる形態について詳細に説明する。なお、同一又は同等の要素については同一の符号を付し、説明が重複する場合にはその説明を省略する。
【００２７】
図１に示すように、積層基板１０は、ｎ型ＧａＡｓ基板１２とエピタキシャル層１３とによって構成されている。
【００２８】
ＧａＡｓ基板１２は、縦型製法（ＶＢ法、Ｖｅｒｔｉｃａｌ ｂｏａｔ法、詳細は「バルク結晶成長技術（アドバンストエレクトロニクスシリーズ）培風館（１９９４／０５）第９章参照）を用いて作製した円板状の基板（例えば、７５ｍｍ径）であり、主原料としてＧａＡｓを、不純物としてＳｉ及びＢを含んでいる。
【００２９】
エピタキシャル層１３は、例えば、ＧａＩｎＰ、ＡｌＩｎＰ、ＡｌＧａＩｎＰ等によって構成されている。ＧａＡｓ基板１２上にＱＷ構造を形成する場合には、エピタキシャル層１３の構成材料として、ＩｎＧａＡｓ／（Ａｌ）ＧａＡｓ、ＩｎＧａＰ／ＡｌＧａＩｎＰ等を用いてもよい。
【００３０】
そして、ＧａＡｓ基板１２に不純物として添加されたＳｉの濃度をＣ［Ｓｉ］ｃｍ−３とし、Ｂの濃度をＣ［Ｂ］ｃｍ−３とした場合には、Ｃ［Ｓｉ］及びＣ［Ｂ］は下記の２式（１）（２）を満たしている。
４．０×１０１７≦Ｃ［Ｓｉ］≦１．０×１０１９ ‥‥（１）
Ｃ［Ｂ］≧４．８×１０５×Ｃ［Ｓｉ］０．７     ‥‥（２）
【００３１】
これらの式（１）（２）をグラフによって示すと、図２のとおりとなる。ここで、図２のグラフは、横軸はＳｉ濃度Ｃ［Ｓｉ］、縦軸はＢ濃度Ｃ［Ｂ］を示している。
【００３２】
なお、従来のｎ型ＧａＡｓ基板を縦型製法で作製した場合には、Ｃ［Ｓｉ］ｃｍ−３とＣ［Ｂ］ｃｍ−３との関係式は、下記式（１０）のような近似式で示される。
Ｃ［Ｂ］≒３．５×１０５×Ｃ［Ｓｉ］０．７  ‥‥（１０）
この式（１０）をグラフによって示すと、図３のとおりとなる。
【００３３】
発明者らは、上記２式（１）（２）を満たすＧａＡｓ基板１２に、エピタキシャル層１３を成膜して積層基板１０を作製した場合に、上記式（１０）を満たすＧａＡｓ基板の場合に比べて、積層基板１０の反りが効果的に低減することができるとの知見を得て、それを以下のようにして検証した。
【００３４】
ここで、積層基板に生じた反りの測定には、触針式の厚み測定装置を用いた。そして、上記２式（１）（２）を満たすＧａＡｓ基板の積層基板を試料Ａ（Ｃ［Ｓｉ］＝１．３×１０１８ｃｍ−３、Ｃ［Ｂ］＝２．５×１０１８ｃｍ−３）、上記式（１０）を満たすＧａＡｓ基板の積層基板を試料Ｂ（Ｃ［Ｓｉ］＝１．３×１０１８ｃｍ−３、Ｃ［Ｂ］＝１．７×１０１８ｃｍ−３）として、それぞれの試料Ａ、Ｂについて、基板面の最大高さ位置と最小高さ位置とを求めた。その後、（基板面の最大高さ位置−最小高さ位置）／（基板の直径）を反り量として算出した。なお、反りの測定には、適宜、その他の測定装置（例えば、光学式波長干渉測定装置）を利用してもよい。
【００３５】
その結果、比較例である試料Ｂについては、約５．３ｕｍ／１０ｍｍの大きな反りが検出された。一方、実施例である試料Ａについては、約２．６ｕｍ／１０ｍｍの小さな反り量であった。
【００３６】
これは、エピタキシャル層を成膜していないＧａＡｓ基板の一般的な反り量が、０．１３ｕｍ／１０ｍｍ以下であることを勘案すると、比較例では４０倍程度の反り量になったのに対し、実施例では２０倍程度の反り量にまで抑えられることがわかった。
【００３７】
なお、発明者らは、ＧａＡｓ基板１２の格子定数をａ１、エピタキシャル層１３の格子定数をａ２としたときに、格子定数の差Δａ（＝｜（ａ２−ａ１）／ａ１｜）が下記式（３）を満たし、且つ、エピタキシャル層の厚さ（ｄ２）が１μｍ以上である場合には、上記反り量が有意に低減されることを見出した。
Δａ≧４．０×１０−４‥‥（３）
なお、エピタキシャル層の厚さｄ２に関しては、エピタキシャル層が複数層で構成されている場合には、その合計厚さが、１μｍ以上であることが好ましい。
【００３８】
ただし、ＧａＡｓ基板上のエピタキシャル層を、量子井戸構造（ＱＷ）及び多重量子井戸構造（ＭＱＷ）の発光層として用い、エピタキシャル層とＧａＡｓ基板との格子定数の差Δａが、
Δａ≧７．０×１０−３
である場合には、その合計厚さｄ２は１μｍ以上でなく、２０ｎｍ以下であってもよい。これは、バルク結晶では、厚膜にした場合、格子定数差により転位が導入されるため、大きな格子定数差が実現できないが、ＱＷ構造やＭＱＷ構造を有するエピタキシャル層では大きな格子定数差が薄い膜厚で実現できるためである。
【００３９】
さらに、発明者らは、ＧａＡｓ基板１２の半径をＲ（ｍｍ）、ＧａＡｓ基板１２の厚さをｄ１（μｍ）としたときに、下記式（４）を満たす場合には、上記反り量が有意に低減することも見出した。なお、ＧａＡｓ基板１２の半径Ｒは、代表的には５０ｍｍ〜２００ｍｍである。
１．５≦（ｄ１／２Ｒ）≦１５‥‥（４）
【００４０】
以上で説明した積層基板１０は、例えば、ＣＤ、ＤＶＤレーザダイオード、発光ダイオード、携帯電話用電子デバイス（ＨＢＴ、ＨＥＭＴ）等の電子デバイスに適用することができる。以下、積層基板１０を用いた電子デバイスの一例として、発光ダイオードについて図４を参照しつつ説明する。
【００４１】
図４は、本発明の実施形態に係る発光ダイオード１００を示す概略断面図である。この発光ダイオード１００は、ＧａＡｓ基板１２の上面に順次に積層された下部クラッド層１３、光吸収層１４、分離層１５、下部ガイド層１６、活性層１７、上部ガイド層１８及び上部クラッド層１９を有する。これらの各層は、化合物半導体からなる。
【００４２】
上部クラッド層１９の上には、円形状のアノード２０が設けられている。また、基板１２の下面全体は、カソード２２によって覆われている。アノード２０及びカソード２２を介して活性層１７に電流を注入することにより、発光ダイオード１００は発光し、光出力として、上面及び側面から光を取り出すことができる。
【００４３】
活性層（発光層）１７は、下部ガイド層１６及び上部ガイド層１８の各々よりも高い屈折率を有している。また、ガイド層１６、１８は、双方とも、下部クラッド層１３及び上部クラッド層１９の各々よりも高い屈折率を有している。これらの層は、活性層１７で発生する光、及び、正孔−電子を閉じ込める役割を有している。
【００４４】
この発光ダイオード１００においては、上記２式（１）（２）を満たすＧａＡｓ基板１２が採用されているため、反り量が効果的に低減されており、それにより素子特性（例えば、輝度）の向上が図られている。
【００４５】
なお、上述したＧａＡｓ基板１２は、ダミー用途基板として利用することも可能である。以下では、上述したＧａＡｓ基板１２と同様の特徴を有するダミー用途ＧａＡｓ基板１２について説明する。
【００４６】
上述した電子デバイスを作製する際には、例えば、ＯＭＶＰＥ法、ＭＢＥ法、あるいはＧＳＭＢＥ法、ＬＰＥ法を用いて、ＧａＡｓ基板上にＧａＡｓ系のエピ成長をおこなう。これらの方法に利用されるエピ成長装置には、通常、複数枚のＧａＡｓ基板を同時にチャージできるようにするために複数のポケットが設けられており、各ポケットそれぞれに基板を収容することにより、同一種類のエピ成膜が同一成長ランで効率よくおこなわれる。
【００４７】
このように、装置には複数の基板設置用のポケットが設けられているものの、そのポケットの数と同数の基板を毎回処理するとは限らない。例えば、メンテナンス後の立ち上げ時、炉の状態及び条件確認時、原料交換後の確認時、製品の試作確認時等においては都合により、設置可能枚数以下の基板でエピ成長をする場合もある。
【００４８】
このような場合、基板をセットしない空のポケットにはダミー用途の基板（以下、ダミー基板と称す。）をセットすることが望ましい。なぜなら、ダミー基板をセットしない場合には、ポケット表面にエピ材料が蒸着してその表面が汚染される上、蒸着された後のポケットの熱的、化学的、物理的な表面状態が変化し、その結果、その後のエピ成長に適さなくなるためである。加えて、蒸着が生じたポケットは化学的、熱的、物理的に洗浄する必要があるため、それにより時間的、費用的、品質的なロスが生じてしまう。
【００４９】
そして、利用するダミー基板には、ＧａＡｓ基板を用いることが望ましい。これは、エピ成長させる材料と異種の材料の基板をセットした場合には、成長炉内の熱的な、物理的、化学的状態が変化して、以降のエピ成長に悪影響を及ぼすためである。
【００５０】
以上のようなＧａＡｓ基板のダミー基板でも、エピ材料が堆積された場合には、上述した反りが生じる。特に、複数回の成長ランに亘って同じダミー基板を利用した場合には、そのラン数に応じて堆積する累積膜厚が大きくなるため、反りの影響がより顕著になる。
【００５１】
発光ダイオード等の電子デバイス構造を形成するため、８つのポケットを有する成長炉に６枚の基板をセットし、残りの２つのポケットにはダミー基板をセットして、成長ラン毎に厚さ３μｍのエピ膜を成長させる場合、６枚の基板は成長ラン毎に新しい基板に取り替えられ、２枚のダミー基板は複数回の成長ランに亘って設置した状態のまま連続して利用される。この場合、例えば５回のエピ成長をおこなったとすると、ダミー基板には累積で１５μｍ厚さのエピ膜が成長されることとなる。通常、厚さ２００〜８００μｍ程度の基板に、数十μｍ厚さのエピ膜が堆積すると、非常に反りが生じやすい状態となる。その上、上記のようにダミー成長が必要な成長は、条件や状態の確認が目的の成長が多いため、エピの格子整合度が基板とずれる場合もあり、それが反りを助長させる要因ともなっている。
【００５２】
ダミー基板が反ると、高速回転炉の場合には、遠心力の影響でダミー基板が飛散して炉にダメージを与える。自公転炉の場合にも、ポケットからダミー基板が離脱して他の基板にダメージを与える上、ダミー基板が離脱したポケットにエピ膜の堆積が起こり、それにより生産性が大きく阻害される。たとえ飛散しない場合であっても、基板の反りにより、成長炉内のガスの流れが阻害され、エピ特性の物理的、化学的、電気的、光学的均一性が悪化する。
【００５３】
そのため、上述したＧａＡｓ基板１２をダミー用途基板に応用することにより、ダミー基板の反りが抑制され、その結果、以上で説明したような問題点が解消される。
【００５４】
さらに、上述したＧａＡｓ基板１２は、以下で説明するような再利用を目的とした基板としても利用可能である。以下では、上述したＧａＡｓ基板１２と同様の特徴を有する再利用用途のＧａＡｓ基板１２について説明する。
【００５５】
電子デバイスのうち、特に、高周波電子デバイス、電力用途デバイス、発光ＬＥＤ、太陽電池といったデバイスでは、基板上に成長させたエピタキシャル層を別の基板に貼り付け、エピタキシャル層を元の基板から剥離させて作製する形式の貼り付け型電子デバイスが知られている。このようなデバイスは、図５に示すように、エピタキシャル層１３を成膜したＧａＡｓ基板１２を所定の支持基板３０に対面させ（図５（ａ）参照）、接合させて互いの対向面同士を貼り合わせた後（図５（ｂ）参照）、エピタキシャル層１３からＧａＡｓ基板１２のみを剥離させて（図５（ｃ）参照）、エピタキシャル層１３を支持基板３０側に転写させる（図５（ｄ）参照）といった作製工程を有している。
【００５６】
なお、エピタキシャル層を支持基板に貼り付ける方法としては、１）接合材料の化学結合形成による陽極接合、２）共晶合金等により接着をおこなう金属接合、３）ＵＶ硬化エポキシ、熱硬化エポキシ、粘着剤等で接合する樹脂接合、４）表面平坦性が高く洗浄する事で表面に水酸基を形成し、これを介して接合する方法で加熱、加圧の条件下で接合する直接接合、などが利用可能である。
【００５７】
上記貼り付け型電子デバイスの具体例を以下に示す。
１）エピタキシャル層１３を高熱伝導性の支持基板３０に貼り付け後、元の基板１２を剥離することにより作製した、高い放熱性を有する電力用途のトランジスタ
２）エピタキシャル層１３を、元の基板１２よりも小さい寄生容量の基板３０に貼り付けて作製した、高周波電子デバイス
３）エピタキシャル層１３を、元の基板１２よりも高い反射率の基板３０に貼り付けて作製した、高輝度発光ダイオード（ＬＥＤ）
４）エピタキシャル層１３を、元の基板１２よりも安価若しくは軽量な基板３０に貼り付けて作製した、コスト効率や重量効率を高めた太陽電池
【００５８】
これらの電子デバイスを作製する工程には、上述したとおり、エピタキシャル層をＧａＡｓ基板から剥離させる工程が含まれる。そして、この工程の際に、ＧａＡｓ基板に大きな反りが生じて、基板材料が塑性変形あるいは弾性変形している場合には、支持基板との間で接合不良が生じる。以下、この接合不良について、図６を参照しつつ説明する。
【００５９】
図６（ａ）は、ＧａＡｓ基板１１２側が凸となり、エピタキシャル層１１３側が凹となる反りが全体に亘って生じている状態を示した図である。この場合、ＧａＡｓ基板１１２の中央部を支持基板３０にしっかりと接合することが困難となる上、強い力を加えて無理に接合しようとすると、ＧａＡｓ基板１１２の周縁部が破損してしまう虞がある。一方、図６（ｂ）は、ＧａＡｓ基板１１２側が凹となり、エピタキシャル層１１３側が凸となる反りが全体に亘って生じている状態を示した図である。この場合、ＧａＡｓ基板１１２の中央部はしっかりと支持基板３０に接合できるものの、ＧａＡｓ基板１１２の周縁部の接合が困難であり、強い力を加えて無理に接合しようとすると、ＧａＡｓ基板１１２の中央部が破損してしまう虞がある。なお、反りが全体に亘って生じている基板に限らず、反りが周縁部や中央部に部分的に生じている基板でも、同じような接合不良の問題がある。
【００６０】
以上で示した接合不良により、エピタキシャル層の剥離を均一におこなうことができなかったり、製造上、コスト上の問題があったりといった不具合がある。なお、利用する基板の厚さを厚くして、反りを低減するという対策も考えられるが、コスト増等の様々な問題がある。
【００６１】
以上で説明したとおり、エピタキシャル層をＧａＡｓ基板から剥離させる工程において、上記不具合を回避するためには、反りが抑制された上述のＧａＡｓ基板１２を適用することが有効である。
【００６２】
また、基板を再利用する状況として、電子デバイスを作製する際に、特性未達のエピタキシャル積層基板や表面形態が不良となったエピタキシャル積層基板、条件確認成長後に不要となったエピタキシャル積層基板といったものからエピタキシャル層のみを除去して、基板の再利用を図ることがある。
【００６３】
そして、エピタキシャル積層基板からエピタキシャル層を除去には、エッチング処理及び研磨処理の少なくとも一方をおこなう再研磨工程が必要となってくる。そして、この工程の際に、ＧａＡｓ基板に大きな反りが生じて、基板材料が塑性変形あるいは弾性変形している場合には、均一な研磨が困難となる。以下、研磨が不均一になる状態について、図７を参照しつつ説明する。
【００６４】
図７（ａ）は、ＧａＡｓ基板１１２側が凸となり、エピタキシャル層１１３側が凹となる反りが全体に亘って生じている状態を示した図である。研磨定盤３２に取り付けられた基板１１２は、研磨バフ３４に接する周縁部が優先的に研磨されるため、エピタキシャル層１１３が均一に研磨されず、周縁部におけるエピタキシャル層１１３の厚さが中央部における厚さに比べて薄くなってしまう。一方、図７（ｂ）は、ＧａＡｓ基板１１２側が凹となり、エピタキシャル層１１３側が凸となる反りが全体に亘って生じている状態を示した図である。研磨定盤３２に取り付けられた基板１１２は、図７（ａ）の場合とは反対に、研磨バフ３４に接する中央部が優先的に研磨されるため、中央部におけるエピタキシャル層１１３の厚さが周縁部における厚さに比べて薄くなってしまう。
【００６５】
以上で示したとおり、大きな反りが生じている場合、エピタキシャル層の研磨を均一におこなうことができず、エピタキシャル層を除去した基板が元の形状を維持できない。そのため、基板の再利用が難しく、環境上、コスト上の問題があった。なお、利用する基板の厚さを厚くして、反りを低減するという対策も考えられるが、コスト増等の様々な問題がある。
【００６６】
そこで、発明者らは、エピタキシャル層を除去した後であっても、エピタキシャル層の成膜前の基板と同じ形状に戻る技術について開発をおこなった。そして、鋭意研究の末、ＧａＡｓ基板のＢ濃度を所定の濃度以上にすることで、成膜前と実質的に同じ形状に戻すことができることを見出した。具体的には、発明者らは、２〜６インチ径のＧａＡｓ基板それぞれに、ＩｎＧａＰエピタキシャル層を成長させて確認したところ、いずれの基板においても、成膜前と実質的に同じ形状に戻ることが確認された。
【００６７】
以上で説明したとおり、ＧａＡｓ基板のエピタキシャル層を再研磨処理する工程において、上記不具合を回避するためには、反りが抑制された上述のＧａＡｓ基板１２を適用することが有効である。
【図面の簡単な説明】
【００６８】
【図１】本発明の実施形態に係る積層基板を示した概略断面図である。
【図２】本発明におけるＳｉ濃度とＢ濃度との関係を示したグラフである。
【図３】従来におけるＳｉ濃度とＢ濃度との関係を示したグラフである。
【図４】本発明の実施形態に係る半導体レーザ素子を示した概略断面図である。
【図５】本発明の実施形態に係る積層基板からエピタキシャル層を剥離させる手順を示した図である。
【図６】エピタキシャル層を剥離する際における不具合を示した図である。
【図７】エピタキシャル層を再研磨する際における不具合を示した図である。
【符号の説明】
【００６９】
１０…積層基板、１２…ＧａＡｓ基板、１３…エピタキシャル層、１００…半導体レーザ素子。
【図１】
2010103254.tif 000003
【図２】
2010103254.tif 000004
【図３】
2010103254.tif 000005
【図４】
2010103254.tif 000006
【図５】
2010103254.tif 000007
【図６】
2010103254.tif 000008
【図７】
2010103254.tif 000009