(57)【要約】【課題】電子部品自体の厚さや材質に制限を加える必要なく、電子部品とこれを実装する基板側の双方の熱変化による挙動を揃えることのできる半導体装置および半導体装置の製造方法を得ること。【解決手段】本発明の半導体装置は、メインボードと、このメインボードの一方の面にフリップチップ実装される基板と、この基板のフリップチップ実装がされる面と反対側の面に実装を行う部材であって、そのはんだバンプが配置されている面と反対側の面の少なくとも一部の領域に、周囲の温度変化によって基板が反る方向と同一方向に反りを発生させる熱膨張係数を有する物質からなる反り発生層を形成した電子部品とを具備する。【選択図】図６
2010103270.tif 000002
【特許請求の範囲】
【請求項１】
メインボードと、
このメインボードの一方の面にフリップチップ実装される基板と、
この基板の前記フリップチップ実装がされる面と反対側の面に実装を行う部材であって、はんだバンプが配置されている面と反対側の面の少なくとも一部の領域に、周囲の温度変化によって前記基板が反る方向と同一方向に反りを発生させる熱膨張係数を有する物質からなる反り発生層を形成した電子部品
とを具備することを特徴とする半導体装置。
【請求項２】
前記基板は前記メインボードと対向する面に熱硬化性のアンダーフィル樹脂によって半導体チップを保持しており、前記半導体チップの保持されている領域とそれ以外の領域との境界位置に温度変化によって前記基板が反るときの変曲点が存在しており、前記電子部品は前記基板のこの変曲点に対応する位置を境とするいずれか一方の領域にのみ前記反り発生層を形成していることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記反り発生層は接着層によって前記電子部品の前記はんだバンプが配置されている面と反対側の面に接着されることを特徴とする請求項１または請求項２記載の半導体装置。
【請求項４】
前記基板は、樹脂基板、セラミック基板あるいは低温焼結型のガラスの含まれたセラミック基板のいずれかであることを特徴とする請求項１記載の半導体装置。
【請求項５】
前記反り発生層は、前記メインボードを構成する材料よりも高い熱膨張率で、高弾性材料であることを特徴とする請求項１記載の半導体装置。
【請求項６】
メインボードの一方の面に基板を実装する基板実装ステップと、
この基板実装ステップで実装を行う基板の前記フリップチップ実装する面と反対側の面に電子部品の実装を行う電子部品実装ステップと、
前記電子部品のはんだバンプが配置されている面と反対側の面の少なくとも一部の領域に、周囲の温度変化によって前記基板が反る方向と同一方向に反りを発生させる熱膨張係数を有する物質からなる反り発生層を形成する反り発生層形成ステップ
とを具備することを特徴とする半導体装置の製造方法。
【請求項７】
前記基板は前記メインボードと対向する面に熱硬化性のアンダーフィル樹脂によって半導体チップを保持しており、前記半導体チップの保持されている領域とそれ以外の領域との境界位置に温度変化によって前記基板が反るときの変曲点が存在しており、前記反り発生層形成ステップは、前記基板のこの変曲点に対応する位置を境とするいずれか一方の領域にのみ前記反り発生層を形成するステップであることを特徴とする請求項６記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置および半導体装置の製造方法に係わり、たとえば、薄型基板を使用した場合に好適な半導体装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
電子機器の小型化や薄型化の要請が強く、電子部品の実装用基板の薄型化や、ＬＳＩ（Large Scale Integration）の小型化と多ピン化による高密度実装が急速に進んでいる。たとえば、携帯電話機、ＰＨＳ（Personal Handyphone System）、パーソナルコンピュータ、ＰＤＡ（Personal Digital Assistant）あるいはデジタルカメラといった分野で高密度実装の技術のニーズが大きい。このようなニーズに対応する技術として、アレイ状に並んだ、はんだバンプと呼ばれる突起状の端子を用いる電子部品の実装や、ＬＳＩ、半田ボールを使用して、プリント基板に集積回路を実装するウエハレベルパッケージを内蔵した基板が提案されている。
【０００３】
ところで、薄型基板に半導体チップを実装すると、ＬＳＩ等の半導体チップと薄型基板との熱膨張率差に起因する熱応力によって、基板が大きく反るといった問題が生じる。
【０００４】
図１２は、本発明に関連する第１の関連技術としてのフリップチップ実装の例を示したものである。たとえば、ＮＣＦ（Non-Conductive-Film）やＮＣＰ（Non-Conductive-Paste）を用いた圧接工法や、Ｃ４（Controlled Collapse Chip Connection）工法によって半導体チップ１０１の実装を行うものとする。半導体チップ１０１は、封止樹脂としての熱硬化性のアンダーフィル樹脂１０２を充填したインタポーザ基板１０３の一方の面に保持される。フリップチップ実装を行うためには、半導体チップ１０１の表面にはんだバンプやＡｕバンプと呼ばれる突起電極を形成し（図示せず）、インタポーザ基板１０３の電極と接続する。インタポーザ基板１０３にははんだバンプと呼ばれる突起電極１０４が形成されたこの面を、下方に配置されたメインボード１０５に向けて接続する。このようにしてインタポーザ基板１０３が突起電極１０４を介してメインボード１０５と、直接、電気的な接続を行う。
【０００５】
このフリップチップ実装では、インタポーザ基板１０３の下面に半導体チップ１０１を配置している関係で、メインボード１０５との接続時に、図１２に示したようにインタポーザ基板１０３に凹型の反りが発生しやすい。
【０００６】
図１３は、図１２に示した半導体装置のインタポーザ基板が逆に凸型に反った状態を表わしたものである。図１２に示した構造の半導体装置は、はんだ付けの際にリフロー温度まで温度を上昇させる。このとき、半導体チップ１０１およびインタポーザ基板１０３が熱膨張する。両者の熱膨張係数の違いにより、樹脂製のインタポーザ基板１０３が半導体チップ１０１よりも大きく膨張する。この結果として、図１３に示したように、常温とは逆の凸型の反りが発生する。
【０００７】
特にインタポーザ基板１０３の基板厚が０．５ｍｍ以下となるような場合には、基板自体の強度が小さい。このために、常温時とリフロー時の基板の反りの挙動が大きく異なることになり、インタポーザ基板１０３上に部品を表面実装する上で接続不良が発生するという問題がある。特に突起電極同士の間隔が狭ピッチとなっており、突起電極のサイズが小さいウエハレベルパッケージやＣＳＰ（Chip-Size Packaging）等の電子部品を搭載するときには、大きな問題となる。
【０００８】
そこで、本発明に関連する第２の関連技術として、フリップチップ実装を行ったインタポーザ基板のリフロー時の反りを抑える技術が開示されている（たとえば特許文献１参照）。
【０００９】
図１４は、この第２の関連技術を示したものである。半導体チップ１１１と基板１１２との隙間にはアンダーフィル樹脂１１３が充填されている。基板１１２のチップ搭載領域と外部接続領域との間には、局所変形用部材１１４が、半導体チップ１１１の外周部全周にわたって、基板１１２と密着して一体的に設けられている。局所変形用部材１１４の一端面の位置は、チップ搭載面と同一であってもよいし、チップ搭載面よりも基板１１２内に奥まった位置であってもよいし、チップ搭載面から突出した位置であってもよい。
【００１０】
局所変形用部材１１４は、基板１１２に熱が加わえられたときに、この基板１１２を局部的に変形させる。この変形は、基板１１２に生じる反りを矯正する。このため局所変形用部材１１４は、基板１１２の熱膨張係数よりも大きな熱膨張係数を有する材料からなっている。
【００１１】
一方、半導体チップの熱応力を打ち消すような反り防止体を形成した半導体パッケージが第３の関連技術として提案されている（たとえば特許文献２参照）。反り防止体としての熱応力吸収体は、図示しないテープキャリアと半導体チップとの間に、テープキャリアの配線面と半導体チップの回路配置面とを接合するように設けられる。
【特許文献１】特開２００７−２８１３７４号公報（第００４０段落、第００４２段落、図１Ａ）
【特許文献２】特開２００７−２６６４４７号公報（第００２９段落、図１）
【発明の開示】
【発明が解決しようとする課題】
【００１２】
これら第２および第３の関連技術は、基板単体あるいはパッケージ単体の熱応力を抑える技術として有用である。しかしながら、実際には常温からリフロー温度（約２５０℃）の範囲における温度変化時に、基板単体とパッケージ単体で反りの挙動が異なる。このため、基板単体やパッケージ単体の反りが小さくても、接続不良が発生することがある。
【００１３】
図１５および図１６は、接続不良が発生する例を示したものである。このうち、図１５は常温時を、また、図１６はリフロー時を示している。
【００１４】
この例では、インタポーザ基板１０３における半導体チップ１０１をフリップチップ接続した面と反対側の面に、ＣＳＰやウエハレベルパッケージ等の電子部品１０６を表面実装することにしている。電子部品１０６には、突起電極（はんだバンプ）１０７が配置されている。インタポーザ基板１０３におけるこれと対向する面には、それぞれの突起電極１０７と１対１に対応付けて電気的に接続する電極パッド１０８が配置されている。
【００１５】
図１５に示すように常温時では、インタポーザ基板１０３の中央部分が沈んだ凹型の形状に反っている。このため、反りの発生していない平板状の電子部品１０６の突起電極１０７は、この図に示すように周辺部分で電極パッド１０８と接合する状態を保つ一方、中央部分では突起電極１０７が電極パッド１０８と未接合の状態となる。あるいは突起電極１０７の中央部分が電極パッド１０８と適切に接合する状態を保ったとすれば、電子部品１０６の突起電極１０７のうちの周辺部分に存在するものは、対向する電極パッド１０８に過度の圧力で接合する状態となる。後者の場合には、過度の圧力が加わった突起電極１０７が潰れてしまい、隣接する突起電極１０７同士が電気的に接触（ブリッジ）することがある。
【００１６】
図１６に示すリフロー時には、図１５に示した状態と逆方向にインタポーザ基板１０３が反る。この結果、図１６に示した状態では突起電極１０７のうちのインタポーザ基板１０３の周辺部分に位置するものが電極パッド１０８と未接合の状態となったり、中央部分の突起電極１０７が電極パッド１０８に過度の圧力で接合して、隣接する突起電極１０７同士がブリッジする可能性がある。
【００１７】
また、仮に１回目のリフローでハンダ接続ができたとしても、２回目以降のリフロー時に、インタポーザ基板１０３と電子部品１０６の加熱時の反り挙動の違いにより、接合に問題が発生することがある。これを具体的に説明する。
【００１８】
図１７は、電子部品の突起電極がインタポーザ基板側に落下する現象を表わしたものである。２回目以降のリフロー時に、インタポーザ基板１０３と電子部品１０６の加熱時の反り挙動が異なると、突起電極１０７がインタポーザ基板１０３の電極パッド１０８側に落下する場合が生じる。これにより、この落下部分で電子部品１０６とインタポーザ基板１０３の接続不良が発生する。また、電子部品１０６の電極パッド１０９が酸化してしまうと、溶融状態のはんだが電極パッド１０９と再接触しても、濡れ性が悪いために再接合ができないといった問題が発生する。
【００１９】
特に電子部品の実装高さを低くするために突起電極１０７の高さを低くした場合には、インタポーザ基板１０３と電子部品１０６の相対的な反り挙動の違いを、突起電極１０７の変形で吸収することが困難になり、接続不良が多発する。この接続不良を回避するには、常温からリフロー時のピーク温度までのすべての温度範囲で、インタポーザ基板１０３と、電子部品１０６自体の反りの挙動を同じように揃えることが必要であった。
【００２０】
そこで本発明の目的は、電子部品自体の厚さや材質に制限を加える必要なく、電子部品とこれを実装する基板側の双方の熱変化による挙動を揃えることのできる半導体装置および半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００２１】
本発明では、（イ）メインボードと、（ロ）このメインボードの一方の面にフリップチップ実装される基板と、（ハ）この基板の前記したフリップチップ実装がされる面と反対側の面に実装を行う部材であって、はんだバンプが配置されている面と反対側の面の少なくとも一部の領域に、周囲の温度変化によって前記した基板が反る方向と同一方向に反りを発生させる熱膨張係数を有する物質からなる反り発生層を形成した電子部品とを半導体装置に具備させる。
【００２２】
また、本発明では、（イ）メインボードの一方の面に基板を実装する基板実装ステップと、（ロ）この基板実装ステップで実装を行う基板の前記したフリップチップ実装する面と反対側の面に電子部品の実装を行う電子部品実装ステップと、（ハ）前記した電子部品のはんだバンプが配置されている面と反対側の面の少なくとも一部の領域に、周囲の温度変化によって前記した基板が反る方向と同一方向に反りを発生させる熱膨張係数を有する物質からなる反り発生層を形成する反り発生層形成ステップとを半導体装置の製造方法に具備させる。
【発明の効果】
【００２３】
以上説明したように本発明によれば、電子部品のはんだバンプが配置されている面と反対側の面の少なくとも一部の領域に、周囲の温度変化によって基板が反る方向と同一方向に反りを発生させる熱膨張係数を有する物質からなる反り発生層を形成することにした。すなわち、本発明では基板も電子部品も同じ方向に反ることで熱応力に起因する問題を解消することにしているので、電子部品の剛性を高めるためにその厚さを厚くする必要がない。したがって、半導体装置の厚さを薄くすることができる。また、熱応力の軽減による半導体装置の信頼性を向上させることができる。
【発明を実施するための最良の形態】
【００２４】
図１は、本発明の半導体装置のクレーム対応図を示したものである。本発明の半導体装置１０は、メインボード１１と、このメインボード１１の一方の面にフリップチップ実装される基板１２と、この基板１２の前記したフリップチップ実装がされる面と反対側の面に実装を行う部材であって、はんだバンプが配置されている面と反対側の面の少なくとも一部の領域に、周囲の温度変化によって基板１２が反る方向と同一方向に反りを発生させる熱膨張係数を有する物質からなる反り発生層１３を形成した電子部品１４とを具備することを特徴としている。
【００２５】
図２は、本発明の半導体装置の製造方法のクレーム対応図を示したものである。本発明の半導体装置の製造方法２０は、メインボードの一方の面に基板を実装する基板実装ステップ２１と、この基板実装ステップ２１で実装を行う基板の前記したフリップチップ実装する面と反対側の面に電子部品の実装を行う電子部品実装ステップ２２と、前記した電子部品のはんだバンプが配置されている面と反対側の面の少なくとも一部の領域に、周囲の温度変化によって前記した基板が反る方向と同一方向に反りを発生させる熱膨張係数を有する物質からなる反り発生層を形成する反り発生層形成ステップ２３とを具備することを特徴としている。
【００２６】
次に本発明を一実施の形態と共に説明する。
【００２７】
図３は、本発明の実施の形態における半導体装置に実装される電子部品の構成を表わしたものである。電子部品２０１は、ウエハレベルパッケージやＣＳＰで構成されている。この電子部品２０１は、常温時と高温時で反りが変化する基板に搭載するためのものである。本明細書では、電子部品２０１を構成する基板２０２における電極パッド２０３およびはんだバンプからなる突起電極２０４が配置された面（図で下面）を表面と定義する。この場合、本実施の形態の電子部品２０１の裏面（図で上面）には、基板２０２に近い側から順に接着層２０５と反り発生層２０６が形成されている。
【００２８】
接着層２０５の厚さは１０〜１００μｍ程度である。接着層２０５の接着材料としては、たとえばペースト状態あるいはフィルム状態の樹脂、またはプリプレグが使用される。プリプレグは、プリント配線板の材料であり、たとえば補強材のガラス布に熱硬化性樹脂を含浸させた接着シートが使用される。
【００２９】
反り発生層２０６の厚さは１０〜３００μｍ程度が望ましい。反り発生層２０６の材料としては、裏面に実装される図示しない基板に搭載するための電子部品２０１の場合、電子部品２０１のはんだバンプ面を下にした場合、常温で凹形状に、また高温で凸形状に反るようなものであることが望ましい。したがって、反り発生層２０６は、Ｓｉよりも高い熱膨張率で、なおかつ高弾性材料であることが望ましい。具体的にはＣｕ、Ａｇ、Ａｕ、Ｐｄ、Ｐｔ、Ａｌ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｒ、Ｗや、これらの金属を組み合わせた合金が好ましい。もちろん、合金の組成によっては熱膨張率が低くなるので、このような材料は避けることが好ましい。
【００３０】
電子部品２０１への反り発生層２０６の形成は、まず基板２０２における突起電極２０４が配置されていない側の面に接着層２０５を塗布し、その上に反り発生層２０６を貼り付けたり、塗布するようにすればよい。このような処理が行われるとき、電子部品２０１の基板２０２は反った状態となっていてもよいし、反っていない状態であってもよい。また、電子部品２０１に対する反り発生層２０６の形成は、電子部品２０１をインタポーザ基板（図示せず）に実装する前であってもよいし、後であってもよい。
【００３１】
図４は本実施の形態の電子部品が常温時の状態を示しており、図５はこの電子部品が高温時の状態を示している。図４に示した常温時には、電子部品２０１の中央部が表面側で突出するような凸形状に反っている。図５に示した高温時には、電子部品２０１の中央部が表面側で窪むような凹形状の反りとなっている。
【００３２】
図６および図７は、以上説明した電子部品をインタポーザ基板の裏面に搭載したときの状態を表わしたものである。なお、本実施の形態の電子部品２０１以外の部品については、図１２に示した部品と同一部分について同一の符号を付しており、これらの説明を適宜省略する。
【００３３】
このうち図６は、電子部品２０１を常温でインタポーザ基板１０３の裏面に搭載した状態を表わしている。図１５で説明したように、常温時にインタポーザ基板１０３は半導体チップ１０１の搭載されている表面側が沈んだような形状に反っている。したがって、インタポーザ基板１０３と電子部品２０１の反りの挙動が同一となる。
【００３４】
一方、図７は電子部品２０１がリフロー時のような高温になった状態を表わしたものであり、図１６と対応している。なお、本実施の形態の電子部品２０１以外の部品については、図１６に示した部品と同一部分について同一の符号を付しており、これらの説明を適宜省略する。この高温時では、インタポーザ基板１０３が図６と反対方向に反る。したがって、高温時もインタポーザ基板１０３と電子部品２０１の反りの挙動が同一となる。
【００３５】
このため、リフローが複数回繰り返されて、温度変化に応じて電子部品２０１とインタポーザ基板１０３の反りの方向がそのたびに反対方向に変化しても、反りの挙動が電子部品２０１とインタポーザ基板１０３で常に一致する。この結果として、（１）表面実装時の電極パッド１０８と突起電極２０４の未接合や、突起電極２０４同士のブリッジの発生を防止できると共に、（２）表面実装時の突起電極２０４の落下（はんだバンプ落ち）を防止することができる。また、（３）大気リフロー時に電極パッド２０３から突起電極２０４が剥離しないので、電極パッド２０３の酸化が生ぜず、この酸化によるはんだ濡れ不良も防止することができる。更に、（４）常温時と高温時の反り挙動の違いに起因する電子部品２０１の接続信頼性の低下も防止することができる。
【００３６】
このように本発明の実施の形態では、インタポーザ基板１０３と電子部品２０１に、温度変化に対して同様の挙動を採る構造を施したので、半導体装置におけるＳＭＴ（surface mount technology）時の未接合やブリッジの発生といった接合不良をなくすとともに、表面実装時のハンダバンプ落ち、大気リフロー時のパッド酸化をなくし、また温度の繰り返し的な変化に対する信頼性を大幅に向上させることができる。特に、電子部品２０１が、ウエハレベルパッケージやＣＳＰ等の狭ピッチで比較的サイズの大きな部品である場合に、本発明の実施の形態による実現効果は大きい。
【００３７】
以上説明した実施の形態では、インタポーザ基板１０３と電子部品２０１の反りの挙動について説明したが、実際にはインタポーザ基板１０３とメインボード１０５の間でも温度変化に基づく反りの問題がある。
【００３８】
本実施の形態の場合、インタポーザ基板１０３とメインボード１０５は反り挙動が一致していない。したがって、インタポーザ基板１０３とメインボード１０５の間のハンダ接続部における信頼性低下が懸念される。しかしながらインタポーザ基板１０３とメインボード１０５の間は、インタポーザ基板１０３と電子部品２０１の間に比べて突起電極１０４同士の配置間隔が比較的広く、突起電極１０４として比較的大きなはんだボールが用いられる。このため、インタポーザ基板１０３とメインボード１０５の間で多少の反りの不一致があったとしても、突起電極１０４自体で反りを吸収することができ、接続信頼性への悪影響は小さくて済む。
【００３９】
以上説明したインタポーザ基板１０３と電子部品２０１の反りに関する挙動を互いに同調するように調整するには、接着層２０５の弾性率、熱膨張率、厚さを変化させたり、反り発生層２０６の弾性率、熱膨張率あるいは厚さを変化させることが有効である。
【００４０】
＜発明の変形可能性＞
【００４１】
図８は、薄い基板に対して電子部品の実装を行った場合の問題を説明するためのものである。図１５と同一部分には同一の符号を付しており、これらの説明を適宜省略する。
【００４２】
図８では、先の実施の形態で使用したインタポーザ基板よりも薄いインタポーザ基板２１３に形成された突起電極１０４が、メインボード１０５に圧接されて、両者の間の電気的な接続が行われている。ここで、インタポーザ基板２１３の厚さが薄いと、半導体チップ１０１の外周部からアンダーフィル樹脂１０２の外形部付近で変曲点Ｔが発生するようになる。これはインタポーザ基板２１３の厚さが薄くなると、半導体チップ１０１やアンダーフィル樹脂１０２の剛性が相対的に強くなり、これらが存在する領域で反りがほとんど発生しなくなるのに対して、これらの外周部は薄い基板部分のみとなっているので、極端に反りやすくなるためである。
【００４３】
このため、温度変化によって、インタポーザ基板２１３が変曲点Ｔを境としてＶ字型（あるいは湾曲）に折れ曲がるように変形すると、この変曲点Ｔを跨ぐような形で電子部品１０６がインタポーザ基板２１３の上に実装されている場合には、図８に示すようにその中央部分で突起電極１０７と電極パッド１０８が未接合の状態となるという不具合が発生する。
【００４４】
図９は、同じく薄い基板に対して電子部品の実装を行った場合の問題を説明するためのものである。図８と同一部分には同一の符号を付しており、これらの説明を適宜省略する。
【００４５】
図９に示した例では温度変化によって、インタポーザ基板２１３が変曲点Ｔを境として図８と逆方向に折れ曲がるように変形している。このため、変曲点Ｔを跨ぐような形で電子部品１０６がインタポーザ基板２１３の上に実装されている場合には、図９に示すようにその周辺部分で突起電極１０７と電極パッド１０８が未接合の状態となるという不具合が発生する。このような問題を防ぐには、電子部品１０６についても、インタポーザ基板１０３と同様に反りの変曲点を発生させる複雑な構造にする必要があった。
【００４６】
図１０は、以上説明した問題を解決する本発明の変形例における半導体装置の構成を表わしたものである。図１０で、図８と同一部分には同一の符号を付しており、これらの説明を適宜省略する。
【００４７】
図１０の半導体装置を構成する電子部品２１６は、変曲点Ｔに対応する位置を一端としてこれよりもインタポーザ基板２１３の中央部分に近い側の裏面（図で上面）全域に、接着層２０５と反り発生層２０６を形成している。このため、電子部品２１６は変曲点Ｔに対応する位置で剛性が大きく変動するため、この変曲点Ｔに対応する位置で屈曲しやすい特性となっている。したがって、温度変化によって、インタポーザ基板２１３が変曲点Ｔで反りを発生させた場合、電子部品２１６もこれに応じて反ることになり、ハンダ接続部の接続信頼性を確保することができる。
【００４８】
この変形例の半導体装置を例にして、半導体装置の製造方法を説明する。まず、第１の工程として、たとえば図１０に示したインタポーザ基板１０３に対して、半導体チップ１０１をフリップチップ実装する。次に、第２の工程として、半導体チップ１０１をフリップチップ実装したインタポーザ基板１０３の反対面に対して、電子部品本体（図８の電子部品１０６に相当する部分）を搭載する。次に、第３の工程として、電子部品本体の裏面に接着層２０５と高弾性層２０６を形成する。次に、第４の工程として、インタポーザ基板２１３にはんだボール１０４を搭載する。最後に、第５の工程として、メインボード１０５に、第１〜第４の工程で作成した部品を搭載する。もちろん、第１の工程と第２の工程を順に行った後に、第４の工程を行い、次に第５の工程を行って、最後に第３の工程を行うことも可能である。
【００４９】
図１１は図９に対応した本発明の変形例における半導体装置の構成を表わしたものである。図１１で、図９と同一部分には同一の符号を付しており、これらの説明を適宜省略する。
【００５０】
図１１に示した例では、インタポーザ基板２１３が変曲点Ｔを境として図１０とは逆方向に折れ曲がるように反りを発生させている。この例の場合にも、電子部品２１６は、変曲点Ｔに対応する位置を一端としてこれよりもインタポーザ基板２１３の中央部分に近い側の裏面（図で上面）全域に、接着層２０５と反り発生層２０６を形成している。このため、電子部品２１６は変曲点Ｔに対応する位置で剛性が大きく変動するため、この変曲点Ｔに対応する位置で屈曲しやすい特性となっている。したがって、温度変化によって、インタポーザ基板２１３が変曲点Ｔで反りを発生させた場合、電子部品２１６もこれに応じて反ることになり、ハンダ接続部の接続信頼性を確保することができる。
【００５１】
図１０および図１１に示した変形例で電子部品２１６は、変曲点Ｔに対応する位置を一端としてこれよりもインタポーザ基板２１３の中央部分に近い側の裏面の全域に、接着層２０５と反り発生層２０６を形成したが、これに限るものではない。すなわち、変曲点Ｔに対応する位置を一端としてこれよりもインタポーザ基板２１３の周辺部分に近い側の裏面の全域に、接着層２０５と反り発生層２０６を形成するようにしてもよい。
【００５２】
このように本発明の変形例では、半導体チップの外形部にまたがるような箇所（変曲点Ｔの箇所）の裏面に電子部品２１６を搭載する場合、この電子部品２１６にも基板と同様に反りの変曲点を発生させることにした。しかも、このような特性の付与を、電子部品２１６の一部に高熱膨張率かつ高弾性率な材料を形成するといった簡単な手法で実現する。これにより、図示しないウエハから切り出したばかりのパッケージ化されていない裸の半導体チップとしてのベアチップを搭載することで変曲点Ｔを発生させたインタポーザ基板２１３の反りに対して、電子部品２１６の反りを全温度範囲で一致させることができる。これにより、リフロー時の接合不良を回避することができるだけでなく、電気的な接続の信頼性を向上させることができる。
【００５３】
なお、以上説明した実施の形態では、インタポーザ基板１０３が常温で凹、高温で凸となる場合を扱ったが、これに限るものではない。インタポーザ基板１０３の反りがこれと逆になり、常温で凸、高温で凹となる場合にも本発明を適用することができる。この後者の場合には、高弾性率でＳｉより低熱膨張率の材料を電子部品本体（図８の電子部品１０６に相当する部分）の裏面に形成することが望ましい。代表的な材料としては、低熱膨張のガラスセラミックとしてのＺｅｒｏｄｕｒ（登録商標）や、低膨張合金としてのスーパインバ、ステンレスインバ、Ｆｅ−Ｐｔ等の材料が望ましい。もちろ、それ以外の材料でも所望の反りを実現できるものであれば本発明に同様に適用可能である。
【００５４】
更に、以上の説明では、電子部品１０６、２１６がインタポーザ基板１０３の裏面に実装された場合を中心に記述してきたが、これに限るものではない。たとえばＬＳＩやウエハレベルパッケージがインタポーザ基板１０３に内蔵されたＬＳＩ内蔵基板に対して本発明を適用しても構わない。基板がキャビティ構造となっていても構わない。本発明では、熱によって反りが変化する基板に対して、電子部品の反り挙動を合わせることが重要である。
【００５５】
なお、以上の説明で使用したインタポーザ基板という用語は、樹脂基板、セラミック基板あるいはガラセラ基板のすべてを含む基板の概念である。
【図面の簡単な説明】
【００５６】
【図１】本発明の半導体装置のクレーム対応図である。
【図２】本発明の半導体装置の製造方法のクレーム対応図である。
【図３】本発明の実施の形態における半導体装置に実装される電子部品の構成を表わした断面図である。
【図４】本実施の形態の電子部品が常温時の状態を示す断面図である。
【図５】本実施の形態の電子部品が高温時の状態を示す断面図である。
【図６】本実施の形態で電子部品を常温でインタポーザ基板の裏面に搭載した状態を表わした半導体装置の断面図である。
【図７】本実施の形態で電子部品を高温でインタポーザ基板の裏面に搭載した状態を表わした半導体装置の断面図である。
【図８】薄い基板に対して電子部品の実装を行った場合の問題を説明するための半導体装置の断面図である。
【図９】薄い基板に対して電子部品の実装を行った場合の他の問題を説明するための半導体装置の断面図である。
【図１０】本発明の変形例における半導体装置の構成を表わした断面図である。
【図１１】本発明の変形例における半導体装置の構成を表わした断面図である。
【図１２】本発明に関連する第１の関連技術としてのフリップチップ実装の例を示した断面図である。
【図１３】図１２に示した半導体装置のインタポーザ基板が逆に凸型に反った状態を表わした断面図である。
【図１４】第２の関連技術野の半導体パッケージの平面図である。
【図１５】本発明の関連技術を使用した常温時の接続不良の発生状態を示す断面図である。
【図１６】本発明の関連技術を使用したリフロー時の接続不良の発生状態を示す断面図である。
【図１７】本発明の関連技術で電子部品の突起電極がインタポーザ基板側に落下した状態を示す断面図である。
【符号の説明】
【００５７】
１０  半導体装置
１１  メインボード
１２  基板
１３、２０６  反り発生層
１４、１０６、２０１、２１６  電子部品
２０  半導体装置の製造方法
２１  基板実装ステップ
２２  電子部品実装ステップ
２３  反り発生層形成ステップ
１０１  半導体チップ
１０２  アンダーフィル樹脂
１０３、２１３  インタポーザ基板
１０４、２０４  突起電極（はんだバンプ）
１０８、２０３  電極パッド
２０２  基板
２０５  接着層
【図１】
2010103270.tif 000003
【図２】
2010103270.tif 000004
【図３】
2010103270.tif 000005
【図４】
2010103270.tif 000006
【図５】
2010103270.tif 000007
【図６】
2010103270.tif 000008
【図７】
2010103270.tif 000009
【図８】
2010103270.tif 000010
【図９】
2010103270.tif 000011
【図１０】
2010103270.tif 000012
【図１１】
2010103270.tif 000013
【図１２】
2010103270.tif 000014
【図１３】
2010103270.tif 000015
【図１４】
2010103270.tif 000016
【図１５】
2010103270.tif 000017
【図１６】
2010103270.tif 000018
【図１７】
2010103270.tif 000019