(57)【要約】【課題】形成された被加工材のパターンの形成履歴を判別することが可能なマスクパターンの形成方法および半導体装置の製造方法を提供すること。【解決手段】下地領域上の第１のラインアンドスペースパターンのライン部の長側壁に側壁パターンを形成し、第１のラインアンドスペースパターンのライン部の一部を覆って保護する保護パターンを第１のラインアンドスペースパターン上に形成し、保護パターンをマスクに用いて第１のラインアンドスペースパターンのライン部をウェットエッチング除去して、第１のラインアンドスペースパターンのライン部を残存させた残存パターン部と、第１のラインアンドスペースパターンのライン部が除去された領域である第１のスペース部と、第１のラインアンドスペースパターンのスペース部を介して隣接する側壁パターン間の領域である第２のスペース部と、により構成される第２のラインアンドスペースパターンを形成する。【選択図】        図６
2010080625.tif 000002
【特許請求の範囲】
【請求項１】
下地領域上に第１のラインアンドスペースパターンを形成する工程と、
前記第１のラインアンドスペースパターンのライン部の長側壁に、側壁パターンを形成する工程と、
前記第１のラインアンドスペースパターンのライン部の一部を覆って保護する保護パターンを前記第１のラインアンドスペースパターン上に形成する工程と、
前記保護パターンをマスクに用いて前記第１のラインアンドスペースパターンのライン部をウェットエッチング除去することにより、前記保護パターンにより覆われた前記第１のラインアンドスペースパターンのライン部を残存させた残存パターン部と、前記第１のラインアンドスペースパターンのライン部が除去された領域である第１のスペース部と、前記第１のラインアンドスペースパターンのスペース部を介して隣接する前記側壁パターン間の領域である第２のスペース部と、により構成される第２のラインアンドスペースパターンを形成する工程と、
を含むことを特徴とするマスクパターンの形成方法。
【請求項２】
ライン部が長手方向において複数の切断部を有することにより断続的に形成された第１のラインアンドスペースパターンを下地領域上に形成する工程と、
前記第１のラインアンドスペースパターンのライン部の長側壁および前記切断部に側壁パターンを形成する工程と、
前記側壁パターンにより外周部を覆われた前記第１のラインアンドスペースパターンのライン部を覆って保護する保護パターンを前記第１のラインアンドスペースパターン上に形成する工程と、
前記保護パターンをマスクに用いて前記第１のラインアンドスペースパターンのライン部をウェットエッチング除去することにより、前記保護パターンにより覆われた前記第１のラインアンドスペースパターンのライン部を残存させた残存パターン部と、前記第１のラインアンドスペースパターンのライン部が除去された領域である第１のスペース部と、前記第１のラインアンドスペースパターンのスペース部を介して隣接する前記側壁パターン間の領域である第２のスペース部と、により構成される第２のラインアンドスペースパターンを形成する工程と、
を含むことを特徴とするマスクパターンの形成方法。
【請求項３】
半導体装置における寸法をモニターするためのモニターパターンとしてラインアンドスペースパターンを形成する半導体装置の製造方法であって、
下地領域上に第１のラインアンドスペースパターンを形成する工程と、
前記第１のラインアンドスペースパターンのライン部の長側壁に、側壁パターンを形成する工程と、
前記第１のラインアンドスペースパターンのライン部の一部を覆って保護する保護パターンを前記第１のラインアンドスペースパターン上に形成する工程と、
前記保護パターンをマスクに用いて前記第１のラインアンドスペースパターンのライン部をウェットエッチング除去することにより、前記保護パターンにより覆われた前記第１のラインアンドスペースパターンのライン部を残存させた残存パターン部と、前記第１のラインアンドスペースパターンのライン部が除去された領域である第１のスペース部と、前記第１のラインアンドスペースパターンのスペース部を介して隣接する前記側壁パターン間の領域である第２のスペース部と、により構成される第２のラインアンドスペースパターンを形成する工程と、
前記第２のラインアンドスペースパターンをマスクに用いて前記下地領域のエッチングを行うことにより、前記モニターパターンとして前記下地領域に前記第２のラインアンドスペースパターンが転写された第３のラインアンドスペースパターンを形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項４】
半導体装置における実デバイスパターンとしてラインアンドスペースパターンを形成する半導体装置の製造方法であって、
下地領域上に第１のラインアンドスペースパターンを形成する工程と、
前記第１のラインアンドスペースパターンのライン部の長側壁に、側壁パターンを形成する工程と、
前記第１のラインアンドスペースパターンのライン部の一部を覆って保護する保護パターンを前記第１のラインアンドスペースパターン上に形成する工程と、
前記保護パターンをマスクに用いて前記第１のラインアンドスペースパターンのライン部をウェットエッチング除去することにより、前記保護パターンにより覆われた前記第１のラインアンドスペースパターンのライン部を残存させた残存パターン部と、前記第１のラインアンドスペースパターンのライン部が除去された領域である第１のスペース部と、前記第１のラインアンドスペースパターンのスペース部を介して隣接する前記側壁パターン間の領域である第２のスペース部と、により構成される第２のラインアンドスペースパターンを形成する工程と、
前記第２のラインアンドスペースパターンをマスクに用いて前記下地領域のエッチングを行うことにより、前記実デバイスパターンとして前記下地領域に前記第２のラインアンドスペースパターンが転写された第３のラインアンドスペースパターンを形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項５】
前記第３のラインアンドスペースパターンのスペース部の寸法を計測して寸法データを取得する工程と、
前記残存パターン部に対応するパターンの有無により、前記第３のラインアンドスペースパターンにおける各スペース部が前記第１のスペース部に対応するスペース部および前記第２のスペース部に対応するスペース部のいずれであるかを判別する工程と、
前記第３のラインアンドスペースパターンにおけるスペース部が前記第１のスペース部に対応するスペース部である場合に、該スペース部の前記寸法データを前記第１のラインアンドスペースパターンを形成する工程にフィードバックする工程と、
前記第３のラインアンドスペースパターンにおけるスペース部が前記第２のスペース部に対応するスペース部である場合に、該スペース部の前記寸法データを前記第３のラインアンドスペースパターンを形成する工程にフィードバックする工程と、
を含むことを特徴とする請求項３または４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マスクパターンの形成方法および半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
半導体装置の微細化は、リソグラフィ技術に大きく依存する。そのため、リソグラフィの解像限界を下回る幅を有するデバイスパターンを形成することは、一般的には困難である。このような問題に対して、リソグラフィの解像性能を上回る密なデバイスパターンを形成する手法としてダブルパターニング技術があり、例えばダミーパターンの側壁に側壁パターンを形成し、この側壁パターンをマスクとしてエッチングを行う方法が提案されている（例えば、特許文献１参照）。この方法によれば、ダミーパターンのピッチの半分のピッチでラインアンドスペースパターンを形成することが可能である。
【０００３】
以下、代表的なダブルパターンニング技術として側壁加工によるダブルパターンニング法について説明する。ダブルパターニング法では、まずリソグラフィにおいて所望の倍ピッチのラインアンドスペースのレジストパターンを形成する。そして、該レジストパターンをマスクとして下層の側壁芯材膜のエッチング処理を行ない、レジストパターンを側壁芯材膜に転写し、芯材パターンを形成する。
【０００４】
次に、芯材パターンにスリミング処理を施すことにより、芯材パターンを所望の寸法まで細める。次に、芯材パターンの側壁部に所望の厚さの堆積膜を堆積し、芯材を除去することでリソグラフィの解像パターンの半分のピッチのラインアンドスペースの側壁堆積膜パターンが形成できる。最終的には、この側壁堆積膜パターンをマスクとして、その下層にある被加工膜をエッチングすることで所望の被加工膜パターンが形成できる。
【０００５】
このようにして形成された被加工膜パターンは、芯材パターンが除去されて形成されたスペース（以降、Ｐａｉｒ部と称する）と、元々のレジストパターン形成時でのスペース（以降、Ａｄｊａｃｅｎｔ部と称する）と、の異なる履歴を持つ２種類のスペース部分が交互に存在している。
【０００６】
半導体製造プロセスにおいては、歩留まり、品質向上のために寸法管理と各工程へのフィードバックとが必要になる。従来のリソグラフィで露光したパターンをそのままドライエッチング下地に転写させるようなプロセスでは、露光量に対してリソグラフィ後の寸法から制御にフィードバックをかけることができた。
【０００７】
しかしながら、上述したような側壁加工によるダブルパターンニング法（側壁プロセス）により形成されたパターンにおいては、異なる履歴を持つ２種類のスペース部分であるＰａｉｒ部とＡｄｊａｃｅｎｔ部とが存在し、両者の判別は困難であった。このため、ダブルパターンニング法で形成したパターンにおいては、欠陥が発生した場合に、その欠陥がＰａｉｒ部で発生したのか、Ａｄｊａｃｅｎｔ部で発生したのかを判別することが困難であり、欠陥原因の究明および対策が困難である、という問題があった。
【０００８】
また、Ｐａｉｒ部とＡｄｊａｃｅｎｔ部とでは制御にフィードバックをかけるべき工程が異なるため、それぞれを判別しての寸法管理が必要となる。このため、側壁プロセスを用いた量産システム構築のためにはＰａｉｒ部とＡｄｊａｃｅｎｔ部の判別が必須となる。しかしながら、形成されたパターンを見ただけでは、Ｐａｉｒ部とＡｄｊａｃｅｎｔ部との判別が難しくフィードバックによる制御を実施し難い、という問題があった。
【０００９】
【特許文献１】特開２００６−３０３０２２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は、上記に鑑みてなされたものであって、形成された被加工材のパターンの形成履歴を判別することが可能なマスクパターンの形成方法および半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本願発明の一態様によれば、下地領域上に第１のラインアンドスペースパターンを形成する工程と、前記第１のラインアンドスペースパターンのライン部の長側壁に、側壁パターンを形成する工程と、前記第１のラインアンドスペースパターンのライン部の一部を覆って保護する保護パターンを前記第１のラインアンドスペースパターン上に形成する工程と、前記保護パターンをマスクに用いて前記第１のラインアンドスペースパターンのライン部をウェットエッチング除去することにより、前記保護パターンにより覆われた前記第１のラインアンドスペースパターンのライン部を残存させた残存パターン部と、前記第１のラインアンドスペースパターンのライン部が除去された領域である第１のスペース部と、前記第１のラインアンドスペースパターンのスペース部を介して隣接する前記側壁パターン間の領域である第２のスペース部と、により構成される第２のラインアンドスペースパターンを形成する工程と、を含むことを特徴とするマスクパターンの形成方法が提供される。
【００１２】
また、本願発明の一態様によれば、ライン部が長手方向において複数の切断部を有することにより断続的に形成された第１のラインアンドスペースパターンを下地領域上に形成する工程と、前記第１のラインアンドスペースパターンのライン部の長側壁および前記切断部に側壁パターンを形成する工程と、前記側壁パターンにより外周部を覆われた前記第１のラインアンドスペースパターンのライン部を覆って保護する保護パターンを前記第１のラインアンドスペースパターン上に形成する工程と、前記保護パターンをマスクに用いて前記第１のラインアンドスペースパターンのライン部をウェットエッチング除去することにより、前記保護パターンにより覆われた前記第１のラインアンドスペースパターンのライン部を残存させた残存パターン部と、前記第１のラインアンドスペースパターンのライン部が除去された領域である第１のスペース部と、前記第１のラインアンドスペースパターンのスペース部を介して隣接する前記側壁パターン間の領域である第２のスペース部と、により構成される第２のラインアンドスペースパターンを形成する工程と、を含むことを特徴とするマスクパターンの形成方法が提供される。
【００１３】
また、本願発明の一態様によれば、半導体装置における寸法をモニターするためのモニターパターンとしてラインアンドスペースパターンを形成する半導体装置の製造方法であって、下地領域上に第１のラインアンドスペースパターンを形成する工程と、前記第１のラインアンドスペースパターンのライン部の長側壁に、側壁パターンを形成する工程と、前記第１のラインアンドスペースパターンのライン部の一部を覆って保護する保護パターンを前記第１のラインアンドスペースパターン上に形成する工程と、前記保護パターンをマスクに用いて前記第１のラインアンドスペースパターンのライン部をウェットエッチング除去することにより、前記保護パターンにより覆われた前記第１のラインアンドスペースパターンのライン部を残存させた残存パターン部と、前記第１のラインアンドスペースパターンのライン部が除去された領域である第１のスペース部と、前記第１のラインアンドスペースパターンのスペース部を介して隣接する前記側壁パターン間の領域である第２のスペース部と、により構成される第２のラインアンドスペースパターンを形成する工程と、前記第２のラインアンドスペースパターンをマスクに用いて前記下地領域のエッチングを行うことにより、前記モニターパターンとして前記下地領域に前記第２のラインアンドスペースパターンが転写された第３のラインアンドスペースパターンを形成する工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
【００１４】
また、本願発明の一態様によれば、半導体装置における実デバイスパターンとしてラインアンドスペースパターンを形成する半導体装置の製造方法であって、下地領域上に第１のラインアンドスペースパターンを形成する工程と、前記第１のラインアンドスペースパターンのライン部の長側壁に、側壁パターンを形成する工程と、前記第１のラインアンドスペースパターンのライン部の一部を覆って保護する保護パターンを前記第１のラインアンドスペースパターン上に形成する工程と、前記保護パターンをマスクに用いて前記第１のラインアンドスペースパターンのライン部をウェットエッチング除去することにより、前記保護パターンにより覆われた前記第１のラインアンドスペースパターンのライン部を残存させた残存パターン部と、前記第１のラインアンドスペースパターンのライン部が除去された領域である第１のスペース部と、前記第１のラインアンドスペースパターンのスペース部を介して隣接する前記側壁パターン間の領域である第２のスペース部と、により構成される第２のラインアンドスペースパターンを形成する工程と、前記第２のラインアンドスペースパターンをマスクに用いて前記下地領域のエッチングを行うことにより、前記実デバイスパターンとして前記下地領域に前記第２のラインアンドスペースパターンが転写された第３のラインアンドスペースパターンを形成する工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【００１５】
本発明によれば、形成された被加工材のパターンの形成履歴を判別することが可能なマスクパターンの形成方法を提供することができる、という効果を奏する。
【００１６】
本発明によれば、形成された被加工材のパターンの形成履歴を判別することが可能な半導体装置の製造方法を提供することができる、という効果を奏する。
【発明を実施するための最良の形態】
【００１７】
以下に添付図面を参照して、この発明にかかるマスクパターンの形成方法および半導体装置の製造方法を説明する。なお、本発明は以下の記述に限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。また、以下に示す図面においては、理解の容易のため、各部材の縮尺が実際とは異なる場合がある。各図面間においても同様である。
【００１８】
（第１の実施の形態）
第１の実施の形態では、半導体製造プロセスにおけるＳＴＩ（Shallow Trench Isolation）構造の素子分離領域の形成を例に、マスクパターンの形成方法および半導体装置の製造方法を図１〜図７を用いて説明する。図１〜図４は、本実施の形態にかかるマスクパターンの形成方法および半導体装置の製造方法を説明するための断面図である。図５〜図７は、本実施の形態にかかるマスクパターンの形成方法および半導体装置の製造方法を説明するための平面図である。
【００１９】
まず、半導体基板（例えば、シリコン基板）１０を用意し、この半導体基板１０の一面上に、図１（ａ）に示すように側壁芯材膜１１を堆積し、さらに側壁芯材膜１１上にフォトレジスト膜１２を形成する。そして、通常のフォトリソグラフィを用いて、図１（ｂ）、図５（ａ）に示すように側壁芯材膜１１上に所望の倍ピッチのラインアンドスペースの第１のフォトレジストパターン１２ａを形成する。
【００２０】
次に、図１（ｃ）、図５（ｂ）に示すように、第１のフォトレジストパターン１２ａをマスクとして用いて、例えばＲＩＥ（reactive ion etching）により下層の側壁芯材膜１１のエッチング処理を行ない、第１のフォトレジストパターン１２ａを側壁芯材膜１１に転写し、側壁芯材パターン１１ａを形成する。さらに、第１のフォトレジストパターン１２ａを除去する。
【００２１】
次に、図１（ｄ）、図５（ｃ）に示すように、側壁芯材パターン１１ａにスリミング処理を施すことにより、側壁芯材パターン１１ａを所望の寸法まで細める。次に、図２（ａ）、図６（ａ）に示すように、側壁芯材パターン１１ａの側壁部に、例えばＣＶＤにより所望の厚さのＳｉＮ膜を堆積して側壁パターン１３を形成する。
【００２２】
次に、側壁芯材パターン１１ａを除去する工程に入るが、側壁芯材パターン１１ａの一部を残すために、少なくとも側壁芯材パターン１１ａの一部を保護領域として覆って保護する保護パターンをリソグラフィで形成する。すなわち、図２（ｂ）、図６（ｂ）に示すように、側壁芯材パターン１１ａを残したい所望の領域上に、リソグラフィで第２のフォトレジストパターン１４を形成する。図２（ｂ）は図６（ｂ）の線分Ａ−Ａにおける断面図である。
【００２３】
そして、第２のフォトレジストパターン１４を形成した状態で側壁芯材パターン１１ａをウェットエッチングにより除去することで、図２（ｃ）、図２（ｄ）、図６（ｃ）に示すように、リソグラフィの解像パターンの半分のピッチのラインアンドスペースの側壁マスクパターン１３ａが形成される。図２（ｃ）は図６（ｃ）の線分Ａ−Ａにおける断面図である。図２（ｄ）は図６（ｃ）の線分Ｂ−Ｂにおける断面図である。
【００２４】
この側壁マスクパターン１３ａのラインアンドスペースにおいては、側壁芯材パターン１１ａが除去された領域である側壁マスクパターン１３ａのスペース部（Ｐａｉｒ部）１３ＳＰと、第１のフォトレジストパターン形成時からスペース部であって隣接する側壁マスクパターン１３ａ間の領域であるスペース部（Ｐａｉｒ部）１３ＳＰのスペース部（Ａｄｊａｃｅｎｔ部）１３ＳＡと、の異なる形成履歴を持つ２種類のスペース部分が交互に存在している。
【００２５】
第２のフォトレジストパターン１４を形成していない領域では、図２（ｄ）、図６（ｃ）に示すように側壁芯材パターン１１ａが除去され、Ｐａｉｒ部１３ＳＰが形成される。一方、第２のフォトレジストパターン１４を形成した領域では、図２（ｃ）、図６（ｃ）に示すように、側壁芯材パターン１１ａがラインアンドスペースのＰａｉｒ部１３ＳＰの一部に残存した残存パターンである判別パターン部１１ｂが形成される。
【００２６】
これにより、側壁芯材パターン１１ａのラインアンドスペースのスペース部においては、スペース部における判別パターン部１１ｂの有無を確認することにより、そのスペース部がＰａｉｒ部１３ＳＰであるのか、またはＡｄｊａｃｅｎｔ部１３ＳＡであるのかを容易に判別可能である。すなわち、側壁マスクパターン１３ａのラインアンドスペースのスペース部において、判別パターン部１１ｂが存在するスペース部はＰａｉｒ部１３ＳＰであり、判別パターン部１１ｂが存在しないスペース部はＡｄｊａｃｅｎｔ部１３ＳＡである。
【００２７】
次に、側壁マスクパターン１３ａと判別パターン部１１ｂとをマスクとして、その下層にある半導体基板１０を例えばＲＩＥによりエッチングすることで、図３（ａ）、図３（ｂ）に示すように、側壁マスクパターン１３ａおよび判別パターン部１１ｂのパターンが転写されたラインアンドスペースの被加工材パターンが形成される。図３（ａ）は図６（ｃ）の線分Ａ−Ａの位置に対応した断面図である。図３（ｂ）は図６（ｃ）の線分Ｂ−Ｂの位置に対応した断面図である。
【００２８】
すなわち、半導体基板１０の表面には、被加工材パターンのラインアンドスペースのライン部としてライン部１０Ｌが形成される。また、被加工材パターンのラインアンドスペースのスペース部としては、側壁マスクパターン１３ａのラインアンドスペースのＰａｉｒ部１３ＳＰに対応したスペース部１０ＳＰと、側壁マスクパターン１３ａのラインアンドスペースのＡｄｊａｃｅｎｔ部１３ＳＡに対応したスペース部１０ＳＡと、が形成される。このスペース部１０ＳＰとスペース部１０ＳＡとがＳＴＩの素子分離溝となる。また、スペース部１０ＳＰの一部には、隣接するライン部１０Ｌ間を接続する判別パターン部１０Ｃが形成される。
【００２９】
これにより、半導体基板１０に形成されたラインアンドスペースのスペース部においては、スペース部における判別パターン部１０Ｃの有無を確認することにより、そのスペース部がＰａｉｒ部１３ＳＰにより形成されたスペース部であるスペース部１０ＳＰであるか、Ａｄｊａｃｅｎｔ部１３ＳＡにより形成されたスペース部であるスペース部１０ＳＡであるかを容易に判別可能である。すなわち、ラインアンドスペースのスペース部において、判別パターン部１０Ｃが存在するスペース部はスペース部１０ＳＰであり、判別パターン部１０Ｃが存在しないスペース部はスペース部１０ＳＡである。
【００３０】
その後、図３（ｃ）、図３（ｄ）、図７（ａ）に示すように、側壁マスクパターン１３ａと判別パターン部１１ｂとを除去する。図３（ｃ）は図７（ａ）の線分Ａ−Ａの位置に対応した断面図である。図３（ｄ）は図７（ａ）の線分Ｂ−Ｂの位置に対応した断面図である。そして、スペース部１０ＳＰ内およびスペース部１０ＳＡ内に絶縁物として例えばシリコン酸化膜をＣＶＤ（Chemical Vapor Deposition）法により形成することで、図４（ａ）、図４（ｂ）、図７（ｂ）に示すように、素子分離領域１５が形成され、素子分離領域１５に囲まれた領域がアクティブエリアＡＡとされる。図４（ａ）は図７（ｂ）の線分Ａ−Ａにおける断面図である。図４（ｂ）は図７（ｂ）の線分Ｂ−Ｂにおける断面図である。
【００３１】
なお、上記においては判別パターン部１１ｂを複数箇所に残存させているが、Ｐａｉｒ部１３ＳＰとＡｄｊａｃｅｎｔ部１３ＳＡとは交互に存在するため、判別パターン部１１ｂが１箇所だけ判別できれば、他のスペース部がＰａｉｒ部１３ＳＰであるのか、またはＡｄｊａｃｅｎｔ部１３ＳＡであるのかを判別可能である。
【００３２】
また、上記においては、半導体製造プロセスにおける基板への素子分離領域１５の形成を例に説明したがこれに限定されるものではなく、例えばゲート電極などのデバイスパターンや、半導体装置における寸法をモニターするためのモニターパターン（ＴＥＧ：Test Element Group）などに広く適用することが可能である。
【００３３】
上述したように、一実施の形態にかかるマスクパターンの形成方法によれば、Ｐａｉｒ部１３ＳＰとＡｄｊａｃｅｎｔ部１３ＳＰとを判別するための判別パターン部１１ｂがマスクパターンにおけるラインアンドスペースのＰａｉｒ部１３ＳＰの一部に形成されたマスクパターンを形成する。
【００３４】
そして、このマスクパターンを用いて半導体基板１０をエッチング加工することにより、半導体基板１０に形成された被加工パターンのうち、Ｐａｉｒ部１３ＳＰにより形成されたスペース部１０ＳＰに判別パターン部１０Ｃが形成される。これにより、半導体基板１０に形成されたパターンにおける欠陥の発生に際して、欠陥の発生領域がＰａｉｒ部１３ＳＰまたはＡｄｊａｃｅｎｔ部１３ＳＰのいずれの領域であるのかを容易に判別することができ、パターン欠陥が発生した領域の形成履歴を容易に知ることが可能となる。したがって、一実施の形態にかかるマスクパターンの形成方法によれば、パターン欠陥の発生工程を容易に判別可能なパターンを形成することができる。
【００３５】
また、一実施の形態にかかる半導体装置の製造方法によれば、上述したマスクパターンの形成方法を用いて作製したマスクパターンを用いて半導体基板１０をエッチング加工することにより、半導体基板１０に形成された被加工パターンのうち、Ｐａｉｒ部１３ＳＰにより形成されたスペース部１０ＳＰに判別パターン部１０Ｃを形成する。これにより、半導体基板１０に形成されたパターンにおける欠陥の発生に際して、欠陥の発生領域がＰａｉｒ部１３ＳＰまたはＡｄｊａｃｅｎｔ部１３ＳＰのいずれの領域であるのかを容易に判別することができ、パターン欠陥が発生した領域の形成履歴を容易に知ることが可能となる。したがって、一実施の形態にかかる半導体装置の製造方法によれば、パターン欠陥の発生工程を容易に判別することができ、欠陥原因の究明および対策をスムーズに行うことが可能な、高歩留まりへの改善が容易なパターンを形成することができる。
【００３６】
さらに、上記のようにして形成した被加工パターンにおいては、形成履歴がＰａｉｒ部１３ＳＰおよびＡｄｊａｃｅｎｔ部１３ＳＰのどちらに対応するかを判別できるため、被加工材パターンのスペース部１０ＳＰとスペース部１０ＳＡとの寸法に応じて、フィードバックすべき工程をスペース部１０ＳＰとスペース部１０ＳＡとで個別に制御することが可能となり、歩留まり、品質向上のために寸法管理が実現可能である。
【００３７】
（第２の実施の形態）
第１の実施の形態において、側壁芯材パターン１１ａをウェットエッチングにより除去する工程（図２（ｃ）、図２（ｄ）、図６（ｃ））では、エッチング薬液がスペース部（Ｐａｉｒ部）１３ＳＰに侵入することにより、図８に示すように側壁芯材パターン１１ａが第２のフォトレジストパターン１４を形成した領域よりも後退し、判別パターン部１１ｂが所望の大きさよりも小さく形成される虞がある。図８においては、エッチング薬液がスペース部（Ｐａｉｒ部）１３ＳＰに侵入することにより、第２のフォトレジストパターン１４で覆われた側壁芯材パターン１１ａが後退領域１１ｃの分だけ後退して判別パターン部１１ｂが形成されている。図８は、側壁芯材パターン１１ａが第２のフォトレジストパターン１４を形成した領域よりも後退した状態を示す断面図である。
【００３８】
そこで、第２の実施の形態では、この側壁芯材パターン１１ａの後退を防止するマスクパターンの形成方法および半導体装置の製造方法を図９〜図１１を用いて説明する。図９〜図１１は、本実施の形態にかかるマスクパターンの形成方法および半導体装置の製造方法を説明するための平面図である。第２の実施の形態が第１の実施の形態と異なる点は、第１のフォトレジストパターン１２ａに、その長手方向において複数の切れ目（切断部）を入れることである。すなわち、第１のフォトレジストパターン１２ａを、その長手方向において断続的に形成する。
【００３９】
第２の実施の形態にかかるマスクパターンの形成方法では、まず、第１の実施の形態と同様に半導体基板（例えば、シリコン基板）１０を用意し、この半導体基板１０の一面上に、側壁芯材膜１１を堆積し、さらに側壁芯材膜１１上にフォトレジスト膜１２を形成する（図１（ａ）参照）。
【００４０】
そして、通常のフォトリソグラフィを用いて、図９（ａ）に示すように側壁芯材膜１１上に所望の倍ピッチのラインアンドスペースの第１のフォトレジストパターン１２ｂ、１２ｃを形成する。ここで、第１のフォトレジストパターン１２ｂは第１の実施の形態の第１のフォトレジストパターン１２ａと同様に、その長手方向において切れ目のない連続したパターンである。また、第１のフォトレジストパターン１２ｃは、その長手方向において切れ目を有する断続的に形成されたパターンである。
【００４１】
次に、図９（ｂ）に示すように、第１のフォトレジストパターン１２ｂ、１２ｃをマスクとして用いて、例えばＲＩＥ（reactive ion etching）により下層の側壁芯材膜１１のエッチング処理を行ない、第１のフォトレジストパターン１２ｂ、１２ｃを側壁芯材膜１１に転写し、側壁芯材パターン１１ｄ、１１ｅを形成する。ここで、側壁芯材パターン１１ｄは、第１の実施の形態の側壁芯材パターン１１ａと同様に、その長手方向において切れ目のない連続したパターンである。側壁芯材パターン１１ｅは、その長手方向において切れ目（切断部）を有する断続的に形成されたパターンである。さらに、第１のフォトレジストパターン１２ｂ、１２ｃを除去する。
【００４２】
次に、９（ｃ）に示すように、側壁芯材パターン１１ｄ、１１ｅにスリミング処理を施すことにより、側壁芯材パターン１１ｄ、１１ｅを所望の寸法まで細める。次に、図１０（ａ）に示すように、側壁芯材パターン１１ｄ、１１ｅの側壁部および切れ目（切断部）に、例えばＣＶＤにより所望の厚さのＳｉＮ膜を堆積して側壁パターン１３を形成する。ここで、側壁芯材パターン１１ｅはその長手方向において切れ目を有する断続的に形成されたパターンであるため、側壁芯材パターン１１ｅの切れ目部分にも側壁パターン１３が形成される。すなわち、Ｐａｉｒ部１３ＳＰとなる領域にも側壁パターン１３が形成され、側壁芯材パターン１１ｅは、半導体基板１０の面内方向における外周部が全て側壁パターン１３で覆われる。
【００４３】
次に、側壁芯材パターン１１ｄ、１１ｅを除去する工程に入るが、側壁芯材パターン１１ｅの一部を残すために、側壁芯材パターン１１ｄ、１１ｅをカバーして保護する除去カバー領域をリソグラフィで形成する。すなわち、図１０（ｂ）に示すように、側壁芯材パターン１１ｅを残す所望の領域上に、リソグラフィで第２のフォトレジストパターン１４を形成する。
【００４４】
そして、第２のフォトレジストパターン１４を形成した状態で側壁芯材パターン１１ｄ、１１ｅをウェットエッチングにより除去することで、図１０（ｃ）に示すように、リソグラフィの解像パターンの半分のピッチのラインアンドスペースの側壁マスクパターン１３ａが形成される。ここで、側壁芯材パターン１１ｅは、半導体基板１０の面内方向における外周部が全て側壁パターン１３で覆われているため、全体が第２のフォトレジストパターン１４で覆われた側壁芯材パターン１１ｅは、側壁芯材パターン１１ｅが除去された領域（スペース部（Ｐａｉｒ部）１３ＳＰ）からエッチング薬液が侵入することによる後退が防止され、側壁芯材パターン１１ｅがそのままの大きさで残存した残存パターンである判別パターン部１１ｂとされる。
【００４５】
この側壁マスクパターン１３ａのラインアンドスペースにおいては、側壁芯材パターン１１ｄ、１１ｅが除去されて形成されたスペース部（Ｐａｉｒ部）１３ＳＰと、第１のフォトレジストパターン形成時からスペース部であったスペース部（Ａｄｊａｃｅｎｔ部）１３ＳＡと、の異なる形成履歴を持つ２種類のスペース部分が交互に存在している。
【００４６】
第２のフォトレジストパターン１４を形成していない領域では、図１０（ｃ）に示すように側壁芯材パターン１１ｄ、１１ｅが除去され、Ｐａｉｒ部１３ＳＰが形成される。一方、第２のフォトレジストパターン１４を形成した領域では、図１０（ｃ）に示すように、側壁芯材パターン１１ｅがラインアンドスペースのＰａｉｒ部１３ＳＰの一部に残存し、判別パターン部１１ｂが形成される。
【００４７】
これにより、側壁マスクパターン１３ａのラインアンドスペースのスペース部においては、スペース部における判別パターン部１１ｂの有無を確認することにより、そのスペース部がＰａｉｒ部１３ＳＰであるのか、またはＡｄｊａｃｅｎｔ部１３ＳＡであるのかを容易に判別可能である。すなわち、側壁マスクパターン１３ａのラインアンドスペースのスペース部において、判別パターン部１１ｂが存在するスペース部はＰａｉｒ部１３ＳＰであり、判別パターン部１１ｂが存在しないスペース部はＡｄｊａｃｅｎｔ部１３ＳＡである。
【００４８】
次に、側壁マスクパターン１３ａと判別パターン部１１ｂとをマスクとして、その下層にある半導体基板１０を例えばＲＩＥによりエッチングし、側壁マスクパターン１３ａと判別パターン部１１ｂとを除去する。これにより、図１１（ａ）に示すように、側壁マスクパターン１３ａおよび判別パターン部１１ｂのパターンが転写されたラインアンドスペースの被加工材パターンが形成される。
【００４９】
半導体基板１０の表面には、ラインアンドスペースのライン部としてライン部１０Ｌが形成される。また、ラインアンドスペースのスペース部としては、側壁マスクパターン１３ａのラインアンドスペースのＰａｉｒ部１３ＳＰに対応したスペース部１０ＳＰと、側壁マスクパターン１３ａのラインアンドスペースのＡｄｊａｃｅｎｔ部１３ＳＡに対応したスペース部１０ＳＡと、が形成される。このスペース部１０ＳＰとスペース部１０ＳＡとがＳＴＩの素子分離溝となる。また、スペース部１０ＳＰの一部には、隣接するライン部１０Ｌ間を接続する判別パターン部１０Ｃが形成される。
【００５０】
これにより、半導体基板１０に形成されたラインアンドスペースのスペース部においては、スペース部における判別パターン部１０Ｃの有無を確認することにより、そのスペース部がＰａｉｒ部１３ＳＰにより形成されたスペース部であるスペース部１０ＳＰであるか、Ａｄｊａｃｅｎｔ部１３ＳＡにより形成されたスペース部であるスペース部１０ＳＡであるかを容易に判別可能である。すなわち、ラインアンドスペースのスペース部において、判別パターン部１０Ｃが存在するスペース部はスペース部１０ＳＰであり、判別パターン部１０Ｃが存在しないスペース部はスペース部１０ＳＡである。
【００５１】
そして、スペース部１０ＳＰ内およびスペース部１０ＳＡ内に絶縁物として例えばシリコン酸化膜をＣＶＤ（Chemical Vapor Deposition）法により形成することで、図１０（ｂ）に示すように、素子分離領域１５が形成され、素子分離領域１５に囲まれた領域がアクティブエリアＡＡとされる。
【００５２】
上述したように、一実施の形態にかかるマスクパターンの形成方法によれば、Ｐａｉｒ部１３ＳＰとＡｄｊａｃｅｎｔ部１３ＳＰとを判別するための判別パターン部１１ｂがマスクパターンにおけるラインアンドスペースのＰａｉｒ部１３ＳＰの一部に形成されたマスクパターンを形成する。
【００５３】
また、この一実施の形態にかかるマスクパターンの形成方法によれば、側壁芯材パターン１１ｅを、その長手方向において切れ目を有する断続的に形成されたパターンとして形成する。そして、側壁芯材パターン１１ｅの、半導体基板１０の面内方向における外周部を全て側壁パターン１３で覆い、その上に第２のフォトレジストパターン１４を形成した状態で、側壁芯材パターン１１ｄ、１１ｅをウェットエッチングにより除去する。これにより、側壁芯材パターン１１ｄ、１１ｅを除去する際に、残存させるべき側壁芯材パターン１１ｅがエッチング薬液によりエッチングされて後退すること、すなわち判別パターン部１１ｂが所望の大きさよりも小さく形成されることを防止することができ、より確実に所望の判別パターン部１１ｂを形成することができる。
【００５４】
そして、このマスクパターンを用いて半導体基板１０をエッチング加工することにより、半導体基板１０に形成された被加工パターンのうち、Ｐａｉｒ部１３ＳＰにより形成されたスペース部１０ＳＰに判別パターン部１０Ｃが形成される。これにより、半導体基板１０に形成されたパターンにおける欠陥の発生に際して、欠陥の発生領域がＰａｉｒ部１３ＳＰまたはＡｄｊａｃｅｎｔ部１３ＳＰのいずれの領域であるのかを容易に判別することができ、パターン欠陥が発生した領域の形成履歴を容易に知ることが可能となる。したがって、一実施の形態にかかるマスクパターンの形成方法によれば、パターン欠陥の発生工程を容易に判別可能なパターンを形成することができる。
【００５５】
さらに、上記のようにして形成した被加工パターンにおいては、形成履歴がＰａｉｒ部１３ＳＰおよびＡｄｊａｃｅｎｔ部１３ＳＰのどちらに対応するかを判別できるため、被加工パターンのスペース部１０ＳＰとスペース部１０ＳＡとの寸法に応じて、フィードバックすべき工程をスペース部１０ＳＰとスペース部１０ＳＡとで個別に制御することが可能となり、歩留まり、品質向上のために寸法管理が実現可能である。
【００５６】
（第３の実施の形態）
第３の実施の形態では第１の実施の形態および第２の実施の形態で説明した方法で作製した被加工パターンのスペース部１０ＳＰとスペース部１０ＳＡとの寸法に応じて、パターンの寸法決定工程へのフィードバック方法について説明する。図１２は、パターン形成時においてパターンの寸法を決定する主要な工程への寸法データのフィードバック方法を説明するためのフローチャートである。
【００５７】
リソグラフィにより第１のフォトレジストパターン１２ａを形成し（ステップＳ１００）、第１のフォトレジストパターン１２ａの寸法を測定する（ステップＳ１１０）。第１のフォトレジストパターン１２ａの寸法は、随時、露光量に対してフィードバックする（ステップＳ１８０）。
【００５８】
次に、側壁芯材パターン１１ａを形成し（ステップＳ１２０）、この側壁芯材パターン１１ａに対してスリミング処理を施す（ステップＳ１３０）。次に、側壁芯材パターン１１ａの側壁に側壁堆積膜を形成し（ステップＳ１４０）、側壁芯材パターン１１ａを除去し、側壁マスクパターン１３ａおよび判別パターン部１１ｂを形成する（ステップＳ１５０）。
【００５９】
次に、側壁マスクパターン１３ａおよび判別パターン部１１ｂをマスクとして、その下層にある半導体基板１０を例えばＲＩＥによりエッチングしてライアンドスペースの被加工材パターンを形成し（ステップＳ１６０）、被加工材パターンの寸法を測定する（ステップＳ１７０）。すなわち、被加工材パターンのそれぞれのスペース部が、Ｐａｉｒ部１３ＳＰにより形成されたスペース部であるスペース部１０ＳＰであるか、Ａｄｊａｃｅｎｔ部１３ＳＡにより形成されたスペース部であるスペース部１０ＳＡであるかを判別するとともに寸法を測定し、またライン部１０Ｌの寸法を測定する。
【００６０】
そして、測定した被加工材パターンの各寸法は、該当する工程へそれぞれフィードバックする。すなわち、スペース部１０ＳＰの寸法は、随時、スリミング寸法に対してフィードバックする（ステップＳ１９０）。ライン部１０Ｌの寸法は、随時、側壁堆積膜の膜厚寸法に対してフィードバックする（ステップＳ２００）。スペース部１０ＳＡの寸法は、随時、ＲＩＥ条件に対してフィードバックする（ステップＳ２１０）。
【００６１】
上述したように、第１の実施の形態および第２の実施の形態で説明した方法において、
測定した被加工材パターンの各寸法を用いてフィードバックを掛けることにより、品質向上のための詳細な寸法管理が可能となり、高歩留りを実現することができる。
【図面の簡単な説明】
【００６２】
【図１】この発明の一実施形態に従ったマスクパターンの形成方法および半導体装置の製造方法を説明するための断面図である。
【図２】この発明の一実施形態に従ったマスクパターンの形成方法および半導体装置の製造方法を説明するための断面図である。
【図３】この発明の一実施形態に従ったマスクパターンの形成方法および半導体装置の製造方法を説明するための断面図である。
【図４】この発明の一実施形態に従ったマスクパターンの形成方法および半導体装置の製造方法を説明するための断面図である。
【図５】この発明の一実施形態に従ったマスクパターンの形成方法および半導体装置の製造方法を説明するための平面図である。
【図６】この発明の一実施形態に従ったマスクパターンの形成方法および半導体装置の製造方法を説明するための平面図である。
【図７】この発明の一実施形態に従ったマスクパターンの形成方法および半導体装置の製造方法を説明するための平面図である。
【図８】この発明の一実施形態に従ったマスクパターンの形成方法および半導体装置の製造方法において、側壁芯材パターンが第２のフォトレジストパターンを形成した領域よりも後退した状態を示す断面図である。
【図９】この発明の一実施形態に従ったマスクパターンの形成方法および半導体装置の製造方法を説明するための平面図である。
【図１０】この発明の一実施形態に従ったマスクパターンの形成方法および半導体装置の製造方法を説明するための平面図である。
【図１１】この発明の一実施形態に従ったマスクパターンの形成方法および半導体装置の製造方法を説明するための平面図である。
【図１２】この発明の一実施形態に従ったマスクパターンの形成方法によるパターン形成時においてパターンの寸法を決定する主要な工程への寸法データのフィードバック方法を説明するためのフローチャートである。
【符号の説明】
【００６３】
１０  半導体基板、１０Ｃ  判別パターン部、１０Ｌ  ライン部、１０ＳＡ  被加工材パターンのスペース部、１０ＳＰ  被加工材パターンのスペース部、１１  側壁芯材膜、
１１ａ  側壁芯材パターン、１１ｂ  判別パターン部、１１ｃ  後退領域、１２  フォトレジスト膜、１２ａ  第１のフォトレジストパターン、１２ｂ  第１のフォトレジストパターン、１２ｃ  第１のフォトレジストパターン、１３  側壁パターン、１３ａ  側壁マスクパターン、１３ＳＰ  側壁マスクパターンのスペース部（Ｐａｉｒ部）、１３ＳＡ  側壁マスクパターンのスペース部（Ａｄｊａｃｅｎｔ部）、１４  第２のフォトレジストパターン、１５  素子分離領域。
【図１】
2010080625.tif 000003
【図２】
2010080625.tif 000004
【図３】
2010080625.tif 000005
【図４】
2010080625.tif 000006
【図５】
2010080625.tif 000007
【図６】
2010080625.tif 000008
【図７】
2010080625.tif 000009
【図８】
2010080625.tif 000010
【図９】
2010080625.tif 000011
【図１０】
2010080625.tif 000012
【図１１】
2010080625.tif 000013
【図１２】
2010080625.tif 000014