(57)【要約】【課題】カルコパイライト型の結晶構造を有する化合物にて形成された光吸収層でも良好に加工でき、歩留まりを向上できる光起電力素子を提供する。【解決手段】ガラス基板１１０の一面に設けた対をなす裏面電極層１２０に亘ってカルコパイライト構造の化合物にて導電性を有するｐ型の光吸収層１３０に、光吸収層１３０とｐｎ接合する透光性でｎ型のバッファ層１４０を積層形成する。バッファ層１４０に積層するとともに光吸収層１３０およびバッファ層１４０の一側から裏面電極層１２０の一方に亘って透光性の透明電極層１６０を設ける。透明電極層１６０を、酸化インジウムおよび酸化亜鉛を主要成分とし膜応力が±１×１０9Ｐａ以下の非晶質薄膜に形成する。加工が簡単なメカニカルスクライビングでも亀裂や欠落などの不都合を生じずに良好に加工でき、製造性が向上して歩留まりを向上できる。【選択図】図１
2010098264.tif 000002
【特許請求の範囲】
【請求項１】
ガラス基板と、
このガラス基板の一面に設けられた対をなす裏面電極層と、
カルコパイライト構造の化合物にて前記対をなす裏面電極層に亘って積層形成された導電性を有するｐ型の光吸収層と、
この光吸収層に積層形成されて前記光吸収層とｐｎ接合する透光性でｎ型のバッファ層と、
このバッファ層に積層されるとともに前記積層する光吸収層およびバッファ層の一側から前記裏面電極の一方に亘って設けられた透光性の透明電極層と、を備え、
前記透明電極層は、膜応力が±１×１０9Ｐａ以下で形成された
ことを特徴とした光起電力素子。
【請求項２】
請求項１に記載の光起電力素子であって、
前記透明電極層は、酸化インジウムおよび酸化亜鉛を主要成分として含有する非晶質薄膜に形成された
ことを特徴とした光起電力素子。
【請求項３】
請求項１または請求項２に記載の光起電力素子であって、
前記透明電極層は、アルゴン（Ａｒ）と酸素（Ｏ2）との混合ガスを用いるスパッタリング製膜により、前記混合ガスの酸素分圧を１×１０-3Ｐａ以上５×１０-2Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて、非晶質薄膜に製膜された
ことを特徴とした光起電力素子。
【請求項４】
請求項１から請求項３までのいずれか１項に記載の光起電力素子であって、
前記透明電極層は、組成Ｉｎ2Ｏ3／（Ｉｎ2Ｏ3＋ＺｎＯ）が５０質量％以上９５質量％以下に形成された
ことを特徴とした光起電力素子。
【請求項５】
請求項１から請求項４までのいずれか１項に記載の光起電力素子であって、
前記透明電極層は、酸化インジウムおよび酸化亜鉛を主要成分とする組成における第３成分量は、２０質量％以下である
ことを特徴とした光起電力素子。
【請求項６】
請求項１から請求項５までのいずれか１項に記載の光起電力素子であって、
前記バッファ層に積層形成され前記バッファ層より高抵抗で前記光吸収層に対してｎ型となる透光性のｎ型半導体層を備えた
ことを特徴とした光起電力素子。
【請求項７】
請求項６に記載の光起電力素子であって、
前記ｎ型半導体層は、アルゴン（Ａｒ）と酸素（Ｏ2）との混合ガスを用いるスパッタリング製膜により、前記混合ガスの酸素分圧を１×１０-2Ｐａ以上０．２Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて、高抵抗で非晶質薄膜に形成された
ことを特徴とした光起電力素子。
【請求項８】
請求項６または請求項７に記載の光起電力素子であって、
前記ｎ型半導体層は、前記透明電極層と同一の構成材料にて形成された
ことを特徴とした光起電力素子。
【請求項９】
請求項６から請求項８までのいずれか１項に記載の光起電力素子であって、
前記ｎ型半導体層は、膜応力が±１×１０9Ｐａ以下で形成された
ことを特徴とした光起電力素子。
【請求項１０】
請求項１から請求項９までのいずれか１項に記載の光起電力素子であって、
前記透明電極層に積層形成され導電性および透光性を有し前記透明電極層より屈折率が小さい表面透明電極層を備えた
ことを特徴とした光起電力素子。
【請求項１１】
請求項１０に記載の光起電力素子であって、
前記表面透明電極層は、アルゴン（Ａｒ）と酸素（Ｏ2）との混合ガスを用いるスパッタリング製膜により、前記混合ガスの酸素分圧を１×１０-3Ｐａ以上５×１０-2Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて、非晶質薄膜に製膜された
ことを特徴とした光起電力素子。
【請求項１２】
請求項１０または請求項１１に記載の光起電力素子であって、
前記表面透明電極層は、前記透明電極層と同一の構成材料にて形成された
ことを特徴とした光起電力素子。
【請求項１３】
請求項１０から請求項１２までのいずれか１項に記載の光起電力素子であって、
前記表面透明電極層は、膜応力が±１×１０9Ｐａ以下で形成された
ことを特徴とした光起電力素子。
【請求項１４】
ガラス基板上に裏面電極層を薄膜形成する裏面電極層形成工程と、
前記裏面電極層上にカルコパイライト構造の化合物にてｐ型の光吸収層を薄膜形成する光吸収層形成工程と、
前記光吸収層上に前記光吸収層とｐｎ接合するｎ型のバッファ層を薄膜形成するバッファ層形成工程と、
前記バッファ層上に透明電極層を形成する透明電極層形成工程と、
を実施する光起電力素子の製造方法であって、
前記透明電極層形成工程は、膜応力が±１×１０9Ｐａ以下に前記透明電極層を薄膜形成する
ことを特徴とする光起電力素子の製造方法。
【請求項１５】
ガラス基板上に裏面電極層を薄膜形成する裏面電極層形成工程と、
前記裏面電極層上にカルコパイライト構造の化合物にてｐ型の光吸収層を薄膜形成する光吸収層形成工程と、
前記光吸収層上に前記光吸収層とｐｎ接合するｎ型のバッファ層を薄膜形成するバッファ層形成工程と、
前記バッファ層上に透明電極層を形成する透明電極層形成工程と、
を実施する光起電力素子の製造方法であって、
前記バッファ層形成工程で前記バッファ層を形成した後に、前記一方の裏面電極層に積層する前記光吸収層および前記バッファ層を所定の絶縁距離でスクライビングして前記裏面電極を露出させる第１のスクライビング工程を実施し、
前記透明電極形成工程は、前記バッファ層上に積層形成する前記透明電極を酸化インジウムおよび酸化亜鉛を主要構成材料に用いて非晶質の薄膜で前記第１のスクライビング工程により露出する前記裏面電極層に亘って形成し、
前記透明電極形成工程で前記透明電極層を形成した後に、前記透明電極層を所定の絶縁距離でメカニカルスクライビングして前記光起電力素子を直列接続させる第２のスクライビング工程を実施する
ことを特徴とする光起電力素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、導電性を有するｐ型でカルコパイライト構造の化合物にて薄膜形成された光吸収層を有する光起電力素子、および、その製造方法に関する。
【背景技術】
【０００２】
太陽電池は、無尽蔵の太陽光をエネルギー源とするクリーンな発電素子であることから、種々の用途に広く利用されている。太陽電池は、シリコン、化合物半導体等を光電変換材料として用い、この光電変換材料に太陽光等の光が入射したときに当該光電変換材料に生じる光起電力を利用した素子を備えている。
そして、太陽電池は、幾つかに分類することができるが、単結晶シリコン太陽電池や多結晶シリコン太陽電池では、高価なシリコン基板を使用する。このことから、材料費の大幅な低減が期待される薄膜構造の太陽電池が利用されている。
【０００３】
薄膜構造の太陽電池としては、光電変換材料として非シリコン系の半導体材料である、カルコパイライト型の結晶構造を有する化合物、なかでも、銅（Ｃｕ）、インジウム（Ｉｎ）、ガリウム（Ｇａ）、セレン（Ｓｅ）からなるＣＩＧＳ系の化合物を用いたＣＩＧＳ系太陽電池が注目されている。
ＣＩＧＳ系太陽電池の構成としては、例えば、ガラス基板上に形成された下部電極薄膜と、銅・インジウム・ガリウム・セレンを含むＣＩＧＳ系化合物からなる光吸収層薄膜と、光吸収層薄膜の上にＩｎＳ、ＺｎＳ、ＣｄＳ、ＺｎＯ等で形成される高抵抗のバッファ層薄膜と、ＺｎＯＡｌ等で形成される上部電極薄膜とから構成されている（例えば、特許文献１参照）。
この特許文献１に記載のようなＣＩＧＳ系太陽電池は、ＣＩＧＳ系半導体材料の光吸収率が高いこと、発電層を蒸着やスパッタリング等の方法で形成可能であることから、その厚さを数μｍと薄くできる。そのため、小型化や材料コストを低く抑えることができ、太陽電池製造時の省エネルギー化も図ることができる。
【０００４】
ところで、上記特許文献１に記載のＣＩＧＳ系太陽電池のような従来のカルコパイライト型の結晶構造を有する化合物にて光吸収層を形成する太陽電池では、良好に集電するために光起電力素子を直列接続する構成とされる。この薄膜構成における光電力素子の直列接続は、製膜を適宜スクライビングして分割することにより得られる。
一方、スクライビングの方法としては、レーザー光照射する方法やダイヤモンドを用いて切削するメカニカルスクライビングなど、各種方法が利用されるが、装置や加工容易性等の点でメカニカルスクライビングの利用が望まれる。しかしながら、メカニカルスクライビングの際、亀裂や欠けなどが生じて、良好な特性が得られなくなるおそれがある。このメカニカルスクライビングが容易となる構成として、メカニカルスクライビングする層が非晶質であると良好に加工できることが知られており、非晶質の構成として透明電極が非晶質の構成が知られている（例えば、特許文献２参照）。
【０００５】
【特許文献１】特開２００７−３１７８８５号公報
【特許文献２】特開２００５−６４２７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来のカルコパイライト型の結晶構造を有する化合物にて光吸収層を形成する太陽電池では、非晶質の透明電極層をメカニカルスクライビングで分割する際に、やはり亀裂や欠けなどを生じて良好に非晶質の透明電極をスクライビング加工することができなかった。
本発明は、このような点に鑑みて、カルコパイライト型の結晶構造を有する化合物にて形成された光吸収層でも良好に加工でき、歩留まりを向上できる光起電力素子、および、その製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に記載の光起電力素子は、ガラス基板と、このガラス基板の一面に設けられた対をなす裏面電極層と、カルコパイライト構造の化合物にて前記対をなす裏面電極層に亘って積層形成された導電性を有するｐ型の光吸収層と、この光吸収層に積層形成されて前記光吸収層とｐｎ接合する透光性でｎ型のバッファ層と、このバッファ層に積層されるとともに前記積層する光吸収層およびバッファ層の一側から前記裏面電極の一方に亘って設けられた透光性の透明電極層と、を備え、前記透明電極層は、膜応力が±１×１０9Ｐａ以下で形成されたことを特徴とする。
【０００８】
そして、本発明では、前記透明電極層は、酸化インジウムおよび酸化亜鉛を主要成分として含有する非晶質薄膜に形成された構成とすることが好ましい。
【０００９】
また、本発明では、前記透明電極層は、アルゴン（Ａｒ）と酸素（Ｏ2）との混合ガスを用いるスパッタリング製膜により、前記混合ガスの酸素分圧を１×１０-3Ｐａ以上５×１０-2Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて、非晶質薄膜に製膜された構成とすることが好ましい。
【００１０】
そして、本発明では、前記透明電極層は、組成Ｉｎ2Ｏ3／（Ｉｎ2Ｏ3＋ＺｎＯ）が５０質量％以上９５質量％以下に形成された構成とすることが好ましい。
【００１１】
また、本発明では、前記透明電極層は、酸化インジウムおよび酸化亜鉛を主要成分とする組成における第３成分量は、２０質量％以下である構成とすることが好ましい。
【００１２】
そして、本発明では、前記バッファ層に積層形成され前記バッファ層より高抵抗で前記光吸収層に対してｎ型となる透光性のｎ型半導体層を備えた構成とすることが好ましい。
【００１３】
また、本発明では、前記ｎ型半導体層は、アルゴン（Ａｒ）と酸素（Ｏ2）との混合ガスを用いるスパッタリング製膜により、前記混合ガスの酸素分圧を１×１０-2Ｐａ以上０．２Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて、高抵抗で非晶質薄膜に形成された構成とすることが好ましい。
【００１４】
さらに、本発明では、前記ｎ型半導体層は、前記透明電極層と同一の構成材料にて形成された構成とすることが好ましい。
【００１５】
そしてさらに、本発明では、前記ｎ型半導体層は、膜応力が±１×１０9Ｐａ以下で形成された構成とすることが好ましい。
【００１６】
また、本発明では、前記透明電極層に積層形成され導電性および透光性を有し前記透明電極層より屈折率が小さい表面透明電極層を備えた構成とすることが好ましい。
【００１７】
そして、本発明では、前記表面透明電極層は、アルゴン（Ａｒ）と酸素（Ｏ2）との混合ガスを用いるスパッタリング製膜により、前記混合ガスの酸素分圧を１×１０-3Ｐａ以上５×１０-2Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて、非晶質薄膜に製膜された構成とすることが好ましい。
【００１８】
また、本発明では、前記表面透明電極層は、前記透明電極層と同一の構成材料にて形成された構成とすることが好ましい。
【００１９】
さらに、本発明では、前記表面透明電極層は、膜応力が±１×１０9Ｐａ以下で形成された構成とすることが好ましい。
【００２０】
本発明に記載の光起電力素子の製造方法は、ガラス基板上に裏面電極層を薄膜形成する裏面電極層形成工程と、前記裏面電極層上にカルコパイライト構造の化合物にてｐ型の光吸収層を薄膜形成する光吸収層形成工程と、前記光吸収層上に前記光吸収層とｐｎ接合するｎ型のバッファ層を薄膜形成するバッファ層形成工程と、前記バッファ層上に透明電極層を形成する透明電極層形成工程と、を実施する光起電力素子の製造方法であって、前記透明電極層形成工程は、膜応力が±１×１０9Ｐａ以下に前記透明電極層を薄膜形成することを特徴とする。
【００２１】
本発明に記載の光起電力素子の製造方法は、ガラス基板上に裏面電極層を薄膜形成する裏面電極層形成工程と、前記裏面電極層上にカルコパイライト構造の化合物にてｐ型の光吸収層を薄膜形成する光吸収層形成工程と、前記光吸収層上に前記光吸収層とｐｎ接合するｎ型のバッファ層を薄膜形成するバッファ層形成工程と、前記バッファ層上に透明電極層を形成する透明電極層形成工程と、を実施する光起電力素子の製造方法であって、前記バッファ層形成工程で前記バッファ層を形成した後に、前記一方の裏面電極層に積層する前記光吸収層および前記バッファ層を所定の絶縁距離でスクライビングして前記裏面電極を露出させる第１のスクライビング工程を実施し、前記透明電極形成工程は、前記バッファ層上に積層形成する前記透明電極を酸化インジウムおよび酸化亜鉛を主要構成材料に用いて非晶質の薄膜で前記第１のスクライビング工程により露出する前記裏面電極層に亘って形成し、前記透明電極形成工程で前記透明電極層を形成した後に、前記透明電極層を所定の絶縁距離でメカニカルスクライビングして前記光起電力素子を直列接続させる第２のスクライビング工程を実施することを特徴とする。
【発明の効果】
【００２２】
本発明によれば、ガラス基板の一面に設けられた対をなす裏面電極層に亘ってカルコパイライト構造の化合物にて導電性を有するｐ型の光吸収層に、光吸収層とｐｎ接合する透光性でｎ型のバッファ層を積層形成し、バッファ層に積層するとともに光吸収層およびバッファ層の一側から裏面電極層の一方に亘って透光性の透明電極層を設けた光起電力素子における透明電極層を、膜応力が±１×１０9Ｐａ以下で形成するので、ｐｎ接合にて光の入射により発生する起電力を集電する透明電極を、加工が簡単なメカニカルスクライビングでも亀裂や欠落などの不都合を生じずに良好に加工できる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の光起電力素子に係る一実施の形態について、図面を参照して説明する。
図１は、本実施形態における太陽電池を構成する光起電力素子の概略構成を示す断面図である。
【００２４】
［光起電力素子の構成］
図１において、１００は光起電力素子で、この光起電力素子１００は、光の入射により起電力を発生する素子である。この光起電力素子１００は例えば直列状に複数接続され、電気エネルギーとして取り出し可能な太陽電池に構成される。
そして、光起電力素子１００は、ガラス基板１１０上に、裏面電極層１２０、光吸収層１３０、バッファ層１４０、ｎ型半導体層１５０、透明電極層１６０、表面透明電極層１７０が、順次積層された層構造に構成されている。
ガラス基板１１０は、例えばソーダライムガラス等のアルカリガラスなどが用いられるが、この限りではない。
【００２５】
（裏面電極層）
裏面電極層１２０は、導電性材料にてガラス基板１１０の一面に薄膜形成されている。この裏面電極層１２０は、平面領域が所定の広さとなる状態に絶縁距離を介して並列状に複数設けられている。この裏面電極層１２０は、例えばＭｏ（モリブデン）をＤＣスパッタなどにて製膜した後に、レーザー光照射などによって絶縁距離の幅で分割されて形成される。この絶縁距離の幅の裏面電極層１２０間の溝を分割溝１２１として図１に示す。
なお、導電性材料としては、詳細は後述するが光吸収層１３０としてＣＩＧＳ系を例示するのでＭｏを例示したが、これに限らず、金、銀、銅、アルミニウム、ニッケル、鉄、クロム、モリブデン、タングステン、チタン、コバルト、タンタル、ニオブ、ジルコニウム等の金属または合金が挙げられる。特に、反射率の高い金属が好ましい。また、製膜方法としては、ＤＣスパッタに限らず、蒸着法、各種スパッタ法、ＣＶＤ法、スプレー法、スピンオン法、ディップ法などが例示できる。
そして、裏面電極層１２０は、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に形成されることが好ましい。ここで、０．０１μｍより薄くなると抵抗値が上昇するおそれがある。一方、１μｍより厚くなると、剥離するおそれがある。このことにより、裏面電極層１２０の厚さ寸法は、０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に設定される。
さらに、裏面電極層１２０は、表面が平坦に限らず、表面に凹凸形状を形成して光を乱反射させる機能を付与してもよい。すなわち、積層される光吸収層１３０で吸収しきれなかった長波長光を散乱させて、光吸収層１３０内での光路長を延ばすことで、光起電力素子１００の長波長感度が向上し、短絡電流が増大する。その結果、光電変換効率を向上できる。なお、光を散乱するための凹凸形状は、凹凸の山と谷の高低差がＲｍａｘで、０．２μｍ以上２．０μｍ以下とすることが望ましい。ここで、Ｒｍａｘが２．０μｍより大きくなると、カバレッジ性が低下し、膜厚斑ができ、抵抗値に斑を生じるおそれがあるので、凹凸形状を設ける場合にはＲｍａｘで０．２μｍ以上２．０μｍ以下に設定することが好ましい。この凹凸形状の加工としては、ドライエッチング、ウェットエッチング、サンドブラスト、加熱などの各種方法を適用できる。
【００２６】
（光吸収層）
光吸収層１３０は、ｐ型の導電性を有するカルコパイライト構造の化合物であるカルコパイライト化合物にて、裏面電極層１２０の上面に隣接する裏面電極層１２０に亘って架橋する状態に薄膜形成されている。
具体的には、光吸収層１３０は、ＺｎＳｅ、ＣｄＳ、ＺｎＯなどのII-VI族半導体、ＧａＡｓ、ＩｎＰ、ＧａＮなどのIII-V族半導体、ＳｉＣ、ＳｉＧｅなどのIV族化合物半導体、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ2やＣｕ（Ｉｎ，Ｇａ）（Ｓｅ，Ｓ）2、あるいはＣｕＩｎＳ2などのカルコパイライト系半導体（I-III-VI族半導体）を用いることができる。本実施形態では、Ｃｕ、Ｉｎ、Ｇａ、Ｓｅをスパッタリングや蒸着などにて薄膜形成された、いわゆるＣＩＧＳ系の光吸収層１３０が設けられる構成を例示する。すなわち、製膜状態でカルコパイライト構造の組成となるように、各種材料を用いて各種製膜方法で製膜される。
この製膜は、例えば分子線エピタキシー装置を用いた多元蒸着法で製造される。
そして、光吸収層１３０は、厚さ寸法が０．１μｍ以上１０μｍ以下、好ましくは０．５μｍ以上５μｍ以下に形成されることが好ましい。ここで、０．１μｍより薄くなると外光からの光の吸収量が低減するおそれがある。一方、１０μｍより厚くなると、生産性が低下したり、膜応力により剥離しやすくなるおそれがある。このことにより、光吸収層１３０の厚さ寸法は、０．１μｍ以上１０μｍ以下、好ましくは０．５μｍ以上５μｍ以下に設定される。
なお、この光吸収層１３０は、裏面電極層１２０上に製膜後、後述するバッファ層１４０をさらに製膜した後に、例えばメカニカルスクライビングなどによって裏面電極層１２０が露出する状態に分割されて、隣接する裏面電極層１２０に亘って架橋する状態に形成される。光吸収層１３０は、これらの方法に限らず、例えばＣｕ−Ｉｎ−Ｇａをアニーリングにてセレン化するなど、各種方法が利用できる。また、光吸収層１３０としては、Ｃｕ、Ｉｎ、Ｇａ、Ｓｅに限られるものではない。
【００２７】
（バッファ層）
バッファ層１４０は、光吸収層１３０の上面に薄膜状に積層形成されている。このバッファ層１４０は、光吸収層１３０に積層されてｐｎ接合する透光性で比較的に低抵抗のｎ型の半導体層である。また、バッファ層１４０は、光吸収層１３０の表面に残存し、シャントパスとして機能するＣｕ2Ｓｅのような半金属抵抗層に対して障壁としても機能する。
このバッファ層１４０は、例えばＩｎＳを溶液成長させて薄膜成形する。この製膜としては、例えばＣＢＤ（Chemical Bath Deposition）の製造条件で製造される。
そして、バッファ層１４０は、厚さ寸法が０．０１μｍ以上０．５μｍ以下、好ましくは０．１μｍ以上０．５μｍ以下に形成されることが好ましい。ここで、０．０１μｍより薄くなるとｐｎ接合斑が生じるおそれがある。一方、０．５μｍより厚くなると、外光からの光が阻害され、光吸収層１３０の光吸収が低下するおそれがある。このことにより、バッファ層１４０の厚さ寸法は、０．０１μｍ以上０．５μｍ以下、好ましくは０．１μｍ以上０．５μｍ以下に設定される。
なお、光吸収層１３０として、ＣＩＧＳ系を例示するのでＩｎＳを例示したが、これに限らず、光吸収層１３０と良好にｐｎ接合される材料であれば、いずれのものが利用できる。
そして、このバッファ層１４０は、上述した光吸収層１３０のメカニカルスクライビングなどにて光吸収層１３０とともに分割されている。
【００２８】
（ｎ型半導体層）
ｎ型半導体層１５０は、バッファ層１４０の上面に薄膜状に積層形成された非晶質層である。このｎ型半導体層１５０は、透光性を有し光吸収層１３０に対してｎ型の比較的に高抵抗な半導体層、すなわち、正孔のキャリアとして機能する光吸収層１３０に対して、電子のキャリアとして機能する。さらに、ｎ型半導体１５０は、開放端電圧の低下も防止する。
このｎ型半導体層１５０は、例えばＩｎ、亜鉛（Ｚｎ）を適宜の酸素濃度雰囲気でＤＣスパッタや蒸着などにて薄膜したり、酸化インジウムおよび酸化亜鉛を主要成分とする組成物を用いてＤＣスパッタや蒸着などしたりして積層形成する。なお、このｎ型半導体層１５０の組成としては、（Ｉｎ2Ｏ3＋ＺｎＯ）に限られるものではなく、ＳｎＯ２などの他の導電性金属酸化物をさらに含む構成としてもよい。
そして、このｎ型半導体層１５０の製膜は、例えばアルゴン（Ａｒ）と酸素（Ｏ2）との混合ガスを用いたスパッタ製膜、特に直流スパッタリングにおいて、酸素分圧ｐＯ2を１×１０-2Ｐａ以上０．２Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて、膜応力が±１×１０9Ｐａ以下の非晶質膜に製膜される。なお、基板温度は、バッファ層１４０まで薄膜形成されｎ型半導体層１５０を製膜させる基板の表面温度である。
ここで、酸素分圧ｐＯ2が１×１０-2Ｐａより低くなると低抵抗膜が形成されるおそれがある。一方、酸素分圧ｐＯ2が０．２Ｐａより高くなると直流スパッタリング製膜法においてプラズマの放電が不安定になり、安定した製膜ができなくなるおそれがある。また、基板温度が１００℃より低くなるとｎ型のバッファ層１４０の成分（硫黄（Ｓ）など）とｎ型半導体層１５０との界面反応が進行せず、ｎ型半導体層１５０が高抵抗化しなくなるおそれがある。一方、基板温度が２００℃より高くなるとｎ型のバッファ層１４０が劣化するおそれがある。
そして、ｎ型半導体層１５０は、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に形成されることが好ましい。ここで、０．０１μｍより薄くなると光吸収層１３０で発生した正孔のブロッキング効果が低下するおそれがある。一方、１μｍより厚くなると、透過率が低下し、光吸収層１３０における外光の吸収が阻害されるおそれがある。このことにより、ｎ型半導体層１５０の厚さ寸法は、０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に設定される。
また、ｎ型半導体層１５０は、上述したように、光吸収層１３０およびバッファ層１４０とともにメカニカルスクライビングなどにて分割されている。このメカニカルスクライビングなどにて形成され、光吸収層１３０、バッファ層１４０およびｎ型半導体層１５０間の裏面電極層１２０を露出させる溝を第１の加工溝１３１として図１に示す。
【００２９】
（透明電極層）
透明電極層１６０は、ｎ型半導体層１５０の上面から、スクライビングされた光吸収層１３０、バッファ層１４０およびｎ型半導体層１５０の一側から裏面電極層１２０に亘る第１の加工溝１３１内に薄膜状に積層形成されている。この透明電極層１６０は、ｎ型半導体層１５０と同一の構成材料、すなわち主要組成が（Ｉｎ2Ｏ3＋ＺｎＯ）に、ＤＣスパッタや蒸着などにて非晶質に薄膜形成される。つまり、構成材料を同一とすることで、同一装置で製膜を可能としている。
この透明電極層１６０の製膜は、例えばＡｒとＯ2との混合ガスを用いたスパッタ製膜、特にｎ型半導体層１５０の製膜方法と同一の直流スパッタリングにおいて、酸素分圧ｐＯ2を１×１０-3Ｐａ以上５×１０-2Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて、膜応力が±１×１０9Ｐａ以下の非晶質膜に製膜される。なお、基板温度は、ｎ型半導体層１５０まで薄膜形成され透明電極層１６０を製膜させる基板の表面温度である。
ここで、酸素分圧ｐＯ2が１×１０-3Ｐａより低くなると透過率が低下するおそれがある。一方、酸素分圧ｐＯ2が５×１０-2Ｐａより高くなると透明電極層１６０の抵抗が増加する不都合を生じるおそれがある。また、基板温度が１００℃より低くなると透明電極層１６０の安定性が低下するおそれがある。一方、基板温度が２００℃より高くなるとｎ型のバッファ層１４０が劣化するおそれがある。
そして、透明電極層１６０は、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に形成されることが好ましい。ここで、０．０１μｍより薄くなると所定の低抵抗膜が得られないおそれがある。一方、１μｍより厚くなると、透過率が低下し、光吸収層１３０における光吸収効率が低減するおそれがある。このことにより、透明電極層１６０の厚さ寸法は、０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に設定される。
この透明電極層１６０は、後述する表面透明電極層１７０が成膜された後に、例えばメカニカルスクライビングなどによって光起電力素子１００が直列接続される状態にｎ型半導体層１５０が露出する状態に分割される。
【００３０】
（表面透明電極層）
表面透明電極層１７０は、透明電極層１６０より屈折率が小さく、透明電極層１６０の上面に、同一の構成材料にて薄膜に積層形成、すなわち主要組成が（Ｉｎ2Ｏ3＋ＺｎＯ）、膜応力が±１×１０9Ｐａ以下の非晶質膜に製膜される。
この表面透明電極層１７０の製膜は、例えばＡｒとＯ2との混合ガスを用いたスパッタ製膜、特にｎ型半導体層１５０および透明電極層１６０の製膜方法と同一の直流スパッタリングにおいて、酸素分圧ｐＯ2を１×１０-3Ｐａ以上５×１０-2Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて非晶質に製造される。なお、基板温度は、透明電極層１６０まで薄膜形成され表面透明電極層１７０を製膜させる基板の表面温度である。
ここで、酸素分圧ｐＯ2が１×１０-3Ｐａより低くなると透過率が低下するおそれがある。一方、酸素分圧ｐＯ2が５×１０-2Ｐａより高くなると表面透明電極層１７０の抵抗が増加する不都合を生じるおそれがある。また、基板温度が１００℃より低くなると表面透明電極層１７０の安定性が低下するという不都合を生じるおそれがある。一方、基板温度が２００℃より高くなるとｎ型のバッファ層１４０が劣化するという不都合を生じるおそれがある。
そして、表面透明電極層１７０は、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に形成されることが好ましい。ここで、０．０１μｍより薄くなると反射防止効果が低減し、光吸収層１３０への外光からの光が阻害され、光吸収層１３０の光吸収が低下するおそれがある。一方、１μｍより厚くなると、透過率が低下し、光吸収層１３０への外光からの光が阻害され、光吸収層１３０の光吸収が低下するおそれがある。このことにより、表面透明電極層１７０の厚さ寸法は、０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に設定される。
また、表面透明電極層１７０は、上述した透明電極層１６０のメカニカルスクライビングなどにて透明電極層１６０とともに分割されている。このメカニカルスクライビングなどにて形成され、透明電極層１６０および表面透明電極層１７０間のｎ型半導体層１５０を露出させる溝を第２の加工溝１７１として図１に示す。
【００３１】
［光起電力素子の製造動作］
次に、上記光起電力素子１００を製造する動作について説明する。
光起電力素子１００の製造では、裏面電極層形成工程と、光吸収層形成工程と、バッファ層形成工程と、ｎ型半導体層形成工程と、第１のスクライビング工程と、透明電極層形成工程と、表面透明電極形成工程と、第２のスクライビング工程と、を順次実施する。
【００３２】
（裏面電極層形成工程）
裏面電極層形成工程では、ガラス基板１１０上に裏面電極層１２０を薄膜形成する。
具体的には、Ｍｏ（モリブデン）などの電極材料を、ＤＣスパッタなどの各種製膜方法により、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に、ガラス基板１１０上に製膜する。
そして、製膜後に、レーザー光照射やメカニカルスクライビング、エッチング処理などにより、平面領域が所定の広さの裏面電極層１２０となる状態に幅寸法が絶縁距離となる分割溝１２１を形成して並列状に分割する。
【００３３】
（光吸収層形成工程）
光吸収層形成工程では、裏面電極層形成工程でガラス基板１１０上に形成された裏面電極層１２０上に、分割溝１２１に跨って架橋する状態に、光吸収層１３０を薄膜形成する。なお、本実施形態では、ガラス基板１１０の一面側のほぼ全面に製膜後に後述する第１のスクライビング工程にて分割して光吸収層１３０が形成されるが、説明の都合上、製膜した段階を光吸収層１３０の形成工程として説明する。
製膜に際しては、ＺｎＳｅ、ＣｄＳ、ＺｎＯなどのII-VI族半導体、ＧａＡｓ、ＩｎＰ、ＧａＮなどのIII-V族半導体、ＳｉＣ、ＳｉＧｅなどのIV族化合物半導体、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ2やＣｕ（Ｉｎ，Ｇａ）（Ｓｅ，Ｓ）2、あるいはＣｕＩｎＳ2などのカルコパイライト系半導体（I-III-VI族半導体）などの半導体材料を用いる。これら半導体材料を、スパッタリングや蒸着などの各種製膜方法により、厚さ寸法が０．１μｍ以上１０μｍ以下、好ましくは０．５μｍ以上５μｍ以下で、カルコパイライト構造の組成に製膜する。
【００３４】
（バッファ層形成工程）
バッファ層形成工程では、光吸収層形成工程で形成された光吸収層１３０上に、光吸収層１３０とｐｎ接合する透光性でｎ型のバッファ層１４０を形成する。なお、本実施形態では、上述した光吸収層１３０と同様、ガラス基板１００の一面側のほぼ全面に光吸収層１３０となる層を形成した後に製膜し、後述する第１のスクライビング工程にて分割して光吸収層１３０とともにバッファ層１４０が形成されるが、説明の都合上、製膜した段階をバッファ層１４０の形成工程として説明する。
製膜に際しては、例えばＩｎＳをＣＢＤ（Chemical Bath Deposition）の製造条件で溶液成長させ、厚さ寸法が０．０１μｍ以上０．５μｍ以下、好ましくは０．１μｍ以上０．５μｍ以下で、薄膜形成する。
【００３５】
（ｎ型半導体層形成工程）
ｎ型半導体層形成工程では、バッファ層形成工程で形成されたバッファ層１４０上に、バッファ層１４０より高抵抗で光吸収層１３０に対してｎ型となる透光性で非晶質のｎ型半導体層１５０を薄膜形成する。なお、本実施形態では、上述した光吸収層１３０およびバッファ層１４０と同様に、ガラス基板１１０の一面側のほぼ全面にバッファ層１４０となる層を形成した後に製膜し、後述する第１のスクライビング工程にて分割して光吸収層１３０およびバッファ層１４０とともにｎ型半導体層１５０が形成されるが、説明の都合上、製膜した段階をｎ型半導体層１５０の形成工程として説明する。
このｎ型半導体層１５０の製膜に際しては、例えばＩｎ、亜鉛（Ｚｎ）を適宜の条件で製膜する。具体的には、アルゴン（Ａｒ）と酸素（Ｏ2）との混合ガスを用いたスパッタ製膜、特に直流スパッタリングにおいて、酸素分圧ｐＯ2を１×１０-2Ｐａ以上０．２Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件で、ＤＣスパッタや蒸着などにて薄膜したり、酸化インジウムおよび酸化亜鉛を主要成分とする組成物を用いてＤＣスパッタや蒸着などしたりする。
このようにして、（Ｉｎ2Ｏ3＋ＺｎＯ）を主要組成とし、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下、膜応力が±１×１０9Ｐａ以下の非晶質膜に製膜される。
【００３６】
（第１のスクライビング工程）
第１のスクライビング工程では、バッファ層形成工程にて光吸収層１３０上にバッファ層１４０を形成した後、裏面電極１２０とバッファ層１３０との対向する有効面積で起電力を発生させる素子工程とするためのメカニカルスクライビング処理である。
例えば、２４８ｎｍのエキシマレーザーを用いたレーザー照射方法により、積層するｎ型半導体層１５０、バッファ層１４０および光吸収層１３０をスクライビングし、第１の加工溝１３１を形成して分割し、裏面電極層１２０の表面を露出させる。
【００３７】
（透明電極層形成工程）
透明電極層形成工程では、第１のスクライビング工程で、第１の加工溝１３１が設けられて複数分割されたｎ型半導体層１５０の上面から、第１の加工溝１３１内に臨む裏面電極層１２０までの領域に、非晶質の透明電極層１６０を薄膜形成する。
この透明電極層１６０の製膜に際しては、ｎ型半導体層１５０と同一の構成材料を用いて同一の装置を用いて製膜する。具体的には、ＡｒとＯ2との混合ガスを用いたスパッタ製膜、特に直流スパッタリングにおいて、酸素分圧ｐＯ2を１×１０-3Ｐａ以上５×１０-2Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件で製膜した。
このようにして、主要組成が（Ｉｎ2Ｏ3＋ＺｎＯ）となる非晶質で、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下、膜応力が±１×１０9Ｐａ以下の非晶質膜に製膜される。
【００３８】
（表面透明電極層形成工程）
表面透明電極層形成工程では、透明電極層形成工程で形成された透明電極層１６０の上面に、ｎ型半導体層１５０および透明電極層１６０と同一の構成材料を用いて同一の装置を用いて製膜する。具体的には、ＡｒとＯ2との混合ガスを用いたスパッタ製膜、特に直流スパッタリングにおいて、酸素分圧ｐＯ2を１×１０-3Ｐａ以上５×１０-2Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件で製膜した。
このようにして、主要組成が（Ｉｎ2Ｏ3＋ＺｎＯ）となる非晶質で、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下、膜応力が±１×１０9Ｐａ以下の非晶質膜に製膜される。
【００３９】
（第２のスクライビング工程）
第２のスクライビング工程では、表面透明電極形成工程にて表面透明電極層１７０を形成した後、透明電極１６０および表面透明電極層１７０を分割して、素子構成として直列接続する構成とするためのメカニカルスクライビング処理である。
例えば、金属針を用いたメカニカルスクライビング方法で積層する透明電極１６０および表面透明電極層１７０をメカニカルスクライビングし、第２の加工溝１７１を形成して分割し、ｎ型半導体層１５０の表面を露出させる。この工程により、ガラス基板１１０上の薄膜積層半導体構成である隣接する光起電力素子１００が直列状に接続する構成となる。
【００４０】
［光起電力素子の作用効果］
上述したように、上記実施の形態の光起電力素子１００では、ガラス基板１１０の一面に設けられた対をなす裏面電極層１２０に亘ってカルコパイライト構造の化合物にて導電性を有するｐ型の光吸収層１３０を積層形成し、この光吸収層１３０とｐｎ接合する透光性でｎ型のバッファ層１４０を光吸収層１３０に積層形成し、バッファ層１４０に積層するとともに光吸収層１３０およびバッファ層１４０の一側から裏面電極層１２０の一方に亘って透光性の透明電極層１６０を設けた光起電力素子１００における透明電極層１６０を、酸化インジウムおよび酸化亜鉛を主要成分として含有する非晶質薄膜に形成している。
このため、ｐｎ接合にて光の入射により発生する起電力を集電する透明電極を、加工が簡単なメカニカルスクライビングでも亀裂や欠落などの不都合を生じずに良好に加工できる。よって、製造性が向上して歩留まりを向上でき、製造コストも低減できる。
さらに、酸化インジウムおよび酸化亜鉛を主要成分とした非晶質であることから、耐熱性および耐光性に優れ光学特性変化を生じない安定した特性に形成でき、長期間安定したエネルギー変換効率を提供できる。そしてさらに、接続する層間界面の表面積が増大して高い界面接続信頼性を提供できる。
【００４１】
そして、ＡｒとＯ2との混合ガスを用いるスパッタリング製膜により、混合ガスの酸素分圧を１×１０-3Ｐａ以上５×１０-2Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて、膜応力が±１×１０9Ｐａ以下の非晶質薄膜に透明電極層１６０を形成している。
このため、簡便な例えば金属針を用いたメカニカルスクライビング法で、精度よくパターン加工でき、製造性を向上できる。
【００４２】
また、バッファ層１４０より高抵抗で光吸収層１３０に対してｎ型となる透光性のｎ型半導体層１５０を、バッファ層１４０に積層形成している。
このため、開放端電圧の低下を防止できる。
【００４３】
そして、このｎ型半導体層１５０を所定の酸素濃度でスパッタリングにより高抵抗に形成、すなわちＡｒとＯ2との混合ガスを用いるスパッタリング製膜により、混合ガスの酸素分圧を１×１０-2Ｐａ以上０．２Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて、膜応力が±１×１０9Ｐａ以下の非晶質膜に製膜される。
このため、容易に開放端電圧の低下を防止できる層が得られる。
【００４４】
さらに、ｎ型半導体層１５０を透明電極層１６０と同一の構成材料にて形成している。
このため、ｎ型半導体層１５０と透明電極層１６０とを同一の装置を用いて製膜でき、製造性の向上が得られる。よって、製造コストの低減が得られる。さらに、同一装置のスパッタ装置で連続して生産できるので、大気開放しなくても連続して透明電極層１６０を形成でき、表面汚染による接合界面の性能低下を防止できる。
【００４５】
そして、ｎ型半導体層１５０と透明電極層１６０との構成材料を、酸化インジウムおよび酸化亜鉛としている。
このため、非晶質で比較的に低温条件で良好な特性の導電性の薄膜を形成できるとともに、クラックなども生じにくく、裏面電極層１２０との密着性も高く、良好な歩留まりで製造できる。
【００４６】
また、透明電極層１６０と同一の構成材料にて、導電性および透光性を有し透明電極層１６０より屈折率が小さい表面透明電極層１７０を透明電極層に積層形成している。
このため、効率的な光の入射が得られ、効率的に光エネルギーを電気エネルギーに変換できる。さらには、上述したように、同一装置のスパッタ装置で連続して生産できるので、大気開放しなくても連続して表面透明電極層１７０を形成でき、表面汚染による接合界面の性能低下を防止できる。
【００４７】
［実施形態の変形例］
なお、以上に説明した態様は、本発明の一態様を示すものであって、本発明は、上述した実施形態に限定されるものではなく、本発明の目的および効果を達成できる範囲内での変形や改良は、本発明の内容に含まれるものである。また、本発明を実施する際における具体的な構成および形状などは、本発明の目的および効果を達成できる範囲内において、他の構成や形状などとしても問題はない。
【００４８】
すなわち、本発明の光起電力素子として、光吸収層１３０をいわゆるＣＩＧＳ系で形成したが、例えばＣＩＳなどのカルコパイライト構造の化合物にて形成した構成としてもよい。
そして、ｎ型半導体層１５０を設けた構成を例示して説明したが、この層を設けなくてもよい。同様に、表面透明電極層１７０を設けなくともよい。
また、第１のスクライビング工程、および、第２のスクライビング工程などを実施し、分割溝１２１、第１の加工溝１３１、第２の加工溝１７１を形成する構成で説明したが、例えば印刷やマスクを用いる等にて、あらかじめ分割溝１２１、第１の加工溝１３１、第２の加工溝１７１で分割される状態に製膜するなどしてもよい。
そして、ｎ型半導体層１５０、透明電極層１６０および表面透明電極層１７０を同一の構成材料にて形成したが、この限りではない。
また、屈折率は、ｎ型半導体層１５０、透明電極層１６０および表面透明電極層１７０の製膜状況に応じて、適宜設定できる。なお、効率よく光を入射できるとともに層内に閉じ込めるように反射させる構成とすることが好ましい。
さらに、仕事関数についても、光吸収層１３０の設定されるエネルギーバンドに応じて適宜設定すればよい。
【００４９】
その他、本発明の実施における具体的な構成および形状などは、本発明の目的を達成できる範囲で他の構造などとしてもよい。
【実施例】
【００５０】
次に、実施例を挙げて、本発明をより具体的に説明する。
なお、本発明は実施例などの内容に何ら限定されるものではない。
【００５１】
（素子基板の作成）
縦寸法１０ｃｍ、横寸法１０ｃｍのソーダライムガラス基板１１０上に、ＤＣマグネトロンスパッタ装置を用い、Ｍｏ（モリブデン）を主成分とする裏面電極層１２０を室温で０．１μｍ膜厚で形成し、その上に、分子線エピタキシー装置を用いた共蒸着法で、ＣｕＳ、ＩｎＳ、ＧａＳ、ＳｅＳを蒸着源に用いて、３５０℃でＣＩＧＳを主成分とする光吸収層１３０を１μｍ膜厚で形成し、更にその上に、ＣＢＤ法によりＩｎＳを主成分とするバッファ層１４０を１００℃で０．１μｍ膜厚で積層形成したものを素子基板に用いた。
【００５２】
（膜厚の測定）
上記素子基板及び下記実施例において素子基板上に設ける各層の膜厚は、各製膜工程毎に、素子基板の他に、膜厚測定用のマスクを形成したソーダライムガラスを設置し、各層の製膜後にマスクを除去することで段差部を形成し、触針法（使用機器：Ｓｌｏａｎ社製のＤＥＫＴＡＫ３０３０）によって測定した。
【００５３】
（膜応力の測定）
下記実施例におけるｎ型半導体層１５０、透明電極層１６０、表面透明電極層１７０の各層の膜応力は、各層製膜工程に膜応力測定用のスライドガラスを設置し、基板の一端を固定し、その自由端の変位δを測定するカンチレバー法により、製膜前後のスライドガラスの変位を測定することで、膜応力を測定した。
膜応力σ＝ＥＤ2δ／（３（１−υ）Ｌ2ｄ）
Ｅ：ヤング率
υ：基板のポアソン比
Ｄ：基板の厚み
ｄ：薄膜の厚み
Ｌ：基板の長さ
【００５４】
（スクライビング試験）
下記実施例におけるスクライビング試験は、マイクロスクラッチ試験機（使用機器：ＣＳＥＭ社製のＭＳＴ）を用いて、スクラッチ針（径：２００μｍ）を用いて、荷重２Ｎにてスクラッチさせ、パターン形成後の膜剥がれや亀裂発生状況を光学顕微鏡で評価した。
【００５５】
［実施例１］
（ｎ半導体層１５０の形成）
上記素子基板上にＤＣマグネトロンスパッタ装置、ＩＺＯターゲット（Ｉｎ2Ｏ3：ＺｎＯ＝９０［質量％］：１０［質量％］）を用い、スパッタ圧力０．５Ｐａ、アルゴン（Ａｒ）と酸素（Ｏ2）との混合ガスを酸素分圧が０．２Ｐａになるように調整し、室温でｎ型半導体層１５０を０．１μｍ膜厚で形成した。
（透明電極層１６０の形成）
上記ｎ半導体層１５０の上に、ＩＺＯターゲット（Ｉｎ2Ｏ3：ＺｎＯ＝９０［質量％］：１０［質量％］）を用い、スパッタ圧力０．５Ｐａ、アルゴン（Ａｒ）と酸素（Ｏ2）との混合ガスを酸素分圧が０．００１Ｐａになるように調整し、室温で透明電極層１６０を０．２μｍ膜厚で形成した。
（表面透明電極層１７０の形成）
上記透明電極層１５０の上に、ＩＺＯターゲット（Ｉｎ2Ｏ3：ＺｎＯ＝９０［質量％］：１０［質量％］）を用い、スパッタ圧力０．５Ｐａ、アルゴン（Ａｒ）と酸素（Ｏ2）との混合ガスを酸素分圧が０．００１Ｐａになるように調整し、２００℃で表面透明電極層１７０を０．１μｍ膜厚で形成した。
【００５６】
（膜応力の測定）
上記ｎ型半導体層１５０、透明電極層１６０、表面透明電極層１７０の膜応力をスライドガラスを用いたカンチレバー法により測定したところ、以下の表１に示すように、ｎ型半導体層１５０が＋０．２×１０9Ｐａ、透明電極層１６０と表面透明電極層１７０は−０．１×１０9Ｐａであった。
なお、表中、ｎ層はｎ半導体層１５０、ＴＣＯは透明電極層１６０、Ｓ−ＴＣＯは表面透明電極層１７０を示す。
（スクライビング試験）
素子基板上にｎ型半導体層１５０、透明電極層１６０、表面透明電極層１７０を形成した上記基板を用いて、スクライビング試験により、透明電極層１６０と表面透明電極層１７０の積層膜の分割試験を実施したところ、膜剥がれおよび亀裂は全く認められなかった。
【００５７】
［実施例２〜４８および比較例１〜２４］
製膜条件、ターゲット組成、表面透明電極層１７０の有無以外は、実施例１と同様に素子基板上にｎ型半導体層１５０、透明電極層１６０、表面透明電極層１７０を適宜形成し、膜応力、スクライビング試験を実施した。結果を表１〜４に示す。
【００５８】
【表１】
2010098264.tif 000003
【００５９】
【表２】
2010098264.tif 000004
【００６０】
【表３】
2010098264.tif 000005
【００６１】
【表４】
2010098264.tif 000006
【００６２】
［結果］
上記表１から表４までに示す実験結果から、膜応力を低減することで、スクライビング試験後の電極剥離や亀裂の発生を抑えることができることが認められた。
【産業上の利用可能性】
【００６３】
本発明は、カルコパイライト構造の化合物にて薄膜形成された導電性を有するｐ型の光吸収層を有する光起電力素子として利用できる。
【図面の簡単な説明】
【００６４】
【図１】本発明の一実施形態に係る光起電力素子の概略構成を示す断面図である。
【符号の説明】
【００６５】
１００…光起電力素子
１１０…ガラス基板
１２０…裏面電極層
１２１…分割溝
１３０…光吸収層
１３１…第１の加工溝
１４０…バッファ層
１５０…ｎ型半導体層
１６０…透明電極層
１７０…表面透明電極層
１７１…第２の加工溝
【図１】
2010098264.tif 000007