(57)【要約】      （修正有）【課題】画素ユニット配列から複数の出力アンプまでの総読み出し期間を短縮する。【解決手段】１以上の光電変換部と、電荷電圧変換部と、転送部と、出力部と、カラーフィルタとを含む画素ユニット配列と、画素ユニット配列を駆動する駆動部と、画素ユニット配列から複数の第１及び第２の垂直出力線を介して転送された信号を保持する第１及び第２の保持ブロックと、第１及び第２の保持ブロックから転送された信号を出力する第１及び第２の出力アンプとを備え、画素ユニット配列の各列は、互いに同じ色の１以上のカラーフィルタを含み、出力部が第１及び第２の垂直出力線に信号を出力する複数の第１及び第２の画素ユニットとを含み、駆動部は、画素ユニット配列の各列において、第１及び第２の画素ユニットから第１及び第２の垂直出力線を介して第１及び第２の保持ブロックへ信号が転送される動作とが並行して行われるように、画素ユニット配列を駆動する。【選択図】図１
2010103708.tif 000002
【特許請求の範囲】
【請求項１】
１以上の光電変換部と、電荷電圧変換部と、前記１以上の光電変換部で発生した電荷を前記電荷電圧変換部へ転送する１以上の転送部と、前記電荷電圧変換部の電圧に応じた信号を出力する出力部と、前記１以上の光電変換部に対応した１以上のカラーフィルタとをそれぞれ含む複数の画素ユニットが行方向及び列方向に配列された画素ユニット配列と、
前記画素ユニット配列を駆動する駆動部と、
前記画素ユニット配列から複数の第１の垂直出力線を介して転送された信号を保持する第１の保持ブロックと、
前記画素ユニット配列から複数の第２の垂直出力線を介して転送された信号を保持する第２の保持ブロックと、
前記第１の保持ブロックから転送された信号を出力する第１の出力アンプと、
前記第２の保持ブロックから転送された信号を出力する第２の出力アンプと、
を備え、
前記画素ユニット配列の各列は、
互いに同じ色の前記１以上のカラーフィルタを含み、前記出力部が前記第１の垂直出力線に信号をそれぞれ出力する複数の第１の画素ユニットと、
互いに同じ色の前記１以上のカラーフィルタを含み、前記出力部が前記第２の垂直出力線に信号をそれぞれ出力する複数の第２の画素ユニットと、
を含み、
前記駆動部は、前記画素ユニット配列の各列において、前記第１の画素ユニットから前記第１の垂直出力線を介して前記第１の保持ブロックへ信号が転送される動作と前記第２の画素ユニットから前記第２の垂直出力線を介して前記第２の保持ブロックへ信号が転送される動作とが並行して行われるように、前記画素ユニット配列を駆動する
ことを特徴とする撮像センサ。
【請求項２】
前記画素ユニット配列における各列の画素ユニットは、第１の側に前記第１の垂直出力線が隣接し、第２の側に前記第２の垂直出力線が隣接する
ことを特徴とする請求項１に記載の撮像センサ。
【請求項３】
前記画素ユニット配列における複数のカラーフィルタの配列は、ベイヤ配列を形成し、
前記画素ユニット配列における複数の光電変換部の配列では、各列において、前記第１の画素ユニットの前記光電変換部と前記第２の画素ユニットの前記光電変換部とが列方向に交互に配列されている
ことを特徴とする請求項１又は２に記載の撮像センサ。
【請求項４】
前記複数の画素ユニットのそれぞれは、列方向に配された２Ｎ＋１（Ｎは正の整数）の前記光電変換部と、２Ｎ＋１の前記転送部と、列方向に配された２Ｎ＋１の前記カラーフィルタとを含む
ことを特徴とする請求項３に記載の撮像センサ。
【請求項５】
前記駆動部は、前記第１の画素ユニットにおける２Ｍ（ＭはＮ以下の正の整数）の前記転送部が２Ｍの前記光電変換部の電荷を前記電荷電圧変換部へ転送して加算し前記電荷電圧変換部が前記加算された電荷を電圧に変換し前記出力部が前記電荷電圧変換部の電圧に応じた信号を前記第１の垂直出力線に出力する動作と、前記第２の画素ユニットにおける２Ｍの前記転送部が２Ｍの前記光電変換部の電荷を前記電荷電圧変換部へ転送して加算し前記電荷電圧変換部が前記加算された電荷を電圧に変換し前記出力部が前記電荷電圧変換部の電圧に応じた信号を前記第２の垂直出力線に出力する動作とが並行して行われるように、前記画素ユニット配列を駆動する
ことを特徴とする請求項４に記載の撮像センサ。
【請求項６】
前記駆動部は、前記第１の画素ユニットにおける２Ｍ＋１（ＭはＮ以下の正の整数）の前記転送部が２Ｍ＋１の前記光電変換部の電荷を前記電荷電圧変換部へ転送して加算し前記電荷電圧変換部が前記加算された電荷を電圧に変換し前記出力部が前記電荷電圧変換部の電圧に応じた信号を前記第１の垂直出力線に出力する動作と、前記第２の画素ユニットにおける２Ｍ＋１の前記転送部が２Ｍ＋１の前記光電変換部の電荷を前記電荷電圧変換部へ転送して加算し前記電荷電圧変換部が前記加算された電荷を電圧に変換し前記出力部が前記電荷電圧変換部の電圧に応じた信号を前記第２の垂直出力線に出力する動作とが並行して行われるように、前記画素ユニット配列を駆動する
ことを特徴とする請求項４に記載の撮像センサ。
【請求項７】
請求項１から６のいずれか１項に記載の撮像センサと、
前記撮像センサの撮像面へ像を形成する光学系と、
前記撮像センサから出力された信号を処理して画像データを生成する信号処理部と、
を備えたことを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像センサ及び撮像装置に関する。
【背景技術】
【０００２】
特許文献１には、特許文献１の図１に示すように、固体撮像装置において、複数の画素が行方向及び列方向に配列された画素配列における各列の画素に接続された垂直出力線８に対して、２組の外部蓄積容量を設けることが記載されている。すなわち、この固体撮像装置では、外部蓄積容量ＣＴＮ２，ＣＴＳ２，ＣＴＮ１，ＣＴＳ１が、それぞれ、ＭＯＳトランジスタ９〜１０を介して垂直出力線８に接続され、ＭＯＳトランジスタ１８，１７，１６，１５を介して水平出力線に接続されている。ＭＯＳトランジスタ１８，１７とＭＯＳトランジスタ１６，１５とは、２系統の水平転送制御線２４，２５によりＯＮ，ＯＦＦされる。
【０００３】
特許文献１の図２に示すＴＨ１期間では、ＨＳＲＣの波形で示されるように、各列の水平転送制御線２４を順次にアクティブにすることにより、各列のＭＯＳトランジスタ１８，１７が順次にオンする。これにより、各列の外部蓄積容量ＣＴＮ２，ＣＴＳ２に蓄積された（ｎ−１）行目の画素の信号が、順次に水平出力線経由で差動増幅器２１へ転送される。一方、ＴＨ１期間におけるＴ１期間では、φＲＥＳ１をハイレベルにすることで、ｎ行目の画素の増幅アンプ６のゲートに設けられたフローティングの容量がリセットされる。ＴＨ１期間におけるＴ２期間では、φＴＮ１をハイレベルにすることで、ｎ行目の画素からノイズ成分の信号が垂直出力線８経由で外部蓄積容量ＣＴＮ１に転送され、その転送された信号を外部蓄積容量ＣＴＮ１が保持するようになる。ＴＨ１期間におけるＴ３期間では、φＴＸ１をハイレベルにすることで、ｎ行目の画素の光電変換素子２に蓄積された光電荷がＭＯＳトランジスタ３を通してＭＯＳトランジスタ６のゲートに設けられたフローティングの容量へ転送される。ＴＨ１期間におけるＴ４期間では、φＴＳ１をハイレベルにすることで、ｎ行目の画素から光電荷成分＋ノイズ成分の信号が垂直出力線８経由で外部蓄積容量ＣＴＳ１に転送され、その転送された信号を外部蓄積容量ＣＴＳ１が保持するようになる。
【０００４】
このように、特許文献１によれば、水平転送期間中に画素から信号を読み出せるようにしたことにより、水平転送期間を１水平走査期間一杯に利用できるとされている。
【０００５】
特許文献２には、特許文献２の図１に示すように、固体撮像装置において、複数の画素ａ１１〜ｂ２３が行方向及び列方向に配列された画素配列における各行の画素に接続された行選択線が垂直シフトレジスタＶＳＲにより走査されることが記載されている。その固体撮像装置では、画素配列における各列の画素に接続された垂直信号線の一端及び他端にそれぞれ蓄積部１及び蓄積部２が接続されている。
【０００６】
垂直シフトレジスタＶＳＲは、特許文献２の図２に示すように、ＴＸａをハイレベルにする期間（ａ転送）に、画素配列における奇数行の画素（ａ１１〜ａ１３）の信号を蓄積部１に転送する。その後、垂直シフトレジスタＶＳＲは、ＴＸｂをハイレベルにする期間（ｂ転送）に、画素配列における偶数行の画素（ｂ１１〜ｂ１３）の信号を蓄積部２に転送する。この垂直シフトレジスタＶＳＲによる動作（ｂ転送）に並行して、水平シフトレジスタＨＳＲ１による、蓄積部１から画素ａ１１〜ａ１３の信号を順次にＯＵＴ１として出力させる動作が行われる。水平シフトレジスタＨＳＲ１がこの動作を開始してから所定期間だけ経過した（ｂ転送が完了した）後に、水平シフトレジスタＨＳＲ２は、水平シフトレジスタＨＳＲ１の動作に並行して、蓄積部２から画素ｂ１１〜ｂ１３の信号を順次にＯＵＴ２として出力させる。
【０００７】
このように、特許文献２によれば、ある水平走査期間に２行分の信号を２つの蓄積部へ独立に転送することができるので、転送後の読み出し時間を長く確保でき、読み出し動作周波数を低く抑えることができるとされている。
【特許文献１】特開２００１−４５３７５号公報
【特許文献２】特開２００１−４５３７８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
特許文献１では、固体撮像装置において、画素配列から差動アンプ２１に至る信号の伝達経路が１系統（１行の画素分）であるので、画素配列から差動アンプ２１までの総読み出し期間を短縮することに限界がある。
【０００９】
特許文献２では、特許文献２の図２に示すように、奇数行の画素（ａ１１〜ａ１３）の信号を蓄積部１へ転送する期間（ａ転送）には、蓄積部１から差動アンプＤ１へ信号を転送するための水平転送動作（ＯＵＴ１）を行うことができない。また、偶数行の画素（ｂ１１〜ｂ１３）の信号を蓄積部２へ転送する期間（ｂ転送）には、蓄積部２から他の差動アンプへ信号を転送するための水平転送動作（ＯＵＴ２）を行うことができない。すなわち、蓄積部及び差動アンプをそれぞれ２系統（２行の画素分）設けたにもかかわらず、一方の蓄積部から差動アンプへの信号転送と他方の蓄積部から他の差動アンプへの信号転送とをａ転送の期間又はｂ転送の期間以上ずらして開始する必要がある。これにより、画素配列から複数の差動アンプまでの総読み出し期間を短縮することが困難になる。
【００１０】
本発明の目的は、画素ユニット配列から複数の出力アンプまでの総読み出し期間を短縮することにある。
【課題を解決するための手段】
【００１１】
本発明の第１側面に係る撮像センサは、１以上の光電変換部と、電荷電圧変換部と、前記１以上の光電変換部で発生した電荷を前記電荷電圧変換部へ転送する１以上の転送部と、前記電荷電圧変換部の電圧に応じた信号を出力する出力部と、前記１以上の光電変換部に対応した１以上のカラーフィルタとをそれぞれ含む複数の画素ユニットが行方向及び列方向に配列された画素ユニット配列と、前記画素ユニット配列を駆動する駆動部と、前記画素ユニット配列から複数の第１の垂直出力線を介して転送された信号を保持する第１の保持ブロックと、前記画素ユニット配列から複数の第２の垂直出力線を介して転送された信号を保持する第２の保持ブロックと、前記第１の保持ブロックから転送された信号を出力する第１の出力アンプと、前記第２の保持ブロックから転送された信号を出力する第２の出力アンプとを備え、前記画素ユニット配列の各列は、互いに同じ色の前記１以上のカラーフィルタを含み、前記出力部が前記第１の垂直出力線に信号をそれぞれ出力する複数の第１の画素ユニットと、互いに同じ色の前記１以上のカラーフィルタを含み、前記出力部が前記第２の垂直出力線に信号をそれぞれ出力する複数の第２の画素ユニットとを含み、前記駆動部は、前記画素ユニット配列の各列において、前記第１の画素ユニットから前記第１の垂直出力線を介して前記第１の保持ブロックへ信号が転送される動作と前記第２の画素ユニットから前記第２の垂直出力線を介して前記第２の保持ブロックへ信号が転送される動作とが並行して行われるように、前記画素ユニット配列を駆動することを特徴とする。
【００１２】
本発明の第２側面に係る撮像装置は、本発明の第１側面に係る撮像センサと、前記撮像センサの撮像面へ像を形成する光学系と、前記撮像センサから出力された信号を処理して画像データを生成する信号処理部とを備えたことを特徴とする。
【発明の効果】
【００１３】
本発明によれば、画素ユニット配列から複数の出力アンプまでの総読み出し期間を短縮することことができる。
【発明を実施するための最良の形態】
【００１４】
図１１に示す撮像センサ２００では、１行の画素から保持ブロックへ信号を転送するための期間が水平転送期間より長くなる可能性がある。図１１は、撮像センサ２００の構成を示す図である。以下、具体的に説明する。
【００１５】
撮像センサ２００は、画素配列ＰＡ、駆動部２３０、保持ブロック２４０、及び出力アンプ２２５を備える。
【００１６】
画素配列ＰＡでは、複数の画素Ｐ１１〜Ｐ４４が行方向及び列方向に配列されている。図１１では、画素配列ＰＡが４行４列の画素で構成された場合が例示されている。
【００１７】
画素Ｐ１１は、光電変換部２０２、転送部２０３、電荷電圧変換部２０５、リセット部２０４、出力部２０６、及び選択部２０７を含む。
【００１８】
光電変換部２０２は、入射光に応じた電荷を発生して蓄積する。光電変換部２０２は、例えば、フォトダイオードである。
【００１９】
転送部２０３は、光電変換部２０２で発生した電荷を電荷電圧変換部２０５へ転送する。転送部２０３は、例えば、転送トランジスタであり、後述の垂直走査回路２０１からアクティブレベルの転送制御信号φＴＸｎがゲートに供給された際にオンすることにより、光電変換部２０２で発生した電荷を電荷電圧変換部２０５へ転送する。
【００２０】
電荷電圧変換部２０５は、その寄生容量に応じて、転送された電荷を電圧に変換する。電荷電圧変換部２０５は、例えば、フローティングディフュージョンである。
【００２１】
リセット部２０４は、電荷電圧変換部２０５をリセットする。リセット部２０４は、例えば、リセットトランジスタであり、垂直走査回路２０１からアクティブレベルのリセット制御信号φＲＥＳｎがゲートに供給された際にオンすることにより、電荷電圧変換部２０５をリセットする。
【００２２】
出力部２０６は、電荷電圧変換部２０５の電圧に応じた信号を垂直出力線ＶＬ１へ出力する。出力部２０６は、例えば、増幅トランジスタであり、垂直出力線ＶＬ１に接続された負荷電流源２０９とともにソースフォロワ動作を行うことにより、電荷電圧変換部２０５の電圧に応じた信号を垂直出力線ＶＬ１へ出力する。すなわち、出力部２０６は、リセット部２０４により電荷電圧変換部２０５がリセットされた状態で、電荷電圧変換部２０５の電圧に応じたノイズ信号を垂直出力線ＶＬ１へ出力する。出力部２０６は、転送部２０３により光電変換部２０２の電荷が電荷電圧変換部２０５へ転送された状態で、電荷電圧変換部２０５の電圧に応じた光信号を垂直出力線ＶＬ１へ出力する。
【００２３】
選択部２０７は、画素Ｐ１１を選択状態／非選択状態にする。選択部２０７は、例えば、選択トランジスタであり、垂直走査回路２０１からアクティブレベルの選択制御信号φＳＥＬｎがゲートに供給された際にオンすることにより、画素Ｐ１１を選択状態にする。選択部２０７は、垂直走査回路２０１からノンアクティブレベルの選択制御信号φＳＥＬｎがゲートに供給された際にオフすることにより、画素Ｐ１１を非選択状態にする。
【００２４】
なお、他の画素Ｐ１２〜Ｐ４４の構成も、画素Ｐ１１の構成と同様である。
【００２５】
駆動部２３０は、画素配列ＰＡを駆動する。駆動部２３０は、垂直走査回路２０１を含む。垂直走査回路２０１は、画素配列ＰＡを垂直方向に走査することにより、画素配列ＰＡにおける信号を読み出すべき行を選択し、選択した行の画素から複数の垂直出力線ＶＬ１〜ＶＬ４へノイズ信号及び光信号がそれぞれ出力されるようにする。駆動部２３０は、選択した行の画素から複数の垂直出力線ＶＬ１〜ＶＬ４へノイズ信号と光信号とが異なるタイミングで出力されるようにする。
【００２６】
保持ブロック２４０は、画素配列ＰＡから複数の垂直出力線ＶＬ１〜ＶＬ４を介して伝達されたノイズ信号及び光信号をそれぞれ保持する。すなわち、保持ブロック２４０は、垂直走査回路２０１により選択された行の画素から複数の垂直出力線ＶＬ１〜ＶＬ４へ出力されたノイズ信号及び光信号を受けて、受けたノイズ信号及び光信号を一時的に保持する。保持ブロック２４０に保持された各列のノイズ信号及び光信号は、保持ブロック２４０が水平走査回路２２４により水平方向に走査されることに応じて、順次に水平出力線２２２、２２３へ出力される。
【００２７】
なお、水平走査回路２２４は、水平走査パルスφＨに同期して、スタートパルスφＨＳＴに応じたパルスをシフト動作させていくことにより、各列の水平走査線２３６又は２１７を順次にアクティブにする。
【００２８】
保持ブロック２４０は、転送ゲート２１０〜２１３、保持容量２１４〜２１７、及び読み出しスイッチ２１８〜２２１を含む。
【００２９】
転送ゲート２１０〜２１３は、制御信号φＴＳ１〜φＴＮ２に応じてオンすることにより、垂直出力線ＶＬ１〜ＶＬ４へ出力されている信号を保持容量２１４〜２１７へ転送する。
【００３０】
保持容量２１４〜２１７は、転送された信号を一時的に保持する。保持容量２１４、２１５は、同じ画素の光信号及びノイズ信号を保持する。保持容量２１６、２１７は、同じ画素の光信号及びノイズ信号を保持する。
【００３１】
水平走査回路２２４は、制御信号φＬＳＥＬに応じて、各列の水平走査線２３６及び２１７のいずれかを順次にアクティブにする。各列の水平走査線２３６を順次にアクティブにする場合、各列の読み出しスイッチ２１８，２１９が順次にオンして、各列の保持容量２１４，２１５にそれぞれ保持された光信号及びノイズ信号が水平出力線２２２、２２３へ順次に出力される。また、各列の水平走査線２３７を順次にアクティブにする場合、各列の読み出しスイッチ２２２０，２２１が順次にオンして、各列の保持容量２１６，２１７に保持された光信号及びノイズ信号が水平出力線２２２、２２３へ順次に出力される。
【００３２】
出力アンプ２２５は、水平出力線２２２及び２２３へそれぞれ出力されたノイズ信号及び光信号を受けて、受けたノイズ信号と光信号との差分をとることにより画像信号を生成して出力する。
【００３３】
なお、水平出力線２２２及び２２３には、それぞれ、リセットスイッチ２２６及び２２７が接続されている。リセットスイッチ２２６及び２２７は、所定のタイミングで水平出力線２２２及び２２３をリセットする。
【００３４】
次に、撮像センサ２００の動作を、図１２を用いて説明する。図１２は、撮像センサ２００の動作を示すタイミングチャートである。
【００３５】
時刻ｔ５１において、φＬＳＥＬがＬＯＷになることにより、水平走査回路２２４は、各列の水平走査線２３７を順次にアクティブにし始める。また、φＨＤ及びφＨＳＴがアクティブレベル（ＬＯＷ）になる。φＨＤは、水平同期信号である。これに応じて、水平走査回路２２４は、φＨに同期して各列の読み出しスイッチ２２０，２２１を順次にオンする水平転送動作を開始する。これにより、各列の保持容量２１６，２１７に保持された（ｎ−１）行目の画素の光信号及びノイズ信号が水平出力線２２２、２２３経由で順次に出力アンプ２２５へ転送され始める。（ｎ−１）行目の画素の信号についての水平転送動作は、時刻ｔ５１〜ｔ５９の期間に渡って行われる。すなわち、時刻ｔ５１〜ｔ５９の期間が（ｎ−１）行目の画素の信号についての水平転送期間ＨＴ３（ｎ−１）となる。
【００３６】
同様に、（ｎ）行目の画素の信号についての水平転送動作は、時刻ｔ５９〜ｔ６６の期間に渡って行われる。すなわち、時刻ｔ５９〜ｔ６６の期間が（ｎ）行目の画素の信号についての水平転送期間ＨＴ３（ｎ）となる。
【００３７】
一方、水平転送期間ＨＴ３（ｎ−１）における時刻ｔ５２では、垂直走査回路２０１が、アクティブレベルの選択制御信号φＳＥＬｎを（ｎ）行目の画素へ供給する。これにより、（ｎ）行目の画素が選択状態になる。また、垂直走査回路２０１は、アクティブレベルのリセット制御信号φＲＥＳｎを（ｎ）行目の画素へ供給する。これにより、（ｎ）行目の画素において、リセット部２０４が電荷電圧変換部２０５をリセットし、出力部２０６が電荷電圧変換部２０５の電圧に応じたノイズ信号を垂直出力線ＶＬ１〜ＶＬ４へ出力する。
【００３８】
水平転送期間ＨＴ３（ｎ−１）における時刻ｔ５３では、φＴＮ１がアクティブレベルになることにより、各列の転送ゲート２１１がオンする。これにより、垂直出力線ＶＬ１〜ＶＬ４へ出力されている（ｎ）行目の画素のノイズ信号が、各列の保持容量２１５へ転送される。
【００３９】
水平転送期間ＨＴ３（ｎ−１）における時刻ｔ５４では、φＴＮ１がノンアクティブレベルになることにより、各列の転送ゲート２１１がオフする。。これにより、各列の保持容量２１５が、転送された（ｎ）行目の画素のノイズ信号を保持する。
【００４０】
水平転送期間ＨＴ３（ｎ−１）における時刻ｔ５５では、垂直走査回路２０１が、アクティブレベルの転送制御信号φＴＸｎを（ｎ）行目の画素へ供給する。これにより、（ｎ）行目の画素において、転送部２０３が光電変換部２０２の電荷を電荷電圧変換部２０５へ転送し、出力部２０６が電荷電圧変換部２０５の電圧に応じた光信号を垂直出力線ＶＬ１〜ＶＬ４へ出力する。
【００４１】
水平転送期間ＨＴ３（ｎ−１）における時刻ｔ５６では、垂直走査回路２０１が、転送制御信号φＴＸｎをノンアクティブレベルにする。また、φＴＳ１がアクティブレベルになることにより、各列の転送ゲート２１０がオンする。これにより、垂直出力線ＶＬ１〜ＶＬ４へ出力されている（ｎ）行目の画素の光信号が、各列の保持容量２１４へ転送される。
【００４２】
水平転送期間ＨＴ３（ｎ−１）における時刻ｔ５７では、φＴＳ１がノンアクティブレベルになることにより、各列の転送ゲート２１０がオフする。これにより、各列の保持容量２１４が、転送された（ｎ）行目の画素の光信号を保持する。
【００４３】
水平転送期間ＨＴ３（ｎ−１）における時刻ｔ５８では、垂直走査回路２０１が、ノンアクティブレベルの選択制御信号φＳＥＬｎを（ｎ）行目の画素へ供給する。これにより、（ｎ）行目の画素が非選択状態になる。
【００４４】
このように、（ｎ−１）行目の画素の信号を保持ブロック２４０から出力アンプ２２５へ転送する水平転送動作と、（ｎ）行目の画素の信号を画素から保持ブロック２４０へ転送する動作とを並行して行っている。
【００４５】
仮に、１行の画素から保持ブロックへ信号を転送する動作に必要な時間が水平転送動作に必要な時間より短ければ、各行の水平転送動作を、間に水平ブランキング期間を発生させることなく連続して行うことができる。この場合、画素配列から出力アンプまでの総読み出し期間を短縮でき、画素配列から出力アンプまでの読み出し速度を高速化できる。
【００４６】
しかし、１行の画素から保持ブロックへ信号を転送する動作に必要な時間が水平転送動作に必要な時間より長くなると、保持ブロックへ転送している信号の水平転送動作を、次の１行の画素の信号を読み出せるようになるまで待たなければらなくなる。すなわち、水平走査期間において、水平転送動作が行われない期間である水平ブランキング期間が必要となる。このように、１行の画素の信号を読み出す動作ごとに水平ブランキング期間が必要になると、画素配列から保持ブロックへ信号を転送するための期間の長さに応じて、画素配列から出力アンプまでの総読み出し期間の長さが決まることになる。この場合、画素配列から出力アンプまでの総読み出し期間を短縮することが困難になり、画素配列から出力アンプまでの読み出し速度を高速化できない。
【００４７】
画素配列から保持ブロックへ信号を転送するための期間では、保持容量に加え、垂直出力線の浮遊容量を充放電する必要が有り、また、撮像センサの省電力化や温度上昇を抑える観点から、出力部（増幅トランジスタ）の負荷電流を増加させる事が出来ない。このため、保持容量を充放電するための時間に加えて垂直出力線を充放電するための時間を所定時間以上確保する必要があり、読み出し速度の高速化が難しい。特に、デジタル一眼レフカメラに使用されるような大型の撮像センサにおいては、垂直出力線の浮遊容量が大きく、読み出し速度の高速化の限界に来ている。
【００４８】
次に、本発明の第１実施形態に係る撮像センサ１００を、図１を用いて説明する。図１は、本発明の第１実施形態に係る撮像センサ１００の構成を示す図である。以下では、図１１に示す撮像センサ２００と異なる点を中心に説明する。
【００４９】
撮像センサ１００は、画素ユニット配列ＰＵＡ、駆動部１３０、第１の保持ブロック２４０−１、第２の保持ブロック２４０−２、第１の出力アンプ２２５−１、及び第２の出力アンプ２２５−２を備える。
【００５０】
画素ユニット配列ＰＵＡでは、複数の画素ユニットＰＵ１１〜ＰＵ４４が行方向及び列方向に配列されている。図１では、画素ユニット配列ＰＵＡが４行４列の画素ユニットで構成された場合が例示されている。
【００５１】
各画素ユニットＰＵ１１〜ＰＵ４４は、図１１における列方向に１つおきに配された３つの画素について、電荷電圧変換部、リセット部、出力部、及び選択部が共通化された構成となっている。
【００５２】
画素ユニット配列ＰＵＡの各列は、複数の第１の画素ユニットと複数の第２の画素ユニットとを含む。例えば、画素ユニット配列ＰＵＡの第１列（図１における左端の列）は、複数の第１の画素ユニットＰＵ１１，ＰＵ３１と複数の第２の画素ユニットＰＵ２１，ＰＵ４１とを含む。また、画素ユニット配列ＰＵＡにおける各列の画素ユニットは、第１の側（左側）に第１の垂直出力線が隣接し、第２の側（右側）に第２の垂直出力線が隣接する。
【００５３】
第１の画素ユニットＰ１１は、３つの光電変換部１，３，５、３つの転送部７，９，１１、電荷電圧変換部１５、リセット部１３、出力部１７、選択部１９、及び３つのカラーフィルタＣＦ１，ＣＦ３，ＣＦ５（図４参照）を含む。
【００５４】
転送部（転送トランジスタ）７は、オンした際に、光電変換部１と電荷電圧変換部１５とを導通状態にし、オフした際に光電変換部１と電荷電圧変換部１５とを非導通状態にする。転送部（転送トランジスタ）９は、オンした際に、光電変換部３と電荷電圧変換部１５とを導通状態にし、オフした際に光電変換部３と電荷電圧変換部１５とを非導通状態にする。転送部（転送トランジスタ）１１は、オンした際に、光電変換部５と電荷電圧変換部１５とを導通状態にし、オフした際に光電変換部５と電荷電圧変換部１５とを非導通状態にする。
【００５５】
３つの転送部７，９，１１は、いずれか１つがオンすることにより、１つの光電変換部の電荷を電荷電圧変換部へ転送する。３つの転送部７，９，１１は、いずれか２つがオンすることにより、２つの光電変換部の電荷を電荷電圧変換部へ転送する。これにより、２つの光電変換部で発生した電荷が電荷電圧変換部で加算される。３つの転送部７，９，１１は、３つともオンすることにより、３つの光電変換部の電荷を電荷電圧変換部へ転送する。これにより、３つの光電変換部で発生した電荷が電荷電圧変換部で加算される。
【００５６】
電荷電圧変換部１５は、１つの光電変換部の電荷が転送された場合、その転送された電荷を電圧に変換する。電荷電圧変換部１５は、２つの光電変換部の電荷が転送された場合、その転送され加算された２つの光電変換部の電荷を電圧に変換する。電荷電圧変換部１５は、３つの光電変換部の電荷が転送された場合、その転送され加算された３つの光電変換部の電荷を電圧に変換する。
【００５７】
出力部１７は、電荷電圧変換部１５の電圧に応じた信号を第１の垂直出力線ＶＬ１−１へ出力する。
【００５８】
選択部１９は、画素ユニットＰＵ１１を選択状態／非選択状態にする。
【００５９】
３つのカラーフィルタＣＦ１，ＣＦ３，ＣＦ５は、３つの光電変換部１，３，５に対応している。３つのカラーフィルタＣＦ１，ＣＦ３，ＣＦ５は、３つの光電変換部１，３，５に同じ色（Ｒ）の光が入射するように、同じ色（Ｒ）の光を透過する。
【００６０】
このような第１の画素ユニットＰＵ３１の構成は、第１の画素ユニットＰ１１と同様である。すなわち、複数の第１の画素ユニットＰＵ１１，ＰＵ３１は、画素ユニット間で互いに同じ色（Ｒ）の３つのカラーフィルタを含み（図４参照）、出力部が第１の垂直出力線ＶＬ１−１に信号をそれぞれ出力する。
【００６１】
また、第２の画素ユニットＰ２１は、３つの光電変換部２，４，６、３つの転送部８，１０，１２、電荷電圧変換部１６、リセット部１４、出力部１８、選択部２０、及び３つのカラーフィルタＣＦ２，ＣＦ４，ＣＦ６（図４参照）を含む。
【００６２】
転送部（転送トランジスタ）８は、オンした際に、光電変換部２と電荷電圧変換部１６とを導通状態にし、オフした際に光電変換部２と電荷電圧変換部１６とを非導通状態にする。転送部（転送トランジスタ）１０は、オンした際に、光電変換部４と電荷電圧変換部１６とを導通状態にし、オフした際に光電変換部４と電荷電圧変換部１６とを非導通状態にする。転送部（転送トランジスタ）１２は、オンした際に、光電変換部６と電荷電圧変換部１６とを導通状態にし、オフした際に光電変換部６と電荷電圧変換部１６とを非導通状態にする。
【００６３】
３つの転送部８，１０，１２は、いずれか１つがオンすることにより、１つの光電変換部の電荷を電荷電圧変換部へ転送する。３つの転送部８，１０，１２は、いずれか２つがオンすることにより、２つの光電変換部の電荷を電荷電圧変換部へ転送する。これにより、２つの光電変換部で発生した電荷（信号）が電荷電圧変換部で加算される。３つの転送部８，１０，１２は、３つともオンすることにより、３つの光電変換部の電荷を電荷電圧変換部へ転送する。これにより、３つの光電変換部で発生した電荷（信号）が電荷電圧変換部で加算される。
【００６４】
電荷電圧変換部１６は、１つの光電変換部の電荷が転送された場合、その転送された電荷を電圧に変換する。電荷電圧変換部１６は、２つの光電変換部の電荷が転送された場合、その転送され加算された２つの光電変換部の電荷を電圧に変換する。電荷電圧変換部１６は、３つの光電変換部の電荷が転送された場合、その転送され加算された３つの光電変換部の電荷を電圧に変換する。
【００６５】
出力部１８は、電荷電圧変換部１６の電圧に応じた信号を第２の垂直出力線ＶＬ１−２へ出力する。
【００６６】
選択部２０は、画素ユニットＰＵ２１を選択状態／非選択状態にする。
【００６７】
３つのカラーフィルタＣＦ２，ＣＦ４，ＣＦ６は、３つの光電変換部２，４，６に対応している。３つのカラーフィルタＣＦ２，ＣＦ４，ＣＦ６は、互いに同じ色（Ｒ）の光を透過する。
【００６８】
このような第２の画素ユニットＰＵ４１の構成は、第２の画素ユニットＰ２１と同様である。すなわち、複数の第２の画素ユニットＰＵ２１，ＰＵ４１は、画素ユニット間で互いに同じ色（Ｇｂ）の３つのカラーフィルタを含み（図４参照）、出力部が第２の垂直出力線ＶＬ１−２に信号をそれぞれ出力する。
【００６９】
また、画素ユニット配列ＰＵＡにおける複数のカラーフィルタの配列は、ベイヤ配列を形成する（図４参照）。すなわち、画素ユニット配列ＰＵＡにおける複数のカラーフィルタの配列では、各列において、１つおきに同じ色のカラーフィルタが配列されている。これに対応して、画素ユニット配列ＰＵＡにおける複数の光電変換部の配列では、各列において、第１の画素ユニットの光電変換部と第２の画素ユニットの光電変換部とが列方向に交互に配列されている。
【００７０】
駆動部１３０は、画素ユニット配列ＰＵＡの各列において、第１の動作と第２の動作とが並行して行われるように、画素ユニット配列ＰＵＡを駆動する。第１の動作は、第１の画素ユニットから第１の垂直出力線を介して第１の保持ブロックへノイズ信号及び光信号がそれぞれ転送される動作である。第２の動作は、第２の画素ユニットから第２の垂直出力線を介して第２の保持ブロックへノイズ信号及び光信号がそれぞれ転送される動作である。すなわち、駆動部１３０は、画素ユニットＰＵＡにおける第１の画素ユニットが配列された複数行から第１の行を選択するとともに、画素ユニットＰＵＡにおける第２の画素ユニットが配列された複数行から第２の行を選択する。駆動部１３０は、選択した第１の行の第１の画素ユニットから第１の垂直出力線ＶＬ１−１〜ＶＬ４−１へ信号が出力されるようにするとともに、選択した第２の行の第２の画素ユニットから第２の垂直出力線ＶＬ１−２〜ＶＬ４−２へ信号が出力されるようにする。
【００７１】
第１の保持ブロック２４０−１は、画素ユニット配列ＰＵＡから複数の第１の垂直出力線ＶＬ１−１〜ＶＬ４−１を介して伝達されたノイズ信号及び光信号をそれぞれ保持する。すなわち、保持ブロック２４０−１は、垂直走査回路６１により選択された第１の行の第１の画素ユニットから複数の第１の垂直出力線ＶＬ１−１〜ＶＬ４−１へ出力されたノイズ信号及び光信号を受けて、受けたノイズ信号及び光信号を一時的に保持する。保持ブロック２４０に保持された各列のノイズ信号及び光信号は、第１の保持ブロック２４０−１が水平走査回路２２４−１により水平方向に走査されることに応じて、順次に水平出力線２２２−１、２２３−１へ出力される。
【００７２】
第２の保持ブロック２４０−２は、画素ユニット配列ＰＵＡから複数の第２の垂直出力線ＶＬ１−２〜ＶＬ４−２を介して伝達されたノイズ信号及び光信号をそれぞれ保持する。すなわち、第２の保持ブロック２４０−２は、垂直走査回路６１により選択された第２の行の第２の画素ユニットから複数の第２の垂直出力線ＶＬ１−２〜ＶＬ４−２へ出力されたノイズ信号及び光信号を受けて、受けたノイズ信号及び光信号を一時的に保持する。保持ブロック２４０−２に保持された各列のノイズ信号及び光信号は、第２の保持ブロック２４０−２が水平走査回路２２４−２により水平方向に走査されることに応じて、順次に水平出力線２２２−２、２２３−２へ出力される。
【００７３】
なお、第１の保持ブロック２４０−１及び第２の保持ブロック２４０−２の構成は、いずれも、図１１に示す保持ブロック２４０の構成と同様である。
【００７４】
第１の出力アンプ２２５−１は、第１の保持ブロック２４０−１から転送された信号を出力する。すなわち、第１の出力アンプ２２５−１は、水平出力線２２２−１及び２２３−１へそれぞれ出力されたノイズ信号及び光信号を受けて、受けたノイズ信号と光信号との差分をとることにより画像信号を生成して出力する。
【００７５】
第２の出力アンプ２２５−２は、第２の保持ブロック２４０−２から転送された信号を出力する。第２の出力アンプ２２５−２は、水平出力線２２２−２及び２２３−２へそれぞれ出力されたノイズ信号及び光信号を受けて、受けたノイズ信号と光信号との差分をとることにより画像信号を生成して出力する。
【００７６】
このように、画素ユニット配列ＰＵＡと複数の保持ブロックとの間の垂直信号線を２系統（２行の画素分）設ける。これにより、駆動部は、画素ユニット配列から第１の保持ブロックへの信号の転送と画素ユニット配列から第２の保持ブロックへの信号の転送とを並行して行う。このため、その後の第１の保持ブロックから第１の出力アンプへの水平転送動作と第２の保持ブロックから第２の出力アンプへの水平転送動作とを同時に開始することができる。この結果、画素ユニット配列から複数の出力アンプまでの総読み出し期間を低減することができる。
【００７７】
また、画素ユニット配列から第１の保持ブロックへの信号転送と第２の保持ブロックへの信号転送とを順次に行なう場合に比べて、画素ユニット配列から保持ブロックへ信号を転送するための期間の長さを実質的に１／２に低減することができる。
【００７８】
さらに、複数の画素ユニットのそれぞれは、列方向に配された２Ｎ＋１の光電変換部と、２Ｎ＋１の転送部と、列方向に配された２Ｎ＋１のカラーフィルタとを含んでいる。Ｎは、正の整数であり、本実施形態の場合、Ｎ＝１である。この場合、２Ｍ＋１（ＭはＮ以下の正の整数）の光電変換部の信号を並行して電荷電圧変換部へ転送することにより加算して読み出すことができる。これにより、図１１の撮像センサにおける画素配列から保持ブロックへ信号を転送するための期間に比べて、本実施形態における画素ユニット配列から保持ブロックへ信号を転送するための期間の長さを低減できる。また、画素ユニット配列から読み出された信号により得られた画像の画質の劣化を抑制できる。
【００７９】
具体的には、駆動部１３０は、第１の加算動作と第２の加算動作とが並行して行われるように、画素ユニット配列ＰＵＡを駆動することができる。第１の加算動作は、第１の画素ユニットにおける２Ｍの転送部が２Ｍの光電変換部の電荷を電荷電圧変換部へ転送して加算し電荷電圧変換部が加算された電荷を電圧に変換し出力部が電荷電圧変換部の電圧に応じた信号を第１の垂直出力線に出力する動作である。第２の加算動作は、第２の画素ユニットにおける２Ｍの転送部が２Ｍの光電変換部の電荷を電荷電圧変換部へ転送して加算し電荷電圧変換部が加算された電荷を電圧に変換し出力部が電荷電圧変換部の電圧に応じた信号を第２の垂直出力線に出力する動作である。
【００８０】
次に、本発明の第１実施形態に係る撮像センサの動作を、図２及び図３を用いて説明する。
【００８１】
図２は、本発明の第１実施形態に係る撮像センサの各画素ユニットにおける３つの光電変換部の信号を加算せずにそれぞれ読み出す場合（全画素読み出しモード）の駆動タイミングを示す。以下では、各画素ユニットに含まれる列方向に配列された３つの光電変換部を、上から順に第１の光電変換部、第２の光電変換部、第３の光電変換部と呼ぶことにする。また、各画素ユニットに含まれる列方向に配列された３つの転送部を、上から順に第１の転送部、第２の転送部、第３の転送部と呼ぶことにする。
【００８２】
時刻ｔ１〜ｔ８の期間では、第１の保持ブロック２４０−１に保持された（ｎ−２）行目の画素ユニットにおける第３の光電変換部の信号が水平走査回路２２４−１により第１の出力アンプ２２５−１へ転送される。それと並行して、第２の保持ブロック２４０−２に保持された（ｎ−１）行目の画素ユニットにおける第３の光電変換部の信号が水平走査回路２２４−２により第２の出力アンプ２２５−２へ転送される。（ｎ−２）行目及び（ｎ−１）行目における第３の光電変換部の信号についての水平転送動作は、時刻ｔ１〜ｔ８の期間に渡って行われる。すなわち、時刻ｔ１〜ｔ８の期間が（ｎ−２）行目及び（ｎ−１）行目における第３の光電変換部の信号についての水平転送期間ＨＴ１（ｎ−２＿３，ｎ−１＿３）となる。
【００８３】
同様に、（ｎ）行目及び（ｎ＋１）行目における第１の光電変換部の信号についての水平転送動作は、時刻ｔ８〜ｔ１５の期間に渡って行われる。すなわち、時刻ｔ８〜ｔ１５の期間が（ｎ）行目及び（ｎ＋１）行目における第１の光電変換部の信号についての水平転送期間ＨＴ１（ｎ＿１，ｎ＋１＿１）となる。
【００８４】
また、（ｎ）行目及び（ｎ＋１）行目における第２の光電変換部の信号についての水平転送動作は、時刻ｔ１５〜ｔ２２の期間に渡って行われる。すなわち、時刻ｔ１５〜ｔ２２の期間が（ｎ）行目及び（ｎ＋１）行目における第２の光電変換部の信号についての水平転送期間ＨＴ１（ｎ＿２，ｎ＋１＿２）となる。
【００８５】
また、（ｎ）行目及び（ｎ＋１）行目における第３の光電変換部の信号についての水平転送動作は、時刻ｔ２２〜ｔ２９の期間に渡って行われる。すなわち、時刻ｔ２２〜ｔ２９の期間が（ｎ）行目及び（ｎ＋１）行目における第３の光電変換部の信号についての水平転送期間ＨＴ１（ｎ＿３，ｎ＋１＿３）となる。
【００８６】
一方、水平転送期間ＨＴ１（ｎ−２＿３，ｎ−１＿３）における時刻ｔ２では、垂直走査回路６１が、アクティブレベルの選択制御信号φＳＥＬｋ＿ｏ，φＳＥＬｋ＿ｅをそれぞれ（ｎ）行目及び（ｎ＋１）行目の画素ユニットへ供給する。これにより、（ｎ）行目及び（ｎ＋１）行目の画素ユニットがともに選択状態になる。
【００８７】
また、垂直走査回路６１は、アクティブレベルのリセット制御信号φＲＥＳｋ＿ｏ，φＲＥＳｋ＿ｅをそれぞれ（ｎ）行目及び（ｎ＋１）行目の画素ユニットへ供給する。これにより、（ｎ）行目の画素ユニットにおいて、リセット部が電荷電圧変換部をリセットし、出力部が電荷電圧変換部の電圧に応じたノイズ信号を第１の垂直出力線ＶＬ１−１〜ＶＬ４−１へ出力する。それと並行して、（ｎ＋１）行目の画素ユニットにおいて、リセット部が電荷電圧変換部をリセットし、出力部が電荷電圧変換部の電圧に応じたノイズ信号を第２の垂直出力線ＶＬ１−２〜ＶＬ４−２へ出力する。
【００８８】
水平転送期間ＨＴ１（ｎ−２＿３，ｎ−１＿３）における時刻ｔ３では、φＴＮ１がアクティブレベルになることにより、第１の保持ブロック２４０−１及び第２の保持ブロック２４０−２のそれぞれにおける各列の転送ゲート２１１（図１１参照）がオンする。これにより、第１の垂直出力線ＶＬ１−１〜ＶＬ４−１へ出力されている（ｎ）行目の画素ユニットのノイズ信号が、第１の保持ブロック２４０−１における各列の保持容量２１５（図１１参照）へ転送される。それと並行して、第２の垂直出力線ＶＬ１−２〜ＶＬ４−２へ出力されている（ｎ＋１）行目の画素ユニットのノイズ信号が、第２の保持ブロック２４０−２における各列の保持容量２１５へ転送される。
【００８９】
水平転送期間ＨＴ１（ｎ−２＿３，ｎ−１＿３）における時刻ｔ４では、φＴＮ１がノンアクティブレベルになることにより、第１の保持ブロック２４０−１及び第２の保持ブロック２４０−２のそれぞれにおける各列の転送ゲート２１１がオフする。。これにより、第１の保持ブロック２４０−１における各列の保持容量２１５が、転送された（ｎ）行目の画素ユニットのノイズ信号を保持する。また、第２の保持ブロック２４０−２における各列の保持容量２１５が、転送された（ｎ＋１）行目の画素ユニットのノイズ信号を保持する。
【００９０】
水平転送期間ＨＴ１（ｎ−２＿３，ｎ−１＿３）における時刻ｔ５では、垂直走査回路６１が、アクティブレベルの転送制御信号φＴＸｋ＿ｏ１，φＴＸｋ＿ｅ１を（ｎ）行目及び（ｎ＋１）行目の画素ユニットの第１の転送部へ供給する。これにより、（ｎ）行目の画素ユニットにおいて、第１の転送部が第１の光電変換部の電荷を電荷電圧変換部へ転送し、出力部が電荷電圧変換部の電圧に応じた光信号を第１の垂直出力線ＶＬ１−１〜ＶＬ４−１へ出力する。それと並行して、（ｎ＋１）行目の画素ユニットにおいて、第１の転送部が第１の光電変換部の電荷を電荷電圧変換部へ転送し、出力部が電荷電圧変換部の電圧に応じた光信号を第２の垂直出力線ＶＬ１−２〜ＶＬ４−２へ出力する。
【００９１】
水平転送期間ＨＴ１（ｎ−２＿３，ｎ−１＿３）における時刻ｔ６では、垂直走査回路６１が、転送制御信号φＴＸｋ＿ｏ１，φＴＸｋ＿ｅ１をノンアクティブレベルにする。また、φＴＳ１がアクティブレベルになることにより、第１の保持ブロック２４０−１及び第２の保持ブロック２４０−２のそれぞれにおける各列の転送ゲート２１０（図１１参照）がオンする。これにより、第１の垂直出力線ＶＬ１−１〜ＶＬ４−１へ出力されている（ｎ）行目の画素ユニットにおける第１の光電変換部の光信号が、第１の保持ブロック２４０−１における各列の保持容量２１４（図１１参照）へ転送される。それと並行して、第２の垂直出力線ＶＬ１−２〜ＶＬ４−２へ出力されている（ｎ＋１）行目の画素ユニットにおける第１の光電変換部の光信号が、第２の保持ブロック２４０−２における各列の保持容量２１４へ転送される。
【００９２】
水平転送期間ＨＴ１（ｎ−２＿３，ｎ−１＿３）における時刻ｔ７では、φＴＳ１がノンアクティブレベルになることにより、第１の保持ブロック２４０−１及び第２の保持ブロック２４０−２のそれぞれにおける各列の転送ゲート２１０がオフする。これにより、第１の保持ブロック２４０−１における各列の保持容量２１４が、転送された（ｎ）行目の画素ユニットにおける第１の光電変換部の光信号を保持する。また、第２の保持ブロック２４０−２における各列の保持容量２１４が、転送された（ｎ＋１）行目の画素ユニットにおける第１の光電変換部の光信号を保持する。
【００９３】
水平転送期間ＨＴ１（ｎ＿３，ｎ＋１＿３）における時刻ｔ２２では、垂直走査回路６１が、ノンアクティブレベルの選択制御信号φＳＥＬｋ＿ｏ，φＳＥＬｋ＿ｅをそれぞれ（ｎ）行目及び（ｎ＋１）行目の画素ユニットへ供給する。これにより、（ｎ）行目及び（ｎ＋１）行目の画素ユニットがともに非選択状態になる。
【００９４】
水平転送期間ＨＴ１（ｎ＿３，ｎ＋１＿３）における時刻ｔ２３では、垂直走査回路６１が、アクティブレベルの選択制御信号φＳＥＬｋ＋１＿ｏ，φＳＥＬｋ＋１＿ｅをそれぞれ（ｎ＋２）行目及び（ｎ＋３）行目の画素ユニットへ供給する。これにより、（ｎ＋２）行目及び（ｎ＋３）行目の画素ユニットがともに選択状態になる。
【００９５】
このような動作を順次に行うことにより、全ての光電変換部の信号を加算せずに個別に読み出すことができる。この場合でも、２行の画素ユニットから２つの保持ブロック（２４０−１，２４０−２）への信号の転送を並行して行う。これにより、図１１に示す撮像センサに比べて、画素ユニット配列から保持ブロックへ信号を転送するための期間の長さを実質的に１／２に低減することができる。
【００９６】
図３は、本発明の第１実施形態に係る撮像センサの各画素ユニットにおける３つの光電変換部のうち２つの光電変換部の信号を加算して読み出す場合（加算読み出しモード）の駆動タイミングを示す。以下では、各画素ユニットに含まれる列方向に配列された３つの光電変換部を、上から順に第１の光電変換部、第２の光電変換部、第３の光電変換部と呼ぶことにする。各画素ユニットに含まれる列方向に配列された３つの転送部を、上から順に第１の転送部、第２の転送部、第３の転送部と呼ぶことにする。
【００９７】
時刻ｔ３１〜ｔ３８の期間では、第１の保持ブロック２４０−１に保持された（ｎ−２）行目の画素ユニットの信号が水平走査回路２２４−１により第１の出力アンプ２２５−１へ転送される。この信号は、（ｎ−２）行目の画素ユニットにおける第１の光電変換部の信号と第２の光電変換部の信号とが加算されたものである。それと並行して、第２の保持ブロック２４０−２に保持された（ｎ−１）行目の画素ユニットの信号が水平走査回路２２４−２により第２の出力アンプ２２５−２へ転送される。この信号は、（ｎ−１）行目の画素ユニットにおける第１の光電変換部の信号と第２の光電変換部の信号とが加算されたものである。（ｎ−２）行目及び（ｎ−１）行目の画素ユニットの信号についての水平転送動作は、時刻ｔ３１〜ｔ３８の期間に渡って行われる。すなわち、時刻ｔ３１〜ｔ３８の期間が（ｎ−２）行目及び（ｎ−１）行目の画素ユニットの信号についての水平転送期間ＨＴ２（ｎ−２，ｎ−１）となる。
【００９８】
同様に、（ｎ）行目及び（ｎ＋１）行目の画素ユニットの信号についての水平転送動作は、時刻ｔ３８〜ｔ４５の期間に渡って行われる。すなわち、時刻ｔ３８〜ｔ４５の期間が（ｎ）行目及び（ｎ＋１）行目の画素ユニットの信号についての水平転送期間ＨＴ２（ｎ，ｎ＋１）となる。
【００９９】
一方、水平転送期間ＨＴ２（ｎ−２，ｎ−１）における時刻ｔ３２では、垂直走査回路６１が、アクティブレベルの選択制御信号φＳＥＬｋ＿ｏ，φＳＥＬｋ＿ｅをそれぞれ（ｎ）行目及び（ｎ＋１）行目の画素ユニットへ供給する。これにより、（ｎ）行目及び（ｎ＋１）行目の画素ユニットがともに選択状態になる。
【０１００】
また、垂直走査回路６１は、アクティブレベルのリセット制御信号φＲＥＳｋ＿ｏ，φＲＥＳｋ＿ｅをそれぞれ（ｎ）行目及び（ｎ＋１）行目の画素ユニットへ供給する。これにより、（ｎ）行目の画素ユニットにおいて、リセット部が電荷電圧変換部をリセットし、出力部が電荷電圧変換部の電圧に応じたノイズ信号を第１の垂直出力線ＶＬ１−１〜ＶＬ４−１へ出力する。それと並行して、（ｎ＋１）行目の画素ユニットにおいて、リセット部が電荷電圧変換部をリセットし、出力部が電荷電圧変換部の電圧に応じたノイズ信号を第２の垂直出力線ＶＬ１−２〜ＶＬ４−２へ出力する。
【０１０１】
水平転送期間ＨＴ２（ｎ−２，ｎ−１）における時刻ｔ３３では、φＴＮ１がアクティブレベルになることにより、第１の保持ブロック２４０−１及び第２の保持ブロック２４０−２のそれぞれにおける各列の転送ゲート２１１（図１１参照）がオンする。これにより、第１の垂直出力線ＶＬ１−１〜ＶＬ４−１へ出力されている（ｎ）行目の画素ユニットのノイズ信号が、第１の保持ブロック２４０−１における各列の保持容量２１５（図１１参照）へ転送される。それと並行して、第２の垂直出力線ＶＬ１−２〜ＶＬ４−２へ出力されている（ｎ＋１）行目の画素ユニットのノイズ信号が、第２の保持ブロック２４０−２における各列の保持容量２１５へ転送される。
【０１０２】
水平転送期間ＨＴ２（ｎ−２，ｎ−１）における時刻ｔ３４では、φＴＮ１がノンアクティブレベルになることにより、第１の保持ブロック２４０−１及び第２の保持ブロック２４０−２のそれぞれにおける各列の転送ゲート２１１がオフする。。これにより、第１の保持ブロック２４０−１における各列の保持容量２１５が、転送された（ｎ）行目の画素ユニットのノイズ信号を保持する。また、第２の保持ブロック２４０−２における各列の保持容量２１５が、転送された（ｎ＋１）行目の画素ユニットのノイズ信号を保持する。
【０１０３】
水平転送期間ＨＴ２（ｎ−２，ｎ−１）における時刻ｔ３５では、垂直走査回路６１が、アクティブレベルの転送制御信号φＴＸｋ＿ｏ１，φＴＸｋ＿ｏ２を（ｎ）行目の画素ユニットの第１の転送部及び第２の転送部へ供給する。これにより、（ｎ）行目の画素ユニットにおいて、第１の転送部及び第２の転送部が第１の光電変換部及び第２光電変換部の電荷を電荷電圧変換部へ転送する。（ｎ）行目の画素ユニットにおいて、第１の光電変換部及び第２光電変換部の電荷が電荷電圧変換部で加算され、加算された電荷を電荷電圧変換部が電圧に変換し、出力部が電荷電圧変換部の電圧に応じた光信号を第１の垂直出力線ＶＬ１−１〜ＶＬ４−１へ出力する。すなわち、（ｎ）行目の画素ユニット（第１の画素ユニット）において、第１の加算動作が行われる。
【０１０４】
それと並行して、垂直走査回路６１が、アクティブレベルの転送制御信号φＴＸｋ＿ｅ１，φＴＸｋ＿ｅ２を（ｎ＋１）行目の画素ユニットの第１の転送部及び第２の転送部へ供給する。これにより、（ｎ＋１）行目の画素ユニットにおいて、第１の転送部及び第２の転送部が第１の光電変換部及び第２光電変換部の電荷を電荷電圧変換部へ転送する。（ｎ＋１）行目の画素ユニットにおいて、第１の光電変換部及び第２光電変換部の電荷が電荷電圧変換部で加算され、加算された電荷を電荷電圧変換部が電圧に変換する。そして、（ｎ＋１）行目の画素ユニットにおいて、出力部が電荷電圧変換部の電圧に応じた光信号を第２の垂直出力線ＶＬ１−２〜ＶＬ４−２へ出力する。すなわち、（ｎ＋１）行目の画素ユニット（第２の画素ユニット）において、第２の加算動作が行われる。
【０１０５】
水平転送期間ＨＴ２（ｎ−２，ｎ−１）における時刻ｔ３６では、垂直走査回路６１が、転送制御信号φＴＸｋ＿ｏ１，φＴＸｋ＿ｏ２，φＴＸｋ＿ｅ１，φＴＸｋ＿ｅ２をノンアクティブレベルにする。また、φＴＳ１がアクティブレベルになることにより、第１の保持ブロック２４０−１及び第２の保持ブロック２４０−２のそれぞれにおける各列の転送ゲート２１０（図１１参照）がオンする。これにより、第１の垂直出力線ＶＬ１−１〜ＶＬ４−１へ出力されている（ｎ）行目の画素ユニットの光信号が、第１の保持ブロック２４０−１における各列の保持容量２１４（図１１参照）へ転送される。この光信号は、（ｎ）行目の画素ユニットにおける第１の光電変換部の信号と第２の光電変換部の信号とが加算されたものである。それと並行して、第２の垂直出力線ＶＬ１−２〜ＶＬ４−２へ出力されている（ｎ＋１）行目の画素ユニットの光信号が、第２の保持ブロック２４０−２における各列の保持容量２１４へ転送される。この光信号は、（ｎ＋１）行目の画素ユニットにおける第１の光電変換部の信号と第２の光電変換部の信号とが加算されたものである。
【０１０６】
水平転送期間ＨＴ２（ｎ−２，ｎ−１）における時刻ｔ３７では、φＴＳ１がノンアクティブレベルになることにより、第１の保持ブロック２４０−１及び第２の保持ブロック２４０−２のそれぞれにおける各列の転送ゲート２１０がオフする。これにより、第１の保持ブロック２４０−１における各列の保持容量２１４が、転送された（ｎ）行目の画素ユニットの光信号を保持する。また、第２の保持ブロック２４０−２における各列の保持容量２１４が、転送された（ｎ＋１）行目の画素ユニットの光信号を保持する。
【０１０７】
水平転送期間ＨＴ２（ｎ−２，ｎ−１）における時刻ｔ３８では、垂直走査回路６１が、ノンアクティブレベルの選択制御信号φＳＥＬｋ＿ｏ，φＳＥＬｋ＿ｅをそれぞれ（ｎ）行目及び（ｎ＋１）行目の画素ユニットへ供給する。これにより、（ｎ）行目及び（ｎ＋１）行目の画素ユニットがともに非選択状態になる。
【０１０８】
水平転送期間ＨＴ２（ｎ，ｎ＋１）における時刻ｔ３９では、垂直走査回路６１が、アクティブレベルの選択制御信号φＳＥＬｋ＋１＿ｏ，φＳＥＬｋ＋１＿ｅをそれぞれ（ｎ＋２）行目及び（ｎ＋３）行目の画素ユニットへ供給する。これにより、（ｎ＋２）行目及び（ｎ＋３）行目の画素ユニットがともに選択状態になる。
【０１０９】
このような動作を順次に行うことにより、２つの光電変換部の電荷を垂直方向（列方向）に加算して読み出すことができる。これにより、図２に示す動作に比べて、画素ユニット配列から保持ブロックへ信号を転送するための期間の長さを１／３に低減することができる。
【０１１０】
次に、本発明の第１実施形態に係る撮像センサ１００のレイアウト構成を、図４を用いて説明する。図４は、本発明の第１実施形態に係る撮像センサ１００のレイアウト構成を示す図である。図４では、各画素ユニットにおいて、光電変換部、電荷電圧変換部、カラーフィルタ以外の図示を省略するとともに、光電変換部とカラーフィルタとを重ねて示してある。
【０１１１】
図４（ａ）に示す矢印は、図２を用いて説明した、各画素ユニットにおける３つの光電変換部の信号を加算せずにそれぞれ読み出す場合の動作を示している。図４（ｂ）に示す矢印は、図３を用いて説明した、各画素ユニットにおける３つの光電変換部のうち２つの光電変換部の信号を加算して読み出す場合の動作を示している。
【０１１２】
図４（ａ）に示すように、画素ユニット配列ＰＵＡにおける複数のカラーフィルタの配列は、ベイヤ配列を形成している。画素ユニット配列ＰＵＡの各列では、１つおきに同じ色のカラーフィルタが配されている。それに対応して、１つおきに配された３つの光電変換部の信号が電荷電圧変換部経由で垂直出力線へ出力されるように各画素ユニットが構成されている。すなわち、画素ユニット配列ＰＵＡの各列に対して左右に配された２本の垂直出力線は、それぞれ、同色の信号を画素ユニットから受けて保持ブロックへ伝達する。
【０１１３】
図４（ｂ）に示すように、第１の画素ユニットＰＵ１１では、（Ｒ）色のカラーフィルタＣＦ１に対応した光電変換部１の電荷（信号）と（Ｒ）色のカラーフィルタＣＦ３に対応した光電変換部３の電荷（信号）とが電荷電圧変換部１５で加算される。このとき、加算後の信号の重心は、ハッチングで示した光電変換部２の位置になる。図４（ｂ）では、加算後の光電変換部２の位置に対する信号の色が、括弧で示すように加算前と異なる色になる。
【０１１４】
一方、第２の画素ユニットＰＵ２１では、（Ｇｂ）色のカラーフィルタＣＦ４に対応した光電変換部４の電荷（信号）と（Ｇｂ）色のカラーフィルタＣＦ６に対応した光電変換部６の電荷（信号）とが電荷電圧変換部１６で加算される。このとき、加算後の信号の重心は、ハッチングで示した光電変換部５の位置になる。図４（ｂ）では、加算後の光電変換部５の位置に対する信号の色が、括弧で示すように加算前と異なる色になる。
【０１１５】
図４（ｂ）に示すように、画素ユニット配列ＰＵＡにおいて、第１の画素ユニットにおける加算する対象の２つの光電変換部の間に、第２の画素ユニットにおける加算する対象の２つの光電変換部のいずれもが位置しないようにする。すなわち、画素ユニット配列ＰＵＡの各列において、第１の画素ユニットにおける加算する対象の２つの光電変換部と第２の画素ユニットにおける加算する対象の２つの光電変換部とが交互に列方向に配列されるようにする。これにより、ハッチングで示すように、加算後の信号がベイヤ配列を形成し、加算後の信号の重心が等間隔になることから、モアレ等の偽信号の発生を抑圧出来る。
【０１１６】
なお、各画素ユニットは、１以上の光電変換部と、１以上の転送部と、１以上のカラーフィルタとを含んでいてもよい。すなわち、各画素ユニットは、図１１における画素と同様に、電荷電圧変換部、リセット部、出力部、及び選択部が共通化されていない構成であってもよい。この場合でも、２行の画素ユニットから２つの保持ブロック（２４０−１，２４０−２）への信号の転送を並行して行う。これにより、図１１に示す撮像センサに比べて、画素ユニット配列から保持ブロックへ信号を転送するための期間の長さを実質的に１／２に低減することができる。
【０１１７】
次に、本発明の第２実施形態に係る撮像センサ１００ｉを、図５を用いて説明する。図５は、本発明の第２実施形態に係る撮像センサ１００ｉの構成を示す図である。以下では、第１実施形態と異なる部分を中心に説明する。
【０１１８】
撮像センサ１００ｉは、画素ユニット配列ＰＵＡｉを備える。画素ユニット配列ＰＵＡｉの各列では、第１の画素ユニットＰＵ１１と第２の画素ユニットＰＵ２１ｉとの相対的な位置が第１実施形態と異なる。
【０１１９】
第１実施形態では、第１の画素ユニットの光電変換部１と光電変換部３との間に第２の画素ユニットの光電変換部２が配されている。第１の画素ユニットの光電変換部３と光電変換部５との間に第２の画素ユニットの光電変換部４が配されている。第２の画素ユニットの光電変換部４と光電変換部６との間に第１の画素ユニットの光電変換部５が配されている。
【０１２０】
それに対して、本実施形態では、第１の画素ユニットの光電変換部３と光電変換部５との間に第２の画素ユニットの光電変換部２が配されている。第２の画素ユニットの光電変換部２と光電変換部４との間に第１の画素ユニットの光電変換部５が配されている。
【０１２１】
また、撮像センサの動作が、図６及び図７に示すように、次の点で第１実施形態と異なる。
【０１２２】
図６は、本発明の第２実施形態に係る撮像センサの各画素ユニットにおける３つの光電変換部の信号を加算せずにそれぞれ読み出す場合（全画素読み出しモード）の駆動タイミングを示す。以下では、各画素ユニットに含まれる列方向に配列された３つの光電変換部を、上から順に第１の光電変換部、第２の光電変換部、第３の光電変換部と呼ぶことにする。また、各画素ユニットに含まれる列方向に配列された３つの転送部を、上から順に第１の転送部、第２の転送部、第３の転送部と呼ぶことにする。
【０１２３】
各画素ユニットにおける３つの光電変換部の信号を加算せずにそれぞれ読み出す動作において、図６に示すように、第２の画素ユニットの動作が第１の画素ユニットの動作に対して１水平走査期間分ずれている。
【０１２４】
すなわち、水平転送期間ＨＴ１ｉ（ｎ−２＿３，ｎ−１＿２）では、（ｎ−２）行目における第３の光電変換部の信号と（ｎ−１）行目における第２の光電変換部の信号との水平転送動作が行われる。
【０１２５】
水平転送期間ＨＴ１ｉ（ｎ＿１，ｎ−１＿３）では、（ｎ）行目における第１の光電変換部の信号と（ｎ−１）行目における第３の光電変換部の信号との水平転送動作が行われる。
【０１２６】
水平転送期間ＨＴ１ｉ（ｎ＿２，ｎ＋１＿１）では、（ｎ）行目における第２の光電変換部の信号と（ｎ＋１）行目における第１の光電変換部の信号との水平転送動作が行われる。
【０１２７】
水平転送期間ＨＴ１ｉ（ｎ＿３，ｎ＋１＿２）では、（ｎ）行目における第３の光電変換部の信号と（ｎ＋１）行目における第２の光電変換部の信号との水平転送動作が行われる。
【０１２８】
また、図２と比べて、φＳＥＬｋ−ａ＿ｅ、φＲＥＳｋ−１＿ｅ、φＴＸｋ−１＿ｅ３、φＲＥＳｋ＿ｅ、φＳＥＬｋ＋１＿ｅ、φＲＥＳｋ＋１＿ｅの信号波形が１水平走査期間分遅くずれている。
【０１２９】
すなわち、第２の画素ユニットの第１の光電変換部から第２の保持ブロックへの信号転送動作が、第１の画素ユニットの第１の光電変換部から第１の保持ブロックへの信号転送動作より１水平走査期間分ずれている。
【０１３０】
第２の画素ユニットの第２の光電変換部から第２の保持ブロックへの信号転送動作が、第１の画素ユニットの第２の光電変換部から第１の保持ブロックへの信号転送動作より１水平走査期間分ずれている。
【０１３１】
第２の画素ユニットの第３の光電変換部から第２の保持ブロックへの信号転送動作が、第１の画素ユニットの第３の光電変換部から第１の保持ブロックへの信号転送動作より１水平走査期間分ずれている。
【０１３２】
この場合でも、２行の画素ユニットから２つの保持ブロック（２４０−１，２４０−２）への信号の転送を並行して行う。これにより、図１１に示す撮像センサに比べて、画素ユニット配列から保持ブロックへ信号を転送するための期間の長さを実質的に１／２に低減することができる。
【０１３３】
図７は、本発明の第２実施形態に係る撮像センサの各画素ユニットにおける３つの光電変換部のうち３つの光電変換部の信号を加算して読み出す場合（加算読み出しモード）の駆動タイミングを示す。以下では、各画素ユニットに含まれる列方向に配列された３つの光電変換部を、上から順に第１の光電変換部、第２の光電変換部、第３の光電変換部と呼ぶことにする。各画素ユニットに含まれる列方向に配列された３つの転送部を、上から順に第１の転送部、第２の転送部、第３の転送部と呼ぶことにする。
【０１３４】
水平転送期間ＨＴ２ｉ（ｎ−２，ｎ−１）における時刻ｔ３５ｉでは、垂直走査回路６１が、アクティブレベルの転送制御信号φＴＸｋ＿ｏ１〜φＴＸｋ＿ｏ３を（ｎ）行目の画素ユニットの第１の転送部〜第３の転送部へ供給する。これにより、（ｎ）行目の画素ユニットにおいて、第１の転送部〜第３の転送部が第１の光電変換部〜第３光電変換部の電荷を電荷電圧変換部へ転送する。（ｎ）行目の画素ユニットにおいて、第１の光電変換部〜第３光電変換部の電荷が電荷電圧変換部で加算され、加算された電荷を電荷電圧変換部が電圧に変換し、出力部が電荷電圧変換部の電圧に応じた光信号を第１の垂直出力線ＶＬ１−１〜ＶＬ４−１へ出力する。すなわち、（ｎ）行目の画素ユニット（第１の画素ユニット）において、後述の第３の加算動作が行われる。
【０１３５】
それと並行して、垂直走査回路６１が、アクティブレベルの転送制御信号φＴＸｋ＿ｅ１〜φＴＸｋ＿ｅ３を（ｎ＋１）行目の画素ユニットの第１の転送部〜第３の転送部へ供給する。これにより、（ｎ＋１）行目の画素ユニットにおいて、第１の転送部〜第３の転送部が第１の光電変換部〜第３光電変換部の電荷を電荷電圧変換部へ転送する。（ｎ＋１）行目の画素ユニットにおいて、第１の光電変換部〜第３光電変換部の電荷が電荷電圧変換部で加算され、加算された電荷を電荷電圧変換部が電圧に変換する。そして、（ｎ＋１）行目の画素ユニットにおいて、出力部が電荷電圧変換部の電圧に応じた光信号を第２の垂直出力線ＶＬ１−２〜ＶＬ４−２へ出力する。すなわち、（ｎ＋１）行目の画素ユニット（第２の画素ユニット）において、後述の第４の加算動作が行われる。
【０１３６】
水平転送期間ＨＴ２ｉ（ｎ−２，ｎ−１）における時刻ｔ３６ｉでは、垂直走査回路６１が、転送制御信号φＴＸｋ＿ｏ１〜φＴＸｋ＿ｏ３，φＴＸｋ＿ｅ１〜φＴＸｋ＿ｅ３をノンアクティブレベルにする。
【０１３７】
このように、複数の画素ユニットのそれぞれが、列方向に配された２Ｎ＋１の光電変換部と、２Ｎ＋１の転送部と、列方向に配された２Ｎ＋１のカラーフィルタとを含んでいる場合に、駆動部１３０は、次のような動作を行う。駆動部１３０は、第３の加算動作と第４の加算動作とが並行して行われるように、画素ユニット配列ＰＵＡを駆動する。第３の加算動作は、第１の画素ユニットの２Ｍ＋１の転送部が２Ｍ＋１の光電変換部の電荷を電荷電圧変換部へ転送して加算し電荷電圧変換部が加算された電荷を電圧に変換し出力部が電荷電圧変換部の電圧に応じた信号を第１の垂直出力線に出力する動作である。Ｍは、Ｎ以下の正の整数である。第４の加算動作は、第２の画素ユニットの２Ｍ＋１の転送部が２Ｍ＋１の光電変換部の電荷を電荷電圧変換部へ転送して加算し電荷電圧変換部が加算された電荷を電圧に変換し出力部が電荷電圧変換部の電圧に応じた信号を第２の垂直出力線に出力する動作である。
【０１３８】
また、撮像センサのレイアウト構成が、図８に示すように、次の点で第１実施形態と異なる。図８は、本発明の第２実施形態に係る撮像センサ１００ｉのレイアウト構成を示す図である。
【０１３９】
図８に示すように、第１の画素ユニットＰＵ１１と第２の画素ユニットＰＵ２１ｉとの相対的な位置が、図４に示すレイアウト構成と異なる。
【０１４０】
また、図８に示すように、第１の画素ユニットＰＵ１１では、（Ｒ）色のカラーフィルタＣＦ１，ＣＦ３，ＣＦ５に対応した光電変換部１，３，５の電荷（信号）が電荷電圧変換部１５で加算される。このとき、加算後の信号の重心は、ハッチングで示した光電変換部３の位置になる。図８では、加算後の光電変換部３の位置に対する信号の色が、加算前と同じ色になる。
【０１４１】
一方、第２の画素ユニットＰＵ２１ｉでは、（Ｇｂ）色のカラーフィルタＣＦ２，ＣＦ４，ＣＦ６に対応した光電変換部２，４，６の電荷（信号）が電荷電圧変換部１６で加算される。このとき、加算後の信号の重心は、ハッチングで示した光電変換部４の位置になる。図８では、加算後の光電変換部４の位置に対する信号の色が、加算前と同じ色になる。
【０１４２】
図８に示すように、画素ユニット配列ＰＵＡの各列において、第１の画素ユニットにおける加算する対象の３つの光電変換部と第２の画素ユニットにおける加算する対象の３つの光電変換部の真ん中の光電変換部とが交互に列方向に配列されるようにする。これにより、ハッチングで示すように、加算後の信号がベイヤ配列を形成し、加算後の信号の重心が等間隔になることから、モアレ等の偽信号の発生を抑圧出来る。
【０１４３】
次に、本発明の第３実施形態に係る撮像センサ１００ｊを、図９を用いて説明する。図９は、本発明の第３実施形態に係る撮像センサ１００ｊのレイアウト構成を示す図である。図９では、各画素ユニットにおいて、光電変換部、電荷電圧変換部、カラーフィルタ以外の図示を省略するとともに、光電変換部とカラーフィルタとを重ねて示してある。以下では、第１実施形態と異なる部分を中心に説明する。
【０１４４】
撮像センサ１００ｊは、画素ユニット配列ＰＵＡｊを備える。画素ユニット配列ＰＵＡｊにおける各画素ユニットは、図１１における列方向に１つおきに配された５つの画素について、電荷電圧変換部、リセット部、出力部、及び選択部が共通化された構成となっている。
【０１４５】
図９（ａ）に示す矢印は、各画素ユニットにおける５つの光電変換部の信号を加算せずにそれぞれ読み出す場合の動作を示している。図９（ｂ）に示す矢印は、各画素ユニットにおける５つの光電変換部のうち３つの光電変換部の信号を加算して読み出す場合の動作を示している。
【０１４６】
図９（ａ）に示すように、画素ユニット配列ＰＵＡｊにおける複数のカラーフィルタの配列は、ベイヤ配列を形成している。画素ユニット配列ＰＵＡｊの各列では、１つおきに同じ色のカラーフィルタが配されている。それに対応して、１つおきに配された５つの光電変換部の信号が電荷電圧変換部経由で垂直出力線へ出力されるように各画素ユニットが構成されている。すなわち、画素ユニット配列ＰＵＡｊの各列に対して左右に配された２本の垂直出力線は、それぞれ、同色の信号を画素ユニットから受けて保持ブロックへ伝達する。
【０１４７】
図９（ｂ）に示すように、第１の画素ユニットＰＵ１１ｊでは、（Ｒ）色のカラーフィルタに対応した３つの光電変換部の電荷（信号）が電荷電圧変換部１５で加算される。このとき、加算後の信号の重心は、ハッチングで示した光電変換部の位置になる。図９（ｂ）では、加算後の光電変換部の位置に対する信号の色が、加算前と同じ色になる。
【０１４８】
一方、第２の画素ユニットＰＵ２１ｊでは、（Ｇｂ）色のカラーフィルタに対応した３つの光電変換部４の電荷（信号）が電荷電圧変換部１６で加算される。このとき、加算後の信号の重心は、ハッチングで示した光電変換部の位置になる。図９（ｂ）では、加算後の光電変換部の位置に対する信号の色が、加算前と同じ色になる。
【０１４９】
図９（ｂ）に示すように、画素ユニット配列ＰＵＡｊにおいて、第１の画素ユニットにおける加算する対象の３つの光電変換部の間に、第２の画素ユニットにおける加算する対象の３つの光電変換部のいずれもが位置しないようにする。すなわち、画素ユニット配列ＰＵＡｊの各列において、第１の画素ユニットにおける加算する対象の３つの光電変換部と第２の画素ユニットにおける加算する対象の３つの光電変換部とが交互に列方向に配列されるようにする。これにより、ハッチングで示すように、加算後の信号がベイヤ配列を形成し、加算後の信号の重心が等間隔になることから、モアレ等の偽信号の発生を抑圧出来る。
【０１５０】
次に、本発明の第１実施形態に係る撮像センサを用いた撮像装置について、図１０を用いて説明する。図１０は、本発明の第１実施形態に係る撮像センサを用いた撮像装置の構成を示す図である。
【０１５１】
撮像装置９０は、例えば、デジタルスチルカメラである。撮像装置９０は、次の構成要素を備える。
【０１５２】
レンズ（光学系）１０１は、入射した光を屈折させて、撮像センサ１００の画素配列（撮像面）に被写体の像を形成する。
【０１５３】
絞り１０２は、光路上においてレンズ９２と撮像センサ１００との間に設けられ、レンズ９２を通過後に撮像センサ１００へ導かれる光の量を調節する。
【０１５４】
絞り制御部１１３は、システム制御ＣＰＵ１１１から受けた指示に応じて、絞り１０２の開度を制御する。
【０１５５】
メカニカルシャッター１０３は、レンズ１０１を通過後に撮像センサ１００へ入射する光を制御する。すなわち、メカニカルシャッター１０３は、撮像センサ１００の露光を制御する。
【０１５６】
光学フィルタ１０４は、撮像センサ１００に入射する光の波長あるいは、空間周波数を制限する。
【０１５７】
撮像センサ１００は、画素配列に形成された被写体の像を画像信号に変換する。撮像センサ１００は、その画像信号を画素配列から読み出して出力する。
【０１５８】
アナログフロントエンド１０６は、撮像センサ１００から出力された画像信号に対して所定のアナログ処理を行う。具体的には、アナログフロントエンド１０６は、ＣＤＳ回路１０７、アンプ（Ａｍｐ）１０８、及びＡ／Ｄ変換器１０９を含む。ＣＤＳ回路１０７は、撮像センサ１００から出力された画像信号を受けて、受けた画像信号に対してＣＤＳ（相関二重サンプリング）処理を行うことによりノイズを除去する。ＣＤＳ回路１０７は、ノイズが除去された画像信号をアンプ１０８へ供給する。アンプ１０８は、供給された画像信号を、システム制御ＣＰＵ１１１により予め調整されたゲインで増幅する。アンプ１０８は、増幅後の画像信号をＡ／Ｄ変換器１０９へ供給する。Ａ／Ｄ変換器１０９は、供給された画像信号（アナログ信号）をＡ／Ｄ変換することにより、画像信号（デジタル信号）を生成して出力する。
【０１５９】
デジタル信号処理部１１０は、アナログフロントエンド１０６から出力された画像信号（デジタル信号）に対し各種の補正処理や圧縮処理等を行うことにより、画像データを生成する。デジタル信号処理部１１０は、生成した画像データを、システム制御ＣＰＵ１１１経由で、画像メモリ１１２、外部インターフェース部１２０、表示インターフェース部１１６、及び記録インターフェース部１１８などへ供給する。
【０１６０】
タイミング発生部１１５は、システム制御ＣＰＵ１１１から受けた指示に応じて各種のタイミング信号を生成し、生成したタイミング信号を撮像センサ１００、アナログフロントエンド１０６、及びデジタル信号処理部１１０へ供給する。
【０１６１】
システム制御ＣＰＵ１１１は、撮像装置９０における各部を全体的に制御する。
【０１６２】
画像メモリ１１２は、デジタル信号処理部１１０からシステム制御ＣＰＵ１１１経由で画像データを受け、受けた画像データを一時的に記憶する。
【０１６３】
表示インターフェース部（Ｉ／Ｆ）１１６は、デジタル信号処理部１１０からシステム制御ＣＰＵ１１１経由で画像データを受け、受けた画像データを表示用の画像信号に変換する。表示インターフェース部１１６は、表示用の画像信号に応じた画像を表示部１１７に表示させる。表示部１１７は、例えば、液晶ディスプレイ等である。
【０１６４】
記録インターフェース部（Ｉ／Ｆ）１１８は、デジタル信号処理部１１０からシステム制御ＣＰＵ１１１経由で画像データを受け、受けた画像データを記録用の圧縮画像データに変換する。記録インターフェース部（Ｉ／Ｆ）１１８は、記録用の圧縮画像データを記録媒体１１９に記録する。また、記録インターフェース部（Ｉ／Ｆ）１１８は、圧縮画像データを記録媒体１１９から読み出し、読み出した圧縮画像データを伸長して画像データに変換する。記録インターフェース部（Ｉ／Ｆ）１１８は、変換した画像データをシステム制御ＣＰＵ１１１へ供給する。記録媒体１１９は、例えば、半導体メモリ等の着脱可能な記録媒体である。
【０１６５】
外部インターフェース部（外部Ｉ／Ｆ）１２０は、外部コンピュータ１２１等と通信するための外部インターフェース部である。
【０１６６】
次に、撮像装置９０の動作について説明する。
【０１６７】
不図示の電源スイッチが入れられるとメイン電源がオンされ、次にコントロール系の電源がオンし、さらに、アナログフロントエンド１０６等の撮像系回路の電源がオンされる。
【０１６８】
それから、露光量を制御するために、システム制御ＣＰＵ１１１は、絞り制御部１１３を介して絞り１０２を開放にし、また、シャッター制御部１１４を介してメカニカルシャッター１０３を開ける。撮像センサ１００から出力された信号はアナログフロントエンド１０６で変換された後、デジタル信号処理部１１０に入力される。そのデータを基に露出の演算をシステム制御ＣＰＵ１１１で行う。
【０１６９】
システム制御ＣＰＵ１１１は、この測光を行った結果により明るさを判断し、その結果に応じて絞りを制御する。
【０１７０】
また、システム制御ＣＰＵ１１１は、撮像センサ１００から出力された信号をもとに、高周波成分を取り出し被写体までの距離の演算を行う。その後、システム制御ＣＰＵ１１１は、レンズを駆動して合焦か否かを判断し、合焦していないと判断したときは、再びレンズを駆動し測距を行う。
【０１７１】
そして、システム制御ＣＰＵ１１１は、合焦を確認した後に、撮像センサ１００の電子シャッター機能を利用し、撮像センサ１００の本露光の開始／終了を行う。
【０１７２】
なお、システム制御ＣＰＵ１１１は、撮像センサ１００の本露光の開始／終了をメカニカルシャッター１０３の開／閉で行っても良い。
【０１７３】
その後、システム制御ＣＰＵ１１１は、撮像センサ１００の画素ユニット配列における各行の画素ユニットの画像信号が順次に出力されるようにする。システム制御ＣＰＵ１１１は、撮像センサ１００に画像信号を出力させるにあたって、予め、不図示の選択手段により、撮像センサ１００の駆動モードとして、全画素読出しモードと加算読出しモードとを選択することができる。撮像センサ１００から出力された画像信号は、アナログフロントエンド１０６により所定のアナログ処理（相関２重サンプリング等のノイズ除去、増幅処理、Ａ／Ｄ変換処理）が行われ、デジタル化される。そのデジタル化された画像信号は、デジタル信号処理部１１０により画像データに変換される。その画像データは、システム制御ＣＰＵにより画像メモリ１１２に書き込まれる。その後、画像メモリ１１２に記憶された画像データは、システム制御ＣＰＵ１１１の制御により記録インターフェース部１１８を通り半導体メモリ等の着脱可能な記録媒体１１９に記録される。また、撮影された画像データは、表示インターフェース部１１６を通り液晶ディスプレイ等の表示部１１７に画像として表示される。或いは、撮影された画像データは、外部インターフェース部１２０を通り直接コンピュータ２１等に入力される。これにより、ユーザは、コンピュータ２１を介して、画像データに応じた画像の加工を行ってもよい。
【図面の簡単な説明】
【０１７４】
【図１】本発明の第１実施形態に係る撮像センサ１００の構成を示す図。
【図２】本発明の第１実施形態に係る撮像センサの各画素ユニットにおける３つの光電変換部の信号を加算せずにそれぞれ読み出す場合（全画素読み出しモード）の駆動タイミングを示す図。
【図３】本発明の第１実施形態に係る撮像センサの各画素ユニットにおける３つの光電変換部のうち２つの光電変換部の信号を加算して読み出す場合（加算読み出しモード）の駆動タイミングを示す図。
【図４】本発明の第１実施形態に係る撮像センサ１００のレイアウト構成を示す図。
【図５】本発明の第２実施形態に係る撮像センサ１００ｉの構成を示す図。
【図６】本発明の第２実施形態に係る撮像センサの各画素ユニットにおける３つの光電変換部の信号を加算せずにそれぞれ読み出す場合（全画素読み出しモード）の駆動タイミングを示す図。
【図７】本発明の第２実施形態に係る撮像センサの各画素ユニットにおける３つの光電変換部のうち３つの光電変換部の信号を加算して読み出す場合（加算読み出しモード）の駆動タイミングを示す図。
【図８】本発明の第２実施形態に係る撮像センサ１００ｉのレイアウト構成を示す図。
【図９】本発明の第３実施形態に係る撮像センサ１００ｊのレイアウト構成を示す図。
【図１０】本発明の第１実施形態に係る撮像センサを用いた撮像装置の構成を示す図。
【図１１】撮像センサ２００の構成を示す図。
【図１２】撮像センサ２００の動作を示す図。
【符号の説明】
【０１７５】
９０  撮像装置
１００、１００ｉ、１００ｊ、２００  撮像センサ
【図１】
2010103708.tif 000003
【図２】
2010103708.tif 000004
【図３】
2010103708.tif 000005
【図４】
2010103708.tif 000006
【図５】
2010103708.tif 000007
【図６】
2010103708.tif 000008
【図７】
2010103708.tif 000009
【図８】
2010103708.tif 000010
【図９】
2010103708.tif 000011
【図１０】
2010103708.tif 000012
【図１１】
2010103708.tif 000013
【図１２】
2010103708.tif 000014