(57)【要約】【課題】電源分離処理を行うと、チップサイズが増大する課題があった。【解決手段】セルデータ格納部と、分離処理部とを具備する半導体装置のレイアウト設計装置によって解決できる。セルデータ格納部は、複数のセルが隣接して連続する構造を有する半導体装置における各セルのセルデータを格納する。分離処理部は、セルデータを処理し、複数のセルに亘って設けられるメタル配線を、半導体装置の設計基準に従って、セル間で分離する。分離処理部は、延伸・短縮部と、反転部とを備える。延伸・短縮部は、セルデータのそれぞれについて、メタル配線の一部であって、各セルのセル枠内に配置されるべきメタル部分の一端を延伸すると共に、他端を、一端を延伸した方向と同じ方向に短縮する。反転部は、延伸・短縮部によって、延伸され及び短縮されたメタル部分を有する任意のセルを、延伸された一端と、短縮された他端とが入れ替わるように、ミラー反転する。【選択図】図４
2010192740.tif 000002
【特許請求の範囲】
【請求項１】
複数のセルが隣接して連続する構造を有する半導体装置における各セルのセルデータを格納するセルデータ格納部と、
前記セルデータを処理し、前記複数のセルに亘って設けられるメタル配線を、前記半導体装置の設計基準に従って、セル間で分離する分離処理部とを具備し、
前記分離処理部は、
前記セルデータのそれぞれについて、前記メタル配線の一部であって、各セルのセル枠内に配置されるべきメタル部分の一端を延伸すると共に、他端を、前記一端を延伸した方向と同じ方向に短縮する延伸・短縮部と、
前記延伸・短縮部によって、延伸され及び短縮された前記メタル部分を有する任意のセルを、延伸された前記一端と、短縮された前記他端とが入れ替わるように、ミラー反転する反転部とを備える
半導体装置のレイアウト設計装置。
【請求項２】
前記反転部は、
一のセルと、前記一のセルに隣接する他のセルとのセル間で、前記メタル配線を分離する場合において、前記セル間で、前記一のセルにおいて前記メタル部分が短縮されている方の端と、前記他のセルにおいて前記メタル部分が延伸されている方の端とが向かい合っていたときに、
前記一のセルにおいて前記メタル部分が短縮されている方の端と、前記他のセルにおいて前記メタル部分が短縮されている方の端とが、前記セル間で向かい合うように、前記他のセルをミラー反転する
請求項１記載の半導体装置のレイアウト設計装置。
【請求項３】
前記延伸・短縮部は、
前記設計基準が、前記メタル配線を分離すべき基準間隔を定めていた場合に、前記他端を、前記基準間隔の２分の１以上短縮する
請求項２記載の半導体装置のレイアウト設計装置。
【請求項４】
前記反転部は、
少なくとも一つのセルをミラー反転することによって、前記メタル配線の分離処理を行った後に、分離位置の見直しが必要になった場合には、前記少なくとも一つのセルを更にミラー反転することによって、各セルの向きを、前記分離処理を行った前の状態に戻す
請求項３記載の半導体装置のレイアウト設計装置。
【請求項５】
前記メタル配線には、電源用配線又は信号用配線が含まれ、
前記複数のセルには、ＩＯセル又はマクロセルが含まれる
請求項１〜４のいずれか１項に記載の半導体装置のレイアウト設計装置。
【請求項６】
前記半導体装置は、前記複数のセルがリング状に周回し、かつ、隣接して連続する構造を有し、
前記メタル配線は、リング電源用配線又は周回信号用配線である
請求項１〜５のいずれか１項に記載の半導体装置のレイアウト設計装置。
【請求項７】
複数のセルが隣接して連続する構造を有する半導体装置における各セルのセルデータを格納することと、
前記セルデータを処理し、前記複数のセルに亘って設けられるメタル配線を、前記半導体装置の設計基準に従って、セル間で分離することとを具備し、
前記分離することにおいては、
前記セルデータのそれぞれについて、前記メタル配線の一部であって、各セルのセル枠内に配置されるべきメタル部分の一端を延伸すると共に、他端を、前記一端を延伸した方向と同じ方向に短縮することと、
前記短縮することによって、延伸され及び短縮された前記メタル部分を有する任意のセルを、延伸された前記一端と、短縮された前記他端とが入れ替わるように、ミラー反転することとを含む
半導体装置のレイアウト設計方法。
【請求項８】
前記ミラー反転することにおいては、
一のセルと、前記一のセルに隣接する他のセルとのセル間で、前記メタル配線を分離する場合において、前記セル間で、前記一のセルにおいて前記メタル部分が短縮されている方の端と、前記他のセルにおいて前記メタル部分が延伸されている方の端とが向かい合っていたときに、
前記一のセルにおいて前記メタル部分が短縮されている方の端と、前記他のセルにおいて前記メタル部分が短縮されている方の端とが、前記セル間で向かい合うように、前記他のセルをミラー反転することを含む
請求項７記載の半導体装置のレイアウト設計方法。
【請求項９】
前記短縮することにおいては、
前記設計基準が、前記メタル配線を分離すべき基準間隔を定めていた場合に、前記他端を、前記基準間隔の２分の１以上短縮することを含む
請求項８記載の半導体装置のレイアウト設計方法。
【請求項１０】
複数のセルが隣接して連続する構造を有する半導体装置における各セルのセルデータを格納するステップと、
前記セルデータを処理し、前記複数のセルに亘って設けられるメタル配線を、前記半導体装置の設計基準に従って、セル間で分離するステップとをコンピュータに実行させるためのプログラムであって、
前記分離するステップにおいては、
前記セルデータのそれぞれについて、前記メタル配線の一部であって、各セルのセル枠内に配置されるべきメタル部分の一端を延伸すると共に、他端を、前記一端を延伸した方向と同じ方向に短縮するステップと、
前記延伸・短縮部によって、延伸され及び短縮された前記メタル部分を有する任意のセルを、延伸された前記一端と、短縮された前記他端とが入れ替わるように、ミラー反転するステップとを含む
半導体装置のレイアウト設計プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置のレイアウト設計装置、方法及びプログラムに関する。
【背景技術】
【０００２】
近年の半導体チップでは、搭載すべき回路が大規模化したことに伴い、高集積化の傾向が顕著となってきている。ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）製品分野においては、ＡＤコンバータ、ＤＡコンバータ、ＰＬＬ（Ｐｈａｓｅ−ｌｏｃｋｅｄ  ｌｏｏｐ）といったアナログマクロに加え、高速インターフェースマクロなどのデジタルマクロを搭載したＬＳＩ製品が製造されている。近年のＬＳＩ製品では、電源ノイズの伝播防止性能を向上するなどのために、アナログ回路とデジタル回路とを分離するような電源分離のみではなく、それぞれのマクロ間を分離する、電源分離の細分化の要求・必要性が高まってきている。
【０００３】
電源分離の細分化に関する先行技術として、特開２００２−００９２６２号公報（特許文献１参照）に記載された「半導体集積回路装置のレイアウト設計方法」の発明が知られる。このレイアウト設計方法では、第一の電源によって動作する第一の回路ブロックと第二の電源によって動作する第二の回路ブロックの少なくとも一部が対向するように配置される半導体集積回路装置のレイアウトを設計する。第一の回路ブロックと第二の回路ブロック間にあって、第一の回路ブロックと第二の回路ブロック間をつなぐ方向に伸びる拡散領域が不連続になるように、拡散領域の間に基本セルの未配置領域を設ける。
【０００４】
特許文献１の公開公報図４には、リング電源とリング電源分離用ＩＯセルについて説明するための図が示されている。同図において、リング電源配線（４００）が、半導体集積回路装置の外周に略リング状に走っている。Ｖｓｓ供給用メタル（４１０）と、Ｖｄｄ供給用メタル（４２０）と、Ｖｓｓ供給用メタル（４３０）とが、メタル１領域に略リング状に配線されている。リング電源分離用ＩＯセル（４４０，４５０）の両端では、それぞれ、Ｖｄｄ供給用メタル（４２０）が不連続になっている。一方、Ｖｓｓ供給用メタル（４１０，４３０）は、リング電源分離用ＩＯセル（４４０，４５０）の両端で連続している。リング電源分離用ＩＯセル（４４０，４５０）により、第一の電源配線領域（４６０）のＶｄｄ供給用メタル（４２２）は、第二の電源配線領域（４６２）のＶｄｄ供給用メタル（４２０）から分離されている。
【０００５】
同図において、リング電源分離用ＩＯセル（４４０，４５０）は、それぞれ分離ＰＡＤ（４４２，４５２）に接続されている。これらの分離ＰＡＤ（４４２、４５２）は、Ｖｄｄのリング電源を分離するために設けられている。また、リング電源分離用ＩＯセル（４４０，４５０）には、それぞれＶｓｓ供給メタル（４９０，５００）が接続されている。Ｖｓｓ供給メタル（４９０，５００）は、リング電源であるＶｓｓ供給用メタル（４１０、４３０）を介して、Ｖｓｓを供給するために用いられる。なお、Ｖｓｓ供給メタル（４９０，５００）は、メタル２領域に配線されている。それから、第一の電源配線領域（４６０）に設けられたアナログＶｄｄ用ＩＯセル（４７０）に接続されたアナログＶｄｄＰＡＤ（４７２）は、外部のアナログ電源に接続されている。アナログＶｄｄＰＡＤ（４７２）のアナログＶｄｄ用ＩＯセル（４７０）には、アナログＶｄｄ供給メタル（４８０）が接続されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００２−００９２６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記公開公報記載の技術は、リング電源分離用ＩＯセルを挿入して、電源分離を行っている。従って、リング電源分離を必要とする周辺マクロの搭載数が増えると、チップサイズが増大するという問題点がある。すなわち、リング電源分離が必要な箇所が増えると、挿入すべきリング電源分離用ＩＯセルが多くなるので、結果としてチップサイズが大きくなる。
【課題を解決するための手段】
【０００８】
以下に、［発明を実施するための形態］で使用される番号・符号を用いて、［課題を解決するための手段］を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための形態］との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【０００９】
本発明の一つ目のアスペクトによる半導体装置のレイアウト設計装置（５００）は、セルデータ格納部（５２０）と、分離処理部（５１０）とを具備する。セルデータ格納部（５２０）は、複数のセルが隣接して連続する構造を有する半導体装置における各セルのセルデータを格納する。分離処理部（５１０）は、セルデータを処理し、複数のセルに亘って設けられるメタル配線を、半導体装置の設計基準に従って、セル間で分離する。分離処理部（５１０）は、延伸・短縮部（５１１）と、反転部（５１２）とを備える。延伸・短縮部（５１１）は、セルデータのそれぞれについて、メタル配線の一部であって、各セルのセル枠内に配置されるべきメタル部分の一端を延伸すると共に、他端を、一端を延伸した方向と同じ方向に短縮する。反転部（５１２）は、延伸・短縮部（５１１）によって、延伸され及び短縮されたメタル部分を有する任意のセルを、延伸された一端と、短縮された他端とが入れ替わるように、ミラー反転する。
【００１０】
例えば、一のセル（１２）と、この一のセル（１２）に隣接する他のセル（１３）とのセル間で、メタル配線を分離する場合を想定する。２つのセル間では、一のセル（１２）においてメタル部分が短縮されている方の端と、他のセル（１３）においてメタル部分が延伸されている方の端とが向かい合っていたとする。このとき、反転部（５１２）は、一のセル（１２）においてメタル部分が短縮されている方の端と、他のセル（１３）においてメタル部分が短縮されている方の端とが、セル間で向かい合うように、他のセル（１３）をミラー反転する。この反転処理により、一のセル（１２）においてメタル部分が短縮されている長さ（８０）と、他のセル（１３）においてメタル部分が短縮されている長さ（８０）とを合わせた長さの分離間隔（２１０）が、２つのセル間に生じることになる。
【００１１】
本発明の二つ目のアスペクトによる半導体装置のレイアウト設計方法は、格納することと、分離すること（ステップＳ２０，Ｓ３０）とを具備する。格納することにおいては、複数のセルが隣接して連続する構造を有する半導体装置における各セルのセルデータを格納する。分離すること（ステップＳ２０，Ｓ３０）においては、セルデータを処理し、複数のセルに亘って設けられるメタル配線を、半導体装置の設計基準に従って、セル間で分離する。分離すること（ステップＳ２０，Ｓ３０）においては、短縮すること（ステップＳ２２）と、ミラー反転すること（ステップＳ３２）とを含む。短縮すること（ステップＳ２２）においては、セルデータのそれぞれについて、メタル配線の一部であって、各セルのセル枠内に配置されるべきメタル部分の一端を延伸すると共に、他端を、一端を延伸した方向と同じ方向に短縮する。ミラー反転すること（ステップＳ３２）においては、短縮することによって、延伸され及び短縮されたメタル部分を有する任意のセルを、延伸された一端と、短縮された他端とが入れ替わるように、ミラー反転する。
【発明の効果】
【００１２】
本発明によれば、半導体装置のレイアウト設計において、電源分離処理を行っても、チップサイズの増大を抑制することができる。
【図面の簡単な説明】
【００１３】
【図１】データ処理の対象とするセルの基本的な構造を示す図
【図２】レイアウト設計の説明図（電源分離処理前）
【図３】レイアウト設計の説明図（電源分離処理後）
【図４】半導体装置のレイアウト設計装置の構成説明図
【図５】レイアウト設計装置の動作を説明するフローチャート
【図６】一次配置（ステップＳ２０）の詳細を説明するフローチャート
【図７】二次配置（ステップＳ３０）の詳細を説明するフローチャート
【図８】電源分離位置の見直し（ステップＳ４０）の詳細を説明するフローチャート
【図９】図１に示したセルの基本的な構造の別の例を示す図
【発明を実施するための形態】
【００１４】
半導体装置の設計は、ＣＡＤ（Ｃｏｍｐｕｔｅｒ  Ａｉｄｅｄ  Ｄｅｓｉｇｎ）装置を用いて行われている。ＣＡＤ装置は、コンピュータと、このコンピュータで実行されるＣＡＤプログラムとを備える。本実施の形態における半導体装置のレイアウト設計装置は、上記ＣＡＤ装置が備えるコンピュータと、上記ＣＡＤプログラムの一部をなすレイアウト設計プログラムとを備えたものである。
【００１５】
以下、本発明を実施するための形態として、リング電源配線を有する半導体装置のレイアウト設計装置を例示し、図面を参照して詳細に説明する。リング電源配線を有する半導体装置は、複数のＩＯセル又はマクロセルがリング状に周回し、隣接して連続する構造を有している。本実施の形態では、リング状に周回するそれぞれのセルを単位にデータ処理を行って、電源分離を実現する。
【００１６】
図１に、本実施の形態において、データ処理の対象とするセルの基本的な構造を示す。図１において、半導体装置をリング状に周回するリング電源配線４００として、Ｖｓ１供給用メタル１００，１２０と、Ｖｄ１供給用メタル１１０，１３０と、Ｖｓ２供給用メタル１４０と、Ｖｄ２供給用メタル１５０とが図示されている。図中、ＩＯセルＡ  １０は、ＩＯトランジスタ領域３０と、制御トランジスタ領域４０と、パッド（ＰＡＤ）接続端子と、内部接続端子７０とを備えている。また、ＩＯセルＡ  １０には、Ｖｓ１供給用メタル１００，１２０の一部をなすメタル部分と、Ｖｄ１供給用メタル１１０，１３０の一部をなすメタル部分と、Ｖｓ２供給用メタル１４０の一部をなすメタル部分と、Ｖｄ２供給用メタル１５０の一部をなすメタル部分と、周回制御信号用メタル５０の一部をなすメタル部分とが含まれている。
【００１７】
図中、Ｖｓ１供給用メタル１００，１２０と、Ｖｄ１供給用メタル１１０，１３０とについて、電源分離することが予想されている。半導体装置の設計基準では、電源分離を行うために、分離すべき基準間隔が定められる。この基準間隔を、当欄では、デザインルール間隔と呼ぶことにする。図１において、ＩＯセルＡ  １０に属するＶｓ１供給用メタル１００，１２０のメタル部分と、Ｖｄ１供給用メタル１１０，１３０のメタル部分とは、ＩＯセルＡ  １０のセル枠２０内部に納まっていない。これらのメタル部分は、セルが連続する隣接方向に、間隔８０だけずれたものとなっている。すなわち、これらのメタル部分は、図面左側で間隔８０だけ延伸され、右側で間隔８０だけ短縮されている。この間隔８０は、デザインルール間隔の２分の１の長さになっている。
【００１８】
一方、Ｖｓ２供給用メタル１４０と、Ｖｄ２供給用メタル１５０と、周回制御信号用メタル５０とは、電源分離の対象外となっている配線である。これらのメタル部分は、ＩＯセルＡ  １０のセル枠２０内部に納まっていて、電源分離の必要性があるＶｓ１供給用メタル１００，１２０と、Ｖｄ１供給用メタル１１０，１３０とは異なっている。
【００１９】
図１に示したＩＯセルＡ  １０のセルデータと同様のセルデータを用いて、リング電源配線を備えた半導体装置のレイアウトを設計する。図２は、図１に示したＩＯセルＡ  １０と同様のセル構造を有するＩＯセルを並べた状態を示すレイアウト設計の説明図である。図２では、理解を容易にするために、４つのＩＯセルＡ  １１〜１４のみを図示している。実際には、多数のセルがリング状に周回し、かつ、隣接して連続している。
【００２０】
図２において、Ｖｓ１供給用メタル１００，１２０と、Ｖｄ１供給用メタル１１０，１３０と、Ｖｓ２供給用メタル１４０と、Ｖｄ２供給用メタル１５０と、周回制御信号用メタル５０とは、全て、ＩＯセルＡ  １１からＩＯセルＡ  １４まで、接続された状態になっている。接続位置をみると、Ｖｓ２供給用メタル１４０と、Ｖｄ２供給用メタル１５０と、周回制御信号用メタル５０とは、隣接する２つのセルにおけるセル枠とセル枠との境界で接続されている。一方、Ｖｓ１供給用メタル１００，１２０と、Ｖｄ１供給用メタル１１０，１３０とは、隣接する２つのセルにおけるセル枠とセル枠との境界から、図面左側方向に、デザインルール間隔の２分の１の長さだけずれた位置で接続されている。
【００２１】
ここで、ＩＯセルＡ  １２と、ＩＯセルＡ  １３との間を電源分離することになったとする。この場合には、ＩＯセルＡ  １３の反転軸９０を対称軸として、ＩＯセルＡ  １３をミラー反転する。このミラー反転により、ＩＯセルＡ  １２と、ＩＯセルＡ  １３とのセル間で、Ｖｓ１供給用メタル１００，１２０と、Ｖｄ１供給用メタル１１０，１３０とが分離される。
【００２２】
図３に、ＩＯセルＡ  １２と、ＩＯセルＡ  １３との間を電源分離した後の状態を示す。図３において、電源分離のために行ったＩＯセルの反転処理は、ＩＯセルＡ  １３のみを対象としている。図示するように、ＩＯセルＡ  １３の反転軸９０を中心に、ＩＯセルＡ  １３がミラー反転されている。この反転処理によって、Ｖｓ１供給用メタル１００，１２０と、Ｖｄ１供給用メタル１１０，１３０とが分断され、リング電源分離が行われている。リング電源分離が行われたので、Ｖｓ１供給用メタル１００，１２０からＩＯセルＡ  １３，１４への電源供給、また、Ｖｄ１供給用メタル１１０，１３０からＩＯセルＡ  １３，１４への電源供給は、行われない。図３に示すように、リング電源分離後は、ＩＯセルＡ  １３，１４の電源供給用メタルは、Ｖｓ３供給用メタル１６０，１８０、及び、Ｖｄ３供給用メタル１７０，１９０となる。なお、Ｖｓ２供給用メタル１４０とＶｄ２供給用メタル１５０とは、電源分離の対象外となっているリング電源配線なので、ＩＯセルＡ  １１からＩＯセルＡ  １４まで、全てのセルに接続されている。
【００２３】
図３において、リング電源分離領域２００を見ると、分離間隔２１０は、設計基準となるデザインルール間隔と同じ長さの間隔になっている。これは、ＩＯセルＡ  １２側に、デザインルール間隔の２分の１の長さの分離間隔が生じ、かつ、ＩＯセルＡ  １３側に、デザインルール間隔の２分の１の長さの分離間隔が生じるためである。すなわち、本実施の形態においては、電源分離によって、デザインルール間隔と同じ長さの分離間隔が得られる。
【００２４】
図４に、本実施の形態における半導体装置のレイアウト設計装置の構成説明図を示す。図４において、レイアウト設計装置５００は、電源分離処理部５１０と、ＩＯセルデータ格納部５２０とを具備している。これらは、レイアウト設計プログラムによって実現されている。電源分離処理部５１０は、電源分離のためのデータ処理を行う。具体的には、例えば、図２の状態のレイアウトが、図３の状態のレイアウトになるように、分離処理を行う。ＩＯセルデータ格納部５２０は、各ＩＯセルのセルデータを格納する。具体的には、例えば、図１に示したセル構造を表すセルデータを格納する。
【００２５】
図４において、電源分離処理部５１０は、ＩＯセルにおけるメタル部分の延伸・短縮部５１１と、ＩＯセルの反転部５１２とを備えている。延伸・短縮部５１１は、ＩＯセルデータ格納部５２０のセルデータを処理し、電源分離が予想されるメタル配線の一部をなすメタル部分について、延伸処理及び短縮処理を行う。具体的には、例えば、図１に示すように、電源分離が予想されるＶｓ１供給用メタル１００，１２０と、Ｖｄ１供給用メタル１１０，１３０とについて、これらのメタル部分を延伸し、短縮する。ＩＯセルの反転部５１２は、ＩＯセルデータ格納部５２０のセルデータを処理し、電源分離を行う際に、ＩＯセルをミラー反転する。具体的には、例えば、図２に示すように、反転軸９０により、ＩＯセルＡ  １３をミラー反転して、ＩＯセルＡ  １２と、ＩＯセルＡ  １３との間で電源分離を行う。
【００２６】
図５に、図４に示したレイアウト設計装置の動作を説明するフローチャートを示す。図５において、第一に、レイアウト設計装置５００は、パッケージのピンとパッド並びの関連付けを行う（ステップＳ１０）。なお、この時点でリング電源分離の実施有無を決定しておく必要はない。後にリング電源分離を行うことになっても、本実施の形態ではリング電源分離用ＩＯセルを必要としないため、リング電源分離用ＩＯセルを予め作成する必要はない。第二に、レイアウト設計装置５００は、パッケージのピンとパッド並びの関連付け情報に基づき、各セルのセルデータをＩＯセルデータ格納部５２０に格納すると共に、信号用ＩＯセルや電源供給用ＩＯセルの一次配置を行う（ステップＳ２０）。この一次配置は、具体的には、例えば、図２に示した配置と同様の配置である。すなわち、セル枠の位置に重ならない凹凸のメタル部分を含むＩＯセルの向きが、全て同じ向きになった配置である。この向きの配置を正転配置ということにする。
【００２７】
第三に、レイアウト設計装置５００は、電源分離処理を行い、ＩＯセルの二次配置を行う（ステップＳ３０）。この二次配置は、具体的には、例えば、図３に示した配置と同様の配置である。すなわち、ＩＯセルＡ  １３がミラー反転されたため、一部のＩＯセルの向きが、逆向きになった配置である。反転処理されたＩＯセルＡ  １３の向きの配置を反転配置ということにする。第四に、レイアウト設計装置５００は、リング電源分離位置を見直す（ステップＳ４０）。見直し確認の結果、見直しが必要となった場合には、電源分離を行った位置を変更するなどする。
【００２８】
図６に、一次配置（ステップＳ２０）の詳細を説明するフローチャートを示す。図６において、まず、延伸・短縮部５１１は、ＩＯセルデータ格納部５２０からＩＯセルデータを抽出する（ステップＳ２１）。次に、延伸・短縮部５１１は、このＩＯセルデータを処理し、ＩＯセルにおけるメタル部分の一端を延伸し、他端を短縮する（ステップＳ２２）。続いて、レイアウト設計装置５００は、各ＩＯセルを正転配置する（ステップＳ２３）。全てのＩＯセルの正転配置が完了するまで、処理を繰り返す（ステップＳ２４）。全てのＩＯセルの正転配置が完了したら、処理を終了する。
【００２９】
図７に、二次配置（ステップＳ３０）の詳細を説明するフローチャートを示す。図７において、まず、レイアウト設計装置５００は、リング電源分離を行うか否かを判断する（ステップＳ３１）。リング電源分離を行う場合、反転部５１２が、分離位置のセル境界にある２つのＩＯセルのうち、この境界に対して、メタル部分がＩＯセル枠からはみ出してレイアウトされた方のＩＯセルを反転する処理を行う（ステップＳ３２）。なお、本実施の形態においては、信号用ＩＯセルと電源供給用ＩＯセルとは、図１に示した如くのセル構造を有しているものとする。よって、反転処理の対象となるＩＯセルは、信号用ＩＯセルであっても、電源供給用ＩＯセルであっても、どちらでもよい。
【００３０】
図８に、電源分離位置の見直し（ステップＳ４０）の詳細を説明するフローチャートを示す。図８において、まず、レイアウト設計装置５００は、リング電源分離位置を見直すか否かを確認する（ステップＳ４１）。見直し確認の結果、見直しが必要となった場合には、反転部５１２が、既に反転処理されたＩＯセルを対象として、更に反転処理を実施する（ステップＳ４２）。反転処理を２回行うと、ＩＯセルの向きは元の状態に戻るので、全てのＩＯセルが正転配置された状態に戻る。続いて、反転部５１２が、任意のＩＯセルを反転することによって、電源分離を行う。これによって、電源分離位置が見直される（ステップＳ４３）。なお、複数回に渡り、リング電源分離の見直しが生じる場合もあり得る。このような場合でも、本実施の形態においては、反転処理を繰り返し行うだけで、リング電源分離位置の見直しが可能である。
【００３１】
図９に、図１に示したセルの基本的な構造の別の例を示す。図１では、メタル配線の一部をなすメタル部分を、図面左側へずらした例を示したが、図９に示すように、逆に、図面右側へずらしたセル構造を用いても良い。図９のＩＯセルＢ  ３００と、図１のＩＯセルＡ  １０とは、セル枠２０からずれたメタル部分の凹凸が、逆の関係になっている。図９に示すＩＯセルＢ  ３００のセル構造を有するセルデータを用いても、図１のＩＯセルＡ  １０の場合と同様に、電源分離を行うことが可能である。
【００３２】
以上、リング電源配線の分離処理について詳細に説明したが、本実施の形態では、同様の方法で、周回する信号用配線も分離することが可能である。また、ＩＯセルがリング状に周回する半導体装置を例として説明を行ったが、本実施の形態では、半導体装置を周回するセルの全てがＩＯセルの場合に限らず、マクロセルが混在していても分離処理を行うことが可能である。更に、本実施の形態における分離処理は、セルがリング状に周回する半導体装置に限らず、複数のセルが隣接して連続する構造を有する半導体装置であれば、適用可能である。
【００３３】
本実施の形態における効果について説明する。第１の効果として、リング電源分離を行っても、半導体装置のチップサイズの増加を防げるという効果がある。その理由は、電源分離が必要な箇所のみ、ＩＯセルを反転してレイアウトを実現できるため、リング電源分離用ＩＯセルを挿入する必要が無くなるからである。
【００３４】
第２の効果として、設計工数を削減できるという効果がある。その理由としては、リング電源分離用ＩＯセルを作成する必要がないので、また、リング電源分離位置を変更する場合には、変更を必要とする箇所のセルを反転処理するだけで、電源分離をやり直すことができるので、変更作業や検証のやり直しなどの設計の手戻りが極めて少なくて済むからである。
【符号の説明】
【００３５】
１０、１１、１２、１３、１４  ＩＯセルＡ
２０  ＩＯセル枠
３０  ＩＯトランジスタ領域
４０  制御トランジスタ領域
５０  周回制御信号用メタル
６０  ＰＡＤ接続端子
７０  内部接続端子
８０，２１０  間隔
９０  反転軸
１００，１２０  Ｖｓ１供給用メタル
１１０，１３０  Ｖｄ１供給用メタル
１４０  Ｖｓ２供給用メタル
１５０  Ｖｄ２供給用メタル
１６０，１８０  Ｖｓ３供給用メタル
１７０，１９０  Ｖｄ３供給用メタル
２００  リング電源分離領域
３００  ＩＯセルＢ
４００  リング電源
【図１】
2010192740.tif 000003
【図２】
2010192740.tif 000004
【図３】
2010192740.tif 000005
【図４】
2010192740.tif 000006
【図５】
2010192740.tif 000007
【図６】
2010192740.tif 000008
【図７】
2010192740.tif 000009
【図８】
2010192740.tif 000010
【図９】
2010192740.tif 000011