(57)【要約】【課題】不要輻射の低減を図ることが可能な半導体装置を提供する。【解決手段】半導体装置は、第１のグランド端子と第２のグランド端子との間であって、第１のグランド端子が接続された出力回路の接地接続部と第２のグランド端子が接続された第１の入力回路の接地接続部との間に、接続された第１の抵抗素子を備える。【選択図】図１
2010192583.tif 000002
【特許請求の範囲】
【請求項１】
それぞれ異なる電源が接続された複数の回路モジュールを備える半導体装置であって、
第１の電源電圧が供給される第１の電源端子と、
接地に接続するための第１のグランド端子と、
前記第１の電源端子と前記第１のグランド端子との間に接続されＭＯＳトランジスタで構成され前記第１の電源端子から供給される動作電流で動作する出力回路を含む、第１の回路モジュールと、
第２の電源電圧が供給される第２の電源端子と、
前記接地に接続するための第２のグランド端子と、
前記第２の電源端子と前記第２のグランド端子との間に接続され前記出力回路の出力信号が入力されＭＯＳトランジスタで構成され前記第２の電源端子から供給される動作電流で動作する第１の入力回路を含む、第２の回路モジュールと、
前記第１のグランド端子と前記第２のグランド端子との間であって、前記第１のグランド端子が接続された前記出力回路の接地接続部と前記第２のグランド端子が接続された前記第１の入力回路の接地接続部との間に、接続された第１の抵抗素子と、を備える
ことを特徴とする半導体装置。
【請求項２】
前記第１の電源端子と前記第２の電源端子との間であって、前記第１の電源端子が接続された前記出力回路の電源接続部と前記第２の電源端子が接続された前記第１の入力回路の電源接続部との間に、接続された第２の抵抗素子を、さらに備え、
前記第１の電源電圧と前記第２の電源電圧とは、等しいことを特徴とする請求項１に記載の半導体装置。
【請求項３】
それぞれ異なる電源が接続された複数の回路モジュールを備える半導体装置であって、
第１の電源電圧が供給される第１の電源端子と、
接地に接続するための第１のグランド端子と、
前記第１の電源端子と前記第１のグランド端子との間に接続されＭＯＳトランジスタで構成され前記第１の電源端子から供給される動作電流で動作する出力回路を含む、第１の回路モジュールと、
第２の電源電圧が供給される第２の電源端子と、
前記接地に接続するための第２のグランド端子と、
前記第２の電源端子と前記第２のグランド端子との間に接続され前記出力回路の出力信号が入力されＭＯＳトランジスタで構成され前記第２の電源端子から供給される動作電流で動作する第１の入力回路と、前記第２の電源端子と前記第２のグランド端子との間に接続され前記第１の入力回路の出力信号が入力されＭＯＳトランジスタで構成され前記第２の電源端子から供給される動作電流で動作する第２の入力回路と、前記第２の電源端子が接続された前記第１の入力回路の第１の電源接続部と前記第２の電源端子が接続された前記第２の入力回路の第２の電源接続部との間に接続された第１の抵抗素子と、前記第２のグランド端子が接続された前記第１の入力回路の第１の接地接続部と前記第２のグランド端子が接続された前記第２の入力回路の第２の接地接続部との間に接続された第２の抵抗素子と、を含む、第２の回路モジュールと、を備える
ことを特徴とする半導体装置。
【請求項４】
前記第１の電源接続部と前記第１の接地接続部との間に接続されたキャパシタを、さらに備える
ことを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記第１の電源端子と前記第２の電源端子との間であって、前記第１の電源端子が接続された前記出力回路の電源接続部と前記第２の電源端子が接続された前記第１の入力回路の電源接続部との間に、接続された第３の抵抗素子を、さらに備え、
前記第１の電源電圧と前記第２の電源電圧とは、等しいことを特徴とする請求項３または４に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不要輻射を抑制する半導体装置に関する。
【背景技術】
【０００２】
従来の半導体装置は、複数の回路モジュールを含む場合、各回路モジュールの電源/接地電流は、すべて各回路モジュール内で閉じていない。すなわち、或る回路モジュールが接続された電源端子またはグランド端子を経由して、別の回路モジュールに漏れ出してしまう。
【０００３】
さらに、或る回路モジュール間に流れるインターフェイス信号電流は、このインターフェイス信号電流を出力する回路モジュールに接続されたグランド端子にすべて戻ってくるわけではなく、別の回路モジュールに対応したグランド端子にも一部流れる。
【０００４】
したがって、或る回路モジュールの電源/接地電流、及びインターフェイス信号電流が、大きなループを形成する。このために、これらの電流により放射される不要輻射も大きくなってしまう問題があった。
【０００５】
ここで、従来技術には、外部ノイズによる半導体集積回路の誤動作を防止するために、外部電源端子と該半導体集積回路との間に、抵抗素子を接続したものがある（例えば、特許文献１参照。）。
【０００６】
しかし、この従来技術は、半導体集積回路に流れ込む電流のループを考慮しておらず、不要輻射を低減するものではない。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平５−２９１８８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、不要輻射の低減を図ることが可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一態様に係る半導体装置は、それぞれ異なる電源が接続された複数の回路モジュールを備える半導体装置であって、第１の電源電圧が供給される第１の電源端子と、接地に接続するための第１のグランド端子と、前記第１の電源端子と前記第１のグランド端子との間に接続されＭＯＳトランジスタで構成され前記第１の電源端子から供給される動作電流で動作する出力回路を含む、第１の回路モジュールと、第２の電源電圧が供給される第２の電源端子と、前記接地に接続するための第２のグランド端子と、前記第２の電源端子と前記第２のグランド端子との間に接続され前記出力回路の出力信号が入力されＭＯＳトランジスタで構成され前記第２の電源端子から供給される動作電流で動作する第１の入力回路を含む、第２の回路モジュールと、前記第１のグランド端子と前記第２のグランド端子との間であって、前記第１のグランド端子が接続された前記出力回路の接地接続部と前記第２のグランド端子が接続された前記第１の入力回路の接地接続部との間に、接続された第１の抵抗素子と、を備えることを特徴とする。
【００１０】
本発明の他の態様に係る半導体装置は、それぞれ異なる電源が接続された複数の回路モジュールを備える半導体装置であって、第１の電源電圧が供給される第１の電源端子と、接地に接続するための第１のグランド端子と、前記第１の電源端子と前記第１のグランド端子との間に接続されＭＯＳトランジスタで構成され前記第１の電源端子から供給される動作電流で動作する出力回路を含む、第１の回路モジュールと、第２の電源電圧が供給される第２の電源端子と、前記接地に接続するための第２のグランド端子と、前記第２の電源端子と前記第２のグランド端子との間に接続され前記出力回路の出力信号が入力されＭＯＳトランジスタで構成され前記第２の電源端子から供給される動作電流で動作する第１の入力回路と、前記第２の電源端子と前記第２のグランド端子との間に接続され前記第１の入力回路の出力信号が入力されＭＯＳトランジスタで構成され前記第２の電源端子から供給される動作電流で動作する第２の入力回路と、前記第２の電源端子が接続された前記第１の入力回路の第１の電源接続部と前記第２の電源端子が接続された前記第２の入力回路の第２の電源接続部との間に接続された第１の抵抗素子と、前記第２のグランド端子が接続された前記第１の入力回路の第１の接地接続部と前記第２のグランド端子が接続された前記第２の入力回路の第２の接地接続部との間に接続された第２の抵抗素子と、を含む、第２の回路モジュールと、を備えることを特徴とする。
【発明の効果】
【００１１】
本発明に係る半導体装置によれば、不要輻射の低減を図ることができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の一態様である実施例１に係る半導体装置１００を含む半導体システム１０００構成の一例を示す図である。
【図２】図１に示す半導体装置１００の出力回路３ａの回路構成の一例を示す回路図である。
【図３】本発明の一態様である実施例２に係る半導体装置２００を含む半導体システム２０００の構成の一例を示す図である。
【図４】本発明の一態様である実施例３に係る半導体装置３００を含む半導体システム３０００の構成の一例を示す図である。
【図５】本発明の一態様である実施例４に係る半導体装置４００を含む半導体システム４０００の構成の一例を示す図である。
【図６】本発明の一態様である実施例５に係る半導体装置５００を含む半導体システム５０００の構成の一例を示す図である。
【図７】本発明の一態様である実施例６に係る半導体装置６００を含む半導体システム６０００の構成の一例を示す図である。
【発明を実施するための形態】
【００１３】
以下、本発明を適用した各実施例について図面を参照しながら説明する。
【実施例１】
【００１４】
図１は、本発明の一態様である実施例１に係る半導体装置１００を含む半導体システム１０００構成の一例を示す図である。
【００１５】
図１に示すように、半導体システム１０００は、半導体装置１００と、第１の電源電圧を生成する第１の電源回路１０１と、第２の電源電圧を生成する第２の電源回路１０２と、接地１０３と、を備える。
【００１６】
また、図１に示すように、半導体装置１００は、第１の電源端子１と、第１のグランド端子２と、第１の回路モジュール３と、第２の電源端子４と、第２のグランド端子５と、第２の回路モジュール６と、第１の抵抗素子７と、を備える。
【００１７】
第１の電源端子１は、第１の電源回路１０１に接続され、この第１の電源回路１０１から第１の電源電圧が供給されるようになっている。
【００１８】
第１のグランド端子２は、接地１０３に接続されている。
【００１９】
第１の回路モジュール３は、出力回路３ａと、論理回路３ｂと、を含む。
【００２０】
論理回路３ｂは、第１の電源端子１と第１のグランド端子２との間に接続されている。この論理回路３ｂは、ＭＯＳトランジスタで構成されている。この論理回路３ｂは、第１の電源端子１から供給される動作電流で動作し、出力回路３ａに信号を出力するようになっている。
【００２１】
出力回路３ａは、第１の電源端子１と第１のグランド端子２との間に接続され、第１の電源端子１が接続された電源接続部３ａ１と、第１のグランド端子２が接続された接地接続部３ａ２と、を有する。この出力回路３ａは、ＭＯＳトランジスタで構成されている。
【００２２】
また、この出力回路３ａは、第１の電源端子１から供給される動作電流で動作するようになっている。この出力回路３ａは、論理回路３ｂの出力信号に応じて、インターフェイス信号電流を、第２の回路モジュール６の第１の入力回路６ａに出力するようになっている。
【００２３】
ここで、図２は、図１に示す半導体装置１００の出力回路３ａの回路構成の一例を示す回路図である。
【００２４】
図２に示すように、出力回路３ａは、例えば、第１の電源端子１が接続された電源接続部３ａ１と第１のグランド端子２が接続された接地接続部３ａ２との間に、直列に接続されたｐＭＯＳトランジスタとｎＭＯＳトランジスタとを含む。これらのｐＭＯＳトランジスタとｎＭＯＳトランジスタのゲートは、論理回路３ｂの出力信号が入力される入力部に、共通に接続されている。また、これらのｐＭＯＳトランジスタとｎＭＯＳトランジスタのドレインは、インターフェイス信号が出力される出力部に、共通に接続されている。
【００２５】
すなわち、図２では、出力回路３ａは、ＭＯＳトランジスタで構成されるインバータである。
【００２６】
また、図１に示すように、第２の電源端子４は、第２の電源回路１０２に接続され、この第２の電源回路１０２から第２の電源電圧が供給されるようになっている。
【００２７】
第２のグランド端子５は、接地１０３に接続されている。
【００２８】
第２の回路モジュール６は、第１の入力回路６ａと、第２の入力回路６ｂと、を含む。
【００２９】
第１の入力回路６ａは、第２の電源端子４と第２のグランド端子５との間に接続され、第２の電源端子４が接続された電源接続部６ａ１と、第２のグランド端子５が接続された接地接続部６ａ２と、を有する。この第１の入力回路６ａは、ＭＯＳトランジスタで構成されている。
【００３０】
また、この第１の入力回路６ａは、第２の電源端子４から供給される動作電流で動作し、出力回路３ａの出力信号が入力され、この出力信号に応じた信号を出力するようになっている。  
第２の入力回路６ｂは、第２の電源端子４と第２のグランド端子５との間に接続され、第２の電源端子４が接続された電源接続部６ｂ１と、第２のグランド端子５が接続された接地接続部６ｂ２と、を有する。この第２の入力回路６ｂは、ＭＯＳトランジスタで構成されている。
【００３１】
また、この第２の入力回路６ｂは、第２の電源端子４から供給される動作電流で動作し、第１の入力回路６ａの出力信号が入力され、この出力信号に応じた信号を出力するようになっている。なお、この第２の入力回路６ｂの出力信号は、図示しない論理回路に入力される。
【００３２】
なお、第２の回路モジュール６の第１、第２の入力回路６ａ、６ｂも、例えば、図２に示す回路と同様の構成を有する。
【００３３】
このように、半導体装置１００は、それぞれ異なる電源が接続された複数の回路モジュールを備える。
【００３４】
また、図１に示すように、第１の抵抗素子７は、第１のグランド端子２と第２のグランド端子５との間であって、第１のグランド端子７が接続された出力回路３ａの接地接続部３ａ２と第２のグランド端子５が接続された第１の入力回路６ａの接地接続部６ａ２との間に、接続されている。
【００３５】
これにより、第１の電源端子１から出力された動作電流が、第２の電源端子４または第２のグランド端子５に流れ出すことを防止することができる。すなわち、第１の電源端子から供給された動作電流のループを小さくすることができる。これにより、半導体装置１００からの不要輻射を抑制できる。
【００３６】
さらに、完全に第１のグランド端子２と第２のグランド端子５との間を、完全に絶縁（分離）するのでなく、第１の抵抗素子７によって電気的に接続する。したがって、第１のグランド端子２と第２のグランド端子５との間のノイズ（電位差）を低減することができる。これにより、第１の回路モジュール３から第２の回路モジュール６に出力されるインターフェイス信号電流のノイズを低減することができる。
【００３７】
以上のように、本実施例に係る半導体装置によれば、不要輻射の低減を図ることができる。
【実施例２】
【００３８】
実施例１では、２つのグランド端子間に抵抗素子を接続して、２つのグランド端子間のノイズ（電位差）を低減しつつ、不要輻射を低減する構成の一例について説明した。
【００３９】
本実施例２では、さらに、第１の電源電圧と第２の電源電圧とが等しい場合に、２つの電源端子間のノイズを低減しつつ、不要輻射を低減する構成の一例について述べる。
【００４０】
図３は、本発明の一態様である実施例２に係る半導体装置２００を含む半導体システム２０００の構成の一例を示す図である。なお、図３において図１の符号と同じ符号は実施例１と同様の構成を示す。
【００４１】
図３に示すように、半導体システム２０００は、半導体装置２００と、第１の電源電圧を生成する第１の電源回路１０１と、第２の電源電圧を生成する第２の電源回路１０２と、接地１０３と、を備える。
【００４２】
なお、本実施例２では、第１の電源回路１０１から第１の電源端子１に供給される第１の電源電圧と、第２の電源回路１０２から第２の電源端子４に供給される第２の電源電圧とは、等しく設定されている。
【００４３】
また、図３に示すように、半導体装置２００は、実施例１の半導体装置１００と比較して、第２の抵抗素子８を、さらに備える。半導体装置２００のその他の構成は、半導体装置１００と同様である。
【００４４】
この第２の抵抗素子８は、第１の電源端子１と第２の電源端子４との間であって、第１の電源端子１が接続された出力回路３ａの電源接続部３ａ１と第２の電源端子４が接続された第１の入力回路６ａの電源接続部６ａ１との間に、接続されている。
【００４５】
これにより、第１の電源端子１から出力された動作電流が、第２の電源端子４または第２のグランド端子５に流れ出すことを防止することができる。すなわち、第１の電源端子から供給された動作電流のループを小さくすることができる。これにより、半導体装置２００からの不要輻射を抑制できる。
【００４６】
さらに、第１の電源電圧と第２の電源電圧とが等しく設定されているので、完全に第１の電源端子１と第２の電源端子４との間を、完全に絶縁（分離）するのでなく、第２の抵抗素子８によって電気的に接続する。したがって、第１の電源端子１と第２の電源端子４との間のノイズ（電位差）を低減することができる。これにより、第１の回路モジュール３から第２の回路モジュール６に出力されるインターフェイス信号電流のノイズをより低減することができる。
【００４７】
以上のように、本実施例に係る半導体装置によれば、不要輻射の低減を図ることができる。
【実施例３】
【００４８】
実施例１では、２つのグランド端子間に抵抗素子を接続して、２つのグランド端子間のノイズ（電位差）を低減しつつ、不要輻射を低減する構成の一例について説明した。
【００４９】
本実施例３では、第２の回路モジュール内に抵抗素子を接続することにより、不要輻射を低減する構成の一例について述べる。ここでは、特に、第１の回路モジュールの出力回路から出力されえるインターフェイス信号電流に着目して説明する。
【００５０】
図４は、本発明の一態様である実施例３に係る半導体装置３００を含む半導体システム３０００の構成の一例を示す図である。なお、図４において図１の符号と同じ符号は実施例１と同様の構成を示す。
【００５１】
図４に示すように、半導体システム３０００は、半導体装置３００と、第１の電源電圧を生成する第１の電源回路１０１と、第２の電源電圧を生成する第２の電源回路１０２と、接地１０３と、を備える。
【００５２】
また、図４に示すように、半導体装置２００は、第１の電源端子１と、第１のグランド端子２と、第１の回路モジュール３と、第２の電源端子４と、第２のグランド端子５と、第２の回路モジュール３０６と、を備える。
【００５３】
ここで、第２の回路モジュール３０６は、実施例１の第２の回路モジュール６と比較して、第１の抵抗素子６ｃと、第２の抵抗素子６ｄと、をさらに含む。
【００５４】
この第１の抵抗素子６ｃは、第２の電源端子４が接続された第１の入力回路６ａの電源接続部６ａ１と、第２の電源端子４が接続された第２の入力回路６ｂの電源接続部６ｂ１と、の間に、接続されている。
【００５５】
また、第２の抵抗素子６ｄは、第２のグランド端子５が接続された第１の入力回路６ａの接地接続部６ａ２と、第２のグランド端子５が接続された第２の入力回路６ｂの第２の接地接続部６ｂ２と、の間に、接続されている。
【００５６】
これにより、第１の回路モジュール３に接続された第１の電源端子１から供給され、出力回路３ａから出力されたインターフェイス信号電流を、この第１の回路モジュール３に接続された第１のグランド端子２に、すべて流すことができる。
【００５７】
したがって、異なる電源間のインターフェイス信号電流のループを小さくすることが可能となる。これにより、半導体装置３００からの不要輻射を抑制できる。
【００５８】
さらに、第１の電源端子１から出力された動作電流が、第２の電源端子４または第２のグランド端子５に流れ出すことを防止することができる。すなわち、第１の電源端子から供給された動作電流のループを小さくすることができる。これにより、半導体装置３００からの不要輻射を抑制できる。
【００５９】
以上のように、本実施例に係る半導体装置によれば、不要輻射の低減を図ることができる。
【実施例４】
【００６０】
実施例３では、第２の回路モジュール内に抵抗素子を接続することにより、不要輻射を低減する構成の一例について説明した。
【００６１】
本実施例４では、さらに、第１の電源電圧と第２の電源電圧とが等しい場合に、２つの電源端子間のノイズを低減しつつ、不要輻射を低減する構成の一例について述べる。
【００６２】
図５は、本発明の一態様である実施例４に係る半導体装置４００を含む半導体システム４０００の構成の一例を示す図である。なお、図５において図４の符号と同じ符号は実施例３と同様の構成を示す。
【００６３】
図５に示すように、半導体システム４０００は、半導体装置４００と、第１の電源電圧を生成する第１の電源回路１０１と、第２の電源電圧を生成する第２の電源回路１０２と、接地１０３と、を備える。
【００６４】
なお、本実施例４では、第１の電源回路１０１から第１の電源端子１に供給される第１の電源電圧と、第２の電源回路１０２から第２の電源端子４に供給される第２の電源電圧とは、等しく設定されている。
【００６５】
また、図５に示すように、半導体装置４００は、実施例３の半導体装置３００と比較して、第３の抵抗素子１０を、さらに備える。半導体装置４００のその他の構成は、半導体装置３００と同様である。
【００６６】
この第３の抵抗素子１０は、第１の電源端子１と第２の電源端子４との間であって、第１の電源端子１が接続された出力回路３ａの電源接続部３ａ１と第２の電源端子４が接続された第１の入力回路６ａの電源接続部６ａ１との間に、接続されている。
【００６７】
これにより、第１の電源端子１から出力された動作電流が、第２の電源端子４または第２のグランド端子５に流れ出すことを防止することができる。すなわち、第１の電源端子から供給された動作電流のループを小さくすることができる。これにより、半導体装置４００からの不要輻射を抑制できる。
【００６８】
さらに、第１の電源電圧と第２の電源電圧とが等しく設定されているので、完全に第１の電源端子１と第２の電源端子４との間を、完全に絶縁（分離）するのでなく、第２の抵抗素子８によって電気的に接続する。したがって、実施例２と同様に、第１の電源端子１と第２の電源端子４との間のノイズ（電位差）を低減することができる。これにより、第１の回路モジュール３から第２の回路モジュール６に出力されるインターフェイス信号電流のノイズをより低減することができる。
【００６９】
以上のように、本実施例に係る半導体装置によれば、不要輻射の低減を図ることができる。
【実施例５】
【００７０】
実施例３では、第２の回路モジュール内に抵抗素子を接続することにより、不要輻射を低減する構成の一例について説明した。
【００７１】
ここで、第２の回路モジュール内への抵抗素子の挿入により、第２の電源端子から第１の入力回路に供給される電圧が低下し、動作電流が減少し得る。
【００７２】
そこで、本実施例５では、実施例３の回路構成において、第１の入力回路に必要な動作電流を補償するためにキャパシタを挿入した構成の一例について述べる。
【００７３】
図６は、本発明の一態様である実施例５に係る半導体装置５００を含む半導体システム５０００の構成の一例を示す図である。なお、図６において図４の符号と同じ符号は実施例３と同様の構成を示す。
【００７４】
図６に示すように、半導体システム５０００は、半導体装置５００と、第１の電源電圧を生成する第１の電源回路１０１と、第２の電源電圧を生成する第２の電源回路１０２と、接地１０３と、を備える。
【００７５】
また、図６に示すように、半導体装置５００は、第１の電源端子１と、第１のグランド端子２と、第１の回路モジュール３と、第２の電源端子４と、第２のグランド端子５と、第２の回路モジュール５０６と、を備える。
【００７６】
ここで、第２の回路モジュール５０６は、実施例３の第２の回路モジュール３０６と比較して、キャパシタ９を、さらに備える。
【００７７】
このキャパシタ９は、第１の入力回路６ａの第１の電源接続部６ａ１と第１の接地接続部６ａ２との間に接続されている。
【００７８】
なお、半導体装置５００のその他の構成は、半導体装置３００と同様である。
【００７９】
上述のように、キャパシタ９が第１の入力回路６ａに接続されているので、このキャパシタ９から第１の入力回路６ａを動作する動作電流の一部を供給できる。このため、第１、第２の抵抗素子６ｃ、６ｄを挿入したことによる第１の入力回路６ａに供給される電圧の低下を抑制することができる。これにより、第１の入力回路６ａの動作電流の減少による第１の入力回路６ａの誤動作を抑制することができる。
【００８０】
なお、半導体装置５００は、実施例３の半導体装置３００と同様に、不要輻射を低減することができる。
【００８１】
以上のように、本実施例に係る半導体装置によれば、不要輻射の低減を図ることができる。
【実施例６】
【００８２】
実施例５では、第２の回路モジュール内に抵抗素子を接続することにより、不要輻射を低減する構成の一例について説明した。
【００８３】
本実施例６では、さらに、第１の電源電圧と第２の電源電圧とが等しい場合に、２つの電源端子間のノイズを低減しつつ、不要輻射を低減する構成の一例について述べる。
【００８４】
図７は、本発明の一態様である実施例６に係る半導体装置６００を含む半導体システム６０００の構成の一例を示す図である。なお、図７において図６の符号と同じ符号は実施例５と同様の構成を示す。
【００８５】
図７に示すように、半導体システム６０００は、半導体装置６００と、第１の電源電圧を生成する第１の電源回路１０１と、第２の電源電圧を生成する第２の電源回路１０２と、接地１０３と、を備える。
【００８６】
なお、本実施例７では、第１の電源回路１０１から第１の電源端子１に供給される第１の電源電圧と、第２の電源回路１０２から第２の電源端子４に供給される第２の電源電圧とは、等しく設定されている。
【００８７】
また、図７に示すように、半導体装置６００は、実施例５の半導体装置５００と比較して、第３の抵抗素子１０を、さらに備える。半導体装置６００のその他の構成は、半導体装置５００と同様である。
【００８８】
この第３の抵抗素子１０は、第１の電源端子１と第２の電源端子４との間であって、第１の電源端子１が接続された出力回路３ａの電源接続部３ａ１と第２の電源端子４が接続された第１の入力回路６ａの電源接続部６ａ１との間に、接続されている。
【００８９】
これにより、第１の電源端子１から出力された動作電流が、第２の電源端子４または第２のグランド端子５に流れ出すことを防止することができる。すなわち、第１の電源端子から供給された動作電流のループを小さくすることができる。これにより、半導体装置６００からの不要輻射を抑制できる。
【００９０】
さらに、第１の電源電圧と第２の電源電圧とが等しく設定されているので、完全に第１の電源端子１と第２の電源端子４との間を、完全に絶縁（分離）するのでなく、第２の抵抗素子８によって電気的に接続する。したがって、実施例２、４と同様に、第１の電源端子１と第２の電源端子４との間のノイズ（電位差）を低減することができる。これにより、第１の回路モジュール３から第２の回路モジュール６に出力されるインターフェイス信号電流のノイズをより低減することができる。
【００９１】
以上のように、本実施例に係る半導体装置によれば、不要輻射の低減を図ることができる。
【符号の説明】
【００９２】
１  第１の電源端子
２  第１のグランド端子
３  第１の回路モジュール
３ａ  出力回路
３ａ１  電源接続部
３ａ２  接地接続部
３ｂ  論理回路
４  第２の電源端子
５  第２のグランド端子
６、３０６、５０６  第２の回路モジュール
６ａ  第１の入力回路
６ａ１  電源接続部
６ａ２  接地接続部
６ｂ  第２の入力回路
６ｂ１  電源接続部
６ｂ２  接地接続部
６ｃ  第１の抵抗素子
６ｄ  第２の抵抗素子
７  第１の抵抗素子
８  第２の抵抗素子
９  キャパシタ
１０  第３の抵抗素子
１０００、２０００、３０００、４０００、５０００、６０００  半導体システム
１００、２００、３００、４００、５００、６００  半導体装置
１０１  第１の電源回路
１０２  第２の電源回路
１０３  接地
【図１】
2010192583.tif 000003
【図２】
2010192583.tif 000004
【図３】
2010192583.tif 000005
【図４】
2010192583.tif 000006
【図５】
2010192583.tif 000007
【図６】
2010192583.tif 000008
【図７】
2010192583.tif 000009