(57)【要約】【課題】通信経路から受信されるデジタル信号を調節するための技術を提供すること。【解決手段】通信経路から受信される信号を調節するためのシステムおよび方法が開示される。受信器は、信号の周波数成分の少なくとも一部を減衰する通信経路から信号を受信できる。受信器は、受信される信号の周波数コンテンツの少なくとも一部を調節する等化ブロック、正規化された信号振幅および／または正規化されたエッジスロープを提供する信号正規化ブロック、および制御ブロックを含み得る。一実施形態においては、制御ブロックは、高周波数に対する等化ブロックにおける周波数調節を制御するが、低周波数に対しては制御しない。低周波数調節に対して、制御ブロックは、信号正規化ブロック内の正規化された信号振幅を制御する。このようにして、低周波数コンテンツに対する制御された調節は、信号正規化ブロックにおいて実行される。【選択図】図１
2010098746.tif 000002
【特許請求の範囲】
【請求項１】
明細書中に記載のデジタル信号を調節するための受信器回路網。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ通信に関し、より詳細には、送信器回路網から受信器回路網に送信されるデータ信号の損失を補償するために、そのような通信に関与する回路網を自動的に調節する方法および装置に関する。
【背景技術】
【０００２】
異なる信号送信媒体は、異なる信号送信特性を有する傾向がある。例えば、ケーブルは、プリント基板バックプレーンと異なる送信特性を有し得る。更に、任意の所定の種類の送信媒体の各段階は、その種類の送信媒体に対して典型的である範囲内において、何らかの異なる特性を有し得る。媒体の送信特性が時間とともに、もしくは環境または動作要因の結果として、変化することも可能である。
【０００３】
送信媒体の性能に悪影響を及ぼし得る特性の中に、減衰および位相シフトがある。減衰および位相シフトの量が周波数依存であることは一般的である。典型的に、減衰および位相シフトの両方は、周波数が増加すると、増加する傾向がある。本明細書における便利性のために、減衰、位相シフト、および他の形の信号劣化は時々、「損失」として総称的に呼ばれる。
【０００４】
デジタルデータ信号の満足な送信を行うために、高データレートまたは高周波数においては特に、送信される信号における損失を補償ことが必要になり得る。更に、そのような損失が段階によって、かつ時間によって変化し得るため、そのような補償が少なくとも部分的に自動的または適応的になることが望まれ得る。そのような補償に対してよく使用される用語は等化である。プレエンファシスという用語も、時々、送信器にて実行される補償または等化、すなわち、生じるであろう損失を予期し、送信される前に信号を修正することによって損失を補償することに対して使用される。プレエンファシスという用語が使用される場合、等化という用語は、受信器にて実行される補償に対して使用され得る。
【０００５】
プログラマブルロジックデバイス（「ＰＬＤ」）のようなプログラマブル回路網は、適応性等化をサポートするのに有用になり得る能力を有する。例えば、ＰＬＤまたはＰＬＤ回路網は、適応性等化を必要とする信号を送信または受信することに関与する構成要素の１つになり得るか、またはそのような回路網は、そのような信号を送信および／または受信する回路網の所定の局面を制御するために使用され得る。プログラム可能であることが、生じ得る異なる送信損失特性に対処するための異なるパラメータおよび／または手順を提供することを助けるため、そのようなプログラマブル回路網（例えば、ＰＬＤ回路網）は、本発明の実施において特に有用になり得る。
【発明の概要】
【課題を解決するための手段】
【０００６】
開示される発明は、通信経路から受信されるデジタル信号を調節するための技術である。通信経路は、デジタル信号内の一部の周波数成分を減衰し得、受信器は、減衰を補償するための回路網を含み得る。
【０００７】
受信器は、デジタル信号の周波数成分の少なくとも一部を調節する等化回路、信号振幅を正規化された信号振幅に変換し、信号エッジスロープを正規化されたエッジスロープに変換する信号正規化回路、および制御回路を含み得る。本明細書中に使用される場合、「スロープ」という用語は、一般に、「高」および「低」信号振幅領域間における上がりまた下がりのレートに関する。上がりおよび下がりは、線形または非線形になり得る。制御回路は、等化ブロック内の周波数コンテンツ（ｆｒｅｑｕｅｎｃｙ  ｃｏｎｔｅｎｔ）調節を制御でき、および／または信号正規化回路内の正規化された信号振幅または正規化されたエッジスロープを制御できる。
【０００８】
等化回路および信号正規化回路を有する受信器構成は、順応性を提供する。信号正規化回路内の信号正規化パラメータは、受信器が異なるモードにて動作し、異なるデバイスとインターフェースすることを可能にするために変更され得る。信号正規化回路は、調節可能信号正規化パラメータを提供することによって、等化回路においてのように、周波数コンテンツを調節することもできる。従って、受信器は、等化回路と信号正規化回路との間に周波数調節動作を割り当てるための順応性をも有し得る。
【０００９】
制御ブロックは、コーナ周波数を有する高域フィルタおよび低域フィルタを含み得る。一実施形態においては、低域フィルタのコーナ周波数は、境界周波数より低い周波数が「低周波数」として特徴付けられるような周波数である境界周波数を規定できる。高域フィルタのコーナ周波数は、境界周波数より高い周波数が「高周波数」として特徴付けられるような周波数である境界周波数を規定できる。
【００１０】
発明の一局面においては、信号正規化回路は、別々に制御可能である正規化された信号振幅および正規化されたエッジスロープを提供できる。信号振幅は、より低い周波数コンテンツの特定の範囲を表し得る。一実施形態においては、制御回路は、低周波数コンテンツ調節を制御するために信号正規化回路内の正規化された信号振幅を制御できる。更に、制御回路は、低周波数に対する等化回路内の周波数調節を制御しない場合もある。このようにして、受信された信号内の低周波数コンテンツの制御された調節は、等化ブロック内ではなく、信号正規化ブロック内にて実行され得る。
【００１１】
本発明の一局面においては、制御回路は、等化回路の出力に基づいて信号正規化回路を制御できる。例えば、信号振幅は、低周波数コンテンツの特定の範囲を表し得る。信号正規化回路は、正規化された信号振幅を提供することによって、信号正規化回路の出力における低周波数コンテンツを調節できる。一実施形態においては、制御回路は、信号正規化回路の出力における低周波数コンテンツが、等化回路の出力における低周波数コンテンツと実質的に均等になるように、信号正規化回路内の正規化された信号振幅を制御できる。
【００１２】
本発明の一局面においては、制御回路は、信号正規化回路の出力に基づいて等化回路を制御できる。例えば、エッジスロープは、より高い周波数コンテンツの特定の範囲を表し得る。信号正規化ブロックは、信号エッジスロープを正規化されたエッジスロープに変換することによって、信号正規化ブロックの出力における特定の高周波数コンテンツを提供できる。一実施形態においては、制御回路は、等化回路の出力における高周波数コンテンツが、信号正規化回路の出力における高周波数コンテンツと実質的に均等になるように、等化回路を制御できる。
【００１３】
開示された技術の一局面にしたがって、制御回路は、等化回路の出力を信号正規化回路の出力と比較することに基づいて、等化回路および信号正規化回路を制御できる。
【００１４】
一実施形態においては、制御回路は、低域フィルタを使用して等化回路の出力における低周波数コンテンツおよび信号正規化回路の出力における低周波数コンテンツを計測できる。制御回路は、低周波数コンテンツが実質的に同じになるように、信号正規化回路内の正規化された信号振幅を制御できる。本明細書中に前述されたように、低周波数コンテンツは、制御回路内の低域フィルタのコーナ周波数に基づいて規定され得る。
【００１５】
本発明の一局面においては、制御回路は、高域フィルタを使用して等化回路の出力における高周波数コンテンツおよび信号正規化回路の出力における高周波数コンテンツを計測できる。制御回路は、これらの周波数コンテンツが実質的に同等になるように、等化回路における周波数調節を制御できる。本明細書中に前述されたように、高周波数コンテンツは、制御回路内の高域フィルタのコーナ周波数に基づいて規定され得る。
【００１６】
本発明の一局面においては、制御回路内の低域フィルタおよび高域フィルタのコーナ周波数は、予め決定され得るか、または調節可能になり得る。一実施形態においては、低域フィルタのコーナ周波数は、信号正規化回路の正規化された信号振幅に基づいておよび正規化された信号振幅によって表される周波数に基づいて調節され得る。一実施形態においては、高域フィルタのコーナ周波数は、信号正規化回路の正規化されたエッジスロープに基づいておよび正規化されたエッジスロープによって表される周波数に基づいて調節され得る。
【００１７】
一実施形態においては、低域フィルタおよび高域フィルタは、調節可能キャパシタンスとの調節可能抵抗の直列接続によって形成され得る。調節可能抵抗は、抵抗およびスイッチの並列、直列および／または他の配置になり得、調節可能キャパシタンスは、キャパシタンスおよびスイッチの並列、直列および／または他の配置になり得る。スイッチは、コーナ周波数を調節するためにフィルタ内の抵抗およびキャパシタンスを調節するようにプログラマブルロジックデバイスによって制御され得る。
【００１８】
本発明は、さらに以下の手段を提供する。
【００１９】
（項目１）
デジタル信号を調節するための受信器回路網であって、
周波数コンテンツ調節を提供する等化回路と、
該等化回路の出力に接続されており、デジタル信号振幅を正規化された信号振幅に変換する信号正規化回路と、
該等化回路および該信号正規化回路に接続されており、該周波数コンテンツ調節および該正規化された信号振幅を制御する制御回路と
を備える、受信器回路網。
【００２０】
（項目２）
上記等化回路に対して、上記制御回路が、境界周波数より低い周波数に対する周波数コンテンツ調節を制御せずに、該境界周波数より高い周波数に対する該周波数コンテンツ調節を制御する、項目１に記載の受信器回路網。
【００２１】
（項目３）
上記制御回路が、上記等化回路の上記出力に接続される高域フィルタを含み、上記境界周波数が、該高域フィルタのコーナ周波数に対応する、項目２に記載の受信器回路網。
【００２２】
（項目４）
上記信号正規化回路が、デジタル信号エッジスロープを正規化されたエッジスロープに変換し、上記制御回路が、該正規化されたエッジスロープに基づいて上記コーナ周波数を制御する、項目３に記載の受信器回路網。
【００２３】
（項目５）
上記信号正規化回路の出力における周波数コンテンツの特定の範囲が、上記等化ブロックの出力における周波数コンテンツの該特定の範囲と実質的に均等になるように、上記制御回路が、上記正規化された信号振幅を制御する、項目１に記載の受信器回路網。
【００２４】
（項目６）
上記制御回路が、
上記等化回路の出力に接続される第１の低域フィルタと、
上記信号正規化回路の出力に接続される第２の低域フィルタと、
該第１の低域フィルタの出力を該第２の低域フィルタの出力と比較し、該低域フィルタ出力が実質的に均等になるように、該比較に基づいて上記正規化された信号振幅を制御する比較器と
を備える、項目５に記載の受信器回路網。
【００２５】
（項目７）
上記第１の低域フィルタおよび上記第２の低域フィルタが、調節可能コーナ周波数を有する、項目６に記載の受信器回路網。
【００２６】
（項目８）
上記信号正規化回路が、デジタル信号エッジスロープを正規化されたエッジスロープに変換し、上記等化回路の出力における周波数コンテンツの特定の範囲が、上記信号正規化ブロックの出力における周波数コンテンツの該特定の範囲と実質的に均等になるように、上記制御回路が、上記周波数コンテンツ調節を制御する、項目１に記載の受信器回路網。
【００２７】
（項目９）
上記制御回路が、
上記等化回路の出力に接続される第１の高域フィルタと、
上記信号正規化回路の出力に接続される第２の高域フィルタと、
該第１の高域フィルタの出力を該第２の高域フィルタの出力と比較し、該高域フィルタ出力が実質的に均等になるように、該比較に基づいて上記周波数コンテンツ調節を制御する比較器と
を備える、項目８に記載の受信器回路網。
【００２８】
（項目１０）
上記第１の高域フィルタおよび上記第２の高域フィルタが、調節可能コーナ周波数を有する、項目９に記載の受信器回路網。
【００２９】
（項目１１）
上記制御回路が、上記正規化されたエッジスロープに基づいて上記コーナ周波数を制御する、項目１０に記載の受信器回路網。
【００３０】
（項目１２）
デジタル信号を調節するための受信器回路網であって、
周波数コンテンツ調節を提供する等化回路と、
該等化回路の出力に接続されており、正規化された信号振幅および正規化されたエッジスロープのうちの少なくとも１つを提供する信号正規化回路と、
該等化回路の出力に接続される第１の高域フィルタと、
該等化回路の出力に接続される第１の低域フィルタと、
該信号正規化回路の出力に接続される第２の高域フィルタと、
該信号正規化回路の出力に接続される第２の低域フィルタと
を備え、
該第１の高域フィルタ、該第１の低域フィルタ、該第２の高域フィルタ、および該第２の高域フィルタは調節可能コーナ周波数を有する、
受信器回路網。
【００３１】
（項目１３）
上記制御回路が、上記正規化された信号振幅に基づいて上記第１の低域フィルタおよび上記第２の低域フィルタの上記調節可能コーナ周波数を制御し、上記正規化されたエッジスロープに基づいて上記第１の高域フィルタおよび上記第２の高域フィルタの該調節可能コーナ周波数を制御する、項目１２に記載の受信器回路網。
【００３２】
（項目１４）
上記第１の低域フィルタ、上記第１の高域フィルタ、上記第２の低域フィルタ、および上記第２の高域フィルタの各々が、可変キャパシタンスとの可変抵抗の直列接続を含む、項目１２に記載の受信器回路網。
【００３３】
（項目１５）
上記可変抵抗が、抵抗および第１のスイッチの配置を含み、上記可変キャパシタンスが、キャパシタンスおよび第２のスイッチの配置を含む、項目１４に記載の受信器回路網。
【００３４】
（項目１６）
上記第１のスイッチおよび上記第２のスイッチに接続されるプログラマブルロジックデバイスをさらに備えており、該プログラマブルロジックデバイスが、上記コーナ周波数を提供するために該第１のスイッチおよび該第２のスイッチを構成するようにプログラムされる、項目１５に記載の受信器回路網。
【００３５】
（項目１７）
正規化された信号振幅および正規化されたエッジスロープを提供するための信号正規化回路であって、
調節可能電流源；
該調節可能電流源に結合されるソースノード、入力信号を受信するためのゲートノード、およびドレインノードを有する第１の電界効果トランジスタ；
該調節可能電流源に結合されるソースノード、ゲートノード、およびドレインノードを有する第２の電界効果トランジスタであって、該ゲートノードは該入力信号および基準電圧のうちの１つに結合される、第２の電界効果トランジスタ；
該第１の電界効果トランジスタの該ドレインノードに接続される第１の可変抵抗；および、
該第２の電界効果トランジスタの該ドレインノードに接続される第２の可変抵抗；
を備える、第１のステージ回路と、
該第１の電界効果トランジスタの該ドレインノードに接続されるゲートノードを有する第３の電界効果トランジスタ；および、
該第２の電界効果トランジスタの該ドレインノードに接続されるゲートノードを有する第４の電界効果トランジスタ；
を備える、第２のステージ回路と
を備える、信号正規化回路。
【００３６】
（項目１８）
上記第１の可変抵抗および上記第２の可変抵抗の各々が、スイッチおよび抵抗の配置を含む、項目１７に記載の信号正規化回路。
【００３７】
（項目１９）
上記スイッチに結合されるプログラマブルロジックデバイスをさらに備えており、該プログラマブルロジックデバイスが、正規化されたエッジスロープを提供するために該スイッチを構成するようにプログラムされる、項目１８に記載の信号正規化回路。
【００３８】
（項目２０）
上記調節可能電流源が、調節可能電流を提供するための可変抵抗を有する電流ミラー回路を含む、項目１７に記載の信号正規化回路。
【００３９】
（項目２１）
上記電流ミラー回路の上記可変抵抗が、スイッチおよび抵抗の配置を含む、項目２０に記載の信号正規化回路。
【００４０】
（項目２２）
上記スイッチに接続されるプログラマブルロジックデバイスをさらに備えており、該プログラマブルロジックデバイスが、正規化された信号振幅を提供するために該スイッチを構成するようにプログラムされる、項目２１に記載の信号正規化回路。
【図面の簡単な説明】
【００４１】
【図１】本発明の一局面に従う例示的通信システムのブロック図である。
【図２】デジタル信号内の例示的成分信号の図である。
【図３】例示的減衰およびゲインカーブのグラフ図である。
【図４】図１の信号正規化ブロックの一実施形態の回路図である。
【図５】図４の信号正規化回路におけるステージの一実施形態の回路図である。
【図６】図１の受信器内の一例示的制御配置のブロック図である。
【図７】例示的低域フィルタの回路図である。
【図８】例示的高域フィルタの回路図である。
【図９】プログラマブルロジックデバイスを含む受信器の一実施形態のブロック図である。
【発明を実施するための形態】
【００４２】
本発明の更なる特徴、その本質および様々な利点は、添付の図面および以下の詳細な説明からより明らかになる。
【００４３】
開示された技術は、受信器における送信信号を調節するための発明である。図１を参照すると、送信器１０２と受信器１０４との間において信号を通信するためのシステム１００が示される。送信器１０２と受信器１０４との間の通信経路１０６は、１つ以上の通信媒体（例えば、ワイヤ、大気、光ファイバ）および／または１つ以上の通信デバイス（例えば、ルータ、ハブ、スイッチ）を含み得る。通信経路１０６に沿う様々な地点において、通信経路は、デジタルまたはアナログ信号を含み得る。本明細書において使用される場合、「デジタル信号」は、「高」および「低」信号振幅領域および２つの振幅領域間におけるエッジ遷移を使用することによって情報を表す信号に関する。通信経路１０６は、経路内の様々な地点におけるデジタルまたはアナログ信号を含み得るが、開示された技術の受信器１０４は、デジタル信号を受信する。
【００４４】
図２は、高および低振幅レベルならびに２つの振幅レベル間におけるエッジ遷移を有するデジタル信号２０２を示す。フーリエ変換に基づいて、デジタル信号２０２が異なる周波数および振幅を有するいくつかの成分信号２０４を含み得ることが当業者に理解されるであろう。デジタル信号内のエッジ遷移２０６のスロープは、高周波数コンテンツを示し得る。本明細書において使用される場合、「スロープ」という用語は、一般に、「高」および「低」信号振幅領域間における上がりまたは下がりのレートに関する。上がりまたは下がりは、線形または非線形になり得る。より大きいスロープを有するエッジ遷移２０６は、より小さいスロープを有するエッジ遷移より多いコンテンツの高周波数成分を示し得る。デジタル信号の振幅レベル２０８は、より大きい振幅レベルがより低い振幅レベルより多いコンテンツの低周波数成分を示し得るように、低周波数コンテンツを示し得る。一実施形態においては、「高周波数」または「低周波数」として分類される周波数の範囲は、境界周波数に基づき得る。ここにおいて、高周波数は、境界周波数の上の周波数を含み、低周波数は、境界周波数の下の周波数を含む。他の実施形態においては、１つ以上の境界周波数があり得る。例えば、一実施形態においては、高周波数は、第１の境界周波数より上の周波数を含み得、低周波数は、第２の境界周波数より下の周波数を含み得る。境界周波数（単数または複数）は、一定または調節可能になり得る。境界周波数は、図７に関連して、本明細書中により詳細に説明される。
【００４５】
図３を参照し、図１を引き続き参照すると、減衰およびゲインの例示的グラフが示される。本明細書において使用される場合、減衰は、通信システムにおける現象または通信システムに影響を与える様々な現象によって、もしくはフィルタまたは他の回路網またはそれ以外によって生じ得る信号エネルギーにおける減少に関する。ゲインは、逆に、信号エネルギーにおける増加に関する。通信システムにおける信号は、通信経路１０６（図１）における減衰を受け得る。図３の例示的減衰グラフ３０２に示されるように、高周波数を有する成分信号（例えば、２０４、図２）が、典型的に、より低い周波数を有する成分信号より大きな減衰を受けることが当業者に理解されるであろう。信号内のより高い周波数成分が減衰されると、信号のエッジ遷移（例えば、２０６、図２）のスロープは減少し得、回路タイミングおよび／または他の回路動作に悪影響を与え得る。
【００４６】
受信器における等化ブロック１０８（図１の）の目的は、通信経路１０６に存在し得るオフセット減衰に対してゲインを提供することである。通信経路１０６の減衰効果が時間とともに変化し得るため、等化ブロック１０８は、変化に適応するための調節を行う必要があり得る。図３内のゲイングラフ３０４は、等化ブロック１０８が提供し得る例示的ゲインカーブを示す。図６に関連して本明細書中に後で説明されるように、どのゲインカーブが通信経路１０６における減衰を最も良くオフセットするかについての決定は、制御ブロック１１２（図１）によって行われ得る。図３は例示的であり、本発明の範囲内における減衰およびゲインカーブの数、形、および／または大きさを制限しない。
【００４７】
再度図１を参照し、開示された発明の一局面に従うと、示された受信器１０４は、等化ブロック１０８、信号正規化ブロック１１０、および制御ブロック１１２を含む。等化ブロック１０８および信号正規化ブロック１１０を有する受信器は、順応性を提供する。信号正規化ブロック１１０内の信号正規化パラメータは、受信器１０４が異なるモードおよび異なるデータレートにて動作し、異なるデバイスとインターフェースすることを可能にするために変更され得る。信号正規化ブロック１１０は、調節可能信号正規化パラメータを提供することによって、等化ブロック１０８においてのように、周波数コンテンツを調節することもできる。従って、受信器１０４は、等化ブロック１０８と信号正規化ブロック１１０との間に周波数調節動作を割り当てるための順応性をも有し得る。
【００４８】
一般に、等化ブロック１０８は、ゲインおよび／または減衰を提供でき、特に１１８の高周波数コンテンツを調節でき、および／または１２０の全般的な周波数コンテンツを調節できる。等化ブロックは、必要に応じて、低周波数コンテンツ調節を別々に提供し得る（図示せず）。図６に関連してより詳細に説明されるように、周波数は、１つ以上の境界周波数に基づいて「高周波数」または「低周波数」として特徴付けられ得る。一実施形態において、等化ブロック１０８は、結果として生じる等化後信号を提供するために、ゲインカーブ（例えば、３０４、図３）に従って通信経路１０６から受信されるデジタル信号の周波数コンテンツを調節できる。当業者は、周波数コンテンツを調節するための様々な既存の技術が、等化ブロック１０８に使用され得ることを認識するであろう。図６に関連して本明細書中に後で説明されるように、等化ブロック１０８は、制御ブロック１１２によって制御され得る。
【００４９】
本発明の一局面に従うと、等化後信号は、等化後信号における振幅および／またはエッジスロープを、それぞれ正規化された振幅および／または正規化されたエッジスロープに変換し得る信号正規化ブロック１１０に通信される。一実施形態においては、信号正規化ブロック１１０は、産業規格、政治規制、および／または他の要件に基づいて正規化された信号振幅１１４および／または正規化されたエッジスロープ１１６を提供できる。一般に、受信器１０４および送信器１０２は一緒に作動するように設計されるため、受信器１０４は、送信器１０２によって使用される信号振幅（例えば、２０８、図２）およびエッジ遷移のスロープ（例えば、２０６、図２）を認識できる。したがって、受信器１０４における信号正規化ブロック１１０は、デジタル送信信号を提供するために送信器１０２によって使用されるものと同じである正規化された信号振幅１１４および／または正規化されたエッジスロープ１１６を提供できる。
【００５０】
一実施形態においては、信号正規化ブロック１１０は、特定のアプリケーションの動作要件に基づいて、正規化された信号振幅１１４および正規化された信号エッジスロープ１１６を提供できる。例えば、受信器１０４によって受信されるデジタル信号は、異なる電圧要件を有する複数のデバイスによる使用を意図し得る。１つのデバイスは、例えば、６００ｍＶの正規化された信号振幅を要求し得、別のデバイスは、例えば、１２００ｍＶの正規化された信号振幅を要求し得る。どのデバイスが受信器１０４と相互作用しているかによって、制御回路１１２は、それに応じて正規化された信号振幅１１４を変更し得る。他の例として、送信器１０２および受信器１０４は、異なる送信周波数を使用する異なるモードの動作を有し得る。送信器１０２と受信器１０４との間で通信されるデジタル信号が１メガビット／秒の信号周波数を有する場合、１ナノ秒の正規化されたエッジスロープが適切であり得る。しかしながら、デジタル信号が１０ギガビット／秒の信号周波数を有する場合、１ナノ秒の正規化されたエッジスロープでは遅すぎる場合があり、制御回路１１２は、正規化されたエッジスロープ１１６を増加させる必要があり得る。したがって、一部の実施形態においては、信号正規化ブロック１１０内の正規化された信号振幅１１４および／または正規化されたエッジスロープ１１６は、調節可能になり得、制御ブロック１１２によって制御され得る。
【００５１】
図４は、図１の信号正規化ブロックの回路実施形態を示す。示された信号正規化回路４００は、少なくとも２つのステージ４０２、４０４を含む。第１のステージ４０２は、等化後信号を受信するために接続ＩＮＰ１  ４０６およびＩＮＮ１  ４０８を有する。等化後信号が差動信号であった場合、ＩＮＰ１接続４０６およびＩＮＮ１接続４０８の両方は、等化後信号を受信するために使用され得る。等化後がシングルエンデッド信号であった場合、ＩＮＮ１接続４０８が基準電圧に接続され得る一方、ＩＮＰ１接続４０６は等化後信号を受信するために使用され得、その逆も同様にあり得る。説明を容易にするために、等化後信号が「高」値および「低」値を有し得る差動信号であることが想定される。等化後信号が「高」であった場合、ＩＮＰ１信号４０６はＩＮＮ１信号４０８より大きい。等化後信号が「低」であった場合、ＩＮＰ１信号４０６はＩＮＮ１信号４０８より小さい。
【００５２】
ＩＮＰ１接続４０６は、ＩＮＰ１電界効果トランジスタ（ＦＥＴ）４１０のゲートに接続され、ＩＮＮ１接続４０８は、ＩＮＮ１  ＦＥＴ  ４１２のゲートに接続される。差動信号が「高」であった場合、ＩＮＰ１  ＦＥＴ  ４１０がＯＮになり、ＩＮＮ１  ＦＥＴ  ４１２がＯＦＦになることが本明細書中に想定される。差動信号が「低」であった場合、ＩＮＰ１  ＦＥＴ  ４１０がＯＦＦになり、ＩＮＮ１  ＦＥＴ  ４１２がＯＮになることも本明細書中に想定される。ＩＮＰ１  ＦＥＴのソースノードおよびＩＮＮ１  ＦＥＴのソースノードは、４１４において接続され、その両方は可変電流源４１６の内の１つのノードに接続される。可変電流源のもう一方のノードは、低基準電圧４１８に接続される。ＩＮＰ１  ＦＥＴ  ４１０のドレインノードは、ＩＮＰ１可変抵抗４２０の内の１つのノードに接続され、ＩＮＰ１可変抵抗４２０のもう一方のノードは、高基準電圧４２２に接続される。同様に、ＩＮＮ１  ＦＥＴ  ４１２のドレインノードは、ＩＮＮ１可変抵抗４２４の内の１つのノードに接続され、ＩＮＮ１可変抵抗４２４のもう一方のノードは、高基準電圧４２２に接続される。
【００５３】
ＩＮＰ１  ＦＥＴ  ４１０のドレインノードは、本明細書中にＯＵＴＰ１  ４２６として呼ばれ、ＩＮＮ１  ＦＥＴ  ４１２のドレインノードは、本明細書中にＯＵＴＮ１  ４２８として呼ばれる。ＯＵＴＰ１ノード４２６およびＯＵＴＮ１ノード４２８の電圧差は、第１のステージ４０２の出力である差動信号である。出力差動信号は、（ＯＵＴＰ１−ＯＵＴＮ１）または（ＯＵＴＮ１−ＯＵＴＰ１）のいずれかによって規定され得る。説明を容易にするために、この時点から、第１のステージの出力が（ＯＵＴＰ１−ＯＵＴＮ１）によって規定されることが想定される。更に、ＯＵＴＰ１  ４２６は、第２のステージ４０４において、ＩＮＰ２  ＦＥＴ  ４３０のゲートノードに接続され、ＯＵＴＮ１  ４２８は、第２のステージ４０４において、ＩＮＮ２  ＦＥＴ  ４３２のゲートノードに接続される。
【００５４】
第１のステージ４０２を参照すると、等化後信号が「高」値である場合、ＩＮＰ１  ＦＥＴ  ４１０はＯＮであり、ＩＮＮ１  ＦＥＴ  ４１２はＯＦＦである。ＩＮＮ１  ＦＥＴ  ４１２がＯＦＦである場合、ＯＵＴＮ１  ４２８は、高基準電圧ＶＨ４２２と同じ電圧を有する。ＩＮＰ１  ＦＥＴ  ４１０がＯＮであり、ＩＮＮ１  ＦＥＴ  ４１２がＯＦＦである場合、可変電流源４１６によって確立される電流Ｉは、ＩＮＰ１  ＦＥＴ  ４１０およびＩＮＰ１可変抵抗ＲＩＮＰ１４２０を介して流れる。したがって、ＯＵＴＰ１  ４２６における電圧は、（ＶＨ−Ｉ＊ＲＩＮＰ１）である。したがって、等化後が「高」値を有する場合、第１のステージの出力は、（ＯＵＴＰ１−ＯＵＴＮ１）＝（ＶＨ−Ｉ＊ＲＩＮＰ１）−ＶＨ＝−Ｉ＊ＲＩＮＰ１である。等化後が「低」値を有する場合、ＩＮＰ１  ＦＥＴ  ４１０はＯＦＦであり、ＩＮＮ１  ＦＥＴ  ４１２はＯＮである。ＩＮＰ１  ＦＥＴ  ４１０がＯＦＦである場合、ＯＵＴＰ１  ４２６は、高基準電圧ＶＨ４２２と同じ電圧を有する。ＩＮＮ１  ＦＥＴ  ４１２がＯＮであり、ＩＮＰ１  ＦＥＴ  ４１０がＯＦＦである場合、可変電流源４１６によって確立される電流Ｉは、ＩＮＮ１  ＦＥＴ  ４１２およびＩＮＮ１可変抵抗ＲＩＮＮ１４２４を介して流れる。したがって、ＯＵＴＮ１  ４２８における電圧は、（ＶＨ−Ｉ＊ＲＩＮＮ１）である。したがって、等化後が「低」値を有する場合、第１のステージの出力は、（ＯＵＴＰ１−ＯＵＴＮ１）＝ＶＨ−（ＶＨ−Ｉ＊ＲＩＮＮ１）＝＋Ｉ＊ＲＩＮＮ１である。この動作によって、等化後信号が「高」と「低」の値の間において変化すると、第１のステージ４２０の出力は、正規化された信号振幅である−Ｉ＊ＲＩＮＰ１と＋Ｉ＊ＲＩＮＮ１との間で変化する。したがって、図４の示された実施形態において、信号正規化回路４００は、可変電流源４１６によって確立される電流Ｉの量を変化させることによって、および／または可変抵抗４２０、４２４の抵抗ＲＩＮＰ１およびＲＩＮＮ１を変化させることによって、正規化された信号振幅（１１４、図１）を調節できる。
【００５５】
出力ノードＯＵＴＰ１  ４２６およびＯＵＴＮ１  ４２８は、第２のステージ４０４におけるＦＥＴ  ４３０、４３２のゲートノードに接続される。これらのＦＥＴ  ４３０、４３２のゲートノードがゲートキャパシタンスを有するため、第１のステージ４０２における可変抵抗４２０、４２４および第２のステージ４０４におけるゲートキャパシタンスは、ＲＣ時定数を有するＲＣ回路を全体として形成する。ＲＣ回路は、ノードＯＵＴＰ１  ４２６およびＯＵＴＮ１  ４２８における電圧がＲＣ時定数に基づいて指数関数的に上がり下がりすることを引き起こし、それによって、出力信号（ＯＵＴＰ１−ＯＵＴＮ１）における正規化されたエッジスロープを規定する。ＲＣ時定数は、抵抗ＲＩＮＰ１４２０およびＲＩＮＮ１４２４を変化させることによって調節され得る。この調節は、ＯＵＴＰ１  ４２６およびＯＵＴＮ１  ４２８におけるエッジ遷移のスロープを変化させ、結果的に、出力信号（ＯＵＴＰ１−ＯＵＴＮ１）におけるエッジ遷移のスロープも調節される。したがって、図４の示された実施形態において、信号正規化回路４００は、可変抵抗４２０、４２４の抵抗ＲＩＮＰ１およびＲＩＮＮ１を調節することによって特定の正規化されたエッジスロープ（１１６、図１）を提供できる。
【００５６】
図４の示された実施形態において、第２のステージ４０４は、第１のステージ４０２と同じである。第２のステージ４０４は、入力ノードＩＮＰ２  ４２６およびＩＮＮ２  ４２８を介して差動信号を受信し、差動出力信号（ＯＵＴＰ２−ＯＵＴＮ２）を提供する。第２のステージ４０４の出力は、更なる他のステージの入力に接続され得るか、または信号正規化回路の出力に接続され得る。
【００５７】
図５は、可変抵抗および可変電流源の回路インプリメンテーションが示される図４の信号正規化回路の第１のステージの実施形態を示す。一般に、可変抵抗は、スイッチおよび抵抗の直列、並列、および／または他の配置によってインプリメントされ得る。図５は、並列配置の各ブランチがスイッチ５０４の開閉によって、除外または含まれ得る抵抗５０２の並列配置を示す。一実施形態において、各ブランチにおける抵抗５０６は、実質的に同等の値を有し得る。他の実施形態においては、配置５０２内の２つ以上の抵抗５０６は、実質的に異なる値を有し得る。スイッチ５０４はｐチャネル電界効果トランジスタとして示されるが、他の種類のデバイスまたは回路は、スイッチング能力を提供するために使用され得る。示された可変抵抗回路５０２は、本発明の範囲を限定せず、他の配置および／または種類のスイッチおよび抵抗が使用され得る。図９に関連して本明細書中に後で説明されるように、スイッチ５０４は、プログラマブルロジックデバイス（「ＰＬＤ」）によって動作され得る。
【００５８】
図５の示された実施形態において、図４の可変電流源４１６は、電流ミラー回路を使用してインプリメントされる。電流ミラー回路およびその動作は当業者に理解されるが、簡単な説明がここに提供される。電流ミラー回路において、基準電流は、基準側ＦＥＴ  ５０８を介して流れるために確立され得る。基準側ＦＥＴ  ５０８のゲートおよびドレインノードは接続され得、基準側ＦＥＴ  ５０８のゲートノードは、「ミラーリング」ＦＥＴ  ５１０のゲートノードにも接続される。この構成によって、ミラー電流は、ミラーリングＦＥＴ  ５１０を介して流れるために確立され得る。ミラーリングＦＥＴ  ５１０を介して流れるミラー電流の量は、基準側  ＦＥＴ  ５０８を介して流れる基準電流の量と同じである場合も同じでない場合もある。ミラー電流と基準電流との間の関係は、特に、基準側ＦＥＴ  ５０８およびミラーリングＦＥＴ  ５１０のサイズにより得る。基準電流が変化した場合、ミラー電流は、関係に基づいてそれ相応に変化する。図４の信号正規化回路４００の各ステージ（例えば、４０２、４０４、図４）は、ミラーリングＦＥＴのゲートノードが基準側ＦＥＴ  ５０８のゲートノードに接続される、ミラーリングＦＥＴを含み得る。各ミラーリングＦＥＴ（例えば、５１０）のサイズは、基準電流に対する、各ステージにおけるミラー電流の関係を決定できる。
【００５９】
図５の示された実施形態において、基準電流は、可変抵抗５１２を使用することによって確立され得る。本明細書中に前述されたように、可変抵抗５１２は、抵抗５０６およびスイッチ５０４の配置によってインプリメントされ得る。可変抵抗５１２内のスイッチ５０４は、プログラマブルロジックデバイス（図示されない）によって制御され得る。可変電流源の示されたインプリメンテーションは例示的であり、本発明の範囲を限定しない。電流ミラー回路は、電界効果トランジスタよりむしろ複接合（ｂｉ−ｊｕｎｃｔｉｏｎ）トランジスタを含み得る。他の実施形態において、電流ミラー以外の回路は、電流源を提供するために使用され得る。
【００６０】
図１を再度参照し、受信器１０４内の制御ブロック１１２の動作が説明される。受信器１０４内の制御ブロック１１２は、等化ブロック１０８および信号正規化ブロック１１０における様々な動作を制御できる。一般に、等化ブロック１０８は、ゲインおよび／または減衰を提供でき、特に１１８の高周波数コンテンツを調節でき、および／または１２０の全般的な周波数コンテンツを調節できる。制御ブロック１１２は、等化ブロック１０８によって提供されるゲインまたは減衰の量を制御できる。一実施形態においては、制御ブロック１１２は、等化ブロック１０８内の周波数コンテンツ１２０の全般的な調整を制御できる。一実施形態においては、制御ブロック１１２は、等化ブロック１０８内の高周波数調節１１８のみを制御できる。等化ブロックは、必要に応じて、低周波数コンテンツ調節を別々に提供できる（図示されない）。制御ブロック１１２は、この低周波数コンテンツ調節を制御する場合もしない場合もある。信号正規化ブロック１１０は、一般に、正規化された信号振幅１１４および／または正規化されたエッジスロープ１１６を提供できる。一実施形態においては、制御ブロック１１２は、正規化された信号振幅１１４および正規化されたエッジスロープ１１６の両方を制御できる。一実施形態においては、制御ブロック１１２は、正規化された信号振幅１１４のみまたは正規化されたエッジスロープ１１６のみを制御できるが、両方ともを制御できない。
【００６１】
図１に示されるように、制御ブロック１１２は、等化ブロック１０８の出力において等化後信号および信号正規化ブロック１１０の出力において正規化された信号を受信できる。制御ブロック１１２は、これらの出力信号に基づいて、等化ブロック１０８および信号正規化ブロック１１０における動作を制御できる。このようにして、等化ブロック１０８、信号正規化ブロック１１０、および制御ブロック１１２は、フィードバックループを全体として形成する。フィードバックループの動作は、受信器１０４が使用される特定のデバイスまたはアプリケーションによって変化し得る。一例が図６に示される。
【００６２】
図６は、制御された低周波数調節が信号正規化ブロックに提供される、図１の受信器１０４の一実施形態を示す。等化ブロック６０２において、高周波数調節６０４および／または全般周波数コンテンツ調節６０８は、制御ブロック６０６によって制御され得る。等化ブロック６０２が別々の低周波数調節（図示されない）を提供した場合、別々の低周波数調節は、制御ブロック６０６によって制御されない。信号正規化ブロック６０８においては、正規化された信号振幅６１０は、制御ブロック６０６によって制御される。信号正規化ブロック６０８は、制御ブロック６０６によって制御される場合もされない場合もある正規化されたエッジスロープ６１２を提供できる。この構成において、制御された低周波数調節は、信号正規化ブロック６０８において提供され（正規化された信号振幅６１０を介して）、等化ブロックにおける別々の低周波数調節がある場合、それらは制御されない。この構成を使用することに対する利益として、等化ブロック６０２の動作を簡単にし、および／または等化ブロック６０２において低周波数成分信号と比べて高周波数成分信号に対してより多いゲインを得ることが挙げられるが、それらに限定されない。
【００６３】
示された実施形態において、制御ブロック６０６は、高域および低域フィルタ６１４〜６２０を含む。一実施形態においては、低域フィルタ６１４、６１６に対するコーナ周波数は、その周波数より低い周波数では、低域フィルタが実質的に減衰を与えず、その周波数より高い周波数では、低域フィルタが減衰を与えるような周波数になり得る。同様に、高域フィルタ６１８、６２０に対するコーナ周波数は、その周波数よりも高い周波数では、高域フィルタが実質的に減衰を与えず、その周波数より低い周波数では、高域フィルタが減衰を与えるような周波数になり得る。減衰は、例えば、２０ｄＢ／デカードの下がりレートまたは２０ｄＢ／デカードより高い下がりレートのように、異なるレートにおいて生じ得る。高域フィルタ６１８、６２０および低域フィルタ６１４、６１６に対するコーナ周波数は、同じになり得、もしくは実質的に同じ周波数または実質的に異なる周波数になり得る。高域および低域フィルタ６１４〜６２０のコーナ周波数は、一定または調節可能になり得る。
【００６４】
一実施形態において、コーナ周波数は、「高周波数」としてカテゴライズされる周波数および「低周波数」としてカテゴライズされる周波数を規定する境界周波数に対応し得る。例えば、低域フィルタ６１４、６１６に対するコーナ周波数は、その周波数より低い周波数が「低周波数」として特徴付けられるような周波数になり得る。同様に、高域フィルタ６１８、６２０に対するコーナ周波数は、その周波数よりも高い周波数が「高周波数」として特徴付けられるような周波数になり得る。
【００６５】
一実施形態において、高域および低域フィルタ６１４〜６２０に対するコーナ周波数は、予め決定され得、変化または調節可能でない場合もある。一実施形態において、高域および低域フィルタ６１４〜６２０に対するコーナ周波数は調節可能になり得、例えば、正規化された信号振幅６１０または正規化されたエッジスロープ６１２に基づいて調節され得る。本明細書中に前述されたように、正規化された信号振幅６１０は、低周波数の特定の範囲の代表であり得、信号正規化ブロック６０８の正規化されたエッジスロープ６１２は、高周波数の特定範囲を表し得る。一実施形態においては、低域フィルタ６１４、６１６に対するコーナ周波数は、正規化された信号振幅６１０に基づいて調節され得る。低域フィルタ６１４、６１６のコーナ周波数は、正規化された信号振幅６１０によって表される周波数コンテンツのかなりの部分が、コーナ周波数より低くなるように選ばれ得る。このようにして、正規化された信号振幅６１０は、「低周波数」としてカテゴライズされる周波数の範囲を決定できる。一実施形態において、高域フィルタ６１８、６２０に対するコーナ周波数は、正規化されたエッジスロープ６１２に基づき得る。例えば、高域フィルタ６１８、６２０のコーナ周波数は、正規化されたエッジスロープ６１２によって表される周波数コンテンツのかなりの部分が、コーナ周波数より高くなるように調節され得る。このようにして、正規化されたエッジスロープ６１２は、「高周波数」としてカテゴライズされる周波数の範囲を決定できる。調節可能コーナ周波数は、図７〜図９に関連して本明細書中により詳細において説明される。
【００６６】
図６の示された実施形態において、制御ブロック６０６は、等化後信号の低周波数コンテンツを提供する第１の低域フィルタ６１４および正規化された信号の低周波数コンテンツを提供する第２の低域フィルタ６１６を含む。低周波数コンテンツ比較器６２２は、２つの低域フィルタ６１４、６１６の出力を比較する。一実施形態においては、低周波数コンテンツ比較器６２２は、低域フィルタ６１４、６１６の出力のエネルギーレベルを計測でき、かつエネルギーレベルを実質的に均等化するように、信号正規化ブロック６０８内の正規化された信号振幅６１０を調節できる。この動作によって、信号正規化ブロック６０８の正規化された信号振幅６１０は、正規化された信号の低周波数コンテンツおよび等化後信号の低周波数コンテンツを実質的に等化するように制御され得る。したがって、この動作は、低周波数コンテンツが通信経路（１０６、図１）によって減衰されないこと、または補償を必要としないようにのみ減衰されることを想定し得る。
【００６７】
示された制御ブロック６０６は、等化後信号の高周波数コンテンツを提供する第１の高域フィルタ６１８および正規化された信号の高周波数コンテンツを提供する第２の高域フィルタ６２０をも含む。高周波数コンテンツ比較器６２４は、２つの高域フィルタ６１８、６２０の出力を比較する。一実施形態において、高周波数コンテンツ比較器６２４は、高域フィルタ６１８、６２０の出力のエネルギーレベルを計測でき、かつエネルギーレベルを実質的に等化するように等化ブロック６０２を制御できる。この動作によって、等化ブロック６０２における周波数コンテンツ調節６０８および／または高周波数調節６０４は、等化後信号内の高周波数コンテンツおよび正規化された信号内の高周波数コンテンツを実質的に等化するように調節され得る。
【００６８】
制御ブロック６０６内の比較器６２２、６２４は、様々な方法においてインプリメントされ得る。一実施形態において、比較器６２２、６２４は、信号のエネルギーレベルを計測するための回路網を含み得る。比較器６２２、６２４は、フィルタの出力を整流するための回路網を含み得る。整流された信号は、演算増幅器回路のようなエラー増幅器によって比較され得、エラー増幅器は比較に基づいて制御信号を生成できる。一実施形態においては、エラー増幅器は、アナログ制御信号を生成できる。一実施形態においては、アナログ制御信号は、アナログ−デジタル変換器によってデジタル信号に変換され得るか、またはエラー増幅器は、デジタル制御信号を生成できる。一実施形態においては、デジタル信号は、プログラマブルロジックデバイス（ＰＬＤ）に通信され得る。制御動作に対するＰＬＤの使用は、図９に関連して本明細書中に説明される。本明細書中に説明される実施形態は、例示的であり、限定するものではない。当業者は、本明細書において説明される比較器能力をインプリメントするために様々な回路が存在することを認識するであろう。
【００６９】
図７を参照すると、調節可能キャパシタンス７０４に接続される調節可能抵抗７０２を含む低域フィルタ７００の一実施形態が示される。同様に、図８は、調節可能抵抗８０４に接続される調節可能キャパシタンス８０２を含む高域フィルタ８００の一実施形態を示す。調節可能抵抗７０２、８０４は、抵抗およびスイッチの並列、直列、および／または他の配置を使用してインプリメントされ得る。調節可能キャパシタンス７０４、８０２は、キャパシタンスおよびスイッチの並列、直列、および／または他の配置を使用してインプリメントされ得る。スイッチは、所望の抵抗および／または所望のキャパシタンスを提供するためにプログラマブルロジックデバイス（図示されない）によって開けられ得るか、または閉じられ得る。抵抗および／またはキャパシタンスを調節することによって、図７〜図８におけるフィルタ７００、８００のコーナ周波数は変更され得る。
【００７０】
図９は、プログラマブルロジックデバイス（ＰＬＤ）９０２が制御動作を実行するために使用され得る、図１の制御ブロック１１２（図６の制御ブロック６０６も）の一実施形態を示す。図５および図７〜図８に示されるもののように、ＰＬＤ９０２は、調節可能抵抗または調節可能キャパシタンスにおけるスイッチに接続され得る。更に、ＰＬＤ９０２は、抵抗および／またはキャパシタンスを調節するようにプログラムされ得る。例えば、図５に関連して、ＰＬＤ９０２は、正規化されたエッジスロープを提供するために出力ノードＯＵＴＰ１およびＯＵＴＮ１に接続される抵抗５０２を調節するようにプログラムされ得る。ＰＬＤは、正規化された信号振幅を提供するために電流ミラー内の抵抗５１２を調節するようにもプログラムされ得る。他の例としては、図７〜図８に関連して、ＰＬＤ８０２は、所望のコーナ周波数を提供するためにフィルタ７００、８００内の抵抗７０２、８０４および／またはキャパシタンス７０４、８０２を調節するようにプログラムされ得る。一実施形態においては、ＰＬＤ９０２が信号正規化ブロック９０８内の正規化されたエッジスロープ９０４および／または正規化された信号振幅９０６を変化させた場合、ＰＬＤ９０２は、それに応じて、制御ブロック内の高域および低域フィルタ９１０、９１２のコーナ周波数も変更できる。制御ブロック９１６内のＰＬＤ９０２または他の構成要素は、制御ブロック９１６内のフィルタ９１０、９１２のコーナ周波数に基づいて、等化ブロック９１４における周波数コンテンツ調節を制御できる。
【００７１】
図９のＰＬＤ９０２は制御ブロック９１６の一部として示されるが、制御ブロック９１６は、ＰＬＤ９０２が他の目的のためにも使用され得るように、ＰＬＤリソースの一部のみを使用し得る。したがって、ＰＬＤ９０２は、物理的に、制御ブロック９１６の一部になる必要はない。図９は例示的であり、回路構成要素の他の配置および数は、本明細書中に説明される能力を提供するために使用され得る。
【００７２】
したがって、これまでに説明された事項は、通信経路から受信される信号を調節するためのシステムおよび方法である。受信器は、信号の周波数成分の少なくとも一部を減衰する通信経路から信号を受信できる。受信器は、受信された信号の周波数コンテンツの少なくとも一部を調節する等化ブロック、正規化された信号振幅および／または正規化されたエッジスロープを提供する信号正規化ブロック、および制御ブロックを含み得る。制御ブロックは、等化ブロック内の周波数コンテンツ調節および／または信号正規化ブロック内の正規化された信号振幅または正規化されたエッジスロープを制御できる。一実施形態においては、制御ブロックは、高周波数に対する等化ブロックにおける周波数調節を制御するが、低周波数に対しては制御しない。低周波数調節に対して、制御ブロックは、信号正規化ブロック内の正規化された信号振幅を制御する。このようにして、低周波数コンテンツに対する制御された調節は、信号正規化ブロックにおいて実行される。当業者は、本明細書中に説明および／または図示された任意の実施形態が例示的であり、上記の特許請求の範囲によって規定されるような発明の範囲を限定しないことを理解するであろう。
【００７３】
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。
【００７４】
通信経路から受信される信号を調節するためのシステムおよび方法が開示される。受信器は、信号の周波数成分の少なくとも一部を減衰する通信経路から信号を受信できる。受信器は、受信される信号の周波数コンテンツの少なくとも一部を調節する等化ブロック、正規化された信号振幅および／または正規化されたエッジスロープを提供する信号正規化ブロック、および制御ブロックを含み得る。一実施形態においては、制御ブロックは、高周波数に対する等化ブロックにおける周波数調節を制御するが、低周波数に対しては制御しない。低周波数調節に対して、制御ブロックは、信号正規化ブロック内の正規化された信号振幅を制御する。このようにして、低周波数コンテンツに対する制御された調節は、信号正規化ブロックにおいて実行される。
【符号の説明】
【００７５】
１００  システム
１０４  受信器
１０６  通信経路
１０８  等化ブロック
１１０  信号正規化ブロック
１１２  制御ブロック
１１４  正規化された信号振幅
１１６  正規化されたエッジスロープ
【図１】
2010098746.tif 000003
【図２】
2010098746.tif 000004
【図３】
2010098746.tif 000005
【図４】
2010098746.tif 000006
【図５】
2010098746.tif 000007
【図６】
2010098746.tif 000008
【図７】
2010098746.tif 000009
【図８】
2010098746.tif 000010
【図９】
2010098746.tif 000011