(57)【要約】【課題】  複数の送信部を時分割で動作させて、これら複数の送信部が出力する送信信号を１本の通信路で伝送する構成のシリアル通信装置では、送信していない送信部の出力信号にノイズが重畳すると、このノイズが送信信号に重畳され、誤ったデータを受信してしまうという課題を解決する。【解決手段】  送信部に１対１に対応し、この対応する送信部の送信信号が入力されるスタートビット検出部を設け、このスタートビット検出部がスタートビットを検出すると、一定期間送信していない送信部の出力信号をマスクするようにした。送信していない送信部の出力にノイズが重畳しても、このノイズはマスクされるので、ノイズに影響されない正しい信号を伝送することができる。【選択図】図１
2010187251.tif 000002
【特許請求の範囲】
【請求項１】
送信の開始を表すスタートビットを具備した送信信号を時分割で送信する、少なくとも２つの送信部と、
前記送信部が出力する送信信号が入力され、前記スタートビットを検出してから所定の期間その出力信号をアクティブにするスタートビット検出部と、
前記送信部が出力する送信信号、および前記スタートビット検出部の出力信号が入力され、前記スタートビット検出部の出力信号に基づいて、送信していない送信部の出力信号をマスクする信号マスク部と、
を具備したことを特徴とするシリアル通信装置。
【請求項２】
前記スタートビット検出部がその出力信号をアクティブにする期間は、対応する送信部が送信信号を送信している期間としたことを特徴とする請求項１記載のシリアル通信装置。
【請求項３】
前記送信部は、調歩同期方式でデータを送信するようにしたことを特徴とする請求項１若しくは請求項２記載のシリアル通信装置。
【請求項４】
前記信号マスク部は、
前記送信部が送信する送信信号、およびこの送信部を除く送信部の出力信号が入力されるスタートビット検出部の出力信号が入力され、このスタートビット検出部の出力信号がアクティブのときに、入力された送信信号をマスクする第１のゲートと、
前記第１のゲートの出力信号が入力され、入力された信号の論理和を出力する第２のゲートと、
で構成されることを特徴とする請求項１乃至請求項３いずれかに記載のシリアル通信装置。
【請求項５】
前記送信部の数を２としたことを特徴とする請求項１乃至請求項４いずれかに記載のシリアル通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スタートビットを具備した送信信号を時分割多重送信するシリアル通信装置に関するものである。
【背景技術】
【０００２】
図４に、調歩同期方式でデジタルデータを時分割多重送信するシリアル通信装置の構成を示す。図４において、１０、１１は調歩同期方式でデジタルデータを送信する送信部である。送信部１０、１１は、互いに通信時間が重ならないように、送信データをシリアルで送信する。
【０００３】
１２は負論理のオアゲートであり、カプラとして動作する。オアゲート１２には送信部１０、１１が出力する送信信号が入力される。オアゲート１２は入力された送信信号の論理和を演算し、通信路１３に出力する。
【０００４】
通信路１３には受信部１４が接続される。受信部１４はオアゲート１２が出力する送信信号を解析し、デジタルデータに変換する。このようにすることにより、１本の通信路１３で２つの送信部からの送信信号を伝送することができる。
【０００５】
図５に、調歩同期方式による送信信号のフォーマットを示す。送信信号はスタートビットＳｔａ、送信データＤ、パリティビットＰ、ストップビットＳｔｏの４つの部分で構成される。
【０００６】
送信しないときは、送信部１０、１１の出力信号は高レベルに維持される。送信の開始時に、１クロックの間送信信号を低レベルにする。これをスタートビットという。スタートビットの後に、７〜８ビットの送信データＤが送信される。
【０００７】
送信データＤが終了すると、パリティビットＰが送信される。パリティビットＰは送信されたデータが正確に受信されているかをチェックするためのビットである。パリティビットＰが終了すると１〜２ビットのストップビットＳｔｏ（高レベル）が送信され、送信が終了する。
【０００８】
図６に、送信信号の例を示す。図６（Ａ）、（Ｂ）はそれぞれ送信部１０、１１が出力する送信信号の波形図、（Ｃ）は受信部１４が受信する受信信号の波形図である。Ｔ１、Ｔ２はそれぞれ送信部１０、１１の送信期間を表し、Ｒ１、Ｒ２は受信部１４の受信期間を表している。
【０００９】
送信しないときの送信部１０、１１の出力はいずれも高レベルなので、オアゲート１２の出力も高レベルになる。送信部１０、１１のどちらかが送信を開始し、その出力が低レベルになると、オアゲート１２の出力も低レベルになる。前述したように、送信部１０と１１は時分割で送信するので、受信部１４は正しいデータを受信することができる。
【特許文献１】特開平１１−０８８４４２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、このようなシリアル通信装置には次のような課題があった。オアゲート１２は送信部１０と１１の出力信号の論理和を出力しているだけなので、２０に示すように、送信していない側の送信部の出力信号がノイズなどによって低レベルになると、オアゲート１２の出力は、送信している側の送信部の出力が高レベルであっても低レベルに変化する。そのため、２１に示すように受信部１４は誤った信号を受信し、文字化けが発生して正確なデジタルデータを再現することができないという課題があった。
【００１１】
従って本発明の目的は、データを送信していない側の送信部の出力信号をマスクすることにより、正確なデジタルデータを送受信することができるシリアル通信装置を提供することにある。
【課題を解決するための手段】
【００１２】
このような課題を解決するために、本発明のうち請求項１記載の発明は、
送信の開始を表すスタートビットを具備した送信信号を時分割で送信する、少なくとも２つの送信部と、
前記送信部が出力する送信信号が入力され、前記スタートビットを検出してから所定の期間その出力信号をアクティブにするスタートビット検出部と、
前記送信部が出力する送信信号、および前記スタートビット検出部の出力信号が入力され、前記スタートビット検出部の出力信号に基づいて、送信していない送信部の出力信号をマスクする信号マスク部と、
を具備したものである。送信していない送信部の出力信号にノイズが重畳しても、正しいデータを受信することができる。
【００１３】
請求項２記載の発明は、請求項１記載の発明において、
前記スタートビット検出部がその出力信号をアクティブにする期間を、対応する送信部が送信信号を送信している期間としたものである。送信効率を高くすることができる。
【００１４】
請求項３記載の発明は、請求項１若しくは請求項２記載の発明において、
前記送信部は、調歩同期方式でデータを送信するようにしたものである。よく用いられる通信方式に対応できる。
【００１５】
請求項４記載の発明は、請求項１乃至請求項３いずれかに記載の発明において、
前記信号マスク部を、
前記送信部が送信する送信信号、およびこの送信部を除く送信部の出力信号が入力されるスタートビット検出部の出力信号が入力され、このスタートビット検出部の出力信号がアクティブのときに、入力された送信信号をマスクする第１のゲートと、
前記第１のゲートの出力信号が入力され、入力された信号の論理和を出力する第２のゲートと、
で構成したものである。信号マスク部の構成を簡単にすることができる。
【００１６】
請求項５記載の発明は、請求項１乃至請求項４いずれかに記載の発明において、
前記送信部の数を２としたものである。よく用いられる構成に適用できる。
【発明の効果】
【００１７】
以上説明したことから明らかなように、本発明によれば次のような効果がある。
請求項１，２、３、４および５の発明によれば、複数の送信部から時分割でデジタルデータを送信するシリアル通信装置であって、各送信部に１対１に対応し、対応する送信部が出力する送信信号のスタートビットを検出すると所定の期間その出力をアクティブにするスタートビット検出部と、このスタートビット検出部および送信部の出力が入力され、いずれかのスタートビット検出部の出力がアクティブの間、送信信号を送信していない送信部の出力信号をマスクする信号マスク部を具備した。
【００１８】
送信信号を送信していない送信部の出力信号にノイズが重畳しても、このノイズは信号マスク部でマスクされるので、受信部は正確な信号を受信することができるという効果がある。
【発明を実施するための最良の形態】
【００１９】
以下本発明を図面を用いて詳細に説明する。図１は本発明に係るシリアル通信装置の実施例１を示す構成図である。なお、図４と同じ要素には同一符号を付し、説明を省略する。
【実施例１】
【００２０】
図１において、３０、３１はスタートビット検出部であり、それぞれ送信部１０、１１が出力する送信信号が入力される。スタートビット検出部３０、３１は、スタートビットを検出すると、一定期間その出力をアクティブにする。すなわち、送信部とスタートビット検出部は１対１に対応しており、スタートビット検出部は対応する送信部が出力する送信信号のスタートビットを検出すると、一定期間その出力をアクティブにする。
【００２１】
３２は信号マスク部であり、負論理のアンドゲート３３、３４、および負論理のオアゲート３５で構成される。アンドゲート３３、３４は第１のゲートに相当し、オアゲート３５は第２のゲートに相当する。
【００２２】
アンドゲート３３には送信部１０が出力する送信信号とスタートビット検出部３１の出力信号が入力され、アンドゲート３４には送信部１１が出力する送信信号とスタートビット検出部３０の出力信号が入力される。また、オアゲート３５にはアンドゲート３３と３４の出力が入力される。オアゲート３５の出力は通信路１３を経由して受信部１４に入力される。
【００２３】
図１では、スタートビット検出部３０、３１及び信号マスク部３２が送信部１０、１１側にある例を示しているが、この構成に限定されることはなく、これらスタートビット検出部３０、３１、信号マスク部３２の全部又は一部が受信部側にあってもよい。
【００２４】
次に、図２に基づいて実施例１の動作を説明する。図２（Ａ）〜（Ｅ）はそれぞれ送信部１０が出力する送信信号、スタートビット検出部３０の出力信号、送信部１１が出力する送信信号、スタートビット検出部３１の出力信号、受信部１４が受信する受信信号である。なお、スタートビット検出部３０、３１の出力信号は高レベルがアクティブであるとする。
【００２５】
図５で説明したように、送信部１０、１１が出力する送信信号は、送信していないときは高レベルである。また、送信の開始時にスタートビットが送信され、１クロックの間送信信号は低レベルになる。このため、送信信号の立ち下がりを検出することにより、スタートビットを検出することができる。スタートビット検出部としては、例えばワンショットマルチバイブレータを用いることができる。
【００２６】
送信部１０の送信信号が立ち下がると、スタートビット検出部３０はその出力を一定期間高レベルにする。図２では時刻ｔ１で送信部１０の送信信号が立ち下がっているので、（Ｂ）のスタートビット検出部３０の出力信号は、ｔ１からｔ３の間高レベルになる。
【００２７】
スタートビット検出部３０と送信部１１の送信信号はアンドゲート３４に入力されるので、時刻ｔ１からｔ３の間は、送信部１１の出力信号のレベルに拘わらず、アンドゲート３４の出力信号は高レベルになる。
【００２８】
（Ｄ）に示すように、時刻ｔ４で送信部１１の出力信号が立ち下がると、スタートビット検出部３１は、時刻ｔ４からｔ５の間その出力を高レベルにする。スタートビット検出部３１と送信部１０の出力信号はアンドゲート３３に入力されているので、時刻ｔ４からｔ５の間は、送信部１０の出力信号のレベルに拘わらず、アンドゲート３３の出力は高レベルになる。
【００２９】
（Ｃ）に示すように、時刻ｔ２でノイズの影響により送信部１１の出力信号が低レベルになったとする。このときスタートビット検出部３０の出力は高レベルなので、この低レベル信号はアンドゲート３４で阻止され、受信部１４に伝達されない。従って、受信部１４は正しい信号を受信することができる。
【００３０】
このように、スタートビット検出部３０、３１はスタートビットを検出すると一定期間その出力をアクティブにし、信号マスク部３２はこのスタートビット検出部の出力で送信していない側の送信部の出力をマスクするようにした。このため、送信していない側の送信部の出力信号にノイズが重畳してもこのノイズは信号マスク部３２で阻止されるので、受信部１４に正しい信号を伝達することができる。
【００３１】
スタートビット検出部３０、３１がその出力信号をアクティブにする期間は、対応する送信部が信号を送信する期間、すなわちスタートビットＳｔａからストップビットＳｔｏまでの期間とする。図５で説明したように、調歩同期方式では送信信号はスタートビットＳｔａ、送信データＤ、パリティビットＰ、ストップビットＳｔｏで構成されており、そのビット数は固定されているので、送信期間は一定値となる。従って、スタートビット検出部３０、３１がその出力をアクティブにする期間も一定値になる。
【００３２】
図３に本発明の実施例２の構成を示す。この実施例２は送信部を３つ以上用いたものである。この構成により、通信路１３をより効率的に使用することができる。なお、図１と同じ要素には同一符号を付し、説明を省略する。
【実施例２】
【００３３】
図３において、４０ａ、４０ｂ〜４０ｎはＮ個の送信部であり、調歩同期方式により送信データを送信する。送信部４０ａ、４０ｂ〜４０ｎは、互いに重複しないように時分割で送信信号を送信する。
【００３４】
４１ａ、４１ｂ〜４１ｎはスタートビット検出部であり、それぞれ送信部４０ａ、４０ｂ〜４０ｎが出力する送信信号が入力される。すなわち、送信部４０ａ、４０ｂ〜４０ｎとスタートビット検出部４１ａ、４１ｂ〜４１ｎは１対１に対応している。スタートビット検出部４１ａ、４１ｂ〜４１ｎは入力された送信信号のスタートビットを検出すると、一定期間出力信号を高レベル（アクティブ）にする。
【００３５】
４２は信号マスク部であり、負論理のＮ入力アンドゲート４３ａ、４３ｂ〜４３ｎ、およびＮ入力の負論理オアゲート４４で構成される。アンドゲート４３ａ、４３ｂ〜４３ｎは第１のゲートに相当し、オアゲート４４は第２のゲートに相当する。
【００３６】
アンドゲート４３ａには、送信部４０ａの出力信号およびスタートビット検出部４１ｂ〜４１ｎの出力信号が入力される。アンドゲート４３ｂには、送信部４０ｂの出力信号およびスタートビット検出部４１ａ、４１ｃ（図示せず）〜４１ｎの出力信号が入力される。同様に、アンドゲート４３ｎには、送信部４０ｎの出力信号と、スタートビット検出部４１ｎを除くスタートビット検出部の出力信号が入力される。送信部４０ａ、４０ｂ〜４０ｎとアンドゲート４３ａ、４３ｂ〜４３ｎは１対１に対応している。
【００３７】
アンドゲート４３ａ、４３ｂ〜４３ｎの出力信号はオアゲート４４に入力される。このオアゲート４４の出力信号は、通信路１３を経由して受信部１４に入力される。
【００３８】
送信部４０ａがデータを送信している間は、スタートビット検出部４１ａの出力信号が高レベル（アクティブ）になる。そのため、送信部４０ｂ〜４０ｎの出力信号はアンドゲート４３ｂ〜４３ｎでマスクされる。
【００３９】
同様に、送信部４０ｎがデータを送信しているときはスタートビット検出部４１ｎの出力信号が高レベル（アクティブ）になり、他の送信部の出力信号はマスクされる。すなわち、データを送信している送信部を除く送信部の出力信号は、信号マスク部４２でマスクされる。従って、データを送信している送信部以外の送信部の出力信号にノイズが重畳しても、このノイズは信号マスク部４２でマスクされるので、受信部１４は正確な信号を受信することができる。
【００４０】
図３では、スタートビット検出部４１ａ〜４１ｎ及び信号マスク部４２が送信部４０ａ〜４０ｎ側にある例を示しているが、この構成に限定されることはなく、これらスタートビット検出部４１ａ〜４１ｎ、信号マスク部４２の全部又は一部が受信部側にあってもよい。
【００４１】
なお、実施例１、２では、信号マスク部をアンドゲートとオアゲートで構成したが、この構成に限定されることはない。要は、スタートビット検出部の出力信号を用いて、送信していない送信部の出力信号をマスクする構成であればよい。
【００４２】
また、これらの実施例では信号を送信しないときに高レベルであり、信号開始時に１クロック間低レベルのスタートビットを有する送信信号について説明したが、信号を送信しないときに低レベルであり、スタートビットが高レベルである送信信号に適用することもできる。この場合、スタートビット検出部３０、３１、４１ａ〜４１ｎはスタートビットを検出すると一定期間出力信号を低レベルにし、信号マスク部３２、４２のゲートとして正論理のゲートを用いればよい。
【００４３】
また、これらの実施例では調歩同期方式の送信信号について説明したが、この方式の信号に限定されることはない。要は、送信開始時に一定期間そのレベルが変化するスタートビットを有する送信信号であればよい。
【００４４】
また、スタートビット検出部３０、３１、４１ａ〜４１ｎの出力信号をアクティブにする期間は、送信信号が送信される期間より長くてもよい。但し、アクティブになっている期間は送信できないので、送信信号の長さとアクティブ期間を同じにすると、通信効率を高くすることができる。
【００４５】
また、これらの実施例では送信信号の立ち下がりでスタートビットを検出するようにしたが、送信信号の立ち上がりで検出するようにしてもよい。スタートビットに続く送信データが“０”であるとこの送信データに対応する送信信号は低レベルになるので、スタートビットを検出する時点がずれるが、スタートビットを検出していることに変わりはない。但し、検出時点がずれるとそれに応じてスタートビット検出部出力のアクティブ期間を短くしないと、送信できない期間が発生して通信効率が低下する。
【００４６】
さらに、送信信号の立ち上がり、立ち下がりに付加して、あるいは立ち上がり、立ち下がりを用いないでスタートビットを検出するようにしてもよい。例えば、スタートビットのレベルが一定期間（１クロック間）継続していることを確認してスタートビット検出とすると、より確実にスタートビットを検出できる。
【図面の簡単な説明】
【００４７】
【図１】実施例１の構成図である。
【図２】実施例１の動作を説明するための特性図である。
【図３】実施例２の構成図である。
【図４】従来のシリアル通信装置の構成図である。
【図５】調歩同期方式のフォーマットを説明するための図である。
【図６】従来のシリアル通信装置の動作を説明するための特性図である。
【符号の説明】
【００４８】
１０、１１、４０ａ、４０ｂ〜４０ｎ  送信部
１３  通信路
１４  受信部
３０、３１、４１ａ、４１ｂ〜４１ｎ  スタートビット検出部
３２、４２  信号マスク部
３３、３４、４３ａ、４３ｂ〜４３ｎ  アンドゲート
３５、４４  オアゲート
【図１】
2010187251.tif 000003
【図２】
2010187251.tif 000004
【図３】
2010187251.tif 000005
【図４】
2010187251.tif 000006
【図５】
2010187251.tif 000007
【図６】
2010187251.tif 000008