(57)【要約】【課題】駆動信号に対する応答遅れを考慮してＦＥＴをオンオフし、リニアソレノイドの駆動用電源の短絡防止、消費電力低減が可能なソレノイドの駆動方法を提供する。【解決手段】電源１３とグランド間に直列接続された２つのＦＥＴ１１，１２の接続点にリニアソレノイド１の一端が接続され、他端がリニアソレノイド１を流れる電流検出用の抵抗１５を介してグランドに接続され、ＦＥＴ１１，１２のゲートには制御回路１４から駆動信号が入力されるソレノイドの駆動回路におけるソレノイドの駆動方法であって、ＦＥＴ１１をオンからオフにし、ＦＥＴ１２をオフからオンにする場合には、ＦＥＴ１１のオフ信号検出後に、抵抗１５の両端電圧の増加から減少への変化でＦＥＴ１２をオンし、ＦＥＴ１１をオフからオンにし、ＦＥＴ１２をオンからオフにする場合には、ＦＥＴ１２のオフ信号検出後に、抵抗１５の両端電圧の急変でＦＥＴ１１をオンするものである。【選択図】図２
2010080765.tif 000002
【特許請求の範囲】
【請求項１】
第１の駆動信号によってオンオフする第１のトランジスタを介して第１の電源からの電流をソレノイドに供給する電流供給経路と、前記電流供給経路が遮断された時に、第２の駆動信号によってオンオフする第２のトランジスタを介して第２の電源からの誘導性の電流を前記ソレノイドに供給する還流電流経路と、前記ソレノイドを流れる電流を検出するための電流検出用抵抗とを備えたソレノイドの駆動回路におけるソレノイドの駆動方法であって、
前記第１のトランジスタをオン状態からオフ状態にし、前記第２のトランジスタをオフ状態からオン状態に切り換える場合には、前記第１のトランジスタをオフにする前記第１の駆動信号を検出した後に、前記電流検出用抵抗の両端に発生する電圧が増加から減少に変化した時点を検出してから前記第２のトランジスタをオンさせ、
前記第１のトランジスタをオフ状態からオン状態にし、前記第２のトランジスタをオン状態からオフ状態に切り換える場合には、前記第２のトランジスタをオフにする前記第２の駆動信号を検出した後に、前記電流検出用抵抗の両端に発生する電圧の変化が急変した時点を検出してから前記第１のトランジスタをオンさせるようにしたことを特徴とするソレノイドの駆動回路におけるソレノイドの駆動方法。
【請求項２】
前記リニアソレノイドを流れる電流を急激に減少させる場合のソレノイドの駆動回路におけるソレノイドの駆動方法であって、
前記第１のトランジスタをオン状態からオフ状態にし、前記第２のトランジスタをオフ状態からオン状態に切り換える場合に、前記第１のトランジスタをオフにする前記第１の駆動信号を検出した後に、前記電流検出用抵抗の両端に発生する電圧が増加から減少に変化した時点を検出しても前記第２のトランジスタをオンさせないようにしたことを特徴とする請求項１に記載のソレノイドの駆動回路におけるソレノイドの駆動方法。
【請求項３】
第１の駆動信号によってオンオフする第１のトランジスタを介して第１の電源からの電流をソレノイドに供給する電流供給経路と、前記電流供給経路が遮断された時に、第２の駆動信号によってオンオフする第２のトランジスタを介して第２の電源からの誘導性の電流を前記ソレノイドに供給する還流電流経路と、前記ソレノイドを流れる電流を検出するための電流検出用抵抗と、前記第１と第２のトランジスタの接続点の電圧変化を検出する電圧検出手段とを備えたソレノイドの駆動回路におけるソレノイドの駆動方法であって、
前記第１のトランジスタをオン状態からオフ状態にし、前記第２のトランジスタをオフ状態からオン状態に切り換える場合には、前記第１のトランジスタをオフにする前記第１の駆動信号を検出した後に、前記電流電圧検出手段の出力波形の立下がりエッジを検出してから前記第２のトランジスタをオンさせ、
前記第１のトランジスタをオフ状態からオン状態にし、前記第２のトランジスタをオン状態からオフ状態に切り換える場合には、前記第２のトランジスタをオフにする前記第２の駆動信号を検出した後に、前記電流電圧検出手段の出力波形の立下がりエッジを検出してから前記第１のトランジスタをオンさせるようにしたことを特徴とするソレノイドの駆動回路におけるソレノイドの駆動方法。
【請求項４】
前記リニアソレノイドを流れる電流を急激に減少させる場合のソレノイドの駆動回路におけるソレノイドの駆動方法であって、
前記第１のトランジスタをオン状態からオフ状態にし、前記第２のトランジスタをオフ状態からオン状態に切り換える場合に、前記第１のトランジスタをオフにする前記第１の駆動信号を検出した後に、前記電流電圧検出手段の出力波形の立下がりエッジを検出しても前記第２のトランジスタをオンさせないようにしたことを特徴とする請求項３に記載のソレノイドの駆動回路におけるソレノイドの駆動方法。
【請求項５】
前記第１と第２のトランジスタがＭＯＳＦＥＴであることを特徴とする請求項１から４の何れか１項に記載のソレノイドの駆動回路におけるソレノイドの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はソレノイドの駆動回路における電流制御方法に関し、特に、ＰＷＭ制御（パルス幅変調制御）により、リニアソレノイドに流れる電流を制御するソレノイドの駆動回路における電流制御方法に関する。
【背景技術】
【０００２】
近年、自動車の安全性、低燃費、低公害化の社会的気運の高まりから、カーエレクトロニクスの分野は急速に発達している。このような背景の中で、変速ショックが少ないオートマチックトランスミッション、可変吸排気バルブが自動車に採用されるようになってきている。リニアソレノイドはこのようなオートマチックトランスミッションの遊星ギヤ、ロックアップクラッチ、ライン圧の制御や、可変吸排気バルブの開閉動作の制御を行うものであり、ＥＣＵ等の駆動回路によって駆動される。そして、リニアソレノイドによって動作する車載機器が増えるにつれ、リニアソレノイドの駆動回路の採用が著しく増加することが考えられる。
【０００３】
リニアソレノイドは、通電電流に応じて出力をリニア（直線的）に調整することができるソレノイドであり、例えば、図１（ａ）に示すようにライン油圧を得るためにリニアソレノイドバルブ１０として使用される。この場合、リニアソレノイドバルブ１０は、図１（ｂ）に示すような制御電流に対してリニアに変化する油圧を供給することができる。
【０００４】
図１（ａ）に示す構成では、リニアソレノイドバルブ１０は、自動車のトランスミッションのライン油圧を制御するのに使用されており、リニアソレノイド１、プランジャ２、プランジャ２によって駆動されるバルブ部３、及び電流制御コネクタ４を備えている。水温やクランクポジション等のエンジン制御パラメータが入力されるエンジン制御コンピュータ５から、油温やトランスミッションの回転数等のトランスミッション制御パラメータが入力されるトランスミッション制御コンピュータ６に指令が出ると、トランスミッション制御コンピュータ６は必要なライン油圧に対応する制御電流を、リニアソレノイドバルブ１０の電流制御コネクタ４に出力する。
【０００５】
リニアソレノイドバルブ１０のバルブ部３には、オイル溜まり７からポンプ８によって吸い上げられた油圧が、プライマリレギュレータバルブ９を経て供給されている。そして、電流制御コネクタ４に入力された制御電流の大きさに応じてリニアソレノイド１がプランジャを移動させると、プランジャ２の移動によってバルブ部３のバルブ位置が変化し、制御電流値に対応するライン油圧がトランスミッションに供給される。
【０００６】
リニアソレノイドバルブ１０を自動車のトランスミッションに使用することにより、変速時のショック低減、燃費向上を図ることができる。また、リニアソレノイドバルブ１０は、吸排気バルブの制御に使用することもでき、この場合は、排気ガスの清浄性、トルク、出力、及び燃費を向上することができる。
【０００７】
図２は、特許文献１に記載されたリニアソレノイド１の駆動回路２０の構成を示すものである。この回路では、第１のトランジスタであるＦＥＴ１１と第２のトランジスタであるＦＥＴ１２が直列に接続され、ドレインが電源１３に接続され、ソースが接地されている、また、ＦＥＴ１１とＦＥＴ１２のゲートはそれぞれスイッチング制御回路１４に接続されており、ＦＥＴ１１とＦＥＴ１２の結合点がリニアソレノイド１と、ソレノイド電流検出用抵抗１５を通じて接地されている。更に、ソレノイド電流検出用抵抗１５の両端の電圧を入力とする差動増幅器（以後アンプという）１６が設けられており、このアンプ１６の出力がスイッチング制御回路１４に入力されている。スイッチング制御回路１４は、図１に示したトランスミッション制御コンピュータ６、或いはトランスミッション制御コンピュータ６の中の一部の回路に対応する。
【０００８】
この構成では、スイッチング制御回路１４からのＦＥＴ１１への駆動信号がハイレベルとなり、ＦＥＴ１２への駆動信号がローレベルになると、ＦＥＴ１１はオン状態になり、ＦＥＴ１２はオフ状態になる。この時は図に符号Ａで示すように、電源１３からの電流が、ＦＥＴ１１，リニアソレノイド１、抵抗１５の経路（電流供給経路）で流れる。一方、この状態からスイッチング制御回路１４からのＦＥＴ１１への駆動信号がローレベルとなり、ＦＥＴ１２への駆動信号がハイレベルになると、ＦＥＴ１１はオフ状態になり、ＦＥＴ１２はオン状態になる。この時は図に符号Ｂで示すように、グランドからの誘導性の電流が、ＦＥＴ１２，リニアソレノイド１、抵抗１５の経路（還流電流計路）で流れる。
【０００９】
【特許文献１】特開２００６−２６９５４０号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、特許文献１に開示の駆動回路では、電流供給回路にあるＦＥＴ１１と還流電流経路にあるＦＥＴ１２のオンオフのタイミングが記載されておらず、ＦＥＴの応答遅れを考慮せずにＦＥＴのオンオフを切り換えた場合には、電源がグランドに対して短絡する虞があるという問題点がある。また逆に、ＦＥＴの切り換えに十分な切換時間を設定した場合は、ＦＥＴの寄生ダイオードによる還流電流通電時間が長くなり、消費電力（発熱量）がアップする。例えば、リニアソレノイドの電流が１Ａとし、ＦＥＴのオン抵抗が０．１Ω、ＦＥＴの寄生ダイオードの順方向電圧を１Ｖとすると、ＦＥＴが、オンの時は０．１Ｗ、オフの時（還流時）は１Ｗとなる。更に、リニアソレノイドに流す電流を急激に小さくすることが必要な場合については、特許文献１の駆動回路には開示がない。
【００１１】
そこで、本発明は、ＦＥＴの駆動信号に対する応答遅れを考慮し、ＦＥＴのオンオフを切り換えた場合に電源がグランドに対して短絡する虞がなく、更に、リニアソレノイドに流す電流を急激に小さくすることが必要な場合にも対応することが可能な、ソレノイドの駆動回路における電流制御方法を提供することを目的としている。
【課題を解決するための手段】
【００１２】
前記目的を達成する本発明の第１の形態のソレノイドの駆動回路における電流制御方法は、第１の駆動信号によってオンオフする第１のトランジスタを介して第１の電源からの電流をソレノイドに供給する電流供給経路と、電流供給経路が遮断された時に、第２の駆動信号によってオンオフする第２のトランジスタを介して第２の電源からの誘導性の電流をソレノイドに供給する還流電流経路と、ソレノイドを流れる電流を検出するための電流検出用抵抗とを備えたソレノイドの駆動回路におけるソレノイドの駆動方法であって、第１のトランジスタをオン状態からオフ状態にし、第２のトランジスタをオフ状態からオン状態に切り換える場合には、第１のトランジスタをオフにする第１の駆動信号を検出した後に、電流検出用抵抗の両端に発生する電圧が増加から減少に変化した時点を検出してから第２のトランジスタをオンさせ、第１のトランジスタをオフ状態からオン状態にし、第２のトランジスタをオン状態からオフ状態に切り換える場合には、第２のトランジスタをオフにする第２の駆動信号を検出した後に、電流検出用抵抗の両端に発生する電圧の変化が急変した時点を検出してから第１のトランジスタをオンさせるようにしたことを特徴としている。
【００１３】
前記目的を達成する本発明の第２の形態のソレノイドの駆動回路における電流制御方法は、第１の駆動信号によってオンオフする第１のトランジスタを介して第１の電源からの電流をソレノイドに供給する電流供給経路と、電流供給経路が遮断された時に、第２の駆動信号によってオンオフする第２のトランジスタを介して第２の電源からの誘導性の電流をソレノイドに供給する還流電流経路と、ソレノイドを流れる電流を検出するための電流検出用抵抗と、第１と第２のトランジスタの接続点の電圧変化を検出する電圧検出手段とを備えたソレノイドの駆動回路におけるソレノイドの駆動方法であって、第１のトランジスタをオン状態からオフ状態にし、第２のトランジスタをオフ状態からオン状態に切り換える場合には、第１のトランジスタをオフにする第１の駆動信号を検出した後に、電流電圧検出手段の出力波形の立下がりエッジを検出してから前記第２のトランジスタをオンさせ、第１のトランジスタをオフ状態からオン状態にし、第２のトランジスタをオン状態からオフ状態に切り換える場合には、第２のトランジスタをオフにする第２の駆動信号を検出した後に、電流電圧検出手段の出力波形の立下がりエッジを検出してから第１のトランジスタをオンさせるようにしたことを特徴としている。
【発明の効果】
【００１４】
本発明によれば、リニアソレノイドをＦＥＴを用いた駆動回路で駆動する場合に、ＦＥＴのオンオフを切り換えた場合でも電源がグランドに対して短絡する虞がなく、更に、リニアソレノイドに流す電流を急激に小さくすることが必要な場合に対応が可能である。
【発明を実施するための最良の形態】
【００１５】
以下、添付図面を用いて本発明の実施の形態を、具体的な実施例に基づいて詳細に説明する。
【００１６】
本発明のソレノイドの駆動回路における電流制御方法の第１の実施例は、図２で説明した特許文献１に記載されたリニアソレノイド１の駆動回路２０における電流制御方法であり、図２に示した構成において、第１のＦＥＴ１１と第２のＦＥＴ１２のオンオフを制御して電流を制御するものである。図２のリニアソレノイド１の駆動回路２０についてはその構成を既に説明してあるので、ここではその説明を省略する。
【００１７】
図３は、図２に示したソレノイドの駆動回路２０における本発明の第１の実施例のソレノイドの駆動方法の手順を説明するフローチャートである。図３に示した制御手順は、図２のスイッチング制御回路１４によって所定時間毎に行われるものであり、ＦＥＴ１１，１２のオンオフを制御するものである。
【００１８】
ステップ３０１ではＦＥＴ１１，ＦＥＴ１２のオンオフの切換時期か否かを判定する。ＦＥＴ１１，ＦＥＴ１２のオンオフの切換時期でない場合はこのままこのルーチンを終了するが、ＦＥＴ１１，ＦＥＴ１２のオンオフの切換時期であると判定された場合はステップ３０２に進む。
【００１９】
ステップ３０２では、ＦＥＴ１１をオンからオフへ、且つＦＥＴ１２をオフからオンへ切り換える時期か否かを判定する。そして、ＦＥＴ１１をオンからオフへ、且つＦＥＴ１２をオフからオンへ切り換える時期である場合にはステップ３０３に進み、そうでない時、即ち、ＦＥＴ１１をオフからオンへ、且つＦＥＴ１２をオンからオフへ切り換える時期である場合にはステップ３０６に進む。
【００２０】
まず、ＦＥＴ１１をオンからオフへ、且つＦＥＴ１２をオフからオンへ切り換える場合について説明する。この場合はステップ３０３においてＦＥＴ１１の駆動信号がハイレベルＨからローレベルＬになったか否か、即ち、ＦＥＴ１１のオフ信号が出力されたか否かを判定する。ＦＥＴ１１のオフ信号が出力されていない場合はオフ信号が出力されるまで待ち、ＦＥＴ１１のオフ信号が出力された時点でステップ３０４に進む。
【００２１】
ステップ３０４では図２のアンプ１６の出力が増加（＋）から減少（−）に変化したか否かを判定する。アンプ１６の出力が増加（＋）から減少（−）に変化していない場合は変化するまで待ち、アンプ１６の出力が増加（＋）から減少（−）に変化した時点でステップ３０５に進んでＦＥＴ１２の駆動信号をローレベルＬからハイレベルＨにし、即ち、ＦＥＴ１２のオン信号を出力してこのルーチンを終了する。
【００２２】
次に、ＦＥＴ１１をオフからオンへ、且つＦＥＴ１２をオンからオフへ切り換える場合について説明する。この場合はステップ３０６においてＦＥＴ１２の駆動信号がハイレベルＨからローレベルＬになったか否か、即ち、ＦＥＴ１２のオフ信号が出力されたか否かを判定する。ＦＥＴ１２のオフ信号が出力されていない場合はオフ信号が出力されるまで待ち、ＦＥＴ１２のオフ信号が出力された時点でステップ３０７に進む。
【００２３】
ステップ３０７では図２のアンプ１６の出力が急激に変化したか否かを判定する。アンプ１６の出力が急変していない場合は急変するまで待ち、アンプ１６の出力が急変した時点でステップ３０８に進んでＦＥＴ１１の駆動信号をローレベルＬからハイレベルＨにし、即ち、ＦＥＴ１１のオン信号を出力してこのルーチンを終了する。
【００２４】
ここで、図３で説明した制御手順によるＦＥＴ１１の駆動信号，ＦＥＴ１２の駆動信号，及びアンプ１６の出力信号の変化を、図４に示す波形図を用いて説明する。まず、ステップ３０２で説明したＦＥＴ１１をオンからオフへ、且つＦＥＴ１２をオフからオンへ切り換える時期とは、例えば、図４の時刻Ｔ２よりも時間Ｄ１＋α（α＞０）だけ前の時点である。ここで時間Ｄ１は、ＦＥＴ１１の駆動信号に対する応答遅れ時間である。
【００２５】
よって、ＦＥＴ１１をオンからオフへ、且つＦＥＴ１２をオフからオンへ切り換える時期では、ステップ３０３で説明したように、時刻Ｔ２よりも時間Ｄ１だけ前の時間でＦＥＴ１１の駆動信号がハイレベルＨからローレベルＬになるのを待つ。そして、時刻Ｔ２よりも時間Ｄ１だけ前の時間でＦＥＴ１１の駆動信号がハイレベルＨからローレベルＬになると、アンプ１６の出力は、ＦＥＴ１１に駆動信号に対する応答遅れ時間があるので、この時刻から時間Ｄ１だけ遅れた時刻Ｔ２で変化し、増大から減少に切り換わって急激に減少する。
【００２６】
この実施例では、ステップ３０４，３０５で説明したように、アンプ１６の出力が増大から減少に切り換わって急激に減少する時点を検出した時に、ＦＥＴ１２の駆動信号をローレベルＬからハイレベルＨに切り換えて、ＦＥＴ１２をオンさせる。アンプ１６の出力はこの後、ＦＥＴ１２の駆動信号に対する応答遅れ時間Ｄ２の間は急激に減少するが、応答遅れ時間Ｄ２の経過後は緩やかに減少する。
【００２７】
次に、ステップ３０２でＮＯとなった時の、ＦＥＴ１１をオフからオンへ、且つＦＥＴ１２をオンからオフへ切り換える時期について説明する。この時期は、例えば、図４の時刻Ｔ１又は時刻Ｔ３よりも時間Ｄ２＋α（α＞０）だけ前の時点である。ここで時間Ｄ２は、ＦＥＴ１２の駆動信号に対する応答遅れ時間である。ここでは時刻Ｔ１の時点について説明する。
【００２８】
よって、ＦＥＴ１１をオフからオンへ、且つＦＥＴ１２をオンからオフへ切り換える時期では、ステップ３０６で説明したように、時刻Ｔ１よりも時間Ｄ２だけ前の時間でＦＥＴ１２の駆動信号がハイレベルＨからローレベルＬになるのを待つ。そして、時刻Ｔ１よりも時間Ｄ２だけ前の時間でＦＥＴ１２の駆動信号がハイレベルＨからローレベルＬになると、アンプ１６の出力は、ＦＥＴ１２に駆動信号に対する応答遅れ時間があるので、この時刻から時間Ｄ２だけ遅れた時刻Ｔ１で変化し、減少度が緩やかな減少から急激な減少に変化する。
【００２９】
この実施例では、ステップ３０７，３０８で説明したように、アンプ１６の出力が急激に変化し始めた時点を検出した時に、ＦＥＴ１１の駆動信号をローレベルＬからハイレベルＨに切り換えて、ＦＥＴ１１をオンさせる。アンプ１６の出力はこの後、ＦＥＴ１１の駆動信号に対する応答遅れ時間Ｄ１の間は急激に減少するが、応答遅れ時間Ｄ１の経過後は緩やかな増大に切り換わる。
【００３０】
このように、第１の実施例では、図２に示されるソレノイドの駆動回路２０において、ＦＥＴ１１，１２の駆動信号に対する応答遅れ時間を、アンプ１６の出力変化を検出することによって考慮してＦＥＴ１１，１２のオンオフを切り換えているので、ＦＥＴ１１，１２が両方同時にオンする虞が無く、ＦＥＴ１１，１２のオンオフの切り換え時に電源が短絡することがない。また、ＦＥＴの切り換えに必要な切換時間を短くしたので、ＦＥＴ１２の寄生ダイオードによる還流電流通電時間が短くなり、消費電力（発熱量）を抑えることができる。
【００３１】
ところで、図２に示したソレノイドの駆動回路２０において、ソレノイド１に流れる電流を急激に減少させたい場合がある。このような場合、第１の実施例では、ＦＥＴ１１をオフさせた後にＦＥＴ１２をオンさせないことによって、ソレノイド１に流れる電流を急激に減少させることができる。これを図４を用いて説明する。
【００３２】
時刻Ｔ４では、時刻Ｔ２と同様に、ＦＥＴ１１の駆動信号がハイレベルＨからローレベルＬに変化した後にアンプ１６の出力が増大から急激な減少に変化した。時刻Ｔ２ではこの時にＦＥＴ１２の駆動信号をローレベルＬからハイレベルＨに変化させた。ところが、時刻Ｔ４の時点ではＦＥＴ１２の駆動信号をローレベルＬからハイレベルＨに変化させていない。すると、時刻Ｔ４で増大から急激な減少に変化したアンプ１６の出力はそのまま減少を続けて０Ｖになる。このことは、アンプ１６の入力側に接続されたソレノイド電流検出用抵抗１５を流れる電流が急激に減少したことを示し、ソレノイド１を流れる電流が急激に減少したことになる。
【００３３】
図５は、本発明の駆動方法を適用する別のリニアソレノイドの駆動回路３０の回路構成を示す回路構成図である。リニアソレノイドの駆動回路３０の構成がリニアソレノイドの駆動回路２０と異なる点は、ＦＥＴ１１とＦＥＴ１２の接続点をスイッチング制御回路１４のエッジ検出ポート１７に接続し、ＦＥＴ１１とＦＥＴ１２の接続点に現れる電位の変化をスイッチング制御回路１４で検出できるようにした点である。リニアソレノイドの駆動回路３０のその他の構成はリニアソレノイドの駆動回路２０の構成と同じであるので、同じ構成部材には同じ符号を付してその説明を省略する。
【００３４】
図６は、図５に示したソレノイドの駆動回路３０における本発明のソレノイドの駆動方法の手順を説明するフローチャートである。図６に示した制御手順は、図５のスイッチング制御回路１４によって所定時間毎に行われるものであり、ＦＥＴ１１，１２のオンオフを制御するものである。
【００３５】
ステップ６０１ではＦＥＴ１１，ＦＥＴ１２のオンオフの切換時期か否かを判定する。ＦＥＴ１１，ＦＥＴ１２のオンオフの切換時期でない場合はこのままこのルーチンを終了するが、ＦＥＴ１１，ＦＥＴ１２のオンオフの切換時期であると判定された場合はステップ６０２に進む。
【００３６】
ステップ６０２では、ＦＥＴ１１をオンからオフへ、且つＦＥＴ１２をオフからオンへ切り換える時期か否かを判定する。そして、ＦＥＴ１１をオンからオフへ、且つＦＥＴ１２をオフからオンへ切り換える時期である場合にはステップ６０３に進み、そうでない時、即ち、ＦＥＴ１１をオフからオンへ、且つＦＥＴ１２をオンからオフへ切り換える時期である場合にはステップ６０６に進む。
【００３７】
まず、ＦＥＴ１１をオンからオフへ、且つＦＥＴ１２をオフからオンへ切り換える場合について説明する。この場合はステップ６０３においてＦＥＴ１１の駆動信号がハイレベルＨからローレベルＬになったか否か、即ち、ＦＥＴ１１のオフ信号が出力されたか否かを判定する。ＦＥＴ１１のオフ信号が出力されていない場合はオフ信号が出力されるまで待ち、ＦＥＴ１１のオフ信号が出力された時点でステップ６０４に進む。
【００３８】
ステップ６０４では図５のエッジ検出ポート１７で立ち下がりエッジを検出したか否かを判定する。エッジ検出ポート１７で立ち下がりエッジを検出していない場合は検出するまで待ち、エッジ検出ポート１７で立ち下がりエッジを検出した時点でステップ６０５に進んでＦＥＴ１２の駆動信号をローレベルＬからハイレベルＨにし、即ち、ＦＥＴ１２のオン信号を出力してこのルーチンを終了する。
【００３９】
次に、ＦＥＴ１１をオフからオンへ、且つＦＥＴ１２をオンからオフへ切り換える場合について説明する。この場合はステップ６０６においてＦＥＴ１２の駆動信号がハイレベルＨからローレベルＬになったか否か、即ち、ＦＥＴ１２のオフ信号が出力されたか否かを判定する。ＦＥＴ１２のオフ信号が出力されていない場合はオフ信号が出力されるまで待ち、ＦＥＴ１２のオフ信号が出力された時点でステップ６０７に進む。
【００４０】
ステップ６０７では図５のエッジ検出ポート１７で立ち下がりエッジを検出したか否かを判定する。エッジ検出ポート１７で立ち下がりエッジを検出していない場合は検出するまで待ち、エッジ検出ポート１７で立ち下がりエッジを検出した時点でステップ６０８に進んでＦＥＴ１１の駆動信号をローレベルＬからハイレベルＨにし、即ち、ＦＥＴ１１のオン信号を出力してこのルーチンを終了する。
【００４１】
ここで、図５で説明した制御手順によるＦＥＴ１１の駆動信号，ＦＥＴ１２の駆動信号，及びエッジ検出ポート１７の入力信号の変化を、図７に示す波形図を用いて説明する。まず、ステップ６０２で説明したＦＥＴ１１をオンからオフへ、且つＦＥＴ１２をオフからオンへ切り換える時期とは、例えば、図７の時刻ｔ２よりもＦＥＴ１１の駆動信号に対する応答遅れ時間Ｄ１＋α（α＞０）だけ前の時点である。
【００４２】
よって、ＦＥＴ１１をオンからオフへ、且つＦＥＴ１２をオフからオンへ切り換える時期では、ステップ６０３で説明したように、時刻ｔ２よりも時間Ｄ１だけ前の時間でＦＥＴ１１の駆動信号がハイレベルＨからローレベルＬになるのを待つ。そして、時刻ｔ２よりも時間Ｄ１だけ前の時間でＦＥＴ１１の駆動信号がハイレベルＨからローレベルＬになると、エッジ検出ポート１７の入力は、ＦＥＴ１１に駆動信号に対する応答遅れ時間があるので、この時刻から時間Ｄ１だけ遅れた時刻ｔ２で立ち下がりエッジが入力される。
【００４３】
この実施例では、ステップ６０４，６０５で説明したように、エッジ検出ポート１７に立ち下がりエッジが入力された時に、ＦＥＴ１２の駆動信号をローレベルＬからハイレベルＨに切り換えて、ＦＥＴ１２をオンさせる。エッジ検出ポート１７にはこの後、ＦＥＴ１２の駆動信号に対する応答遅れ時間Ｄ２の間だけ立ち下がったままの信号が入力されるが、応答遅れ時間Ｄ２の経過後は立ち上がって所定の低いレベルになった信号が入力される。
【００４４】
次に、ステップ６０２でＮＯとなった時の、ＦＥＴ１１をオフからオンへ、且つＦＥＴ１２をオンからオフへ切り換える時期について説明する。この時期は、例えば、図７の時刻ｔ１又は時刻ｔ３よりもＦＥＴ１２の駆動信号に対する応答遅れ時間Ｄ２＋α（α＞０）だけ前の時点である。ここでは時刻ｔ１の時点について説明する。
【００４５】
よって、ＦＥＴ１１をオフからオンへ、且つＦＥＴ１２をオンからオフへ切り換える時期では、ステップ６０６で説明したように、時刻ｔ１よりも時間Ｄ２だけ前の時間でＦＥＴ１２の駆動信号がハイレベルＨからローレベルＬになるのを待つ。そして、時刻ｔ１よりも時間Ｄ２だけ前の時間でＦＥＴ１２の駆動信号がハイレベルＨからローレベルＬになると、ＦＥＴ１２に駆動信号に対する応答遅れ時間があるので、エッジ検出ポート１７の入力信号は、この時刻から時間Ｄ２だけ遅れた時刻ｔ１で立ち下がる。
【００４６】
この実施例では、ステップ６０７，６０８で説明したように、エッジ検出ポート１７に立ち下がりエッジが入力された時に、ＦＥＴ１１の駆動信号をローレベルＬからハイレベルＨに切り換えて、ＦＥＴ１１をオンさせる。エッジ検出ポート１７にはこの後、ＦＥＴ１１の駆動信号に対する応答遅れ時間Ｄ１の間だけ立ち下がったままの信号が入力されるが、応答遅れ時間Ｄ１の経過後は立ち上がって所定の高いレベルになった信号が入力される。
【００４７】
このように、第２の実施例では、図５に示されるソレノイドの駆動回路３０において、ＦＥＴ１１，１２の駆動信号に対する応答遅れ時間を、エッジ検出ポート１７に入力される立ち下がりエッジを検出することによって考慮してＦＥＴ１１，１２のオンオフを切り換えているので、ＦＥＴ１１，１２が両方同時にオンする虞が無く、ＦＥＴ１１，１２のオンオフの切り換え時に電源が短絡することがない。
【００４８】
なお、図５に示したソレノイドの駆動回路３０において、ソレノイド１に流れる電流を急激に減少させたい場合は、第１の実施例と同様に、ＦＥＴ１１をオフさせた後に、時刻ｔ４の後にＦＥＴ１２をオンさせないことによって、ソレノイド１に流れる電流を急激に減少させることができる。この動作については第１の実施例と同様であるので説明を省略する。
【図面の簡単な説明】
【００４９】
【図１】自動車のトランスミッションにおけるリニアソレノイドバルブの使用例を説明する説明図である。
【図２】本発明の駆動方法を適用するリニアソレノイドの駆動回路の回路構成を示す回路構成図である。
【図３】図２に示したソレノイドの駆動回路における本発明のソレノイドの駆動方法の手順を説明するフローチャートである。
【図４】図３に示したソレノイドの駆動方法によって動作する図２に示した第１と第２のＦＥＴの動作波形、及びアンプ出力波形を示す波形図である。
【図５】本発明の駆動方法を適用する別のリニアソレノイドの駆動回路の回路構成を示す回路構成図である。
【図６】図５に示したソレノイドの駆動回路における本発明のソレノイドの駆動方法の手順を説明するフローチャートである。
【図７】図６に示したソレノイドの駆動方法によって動作する図５に示した第１と第２のＦＥＴの動作波形、アンプ出力波形、及びスイッチング制御回路のエッジ検出ポートの入力波形を示す波形図である。
【符号の説明】
【００５０】
１    リニアソレノイド
２    プランジャ
３    バルブ部
１０    リニアソレノイドバルブ
１１    第１のＦＥＴ
１２    第２のＦＥＴ
１３    電源
１４    スイッチング制御回路
【図１】
2010080765.tif 000003
【図２】
2010080765.tif 000004
【図３】
2010080765.tif 000005
【図４】
2010080765.tif 000006
【図５】
2010080765.tif 000007
【図６】
2010080765.tif 000008
【図７】
2010080765.tif 000009