(57)【要約】【課題】出力電圧に影響を与えることなくスイッチングレギュレータの動作中に整流方式を切り替えることができる。【解決手段】スイッチング制御回路は、入力電極に入力電圧が印加され、出力電極が、接地側トランジスタ、整流用ダイオードのカソード、及びインダクタと接続される、電源側トランジスタを、目的レベルの出力電圧を生成するためのデューティー比で間欠的にオンオフさせるための駆動信号を生成する駆動信号生成回路と、電源側トランジスタがオンからオフとなった際の整流方式を、接地側トランジスタを介して行う同期整流方式か、整流用ダイオードを介して行うダイオード整流方式に切り替えるための切替信号が変化すると、駆動信号によって電源側トランジスタがオンとなるタイミングで整流方式を切り替える整流切替回路と、を備える。【選択図】図１
2010161915.tif 000002
【特許請求の範囲】
【請求項１】
入力電極に入力電圧が印加され、出力電極が、接地側トランジスタ、整流用ダイオードのカソード、及びインダクタと接続される、電源側トランジスタを、目的レベルの出力電圧を生成するためのデューティー比で間欠的にオンオフさせるための駆動信号を生成する駆動信号生成回路と、
前記電源側トランジスタがオンからオフとなった際の整流方式を、前記接地側トランジスタを介して行う同期整流方式か、前記整流用ダイオードを介して行うダイオード整流方式に切り替えるための切替信号が変化すると、前記駆動信号によって前記電源側トランジスタがオンとなるタイミングで前記整流方式を切り替える整流切替回路と、
を備えることを特徴とするスイッチング制御回路。
【請求項２】
請求項１に記載のスイッチング制御回路であって、
前記整流切替回路は、
前記切替信号が変化すると、前記駆動信号によって前記電源側トランジスタがオンとなるタイミングで、前記同期整流方式または前記ダイオード整流方式を選択する選択信号を変化させる選択信号生成回路と、
前記選択信号が前記同期整流方式の選択を示す場合、前記駆動信号に基づいて、前記電源側トランジスタと相補的に前記接地側トランジスタをオンオフさせ、前記選択信号が前記ダイオード整流方式の選択を示す場合、前記駆動信号にかかわらず前記電源側トランジスタをオフとする接地側トランジスタ駆動回路と、
を含んで構成されることを特徴とするスイッチング制御回路。
【請求項３】
請求項２に記載のスイッチング制御回路であって、
前記駆動信号生成回路は、
所定周波数のクロック信号が一方の論理レベルから他方の論理レベルに変化するタイミングで、前記電源側トランジスタがオンとなるよう前記駆動信号を変化させ、
前記選択信号生成回路は、
前記クロック信号が前記一方の論理レベルから前記他方の論理レベルに変化するタイミングで、前記選択信号を変化させること、
を特徴とするスイッチング制御回路。
【請求項４】
請求項２に記載のスイッチング制御回路であって、
前記選択信号生成回路は、
前記駆動信号が前記電源側トランジスタをオンとする論理レベルに変化するタイミングで、前記選択信号を変化させること、
を特徴とするスイッチング制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング制御回路に関する。
【背景技術】
【０００２】
様々な電子機器において、入力電圧から目的レベルの出力電圧を生成するためのスイッチングレギュレータが用いられている。スイッチングレギュレータの整流方式として、一般的に２つの方式が用いられている。一つの整流方式は、直列に接続された電源側トランジスタ及び接地側トランジスタが相補的にオンオフされることにより、インダクタの電流を制御する方式であり、同期整流方式とよばれる。もう一つの整流方式は、接地側にはトランジスタの代わりに整流用ダイオードが設けられ、電源側トランジスタがオフの期間は整流用ダイオードを介してインダクタの電流を制御する方式であり、ダイオード整流方式とよばれる。
【０００３】
一般的に、整流用ダイオードによる電力損失よりも接地側トランジスタによる電力損失の方が小さいため、同期整流方式の方が効率の良いスイッチングを行うことが可能である。しかしながら、軽負荷の場合に同期整流方式でスイッチングを行うと、インダクタから接地側トランジスタに電流が逆流する等、逆に効率を低下させてしまう場合がある。そこで、負荷の状態に応じて整流方式を切り替えることが可能なスイッチングレギュレータが用いられることがある（例えば、特許文献１）。
【０００４】
図４は、整流方式を切り替え可能なスイッチングレギュレータの一般的な構成例を示す図である。スイッチングレギュレータ１００では、入力電圧Ｖinが印加された電源側トランジスタであるＰチャネルＭＯＳＦＥＴ１１０に、接地側トランジスタであるＮチャネルＭＯＳＦＥＴ１１２及び整流用ダイオードＤが接続されている。
【０００５】
同期整流方式の場合、切替信号ＳＷがＬレベルとなり、ＮチャネルＭＯＳＦＥＴ１１２のゲートに入力される信号ＤＲＶ＿ＬはＰＷＭ（Pulse Width Modulation）信号生成回路１１４から出力されるＰＷＭ信号に応じて変化することとなる。つまり、ＰチャネルＭＯＳＦＥＴ１１０及びＮチャネルＭＯＳＦＥＴ１１２がＰＷＭ信号に応じて相補的にオンオフされることにより、出力電圧Ｖoutが目的レベルとなるように、インダクタＬの電流が制御される。ダイオード整流方式の場合、切替信号ＳＷがＨレベルとなり、ＮチャネルＭＯＳＦＥＴ１１２のゲートに入力される信号ＤＲＶ＿Ｌは、ＰＷＭ信号にかかわらずＬレベルで固定され、ＮチャネルＭＯＳＦＥＴ１１２はオフの状態が維持される。したがって、ＰＷＭ信号に応じてＰチャネルＭＯＳＦＥＴ１１０がオンからオフに変化すると、整流用ダイオードＤを介してインダクタＬに電流が流れることとなる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−１６６６６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、スイッチングレギュレータ１００では、負荷の状態に応じて切替信号ＳＷが変化すると、整流方式も即座に変化してしまう。そのため、切り替えのタイミングによっては、ＮチャネルＭＯＳＦＥＴ１１２または整流用ダイオードＤでの整流期間が、出力電圧Ｖoutの目的レベルに応じた所定期間とならず、出力電圧Ｖoutに影響を与えてしまう可能性がある。
【０００８】
例えば、図５及び図６に示す例では、ＰＷＭ信号生成回路１１４は、発振回路１１６から出力される所定周波数のクロック信号ＣＬＫの立ち上がりのタイミングでＰチャネルＭＯＳＦＥＴ１１０がオンとなるようにＰＷＭ信号を変化させている。また、ＰＷＭ信号生成回路１１４は、出力電圧Ｖoutに応じた帰還電圧Ｖfbが基準電圧Ｖrefとなるように、ＰＷＭ信号のパルス幅、すなわち、ＰチャネルＭＯＳＦＥＴ１１０及びＮチャネルＭＯＳＦＥＴ１１２のオンオフのデューティー比を制御している。
【０００９】
そして、図５に示す例では、まず、切替信号ＳＷがＬレベルとなっており、ＰチャネルＭＯＳＦＥＴ１１０及びＮチャネルＭＯＳＦＥＴ１１２の相補的なオンオフによる同期整流が行われている。その後、ＰＷＭ信号がＨレベルの期間に、切替信号ＳＷがＬレベルからＨレベルに変化すると、ＮチャネルＭＯＳＦＥＴ１１２のゲートに入力される信号ＤＲＶ＿Ｌが即座にＬレベルとなり、ダイオード整流へと移行する。したがって、図５に示されるように、同期整流方式からダイオード整流方式に切り替わるタイミングで、ＮチャネルＭＯＳＦＥＴ１１２のオン期間が、基準電圧Ｖrefに応じた所定期間よりも短くなっている。これにより、出力電圧Ｖoutが変動してしまう可能性がある。
【００１０】
また、図６に示す例では、まず、切替信号ＳＷがＨレベルとなっており、ＰチャネルＭＯＳＦＥＴ１１０及び整流用ダイオードＤによるダイオード整流が行われている。その後、ＰＷＭ信号がＨレベルの期間に、切替信号ＳＷがＨレベルからＬレベルに変化すると、ＮチャネルＭＯＳＦＥＴ１１２のゲートに入力される信号ＤＲＶ＿Ｌが、即座にＰＷＭ信号に連動して変化する状態となり、同期整流方式へと移行する。したがって、図６に示されるように、ダイオード整流方式から同期整流方式に切り替わるタイミングで、ＮチャネルＭＯＳＦＥＴ１１２のオン期間が、基準電圧Ｖrefに応じた所定期間よりも短くなっている。
【００１１】
そのため、スイッチングレギュレータ１００では、出力電圧Ｖoutに影響を与えることなく、動作中に整流方式を切り替えることができないことがあった。
【００１２】
本発明は上記課題を鑑みてなされたものであり、出力電圧に影響を与えることなくスイッチングレギュレータの動作中に整流方式を切り替えることを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するため、本発明の一つの側面に係るスイッチング制御回路は、入力電極に入力電圧が印加され、出力電極が、接地側トランジスタ、整流用ダイオードのカソード、及びインダクタと接続される、電源側トランジスタを、目的レベルの出力電圧を生成するためのデューティー比で間欠的にオンオフさせるための駆動信号を生成する駆動信号生成回路と、前記電源側トランジスタがオンからオフとなった際の整流方式を、前記接地側トランジスタを介して行う同期整流方式か、前記整流用ダイオードを介して行うダイオード整流方式に切り替えるための切替信号が変化すると、前記駆動信号によって前記電源側トランジスタがオンとなるタイミングで前記整流方式を切り替える整流切替回路と、を備える。
【発明の効果】
【００１４】
出力電圧に影響を与えることなくスイッチングレギュレータの動作中に整流方式を切り替えることができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施形態であるスイッチング制御回路を含むスイッチングレギュレータの構成を示す図である。
【図２】同期整流方式からダイオード整流方式に切り替える動作の一例を示すタイミングチャートである。
【図３】ダイオード整流方式から同期整流方式に切り替える動作の一例を示すタイミングチャートである。
【図４】整流方式を切り替え可能なスイッチングレギュレータの一般的な構成例を示す図である。
【図５】同期整流方式からダイオード整流方式に切り替える動作の一例を示すタイミングチャートである。
【図６】ダイオード整流方式から同期整流方式に切り替える動作の一例を示すタイミングチャートである。
【発明を実施するための形態】
【００１６】
図１は、本発明の一実施形態であるスイッチング制御回路を含むスイッチングレギュレータの構成を示す図である。スイッチングレギュレータ１０は、ＰチャネルＭＯＳＦＥＴ１２、ＮチャネルＭＯＳＦＥＴ１４、エラーアンプ２０、発振回路（ＯＳＣ）２２、ＰＷＭ（Pulse Width Modulation）信号生成回路２４、Ｄ型フリップフロップ（Ｄ−ＦＦ）２６、ＮＯＴ回路２８、ＮＯＲ回路３０、バッファ３２，３４、整流用ダイオードＤ、インダクタＬ、キャパシタＣ、及び抵抗Ｒ１，Ｒ２を含んで構成されている。なお、スイッチングレギュレータ１０においては、エラーアンプ２０、発振回路２２、ＰＷＭ信号生成回路２４、Ｄ−ＦＦ２６、ＮＯＴ回路２８、ＮＯＲ回路３０、及びバッファ３２，３４によってスイッチング制御回路が構成されている。
【００１７】
ＰチャネルＭＯＳＦＥＴ１２（電源側ダイオード）及びＮチャネルＭＯＳＦＥＴ１４（接地側ダイオード）は直列に接続されており、ＰチャネルＭＯＳＦＥＴ１２のソースに入力電圧Ｖinが印加されている。また、ＮチャネルＭＯＳＦＥＴ１４と並列に整流用ダイオードＤが設けられている。そして、ＰチャネルＭＯＳＦＥＴ１２のドレインには、インダクタＬの一端が接続され、インダクタＬの他端はキャパシタＣの一端と接続されている。したがって、ＰチャネルＭＯＳＦＥＴ１２がオン、ＮチャネルＭＯＳＦＥＴ１４がオフの状態で、ＰチャネルＭＯＳＦＥＴ１２からインダクタＬに電流が流れ、キャパシタＣが充電されて出力電圧Ｖoutが上昇する。そして、ＰチャネルＭＯＳＦＥＴ１２がオンからオフに変化すると、同期整流方式の場合はＮチャネルＭＯＳＦＥＴ１４がオンとなり、インダクタＬが流し続けようとする電流はＮチャネルＭＯＳＦＥＴ１４を介して流れ、ダイオード整流方式の場合はＮチャネルＭＯＳＦＥＴ１４がオフのまま維持され、整流用ダイオードＤを介して電流が流れる。
【００１８】
エラーアンプ２０は、出力電圧Ｖoutを抵抗Ｒ１，Ｒ２で分圧して得られる帰還電圧Ｖfbと、出力電圧Ｖoutの目的レベルに応じた基準電圧Ｖrefとの誤差を増幅して出力する。ＰＷＭ信号生成回路２４（駆動信号生成回路）は、エラーアンプ２０の出力に基づいて、帰還電圧Ｖfbが基準電圧Ｖrefと等しくなるようにＰＷＭ信号（駆動信号）を変化させる。なお、本実施形態においては、ＰＷＭ信号生成回路２４は、発振回路２２から出力される所定周波数のクロックＣＬＫの立ち上がりのタイミングでＰチャネルＭＯＳＦＥＴ１２がオンとなるようにＰＷＭ信号を変化させる。そして、ＰＷＭ信号生成回路２４は、出力電圧Ｖoutを上昇させる場合には、ＰチャネルＭＯＳＦＥＴ１２がオンとなる割合、すなわちオンデューティーが大きくなるようにＰＷＭ信号のパルス幅を変化させる。また、ＰＷＭ信号生成回路２４は、出力電圧Ｖoutを下降させる場合には、ＰチャネルＭＯＳＦＥＴ１２のオンデューティーが小さくなるようにＰＷＭ信号のパルス幅を変化させる。
【００１９】
Ｄ−ＦＦ２６は、整流方式の切り替えを指示する切替信号ＳＷに基づいて、ＰＷＭ信号によってＰチャネルＭＯＳＦＥＴ１２がオンとなるタイミングで整流方式が切り替わるように、整流方式を選択する選択信号ＳＥＬを変化させる。具体的には、切替信号ＳＷがデータ入力端子Ｄに入力され、クロック信号ＣＬＫがクロック入力端子Ｃに入力され、データ出力端子Ｑから出力される信号が選択信号ＳＥＬとなっている。したがって、切替信号ＳＷが変化した後、クロック信号ＣＬＫの立ち上がりのタイミングで、選択信号ＳＥＬが変化することとなる。なお、切替信号ＳＷはマイコン等の外部装置から入力されることとしてもよいし、スイッチングレギュレータ１０自身で負荷の軽重を判定し、その判定結果に基づいて切替信号ＳＷを生成することとしてもよい。
【００２０】
ＮＯＲ回路３０には、ＰＷＭ信号がＮＯＴ回路２８を介して入力されるとともに、選択信号ＳＥＬが入力されている。したがって、ＮＯＲ回路３０から出力される信号ＤＲＶ＿Ｌは、選択信号ＳＥＬがＬレベルの場合はＰＷＭ信号に応じて変化し、選択信号ＳＥＬがＨレベルの場合はＰＷＭ信号にかかわらずＬレベルに維持される。そして、ＰＷＭ信号はバッファ３２を介してＰチャネルＭＯＳＦＥＴ１２のゲートに入力され、信号ＤＲＶ＿Ｌはバッファ３４を介してＮチャネルＭＯＳＦＥＴ１４のゲートに入力されている。したがって、選択信号ＳＥＬがＬレベルの場合は、ＰＷＭ信号がＬレベルの期間に、ＰチャネルＭＯＳＦＥＴ１２がオン、ＮチャネルＭＯＳＦＥＴ１４がオフとなり、ＰＷＭ信号がＨレベルの期間に、ＰチャネルＭＯＳＦＥＴ１２がオフ、ＮチャネルＭＯＳＦＥＴ１４がオンとなる。また、選択信号ＳＥＬがＨレベルの場合は、ＰチャネルＭＯＳＦＥＴ１２は選択信号ＳＥＬがＬレベルの場合と同様にオンオフするものの、ＮチャネルＭＯＳＦＥＴ１４はオフのままとなる。
【００２１】
なお、Ｄ−ＦＦ２６、ＮＯＴ回路２８、及びＮＯＲ回路３０により構成される回路が本発明の整流切替回路の一例である。また、Ｄ−ＦＦ２６が本発明の選択信号生成回路の一例であり、ＮＯＴ回路２８及びＮＯＲ回路３０により構成される回路が本発明の接地側トランジスタ駆動回路の一例である。
【００２２】
次に、スイッチングレギュレータ１０における整流方式の切り替え動作について説明する。図２及び図３は、スイッチングレギュレータ１０における切り替え動作の一例を示すタイミングチャートである。図２の例では、初期状態では選択信号ＳＥＬがＬレベルとなっており、信号ＤＲＶ＿ＬはＰＷＭ信号に応じて変化している。つまり、整流方式は同期整流方式となっており、ＰチャネルＭＯＳＦＥＴ１２及びＮチャネルＭＯＳＦＥＴ１４は相補的にオンオフされている。その後、整流方式をダイオード整流方式に切り替えるために、ＰＷＭ信号がＨレベルの期間に切替信号ＳＷがＨレベルに変化したとする。このとき、切替信号ＳＷに応じて選択信号ＳＥＬが即座にＨレベルに変化するのではなく、切替信号ＳＷがＨレベルに変化した後、クロック信号ＣＬＫの次の立ち上がりのタイミングで選択信号ＳＥＬがＨレベルに変化する。そして、選択信号ＳＥＬがＨレベルに変化すると、ＮチャネルＭＯＳＦＥＴ１４はオフの状態が維持され、ダイオード整流方式となる。
【００２３】
ここで、仮に、選択信号ＳＥＬが切替信号ＳＷに応じて即座にＨレベルに変化したとすると、同期整流方式からダイオード整流方式に切り替わるタイミングで、ＮチャネルＭＯＳＦＥＴ１４がオンとなる期間が同期整流方式における所定期間よりも短くなるパルスが発生してしまう。しかしながら、本実施形態では、選択信号ＳＥＬはクロック信号ＣＬＫの立ち上がりのタイミングでＨレベルに変化するため、所定期間より短いパルスが発生することがない。これにより、スイッチングレギュレータ１０では、出力電圧Ｖoutに影響を与えることなく同期整流方式からダイオード整流方式に切り替えることが可能となる。
【００２４】
また、図３の例では、初期状態では選択信号ＳＥＬがＨレベルとなっており、信号ＤＲＶ＿ＬはＰＷＭ信号にかかわらずＬレベルのまま維持されている。つまり、整流方式はダイオード整流方式となっており、ＰチャネルＭＯＳＦＥＴ１２がＰＷＭ信号に応じてオンオフされ、ＰチャネルＭＯＳＦＥＴ１２がオフの期間は整流用ダイオードＤを介して整流が行われている。その後、整流方式を同期整流方式に切り替えるために、ＰＷＭ信号がＨレベルの期間に切替信号ＳＷがＨレベルに変化したとする。このとき、切替信号ＳＷに応じて選択信号ＳＥＬが即座に変化するのではなく、切替信号ＳＷがＬレベルに変化した後、クロック信号ＣＬＫの次の立ち上がりのタイミングで選択信号ＳＥＬがＬレベルに変化する。そして、選択信号ＳＥＬがＬレベルに変化すると、ＮチャネルＭＯＳＦＥＴ１４がＰＷＭ信号に応じてＰチャネルＭＯＳＦＥＴ１２と相補的にオンオフするようになり、同期整流方式となる。ここでも、図２の場合と同様に、整流方式の切り替えタイミングにおいて所定期間より短いパルスが発生することがなく、出力電圧Ｖoutに影響を与えることなくダイオード整流方式から同期整流方式に切り替えることが可能となる。
【００２５】
このように、本実施形態のスイッチングレギュレータ１０では、切替信号ＳＷが変化すると、ＰＷＭ信号によってＰチャネルＭＯＳＦＥＴ１２がオンとなるタイミングで整流方式が切り替わる。これにより、出力電圧Ｖoutに影響を与えることなくスイッチングレギュレータ１０の整流方式を切り替えることが可能となる。
【００２６】
また、本実施形態のスイッチングレギュレータ１０では、クロック信号ＣＬＫの立ち上がりのタイミングでＰチャネルＭＯＳＦＥＴ１２がオンとなるようＰＷＭ信号が制御されているため、クロック信号ＣＬＫの立ち上がりのタイミングで選択信号ＳＥＬを変化させることにより、出力電圧Ｖoutに影響を与えることなく整流方式を切り替えることができる。
【００２７】
なお、本実施形態のスイッチングレギュレータ１０では、クロック信号ＣＬＫの立ち上がりのタイミングで選択信号ＳＥＬを変化させることとしたが、ＰＷＭ信号がＬレベルに変化するタイミングで選択信号ＳＥＬを変化させることとしてもよい。このような構成は、例えば図１のスイッチングレギュレータ１０において、ＰＷＭ信号を反転した信号をＤ−ＦＦ２６のクロック入力端子Ｃに入力することにより実現することができる。そして、このような構成は、ＰＷＭ信号生成回路２４が、エラーアンプ２０の出力を所定周波数の三角波と比較することにより、クロック信号ＣＬＫを用いることなくＰＷＭ信号を生成する場合においても適用することができる。
【００２８】
なお、上記実施形態は本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物も含まれる。
【符号の説明】
【００２９】
１０  スイッチングレギュレータ
１２  ＰチャネルＭＯＳＦＥＴ
１４  ＮチャネルＭＯＳＦＥＴ
２０  エラーアンプ
２２  発振回路
２４  ＰＷＭ信号生成回路
２６  Ｄ型フリップフロップ
２８  ＮＯＴ回路
３０  ＮＯＲ回路
３２，３４  バッファ
Ｄ  整流用ダイオード
Ｌ  インダクタ
Ｃ  キャパシタ
Ｒ１，Ｒ２  抵抗
【図１】
2010161915.tif 000003
【図２】
2010161915.tif 000004
【図３】
2010161915.tif 000005
【図４】
2010161915.tif 000006
【図５】
2010161915.tif 000007
【図６】
2010161915.tif 000008