(57)【要約】【課題】瞬低発生時から瞬低検出時までの負荷電流ＩLと負荷電圧ＶLのひずみを抑制することができる電圧制御方法及び電圧制御装置を提供する。【解決手段】コイル及びコンデンサを用いＬＣ又はＬＣＬにより構成されるＡＣフィルタ４を介してインバータ３が負荷８側に接続される電圧制御装置において、インバータ３により常時コンデンサ電流ＩCの振動を抑制する制御を行う。【選択図】図１
2010187459.tif 000002
【特許請求の範囲】
【請求項１】
コイル及びコンデンサを用いＬＣ又はＬＣＬにより構成されるＡＣフィルタを介してインバータが負荷側に接続される電圧制御装置において、
前記インバータにより常時前記コンデンサの電流の振動を抑制する制御を行う
ことを特徴とする電圧制御方法。
【請求項２】
さらに、瞬低発生時の前記コンデンサの放電を検出し、前記インバータから前記コンデンサの電流と同じ方向の電流を出力する制御を行う
ことを特徴とする請求項１に記載の電圧制御方法。
【請求項３】
コイル及びコンデンサを用いＬＣ又はＬＣＬにより構成されるＡＣフィルタを介してインバータが負荷側に接続される電圧制御装置において、
前記インバータにより常時前記コンデンサの電流の振動を抑制する制御を行う第１の制御手段を備える
ことを特徴とする電圧制御装置。
【請求項４】
さらに、瞬低発生時の前記コンデンサの放電を検出し、前記インバータから前記コンデンサの電流と同じ方向の電流を出力する制御を行う第２の制御手段を備える
ことを特徴とする請求項３に記載の電圧制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧制御方法及び電圧制御装置に関する。
【背景技術】
【０００２】
一般に、電力系統（以下、系統という）においては、負荷急変や落雷等が原因の瞬時電圧低下（以下、瞬低という）による機器の停止や誤動作などを防止する目的で並列型瞬低補償装置が用いられている。このような並列型瞬低補償装置の一例が下記特許文献１に開示されている。
【０００３】
図７は、並列型瞬低補償装置の回路構成例を示した図である。なお、図７中、Ｃはコンデンサ、Ｌ1，Ｌ2はコイル、ＶSは系統電圧、ＩSは系統電流、ＶLは負荷電圧、ＩLは負荷電流、Ｖdcは直流電圧、ＩINVはインバータ電流、ＶINVはインバータ電圧、ＩCはフィルタコンデンサ（以下、コンデンサという）電流、ＶCはコンデンサ電圧、ＩOUTは出力電流、ｇａｔｅSWは後述する高速スイッチ５のゲート、ｇａｔｅINVは後述するインバータ３のゲートを意味する。
図７に示すように、並列型瞬低補償装置は、インバータ３と、ＬＣＬ型又はＬＣ型のＡＣフィルタ４と、高速スイッチ５とにより構成されている。
【０００４】
ここで、並列型瞬低補償装置の動作について説明する。
並列型瞬低補償装置は、瞬低が発生していない平常時は、高速スイッチ５を閉じて系統６と連系して待機するか、蓄電部７を充電する。そして、並列型瞬低補償装置は、瞬低が発生すると瞬低を検出し、高速スイッチ５を開放してインバータ３から負荷８へ電力を供給する。
【０００５】
図８は、並列型瞬低補償装置の制御ブロックを示した図である。
図８に示すように、並列型瞬低補償装置は、平常時は系統６と連系するため、系統電圧ＶSの検出値に位相同期回路（以下、ＰＬＬ（Ｐｈｅｓｅ−ｌｏｃｋｅｄ  ｌｏｏｐ）という）１２を介し正弦波発生器１３により得られた位相から、定格電圧に相当する系統電圧ＶSに同期した三相の基準電圧ＶBASEを作成する。また、系統電圧ＶSにおける瞬低検出時に瞬低検出ブロック１４から出力される瞬低検出信号ｄｉｐｄｅｔを作成する。
【０００６】
瞬低検出信号ｄｉｐｄｅｔの出力に基づき高速スイッチ５のゲート信号ｇａｔｅSWと、ＡＣＲブロック１５における自動電流調整器（以下、ＡＣＲ（Ａｕｔｏｍａｔｉｃ  ｃｕｒｒｅｎｔ  Ｒｅｇｕｌａｔｅｒ）という）１０の電流制御のゲインｇACRから、ＡＶＲブロック１６における自動電圧調整器（以下、ＡＶＲ（Ａｕｔｏｍａｔｉｃ  ｖｏｌｔａｇｅ  Ｒｅｇｕｌａｔｅｒ）という）１１の電圧制御のゲインｇAVRに切り換える。
【０００７】
図９は、並列型瞬低補償装置のタイミングチャートを示した図である。なお、図９においては、系統電圧ＶSは定格値を１とした単位法で表す。
図９に示すように、ｔ1において瞬低が発生した後、ｔ2の時間で瞬低を検出すると同時にｇａｔｅSWをゼロにして高速スイッチ５を遮断し、ｇACRをゼロに、ｇAVRを１に切り換える動作を行う。なお、瞬低の誤検出を防止するために、瞬低発生と瞬低検出にはタイムラグを設ける。このタイムラグは、例えば、瞬低を所定のＮ回検出したときに瞬低検出と判定するなどとして設定する。
【０００８】
インバータ３のゲートｇａｔｅINVは、ＡＣＲ１０又はＡＶＲ１１の出力に基準電圧ＶBASEを加算し、リミッタ１７を施して作成した電圧指令Ｖ*にパルス幅変調（以下、ＰＷＭという）１８を施して作成する。系統６との連系時には、電圧指令値ＶREFと負荷電圧ＶLとの偏差がゼロになるようにＡＶＲ１１を動作させる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開平９−１８２３１６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、従来の並列型瞬低補償装置は、瞬低を検出してから高速スイッチ５を遮断して、ＡＣＲ１０による電流調整からＡＶＲ１１による電圧調整に切り換えている。ここで、従来の並列型瞬低補償装置において、瞬低が発生してから瞬低を検出するまでの間の動作を考えると、従来の並列型瞬低補償装置は、系統６と連系して待機しているか、蓄電部７を充電する動作を行っている。
【００１１】
そして、従来の並列型瞬低補償装置は、瞬低発生と瞬低検出との間にタイムラグがあるため、瞬低発生時から瞬低検出時までの時間は、負荷８に電力を供給することができない。このため、負荷電流ＩL及び負荷電圧ＶLに瞬断やひずみが生ずるという問題がある。
【００１２】
図１０は、従来の並列型瞬低補償装置における瞬低発生時の各部の電流波形及び電圧波形を示した図である。
図１０に示すように、時間ｔ1で瞬低が発生し、系統電圧ＶSと系統電流ＩSが低下する。このとき、コンデンサ電流ＩCは、瞬低の影響を緩和する方向に放電した後、振動する波形になる。
【００１３】
次に、従来の並列型瞬低補償装置は、時間ｔ2で瞬低を検出してから高速スイッチ５を遮断し、ＡＣＲ１０による電流調整からＡＶＲ１１による電圧調整に切り換えるので、インバータ電流ＩINVが立ち上がり、コンデンサ電流ＩCとインバータ電流ＩINVとを加算した電流が出力電流ＩOUTとなり出力される。
【００１４】
この結果、負荷電流ＩLと負荷電圧ＶLは図１０に示すような波形となる。図１０より時間ｔ1から時間ｔ2の間と時間ｔ2付近において、負荷電流ＩLと負荷電圧ＶLに歪が生じていることが分かる。そして、負荷電流ＩLと負荷電圧ＶLのひずみは、コンデンサ電流ＩCに振動があること、瞬低が発生してから瞬低を検出するまでの時間に遅れがあること、瞬低を検出してからでないとインバータ電流ＩINVが立ち上がらないことことに起因して生じている。
【００１５】
以上のことから、本発明は、瞬低発生時から瞬低検出時までの負荷電流ＩLと負荷電圧ＶLのひずみを抑制することができる電圧制御方法及び電圧制御装置を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記の課題を解決する第１の発明に係る電圧制御方法は、
コイル及びコンデンサを用いＬＣ又はＬＣＬにより構成されるＡＣフィルタを介してインバータが負荷側に接続される電圧制御装置において、
前記インバータにより常時前記コンデンサの電流の振動を抑制する制御を行う
ことを特徴とする。
【００１７】
上記の課題を解決する第２の発明に係る電圧制御方法は、第１の発明に係る電圧制御方法において、
さらに、瞬低発生時の前記コンデンサの放電を検出し、前記インバータから前記コンデンサの電流と同じ方向の電流を出力する制御を行う
ことを特徴とする。
【００１８】
上記の課題を解決する第３の発明に係る電圧制御装置は、
コイル及びコンデンサを用いＬＣ又はＬＣＬにより構成されるＡＣフィルタを介してインバータが負荷側に接続される電圧制御装置において、
前記インバータにより常時前記コンデンサの電流の振動を抑制する制御を行う第１の制御手段を備える
ことを特徴とする。
【００１９】
上記の課題を解決する第４の発明に係る電圧制御装置は、第３の発明に係る電圧制御装置において、
さらに、瞬低発生時の前記コンデンサの放電を検出し、前記インバータから前記コンデンサの電流と同じ方向の電流を出力する制御を行う第２の制御手段を備える
ことを特徴とする。
【発明の効果】
【００２０】
本発明によれば、瞬低発生時から瞬低検出時までの負荷電流ＩLと負荷電圧ＶLのひずみを抑制することができる電圧制御方法及び電圧制御装置を提供することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施例に係る電圧制御装置の制御ブロックを示した図である。
【図２】ＶINVからＶCまでの伝達関数を示した図である。
【図３】第１の制御ブロックを追加したＶINVからＶCまでの伝達関数を示した図である。
【図４】式（１）と、第１の制御ブロックを追加して改善した式（６）の伝達関数、及び、式（５）の伝達関数のボード線図である。
【図５】瞬低発生時の各部の電流波形及び電圧波形を示した図である。
【図６】第１の制御ブロックと第２の制御ブロックを用いたときの瞬低発生時の各部の電流波形及び電圧波形を示した図である。
【図７】並列型瞬低補償装置の回路構成例を示した図である。
【図８】並列型瞬低補償装置の制御ブロックを示した図である。
【図９】並列型瞬低補償装置のタイミングチャートを示した図である。
【図１０】従来の並列型瞬低補償装置における瞬低発生時の各部の電流波形及び電圧波形を示した図である。
【発明を実施するための形態】
【００２２】
以下、本発明に係る電圧制御方法及び電圧制御装置について、図面を参照しながら説明する。
本発明に係る電圧制御方法及び電圧制御装置は、従来の並列型瞬低補償装置において、瞬低発生時の負荷電流ＩLと負荷電圧ＶLのひずみは、コンデンサ電流ＩCに振動があること、瞬低が発生してから瞬低を検出するまでの時間に遅れがあること、瞬低を検出してからでないとインバータ電流ＩINVが立ち上がらないことことに起因して生じている問題を解決することを目的としている。そして、課題を解決するための手段として、以下の２つの手段を提案する。
【００２３】
瞬低が発生するとコンデンサは瞬低の影響を緩和する方向に放電し、その後コンデンサ電流ＩCは振動する。この振動が原因で負荷電流ＩLと負荷電圧ＶLにひずみが生じる。このため、第１の解決手段として、インバータにより常時コンデンサ電流ＩCの振動を抑制する制御を行う。これにより、コンデンサ電流ＩCの過渡的な振動を抑制し、瞬低発生時から瞬低検出時までの負荷電流ＩLと負荷電圧ＶLのひずみを抑制する。
【００２４】
また、第２の解決手段として、コンデンサ電流ＩCの振動を常時抑制しておき、さらに、瞬低発生時のコンデンサの放電を検出し、インバータからコンデンサの電流と同じ方向の電流を出力する制御を行うことで、瞬低の影響を緩和する制御を行うことで、瞬低発生時から瞬低検出時までの負荷電流ＩLと負荷電圧ＶLのひずみを抑制する。
【実施例】
【００２５】
以下、本発明に係る電圧制御方法及び電圧制御装置の実施例について説明する。
図１は、本発明の実施例に係る電圧制御装置の制御ブロックを示した図である。
図１に示すように、本発明の実施例に係る電圧制御装置は、コンデンサ電流ＩCの振動を抑制する制御を行う第１の制御ブロック１、及び、瞬低が発生したときのコンデンサによる放電を検出して、インバータ３からコンデンサと同じ方向に放電させる制御を行う第２の制御ブロック２を追加した構成となっている。
【００２６】
はじめに、第１の制御ブロック１の原理について説明する。
インバータ３がＡＣＲ１０による電流調整を行っているとき、系統電圧ＶSとインバータ電圧ＶINVから電流を制御しているため、インバータ３は電圧を発生させている。そこで、インバータ３が発生させている電圧とコンデンサ電圧ＶCの関係を考えるため、図７に示す負荷８をオープンとし、入力をインバータ電圧、出力をコンデンサ電圧ＶCとしたときの伝達関数を求めると下記式（１）となる。また、この共振周波数は下記式（２）により表すことができる。
【数１】
2010187459.tif 000003
【００２７】
これにより、インバータ３から発生させた電圧によって、コンデンサの電圧が式（２）の共振周波数で振動しやすいということが分かる。インバータ電圧ＶINVは、電圧指令Ｖ*をＰＷＭ１８を介して得られたｇａｔｅINVによりインバータ３に発生させたパルス電圧であり、電圧指令Ｖ*とインバータ電圧ＶINVの平均電圧は一致するものとする。なお、式（１）は図２に示すようなブロック図に表すことができる。
【００２８】
次に、図１に示す第１の制御ブロック１を追加した場合を考える。まず、式（２）の共振周波数から時定数Ｔ0を下記式（３）のように求める。
【数２】
2010187459.tif 000004
【００２９】
そして、Ｔ0から第１の制御ブロック１の時定数Ｔ1とＴ2を下記式（４）のように求める。
【数３】
2010187459.tif 000005
ここで、ｎは非ゼロの正の実数（ｎ＞０，ｎ≠０）である。
【００３０】
第１の制御ブロック１は、インバータ電流検出値ＩINVに下記式（５）のように微分、二次遅れ（一時遅れを２回）を施して電圧指令Ｖ*にフィードバックする制御である。
【数４】
2010187459.tif 000006
ここで、Ｌ1はリアクトルのインダクタンス設計値を意味する。
【００３１】
リアクトルのインダクタンス設計値Ｌ1と、実際のインダクタンス値に誤差が無い理想的な条件においては、Ｔ1とＴ2は基本的にはＴ0を用いればよい。しかし、インダクタンス設計値Ｌ1に誤差がある場合、式（５）のゲインを下げるなどの対策が必要となる。このように、式（５）のゲインを変えたい場合は、Ｔ1を１／ｎ倍、Ｔ2をｎ倍した時定数を用いることで、遮断周波数と通過周波数の帯域幅を変えることなく、容易にゲインを変えることができる。なお、ｎ＝１のとき、式（５）のゲインが最大でｎ＝１を中心にｎ＞１，ｎ＜１で対称にゲインを下げることができる。
【００３２】
図２において、インバータ電流検出値ＩINVに式（５）のフィルタを施して電圧指令Ｖ*にフィードバックするループを追加すると図３に示すようなブロック図に表すことができる。これを伝達関数で表すと下記式（６）のようになる。なお、下記式（６）は理想的な条件、すなわちｎ＝１として計算した。
【数５】
2010187459.tif 000007
【００３３】
式（１）と式（６）の伝達関数をボード線図にすると図４に示すようになる。なお、図４は、リアクトルのインダクタンス設計値Ｌ1を装置容量の６％、コンデンサを装置容量の５％、Ｔ1＝Ｔ2＝１７４μｓとしたときのボード線図である。
図４に示すように、式（１）と比較して式（５）は、共振周波数付近のゲインのピーク及び位相の急変が改善されることが分かる。なお、式（５）は、図４に示すようなバンドパスフィルタである。
【００３４】
そして、コンデンサ電圧ＶCとコンデンサ電流ＩCとの関係は下記式（７）により示されるから、コンデンサ電圧ＶCの振動を抑制すればコンデンサ電流ＩCの振動も抑制することができる。
【数６】
2010187459.tif 000008
以上の原理から、図１に示す第１の制御ブロック１を追加することで、インバータ３が常時コンデンサ電流ＩCの振動を抑制する動作を行うことができる。
【００３５】
次に、第２の制御ブロック２の原理について説明する。
図５は、瞬低発生時の各部の電流波形及び電圧波形を示した図である。
図５に示す瞬低発生時の各部の電流波形及び電圧波形において、コンデンサ電圧ＶC、コンデンサ電流ＩC及びインバータ電流ＩINVの波形に着目する。瞬低が発生すると、コンデンサは急峻な放電をした後に振動する波形になる。このとき、コンデンサは、急峻な放電によってエネルギーを放出するのでコンデンサ電圧ＶCが低下する。
【００３６】
その後、瞬低を検出してＡＣＲ１０からＡＶＲ１１に切り換えてインバータ電流ＩINVが立ち上がる。しかし、瞬低を検出する前にインバータ電流ＩINVが立ち上がらないので負荷電流ＩLと負荷電圧ＶLにひずみが生じている。
【００３７】
そこで、瞬低を検出してからではなく、瞬低が発生したときに放電するコンデンサに合わせてインバータ３からコンデンサと同方向の電流を出力し、瞬低による負荷電流ＩLと負荷電圧ＶLのひずみを抑制する図１に示す第２の制御ブロック２を追加する。
【００３８】
第２の制御ブロック２は、下記式（８）に示すようにコンデンサの電流ＩC、コンデンサの瞬時電圧実行値の変動分ΔＶCＲＭＳ及びゲインＫｐを乗算した電流指令値ＩCａｓｓｉｓｔを演算しこれを電流指令値ＩREFに加算することでインバータ３からコンデンサの放電と同方向の電流を出力させる。ゲインＫｐによりＩCａｓｓｉｓｔを増幅すればコンデンサの放電量よりも大きい電流をインバータから出力することができる。
【数７】
2010187459.tif 000009
【００３９】
式（８）のように、コンデンサ電流ＩCとコンデンサの瞬時電圧実行値ΔＶCＲＭＳから電流指令値ＩCａｓｓｉｓｔを作成することで、瞬低が発生していないときにコンデンサの瞬時電圧実行値ΔＶCＲＭＳに変動がなければ式（８）の電流指令値ＩCａｓｓｉｓｔはゼロとなる。つまり、このような場合はインバータ３から電流を出力しない。しかし、実際に瞬低が発生したときにはコンデンサの瞬時電圧実行値ΔＶCＲＭＳが変動するため電流指令値ＩCａｓｓｉｓｔに値が出る。
【００４０】
したがって、実際に瞬低が発生したときのみ、電流指令値ＩCａｓｓｉｓｔに応じた電流をインバータ３から出力させることができる。なお、図１においては、電流指令値ＩCａｓｓｉｓｔに元の電流指令値ＩREFを加算し、過電流を防止するため電流指令値ＩREFにリミッタ１９を施してからＡＣＲ１０に入力している。
【００４１】
また、下記式（９）のように、コンデンサ電圧ＶCをｄｑ変換して求めた有効分（ｄ軸）の変動分の絶対値｜ΔＶCｄ｜を用いても、瞬低が発生してコンデンサから有効電力が放電されたときにのみ、コンデンサの放電と同じ方向の電流をインバータ３から出力させることができる。
【数８】
2010187459.tif 000010
【００４２】
ここで、式（８）の電流指令値ＩCａｓｓｉｓｔを実現する一例を述べる。
図１に示す第２の制御ブロック２では、下記式（１０）に示すコンデンサ電圧ＶCとコンデンサ電流ＩCとの関係式にしたがって、コンデンサの電流ＩCからコンデンサ電圧ＶCを推定する。
【数９】
2010187459.tif 000011
【００４３】
次に、式（１０）で推定したコンデンサ電圧ＶCから、式（８）で用いる瞬時電圧実効値の変動分ΔＶCＲＭＳを演算する。下記式（１１）に示すように、推定したコンデンサ電圧ＶCをｄｑ変換してｄ軸とｑ軸の電圧の二乗和の平方根を演算し、瞬時電圧実行値の変動分ΔＶCＲＭＳを演算することができる。
【数１０】
2010187459.tif 000012
【００４４】
同様に、式（９）の｜ΔＶCｄ｜は下記式（１２）のように演算する。
【数１１】
2010187459.tif 000013
【００４５】
図６は、第１の制御ブロック１と第２の制御ブロック２を用いたときの瞬低発生時の各部の電流波形及び電圧波形を示した図である。図６においては、ＡＣＲ１０に比例積分（ＰＩ）制御を用いたときの簡易的な波形を示している。
【００４６】
図６に示すように、時間ｔ1で瞬低が発生し、これと同時にコンデンサは瞬低を緩和する方向に放電する。さらに、図１に示す第２の制御ブロック２によってコンデンサの放電と同じ方向にインバータ電流ＩINVが立ち上がる。このとき、図１に示す第１の制御ブロック１により、コンデンサ電流ＩCに生じる振動は抑制されている。そして、瞬低を検出して高速スイッチ５を遮断し、ＡＣＲ１０からＡＶＲ１１に切り換わる。
【００４７】
図６に示した本発明に係る第１の制御ブロック１と第２の制御ブロック２を用いたときの瞬低発生時の各部の電流波形及び電圧波形と、図１０に示した従来の技術を用いたときの瞬低発生時の各部の電流波形及び電圧波形とを比較すると、本発明に係る第１の制御ブロック１と第２の制御ブロック２を用いた場合、瞬低発生時から瞬低検出時、及び、瞬低検出後の負荷電流ＩLと負荷電圧ＶLのひずみ又は瞬断を抑制することができていることが分かる。
【００４８】
本実施例に係る電圧制御方法及び電圧制御装置は、瞬低が発生すると、コンデンサは瞬低の影響を緩和する方向に放電し、その後コンデンサ電流ＩCは振動するので、常時インバータにより、コンデンサ電流ＩCの振動を抑制する制御を行っておく。これにより、コンデンサ電流ＩCの過渡的な振動を常時抑制できる。
【００４９】
これを実現するために、インバータ電流ＩINV検出値に微分、二次遅れ（一次遅れを２回）を施して電圧指令Ｖ*にフィードバックする制御を追加している。この制御を追加しない場合と比較して、入力をインバータ電圧ＶINV、出力をコンデンサ電圧ＶCとしたときの伝達関数において共振周波数付近のゲインのピーク及びゲインの位相の急変を改善することができる。
【００５０】
さらに、本実施例に係る電圧制御方法及び電圧制御装置は、常時、コンデンサ電流ＩCの振動を抑制しておいて、瞬低発生時のコンデンサの放電を検出して並列型瞬低補償装置が同じ方向の電流を出力することで、瞬低による負荷電流ＩLと負荷電圧ＩVのひずみを抑制することができる。瞬低検出前でも瞬低が発生していればインバータ３からコンデンサの放電と同方向の電流を出力させることができる。
【００５１】
これを実現するため，式（８）に示すようにコンデンサ電流ＩC、コンデンサの電圧実効値の変動分ΔＶCＲＭＳ及びゲインＫｐを乗算して作成した電流指令値ＩCａｓｓｉｓｔを電流指令値に加算する制御を追加している。コンデンサの電圧実効値の変動分ΔＶCＲＭＳは式（１１）のように作成する。
【００５２】
また、式（８）のように、コンデンサ電圧ＶCをｄｑ変換して求めた有効分（ｄ軸）の変動分の絶対値｜ΔＶCｄ｜を用いても、瞬低が発生してコンデンサから有効電力が放電されたときにのみ、コンデンサの放電と同じ方向の電流をインバータ３から出力させることができる。なお、｜ΔＶCｄ｜は式（１２）から演算することができる。
【００５３】
以上説明したように本発明に係る電圧制御方法は、コイル及びコンデンサを用いＬＣ又はＬＣＬにより構成されるＡＣフィルタ４を介してインバータ３が負荷８側に接続される電圧制御装置において、インバータ３により常時コンデンサ電流ＩCの振動を抑制する制御を行うことにより、常時コンデンサ電流ＩCの振動を抑制することができる。
【００５４】
さらに、瞬低発生時のコンデンサの放電を検出し、インバータ３からコンデンサ電流ＩCと同じ方向の電流を出力する制御を行うことにより、瞬低による負荷電流ＩLと負荷電圧ＩVのひずみを抑制することができる。また、瞬低検出前であっても、実際に瞬低が発生していればインバータ３からコンデンサの放電と同方向の電流を出力させることができる。
【００５５】
また、本発明に係る電圧制御装置は、コイル及びコンデンサを用いＬＣ又はＬＣＬにより構成されるＡＣフィルタ４を介してインバータ３が負荷８側に接続される電圧制御装置において、インバータ３により常時コンデンサ電流ＩCの振動を抑制する制御を行う第１の制御手段として第１の制御ブロック１を備えることにより、常時コンデンサ電流ＩCの振動を抑制することができる。
【００５６】
さらに、瞬低発生時のコンデンサの放電を検出し、インバータ３からコンデンサ電流ＩCと同じ方向の電流を出力する制御を行う第２の制御手段として第２の制御ブロック２を備えることにより、瞬低による負荷電流ＩLと負荷電圧ＩVのひずみを抑制することができる。また、瞬低検出前であっても、実際に瞬低が発生していればインバータ３からコンデンサの放電と同方向の電流を出力させることができる。
【産業上の利用可能性】
【００５７】
本発明は、例えば、並列型瞬低補償装置とその制御方法に利用することが可能である。
【符号の説明】
【００５８】
１  第１の制御ブロック
２  第２の制御ブロック
３  インバータ
４  ＡＣフィルタ
５  高速スイッチ
６  系統
７  蓄電部
８  負荷
１０  ＡＣＲ
１１  ＡＶＲ
１２  ＰＬＬ
１３  正弦波発生器
１４  瞬低検出ブロック
１５  ＡＣＲブロック
１６  ＡＶＲブロック
１７  リミッタ
１８  ＰＷＭ
１９  リミッタ
【図１】
2010187459.tif 000014
【図２】
2010187459.tif 000015
【図３】
2010187459.tif 000016
【図４】
2010187459.tif 000017
【図５】
2010187459.tif 000018
【図６】
2010187459.tif 000019
【図７】
2010187459.tif 000020
【図８】
2010187459.tif 000021
【図９】
2010187459.tif 000022
【図１０】
2010187459.tif 000023