(57)【要約】【課題】エレベータ用のソフトウェアを記憶する記憶装置を、特殊な書き込み装置を必要とせず、かつ複雑な操作を必要とせずに別の不揮発性記憶装置に置き換える。【解決手段】ＥＰＲＯＭ５ａをソケット５ｂに実装し、ＣＰＵ２がＥＰＲＯＭ５ａに最初にアクセス可能なようにスイッチ８を切り替えた上で、エレベータ制御基板１の電源を投入すると、ＣＰＵ２は、最初にＥＰＲＯＭ５ａにアクセスし、ＥＰＲＯＭ５ａに書き込まれたＣＰＵ初期設定ソフトウェアを起動させることでＣＰＵ２が初期設定されて起動する。すると、ＣＰＵ２は、ＥＰＲＯＭ５ａに書き込まれたデータ転送制御ソフトウェアを起動させることにより、メインソフトウェアをＥＰＲＯＭ５ａからアドレスバス６およびデータバス７を介してフラッシュメモリ３に転送する。【選択図】      図２
2010042901.tif 000002
【特許請求の範囲】
【請求項１】
昇降機制御基板に取り外し不能に実装される第１の不揮発性メモリと、
前記基板への実装および取り外しが可能で、前記第１の不揮発性メモリへの転送対象の昇降機制御プログラム、および当該昇降機制御プログラムの転送制御を行なうための転送制御プログラムを記憶する第２の不揮発性メモリと、
前記基板に前記第２の不揮発性メモリを実装した状態で当該第２の不揮発性メモリに記憶された前記転送制御プログラムを実行することで前記第２の不揮発性メモリに記憶された前記転送対象の昇降機制御プログラムを前記第１の不揮発性メモリに転送する転送制御手段と
を備えたことを特徴とする昇降機制御装置。
【請求項２】
前記転送制御手段はＣＰＵであり、
切り替え状態が第１の切り替え状態である場合に、前記ＣＰＵと前記第１および第２の不揮発性メモリとの間を当該ＣＰＵが前記第２の不揮発性メモリに記憶された前記転送対象の昇降機制御プログラムを前記第１の不揮発性メモリに転送可能に接続し、かつ、切り替え状態が第２の切り替え状態である場合に、前記ＣＰＵと前記第１および第２の不揮発性メモリとの間を前記ＣＰＵが前記第１の不揮発性メモリに記憶されたプログラムを実行可能に接続するスイッチ手段をさらに備え、
前記ＣＰＵは、
前記スイッチ手段の切り替え状態が前記第１の切り替え状態である場合に、前記第２の不揮発性メモリに記憶された前記転送対象の昇降機制御プログラムを前記第１の不揮発性メモリに転送し、当該転送後に前記スイッチ手段の切り替え状態が前記第２の切り替え状態となった場合に、前記第１の不揮発性メモリに前記転送された昇降機制御プログラムを実行する
ことを特徴とする請求項１に記載の昇降機制御装置。
【請求項３】
前記基板への実装および取り外しが可能で、追加用の昇降機制御プログラムを記憶する第３の不揮発性メモリをさらに備え、
前記転送制御手段は、
前記第２の不揮発性メモリに記憶された前記転送対象の昇降機制御プログラムの前記第１の不揮発性メモリへの転送後において、前記第２の不揮発性メモリに代えて前記第３の不揮発性メモリを前記基板に実装した状態で、前記第３の不揮発性メモリに記憶された前記追加用の昇降機制御プログラムを前記第１の不揮発性メモリの空きエリアに転送する
ことを特徴とする請求項１に記載の昇降機制御装置。
【請求項４】
前記第２の不揮発性メモリには、前記第１の不揮発性メモリへの転送対象の第２の転送制御プログラムがさらに記憶され、
前記転送制御手段は、
前記第２の不揮発性メモリに記憶された前記転送制御プログラムを実行することで前記第２の不揮発性メモリに記憶された前記第２の転送制御プログラムを前記第１の不揮発性メモリにさらに転送し、当該転送後において、前記第２の不揮発性メモリに代えて前記第３の不揮発性メモリを前記基板に実装した状態で、前記第１の不揮発性メモリに前記転送された前記第２の転送制御プログラムを実行することで前記第３の不揮発性メモリに記憶された前記追加用の昇降機制御プログラムを前記第１の不揮発性メモリの空きエリアに転送する
ことを特徴とする請求項３に記載の昇降機制御装置。
【請求項５】
前記追加用の昇降機制御プログラムの転送を有効とするためのスイッチ手段をさらに備え、
前記転送制御手段は、
前記第２の不揮発性メモリに代えて前記第３の不揮発性メモリを前記基板に実装した状態で、前記追加用の昇降機制御プログラムの転送が有効となるように前記スイッチ手段が操作された場合に、前記第３の不揮発性メモリに記憶された前記追加用の昇降機制御プログラムを前記第１の不揮発性メモリの空きエリアに転送する
ことを特徴とする請求項３に記載の昇降機制御装置。
【請求項６】
前記第１の不揮発性メモリの記憶エリアが記憶対象のプログラムの種別に対応する複数のエリアに区分されており、
前記基板への実装および取り外しが可能で、前記第１の不揮発性メモリへの転送対象の第２の昇降機制御プログラムを当該プログラムの種別に対応して定められた前記第１の不揮発性メモリにおける転送先エリア情報とともに記憶する第３の不揮発性メモリをさらに備え、
前記転送制御手段は、
前記第２の不揮発性メモリに記憶された前記転送対象の昇降機制御プログラムの前記第１の不揮発性メモリへの転送後において、前記第２の不揮発性メモリに代えて前記第３の不揮発性メモリを前記基板に実装した状態で、前記第３の不揮発性メモリに記憶される第２の昇降機制御プログラムを前記第１の不揮発性メモリにおける当該プログラムの種別に対応して定められた転送先エリアに転送する
ことを特徴とする請求項１に記載の昇降機制御装置。
【請求項７】
前記第２の不揮発性メモリには、前記第１の不揮発性メモリへの転送対象の第２の転送制御プログラムがさらに記憶され、
前記転送制御手段は、
当該第２の不揮発性メモリに記憶された前記転送制御プログラムを実行することで前記第２の不揮発性メモリに記憶された前記第２の転送制御プログラムを前記第１の不揮発性メモリにさらに転送し、当該転送後において、前記第２の不揮発性メモリに代えて前記第３の不揮発性メモリを前記基板に実装した状態で、前記第１の不揮発性メモリに前記転送された前記第２の転送制御プログラムを実行することで前記第３の不揮発性メモリに記憶された前記第２の昇降機制御プログラムを前記第１の不揮発性メモリにおける当該プログラムの種別に対応して定められた転送先エリアに転送する
ことを特徴とする請求項６に記載の昇降機制御装置。
【請求項８】
前記第２の昇降機制御プログラムの転送を有効とするためのスイッチ手段をさらに備え、
前記転送制御手段は、
前記第２の不揮発性メモリに代えて前記第３の不揮発性メモリを前記基板に実装した状態で、前記第２の昇降機制御プログラムの転送が有効となるように前記スイッチ手段が操作された場合に、前記第３の不揮発性メモリに記憶された前記第２の昇降機制御プログラムを前記第１の不揮発性メモリにおける当該プログラムの種別に対応して定められた転送先エリアに転送する
ことを特徴とする請求項６に記載の昇降機制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、昇降機の運転制御を行うためのソフトウェアの記憶媒体を交換する場合に用いて好適な昇降機制御装置に関する。
【背景技術】
【０００２】
従来、エレベータの制御および周辺機器のソフトウェア（プログラム）は、例えば特許文献１に開示されるように、ＥＰＲＯＭ等の取外しが可能な不揮発性記憶装置に書き込まれていた。ＥＰＲＯＭへのソフトウェアの書き込みは、実装するハードウェアから取り外した状態で、ＥＰＲＯＭ書き込み装置により実施されており、ＥＰＲＯＭにソフトウェアを書き込み後、ハードウェアに実装されたＥＰＲＯＭのソケットに装着している。
【０００３】
近年の不揮発性記憶装置の動向は、ＥＰＲＯＭと比較して、ハードウェアへの実装面積で有利なフラッシュメモリに変わりつつある。
【０００４】
ＥＰＲＯＭのソフトウェア書き込み装置は、汎用的なものが多く、特殊な装置を必要としない。
【０００５】
フラッシュメモリには、ハードウェアから取外し可能なものも存在するが、ハードウェアへの実装面積を考慮すると、一般的にはハードウェアに取外しが不可能な直接実装するものを使用する。
【０００６】
ここで、フラッシュメモリにソフトウェアを書き込む為には、フラッシュメモリのメーカー毎に特殊な書き込み装置を必要とすることが多い。
【０００７】
また、フラッシュメモリの需要が増えると、ＥＰＲＯＭの需要は減る方向にあり、ＥＰＲＯＭが製造中止になっていく恐れがある。このようなことから、これまで出荷してきたエレベータの制御および周辺機器の保守用部品として、ハードウェアのメモリ構成をＥＰＲＯＭからフラッシュメモリに設計変更したものに変えていく必要がある。
【特許文献１】特開２００１−２４０３３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
エレベータの制御および周辺機器に使用されているＥＰＲＯＭに書き込まれているソフトウェアは、エレベータの設置されている建物の仕様や付加仕様に合わせて、種類が多岐に渡るものも存在する。
【０００９】
つまり、ハードウェアのメモリ構成をＥＰＲＯＭからフラッシュメモリに変更する場合、１つのソフトウェアの内容をフラッシュメモリに書き込めば良いのではなく、これまでＥＰＲＯＭで出荷してきたものから、ＥＰＲＯＭに書き込まれている内容を吸出し、フラッシュメモリに書き込み直す必要がある。
【００１０】
このような、ＥＰＲＯＭに書き込まれた内容を吸出し、フラッシュメモリに書き込む作業を運用していく為には、特殊なフラッシュメモリの書き込み装置を、多数準備する必要があり、運用コスト等に問題がある。また、一般的に書き込み装置の操作は、複雑なものが多い。
【００１１】
そこで、本発明の目的は、昇降機用のソフトウェアを記憶する記憶装置を、特殊な書き込み装置を必要とせず、かつ複雑な操作を必要とせずに別の不揮発性記憶装置に置き換えることが可能になる昇降機制御装置を提供することにある。
【課題を解決するための手段】
【００１２】
すなわち、本発明の請求項１に係る昇降機制御装置は、昇降機制御基板に取り外し不能に実装される第１の不揮発性メモリと、前記基板への実装および取り外しが可能で、前記第１の不揮発性メモリへの転送対象の昇降機制御プログラム、および当該昇降機制御プログラムの転送制御を行なうための転送制御プログラムを記憶する第２の不揮発性メモリと、前記基板に前記第２の不揮発性メモリを実装した状態で当該第２の不揮発性メモリに記憶された前記転送制御プログラムを実行することで前記第２の不揮発性メモリに記憶された前記転送対象の昇降機制御プログラムを前記第１の不揮発性メモリに転送する転送制御手段とを備えたことを特徴とする。
【００１３】
また、本発明の請求項２に係る昇降機制御装置は、請求項１記載の昇降機制御装置において、前記転送制御手段はＣＰＵであり、切り替え状態が第１の切り替え状態である場合に、前記ＣＰＵと前記第１および第２の不揮発性メモリとの間を当該ＣＰＵが前記第２の不揮発性メモリに記憶された前記転送対象の昇降機制御プログラムを前記第１の不揮発性メモリに転送可能に接続し、かつ、切り替え状態が第２の切り替え状態である場合に、前記ＣＰＵと前記第１および第２の不揮発性メモリとの間を当該ＣＰＵが前記第１の不揮発性メモリに記憶されたプログラムを実行可能に接続するスイッチ手段をさらに備え、前記ＣＰＵは、前記スイッチ手段の切り替え状態が前記第１の切り替え状態である場合に、前記第２の不揮発性メモリに記憶された前記転送対象の昇降機制御プログラムを前記第１の不揮発性メモリに転送し、当該転送後に前記スイッチ手段の切り替え状態が前記第２の切り替え状態となった場合に、前記第１の不揮発性メモリに記憶された昇降機制御プログラムを実行することを特徴とする。
【００１４】
また、本発明の請求項３に係る昇降機制御装置は、請求項１記載の昇降機制御装置において、前記基板への実装および取り外しが可能で、追加用の昇降機制御プログラムを記憶する第３の不揮発性メモリをさらに備え、前記転送制御手段は、前記第２の不揮発性メモリに記憶された前記転送対象の昇降機制御プログラムの前記第１の不揮発性メモリへの転送後において、前記第２の不揮発性メモリに代えて前記第３の不揮発性メモリを前記基板に実装した状態で、前記第３の不揮発性メモリに記憶された前記追加用の昇降機制御プログラムを前記第１の不揮発性メモリの空きエリアに転送することを特徴とする。
【００１５】
また、本発明の請求項４に係る昇降機制御装置は、請求項３記載の昇降機制御装置において、前記第２の不揮発性メモリには、前記第１の不揮発性メモリへの転送対象の第２の転送制御プログラムがさらに記憶され、前記転送制御手段は、当該第２の不揮発性メモリに記憶された前記転送制御プログラムを実行することで前記第２の不揮発性メモリに記憶された前記第２の転送制御プログラムを前記第１の不揮発性メモリにさらに転送し、当該転送後において、前記第２の不揮発性メモリに代えて前記第３の不揮発性メモリを前記基板に実装した状態で、前記第１の不揮発性メモリに前記転送により記憶された前記第２の転送制御プログラムを起動させることで前記第３の不揮発性メモリに記憶された前記追加用の昇降機制御プログラムを前記第１の不揮発性メモリの空きエリアに転送することを特徴とする。
【００１６】
また、本発明の請求項５に係る昇降機制御装置は、請求項３記載の昇降機制御装置において、前記追加用の昇降機制御プログラムの転送を有効とするためのスイッチ手段をさらに備え、前記転送制御手段は、前記第２の不揮発性メモリに代えて前記第３の不揮発性メモリを前記基板に実装した状態で、前記追加用の昇降機制御プログラムの転送が有効となるように前記スイッチ手段が操作された場合に、前記第３の不揮発性メモリに記憶された前記追加用の昇降機制御プログラムを前記第１の不揮発性メモリの空きエリアに転送することを特徴とする。
【００１７】
また、本発明の請求項６に係る昇降機制御装置は、請求項１記載の昇降機制御装置において、前記第１の不揮発性メモリの記憶エリアが記憶対象のプログラムの種別に対応する複数のエリアに区分されており、前記基板への実装および取り外しが可能で、前記転送対象の第２の昇降機制御プログラムを当該プログラムの前記第１の不揮発性メモリにおける転送先エリア情報とともに記憶する第３の不揮発性メモリをさらに備え、前記転送制御手段は、前記第２の不揮発性メモリに記憶された前記転送対象の昇降機制御プログラムの前記第１の不揮発性メモリへの転送後において、前記第２の不揮発性メモリに代えて前記第３の不揮発性メモリを前記基板に実装した状態で、前記第３の不揮発性メモリに記憶される第２の昇降機の制御プログラムを前記第１の不揮発性メモリにおける当該制御プログラムについて定められた転送先エリアに転送することを特徴とする。
【００１８】
また、本発明の請求項７に係る昇降機制御装置は、請求項６記載の昇降機制御装置において、前記第２の不揮発性メモリには、前記第１の不揮発性メモリへの転送対象の第２の転送制御プログラムがさらに記憶され、前記転送制御手段は、当該第２の不揮発性メモリに記憶された前記転送制御プログラムを実行することで前記第２の不揮発性メモリに記憶された前記第２の転送制御プログラムを前記第１の不揮発性メモリにさらに転送し、当該転送後において、前記第２の不揮発性メモリに代えて前記第３の不揮発性メモリを前記基板に実装した状態で、前記第１の不揮発性メモリに前記転送により記憶された前記第２の転送制御プログラムを起動させることで前記第３の不揮発性メモリに記憶された前記第２の昇降機制御プログラムを前記第１の不揮発性メモリにおける当該制御プログラムについて定められた転送先エリアに転送することを特徴とする。
【００１９】
また、本発明の請求項８に係る昇降機制御装置は、請求項６記載の昇降機制御装置において、前記第２の昇降機制御プログラムの転送を有効とするためのスイッチ手段をさらに備え、前記転送制御手段は、前記第２の不揮発性メモリに代えて前記第３の不揮発性メモリを前記基板に実装した状態で、前記第２の昇降機制御プログラムの転送が有効となるように前記スイッチ手段が操作された場合に、前記第３の不揮発性メモリに記憶された前記第２の昇降機制御プログラムを前記第１の不揮発性メモリにおける当該制御プログラムについて定められた転送先エリアに転送することを特徴とする。
【発明の効果】
【００２０】
本発明によれば、昇降機用のソフトウェアを記憶する記憶装置を、特殊な書き込み装置を必要とせず、かつ複雑な操作を必要とせずに別の不揮発性記憶装置に置き換えることができる。
【発明を実施するための最良の形態】
【００２１】
以下図面により本発明の実施形態について説明する。  
（第１の実施形態）
まず、本発明の第１の実施形態について説明する。なお、以下の実施形態においてはエレベータを例にとって説明するが、本発明はマンコンベアなどのその他の昇降機にも適用することができる。
【００２２】
図１は、本発明の第１の実施形態におけるエレベータ制御装置の構成例におけるスイッチの第１の切り替え状態を示す図である。図２は、本発明の第１の実施形態におけるエレベータ制御装置の構成例におけるスイッチの第２の切り替え状態を示す図である。
【００２３】
図１に示すように本発明の第１の実施形態におけるエレベータ制御装置は、エレベータ制御基板１に各種部品が備えられてなる。
【００２４】
また、図示はしないが、エレベータの乗りかごは当該乗りかごに対応して設けられるシーブに巻き掛けられたロープを介してカウンタウェイトと連結されており、エレベータ制御装置からの制御にしたがった巻上機の起動によるシーブの回転に伴い、カウンタウェイトとともに互いに上下反対方向に昇降する。
【００２５】
エレベータ制御基板１には、エレベータの制御用プログラムの転送制御手段であるＣＰＵ２、取外しが不可能で書き換えが可能な不揮発性メモリであるフラッシュメモリ３、ＲＡＭ４が実装され、さらに取外しが可能な不揮発性メモリであるＥＰＲＯＭ５ａ、およびＥＰＲＯＭ５ａを実装するソケット５ｂが実装される。
【００２６】
ＣＰＵ２は、フラッシュメモリ３およびＲＡＭ４およびＥＰＲＯＭ５ａと、アドレスバス６およびデータバス７およびコントロール信号９，１０，１１，１２，１３により接続されており、ＣＰＵ２から各メモリに対してアドレスを基に各メモリ内に記憶されたデータにアクセス可能になっている。
【００２７】
コントロールライン９，１０，１１は、ＣＰＵ２がアクセスするアドレスの範囲毎に出力される信号であり可終端は各メモリに接続され、アクセスするメモリを選択している。一般的にＣＰＵは、電源が供給されて最初にアクセスするアドレスが決められており、その該当するアドレスに応じてコントロールラインが出力される。
【００２８】
本実施形態を説明する上で、コントロールライン９を電源が供給されて最初にアクセスするアドレスで出力される信号とする。図１のスイッチ８の状態において、ＣＰＵ２から出力されるコントロールライン９は、スイッチ端子８ａおよびスイッチ端子８ｂを介してコントロールライン１２によりフラッシュメモリ３に接続されている。
【００２９】
つまり、図１の状態では、電源が供給されて最初にアクセスするメモリはフラッシュメモリ３となっている。コントロールライン１０は、スイッチ端子８ｄおよびスイッチ端子８ｅを介してコントロールライン１３によりＥＰＲＯＭ５ａに接続されている。
【００３０】
コントロールライン１１は、スイッチ８を介さずにＲＡＭ４に接続されている。一般的にフラッシュメモリ３は、エレベータ制御基板１への実装前に特殊なデータ書き込み装置を使用してデータを書き込まない限りデータは空の状態である。図１におけるスイッチ８の状態でエレベータ制御基板１に電源を供給してもフラッシュメモリ３の内容は空である為、エレベータ制御基板１はハードウェアとしての動作はしない。
【００３１】
図２は、スイッチ８を下側に投入した図であり、コントロールライン９は、スイッチ端子８ａおよびスイッチ端子８ｃを介してコントロールライン１３によりＥＰＲＯＭ５ａに接続されている。
【００３２】
また、コントロールライン１０は、スイッチ端子８ｄおよびスイッチ８ｆを介してフラッシュメモリ３に接続されている。図２のスイッチ８の状態においては、電源が供給されて最初にアクセスするメモリはＥＰＲＯＭ５ａとなる。
【００３３】
図３は、本発明の第１の実施形態におけるエレベータ制御装置に実装するＥＰＲＯＭの記憶内容の一例を示す図である。  
ＥＰＲＯＭ５ａは、取外しが可能であることと、ＥＰＲＯＭの書き込み装置は一般的な汎用の書き込み装置が使用できることから、図３のようにＥＰＲＯＭ５ａには、ＣＰＵ２を起動させるＣＰＵ初期設定ソフトウェアと、ＥＰＲＯＭ５ａからフラッシュメモリ３へのデ一タ転送制御ソフトウェアと、フラッシュメモリ３内に転送するメインソフトウェアとを図３に示すように予め書き込んでおく。
【００３４】
ＣＰＵ初期設定ソフトウェアとは、ＣＰＵ２が動作する上での動作周波数や各端子の動作設定をするものである。フラッシュメモリ３に転送するメインソフトウェアとは、スイッチ８を図１のように上側に投入した状態で、エレベータ制御基板１の電源を投入した際、最初にアクセスするメモリがフラッシュメモリ３になったときにＣＰＵ２を起動できるソフトウェアのことであり、メインソフトウェアの中にもＣＰＵ初期設定ソフトウェアが含まれている。
【００３５】
なお、ＥＰＲＯＭ５ａに書き込まれたＣＰＵ初期設定ソフトウェアの内容とメインソフトウェアに含まれるＣＰＵ初期設定ソフトウェアの内容とは一致している必要はなく、各メモリへのアクセススピードに応じて動作周波数の設定をすればよい。
【００３６】
一般的に、ＥＰＲＯＭはフラッシュメモリと比較してアクセススピードが遅いことから、ＣＰＵの動作周波数を遅くする必要がある。
【００３７】
次に、図１に示した構成のエレベータ制御装置の動作について説明する。  
図４は、本発明の第１の実施形態におけるエレベータ制御装置によるソフトウェア転送のための処理動作の一例を示すフローチャートである。  
まず、ＥＰＲＯＭ５ａがソケット５ｂに実装された状態で、ＣＰＵ２がＥＰＲＯＭ５ａに最初にアクセス可能なようにスイッチ８を図２に示すように下側に切り替えた上で（ステップＳ１）、エレベータ制御基板１の電源を投入すると（ステップＳ２）、ＣＰＵ２は、最初にＥＰＲＯＭ５ａにアクセスし、ＥＰＲＯＭ５ａに書き込まれたＣＰＵ初期設定ソフトウェアを起動させることでＣＰＵ２が初期設定されて起動する（ステップＳ３，Ｓ４）。
【００３８】
すると、ＣＰＵ２は、ＥＰＲＯＭ５ａに書き込まれたデータ転送制御ソフトウェアを起動させることにより（ステップＳ６）、メインソフトウェアをＥＰＲＯＭ５ａからアドレスバス６およびデータバス７を介してフラッシュメモリ３に転送する（ステップＳ６）。
【００３９】
図５は、本発明の第１の実施形態におけるエレベータ制御装置によりＥＰＲＯＭのソフトウェアが転送されたフラッシュメモリの記憶内容の一例を示す図である。  
これで、図５に示すように、フラッシュメモリ３にメインソフトウェアが書き込まれることになる。
【００４０】
そして、エレベータ制御基板１の電源を一旦遮断し（ステップＳ７）、エレベータ制御基板１からＥＰＲＯＭ５ａを取外した状態で、ＣＰＵ２がフラッシュメモリに最初にアクセス可能なようにスイッチ８を図１に示すように上側に切り替えた上で（ステップＳ８）エレベータ制御基板１の電源を再投入すると（ステップＳ９）、フラッシュメモリ３にメインソフトウェアが書き込まれていることから、ＣＰＵ２は、最初にフラッシュメモリ３にアクセスし、前述した転送によりフラッシュメモリ３に書き込まれたメインソフトウェア内のＣＰＵ初期設定ソフトウェアを起動させることで、ＣＰＵ２が初期設定されて起動する（ステップＳ１０，Ｓ１１）。
【００４１】
すると、ＣＰＵ２は、フラッシュメモリ３に書き込まれたメインソフトウェアの本体であるアプリケーションソフトウェアを動作させる（ステップＳ１２）。
【００４２】
以後、スイッチ８を上側に投入することで、エレベータ制御基板１は、ＣＰＵ２とフラッシュメモリ３とＲＡＭ４の構成で動作することが可能となる。
【００４３】
以上のように、本発明の第１の実施形態におけるエレベータ制御装置では、ＥＰＲＯＭに書き込まれていたエレベータ制御用のソフトウェアをフラッシュメモリに新たに書き込みたい場合に、フラッシュメモリ３が実装されたエレベータ制御基板１のソケット５ｂにＥＰＲＯＭ５ａを実装した上で、スイッチ８の切り替えを行うことで、ＥＰＲＯＭ５ａに書き込まれていたソフトウェアがフラッシュメモリ３に転送され、転送後にＥＰＲＯＭ５ａをソケット５ｂから取外した上で、スイッチ８を再度切り替えれば、ＣＰＵ２とフラッシュメモリ３とＲＡＭ４との構成で動作するようになる。
【００４４】
従来は、フラッシュメモリの書き込み装置は、当該フラッシュメモリの種類によっては特殊な書き込み装置を必要とするが、本実施形態のように、ＥＰＲＯＭ内に書き込まれたデータをフラッシュメモリに転送することで、特殊な書き込み装置を必要とせず、かつ、フラッシュメモリへのデータ書き込みにおける運用上の費用を大幅に抑えることができる。
【００４５】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。なお、以下の各実施形態におけるエレベータ制御装置の構成のうち図１に示したものと同一部分の説明は省略する。  
この実施形態では、第１の実施形態で説明したメインソフトウェアの転送後に、追加用のソフトウェアをフラッシュメモリさらに転送する手順を説明する。
【００４６】
図６は、本発明の第２の実施形態におけるエレベータ制御装置の構成例を示す図である。  
図６に示すように、本発明の第２の実施形態におけるエレベータ制御装置は、第１の実施形態と比較して、ＣＰＵ２に起動スイッチ１４が接続される。
【００４７】
起動スイッチ１４は、通常時はオフ状態とし、第１の実施形態で説明したメインソフトウェアの転送後に、追加用のソフトウェアのフラッシュメモリ３への転送を有効とする際にオン状態とする。
【００４８】
図７は、本発明の第２の実施形態におけるエレベータ制御装置に実装するＥＰＲＯＭの記憶内容の一例を示す図である。  
本発明の第２の実施形態では、第１の実施形態と異なり、図７に示すようにＥＰＲＯＭ５ａに記憶されるメインソフトウェアには、データ転送制御ソフトウェアがさらに含まれる。
【００４９】
図８は、本発明の第２の実施形態におけるエレベータ制御装置によりＥＰＲＯＭのソフトウェアが転送されたフラッシュメモリの記憶内容の一例を示す図である。  
図７に示したＥＰＲＯＭ５ａに記憶されるメインソフトウェアが第１の実施形態のようにフラッシュメモリ３に転送された場合には、当該転送されたメインソフトウェアには図８に示すようにデータ転送制御ソフトウェアがさらに含まれることになる。
【００５０】
また、本実施形態では、第１の実施形態で説明したメインソフトウェアの転送後に、当初用いていたＥＰＲＯＭ５ａとは異なる別のＥＰＲＯＭであるＥＰＲＯＭ１５を用いる。
【００５１】
図９は、本発明の第２の実施形態におけるエレベータ制御装置によるＥＰＲＯＭのソフトウェアの転送後に実装する別のＥＰＲＯＭの記憶内容の一例を示す図である。  
図９に示すように、ＥＰＲＯＭ１５には、フラッシュメモリ３の空きエリアに転送するための追加ソフトウェアが予め書き込まれている。
【００５２】
図１０は、本発明の第２の実施形態におけるエレベータ制御装置による追加ソフトウェア転送のための処理動作の一例を示すフローチャートである。  
ここでは、第１の実施形態によりフラッシュメモリ３ヘメインソフトウェアの転送が完了して、ＣＰＵ２がフラッシュメモリ３に最初にアクセス可能なように上側に切り替えられた状態で、ＥＰＲＯＭ５ａに代えて、ＥＰＲＯＭ１５をエレベータ制御基板１のソケット５ｂに実装する（ステップＳ２１）。
【００５３】
そしてエレベータ制御基板１の電源を投入すると（ステップＳ２２）、ＣＰＵ２はフラッシュメモリ３にアクセスし、前述した転送によりフラッシュメモリ３に書き込まれたメインソフトウェア内のＣＰＵ初期設定ソフトウェアを起動させることで、ＣＰＵ２が初期設定されて起動する（ステップＳ２３，Ｓ２４）。
【００５４】
すると、ＣＰＵ２は、フラッシュメモリ３に書き込まれたメインソフトウェアを動作させる（ステップＳ２５）。この状態で起動スイッチ１４が操作されてオン状態になると（ステップＳ２６）、ＣＰＵ２は、メインソフトウェア内のデータ転送制御ソフトウェアを起動させることで（ステップＳ２７）、追加ソフトウェアをＥＰＲＯＭ１５からアドレスバス６およびデータバス７を介してフラッシュメモリ３の空きエリアに転送する（ステップＳ２８）。
【００５５】
図１１は、本発明の第２の実施形態におけるエレベータ制御装置によりＥＰＲＯＭの追
加ソフトウェアが転送されたフラッシュメモリの記憶内容の一例を示す図である。  
追加ソフトウェアのフラッシュメモリ３への転送先アドレスは、既にメインソフトウェアが書き込まれている以外のアドレスとする。このようにすることで、図１１に示すように、フラッシュメモリ３へのソフトウェアの追加書き込みが可能となる。
【００５６】
一般的にフラッシュメモリは、ＥＰＲＯＭと比較してデータを記憶する容量が多い。本実施形態のように、異なるＥＰＲＯＭをエレベータ制御基板１にそれぞれ実装して各ＥＰＲＯＭに書き込まれたソフトウェアをフラッシュメモリ３に順次転送するようにすれば、フラッシュメモリ３に複数回にわたってソフトウェアを転送できる。よって、ＥＰＲＯＭ単体の記憶容量より多いサイズのソフトウェアをフラッシュメモリ３に書き込むことが可能となる。
【００５７】
（第３の実施形態）
次に、本発明の第３の実施形態について説明する。本実施形態におけるエレベータ制御装置の構成は図６に示した構成と同様である。  
本発明の第３の実施形態では、第１の実施形態と異なり、ＥＰＲＯＭ５ａに記憶されるメインソフトウェアは、ＣＰＵ初期設定ソフトウェア、データ転送制御ソフトウェアおよびアプリケーションソフトウェアでなる。
【００５８】
この実施形態では、第１の実施形態で説明したメインソフトウェアの転送後に、転送用のアプリケーションソフトウェアをフラッシュメモリさらに転送する手順を説明する。
【００５９】
起動スイッチ１４は、通常時はオフ状態とし、第１の実施形態で説明したメインソフトウェアの転送後に、さらなる転送用のアプリケーションソフトウェアのフラッシュメモリ３への転送を有効とする際にオン状態とする。
【００６０】
この実施形態では、第１の実施形態で説明した、ＥＰＲＯＭ５ａからのメインソフトウェアの転送において、メインソフトウェアのフラッシュメモリ３における書き込み先を当該メインソフトウェアを構成する各種ソフトウェアの種別ごとに定めて区分している。
【００６１】
具体的には、ＥＰＲＯＭ５ａには、メインソフトウェアを構成する各種ソフトウェアの書き込み先情報が予め書き込まれており、ＣＰＵ２は、ＥＰＲＯＭ５ａに書き込まれているメインソフトウェアの各種ソフトウェアのそれぞれを、前述した書き込み先情報にしたがって、フラッシュメモリ３の書き込みエリアである各ブロックに転送する。
【００６２】
図１２は、本発明の第３の実施形態におけるエレベータ制御装置によりＥＰＲＯＭのソフトウェアが転送されたフラッシュメモリの記憶内容の一例を示す図である。  
図１２に示すように、フラッシュメモリ３には第１ブロック、第２ブロック、第３ブロック、第４ブロックといったブロックが書き込みエリアとして割り付けられており、ＥＰＲＯＭ５ａからフラッシュメモリ３へのメインソフトウェアの各種ソフトウェアの転送の結果、フラッシュメモリ３の第１ブロックにはメインソフトウェアのＣＰＵ初期設定ソフトウェアが、第２ブロックにはメインソフトウェアのデータ転送制御ソフトウェアが、第３ブロックにはメインソフトウェアのアプリケーションソフトウェアがそれぞれ割り付けられる。また、第４ブロックは空きエリアとなる。
【００６３】
本実施形態では、第１の実施形態で説明したメインソフトウェアの転送後に、当初用いていたＥＰＲＯＭ５ａとは異なる別のＥＰＲＯＭであるＥＰＲＯＭ１６を用いる。
【００６４】
図１３は、本発明の第３の実施形態におけるエレベータ制御装置によるＥＰＲＯＭのソフトウェアの転送後に実装する別のＥＰＲＯＭの記憶内容の一例を示す図である。  
図１３に示すように、ＥＰＲＯＭ１６には、フラッシュメモリ３に転送するためのアプリケーションソフトウェアが予め書き込まれている。さらに、ＥＰＲＯＭ１６の任意のアドレスにはフラッシュメモリ３への転送先ブロックを示す転送先データ１６ａがさらに書き込まれる。
【００６５】
図１４は、本発明の第２の実施形態におけるエレベータ制御装置によるソフトウェア転送のための処理動作の一例を示すフローチャートである。  
ここでは、第１の実施形態によりフラッシュメモリ３ヘメインソフトウェアの転送が完了して、ＣＰＵ２がフラッシュメモリ３に最初にアクセス可能なように上側に切り替えられた状態で、ＥＰＲＯＭ５ａに代えて、ＥＰＲＯＭ１６をエレベータ制御基板１のソケット５ｂに実装する（ステップＳ３１）。
【００６６】
そしてエレベータ制御基板１の電源を投入すると（ステップＳ３２）、ＣＰＵ２はフラッシュメモリ３にアクセスし、前述した転送によりフラッシュメモリ３の第１ブロックに書き込まれたＣＰＵ初期設定ソフトウェアを起動させることで、ＣＰＵ２が初期設定されて起動する（ステップＳ２３，Ｓ３４）。
【００６７】
すると、ＣＰＵ２は、フラッシュメモリ３に書き込まれたメインソフトウェアを動作させる（ステップＳ３５）。この状態で起動スイッチ１４が操作されてオン状態になると（ステップＳ３６）、ＣＰＵ２は、フラッシュメモリ３の第３ブロックに書き込まれたデータ転送制御ソフトウェアを起動させることで（ステップＳ３７）、ＥＰＲＯＭ１６内の転送対象のアプリケーションソフトウェアのフラッシュメモリ３における転送先ブロックを示す転送先データ１６ａを読み込む（ステップＳ３８）。
【００６８】
転送先データ１６ａで示される転送先ブロックは、ＥＰＲＯＭ１６に記憶される転送対象のソフトウェアの種別と同じ種別のソフトウェアがフラッシュメモリ３に既に書き込まれている場合、この書き込まれているブロックと同じブロックである。つまり、転送対象のソフトウェアの種別がアプリケーションソフトウェアである場合は、転送先データ１６ａで示される転送先ブロックは図１２に示した第３ブロックである。
【００６９】
すると、ＣＰＵ２は、データ転送制御ソフトウェアを引き続き動作させることで、アプリケーションソフトウェアをＥＰＲＯＭ１６からアドレスバス６およびデータバス７を介してフラッシュメモリ３の第３ブロックに転送する（ステップＳ３９）。
【００７０】
図１５は、本発明の第３の実施形態におけるエレベータ制御装置によりＥＰＲＯＭのアプリケーションソフトウェアが転送されたフラッシュメモリの記憶内容の一例を示す図である。  
転送が終了すると、フラッシュメモリ３の第３ブロックに既に書き込まれていたアプリケーションソフトウェアは図１５に示すように上書き書き込みされる。
【００７１】
これにより、ＥＰＲＯＭ１６に書き込まれたソフトウェアをフラッシュメモリ３の該当ブロックに転送することができるので、フラッシュメモリ３に書き込まれたソフトウェアのバージョンアップが可能になる。なお、ＥＰＲＯＭ１６に書き込まれたソフトウェアの転送先は、データ転送制御を処理するためのデータ転送制御ソフトウェアが書き込まれている第２ブロック以外であれば特に限定されない。
【００７２】
また、ＥＰＲＯＭ１６にＣＰＵ初期設定ソフトウェアやアプリケーションソフトウェアと異なる種別のソフトウェアを書き込んでおき、転送先アドレスに第４ブロックなどの空きエリアを設定すればメインソフトウェアを構成するその他の種別のソフトウェアをフラッシュメモリ３に転送することも可能である。
【００７３】
以上説明したように、本実施形態では、ＥＰＲＯＭ５ａからフラッシュメモリ３へメインソフトウェアを転送する際に、当該メインソフトウェアを構成する各種ソフトウェアのそれぞれを、フラッシュメモリ３においてソフトウェアの種別に応じて定められた書き込みエリアである各ブロックに区分して転送した上で、当該転送したメインソフトウェアのうち一部の種別のソフトウェアを書き換えたい場合に、別のＥＰＲＯＭ１６に前述した書き換えのための転送対象のソフトウェア及び当該ソフトウェアのフラッシュメモリ３における転送先データを予め書き込んでおき、フラッシュメモリ３の各ブロックのうち転送先データで示されるブロックに転送対象のソフトウェアを転送する。
【００７４】
このようにフラッシュメモリ３における転送先ブロックが指定できる為、フラッシュメモリ３に書き込まれたソフトウェアの追加、修正およびバージョンアップが容易に実現でき、メインソフトウェアを構成する各種ソフトウェアのうち一部の種別のソフトウェアを書き換えたい場合に、メインソフトウェアの全体を書き換えなくても済むようになるので、書き換え処理時間の短縮が図れるとともに、フラッシュメモリの寿命を延ばすことができる。
【００７５】
なお、この発明は前記実施形態そのままに限定されるものではなく実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、前記実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を省略してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【図面の簡単な説明】
【００７６】
【図１】本発明の第１の実施形態におけるエレベータ制御装置の構成例におけるスイッチの第１の切り替え状態を示す図。
【図２】本発明の第１の実施形態におけるエレベータ制御装置の構成例におけるスイッチの第２の切り替え状態を示す図。
【図３】本発明の第１の実施形態におけるエレベータ制御装置に実装するＥＰＲＯＭの記憶内容の一例を示す図。
【図４】本発明の第１の実施形態におけるエレベータ制御装置によるソフトウェア転送のための処理動作の一例を示すフローチャート。
【図５】本発明の第１の実施形態におけるエレベータ制御装置によりＥＰＲＯＭのソフトウェアが転送されたフラッシュメモリの記憶内容の一例を示す図。
【図６】本発明の第２の実施形態におけるエレベータ制御装置の構成例を示す図。
【図７】本発明の第２の実施形態におけるエレベータ制御装置に実装するＥＰＲＯＭの記憶内容の一例を示す図。
【図８】本発明の第２の実施形態におけるエレベータ制御装置によりＥＰＲＯＭのソフトウェアが転送されたフラッシュメモリの記憶内容の一例を示す図。
【図９】本発明の第２の実施形態におけるエレベータ制御装置によるＥＰＲＯＭのソフトウェアの転送後に実装する別のＥＰＲＯＭの記憶内容の一例を示す図。
【図１０】本発明の第２の実施形態におけるエレベータ制御装置による追加ソフトウェア転送のための処理動作の一例を示すフローチャート。
【図１１】本発明の第２の実施形態におけるエレベータ制御装置によりＥＰＲＯＭの追加ソフトウェアが転送されたフラッシュメモリの記憶内容の一例を示す図。
【図１２】本発明の第３の実施形態におけるエレベータ制御装置によりＥＰＲＯＭのソフトウェアが転送されたフラッシュメモリの記憶内容の一例を示す図。
【図１３】本発明の第３の実施形態におけるエレベータ制御装置によるＥＰＲＯＭのソフトウェアの転送後に実装する別のＥＰＲＯＭの記憶内容の一例を示す図。
【図１４】本発明の第２の実施形態におけるエレベータ制御装置によるソフトウェア転送のための処理動作の一例を示すフローチャート。
【図１５】本発明の第３の実施形態におけるエレベータ制御装置によりＥＰＲＯＭのアプリケーションソフトウェアが転送されたフラッシュメモリの記憶内容の一例を示す図。
【符号の説明】
【００７７】
１…エレベータ制御基板、２…ＣＰＵ、３…フラッシュメモリ、４…ＲＡＭ、５，１５，１６…ＥＰＲＯＭ、５…ソケット、６…アドレスバス、７…データバス、８…スイッチ、９，１０，１１，１２，１３…コントロールライン、１４…起動スイッチ。
【図１】
2010042901.tif 000003
【図２】
2010042901.tif 000004
【図３】
2010042901.tif 000005
【図４】
2010042901.tif 000006
【図５】
2010042901.tif 000007
【図６】
2010042901.tif 000008
【図７】
2010042901.tif 000009
【図８】
2010042901.tif 000010
【図９】
2010042901.tif 000011
【図１０】
2010042901.tif 000012
【図１１】
2010042901.tif 000013
【図１２】
2010042901.tif 000014
【図１３】
2010042901.tif 000015
【図１４】
2010042901.tif 000016
【図１５】
2010042901.tif 000017