(57)【要約】【課題】複数の入力アナログ信号に対応する複数の入力部を備える構成を採用した場合に、フィルタを用いて特定周波数成分を除去するに当たって、コスト削減を図ることが可能な信号処理装置を提供する。【解決手段】複数の入力アナログ信号に対応する複数の入力部で前記入力アナログ信号をデジタル信号に各々変換し、前記デジタル信号を演算部に受け渡して所定の信号処理を行う信号処理装置において、前記入力部及び演算部は、特定周波数成分を共同して所定量だけ減衰させるフィルタを各々備える。【選択図】図１
2010161635.tif 000002
【特許請求の範囲】
【請求項１】
複数の入力アナログ信号に対応する複数の入力部で前記入力アナログ信号をデジタル信号に各々変換し、前記デジタル信号を演算部に受け渡して所定の信号処理を行う信号処理装置において、
前記入力部及び演算部は、特定周波数成分を共同して所定量だけ減衰させるフィルタを各々備えることを特徴とする信号処理装置。
【請求項２】
前記演算部のフィルタは、各入力部から送られるデジタル信号の特定周波数成分を時分割で減衰させる機能を有することを特徴とする請求項１記載の信号処理装置。        
【請求項３】
前記フィルタは、デジタルフィルタであることを特徴とする請求項１または２に記載の信号処理装置。
【請求項４】
各入力部のフィルタの次数は、前記演算部のフィルタの次数より低く設定されていることを特徴とする請求項３記載の信号処理装置。
【請求項５】
前記入力部の各々には、
アナログ入力端子と、
前記アナログ入力端子を介して入力されるアナログ信号の高周波成分を減衰させるためのアナログローパスフィルタと、
前記アナログローパスフィルタから出力されるアナログ信号をデルタシグマ変調することでビット圧縮信号に変換するデルタシグマ変調器と、
前記ビット圧縮信号の間引きフィルタとして機能を有する移動平均フィルタと、
前記移動平均フィルタから出力されるデジタル信号の特定周波数成分を減衰させる機能と間引きフィルタとしての機能を兼ね備えるデジタルフィルタと、
前記デジタルフィルタから出力されるデジタル信号をシリアルデータ化し、絶縁素子を介して前記演算部に出力するシリアル通信器と
が設けられていることを特徴とする請求項３または４に記載の信号処理装置。
【請求項６】
前記特定周波数成分とは、前記入力アナログ信号に重畳するハイブリッド信号及び商用電源の周波数成分であり、
前記各入力部のフィルタは、前記ハイブリッド信号の周波数成分を減衰させるように構成されており、
前記演算部のフィルタは、前記ハイブリッド信号及び前記商用電源の周波数成分を減衰させるように構成されていることを特徴とする請求項１〜５のいずれか一項に記載の信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部入力されるアナログ信号をデジタル信号に変換して所定の信号処理を行う信号処理装置に関する。
【背景技術】
【０００２】
従来から信号処理装置の一形態として、化学プラント等のプロセス制御において、各種のフィールド機器から送信されるアナログ信号を受け取り、それらアナログ信号をデジタル信号に変換して所定の信号処理を行うことでプロセス値（温度、圧力、流量等）を解析するアナログ入力モジュールが知られている。一般的に、このアナログ入力モジュールは、複数のアナログ入力端子を介して入力されるアナログ信号をデジタル信号に変換する多チャンネルＡＦＥ（アナログフロントエンド）と、絶縁素子（例えばデジタルフォトカプラ等）を介してＡＦＥから入力されるデジタル信号を基に所定の信号処理を行うことでプロセス値を解析する演算器（デジタルバックエンド）とで構成されている。
【０００３】
このようなアナログ入力モジュールとフィールド機器との間で制御情報を通信するために、上記のアナログ信号とは異なる周波数帯域でデジタル信号が付加されたハイブリッド信号を用いる場合がある。この場合、フィールド機器から出力されるアナログ信号には、ハイブリッド信号の周波数成分（例えば９５０〜２５００Ｈz）と商用電源の周波数成分（５０または６０Ｈz）がノイズとして重畳するため、アナログ入力モジュール側でこれら特定周波数成分を除去する必要がある。
【０００４】
図１０は、従来におけるアナログ入力モジュールの第１構成例である。この図１０に示すように、第１構成例におけるアナログ入力モジュール１００は、ｎ個のチャンネルＣＨ１〜ＣＨｎを有する多チャンネルＡＦＥ１１０と演算器１２０とから構成されている。ＡＦＥ１１０において、各チャンネルの内部構成は同一であるため、以下ではチャンネルＣＨ１を代表的に用いて説明する。
【０００５】
チャンネルＣＨ１において、アナログ入力端子１１１に入力されたアナログ信号は、アナログＬＰＦ（Low Pass Filter）１１２を介してＡ／Ｄ変換器１１３に入力される。このアナログＬＰＦ１１２によって、アナログ信号に重畳するハイブリッド信号の周波数成分が除去（厳密には減衰）される。Ａ／Ｄ変換器１１３は、アナログ信号をデジタル信号に変換し、絶縁素子１１４を介して演算器１２０に出力する。演算器１２０は、デジタル信号を基に所定の信号処理を行うことで、チャンネルＣＨ１の入力電圧値または電流値（つまりプロセス値）を解析する。また、この演算器１２０が、絶縁素子１１５を介してＡ／Ｄ変換器１１３に制御信号を送り、規定周期でＡ／Ｄ変換器１１３を制御することで、アナログ信号に重畳する商用電源の周波数成分を除去している。
【０００６】
図１１は、従来におけるアナログ入力モジュールの第２構成例である。この図１１に示すように、第２構成例におけるアナログ入力モジュール２００は、ｎ個のチャンネルＣＨ１〜ＣＨｎを有する多チャンネルＡＦＥ２１０と演算器２２０とから構成されている。ＡＦＥ２１０において、各チャンネルの内部構成は同一であるため、以下ではチャンネルＣＨ１を代表的に用いて説明する。
【０００７】
チャンネルＣＨ１において、アナログ入力端子２１１に入力されたアナログ信号は、アナログＬＰＦ（Low Pass Filter）２１２を介してΔΣ（デルタシグマ）変調器２１３に入力される。ΔΣ変調器２１３は、アナログ信号をΔΣ変調することで１ビット信号に変換して論理回路２１４に出力する。論理回路２１４は、ΔΣ変調器２１３から入力される１ビット信号の移動平均化（間引き）を行う移動平均フィルタ２１４ａと、移動平均フィルタ２１４ａの出力デジタル信号の特定周波数成分（ハイブリッド信号と商用電源の周波数成分）を除去する特定周波数除去フィルタ２１４ｂと、特定周波数除去フィルタ２１４ｂの出力デジタル信号をシリアル化し、絶縁素子２１５を介して演算器２２０に出力するシリアル通信器２１４ｃとから構成されている。演算器２２０は、デジタル信号を基に所定の信号処理を行うことで、チャンネルＣＨ１のプロセス値を解析する。なお、ＡＦＥ２１０の論理回路２１４と演算器２２０は、非同期で動作している。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００３−１６３５９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上述したアナログ入力モジュール１００の構成では、商用電源の周波数成分を除去するために、演算器１２０からＡ／Ｄ変換器１１３へ制御信号を送る必要があり、１チャンネル当たりの絶縁素子数が多くなるという問題点と、ハイブリッド信号の周波数成分の除去をアナログＬＰＦ１１２で行っているため、高精度のノイズ除去を実現できないという問題点がある。これに対して、アナログ入力モジュール２００の構成では、１チャンネル当たりの絶縁素子数を１つにすることができ、また、デジタルフィルタである特定周波数除去フィルタ２１４ｂを用いるため、高精度なノイズ除去を実現できる。
【００１０】
しかしながら、アナログ入力モジュール２００の構成によっても、以下のような問題点がある。
（１）ハイブリッド信号と商用電源の両方の周波数成分を除去可能な特定周波数除去フィルタ２１４ｂを実現するには、計算が複雑な高次数のデジタルフィルタが必要となり、その回路規模が極めて大きくなる。そのような回路規模の大きいデジタルフィルタを各チャンネル毎に設けることになるため、コストの増大を招く。
（２）ＡＦＥ２１０の論理回路２１４と演算器２２０は非同期で動作するため、デジタル信号の通信周期が短くなり、通信に高いパフォーマンスが必要となり、スイッチング特性の良い（スイッチング速度が速い）高価な絶縁素子が必要となる。図１１の例では、通信周期１１９（μｓ）で１６．２ビットのデジタル信号を送信する必要がある。
【００１１】
本発明は、上述した事情に鑑みてなされたものであり、複数の入力アナログ信号に対応する複数の入力部を備える構成を採用した場合に、フィルタを用いて特定周波数成分を除去するに当たって、コスト削減を図ることが可能な信号処理装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、本発明の信号処理装置は、複数の入力アナログ信号に対応する複数の入力部で前記入力アナログ信号をデジタル信号に各々変換し、前記デジタル信号を演算部に受け渡して所定の信号処理を行う信号処理装置において、前記入力部及び演算部は、特定周波数成分を共同して所定量だけ減衰させるフィルタを各々備えることを特徴とする。
【００１３】
また、本発明の信号処理装置において、前記演算部のフィルタは、各入力部から送られるデジタル信号の特定周波数成分を時分割で減衰させる機能を有することを特徴とする。
また、本発明の信号処理装置において、前記フィルタは、デジタルフィルタであることを特徴とする。
また、本発明の信号処理装置において、各入力部のフィルタの次数は、前記演算部のフィルタの次数より低く設定されていることを特徴とする。
【００１４】
また、本発明の信号処理装置において、前記入力部の各々には、アナログ入力端子と、前記アナログ入力端子を介して入力されるアナログ信号の高周波成分を減衰させるためのアナログローパスフィルタと、前記アナログローパスフィルタから出力されるアナログ信号をデルタシグマ変調することでビット圧縮信号に変換するデルタシグマ変調器と、前記ビット圧縮信号の間引きフィルタとして機能を有する移動平均フィルタと、前記移動平均フィルタから出力されるデジタル信号の特定周波数成分を減衰させる機能と間引きフィルタとしての機能を兼ね備えるデジタルフィルタと、前記デジタルフィルタから出力されるデジタル信号をシリアルデータ化し、絶縁素子を介して前記演算部に出力するシリアル通信器とが設けられていることを特徴とする。
【００１５】
また、本発明の信号処理装置において、前記特定周波数成分とは、前記入力アナログ信号に重畳するハイブリッド信号及び商用電源の周波数成分であり、前記各入力部のフィルタは、前記ハイブリッド信号の周波数成分を減衰させるように構成されており、前記演算部のフィルタは、前記ハイブリッド信号及び前記商用電源の周波数成分を減衰させるように構成されていることを特徴とする。
【発明の効果】
【００１６】
本発明によれば、信号処理装置における入力部及び演算部は、特定周波数成分を共同して所定量だけ減衰させるフィルタを各々備えるため、各入力部に設けるフィルタの回路規模を小さくすることができ、その結果、フィルタを用いて特定周波数成分を除去するに当たって、コスト削減を図ることが可能な信号処理装置を実現することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施形態に係るアナログ入力モジュール（信号処理装置）１の構成ブロック図である。
【図２】アナログ入力モジュール１におけるアナログＬＰＦ２２Ｃ１の周波数特性図である。
【図３】アナログ入力モジュール１における高周波フィルタ兼間引きフィルタ２４ｂの周波数特性図である。
【図４】アナログ入力モジュール１における特定周波数除去フィルタ３２の周波数特性図である。
【図５】アナログ入力モジュール１におけるアナログＬＰＦ２２Ｃ１、高周波フィルタ兼間引きフィルタ２４ｂ及び特定周波数除去フィルタ３２の周波数特性を加算して得られる周波数特性図である。
【図６】図５の周波数軸における４５〜６５Ｈｚの範囲を拡大表示したものである。
【図７】図５の周波数軸における９５０〜２５００Ｈｚの範囲を拡大表示したものである。
【図８】本実施形態の変形例に関する第１説明図である。
【図９】本実施形態の変形例に関する第２説明図である。
【図１０】従来のアナログ入力モジュール１００の第１構成例である。
【図１１】従来のアナログ入力モジュール２００の第２構成例である。
【発明を実施するための形態】
【００１８】
以下、図面を参照して、本発明の一実施形態について説明する。なお、以下では、本発明に係る信号処理装置として、化学プラント等で用いられ、各種のフィールド機器から送信されるアナログ信号を入力とし、それらアナログ信号をデジタル信号に変換して所定の信号処理を行うアナログ入力モジュールを例示して説明する。
【００１９】
図１は、本実施形態のアナログ入力モジュール１の構成ブロック図である。この図１に示すように、本実施形態のアナログ入力モジュール１は、ｎ個のチャンネルＣＨ１〜ＣＨｎ（入力部）を有する多チャンネルアナログフロントエンド（以下、ＡＦＥと略す）２と、デジタルバックエンドとして機能する演算器３（演算部）とから構成されている。
【００２０】
ＡＦＥ２において、各チャンネルＣＨ１〜ＣＨｎの内部構成は同一である。つまり、チャンネルＣＨ１には、アナログ入力端子２１Ｃ１、アナログＬＰＦ（Low Pass Filter）２２Ｃ１、ΔΣ（デルタシグマ）変調器２３Ｃ１、論理回路２４Ｃ１及び絶縁素子２５Ｃ１が設けられている。また、チャンネルＣＨ２には、アナログ入力端子２１Ｃ２、アナログＬＰＦ２２Ｃ２、ΔΣ変調器２３Ｃ２、論理回路２４Ｃ２及び絶縁素子２５Ｃ２が設けられている。以下、同様に、チャンネルＣＨｎには、アナログ入力端子２１Ｃｎ、アナログＬＰＦ２２Ｃｎ、ΔΣ変調器２３Ｃｎ、論理回路２４Ｃｎ及び絶縁素子２５Ｃｎが設けられている。このように、ＡＦＥ２において、各チャンネルの内部構成は同一であるため、以下ではチャンネルＣＨ１を代表的に用いて説明する。
【００２１】
アナログ入力端子２１Ｃ１は、化学プラント等に設置されたフィールド機器から送信されるアナログ信号を受信するための外部入力端子である。以下では、このアナログ信号に、ハイブリッド信号の周波数成分（例えば９５０〜２５００Ｈz）と商用電源の周波数成分（５０または６０Ｈz）がノイズとして重畳しているものとして説明する。
【００２２】
アナログＬＰＦ２２Ｃ１は、アナログ入力端子２１Ｃ１を介して入力されたアナログ信号の高周波成分を減衰するためのフィルタである。図２に、アナログＬＰＦ２２Ｃ１の周波数特性（入力周波数に対するゲイン）を示す。この図２は、アナログＬＰＦ２２Ｃ１を、Ｒ＝４７ｋΩ、Ｃ＝４７ｎＦのＲＣ回路によって構成した場合の周波数特性図である。つまり、アナログＬＰＦ２２Ｃ１の遮断周波数ｆｃは、ｆｃ＝１／（２π・Ｒ・Ｃ）≒７２Ｈｚである。
【００２３】
ΔΣ変調器２３Ｃ１は、アナログＬＰＦ２２Ｃ１から出力されるアナログ信号をΔΣ変調することで１ビット信号に変換して論理回路２４Ｃ１に出力する。ここで、ΔΣ変調とは、既に公知の技術であるため詳細な説明は省略するが、入力アナログ信号の振幅に比例した密度のパルス列を生成する技術である。つまり、入力アナログ信号の振幅が小さいときにはパルスの発生頻度が少なく、「０」の多いデータ列となり、逆に振幅が大きいときにはパルスの発生頻度が高くなり、「１」の多いデータ列となる。本実施形態では、サンプリング周波数ｆｓを１．２ｋＨｚとし、ΔΣ変調器２３Ｃ１において、サンプリング周波数ｆｓの８３３倍のオーバーサンプリングを行うものと想定する。つまり、ΔΣ変調器２３Ｃ１から出力される１ビット信号の周波数は約１ＭＨｚ、ビットレートは１ｂｉｔ／１μｓである。
【００２４】
論理回路２４Ｃ１は、移動平均フィルタ２４ａ、高周波フィルタ兼間引きフィルタ２４ｂ及びシリアル通信器２４ｃから構成されている。移動平均フィルタ２４ａは、ΔΣ変調器２３Ｃ１から出力される高ビットレートの１ビット信号（ビット圧縮信号）の間引きフィルタとして機能する。つまり、移動平均フィルタ２４ａは、ΔΣ変調器２３Ｃ１から出力される１ビット信号の移動平均化を行うことにより、１ビット信号を低ビットレートのデジタル信号に変換する。本実施形態では、移動平均フィルタ２４ａのタップ段数を１１９（間引き率１１９と同義）と想定し、ビットレート＝１ｂｉｔ／１μｓの１ビット信号が６．２ｂｉｔ／１１９μｓのデジタル信号に変換されるものとする。
【００２５】
高周波フィルタ兼間引きフィルタ２４ｂは、移動平均フィルタ２４ａから出力されるデジタル信号の特定周波数成分（ハイブリッド信号の周波数成分）を減衰させるフィルタとしての機能と、より低ビットレートのデジタル信号に変換する間引きフィルタとしての機能を兼ね備えている。本実施形態では、高周波フィルタ兼間引きフィルタ２４ｂを次数１３、間引き率７のＦＩＲフィルタによって構成する。つまり、高周波フィルタ兼間引きフィルタ２４ｂによって、ビットレート＝６．２ｂｉｔ／１１９μｓのデジタル信号は１０．６ｂｉｔ／８３３μｓのデジタル信号に変換される（この時点でサンプリング周波数ｆｓに戻るように間引かれる）。また、図３に、高周波フィルタ兼間引きフィルタ２４ｂの周波数特性を示す。この図３に示すように、９５０Ｈｚと２５００Ｈzの周波数成分が大きく減衰し、その間の周波数成分も２０ｄＢ以上減衰することがわかる。
【００２６】
シリアル通信器２４ｃは、高周波フィルタ兼間引きフィルタ２４ｂから出力される低ビットレートのデジタル信号（１０．６ｂｉｔ／８３３μｓ）を、シリアルデータ化して絶縁素子２５Ｃ１に出力する。つまり、シリアル通信器２４ｃの通信周期は、サンプリング周期（１／ｆｓ）と同じ８３３μｓとなる。絶縁素子２５Ｃ１は、例えばデジタルフォトカプラであり、シリアル通信器２４ｃから入力されるデジタル信号を一旦、光信号に変換した後、デジタル信号に再変換して演算器３（詳細には演算器３のシリアル通信器３１Ｃ１）に出力する。このような絶縁素子２５Ｃ１によって、システム側である演算器３と、フロント側（フィールド側）であるＡＦＥ２とが電気的に絶縁される。
【００２７】
演算器３は、ＡＦＥ２から入力されるデジタル信号を基に所定の信号処理を行うことで、フィールド機器によって検出されたプロセス値（温度、圧力、流量等）を解析するものであり、各チャンネルＣＨ１〜ＣＨｎに対応して設けられたｎ個のシリアル通信器３１Ｃ１〜３１Ｃｎと、特定周波数除去フィルタ３２とから構成されている。
【００２８】
シリアル通信器３１Ｃ１は、チャンネルＣＨ１の絶縁素子２５Ｃ１を介してＡＦＥ２（詳細には論理回路２４Ｃ１のシリアル通信器２４ｃ）から送信されたデジタル信号（シリアルデータ）を受信し、このデジタル信号をパラレルデータ化して特定周波数除去フィルタ３２に出力する。また、シリアル通信器３１Ｃ２は、チャンネルＣＨ２の絶縁素子２５Ｃ２を介して受信したデジタル信号をパラレルデータ化して特定周波数除去フィルタ３２に出力する。以下、同様に、シリアル通信器３１Ｃｎは、チャンネルＣＨｎの絶縁素子２５Ｃｎを介して受信したデジタル信号をパラレルデータ化して特定周波数除去フィルタ３２に出力する。
【００２９】
特定周波数除去フィルタ３２は、各シリアル通信器３１Ｃ１〜３１Ｃｎから入力される各チャンネルのデジタル信号の特定周波数成分（ハイブリッド信号及び商用電源の周波数成分）を減衰させる処理を時分割で行うためのデジタルフィルタである。本実施形態では、特定周波数除去フィルタ３２をサンプリング周波数ｆｓ＝１．２ｋＨｚで動作する次数４９のＦＩＲフィルタによって構成する。図４は、特定周波数除去フィルタ３２の周波数特性である。この図４に示すように、特定周波数除去フィルタ３２は、高周波フィルタ兼間引きフィルタ２４ｂで十分に減衰しきれていない９５０〜２５００Ｈｚの間の周波数成分をより減衰するような特性となっている。また、この特定周波数除去フィルタ３２は、商用電源の周波数成分である５０Ｈｚ、６０Ｈｚでノッチが生じるような特性となっている（後述する図６参照）。
【００３０】
このような特定周波数除去フィルタ３２は、論理回路、つまりハードウェアによって構成しても良いし、ソフトウェアによって構成しても良い。特定周波数除去フィルタ３２をハードウェアで構成する場合には、各チャンネルのデジタル信号のフィルタリング処理を時分割で行うために、各デジタル信号の入力段に遅延回路等を設ければ良い。また、ソフトウェアで構成する場合には、ソフトウェアが格納されたメモリと、そのメモリからソフトウェアを読み出してフィルタリング処理を実行するＣＰＵ（Central Processing Unit）とで特定周波数除去フィルタ３２を構成し、ソフトウェアによる信号処理によって、各チャンネルのデジタル信号のフィルタリング処理を時分割で行うようにすれば良い。
【００３１】
このような特定周波数除去フィルタ３２によって特定周波数成分が除去された各チャンネルのデジタル信号（ビットレートは１６．２ｂｉｔ／８３３μｓ）は、不図示の信号処理部に出力されて、プロセス値の解析が行われる。なお、特定周波数除去フィルタ３２をソフトウェアによって構成する場合には、フィルタリング処理とプロセス値の解析処理とを同じＣＰＵで行うような構成としても良い。
【００３２】
次に、上記のように構成された本実施形態のアナログ入力モジュール１の動作について説明する。
まず、ＡＦＥ２において、チャンネルＣＨ１のアナログ入力端子２１Ｃ１を介して入力されたアナログ信号は、図２に示すような周波数特性を有するアナログＬＰＦ２２Ｃ１によって高周波成分が減衰された後、ΔΣ変調器２３Ｃ１に出力される。このΔΣ変調器２３Ｃ１によって、入力アナログ信号は１ｂｉｔ／１μｓの高ビットレートを有する１ビット信号に変換される。
【００３３】
この１ビット信号は、間引きフィルタとして機能する移動平均フィルタ２４ａによって、低ビットレートのデジタル信号（６．２ｂｉｔ／１１９μｓ）に変換され、さらに、図３に示すような周波数特性を有する高周波フィルタ兼間引きフィルタ２４ｂによって、ハイブリッド信号の周波数成分が減衰されると共に、より低いビットレートのデジタル信号（１０．６ｂｉｔ／８３３μｓ：サンプリング周波数と同一周波数）に変換される。
【００３４】
そして、高周波フィルタ兼間引きフィルタ２４ｂによって、ハイブリッド信号の周波数成分が減衰されたデジタル信号は、シリアル通信器２４ｃによってシリアルデータ化され、絶縁素子２５Ｃ１を介して演算器３のシリアル通信器３１Ｃ１に送信される（通信周期は８３３μｓ）。以上のような動作がＡＦＥ２の各チャンネル毎に行われることにより、各チャンネルＣＨ１〜ＣＨｎに入力されたアナログ信号はデジタル信号に変換されて演算器３にそれぞれ送信される。
【００３５】
これら各チャンネルＣＨ１〜ＣＨｎのデジタル信号は、演算器３側の各シリアル通信器３１Ｃ１〜３１Ｃｎを介して、図４に示す周波数特性を有する特定周波数除去フィルタ３２に入力される。そして、この特定周波数除去フィルタ３２は、各チャンネルＣＨ１〜ＣＨｎのデジタル信号のハイブリッド信号及び商用電源の周波数成分を減衰する処理を時分割で行う。つまり、各チャンネルＣＨ１〜ＣＨｎのデジタル信号の通信周期が長い（８３３μｓ）ことを利用して、各デジタル信号のフィルタリング処理を時分割で行うことにより、１つの特定周波数除去フィルタ３２を各チャンネル間で共有することができる（演算器３側では１つのデジタルフィルタを用意すれば良い）。
【００３６】
図５は、アナログＬＰＦ２２Ｃ１の周波数特性と、高周波フィルタ兼間引きフィルタ２４ｂの周波数特性と、特定周波数除去フィルタ３２の周波数特性とを加算して得られる周波数特性図である。図６は、図５の周波数軸における４５〜６５Ｈｚの範囲を拡大表示したものである。図７は、図５の周波数軸における９５０〜２５００Ｈｚの範囲を拡大表示したものである。
【００３７】
これらの図５〜図７に示すように、本実施形態のアナログ入力モジュール１の全体では、商用電源の周波数成分５０Ｈｚ及び６０Ｈｚに対して１００ｄＢの減衰を達成しており、また、ハイブリッド信号の周波数成分９５０〜２５００Ｈｚに対しても１００ｄＢの減衰を達成しており、十分なノイズ除去性能を有していることがわかる。
【００３８】
以上のように、本実施形態のアナログ入力モジュール１によれば、入力アナログ信号にノイズとして重畳する特定周波数成分を除去するためのデジタルフィルタの機能をＡＦＥ２側と演算器３側との両方に分担させることにより、演算器３側では、次数の高い大規模なデジタルフィルタ（特定周波数除去フィルタ３２）を１つ用意し、ＡＦＥ２側では、各チャンネル毎に、次数の低い小規模なデジタルフィルタ（高周波フィルタ兼間引きフィルタ２４ｂ）を用意すれば良いので、大幅にコストを削減することが可能となる。
【００３９】
また、ＡＦＥ２側のデジタルフィルタ（高周波フィルタ兼間引きフィルタ２４ｂ）によって、デジタル信号の特定周波数成分（ハイブリッド信号の周波数成分）を減衰させるだけでなく、間引きを行ってデータ量を減らして、サンプリング周波数ｆｓと同等の周波数を有する低ビットレートのデジタル信号に変換することにより、ＡＦＥ２から演算器３へのデジタル信号の通信周期を長くすることができるため、スイッチング速度の速い高価な絶縁素子が不要となり、安価な絶縁素子を使用することができる。さらに、ＡＦＥ２側の論理回路２４Ｃ１〜２４Ｃｎの回路規模は小さく、低速度であることから、従来と比較して低周波数のクロックを使用することができる。
【００４０】
なお、本発明は、上記実施形態に限定されず、以下のような変形例が考えられる。
（１）演算器３の特定周波数除去フィルタ３２に、次数や乗算係数の変更・調整機能を加えることにより、間引き率とノイズ除去精度とのトレードオフを取ることができる。つまり、特定周波数除去フィルタ３２のフィルタ次数や乗算係数を調整することにより、高精度のノイズ除去や高速応答のフィルタリング処理を実現できる。また、本実施形態では、ハイブリッド信号及び商用電源の周波数成分をノイズとして除去する場合を想定して説明したが、上記調整機能により、ハイブリッド信号及び商用電源以外の周波数帯域のノイズを除去することも可能である。
【００４１】
（２）上記実施形態では、演算器３の特定周波数除去フィルタ３２に、各チャンネルのデジタル信号の特定周波数成分を減衰する処理を時分割で行う機能を持たせた場合を想定して説明したが、例えば、各チャンネルＣＨ１〜ＣＨｎのシリアル通信器２４ｃに、互いに異なるタイミング、例えば、図８に示すように、１／ｎ周期ずらしてデジタル信号を演算器３に送信する機能を設けることにより、特定周波数除去フィルタ３２に時分割処理機能を設けることなく、演算器３側で特定周波数成分を減衰する処理を時分割で行うことができる。
【００４２】
（３）デジタル通信のメリットを活かして、通常の入力アナログ信号に応じたデジタル信号に加えて、診断情報や温度情報などのインテリジェント情報のデータ送信を行うような構成を採用しても良い。例えば、図９は、論理回路２４Ｃ１に診断機能２４ｄを設けた場合の構成を例示したものである。
【００４３】
（４）上記実施形態では、ＡＦＥ２側のデジタルフィルタ（高周波フィルタ兼間引きフィルタ２４ｂ）の次数を１３、演算器３側のデジタルフィルタ（特定周波数除去フィルタ３２）の次数を４９とした場合を例示したが、これに限らず、少なくとも演算器３側のデジタルフィルタよりＡＦＥ２側のデジタルフィルタの次数を低く設定することで、ＡＦＥ２側のデジタルフィルタの回路規模を小さくでき、コスト削減の効果が増す。具体的な次数の割り振りは、アナログ入力モジュール１に要求されるコストや性能などに応じて適宜変更すれば良い。
【００４４】
（５）上記実施形態では、ＡＦＥ２側のＡ／Ｄ変換方式としてΔΣ変調方式を採用した場合を例示して説明したが、その他の方式のＡ／Ｄ変換器を使用する場合であっても、デジタル信号の特定周波数成分を除去するためのデジタルフィルタを設ける必要がある場合には、本発明を適用することができる。
【符号の説明】
【００４５】
１…アナログ入力モジュール（信号処理装置）、２…多チャンネルアナログフロントエンド（ＡＦＥ）、３…演算器、２１Ｃ１〜２１Ｃｎ…アナログ入力端子、２２Ｃ１〜２２Ｃｎ…アナログＬＰＦ（Low Pass Filter）、２３Ｃ１〜２３Ｃｎ…ΔΣ（デルタシグマ）変調器、２４Ｃ１〜２４Ｃｎ…論理回路、２５Ｃ１〜２５Ｃｎ…絶縁素子、２４ａ…移動平均フィルタ、２４ｂ…高周波フィルタ兼間引きフィルタ、２４ｃ…シリアル通信器、３１Ｃ１〜３１Ｃｎ…シリアル通信器、３２…特定周波数除去フィルタ
【図１】
2010161635.tif 000003
【図２】
2010161635.tif 000004
【図３】
2010161635.tif 000005
【図４】
2010161635.tif 000006
【図５】
2010161635.tif 000007
【図６】
2010161635.tif 000008
【図７】
2010161635.tif 000009
【図８】
2010161635.tif 000010
【図９】
2010161635.tif 000011
【図１０】
2010161635.tif 000012
【図１１】
2010161635.tif 000013