(57)【要約】【課題】パッド電極と突起電極との接合部における損傷を抑止すると共に、回路基板の配線パターンと突起電極との接触面積を広くする。【解決手段】パッド電極１２が配置された半導体基板１０に接着剤層１４を介して支持体１５を貼り合わせた後、パッド電極１２と重畳する領域に第１の開口部１０Ａを形成する。次に、第１の開口部１０Ａ内及び半導体基板１０の裏面を覆いパッド電極１２上に第２の開口部１６Ａを有した保護膜１６を形成する。次に、導電性ペーストからなり、第１の開口部１０Ａ及び第２の開口部１６Ａの全体を覆うと共に、第２の開口部１６Ａを通してパッド電極１２と接続し、半導体基板１０の裏面の保護膜１６よりも高く突起した突起電極１８を形成する。その後、半導体基板１０及び支持体１５を含む積層体を、突起電極１８上を通るダイシングラインＤＬに沿ってダイシングすることにより、半導体チップ１に分離する。【選択図】図８
2010003720.tif 000002
【特許請求の範囲】
【請求項１】
電子デバイスが配置された半導体基板と、
前記半導体基板の表面に接着剤層を介して貼り合わされ該半導体基板の端の外側に延びた支持体と、
前記電子デバイスと電気的に接続され前記半導体基板の端の外側に延びた前記支持体の部分上に形成されたパッド電極と、
前記支持体の端部上から前記半導体基板の側壁及び裏面を覆い、前記パッド電極上に開口部を有した保護膜と、
導電性ペーストからなり、前記保護膜の前記開口部を通して前記パッド電極と接続し、前記支持体の端部上から前記半導体基板の側壁に至る領域の全体を覆うと共に、前記半導体基板の裏面の保護膜よりも高く突起した突起電極と、を備えることを特徴とする半導体装置。
【請求項２】
前記突起電極は、前記半導体基板の裏面と平行な表面を有していることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記導電性ペーストは、銀粒子、銅粒子、又は錫粒子の少なくともいずれかを含むことを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項４】
前記保護膜は、前記接着剤層及び前記支持体の各端部を覆っていることを特徴とする請求項１乃至請求項３のいずれかに記載の半導体装置。
【請求項５】
電子デバイス及びその電子デバイスに電気的に接続されたパッド電極が配置された半導体基板を準備し、
前記半導体基板に接着剤層を介して支持体を貼り合わせる工程と、
前記半導体基板の一部を除去して、前記パッド電極と重畳する領域に第１の開口部を形成する工程と、
前記第１の開口部内及び前記半導体基板の裏面を覆い前記パッド電極上に第２の開口部を有した保護膜を形成する工程と、
導電性ペーストからなり、前記第１の開口部及び前記第２の開口部の全体を覆うと共に、前記第２の開口部を通して前記パッド電極と接続し、前記半導体基板の裏面の保護膜よりも高く突起した突起電極を形成する工程と、
前記半導体基板及び前記支持体を含む積層体を、前記突起電極上を通るダイシングラインに沿ってダイシングすることにより、半導体チップに分離する工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項６】
前記突起電極は、前記半導体基板の裏面と平行な表面を有していることを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記導電性ペーストは、銀粒子、銅粒子、又は錫粒子の少なくともいずれかを含むことを特徴とする請求項５又は請求項６に記載の半導体装置の製造方法。
【請求項８】
前記保護膜を形成する工程の前において、
前記半導体チップの端に沿って、前記接着剤層及び前記支持体の厚さ方向の一部を切削して溝を形成する工程と、を含み、
前記保護膜を前記溝内に延在するように形成し、その保護膜を覆って前記突起電極を形成した後、前記支持体、前記溝上の前記保護膜及び前記突起電極を切削することにより、前記積層体を前記半導体チップに分離することを特徴とする請求項５乃至請求項７のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、チップサイズパッケージ及びその製造方法に関する。
【背景技術】
【０００２】
近年、新たなパッケージ技術として、チップサイズパッケージ（Chip Size Package）が注目されている。チップサイズパッケージは、半導体チップの外形寸法と略同サイズの外形寸法を有する小型パッケージである。
【０００３】
チップサイズパッケージの一つとして、ＢＧＡ（Ball Grid Array）型の半導体装置が知られている。このＢＧＡ型の半導体装置の裏面には、半導体装置に設けられたパッド電極と電気的に接続されたボール状の複数のバンプ電極が設けられている。
【０００４】
以下に、このＢＧＡ型の半導体装置の構成例について説明する。図９に示すように、この半導体装置を構成する半導体基板１０の表面には、電子デバイス１０Ｄが配置され、それを覆って絶縁膜１１が配置されている。さらに、半導体基板１０の表面に対して、接着剤層１４を介して支持体１５が貼り合わされている。支持体１５は、半導体基板１０の端の外側に延びている。半導体基板１０の端の外側に延びた支持体１５の一部上には、電子デバイス１０Ｄと電気的に接続されたパッド電極１２が配置されている。パッド電極１２はパッシベーション膜１３に覆われている。
【０００５】
さらに、支持体１５の端部上から半導体基板１０の側壁及び裏面を覆い、パッド電極１２上に開口部を有した保護膜１６が配置されている。さらに、保護膜１６の開口部内のパッド電極１２上には、ニッケル（Ｎｉ）等を含むメッキ膜１７が配置され、そのメッキ膜１７と接続された複数のバンプ電極１９が配置されている。
【０００６】
このＢＧＡ型の半導体装置を電子機器に組み込む際には、各バンプ電極１９をプリント基板等の回路基板（不図示）上の配線パターン（不図示）に接続することで、電子デバイス１０Ｄと、回路基板上に搭載された外部回路（不図示）とを電気的に接続している。
【０００７】
なお、ＢＧＡ型の半導体装置については、特許文献１に記載されている。
【特許文献１】特開２００７−２４２８１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述した半導体装置は、プリント基板等の回路基板にバンプ電極１９が接続された際、半導体装置に加わるに外的な力に応じて、パッド電極１２とバンプ電極１９との接合部に応力が集中していた。この応力を起因として、その接合部にクラック等の損傷が生じるという問題があった。また、回路基板の配線パターンとバンプ電極１９との接触面積は小さいため、それらの接触抵抗が大きくなるという問題があった。また、バンプ電極１９の製造コストは高いという問題があった。
【課題を解決するための手段】
【０００９】
本発明の主な特徴は以下の通りである。本発明の半導体装置は、電子デバイスが配置された半導体基板と、半導体基板の表面に接着剤層を介して貼り合わされ該半導体基板の端の外側に延びた支持体と、電子デバイスと電気的に接続され半導体基板の端の外側に延びた支持体の部分上に形成されたパッド電極と、支持体の端部上から半導体基板の側壁及び裏面を覆い、パッド電極上に開口部を有した保護膜と、導電性ペーストからなり、保護膜の開口部を通してパッド電極と接続し、支持体の端部上から半導体基板の側壁に至る領域の全体を覆うと共に、半導体基板の裏面の保護膜よりも高く突起した突起電極と、を備えることを特徴とする。
【００１０】
また、本発明の半導体装置の製造方法は、電子デバイス及びその電子デバイスに電気的に接続されたパッド電極が配置された半導体基板を準備し、半導体基板に接着剤層を介して支持体を貼り合わせる工程と、半導体基板の一部を除去して、パッド電極と重畳する領域に第１の開口部を形成する工程と、第１の開口部内及び半導体基板の裏面を覆いパッド電極上に第２の開口部を有した保護膜を形成する工程と、導電性ペーストからなり、第１の開口部及び第２の開口部の全体を覆うと共に、第２の開口部を通してパッド電極と接続し、半導体基板の裏面の保護膜よりも高く突起した突起電極を形成する工程と、半導体基板及び支持体を含む積層体を、突起電極上を通るダイシングラインに沿ってダイシングすることにより、半導体チップに分離する工程と、を含むことを特徴とする。
【発明の効果】
【００１１】
本発明によれば、パッド電極と突起電極との接合部に加わる応力を小さくすることができ、その応力を起因とした接合部のクラック等の損傷を抑えることができる。また、回路基板の配線パターンと突起電極との接触面積を広くすることができるため、それらの接触抵抗を低減することができる。
【発明を実施するための最良の形態】
【００１２】
以下に、本発明の実施形態について、図面を参照して説明する。図１乃至図８は、本実施形態による半導体装置及びその製造方法を示している。図１（Ａ）乃至図８（Ａ）は、この半導体装置の断面図であり、複数の半導体装置、即ち半導体チップ１が形成されるウェハ状の半導体基板１０のうち、１つの半導体チップ１が形成される予定の領域を中心に図示している。また、図１（Ｂ）乃至図８（Ｂ）は、ダイシングラインＤＬ近傍の領域について、図１（Ａ）乃至図８（Ａ）のそれぞれに対応して、半導体基板１０の裏面側からみた場合の平面図である。
【００１３】
最初に、図１に示すように、例えば約１００〜７００μｍの膜厚を有したシリコン基板からなる半導体基板１０を準備する。ここで、半導体基板１０の表面には、フォトダイオード等の電子デバイス１０Ｄが配置されている。この電子デバイス１０Ｄは、例えば約０．５〜１．５μｍの膜厚を有したＢＰＳＧ膜からなる絶縁膜１１に覆われており、絶縁膜１１上には、電子デバイス１０Ｄと電気的に接続されたパッド電極１２が配置されている。パッド電極１２は、半導体チップ１の端部近傍であって、例えば半導体チップ１の各辺の中央近傍に配置される。
【００１４】
ただし、パッド電極１２は、上記に限定されず、半導体チップ１の端部近傍であれば、その他の位置、例えは半導体チップ１の各辺が交差する頂点近傍に配置されるものであってもよい。以降の説明では、パッド電極１２は、半導体チップ１の端部近傍であって、半導体チップ１の各辺の中央近傍に配置されるものとして説明する。
【００１５】
この半導体基板１０において、パッド電極１２及び絶縁膜１１の表面を覆って、シリコン窒化膜等のパッシベーション膜１３を形成する。その後、パッシベーション膜１３上に、有機樹脂等を含む接着剤の塗布により接着剤層１４を形成し、この接着剤層１４を介して、半導体基板１０の表面に対向して支持体１５を貼り合わせる。支持体１５は、光を透過する材料、又は光を透過しない材料からなる。支持体１５は、例えばガラス基板からなり、例えば約１００〜７００μｍの厚さを有している。
【００１６】
次に、図２（Ａ）及び図２（Ｂ）に示すように、支持体１５と貼り合わされた半導体基板１０に対して裏面研削を行い、その厚さを、例えば１０〜１５０μｍに至るまで薄くする。さらに、図３（Ａ）及び図３（Ｂ）に示すように、半導体基板１０であって、ダイシングラインＤＬ上及びパッド電極１２上を含む領域から半導体チップ１の端部に至る領域をエッチングして除去する。これにより、半導体基板１０に第１の開口部１０Ａが形成され、その第１の開口部１０Ａ内では絶縁膜１１が露出される。
【００１７】
なお、第１の開口部１０Ａは、図３（Ｂ）のようにウィンドウ状に形成される以外にも、ダイシングラインＤＬに沿って延びるストリート状に形成されるものであってもよい（不図示）。
【００１８】
また、第１の開口部１０Ａ内における半導体基板１０の側壁は、支持体１５に向かってテーパー状に形成されることが好ましい。これにより、後の工程において半導体基板１０及び支持体１５を覆って形成される各層の被覆性が向上する。
【００１９】
次に、図４に示すように、第１の開口部１０Ａ内で露出する絶縁膜１１をエッチングして除去し、第１の開口部１０Ａ内において、パッド電極１２の裏面及びパッシベーション膜１３の裏面を露出する。その後、図５（Ａ）及び図５（Ｂ）に示すように、半導体基板１０のダイシングラインＤＬに沿って、パッシベーション膜１３、接着剤層１４、及び支持体１５の厚さ方向の一部を切削して、ストリート状の溝１５Ａを形成する。この溝１５Ａは、パッド電極１２と接触しない位置に形成する。
【００２０】
次に、図６（Ａ）及び図６（Ｂ）に示すように、溝１５Ａ内を含む第１の開口部１０Ａ内、及び半導体基板１０の裏面を覆う保護膜１６を形成する。保護膜１６には、パッド電極１２と重畳する領域に第２の開口部１６Ａが設けられる。保護膜１６の材質は、例えば、ソルダーレジスト等の有機膜であることが好ましいが、無機膜であってもよい。
【００２１】
次に、図７（Ａ）及び図７（Ｂ）に示すように、溝１５Ａ内を含む第１の開口部１０Ａ内、及び第２の開口部１６Ａ内の全体を覆うと共に、半導体基板１０の裏面を覆う保護膜１６の表面よりも高く突起するように、例えば銀（Ａｇ）粒子、銅（Ｃｕ）粒子、又は錫（Ｓｎ）粒子の少なくともいずれかを含む導電性ペーストを塗布し、その導電性ペーストからなる突起電極１８を形成する。突起電極１８は、第２の開口部１６Ａを通してパッド電極１２と接続される。この突起電極１８は、ダイシングラインＤＬの一部上に形成される。
【００２２】
次に、図８（Ａ）及び図８（Ｂ）に示すように、半導体基板１０及び支持体１５を含む積層体を、突起電極１８上を通るダイシングラインに沿ってダイシングすることにより、半導体チップ１に分離する。なお、そのダイシングの際には、支持体１５、溝１５Ａ内の保護膜１６、及び突起電極１８のみを切削する。
【００２３】
こうして完成した半導体装置、即ち半導体チップ１においては、突起電極１８は、保護膜１６の第２の開口部１６Ａを通してパッド電極１２と接続し、支持体１５の端部上から半導体基板１０の側壁に至る領域の全体を覆うと共に、半導体基板１０の裏面の保護膜１６よりも高く突起することになる。
【００２４】
そうすると、半導体チップ１が回路基板の配線パターン（不図示）に実装された際、突起電極１８に加わる力は、支持体１５の端部上から半導体基板１０の側壁に至る領域の全体に分散される。その結果、図９に示した従来例におけるパッド電極１２とバンプ電極１９との接合部に加わる応力と比較すると、本実施形態におけるパッド電極１２と突起電極１８との接合部に加わる応力は大幅に低減され、その応力を起因としたパッド電極１２とバンプ電極１９との接合部のクラック等の損傷は抑止される。
【００２５】
また、上記従来例におけるバンプ電極１９と回路基板の配線パターン（不図示）との接触面積と比較すると、本実施形態における半導体チップ１の突起電極１８と回路基板の配線パターン（不図示）との接触面積を大幅に広くすることができるため、それらの接触抵抗を低減することができる。
【００２６】
また、本実施形態における突起電極１８の製造コストは、従来例におけるバンプ電極１９の製造コストに比べて低いため、半導体装置の製造コストを低くすることができる。
【００２７】
また、この半導体チップ１では、その側面で露出するパッシベーション膜１３の端部、接着剤層１４の端部、支持体１５の一部の端部は、保護膜１６により覆われているため、半導体チップ１の内部への水分の侵入を防止することができる。
【００２８】
ただし、半導体チップ１の内部への水分の侵入を考慮する必要が無い場合、上述した溝１５Ａを形成する工程は省略されてもよい。
【００２９】
なお、本発明は上記実施形態に限定されず、その要旨を逸脱しない範囲で変更が可能なことは言うまでもない。
【００３０】
例えば、上記実施形態では、パッド電極１２と突起電極１８とは直接接続されていたが、本発明はこれに限定されず、パッド電極１２と突起電極１８との間にメッキ膜（不図示）が形成されてもよい。この場合においても、上記と同様の効果を得ることができる。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施形態による半導体装置及びその製造方法を示す断面図及び平面図である。
【図２】本発明の実施形態による半導体装置及びその製造方法を示す断面図及び平面図である。
【図３】本発明の実施形態による半導体装置及びその製造方法を示す断面図及び平面図である。
【図４】本発明の実施形態による半導体装置及びその製造方法を示す断面図及び平面図である。
【図５】本発明の実施形態による半導体装置及びその製造方法を示す断面図及び平面図である。
【図６】本発明の実施形態による半導体装置及びその製造方法を示す断面図及び平面図である。
【図７】本発明の実施形態による半導体装置及びその製造方法を示す断面図及び平面図である。
【図８】本発明の実施形態による半導体装置及びその製造方法を示す断面図及び平面図である。
【図９】従来例による半導体装置及びその製造方法を示す断面図である。
【符号の説明】
【００３２】
１  半導体チップ                  １０  半導体基板
１０Ｄ  電子デバイス              １０Ａ  第１の開口部
１１  絶縁膜                      １２  パッド電極
１３  パッシベーション膜          １４  接着剤層
１５  支持体                      １５Ａ  溝
１６  保護膜                      １６Ａ  第２の開口部  
１７  メッキ膜                    １８  突起電極
１９  バンプ電極
【図１】
2010003720.tif 000003
【図２】
2010003720.tif 000004
【図３】
2010003720.tif 000005
【図４】
2010003720.tif 000006
【図５】
2010003720.tif 000007
【図６】
2010003720.tif 000008
【図７】
2010003720.tif 000009
【図８】
2010003720.tif 000010
【図９】
2010003720.tif 000011