(57)【要約】【課題】低電圧動作時でも十分なダイナミックレンジを確保可能な固体撮像装置を提供すること。【解決手段】本発明は、画素セル１０内のフォトダイオード１１に蓄積された電荷に応じた電圧信号を二重相関サンプリング処理にて生成する固体撮像装置であって、蓄積された電荷を電圧信号に変換するためのＦＤ１２と、ゲート端子がＦＤ１２に接続されかつソース端子が出力信号線に接続されたアンプトランジスタ１５と、を備え、二重相関サンプリング処理においてＦＤ１２をリセットする場合、ＦＤ１２に所定期間電源電圧を印加することにより出力信号線の電圧を第１の電圧に設定し、その後、出力信号線の設定電圧を第１の電圧よりも高い第２の電圧に設定し、この時点のＦＤ１２の電圧をリセット電圧とすることとした。【選択図】        図５
2010056965.tif 000002
【特許請求の範囲】
【請求項１】
画素セル内のフォトダイオードに蓄積された電荷に応じた電圧信号を二重相関サンプリング処理にて生成する固体撮像装置であって、
前記蓄積された電荷を電圧信号に変換するためのフローティングディフュージョン（ＦＤ）と、
ゲート端子が前記ＦＤに接続されかつソース端子が出力信号線に接続されたトランジスタと、
を備え、
二重相関サンプリング処理において前記ＦＤをリセットする場合、
前記ＦＤに所定期間電源電圧を印加することにより前記出力信号線の電圧を第１の電圧に設定し、その後、前記出力信号線の設定電圧を前記第１の電圧よりも高い第２の電圧に設定し、この時点の当該ＦＤの電圧をリセット電圧とする
ことを特徴とする固体撮像装置。
【請求項２】
前記出力信号線への設定電圧を制御するための構成として、
バイアス電圧をゲート端子への入力とし、かつドレイン端子が前記出力信号線に接続された負荷トランジスタと、
前記負荷トランジスタに直列接続されかつソース端子が基準電位点に接続されたスイッチトランジスタと、
を備え、
前記ＦＤのリセット処理では、
前記スイッチトランジスタをオンにした状態で前記バイアス電圧を第１のバイアス電圧に設定して前記負荷トランジスタをオンさせることにより前記出力信号線の設定電圧を前記第１の電圧に設定し、
その後、
前記スイッチトランジスタをオンにした状態で前記バイアス電圧を前記第１のバイアス電圧よりも低くかつ前記負荷トランジスタのオン状態が維持可能な第２のバイアス電圧に設定することにより前記出力信号線の設定電圧を前記第２の電圧に設定する
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記出力信号線への設定電圧を制御するための構成として、
バイアス電圧をゲート端子への入力とし、かつドレイン端子が前記出力信号線に接続された２つの負荷トランジスタと、
前記負荷トランジスタのいずれか一方と１対１で直列接続され、スイッチ信号をゲート端子への入力とし、かつソース端子が基準電位点に接続された２つのスイッチトランジスタと、
を備え、
前記ＦＤのリセット処理では、
前記各負荷トランジスタおよび前記各スイッチトランジスタをオンさせることにより前記出力信号線の設定電圧を前記第１の電圧に設定し、
その後、
前記スイッチトランジスタのいずれか一方をオフにすることにより前記出力信号線の設定電圧を前記第２の電圧に設定する
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項４】
前記出力信号線への設定電圧を制御するための構成として、
バイアス電圧をゲート端子への入力とし、ドレイン端子が前記出力信号線に接続されかつソース端子が基準電位点に接続された２つの負荷トランジスタ、
を備え、
前記ＦＤのリセット処理では、
前記各負荷トランジスタをオンさせることにより前記出力信号線の設定電圧を前記第１の電圧に設定し、
その後、
前記負荷トランジスタのいずれか一方をオフにすることにより前記出力信号線の設定電圧を前記第２の電圧に設定する
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項５】
前記出力信号線への設定電圧を制御するための構成として、
バイアス電圧をゲート端子への入力とし、ドレイン端子が前記出力信号線に接続され、かつソース端子が基準電位点に接続された負荷トランジスタ、
を備え、
前記ＦＤのリセット処理では、
前記バイアス電圧を第１のバイアス電圧に設定して前記負荷トランジスタをオンさせることにより前記出力信号線の設定電圧を前記第１の電圧に設定し、
その後、
前記バイアス電圧を前記第１のバイアス電圧よりも低くかつ前記負荷トランジスタのオン状態が維持可能な第２のバイアス電圧に設定することにより前記出力信号線の設定電圧を前記第２の電圧に設定する
ことを特徴とする請求項１に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フォトダイオードに蓄積された電荷に応じた電圧信号を広いダイナミックレンジで出力する固体撮像装置に関する。
【背景技術】
【０００２】
固体撮像装置の一例であるＣＭＯＳイメージセンサでは、画素信号を読み出す際に、フローティングディフュージョン（ＦＤ：Floating  Diffusion）の電圧を画素電源の電圧にリセットする。すなわち、電源電圧依存性を有するため、画素電源の電圧が低下すると、ＦＤの電圧も低下する。また、垂直信号線に出力される信号はアンプトランジスタでＦＤの電圧を検出したものであるため、ＦＤの電圧が低下すると、それに伴って垂直信号線への出力信号の電圧も低下する。したがって、ＣＭＯＳイメージセンサを備えた機器では、低消費電力化を実現しようとした場合、画素の飽和信号量を十分に出力することができなくなる、などの問題が生じる。
【０００３】
一方、上記の問題を解消し、消費電力の低減やダイナミックレンジの拡大を実現する半導体装置（ＣＭＯＳセンサ）が下記特許文献１に記載されている。下記特許文献１に記載の装置では、ＦＤをリセットする際のリセットパルスをＯＮにする期間を従来よりも短くする（垂直信号線の追随時間に対して十分に短くする）ことにより、ＦＤへの設定電圧を高めて消費電力の低減やダイナミックレンジの拡大を実現している。
【０００４】
しかしながら、特許文献１に記載の半導体装置では、設定電圧の上昇幅は制御タイミングに依存するため、十分な効果が得られる最適なタイミングでの制御が難しい、という問題がある。また、画素数が大きいＣＭＯＳセンサの場合、ＲＣ時定数によりリセットパルスの波形が鈍るので、ＦＤをリセットするためにはパルス幅を広げる必要があり、パルス幅を広げると昇圧効果が落ちてしまう。したがって、画素数が大きいＣＭＯＳセンサに対しては特許文献１に記載の技術を適用するのは困難である。加えて、垂直信号線の負荷容量に応じて昇圧効果が変動するため、垂直信号線の負荷容量が小さい場合には垂直信号線の追随時間も小さくなり、十分な昇圧効果が得られない。
【０００５】
【特許文献１】特開２００５−８６５９５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、同じ電源電圧を使用した場合に、より高い出力（電圧）の画像信号を読み出し可能な固体撮像装置、すなわち、低電圧動作時でも十分なダイナミックレンジを確保可能な固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本願発明の一態様によれば、画素セル内のフォトダイオードに蓄積された電荷に応じた電圧信号を二重相関サンプリング処理にて生成する固体撮像装置であって、前記蓄積された電荷を電圧信号に変換するためのフローティングディフュージョン（ＦＤ）と、ゲート端子が前記ＦＤに接続されかつソース端子が出力信号線に接続されたトランジスタと、を備え、二重相関サンプリング処理において前記ＦＤをリセットする場合、前記ＦＤに所定期間電源電圧を印加することにより前記出力信号線の電圧を第１の電圧に設定し、その後、前記出力信号線の設定電圧を前記第１の電圧よりも高い第２の電圧に設定し、この時点の当該ＦＤの電圧をリセット電圧とする固体撮像装置が提供される。
【発明の効果】
【０００８】
本発明によれば、低電圧動作時でも広い出力電圧範囲（十分なダイナミックレンジ）を確保できるという効果を奏する。
【発明を実施するための最良の形態】
【０００９】
以下に添付図面を参照して、この発明にかかる固体撮像装置の最良な実施の形態を詳細に説明する。
【００１０】
（第１の実施の形態）
まず、本実施の形態の固体撮像装置を説明する前に、前提となる技術を説明する。図１は、本発明にかかる固体撮像装置の前提となる固体撮像装置の構成例を示す図である。この固体撮像装置は、３Ｔｒ型のＣＭＯＳイメージセンサであり、画素エリア１、負荷回路２、行選択回路３、カラムＡＤＣブロック４およびタイミング回路５からなる。画素エリア１には、複数の画素セル１０がアレイ状に配置されている。カラムＡＤＣブロック４は、画素エリア１の画素セル１０の列に対応した複数のＡＤ変換器（ＡＤＣ）４０を有し、各ＡＤ変換器４０はサンプルホールド回路（Ｓ／Ｈ）４１を含んでいる。
【００１１】
また、各画素セル１０は、行選択回路３と制御信号線１０１（リセット信号線およびリード信号線）で接続されている。そして、行選択回路３が制御信号線１０１を制御することにより読み出しを行う画素セル（画素セルの行）を選択する。選択された画素セル１０は、垂直信号線（ＶＳＩＧ）に画素信号を出力する。垂直信号線の一端は負荷回路２に接続され、また他端はカラムＡＤＣブロック４のＡＤ変換器４０に接続されている。画素セル１０から読み出された画素信号はＡＤ変換器４０内のサンプルホールド回路４１に伝達される。
【００１２】
また、各ＡＤ変換器４０は、タイミング回路５と信号線１０２（サンプリング信号線）で接続されており、ＡＤ変換器４０内のサンプルホールド回路４１は、信号線１０２を介してタイミング回路５から受けた指示にしたがって垂直信号線をサンプリングする。この結果、デジタル形式の画素信号（デジタル画素信号）が画素セル１０から読み出される。
【００１３】
次に、図１に示した固体撮像装置の詳細動作を説明する。ここでは、画素エリア１内の特定の画素セル１０に蓄積された電荷を読み出す場合の動作例について説明する。図２は、上記固体撮像装置において画素エリア１内の特定の１つの画素セル１０から画素信号を読み出すための回路（画素信号読み出し回路）の構成を示す図であり、この回路は、画素セル１０およびこれに接続された負荷回路（以下、負荷回路２０と記載する）を含んでいる。
【００１４】
画素セル１０は、フォトダイオード１１と、フォトダイオード１１に蓄積された信号電荷を電圧に変換するフローティングディフュージョン（ＦＤ）１２と、フォトダイオード１１に蓄積された電荷をＦＤ１２に読み出すリードトランジスタ１３と、ＦＤ１２の電圧をリセットするためのリセットトランジスタ１４と、ＦＤ１２の電圧を出力するためのアンプトランジスタ１５と、を備える。アンプトランジスタ１５のソース端子は垂直信号線（ＶＳＩＧ）に接続され、アンプトランジスタ１５のドレイン端子およびリセットトランジスタ１４のドレイン端子は画素電源（ＰＸＶＤＤ）に接続されている。リードトランジスタ１３およびリセットトランジスタ１４は、図１に示した行選択回路３により制御される。
【００１５】
負荷回路２０は、ゲート端子にバイアス電圧が印加されかつドレイン端子が前記垂直信号線に接続された負荷トランジスタ２１と、これに直列に接続され、ゲート端子に制御信号（スイッチ信号）が入力されかつソース端子が基板（基準電位点）に接続された、電流のオンオフを制御するスイッチトランジスタ２２と、を備える。なお、図２に示した回路では、負荷回路２０と画素セル１０内のアンプトランジスタ１５がソースホロワとして機能する。また、負荷トランジスタ２１とスイッチトランジスタ２２は、図示を省略した負荷回路制御部により制御される。
【００１６】
図３は、図２に示した回路を利用して画素信号を読み出す場合のタイミングチャートの一例を示す図である。以下に、図３を参照しながら上記固体撮像装置における画素信号読み出し動作を説明する。この装置において画素信号を読み出す場合、まず、画素電源（ＰＸＶＤＤ）に電源電圧を印加し、また、負荷回路２０の負荷トランジスタ２１に定電流源として動作させるためのバイアス電圧を印加する。この状態でリセットトランジスタ１４を所定期間オンさせるとＦＤ１２の電圧が上昇し、最終的にはＶｄｄとなる。なお、“所定期間”はＦＤ１２の電圧がＶｄｄとなるのに十分な長さとする。またこのとき、負荷回路２０のスイッチトランジスタ２２をオンにする。これによりソースホロワに電流が流れ、ＦＤ１２に設定された電圧（Ｖｄｄ）から一定量だけシフトした電圧値が垂直信号線（ＶＳＩＧ）に出力される（図示した「リセット電圧」に相当）。このリセット電圧（ＶＳＩＧ電圧）を図示したタイミングＴ１でサンプルホールド回路（図１に示したサンプルホールド回路４１）がサンプリングする。なお、スイッチトランジスタ２２をオンにした状態は一定の期間維持する。
【００１７】
そして、リセット電圧のサンプリングが終了すると、リードトランジスタ１３を所定期間オンさせる。すると、フォトダイオード１１に蓄積された信号電荷がＦＤ１２へ転送される。ここでの“所定期間”はフォトダイオード１１に蓄積されたすべての信号電荷をＦＤ１２へ転送可能な長さとする。このＦＤ１２へ転送された信号電荷をアンプトランジスタ１５で検出し、垂直信号線（ＶＳＩＧ）に出力する（図示した「信号電圧」に相当）。この信号電圧をタイミングＴ２でサンプルホールド回路４１がサンプリングする。
【００１８】
信号電荷（信号電圧）のサンプリングが終了すると、負荷回路２０のスイッチトランジスタ２２をオフにしてソースホロワに流れる電流をカットする。次に、画素電源（ＰＸＶＤＤ）をＬｏｗレベルに引き下げ、この状態でリセットトランジスタ１４をオンさせる。これによりＦＤ１２の電圧が画素電源と同じ状態（Ｌｏｗレベル）に設定され、アンプトランジスタ１５がオフ状態となり、画素信号の読み出し動作が完了となる。なお、画素電源のＬｏｗレベルはアンプトランジスタ１５をオフするのに十分な電圧とする。アンプトランジスタ１５がオフすることで、この画素セル１０は実質的に非選択画素となる。画素電源は、たとえば図示を省略した画素電源制御部により制御される。
【００１９】
また、ＣＭＯＳイメージセンサでは、サンプルホールド回路４１でサンプリングしたリセット電圧と信号電圧の差分を取ることで、アンプトランジスタのしきい値ばらつき等に起因する固定パターンノイズを除去している。リセット電圧にはトランジスタのばらつき等に起因するノイズ成分が発生するが、このようなノイズ成分は時間的には一定で変化しないので、信号電圧にも同等のノイズ成分が含まれる。よって、リセット電圧と信号電圧の差分を取ることにより、固定パターンノイズが除去された信号成分（フォトダイオード１１に蓄積された信号電荷に応じた電圧信号）が得られる。このような信号処理を一般に二重相関サンプリングと呼ぶ。ＡＤ変換器４１は、この差分信号量をデジタル値として出力する。
【００２０】
以上のように、垂直信号線（ＶＳＩＧ）に出力される信号電圧はリセット電圧、すなわち画素電源（ＰＸＶＤＤ）に依存する。このため、画素電源に印加される電源電圧が低下するとこれに伴ってＦＤ１２のリセット電圧が低下し、画素信号読み出し回路から出力される信号電圧も低下する。その結果、図４に示したように、画素信号読み出し回路の出力電圧範囲が狭くなり、十分な出力振幅（ダイナミックレンジ）を得られなくなる。そのため、本発明にかかる固体撮像装置では、画素信号を読み出す際のフローティングディフュージョンのリセット処理において垂直信号線の電圧を一時的に変化させる事により出力振幅の拡大を図る。なお、図４は、ＦＤ１２のリセット電圧と垂直信号線のリセット電圧の関係を示す図である。
【００２１】
つづいて、上記の前提技術を利用した本実施の形態の固体撮像装置について説明する。図５は、第１の実施の形態の固体撮像装置が備えている画素信号読み出し回路の構成例を示す図であり、図２に示した画素信号読み出し回路の負荷回路２０を負荷回路２０ａに置き換え、また、図２では記載を省略していた負荷回路制御部を負荷回路制御部３０ａとして追記したものである。なお、画素セル１０は、図２に示した画素信号読み出し回路の画素セル１０と同じである。ここでは、説明済みの画素セル１０についての詳細説明は省略し、負荷回路２０ａおよびこれを制御する負荷回路制御部３０ａの動作を中心に説明を行う。また、この画素信号読み出し回路を備えた固体撮像装置の全体構成は図１に示した固体撮像装置と同一である。
【００２２】
図６は、図５に示した画素信号読み出し回路を利用して画素信号を読み出す場合のタイミングチャートの一例を示す図である。以下に、図６を参照しながら本実施の形態の固体撮像装置における画素信号読み出し動作を説明する。本実施の形態の固体撮像装置において画素信号を読み出す場合、まず、画素電源（ＰＸＶＤＤ）に電源電圧を印加し、また、負荷回路制御部３０ａは、定電流源として動作しかつ垂直信号線（ＶＳＩＧ）が所定の電圧（第１の電圧）となるように、負荷回路２０ａ制御する。この状態でリセットトランジスタ１４をオンさせて、ＦＤ１２の電圧を画素電源に印加された電圧であるＶｄｄ（電源電圧）に設定する。ＦＤ１２の電圧をＶｄｄにセットした後、さらに、負荷回路制御部３０ａは、負荷回路２０ａの垂直信号線への出力が、先に設定した第１の電圧よりも高い第２の電圧（図示したリセット電圧）となるように設定を変更する。この結果、ＦＤ１２の電圧は、ＶｄｄよりもΔＶｆｄだけ高い電圧にリセットされる。
【００２３】
図７に示したように、画素セル１０においては、ＦＤ１２はアンプトランジスタ１５のゲート−ソース間容量１６（Ｃｇｓ）で垂直信号線と容量結合されている。そのため、垂直信号線の電圧の上昇に連動してＦＤ１２の電圧も上昇する。本実施の形態の固体撮像装置では、この性質を利用し、リセット動作時にＦＤ１２の電圧を電源電圧（ＰＸＶＤＤ）に設定後、垂直信号線の電圧を上昇させることにより、従来と同じ電源電圧を使用した場合であってもＦＤ１２への設定電圧が高くなるようにしている（図８参照）。なお、ＦＤ１２の電圧上昇量は次式（１）に示すように、垂直信号線の電圧変化量（ΔＶｓｉｇ）、アンプトランジスタ１５の結合容量値１６および１７（ＣｇｓおよびＣｇｄ）、ＦＤ１２の内部容量１８（Ｃｆｄ）で決まる。
【００２４】
【数１】
2010056965.tif 000003
【００２５】
上記制御を実行してＦＤ１２の電圧をΔＶｆｄだけ昇圧させた後の動作は図１〜図３を用いて説明した装置と同様である。すなわち、図６に示したタイミングＴ１で垂直信号線に出力されているリセット電圧をサンプルホールド回路４１がサンプリングし、その後、リードトランジスタ１３をオンさせてフォトダイオード１１に蓄積された信号電荷をＦＤ１２へ転送する。そして、これに伴って垂直信号線に出力される信号電圧をサンプルホールド回路４１が再度サンプリングする。サンプリング終了後、負荷回路２０ａの内部設定を変更してソースホロワに流れる電流をカットするとともに画素電源（ＰＸＶＤＤ）をＬｏｗレベルに引き下げてリセットトランジスタ１４をオンさせてアンプトランジスタ１５をオフ状態にする（画素セルを非選択状態にする）。
【００２６】
つづいて、図６に示した制御を実現するための負荷回路２０ａの内部構成について詳細に説明する。図９は、負荷回路２０ａの内部構成例を示す図である。なお、説明の便宜上、画素信号読み出し回路の全体を示している。図示したように、負荷回路２０ａは、たとえば、上述した画素信号読み出し回路の負荷回路２０（図２参照）と同様の構成とすることができる。ただし、負荷回路制御部３０ａによる負荷トランジスタ２１の制御動作は上記画素信号読み出し回路と異なる。
【００２７】
図１０は、図９に示した画素信号読み出し回路を利用して画素信号を読み出す場合のタイミングチャートの一例を示す図である。この図１０を参照しながら本実施の形態の固体撮像装置における画素信号読み出し動作を説明する。なお、図１０は、図６に示したタイミングチャートに対してバイアス電圧（ＢＩＡＳ電圧）の変動の様子を追加したものである。
【００２８】
図９に示した画素信号読み出し回路を利用して画素信号を読み出す場合、まず、画素電源(ＰＸＶＤＤ)に電源電圧を印加し、また、負荷回路制御部３０ａは、負荷トランジスタ２１に定電流源として動作させるためのバイアス電圧（以下、第１のバイアス電圧と呼ぶ）を印加する。このとき印加するバイアス電圧の値は、上述した画素信号読み出し回路（図２，図３参照）の負荷トランジスタ２１に印加するバイアス電圧と同じである。次に、負荷回路制御部３０ａは、負荷トランジスタ２１に印加しているバイアス電圧を、第１のバイアス電圧から所定量（ΔＶｂｉ）だけ上昇させて第２のバイアス電圧とする。画素セル１０では、この状態でリセットトランジスタ１４を所定期間オンさせてＦＤ１２の電圧を電源電圧に設定する。またこのとき、負荷回路制御部３０ａは負荷回路２０のスイッチトランジスタ２２はオンにしておく。これによりソースホロワに電流が流れ、ＦＤ１２に設定された電圧（Ｖｄｄ）から一定量だけシフトした電圧値が垂直信号線（ＶＳＩＧ）に出力される。なお、スイッチトランジスタ２２をオンにした状態は一定の期間（信号電圧の読み出し処理が終了するまで）維持する。
【００２９】
上述したように、負荷トランジスタ２１には通常の電圧値（図２に示した画素信号読み出し回路の負荷トランジスタ２１に印加する電圧値に相当）よりもΔＶｂｉほど高いバイアス電圧を印加している。そのため、ソースホロワには通常よりも大きな電流が流れ込み、垂直信号線の電圧は通常のリセット電圧（同じ値の電源電圧を印加した場合の上記図２に示した画素信号読み出し回路におけるリセット電圧）よりも低い値となる。
【００３０】
ここで、垂直信号線に出力されるリセット電圧が通常よりも低くなる理由について説明する。一般にソースホロワの出力電圧（垂直信号線への出力電圧）は、基板バイアス効果を考慮しないとすると、次式（２）で与えられる。
【００３１】
【数２】
2010056965.tif 000004
【００３２】
式（２）において、Ｖｔｈはアンプ用トランジスタ（アンプトランジスタ１５）のしきい値電圧、Ｉはソースホロワの電流、Ｗ，Ｌは、それぞれアンプ用トランジスタのゲート幅，ゲート長、μは電子の移動度、Ｃｏｘはゲート酸化膜の単位面積容量を表す。したがって、上式（２）は、ソースホロワの出力電圧が、ＦＤの電圧から一定電圧シフトした値となり、そのシフト量はソースホロワの電流値に依存することを示している。このことから、通常よりも大きな電流がソースホロワに流れ込む図９の画素信号読み出し回路では、垂直信号線から出力されるリセット電圧が通常よりも低い値となる。
【００３３】
動作説明に戻り、ＦＤ１２のリセットが完了すると、負荷回路制御部３０ａは、負荷トランジスタ２１に印加しているバイアス電圧を元の値に戻す（ΔＶｂｉだけ下げて第１のバイアス電圧に戻す）。するとソースホロワに流れる電流が減少するため、上式（２）より垂直信号線の電圧（図示したＶＳＩＧ電圧）が上昇する。この上昇後の電圧をリセット電圧として、タイミングＴ１でサンプルホールド回路（図１に示したサンプルホールド回路４１に相当）がサンプリングする。
【００３４】
これ以降の動作は、図２に示した画素信号読み出し回路を利用した場合の動作と同様である。すなわち、リセット電圧のサンプリングが終了した後は、リードトランジスタ１３をオンさせてフォトダイオード１１に蓄積された信号電荷をＦＤ１２へ転送させ、これに伴って変動する垂直信号線の出力（信号電圧）をタイミングＴ２でサンプリングする。そして、信号電圧のサンプリングが終了後、スイッチトランジスタ２２をオフにしてソースホロワに流れる電流をカットし、さらに画素電源（ＰＸＶＤＤ）をＬｏｗレベルに引き下げ、この状態でリセットトランジスタ１４をオンさせてアンプトランジスタ１５をオフ状態にする。
【００３５】
なお、上述したように、後段のＡＤ変換器４０は、サンプリングしたリセット電圧と信号電圧の差分量をＡＤ変換する（二重相関サンプリングを行う）。そのため、垂直信号線（ＶＳＩＧ）の電圧の上昇分はオフセットとみなされキャンセルされる。すなわち、上記制御による垂直信号線の電圧の上昇によりＡＤ変換結果が変動することはない（電圧の上昇分はＡＤ変換結果の誤差とはならない）。
【００３６】
このように、本実施の形態の固体撮像装置では、ＦＤの電圧がこれを出力するためのアンプトランジスタを介して垂直信号線の電圧と容量結合されていることを利用し、ＦＤをリセットする際には、まず、負荷回路とアンプトランジスタからなるソースホロワに通常（従来）よりも多くの電流が流れるようにした状態でＦＤの電圧を電源電圧まで上昇させ、次に、ソースホロワに流れる電流を通常と同じ電流値に減少させることにより垂直信号線に出力される電圧値を上昇させて、ＦＤの電圧（リセット電圧）を電源電圧よりも高めることとした。これにより、従来と同じ電源電圧を使用しつつＦＤのリセット電圧をより高めることができる。すなわち、低電圧動作時でも広い出力電圧範囲（十分なダイナミックレンジ）を確保できる。
【００３７】
また、ダイナミックレンジの拡大率が制御タイミングや画素数、垂直信号線の負荷容量の影響を受けることのない固体撮像装置を実現できる。
【００３８】
（第２の実施の形態）
つづいて、第２の実施の形態の固体撮像装置について説明する。なお、本実施の形態の固体撮像装置の構成は第１の実施の形態の固体撮像装置と同様である（図１参照）。また、第１の実施の形態では、垂直信号線の電圧を制御することによりＦＤの電圧を昇圧する固体撮像装置について説明したが、本実施の形態の固体撮像装置でも同様に、垂直信号線の電圧を制御することよりＦＤの電圧を昇圧する。すなわち、本実施の形態の固体撮像装置は、その画素信号読み出し回路内の垂直信号線の電圧を制御するための負荷回路および負荷回路制御部が第１の実施の形態の固体撮像装置が備える画素信号読み出し回路（図９参照）と異なる。本実施の形態では、第１の実施の形態と異なる部分を中心に説明を行う。
【００３９】
図１１は、第２の実施の形態の固体撮像装置が備える画素信号読み出し回路の構成例を示す図であり、この画素信号読み出し回路は、第１の実施の形態で示した画素信号読み出し回路内の負荷回路２０ａおよび負荷回路制御部３０ａをそれぞれ負荷回路２０ｂおよび負荷回路制御部３０ｂに置き換えたものである。図示したように、負荷回路２０ｂは、所定のバイアス電圧が印加されるとオンになる負荷トランジスタ２１および２３と、これらのいずれか一方と１対１で直列接続されかつソース端子が基板（基準電位点）に接続された、電流のオンオフを制御するスイッチトランジスタ２２および２４と、を備えている。また、負荷トランジスタ２１および２３のゲート端子には共通の電圧（バイアス電圧）が印加され、同時にオン／オフ制御される構成となっている。一方、スイッチトランジスタ２２および２４のゲート端子にはそれぞれ異なる電圧がスイッチ信号として印加され、個別にオン／オフ制御が可能な構成となっている。負荷回路制御部３０ｂは、負荷回路２０ｂが備えている負荷トランジスタ２１および２３、スイッチトランジスタ２２および２４を制御する。
【００４０】
図１２は、第２の実施の形態の固体撮像装置における画素信号読み出し動作のタイミングチャートの一例を示す図である。以下に、図１２を参照しながら本実施の形態の固体撮像装置における画素信号読み出し動作を説明する。
【００４１】
本実施の形態の固体撮像装置において画素信号を読み出す場合、まず、画素電源（ＰＸＶＤＤ）に電源電圧を印加し、負荷回路２０ｂの負荷トランジスタ２１および２３にはバイアス電圧を印加する。そして、この状態でリセットトランジスタ１４を所定期間オンさせるとＦＤ１２の電圧が上昇し、最終的には、画素電源に印加されている電源電圧（Ｖｄｄ）となる。またこのとき、負荷回路２０ｂのスイッチトランジスタ２１および２３をオンにする。これによりソースホロワに電流が流れ、ＦＤ１２に設定された電圧（Ｖｄｄ）から一定量だけシフトした電圧値が垂直信号線（ＶＳＩＧ）に出力される。
【００４２】
ここで、負荷回路２０ｂは複数（２つ）の負荷トランジスタを使用して電流を駆動しているため、ソースホロワには通常の構成（単一の負荷トランジスタを有する上記図２に示した画素信号読み出し回路の負荷回路と同様の構成）とした場合よりも大きな電流が流れ込む。そのため、上記の式（２）から明らかなように、垂直信号線（ＶＳＩＧ）の電圧は通常の構成とした場合の電圧よりも低い電圧となる。
【００４３】
そして、ＦＤ１２の電圧をＶｄｄにセットした後、２つのスイッチトランジスタのうちのいずれか一方（図１２に示した例ではスイッチトランジスタ２４）をオフさせる。すると、ソースホロワに流れる電流が減少するので、上式（２）より垂直信号線の電圧（図示したＶＳＩＧ電圧）が上昇する。この上昇後の電圧をリセット電圧とし、タイミングＴ１でサンプルホールド回路４１（図１参照）がサンプリングする。
【００４４】
これ以降の動作は、第１の実施の形態で示した固体撮像装置と同様である（図９，図１０参照）。すなわち、リセット電圧のサンプリングが終了した後は、リードトランジスタ１３をオンさせてフォトダイオード１１に蓄積された信号電荷をＦＤ１２へ転送させ、これに伴って垂直信号線に出力される信号電圧をタイミングＴ２でサンプリングする。そして、信号電圧のサンプリングが終了後、オン状態のスイッチトランジスタ（図１２の例ではスイッチトランジスタ２２）をオフにしてソースホロワに流れる電流をカットし、さらに画素電源（ＰＸＶＤＤ）をＬｏｗレベルに引き下げ、この状態でリセットトランジスタ１４をオンさせてアンプトランジスタ１５をオフ状態にする。
【００４５】
このように、本実施の形態の固体撮像装置では、負荷回路が２つの負荷トランジスタを備え、ＦＤをリセットする際には、まず、２つの負荷トランジスタをオンさせてソースホロワに通常（従来の負荷トランジスタが単一の場合）よりも多くの電流が流れるようにした状態でＦＤの電圧を電源電圧まで上昇させ、次に、負荷トランジスタのいずれか一方に流れる電流をカットしてソースホロワに流れる電流を通常と同じ電流値に減少させることにより垂直信号線に出力される電圧値を上昇させ、この垂直信号線と容量結合されたＦＤの電圧（リセット電圧）を高めることとした。これにより、上述した第１の実施の形態と同様の効果を得ることができる。
【００４６】
（第３の実施の形態）
つづいて、第３の実施の形態の固体撮像装置について説明する。なお、本実施の形態の固体撮像装置の構成は第１の実施の形態の固体撮像装置と同様である（図１参照）。また、本実施の形態の固体撮像装置が備える画素信号読み出し回路も第２の実施の形態と同様に、垂直信号線の電圧を制御するための負荷回路および負荷回路制御部が第１の実施の形態の固体撮像装置が備える信号線読み出し回路（図９参照）と異なる。本実施の形態では、上述した各実施の形態と異なる部分を中心に説明を行う。
【００４７】
図１３は、第３の実施の形態の固体撮像装置が備える画素信号読み出し回路の構成例を示す図であり、この画素信号読み出し回路は、第１の実施の形態で示した画素信号読み出し回路内の負荷回路２０ａおよび負荷回路制御部３０ａをそれぞれ負荷回路２０ｃおよび負荷回路制御部３０ｃに置き換えたものである。図示したように、負荷回路２０ｃは、所定のバイアス電圧が印加されるとオンになる負荷トランジスタ２１および２３を備え、これらの各負荷トランジスタのゲート端子にはそれぞれ異なる電圧（バイアス電圧）が印加され、個別にオン／オフ制御が可能な構成となっている。また、各負荷トランジスタのソース端子は基板（基準電位点）に接続されている。負荷回路制御部３０ｃは、負荷回路２０ｃが備えている負荷トランジスタ２１および２３を制御する。
【００４８】
図１４は、第３の実施の形態の固体撮像装置における画素信号読み出し動作のタイミングチャートの一例を示す図である。以下に、図１４を参照しながら本実施の形態の固体撮像装置における画素信号読み出し動作を説明する。
【００４９】
本実施の形態の固体撮像装置において画素信号を読み出す場合、まず、画素電源（ＰＸＶＤＤ）に電源電圧を印加し、次に、負荷回路２０ｃの負荷トランジスタ２１および２３にはバイアス電圧を印加する。そして、この状態でリセットトランジスタ１４を所定期間オンさせるとＦＤ１２の電圧が上昇し、最終的には、画素電源に印加されている電源電圧（Ｖｄｄ）となる。また、ソースホロワには電流が流れ、ＦＤ１２に設定された電圧（Ｖｄｄ）から一定量だけシフトした電圧値が垂直信号線（ＶＳＩＧ）に出力される。
【００５０】
ここで、負荷回路２０ｃは複数（２つ）の負荷トランジスタを使用して電流を駆動しているため、上述した第２の実施の形態の回路と同様に、ソースホロワには通常の（単一の負荷トランジスタを有する）構成とした場合よりも大きな電流が流れ込む。したがって、垂直信号線（ＶＳＩＧ）の電圧は通常の構成とした場合の電圧よりも低い電圧となる。
【００５１】
そして、ＦＤ１２の電圧をＶｄｄにセットした後、２つの負荷トランジスタのうちのいずれか一方（図１４に示した例では負荷トランジスタ２３）をオフにする（ゲートバイアス電圧を基準電位であるＧＮＤに落とす）。すると、ソースホロワに流れる電流が減少するので、上述した第２の実施の形態の回路と同様に、垂直信号線の電圧（ＶＳＩＧ電圧）が上昇する。この上昇後の電圧（リセット電圧）をタイミングＴ１でサンプルホールド回路４１（図１参照）がサンプリングする。
【００５２】
これ以降の動作は、第１および第２の実施の形態で示した固体撮像装置と同様である。すなわち、リセット電圧のサンプリングが終了した後は、リードトランジスタ１３をオンさせてフォトダイオード１１に蓄積された信号電荷をＦＤ１２へ転送させ、これに伴って垂直信号線に出力される信号電圧をタイミングＴ２でサンプリングする。そして、信号電圧のサンプリングが終了後、オン状態の負荷トランジスタ（図１４の例では負荷トランジスタ２１）をオフにしてソースホロワに流れる電流をカットし、さらに画素電源（ＰＸＶＤＤ）をＬｏｗレベルに引き下げ、この状態でリセットトランジスタ１４をオンさせてアンプトランジスタ１５をオフ状態にする。
【００５３】
このように、本実施の形態の固体撮像装置では、負荷回路が２つの負荷トランジスタを備え、ＦＤをリセットする際には、まず、２つの負荷トランジスタを使用してソースホロワに通常（従来の負荷トランジスタが単一の場合）よりも多くの電流が流れるようにした状態でＦＤの電圧を電源電圧まで上昇させ、次に、負荷トランジスタのいずれか一方に流れる電流をカットしてソースホロワに流れる電流を通常と同じ電流値に減少させることにより垂直信号線に出力される電圧値を上昇させ、この垂直信号線と容量結合されたＦＤの電圧（リセット電圧）を高めることとした。これにより、上述した第１の実施の形態と同様の効果を得ることができる。
【００５４】
（第４の実施の形態）
つづいて、第４の実施の形態の固体撮像装置について説明する。なお、本実施の形態の固体撮像装置の構成は第１の実施の形態の固体撮像装置と同様である（図１参照）。また、本実施の形態の固体撮像装置が備える画素信号読み出し回路も第２の実施の形態や第３の実施の形態と同様に、垂直信号線の電圧を制御するための負荷回路および負荷回路制御部が第１の実施の形態の固体撮像装置が備える信号線読み出し回路（図９参照）と異なる。本実施の形態では、上述した各実施の形態と異なる部分を中心に説明を行う。
【００５５】
図１５は、第４の実施の形態の固体撮像装置が備える画素信号読み出し回路の構成例を示す図であり、この画素信号読み出し回路は、第１の実施の形態で示した画素信号読み出し回路内の負荷回路２０ａおよび負荷回路制御部３０ａをそれぞれ負荷回路２０ｄおよび負荷回路制御部３０ｄに置き換えたものである。図示したように、負荷回路２０ｄは、所定のバイアス電圧が印加されるとオンになる負荷トランジスタ２１を備え、この負荷トランジスタ２１のソース端子は基板（基準電位点）に接続されている。すなわち、負荷回路２０ｄは、負荷回路２０ａ（図９参照）からスイッチトランジスタ２２を削除したものである。負荷回路制御部３０ｄは、負荷回路２０ｄが備えている負荷トランジスタ２１を制御する。
【００５６】
図１６は、第４の実施の形態の固体撮像装置における画素信号読み出し動作のタイミングチャートの一例を示す図である。以下に、図１６を参照しながら本実施の形態の固体撮像装置における画素信号読み出し動作を説明する。
【００５７】
本実施の形態の固体撮像装置において画素信号を読み出す場合、まず、画素電源（ＰＸＶＤＤ）に電源電圧を印加し、次に、負荷回路２０ｄの負荷トランジスタ２１にはバイアス電圧を印加する。ここで印加するバイアス電圧は、第１の実施の形態で説明した図２の画素信号読み出し回路の負荷トランジスタ２１に印加するバイアス電圧（図２，図３参照）よりも所定量（ΔＶｂｉ）だけ高い値とする。そして、この状態でリセットトランジスタ１４を所定期間オンさせるとＦＤ１２の電圧が上昇し、最終的には、画素電源に印加されている電源電圧（Ｖｄｄ）となる。また、ソースホロワには電流が流れ、ＦＤ１２に設定された電圧（Ｖｄｄ）から一定量だけシフトした電圧値が垂直信号線（ＶＳＩＧ）に出力される。
【００５８】
ここで、負荷トランジスタ２１には、通常のバイアス電圧（図２に示した画素信号読み出し回路の負荷トランジスタ２１に印加するバイアス電圧）よりも高い電圧が印加されているため、図２に示した画素信号読み出し回路と比較して、より多くの電流がソースホロワに流れる。そのため、上述した各実施の形態と同様に、垂直信号線の電圧（ＶＳＩＧ電圧）は、通常の電圧（図２に示した画素信号読み出し回路の垂直信号線の電圧）よりも低くなる。
【００５９】
そして、ＦＤ１２の電圧をＶｄｄにセットした後、負荷回路制御部３０ｄは、負荷トランジスタ２１に印加しているバイアス電圧を所定量（ΔＶｂｉ）だけ下げる。するとソースホロワに流れる電流が減少するため、垂直信号線の電圧（図示したＶＳＩＧ電圧）が上昇する。この上昇後の電圧（リセット電圧）をタイミングＴ１でサンプルホールド回路（図１に示したサンプルホールド回路４１に相当）がサンプリングする。
【００６０】
これ以降の動作は、第１〜第３の実施の形態で示した固体撮像装置と同様である。すなわち、リセット電圧のサンプリングが終了した後は、リードトランジスタ１３をオンさせてフォトダイオード１１に蓄積された信号電荷をＦＤ１２へ転送させ、これに伴って垂直信号線に出力される信号電圧をタイミングＴ２でサンプリングする。そして、信号電圧のサンプリングが終了後、負荷トランジスタ２１をオフにして（バイアス電圧を基準電位であるＧＮＤに落として）ソースホロワに流れる電流をカットし、さらに画素電源（ＰＸＶＤＤ）をＬｏｗレベルに引き下げ、この状態でリセットトランジスタ１４をオンさせてアンプトランジスタ１５をオフ状態にする。
【００６１】
このように、本実施の形態の固体撮像装置では、ＦＤをリセットする際には、まず、負荷トランジスタに印加する電圧を通常よりも高くしてソースホロワに通常（従来）よりも多くの電流が流れるようにした状態でＦＤの電圧を電源電圧まで上昇させ、次に、負荷トランジスタに印加する電圧を通常の値に戻してソースホロワに流れる電流を通常と同じ電流値に減少させることにより垂直信号線に出力される電圧値を上昇させて、ＦＤの電圧（リセット電圧）を電源電圧よりも高めることとした。これにより、上述した第１の実施の形態と同様の効果を得ることができる。
【図面の簡単な説明】
【００６２】
【図１】本発明にかかる固体撮像装置の前提となる固体撮像装置の構成例を示す図。
【図２】画素セルから画素信号を読み出すための回路（画素信号読み出し回路）の構成を示す図。
【図３】図２に示した画素信号読み出し回路を利用して画素信号を読み出す場合のタイミングチャートの一例を示す図。
【図４】ＦＤのリセット電圧と垂直信号線のリセット電圧の関係を示す図。
【図５】第１の実施の形態の固体撮像装置が備えている画素信号読み出し回路の構成例を示す図。
【図６】図５に示した画素信号読み出し回路を利用して画素信号を読み出す場合のタイミングチャートの一例を示す図。
【図７】ＦＤと垂直信号線への出力との関係を示す図。
【図８】従来の固体撮像装置によるＦＤのリセット電圧と第１の実施の形態の固体撮像装置によるＦＤのリセット電圧を比較した図。
【図９】第１の実施の形態の固体撮像装置が備える画素信号読み出し回路内の負荷回路の内部構成例を示す図。
【図１０】図９に示した画素信号読み出し回路を利用して画素信号を読み出す場合のタイミングチャートの一例を示す図。
【図１１】第２の実施の形態の固体撮像装置が備える画素信号読み出し回路の構成例を示す図。
【図１２】第２の実施の形態の固体撮像装置における画素信号読み出し動作のタイミングチャートの一例を示す図。
【図１３】第３の実施の形態の固体撮像装置が備える画素信号読み出し回路の構成例を示す図。
【図１４】第３の実施の形態の固体撮像装置における画素信号読み出し動作のタイミングチャートの一例を示す図。
【図１５】第４の実施の形態の固体撮像装置が備える画素信号読み出し回路の構成例を示す図。
【図１６】第４の実施の形態の固体撮像装置における画素信号読み出し動作のタイミングチャートの一例を示す図。
【符号の説明】
【００６３】
１０  画素セル、１１  フォトダイオード、１２  フローティングディフュージョン、１３  リードトランジスタ、１４  リセットトランジスタ、１５  アンプトランジスタ、２０，２０ａ，２０ｂ，２０ｃ，２０ｄ  負荷回路、２１，２３  負荷トランジスタ、２２，２４  スイッチトランジスタ、３０ａ，３０ｂ，３０ｃ，３０ｄ  負荷回路制御部。
【図１】
2010056965.tif 000005
【図２】
2010056965.tif 000006
【図３】
2010056965.tif 000007
【図４】
2010056965.tif 000008
【図５】
2010056965.tif 000009
【図６】
2010056965.tif 000010
【図７】
2010056965.tif 000011
【図８】
2010056965.tif 000012
【図９】
2010056965.tif 000013
【図１０】
2010056965.tif 000014
【図１１】
2010056965.tif 000015
【図１２】
2010056965.tif 000016
【図１３】
2010056965.tif 000017
【図１４】
2010056965.tif 000018
【図１５】
2010056965.tif 000019
【図１６】
2010056965.tif 000020