(57)【要約】【課題】シミュレーション結果に基づいて不良部分を検出する手法を用いた場合であっても、端子の位置を固定したまま配置配線データの修正を可能とする。【解決手段】プリミティブセル群と前記プリミティブセル群に接続される接続配線との位置を示す配置配線データに基づいて、マスクに描かれるマスクパターンを示すマスクデータを取得し、前記マスクデータに基づいて前記マスクパターンの位置を検証し、エラー部分を検出する検証手段と、前記エラー部分に基づいて修正ヒント情報を生成し、前記配置配線データを修正する配置配線手段に対して前記修正ヒント情報を通知する修正ヒント作成手段とを具備し、前記修正ヒント作成手段は、前記プリミティブセル群に含まれる端子群の位置を示す端子情報を取得し、前記端子情報に基づいて、前記端子の位置が前記配置配線手段により変更されないように、前記修正ヒント情報を生成する。【選択図】図２
2010117851.tif 000002
【特許請求の範囲】
【請求項１】
プリミティブセル群と前記プリミティブセル群に接続される接続配線との位置を示す配置配線データに基づいて、マスクに描かれるマスクパターンを示すマスクデータを取得し、前記マスクデータに基づいて前記マスクパターンの位置を検証し、エラー部分を検出する検証手段と、
前記エラー部分に基づいて修正ヒント情報を生成し、前記配置配線データを修正する配置配線手段に対して前記修正ヒント情報を通知する修正ヒント作成手段と、
を具備し、
前記修正ヒント作成手段は、前記プリミティブセル群に含まれる端子群の位置を示す端子情報を取得し、前記端子情報に基づいて、前記端子群の位置が前記配置配線手段により変更されないように、前記修正ヒント情報を生成する
レイアウト検証装置。
【請求項２】
請求項１に記載されたレイアウト検証装置であって、
前記検証手段は、
前記マスクデータに基づいて、リソグラフィ工程が行われた後に形成される配線形状をシミュレーションし、リソグラフィ後図形データを生成するリソグラフィシミュレーション手段と、
前記リソグラフィ後図形データに基づいて、前記エラー部分を検出するエラー検出手段とを備える
レイアウト検証装置。
【請求項３】
請求項２に記載されたレイアウト検証装置であって、
前記検証手段は、更に、
前記マスクデータに対してＯＰＣ補正処理を施し、ＯＰＣ補正後図形データを生成するＯＰＣ補正手段を備え、
前記リソグラフィシミュレーション手段は、前記ＯＰＣ補正後図形データに基づいて、前記リソグラフィ後図形データを生成する
レイアウト検証装置。
【請求項４】
請求項２又は３に記載されたレイアウト検証装置であって、
前記修正ヒント作成手段は、前記端子情報に基づいて、前記シミュレーション後データ中で前記接続配線及び前記端子群に対応する図形群を、それぞれ、配線図形群及び端子図形群として識別する
レイアウト検証装置。
【請求項５】
請求項４に記載されたレイアウト検証装置であって、
前記修正ヒント作成手段は、前記エラー部分が第１配線図形と第２配線図形との間に検出され、前記第１配線図形と、前記第２配線図形とは別に前記第１配線図形に隣接する配線図形との間に形成されるスペースＬ１が、前記第２配線図形と、前記第１配線図形とは別に前記第２配線図形に隣接する配線図形との間に形成されるスペースＬ２よりも大きかった場合に、前記配置配線データにおいて前記第１配線図形に対応する部分の位置が変更されるように、前記修正ヒント情報を生成する
レイアウト検証装置。
【請求項６】
請求項４又は５に記載されたレイアウト検証装置であって、
前記修正ヒント作成手段は、前記エラー部分が、第１端子図形と第３配線図形との間に検出された場合に、前記配置配線データにおいて前記３配線図形に対応する部分の位置が変更されるように、前記修正ヒント情報を生成する
レイアウト検証装置。
【請求項７】
請求項１乃至６のいずれかに記載されたレイアウト検証装置であって、
前記修正ヒント作成手段は、前記エラー部分が第３端子図形と第４端子図形との間に検出された場合に、前記第３端子図形又は前記第４端子図形に接続される配線図形を第４配線図形として識別し、前記配置配線データにおいて前記第４配線図形に対応する部分の位置が変更されるように、前記修正ヒント情報を作成する
レイアウト検証装置。
【請求項８】
請求項１乃至７のいずれかに記載されたレイアウト検証装置であって、
前記修正ヒント作成手段は、前記エラー部分が、第４端子図形と第５端子図形との間に検出された場合に、前記第４端子図形に隣接する配線図形を第４隣接図形として識別し、前記第５端子図形に隣接する配線図形を第５隣接図形として識別し、前記第４隣接図形と前記第５配線図形のうちのどちらかを変更配線図形として決定し、前記配置配線データにおいて前記変更配線図形に対応する部分の位置が変更されるように、前記修正ヒント情報を作成する
レイアウト検証装置。
【請求項９】
請求項８に記載されたレイアウト検証装置であって、
前記修正ヒント作成手段は、前記第４隣接図形の線幅Ｗ４と前記第５隣接図形の線幅Ｗ５とに基づいて、前記変更配線図形を決定する
レイアウト検証装置。
【請求項１０】
請求項８又は９に記載されたレイアウト検証装置であって、
前記修正ヒント作成手段は、前記第４隣接図形と前記第４端子図形との間に形成されるスペースＳＰ１−１と、前記第５隣接図形と前記第５端子図形との間に形成されるスペースＳＰ１−２とに基づいて、前記変更配線図形を決定する
レイアウト検証装置。
【請求項１１】
請求項８乃至１０のいずれかに記載されたレイアウト検証装置であって、
前記修正ヒント作成手段は、前記第４端子図形とは別に前記第４隣接図形に隣接する配線図形を第４図形として識別し、前記第５端子図形とは別に前記第５隣接図形に隣接する配線図形を第５図形として識別し、前記第４隣接図形と前記第４図形との間に形成されるスペースＳＰ２−１と、前記第５隣接図形と前記第５図形との間に形成されるスペースＳＰ２−２とに基づいて、前記変更配線図形を決定する
レイアウト検証装置。
【請求項１２】
請求項１乃至１１のいずれかに記載されたレイアウト検証装置と、
前記修正ヒント情報に基づいて、前記配置配線データにおける前記接続配線の位置を修正し、配線レイアウトデータとして出力する配置配線手段と、
を具備する
レイアウト装置。
【請求項１３】
コンピュータにより、プリミティブセル群と前記プリミティブセル群に接続される接続配線との位置を示す配置配線データに基づいて、配線形成時にマスクされるマスク領域の位置を示すマスクデータを取得し、前記マスクデータに基づいて前記マスク領域の位置を検証し、エラー部分を検出するステップと、
コンピュータにより、前記エラー部分に基づいて修正ヒント情報を生成するステップと、
コンピュータにより、前記配置配線データを修正する配置配線手段に対して前記修正ヒント情報を通知するステップと、
を具備し、
前記修正ヒント情報を生成するステップは、前記修正ヒント情報を、前記プリミティブセル群に含まれる端子群の位置を示す端子情報に基づいて、前記端子の位置が前記配置配線手段により変更されないように、生成するステップを含んでいる
レイアウト検証方法。
【請求項１４】
請求項１３に記載されたレイアウト検証方法を、コンピュータにより実現するための、レイアウト検証プログラム。
【請求項１５】
コンピュータが、請求項１３に記載されたレイアウト検証方法により通知された前記修正ヒント情報に基づいて、前記配置配線データにおける前記接続配線の位置を修正し、配線レイアウトデータを生成するステップと、
前記配線レイアウトデータに基づいて、マスクを作製するステップと、
前記マスクを用いて、配線を形成するステップと、
を具備する
配線形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レイアウト検証装置、レイアウト装置、レイアウト検証方法、レイアウト検証プログラム、及び配線形成方法に関する。
【背景技術】
【０００２】
半導体集積回路などの回路を製造する場合、まず、レイアウトパターンが設計される。その後、そのレイアウトパターンに基づいて、フォトマスク（以下、単にマスクという）が作成される。マスクに描かれたパターンが基板に転写され、実際の回路が得られる。
【０００３】
レイアウトパターンの設計時には、まず、所望の回路動作が得られるように、プリミティブセル群の位置が決定され、プリミティブセル間を接続する配線群の位置が決定される。これにより、配置配線データが得られる。マスクに描かれたパターンと、実際に基板上に形成されるパターンとは、光近接効果などの様々な要因により、必ずしも一致しない。従って、その配置配線データを用いたときに所望のパターンが得られるか否かが、検証される。さらに、その検証結果に基づいて、配置配線データが修正される。その後、信号授受のタイミングが所望するタイミングとなるか否かについて最終検証が行われ、問題なければレイアウトパターンとして出力される。
【０００４】
配置配線データの検証及び修正に係る技術が、特許文献１（特開２００７−１２６８７）に記載されている。特許文献１には、チップ内に複数の領域を定義し、領域毎にセル、配線及びビアを自動配置配線して、チップのレイアウトを決定するレイアウト手段と、不良パターンの情報を読出し、レイアウトの決定結果と照合して、領域毎に不良パターンの発生頻度を計算し、発生頻度によりレイアウトの製造容易性を解析する製造容易性を解析する製造容易性解析手段と、発生頻度が規定値以上の領域を選択的に抽出し、領域内のセル、配線及びビアの配置を修正するレイアウト修正手段とを備えることを特徴とする、半導体集積回路の設計支援システムが記載されている。
【０００５】
【特許文献１】特開２００７−１２６８７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
特許文献１に記載された設計支援システムでは、不良パターンの発生頻度を計算するにあたり、読み出されたレイアウトの決定結果が不良パターンの情報と照合される。照合を行うためには、予め、不良パターンの情報として、どのようなレイアウト結果が不良パターンとなるかを示す情報が、用意されていなければならない。しかし、不良パターンとなるようなレイアウト結果を完全に網羅することは難しい。そのため、レイアウトの決定結果に、用意されていない不良パターンが存在することも考えられる。そのような場合、不良部分が見逃されてしまう。すなわち、特許文献１の技術では、精度良く検証することが困難である。
【０００７】
精度良く検証を行うために、実際に形成されるパターンの形状をシミュレーションし、そのシミュレーション結果に基づいて不良部分を検出することが考えられる。図１は、シミュレーション結果に基づいて不良部分を検出する手法の一例を示す概念図である。
【０００８】
図１に示されるように、まず、Ｐ＆Ｒ（Ｐｌａｃｅ  ａｎｄ  Ｒｏｕｔｅ）ツールを用いて自動配置配線が行われ、配置配線データ１０１が得られる。配置配線データ１０１は、プリミティブセル１０２の位置と、プリミティブセルに接続される接続配線１０４の位置とを示している。プリミティブセル１０２には、端子１０３が含まれている。
【０００９】
続いて、配置配線データ１０１に基づいて、マスクデータが作成され、このマスクデータが検証ツールに入力される。ここで、マスクデータは、マスクに描かれるパターンを示すデータである。プリミティブセルの位置を示す情報は、マスクデータでは必要なく、失われる。検証ツールは、マスクデータに基づいて、ＯＰＣ（Ｏｐｔｉｃａｌ  Ｐｒｏｘｉｍｉｔｙ  Ｃｏｒｒｅｃｔｉｏｎ）補正処理を行う。ＯＰＣ補正処理の結果、マスクデータは、ＯＰＣ補正後データ１０５として出力される。ＯＰＣ補正後データ１０５中において、接続配線１０４に対応する領域と端子１０３に対応する領域とは、両方とも、配線図形１０６として表現される。
【００１０】
その後、ＯＰＣ補正後データ１０５に基づいて、実際に基板上に形成されるパターンの形状がシミュレーションされ、シミュレーション後データ１０７が得られる。シミュレーション後データ１０７に基づいて、エラー部分の検証が行われる。図１の例では、一部の領域で、配線図形１０６と隣接する図形との間のスペースが狭くなっている。このような領域は、エラー部分１０９として検出される。エラー部分１０９に基づいて、配線図形１０６の位置が変更されるように、修正ヒント１０８が作成される。この際、修正ヒント１０８は、プリミティブセル１０１の位置とは関係なく作成されることになる。修正ヒント１０８は、検証ツールからＰ＆Ｒツールに通知される。
【００１１】
Ｐ＆Ｒツールでは、修正ヒント１０８に基づいて、配置配線データ１０１が修正される。この際、プリミティブセル１０２内の端子１０３の位置が変更されてしまうと、信号授受のタイミングがずれてしまい、最終的なタイミング検証を行うことができなくなる。そのため、修正時に、端子１０３の位置を変更することはできない。しかし、既述のように、修正ヒント１０８は、プリミティブセル１０２の位置と関係なく作成される。従って、修正ヒント１０８として、端子１０３の位置を移動させるようなヒントが作成される場合がある。このような場合には、配線だけの修正では対応することができず、プリミティブセル１０２の配置をやり直さなければならない。または、プリミティブセル１０２内のパターン自体を作成しなおさなければならない。プリミティブセル１０２の再配置や再作成は、ＴＡＴ（Ｔｕｒｎ  ａｒｏｕｎｄ  ｔｉｍｅ）の増加となってしまう。
【００１２】
すなわち、マスクデータに基づいて不良部分を検出する手法を用いた場合には、プリミティブセルに含まれる端子の位置を固定したまま配置配線データの修正を行うことが困難になる、という問題点があった。
【課題を解決するための手段】
【００１３】
本発明に係るレイアウト検証装置は、プリミティブセル群と前記プリミティブセル群に接続される接続配線との位置を示す配置配線データに基づいて、マスクに描かれるマスクパターンを示すマスクデータを取得し、前記マスクデータに基づいて前記マスクパターンの位置を検証し、エラー部分を検出する検証手段と、前記エラー部分に基づいて修正ヒント情報を生成し、前記配置配線データを修正する配置配線手段に対して前記修正ヒント情報を通知する修正ヒント作成手段とを具備する。前記修正ヒント作成手段は、前記プリミティブセル群に含まれる端子群の位置を示す端子情報に基づいて、前記端子の位置が前記配置配線手段により変更されないように、前記修正ヒント情報を生成する。
【００１４】
本発明によれば、修正ヒント作成手段が、端子情報に基づいて修正ヒント情報を作成する。従って、修正ヒントの作成時に、端子がどの位置に存在するかを識別することができる。これにより、端子の位置が変更されないような修正ヒントを作成することができる。その結果、配置配線データを、端子の位置を変更しないで修正することができる。これにより、プリミティブセルの再配置を行わないで配置配線データを修正することができる。
【００１５】
本発明に係るレイアウト装置は、上記のレイアウト検証装置と、前記修正ヒント情報に基づいて、前記配置配線データにおける前記接続配線の位置を修正し、配線レイアウトデータとして出力する配置配線手段とを具備する。
【００１６】
本発明に係るレイアウト検証方法は、コンピュータにより、プリミティブセル群と前記プリミティブセル群に接続される接続配線との位置を示す配置配線データに基づいて、配線形成時にマスクされるマスク領域の位置を示すマスクデータを取得し、前記マスクデータに基づいて前記マスク領域の位置を検証し、エラー部分を検出するステップと、コンピュータにより、前記エラー部分に基づいて修正ヒント情報を生成するステップと、コンピュータにより、前記配置配線データを修正する配置配線手段に対して前記修正ヒント情報を通知するステップとを具備する。前記修正ヒント情報を生成するステップは、前記修正ヒント情報を、前記プリミティブセル群に含まれる端子群の位置を示す端子情報に基づいて、前記端子の位置が前記配置配線手段により変更されないように、生成するステップを含んでいる。
【００１７】
本発明に係るレイアウト検証プログラムは、上記のレイアウト検証方法を、コンピュータにより実現するためのプログラムである。
【００１８】
本発明にかかる配線形成方法は、上記のレイアウト検証方法により通知された前記修正ヒント情報に基づいて、前記配置配線データにおける前記接続配線の位置を修正し、配線レイアウトデータを生成するステップと、前記配線レイアウトデータに基づいて、マスクを作製するステップと、前記マスクを用いて、配線を形成するステップとを具備する。
【発明の効果】
【００１９】
本発明によれば、シミュレーション結果に基づいて不良部分を検出する手法を用いた場合であっても、端子の位置を固定したまま配置配線データの修正を行うことのできる、レイアウト検証装置、レイアウト装置、レイアウト検証プログラム、及び配線形成方法が提供される。
【発明を実施するための最良の形態】
【００２０】
以下に、図面を参照しつつ、本発明の実施形態について説明する。図２は、本実施形態に係るレイアウト装置１１を示す概略ブロック図である。
【００２１】
図２に示されるように、レイアウト装置１１は、配置配線処理を行う配置配線処理部６と、レイアウトの検証を行うレイアウト検証装置１０とを備えている。レイアウト検証装置１０は、検証部５と、修正ヒント作成部４とを備えている。検証部５は、ＯＰＣ補正部１と、リソグラフィシミュレーション部２と、エラー検出部３とを備えている。
【００２２】
配置配線処理部６及びレイアウト検証装置１０は、コンピュータにインストールされたレイアウトプログラムがＣＰＵによって実行されることにより、実現される。特に、レイアウト検証装置１０は、そのレイアウトプログラムに含まれるレイアウト検証プログラムにより、実現される。また、そのレイアウトプログラムは、ＤＶＤなどの記憶メディアから、コピーされることにより、コンピュータのＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）に格納される。
【００２３】
図３は、本実施形態に係るレイアウト検証方法を示すフローチャートである。
【００２４】
ステップＳ１０；配置配線処理
配置配線処理部６が、プリミティブセル群の配置、及びプリミティブセル間の配線を行い、配置配線データを生成する。具体的には、配置配線処理部６は、回路情報を取得し、セルライブラリを参照して、配置及び配線を行う。回路情報は、使用される機能回路群（論理回路など）とその機能回路群の接続関係とを示す情報であり、予め用意されている。セルライブラリは、各機能回路を形成するパターンをプリミティブセルとして示すデータベースである。プリミティブセルは、機能回路毎に設定されている。セルライブラリも、回路情報と同様に、予め用意されている。
【００２５】
配置配線処理部６で生成された配置配線データは、マスクデータに変換され、レイアウト検証装置１０に通知される。マスクデータは、フォトマスクに描かれるマスクパターンを示す情報であり、露光時に遮光される領域と露光時に光が透過する領域とを示す情報である。マスクデータ中では、プリミティブセルの位置を示す情報は失われており、マスクパターンが図形データとして表現されている。マスクデータとしては、例えば、ＧＤＳ２データが例示される。
【００２６】
ステップＳ２０；ＯＰＣ補正処理
レイアウト検証装置１０では、ＯＰＣ補正部１が、マスクデータに対してＯＰＣ補正を行い、ＯＰＣ補正後データを生成する。ＯＰＣ補正後データも、マスクデータと同様、図形データである。ＯＰＣ補正後データは、リソグラフィシミュレーション部２に通知される。
【００２７】
ステップＳ３０；リソグラフィシミュレーション
リソグラフィシミュレーション部２は、ＯＰＣ補正後データを取得すると、リソグラフィモデル情報を参照して、リソグラフィシミュレーションを行う。リソグラフィシミュレーション部２により、実際に形成されるパターンの形状が求められる。求められた形状は、シミュレーション後データとして、エラー検出部３に通知される。シミュレーション後データも、マスクデータと同様に、図形データである。なお、リソグラフィモデル情報とは、実際に形成されるパターンの形状に影響を与えるパラメータを示す情報を含んでおり、例えば、リソグラフィ工程における工程条件などを示す情報を含んでいる。
【００２８】
ステップＳ４０；エラー検出
エラー検出部３は、シミュレーション後データに基づいて、エラー部分を検出する。図４は、エラー検出部３の動作の一例を示す概念図である。図４には、シミュレーション後データに示される図形群１８が描かれている。エラー検出部３は、図形１８間に形成されるスペースＳＰを計算する。そして、スペースＳＰが予め設定された閾値よりも狭い場合には、その部分をエラー部分８として検出する。エラー検出部３は、検出したエラー部分８をその位置と対応付けて、修正ヒント作成部４に通知する。また、シミュレーション後データも、エラー検出部３から修正ヒント作成部４に通知される。
【００２９】
ステップＳ５０；端子情報の取得
続いて、修正ヒント作成部４が、配置配線処理部６から、端子情報を取得する。端子情報は、プリミティブセル内に含まれる端子の位置を示す情報である。
【００３０】
ステップＳ６０；修正ヒント情報の生成
次に、修正ヒント作成部は、エラー部分８に基づいて、修正ヒントを示す修正ヒント情報を生成する。この際、修正ヒント作成部４は、端子情報に基づいて、リソグラフィシミュレーション後データのうち、端子に対応する部分を端子図形として識別する。また、端子以外の部分を、配線図形として識別する。そして、修正ヒント作成部４は、端子図形の位置が変更されないように、修正ヒント情報を生成する。生成された修正ヒント情報は、配置配線処理部６に通知される。
【００３１】
ステップＳ７０；配置配線データの修正
次に、配置配線処理部６は、取得した修正ヒント情報に基づいて、配置配線データの修正を行う。ここで、端子の位置は変更されないので、配置配線処理部６は、プリミティブセル間を接続する配線の位置だけを変更することになる。従って、プリミティブセルの再配置を行わずに、配置配線データの修正を行うことができる。
【００３２】
ステップＳ８０、９０；エラーはあるか？
次に、修正された配置配線データに基づいて、再度ステップＳ２０〜４０の処理が実行され、エラー検出部３により再度エラー部分の検出を行われる。エラー部分が検出されなければ、配置配線データに対して最終タイミング検証などの処理が施され、レイアウトデータとして出力される（ステップＳ９０）。出力されたレイアウトデータは、フォトマスクの作製に用いられる。作製されたフォトマスクに描かれたマスクパターンは、実際の回路製造時に、基板上に転写される。これにより、実際の回路が製造される。一方、ステップＳエラー部分が検出された場合には、再度ステップＳ１０以降の処理が実行される。
【００３３】
以上説明したように、本実施形態によれば、修正ヒント作成部４は、端子情報を取得することにより、図形データ（シミュレーション後データ）中でどの部分が端子に対応する図形であるのかを識別することができる。これにより、修正ヒント作成部４は、端子部分の位置が変更されないように、修正ヒント情報が作成することができる。その結果、配置配線データを修正する際に、プリミティブセルの再配置を行う必要がなくなり、ＴＡＴを増加させずに配置配線データを修正することができる。
【００３４】
続いて、修正ヒント作成部４が修正ヒント情報を作成する際の動作について、詳細に説明する。
【００３５】
まず、エラー部分８が、配線図形と配線図形との間に検出された場合の動作について説明する。図５は、シミュレーション後データの一例を示す概念図である。図５において、実線は、シミュレーション後のパターン形状を示し、点線はシミュレーション前のパターン形状を示している。図５に示されるように、シミュレーション後データ中において、第１配線図形９−１と第２配線図形９−２との間のスペースが狭く、第１配線図形９−１と第２配線図形９−２との間にエラー部分８が検出されたとする。
【００３６】
このとき、修正ヒント作成部４は、第２配線図形９−２以外で第１配線図形９−１と隣接する配線図形９−３を識別する。修正ヒント作成部４は、配線図形９−３と第１配線図形９−１との間に形成されるスペースＬ１の長さを求める。また、修正ヒント作成部４は、第１配線図形９−１以外で第２配線図形９−２と隣接する配線図形９−４を識別する。修正ヒント作成部４は、配線図形９−４と第１配線図形９−２との間に形成されるスペースＬ２の長さを求める。そして、修正ヒント作成部４は、スペースＬ１の長さとスペースＬ２の長さとを比較する。修正ヒント作成部４は、スペースＬ１の方が長ければ、第１配線図形９−１の位置が変更されるように、修正ヒント１２を生成する。一方、スペースＬ２の方が長ければ、修正ヒント作成部４は、第２配線図形９−２の位置が変更されるように、修正ヒント１２を生成する。図５に示される例では、スペースＬ１の方がスペースＬ２よりも長い為、第１配線図形９−１が配線図形９−３側へ移動するように、修正ヒント１２が作成されている。
【００３７】
隣接する配線図形間のスペースが狭いほど、ショートが発生し易くなる。従って、図５に示される例で、第２配線図形９−２の位置を変更すると、エラー部分８は解消されたとしても、第２配線図形９−２と配線図形９−４間で新たなエラー（ショート）が発生してしまう可能性がある。これに対して、隣接する配線図形との間に形成されるスペースが広い方の配線図形（図５では第１配線図形９−１）を移動させた場合には、新たなエラーが発生する可能性を低くすることができ、より確実に配置配線データを修正することが可能となる。
【００３８】
続いて、エラー部分８が端子図形と配線図形との間に検出された場合の動作について説明する。図６は、シミュレーション後データの一例を示す概念図である。図６に示されるように、第１端子図形１４−１と第３配線図形９−５との間のスペースが狭く、第１端子図形１４−１と第３配線図形９−５との間にエラー部分８が検出されたとする。
【００３９】
図６に示される例のような場合、修正ヒント作成部４は、第３配線図形９−５の位置が変更されるように、修正ヒント１２を生成する。これにより、修正時には、配置配線データにおいて、第３配線図形９−５に対応する部分の位置が変更され、第１端子図形１４−１に対応する部分は変更されない。
【００４０】
続いて、エラー部分が端子図形と端子図形との間に検出された場合の動作について説明する。図７Ａは、シミュレーション後データの一例を示す概念図である。
【００４１】
図７Ａに示されるように、エラー部分８が、第３端子図形１４−２と第４端子図形１４−３との間に検出されたとする。この場合、修正ヒント作成部４は、第３端子図形１４−２又は第４端子図形１４−３に接続される配線図形を、第４配線図形９−６として識別する。図７Ａに示される例では、第４端子図形１４−３に接続された配線図形が、第４配線図形９−６として識別されている。そして、修正ヒント作成部４は、配置配線データにおいて第４配線図形９−６に対応する部分の位置が変更されるように、修正ヒント情報を作成する。
【００４２】
具体的には、修正ヒント作成部４は、シミューレーション前のデータ（マスクデータ又はＯＰＣ補正後データ）を参照して、第４配線図形９−６に対応する図形９−６＊を識別する。そして、修正ヒント作成部４は、図７Ｂに示されるように、マスクデータ中における図形９−６＊の位置を、修正候補１６（１〜ｎ）に変更する。修正ヒント作成部４は、修正候補１６（１〜ｎ）に変更されたマスクデータ（又はＯＰＣ補正後データ）のそれぞれについて、リソグラフィシミュレーション部２によるリソグラフィシミュレーションを行い、第３端子図形１４−２と第４端子図形１４−３との間に形成されるスペースＳｉｍＥｒｒｏｒ（１〜ｎ）を求める。修正ヒント作成部４は、配置配線データにおいて、図形９−６に対応する配線が、ＳｉｍＥｒｒｏｒが最小になるときの修正候補１６に修正されるように、修正ヒント１２を作成し、配置配線処理部６に通知する。
【００４３】
尚、修正候補１６（１〜ｎ）の長さ及び線幅は、図形９−６＊に基づいて決定される。すなわち、図形９−６＊は、端子部分から直線的に伸び、途中で折れ曲がっている。そこで、修正ヒント作成部４は、端子部分から図形９−６＊が曲がっている部分までの長さを長さＬとして決定する。また、図形９−６の線幅をＷとして決定する。そして、修正候補１６を、線幅及び長さがＷ及びＬになるように、設定する。
【００４４】
図７Ａに示したように、エラー部分８が端子図形１４と端子図形１４との間に検出された場合、端子図形１４を動かすことができないため、エラーを解消することが困難であると思われる。しかし、端子に接続された配線の位置を変更することにより、実際に形成される端子の形状が変化することがある。従って、配置配線データにおいて、端子に接続された配線部分の位置が変更されることにより、配置配線データをより確実に修正することができる。
【００４５】
続いて、エラー部分が端子図形と端子図形との間に検出された場合の他の動作について説明する。図８は、シミュレーション後データの一例を示す概念図である。
【００４６】
図８に示されるように、エラー部分８が、第４端子図形１４−４と第５端子図形１４−５との間に検出されたとする。また、第４端子図形１４−４と第５端子図形１４−５とのいずれにも、配線図形９が接続されていないものとする。このような場合、修正ヒント作成部４は、第４端子図形１４−４に隣接する配線図形９を第４隣接図形９−７として識別する。また、第５端子図形１４−５に隣接する配線図形９を第５隣接図形９−８として識別する。さらに、修正ヒント作成部４は、第４隣接図形９−７と第５配線図形９−８のうちのどちらかを、変更配線図形として決定する。修正ヒント作成部４は、配置配線データにおいて変更配線図形に対応する部分の位置が変更されるように、修正ヒント情報を作成する。
【００４７】
具体的には、修正ヒント作成部４は、第４隣接図形９−７の線幅Ｗ４と、第５隣接図形９−８の線幅Ｗ５とを求める。また、修正ヒント作成部４は、第４隣接図形９−７と第４端子図形１４−４との間に形成されるスペースＳＰ１−１と、第５隣接図形９−８と第５端子図形１４−５との間に形成されるスペースＳＰ１−２とを求める。また、修正ヒント作成部４は、第４端子図形１４−４とは別に第４隣接図形９−７に隣接する配線図形９を第４図形９−９として識別する。同様に、第５端子図形１４−５とは別に第５隣接図形９−８に隣接する配線図形９を第５図形９−１０として識別する。そして、修正ヒント作成部４は、第４隣接図形９−７と第４図形９−９との間に形成されるスペースＳＰ２−１と、第５隣接図形９−８と第５図形９−１０との間に形成されるスペースＳＰ２−２とを求める。
【００４８】
求められたＷ４、Ｗ５、ＳＰ１−１、ＳＰ１−２、ＳＰ２−１、及びＳＰ２−２は、いずれも、シミュレーション後データにおける端子図形１４の形状に影響を与えるパラメータである。従って、修正ヒント作成部４は、これらのパラメータに基づいて、第４隣接図形９−７と第５配線図形９−８のうちのどちらを変更配線図形に設定するかを決定する。具体的には、修正ヒント作成部４は、下記数式１及び２により、第４隣接図形９−７についての評価値Ｘ−４と、第５配線図形９−８についての評価値Ｘ−５とを算出する。
【００４９】
（数式１）；Ｘ−４＝（αＷ４＋γＳＰ２−１）／βＳＰ１−１
（数式２）；Ｘ−５＝（αＷ５＋γＳＰ２−２）／βＳＰ１−２
【００５０】
上式１及び２において、αは線幅Ｗの重み、βはＳＰ１−１又はＳＰ１−２の重み、γはＳＰ２−１又はＳＰ２−２の重みを示すパラメータであり、予めＲＡＭ（Ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ）などに設定されたパラメータである。重みの大小関係は、γ＞β＞αの順であることが好ましい。
【００５１】
修正ヒント作成部４は、評価値Ｘ−４と評価値Ｘ−５とを比較し、配置配線データにおいて、値が大きい方の配線図形９に対応する部分の位置が変更されるように、修正ヒント情報を作成する。
【００５２】
図８で示したように、エラー部分８が端子図形と端子図形との間に検出され、いずれの端子図形にも配線図形が接続されていない場合には、エラー部分８を解消することは困難であると思われる。しかし、上述のように、線幅Ｗ（Ｗ４及びＷ５）、スペースＳＰ１（ＳＰ１−１及びＳＰ１−２）、及びスペースＳＰ２（ＳＰ２−１及びＳＰ２−２）を考慮することによって、シミュレーション後データ中における端子図形１４の形状を変更することができ、配置配線データをより確実に修正することが可能となる。この際、幅Ｗ（Ｗ４、Ｗ５）が広く、隣接スペースＳＰ１（ＳＰ１−１及びＳＰ１−２）が狭い場合、対応する配線図形９はショートなどを発生させる危険性が高い為、優先的に移動される。また、スペースＳＰ２（ＳＰ２−１及びＳＰ２−２）が広い場合には、対応する配線図形９は動かし易いため、優先的に移動される。
【００５３】
尚、上述の例では、修正ヒント作成部４は、線幅Ｗ（Ｗ４及びＷ５）、スペースＳＰ１（ＳＰ１−１及びＳＰ１−２）、及びスペースＳＰ２（ＳＰ２−１及びＳＰ２−２）の全てを考慮に入れて、修正ヒント情報を作成している。しかし、線幅Ｗ（Ｗ４及びＷ５）だけを考慮に入れて、修正ヒント情報を作成しても良い。同様に、スペースＳＰ１（ＳＰ１−１及びＳＰ１−２）だけを考慮して修正ヒント情報を作成することも可能であるし、スペースＳＰ２（ＳＰ２−１及びＳＰ２−２）だけを考慮して修正ヒント情報を作成することも可能である。
【００５４】
続いて、エラー部分が一方の配線図形と他方の配線図形との間に検出され、一方の配線図形が端子図形に接続されていた場合の動作について説明する。図９Ａは、シミュレーション後データの一例を示す概念図である。
【００５５】
図９Ａに示されるように、エラー部分８が、配線図形９−１１と配線図形９−１２との間に検出されたとする。また、配線図形９−１１は、端子図形１４−６に接続されていたとする。
【００５６】
このような場合に、修正ヒント作成部４は、配置配線データ中において、配線図形９−１１に対応する部分と端子図形１４−６に対応する部分との接続が維持されるように、修正ヒント１２を作成する。具体的には、修正ヒント作成部４は、図９Ｂに示されるように、配置配線データ中において、配線図形９−１１に対応する部分９−１１＊と端子図形１４−６に対応する部分１４−６＊との接続部分及び接続方向が変更されるように、修正ヒント１２を作成する。または、図９Ｃに示されるように、配線図形９−１２に対応する部分９−１２＊の位置が変更されるように、修正ヒントを作成する。
【００５７】
図９Ａに示される例の場合、配置配線データ中において、配線図形９−１１に対応する部分９−１１＊を移動させると、その移動方向によっては、端子図形１４−６に対応する部分１４−６＊との接続が切れてしまうことがある。これに対して、上述のように、接続が維持されるように修正ヒント１２を作成すれば、接続が切れてしまうことが防止される。
【００５８】
以上説明したように、本実施形態によれば、修正ヒント作成部４が端子情報を取得し、端子情報に基づいて、端子の位置が変更されないように修正ヒントを作成する。従って、プリミティブセルの位置を示す情報を含んでいないマスクデータに基づいて検証が行われるのにもかかわらず、プリミティブセルの位置を変更することなく配置配線データを修正することができる。その結果、プリミティブセルに含まれるパターンを再度作成しなおしたり、プリミティブセルを再配置したりする必要がなくなり、ＴＡＴを少なくすることが可能となる。
【図面の簡単な説明】
【００５９】
【図１】修正方法を示す概念図である。
【図２】レイアウト装置１１を示す機能ブロック図である。
【図３】レイアウト検証法を示すフローチャートである。
【図４】修正ヒントの作成方法を示す概念図である。
【図５】修正ヒントの作成方法を示す概念図である。
【図６】修正ヒントの作成方法を示す概念図である。
【図７Ａ】修正ヒントの作成方法を示す概念図である。
【図７Ｂ】修正ヒントの作成方法を示す概念図である。
【図８】修正ヒントの作成方法を示す概念図である。
【図９Ａ】修正ヒントの作成方法を示す概念図である。
【図９Ｂ】修正ヒントの作成方法を示す概念図である。
【図９Ｃ】修正ヒントの作成方法を示す概念図である。
【符号の説明】
【００６０】
１  ＯＰＣ補正部
２  リソグラフィシミュレーション部
３  エラー検出部
４  修正ヒント作成部
５  検証部
６  配置配線処理部
８  エラー部分
９  配線図形
９−１  第１配線図形
９−２  第２配線図形
９−３  配線図形
９−４  配線図形
９−５  第３配線図形
９−６  第４配線図形
９−７  第４隣接図形
９−８  第５隣接図形
９−９  第４図形
９−１０  第５図形
９−１１  配線図形
９−１２  配線図形
１０  レイアウト検証装置
１１  配線レイアウト装置
１２  修正ヒント
１４  端子図形
１４−１  第１端子図形
１４−２  第２端子図形
１４−３  第３端子図形
１４−４  第４端子図形
１４−５  第５端子図形
１４−６  端子図形
１６  修正候補
１０１  配置配線データ
１０２  プリミティブセル
１０３  端子
１０４  接続配線
１０５  ＯＰＣ補正後データ
１０６  配線図形
１０７  シミュレーション後データ
１０８  修正ヒント
１０９  エラー部分
【図１】
2010117851.tif 000003
【図２】
2010117851.tif 000004
【図３】
2010117851.tif 000005
【図４】
2010117851.tif 000006
【図５】
2010117851.tif 000007
【図６】
2010117851.tif 000008
【図７Ａ】
2010117851.tif 000009
【図７Ｂ】
2010117851.tif 000010
【図８】
2010117851.tif 000011
【図９Ａ】
2010117851.tif 000012
【図９Ｂ】
2010117851.tif 000013
【図９Ｃ】
2010117851.tif 000014