(57)【要約】【課題】閾値電圧Ｖｔｈのバラツキに起因する電流値バラツキを抑え、安定した低消費電力化を実現する。【解決手段】ＮチャネルＭＯＳトランジスタ１１と当該ＮチャネルＭＯＳトランジスタ１１に対して線対称に接続されたＰチャネルＭＯＳトランジスタ１２とを有するプッシュプル回路１０Ａにおいて、ＮチャネルＭＯＳトランジスタ１１およびＰチャネルＭＯＳトランジスタ１１の少なくとも一方のウェルに印加するバイアス電圧Ｖｂｉａｓの電圧値により、プッシュプル回路１０Ａに流れるアイドリング電流をあらかじめ定められた電流値に設定するようにする。【選択図】図１
2010088077.tif 000002
【特許請求の範囲】
【請求項１】
ＮチャネルＭＯＳトランジスタと、
前記ＮチャネルＭＯＳトランジスタに対して線対称に接続されたＰチャネルＭＯＳトランジスタと、
前記ＮチャネルＭＯＳトランジスタおよび前記ＰチャネルＭＯＳトランジスタの少なくとも一方のウェルに印加するバイアス電圧の電圧値により、回路に流れるアイドリング電流をあらかじめ定められた電流値に設定するバイアス回路と
を備えるプッシュプル回路。
【請求項２】
前記バイアス回路は、前記ＮチャネルＭＯＳトランジスタのＰウェルにバイアスを印加する状態では、接地電位または前記ＮチャネルＭＯＳトランジスタのソース電位よりも低い正電位と負電位との間に接続された抵抗分割回路からなり、前記ＰチャネルＭＯＳトランジスタのＮウェルにバイアスを印加する状態では、前記ＰチャネルＭＯＳトランジスタのソース電位よりも高い２つの電位間に接続された抵抗分割回路からなり、当該抵抗分割回路の分圧ノードに得られる電圧を前記バイアス電圧とする
請求項１記載のプッシュプル回路。
【請求項３】
前記バイアス回路は、前記抵抗分割回路の抵抗分割比を変えることによって前記バイアス電圧の電圧値を調整する
請求項２記載のプッシュプル回路。
【請求項４】
前記バイアス回路は、メモリトランジスタを有し、当該メモリトランジスタの閾値電圧を変えることによって前記バイアス電圧の電圧値を調整する
請求項１記載のプッシュプル回路。
【請求項５】
前記メモリトランジスタは、ゲート電極下の絶縁膜への電荷注入によって当該メモリトランジスタの閾値電圧を変える
請求項４記載のプッシュプル回路。
【請求項６】
ＮチャネルＭＯＳトランジスタと、前記ＮチャネルＭＯＳトランジスタに対して線対称に接続されたＰチャネルＭＯＳトランジスタとを有するプッシュプル回路に流れるアイドリング電流の設定に当たって、
前記ＮチャネルＭＯＳトランジスタおよび前記ＰチャネルＭＯＳトランジスタの少なくとも一方のウェルに印加するバイアス電圧の電圧値により、前記プッシュプル回路に流れるアイドリング電流をあらかじめ定められた電流値に設定する
プッシュプル回路のアイドリング電流設定方法。
【請求項７】
信号電荷を転送する電荷転送部と、
前記電荷転送部によって転送される信号電荷に対応した電気信号を出力するプッシュプル回路を含む出力回路とを具備し、
前記プッシュプル回路は、
ＮチャネルＭＯＳトランジスタと、
前記ＮチャネルＭＯＳトランジスタに対して線対称に接続されたＰチャネルＭＯＳトランジスタと、
前記ＮチャネルＭＯＳトランジスタおよび前記ＰチャネルＭＯＳトランジスタの少なくとも一方のウェルに印加するバイアス電圧の電圧値により、回路に流れるアイドリング電流をあらかじめ定められた電流値に設定するバイアス回路とを備える
固体撮像装置。
【請求項８】
ＮチャネルＭＯＳトランジスタと、
前記ＮチャネルＭＯＳトランジスタに対して線対称に接続されたＰチャネルＭＯＳトランジスタと、
前記ＮチャネルＭＯＳトランジスタおよび前記ＰチャネルＭＯＳトランジスタの少なくとも一方のウェルに印加するバイアス電圧の電圧値により、回路に流れるアイドリング電流をあらかじめ定められた電流値に設定するバイアス回路と
を備えるプッシュプル回路を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プッシュプル回路、プッシュプル回路のアイドリング電流設定方法、プッシュプル回路を用いた固体撮像装置および当該固体撮像装置を有する電子機器に関する。
【背景技術】
【０００２】
固体撮像装置、例えばＣＣＤ(Charge Coupled Device)固体撮像装置は、画素が例えば行列状に２次元配置され、画素で光電変換された信号電荷を垂直・水平転送した後電気信号に変換し、バッファとしての機能を持つ出力回路を通して導出する構成となっている。出力回路は、一般に、駆動用ＭＯＳトランジスタと負荷用ＭＯＳトランジスタとを含む多段のソースフォロワ回路を用いて構成され、入力される信号をインピーダンス変換して出力する機能を持っている。
【０００３】
出力回路には、多画素化に伴って周波数特性の向上が求められている。この出力回路では、従来、複数段のソースフォロワ回路や、ソースフォロワ回路に対して消費電力の増加を伴うことなく、周波数特性を向上させることを目的として、最終段の回路にプッシュプル回路を用いた構成を採っている（例えば、特許文献１参照）。
【０００４】
【特許文献１】特開平１１−２３４５６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
プッシュプル回路は、原理的には、消費電力の増加を伴うことなく、周波数特性を向上させることができる。しかし、プッシュプル回路の問題点として、ソースフォロワ回路とは異なり、回路電流値がＰチャネルＭＯＳトランジスタや、ＮチャネルＭＯＳトランジスタの閾値電圧Ｖｔｈのバラツキの影響を受け易いために、電流値バラツキが大きくなることが挙げられる。
【０００６】
そのため、閾値電圧Ｖｔｈのバラツキを考慮して回路電流値にマージンを持たせる必要があるために、周波数特性上必要最低限の電流値以上にアイドリング電流を流す設計をせざるを得なかった。その結果、消費電力を抑えるにも限界があった。この問題は、固体撮像装置の出力回路に用いられる場合に限られるものではなく、プッシュプル回路自体に言えることである。
【０００７】
そこで、本発明は、閾値電圧Ｖｔｈのバラツキに起因する電流値バラツキを抑え、安定した低消費電力化を実現可能なプッシュプル回路、プッシュプル回路のアイドリング電流設定方法、固体撮像装置および電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明は、
ＮチャネルＭＯＳトランジスタと、前記ＮチャネルＭＯＳトランジスタに対して線対称に接続されたＰチャネルＭＯＳトランジスタとを有するプッシュプル回路において、
前記ＮチャネルＭＯＳトランジスタおよび前記ＰチャネルＭＯＳトランジスタの少なくとも一方のウェルに印加するバイアス電圧の電圧値により、前記プッシュプル回路に流れるアイドリング電流をあらかじめ定められた電流値に設定するようにする。
このプッシュプル回路は、固体撮像装置の出力回路に用いることができる。また、プッシュプル回路を有する電子機器において、当該撮像装置として用いることができる。
【０００９】
プッシュプル回路は、回路に流れるアイドリング電流の電流値が、ＮチャネルＭＯＳトランジスタや、ＰチャネルＭＯＳトランジスタの閾値電圧Ｖｔｈのバラツキの影響を受け易い。そして、閾値電圧Ｖｔｈのバラツキの影響を受けると、アイドリング電流の電流値バラツキが大きくなる。これに対して、ＮチャネルＭＯＳトランジスタおよびＰチャネルＭＯＳトランジスタの少なくとも一方のウェルに印加するバイアス電圧の電圧値を調整すると、アイドリング電流の電流値が変わる。したがって、バイアス電圧の電圧値を調整することにより、アイドリング電流をあらかじめ定められた電流値、即ち適正な電流値に設定することができる。その結果、閾値電圧Ｖｔｈのバラツキを考慮してアイドリング電流の電流値にマージンを持たせた設計をする必要がなくなる。
【発明の効果】
【００１０】
本発明によれば、閾値電圧Ｖｔｈのバラツキを考慮してアイドリング電流の電流値にマージンを持たせた設計をする必要がなくなり、回路電流値を低減できるために、安定した低消費電力化を実現できる。
【発明を実施するための最良の形態】
【００１１】
以下、発明を実施するための最良の形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。なお、説明は以下の順序で行う。
１．第１実施形態（抵抗分割比によるバイアス電圧Ｖｂｉａｓの調整）
２．第２実施形態（メモリトランジスタによるバイアス電圧Ｖｂｉａｓの調整）
３．適用例
３−１．固体撮像装置
３−２．撮像装置
【００１２】
＜１．第１実施形態＞
［プッシュプル回路の構成］
図１は、本発明の第１実施形態に係るプッシュプル回路の構成を示す回路図である。図１に示すように、本実施形態に係るプッシュプル回路１０Ａは、ＮチャネルＭＯＳトランジスタ１１、ＰチャネルＭＯＳトランジスタ１２およびバイアス回路１３を有し、これらの構成要素が半導体基板（図示せず）上に集積された構成となっている。
【００１３】
ＮチャネルＭＯＳトランジスタ１１は、ドレイン電極が正側電源ＶＤＤに接続されている。ＰチャネルＭＯＳトランジスタ１２は、ＮチャネルＭＯＳトランジスタ１１に対して線対称に接続されている。すなわち、ＰチャネルＭＯＳトランジスタ１２は、ドレイン電極が負側電源ＶＳＳに接続され、ゲート電極およびソース電極がそれぞれＮチャネルＭＯＳトランジスタ１１のゲート電極およびソース電極に接続されている。
【００１４】
バイアス回路１３は、第１電位ＶＨと第２電位ＶＬとの間に直列に接続された抵抗素子１３１，１３２からなる抵抗分割回路によって構成されており、その分圧ノードＮに得られる分圧電圧をバイアス電圧Ｖｂｉａｓとして出力する。ここで、第１電位ＶＨは、接地（ＧＮＤ）電位またはＮチャネルＭＯＳトランジスタ１１よりも低い正電位である。第２電位ＶＬは負電位である。
【００１５】
バイアス回路１３を構成する抵抗分割回路において、その抵抗分割比によって得られる分圧電圧、即ちバイアス電圧Ｖｂｉａｓの電圧値については、周知のヒューズカット法などの手法によりその抵抗比を調整することによって設定できる。
【００１６】
バイアス回路１３のバイアス電圧Ｖｂｉａｓは、ＮチャネルＭＯＳトランジスタ１１およびＰチャネルＭＯＳトランジスタ１２に流れるアイドリング電流の電流値を設定するために、例えばＮチャネルＭＯＳトランジスタ１１のＰウェルに印加される。
【００１７】
後述するように、ＮチャネルＭＯＳトランジスタ１１のＰウェルに印加するバイアス電圧Ｖｂｉａｓの電圧値を調整することで、アイドリング電流の電流値をあらかじめ定められた電流値、即ち適正な電流値に設定することができる。バイアス電圧ＶｂｉａｓによってＰウェルの電位の調整を可能にするためには、当然のことながら、ＮチャネルＭＯＳトランジスタ１１のＰウェルは半導体基板と電気的に分離された構造となっていることが必要となる。
【００１８】
ここでは、バイアス電圧Ｖｂｉａｓの印加先をＮチャネルＭＯＳトランジスタ１１のＰウェルとしたが、これに限られるものではない。具体的には、バイアス電圧Ｖｂｉａｓの印加先をＰチャネルＭＯＳトランジスタ１２のＮウェルとしてもよいし、ＮチャネルＭＯＳトランジスタ１１およびＰチャネルＭＯＳトランジスタ１２の両方のウェルとしてもよい。ＰチャネルＭＯＳトランジスタ１２のＮウェルにバイアスを印加する構成ほ採る場合は、第１電位ＶＨと第２電位ＶＬはＰチャネルＭＯＳトランジスタ１２のソース電位よりも高い適切なバイアスに設定すればよい。
【００１９】
［アイドリング電流の電流値の設定］
続いて、上記構成のプッシュプル回路１０Ａにおいて、バイアス電圧Ｖｂｉａｓによるアイドリング電流の電流値の設定について説明する。
【００２０】
図２に、ＮチャネルＭＯＳトランジスタ１１のＰウェルに対するＮチャネルＭＯＳトランジスタ１１の閾値電圧Ｖｔｈとそのときのプッシュプル回路に流れるアイドリング電流の電流値（回路電流値）を示す。
【００２１】
図２から明らかなように、ＮチャネルＭＯＳトランジスタ１１のＰウェルの電圧値を低くすると、ＮチャネルＭＯＳトランジスタ１１の閾値電圧Ｖｔｈはプラス側（つまりエンハンスメント側）にシフトする。このため、プッシュプル回路に流れるアイドリング電流の電流値は減少する。
【００２２】
逆に、ＮチャネルＭＯＳトランジスタ１１のＰウェルの電圧値を高くすると、ＮチャネルＭＯＳトランジスタ１１の閾値電圧Ｖｔｈはマイナス側（つまりデプレッション側）にシフトする。このため、アイドリング電流の電流値は増加する。
【００２３】
このようなＰウェルの電圧値に対する閾値電圧Ｖｔｈおよびアイドリング電流の特性から、当該アイドリング電流の電流値の調整を必要とするプッシュプル回路に対して、次のようにしてアイドリング電流の電流値を設定する。
【００２４】
先ず、アイドリング電流の電流値の調整を必要とするプッシュプル回路の正側電源ＶＤＤまたは負側電源ＶＳＳに流れる電流値をモニターする。この電流値のモニターは、測定対象となる回路部分に電流計などを挿入することによって行うことができる。このときモニターする電流値は、プッシュプル回路に流れるアイドリング電流の電流値そのものである。
【００２５】
モニターした電流値が所望の電流値に対して少ないときはＰウェルの電圧値をプラス側に、所望の電流値に対して多いときはＰウェルの電圧値をマイナス側に変化させることにより、アイドリング電流が所望の電流値になるバイアス電圧Ｖｂｉａｓを求めることができる。そして、必要なバイアス電圧Ｖｂｉａｓの電圧値がわかったところで、当該電圧値が得られるように、バイアス回路１３において、例えばヒューズカット法によって抵抗分割回路の抵抗比を調整する。
【００２６】
このようにして、モニターした電流値を基にバイアス電圧Ｖｂｉａｓの電圧値を調整することにより、プッシュプル回路１０Ａの回路電流値、即ちアイドリング電流の電流値を所望の電流値、即ち適正な電流値に設定することができる。
【００２７】
なお、上記の設定例では、ＮチャネルＭＯＳトランジスタ１１のＰウェルの電位を調整する場合を例に挙げて説明したが、ＰチャネルＭＯＳトランジスタ１１のＮウェルの電位を調整する場合も基本的に同じである。
【００２８】
図３に、ＰチャネルＭＯＳトランジスタ１２のＮウェルに対するＰチャネルＭＯＳトランジスタ１２の閾値電圧Ｖｔｈとそのときのプッシュプル回路に流れるアイドリング電流の電流値を示す。
【００２９】
図３から明らかなように、ＰチャネルＭＯＳトランジスタ１２のＮウェルの電圧値を低くすると、ＰチャネルＭＯＳトランジスタ１２の閾値電圧Ｖｔｈはマイナス側（つまりデプレッション側）にシフトする。このため、プッシュプル回路に流れるアイドリング電流の電流値は増加する。
【００３０】
逆に、ＰチャネルＭＯＳトランジスタ１２のＮウェルの電圧値を高くすると、ＰチャネルＭＯＳトランジスタ１２の閾値電圧Ｖｔｈはプラス側（つまりエンハンスメント側）にシフトする。このため、アイドリング電流の電流値は減少する。
【００３１】
この特性から、ＮチャネルＭＯＳトランジスタ１１のＰウェルの電位を調整する場合と同様にして、ＰチャネルＭＯＳトランジスタ１２のＮウェルの電位を調整することで、アイドリング電流の電流値を適正な電流値に設定することができる。
【００３２】
また、同様にして、ＭＯＳトランジスタ１１，１２の両ウェルの電位を調整することも可能である。ＰウェルとＮウェルの両方の電位を調整することによってその調整範囲が広がるために、特にＭＯＳトランジスタ１１，１２の閾値電圧Ｖｔｈのバラツキが大きい場合には有効な手法となる。Ｎウェルのバイアス範囲は最も高い電源とＰチャネルＭＯＳトランジスタのソースの間の電位で調整すればよい。
【００３３】
［第１実施形態の作用効果］
前にも述べたように、プッシュプル回路１０Ａは、回路に流れるアイドリング電流の電流値が、ＮチャネルＭＯＳトランジスタ１１やＰチャネルＭＯＳトランジスタ１２の閾値電圧Ｖｔｈのバラツキの影響を受け易い。そして、閾値電圧Ｖｔｈのバラツキの影響を受けると、アイドリング電流の電流値バラツキが大きくなる。
【００３４】
そこで、ＮチャネルＭＯＳトランジスタ１１およびＰチャネルＭＯＳトランジスタ１２の少なくとも一方のウェルに印加するバイアス電圧Ｖｂｉａｓの電圧値を、バイアス回路１３の抵抗分割比を変えることによって調整するようにする。このようにして、バイアス電圧Ｖｂｉａｓの電圧値を調整することで、アイドリング電流を適正な電流値に設定することができる。
【００３５】
これにより、ＮチャネルＭＯＳトランジスタ１１やＰチャネルＭＯＳトランジスタ１２の閾値電圧Ｖｔｈのバラツキを考慮してアイドリング電流の電流値にマージンを持たせた設計をする必要がなくなる。その結果、プッシュプル回路１０Ａ内を流れる電流値を低減できるために、安定した低消費電力化を実現できる。
【００３６】
＜２．第２実施形態＞
［プッシュプル回路の構成］
図４は、本発明の第２実施形態に係るプッシュプル回路の構成を示す回路図であり、図中、図１と同等部分には同一符号を付して示している。
【００３７】
図４に示すように、本実施形態に係るプッシュプル回路１０Ｂは、ＮチャネルＭＯＳトランジスタ１１、ＰチャネルＭＯＳトランジスタ１２およびバイアス回路２３を有し、これらの構成要素が半導体基板（図示せず）上に集積された構成となっている。
【００３８】
ＮチャネルＭＯＳトランジスタ１１およびＰチャネルＭＯＳトランジスタ１２については、第１実施形態の場合と同様の接続関係となっている。すなわち、ＮチャネルＭＯＳトランジスタ１１およびＰチャネルＭＯＳトランジスタ１２は、正側電源ＶＤＤと負側電源ＶＳＳとの間に線対称に接続されている。
【００３９】
バイアス回路２３は、第１電位ＶＨと第２電位ＶＬとの間に直列に接続された抵抗素子２３１、メモリトランジスタ２３２および抵抗素子２３３を有し、ノードＮに得られる電圧をバイアス電圧Ｖｂｉａｓとして出力する。ここで、第１電位ＶＨは、接地（ＧＮＤ）電位またはＮチャネルＭＯＳトランジスタ１１よりも低い正電位である。第２電位ＶＬは負電位である。
【００４０】
抵抗素子２３１，２３３については、ＭＯＳトランジスタのゲート電極とドレイン電極とを短絡したダイオード接続による負荷に置き換えることも可能である。このとき、ＭＯＳトランジスタの数も１つである必要はない。また、抵抗素子２３３については省略することも可能である。
【００４１】
メモリトランジスタ２３２としては、ＭＯＮＯＳ(Metal-Oxide-Nitride-Oxide-Semiconductor）やＭＯＮＯＳ（Metal -Nitride-Oxide-Semiconductor）など、ゲート電極下の絶縁膜中への電荷注入によって閾値電圧Ｖｔｈが変化可能な構造のものを用いることができる。メモリトランジスタ２３２としてはさらに、フローティングゲート型による不揮発性メモリトランジスタを用いることも可能である。この不揮発性メモリトランジスタも、ゲート電極下の絶縁膜中への電荷注入によって閾値電圧Ｖｔｈが変化可能な構造となっている。
【００４２】
バイアス回路２３はさらに、メモリトランジスタ２３２のゲート電極と第１，第２電位ＶＨ，ＶＬとの間にそれぞれ接続された抵抗素子２３４，２３５を有している。これら抵抗素子２３４，２３５は、メモリトランジスタ２３２のゲート電極に対してバイアス電圧を与える。
【００４３】
上記構成のバイアス回路２３において、メモリトランジスタ２３２は、そのゲート電極下の絶縁膜に注入される電荷によって閾値電圧Ｖｔｈが変化するため、ノードＮの電圧、即ちバイアス電圧Ｖｂｉａｓの電圧値が変化する。このバイアス電圧Ｖｂｉａｓは、例えばＮチャネルＭＯＳトランジスタ１１のＰウェルに印加される。これにより、ＮチャネルＭＯＳトランジスタ１１のＰウェルのバイアス電圧Ｖｂｉａｓをメモリトランジスタ２３２によって調整可能となる。
【００４４】
このように、ＮチャネルＭＯＳトランジスタ１１のＰウェルに印加するバイアス電圧Ｖｂｉａｓの電圧値を調整することで、アイドリング電流の電流値をあらかじめ定められた電流値、即ち適正な電流値に設定することができる。バイアス電圧ＶｂｉａｓによってＰウェルの電位の調整を可能にするためには、当然のことながら、ＮチャネルＭＯＳトランジスタ１１のＰウェルは半導体基板と電気的に分離された構造となっていることが必要となる。
【００４５】
ここでは、バイアス電圧Ｖｂｉａｓの印加先をＮチャネルＭＯＳトランジスタ１１のＰウェルとしたが、これに限られるものではない。具体的には、バイアス電圧Ｖｂｉａｓの印加先をＰチャネルＭＯＳトランジスタ１２のＮウェルとしてもよいし、ＮチャネルＭＯＳトランジスタ１１およびＰチャネルＭＯＳトランジスタ１２の両方のウェルとしてもよい。ＰチャネルＭＯＳトランジスタ１２のＮウェルにバイアスを印加する構成を採る場合は、第１電位ＶＨと第２電位ＶＬはＰチャネルＭＯＳトランジスタ１２のソース電位よりも高い適切なバイアスに設定すればよい。
【００４６】
［アイドリング電流の電流値の設定］
続いて、上記構成のプッシュプル回路１０Ｂにおいて、バイアス電圧Ｖｂｉａｓによるアイドリング電流の電流値の設定について説明する。
【００４７】
プッシュプル回路１０Ｂの構成の場合、Ｐウェルの電圧値に対する閾値電圧Ｖｔｈおよびアイドリング電流の特性（図２参照）から、当該アイドリング電流の電流値の調整を必要とするプッシュプル回路に対して、次のようにしてアイドリング電流の電流値を設定する。
【００４８】
第１実施形態の場合と同様に、先ず、アイドリング電流の電流値の調整を必要とするプッシュプル回路の正側電源ＶＤＤまたは負側電源ＶＳＳに流れる電流値をモニターする。この電流値のモニターは、測定対象となる回路部分に電流計などを挿入することによって行うことができる。
【００４９】
モニターした電流値が所望の電流値に対して少ないときはＰウェルの電圧値をプラス側に、所望の電流値に対して多いときはＰウェルの電圧値をマイナス側に変化させることにより、アイドリング電流が所望の電流値になるバイアス電圧Ｖｂｉａｓを求めることができる。
【００５０】
そして、必要なバイアス電圧Ｖｂｉａｓの電圧値がわかったところで、当該電圧値が得られるように、バイアス回路２３において、メモリトランジスタ２３２の絶縁膜への電荷注入によって当該メモリトランジスタ２３２の閾値電圧Ｖｔｈを調整する。これにより、バイアス電圧Ｖｂｉａｓの電圧値を調整することができる。
【００５１】
このようにして、モニターした電流値を基にバイアス電圧Ｖｂｉａｓの電圧値を調整することにより、プッシュプル回路１０Ｂの回路電流値、即ちアイドリング電流の電流値を所望の電流値、即ち適正な電流値に設定することができる。
【００５２】
なお、上記の設定例では、ＮチャネルＭＯＳトランジスタ１１のＰウェルの電位を調整する場合を例に挙げて説明したが、第１実施形態でも述べたように、ＰチャネルＭＯＳトランジスタ１１のＮウェルの電位を調整する場合も基本的に同じである。
【００５３】
［第２実施形態の作用効果］
上述したように、ＭＯＳトランジスタ１１，１２の少なくとも一方のウェルに印加するバイアス電圧Ｖｂｉａｓの電圧値を、メモリトランジスタ２３２の閾値電圧Ｖｔｈを変えることによって調整することで、次のような作用効果を得ることができる。すなわち、バイアス電圧Ｖｂｉａｓの電圧値を調整することで、アイドリング電流を適正な電流値に設定できるために、ＭＯＳトランジスタ１１，１２の閾値電圧Ｖｔｈのバラツキを考慮してアイドリング電流の電流値にマージンを持たせた設計をする必要がなくなる。その結果、プッシュプル回路１０Ｂ内を流れる電流値を低減できるために、安定した低消費電力化を実現できる。
【００５４】
＜３．適用例＞
以上説明した第１，第２実施形態に係るプッシュプル回路１０Ａ，１０Ｂは、例えば固体撮像装置の出力回路に用いることができる。ただし、固体撮像装置の出力回路への適用は一例に過ぎず、これに限られるものではない。具体的には、オーディオの分野におけるスピーカドライブ回路やオーディオ増幅回路、モータを電流制御する同期整流回路の出力回路、差動信号で外部回路とのインターフェースを行う出力回路などに対して適用可能である。
【００５５】
［３−１．固体撮像装置］
以下に、第１，第２実施形態に係るプッシュプル回路１０Ａ，１０Ｂが適用される固体撮像装置について説明する。以下では、固体撮像装置として、例えばインターライン転送（ＩＴ）方式のＣＣＤ固体撮像装置を例に挙げてその基本構成について説明するものとする。
【００５６】
図５は、ＣＣＤ固体撮像装置の構成の一例を示す概略構成図である。図５において、例えばＮ型の半導体基板（チップ）５１上に複数のセンサ部（画素）５２が行列状に２次元配置されている。センサ部５２は、例えばＰＮ接合のフォトダイオードを有し、受光した光を露光期間に亘って光電変換し、当該光電変換によって発生する信号電荷を蓄積保持する。
【００５７】
これらセンサ部５２の各々には、読出しゲート部５３が隣接して設けられている。読出しゲート部５３は、センサ部５２で光電変換され、当該センサ部５２に蓄積された信号電荷を読み出す。
【００５８】
また、行列状の画素配列に対して画素列ごとにＣＣＤからなる垂直転送部５４が設けられている。垂直転送部５４は、読出しゲート部５３によってセンサ部５２から読み出された信号電荷を、水平ブランキング期間の一部にて１走査線（１ライン）に相当する部分ずつ順に垂直方向に転送する。ここに、垂直方向とは、画素列の画素の配列方向（図の上下方向）を言う。
【００５９】
垂直転送部５４の一方の端部（即ち、転送先側の端部）には、ＣＣＤからなる水平転送部５６が設けられている。この水平転送部５５には、複数本の垂直転送部５４から１ラインに相当する信号電荷が順にシフト（転送）される。水平転送部５５は、複数本の垂直転送部５４からシフトされる１ライン分の信号電荷を、水平ブランキング期間後の水平走査期間にて順次水平方向に転送する。ここに、水平方向とは、画素行の画素の配列方向（図の左右方向）を言う。
【００６０】
水平転送部５５の転送先側の端部には、当該水平転送部５５によって転送される信号電荷を電圧信号に変換する電荷電圧変換部５６が設けられている。この電荷電圧変換部５６としては、例えばフローティング・ディフュージョン・アンプ構成のものが用いられる。具体的には、電荷電圧変換部５６は、変換部であるフローティングディフュージョン（ＦＤ）部５６１と、電荷排出部であるリセットドレイン（ＲＤ）部５６２と、リセットゲート（ＲＧ）部５６３とを有する構成となっている。
【００６１】
電荷電圧変換部５６から出力される電圧信号は、バッファとしての機能を持つ出力回路（出力部）５７を介してＣＣＤ撮像信号Ｖｏｕｔとして半導体基板５１外に出力される。出力回路５７は、例えばセンサ部５２、垂直転送部５４、水平転送部５５および電荷電圧変換部５６と同じ半導体基板５１に搭載される周辺回路の一つであり、一般に、多段のソースフォロワ回路を用いて構成される。
【００６２】
（出力回路の回路例）
図６は、出力回路５７の回路構成の一例を示す回路図である。本例に係る出力回路５７は、例えば３段のソースフォロワ回路によって構成され、３段目の回路としてプッシュプル回路を用いた構成となっている。この出力回路５７には、図５に示す電荷電圧変換部５６の出力電圧が入力電圧Ｖｉｎとして与えられる。
【００６３】
１段目のソースフォロワ回路５７１は、電源ＶＤＤとグランドとの間に直列に接続された駆動用ＭＯＳトランジスタ５７１１、負荷用ＭＯＳトランジスタ５７１２および抵抗素子５７１３から構成されている。そして、駆動用ＭＯＳトランジスタ５７１１のゲート電極に電荷電圧変換部５６の出力電圧が入力電圧Ｖｉｎとして入力される。
【００６４】
２段目のソースフォロワ回路５７２は、電源ＶＤＤとグランドとの間に直列に接続された駆動用ＭＯＳトランジスタ５７２１、負荷用ＭＯＳトランジスタ５７２２および抵抗素子５７２３から構成されている。そして、駆動用ＭＯＳトランジスタ５７２１のゲート電極が１段目の駆動用ＭＯＳトランジスタ５７１１のソース電極に接続されている。
【００６５】
３段目のプッシュプル回路５７４は、２段目の駆動用ＭＯＳトランジスタ５７２１のソース電極にゲート電極が共通に接続されたＮチャネルＭＯＳトランジスタ５７４１とＰチャネルＭＯＳトランジスタ５７４２とから構成されている。ＮチャネルＭＯＳトランジスタ５７４１のドレイン電極は電源ＶＤＤに接続されている。ＰチャネルＭＯＳトランジスタ５７４２のドレイン電極は接地されている。
【００６６】
上記構成の出力回路５７では、３段目の回路をプッシュプル回路５７４で構成し、ＰチャネルＭＯＳトランジスタ５７４２に対しても、ＮチャネルＭＯＳトランジスタ５７４１と同様に、２段目のソースフォロワ回路５７２の出力電圧を与えるようにしている。これにより、３段目の入力電圧の立ち上がりのときはＮチャネルＭＯＳトランジスタ５７４１がソースフォロワの駆動トランジスタとして機能し、立ち下がりのときはＰチャネルＭＯＳトランジスタ５７４２がソースフォロワの駆動トランジスタとして機能する。
【００６７】
したがって、本例に係る出力回路５７によれば、回路内を流れる電流値を増加させなくても、ＰチャネルＭＯＳトランジスタ５７４２の相互コンダクタンスｇm を高めことで、３段目の入力電圧の立ち上がり時における高速性を高めることができる。これにより、消費電力の増加を伴うことなく、周波数特性の向上を図ることができる。
【００６８】
この出力回路５７の３段目のプッシュプル回路５７４として、先述した第１，第２実施形態に係るプッシュプル回路１０Ａ，１０Ｂを用いることができる。これらプッシュプル回路１０Ａ，１０Ｂは、回路内を流れる電流値を低減できるために、安定した低消費電力化を実現できる。したがって、３段目のプッシュプル回路５７４としてプッシュプル回路１０Ａ，１０Ｂを用いることで、出力回路５７の低消費電力化、ひいてはＣＣＤ固体撮像装置５０の低消費電力化を図ることができる。
【００６９】
（変形例）
上記適用例では、３段構成における３段目の回路としてプッシュプル回路を用いる出力回路に適用した場合を例に挙げて説明したが、この適用例に限られるものではない。具体的には、３段構成における１段目や２段目の回路としてプッシュプル回路を用いることも可能である。また、出力回路としては、３段構成のものに限られるものではなく、例えばプッシュプル回路からなる１段構成のものであってもよい。
【００７０】
また、上記適用例では、Ｎ型の半導体基板５１を用い、当該半導体基板５１上に出力回路５７等の周辺回路を半導体基板５１の導電型に対応した導電型で作製するとしたが、これらの導電型と逆導電型で作製してもよいことは勿論である。
【００７１】
また、エリアセンサ型のＣＣＤ固体撮像装置への適用に限られるものではなく、リニアセンサ型のＣＣＤ固体撮像装置など、出力回路にプッシュプル回路を用いる構成を採る固体撮像装置全般に適用可能である。なお、固体撮像装置はワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
【００７２】
また、本発明は、固体撮像装置への適用に限られるものではなく、当該固体撮像装置を撮像デバイスとして用いる撮像装置にも適用可能である。ここで、撮像装置とは、デジタルスチルカメラやビデオカメラ等のカメラシステムや、携帯電話機などの撮像機能を有する電子機器のことを言う。
【００７３】
なお、電子機器に搭載される上記モジュール状の形態、即ちカメラモジュールを撮像装置とする場合もある。また、本発明は、撮像機能を有する電子機器への適用に限られるものではなく、回路の一部にプッシュプル回路を用いる電子機器全般に適用可能である。具体的には、一例として、スピーカドライブ回路やオーディオ増幅回路などを有するオーディオ機器が挙げられる。
【００７４】
［３−２．撮像装置］
図７は、本発明に係る撮像装置の構成の一例を示すブロック図である。図７に示すように、本発明に係る撮像装置１００は、レンズ群１０１等を含む光学系、撮像素子１０２、カメラ信号処理回路であるＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６、操作系１０７および電源系１０８等を有している。そして、ＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６、操作系１０７および電源系１０８がバスライン１０９を介して相互に接続された構成となっている。
【００７５】
レンズ群１０１は、被写体からの入射光（像光）を取り込んで撮像素子１０２の撮像面上に結像する。撮像素子１０２は、レンズ群１０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この撮像素子１０２として、先述したＣＣＤ固体撮像装置５０を用いることができる。
【００７６】
表示装置１０５は、液晶表示装置や有機ＥＬ(electro luminescence)表示装置等のパネル型表示装置からなり、撮像素子１０２で撮像された動画または静止画を表示する。記録装置１０６は、撮像素子１０２で撮像された動画または静止画を、ビデオテープやＤＶＤ(Digital Versatile Disk)等の記録媒体に記録する。
【００７７】
操作系１０７は、ユーザによる操作の下に、本撮像装置が持つ様々な機能について操作指令を発する。電源系１０８は、ＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６および操作系１０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
【００７８】
先述したＣＣＤ固体撮像装置５０は、その出力回路５７に第１，第２実施形態に係るプッシュプル回路１０Ａ，１０Ｂを用いたことで、出力回路５７の低消費電力化、ひいてはＣＣＤ固体撮像装置５０の低消費電力化を図ることができる。したがって、当該ＣＣＤ固体撮像装置５０を撮像素子１０２として用いることで、低消費電力の撮像装置を提供できる。
【図面の簡単な説明】
【００７９】
【図１】本発明の第１実施形態に係るプッシュプル回路の構成を示す回路図である。
【図２】ＮチャネルＭＯＳトランジスタのＰウェルに対するＮチャネルＭＯＳトランジスタの閾値電圧Ｖｔｈとそのときのプッシュプル回路に流れるアイドリング電流の電流値を示す特性図である。
【図３】ＰチャネルＭＯＳトランジスタのＮウェルに対するＰチャネルＭＯＳトランジスタの閾値電圧Ｖｔｈとそのときのプッシュプル回路に流れるアイドリング電流の電流値を示す特性図である。
【図４】本発明の第２実施形態に係るプッシュプル回路の構成を示す回路図である。
【図５】ＣＣＤ固体撮像装置の構成の一例を示す概略構成図である。
【図６】出力回路の回路構成の一例を示す回路図である。
【図７】本発明に係る撮像装置の構成の一例を示すブロック図である。
【符号の説明】
【００８０】
１０Ａ，１０Ｂ…プッシュプル回路、１１…ＮチャネルＭＯＳトランジスタ、１２…ＰチャネルＭＯＳトランジスタ、１３，２３…バイアス回路、２３２…メモリトランジスタ、５０…ＣＣＤ固体撮像装置、５１…半導体基板、５２…センサ部（画素）、５３…読出しゲート部、５４…垂直転送部、５５…水平転送部、５６…電荷電圧変換部、５７…出力回路
【図１】
2010088077.tif 000003
【図２】
2010088077.tif 000004
【図３】
2010088077.tif 000005
【図４】
2010088077.tif 000006
【図５】
2010088077.tif 000007
【図６】
2010088077.tif 000008
【図７】
2010088077.tif 000009