(57)【要約】【課題】  発生すべきＰＷＭパルスのパルス幅の目標値が最小パルス幅未満となる場合でも、負荷の駆動波形に歪みが発生するのを防止することができるＤ級増幅器を提供する。【解決手段】  パルス幅変調回路１０において、補正部１２は、変換部１１が出力したパルス幅値に従うと、最小パルス幅未満のパルス幅のＰＷＭパルスＰが出力される場合に、パルス幅値通りのパルス幅を持ったＰＷＭパルスＰの列を出力させる場合に比べてパルス発生部１３から最小パルス幅未満のＰＷＭパルスＰが出力される頻度を減らし、かつ、パルス幅値通りのパルス幅を持ったＰＷＭパルスＰの列を出力することにより実現しようとする負荷４０の駆動と近似した駆動が行われるように、パルス発生部１３に供給するパルス幅値の補正を行う。【選択図】図１
2010063047.tif 000002
【特許請求の範囲】
【請求項１】
入力信号によりパルス幅変調されたＰＷＭパルスを生成するパルス幅変調回路と、
前記ＰＷＭパルスに応じて負荷を駆動する出力バッファ回路とを具備し、
前記パルス幅変調回路は、出力すべきＰＷＭパルスのパルス幅の目標値が前記出力バッファ回路に前記負荷の駆動を有効に行わせることができるＰＷＭパルスのパルス幅の下限値である最小パルス幅以上である場合には目標値通りのパルス幅を持ったＰＷＭパルスを出力し、出力すべきＰＷＭパルスのパルス幅の目標値が前記最小パルス幅未満となる場合には、目標値通りのパルス幅を持ったＰＷＭパルスを出力することにより実現しようとする前記負荷の駆動と近似した駆動が行われるように、目標値に対応したパルス幅から補正されたパルス幅を有するＰＷＭパルスを出力することを特徴とするＤ級増幅器。
【請求項２】
前記パルス幅変調回路は、ＰＷＭパルスのパルス幅の目標値が２回連続して前記最小パルス幅未満となる場合に、目標値通りのパルス幅の２個のＰＷＭパルスを出力する代わりに、２個のＰＷＭパルスのパルス幅の目標値を加算したパルス幅の１個のＰＷＭパルスを出力することを特徴とする請求項１に記載のＤ級増幅器。
【請求項３】
前記パルス幅変調回路は、連続した２個のＰＷＭパルスのパルス幅の目標値の一方が前記最小パルス幅未満となり、他方が前記最小パルス幅以上となる場合に、前記目標値通りのパルス幅の２個のＰＷＭパルスを出力する代わりに、前記２個のＰＷＭパルスのパルス幅の目標値を加算したパルス幅の１個のＰＷＭパルスを出力することを特徴とする請求項１に記載のＤ級増幅器。
【請求項４】
前記出力バッファ回路は、第１のＰＷＭパルスが与えられるのに応じて第１の極性での前記負荷の駆動を行い、第２のＰＷＭパルスが与えられるのに応じて前記第１の極性とは逆極性の第２の極性での前記負荷の駆動を行うものであり、
前記パルス幅変調回路は、ＰＷＭパルスの出力を行う各出力タイミングにおいて、出力すべきＰＷＭパルスの各パルス幅の目標値が前記最小パルス幅未満にならないことを条件として、各々目標値のパルス幅を持った前記第１のＰＷＭパルスおよび第２のＰＷＭパルスを交互に出力し、ある出力タイミングにおいて前記第１のＰＷＭパルスまたは第２のＰＷＭパルスの一方のＰＷＭパルスのパルス幅の目標値が前記最小パルス幅未満になる場合には、当該出力タイミングでは、パルス幅の目標値が前記最小パルス幅未満である前記第１のＰＷＭパルスまたは第２のＰＷＭパルスの一方のＰＷＭパルスの出力を行わず、パルス幅の目標値が前記最小パルス幅未満でない前記第１のＰＷＭパルスまたは第２のＰＷＭパルスの他方のＰＷＭパルスのパルス幅を減少させる補正を行うことを特徴とする請求項１に記載のＤ級増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、オーディオ機器のパワーアンプなどに好適なＤ級増幅器に関する。
【背景技術】
【０００２】
Ｄ級増幅器は、入力信号に応じてパルス幅変調されたＰＷＭ（Pulse Width Modulation；パルス幅変調）パルスを生成し、このＰＷＭパルスにより、負荷を駆動するアンプである。このＤ級増幅器は、オーディオ機器等においてスピーカを駆動するパワーアンプとして用いられる場合が多い。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、Ｄ級増幅器において、負荷の駆動波形に発生する歪みを少なくするためには、広い範囲に亙ってＰＷＭパルスのパルス幅を高い分解能で制御し、入力信号波形を正確に反映したＰＷＭパルス列を生成する能力が求められる。しかし、Ｄ級増幅器において、ＰＷＭパルスに基づいて負荷を駆動する出力バッファには、負荷に伝達可能なＰＷＭパルスのパルス幅に下限値（以下、最小パルス幅という）がある。このため、Ｄ級増幅器において最小パルス幅未満のＰＷＭパルスが発生した場合に、そのようなＰＷＭパルスが出力バッファを介して負荷に有効に伝達されず、負荷の駆動波形に歪を生じさせていた。
【０００４】
この発明は、以上説明した事情に鑑みてなされたものであり、発生すべきＰＷＭパルスのパルス幅の目標値が最小パルス幅未満となる場合でも、負荷の駆動波形に歪みが発生するのを防止することができるＤ級増幅器を提供することを目的とする。
【課題を解決するための手段】
【０００５】
この発明は、入力信号によりパルス幅変調されたＰＷＭパルスを生成するパルス幅変調回路と、前記ＰＷＭパルスに応じて負荷を駆動する出力バッファ回路とを具備し、前記パルス幅変調回路は、出力すべきＰＷＭパルスのパルス幅の目標値が前記出力バッファ回路に前記負荷の駆動を有効に行わせることができるＰＷＭパルスのパルス幅の下限値である最小パルス幅以上である場合には目標値通りのパルス幅を持ったＰＷＭパルスを出力し、出力すべきＰＷＭパルスのパルス幅の目標値が前記最小パルス幅未満となる場合には、目標値通りのパルス幅を持ったＰＷＭパルスを出力することにより実現しようとする前記負荷の駆動と近似した駆動が行われるように、目標値に対応したパルス幅から補正されたパルス幅を有するＰＷＭパルスを出力することを特徴とするＤ級増幅器を提供する。
かかる発明によれば、パルス幅変調回路は、出力すべきＰＷＭパルスのパルス幅の目標値が最小パルス幅未満となる場合に、目標値通りのパルス幅を持ったＰＷＭパルス列を出力することにより実現しようとする負荷の駆動と近似した駆動が行われるように、目標値に対応したパルス幅から補正されたパルス幅を有するＰＷＭパルスを出力する。従って、負荷に与えられる駆動波形は、入力信号に応じたものとなり、駆動波形の歪みの発生を防止することができる。
【発明を実施するための最良の形態】
【０００６】
以下、図面を参照し、この発明の実施の形態を説明する。
＜第１実施形態＞
図１はこの発明の第１実施形態であるＤ級増幅器の構成を示す回路図である。図１に示すように、このＤ級増幅器は、パルス幅変調回路１０と、プリドライバ２０と、出力バッファ３０とを有する。パルス幅変調回路１０には、一定のサンプリング周期毎に入力オーディオ信号の信号値が入力される。パルス幅変調回路１０は、サンプリング周期毎に、このようにして入力される信号値に応じたパルス幅を持ったＰＷＭパルスＰを発生して、プリドライバ２０に供給する回路である。プリドライバ２０は、このＰＷＭパルスＰに基づいて出力バッファ３０を駆動する回路である。出力バッファ３０は、この例では、Ｐチャネル電界効果トランジスタ３１とＮチャネル電界効果トランジスタ３２とにより構成されている。ここで、Ｐチャネル電界効果トランジスタ３１のソースは電源ＶＤＤに、Ｎチャネル電界効果トタンジスタ３２のソースは接地線に各々接続されている。また、Ｐチャネル電界効果トランジスタ３１およびＮチャネル電界効果トタンジスタ３２は、各々のドレイン同士が接続されて、Ｄ級増幅器の出力端子ＯＵＴとなっており、この出力端子ＯＵＴと接地線との間には、例えばスピーカとローパスフィルタからなる負荷４０が介挿されている。プリドライバ２０は、パルス幅変調回路１０から供給されるＰＷＭパルスＰがＨレベルである期間は、Ｐチャネル電界効果トランジスタ３１をＯＮ状態、Ｎチャネル電界効果トランジスタ３２をＯＦＦ状態とし、ＰＷＭパルスＰがＬレベルである期間は、Ｐチャネル電界効果トランジスタ３１をＯＦＦ状態、Ｎチャネル電界効果トランジスタ３２をＯＮ状態とする。
【０００７】
本実施形態において、パルス幅変調回路１０は、変換部１１と、補正部１２と、パルス発生部１３とを有する。ここで、変換部１１は、入力オーディオ信号の信号値を予め記憶した変換テーブルに従ってパルス幅値に変換する回路である。このパルス幅値は、パルス発生部１３から出力させるＰＷＭパルスＰのパルス幅の目標値をパルス幅の分解能により除算した数値である。変換部１１から出力されるパルス幅値の列は、補正部１２の処理を経て、パルス発生部１３に供給される。パルス発生部１３は、１サンプリング周期毎に１個のパルス幅値を受け取り、そのパルス幅値が示すパルス幅を持ったＰＷＭパルスＰを出力する。
【０００８】
本実施形態の特徴は、変換部１１とパルス発生部１３との間に介挿された補正部１２にある。この補正部１２は、変換部１１から出力されるパルス幅値の列をそのままパルス発生部１３に送った場合に最小パルス幅未満のパルス幅のＰＷＭパルスＰをパルス発生部１３が発生するか否かを判断する。ここで、最小パルス幅とは、出力バッファ３０が負荷４０を有効に駆動することができるＰＷＭパルスＰのパルス幅の下限値である。そして、補正部１２は、変換部１１が出力したパルス幅値に従うと、最小パルス幅未満のパルス幅のＰＷＭパルスＰが出力される場合に、パルス幅値通りのパルス幅を持ったＰＷＭパルスＰの列を出力させる場合に比べてパルス発生部１３から最小パルス幅未満のＰＷＭパルスＰが出力される頻度を減らし、かつ、パルス幅値通りのパルス幅を持ったＰＷＭパルスＰの列を出力することにより実現しようとする負荷４０の駆動と近似した駆動が行われるように、パルス発生部１３に供給するパルス幅値の補正を行う。この補正の態様には各種考えられるが、本実施形態における補正部１２は、パルス幅値が２回連続して最小パルス幅未満となる場合に、２個のパルス幅値を加算したパルス幅値と値が「０」であるパルス幅値を出力する。
【０００９】
次に図２を参照し、本実施形態の動作を説明する。この例において、正の最小パルス幅値は図２（ａ）に示すように「３」である。信号値に対応したパルス幅値が「３」以上である場合には、そのようなパルス幅を持ったＰＷＭパルスＰは出力バッファ３０を介して有効に負荷４０に伝達されるので、パルス幅値の補正は行われない（図２（ｂ）〜（ｄ）参照）。しかし、信号値に対応したパルス幅値が最小パルス幅値未満の例えば「２」である場合、理想的には図２（ｅ）に例示するようなＰＷＭパルスＰが出力バッファ３０から出力されるべきであるのに対し、実際には図２（ｅ）’に例示するように出力バッファ３０を介して伝達される過程においてＰＷＭパルスＰが消失する。そこで、このような不具合を未然に防ぐため、本実施形態では、補正部１２がパルス幅値の補正を行う。図２（ｅ）’’は、補正部１２によって補正されたパルス幅値列をパルス発生部１３に送った場合に出力バッファ３０から出力されるＰＷＭパルスＰの波形を例示している。この例では、変換部１１から出力されるパルス幅値列において連続して２回現れるパルス幅値「２」のうち後の「２」を「０」とし、その代わりに前のパルス幅値「２」を「２」だけ増加させて「４」としている。すなわち、この例では、出力バッファ３０からパルス幅値が「２」のＰＷＭパルスＰを２個出力させる代わりに、パルス幅値が「４」のＰＷＭパルスＰを１個出力させている。この場合、パルス幅値「４」のＰＷＭパルスＰが出力バッファ３０を介して負荷４０に伝達されるが、負荷４０はスピーカとローパスフィルタを含むため、負荷４０に実質的な駆動電圧は、仮に出力バッファ３０を介してパルス幅値「２」のＰＷＭパルスＰが２個伝達されたとした場合に得られるであろう駆動電圧と近似したものとなる。従って、負荷４０の駆動波形に歪みが生じるのを防止することができる。
【００１０】
以上、正のＰＷＭパルスＰを出力させる場合について説明したが、負のＰＷＭパルスＰを出力させる場合も同様である。例えば図２（ｆ）に示すように、負の最小パルス幅値が「３」であったとする。信号値に対応した負のＰＷＭパルスＰのパルス幅値が「３」以上である場合には、そのようなパルス幅を持ったＰＷＭパルスＰは出力バッファ３０を介して有効に負荷４０に伝達されるので、パルス幅値の補正は行われない（図２（ｇ）参照）。しかし、信号値に対応した負のＰＷＭパルスＰのパルス幅値が最小パルス幅値未満の例えば「２」である場合、理想的には図２（ｈ）に例示するようなＰＷＭパルスＰが出力バッファ３０から出力されるべきであるのに対し、実際には図２（ｈ）’に例示するように出力バッファ３０を介して伝達される過程においてＰＷＭパルスＰが消失する。そこで、このような不具合を未然に防ぐため、本実施形態では、補正部１２がパルス幅値の補正を行う。図２（ｈ）’’に示す例では、出力バッファ３０からパルス幅値が「２」の負のＰＷＭパルスＰを２個出力させる代わりに、パルス幅値が「４」の負のＰＷＭパルスＰを１個出力させている。
【００１１】
このように本実施形態によれば、信号値に対応したＰＷＭパルスＰのパルス幅が最小パルス幅未満である場合に、そのパルス幅のＰＷＭパルスＰを出力させず、その直前のサンプリング周期において出力させるＰＷＭパルスＰのパルス幅を、出力させないＰＷＭパルスＰのパルス幅だけ増加させる補正を行うので、負荷４０に与えられる駆動波形に歪が発生するのを防止することができる。
【００１２】
＜第２実施形態＞
図３はこの発明の第２実施形態であるＤ級増幅器の構成を示す回路図である。図３に示すように、このＤ級増幅器は、パルス幅変調回路５０と、プリドライバ６０と、出力バッファ７０とを有する。パルス幅変調回路５０は、一定のサンプリング周期毎に入力オーディオ信号の信号値を受け取り、この信号値によるパルス幅変調がなされた第１のＰＷＭパルスＰ１および第２のＰＷＭパルスＰ２を交互にプリドライバ６０に供給する。ここで、パルス幅変調回路５０が行うパルス幅変調において、入力オーディオ信号の信号値の変化に対する第１のＰＷＭパルスＰ１のパルス幅の変化と第２のＰＷＭパルスＰ２のパルス幅の変化は逆方向である。入力オーディオ信号の信号値が基準値Ｉ０からΔＩだけ増加した場合、例えば第１のＰＷＭパルスＰ１のパルス幅は基準値Ｉ０に対応した基準パルス幅Ｗ０から信号値の増加分ΔＩＮに比例した増加分ΔＷだけ増加してＷ０＋ΔＷとなり、第２のＰＷＭパルスＰ２のパルス幅は基準値Ｉ０に対応した基準パルス幅Ｗ０から信号値の増加分ΔＩＮに比例した減少分ΔＷだけ減少してＷ０−ΔＷとなる。プリドライバ６０は、第１のＰＷＭパルスＰ１および第２のＰＷＭパルスＰ２に基づいて出力バッファ７０を駆動する回路である。
【００１３】
出力バッファ７０は、Ｐチャネル電界効果トランジスタ７１および７３とＮチャネル電界効果トランジスタ７２および７４とにより構成されている。ここで、Ｐチャネル電界効果トランジスタ７１および７３のソースは電源ＶＤＤに、Ｎチャネル電界効果トタンジスタ７２および７４のソースは接地線に各々接続されている。また、Ｐチャネル電界効果トランジスタ７１のドレインおよびＮチャネル電界効果トタンジスタ７２のドレインは互いに接続され、その接続点がＤ級増幅器の出力端子ＯＵＴＰとなっており、Ｐチャネル電界効果トランジスタ７３のドレインおよびＮチャネル電界効果トランジスタ７４のドレインは互いに接続され、その接続点がＤ級増幅器の出力端子ＯＵＴＭとなっている。そして、出力端子ＯＵＴＰおよびＯＵＴＭの間には、例えばスピーカとローパスフィルタからなる負荷８０が介挿されている。
【００１４】
プリドライバ６０は、パルス幅変調回路５０から供給される第１のＰＷＭパルスＰ１がＨレベルである期間、Ｐチャネル電界効果トランジスタ７１およびＮチャネル電界効果トランジスタ７４をＯＮ状態とし、Ｐチャネル電界効果トランジスタ７３およびＮチャネル電界効果トランジスタ７２をＯＦＦ状態とする。これにより出力バッファ７０は、出力端子ＯＵＴＰ側を高電位、出力端子ＯＵＴＭ側を低電位とする第１の極性での負荷８０の駆動を行う。また、プリドライバ６０は、パルス幅変調回路５０から供給される第２のＰＷＭパルスＰ２がＨレベルである期間、Ｐチャネル電界効果トランジスタ７３およびＮチャネル電界効果トランジスタ７２をＯＮ状態とし、Ｐチャネル電界効果トランジスタ７１およびＮチャネル電界効果トランジスタ７４をＯＦＦ状態とする。これにより出力バッファ７０は、第１の極性とは逆極性での負荷駆動、すなわち、出力端子ＯＵＴＭ側を高電位、出力端子ＯＵＴＰ側を低電位とする第２の極性での負荷８０の駆動を行う。
【００１５】
本実施形態において、パルス幅変調回路５０は、変換部５１と、補正部５２と、パルス発生部５３とを有する。ここで、変換部５１は、入力オーディオ信号の信号値を予め記憶した変換テーブルに従って第１のＰＷＭパルスＰ１のパルス幅値と第２のＰＷＭパルスＰ２のパルス幅値に変換する回路である。変換部５１から出力される第１のＰＷＭパルスＰ１のパルス幅値の列および第２のＰＷＭパルスＰ２のパルス幅値の列は、補正部５２の処理を経て、パルス発生部５３に供給される。パルス発生部５３は、１サンプリング周期毎に第１のＰＷＭパルスＰ１のパルス幅値と第２のＰＷＭパルスＰ２のパルス幅値の組を受け取り、各々のパルス幅値に対応したパルス幅を持った第１のＰＷＭパルスＰ１と第２のＰＷＭパルスＰ２とを順次出力する。
【００１６】
本実施形態における補正部５２は、変換部５１から出力される第１のＰＷＭパルスＰ１のパルス幅値の列と第２のＰＷＭパルスＰ２のパルス幅値の列をそのままパルス発生部１３に送った場合に最小パルス幅未満のパルス幅のＰＷＭパルスＰ１またはＰ２をパルス発生部５３が発生するか否かを判断する。そして、例えば最小パルス幅未満のパルス幅のＰＷＭパルスＰ１が発生する場合、補正部５２は、そのような最小パルス幅未満のパルス幅のＰＷＭパルスＰ１を発生させず、その代わりに、当該最小パルス幅未満のパルス幅のＰＷＭパルスＰ１を発生させることにより実現しようとする負荷８０の駆動と近似した駆動が行われるように、パルス発生部５３に供給するパルス幅値の補正を行う。具体的には、補正部５２は、発生させないＰＷＭパルスＰ１のパルス幅の分だけ、最小パルス幅未満でないＰＷＭパルスＰ２のパルス幅を減少させるパルス幅値列の補正を行う。一方、変換部５１が出力したパルス幅値列通りのパルス幅のＰＷＭパルスＰ１およびＰ２を発生させると、あるサンプリング周期において最小パルス幅未満のパルス幅のＰＷＭパルスＰ２が発生する場合には、補正部５２は、そのサンプリング周期では、そのような最小パルス幅未満のパルス幅のＰＷＭパルスＰ２を発生させず、その代わりに、発生させないＰＷＭパルスＰ２のパルス幅の分だけ、最小パルス幅未満でないＰＷＭパルスＰ１のパルス幅を減少させるパルス幅値列の補正を行う。
【００１７】
次に図４を参照し、本実施形態の動作を説明する。この例において、ＰＷＭパルスＰ１およびＰ２の最小パルス幅値は「３」である。なお、この例では、図４が煩雑になるのを防止するため、上述した基準値Ｉ０に対応したパルス幅Ｗ０のパルス幅値を「５」とし、このパルス幅Ｗ０の１／５をパルス幅制御の分解能としているが、実際にはこれよりも格段と細かい分解能でパルス幅の制御は行われる。図４（１ａ）、（１ｂ）および（１ｃ）では、信号値に対応したＰＷＭパルスＰ１およびＰ２のパルス幅値はいずれも「５」である。この場合、両パルス幅値が最小パルス幅値「３」以上であるので、補正部５２による補正は行われず、図４（１ａ）および（１ｂ）に示すように、変換部５１が出力したパルス幅値「５」のパルス幅のＰＷＭパルスＰ１およびＰ２が発生され、これらが出力バッファ７０を介して負荷８０に有効に伝達される。この結果、図４（１ｃ）に示すように、負荷８０に与えられる駆動電圧ＯＵＴＰ−ＯＵＴＭの波形には、ＰＷＭパルスＰ１に対応した正のパルスとＰＷＭパルスＰ２に対応した負のパルスが現れる。これらの正負のパルスは、いずれもパルス幅値「５」に対応したパルス幅を有しているため、１サンプリング周期を通じての駆動電圧ＯＵＴＰ−ＯＵＴＭの平均値は「５」−「５」＝「０」に対応したものとなる。
【００１８】
図４（２ａ）、（２ｂ）および（２ｃ）では、信号値に対応したＰＷＭパルスＰ１のパルス幅値は「３」、ＰＷＭパルスＰ２のパルス幅値は「７」である。この場合も、両パルス幅値が最小パルス幅値「３」以上であるので、補正部５２による補正は行われず、図４（２ａ）および（２ｂ）に示すように、変換部５１が出力したパルス幅値通りのパルス幅のＰＷＭパルスＰ１およびＰ２が発生され、出力バッファ７０を介して負荷８０に有効に伝達される。この結果、図４（２ｃ）に示すように、負荷８０に与えられる駆動電圧ＯＵＴＰ−ＯＵＴＭの波形には、ＰＷＭパルスＰ１に対応した正のパルスとＰＷＭパルスＰ２に対応した負のパルスが現れる。ここで、正のパルスはパルス幅値「３」に対応したパルス幅を有し、負のパルスはパルス幅値「７」に対応したパルス幅を有しているため、１サンプリング周期を通じての駆動電圧ＯＵＴＰ−ＯＵＴＭの平均値は「３」−「７」＝「−４」に対応したものとなる。
【００１９】
図４（３ａ）、（３ｂ）および（３ｃ）では、信号値に対応したＰＷＭパルスＰ１のパルス幅値は「２」、ＰＷＭパルスＰ２のパルス幅値は「８」である。この場合、ＰＷＭパルスＰ１のパルス幅値「２」が最小パルス幅値「３」未満であるので、補正部５２による補正が行われることとなる。仮に、この補正が行われず、図４（３ａ）および（３ｂ）に示すように、変換部５１が出力したパルス幅値通りのパルス幅のＰＷＭパルスＰ１およびＰ２が発生されたとすると、パルス幅値「２」のＰＷＭパルスＰ１は出力バッファ７０を介して負荷８０に有効に伝達されない。この結果、図４（３ｃ）に示すように、負荷８０に与えられる駆動電圧ＯＵＴＰ−ＯＵＴＭの波形には、ＰＷＭパルスＰ２に対応した負のパルスは現れるが、ＰＷＭパルスＰ１に対応した正のパルスは現れない。仮に、パルス幅値「２」のＰＷＭパルスＰ１とパルス幅値「８」のＰＷＭパルスＰ２の両方が出力バッファ７０を介して負荷８０に有効に伝達されたとすると、負荷８０に与えられる駆動電圧ＯＵＴＰ−ＯＵＴＭの波形には、パルス幅値「２」に対応したパルス幅の正のパルスと、パルス幅値「８」に対応したパルス幅の負のパルスが現れ、１サンプリング周期を通じての駆動電圧ＯＵＴＰ−ＯＵＴＭの平均値は「２」−「８」＝「−６」に対応したものとなるはずである。しかしながら、パルス幅値「２」のＰＷＭパルスＰ１は負荷８０に有効に伝達されないため、１サンプリング周期を通じての駆動電圧ＯＵＴＰ−ＯＵＴＭの平均値は「０」−「８」＝「−８」に対応したものとなる。このため、何ら策を講じないと、駆動電圧ＯＵＴＰ−ＯＵＴＭの波形に歪みが生じる。
【００２０】
しかしながら、本実施形態では、信号値に対応したＰＷＭパルスＰ１のパルス幅値またはＰＷＭパルスＰ２のパルス幅値が最小パルス幅値未満である場合には、補正部５２による補正が行われる。例えば図４（３ａ）および（３ｂ）に示すように、信号値に対応したＰＷＭパルスＰ１のパルス幅値が「２」、ＰＷＭパルスＰ２のパルス幅値が「８」である場合、補正部５２は、ＰＷＭパルスＰ１のパルス幅値を「０」とし、ＰＷＭパルスＰ２のパルス幅値を「８」−「２」＝「６」とする。そして、パルス発生部５３は、この補正部５２による補正を経たパルス幅値に従い、図４（３ａ）’および（３ｂ）’に示すように、ＰＷＭパルスＰ１は出力せず、パルス幅値「６」のＰＷＭパルスＰ２のみを出力する。そして、パルス幅値「６」のＰＷＭパルスＰ２のみが出力バッファ７０を介して負荷８０に有効に伝達される。この結果、負荷８０に与えられる駆動電圧ＯＵＴＰ−ＯＵＴＭの波形には、パルス幅値「６」に対応したパルス幅の負のパルスが現れ、１サンプリング周期を通じての駆動電圧ＯＵＴＰ−ＯＵＴＭの平均値は「０」−「６」＝「−６」に対応したものとなる。これは、仮に補正前のパルス幅値「２」のＰＷＭパルスＰ１とパルス幅値「８」のＰＷＭパルスＰ２の両方が出力バッファ７０を介して負荷８０に有効に伝達されたとした場合に得られるであろう駆動電圧ＯＵＴＰ−ＯＵＴＭの平均値と同じ値である。従って、駆動電圧ＯＵＴＰ−ＯＵＴＭの波形に歪みは発生しない。
【００２１】
以上のように、本実施形態においても、補正部５２が行うパルス幅値の補正により、負荷８０に与えられる駆動波形に歪が発生するのを防止することができる。
【００２２】
以上、この発明の第１および第２実施形態について説明したが、この発明にはこれ以外にも他の実施形態が考えられる。例えば次の通りである。
【００２３】
（１）上記第１実施形態では、変換部１１が出力したパルス幅値列が最小パルス幅値を含む場合に補正部１２がパルス幅値列の補正を行ったが、パルス幅値への変換前の段階でこの操作を行ってもよい。例えば、最小パルス幅未満のパルス幅値に変換される信号値が続く区間では、信号値を２倍にするとともに１個おきに信号値を０としてもよい。この態様においても上記第１実施形態と同様な効果が得られる。
【００２４】
（２）上記第１実施形態において、連続した２個のＰＷＭパルスのパルス幅の目標値の一方が最小パルス幅未満となり、他方が最小パルス幅以上となる場合に、目標値通りのパルス幅の２個のＰＷＭパルスを出力する代わりに、２個のＰＷＭパルスのパルス幅の目標値を加算したパルス幅の１個のＰＷＭパルスを出力するようにパルス幅変調回路１０を構成してもよい。より具体的には、連続した２個のＰＷＭパルスのパルス幅の目標値の一方が最小パルス幅未満となり、他方が最小パルス幅以上となる場合に、パルス幅変調回路１０は、最小パルス幅未満の目標値通りのパルス幅のＰＷＭパルスを出力せず、最小パルス幅以上の目標値通りのパルス幅のＰＷＭパルスの代わりに、最小パルス幅以上のパルス幅の目標値に最小パルス幅未満のパルス幅の目標値を加算したパルス幅のＰＷＭパルスを出力するのである。具体例を挙げて説明すると、最小パルス幅のパルス幅値が「３」である場合において、図１の変換部１１が、連続した２個のＰＷＭパルスのパルス幅値として「２」および「３」を出力した場合、補正部１２は、最小パルス幅未満であるパルス幅値「２」を「０」に補正し、その代わりに最小パルス幅以上であるパルス幅値「３」を「５」に補正して出力するのである。この態様を採用することにより、負荷の駆動波形の歪みをさらに低減することができる。
【００２５】
（３）上記第１および第２実施形態では、入力信号の信号値をパルス幅値に変換し、この変換後のパルス幅値を補正するという２段階の手順により、「０」以外に最小パルス幅値未満のパルス幅値を含まないパルス幅値列を生成した。しかし、このような２段階の手順を踏むのではなく、入力信号の信号値から補正後のパルス幅値へ直接変換するような変換テーブルを変換部１１または５１に記憶させ、補正部１２または５２を省略してもよい。例えば上記第２実施形態では、信号値をＰＷＭパルスＰ１のパルス幅値とＰＷＭパルスＰ２のパルス幅値の組に対応付ける変換テーブルを設け、前掲図４（３ａ）（３ｂ）（３ｃ）および（３ａ）’（３ｂ）’（３ｃ）’に示すような状況では、これらの状況において想定しているものと同じ信号値に対応付けるＰＷＭパルスＰ１およびＰ２のパルス幅値として、「２」と「８」ではなく、「０」と「６」を変換テーブルにおいて定義しておくのである。このようにすることで、補正部５２を省略することができる。すなわち、この発明において、「パルス幅が補正されたＰＷＭパルス列を出力する」とは、信号値からパルス幅値を発生し、その後処理としてパルス幅値を補正することのみならず、このような補正という特別な後処理を行うことなく、所期の補正のなされた状態のパルス幅のＰＷＭパルスを信号値から直接発生することをも含む広義の概念として解釈されるべきである。
【図面の簡単な説明】
【００２６】
【図１】この発明の第１実施形態であるＤ級増幅器の構成を示す回路図である。
【図２】同実施形態の動作を示す波形図である。
【図３】この発明の第２実施形態であるＤ級増幅器の構成を示す回路図である。
【図４】同実施形態の動作を示す波形図である。
【符号の説明】
【００２７】
１０，５０……パルス幅変調回路、２０，６０……プリドライバ、３０，７０……出力バッファ、４０，８０……負荷、１１，５１……変換部、１２，５２……補正部、１３，５３……パルス発生部、３１，７１，７３……Ｐチャネル電界効果トランジスタ、３２，７２，７４……Ｎチャネル電界効果トランジスタ。
【図１】
2010063047.tif 000003
【図２】
2010063047.tif 000004
【図３】
2010063047.tif 000005
【図４】
2010063047.tif 000006