(57)【要約】【課題】本発明により、誘導結合プラズマ源を使用する基板の周期的エッチングおよび付着の間のノッチングを防ぐ方法が提供される。【解決手段】本方法により、誘導結合プラズマ源は、基板上の電荷蓄積を防ぐためにパルスを発生させられる。誘導結合プラズマ源のオフ状態は、電荷の流出が発生することができるのに十分な長さとなるが、低デューティ周期によりエッチング率が低くなる程長くならないように選択される。パルス発生は、絶縁層が露出されるように基板がエッチングされている時にのみ発生するように制御されてもよい。バイアス電圧を絶縁層に印加してもよく、バイアス電圧は、誘導結合プラズマ源のパルス発生と同位相であるいは位相を異にしてパルスを発生させられてもよい。【選択図】なし【特許請求の範囲】
【請求項１】
基板に、ノッチの無い形状特質部を異方性的にエッチングする方法であって、
上記基板をプラズマ・チャンバ内において交互に周期的に処理するステップであって、上記交互の周期的処理はエッチング工程および付着工程を有する該ステップ、
上記交互の周期的処理のエッチング工程の間に、上記基板へのＲＦ周波数直流バイアス電圧にパルスを発生させるステップ、
上記交互の周期的処理のエッチング工程の間に、誘導結合プラズマ源にパルスを発生させるステップ、
を含み、
上記誘導結合プラズマ源のパルスは、数マイクロ秒から数ミリ秒のパルス幅を有し、上記誘導結合プラズマ源のパルスは、数マイクロ秒から数ミリ秒のオフ時間を有し、上記誘導結合プラズマ源のパルスは、５〜５０％の範囲内のデューティ周期を有し、上記誘導結合プラズマ源は、基板がエッチングされ絶縁層が露出している時にパルスを発生させられ、それにより、基板と絶縁層との接合におけるノッチングを減少させるあるいは排除する、上記方法。
【請求項２】
周期的付着／エッチング処理の一部として、絶縁層上に提供されたシリコン基板に、ノッチの無い形状特質部をエッチングする方法であって、
誘導結合プラズマ源からの誘導結合プラズマを使用して、上記基板をエッチングするステップ、
上記絶縁層が露出されている時にのみ上記エッチングの間に上記誘導結合プラズマ源にパルスを発生させるステップであって、上記有パルス誘導結合プラズマ源のオン状態のパルス幅は、数マイクロ秒から数ミリ秒であり、上記誘導結合プラズマ源のパルスは、数マイクロ秒から数ミリ秒のオフ時間を有し、上記誘導結合プラズマ源のパルスは、５〜５０％の範囲内のデューティ周期を有する、該ステップ、及び
上記周期的付着／エッチング処理のエッチング工程の間に、上記基板へのＲＦ周波数直流バイアス電圧にパルスを発生させ、それにより、基板と絶縁層との接合におけるノッチングを減少させるあるいは排除するステップ、
を含む、上記方法。
【請求項３】
上記バイアス電圧は、上記誘導結合プラズマ源の上記パルス発生と同位相でパルスを発生させられる、請求項２に記載の方法。
【請求項４】
上記バイアス電圧は、上記誘導結合プラズマ源の上記パルス発生と位相を異にしてパルスを発生させられる、請求項２に記載の方法。
【請求項５】
基板上に、ノッチの無い構造を構築する方法であって、
付着工程とエッチング工程を交互に実行するステップであって、絶縁層が露出されている時にのみ上記エッチング工程の間に誘導結合プラズマ源にパルスを発生させ、上記有パルス誘導結合プラズマ源のオン状態のパルス幅は、数マイクロ秒から数ミリ秒であり、上記誘導結合プラズマ源のパルスは、数マイクロ秒から数ミリ秒のオフ時間を有し、上記誘導結合プラズマ源のパルスは、５〜５０％の範囲内のデューティ周期を有し、こうしてノッチングを防ぐ該ステップ、及び
上記エッチング工程の間に、上記基板へのＲＦ周波数直流バイアス電圧にパルスを発生させ、それにより、基板と絶縁層との接合におけるノッチングを減少させるあるいは排除するステップ、
を含む、上記方法。
【請求項６】
上記バイアス電圧は、上記誘導結合プラズマ源の上記パルス発生と同位相でパルスを発生させられる、請求項５に記載の方法。
【請求項７】
上記バイアス電圧は、上記誘導結合プラズマ源の上記パルス発生と位相を異にしてパルスを発生させられる、請求項５に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連する出願への相互参照）
本出願は、所有者同一の、２００２年７月２４日出願、米国仮特許出願第６０／３９８，３４７号、題名：“交互の付着およびエッチングおよび有パルスＩＣＰを使用する高縦横比ＳＯＩ構造のノッチ無しエッチング”、からの優先権を主張し、この出願に関連するものである。この仮特許出願は参照によりここに取り入れられる。
【０００２】
（発明の分野）
本発明は一般に、シリコンを基とする超小型電子機械システムの製造に関する。特に本発明は、有パルス誘導結合プラズマ（ＩＣＰ）源を用いる交互の付着およびエッチング工程を使用する高縦横比シリコン構造の製造に関する。
【背景技術】
【０００３】
（発明の背景）
シリコンにおける高縦横比形状特質部の製造は、超小型電子機械システム（ＭＥＭＳ）素子の製造において広く使用されている。このような形状特質部はしばしばシリコン・ウェハを完全に貫いて拡張し、シリコン基板内に５００μｍを超えてエッチングする必要があることがある。たとえ“浅い”形状特質部であっても、形状特質部の幅が１μｍ程の小ささで３０μｍまでのエッチングの深さを必要とし、３０対１を超える縦横比（深さ対幅）を有する構造の画定を必要とする。経済的に実現可能な製造性を保証するために、これらの処理は、合理的なスループットを維持するよう高エッチング率において実行されなければならない。
【０００４】
従来の単一工程のプラズマエッチング処理は、これらの必要性を同時に満足させることができず、従って、交互の付着／エッチング処理が開発された。例えば、米国特許第４，９８５，１１４号明細書および第５，５０１，８９３号明細書に開示される処理は、高密度プラズマ源、通常は誘導結合プラズマ（ＩＣＰ）を、無線周波数（ＲＦ）によってバイアスされた基板電極と共に使用する。六フッ化硫黄（ＳＦ6）がエッチング・ガスとして使用され、ＣＣｌ4（第４，９８５，１１４号）あるいはＣ4Ｆ8（第５，５０１，８９３号）のようなガスが付着ガスとして使用される。処理は、これらの２つのガスの間で数秒の間隔を置いて交互に実行され、シリコン・エッチング率は毎分５μｍより高くなり、高縦横比となり、シリコン基板内への深いエッチングとなる。電子サイクロトロン共鳴（ＥＣＲ）あるいはヘリコン波のような他の高密度プラズマ源を使用することができることに留意されたい。
【０００５】
一定のＭＥＭＳ素子は、シリコン基板が、二酸化シリコン（ＳｉＯ2）層のような埋込み絶縁層までエッチングされることを必要とし、埋込み絶縁層はエッチング止めとして機能する。この構造は、絶縁体上シリコン（ＳＯＩ）構造として知られ、これは、最終素子の機能性のために要求される。このような構造が、特許第‘１１４号あるいは第‘８９３号に開示されるような方法を使用してエッチングされる場合、“ノッチング”が起こる。このことは既によく文書化されている現象への一般的な総称である。ノッチングは、シリコン／絶縁体境界面において局所的な、シリコンの著しい下部の切り取りとして現れる。ノッチングはエッチングの間の電荷効果によって引き起こされることが、一般に理解されている。このような効果は、大量エッチングの間には存在しない。シリコン基板は、基板内の電流がどんな電荷分離も防止することを保証するのに十分な程導電性であるからである。エッチングが境界面に到達すると、絶縁体が露出され、導電電流経路が遮断され、そのことにより電荷分離が起こる。プラズマにおけるイオンおよび電子の異なる角度の分散のために、イオン（＋ｖｅ電荷）は形状特質部の底に蓄積する傾向があり、電子（−ｖｅ電荷）は上部に蓄積する傾向がある。その結果としての電界は、到着するイオンの軌道を形状特質部の側壁内に曲げるのに十分なほど強く、そこで横方向のエッチング（ノッチング）が起こる。“高度プラズマ処理技術のハンドブック”(Handbook of Advanced Plasma Processing Techniques)、ＲＪ  シュル(Shul)・アンド・ＳＪ  パートン(Pearton)版、スプリンガー(Springer)  ２０００、における、ＫＰ  ジアピス(Giapis)、“プラズマ処理の基礎−誘導電荷および損害”(Fundamentals of Plasma Process-Induced Charging and Damage)、を参照されたい。
【０００６】
ノッチング効果は、高密度プラズマにおいてより顕著である。イオン密度、従ってイオンによる電荷効果がより大きいからである。効果は、従来の反応性イオンエッチング（ＲＩＥ）におけるような、低密度プラズマの使用によって減少させることができる。低密度プラズマは、絶縁体が露出された後にのみ使用される。ドノヒュー(Donohue)、その他による、米国特許第６，０７１，８２２号明細書を参照されたい。このような方法の最大の欠点は達成できるエッチング率が低いことであり、このことは、多様な深さの形状特質部をエッチングしなければならない場合には重大な欠点である。縦横比依存エッチング（ＡＲＤＥ）により異なる深さにエッチングすることは、多様な大きさの形状特質部を有する素子をエッチングするのに必要な結果である。
【０００７】
交互の付着／エッチング処理と共に低周波数基板バイアスを使用することは、ノッチング現象への解決策として記述されてきた。ホプキンス(Hopkins)、その他による、米国特許第６，１８７，６８５号明細書を参照されたい。同発明者はまた、ノッチングを減少させる他の方法として、高密度エッチング処理と共に有パルスＲＦバイアスを使用することを記述している。ホプキンスは高密度源（ＩＣＰ）にパルスを発生させることを記述しているが、このことはノッチングを排除することにおいては効果が無いと結論付け、従って、可能性のある解決策としてはこの方法を開示していない。
【０００８】
サーバス(Savas)による米国特許第５，９８３，８２８号、第６，２５３，７０４号および第６，３９５，６４１号明細書は、表面電荷およびそれに続くノッチングを緩和するために有パルスＩＣＰを使用することを開示している。より具体的には、特許第５，９８３，８２８号において、サーバスは、ノッチングを排除するために有パルスＩＣＰを開示しているが、ＩＣＰ動作電力を５ｋＷより大きいものに限定している。特許第６，２５３，７０４号および第６，３９５，６４１号明細書において、サーバスは、有パルスＲＦバイアス電力と共に有パルスＩＣＰを開示している。しかし、サーバスによる有パルスＩＣＰのどの開示も、交互の付着およびエッチング工程から成る多工程処理のためノッチングを排除するために、有パルスＩＣＰを使用することを記述あるいは提案していない。
【発明の概要】
【課題を解決するための手段】
【０００９】
（発明の概要）
本発明の好ましい実施形態は、基板において実質的にノッチの無い形状特質部を異方性的にエッチングするための方法に関する。本方法により、基板は、プラズマ・チャンバ内において交互の周期的処理を受ける。交互の周期的処理は、エッチング工程および付着工程を含む。誘導結合プラズマ源は、交互の周期的処理のエッチング工程の間にパルスを発生させられる。最も好ましいのは、誘導結合プラズマ源は、基板がエッチングされ絶縁層が露出している時にパルスを発生させられ、誘導結合プラズマ源は、基板がエッチングされ絶縁層が露出していない時にはパルスを発生させられないことである。バイアス電圧が基板に印加される。バイアス電圧にもまた、パルスを発生させてもよい。パルス発生は、誘導結合プラズマ源のパルス発生と同位相であるいは位相を異にして行われてもよい。バイアス電圧は、ＲＦ周波数におけるものあるいは直流であってもよい。
【００１０】
本発明の他の実施形態は、周期的付着／エッチング処理の間に、絶縁層上に提供されたシリコン基板において形状特質部をエッチングする方法に関する。本方法は、誘導結合プラズマ源にパルスを発生させながら、誘導結合プラズマ源からの誘導結合プラズマを使用して基板をエッチングすることを含む。有パルス誘導結合プラズマ源のオン状態のパルス幅は、電荷蓄積が安定状態に到達しないように選択される。通常この条件は、有パルス誘導結合プラズマ源のオン状態のパルス幅が数ミリ秒より短い場合に満足させられる。
【発明の効果】
【００１１】
上記の本発明の実施形態は、基板と絶縁体との接合におけるノッチングを減少させるあるいは排除することによって、従来技術を改良するものである。このことは、発生するノッチングにより構造が基板から外れる可能性のある高縦横比ＳＯＩ構造を構築する場合に特に利点がある。さらに、パルス発生の幅は、基板をエッチングするために要求される製造時間があまり長くならないように選択される。従って、本発明は従来技術にかなりの改良を加えるものである。
【図面の簡単な説明】
【００１２】
【図１】基板および従来技術の方法によるエッチングおよび付着の間に起こる可能性のあるノッチングを示す図である。
【図２】本発明の実施形態による有パルス誘導結合プラズマ源を使用してエッチングされた図１に示されるのと同一の形状特質部を示す図である。
【図３】本発明の好ましい実施形態によりエッチングされた基板を示す図である。
【図４】本発明の好ましい実施形態による基板をエッチングする方法の流れ図である。
【発明を実施するための形態】
【００１３】
（発明の詳細な説明）
本発明の好ましい実施形態は、ＳＯＩ構造をエッチングしている時に観察されるノッチングを減少させる、あるいは排除するための方法および装置に関する。このことは、交互の付着／エッチング処理を、オンとオフ状態の間でパルスを発生させられたＩＣＰ源と共に使用することによって達成されることが望ましい。
【００１４】
図１を参照すると、ＩＣＰ源にパルスを発生させることなく、絶縁層８上に付着された基板４においてエッチングされた形状特質部２が示されている。形状特質部２は、（他のより小さい構造をエッチングするのに十分な）約２分のオーバ・エッチングを使用する特許第‘８９３号の処理を使用してＳＯＩ構造をエッチングした結果である。このような処理においては、基板４と絶縁層８の接合においてノッチ６が形成される。シリコン−絶縁体境界面におけるノッチ６は顕著であり、シリコン内に３μｍまで拡張する。また、ノッチ６は基板４からエッチングされた形状特質部２の下部を切り取っていることが見られる。構築されるべき形状特質部の大きさが小さくなるので、ノッチ６によって引き起こされた下部の切り取りは、構築されている形状特質部にひどく損害を与えるかもしれない。より具体的には、４μｍまでの幅を有する形状特質部は、激しく下部を切り取られ、多くはもはや基板に付着していないかもしれない。従って、極端な場合には、基板４のノッチング６は、基板４から構築されている素子の故障となるかもしれない。（例えば、特許第‘１１４号に記述されるような）高密度源を使用する他の付着／エッチング処理も同様の結果を示すことを理解されたい。
【００１５】
図１に示されるノッチングを最少にするあるいは防止するために、本発明の好ましい実施形態は、誘導結合プラズマ源にパルスを発生させる。ＩＣＰ源は、付着／エッチング処理のエッチング周期の間に優先的にパルスを発生させられる。なぜなら、この時に主にノッチングが発生するからである。しかし、ＩＣＰはまた、付着およびエッチング周期の双方を通してパルスを発生させることができる。ＩＣＰオン状態のパルス幅は、電荷蓄積が安定状態に到達しない、あるいは短い時間期間のみ安定状態にある程十分に短くなければならず、数マイクロ秒から数ミリ秒のオーダである。ＩＣＰオフ状態は、電荷流出が起こり得るのに十分な程長くなければならないが、低デューティ周期(duty cycle)によりエッチング率が低くなる程長くてはいけない。オフ時間もまた、数マイクロ秒から数ミリ秒のオーダでなければならない。パルス・デューティ周期は、５−５０％の範囲内でなければならない。
【００１６】
図１に示される構造が、ＩＣＰがエッチング周期の間にパルスを発生させられる（２００μｓオン、２００μｓオフ、５０％のデューティ周期）ことを除き、同一の処理条件を使用してエッチングされる場合、シリコン−絶縁体境界面における下部の切り取りは劇的に減少する。このことは、図２に示される断面図に示されている。有パルスＩＣＰ源を使用して図２の基板４においてエッチングされた形状特質部１０は、基板４と絶縁層８との間の接合領域における大幅に減少されたノッチを有する。ノッチングにおけるこの減少はまた、狭いあるいは深い形状特質部が、構築されている素子が故障する程度まで下部を切り取られる危険性を劇的に減少させる。図２の形状特質部１０を作成するのに使用される方法は、単一工程あるいは多工程処理として実現することができる。単一工程実現において、有パルスＩＣＰは全処理の間使用される。多工程実現において、第１の工程は、要求されるエッチング・プロファイルおよびエッチング率をもたらす任意の適当な処理であってもよいが、下にある絶縁体が露出される前に終了する。ＩＣＰは、絶縁体薄膜が露出されている期間のみパルスを発生させられればよい。この期間が、電荷減少およびノッチ減少からの最大の利益が期待される時だからである。エッチングは、シリコン／絶縁体境界面におけるノッチングを避けるために、有パルスＩＣＰ“仕上げ”エッチングを使用して完了する。
【００１７】
特に好ましい実施形態により、基板バイアスは、エッチング周期の間連続的に“オン”に維持することができ、あるいは、パルスを発生させることもできる。バイアス電圧のこのパルス発生は、ＩＣＰパルスと同位相である（つまり、バイアス電圧はＩＣＰがオンの時にパルスを発生させられる）、あるいはＩＣＰと位相を異にする（つまり、バイアス電圧はＩＣＰがオフの時にパルスを発生させられる）ことができる。後記の方法において、ＩＣＰ電力がオフにされた後に一時的に存在するイオン−イオン・プラズマが使用される。基板バイアスのパルス発生は、１３．５６ＭＨｚの好ましい周波数におけるものであることができる。あるいは、より高い周波数（例えば、２７、４０、６０、あるいは１００ＭＨｚ）、あるいはより低い周波数（例えば、５０−５００ｋＨｚ）におけるもの、あるいは直流であってもよい。
【００１８】
図３は、狭いあるいは深い形状特質部２０の構築と関連して、ＩＣＰにパルスを発生させることによって得られた結果を示している。狭い形状特質部２０は、相対的に広くエッチングされた領域２４に囲まれた、３μｍまでの幅を有する。狭い形状特質部２０は、基板と絶縁体２２との接合における先にノッチされた領域２６において僅かに下部を切り取られあるいは切り取られずにエッチングされている。
【００１９】
ここで図４を参照すると、本発明の実施形態による基板上に形状特質部を構築する周期的方法が示されている。方法は、ブロック３０において基板上で付着処理を実行することから開始する。方法はそれからブロック３４に進み、ここでエッチング処理が基板上で実行される。エッチング工程３４が実行されている間、エッチングの間に使用されるＩＣＰ源にパルスが発生させられる（３６）。上記のように、ＩＣＰ源のパルス発生は、シリコン−絶縁体接合において発生するノッチングを最少にあるいは排除する。加えて、基板バイアス電圧は、さらにどんなノッチングも減少させるために、エッチング工程３４の間にブロック３２においてパルスを発生させられる。エッチングが実行されると方法はブロック３８に進み、ここでバイアス電圧および誘導結合プラズマ源のパルス発生が中止される。方法はそれからブロック３０に戻り、ここで別の付着処理が実行される。処理はそれから、エッチングおよび付着が終了するまで繰り返される。
【００２０】
ここに示され説明された本発明の特定の実施形態は単に例示であることが、理解されるであろう。多くの変形、変更、代替および同等物が、本発明の本質および範囲から逸脱することなく、この分野の技術者にはここで考えつくであろう。従って、ここに説明され付随する図面に示された全ての内容は単に例示として見なされ、限定的な意味ではなく、本発明の範囲は添付の特許請求の範囲によってのみ決定されるよう意図される。
【００２１】
本発明に関して、更に以下の内容を開示する。
（１）基板に形状特質部を異方性的にエッチングする方法であって、
上記基板をプラズマ・チャンバ内において交互に周期的に処理するステップであって、上記交互の周期的処理はエッチング工程および付着工程を有する該ステップ、
上記交互の周期的処理の上記エッチング工程の間、誘導結合プラズマ源にパルスを発生させるステップ、
を含む、上記方法。
（２）さらに、上記基板にバイアス電圧を印加するステップを含む、（１）に記載の方法。
（３）さらに、上記バイアス電圧にパルスを発生させるステップを含む、（２）に記載の方法。
（４）周期的付着／エッチング処理の一部として、絶縁層上に提供されたシリコン基板に形状特質部をエッチングする方法であって、誘導結合プラズマ源からの誘導結合プラズマを使用して、上記誘導結合プラズマ源にパルスを発生させながら上記基板をエッチングすることを含む、上記方法。
（５）さらに、上記基板にバイアス電圧を印加するステップを含む、（４）に記載の方法。
（６）さらに、上記基板に印加された上記バイアス電圧にパルスを発生させるステップを含む、（５）に記載の方法。
（７）上記バイアス電圧は、上記誘導結合プラズマ源の上記パルス発生と同位相でパルスを発生させられる、（６）に記載の方法。
（８）上記バイアス電圧は、上記誘導結合プラズマ源の上記パルス発生と位相を異にしてパルスを発生させられる、（６）に記載の方法。
（９）上記バイアス電圧はＲＦ周波数における電圧である、（６）に記載の方法。
（１０）上記バイアス電圧は、有パルス直流である、（６）に記載の方法。
（１１）上記基板をエッチングする上記ステップはさらに、上記絶縁層が露出されている時にのみ上記誘導結合プラズマ源にパルスを発生させることを含む、（４）に記載の方法。
（１２）上記有パルス誘導結合プラズマ源のオン状態のパルス幅は、電荷蓄積が安定状態に到達しないように選択される、（４）に記載の方法。
（１３）上記有パルス誘導結合プラズマ源のオン状態のパルス幅は、数ミリ秒より短い、（４）に記載の方法。
（１４）基板上に構造を構築する方法であって、付着工程とエッチング工程を交互に実行することを含み、誘導結合プラズマ源は、ノッチングを防ぐために上記エッチング工程の間パルスを発生させられる、上記方法。
（１５）さらに、上記基板にバイアス電圧を印加するステップを含む、（１４）に記載の方法。
（１６）さらに、上記バイアス電圧にパルスを発生させることを含む、（１４）に記載の方法。
（１７）上記バイアス電圧は、上記誘導結合プラズマ源の上記パルス発生と同位相でパルスを発生させられる、（１６）に記載の方法。
（１８）上記バイアス電圧は、上記誘導結合プラズマ源の上記パルス発生と位相を異にしてパルスを発生させられる、（１６）に記載の方法。
（１９）上記誘導結合プラズマ源にパルスを発生させる上記ステップはさらに、上記エッチング工程が絶縁層を露出する時に上記誘導結合プラズマ源にパルスを発生させることを含む、（１５）に記載の方法。
（２０）上記有パルス誘導結合プラズマ源のオン状態のパルス幅は、上記基板上の電荷蓄積が安定状態に到達しないように選択される、（１５）に記載の方法。
（２１）本発明により、誘導結合プラズマ源を使用する基板の周期的エッチングおよび付着の間のノッチングを防ぐ方法が提供される。本方法により、誘導結合プラズマ源は、基板上の電荷蓄積を防ぐためにパルスを発生させられる。誘導結合プラズマ源のオフ状態は、電荷の流出が発生することができるのに十分な長さとなるが、低デューティ周期によりエッチング率が低くなる程長くならないように選択される。パルス発生は、絶縁層が露出されるように基板がエッチングされている時にのみ発生するように制御されてもよい。バイアス電圧を絶縁層に印加してもよく、バイアス電圧は、誘導結合プラズマ源のパルス発生と同位相であるいは位相を異にしてパルスを発生させられてもよい。
【図１】
2010206219.tif 000002
【図２】
2010206219.tif 000003
【図３】
2010206219.tif 000004
【図４】
2010206219.tif 000005