(57)【要約】【課題】他方の発光素子を本来よりも高い輝度となるように発光させる表示素子を提供する。【解決手段】  第１発光素子と第２発光素子とから構成され、各発光素子は電流駆動型の発光部、及び、駆動回路を備えており、駆動回路は、駆動トランジスタ、書込みトランジスタ、及び、一対の電極を備えた容量部を備えており、駆動トランジスタにおいては、一方のソース／ドレイン領域は、電源部に接続されており、他方のソース／ドレイン領域は、発光部の一端に接続されており、且つ、容量部の一方の電極に接続されており、第２ノードを構成し、各発光部の他端は共通の給電線に接続されており、第１発光素子を構成する駆動回路を第１駆動回路と表し、第２発光素子を構成する駆動回路を第２駆動回路と表すとき、いずれか一方の発光素子の発光部が短絡している場合に他方の発光素子の第２ノードと給電線との間の容量を増加させるための容量増加手段を備えている。【選択図】  図１
2010097041.tif 000002
【特許請求の範囲】
【請求項１】
第１発光素子と第２発光素子とから構成されており、
各発光素子は、電流駆動型の発光部、及び、駆動回路を備えており、
各発光素子を構成する駆動回路は、
（Ａ）駆動トランジスタ、
（Ｂ）書込みトランジスタ、及び、
（Ｃ）一対の電極を備えた容量部、
を備えており、
駆動トランジスタにおいては、
（Ａ−１）ゲート電極は、書込みトランジスタの他方のソース／ドレイン領域に接続されており、且つ、容量部の他方の電極に接続されており、第１ノードを構成し、
（Ａ−２）一方のソース／ドレイン領域は、電源部に接続されており、
（Ａ−３）他方のソース／ドレイン領域は、発光部の一端に接続されており、且つ、容量部の一方の電極に接続されており、第２ノードを構成し、
書込みトランジスタにおいては、
（Ｂ−１）一方のソース／ドレイン領域は、データ線に接続されており、
（Ｂ−２）ゲート電極は、走査線に接続されており、
各発光部の他端は共通の給電線に接続されており、
第１発光素子を構成する駆動回路を第１駆動回路と表し、第２発光素子を構成する駆動回路を第２駆動回路と表すとき、
いずれか一方の発光素子の発光部が短絡している場合に他方の発光素子を構成する第１駆動回路又は第２駆動回路の第２ノードと給電線との間の容量を増加させるための容量増加手段を備えている表示素子。
【請求項２】
容量増加手段は、第１駆動回路の第２ノードと第２駆動回路の第２ノードとの間に接続されている補助容量部から構成されており、
補助容量部と給電線とは、短絡している発光部を介して電気的に接続される請求項１に記載の表示素子。
【請求項３】
容量増加手段は、補助容量部、第２駆動回路の第２ノードの電圧に基づいて動作する第１スイッチング手段、及び、第１駆動回路の第２ノードの電圧に基づいて動作する第２スイッチング手段から構成されており、
第１駆動回路の第２ノードと補助容量部の一端との間には、第１スイッチング手段が配されており、
第２駆動回路の第２ノードと補助容量部の一端との間には、第２スイッチング手段が配されており、
補助容量部の他端は給電線に接続されている請求項１に記載の表示素子。
【請求項４】
第１スイッチング手段と第２スイッチング手段とは、それぞれ、同一導電型のトランジスタから構成されており、
第１スイッチング手段を構成するトランジスタのゲート電極は、第２駆動回路の第２ノードに接続されており、
第２スイッチング手段を構成するトランジスタのゲート電極は、第１駆動回路の第２ノードに接続されている請求項３に記載の表示素子。
【請求項５】
容量増加手段は、第１補助容量部、第２補助容量部、第２駆動回路の第２ノードの電圧に基づいて動作する第１スイッチング手段、及び、第１駆動回路の第２ノードの電圧に基づいて動作する第２スイッチング手段から構成されており、
第１駆動回路の第２ノードと給電線との間には、第１スイッチング手段と第１補助容量部が直列に配されており、
第２駆動回路の第２ノードと給電線との間には、第２スイッチング手段と第２補助容量部が直列に配されている請求項１に記載の表示素子。
【請求項６】
第１スイッチング手段と第２スイッチング手段とは、それぞれ、同一導電型のトランジスタから構成されており、
第１スイッチング手段を構成するトランジスタのゲート電極は、第２駆動回路の第２ノードに接続されており、
第２スイッチング手段を構成するトランジスタのゲート電極は、第１駆動回路の第２ノードに接続されている請求項５に記載の表示素子。
【請求項７】
第１発光素子を構成する発光部を第１発光部と表し、第２発光素子を構成する発光部を第２発光部と表すとき、
第１発光部及び第２発光部は有機エレクトロルミネッセンス発光部から成る請求項１乃至請求項６のいずれか１項に記載の表示素子。
【請求項８】
第１発光部と第２発光部とは積層されている請求項７に記載の表示素子。
【請求項９】
第１発光部は、
（Ｄ−１）下部電極、
（Ｄ−２）下部電極の上に設けられた、発光層を含む第１有機層、及び、
（Ｄ−３）第１有機層の上に設けられた、光透過性を有する中間電極、
から構成されており、
第２発光部は、
（Ｅ−１）該中間電極、
（Ｅ−２）該中間電極の上に設けられた、発光層を含む第２有機層、及び、
（Ｅ−３）第２有機層の上に設けられた、上部電極、
から構成されており、
下部電極及び上部電極の少なくとも一方は光透過性を有しており、
中間電極は、第１発光部及び第２発光部のアノード電極を構成し、あるいは又、中間電極は、第１発光部及び第２発光部のカソード電極を構成する請求項８に記載の表示素子。
【請求項１０】
第１発光部は、
（Ｄ−１）下部電極、
（Ｄ−２）下部電極の上に設けられた、発光層を含む第１有機層、及び、
（Ｄ−３）第１有機層の上に設けられた、光透過性を有する第１中間電極、
から構成されており、
第２発光部は、
（Ｅ−１）該第１中間電極の上に、光透過性を有する絶縁層を介して設けられた、光透過性を有する第２中間電極、
（Ｅ−２）第２中間電極の上に設けられた、発光層を含む第２有機層、及び、
（Ｅ−３）上部電極、
から構成されており、
下部電極及び上部電極の少なくとも一方は光透過性を有している請求項８に記載の表示素子。
【請求項１１】
（１）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列された表示素子、
（２）第１の方向に延びるＭ本の走査線、及び、
（３）第２の方向に延びるＮ本のデータ線、
を備えており、
表示素子は、第１発光素子と第２発光素子とから構成されており、
各発光素子は、電流駆動型の発光部、及び、駆動回路を備えており、
各発光素子を構成する駆動回路は、
（Ａ）駆動トランジスタ、
（Ｂ）書込みトランジスタ、及び、
（Ｃ）一対の電極を備えた容量部、
を備えており、
駆動トランジスタにおいては、
（Ａ−１）ゲート電極は、書込みトランジスタの他方のソース／ドレイン領域に接続されており、且つ、容量部の他方の電極に接続されており、第１ノードを構成し、
（Ａ−２）一方のソース／ドレイン領域は、電源部に接続されており、
（Ａ−３）他方のソース／ドレイン領域は、発光部の一端に接続されており、且つ、容量部の一方の電極に接続されており、第２ノードを構成し、
書込みトランジスタにおいては、
（Ｂ−１）一方のソース／ドレイン領域は、データ線に接続されており、
（Ｂ−２）ゲート電極は、走査線に接続されており、
各発光部の他端は共通の給電線に接続されており、
第１発光素子を構成する駆動回路を第１駆動回路と表し、第２発光素子を構成する駆動回路を第２駆動回路と表すとき、
表示素子は、いずれか一方の発光素子の発光部が短絡している場合に他方の発光素子を構成する第１駆動回路又は第２駆動回路の第２ノードと給電線との間の容量を増加させるための容量増加手段を備えている表示装置。
【請求項１２】
第１発光素子と第２発光素子とから構成されており、
各発光素子は、電流駆動型の発光部、及び、駆動回路を備えており、
各発光素子を構成する駆動回路は、
（Ａ）駆動トランジスタ、
（Ｂ）書込みトランジスタ、及び、
（Ｃ）一対の電極を備えた容量部、
を備えており、
駆動トランジスタにおいては、
（Ａ−１）ゲート電極は、書込みトランジスタの他方のソース／ドレイン領域に接続されており、且つ、容量部の他方の電極に接続されており、第１ノードを構成し、
（Ａ−２）一方のソース／ドレイン領域は、電源部に接続されており、
（Ａ−３）他方のソース／ドレイン領域は、発光部の一端に接続されており、且つ、容量部の一方の電極に接続されており、第２ノードを構成し、
書込みトランジスタにおいては、
（Ｂ−１）一方のソース／ドレイン領域は、データ線に接続されており、
（Ｂ−２）ゲート電極は、走査線に接続されており、
各発光部の他端は共通の給電線に接続されており、
第１発光素子を構成する駆動回路を第１駆動回路と表し、第２発光素子を構成する駆動回路を第２駆動回路と表すとき、
いずれか一方の発光素子の発光部が短絡している場合に他方の発光素子を構成する第１駆動回路又は第２駆動回路の第２ノードと給電線との間の容量を増加させるための容量増加手段を備えている、
表示素子の駆動方法であって、
各発光素子において、
（ａ）第１ノードと第２ノードとの間の電位差が駆動トランジスタの閾値電圧を超え、且つ、第２ノードと発光部の他端との間の電位差が発光部の閾値電圧を超えないように、第１ノードの電位及び第２ノードの電位を初期化する前処理を行い、次いで、
（ｂ）第１ノードの電位を保った状態で、第１ノードの電位から駆動トランジスタの閾値電圧を減じた電圧よりも高い電圧を、電源部から駆動トランジスタの一方のソース／ドレイン領域に印加し、以て、第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に向かって第２ノードの電位を変化させる閾値電圧キャンセル処理を行い、その後、
（ｃ）書込みトランジスタを介して、データ線から映像信号を第１ノードに印加する書込み処理を行い、次いで、
（ｄ）書込みトランジスタをオフ状態とすることにより第１ノードを浮遊状態とし、電源部から駆動トランジスタを介して、第１ノードと第２ノードとの間の電位差の値に応じた電流を発光部に流す、
表示素子の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示素子及び表示素子を備えた表示装置、並びに、表示素子の駆動方法に関する。より詳しくは、第１発光素子と第２発光素子とから構成されており、各発光素子は電流駆動型の発光部と駆動回路とを備えている表示素子、及び、係る表示素子を備えた表示装置、並びに、係る表示素子の駆動方法に関する。
【背景技術】
【０００２】
電流駆動型の発光部を備えた表示素子、及び、係る表示素子を備えた表示装置が周知である。例えば、有機材料のエレクトロルミネッセンス（Electroluminescence：以下、ＥＬと略称する）を利用した有機エレクトロルミネッセンス発光部を備えた表示素子（以下、有機ＥＬ表示素子と略称する）は、低電圧直流駆動による高輝度発光が可能な表示素子として注目されている。
【０００３】
液晶表示装置と同様に、例えば、有機ＥＬ表示素子を備えた表示装置においても、駆動方式として、単純マトリクス方式、及び、アクティブマトリクス方式が周知である。アクティブマトリクス方式は、構造が複雑となるといった欠点はあるが、画像の輝度を高いものとすることができる等の利点を有する。アクティブマトリクス方式により駆動される有機ＥＬ表示素子にあっては、発光層を含む有機層等から構成された発光部に加えて、発光部を駆動するための駆動回路を備えている。
【０００４】
図２９に、駆動回路を備えた有機ＥＬ表示素子を用いた、アクティブマトリクス方式の表示装置の概念図を示す。表示装置は、
（１）走査回路１０１、
（２）信号出力回路１０２、
（３）第１の方向にＮ個、第１の方向とは異なる第２の方向（具体的には、第１の方向に直交する方向）にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列された有機ＥＬ表示素子１０、
（４）走査回路１０１に接続され、第１の方向に延びるＭ本の走査線ＳＣＬ、
（５）信号出力回路１０２に接続され、第２の方向に延びるＮ本のデータ線ＤＴＬ、
（６）電源部１００、
を備えている。尚、図２９においては、便宜のため３×３個の有機ＥＬ表示素子１０を示したが、これは単なる例示に過ぎない。
【０００５】
図３０に、有機ＥＬ表示素子１０の等価回路図を示す。有機ＥＬ表示素子１０は、発光部ＥＬＰと、発光部ＥＬＰを駆動するための駆動回路１１とを備えている。図３０に示す例では、駆動回路１１は、書込みトランジスタＴＲW、駆動トランジスタＴＲD、及び、容量部Ｃ1を備えている。尚、書込みトランジスタＴＲWと駆動トランジスタＴＲDはｎチャネル型トランジスタであるとして説明する。
【０００６】
書込みトランジスタＴＲWにおいては、一方のソース／ドレイン領域は、データ線ＤＴＬに接続されており、ゲート電極は、走査線ＳＣＬに接続されている。駆動トランジスタＴＲDのゲート電極は、書込みトランジスタＴＲWの他方のソース／ドレイン領域及び容量部Ｃ1の他方の電極に接続されている。駆動トランジスタＴＲDの一方のソース／ドレイン領域は、電源線ＰＳ１に接続されている。電源線ＰＳ１には、電源部１００から、所定の駆動電圧としての電圧ＶCC（例えば２０ボルト）等が印加される。また、駆動トランジスタＴＲDの他方のソース／ドレイン領域は、発光部ＥＬＰのアノード電極及び容量部Ｃ1の一方の電極に接続されている。発光部ＥＬＰのカソード電極は、所定の電圧ＶCat（例えば０ボルト）が印加される給電線ＰＳ２に接続されている。符号ＣELは発光部ＥＬＰの容量を表す。尚、図２９においては、図３０に示す給電線ＰＳ２の図示を省略した。
【０００７】
有機ＥＬ表示素子１０の基本的な動作を説明する。走査線ＳＣＬからの信号によりオン状態とされた書込みトランジスタＴＲWを介して、信号出力回路１０２から所定の映像信号ＶSigが駆動トランジスタＴＲDのゲート電極に印加される。その後、書込みトランジスタＴＲWがオフ状態となっても、容量部Ｃ1により、駆動トランジスタＴＲDのゲート電極とソース領域の間の電圧は、映像信号ＶSigに応じて或る所定の電圧に保持される。
【０００８】
発光部ＥＬＰを流れる電流は、駆動トランジスタＴＲDのドレイン領域からソース領域へと流れるドレイン電流Ｉdsである。駆動トランジスタＴＲDが飽和領域において理想的に動作するとすれば、ドレイン電流Ｉdsは、以下の式（Ａ）で表すことができる。発光部ＥＬＰはドレイン電流Ｉdsの値に応じた輝度で発光する。
【０００９】
Ｉds＝ｋ・μ・（Ｖgs−Ｖth）2      （Ａ）
但し、
μ  ：実効的な移動度
Ｌ  ：チャネル長
Ｗ  ：チャネル幅
Ｖgs：駆動トランジスタＴＲDのゲート電極とソース領域との間の電圧
Ｖth：駆動トランジスタＴＲDの閾値電圧
Ｃox：（ゲート絶縁層の比誘電率）×（真空の誘電率）／（ゲート絶縁層の厚さ）
ｋ≡（１／２）・（Ｗ／Ｌ）・Ｃox
とする。
【００１０】
ところで、有機ＥＬ表示素子１０を製造する際に、例えば異物が発光部ＥＬＰのアノード電極とカソード電極との間に付着し、アノード電極とカソード電極の間が短絡状態となる場合がある。このような場合には、発光部ＥＬＰは発光せず、非発光状態となる。そして、表示装置の滅点不良として視認されてしまう。
【００１１】
このため、滅点不良の程度を軽減することができる構造を備えた有機ＥＬ表示素子が提案されている。例えば、特開２００３−２８０５９３号公報（特許文献１）には、発光部と駆動回路とから成る発光素子を２つ備えた、冗長性を有する有機ＥＬ表示素子が開示されている。
【特許文献１】特開２００３−２８０５９３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
表示素子を２つの発光素子から構成したとしても、一方の発光素子の発光部が短絡状態にあり正常に動作しない場合には、通常表示素子の輝度は本来の輝度の略半分となる。この場合、正常に動作する他方の発光素子を本来よりも高い輝度となるように発光させることにより、より滅点不良が視認され難くなる。例えば、正常に動作する発光素子に、信号出力回路から、本来の輝度の略２倍の輝度で発光するように調整された映像信号を送ればよいが、表示装置の周辺回路の構成が複雑となるといった問題がある。
【００１３】
従って、本発明の目的は、表示装置の周辺回路の構成を複雑にすることなく、一方の発光素子の発光部が短絡状態にあり正常に動作しない場合に、正常に動作する他方の発光素子を本来よりも高い輝度となるように発光させることができる表示素子、及び、係る表示素子を備えた表示装置、並びに、係る表示素子の駆動方法を提供することにある。
【課題を解決するための手段】
【００１４】
上記の目的を達成するための本発明の表示装置は、
（１）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列された表示素子、
（２）第１の方向に延びるＭ本の走査線、及び、
（３）第２の方向に延びるＮ本のデータ線、
を備えている表示装置に関する。
【００１５】
上記の目的を達成するための本発明の表示素子、本発明の表示装置を構成する表示素子、及び、本発明の表示素子の駆動方法に用いられる表示素子は、
第１発光素子と第２発光素子とから構成されており、
各発光素子は、電流駆動型の発光部、及び、駆動回路を備えており、
各発光素子を構成する駆動回路は、
（Ａ）駆動トランジスタ、
（Ｂ）書込みトランジスタ、及び、
（Ｃ）一対の電極を備えた容量部、
を備えており、
駆動トランジスタにおいては、
（Ａ−１）ゲート電極は、書込みトランジスタの他方のソース／ドレイン領域に接続されており、且つ、容量部の他方の電極に接続されており、第１ノードを構成し、
（Ａ−２）一方のソース／ドレイン領域は、電源部に接続されており、
（Ａ−３）他方のソース／ドレイン領域は、発光部の一端に接続されており、且つ、容量部の一方の電極に接続されており、第２ノードを構成し、
書込みトランジスタにおいては、
（Ｂ−１）一方のソース／ドレイン領域は、データ線に接続されており、
（Ｂ−２）ゲート電極は、走査線に接続されており、
各発光部の他端は共通の給電線に接続されている、
表示素子である。
【００１６】
そして、上記の目的を達成するための本発明の表示素子、本発明の表示装置を構成する表示素子、及び、本発明の表示素子の駆動方法に用いられる表示素子（以下、これらを単に、本発明の表示素子と呼ぶ場合がある）にあっては、
第１発光素子を構成する駆動回路を第１駆動回路と表し、第２発光素子を構成する駆動回路を第２駆動回路と表すとき、
いずれか一方の発光素子の発光部が短絡している場合に他方の発光素子を構成する第１駆動回路又は第２駆動回路の第２ノードと給電線との間の容量を増加させるための容量増加手段を備えている。
【００１７】
そして、本発明の表示素子の駆動方法にあっては、
各発光素子において、
（ａ）第１ノードと第２ノードとの間の電位差が駆動トランジスタの閾値電圧を超え、且つ、第２ノードと発光部の他端との間の電位差が発光部の閾値電圧を超えないように、第１ノードの電位及び第２ノードの電位を初期化する前処理を行い、次いで、
（ｂ）第１ノードの電位を保った状態で、第１ノードの電位から駆動トランジスタの閾値電圧を減じた電圧よりも高い電圧を、電源部から駆動トランジスタの一方のソース／ドレイン領域に印加し、以て、第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に向かって第２ノードの電位を変化させる閾値電圧キャンセル処理を行い、その後、
（ｃ）書込みトランジスタを介して、データ線から映像信号を第１ノードに印加する書込み処理を行い、次いで、
（ｄ）書込みトランジスタをオフ状態とすることにより第１ノードを浮遊状態とし、電源部から駆動トランジスタを介して、第１ノードと第２ノードとの間の電位差の値に応じた電流を発光部に流す、
ことにより、表示素子を駆動する。
【００１８】
ここで、本発明の表示素子にあっては、
容量増加手段は、第１駆動回路の第２ノードと第２駆動回路の第２ノードとの間に接続されている補助容量部から構成されており、
補助容量部と給電線とは、短絡している発光部を介して電気的に接続される構成とすることができる。
【００１９】
あるいは又、本発明の表示素子にあっては、
容量増加手段は、補助容量部、第２駆動回路の第２ノードの電圧に基づいて動作する第１スイッチング手段、及び、第１駆動回路の第２ノードの電圧に基づいて動作する第２スイッチング手段から構成されており、
第１駆動回路の第２ノードと補助容量部の一端との間には、第１スイッチング手段が配されており、
第２駆動回路の第２ノードと補助容量部の一端との間には、第２スイッチング手段が配されており、
補助容量部の他端は給電線に接続されている構成とすることができる。
【００２０】
ここで、上述した第１スイッチング手段と第２スイッチング手段を備えた本発明の表示素子にあっては、
第１スイッチング手段と第２スイッチング手段とは、それぞれ、同一導電型のトランジスタから構成されており、
第１スイッチング手段を構成するトランジスタのゲート電極は、第２駆動回路の第２ノードに接続されており、
第２スイッチング手段を構成するトランジスタのゲート電極は、第１駆動回路の第２ノードに接続されている構成とすることができる。
【００２１】
あるいは又、本発明の表示素子にあっては、
容量増加手段は、第１補助容量部、第２補助容量部、第２駆動回路の第２ノードの電圧に基づいて動作する第１スイッチング手段、及び、第１駆動回路の第２ノードの電圧に基づいて動作する第２スイッチング手段から構成されており、
第１駆動回路の第２ノードと給電線との間には、第１スイッチング手段と第１補助容量部が直列に配されており、
第２駆動回路の第２ノードと給電線との間には、第２スイッチング手段と第２補助容量部が直列に配されている構成とすることができる。
【００２２】
ここで、上述した第１補助容量部、第２補助容量部を備えた本発明の表示素子においては、
第１スイッチング手段と第２スイッチング手段とは、それぞれ、同一導電型のトランジスタから構成されており、
第１スイッチング手段を構成するトランジスタのゲート電極は、第２駆動回路の第２ノードに接続されており、
第２スイッチング手段を構成するトランジスタのゲート電極は、第１駆動回路の第２ノードに接続されている構成とすることができる。
【００２３】
上述した各種の好ましい構成を含む本発明の表示素子にあっては、発光素子を構成する発光部として、電流を流すことにより発光する電流駆動型の発光部を広く用いることができる。第１発光素子を構成する発光部を第１発光部と表し、第２発光素子を構成する発光部を第２発光部と表すとき、第１発光部及び第２発光部として、有機エレクトロルミネッセンス発光部、無機エレクトロルミネッセンス発光部、ＬＥＤ発光部、半導体レーザ発光部等を挙げることができる。これらの発光部は、周知の材料や方法を用いて構成することができる。カラー表示の平面表示装置を構成する観点からは、中でも、第１発光部及び第２発光部は有機エレクトロルミネッセンス発光部から成る構成とすることが好ましい。
【００２４】
第１発光部と第２発光部との配置は、特に限定するものではない。例えば、第１発光部及び第２発光部が有機エレクトロルミネッセンス発光部から成る構成にあっては、第１発光部と第２発光部とは平面状に並行に載置されてされている構成とすることができる。しかしながら、この場合には、いずれか一方の発光部が正常に動作していないとき、発光領域の一部が欠けたように視認されるおそれがある。これに対し、第１発光部と第２発光部とは積層されている構成にあっては、発光領域の一部が欠けたように視認されることがないので、滅点がより視認され難いといった点で好ましい。
【００２５】
第１発光部及び第２発光部が有機エレクトロルミネッセンス発光部から成り、第１発光部と第２発光部とは積層されている構成にあっては、
第１発光部は、
（Ｄ−１）下部電極、
（Ｄ−２）下部電極の上に設けられた、発光層を含む第１有機層、及び、
（Ｄ−３）第１有機層の上に設けられた、光透過性を有する中間電極、
から構成されており、
第２発光部は、
（Ｅ−１）該中間電極、
（Ｅ−２）該中間電極の上に設けられた、発光層を含む第２有機層、及び、
（Ｅ−３）第２有機層の上に設けられた、上部電極、
から構成されており、
下部電極及び上部電極の少なくとも一方は光透過性を有しており、
中間電極は、第１発光部及び第２発光部のアノード電極を構成し、あるいは又、中間電極は、第１発光部及び第２発光部のカソード電極を構成する態様とすることができる。便宜のため、上述した表示素子を、第１の積層態様の表示素子と呼ぶ。
【００２６】
第１の積層態様の表示素子にあっては、下部電極から中間電極に電流が流れるように第１有機層が構成されている場合には、第２有機層は上部電極から中間電極に電流が流れるように構成されている。一方、中間電極から下部電極に電流が流れるように第１有機層が構成されている場合には、第２有機層は中間電極から上部電極に電流が流れるように構成されている。尚、下部電極と第１有機層との間に他の層を備えている構成であってもよいし、第１有機層と中間電極との間に他の層を備えている構成であってもよい。同様に、中間電極と第２有機層との間に他の層を備えている構成であってもよいし、第２有機層と上部電極との間に他の層を備えている構成であってもよい。
【００２７】
あるいは又、第１発光部及び第２発光部が有機エレクトロルミネッセンス発光部から成り、第１発光部と第２発光部とは積層されている構成にあっては、
第１発光部は、
（Ｄ−１）下部電極、
（Ｄ−２）下部電極の上に設けられた、発光層を含む第１有機層、及び、
（Ｄ−３）第１有機層の上に設けられた、光透過性を有する第１中間電極、
から構成されており、
第２発光部は、
（Ｅ−１）該第１中間電極の上に、光透過性を有する絶縁層を介して設けられた、光透過性を有する第２中間電極、
（Ｅ−２）第２中間電極の上に設けられた、発光層を含む第２有機層、及び、
（Ｅ−３）上部電極、
から構成されており、
下部電極及び上部電極の少なくとも一方は光透過性を有している態様とすることもできる。便宜のため、上述した表示素子を、第２の積層態様の表示素子と呼ぶ。
【００２８】
第２の積層態様に係る表示素子にあっては、第１の積層態様に係る表示素子に対し、第１有機層と第２有機層の極性を任意に設定することができる利点を備えている。
【００２９】
第２の積層態様の表示素子にあっては、下部電極と第１中間電極は、それぞれ、第１発光部のアノード電極とカソード電極を構成し、且つ、第２中間電極と上部電極は、それぞれ、第２発光部のアノード電極とカソード電極を構成するといった構成とすることができる。あるいは又、下部電極と第１中間電極は、それぞれ、第１発光部のカソード電極とアノード電極を構成し、且つ、第２中間電極と上部電極は、それぞれ、第２発光部のカソード電極とアノード電極を構成するといった構成とすることができる。便宜のため、上述した態様の表示素子を、本発明の第２Ａの積層態様に係る表示素子と呼ぶ場合がある。
【００３０】
第２Ａの積層態様に係る表示素子にあっては、下部電極から第１中間電極に電流が流れるように第１有機層が構成されている場合には、第２有機層は第２中間電極から上部電極に電流が流れるように構成されている。一方、第１中間電極から下部電極に電流が流れるように第１有機層が構成されている場合には、第２有機層は上部電極から第２中間電極に電流が流れるように構成されている。換言すれば、第１有機層と第２有機層は、同方向の極性を備えるように形成されている。これにより、第１有機層と第２有機層の製造プロセスを共通化することができるといった利点を有する。
【００３１】
上述した各種の好ましい構成や態様を含む本発明の表示素子においては、いずれか一方の発光素子の発光部が短絡している場合に他方の発光素子を構成する駆動回路の第２ノードと給電線との間の容量を増加させるための容量増加手段を備えている。従って、書込みトランジスタを介して、データ線から映像信号を第１ノードに印加する書込み処理を行う際に、他方の発光素子を構成する駆動回路の第２ノードの電圧変化が抑制される。そして、第１ノードと第２ノードとの間の電位差の値に応じて発光部に流れる電流の値が大きくなり、正常に動作する他方の発光素子はより高い輝度で発光する。このように、表示装置の周辺回路の構成を複雑にすることなく、一方の発光素子が正常に動作しない場合に、正常に動作する他方の発光素子を本来よりも高い輝度となるように発光させることができる。
【００３２】
上述した各種の好ましい構成や態様を含む本発明の表示素子においては、容量増加手段によって、少なくともデータ線から映像信号が印加されているときに他方の発光素子を構成する第１駆動回路又は第２駆動回路の第２ノードと給電線との間の容量が増加していればよい。従って、表示素子を駆動する際の全工程に亙って容量を増加させる構成であってもよいし、データ線から映像信号が印加されているときに容量を増加させる構成であってもよい。尚、必ずしも、映像信号が印加されている全期間に亙って容量を増加させることを要するものではない。駆動トランジスタのゲート電極に映像信号が印加されている期間の一部の期間において、容量を増加させる構成であってもよい。
【００３３】
本発明の表示素子においては、駆動トランジスタはｎチャネル型のトランジスタから構成される。書込みトランジスタは、表示装置や表示素子の仕様に応じて、ｎチャネル型あるいはｐチャネル型のトランジスタから構成される。第１駆動回路や第２駆動回路は、駆動トランジスタや書込みトランジスタ以外の他のトランジスタを備えていてもよい。これらのトランジスタは、薄膜トランジスタ（ＴＦＴ）であってもよいし、半導体基板等に形成されたトランジスタであってもよい。
【００３４】
容量増加手段を構成する第１スイッチング手段及び第２スイッチング手段として、電圧により制御される周知のスイッチング手段を用いることができる。表示素子の製造プロセスの簡略化といった観点からは、第１スイッチング手段及び第２スイッチング手段を、駆動トランジスタ等と同様の構成のトランジスタから構成することが好ましい。
【００３５】
駆動トランジスタ等について説明したと同様に、容量増加手段を構成する第１スイッチング手段及び第２スイッチング手段を構成するトランジスタは、ＴＦＴであってもよいし、半導体基板等に形成されたトランジスタであってもよい。上述した駆動トランジスタ、書込みトランジスタを含め、本発明の表示素子に用いられる各種トランジスタの構造は特に限定するものではない。以下の説明においては、各トランジスタはエンハンスメント型であるとして説明するが、これに限るものではない。デプレッション型のトランジスタが用いられていてもよい。また、例えば、トランジスタはシングルゲート型であってもよいし、デュアルゲート型であってもよい。
【００３６】
駆動回路を構成する容量部、並びに、容量増加手段を構成する補助容量部、第１補助容量部、及び、第２補助容量部のそれぞれは、例えば、一方の電極、他方の電極、及び、これらの電極に挟まれた誘電体層（絶縁層）から構成することができる。これらの容量の値は、表示素子や表示装置の設計に応じて適宜設定すればよい。駆動回路や容量増加手段を構成するトランジスタ、容量部、及び、補助容量部等は、或る平面内に形成され、例えば、支持体上に形成される。発光部を有機エレクトロルミネッセンス発光部とする場合、発光部は、例えば、層間絶縁層を介して、駆動回路や容量増加手段を構成するトランジスタ、容量部、及び、補助容量部等の上方に形成されている。また、駆動トランジスタの他方のソース／ドレイン領域は、発光部の一端（発光部に備えられたアノード電極等）に接続されている。尚、半導体基板等にトランジスタを形成した構成であってもよい。
【００３７】
１つのトランジスタの有する２つのソース／ドレイン領域において、「一方のソース／ドレイン領域」という用語を、電源側に接続された側のソース／ドレイン領域といった意味において使用する場合がある。また、トランジスタがオン状態にあるとは、ソース／ドレイン領域間にチャネルが形成されている状態を意味する。係るトランジスタの一方のソース／ドレイン領域から他方のソース／ドレイン領域に電流が流れているか否かは問わない。一方、トランジスタがオフ状態にあるとは、ソース／ドレイン領域間にチャネルが形成されていない状態を意味する。ソース／ドレイン領域は、不純物を含有したポリシリコンやアモルファスシリコン等の導電性物質から構成することができるだけでなく、金属、合金、導電性粒子、これらの積層構造、有機材料（導電性高分子）から成る層から構成することができる。また、以下の説明で用いるタイミングチャートにおいて、各期間を示す横軸の長さ（時間長）は模式的なものであり、各期間の時間長の割合を示すものではない。縦軸の長さにおいても同様である。
【００３８】
本発明の表示素子にあっては、基本的には、第１発光部と第２発光部とが同じ発光色を示すように構成される。尚、概ね同色と判断される程度であれば足りる。従って、第１発光素子の発光光の波長と第２発光素子の発光光の波長とが同じであってもよいし、同色と判断される程度で異なっていても良い。
【００３９】
各種電極や絶縁層が「光透過性を有する」とは、少なくとも第１発光部や第２発光部からの発光光に対して光透過性を有するとの意である。従って、可視光スペクトルの全てに亙って光透過性を有している構成であってもよいし、発光光の波長及びその近傍の波長において光透過性を有している構成であってもよい。基本的には、発光光をできるだけ多く透過することが好ましいが、表示素子の動作に支障が生じない限り、光透過性の程度は特に限定するものではない。
【００４０】
本発明の表示装置は、所謂モノクロ表示の構成であってもよいし、所謂カラー表示の構成であってもよい。例えば、モノクロ表示の表示装置であるとき、表示装置を構成する表示素子のそれぞれによって、画素が構成される。表示装置を構成する表示素子の数をＮ×Ｍ個とした場合、画素数は（Ｎ×Ｍ）である。
【００４１】
一方、カラー表示の表示装置であるとき、１画素は、例えば、赤色を発光する赤色発光副画素、緑色を発光する緑色発光副画素、及び、青色を発光する青色発光副画素の３種類の副画素から構成されている。従って、表示装置を構成する表示素子の数をＮ×Ｍ個とした場合、画素数は（Ｎ×Ｍ）／３である。
【００４２】
尚、カラー表示の場合には、上述した３種の副画素に更に１種類あるいは複数種類の副画素を加えた１組（例えば、輝度向上のために白色光を発光する副画素を加えた１組、色再現範囲を拡大するために補色を発光する副画素を加えた１組、色再現範囲を拡大するためにイエローを発光する副画素を加えた１組、色再現範囲を拡大するためにイエロー及びシアンを発光する副画素を加えた１組）から、画素を構成することもできる。
【００４３】
表示装置の画素（ピクセル）の値として、ＶＧＡ（６４０，４８０）、Ｓ−ＶＧＡ（８００，６００）、ＸＧＡ（１０２４，７６８）、ＡＰＲＣ（１１５２，９００）、Ｓ−ＸＧＡ（１２８０，１０２４）、Ｕ−ＸＧＡ（１６００，１２００）、ＨＤ−ＴＶ（１９２０，１０８０）、Ｑ−ＸＧＡ（２０４８，１５３６）の他、（１９２０，１０３５）、（７２０，４８０）、（１２８０，９６０）等、画像表示用解像度の幾つかを例示することができるが、これらの値に限定するものではない。
【００４４】
第１の積層態様の表示素子が所謂上面発光型であり、下部電極と上部電極がアノード電極を構成する場合、下部電極は、クロム（Ｃｒ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、タンタル（Ｔａ）、タングステン（Ｗ）、プラチナ（Ｐｔ）、金（Ａｕ）といった、仕事関数の値が大きく、且つ、光反射率の高い導電材料から構成することが望ましい。更に、アルミニウム（Ａｌ）及びアルミニウムを含む合金等の仕事関数の値が小さく、且つ、光反射率の高い導電材料の場合には、適切な正孔注入層を設けるなどして正孔注入性を向上させることで、下部電極をアノード電極として用いることができる。また、光反射性の高い導電材料上にインジウムとスズの酸化物（ＩＴＯ）やインジウムと亜鉛の酸化物（ＩＺＯ）等の正孔注入特性に優れた透明導電材料を積層した構造とすることもできる。また、上部電極を、ＩＴＯやＩＺＯといった、発光光を透過し、しかも、仕事関数の値の大きな導電材料から構成することが望ましい。
【００４５】
光透過性を有する電極は、例えば、上述したＩＴＯやＩＺＯに加えて、ＺｎＯ、ＭｇＯ等の金属化合物から構成することができるし、あるいは又、金属あるいは合金から成る薄膜から構成することもできる。後ほど詳しく説明するが、第１の積層態様の表示素子が上面発光型であり、上部電極をカソード電極として用いる場合、上部電極は、発光光を透過し、しかも、有機層に対して電子を効率的に注入できるように仕事関数の値の小さな導電材料から構成することが望ましい。このような場合には、例えば、厚さが数ナノメートル程度のＭｇ−Ａｇ合金薄膜のような、光透過率の高い導電膜（例えば、光透過率が３０％以上の金属あるいは合金）を上部電極として用いることができる。尚、発光を妨げない部分に導電性の良い補助電極を設けておき、この補助電極と上部電極とが接触する構成であってもよい。この構成によれば、表示装置の動作時において上部電極の抵抗による電圧変化が抑制され、表示される画像の輝度の均一性等をより良好なものとすることができる。第２の積層態様の表示素子においても同様である。
【００４６】
上述したように、第１の積層態様に係る表示素子が上面発光型であり、下部電極と上部電極がアノード電極を構成する場合、中間電極は、第１発光部及び第２発光部のカソード電極を構成する。中間電極は、発光光を透過し、しかも、第１有機層及び第２有機層に対して電子を効率的に注入できるように、仕事関数の値の小さな導電材料から構成することが望ましい。例えば、Ｍｇ、Ｍｇ合金、Ａｌ、Ａｌ合金等から成る薄膜から中間電極を構成することができる。あるいは又、ＩＴＯやＩＺＯから成る層の両面に上述した薄膜を積層した構成とすることもできる。
【００４７】
一方、第１の積層態様に係る表示素子が上面発光型であり、下部電極と上部電極とがカソード電極を構成する場合、下部電極は、Ａｌ、Ａｌ合金といった仕事関数の値が小さく、且つ、光反射率の高い導電材料から構成することが望ましい。尚、アノード電極として用いられる光反射率の高い導電材料に適切な電子注入層を設けるなどして電子注入性を向上させることで、下部電極をカソード電極として用いることができる。また、上部電極を、発光光を透過し、しかも、第２有機層に対して電子を効率的に注入できるように仕事関数の値の小さな導電材料から構成することが望ましい。例えば、上部電極は、Ｍｇ、Ｍｇ合金、Ａｌ、Ａｌ合金等から成る薄膜から構成することができる。あるいは又、これらの薄膜にＩＴＯやＩＺＯから成る層を積層した構成とすることもできる。この場合において、中間電極は、第１発光部及び第２発光部のアノード電極を構成する。中間電極は、ＩＴＯやＩＺＯといった、発光光を透過し、しかも、仕事関数の値の大きな導電材料から構成することが望ましい。
【００４８】
第２の積層態様の表示素子が上面発光型であり、下部電極と第２中間電極とがアノード電極を構成し、第１中間電極と上部電極とがカソード電極を構成する場合について説明する。この場合、下部電極は、上述したと同様に、クロム（Ｃｒ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、タンタル（Ｔａ）、タングステン（Ｗ）、プラチナ（Ｐｔ）、金（Ａｕ）といった、仕事関数の値が大きく、且つ、光反射率の高い導電材料から構成することが望ましい。更に、アルミニウム（Ａｌ）及びアルミニウムを含む合金等の仕事関数の値が小さく、且つ、光反射率の高い導電材料の場合には、適切な正孔注入層を設けるなどして正孔注入性を向上させることで、下部電極をアノード電極として用いることができる。また、光反射性の高い導電材料上にＩＴＯやＩＺＯ等の正孔注入特性に優れた透明導電材料を積層した構造とすることもできる。第２中間電極は、ＩＴＯやＩＺＯといった、発光光を透過し、しかも、仕事関数の値の大きな導電材料から構成することが望ましい。また、第１中間電極や上部電極は、発光光を透過し、しかも、第１有機層及び第２有機層に対して電子を効率的に注入できるように、仕事関数の値の小さな導電材料から構成することが望ましい。例えば、Ｍｇ、Ｍｇ合金、Ａｌ、Ａｌ合金等から成る薄膜から第１中間電極や上部電極を構成することができる。あるいは又、ＩＴＯやＩＺＯから成る層の両面に上述した薄膜を積層した構成の第１中間電極とすることもできるし、Ｍｇ、Ｍｇ合金、Ａｌ、Ａｌ合金等から成る薄膜の上にＩＴＯやＩＺＯから成る層が積層された構成の上部電極とすることもできる。
【００４９】
一方、第２の積層態様に係る表示素子が上面発光型であり、下部電極と第２中間電極とがカソード電極を構成し、第１中間電極と上部電極とがアノード電極を構成する場合について説明する。この場合、下部電極は、Ａｌ、Ａｌ合金といった仕事関数の値が小さく、且つ、光反射率の高い導電材料から構成することが望ましい。尚、アノード電極として用いられる光反射率の高い導電材料に適切な電子注入層を設けるなどして電子注入性を向上させることで、下部電極をカソード電極として用いることができる。また、第２中間電極を、発光光を透過し、しかも、仕事関数の値の小さな導電材料から構成することが望ましい。例えば、第２中間電極は、Ｍｇ、Ｍｇ合金、Ａｌ、Ａｌ合金等から成る薄膜から構成することができる。あるいは又、これらの薄膜にＩＴＯやＩＺＯから成る層を積層した構成とすることもできる。また、第１中間電極や上部電極は、ＩＴＯやＩＺＯといった、発光光を透過し、仕事関数の値の大きな導電材料から構成することが望ましい。
【００５０】
尚、第１の積層態様の表示素子及び第２の積層態様の表示素子が所謂下面発光型である場合、下部電極を発光光を透過する導電材料から構成し、上部電極を例えば光反射率の高い導電材料から構成すればよい。これらの電極は、表示素子の設計に応じて、適宜好適な導電材料を用いて構成すればよい。
【００５１】
第１の積層態様の表示素子及び第２の積層態様の表示素子にあっては、下部電極を、例えば、電子ビーム蒸着法や熱フィラメント蒸着法といった蒸着法、スパッタリング法、化学的気相成長法（ＣＶＤ法）やイオンプレーティング法とエッチング法との組合せ；スクリーン印刷法やインクジェット印刷法、メタルマスク印刷法といった各種印刷法；メッキ法（電気メッキ法や無電解メッキ法）；リフトオフ法；レーザアブレーション法；ゾル−ゲル法等を用いて形成することができる。
【００５２】
第２の積層態様の表示素子において、絶縁層は、特に真空蒸着法のような成膜粒子のエネルギーが小さい成膜方法、あるいは又、ＭＯＣＶＤ法といった成膜方法に基づき形成することが、下地に対して及ぼす影響を小さくすることができるので好ましい。あるいは又、第１有機層の劣化による輝度の低下を防止するために、成膜温度を常温に設定し、更には、絶縁層の剥がれを防止するために絶縁層のストレスを最小になる条件で絶縁層を成膜することが望ましい。また、絶縁層の形成は、第１有機層を大気に暴露することなく形成することが好ましく、これによって、大気中の水分や酸素による第１有機層の劣化を防止することができる。更には、絶縁層は、第１有機層で発生した光を例えば８０％以上、透過する材料から構成することが望ましく、具体的には、無機アモルファス性の絶縁性材料、例えば、アモルファスシリコン（α−Ｓｉ）、アモルファス炭化シリコン（α−ＳｉＣ）、アモルファス窒化シリコン（α−Ｓｉ1-xＮx）、アモルファス酸化シリコン（α−Ｓｉ1-yＯy）、アモルファスカーボン（α−Ｃ）を例示することができる。このような無機アモルファス性の絶縁性材料は、グレインを生成しないため、透水性が低く、良好な絶縁層を構成する。
【００５３】
第１の積層態様に係る表示素子を構成する中間電極及び上部電極、並びに、第２の積層態様に係る表示素子を構成する第１中間電極及び上部電極にあっては、特に真空蒸着法のような成膜粒子のエネルギーが小さな成膜方法、あるいは又、ＭＯＣＶＤ法といった成膜方法に基づき形成することが、第１有機層あるいは第２有機層のダメージ発生を防止するといった観点から好ましい。第２の積層態様に係る表示素子を構成する第２中間電極の成膜においても、基本的には上述したと同様である。
【００５４】
第１発光部及び第２発光部が有機エレクトロルミネッセンス発光部から成る場合、発光層を含む有機層の構成は、特に限定するものではない。例えば、有機層は、正孔輸送層と発光層と電子輸送層との積層構造、正孔輸送層と電子輸送層を兼ねた発光層との積層構造、正孔注入層と正孔輸送層と発光層と電子輸送層と電子注入層との積層構造から構成することができる。有機層の形成方法として、真空蒸着法等の物理的気相成長法（ＰＶＤ法）；スクリーン印刷法やインクジェット印刷法といった印刷法；転写用基板上に形成されたレーザ吸収層と有機層の積層構造に対してレーザを照射することでレーザ吸収層上の有機層を分離して、有機層を転写するといったレーザ転写法、各種の塗布法を例示することができる。有機層を真空蒸着法に基づき形成する場合、例えば、所謂メタルマスクを用い、係るメタルマスクに設けられた開口を通過した材料を堆積させることで有機層を得ることができる。有機層は、広く周知の材料を用いて構成することができる。
【００５５】
第１の積層態様に係る表示素子を構成する下部電極、中間電極、及び、上部電極は、上述した構成の他、適切な電子注入層や正孔注入層を用いることにより、他の構成や材料を用いることもできる。第２の積層態様に係る表示素子を構成する下部電極、第１中間電極、第２中間電極、及び、上部電極においても同様である。
【００５６】
第１の積層態様に係る表示素子を構成する下部電極、及び、第２の積層態様に係る表示素子を構成する下部電極は、例えば、層間絶縁層上に設けられている。そして、この層間絶縁層は、支持体上に形成された駆動回路を覆っている。駆動回路は、ＴＦＴ等から構成されており、ＴＦＴと下部電極とは、層間絶縁層に設けられたコンタクトプラグを介して電気的に接続されている。層間絶縁層の構成材料として、ＳｉＯ2、ＢＰＳＧ、ＰＳＧ、ＢＳＧ、ＡｓＳＧ、ＰｂＳＧ、ＳｉＯＮ、ＳＯＧ（スピンオングラス）、低融点ガラス、ガラスペーストといったＳｉＯ2系材料；ＳｉＮ系材料；ポリイミド等の絶縁性樹脂を、単独あるいは適宜組み合わせて使用することができる。層間絶縁層の形成には、ＣＶＤ法、塗布法、スパッタリング法、各種印刷法等の公知のプロセスが利用できる。
【００５７】
第１の積層態様に係る表示素子を構成する上部電極、及び、第２の積層態様に係る表示素子を構成する上部電極の上には、第１有機層及び第２有機層への水分の到達防止を目的として、絶縁性の保護膜を設けることが好ましい。上述した絶縁層と同様に、保護膜は、特に真空蒸着法のような成膜粒子のエネルギーが小さい成膜方法、あるいは又、ＭＯＣＶＤ法といった成膜方法に基づき形成することが、下地に対して及ぼす影響を小さくすることができるので好ましい。あるいは又、第１有機層や第２有機層の劣化による輝度の低下を防止するために、成膜温度を常温に設定し、更には、保護膜の剥がれを防止するために保護膜のストレスを最小になる条件で保護膜を成膜することが望ましい。また、保護膜の形成は、上部電極を大気に暴露することなく形成することが好ましく、これによって、大気中の水分や酸素による有機層の劣化を防止することができる。更には、表示装置が上面発光型である場合、保護膜は、有機層で発生した光を例えば８０％以上、透過する材料から構成することが望ましく、具体的には、無機アモルファス性の絶縁性材料、例えば、アモルファスシリコン（α−Ｓｉ）、アモルファス炭化シリコン（α−ＳｉＣ）、アモルファス窒化シリコン（α−Ｓｉ1-xＮx）、アモルファス酸化シリコン（α−Ｓｉ1-yＯy）、アモルファスカーボン（α−Ｃ）を例示することができる。絶縁層において説明したように、このような無機アモルファス性の絶縁性材料は、グレインを生成しないため、透水性が低く、良好な保護膜を構成する。保護膜の上には基板を配するが、保護膜と基板とは、例えば、紫外線硬化型接着剤や熱硬化型接着剤を用いて接着すればよい。尚、上部電極に共通の電圧が印加される構成の場合には、保護膜を、透明導電材料から形成してもよい。例えば、保護膜を、ＩＴＯやＩＺＯのような透明導電材料から構成することができる。
【００５８】
支持体や基板の構成材料として、高歪点ガラス、ソーダガラス（Ｎａ2Ｏ・ＣａＯ・ＳｉＯ2）、硼珪酸ガラス（Ｎａ2Ｏ・Ｂ2Ｏ3・ＳｉＯ2）、フォルステライト（２ＭｇＯ・ＳｉＯ2）、鉛ガラス（Ｎａ2Ｏ・ＰｂＯ・ＳｉＯ2）等のガラス材料や、各種プラスチック材料を例示することができる。支持体と基板の構成材料は、同じであってもよいし異なっていてもよい。可撓性を有するプラスチック材料から成る支持体及び基板を用いれば、可撓性を有する表示装置を構成することができる。
【発明の効果】
【００５９】
本発明の表示素子においては、いずれか一方の発光素子の発光部が短絡している場合に他方の発光素子を構成する駆動回路の第２ノードと給電線との間の容量を増加させるための容量増加手段を備えている。従って、書込みトランジスタを介して、データ線から映像信号を第１ノードに印加する書込み処理を行う際に、他方の発光素子を構成する駆動回路の第２ノードの電圧変化が抑制される。そして、第１ノードと第２ノードとの間の電位差の値に応じて発光部に流れる電流が増加し、正常に動作する他方の発光素子はより高い輝度で発光するように動作する。本発明の表示素子及び表示素子の駆動方法によれば、表示装置の周辺回路の構成を複雑にすることなく、一方の発光素子が正常に動作しない場合に、正常に動作する他方の発光素子を本来よりも高い輝度となるように発光させることができる。本発明の表示装置においては、表示装置の周辺回路の構成を複雑にすることなく、滅点不良が視認され難い表示装置を構成することができる。
【発明を実施するための最良の形態】
【００６０】
以下、図面を参照して、実施例に基づき本発明を説明する。
【実施例１】
【００６１】
実施例１は、本発明の表示素子、及び、本発明の表示装置、並びに、本発明の表示素子の駆動方法に関する。実施例１の表示装置を構成する第ｍ行（但し、ｍ＝１，２，３・・・，Ｍ）、第ｎ列目（但し、ｎ＝１，２，３・・・，Ｎ）の表示素子１１０の等価回路図を図１に示す。実施例１の表示装置の概念図を図２に示す。実施例１の表示装置の模式的な一部断面図を図３に示す。
【００６２】
図２に示すように、実施例１の表示装置は、
（１）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列された表示素子１１０、
（２）第１の方向に延びるＭ本の走査線ＳＣＬ、及び、
（３）第２の方向に延びるＮ本のデータ線ＤＴＬ、
を備えている。尚、図２においては、便宜のため、第ｍ行、第ｎ列目の表示素子１１０を中心とした３×３個の表示素子１１０を示したが、これは単なる例示に過ぎない。
【００６３】
実施例１の表示装置は、表示素子１１０を複数（例えば、Ｎ×Ｍ＝１９２０×４８０）有する、カラー表示の表示装置である。１つの表示素子１１０は、１つの副画素を構成する。ここで、１画素は、走査線ＳＣＬの延びる方向に並んだ、赤色を発光する赤色発光副画素、緑色を発光する緑色発光副画素、及び、青色を発光する青色発光副画素の３種類の副画素から構成されている。従って、表示装置は、（Ｎ／３）×Ｍの画素を有する。
【００６４】
図１及び図２に示すように、表示素子１１０は、第１発光素子１１１と第２発光素子１１１’とから構成されている。図１に示すように、第１発光素子１１１は、電流駆動型の発光部ＥＬＰ、及び、駆動回路１１２を備えている。第２発光素子１１１’は、電流駆動型の発光部ＥＬＰ’、及び、駆動回路１１２’を備えている。尚、第１発光素子１１１を構成する駆動回路１１２を第１駆動回路１１２と表し、第２発光素子１１１’を構成する駆動回路１１２’を第２駆動回路１１２’と表す。また、第１発光素子１１１を構成する発光部ＥＬＰを第１発光部ＥＬＰと表し、第２発光素子１１１’を構成する発光部ＥＬＰ’を第２発光部ＥＬＰ’と表す。後述する他の実施例においても同様である。
【００６５】
尚、後述するように、図２に示す第１発光素子１１１、第２発光素子１１１’、及び、後述する容量増加手段１１３は、実際には積層されている。便宜のため、図２においては、平面的に各構成要素を分離して示した。
【００６６】
図１に示すように、各発光素子を構成する駆動回路は、（Ａ）駆動トランジスタ、（Ｂ）書込みトランジスタ、及び、（Ｃ）一対の電極を備えた容量部を備えている。
【００６７】
先ず、第１発光素子１１１を構成する第１駆動回路１１２について説明する。第１駆動回路１１２は、
（Ａ）駆動トランジスタＴＲD、
（Ｂ）書込みトランジスタＴＲW、及び、
（Ｃ）一対の電極を備えた容量部Ｃ1、
を備えており、
駆動トランジスタＴＲDにおいては、
（Ａ−１）ゲート電極は、書込みトランジスタＴＲWの他方のソース／ドレイン領域に接続されており、且つ、容量部Ｃ1の他方の電極に接続されており、第１ノードＮＤ1を構成し、
（Ａ−２）一方のソース／ドレイン領域は、電源部１００に接続されており、
（Ａ−３）他方のソース／ドレイン領域は、第１発光部ＥＬＰの一端に接続されており、且つ、容量部Ｃ1の一方の電極に接続されており、第２ノードＮＤ2を構成し、
書込みトランジスタＴＲWにおいては、
（Ｂ−１）一方のソース／ドレイン領域は、データ線ＤＴＬに接続されており、
（Ｂ−２）ゲート電極は、走査線ＳＣＬに接続されている。
また、各発光部の他端は共通の給電線ＰＳ２に接続されている。
【００６８】
より具体的に説明する。第ｍ行、第ｎ列目の表示素子１１０を構成する第１駆動回路１１２にあっては、第１発光部ＥＬＰの一端としてのアノード電極が、駆動トランジスタＴＲDの他方のソース／ドレイン領域に接続されている。第１発光部ＥＬＰの他端としてのカソード電極は、給電線ＰＳ２に接続されている。尚、第２発光部ＥＬＰ’のカソード電極も、給電線ＰＳ２に接続されている。
【００６９】
駆動トランジスタＴＲDの一方のソース／ドレイン領域は、第ｍ番目の電源線ＰＳ１mを介して、電源部１００に接続されている。書込みトランジスタＴＲWにあっては、一方のソース／ドレイン領域は、第ｎ番目のデータ線ＤＴＬnに接続されており、ゲート電極は、第ｍ番目の走査線ＳＣＬmに接続されている。データ線ＤＴＬnは信号出力回路１０２に接続されている。走査線ＳＣＬmは走査回路１０１に接続されている。
【００７０】
第２駆動回路１１２’の構成は、上述した第１駆動回路１１２と同様の構成である。第２駆動回路１１２’の各構成要素の符号を、第１駆動回路１１２において用いた符号にダッシュを付けて表す。具体的には、第２駆動回路１１２’は、駆動トランジスタＴＲD’、書込みトランジスタＴＲW’、及び、一対の電極を備えた容量部Ｃ1’を備えている。第２駆動回路１１２’における第１ノードを符号ＮＤ1’で表し、第２ノードを符号ＮＤ2’と表す。第２駆動回路１１２’の接続は、上述した第１駆動回路１１２において説明したと同様であるので、説明を省略する。
【００７１】
実施例１にあっては、駆動トランジスタＴＲD，ＴＲD’と、書込みトランジスタＴＲW，ＴＲW’は、ｎチャネル型のトランジスタから構成されている。他の実施例においても同様である。尚、書込みトランジスタＴＲW，ＴＲW’をｐチャネル型トランジスタから構成してもよい。説明の便宜のため、以下、第１駆動回路１１２を構成する駆動トランジスタＴＲDを第１駆動トランジスタＴＲDと表し、第２駆動回路１１２’を構成する駆動トランジスタＴＲD’を第２駆動トランジスタＴＲD’と表す場合がある。
【００７２】
表示素子１１０は、いずれか一方の発光素子の発光部（即ち、第１発光部ＥＬＰ又は第２発光部ＥＬＰ’のいずれか一方）が短絡している場合に他方の発光素子を構成する第１駆動回路１１２又は第２駆動回路１１２’の第２ノードと給電線ＰＳ２との間の容量を増加させるための容量増加手段１１３を備えている。
【００７３】
実施例１にあっては、容量増加手段１１３は、第１駆動回路１１２の第２ノードＮＤ2と第２駆動回路１１２’の第２ノードＮＤ2’との間に接続されている補助容量部１１４から構成されている。補助容量部１１４と給電線ＰＳ２とは、短絡している発光部（即ち、短絡している、第１発光部ＥＬＰ又は第２発光部ＥＬＰ’のいずれか一方）を介して電気的に接続される。
【００７４】
実施例１においては、第１発光部ＥＬＰ及び第２発光部ＥＬＰ’は有機エレクトロルミネッセンス発光部から成る。図１において、符号ＣELは第１発光部ＥＬＰの容量を示し、符号ＣEL’は第２発光部ＥＬＰ’の容量を示す。第ｍ行、第ｎ列目の表示素子１１０を構成する第１発光素子１１１と第２発光素子１１１’には、走査回路１０１の動作に基づき、第ｍ番目の走査線ＳＣＬmから共通の走査信号が印加されると共に、信号出力回路１０２の動作に基づき、第ｎ番目のデータ線ＤＴＬnから共通の映像信号ＶSig等が印加される。
【００７５】
図３を参照して、表示素子１１０の構造について説明する。実施例１にあっては、第１発光部ＥＬＰと第２発光部ＥＬＰ’とは積層されている。第１発光部ＥＬＰと第２発光部ＥＬＰ’は、共に所定の発光色を示す発光部である。
【００７６】
より具体的には、第１発光部ＥＬＰは、
（Ｄ−１）下部電極５１、
（Ｄ−２）下部電極５１の上に設けられた、発光層を含む第１有機層５４、及び、
（Ｄ−３）第１有機層５４の上に設けられた、光透過性を有する中間電極５５、
から構成されており、
第２発光部ＥＬＰ’は、
（Ｅ−１）中間電極５５、
（Ｅ−２）中間電極５５の上に設けられた、発光層を含む第２有機層５７、及び、
（Ｅ−３）第２有機層５７の上に設けられた、上部電極５８、
から構成されている。また、下部電極５１及び上部電極５８の少なくとも一方は光透過性を有している。実施例１の表示装置は上面発光型であり、上部電極５８は光透過性を有している。
【００７７】
中間電極５５は、第１発光部ＥＬＰ及び第２発光部ＥＬＰ’のアノード電極を構成し、あるいは又、中間電極５５は、第１発光部ＥＬＰ及び第２発光部ＥＬＰ’のカソード電極を構成する。後で詳しく説明するが、実施例１においては、下部電極５１は第１発光部ＥＬＰのアノード電極を構成し、上部電極５８は第２発光部ＥＬＰ’のアノード電極を構成し、中間電極５５は、第１発光部ＥＬＰ及び第２発光部ＥＬＰ’のカソード電極を構成する。
【００７８】
第１駆動回路１１２及び第２駆動回路１１２’を構成する各トランジスタや容量部Ｃ1，Ｃ1’、並びに、容量増加手段１１３を構成する補助容量部１１４は、支持体２０上に形成されている。第１発光部ＥＬＰ及び第２発光部ＥＬＰ’は、例えば、層間絶縁層４１を介して、各トランジスタ、容量部Ｃ1，Ｃ1’、補助容量部１１４の上方に形成されている。尚、図３においては、第１駆動回路１１２を構成する第１駆動トランジスタＴＲDや容量部Ｃ1が図示されている。他のトランジスタや容量部Ｃ1’、補助容量部１１４は隠れて見えない。
【００７９】
第１駆動トランジスタＴＲDは、ゲート電極３１、ゲート絶縁層３２、半導体層３３から構成されている。より具体的には、第１駆動トランジスタＴＲDは、半導体層３３に設けられた一方のソース／ドレイン領域３５及び他方のソース／ドレイン領域３６、並びに、一方のソース／ドレイン領域３５と他方のソース／ドレイン領域３６の間の半導体層３３の部分が該当するチャネル形成領域３４を備えている。後述する図１０の（Ｂ）を参照して後で詳しく説明するが、図示せぬ第２駆動トランジスタＴＲD’の構成も、基本的には上述したと同様の構成である。尚、他のトランジスタも、基本的には同様の構成である。
【００８０】
容量部Ｃ1は、電極３７、ゲート絶縁層３２の延在部から構成された誘電体層、及び、電極３８から成る。後述する図１０の（Ｂ）及び（Ｃ）を参照して後で詳しく説明するが、図示せぬ容量部Ｃ1’も、基本的には上述したと同様の構成である。また、図示せぬ補助容量部１１４も、電極３７と同層で形成された一方の電極、ゲート絶縁層３２の延在部から構成された誘電体層、電極３８と同層で形成された他方の電極とから構成されている。配線３９は第１駆動トランジスタＴＲDの一方のソース／ドレイン領域３５に接続されている。配線３９は電源線ＰＳ１に対応する。また、第１駆動トランジスタＴＲDの他方のソース／ドレイン領域３６は電極３８に接続されている。
【００８１】
参照番号３８’は電極３８に対応する電極である。電極３８’は、図示せぬ第２駆動トランジスタＴＲD’の他方のソース／ドレイン領域に接続されている。配線３９は、上述したように第１駆動トランジスタＴＲDの一方のソース／ドレイン領域３５に接続されているが、更に、図示せぬ第２駆動トランジスタＴＲD’の一方のソース／ドレイン領域にも接続されている。
【００８２】
ゲート電極３１、ゲート絶縁層３２の一部、容量部Ｃ1を構成する電極３７、及び、図示せぬ補助容量部１１４を構成する一方の電極は、支持体２０上に形成されている。電極３８，３８’、配線３９、半導体層３３、及び、図示せぬ補助容量部１１４を構成する他方の電極は、ゲート絶縁層３２（延在部から構成された誘電体層の部分を含む）の上に形成されている。第１駆動トランジスタＴＲD等の各種トランジスタ、容量部Ｃ1，Ｃ1’、容量増加手段１１３を構成する補助容量部１１４は、層間絶縁層４１で覆われている。層間絶縁層４１上に、第１発光部ＥＬＰが設けられており、更にその上側に、第２発光部ＥＬＰ’が設けられている。また、給電線ＰＳ２に相当する配線５３が、層間絶縁層４１上に設けられている。発光部が設けられていない層間絶縁層４１の部分の上には、第２層間絶縁層４２が設けられている。発光部及び第２層間絶縁層４２を含む全面には、絶縁性の保護膜４３が設けられている。保護膜４３の上には例えばガラスから成る基板６０が配されているが、保護膜４３と基板６０とは、紫外線硬化型接着剤から成る接着層４４によって接着されている。発光した光は、基板６０を通過して、外部に出射される。第１発光部ＥＬＰのアノード電極を構成する下部電極５１は、層間絶縁層４１に設けられたコンタクトプラグ５２を介して電極３８に接続されている。第１発光部ＥＬＰ及び第２発光部ＥＬＰ’のカソード電極を構成する中間電極５５は、第２層間絶縁層４２に設けられたコンタクトプラグ５６を介して、給電線ＰＳ２を構成する配線５３に接続されている。第２発光部ＥＬＰ’のアノード電極を構成する上部電極５８は、第２層間絶縁層４２及び層間絶縁層４１に設けられたコンタクトプラグ５９を介して、電極３８’に接続されている。
【００８３】
各画素を構成する表示素子１１０は、線順次駆動されるとし、表示フレームレートをＦＲ（回／秒）とする。即ち、第ｍ行目に配列された（Ｎ／３）個の画素（Ｎ個の副画素）のそれぞれを構成する表示素子１１０が同時に駆動される。換言すれば、１つの行を構成する各表示素子１１０にあっては、その発光／非発光のタイミングは、それらが属する行単位で制御される。尚、１つの行を構成する各画素について映像信号を書き込む処理は、全ての画素について同時に映像信号を書き込む処理（以下、単に、同時書込み処理と呼ぶ場合がある）であってもよいし、各画素毎に順次映像信号を書き込む処理（以下、単に、順次書込み処理と呼ぶ場合がある）であってもよい。いずれの書込み処理とするかは、駆動回路の構成に応じて適宜選択すればよい。
【００８４】
ここで、原則として、第ｍ行、第ｎ列目に位置する表示素子１１０に関する駆動、動作を説明するが、係る表示素子１１０を、以下、第（ｎ，ｍ）番目の表示素子１１０あるいは第（ｎ，ｍ）番目の副画素と呼ぶ。そして、第ｍ行目に配列された各表示素子１１０の水平走査期間（より具体的には、現表示フレームにおける第ｍ番目の水平走査期間、以下、単に、第ｍ番目の水平走査期間と呼ぶ場合がある）が終了するまでに、各種の処理（閾値電圧キャンセル処理、書込み処理、移動度補正処理）が行われる。尚、書込み処理や移動度補正処理は、基本的に第ｍ番目の水平走査期間内に行われる必要がある。一方、閾値電圧キャンセル処理やこれに伴う前処理については、第ｍ番目の水平走査期間よりも先行して行うことができる。
【００８５】
そして、上述した各種の処理が全て終了した後、第ｍ行目に配列された各表示素子１１０を構成する発光部を発光させる。尚、上述した各種の処理が全て終了した後、直ちに発光部を発光させてもよいし、所定の期間（例えば、所定の行数分の水平走査期間）が経過した後に発光部を発光させてもよい。この所定の期間は、表示装置の仕様や駆動回路の構成等に応じて、適宜設定することができる。尚、以下の説明においては、説明の便宜のため、各種の処理終了後、直ちに発光部を発光させるものとする。そして、第ｍ行目に配列された各表示素子１１０を構成する発光部の発光は、第（ｍ＋ｍ’）行目に配列された各表示素子１１０の水平走査期間の開始直前まで継続される。ここで、「ｍ’」は、表示装置の設計仕様によって決定される。即ち、或る表示フレームの第ｍ行目に配列された各表示素子１１０を構成する発光部の発光は、第（ｍ＋ｍ’−１）番目の水平走査期間まで継続される。一方、第（ｍ＋ｍ’）番目の水平走査期間の始期から、次の表示フレームにおける第ｍ番目の水平走査期間内において書込み処理や移動度補正処理が完了するまで、第ｍ行目に配列された各表示素子１１０を構成する発光部は、原則として非発光状態を維持する。上述した非発光状態の期間（以下、単に、非発光期間と呼ぶ場合がある）を設けることにより、アクティブマトリクス駆動に伴う残像ボケが低減され、動画品位をより優れたものとすることができる。但し、各副画素（表示素子１１０）の発光状態／非発光状態は、以上に説明した状態に限定するものではない。また、水平走査期間の時間長は、（１／ＦＲ）×（１／Ｍ）秒未満の時間長である。（ｍ＋ｍ’）の値がＭを超える場合、超えた分の水平走査期間は、次の表示フレームにおいて処理される。
【００８６】
発明の理解を助けるため、先ず、第１発光素子１１１及び第２発光素子１１１’が共に正常に動作するときの、実施例１の表示素子の駆動方法の各動作を説明する。説明の便宜のため、表示素子１１０にあっては、設計上、第１発光素子１１１と第２発光素子１１１’とは、略同様の電気的特性を備えているとする。他の実施例における表示素子においても同様である。
【００８７】
即ち、設計上、第１発光部ＥＬＰの電気的特性と第２発光部ＥＬＰ’の電気的特性は略同様であり、第１駆動トランジスタＴＲDの電気的特性と第２駆動トランジスタＴＲD’の電気的特性とは略同様である。書込みトランジスタＴＲWと書込みトランジスタＴＲW’、容量部Ｃ1と容量部Ｃ1’においても同様である。第２発光素子１１１’の動作は、第１発光素子１１１の動作と同様である。従って、以下の説明においては、基本的には第１発光素子１１１に注目して、表示素子の駆動方法の各工程における動作を説明する。
【００８８】
各実施例の説明において、電圧あるいは電位の値を以下のとおりとするが、これは、あくまでも説明のための値であり、これらの値に限定されるものではない。
【００８９】
ＶSig  ：発光部ＥＬＰ，ＥＬＰ’における輝度を制御するための映像信号
・・・０ボルト〜１０ボルト
ＶCC-H ：発光部ＥＬＰ，ＥＬＰ’に電流を流すための駆動電圧
・・・２０ボルト
ＶCC-L ：第２ノード初期化電圧
・・・−１０ボルト
ＶOfs  ：第１ノードＮＤ1，ＮＤ1’の電位を初期化するための第１ノード初期化電圧
・・・０ボルト
Ｖth   ：駆動トランジスタＴＲD，ＴＲD’の閾値電圧
・・・３ボルト
ＶCat  ：給電線ＰＳ２に印加される電圧
・・・０ボルト
Ｖth-EL：発光部ＥＬＰ，ＥＬＰ’の閾値電圧
・・・３ボルト
【００９０】
第ｍ行、第ｎ列目の表示素子１１０を構成する第１駆動回路１１２の等価回路図を図４に示し、表示素子１１０の駆動方法のタイミングチャートを模式的に図５に示し、第１駆動回路１１２における各トランジスタのオン／オフ状態等を模式的に図６の（Ａ）乃至（Ｆ）に示す。
【００９１】
上述したように、第２発光素子１１１’の動作は、第１発光素子１１１の動作と同様である。図５に示すように、第１駆動回路１１２を構成する書込みトランジスタＴＲWのオン／オフ状態と、第２駆動回路１１２’を構成する書込みトランジスタＴＲW’のオン／オフ状態は同様である。第１駆動回路１１２の第１ノードＮＤ1の電位のタイミングチャートと、第２駆動回路１１２’の第１ノードＮＤ1’の電位のタイミングチャートとは同様である。また、第１駆動回路１１２の第２ノードＮＤ2の電位のタイミングチャートと、第２駆動回路１１２’の第２ノードＮＤ2’の電位のタイミングチャートとは同様である。
【００９２】
実施例１の表示素子の駆動方法においては、（ａ）第１ノードＮＤ1と第２ノードＮＤ2との間の電位差が第１駆動トランジスタＴＲDの閾値電圧Ｖthを超え、且つ、第２ノードＮＤ2と発光部（第１発光部）ＥＬＰの他端との間の電位差が発光部（第１発光部）ＥＬＰの閾値電圧Ｖth-ELを超えないように、第１ノードＮＤ1の電位及び第２ノードＮＤ2の電位を初期化する前処理を行う。
【００９３】
より具体的には、前記工程（ａ）において、走査回路１０１の動作に基づき、走査線ＳＣＬmからの信号によりオン状態とされた書込みトランジスタＴＲWを介して、信号出力回路１０２の動作に基づき、データ線ＤＴＬnから第１ノード初期化電圧ＶOfsを第１ノードＮＤ1に印加する。また、電源部１００の動作に基づき、第１駆動トランジスタＴＲDの一方のソース／ドレイン領域に、第２ノード初期化電圧ＶCC-Lを印加する。
【００９４】
実施例１の表示素子の駆動方法においては、次いで、（ｂ）第１ノードＮＤ1の電位を保った状態で、第１ノードＮＤ1の電位から第１駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電圧よりも高い電圧を、電源部１００から第１駆動トランジスタＴＲDの一方のソース／ドレイン領域に印加し、以て、第１ノードＮＤ1の電位から第１駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって第２ノードＮＤ2の電位を変化させる閾値電圧キャンセル処理を行う。
【００９５】
より具体的には、前記工程（ｂ）において、データ線ＤＴＬnから第１ノード初期化電圧ＶOfsを第１ノードＮＤ1に印加した状態で、電源部１００の動作に基づき、第１駆動トランジスタＴＲDの一方のソース／ドレイン領域に、駆動電圧ＶCC-Hを印加する。
【００９６】
実施例１の表示素子の駆動方法においては、その後、（ｃ）書込みトランジスタＴＲWを介して、データ線ＤＴＬnから映像信号ＶSigを第１ノードＮＤ1に印加する書込み処理を行う。
【００９７】
より具体的には、前記工程（ｃ）において、走査回路１０１の動作に基づき、走査線ＳＣＬmからの信号によりオン状態とされた書込みトランジスタＴＲWを介して、信号出力回路１０２の動作に基づき、データ線ＤＴＬnから映像信号ＶSigを第１ノードＮＤ1に印加する。
【００９８】
実施例１の駆動方法においては、次いで、書込みトランジスタＴＲWをオフ状態とすることにより第１ノードＮＤ1を浮遊状態とし、電源部１００から第１駆動トランジスタＴＲDを介して、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差の値に応じた電流を発光部（第１発光部）ＥＬＰに流すことにより、発光部ＥＬＰを駆動する。
【００９９】
尚、実施例１においては、前記工程（ｃ）における書込み処理において実質的に移動度補正処理が併せて行なわれる。詳細については後述する。
【０１００】
上記の工程（ａ）、工程（ｂ）、工程（ｃ）、及び、工程（ｄ）を、図５、図６の（Ａ）乃至（Ｆ）を参照して、以下、説明する。
【０１０１】
［期間−ＴＰ（２）-1］（図５及び図６の（Ａ）参照）
この［期間−ＴＰ（２）-1］は、例えば、前の表示フレームにおける動作であり、前回の各種の処理完了後に第（ｎ，ｍ）番目の表示素子１１０が発光状態にある期間である。即ち、第（ｎ，ｍ）番目の副画素を構成する表示素子１１０における第１発光部ＥＬＰには、後述する式（５）に基づくドレイン電流Ｉdsが流れている。第１表示素子１１１の輝度は、係るドレイン電流Ｉdsに対応した値である。第２表示素子１１１’の輝度も同様である。表示素子１１０にあっては、第１表示素子１１１の発光光と第２表示素子１１１’の発光光とが重畳されて発光する。発光光の減衰がないとすれば、表示素子１１０の輝度は、第１表示素子１１１の輝度あるいは第２表示素子１１１’の輝度の略２倍の輝度として観測される。書込みトランジスタＴＲWはオフ状態であり、第１駆動トランジスタＴＲDはオン状態である。第（ｎ，ｍ）番目の表示素子１１０の発光状態は、第（ｍ＋ｍ’）行目に配列された表示素子１１０の水平走査期間の開始直前まで継続される。
【０１０２】
図５に示す［期間−ＴＰ（２）0］〜［期間−ＴＰ（２）2］は、前回の各種の処理完了後の発光状態が終了した後から、次の書込み処理が行われる直前までの動作期間である。そして、［期間−ＴＰ（２）0］〜［期間−ＴＰ（２）2］において、第（ｎ，ｍ）番目の表示素子１１０は原則として非発光状態にある。尚、説明の便宜のため、［期間−ＴＰ（２）1］の始期、及び、［期間−ＴＰ（２）3］の終期は、それぞれ、第ｍ番目の水平走査期間の始期、及び、終期に一致するものとして説明する。
【０１０３】
以下、［期間−ＴＰ（２）0］〜［期間−ＴＰ（２）2］の各期間について、説明する。尚、［期間−ＴＰ（２）1］〜［期間−ＴＰ（２）3］の各期間の長さは、表示装置の設計に応じて適宜設定すればよい。
【０１０４】
［期間−ＴＰ（２）0］（図６の（Ｂ）参照）
この［期間−ＴＰ（２）0］は、例えば、前の表示フレームから現表示フレームにおける動作である。即ち、この［期間−ＴＰ（２）0］は、前の表示フレームにおける第（ｍ＋ｍ’）番目の水平走査期間から、現表示フレームにおける第（ｍ−１）番目の水平走査期間までの期間である。そして、この［期間−ＴＰ（２）0］において、第（ｎ，ｍ）番目の表示素子１１０は、原則として非発光状態にある。［期間−ＴＰ（２）-1］から［期間−ＴＰ（２）0］に移る時点で、電源部１００から供給される電圧を、電圧ＶCC-Hから電圧ＶCC-Lに切り替える。その結果、第２ノードＮＤ2の電位はＶCC-Lまで低下し、第１発光部ＥＬＰは非発光状態となる。また、第２ノードＮＤ2の電位低下に倣うように、浮遊状態の第１ノードＮＤ1の電位も低下する。
【０１０５】
［期間−ＴＰ（２）1］（図５及び図６の（Ｃ）参照）
この期間内に、上記の工程（ａ）、即ち、上述した前処理を行う。
【０１０６】
［期間−ＴＰ（２）1］から、現表示フレームにおける第ｍ行目の水平走査期間が開始する。［期間−ＴＰ（２）1］の始期から後述する［期間−ＴＰ（２）2］の終期迄、信号出力回路１０２の動作に基づき、データ線ＤＴＬnに第１ノード初期化電圧ＶOfsを印加する。電源部１００から第１駆動トランジスタＴＲDの一方のソース／ドレイン領域に電圧ＶCC-Lを印加した状態を維持し、［期間−ＴＰ（２）1］の開始時、走査回路１０１の動作に基づき、走査線ＳＣＬmをハイレベルとする。そして、走査線ＳＣＬmからの信号によりオン状態とされた書込みトランジスタＴＲWを介して、データ線ＤＴＬnから第１ノードＮＤ1に第１ノード初期化電圧ＶOfsを印加する。
【０１０７】
その結果、第１ノードＮＤ1の電位はＶOfs（０ボルト）となる。一方、第２ノードＮＤ2の電位はＶCC-L（−１０ボルト）である。第１ノードＮＤ1と第２ノードＮＤ2との間の電位差は１０ボルトであり、第１駆動トランジスタＴＲDの閾値電圧Ｖthは３ボルトであるので、第１駆動トランジスタＴＲDはオン状態である。尚、第２ノードＮＤ2と第１発光部ＥＬＰに備えられたカソード電極との間の電位差は−１０ボルトであり、第１発光部ＥＬＰの閾値電圧Ｖth-ELを超えない。
【０１０８】
［期間−ＴＰ（２）2］（図５及び図６の（Ｄ）参照）
この期間内に、上記の工程（ｂ）、即ち、上述した閾値電圧キャンセル処理を行う。
【０１０９】
［期間−ＴＰ（２）2］（図６の（Ｄ）参照）
即ち、走査線ＳＣＬmからの信号によりオン状態を維持した書込みトランジスタＴＲWを介してデータ線ＤＴＬnから第１ノードＮＤ1に第１ノード初期化電圧ＶOfsを印加した状態で、電源部１００から供給される電圧を、電圧ＶCC-Lから電圧ＶCC-Hに切り替え、電源部１００から第１駆動トランジスタＴＲDの一方のソース／ドレイン領域に電圧ＶCC-Hを印加する。その結果、第１ノードＮＤ1の電位は変化しないが（ＶOfs＝０ボルトを維持）、第１ノードＮＤ1の電位から第１駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。即ち、浮遊状態の第２ノードＮＤ2の電位が上昇する。そして、第１駆動トランジスタＴＲDのゲート電極と他方のソース／ドレイン領域との間の電位差がＶthに達すると、第１駆動トランジスタＴＲDがオフ状態となる。具体的には、浮遊状態の第２ノードＮＤ2の電位が（ＶOfs−Ｖth＝−３ボルト）に近づき、最終的に（ＶOfs−Ｖth）となる。ここで、以下の式（２）が保証されていれば、云い換えれば、式（２）を満足するように電位を選択、決定しておけば、第１発光部ＥＬＰが発光することはない。
【０１１０】
（ＶOfs−Ｖth）＜（Ｖth-EL＋ＶCat）    （２）
【０１１１】
この［期間−ＴＰ（２）2］にあっては、第２ノードＮＤ2の電位は、最終的に、（ＶOfs−Ｖth）となる。即ち、第１駆動トランジスタＴＲDの閾値電圧Ｖth、及び、第１駆動トランジスタＴＲDのゲート電極を初期化するための電圧ＶOfsのみに依存して、第２ノードＮＤ2の電位は決定される。そして、第１発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１１２】
［期間−ＴＰ（２）3］（図５及び図６の（Ｅ）参照）
この期間内に、上記の工程（ｃ）、即ち、上述した書込み処理を行う。
【０１１３】
［期間−ＴＰ（２）3］（図６の（Ｅ）参照）
次に、書込み処理を行う。具体的には、書込みトランジスタＴＲWのオン状態を維持したまま、データ線ＤＴＬnの電位を、発光部ＥＬＰ，ＥＬＰ’における輝度を制御するための映像信号ＶSigとする。その結果、第１ノードＮＤ1の電位はＶSigへと上昇する。第１駆動トランジスタＴＲDはオン状態である。尚、書込みトランジスタＴＲWを、一旦、オフ状態とし、データ線ＤＴＬnの電位を、第１発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigに変更し、その後、走査線ＳＣＬmをハイレベルとすることによって、書込みトランジスタＴＲWをオン状態としてもよい。
【０１１４】
ここで、容量部Ｃ1の値を値ｃ1とし、第１発光部ＥＬＰの容量ＣELの値を値ｃELとする。そして、第１駆動トランジスタＴＲDのゲート電極と他方のソース／ドレイン領域との間の寄生容量の値をｃgsとする。第１駆動トランジスタＴＲDのゲート電極の電位がＶOfsからＶSig（＞ＶOfs）に変化したとき、容量部Ｃ1の両端の電位（換言すれば、第１ノードＮＤ1と第２ノードＮＤ2の電位）は、原則として、変化する。即ち、第１駆動トランジスタＴＲDのゲート電極の電位（＝第１ノードＮＤ1の電位）の変化分（ＶSig−ＶOfs）に基づく電荷が、容量部Ｃ1、第１発光部ＥＬＰの容量ＣEL、第１駆動トランジスタＴＲDのゲート電極と他方のソース／ドレイン領域との間の寄生容量に振り分けられる。然るに、値ｃELが、値ｃ1及び値ｃgsと比較して十分に大きな値であれば、第１駆動トランジスタＴＲDのゲート電極の電位の変化分（ＶSig−ＶOfs）に基づく第１駆動トランジスタＴＲDの他方のソース／ドレイン領域（第２ノードＮＤ2）の電位の変化は小さい。そして、一般に、第１発光部ＥＬＰの容量ＣELの値ｃELは、容量部Ｃ1の値ｃ1及び第１駆動トランジスタＴＲDの寄生容量の値ｃgsよりも大きい。そこで、説明の便宜のため、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化は考慮せずに説明を行う。尚、図５に示した駆動のタイミングチャートは、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化を考慮せずに示した。
【０１１５】
実施例１の駆動方法にあっては、第１駆動トランジスタＴＲDの一方のソース／ドレイン領域に電源部１００から電圧ＶCC-Hが印加された状態で、第１駆動トランジスタＴＲDのゲート電極に映像信号ＶSigが印加される。このため、図５に示すように、［期間−ＴＰ（２）3］において第２ノードＮＤ2の電位が上昇する。この電位の上昇量ΔＶ（電位補正値）については後述する。第１駆動トランジスタＴＲDのゲート電極（第１ノードＮＤ1）の電位をＶgとし、他方のソース／ドレイン領域（第２ノードＮＤ2）の電位をＶsとしたとき、上述した第２ノードＮＤ2の電位の上昇を考慮しなければ、Ｖgの値、Ｖsの値は以下のとおりとなる。第１ノードＮＤ1と第２ノードＮＤ2の電位差、即ち、第１駆動トランジスタＴＲDのゲート電極とソース領域として働く他方のソース／ドレイン領域との間の電位差Ｖgsは、以下の式（３）で表すことができる。
【０１１６】
Ｖg ＝ＶSig
Ｖs ≒ＶOfs−Ｖth
Ｖgs≒ＶSig−（ＶOfs−Ｖth）      （３）
【０１１７】
即ち、第１駆動トランジスタＴＲDに対する書込み処理において得られたＶgsは、第１発光部ＥＬＰにおける輝度を制御するための映像信号ＶSig、第１駆動トランジスタＴＲDの閾値電圧Ｖth、及び、第１駆動トランジスタＴＲDのゲート電極を初期化するための電圧ＶOfsのみに依存している。そして、第１発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１１８】
次いで、移動度補正処理について簡単に説明する。実施例１の駆動方法にあっては、描き込み処理において、第１駆動トランジスタＴＲDの特性（例えば、移動度μの大小等）に応じて第１駆動トランジスタＴＲDの他方のソース／ドレイン領域の電位（即ち、第２ノードＮＤ2の電位）を変化させる移動度補正処理が併せて行われる。
【０１１９】
第１駆動トランジスタＴＲDをポリシリコン薄膜トランジスタ等から作製した場合、トランジスタ間で移動度μにばらつきが生じることは避け難い。従って、移動度μに差異がある複数の第１駆動トランジスタＴＲDのゲート電極に同じ値の映像信号ＶSigを印加したとしても、移動度μの大きい第１駆動トランジスタＴＲDを流れるドレイン電流Ｉdsと、移動度μの小さい第１駆動トランジスタＴＲDを流れるドレイン電流Ｉdsとの間に、差異が生じてしまう。そして、このような差異が生じると、表示装置の画面の均一性（ユニフォーミティ）が損なわれてしまう。
【０１２０】
上述したように、実施例１の駆動方法にあっては、第１駆動トランジスタＴＲDの一方のソース／ドレイン領域に電源部１００から電圧ＶCC-Hが印加された状態で、第１駆動トランジスタＴＲDのゲート電極に映像信号ＶSigが印加される。このため、図５に示すように、［期間−ＴＰ（２）3］において第２ノードＮＤ2の電位が上昇する。第１駆動トランジスタＴＲDの移動度μの値が大きい場合、第１駆動トランジスタＴＲDの他方のソース／ドレイン領域における電位（即ち、第２ノードＮＤ2の電位）の上昇量ΔＶ（電位補正値）は大きくなる。逆に、第１駆動トランジスタＴＲDの移動度μの値が小さい場合、第１駆動トランジスタＴＲDの他方のソース／ドレイン領域における電位の上昇量ΔＶ（電位補正値）は小さくなる。ここで、第１駆動トランジスタＴＲDのゲート電極とソース領域として働く他方のソース／ドレイン領域との間の電位差Ｖgsは、式（３）から以下の式（４）のように変形される。
【０１２１】
Ｖgs≒ＶSig−（ＶOfs−Ｖth）−ΔＶ      （４）
【０１２２】
尚、書き込み処理を実行するための所定の時間（［期間−ＴＰ（２）3］の全時間ｔ0）は、表示装置の設計の際、設計値として予め決定しておけばよい。また、このときの第１駆動トランジスタＴＲDの他方のソース／ドレイン領域における電位（ＶOfs−Ｖth＋ΔＶ）が以下の式（２’）を満足するように、［期間−ＴＰ（２）2］の全時間ｔ0は決定されている。そして、これによって、［期間−ＴＰ（２）2］において、第１発光部ＥＬＰが発光することはない。更には、この移動度補正処理によって、係数ｋ（≡（１／２）・（Ｗ／Ｌ）・Ｃox）のばらつきの補正も同時に行われる。
【０１２３】
（ＶOfs−Ｖth＋ΔＶ）＜（Ｖth-EL＋ＶCat）    （２’）
【０１２４】
［期間−ＴＰ（２）4］（図５及び図６の（Ｆ）参照）
以上の操作によって、閾値電圧キャンセル処理、書込み処理、書込み処理において行われる移動度補正処理が完了する。その後、この期間内に、上記の工程（ｄ）を以下のように行う。即ち、第１駆動トランジスタＴＲDの一方のソース／ドレイン領域に電源部１００から電圧ＶCC-Hが印加された状態を維持した状態で、走査回路１０１の動作に基づき走査線ＳＣＬmをローレベルとし、書込みトランジスタＴＲWをオフ状態とし、第１ノードＮＤ1、即ち、第１駆動トランジスタＴＲDのゲート電極を浮遊状態とする。従って、以上の結果として、第２ノードＮＤ2の電位は上昇する。
【０１２５】
ここで、上述したとおり、第１駆動トランジスタＴＲDのゲート電極は浮遊状態にあり、しかも、容量部Ｃ1が存在するが故に、所謂ブートストラップ回路におけると同様の現象が第１駆動トランジスタＴＲDのゲート電極に生じ、第１ノードＮＤ1の電位も上昇する。その結果、第１駆動トランジスタＴＲDのゲート電極とソース領域として働く他方のソース／ドレイン領域との間の電位差Ｖgsは、式（４）の値を保持する。
【０１２６】
また、第２ノードＮＤ2の電位が上昇し、（Ｖth-EL＋ＶCat）を超えるので、第１発光部ＥＬＰは発光を開始する。このとき、第１発光部ＥＬＰを流れる電流は、第１駆動トランジスタＴＲDのドレイン領域からソース領域へと流れるドレイン電流Ｉdsであるので、式（１）で表すことができる。ここで、式（１）と式（４）から、式（１）は、以下の式（５）のように変形することができる。
【０１２７】
Ｉds＝ｋ・μ・（ＶSig−ＶOfs−ΔＶ）2    （５）
【０１２８】
従って、第１発光部ＥＬＰを流れる電流Ｉdsは、例えば、ＶOfsを０ボルトに設定したとした場合、第１発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigの値から、第１駆動トランジスタＴＲDの移動度μに起因した第２ノードＮＤ2（第１駆動トランジスタＴＲDの他方のソース／ドレイン領域）における電位補正値ΔＶの値を減じた値の２乗に比例する。云い換えれば、第１発光部ＥＬＰを流れる電流Ｉdsは、第１発光部ＥＬＰの閾値電圧Ｖth-EL、及び、第１駆動トランジスタＴＲDの閾値電圧Ｖthには依存しない。即ち、第１発光部ＥＬＰの発光量（輝度）は、第１発光部ＥＬＰの閾値電圧Ｖth-ELの影響、及び、第１駆動トランジスタＴＲDの閾値電圧Ｖthの影響を受けない。そして、第（ｎ，ｍ）番目の表示素子１１０を構成する第１発光素子１１１の輝度は、係る電流Ｉdsに対応した値である。
【０１２９】
しかも、移動度μの大きな第１駆動トランジスタＴＲDほど、電位補正値ΔＶが大きくなるので、式（４）の左辺のＶgsの値が小さくなる。従って、式（５）において、移動度μの値が大きくとも、（ＶSig−ＶOfs−ΔＶ）2の値が小さくなる結果、ドレイン電流Ｉdsを補正することができる。即ち、移動度μの異なる第１駆動トランジスタＴＲDにおいても、映像信号ＶSigの値が同じであれば、ドレイン電流Ｉdsが略同じとなる結果、第１発光部ＥＬＰを流れ、第１発光部ＥＬＰの輝度を制御する電流Ｉdsが均一化される。即ち、移動度μのばらつき（更には、ｋのばらつき）に起因する発光部の輝度のばらつきを補正することができる。
【０１３０】
そして、第１発光部ＥＬＰの発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。この時点は、［期間−ＴＰ（２）-1］の終わりに相当する。第２発光素子１１１’においても上述したと同様である。
【０１３１】
上述したように、実施例１の表示素子の駆動方法によれば、第１発光部ＥＬＰを流れる電流Ｉdsは、第１発光部ＥＬＰの閾値電圧Ｖth-EL、及び、第１駆動トランジスタＴＲDの閾値電圧Ｖthには依存しない。また、移動度μの異なる第１駆動トランジスタＴＲDにおいても、映像信号ＶSigの値が同じであれば、ドレイン電流Ｉdsが略同じとなる結果、第１発光部ＥＬＰを流れ、第１発光部ＥＬＰの輝度を制御する電流Ｉdsが均一化される。第２発光素子１１１’においても上述したと同様である。これにより、輝度の均一性に優れた画像を表示することができる。
【０１３２】
次いで、図７、図８の（Ａ）及び（Ｂ）、並びに、図９の（Ａ）及び（Ｂ）を参照して、一方の発光部が短絡しているときの動作を説明する。以下の説明においては、第１発光部ＥＬＰは正常であり、第２発光部ＥＬＰ’は短絡しているとして説明する。
【０１３３】
図７は、第２発光部ＥＬＰ’が短絡しているときの、実施例１の表示装置を構成する第ｍ行、第ｎ列目の表示素子１１０の等価回路図である。図８の（Ａ）は、第２発光部ＥＬＰ’が正常であるときの、図５に示す期間［期間−ＴＰ（２）3］における第１駆動回路１１２の動作を説明するための模式的な回路図である。図８の（Ｂ）は、第２発光部ＥＬＰ’が短絡しているときの、図５に示す期間［期間−ＴＰ（２）3］における第１駆動回路１１２の動作を説明するための模式的な回路図である。図９の（Ａ）は、第２発光部ＥＬＰ’が正常であるときの、第１駆動回路１１２における第１ノードＮＤ1と第２ノードＮＤ2の電位変化の模式的なタイミングチャートである。図９の（Ｂ）は、第２発光部ＥＬＰ’が短絡しているときの、第１駆動回路１１２における第１ノードＮＤ1と第２ノードＮＤ2の電位変化の模式的なタイミングチャートである。
【０１３４】
図７に示すように、第２発光部ＥＬＰ’が短絡している状態は、模式的には、第２発光部ＥＬＰ’の両端が短絡抵抗ＲSrtで接続されているとして表すことができる。ここで、短絡抵抗ＲSrtは小さな値であり、容量増加手段１１３を構成する補助容量部１１４と給電線ＰＳ２とは、短絡している第２発光部ＥＬＰ’を介して電気的に接続される。これにより、他方の発光素子（この場合は第１発光素子１１１）を構成する第１駆動回路１１２の第２ノードＮＤ2と給電線ＰＳ２との間の容量が増加する。
【０１３５】
上述したように、実施例１の駆動方法にあっては、第１駆動トランジスタＴＲDの一方のソース／ドレイン領域に電源部１００から電圧ＶCC-Hが印加された状態で、第１駆動トランジスタＴＲDのゲート電極に映像信号ＶSigが印加される。このため、［期間−ＴＰ（２）3］において第２ノードＮＤ2の電位が上昇する。
【０１３６】
ここで、第１発光部ＥＬＰと第２発光部ＥＬＰ’が共に正常な場合には、第１駆動回路１１２の第２ノードＮＤ2の電位と、第２駆動回路１１２’の第２ノードＮＤ2’の電位とは同様である。従って、表示素子１１０における動作全般において、補助容量部１１４の両端の電位差は０であり、電荷は蓄積されない。換言すれば、電気的には、補助容量部１１４は存在していない状態にある。
【０１３７】
従って、図８の（Ａ）に示すように、［期間−ＴＰ（２）3］の動作においても、補助容量部１１４は何ら影響を与えない。［期間−ＴＰ（２）3］における第２ノードＮＤ2の電位の上昇量ΔＶ（電位補正値）は、基本的には、第１駆動トランジスタＴＲDを介して第２ノードＮＤ2に流れ込む電荷と、容量部Ｃ1の値ｃ1、及び、第１発光部ＥＬＰの容量ＣELの値ｃELにより定まる。
【０１３８】
一方、第２発光部ＥＬＰ’が短絡しているときには、第１駆動回路１１２の第２ノードＮＤ2と給電線ＰＳ２との間には、補助容量部１１４が接続された状態にある。回路的には、第１発光部ＥＬＰの容量ＣELと並列に補助容量部１１４が接続されている状態となる。
【０１３９】
従って、図８の（Ｂ）に示すように、［期間−ＴＰ（２）3］における第２ノードＮＤ2の電位の上昇量ΔＶ（電位補正値）は、第１駆動トランジスタＴＲDを介して第２ノードＮＤ2に流れ込む電荷と、容量部Ｃ1の値ｃ1、補助容量部１１４の値、及び、第１発光部ＥＬＰの容量ＣELの値ｃELにより定まる。そして、第２ノードＮＤ2と給電線ＰＳ２との間の容量の値が大きい程、第２ノードＮＤ2の電位は上昇し難くなる。
【０１４０】
これにより、図９の（Ａ）及び（Ｂ）に示すように、第１発光部ＥＬＰと第２発光部ＥＬＰ’が共に正常な場合と、第２発光部ＥＬＰ’が短絡しているときとで、［期間−ＴＰ（２）3］における第２ノードＮＤ2の電位補正値ΔＶが変化する。第２発光部ＥＬＰ’が短絡しているときには、電位補正値ΔＶは小さくなる。
【０１４１】
従って、第２発光部ＥＬＰ’が短絡していると、第１発光素子１１１における電位補正値ΔＶは小さくなる。結果として、上述した式（５）に示すドレイン電流Ｉdsの値は大きくなり、第１発光素子１１１は本来の輝度よりも高い輝度で発光する。
【０１４２】
以上説明したように、実施例１にあっては、表示装置の周辺回路の構成を複雑にすることなく、一方の発光部が短絡して正常に動作しない場合に、正常に動作する他方の発光素子を本来よりも高い輝度となるように発光させることができる。一方の発光部が開放不良を起こして正常に動作しない場合においても、レーザリペア等の技術を用いてこの発光部を短絡させることにより、同様に、正常に動作する他方の発光素子を本来よりも高い輝度となるように発光させることができる。
【０１４３】
また、実施例１にあっては、所定の発光色を示す第１発光部ＥＬＰと、第１発光部ＥＬＰの上側に設けられた、該所定の発光色を示す第２発光部ＥＬＰ’を備えている。これにより、一方の発光部が短絡して非発光状態になったとしても、表示素子１１０における発光領域の一部が欠けたように視認されることがない。従って、一方の発光部が非発光状態となっても、発光領域の一部が欠けたように視認されることもない。
【０１４４】
実施例１の表示装置及び表示素子１１０の製造方法の概要を、以下、図１０の（Ａ）乃至（Ｃ）、図１１の（Ａ）及び（Ｂ）、図１２の（Ａ）及び（Ｂ）、図１３の（Ａ）及び（Ｂ）、図１４の（Ａ）及び（Ｂ）、並びに、図１５の（Ａ）及び（Ｂ）を参照して説明する。
【０１４５】
［工程−１００］（図１０の（Ａ）及び（Ｂ）参照）
支持体２０上に、副画素を構成する表示素子１１０毎に、第１駆動回路１１２、第２駆動回路１１２’を構成するＴＦＴを周知の方法で作製する。尚、図１０の（Ａ）においては、図３と同様に、第１駆動回路１１２を構成する第１駆動トランジスタＴＲD等が図示されている。他のトランジスタや容量部Ｃ1’、補助容量部１１４を構成する構成要素は隠れて見えない。
【０１４６】
図１０の（Ｂ）は、第２駆動トランジスタＴＲD’を構成するＴＦＴを示す。他のトランジスタは隠れて見えない。尚、以下の説明において参照する図面のうち、図１０の（Ｂ）のみが場所を異にした支持体２０等の模式的な一部端面図である。第２駆動トランジスタＴＲD’の構成は、第１駆動トランジスタＴＲDの構成と同様であるので説明を省略する。尚、区別のため、第２駆動トランジスタＴＲD’の構成要素の参照番号にはダッシュを付して表した。
【０１４７】
また、図１０の（Ａ）及び（Ｂ）に示すように、容量部Ｃ1を構成する電極３７と、容量部Ｃ1’を構成する電極３７’とを、支持体２０上に形成した。電極３７，３７’や図示せぬ補助容量部１１４を構成する一方の電極を、ゲート電極３１，３１’の形成プロセスにおいて同時に形成したが、これに限るものではない。尚、図示した例にあっては、ＴＦＴをボトムゲート型としたが、トップゲート型であってもよい。
【０１４８】
［工程−１１０］（図１０の（Ｃ）参照）
次いで、全面に、導電材料層を形成した後、フォトリソグラフィ技術及びエッチング技術に基づき、電極３８，３８’、配線３９、及び、補助容量部１１４を構成する図示せぬ他方の電極を形成する。
【０１４９】
尚、電極３８’と第２駆動トランジスタＴＲD’のソース／ドレイン領域３６’との接続部は隠れて見えない。また、配線３９は第１駆動トランジスタＴＲDのソース／ドレイン領域３５の他、第２駆動トランジスタＴＲD’のソース／ドレイン領域３５’にも接続されているが、この接続部も隠れて見えない。図示されてはいないが、電極３８’の一部と電極３７’とは対向しており、容量部Ｃ1’を構成している。尚、補助容量部１１４と、駆動トランジスタＴＲD，ＴＲD’との接続部分も、隠れて見えない。
【０１５０】
［工程−１２０］（図１１の（Ａ）及び（Ｂ）参照）
その後、支持体２０上に、ＴＦＴ、電極３８，３８’、配線３９、及び、補助容量部１１４を構成する図示せぬ他方の電極を覆うように、ＳｉＯ2から成る層間絶縁層４１をＣＶＤ法にて成膜する。次いで、フォトリソグラフィ技術及びエッチング技術に基づき、層間絶縁層４１に、底部に電極３８の上面が露出した開口部５２’を形成する。また、併せて、底部に電極３８’の上面が露出するように、後述する開口部５９’に相当する層間絶縁層４１の部分を除去する。尚、層間絶縁層４１を、ポリイミド樹脂等から成る有機絶縁層から構成してもよいし、ＳｉＯ2等の無機絶縁層とポリイミド樹脂等の有機絶縁層の積層構造として構成してもよい。
【０１５１】
その後、層間絶縁層４１上に、真空蒸着法とエッチング法との組合せに基づき、アルミニウムから成る下部電極５１を形成し、併せて、配線５３を形成する。尚、下部電極５１は、開口部５２’内に設けられたコンタクトプラグ５２を介して、電極３８に電気的に接続されている。
【０１５２】
［工程−１３０］（図１２の（Ａ）参照）
次いで、全面に、第２層間絶縁層４２を形成する。具体的には、スピンコーティング法に基づき、厚さ１μｍのポリイミド樹脂から成る第２層間絶縁層４２を形成する。尚、第２層間絶縁層４２を、ＳｉＯ2等の無機絶縁層から構成してもよい。
【０１５３】
［工程−１４０］（図１２の（Ｂ）及び図１３の（Ａ）参照）
その後、第１有機層５４を形成する。先ず、底部に下部電極５１が露出した開口部５４’をエッチング法に基づき形成する。尚、開口部５４’を囲む第２層間絶縁層４２の部分は、なだらかな斜面を構成していることが好ましい。併せて、底部に配線５３が露出した開口部５６’と、底部に電極３８’が露出した開口部５９’を形成する。
【０１５４】
そして、開口部５４’の底部に露出した下部電極５１の部分の上から、開口部５４’を取り囲む第２層間絶縁層４２の部分に亙り、第１有機層５４を形成する。尚、第１有機層５４は、例えば、有機材料から成る正孔輸送層、電子輸送層を兼ねた発光層が順次積層されている。尚、便宜のため、図においては、第１有機層５４を１層として表した。他の実施例において参照する図面においても同様である。
【０１５５】
具体的には、下部電極５１の表面の有機付着物の除去、正孔注入性の向上のために、プラズマ処理を行う。導入するガスとして、酸素ガス、窒素ガス、アルゴンガスを挙げることができるが、実施例１にあっては、具体的には、処理パワー１００Ｗ、処理時間１８０秒の酸素プラズマ処理を行う。第２層間絶縁層４２の表面は、酸素プラズマ処理によって化学的に活性な状態となる。
【０１５６】
次いで、第２層間絶縁層４２の上方に各副画素を構成する第１有機層５４を形成するためのメタルマスク（図示せず）を配置した状態で、抵抗加熱に基づき、有機材料を真空蒸着する。有機材料は、メタルマスクに設けられた開口を通過し、副画素を構成する開口部５４’の底部に露出した下部電極５１の部分の上から、開口部５４’を取り囲む第２層間絶縁層４２の部分に亙り堆積する。
【０１５７】
緑色発光副画素を構成する表示素子１１０における第１有機層５４にあっては、正孔注入層として、例えば、ｍ−ＭＴＤＡＴＡ［4,4',4"-tris(3-methylphenylphenylamino)triphenylamine］を２５ｎｍの膜厚で蒸着させる。次に、正孔輸送層として、例えば、α−ＮＰＤ［4,4-bis(N-1-naphthyl-N-phenylamino)biphenyl］を３０ｎｍの膜厚で蒸着する。次いで、電子輸送層を兼ねる発光層として、例えば、Ａｌｑ３［tris(8-quinolinolato)aluminum(III)］を５０ｎｍの膜厚で蒸着する。これらの層は、同一の真空蒸着装置内で連続して蒸着する。
【０１５８】
また、青色発光副画素を構成する表示素子１１０における第１有機層５４にあっては、正孔注入層として、例えば、ｍ−ＭＴＤＡＴＡを１８ｎｍの膜厚で蒸着する。次いで、正孔輸送層として、例えば、α−ＮＰＤを３０ｎｍの膜厚で蒸着する。更に、正孔ブロック層を兼ねる発光層として、例えば、バソクプロイン［Bathocuproine：2,9-dimethyl-4,7-diphenyl-1,10phenanthroline］を１４ｎｍの膜厚で蒸着した後、発光層として、例えば、Ａｌｑ３を例えば３０ｎｍの膜厚で蒸着する。これらの層は、同一の真空蒸着装置内で連続して蒸着する。
【０１５９】
更には、赤色発光副画素を構成する表示素子１１０における第１有機層５４にあっては、正孔注入層として、例えば、ｍ−ＭＴＤＡＴＡを５５ｎｍの膜厚で蒸着する。次いで、正孔輸送層として、例えば、α−ＮＰＤを３０ｎｍの膜厚で蒸着する。更には、発光層として、例えば、ＢＳＢ−ＢＣＮ［2,5-bis{4-(N-methoxyphenyl-N-phenylamino)styryl}benzene-1,4-dicarbonitrile］を蒸着した後、電子輸送層として、例えば、Ａｌｑ３を３０ｎｍの膜厚で蒸着する。これらの層は、同一の真空蒸着装置内で連続して蒸着する。
【０１６０】
［工程−１５０］（図１３の（Ｂ）参照）
その後、中間電極５５を形成する。第２層間絶縁層４２の上方に中間電極５５を形成するためのメタルマスク（図示せず）を配置した状態で、第１有機層５４に対して影響を及ぼすことのない程度に成膜粒子のエネルギーが小さい成膜方法である真空蒸着法に基づき、中間電極５５の形成を行う。第１有機層５４の形成と同一の真空蒸着装置内において連続して中間電極５５の形成を行うことで、大気中の水分や酸素による第１有機層５４等の劣化を防止することができる。例えば、Ｍｇ−Ａｇ（体積比１０：１）の共蒸着膜を成膜することで、中間電極５５を得ることができる。中間電極５５は、コンタクトプラグ５６を介して配線５３と電気的に接続されている。
【０１６１】
［工程−１６０］（図１４の（Ａ）参照）
その後、第２有機層５７を形成する。具体的には、中間電極５５を概ね覆うように第２有機層５７を形成するためのメタルマスク（図示せず）を中間電極５５の上方に配置した状態で、抵抗加熱に基づき、有機材料を真空蒸着する。有機材料は、メタルマスクに設けられた開口を通過し、中間電極５５上に堆積する。尚、後述する上部電極５８と中間電極５５とが直接接触しないように、第２有機層５７は、開口部５９’付近の中間電極５５の縁を覆うように、第２層間絶縁層４２上に亙り、形成されている。
【０１６２】
表示素子１１０における第２有機層５７の形成方法は、積層の順序を逆にする他は、第１有機層５４において説明したと同様である。例えば、緑色発光副画素を構成する表示素子１１０における第２有機層５７にあっては、電子輸送層を兼ねる発光層として、例えば、Ａｌｑ３を５０ｎｍの膜厚で蒸着する。次に、正孔輸送層として、例えば、α−ＮＰＤを３０ｎｍの膜厚で蒸着した後、正孔注入層として、例えば、ｍ−ＭＴＤＡＴＡを２５ｎｍの膜厚で蒸着させる。これらの層は、同一の真空蒸着装置内で連続して蒸着する。尚、便宜のため、図においては、第２有機層５７を１層として表した。他の実施例において参照する図面においても同様である。青色発光副画素を構成する表示素子１１０における第２有機層５７、赤色発光副画素を構成する表示素子１１０における第２有機層５７の形成方法も、積層の順序を逆にする他は、第１有機層５４において説明したと同様であるので、説明を省略する。
【０１６３】
［工程−１７０］（図１４の（Ｂ）参照）
次いで、副画素を構成する表示素子１１０毎に、第２有機層５７の上方に上部電極５８を形成するためのメタルマスク（図示せず）を配置した状態で、第２有機層５７に対して影響を及ぼすことのない程度に成膜粒子のエネルギーが小さい成膜方法である真空蒸着法に基づき、副画素を構成する表示素子１１０毎に上部電極５８の形成を行う。第２有機層５７を大気に暴露することなく、第２有機層５７の形成と同一の真空蒸着装置内において連続して上部電極５８の形成を行うことで、大気中の水分や酸素による第２有機層５７等の劣化を防止することができる。具体的には、ＩＴＯの蒸着膜を成膜することで、上部電極５８を得ることができる。上部電極は、コンタクトプラグ５９を介して、電極３８’と電気的に接続されている。
【０１６４】
［工程−１８０］（図１５の（Ａ）参照）
次いで、全面に、窒化シリコン（Ｓｉ1-xＮx）から成る絶縁性の保護膜４３をＣＶＤ法に基づき形成する。保護膜４３の形成は、上部電極５８を大気に暴露することなく、連続して行うことで、大気中の水分や酸素による第２有機層５７等の劣化を防止することができる。また、有機材料から成る保護膜を真空蒸着法に基づき形成してもよい。
【０１６５】
［工程−１９０］（図１５の（Ｂ）参照）
その後、保護膜４３と基板６０とを、紫外線硬化型接着剤から成る接着層４４によって接着する。最後に、外部回路との接続を行うことで、表示装置を完成させることができる。尚、保護膜４３上に透明基板を配置し、外周部を接着剤等で封止した状態で、表示領域を覆う空間に充填剤を充填した構成としてもよい。あるいは、該空間内に窒素ガス等の不活性ガスを封入するとともに、該空間に連通する領域に乾燥剤を封入した構成としてもよい。後述する他の実施例においても同様である。
【実施例２】
【０１６６】
実施例２は実施例１の変形である。実施例２も、本発明の表示素子、及び、本発明の表示装置、並びに、本発明の表示素子の駆動方法に関する。実施例２の表示装置を構成する第ｍ行、第ｎ列目の表示素子２１０の等価回路図を図１６に示す。
【０１６７】
実施例１においては、容量増加手段１１３は補助容量部１１４から構成されている。これに対し、実施例２においては、容量増加手段は、補助容量部、第１スイッチング手段、及び、第２スイッチング手段から構成されている。上述した点が相違する他、実施例２の表示素子２１０の構成は、実施例１の表示素子１１０において説明したと同様である。
【０１６８】
上述したように、図１６に示す第１発光素子２１１及び第１駆動回路２１２の構成は、実施例１において説明した第１発光素子１１１及び第１駆動回路１１２と同様である。同様に、図１６に示す第２発光素子２１１’及び第２駆動回路２１２’の構成は、実施例１において説明した第２発光素子１１１’及び第２駆動回路１１２’と同様である。これらについての説明は省略する。図１６に示す補助容量部２１４は、第２ノードＮＤ2，ＮＤ2’に直接接続されてはいないといった相違はあるが、補助容量部自体の基本的な構成は、実施例１において説明した補助容量部１１４と同様である。
【０１６９】
表示素子２１０を備えた実施例２の表示装置の概念図は、実施例１において参照した図２において、表示素子１１０を表示素子２１０と、第１発光素子１１１を第１発光素子２１１と、第２発光素子１１１’を第２発光素子２１１’と、容量増加手段１１３を容量増加手段２１３と置き換えたと同様である。実施例２の表示装置の概念図は省略する。また、実施例２の表示装置の模式的な一部断面図も、実施例１において参照した図３において、上述したように参照番号を置き換えたと同様である。実施例２の表示装置の模式的な一部断面図は省略する。
【０１７０】
図１６に示すように、容量増加手段２１３は、補助容量部２１４、第２駆動回路２１２’の第２ノードＮＤ2’の電圧に基づいて動作する第１スイッチング手段２１５、及び、第１駆動回路２１２の第２ノードＮＤ2の電圧に基づいて動作する第２スイッチング手段２１６から構成されている。第１駆動回路２１２の第２ノードＮＤ2と補助容量部２１４の一端との間には、第１スイッチング手段２１５が配されている。第２駆動回路２１２’の第２ノードＮＤ2’と補助容量部２１４の一端との間には、第２スイッチング手段２１６が配されている。補助容量部２１４の他端は給電線ＰＳ２に接続されている。
【０１７１】
第１スイッチング手段２１５と第２スイッチング手段２１６とは、それぞれ、同一導電型のトランジスタ（実施例２にあってはｎチャネル型トランジスタ）から構成されている。以下、説明の便宜のため、第１スイッチング手段２１５を構成するトランジスタを単にトランジスタ２１５と表し、第２スイッチング手段２１６を構成するトランジスタを単にトランジスタ２１６と表す。トランジスタ２１５のゲート電極は、第２駆動回路２１２’の第２ノードＮＤ2’に接続されている。トランジスタ２１６のゲート電極は、第１駆動回路２１２の第２ノードＮＤ2に接続されている。
【０１７２】
より具体的には、トランジスタ２１５の一方のソース／ドレイン領域とトランジスタ２１６のゲート電極とは接続されており、ノードＮＤAを構成する。ノードＮＤAと第１駆動回路２１２の第２ノードＮＤ2とが接続されている。トランジスタ２１６の一方のソース／ドレイン領域とトランジスタ２１５のゲート電極とは接続されており、ノードＮＤBを構成する。ノードＮＤBと第２駆動回路２１２’の第２ノードＮＤ2’とが接続されている。トランジスタ２１５の他方のソース／ドレイン領域とトランジスタ２１６の他方のソース／ドレイン領域とは補助容量部２１４の一端に接続されており、ノードＮＤCを構成する。
【０１７３】
第１発光素子２１１及び第２発光素子２１１’が共に正常に動作するときの、実施例２の表示素子２１０の駆動方法の各動作は、基本的には実施例１において図５を参照して説明したと同様である。理解を助けるため、先ず、第１発光素子２１１及び第２発光素子２１１’が共に正常に動作するときの動作を説明する。説明の便宜のため、容量増加手段２１３を構成するトランジスタ２１５とトランジスタ２１６は、設計上、略同様の電気的特性を備えているとし、その閾値電圧は０ボルトであるとする。
【０１７４】
図１７の（Ａ）は、第１発光素子２１１及び第２発光素子２１１’が共に正常に動作するときの、図５に示す期間［期間−ＴＰ（２）1］における第１駆動回路２１２と第２駆動回路２１２’の動作を説明するための模式的な回路図である。図１７の（Ｂ）は、第１発光素子２１１及び第２発光素子２１１’が共に正常に動作するときの、図５に示す期間［期間−ＴＰ（２）2］における第１駆動回路２１２と第２駆動回路２１２’の動作を説明するための模式的な回路図である。
【０１７５】
図１８の（Ａ）は、図１７の（Ｂ）に引き続き、第１発光素子２１１及び第２発光素子２１１’が共に正常に動作するときの、図５に示す期間［期間−ＴＰ（２）2］における第１駆動回路２１２と第２駆動回路２１２’の動作を説明するための模式的な回路図である。図１８の（Ｂ）は、第１発光素子２１１及び第２発光素子２１１’が共に正常に動作するときの、図５に示す期間［期間−ＴＰ（２）3］における第１駆動回路２１２と第２駆動回路２１２’の動作を説明するための模式的な回路図である。
【０１７６】
尚、上述した図１７の（Ａ）及び（Ｂ）、並びに、図１８の（Ａ）及び（Ｂ）においては、便宜のため、第２駆動回路２１２’については、第２発光部ＥＬＰ’付近の回路のみを図示した。後述する図１９の（Ａ）及び（Ｂ）、並びに、図２０の（Ａ）及び（Ｂ）においても同様である。
【０１７７】
図１７の（Ａ）に示すように、［期間−ＴＰ（２）1］においては、第１駆動回路２１２の第１駆動トランジスタＴＲDのゲート電極には、書込みトランジスタＴＲWを介して電圧ＶOfs（０ボルト）が印加されている。また、第１駆動トランジスタＴＲDの一方のソース／ドレイン領域は、電圧ＶCC-L（−１０ボルト）が印加されている。第１駆動回路２１２の第２ノードＮＤ2、及び、ノードＮＤAの電位はＶCC-Lである。また、第２駆動回路２１２’も同様な動作をするので、第２駆動回路２１２’の第２ノードＮＤ2’、及び、ノードＮＤBの電位もＶCC-Lである。
【０１７８】
ノードＮＤCの電位は、［期間−ＴＰ（２）1］以前の動作条件によって左右されるが、基本的には電圧ＶCat（０ボルト）よりも高い電位である。従って、図１７の（Ａ）においては、ノードＮＤCの電位は、ノードＮＤA及びノードＮＤAの電位よりも高い。従って、［期間−ＴＰ（２）1］においては、トランジスタ２１５の一方のソース／ドレイン領域はソース領域を構成する。また、トランジスタ２１６の一方のソース／ドレイン領域はソース領域を構成する。そして、トランジスタ２１５及びトランジスタ２１６において、ソース領域とゲート電極には共に同じ電圧ＶCC-Lが印加されている状態にある。トランジスタ２１５及びトランジスタ２１６はオフ状態である。従って、補助容量部２１４の一端と、第１駆動回路２１２の第２ノードＮＤ2及び第２駆動回路２１２’の第２ノードＮＤ2’とは、電気的に接続されていない状態である。
【０１７９】
次いで、［期間−ＴＰ（２）2］における動作について説明する。図１７の（Ｂ）に示すように、［期間−ＴＰ（２）2］においては、第１駆動回路２１２の第１駆動トランジスタＴＲDのゲート電極には、書込みトランジスタＴＲWを介して電圧ＶOfs（０ボルト）が印加されており、第１駆動トランジスタＴＲDの一方のソース／ドレイン領域には、電圧ＶCC-H（２０ボルト）が印加されている。従って、第１駆動回路２１２の第２ノードＮＤ2の電位はＶCC-Lから上昇する。
【０１８０】
そして、図１８の（Ａ）に示すように、第１駆動トランジスタＴＲDのゲート電極と他方のソース／ドレイン領域との間の電位差がＶthに達すると、第１駆動トランジスタＴＲDがオフ状態となる。第１駆動回路２１２の第２ノードＮＤ2の電位、及び、ノードＮＤAの電位はＶOfs−Ｖth（＝−３ボルト）である。また、第２駆動回路２１２’も同様な動作をするので、第２駆動回路２１２’の第２ノードＮＤ2’、及び、ノードＮＤBの電位もＶOfs−Ｖth（＝−３ボルト）である。トランジスタ２１５及びトランジスタ２１６はオフ状態である。
【０１８１】
次いで、［期間−ＴＰ（２）3］における動作について説明する。図１８の（Ｂ）に示すように、［期間−ＴＰ（２）3］においては、第１駆動回路２１２の第１駆動トランジスタＴＲDのゲート電極には、書込みトランジスタＴＲWを介して映像信号ＶSig（０ボルト〜１０ボルト）が印加されている。映像信号ＶSigの値に応じて、第１駆動回路２１２の第２ノードＮＤ2、及び、ノードＮＤAの電位は上昇する。また、第２駆動回路２１２’も同様な動作をするので、第２駆動回路２１２’の第２ノードＮＤ2’、及び、ノードＮＤBの電位も同様に上昇する。
【０１８２】
ノードＮＤCの電位が、ノードＮＤA及びノードＮＤAの電位よりも低くなるとトランジスタ２１５の他方のソース／ドレイン領域はソース領域を構成する。また、トランジスタ２１６の他方のソース／ドレイン領域はソース領域を構成する。そして、トランジスタ２１５及びトランジスタ２１６がオン状態となったとすれば、補助容量部２１４の一端と、第１駆動回路２１２の第２ノードＮＤ2及び第２駆動回路２１２’の第２ノードＮＤ2’とは、同じオン抵抗値を示すトランジスタを介して接続された状態となる。
【０１８３】
以上説明したように、第１発光素子２１１及び第２発光素子２１１’が共に正常に動作するときには、補助容量部２１４の一端と、第１駆動回路２１２の第２ノードＮＤ2及び第２駆動回路２１２’の第２ノードＮＤ2’とは、電気的に接続されていない状態、あるいは、同じオン抵抗値を示すトランジスタを介して接続された状態にある。従って、補助容量部２１４によって、いずれか一方の駆動回路のみが影響を受けるといったことはない。
【０１８４】
次いで、図１９の（Ａ）及び（Ｂ）、並びに、図２０の（Ａ）及び（Ｂ）を参照して、一方の発光部が短絡しているときの第１駆動回路２１２の動作を説明する。実施例１と同様に、以下の説明においては、第１発光部ＥＬＰは正常であり、第２発光部ＥＬＰ’は短絡しているとして説明する。
【０１８５】
図１９の（Ａ）に示すように、［期間−ＴＰ（２）1］においては、第１駆動回路２１２の第２ノードＮＤ2、及び、ノードＮＤAの電位はＶCC-Lである。第１駆動回路２１２の動作自体は、上述した図１７の（Ａ）と同じである。一方、第２発光部ＥＬＰ’は短絡しているので、第２駆動回路２１２’の第２ノードＮＤ2’、及び、ノードＮＤBは短絡抵抗ＲSrtを介して給電線ＰＳ２に電気的に接続された状態である。期間を問わず、第２ノードＮＤ2’、及び、ノードＮＤBの電位はＶCat（０ボルト）である。
【０１８６】
図１７の（Ａ）においては、トランジスタ２１５のゲート電極には電圧ＶCC-Lが印加される。一方、図１９の（Ａ）においては、トランジスタ２１５のゲート電極には電圧ＶCat（０ボルト）が印加される。トランジスタ２１６のゲート電極には、図１７の（Ａ）と同様に電圧ＶCC-Lが印加される。従って、図１７の（Ａ）とは異なり、トランジスタ２１５はオン状態である。一方、ノードＮＤBの電位はＶCatではあるが、トランジスタ２１６はオフ状態である。これにより、第１駆動回路２１２の第２ノードＮＤ2と給電線ＰＳ２の間にオン状態のトランジスタ２１５を介して補助容量部２１４が接続される。このように、容量増加手段２１３は、一方の発光素子、即ち第２発光素子２１１’の第２発光部ＥＬＰ’が短絡している場合に、他方の発光素子、即ち、第１発光素子２１１を構成する第１駆動回路２１２の第２ノードＮＤ2と給電線ＰＳ２との間の容量を増加させる。
【０１８７】
次いで、［期間−ＴＰ（２）2］における動作について説明する。第１駆動回路２１２における動作は、図１７の（Ａ）及び図１８の（Ｂ）を参照して説明したと同様である。即ち、図１９の（Ｂ）に示すように、［期間−ＴＰ（２）2］においては、第１駆動回路２１２の第２ノードＮＤ2の電位はＶCC-Lから上昇する。そして、図２０の（Ａ）に示すように、第１駆動トランジスタＴＲDのゲート電極と他方のソース／ドレイン領域との間の電位差がＶthに達すると、第１駆動トランジスタＴＲDがオフ状態となる。第１駆動回路２１２の第２ノードＮＤ2の電位、及び、ノードＮＤAの電位はＶOfs−Ｖth（＝−３ボルト）である。一方、第２駆動回路２１２’の第２ノードＮＤ2’、及び、ノードＮＤBの電位はＶCat（０ボルト）である。トランジスタ２１５はオン状態を維持し、トランジスタ２１６はオフ状態を維持する。
【０１８８】
次いで、［期間−ＴＰ（２）3］における動作について説明する。図２０の（Ｂ）に示すように、［期間−ＴＰ（２）3］においては、第１駆動回路２１２の第１駆動トランジスタＴＲDのゲート電極には、書込みトランジスタＴＲWを介して映像信号ＶSig（０ボルト〜１０ボルト）が印加されている。映像信号ＶSigの値に応じて、第１駆動回路２１２の第２ノードＮＤ2、及び、ノードＮＤAの電位は上昇する。しかしながら、第１駆動回路２１２の第２ノードＮＤ2と給電線ＰＳ２の間にオン状態のトランジスタ２１５を介して補助容量部２１４が接続されている。また、図２０の（Ａ）におけるトランジスタ２１５のゲート電極の電位は、図１８の（Ａ）におけるトランジスタ２１５のゲート電極の電位よりも高い。従って、小さなオン抵抗値のトランジスタ２１５を介して補助容量部２１４が接続されているので、第２ノードＮＤ2の電位の上昇量ΔＶ（電位補正値）は小さくなる。
【０１８９】
このように、第２発光部ＥＬＰ’が短絡していると、第１発光素子１１１における電位補正値ΔＶは小さくなる。結果として、上述した式（５）に示すドレイン電流Ｉdsの値は増加し、第１発光素子２１１は本来の輝度よりも高い輝度で発光する。
【０１９０】
以上説明したように、実施例２においても、表示装置の周辺回路の構成を複雑にすることなく、一方の発光部が短絡して正常に動作しない場合に、正常に動作する他方の発光素子を本来よりも高い輝度となるように発光させることができる。
【０１９１】
また、実施例２においても、一方の発光部が短絡して非発光状態になったとしても、表示素子２１０における発光領域の一部が欠けたように視認されることがない。従って、一部の発光部が非発光状態となっても、発光領域の一部が欠けたように視認されることもない。
【実施例３】
【０１９２】
実施例３も実施例１の変形であり、実施例２の変形でもある。実施例３も、本発明の表示素子、及び、本発明の表示装置、並びに、本発明の表示素子の駆動方法に関する。実施例３の表示装置を構成する第ｍ行、第ｎ列目の表示素子３１０の等価回路図を図２１に示す。
【０１９３】
実施例１においては、容量増加手段１１３は補助容量部１１４から構成されている。また、実施例１の変形の実施例２においては、容量増加手段２１３は、補助容量部２１４、第１スイッチング手段２１５、及び、第２スイッチング手段２１６から構成されている。これに対し、実施例３においては、容量増加手段は、第１補助容量部、第２補助容量部、第１スイッチング手段、及び、第２スイッチング手段から構成されている。上述した点が相違する他、実施例３の表示素子３１０の構成は、実施例１の表示素子１１０において説明したと同様である。
【０１９４】
上述したように、図２１に示す第１発光素子３１１及び第１駆動回路３１２の構成は、実施例１において説明した第１発光素子１１１及び第１駆動回路１１２と同様である。同様に、図２１に示す第２発光素子３１１’及び第２駆動回路３１２’の構成は、実施例１において説明した第２発光素子１１１’及び第２駆動回路１１２’と同様である。これらについての説明は省略する。図２１に示す、後述する第１補助容量部３１４Ａ、及び、第２補助容量部３１４Ｂは、第２ノードＮＤ2，ＮＤ2’に接続されていないといった相違はあるが、基本的な構成は、実施例１において説明した補助容量部１１４と同様の構成である。
【０１９５】
実施例２において説明したと同様に、表示素子３１０を備えた実施例３の表示装置の概念図は、実施例１において参照した図２において、構成要素の参照番号を適宜置き換えたと同様である。また、実施例３の表示装置の模式的な一部断面図も、実施例１において参照した図３において、構成要素の参照番号を置き換えたと同様である。これらの図面は省略する。
【０１９６】
図２１に示すように、容量増加手段３１３は、第１補助容量部３１４Ａ、第２補助容量部３１４Ｂ、第２駆動回路３１２’の第２ノードＮＤ2’の電圧に基づいて動作する第１スイッチング手段３１５、及び、第１駆動回路３１２の第２ノードＮＤ2の電圧に基づいて動作する第２スイッチング手段３１６から構成されている。第１駆動回路３１２の第２ノードＮＤ2と給電線ＰＳ２との間には、第１スイッチング手段３１５と第１補助容量部３１４Ａが直列に配されている。第２駆動回路３１２’の第２ノードＮＤ2’と給電線ＰＳ２との間には、第２スイッチング手段３１６と第２補助容量部３１４Ｂが直列に配されている。
【０１９７】
第１スイッチング手段３１５と第２スイッチング手段３１６とは、それぞれ、同一導電型のトランジスタ（実施例３にあってはｎチャネル型トランジスタ）から構成されている。以下、説明の便宜のため、第１スイッチング手段３１５を構成するトランジスタを単にトランジスタ３１５と表し、第２スイッチング手段３１６を構成するトランジスタを単にトランジスタ３１６と表す。トランジスタ３１５のゲート電極は、第２駆動回路３１２’の第２ノードＮＤ2’に接続されている。トランジスタ３１６のゲート電極は、第１駆動回路３１２の第２ノードＮＤ2に接続されている。
【０１９８】
より具体的には、トランジスタ３１５の一方のソース／ドレイン領域とトランジスタ３１６のゲート電極とは接続されており、ノードＮＤAを構成する。ノードＮＤAと第１駆動回路２１２の第２ノードＮＤ2とが接続されている。トランジスタ３１６の一方のソース／ドレイン領域とトランジスタ３１５のゲート電極とは接続されており、ノードＮＤBを構成する。ノードＮＤBと第２駆動回路３１２’の第２ノードＮＤ2’とが接続されている。上述した構成は、実施例２においてトランジスタ２１５とトランジスタ２１６について説明したと同様である。
【０１９９】
実施例２においては、トランジスタ３１５とトランジスタ３１６の他方のソース／ドレイン領域は、それぞれ、別の補助容量部の一端に接続されている。即ち、トランジスタ３１５の他方のソース／ドレイン領域は第１補助容量部３１４Ａの一端に接続されている。トランジスタ３１６の他方のソース／ドレイン領域は第２補助容量部３１４Ｂの一端に接続されている。第１補助容量部３１４Ａの他端、及び、第１補助容量部３１４Ｂの他端は、給電線ＰＳ２に接続されている。
【０２００】
第１発光素子３１１及び第２発光素子３１１’の動作は、基本的には実施例２において説明したと同様である。実施例２の図２０の（Ａ）に対応する図を、図２２の（Ａ）に示す。［期間−ＴＰ（２）2］において、トランジスタ３１５はオン状態であり、トランジスタ３１６はオフ状態である。これにより、第１駆動回路３１２の第２ノードＮＤ2と給電線ＰＳ２の間にオン状態のトランジスタ３１５を介して補助容量部３１４Ａが接続される。このように、容量増加手段３１３は、一方の発光素子、即ち第２発光素子３１１’の第２発光部ＥＬＰ’が短絡している場合に、他方の発光素子、即ち、第１発光素子３１１を構成する第１駆動回路３１２の第２ノードＮＤ2と給電線ＰＳ２との間の容量を増加させる。実施例３における表示素子の駆動方法の説明は省略する。
【０２０１】
実施例２の図２０の（Ｂ）に対応する図を、図２２の（Ｂ）に示す。［期間−ＴＰ（２）3］において、第１駆動回路３１２の第１駆動トランジスタＴＲDのゲート電極には、書込みトランジスタＴＲWを介して映像信号ＶSig（０ボルト〜１０ボルト）が印加されている。映像信号ＶSigの値に応じて、第１駆動回路３１２の第２ノードＮＤ2、及び、ノードＮＤAの電位は上昇する。しかしながら、第１駆動回路３１２の第２ノードＮＤ2と給電線ＰＳ２の間にオン状態のトランジスタ３１５を介して第１補助容量部３１４Ａが接続されているので、第２ノードＮＤ2の電位の上昇量ΔＶ（電位補正値）は小さくなる。
【０２０２】
実施例３にあっては、第１補助容量部３１４Ａと第２補助容量部３１４Ｂの容量の値を、表示素子の設計に応じて適宜好適な値に設定することができる。例えば、第１発光素子３１１と第２発光素子３１１’で輝度特性に差がある場合に、これらの特性差を考慮して補助容量部の容量の値を設定することができる。これにより、各発光素子の輝度特性差を反映させた上で、正常に動作する他方の発光素子を本来よりも高い輝度で発光させることができる。
【実施例４】
【０２０３】
実施例４も実施例１の変形である。実施例４も、本発明の表示素子、及び、本発明の表示装置、並びに、本発明の表示素子の駆動方法に関する。実施例４の表示素子は、実施例１の表示素子に対し、第１発光部ＥＬＰと第２発光部ＥＬＰ’の積層構造が異なる他、実施例１の表示素子と同様である。
【０２０４】
図２３は、実施例４の表示装置の模式的な一部断面図である。実施例４の表示装置を構成する第ｍ行、第ｎ列目の表示素子４１０の等価回路図は、実施例１において参照した図１において、表示素子１１０を表示素子４１０と、第１発光素子１１１を第１発光素子４１１と、第２発光素子１１１’を第２発光素子４１１’と、第１駆動回路１１２を第１駆動回路４１２と、第２駆動回路１１２’を第２駆動回路４１２’と、容量増加手段１１３を容量増加手段４１３と置き換えたと同様である。実施例４の表示素子４１０の等価回路図は省略する。また、実施例４の表示装置の概念図も、上述したように参照番号を置き換えたと同様である。実施例４の表示装置の概念図も省略する。
【０２０５】
第１駆動回路４１２と第２駆動回路４１２’の構成は、実施例１において説明した第１駆動回路１１２と第２駆動回路１１２’の構成と同様である。容量増加手段４１３の構成は、実施例１において説明した容量増加手段１１３の構成と同様である。これらについての説明は省略する。また、表示素子４１０の動作も、実施例１において説明した表示素子１１０の動作と同様である。実施例４における表示素子の駆動方法の説明は省略する。
【０２０６】
後述するように、実施例４の表示素子４１０を構成する第１中間電極は、実施例１において説明した中間電極５５と同様の構成である。説明の便宜のため、実施例４においては、第１中間電極についても参照番号５５を付して説明する。
【０２０７】
図２３に示すように、第１発光部ＥＬＰは、
（Ｄ−１）下部電極５１、
（Ｄ−２）下部電極５１の上に設けられた、発光層を含む第１有機層５４、及び、
（Ｄ−３）第１有機層５４の上に設けられた、光透過性を有する第１中間電極５５、
から構成されており、
第２発光部ＥＬＰ’は、
（Ｅ−１）該第１中間電極５５の上に、光透過性を有する絶縁層４４５を介して設けられた、光透過性を有する第２中間電極４５５、
（Ｅ−２）第２中間電極４５５の上に設けられた、発光層を含む第２有機層４５７、及び、
（Ｅ−３）上部電極４５８、
から構成されている。また、下部電極５１及び上部電極４５８の少なくとも一方は光透過性を有している。実施例４の表示装置も上面発光型であり、上部電極４５８は光透過性を有している。
【０２０８】
第１駆動回路４１２及び第２駆動回路４１２’を構成する各トランジスタや容量部Ｃ1，Ｃ1’、並びに、容量増加手段４１３を構成する各トランジスタは、支持体２０上に形成されている。第１発光部ＥＬＰ及び第２発光部ＥＬＰ’は、例えば、層間絶縁層４１を介して、各トランジスタや容量部Ｃ1，Ｃ1’の上方に形成されている。尚、図２３においては、第１駆動回路４１２を構成する第１駆動トランジスタＴＲDや容量部Ｃ1が図示されている。他のトランジスタや容量部は隠れて見えない。
【０２０９】
実施例４にあっては、下部電極５１と第１中間電極５５は、それぞれ、第１発光部ＥＬＰのアノード電極とカソード電極を構成し、且つ、第２中間電極４５５と上部電極４５８は、それぞれ、第２発光部ＥＬＰ’のアノード電極とカソード電極を構成するとして説明する。
【０２１０】
図２３を参照して説明する。実施例１と同様に、第１駆動トランジスタＴＲD、容量部Ｃ1等は、層間絶縁層４１で覆われている。層間絶縁層４１上に、第１発光部ＥＬＰが設けられている。また、給電線ＰＳ２に相当する配線５３が、層間絶縁層４１上に設けられている。第１発光部ＥＬＰが設けられていない層間絶縁層４１の部分の上には、第２層間絶縁層４２が設けられている。第１発光部ＥＬＰのアノード電極を構成する下部電極５１は、層間絶縁層４１に設けられたコンタクトプラグ５２を介して電極３８に接続されている。第１発光部ＥＬＰのカソード電極を構成する第１中間電極５５は、第２層間絶縁層４２に設けられたコンタクトプラグ５６を介して、給電線ＰＳ２を構成する配線５３に接続されている。以上の構造は、実施例１において説明したと同様である。
【０２１１】
実施例４においては、第１発光部ＥＬＰを含む全面に、光透過性を有する絶縁層４４５が形成されている。そしてその上に、第２中間電極４５５、第２有機層４５７、上部電極４５８が積層され、第２発光部ＥＬＰ’を構成する。第２発光部ＥＬＰ’が設けられていない絶縁層４４５の部分の上には、第３層間絶縁層４４６が設けられている。第２発光部ＥＬＰ’のアノード電極を構成する第２中間電極４５５は、絶縁層４４５、第２層間絶縁層４２、及び、層間絶縁層４１に設けられたコンタクトプラグ４５６を介して電極３８’に接続されている。第２発光部ＥＬＰ’のカソード電極を構成する上部電極４５８は、第３層間絶縁層４４６、絶縁層４４５、及び、第２層間絶縁層４２に設けられたコンタクトプラグ４５９を介して（図に示す例では、更にコンタクトプラグ５６を介して）、給電線ＰＳ２を構成する配線５３に接続されている。第２発光部ＥＬＰ’及び第３層間絶縁層４４６を含む全面には、絶縁性の保護膜４４７が設けられている。保護膜４４７の上には例えばガラスから成る基板６０が配されているが、保護膜４４７と基板６０とは、紫外線硬化型接着剤から成る接着層４４によって接着されている。発光した光は、基板６０を通過して、外部に出射される。
【０２１２】
実施例１とは異なり、実施例４の表示素子４１０にあっては、第１有機層５４と第２有機層４５７とは同じ極性を備えている。これにより、第１有機層５４と第２有機層４５７の製造プロセスを共通化することができるといった利点を有する。
【０２１３】
実施例４の表示装置及び表示素子４１０の製造方法の概要を、以下、図２４の（Ａ）及び（Ｂ）、図２５の（Ａ）及び（Ｂ）、図２６の（Ａ）及び（Ｂ）、図２７の（Ａ）及び（Ｂ）、並びに、図２８の（Ａ）及び（Ｂ）を参照して説明する。
【０２１４】
［工程−４００］
先ず、実施例１の［工程−１００］乃至［工程−１３０］と同様にして、実施例１において参照した図１２の（Ａ）に示す構造を得る。
【０２１５】
［工程−４１０］（図２４の（Ａ）及び（Ｂ）参照）
次いで、第１有機層５４と第１中間電極５５を形成する。先ず、実施例１の［工程−１４０］と基本的には同様の工程を行い、第１有機層５４を形成する。尚、実施例１において説明した開口部５６’を形成すると共に、後述する開口部４５６’に対応する部分の第２層間絶縁層４２を除去する。その後、実施例１の［工程−１５０］と同様の工程を行い、第１中間電極５５の形成を行う。即ち、第２層間絶縁層４２の上方に第１中間電極５５を形成するためのメタルマスク（図示せず）を配置した状態で、第１有機層５４に対して影響を及ぼすことのない程度に成膜粒子のエネルギーが小さい成膜方法である真空蒸着法に基づき、第１中間電極５５の形成を行う。第１中間電極５５は、コンタクトプラグ５６を介して配線５３と電気的に接続されている。
【０２１６】
［工程−４２０］（図２５の（Ａ）参照）
次いで、全面に、光透過性を有する絶縁層４４５を形成する。実施例４にあっては、窒化シリコン（Ｓｉ1-xＮx）から成る絶縁層４４５をＣＶＤ法に基づき形成する。絶縁層４４５の形成は、第１中間電極５５を大気に暴露することなく、連続して行うことで、大気中の水分や酸素による第１有機層５４等の劣化を防止することができる。尚、ＣＶＤによるダメージが問題となるような場合には、絶縁層４４５を例えば真空蒸着法等により形成すればよい。
【０２１７】
［工程−４３０］（図２５の（Ｂ）及び図２６の（Ａ）参照）
その後、第２中間電極４５５を形成する。先ず、底部に電極３８’が露出した開口部４５６’をエッチング法に基づき形成する。併せて、後述する開口部４５９’に対応する部分の絶縁層４４５を除去する。次いで、絶縁層４４５上に、真空蒸着法とエッチング法との組合せに基づき、ＩＴＯから成る第２中間電極４５５を形成する。第２中間電極４５５は、開口部４５６’内に設けられたコンタクトプラグ４５６を介して、電極３８’に電気的に接続されている。尚、エッチングによるダメージを避けるため、絶縁層４４５をマスクを用いて成膜することにより、開口部４５６’を形成してもよい。同様に、第２中間電極４５５を、マスクを用いて形成してもよい。
【０２１８】
［工程−４４０］（図２６の（Ｂ）参照）
その後、全面に、第３層間絶縁層４４６を形成する。具体的には、実施例１の［工程−１３０］と同様にして、スピンコーティング法に基づき、厚さ１μｍのポリイミド樹脂から成る第３層間絶縁層４４６を形成する。
【０２１９】
［工程−４５０］（図２７の（Ａ）及び（Ｂ）参照）
次いで、実施例１の［工程−１４０］と同様の工程により、底部に第２中間電極４５５が露出した開口部４５７’をエッチング法に基づき形成する。また、併せて、底部にコンタクトプラグ５６が露出した開口部４５９’をエッチング法に基づき形成する。尚、開口部４５９’の底部に配線５３が露出する構成であってもよい。
【０２２０】
尚、［工程−４４０］において、第３層間絶縁層４４６を、例えば真空蒸着法によりマスクを用いて成膜することにより、開口部４５７’等を形成してもよい。この場合には、［工程−４５０］は不要である。
【０２２１】
開口部４５７’を囲む第３層間絶縁層４４６の部分は、なだらかな斜面を構成していることが好ましい。その後、開口部４５７’の底部に露出した第２中間電極４５５の部分の上から、開口部４５７’を取り囲む第３層間絶縁層４４６の部分に亙り、第２有機層４５７を形成する。
【０２２２】
尚、実施例１では、第２有機層を形成する際には、第１有機層と積層の順序を逆にした。これに対し、実施例４においては、第２有機層は、第１有機層と同様の積層を行う。従って、第１有機層と第２有機層の形成プロセスを共通化することができる。
【０２２３】
［工程−４６０］（図２８の（Ａ）参照）
次いで、上部電極４５８の形成を行う。実施例１の［工程−１７０］と同様にして、第２有機層４５７の上方に上部電極４５８を形成するためのメタルマスク（図示せず）を配置した状態で、第２有機層４５７に対して影響を及ぼすことのない程度に成膜粒子のエネルギーが小さい成膜方法である真空蒸着法に基づき、副画素を構成する表示素子４１０毎に上部電極４５８の形成を行う。第２有機層４５７を大気に暴露することなく、第２有機層４５７の形成と同一の真空蒸着装置内において連続して上部電極４５８の形成を行うことで、大気中の水分や酸素による第２有機層４５７等の劣化を防止することができる。具体的には、第１中間電極５５と同様の蒸着膜を成膜することで、上部電極４５８を得ることができる。上部電極４５８は、コンタクトプラグ４５９を介して、配線５３と電気的に接続されている。尚、上部電極４５８を、複数の表示素子４１０に共通する電極として設ける構成としてもよい。
【０２２４】
［工程−４７０］（図２８の（Ｂ）参照）
その後、実施例１の［工程−１８０］と同様にして、全面に、窒化シリコン（Ｓｉ1-xＮx）から成る絶縁性の保護膜４４７を真空蒸着法に基づき形成する。保護膜４４７の形成は、上部電極４５８を大気に暴露することなく、上部電極４５８の形成と同一の真空蒸着装置内において連続して行うことで、大気中の水分や酸素による第２有機層４５７等の劣化を防止することができる。
【０２２５】
［工程−４８０］
次いで、実施例１の［工程−１９０］と同様にして、保護膜４４７と基板６０とを、紫外線硬化型接着剤から成る接着層４４によって接着する。最後に、外部回路との接続を行うことで、図２３に示す表示装置を完成させることができる。
【０２２６】
以上、好ましい実施例に基づき本発明を説明したが、本発明はこの実施例に限定されるものではない。実施例における表示装置や表示素子の構成、構造、製造方法、表示装置や表示素子を構成する材料、並びに、表示素子の駆動方法における各工程等は例示であり、適宜変更することができる。例えば、実施例４の積層構造を、実施例１乃至実施例３に適用することもできる。
【０２２７】
実施例１乃至実施例４にあっては、各発光素子を構成する駆動回路は、駆動トランジスタと書込みトランジスタを備えていたが、他のトランジスタを備えている構成であってもよい。例えば、第１駆動回路において、第１ノードＮＤ1に電圧ＶOfsを印加するためのトランジスタや、第２ノードＮＤ2に電圧ＶCC-Lを印加するためのトランジスタを備えている構成であってもよい。あるいは又、駆動トランジスタＴＲDの一方のソース／ドレイン領域と電源部との間を接続するトランジスタ等を備えている構成であってもよい。第２駆動回路においても同様である。
【図面の簡単な説明】
【０２２８】
【図１】図１は、実施例１の表示装置を構成する第ｍ行、第ｎ列目の表示素子の等価回路図である。
【図２】図２は、実施例１の表示装置の概念図である。
【図３】図３は、実施例１の表示装置の模式的な一部断面図である。
【図４】図４は、第ｍ行、第ｎ列目の表示素子を構成する第１駆動回路の等価回路図である。
【図５】図５は、表示素子の駆動方法の模式的なタイミングチャートである。
【図６】図６は、第１駆動回路における各トランジスタのオン／オフ状態等を模式的に示した図である。
【図７】図７は、第２発光部が短絡しているときの、実施例１の表示装置を構成する第ｍ行、第ｎ列目の表示素子の等価回路図である。
【図８】図８の（Ａ）は、第２発光部が正常であるときの、図５に示す期間［期間−ＴＰ（２）2］における第１駆動回路の動作を説明するための模式的な回路図である。図８の（Ｂ）は、第２発光部が短絡しているときの、図５に示す期間［期間−ＴＰ（２）2］における第１駆動回路の動作を説明するための模式的な回路図である。
【図９】図９の（Ａ）は、第２発光部が正常であるときの、第１駆動回路における第１ノードＮＤ1と第２ノードＮＤ2の電位変化の模式的なタイミングチャートである。図９の（Ｂ）は、第２発光部が短絡しているときの、第１駆動回路における第１ノードＮＤ1と第２ノードＮＤ2の電位変化の模式的なタイミングチャートである。
【図１０】図１０の（Ａ）乃至（Ｃ）は、実施例１の表示装置の製造方法を説明するための支持体等の模式的な一部端面図である。
【図１１】図１１の（Ａ）及び（Ｂ）は、図１０の（Ｃ）に引き続き、実施例１の表示装置の製造方法を説明するための支持体等の模式的な一部端面図である。
【図１２】図１２の（Ａ）及び（Ｂ）は、図１１の（Ｂ）に引き続き、実施例１の表示装置の製造方法を説明するための支持体等の模式的な一部端面図である。
【図１３】図１３の（Ａ）及び（Ｂ）は、図１２の（Ｂ）に引き続き、実施例１の表示装置の製造方法を説明するための支持体等の模式的な一部端面図である。
【図１４】図１４の（Ａ）及び（Ｂ）は、図１３の（Ｂ）に引き続き、実施例１の表示装置の製造方法を説明するための支持体等の模式的な一部端面図である。
【図１５】図１５の（Ａ）及び（Ｂ）は、図１４の（Ｂ）に引き続き、実施例１の表示装置の製造方法を説明するための支持体等の模式的な一部端面図である。
【図１６】図１６は、実施例２の表示装置を構成する第ｍ行、第ｎ列目の表示素子の等価回路図である。
【図１７】図１７の（Ａ）は、第１発光素子及び第２発光素子が共に正常に動作するときの、図５に示す期間［期間−ＴＰ（２）1］における第１駆動回路と第２駆動回路の動作を説明するための模式的な回路図である。図１７の（Ｂ）は、第１発光素子及び第２発光素子が共に正常に動作するときの、図５に示す期間［期間−ＴＰ（２）2］における第１駆動回路と第２駆動回路の動作を説明するための模式的な回路図である。
【図１８】図１８の（Ａ）は、図１７の（Ｂ）に引き続き、第１発光素子及び第２発光素子が共に正常に動作するときの、図５に示す期間［期間−ＴＰ（２）2］における第１駆動回路と第２駆動回路の動作を説明するための模式的な回路図である。図１８の（Ｂ）は、第１発光素子及び第２発光素子が共に正常に動作するときの、図５に示す期間［期間−ＴＰ（２）3］における第１駆動回路と第２駆動回路の動作を説明するための模式的な回路図である。
【図１９】図１９の（Ａ）は、第２発光部が短絡しているときの、図５に示す期間［期間−ＴＰ（２）1］における第１駆動回路の動作を説明するための模式的な回路図である。図１９の（Ｂ）は、第２発光部が短絡しているときの、図５に示す期間［期間−ＴＰ（２）2］における第１駆動回路の動作を説明するための模式的な回路図である。
【図２０】図２０の（Ａ）は、図１９の（Ｂ）に引き続き、第２発光部が短絡しているときの、図５に示す期間［期間−ＴＰ（２）1］における第１駆動回路の動作を説明するための模式的な回路図である。図２０の（Ｂ）は、第２発光部が短絡しているときの、図５に示す期間［期間−ＴＰ（２）2］における第１駆動回路の動作を説明するための模式的な回路図である。
【図２１】図２１は、実施例３の表示装置を構成する第ｍ行、第ｎ列目の表示素子の等価回路図である。
【図２２】図２２の（Ａ）は、第２発光部が短絡しているときの、図５に示す期間［期間−ＴＰ（２）2］における第１駆動回路の動作を説明するための模式的な回路図である。図２２の（Ｂ）は、第２発光部が短絡しているときの、図５に示す期間［期間−ＴＰ（２）3］における第１駆動回路の動作を説明するための模式的な回路図である。
【図２３】図２３は、実施例４の表示装置の模式的な一部断面図である。
【図２４】図２４の（Ａ）及び（Ｂ）は、実施例４の表示装置の製造方法を説明するための支持体等の模式的な一部端面図である。
【図２５】図２５の（Ａ）及び（Ｂ）は、図２４の（Ｂ）に引き続き、実施例４の表示装置の製造方法を説明するための支持体等の模式的な一部端面図である。
【図２６】図２６の（Ａ）及び（Ｂ）は、図２５の（Ｂ）に引き続き、実施例４の表示装置の製造方法を説明するための支持体等の模式的な一部端面図である。
【図２７】図２７の（Ａ）及び（Ｂ）は、図２６の（Ｂ）に引き続き、実施例４の表示装置の製造方法を説明するための支持体等の模式的な一部端面図である。
【図２８】図２８の（Ａ）及び（Ｂ）は、図２７の（Ｂ）に引き続き、実施例４の表示装置の製造方法を説明するための支持体等の模式的な一部端面図である。
【図２９】図２９は、駆動回路を備えた有機ＥＬ表示素子を用いた、アクティブマトリクス方式の表示装置の概念図を示す。
【図３０】図３０は、有機ＥＬ表示素子の等価回路図である。
【符号の説明】
【０２２９】
１０・・・有機ＥＬ表示素子、１１・・・駆動回路、２０・・・支持体、３１・・・ゲート電極、３２，３２’・・・ゲート絶縁層、３３，３３’・・・半導体層、３４，３４’・・・チャネル形成領域、３５，３５’・・・ソース／ドレイン領域、３６，３６’・・・ソース／ドレイン領域、３７，３７’・・・電極、３８，３８’・・・電極、３９・・・配線、４１・・・層間絶縁層、４２・・・第２層間絶縁層、４３・・・保護膜、４４・・・接着層、５１・・・下部電極、５２・・・コンタクトプラグ、５２’・・・開口部、５３・・・配線、５４・・・第１有機層、５４’・・・開口部、５５・・・中間電極（第１中間電極）、５６・・・コンタクトプラグ、５６’・・・開口部、５７・・・第２有機層、５８・・・上部電極、５９・・・コンタクトプラグ、５９’・・・開口部、６０・・・基板、４４５・・・絶縁層、４４６・・・第３層間絶縁層、４４７・・・保護膜、４５５・・・第２中間電極、４５６・・・コンタクトプラグ、４５６’・・・開口部、４５７・・・第２有機層、４５７’・・・開口部、４５８・・・上部電極、４５９・・・コンタクトプラグ、４５９’・・・開口部、１００・・・電源部、１０１・・・走査回路、１０２・・・信号出力回路、１１０，２１０，３１０，４１０・・・表示素子、１１１，２１１，３１１，４１１・・・第１発光素子、１１１’，２１１’，３１１’，４１１’・・・第２発光素子、１１２，２１２，３１２，４１２・・・第１駆動回路、１１２’，２１２’，３１２’，４１２’・・・第２駆動回路、１１３，２１３，３１３，４１３・・・容量増加手段、１１４，２１４・・・補助容量部、３１４Ａ・・・第１補助容量部、３１４Ｂ・・・第２補助容量部、２１５，３１５・・・第１スイッチング手段（トランジスタ）、２１６，３１６・・・第２スイッチング手段（トランジスタ）、ＳＣＬ・・・走査線、ＤＴＬ・・・データ線、ＰＳ１・・・電源線、ＰＳ２・・・給電線、ＥＬＰ・・・発光部（第１発光部）、ＥＬＰ’・・・第２発光部、ＣEL・・・発光部（第１発光部）の容量、ＣEL’・・・第２発光部の容量、Ｃ1，Ｃ1’・・・容量、ＴＲW，ＴＲW’・・・書込みトランジスタ、ＴＲD・・・駆動トランジスタ（第１駆動トランジスタ）、ＴＲD’・・・第２駆動トランジスタ
【図１】
2010097041.tif 000003
【図２】
2010097041.tif 000004
【図３】
2010097041.tif 000005
【図４】
2010097041.tif 000006
【図５】
2010097041.tif 000007
【図６】
2010097041.tif 000008
【図７】
2010097041.tif 000009
【図８】
2010097041.tif 000010
【図９】
2010097041.tif 000011
【図１０】
2010097041.tif 000012
【図１１】
2010097041.tif 000013
【図１２】
2010097041.tif 000014
【図１３】
2010097041.tif 000015
【図１４】
2010097041.tif 000016
【図１５】
2010097041.tif 000017
【図１６】
2010097041.tif 000018
【図１７】
2010097041.tif 000019
【図１８】
2010097041.tif 000020
【図１９】
2010097041.tif 000021
【図２０】
2010097041.tif 000022
【図２１】
2010097041.tif 000023
【図２２】
2010097041.tif 000024
【図２３】
2010097041.tif 000025
【図２４】
2010097041.tif 000026
【図２５】
2010097041.tif 000027
【図２６】
2010097041.tif 000028
【図２７】
2010097041.tif 000029
【図２８】
2010097041.tif 000030
【図２９】
2010097041.tif 000031
【図３０】
2010097041.tif 000032