(57)【要約】【課題】リーク電流によるキャパシタの電位変動が生じにくい電気泳動表示装置及び電子機器、電気泳動表示装置の駆動方法を提供すること。【解決手段】電気泳動表示装置１は、電気泳動粒子を含む電気泳動素子２３を一対の基板間に挟持してなり、複数の画素２からなる表示部を備える。表示部には、画素２ごとに形成された画素電極２１と、電気泳動素子２３を介して複数の画素電極２１と対向する対向電極としての共通電極２２と、各々の画素２と接続された第１の制御線１１及び第２の制御線１２と、が設けられている。画素２は、画素スイッチング素子としての駆動用ＴＦＴ２４と、駆動用ＴＦＴ２４に接続されたキャパシタ２５と、キャパシタ２５と画素電極２１との間に設けられたスイッチ回路３５とを備える。スイッチ回路３５は、キャパシタ２５の出力信号によりスイッチングされて画素電極２１と第１の制御線１１又は第２の制御線１２との接続状態を切り換える。【選択図】図２
2010085817.tif 000002
【特許請求の範囲】
【請求項１】
電気泳動粒子を含む電気泳動素子を一対の基板間に挟持してなり、複数の画素からなる表示部を備えた電気泳動表示装置であって、
前記表示部に、前記画素ごとに形成された画素電極と、前記電気泳動素子を介して複数の前記画素電極と対向する対向電極と、各々の前記画素と接続された第１及び第２の制御線と、が設けられており、
前記画素は、
画素スイッチング素子と、
前記画素スイッチング素子に接続されたキャパシタと、
前記キャパシタと前記画素電極との間に設けられたスイッチ回路とを備え、
前記スイッチ回路は、前記キャパシタの出力信号によりスイッチングされて前記画素電極と前記第１又は第２の制御線との接続状態を切り換えることを特徴とする電気泳動表示装置。
【請求項２】
前記画素スイッチング素子に接続された走査線及びデータ線と、
前記走査線、前記データ線、及び前記画素スイッチング素子を介して前記キャパシタに画像信号を供給する画素駆動部と、
前記第１及び第２の制御線と前記対向電極とに接続された電位制御部とを有し、
前記電位制御部は、前記第１及び第２の制御線を介して前記スイッチ回路に前記画素電極への印加電圧を供給するとともに、前記対向電極に対して、前記第１及び第２の制御線に供給される電位に対応する第１及び第２の電位を繰り返す１周期以上の矩形波を供給することを特徴とする請求項１に記載の電気泳動表示装置。
【請求項３】
前記スイッチ回路は、
前記キャパシタの出力信号に応じて互いに異なる第１の信号又は第２の信号を出力する信号生成回路と、
前記第１の信号により前記第１の制御線と前記画素電極とを導通させる第１のスイッチング素子と、
前記第２の信号により前記第２の制御線と前記画素電極とを導通させる第２のスイッチング素子と、を有することを特徴とする請求項１又は２に記載の電気泳動表示装置。
【請求項４】
前記信号生成回路が、インバータであることを特徴とする請求項３に記載の電気泳動表示装置。
【請求項５】
前記信号生成回路が、レベルシフタであることを特徴とする請求項３に記載の電気泳動表示装置。
【請求項６】
前記第１のスイッチング素子及び前記第２のスイッチング素子が、トランスファゲートであることを特徴とする請求項３に記載の電気泳動表示装置。
【請求項７】
前記第１のスイッチング素子及び前記第２のスイッチング素子は、いずれもＮ型トランジスタであることを特徴とする請求項３に記載の電気泳動表示装置。
【請求項８】
前記第１のスイッチング素子及び前記第２のスイッチング素子は、いずれもＰ型トランジスタであることを特徴とする請求項３に記載の電気泳動表示装置。
【請求項９】
前記スイッチ回路は、
前記キャパシタの出力端子にゲート端子が接続されたＰ型トランジスタ及びＮ型トランジスタを有し、
前記Ｐ型トランジスタは、前記画素電極と、前記第１の制御線及び前記第２の制御線の一方との間に配置され、
前記Ｎ型トランジスタは、前記画素電極と、前記第１の制御線及び前記第２の制御線のうち前記Ｐ型トランジスタと接続されていない制御線との間に配置されていることを特徴とする請求項１又は２に記載の電気泳動表示装置。
【請求項１０】
前記第１及び第２の制御線が、複数の前記画素に共通の配線であることを特徴とする請求項１から９のいずれか１項に記載の電気泳動表示装置。
【請求項１１】
前記第１及び第２の制御線が、他のグローバル配線と共通の配線であることを特徴とする請求項１から９のいずれか１項に記載の電気泳動表示装置。
【請求項１２】
請求項１から１１のいずれか１項に記載の電気泳動表示装置を表示部に備えたことを特徴とする電子機器。
【請求項１３】
電気泳動粒子を含む電気泳動素子を一対の基板間に挟持してなり、複数の画素からなる表示部を備えており、前記表示部に、前記画素ごとに形成された画素電極と、前記電気泳動素子を介して複数の前記画素電極と対向する対向電極と、各々の前記画素と接続された第１及び第２の制御線と、が設けられており、前記画素ごとに、画素スイッチング素子と、前記画素スイッチング素子に接続されたキャパシタと、前記キャパシタの出力信号によりスイッチングされて前記画素電極と前記第１又は第２の制御線との接続状態を切り換えるスイッチ回路と、が設けられた電気泳動表示装置の駆動方法であって、
前記画素スイッチング素子を介して前記キャパシタに画像信号を入力する第１のステップと、
前記第１及び第２の制御線にそれぞれ第１及び第２の電位を供給し、前記キャパシタからの出力に基づき前記スイッチ回路を動作させることで前記第１又は第２の制御線から前記画素電極に対して電位を入力し、さらに前記対向電極に対して前記第１及び第２の電位を繰り返す矩形波を１周期以上入力する第２のステップと、を有することを特徴とする電気泳動表示装置の駆動方法。
【請求項１４】
前記第１のステップにおいて、第１の階調を表示する前記画素の前記キャパシタに第１の画像信号を入力するとともに、第２の階調を表示する前記画素の前記キャパシタに第２の画像信号を入力し、
前記第２のステップにおいて、前記第１の階調を表示する前記画素では、前記第１の画像信号を保持した前記キャパシタの出力に基づき前記スイッチ回路を動作させることで前記第１の制御線と前記画素電極とを接続状態とし、前記第２の階調を表示する前記画素では、前記第２の画像信号を保持した前記キャパシタの出力に基づき前記スイッチ回路を動作させることで前記第２の制御線と前記画素電極とを接続状態とすることを特徴とする請求項１３に記載の電気泳動表示装置の駆動方法。
【請求項１５】
前記第２のステップにおいて、前記第１及び第２の制御線に同一電位の信号を供給することで、すべての前記画素を同一階調とすることを特徴とする請求項１３又は１４に記載の電気泳動表示装置の駆動方法。
【請求項１６】
前記第２のステップにおいて、
前記第１の制御線を電気的に切断されたハイインピーダンス状態とするとともに、前記第２の制御線に前記第２の電位を供給することで、前記表示部の少なくとも一部の前記画素を前記第１の階調から前記第２の階調に移行させる第１の表示ステップと、
前記第１の制御線に前記第１の電位を供給するとともに前記第２の制御線を電気的に切断されたハイインピーダンス状態とすることで、前記表示部の少なくとも一部の前記画素を前記第２の階調から前記第１の階調に移行させる第２の表示ステップと、を有することを特徴とする請求項１３又は１４に記載の電気泳動表示装置の駆動方法。
【請求項１７】
前記第２のステップにおいて、
前記第１の制御線を前記対向電極と同電位とするとともに、前記第２の制御線に前記第２の電位を供給することで、前記表示部の少なくとも一部の前記画素を前記第１の階調から前記第２の階調に移行させる第１の表示ステップと、
前記第１の制御線に前記第１の電位を供給するとともに前記第２の制御線を前記対向電極と同電位とすることで、前記表示部の少なくとも一部の前記画素を前記第２の階調から前記第１の階調に移行させる第２の表示ステップと、を有することを特徴とする請求項１３又は１４に記載の電気泳動表示装置の駆動方法。
【請求項１８】
前記第２のステップにおいて、前記第１及び第２の表示ステップを繰り返すことで表示画像の更新を行うことを特徴とする請求項１６又は１７に記載の電気泳動表示装置の駆動方法。
【請求項１９】
前記第２のステップの後に、前記キャパシタ、前記スイッチ回路、及び前記対向電極を、電気的に切断されたハイインピーダンス状態とするステップを有することを特徴とする請求項１３から１８のいずれか１項に記載の電気泳動表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気泳動表示装置および電子機器、電気泳動表示装置の駆動方法に関するものである。
【背景技術】
【０００２】
電気泳動表示装置は、例えば一対の電極と、当該電極間に配置された、電気泳動粒子を含む電気泳動素子とを有して構成され、当該電極間に電圧を印加することによって電気泳動素子を駆動させて表示を行う。こうした動作を画素ごとに行うことで、所望の表示を実現できる。その際、各画素において、例えばスイッチング素子を介してメモリ回路に一旦画像信号を記憶させ、当該画像信号を画素電極に直接入力し、画素電極に電位を与える。このとき、対向電極との間で電位差が発生する。これによって電気泳動素子を駆動させて、画像を表示させることができる（例えば特許文献１参照）。また特許文献１には、キャパシタにより電位を保持する構成が記載されている。
【０００３】
【特許文献１】特開２００８−１３９７３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、電気泳動表示装置に画像を表示させるためには、電気泳動素子を挟持する電極の間に十分な電位差（例えば１０Ｖ以上）をある程度の長い時間（例えば１秒程度）与えなくてはならない。
【０００５】
このとき、画素電極間には電気泳動素子を介した電流リーク経路があるため、リーク電流によりキャパシタから電荷が抜けてしまうという課題がある。また、こうして電荷が抜けると電位差が下がっていくため、ある程度の長い時間、十分な電位差を保つためにはキャパシタに外部より再度電位を与えることを繰り返す必要があるという課題がある。
【課題を解決するための手段】
【０００６】
本発明は、上記課題の少なくとも一部を解決するためになされたものであり、以下の適用例又は形態として実現することが可能である。
【０００７】
［適用例１］本適用例の電気泳動表示装置は、電気泳動粒子を含む電気泳動素子を一対の基板間に挟持してなり、複数の画素からなる表示部を備えた電気泳動表示装置であって、前記表示部に、前記画素ごとに形成された画素電極と、前記電気泳動素子を介して複数の前記画素電極と対向する対向電極と、各々の前記画素と接続された第１及び第２の制御線と、が設けられており、前記画素は、画素スイッチング素子と、前記画素スイッチング素子に接続されたキャパシタと、前記キャパシタと前記画素電極との間に設けられたスイッチ回路とを備え、前記スイッチ回路は、前記キャパシタの出力信号によりスイッチングされて前記画素電極と前記第１又は第２の制御線との接続状態を切り換えることを特徴とする。
【０００８】
この電気泳動表示装置によれば、キャパシタに入力される画像信号は、画素電極と第１及び第２の制御線とを電気的に接続するスイッチ回路のスイッチングに用いられ、画素電極に対する電位入力は第１又は第２の制御線を介して成される。
かかる構成では、画素電極と接続される第１及び第２の制御線が電気泳動表示装置を駆動するためリーク電流によるキャパシタの電荷抜けを防ぐことができる。これにより、画素電極の電位が下がることを防ぐことができる。また、キャパシタに電位を与える回数を減らすことができる。
また、上記構成によれば、キャパシタに入力される画像信号に係らず、第１及び第２の制御線から画素電極に入力される電位を制御することができ、画素の表示状態を制御できる。すなわち上記構成によれば、画像信号を画素に転送することなく、全白表示や全黒表示といった予備表示動作を行うことができ、予備表示動作に係る消費電力を節約することができる。また、第１または第２の制御線の電位をハイインピーダンスもしくは対向電極と同電位とすることで任意の画素にだけ電圧を印加することができる。
【０００９】
［適用例２］上記適用例の電気泳動表示装置において、前記画素スイッチング素子に接続された走査線及びデータ線と、前記走査線、前記データ線、及び前記画素スイッチング素子を介して前記キャパシタに画像信号を供給する画素駆動部と、前記第１及び第２の制御線と前記対向電極とに接続された電位制御部とを有し、前記電位制御部は、前記第１及び第２の制御線を介して前記スイッチ回路に前記画素電極への印加電圧を供給するとともに、前記対向電極に対して、前記第１及び第２の制御線に供給される電位に対応する第１及び第２の電位を繰り返す１周期以上の矩形波を供給することが好ましい。
このような構成によれば、第１の制御線、第２の制御線、対向電極に印加する電位を、第１の電位及び第２の電位の２値により制御可能であるため、低電圧化が可能であり、また回路構成をより単純にすることができる。
【００１０】
［適用例３］上記適用例の電気泳動表示装置において、前記スイッチ回路は、前記キャパシタの出力信号に応じて互いに異なる第１の信号又は第２の信号を出力する信号生成回路と、前記第１の信号により前記第１の制御線と前記画素電極とを導通させる第１のスイッチング素子と、前記第２の信号により前記第２の制御線と前記画素電極とを導通させる第２のスイッチング素子と、を有することが好ましい。
このような構成によれば、キャパシタの出力信号に応じて、第１の制御線と画素電極との導通、又は第２の制御線と画素電極との導通のうち、いずれか一方を行い、他方については切断させることができる。
【００１１】
［適用例４］上記適用例の電気泳動表示装置において、前記信号生成回路が、インバータであってもよい。
【００１２】
［適用例５］上記適用例の電気泳動表示装置において、前記信号生成回路が、レベルシフタであってもよい。
【００１３】
［適用例６］上記適用例の電気泳動表示装置において、前記第１のスイッチング素子及び前記第２のスイッチング素子が、トランスファゲートであってもよい。
【００１４】
［適用例７］上記適用例の電気泳動表示装置において、前記第１のスイッチング素子及び前記第２のスイッチング素子は、いずれもＮ型トランジスタであってもよい。
【００１５】
［適用例８］上記適用例の電気泳動表示装置において、前記第１のスイッチング素子及び前記第２のスイッチング素子は、いずれもＰ型トランジスタであてもよい。
【００１６】
［適用例９］上記適用例の電気泳動表示装置において、前記スイッチ回路は、前記キャパシタの出力端子にゲート端子が接続されたＰ型トランジスタ及びＮ型トランジスタを有し、前記Ｐ型トランジスタは、前記画素電極と、前記第１の制御線及び前記第２の制御線の一方との間に配置され、前記Ｎ型トランジスタは、前記画素電極と、前記第１の制御線及び前記第２の制御線のうち前記Ｐ型トランジスタと接続されていない制御線との間に配置されていてもよい。
このような構成によれば、キャパシタの出力信号に応じてＰ型トランジスタ及びＮ型トランジスタの一方のみが駆動される。これにより、第１の制御線と画素電極との導通、又は第２の制御線と画素電極との導通のうち、いずれか一方を行い、他方については切断させることができる。
【００１７】
［適用例１０］上記適用例の電気泳動表示装置において、前記第１及び第２の制御線が、複数の前記画素に共通の配線であることことが好ましい。
【００１８】
［適用例１１］上記適用例の電気泳動表示装置において、前記第１及び第２の制御線が、他のグローバル配線と共通の配線であることことが好ましい。
【００１９】
［適用例１２］本適用例の電子機器は、上記電気泳動表示装置を表示部に備えたことを特徴とする。
【００２０】
［適用例１３］本適用例の電気泳動表示装置の駆動方法は、電気泳動粒子を含む電気泳動素子を一対の基板間に挟持してなり、複数の画素からなる表示部を備えており、前記表示部に、前記画素ごとに形成された画素電極と、前記電気泳動素子を介して複数の前記画素電極と対向する対向電極と、各々の前記画素と接続された第１及び第２の制御線と、が設けられており、前記画素ごとに、画素スイッチング素子と、前記画素スイッチング素子に接続されたキャパシタと、前記キャパシタの出力信号によりスイッチングされて前記画素電極と前記第１又は第２の制御線との接続状態を切り換えるスイッチ回路と、が設けられた電気泳動表示装置の駆動方法であって、前記画素スイッチング素子を介して前記キャパシタに画像信号を入力する第１のステップと、前記第１及び第２の制御線にそれぞれ第１及び第２の電位を供給し、前記キャパシタからの出力に基づき前記スイッチ回路を動作させることで前記第１又は第２の制御線から前記画素電極に対して電位を入力し、さらに前記対向電極に対して前記第１及び第２の電位を繰り返す矩形波を１周期以上入力する第２のステップと、を有することを特徴とする。
【００２１】
この駆動方法によれば、キャパシタに画像信号を入力するステップと、キャパシタに保持した画像信号に基づいて表示動作を行うステップとを備える。すなわち、キャパシタに入力される画像信号に係らず、第１及び第２の制御線から画素電極に入力される電位を制御して、画素の表示状態を制御するようになっている。
したがって、キャパシタに保持されている画像信号を更新することなく、全白表示や全黒表示といった予備表示動作を行うことができるので、予備表示動作に係る消費電力を節約することができる。
また、対向電極に対して第１の電位と第２の電位を繰り返す矩形波を供給するようになっており、本明細書において「コモン振り駆動」と称する駆動方式を採用する。このコモン振り駆動方法によれば、画素電極と対向電極とに印加する電位をハイレベル（Ｈ）とローレベル（Ｌ）との２値により制御可能であるため、低電圧化が図れるとともに、回路構成をシンプルにすることができる。
【００２２】
［適用例１４］上記適用例の電気泳動表示装置の駆動方法は、前記第１のステップにおいて、第１の階調を表示する前記画素の前記キャパシタに第１の画像信号を入力するとともに、第２の階調を表示する前記画素の前記キャパシタに第２の画像信号を入力し、前記第２のステップにおいて、前記第１の階調を表示する前記画素では、前記第１の画像信号を保持した前記キャパシタの出力に基づき前記スイッチ回路を動作させることで前記第１の制御線と前記画素電極とを接続状態とし、前記第２の階調を表示する前記画素では、前記第２の画像信号を保持した前記キャパシタの出力に基づき前記スイッチ回路を動作させることで前記第２の制御線と前記画素電極とを接続状態とすることが好ましい。
【００２３】
［適用例１５］上記適用例の電気泳動表示装置の駆動方法は、前記第２のステップにおいて、前記第１及び第２の制御線に同一電位の信号を供給することで、すべての前記画素を同一階調とすることが好ましい。
【００２４】
［適用例１６］上記適用例の電気泳動表示装置の駆動方法は、前記第２のステップにおいて、前記第１の制御線を電気的に切断されたハイインピーダンス状態とするとともに、前記第２の制御線に前記第２の電位を供給することで、前記表示部の少なくとも一部の前記画素を前記第１の階調から前記第２の階調に移行させる第１の表示ステップと、前記第１の制御線に前記第１の電位を供給するとともに前記第２の制御線を電気的に切断されたハイインピーダンス状態とすることで、前記表示部の少なくとも一部の前記画素を前記第２の階調から前記第１の階調に移行させる第２の表示ステップと、を有することが好ましい。
【００２５】
［適用例１７］上記適用例の電気泳動表示装置の駆動方法は、前記第２のステップにおいて、前記第１の制御線を前記対向電極と同電位とするとともに、前記第２の制御線に前記第２の電位を供給することで、前記表示部の少なくとも一部の前記画素を前記第１の階調から前記第２の階調に移行させる第１の表示ステップと、前記第１の制御線に前記第１の電位を供給するとともに前記第２の制御線を前記対向電極と同電位とすることで、前記表示部の少なくとも一部の前記画素を前記第２の階調から前記第１の階調に移行させる第２の表示ステップと、を有することが好ましい。
【００２６】
［適用例１８］上記適用例の電気泳動表示装置の駆動方法は、前記第２のステップにおいて、前記第１及び第２の表示ステップを繰り返すことで表示画像の更新を行うことが好ましい。
【００２７】
［適用例１９］上記適用例の電気泳動表示装置の駆動方法は、前記第２のステップの後に、前記キャパシタ、前記スイッチ回路、及び前記対向電極を、電気的に切断されたハイインピーダンス状態とするステップを有することが好ましい。
【発明を実施するための最良の形態】
【００２８】
以下、本発明の実施形態について、図面を参照して説明する。なお、以下の各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００２９】
（第１の実施形態）
以下、図面を用いて第１の実施形態の電気泳動表示装置について説明する。
図１は第１の実施形態に係る電気泳動表示装置の構成図である。電気泳動表示装置１は表示部３と走査線駆動回路６と、データ線駆動回路７と、電源回路（電位制御部）８とコントローラ１０とを備えている。走査線駆動回路６とデータ線駆動回路７とから画素駆動部が構成される。
【００３０】
表示部３には、画素２が、Ｙ軸方向に沿ってｍ個、Ｘ軸方向に沿ってｎ個のマトリクス状に形成されている。走査線駆動回路６は、表示部３をＸ軸方向に沿って延在する複数の走査線４（Ｙ１，Ｙ２，…，Ｙｍ）を介して画素２に接続されている。データ線駆動回路７は、表示部３をＹ軸方向に沿って延在する複数のデータ線５（Ｘ１，Ｘ２，…，Ｘｎ）を介して画素２に接続されている。電源回路８は、第１の制御線１１、第２の制御線１２、第１の電源線１３、第２の電源線１４、及び共通電極電源配線１５を介して画素２に接続されている。走査線駆動回路６、データ線駆動回路７、及び電源回路８はコントローラ１０により制御される。第１の制御線１１、第２の制御線１２、第１の電源線１３、第２の電源線１４、及び共通電極電源配線１５は、すべての画素２において共通配線として用いられる。
【００３１】
図２は、第１の実施形態に係る電気泳動表示装置の画素の回路構成を示す図である。
画素２は、駆動用ＴＦＴ（Thin Film Transistor）２４（画素スイッチング素子）と、キャパシタ２５と、スイッチ回路３５と、画素電極（第１の電極）２１と、共通電極（対向電極、第２の電極）２２と、電気泳動素子２３とで構成される。
【００３２】
駆動用ＴＦＴ２４はＮ−ＭＯＳ（Negative Metal Oxide Semiconductor）で構成されている。駆動用ＴＦＴ２４のゲート側には走査線４、ソース側にはデータ線５、ドレイン側にはキャパシタ２５がそれぞれ接続されている。駆動用ＴＦＴ２４は、走査線駆動回路６から走査線４を介して選択信号が入力される期間中、データ線５とキャパシタ２５とを接続させることによって、データ線駆動回路７からデータ線５を介して入力される画像信号をキャパシタ２５に入力させるために用いられる。
【００３３】
スイッチ回路３５は、第１のトランスファゲート３６と第２のトランスファゲート３７と信号生成回路３８とを備えている。第１のトランスファゲート３６は、Ｐ−ＭＯＳ３６ｐとＮ−ＭＯＳ３６ｎとを備えている。第２のトランスファゲート３７は、Ｐ−ＭＯＳ３７ｐとＮ−ＭＯＳ３７ｎとを備えている。
信号生成回路３８は、元となる信号を含め少なくとも２種類以上の信号を生成するための回路である。信号生成回路３８は、Ｐ−ＭＯＳ３８ｐとＮ−ＭＯＳ３８ｎとからなるインバータにより構成されている。信号生成回路３８は、インバータに代えてレベルシフタから構成されていてもよい。
【００３４】
第１のトランスファゲート３６のソース側は、第１の制御線１１と接続され、第２のトランスファゲート３７のソース側は、第２の制御線１２と接続されている。第１のトランスファゲート３６および第２のトランスファゲート３７のドレイン側は、画素電極２１に接続されている。キャパシタ２５は、Ｐ−ＭＯＳ３８ｐ、Ｎ−ＭＯＳ３８ｎ、Ｐ−ＭＯＳ３６ｐ、Ｎ−ＭＯＳ３７ｎの各々のゲート端子に接続される（この端子をＮ１とする）。またＰ−ＭＯＳ３８ｐのソース側は第１の電源線１３に接続され、Ｎ−ＭＯＳ３８ｎのソース側は第２の電源線１４に接続される。Ｐ−ＭＯＳ３８ｐとＮ−ＭＯＳ３８ｎのドレイン側は、Ｎ−ＭＯＳ３６ｎ及びＰ−ＭＯＳ３７ｐのゲート端子に接続されている（この端子をＮ２とする）。キャパシタ２５の端子Ｎ１の電位が、キャパシタ２５の出力信号に対応する。
【００３５】
キャパシタ２５は、駆動用ＴＦＴ２４から送られた画像信号を保持するとともに、スイッチ回路３５に画像信号を入力するために用いられる。
スイッチ回路３５は、キャパシタ２５から入力された画像信号に基づいて、第１及び第２の制御線１１，１２のいずれかを択一的に選択し、画素電極２１と接続させるセレクタとして機能する。このとき、第１のトランスファゲート３６及び第２のトランスファゲート３７は、画像信号のレベルに応じて一方のみが動作する。
【００３６】
具体的には、画像信号としてキャパシタ２５にハイレベル（Ｈ）が入力されると、端子Ｎ１はハイレベル（Ｈ）となる。よって、端子Ｎ１に接続されたトランジスタのうち、Ｎ−ＭＯＳ３７ｎが動作する。また、端子Ｎ１に対してインバータ（信号生成回路３８）を介した端子Ｎ２からはローレベル（Ｌ）が出力されるので、端子Ｎ２に接続されたトランジスタのうち、Ｐ−ＭＯＳ３７ｐが動作する。よって、第２のトランスファゲート３７が駆動される。したがって、第２の制御線１２と画素電極２１とが電気的に接続される。
一方、画像信号としてキャパシタ２５にローレベル（Ｌ）が入力されると、端子Ｎ１はローレベル（Ｌ）となり、端子Ｎ２からはハイレベル（Ｈ）が出力されるので、端子Ｎ１に接続されたＰ−ＭＯＳ３６ｐと、端子Ｎ２に接続されたＮ−ＭＯＳ３６ｎが動作し、第１のトランスファゲート３６が駆動される。したがって、第１の制御線１１と画素電極２１とが電気的に接続される。
このように、動作した方の第１のトランスファゲート３６又は第２のトランスファゲート３７を介して、第１の制御線１１又は第２の制御線１２が画素電極２１と導通し、画素電極２１に電位が入力される。
【００３７】
電気泳動素子２３は、画素電極２１と共通電極２２との電位差によって電気泳動素子２３を駆動させ、画像を表示させる。共通電極２２は、共通電極電源配線１５と接続されている。
図３は電気泳動表示装置１における表示部３の部分断面図である。表示部３は画素電極２１を備えた素子基板２８及び共通電極２２を備えた対向基板２９により、電気泳動素子２３を挟持する構成となっている。電気泳動素子２３は、複数のマイクロカプセル４０により構成されている。電気泳動素子２３は、接着剤層３０を用いて両基板２８，２９の間で固定されている。すなわち、電気泳動素子２３と両基板２８，２９との間に接着剤層３０が形成されている。
なお、素子基板２８側の接着剤層３０は画素電極２１面と接着するために必要なものであるが、対向基板２９側の接着剤層３０については必須ではない。これは、あらかじめ、対向基板２９に対して、共通電極２２と複数のマイクロカプセル４０と対向基板２９側の接着剤層３０とを、一貫した製造工程で造り込んだあと、電気泳動シートととして取り扱う場合においては、接着剤層として必要となるのは、素子基板２８側の接着剤層３０のみとなる場合が想定されるからである。
【００３８】
素子基板２８は、例えばガラスやプラスティックなどからなる基板である。素子基板２８上に画素電極２１が形成され、画素電極２１は画素２ごとに矩形に形成されている。図示は省略しているが、各画素電極２１の間の領域や画素電極２１の下面（素子基板２８側の層）には、図１、図２で示した走査線４、データ線５、第１の制御線１１、第２の制御線１２、第１の電源線１３、第２の電源線１４、共通電極電源配線１５、駆動用ＴＦＴ２４、キャパシタ２５、スイッチ回路３５などが形成されている。
【００３９】
対向基板２９は、画像を表示する側となるため、例えば、ガラス等の透光性を有する基板とされる。対向基板２９上に形成された共通電極２２には、透光性と導電性とを備えた材質が用いられ、例えばＭｇＡｇ（マグネシウム銀）、ＩＴＯ（インジウム・スズ酸化物）、ＩＺＯ（インジウム・亜鉛酸化物）等が用いられる。
なお、電気泳動素子２３は、あらかじめ対向基板２９側に形成され、接着剤層３０までを含めた電気泳動シートとして取り扱われるのが一般的である。また、接着剤層３０側には、保護用の剥離紙が貼り付けられている。
製造工程においては、別途製造された、画素電極２１や前記回路などが形成された素子基板２８に対して、剥離紙を剥がした当該電気泳動シートを貼り付けることによって、表示部３を形成している。このため、一般的な構成では、接着剤層３０は画素電極２１側のみに存在することになる。
【００４０】
図４は、マイクロカプセル４０の構成図である。マイクロカプセル４０は、例えば５０μｍ程度の粒径を有すると共にポリメタクリル酸メチル、ポリメタクリル酸エチル等のアクリル樹脂、ユリア樹脂、アラビアゴム等の透光性を有する高分子樹脂によって形成されている。このマイクロカプセル４０は、共通電極２２と上述の画素電極２１との間に挟持されており、一つの画素内に複数のマイクロカプセル４０が縦横に配列された構成になっている。マイクロカプセル４０の周囲を埋めるように、当該マイクロカプセル４０を固定するバインダ（図示は省略）が設けられている。
マイクロカプセル４０の内部には、分散媒４１と、電気泳動粒子として複数の白色粒子４２、複数の黒色粒子４３の帯電粒子が封入されている。
【００４１】
分散媒４１は、白色粒子４２と黒色粒子４３とをマイクロカプセル４０内に分散させる液体である。
分散媒４１としては、例えば水、メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブ等のアルコール系溶媒、酢酸エチル、酢酸ブチル等の各種エステル類、アセトン、メチルエチルケトン、メチルイソブチルケトン等のケトン類、ぺンタン、ヘキサン、オクタン等の脂肪族炭化水素、シクロへキサン、メチルシクロへキサン等の脂環式炭化水素、ベンゼン、トルエン、キシレン、ヘキシルベンゼン、ヘブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼン等の長鎖アルキル基を有するベンゼン類等の芳香族炭化水素、塩化メチレン、クロロホルム、四塩化炭素、１，２−ジクロロエタン等のハロゲン化炭化水素、カルボン酸塩又はその他の種々の油類等の単独又はこれらの混合物に界面活性剤等を配合したものを挙げることができる。
【００４２】
白色粒子４２は、例えば、二酸化チタン、亜鉛華、三酸化アンチモン等の白色顔料からなる粒子（高分子あるいはコロイド）であり、例えば負に帯電されている。
黒色粒子４３は、例えば、アニリンブラック、カーボンブラック等の黒色顔料からなる粒子（高分子あるいはコロイド）であり、例えば正に帯電されている。
このため、白色粒子４２及び黒色粒子４３は、分散媒４１中で画素電極２１と共通電極２２との間の電位差によって発生する電場中を移動することができる。
【００４３】
これらの顔料には、必要に応じ、電解質、界面活性剤、金属石鹸、樹脂、ゴム、油、ワニス、コンパウンド等の粒子からなる荷電制御剤、チタン系カップリング剤、アルミニウム系カップリング剤、シラン系カップリング剤等の分散剤、潤滑剤、安定化剤等を添加することができる。
【００４４】
白色粒子４２及び黒色粒子４３は溶媒中のイオンによって覆われており、これらの粒子の表面にはイオン層４４が形成されている。帯電している白色粒子４２及び黒色粒子４３とイオン層４４との間には、電気二重層が形成されている。一般的に、白色粒子４２や黒色粒子４３などの帯電粒子は、１０ｋＨｚ以上の周波数の電界を印加しても、電界にほとんど反応せず、ほとんど移動しないことが知られている。帯電粒子の周りのイオンは、帯電粒子に比べて粒子径がはるかに小さいので、電界の周波数が１０ｋＨｚ以上の電界を印加すると電界に応じて移動することが知られている。
【００４５】
図５はマイクロカプセル４０の動作を説明した図である。ここでは、イオン層４４が形成されない理想的な場合を例に挙げて説明する。
画素電極２１と共通電極２２との間に、相対的に共通電極２２の電圧が高くなるように電圧を印加する。すると、図５（ａ）に示すように、正に帯電された黒色粒子４３はクーロン力によってマイクロカプセル４０内で画素電極２１側に引き寄せられる。一方、負に帯電された白色粒子４２はクーロン力によってマイクロカプセル４０内で共通電極２２側に引き寄せられる。この結果、マイクロカプセル４０内の表示面側（共通電極２２側）には白色粒子４２が集まることになり、表示面にはこの白色粒子４２の色（白色）が表示されることとなる。
【００４６】
逆に、画素電極２１と共通電極２２との間に相対的に画素電極２１の電位が高くなるように電圧を印加する。すると、図５（ｂ）に示すように、負に帯電された白色粒子４２がクーロン力によって画素電極２１側に引き寄せられる。また、正に帯電された黒色粒子４３はクーロン力によって共通電極２２側に引き寄せられる。この結果、マイクロカプセル４０の表示面側には黒色粒子４３が集まることになり、表示面にはこの黒色粒子４３の色（黒色）が表示されることとなる。
【００４７】
なお、白色粒子４２、黒色粒子４３に用いる顔料を、例えば赤色、緑色、青色等の顔料に代えることによって、赤色、緑色、青色等を表示する電気泳動表示装置１とすることができる。
【００４８】
本実施形態の電気泳動表示装置１によれば、キャパシタ２５と画素電極２１との間には少なくとも１つのトランジスタが介挿されている。このため、キャパシタ２５の電荷が画素電極２１を介してリークしにくい構成となっており、キャパシタ２５に長期間画像信号を保持させておくことができる。
【００４９】
［第１の駆動方法］
次に、本実施形態に係る電気泳動表示装置１の駆動方法について、図面を用いて説明する。
図６は第１の駆動方法に係るタイミングチャートを示す図である。本図では、電源オフ期間ＳＴ０１、画像信号入力期間ＳＴ０２、黒色画像表示期間ＳＴ０３ｂ、白色画像表示期間ＳＴ０３ｗ、（ＳＴ０３ｂ、ＳＴ０３ｗをあわせて画像表示期間ＳＴ０３とする）及び電源オフ期間ＳＴ０４の順序で動作を行い、画像が表示される様子を示している。
【００５０】
図６には、第１の制御線１１の電位Ｓ１と、第２の制御線１２の電位Ｓ２と、共通電極電源配線１５の電位Ｖｃｏｍとが示されている。
【００５１】
図６に示す電源オフ期間ＳＴ０１において、第１の電源線１３、第２の電源線１４、第１の制御線１１、第２の制御線１２、共通電極２２は、いずれもグラウンドレベルもしくは他の回路から電気的に切断された開放状態（ハイインピーダンス状態（Ｈｉ−Ｚ））となっている。このとき表示部３には、以前に表示された画像が保持されている。
【００５２】
次に、画像信号入力期間ＳＴ０２（第１のステップ）について説明する。
図２のキャパシタ２５に対して、図１の電源回路８から、第１の電源線１３を介してハイレベルを入力し、第２の電源線１４を介してローレベルを入力することで、キャパシタ２５を充電もしくは放電させる。
このとき、第１の制御線１１、第２の制御線１２、及び共通電極電源配線１５は、ローレベル（ＶＬ）もしくは電気的に切断されている（Ｈｉ−Ｚ）。
【００５３】
図１の走査線駆動回路６は、走査線Ｙ１に選択信号を入力する。この選択信号により、走査線Ｙ１に接続された画素２の駆動用ＴＦＴ２４が駆動され、走査線Ｙ１に接続された画素２のキャパシタ２５は、データ線Ｘ１，Ｘ２，…，Ｘｎにそれぞれ接続される。
図１のデータ線駆動回路７は、データ線Ｘ１，Ｘ２，…，Ｘｎに画像信号を供給することで、走査線Ｙ１に接続された画素２のキャパシタ２５に画像信号を入力する。
【００５４】
画像信号が入力されると、走査線駆動回路６は、走査線Ｙ１への選択信号の供給を停止し、走査線Ｙ１に接続された画素２の選択状態を解除する。この動作を走査線Ｙｍに接続された画素２まで順次実行し、すべての画素２のキャパシタ２５に画像信号を入力する。これにより、表示部３を構成する画素２のキャパシタ２５に、画像信号に対応する電位が記憶される。
【００５５】
次に、画像表示期間ＳＴ０３（第２のステップ）に移行する。画像表示期間ＳＴ０３は、交互に繰り返される黒色画像表示期間ＳＴ０３ｂ、白色画像表示期間ＳＴ０３ｗを有している。
画像表示期間ＳＴ０３においては、第１の制御線１１にハイレベル（ＶＨ）が供給され、第２の制御線１２にローレベル（ＶＬ）が供給される。これにより、第１のトランスファゲート３６のソース側にはハイレベルが入力され、第２のトランスファゲート３７のソース側にはローレベルが入力される。ハイレベルは例えば１５Ｖとすることができ、ローレベルは例えば０Ｖとすることができる。
共通電極２２には、共通電極電源配線１５を介して、黒色画像表示期間ＳＴ０３ｂではローレベル（ＶＬ）、白色画像表示期間ＳＴ０３ｗではハイレベル（ＶＨ）が入力される。したがって、共通電極２２には、画像表示期間ＳＴ０３においては一定周期で繰り返すパルス状の信号が入力される。
【００５６】
まず黒色画像表示期間ＳＴ０３ｂについて説明する。
黒色画像表示期間ＳＴ０３ｂにおいては、共通電極２２には、共通電極電源配線１５を介して、ローレベルが入力される。
【００５７】
このとき、画像信号がローレベルである画素２では、キャパシタ２５つまり端子Ｎ１の電位はローレベルであり、信号生成回路３８の出力（端子Ｎ２）はハイレベルである。したがって、第１のトランスファゲート３６が駆動されて、画素電極２１と第１の制御線１１が接続される。これにより、画素電極２１には、ハイレベルが入力される。
このとき、画素電極２１と共通電極２２との間に大きな電位差（ハイレベルとローレベルとの電位差）が発生し、図５（ｂ）に示したように、電気泳動素子２３の黒色粒子４３は共通電極２２に引き寄せられ、白色粒子４２は画素電極２１に引き寄せられる。その結果、この画素２には黒色が表示される。
【００５８】
これに対して、画像信号がハイレベルである画素２では、キャパシタ２５つまり端子Ｎ１の電位はハイレベルであり、信号生成回路３８の出力（端子Ｎ２）はローレベルである。したがって、第２のトランスファゲート３７が駆動されて、画素電極２１と第２の制御線１２が接続される。これにより、画素電極２１には、ローレベルが入力される。よって画素電極２１と共通電極２２との間に電位差は発生せず、その結果、この画素２の電気泳動素子２３は動作せず、前の画像をそのまま保持する。
【００５９】
次に白色画像表示期間ＳＴ０３ｗについて説明する。
白色画像表示期間ＳＴ０３ｗにおいては、共通電極２２には、共通電極電源配線１５を介して、ハイレベルが入力される。
【００６０】
このとき、画像信号がハイレベルである画素２では、キャパシタ２５つまり端子Ｎ１の電位はハイレベルであり、信号生成回路３８の出力（端子Ｎ２）はローレベルである。したがって、第２のトランスファゲート３７が駆動されて、画素電極２１と第２の制御線１２が接続される。これにより、画素電極２１には、ローレベルが入力される。
このとき、画素電極２１と共通電極２２との間に大きな電位差（ハイレベルとローレベルとの電位差）が発生し、図５（ａ）に示したように、電気泳動素子２３の黒色粒子４３は画素電極２１に引き寄せられ、白色粒子４２は共通電極２２に引き寄せられる。その結果、この画素２には白色が表示される。
【００６１】
これに対して、画像信号がローレベルである画素２では、キャパシタ２５つまり端子Ｎ１の電位はローレベルであり、信号生成回路３８の出力（端子Ｎ２）はハイレベルである。したがって、第１のトランスファゲート３６が駆動されて、画素電極２１と第１の制御線１１が接続される。これにより、画素電極２１には、ハイレベルが入力される。よって画素電極２１と共通電極２２との間に電位差は発生せず、その結果、この画素２の電気泳動素子２３は動作せず、前の画像をそのまま保持する。
【００６２】
以上に説明した画像表示期間ＳＴ０３では、共通電極２２に対して、ローレベル（黒色画像表示期間ＳＴ０３ｂ）とハイレベル（白色画像表示期間ＳＴ０３ｗ）を所定の周期で繰り返す基準パルスを入力している。
このような駆動方法を本願においては「コモン振り駆動」と呼ぶ。また、コモン振り駆動の定義としては、画像書き替え期間において、共通電極２２にハイレベルとローレベルとを繰り返すパルスが少なくとも１周期以上印加される駆動方法のことである。
【００６３】
このコモン振り駆動方法によれば、黒色粒子４３と白色粒子４２をより確実に所望の電極に移動させることができるためコントラストを高めることができる。また画素電極２１と共通電極２２とに印加する電位をハイレベル（ＶＨ）とローレベル（ＶＬ）の２値により制御可能であるため、低電圧化が図れるとともに、回路構成をシンプルにすることができる。また、画素電極２１のスイッチング素子としてＴＦＴ（Thin Film Transistor）を用いた場合には、低電圧駆動によりＴＦＴの信頼性を確保することができるというメリットがある。
なお、コモン振り駆動の周波数及び周期数は、電気泳動素子２３の仕様及び特性に応じて適宜定めることが好ましい。
【００６４】
以上により、表示部３に新しい画像が表示されると、電源オフ期間ＳＴ０４に移行する。
電源オフ期間ＳＴ０４に移行すると、図１に示した電源回路８は、第１の制御線１１、第２の制御線１２、第１の電源線１３、第２の電源線１４、及び共通電極電源配線１５をグラウンドレベルもしくは電気的に切断しハイインピーダンス状態とする。
【００６５】
電源オフ期間ＳＴ０４を設けることで、電力を消費することなく画像を保持することができる。また、画素電極２１の電源である第１の制御線１１と第２の制御線１２とを電気的に切断もしくはグラウンドレベルとすることで、画素電極２１との電位差がなくなるので、リーク電流の低減にも有効である。
【００６６】
さらに、画像信号入力期間ＳＴ０２、画像表示期間ＳＴ０３（黒色画像表示期間ＳＴ０３ｂ、白色画像表示期間ＳＴ０３ｗ）、及び電源オフ期間ＳＴ０４を繰り返すことで、順次画像を更新して表示することができる。
なお、白色画像表示期間ＳＴ０３ｗと黒色画像表示期間ＳＴ０３ｂとの順番を入れ替えても良い。
【００６７】
また、キャパシタ２５に画像信号が入力された状態で、第１の制御線１１と第２の制御線１２とに供給する電位を互いに入れ替えて画像表示期間ＳＴ０３の動作を実行することによって、反転画像を表示することができる。つまり、Ｓ１をローレベル、Ｓ２をハイレベルとすれば、すべての画素２のキャパシタ２５に対して反転画像信号を入力することなく、簡単な操作で表示画像の反転操作を行うことができる。
【００６８】
本実施形態の電気泳動表示装置１の駆動方法によれば、キャパシタ２５に入力される画像信号は、画素電極２１と第１及び第２の制御線１１，１２とを電気的に接続するスイッチ回路のスイッチングに用いられ、画素電極２１に対する電位入力は第１の制御線１１又は第２の制御線１２を介して成される。
かかる構成では、画素電極２１と接続される第１及び第２の制御線１１，１２が電気泳動表示装置１を駆動するため、リーク電流によるキャパシタ２５の電荷抜けを防ぐことができる。キャパシタ２５本体やＴＦＴへの電荷抜けは起きるが一般的に電気泳動表示装置１に抜ける電荷に比べて小さいと考えられる。これにより、画素電極２１の電位が下がることを防ぐことができる。また、キャパシタ２５に電位を与える回数を減らすことができる。
【００６９】
（変形例）
上記第１の駆動方法では、画像表示期間ＳＴ０３において、第１の制御線１１にハイレベル（ＶＨ）、第２の制御線１２にローレベル（ＶＬ）を供給し、黒色画像表示期間ＳＴ０３ｂと白色画像表示期間ＳＴ０３ｗとに合わせて共通電極２２の電位Ｖｃｏｍをローレベル（ＶＬ）、ハイレベル（ＶＨ）に切り換えるが、これに代えて次のような駆動方法を採用してもよい。すなわち、黒色画像表示期間ＳＴ０３ｂにおいては、第１の制御線１１にハイレベルを供給し、第２の制御線１２をハイインピーダンス状態とし、共通電極２２にローレベルを供給する。また、白色画像表示期間ＳＴ０３ｗにおいては、第１の制御線１１をハイインピーダンス状態とし、第２の制御線１２にローレベルを供給し、共通電極２２にハイレベルを供給する。
【００７０】
このようにしても、黒色画像表示期間ＳＴ０３ｂにおいては、画像信号がローレベルである画素２に黒色が表示され、画像信号がハイレベルである画素２は前の画像を維持する。また、白色画像表示期間ＳＴ０３ｗにおいては、画像信号がハイレベルである画素２に白色が表示され、画像信号がローレベルである画素２は前の画像を維持する。これは、黒色又は白色の表示が行われない画素２では画素電極２１にハイインピーダンス状態の第１の制御線１１又は第２の制御線１２が接続されるためである。
【００７１】
本変形例の駆動方法によれば、黒色（又は白色）が書き込まれる際に、書き込みがなされず表示を維持する画素２がハイインピーダンス状態となるため、書き込みがなされる画素２となされない画素２との間の電流リークを低減させることができる。
【００７２】
［第２の駆動方法］
次に、第２の駆動方法について説明する。第２の駆動方法は、すべての画素２に白色、あるいは黒色を表示させる駆動方法である。すなわち、画像を消去する動作に適用できる駆動方法である。
【００７３】
この駆動方法は、アクティブマトリクス型の電気泳動表示装置１では、すでに表示している画像（元画像）から次に表示する画像（新画像）に表示を切り換える場合、残像が出ないようにするための予備表示動作を実行する。例えば、表示部全体を白表示する動作（全白表示）や、表示部全体を黒表示する動作（全黒表示）、あるいは、全白表示と全黒表示とを繰り返し実行する動作、さらには、元画像又は新画像の反転画像を短期間表示させる動作、などを実行する。そして、このような予備表示動作を行った後で、新画像を表示する。
【００７４】
図７は、第２の駆動方法に係るタイミングチャートの一例である。本例では、すべての画素を黒色にしたあと、すべての画素を白色にし、その後画像を表示させる様子を示している。
【００７５】
図７には、第１の制御線１１の電位Ｓ１と、第２の制御線１２の電位Ｓ２と、共通電極電源配線１５の電位Ｖｃｏｍとが示されている。
【００７６】
図７では、電源オフ期間ＳＴ１１、画像信号入力期間ＳＴ１２、全画素黒表示期間ＳＴ１３、全画素白表示期間ＳＴ１４、画像表示期間ＳＴ１５、及び電源オフ期間ＳＴ１６の順序で動作を行い、画像が表示される様子を示している。
【００７７】
図７中の電源オフ期間ＳＴ１１、画像信号入力期間ＳＴ１２、画像表示期間ＳＴ１５、電源オフ期間ＳＴ１６は、それぞれ第１の駆動方法の電源オフ期間ＳＴ０１、画像信号入力期間ＳＴ０２、画像表示期間ＳＴ０３、電源オフ期間ＳＴ０４に対応し同様の動作となるため説明は省略し、画像信号入力期間ＳＴ１２、全画素黒表示期間ＳＴ１３、全画素白表示期間ＳＴ１４についてのみ説明する。
【００７８】
図７に示すように、画像信号入力期間ＳＴ１２にて画像信号入力が終了すると全画素黒表示期間ＳＴ１３へ移行する。なお、画像信号入力期間ＳＴ１２においてキャパシタ２５に入力される画像信号は任意であり、必ずしも全黒画像、全白画像に対応したものでなくてもよい。
【００７９】
全画素黒表示期間ＳＴ１３に移行すると、電源回路８は、第１の制御線１１、及び第２の制御線１２の両方にハイレベルを入力する。
このとき、画素２は、それぞれのキャパシタ２５に保持された画像信号によって、第１のトランスファゲート３６、又は第２のトランスファゲート３７のいずれかが駆動されている。具体的には、画像信号がローレベルである画素２では、第１のトランスファゲート３６がオン状態となっており、画素電極２１と第１の制御線１１が接続されている。
一方、画像信号がハイレベルである画素２では、第２のトランスファゲート３７がオン状態となっており、画素電極２１と第２の制御線１２とが接続されている。
【００８０】
そして、両方の制御線１１，１２にハイレベルが供給されているので、すべての画素２の画素電極２１に対してハイレベルが入力される。また共通電極２２には、ハイレベルの期間とローレベルの期間とを繰り返すパルス状の信号が入力されている。
その結果、キャパシタ２５で保持されている画像信号の電位（ハイレベル／ローレベル）に関わらず、すべての画素２で黒色が表示される。
【００８１】
全画素黒表示期間ＳＴ１３が終わると全画素白表示期間ＳＴ１４に移行する。
全画素白表示期間ＳＴ１４に移行すると、電源回路８は、第１の制御線１１、及び第２の制御線１２の両方にローレベルを入力する。
このとき、画素２は、それぞれのキャパシタ２５に保持された画像信号によって、第１のトランスファゲート３６、又は第２のトランスファゲート３７のいずれかが駆動されている。具体的には、画像信号がローレベルである画素２では、第１のトランスファゲート３６がオン状態となっており、画素電極２１と第１の制御線１１が接続されている。
一方、画像信号がハイレベルである画素２では、第２のトランスファゲート３７がオン状態となっており、画素電極２１と第２の制御線１２とが接続されている。
【００８２】
そして、両方の制御線１１，１２にローレベルが供給されているので、すべての画素２の画素電極２１に対してローレベルが入力される。また共通電極２２には、ハイレベルの期間とローレベルの期間とを繰り返すパルス状の信号が入力されている。
その結果、キャパシタ２５で保持されている画像信号の電位（ハイレベル／ローレベル）に関わらず、すべての画素２で白色が表示される。
【００８３】
全画素黒表示期間ＳＴ１３、全画素白表示期間ＳＴ１４が終了した後は、必要に応じて画像表示期間ＳＴ１５、及び電源オフ期間ＳＴ１６の順序で動作を行い、画像を表示、保持する。
【００８４】
なお、全画素黒表示期間ＳＴ１３と全画素白表示期間ＳＴ１４との順番を入れ替えても良い。また、既に画素２のキャパシタ２５に何らかの画像信号が書き込まれている場合には、電源オフ期間ＳＴ１１及び画像信号入力期間ＳＴ１２は行う必要はなく、全画素黒表示期間ＳＴ１３、又は全画素白表示期間ＳＴ１４を実行することができる。
【００８５】
このように、第２の駆動方法によれば、キャパシタ２５で保持されている画像信号の電位に関わらず、全黒表示又は全白表示を行うことができる。したがって、例えば通常の画像表示を行った後、当該画像表示の画像信号をキャパシタ２５に保持したまま、全画素黒表示期間ＳＴ１３（又は全画素白表示期間ＳＴ１４）を実行することにより、キャパシタ２５の画像信号を書き換えることなく全黒表示（又は全白表示）を行うこともできる。
【００８６】
上記したように、全黒表示又は全白表示による予備表示動作を含む画像切替シーケンスは電気泳動表示装置の高品位な表示（高コントラスト、残像フリー）を実現するのに不可欠である。しかしながら、特許文献１に記載されたような従来の電気泳動表示装置においては、かかる画像切替シーケンスでは、画像切替のたびに、全白、全黒、あるいは反転画像のデータを画素に転送する必要があり、電気泳動表示装置の消費電力を増大させる原因となっていた。
これに対し本実施形態の電気泳動表示装置１では、第２の駆動方法を適用することで、画像切替シーケンスを効率化することができ、消費電力を低減できる。
【００８７】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。本実施形態の電気泳動表示装置は、スイッチ回路の構成が第１の実施形態と異なり、その他の点は同様である。詳しくは、第１の実施形態ではスイッチ回路３５内に２つのトランスファゲート３６，３７が存在する構成だったのに対し、本実施形態では２つのトランジスタ（第１及び第２のトランジスタ）によりスイッチ回路が構成されている。また以下では、第２の実施形態の電気泳動表示装置について、構成を変更した複数の例（第１〜第３構成例）について説明する。
【００８８】
第１構成例は、第１のトランジスタにＰ−ＭＯＳを用い、第２のトランジスタにＮ−ＭＯＳを用いたスイッチ回路を備えた構成である。第２構成例は、第１及び第２のトランジスタのいずれにもＰ−ＭＯＳを用いたスイッチ回路を備えた構成である。第３構成例は、第１及び第２のトランジスタのいずれにもＮ−ＭＯＳを用いたスイッチ回路を備えた構成である。
【００８９】
［第１構成例］
図８は、第１構成例に係る画素５２の回路構成図である。図８に示す画素５２は、図２に示した画素２のスイッチ回路３５に代えて、Ｐ−ＭＯＳ（第１のトランジスタ）５６とＮ−ＭＯＳ（第２のトランジスタ）５７とからなるスイッチ回路５５を備えた構成である。したがって以下では、図２と共通の構成要素には同一の符号を付し、それらの詳細な説明は省略する。
【００９０】
画素５２において、スイッチ回路５５は、キャパシタ２５の端子Ｎ１と、画素電極２１との間に接続されている。Ｐ−ＭＯＳ５６のゲート端子とＮ−ＭＯＳ５７のゲート端子とが互いに接続されるとともにキャパシタ２５の端子Ｎ１と接続されている。Ｐ−ＭＯＳ５６のソース端子は第１の制御線１１と接続され、ドレイン端子は画素電極２１と接続されている。Ｎ−ＭＯＳ５７のソース端子は第２の制御線１２と接続され、ドレイン端子は画素電極２１と接続されている。
【００９１】
上記構成の画素５２では、画像信号としてハイレベルが入力されると、キャパシタ２５の端子Ｎ１がハイレベルとなる。これによりＮ−ＭＯＳ５７がオン状態となり、第２の制御線１２と画素電極２１とが接続される。
一方、画像信号としてローレベルが入力されると、キャパシタ２５の端子Ｎ１がローレベルとなる。これによりＰ−ＭＯＳ５６がオン状態となって第１の制御線１１と画素電極２１とが接続される。
【００９２】
したがって、本構成例に係る画素５２は、先の実施形態に係る画素２と同様に、キャパシタ２５に入力された画像信号の電位に基づいてスイッチ回路５５を動作させ、第１の制御線１１又は第２の制御線１２と画素電極２１とを接続することで、画素電極２１に第１の制御線１１の電位Ｓ１又は第２の制御線１２の電位Ｓ２を入力するようになっている。
【００９３】
［第２構成例］
図９は、第２構成例に係る画素６２の回路構成図である。図９に示す画素６２は、図２に示した画素２のスイッチ回路３５に代えて、２つのＰ−ＭＯＳ（第１のトランジスタ及び第２のトランジスタ）６６，６７と信号生成回路３８とからなるスイッチ回路６５を備えた構成である。したがって以下では、図２と共通の構成要素には同一の符号を付し、それらの詳細な説明は省略する。
【００９４】
画素６２において、スイッチ回路６５は、キャパシタ２５の端子Ｎ１と、画素電極２１との間に接続されている。スイッチ回路６５は、Ｐ−ＭＯＳ６６，６７と信号生成回路３８とを有している。信号生成回路３８は、例えばＰ−ＭＯＳ３８ｐとＮ−ＭＯＳ３８ｎとからなるインバータにより構成される。信号生成回路３８は、端子Ｎ１と、Ｐ−ＭＯＳ６７のゲート端子に接続された端子Ｎ２との間に配置されている。したがって、信号生成回路３８の入力、出力に対応する端子はそれぞれ端子Ｎ１，Ｎ２である。端子Ｎ１はＰ−ＭＯＳ６６のゲート端子に接続され、端子Ｎ２はＰ−ＭＯＳ６７のゲート端子に接続される。Ｐ−ＭＯＳ６６のソース端子は第１の制御線１１と接続され、ドレイン端子は画素電極２１と接続されている。Ｐ−ＭＯＳ６７のソース端子は第２の制御線１２と接続され、ドレイン端子は画素電極２１と接続されている。
【００９５】
上記構成の画素６２では、画像信号としてローレベルが入力されると、キャパシタ２５の端子Ｎ１がローレベルとなる。これによりＰ−ＭＯＳ６６がオン状態となり、第１の制御線１１と画素電極２１とが接続される。
一方、画像信号としてハイレベルが入力されると、キャパシタ２５の端子Ｎ１がハイレベルとなる。これにより端子Ｎ２がローレベルとなりＰ−ＭＯＳ６７がオン状態となって第２の制御線１２と画素電極２１とが接続される。
【００９６】
したがって、本構成例に係る画素６２は、先の第１の実施形態に係る画素２と同様に、キャパシタ２５に入力された画像信号の電位に基づいてスイッチ回路６５を動作させ、第１の制御線１１又は第２の制御線１２と画素電極２１とを接続することで、画素電極２１に第１の制御線１１の電位Ｓ１又は第２の制御線１２の電位Ｓ２を入力するようになっている。
【００９７】
［第３構成例］
図１０は、第３構成例に係る画素７２の回路構成図である。図１０に示す画素７２は、図２に示した画素２のスイッチ回路３５に代えて、２つのＮ−ＭＯＳ（第１のトランジスタ及び第２のトランジスタ）７６，７７と信号生成回路３８とからなるスイッチ回路７５を備えた構成である。したがって以下では、図２と共通の構成要素には同一の符号を付し、それらの詳細な説明は省略する。
【００９８】
画素７２において、スイッチ回路７５は、キャパシタ２５の端子Ｎ１と、画素電極２１との間に接続されている。スイッチ回路７５は、Ｎ−ＭＯＳ７６，７７と信号生成回路３８とを有している。信号生成回路３８は、例えばＰ−ＭＯＳ３８ｐとＮ−ＭＯＳ３８ｎとからなるインバータにより構成される。信号生成回路３８は、端子Ｎ１と、Ｎ−ＭＯＳ７６のゲート端子に接続された端子Ｎ２との間に配置されている。したがって、信号生成回路３８の入力、出力に対応する端子はそれぞれ端子Ｎ１，Ｎ２である。端子Ｎ１はＮ−ＭＯＳ７７のゲート端子に接続され、端子Ｎ２はＮ−ＭＯＳ７６のゲート端子に接続される。Ｎ−ＭＯＳ７６のソース端子は第１の制御線１１と接続され、ドレイン端子は画素電極２１と接続されている。Ｎ−ＭＯＳ７７のソース端子は第２の制御線１２と接続され、ドレイン端子は画素電極２１と接続されている。
【００９９】
上記構成の画素７２では、画像信号としてハイレベルが入力されると、キャパシタ２５の端子Ｎ１がハイレベルとなる。これによりＮ−ＭＯＳ７７がオン状態となって第２の制御線１２と画素電極２１とが接続される。このとき端子Ｎ２はローレベルとなるのでＮ−ＭＯＳ７６はオフ状態であり画素電極２１と第１の制御線１１とは切断されている。
一方、画像信号としてローレベルが入力されると、キャパシタ２５の端子Ｎ１がローレベルとなる。これにより端子Ｎ２がハイレベルとなり、Ｎ−ＭＯＳ７６がオン状態となって第１の制御線１１と画素電極２１とが接続される。このとき端子Ｎ１はローレベルであるのでＮ−ＭＯＳ７７はオフ状態であり画素電極２１と第２の制御線１２とは切断されている。
【０１００】
したがって、本構成例に係る画素７２は、先の実施形態に係る画素２と同様に、キャパシタ２５に入力された画像信号の電位に基づいてスイッチ回路７５を動作させ、第１の制御線１１又は第２の制御線１２と画素電極２１とを接続することで、画素電極２１に第１の制御線１１の電位Ｓ１又は第２の制御線１２の電位Ｓ２を入力するようになっている。
【０１０１】
上記３つの構成例は図２に示した第１の実施形態に係る画素２と比較して画素回路の構成を簡素化でき、トランジスタ数の削減によって面積を小さくすることができる。したがって、１画素当たりの占有面積を小さくすることができ、画素の高精細化に容易に対応できる電気泳動表示装置を実現することができる。また、トランジスタを少なくすることで、通電時の寄生容量が低減できるので、消費電力を削減することができる。
【０１０２】
駆動方法については第１の実施形態と同じであるため省略する。
【０１０３】
本実施形態の第１〜第３構成例においても、いずれも、キャパシタ２５と画素電極２１との間には少なくとも１つのトランジスタが介挿されている。このため、キャパシタ２５の電荷が画素電極２１を介してリークしにくい構成となっており、キャパシタ２５に長期間画像信号を保持させておくことができる。
【０１０４】
［電子機器］
以下、上述の電気泳動表示装置を備えた電子機器の例について図１１および図１２を参照して説明する。
まず、上述の実施形態の電気泳動表示装置をフレキシブルな電子ペーパに適用した例について説明する。図１１は電子ペーパの構成を示す斜視図であり、電子ペーパ１０００は電気泳動表示装置１を表示部として備える。電子ペーパ１０００は、従来の紙と同様の質感及び柔軟性を有するシートからなる本体１００１の表面に電気泳動表示装置１を備えた構成となっている。
図１２は、電子ノートの構成を示す斜視図であり、電子ノート１１００は、図１１で示した電子ペーパ１０００が複数枚束ねられ、カバー１１０１に挟まれているものである。カバー１１０１は、例えば外部の装置から送られる表示データを入力する表示データ入力手段（図示は省略）を備える。これにより、その表示データに応じて、電子ペーパ１０００が束ねられた状態のまま、表示内容を変更したり更新したりできる。
また、上述した例に加えて、他の例として、テレビ、ビューファインダ型やモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等が挙げられる。電気泳動表示装置１は、こうした電子機器の表示部としても適用することができる。
上記各実施形態に係る電気泳動表示装置１を表示部に備えることで、隣接画素間のリーク電流を抑え、消費電力を低減するとともに信頼性を向上させた電子機器とすることができる。また、第２の実施形態に係る電気泳動表示装置を備えるならば、１画素のサイズを小さくできるため、より高精細の表示部を備えた電子機器となる。
【０１０５】
（変形例）
上記各実施形態において、第１の電源線１３、第２の電源線１４については必要に応じて省略することもできる。図１３は制御線を電源線と共通とした変形例の画素の回路構成図である。例えば、図６に示した第１の駆動方法のように、第１の制御線１１と第１の電源線１３、第２の制御線１２と第２の電源線１４の電位が常に同じである場合、図１３に示したスイッチ回路８５を有する画素８２ように、第１の制御線１１、第２の制御線１２にそれぞれ第１の電源線１３、第２の電源線１４の機能を兼ねさせて第１の電源線１３、第２の電源線１４を省略することもできる。
【図面の簡単な説明】
【０１０６】
【図１】第１の実施形態に係る電気泳動表示装置の構成図。
【図２】第１の実施形態に係る電気泳動表示装置の画素の回路構成を示す図。
【図３】第１の実施形態に係る電気泳動表示装置における表示部の断面図。
【図４】マイクロカプセルの構成図。
【図５】マイクロカプセルの動作を説明した図。
【図６】第１の駆動方法に係るタイミングチャートを示す図。
【図７】第２の駆動方法に係るタイミングチャートを示す図。
【図８】第２の実施形態の第１構成例に係る画素の回路構成図。
【図９】第２の実施形態の第２構成例に係る画素の回路構成図。
【図１０】第２の実施形態の第３構成例に係る画素の回路構成図。
【図１１】本発明に係る電子機器の一例としての電子ぺーパの構成を示す斜視図。
【図１２】本発明に係る電子機器の一例としての電子ノートの構成を示す斜視図。
【図１３】制御線を電源線と共通とした変形例の画素の回路構成図。
【符号の説明】
【０１０７】
２，５２，６２，７２，８２…画素、３…表示部、４…走査線、５…データ線、８…電源回路、１１…第１の制御線、１２…第２の制御線、１３…第１の電源線、１４…第２の電源線、１５…共通電極電源配線、２１…画素電極、２２…共通電極、２３…電気泳動素子、２４…駆動用ＴＦＴ（画素スイッチング素子）、２５…キャパシタ、３０…接着剤層、３５，５５，６５，７５，８５…スイッチ回路、３６…第１のトランスファゲート、３７…第２のトランスファゲート、３８…信号生成回路、４０…マイクロカプセル、３６ｐ，３７ｐ，５６，６６，６７…Ｐ型トランジスタとしてのＰ−ＭＯＳ、３６ｎ，３７ｎ，５７，７６，７７…Ｎ型トランジスタとしてのＮ−ＭＯＳ、１０００…電子機器としての電子ペーパ、１１００…電子機器としての電子ノート。
【図１】
2010085817.tif 000003
【図２】
2010085817.tif 000004
【図３】
2010085817.tif 000005
【図４】
2010085817.tif 000006
【図５】
2010085817.tif 000007
【図６】
2010085817.tif 000008
【図７】
2010085817.tif 000009
【図８】
2010085817.tif 000010
【図９】
2010085817.tif 000011
【図１０】
2010085817.tif 000012
【図１１】
2010085817.tif 000013
【図１２】
2010085817.tif 000014
【図１３】
2010085817.tif 000015