(57)【要約】【課題】動作周波数の制御を行い、好適に消費電力の低減を行うと同時に、ＤＭＡ転送処理については処理性能を高く維持することができる情報処理装置を提供する。【解決手段】ＣＰＵ４６と、所定の動作周波数のクロック信号を供給するクロック供給手段５１と、ＣＰＵ４６のアイドル率を一定時間毎に取得するＣＰＵアイドル率取得手段５３と、ＣＰＵアイドル率取得手段５３により取得されたアイドル率に基づき、クロック供給手段５１から供給されるクロック信号の動作周波数を決定するクロック制御手段５２と、クロック信号に同期してＤＭＡ転送を実行するＤＭＡ転送手段４７とを備えた。クロック制御手段５２は、ＤＭＡ転送実行中であるか否かを判定し、ＤＭＡ転送実行中ではないと判定した場合には、動作周波数をアイドル率に基づき決定された動作周波数に制御し、ＤＭＡ転送実行中であると判定した場合には、動作周波数を所定の周波数に制御する。【選択図】  図３
2010097277.tif 000002
【特許請求の範囲】
【請求項１】
ＣＰＵと、
所定の動作周波数のクロック信号を供給するクロック供給手段と、
前記ＣＰＵのアイドル率を一定時間毎に取得するＣＰＵアイドル率取得手段と、
前記ＣＰＵアイドル率取得手段により取得された前記ＣＰＵのアイドル率に基づき、前記クロック供給手段から供給される前記クロック信号の動作周波数を決定するクロック制御手段と、
前記クロック供給手段から供給された前記クロック信号に同期してＤＭＡ転送を実行するＤＭＡ転送手段とを備え、
前記クロック制御手段は、前記ＤＭＡ転送実行中であるか否かを判定し、前記ＤＭＡ転送実行中ではないと判定した場合には、前記クロック信号の動作周波数を前記ＣＰＵのアイドル率に基づき決定された動作周波数に制御し、前記ＤＭＡ転送実行中であると判定した場合には、前記クロック信号の動作周波数を所定の周波数に制御することを特徴とする情報処理装置。
【請求項２】
前記動作周波数は、所定の動作周波数が割り当てられた複数のクロックレベル間で段階的に遷移し、
前記クロック制御手段は、前記ＤＭＡ転送実行中であると判定した場合には、前記クロックレベルを最大動作周波数が割り当てられた前記クロックレベルに制御する請求項１記載の情報処理装置。
【請求項３】
前記クロック制御手段は、前記ＤＭＡ転送実行中においても、前記ＣＰＵアイドル率取得手段により取得された前記ＣＰＵのアイドル率に基づき前記クロックレベルを決定しておき、前記ＤＭＡ転送が終了したことに基づいて、この決定された前記クロックレベルによるクロックレベルの制御を行う請求項２記載の情報処理装置。
【請求項４】
表示手段をさらに備え、
前記クロック制御手段は、表示手段が点灯中であるか否かを判定し、表示手段が非点灯中であると判定した場合には、前記ＤＭＡ転送実行中であっても前記クロック信号の動作周波数を前記ＣＰＵのアイドル率に基づき決定された動作周波数に制御する請求項１記載の情報処理装置。
【請求項５】
入力手段をさらに備え、
前記クロック制御手段は、入力手段により入力を受け付けた操作に基づいて前記ＤＭＡ転送が実行された否かを判定し、外部から受け付けた操作に基づき実行された前記ＤＭＡ転送ではないと判定した場合、前記ＤＭＡ転送実行中であっても前記クロック信号の動作周波数を前記ＣＰＵのアイドル率に基づき決定された動作周波数に制御する請求項１記載の情報処理装置。
【請求項６】
開閉状態を構成する折りたたみ式の筐体をさらに備え、
前記クロック制御手段は、前記筐体の開閉状態を判定し、前記筐体が閉状態であると判定した場合、ＤＭＡ転送実行中であっても前記クロック信号の動作周波数を前記ＣＰＵのアイドル率に基づき決定された動作周波数に制御する請求項１記載の情報処理装置。
【請求項７】
ＣＰＵと、
所定の動作周波数のクロック信号を供給するクロック供給手段と、
前記ＣＰＵのアイドル率を一定時間毎に取得するＣＰＵアイドル率取得手段と、
前記ＣＰＵアイドル率取得手段により取得された前記ＣＰＵのアイドル率に基づき、前記クロック供給手段から供給される前記クロック信号の動作周波数を決定するクロック制御手段と、
前記クロック供給手段から供給された前記クロック信号に同期してＤＭＡ転送を実行するＤＭＡ転送手段とを備え、
前記クロック制御手段は、前記ＤＭＡ転送実行中であるか否かを判定し、前記ＤＭＡ転送実行中ではない場合には、前記クロック信号の動作周波数を前記ＣＰＵのアイドル率に基づき決定された動作周波数に制御し、その後前記ＤＭＡ転送実行が開始された場合には、前記ＣＰＵのアイドル率にかかわらず前記クロック信号の動作周波数を所定の周波数以上に制御することを特徴とする情報処理装置。
【請求項８】
前記クロック制御手段は、前記ＤＭＡ転送実行中において、前記クロック信号の動作周波数を前記所定の周波数以上に維持するように制御し、前記ＤＭＡ転送が終了したあと所定の時間経過後、前記ＣＰＵのアイドル率に基づき決定された動作周波数に制御を行う請求項７記載の情報処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理装置に係り、特にＤＭＡ転送を好適に実行する情報処理装置に関する。
【背景技術】
【０００２】
近年、携帯電話機を代表とする内蔵バッテリで駆動される情報処理装置は、外出先や移動中において広く使用されている。また、この情報処理装置は、音声通話機能、電子メール機能のみならず、動画データや音楽データなどの再生機能、ワンセグ放送の視聴・録画機能などが備えられ、高機能化が図られている。
【０００３】
このような情報処理装置の高機能化に伴い、動作周波数の増大によるプロセッサの高性能化が必須となっている。しかし、情報処理装置は、動作周波数の増大に伴い消費電力が増大する。このため、特に携帯電話などのモバイル機器においては、内蔵バッテリの駆動時間が短くなり、長時間の連続使用が不可能となるという課題があった。
【０００４】
そこで、従来、動作周波数を変化させることにより、情報処理装置の電力消費を削減することができる技術が開示されている（例えば、特許文献１参照）。また、ＣＰＵのアイドル率を一定時間毎に取得し、取得したＣＰＵのアイドル率に応じて動作周波数を変更する技術も知られている。
【特許文献１】特開２００２−９９４３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
情報処理装置には、ＣＰＵを介さずにメモリとメモリ間またはメモリと外部記憶装置間で直接データを転送するＤＭＡ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ）転送を実行するＤＭＡコントローラが設けられている。近年このＤＭＡコントローラにより実行されるＤＭＡ転送速度がＣＰＵの動作周波数を決めるクロックに依存している情報処理装置が多く作られており、その場合当然ながらＤＭＡ転送速度はＣＰＵの動作周波数が高いほど速くなる。
【０００６】
ここで、ＣＰＵはアイドル状態となる場合がある。上述の通り、ＤＭＡ転送速度がＣＰＵの動作周波数を決めるクロックに依存している情報処理装置において、ＣＰＵがアイドル状態になると、動作周波数が低下してしまう。そして、動作周波数の低下に伴って、ＤＭＡ転送速度が低下し、ＤＭＡ転送時間の長期化につながる。
【０００７】
このように、従来のＣＰＵの動作周波数の制御技術においては、ＤＭＡ転送速度については十分に考慮されていなかった。
【０００８】
本発明はこのような事情を考慮してなされたもので、動作周波数の制御を行い、好適に消費電力の低減を行うと同時に、ＤＭＡ転送処理について処理性能を高く維持することができる情報処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る情報処理装置は、上述した課題を解決するために、ＣＰＵと、所定の動作周波数のクロック信号を供給するクロック供給手段と、前記ＣＰＵのアイドル率を一定時間毎に取得するＣＰＵアイドル率取得手段と、前記ＣＰＵアイドル率取得手段により取得された前記ＣＰＵのアイドル率に基づき、前記クロック供給手段から供給される前記クロック信号の動作周波数を決定するクロック制御手段と、前記クロック供給手段から供給された前記クロック信号に同期してＤＭＡ転送を実行するＤＭＡ転送手段とを備え、前記クロック制御手段は、前記ＤＭＡ転送実行中であるか否かを判定し、前記ＤＭＡ転送実行中ではないと判定した場合には、前記クロック信号の動作周波数を前記ＣＰＵのアイドル率に基づき決定された動作周波数に制御し、前記ＤＭＡ転送実行中であると判定した場合には、前記クロック信号の動作周波数を所定の周波数に制御することを特徴とする。
【００１０】
また、本発明に係る情報処理装置は、上述した課題を解決するために、ＣＰＵと、所定の動作周波数のクロック信号を供給するクロック供給手段と、前記ＣＰＵのアイドル率を一定時間毎に取得するＣＰＵアイドル率取得手段と、前記ＣＰＵアイドル率取得手段により取得された前記ＣＰＵのアイドル率に基づき、前記クロック供給手段から供給される前記クロック信号の動作周波数を決定するクロック制御手段と、前記クロック供給手段から供給された前記クロック信号に同期してＤＭＡ転送を実行するＤＭＡ転送手段とを備え、前記クロック制御手段は、前記ＤＭＡ転送実行中であるか否かを判定し、前記ＤＭＡ転送実行中ではない場合には、前記クロック信号の動作周波数を前記ＣＰＵのアイドル率に基づき決定された動作周波数に制御し、その後前記ＤＭＡ転送実行が開始された場合には、前記ＣＰＵのアイドル率にかかわらず前記クロック信号の動作周波数を所定の周波数以上に制御することを特徴とする。
【発明の効果】
【００１１】
本発明に係る情報処理装置は、動作周波数の制御を行い、好適に消費電力の低減を行うと同時に、ＤＭＡ転送処理について処理性能を高く維持することができる。
【発明を実施するための最良の形態】
【００１２】
本発明に係る情報処理装置の実施形態を添付図面に基づいて説明する。図１は、本発明に係る情報処理装置の実施形態を示す携帯電話機の外観の構成を示す図である。図１（Ａ）は、携帯電話機１を約１８０度に開いた開状態のときの正面から見た外観の構成を示し、（Ｂ）は、携帯電話機１を開状態としたときの右側面から見た外観の構成を示す。
【００１３】
図１（Ａ）および（Ｂ）に示されるように、携帯電話機１は、中央のヒンジ部１１を境に第一の筐体１２と第二の筐体１３とがヒンジ結合されており、ヒンジ部１１を介して矢印Ｘ方向に折り畳み可能に形成される。携帯電話機１の内部の所定の位置には、送受信用のアンテナが設けられており、内蔵されたアンテナを介して基地局（図示せず）との間で電波を送受信する。
【００１４】
第一の筐体１２には、その表面に「０」から「９」の数字キー、発呼・応答キー、リダイヤルキー、終話・電源キー、クリアキー、およびメニューキーなどの操作キー１４が設けられており、操作キー１４を用いて各種指示を入力することができる。
【００１５】
第一の筐体１２には、操作キー１４として上部に十字キー１６と確定キー１７が設けられている。十字キー１６には、上方向キー、下方向キー、右方向キー、左方向キーが設けられており、使用者が十字キー１６を上下左右方向に操作することによりメインディスプレイ２１に表示されたカーソルなどを上下左右方向に移動させることができる。また、確定キー１７を押下することにより、種々の機能を確定することができる。確定キー１７には、メインディスプレイ２１の下部に設けられた確定キー機能表示部２１ａに表示される処理も割り当てられる。
【００１６】
さらに、第一の筐体１２には、左ソフトキー１８および右ソフトキー１９が十字キー１６および確定キー１７の上部にそれぞれ設けられる。第一の筐体１２の側面には、携帯電話機１の操作を行うサイドキー２０が設けられる。左ソフトキー１８、右ソフトキー１９およびサイドキー２０は、第一の筐体１２の内部方向に押下されることによって、それぞれ所定の処理が割り当てられている。特に左ソフトキー１８および右ソフトキー１９は、メインディスプレイ２１の下部に設けられた左ソフトキー機能表示部２１ｂおよび右ソフトキー機能表示部２１ｃに表示される処理が割り当てられる。
【００１７】
第一の筐体１２には、操作キー１４の下部にマイクロフォン２２が設けられており、マイクロフォン２２によって通話時の使用者の音声を集音する。
【００１８】
なお、第一の筐体１２は、背面側に図示しないバッテリパックが挿着されており、終話・電源キーが押下されてオン状態になると、バッテリパックから各回路部に対して電力が供給されて動作可能な状態に起動する。
【００１９】
一方、第二の筐体１３には、その正面にメインディスプレイ２１が設けられており、電波の受信状態、電池残量の他、電子メールの内容、簡易ホームページなどを表示することができる。なお、メインディスプレイ２１は、例えばＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）、有機ＥＬ（ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｃｅｎｃｅ）ディスプレイ、無機ＥＬ（ｉｎｏｒｇａｎｉｃ  ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｃｅｎｃｅ）ディスプレイにより構成されるディスプレイである。
【００２０】
また、メインディスプレイ２１の上部の所定の位置にはレシーバ（受話器）２３が設けられており、これにより、使用者は音声通話することが可能である。なお、携帯電話機１の所定の位置には、レシーバ２３以外の音声出力部としてのスピーカ（図示せず）も設けられている。テレビ電話通信時には、このスピーカから通話相手の音声が出力される。
【００２１】
携帯電話機１は、第一の筐体１２と第二の筐体１３の内部の所定の位置に、携帯電話機１の筐体１２、１３の状態を検出するための磁気センサ２４ａ、２４ｂ、２４ｃ、および２４ｄ（磁気センサ２４）が設けられる。
【００２２】
図２は、本発明に係る情報処理装置の第１実施形態を示す携帯電話機の他の外観の構成を示す図である。図２の携帯電話機１は、図１の携帯電話機１の状態から矢印Ｘ方向に回動させた閉状態を構成する。図２（Ａ）は、携帯電話機１が閉状態のときの正面から見た外観の構成を示し、（Ｂ）は、携帯電話機１が閉状態のときの右側面から見た外観の構成を示す。
【００２３】
第二の筐体１３には、例えばＬＣＤで構成されるサブディスプレイ２５が設けられており、現在のアンテナの感度のレベルを示すアンテナピクト、携帯電話機１の現在の電池残量を示す電池ピクト、現在の時刻などが表示される。
【００２４】
また、第一の筐体１２の左側面には、外部メモリインタフェース２６および外部接続端子２７を備える。外部メモリインタフェース２６は、メモリカードを着脱することが可能なスロットを備えている。メモリカードは、ＮＡＮＤ型フラッシュメモリカードやＮＯＲ型フラッシュメモリカードなどに代表されるフラッシュメモリカードの一種であり、１０ピン端子を介して画像や音声、音楽などの各種データの書き込みおよび読み出しが可能となっている。外部接続端子２７は、バッテリの充電を行う際に用いられる充電ケーブル、パーソナルコンピュータなどと携帯電話機１とを接続させる際に用いられるＵＳＢケーブルなどの各種外部機器と接続される端子である。
【００２５】
図３は、第１実施形態における携帯電話機の内部の構成を示す図である。図示せぬ基地局から送信されてきた無線信号は、アンテナ３１で受信された後、アンテナ共用器（ＤＵＰ）３２を介して受信回路（ＲＸ）３３に入力される。受信回路３３は、受信された無線信号を周波数シンセサイザ（ＳＹＮ）３４から出力された局部発振信号とミキシングして中間周波数信号に周波数変換（ダウンコンバート）する。そして、受信回路３３は、このダウンコンバートされた中間周波数信号を直交復調して受信ベースバンド信号を出力する。
【００２６】
受信回路３３からの受信ベースバンド信号は、ＣＤＭＡ信号処理部３６に入力される。ＣＤＭＡ信号処理部３６は、図示せぬＲＡＫＥ受信機を備える。このＲＡＫＥ受信機では、受信ベースバンド信号に含まれる複数のパスがそれぞれの拡散符号（すなわち、拡散された受信信号の拡散符号と同一の拡散符号）で逆拡散処理される。そして、この逆拡散処理された各パスの信号は、位相が調停された後、コヒーレントＲａｋｅ合成される。Ｒａｋｅ合成後のデータ系列は、デインタリーブおよびチャネル復号（誤り訂正復号）が行われた後、２値のデータ判定が行われる。これにより、所定の伝送フォーマットの受信パケットデータが得られる。この受信パケットデータは、圧縮伸張処理部３７に入力される。
【００２７】
圧縮伸張処理部３７は、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）などにより構成され、ＣＤＭＡ信号処理部３６から出力された受信パケットデータを図示せぬ多重分離部によりメディアごとに分離し、分離されたメディアごとに対してそれぞれ復号処理を行う。
【００２８】
圧縮伸張処理部３７のビデオコーデックにて復号されたディジタル動画像信号は、制御部４１に入力される。制御部４１は、圧縮伸張処理部３７から出力されたディジタル動画像信号に基づく動画像を、図示せぬビデオＲＡＭ（例えばＶＲＡＭなど）を介してメインディスプレイ２１に表示させる。
【００２９】
一方、通話モードにおいて、マイクロフォン２２に入力された話者（使用者）の音声信号（アナログオーディオ信号）は、送話増幅器４０により適正レベルまで増幅された後、ＰＣＭコーデック３８によりＰＣＭ符号化される。このＰＣＭ符号化後のディジタルオーディオ信号は、圧縮伸張処理部３７に入力される。また、制御部４１にて作成された電子メールなどのテキストデータも圧縮伸張処理部３７に入力される。
【００３０】
圧縮伸張処理部３７は、ＰＣＭコーデック３８から出力されたディジタルオーディオ信号を所定の送信データレートに応じたフォーマットで圧縮符号化する。これにより、オーディオデータが生成される。また、圧縮伸張処理部３７は、制御部４１から出力されたディジタル動画像信号を圧縮符号化して動画像データを生成する。そして、圧縮伸張処理部３７は、これらのオーディオデータや動画像データを図示せぬ多重分離部で所定の伝送フォーマットに従って多重化した後にパケット化し、パケット化後の送信パケットデータをＣＤＭＡ信号処理部３６に出力する。
【００３１】
ＣＤＭＡ信号処理部３６は、圧縮伸張処理部３７から出力された送信パケットデータに対し、送信チャネルに割り当てられた拡散符号を用いてスペクトラム拡散処理を施し、スペクトラム拡散処理後の出力信号を送信回路（ＴＸ）３５に出力する。送信回路３５は、スペクトラム拡散処理後の信号をＱＰＳＫ（Ｑｕａｄｒａｔｕｒｅ  Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）方式などのディジタル変調方式を使用して変調する。送信回路３５は、ディジタル変調後の送信信号を、周波数シンセサイザ３４から発生される局部発振信号と合成して無線信号に周波数変換（アップコンバート）する。そして、送信回路３５は、制御部４１により指示される送信電力レベルとなるように、このアップコンバートにより生成された無線信号を高周波増幅する。この高周波増幅された無線信号は、アンテナ共用器３２を介してアンテナ３１に供給され、このアンテナ３１から図示せぬ基地局に向けて送信される。
【００３２】
電源回路４４は、バッテリ４３の出力を元に所定の動作電源電圧Ｖｃｃを生成して各回路部に供給する。
【００３３】
クロック供給回路５１は、所定の動作周波数を持ったクロック信号を生成し、携帯電話機１の各部に供給する。ＣＰＵアイドル率取得部５３は、ＣＰＵ４６のアイドル率を取得してクロックレベル制御部５２に供給する。ＣＰＵアイドル率取得部５３は、例えば、一定時間あたりにスリープタスクがＣＰＵ４６を占有した割合で求めることができる。クロックレベル制御部５２は、取得したＣＰＵ４６のアイドル率に応じて、クロック供給回路５１から各部に供給されるクロック信号の周波数レベル（クロックレベル）を決定し、クロック供給回路５１を制御する。クロックレベルは、所定の動作周波数が割り当てられた複数のレベル（例えば１〜４レベル）間で段階的に制御される。
【００３４】
本実施形態においては、クロックレベルが大きくなると、動作周波数が大きいとし、クロックレベルが小さくなると動作周波数が小さいとして説明する。なお、ＣＰＵ４６は内部クロックに基づいて動作するが、この内部クロックはクロック供給回路５１より供給されるクロック信号（外部クロック）の動作周波数に比例した依存関係を有する。
【００３５】
制御部４１は、主に、ＣＰＵ４６（ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）、ＲＯＭ４８（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、およびＲＡＭ４９（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＤＭＡ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ）コントローラ４７などからなる。ＣＰＵ４６は、ＲＯＭ４８に記憶されているプログラムまたは記憶部４２からＲＡＭ４９にロードされた各種のアプリケーションプログラムに従って各種の処理を実行するとともに、種々の制御信号を生成し、各部に供給することにより携帯電話機１を統括的に制御する。
【００３６】
ＲＡＭ４９は、メインメモリとして機能するＤＲＡＭ、ＳＤＲＡＭなどであって、ＣＰＵ４６が各種の処理を実行する上において必要なデータなどを適宜記憶する。また、制御部４１はビデオＲＡＭ５０も備え、メインディスプレイ２１に表示される映像に関する情報が一時的に格納される。
【００３７】
ＤＭＡコントローラ４７は、ＣＰＵ４６を介さずにメモリとメモリ間またはメモリと外部記憶装置間で直接データを転送するＤＭＡ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ）転送を専用に制御する。ＤＭＡコントローラ４７は、ＳＤＲＡＭなどのメモリ間、記憶部４２とメモリ間、外部メモリインタフェース２６に接続されたメモリカード５７や、外部接続端子２７に接続された外部記憶装置とメモリ間でＤＭＡ転送を実行する。
【００３８】
記憶部４２は、例えば、電気的に書換えや消去が可能な不揮発性メモリであるフラッシュメモリ素子やＨＤＤ（Ｈａｒｄ  Ｄｉｓｃ  Ｄｒｉｖｅ）などからなり、ＣＰＵ４６により実行される種々のアプリケーションプログラムや種々のデータ群を格納している。
【００３９】
本実施形態における携帯電話機１は、クロック供給回路５１より携帯電話機１の各部に供給するクロック信号の動作周波数（外部クロック）が、複数のクロックレベル間で制御可能に構成される。このクロックレベルは、クロック供給回路５１のＣＰＵアイドル率取得部５３によって取得されたＣＰＵ４６のアイドル率に応じて決定される。
【００４０】
本実施形態における携帯電話機１で実行されるクロックレベル制御処理について説明する。このクロックレベル制御処理は、通常のクロックレベル制御処理とＤＭＡ転送開始・終了時におけるクロックレベル制御処理とがあり、これらは非同期に制御が行われる。携帯電話機１が起動中においては、通常のクロックレベル制御処理が所定の時間毎（例えば５０ｍｓ毎）に実行され、ＤＭＡ転送開始・終了時におけるクロックレベル制御処理は常時実行される処理である。図４は、本実施形態における携帯電話機１のクロックレベル制御部５２で実行される通常のクロックレベル制御処理を説明するフローチャートである。
【００４１】
ステップＳ１において、クロック供給回路５１のクロックレベル制御部５２は、ＣＰＵアイドル率取得部５３が算出する一定時間（例えば５０ｍｓｅｃ〜１００ｍｓｅｃ）におけるＣＰＵ４６のアイドル率を取得する。クロックレベル制御部５２は、取得されたＣＰＵ４６のアイドル率を後述する図５のクロックレベル制御処理で参照可能なように記憶しておくようにしてもよい。ＣＰＵアイドル率取得部５３は一定時間あたりにスリープタスクがＣＰＵ４６を占有した割合でＣＰＵ４６のアイドル率を求めている。
【００４２】
ここで、ＣＰＵ４６で実行されるタスクには、それぞれ優先度が付与されている。スリープタスクは、これらのタスクの中で最も低い優先度が付与された特別なタスクであり、常時実行待ち状態となっている。スリープタスクがＣＰＵ４６を占有した状態は、ＣＰＵ４６において実行中または実行待ち状態の他のタスクが存在しないため、ＣＰＵ４６がアイドル状態であることを示している。
【００４３】
ステップＳ２において、クロックレベル制御部５２は、ＣＰＵアイドル率取得部５３より取得されたＣＰＵ４６のアイドル率に応じて、クロックレベルを決定する。クロックレベル制御部５２は、決定されたクロックレベルを後述する図５のクロックレベル制御で参照可能なように記憶してもよい。クロックレベル制御部５２は、ＣＰＵ４６のアイドル率が所定の閾値Ａより小さい場合に現在のクロックレベルを現在のクロックレベルより１段階上昇させる。また、クロックレベル制御部５２は、ＣＰＵ４６のアイドル率が所定の閾値Ｂより大きい場合にクロックレベルを現在のクロックレベルより１段階低下させる。
【００４４】
ＣＰＵ４６のアイドル率が閾値Ａよりも小さい場合には、ＣＰＵ４６がスリープタスク以外のタスクにより占有される割合が高いため、高動作周波数でＣＰＵ４６を動作させて、タスク処理能力を向上させる必要がある。一方、ＣＰＵ４６のアイドル率が閾値Ｂよりも大きい場合には、ＣＰＵ４６がスリープタスクにより占有される割合が高いため、低動作周波数でＣＰＵ４６を動作させることにより省電力化が可能である。
【００４５】
閾値Ａと閾値Ｂとは同じ値であってもよいし異なる値であってもよいが、携帯電話機１の省電力化を好適に実現するためには、多少のアイドル率の上昇ではクロックレベルが上昇しにくく、かつ使用率の低下に伴うクロックレベルの変動には追従性を持たせるように閾値Ａおよび閾値Ｂを決定することが望ましい。
【００４６】
ステップＳ３において、クロックレベル制御部５２は、ＤＭＡコントローラ４７によりＤＭＡ転送が実行されているか否かの判定を行う。
【００４７】
クロックレベル制御部５２は、ＤＭＡ転送実行中であると判定した場合、ステップＳ４において、ユーザが携帯電話機１の操作中であるか否かの判定を行う。クロックレベル制御部５２は、ユーザが携帯電話機１の操作中であるか否かの判定を、例えばメインディスプレイ２１が点灯中であるか否か、操作キー１４により入力を受け付けてから所定の時間以内であるか否か、操作キー１４により入力を受け付けた操作に基づいてＤＭＡ転送が実行されたか否か、携帯電話機１の第一の筐体１２と第二の筐体１３とが開状態であるか否かに基づいて行う。クロックレベル制御部５２は、メインディスプレイ２１が点灯中であった場合、操作キー１４により入力を受け付けた操作に基づいてＤＭＡ転送が実行された場合、第一の筐体１２と第二の筐体１３とが開状態であった場合には、ユーザが携帯電話機１の操作中であると判定する。クロックレベル制御部５２は、これらの判定方法の中から一または複数の判定方法を選択して、判定を行うことができる。なお、ステップＳ４におけるユーザ操作中か否かの判断は全く行うことなく、全てステップＳ５へ移行するようにしてもよい（つまりユーザ操作中か否かの判断をせずにＤＭＡ転送実行中であればステップＳ５に移行してもよい）。以下に説明するユーザ操作中か否かの判断（図５のステップＳ１２、Ｓ１５、Ｓ１８）についても同様に省略可能である。
【００４８】
クロックレベル制御部５２は、ユーザが携帯電話機１の操作中であると判定した場合、ステップＳ５において、クロックレベルを最高レベルに制御する（または既に最高レベルであれば、Ｓ２において取得したレベルに係わらず最高レベルを維持する）。クロックレベル制御部５２は、レベル決定ステップＳ２において取得したクロックレベルに係わらず最高レベルとすることで、ＤＡＭ転送速度を向上させることができ、ＤＭＡ転送を高性能で実行することができる。
【００４９】
一方、クロックレベル制御部５２は、ＤＭＡ転送判定ステップＳ３においてＤＭＡ転送実行中ではないと判定した場合、および操作判定ステップＳ４においてユーザ操作中ではないと判定した場合、ステップＳ６において、クロックレベルをレベル決定ステップＳ２において決定されたクロックレベルに制御する。
【００５０】
クロックレベル制御部５２によりレベル制御ステップＳ５およびステップＳ６においてクロックレベルが制御された後、処理はアイドル率取得ステップＳ１に戻り、再び一定時間のＣＰＵ４６のアイドル率取得が実行される。以上でクロックレベル制御処理の説明を終了する。
【００５１】
なお、レベル制御ステップＳ５において、最高レベルに限定されず、所定の高レベル（例えば４段階であれば、一番高いレベルであってもよいし、一番高いレベルから２番目のレベル（以下レベルＸとする）であってもよい）に上げるように制御してもよい。例えば、レベル制御ステップＳ５において、レベルＸにするように制御するとした場合は、レベル制御ステップＳ５において、クロックレベルがレベルＸ未満であった場合には、レベル決定ステップＳ２において取得したクロックレベルに係わらずレベルＸになるように制御する。また、既にクロックレベルがレベルＸを超えていれば、レベル決定ステップＳ２において取得したレベルに係わらずレベルＸ以上を維持する。そして、ＤＭＡ転送実行当初のクロックレベルが一番高いレベルであった場合には、クロックレベルがレベルＸになるまで、レベル決定ステップＳ２において決定されたクロックレベルに基づきクロックレベルを制御する。すなわち、クロックレベルが一番高いレベルからレベルＸまで低下するまでは、ＣＰＵのアイドル率に従いクロックレベルが制御される。
【００５２】
次に、ＤＭＡ転送開始・終了時のクロックレベル制御処理を説明する。図５は本実施形態における携帯電話機１のクロックレベル制御部５２で実行されるＤＭＡ転送開始・終了時のクロックレベル制御処理を説明するフローチャートである。
【００５３】
ステップＳ１１において、クロックレベル制御部５２は、ＤＭＡコントローラ４７によりＤＭＡ転送が開始されたか否かの判定を行う。クロックレベル制御部５２は、ＤＭＡ転送が開始されていないと判定した場合、ＤＭＡ転送が開始されるまで処理を待機する。
【００５４】
一方、クロックレベル制御部５２は、ＤＭＡ転送が開始されたと判定した場合、ステップＳ１２において、ユーザが携帯電話機１の操作中であるか否かの判定を行う。クロックレベル制御部５２は、ユーザが携帯電話機１の操作中ではないと判定した場合、ＤＭＡ転送開始判定ステップＳ１１に戻る。
【００５５】
クロックレベル制御部５２は、ユーザが携帯電話機１の操作中であると判定した場合、ステップＳ１３において、クロックレベルを最高レベルに制御する（または既に最高レベルであれば最高レベルを維持する）。このとき制御されるクロックレベルは、最高レベルに限定されず、上述したレベルＸに上げる（または既にレベルＸ以上であればそのレベルを維持する）ように制御してもよい。
【００５６】
ステップＳ１４において、クロックレベル制御部５２は、ＤＭＡ転送が終了したか否かの判定を行う。クロックレベル制御部５２は、ＤＭＡ転送が終了したと判定した場合、処理はタイマセットステップＳ１６に進む。一方、クロックレベル制御部５２は、ＤＭＡ転送が終了していないと判定した場合、ステップＳ１５において、ユーザが携帯電話機１の操作中であるか否かの判定を行う。クロックレベル制御部５２は、ユーザが携帯電話機１の操作中であると判定した場合、ＤＭＡ転送終了判定ステップＳ１４に戻る。ＤＭＡ転送実行中であり、かつユーザ操作中である場合には、引き続きクロックレベルを最高レベルに維持する（またはレベルＸ以上を維持する）必要があるためである。これに対し、ＤＭＡ転送実行中であってもユーザ操作中でない場合には、ユーザに対する高い操作性を維持する必要がないため、ＤＭＡ転送が終了した場合と同様に扱う。
【００５７】
クロックレベル制御部５２は、ＤＭＡ転送終了判定ステップＳ１４においてＤＭＡ転送が終了したと判定した場合、またはＤＭＡ転送が終了していないがユーザ操作判定ステップＳ１５においてユーザが携帯電話機１の操作中でないと判定した場合、ステップＳ１６において、所定時間（例えば１０ｍｓｅｃ）をカウントするタイマをセットする。ＤＭＡ転送処理は、処理終了後、再度ＤＭＡ転送が実行される可能性が非常に高い。ＤＭＡ転送が終了した直後、またはユーザ操作が終了した直後に高クロックレベルの維持を終了し、ＣＰＵ４６のアイドル率に基づくクロックレベルに制御させると、再度ＤＭＡ転送が実行された場合にはクロックレベルの頻繁な変動が発生してしまい、かえってＤＭＡ転送処理がもたつく結果となる場合がある。このため、本実施形態における携帯電話機１では、ＤＭＡ転送終了後などの所定時間において高クロックを維持し、再度実行される可能性の高いＤＭＡ転送に備えるようになっている。クロックレベル制御部５２により設定されたタイマは、所定時間として例えば１０ｍｓｅｃ〜５０ｍｓｅｃ（図４のクロックレベル制御処理の間隔より短い時間）、好ましくは１０ｍｓｅｃにセットされる。
【００５８】
ステップＳ１７において、クロックレベル制御部５２は、ＤＭＡ転送が開始されたか否かの判定を行う。クロックレベル制御部５２は、ＤＭＡ転送が開始されていないと判定した場合、処理はタイムアウト判定ステップＳ１９に進む。
【００５９】
一方、クロックレベル制御部５２は、ＤＭＡ転送が開始されたと判定された場合、ステップＳ１８において、ユーザが携帯電話機１の操作中であるか否かの判定を行う。クロックレベル制御部５２は、ユーザが携帯電話機１の操作中であると判定した場合、処理はクロックレベル制御ステップＳ１３に戻る。
【００６０】
クロックレベル制御部５２は、ＤＭＡ転送開始判定ステップＳ１７においてＤＭＡ転送が開始されていないと判定した場合、または、ＤＭＡ転送が開始されたがユーザ操作判定ステップＳ１８においてユーザが携帯電話機１の操作中でないと判定した場合、ステップＳ１９において、タイマセットステップＳ１６においてセットされたタイマがタイムアウトしたか否かの判定を行う。クロックレベル制御部５２は、未だ所定時間が経過しておらずタイマがタイムアウトしていないと判定した場合、処理はＤＭＡ転送開始判定ステップＳ１７に戻る。
【００６１】
クロックレベル制御部５２は、タイマセットステップＳ１６においてセットされたタイマがタイムアウトしたと判定した場合、ステップＳ２０において、クロックレベルをＣＰＵ４６のアイドル率に基づくクロックレベルに制御する。このとき採用されるクロックレベルは、図４のクロックレベル制御処理のレベル決定ステップＳ２において決定され参照可能に記憶されたクロックレベルである。その後、処理はステップＳ１１に戻り、再びＤＭＡ転送が開始された場合には以降の処理が繰り返される。
【００６２】
なお、クロックレベル制御ステップＳ２０において、クロックレベル制御部５２は、予め決定され記憶されたＣＰＵ４６のアイドル率に基づくクロックレベルに制御を行ったが、図４のアイドル率取得ステップＳ１において取得され参照可能に記憶された直前のアイドル率に基づいて、クロックレベルを決定して制御を行ってもよい。また、クロックレベル制御部５２は、タイムアウト判定ステップＳ１９においてタイムアウトが判定された後に、ＣＰＵ４６のアイドル率を新たに取得し、そのアイドル率に基づいて決定されたクロックレベルに制御を行ってもよい。
【００６３】
次に、図４、図５のクロックレベル制御処理を、クロックレベルの遷移例を用いて説明する。
【００６４】
図６は、クロックレベル制御部５２により制御されるクロックレベルの遷移例を示すグラフである。図６（Ａ）は、本実施形態におけるクロックレベルの遷移例を示すグラフ、（Ｂ）は、クロックレベルの遷移例の比較例を示すグラフである。図６の縦軸はクロックレベルを表わし、横軸は時間を表わす。クロックレベル数は４レベルとし、図４のクロックレベル制御ステップＳ５および図５のクロックレベル制御ステップＳ１３において制御される（引き上げられる）クロックレベルであるレベルＸはレベル３とする。また、図４のクロックレベル制御処理のアイドル率取得ステップＳ１においてＣＰＵアイドル率取得部がアイドル率を取得する一定時間は５０ｍｓｅｃであり、５０ｍｓｅｃ毎にクロックレベルが決定され制御（更新）されるものとして説明する。
【００６５】
図６（Ａ）および（Ｂ）の時間ｔ１、ｔ２、ｔ３において図４のクロックレベル制御処理が実行され、クロックレベルが１段階ずつ上昇し、時間ｔ３においてクロックレベルがレベル４となった。詳細には、クロックレベル制御部５２は、アイドル率取得ステップＳ１においてＣＰＵアイドル率取得部５３により取得されたＣＰＵ４６のアイドル率が閾値Ａより小さかったため、レベル決定ステップＳ２において現在のクロックレベルから１段階ずつ上昇したクロックレベルに決定を行った。また、クロックレベル制御部５２は、転送実行判定ステップＳ３においてＤＭＡ転送は実行されていないと判定したため、現在のクロックレベルから一段階ずつ上昇させる制御を行った。
【００６６】
図６（Ａ）の時間ｔ３の直後である時間ｔＡ１において、ＤＭＡ転送が開始された。そうすると、図５のクロックレベル制御が行われる。クロックレベル制御部５２は、現在のクロックレベルはレベルＸとしてのレベル３以上であるレベル４であったため、クロックレベルを特に上昇させることなく現在のクロックレベルを維持した（ステップＳ１３）。なお、図６（Ａ）のクロックレベルの遷移例においては、ユーザが携帯電話機１の操作中であるものとする。
【００６７】
図６（Ａ）の時間ｔ４では、クロックレベル制御部５２は、図４のクロックレベル制御が行われ、クロックレベル制御部５２は、アイドル率取得ステップＳ１においてＣＰＵアイドル率取得部５３により取得されたＣＰＵ４６のアイドル率が閾値Ｂより大きかったため、レベル決定ステップＳ２においてクロックレベルを１段階低下させたレベル３に決定を行った。クロックレベル制御部５２は、ＤＭＡ転送中であっても、ＤＭＡ転送中に維持されるクロックレベル（レベル３）以上であるレベル４であった場合には、クロックレベルがレベル３になるまで、レベル決定ステップＳ２において決定されたクロックレベルに基づきクロックレベルが制御される。すなわち、クロックレベルがレベル４からレベル３に低下するまでは、ＣＰＵ４６のアイドル率に従いクロックレベルが制御される（ステップＳ５の「クロックレベルをレベルＸ以上維持するように制御」）。
【００６８】
図６（Ａ）の時間ｔ５、ｔ６では、クロックレベル制御部５２は、図４及び図５のクロックレベル制御が行われ、図４のクロックレベル制御によりＣＰＵ４６のアイドル率に基づいてクロックレベルをレベル２に決定した（ステップＳ２）。しかし、ＤＭＡ転送実行中であるため、クロックレベルはＣＰＵ４６のアイドル率に係わらずに、レベル３に維持された（図４ステップＳ５、図５のステップＳ１４、Ｓ１５）。時間ｔ５、ｔ６では、クロックレベル制御部５２によりクロックレベルがレベル３に維持されたため、ＤＭＡ転送を高処理性能で実行することができる。このとき、クロックレベル制御部５２は、ＤＭＡ転送中であっても、図４のレベル決定ステップＳ２において決定した最新のＣＰＵ４６のアイドル率に基づくクロックレベルを記憶しておく。そして、クロックレベル制御部５２は、ＤＭＡ転送が終了した場合には、記憶されたクロックレベルに基づいてレベルの制御を行う。
【００６９】
図６（Ａ）の時間ｔＡ１´では、ＤＭＡ転送が終了した。クロック制御部５２は、図５のクロックレベル制御において、クロックレベルをレベル３に維持したまま、所定時間Δｔ（例えば１０ｍｓｅｃ）のカウントを行った（ステップＳ１６）。クロック制御部５２は、所定時間Δｔ内においてＤＭＡ転送が開始されず、またはＤＭＡ転送が開始されたがユーザ操作中ではないと判定したため、時間ｔＡ１″において、クロックレベルを図４のクロックレベル制御処理のレベル決定ステップＳ２において決定され記憶された最新のクロックレベルであるレベル２に制御を行った（ステップＳ２０）。
【００７０】
図６（Ａ）の時間ｔ７〜ｔ１２では、図４のクロックレベル制御処理に基づくクロックレベルの制御処理が実行された（詳細省略）。その後、時間ｔＡ２において、ＤＭＡ転送が開始された。このとき、クロックレベル制御部５２は、図５のクロックレベル制御処理によりクロックレベルがレベル３未満であるレベル２であったため、クロックレベルをレベル３に引き上げた（ステップＳ１３）。
【００７１】
図６（Ａ）の時間ｔ１３、ｔ１４では、クロックレベル制御部５２は、図４及び図５のクロックレベル制御を行い、図４のクロックレベル制御によりＣＰＵ４６のアイドル率に基づいてクロックレベルをレベル２に決定した（ステップＳ２）。しかし、ＤＭＡ転送実行中であるため、クロックレベルはＣＰＵ４６のアイドル率に係わらずに、レベル３に維持された（図４ステップＳ５、図５のステップＳ１４、Ｓ１５）。時間ｔＡ２´では、ＤＭＡ転送が終了した。クロック制御部５２は、図５のクロックレベル制御処理により、クロックレベルをレベル３に維持したまま、所定時間Δｔ（例えば１０ｍｓｅｃ）のカウントを行う（ステップＳ１６）。クロック制御部５２は、所定時間Δｔ内においてＤＭＡ転送が開始されず、またはＤＭＡ転送が開始されたがユーザ操作中ではないと判定したため、時間ｔＡ２″において、クロックレベルを図４のクロックレベル制御処理のレベル決定ステップＳ２において決定され記憶された最新のクロックレベルであるレベル２に制御を行った（ステップＳ２０）。
【００７２】
一方、比較例としての図６（Ｂ）の時間ｔＢ１においては、ＤＭＡ転送の実行開始に係わらず、ＣＰＵ４６のアイドル率に基づいて決定されたクロックレベルが維持されている。また、時間ｔＢ１でＤＭＡ転送が開始されたことに伴いＣＰＵ４６のアイドル率が上昇した。このため、時間ｔ４、ｔ５においてはアイドル率が閾値Ｂより大きくなり、クロックレベルは１段階ずつ低下して、最終的にレベル２に遷移した。
【００７３】
図６（Ｂ）の比較例では、ＣＰＵ４６のアイドル率の上昇に追従して、クロックレベルが低下するため、消費電力は抑制される。しかし、ＤＭＡ転送速度は、クロックレベルの低下に伴い低下するためＤＭＡ転送の処理性能も低下する、このため、ＤＭＡ転送時間はΔｔＢ１となり、図６（Ａ）のＤＭＡ転送時間ΔｔＡ１より長時間要する上に、長時間の処理の実行による消費電力の増加が生じる結果となる。
【００７４】
時間ｔＡ２において開始されるＤＭＡ転送においても同様に、本実施形態における遷移例を示す図６（Ａ）ではクロックレベルをレベル３に上昇させることにより、ＣＰＵ４６のアイドル率に係わらずＤＭＡ転送速度を向上させることができる。このため、ＤＭＡ転送実行時間はΔｔＡ２となり、図６（Ｂ）の実行時間ΔｔＢ２に比べて短縮することができる。
【００７５】
なお、図４のクロックレベル制御処理の操作判定ステップＳ４および、図５のクロックレベル制御処理の操作判定ステップＳ１２において、ユーザが携帯電話機１の操作中ではないと判定された場合には、クロックレベル制御部５２はＤＭＡ転送実行中であってもＣＰＵ４６のアイドル率に基づき決定されたクロックレベルに従って遷移させるため、クロックレベルは図６（Ｂ）と同様に制御される。
【００７６】
この携帯電話機１によれば、ＣＰＵ４６のアイドル率に基づいてクロックレベルを制御するため、携帯電話機１を不要に高いクロックレベルで動作させることによる消費電力の増加を抑制することができると同時に、ＤＭＡ転送実行中である場合には、クロックレベルを最高レベルまたは所定のレベルＸに引き上げるため、ＤＭＡ転送の処理性能を高く維持することができる。このため、例えばユーザ操作によりメモリカード５７から携帯電話機１の記憶部４２などにデータのコピー処理がＤＭＡ転送により実行される場合には、ＤＭＡ転送中についてはクロックレベルが最高レベルに引き上げられるため、コピー時間を長時間化させず、ユーザに対する操作性を向上させることができる。
【００７７】
また、携帯電話機１は、ＤＭＡ転送実行中においてもＣＰＵ４６のアイドル率に基づいて決定されたクロックレベルを保持し、ＤＭＡ転送終了後のクロックレベル決定時においては現在のクロックレベルがこのアイドル率に基づき決定されたクロックレベルであったものとみなして、クロックレベルの決定および制御を行うようになっている。このため、クロックレベル制御部５２は、ＤＭＡ転送終了後であっても、携帯電話機１を不要に高クロックレベルで動作させることなく、ＣＰＵ４６の稼動状態にあったクロックレベルに遷移させることができる。ゆえに、携帯電話機１は、不要な消費電力を抑制することができる。
【００７８】
さらに、クロックレベル制御部５２は、ＤＭＡ転送実行中であれば全ての場合においてクロックレベルを最高レベルに引き上げるのではなく、ユーザが携帯電話機１の操作を行っているか否かを判断し、ユーザ操作中であると判断した場合にのみクロックレベルを引き上げるようになっている。このため、ユーザに対する操作性の向上の観点からＤＭＡ転送速度を上昇させる必要がない場合には、ＣＰＵ４６のアイドル率に基づきクロックレベル制御が行われ、携帯電話機１を最高レベルで不要に動作させることなく、好適に消費電力を抑制することができる。例えば、携帯電話機１がコンテンツサーバよりデータの自動ダウンロードを実行する場合には、ユーザは携帯電話機１の操作を行っている状態ではないといえるため、ユーザに対する操作性を向上させる必要はない。このような場合には、携帯電話機１は、消費電力の抑制を優先してＣＰＵ４６のアイドル率に応じてクロックレベルを制御することで、携帯電話機１の長時間連続使用を可能とすることができる。
【００７９】
さらにまた、クロックレベル制御部５２は、ＤＭＡ転送終了後においても所定時間（例えば１０ｍｓｅｃ）だけ最高レベルまたはレベルＸに維持するため、ＤＭＡ転送終了直後に再度ＤＭＡ転送が実行される場合であっても、クロックレベルを不要に変動させることなく、処理のもたつきを抑制し、ユーザに対してより高い操作性を有することができる。
【００８０】
本発明は携帯電話機以外にもＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔ）、パーソナルコンピュータ、携帯型ゲーム機、携帯型音楽再生機、携帯型動画再生機、その他の情報処理装置にも適用することができる。
【００８１】
さらに、本発明の各実施形態において説明した一連の処理は、ソフトウェアにより実行させることもできるが、ハードウェアにより実行させることもできる。
【００８２】
さらにまた、本実施形態では、フローチャートのステップは記載された順序に沿って時系列的に行われる処理の例を示したが、必ずしも時系列的に処理されなくとも、並列的あるいは個別実行される処理をも含むものである。
【図面の簡単な説明】
【００８３】
【図１】本発明に係る情報処理装置の実施形態を示す携帯電話機の外観の構成を示す図。
【図２】本発明に係る情報処理装置の実施形態を示す携帯電話機の他の外観の構成を示す図。
【図３】本実施形態における携帯電話機の内部の構成を示す図。
【図４】本実施形態における携帯電話機のクロックレベル制御部で実行されるクロックレベル制御処理を説明するフローチャート。
【図５】本実施形態における携帯電話機のクロックレベル制御部で実行されるＤＭＡ転送開始・終了時のクロックレベル制御処理を説明するフローチャート。
【図６】クロックレベル制御部により制御されるクロックレベルの遷移例を示すグラフであり、（Ａ）は本実施形態におけるクロックレベルの遷移例を示すグラフ、（Ｂ）はクロックレベルの遷移例の比較例を示すグラフ。
【符号の説明】
【００８４】
１  携帯電話機
１１  ヒンジ部
１２  第一の筐体
１３  第二の筐体
１４  操作キー
２１  メインディスプレイ
２２  マイクロフォン
２３  レシーバ
２４  磁気センサ
２５  サブディスプレイ
２６  外部メモリインタフェース
２７  外部接続端子
４１  制御部
４２  記憶部
４３  バッテリ
４６  ＣＰＵ
４７  ＤＭＡコントローラ
４８  ＲＯＭ
４９  ＲＡＭ
５０  ＶＲＡＭ
５１  クロック供給回路
５２  クロックレベル制御部
５３  ＣＰＵアイドル率取得部
５７  メモリカード
【図１】
2010097277.tif 000003
【図２】
2010097277.tif 000004
【図３】
2010097277.tif 000005
【図４】
2010097277.tif 000006
【図５】
2010097277.tif 000007
【図６】
2010097277.tif 000008