(57)【要約】  【課題】  作製工程を短縮化した発光素子アレイの製造方法を提供する。  【解決手段】  本発明の発光素子アレイの製造方法は、（１）成長用基板上部に第１導電型の半導体層、発光層及び第２導電型の半導体層で構成される光半導体層を含むＩＩＩ族窒化物半導体層を形成する工程と、（２）前記ＩＩＩ族窒化物半導体層の一方主面の一部を除去し一方主面と型の異なるＩＩＩ族窒化物半導体層を露出させ、前記第１導電型および前記第２導電型の半導体層にそれぞれ電極を形成する工程と、（３）前記半導体層の一方主面に形成した前記電極を、支持基板の主面のうち該電極に対向する位置に形成した電極に接合した後に、成長用基板を除去する工程と、を具備する【選択図】  図１
2010056457.tif 000002
【特許請求の範囲】
【請求項１】
（１）成長用基板上に、第１導電型の半導体層と、発光層と、第２導電型の半導体層と、から構成される光半導体層を複数形成する工程と、
（２）前記複数の光半導体層の各々において、一部を除去し、前記第１導電型の半導体層および前記第２導電型の半導体層を露出させ、それぞれ第１および第２の電極を形成する工程と、
（３）複数の前記光半導体層に形成した前記第１および第２の電極を、これらの電極に対して対向する位置に設けられた支持基板上の電極にそれぞれ接合して、前記成長用基板を前記支持基板に実装する工程と、
（４）前記成長用基板を除去する工程と、
を具備する発光素子アレイの製造方法。
【請求項２】
前記工程（１）は、
（１−１）前記成長用基板上に、前記光半導体層のエピタキシャル成長に対して不活性な材料から成る物質により成長抑制マスクパターンを形成して、相互に分離された前記成長用基板上に露出部を複数形成する工程と、
（１−２）前記成長用基板上の複数の露出部に、エピタキシャル成長によって前記光半導体層を形成する工程と、
（１−３）前記成長抑制マスクパターンを除去する工程と、
を含む請求項１記載の発光素子アレイの製造方法。
【請求項３】
前記成長用基板と前記光半導体層が異種材料である場合、前記工程（４）において、レーザーリフトオフにより前記成長用基板を除去する請求項１または２記載の発光素子アレイの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の発光素子から構成される発光素子アレイの製造方法に関する。
【背景技術】
【０００２】
近年、光半導体から構成される発光素子が開発されており、照明装置などの用途に用いられている。このような発光素子としては、例えば、青色発光素子、紫外光発光素子などのIII族―V族系化合物半導体が挙げられる。
【０００３】
発光素子の開発とともに、発光素子の製造方法についても種々の方法が開発されており、例えば、成長用基板に発光素子を成長させたのち、発光素子を成長用基板から剥がして発光素子を作製する製造方法が開示されている（特許文献１参照）。
【特許文献１】特開２００７−１９５１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
発光素子は、照明装置等に用いられる場合、高輝度を得る為にアレイ化が必要であり、近年、発光素子のアレイ化工程の簡易化が要求されている。
【０００５】
なお、特許文献１に記載された技術は、あくまで発光素子をアレイ化したものではなかった。そのため、アレイ化するためには、作製した発光素子を一つ一つ回路基板上に並べる工程が別途必要であったため、十分に作製工程が短縮化されたものではなかった。
【０００６】
本発明の目的は、簡易な工程により発光素子のアレイ化をおこなう発光素子アレイの製造方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明は、（１）成長用基板上に、第１導電型の半導体層と、発光層と、第２導電型の半導体層と、から構成される光半導体層を複数形成する工程と、（２）前記複数の光半導体層の各々において、一部を除去し、前記第１導電型の半導体層および前記第２導電型の半導体層を露出させ、それぞれ第１および第２の電極を形成する工程と、（３）複数の前記光半導体層に形成した前記第１および第２の電極を、これらの電極に対して対向する位置に設けられた支持基板上の電極にそれぞれ接合して、前記成長用基板を前記支持基板に実装する工程と、（４）前記成長用基板を除去する工程と、を具備する発光素子アレイの製造方法に関する。
【０００８】
前記工程（１）は、（１−１）前記成長用基板上に、前記光半導体層のエピタキシャル成長に対して不活性な材料から成る物質により成長抑制マスクパターンを形成して、相互に分離された前記成長用基板上に露出部を複数形成する工程と、（１−２）前記成長用基板上の複数の露出部に、エピタキシャル成長によって前記光半導体層を形成する工程と、（１−３）前記成長抑制マスクパターンを除去する工程と、を含むことが好ましい。
【０００９】
前記成長用基板と前記光半導体層が異種材料である場合、前記工程（４）において、レーザーリフトオフにより前記成長用基板を除去することが好ましい。
【発明の効果】
【００１０】
本発明の発光素子アレイの製造方法は、（１）成長用基板上に、光半導体層を複数形成する工程と、（２）複数の光半導体層の各々において、それぞれ第１および第２の電極を形成する工程と、（３）複数の光半導体層に形成した前記第１および第２の電極を、これらの電極に対して対向する位置に設けられた支持基板上の電極にそれぞれ接合して、前記成長用基板を前記支持基板に実装する工程と、（４）前記成長用基板を除去する工程と、を具備する。これにより、一つずつ発光素子を支持基板上に配列することなく、複数の発光素子を一度にアレイ化することができる。また、本製造方法において、１枚の成長用基板および１枚の支持基板に対して、複数の光半導体層が用いられるため、成長用基板と支持基板との間の熱膨張係数差が大きい場合でも、光半導体層と成長用基板および支持基板との接触面積が小さくなり、熱膨張率係数の差により発生する歪みを減少させることができる。そのため、熱膨張係数が異なる成長用基板および支持基板を使用することができる。
【００１１】
本発明の発光素子アレイの製造方法において、工程（１）が、（１−１）前記成長用基板上に、前記光半導体層のエピタキシャル成長に対して不活性な材料から成る物質により成長抑制マスクパターンを形成して、相互に分離された前記成長用基板上に露出部を複数形成する工程と、（１−２）前記成長用基板上の複数の露出部に、エピタキシャル成長によって前記光半導体層を形成する工程と、（１−３）前記成長抑制マスクパターンを除去する工程と、を含むことが好ましい。これにより、複数の光半導体層をまとめて形成することができる。さらに、成長抑制マスクパターンをフォトリソグラフィプロセスにより微細加工でき、成長抑制マスクパターンによりパターン化された複数の光半導体層を支持基板上に同じ配置で転写できる為、素子間隔が精密に制御された複数の光半導体層をまとめて形成することができる。
【００１２】
本発明の発光素子アレイの製造方法において好ましくは、前記成長用基板と前記光半導体層が異種材料である場合、前記工程（４）において、レーザーリフトオフにより前記成長用基板を除去することが好ましい。これにより、支持基板上に接合された光半導体層のみを選択的に成長用基板から容易に除去することが可能となる。
【発明を実施するための最良の形態】
【００１３】
以下、図面を参照しながら本発明の発光素子アレイの製造方法を詳細に説明する。
【００１４】
図１は、本発明の発光素子アレイの第１の実施の形態の示す断面図である。図１において、１は成長用基板、２は半導体層、２ａはバッファ層、２ｂは第１導電型（ｎ型）の半導体層、２ｃは発光層、２ｄは第２導電型（ｐ型）の半導体層、３は第２導電側の導電層、４は第２導電側（ｐ側）のパッド電極（第２の電極）、５は第１導電側（ｎ側）の導電層、６は第１導電側（ｎ側）のパッド電極（第１の電極）、７は第２導電側（ｐ側）のパターン電極、８は第１導電側（ｎ側）のパターン電極、９は支持基板をそれぞれ示す。
【００１５】
本発明の発光素子アレイの製造方法は、（１）成長用基板１上に光半導体層２を複数形成する工程と、（２）複数の光半導体層２に電極を形成する工程と、（３）光半導体層２の一方主面に形成した電極を、支持基板の主面の電極に接合した後に、成長用基板を除去する工程と、を具備する。
【００１６】
以下にそれぞれの工程について説明する。
【００１７】
（工程１）
工程１では、図１（ａ）に示すように、成長用基板１上に複数の光半導体層２を形成する。
【００１８】
成長用基板１は、光半導体層２を成長させることが可能な基板であればよい。具体的に、基板１としては、サファイア（Ａｌ２Ｏ３）、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、酸化亜鉛（ＺｎＯ），シリコンカーバイド（ＳｉＣ）等が挙げられる。成長用基板１の厚みとしては、１００μｍ〜１０００μｍ程度である。
【００１９】
光半導体層２としては、例えば、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウム（ＩｎＮ）などのIII-V族化合物半導体、ＺｎＯなどのII−VI族化合物半導体などが挙げられる。ここで、III族とは、元素周期律表におけるIII族（１３族）を意味する。
【００２０】
図１（ａ）の場合、光半導体層２は、バッファ層２ａ、第１導電型の半導体層２ｂ、発光層及２ｃおよび第２導電型の半導体層２ｄで構成される。
【００２１】
バッファ層２ａは、成長用基板１と光半導体層２との間の応力を緩和させるために好適に形成される。窒化物バッファ層２ａは、例えば、窒化ガリウム、窒化アルミニウムなどの材料から構成される。窒化物バッファ層２ａの厚みは０．０１〜０．２μｍ程度である。
【００２２】
第１導電型の半導体層２ｂとしては、ｎ型の半導体層が挙げられる。例えば、III族窒化物半導体層をｎ型とするには、元素周期律表においてIV族の元素であるＳｉ等をドーパントとして窒化物半導体層に混入させればよい。第１導電型の半導体層２ｂの厚みは２〜３μｍ程度である。
【００２３】
第２導電型の半導体層２ｄとしては、ｐ型の窒化物半導体が挙げられる。例えば、III族窒化物半導体層をｐ型とするには、元素周期律表においてII族の元素であるＭｇ等をドーパントとして窒化物半導体層に混入させればよい。第２導電型の半導体層２ｄの厚みは２００〜５００ｎｍ程度である。
【００２４】
発光層２ｃは、第１導電型の半導体層２ｂと第２導電型の半導体層２ｄとの間に設けられる。発光層２ｃは、禁制帯幅の広い障壁層と禁制帯幅の狭い井戸層とから成る量子井戸構造が複数回（例えば約３回）繰り返し規則的に積層された多層量子井戸構造（ＭＱＷ）としてもよい。なお、前記障壁層としては、Ｉｎ０．０１Ｇａ０．９９Ｎ層などが挙げられる。また、井戸層としては、Ｉｎ０．１１Ｇａ０．８９Ｎ層などが挙げられる。障壁層の厚みは５〜１５ｎｍ程度、井戸層の厚みは２〜１０ｎｍ程度である。発光層２ｃの厚みは２５〜１５０ｎｍ程度である。
【００２５】
成長用基板１上における光半導体層２の成長方法としては、分子線エピタキシー（ＭＢＥ；Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、有機金属エピタキシー（ＭＯＶＰＥ；Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｖａｐｏｒ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ）法、ハイドライド気相成長（ＨＶＰＥ；Ｈｙｄｒｉｄｅ  Ｖａｐｏｒ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ）、パルスレーザデポジション（ＰＬＤ；Ｐｕｌｓｅｄ  Ｌａｓｅｒ  ｄｅｐｏｓｉｔｉｏｎ）法等が用いられる。
【００２６】
工程１において、光半導体２を複数形成する方法としては、成長用基板の一面に成長させた光半導体層２を分割する方法、III族窒化物半導体のエピタキシャル成長に対して不活性の材料から成る物質によりマスクを形成し、成長用基板１の領域を先に分割させ、その後に光半導体層２を成長させる方法などが挙げられる。成長させた光半導体層２を分割する方法としては、例えば、ダイシング法、分割する領域以外にエッチングマスクを形成した後にドライエッチングを行う方法などが挙げられる。
【００２７】
また、光半導体層２を成長させる成長用基板１の領域を先に分割させ、その後に光半導体層２を成長させる方法の具体例は、以下の図２に示す。
【００２８】
まず、成長用基板１上に成長抑制マスクパターンを形成する（図２（ａ））。その際、バッファ層２ａ上にテンプレート層２ｅを成長させたのち、マスクを形成する領域だけエッチング等によりバッファ層２ａおよびテンプレート層２ｅを除去しておく。ここで、テンプレート層２ｅとは、成長抑制マスク１０上には成長させないように、半導体層２ｂを選択的に成長させるために用いられるものである。テンプレート層２ｅは第１導電型の半導体層２ｂと同じ材料であり、厚みは１〜５μｍ程度である。
【００２９】
成長抑制マスク１０は、III族窒化物半導体のエピタキシャル成長に対して不活性の材料から成る物質により形成される。ここで、成長抑制マスク１０に使用される材料としては、具体的にはＳｉＯ2，多結晶シリコンなどが挙げられる。これらはIII族窒化物半導体のエピタキシャル成長に対して不活性である。
【００３０】
成長抑制マスク１０は、具体的に、蒸着、ＣＶＤ等によりマスク材料を一面に成膜した後、フォトリソグラフィおよびエッチングをすることにより形成される。
【００３１】
成長抑制マスク１０を形成した後に、テンプレート層２ｅ上に成長抑制マスク１０によって分離された、第１導電型の半導体層２ｂと、発光層２ｃと、第２導電型の半導体層２ｄと、を、エピタキシャル成長によって形成する（図２（ｂ）参照）。
【００３２】
そして、それらを形成したのちに、成長抑制マスク１０を除去させる（図２（ｃ））。具体的に、マスク材料がＳｉＯ２の場合はフッ酸、多結晶シリコンの場合は硝酸及びフッ酸による混酸によるウェットエッチングをすることにより成長抑制マスク１０を除去する。
【００３３】
（工程２）
工程２では、図１（ｂ）に示すように、III族窒化物半導体層２の一方主面の一部を除去し一方主面と型の異なるIII族窒化物半導体層２を露出させ、第１導電型および第２導電型の半導体層２にそれぞれ電極を形成する。
【００３４】
工程２は、複数の光半導体層２の各々において、一部を除去し、第１導電型の半導体層２ｂおよび第２導電型の半導体層２ｄを露出させ、それぞれ第１導電側（ｎ側）のパッド電極（第１の電極）６および第２導電側（ｐ側）のパッド電極（第２の電極）４を形成する工程である。
【００３５】
光半導体層２の一方主面の一部を除去して光半導体層２の第１導電型の半導体層２ｂを露出させるために、具体的に、ＲＩＥ装置等を用いＣｌ２ガスとＢＣｌ３の混合ガスを用い、所定の時間、ドライエッチングを行う。これにより、第２導電型の半導体層２ｄとは型の異なる第１導電型の半導体層２ｂを露出させることができる。
【００３６】
図２（ｃ）の場合、第１導電型の半導体層２ｂ上に第１導電側の導電層５を形成し、第１導電側の導電層５上に第１の電極として第１導電側のパッド電極６を形成した。また、同様に、第２導電型の半導体層２ｄ上に第２導電側の導電層３を形成し、第２導電側の導電層３上に第２の電極として第２導電側のパッド電極４を形成した。
【００３７】
第１導電側の導電層５と第２導電側の導電層３は真空蒸着法、スパッタリング法などの方法により形成される。
【００３８】
第１導電側の導電層５と第２導電側の導電層３の材質は、発光層２ｃから発生した光を損失なく反射し、かつ第１導電型の半導体層２ｂおよび第２導電型の半導体層２ｄと良好なオーミック接続をとるために好適に設けられる。例えば、アルミニウム（Ａｌ），チタン（Ｔｉ），ニッケル（Ｎｉ），クロム（Ｃｒ），インジウム（Ｉｎ），錫（Ｓｎ），モリブデン（Ｍｏ），銀（Ａｇ），金（Ａｕ），ニオブ（Ｎｂ），タンタル（Ｔａ），バナジウム（Ｖ），白金（Ｐｔ），鉛（Ｐｂ），ベリリウム（Ｂｅ），酸化錫（ＳｎＯ2），酸化インジウム（Ｉｎ2Ｏ3），酸化インジウム錫（ＩＴＯ），金−シリコン（Ａｕ−Ｓｉ）合金，金−ゲルマニウム（Ａｕ−Ｇｅ）合金，金−亜鉛（Ａｕ−Ｚｎ）合金，金−ベリリウム（Ａｕ−Ｂｅ）合金等の薄膜を好適に用いることができる。
【００３９】
第１導電側のパッド電極６および第２導電側のパッド電極４は、それぞれ後工程で支持基板９の第１の電極６および第２の電極４と接合し、それらと電気的接続をとるために設けられている。第１導電側のパッド電極６および第２導電側のパッド電極４は、第１導電側のパターン電極８および第２導電側のパターン電極７と接合できるように、例えば、チタン、またはチタンを下地層として金層を積層したものを用いる。
【００４０】
第１導電側のパッド電極６および第２導電側のパッド電極４は真空蒸着法、スパッタリング法などの方法により形成される
（工程３）
工程３では、複数の光半導体層２に形成した第１導電側のパッド電極６および第２導電側のパッド電極４を、これらの電極に対して対向する位置に設けられた支持基板９上の電極７および８（ｐ側パターン電極７およびｎ側パターン電極８）にそれぞれ接合して、成長用基板１を支持基板９に実装する工程である（図１（ｃ）参照）。
【００４１】
工程３の後に、成長用基板１を除去する工程のみで、発光素子アレイとして機能できるように、支持基板９上には、第１導電側のパターン電極８および第２導電側のパターン電極７と配線パターンとが予め設けられている。
【００４２】
第１導電側のパターン電極８および第２導電側のパターン電極７は、第１導電側のパッド電極６および第２導電側のパッド電極４と接合することができ、かつ、電気的接続をとるものが用いられる。具体的には、Ａｎ−Ｓｎ合金、Ｐｂ−Ｓｎ合金などの材料が用いられる。
【００４３】
第１導電側のパターン電極８および第２導電側のパターン電極７は、メッキ法、スパッタリング法、真空蒸着法などの方法により作製される。また、それらの層の厚みは約１〜１００μｍである。
【００４４】
また、回路パターンは、一面に形成された銅箔などの金属膜上にフォトリソグラフィプロセスによりレジストパターンを形成し、エッチングを行い、レジストパターン除去を行うなどの方法により作製される。
【００４５】
支持基板９は、アルミナ(Ａｌ２Ｏ３)、窒化アルミニウム(ＡｌＮ)等から形成される。支持基板９の厚みは０．５〜３ｍｍ程度であり、この範囲内にあれば発光素子からの発熱による熱およびハンドリング時の応力に対して十分な強度を持ち、かつ高い放熱特性を有する。
【００４６】
工程３において、第１導電側のパッド電極６および第２導電側のパッド電極４と、第１導電側のパターン電極８および第２導電側のパターン電極７とをそれぞれ接合する。接合は、具体的に、支持基板９、成長用基板１等を１５０〜４００℃に加熱することで行われる。
【００４７】
工程３により、支持基板９に対して、複数の光発光素子２の実装を一度におこなうことができ、さらに、位置合わせも必要なくなるため、工程を非常に簡略化出来る。
【００４８】
また、工程３において１枚の成長用基板および１枚の支持基板に対して、複数の光半導体層が用いられる。そのため、成長用基板と支持基板との間の熱膨張係数差が大きい場合でも、光半導体層と成長用基板および支持基板との接触面積は小さくなり、熱膨張率係数の差により発生する歪みを分散させて減少させることができる。そのため、熱膨張係数が異なる成長用基板および支持基板を使用することができる。
【００４９】
（工程４）
工程４において、成長用基板１を除去する。除去方法としては、レーザーリフトオフ（成長用基板１と光半導体層２とが異種材料の場合）、基板の研磨などが挙げられる。なかでもレーザー照射により簡易に成長用基板１を除去できるため、レーザーリフトオフが除去方法として好ましい。また、工程３において、加熱された際に、そのサイクルの中でレーザーリフトオフを行うようにしてもよい。この場合、成長用基板１が先に除去された状態で支持基板９が冷却されるので、熱応力の蓄積を防止することができる。
【００５０】
以上の工程１〜４を行うことにより、発光素子アレイ１１を製造することができる。
【００５１】
なお、本発明は上記の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは何等差し支えない。
【図面の簡単な説明】
【００５２】
【図１】本発明の発光素子アレイの製造方法の一つの実施の形態を示す断面図である。
【図２】本発明の発光素子アレイの製造方法の工程１の一つを示す断面図である。
【符号の説明】
【００５３】
１：成長用基板
２：光半導体層
２ａ：バッファ層
２ｂ：第１導電型（ｎ型）の半導体層
２ｃ：発光層
２ｄ：第２導電型（ｐ型）の半導体層
２ｅ：テンプレート層
３：第２導電側の導電層
４：第２導電側のパッド電極
５：第１導電側の導電層
６：第１導電側のパッド電極
７：第１導電側パターン電極
８：第２導電側パターン電極
９：支持基板
１０：成長抑制マスク
１１：発光素子アレイ
【図１】
2010056457.tif 000003
【図２】
2010056457.tif 000004