(57)【要約】【課題】    確認する必要のない連続したアイドルコードの一部を削除して他の一部をキャプチャする機能を備えた試験装置を提供する。【解決手段】    ネットワークを介して６６Ｂブロックデータを送信する送信回路と、前記ネットワークを介してこの６６Ｂブロックデータを受信する受信回路と、この受信回路から出力された情報に基づいてキャプチャ・データをキャプチャするキャプチャ回路を備えた試験装置において、  前記キャプチャ回路は、キャプチャ・データからアイドルブロックを検出し、連続して受信された前記アイドルブロックの数をキャプチャ・データに上書きするとともに、前記アイドルブロックの数が上書きされていることを識別し得るサプレス情報をアトリビュート情報に書き込むことにより連続して受信された前記アイドルブロックを１ブロック分の情報として扱う。【選択図】                    図１
2010088004.tif 000002
【特許請求の範囲】
【請求項１】
ネットワークを介して６６Ｂブロックデータを送信する送信回路と、前記ネットワークを介してこの６６Ｂブロックデータを受信する受信回路と、この受信回路から出力された情報に基づいてキャプチャ・データをキャプチャするキャプチャ回路を備えた試験装置において、
前記キャプチャ回路は、
キャプチャ・データからアイドルブロックを検出し、連続して受信された前記アイドルブロックの数をキャプチャ・データに上書きするとともに、前記アイドルブロックの数が上書きされていることを識別し得るサプレス情報をアトリビュート情報に書き込むことにより連続して受信された前記アイドルブロックを１ブロック分の情報として扱うことを特徴とする試験装置。
【請求項２】
ネットワークを介して６６Ｂブロックデータを送信する送信回路と、前記ネットワークを介してこの６６Ｂブロックデータを受信する受信回路と、この受信回路から出力された情報に基づいてキャプチャ・データをキャプチャするキャプチャ回路を備えた試験装置において、
前記キャプチャ回路は、
キャプチャ・データからアイドルブロックを検出し、連続して受信された前記アイドルブロックの数をキャプチャ・データに上書きするとともに、前記アイドルブロックの数が上書きされていることを識別し得るサプレス情報をアトリビュート情報に書き込むアイドルブロック検出回路と、
このアイドルブロック検出回路で前記アイドルブロックが連続して受信された数をカウントするカウンタと、
前記アトリビュート情報と前記キャプチャ・データを記憶するキャプチャ・メモリと、
このキャプチャ・メモリに前記アトリビュート情報と前記キャプチャ・データを書き込むメモリ・コントローラを
備えたことを特徴とする試験装置。
【請求項３】
前記アイドルブロック検出回路は、連続して受信された前記アイドルブロックの数を最後のキャプチャ・データに上書きすることを特徴とする請求項２記載の試験装置。
【請求項４】
前記メモリ・コントローラはキャプチャ・データのうち最後のキャプチャ・データのみを前記キャプチャ・メモリに書き込むことを特徴とする請求項２又は３に記載の試験装置。
【請求項５】
前記キャプチャ・データに上書きされている前記カウンタのカウント数に基づいて前記キャプチャ・メモリに書き込まれないサプレスデータを復元するサプレス検出・復元回路を備えたことを特徴とする請求項２乃至４のいずれかに記載の試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フレーム（パケット）単位の伝送を行うインターフェースとして１０ギガビットのイーサネット（登録商標）（登録商標）を持つ装置又はネットワーク網の試験装置に関し、特に、確認する必要のない連続したアイドルコードの一部を削除して他の一部をキャプチャする機能を備えた試験装置に関する。
【背景技術】
【０００２】
一般に、フレーム単位の交換／伝送を行う装置又はネットワーク網を試験する試験装置にはキャプチャ機能が搭載されている。
【０００３】
ここで、キャプチャする対象としては、フレームそのものの他、図４に示すようにＯＳＩ（Ｏｐｅｎ  Ｓｙｓｔｅｍ  Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）参照モデルのＰＨＹＳＩＣＡＬレイヤ１０（フィジカルレイヤ，物理層）内の６４Ｂ／６６Ｂ  ＰＣＳ２０（ＰＨＹＳＩＣＡＬ  ＣＯＤＩＮＧ  ＳＵＢＬＡＹＥＲ，物理符号化複層）を流れる６６Ｂブロックデータが挙げられる。
【０００４】
ここで、６４Ｂ／６６Ｂ  ＰＣＳとは、ＯＳＩ参照モデルのＰＨＹＳＩＣＡＬレイヤ１０内に位置し、６６Ｂブロックデータを６４Ｂブロックデータに変換するために、６４Ｂ／６６Ｂ符号化を行うものである。このような６４Ｂ／６６Ｂ符号化を符号化する試験装置の先行技術文献としては次のようなものがある。
【０００５】
【特許文献１】特開２００５−１３０１７７号公報
【０００６】
以下、図面を参照して従来の試験装置を説明する。図５は従来の試験装置の構成図である。試験装置の構成は大別すると、受信回路１１０，キャプチャ回路１２０，送信回路１３０からなる。
【０００７】
まず、受信回路１１０の構成を説明する。６６Ｂブロック同期回路１１１は、ネットワークを介して図６に示す６６Ｂブロックデータ５１０が入力され、この６６Ｂブロックデータ５１０から２ｂｉｔの同期ヘッダ５１２，５１６を見つける同期引込処理を行う。同期ヘッダ測定回路１１２は、同期引込時及び同期引込後の同期ヘッダ５１２，５１６の正常性を測定する。
【０００８】
デスクランブル回路１１３は、スクランブルされて受信される６６Ｂブロックデータを復元する。６６Ｂ／６４Ｂデコーダー１１４は、図６に示す６６Ｂブロックデータの同期ヘッダ５１２，５１６を参照し、「０１」であればこの同期ヘッダビットを削除して６４Ｂブロックデータに変換すると共に図示しない６４Ｂ受信回路に出力し、「１０」であればブロックタイプ５１７を参照する。
【０００９】
６６Ｂコードエラー測定回路１１５は、６６Ｂ／６４Ｂデコーダー１１４で復号された６６Ｂブロックデータにエラーコードやイリーガルコードが含まれるか測定する。
【００１０】
次に、キャプチャ回路１２０の構成を説明する。タイミング調整回路１２１は、受信回路１１０から（デスクランブル後の６６Ｂブロックデータ（信号Ｂ），同期ヘッダ測定回路１１２から同期ヘッダの測定結果（同期引込情報，信号Ａ），６６Ｂコードエラー測定回路１１５から６６Ｂコードエラー測定結果（信号Ｃ）（以下「３信号」という））を受信し、トリガ回路１２２及びメモリ・コントローラ１２３がそれぞれ動作するために必要なタイミング信号の生成を行う。
【００１１】
トリガ回路１２２は、受信回路１１０から出力される上記の３信号とタイミング調整回路１２１から出力されるタイミング信号に基づいて、６６Ｂブロックデータからユーザが所望する「キャプチャ・データ」を検出する。
【００１２】
メモリ・コントローラ１２３は、タイミング調整回路１２１からキャプチャ・データとタイミング信号が入力され、このタイミング信号に従ってキャプチャ・データをキャプチャ・メモリ１２４に格納する。
【００１３】
また、メモリ・コントローラ１２３は、再送信回路１２５からキャプチャ・メモリ１２４にキャプチャ・データの読み出し要求がされた場合、キャプチャ・メモリ１２４からキャプチャ・データを読み出す。
【００１４】
キャプチャ・メモリ１２４は、キャプチャ・データを格納する。再送信回路１２５は、このキャプチャ・データを送信回路１３０から６６Ｂブロックデータとして送信する際に利用される。
【００１５】
また、再送信回路１２５によるキャプチャ・データの再送信機能は、通常時送信されるデータである後述する６６Ｂブロックデータの代わりに、キャプチャ・データを送信する機能である。
【００１６】
ユーザは、キャプチャ・データを送信データとして復元し、この送信データを送信回路１３０が測定対象となる図示しないネットワーク上の装置に対して送信することにより、キャプチャ時に起きた測定対象となる装置の動作内容を何度でも再現し、確認することができる。
【００１７】
送信回路１３０の構成を説明する。６４Ｂ／６６Ｂエンコーダー回路１３１は、図示しない６４Ｂ送信回路から入力された６４Ｂｉｔデータを符号化して６６Ｂブロックデータとする。
【００１８】
セレクタ１３２は、６４Ｂ／６６Ｂエンコーダー回路１３１から出力される６６Ｂブロックデータと再送信回路１２５から出力されたキャプチャ・データを切替えて、スクランブル回路１３３に出力するが、通常は６４Ｂ／６６Ｂエンコーダー回路１３１からの６６Ｂブロックデータを出力する。スクランブル回路１３３は、セレクタ１３２から出力されたデータをスクランブルして出力する。
【００１９】
次に、図６を参照して６６Ｂブロックデータ５１０の構成例を説明する。６６Ｂブロックデータ５１０は、規格ＩＥＥＥ ｓｔｄ ８０２．３−２００５ Ｓｅｃｔｉｏｎ Ｆｏｕｒ で定義されており、６６Ｂitで構成されたブロックデータである。
【００２０】
また、６６Ｂブロックデータ５１０は、データ・ブロック５１１又はコントロール・ブロック５１５に大別される。データ・ブロック５１１は、２ｂｉｔの同期ヘッダ５１２と６４Ｂitのデータ５１３で構成される。尚、２ｂｉｔの同期ヘッダ５１２のビットは”０１”と設定される。
【００２１】
コントロール・ブロック５１５は、２ｂｉｔの同期ヘッダ５１６と８ｂｉｔのブロックタイプ５１７のフィールドと５６ｂｉｔの制御コード５１８のフィールドで構成される。尚、２ｂｉｔの同期ヘッダ５１６のビットは１０と設定される。
【００２２】
続いて、図７を参照して６６Ｂブロックデータのフォーマット表を説明する。図７は、ＩＥＥＥ ｓｔｄ ８０２．３−２００５ Ｓｅｃｔｉｏｎ  Ｆｏｕｒ の２３２頁からの抜粋した６４Ｂ／６６Ｂブロックデータのフォーマット表である。
【００２３】
図７におけるＤａｔａ  Ｂｌｏｃｋ  Ｆｏｒｍａｔ（データ・ブロック・フォーマット）５２１は、図６で説明したデータ・ブロック５１１に相当する。また、２ｂｉｔ同期ヘッダ５１２の値は”０１”と設定され（符合５２２）、６４ＢitデータはＤ０〜Ｄ７（符号５２３）の８ｂｙｔｅデータの１種類で構成されている。
【００２４】
図７におけるＣｏｎｔｒｏｌ  Ｂｌｏｃｋ  Ｆｏｒｍａｔ（コントロール・ブロックフォーマット５２４）は、図６のコントロール・ブロック５１５に相当する。２ｂｉｔ同期ヘッダ５１６の値は”１０”である（符号５２５）。
【００２５】
また、Ｂｌｏｃｋ  Ｔｙｐｅ  Ｆｉｅｌｄ（ブロックタイプフィールド５２６）は、図６におけるブロックタイプ５１７のフィールドに相当する。
【００２６】
さらに、コントロール・ブロックフォーマット５２４より表の下側に記載されている１５種類のブロックタイプ５２７は、図６における制御コード５１８に相当する。
【００２７】
また、この１５種類のブロックタイプ５２７は、ブロックタイプフィールド５２６の値によって定義され、図６における５６ｂｉｔの制御コード５１８に相当する内容は表中の”Ｃ”の組み合わせで表現される。
【００２８】
さらに、このブロックタイプフィールド５２６は、制御コード（Ｃ７，例えば符号５１８）の他，データ（Ｄ２,例えば符号５３１），オーダーセット（Ｏ４，符号５３３）も含まれ、これらの組み合わせにより定義される。
【００２９】
次に、図８を参照して制御コード５１８について説明する。図８は、ＩＥＥＥ  ｓｔｄ  ８０２．３−２００５ Ｓｅｃｔｉｏｎ Ｆｏｕｒ ２３３頁から抜粋した制御コード表である。つまり、図６，図７の制御コード５１８には、図８のようにスタートコード（Ｓ）（符号５４１）及び終端コード（Ｔ）（符号５４２）が含まれる。
【００３０】
続いて、図６，図７,図８を参照してアイドルブロックの概念を説明する。アイドルブロックとは、図６の６６Ｂブロックデータ５１０におけるコントロール・ブロック５１５が次の状態になることをいう。
【００３１】
つまり、図６のブロックタイプ５１７のフィールドの内容が、図７の符号５５１のように０ｘ１ｅ（全て制御コード５１８（Ｃ０〜Ｃ７））であり、かつ、図６の５６ｂｉｔの制御コード５１８（つまり図７の符号５５１）が全て図８の符号５５２に示す０ｘ０７（ｉｄｌｅ）アイドルであることを意味する。
【００３２】
また、連続してアイドルブロックとは、このようなアイドルブロックが連続することをいう。このような連続するアイドルブロック又はアイドルブロックのコード（以下、「アイドルコード」という）はユーザが確認する必要がない情報である。
【００３３】
尚、連続するアイドルブロックが発生する理由は、送信回路１３０で送信すべき情報が少ない場合には、その間アイドルブロックが送信されるからである。換言すると、送信回路１３０で送信すべき情報が多数ある場合には、平均で１２ｂｙｔｅのアイドルを設けつつも、可能な限り送信するべき情報を詰めて送信するため、連続するアイドルブロックは発生しない。
【００３４】
図９は、図５の受信回路１１０に入力される６６Ｂブロックデータ５１０列の一例である。１０ギガビットのイーサネット（登録商標）回線にエラーがない場合、図９（Ａ）のように６６Ｂブロックデータ５１０は、データ・ブロックが連続するデータ列（ＤＡＴＡ）と、アイドルが格納されたコントロール・ブロックが連続するコントロール・ブロック列（ＣＮＴ）が交互に入力される。
【００３５】
図９（Ｂ）は、図９（Ａ）の要部拡大図である。データの流れに沿い図９（Ｂ）の右側から説明する。第１番目から第４番目の列はデータが連続するフレーム・データ列である。第５番目の列は終端コードの他データも含むコントロール・ブロック列である。
【００３６】
第６番目から第８番目の列は全てがアイドルコードのコントロール・ブロック列である。また、第９番目の列は、スタートコード，データを含むコントロール・ブロック列である。
【００３７】
第１０番目及び第１１番目の列は、データ列と２ビットの同期ブロックで構成されたフレーム・データ列である。
【００３８】
次に、図５を参照して従来の試験装置の動作を説明する。６６Ｂブロック同期回路１１１は、ネットワークから受信回路１１０に入力される６６Ｂブロックデータ列を受信すると、２ｂｉｔの同期ヘッダを検知し同期ヘッダ測定回路１１２にこの情報を出力する。
【００３９】
同期ヘッダ測定回路１１２は、６６Ｂブロック同期回路１１１から６６Ｂit毎に受信される同期ヘッダを測定し、同期引込処理又は同期引込後の同期外れ処理を行う。また、この同期引込情報は６６Ｂブロック同期回路１１１とタイミング調整回路１２１に出力される。
【００４０】
６６Ｂブロック同期回路１１１は、同期ヘッダ測定回路１１２から同期引込情報が入力されると、６６Ｂブロックデータと共にこの同期引込情報をデスクランブル回路１１３に出力する。
【００４１】
デスクランブル回路１１３では、同期ヘッダを除く６４ｂitデータがスクランブルされた状態で入力され、このデータをデスクランブルする。６６Ｂ／６４Ｂデコーダー１１４では、デスクランブルされた６６Ｂブロックデータを図示しない後段インターフェースであるＸＧＭＩＩ（１０ Ｇｉｇａｂｉｔ Ｍｅｄｉａ  Ｉｎｄｅｐｅｎｄｅｎｔ Ｉｎｔｅｒｆａｃｅ）で使用されるコードにデコードする。
【００４２】
６６Ｂコードエラー測定回路１１５では、６６Ｂ／６４Ｂデコーダー１１４でデコードされたコードの中からルールに違反しているものを検出し、検出したエラー情報を出力する。
【００４３】
タイミング調整回路１２１は、３信号を受信し、トリガ回路１２２が動作するために必要なタイミング信号の生成を行う。また、タイミング調整回路１２１は、３信号のうち同期引込情報と６６Ｂコードエラー情報に基づいて後述する６６Ｂブロックデータのアトリビュート情報を作成し、６６Ｂブロックデータと共にメモリ・コントローラ１２３に出力する。ここで、アトリビュート情報には、エラー情報、トリガ回路１２２からのトリガ情報が含まれる。
【００４４】
トリガ回路１２２は、３信号とタイミング信号が入力され、６６Ｂブロックデータからキャプチャ・データを検出し、この検出された結果をタイミング調整回路１２１へ出力する。また、タイミング調整回路１２１はキャプチャ・データとアトリビュート情報をメモリ・コントローラ１２３に出力する。
【００４５】
メモリ・コントローラ１２３は、タイミング調整回路１２１から出力されたキャプチャ・データとアトリビュート情報をキャプチャ・メモリ１２４に書き込む。再送信回路１２５は、キャプチャ・データを送信データとして送信する際に、メモリ・コントローラ１２３に対してキャプチャ・データの読み出しを指示する。
【００４６】
この読み出し指示を受信したメモリ・コントローラ１２３は、キャプチャ・メモリ１２４からキャプチャ・データを読み出し、再送信回路１２５に出力する。再送信回路１２５は送信回路１３０にキャプチャ・データを出力する。
【００４７】
６６Ｂ／６４Ｂ エンコーダー回路１３１は、ＸＧＭＩＩで６４Ｂデータを受信し６６Ｂブロックデータに符号化して出力する。この符号化して出力された６６Ｂブロックデータはセレクタ１３２に入力され、通常送信時はそのままセレクタ１３２から出力される。
【００４８】
一方、キャプチャ・データの再送信時は、このセレクタ１３２が、再送信回路１２５から入力されたキャプチャ・データを出力する。スクランブル回路１３３は、セレクタ１３３から出力された６６Ｂブロックデータ又はキャプチャ・データをスクランブルして出力する。
【００４９】
このように、従来の試験装置では、フレーム・データ，制御コードの他アイドルコードをも含めて全てのキャプチャ・データをキャプチャしてキャプチャ・メモリ１２４に格納している。
【発明の開示】
【発明が解決しようとする課題】
【００５０】
しかし、キャプチャ動作は一般にアイドルコードではなく、フレーム・データ，その他制御コードを確認するために行われる。尚、フレームデータ間のアイドルコードが何ブロック（＝何秒）受信されているか（つまりフレーム間がどのくらい離れているか）を確認する場合にはこの限りではなく、アイドルコードを確認する必要がある。
【００５１】
一方、キャプチャ・データを格納するキャプチャ・メモリ１２４の容量は有限である。このため、図９で示したＣＮＴ列（ｉｄｌｅコード）が短い場合はユーザが必要とするフレームデータ（データ列）を多くキャプチャすることができるが、ＣＮＴ列（ｉｄｌｅコード）が長い場合はフレームデータよりＣＮＴ列をより多くキャプチャして、ユーザの必要とするデータをほとんどキャプチャすることができなくなる。
【００５２】
図１０は、キャプチャ・メモリ１２４に図９（Ｂ）に示した６６Ｂブロックデータを書き込んだ様子を記している。図１０では、それぞれのアドレス（１〜１１）にアトリビュートと６６Ｂブロックデータを書き込んでいる。このとき、６６Ｂブロックデータがどのようなデータ（ＤＡＴＡ若しくはＣＮＴ）でも、１つの６６Ｂブロックデータを格納するのに１アドレス消費される。
【００５３】
従って、ユーザがキャプチャしても意味のないアイドルコードが連続していても１ブロックデータにつき１アドレス消費する。例えば、１２８ｂｙｔｅの２つのフレームの間が１秒間空いていた場合、キャプチャ・メモリ１２４は、１６アドレス（１２８ｂｙｔｅフレーム）＋１５６，２５０，０００アドレス（１秒アイドル）＋１６アドレス（１２８ｂｙｔｅフレーム）＝１５６，２５０，０３２アドレス分のメモリ容量が必要となる。
【００５４】
この１５６，２５０，０３２アドレス分のメモリ容量は、アトリビュートを除いたとしても１０．３２１５０２１１２Ｇｂｉｔ（＝１５６，２５０，０３２×６６ｂit）と巨大なキャプチャ・メモリ１２４が必要となってしまう。ここまでのメモリ容量を持たないキャプチャ・メモリ１２４の場合、結果として１フレーム目とアイドルコードしかキャプチャすることができない。
【００５５】
図１１は、キャプチャ画面のイメージである。図１１は図１０と同様、図９（Ｂ）の６６Ｂブロックデータを表示する様子について示している。
【００５６】
しかし、上記例のような１秒のアイドル区間がある場合、２フレーム目を表示させようとした場合、１フレーム目と２フレーム目の間の大量のアイドルコードを表示（もしくはスクロール）させる必要があり、ユーザにとっても意味のない表示を見続ける必要があり、これを表示させるソフトウェアの処理の時間もかかる。
【００５７】
また、上記例の１秒のアイドル区間にフレームと認識されないデータ（つまりユーザにとって想定外のデータ，以下「不要データ」という。）が混入された場合問題となる。つまり、トリガ回路１２２で検出できた場合は、ユーザが簡単に不要データを識別できるが、検出できなかった場合には膨大なアイドルコードの中から不要データ探し出さなくてはならない。
【００５８】
他方、試験装置のキャプチャ機能の中には、キャプチャするデータをフィルタリングする機能がある。例えば、アイドルブロックデータはキャプチャしないといった設定を行うことができる。これにより、ユーザが所望するキャプチャ・データだけキャプチャすることができ、キャプチャ・メモリ１２４と表示スペースの節約を行うことができる。
【００５９】
しかし、再送信回路１２５でキャプチャの再送信を行うときは、受信したデータをそのまま再現できることが必要である。
【００６０】
すなわち、フィルタリング機能で、単純にアイドルブロックデータをキャプチャしないように設定すると、キャプチャ・データ再送信時には、受信したデータから全てのアイドルブロックデータが削除されたデータを再送信することになり、受信したデータをそのまま再現することができず、ユーザの受信したデータを順に再送信する要求は満たせない。
【００６１】
つまり、ユーザの要望としては、キャプチャ・メモリ１２４を圧迫する連続するアイドルブロックデータはキャプチャ・メモリ１２４でキャプチャする必要が無いが、キャプチャ・データの再送信を行う場合にはアイドルブロックデータも含めて受信したブロック分を再現できなければならない。
【００６２】
本発明は、この問題点に鑑みてなされたものであり、連続するアイドルコードを効率よくキャプチャ・メモリに記憶する試験装置を提供することを目的とする。
【課題を解決するための手段】
【００６３】
この様な課題を達成するために本発明は次の構成を備える。
（１）ネットワークを介して６６Ｂブロックデータを送信する送信回路と、前記ネットワークを介してこの６６Ｂブロックデータを受信する受信回路と、この受信回路から出力された情報に基づいてキャプチャ・データをキャプチャするキャプチャ回路を備えた試験装置において、
前記キャプチャ回路は、
キャプチャ・データからアイドルブロックを検出し、連続して受信された前記アイドルブロックの数をキャプチャ・データに上書きするとともに、前記アイドルブロックの数が上書きされていることを識別し得るサプレス情報をアトリビュート情報に書き込むことにより連続して受信された前記アイドルブロックを１ブロック分の情報として扱うことを特徴とする試験装置。
（２）ネットワークを介して６６Ｂブロックデータを送信する送信回路と、前記ネットワークを介してこの６６Ｂブロックデータを受信する受信回路と、この受信回路から出力された情報に基づいてキャプチャ・データをキャプチャするキャプチャ回路を備えた試験装置において、
前記キャプチャ回路は、
キャプチャ・データからアイドルブロックを検出し、連続して受信された前記アイドルブロックの数をキャプチャ・データに上書きするとともに、前記アイドルブロックの数が上書きされていることを識別し得るサプレス情報をアトリビュート情報に書き込むアイドルブロック検出回路と、
このアイドルブロック検出回路で前記アイドルブロックが連続して受信された数をカウントするカウンタと、
前記アトリビュート情報と前記キャプチャ・データを記憶するキャプチャ・メモリと、
このキャプチャ・メモリに前記アトリビュート情報と前記キャプチャ・データを書き込むメモリ・コントローラを
備えたことを特徴とする試験装置。
（３）前記アイドルブロック検出回路は、連続して受信された前記アイドルブロックの数を最後のキャプチャ・データに上書きすることを特徴とする請求項２記載の試験装置。
（４）前記メモリ・コントローラはキャプチャ・データのうち最後のキャプチャ・データのみを前記キャプチャ・メモリに書き込むことを特徴とする請求項２又は３に記載の試験装置。
（５）前記キャプチャ・データに上書きされている前記カウンタのカウント数に基づいて前記キャプチャ・メモリに書き込まれないサプレスデータを復元するサプレス検出・復元回路を備えたことを特徴とする請求項２乃至４のいずれかに記載の試験装置。
【発明の効果】
【００６４】
本発明では次のような効果がある。アイドルブロック検出回路でアイドルブロックを検出し、連続するアイドルブロックの数をカウンタでカウントするので、ユーザがキャプチャしてまで確認する必要のない連続するアイドルコードを削除してキャプチャすることができる。
【発明を実施するための最良の形態】
【００６５】
以下、図１を参照して本発明による試験装置の構成例を説明する。ただし、図５で既に説明した構成については同一の符号を付して説明を省略する。まず、受信回路１１０と送信回路１３０の構成は図５と同様なので説明を省略する。
【００６６】
キャプチャ回路１２０ａには、図５のキャプチャ回路１２０と比べて新たにアイドルブロック検出回路１２６，カウンタ１２７が追加されている。また、新たな再送信回路１２８にはサプレス検出・復元回路１２９が追加されている。
【００６７】
アイドルブロック検出回路１２６は、タイミング調整回路１２１から入力された６６Ｂブロックデータとタイミング信号に基づいて、アイドルコードで構成された６６Ｂブロックデータ（アイドルブロック）の検出を行う。
【００６８】
カウンタ１２７は、アイドルブロック検出回路１２６で検出されたアイドルブロックを連続して受信したブロック数をカウントする。サプレス検出・復元回路１２９は、再送信回路１２８に設けられ、キャプチャ・データからサプレス情報（削除する情報）の検出とサプレスデータ（削除されたデータ）の復元を行う。
【００６９】
次に、動作を説明する。受信回路１１０と送信回路１３０の動作は図５と同様なので説明を省略する。また、キャプチャ回路１２０ａの動作のうち、タイミング調整回路１２１，トリガ回路１２２，メモリ・コントローラ１２３，キャプチャ・メモリ１２４の動作も図５と同様であるので説明を省略する。
【００７０】
アイドルブロック検出回路１２６は、タイミング調整回路１２１から出力される６６Ｂブロックデータとタイミング信号に基づいてアイドルブロックの検出を行う。このアイドルブロックの数はカウンタ１２７でブロックが連続してキャプチャされる回数がカウントされる。
【００７１】
連続するアイドルブロックのカウント数は、カウンタ１２７から再びアイドルブロック検出回路１２６に出力される。アイドルブロック検出回路１２６は、連続するアイドルブロックのうち例えば最後の６６Ｂブロックデータ（キャプチャ・データ）に、連続するアイドルブロックのカウント数を上書きする。
【００７２】
アイドルブロック検出部１２６は、このカウント数が書き込まれた６６Ｂブロックデータのアトリビュート情報に、６６Ｂブロックデータにカウント数が記録されていることを示す情報信号を埋め込む。
【００７３】
アイドルブロック検出回路１２６は、カウント数が書き込まれた６６Ｂブロックデータとカウント数が埋め込まれたアトリビュート情報をメモリ・コントローラ１２３に出力する。
【００７４】
その際、連続したアイドルブロックのうち最後の６６Ｂブロックデータ（キャプチャ・データの内容はカウント数が記録されている）以外はキャプチャ・メモリへ書き込まないよう制御する命令も併せてメモリ・コントローラ１２３へ出力する。
【００７５】
メモリ・コントローラ１２３は、入力された６６Ｂブロックデータとアトリビュート情報をキャプチャ・メモリ１２４に書き込む。
【００７６】
一方、再送信回路１２８は、キャプチャ・データ再送信時に、メモリ・コントローラ１２３に対してキャプチャ・データの読み出しを指示する。メモリ・コントローラ１２３はキャプチャ・メモリ１２４からキャプチャ・データを読み出し、再送信回路１２８に出力する。
【００７７】
再送信回路１２８に設けられたサプレス検出・復元回路１２９は、再送信回路１２８が読み込んだキャプチャ・データからアイドルブロックデータが削除されているデータをアトリビュート情報から検出する。
【００７８】
そして、削除されていないキャプチャ・データは、再送信回路１２８によって、そのまま送信回路１３０に出力される。また、サプレスデータが検出されたら、データ内に記録されているカウント数に基づいて、当該カウント数分のアイドルブロックデータを復元する。この復元されたデータは、送信回路１３０に出力される。
【００７９】
次に、図２を参照してキャプチャ・メモリ１２４の状態を説明する。本発明が実施された場合、図９（Ｂ）の６６Ｂブロックデータはキャプチャ・メモリ１２４に図２のように記憶される。
【００８０】
図２では、従来であればアドレス６に、６６Ｂブロックデータ（ＣＮＴ）が書き込まれるところ、アイドルカウント（カウント数=３）が書き込まれている。これはアトリビュート情報にサプレス情報が入力されて書き込まれたものである。
【００８１】
つまり、従来３アドレス必要だったものが、２アドレス分のキャプチャ・メモリ１２４の使用を削減でき、アイドルブロックが連続で受信された場合には１アドレスで記録させることができることを意味する。
【００８２】
更に、上述した１秒アイドル区間がある場合でも１情報にまとめることができるため、従来であれば１５６，２５０，０００アドレス分のメモリを消費するところが１アドレス分のメモリ消費で済む。
【００８３】
尚、カウント数が書き込まれているので、アイドルブロックが何ブロック受信されていたかについても記録することができる。
【００８４】
図３は、本発明によるキャプチャ画面のイメージである。この図３は、上述した図１１のキャプチャ画面イメージと比較してアドレスＮｏ．６に特徴がある。具体的には、図３では、Ｎｏ．６にキャプチャ・メモリ１２４に書き込まれた情報と同様の削除された結果（アイドルブロック数３）が表示されている。尚、１９．２ｎｓとあるのは、アイドルブロック数３を時間に換算したものである。これにより、画面内に表示されるアイドルブロック情報を削減できる。
【００８５】
このように、アイドルブロック検出回路１２６でアイドルブロックを検出し、連続するアイドルブロックの数をカウンタ１２７でカウントするので、ユーザがキャプチャしてまで確認する必要のないアイドルコードは、連続するアイドルブロックのうち最後のアイドルブロックを除き削除してキャプチャすることができる。
【００８６】
従って、有限のキャプチャ・メモリ１２４を有効に活用することができる。また、確認する必要がないアイドルコードが表示されないので、データの確認が容易となり、不要データの混入があった場合でも検索が容易となる。
【００８７】
尚、ユーザが必要と判断した場合は、例えば図示しないＣＰＵでアイドルブロック検出回路１２６の設定を変更することにより、従来通りキャプチャすることもできる。
【００８８】
さらに、サプレス検出・復元回路１２９を設けたので、削除されたアイドルブロックデータを復元できる。従って、キャプチャ・データの再送信の機能は従来同様失われない。
【００８９】
つづいて、本発明の応用例を説明する。連続するブロックのデータであれば、図１と同様の構成で本発明を適用できる。例えば、１０ギガビットイーサネット（登録商標）には、リンク障害通知機能（ＬＦＳ：Ｌｉｎｋ  Ｆａｕｌｔ  Ｓｉｇｎａｌｉｎｇ）がある。
【００９０】
これは、物理層や伝送媒体で何らかの障害を検出したときに、オーダーセットを含む６６Ｂブロックデータを出力し通知する機能である。ここでオーダーセットとは、特定の制御コードとデータを組み合わせることにより意味を持たせることをいう。
【００９１】
また、このオーダーセットを含む６６Ｂブロックデータは、ＬＦ（Ｌｏｃａｌ  Ｆａｕｌｔ、ローカル・フォールト），ＲＦ（Ｒｅｍｏｔｅ  Ｆａｕｌｔ，リモート・フォールト）の２種類があり、通知は連続して送出される。
【００９２】
従って連続的にローカル・フォールト又はリモート・フォールトを受信する状況は、図１で説明した連続してアイドルブロックを受信する状況と同様に、削除機能を使用することができる。
【００９３】
本発明の応用例の効果を説明する。カウンタ１２７のカウント数がキャプチャ・データとしてキャプチャ・メモリ１２４に記録されるので、リンク障害の通知をどれぐらい受信したか把握できる。また、連続するローカル・フォールト又はリモート・フォールトは図１と同様に削除されるので、キャプチャ・メモリを有効に活用できる。
【図面の簡単な説明】
【００９４】
【図１】本発明による試験装置の構成図である。
【図２】本発明によるキャプチャ・メモリの状態を説明した図面である。
【図３】本発明によるキャプチャ画面のイメージ図である。
【図４】ＯＳＩ参照モデルの構成図である。
【図５】従来の試験装置の構成図である。
【図６】６６Ｂブロックデータの構成例である。
【図７】６６Ｂブロックデータのフォーマット表である。
【図８】制御コード５１８のフォーマットである。
【図９】受信回路１１０に入力される６６Ｂブロックデータ列の例である。
【図１０】６６Ｂブロックデータが書き込まれたキャプチャ・メモリ１２４の説明図である。
【図１１】キャプチャ画面のイメージである。
【符号の説明】
【００９５】
１１０      受信回路
１１１      ６６Ｂブロック同期回路
１１２      同期ヘッダ測定回路
１１３      デスクランブル回路
１１４      ６６Ｂ／６４Ｂデコーダー
１１５      ６６Ｂコードエラー測定回路
１２０ａ    キャプチャ回路
１２１      タイミング調整回路
１２２      トリガ回路
１２３      メモリ・コントローラ
１２４      キャプチャ・メモリ
１２６      アイドルブロック検出回路
１２７      カウンタ
１２８      再送信回路
１２９      サプレス検出・復元回路
１３０      送信回路
１３１      ６４Ｂ／６６Ｂエンコーダー回路
１３２      セレクタ
１３３      スクランブル回路
【図１】
2010088004.tif 000003
【図２】
2010088004.tif 000004
【図３】
2010088004.tif 000005
【図４】
2010088004.tif 000006
【図５】
2010088004.tif 000007
【図６】
2010088004.tif 000008
【図９】
2010088004.tif 000009
【図１０】
2010088004.tif 000010
【図１１】
2010088004.tif 000011
【図７】
2010088004.tif 000012
【図８】
2010088004.tif 000013