(57)【要約】【課題】負荷を駆動する負荷駆動装置において、負荷電流が変化する広い範囲にわたって、消費電力の高効率化を実現する。【解決手段】本発明の負荷駆動装置は、負荷電流設定信号生成部、負荷電流生成部、基準電圧生成部、および駆動電圧生成部を含む。負荷電流設定信号生成部は、所望の負荷電流設定信号を生成する。負荷電流生成部は、負荷電流設定信号に基づく大きさの負荷電流を生成し、負荷を駆動する。基準電圧生成部は、負荷電流設定信号に基づいて、基準電圧を生成する。駆動電圧生成部は、駆動電圧を生成し、負荷へ供給し、駆動電圧に基づいて負荷電流生成部の両端に両端電圧を発生させ、両端電圧と基準電圧との差が小さくなるように、駆動電圧を制御する。【選択図】図１
2010063332.tif 000002
【特許請求の範囲】
【請求項１】
所望の負荷電流設定信号を生成する負荷電流設定信号生成部と、
前記負荷電流設定信号に基づく大きさの負荷電流を生成し、負荷を駆動する負荷電流生成部と、
前記負荷電流設定信号に基づいて、基準電圧を生成する基準電圧生成部と、
駆動電圧を生成し、前記負荷へ供給し、前記駆動電圧に基づいて前記負荷電流生成部の両端に両端電圧を発生させ、前記両端電圧と前記基準電圧との差が小さくなるように、前記駆動電圧を制御する駆動電圧生成部と、を有する、負荷駆動装置。
【請求項２】
前記負荷電流設定信号生成部は、前記負荷電流設定信号を制御し、前記負荷電流の大きさを変化させるとともに、前記負荷電流の大きさに応じて前記基準電圧を変化させる、請求項１に記載の負荷駆動装置。
【請求項３】
前記負荷電流設定信号生成部は、前記負荷電流を小さくするとともに、前記基準電圧も小さくする、請求項２に記載の負荷駆動装置。
【請求項４】
前記負荷電流設定信号生成部は、
所定電圧信号を発生する所定電圧源を含み、
前記所定電圧信号に基づいて、前記負荷電流設定信号を生成する、請求項１に記載の負荷駆動装置。
【請求項５】
前記基準電圧生成部は、
前記所定電圧信号と前記負荷電流設定信号とを比較する比較部を含み、
前記比較部の比較結果信号に基づいて、前記基準電圧を生成する、請求項４に記載の負荷駆動装置。
【請求項６】
前記比較部は、前記所定電圧信号に基づいて第１電流を生成する一方、前記負荷電流設定信号に基づいて第２電流を生成し、前記第１電流と前記第２電流との差を表す前記比較結果信号を生成する、請求項５に記載の負荷駆動装置。
【請求項７】
前記負荷電流生成部は、前記負荷に直列に接続される、請求項１に記載の負荷駆動装置。
【請求項８】
前記駆動電圧生成部は、直列に接続された１個以上の発光素子を含む発光素子回路へ前記駆動電圧を供給し、
前記負荷電流生成部は、前記発光素子回路に直列に接続され、前記発光素子回路を駆動する、請求項７に記載の負荷駆動装置。
【請求項９】
Ｎ個（Ｎは２以上の整数）の前記負荷電流生成部、およびＮ個の前記発光素子回路を有し、
前記駆動電圧生成部は、Ｎ個（Ｎは２以上の整数）の前記発光素子回路へ前記駆動電圧を並列に供給し、
前記Ｎ個の負荷電流生成部は、前記Ｎ個の発光素子回路に直列にそれぞれ接続される、請求項８に記載の負荷駆動装置。
【請求項１０】
前記駆動電圧生成部は、前記Ｎ個の負荷電流生成部の両端に発生されたＮ個の前記両端電圧のうち最小の前記両端電圧と前記基準電圧との差が小さくなるようにする、請求項９に記載の負荷駆動装置。
【請求項１１】
さらに、前記負荷電流生成部と前記負荷との間に挿入される電圧緩衝部を有し、
前記電圧緩衝部は、前記負荷電流生成部よりも高耐圧性を有する、請求項７に記載の負荷駆動装置。
【請求項１２】
前記負荷電流生成部は、前記負荷電流設定信号に基づく高さのパルス状の前記負荷電流を生成する、請求項１に記載の負荷駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷を駆動する負荷駆動装置に関し、さらに詳しくは電源回路に接続されたＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ：発光ダイオード）などの負荷を、定電流により駆動する負荷駆動装置に関する。
【背景技術】
【０００２】
近年、ＬＥＤの用途の一つとして、ＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ：液晶ディスプレイ）のバックライト向けが普及しつつある。一般的にＬＥＤをＬＣＤ用バックライトとして使用する際には、直列に接続された複数個のＬＥＤに所定の定電流を流すことによって、発光を得ることができる。このとき、必要な光量に応じてＬＥＤの個数や電流量が決定される。また、ＬＥＤを駆動させるための駆動電圧は、電源電圧を所定の電圧に変換する電圧変換回路によって生成される。この電圧変換回路は、負荷であるＬＥＤの所定端子の電圧値もしくは電流値を検出し、帰還することによって駆動電圧の制御を行う。以上のようなＬＥＤ駆動技術は、例えば、特許文献１に開示されている。
【０００３】
特許文献１に開示されている負荷駆動装置について、図５を用いて以下に簡単に説明する。この従来例の負荷駆動装置は、ＬＥＤで構成される外部負荷１１０に直列に接続された定電流源Ｊ１によって、外部負荷１１０を駆動する。定電流源Ｊ１が負荷電流Ｊｏを供給するとともに、スイッチング電源回路１００が外部負荷１１０と定電流源Ｊ１との接続点Ｐ２００の接続点電圧Ｖｄｅｔ１を検出する。スイッチング電源回路１００は、接続点電圧Ｖｄｅｔ１が基準電圧源Ｂ１からの基準電圧Ｖｒｅｆ１に等しくなるように制御される。このとき、電流源Ｊ１が負荷１１０へ負荷電流Ｊｏを十分に供給できるように、接続点電圧Ｖｄｅｔ１を所定値以上にする必要がある。すなわち、外部負荷１１０を駆動するのに必要な負荷電流Ｊｏが大きいほど、接続点電圧Ｖｄｅｔ１の値も大きくなる。基準電圧Ｖｒｅｆ１は、接続点電圧Ｖｄｅｔ１がこのような条件を満足するように設定される。
【特許文献１】特開２００５−３３８５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上述したように、従来の構成では基準電圧Ｖｒｅｆ１の値は常に一定値であるため、その値を決定する際には負荷電流Ｊｏの使用範囲を想定し、その範囲内での最大の負荷電流Ｊｏを流すことができるように、基準電圧Ｖｒｅｆ１を設定する必要がある。しかしながら、小さな負荷電流Ｊｏで負荷１１０を駆動しようとした場合には、基準電圧Ｖｒｅｆ１の値が比較的大きな値に設定されていると、定電流源（負荷電流生成部とも呼ぶ）Ｊ１において接続点電圧Ｖｄｅｔ１（すなわち、負荷電流生成部の両端電圧）のマージン分と負荷電流Ｊｏとの積の大きさの電力が損失として失われる。すなわち、上述した従来の構成では、軽負荷時に効率の低下を招くという課題があった。
【０００５】
そこで、本発明は上述した課題を解決するもので、負荷を駆動する負荷駆動装置において、負荷電流が変化する広い範囲にわたって、消費する電力の高効率化を実現することを目的とする。
【課題を解決するための手段】
【０００６】
上述した目的を達成するために、本発明の負荷駆動装置は、所望の負荷電流設定信号を生成する負荷電流設定信号生成部と、負荷電流設定信号に基づく大きさの負荷電流を生成し、負荷を駆動する負荷電流生成部と、負荷電流設定信号に基づいて、基準電圧を生成する基準電圧生成部と、駆動電圧を生成し、前記負荷へ供給し、駆動電圧に基づいて前記負荷電流生成部の両端に両端電圧を発生させ、両端電圧と基準電圧との差が小さくなるように、駆動電圧を制御する駆動電圧生成部と、を有する。
【発明の効果】
【０００７】
本発明の負荷駆動装置によれば、負荷を駆動するのに必要な負荷電流の大きさに応じて基準電圧を変化させるため、広範囲の負荷条件下において最小限の電力損失で、負荷を駆動することが可能となる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明を実施するための最良の形態に関するいくつかの例について、図面を参照しながら説明する。図面において、実質的に同一の構成、動作、および効果を表す要素については、同一の符号を付す。また、以下において記述される数字は、すべて本発明を具体的に説明するために例示するものであり、本発明は例示された数字に制限されない。さらに、ハイ／ローにより表される論理レベルまたはオン／オフにより表されるスイッチング状態は、本発明を具体的に説明するために例示するものであり、例示された論理レベルまたはスイッチング状態の異なる組み合わせにより、同等な結果を得ることも可能である。また、構成要素間の接続関係は、本発明を具体的に説明するために例示するものであり、本発明の機能を実現する接続関係はこれに限定されない。さらに、以下の実施の形態は、ハードウェアおよび／またはソフトウェアを用いて構成されるが、ハードウェアを用いる構成は、ソフトウェアを用いても構成可能であり、ソフトウェアを用いる構成は、ハードウェアを用いても構成可能である。
【０００９】
（実施の形態１）
実施の形態１における負荷駆動装置について、図１および図２を用いて説明する。図１は、実施の形態１による負荷駆動装置の全体構成例を示すブロック図である。図１に示すように、この負荷駆動装置は、駆動電圧生成部１０、高耐圧ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：金属酸化膜半導体電界効果トランジスタ）３０、負荷電流設定信号生成部４０、負荷電流生成部（定電流回路とも呼ばれる）５０、および基準電圧生成部６０、を含み、負荷２０を駆動する。高耐圧ＭＯＳＦＥＴ３０は、電圧緩衝部とも呼ばれる。
【００１０】
負荷２０は、ＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ：発光ダイオード）が直列に複数接続されたＬＥＤ列により構成され、所定の負荷電流Ｊｌｅｄを流すことにより発光を得る。ＬＥＤ列（負荷２０）のアノード端子は駆動電圧生成部１０の出力端子Ｐ１に接続され、ＬＥＤ列２０には駆動電圧Ｖｏｕｔが供給される。一方、ＬＥＤ列２０のカソード端子は、高耐圧ＭＯＳＦＥＴ３０に接続される。なお、負荷２０は、ＬＥＤ以外の発光素子により構成されてもよい。
【００１１】
高耐圧ＭＯＳＦＥＴ３０は、ドレイン端子がＬＥＤ列２０のカソード端子に接続され、ソース端子が接続端子Ｐ２において負荷電流生成部５０に接続され、ゲート端子は電源Ｖｃｃに接続される。高耐圧ＭＯＳＦＥＴ３０は、電源Ｖｃｃにより常にオン状態となっている。この高電圧ＭＯＳＦＥＴ３０は、負荷電流生成部５０を構成する素子よりも高耐圧の素子を使用することによって、負荷電流生成部５０の耐圧破壊を防ぐために機能する。例えば、負荷２０に負荷電流Ｊｌｅｄが流れないような状態では、ＬＥＤ列２０のカソード端子の電圧は、そのアノード端子の電圧、すなわち駆動電圧生成部１０の駆動電圧Ｖｏｕｔにほぼ等しくなる。このため、比較的大きな電圧がＬＥＤ列２０のカソード端子に発生することになるが、高耐圧ＭＯＳＦＥＴ３０を負荷２０と負荷電流生成部５０との間に接続することによって、負荷電流生成部５０を過電圧破壊から保護することができる。
【００１２】
なお、高耐圧ＭＯＳＦＥＴ３０は、ＭＯＳＦＥＴに限らず、負荷電流生成部５０を構成する素子よりも高耐圧の素子であれば、バイポーラトランジスタまたは絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）等であってもよい。
【００１３】
なお、負荷電流生成部５０のみで十分な耐圧が得られる場合には、高耐圧ＭＯＳＦＥＴ３０は省略可能であり、ＬＥＤ列２０のカソード端子を、直接に負荷電流生成部５０に接続すればよい。
【００１４】
負荷電流設定信号生成部４０は、負荷電流Ｊｌｅｄの大きさを所望の値に設定する負荷電流設定信号Ｖｃｎｔを生成する。負荷電流生成部５０は、接続端子Ｐ２と接地端子との間に接続される。負荷電流生成部５０は、負荷電流設定信号Ｖｃｎｔに基づく大きさの負荷電流Ｊｌｅｄを生成し、負荷２０に供給することにより、負荷２０を駆動する。基準電圧生成部６０は、負荷電流設定信号Ｖｃｎｔに基づいて基準電圧Ｖｒｅｆを生成し、駆動電圧生成部１０に出力する。
【００１５】
駆動電圧生成部１０は、入力電源Ｖｉｎ、コイルＬ、スイッチング素子Ｍ１、ダイオードＤ、コンデンサＣ、ＰＷＭ制御部１１、およびエラーアンプ１２を含む。駆動電圧生成部１０は、ＬＥＤ列２０、高耐圧ＭＯＳＦＥＴ３０、および負荷電流生成部５０の順番で直列に接続された回路に、駆動電圧Ｖｏｕｔを供給し、負荷電流生成部５０の両端に（すなわち、接続端子Ｐ２と接地端子との間に）、両端電圧Ｖｄｅｔを発生させる。エラーアンプ１２は、基準電圧Ｖｒｅｆから両端電圧Ｖｄｅｔを差し引いた差分電圧を増幅することにより、エラー信号Ｖｅｒｒを生成し、ＰＷＭ制御部１１へ出力する。ＰＷＭ制御部１１は、エラー信号Ｖｅｒｒとノコギリ波状電圧との比較結果に基づいてＰＷＭ信号Ｖｇａｔｅを生成し、スイッチング素子Ｍ１のゲート端子に出力する。
【００１６】
入力電源Ｖｉｎとスイッチング素子Ｍ１のドレイン端子との間にコイルＬが接続され、スイッチング素子Ｍ１とコイルＬとの接続点にダイオードＤのアノード端子が接続され、ダイオードＤのカソード端子がコンデンサＣおよび出力端子Ｐ１へ接続される。そして、スイッチング素子Ｍ１のオンオフ制御により、入力電圧Ｖｉｎが昇圧されてコンデンサＣに充電され、駆動電圧Ｖｏｕｔを得る。駆動電圧Ｖｏｕｔは、負荷２０のＬＥＤ列のアノード端子に供給される。
【００１７】
このように、図１の負荷駆動装置において、両端電圧Ｖｄｅｔが基準電圧Ｖｒｅｆよりも低い場合、エラー信号Ｖｅｒｒは正方向に大きくなり、ＰＷＭ信号Ｖｇａｔｅのハイレベルの期間はローレベルの期間よりも長くなる。その結果、スイッチング素子Ｍ１のオン状態の期間はオフ状態の期間よりも長くなり、駆動電圧Ｖｏｕｔは大きくなり、両端電圧Ｖｄｅｔは基準電圧Ｖｒｅｆに近づく。反対に、両端電圧Ｖｄｅｔが基準電圧Ｖｒｅｆよりも高い場合、エラー信号Ｖｅｒｒは負方向に大きくなり、ＰＷＭ信号Ｖｇａｔｅのハイレベルの期間はローレベルの期間よりも短くなる。その結果、スイッチング素子Ｍ１のオン状態の期間はオフ状態の期間よりも短くなり、駆動電圧Ｖｏｕｔは小さくなり、両端電圧Ｖｄｅｔは基準電圧Ｖｒｅｆに近づく。このように、駆動電圧生成部１０は、両端電圧Ｖｄｅｔと基準電圧Ｖｒｅｆとの差が小さくなるように、駆動電圧Ｖｏｕｔを制御する。
【００１８】
図２は、負荷電流設定信号生成部４０、負荷電流生成部５０、および基準電圧生成部６０の具体的な構成例を示した回路図である。負荷電流設定信号生成部４０は、所定の電圧を表す所定電圧信号Ｖｓｅｔを発生する所定電圧源を含む。負荷電流設定信号生成部４０は、所定電圧信号Ｖｓｅｔを基準電圧生成部６０へ供給する。さらに、負荷電流設定信号生成部４０において、増幅器ＡＭＰ１は、所定電圧信号ＶｓｅｔからトランジスタＭＣ１のソース電圧Ｖｓｅｔ１を差し引いた差電圧でトランジスタＭＣ１のゲート電圧を制御することにより、ソース電圧Ｖｓｅｔ１を所定電圧信号Ｖｓｅｔと一致させる。トランジスタＭＣ１は、所定電圧信号Ｖｓｅｔとソース端子に接続される調整抵抗Ｒｓｅｔ１との比を表す設定電流Ｊｓｅｔ１（式１を参照）を、ドレイン端子Ｎ１に接続されるドレイン抵抗ＲＣ１に流し、ドレイン抵抗ＲＣ１による電源電圧Ｖｃｃ１からの降下電圧を表す負荷電流設定信号Ｖｃｎｔ（式２を参照）をドレイン端子Ｎ１に生成する。負荷電流設定信号生成部４０は、負荷電流設定信号Ｖｃｎｔを負荷電流生成部５０および基準電圧生成部６０へ供給する。
Ｊｓｅｔ１＝Ｖｓｅｔ／Ｒｓｅｔ１                                  （１）
Ｖｃｎｔ＝Ｖｃｃ１−ＲＣ１×Ｊｓｅｔ１                            （２）
【００１９】
負荷電流生成部５０は、カレントミラー回路を構成している。負荷電流生成部５０において、トランジスタＭＣ２のドレイン電流Ｊｍｃ２が抵抗ＲＣ２を流れ、抵抗ＲＣ２の一端Ｎ２に電源電圧Ｖｃｃ１からの降下電圧Ｖｍｃ２が発生する。増幅器ＡＭＰ２は、降下電圧Ｖｍｃ２から負荷電流設定信号Ｖｃｎｔを差し引いた差電圧でトランジスタＭＣ２のゲート電圧を制御することにより、降下電圧Ｖｍｃ２を負荷電流設定信号Ｖｃｎｔと一致させる。ＲＣ１＝ＲＣ２とすると、ドレイン電流Ｊｍｃ２は、設定電流Ｊｓｅｔ１と等しくなる。
【００２０】
ドレイン電流Ｊｍｃ２は、一端Ｎ２とトランジスタＭＣ２のドレイン端子Ｎ３との間に挿入されるトランジスタＱＣ１にも流れ、ドレイン端子Ｎ３にドレイン電圧Ｖｎ３が発生する。トランジスタＭＣ２のゲート端子は、スイッチＳＷ１を介してトランジスタＭＣ３のゲート端子に接続される。トランジスタＭＣ３には負荷電流Ｊｌｅｄが流れ、ドレイン端子Ｎ４に両端電圧Ｖｄｅｔが生成される。増幅器ＡＭＰ３は、両端電圧Ｖｄｅｔからドレイン電圧Ｖｎ３を差し引いた差電圧で、トランジスタＱＣ１のベース電圧を制御することにより、両端電圧Ｖｄｅｔをドレイン電圧Ｖｎ３と一致させる。トランジスタＭＣ３の（ゲート幅÷ゲート長）で表される比率を、トランジスタＭＣ２のＮ倍とすると、負荷電流Ｊｌｅｄは、ドレイン電流Ｊｍｃ２、すなわち設定電流Ｊｓｅｔ１のＮ倍の大きさとなる（式３、式４、および式５を参照）。負荷電流生成部５０は、負荷電流Ｊｌｅｄを負荷２０に供給する。
Ｊｌｅｄ＝Ｎ×Ｊｓｅｔ１                                          （３）
＝Ｎ×（Ｖｓｅｔ／Ｒｓｅｔ１）                            （４）
＝Ｎ×（Ｖｃｃ１−Ｖｃｎｔ）／ＲＣ１                      （５）
【００２１】
すなわち、負荷電流設定信号生成部４０の調整抵抗Ｒｓｅｔ１を調整することによって、負荷電流生成部５０は、式４で表される所望の大きさの負荷電流Ｊｌｅｄを生成し、負荷２０に流すことができる。換言すれば、負荷電流生成部５０は、負荷電流設定信号Ｖｃｎｔに基づく大きさの負荷電流Ｊｌｅｄを生成する（式５を参照）。さらに、スイッチング素子ＳＷ１を用いて、トランジスタＭＣ３のゲート電圧を、トランジスタＭＣ３のゲート電圧または接地電位のいずれか一方に所定のタイミングで切り替えることにより、負荷電流Ｊｌｅｄを、式４、５で表されるパルス高さと、所定のデューティ比とを有するパルス状の電流にすることができる。ＬＥＤ列２０を液晶ディスプレイ用のバックライトに使用する場合、デューティ比を変化させる（すなわち、デューティ制御を行う）ことにより、液晶ディスプレイの輝度を変化させることができる。実施の形態１では、特に断らない限り、負荷電流Ｊｌｅｄは、パルス状の電流におけるパルス高さを表す。なお、負荷電流設定信号生成部４０の所定電圧信号Ｖｓｅｔを調整することによって、負荷電流生成部５０は、式４で表される所望の大きさの負荷電流Ｊｌｅｄを生成し、負荷２０に流すこともできる。
【００２２】
基準電圧生成部６０は、負荷電流設定信号生成部４０の負荷電流設定信号Ｖｃｎｔのレベルによって変化する基準電圧Ｖｒｅｆを生成し、エラーアンプ１２へ出力する。以下に、詳細な動作について説明する。基準電圧生成部６０において、増幅器ＡＭＰ４は、増幅器ＡＭＰ１と同様に、所定電圧信号ＶｓｅｔからトランジスタＭＣ４のソース電圧Ｖｓｅｔ２を差し引いた差電圧でトランジスタＭＣ４のゲート電圧を制御することにより、ソース電圧Ｖｓｅｔ２を所定電圧信号Ｖｓｅｔと一致させる。トランジスタＭＣ４は、所定電圧信号Ｖｓｅｔとソース抵抗Ｒｓｅｔ２との比を表す擬似設定電流Ｊｓｅｔ２（式６を参照）を、ドレイン端子Ｎ５に接続されるドレイン抵抗ＲＣ３に流し、ドレイン抵抗ＲＣ３による電源電圧Ｖｃｃ１からの降下電圧を表す擬似負荷電流設定信号Ｖｃｎｔ２（式７を参照）をドレイン端子Ｎ５に生成する。
Ｊｓｅｔ２＝Ｖｓｅｔ／Ｒｓｅｔ２                                  （６）
Ｖｃｎｔ２＝Ｖｃｃ１−ＲＣ３×Ｊｓｅｔ２                          （７）
【００２３】
トランジスタＭＣ４は、擬似負荷電流設定信号Ｖｃｎｔ２に基づいてトランジスタＱＣ２を駆動し、トランジスタＭＣ５およびトランジスタＭＣ６により構成されるカレントミラー回路を介して、トランジスタＭＣ６のドレイン端子にドレイン電流Ｊｄｉｆ１を生成する。一方、同様に、負荷電流設定信号生成部４０のトランジスタＭＣ１は、負荷電流設定信号Ｖｃｎｔに基づいてトランジスタＱＣ３を駆動し、トランジスタＭＣ９およびトランジスタＭＣ１０により構成されるカレントミラー回路、ならびにトランジスタＭＣ８およびトランジスタＭＣ７により構成されるカレントミラー回路を介して、トランジスタＭＣ７のドレイン端子にドレイン電流Ｊｄｉｆ２を生成する。
【００２４】
次に、ドレイン電流Ｊｄｉｆ１からドレイン電流Ｊｄｉｆ２を差し引いた電流を表す差分電流Ｊｄｉｆが、トランジスタＭＣ６のドレイン端子とトランジスタＭＣ７のドレイン端子との接続点Ｎ６から、基準抵抗Ｒｒｅｆへ（正の方向へ）流れる。この差分電流Ｉｄｉｆと、基準電流源の基準電流Ｊｒｅｆとの合計電流が、基準抵抗Ｒｒｅｆを流れることによって、基準抵抗Ｒｒｅｆの両端に基準電圧Ｖｒｅｆ（式８を参照）が生成される。
Ｖｒｅｆ＝（Ｊｒｅｆ＋Ｊｄｉｆ）×Ｒｒｅｆ                        （８）
【００２５】
ここで、Ｒｓｅｔ１＝Ｒｓｅｔ２、ＲＣ１＝ＲＣ３、およびＲＣ４＝ＲＣ５（ＲＣ４はトランジスタＱＣ２のエミッタ抵抗、およびＲＣ５はトランジスタＱＣ３のエミッタ抵抗）であり、トランジスタＱＣ２およびトランジスタＱＣ３のトランジスタサイズが互いに同一であり、トランジスタＭＣ５からトランジスタＭＣ１０までのトランジスタサイズが互いに同一であるとする。この場合、Ｊｄｉｆ１＝Ｊｄｉｆ２となり、差分電流Ｊｄｉｆはゼロとなる。つまり、基準電圧Ｖｒｅｆは、基準電流Ｊｒｅｆと基準抵抗Ｒｒｅｆの積に等しい。
【００２６】
一方、負荷電流設定信号生成部４０のトランジスタＭＣ１は、上述したように、負荷電流設定信号Ｖｃｎｔに基づき増幅器ＡＭＰ２を介してトランジスタＭＣ２を制御し、トランジスタＭＣ３のドレイン端子Ｎ４に、負荷電流設定信号Ｖｃｎｔに基づく大きさの負荷電流Ｊｌｅｄを生成する（式５を参照）。
【００２７】
次に、差分電流Ｊｄｉｆがゼロの状態から、負荷電流Ｊｌｅｄを小さくするために、調整抵抗Ｒｓｅｔ１を大きくした場合について考える。上述したように、負荷電流Ｊｌｅｄは、式４に従って、調整抵抗Ｒｓｅｔ１が大きくなるにつれて、逆比例で減少する。このとき、負荷電流設定信号Ｖｃｎｔは、設定電流Ｊｓｅｔ１の減少とともに増加し（式２を参照）、トランジスタＱＣ３を介してドレイン電流Ｊｄｉｆ２の増加をもたらす。したがって、差分電流Ｊｄｉｆは負の方向に流れ、式８により、基準電圧Ｖｒｅｆを低下させる。すなわち、負荷電流設定信号生成部４０は、負荷電流設定信号Ｖｃｎｔを制御し、負荷電流Ｊｌｅｄの大きさを小さくするとともに、基準電圧Ｖｒｅｆの大きさも小さくする。
【００２８】
逆に、差分電流Ｊｄｉｆがゼロの状態から、負荷電流Ｊｌｅｄを大きくするために、調整抵抗Ｒｓｅｔ１を小さくした場合について考える。上述したように、負荷電流Ｊｌｅｄは、式４に従って、調整抵抗Ｒｓｅｔ１が小さくなるにつれて、逆比例で増加する。このとき、負荷電流設定信号Ｖｃｎｔは、設定電流Ｊｓｅｔ１の増加とともに減少し（式２を参照）、トランジスタＱＣ３を介してドレイン電流Ｊｄｉｆ２の減少をもたらす。したがって、差分電流Ｊｄｉｆは正の方向に流れ、式８により、基準電圧Ｖｒｅｆを増大させる。すなわち、負荷電流設定信号生成部４０は、負荷電流設定信号Ｖｃｎｔを制御し、負荷電流Ｊｌｅｄの大きさを大きくするとともに、基準電圧Ｖｒｅｆの大きさも大きくする。
【００２９】
このように、基準電圧生成部６０は、所定電圧信号Ｖｓｅｔと負荷電流設定信号Ｖｃｎｔとを比較する比較部を含む。比較部は、増幅器ＡＭＰ４、トランジスタＭＣ４、トランジスタＱＣ２、トランジスタＭＣ５、トランジスタＭＣ６、トランジスタＱＣ３、トランジスタＭＣ９、トランジスタＭＣ１０、トランジスタＭＣ８、およびトランジスタＭＣ７を含む。基準電圧生成部６０は、比較部の比較結果信号（すなわち、差分電流Ｊｄｉｆ）に基づいて、基準電圧Ｖｒｅｆを生成する。詳しくは、基準電圧生成部６０は、所定電圧信号Ｖｓｅｔに基づいてドレイン電流Ｊｄｉｆ１を生成する一方、負荷電流設定信号Ｖｃｎｔに基づいてドレイン電流Ｊｄｉｆ２を生成し、ドレイン電流Ｊｄｉｆ１とドレイン電流Ｊｄｉｆ２との差を表す比較結果信号Ｉｄｉｆを生成する。また、負荷電流設定信号生成部４０は、負荷電流設定信号Ｖｃｎｔを制御し、負荷電流Ｊｌｅｄの大きさを変化させるとともに、負荷電流Ｊｌｅｄの大きさに応じて基準電圧Ｖｒｅｆの大きさを非単調減少的に（広義の単調増加的に）変化させる。
【００３０】
以上のように、負荷電流Ｊｌｅｄの大きさを減少させるために抵抗Ｒｓｅｔ１を調整すると、基準電圧Ｖｒｅｆも同時に低下する。駆動電圧生成部１０は、両端電圧Ｖｄｅｔが基準電圧Ｖｒｅｆに一致するように動作するため、基準電圧Ｖｒｅｆの低下により、両端電圧Ｖｄｅｔも低下し、負荷電流生成部で発生する電力損失を低減することができる。
【００３１】
ここでは、両端電圧Ｖｄｅｔは、接続端子Ｐ２（すなわち高耐圧ＭＯＳＦＥＴ３０のソース端子）と接地端子との間の電圧を表し、駆動電圧生成部１０は、両端電圧Ｖｄｅｔを所望の電圧に制御していた。仮に、両端電圧Ｖｄｅｔが、高耐圧ＭＯＳＦＥＴ３０のドレイン端子と接地端子との間の電圧（すなわち、ドレイン・接地間電圧）を表す場合、駆動電圧生成部１０は、負荷電流Ｊｌｅｄのあり得る最大値に基づく高耐圧ＭＯＳＦＥＴ３０のドレイン・ソース間電圧を含めて、所望の電圧に制御しなければならない。したがって、負荷電流Ｊｌｅｄの低電流時に、高耐圧ＭＯＳＦＥＴ３０の電力損失が増大する。
【００３２】
一方、実施の形態１では、高耐圧ＭＯＳＦＥＴ３０のソース端子（すなわち、接続端子Ｐ２）と接地端子との間の電圧を用いて制御しているので、両端電圧Ｖｄｅｔは、上述したように負荷電流Ｊｌｅｄの低下とともに低下する。高耐圧ＭＯＳＦＥＴ３０のドレイン・接地間電圧は、高耐圧ＭＯＳＦＥＴ３０のオン抵抗と負荷電流Ｊｌｅｄとの積に、この両端電圧Ｖｄｅｔを加えたものとなる。したがって高耐圧ＭＯＳＦＥＴ３０のドレイン・接地間電圧は、負荷電流Ｊｌｅｄの低下とともに低下し、低負荷電流Ｊｌｅｄ時の電力損失が低減する。
【００３３】
図３は、負荷電流生成部５０の動作特性を模式的に示す模式図である。横軸は両端電圧Ｖｄｅｔ、および縦軸は負荷電流Ｊｌｅｄをそれぞれ表す。図２に示すように、両端電圧ＶｄｅｔはトランジスタＭＣ３のドレイン・ソース間電圧に対応し、負荷電流ＪｌｅｄはトランジスタＭＣ３のドレイン電流に対応する。さらに、図３における特性曲線の形状は、トランジスタＭＣ３のゲート電圧Ｖｇが小さくなるにつれて、図３のＶｇの方向に変化する。
【００３４】
負荷電流生成部５０は、当初、負荷２０において動作点Ｐ１０にあり、両端電圧ＶｄｅｔはＶ１、および負荷電流ＪｌｅｄはＪ１であったとする。次に、必要とする負荷電流ＪｌｅｄがＪ１からＪ２へ低下する場合、動作点はＰ１１となり、負荷電流生成部５０が消費する電力は、（Ｖ１×Ｊ２）となる。実施の形態１では、このように負荷電流ＪｌｅｄがＪ１からＪ２へ低下した場合、両端電圧Ｖｄｅｔを例えばＶ１からＶ２へ低下させる。この場合、動作点はＰ１２となり、負荷電流生成部５０が消費する電力は、（Ｖ２×Ｊ２）となる。このように実施の形態１によれば、負荷電流生成部５０の消費電力は、（Ｖ１×Ｊ２）から（Ｖ２×Ｊ２）へ、大幅に低減することができる。
【００３５】
必要とする負荷電流Ｊｌｅｄの変化は、種々の場合において生じる。例えば、駆動電圧生成部１０、高耐圧ＭＯＳＦＥＴ３０、負荷電流設定信号生成部４０、負荷電流生成部５０、および基準電圧生成部６０が１チップの半導体集積回路で構成される場合、この半導体集積回路は、最適な負荷電流値の異なる、種々の負荷２０に対応することができる。したがって、この半導体集積回路は、大きさが大型から小型までの液晶ディスプレイ用バックライトを、それぞれに最低限の消費電力で駆動することができる。さらに、負荷２０は変更されなくても、スイッチＳＷ１によるデューティ制御だけでは輝度の調整が不十分な場合に対して、適応可能である。この場合、制御部（図示していない）からの制御信号により調整抵抗Ｒｓｅｔ１の大きさを制御することにより、負荷電流Ｊｌｅｄのパルス高さを変化させるとともに、負荷電流Ｊｌｅｄのパルス高さに応じて両端電圧Ｖｄｅｔを変化させ、最低限の消費電力で駆動することができる。この制御部は、液晶ディスプレイの正面に位置するボタンまたはリモートコントローラなどからの指示を受けて、調整抵抗Ｒｓｅｔ１の大きさを調整する制御信号を生成する。
【００３６】
実施の形態１によれば、ＬＥＤ列２０を駆動する負荷電流Ｊｌｅｄの大きさに応じて、基準電圧Ｖｒｅｆが変化するため、負荷電流生成部５０で生じる電力損失を抑えることが可能となり、低消費電力化が実現できる。さらに、基準電圧Ｖｒｅｆは、負荷電流Ｊｌｅｄの調整に応じて自動的に変化するため、基準電圧Ｖｒｅｆの設定値変更用として外付け抵抗等が不要となる。
【００３７】
（実施の形態２）
実施の形態２では、実施の形態１と異なる点を中心に説明する。その他の構成、動作、および効果は、実施の形態１と同等であるので、説明を省略する。
【００３８】
図４は、実施の形態２による負荷駆動装置の全体構成例を示すブロック図である。この負荷駆動装置では、負荷２０、高耐圧ＭＯＳＦＥＴ３０、および負荷電流生成部５０により構成される直列回路に、負荷２１、高耐圧ＭＯＳＦＥＴ３１、および負荷電流生成部５１により構成される直列回路が、並列に接続されている。また、駆動電圧生成部１０Ａは、実施の形態１とは構成が部分的に異なるエラーアンプ１２Ａを備えている。
【００３９】
負荷電流生成部５１は、負荷電流設定信号生成部４０において生成される負荷電流設定信号Ｖｃｎｔに基づく大きさの負荷電流Ｊｌｅｄ２を負荷２１に供給する。負荷電流生成部５１は、実施の形態１の図２で例示した負荷電流生成部５０と同様の回路構成により実現できる。駆動電圧生成部１０Ａは、駆動電圧Ｖｏｕｔに基づいて、負荷電流生成部５０の両端に両端電圧Ｖｄｅｔ、および負荷電流生成部５１の両端に両端電圧Ｖｄｅｔ２をそれぞれ発生させる。
【００４０】
エラーアンプ１２Ａは、両端電圧Ｖｄｅｔおよび両端電圧Ｖｄｅｔ２のうち最小の電圧を検出し、基準電圧Ｖｒｅｆからその最小の電圧を差し引いた差分電圧を増幅することにより、エラー信号Ｖｅｒｒを生成し、ＰＷＭ制御部１１へ出力する。
【００４１】
実施の形態２によれば、駆動電圧生成部１０Ａは、両端電圧Ｖｄｅｔと両端電圧Ｖｄｅｔ２のうち最小の電圧を検出し、その最小電圧が、負荷電流の大きさに応じて変化する基準電圧Ｖｒｅｆに一致するように、駆動電圧Ｖｏｕｔを変化させる。このため、各負荷電流生成部５０、５１で生じる電力損失を抑えることが可能となり、低消費電力化が実現できる。さらに、基準電圧Ｖｒｅｆは、負荷電流Ｊｌｅｄの調整に応じて自動的に変化するため、基準電圧Ｖｒｅｆの設定値変更用として外付け抵抗等が不要であり、ＩＣのピン数削減にも非常に効果的である。
【００４２】
なお、実施の形態２では負荷の並列数は２つとしたが、これに限定されず、負荷の並列数が３つ以上の場合でも、駆動電圧生成部１０Ａ、３つ以上の負荷電流生成部における両端電圧のうちの最小値に基づいて駆動電圧Ｖｏｕｔを制御することによって、実施の形態２と同様の効果を得ることができる。
【００４３】
以上、実施の形態におけるこれまでの説明は、すべて本発明を具体化した一例であって、本発明はこれらの例に限定されず、本発明の技術を用いて当業者が容易に構成可能な種々の例に展開可能である。
【産業上の利用可能性】
【００４４】
本発明は、負荷駆動装置に利用できる。
【図面の簡単な説明】
【００４５】
【図１】本発明の実施の形態１による負荷駆動装置の全体構成を示すブロック図である。
【図２】本発明の実施の形態１による負荷駆動装置に含まれる負荷電流設定信号生成部４０、負荷電流生成部５０、および基準電圧生成部６０の具体的な構成を示す回路図である。
【図３】本発明の実施の形態１による負荷駆動装置に含まれる負荷電流生成部５０の動作特性を模式的に示す模式図である。
【図４】本発明の実施の形態２による負荷駆動装置の全体構成を示すブロック図である。
【図５】従来例の負荷駆動装置の構成を示すブロック図である。
【符号の説明】
【００４６】
１０、１０Ａ  駆動電圧生成部
１１  ＰＷＭ制御部
１２、１２Ａ  エラーアンプ
２０、２１  負荷（ＬＥＤ列）
３０、３１  高耐圧ＭＯＳＦＥＴ（電圧緩衝部）
４０  負荷電流設定信号生成部
５０、５１  負荷電流生成部
６０  基準電圧生成部
【図１】
2010063332.tif 000003
【図２】
2010063332.tif 000004
【図３】
2010063332.tif 000005
【図４】
2010063332.tif 000006
【図５】
2010063332.tif 000007