(57)【要約】【課題】溝の側面に対する合金膜の付着性（サイドカバレッジ）を向上させることができる、半導体装置の製造方法を提供する。【解決手段】合金膜１８は、バイアススパッタ法により形成される。そして、そのバイアススパッタ法による合金膜１８の形成時には、第２溝１１およびビアホール１２の内面に向けて飛散するスパッタ粒子のエネルギーにより、第２溝１１およびビアホール１２の底面に付着しているスパッタ粒子が弾き飛ばされ、その弾き飛ばされたスパッタ粒子が第２溝１１およびビアホール１２の側面に再付着（リスパッタ）するように、スパッタ粒子を加速するためのＲＦバイアスが設定される。【選択図】図２Ｃ
2010056415.tif 000002
【特許請求の範囲】
【請求項１】
ＳｉおよびＯを含む絶縁材料からなる絶縁層に溝を形成する溝形成工程と、
バイアススパッタ法により、前記溝の内面にＣｕおよびＭｎを含む合金材料からなる合金膜を被着させる合金膜被着工程と、
前記溝が埋め尽くされるように、前記合金膜上にＣｕを主成分とする金属材料からなるＣｕ層を形成するＣｕ層形成工程と、
熱処理により、前記Ｃｕ層と前記絶縁層との間にＭｎｘＳｉｙＯｚ（ｘ，ｙ，ｚ：零よりも大きい数）からなるバリア膜を形成するバリア膜形成工程とを含み、
前記合金膜被着工程では、前記溝の内面に向けて飛散するスパッタ粒子が有するエネルギーにより、前記溝の底面に付着しているスパッタ粒子が弾き飛ばされて前記溝の側面に付着するように、ＲＦ（Radio Frequency）バイアスが設定される、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｃｕ（銅）を主成分とする金属材料からなるＣｕ層を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
高集積化された半導体装置において、配線の材料として、Ａｌ（アルミニウム）よりも導電性の高いＣｕを採用したものがある。Ｃｕからなる配線は、Ｃｕがドライエッチングによる微細なパターニングが困難であることから、ダマシン法により、半導体基板上の絶縁層（層間絶縁膜）に形成された微細な溝に埋設される。
絶縁層の材料としては、通常、ＳｉＯ２が採用される。ところが、Ｃｕは、ＳｉＯ２への拡散性が高い。そのため、ＳｉＯ２からなる絶縁層に形成された溝の内面とＣｕからなる配線とが直に接すると、Ｃｕが絶縁層中に拡散し、これにより絶縁層の絶縁耐圧が低下する。したがって、絶縁層とＣｕからなる配線との間には、Ｃｕの絶縁層への拡散を防止するためのバリア膜が必要となる。
【０００３】
バリア膜を形成する手法として、ＣｕとＭｎ（マンガン）との合金（ＣｕＭｎ合金）を用いた自己形成プロセスが知られている（たとえば、特許文献１参照）。この自己形成プロセスでは、配線の形成に先立ち、ＣｕＭｎ合金をターゲットとして用いるスパッタ（スパッタリング）法により、溝の内面を含む絶縁層の表面上に、ＣｕＭｎ合金からなる合金膜が形成される。次いで、めっき法により、合金膜上に、Ｃｕからなるめっき層が溝を埋め尽くすように形成される。その後、熱処理が行われることにより、合金膜中のＭｎが絶縁層中のＳｉ（シリコン）およびＯ（酸素）と結合し、めっき層と絶縁層との間、つまり溝の内面上に、ＭｎｘＳｉｙＯｚ（ｘ，ｙ，ｚ：零よりも大きい数。以下、単に「ＭｎＳｉＯ」と記載する。）からなるバリア膜が形成される。
【特許文献１】特開２００５−２７７３９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
バリア膜の形成に寄与しない余分なＭｎは、Ｃｕからなるめっき層中に拡散する。Ｍｎのめっき層中への拡散量が多いと、そのめっき層を平坦化して形成されるＣｕ配線中にＭｎが残留し、配線の抵抗が増大する。そのため、ＣｕＭｎ合金からなる合金膜は、バリア膜の形成に必要十分な厚さに形成されることが好ましい。
しかし、スパッタ法では、溝の底面と比べてその側面にＣｕＭｎ合金が付着しにくいため、溝の底面上における合金膜の厚さがバリア膜の形成に必要十分な厚さとなるように、合金膜が全体的に薄く形成されると、合金膜における溝の側面上に形成される部分が薄くなりすぎる。その結果、合金膜と溝の側面との密着性が低下し、溝の側面上（とくに、側面の上端部や底面となす角部）で合金膜の膜剥がれが生じるおそれがある。膜剥がれが生じると、その部分に、ＭｎＳｉＯからなるバリア膜が良好に形成されない。
【０００５】
一方、溝の側面上における合金膜の厚さが膜剥がれを生じないような厚さとなるように、合金膜が形成されると、その合金膜における溝の底面上に形成される部分が必要以上の厚さになる。その結果、合金膜に含まれるＭｎの量が過剰となり、Ｃｕ配線中のＭｎの残留量の増加による配線抵抗の増加の問題を招く。
そこで、本発明の目的は、溝の側面に対する合金膜の付着性（サイドカバレッジ）を向上させることができる、半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００６】
前記の目的を達成するための請求項１記載の発明は、ＳｉおよびＯを含む絶縁材料からなる絶縁層に溝を形成する溝形成工程と、バイアススパッタ法により、前記溝の内面にＣｕおよびＭｎを含む合金材料からなる合金膜を被着させる合金膜被着工程と、前記溝が埋め尽くされるように、前記合金膜上にＣｕを主成分とする金属材料からなるＣｕ層を形成するＣｕ層形成工程と、熱処理により、前記Ｃｕ層と前記絶縁層との間にＭｎｘＳｉｙＯｚ（ｘ，ｙ，ｚ：零よりも大きい数）からなるバリア膜を形成するバリア膜形成工程とを含み、前記合金膜被着工程では、前記溝の内面に向けて飛散するスパッタ粒子が有するエネルギーにより、前記溝の底面に付着しているスパッタ粒子が弾き飛ばされて前記溝の側面に付着するように、ＲＦ（Radio Frequency）バイアスが設定される、半導体装置の製造方法である。
【０００７】
この方法によれば、まず、ＳｉおよびＯを含む絶縁材料からなる絶縁層に、溝が形成される。次に、溝の内面（側面および底面）に、ＣｕおよびＭｎを含む合金材料からなる合金膜が被着される。その後、合金膜上に、Ｃｕを主成分とする金属材料からなるＣｕ層が溝を埋め尽くすように形成される。Ｃｕ層の形成後、熱処理により、Ｃｕ層と絶縁層との間に、ＭｎＳｉＯからなるバリア膜が形成される。
【０００８】
合金膜は、バイアススパッタ法により形成される。そして、そのバイアススパッタ法による合金膜の形成時（合金膜被着工程）には、溝の内面に向けて飛散するスパッタ粒子のエネルギーにより、溝の底面に付着しているスパッタ粒子が弾き飛ばされて溝の側面に再付着（リスパッタ）するように、スパッタ粒子を加速するためのＲＦバイアスが設定される。これにより、ノンバイアススパッタ法（ＲＦバイアスが印加されないスパッタ法）で合金膜が形成される場合と比較して、溝の側面に対する合金膜の付着性（サイドカバレッジ）を向上させることができる。
【０００９】
その結果、合金膜における溝の側面上に形成される部分の膜厚を溝の底面上に形成される部分の膜厚に近づけることができ、ほぼ一様な膜厚を有する合金膜を溝の内面上の全域に形成することができる。よって、その合金膜の膜厚をバリア膜の形成に必要最小限の厚さに設定すれば、溝の側面上における合金膜の膜剥がれの発生を防止することができながら、バリア膜の形成に寄与しない余分なＭｎの量を低減することができる。
【発明を実施するための最良の形態】
【００１０】
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係る方法により製造される半導体装置の模式的な断面図である。
半導体装置１は、半導体基板（図示せず）上に、Ｃｕを配線材料として用いた多層配線構造を有している。
【００１１】
半導体基板は、たとえば、Ｓｉ（シリコン）基板からなる。半導体基板の表層部には、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などの機能素子が作り込まれている。
半導体基板上には、ＳｉＯ２（酸化シリコン）からなる第１絶縁層２が積層されている。
【００１２】
第１絶縁層２の表層部には、所定の配線パターンに対応した微細な第１溝３が形成されている。第１溝３の内面（側面および底面）には、ＭｎＳｉＯからなる第１バリア膜４が形成されている。そして、第１溝３内には、第１バリア膜４を介して、Ｃｕを主成分とする金属材料からなる第１配線５が埋設されている。
第１絶縁層２上には、第２絶縁層６が積層されている。第２絶縁層６は、拡散防止膜７、第１層間絶縁膜８、エッチングストッパ膜９および第２層間絶縁膜１０を、第１絶縁層２側からこの順に積層した構造を有している。
【００１３】
拡散防止膜７は、たとえば、ＳｉＣ（炭化シリコン）およびＳｉＣＮ（炭窒化シリコン）を積層した構造を有している。
第１層間絶縁膜８および第２層間絶縁膜１０は、たとえば、ＳｉＯ２からなる。
エッチングストッパ膜９は、たとえば、ＳｉＣからなる。
第２絶縁層６の表層部には、所定の配線パターンに対応した第２溝１１が形成されている。また、第２絶縁層６には、第１配線５と第２溝１１とが対向する部分に、ビアホール１２が貫通して形成されている。
【００１４】
第２溝１１およびビアホール１２の内面には、ＭｎＳｉＯからなる第２バリア膜１３が形成されている。そして、第２溝１１およびビアホール１２内には、第２バリア膜１３を介して、それぞれＣｕを主成分とする金属材料からなる第２配線１４およびビア１５が埋設されている。第２配線１４およびビア１５は、一体をなしている。
図２Ａ〜２Ｇは、本発明の一実施形態に係る半導体装置の製造方法における各工程を順に示す模式的な断面図である。また、図３は、ＲＦバイアスと合金膜の第２溝およびビアホールに対するカバレッジとの関係を示すグラフである。
【００１５】
図２Ａに示すように、第１バリア膜４および第１配線５が埋設された第１絶縁層２上に、ＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法により、拡散防止膜７、第１層間絶縁膜８、エッチングストッパ膜９および第２層間絶縁膜１０がこの順に積層される。これにより、第１絶縁層２上に、第２絶縁層６が形成される。
その後、図２Ｂに示すように、第２絶縁層６に、第２溝１１およびビアホール１２が形成される。具体的には、まず、第２絶縁層６上に、ビアホール１２が形成されるべき部分を選択的に露出させる開口を有するマスク（図示せず）が形成される。そして、そのマスクを介して、第２層間絶縁膜１０、エッチングストッパ膜９および第１層間絶縁膜８がドライエッチングされる。このとき、適当なタイミングで反応ガス（エッチャント）を切り換えることにより、第２層間絶縁膜１０、エッチングストッパ膜９および第１層間絶縁膜８が連続的にエッチングされる。次に、第２絶縁層６上からマスクが除去された後、第２絶縁層６上に、第２溝１１が形成されるべき部分を選択的に露出させる開口を有する新たなマスク（図示せず）が形成される。そして、そのマスクを介して、第２層間絶縁膜１０がドライエッチングされる。その後、拡散防止膜７およびエッチングストッパ膜９の露出した部分が除去されることにより、第２溝１１およびビアホール１２が形成される。
【００１６】
次いで、図２Ｃに示すように、バイアススパッタ法により、第２溝１１およびビアホール１２の内面を含む第２絶縁層６の表面全域、ならびに第１配線５におけるビアホール１２を介して露出する部分に、ＣｕおよびＭｎを含む合金材料（以下、単に「ＣｕＭｎ合金」という。）からなる合金膜１８が被着される。
このとき、ＲＦバイアス（ＲＦパワー）は、６００〜１０００Ｗの範囲で設定される。これにより、第２溝１１およびビアホール１２の内面に向けて飛散するスパッタ粒子は、その飛散中に加速され、高いエネルギーを有した状態で第２溝１１の底面および第１配線５に衝突する。第２溝１１の底面に衝突するスパッタ粒子は、第２溝１１の底面に付着し、また、その一部は、第２溝１１の底面に付着しているスパッタ粒子を弾き飛ばす。第１配線５に衝突したスパッタ粒子は、第１配線５に付着し、また、その一部は、第１配線５上に付着しているスパッタ粒子を弾き飛ばす。第２溝１１の底面および第１配線５上から弾き飛ばされたスパッタ粒子は、それぞれ第２溝１１およびビアホール１２の側面に再付着（リスパッタ）する。したがって、第２溝１１およびビアホール１２の内面には、ほぼ一様な膜厚を有する合金膜１８が被着する。
【００１７】
図３に示すように、ＲＦバイアスと第２溝１１およびビアホール１２の側面に対するカバレッジは、ＲＦバイアスが約８００Ｗのときに最も良好となり、ＲＦバイアスが８００Ｗから離れるにつれて低下（悪化）するような特性を有している。
ＲＦバイアスが８００Ｗよりも極端に低い場合、第２溝１１およびビアホール１２の内面に向けて飛散するスパッタ粒子は、その飛散中に十分に加速されずに第２溝１１の底面および第１配線５に衝突する。そのため、第２溝１１の底面および第１配線５上から弾き飛ばされ、第２溝１１およびビアホール１２の側面に再付着されるスパッタ粒子が減少する。その結果、合金膜１８における第２溝１１およびビアホール１２の側面に形成される部分の膜厚が、第２溝１１および第１配線５上に形成される部分の膜厚よりも小さくなり、合金膜１８の第２溝１１およびビアホール１２の側面に対するカバレッジが低下する。
【００１８】
一方、ＲＦバイアスが８００Ｗよりも極端に高い場合、第２溝１１およびビアホール１２の内面に向けて飛散するスパッタ粒子は、その飛散中に過剰に加速されて第２溝１１の底面および第１配線５に衝突する。そのため、第２溝１１の底面および第１配線５上から弾き飛ばされ、第２溝１１およびビアホール１２の側面に再付着されるスパッタ粒子が増大する。その結果、合金膜１８における第２溝１１およびビアホール１２の側面に形成される部分が、第２溝１１およびビアホール１２を閉塞させるようにせり出す（オーバーハング）ため、この部分における合金膜１８の膜厚にムラが生じ、合金膜１８の第２溝１１およびビアホール１２に対するカバレッジが低下する。
【００１９】
そのため、ＲＦバイアスは、このようなカバレッジの低下を生じない適当な範囲として、６００〜１０００Ｗの範囲で設定される。
その後、図２Ｄに示すように、めっき法により、合金膜１８上に、Ｃｕからなるめっき層２０が形成される。このめっき層２０は、ビアホール１２および第２溝１１を埋め尽くす厚さに形成される。
【００２０】
その後、熱処理によって、合金膜１８中のＭｎが第２絶縁層６中のＳｉおよびＯと結合する。その結果、図２Ｅに示すように、第２溝１１およびビアホール１２の各内面上に、ＭｎＳｉＯからなる第２バリア膜１３が形成される。このとき、合金膜１８中のＭｎの一部は、めっき層２０中を移動し、めっき層２０の表面に析出する。合金膜１８は、第２バリア膜１３の形成に伴って消失する。次いで、ＣＭＰ法により、めっき層２０および第２バリア膜１３が研磨される。この研磨は、めっき層２０および第２バリア膜１３における第２溝１１外に形成されている不要部分がすべて除去されて、第２絶縁層６（第２層間絶縁膜１０）が露出し、その第２絶縁層６の露出した表面と第２溝１１内のめっき層２０の表面とが面一になるまで続けられる。これにより、第２配線１４が形成され、図１に示す半導体装置１が得られる。
【００２１】
次いで、ＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）法により、めっき層２０および第２バリア膜１３が研磨される。この研磨は、めっき層２０および第２バリア膜１３における第２溝１１外に形成されている不要部分がすべて除去されて、第２絶縁層６（第２層間絶縁膜１０）が露出し、その第２絶縁層６の露出した表面と第２溝１１内のめっき層２０の表面とが面一になるまで続けられる。これにより、第２配線１４が形成され、図１に示す半導体装置１が得られる。
【００２２】
このように、合金膜１８は、バイアススパッタ法により形成される。そして、そのバイアススパッタ法による合金膜１８の形成時（図２Ｃに示す工程）には、第２溝１１およびビアホール１２の内面に向けて飛散するスパッタ粒子のエネルギーにより、第２溝１１およびビアホール１２の底面に付着しているスパッタ粒子が弾き飛ばされ、その弾き飛ばされたスパッタ粒子が第２溝１１およびビアホール１２の側面に再付着（リスパッタ）するように、スパッタ粒子を加速するためのＲＦバイアスが６００〜１０００Ｗに設定される。これにより、ノンバイアススパッタ法（ＲＦバイアスが印加されないスパッタ法）で合金膜が形成される場合と比較して、溝の側面に対する合金膜の付着性（サイドカバレッジ）を向上させることができる。
【００２３】
その結果、合金膜１８における第２溝１１およびビアホール１２の側面上に形成される部分の膜厚を第２溝１１の底面および第１配線５上に形成される部分の膜厚に近づけることができ、ほぼ一様な膜厚を有する合金膜１８を第２溝１１およびビアホール１２の内面上の全域に形成することができる。よって、その合金膜１８の膜厚を第２バリア膜１３の形成に必要最小限の厚さに設定すれば、第２溝１１およびビアホール１２の側面上における合金膜１８の膜剥がれの発生を防止することができながら、第２バリア膜１３の形成に寄与しない余分なＭｎの量を低減することができる。
【００２４】
なお、第１バリア膜４および第１配線５の形成手法については、その説明を省略したが、第１バリア膜４および第１配線５は、第２バリア膜１３および第２配線１４の形成手法と同様な手法で形成することができる。すなわち、フォトリソグラフィおよびエッチングにより、第１絶縁層２にその表面から掘り下がった形状の第１溝３が形成された後、バイアススパッタ法により、第１溝３の内面にＣｕＭｎ合金からなる合金膜が形成される。このとき、ＲＦバイアスは、６００〜１０００Ｗに設定される。その後、めっき法により、合金膜上にＣｕからなるめっき層が形成される。そして、熱処理の後、ＣＭＰ法により、そのめっき層の不要部分（第１溝３外の部分）が除去される。これにより、第１溝３内に、第１バリア膜４および第１配線５が得られる。
【００２５】
以上、本発明の一実施形態を説明したが、本発明は、他の形態で実施することもできる。
たとえば、合金膜１８が形成される工程（図２Ｃに示す工程）において、その工程の進行に伴って、ＲＦバイアスが変更されてもよい。具体的には、合金膜１８が形成される工程の途中で、ＲＦバイアスがリスパッタを積極的に生じないような第１バイアス（たとえば、０〜４００Ｗ）からそれよりも高いバイアス、つまりリスパッタを積極的に生じるような第２バイアス（たとえば、６００〜１０００Ｗ）に変更されてもよい。
【００２６】
また、拡散防止膜７は、Ｃｕの拡散に対するバリア性を有していればよく、ＳｉＣおよびＳｉＣＮを積層した構造に限らず、ＳｉＣのみからなる構造であってもよい。
また、第１層間絶縁膜８および第２層間絶縁膜１０は、ＳｉＯ２からなるとした。しかし、第１層間絶縁膜８および第２層間絶縁膜１０の材料は、ＳｉおよびＯを含む絶縁性材料であればよく、その材料として、ＳｉＯ２以外に、たとえば、ＳｉＯＣ（炭素が添加された酸化シリコン）、またはＳｉＯＦ（フッ素が添加された酸化シリコン）などを例示することができる。
【００２７】
また、本発明がＣｕを主成分とする金属材料からなる第１配線５および第２配線１４を有する半導体装置の製造方法に適用された場合を例にとったが、本発明は、ＳｉおよびＯを含む絶縁層にＣｕを主成分とする金属材料からなる電極を有するキャパシタの製造方法に適用することもできる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【図面の簡単な説明】
【００２８】
【図１】図１は、本発明の一実施形態に係る方法により製造される半導体装置の構造を示す模式的な断面図である。
【図２Ａ】図２Ａは、本発明の一実施形態に係る半導体装置の製造方法を説明するための模式的な断面図である。
【図２Ｂ】図２Ｂは、図２Ａの次の工程を示す模式的な断面図である。
【図２Ｃ】図２Ｃは、図２Ｂの次の工程を示す模式的な断面図である。
【図２Ｄ】図２Ｄは、図２Ｃの次の工程を示す模式的な断面図である。
【図２Ｅ】図２Ｅは、図２Ｄの次の工程を示す模式的な断面図である。
【図３】図３は、ＲＦバイアスと合金膜の第２溝およびビアホールに対するカバレッジとの関係を示すグラフである。
【符号の説明】
【００２９】
１    半導体装置
２    第１絶縁層（絶縁層）
３    第１溝（溝）
４    第１バリア膜（バリア膜）
５    第１配線（Ｃｕ層）
６    第２絶縁層（絶縁層）
１１  第２溝（溝）
１３  第２バリア膜（バリア膜）
１４  第２配線（Ｃｕ層）
１８  合金膜
【図１】
2010056415.tif 000003
【図２Ａ】
2010056415.tif 000004
【図２Ｂ】
2010056415.tif 000005
【図２Ｃ】
2010056415.tif 000006
【図２Ｄ】
2010056415.tif 000007
【図２Ｅ】
2010056415.tif 000008
【図３】
2010056415.tif 000009