(57)【要約】【課題】パルス信号の周期及びデューティ比を、相互に影響を与えることなく独自に設定可能にしたパルス生成装置を提供すること。【解決手段】本発明にかかるパルス生成装置は、パルス周期を設定する信号を入力し、パルス周期を制御する周期制御信号を出力する周期設定手段１１を備える。また、パルスのデューティ比を設定するデューティ比設定信号を入力するとともに、周期設定手段において設定されるパルス周期を含む信号を入力し、当該パルス周期とデューティ比設定信号に基づいて、パルスのデューティ比を制御するデューティ比制御信号を生成するデューティ比設定手段１２を備える。さらに、周期制御信号とデューティ比制御信号に基づいて、設定された周期及びデューティ比を有するパルス信号を生成するＰＷＭ出力発生手段１３を備えることを特徴とする。それにより、パルス周期に影響されることなくパルスのデューティ比を決定することが可能である。【選択図】図１
2010056594.tif 000002
【特許請求の範囲】
【請求項１】
パルスの周期を設定する周期設定信号を入力し、前記パルスの周期を制御する周期制御信号を出力する周期設定部と、
前記パルスのデューティ比を設定するデューティ比設定信号を入力するとともに、前記周期設定部において設定されるパルス周期を含む信号を入力し、当該パルス周期とデューティ比設定信号に基づいて、前記パルスのデューティ比を制御するデューティ比制御信号を生成し、出力するデューティ比設定部と、
前記周期制御信号と前記デューティ比制御信号に基づいて、設定された周期及びデューティ比を有するパルス信号を生成するパルス生成部とを備えたパルス生成装置。
【請求項２】
前記デューティ比設定部は、前記パルス生成部において生成されるパルス信号のデューティ比が、前記デューティ比設定信号によって設定されるデューティ比と等しくなるように、前記デューティ比制御信号を生成することを特徴とする請求項１記載のパルス生成装置。
【請求項３】
前記パルス生成部は、
前記周期制御信号により特定されるパルス周期毎に、電圧レベル値が連続的に増加又は減少する積分信号を生成する積分信号生成部と、
前記積分信号と、前記デューティ比設定部より出力されたデューティ比制御信号を比較し、比較結果信号をパルス信号として出力する比較部とを有することを特徴とする請求項１又は２記載のパルス生成装置。
【請求項４】
前記デューティ比設定部は、前記デューティ比制御信号が前記積分信号生成部において生成される積分信号の電圧変化幅に相当する電圧変化幅を有するように、前記デューティ比制御信号を生成することを特徴とする請求項３記載のパルス生成装置。
【請求項５】
前記デューティ比設定部は、前記パルス周期に応じて前記デューティ比制御信号の最大電圧レベルを決定することを特徴とする請求項３記載のパルス生成装置。
【請求項６】
前記デューティ比設定部は、
前記周期設定部において設定されるパルス周期に応じて前記デューティ比制御信号の最大電圧レベルを決定する第１のＤ／Ａコンバータと、
前記デューティ比設定信号に応じて前記デューティ比制御信号の電圧レベルを制御する第２のＤ／Ａコンバータを備えたことを特徴とする請求項３記載のパルス生成装置。
【請求項７】
前記周期設定部は、
カウントクロック信号に応じてカウント値を出力するカウンタと、
前記カウンタより出力されたカウント値と前記周期設定信号の値を比較し、一致信号を出力する比較器とを備え、
前記パルス生成部の積分信号生成部は、前記一致信号を入力してノコギリ波を生成し、積分信号として出力することを特徴とする請求項３記載のパルス生成装置。
【請求項８】
前記周期設定部は、
前記一致信号毎に信号値の電圧レベルを反転出力させる反転信号生成部をさらに備え、
前記パルス生成部は、
前記反転信号生成部から出力された周期制御信号により、電圧レベル値が連続的に増加または減少する積分信号を生成する積分信号生成部と、
前記積分信号と、前記デューティ比設定部より出力されたデューティ比制御信号を比較する比較部とを備えていることを特徴とする請求項１又は２記載のパルス生成装置。
【請求項９】
前記積分信号生成部は、前記周期設定部の反転信号生成部から出力された周期設定信号を入力して三角波を生成し、積分信号として出力することを特徴とする請求項８記載のパルス生成装置。
【請求項１０】
前記周期設定部は、
前記一致信号毎に信号値の電圧レベルを反転出力させる反転信号生成部を備え、
前記パルス生成部は、
前記周期設定部の反転信号生成部から出力された周期制御信号により、電圧レベル値が連続的に増加または減少する積分信号をそれぞれ生成する２つの積分信号生成部と、
前記２つの積分信号生成部からそれぞれ生成された積分信号と、前記デューティ比設定部より出力されたデューティ比制御信号を比較する２つの比較部を備えていることを特徴とする請求項１又は２記載のパルス生成装置。
【請求項１１】
前記パルス生成部の２つの積分信号生成部は、前記周期設定部の反転信号生成部から出力された周期制御信号を入力して、それぞれ異なる信号値の電圧レベルでノコギリ波を生成し、１つの積分信号として出力することを特徴とする請求項１０記載のパルス生成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パルス生成装置に関するものであり、特にパルス信号の制御に関する。
【背景技術】
【０００２】
近年、照明や液晶用バックライト等の調光制御のために、ＰＷＭ(Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ)信号が多く用いられている。この用途でパルス信号を使用する場合、インバータの共振周波数や画面のリフレッシュレート等に応じて、パルス信号の周期を変更する必要がある。このとき、パルス信号の周期を変更した場合でも、デューティ比やそのステップ数は保持される必要がある。他方、製品の高機能化に伴い、ＣＰＵの負荷を軽減することが求められているため、パルス信号の周期を変更した際、ＣＰＵに負荷をかけることなく、デューティ比やそのステップ数を保持できるパルス生成装置が求められている。
【０００３】
その解決策の一例が特許文献１に提案されている。図１３に、特許文献１に記載されたパルス生成回路を説明するブロック図を示す。図１３に示すパルス生成回路は、カウンタ回路１、２及びＲＳフリップフロップ３で構成されている。そして、カウンタ１及びカウンタ２はＣＰＵによって制御されている。
【０００４】
この特許文献１における説明によると、ＣＰＵによってカウンタ１が選択された場合、カウンタ１には、カウント目標設定値として、パルスＯＦＦ時間（ｔ１）／基準クロック周期が設定される。同様にして、ＣＰＵによってカウンタ２が選択された場合、カウンタ２には、カウント目標設定値として、パルス周期（ｔ１＋ｔ２）／基準クロック周期が設定される。なお、パルスＯＦＦ時間とは、パルス信号が１周期あたりにロウレベルを出力する時間のことである。
【０００５】
また、カウンタ１、２のカウント動作は、基準クロックに基づいて実行される。各カウンタのカウント動作は、各カウンタの入力端子ＳＴに入力されたＳＴＡＲＴ信号がアクティブになることによって開始される。
【０００６】
図１４に、特許文献１に記載されたパルス生成回路のタイミングチャートを示す。図１４の上図には、縦軸がカウンタ値、横軸が時間のタイミングチャートを示す。図１４の下図には、上図と同じ時間軸における出力信号ＯＵＴの信号変化を示す。まず、ＲＳフリップフロップ３の出力信号の初期状態は、ロウレベルに設定される。カウンタ１において、基準クロックによってカウントされた値がカウント目標設定値に達すると、カウント完了信号がカウンタ１の出力端子Ｏ１から出力される。カウンタ１から出力された信号は、ＲＳフリップフロップ３の入力端子Ｓに入力される。それにより、ＲＳフリップフロップ３の出力信号がロウレベルからハイレベルに切り替わる。
【０００７】
同様に、カウンタ２において、基準クロックによってカウントされた値がカウント目標設定値に達すると、カウント完了信号がカウンタ２の出力端子Ｏ２から出力される。カウンタ２から出力された信号は、ＲＳフリップフロップ３の入力端子Ｒに入力される。それにより、ＲＳフリップフロップ３の出力信号がハイレベルからロウレベルに切り替わる。
【０００８】
このように、カウンタ１の設定値及びカウンタ２の設定値に応じて、任意のパルスＯＦＦ時間のデューティ比と周波数を有するパルスを生成することができる。ここで、パルスの周期及び周波数はカウンタ２によって決定される。また、パルス出力信号のＯＦＦ時間のデューティ比は、カウンタ１の設定値／カウンタ２の設定値で決定される。
【０００９】
しかし、特許文献１に開示されたパルス生成回路では、パルスＯＦＦ時間のデューティ比がカウンタ１の設定値／カウンタ２の設定値で決定されるため、パルス信号の周期、即ちカウンタ２の設定値を変更すると、デューティ比も変化するという問題を有している。この背景技術において、デューティ比を保持したままパルス信号の周期を変更するためには、デューティ比を演算により求める処理、あるいは対応する値をテーブルから参照する処理等が必要である。そのため、例えば、プログラムを実行することによってＣＰＵに負荷がかかるという問題が発生する。
【００１０】
他方、特許文献２には、パルス信号のデューティ比のみを変化させることができる回路構成が記載されている。図１５に、特許文献２に記載されたステッピングモータのトルク制御回路のブロック図を示す。図１５に示すブロック図は、ノコギリ波生成回路５０１、Ｄ／Ａコンバータ５０５、コンパレータ５０２、ドライバ５０３、ステッピングモータ５０４で構成されている。ここで、図１５に示すブロック図において、本発明の背景技術に関連する部分についてのみ説明する。
【００１１】
図１５に示すブロック図では、ノコギリ波発生回路５０１から出力された一定周期のノコギリ波が、コンパレータ５０２の非反転入力端子に入力される。また、Ｄ／Ａコンバータ５０５から出力された制御信号が、コンパレータ５０２の反転入力端子に入力される。
【００１２】
このとき、非反転入力信号の電圧レベルが反転入力信号の電圧レベルよりも大きい場合は、コンパレータ５０２からハイレベルの信号が出力される。また、非反転入力信号の電圧レベルが反転入力信号の電圧レベルよりも小さい場合は、コンパレータ５０２からロウレベルの信号が出力される。つまり、Ｄ／Ａコンバータ５０５から出力される制御信号の電圧レベルを制御することによって、コンパレータ５０２から出力されるパルス信号のデューティ比のみを変更することが可能である。
【００１３】
しかし、特許文献２では、パルス信号の周期を変更した場合、即ち、ノコギリ波発生回路５０１から出力される信号の周期を変更した場合、ノコギリ波の最大出力電圧値も変化する。そのため、コンパレータ５０２から出力されるパルス信号のデューティ比が変化してしまい、特許文献１と同様の問題が発生する。
【特許文献１】特開２００２−１４１７８７号公報
【特許文献２】特開平５-２６０７９８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
上述のように、これらの特許文献１、２に開示された回路では、パルス信号の周期を変更すると、デューティ比が変化するという問題があった。また、パルス信号のデューティ比を保持したまま周期を変更しようとすると、ＣＰＵに負荷がかかるという問題があった。
【課題を解決するための手段】
【００１５】
本発明にかかるパルス生成装置は、パルスの周期を設定する周期設定信号を入力し、前記パルスの周期を制御する周期制御信号を出力する周期設定部（例えば、本発明の実施の形態１における周期設定手段１１）と、前記パルスのデューティ比を設定するデューティ比設定信号を入力するとともに、前記周期設定部において設定されるパルス周期を含む信号を入力し、当該パルス周期とデューティ比設定信号に基づいて、前記パルスのデューティ比を制御するデューティ比制御信号を生成し、出力するデューティ比設定部（例えば、本発明の実施の形態１におけるデューティ比設定手段１２）と、前記周期制御信号と前記デューティ比制御信号に基づいて、設定された周期及びデューティ比を有するパルス信号を生成するパルス生成部（例えば、本発明の実施の形態１におけるＰＷＭ出力発生手段１３）とを備えることを特徴とする。
【００１６】
上述のような特徴を有することにより、パルス信号のデューティ比が常に「デューティ用レジスタに設定されたデューティ設定値／デューティ用レジスタの最大設定値」であることを実現できる。したがって、デューティ用レジスタに設定されたデューティ設定値を調整することによって、パルス信号の周期に影響されることなくパルス信号のデューティ比を決定することが可能である。また、これらの動作は、ＣＰＵに負荷をかけずに実行することが可能である。
【発明の効果】
【００１７】
本発明により、パルス信号の周期及びデューティ比を、相互に影響を与えることなく独自に設定可能にしたパルス生成装置を提供することができる。
【発明を実施するための最良の形態】
【００１８】
発明の実施の形態１
図１に本実施の形態１にかかるパルス生成装置であるＰＷＭ出力発生装置１０の概略図を示す。ＰＷＭ出力発生装置１０は、周期設定手段（周期設定部）１１とデューティ比設定手段（デューティ比設定部）１２、ＰＷＭ出力発生手段（パルス生成部）１３から構成される。なお、周期設定手段１１は、主としてパルス信号の周期を設定する機能を有する。デューティ比設定手段１２は、主としてパルス信号のデューティ比を設定する機能を有する。ＰＷＭ出力発生手段１３は、主として、設定された周期とデューティ比に基づいて、パルス信号を生成し、出力するパルス生成部として機能する。
【００１９】
周期設定手段１１には、パルス信号の周期を設定する周期設定信号と、カウントクロック信号が入力され、周期制御信号をＰＷＭ出力発生手段１３に出力し、かつ周期設定値をデューティ比設定手段１２に出力する。また、デューティ比設定手段１２には、デューティ比設定信号と、周期設定手段１１から出力された周期設定値が入力され、デューティ比制御信号を出力する。ＰＷＭ出力発生手段１３には、周期設定手段１１から出力された周期制御信号と、デューティ比設定手段１２から出力されたデューティ比制御信号が入力され、パルス信号を出力する。ＰＷＭ出力発生手段１３から出力されるパルス信号は、カウントクロック信号に同期して出力される。
【００２０】
このように、図１に示すＰＷＭ出力発生装置１０では、デューティ比設定信号のみならず、周期設定手段１１から出力された周期設定値がデューティ比設定手段１２に入力される。デューティ比設定手段１２は、周期設定手段１１から出力された周期設定値により特定されるパルス周期に応じて、最終的にＰＷＭ出力発生手段１３においてデューティ比設定信号に応じたデューティ比を有するパルス信号が出力されるようにデューティ比制御信号を生成し、ＰＷＭ出力発生手段１３に対して出力することによって、パルス周期とデューティ比を同時に制御することを可能としている。
【００２１】
次に、図２を用いて、発明の実施の形態１にかかるＰＷＭ出力発生装置１０の詳細について説明する。図２に示すＰＷＭ出力発生装置１０は、図１の概略図でも示したように、周期設定手段１１ａ、デューティ比設定手段１２ａ及びＰＷＭ出力発生手段１３ａから構成される。
【００２２】
周期設定手段１１ａは、周期用レジスタ１１０と比較器１１２とカウンタ１１１から構成される。周期用レジスタ１１０には、パルス信号の周波数を設定する周期設定信号が入力される。周期用レジスタ１１０から、周期設定信号に基づいて設定された信号が、周期設定値として出力される。一方、カウンタ１１１にはカウントクロック信号が入力される。カウンタ１１１から、カウントクロック信号に応じて出力された信号が、カウント値として出力される。
【００２３】
比較器１１２には、カウンタ１１１から出力された信号（カウント値）と周期用レジスタ１１０から出力された信号（周期設定値）が入力される。比較器１１２によって、カウント値と周期設定値が比較される。カウント値が周期設定値まで達すると、比較器１１２から一致信号（パルス）が出力される。この一致信号は、カウンタ１１１に対してリセット信号として入力されるとともに、ＰＷＭ出力発生手段１３ａに対して周期制御信号として入力される。カウンタ１１１に対してリセット信号として一致信号が入力されるため、一致信号が出力されるたびに、カウンタ１１１のカウント値はリセットされる。このようにして、比較器１１２から一定の周期を持った一致信号が出力される。
【００２４】
デューティ比設定手段１２ａは、デューティ用レジスタ１２０と、本発明を特徴付ける２段構造の第１のＤ／Ａコンバータ１２１及び第２のＤ／Ａコンバータ１２２から構成される。デューティ用レジスタ１２０には、パルス信号のデューティ比を設定するデューティ比設定信号が入力される。デューティ用レジスタ１２０から、デューティ比設定信号に基づいて設定された信号が、デューティ設定値として出力される。
【００２５】
周期設定手段１１ａの周期用レジスタ１１０から出力された周期設定値が、第１のＤ／Ａコンバータ１２１に入力される。また、デューティ用レジスタ１２０から出力されたデューティ設定値が第２のＤ／Ａコンバータ１２２に入力される。さらに、第１のＤ／Ａコンバータ１２１から出力された信号が、第２のＤ／Ａコンバータ１２２の高電位側の電源端子に入力される。
【００２６】
２段構造の第１のＤ／Ａコンバータ１２１及び第２のＤ／Ａコンバータ１２２の回路構成の例を図７に示す。図７の回路は、周期用レジスタ１１０とデューティ用レジスタ１２０が８ビットの場合を例に示している。周期設定手段１１ａの周期用レジスタ１１０から出力された周期設定値が、第１のＤ／Ａコンバータ１２１に入力される。
【００２７】
図７の例では、第１のＤ／Ａコンバータ１２１は、高電位側の電源端子に、電源電圧端子ＶＣＣが接続され、低電位側の電源端子に、接地電圧端子ＧＮＤが接続される。高電位側の電源端子と低電位側の電源端子は、ノードＮ１に接続される。高電位側の電源端子とノードＮ１の間及び低電位側の電源端子とノードＮ１の間には、周期用レジスタ１１０のビット幅に応じた抵抗素子が直列に接続される。図７の例では、周期用レジスタ１１０のビット幅が８ビットであるため、それぞれ８個の抵抗素子が直列に接続されている。
【００２８】
また、各抵抗素子は、抵抗素子の両端をショートするスイッチをそれぞれ備える。このスイッチは、周期用レジスタ１１０から出力される信号によって制御される。図７の例では、スイッチの制御信号がロウレベルのときスイッチがＯＮになり、対応する抵抗素子の両端はショートする。なお、周期用レジスタ１１０の各レジスタから出力される信号は、高電位側の電源端子とノードＮ１との間に接続される抵抗素子に応じたスイッチと、低電位側の電源端子とノードＮ１との間に接続される抵抗素子に応じたスイッチの、２つのスイッチを同時に制御するが、それぞれお互いに異なる電圧レベルの信号値を伝搬する。
【００２９】
また、各抵抗素子の抵抗値は、周期用レジスタ１１０の最下位ビットの信号に応じた抵抗素子を基本単位として、下位ビット順に、２の階乗分の抵抗値が各抵抗素子に設定される。ノードＮ１は電圧バッファ（アンプ）の非反転入力端子に接続される。電圧バッファの出力端子は、自己の電圧バッファの反転入力端子、及び第２のＤ／Ａコンバータ１２２の高電位側の電源端子に接続される。このような回路構成により、第１のＤ／Ａコンバータ１２１は、周期用レジスタ１１０に設定された周期設定値に応じた電圧レベルＶｃの信号が出力される。
【００３０】
第２のＤ／Ａコンバータ１２２の回路構成は、第１のＤ／Ａコンバータ１２１と同様である。デューティ用レジスタ１２０から出力されるデューティ設定値が第２のＤ／Ａコンバータ１２２に入力される。第１のＤ／Ａコンバータ１２１の場合と同様に、デューティ設定値に応じた電圧レベルＶｄの信号が出力される。
【００３１】
ただし、第２のＤ／Ａコンバータ１２２の高電位側の電源端子には、第１のＤ／Ａコンバータ１２１から出力された信号が入力されている。そのため、第２のＤ／Ａコンバータ１２２から出力される信号の最大電圧レベルはＶｃである。この電圧Ｖｃは、「デューティ設定値／デューティ用レジスタ１２０の最大設定値」で分圧され、電圧Ｖｄとして第２のＤ／Ａコンバータ１２２から出力される。したがって、「Ｖｄ＝Ｖｃ×デューティ設定値／デューティ用レジスタ１２０の最大設定値」で示すことができる。
【００３２】
このように、２段構造のＤ／Ａコンバータを備えたデューティ比設定手段１２ａから出力される信号の電圧Ｖｄは、周期用レジスタ１１０に設定された周期設定値に比例する電圧Ｖｃを反映した値となる。
【００３３】
ＰＷＭ出力発生手段１３ａは、ノコギリ波発生器（積分器）１３０と、コンパレータ１３１と、インバータ１３２とから構成される。ノコギリ波発生器１３０には、周期設定手段１１ａから出力された一致信号が入力される。そして、ノコギリ波発生器１３０の出力端子から積分波形の信号が出力される。ここで、積分波形が線形であることから、ノコギリ波発生器１３０から出力された信号の最大電圧は、一致信号の周期、すなわち、周期用レジスタ１１０に設定された周期設定値に比例する。また、第１のＤ／Ａコンバータ１２１の出力電圧Ｖｃも周期用レジスタ１１０に設定された周期設定値に比例する。したがって、ノコギリ波発生器１３０の出力の最大電圧と、第１のＤ／Ａコンバータ１２１の出力電圧Ｖｃを、周期設定値の変動に応じて同時に変化させることが可能である。
【００３４】
ここで、ノコギリ波発生器１３０の具体的な回路例を図６に示す。Ｒ１＞＞Ｒ２、Ｖｉｎ（最小値）＜Ｖｒｅｆ＜Ｖｉｎ（最大値）とすることにより、一致信号の発生前（Ｖｉｎ＝ロウレベル）に、抵抗Ｒ１に電流が流れて電圧が上昇し、一致信号の短いアクティブ幅（Ｖｉｎ＝ハイレベル）で抵抗Ｒ２に電流が流れて急峻に電圧を降下し、ノコギリ波を生成することが可能となる。
【００３５】
コンパレータ１３１の非反転入力端子にノコギリ波発生器１３０から生成されたノコギリ波が入力され、反転入力端子にデューティ比設定手段１２ａからのアナログ電圧Ｖｄが入力される。なお、本実施例では、ノコギリ波発生器１３０から出力される信号の最大電圧と、第１のＤ／Ａコンバータ１２１から出力される信号の電圧Ｖｃが、同じ電圧レベル値になるように調整されている。
【００３６】
ここで、ノコギリ波の最大電圧がＶｃ、アナログ電圧Ｖｄは「Ｖｄ＝Ｖｃ×デューティ用レジスタ１２０の設定値／デューティ用レジスタ１２０の最大設定値」で示される。したがって、コンパレータ１３１の出力端子から、デューティ用レジスタ１２０で設定されたデューティ比のＰＷＭ波形が出力される。
【００３７】
このとき、コンパレータ１３１の出力をインバータ１３２で論理反転することにより、ハイレベルのデューティ比を、デューティ用レジスタ１２０の設定値に比例させることが可能である（図２の例）。なお、コンパレータ１３１から出力された信号を論理反転しなければ、ロウレベルのデューティ比を、デューティ用レジスタ１２０の設定値に比例させることが可能である。
【００３８】
図９に本実施の形態１のタイミングチャートを示す。ここでは、デューティ用レジスタ１２０が８ビット（設定値＝０〜２５５）の場合を例に具体的な数値により説明する。
【００３９】
図９（ａ）は、デューティ用レジスタ値＝１９２の場合、すなわちデューティ比＝１９２／２５５×１００≒７５％の場合のタイミングチャートを示している。このとき、Ｖｄ＝Ｖｃ×０．７５となる。
【００４０】
まず、ノコギリ波について、一致信号の発生前は、一致信号のロウレベルによりノコギリ波の電圧が上昇し、一致信号の発生時は一致信号のハイレベルによりノコギリ波の電圧が急峻に下降する。これにより、一致信号の周期に同期したノコギリ波が生成される。
【００４１】
次に、コンパレータ１３１の出力については、ノコギリ波＜Ｖｄのときにロウレベル出力を行い、ノコギリ波＞Ｖｄのときにハイレベル出力を行う。したがって、コンパレータ１３１から出力される信号のロウレベル時間とパルス１周期の比は、ＶｄとＶｃの比、すなわちデューティ比に等しくなり、この場合７５％となる。
【００４２】
このコンパレータ１３１から出力される信号を論理反転することで、ハイレベルのデューティ比が７５％を占めるＰＷＭ波形が出力される。
【００４３】
図９（ｂ）は、図９（ａ）と周期用レジスタ値は同値で、デューティ用レジスタ値＝８５に変更した場合、すなわちデューティ比＝８５／２５５×１００≒３３％とした場合のタイミングチャートを示している。このとき、Ｖｄ＝Ｖｃ×０．３３となるので、図９（ａ）と同様の原理により、ハイレベルのデューティ比が３３％を占めるＰＷＭ波形が出力される。
【００４４】
図９（ｃ）は、周期用レジスタ値を１／２とした場合のタイミングチャートを示している。ここで、図９（ｃ）と図９（ｂ）は、デューティ用レジスタに設定されたデューティ設定値は同値である。このとき、周期用レジスタ値が１／２になることによって、第１のＤ／Ａコンバータ１２１の出力電圧Ｖｃが１／２になる。それと同時に、一致信号の周期が１／２になることによってノコギリ波の最大電圧も１／２となる。したがって、ノコギリ波の最大電圧と第１のＤ／Ａコンバータ１２１の出力電圧Ｖｃを常に等しくすることが可能である。さらに、Ｖｄの値は、常にＶｃ（ノコギリ波の最大電圧）をデューティ比で分圧した値になることを可能にしている。したがって、図９（ｃ）のように周期用レジスタ値を変更しても、図９（ｂ）と同様に、ハイレベルのデューティ比が３３％を占めるＰＷＭ信号を出力することが可能である。
【００４５】
本発明が背景技術における問題点を解決できるメカニズムについて説明する。まず、第１のＤ／Ａコンバータ１２１の出力電圧Ｖｃとノコギリ波発生器１３０の最大電圧は、ともに周期用レジスタ１１０の設定値に比例する。これにより、第１のＤ／Ａコンバータ１２１の出力電圧Ｖｃ＝ノコギリ波発生器１３０の最大電圧、とすることが可能である。
【００４６】
そして、第２のＤ／Ａコンバータ１２２の出力電圧Ｖｄは、第１のＤ／Ａコンバータ１２１の出力電圧Ｖｃを「デューティ用レジスタ１２０の設定値／デューティ用レジスタ１２０の最大設定値」で分圧したものである。これにより、周期レジスタ１１０の設定値に関わらず、第２のＤ／Ａコンバータ１２２の出力電圧Ｖｄは、「Ｖｄ＝Ｖｃ×デューティ用レジスタ１２０の設定値／デューティ用レジスタ１２０の最大設定値」を実現することが可能である。
【００４７】
さらに、前述のノコギリ波（最大電圧Ｖｃ）と第２のＤ／Ａコンバータ１２２の出力電圧Ｖｄをそれぞれコンパレータ１３１の非反転入力端子、反転入力端子に入力する。これにより、コンパレータ１３１の出力からは、「デューティ用レジスタ１２０の設定値／デューティ用レジスタ１２０の最大設定値」をデューティ比とするＰＷＭ出力を生成することが可能である。このとき、デューティ比が周期用レジスタ１１０の設定値に依存しないことから、周期用レジスタ１１０の設定値を変更しても、デューティ用レジスタ１２０の設定値を変更することなくＰＷＭ出力のデューティ比を保持することが可能である。
【００４８】
また、背景技術では、周期を変更すると設定可能なデューティ比のステップ数が変化するという問題と同時に、これにより同じデューティ比を保持できるとは限らないという問題が存在した。しかし、本発明においてステップ数は常にデューティ用レジスタの最大設定値であるため、周期に依存せず設定可能なデューティ比のステップ数が一定であると同時に、全く同じデューティ比を保持できるという特徴も有している。
【００４９】
発明の実施の形態２
発明の実施の形態１において精度の良いデューティ比を実現するためには、理想的なノコギリ波が必要であり、そのためにはアクティブ幅が限りなく０秒に近い一致信号と、最大電圧から最小電圧まで０秒で到達するノコギリ波が最適である。しかし、実際のデバイスにおいてこれらの実現は困難であり、一致信号のアクティブ幅が長いほど、そしてノコギリ波の電圧降下時間が長いほど、ＰＷＭ出力のデューティ比の精度は悪くなる。
【００５０】
この問題を解決するべく、本実施の形態２では、図３に示されるように、ノコギリ波を三角波に変更した。これにより、積分器出力（実施の形態１のノコギリ波発生器１３０の出力）が０秒で電圧降下する必要がなく、また、立ち上がりエッジと立ち下がりエッジを一致信号とすることで、アクティブ幅が限りなく０に近い一致信号を必要としない。したがって、これらが原因でＰＷＭ出力のデューティ比の精度が悪くなるという、実施の形態１の問題を解決することができる。
【００５１】
図３に、本実施の形態２にかかるＰＷＭ出力発生装置の構成を示す。なお、本実施の形態２において、発明の実施の形態１と同一の構成部は、同一の符号を付してその説明を省略する。
【００５２】
周期設定手段１１ｂは、実施の形態１の構成に加えてＴ−ＦＦ（Ｔｏｇｇｌｅ  Ｆｌｉｐ  Ｆｌｏｐ）１１３を有する。これに比較器１１２から出力される信号を入力することによって、比較器１１２が一致を検出する度に、Ｔ−ＦＦ１１３の出力レベルが反転する。これにより、周期設定手段１１ｂは、発明の実施の形態１とは異なり、比較器１１２が一致を検出する毎に論理が反転する一致信号を生成する。
【００５３】
デューティ比設定手段１２ｂは、発明の実施の形態１の構成に加えて、ＸＯＲゲート１２３を有しており、一致信号がロウレベルかハイレベルかに応じて第２のＤ／Ａコンバータ１２２の出力が変化する。より詳細な回路構成例を図８に示す。実施の形態１とは、第２のＤ／Ａコンバータ１２２の入出力が異なり、入力はデューティ用レジスタ１２０の設定値と一致信号のＸＯＲ（排他的論理和）により決定するので、出力は一致信号のレベルが反転する毎に変化する。つまり、一致信号がロウレベルのときは実施の形態１と同様に「Ｖｄ＝Ｖｃ×デューティ用レジスタ１２０の設定値／デューティ用レジスタ１２０の最大設定値」となるが、一致信号がハイレベルのときは、「Ｖｄ＝Ｖｃ×｛１−（デューティ用レジスタ１２０の設定値／デューティ用レジスタ１２０の最大設定値）｝」となり、Ｖｄの電圧レベルが電圧１／２Ｖｃを中心に反転することを特徴とする。
【００５４】
ＰＷＭ出力発生手段１３ｂは、積分器として三角波発生器１３３を有し、そのほかコンパレータ１３１とＸＮＯＲゲート１３４を有する。コンパレータ１３１から出力される信号と一致信号の排他的論理和否定をＸＮＯＲ１３４から出力する。このＸＮＯＲゲート１３４から出力される信号がＰＷＭ出力となる。
【００５５】
ここで、三角波発生器１３３の具体的な回路構成例を図６に示す。Ｖｉｎ（最小値）＜Ｖｒｅｆ＜Ｖｉｎ（最大値）とすることにより、一致信号Ｖｉｎがロウレベルのときは三角波発生器１３３の出力電圧が上昇し、一致信号Ｖｉｎがハイレベルのときは三角波発生器１３３の出力電圧が下降する。ここで、三角波が昇圧しているときは「Ｖｄ＝Ｖｃ×デューティ用レジスタ１２０の設定値／デューティ用レジスタ１２０の最大設定値」であり、降圧しているときは「Ｖｄ＝Ｖｃ×｛１−（デューティ用レジスタ１２０の設定値／デューティ用レジスタ１２０の最大設定値）｝」で示されることを特徴とする。そして、コンパレータ１３１の出力と一致信号の排他的論理和否定をＸＮＯＲ１３４から出力することにより、ハイレベルのデューティ比を「デューティ用レジスタ１２０の設定値／デューティ用レジスタ１２０の最大設定値」としたＰＷＭ波形が出力される。ここで、実施の形態１と同様に、最終段で論理反転せず、コンパレータ１３１の出力と一致信号の排他的論理和否定をＸＯＲ１３４から出力した場合、ロウレベルのデューティ比を「デューティ用レジスタ１２０の設定値／デューティ用レジスタ１２０の最大設定値」としたＰＷＭ波形が出力される。
【００５６】
図１０に本実施の形態２のタイミングチャートを示す。実施の形態１と同様に、デューティ用レジスタ１２０が８ビット（設定値＝０〜２５５）の場合を例に具体的な数値により説明する。
【００５７】
図１０（ａ）は、デューティ用レジスタ値＝１９２の場合、すなわちデューティ比＝１９２／２５５×１００≒７５％の場合のタイミングチャートを示している。このとき、一致信号がロウレベルのときはＶｄ＝Ｖｃ×０．７５となり、一致信号がハイレベルのときはＶｄ＝Ｖｃ×（１−０．７５）＝Ｖｃ×０．２５となる。
【００５８】
まず三角波については、一致信号のロウレベルにより電圧が上昇し、一致信号のハイレベルにより電圧が下降する。これにより、一致信号２周期で１周期の三角波が生成される。
【００５９】
次に、コンパレータ１３１の出力については、三角波＜Ｖｄのときにロウレベル出力を行い、三角波＞Ｖｄのときにハイレベル出力を行う。ここで、三角波の昇圧時はＶｄ＝Ｖｃ×０．７５であり、降圧時はＶｄ＝（１−０．７５）＝Ｖｃ×０．２５であることから、コンパレータ１３１の出力は、どちらの場合にも１周期の７５％で反転することになる。したがって、コンパレータ１３１の出力は一致信号を１周期の７５％分だけ位相を遅らせてレベルを反転した波形となる。
【００６０】
このコンパレータ１３１の出力と一致信号のＸＮＯＲにより、ハイレベルのデューティ比が７５％のＰＷＭ出力を生成することができる。ＸＮＯＲではなくＸＯＲとした場合は、ロウレベルのデューティ比が７５％のＰＷＭ出力を生成することができる。
【００６１】
図１０（ｂ）は、図１０（ａ）と周期用レジスタ値は同値で、デューティ用レジスタ値＝８５に変更した場合、すなわちデューティ比＝８５／２５５×１００≒３３％とした場合のタイミングチャートを示している。このとき、図１０（ａ）と同様の原理により、三角波昇圧時はＶｄ＝Ｖｃ×０．３３となり、三角波降圧時はＶｄ＝Ｖｃ×（１−０．３３）≒Ｖｃ×０．６６となる。そして図１０（ａ）と同様の原理により、ハイレベルのデューティ比が３３％のＰＷＭ波形が出力される。
【００６２】
図１０（ｃ）は図１０（ｂ）とデューティ用レジスタ値は同値で、周期用レジスタ値を１／２とした場合のタイミングチャートを示している。このとき、実施の形態１と同様の原理により、周期を変更してもハイレベルのデューティ比が３３％のＰＷＭ出力を実現している。
【００６３】
本実施の形態２にかかる構成によって背景技術の問題点を解決できるメカニズムは、発明の実施の形態１と同様である。
【００６４】
本実施の形態２の特徴としては、三角波を用いることで、一致信号のロウレベルとハイレベルの反転により周期を変更する構成とし、実施の形態１の問題点であった、アクティブ幅が限りなく０に近い一致信号を不要とした。また、ノコギリ波が最大電圧から最小電圧まで０秒で降圧しない場合にＰＷＭ出力のデューティ比の精度が悪くなるという問題についても、三角波を用いることでこの問題が発生しない構成とした。その他、周期を変更しても設定可能なデューティ比のステップ数が変わらない、全く同じデューティ比を保持できるといった特徴は発明の実施の形態１と同様である。
【００６５】
発明の実施の形態３
発明の実施の形態２においては、三角波１周期で２周期分のＰＷＭ出力を行うため、ＰＷＭ出力は２周期毎にしか変更できないという問題が生じる。これは、三角波は１周期毎にその電圧が元に戻るという性質から、三角波半周期で次の半周期（ＰＷＭ出力の１周期）を変更すると、半周期後に三角波が元の電圧に戻らず、これを繰り返すことで三角波の電圧値が出力可能な上限または下限の電圧に到達してしまう可能性があるためである。
【００６６】
この問題を解決するべく、本実施の形態３では、図４に示されるように、三角波発生器を使用せず、積分器（ノコギリ波発生器）２つで実現することとした。ノコギリ波が昇圧中の電圧を交互に利用するため、ＰＷＭ出力を１周期毎に変更可能となる。また、実施の形態１の問題点であった、アクティブ幅０秒の一致信号や、電圧が０秒で電圧降下するという条件についても、この構成では必要としないことを特徴とする。以上から、実施の形態１や２の問題を解決することができる。
【００６７】
図４に、本実施の形態３に係るＰＷＭ出力発生装置を示す。なお、図４の実施の形態３において、実施の形態１や２と同一の構成部は、同一の符号を付してその説明を省略する。
【００６８】
周期設定手段１１ｂは、実施の形態２の構成と同様である。デューティ比設定手段１２ａは、実施の形態１の構成と同様であり、実施の形態２のように一致信号を入力する必要はない。
【００６９】
ＰＷＭ出力発生手段１３ｃでは、積分器としてノコギリ波発生器２つ（第１のノコギリ波発生器１３５及び第２のノコギリ波発生器１３６）とコンパレータ２つ（第１のコンパレータ１３８及び第２のコンパレータ１３９）を有することを特徴とする。第１のノコギリ波発生器１３５及び第２のノコギリ波発生器１３６の構成例は、実施の形態１と同様に図５に示す通りである。
【００７０】
一致信号を第１のノコギリ波発生器１３５に、インバータ１３７により論理反転した一致信号を第２のノコギリ波発生器１３６に入力する。これにより、第１のノコギリ波発生器１３５及び第２のノコギリ波発生器１３６からは交互にノコギリ波が出力される。このノコギリ波をそれぞれ第１のコンパレータ１３８及び第２のコンパレータ１３９に入力することで、実施の形態１と同様に「デューティ用レジスタ１２０の設定値／デューティ用レジスタ１２０の最大設定値」をデューティ比とするＰＷＭ波形が第１のコンパレータ１３８と第２のコンパレータ１３９から交互に出力される。
【００７１】
ここで、ノコギリ波が最大電圧から最小電圧まで０秒で降圧しない場合においてもＰＷＭ出力のデューティ比の精度が悪化しないよう、第１のコンパレータ１３８の出力と一致信号を論理反転した信号の論理積をＡＮＤゲート１４０から出力する。また、第２のコンパレータ１３９の出力と一致信号の論理積をＡＮＤ１４１から出力する。そして、ＡＮＤ１４０の出力信号とＡＮＤ１４１の出力信号の否定論理和をＮＯＲ１４２から出力する。
【００７２】
これにより、ハイレベルのデューティ比を、「デューティ用レジスタ１２０の設定値／デューティ用レジスタ１２０の最大設定値」としたＰＷＭ波形が出力される。ここで、ＮＯＲ１４２の代わりにＯＲ（論理和）を使用すると、ロウレベルのデューティ比を、「デューティ用レジスタ１２０の設定値／デューティ用レジスタ１２０の最大設定値」としたＰＷＭ波形が出力される。
【００７３】
図１１に実施の形態３のタイミングチャートを示す。実施の形態１や２と同様に、デューティ用レジスタ１２０が８ビット（設定値＝０〜２５５）の場合を例に具体的な数値により説明する。
【００７４】
図１１（ａ）は、デューティ用レジスタ値＝１９２の場合、すなわちデューティ比＝１９２／２５５×１００≒７５％の場合のタイミングチャートを示している。
【００７５】
まず、ノコギリ波については、一致信号がロウレベルのときはノコギリ波１（第１のノコギリ波発生器１３５の出力）の電圧が上昇し、ノコギリ波２（第２のノコギリ波発生器１３６の出力）はロウレベル固定である。一致信号がハイレベルのときは、ノコギリ波２の電圧が上昇し、ノコギリ波１はロウレベル固定である。これにより、一致信号１周期毎に交互にノコギリ波が発生する。
【００７６】
次に、第１のコンパレータ１３８及び第２のコンパレータ１３９の出力については、実施の形態１と同様の原理により、ロウレベルのデューティ比が７５％のＰＷＭ波形が、第１のコンパレータ１３８及び第２のコンパレータ１３９の各々から交互に出力される。
【００７７】
この第１のコンパレータ１３８及び第２のコンパレータ１３９の各々の出力に基づいて生成された信号のＮＯＲにより、ハイレベルのデューティ比が７５％のＰＷＭ出力を生成することができる。ＮＯＲではなくＯＲとした場合は、ロウレベルのデューティ比が７５％のＰＷＭ出力を生成することができる。
【００７８】
図１１（ｂ）は、図１１（ａ）と周期用レジスタ値は同値で、デューティ用レジスタ値＝８５に変更した場合、すなわちデューティ比＝８５／２５５×１００≒３３％に設定した場合のタイミングチャートを示している。このとき、図１１（ａ）と同様の原理により、ハイレベルのデューティ比が３３％のＰＷＭ波形が出力される。
【００７９】
図１１（ｃ）は図１１（ｂ）とデューティ用レジスタ値は同値で、周期用レジスタ値を１／２とした場合のタイミングチャートを示している。このとき、実施の形態１や２と同様の原理により、周期を変更してもハイレベルのデューティ比が３３％のＰＷＭ出力を実現している。
【００８０】
本実施の形態３にかかる構成によって背景技術の問題点を解決できるメカニズムは、発明の実施の形態１と同様である。
【００８１】
実施の形態３の特徴としては、ノコギリ波２つを用いることで、一致信号のロウレベルとハイレベルの反転により周期を変更する構成とし、実施の形態１の問題点であった、アクティブ幅が限りなく０に近い一致信号を不要とした。また、ノコギリ波と一致信号（または論理反転した一致信号）の論理積を出力信号とすることにより、ノコギリ波が最大電圧から最小電圧まで０秒で降圧しない場合においてもＰＷＭ出力のデューティ比の精度が悪くならない構成を実現した。
【００８２】
これを具体的に表すため、図１２にノコギリ波の降圧波形が理想的でない場合における実施の形態３のタイミングチャートを示す。ここではデューティ比を５０％に設定した場合を例に示している。一致信号がハイレベルとなり、次のＰＷＭ周期が開始すると同時に第１のノコギリ波発生器１３５の出力は降圧する。
【００８３】
この時、降圧波形に傾きがあると、その電圧がＶｄに到達するまで第１のコンパレータ１３８の出力は、図１２（ａ）のようにしばらくハイレベルになり、この時間が長いほどデューティ比５０％から遠ざかることになる。しかし、この第１のコンパレータ１３８の出力と論理反転した一致信号の論理積を出力信号とすることにより、図１２（ｂ）に示すように論理ゲート１４１の出力から余分なハイレベルを除去し、所望のデューティ比（この場合５０％）とすることができる。
【００８４】
同様に、第２のコンパレータ１３９の出力と一致信号の論理積を出力信号とするにより、論理ゲート１４２の出力は余分なハイレベルが除去された波形を得ることができる。それにより、所望のデューティ比（この場合５０％）とすることを可能にしている。以上のメカニズムにより、実施の形態１のノコギリ波が最大電圧から最小電圧まで０秒で降圧しない場合において、ＰＷＭ出力のデューティ比の精度が悪くなるという問題を解決することができる。そして、ノコギリ波１周期でＰＷＭ波形１周期を出力するので、１周期毎にＰＷＭ出力の周期を変更することが可能となり、実施の形態２の２周期毎にしかＰＷＭ出力の周期を変更できないという問題を解決することができる。
【００８５】
その他、周期を変更しても設定可能なデューティ比のステップ数が変わらない、全く同じデューティ比を保持できるといった特徴は実施の形態１や２と同様である。
【００８６】
周期設定手段からデューティ比設定手段に信号出力を行うとともに、デューティ比設定手段において２段構造のＤ／Ａコンバータを搭載することを特徴としており、これによりデューティ比が常に「デューティ用レジスタの設定値／デューティ用レジスタの最大設定値」となることを実現した。したがって、ＰＷＭ出力の周波数の変更に関わらず、デューティ比がデューティ用レジスタの設定値のみで決定され、ＣＰＵへの負荷なしにデューティ比を保持できる構成を実現した。
【００８７】
以上説明したように、本発明によれば以下の効果がもたらされる。ＰＷＭ出力の周期を変更しても、ＣＰＵ処理といった負荷をかけることなく同じデューティ比が保持され、そのデューティ比を常に「デューティ用レジスタの設定値／デューティ用レジスタの最大設定値」に保持ことができる。また、ＰＷＭ出力の周期を変更しても、設定可能なデューティ比のステップ数は変わらず、常にデューティ用レジスタの最大設定値となる。これにより常に同じデューティ比を保持することができる。
【図面の簡単な説明】
【００８８】
【図１】本発明の実施の形態１にかかるＰＷＭ出力発生装置の概略図である。
【図２】本発明の実施の形態１にかかるＰＷＭ出力発生装置を示す図である。
【図３】本発明の実施の形態２にかかるＰＷＭ出力発生装置を示す図である。
【図４】本発明の実施の形態３にかかるＰＷＭ出力発生装置を示す図である。
【図５】本発明のノコギリ波発生器１３０、１３５、１３６の構成例を示す図である。
【図６】本発明の三角波発生器１３３の構成例を示す図である。
【図７】本発明のデューティ比設定手段１２ａの構成例を示す図である。
【図８】本発明のデューティ比設定手段１２ｂの構成例を示す図である。
【図９】本発明の実施の形態１にかかるタイミングチャートを示す図である。
【図１０】本発明の実施の形態２にかかるタイミングチャートを示す図である。
【図１１】本発明の実施の形態３にかかるタイミングチャートを示す図である。
【図１２】本発明の実施の形態３にかかるノコギリ波の降圧波形が理想的でない場合のタイミングチャートを示す図である。
【図１３】背景技術１にかかるパルス発生装置の構成を示す図である。
【図１４】背景技術１にかかるパルス発生装置のタイミングチャートを示す図である。
【図１５】背景技術２にかかるパルス発生装置の構成を示す図である。
【符号の説明】
【００８９】
１、２    カウンタ
３    ＲＳフリップフロップ
１０    ＰＷＭ出力発生装置
１１、１１ａ、１１ｂ    周期設定手段
１２、１２ａ、１２ｂ    デューティ比設定手段
１３、１３ａ、１３ｂ、１３ｃ    ＰＷＭ出力発生手段
１１０    周期用レジスタ
１１１    カウンタ
１１２    比較器
１１３    Ｔ−ＦＦ
１２０    デューティ用レジスタ
１２１    第１のＤ／Ａコンバータ
１２２    第２のＤ／Ａコンバータ
１２３    ＸＯＲゲート
１３０    ノコギリ波発生器
１３１    コンパレータ
１３２、１３７    インバータ
１３３    三角波発生器
１３４    ＸＮＯＲゲート
１３５    第１のノコギリ波発生器
１３６    第２のノコギリ波発生器
１３８    第１のコンパレータ
１３９    第２のコンパレータ
１４０    ＡＮＤゲート
１４１    ＡＮＤゲート
１４２    ＮＯＲゲート
５０１    ノコギリ波発生回路
５０２    コンパレータ
５０３    ドライバ
５０４    ステッピングモータ
５０５    Ｄ／Ａコンバータ
Ｎ１    ノード
【図１】
2010056594.tif 000003
【図２】
2010056594.tif 000004
【図３】
2010056594.tif 000005
【図４】
2010056594.tif 000006
【図５】
2010056594.tif 000007
【図６】
2010056594.tif 000008
【図７】
2010056594.tif 000009
【図８】
2010056594.tif 000010
【図９】
2010056594.tif 000011
【図１０】
2010056594.tif 000012
【図１１】
2010056594.tif 000013
【図１２】
2010056594.tif 000014
【図１３】
2010056594.tif 000015
【図１４】
2010056594.tif 000016
【図１５】
2010056594.tif 000017