(57)【要約】      （修正有）【課題】出力回路の出力短絡時に生ずる大電流から回路素子の保護を図ると共に、回路動作の信頼性向上を図る。【解決手段】出力回路１の出力トランジスタである第８及び第９のトランジスタ１８，１９のベース電流電流変化がベース電流検出部４２により検出され、その電流変化が、所定時間以上に亘って所定以上である場合に、出力回路１の出力段に異常電流が生じたとする所定の判定信号が判定部４４により出力され、その出力に応じて、制御信号出力回路３７からは、電流源回路６，７の動作を停止せしめる所定の制御信号が出力され、それによって、出力回路１及び信号処理回路２の動作が停止され、出力回路１の出力段における異常電流が遮断できる。【選択図】図１
2010056910.tif 000002
【特許請求の範囲】
【請求項１】
プッシュプル接続されてなる出力段と、回路動作に必要な電流を供給する電流源回路とを具備してなる出力回路における前記出力段の異常電流を検出し、前記電流源回路を動作停止とする電流源制御回路であって、
前記出力段を構成する出力トランジスタのベース電流を検出するベース電流検出部と、
前記ベース電流検出部により検出されたベース電流が、所定時間以上に亘って所定以上である場合に、前記出力段に異常電流が生じたとする所定の判定信号を出力する判定部と、
前記判定部の出力に応じて、前記電流源回路の動作を停止せしめる所定の制御信号を出力する制御信号出力部と、
を具備してなることを特徴とする電流源制御回路。
【請求項２】
前記出力回路の前段には、信号処理回路が設けられ、当該信号処理回路は回路動作に必要な電流供給を行う電流源回路を有する一方、
前記制御信号出力部の制御信号を、前記出力回路に設けられた電流源回路と共に、前記信号処理回路に設けられた電流源回路に印加し、２つの電流源回路の停止を可能としたことを特徴とする請求項１記載の電流源制御回路。
【請求項３】
前記ベース電流検出部は、プッシュプル接続されて出力段を構成する２つの出力トランジスタのベース電流を検出する検出用トランジスタが、それぞれ設けられ、当該２つの検出用トランジスタは、対応する出力トランジスタのトランジスタサイズに対してそれぞれ所定の比の小さなトランジスタサイズに形成されると共に、対応する出力トランジスタとベースが相互に接続される一方、
前記２つの検出用トランジスタのコレクタ電流を前記判定部へカレントミラーするカレントミラー回路がそれぞれ設けられてなることを特徴とする請求項１又は請求項２記載の電流源制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号出力回路等において用いられる電流源の動作制御回路に係り、特に、短絡保護機能の向上等を図ったものに関する。
【背景技術】
【０００２】
所望する処理等が施された信号を出力する回路としては、従来から、例えば、図３に示されたような構成を有するものが知られている。
以下、同図を参照しつつ、この従来回路について説明すれば、この従来回路は、外部から印加された入力信号がコンダクタンスアンプｇｍ  ＡＭＰにより電流変換され、トランジスタＱ１を介して、出力段に印加されてフルスイング出力可能となっているもので、出力段は、トランジスタＱ８，Ｑ９がプッシュプル接続されて構成されたものとなっている。
【０００３】
また、この出力回路には、出力段のトランジスタＱ８、Ｑ９のアイドリング電流供給のため、ｎｐｎ型の第５のトランジスタＱ５、ｐｎｐ型の第６のトランジスタＱ６、定電流源Ｉ５及び定電流源Ｉ６を主たる構成要素として構成されたアイドリング電流供給部４１Ａが設けられている。
なお、図３において、電流源回路７Ａは、出力回路の動作に必要な電流の供給を行う回路であって、具体的には、トランジスタＱ１に接続された電流源Ｉ２、上述のアイドリング電流供給部４１Ａに設けられた電流源Ｉ５及び電流源Ｉ６を含むと共に、図示されない他の電流源、例えば、コンダクタンスアンプｇｍ  ＡＭＰへ電流を供給するための電流源（図示せず）などを総括的に現したものである。
なお、この種の出力回路としては、例えば、特許文献１等に開示されたものがある。
【特許文献１】米国特許第５３１１１４５号公報明細書
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、かかる従来回路においては、出力トランジスタＱ８とＱ９の相互の接続点である信号出力端子５Ａが何らかの原因によりグランドなどに短絡された場合、出力トランジスタＱ８，Ｑ９に大電流が継続的に流れる虞があるが、この従来回路においては、そのような場合に対応できる短絡保護回路が備えられていないため、最悪時には、出力トランジスタＱ８，Ｑ９の破壊等に至る可能性がある。
【０００５】
本発明は、上記実状に鑑みてなされたもので、出力回路の出力端子短絡時に生ずる大電流からの回路素子の保護と共に回路動作の信頼性向上を図った電流源制御回路を提供するものである。
【課題を解決するための手段】
【０００６】
上記本発明の目的を達成するため、本発明に係る電流源制御回路は、
プッシュプル接続されてなる出力段と、回路動作に必要な電流を供給する電流源回路とを具備してなる出力回路における前記出力段の異常電流を検出し、前記電流源回路を動作停止とする電流源制御回路であって、
前記出力段を構成する出力トランジスタのベース電流を検出するベース電流検出部と、
前記ベース電流検出部により検出されたベース電流が、所定時間以上に亘って所定以上である場合に、前記出力段に異常電流が生じたとする所定の判定信号を出力する判定部と、
前記判定部の出力に応じて、前記電流源回路の動作を停止せしめる所定の制御信号を出力する制御信号出力部と、を具備してなるものである。
かかる構成において、前記出力回路の前段には、信号処理回路が設けられ、当該信号処理回路は回路動作に必要な電流供給を行う電流源回路を有する一方、
前記制御信号出力部の制御信号を、前記出力回路に設けられた電流源回路と共に、前記信号処理回路に設けられた電流源回路に印加し、２つの電流源回路の停止を可能に構成しても好適である。
また、上記構成において、前記ベース電流検出部は、プッシュプル接続されて出力段を構成する２つの出力トランジスタのベース電流を検出する検出用トランジスタが、それぞれ設けられ、当該２つの検出用トランジスタは、対応する出力トランジスタのトランジスタサイズに対してそれぞれ所定の比の小さなトランジスタサイズに形成されると共に、対応する出力トランジスタとベースが相互に接続される一方、
前記２つの検出用トランジスタのコレクタ電流を前記判定部へカレントミラーするカレントミラー回路がそれぞれ設けられてなるものが好適である。
【発明の効果】
【０００７】
本発明によれば、信号出力端子が短絡されて出力トランジスタに大電流が一定時間以上流れたときに出力回路を動作停止状態にすることができるよう構成したので、半導体装置内のトランジスタ素子の破壊、又は、半導体装置の破壊を防ぐことができ、しかも、出力回路を動作停止状態とした場合における消費電流を小さくでき、省電力化に寄与するという効果を奏するものである。
特に、出力回路の前段の回路は動作状態にしつつ、出力回路の電流源回路だけを動作停止とする場合には、出力回路は、前段の回路に比して回路構成が簡素なため、動作復帰の際に要する時間が比較的短くて済み、円滑な動作復帰が実現できるという効果を奏するものである。
また、出力トランジスタのベース電流検出に比較的少数の素子で構成できるカレントミラー回路を用いることで、集積回路化の際のチップの小型化が容易となる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の実施の形態について、図１及び図２を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における電流源制御回路の第１の構成例について、図１を参照しつつ説明する。
本発明の実施の形態における電流源制御回路３は、入力信号に対して所定の信号処理を施す信号処理回路２と、この信号処理回路２の出力をフルスイングで出力可能に構成された出力回路１とを具備してなる装置において、信号処理回路２に設けられた電流源回路（図１においては「Ｉ−ＳＯＵＲＣＥ１」と表記）６及び出力回路１に設けられた電流源回路（図１においては「Ｉ−ＳＯＵＲＣＥ２」と表記）７の動作制御に適するものである。
【０００９】
まず、信号処理回路２は、その信号入力端子４に外部から印加される信号に対して、所定の信号処理を施して出力するよう構成されてなるもので、回路の必要な箇所へ必要な電流を供給する電流源回路６を有するものとなっている。
なお、かかる電流源回路６は、外部から所定の制御信号が印加されることで、その動作の開始、停止が制御できるようになっているものである。
出力回路１は、従来回路と基本的に同一の構成を有してなるもので、外部から印加された入力信号を電流変換して出力するコンダクタンスアンプ（図１においては「ｇｍ  ＡＭＰ」と表記）２０と、このコンダクタンスアンプ２０の出力を電流・電圧変換し、出力トランジスタである第８及び第９のトランジスタ（（図１においては、それぞれ「Ｑ８」、「Ｑ９」と表記））により構成された最終出力段を駆動する第１のトランジスタ（図１においては「Ｑ１」と表記）１１と、最終出力段を構成する第８及び第９のトランジスタ１８，１９と、アイドリング電流供給部４１とを主たる構成要素として構成されたものとなっている。
【００１０】
以下、具体的にその接続構成について説明する。
コンダクタンスアンプ２０の出力端子は、ｐｎｐ型の第１のトランジスタ１１のベースに接続されており、この第１のトランジスタ１１のエミッタは、定電流Ｉ２を出力する第１の定電流源２１及び定電流Ｉ５を出力する第２の定電流源２２に接続されている。さらに、第１のトランジスタ１１のエミッタは、ｎｐｎ型の第５のトランジスタ（図１においては「Ｑ５」と表記）１５のコレクタ、及び、ｐｎｐ型の第６のトランジスタ（図１においては「Ｑ６」と表記）１６のエミッタ、並びに、ｐｎｐ型の第７及び第８のトランジスタ（図１においては、それぞれ「Ｑ７」、「Ｑ８」と表記）１７，１８のベースに接続されている。
【００１１】
一方、第１のトランジスタ１１のコレクタは、ｎｐｎ型の第２のトランジスタ
（図１においては「Ｑ２」と表記）１２のコレクタに接続されている。
第２のトランジスタ１２は、ｎｐｎ型の第３のトランジスタ（図１においては「Ｑ３」と表記）１３と共にカレントミラー回路を構成するものとなっている。
すなわち、第２及び第３のトランジスタ１２，１３は、各々のベースと第２のトランジスタ１２のコレクタが相互に接続されて、第２のトランジスタ１２が、いわゆるダイオード接続された状態とされている一方、第２及び第３のトランジスタ１２，１３のエミッタは、共にグランドに接続されている。
【００１２】
そして、第３のトランジスタ１３のコレクタは、後述する電流源制御回路３に設けられた第２のカレントミラー回路（図１においては「ＣＵＲ２」と表記）３２の入力段ＩＮに接続されたものとなっている。なお、この第２及び第３のトランジスタ１２，１３によるカレントミラー回路は、後述するように電流源制御回路３の第２のカレントミラー回路３２と共に、副ベース電流検出部４３を構成するものとなっているが、回路表記の便宜上、図１においては、出力回路１内に図示されている。
【００１３】
また一方、第５のトランジスタ１５は、そのべースに所定の定電圧Ｖ１が印加されるようになっている一方、エミッタは、第９のトランジスタ１９のベース及び第６のトランジスタ１６のコレクタ、並びに、第４のトランジスタ１４のベースに接続され、この接続点とグランドとの間には、定電流Ｉ６を出力する第３の定電流源２３が接続されている。
そして、第４のトランジスタ１４のコレクタは、後述する電流制御回路３に設けられた第１のカレントミラー回路（図１においては「ＣＵＲ１」と表記）３１の入力段ＩＮに接続され、エミッタはグランドに接続されたものとなっている。
【００１４】
また、第６のトランジスタ１６は、そのベースに所定の定電圧Ｖ２が印加されるようになっている。そして、第７のトランジスタ１７は、そのエミッタに電源電圧ＶＣＣが印加されるようになっている一方、コレクタは、後述する電流制御回路３に設けられた第３のカレントミラー回路（図１においては「ＣＵＲ３」と表記）３３の入力段ＩＮに接続されたものとなっている。
【００１５】
上述の第５及び第６のトランジスタ１５，１６と、第２及び第３の定電流源２２，２３で構成される部分は、この出力回路１のアイドリング電流、すなわち、出力段を構成する第８及び第９のトランジスタ１８，１９が信号出力を行っていない定常動作状態において、この第８及び第９のトランジスタ１８，１９に流れる電流を設定、供給する機能を果たすアイドリング電流供給部４１となっている。
また、第４及び第７のトランジスタ１４，１７は、後述するように第１及び第３のカレントミラー回路３１，３３と共に、電流源制御回路３のベース電流検出部４２を構成するものとなっており、第４のトランジスタ１４及び第１のカレントミラー回路３１により、第９のトランジスタ１９のベース電流検出が、また、第７のトランジスタ１７及び第３のカレントミラー回路３３により、第８のトランジスタ１８のベース電流検出が、それぞれ行われるようになっている。なお、第４及び第７のトランジスタ１４，１７は、電流源制御回路３におけるベース電流検出部４２を構成するものであるが、図１においては、回路表記の便宜上、出力回路１内に図示してある。
【００１６】
出力段を構成する第８及び第９のトランジスタ１８，１９は、第８のトランジスタ１８のエミッタと第９のトランジスタ１９のコレクタとが共に信号出力端子５に接続されている一方、第８のトランジスタ１８のコレクタには、電源電圧ＶＣＣが印加されるようになっている。また、第９のトランジスタ１９のエミッタは、グランドに接続されて、これら第８及び第９のトランジスタ１８，１９は、プッシュプル接続されたものとなっている。
なお、出力回路１には、その回路動作に必要な電流を供給する電流源回路７が設けられている。ここで、本発明の実施の形態における電流源回路７は、コンダクタンスアンプ２０への電流を供給するための電流源（図示せず）などの他に、先に述べた第１乃至第３の定電流源２１〜２３をも含み、これらを総括的に現したものである。
また、かかる電流源回路７は、外部から所定の制御信号が印加されることで、その動作の開始、停止が制御できるようになっているものである。
【００１７】
本発明の実施の形態における電流源制御回路３は、ベース電流検出部４２と、副ベース電流検出部４３と、判定部４４と、制御信号出力部としての制御信号出力回路３７とに大別されて構成されたものとなっている。
ベース電流検出部４２は、第４のトランジスタ１４と、この第４のトランジスタ１４のコレクタに接続された第１のカレントミラー回路３１と、第７のトランジスタ１７と、この第７のトランジスタ１７のコレクタが接続された第３のカレントミラー回路３３とを具備して構成されたものとなっている。
【００１８】
副ベース電流検出部４３は、カレントミラー回路を構成するよう設けられた第２及び第３のトランジスタ１２，１３と、第３のトランジスタ１３のコレクタに入力段ＩＮが接続された第２のカレントミラー回路３２とを具備して構成されたものとなっている。かかる副ベース電流検出部４３は、後述するように、第８のトランジスタ１８のベース電流が極端に大となった状態を検出し、電流源回路６，７の動作停止を行えるようにするためのものである。
【００１９】
判定部４４は、電流・電圧変換回路（図１においては「Ｉ／Ｖ」と表記）３４と、コンパレータ回路（図１においては「ＣＯＭＰ」と表記）３５と、タイミング信号発生回路（図１においては「ＴＩＭＥ」と表記）３６とを具備して構成されたものとなっている。かかる判定部４４は、詳細は後述するように第８及び第９のトランジスタ１８，１９のベース電流が所定以上の大きな電流となった場合に、所定の信号（タイミング信号）を制御信号出力回路３７へ出力するものとなっている。
電流・電圧変換回路３４の入力段には、第１乃至第３のカレントミラー回路３１〜３３の各々の出力段ＯＵＴが接続されており、入力された電流が電圧信号として出力されるようになっている。
【００２０】
コンパレータ回路３５は、一方の入力端子に電流・電圧変換回路３４の出力電圧が印加される一方、他方の入力端子には、所定の基準電圧Ｖ３が印加されるようになっており、電流・電圧変換回路３４の出力電圧と基準電圧Ｖ３との比較を行い、その比較結果に応じた信号を出力するようになっているものである。
タイミング信号発生回路３６は、コンパレータ回路３５から所定の信号（詳細は後述）が出力されてから所定時間経過後に、コンパレータ回路３５から所定の信号が出力されている間、対応して判定信号としての、タイミング信号を出力するよう構成されたものである。
【００２１】
制御信号出力部としての制御信号出力回路（図１においては「ＣＯＮＴ−ＳＩＧ」と表記）３７は、タイミング信号発生回路３６からのタイミング信号に同期して、電流源回路６，７の動作を停止せしめるための所定の制御信号を出力するよう構成されてなるものである。
【００２２】
次に、上記構成における動作について説明する。
信号入力端子４に信号が入力されると、信号処理回路２により所定の信号処理が施され、その出力信号は、出力回路１の入力段を構成するコンダクタンスアンプ２０に印加され、電流出力に変換されて第１のトランジスタ１１のベースへ入力されることとなる。
第１のトランジスタ１１のベースに入力された信号は、そのエミッタから出力され、第５、第６、第８及び第９のトランジスタ１５、１６、１８、１９を介して信号出力端子５から出力される。
【００２３】
ここで、第２の定電流源２２が出力する定電流Ｉ５と第３の定電流源２３が出力する定電流Ｉ６とをほぼ同一電流に設定すると、第１の定電流源２１が出力する定電流Ｉ２と第１のトランジスタ１１に流れる電流Ｉ１とが等しくなる。
【００２４】
また、第８のトランジスタ１８に流れる電流Ｉ９は、第８のトランジスタ１８のベース・エミッタ間電圧Ｖbe8の大きさに応じた値となり、かかるＶbe8は以下の式で決定できる。
Ｖbe8＝Ｖcc−（所望する定電圧Ｖ２）−Ｖbe6
なお、ここで、Ｖbe6は、第６のトランジスタ１６のベース・エミッタ間電圧である。
【００２５】
同様に、第９のトランジスタ１９に流れる電流Ｉ１０は、第９のトランジスタ１９のベース・エミッタ間電圧Ｖbe9の大きさに応じた値となり、かかるＶbe9は以下の式で決定できる。
Ｖbe9＝（所望する定電圧Ｖ１）−Ｖbe5
なお、ここで、Ｖbe5は、第５のトランジスタ１５のベース・エミッタ間電圧である。
【００２６】
また、第４のトランジスタ１４に流れる電流をＩ３、第５のトランジスタ１５に流れる電流をＩ４、第６のトランジスタ１６に流れる電流をＩ７、第７のトランジスタ１７に流れる電流をＩ８、第３のトランジスタ１３に流れる電流をＩ１１とすると、これらの間には、下記する式で表される関係が成立する。
【００２７】
Ｉ５＝Ｉ４＋Ｉ７
【００２８】
Ｉ６＝Ｉ４＋Ｉ７
【００２９】
Ｉ２＝Ｉ１＝Ｉ１１
【００３０】
そして、第４及び第９のトランジスタ１４，１９と、第７及び第８のトランジスタ１７，１８のトランジスタサイズは、下記する関係となるように設定するのが好適である。
【００３１】
Ｑ４：Ｑ９＝１：ｍ
【００３２】
Ｑ７：Ｑ８＝１：ｎ
【００３３】
かかる設定においては、第４のトランジスタ１４の電流Ｉ３と第７のトランジスタ１７の電流Ｉ８は、下記する大きさとなる。
【００３４】
Ｉ３＝Ｉ１０／ｍ
【００３５】
Ｉ８＝Ｉ９／ｎ
【００３６】
すなわち、第４のトランジスタ１４の電流Ｉ３は、第９のトランジスタ１９の電流Ｉ１０の１／ｍとして取り出したものとなり、第７のトランジスタ１７の電流Ｉ８は、第８のトランジスタ１８の電流Ｉ９の１／ｎとして取り出したものとなる。
【００３７】
また、第４のトランジスタ１４を流れる電流Ｉ３、第３のトランジスタ１３を流れる電流Ｉ１１、第７のトランジスタ１７を流れる電流Ｉ８は、第１乃至第３のカレントミラー回路３１〜３３へそれぞれ入力される電流であり、それぞれカレントミラーされて、同一、又は、Ｎ倍の電流としてそれぞれの出力段ＯＵＴから出力されて電流・電圧変換回路３４に入力される。そして、電流・電圧変換回路３４に入力された第１乃至第３のカレントミラー回路３１〜３３の電流は、電流・電圧変換回路３４により電圧信号に変換されて、コンパレータ回路３５に入力され、基準電圧Ｖ３と比較される。
すなわち、例えば、電流・電圧変換回路３４の出力が、第８及び第９のトランジスタ１８，１９の電流Ｉ９，Ｉ１０の異常時に対応する電圧となると、コンパレータ回路３５の基準電圧Ｖ３との比較結果は、電流Ｉ９，Ｉ１０の異常時に対応する所定の論理状態（論理値Ｈｉｇｈ又は論理値Ｌｏｗ）となる。
【００３８】
タイミング信号発生回路３６においては、上述のように電流Ｉ９，Ｉ１０の異常時に対応してコンパレータ回路３５から所定の論理値が所定時間以上出力されると、論理値Ｈｉｇｈ又は論理値Ｌｏｗに相当する所定レベルの信号が、コンパレータ回路３５から所定の論理値が出力されている間、出力されるようになっている。それによって、制御信号出力回路３７からは、電流源回路６，７の動作を停止状態とする所定の制御信号が出力され、電流源回路６，７によるそれぞれの電流供給動作が停止されるため、出力段の第８及び第９のトランジスタ１８，１９における異常電流の流れが遮断されることとなる。
【００３９】
ここで、信号出力端子５が、何らかの原因により短絡され、あるいは、特定の電圧が印加されたと仮定し、その場合の回路動作についてさらに説明することとする。
信号出力端子５の短絡や、特定電圧の印加などにより、第８のトランジスタ１８に流れる電流Ｉ９が大電流となると、第６のトランジスタ１６の電流Ｉ７が減少する一方、第５のトランジスタ１５の電流Ｉ４、及び、第７のトランジスタ１７の電流Ｉ８が増加する。
【００４０】
電流Ｉ８の増加は、第３のカレントミラー回路３３において、その設定された増幅度で増幅、出力されて電流・電圧変換回路３４へ入力され、電流・電圧変換回路３４からは、出力電流Ｉ９の異常時に対応した所定の論理値（論理値Ｈｉｇｈ又は論理値Ｌｏｗ）に相当した電圧信号が出力されることとなる。
かかる電流・電圧変換回路３４の出力信号は、コンパレータ回路３５において、基準電圧Ｖ３と比較され、例えば、電流・電圧変換回路３４の出力信号が基準電圧Ｖ３を越えることで、出力電流Ｉ９の異常であるとして、コンパレータ回路３５の出力は、所定の論理値、すなわち、例えば、論理値Ｈｉｇｈの状態となる。なお、電流・電圧変換回路３４の出力信号と基準電圧Ｖ３との比較により、出力電流Ｉ９の異常であるとして、コンパレータ回路３５から出力する信号の論理値としては、上述のように論理値Ｈｉｇｈに限定される必要はなく、論理値Ｌｏｗとしても勿論良いものである。
【００４１】
タイミング信号発生回路３６は、上述のようにコンパレータ回路３５において、出力電流Ｉ９の異常との判定に対応する信号が所定時間以上出力された場合に、論理値Ｈｉｇｈ又は論理値Ｌｏｗに相当するレベルの信号を出力し、その信号は、制御信号出力回路３７に入力されることとなる。
その結果、制御信号出力回路３７からは、電流源回路６，７を動作停止とするための所定の制御信号が出力されることとなる。それによって、電流源回路６，７の動作が停止されるため、信号処理回路２、及び、出力回路１の動作が停止状態とされることとなる。
なお、タイミング信号発生回路３６において、コンパレータ回路３５から出力電流Ｉ９の異常との判定に対応する信号が所定時間以上出力された後に、タイミング信号を出力するようにしたのは、ノイズ等によって誤ってタイミング信号を出力しないようにするためである。
【００４２】
次に、第９のトランジスタ１９の電流Ｉ１０が、上述のＩ９の場合同様に、信号出力端子５の短絡や、特定電圧の印加などにより、大電流となった場合には、第５のトランジスタ１５の電流Ｉ４が減少する一方、第６のトランジスタ１６の電流Ｉ７、及び、第４のトランジスタ１４の電流Ｉ３が増加する。
この電流Ｉ３の増加は、第１のカレントミラー回路３１において、その設定された増幅度で増幅、出力されて電流・電圧変換回路３４へ入力され、電流・電圧変換回路３４からは、出力電流Ｉ１０の異常時に対応した所定の論理値（論理値Ｈｉｇｈ又は論理値Ｌｏｗ）に相当した電圧信号が出力されることとなる。
その結果、電流Ｉ８の増加の場合と同様に、制御信号出力回路３７から、電流源回路６，７を動作停止とするための所定の制御信号が出力され、電流源回路６，７の動作が停止されることとなる。
【００４３】
ここで、例えば、第８のトランジスタ１８のベース電流が極端に大きくなるようなことが無い場合には、通常は、第３のカレントミラー回路３３により上述のように電流Ｉ８の変化を検出することで、電流源回路６，７の動作停止が可能である。
しかし、第８のトランジスタ１８のベース電流が、アイドリング状態から一気に極端に大きな電流となるような場合、例えば、何らかの原因により電流Ｉ９がアイドリング状態から一気に異常な大電流となり、そのため、第８のトランジスタ１８の電流増幅率ｈｆｅが極端に低下し、その結果、ベース電流の異常な増大が生ずる場合などにおいて、そのベース電流は、上述のように第５及び第６のトランジスタ１５，１６における電流Ｉ４、Ｉ７のバランスを崩して第５のトランジスタ１５へ流れ込むには大きすぎるために、第１のトランジスタ１１に流れ込むこととなる。
【００４４】
そのため、この第１のトランジスタ１１の電流Ｉ１１の増加を検出し、それによって、上述したように電流源回路７を動作停止とするために、第２のカレントミラ回路３２が設けられている。したがって、かかる第２のカレントミラー回路３２の動作も、基本的には、第１のカレントミラー回路３１や第３のカレントミラー回路３３と同様であり、そのため、ここでの再度の詳細な説明は省略することとする。
【００４５】
次に、出力トランジスタである第８及び第９のトランジスタ１８，１９のトランジスタサイズについて説明する。
一般的には、出力に重負荷が接続される用途にあっては、駆動能力の向上のため、出力トランジスタサイズは大きくなる。そのため、出力トランジスタをレイアウトする際、回路内で標準的に使用されているトランジスタセルを、必要な出力トランジスタサイズとなるように並べることはせず、出力トランジスタサイズが可能な限り小さくなるように独自の形状でレイアウトすることが多い。
このように出力トランジスタサイズが小さくなるように独自の形状でレイアウトした場合、正確なトランジスタ比を確保するため、検出用のトランジスタ（図１においては、第４のトランジスタ１４、第７のトランジスタ１７が相当）を、回路内で標準に使用されているトランジスタセルを用いるのではなく、出力トランジスタと同様の形状とすることで、所望の電流を正確に検出できるようにすることが可能となる。
【００４６】
次に、第２の構成例について、図２を参照しつつ説明する。
なお、図１に示された第１の構成例における構成要素と同一の構成要素には、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この第２の構成例は、電流源制御回路３の制御対象を、出力回路１の電流源回路７に限定した点が、先の図１に示された構成例と異なるもので、他の構成部分は、図１に示された構成例と同一のものである。
したがって、その動作は、図１に示された構成例と基本的に同一であるので、ここでの再度の詳細な説明は省略する。
【００４７】
この第２の構成例の場合、図１に示された第１の構成例と異なり、電流源回路７のみを動作制御し、短絡等により出力段の電流Ｉ９が異常な大きさとなった場合に、信号処理回路２は常時動作状態としたままで、出力回路１のみを動作停止させるので、動作復帰の場合に要する時間が図１に示された第１の構成例の場合に比して比較的短くて済み、全体としての回路動作の復帰が速やかに行えるという利点を有するものである。これは、出力回路１は、信号処理回路２と比較して比較的構成要素が少ないため、その動作復帰に要する時間が信号処理回路２の動作復帰に要する時間に比して短く済むためである。
【図面の簡単な説明】
【００４８】
【図１】本発明の実施の形態における電流源制御回路の第１の構成例を示す構成図である。
【図２】本発明の実施の形態における電流源制御回路の第２の構成例を示す構成図である。
【図３】従来の信号出力回路の一構成例を示す回路図である。
【符号の説明】
【００４９】
１…出力回路
２…信号処理回路
３…電流源制御回路
４…信号入力端子
５…信号出力端子
６…電流源回路
７…電流源回路
３１…第１のカレントミラー回路
３２…第２のカレントミラー回路
３３…第３のカレントミラー回路
３４…電流・電圧変換回路
３５…コンパレータ回路
３６…タイミング信号発生回路
３７…制御信号出力回路
【図１】
2010056910.tif 000003
【図２】
2010056910.tif 000004
【図３】
2010056910.tif 000005