(57)【要約】【課題】スピン電界効果論理素子を提供する。【解決手段】ゲート電極と、ゲート電極上でスピン分極された電子を選択的に通過させる磁性物質のチャンネルと、チャンネル上のソースと、ソースからの電子が出て行くドレイン並びに出力電極と具備するスピン電界効果論理素子である。該ゲート電極は、ソースからチャンネルに注入される電子を選択的に通過させるために、チャンネルの磁化状態を制御する。【選択図】図１
2010166050.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極と、
前記ゲート電極上でスピン分極された電子を選択的に通過させる磁性物質のチャンネルと、
前記チャンネル上のソースと、
前記ソースからの電子が出て行くドレイン並びに出力電極とを具備し、
前記ゲート電極は、前記ソースから前記チャンネルに注入される電子を選択的に通過させるために、前記チャンネルの磁化状態を制御するスピン電界効果論理素子。
【請求項２】
前記チャンネルは、第１方向にスピン分極された電子を選択的に通過させ、
前記ドレイン及び前記出力電極は、それぞれ磁性物質によって形成され、前記ドレインは、前記第１方向と反対方向である第２方向に磁化され、前記出力電極は、前記第１方向に磁化されたことを特徴とする請求項１に記載のスピン電界効果論理素子。
【請求項３】
前記チャンネル上のトンネルバリアをさらに具備し、
前記ソース、前記ドレイン及び前記出力電極は、前記トンネルバリア上に配されたことを特徴とする請求項２に記載のスピン電界効果論理素子。
【請求項４】
前記チャンネル上部の第１トンネルバリアと、前記チャンネル下部の第２トンネルバリアとをさらに具備し、
前記ソース、前記ドレイン及び前記出力電極のうち二つは、前記第１トンネルバリア上に形成され、残りの一つは、前記第２トンネルバリア上に形成されたことを特徴とする請求項２に記載の論理素子。
【請求項５】
前記チャンネルは、ハーフメタルから形成され、前記第１方向で、前記チャンネルのエネルギーバンドギャップが形成されたことを特徴とする請求項２に記載のスピン電界効果論理素子。
【請求項６】
前記ドレイン並びに出力電極は、それぞれ前記トンネルバリア上の強磁性層と、
前記強磁性層上のメタル層とを具備したことを特徴とする請求項３に記載のスピン電界効果論理素子。
【請求項７】
前記ドレイン並びに出力電極は、それぞれ前記強磁性層及び前記メタル層間に反強磁性層とをさらに具備したことを特徴とする請求項６に記載のスピン電界効果論理素子。
【請求項８】
前記ゲート電極に入力端子が連結され、前記出力電圧に出力端子が連結され、
前記ゲート電極にスレショルド電圧が印加されるとき、前記チャンネルは、前記第２方向のスピン電子を通過させるように反転され、前記出力端子の出力電圧は低く、前記入力端子に接地電圧が印加されるとき、前記出力端子には、前記出力電極に印加された電圧である高電圧が検出され、前記論理素子は、インバータ回路であることを特徴とする請求項２に記載のスピン電界効果論理素子。
【請求項９】
前記ドレインに連結された第１電圧源をさらに具備し、
前記チャンネルは、第１チャンネルと、前記第１チャンネル上の第２チャンネルとを具備し、前記ソースは、前記第１チャンネル上に形成され、前記ドレインは、前記第２チャンネル上に形成され、
前記ゲート電極は、前記第１チャンネル下の第１ゲート電極と、前記第２チャンネル上の第２ゲート電極とを具備し、
前記出力電極は、前記ドレイン及び前記第１電圧源間に連結され、
前記ソース及び前記ドレインは、第１方向に磁化され、前記第１チャンネル及び第２チャンネルは、前記第１方向と反対方向である第２方向に磁化されたスピン電子を通過させることを特徴とする請求項１に記載のスピン電界効果論理素子。
【請求項１０】
前記第１チャンネル上で、前記ソース及び前記第２チャンネル下に形成された第１トンネルバリアと、
前記第２チャンネル上で、前記ドレイン及び前記出力電極下に形成された第２トンネルバリアとをさらに具備したことを特徴とする請求項９に記載のスピン電界効果論理素子。
【請求項１１】
前記第１チャンネル及び前記第２チャンネルは、ハーフメタルから形成されたことを特徴とする請求項１０に記載のスピン電界効果論理素子。
【請求項１２】
前記ソース及び前記ドレインは、それぞれ前記トンネルバリア上の強磁性層と、
前記強磁性層上のメタル層とを具備したことを特徴とする請求項１１に記載のスピン電界効果論理素子。
【請求項１３】
前記第１チャンネル及び前記第２チャンネルのうち、少なくともいずれか一つが前記第２方向に磁化された状態であるとき、前記ソース及び前記出力電圧間に第１抵抗がかかり、
前記第１チャンネル及び前記第２チャンネルいずれも第１方向に磁化された状態であるとき、前記ソース及び前記出力電圧間に第２抵抗がかかり、
前記第１電圧源及び前記出力電極間の第３抵抗は、前記第１抵抗及び前記第２抵抗の間であることを特徴とする請求項１０に記載のスピン電界効果論理素子。
【請求項１４】
前記第１ゲート電極及び前記第２ゲート電極は、それぞれ第１入力端子及び第２入力端子に電気的に連結され、前記出力電極は、出力端子に電気的に連結され、前記第１ゲート電極及び前記第２ゲート電極に、それぞれスレショルド電圧を印加するとき、前記第１チャンネル及び第２チャンネルは、前記第１方向電子スピンを通過させるように反転され、前記出力端子では、前記ソースからの第１電流が第１電圧として検出され、
前記第１ゲート電極及び前記第２ゲート電極のうち、少なくとも一つにスレショルド電圧より低電圧が印加されるとき、前記出力端子では、前記第１電圧源からの第２電流が第２電圧として検出され、前記第２電圧は、前記第１電圧より高く、前記論理素子は、ＮＡＮＤ回路であることを特徴とする請求項１３に記載のスピン電界効果論理素子。
【請求項１５】
前記チャンネルは第１チャンネルであり、前記第１チャンネル上の第２チャンネル及び第３チャンネルをさらに具備し、
前記ゲート電極は、前記第２チャンネル上の第１ゲート電極と、前記第３チャンネル上の第２ゲート電極とを具備し、
前記ドレインは、前記第２チャンネル及び前記第３チャンネル上にそれぞれ形成された第１ドレイン及び第２ドレインを具備し、
前記ソースは、前記第１チャンネル上で、前記第２チャンネル及び前記第３チャンネルと離隔されるように形成され、
前記第１ドレイン及び前記第２ドレインに並列連結された第１電圧源を具備し、
前記出力電極は、前記第１電圧源及び前記第１ドレイン間に連結されたことを特徴とする請求項１に記載のスピン電界効果論理素子。
【請求項１６】
前記第１チャンネル下に配され、前記第１チャンネルの磁化方向を制御する第３ゲート電極をさらに具備することを特徴とする請求項１５に記載のスピン電界効果論理素子。
【請求項１７】
前記第１チャンネル上で、前記ソース、前記第２チャンネル及び前記第３チャンネル下部に形成された第１トンネルバリアと、
前記第２チャンネル及び前記第１ドレイン間に形成された第２トンネルバリアと、
前記第３チャンネル及び前記第２ドレイン間に形成された第３トンネルバリアとをさらに具備したことを特徴とする請求項１５に記載のスピン電界効果論理素子。
【請求項１８】
前記第１チャンネルないし前記第３チャンネルは、ハーフメタルから形成されたことを特徴とする請求項１５に記載のスピン電界効果論理素子。
【請求項１９】
前記第１チャンネルないし前記第３チャンネルは、同じ第１方向に磁化されたことを特徴とする請求項１５に記載のスピン電界効果論理素子。
【請求項２０】
前記第２チャンネル及び前記第３チャンネルのうち、少なくともいずれか一つが第１方向に磁化された状態であるとき、前記ソース及び前記出力電極間に第１抵抗がかかり、
前記第１チャンネル及び前記第２チャンネルいずれも第２方向に磁化された状態であるとき、前記ソース及び前記出力電極間に第２抵抗がかかり、
前記第１電圧源及び前記出力電極間の第３抵抗は、前記第１抵抗及び前記第２抵抗の間であることを特徴とする請求項１９に記載のスピン電界効果論理素子。
【請求項２１】
前記第１ゲート電極及び前記第２ゲート電極は、それぞれ第１入力端子及び第２入力端子に電気的に連結され、前記出力電極は、出力端子に電気的に連結され、前記第１ゲート電極及び前記第２ゲート電極にそれぞれ対応するスレショルド電圧を印加すれば、前記第１チャンネル及び前記第２チャンネルは、前記第１方向と反対方向である第２方向の電子スピンを通過させるように反転され、前記第１電圧源からの第１電流は、前記出力端子で第１電圧として測定され、
前記第１ゲート電極及び前記第２ゲート電極のうち、少なくとも一つに当該スレショルド電圧より低電圧が印加されるとき、前記ソースからの第２電流が、前記出力端子で、第２電圧として測定され、前記第１電圧は、前記第２電圧より大きく、前記論理素子は、ＡＮＤ回路であることを特徴とする請求項２０に記載のスピン電界効果論理素子。
【請求項２２】
前記第１チャンネルは、第１方向に磁化され、前記第２チャンネル及び前記第３チャンネルは、前記第１方向と反対方向である第２方向に磁化されたことを特徴とする請求項１５に記載のスピン電界効果論理素子。
【請求項２３】
前記第２チャンネル及び前記第３チャンネルのうち、少なくともいずれか一つが、前記第１方向に磁化された状態であるとき、前記ソース及び前記出力電極間に第１抵抗がかかり、
前記第１チャンネル及び前記第２チャンネルいずれも、前記第２方向に磁化された状態であるとき、前記ソース及び前記出力電極間に第２抵抗がかかり、
前記第１電圧源及び前記出力電極間の第３抵抗は、前記第１抵抗及び前記第２抵抗の間であるスピン電界効果トランジスタを利用したことを特徴とする請求項２２に記載のスピン電界効果論理素子。
【請求項２４】
前記第１ゲート電極及び前記第２ゲート電極は、それぞれ第１入力端子及び第２入力端子に電気的に連結され、前記出力電極は、出力端子に電気的に連結され、前記第１ゲート電極及び前記第２ゲート電極のうち、少なくとも一つにスレショルド電圧を印加すれば、当該チャンネルは、前記第１方向の電子スピンを通過させるように反転され、前記ソースに入力されたスピン電子が、前記出力端子で低電圧として測定され、
前記第１ゲート電極及び前記第２ゲート電極に、当該スレショルド電圧より低電圧が印加されるとき、前記出力端子で、前記第１電圧源からの電流が高電圧として検出され、前記論理素子は、ＮＯＲ回路であることを特徴とする請求項２３に記載のスピン電界効果論理素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スピン電界効果論理素子に関する。
【背景技術】
【０００２】
半導体素子をナノスケールで製造するとき、キャリア移動度の上昇率が素子の集積度について行けず、素子のサイズ縮小にもかかわらず、パワー要求量が減少しないという問題が発生しうる。かような問題を解決するために、電子のスピンを利用する技術が提案されている。
【０００３】
スピントランジスタは、スピン分極された電子の移動によってターンオンされる素子であり、電子の移動に消耗される電力が少なく、ターンオンされる速度が速くなりうる。
【０００４】
従来のトランジスタを利用した論理素子は、多数のトランジスタを必要とし、複雑な構造を有する。スピントランジスタを利用し、新しい構造の論理素子を構成するとき、構成要素を減らすことができる。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の一実施形態によれば、スピン電界効果論理素子を提供する。
【課題を解決するための手段】
【０００６】
本発明の一実施形態によるスピン電界効果論理素子は、ゲート電極と、前記ゲート電極上で、スピン分極された電子を選択的に通過させる磁性物質のチャンネルと、前記チャンネル上のソースと、前記ソースからの電子が出て行くドレイン並びに出力電極とを具備し、前記ゲート電極は、前記ソースから前記チャンネルに注入される電子を選択的に通過させるために、前記チャンネルの磁化状態を制御する。
【０００７】
本発明の一局面によれば、前記チャンネルは、第１方向にスピン分極された電子を選択的に通過させ、前記ドレイン及び前記出力電極は、それぞれ磁性物質によって形成され、前記ドレインは、前記第１方向と反対方向である第２方向に磁化され、前記出力電極は、前記第１方向に磁化される。
【０００８】
本発明によれば、前記チャンネル上のトンネルバリアをさらに具備し、前記ソース、前記ドレイン及び前記出力電極は、前記トンネルバリア上に配されうる。
【０００９】
また、前記チャンネル上部の第１トンネルバリアと、前記チャンネル下部の第２トンネルバリアとをさらに具備し、前記ソース、前記ドレイン及び前記出力電極のうち、二つは前記第１トンネルバリア上に形成され、残りの一つは、前記第２トンネルバリア上に形成されうる。
【００１０】
前記チャンネルは、ハーフメタルから形成され、前記第１方向で前記チャンネルのエネルギーバンドギャップが形成される。
【００１１】
前記ドレイン並びに出力電極は、それぞれ前記トンネルバリア上の強磁性層と、前記強磁性層上のメタル層とを具備できる。
【００１２】
前記ドレイン並びに出力電極は、それぞれ前記強磁性層及び前記メタル層間に反強磁性層とをさらに具備できる。
【００１３】
前記ゲート電極に入力端子が連結され、前記出力電圧に出力端子が連結され、前記ゲート電極にスレショルド電圧が印加されるとき、前記チャンネルは、前記第２方向のスピン電子を通過させるように反転され、前記出力端子の出力電圧は低く、前記入力端子に接地電圧が印加されるとき、前記出力端子には、前記出力電極に印加された電圧である高電圧が検出され、前記論理素子は、インバータ回路である。
【００１４】
本発明の実施形態による論理素子は、前記ドレインに連結された第１電圧源をさらに具備し、前記チャンネルは、第１チャンネル及び前記第１チャンネル上方の第２チャンネルを具備し、前記ソースは、前記第１チャンネル上に形成され、前記ドレインは、前記第２チャンネル上に形成され、前記ゲート電極は、前記第１チャンネル下方の第１ゲート電極と、前記第２チャンネル上方の第２ゲート電極とを具備し、前記ドレインに連結された第１電圧源を具備し、前記出力電極は、前記ドレイン及び前記第１電圧源間に連結され、前記ソース及び前記ドレインは、第１方向に磁化され、前記第１チャンネル及び第２チャンネルは、前記第１方向と反対方向である第２方向に磁化されたスピン電子を通過させる。
【００１５】
前記第１チャンネル及び第２チャンネルのうち、少なくともいずれか一つが前記第２方向に磁化された状態であるとき、前記ソース及び前記出力電圧間に第１抵抗がかかり、前記第１チャンネル及び第２チャンネルいずれも第１方向に磁化された状態であるとき、前記ソース及び前記出力電圧間に第２抵抗がかかり、前記第１電圧源及び前記出力電極間の第３抵抗は、前記第１抵抗及び前記第２抵抗の間である。
【００１６】
前記第１ゲート電極及び第２ゲート電極は、それぞれ第１入力端子及び第２入力端子に電気的に連結され、前記出力電極は、出力端子に電気的に連結され、前記第１ゲート電極及び前記第２ゲート電極にそれぞれスレショルド電圧を印加するとき、前記第１チャンネル及び第２チャンネルは、前記第１方向電子スピンを通過させるように反転され、前記出力端子の出力電極では、前記ソースからの第１電流が第１電圧として検出され、前記第１ゲート電極及び前記第２ゲート電極のうち、少なくとも一つにスレショルド電圧より低電圧が印加されるとき、前記出力端子で出力電圧は、前記第１電圧源からの電圧である高電圧であり、第２電流が第２電圧として検出され、前記第２電圧は、前記第１電圧より高く、前記論理素子は、ＮＡＮＤ回路である。
【００１７】
本発明の他の局面によれば、前記チャンネルは第１チャンネルであり、前記第１チャンネル上方の第２チャンネル及び第３チャンネルをさらに具備し、前記ゲート電極は、前記第２チャンネル上の第１ゲート電極と、前記第３チャンネル上の第２ゲート電極とを具備し、前記ドレインは、前記第２チャンネル及び前記第３チャンネル上にそれぞれ形成された第１ドレイン及び第２ドレインを具備し、前記ソースは、前記チャンネル上で前記第２チャンネル及び前記第３チャンネルと離隔されるように形成され、前記第１ドレイン及び前記第２ドレインに並列連結された第１電圧源を具備し、前記出力電極は、前記第１電圧源及び前記第１ドレイン間に連結される。
【００１８】
前記第１チャンネルは、第１方向に磁化され、前記第２チャンネル及び前記第３チャンネルは、前記第１方向と反対方向である第２方向に磁化される。
【００１９】
前記第１チャンネルの下方に配され、前記第１チャンネルの磁化方向を制御する第３ゲート電極をさらに具備できる。
【００２０】
本発明の他の局面によれば、前記第１チャンネルないし前記第３チャンネルは、同じ第１方向に磁化される。
【００２１】
前記第２チャンネル及び第３チャンネルのうち、少なくともいずれか一つが第１方向に磁化された状態であるとき、前記ソース及び前記出力電極間に第１抵抗がかかり、前記第１チャンネル及び第２チャンネルいずれも第２方向に磁化された状態であるとき、前記ソース及び前記出力電極間に第２抵抗がかかり、前記第１電圧源及び前記出力電極間の第３抵抗は、前記第１抵抗及び前記第２抵抗の間である。
【００２２】
前記第１ゲート電極及び第２ゲート電極は、それぞれ第１入力端子及び第２入力端子に電気的に連結され、前記出力電極は、出力端子に電気的に連結され、前記第１ゲート電極及び前記第２ゲート電極にそれぞれ対応するスレショルド電圧を印加すれば、前記第１チャンネル及び第２チャンネルは、前記第１方向と反対方向である第２方向の電子スピンを通過させるように反転され、前記第１電圧源からの第１電流は、前記出力端子で第１電圧として測定され、前記第１ゲート電極及び前記第２ゲート電極のうち、少なくとも一つに当該スレショルド電圧より低電圧が印加されるとき、前記出力端子の出力電圧は、前記前記ソースからの第２電流が入力されたスピン電子が、前記ドレインを介して、前記出力電極端子で第２電圧として測定され、前記第１電圧は、前記第２電圧より大きく、前記論理素子は、ＡＮＤ回路である。
【００２３】
本発明の他の局面によれば、前記第１チャンネルは、第１方向に磁化され、前記第２チャンネル及び前記第３チャンネルは、前記第１方向と反対方向である第２方向に磁化される。
【００２４】
前記第２チャンネル及び第３チャンネルのうち、少なくともいずれか一つが前記第１方向に磁化された状態であるとき、前記ソース及び前記出力電極間に第１抵抗がかかり、前記第１チャンネル及び第２チャンネルいずれも前記第２方向に磁化された状態であるとき、前ソース及び前記出力電極間に第２抵抗がかかり、前記第１電圧源及び前記出力電極間の第３抵抗は、前記第１抵抗及び前記第２抵抗の間である。
【００２５】
前記第１ゲート電極及び第２ゲート電極は、それぞれ第１入力端子及び第２入力端子に電気的に連結され、前記出力電極は、出力端子に電気的に連結され、前記第１ゲート電極及び前記第２ゲート電極のうち、少なくとも一つにスレショルド電圧を印加すれば、当該チャンネルは、前記第１方向の電子スピンを通過させるように反転され、前記ソースに入力されたスピン電子が、前記ドレインを介して、前記出力端子で低電圧として電極で検出されて低電圧として出力測定され、前記第１ゲート電極及び前記第２ゲート電極に、当該スレショルド電圧より低電圧が印加されるとき、前記出力端子での出力電圧は、前記第１電圧源からの電流が高電圧として検出されて高く、前記論理素子は、ＮＯＲ回路である。
【発明の効果】
【００２６】
本発明の実施形態によるスピン電界効果論理素子は、作動時間が速く、消費電力が低い。また、簡単な構成によって論理素子が構成される。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施形態によるスピン電界効果論理素子の概略的断面図である。
【図２】図１の論理素子の駆動原理について説明する図面である。
【図３】図１の論理素子の駆動原理について説明する図面である。
【図４】図１の論理素子の駆動原理について説明する図面である。
【図５】図１の論理素子の駆動原理について説明する図面である。
【図６】図１のインバータ特性を示す真理表である。
【図７】本発明の他の実施形態によるスピン電界効果論理素子の構成を示す断面図である。
【図８】本発明の実施形態によるスピン電界効果論理素子の構成を示す断面図である。
【図９】本発明の実施形態によるＮＡＮＤ動作について説明する図面である。
【図１０】本発明の実施形態によるＮＡＮＤ動作について説明する図面である。
【図１１】図８のＮＡＮＤ特性を示す真理表である。
【図１２】本発明の実施形態によるスピン電界効果論理素子を示す斜視図である。
【図１３】本発明の実施形態によるＡＮＤ動作について説明する図面である。
【図１４】本発明の実施形態によるＡＮＤ動作について説明する図面である。
【図１５】図１２のＡＮＤ特性を示す真理表である。
【図１６】本発明の他の実施形態によるスピン電界効果論理素子を示す斜視図である。
【図１７】本発明の実施形態によるＮＯＲ動作について説明する図面である。
【図１８】本発明の実施形態によるＮＯＲ動作について説明する図面である。
【図１９】図１６のＮＯＲ特性を示す真理表である。
【図２０】ＡＮＤ及びＮＯＲ動作を示す本発明の他の実施形態によるスピン電界効果論理素子を示す斜視図である。
【発明を実施するための形態】
【００２８】
以下、添付された図面を参照しつつ、本発明の例示的実施形態によるスピン電界効果論理素子について詳細に説明する。この過程で、図面に図示された層や領域の厚さは、明細書の明確性のために、誇張されて図示されている。
【００２９】
図１は、本発明の実施形態によるインバータ特性を有したスピン電界効果論理素子１００の概略的な断面図である。
【００３０】
図１を参照すれば、ゲート電極１１０上に、ゲートオキサイド１１２、チャンネル１２０、トンネルバリア１２２が順次に積層されている。トンネルバリア１２２上には、互いに離隔されたソース１３０、ドレイン１４０及び出力電極１５０が形成されている。
【００３１】
ゲート電極１１０は、アルミニウム（Ａｌ）またはポリシリコンから形成されうる。ゲートオキサイド１１２は、シリコンオキサイドによって形成されうる。
【００３２】
トンネルバリア１２２は、ＴＭＲ（ｔｕｎｎｅｌｉｎｇ  ｍａｇｎｅｔｏ  ｒｅｓｉｓｔｉｖｉｔｙ）素子において、両側の磁化層間に配される物質のようなものでありうる。例えば、ＭｇＯ、アルミニウム酸化物（ＡｌＯｘ）、例えばＡｌ２Ｏ３が使われうる。
【００３３】
ソース１３０は、金属層によって形成されうる。ソース１３０が一般金属から形成される場合、アップスピン電子とダウンスピン電子との状態密度（ＤＯＳ：ｄｅｎｓｉｔｙ  ｏｆ  ｓｔａｔｅｓ）の大きさがほぼ同一に形成されうる。
【００３４】
ドレイン１４０は、磁性物質、例えば強磁性物質によって形成されうる。ドレイン１４０は、トンネルバリア１２２上の強磁性層１４２及びメタル層１４６を具備できる。ドレイン１４０は、強磁性層１４２及びメタル層１４６間に、反強磁性層１４４をさらに具備することもできる。反強磁性層１４４は、強磁性層１４２のスピン分極された電子のスピン方向を固定させる。
【００３５】
出力電極１５０は、磁性物質、例えば強磁性物質によって形成されうる。出力電極１５０は、トンネルバリア１２２上の強磁性層１５２及びメタル層１５６を具備できる。出力電極１５０は、強磁性層１５２及びメタル層１５６間に、反強磁性層１５４をさらに具備することもできる。
【００３６】
強磁性金属としては、ＮｉＦｅ合金、ＣｏＦｅ合金、ＣｏＦｅＢ合金、Ｆｅ、Ｃｏ、Ｍｎ、パーマロイ（ｐｅｒｍａｌｌｏｙ）などが使われうる。強磁性層１４２，１５２は、一方向、例えばアップスピン電子がダウンスピン電子より状態密度（ＤＯＳ）が高く形成されうる。これに比べ、一般金属は、アップスピン電子とダウンスピン電子との状態密度（ＤＯＳ）が同じであり、ソース１２０の場合は、一般金属から形成されもする。
【００３７】
反強磁性層１４４，１５４は、ＦｅＭｎ、ＰｔＭｎ、ＰｔＣｒＭｎなどから形成されうる。
【００３８】
ドレイン１４０及び出力電極１５０は、電子のスピン方向が互いに異なる方向に優勢に形成される。
【００３９】
チャンネル１２０は、ハーフメタルから形成されうる。チャンネル１２０は、磁性半導体または強磁性体によっても形成されうる。前記チャンネル１２０は、磁性酸化物、磁性二重ペロブスカイト構造（ｄｏｕｂｌｅ  ｐｅｒｏｖｓｋｉｔｅ  ｓｔｒｕｃｔｕｒｅ）物質、磁性ホイスラー合金（Ｈｅｕｓｌｅｒ  ａｌｌｏｙ）、磁性半ホイスラー合金（ｈａｌｆ  Ｈｅａｕｌｓｅｒ  ａｌｌｏｙ）及びハーフメタル性質を有した半導体によって形成されうる。
【００４０】
前記磁性酸化物は、ＣｒＯ２、Ｆｅ３Ｏ４、ＮｉＯ、ＴｉＯ２でありうる。
【００４１】
前記磁性二重ペロブスカイト構造物質は、化学組成は、Ａ２ＢＢ’Ｏ６で表現され、Ａは、Ｃａ、Ｓｒ、Ｂａのうち選択された少なくともいずれか一つであり、Ｂは、３ｄ軌道遷移金属、例えばＦｅまたはＣｏであり、Ｂ’は、４ｄ軌道遷移金属、例えばＭｏまたはＲｅに該当する。例えば、Ｓｒ２ＦｅＭｏＯ６、Ｓｒ２ＦｅＲｅＯ６などがある。
【００４２】
前記磁性ホイスラー合金は、Ｘ２ＹＺからなる組成のうち、選択された少なくとも一つからなり、Ｘは、Ｃｏ、Ｆｅ、Ｒｕのうち選択された少なくともいずれか一つであり、Ｙは、Ｃｒ、Ｍｎのうち一つであり、Ｚは、Ｓｉ、Ｇｅ、Ｓｎ、Ａｌ、Ｇａ、Ｓｂ、Ｐｂのうち一つである。例えば、Ｃｏ２ＣｒＡｌ、Ｃｏ２ＭｎＳｉが使われうる。
【００４３】
前記磁性半ホイスラー合金は、ＮｉＭｎＳｂ、ＰｄＭｎＳｂ、ＰｔＭｎＳｂ、ＣｏＭｎＳｂ、ＩｒＭｎＳｂ、ＮｉＣｒＳｂ、ＦｅＭｎＳｂ、ＣｏＣｒＳｂ、ＮｉＶＳｂ、ＣｏＶＳｂ、ＣｏＴｉＳｂ、ＮｉＭｎＳｅ、ＮｉＭｎＴｅ、ＣｏＦｅＳｂ、ＮｉＦｅＳｂ、ＲｈＭｎＳｂからなるグループのうち、選択された一つでありうる。
【００４４】
前記ハーフメタル性質を示す半導体は、ＣｒＡｓ、ＭｎＡｓ、ＣｒＳｅのうち一つでありうる。
【００４５】
前記チャンネル１２０は、半導体に遷移金属をドーピングして磁性を示すように作られた希釈された磁性半導体（ｄｉｌｕｔｅ  ｍａｇｎｅｔｉｃ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）物質によって形成されもする。前記希釈された磁性半導体は、（Ｉｎ，Ｍｎ）Ａｓ、（Ｇａ，Ｍｎ）Ａｓ、（Ｚｎ，Ｃｏ）Ｏ、（Ｚｎ，Ｖ）Ｏ、（Ｇａ，Ｍｎ）Ｎ、（Ｇａ，Ｃｒ）Ｎ、（Ｃｄ，Ｍｎ）ＧｅＰ２、（Ｚｎ，Ｍｎ）ＧｅＰ２、（Ｔｉ，Ｃｒ）Ｏ２、（Ｚｎ、Ｃｒ）Ｓｅのうち一つでありうる。ここで、括弧内の前者はホストであり、後者はドーピング物質（または置換物質）である。それ以外にも、ＮｉＭｎＳｂ、Ｌａ（１−ｘ）ＡｘＭｎＯ３（Ａ＝Ｃａ，Ｂａ，Ｓｒ、０．２＜ｘ＜０．３）のようなマンガナイト（Ｍａｎｇａｎｉｔｅ）系、及びＣｕドーピングＧａＮのような遷移金属ドーピング半導体（ｔｒａｎｓｉｔｉｏｎ  ｍｅｔａｌ  ｄｏｐｅｄ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）なども、ハーフメタルの特性を有する。
【００４６】
チャンネル１２０は、ソース１３０及びドレイン１４０間と、ソース１３０及び出力電極１５０間とのスピン電子の通路である。チャンネル１２０は、ソース１３０から注入される特定の方向、例えばアップスピン方向またはダウンスピン方向のスピン電子を選択的に通過させるフィルタの役割を行う。チャンネル１２０は、出力電極１５０のスピン電子の方向と同じ方向のスピン電子を通過させるようにセットされる。
【００４７】
かようなチャンネル１２０のフィルタの役割は、ゲート電極１１０にかかるゲート電圧Ｖｇによって、通過させる電子のスピン方向を決定することである。すなわち、ゲート電極１１０にかかったゲート電圧Ｖｇが、スレショルド電圧より高ければ、チャンネル１２０のスピン方向が反転され、従って、チャンネル１２０を通過するスピン電子の方向が変更される。
【００４８】
トンネルバリア１２２は、前記チャンネル１２０に進入する望ましくないスピン方向を有した電子をフィルタリングする役割を補助し、チャンネル１２０からドレイン１４０及び出力電極１５０に、望ましくないスピン方向を有した電子が通過することをフィルタリングする役割を行う。
【００４９】
本発明の一実施形態によるスピン電界効果論理素子１００は、電界効果トランジスタを含むことができる。
【００５０】
ハーフメタルは、ダウンスピン電子とアップスピン電子とを有し、１つのスピン電子で、フェルミ（Ｆｅｒｍｉ）レベル周囲でギャップが形成されて半導体の性質を有し、残りの他のスピン電子では、メタルの性質を有する。チャンネル１２０は、ドレイン１４０のメインスピン電子のスピン方向に、エネルギーバンドギャップを形成するようにセットされる。
【００５１】
図２及び図３は、図１の論理素子１００の駆動原理について説明する図面である。
【００５２】
図１の論理素子１００の駆動方法について、図２及び図３を参照して説明する。
【００５３】
図２を参照すれば、ソース１３０が一般金属層から形成された場合、アップスピン電子とダウンスピン電子との状態密度が同一になる。ドレイン１４０は、アップスピン電子が優勢に形成されている。チャンネル１２０は、アップスピン電子でエネルギーバンドギャップが形成され、ダウンスピン電子を選択して通過させる。
【００５４】
ドレイン１４０に所定の第１電圧Ｖ１である１Ｖ電圧を印加すれば、ソース１３０からのダウンスピン電子は、チャンネル１２０を通過するが、ドレイン１４０では、アップスピン電子が優勢であるので、ドレイン１４０には電流がほとんど流れない。図１を参照すれば、チャンネル１２０での電子スピンが矢印Ａ方向に形成され、チャンネル１２０の電子スピンとドレイン１４０の電子スピンは、反平行（ａｎｔｉ−ｐａｒａｌｌｅｌ）状態になる。
【００５５】
図３を参照すれば、ゲート１１０に、スレショルド電圧、例えば０．５Ｖを印加すれば、チャンネル１２０のアップスピン電子の伝導（ｃｏｎｄｕｃｔｉｏｎ）バンドがソース１３０のＦｅｒｍｉレベルＥＦと整列される。図１を参照すれば、チャンネル１２０での電子スピンが矢印Ｂ方向に形成され、チャンネル１２０の電子スピンとドレイン１４０の電子スピンは、平行（ｐａｒａｌｌｅｌ）状態になる。
【００５６】
従って、アップスピン電子がチャンネル１２０を通過し、アップスピン電子は、ドレイン１４０に良好に流れる。
【００５７】
図４を参照すれば、出力電極１５０は、ダウンスピン電子が優勢に形成されている。チャンネル１２０は、アップスピン電子でエネルギーバンドギャップが形成され、ダウンスピン電子を選択して通過させる。
【００５８】
出力電極１５０に所定の第２電圧Ｖ２である１Ｖ電圧を印加すれば、ソース１３０からのダウンスピン電子は、チャンネル１２０を通過し、出力電極１５０に良好に流れる。図１を参照すれば、チャンネル１２０での電子スピンが矢印Ａ方向に形成され、チャンネル１２０の電子スピンと出力電極１５０の電子スピンは、平行（ｐａｒａｌｌｅｌ）状態になる。
【００５９】
図５を参照すれば、ゲート１１０にスレショルド電圧、例えば０．５Ｖを印加すれば、チャンネル１２０のアップスピン電子の伝導バンドがソース１３０のフェルミレベルＥＦと整列される。図１を参照すれば、チャンネル１２０での電子スピンが矢印Ｂ方向に形成され、チャンネル１２０の電子スピンと出力電極１５０の電子スピンは、反平行（ａｎｔｉ−ｐａｒａｌｌｅｌ）状態になる。
【００６０】
従って、アップスピン電子がチャンネル１２０を通過し、アップスピン電子は、出力電極１５０にはほとんど流れず、ドレイン電極１４０に流れる。従って、出力電極１５０で測定した電流は低くなる。
【００６１】
図６は、図１の論理素子の真理表である。ゲート電極１１０が入力端子に電気的に連結され、出力電極１５０が出力端子に電気的に連結される。出力電極１５０で検出された電流を出力電流Ｉｏｕｔという。出力電流Ｉｏｕｔは、出力電圧Ｖｏｕｔに換算される。ゲート電圧Ｖｇがスレショルド電圧Ｖｔｈより高電圧であるとき、ソース１３０からチャンネル１２０に引き入れられたスピン電子は、ドレイン１４０のスピン電子と平行し、ドレイン１４０に流れ、出力電極１５０で検出された出力電流Ｉｏｕｔは、相対的に低い電流Ｉｌｏｗとなる。ゲート電圧Ｖｇがスレショルド電圧Ｖｔｈより低電圧、例えば接地電圧Ｖ０であるとき、ソース１３０からチャンネル１２０に引き入れられたスピン電子は、出力電極１５０のスピン電子と平行し、出力電極１５０に流れ、出力電極１５０で検出された出力電流Ｉｏｕｔは、相対的に高い電流Ｉｈｉｇｈが検出される。従って、本発明の実施形態による論理素子１００は、インバータ回路になりうる。インバータ論理素子１００は、簡単な構成を有する。
【００６２】
図７は、本発明の他の実施形態によるインバータ特性を有したスピン電界効果論理素子２００の構成を示す断面図である。
【００６３】
図７を参照すれば、チャンネル２２０の第１面上のゲートオキサイド２１２上にゲート電極２１０と、第１トンネルバリア２２１上にドレイン２４０が形成されている。チャンネル２２０の第２面上に第２トンネルバリア２２２が形成され、第２トンネルバリア２２２上には、互いに離隔されたソース２３０及び出力電極２５０が形成されている。ドレイン２４０及び出力電極２５０の位置は変わることも可能である。また、ソース２３０及びドレイン２４０の位置も変わることが可能である。
【００６４】
ゲート電極２１０は、アルミニウム（Ａｌ）またはポリシリコンによって形成されうる。ゲートオキサイド２１２は、シリコンオキサイドによって形成されうる。
【００６５】
第１トンネルバリア２２１及び第２トンネルバリア２２２は、ＴＭＲ素子において、両側の磁化層間に配される物質のようなものでありうる。例えばＭｇＯ、アルミニウム酸化物（ＡｌＯｘ）、例えばＡｌ２Ｏ３が使われうる。
【００６６】
ソース２３０は、金属層によって形成されうる。ソース２３０は、一般金属から形成される場合、アップスピンとダウンスピンとの大きさが同一に形成されうる。
【００６７】
ドレイン２４０は、磁性物質、例えば強磁性物質によって形成されうる。ドレイン２４０は、第１トンネルバリア２２１上に、強磁性層２４２及びメタル層２４６を具備できる。ドレイン２４０は、強磁性層２４２及びメタル層２４６間に、反強磁性層２４４をさらに具備することもできる。反強磁性層２４４は、強磁性層２４２のスピン分極された電子のスピン方向を固定する。
【００６８】
出力電極２５０は、磁性物質、例えば強磁性物質によって形成されうる。出力電極２５０は、第２トンネルバリア２２２上に、強磁性層２５２及びメタル層２５６を具備できる。出力電極２５０は、強磁性層２５２及びメタル層２５６間に、反強磁性層２５４をさらに具備することもできる。
【００６９】
ドレイン２４０及び出力電極２５０は、スピン方向が互いに異なる方向に優勢に形成される。
【００７０】
チャンネル２２０は、例えばハーフメタルから形成されうる。
【００７１】
本発明の実施形態によるスピン電界効果論理素子２００は、電界効果トランジスタを含むことが可能である。論理素子２００の作用は、実質的に論理素子１００の作用と同一なので、詳細な説明は省略する。
【００７２】
図８は、本発明の実施形態によるＮＡＮＤ特性を有したスピン電界効果論理素子３００の構成を示す断面図である。
【００７３】
図８を参照すれば、ゲート電極３１０上に、ゲートオキサイド３１２、第１チャンネル３２０及び第１トンネルバリア３２２が順次に積層されている。第１トンネルバリア３２２上で、ソース３３０及び第２チャンネル３６０が離隔されて形成されている。第２チャンネル３６０上には、ゲートオキサイド３７２及び第２トンネルバリア３６２が離隔されて形成されている。ゲートオキサイド３７２上には、第２ゲート電極３７０が形成されており、第２トンネルバリア３６２上には、ドレイン３４０が形成されている。
【００７４】
ソース３３０には、接地電圧が印加されうる。ドレイン３５０には、第１電圧源３９０が連結され、ドレイン３５０及び第１電圧源３９０間には、出力ライン３８０が連結される。出力ライン２８０で、ソース３３０からドレイン３５０に流れる出力電流Ｉｏｕｔが測定されうる。第１ゲート電極３１０には、第１ゲート電圧Ｖｇ１が印加され、第２ゲート電極３７０には、第２ゲート電圧Ｖｇ２が印加される。
【００７５】
ソース３３０は、第１トンネルバリア３２２上に、順次に積層された強磁性層３３２、反強磁性層３３４、メタル層３３６を具備できる。
【００７６】
ドレイン３５０は、第２トンネルバリア３６２上に、順次に積層された強磁性層３４２、反強磁性層３４４、メタル層３４６を具備できる。
【００７７】
ソース３３０及びドレイン３４０の強磁性層３３２，３４２は、それぞれ同じ第１方向に磁化されたメインスピン電子を具備する。第１チャンネル３２０及び第２チャンネル３６０は、第１方向と反対方向である第２方向に磁化されたスピン電子を選択的に通過させるハーフメタルからなりうる。第１ゲート電極３１０に所定の第１スレショルド電圧Ｖｔｈ１が印加されれば、第１チャンネル３２０は、第１方向に磁化されたスピン電子を選択的に通過させる。第２ゲート電極３７０に、所定の第２スレショルド電圧Ｖｔｈ２が印加されれば、第２チャンネル３６０は、第１方向に磁化されたスピン電子を選択的に通過させる。
【００７８】
ソース３３０及びドレイン３４０間に、第１電圧Ｖ１を印加すれば、ソース３３０から電子が注入され、第１チャンネル３２０及び第２チャンネル３６０を介して、ドレイン３５０にスピン電子が移動する。
【００７９】
ソース３３０及びドレイン３４０間の抵抗は、ソース３３０及び第１チャンネル３２０間と、ドレイン３４０及び第２チャンネル３６０間との抵抗の和とすることが可能である。ソース３３０及び第１チャンネル３２０間の電子スピンが反平行であるとき、第１抵抗Ｒ１、平行であるとき、第２抵抗Ｒ２とし、ドレイン３４０及び第２チャンネル３６０間の電子スピンが反平行であるとき、第３抵抗Ｒ３とし、平行であるとき、第４抵抗Ｒ４とする場合、第１抵抗Ｒ１は、第２抵抗Ｒ２より大きく、第３抵抗Ｒ３は、第４抵抗Ｒ４より大きい。図８によれば、ソース３３０及びドレイン３４０間の抵抗は、第１抵抗Ｒ１と第３抵抗Ｒ３との和になる。第１電圧源３９０の抵抗３９２は、第２抵抗Ｒ２と第４抵抗Ｒ４との和より大きく、第１抵抗Ｒ１及び第４抵抗Ｒ４の和や、第２抵抗Ｒ２及び第３抵抗Ｒ３の和より小さく形成される。
【００８０】
また図８を参照すれば、ソース３３０及びドレイン３４０間に所定の第１電圧Ｖ１、例えば１Ｖ電圧を印加し、第１ゲート電極３１０及び第２ゲート電極３７０に接地電圧を印加する。ソース３３０及びドレイン３４０間の抵抗である第１抵抗Ｒ１及び第３抵抗Ｒ３の和が、第１電圧源３９２の抵抗３９２より大きいので、ソース３３０からドレイン３４０に流れる第１電流は、第１電圧源３９０から流れる第２電流より低くなるので、出力ライン３８０で検出される電流は、第１電圧Ｖ１からの第２電流となる。図１１を参照すれば、第１ゲート電極３１０及び第２ゲート電極３７０がそれぞれ第１入力端子及び第２入力端子に電気的に連結され、出力ライン３８０が出力端子に電気的に連結されれば、第１入力電圧Ｖｉｎｐｕｔ１及び第２入力電圧Ｖｉｎｐｕｔ２は、低電圧Ｖｌｏｗになり、出力電圧Ｖｏｕｔｐｕｔは、高電圧Ｖｈｉｇｈとなる。
【００８１】
第１ゲート電極３１０に、第１スレショルド電圧Ｖｔｈ１以上の第１ゲート電圧Ｖｇ１を印加する場合、第１チャンネル３２０は、図９から分かるように、チャンネルのスピン方向が反転される。従って、ソース３３０及びドレイン３４０間の抵抗は、第２抵抗Ｒ２及び第３抵抗Ｒ３の和になるが、抵抗３９２より大きいので、出力ライン３８０には、第２電流が検出される。出力ライン３８０は、出力電極と称することが可能である。従って、高い電流が検出される。図１１を参照すれば、前記第１入力電圧Ｖｉｎｐｕｔ１は、高電圧Ｖｈｉｇｈであり、第２入力電圧Ｖｉｎｐｕｔ２は、低電圧Ｖｌｏｗになり、出力電圧Ｖｏｕｔｐｕｔは、高電圧Ｖｈｉｇｈになる。
【００８２】
第１ゲート電極３１０の代わりに、第２ゲート電極３７０に、第２スレショルド電圧Ｖｔｈ２以上の第２ゲート電圧Ｖｇ２を印加する場合、前記第１入力電圧Ｖｉｎｐｕｔ１は、低電圧Ｖｌｏｗであり、第２入力電圧Ｖｉｎｐｕｔ２は、高電圧Ｖｈｉｇｈになり、出力電圧Ｖｏｕｔｐｕｔは、高電圧Ｖｈｉｇｈになる。
【００８３】
図１０を参照すれば、第１ゲート電極３１０に、第１スレショルド電圧Ｖｔｈ１以上の第１ゲート電圧Ｖｇ１を印加し、第２ゲート電極に、第２スレショルド電圧Ｖｔｈ２以上の第２ゲート電圧Ｖｇ２を印加する。第１チャンネル３２０及び第２チャンネル３６０の通過電子スピンの方向が、ソース３３０及びドレイン３４０のメイン電子スピンと平行に形成される。従って、ソース３３０及びドレイン３４０間の抵抗が、第２抵抗Ｒ１及び第４抵抗Ｒ４の和となって、抵抗３９２より低くなり、ソース３３０からドレイン３４０に流れる第１電流が、出力ライン２８０で検出される。このときの電流値は第２電流より低く、電流Ｉｌｏｗとなる。図１１を参照すれば、第１入力電圧Ｖｉｎｐｕｔ１は、高電圧Ｖｈｉｇｈであり、第２入力電圧Ｖｉｎｐｕｔ２は、高電圧Ｖｈｉｇｈになり、出力電圧Ｖｏｕｔｐｕｔは、低電圧Ｖｌｏｗになる。
【００８４】
従って、第１ゲート電極３１０及び第２ゲート電極３７０が、それぞれ第１入力端子及び第２入力端子に電気的に連結され、出力ラインが出力端子に電気的に連結され、図１１のような真理表が得られるので、本発明の実施形態によるＮＡＮＤ論理素子の作用が証明される。
【００８５】
図１２は、本発明の実施形態によるＡＮＤ特性を有したスピン電界効果論理素子４００を示す斜視図である。
【００８６】
図１２を参照すれば、絶縁基板４０２上に、第１チャンネル４２０及び第１トンネルバリア４２２が積層されている。第１トンネルバリア４２２上には、ソース４３０、第２チャンネル４４２及び第３チャンネル４５２がそれぞれ形成されている。第２チャンネル４４２上には、第２トンネルバリア４４４及び第１ゲートオキサイド４１２が形成され、第２トンネルバリア４４４上には、第１ドレイン４４０が形成され、第１ゲートオキサイド４２３上には、第１ゲート電極４１０が形成されている。第３チャンネル４５２上には、第３トンネルバリア４５４及び第２ゲートオキサイド４７２が形成され、第３トンネルバリア４５４上には、第２ドレイン４５０が形成され、第２ゲートオキサイド４７２上には、第２ゲート電極４７０が形成されている。第１ドレイン４４０及び第２ドレイン４５０には、第１電圧源４９０が並列連結されている。第１電圧源４９０及び第１ドレイン４４０間には、出力ライン４８０が連結されている。参照番号４９２は、第１電圧源４９０及び出力ライン４８０間の抵抗である。出力ライン４８０で測定された電流が、ソース４３０からの電流である場合、第１電流であり、第１電圧源４９０からの電流である場合、第２電流となる。抵抗４９２は、第２チャンネル４４２または第３チャンネル４５２のスピン方向が、第１チャンネル４２２のスピン方向と平行するときの第１抵抗と、第２チャンネル４４２及び第３チャンネル４５２のスピン方向が、第１チャンネル４２２のスピン方向と反平行するときの第２抵抗との間の抵抗である。従って、第１電流は、第２電流より低く設定される。
【００８７】
第１チャンネル４２０は、ハーフメタルから形成され、第１方向のスピン電子を通過させるように磁化されている。第２チャンネル４４２及び第３チャンネル４５２は、第１方向のスピン電子を通過させるように形成されている。本発明の実施形態による論理素子の作用について、図１２ないし図１５を参照して説明する。
【００８８】
図１２及び図１５を参照すれば、ソース４３０に接地電圧を印加し、第１ゲート電極４１０及び第２ゲート電極４７０に接地電圧Ｖ０またはＶｌｏｗを印加し、第１電圧源４９０に第１電圧Ｖ１を印加すれば、ソース４３０から電子が、チャンネル４２０，４４２，４５２を通過し、ドレイン４４０，４５０側に流れる。ソース４３０が一般金属から形成された場合、第１方向のスピン電子と第２方向のスピン電子との量が同一である。第１方向のスピン電子が、チャンネル４２０，４４２，４５２を介して、第１ドレイン４４０及び第２ドレイン４５０に流れ、次に、出力ライン４８０に流れる。出力ライン４８０では、第１電流が検出される。出力ライン４８０は、出力電極と称することもできる。
【００８９】
第１ゲート電極４１０に、第１スレショルド電圧Ｖｔｈ１以上の第１ゲート電圧Ｖｇ１を印加すれば、図１３から分かるように、第２チャンネル４４２のスピン電子方向が、第１チャンネル４２０のスピン電子方向と反平行になるが、第３チャンネル４５２のスピン電子は、第１チャンネル４２０と平行になる。従って、第１電圧源４９０に第１電圧Ｖ１を印加すれば、ソース４３０からの第１方向スピン電子は、抵抗が低い第３チャンネル４５２を介して、第２ドレイン４５０に流れ、出力ライン４８０では、第１電流が検出される。
【００９０】
第１ゲート電極４１０の代わりに、第２ゲート電極４７０に、第２スレショルド電圧Ｖｔｈ２以上の第２ゲート電圧Ｖｇ２を印加した場合には、ソース４３０からの第１方向スピン電子が、抵抗が低い第２チャンネル４４２を介して、第１ドレイン４４０に流れ、出力ライン４８０では、第１電流が検出される。
【００９１】
図１４を参照すれば、第１ゲート電極４１０及び第２ゲート電極４７０に、それぞれ第１スレショルド電圧Ｖｔｈ１及び第２スレショルド電圧Ｖｔｈ２を印加すれば、第１チャンネル４４２と第２チャンネル４５２は、それぞれ第１方向スピン電子が流れず、出力ライン４８０には、第１電圧源４９０からの電流が流れ、第２電流が検出される。第２電流は、第１電流より大きい。
【００９２】
図１５を参照すれば、第１ゲート電極４１０及び第２ゲート電極４７０が、それぞれ第１入力端子及び第２入力端子に電気的に連結され、出力ライン４８０が出力端子に電気的に連結され、図１５のような真理表が得られるので、本発明の実施形態によるＡＮＤ論理素子４００の作用が証明される。
【００９３】
図１６は、本発明の他の実施形態によるＮＯＲ特性を有したスピン電界効果論理素子５００を示す斜視図である。
【００９４】
図１６を参照すれば、絶縁基板５０２上に、第１チャンネル５２０及び第１トンネルバリア５２２が積層されている。第１トンネルバリア５２２上には、ソース５３０、第２チャンネル５４２及び第３チャンネル５５２がそれぞれ形成されている。第２チャンネル５４２上には、第２トンネルバリア５４４及び第１ゲートオキサイド５１２が形成され、第２トンネルバリア５４４上には、第１ドレイン５４０が形成され、第１ゲートオキサイド５２３上には、第１ゲート電極５１０が形成されている。第３チャンネル５５２上には、第３トンネルバリア５５４及び第２ゲートオキサイド５７２が形成され、第３トンネルバリア５５４上には、第２ドレイン５５０が形成され、第２ゲートオキサイド５７２上には、第２ゲート電極５７０が形成されている。第１ドレイン５４０及び第２ドレイン５５０には、第１電圧源５９０が並列連結されている。第１電圧源５９０及び第１ドレイン５４０間には、出力ライン５８０が連結されている。参照番号５９２は、第１電圧源５９０及び出力ライン５８０間の抵抗である。出力ライン５８０で測定された電流が、ソース５３０からの電流である場合、第１電流であり、第１電圧源５９０からの電流である場合、第２電流となる。抵抗５９２は、第２チャンネル５４２及び第３チャンネル５５２のスピン方向が、第１チャンネル５２２のスピン方向と反平行であるときの第１抵抗と、第２チャンネル５４２または第３チャンネル５５２のスピン方向が、第１チャンネル５２２のスピン方向と平行であるときの第２抵抗との間の抵抗である。従って、第１電流は、第２電流より低く設定される。
【００９５】
第１チャンネル５２０は、ハーフメタルから形成され、第１方向のスピン電子を通過させるように磁化されている。第２チャンネル５４２及び第３チャンネル５５２は、第２方向のスピン電子を通過させるように磁化されている。
【００９６】
本発明の実施形態による論理素子６００の作用について、図１６ないし図１９を参照して説明する。
【００９７】
図１６及び図１９を参照すれば、ソース５３０に接地電圧を印加し、第１ゲート電極４１０及び第２ゲート電極４７０に接地電圧Ｖ０またはＶｌｏｗを印加し、第１電圧源５９０に第１電圧Ｖ１を印加すれば、ソース５３０から電子がチャンネル５２０，５４２，５５２を通過し、ドレイン方向に流れる。ソース５３０が一般金属から形成された場合、第１方向のスピン電子と第２方向のスピン電子との量がほぼ同一でありえる。第１チャンネル５２０が、第２チャンネル５４２及び第３チャンネル５５２のスピン電子と反平行であるから、ソース５３０及びドレイン５４０，５５０間の抵抗が抵抗５９２より大きく形成され、従って、出力ライン５８０では、第１電圧源５９０からの第２電流、すなわち高い電流Ｉｈｉｇｈが検出される。
【００９８】
第１ゲート電極５１０に、第１スレショルド電圧Ｖｔｈ１以上の第１ゲート電圧Ｖｇ１を印加すれば、図１７から分かるように、第２チャンネル５４２のスピン電子方向が、第１チャンネル５２０のスピン電子方向と平行になる。従って、第１電圧源５９０に、第１電圧Ｖ１を印加すれば、ソース５３０からの第１方向スピン電子は、抵抗が低い第２チャンネル５４２を介して、第１ドレイン５４０に流れ、出力ライン５８０で第１電流が検出される。第１電流は、第２電流より低い電流である。
【００９９】
第１ゲート電極５１０の代わりに、第２ゲート電極５７０に第２スレショルド電圧Ｖｔｈ２以上の第２ゲート電圧Ｖｇ２を印加した場合には、ソース５３０からの第１方向スピン電子が、抵抗が低い第３チャンネル５５２を介して、第２ドレイン５５０に流れ、出力ライン５８０で第１電流が検出される。
【０１００】
図１８を参照すれば、第１ゲート電極５１０及び第２ゲート電極５７０に、それぞれ第１スレショルド電圧Ｖｔｈ１及び第２スレショルド電圧Ｖｔｈ２を印加すれば、第１チャンネル５４２と第２チャンネル５５２は、それぞれ第１方向スピン電子が良好に流れ、出力ライン５８０で第１電流が検出される。
【０１０１】
図１９を参照すれば、第１ゲート電極５１０及び第２ゲート電極５７０が、それぞれ第１入力端子及び第２入力端子に電気的に連結され、出力ライン５８０は、出力端子に電気的に連結され、図１９のような真理表が得られるので、本発明の実施形態によるＮＯＲ論理素子５００の作用が証明される。
【０１０２】
図２０は、ＡＮＤ及びＮＯＲ動作を示す本発明の他の実施形態による論理素子６００を示す斜視図である。
【０１０３】
図２０を参照すれば、コントロールゲート６０２上に、第３ゲートオキサイド６０４が形成されている。第３ゲートオキサイド上に、第１チャンネル６２０及び第１トンネルバリア６２２が積層されている。第１トンネルバリア６２２上には、ソース６３０、第２チャンネル６４２及び第３チャンネル６５２がそれぞれ形成されている。第２チャンネル６４２上には、第２トンネルバリア６４４及び第１ゲートオキサイド６１２が形成され、第２トンネルバリア６４４上には、第１ドレイン６４０が形成され、第１ゲートオキサイド６１２上には、第１ゲート電極６１０が形成されている。第３チャンネル６５２上には、第３トンネルバリア６５４及び第２ゲートオキサイド６７２が形成され、第３トンネルバリア６５４上には、第２ドレイン６５０が形成され、第２ゲートオキサイド６７２上には、第２ゲート電極６７０が形成されている。第１ドレイン６４０及び第２ドレイン６５０には、第１電圧源６９０が並列連結されている。第１電圧源６９０及び第１ドレイン６４０間には、出力ライン６８０が連結されている。参照番号６９２は、第１電圧源６９０及び出力ライン６８０間の抵抗である。
【０１０４】
第１チャンネル６２０は、ハーフメタルから形成され、第１方向のスピン電子を通過させるように磁化されている。第２チャンネル６４２及び第３チャンネル６５２は、第１方向のスピン電子を通過させるように形成されている。
【０１０５】
コントロールゲート６０２に、第３スレショルド電圧以上の第３ゲート電圧Ｖｇ３が印加されれば、第１チャンネル６２０のスピン電子方向が反転され、第２方向のスピン電子を通過させる。これによって、第１チャンネル６２０は、第２チャンネル６４２及び第３チャンネル６５２と反平行になり、これは、図１６の論理素子５００のようなＮＯＲ論理素子になる。
【０１０６】
コントロールゲート６０２に、第３スレショルド電圧より低い第３ゲート電圧Ｖｇ３が印加されれば、第１チャンネル６２０の第２チャンネル６４２及び第３チャンネル６５２と平行になり、これは、図１２の論理素子４００のようなＡＮＤ論理素子になる。
【０１０７】
従って、論理素子６００は、第３ゲート電圧Ｖｇ３によって、ＡＮＤ論理素子とＮＯＲ論理素子との間で変更可能な論理素子となる。
【０１０８】
本発明は、図面を参照しつつ、実施形態を参考に説明したが、それらは例示的なものに過ぎず、当分野で当業者ならば、それらから多様な変形及び均等な実施形態が可能であるという点を理解することができるものである。従って、本発明の真の技術的保護範囲は、特許請求の範囲によって決まるものである。
【符号の説明】
【０１０９】
１００  スピン電界効果論理回路
１１０  ゲート電極
１１２  ゲートオキサイド
１２０  チャンネル
１２２  トンネルバリア
１３０  ソース
１４０  ドレイン
１４２，１５２  強磁性層
１４４，１５４  反強磁性層
１４６，１５６  メタル層
１５０  出力電極
【図１】
2010166050.tif 000003
【図２】
2010166050.tif 000004
【図３】
2010166050.tif 000005
【図４】
2010166050.tif 000006
【図５】
2010166050.tif 000007
【図６】
2010166050.tif 000008
【図７】
2010166050.tif 000009
【図８】
2010166050.tif 000010
【図９】
2010166050.tif 000011
【図１０】
2010166050.tif 000012
【図１１】
2010166050.tif 000013
【図１２】
2010166050.tif 000014
【図１３】
2010166050.tif 000015
【図１４】
2010166050.tif 000016
【図１５】
2010166050.tif 000017
【図１６】
2010166050.tif 000018
【図１７】
2010166050.tif 000019
【図１８】
2010166050.tif 000020
【図１９】
2010166050.tif 000021
【図２０】
2010166050.tif 000022