(57)【要約】【課題】簡素な構成で受信系の性能を維持しつつ、受信時の入力電力に応じて信号を切り替えることができる半導体スイッチを提供する。【解決手段】第１入出力端子Ｐ１と第２入出力端子Ｐ２との間に直列に接続された第１ＦＥＴ２と、第１入出力端子Ｐ１と第３入出力端子Ｐ３との間に接続された伝送線路４と、伝送線路４と平行に配置され、伝送線路４を通過する高周波信号の一部を分岐させる伝送線路７と、伝送線路７の一端に接続され、分岐された高周波信号の電力レベルに応じた直流電圧を出力する検波回路８とを備え、検波回路８からの出力に応じて第１ＦＥＴ２がスイッチング制御されることにより、第１入出力端子Ｐ１から第２入出力端子Ｐ２または第３入出力端子Ｐ３までの経路が切り替えられる。【選択図】図１
2010206472.tif 000002
【特許請求の範囲】
【請求項１】
第１入出力端子、第２入出力端子および第３入出力端子を有し、前記第１入出力端子と前記第２入出力端子とを結ぶ第１経路、および前記第１入出力端子と前記第３入出力端子とを結ぶ第２経路を構成する半導体スイッチであって、
前記第１入出力端子と前記第２入出力端子との間に直列または並列に接続された第１トランジスタと、
前記第１入出力端子と前記第３入出力端子との間に接続された所定の長さを有する第１伝送線路と、
前記第１伝送線路と平行に配置され、前記第１伝送線路を通過する高周波信号の一部をカップリングにより分岐させる第２伝送線路と、
前記第２伝送線路の一端に接続され、分岐された高周波信号の電力レベルに応じた直流電圧を出力する検波回路と、を備え、
前記検波回路からの出力に応じて前記第１トランジスタがスイッチング制御されることにより、前記第１経路および前記第２経路が切り替えられることを特徴とする半導体スイッチ。
【請求項２】
前記第１トランジスタは、前記第１入出力端子と前記第２入出力端子との間に直列に接続され、
前記第１トランジスタのソース電極とドレイン電極との間には、インダクタが並列に接続され、
前記検波回路は、分岐された前記高周波信号の電力レベルに応じた直流電圧を、前記第１トランジスタのゲート電極に出力し、前記電力レベルが高い場合に前記第１トランジスタをオフ状態とすることを特徴とする請求項１に記載の半導体スイッチ。
【請求項３】
前記第１伝送線路と前記第３入出力端子との間には、第２トランジスタが並列に接続され、
前記第１トランジスタは、前記第１入出力端子と前記第２入出力端子との間に直列に接続され、
前記第１トランジスタのソース電極とドレイン電極との間には、インダクタが並列に接続され、
前記検波回路は、分岐された前記高周波信号の電力レベルに応じた直流電圧を、前記第１トランジスタのゲート電極および前記第２トランジスタのゲート電極に出力し、前記電力レベルが高い場合に前記第１トランジスタおよび前記第２トランジスタをオフ状態とすることを特徴とする請求項１に記載の半導体スイッチ。
【請求項４】
前記第１トランジスタは、前記第１入出力端子と前記第２入出力端子との間に直列に接続され、
前記第１トランジスタのソース電極とドレイン電極との間には、インダクタが並列に接続され、
前記検波回路は、分岐された前記高周波信号の電力レベルに応じた直流電圧を、前記第１入出力端子と前記第１トランジスタとの間の信号線路に出力し、前記電力レベルが高い場合に前記第１トランジスタおよび前記第２トランジスタをオフ状態とすることを特徴とする請求項１に記載の半導体スイッチ。
【請求項５】
前記第１入出力端子と前記第２入出力端子との間には、所定の長さを有する第３伝送線路が直列に接続され、
前記第１トランジスタは、前記第１入出力端子と前記第３伝送線路との間に並列に接続され、
前記検波回路は、分岐された前記高周波信号の電力レベルに応じた直流電圧を、前記第１入出力端子と前記第３伝送線路との間の信号線路に出力し、前記電力レベルが高い場合に前記第１トランジスタをオン状態とし、かつ前記第２トランジスタをオフ状態とすることを特徴とする請求項１に記載の半導体スイッチ。
【請求項６】
前記第１トランジスタは、前記第１入出力端子と前記第２入出力端子との間に直列に接続され、
前記第１トランジスタのソース電極とドレイン電極との間には、インダクタが並列に接続され、
前記検波回路は、分岐された前記高周波信号の電力レベルに応じた直流電圧を、前記第１入出力端子と前記第１伝送線路との間の信号線路に出力し、前記電力レベルが高い場合であっても前記第２トランジスタをオフ状態とすることを特徴とする請求項１に記載の半導体スイッチ。
【請求項７】
前記第１トランジスタは、前記第１入出力端子と前記第２入出力端子との間に直列に接続され、
前記第１トランジスタのソース電極とドレイン電極との間には、インダクタが並列に接続され、
前記検波回路は、分岐された前記高周波信号の電力レベルに応じた直流電圧を、前記第１入出力端子と前記第１トランジスタとの間の信号線路、および前記第１入出力端子と第１伝送線路との間の信号線路に出力し、前記電力レベルが高い場合であっても前記第１トランジスタおよび前記第２トランジスタをオフ状態とすることを特徴とする請求項１に記載の半導体スイッチ。
【請求項８】
前記第１伝送線路および前記第３伝送線路は、所望の高周波信号に対して１／４波長の長さを有することを特徴とする請求項１から請求項７までの何れか１項に記載の半導体スイッチ。
【請求項９】
前記検波回路は、前記第２伝送線路の、前記第３入出力端子とは反対側の端部に接続されていることを特徴とする請求項１から請求項８までの何れか１項に記載の半導体スイッチ。
【請求項１０】
前記第１トランジスタは、複数個接続されていることを特徴とする請求項１から請求項９までの何れか１項に記載の半導体スイッチ。
【請求項１１】
前記第２トランジスタは、複数個接続されていることを特徴とする請求項１から請求項１０までの何れか１項に記載の半導体スイッチ。
【請求項１２】
前記検波回路は、倍電圧整流回路を有することを特徴とする請求項１から請求項１１までの何れか１項に記載の半導体スイッチ。
【請求項１３】
請求項１から請求項１２までの何れか１項に記載の半導体スイッチを半絶縁基板上に形成した半導体スイッチＭＭＩＣ。
【請求項１４】
請求項１から請求項１２までの何れか１項に記載の半導体スイッチを用いて構成した切り替えスイッチＲＦモジュール。
【請求項１５】
請求項１から請求項１２までの何れか１項に記載の半導体スイッチを用いて構成した耐電力スイッチＲＦモジュール。
【請求項１６】
請求項１から請求項１２までの何れか１項に記載の半導体スイッチを用いて構成した送受信モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、主にマイクロ波帯（３００ＭＨｚ〜３０ＧＨｚ）またはミリ波帯（３０ＧＨｚ〜３００ＧＨｚ）で動作するＲＦ信号切り替えスイッチ、または耐電力スイッチ等の半導体スイッチ、並びにこの半導体スイッチを用いたＭＭＩＣおよびモジュールに関する。
【背景技術】
【０００２】
一般的に、高周波半導体スイッチは、マイクロ波帯またはミリ波帯で動作するＲＦモジュール等において、送信および受信の切り替え等所望ＲＦ信号の切り替えスイッチとして使用される。また、高周波半導体スイッチは、高入力電力の信号を受信した場合に、受信系のデバイス、例えば低雑音増幅器等を保護するための受信系の耐電力スイッチとして使用される。
【０００３】
以下、図面を参照しながら、従来の半導体スイッチについて説明する。
図１９は、従来の半導体スイッチ５０を示す回路図である。
図１９において、半導体スイッチ５０は、第１入出力端子Ｐ１と、第２入出力端子Ｐ２と、第３入出力端子Ｐ３とを備えている。第１入出力端子Ｐ１と第２入出力端子Ｐ２との間には、第１ＦＥＴ（電界効果トランジスタ）５１が接続されている。また、第１ＦＥＴ５１のドレイン電極とソース電極との間には、インダクタ５２が並列に接続されている。
【０００４】
第１入出力端子Ｐ１と第３入出力端子Ｐ３との間には、所望のＲＦ信号に対して１／４波長の長さを有する伝送線路５３が接続されている。また、伝送線路５３と第３入出力端子Ｐ３との間には、第２ＦＥＴ５４のドレイン電極およびソース電極の一方が接続され、ドレイン電極およびソース電極の他方は、接地されている。また、第１ＦＥＴ５１および第２ＦＥＴ５４のゲート電極は、それぞれゲートバイアス抵抗５５、５６を介して制御電圧印加端子Ｖ１に接続されている（例えば、特許文献１参照）。
【０００５】
図２０は、図１９の半導体スイッチ５０を切り替えスイッチとして使用する場合のＲＦモジュールを示す回路図である。
図２０において、半導体スイッチ５０の第１入出力端子Ｐ１は、アンテナ接続端子Ｐ４に接続されている。また、第２入出力端子Ｐ２は、受信系回路５７（低雑音増幅器等）を介して受信信号出力端子Ｐ５に接続されている。また、第３入出力端子Ｐ３は、送信系回路５８（増幅器等）を介して送信信号入力端子Ｐ６に接続されている。
【０００６】
このＲＦモジュールにおいて、送信時には、半導体スイッチ５０を切り替えることによって第１入出力端子Ｐ１と第３入出力端子Ｐ３とを接続し、送信信号入力端子Ｐ６から入力された送信信号が、送信系回路５８で増幅されてアンテナ接続端子Ｐ４へ出力される。一方、受信時には、半導体スイッチ５０を切り替えることによって第１入出力端子Ｐ１と第２入出力端子Ｐ２とを接続し、アンテナ接続端子Ｐ４からの入力信号が、受信系回路５７で増幅されて受信信号出力端子Ｐ５へ出力される。
【０００７】
図２１は、図１９の半導体スイッチ５０を耐電力スイッチとして使用する場合のＲＦモジュールを示す回路図である。
図２１において、半導体スイッチ５０の第１入出力端子Ｐ１は、サーキュレータ５９を介してアンテナ接続端子Ｐ４に接続されている。また、サーキュレータ５９は、送信系回路５８を介して送信信号入力端子Ｐ６に接続されている。また、第２入出力端子Ｐ２は、受信系回路５７を介して受信信号出力端子Ｐ５に接続されている。また、第３入出力端子Ｐ３は、抵抗６０を介して接地されている。
【０００８】
このＲＦモジュールにおいて、送信時には、送信信号入力端子Ｐ６から入力された送信信号が、送信系回路５８で増幅され、サーキュレータ５９を介してアンテナ接続端子Ｐ４へ出力される。一方、受信時には、半導体スイッチ５０を切り替えることによって第１入出力端子Ｐ１と第２入出力端子Ｐ２とを接続し、アンテナ接続端子Ｐ４からの入力信号が、受信系回路５７で増幅されて受信信号出力端子Ｐ５へ出力される。
ここで、アンテナ接続端子Ｐ４で受信した入力信号が高入力電力である場合には、半導体スイッチ５０を切り替えて第１入出力端子Ｐ１と第３入出力端子Ｐ３とを接続し、入力信号をダミーの抵抗６０に通過させることにより、受信系回路５７を保護する。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００２−１６４７０３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、従来技術には、次のような問題点があった。
従来の半導体スイッチでは、ＲＦモジュールの耐電力スイッチとして使用した場合に、受信時の入力信号の電力レベルを検出し、電力レベルに応じて半導体スイッチを切り替える必要がある。そのため、電力レベルを検出するための検出回路を受信系の入力側に設ける必要があり、受信系の損失が増加して性能が低下するという問題点があった。
また、上記検出回路とともに、半導体スイッチのスイッチングを制御する制御回路も必要となり、回路構成が大きくなるという問題点もあった。
また、他の方法として、過入力電力を一定のレベルまで低減させるリミッタ等を受信系の入力側に設けることも考えられるが、この場合も受信系の損失が増加して性能が低下するという問題点があった。
【００１１】
この発明は、上記のような課題を解決するためになされたものであって、その目的は、簡素な構成で受信系の性能を維持しつつ、受信時の入力電力に応じて信号を切り替えることができる半導体スイッチを提供することにある。
【課題を解決するための手段】
【００１２】
この発明に係る半導体スイッチは、第１入出力端子、第２入出力端子および第３入出力端子を有し、第１入出力端子と第２入出力端子とを結ぶ第１経路、および第１入出力端子と第３入出力端子とを結ぶ第２経路を構成する半導体スイッチであって、第１入出力端子と第２入出力端子との間に直列または並列に接続された第１トランジスタと、第１入出力端子と第３入出力端子との間に接続された所定の長さを有する第１伝送線路と、第１伝送線路と平行に配置され、第１伝送線路を通過する高周波信号の一部をカップリングにより分岐させる第２伝送線路と、第２伝送線路の一端に接続され、分岐された高周波信号の電力レベルに応じた直流電圧を出力する検波回路とを備え、検波回路からの出力に応じて第１トランジスタがスイッチング制御されることにより、第１経路および第２経路が切り替えられるものである。
【発明の効果】
【００１３】
この発明の半導体スイッチによれば、高周波信号の電力レベルに応じた直流電圧を出力する検波回路からの出力に応じて、第１トランジスタがスイッチング制御されることにより、第１経路および第２経路が切り替えられる。
そのため、簡素な構成で受信系の性能を維持しつつ、受信時の入力電力に応じて信号を切り替えることができる半導体スイッチを得ることができる。
【図面の簡単な説明】
【００１４】
【図１】この発明の実施の形態１に係る半導体スイッチを示す回路図である。
【図２】（ａ）、（ｂ）は、図１の半導体スイッチにおける検波回路を示す回路図である。
【図３】図１の半導体スイッチにおいて、制御電圧印加端子に０Ｖを印加し、かつ、伝送線路で分岐されたＲＦ信号の電力レベルが低い場合の等価回路を示す回路図である。
【図４】図１の半導体スイッチにおいて、制御電圧印加端子に０Ｖを印加し、かつ、伝送線路で分岐されたＲＦ信号の電力レベルが高いときの等価回路を示す回路図である。
【図５】図１の半導体スイッチにおいて、第１入出力端子に入力されるＲＦ信号の電力レベルに対する検波回路からのＤＣ電圧の計算結果の例を示す説明図である。
【図６】この発明の実施の形態１の変形例１に係る半導体スイッチを示す回路図である。
【図７】図６の半導体スイッチにおいて、第１入出力端子に入力されるＲＦ信号の電力レベルに対する検波回路からのＤＣ電圧の計算結果の例を示す説明図である。
【図８】この発明の実施の形態２に係る半導体スイッチを示す回路図である。
【図９】図８の半導体スイッチにおいて、第１入出力端子に入力されるＲＦ信号が高入力電力である場合の等価回路を示す回路図である。
【図１０】この発明の実施の形態２の変形例１に係る半導体スイッチを示す回路図である。
【図１１】この発明の実施の形態２の変形例２に係る半導体スイッチを示す回路図である。
【図１２】この発明の実施の形態２の変形例３に係る半導体スイッチを示す回路図である。
【図１３】この発明の実施の形態３に係る半導体スイッチを示す回路図である。
【図１４】この発明の実施の形態４に係る半導体スイッチを示す回路図である。
【図１５】この発明の実施の形態４の変形例１に係る半導体スイッチを示す回路図である。
【図１６】この発明の実施の形態４の変形例２に係る半導体スイッチを示す回路図である。
【図１７】この発明の実施の形態５に係る半導体スイッチを示す回路図である。
【図１８】この発明の実施の形態６に係る半導体スイッチを示す回路図である。
【図１９】従来の半導体スイッチを示す回路図である。
【図２０】図１９の半導体スイッチを切り替えスイッチとして使用する場合のＲＦモジュールを示す回路図である。
【図２１】図１９の半導体スイッチを耐電力スイッチとして使用する場合のＲＦモジュールを示す回路図である。
【発明を実施するための形態】
【００１５】
以下、この発明の各実施の形態について図に基づいて説明するが、各図において同一、または相当する部分については、同一符号を付して説明する。
この発明の半導体スイッチは、半絶縁基板上に形成されて、半導体スイッチＭＭＩＣ（Ｍｉｃｒｏｗａｖｅ  Ｍｏｎｏｌｉｔｈｉｃ  ＩＣ）として用いられる。また、半導体スイッチおよび半導体スイッチＭＭＩＣは、切り替えスイッチＲＦモジュール、耐電力スイッチＲＦモジュールおよび送受信モジュールを構成する部品として用いられる。
【００１６】
実施の形態１．
図１は、この発明の実施の形態１に係る半導体スイッチ１を示す回路図である。
図１において、半導体スイッチ１は、第１入出力端子Ｐ１と、第２入出力端子Ｐ２と、第３入出力端子Ｐ３とを備えている。第１入出力端子Ｐ１と第２入出力端子Ｐ２との間には、スイッチング素子として用いられる第１ＦＥＴ（電界効果トランジスタ、第１トランジスタ）２が接続されている。また、第１ＦＥＴ２のドレイン電極とソース電極との間には、インダクタ３が並列に接続されている。第１ＦＥＴ２のドレイン電極とソース電極とは、何れを第１入出力端子Ｐ１側としてもよい。
【００１７】
第１入出力端子Ｐ１と第３入出力端子Ｐ３との間には、所望のＲＦ信号に対して１／４波長の長さを有する伝送線路４（第１伝送線路）が接続されている。また、伝送線路４と第３入出力端子Ｐ３との間には、スイッチング素子として用いられる第２ＦＥＴ５（第２トランジスタ）のドレイン電極およびソース電極の一方が接続され、ドレイン電極およびソース電極の他方は、接地されている。また、第２ＦＥＴ５のゲート電極は、ゲートバイアス抵抗６を介して制御電圧印加端子Ｖ１に接続されている。第２ＦＥＴ５のドレイン電極とソース電極とは、何れを第３入出力端子Ｐ３側としてもよい。
【００１８】
第１ＦＥＴ２および第２ＦＥＴ５として、Ｎチャネル接合型ＦＥＴ（Ｊ−ＦＥＴ）またはＮチャネルデプレッション型金属酸化物ＦＥＴ（ＭＯＳ−ＦＥＴ）を使用する。これらのＦＥＴは、ゲート電圧がピンチオフ電圧Ｖｐよりも低い場合はドレイン・ソース間に電流が流れず、ゲート電圧がピンチオフ電圧Ｖｐよりも高い場合はゲート電圧が高いほどドレイン・ソース間に電流が流れやすくなるという性質がある。ＮチャネルのＦＥＴでは、Ｖｐは負の電圧である。
【００１９】
また、伝送線路４には、伝送線路４に平行に配置されて、伝送線路４を通過するＲＦ信号の一部を電磁的なカップリングにより分岐させる伝送線路７（第２伝送線路）が設けられている。伝送線路７の第２ＦＥＴ５側の端部には、分岐されたＲＦ信号の電力レベルを検出し、電力レベルに応じた負のＤＣ電圧Ｖｍｎｔを出力する検波回路８が接続されている。検波回路８は、電力レベルが高くなるほど絶対値の大きい負のＤＣ電圧を出力する。また、検波回路８の出力は、ゲートバイアス抵抗９を介して第１ＦＥＴ２のゲート電極に接続されている。
【００２０】
図２（ａ）は、図１の半導体スイッチ１における検波回路８を示す回路図である。
図２（ａ）において、検波回路８は、ダイオード１０１、１０２と、抵抗１０３と、コンデンサ１０４とを有している。端子ＲＦｉｎには、ダイオード１０１のアノードとダイオード１０２のカソードとが接続されている。ダイオード１０１のアノードとダイオード１０２のカソードとの接続点を接続点Ｆとする。ダイオード１０１のカソードは接地されている。ダイオード１０２のアノードは、抵抗１０３の一端、コンデンサ１０４の一端および端子Ｖｍｎｔに接続されている。抵抗１０３の他端とコンデンサ１０４の他端とは、それぞれ接地されている。
ＲＦ入力端子ＲＦｉｎに入力された伝送線路７からのＲＦ信号の振幅は、ダイオード１０１、１０２の整流作用、および抵抗１０３とコンデンサ１０４との平滑作用により、負のＤＣ電圧Ｖｍｎｔとして出力される。
【００２１】
以下、上記構成の半導体スイッチ１の動作について説明する。
まず、図１の半導体スイッチ１において、制御電圧印加端子Ｖ１に第２ＦＥＴ５のピンチオフ電圧Ｖｐ２よりも高い電圧（例えば、０Ｖ）を印加し、かつ、第１入出力端子Ｐ１に入力されて伝送線路７で分岐されたＲＦ信号の電力レベルが低い場合の等価回路を図３に示す。図３において、第２ＦＥＴ５のゲート電圧が第２ＦＥＴ５のピンチオフ電圧Ｖｐ２よりも高いため、第２ＦＥＴ５は、オン抵抗（トランジスタがオン状態となったときに有する抵抗値）Ｒｏｎ２となる。このため、伝送線路４はλ／４のショートスタブとして働き、第１入出力端子Ｐ１からみた第３入出力端子Ｐ３側のインピーダンスは、高インピーダンスとなる。
【００２２】
また、伝送線路７で分岐されたＲＦ信号の電力レベルが低いため、検波回路８から出力されるＤＣ電圧Ｖｍｎｔが第１ＦＥＴ２のピンチオフ電圧Ｖｐ１よりも高く（Ｖｐ１＜Ｖｍｎｔ）なり、第１ＦＥＴ２は、オン抵抗Ｒｏｎ１となる。そのため、第１入出力端子Ｐ１からみた第２入出力端子Ｐ２側のインピーダンスは、ほぼＲｏｎ１とみなすことにより低インピーダンスとなり、第１入出力端子Ｐ１に入力されたＲＦ信号は、第２入出力端子Ｐ２から出力される。
【００２３】
制御電圧印加端子Ｖ１に第２ＦＥＴ５のピンチオフ電圧Ｖｐ２よりも高い電圧を印加し、かつ、伝送線路７で分岐されたＲＦ信号の電力レベルが高い場合の半導体スイッチ１の等価回路を図４に示す。このとき、検波回路８から出力されるＤＣ電圧Ｖｍｎｔが第１ＦＥＴ２のピンチオフ電圧Ｖｐ１よりも低く（Ｖｐ１＞Ｖｍｎｔ）なり、第１ＦＥＴ２は、オフ容量（トランジスタがオフ状態となったときに有する静電容量）Ｃｏｆｆ１となる。オフ状態の第１ＦＥＴ２単体よりもインピーダンスを高めるために、インダクタ３は、所望の周波数において、第１ＦＥＴ２のオフ容量Ｃｏｆｆ１と共振するインダクタンス値としている。オフ容量Ｃｏｆｆ１とインダクタ３とが共振することにより、第１入出力端子Ｐ１からみた第２入出力端子Ｐ２側のインピーダンスが、第１入出力端子Ｐ１からみた第３入出力端子Ｐ３側のインピーダンスよりも高くなる。その結果、第１入出力端子Ｐ１から第２入出力端子Ｐ２へのＲＦ信号が遮断され、第１入出力端子Ｐ１に入力されたＲＦ信号は、第３入出力端子Ｐ３から出力され、ダミー抵抗（図２１参照）を通過する。したがって、第１入出力端子Ｐ１に入力されるＲＦ信号が高入力電力である場合に、第２入出力端子Ｐ２に接続される受信系回路（図２１参照）を保護することができる。
【００２４】
制御電圧印加端子Ｖ１に第２ＦＥＴ５のピンチオフ電圧Ｖｐ２よりも低い電圧（例えば、Ｖｐ２が−２Ｖのとき−５Ｖ）を印加した場合は、第２ＦＥＴ５はオフ容量Ｃｏｆｆ２となり、伝送線路４は通常の伝送線路として働くため、第１入出力端子Ｐ１からみた第３入出力端子Ｐ３側のインピーダンスは低インピーダンスとなる。この場合においても、第１入出力端子Ｐ１に入力されて伝送線路７で分岐されたＲＦ信号の電力レベルが高くなると、第１ＦＥＴ２はオン抵抗Ｒｏｎ１からオフ容量Ｃｏｆｆ１に変化し、オフ容量Ｃｏｆｆ１とインダクタ３とが共振することで、第１入出力端子Ｐ１からみた第２入出力端子Ｐ２側のインピーダンスが高くなり、第２入出力端子Ｐ２に接続される受信系回路（図２１参照）を保護することができる。
【００２５】
半導体スイッチ１において、第１入出力端子Ｐ１に入力されるＲＦ信号の電力レベルに対する検波回路８からのＤＣ電圧Ｖｍｎｔの計算結果の例を図５に示す。伝送線路４の長さは４ｍｍ、幅は７０μｍ、伝送線路７の長さは４ｍｍ、幅は２０μｍとし、両者の間のギャップは１０μｍとして計算を行った。
図５より、この場合において、第１ＦＥＴ２のピンチオフ電圧Ｖｐ１が例えば−２Ｖであるときには、ＲＦ信号の電力レベルが約３５ｄＢｍ以上のときに、第１入出力端子Ｐ１から第２入出力端子Ｐ２へのＲＦ信号が遮断されることが分かる。
【００２６】
この発明の実施の形態１に係る半導体スイッチによれば、第１トランジスタは、第１入出力端子と第２入出力端子との間に直列に接続されている。また、第１トランジスタのソース電極とドレイン電極との間には、インダクタが並列に接続されている。また、検波回路は、第１入出力端子と第３入出力端子との間に挿入された伝送線路から分岐された高周波信号の電力レベルを検出し、電力レベルに応じた負の直流電圧を第１トランジスタのゲート電極に出力する。そのため、ＲＦ信号の電力レベルを検出する回路を内蔵し、ＲＦ信号の電力に応じて受信回路を保護する機能を備えた半導体スイッチを、ＭＭＩＣ等のようにワンチップで構成することが可能となり、小型化が容易となる。また、簡素な構成で受信系の性能を維持しつつ、受信時の入力電力に応じて信号を切り替えることができる半導体スイッチを得ることができる。
【００２７】
上記実施の形態１において、ＮチャネルのＦＥＴを例にとり説明したが、回路中の素子、検波出力電圧および制御電圧の極性を適宜変更すれば、ＰチャネルのＦＥＴも使用することができる。ＦＥＴとしてＧａＡｓ−ＦＥＴやＧａＮ−ＦＥＴ等を用いた場合であっても、同様の効果が得ることができる。
【００２８】
また、上記実施の形態１では、伝送線路４が所望のＲＦ信号に対して１／４波長の長さを有していると説明したが、伝送線路４の線路長は、これに限定されない。すなわち、伝送線路４の線路長および線路幅は、第１入出力端子Ｐ１からみた第３入出力端子Ｐ３側のインピーダンスを、遮断時に高インピーダンスに変換するためのもので、必ずしも長さが１／４波長でなくてもよく、所望帯域において調整することができる。さらに、伝送線路４の線路長は、（１＋２ｎ）／４波長（ｎは１以上の整数）とすることもできる。インダクタ３は、第１ＦＥＴ２のオフ容量と共振する伝送線路であってもよい。
これらのことは、以下の実施の形態やその変形例においても同様に適用することができる。
【００２９】
実施の形態１の変形例１
上記実施の形態１では、検波回路８が伝送線路７の第２ＦＥＴ５側の端部に接続されていると説明したが、これに限定されない。
図６は、この発明の実施の形態１の変形例１に係る半導体スイッチ１を示す回路図である。
図６において、検波回路８は、伝送線路７の第１ＦＥＴ２側の端部に接続されている。なお、その他の構成は、図１と同様なので、説明を省略する。
【００３０】
検波回路８を伝送線路７の第１ＦＥＴ２側の端部に接続することにより、第１入出力端子Ｐ１から第２入出力端子Ｐ２へのＲＦ信号を遮断する電力レベルを低減させることができる。図６の半導体スイッチ１において、第１入出力端子Ｐ１に入力されるＲＦ信号の電力レベルに対する検波回路８からのＤＣ電圧Ｖｍｎｔの計算結果の例を図７に示す。伝送線路４および伝送線路７の寸法とこれらのギャップとは、図５における計算と同じ値とした。
図７より、この場合において、第１ＦＥＴ２のピンチオフ電圧Ｖｐ１が例えば−２Ｖであるときには、ＲＦ信号の電力レベルが約２０ｄＢｍ以上のときに、第１入出力端子Ｐ１から第２入出力端子Ｐ２へのＲＦ信号が遮断されることが分かる。すなわち、図５における場合よりも小さいＲＦ信号レベルで第１入出力端子Ｐ１から第２入出力端子Ｐ２へのＲＦ信号を遮断することができる。
この変形は、以下の実施の形態やその変形例においても同様に適用することができる。
【００３１】
実施の形態１の変形例２
上記実施の形態１では、図２（ａ）に示す整流回路で検波回路８を構成したが、より高い検波出力電圧を取り出すために、倍電圧整流回路としてもよい。例えば、図２（ｂ）に示すように、端子ＲＦｉｎと接続点Ｆとの間にコンデンサ１０５を接続することにより、半波２倍圧の倍電圧整流回路とすることができる。また、両波倍電圧整流回路等の他の倍電圧整流回路とすることもできる。倍電圧整流回路を用いることで、伝送線路４におけるＲＦ信号の最大振幅よりも高い検波出力電圧を取り出すことが可能となる。これにより、小さいＲＦ信号レベルで受信回路を保護することができ、また保護動作をより安定化させることができる。
この変形は、実施の形態１および実施の形態１の変形例１に適用することができる。以下の実施の形態やその変形例においても同様に適用することができる。
【００３２】
実施の形態２．
図８は、この発明の実施の形態２に係る半導体スイッチ１Ａを示す回路図である。
図８において、検波回路８の出力は、第１ＦＥＴ２のゲート電極に接続されるとともに、第２ＦＥＴ５のゲート電極に接続されている。制御電圧印加端子は有しない。その他の構成は、図１と同様なので、説明を省略する。
【００３３】
以下、上記構成の半導体スイッチ１Ａの動作について説明する。
伝送線路７で分岐されたＲＦ信号の電力レベルが低い場合には、検波回路８から出力されるＤＣ電圧Ｖｍｎｔが第１ＦＥＴ２のピンチオフ電圧Ｖｐ１および第２ＦＥＴ５のピンチオフ電圧Ｖｐ２よりも高く（Ｖｐ１，Ｖｐ２＜Ｖｍｎｔ）なる。そのため、等価回路は、図３の回路と同様になり、第１入出力端子Ｐ１に入力されたＲＦ信号は、第２入出力端子Ｐ２から出力される。
【００３４】
伝送線路７で分岐されたＲＦ信号の電力レベルが高くなると、検波回路８から出力されるＤＣ電圧Ｖｍｎｔが第１ＦＥＴ２のピンチオフ電圧Ｖｐ１および第２ＦＥＴ５のピンチオフ電圧Ｖｐ２よりも低く（Ｖｐ１，Ｖｐ２＞Ｖｍｎｔ）なる。そのため、第１ＦＥＴ２および第２ＦＥＴ５は、それぞれオフ容量Ｃｏｆｆ１およびオフ容量Ｃｏｆｆ２となる。このときの半導体スイッチ１Ａの等価回路を図９に示す。
【００３５】
このとき、オフ容量Ｃｏｆｆ１とインダクタ３とが共振することにより、第１入出力端子Ｐ１からみた第２入出力端子Ｐ２側のインピーダンスは、高インピーダンスとなり、第１入出力端子Ｐ１から第２入出力端子Ｐ２へのＲＦ信号が遮断される。第２ＦＥＴ５はオフ容量Ｃｏｆｆ２となっていることから、第１入出力端子Ｐ１に入力されたＲＦ信号は、第３入出力端子Ｐ３から出力され、ダミー抵抗（図２１参照）を通過する。
【００３６】
この発明の実施の形態２に係る半導体スイッチによれば、第１トランジスタは、第１入出力端子と第２入出力端子との間に直列に接続されている。また、第１トランジスタのソース電極とドレイン電極との間には、インダクタが並列に接続されている。また、検波回路は、第１入出力端子と第３入出力端子との間に挿入された伝送線路から分岐された高周波信号の電力レベルを検出し、電力レベルに応じた負の直流電圧を、第１トランジスタのゲート電極および第２トランジスタのゲート電極に出力する。
そのため、小型化が容易であり、簡素な構成で受信系の性能を維持しつつ、受信時の入力電力に応じて信号を切り替えることができ、受信回路を保護することができる半導体スイッチを得ることができる。
【００３７】
実施の形態２の変形例１
図１０は、図８に示した半導体スイッチ１Ａにおいて、第１ＦＥＴ２および第２ＦＥＴ５をそれぞれ複数個ずつ直列に接続したものを示す回路図である。
【００３８】
図１０において、第１入出力端子Ｐ１と第２入出力端子Ｐ２との間には、２個の第１ＦＥＴ２ａ、２ｂが直列に接続されている。また、伝送線路４と第３入出力端子Ｐ３との間には、２個の第２ＦＥＴ５ａ、５ｂが直列に接続されている。なお、その他の構成は、図８と同様なので、説明を省略する。
この場合には、高入力電力に対して、複数個の第１ＦＥＴ２ａ、２ｂおよび第２ＦＥＴ５ａ、５ｂのそれぞれにかかる電力（電流、電圧）を分散させることができるので、より高電力のＲＦ信号を扱うことができる。
【００３９】
実施の形態２の変形例２
上記の実施の形態２の変形例１のように複数個の第１ＦＥＴ２ａ、２ｂを接続した場合、図１１に示すように、インダクタ３ａ、３ｂは、複数個の第１ＦＥＴ２ａ、２ｂのドレイン・ソース間に、それぞれ接続することも可能である。これにより、第１ＦＥＴ２ａ、２ｂとインダクタ３ａ、３ｂとからなる共振回路が複数個直列に接続されることになり、アイソレーションをより高めることができる。
【００４０】
実施の形態２の変形例３
第１ＦＥＴ２および第２ＦＥＴ５をそれぞれ複数個ずつ用いて、更なる大入力電力に対応する回路を構成することもできる。
図１２は、図８に示した半導体スイッチ１Ａにおいて、第１ＦＥＴ２および第２ＦＥＴ５をそれぞれ複数個ずつ設けたものを示す更に別の回路図である。
【００４１】
図１２において、第２ＦＥＴ５と第３入出力端子Ｐ３との間には、第２ＦＥＴ５と並列に第３ＦＥＴ１３が接続されている。また、第２ＦＥＴ５と第３ＦＥＴ１３との間には、図８と同様の検波回路１４が接続されている。また、第１ＦＥＴ２と第２入出力端子Ｐ２との間には、第４ＦＥＴ１５とインダクタとから構成される共振回路１６が、第１ＦＥＴ２と直列に接続されている。また、第３ＦＥＴ１３のゲート電極は、ゲートバイアス抵抗を介して検波回路８の出力に接続されている。また、検波回路１４の出力は、第４ＦＥＴ１５のゲート電極に接続されている。なお、その他の構成は、図８と同様なので、説明を省略する。
【００４２】
以下、上記構成の半導体スイッチ１Ａの動作について説明する。
第１入出力端子Ｐ１に入力されるＲＦ信号が大入力電力である場合、検波回路８から出力される負のＤＣ電圧Ｖｍｎｔにより、第１ＦＥＴ２、第２ＦＥＴ５および第３ＦＥＴ１３がそれぞれオフ容量となる。そのため、第１入出力端子Ｐ１から第２入出力端子Ｐ２へ接続されたＲＦ信号が、第１入出力端子Ｐ１から第３入出力端子Ｐ３へと切り替えられる。このとき、検波回路１４から出力されるピンチオフ電圧よりも低い負のＤＣ電圧Ｖｍｎｔが、共振回路１６の第４ＦＥＴ１５のゲート電極に印加されることにより、共振回路１６が高インピーダンスとなり、結果として２段の共振回路でアイソレーションを取ることになるため、第２入出力端子Ｐ２へのアイソレーションを更に向上させることができる。
なお、実施の形態２以外の実施の形態やその変形例においても、第１ＦＥＴ２および第２ＦＥＴ５がそれぞれ１個ずつ設けられている構成に限定されず、上記の変形例１ないし３のように第１ＦＥＴ２および第２ＦＥＴ５を、それぞれ複数個ずつ設けてもよい。
【００４３】
実施の形態３．
図１３は、この発明の実施の形態３に係る半導体スイッチ１Ｂを示す回路図である。
図１３において、半導体スイッチ１Ｂは、図１に示した検波回路８に代えて、分岐されたＲＦ信号の電力レベルを検出し、電力レベルに応じた正のＤＣ電圧Ｖｍｎｔを出力する検波回路１０が接続されている。検波回路１０は、電力レベルが高くなるほど高いＤＣ電圧を出力する。検波回路１０は、図２（ａ）に示した検波回路８のダイオード１０１および１０２の極性を変更することにより実現できる。また、検波回路１０の出力は、バイアス抵抗１１を介して、第１入出力端子Ｐ１に接続されたＤＣカット用のコンデンサ１２ａと第１ＦＥＴ２との間の信号線路に接続されている。
【００４４】
また、第１ＦＥＴ２のゲート電極は、ゲートバイアス抵抗９を介して制御電圧印加端子Ｖ１に接続されている。また、第２入出力端子Ｐ２、第３入出力端子Ｐ３および第２ＦＥＴ５とグランドとの間には、ＤＣカット用のコンデンサ１２ｂ、１２ｃ、１２ｄがそれぞれ接続されている。なお、その他の構成は、図１と同様なので、説明を省略する。
【００４５】
以下、上記構成の半導体スイッチ１Ｂの動作について説明する。
制御電圧印加端子Ｖ１に第１ＦＥＴ２および第２ＦＥＴ５のピンチオフ電圧Ｖｐ１、Ｖｐ２の何れよりも高い電圧を印加し、かつ、伝送線路７で分岐されたＲＦ信号の電力レベルが低い場合、第１ＦＥＴ２および第２ＦＥＴ５は、それぞれオン抵抗Ｒｏｎ１およびオン抵抗Ｒｏｎ２となる。そのため、等価回路は、図３の回路と同様になり、第１入出力端子Ｐ１に入力されたＲＦ信号は、第２入出力端子Ｐ２から出力される。
【００４６】
ここで、伝送線路７で分岐されたＲＦ信号の電力レベルが高くなると、検波回路１０から出力されるＤＣ電圧Ｖｍｎｔによって信号線路が正電位となり、第１のＦＥＴ２および第２のＦＥＴ５のゲート電圧が相対的に低下するため、第１ＦＥＴ２および第２ＦＥＴ５がそれぞれオフ容量Ｃｏｆｆ１およびオフ容量Ｃｏｆｆ２となる。したがって、等価回路は、図９の回路と同様になり、第１入出力端子Ｐ１から第２入出力端子Ｐ２へのＲＦ信号が遮断され、第１入出力端子Ｐ１に入力されたＲＦ信号は、第３入出力端子Ｐ３から出力され、ダミー抵抗（図２１参照）を通過する。
【００４７】
この発明の実施の形態３に係る半導体スイッチによれば、第１トランジスタは、第１入出力端子と第２入出力端子との間に直列に接続されている。また、第１トランジスタのソース電極とドレイン電極との間には、インダクタが並列に接続されている。また、検波回路は、第１入出力端子と第３入出力端子との間に挿入された伝送線路から分岐された高周波信号の電力レベルを検出し、電力レベルに応じた正の直流電圧を、第１入出力端子と第１トランジスタとの間の信号線路に出力する。
そのため、小型化が容易であり、簡素な構成で受信系の性能を維持しつつ、受信時の入力電力に応じて信号を切り替えることができる半導体スイッチを得ることができる。
【００４８】
また、制御電圧印加端子に第１ＦＥＴおよび第２ＦＥＴのピンチオフ電圧よりも高い電圧を印加し、かつ伝送線路で分岐されたＲＦ信号の電力レベルが高い場合、実施の形態１に係る半導体スイッチでは第２ＦＥＴがオフ状態にならないのに対し、実施の形態３に係る半導体スイッチでは第２ＦＥＴはオフ状態となり、第１入出力端子と第３入出力端子との間の伝送線路は通常の伝送線路として働くので、第１入出力端子と第３入出力端子との間のインピーダンスをより低くすることができ、受信時における受信回路保護能力がより高くなる。
さらに、制御電圧印加端子に第１ＦＥＴおよび第２ＦＥＴのピンチオフ電圧よりも低い電圧を印加し、かつ伝送線路で分岐されたＲＦ信号の電力レベルが低い場合、実施の形態１に係る半導体スイッチでは第１入出力端子から第２入出力端子へのＲＦ信号が遮断されないのに対し、実施の形態３に係る半導体スイッチでは、第１入出力端子から第２入出力端子へのＲＦ信号が遮断されるため、送信時にＲＦ信号が受信回路により混入しにくくなる。
【００４９】
実施の形態４．
図１４は、この発明の実施の形態４に係る半導体スイッチ１Ｃを示す回路図である。この半導体スイッチ１Ｃは、並列型のスイッチである。
図１４において、第１入出力端子Ｐ１と第２入出力端子Ｐ２との間には、所望のＲＦ信号に対して１／４波長の長さを有する伝送線路１７（第３伝送線路）が、ＤＣカット用のコンデンサ１２ｂ、１２ｅを介して接続されている。また、伝送線路１７と第２入出力端子Ｐ２との間には、第１ＦＥＴ２が並列に接続されている。すなわち、伝送線路１７と第２入出力端子Ｐ２との間には、第１ＦＥＴ２のドレイン電極およびソース電極の一方が接続され、ドレイン電極およびソース電極の他方は、ＤＣカット用のコンデンサ１２ｆを介して接地されている。また、第１ＦＥＴ２のゲート電極は、ゲートバイアス抵抗を介して制御電圧印加端子Ｖ１に接続されている。
【００５０】
また、第１入出力端子Ｐ１と第３入出力端子Ｐ３との間には、伝送線路４が接続され、伝送線路４と第３入出力端子Ｐ３との間には、第２ＦＥＴ５のドレイン電極およびソース電極の一方が接続され、ドレイン電極およびソース電極の他方は、接地されている。
また、伝送線路４には、伝送線路４に平行に配置された伝送線路７が設けられている。伝送線路７の第２ＦＥＴ５側の端部には、分岐されたＲＦ信号の電力レベルに応じた負のＤＣ電圧Ｖｍｎｔを出力する検波回路８が接続されている。また、検波回路８の出力は、バイアス抵抗１１を介してＤＣカット用のコンデンサ１２ｅと伝送線路１７との間の信号線路に接続されるとともに、ゲートバイアス抵抗６を介して第２ＦＥＴ５のゲート電極に接続されている。
【００５１】
以下、上記構成の半導体スイッチ１Ｃの動作について説明する。
制御電圧印加端子Ｖ１にＶ１＜Ｖｐ１となる電圧を印加し、かつ伝送線路７で分岐されたＲＦ信号の電力レベルが低い場合は、第１ＦＥＴ２がオフ容量となるので伝送線路１７は通常の伝送線路として働き、受信時に第１入出力端子Ｐ１に入力されたＲＦ信号は、第２入出力端子Ｐ２から出力される。このとき、第２ＦＥＴ５はオン抵抗となり、第１入出力端子Ｐ１からみた第３入出力端子Ｐ３側のインピーダンスは、高インピーダンスとなるので、第１入出力端子Ｐ１から第３入出力端子Ｐ３へのＲＦ信号が遮断される。
【００５２】
ここで、Ｖ１＜Ｖｐ１であり、かつ伝送線路７で分岐されたＲＦ信号の電力レベルが高くなると、検波回路８から出力される負のＤＣ電圧Ｖｍｎｔによって相対的にゲート電圧が高くなることで、第１ＦＥＴ２がオン抵抗となり、第１入出力端子Ｐ１からみた第２入出力端子Ｐ２側のインピーダンスは、高インピーダンスとなる。このとき、第２ＦＥＴ５のゲート電極に加わる負のＤＣ電圧Ｖｍｎｔによって第２ＦＥＴ５がオフ容量となっていることから、第１入出力端子Ｐ１から第２入出力端子Ｐ２へのＲＦ信号が遮断され、第１入出力端子Ｐ１に入力されたＲＦ信号は、第３入出力端子Ｐ３から出力され、ダミー抵抗（図２１参照）を通過する。
【００５３】
制御電圧印加端子Ｖ１にＶ１＞Ｖｐ１となる電圧を印加し、かつ伝送線路７で分岐されたＲＦ信号の電力レベルが低い場合は、第１ＦＥＴ２および第２ＦＥＴ５はオン抵抗となるため、第１入出力端子Ｐ１から第２入出力端子Ｐ２へのＲＦ信号、および第１入出力端子Ｐ１から第３入出力端子Ｐ３へのＲＦ信号のいずれも遮断される。
【００５４】
また、制御電圧印加端子Ｖ１にＶ１＞Ｖｐ１となる電圧を印加し、かつ伝送線路７で分岐されたＲＦ信号の電力レベルが高い場合は、第１ＦＥＴ２はオン抵抗、第２ＦＥＴ５はオフ容量となるため、第１入出力端子Ｐ１から第２入出力端子Ｐ２へのＲＦ信号が遮断され、第１入出力端子Ｐ１に入力されたＲＦ信号は第３入出力端子Ｐ３から出力され、ダミー抵抗（図２１参照）を通過する。
【００５５】
以上のように、伝送線路７で分岐されたＲＦ信号の電力レベルが高い場合は、制御電圧印加端子Ｖ１の印加電圧によらず、第１入出力端子Ｐ１から第２入出力端子Ｐ２へのＲＦ信号は遮断され、第１入出力端子Ｐ１と第３入出力端子Ｐ３の間は低いインピーダンスとなるため、効果的に受信回路を保護することができる。
【００５６】
この発明の実施の形態４に係る半導体スイッチによれば、第１入出力端子と第２入出力端子との間には、所定の長さを有する第３伝送線路が直列に接続されている。また、第１トランジスタのドレイン電極およびソース電極の一方は、第２入出力端子と第３伝送線路との間に並列に接続され、ドレイン電極およびソース電極の他方はＤＣカット用のコンデンサを介して接地されている。また、検波回路は、第１入出力端子と第３入出力端子との間に挿入された伝送線路から分岐された高周波信号の電力レベルを検出し、電力レベルに応じた負の直流電圧を、第１入出力端子と第３伝送線路との間の信号線路に出力する。
そのため、小型化が容易であり、簡素な構成で受信系の性能を維持しつつ、受信時の入力電力に応じて信号を切り替えることができる半導体スイッチを得ることができる。
また、この半導体スイッチによれば、第１入出力端子と第２入出力端子の間には直列に接続されたトランジスタがないことから、受信時のスイッチの損失を上記実施の形態１〜３のものよりも小さくすることができる。
【００５７】
実施の形態４の変形例１
上記実施の形態４では、第２ＦＥＴ５が１個設けられている構成を示したが、これに限定されず、第２ＦＥＴ５は、複数個設けられてもよい。
図１５は、図１４に示した半導体スイッチ１Ｃにおいて、第２ＦＥＴ５を複数個設けたものを示す回路図である。
図１５において、伝送線路４と第３入出力端子Ｐ３との間には、２個の第２ＦＥＴ５ａ、５ｂが直列に接続されている。なお、その他の構成は、図１４と同様なので、説明を省略する。
この場合には、高入力電力に対して、複数個の第２ＦＥＴ５にかかる電力（電流、電圧）を分散させることができるので、より高電力のＲＦ信号を扱うことができる。
【００５８】
実施の形態４の変形例２
第１ＦＥＴ２を複数個用いて、ＲＦ信号遮断時のアイソレーションを向上させることができる回路を構成することもできる。
図１６は、図１４に示した半導体スイッチ１Ｃにおいて、第１ＦＥＴ２を複数個設けたものを示す別の回路図である。
【００５９】
図１６において、伝送線路１７と第２入出力端子Ｐ２との間には、所望のＲＦ信号に対して１／４波長の長さを有する伝送線路１８が接続されている。また、伝送線路１８を挟むようにして、２個の第１ＦＥＴ２ｃ、２ｄのドレイン電極およびソース電極の一方が、互いに並列に接続されている。また、２個の第１ＦＥＴ２ｃ、２ｄのドレイン電極およびソース電極の他方は、それぞれＤＣカット用のコンデンサ１２ｆ、１２ｇを介して接地されている。また、２個の第１ＦＥＴ２ｃ、２ｄのゲート電極は、ともにゲートバイアス抵抗を介して制御電圧印加端子Ｖ１に接続されている。なお、その他の構成は、図１４と同様なので、説明を省略する。
【００６０】
以下、上記構成の半導体スイッチ１Ｃの動作について説明する。
制御電圧印加端子Ｖ１にＶ１＜Ｖｐ１となる電圧を印加したとき、伝送線路７で分岐されたＲＦ信号の電力レベルが低い場合は、２個の第１ＦＥＴ２ｃ、２ｄがオフ容量となるので、第１入出力端子Ｐ１に入力されたＲＦ信号は、第２入出力端子Ｐ２から出力される。このとき、第２ＦＥＴ５はオン抵抗となり、第１入出力端子Ｐ１からみた第３入出力端子Ｐ３側のインピーダンスは、高インピーダンスとなるので、第１入出力端子Ｐ１から第３入出力端子Ｐ３へのＲＦ信号が遮断される。
【００６１】
ここで、伝送線路７で分岐されたＲＦ信号の電力レベルが高くなると、検波回路８から出力される負のＤＣ電圧Ｖｍｎｔによって、２個の第１ＦＥＴ２ｃ、２ｄがオン抵抗となり、第１入出力端子Ｐ１からみた第２入出力端子Ｐ２側のインピーダンスは、高インピーダンスとなる。このとき、第１入出力端子Ｐ１からみた第２入出力端子Ｐ２側のインピーダンスは、１個の第１ＦＥＴ２を用いた場合よりも高くなる。また、第２ＦＥＴ５がゲート電極に加えられた負の電圧Ｖｍｎｔによってオフ容量となっていることから、結果として第１入出力端子Ｐ１に入力されたＲＦ信号は第３入出力端子Ｐ３から出力され、ダミー抵抗（図２１参照）を通過する。したがって、第２入出力端子Ｐ２へのＲＦ信号を遮断するときのアイソレーションを向上させることができる。
【００６２】
本変形例では、第１ＦＥＴ２および伝送線路１７、１８を複数個接続することにより、周波数が高くても第１入出力端子Ｐ１と第２入出力端子Ｐ２との間のアイソレーションを高く取ることができる。また、第１ＦＥＴ２のドレイン・ソース間をＲＦ信号が通過しないので受信時の損失を低減することができる。
【００６３】
実施の形態５．
図１７は、この発明の実施の形態５に係る半導体スイッチ１Ｄを示す回路図である。この半導体スイッチ１Ｄは、例えば図２０に示したＲＦモジュールにおいて、切り替えスイッチとして用いられる。
図１７において、第１入出力端子Ｐ１と第２入出力端子Ｐ２との間には、第１ＦＥＴ２が接続されている。また、第１ＦＥＴ２のドレイン電極とソース電極との間には、インダクタ３が並列に接続されている。
【００６４】
第１入出力端子Ｐ１と第３入出力端子Ｐ３との間には、所望のＲＦ信号に対して１／４波長の長さを有する伝送線路４が接続されている。また、伝送線路４と第３入出力端子Ｐ３との間には、第２ＦＥＴ５のドレイン電極およびソース電極の一方が接続され、ドレイン電極およびソース電極の他方は、ＤＣカット用のコンデンサ１２ｄを介して接地されている。第１ＦＥＴ２のゲート電極および第２ＦＥＴ５のゲート電極は、それぞれゲートバイアス抵抗９およびゲートバイアス抵抗６を介して、制御電圧印加端子Ｖ１に接続されている。また、第１入出力端子Ｐ１から第２入出力端子Ｐ２または第３入出力端子Ｐ３に分岐する分岐点の伝送線路４側、および第３入出力端子Ｐ３には、ＤＣカット用のコンデンサ１２ｈ、１２ｃがそれぞれ接続されている。
【００６５】
また、伝送線路４には、伝送線路４に平行に配置されて、伝送線路４を通過するＲＦ信号の一部をカップリングにより分岐させる伝送線路７が設けられている。伝送線路７の第２ＦＥＴ５側の端部には、分岐されたＲＦ信号の電力レベルを検出し、電力レベルに応じた正のＤＣ電圧Ｖｍｎｔを出力する検波回路１０が接続されている。また、検波回路１０の出力は、バイアス抵抗１１を介して、ＤＣカット用のコンデンサ１２ｈと伝送線路４との間の信号線路に接続されている。
【００６６】
なお、第２入出力端子Ｐ２には、図２０に示した受信系回路が接続され、第３入出力端子Ｐ３には、同じく図２０に示した送信系回路が接続されている。
【００６７】
以下、上記構成の半導体スイッチ１Ｄの動作について説明する。
送信時には、制御電圧印加端子Ｖ１にＶ１Ｌ＜Ｖｐ２となる電圧Ｖ１Ｌを印加することにより、第１ＦＥＴ２および第２ＦＥＴ５がそれぞれオフ容量となり、第３入出力端子Ｐ３に入力された送信用のＲＦ信号は、第１入出力端子Ｐ１から出力される。
ここで、大電力の送信信号を送信する場合、伝送線路４と第２ＦＥＴ５との接続点（接続点Ｈ）には、大きな最大振幅Ｖｒｆを持つＲＦ信号の電圧がかかることになる（Ｖｒｆ＞０）。したがって、第２ＦＥＴ５をオフ状態に保持するためには制御電圧印加端子Ｖ１の電圧を、ＲＦ信号の負の最大ピーク電圧（−Ｖｒｆ）に第２ＦＥＴ５のピンチオフ電圧Ｖｐ２を加えた電圧（−Ｖｒｆ＋Ｖｐ２）よりも低い電圧（例えば−５０Ｖ程度）に制御する必要がある。
しかしながら、この実施の形態５の半導体スイッチ１Ｄでは、検波回路１０から、送信信号の電力レベルに応じた正のＤＣ電圧Ｖｍｎｔが出力されるので、接続点Ｈの電圧を上昇させることで相対的にゲート電圧を下げ、第２ＦＥＴ５をオフ状態に保持することができる。接続点Ｈの電圧は、Ｖｍｎｔ−Ｖｒｆ以上、Ｖｍｎｔ＋Ｖｒｆ以下の範囲で変動するが、正のＤＣ電圧Ｖｍｎｔによるバイアスで接続点Ｈの電圧が低電圧側に大きく振り込まないようにする。このとき、第２ＦＥＴ５の接続点Ｈに対する相対的なゲート電圧Ｖｇ２は、Ｖ１Ｌ−（Ｖｍｎｔ＋Ｖｒｆ）以上、Ｖ１Ｌ−（Ｖｍｎｔ−Ｖｒｆ）以下の範囲で変動するが、送信時にＶ１Ｌ−Ｖｍｎｔ＋Ｖｒｆ＜Ｖｐ２を満たす電圧Ｖ１Ｌを制御電圧印加端子Ｖ１に加えることで、ゲート電圧Ｖｇ２をピンチオフ電圧Ｖｐ２未満に保つことができる。そのため、送信時に第２ＦＥＴ５がＲＦ信号の影響を受けないようにするためには、Ｖｍｎｔのバイアスを加えない場合は、制御電圧印加端子Ｖ１の電圧Ｖ１ＬをＶ１Ｌ＜Ｖｐ２−Ｖｒｆとしなければならなかったが、この実施の形態５ではより絶対値の小さい電圧（例えば、−５Ｖ程度）で第１入出力端子Ｐ１と第３入出力端子Ｐ３との間を低インピーダンスに保つように制御することができる。
一定の振幅のＲＦ信号に対しては、ＤＣ電圧ＶｍｎｔがＲＦ信号の最大振幅Ｖｒｆよりも小さい場合、ＶｍｎｔがＶｒｆに近いほど、電圧Ｖ１Ｌをピンチオフ電圧Ｖｐ２により近い電圧とすることができる。また、Ｖｍｎｔ＞Ｖｒｆとなる倍電圧整流回路等を用いた場合は、電圧Ｖ１ＬはＶ１Ｌ＜Ｖｐ２とすることができる。
【００６８】
一方、受信時には、制御電圧印加端子Ｖ１にＶ１Ｈ＞Ｖｐ２となる電圧Ｖ１Ｈを印加することにより、第１ＦＥＴ２および第２ＦＥＴ５がそれぞれオン抵抗となり、第１入出力端子Ｐ１に入力されたＲＦ信号は、第２入出力端子Ｐ２から出力される。
ここで、分岐点ＨでのＲＦ信号の最大振幅をＶｒｆとすると、分岐点Ｈでは電圧がＶｍｎｔ−Ｖｒｆ以上、Ｖｍｎｔ＋Ｖｒｆ以下の範囲で変動し、ゲート電圧Ｖｇ２はＶ１Ｈ−（Ｖｍｎｔ＋Ｖｒｆ）以上、Ｖ１Ｈ−（Ｖｍｎｔ−Ｖｒｆ）以下の範囲で変動する。したがって、第１入出力端子Ｐ１に入力されたＲＦ信号の振幅が小さく、Ｖ１Ｈ−（Ｖｍｎｔ＋Ｖｒｆ）＞Ｖｐ２の条件を満たす場合は第２ＦＥＴ５はオン状態となり、第１入出力端子Ｐ１と第３入出力端子Ｐ３との間は高インピーダンスとなる。したがって、第１入出力端子Ｐ１に入力したＲＦ信号は、第２入出力端子Ｐ２に接続された受信回路（図２０参照）に流れる。
ＲＦ信号の振幅が大きく、Ｖ１Ｈ−（Ｖｍｎｔ＋Ｖｒｆ）＜Ｖｐ２となると、第２ＦＥＴ５はＲＦ信号がこの条件を満たした瞬間はオフ状態となり、ＲＦ信号の一部が第１入出力端子Ｐ１から第３入出力端子Ｐ３に流れる。ＲＦ信号の振幅がさらに大きくなり、Ｖ１Ｈ−（Ｖｍｎｔ−Ｖｒｆ）＜Ｖｐ２を満たす場合には、第２ＦＥＴ５はオフ状態に保たれ、第１入出力端子Ｐ１と第３入出力端子Ｐ３との間は低インピーダンスとなる。第３入出力端子Ｐ３に接続された送信回路（図２０参照）の出力部分にインピーダンス整合抵抗等が挿入されていれば、当該抵抗を通じてＲＦ信号を逃がすことができるため、受信回路を保護することができる。なお、大きな振幅のＲＦ信号に対して第２ＦＥＴ５をオフ状態に保つためには、検波回路１０の出力であるＤＣ電圧Ｖｍｎｔとして、Ｖｒｆに近い電圧を発生することが望ましい。任意の大きな振幅のＲＦ信号に対して第２ＦＥＴ５をオフ状態に保つためには、検波回路１０において倍整流回路等を用いてＶｍｎｔ≧ＶｒｆであるＤＣ電圧Ｖｍｎｔとする。
【００６９】
この発明の実施の形態５に係る半導体スイッチによれば、第１トランジスタは、第１入出力端子と第２入出力端子との間に直列に接続されている。また、第１トランジスタのソース電極とドレイン電極との間には、インダクタが並列に接続されている。また、検波回路は、第１入出力端子と第３入出力端子との間に挿入された伝送線路から分岐された高周波信号の電力レベルに応じた正の直流電圧を、第１入出力端子に接続されたＤＣカット用のコンデンサと第１伝送線路との間の信号線路に出力する。そのため、この半導体スイッチによれば、送信時に制御電圧印加端子に印加する電圧を、ＲＦ信号の負の最大ピーク振幅よりも絶対値の小さい電圧として制御することができるので、半導体スイッチの構成をより簡素にすることができる。また、小型化が容易であり、簡素な構成で受信系の性能を維持しつつ、受信時の入力電力に応じて信号を切り替えることができる半導体スイッチを得ることができる。
【００７０】
実施の形態６．
図１８は、この発明の実施の形態６に係る半導体スイッチ１Ｅを示す回路図である。この半導体スイッチ１Ｅは、例えば図２０に示したＲＦモジュールにおいて、切り替えスイッチとして用いられる。
図１８において、第１入出力端子Ｐ１と第２入出力端子Ｐ２との間には、第１ＦＥＴ２が接続されている。また、第１ＦＥＴ２のドレイン電極とソース電極との間には、インダクタ３が並列に接続されている。また、第１入出力端子Ｐ１と第１ＦＥＴ２との間および第１ＦＥＴ２と第２入出力端子Ｐ２との間には、ＤＣカット用のコンデンサ１２ｅ、１２ｂがそれぞれ接続されている。第１入出力端子Ｐ１から第２入出力端子Ｐ２または第３入出力端子Ｐ３に分岐する分岐点の伝送線路４側、および第３入出力端子Ｐ３には、ＤＣカット用のコンデンサ１２ｈ、１２ｃがそれぞれ接続されている。
【００７１】
第１入出力端子Ｐ１と第３入出力端子Ｐ３との間には、所望のＲＦ信号に対して１／４波長の長さを有する伝送線路４が接続されている。また、伝送線路４と第３入出力端子Ｐ３との間には、第２ＦＥＴ５のドレイン電極およびソース電極の一方が接続され、ドレイン電極およびソース電極の他方は、ＤＣカット用のコンデンサ１２ｄを介して接地されている。また、第１ＦＥＴ２のゲート電極および第２ＦＥＴ５のゲート電極は、それぞれゲートバイアス抵抗９およびゲートバイアス抵抗６を介して、制御電圧印加端子Ｖ１に接続されている。
また、伝送線路４には、伝送線路４に平行に配置されて、伝送線路４を通過するＲＦ信号の一部をカップリングにより分岐させる伝送線路７が設けられている。伝送線路７の第２ＦＥＴ５側の端部には、分岐されたＲＦ信号の電力レベルを検出し、電力レベルに応じた正のＤＣ電圧Ｖｍｎｔを出力する検波回路１０が接続されている。検波回路１０の出力は、バイアス抵抗１１ａを介してＤＣカット用のコンデンサ１２ｅと第１ＦＥＴ２との間の信号線路に接続され、さらに検波回路１０の出力は、バイアス抵抗１１ｂを介してＤＣカット用のコンデンサ１２ｈと伝送線路４との間の信号線に接続されている。他方の検波回路１０ｂの出力は、バイアス抵抗１１ｂを介して、一方の伝送線路４ａと他方の伝送線路４ｂとの間の信号線路に接続されている。
【００７２】
なお、第２入出力端子Ｐ２には、図２０に示した受信系回路が接続され、第３入出力端子Ｐ３には、同じく図２０に示した送信系回路が接続されている。
【００７３】
以下、上記構成の半導体スイッチ１Ｅの動作について説明する。
受信時には、制御電圧印加端子Ｖ１にＶ１Ｈ＞Ｖｐ１，Ｖｐ２である電圧Ｖ１Ｈを印加することにより、第１ＦＥＴ２および第２ＦＥＴ５は、それぞれオン抵抗となり、第１入出力端子Ｐ１に入力されたＲＦ信号は、第２入出力端子Ｐ２から出力される。
制御電圧印加端子Ｖ１にＶ１Ｈ＞Ｖｐ１，Ｖｐ２である電圧Ｖ１Ｈが印加された状態で、第１入出力端子Ｐ１に大きなＲＦ信号が入力されて伝送線路７に大きなＲＦ信号が発生した場合、検波回路１０が正の検波出力電圧を発生し、第１ＦＥＴ２のゲート電圧が相対的に低下する。したがって、第１ＦＥＴ２はオフ容量となり、第１入出力端子Ｐ１と第２入出力端子Ｐ２との間は高インピーダンスとなる。同時に、検波回路１０からＤＣカット用のコンデンサ１２ｈと伝送線路４との間の信号線に加えられた正の検波出力電圧により、第２ＦＥＴ５のゲート電圧が相対的に低下するため、第２ＦＥＴ５はオフ容量となり、第１入出力端子Ｐ１と第３入出力端子Ｐ３との間は低インピーダンスとなる。
実施の形態５における説明と同様に、大きなＲＦ信号が入力された場合に第１入出力端子Ｐ１と第３入出力端子Ｐ３との間を低インピーダンスに保つには、Ｖ１Ｈ−（Ｖｍｎｔ−Ｖｒｆ）＜Ｖｐ２を満たさなければならない。また、大きなＲＦ信号が入力された場合に、第１ＦＥＴをオフ状態に保ち、第１入出力端子Ｐ１と第２入出力端子Ｐ２との間を高インピーダンスに保つには、第１ＦＥＴのソース電極またはドレイン電極に対するゲート電圧Ｖｇ１をピンチオフ電圧Ｖｐ１よりも低く保たなければならず、Ｖ１Ｈ−（Ｖｍｎｔ−Ｖｒｆ）＜Ｖｐ１を満たさなければならない。したがって、大きな振幅のＲＦ信号が第１入出力端子Ｐ１に入力された場合に、受信回路を十分に保護するためには、これらの２つの条件を満たすＶ１Ｈを設定すればよい。さらに検波回路１０の出力であるＤＣ電圧ＶｍｎｔとしてＶｒｆに近い電圧を発生することが望ましい。また、任意の大きな振幅のＲＦ信号に対して第２ＦＥＴ５をオフ状態に保つためには、検波回路１０において倍整流回路等を用いてＶｍｎｔ≧ＶｒｆであるＤＣ電圧Ｖｍｎｔとする。
【００７４】
一方、送信時には、制御電圧印加端子Ｖ１にＶ１Ｌ＜Ｖｐ１，Ｖｐ２となる電圧Ｖ１Ｌを印加することにより、第１ＦＥＴ２および第２ＦＥＴ５は、それぞれオフ容量となり、第３入出力端子Ｐ３に入力された送信用のＲＦ信号は、第１入出力端子Ｐ１から出力される。
ここで、大電力の送信信号を送信する場合、伝送線路４ｂと第２ＦＥＴ５との接続点（接続点Ｈ）には、大きな最大振幅Ｖｒｆを持つＲＦ信号の電圧がかかることになるので、第２ＦＥＴ５をオフ状態に保持するためには制御電圧印加端子Ｖ１の電圧を、ＲＦ信号の負の最大ピーク電圧（−Ｖｒｆ）に第２ＦＥＴ５のピンチオフ電圧Ｖｐ２を加えた電圧（−Ｖｒｆ＋Ｖｐ２）よりも低い電圧に制御する必要がある。
しかしながら、この実施の形態６の半導体スイッチ１Ｅでは、検波回路１０から、送信信号の電力レベルに応じた正のＤＣ電圧Ｖｍｎｔが出力されるので、接続点Ｈの電圧を上昇させることで相対的にゲート電圧を下げ、第２ＦＥＴ５をオフ状態に保持することができる。第２ＦＥＴ５のゲート電圧Ｖｇと第２ＦＥＴ５のピンチオフ電圧Ｖｐ２とについて実施の形態５の説明と同様の理由で、Ｖ１Ｌ−Ｖｍｎｔ＋Ｖｒｆ＜Ｖｐ２を満たす電圧Ｖ１Ｌを制御電圧印加端子Ｖ１に加えることで半導体スイッチを制御することができる。
また、大電力の送信信号を送信する場合、第１ＦＥＴをオフ状態に保ち、第１入出力端子Ｐ１と第２入出力端子Ｐ２との間を高インピーダンスに保つには、第１ＦＥＴにおけるソース電極またはドレイン電極に対するゲート電圧Ｖｇ１をピンチオフ電圧Ｖｐ１よりも低く保たなければならず、Ｖ１Ｌ−（Ｖｍｎｔ−Ｖｒｆ）＜Ｖｐ１を満たさなければならない。したがって、この実施の形態６に係る半導体スイッチで大電力の送信信号を送信する場合において、第１入出力端子Ｐ１と第３入出力端子Ｐ３との間を安定して低インピーダンスに保ち、かつ受信回路を十分に保護するためには、上記２つの条件を満たすＶ１Ｌを設定すればよい。さらに検波回路１０の出力であるＤＣ電圧ＶｍｎｔとしてＶｒｆに近い電圧を発生することが望ましい。また、任意の大きな振幅のＲＦ信号に対して第２ＦＥＴ５をオフ状態に保つためには、検波回路１０において倍整流回路等を用いてＶｍｎｔ≧ＶｒｆであるＤＣ電圧Ｖｍｎｔとする。
【００７５】
この発明の実施の形態６に係る半導体スイッチによれば、第１トランジスタは、第１入出力端子と第２入出力端子との間に直列に接続されている。また、第１トランジスタのソース電極とドレイン電極との間には、インダクタが並列に接続されている。検波回路は、第１入出力端子と第３入出力端子との間に挿入された伝送線路から分岐された高周波信号の電力レベルに応じた正の直流電圧を、第１入出力端子に接続されたＤＣカット用のコンデンサと第１トランジスタとの間の信号線路、および第１入出力端子に接続された他のＤＣカット用のコンデンサと第１伝送線路との間の信号線路に出力する。
そのため、この半導体スイッチによれば、送信時に制御電圧印加端子に印加する電圧を、ＲＦ信号の負の最大ピーク振幅よりも絶対値の小さい電圧として制御することができるので、半導体スイッチの構成をより簡素にすることができる。さらに、受信時の入力電力が大きい場合は、第１入出力端子と第２入出力端子とをアイソレートして、かつ第１入出力端子から第３入出力端子に入力電力を流すことができるため、受信系をより効果的に保護することができる。
また、小型化が容易であり、簡素な構成で受信系の性能を維持しつつ、受信時の入力電力に応じて信号を切り替えることができる半導体スイッチを得ることができる。
【符号の説明】
【００７６】
１、１Ａ〜１Ｅ  半導体スイッチ、２、２ａ〜２ｄ  第１ＦＥＴ（第１トランジスタ）、３、３ａ、３ｂ  インダクタ、４  伝送線路（第１伝送線路）、５、５ａ、５ｂ  第２ＦＥＴ（第２トランジスタ）、７  伝送線路（第２伝送線路）、８、１０、１４  検波回路、１３  第３ＦＥＴ、１５  第４ＦＥＴ、１７  伝送線路（第３伝送線路）、１８  伝送線路、Ｐ１  第１入出力端子、Ｐ２  第２入出力端子、Ｐ３  第３入出力端子。
【図１】
2010206472.tif 000003
【図２】
2010206472.tif 000004
【図３】
2010206472.tif 000005
【図４】
2010206472.tif 000006
【図５】
2010206472.tif 000007
【図６】
2010206472.tif 000008
【図７】
2010206472.tif 000009
【図８】
2010206472.tif 000010
【図９】
2010206472.tif 000011
【図１０】
2010206472.tif 000012
【図１１】
2010206472.tif 000013
【図１２】
2010206472.tif 000014
【図１３】
2010206472.tif 000015
【図１４】
2010206472.tif 000016
【図１５】
2010206472.tif 000017
【図１６】
2010206472.tif 000018
【図１７】
2010206472.tif 000019
【図１８】
2010206472.tif 000020
【図１９】
2010206472.tif 000021
【図２０】
2010206472.tif 000022
【図２１】
2010206472.tif 000023