(57)【要約】【課題】クロックに同期してデータを読み書きするＲＡＭを備えるメモリを備え、このメモリとの相性を客観的に判断することが可能な電子機器、及び印刷装置を提供する。【解決手段】クロックに同期して出力される信号により所定のデータを読み書きするＲＡＭと、信号の出力タイミングを変更させつつ出力して、ＲＡＭに対するアクセスを制御するメモリ制御部と、信号の出力タイミングを所定周期で変化させることで、出力タイミングの変化毎に前記信号が前記ＲＡＭに対して正常に機能するか否かを判断する判断部と、判断結果を用いて、ＲＡＭとの相性を視覚可能に出力する出力部とを有する。【選択図】図１
2010117862.tif 000002
【特許請求の範囲】
【請求項１】
クロックに同期して出力される信号により所定のデータを読み書きするＲＡＭと、
前記信号の出力タイミングを変更させつつ出力して、前記ＲＡＭに対するアクセスを制御するメモリ制御部と、
前記信号の出力タイミングを所定周期で変化させることで、出力タイミングの変化毎に前記信号が前記ＲＡＭに対して正常に機能するか否かを判断する判断部と、
前記判断結果を用いて、前記ＲＡＭとの相性を視覚可能に出力する出力部と、を有することを特徴とする電子機器。
【請求項２】
前記判断部は、前記信号を用いて、前記ＲＡＭに所定のデータを入力データとして記憶し、及び前記記憶されたデータを出力データとして読み出し、前記入力データと出力データとが一致している場合に、前記信号が正常に機能していると判断することを特徴とする請求項１に記載の電子機器。
【請求項３】
前記出力部は、前記信号が正常に機能する出力タイミングの範囲と、同範囲における中心値を用いて判断した最適値とを出力することを特徴とする請求項１又は請求項２のいずれか一項に記載の電子機器。
【請求項４】
前記ＲＡＭは複数実装され、
前記判断部は、各ＲＡＭにおける正常に機能する出力タイミングが重なる範囲を、信号が正常に機能する出力タイミングの範囲として判断することを特徴とする請求項１〜請求項３のいずれか一項に記載の電子機器。
【請求項５】
前記信号はＲＡＭに対してデータの読み出し命令を行うためのリード信号と、ＲＡＭに対してデータの書き込み命令を行うためのライト信号であることを特徴とする請求項１〜請求項４のいずれか一項に記載の電子機器。
【請求項６】
前記ＲＡＭは、クロックの一周期に複数回の前記リード信号又はライト信号を受け付けるＤＤＲＳＤＲＡＭであることを特徴とする請求項５に記載の電子機器。
【請求項７】
クロックに同期して出力される信号により所定のデータを読み書きするＲＡＭと、
前記信号の出力タイミングを変更させつつ出力して、前記ＲＡＭに対するアクセスを制御するメモリ制御部と、
前記信号の出力タイミングを所定周期で変化させることで、出力タイミングの変化毎に前記信号が前記ＲＡＭに対して正常に機能するか否かを判断する判断部と、
前記判断結果を用いて、前記ＲＡＭとの相性を視覚可能に印刷して出力する印刷処理部と、を有することを特徴とする印刷装置。
【請求項８】
前記印刷処理部は、ステータスシートとして前記判断結果を出力することを特徴とする請求項７に記載の印刷装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クロックに同期させてＲＡＭにアクセスする電子機器に関し、特に、アクセスするための信号の出力タイミングを変化させることが可能な電子機器、及び印刷装置に関する。
【背景技術】
【０００２】
従来、記憶領域の大容量化に伴い、メモリに対するアクセス速度を向上させた電子機器が知られている。例えば、クロックに同期してメモリにアクセスを行う装置において、クロックの１周期に複数回同期させてメモリに対するアクセスを行う。そのため、クロックの１周期で複数のアクセスを実行でき、アクセス速度を向上させることが可能となる。
【０００３】
上記した電子機器では、アクセス速度が向上する分、信号の同期に対する遅延もシビアになる。例えば、基板上の配線長や特性等によりスキューが発生し、同期信号に対する同期が乱れた場合、信号が正常に機能しなくなる恐れがある。
【０００４】
そのため、メモリにアクセスするために出力される信号のクロックに対する出力タイミングを変化させて、上記同期の乱れを抑制する技術が開示されている（例えば、特許文献１，２参照。）。
上記した技術では、メモリに対するアクセス制御を行う回路にＤＬ又はＤＤＬといった遅延回路を実装し、この遅延回路により出力信号の同期信号に対する出力タイミングを変化させる。
【０００５】
また、メモリに対するアクセスがエラーとなった場合に、ユーザに対してエラー状態を通知する技術が開示されている（例えば、特許文献３参照。）
【特許文献１】特開２００７−３０５１１２号公報
【特許文献２】特開２００７−３１０５４９号公報
【特許文献３】特開２００５−７８２２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
電子機器とメモリの相性は個体差があり、相性が合わない場合はアクセスエラーの原因となる。しかしながら、特許文献３のようにメモリに対してアクセスエラーが生じた場合にエラーを通知することはできても、相性の度合いを客観的に判断することは困難を極める。また、メモリとの相性が悪ければ、出力タイミングの調整幅も狭く、出力タイミングを調整する機能を効果的に活用できない場合がある。このような場合、相性の良いメモリと交換することで、エラーが解消することもあり、メモリとの相性を客観的に判断できることが望ましい。
【０００７】
本発明は、上記課題にかんがみてなされたもので、クロックに同期してデータを読み書きするＲＡＭを備えるメモリを備え、このメモリとの相性を客観的に判断することが可能な電子機器、及び印刷装置を提供する。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明では、クロックに同期して出力される信号により所定のデータを読み書きするＲＡＭと、前記信号の出力タイミングを変更させつつ出力して、前記ＲＡＭに対するアクセスを制御するメモリ制御部と、前記信号の出力タイミングを所定周期で変化させることで、出力タイミングの変化毎に前記信号が前記ＲＡＭに対して正常に機能するか否かを判断する判断部と、前記判断結果を用いて、前記ＲＡＭとの相性を視覚可能に出力する出力部と、を有する構成としてある。
【０００９】
上記のように構成された発明では、メモリ制御部は、クロックに同期して出力される信号により所定のデータを読み書きするＲＡＭに対するアクセスを制御する。また、判断部は、信号の出力タイミングを所定周期で変化させることで、出力タイミングの変化毎に信号がＲＡＭに対して正常に機能するか否かを判断し、出力部は、判断結果を用いて、ＲＡＭとの相性を視覚可能に出力する。
そのため、ＲＡＭに対する相性を、ＲＡＭに出力する信号の出力タイミングを変化させながら判断し、判断結果を用いて視覚可能に出力するため、ユーザがこの出力を確認することで、電子機器におけるメモリとの相性を客観的に判断することができる。
【００１０】
本発明の一局面として、前記判断部は、前記信号を用いて、前記ＲＡＭに所定のデータを入力データとして記憶し、及び前記記憶されたデータを出力データとして読み出し、前記入力データと出力データとが一致している場合に、前記信号が正常に機能していると判断する。
上記のように構成された発明では、入力データと出力データが一致するか否かにより、ＲＡＭの相性を判断するため、簡易な構成によりＲＡＭの相性を判断することができる。
【００１１】
本発明の一局面として、前記出力部は、前記信号が正常に機能する出力タイミングの範囲と、同範囲における中心値を用いて判断した最適値とを出力する。
上記のように構成された発明では、正常に機能する出力タイミングの範囲と、この出力タイミングの最適値とをユーザ等に出力するため、ユーザは装置にとって最適なＲＡＭを客観的に判断することができる。
【００１２】
本発明の一局面として、前記ＲＡＭは複数実装され、前記判断部は、各ＲＡＭにおける正常に機能する出力タイミングが重なる範囲を、信号が正常に機能する出力タイミングの範囲として判断する。
上記のように構成された発明では、ＲＡＭを複数実装する電子機器であっても、組み合わされたＲＡＭと電子機器との相性が良いかを客観的に判断することができる。また、出力結果を参照してＲＡＭ同士の組合せの良し悪しを判断することができる。
【００１３】
本発明の一局面として、前記信号はＲＡＭに対してデータの読み出し命令を行うためのリード信号と、ＲＡＭに対してデータの書き込み命令を行うためのライト信号である。
上記のように構成された発明では、ＲＡＭにアクセスするための信号の内、特に、リード信号とライト信号を用いてＲＡＭの相性を判断することができる。
【００１４】
本発明の一局面として、前記ＲＡＭは、クロックの一周期に複数回の前記リード信号又はライト信号を受け付けるＤＤＲＳＤＲＡＭである。
【００１５】
本発明の他の局面として、クロックに同期して出力される信号により所定のデータを読み書きするＲＡＭと、前記信号の出力タイミングを変更させつつ出力して、前記ＲＡＭに対するアクセスを制御するメモリ制御部と、前記信号の出力タイミングを所定周期で変化させることで、出力タイミングの変化毎に前記信号が前記ＲＡＭに対して正常に機能するか否かを判断する判断部と、前記判断結果を用いて、前記ＲＡＭとの相性を視覚可能に印刷して出力する印刷処理部と、を有する。
さらに、本発明を印刷装置に適応させた場合の、本発明の一局面として、前記印刷処理部は、ステータスシートとして前記判断結果を出力する。
【発明を実施するための最良の形態】
【００１６】
以下、図を参照しつつ下記の順序に従って本発明の実施形態を説明する。
１．第１の実施形態：
２．第２の実施形態：
３．その他の実施形態：
【００１７】
１．第１の実施形態：
図１は、第１の実施形態に係る電子機器を説明するブロック図である。この図では、電子機器として印刷装置１００を例に説明を行う。印刷装置１００は、ユーザによる操作パネルユニット１０の操作、又はホストＩＦ１１を通じて入力された印刷命令により、プリンタユニット（印刷処理部）５０に印刷処理を実行させる。また、操作パネルユニット１０及びホストＩＦ１１と、プリンタユニット５０の間にはコントローラ３０が介在しており、コントローラ３０が操作パネルユニット１０若しくはホストＩＦ１１を介して入力された印刷命令、及び印刷データを解析し、解析結果に基づいてプリンタユニット５０の駆動を制御する。更に、コントローラ３０は、ＲＯＭ２０、及びＲＡＭＩ／Ｆ４２を用いてＲＡＭ４０と接続しており、ＲＯＭ２０又はＲＡＭ４０に記憶されたデータ等を用いて各部の駆動を制御する。
【００１８】
更に、本発明に係る印刷装置１００は、ＲＡＭ４０に対する印刷装置１００の相性を判断し、判断結果をプリンタユニット５０を通じて出力する。ここで、ＲＡＭ４０に対する相性とは、印刷装置１００にＲＡＭＩＦ４２を介してＲＡＭ４０を接続した際、ＲＡＭ４０が正常に動作するか否かを意味する。接続されたＲＡＭ４０が印刷装置１００に対して相性が悪い場合は、ユーザは、このＲＡＭを交換することで対応する。このとき、プリンタユニット５０からは、ＲＡＭと印刷装置１００との相性を客観的に判断するためのステータスシートが印刷され、ユーザはこのステータスシートを確認することで、判断を行う。以下に、印刷装置１００の構成をより詳細に説明する。
【００１９】
コントローラ３０の要部は、ＣＰＵ３１と、ＲＡＭ４０に対するアクセスを制御するためのメモリコントローラ（メモリ制御部）３２と、操作パネルユニット１０及びプリンタユニット５０を制御するためのＩ／Ｏコントローラ３３とで構成されている。メモリコントローラ３２は、ＲＯＭ２０及びＲＡＭ４０と接続している。また、Ｉ／Ｏコントローラ３３は、操作パネルユニット１０、及びプリンタユニット５０と接続している。そして、ＣＰＵ３１と、メモリコントローラ３２と、Ｉ／Ｏコントローラ３３とは、バス３４を通じて接続されており、ＣＰＵ３１により各部の駆動が制御される。
【００２０】
メモリコントローラ３２は、ＲＡＭＩ／Ｆ４２とバス４１を介して接続している。ＲＡＭＩ／Ｆ４２は、ＲＡＭ４１を印刷装置１００に対して着脱可能であって、アクセス可能に接続させる。バス４１は、制御信号を送信するためのコントロールバス４１ａと、データを送信するためのデータバス４１ｂと、ＲＡＭ４０の記憶領域を指定するアドレスバス４１ｃと、で構成されている。メモリコントローラ３２は、ＲＡＭ４０にデータを読み出させるためのリード信号、又はＲＡＭ４０にデータを記憶させるためのライト信号をコントロールバス４１ａを通じてＲＡＭに送信し、データバス４１ｂを通じて送信されるデータの書き込み又は読み出しを実行させる。また、コントロールバス４１ａを通じて送信されるリード信号及びライト信号は、メモリコントローラ３２内部で生成されるクロック信号に同期して送信される。
【００２１】
ＲＡＭ４０は、メモリコントローラ３２内部で生成されるクロック信号の立ち上がり及び立下り周期に同期して、リード信号及びライト信号を受信することができる。ＲＡＭ４０の具体的な一例として、ＤＤＲＳＤＲＡＭ（Double Data Rate Synchronous Dynamic RAM）である。
【００２２】
また、メモリコントローラ３２には、リード信号及びライト信号を複数段階で遅延させるための遅延回路３５が実装されている。遅延回路３５は、ＤＬＬ（Delay Locked Loop）、又はＤＬ（Delay Line）により構成されており、コントロールバス４１ａを通じてＲＡＭ４０に送信されるライト信号又はリード信号の出力タイミングを変化させる。
【００２３】
図２は、遅延回路３５によるライト信号の遅延を説明するためのイメージ図である。図２では、ライト信号のみを例示して説明を行うが、リード信号に対しても同様である。また、図２では、遅延回路３５は、クロック信号の立ち上がり及び立ち下り周期に同期するライト信号の立ち上がり周期を、周期：ａだけ遅延させて出力させている。また、遅延回路３５は、クロック信号の半周期（立ち上がりから立下りまでの周期）で、ライト信号を周期：ａ以外の所定周期で遅延させることができる。
【００２４】
ＲＯＭ２０には、ＣＰＵ３１が所定の処理を実行するためのプログラムが記憶されている。ＣＰＵ３１は、所定のオペレーションシステム下で、上記プログラムを実行することで、判断モジュール、及び出力制御モジュールとしての機能を実現する。
【００２５】
図３は、ＲＯＭ２０に記憶されたプログラムにより、ＣＰＵ３１が実行する処理の論理的な構成を説明するための図である。以下、便宜上、ＣＰＵ３１が判断モジュール３１ａ又は出力制御モジュール３１ｂとして機能する際、その主体を、判断モジュール３１ａ、及び出力制御モジュール３１ｂとして記載する。
判断モジュール３１ａは、メモリコントローラ３２とＲＡＭ４０との間の相性を判断するためのものである。具体的には、判断モジュール３１ａは、メモリコントローラ３２に対して、リード信号及びライト信号の出力タイミングを所定に変化させ、各出力タイミングの変化毎に、リード信号及びライト信号が正常に機能しているか否かを判断する。そのため、判断モジュール３１ａが判断部の機能を実現する。
【００２６】
出力制御モジュール３１ｂは、判断モジュール３１ａによる判断結果をユーザに視覚可能な状態でプリンタユニット５０に出力させるためのものである。第１の実施形態では、出力制御モジュール３１ｂは、判断モジュール３１ａの判断結果をリード信号及びライト信号が変化させることができる出力タイミングの範囲と、出力タイミングの最適値に変換し、プリンタユニット５０にステータスシートとして出力させる。そのため、出力制御モジュール３１ｂと、プリンタユニット５０により出力部の機能を実現する。
【００２７】
図４は、印刷装置１００が、ステータスシートを出力するまでの流れを示す流れ図である。図４に示す流れ図は、印刷装置１００の起動時におけるセルフチェック時に実行される。セルフチェック時にＲＡＭ４０の相性を判断する構成とすれば、ユーザが意図することなくＲＡＭ４０の相性を判断することが可能となる。
【００２８】
ユーザが操作パネルユニット１０を操作して電源を入力すると、ＣＰＵ３１は、各部の立ち上げを行い、また、初期設定としてＲＡＭ４０に対するセルフチェックを実行する。
【００２９】
判断モジュール３１ａは、ＲＡＭ４０の相性を判断するためのテーブルを作成する（ステップＳ１１０）。具体的には、判断モジュール３１ａは、クロック信号に対して出力タイミングを変化させたリード信号及びライト信号を用いて、３２ｂｉｔのデータをＲＡＭ４０に入力（記憶）及び出力（読み出し）し、入力データと出力データとが一致しているか否かを判断する。この判断処理は、リード信号及びライト信号における出力タイミングの遅延周期を２０段階で変化させて実行する。ここで、入力データと出力データが一致すれば、判断モジュール３１ａはリード信号及びライト信号が正常に機能していると判断する。一方、入力データと出力データの値が一致しなければ、判断モジュール３１ａは、リード信号及びライト信号が正常に機能していないと判断する。判断モジュール３１ａは、この判断結果をもとにＲＡＭ４０の相性を示すためのテーブルを作成する。
【００３０】
図５は、判断モジュール３１ａがＲＡＭ４０の相性を示すために作成するテーブルを説明するための図である。この図では、横軸がリード信号の周期に対応し、縦軸がライト信号の周期に対応している。具体的には、縦軸及び横軸の各升目は、２０段階に渡って所定周期で遅延されるリード信号及びライト信号の周期に対応している。また、各周期に対応するリード信号及びライト信号がＲＡＭ４０に対して正常に機能する場合は対応する升目に「１」が記録され、正常に機能しない場合は対応する升目に「０」が記録される。つまり、図中「１」で表示された領域内（Ｒ１で示された領域）なら、リード信号及びライト信号がＲＡＭ４０に対して正常に機能することを意味している。
【００３１】
図６は、ステップＳ１１０で実行されるテーブル作成処理を詳細に示す流れ図である。判断モジュール３１ａは、図６に示された流れに従って、図５に示すテーブルを生成する。判断モジュール３１ａは、メモリコントローラ３２に対して、３２ｂｉｔのデータをＲＡＭ４０に記憶させる（ステップＳ１１１）。メモリコントローラ３２は、コントロールバス４１ａを通じてライト信号をＲＡＭ４０に送信し、データバス４１ｂを通じて３２ｂｉｔのデータを送信し、ＲＡＭ４０に３２ｂｉｔのデータを記憶させる。
【００３２】
判断モジュール３１ａは、メモリコントローラ３２に対して、ステップＳ１１１でＲＡＭ４０に記憶させたデータの読み出しを実行させる（ステップＳ１１２）。メモリコントローラ３２は、コントロールバス４１ａを通じてリード信号をＲＡＭ４０に送信する。ＲＡＭ４０は、リード信号を受信することで、データバス４１ｂを通じて３２ｂｉｔのデータをメモリコントローラ３２を通じて、ＣＰＵ３１（判断モジュール３１ａ）に送信する。
【００３３】
判断モジュール３１ａは、ＲＡＭ４０に記憶させた入力データと、記憶後に読み出した出力データとが一致しているか否かを判断する（ステップＳ１１３）。このとき、判断モジュール３１ａは、データが全て一致しているか否かに応じて、テーブルの対応する升目に「１」又は「０」を記録していく。図５に示すテーブルでは、図中最上段左端の升目に対応するリード信号及びライト信号の周期は、ＲＡＭ４０に対して正常に機能しないため、「０」が記憶されている。
【００３４】
判断モジュール３１ａは、リード信号に対して２０段階に渡って遅延を実行したか否かを判断する（ステップＳ１１４）。ここで、遅延回路３５は、一度も、リード信号を遅延させていないため、ステップＳ１１５に進み、テーブルの次列の升目に「１」又は「０」を記録するため、リード信号を所定周期だけ遅延させる（ステップＳ１１５）。このとき、遅延回路３５がリード信号に対して実行する遅延周期の値は、信号の特定等に応じて設定された値が用いられる。そして、判断モジュールは、ステップＳ１１１〜１１３までの処理を実行し、リード信号及びライト信号がＲＡＭ４０に対して正常に機能するか否かを判断する。上記ステップＳ１１１〜１１３までの処理は、テーブルの同行の図中右端の升目に「１」又は「０」が記録されるまで（つまり、遅延回路３５がリード信号に対する遅延を２０段階に渡り実行するまで）繰返される。
【００３５】
判断モジュール３１ａは、遅延回路３５にリード信号に対する２０段階に渡る遅延を実行させた場合は（ステップＳ１１４）、遅延回路３５にライト信号に対する２０段階に渡る遅延を実行させたか否かを判断する（ステップＳ１１６）。ここで、遅延回路３５は、一度も、ライト信号を遅延させていないため、判断モジュール３１ａは、テーブルにおける２行目の枡に「１」又は「０」を記録するために、遅延回路３５にライト信号を所定周期だけ遅延させる（ステップＳ１１７）。このとき、遅延回路３５がライト信号に対して施す遅延周期の値は、信号の特性等に応じて予め設定された値である。
【００３６】
判断モジュール３１ａは、リード信号の周期を初期状態に戻す（ステップＳ１１８）。ステップＳ１１１〜ステップＳ１１８までの一連の流れは、テーブルの全升目に「１」又は「０」が記録されるまで（つまり、遅延回路３５にライト信号に対する２０段階に渡る遅延を実行させるまで）繰返される。
【００３７】
判断モジュール３１ａは、ステップＳ１１４で、遅延回路３５にリード信号に対する２０段階に渡る遅延を実行させ、ステップＳ１１６で、遅延回路３５にライト信号に対する２０段階に渡る遅延を実行させたと判断した場合は、ステップＳ１２０に戻る。この一連の流れにより、図５に示す、テーブルにおける全ての行と列に「１」又は「０」が記録される。
【００３８】
以後、セルフチェックが終了し、印刷装置１００が待機モードに移行した場合を想定する。ユーザが操作パネルユニット１０を操作して、ステータスシートの出力を選択すると（ステップＳ１２０）、出力制御モジュール３１ｂは、ステップＳ１１０で生成したテーブルを用いて、ステータスシートに記入する値を作成する（ステップＳ１３０）。
【００３９】
ステータスシートには、ＲＡＭ４０の印刷装置１００に対する相性を示すために、リード信号とライト信号の遅延可能な範囲を示すマージン面積と、マージン面積から算出された最適値が記憶される。マージン面積は、図５に示すテーブルにおける、「１」が記録された領域（つまり、Ｒ１で示す矩形で囲まれた範囲であって、リード信号及びライト信号が正常に機能する範囲）の面積を示している。また、最適値は、上記したマージン面積の中央値を示している（図中、丸で囲まれた値）。ここで、マージン面積が広ければ、リード信号及びライト信号を広い範囲で遅延させても、ＲＡＭ４０に対して正常に機能するため、ＲＡＭ４０と印刷装置１００とは相性が良いと見なすことができる。また、ステータスシートとして、マージン面積や、最適値を出力すれば、ユーザはこのステータスシートを確認することで印刷装置１００に対して最適なＲＡＭを選択することができる。
【００４０】
図７は、出力制御モジュール３１ｂがステップＳ１３０で実行する処理をより詳細に示す図である。出力制御モジュール３１ｂは、この流れに従って、マージン面積と、最適値とを求める。出力制御モジュール３１ｂは、ステップＳ１１０で生成したテーブルから、「１」が記録された領域の縦軸及び横軸の枡数を求め、求めた各枡数からマージン面積を求める（ステップＳ１３１）。
【００４１】
出力制御モジュール３１ｂは、求めたマージン面積の中央値を最適値として求める（ステップＳ１３２）。具体的には、ステップＳ１３１で求めた、「１」が記録された領域の縦軸及び横軸の枡数から中心値に対応する値を求め、この値を最適値とする。
【００４２】
出力制御モジュール３１ｂは、ステップＳ１３１及び１３２で求めたマージン面積及び最適値をもとに、ステータスシートの元となるデータを作成する（ステップＳ１３３）。このとき、ステップＳ１１０で作成されたテーブルを削除してもよい。
【００４３】
出力制御モジュール３１ｂは、ステップＳ１３０で生成したステータスシートをプリンタユニット５０に印刷処理させる（ステップＳ１４０）。そのため、プリンタユニット５０からは、印刷処理されたステータスシートが出力される。以上、第１の実施形態を説明した。
【００４４】
２．第２の実施形態：
ＲＡＭを複数備える印刷装置の場合、ＲＡＭ毎の相性を示すテーブルを作成することはもとより、印刷装置に接続された全てのＲＡＭの相性を示すテーブルを作成するものであってもよい。例えば、各ＲＡＭの相性を示すテーブルを合成して、新たなテーブルを作成すれば、ＲＡＭ同士の組合せの相性をも判断することが可能となる。
【００４５】
図８は、第２の実施形態に係る印刷装置１００を示すブロック構成図である。第２の実施形態では、第１の実施形態で示した印刷装置１００の構成に加えて、メモリコントローラ３２に２つのＲＡＭ４３、４４が接続されている。そのため、判断モジュール３１ａは、ＲＡＭ４３，４４との相性を示すテーブルを第１の実施形態と同様の手法により作成し、ＲＡＭ４３，４４に対応する各テーブルを組み合わせて、新たなテーブルを作成する。
【００４６】
図９は、第２の実施形態における印刷装置１００が、ステータスシートを出力するまでの流れを示す流れ図である。
判断モジュール３１ａは、ＲＡＭ４３の相性を判断するための第１のテーブルを作成する（ステップＳ２１０）。次に、判断モジュール３１ａは、ＲＡＭ４４の相性を判断するための第２のテーブルを作成する（ステップＳ２２０）具体的な判断の手法は、第１の実施形態と同様であるため、説明を省略する。
【００４７】
判断モジュール３１ａは、ステップＳ２１０及びＳ２２０で作成したテーブルを合成する（ステップＳ２３０）。判断モジュール３１ａは、ステップＳ２１０及びＳ２２０で作成したテーブルを重ね合わせて、ＲＡＭ４３及びＲＡＭ４４のいずれかに正常に機能する信号の出力タイミングの範囲、及びＲＡＭ４１及びＲＡＭ４２のいずれにも正常に機能する出力タイミングの範囲を特定できるテーブルを作成する。
【００４８】
図１０は、ステップＳ２３０で生成されるテーブルを説明するためのイメージ図である。図１０に示すテーブルは、第１の実施形態と同じく、横軸がリード信号の周期に対応し、縦軸がライト信号の周期に対応している。また、各周期に対応するリード信号及びライト信号がＲＡＭ４３のみに正常に機能する場合は対応する升目に「１」が記録され、リード信号及びライト信号がＲＡＭ４４のみに正常に機能する場合は対応する升目に「２」が記録される。更に、リード信号及びライト信号がＲＡＭ４３及びＲＡＭ４４の両方に正常に機能する場合は対応する升目に「３」が記録される。つまり、図中「３」で表示された領域（図中Ｒ２で示す領域）内なら、リード信号及びライト信号がＲＡＭ４３及びＲＡＭ４４に対して正常に機能することを意味している。
【００４９】
以後、セルフチェックが終了し、印刷装置１００が待機モードに移行した場合を想定する。ユーザが操作パネルユニット１０を操作して、ステータスシートの出力を選択すると（ステップＳ２４０）、出力制御モジュール３１ｂは、ステップＳ２３０で生成したテーブルを用いて、ステータスシートに記入する値を生成する（ステップＳ２５０）。
【００５０】
出力制御モジュール３１ｂは、ステップＳ２５０で生成したステータスシートの元となるデータをプリンタユニット５０に印刷処理させる（ステップＳ２６０）。そのため、プリンタユニット５０からは、印刷処理されたステータスシートが出力される。以上、第２の実施形態を説明した。
【００５１】
３．その他の実施形態：
本発明は、様々な変形例が存在する。
ＲＡＭに対する相性を判断する手法としては、リード信号及びライト信号に限定されない。つまり、クロック信号に同期してＲＡＭ出力される信号であって、その周期が変化可能な信号であればどのような信号に対しても本発明を適応させることができる。
【００５２】
また、ＲＡＭとの相性を判断するために使用される信号の数は、２つに限定されない。つまり、３つの信号に対して、正常に機能する出力タイミングの範囲を判断し、この判断結果に基づいて立体的な格子を作成するものであってもよい。つまり、各信号の出力タイミングを縦、横、高さの各軸に取り、この格子内でＲＡＭに対する相性を判断するものであってもよい。
【００５３】
更に、本発明に係る電子機器は印刷装置に限定されず、クロックに同期してアクセスされるＲＡＭを備える装置であれば何にでも適応することができる。
【００５４】
なお、本発明は上記実施例に限られるものでないことは言うまでもない。つまり、上記実施例の中で開示した相互に置換可能な部材および構成等を適宜その組み合わせを変更して適用すること、上記実施例の中で開示されていないが、公知技術であって上記実施例の中で開示した部材および構成等と相互に置換可能な部材および構成等を適宜置換し、またその組み合わせを変更して適用すること、上記実施例の中で開示されていないが、公知技術等に基づいて当業者が上記実施例の中で開示した部材および構成等の代用として想定し得る部材および構成等と適宜置換し、またその組み合わせを変更して適用すること、は本発明の一実施例として開示されるものである。
【図面の簡単な説明】
【００５５】
【図１】第１の実施形態に係る電子機器を説明するブロック図である。
【図２】遅延回路３５によるライト信号の遅延を説明するためのイメージ図である。
【図３】ＲＯＭ２０に記憶されたプログラムにより、ＣＰＵ３１が実行する処理の論理的な構成を説明するための図である。
【図４】印刷装置１００が、ステータスシートを出力するまでの流れを示す流れ図である。
【図５】判断モジュール３１ａがＲＡＭ４０の相性を示すために作成するテーブルを説明するための図である。
【図６】ステップＳ１１０で実行されるテーブル作成処理を詳細に示す流れ図である。
【図７】出力制御モジュール３１ｂがステップＳ１３０で実行する処理をより詳細に示す図である。
【図８】第２の実施形態に係る印刷装置１００を示すブロック構成図である。
【図９】第２の実施形態における印刷装置１００が、ステータスシートを出力するまでの流れを示す流れ図である。
【図１０】ステップＳ２３０で生成されるテーブルを説明するためのイメージ図である。
【符号の説明】
【００５６】
１０…操作パネルユニット、２０…ＲＯＭ、３０…コントローラ、３１…ＣＰＵ、３１ａ…判断モジュール、３１ｂ…出力制御モジュール、３２…メモリコントローラ、３３…Ｉ／Ｏコントローラ、３４…バス、３５…遅延回路、４１…バス、４１ａ…コントロールバス、４１ｂ…データバス、４１ｃ…アドレスバス、４２…ＲＡＭＩ／Ｆ、５０…プリンタユニット、１００…印刷装置
【図１】
2010117862.tif 000003
【図２】
2010117862.tif 000004
【図３】
2010117862.tif 000005
【図４】
2010117862.tif 000006
【図５】
2010117862.tif 000007
【図６】
2010117862.tif 000008
【図７】
2010117862.tif 000009
【図８】
2010117862.tif 000010
【図９】
2010117862.tif 000011
【図１０】
2010117862.tif 000012