(57)【要約】【課題】半導体装置の耐圧を向上させる。また、半導体装置の歩留まりや信頼性を向上させ、コストを低減させる。【解決手段】半導体装置２００には、ｎ-ドリフト領域１、ｐ型半導体領域４、ｎ型エミッタ領域５、トレンチ６、ダミートレンチ１４、トレンチ６の内部にゲート絶縁膜７を介して設けられたゲート電極８、ダミートレンチ１４の内部にダミーゲート絶縁膜１５を介して設けられ電気的に浮遊するダミーゲート電極１６、ダミーゲート電極１６の表面の一部に接してダミーゲート電極１６とダミーゲート電極１６と異なる電位を有する領域とを短絡させるスイッチ２０が設けられている。ｐ型半導体領域４は、トレンチ６によって、ｎ型エミッタ領域５が設けられた固定電位領域２と、ｎ型エミッタ領域５が設けられていない浮遊電位領域３に分離されている。浮遊電位領域３は、ダミートレンチ１４によって、同じ幅を有する複数の領域に分離されている。【選択図】図１
2010238721.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の第１の半導体領域と、
前記第１の半導体領域の表面に設けられた第２導電型の第２の半導体領域と、
前記第２の半導体領域の表面の一部に設けられた第１導電型の第３の半導体領域と、
前記第３の半導体領域に接し、前記第２の半導体領域を貫通し、前記第１の半導体領域に達するように設けられた第１のトレンチと、
前記第１のトレンチの中に第１の絶縁膜を介して設けられた第１の電極と、
前記第３の半導体領域に接する第２の電極と、
前記第１のトレンチにより分離された前記第２の半導体領域の浮遊電位領域を貫通し、該浮遊電位領域を分離するように設けられた第２のトレンチと、
前記第２のトレンチの中に第２の絶縁膜を介して設けられた浮遊電位の第３の電極と、
前記第３の電極を、前記第３の電極と異なる電位の導電領域に短絡させるスイッチと、
を有することを特徴とする半導体装置。
【請求項２】
前記スイッチは、前記第１の半導体領域を有する半導体基板上に一体的に形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記スイッチは、前記第２のトレンチ内に設けられていることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記導電領域は、前記第１の電極または前記第２の電極であることを特徴とする請求項１〜３のいずれか一つに記載の半導体装置。
【請求項５】
前記スイッチを、外部の前記導電領域に接続させる外部接続部を備えていることを特徴とする請求項１〜３のいずれか一つに記載の半導体装置。
【請求項６】
前記スイッチは、前記第１の電極の動作に同期して動作することを特徴とする請求項１〜５のいずれか一つに記載の半導体装置。
【請求項７】
前記スイッチは、前記第１の電極のオフ動作に同期してオンになることを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記スイッチは、前記第２の電極と前記第３の電極の電位差が、予め設定された値以上になったときに動作することを特徴とする請求項１〜５のいずれか一つに記載の半導体装置。
【請求項９】
前記スイッチは、予め設定した周期に同期して動作することを特徴とする請求項１〜５のいずれか一つに記載の半導体装置。
【請求項１０】
前記スイッチには、ＭＯＳＦＥＴが用いられていることを特徴とする請求項１〜９のいずれか一つに記載の半導体装置。
【請求項１１】
第１導電型の第１の半導体領域と、
前記第１の半導体領域の表面に設けられた第２導電型の第２の半導体領域と、
前記第２の半導体領域の表面の一部に設けられた第１導電型の第３の半導体領域と、
前記第３の半導体領域に接し、前記第２の半導体領域を貫通し、前記第１の半導体領域に達するように設けられた第１のトレンチと、
前記第１のトレンチの中に第１の絶縁膜を介して設けられた第１の電極と、
前記第３の半導体領域に接する第２の電極と、
前記第１のトレンチにより分離された前記第２の半導体領域の浮遊電位領域を貫通し、該浮遊電位領域を分離するように設けられた第２のトレンチと、
前記第２のトレンチの中に第２の絶縁膜を介して設けられた浮遊電位の第３の電極と、
外部のスイッチに前記第３の電極を電気的に接続可能な外部接続部を備えていることを特徴とする半導体装置。
【請求項１２】
前記外部接続部はパッドを備えていることを特徴とする請求項１１に記載の半導体装置。
【請求項１３】
前記第１のトレンチと前記第２のトレンチは、同じ大きさであることを特徴とする請求項１〜１２のいずれか一つに記載の半導体装置。
【請求項１４】
前記第１のトレンチと前記第２のトレンチは、同一の構造を有することを特徴とする請求項１〜１３のいずれか一つに記載の半導体装置。
【請求項１５】
前記浮遊電位領域は、前記第２のトレンチにより、同じ幅を有する複数の領域に分離されることを特徴とする請求項１〜１４のいずれか一つに記載の半導体装置。
【請求項１６】
第１導電型の第１の半導体領域と、前記第１の半導体領域の表面に設けられた第２導電型の第２の半導体領域と、前記第２の半導体領域の表面の一部に設けられた第１導電型の第３の半導体領域と、前記第３の半導体領域に接し、前記第２の半導体領域を貫通し、前記第１の半導体領域に達するように設けられた第１のトレンチと、前記第１のトレンチの中に第１の絶縁膜を介して設けられた第１の電極と、前記第３の半導体領域に接する第２の電極と、前記第１のトレンチにより分離された前記第２の半導体領域の浮遊電位領域を貫通し、該浮遊電位領域を分離するように設けられた第２のトレンチと、前記第２のトレンチの中に第２の絶縁膜を介して設けられた浮遊電位の第３の電極と、を有する半導体装置の制御方法であって、
前記第３の電極を、浮遊電位の第１の状態と、前記第３の電極と異なる電位の導電領域に短絡させた第２の状態とに切り替えることを特徴とする半導体装置の制御方法。
【請求項１７】
前記導電領域は、前記第１の電極または前記第２の電極であることを特徴とする請求項１６に記載の半導体装置の制御方法。
【請求項１８】
前記導電領域は、半導体基板の外部に設けられた第４の電極であることを特徴とする請求項１６に記載の半導体装置の制御方法。
【請求項１９】
前記第１の状態と前記第２の状態とは、前記第１の電極の動作に同期して切り替わることを特徴とする請求項１６〜１８のいずれか一つに記載の半導体装置の制御方法。
【請求項２０】
前記第１の状態と前記第２の状態とは、前記第１の電極のオフ動作に同期して切り替わることを特徴とする請求項１９に記載の半導体装置の制御方法。
【請求項２１】
前記第１の状態と前記第２の状態とは、前記第２の電極と前記第３の電極の電位差が、予め設定された値以上になったときに切り替わることを特徴とする請求項１６〜１８のいずれか一つに記載の半導体装置の制御方法。
【請求項２２】
前記第１の状態と前記第２の状態とは、予め設定した周期に同期して切り替わることを特徴とする請求項１６〜１８のいずれか一つに記載の半導体装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置およびその制御方法に関し、特にトレンチゲート構造の半導体装置およびその制御方法に関する。
【背景技術】
【０００２】
絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）は、表面構造にトレンチゲート構造を採用することにより、従来に比べて低損失化を実現することができる。
【０００３】
図７は、従来のトレンチゲート構造の半導体装置を模式的に示す断面図である。図７に示す半導体装置２０００のおもて面には、ｎ-ドリフト領域１０１となる半導体基板１０００の表面に、ｐ型半導体領域１０４が設けられている。ｐ型半導体領域１０４の表面には、ｎ型エミッタ領域１０５が選択的に設けられている。また、ｎ型エミッタ領域１０５およびｐ型半導体領域１０４を貫通し、ｎ-ドリフト領域１０１まで達するトレンチ１０６が設けられている。トレンチ１０６の内部には、ゲート絶縁膜１０７を介してゲート電極１０８が設けられている。
【０００４】
ｐ型半導体領域１０４は、トレンチ１０６により分離され、ｎ型エミッタ領域１０５が設けられた固定電位領域１０２と、ｎ型エミッタ領域１０５が設けられていない浮遊電位領域１０３とが交互に繰り返し形成された構成となっている。トレンチ１０６および浮遊電位領域１０３の表面には、層間絶縁膜１０９が設けられている。エミッタ電極１１０は、半導体装置２０００のおもて面に、ｎ型エミッタ領域１０５および固定電位領域１０２と接するように設けられている。固定電位領域１０２は、チャネル形成領域である。浮遊電位領域１０３は、エミッタ電極１１０と電気的に絶縁されている。
【０００５】
半導体装置２０００の裏面には、半導体基板１０００の表面に、ｎ型フィールドストップ領域１１１が設けられている。ｎ型フィールドストップ領域１１１の表面には、ｐ型コレクタ領域１１２が設けられている。ｐ型コレクタ領域１１２の表面には、コレクタ電極１１３が設けられている。半導体装置２０００では、半導体装置２０００のオン状態時、ｐ型コレクタ領域１１２から注入される正孔が浮遊電位領域１０３に蓄積されることによって、半導体装置２０００のオン電圧が低減する。
【０００６】
図８は、従来のダミートレンチを有する半導体装置を模式的に示す断面図である。図８に示す半導体装置２１００において、浮遊電位領域１０３の表面の一部には、ｎ型エミッタ領域１０５に接しないトレンチ（以下、ダミートレンチとする）１１４が設けられている。ダミートレンチ１１４の内部に絶縁膜（以下、ダミーゲート絶縁膜とする）１１５を介して設けられた電極（以下、ダミーゲート電極とする）１１６は、電気的に浮遊している。その他の構成は、半導体装置２０００と同様である。半導体装置２１００では、ダミートレンチ１１４により浮遊電位領域１０３を複数の領域に分離することで、トレンチ１０６近傍の電界集中が緩和され、半導体装置２０００に比べて耐圧が向上する。また、浮遊電位領域１０３に蓄積された正孔が排出されにくくなり、導通損失が低減し、半導体装置２０００に比べてオン電圧が低減する。
【０００７】
また、ダミートレンチを有する別の半導体装置として、次に示すような装置が提案されている。高抵抗の第１導電型ベース層と、この第１導電型ベース層の表面に形成された第２導電型ベース層と、平面パターンが閉じた帯状パターンを有し、かつ前記第２導電型ベース層の表面から前記第１導電型ベース層に達する深さの溝（以下、トレンチ溝とする）内に、ゲート絶縁膜を介して埋め込み形成されたゲート電極と、前記平面パターンが閉じた帯状パターンの部分の溝で囲まれた領域の前記第２導電型ベース層の表面に、該溝に接して選択的に形成された第１導電型エミッタ層と、この第１導電型エミッタ層および前記溝で囲まれた領域の前記第２導電型ベース層に設けられた第１の主電極と、前記第２導電型ベース層と反対側の前記第１導電型ベース層の表面に形成された第２導電型エミッタ層と、この第２導電型エミッタ層に設けられた第２の主電極とを有している。この半導体装置では、複数のトレンチ溝を形成している。さらに、これらトレンチ溝のうち、素子端部のトレンチ溝の平面パターンは梯子パターン、他のトレンチ溝の平面パターンはストライプパターンである。平面パターンがストライプパターンのトレンチ溝に接する部分のｐ型ベース層の表面には、ｎ型エミッタ層は形成されていない。また、この部分のｐ型ベース層は、層間絶縁膜によりカソード電極と絶縁されている（例えば、下記特許文献１参照。）。
【０００８】
また、ダミートレンチを有する別の半導体装置として、ｎ-層と、ｎ-層の第１の主表面に垂直方向に形成するゲート電極と、ゲート電極間に配置されるｐベース層と、ｐベース層内に配置されるｎエミッタ領域及びバックゲート領域と、ｎ-層の第２の主表面に配置されるｐコレクタ領域と、ゲート電極間のｐベース層を配置しないｎ-層においてゲート電極と同程度か若しくは深い深さまで形成されたｐ領域と、ｐ領域内において第１の主表面に対して垂直方向に配置され、ダミートレンチ内埋め込み材と絶縁膜とからなるダミートレンチゲートと、ゲート電極とエミッタ領域、ベース層、ｎ-層との界面に形成されたゲート絶縁膜と、エミッタ領域及びバックゲート領域と電気的に接触するエミッタ電極と、コレクタ領域と電気的に接触するコレクタ電極とを備える半導体装置が提案されている（例えば、下記特許文献２参照。）。
【０００９】
また、低オン電圧を実現する別の半導体装置として、次に示すような装置が提案されている。第１導電型エミッタ層と、この第１導電型エミッタ層に接して形成された第２導電型ベース層と、この第２導電型ベース層に接して形成された第１導電型ベース層と、この第１導電型ベース層内に前記第２導電型ベース層に達する深さに形成された溝にゲート絶縁膜を介して埋め込み形成されたゲート電極と、前記溝の側面に接するように前記第１導電型ベース層の表面に選択的に形成された第２導電型ソース層と、前記第２導電型ソース層、前記第１導電型ベース層、前記第２導電型ベース層、前記ゲート絶縁膜および前記ゲート電極とで構成された第１のＭＯＳトランジスタとは異なる場所に設けられ、且つ前記ゲート電極が前記第１導電型エミッタ層のゲート電極と共通であって、前記第１導電型エミッタ層の多数キャリアと同極性のキャリアを、素子外に排出するための第２のＭＯＳトランジスタと、前記第１導電型エミッタ層に設けられた第１の主電極と、前記第１導電型ベース層および前記第２導電型ソース層にコンタクトする第２の主電極とを具備している。半導体装置のターンオン時、第２のＭＯＳトランジスタのゲートに正または０Ｖの電圧を与えてオフ状態にし、半導体装置内の正孔が排出されないようにすることで、半導体装置内に正孔を蓄積し、低オン電圧を実現している（例えば、下記特許文献３参照。）。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開平１０−１６３４８３号公報
【特許文献２】特開２００５−２９４６４９号公報
【特許文献３】特許３３６７７４７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
図６は、従来のダミートレンチを有する半導体装置の電流−電圧特性を示す特性図である。半導体装置２１００のダミーゲート電極１１６に電荷が蓄積された場合の、半導体装置２１００の耐圧変動を示すシミュレーション結果を示している。ダミーゲート電極１１６に−１×１０-14〜−１×１０-12Ｃの負電荷が蓄積された場合、ダミーゲート電極１１６に電荷が蓄積されていない（０Ｃ）場合と比べて、半導体装置２１００の耐圧は高くなっている。これに対して、ダミーゲート電極１１６に＋１×１０-14および＋１×１０-13Ｃの正電荷（正孔）が蓄積された場合、半導体装置２１００の耐圧は、ダミーゲート電極１１６に電荷が蓄積されていない場合と比べて大きく低下している。
【００１２】
半導体装置２１００では、ダミーゲート電極１１６が電気的に浮遊していることにより、ダミーゲート電極１１６に蓄積された電荷は解放されにくい。そのため、ダミーゲート電極１１６に正孔が蓄積された場合に、図６に示すように、半導体装置２１００の耐圧が大きく低下してしまうという問題が生じる。ダミーゲート電極が他の電極と接続されている構成の半導体装置では、このような問題は生じないが、ダミーゲート電極がゲート電極と接続されている場合、ゲート容量が大きくなってしまうため、半導体装置の動作速度が遅くなってしまう。また、ダミーゲート電極がエミッタ電極と接続されている場合、半導体装置のスイッチング動作が、半導体装置に流れる電流を強制的に遮断したり、半導体装置に印加された電圧を急激に変化させたりするなどのハードスイッチング動作となってしまい、半導体装置自体や半導体装置が設置される回路に負荷がかかりすぎてしまう。
【００１３】
また、上述した問題の他に、半導体装置２１００では、ダミーゲート電極１１６が電気的に浮遊していることでダミーゲート絶縁膜１１５に電圧をかけることができない。そのため、例えば特開２００５−１５０４２６号公報において提案されている双方向ツェナー特性を利用した静特性試験（以下、ゲートショック試験とする）を行い、トレンチが中断していたり、トレンチが浅すぎたりするなどのトレンチ形成不良をウエハ段階で検出し判別することが難しくなってしまうという問題がある。半導体装置にトレンチ形成不良が存在する場合、所望の電気的特性を得られない可能性があり、この半導体装置とともに組み込まれた他の部品のコストや組み立てに要したコストが無駄になるという問題点や、製品の歩留まりや信頼性が低下するという問題が生じる。
【００１４】
この発明は、上述した従来技術による問題点を解消するため、半導体装置の耐圧を向上させることができる半導体装置およびその制御方法を提供することを目的とする。また、この発明は、歩留まりや信頼性を向上させることができる半導体装置およびその制御方法を提供することを目的とする。また、コストを低減させることができる半導体装置およびその制御方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上述した課題を解決し、目的を達成するため、請求項１の発明にかかる半導体装置は、第１導電型の第１の半導体領域と、前記第１の半導体領域の表面に設けられた第２導電型の第２の半導体領域と、前記第２の半導体領域の表面の一部に設けられた第１導電型の第３の半導体領域と、前記第３の半導体領域に接し、前記第２の半導体領域を貫通し、前記第１の半導体領域に達するように設けられた第１のトレンチと、前記第１のトレンチの中に第１の絶縁膜を介して設けられた第１の電極と、前記第３の半導体領域に接する第２の電極と、前記第１のトレンチにより分離された前記第２の半導体領域の浮遊電位領域を貫通し、該浮遊電位領域を分離するように設けられた第２のトレンチと、前記第２のトレンチの中に第２の絶縁膜を介して設けられた浮遊電位の第３の電極と、前記第３の電極を、前記第３の電極と異なる電位の導電領域に短絡させるスイッチと、を有することを特徴とする。
【００１６】
また、請求項２の発明にかかる半導体装置は、請求項１に記載の発明において、前記スイッチは、前記第１の半導体領域を有する半導体基板上に一体的に形成されていることを特徴とする。
【００１７】
また、請求項３の発明にかかる半導体装置は、請求項２に記載の発明において、前記スイッチは、前記第２のトレンチ内に設けられていることを特徴とする。
【００１８】
また、請求項４の発明にかかる半導体装置は、請求項１〜３のいずれか一つに記載の発明において、前記導電領域は、前記第１の電極または前記第２の電極であることを特徴とする。
【００１９】
また、請求項５の発明にかかる半導体装置は、請求項１〜３のいずれか一つに記載の発明において、前記スイッチを、外部の前記導電領域に接続させる外部接続部を備えていることを特徴とする。
【００２０】
また、請求項６の発明にかかる半導体装置は、請求項１〜５のいずれか一つに記載の発明において、前記スイッチは、前記第１の電極の動作に同期して動作することを特徴とする。
【００２１】
また、請求項７の発明にかかる半導体装置は、請求項６に記載の発明において、前記スイッチは、前記第１の電極のオフ動作に同期してオンになることを特徴とする。
【００２２】
また、請求項８の発明にかかる半導体装置は、請求項１〜５のいずれか一つに記載の発明において、前記スイッチは、前記第２の電極と前記第３の電極の電位差が、予め設定された値以上になったときに動作することを特徴とする。
【００２３】
また、請求項９の発明にかかる半導体装置は、請求項１〜５のいずれか一つに記載の発明において、前記スイッチは、予め設定した周期に同期して動作することを特徴とする。
【００２４】
また、請求項１０の発明にかかる半導体装置は、請求項１〜９のいずれか一つに記載の発明において、前記スイッチには、ＭＯＳＦＥＴが用いられていることを特徴とする。
【００２５】
また、請求項１１の発明にかかる半導体装置は、第１導電型の第１の半導体領域と、前記第１の半導体領域の表面に設けられた第２導電型の第２の半導体領域と、前記第２の半導体領域の表面の一部に設けられた第１導電型の第３の半導体領域と、前記第３の半導体領域に接し、前記第２の半導体領域を貫通し、前記第１の半導体領域に達するように設けられた第１のトレンチと、前記第１のトレンチの中に第１の絶縁膜を介して設けられた第１の電極と、前記第３の半導体領域に接する第２の電極と、前記第１のトレンチにより分離された前記第２の半導体領域の浮遊電位領域を貫通し、該浮遊電位領域を分離するように設けられた第２のトレンチと、前記第２のトレンチの中に第２の絶縁膜を介して設けられた浮遊電位の第３の電極と、外部のスイッチに前記第３の電極を電気的に接続可能な外部接続部を備えていることを特徴とする。
【００２６】
また、請求項１２の発明にかかる半導体装置は、請求項１１に記載の発明において、前記外部接続部はパッドを備えていることを特徴とする。
【００２７】
また、請求項１３の発明にかかる半導体装置は、請求項１〜１２のいずれか一つに記載の発明において、前記第１のトレンチと前記第２のトレンチは、同じ大きさであることを特徴とする。
【００２８】
また、請求項１４の発明にかかる半導体装置は、請求項１〜１３のいずれか一つに記載の発明において、前記第１のトレンチと前記第２のトレンチは、同一の構造を有することを特徴とする。
【００２９】
また、請求項１５の発明にかかる半導体装置は、請求項１〜１４のいずれか一つに記載の発明において、前記浮遊電位領域は、前記第２のトレンチにより、同じ幅を有する複数の領域に分離されることを特徴とする。
【００３０】
また、請求項１６の発明にかかる半導体装置の制御方法は、第１導電型の第１の半導体領域と、前記第１の半導体領域の表面に設けられた第２導電型の第２の半導体領域と、前記第２の半導体領域の表面の一部に設けられた第１導電型の第３の半導体領域と、前記第３の半導体領域に接し、前記第２の半導体領域を貫通し、前記第１の半導体領域に達するように設けられた第１のトレンチと、前記第１のトレンチの中に第１の絶縁膜を介して設けられた第１の電極と、前記第３の半導体領域に接する第２の電極と、前記第１のトレンチにより分離された前記第２の半導体領域の浮遊電位領域を貫通し、該浮遊電位領域を分離するように設けられた第２のトレンチと、前記第２のトレンチの中に第２の絶縁膜を介して設けられた浮遊電位の第３の電極と、を有する半導体装置の制御方法であって、前記第３の電極を、浮遊電位の第１の状態と、前記第３の電極と異なる電位の導電領域に短絡させた第２の状態とに切り替えることを特徴とする。
【００３１】
また、請求項１７の発明にかかる半導体装置の制御方法は、請求項１６に記載の発明において、前記導電領域は、前記第１の電極または前記第２の電極であることを特徴とする。
【００３２】
また、請求項１８の発明にかかる半導体装置の制御方法は、請求項１６に記載の発明において、前記導電領域は、半導体基板の外部に設けられた第４の電極であることを特徴とする。
【００３３】
また、請求項１９の発明にかかる半導体装置の制御方法は、請求項１６〜１８のいずれか一つに記載の発明において、前記第１の状態と前記第２の状態とは、前記第１の電極の動作に同期して切り替わることを特徴とする。
【００３４】
また、請求項２０の発明にかかる半導体装置の制御方法は、請求項１９に記載の発明において、前記第１の状態と前記第２の状態とは、前記第１の電極のオフ動作に同期して切り替わることを特徴とする。
【００３５】
また、請求項２１の発明にかかる半導体装置の制御方法は、請求項１６〜１８のいずれか一つに記載の発明において、前記第１の状態と前記第２の状態とは、前記第２の電極と前記第３の電極の電位差が、予め設定された値以上になったときに切り替わることを特徴とする。
【００３６】
また、請求項２２の発明にかかる半導体装置の制御方法は、請求項１６〜１８のいずれか一つに記載の発明において、前記第１の状態と前記第２の状態とは、予め設定した周期に同期して切り替わることを特徴とする。
【００３７】
上述した発明によれば、第３の電極と他の導電領域とを電気的に接続するスイッチを動作させて、第３の電極を半導体装置内の他の導電領域や外部装置の導電領域に電気的に接続することにより、第３の電極に蓄積された電荷を解放することができる。また、スイッチを所望のタイミングで動作させることにより、スイッチのオフ時には、第３の電極を電気的に浮遊している状態にすることができ、第１のトレンチ近傍の電界集中を緩和することができる。また、第３の電極を電気的に浮遊している状態とすることで、第３の電極がゲート電極またはエミッタ電極と常時接続されていることで生じる、半導体装置の動作速度が遅くなってしまう問題や、ハードスイッチング動作となってしまう問題を回避することができる。また、このようなスイッチを設け、スイッチを動作させることで、第３の電極を電気的に固定された他の導電領域と接続することができるため、第３の電極を電気的に固定された状態にすることができる。第３の電極を電気的に固定された状態にすることによって、第３の電極および第２の絶縁膜に電圧をかけることができるため、例えばゲートショック試験などの静特性試験を行うことができる。
【発明の効果】
【００３８】
本発明にかかる半導体装置およびその制御方法によれば、半導体装置の耐圧を向上させることができるという効果を奏する。また、半導体装置の歩留まりや信頼性を向上させることができるという効果を奏する。また、コストを低減させることができるという効果を奏する。
【図面の簡単な説明】
【００３９】
【図１】実施の形態１にかかる半導体装置を示す断面図である。
【図２】実施の形態２にかかる半導体装置を示す断面図である。
【図３】実施の形態３にかかる半導体装置を示す断面図である。
【図４】実施の形態４にかかる半導体装置を示す平面図である。
【図５】実施の形態５にかかる半導体装置を示す平面図である。
【図６】従来のダミートレンチを有する半導体装置の電流−電圧特性を示す特性図である。
【図７】従来のトレンチゲート構造の半導体装置を模式的に示す断面図である。
【図８】従来のダミートレンチを有する半導体装置を模式的に示す断面図である。
【発明を実施するための形態】
【００４０】
以下に添付図面を参照して、この発明にかかる半導体装置の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、各実施の形態の説明およびすべての添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
【００４１】
（実施の形態１）
図１は、実施の形態１にかかる半導体装置を示す断面図である。図１に示す半導体装置２００のおもて面には、ｎ-ドリフト領域１となる半導体基板１００の表面に、均一な厚さのｐ型半導体領域４が設けられている。ｐ型半導体領域４の表面には、ｎ型エミッタ領域５が選択的に設けられている。ｎ-ドリフト領域１は、第１の半導体領域に相当する。ｐ型半導体領域４は、第２の半導体領域に相当する。ｎ型エミッタ領域５は、第３の半導体領域に相当する。
【００４２】
ｎ型エミッタ領域５およびｐ型半導体領域４を貫通し、ｎ-ドリフト領域１まで達するトレンチ６が設けられている。トレンチ６の内部には、ゲート絶縁膜７を介してゲート電極８が設けられている。トレンチ６は、第１のトレンチに相当する。ゲート絶縁膜７は、第１の絶縁膜に相当する。ゲート電極８は、第１の電極に相当する。
【００４３】
ｐ型半導体領域４は、トレンチ６によって、ｎ型エミッタ領域５が設けられた固定電位領域２と、ｎ型エミッタ領域５が設けられていない浮遊電位領域３に分離されている。トレンチ６の一方の側面に固定電位領域２が接し、他方の側面に浮遊電位領域３が接する。
【００４４】
浮遊電位領域３を貫通しｎ-ドリフト領域１まで達するトレンチ（以下、ダミートレンチとする）１４が設けられている。ダミートレンチ１４は、例えばトレンチ６と同じ大きさ、もしくはトレンチ６と同一の構成、またはその両方を満たすように形成されている。トレンチ６およびダミートレンチ１４によって、浮遊電位領域３は例えば同じ幅を有する複数の領域に分離されている。例えば、浮遊電位領域３が３つの領域に分離されている場合、ｐ型半導体領域４は、固定電位領域２、トレンチ６、浮遊電位領域３、ダミートレンチ１４、浮遊電位領域３、ダミートレンチ１４、浮遊電位領域３およびトレンチ６が、この順で繰り返し形成された構成となる。ダミートレンチ１４は、第２のトレンチに相当する。
【００４５】
ダミートレンチ１４の内部には、電気的に浮遊する電極（以下、ダミーゲート電極とする）１６が絶縁膜（以下、ダミーゲート絶縁膜とする）１５を介して設けられている。ダミーゲート電極１６の上には、ダミーゲート電極１６の表面の一部に接し、ダミーゲート電極１６と、ダミーゲート電極１６と異なる電位を有する領域とを短絡させるスイッチ（以下、短絡用スイッチとする）２０が設けられている。ダミーゲート絶縁膜１５は、第２の絶縁膜に相当する。ダミーゲート電極１６は、第３の電極に相当する。
【００４６】
エミッタ電極１０は、半導体装置２００のおもて面に、ｎ型エミッタ領域５および固定電位領域２と接するように設けられている。浮遊電位領域３、トレンチ６およびダミートレンチ１４の表面には層間絶縁膜９が設けられている。層間絶縁膜９により、浮遊電位領域３はエミッタ電極１０から電気的に絶縁されている。固定電位領域２は、チャネル形成領域である。エミッタ電極１０は、第２の電極に相当する。
【００４７】
半導体装置２００の裏面には、半導体基板１００の表面に、ｎ型フィールドストップ領域１１が設けられている。ｎ型フィールドストップ領域１１の表面には、ｐ型コレクタ領域１２が設けられている。ｐ型コレクタ領域１２の表面には、コレクタ電極１３が設けられている。
【００４８】
短絡用スイッチ２０は、例えばＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）構造を有する。このＭＯＳＦＥＴは、ゲート電極（以下、短絡用ゲート電極とする）２１、ドレイン電極（以下、短絡用ドレイン電極とする）２２、ソース領域（以下、短絡用ソース領域とする）２３、ウェル領域（以下、短絡用ウェル領域とする）２４およびドレイン領域（以下、短絡用ドレイン領域とする）２５で構成されている。短絡用スイッチ２０は、ダミーゲート絶縁膜１５の、ダミーゲート電極１６の上の部分の内部に、例えばダミートレンチ１４ごとに設けられている。
【００４９】
短絡用スイッチ２０では、短絡用ソース領域２３は、ダミーゲート電極１６に接して設けられている。短絡用ドレイン領域２５は、短絡用ウェル領域２４を介して、短絡用ソース領域２３から離れて設けられている。短絡用ドレイン電極２２は、短絡用ドレイン領域２５に接して設けられている。短絡用ゲート電極２１は、短絡用ソース領域２３と短絡用ドレイン電極２２との間の短絡用ウェル領域２４に臨んで設けられている。短絡用ゲート電極２１は、ダミーゲート絶縁膜１５により、ダミーゲート電極１６、短絡用ドレイン電極２２および短絡用ウェル領域２４と絶縁されている。短絡用ゲート電極２１および短絡用ドレイン電極２２は、例えばダミーゲート絶縁膜１５に設けられた図示省略するコンタクト領域を介して例えばパッドに接続され、パッドから引き出された配線により半導体装置２００の外部に設けられた図示省略する外部装置に接続されている。このパッドが、外部接続部に相当する。
【００５０】
このような半導体装置２００では、外部装置の動作に同期して短絡用スイッチ２０が動作する。短絡用スイッチ２０が導通することにより、例えばダミーゲート電極１６が短絡用スイッチ２０を介して外部装置に電気的に接続されるので、ダミーゲート電極１６に蓄積された正孔は短絡用スイッチ２０を経由して外部装置へ解放される。ダミーゲート電極１６が浮遊電位を有する状態が、第１の状態に相当する。ダミーゲート電極１６が外部装置に電気的に接続されている状態が、第２の状態に相当する。短絡用スイッチ２０のオン動作により、第１の状態と第２の状態とに切り替えられる。
【００５１】
短絡用スイッチ２０のオン動作を、外部装置にタイマーを備えて周期的に行っても良い。また、短絡用スイッチ２０のオン動作を、半導体装置２００のゲート電極８の例えばオフ動作に同期させても良い。また、ダミーゲート電極１６の電位を検知し、例えばエミッタ電極１０とダミーゲート電極１６との電位差が予め外部装置に設定した値以上になったときに、短絡用スイッチ２０をオンさせても良い。また、上述した短絡用スイッチ２０のオン動作を２つ以上組み合わせて行っても良い。
【００５２】
以上、説明したように、実施の形態１によれば、短絡用スイッチ２０を導通させて、ダミーゲート電極１６を外部装置の導電領域に電気的に接続することにより、ダミーゲート電極１６に蓄積された電荷を外部装置に解放することができる。また、短絡用スイッチ２０を所望のタイミングで導通させることにより、短絡用スイッチ２０のオフ時には、ダミーゲート電極１６を電気的に浮遊している状態にすることができる。これにより、トレンチ６近傍の電界集中を緩和することができ、半導体装置２００の耐圧を向上させることができる。また、ダミーゲート電極１６を電気的に浮遊している状態とすることで、ダミーゲート電極がゲート電極またはエミッタ電極と常時接続されていることで生じる、半導体装置の動作速度が遅くなってしまう問題や、ハードスイッチング動作となってしまう問題を回避することができる。また、短絡用スイッチ２０を設け、短絡用スイッチ２０を導通させることで、ダミーゲート電極１６を電気的に固定された他の導電領域と接続することができるため、ダミーゲート電極１６を電気的に固定された状態にすることができる。ダミーゲート電極１６を電気的に固定された状態にすることによって、ダミーゲート電極１６およびダミーゲート絶縁膜１５に電圧をかけることができるため、例えばゲートショック試験などの静特性試験を行うことができる。これにより、半導体装置２００の歩留まりや信頼性を向上させることができる。また、半導体装置２００のコストを低減させることができる。
【００５３】
（実施の形態２）
図２は、実施の形態２にかかる半導体装置を示す断面図である。図２に示す半導体装置２１０では、層間絶縁膜９の内部にコンタクト部２６が設けられている。コンタクト部２６は、短絡用ドレイン電極２２とエミッタ電極１０とを接続している。半導体装置２１０のその他の構成は、半導体装置２００と同様である。短絡用スイッチ２０のオン動作のタイミングは、実施の形態１と同様である。
【００５４】
なお、コンタクト部２６を、短絡用ドレイン電極２２とゲート電極８とを接続するように設けた構成としても良い。
【００５５】
以上、説明したように、実施の形態２によれば、実施の形態１と同様の効果を得ることができる。
【００５６】
（実施の形態３）
図３は、実施の形態３にかかる半導体装置を示す断面図である。図３に示す半導体装置２２０では、例えばトレンチ６とダミートレンチ１４に挟まれた浮遊電位領域３の上の層間絶縁膜９の内部に、短絡用スイッチ２０が設けられている。短絡用スイッチ２０において、短絡用ウェル領域２４は、浮遊電位領域３と離れて設けられている。短絡用ソース領域２３および短絡用ドレイン領域２５は、短絡用ウェル領域２４を介して互いに離れて設けられている。短絡用ゲート電極２１は、浮遊電位領域３と短絡用ウェル領域２４の間に設けられ、層間絶縁膜９により浮遊電位領域３および短絡用ウェル領域２４と絶縁されている。
【００５７】
また、ゲート電極８と短絡用ドレイン領域２５の間の、ゲート絶縁膜７および層間絶縁膜９の内部には、ゲート電極８および短絡用ドレイン領域２５と接してコンタクト領域が設けられている。このコンタクト領域が、短絡用ドレイン電極（以下、短絡用ドレインコンタクト電極とする）２８となっている。ダミーゲート電極１６と短絡用ソース領域２３の間の、ダミーゲート絶縁膜１５および層間絶縁膜９の内部には、各ダミーゲート電極１６および短絡用ソース領域２３と接してコンタクト領域（以下、短絡用ソースコンタクト領域とする）２７が設けられている。また、層間絶縁膜９の内部には、短絡用ゲート電極２１と接して、例えば短絡用ゲート電極２１の配線を半導体装置２２０の外部に引き出すパッドに接続するための図示省略するコンタクト領域が設けられている。半導体装置２２０のその他の構成は、半導体装置２００と同様である。短絡用スイッチ２０のオン動作のタイミングは、実施の形態１と同様である。
【００５８】
なお、短絡用ドレインコンタクト電極２８となるコンタクト領域を、短絡用ドレイン領域２５およびエミッタ電極１０に接するように構成しても良い。また、短絡用ドレインコンタクト電極２８を例えばパッドに接続して配線を引き出し、外部装置と接続しても良い。
【００５９】
以上、説明したように、実施の形態３によれば、実施の形態１および実施の形態２と同様の効果を得ることができる。
【００６０】
（実施の形態４）
図４は、実施の形態４にかかる半導体装置を示す平面図である。図４に示す半導体装置２３０では、半導体基板１００上に、エミッタ電極などが形成されている活性領域３１を囲むように耐圧構造部３２が設けられている。活性領域３１の断面構造は、実施の形態１に示す半導体装置（図１参照）の短絡用スイッチを設けていない構造と同様である。
【００６１】
短絡用スイッチは半導体装置２３０とは別の図示しない駆動回路集積装置に設けられている。半導体装置２３０の耐圧構造部３２の外側の半導体基板１００上には、半導体装置２３０のダミーゲート電極（図１参照）と外部の短絡用スイッチとを接続する例えばパッドなどを用いた接続部（以下、ダミーゲート電極接続部とする）３７が設けられている。ダミーゲート電極接続部３７は、外部接続部に相当する。
【００６２】
このダミーゲート電極接続部３７には、半導体装置２３０の全てのダミーゲート電極が例えば並列に接続されている。また、ダミーゲート電極接続部３７は、半導体装置２３０のその他の接続部であるゲートパッド３３、電流センスエミッタパッド３４、温度センサーダイオードカソード３５および温度センサーダイオードアノード３６などと同様に配置されている。ダミーゲート電極接続部３７から引き出された配線は、例えば短絡用スイッチのオン動作のタイミングを計るための図示しない外部装置に接続されている。
【００６３】
短絡用スイッチに、半導体装置２３０のゲート電極またはエミッタ電極を接続して、短絡用スイッチのオン時に、ダミーゲート電極と、半導体装置２３０のゲート電極またはエミッタ電極とを電気的に短絡させる構成としても良い。また、半導体装置２３０のゲート電極またはエミッタ電極の代わりに、半導体装置２３０の外部に設けた別の半導体装置のゲート電極またはエミッタ電極を接続しても良い。半導体装置２３０の外部に設けた別の半導体装置のゲート電極またはエミッタ電極は、第４の電極に相当する。短絡用スイッチのオン動作のタイミングは、実施の形態１と同様である。また、短絡用スイッチとして、例えばＭＯＳＦＥＴを用いても良い。
【００６４】
なお、ゲートパッド３３には、半導体装置２３０のゲート電極が接続されている。電流センスエミッタパッド３４には、ｎ型エミッタ領域５の一部を分離して、その分離した一部のｎ型エミッタ領域５が接続され、半導体装置２３０内に流れる電流の一部を分流して検出できるようになっている。温度センサーダイオードカソード３５および温度センサーダイオードアノード３６には、半導体装置２３０の温度を測定するためのダイオードのカソードおよびアノードがそれぞれ接続されており、例えばこのダイオードに一定電流を流して順方向電圧を測定することにより、半導体装置２３０の温度変化を算出できるようにしている。電流や温度を検出する機構は、半導体装置２３０内に必ずしも設ける必要はない。
【００６５】
以上、説明したように、実施の形態４によれば、実施の形態１と同様の効果を得ることができる。また、従来の半導体装置を作製する工程と同様に、ダミーゲート電極接続部３７を設けることができる。
【００６６】
（実施の形態５）
図５は、実施の形態５にかかる半導体装置を示す平面図である。半導体装置２３０の耐圧構造部３２の外側の半導体基板１００上には、短絡用スイッチとしてＭＯＳＦＥＴ３９およびＭＯＳＦＥＴ３９のゲート電極が接続された短絡用ゲートパッド３８が設けられている。半導体装置２３０の構成は、実施の形態４と同様である。ＭＯＳＦＥＴ３９のソース電極には、半導体装置２３０の全てのダミーゲート電極が接続されている。ＭＯＳＦＥＴ３９のドレイン電極には、半導体装置２３０のエミッタ電極またはゲート電極が接続されている。ＭＯＳＦＥＴ３９のゲート電極は短絡用ゲートパッド３８に接続されている。短絡用ゲートパッド３８から引き出された配線は、例えばＭＯＳＦＥＴ３９のオン動作のタイミングを計るための外部装置に接続されている。ＭＯＳＦＥＴ３９のオン動作のタイミングは、実施の形態１の短絡用スイッチと同様である。
【００６７】
以上、説明したように、実施の形態５によれば、実施の形態１および実施の形態４と同様の効果を得ることができる。
【００６８】
以上において本発明では、短絡用スイッチとして横型のＭＯＳＦＥＴを用いているが、縦型のＭＯＳＦＥＴやＩＧＢＴを用いても良い。
【産業上の利用可能性】
【００６９】
以上のように、本発明にかかる半導体装置は、電力変換装置などに使用されるパワー半導体装置に有用である。
【符号の説明】
【００７０】
１  ｎ-ドリフト領域
２  固定電位領域
３  浮遊電位領域
４  ｐ型半導体領域
５  ｎ型エミッタ領域５
６  トレンチ
７  ゲート絶縁膜
８  ゲート電極
９  層間絶縁膜
１０  エミッタ電極
１１  ｎ型フィールドストップ領域
１２  ｐ型コレクタ領域
１３  コレクタ電極
１４  ダミートレンチ
１５  ダミーゲート絶縁膜
１６  ダミーゲート電極
２０  短絡用スイッチ
２１  短絡用スイッチのゲート電極
２２  短絡用スイッチのドレイン電極
２３  短絡用スイッチのソース領域
２４  短絡用スイッチのウェル領域
２５  短絡用スイッチのドレイン領域
１００  半導体基板
２００  半導体装置
【図１】
2010238721.tif 000003
【図２】
2010238721.tif 000004
【図３】
2010238721.tif 000005
【図４】
2010238721.tif 000006
【図５】
2010238721.tif 000007
【図６】
2010238721.tif 000008
【図７】
2010238721.tif 000009
【図８】
2010238721.tif 000010