(57)【要約】【課題】ＭＯＳＦＥＴのボディ領域は、一方向からの斜めイオン注入により形成しており、拡散後のボディ領域が均一に形成されず、部分的に（断面構造において左右非対称となる）低濃度領域が形成されてしまう。このためアバランシェ耐量が弱く、ばらつきが大きくなる問題があった。【解決手段】ボディ領域のイオン注入の際、イオン注入の方向を複数の方向から行い、断面構造における不純物濃度分布を左右対称に形成する。ボディ領域は周辺部が低濃度の第１ボディ領域と中央部が高濃度の第２ボディ領域からなるが、不純物濃度分布は左右対称に形成できる。また注入エネルギーを従来より高めることでボディ領域のピーク濃度位置をソース領域底部より深くする。これらによってアバランシェ耐量の向上と、そのばらつきを抑制できる。【選択図】    図１
2010056432.tif 000002
【特許請求の範囲】
【請求項１】
一導電型半導体基板上に一導電型の半導体層を積層した基板と、
該基板表面に設けた逆導電型のチャネル層と、
該チャネル層に接して設けられた絶縁膜と、
該絶縁膜に接して設けられたゲート電極と、
該ゲート電極と隣接する前記基板表面に設けられた一導電型のソース領域と、
前記ソース領域間の前記チャネル層表面に設けられた逆導電型のボディ領域を具備し、
該ボディ領域は、不純物濃度が低濃度で前記ソース領域と隣接する第１ボディ領域と、該第１ボディ領域より不純物濃度が高濃度で中央部の第２ボディ領域を有し、前記第１ボディ領域における不純物のピーク濃度位置が前記ソース領域底部より下方にあることを特徴とする絶縁ゲート型半導体装置。
【請求項２】
前記チャネル層を貫通し前記半導体層まで到達するトレンチを有し、前記絶縁膜は前記トレンチ内壁を被覆し、前記ゲート電極は前記トレンチに埋め込まれることを特徴とする請求項１に記載の絶縁ゲート型半導体装置。
【請求項３】
前記半導体層は面方位が＜１００＞または＜１１１＞であることを特徴とする請求項１または請求項２に記載の絶縁ゲート型半導体装置。
【請求項４】
前記第１ボディ領域と前記第２ボディ領域の不純物濃度分布は、前記ボディ領域の断面形状においてほぼ左右対称に形成されることを特徴とする請求項３に記載の絶縁ゲート型半導体装置。
【請求項５】
一導電型半導体基板上に一導電型の半導体層を積層した基板を準備し、該基板表面に逆導電型のチャネル層を形成する工程と、
前記チャネル層に接する絶縁膜を形成する工程と、
前記絶縁膜に接するゲート電極を形成する工程と、
ボディ領域の形成領域に開口部を有するレジストマスクを設け、該開口部の一の側面に対して所定の注入角度で逆導電型不純物を注入する一のイオン注入を行い、前記開口部の他の側面に対して前記注入角度で前記逆導電型不純物を注入する他のイオン注入を行う工程と、
前記ゲート電極と隣接する前記基板表面のソース領域の形成領域に一導電型不純物を注入する工程と、
前記一導電型不純物を拡散してソース領域を形成し、前記逆導電型不純物を拡散して前記ソース領域との境界部における前記逆導電型不純物のピーク濃度位置が前記ソース領域底部より下方に位置するボディ領域を形成する工程と、
を具備することを特徴とする絶縁ゲート型半導体装置の製造方法。
【請求項６】
前記チャネル層を貫通するトレンチを形成する工程と、
前記トレンチに導電材料を埋設して前記ゲート電極を形成する工程と、を具備することを特徴とする請求項５に記載の絶縁ゲート型半導体装置の製造方法。
【請求項７】
前記一のイオン注入を行った後、前記基板を回転させて前記他のイオン注入を行うことを特徴とする請求項５または請求項６に記載の絶縁ゲート型半導体装置の製造方法。
【請求項８】
前記一のイオン注入と前記他のイオン注入は同一注入角度及び同一注入エネルギーで行うことを特徴とする請求項７に記載の絶縁ゲート型半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は絶縁ゲート型半導体装置およびその製造方法に係り、特にアバランシェ耐量の向上及びそのばらつきを低減する絶縁ゲート型半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
図１４は従来のトレンチ構造の絶縁ゲート型半導体装置を示す断面図である。図は一例としてｎチャネル型のＭＯＳＦＥＴ（Metal  Oxide  Semiconductor  Field  Effect  Transistor)を示す。
【０００３】
ｎ＋型シリコン半導体基板２１上にｎ−型半導体層２２を積層してドレイン領域とし、その表面にチャネル層２４を設ける。チャネル層２４を貫通するトレンチ２７は内壁がゲート絶縁膜３１で被覆され、ゲート電極３３が埋設される。チャネル層２４表面にはソース領域３５、ボディ領域３４が設けられ、それらとコンタクトするソース電極３８が設けられる。
【０００４】
図１５は、図１４に示すＭＯＳＦＥＴの製造方法を示す一例である。
【０００５】
ｎ＋型シリコン半導体基板２１にｎ−型半導体層２２を積層してドレイン領域を形成する。ｎ−型半導体層２２表面にｐ型のチャネル層２４を形成し、チャネル層２４を貫通しｎ−型半導体層２２に達するトレンチ２７を形成する。トレンチ２７内壁にゲート絶縁膜３１を形成し、トレンチ２７内にゲート電極３３を埋設する（図１５（Ａ））。
【０００６】
トレンチ２７に隣接したチャネル層２４表面にボディ領域となるｐ型不純物、およびソース領域となるｎ型不純物をイオン注入する（図１５（Ｂ））。
【０００７】
その後、層間絶縁膜となるＢＰＳＧ（Ｂｏｒｏｎ  Ｐｈｏｓｐｈｏｒｕｓ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）膜等を形成する。ＢＰＳＧ膜のフローを行い注入したｎ型不純物およびｐ型不純物を拡散してｎ＋型のソース領域３５およびｐ＋型ボディ領域３４を形成する。ＢＰＳＧ膜をエッチングしてコンタクトホールＣＨを形成すると共に、ゲート電極３３上に層間絶縁膜３６を形成し、ソース電極３８を形成する（図１５（Ｃ））（例えば特許文献１参照。）。
【特許文献１】特開２００２−３４３８０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
図１６は、ボディ領域３４を形成する工程をより詳細に示す断面図である。面方位が＜１００＞または＜１１１＞のシリコン半導体基板に対して不純物をイオン注入する際、チャネリングを防止するため、一般的には基板表面に対して垂直な方向から所望の注入角度θ（例えば７°）で傾斜させた方向からイオン注入を行っている（図１６（Ａ））。
【０００９】
しかしこのように傾斜させたイオン注入（以下、斜めイオン注入と称する）を行うと、拡散後のボディ領域３４も均一に形成できず、ボディ領域３４の両側あるいは周囲と隣接するソース領域３５の一方（特に底部付近）において、チャネル層２４と同程度の低濃度領域Ｌが生じてしまう。この低濃度領域Ｌは、一方向からの斜めイオン注入を行う限り、ボディ領域３４の断面形状において片側のみに形成され、またトレンチ２７（ゲート電極３３）がストライプ状でも格子状でも同様に発生する（図１６（Ｂ））。
【００１０】
トランスなどのインダクタンス負荷を高速スイッチング動作させる場合、インダクタンスに発生する逆起電圧によって定格電圧以上の過電圧がＭＯＳＦＥＴに印加される場合がある。ＭＯＳＦＥＴは、ソース領域３５、チャネル層２４及びドレイン領域（ｎ−型半導体層２２）による寄生トランジスタが内蔵される構造であるため、過電圧の印加で寄生トランジスタが動作すると、ＭＯＳＦＥＴのセルに局所的に大電流が流れ、ＭＯＳＦＥＴが破壊するアバランシェ破壊に至る。
【００１１】
トランジスタの電流利得は、ベース領域の不純物濃度を高めることで低減する。従って、ＭＯＳＦＥＴにおいては、ベース領域となるチャネル層２４の不純物濃度を高め、寄生トランジスタが動作した場合であっても電流増幅をある程度抑えることができるよう、高濃度のボディ領域３４を配置している。
【００１２】
しかし、上述の如く斜めイオン注入でボディ領域３４を形成すると、拡散後のボディ領域３４の不純物濃度が例えば図示の断面形状において左右対称に形成されず、両側あるいは周囲に隣接するソース領域３５の一部分（片側）のみに低濃度領域Ｌが形成されることによりアバランシェ耐量が劣化する問題があった。
【００１３】
また、従来構造では、ソース領域３５との境界付近において、ボディ領域３４の深さ方向において最も高い不純物濃度を有する領域の位置（ピーク濃度位置）がソース領域３５と重畳していた。このため、ｐ型のボディ領域３４はｎ型不純物と相殺され、これによってもボディ領域３４の不純物濃度が低下し、アバランシェ耐量が劣化する問題もあった。
【課題を解決するための手段】
【００１４】
本発明はかかる課題に鑑みてなされ、第１に、一導電型半導体基板上に一導電型の半導体層を積層した基板と、該基板表面に設けた逆導電型のチャネル層と、該チャネル層に接して設けられた絶縁膜と、該絶縁膜に接して設けられたゲート電極と、該ゲート電極と隣接する前記基板表面に設けられた一導電型のソース領域と、前記ソース領域間の前記チャネル層表面に設けられた逆導電型のボディ領域を具備し、該ボディ領域は、不純物濃度が低濃度で前記ソース領域と隣接する第１ボディ領域と、該第１ボディ領域より不純物濃度が高濃度で中央部の第２ボディ領域を有し、前記第１ボディ領域における不純物のピーク濃度位置が前記ソース領域底部より下方に位置させることにより解決するものである。
【００１５】
第２に、一導電型半導体基板上に一導電型の半導体層を積層した基板を準備し、該基板表面に逆導電型のチャネル層を形成する工程と、前記チャネル層に接する絶縁膜を形成する工程と、前記絶縁膜に接するゲート電極を形成する工程と、ボディ領域の形成領域に開口部を有するレジストマスクを設け、該開口部の一の側面に対して所定の注入角度で逆導電型不純物を注入する一のイオン注入を行い、前記開口部の他の側面に対して前記注入角度で前記逆導電型不純物を注入する他のイオン注入を行う工程と、前記ゲート電極と隣接する前記基板表面のソース領域の形成領域に一導電型不純物を注入する工程と、前記一導電型不純物を拡散してソース領域を形成し、前記逆導電型不純物を拡散して前記ソース領域との境界部における前記逆導電型不純物のピーク濃度位置が前記ソース領域底部より下方に位置するボディ領域を形成する工程と、を具備することにより解決するものである。
【発明の効果】
【００１６】
本実施形態の絶縁ゲート型半導体装置によれば、第１に、アバランシェ耐量を向上させ、且つそのばらつきを小さくすることができる。
【００１７】
すなわち、ボディ領域を形成する不純物の斜めイオン注入を、基板（半導体ウエハ）に対して実質的に複数の方向から行うことにより、ボディ領域の断面形状において低濃度領域が片側のみに形成されることを防止する。隣接するいずれのソース領域との境界部においてもボディ領域の不純物濃度をほぼ均一にできるので、部分的にチャネル層と同程度の低濃度領域が形成されることによるアバランシェ耐量の劣化を防止できる。
【００１８】
第２に、ボディ領域は、ソース領域との境界部付近において、不純物のピーク濃度の位置がソース領域底部より下方に位置するように形成される。これにより、ソース領域のｎ型不純物によりボディ領域のｐ型不純物が相殺されることなく、ボディ領域の不純物濃度の低下を防止できる。つまり、トランジスタのベース領域の不純物濃度の低下を防止できるので、トランジスタの電流利得が低下し、寄生トランジスタが動作した場合であっても大電流が流れることを防止できる。
【００１９】
第３に、ボディ領域はソース領域に隣接する低濃度の第１ボディ領域と中央部分の高濃度の第２ボディ領域を有し、断面形状において不純物濃度分布がほぼ左右対称な形状に形成される。従って、ボディ領域の一部分（片側）のみにアバランシェ破壊に弱い領域がある構造と比較して、アバランシェ耐量（の実力値）の向上とそのばらつきを防止できる。
【００２０】
本実施形態の絶縁ゲート型半導体装置の製造方法によれば、ボディ領域のイオン注入工程において、基板（半導体ウエハ）を回転させて斜めイオン注入を行うことにより、断面形状において不純物濃度分布が左右対称なボディ領域を形成できる。例えば、格子状のトレンチ（ゲート電極）構造の場合には、ボディ領域の周囲に隣接してソース領域が形成される。従って、ボディ領域との境界面となるソース領域（の形成領域）の４側面のそれぞれに対して同じ注入角度でイオン注入ができるよう、基板を９０度ずつ回転させてイオン注入を行う。ストライプ状のトレンチ（ゲート電極）構造の場合には、基板を１８０度ずつ回転させてイオン注入を行う。これにより、片側のみに低濃度領域（チャネル層と同等の非常に低い不純物濃度の領域）が形成されることを防止できる。
【００２１】
また、イオン注入の注入エネルギーを従来より高めることにより、ソース領域との境界付近における、ボディ領域のピーク濃度位置をソース領域底部より下方に形成でき、アバランシェ耐量の劣化およびそのばらつきを防止できる。
【発明を実施するための最良の形態】
【００２２】
本発明の第１の実施の形態をトレンチ構造のｎチャネル型のＭＯＳＦＥＴを例に図１から図１１を参照して詳細に説明する。
【００２３】
図１は本実施形態のＭＯＳＦＥＴの構造を示す図であり、図１（Ａ）はＭＯＳＦＥＴの断面図、図１（Ｂ）はソース領域およびボディ領域部分の平面図である。
【００２４】
本実施形態のＭＯＳＦＥＴは、基板１０と、チャネル層４と、トレンチ７と、絶縁膜１１と、ゲート電極１３と、ボディ領域１４と、ソース領域１５とを有する。
【００２５】
図１（Ａ）を参照して、基板１０は、ｎ＋型のシリコン半導体基板１の上にエピタキシャル成長などによりｎ−型半導体層２を積層したものである。ｎ−型半導体層２は一主面における面方位が＜１００＞あるいは＜１１１＞である。基板１０はＭＯＳＦＥＴのドレイン領域となり、基板１０表面にはｐ型のチャネル層４が設けられる。
【００２６】
トレンチ７は、チャネル層４を貫通し、ｎ−型半導体層２まで到達して設けられる。トレンチ７は、例えば基板１０表面のパターンにおいて格子状に形成される（図１（Ｂ）参照）。トレンチ７の内壁は数百Åの膜厚のゲート絶縁膜（酸化膜）１１で被覆される。またトレンチ７には不純物がドープされた半導体層によるゲート電極１３が埋設される。
【００２７】
トレンチ７に隣接したチャネル層４（基板１０）表面にはｎ＋型不純物領域であるソース領域１５が設けられ、隣り合う２つのソース領域１５間のチャネル層４（基板１０）表面にはｐ＋型不純物領域であるボディ領域１４が配置される。
【００２８】
ボディ領域１４は、第１ボディ領域１４１と第２ボディ領域１４２を有する。第１ボディ領域１４１は、不純物濃度が低濃度（例えばドーズ量が１．８Ｅ１５ｃｍ−２）で、ボディ領域１４の周辺部に位置する。第２ボディ領域１４２は第１ボディ領域１４１より不純物濃度が高濃度（例えばドーズ量が７Ｅ１５ｃｍ−２）で、ボディ領域１４の中央部に位置する。
【００２９】
ゲート電極１３上は層間絶縁膜１６で覆い、層間絶縁膜１６間はソース電極１７とのコンタクトホールＣＨとなる。コンタクトホールＣＨから露出したソース領域１５およびボディ領域１４にはバリアメタル層（不図示）を介して、アルミニウム合金などによるソース電極１７が電気的に接続する。
【００３０】
図１（Ｂ）も参照してボディ領域１４について更に説明する。第１ボディ領域１４１は周囲に配置されたソース領域１５と隣接し、その一部はソース領域１５と重畳する。既述の如く本実施形態のトレンチ７は格子状に形成される。つまりボディ領域１４に隣接するソース領域１５とは、ボディ領域１４（第１ボディ領域１４１）の周りを囲んで設けられたソース領域１５である。
【００３１】
後述するが、ボディ領域１４は、複数の方向からの斜めイオン注入により形成される。トレンチ７が格子状の場合には、ボディ領域１４を形成するレジストマスクの開口部の４つの側面に対してそれぞれ所定の注入角度（例えば７°）に傾斜させた方向からイオン注入（以下斜めイオン注入）を行う。
【００３２】
従来は、レジストマスクの開口部の一側面に対してのみ、すなわち一方向のみから斜めイオン注入を行っていたため、他の側面側ではボディ領域が形成されず、本来ボディ領域が形成されるべき領域に、チャネル層と同程度の非常に不純物濃度が低い領域（図１４（Ｂ）の低濃度領域Ｌ）が形成されていた。
【００３３】
しかし、本実施形態では、レジストマスクの開口部の全ての側面に対して、すなわち四方向から斜めイオン注入を行うため、第１ボディ領域１４１がボディ領域１４の周辺部に均等に形成される。
【００３４】
また、第２ボディ領域１４２は、四方向からの斜めイオン注入の全ての工程でｐ型不純物が注入される領域であり、ボディ領域１４として十分で且つ均一な不純物濃度に形成される。
【００３５】
つまり本実施形態のボディ領域１４は、図１（Ａ）の如く、その断面形状において不純物濃度分布としてほぼ左右対称に形成されるので、不純物濃度分布の形状が不均一であった従来構造（図１４（Ｂ））と比較して、アバランシェ耐量の向上が図れる。
【００３６】
更に、第１ボディ領域１４１（ソース領域１５との境界付近）における、ボディ領域１４の不純物のピーク濃度位置ＰＣは、ソース領域１５底部より下方に位置する。ここで、ピーク濃度位置ＰＣとは、ボディ領域１４の深さ方向（基板表面に対して垂直方向）におけるｐ型不純物濃度プロファイルにおいて最も不純物濃度が高い領域の基板表面からの位置（深さ）をいう。具体的には、本実施形態の第１ボディ領域１４１は不純物を例えば８０ＫｅＶの注入エネルギーでイオン注入して形成され、そのピーク濃度位置ＰＣは、ｎ−型半導体層２表面から０．３μｍ程度の深さに位置する。比較のために、ピーク濃度位置ＰＣ’は、例えば５０ＫｅＶの注入エネルギーで形成した従来構造におけるボディ領域の場合であり、本実施形態のピーク濃度位置ＰＣより０．１μｍ程度上方に位置する。
【００３７】
図２は、図１のａ−ａ線断面における不純物濃度プロファイルを示す。図２（Ａ）は、注入エネルギーを変化させた場合のソース領域１５、ボディ領域１４およびチャネル層４の不純物濃度プロファイルのシミュレーション結果である。図２（Ｂ）は、ボディ領域１４とチャネル層４をＳＲＰ（Spreading  Resistance  Profiling）測定した結果である。いずれも実線が本実施形態における不純物濃度プロファイルであり、破線が従来構造における不純物濃度プロファイルである。
【００３８】
ａ−ａ線は、ソース領域１５とボディ領域１４が重畳した部分である。ソース領域１５はｎ型不純物領域であり、ボディ領域１４はｐ型不純物領域であるので、これらが重畳した領域では不純物濃度が相殺される。このため、ピーク濃度位置ＰＣ’が浅い従来構造（破線）では、ボディ領域の不純物濃度としては低下してしまい、アバランシェ耐量が劣化する問題があった。
【００３９】
本実施形態では、従来（注入エネルギー：５０ＫｅＶ）よりイオン注入の注入エネルギーを向上させ、例えば８０ＫｅＶでイオン注入することにより、ボディ領域１４のピーク濃度位置ＰＣをソース領域１５の底部より下方に位置させている。
【００４０】
図２（Ａ）の如く、シミュレーションによれば、同じドーズ量であっても、注入エネルギーの違いによってピーク濃度位置ＰＣを深くできるので、相殺される量が少なくなり、ピーク濃度も向上することがわかる。
【００４１】
そして実際には図２（Ｂ）の如く、注入エネルギーを５０ＫｅＶから８０ＫｅＶに向上することにより、ピーク濃度位置ＰＣが０．１μｍ程度深くなり、ボディ領域１４のピーク濃度位置ＰＣをソース領域１５の底部より下方（ｎ−型半導体層２表面から０．３μｍ程度の深さ）に位置させることができた。これにより、ボディ領域１４（第１ボディ領域１４１）の不純物がソース領域１５の不純物により相殺されることが少なくなり、ボディ領域１４のピーク濃度も向上した。
【００４２】
トランジスタの電流利得は、ベース領域の不純物濃度を高めることで低減する。従って、ＭＯＳＦＥＴにおいては、ベース領域となるチャネル層の不純物濃度を高め、ソース領域１５、チャネル層４、ドレイン領域（ｎ−型半導体層２）からなる寄生トランジスタが動作した場合であっても、電流増幅をある程度抑えることができるようにすることが望ましい。本実施形態では寄生トランジスタのベース領域となるボディ領域１４の不純物濃度の低下を防止できるので、寄生トランジスタの電流利得を低く抑えることができ、これが動作した場合であっても、アバランシェ破壊を起きにくくすることができる。
【００４３】
図３は、Ｌ＝０．１ｍＨにおけるアバランシェ破壊電流のヒストグラムであり、注入エネルギーと斜めイオン注入の方向（回数）の違いを比較した図である。図３（Ａ）が従来構造（注入エネルギー：５０ＫｅＶ、斜めイオン注入方向：一方向）であり、図３（Ｂ）が注入エネルギーが５０ＫｅＶ、注入方向が四方向の場合であり、図３（Ｃ）が、注入エネルギーが８０ＫｅＶ、注入方向が一方向の場合であり、図３（Ｄ）が、本実施形態（注入エネルギー：８０ＫｅＶ、注入方向：四方向）の場合である。
【００４４】
横軸が頻度であり、縦軸がアバランシェ破壊電流である。アバランシェ破壊電流によって、例えばインダクタンス負荷スイッチング時の許容エネルギー（アバランシェ耐量）を算出する。すなわち、アバランシェ破壊電流が大きいことはアバランシェ耐量が強いことを意味する。
【００４５】
このように、ボディ領域１４のイオン注入の注入エネルギーを５０ＫｅＶから８０ＫｅＶに上げることで、アバランシェ耐量が向上する。Ｌ＝０．１ｍＨ時のアバランシェ耐量は、一方向からのイオン注入であっても、１．５倍となり、四方向からのイオン注入では１．８倍になる。更に、８０ＫｅＶの場合、四方向注入のばらつきは、一方向注入のばらつきと比較して、非常に小さくなっている。
【００４６】
このように、本実施形態によれば、ボディ領域１４形成のレジストマスクの開口部の側壁に対応して複数の方向から斜めイオン注入し、さらにピーク濃度位置を深くすることで、アバランシェ耐量の向上とばらつきの抑制を実現できる。
【００４７】
尚、トレンチ７（ゲート電極１３）がストライプ状の場合には、ボディ領域１４もストライプ状となるので、レジストマスクの開口部に対して二方向からの斜めイオン注入により形成する。
【００４８】
次に図４から図１１を参照して本発明の絶縁ゲート型半導体装置の製造方法を説明する。
【００４９】
第１工程（図４）：一導電型半導体基板上に一導電型の半導体層を積層した基板を準備し、基板表面に逆導電型のチャネル層を形成する工程。
【００５０】
ｎ＋型シリコン半導体基板１上にｎ−型半導体層２を積層した基板１０を準備する。ｎ−型半導体層は例えばエピタキシャル層等であり、基板１０はドレイン領域となる。
【００５１】
酸化膜（不図示）によるマスクを設け、全面にｐ型の例えばボロンを注入エネルギー５０ＫｅＶ、ドーズ量１×１０１３〜３×１０１３ｃｍ−２でイオン注入する。そして１１００℃程度の熱処理を行い、ボロンを拡散してチャネル層４を形成する。
【００５２】
第２工程（図５）：チャネル層を貫通し半導体層まで達するトレンチを形成する工程。
【００５３】
全面にＣＶＤ法によりＮＳＧ（Ｎｏｎ−ｄｏｐｅｄ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）のＣＶＤ酸化膜５を生成する。その後、レジスト膜によるマスクを、トレンチの開口部分を除いてかける。ＣＶＤ酸化膜５をドライエッチングして部分的に除去し、チャネル領域４が露出したトレンチ開口部６を形成し、レジストを除去する（図５（Ａ））。
【００５４】
その後、ＣＶＤ酸化膜５をマスクとしてトレンチ開口部６のシリコン半導体基板をＣＦ系およびＨＢｒ系ガスによりドライエッチングし、チャネル層４を貫通してｎ−型半導体層２まで達するトレンチ７を形成する（図５（Ｂ））。
【００５５】
第３工程（図６）：  トレンチ内壁に絶縁膜を形成する工程。
【００５６】
ダミー酸化を行い、トレンチ７内壁とチャネル層４表面にダミー酸化膜８を形成する（図６（Ａ））。その後、ダミー酸化膜８とＣＶＤ酸化膜５をエッチングにより除去する。これにより、トレンチ７形成時のドライエッチングのエッチングダメージが除去される。
【００５７】
全面を熱酸化（１１００℃、５〜３０分程度）してトレンチ７内壁にゲート絶縁膜（酸化膜）１１を形成する。ゲート酸化膜１１は駆動電圧に応じて数百Å（例えば厚み約３００Å〜７００Å）に形成される（図６（Ｂ））。
【００５８】
第４工程（図７）：トレンチに埋め込まれたゲート電極を形成する工程。
【００５９】
全面にノンドープのポリシリコン１３ａを堆積し、ゲート酸化膜１１で被覆されたトレンチ７内に充填する（図８（Ａ））。全面に不純物をドープして低抵抗化を図り、全面をエッチバックする。これにより、トレンチ７内に埋設されたゲート電極１３が形成される（図８（Ｂ））。また不純物がドープされたポリシリコン１３ａを堆積し、全面をエッチバックしてゲート電極１３を形成してもよい。
【００６０】
第５工程（図８および図９）：ボディ領域の形成領域に開口部を有するレジストマスクを設け、開口部の一の側面に対して所定の注入角度で逆導電型不純物を注入する一のイオン注入を行い、開口部の他の側面に対して注入角度で逆導電型不純物を注入する他のイオン注入を行う工程。
【００６１】
図８（Ａ）は本工程のＭＯＳＦＥＴを示す断面図であり、図８（Ｂ）はボディ領域を形成するレジストマスクの１つの開口部ＯＰの上面図である。
【００６２】
図８（Ａ）を参照して、基板表面に、ボディ領域の形成領域に開口部ＯＰを有するレジストマスクＰＲを設ける。ここでは、トレンチ７が格子状にパターンニングされている場合を例に説明する。
【００６３】
すなわち、図８（Ｂ）の如く、レジストマスクＰＲは、ソース領域の形成領域を覆い、その内側に開口部ＯＰが形成されてボディ領域の形成領域が露出する。開口部ＯＰは４つの側面を有する。
【００６４】
レジストマスクＰＲの膜厚Ｄは、例えば１．０５μｍであり、開口部ＯＰの開口幅Ｗは例えば０．６７μｍである。
【００６５】
そして開口部ＯＰの第１の側面Ｓ１に対して注入角度θで第１のイオン注入を行い、ソース領域の形成領域間のチャネル層４表面に、ｐ型不純物（例えばボロン（Ｂ））１４ａを注入する。注入角度θは、例えば７°である。また、注入エネルギーは、８０ＫｅＶ、ドーズ量は、１．８Ｅ１５ｃｍ−２である（図８（Ａ））。
【００６６】
次に、開口部ＯＰの他の側面（第２の側面Ｓ２）に対して注入角度θで他のイオン注入）（第２のイオン注入）を行い、チャネル層４表面にｐ型不純物１４ａを注入する。このとき、イオン注入装置のイオンビームの向きは同じであるが、基板（半導体ウエハ）を９０度回転させることで実質的に異なる方向から、開口部ＯＰの異なる側面に対してイオン注入を行う。
【００６７】
更に、図９の如く、基板を９０度回転させ、開口部ＯＰの他の側面（第３の側面Ｓ３）に対して注入角度θで第３のイオン注入を行い、チャネル層４表面にｐ型不純物１４ａを注入する。この場合もイオン注入条件は第１および第２のイオン注入と同一条件である。
【００６８】
同様に、基板を９０度回転させ、開口部ＯＰの他の側面（第４の側面Ｓ４）に対して注入角度θで第４のイオン注入を行い、チャネル層４表面にｐ型不純物１４ａを注入する。この場合もイオン注入条件は第１から第３のイオン注入と同一条件である。
【００６９】
上記の如く、ボディ領域の形成領域（レジストマスクの開口部ＯＰ）は狭小な領域であり、レジストマスクＰＲ膜厚はその面積に対して比較的厚い。そしてそのレジストマスクＰＲを介してｐ型不純物を斜めイオン注入するため、一方向からのイオン注入のみでは、ボディ領域の形成領域でありながら不純物が注入されない領域が存在する。本実施形態では、基板を回転させ、斜めイオン注入の方向を変えることで、一方向からのイオン注入で注入されなかった領域にもｐ型不純物をイオン注入することができる。
【００７０】
また、開口部ＯＰの中央部分では、全てのイオン注入工程によって不純物が重畳的に注入される（図９（Ａ）参照）。
【００７１】
尚、トレンチ７（ゲート電極１３）をストライプ状に形成する場合には、トレンチ７に隣接するソース領域もストライプ状に形成する。そしてソース領域に隣接するボディ領域もストライプ状に形成するので、レジストマスクＰＲの開口部ＯＰもストライプ状となる。従って、その場合には、開口部ＯＰの一の側面とそれに対向する他の側面に対して、同じ注入角度θで斜めイオン注入を行う。
【００７２】
第６工程（図１０）：  ゲート電極と隣接する基板表面のソース領域の形成領域に一導電型不純物を注入する工程。
【００７３】
基板（チャネル層４）表面でトレンチ７に隣接したソース領域の形成領域が露出するレジストマスク（不図示）を形成する。全面にｎ型不純物（例えばヒ素（Ａｓ））１５ａを、注入エネルギー１４０ＫｅＶ、ドーズ量５×１０１５〜６×１０１５ｃｍ−２でイオン注入する。
【００７４】
第７工程（図１１）：  一導電型不純物を拡散してソース領域を形成し、逆導電型不純物を拡散してソース領域との境界部における逆導電型不純物のピーク濃度位置がソース領域底部より下方に位置するボディ領域を形成する工程。
【００７５】
その後全面に層間絶縁膜となるＢＰＳＧ（Ｂｏｒｏｎ  Ｐｈｏｓｐｈｏｒｕｓ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）層１６ａを例えば６０００Å程度堆積し、９００℃程度でリフローする。この熱処理によりｐ型不純物１４ａ、ｎ型不純物１５ａがそれぞれ拡散される。これによりトレンチ７に隣接したチャネル層４（基板１０）表面にソース領域１５が形成され、ソース領域１５間のチャネル層４表面にボディ領域１４が形成される（図１１（Ａ））。
【００７６】
ボディ領域１４は、第１ボディ領域１４１と第２ボディ領域１４２を有する。第５工程に、複数回のイオン注入により重畳的にイオン注入されなかった周辺部は不純物濃度が低濃度の第１ボディ領域１４１となり、重畳的にイオン注入された中央部は、第１ボディ領域１４１より高濃度の不純物濃度を有する第２ボディ領域１４２となる。
【００７７】
これにより、図１１の断面における不純物濃度分布が略左右対称のボディ領域１４が形成できる。第１ボディ領域１４１は、第２ボディ領域１４２より低濃度ではあるが、第２ボディ領域１４２の周囲に均一に形成され、ソース領域１５と一部重畳して隣接する。これにより、ソース領域１５とボディ領域１４の境界部において、不純物濃度が著しく低い（チャネル層４と同程度）の低濃度領域の発生を防止できる。
【００７８】
更に、第５工程において、注入エネルギーを従来より高めたことにより、ソース領域１５とボディ領域１４の境界部付近において、ボディ領域１４のピーク濃度位置をソース領域１５底部より下方にすることができる。これにより、既述の如くアバランシェ耐量の向上とばらつきの抑制が実現できる。
【００７９】
尚、ボディ領域１４と、ソース領域１５のイオン注入工程は順不同である。つまり、第５工程と第６工程は入れ替えてもよい。
【００８０】
その後、ＢＰＳＧ層１６ａ上に所定のパターンで開口されたレジストＰＲのマスク（不図示）を設けてエッチングし、レジスト除去後、９００℃程度のリフローを行い、層間絶縁膜１６を形成する（図１１（Ｂ））。
【００８１】
更にアルミニウム等をスパッタ装置で全面に堆積し、所望の形状にパターニングする。ソース領域１５およびボディ領域１４にコンタクトするソース電極１７を形成し、図１に示す最終構造を得る。また、基板裏面にはドレイン電極（不図示）が形成される。
【００８２】
以上、第１の本実施形態ではトレンチ構造のＭＯＳＦＥＴについて説明したが、ゲート電極がゲート絶縁膜を介してチャネル層上にパターンニングされる、いわゆるプレーナ構造のＭＯＳＦＥＴについても同様に実施できる。
【００８３】
以下、図１２および図１３を参照して第２の実施形態としてプレーナ構造のＭＯＳＦＥＴの場合について説明する。尚、上記のトレンチ構造のＭＯＳＦＥＴと同様の構成要素は同一符号で示し、異なる構成要素のみ説明する。
【００８４】
図１２は、ＭＯＳＦＥＴの構造を示す断面図である。ｎ−型半導体層２表面にゲート絶縁膜１１が設けられ、その上にゲート電極１３が例えば平面構造においてストライプ状に設けられる。隣り合うゲート電極１３間のｎ−型半導体層２表面には、ｐ型不純物の注入領域であるチャネル層４が設けられる。チャネル層４表面には、ゲート電極１３と隣接し、これに沿うパターンのソース領域１５が設けられ、ソース領域１５間に第１ボディ領域１４１と第２ボディ領域１４２を有するボディ領域１４が設けられる。これ以外の構成は、第１の実施形態と同様である。
【００８５】
図１３は、図１２のＭＯＳＦＥＴのボディ領域１４の形成工程を示す断面図であり、第１の実施形態の第５工程に相当する工程の断面図である。
【００８６】
既知のプレーナ構造のＭＯＳＦＥＴと同様にゲート酸化膜１１、ゲート電極１３及びチャネル層４を形成する。すなわち、ｎ−型半導体層２表面にゲート絶縁膜１１、ゲート電極１３を形成し、これらを所望の形状（例えばストライプ状）にパターンニングする。その後、ゲート電極１３間のｎ−型半導体層２表面にイオン注入によりチャネル層４を形成する。
【００８７】
その後、図の如く、ボディ領域の形成領域に開口部ＯＰを有するレジストマスクＰＲを設ける。この場合、ゲート電極１３がストライプ状であれば、開口部ＯＰの側面は２つである。開口部ＯＰの一の側面（第１の側面Ｓ１）に対して所定の注入角度θでｐ型不純物（例えばボロン（Ｂ））１４ａを注入する第１のイオン注入を行う。注入エネルギーは８０ＫｅＶ、ドーズ量は、４Ｅ１５ｃｍ−２程度である（図１３（Ａ））。
【００８８】
次に、開口部ＯＰの他の側面（第２の側面Ｓ２）に対して注入角度θで他のイオン注入）（第２のイオン注入）を行い、チャネル層４表面にｐ型不純物１４ａを注入する。このとき、イオン注入装置のイオンビームの向きは同じであるが、基板（半導体ウエハ）を１８０度回転させることで実質的に異なる方向から、開口部ＯＰの異なる側面に対してイオン注入（注入エネルギーは８０ＫｅＶ、ドーズ量は４Ｅ１５ｃｍ−２程度）を行う（図１３（Ｂ））。
【００８９】
これ以降は、第１の実施形態の第６工程以降の工程によって、図１２に示す最終構造を得る。
【００９０】
なお、本実施形態ではｎチャネル型ＭＯＳＦＥＴを例に説明したが、導電型を逆にしたｐチャネル型であっても同様に実施できる。
【００９１】
更にＭＯＳＦＥＴに限らず、ＩＧＢＴ等の絶縁ゲート型半導体装置で有れば同様に実施でき、同様の効果が得られる。
【図面の簡単な説明】
【００９２】
【図１】第１の実施形態の絶縁ゲート型半導体装置を説明する（Ａ）断面図、（Ｂ）平面図である。
【図２】第１の実施形態と従来技術の絶縁ゲート型半導体装置を比較する特性図である。
【図３】第１の実施形態と従来技術の絶縁ゲート型半導体装置を比較する特性図である。
【図４】第１の実施形態の絶縁ゲート型半導体装置の製造方法を説明する断面図である。
【図５】第１の実施形態の絶縁ゲート型半導体装置の製造方法を説明する断面図である。
【図６】第１の実施形態の絶縁ゲート型半導体装置の製造方法を説明する断面図である。
【図７】第１の実施形態の絶縁ゲート型半導体装置の製造方法を説明する断面図である。
【図８】第１の実施形態の絶縁ゲート型半導体装置の製造方法を説明する（Ａ）断面図、（Ｂ）平面図である。
【図９】第１の実施形態の絶縁ゲート型半導体装置の製造方法を説明する（Ａ）断面図、（Ｂ）平面図である。
【図１０】第１の実施形態の絶縁ゲート型半導体装置の製造方法を説明する断面図である。
【図１１】第１の実施形態の絶縁ゲート型半導体装置の製造方法を説明する断面図である。
【図１２】第２の実施形態の絶縁ゲート型半導体装置を説明する断面図である。
【図１３】第２の実施形態の絶縁ゲート型半導体装置の製造方法を説明する断面図である。
【図１４】従来技術の絶縁ゲート型半導体装置を説明する断面図である。
【図１５】従来技術の絶縁ゲート型半導体装置の製造方法を説明する断面図である。
【図１６】従来技術の絶縁ゲート型半導体装置の製造方法を説明する断面図である。
【符号の説明】
【００９３】
１    ｎ＋型半導体基板
２    ｎ−型半導体層
４    チャネル層
７    トレンチ
８    ダミー酸化膜
１１  ゲート絶縁膜
１３ａ  ポリシリコン
１３    ゲート電極
１４  ボディ領域
１４１  第１ボディ領域
１４２  第２ボディ領域
１５  ソース領域
１６  層間絶縁膜
１７  ソース電極
２１    ｎ＋型半導体基板
２２    ｎ−型半導体層
２４    チャネル層
２７    トレンチ
３１  ゲート酸化膜
３３  ゲート電極
３４  ボディ領域
３５  ソース領域
【図１】
2010056432.tif 000003
【図２】
2010056432.tif 000004
【図３】
2010056432.tif 000005
【図４】
2010056432.tif 000006
【図５】
2010056432.tif 000007
【図６】
2010056432.tif 000008
【図７】
2010056432.tif 000009
【図８】
2010056432.tif 000010
【図９】
2010056432.tif 000011
【図１０】
2010056432.tif 000012
【図１１】
2010056432.tif 000013
【図１２】
2010056432.tif 000014
【図１３】
2010056432.tif 000015
【図１４】
2010056432.tif 000016
【図１５】
2010056432.tif 000017
【図１６】
2010056432.tif 000018