(57)【要約】      （修正有）【課題】分解能の低いＤＡコンバータを複数使用して高い分解能で出力電圧を設定できるＤＡ変換装置を提供する。【解決手段】それぞれ異なる出力電圧範囲が設定された複数個のＤＡコンバータと、これらＤＡコンバータの出力電圧を加算または減算する演算器、とで構成するＤＡ変換装置。また、それぞれ異なる出力電圧範囲が設定された複数個のＤＡコンバータと、これらＤＡコンバータの出力電圧がアンプを介して入力され、これらを加算または減算する演算器、とで構成されたＤＡ変換装置。【選択図】図１
2010056587.tif 000002
【特許請求の範囲】
【請求項１】
それぞれ異なる出力電圧範囲が設定された複数個のＤＡコンバータと、
これらＤＡコンバータの出力電圧を加算または減算する演算器、
とで構成されたことを特徴とするＤＡ変換装置。
【請求項２】
それぞれ異なる出力電圧範囲が設定された複数個のＤＡコンバータと、
これらＤＡコンバータの出力電圧がアンプを介して入力され、これらを加算または減算する演算器、
とで構成されたことを特徴とするＤＡ変換装置。
【請求項３】
前記複数個のＤＡコンバータのうち、第１のＤＡコンバータの出力電圧範囲はＤＡ変換装置として要求される出力電圧範囲を満たすように設定され、第２のＤＡコンバータの出力電圧範囲は第１のＤＡコンバータの出力電圧の分解能を満たすように設定されていることを特徴とする請求項１または２記載のＤＡ変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＡ変換装置に関し、詳しくは、高い分解能で変換電圧を出力できるＤＡ変換装置に関するものである。
【背景技術】
【０００２】
図５は、各種の電子機器に組み込まれて用いられている従来のＤＡ変換装置の一例を示す構成図である。このＤＡ変換装置は、制御装置１と、ＤＡコンバータ２と、アンプ３と、制御対象４から構成されている。制御装置１は、ＤＡコンバータ２にこのＤＡコンバータ２の電圧出力範囲内の分解能に対応した所定の電圧を設定する。ＤＡコンバータ２に入力されるデジタル信号のビット幅を、所定の幅に制御する。アンプ３は、ＤＡコンバータ２から変換出力される電圧を、制御対象４が要求する電圧範囲を満たすように増幅して制御対象４に供給する。
【０００３】
たとえば、制御対象４の要求する電圧範囲が０〜１０Ｖ、ＤＡコンバータ２の出力電圧範囲が０〜５Ｖ、ＤＡコンバータ２のビット幅が制御装置１により３ビットに設定されているものとすると、このＤＡコンバータ２は０〜５Ｖまでの出力電圧を設定し、制御対象４が要求する出力電圧の要求範囲である６〜１０Ｖとの差分はアンプ３で増幅する。
【０００４】
図６は従来の３ビットのＤＡコンバータ２を用いた要求範囲Ｒｅに対する出力範囲Ｏｕｔの一例を示す説明図であり、（ａ）は出力要求範囲Ｒｅと設定目標Ｔを示し、（ｂ）は３ビットのＤＡコンバータ２の出力範囲Ｏｕｔと設定出力電圧Ｅを示している。（ｂ）に示すように、ＤＡコンバータ２の設定可能な出力電圧は設定分解能に対応した目盛線の位置の電圧のみとなる。すなわち、制御装置１は、設定目標Ｔに極力近い設定出力電圧Ｅになるように設定データをＤＡコンバータ２に出力し、アンプ３の出力電圧として所望の設定値を得ている。
【０００５】
図７は、従来の４ビットのＤＡコンバータ２を用いた要求範囲Ｒｅに対する出力範囲Ｏｕｔａの一例を示す図であり、（ａ）は出力要求範囲Ｒｅと設定目標Ｔを示し、（ｂ）は３ビットのＤＡコンバータ２の出力範囲Ｏｕｔと設定出力電圧Ｅａを示している。図７に示すように、ＤＡコンバータ２として図６より分解能の高いものを使用することにより、設定出力電圧Ｅａと設定目標Ｔとの差分を図６よりも小さくできる。
【０００６】
特許文献１は、各チャンネル毎に設けていた積分器を１つに共通化した回路構成とすることにより、低分解能・低速度のＤＡコンバータを使用して高分解能・高速度のＤＡコンバータを、回路規模を低減するとともに安価に実現したものである。
【０００７】
【特許文献１】特開平８−２２８１５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、高い分解能のＤＡコンバータ２を使用するとコストが高くなるという問題がある。
【０００９】
本発明は、これらの問題点を解決するものであり、分解能の低いＤＡコンバータを複数使用して高い分解能で出力電圧を設定できるＤＡ変換装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記のような目的を達成するために、本発明の請求項１は、
それぞれ異なる出力電圧範囲が設定された複数個のＤＡコンバータと、
これらＤＡコンバータの出力電圧を加算または減算する演算器、
とで構成されたことを特徴とするＤＡ変換装置である。
【００１１】
請求項２は、
それぞれ異なる出力電圧範囲が設定された複数個のＤＡコンバータと、
これらＤＡコンバータの出力電圧がアンプを介して入力され、これらを加算または減算する演算器、
とで構成されたことを特徴とするＤＡ変換装置である。
【００１２】
請求項３は、請求項１または２記載のＤＡ変換装置において、
前記複数個のＤＡコンバータのうち、第１のＤＡコンバータの出力電圧範囲はＤＡ変換装置として要求される出力電圧範囲を満たすように設定され、第２のＤＡコンバータの出力電圧範囲は第１のＤＡコンバータの出力電圧の分解能を満たすように設定されていることを特徴とする。
【発明の効果】
【００１３】
このように構成することにより、従来の分解能の低いＤＡコンバータを複数使用して高い分解能で出力電圧を設定でき、高い分解能のＤＡコンバータを分解能の低い複数のＤＡコンバータで代替させることによりコスト低減が図れる。
【発明を実施するための最良の形態】
【００１４】
以下、図面を用いて、本発明のＤＡ変換装置を説明する。図１は、本発明の一実施例を示す構成図であり、制御装置１０と、ＤＡコンバータ２０Ａ，２０Ｂと、演算器３０と、制御対象４０から構成されている。
【実施例１】
【００１５】
このような構成において、制御装置１０は、ＤＡコンバータ２０Ａ，２０Ｂにそれぞれ所望の電圧を設定する。演算器３０は、ＤＡコンバータ２０Ａ，２０Ｂの出力電圧を加算または減算して制御対象４０に供給する。
【００１６】
たとえば制御装置１０は、一方のＤＡコンバータ２０Ａの出力範囲がＯｕｔＡになるように制御し、他方のＤＡコンバータ２０Ｂの出力範囲がＯｕｔＢになるように制御する。これにより、演算器３０の出力範囲ＯｕｔＣは、ＯｕｔＣ＝ＯｕｔＡ＋ＯｕｔＢになる。
【００１７】
図２は図１の動作説明図であり、ＤＡコンバータ２０Ａ，２０Ｂとしてそれぞれ３ビットの分解能を有するものを用いた例を示している。図２において、（ａ）は制御対象４０から要求される出力要求範囲Ｒｅと任意に設定される設定目標Ｔを示し、（ｂ）は一方のＤＡコンバータ２０Ａの出力範囲ＯｕｔＡと設定出力電圧ＥＡを示し、（ｃ）は他方のＤＡコンバータ２０Ｂの出力範囲ＯｕｔＢと設定出力電圧ＥＢを示し、（ｄ）は演算器３０の出力範囲ＯｕｔＣと設定出力電圧ＥＣを示している。
【００１８】
具体的には、一方のＤＡコンバータ２０Ａの出力範囲ＯｕｔＡは出力要求範囲Ｒｅと等しくなるように設定され、出力要求範囲Ｒｅを８分割している。他方のＤＡコンバータ２０Ｂの出力範囲ＯｕｔＢは一方のＤＡコンバータ２０Ａの出力範囲ＯｕｔＡの１目盛幅と等しくなるように設定されていて、出力範囲ＯｕｔＡの１目盛幅を８分割している。
【００１９】
このように構成することにより、設定目標Ｔに対して、一方のＤＡコンバータ２０Ａの設定出力電圧ＥＡによって１／８の分解能で大まかな設定を行った後、他方のＤＡコンバータ２０Ｂの設定出力電圧ＥＢによって１／６４の分解能で微調整するための設定を行うことができる。これら設定出力電圧ＥＡとＥＢが演算器３０によって加算されることにより、制御対象４０に入力される電圧ＥＣを、出力範囲ＯｕｔＣ内で１／６４の高分解能で任意に設定できる。１／６４の分解能は、６ビットのＤＡコンバータを使用した場合に得ることができる分解能に相当する。
【００２０】
なお、ＤＡコンバータ２０Ｂの任意電圧の出力範囲ＯｕｔＢは、ＤＡコンバータ２０Ａの任意電圧の出力範囲ＯｕｔＡの１目盛幅以上であってもよいし、１目盛幅以下でもよい。
【００２１】
このように、低い分解能のＤＡコンバータを複数使用することにより、高い分解能で出力電圧が設定でき、従来使用していた高い分解能のＤＡコンバータを低い分解能のＤＡコンバータ２０Ａ，２０Ｂで代替させることにより、コストを低減できる。
【００２２】
さらに、高い分解能を実現できるので、制御対象４０に入力される設定出力電圧ＥＣを従来よりも高い分解能に設定できる。すなわち、設定目標Ｔに対する設定値を粗・密の２段階で設定することにより、従来に比べて高い分解能のＤＡコンバータを用いるのと同等の効果が得られる。
【００２３】
なお、図１の実施例では、２つのＤＡコンバータ２０Ａ，２０Ｂを用いた場合について説明したが、ＤＡコンバータは３つ以上であってもよい。
【実施例２】
【００２４】
図３は、本発明の他の実施例を示す構成図であって、図１と共通する部分には同一の符号を付けている。図３の実施例では、一方のＤＡコンバータ２０Ａの出力信号をアンプ５０Ａを介して演算器３０の一方の入力端子に入力し、他方のＤＡコンバータ２０Ｂの出力信号をアンプ５０Ｂを介して演算器３０の他方の入力端子に入力している。
【００２５】
このような構成において、アンプ５０Ａはその出力電圧が任意電圧の出力範囲ＯｕｔＡの値になるように調整され、アンプ５０Ｂはその出力電圧が任意電圧の出力範囲ＯｕｔＢの値になるように調整される。
【００２６】
図４は、図３に示す実施例の動作の流れを説明するフローチャートである。制御装置１０はまず設定目標Ｔを設定し（ステップＳＰ１）、その設定目標Ｔを設定値ＥＡ算出部に入力するとともに、差分（Ｔ−ＥＡ）算出部に入力する。設定値ＥＡ算出部は設定出力電圧ＥＡを算出し（ステップＳＰ２）、ＤＡコンバータ２０Ａに入力するとともに差分（Ｔ−ＥＡ）算出部に入力する。ＤＡコンバータ２０Ａは設定値ＥＡのアナログ変換電圧をアンプ５０Ａを介して演算器３０の一方の入力端子に出力する（ステップＳＰ３）。
【００２７】
次に、差分（Ｔ−ＥＡ）算出部は、設定目標Ｔと設定出力電圧ＥＡとの差分を算出し（ステップＳＰ４）、算出結果を設定値ＥＢ算出部に入力する。設定値ＥＢ算出部は設定出力電圧ＥＢを算出し（ステップＳＰ５）、ＤＡコンバータ２０Ｂに入力する。ＤＡコンバータ２０Ｂは設定値ＥＢのアナログ変換電圧をアンプ５０Ｂを介して演算器３０の他方の入力端子に出力する（ステップＳＰ６）。演算器３０はＥＣ＝ＥＡ＋ＥＢの演算を行い（ステップＳＰ７）、その演算結果を制御対象４０に出力する（ステップＳＰ８）。
【００２８】
なお、演算器３０は、加算器でもよいし減算器でもよい。
【００２９】
さらに、本発明のＤＡコンバータの構成を使用することにより、市販されていない分解能を有するＤＡコンバータが実現できる。
【００３０】
以上説明したように、本発明によれば、従来の低い分解能のＤＡコンバータを複数使用することにより高い分解能で出力電圧を設定でき、高い分解能のＤＡコンバータを低い分解能の複数のＤＡコンバータで代替させることによりコスト低減が図れるＤＡ変換装置が実現でき、各種の電子機器に組み込むＤＡ変換装置として実用上の効果は大きい。
【図面の簡単な説明】
【００３１】
【図１】本発明の一実施例を示す構成図である。
【図２】図１の動作説明図である。
【図３】本発明の他の実施例を示す構成図である。
【図４】図３に示す実施例の動作の流れを説明するフローチャートである。
【図５】従来のＤＡ変換装置の一例を示す構成図である。
【図６】従来の３ビットのＤＡコンバータ２を用いた要求範囲に対する出力範囲の一例を示す図である。
【図７】従来の４ビットのＤＡコンバータ２を用いた要求範囲に対する出力範囲の一例を示す図である。
【符号の説明】
【００３２】
１０  制御装置
２０  ＤＡコンバータ
３０  演算器
４０  制御対象
５０  アンプ
【図１】
2010056587.tif 000003
【図２】
2010056587.tif 000004
【図３】
2010056587.tif 000005
【図４】
2010056587.tif 000006
【図５】
2010056587.tif 000007
【図６】
2010056587.tif 000008
【図７】
2010056587.tif 000009