(57)【要約】【課題】  小型化が可能、または、設計の自由度を向上させることが可能なフィルタおよびアンテナ分波器を提供すること。【解決手段】インダクタが並列に接続されていない第１の共振子と、該第１の共振子より励起効率を低減させた第２の共振子Ｓ３１と、該第２の共振子と並列に接続されるインダクタＬ３１と、を具備し、前記第２の共振子と前記インダクタとにより、一つの共振点と前記共振点の低域側および高域側にそれぞれ第１の反共振点および第２の反共振点とが形成され、前記第２の共振子の励振効率を前記第１の共振子より低減させることにより、前記第２の共振子の励起効率が前記第１の共振子と同じ場合の第１の反共振点と第２の反共振点との周波数の範囲内で任意に前記第１の反共振点および前記第２の反共振点を設定するフィルタ。【選択図】図２８
2010206843.tif 000002
【特許請求の範囲】
【請求項１】
インダクタが並列に接続されていない第１の共振子と、
該第１の共振子より励起効率を低減させた第２の共振子と、
該第２の共振子と並列に接続されるインダクタと、を具備し、
前記第２の共振子と前記インダクタとにより、一つの共振点と前記共振点の低域側および高域側にそれぞれ第１の反共振点および第２の反共振点とが形成され、前記第２の共振子の励振効率を前記第１の共振子より低減させることにより、前記第２の共振子の励起効率が前記第１の共振子と同じ場合の第１の反共振点と第２の反共振点との周波数の範囲内で任意に前記第１の反共振点および前記第２の反共振点を設定することを特徴とするフィルタ。
【請求項２】
前記第１の共振子および前記第２の共振子は弾性表面波共振子であることを特徴とする請求項１記載のフィルタ。
【請求項３】
前記第２の共振子は、ＩＤＴが有する２つの電極に交互に接続する電極指のうち、少なくとも１本の電極指は反対側の電極に接続されることを特徴とする請求項２記載のフィルタ。
【請求項４】
前記第２の共振子は、ＩＤＴが有する２つの電極に交互に接続する電極指より幅の広い電極指を有することを特徴とする請求項２記載のフィルタ。
【請求項５】
前記第２共振子は、ＩＤＴが有する２つの電極に交互に接続する電極指のうち、少なくとも連続する２本の電極指は電気極性を反転させたことを特徴とする請求項２記載のフィルタ。
【請求項６】
前記第２共振子は、ＩＤＴが有する２つの電極に複数本ずつ交互に接続する電極指を有することを特徴とする請求項２記載のフィルタ。
【請求項７】
前記第２の共振子の弾性表面波の伝搬方向は、前記第１の共振子の伝搬方向と異なることを特徴とする請求項２記載のフィルタ。
【請求項８】
前記第２の共振子のＩＤＴが有する電極指の幅は、前記第１の共振子のＩＤＴが有する電極指の幅と異なることを特徴とする請求項２記載のフィルタ。
【請求項９】
前記第１の共振子または前記第２の共振子のＩＤＴは励振に寄与しないダミー電極指が設けられることを特徴とする請求項２から８のいずれか一項記載のフィルタ。
【請求項１０】
前記インダクタは、前記第１の共振子および前記第２の共振子が実装されたパッケージ内または上に線路パターンとして形成されたインダクタであることを特徴とする請求項１から９のいずれか一項記載のフィルタ。
【請求項１１】
前記インダクタは、前記第１の共振子および前記第２の共振子が形成された同一基板上に形成されることを特徴とする請求項１から９のいずれか一項記載のフィルタ。
【請求項１２】
前記インダクタは、前記第１の共振子および前記第２の共振子が形成された基板以外の基板上に形成されることを特徴とする請求項１から９のいずれか一項記載のフィルタ。
【請求項１３】
前記インダクタは、前記第１の共振子および前記第２の共振子が実装されたパッケージ内または外に設けられたチップインダクタであることを特徴とする請求項１から９のいずれか一項記載のフィルタ。
【請求項１４】
直列共振子と、並列共振子とを具備し、
前記直列共振子および前記並列共振子の少なくとも一つが前記第２の共振子であり、前記第２の共振子には並列に前記インダクタが接続された請求項１から１３のいずれか一項記載のラダー型フィルタ。
【請求項１５】
前記直列共振子の少なくとも一つが前記インダクタが並列に接続された前記第２の共振子であることを特徴とする請求項１４記載のラダー型フィルタ。
【請求項１６】
アンテナ端子と、
前記アンテナ端子に接続した第１のフィルタおよび第２のフィルタと、を具備し、
前記第１のフィルタおよび第２のフィルタの少なくとも一方が請求項１から１５のいずれか一項記載のフィルタであることを特徴とするアンテナ分波器。
【請求項１７】
前記第１のフィルタおよび第２のフィルタの少なくとも一方は請求項１５のラダー型フィルタであり、前記インダクタが並列に接続された前記第２の共振子はアンテナ端子に最も近い直列共振子であることを特徴とする請求項１６記載のアンテナ分波器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はフィルタおよびアンテナ分波器に関し、特にインダクタが共振子に並列に接続されたフィルタおよびアンテナ分波器に関する。
【背景技術】
【０００２】
近年、移動体通信システムの発展に伴って携帯電話、携帯情報端末等が急速に普及している。例えば、携帯電話端末においては、８００ＭＨｚ〜１．０ＧＨｚ帯および１．５ＧＨｚ〜２．０ＧＨｚ帯といった高周波帯が使用されている。これら移動通信システム用の機器には、共振器を用いた高周波用フィルタや、高周波用フィルタを用いたアンテナ分波器が用いられている。
【０００３】
これらに用いられる共振器は図１（ａ）のように入力端子Ｉｎと出力端子Ｏｕｔの間に共振子Ｓ２１が設けられ、一端子対共振器を構成する。共振子としては弾性表面波（ＳＡＷ：Surface Acoustic Wave）共振子や圧電薄膜共振子（ＦＢＡＲ：Film Bulk Acoustic Resonator）が用いられる。図１（ｂ）はＳＡＷ共振子の上視図である。圧電基板７０上に入力端子Ｉｎと出力端子Ｏｕｔに接続されたすだれ電極（ＩＤＴ：インターディジタルトランスデューサ、Interdigital Transducer）とＩＤＴの両側の反射器Ｒ０とが設けられる。すだれ電極ＩＤＴおよび反射器Ｒ０は例えばアルミニウム（Ａｌ）等の金属で形成される。なお、図中、反射器Ｒ０およびＩＤＴの電極指は実際より少なく記載している。
【０００４】
図１（ｃ）はＦＢＡＲの上視図、図１（ｄ）はＦＢＡＲの断面図である。基板７２（例えばシリコン基板）の空隙７６上に下部電極膜７５、圧電膜７４、上部電極膜７３が積層している。圧電膜７４は例えば窒化アルミニウムが用いられる。空隙７６の代わりに多層反射膜が設けられる場合もある。
【０００５】
ＳＡＷ共振子やＦＢＡＲは、入力された電気エネルギーをトランスデューサによって、弾性エネルギーに変換し、この弾性エネルギーを再び電気エネルギーに変換することにより共振現象を得ている。例えば、ＳＡＷ共振子においては、ＩＤＴによって入力された電気エネルギーが弾性表面波に変換される。この弾性表面波は、ＩＤＴによって再び電気エネルギーに変換され出力される。ＦＢＡＲにおいては、上部電極と下部電極の間で入力した電気エネルギーが厚み縦振動(弾性波)を誘導する。この弾性波は上部電極と下部電極によって再び電気エネルギーに変換される。トランスデューサに与えられた電気エネルギーが弾性波を励振する効率を励振効率または変換効率と言う。
【０００６】
高周波フィルタとしては、例えば一端子共振器を直列と並列に接続したラダー型フィルタが用いられる。図２はラダー型フィルタの構成図を示した図である。入力端子Ｉｎと出力端子Ｏｕｔの間に、直列に直列共振子Ｓ１１、Ｓ１２および並列に並列共振子Ｐ１１、Ｐ１２が接続される。図３および図４を用い、ラダー型フィルタの動作原理について説明する。ラダー型フィルタは直列共振器と並列共振器に分解することができる。図３（ａ）を参照に、直列共振器は、共振子Ｓ２１を一端子対共振器としたとき、その２つの信号端子のうち、一方を入力端子Ｉｎ、他方を出力端子Ｏｕｔとしたものである。図３（ｂ）を参照に、並列共振器は、共振子Ｐ２１を一端子対共振器としたとき、その２つの信号端子のうち、一方をグランド端子に接続し、他方を入力端子Ｉｎと出力端子Ｏｕｔの短絡線路に接続したものである。
【０００７】
図３（ｃ）は、直列共振器と並列共振器の入力端子Ｉｎから出力端子Ｏｕｔへの通過特性を示した図である。横軸は周波数、縦軸は通過量である。直列共振器の通過特性は実線、並列共振器の通過特性は破線で示す。直列共振器の通過特性は、１つの共振点（共振周波数）ｆｒｓと１つの反共振点（反共振周波数）ｆａｓとを有する。共振点ｆｒｓで通過量は最大となり、反共振点ｆａｓで通過量は最小となる。一方、並列共振器の通過特性は、１つの共振点ｆｒｐと１つの反共振点ｆａｐとを有する。共振点ｆｒｐで通過量は最小となり、反共振点ｆａｐで通過量は最大となる。
【０００８】
図４（ａ）は１段構成のラダー型フィルタの構成図である。図４（ａ）を参照に、直列共振子Ｓ２２が直列共振器として入力端子Ｉｎと出力端子Ｏｕｔに直列に接続され、並列共振子Ｐ２２が並列共振器として出力端子Ｏｕｔとグランド間に接続される。このとき、直列共振器の共振点ｆｒｓと並列共振器の反共振点ｆａｐは概一致するように設計する。図４（ｂ）は１段構成のラダー型フィルタの入力端子Ｉｎから出力端子Ｏｕｔへの通過特性である。横軸は周波数、縦軸は通過量を示す。図４（ａ）の構成により、直列共振器と並列共振器の通過特性が合成され，図４（ｂ）の通過特性が得られる。通過量は、直列共振器の共振点ｆｒｓと並列共振器の反共振点ｆａｐ付近が最大となり、直列共振器の反共振点ｆａｓおよび並列共振子の共振点ｆｒｐが極小となる。そして、並列共振器の共振点ｆｒｐから直列共振器の反共振点ｆａｓの周波数帯域が通過帯域となり、並列共振器の共振点ｆｒｐ以下および直列共振器の反共振点ｆａｓ以上の周波数帯域が減衰域となる。このように、ラダー型フィルタはバンドパスフィルタとして機能する。
【０００９】
このような、共振子を用いたフィルタを使用しアンテナ分波器が提供されている。アンテナ分波器は２つのバンドパスフィルタを用い、送信用フィルタを送信端子とアンテナ端子の間、受信用フィルタを受信端子とアンテナ端子の間に配置する。アンテナ端子と送信用フィルタまたはアンテナ端子と受信用フィルタの間に整合回路（例えば移相器）を設ける。そして、アンテナ分波器は送信端子から入力した送信信号をアンテナ端子から出力し、アンテナ端子から入力した受信信号を受信端子から出力する機能を有する。
【００１０】
整合回路の機能を、例えばアンテナ端子と受信用フィルタの間に整合回路を設けた場合について説明する。整合回路は送信端子から入力した送信信号の電力が受信用フィルタに侵入することを抑制し、アンテナ端子から出力させる機能を有する。通常、送信信号の周波数帯では受信用フィルタのインピーダンスはほぼ０である。よって、送信信号の電力の大部分は受信用フィルタに侵入してしまう。そこで、整合回路により受信用フィルタの送信信号の周波数帯でのインピーダンスをほぼ無限大に変換する。これにより、送信信号の電力が受信用フィルタに侵入することを抑制することができる。
【００１１】
特許文献１ないし特許文献４にはラダー型フィルタを構成する共振子に並列にインダクタが接続されたフィルタが開示されている。図５は上記従来例に係るフィルタの構成図である。図５を参照に、入力端子Ｉｎと出力端子Ｏｕｔ間に直列に直列共振子Ｓ１１、Ｓ１２が接続し、共振子Ｓ１１およびＳ１２間のノードとグランド間に並列共振子Ｐ１１が接続している。出力端子Ｏｕｔとグランド間に並列共振子Ｐ１２が接続している。さらに、直列共振子Ｓ１１およびＳ１２に、各々並列にインダクタＬ１１およびＬ１２が接続している。このように構成することにより、直列共振器の反共振点が２つ得られる。そこで、この２つの反共振点を用いることにより減衰特性の優れたフィルタを提供することができる。また、特許文献５および６には、弾性表面波共振子の励振効率を低減した共振子が開示されている。
【００１２】
なお、図３および図４を用い説明した共振点、反共振点を有する機能（二重共振特性）は、共振子としてＳＡＷ共振子またはＦＢＡＲを用いた場合も同様である。本明細書においては、ＳＡＷ共振子またはＦＢＡＲのように二重共振特性を有する共振子を単に共振子という。また、共振子単独または共振子に並列にインダクタあるいはキャパシタを接続したものを共振器（一端子対共振器）という。また、本明細書において、キャパシタの符号（例えばＣ０）はキャパシタのキャパシタンスとしても使用する。インダクタについても同様である。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００３−３３２８８５号公報
【特許文献２】特開２００３−６９３８２号公報
【特許文献３】特開２００４−１３５３２２号公報
【特許文献４】特開２００４−２４２２８１号公報
【特許文献５】特開２００２−１７６３３６号公報
【特許文献６】特開２００２−３１９８４２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかしながら、特許文献１ないし特許文献４に係る従来例においては、共振子に並列に接続したインダクタが大型となり、共振器、フィルタおよび分波器を小型化できないという課題がある。また、２つの反共振点を任意に設定できない。このため、例えば、２つの反共振点を利用するフィルタにおいて設計の自由度が低下するという課題がある。
【００１５】
本発明は、上記課題に鑑み、小型化が可能、または、設計の自由度を向上させることが可能なフィルタおよびアンテナ分波器を提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明は、第１の共振子と、該第１の共振子より励起効率を低減させた第２の共振子と、該第２の共振子と並列に接続されるインダクタと、を具備することを特徴とするフィルタである。本発明によれば、実装面積が小さく、任意の周波数の減衰量を改善することができる。よって、小型化が可能、または、設計の自由度を向上させることが可能なフィルタを提供することができる。
【００１７】
本発明は、前記第１の共振子および前記第２の共振子は弾性表面波共振子であることを特徴とするフィルタとすることができる。また、本発明は、前記第１の共振子および前記第２の共振子は圧電薄膜共振子であることを特徴とするフィルタとすることができる。
【００１８】
本発明は、前記第２の共振子は、ＩＤＴが有する２つの電極に交互に接続する電極指のうち、少なくとも１本の電極指は反対側の電極に接続されることを特徴とするフィルタとすることができる。本発明によれば、第２の共振器子の励起効率を低減することができる。
【００１９】
本発明は、前記第２の共振子は、ＩＤＴが有する２つの電極に交互に接続する電極指より幅の広い電極指を有することを特徴とするフィルタとすることができる。本発明によれば、第２の共振器子の励起効率を低減することができる。
【００２０】
本発明は、前記第２共振子は、ＩＤＴが有する２つの電極に交互に接続する電極指のうち、少なくとも連続する２本の電極指は電気極性を反転させたことを特徴とするフィルタとすることができる。本発明によれば、第２の共振器子の励起効率を低減することができる。
【００２１】
本発明は、前記第２共振子は、ＩＤＴが有する２つの電極に複数本ずつ交互に接続する電極指を有することを特徴とするフィルタとすることができる。本発明によれば、第２の共振器子の励起効率を低減することができる。
【００２２】
本発明は、前記第２の共振子の弾性表面波の伝搬方向は、前記第１の共振子の伝搬方向と異なることを特徴とするフィルタとすることができる。本発明によれば、第２の共振器子の励起効率を第１の共振子より低減することができる。
【００２３】
本発明は、前記第２の共振子のＩＤＴが有する電極指の幅は、前記第１の共振子のＩＤＴが有する電極指の幅と異なることを特徴とするフィルタとすることができる。本発明によれば、第２の共振器子の励起効率を第１の共振子より低減することができる。
【００２４】
本発明は、前記第１の共振子または前記第２の共振子のＩＤＴは励振に寄与しないダミー電極指が設けられることを特徴とするフィルタとすることができる。本発明によれば、損失を低減することができる。
【００２５】
本発明は、前記第２の共振子の上部電極膜に対する圧電膜の膜厚比および下部電極膜に対する圧電膜の膜厚比が、前記第１の共振子の対応する上部電極膜または下部電極膜に対する圧電膜の膜厚比より小さいことを特徴とするフィルタとすることができる。本発明によれば、第２の共振器子の励起効率を第１の共振子より低減することができる。
【００２６】
前記第２の共振子の上部電極膜および下部電極膜の少なくとも一方の膜厚が、が前記第１の共振子の対応する上部電極膜または下部電極膜の膜厚より厚いことを特徴とするフィルタとすることができる。本発明によれば、第２の共振器子の励起効率を第１の共振子より低減することができる。
【００２７】
本発明は、前記第２の共振子の圧電膜の膜厚が、前記第１の共振子の圧電膜より薄いことを特徴とするフィルタとすることができる。本発明によれば、第２の共振器子の励起効率を第１の共振子より低減することができる。
【００２８】
本発明は、前記第２の共振子のメンブレン領域の面積は、前記第１の共振子のメンブレン領域の面積より小さいことを特徴とするフィルタとすることができる。本発明によれば、第２の共振器子の励起効率を第１の共振子より低減することができる。
【００２９】
本発明は、前記第２の共振子の有する静電容量は、前記第１の共振子の静電容量より小さいことを特徴とするフィルタとすることができる。本発明によれば、第２の共振器子の励起効率を第１の共振子より低減することができる。
【００３０】
本発明は、前記第２の共振子を２個以上並列に接続したことを特徴とするフィルタとすることができる。本発明によれば、第２の共振器子の励起効率を低減することができる。
【００３１】
本発明は、前記インダクタは、前記第１の共振子および前記第２の共振子が実装されたパッケージ内または上に線路パターンとして形成されたインダクタであることを特徴とするフィルタとすることができる。
【００３２】
本発明は、前記インダクタは、前記第１の共振子および前記第２の共振子が形成された同一基板上に形成されることを特徴とするフィルタとすることができる。本発明によれば、実装面積を削減することができる。
【００３３】
本発明は、前記インダクタは、前記第１の共振子および前記第２の共振子が形成された基板以外の基板上に形成されることを特徴とするフィルタとすることができる。また、本発明は、前記インダクタは、前記第１の共振子および前記第２の共振子が実装されたパッケージ外または内に設けられたチップインダクタであることを特徴とするフィルタとすることができる。
【００３４】
本発明は、直列共振子と、並列共振子とを具備し、前記直列共振子および前記並列共振子の少なくとも一つが前記第２の共振子であり、前記第２の共振子には並列に前記インダクタが接続されたラダー型フィルタとすることができる。また、本発明は、前記直列共振子の少なくとも一つが前記インダクタが並列に接続された前記第２の共振子であることを特徴とするラダー型フィルタとすることができる。本発明によれば、実装面積が小さく、任意の周波数の減衰量を改善することが可能なラダー型フィルタを提供することができる。
【００３５】
本発明は、多重モード弾性表面波フィルタと、前記インダクタが並列に接続された前記第２の共振子とを有することを特徴とする弾性表面波フィルタとすることができる。本発明によれば、実装面積が小さく、任意の周波数の減衰量を改善することが可能な多重モード表面波フィルタを提供することができる。
【００３６】
本発明は、アンテナ端子と、前記アンテナ端子に接続した第１のフィルタおよび第２のフィルタと、を具備し、前記第１のフィルタおよび第２のフィルタの少なくとも一方が前述のフィルタであることを特徴とするアンテナ分波器である。本発明によれば、実装面積が小さく、任意の周波数の減衰量を改善することが可能なアンテナ分波器を提供することができる。
【００３７】
本発明は、前記第１のフィルタおよび第２のフィルタの少なくとも一方は前述のラダー型フィルタであり、前記インダクタが並列に接続された前記第２の共振子はアンテナ端子に最も近い直列共振子であることを特徴とするアンテナ分波器とすることができる。本発明によれば、インダクタが並列に接続された第２の共振子を分波器の整合回路として機能するとともに、フィルタの減衰特性を向上させるために用いることができる。
【発明の効果】
【００３８】
本発明によれば、小型化が可能、または、設計の自由度を向上させることが可能なフィルタおよびアンテナ分波器を提供することができる。
【図面の簡単な説明】
【００３９】
【図１】図１（ａ）は共振子を示す図である。図１（ｂ）はＳＡＷ共振子の上視図、図１（ｃ）はＦＢＡＲの上視図、図１（ｄ）はＦＢＡＲの断面図である。
【図２】図２はラダー型フィルタの構成図である。
【図３】図３（ａ）は直列共振器の構成図、図３（ｂ）は並列共振器の構成図、図３（ｃ）は直列共振器および直列共振器の通過特性を示す図である。
【図４】図４（ａ）は１段ラダー型フィルタの構成図であり、図４（ｂ）は１段ラダー型フィルタの通過特性を示す図である。
【図５】図５は従来例に係るラダー型フィルタの構成図である。
【図６】図６（ａ）は共振子の等価回路を示す図であり、図６（ｂ）は共振子の通過特性を示す図である。
【図７】図７（ａ）は従来例に係る共振器の構成図であり、図７（ｂ）は従来例に係る等価回路を示す図であり、図７（ｃ）は従来例に係る共振器の通過特性を示す図である。
【図８】図８は従来例に係る共振器における、Ｃ０およびＣ０×Ｌ２１に対する反共振周波数および共振周波数を示す図である。
【図９】図９（ａ）は励振効率を低減した共振子の構成図であり、図９（ｂ）はその等価回路を示す図であり、図９（ｃ）はその通過特性を示す図である。
【図１０】図１０（ａ）は実施例１に係る共振器の構成図であり、図１０（ｂ）は実施例１に係る共振器の等価回路を示す図であり、図１０（ｃ）は実施例１に係る共振器の通過特性を示す図である。
【図１１】図１１は実施例１に係る共振器における、Ｃ０およびＣ０×Ｌ３１に対する反共振周波数および共振周波数を示す図である。
【図１２】図１２（ａ）は従来例１に係る共振器、図１２（ｂ）は比較例１に係る共振器、図１２（ｃ）は実施例１に係る共振器の構成図である。
【図１３】図１３（ａ）は従来例１、比較例１および実施例１に係る共振器の通過特性を示す図である。図１３（ｂ）は反共振点１付近の拡大図である。
【図１４】図１４（ａ）は正規型共振子（共振子０）の平面図であり、図１４（ｂ）は電極指周辺の拡大図である。
【図１５】図１５（ａ）は励振効率を低減した共振子（共振子１）の平面図であり、図１５（ｂ）は電極指周辺の拡大図である。
【図１６】図１６は励振効率を低減した共振子（共振子２）の平面図である。
【図１７】図１７は励振効率を低減した共振子（共振子３）の平面図である。
【図１８】図１８（ａ）は励振効率を低減した共振子（共振子４）の平面図であり、図１８（ｂ）は電極指周辺の拡大図である。
【図１９】図１９（ａ）は励振効率を低減した共振子（共振子５）の平面図であり、図１９（ｂ）は電極指周辺の拡大図である。
【図２０】図２０は励振効率を低減した共振子（共振子６）の平面図である。
【図２１】図２１（ａ）は励振効率を低減した共振子（共振子７）の平面図であり、図２１（ｂ）は電極指周辺の拡大図である。
【図２２】図２２（ａ）は励振効率を低減した共振子（共振子８）の平面図であり、図２２（ｂ）は電極指周辺の拡大図である。
【図２３】図２３は励振効率を低減した共振子（共振子９）の平面図である。
【図２４】図２４（ａ）は励振効率を低減した共振子（共振子１０）の平面図であり、図２４（ｂ）は電極指周辺の拡大図である。
【図２５】図２５（ａ）は第１の共振子（共振子００）の断面図であり、図２５（ｂ）は励振効率を低減した共振子（共振子０１）の断面図であり、図２５（ｃ）は膜厚比に対する励振効率を示す図である。
【図２６】図２６（ａ）は第１の共振子（共振子００）の平面図であり、図２６（ｂ）はその構成図である。図２６（ｃ）は励振効率を低減した共振子（共振子０２）の平面図であり、図２６（ｄ）はその構成図である。図２６（ｅ）は共振子の静電容量に対する励振効率を示す図である。
【図２７】図２７（ａ）は従来例２に係る分波器、図２７（ｂ）は比較例２に係る分波器、図２７（ｃ）は実施例２に係る分波器の構成図である。
【図２８】図２８は従来例２に係る分波器の励振効率を低減した共振器の構成を示す図である。
【図２９】図２９（ａ）は従来例２に係る分波器のチップの上視図、図２９（ｂ）はチップを実装する前の積層パッケージの上視図（リッドを設ける前）、図２９（ｃ）は積層パッケージを上から透視した図である。
【図３０】図３０（ａ）は比較例２に係る分波器のチップの上視図、図３０（ｂ）はチップを実装する前の積層パッケージの上視図（リッドを設ける前）、図３０（ｃ）は積層パッケージを上から透視した図である。
【図３１】図３１は実施例２に係る分波器のチップの上視図である。
【図３２】図３２（ａ）はチップを実装する前の積層パッケージの上視図（リッドを設ける前）、図３２（ｂ）は積層パッケージを上から透視した図、図３２（ｃ）はチップを実装しリッドを設けた積層パッケージの断面図である。
【図３３】図３３（ａ）は従来例２、比較例２および実施例２に係る分波器の受信用フィルタおよび送信用フィルタの通過特性並びにアンテナ端子の反射特性を示す図、図３３（ｂ）は受信用フィルタおよび送信用フィルタの通過特性の通過帯域付近の拡大図である。
【図３４】図３４（ａ）は実施例３に係る分波器のチップを実装した積層パッケージの上視図（リッドを設ける前）、図３４（ｂ）はチップを実装しリッドを設けた積層パッケージの断面図（リッドを設ける前）である。
【図３５】図３５は実施例３に係る分波器の積層パッケージ内の積層の上視図である。
【図３６】図３６は実施例４に係る分波器のチップを実装した積層パッケージの上視図（リッドを設ける前）である。
【図３７】図３７は実施例５に係る分波器のチップを実装した積層パッケージおよび積層パッケージを実装したプリント基板の上視図（リッドを設ける前）である。
【図３８】図３８は実施例６に係る分波器のチップを実装した積層パッケージの上視図（リッドを設ける前）である。
【図３９】図３９は実施例７に係る分波器のチップおよびＩＰＤチップを実装した積層パッケージの上視図（リッドを設ける前）である。
【図４０】図４０は実施例８に係る分波器の構成図である。
【図４１】図４１は実施例９に係る分波器の構成図である。
【図４２】図４２は実施例１０に係る分波器の構成図である。
【図４３】図４３は実施例１１に係るラダー型フィルタの構成図である。
【図４４】図４４は実施例１２に係るラダー型フィルタの構成図である。
【図４５】図４５（ａ）は実施例１３に係るフィルタの構成図であり、図４５（ｂ）は２重モードＳＡＷフィルタの上視図である。
【図４６】図４６は実施例１４に係るフィルタの構成図である。
【図４７】図４７（ａ）は実施例１５に係るフィルタの構成図であり、図４７（ｂ）はバランス型ＳＡＷフィルタの上視図である。
【発明を実施するための形態】
【００４０】
以下、従来例において、減衰特性が改善できるメカニズムについて説明する。まず、共振子の共振点ωｒ、反共振点ωａについて説明する。図６（ａ）は図１（ａ）で示した共振子の等価回路（二重共振モデル）を示した図である。図６（ａ）を参照に、入力端子Ｉｎと出力端子Ｏｕｔとの間に共振子が有するキャパシタンスＣ０と、Ｃ０に並列に、インダクタンスＬｍとキャパシタンスＣｍが直列に接続される。ここで、キャパシタンスＣ０はＳＡＷ共振子ではＩＤＴで発生する静電容量に相当し、ＦＢＡＲでは上部電極と下部電極間の静電容量に相当する。ＬｍおよびＣｍは共振周波数、反共振周波数を決定するパラメータである。
【００４１】
図６（ａ）の等価回路において、入力端子Ｉｎと出力端子Ｏｕｔの間のインピーダンスＺが０となる周波数が共振周波数ｆｒであり、アドミッタンスＹが０となる周波数が反共振周波数ｆａである。また、共振角周波数ωｒ＝２πｆｒおよび反共振角周波数ωａ＝２πｆａである。Ｚ＝０およびＹ＝０を解くことにより、数式１の共振角周波数ωｒおよび反共振角周波数ωａが得られる
【数１】
2010206843.tif 000003
【００４２】
ここで、共振角周波数ωｒおよび反共振角周波数ωａは一定値に固定して考える。数式１を解くとＬｍおよびＣｍはＣ０の関数として数式２のように表される。
【数２】
2010206843.tif 000004
【００４３】
図６（ｂ）は図６（ａ）の等価回路と数式２を用いて計算した共振子の周波数に対する減衰量を示す図である。ここで、共振周波数ｆｒは１９００ＭＨｚおよび反共振周波数ｆａは１９７０ＭＨｚ、Ｃ０を２．０ｐＦとした。図６（ｂ）を参照に、共振点ｆｒ（ωｒ）で減衰量は最小となり、反共振点ｆａ（ωａ）で減衰量は最大となる。
【００４４】
次に、従来例である共振子に並列にインダクタが接続された共振器について説明する。図７（ａ）はこの共振器の構成図であり、図７（ｂ）はその等価回路である。図７（ａ）を参照に、入力端子Ｉｎと出力端子Ｏｕｔ間に設けられた共振子Ｓ２１に並列にインダクタＬ２１が接続している。図７（ｂ）を参照に、図６（ａ）で説明した共振子の等価回路に並列にインダクタンスＬ２１が接続している。この等価回路を用い、インピーダンスＺが０となる共振角周波数ω´ｒを求めると数式３となる。この場合，共振子単独の場合の共振角周波数ωｒと等しくなる。
【数３】
2010206843.tif 000005
【００４５】
一方、アドミッタンスＹが０となる反共振角周波数を求めると数式４および数式５のように反共振点１ω´ａ１および反共振点２ω´ａ２の２つの反共振角周波数が得られる。
【数４】
2010206843.tif 000006
【数５】
2010206843.tif 000007
【００４６】
図７（ｃ）は図７（ｂ）の等価回路を用いて計算した図７（ａ）に記載の共振器の周波数に対する減衰量を示す図である。ここで、共振周波数ｆｒは１９００ＭＨｚおよび反共振周波数ｆａは１９７０ＭＨｚ、Ｃ０を２．０ｐＦ、Ｌ２１を３．６４ｎＨとした。図７（ｃ）を参照に、共振点ｆ´ｒ（ω´ｒ）で減衰量は最小となり、反共振点１ｆ´ａ1（ω´ａ1）および反共振点２ｆ´ａ２（ω´ａ２）で減衰量は極大となる。すなわち、反共振点１ｆ´ａ1（ω´ａ1）および反共振点２ｆ´ａ２（ω´ａ２）が減衰極となる。従来例に係る並列インダクタを付加した共振器を有するラダー型フィルタは、反共振点１または反共振点２を利用してフィルタの減衰特性を改善するものである。
【００４７】
数式４および５より、反共振点１ω´ａ1および反共振点２ω´ａ２はＣ０とＬ２１の積で決まる。図８はＬ２１を３．６４ｎＨに固定し、共振子Ｓ２１のキャパシタンスＣ０に対する反共振周波数ｆ´ａ1およびｆ´ａ２を示した図である。横軸はＣ０およびＣ０×Ｌ２１を縦軸は反共振周波数および共振周波数である。図８を参照に、反共振周波数ｆ´ａ1およびｆ´ａ２は１つのパラメータ（Ｃ０×Ｌ２１）により一意的に決まってしまう。したがって、例えば、２つの反共振点（減衰極）を用い設計するフィルタにおいては、一方の反共振点を所望の周波数とすると、他方の反共振点は所望の周波数値に設計できず、設計の自由度が低下してしまう。
【実施例１】
【００４８】
以下、実施例１に係る共振器の構成と原理について説明する。共振子において、共振周波数を固定した状態で、共振子の励振効率を低減させると、共振周波数は不変のまま反共振周波数のみ低くなる。励振効率の低減率をｘ％とすると、反共振周波数ｆａは，ｘ＝０のときの共振周波数ｆｒ０と反共振周波数ｆａ０を用いて数式６のように表される。
【数６】
2010206843.tif 000008
【００４９】
図６で説明した共振器のモデルに励振効率の低減率ｘをパラメータとして取り込んだ場合を説明する。図９（ａ）は、入力端子Ｉｎと出力端子Ｏｕｔとの間に励振効率を低減させた共振子Ｓ３１を接続した共振器の構成図である。図９（ｂ）は共振子Ｓ３１の等価回路（二重共振モデル）を示した図である。図６（ａ）の等価回路と比べ、ｘがＬｍおよびＣｍのパラメータとして付加される。その他の構成は図６（ａ）と同じである。ここで、ｘ＝０のときの共振角周波数ωｒ０，反共振角周波数ωａ０とすると、共振角周波数ωｒ、反共振角周波数ωａは数式７で表される。
【数７】
2010206843.tif 000009
【００５０】
また、数式７の共振角周波数ωｒ、反共振角周波数ωａを用い、ＬｍおよびＣｍを計算すると数式８と表される。
【数８】
2010206843.tif 000010
【００５１】
図９（ｃ）は図９（ｂ）の等価回路と数式７を用いて計算した共振子の周波数に対する減衰量を示す図である。ここで、ｘが０Ｘのときの共振周波数ｆｒは１９００ＭＨｚおよび反共振周波数ｆａは１９７０ＭＨｚ、Ｃ０を２．０ｐＦとし，ｘが０％、２０％、４０％、６０％および８０％のときを計算した。ｘが０％のときの曲線は図６（ｂ）と同じである。ｘが大きくなると、共振点ｆｒ（ωｒ）の周波数は変わらないが、反共振点ｆａ（ωａ）の周波数は低くなっていく。
【００５２】
次に、励起効率を低減させた共振子Ｓ３１にインダクタＬ３１を並列に接続した実施例１に係る共振器について説明する。図１０（ａ）は実施例１に係る共振器１８の構成図である。図１０（ａ）を参照に、実施例１に係る共振器は、入力端子Ｉｎおよび出力端子Ｏｕｔとの間に設けられ、励起効率を低減した共振子Ｓ３１と、共振子Ｓ３１と並列に接続されたインダクタＬ３１とを有している。図１０（ｂ）は実施例１に係る共振器１８の等価回路（二重共振モデル）である。図９（ｂ）の共振子の等価回路にインダクタンスＬ３１が並列に付加されている。共振器１８のインピーダンスＺが０となる共振角周波数ω´´ｒは数式１０のように共振子Ｓ３１の共振角周波数ωｒと等しくなる。
【数９】
2010206843.tif 000011
【００５３】
一方、アドミッタンスＹが０となる反共振角周波数を求めると数式１０および数式１１のように反共振点１ω´´ａ１および反共振点２ω´´ａ２の２つの反共振角周波数が得られる。
【数１０】
2010206843.tif 000012
【数１１】
2010206843.tif 000013
【００５４】
図１０（ｃ）は図１０（ｂ）の等価回路を用いて計算した実施例１に係る共振器の周波数に対する減衰量を示す図である。ここで、ｘが０％のときの共振周波数ｆｒは１９００ＭＨｚおよび反共振周波数ｆａは１９７０ＭＨｚ、Ｃ０を２．０ｐＦ、Ｌ３１を１．８２ｎＨとし、ｘを０％、２０％、４０％、６０％および８０％とした。図１０（ｃ）を参照に、共振点ｆ´´ｒ（ω´´ｒ）で減衰量は最小となり、反共振点１ｆ´´ａ1（ω´´ａ1）および反共振点２ｆ´´ａ２（ω´´ａ２）で減衰量は極大となる。すなわち、反共振点１ｆ´´ａ1（ω´´ａ1）および反共振点２ｆ´´ａ２（ω´´ａ２）が減衰極となる。したがって、従来例の共振器と同様に、実施例１に係る共振器も、反共振点１または反共振点２を利用してラダー型フィルタの減衰特性を改善することができる。
【００５５】
図１１はＬ３１を３．６４ｎＨに固定し、ｘを０％から８０％に変化させたときのＣ０に対する反共振周波数ｆ´´ａ1およびｆ´´ａ２を示した図である。横軸はＣ０およびＣ０×Ｌ３１を、縦軸は反共振周波数および共振周波数を示す。図１１を参照に、反共振周波数ｆ´´ａ1およびｆ´´ａ２はパラメータ（Ｃ０×Ｌ３１）とｘにより決めることができる。したがって、２つの反共振点を任意に設定することができる。よって、例えば、２つの反共振点（減衰極）を用い設計するフィルタにおいても、２つの反共振点を所望の周波数に設計することができ、設計の自由度を向上させることができる。例えば、異なる２つの周波数帯を抑圧することが好ましい場合、一方の反共振点と他方の反共振点をそれぞれの抑圧すべき周波数帯に設定することができる。したがって、異なる２つの周波数帯を抑圧することができる。
【００５６】
次に、２つの反共振点のうち1つ（反共振点１）を減衰極として使用する場合の実施例１に係る共振器の効果について説明する。図１２（ａ）は従来例１に係る共振器１８ａ、図１２（ｂ）は比較例１に係る共振器１８ｂ、図１２（ｃ）は実施例１に係る共振器１８の構成図である。図１２（ａ）を参照に、従来例１に係る共振器１８ａは、０．８８５ｐＦのキャパシタンスを有する共振子Ｓ２１に４．８ｎＨのインダクタＬ２１を並列に付加した共振器である。図１２（ｂ）を参照に、比較例１は共振器１８ａのインダクタの小型化を目的に、共振子Ｓ２２のキャパシタンスを１．２１２ｐＦとし、並列に付加するインダクタＬ２２のインダクタンスを３．５ｎＨとした例である。従来例１の（Ｃ０×Ｌ２１）と比較例１の（Ｃ０×Ｌ２２）はほぼ同じ値となる。このため、従来例１と比較例１はほぼ同じ反共振点１を有する。図１２（ｃ）を参照に、実施例１に係る共振器１８は、全ての電極指が同じ幅を有し、２つの電極に交互に接続するＩＤＴを有する弾性表面波共振子に対し、励起効率を低減させた第２の共振子Ｓ３１と、第２の共振子Ｓ３１と並列に接続されるインダクタＬ３１とを有している。共振子Ｓ３１のキャパシタンスは１．４７８ｐＦ、励振効率の低減率ｘは４０％とし、インダクタＬ３１のインダクタンスを比較例１と同じ３．５ｎＨとした。これにより、反共振点１は従来例１と同じとなる。
【００５７】
図１３（ａ）は従来例１、比較例１および実施例１に係る共振器の通過特性の計算結果を示した図であり、横軸は周波数、縦軸は減衰量を示す。図１３（ｂ）は図１３（ａ）の反共振点１付近の拡大図であり、この共振器を用い作製されるべきフィルタに求められる減衰域と通過域を示している。図１３（ａ）を参照に、３つの共振器の反共振点１の周波数はほぼ一致している。図１３（ｂ）を参照に、求められる減衰域において、比較例１は従来例１に比べ減衰量が小さく減衰特性が悪い。一方、実施例１と従来例１との曲線はほぼ重なっており同程度の減衰特性である。
【００５８】
インダクタは大きな面積が必要なため、実装面積が大きくなる。そこで、従来例１に係る共振器１８ａを比較例１や実施例１に係る共振器１８ｂ、１８とすることにより、実装面積を削減することができる。比較例１は反共振点を従来例１と同じとするため、共振子Ｓ２２のキャパシタンスを従来例１より大きくする。そうすると、図１２のように減衰特性が悪化する。しかし、実施例１に係る共振器１８は励振効率を比較例１より低くすることにより、減衰特性を従来例１と同程度とすることができる。
【００５９】
以下、共振子の励起効率を低減する構成について説明する。例えば、後述する実施例２ないし１４のような分波器やフィルタにおいて、標準の共振子を第１の共振子、インダクタを並列に接続し第１の共振子に対し励振効率を低減させた共振子を第２の共振子とする。
【００６０】
まず、ＳＡＷ共振子の励振効率を低減する構成について説明する。全ての電極指が同じ幅を有し、電極指がＩＤＴの有する２つの電極に交互に接続され、励振効率を意図的に低減していない共振子を正規型共振子という。図１４（ａ）は正規型共振子である共振子０の平面図であり、図１４（ｂ）は、図１４（ａ）の電極指付近の拡大図である。２つの反射器Ｒ０の間にインターディジタルトランスデューサＩＤＴ０が設けられている。ＩＤＴ０は電極８０と電極８２により構成されており、電極指８４は電極８０に、電極指８６は電極８２に接続しており、電極指８４、８６は、ＩＤＴの２つの電極８０、８２に交互に接続している。電極指８４および８６はそれぞれ２０本あり、電極の対数（ＩＤＴの対数）は２０対である。電極指８４および８６の幅と、電極指８４および８６のギャップとは同じ長さであり、このとき励振効率は最も大きくなる。電極指８４と電極指８６とが重なる距離が開口長であり，ｗとする。正規型共振子の静電容量Ｃ０は、開口長ｗ、電極指の対数ｎ、真空中の誘電率ε０、圧電基板の比誘電率εｒとすると数式１２で表される。
【数１２】
2010206843.tif 000014
【００６１】
図１５（ａ）は、ＩＤＴが有する２つの電極に交互に接続する電極指のうち、少なくとも１本の電極指は反対側の電極に接続した第２の共振子（共振子１）を示す平面図であり、図１５（ｂ）は図１５（ａ）の拡大図である。共振子１のインターディジタルトランスデューサＩＤＴ１は、電極指８４として電極８０に接続すべき電極指の一部が、反対側の電極８２に接続し電極指８６ａとなっている。このように、正規型共振子で接続される極性とは逆の極性の電極に電極指を接続することを電極指の間引きと言う。間引かれた電極指８６ａでは弾性表面波は励振しなくなるため、共振子１の励振効率は正規型共振子（共振子０）より低下する。図１５（ａ）では電極指８６ａは５本ある。よって、間引き率は２５%であり、励振効率の低減率ｘは２５％である。間引いた電極指４６ａでは静電容量は発生しないため、ＩＤＴ１の静電容量はＩＤＴ０に比べ（１−ｘ）倍となる。ＩＤＴの静電容量は数式１２のように表される。そこで、共振子１の静電容量を正規型共振子と同じにするため、開口長をｗ／（１−ｘ）と補正することが好ましい。なお、数式１２より、電極指の対数を増やすことにより正規型共振子（共振子０）との静電容量と合わせる方法もあるが、電極指の対数を増やすと励振効率の低減率ｘも変化してしまうため、開口長で調整することが好ましい。
【００６２】
図１６は電極指をランダムに間引いた第２の共振子（共振子２）の例である。インターディジタルトランスデューサＩＤＴ２では、間引いた電極指は電極指８６ａが３本、電極指８４ａが２本である。共振子１と同様に、ｘ＝２５%であり、開口長は共振子１と同様に補正し、ｗ／（１−ｘ）とすることが好ましい。共振子１においては、間引きが周期的なためスプリアス応答が発生する。共振子２のように電極指をランダムに間引くことによりスプリアス応答を抑制することができる。
【００６３】
図１７は、ＩＤＴが有する２つの電極に交互に接続する電極指より幅の広い電極指８４ｂ、８６ｂを有する第２の共振子（共振子３）の例である。インターディジタルトランスデューサＩＤＴ３は、共振子２の間引いた電極指８４ａ、８６ａに隣接する同極性の３本の電極指を太い電極指８４ｂ、８６ｂ（ベタ電極）を有し、電極指８４ｂ、８６ｂはそれぞれ電極８０、８２に接続している。共振子３においても、共振子１および共振子２と同様に、電極指８４ｂ、８６ｂでは弾性表面波は励振しなくなる。電極指８４ｂ、８６ｂは５本あり、ｘ＝２５％となる。開口長は共振子１および共振子２と同様に補正し、ｗ／（１−ｘ）とすることが好ましい。また、共振子２と同様に、電極指８４ｂ、８６ｂをランダムに設けることにより、スプリアス応答を抑制することができる。
【００６４】
図１８（ａ）は表面弾性波の励振に寄与しないダミー電極を設けたＩＤＴを有する第２の共振子（共振子４）の例であり、図１８(ｂ)はその拡大図である。インターディジタルトランスデューサＩＤＴ４は、共振子２と同様に、間引いた電極指８４ｄ、８６ｄを有している。電極指８４、８４ｄの先端には、電極８２に接続し、表面弾性波の励振に寄与しないダミー電極８６ｃが設けられる。また、電極指８６、８６ｄの先端には、電極８０に接続し、表面弾性波の励振に寄与しないダミー電極８４ｃが設けられる。ダミー電極８４ｃ、８６ｃにより、ＩＤＴ４が導波路構造となり、弾性表面波の漏洩を抑制し低損失な共振子を得ることができる。低減率ｘや開口長の補正方法は共振子２と同様である。また、励振効率を低減しない第１の共振子にダミー電極を設けることもできる。
【００６５】
図１９（ａ）は、ＩＤＴが有する２つの電極に交互に接続する電極指のうち少なくとも連続する２本の電極指は電気極性を反転させた第２の共振子（共振子５）の例であり、図１９(ｂ)はその拡大図である。インターディジタルトランスデューサＩＤＴ５は、ランダムな位置の２本連続した電極指８６ｅ、８４ｅを正規型共振子とは反対の電極８２、８０に接続し、電気極性を反転させている。極性を反転させた電極指８４ｅ、８６ｅは、その他の電極指８４、８６で励振する弾性表面波に対し位相が１８０°異なる弾性表面波が励振する。このため、電極指８４ｅ、８６ｅで励振した弾性表面波は、電極指８４、８６で励振した弾性表面波を打消し、励振効率が低減する。極性を反転させた電極指を１対設けると、間引き電極を２対設けた場合と低減率は等しくなる。共振子５では、反転させた電極指８４ｅ、８６ｅを２対設けているため、反転させた電極指（２対）の全電極指の対数（２０対）の割合（反転率）は１０％である。よって、励振効率の低減率ｘは２０％である。反転した電極指８４ｅ、８６ｅの両側では静電容量は発生しないため、ＩＤＴ５の静電容量はＩＤＴ０に比べ（１−ｘ／２）倍となる。よって、共振子１の静電容量を正規型共振子と同じにするためには開口長をＷ／（１−ｘ／２）とすることが好ましい。
【００６６】
図２０は、弾性表面波の伝搬方向を第１の共振子と異なる方向とした第２の共振子（共振子６）の例である。圧電基板には異方性があり、弾性表面波の伝搬方向によって励振効率は変化する。そこで、図２０のように、励振効率の高くなるように弾性表面波の伝搬方向を選択した正規型共振子に対し、弾性表面波の伝搬方向を変えることにより、励振効率を低減することができる。共振子６の静電容量は共振子０とほぼ同じであるため、開口長はｗとすることが好ましい。
【００６７】
図２１（ａ）は、ＩＤＴが有する電極指の幅が、第１の共振子のＩＤＴが有する電極指の幅と異なる第２の共振子（共振子７）の例であり、図２１（ｂ）はその拡大図である。インターディジタルトランスデューサＩＤＴ７の電極指８４ｆ、８６ｆの幅をＷｅ、電極指８４ｆと８６ｆとのギャップをＷｇとしたとき、ＷｅとＷｇが等しいとき励振効率は最大となる。よって、例えば第１の共振子ではＷｅとＷｇとを等しくし、共振子７のＩＤＴが有する電極指の幅を、第１の共振子のＩＤＴが有する電極指の幅と異ならせることにより励振効率を低減することができる。Ｗｇにより共振子７の静電容量が変化するため、第１の共振子からの静電容量の減少率を１／ａとすると、開口長はａ×ｗとすることが好ましい。
【００６８】
図２２（ａ）はＩＤＴが有する２つの電極に２本おきに交互に電極指を接続した第２の共振子（共振子８）の例であリ、図２２（ｂ）はその拡大図である。共振子８のインターディジタルトランスデューサＩＤＴ８は、電極指８４ｇ、８６ｇの幅が正規型共振子（共振子０）の半分であり、各電極指２本おきに交互に電極８０、８２に接続している。よって、正規型共振子ではＩＤＴの１周期あたり２本の電極指８４、８６が設けられている（シングル電極）のに対し、共振子８ではＩＤＴの１周期あたり４本の電極指８４ｇ、８６ｇが設けられている（ダブル電極）。ダブル電極はシングル電極より励振効率を低減することができる。また、ダブル電極の静電容量はシングル電極の√２倍である。よって、共振子８では、開口長をｗ／√２とすることが好ましい。このように、第２の共振子のＩＤＴが有する２つの電極に複数本おきに交互に電極指を接続することにより、励振効率を低減することができる。
【００６９】
図２３は共振子上に誘電体膜を形成した第２の共振子(共振子９)の例である。共振子９は図１４（ａ）に示した正規型共振子上に例えば酸化シリコン膜等の誘電膜８１を形成している。ＳＡＷ共振子上に誘電体膜が形成されると、共振子の励振効率は低下する。このように、共振子上に第１の共振子より厚い誘電体膜を形成することにより、第１の共振子より励振効率を低減した低励起共振子を得ることができる。なお、共振子９の静電容量は共振子０とほぼ同じであるため、開口長はｗとすることが好ましい。
【００７０】
図２４（ａ）はアボダイズ重み付けを施すことで励振効率を低減した第２の共振子(共振子１０)の例であり、図２４（ｂ）はその拡大図である。アポダイズ重み付けとは、インターディジタルトランスデューサＩＤＴ１０の電極指８４ｈ、８６ｈの交差幅を弾性表面波の伝搬方向に沿って変化させる重み付け手法である。交差幅の重み付け形状に合わせて、ダミー電極長（電極指８４ｈに対する８６ｈ）も伝搬方向に沿って変化している。アポダイズ重み付けを施すと、重み付け形状に応じて励振効率は低減する。アポダイズ重み付けを行うことによりＩＤＴ１０の静電容量は低減するため、正規型共振子からの静電容量の減少率を１／ａとすると、開口長はａ×ｗとすることが好ましい。
【００７１】
また、共振子を形成するアルミニウムなどの電極膜の膜厚の変更によっても励振効率を低減させることができる。電極膜厚が薄いほど励振効率は小さい。したがって、第２の共振子（共振子１１）の電極膜厚を、第１の共振子の電極膜厚よりも薄くすることにより、第２の共振子の励振効率を低減することができる。
【００７２】
以上、弾性表面波共振子における励振効率を低減した第２の共振子の例を示したが、励振効率を低減する構造であればこれに限ったものでなく、任意の構造としてよい。また、共振子１ないし共振子１１を任意に組合せてもよい。
【００７３】
次に、ＦＢＡＲの励振効率を低減する構成について説明する。図２５（ａ）は標準的なＦＢＡＲ(共振子００)の断面図である。構成は図１（ｄ）と同じであり同じ部材は同じ符号を付し説明を省略する。共振子００は上部電極膜７３および下部電極膜７５の膜厚としてｔｍ０、圧電膜７４の膜厚としてｔｐ０を有する。図２５（ｂ）は共振子００より励振効率を低減させた共振子０１の断面図である。共振子０１は、各膜の膜厚が異なる以外は図２５（ａ）と同じであり、同じ部材は同じ符号を付し説明を省略する。共振子０１の上部電極膜７３および下部電極膜７５ａの膜厚であるｔｍ１はｔｍ０より厚く、圧電膜７４ａの膜厚であるｔｐ１はｔｐ０より薄い。図２５（ｃ）はＦＢＡＲの上部電極膜７３および下部電極膜７５の膜厚ｔｍと圧電膜ｔｐの膜厚ｔｐの膜厚比（ｔｍ／ｔｐ）と励振効率を示した図である。膜厚比（ｔｍ／ｔｐ）が大きくなると励振効率は低減する。よって、第２の共振子の上部電極膜７３に対する圧電膜７４の膜厚比および下部電極膜７５に対する圧電膜７４の膜厚比が、第１の共振子の対応する上部電極膜または下部電極膜に対する圧電膜の膜厚比より小さくすることで、第２の共振子の励起効率を第１の共振子より低減することができる。
【００７４】
また、第２の共振子の上部電極膜７３および下部電極膜７５の少なくとも一方の膜厚が、第１の共振子の対応する上部電極膜７３または下部電極膜７５の膜厚より厚くすることにより、第２の共振子の励起効率を第１の共振子より低減することができる。さらに、第２の共振子の圧電膜７４の膜厚が、第１の共振子の圧電膜より薄くすることにより、第２の共振子の励起効率を第１の共振子より低減することができる。
【００７５】
図２６（ａ）は標準的なＦＢＡＲ(共振子００)の上視図であり図２６（ｂ）は構成図である。図２６（ａ）および図２６（ｂ）は、図１（ｃ）および図１（ａ）と同じ図であり、同じ部材は同じ符号を付し説明を省略する。図２６（ａ）において上部電極膜７３、圧電膜７４および下部電極膜７５が重なる領域がメンブレン領域７８である。図２６（ｃ）はＦＢＡＲを２つ並列に接続した共振子（共振子０２）の上視図であり、図２６（ｄ）は構成図である。共振子０２においては、共振子Ｓ２３を２つ並列に接続し、各共振子Ｓ２３のメンブレン領域７８ａの面積を、共振子００のメンブレン領域７８の面積の１／２としている。図２６（ｅ）は共振子の静電容量に対する励起効率を示した図である。共振子の静電容量が大きくなると励起効率は高くなる。そこで、共振子０２のように、メンブレン領域の面積を１／２とし静電容量を１／２とした共振子を２つ並列に接続することにより、静電容量は変わらず、励振効率を低減した共振子を実現することができる。このように、メンブレン領域の面積を１／ｎとした共振子をｎ個並列に接続することにより、励振効率を低減した共振子を実現することができる。
【００７６】
このように、第２の共振子のメンブレン領域７８ａの面積を第１の共振子のメンブレン領域７８の面積より小さくすることにより、第２の共振子の励起効率を第１の共振子より低減することができる。また、第２の共振子の静電容量を第１の共振子の静電容量より小さくすることにより、第２の共振子の励起効率を第１の共振子より低減することができる。さらに、このような共振子を２個以上並列に接続することにより、励起効率を小さくすることができる。
【００７７】
以上、圧電薄膜共振子における励振効率を低減する構造例を示したが、励振効率を低減する構造であればこれに限ったものでなく、任意の構造としてよい。また、共振子０１および共振子０２を組合せてもよい。
【００７８】
後述する実施例２ないし１４にかかる分波器およびフィルタにおいて、共振子１ないし共振子１１並びに共振子０１および０２を用いることにより、第１の共振子に対し励振効率を低減させた第２の共振子を設けることができる。
【実施例２】
【００７９】
実施例２は実施例１に係る共振器１８をアンテナ分波器に適用した例である。図２７は作製した分波器の構成図である。図２７（ａ）は図１２（ａ）に示した従来例１に係る共振器１８ａを用いた従来例２に係る分波器１００ａの構成図である。図２７（ｂ）は図１２（ｂ）に示した比較例１に係る共振器１８ｂを用いた比較例２に係る分波器１００ｂの構成図である。図２７（ｃ）は図１２（ｃ）に示した実施例１に係る共振器１８を用いた実施例２に係る分波器１００の構成図である。
【００８０】
図２７（ｃ）を参照に、実施例２に係る分波器１００は、アンテナ端子Ａｎｔと受信端子Ｒｘとの間に接続する受信用フィルタ１０（第１のフィルタ）とを有する。また、受信用フィルタ１０とアンテナ端子Ａｎｔとの間に接続する共振器１８からなる整合回路を有する。さらに、アンテナ端子Ａｎｔと送信端子Ｔｘとの間に接続する送信用フィルタ１２（第２のフィルタ）を有する。受信用フィルタ１０は並列共振子Ｐ１ないしＰ３および直列共振子Ｓ１ないしＳ４並びのＳ３１を有するラダー型フィルタである。送信用フィルタ１２は並列共振子Ｐ５およびＰ６並びに直列共振子Ｓ５ないしＳ８を有するラダー型フィルタである。なお、共振子Ｓ３１は整合回路の共振子として機能するとともに受信用フィルタ１０の共振子としても機能する。
【００８１】
図２７（ａ）を参照に、従来例２に係る分波器１００ａは、従来例１に係る共振器１８ａを整合回路および受信用フィルタ１０ａの共振器として使用していること以外は実施例２と同じであり説明を省略する。図２７（ｂ）を参照に、比較例２に係る分波器１００ｂは、比較例１に係る共振器１８ｂを整合回路および受信用フィルタ１０ｂの共振器として使用していること以外は実施例２と同じであり説明を省略する。
【００８２】
従来例２の共振子Ｓ２１は図１４の共振子０であり、比較例２の共振子２２は図１４の共振子０の開口長を１．５５倍した共振子である。図２８は実施例２における分波器１００の共振器１８を示す図である。入力端子Ｉｎと出力端子Ｏｕｔとの間に励振効率を低減させた共振子Ｓ３１とインダクタＬ３１とが並列に接続している。共振子Ｓ３１は図１７で説明した電極指８４ｂおよび８６ｂ（ベタ電極）と、図１８で説明したダミー電極８４ｃおよび８６ｃとを有している。電極指８４ｂおよび８６ｂ（ベタ電極）は８本設けられている。よって、励起効率の低減率ｘは８／２０＝４０％である。
【００８３】
図２９および図３０は、それぞれ従来例２、比較例２、図３１および図３２は実施例２に係る分波器の実装状態を示す図である。
【００８４】
図３１は実施例２のフィルタを作製したチップ１５の上視図である。図中、黒で示した領域が金属（例えばアルミニウム）が形成された領域である。圧電基板１４上にＳＡＷ共振器で構成されたラダー型フィルタを用い受信用フィルタ１０および送信用フィルタ１２を形成した。受信用フィルタ１０は直列共振子Ｓ３１およびＳ１ないしＳ４が直列に接続されている。Ｓ４はＲｘ端子に接続され、Ｒｘ端子には並列共振子Ｐ３が、直列共振子Ｓ２とＳ３との間には並列共振子Ｐ２が接続され、並列共振子Ｐ３、Ｐ２のもう一方の端子はグランド端子Ｇｎｄに接続される。直列共振子Ｓ３１とＳ１との間には並列共振子Ｐ１が接続され、Ｐ１の他方の端子はグランド端子Ｇｎｄに接続される。共振子Ｓ３１とＳ１との間にはさらに端子Ｌが接続する。共振子Ｓ３１の他方にはアンテナ端子Ａｎｔが接続する。
【００８５】
送信用フィルタ１２は直列共振子Ｓ５ないしＳ８が直列に接続されている。直列共振子Ｓ５およびＳ８はそれぞれアンテナ端子ＡｎｔおよびＴｘ端子に接続され、直列共振子Ｓ５とＳ６との間には並列共振子Ｐ５が、直列共振子Ｓ７とＳ８との間には並列共振子Ｐ６が接続され、並列共振子Ｐ７およびＰ８のもう一方の端子はグランド端子Ｇｎｄに接続される。各端子Ａｎｔ、Ｌ、Ｔｘ、ＲｘおよびＧｎｄにはＡｕバンプを形成した。
【００８６】
図３２（ｃ）は実施例２のチップが実装されたパッケージの断面図である。積層パッケージ３０のダイアタッチ面３２にバンプ２０を用いチップ１５をフリップチップ実装（フェースダウン実装）する。ダイアタッチ面３２にはバンプを圧着する導体のバンプパッド３６が形成されている。バンプパッド３６は導体で埋め込まれたビア３８に接続する。ビア３８は積層パッケージ３０の裏面３４まで貫通しており、裏面３４に形成された導体のフットパット４０に接続される。リッド３１（キャップ）を用い積層パッケージ３０のキャビティ部を気密封止し、分波器１００が完成する。
【００８７】
図３２（ａ）は積層パッケージ３０のチップ１５を実装する前の上視図である。図中、黒で示した領域が金属（例えば金）を形成した領域である。チップ１５に形成されたバンプ２０がバンプパッド３６に圧着し、チップ１５とバンプパット３６が電気的に接続する。チップ１５の端子Ａｎｔ、Ｌ、Ｔｘ、ＲｘおよびＧｎｄは、それぞれバンプパッドＡｎｔＢ、ＬＢ、ＴｘＢ、ＲｘＢおよびＧｎｄＢに圧着される。バンプパッドＡｎｔＢとＬＢとの間には線路パターンによりインダクタ５１が形成されている。インダクタ５１のインダクタンスは３．５ｎＨである。これにより、チップに形成された共振子Ｓ３１に並列にインダクタ５１が接続される。バンプパッドＡｎｔＢ、ＴｘＢ、ＲｘＢおよびＧｎｄＢはビア３８に接続される。
【００８８】
図３２（ｂ）は積層パッケージ３０の裏面３４を上から透視した図である。裏面３４にフットパッド４０が形成されている。バンプパッドＡｎｔＢ、ＴｘＢ、ＲｘＢおよびＧｎｄＢに接続されたビア３８、それぞれフットパッドＡｎｔＦ、ＴｘＦ、ＲｘＦおよびＧｎｄＦに接続し、積層パッケージ３０の外部と接続される。以上のように、共振子Ｓ３１に並列にインダクタ５１が付加される。
【００８９】
図２９（ａ）は従来例２に係る分波器のチップの上視図、図２９（ｂ）は積層パッケージ３０のチップを実装する前の上視図、図２９（ｃ）は積層パッケージ３０の裏面３４の透視図である。従来例２では、共振子Ｓ２１が励振効率を低減させていない共振子であること、インダクタ５０のインダクタンスが４．８ｎＨであり、インダクタ面積が大きいこと、以外は実施例２を示した図３１、図３２（ａ）および図３２（ｂ）と同じである。
【００９０】
図３０（ａ）は比較例２に係る分波器のチップの上視図、図３０（ｂ）は積層パッケージ３０のチップを実装する前の上視図、図３０（ｃ）は積層パッケージ３０の裏面３４の透視図である。図３０（ａ）の共振子Ｓ２２が励振効率を低減させていない共振子であること、以外は実施例２を示した図３１、図３２（ａ）および図３２（ｂ）と同じである。
【００９１】
実施例２および比較例２に係る分波器は従来例２に比べパッケージの大きさ（実装面積）を小さくできている。これは、従来例２のインダクタ５０のインダクタンスが４．８ｎＨに比べ、比較例２および実施例２のインダクタ５１のインダクタンスは３．５ｎＨと約７３％にできたことに起因する。
【００９２】
図３３（ａ）は従来例２、比較例２および実施例２に係る分波器の受信用フィルタおよび送信用フィルタの通過特性、アンテナ端子の反射特性を測定した結果である。図３３（ｂ）は受信用フィルタおよび送信用フィルタの通過特性の通過帯域付近の拡大図である。比較例２は送信帯域に相当する１８５０〜１９１０ＭＨｚで受信用フィルタの減衰量が悪化している（図３３（ａ）楕円部分）。これは、図１３（ｂ）で示したように、比較例１に係る共振器１８ｂの減衰量が従来例１に係る共振器１８ａに比べ悪いことに対応している。さらに、送信帯域の高周波端付近である１９００〜１９１０ＭＨｚ付近で送信用フィルタの損失が大きくなっている（図３３（ｂ）楕円部分）。これは、図３３（ａ）のように、この付近でアンテナ端子の反射特性が悪くなっていることに起因する。
【００９３】
一方、実施例２に係る分波器１００の受信用フィルタおよび送信用フィルタの通過特性、アンテナ端子の反射特性は従来例２の分波器１００ａとほぼ同程度である。このように、実施例２に係る分波器１００によれば、フィルタの通過特性を従来例２と同程度に保った状態で、パッケージ３０の実装面積を小さくできる。また、共振器１８を受信用フィルタ１０のアンテナ端子Ａｎｔ側に配置し共振器１８の反共振点（減衰極）を送信周波数帯域に設定している。つまり、共振器１８をラダー型フィルタのアンテナ端子Ａｎｔに最も近い直列共振器として用いている。これにより、共振器１８は、分波器の整合回路として機能するとともに、受信用フィルタ１０の送信帯域での減衰特性を向上させるために用いることができる。
【００９４】
また、実施例２のように、共振器１８および受信用フィルタ１０のインダクタＬ３１を共振子Ｓ３１が実装された積層パッケージ３０に形成された線路パターンで形成することができる。さらに、フェースダウンで実装することにより実装面積を小さくすることができる。
【実施例３】
【００９５】
実施例３は、積層パッケージ３０内にインダクタ５３を形成し、チップ１５をフェースアップで実装した例である。図３４（ａ）は積層パッケージ３０のチップ１５が実装された上視図であり、図３４（ｂ）は積層パッケージ３０の断面図である。図３５は積層パッケージ３０の積層４４の上視図である。実施例２と共通部材は同じ符号を付し説明を省略する。図３４（ａ）および（ｂ）を参照に、ダイアタッチ面３２上にチップ１５が実装されている。チップ１５は端子Ａｎｔ、Ｌ、Ｔｘ、ＲｘおよびＧｎｄにバンプが形成されていない以外は実施例２と同じである。各端子は積層パッケージのパッド４０にワイヤ４２で接続される。アンテナ端子Ａｎｔおよび端子Ｌが接続したパッド４０には積層パッケージ３０内に導体が埋め込まれたビア４１が形成されている。そうして、積層４４に形成されたインダクタ５３に接続される。図３５を参照に、積層４４表面には導体の線路パターンからなるインダクタ５３が形成される。
【００９６】
実施例３のように、インダクタ５３は、ビア４１およびワイヤ４２を介し共振子Ｓ３１に並列に接続される。このように、チップ１５をフェースアップで実装することもできる。
【実施例４】
【００９７】
実施例４はチップ上にインダクタ５４を形成し、チップ１５をフェースアップで実装した例である。図３６は積層パッケージ３０のチップ１５が実装された上視図である。実施例３と共通部材は同じ符号を付し説明を省略する。図３６を参照に、チップ１５にはスパイラルコイルで構成されるインダクタ５４が形成される。インダクタ５４の一方は共振子Ｓ３１とＳ１の間に接続し、他方はアンテナ端子Ａｎｔよりワイヤ４２で接続したパッド４０にワイヤ４２で接続される。このようにして、インダクタ５４は、ワイヤ４２を介し共振子Ｓ３１に並列に接続される。
【００９８】
実施例４のように、共振器１８および受信用フィルタ１０のインダクタＬ３１を共振子Ｓ３１が形成された同一基板上に形成することができる。
【実施例５】
【００９９】
実施例５は積層パッケージ３０を実装したプリント基板にチップインダクタ５５を実装した例である。図３７はチップ１５が実装された積層パッケージ３０およびプリント基板４８の上視図である。実施例３と共通部材は同じ符号を付し説明を省略する。図３７を参照に、チップ１５にはインダクタは形成されていない。チップ１５の各端子Ａｎｔ、Ｌ、Ｔｘ、ＲｘおよびＧｎｄは積層パッケージ３０に形成されたビアおよびフットパッド（図示せず）を介し、それぞれプリント基板４８の端子ＡｎｔＴ、ＬＴ、ＴｘＴ、ＲｘＴおよびＧｎｄＴに接続する。そして、ＡｎｔＴとＬＴとの間にチップインダクタ５５が接続される。これにより、チップインダクタ５５は共振子Ｓ３１に並列に接続される。
【実施例６】
【０１００】
実施例６は積層パッケージ３０のダイアタッチ面３２にチップインダクタ５７を実装した例である。図３８は実施例に係る分波器の積層パッケージ３０のチップを実装する前の上視図である。実施例２のダイアタッチ面３２上に形成された線路パターンによるインダクタ５１の代わりにチップインダクタ５７を実装する。そして、チップインダクタ５７は共振子Ｓ３１に並列に接続される。その他の構成は実施例２と同じであり、同じ部材は同じ符番を付し説明を省略する。
【０１０１】
実施例５のように、共振器１８および受信用フィルタ１０のインダクタＬ３１は共振子Ｓ３１が実装された積層パッケージ３０外のプリント基板４８（基板）に設けられたチップインダクタ５１とすることもできるし、実施例６のように、積層パッケージ３０内に設けられたチップインダクタ５７とすることもできる。
【実施例７】
【０１０２】
実施例７は集積受動素子（ＩＰＤ）チップ５８にインダクタ５６を実装した例である。図３９はチップ１５およびＩＰＤチップ５８が実装された積層パッケージ３０の上視図である。実施例３と共通部材は同じ符号を付し説明を省略する。図３９を参照に、チップ１５にはインダクタは形成されていない。ＩＰＤチップ５８にスパイラルコイルを用いたインダクタ５６が形成される。チップ１５とＩＰＤチップ５８はワイヤ４２を用い接続される。これにより共振子Ｓ３１に並列にインダクタ５６が付加される。
【０１０３】
実施例７のように、共振器１８および受信用フィルタ１０のインダクタＬ３１は共振子Ｓ３１が形成された圧電基板１４以外のＩＰＤチップ５８（基板）に形成されたインダクタとすることができる。
【０１０４】
実施例３ないし実施例７の実装形態によっても、共振器１８および分波器１００は実施例１および実施例２と同様に、フィルタの通過特性を従来例と同程度に保った状態で、パッケージ３０の実装面積を小さくできる。
【実施例８】
【０１０５】
図４０は実施例８に係る分波器１００ｃの構成図である。図４０を参照に、分波器１００ｃは、アンテナ端子Ａｎｔに整合用インダクタＬＡｎｔが直列に接続している。それ以外の構成は実施例２と同じであり説明を省略する。実施例８によれば、アンテナ端子の反射損失を低減することができる。
【実施例９】
【０１０６】
図４１は実施例９に係る分波器１００ｄの構成図である。図４１を参照に、分波器１００ｄは、受信用フィルタ１０ｃのアンテナ端子Ａｎｔ側に共振器１８を設けたことに加え、送信用フィルタ１２ｃのアンテナ端子Ａｎｔ側にも、インダクタＬ３２を励振効率を低減させた共振子Ｓ３２に並列に付加した共振器１９を設けている。それ以外の構成は実施例２と同じであり説明を省略する。共振器１９は受信帯域に反共振点（減衰極）を有するように設定されている。これにより、共振器１９は、分波器の整合回路として機能するとともに、送信用フィルタ１２ｃの受信帯域での減衰特性を向上させるために用いることができる。よって、送信用フィルタ１２ｃのアンテナ側からみた受信帯域のインピーダンスを大きくし、かつ、受信用フィルタ１０ｃのアンテナ側からみた送信帯域のインピーダンスを大きくすることができる。これにより、低損失の分波器が実現できる。
【実施例１０】
【０１０７】
図４２は実施例１０に係る分波器１００ｅの構成図である。図４２を参照に、分波器１００ｅは、受信用フィルタ１０ｄおよび送信用フィルタ１２ｄのアンテナ端子Ａｎｔ側の共振子にはインダクタは付加されていない。受信用フィルタ１０ｄの受信端子Ｒｘ側に共振器１８、受信用フィルタ１０ｄの中央に共振器１９が配置されている。さらに、整合回路２２ａ、２２ｂおよび２２ｃが、それぞれ受信用フィルタ１０ｄとアンテナ端子Ａｎｔ、送信用フィルタ１２ｄとアンテナ端子Ａｎｔおよびアンテナ端子Ａｎｔに直列に配置されている。整合回路２２ａないし２２ｃはインダクタやキャパシタを用いた集中定数回路、またはストリップラインやマイクロストリップラインを用いた分布定数回路を用い設計される。実施例１０のように、アンテナ端子Ａｎｔ側以外の直列共振子に励起効率を低減させた共振子を用い並列にインダクタを付加することにより、整合回路の要請とは独立に、反共振点（減衰極）を設定することができる。これにより、任意の周波数の減衰量を改善することができる。また、インダクタＬ３１およびＬ３２を小型化できるため、実装面積を小さくすることができる。
【０１０８】
実施例８ないし実施例１０のように、送信用フィルタ（第２のフィルタ）および受信用フィルタ（第１のフィルタ）の少なくとも一方が、第１の共振子と、第１の共振子より励振効率を低減させた第２の共振子Ｓ３１と、低共振共振子Ｓ３１と並列に接続されたインダクタＬ３１を有するフィルタとすることにより、実装面積が小さく、任意の周波数の減衰量を改善することが可能なアンテナ分波器を提供することができる。
【実施例１１】
【０１０９】
図４３は実施例１１に係るラダー型フィルタ１１０の構成図である。図４３を参照に、ラダー型フィルタ１１０は入力端子Ｉｎと出力端子Ｏｕｔ間に、直列共振子Ｓ２およびＳ３１並びに並列共振子Ｐ１およびＰ２を有している。出力端子Ｏｕｔ側の直列共振器には、励振効率を低減させた共振子Ｓ３１に並列にインダクタＬ３１が接続された共振器１８が用いられている。実施例１に係る共振器１８を有することによりラダー型フィルタ１１０は任意の周波数の減衰量を大幅に改善することができる。
【実施例１２】
【０１１０】
図４４は実施例１２に係るラダー型フィルタ１１０ａの構成図である。図４４を参照に、ラダー型フィルタ１１０ａは実施例１０の共振器１８に加え、残りの直列共振子Ｓ３２にも励起効率を低減させた共振子を用いインダクタＬ３２が接続されている。共振子Ｓ３２、インダクタＬ３２は実施例１に係る共振器１９を構成している。このように、ラダー型フィルタ１１０ａは、全ての直列共振子に励起効率を低減させた共振子を用いインダクタを付加している。これにより、実施例１１に係るフィルタ１１０に比べ、任意の周波数の減衰量を改善することができる。
【０１１１】
実施例１１および１２によれば、ラダー型フィルタにおいて、直列共振器の少なくとも１つはインダクタが並列に接続され、その他の共振子（第１の共振子）より励振効率の低減した第２の共振子を有する。これにより、実装面積が小さく、任意の周波数の減衰量を改善することができる。
【０１１２】
なお、実施例２ないし１２では、ラダー型フィルタの直列共振器にインダクタが並列に接続された第２の共振子を有する共振器１８を適用する例であったが、並列共振器に実施例１に係る共振器１８を適用してもよい。つまり、並列共振器および直列共振器の少なくとも一つが実施例１に係る共振器１８であればよい。
【実施例１３】
【０１１３】
図４５（ａ）は実施例１３に係るフィルタ１１０ｂの構成図である。図４５（ａ）を参照に、フィルタ１１０ｂは、入力端子Ｉｎと出力端子Ｏｕｔとの間の２重モードＳＡＷ（ＤＭＳ）フィルタ２４の入力端子Ｉｎ側に実施例１に係る共振器１８を直列に接続している。図４５（ｂ）はＤＭＳフィルタ２４の構成図である。図４５（ｂ）を参照に、ＤＭＳフィルタ２４は２つの反射器Ｒ０の間に出力端子Ｏｕｔ０に接続された２つの出力ＩＤＴ０２と入力端子Ｉｎ０に接続された１つの入力ＩＤＴ０１とを有する。このように、多重モードＳＡＷフィルタに実施例１に係る共振器１８を付加することもできる。これにより、多重モードＳＡＷフィルタにおいても、任意の周波数の減衰量を改善することができる。
【実施例１４】
【０１１４】
図４６は実施例１４に係るフィルタ１１０ｃの構成図である。図４６を参照に、フィルタ１１０ｃは、実施例１２で用いたＤＭＳフィルタ２４の両側に実施例１に係る共振器１８および１９を直列に接続している。また、共振器１８とＤＭＳ２４との間に並列に共振子Ｐ１を、出力端子Ｏｕｔに並列に共振子Ｐ２を接続している。このような構成の多重モードＳＡＷフィルタにおいても、任意の周波数の減衰量を改善することができる。
【実施例１５】
【０１１５】
図４７（ａ）は実施例１５に係るフィルタ１１０ｄの構成図である。図４７（ａ）を参照に、フィルタ１１０ｄは、出力端子Ｏｕｔ１およびＯｕｔ２に接続したバランス型ＤＭＳフィルタ２４ａの入力端子Ｉｎ両側に実施例１に係る共振器１８および１９を直列に接続している。図４７（ｂ）はバランス型ＤＭＳフィルタ２４ａの構成図である。図４７（ｂ）を参照に、ＤＭＳフィルタ２４ａは２つの反射器Ｒ０の間に出力端子Ｏｕｔ１およびＯｕｔ２に接続された出力ＩＤＴ０１ａと入力端子Ｉｎ０に接続された２つの出力ＩＤＴ０２とを有する。出力端子Ｏｕｔ１およびＯｕｔ２には位相の反転した信号が出力しバランス型ＤＭＳフィルタとして機能する。このような構成のバランス型多重モードＳＡＷフィルタにおいても、任意の周波数の減衰量を改善することができる。
【０１１６】
実施例１４ないし１５に係るフィルタによれば、多重モードＳＡＷフィルタとインダクタとが並列に接続された第２の共振子を有することにより、実装面積が小さく、任意の周波数の減衰量を改善することが可能な多重モードＳＡＷフィルタを提供することができる。
【０１１７】
実施例１１ないし１５に係るフィルタは、第１の共振子と、第１の共振子より励起効率を低減させた第２の共振子Ｓ３１およびＳ３２と、第２の共振子Ｓ３１およびＳ３２と並列に接続されるインダクタＬ３１およびＬ３２と、を有している。これにより、小型化が可能、または、設計の自由度を向上させることが可能なフィルタを提供することができる。
【０１１８】
実施例２ないし１３は、第１の共振子および第２の共振子としてＳＡＷ共振子を用いた例であったが、圧電薄膜共振子を用いることもできる。この場合も、実施例１ないし１２と同様の効果を奏することができる。
【０１１９】
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【０１２０】
１０、１０ｃ、１０ｄ  受信用フィルタ
１２、１２ｃ、１２ｄ  送信用フィルタ
１４                  圧電基板
１５                  チップ
１８、１９            共振器
２０                  バンプ
２２ａ、２２ｂ、２２ｃ  整合回路
２４、２４ａ          ＤＭＳフィルタ
３０                  積層パッケージ
３１                  リッド
３２                  ダイアタッチ面
３４                  裏面
３６                  バンプパッド
３８、４１            ビア
４０                  フッドパッド
４２                  ワイヤ
４４、４６            積層
４８                  プリント基板
５０、５１、５３      インダクタ（線路パターン）
５４                  インダクタ（スパイラルコイル）
５５、５７            チップインダクタ
５６                  インダクタ（スパイラルコイル）
５８                  ＩＰＤチップ
７２                  圧電基板
７３、７３ａ          上部電極膜
７４、７４ａ          圧電膜
７５、７５ａ          下部電極膜
７６                  空隙
７８、７８ａ          メンブレン領域
８０、８２            電極
８４、８６            電極指
８４ａ、８６ａ        電極指（間引いた電極指）
８４ｂ、８６ｂ        電極指（ベタ電極）
８４ｃ、８６ｃ        ダミー電極指
８４ｄ、８６ｄ        電極指（間引いた電極指）
８４ｅ、８６ｅ、８４ｆ、８６ｆ  電極指
８４ｇ、８６ｇ、８４ｈ、８６ｈ  電極指
１１０                フィルタ
Ｓ３１                第２の共振子
Ｌ３１、Ｌ３２        インダクタ
Ｉｎ                  入力端子
Ｏｕｔ                出力端子
Ａｎｔ                アンテナ端子
Ｔｘ                  送信端子
Ｒｘ                  受信端子
Ｇｎｄ                グランド端子
【図１】
2010206843.tif 000015
【図２】
2010206843.tif 000016
【図３】
2010206843.tif 000017
【図４】
2010206843.tif 000018
【図５】
2010206843.tif 000019
【図６】
2010206843.tif 000020
【図７】
2010206843.tif 000021
【図８】
2010206843.tif 000022
【図９】
2010206843.tif 000023
【図１０】
2010206843.tif 000024
【図１１】
2010206843.tif 000025
【図１２】
2010206843.tif 000026
【図１３】
2010206843.tif 000027
【図１４】
2010206843.tif 000028
【図１５】
2010206843.tif 000029
【図１６】
2010206843.tif 000030
【図１７】
2010206843.tif 000031
【図１８】
2010206843.tif 000032
【図１９】
2010206843.tif 000033
【図２０】
2010206843.tif 000034
【図２１】
2010206843.tif 000035
【図２２】
2010206843.tif 000036
【図２３】
2010206843.tif 000037
【図２４】
2010206843.tif 000038
【図２５】
2010206843.tif 000039
【図２６】
2010206843.tif 000040
【図２７】
2010206843.tif 000041
【図２８】
2010206843.tif 000042
【図２９】
2010206843.tif 000043
【図３０】
2010206843.tif 000044
【図３１】
2010206843.tif 000045
【図３２】
2010206843.tif 000046
【図３３】
2010206843.tif 000047
【図３４】
2010206843.tif 000048
【図３５】
2010206843.tif 000049
【図３６】
2010206843.tif 000050
【図３７】
2010206843.tif 000051
【図３８】
2010206843.tif 000052
【図３９】
2010206843.tif 000053
【図４０】
2010206843.tif 000054
【図４１】
2010206843.tif 000055
【図４２】
2010206843.tif 000056
【図４３】
2010206843.tif 000057
【図４４】
2010206843.tif 000058
【図４５】
2010206843.tif 000059
【図４６】
2010206843.tif 000060
【図４７】
2010206843.tif 000061