(57)【要約】【課題】電気泳動ディスプレイ装置に関するもので、特にマイクロカプセルを利用した電気泳動ディスプレイ装置及びそのマイクロカプセルを収容するためのスペーサに関する。【解決手段】本発明は、表示側に位置し透明な前面電極を有する透明基板と、前記透明基板と向かい合うように配置され、電界印加部を有する配線基板と、前記透明基板と配線基板の間に配置され上下面が貫通された複数の収容溝を有するスペーサと、前記複数の収容溝に夫々位置し多数の帯電粒子が含有された分散溶媒が封入された複数のマイクロカプセルを含み、前記収容溝は前記マイクロカプセルの収容可能な幅を有する上部溝と前記マイクロカプセルが据え置き可能なように構成された下部溝を有することを特徴とする電気泳動ディスプレイ装置を提供する。【選択図】図１
2010117700.tif 000002
【特許請求の範囲】
【請求項１】
表示側に位置し透明な前面電極を有する透明基板と、
前記透明基板と向かい合うように配置され、電界印加部を有する配線基板と、
前記透明基板と前記配線基板の間に配置され、上下面が貫通された複数の収容溝を有するスペーサ及び、
前記複数の収容溝に夫々位置し、多数の帯電粒子が含有された分散溶媒が封入されている複数のマイクロカプセルを含み、
前記収容溝は前記マイクロカプセルが収容可能な幅を有する上部溝と、前記マイクロカプセルが据え置き可能なように構成された下部溝と、を有することを特徴とする電気泳動ディスプレイ装置。
【請求項２】
前記上部溝は、夫々前記マイクロカプセルの直径に比べて５％から３０％大きい幅を有することを特徴とする請求項１に記載の電気泳動ディスプレイ装置。
【請求項３】
前記電界印加部は独立して駆動可能な複数の電界印加部であり、
前記複数の収容溝は、前記複数の電界印加部に対応される位置に形成されたことを特徴とする請求項１または２に記載の電気泳動ディスプレイ装置。
【請求項４】
前記下部溝は前記マイクロカプセルの直径より小さい幅を有する領域が存在し、下部に向かうほど次第に小さくなる幅を有することを特徴とする請求項３に記載の電気泳動ディスプレイ装置。
【請求項５】
前記下部溝は、前記マイクロカプセルの直径より小さい幅の開口により前記溝と連結され、下部に向かうほど大きい幅を有することを特徴とする請求項３に記載の電気泳動ディスプレイ装置。
【請求項６】
前記下部溝の下の部分は電界印加手段が収容可能な空間として提供されることを特徴とする請求項５に記載の電気泳動ディスプレイ装置。
【請求項７】
基板を備える段階と、
前記基板の上面を選択的に除去し、マイクロカプセルが収容されることができる幅を有する複数の溝を形成する段階と、
前記複数の溝の各々の底面に異方性エッチングを適用し、前記溝の幅より小さく、下部に向かうほど小さくなる幅を有する貫通溝を形成する段階と、を含む電気泳動ディスプレイ装置用スペーサの製造方法。
【請求項８】
前記複数の溝は深さ方向に同一の幅を有するように形成されたことを特徴とする請求項７に記載の電気泳動ディスプレイ装置用スペーサの製造方法。
【請求項９】
前記複数の溝を形成する段階は、ドライエッチング工程により行われることを特徴とする請求項８に記載の電気泳動ディスプレイ装置用スペーサの製造方法。
【請求項１０】
前記複数の溝を形成する段階は、前記ドライエッチングを行う前に前記溝の形成領域が露出されたフォトレジストを形成する段階を含むことを特徴とする請求項９に記載の電気泳動ディスプレイ装置用スペーサの製造方法。
【請求項１１】
前記フォトレジストは、前記貫通溝を形成する段階の後に除去されることを特徴とする請求項１０に記載の電気泳動ディスプレイ装置用スペーサの製造方法。
【請求項１２】
前記基板は半導体単結晶基板であることを特徴とする請求項７から１１の何れか１項に記載の電気泳動ディスプレイ装置用スペーサの製造方法。
【請求項１３】
前記異方性エッチングを適用する工程はウェットエッチング工程で実行され、
前記ウェットエッチング工程により得られた前記貫通溝の傾いた内部側壁は、前記溝の底面よりそのウェットエッチング工程によるエッチング率が低い安定した結晶面であることを特徴とする請求項１２に記載の電気泳動ディスプレイ装置用スペーサの製造方法。
【請求項１４】
前記貫通溝を形成する工程の後に、前記基板の厚さが減少されるように前記基板の下面を研磨する工程をさらに含むことを特徴とする請求項７から１３の何れか１項に記載の電気泳動ディスプレイ装置用スペーサの製造方法。
【請求項１５】
基板を備える段階と、
前記基板の上面を選択的に除去してマイクロカプセルが収容されることができる幅を有する複数の溝を形成する段階と、
前記基板の下面の溝の形成位置を異方性エッチングし、前記溝の幅より小さい幅の開口により前記溝と連結され、下部に向かうほど大きくなる幅を有する貫通溝を形成する段階を含む電気泳動ディスプレイ装置用スペーサの製造方法。
【請求項１６】
前記複数の溝は、深さ方向に同一の幅を有するように形成されたことを特徴とする請求項１５に記載の電気泳動ディスプレイ装置用スペーサの製造方法。
【請求項１７】
前記複数の溝を形成する段階は、ドライエッチング工程により行われることを特徴とする請求項１６に記載の電気泳動ディスプレイ装置用スペーサの製造方法。
【請求項１８】
前記複数の溝を形成する段階は、前記ドライエッチング工程を行う前に前記溝の形成領域が露出されたフォトレジストを形成する段階を含むことを特徴とする請求項１７に記載の電気泳動ディスプレイ装置用スペーサの製造方法。
【請求項１９】
前記貫通溝を形成する段階は、前記異方性エッチングを行う前に前記溝の形成位置が露出されたフォトレジストを形成する段階を含むことを特徴とする請求項１８に記載の電気泳動ディスプレイ装置用スペーサの製造方法。
【請求項２０】
前記異方性エッチングを行う工程はウェットエッチング工程で実行され、
前記ウェットエッチング工程により得られた前記貫通溝の傾いた内部側壁は、前記基板の下面よりそのウェットエッチング工程によるエッチング率が低い安定した結晶面であることを特徴とする請求項１５から１９の何れか１項に記載の電気泳動ディスプレイ装置用スペーサの製造方法。
【請求項２１】
前記貫通溝を形成する工程の後に、前記基板の厚さが減少されるように前記基板の下面を研磨する工程をさらに含むことを特徴とする請求項１５から２０の何れか１項に記載の電気泳動ディスプレイ装置用スペーサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気泳動ディスプレイ装置に関するもので、特にマイクロカプセルを利用した電気泳動ディスプレイ装置及びそのマイクロカプセルを収容するためのスペーサに関する。
【背景技術】
【０００２】
電気泳動ディスプレイ装置は、絶縁性分散溶媒中に分散された帯電粒子を電界の作用に従って表示面において電気泳動を誘導し、分散溶媒と帯電粒子の光学特性を利用して表示を実行するディスプレイ装置である。
【０００３】
上記電気泳動ディスプレイ（ＥＰＤ）装置は液晶ディスプレイ（ＬＣＤ）に比べて低い消費電力と共に電力供給がなくても表示状態を維持することができるメモリー性を有し、特に"電子ペーパー（ｅｌｅｃｔｒｉｃ  ｐａｐｅｒ）"が実現可能な技術であるとして脚光を浴びている。
【０００４】
一般的に、電気泳動型ディスプレイ装置は、帯電粒子が分散された溶媒である電子インク（Ｅ−ｉｎｋ）を封入されたマイクロカプセルを薄く配列してフィルム形態を有する構造と、これと異なり、マイクロカップ型の容器を一括して製造し、各容器に電子インクを注入する構造とに区分される。
【０００５】
このような電気泳動ディスプレイの場合、マイクロカプセル化された帯電粒子を特定の画素空間に配置する技術が重要である。即ち、所望の表示作動をするために、各画素領域に均一に帯電粒子を配置する必要がある。また、繰り返される工程において一定の散布を期待することができる帯電粒子の配置方案が求められる。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は上述した従来技術の問題を解決するためのもので、その目的は帯電粒子が分散された溶媒が封入されたマイクロカプセルが、夫々画素として作用するように均一に配置可能であり、且つ簡単な工程を通して製造されることができる電気泳動ディスプレイ装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記の技術的課題を解決するために、本発明の一側面は、表示側に位置し透明な前面電極を有する透明基板と、上記透明基板と向かい合うように配置され、電界印加部を有する配線基板と、上記透明基板と配線基板の間に配置され上下面が貫通された複数の収容溝を有するスペーサと、上記複数の収容溝に夫々位置し、多数の帯電粒子が含有された分散溶媒が封入されている複数のマイクロカプセルを含み、上記収容溝は、上記マイクロカプセルが収容可能な幅を有する上部溝と、上記マイクロカプセルが据え置き可能なように構成された下部溝を有することを特徴とする電気泳動ディスプレイ装置を提供する。
【０００８】
好ましく、上記複数の上部溝は夫々上記マイクロカプセルの直径に比べて５％から３０％大きい幅を有するように形成される。
【０００９】
好ましく、上記電界印加部は独立して駆動可能な複数の電界印加部であり、上記複数の収容溝は上記複数の電界印加部に対応される位置に形成される。
【００１０】
一実施形態において、上記下部溝は上記マイクロカプセルの直径より小さい領域を有し下部に向かうほど次第に小さくなる幅を有する。
【００１１】
他の実施形態において、上記下部溝は上記マイクロカプセルの直径より小さい幅の開口により上記溝と連結され下部に向かうほど大きい幅を有する。好ましく、上記下部溝の下の部分は電界印加手段を収容可能な空間として提供されることができる。
【００１２】
本発明の一実施形態によるスペーサは、基板を備える段階と、上記基板の上面を選択的に除去しマイクロカプセルが収容されることができる幅を有する複数の溝を形成する段階と、上記基板の各溝の底面に異方性エッチングを適用し、上記溝の幅より小さく下部に向かうほど小さくなる幅を有する貫通溝を形成する段階により製造されることができる。
【００１３】
上記複数の溝は深さ方向に同一の幅を有するように形成されることができる。好ましく、上記複数の溝は、ドライエッチング工程により形成される。
【００１４】
必要な場合、上記複数の溝を形成する段階は、上記ドライエッチングを行う前に溝形成領域が露出されたフォトレジストを形成する段階を含むことができる。
【００１５】
この場合、上記貫通溝を形成する段階の後に上記フォトレジストを除去することが好ましい。
【００１６】
好ましく、上記基板は半導体単結晶基板である。この場合、上記異方性エッチング工程はウェットエッチング工程で行われ、上記ウェットエッチング工程により得られた上記貫通溝の傾いた内部側壁は上記溝の底面よりそのウェットエッチング工程によるエッチング率が低い安定した結晶面であることができる。
【００１７】
必要な場合、上記貫通溝形成工程の後に、上記基板の厚さが減少されるように上記基板の下面を研磨する工程をさらに含むことができる。
【００１８】
本発明の他の実施形態によるスペーサは、基板を備える段階と、上記基板の上面を選択的に除去してマイクロカプセルが収容されることができる幅を有する複数の溝を形成する段階と、上記基板下面の溝形成位置を異方性エッチングして上記溝の幅より小さい幅の開口により上記溝と連結され、下部に向かうほど大きくなる幅を有する貫通溝を形成する段階により製造される。
【発明の効果】
【００１９】
本発明によると、収容溝が形成されたスペーサ部を利用して帯電粒子が分散された溶媒が封入されたマイクロカプセルを均一に配置し、夫々のマイクロカプセルが画素として作用するように電気泳動ディスプレイ装置を具現することができる。
【００２０】
特に、収容溝を貫通された構造で形成することによって、マイクロカプセル貯蔵溶液を滴下時に、マイクロカプセルを収容溝の適切な位置に容易に配置しながら貯蔵溶液のみを貫通構造を通して排出することができる。
【００２１】
また、下部に貫通された解放口部分を電界印加手段の配置空間として活用することによって、帯電粒子との精密な電気的連結を図ることができ、これによって応答速度及び効率を改善することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の第１実施形態による電気泳動ディスプレイ装置を表す断面図である。
【図２】図１に図示された電気泳動ディスプレイ装置に採用されたスペーサを拡大して表した断面図である。
【図３】本発明の第２実施形態による電気泳動ディスプレイ装置を表す断面図である。
【図４】図３に図示された電気泳動ディスプレイ装置に採用されたスペーサを拡大して表した断面図である。
【図５】（ａ）から（ｅ）は、本発明の第１実施形態に採用されるスペーサを製造する工程を説明するための工程断面図である。
【図６】図５（ｅ）において得られたスペーサにマイクロカプセルを配置する過程を説明するための概略図である。
【図７】（ａ）から（ｆ）は、本発明の第２実施形態に採用されるスペーサを製造する工程を説明するための工程断面図である。
【発明を実施するための形態】
【００２３】
以下、添付の図面を参照して本発明の実施形態をより具体的に説明する。
【００２４】
図１は、本発明の第１実施形態による電気泳動ディスプレイ装置を表す断面図である。
【００２５】
図１に図示されたように、本実施形態による電気泳動ディスプレイ装置１０は、透明な電極（未図示）を有する透明基板４０と、上記透明基板４０と向かい合うように配置され電界印加部３５と配線部３１を有する配線基板３０と、その間に位置しマイクロカプセル１５が収容されたスペーサ１１を含む。
【００２６】
上記マイクロカプセル１５は多数の帯電粒子１５ａが含有された分散溶媒１５ｂが封入されている構造を有する。上記スペーサ１１は、上下面が貫通され上記マイクロカプセル１５が据え置かれた複数の収容溝Ｈを有する。
【００２７】
図２に拡大して図示されたように、上記収容溝Ｈは上記マイクロカプセル１５が収容されることができるように適切な構造を有する。即ち、本実施形態に採用された収容溝Ｈはその幅と形状によって上部溝Ｈ１と下部溝Ｈ２に区分される。
【００２８】
上記上部溝Ｈ１領域は上記マイクロカプセル１５が収容可能な幅Ｗ１を有し、図示されたように深さ方向に同一の幅を有するように形成されることができる。上記上部溝Ｈ１の幅Ｗ１はマイクロカプセル１５が容易に収容され、且つ収容溝Ｈ内において過度に位置が変更されないように上記マイクロカプセル１５の直径ｄに比べて５％から３０％大きい範囲であることが好ましい。
【００２９】
上記下部溝Ｈ２領域の幅Ｗ２は、マイクロカプセルの直径ｄより小さく形成され、上記収容溝Ｈ内部において上記マイクロカプセル１５が据え置かれることができる。本実施形態に採用される下部溝Ｈ２は下に向かうほど小さくなる幅を有する。
【００３０】
上記スペーサ１１はこれに限定されないが、好ましく半導体単結晶基板に形成されることができる。この場合、上記下部溝Ｈ２の内部傾斜面はウェットエッチングで得られることができる比較的安定した結晶面であることができる。
【００３１】
本実施形態においては、上記配線基板３０は独立して駆動可能な複数の電界印加部３５を含む。上記電界印加部は薄膜トランジスタ（ＴＦＴ）であることができる。このような電界印加部３５は複数の収容溝Ｈの位置に互いに対応されるように配置され、各収容溝Ｈに位置したマイクロカプセル１５をひとつの画素単位として独立して駆動させることができる。
【００３２】
このように、複数の収容溝Ｈが形成されたスペーサ１１を利用して、マイクロカプセル１５を均一に配置し、夫々のマイクロカプセル１５を画素として作動させることができる。
【００３３】
特に、図１に図示されたように、貫通された収容溝の下部領域に電界印加手段である部分を位置させることができる。このような方式を通して、マイクロカプセル１５の位置が収容溝Ｈにより精密に設定され、電界印加部３５と隣接して位置し応答速度及び効率を向上させることができる。
【００３４】
但し、本実施形態に採用された下部溝Ｈ２の構造は、下に向かうほど狭くなるため、ＴＦＴのような電界印加部３５を収容するための充分な空間を確保するのが難しい。これを解決するために図３及び図４に図示された実施形態が考慮されることができる。
【００３５】
図３は本発明の第２実施形態による電気泳動ディスプレイ装置を表す断面図である。
【００３６】
図３に図示されたように、本実施形態による電気泳動ディスプレイ装置２０は、透明な電極（未図示）を有する透明基板４０と上記透明基板４０と向かい合うように配置され電界印加部３５と配線部３１を有する配線基板３０と、その間に位置しマイクロカプセル２５が収容されたスペーサ２１を含む。
【００３７】
先の実施形態と類似して、上記マイクロカプセル２５は多数の帯電粒子２５ａが含有された分散溶媒２５ｂが封入されている構造を有する。上記スペーサ２１は、上下面が貫通され上記マイクロカプセル２５が据え置かれた複数の収容溝Ｈを有する。
【００３８】
本実施形態に採用された収容溝Ｈは図４に図示されたように、一定の幅Ｗ１を有する上部溝Ｈ１と、上記マイクロカプセル２５を据え置くことができる台を有する下部溝Ｈ２に区分される。
【００３９】
上記上部溝Ｈ１の領域は上記マイクロカプセル２５が収容可能な幅Ｗ１を有する。図示されたように、上記上部溝Ｈ１の幅Ｗ１は深さ方向に同一の幅を有し、マイクロカプセルが容易に収容され、且つ収容溝Ｈ内において過度に位置が変更されないように上記マイクロカプセル２５の直径ｄに比べて５％から３０％大きい範囲であることが好ましい。
【００４０】
上記下部溝Ｈ２の領域は、先の実施形態と異なり、上記マイクロカプセルの直径ｄより小さい幅の開口により上記上部溝Ｈ１と連結され下部に向かうほど大きい幅を有する。上記スペーサ２１が半導体単結晶基板で形成される場合に、上記下部溝Ｈ２の内部傾斜面はウェットエッチングで得られることができる比較的安定した結晶面であることができる。
【００４１】
本実施形態においては、電界印加部３５は複数の収容溝Ｈの位置に互いに対応されるように配置され各収容溝Ｈに位置したマイクロカプセル１５をひとつの画素単位として独立して駆動させることができる。貫通された収容溝Ｈの下部領域に備えられた広い空間Ｒは、各電界印加手段を収容する充分な空間を提供されることができる。従って、マイクロカプセル２５と電界印加部３５の位置をより精密にマッチングさせることができる効果があり、その結果応答速度及び効率を向上させることができる。
【００４２】
図５（ａ）から（ｅ）は本発明の第１実施形態に採用されるスペーサを製造する工程を説明するための工程断面図である。
【００４３】
先ず、図５（ａ）に図示されたように、スペーサを製造するための基板５１を備える。
【００４４】
好ましく、上記基板５１はシリコン（Ｓｉ）基板のような半導体単結晶基板であることができる。単結晶基板は結晶面によるエッチング率の差を利用して所望の収容溝構造を容易に実現することができる。これと関連する詳細な事項は後続工程において説明する。
【００４５】
続いて、上記基板５１の上面を選択的に除去してマイクロカプセルが収容されることができる幅を有する複数の溝を形成する。本工程はレーザービームのような公知の精密な加工手段を利用して実行されることができるが、好ましくは図５（ｂ）と図５（ｃ）に図示された選択的ドライエッチング工程を利用する。
【００４６】
図５（ｂ）のように、所望の収容溝形成領域が露出されるように上記基板５１の  上面にフォトレジスト５２を形成する。続いて図５（ｃ）のように、上記フォトレジスト５２をマスクとして利用し、溝Ｈ１が形成されるようにドライエッチング工程を実施する。このようなドライエッチング工程は、誘導結合プラズマ反応性イオンエッチング（ＩＣＰ−ＲＩＥ）工程で実行されることができる。
【００４７】
上記溝Ｈ１は異方性エッチングであるドライエッチングが適用されるため、深さ方向に従って同一の幅を有する溝Ｈ１が形成されることができる。また、エッチングの深さを調整して所望の溝の深さを得ることができる。本工程において形成される溝Ｈ１は図２において説明した上部溝に対応される領域と理解されることができる。
【００４８】
次に、図５（ｄ）のように、上記基板５１の各溝Ｈ１底面に異方性エッチングを適用し、上記溝Ｗ１の幅より小さく、下部に向かうほど小さくなる幅Ｗ２を有する貫通溝Ｈ２を形成する。
【００４９】
本工程において形成された貫通溝Ｈ２は図２において説明された下部溝に対応される領域と理解されることができる。上記貫通溝Ｈ２はマイクロカプセルが据え置かれることができるように少なくともその直径より小さい幅の領域を有する。上記基板５１が半導体単結晶である場合、上記貫通溝Ｈ２の内部傾斜面は溝Ｈ１の底面に該当する結晶面よりウェットエッチングによるエッチング率が低い安定した結晶面であることができる。
【００５０】
上記貫通溝Ｈ２を形成する工程は、図５（ｂ）において形成されたフォトレジスト５２を維持したまま行われることができる。上記貫通溝Ｈ２は先に形成された溝Ｈ１と共に上記基板５１を貫通するひとつの収容溝Ｈとして提供されることができる。
【００５１】
次に、図５（ｅ）に図示されたように、フォトレジスト５２を除去して複数の収容溝Ｈを有するスペーサ５１を形成することができる。ここで、さらに上記スペーサ５１の厚さが減少されるように上記スペーサ５１の下面を研磨する工程をさらに含むことができる。このような研磨工程を通して収容溝に配置されるマイクロカプセルと収容溝の下部に位置した電界印加手段との距離を調節することができる。
【００５２】
図６は図５（ｅ）において得られたスペーサにマイクロカプセルを配置する過程を説明するための概略図である。
【００５３】
本実施形態に採用されたスペーサ５１を利用したマイクロカプセル５５の配置工程は、簡単に容器にあるマイクロカプセル５５の貯蔵溶液５６をスペーサ５１上に注ぐ過程で実行される。帯電粒子５５ａが分散された溶媒５５ｂが封入されているマイクロカプセル５５は、収容溝Ｈにより提供される空間に収容される。これと共に貯蔵溶液５６は貫通された構造を有する収容溝Ｈを通して下に排出される。このような工程を通してマイクロカプセル５５をスペーサ５１の収容溝Ｈに夫々配置することができる。
【００５４】
先ず、図７（ａ）に図示されたように、スペーサを製造するための基板７１を備える。好ましく上記基板７１はシリコン（Ｓｉ）基板のような半導体単結晶基板であることができる。
【００５５】
続いて、上記基板７１の上面を選択的に除去し、マイクロカプセルが収容されることができる幅を有する複数の溝Ｈ１を形成する。本工程はレーザービームとような公知の精密な加工手段を利用して行われることができる。
【００５６】
より具体的に、図７（ｂ）のように、所望の収容溝形成領域が露出されるように上記基板７１の上面に第１フォトレジスト７２を形成した後に、図７（ｃ）のように上記第１フォトレジスト７２を利用して溝Ｈ１が形成されるようにドライエッチング工程を実施する。
【００５７】
上記溝Ｈ１は異方性エッチングであるドライエッチングが適用されるため、深さ方向に従って同一の幅を有する溝Ｈ１が形成されることができる。
【００５８】
次に、上記基板７１の下面の溝形成位置に貫通溝Ｈ２を形成する。
【００５９】
より具体的に、図７（ｄ）に図示されたように、溝形成領域と対応される領域が露出されるように上記基板７１の下面に第２フォトレジスト７３を形成する。
【００６０】
続いて、図７（ｅ）に図示されたように、上記基板７１の下面に異方性エッチングを適用して上記溝Ｈ１の幅より小さい幅の開口により上記溝Ｈ１と連結され、下部に向かうほど大きくなる幅を有する貫通溝Ｈ２を形成する。上記基板７１が半導体単結晶である場合、上記貫通溝Ｈ２の内部傾斜面は溝Ｈ１の底面に該当する結晶面よりウェットエッチングによるエッチング率が低く安定した結晶面であることができる。
【００６１】
上記貫通溝Ｈ２を形成する工程は図５（ｂ）において形成されたフォトレジスト５２を維持したまま行われることができる。上記貫通溝Ｈ２は先に形成された溝Ｈ１と共に上記基板７１を貫通するひとつの収容溝Ｈとして提供されることができる。
【００６２】
次に、図７（ｆ）に図示されたように、フォトレジスト７２を除去して複数の収容溝Ｈを有するスペーサ７１を形成することができる。本実施形態において形成された収容溝Ｈの下の部分Ｒは比較的大きい幅を有するため、ＴＦＴのような電界印加手段を収容する空間を提供されることができる。
【００６３】
また、必要によって上記スペーサ７１の厚さが減少されるように上記スペーサ７１の下面を研磨する工程をさらに含むことができる。このような研磨工程を通して収容溝に配置されるマイクロカプセルと収容溝の下部に位置した電界印加手段との距離を調節することができる。
【００６４】
本発明は上述した実施形態及び添付の図面により限定されるものではなく、添付の請求範囲により限定される。従って、請求範囲に記載された本発明の技術的思想を外れない範囲内において多様な形態の置換、変形及び変更が可能であることは当技術分野の通常の知識を有する者には自明であり、これも添付の請求範囲に記載された技術的思想に属するものである。
【図１】
2010117700.tif 000003
【図２】
2010117700.tif 000004
【図３】
2010117700.tif 000005
【図４】
2010117700.tif 000006
【図５】
2010117700.tif 000007
【図６】
2010117700.tif 000008
【図７】
2010117700.tif 000009