(57)【要約】【課題】部分共振用インダクタや部分共振用スイッチング素子などを用いて昇圧用スイッチング素子及び部分共振用スイッチング素子をＺＶＳ制御やＺＣＳ制御によりオン、オフする場合において、小型化が可能な部分共振型双方向コンバータを提供することを目的とする。【解決手段】負荷６６と部分共振用スイッチング素子４７との間のスイッチング素子４８を省略して、電圧ＣＯＭＰが電圧ＳＬＰよりも大きく、かつ、電圧ＩＳが電圧Ｖｔｈ３以上になったとき、昇圧用スイッチング素子４４をオフして電圧ＳＷを所望な電圧Ｖｏまで上昇させた後、降圧用スイッチング素子５１をオンする。【選択図】図１
2010088247.tif 000002
【特許請求の範囲】
【請求項１】
電源に一方端が接続されるメインインダクタと、
前記メインインダクタの他方端とグランドとの間に設けられる昇圧用スイッチング素子と、
前記メインインダクタの他方端と負荷との間に設けられる降圧用スイッチング素子と、
前記メインインダクタと共にトランスを構成し、前記メインインダクタの他方端に一方端が接続される部分共振用インダクタと、
前記部分共振用インダクタの他方端と前記グランドとの間に設けられる部分共振用スイッチング素子と、
一定周期のパルスからなるクロック信号と、前記メインインダクタに流れる電流に応じた第１の電圧と、前記負荷にかかる電圧に応じた第２の電圧とに基づいて、前記昇圧用スイッチング素子、前記降圧用スイッチング素子、及び前記部分共振用スイッチング素子のそれぞれのオン、オフを制御する制御回路と、
を備え、
前記制御回路は、
前記第１の電圧が前記第２の電圧よりも小さい場合、前記クロック信号に基づいて前記部分共振用スイッチング素子をオンさせると共に前記降圧用スイッチング素子をオフさせ、前記昇圧用スイッチング素子にかかる電圧が前記第１の所定電圧以下になると前記昇圧用スイッチング素子をオンさせ、前記部分共振用スイッチング素子にかかる電圧が前記第２の所定電圧以下になると前記部分共振用スイッチング素子をオフさせ、前記第１の電圧が前記第２の電圧よりも大きくなり、かつ、前記第１の電圧が第３の所定電圧以上になると、前記昇圧用スイッチング素子をオフさせ、前記昇圧用スイッチング素子がオフすると所定時間経過後に前記降圧用スイッチング素子をオンさせ、
前記第１の電圧が前記第２の電圧よりも大きい場合、前記部分共振用スイッチング素子をオンさせないと共に前記降圧用スイッチング素子をオフさせない、
ことを特徴とする部分共振型双方向コンバータ。
【請求項２】
請求項１に記載の部分共振型双方向コンバータであって、
前記第１の所定電圧は、ゼロよりも高い値であり、
前記第２の所定電圧は、ゼロよりも低い値であり、
前記第３の所定電圧は、前記昇圧用スイッチング素子がオフしたとき、前記昇圧用スイッチング素子にかかる電圧が所望な電圧まで上昇するような値である
ことを特徴とする部分共振型双方向コンバータ。  
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、部分共振型双方向コンバータに関する。
【背景技術】
【０００２】
図３は、従来の部分共振型双方向コンバータを示す図である。
図３に示す部分共振型双方向コンバータ４０は、平滑用コンデンサ４１、４２と、メインインダクタ４３と、昇圧用スイッチング素子４４と、コンデンサ４５と、部分共振用インダクタ４６と、部分共振用スイッチング素子４７、スイッチング素子４８と、ダイオード４９、５０と、降圧用スイッチング素子５１と、抵抗５２と、制御回路５３とを備えて構成されている。なお、昇圧用スイッチング素子４４、部分共振用スイッチング素子４７、スイッチング素子４８、及び降圧用スイッチング素子５１は、それぞれ、ＭＯＳＦＥＴにより構成されているものとする。
【０００３】
制御回路５３は、電流センス回路５４と、スロープ補償回路５５と、加算回路５６と、エラーアンプ５７と、定電圧源５８と、抵抗５９、６０と、位相補償回路６１と、ＰＷＭコンパレータ６２と、クロック回路６３と、ドライブ回路６４とを備えて構成されている。
【０００４】
電流センス回路５４は、電源６５から出力される電圧Ｖｉｎと、メインインダクタ４３及び抵抗５２の接続点にかかる電圧Ｉｓとの電位差Ｖｄに応じた電圧ＩＳ（第１の電圧）を出力する。
【０００５】
スロープ補償回路５５は、ＰＷＭコンパレータ６２のプラスの入力端子に入力される電圧を安定させるための電圧を出力する。
加算回路５６は、電流センス回路５４から出力される電圧ＩＳとスロープ補償回路５５から出力される電圧とを加算し、その加算後の電圧ＳＬＰ（第１の電圧）をＰＷＭコンパレータ６２のプラスの入力端子に出力する。
【０００６】
抵抗５９、６０は、負荷６６に印加される電圧を電圧ＦＢに分圧する。
位相補償回路６１は、エラーアンプ５７から出力される電圧を安定させるための電圧を電圧ＦＢと合わせてエラーアンプ５７のマイナスの入力端子に出力する。
【０００７】
エラーアンプ５７は、プラスの入力端子に入力される定電圧源５８の電圧Ｖｒｅｆと、マイナスの入力端子に入力される電圧との差分に応じた電圧ＣＯＭＰ（第２の電圧）をＰＷＭコンパレータ６２のマイナスの入力端子に出力する。
【０００８】
ＰＷＭコンパレータ６２は、電圧ＳＬＰが電圧ＣＯＭＰよりも大きいとき、ハイレベルの信号ＰＷＭを出力し、電圧ＳＬＰが電圧ＣＯＭＰよりも小さいとき、ローレベルの信号ＰＷＭを出力する。
【０００９】
クロック回路６３は、一定周期のパルスからなるクロック信号ＣＬＫを出力する。
ドライブ回路６４は、クロック信号ＣＬＫ及び信号ＰＷＭに基づいて、昇圧用スイッチング素子４４のオン、オフを制御するための制御信号Ｓ、部分共振用スイッチング素子４
７のオン、オフを制御するための制御信号ＳＲ１、スイッチング素子４８のオン、オフを制御するための制御信号ＳＲ２、及び降圧用スイッチング素子５１のオン、オフを制御するための制御信号ＳＳを出力する。
【００１０】
図４は、クロック信号ＣＬＫ、信号ＰＷＭ、制御信号ＳＲ１、制御信号ＳＲ２、制御信号ＳＳ、昇圧用スイッチング素子４４にかかる電圧ＳＷ、メインインダクタ４３に流れる電流ＩＬ、部分共振用インダクタ４６に流れる電流ＩＬＲ、及び負荷６６に流れる電流Ｉｏのタイミングチャートを示す図である。
【００１１】
まず、電圧ＳＬＰが電圧ＣＯＭＰよりも小さく信号ＰＷＭがローレベルのとき、クロック回路６３から出力されるクロック信号ＣＬＫが立ち下がると、ドライブ回路６４は、制御信号ＳＳをローレベルにして降圧用スイッチング素子５１をオフさせると共に、制御信号ＳＲ２をローレベルにしてスイッチング素子４８をオフさせ、スイッチング素子４８のオフ後、所定時間経過後に制御信号ＳＲ１をハイレベルにして部分共振用スイッチング素子４７をオンさせる。部分共振用スイッチング素子４７がオンすると、ダイオード５０を介して部分共振用スイッチング素子４７にかかる電圧ＳＷＲが電圧Ｖｉｎよりも下降し、電流ＩＬＲが増加する。このとき、メインインダクタ４３と部分共振用インダクタ４６とのトランス結合により、電流ＩＬは減少し、電流ＩＬＲが電流ＩＬよりも増加すると、電圧ＳＷが下降する。そして、電圧ＳＷが電圧Ｖｔｈ１（第１の所定電圧）（ゼロよりも少し高い正の電圧）以下になると、ドライブ回路６４は、制御信号Ｓをハイレベルにして昇圧用スイッチング素子４４をオンさせる。電圧ＳＷがゼロになると、メインインダクタ４３と部分共振用インダクタ４６とのトランス結合により、電流ＩＬＲが減少し、電流ＩＬＲがゼロになると、メインインダクタ４３と部分共振用インダクタ４６との巻線比により、電圧ＳＷＲがさらに下降する。電圧ＳＷＲが電圧Ｖｔｈ２（第２の所定電圧）（ゼロよりも少し低い負の電圧）以下になると、ドライブ回路６４は、制御信号ＳＲ１をローレベルにして部分共振用スイッチング素子４７をオフさせ、所定のデッドタイム経過後、制御信号ＳＲ２をハイレベルにしてスイッチング素子４８をオンさせる。また、昇圧用スイッチング素子４４がオンすると、メインインダクタ４３に流れる電流ＩＬが増加して、ＰＷＭコンパレータ６２のプラスの入力端子に入力される電圧ＳＬＰが上昇する。電圧ＳＬＰが電圧ＣＯＭＰよりも大きくなると、ＰＷＭコンパレータ６２から出力される信号ＰＷＭがハイレベルになる。すると、ドライブ回路６４は、制御信号Ｓをローレベルにして昇圧用スイッチング素子４４をオフさせ、所定時間経過後、制御信号ＳＳをハイレベルにして降圧用スイッチング素子５１をオンさせる。電流Ｉｏが正のとき、電流ＩＬはコンデンサ４５を充電する方向に流れるため、昇圧用スイッチング素子４４がオフすると、電圧ＳＷが上昇する。そのため、昇圧用スイッチング素子４４がオフした後、降圧用スイッチング素子５１がオンすると、同期整流が行われ、所望な電圧Ｖｏが負荷６６に印加される。
【００１２】
次に、電圧ＳＬＰが電圧ＣＯＭＰよりも大きく信号ＰＷＭがハイレベルのとき、ドライブ回路６４は、クロック信号ＣＬＫが立ち下がっても、制御信号ＳＲ１をハイレベルにしないとともに、制御信号ＳＳをローレベルにしない。そのため、信号ＰＷＭがハイレベルの間、昇圧用スイッチング素子４４がオンせず、降圧用スイッチング素子５１がオンしたままになる。すると、電圧ＳＷが下がっていき、電圧ＳＬＰも下がっていく。そして、電圧ＳＬＰが電圧ＣＯＭＰよりも小さくなると、クロック信号ＣＬＫの立下りで、上述の動作を繰り返す。
【００１３】
上記部分共振型双方向コンバータ４０では、電流Ｉｏが正の状態から電流Ｉｏが負の状態になると、負荷６６にかかる電圧が増加するため、電圧ＣＯＭＰが下がり負荷６６にかかる電圧を下げようとする。（例えば、特許文献１参照）。
【００１４】
また、上記部分共振型双方向コンバータ４０では、昇圧用スイッチング素子４４よりも
先に部分共振用スイッチング素子４７をオンさせて電圧ＳＷがゼロになった後、昇圧用スイッチング素子４４をオンさせているので、昇圧用スイッチング素子４４をＺＶＳ（ゼロボルトスイッチング）制御でオンさせることができる。
【００１５】
また、上記部分共振型双方向コンバータ４０では、昇圧用スイッチング素子４４をオンさせて電流ＩＬＲがゼロになった後、部分共振用スイッチング素子４７をオフさせているので、部分共振用スイッチング素子４７をＺＣＳ（ゼロカレントスイッチング）制御でオフさせることができる。
【００１６】
また、上記ＺＶＳ制御及び上記ＺＣＳ制御を行うために必要な部分共振用インダクタ４６がメインインダクタ４３と共にトランスとして一体に構成されるため、部品点数の削減が図られている。
【特許文献１】特開２００５−２６１０５９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
しかしながら、上記部分共振型双方向コンバータ４０では、上述したように、電圧ＳＷＲがマイナス電圧になり、グランド基準の制御信号ＳＲ１で部分共振用スイッチング素子４７を駆動することができない。そのため、ドライブ回路６４を一般的なブートストラップ型で構成することができず、ドライブ回路６４に絶縁トランスを備える必要がある。これにより、その絶縁トランスを備える分、制御回路５３が大きくなり、部分共振型双方向コンバータ４０全体の小型化が難しくなってしまうという問題がある。
【００１８】
そこで、本発明では、部分共振用インダクタや部分共振用スイッチング素子などを用いて昇圧用スイッチング素子及び部分共振用スイッチング素子をＺＶＳ制御やＺＣＳ制御によりオン、オフする場合において、小型化が可能な部分共振型双方向コンバータを提供することを目的とする。
【課題を解決するための手段】
【００１９】
上記の課題を解決するために本発明では、以下のような構成を採用した。
すなわち、本発明の部分共振型双方向コンバータは、電源に一方端が接続されるメインインダクタと、前記メインインダクタの他方端とグランドとの間に設けられる昇圧用スイッチング素子と、前記メインインダクタの他方端と負荷との間に設けられる降圧用スイッチング素子と、前記メインインダクタと共にトランスを構成し、前記メインインダクタの他方端に一方端が接続される部分共振用インダクタと、前記部分共振用インダクタの他方端と前記グランドとの間に設けられる部分共振用スイッチング素子と、一定周期のパルスからなるクロック信号と、前記メインインダクタに流れる電流に応じた第１の電圧と、前記負荷にかかる電圧に応じた第２の電圧とに基づいて、前記昇圧用スイッチング素子、前記降圧用スイッチング素子、及び前記部分共振用スイッチング素子のそれぞれのオン、オフを制御する制御回路とを備え、前記制御回路は、前記第１の電圧が前記第２の電圧よりも小さい場合、前記クロック信号に基づいて前記部分共振用スイッチング素子をオンさせると共に前記降圧用スイッチング素子をオフさせ、前記昇圧用スイッチング素子にかかる電圧が前記第１の所定電圧以下になると前記昇圧用スイッチング素子をオンさせ、前記部分共振用スイッチング素子にかかる電圧が前記第２の所定電圧以下になると前記部分共振用スイッチング素子をオフさせ、前記第１の電圧が前記第２の電圧よりも大きくなり、かつ、前記第１の電圧が第３の所定電圧以上になると、前記昇圧用スイッチング素子をオフさせ、前記昇圧用スイッチング素子がオフすると所定時間経過後に前記降圧用スイッチング素子をオンさせ、前記第１の電圧が前記第２の電圧よりも大きい場合、前記部分共振用スイッチング素子をオンさせないと共に前記降圧用スイッチング素子をオフさせない。
【００２０】
例えば、上記第３の所定電圧を、前記昇圧用スイッチング素子がオフしたとき、前記昇圧用スイッチング素子にかかる電圧が所望な電圧まで上昇するような値とすると、負荷に流れる電流が負のときであっても、昇圧用スイッチング素子がオフしたとき、昇圧用スイッチング素子にかかる電圧を所望な電圧まで上昇させることができる。そのため、その後、降圧用スイッチング素子がオンすることにより整流動作が行われ、昇圧用スイッチング素子にかかる所望な電圧を負荷に印加することができる。
【００２１】
これにより、従来の部分共振型双方向コンバータにおいて、部分共振用スイッチング素子と負荷との間に設けられていたスイッチング素子を省略することができるため、制御回路に絶縁トランスを用いたドライブ回路を備える必要がなくなり、制御回路を小型化することができ部分共振型双方向コンバータを小型化することができる。また、部分共振用スイッチング素子と負荷との間に設けられていたスイッチング素子を省略することができるため、その分、部分共振型双方向コンバータをさらに小型化することができる。
【発明の効果】
【００２２】
本発明によれば、昇圧用スイッチング素子及び部分共振用スイッチング素子がＺＶＳ制御やＺＣＳ制御でオン、オフされる部分共振型双方向コンバータを小型化することができる。
【発明を実施するための最良の形態】
【００２３】
以下、図面を用いて本発明の実施形態を説明する。
図１は、本発明の実施形態の部分共振型双方向コンバータを示す図である。なお、図３に示す構成と同じ構成には同じ符号を付しその説明を省略する。
【００２４】
図１に示す部分共振型双方向コンバータ１は、平滑用コンデンサ４１、４２と、メインインダクタ４３と、昇圧用スイッチング素子４４と、コンデンサ４５と、部分共振用インダクタ４６と、部分共振用スイッチング素子４７、ダイオード５０と、降圧用スイッチング素子５１と、抵抗５２と、制御回路２とを備えて構成されている。
【００２５】
制御回路２は、電流センス回路５４と、スロープ補償回路５５と、加算回路５６と、エラーアンプ５７と、定電圧源５８と、抵抗５９、６０と、位相補償回路６１と、ＰＷＭコンパレータ６２と、クロック回路６３と、ドライブ回路２６と、コンパレータ３と、電圧Ｖｔｈ３を出力する定電圧源４と、ＡＮＤ回路５とを備えて構成されている。
【００２６】
ドライブ回路２６は、コンパレータ６〜８と、電圧Ｖｔｈ２を出力する定電圧源９と、電圧Ｖｔｈ１を出力する定電圧源１０と、インバータ１１、１２と、ＯＲ回路１３、１４と、ＮＡＮＤ回路１５〜１８と、ＮＯＲ回路１９〜２３と、ＡＮＤ回路２４、２５とを備えて構成されている。
【００２７】
本実施形態の部分共振型双方向コンバータ１の特徴とする点は、図３に示す部分共振型双方向コンバータ４０に備えられるスイッチング素子４８及びダイオード４９を省略している点である。
【００２８】
これにより、制御回路２に絶縁トランスを用いたドライブ回路２６を備える必要がなくなり、制御回路２を小型化することができ部分共振型双方向コンバータ１を小型化することができる。また、部分共振用スイッチング素子４７と負荷６６との間に設けられていたスイッチング素子４８及びダイオード４９を省略しているため、その分、部分共振型双方向コンバータ１をさらに小型化することができる。
【００２９】
図２は、本実施形態の部分共振型双方向コンバータ１におけるクロック信号ＣＬＫ、信号ＰＷＭ、制御信号ＳＲ１、制御信号Ｓ、制御信号ＳＳ、電圧ＳＷ、電流ＩＬ、電流ＩＬＲ、及び電流Ｉｏのタイミングチャートを示す図である。なお、昇圧用スイッチング素子４４のオフ動作以外の部分共振型双方向コンバータ１の動作は、図３に示す部分共振型双方向コンバータ４０の動作と同様であるため説明を省略する。また、部分共振型双方向コンバータ１の停止時などシャットダウン信号がハイレベルになると、制御信号Ｓ、制御信号ＳＳ、及び制御信号ＳＲ１は、全てローレベルになるものとする。
【００３０】
以下、昇圧用スイッチング素子４４がオンした後の昇圧用スイッチング素子４４のオフ動作について説明する。
昇圧用スイッチング素子４４がオンして、電圧ＳＬＰが上昇することにより、電圧ＳＬＰが電圧ＣＯＭＰよりも大きくなって電圧信号ＰＷＭがハイレベルになり、かつ、電圧ＩＳが電圧Ｖｔｈ３（第３の所定電圧）以上になると、コンパレータ３からハイレベルの信号ＲＧＣＴＬが出力され、ＡＮＤ回路５からＯＲ回路１３にハイレベルの信号ＲＳＴが出力される。すると、ドライブ回路２６において、ＯＲ回路１３からＮＡＮＤ回路１７にハイレベルの信号が出力され、ＮＡＮＤ回路１７からＮＡＮＤ回路１８にローレベルの信号が出力され、ＮＡＮＤ回路１８からＮＡＮＤ回路１６にハイレベルの信号が出力され、ＮＡＮＤ回路１６から昇圧用スイッチング素子４４のゲートにローレベルの制御信号Ｓが出力され、昇圧用スイッチング素子４４がオフする。
【００３１】
なお、上記電圧Ｖｔｈ３は下の数１の式により求められるものとする。
【００３２】
【数１】
2010088247.tif 000003
【００３３】
但し、Ｌ×（電流ＩＬ）２＝ｃ×（出力電圧Ｖｏ−２×電圧Ｖｉｎ）２、電圧ＩＳ＝ｎ×電流ＩＬ＋Ｖｏｆｆｓｅｔ、Ｌ＝メインインダクタ４３のインダクタンス、ｃ＝コンデンサ４５の容量、ｎ＝電圧Ｉｓと電圧Ｖｉｎとの差分の電圧Ｉｄを電流ＩＬで割った値、Ｖｏｆｆｓｅｔ＝電圧ＩＳから電圧Ｉｄを引いた値（例えば、１Ｖ程度）とする。
【００３４】
このように、電圧Ｖｔｈ３を設定することにより、電流Ｉｏが負であっても、電圧ＳＷを少なくとも所望な電圧Ｖｏまで上昇させることができる。
すなわち、本実施形態の部分共振型双方向コンバータ１は、図３に示す部分共振型双方向コンバータ４０に備えられるスイッチング素子４８及びダイオード５０を省略している。そのため、電流Ｉｏが正のとき、電流ＩＬはコンデンサ４５を充電する方向に流れているため、昇圧用スイッチング素子４４がオフすると、電圧ＳＷが勝手に上昇していくが、電流Ｉｏが負のとき、電流ＩＬはコンデンサ４５を放電する方向に流れているため、昇圧用スイッチング素子４４がオフした後、電圧ＳＷが上昇しないおそれがある。そして、昇圧用スイッチング素子４４がオフした後、電圧ＳＷが上昇していかない場合、その後、昇圧用スイッチング素子４４がオンしても、負荷６６に印加される電圧が所望な電圧Ｖｏにならない。
【００３５】
そこで、本実施形態の部分共振型双方向コンバータ１では、上述したように、電圧ＳＬＰが電圧ＣＯＭＰよりも大きく、かつ、電圧ＩＳが電圧Ｖｔｈ３以上になったとき、昇圧用スイッチング素子４４をオフして、電流Ｉｏが負のときでも、電圧ＳＷを所望な電圧Ｖｏまで上昇させている。
【００３６】
これにより、昇圧用スイッチング素子４４のオフ後、降圧用スイッチング素子５１がオンすることにより、負荷６６に印加される電圧を所望な出力電圧Ｖｏにすることができる。
【００３７】
なお、本実施形態の部分共振型双方向コンバータ１は、メインインダクタ４３、昇圧用スイッチング素子４４、コンデンサ４５、部分共振用インダクタ４６、部分共振用スイッチング素子４７、ダイオード５０、及び降圧用スイッチング素子５１などからなるフェーズを１つ備える部分共振型双方向コンバータであるが、２フェーズ以上を備える部分共振型双方向コンバータ１としてもよい。
【００３８】
以下、部分共振型双方向コンバータ１の各素子の接続関係を説明する。
メインインダクタ４３の一方端は抵抗５２を介して電源６５に接続され、メインインダクタ４３の他方端は昇圧用スイッチング素子４４のドレイン、部分共振用インダクタ４６の一方端、及び降圧用スイッチング素子５１のソースに接続されている。降圧用スイッチング素子５１のドレインは負荷６６に接続されている。部分共振用インダクタ４６の他方端はダイオード５０のアノードに接続されている。ダイオード５０のカソードは部分共振用スイッチング素子４７のドレインに接続されている。部分共振用スイッチング素子４７のソースはグランドに接続されている。平滑用コンデンサ４１は抵抗５２及び電源６５の接続点と、グランドとの間に設けられている。平滑用コンデンサ４２は降圧用スイッチング素子５１及び負荷６６の接続点と、グランドとの間に設けられている。コンデンサ４５はメインインダクタ４３及び昇圧用スイッチング素子４４の接続点と、グランドとの間に設けられている。
【図面の簡単な説明】
【００３９】
【図１】本発明の実施形態の部分共振型双方向コンバータを示す図である。
【図２】本発明の実施形態の部分共振型双方向コンバータにおけるタイミングチャートを示す図である。
【図３】従来の部分共振型双方向コンバータを示す図である。
【図４】従来の部分共振型双方向コンバータにおけるタイミングチャートを示す図である。
【符号の説明】
【００４０】
１  部分共振型双方向コンバータ
２  制御回路
３  コンパレータ
４  定電圧源
５  ＡＮＤ回路
６〜８  コンパレータ
９、１０  定電圧源
１１、１２  インバータ
１３、１４  ＯＲ回路
１５〜１８  ＮＡＮＤ回路
１９〜２３  ＮＯＲ回路
２４、２５  ＡＮＤ回路
２６  ドライブ回路
４０  部分共振型双方向コンバータ
４１、４２  平滑用コンデンサ
４３  メインインダクタ
４４  昇圧用スイッチング素子
４５  コンデンサ
４６  部分共振用インダクタ
４７  部分共振用スイッチング素子
４８  スイッチング素子
４９、５０  ダイオード
５１  降圧用スイッチング素子
５２  抵抗
５３  制御回路
５４  電流センス回路
５５  スロープ補償回路
５６  加算回路
５７  エラーアンプ
５８  定電圧源
５９、６０  抵抗
６１  位相補償回路
６２  ＰＷＭコンパレータ
６３  クロック回路
６４  ドライブ回路
６５  電源
６６  負荷
【図３】
2010088247.tif 000004
【図１】
2010088247.tif 000005
【図２】
2010088247.tif 000006
【図４】
2010088247.tif 000007