(57)【要約】【課題】制御信号を生成するためのパルス信号のデューティがどのような大きさであっても、ＺＶＳ制御やＺＣＳ制御を安定して行うことが可能な部分共振型昇圧コンバータ制御回路を提供することを目的とする。【解決手段】昇圧用スイッチング素子３４及び部分共振用スイッチング素子３７のそれぞれのオン、オフを制御することにより電源４５の電圧Ｖｉｎを昇圧させて負荷４６に印加させる部分共振型昇圧コンバータ制御回路１であって、パルス信号ＰＷＭがハイレベルになると、部分共振用スイッチング素子３７をオンさせ、電圧Ｖ１がゼロになると、昇圧用スイッチング素子３４をオンさせ、電圧Ｖ２が負になると、部分共振用スイッチング素子３７をオフさせ、パルス信号ＰＷＭがローレベルになり、かつ、部分共振用スイッチング素子３７をオフさせると、昇圧用スイッチング素子３４をオフさせる。【選択図】図１
2010088244.tif 000002
【特許請求の範囲】
【請求項１】
電源と負荷との間に設けられる昇圧用インダクタと、前記負荷側において前記昇圧用インダクタとグランドとの間に設けられる昇圧用スイッチング素子と、前記昇圧用インダクタと共にトランスを構成し前記昇圧用インダクタ及び前記昇圧用スイッチング素子の接続点に一方端が接続される部分共振用インダクタと、前記部分共振用インダクタの他方端と前記グランドとの間に設けられる第１の部分共振用スイッチング素子とを備える部分共振型昇圧コンバータにおいて、前記負荷にかかる電圧に基づくデューティのパルス信号、前記昇圧用スイッチング素子にかかる第１の電圧、及び前記第１の部分共振用スイッチング素子にかかる第２の電圧に基づいて、前記昇圧用スイッチング素子及び前記第１の部分共振用スイッチング素子のそれぞれのオン、オフを制御することにより前記電源の電圧を昇圧させて前記負荷に印加させる部分共振型昇圧コンバータ制御回路であって、
前記パルス信号がハイレベルになると、前記第１の部分共振用スイッチング素子をオンさせ、前記第１の電圧が第１の所定電圧以下になると、前記昇圧用スイッチング素子をオンさせ、前記第２の電圧が第２の所定電圧以下になると、前記第１の部分共振用スイッチング素子をオフさせ、前記パルス信号がローレベルになり、かつ、前記第１の部分共振用スイッチング素子をオフさせた後、前記昇圧用スイッチング素子をオフさせる
ことを特徴とする部分共振型昇圧コンバータ制御回路。
【請求項２】
請求項１に記載の部分共振型昇圧コンバータ制御回路であって、
前記部分共振型昇圧コンバータは、前記負荷と前記昇圧用インダクタとの間に設けられる降圧用スイッチング素子と、前記部分共振用インダクタと前記負荷との間に設けられる第２の部分共振用スイッチング素子とを備え、
前記昇圧用スイッチング素子をオンさせた後、所定デッドタイム経過後に前記降圧用スイッチング素子をオフさせ、前記昇圧用スイッチング素子をオフさせた後、所定デッドタイム経過後に前記降圧用スイッチング素子をオンさせると共に、前記第１の部分共振用スイッチング素子をオンさせた後、所定デッドタイム経過後に前記第２の部分共振用スイッチング素子をオフさせ、前記第１の部分共振用スイッチング素子をオフさせた後、所定デッドタイム経過後に前記第２の部分共振用スイッチング素子をオンさせる
ことを特徴とする部分共振型昇圧コンバータ制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、部分共振型昇圧コンバータの動作を制御する部分共振型昇圧コンバータ制御回路に関する。
【背景技術】
【０００２】
図４は、従来の部分共振型昇圧コンバータ制御回路を示す図である。
図４に示す部分共振型昇圧コンバータ３０は、平滑用のコンデンサ３１、３２と、昇圧用インダクタ３３と、昇圧用スイッチング素子３４と、コンデンサ３５と、部分共振用インダクタ３６と、部分共振用スイッチング素子３７と、ダイオード３８と、降圧用スイッチング素子３９とを備えて構成されている。なお、昇圧用スイッチング素子３４、部分共振用スイッチング素子３７、及び降圧用スイッチング素子３９は、それぞれ、ＭＯＳＦＥＴにより構成されているものとする。
【０００３】
図４に示す部分共振型昇圧コンバータ制御回路４７は、例えば、マイコンなどで構成され、負荷４６にかかる電圧Ｖｏｕｔに基づくデューティのパルス信号ＰＷＭを生成すると共に、そのパルス信号ＰＷＭ、昇圧用スイッチング素子３４にかかる電圧Ｖ１、及びダイオード３８を介して部分共振用スイッチング素子３７にかかる電圧Ｖ２などに基づいて、降圧用スイッチング素子３９のオン、オフを制御するための制御信号Ｓ１、昇圧用スイッチング素子３４のオン、オフを制御するための制御信号Ｓ２、及び部分共振用スイッチング素子３７のオン、オフを制御するための制御信号Ｓ３を出力する。
【０００４】
図５は、パルス信号ＰＷＭ、制御信号Ｓ１〜Ｓ３、電圧Ｖ１、Ｖ２（破線）、昇圧用インダクタ３３に流れる電流Ｉ１、及び部分共振用インダクタ３６に流れる電流Ｉ２（破線）のタイミングチャートを示す図である。
【０００５】
まず、部分共振型昇圧コンバータ制御回路４７は、パルス信号ＰＷＭがローレベルからハイレベルになると、部分共振用スイッチング素子３７をオンさせるために制御信号Ｓ３をハイレベルにして、所定のデッドタイム経過後、降圧用スイッチング素子３９をオフさせるために制御信号Ｓ１をローレベルにする。
【０００６】
次に、部分共振用スイッチング素子３７がオンすると、電圧Ｖ２が下降し、電流Ｉ２が増加する。このとき、昇圧用インダクタ３３と部分共振用インダクタ３６とのトランス結合により、電流Ｉ１は減少する。
【０００７】
次に、電流Ｉ２が電流Ｉ１よりも増加すると、電圧Ｖ１が下降する。
そして、電圧Ｖ１がゼロになると、部分共振型昇圧コンバータ制御回路４７は、昇圧用スイッチング素子３４をオンさせるために制御信号Ｓ２をハイレベルにする。
【０００８】
次に、電圧Ｖ１がゼロになると、昇圧用インダクタ３３と部分共振用インダクタ３６とのトランス結合により、電流Ｉ２が減少する。
次に、電流Ｉ２がゼロになると、昇圧用インダクタ３３と部分共振用インダクタ３６との巻線比により、電圧Ｖ２がさらに下降する。
【０００９】
次に、電圧Ｖ２が負になると、部分共振型昇圧コンバータ制御回路４７は、部分共振用
スイッチング素子３７をオフさせるために制御信号Ｓ３をローレベルにする。
そして、電圧Ｖ２が負で、かつ、パルス信号ＰＷＭがハイレベルからローレベルになると、部分共振型昇圧コンバータ制御回路４７は、昇圧用スイッチング素子３４をオフさせるために制御信号Ｓ２をローレベルにして、所定のデッドタイム経過後、降圧用スイッチング素子３９をオンさせるために制御信号Ｓ１をハイレベルにする。昇圧用スイッチング素子３４がオフすると、電圧Ｖ１及び電圧Ｖ２がそれぞれ電圧Ｖｏｕｔまで上昇する。
【００１０】
すなわち、昇圧用スイッチング素子３４がオン、オフした後、所定デッドタイム経過後に、降圧用スイッチング素子がオン、オフする。これにより、電圧Ｖｉｎを昇圧して負荷４６に印加させることができる。
【００１１】
また、パルス信号ＰＷＭがハイレベルになると、昇圧用スイッチング素子３４よりも先に部分共振用スイッチング素子３７をオンさせて電圧Ｖ１がゼロになった後、昇圧用スイッチング素子３４をオンさせているので、昇圧用スイッチング素子３４をＺＶＳ（ゼロボルトスイッチング）制御でオンさせることができる。また、部分共振用インダクタ３６に電流が流れている時間（部分共振時間）、部分共振用スイッチング素子３７をオフさせず、電圧Ｖ２が負になった後、すなわち、電流Ｉ２がゼロになった後、部分共振用スイッチング素子３７をオフさせているので、部分共振用スイッチング素子３７をＺＣＳ（ゼロカレントスイッチング）制御でオフさせることができる。（例えば、特許文献１又は特許文献２参照）
また、上記ＺＶＳ制御及び上記ＺＣＳ制御を行うために必要な部分共振用インダクタ３６が昇圧用インダクタ３３と共にトランスとして一体に構成されるため、部品点数の削減が図られている。
【特許文献１】特開２００５−２６１０５９号公報
【特許文献２】特開２００７−３７２２１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、上記部分共振型昇圧コンバータ制御回路４７では、図５に示すように、パルス信号ＰＷＭのハイレベル期間が部分共振時間よりも短い場合、昇圧用スイッチング素子３４と部分共振用スイッチング素子３７のそれぞれのオフタイミングが同時になってしまい、昇圧用スイッチング素子３４及び部分共振用スイッチング素子３７の互いの特性のばらつきにより昇圧用スイッチング素子３４が部分共振用スイッチング素子３７よりも先にオフした場合、部分共振用インダクタ３６に再び電流が流れているときに部分共振用スイッチング素子３７がオフしてしまう。すなわち、上記部分共振型昇圧コンバータ制御回路４７では、部分共振用スイッチング素子３７をＺＣＳ制御によりオフすることができないおそれがある。また、部分共振用インダクタ３６に電流が流れているときに部分共振用スイッチング素子３７をオフしてしまうと、電圧Ｖ２がサージ電圧となり部分共振用スイッチング素子３７を破壊してしまうおそれがある。
【００１３】
そこで、本発明では、昇圧用スイッチング素子や部分共振用スイッチング素子のオン、オフを制御する制御信号を生成するためのパルス信号のデューティがどのような大きさであっても、ＺＶＳ制御やＺＣＳ制御を安定して行うことが可能な部分共振型昇圧コンバータ制御回路を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記の課題を解決するために本発明では、以下のような構成を採用した。
すなわち、本発明は、電源と負荷との間に設けられる昇圧用インダクタと、前記負荷側
において前記昇圧用インダクタとグランドとの間に設けられる昇圧用スイッチング素子と、前記昇圧用インダクタと共にトランスを構成し前記昇圧用インダクタ及び前記昇圧用スイッチング素子の接続点に一方端が接続される部分共振用インダクタと、前記部分共振用インダクタの他方端と前記グランドとの間に設けられる第１の部分共振用スイッチング素子とを備える部分共振型昇圧コンバータにおいて、前記負荷にかかる電圧に基づくデューティのパルス信号、前記昇圧用スイッチング素子にかかる第１の電圧、及び前記第１の部分共振用スイッチング素子にかかる第２の電圧に基づいて、前記昇圧用スイッチング素子及び前記第１の部分共振用スイッチング素子のそれぞれのオン、オフを制御することにより前記電源の電圧を昇圧させて前記負荷に印加させる部分共振型昇圧コンバータ制御回路であって、前記パルス信号がハイレベルになると、前記第１の部分共振用スイッチング素子をオンさせ、前記第１の電圧が第１の所定電圧以下になると、前記昇圧用スイッチング素子をオンさせ、前記第２の電圧が第２の所定電圧以下になると、前記第１の部分共振用スイッチング素子をオフさせ、前記パルス信号がローレベルになり、かつ、前記第１の部分共振用スイッチング素子をオフさせた後、前記昇圧用スイッチング素子をオフさせる。
【００１５】
これにより、パルス信号のデューティが小さくパルス信号のハイレベル期間が部分共振時間よりも短くても、必ず、パルス信号がローレベルになった後に、部分共振用スイッチング素子、昇圧用スイッチング素子の順番でオフする。これにより、パルス信号のデューティがどのような大きさであっても、昇圧用スイッチング素子をＺＶＳ制御でオンさせつつ部分共振用スイッチング素子をＺＣＳ制御でオフさせることができると共に、部分共振用スイッチング素子のオフ時に部分共振用スイッチング素子にサージ電圧がかからないようにすることができる。
【００１６】
また、前記部分共振型昇圧コンバータは、前記負荷と前記昇圧用インダクタとの間に設けられる降圧用スイッチング素子と、前記部分共振用インダクタと前記負荷との間に設けられる第２の部分共振用スイッチング素子とを備え、前記部分共振型昇圧コンバータ制御回路は、前記昇圧用スイッチング素子をオンさせた後、所定デッドタイム経過後に前記降圧用スイッチング素子をオフさせ、前記昇圧用スイッチング素子をオフさせた後、所定デッドタイム経過後に前記降圧用スイッチング素子をオンさせると共に、前記第１の部分共振用スイッチング素子をオンさせた後、所定デッドタイム経過後に前記第２の部分共振用スイッチング素子をオフさせ、前記第１の部分共振用スイッチング素子をオフさせた後、所定デッドタイム経過後に前記第２の部分共振用スイッチング素子をオンさせるように構成してもよい。
【発明の効果】
【００１７】
本発明によれば、部分共振型昇圧コンバータにおいて、昇圧用スイッチング素子や部分共振用スイッチング素子のそれぞれのオン、オフを制御する制御信号を生成するためのパルス信号ＰＷＭのデューティがどのような大きさであっても、ＺＶＳ制御やＺＣＳ制御を安定して行うことができる。
【発明を実施するための最良の形態】
【００１８】
以下、図面を用いて本発明の実施形態を説明する。
図１は、本発明の実施形態の部分共振型昇圧コンバータ制御回路を示す図である。なお、図４に示す構成と同じ構成には同じ符号を付しその説明を省略する。
【００１９】
図１に示す部分共振型昇圧コンバータ制御回路１は、１ショットパルス回路２と、コンパレータ３、４と、電圧Ｖｔｈ２を出力する定電圧源５と、電圧Ｖｔｈ１を出力する定電圧源６と、インバータ７〜９と、ＯＲ回路１０と、ＮＡＮＤ回路１１〜１４と、ＮＯＲ回路１５、１６と、遅延回路１７とを備えて構成されている。
【００２０】
図１に示すＰＷＭデューティ設定回路４０は、レギュレータ４１と、オシレータ４２と、エラーアンプ４３と、コンパレータ４４とを備えて構成されている。
レギュレータ４１は、電源４５の電圧Ｖｉｎに基づいて、オシレータ４２、エラーアンプ４３、コンパレータ４４のそれぞれの電源電圧（例えば、５Ｖ）を生成している。
【００２１】
オシレータ４２は、所定周波数の三角波Ｓｔ１を生成する。
エラーアンプ４３は、部分共振型昇圧コンバータ３０から出力され負荷４６にかかる電圧Ｖｏｕｔと所望な電圧Ｖｓとの差分の電圧Ｖｄを出力する。
【００２２】
コンパレータ４４は、三角波Ｓｔ１と電圧Ｖｄとを比較してパルス信号ＰＷＭを生成する。
図２は、パルス信号ＰＷＭ、制御信号Ｓ１〜Ｓ３、電圧Ｖ１、Ｖ２（破線）、電流Ｉ１、Ｉ２（破線）のタイミングチャートを示す図である。
【００２３】
まず、パルス信号ＰＷＭがローレベルからハイレベルになると、部分共振型昇圧コンバータ制御回路１の１ショットパルス回路２からＯＲ回路１０に正のパルスが１つ出力され、そのパルスの立上りタイミングでＯＲ回路１０から部分共振用スイッチング素子３７（第１の部分共振用スイッチング素子）のゲートに出力される制御信号Ｓ３がローレベルからハイレベルになり、部分共振用スイッチング素子３７がオンする。
【００２４】
次に、部分共振用スイッチング素子３７がオンすると、上述したように、電流Ｉ２が電流Ｉ１よりも増加し、電圧Ｖ１が下降する。
そして、電圧Ｖ１が電圧Ｖｔｈ１（第１の所定電圧）（ゼロよりも少し高い正の電圧）以下になると、コンパレータ４から出力される信号がハイレベルになり、ＮＡＮＤ回路１１から出力される信号がローレベルになり、ＮＡＮＤ回路１２から昇圧用スイッチング素子３４のゲートに出力される制御信号Ｓ２がローレベルからハイレベルになる。
【００２５】
次に、電圧Ｖ１がゼロになり電流Ｉ２が減少して電流Ｉ２がゼロになると、上述したように、電圧Ｖ２がさらに下降する。
次に、電圧Ｖ２が電圧Ｖｔｈ２（第２の所定電圧）（ゼロよりも少し低い負の電圧）以下になると、コンパレータ３から出力される信号がハイレベルになり、ＮＯＲ回路１６から出力される信号がローレベルになり、ＯＲ回路１０から部分共振用スイッチング素子３７のゲートに出力される制御信号Ｓ３がハイレベルからローレベルになり、部分共振用スイッチング素子３７がオフする。
【００２６】
そして、パルス信号ＰＷＭがハイレベルからローレベルになると、インバータ７から出力される信号がハイレベルになる。このとき、インバータ８から出力される信号がハイレベルであれば、すなわち、部分共振用スイッチング素子３７がオフしていれば、ＮＡＮＤ回路１３から出力される信号はローレベルになり、ＮＡＮＤ回路１４から出力される信号がハイレベルになり、ＮＡＮＤ回路１２から昇圧用スイッチング素子３４のゲートに出力される制御信号Ｓ２がハイレベルからローレベルになる。
【００２７】
なお、ＮＡＮＤ回路１２から出力される制御信号Ｓ２は遅延回路１７により所定のデッドタイム遅延された後、インバータ９により反転されて制御信号Ｓ１として降圧用スイッ
チング素子３９のゲートに出力される。
【００２８】
このように、本実施形態の部分共振型昇圧コンバータ制御回路１では、パルス信号ＰＷＭがローレベルになり、かつ、制御信号Ｓ３がローレベルになると、制御信号Ｓ２をローレベルにする構成であるため、パルス信号ＰＷＭのデューティが小さくパルス信号ＰＷＭのハイレベル期間が部分共振時間よりも短くても（図２参照）、必ず、パルス信号ＰＷＭがローレベルになった後に、部分共振用スイッチング素子３７、昇圧用スイッチング素子３４の順番でオフする。これにより、パルス信号ＰＷＭのデューティがどのような大きさであっても、昇圧用スイッチング素子３４をＺＶＳ制御でオンさせつつ部分共振用スイッチング素子３７をＺＣＳ制御でオフさせることができる。また、部分共振用インダクタ３６に電流が流れているときに部分共振用スイッチング素子３７をオフさせないようにすることができるので、部分共振用スイッチング素子３７にサージ電圧がかからないようにすることができる。
【００２９】
また、本実施形態の部分共振型昇圧コンバータ制御回路１やＰＷＭデューティ設定回路４０により制御信号Ｓ１〜Ｓ３を生成しているので、パルス信号ＰＷＭの周波数上昇に応じて高価なマイコンを用意する必要がなくなり、コストを低減することができる。
【００３０】
なお、本実施形態の部分共振型昇圧コンバータ３０において、降圧用スイッチング素子３９の代わりにアノードが昇圧用インダクタ３３に接続されカソードが負荷４６に接続されるダイオードを採用してもよい。
【００３１】
また、図３に示すように、部分共振用インダクタ３６とダイオード３８との接続点にカソードが接続されるダイオード４８と、そのダイオード４８のアノードにソースが接続され、負荷４６にドレインが接続される部分共振用スイッチング素子４９（第２の部分共振用スイッチング素子）とを更に備え、部分共振型昇圧コンバータ制御回路１は、部分共振用スイッチング素子３７がオンした後、所定デッドタイム経過後に部分共振用スイッチング素子４９をオフさせ、部分共振用スイッチング素子３７がオフした後、所定デッドタイム経過後に部分共振用スイッチング素子４９をオンさせるように構成してもよい。これにより、部分共振用スイッチング素子４９がオン、オフすることで、負荷４６に流れる電流が負のときでも電圧Ｖ２を電圧Ｖｏｕｔまで上昇させることができるので、双方向の部分共振型昇圧コンバータにおいてパルス信号ＰＷＭがどんな大きさのデューティであっても部分共振動作を行うことができる。
【００３２】
以下、部分共振型昇圧コンバータ３０の各素子の接続関係を説明する。
昇圧用インダクタ３３の一方端は電源４５及びコンデンサ３１の一方端に接続され、昇圧用インダクタ３３の他方端は昇圧用スイッチング素子３４のドレイン、コンデンサ３５の一方端、部分共振用インダクタ３６の一方端、及び降圧用スイッチング素子３９のソースに接続されている。部分共振用インダクタ３６の他方端はダイオード３８のアノードに接続されている。ダイオード３８のカソードは部分共振用スイッチング素子３７のドレインに接続されている。降圧用スイッチング素子３９のドレインはコンデンサ３２の一方端及び負荷４６に接続されている。コンデンサ３１、３２のそれぞれの他方端、昇圧用スイッチング素子３４のソース、及び部分共振用スイッチング素子３７のソースは、それぞれ、グランドに接続されている。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施形態の部分共振型昇圧コンバータ制御回路を示す図である。
【図２】本発明の実施形態の部分共振型昇圧コンバータ制御回路におけるタイミングチャートを示す図である。
【図３】本発明の他の実施形態の部分共振型昇圧コンバータ制御回路を示す図である。
【図４】従来の部分共振型昇圧コンバータ制御回路を示す図である。
【図５】従来の部分共振型昇圧コンバータ制御回路におけるタイミングチャートを示す図である。
【符号の説明】
【００３４】
１  部分共振型昇圧コンバータ制御回路
２  １ショットパルス回路
３、４  コンパレータ
５、６  定電圧源
７〜９  インバータ
１０  ＯＲ回路
１１〜１４  ＮＡＮＤ回路
１５、１６  ＮＯＲ回路
１７  遅延回路
３０  部分共振型昇圧コンバータ
３１、３２  コンデンサ
３３  昇圧用インダクタ
３４  昇圧用スイッチング素子
３５  コンデンサ
３６  部分共振用インダクタ
３７  部分共振用スイッチング素子
３８  ダイオード
３９  降圧用スイッチング素子
４０  ＰＷＭデューティ設定回路
４１  レギュレータ
４２  オシレータ
４３  エラーアンプ
４４  コンパレータ
４５  電源
４６  負荷
４７  部分共振型昇圧コンバータ制御回路
４８  ダイオード
４９  部分共振用スイッチング素子
【図１】
2010088244.tif 000003
【図３】
2010088244.tif 000004
【図４】
2010088244.tif 000005
【図２】
2010088244.tif 000006
【図５】
2010088244.tif 000007