(57)【要約】【課題】除去可能な補助検査端子を有するソリッドステート・ドライブの検査方法を提供する。【解決手段】除去可能な補助検査端子を有するソリッドステート・ドライブの検査方法において、該ソリッドステート・ドライブのメモリ半導体素子に不良が発生した場合、不良分析のために検査端子が設けられた補助ボードを別途に使用して除去するか、又は印刷回路基板の一側面エッジにメモリ半導体素子を検査可能な印刷回路パターンと接続された貫通ホールを設け、不良発生時に、前記貫通ホールが露出されるように、印刷回路基板の一部を切断し、メモリ半導体素子に対する不良分析を実施する。従って、印刷回路基板に搭載されたメモリ半導体素子を取り外さずに不良分析を実施することが可能である。【選択図】図３
2010097686.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子及びコネクタが設けられたメインボードと、前記メインボードに接続され、別途の検査端子が設けられた補助ボードとを具備したソリッドステート・ドライブ用印刷回路基板を準備する段階と、
前記ソリッドステート・ドライブ用印刷回路基板に対する電気的機能検査を行う段階と、
前記ソリッドステート・ドライブ用印刷回路基板のメインボードに搭載されたメモリ半導体素子に不良が発生すれば、前記補助ボードの検査端子で、前記メインボードに搭載されたメモリ半導体素子に対する不良分析を行う段階と、
前記ソリッドステート・ドライブ用印刷回路基板から補助ボードを除去する段階と
を有することを特徴とするソリッドステート・ドライブの検査方法。
【請求項２】
前記印刷回路基板の補助ボードと前記メインボードとの間は、メモリ半導体素子を検査可能な信号配線によって互いに接続されていることを特徴とする請求項１に記載のソリッドステート・ドライブの検査方法。
【請求項３】
前記メモリ半導体素子は、ＮＡＮＤフラッシュ素子であることを特徴とする請求項１に記載のソリッドステート・ドライブの検査方法。
【請求項４】
前記メモリ半導体素子は、ＤＲＡＭ素子であることを特徴とする請求項１に記載のソリッドステート・ドライブの検査方法。
【請求項５】
前記補助ボードの検査端子でメモリ半導体素子に対する不良分析を行う段階後に、
不良が確認されたメモリ半導体素子に対するリペア工程を行う段階をさらに実行することを特徴とする請求項１に記載のソリッドステート・ドライブの検査方法。
【請求項６】
前記印刷回路基板に搭載された半導体素子は、メインコントローラ及びバッファ用のＤＲＡＭを具備することを特徴とする請求項１に記載のソリッドステート・ドライブの検査方法。
【請求項７】
前記ソリッドステート・ドライブ用印刷回路基板に対する電気的機能検査を行う段階は、
前記メインボードに設けられたコネクタをパソコン環境のテスタと接続し、メモリ半導体素子に対する書き込み／読み取りの検査を行うことを特徴とする請求項１に記載のソリッドステート・ドライブの検査方法。
【請求項８】
前記ソリッドステート・ドライブ用印刷回路基板に対する電気的機能検査を行う段階は、
パソコンが作動する常温、低温、及び高温の条件で実施することを特徴とする請求項１に記載のソリッドステート・ドライブ装置の検査方法。
【請求項９】
前記補助ボードの検査端子で、前記メモリ半導体素子に対する不良分析を行う段階は、
半導体パッケージ用テスタを使用して行うことを特徴とする請求項１に記載のソリッドステート・ドライブの検査方法。
【請求項１０】
前記補助ボードの検査端子で、メモリ半導体素子に対する不良分析を行う段階は、
前記半導体パッケージ用テスタに接続されたポゴピンを前記補助ボードの検査端子に接続させ、メモリ半導体素子に対する不良分析を実施することを特徴とする請求項１に記載のソリッドステート・ドライブの検査方法。
【請求項１１】
半導体素子が搭載されたソリッドステート・ドライブ用印刷回路基板を準備する段階と、
前記ソリッドステート・ドライブ用印刷回路基板に対する電気的機能検査を行う段階と、
前記ソリッドステート・ドライブ用印刷回路基板に搭載されたメモリ半導体素子に不良が発生すれば、前記印刷回路基板の一部を切断して検査端子を外部に露出させる段階と、
前記露出された検査端子を介してメモリ半導体素子に対する不良分析を行う段階と、
前記露出された検査端子を絶縁物質で絶縁する段階と
を有することを特徴とするソリッドステート・ドライブの検査方法。
【請求項１２】
前記印刷回路基板は、
一側面のエッジに、前記メモリ半導体素子を検査可能な印刷回路パターンに接続された貫通ホールが形成されていることを特徴とする請求項１１に記載のソリッドステート・ドライブの検査方法。
【請求項１３】
前記ソリッドステート・ドライブ用印刷回路基板に対する電気的機能検査を行う段階は、
前記印刷回路基板に設けられたコネクタをパソコン環境のテスタと接続し、前記ソリッドステート・ドライブに含まれたメモリ半導体素子に対する書き込み／読み取りの検査を行うことを特徴とする請求項１１に記載のソリッドステート・ドライブの検査方法。
【請求項１４】
前記メモリ半導体素子は、ＮＡＮＤフラッシュ素子であることを特徴とする請求項１１に記載のソリッドステート・ドライブの検査方法。
【請求項１５】
前記メモリ半導体素子は、ＤＲＡＭ素子であることを特徴とする請求項１１に記載のソリッドステート・ドライブ検査方法。
【請求項１６】
前記印刷回路基板に搭載された半導体素子は、メインコントローラ及びバッファ用のＤＲＡＭを具備することを特徴とする請求項１１に記載のソリッドステート・ドライブの検査方法。
【請求項１７】
前記印刷回路基板の一部を切断する段階は、
前記複数個の貫通ホールが半円形態に切られるように切断することを特徴とする請求項１２に記載のソリッドステート・ドライブの検査方法。
【請求項１８】
前記露出された検査端子を介してメモリ半導体素子に対する不良分析を行う段階は、
前記半円形態に切られ、外部に露出された貫通ホールの側壁に半導体パッケージ用テスタに接続されたポゴピンを接続して行うことを特徴とする請求項１７に記載のソリッドステート・ドライブの検査方法。
【請求項１９】
前記露出された検査端子を介して、メモリ半導体素子に対する不良分析を行う段階後に、
不良が確認されたメモリ半導体素子に対するリペア工程を行う段階をさらに実行することを特徴とする請求項１１に記載のソリッドステート・ドライブの検査方法。
【請求項２０】
前記露出された検査端子の表面を覆う絶縁物質は、フォトソルダレジスト（ＰＳＲ）であることを特徴とする請求項１１に記載のソリッドステート・ドライブの検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル記憶装置の検査方法に係り、さらに詳細には、除去可能な補助検査端子を有するソリッドステート・ドライブ（ＳＳＤ）の検査方法に関する。
【背景技術】
【０００２】
現在まで、大容量のデジタルメディア記憶装置として、最も一般的に知られて使われたのは、主にハードディスクである。しかし、最近になって、メモリ機能の半導体素子のうち、最も大容量を記憶することができ、電力が供給されずとも、内部に記憶されたデータが消えない特性を有したＮＡＮＤフラッシュ半導体素子の価格が下がることによって、メモリ可能な半導体素子を利用したソリッドステート・ドライブ（ＳＳＤ：solid state drive）のような大容量デジタルメディア記憶装置が新たに登場している。
【０００３】
かようなソリッドステート・ドライブは、書き込み及び読み取りの速度が既存のハードディスクよりも３〜５倍も速く、データベース管理システム（database management system）などで要求される任意アドレスに対する読み取り／書き込みの速度は、既存のハードディスクと比較して、数百倍も優秀な性能を有している。このように、ソリッドステート・ドライブは、ノイズレス方式で作動するために、既存のハードディスクの短所であるノイズ問題を解決でき、ハードディスクとは比較にならないほどの低電力で動作する長所によって、ノート型パソコンのように、低電力が要求されるデジタル機器に最も適していることが知られている。
それ以外に、外部の衝撃に対しても、既存のハードディスクより耐久性が強い長所を有しており、外形に対するデザインの面でも、定形化された形態のハードディスクと比較して、さらに小さくて多様な形態に製造することが可能であるために、ソリッドステート・ドライブ装置が使われる電子製品の外形をさらに小さくすることが可能であり、その応用の面でも、多くの優秀な長所を有している。
【０００４】
かような長所によって、今後ソリッドステート・ドライブ装置は、既存のデスクトップ・パソコンやノート型パソコンだけではなく、検索、ホームショッピング、動画サービス用サーバの記録媒体、各種研究開発用資料を保存する記録媒体、及び特殊装備分野まで、速い速度で普及が拡大するであろうという予測が出されている。
しかし、ソリッドステート・ドライブ装置は、前述の説明した長所にもかかわらず、今のところハードディスクと比較し、その価格が５倍以上高いという問題点を有しており、コンピュータの普及と共に、５０年以上を記録媒体として使用されてきたハードディスクと比較し、品質及び信頼度の面で、検証しなければならない課題がまだたくさん残されている状態にある。
【０００５】
一方、前述のソリッドステート・ドライブ装置の外形及び動作方式に係わる先行技術が、特許文献１（２００７年１０月３０日に出願された“Solid State Drive（ＳＳＤ）with open top and bottom covers”と題された特許出願）として、米国のSuper Talent Electronics. Inc社により公開されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許出願公開第２００８／００８９０２０号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明が解決しようとする技術的課題は、ソリッドステート・ドライブに搭載された半導体メモリ素子に不良が発生した場合、印刷回路基板に搭載されたメモリ半導体素子を取り出さずに不良分析が可能な、除去可能な補助検査端子を有するソリッドステート・ドライブの検査方法を提供するところにある。
【課題を解決するための手段】
【０００８】
前記技術的課題を達成するために、本発明の一実施形態によるソリッドステート・ドライブの検査方法は、半導体素子及びコネクタが設けられたメインボードと、前記メインボードに接続されて別途の検査端子が設けられた補助ボードとを具備したソリッドステート・ドライブ用印刷回路基板を準備する段階と、前記ソリッドステート・ドライブ用印刷回路基板に対する電気的機能検査を行う段階と、前記ソリッドステート・ドライブ用印刷回路基板のメインボードに搭載されたメモリ半導体素子に不良が発生すれば、前記補助ボードの検査端子で、前記メインボードに搭載されたメモリ半導体素子に対する不良分析を行う段階と、前記ソリッドステート・ドライブ用印刷回路基板から補助ボードを除去する段階とを有することを特徴とする。
【０００９】
また、本発明の望ましい実施形態によれば、前記印刷回路基板の補助ボードとメインボードとの間は、メモリ半導体素子を検査可能な信号配線によって互いに接続されていることが適し、前記メモリ半導体素子は、ＮＡＮＤフラッシュ素子又はＤＲＡＭ素子であることが適している。
望ましくは、前記補助ボードの検査端子でメモリ半導体素子に対する不良分析を行う段階後に、不良が確認されたメモリ半導体素子に対するリペア（repair）工程を行う段階をさらに実行することが適している。
このとき、前記ソリッドステート・ドライブ用印刷回路基板に対する電気的機能検査を行う段階は、前記メインボードに設けられたコネクタをパソコン環境のテスタと接続し、メモリ半導体素子に対する書き込み／読み取りの検査を行うことが適し、パソコン（personal computer）が作動する常温、低温、及び高温の条件で実施することが適している。
一方、前記補助ボードの検査端子で、前記メモリ半導体素子に対する不良分析を行う段階は、前記メモリ半導体素子を前記印刷回路基板のメインボードに設置した状態で、半導体パッケージ用テスタを使用して行うことが適し、外部から半導体パッケージ用テスタと接続されたポゴピン（POGO pin）を前記補助ボードの検査端子に接続し、メモリ半導体素子に対する不良分析を実施することが適している。
【００１０】
前記技術的課題を達成するための本発明の他の実施形態によるソリッドステート・ドライブの検査方法は、半導体素子が搭載されたソリッドステート・ドライブ用印刷回路基板を準備する段階と、前記ソリッドステート・ドライブ用印刷回路基板に対する電気的機能検査を行う段階と、前記ソリッドステート・ドライブ用印刷回路基板に搭載されたメモリ半導体素子に不良が発生すれば、前記印刷回路基板の一部を切断して検査端子を外部に露出させる段階と、前記露出された検査端子を介してメモリ半導体素子に対する不良分析を行う段階と、前記露出された検査端子を絶縁物質で絶縁する段階とを有することを特徴とする。
【００１１】
本発明の望ましい実施形態によれば、前記印刷回路基板は、一側面のエッジに、前記メモリ半導体素子を検査可能な印刷回路パターンに接続された貫通ホールが形成されていることが適し、前記メモリ半導体素子は、ＮＡＮＤフラッシュ素子又はＤＲＡＭ素子であることが適し、前記印刷回路基板に搭載された半導体素子は、メインコントローラ及びバッファ用のＤＲＡＭを具備することが適している。
また、本発明の望ましい実施形態によれば、前記ソリッドステート・ドライブ用印刷回路基板に対する電気的機能検査を行う段階は、前記メインボードに設けられたコネクタをパソコン環境のテスタと接続し、前記ソリッドステート・ドライブに含まれたメモリ半導体素子に対する書き込み／読み取りの検査を行うことが適している。
一方、前記露出された検査端子を介してメモリ半導体素子に対する不良分析を行う段階は、半円形態に切られて外部に露出された貫通ホールの側壁に、半導体パッケージ用テスタに接続されたポゴピンを電気的に接続して行うことが適し、不良が確認されたメモリ半導体素子に対するリペア（repair）工程を行う段階をさらに実行することが適している。
望ましくは、前記印刷回路基板の一部を切断する段階は、複数個の貫通ホールが半円形態に切られるように切断することが適し、前記露出された検査端子の表面を覆う絶縁物質は、フォトソルダレジスト（ＰＳＲ）であることが適している。
【発明の効果】
【００１２】
本発明によれば、ＤＲＡＭを含むソリッドステート・ドライブ装置内に、メモリ半導体素子に対する不良が発生した場合、メモリ半導体素子を取り外さずに不良分析が可能であるために、第一に、不良分析時間を節約でき、第二に、不良分析時に、メモリ半導体素子を取り外して取り付ける過程で、ソリッドステート・ドライブに搭載されたメインコントローラでメモリ半導体素子を認識できない場合を防止でき、第三に、不良分析用に使われた検査端子を除去することが可能であるために、ユーザに渡される製品には、使用の跡を除去することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１実施形態によるソリッドステート・ドライブ用印刷回路基板を説明するための平面図である。
【図２】本発明の第１実施形態によるソリッドステート・ドライブ用印刷回路基板がユーザに渡されるとき平面図である。
【図３】本発明の第１実施形態によるソリッドステート・ドライブの検査方法を説明するためのフローチャートである。
【図４】本発明の第２実施形態によるソリッドステート・ドライブ用印刷回路基板を説明するための平面図である。
【図５】本発明の第２実施形態によるソリッドステート・ドライブ用印刷回路基板の一部を切断して検査端子を露出させた平面図である。
【図６】図５のソリッドステート・ドライブ用印刷回路基板を半導体パッケージ用テスタと接続するところを説明する平面図である。
【図７】本発明の第２実施形態によるソリッドステート・ドライブ用印刷回路基板の変形例を示す平面図である。
【図８】図７のソリッドステート・ドライブ用印刷回路基板の一部を切断して検査端子を露出させた平面図である。
【図９】本発明の第２実施形態によるソリッドステート・ドライブの検査方法を説明するためのフローチャートである。
【発明を実施するための形態】
【００１４】
以下、添付された図面を参照しつつ、本発明の望ましい実施形態について詳細に説明する。しかし、以下の詳細な説明で開示される実施形態は、本発明を限定しようとする意図はなく、本発明が属する技術分野で当業者に、本発明の開示が実施可能である形態で完全になるように発明の範疇を知らせるために提供されるものである。
【００１５】
図１は、本発明の第１実施形態によるソリッドステート・ドライブ用印刷回路基板について説明するための平面図であり、図２は、図１のソリッドステート・ドライブ用印刷回路基板がユーザに渡されるときの平面図である。
図１及び図２を参照すれば、本発明の第１実施形態によるソリッドステート・ドライブ用印刷回路基板２００は、印刷回路基板１００が、メインボード１０１と補助ボード１０２とからなる。前記ソリッドステート・ドライブ用印刷回路基板２００のメインボード１０１は、内部に、他の電子装備との電気的接続のためのコネクタ１１０がメインボード１０１の一側端に設けられる。また、前記メインボード１０１上には、データが格納される複数個のメモリ半導体素子１２０、ソリッドステート・ドライブ装置を制御する役割を行うメインコントローラ１３０、及び前記メインコントローラ１３０と複数個のメモリ半導体素子１２０とのバッファの役割を行うＤＲＡＭ素子１４０が搭載される。
【００１６】
ここで、前記メモリ半導体素子１２０は、半導体パッケージ形態でもあり、バンプ（bump）を含む半導体チップでもありうる。一方、本実施形態では、メモリ半導体素子１２０がメインボード１０１の上部にだけ配置されているが、これは、ソリッドステート・ドライブ装置のデータ記憶容量を増やすために、メインボード１０１の下部にも配置が可能である。
前記メモリ半導体素子１２０は、既知のように、最も多くのデータ記憶容量を有するＮＡＮＤフラッシュ素子であることが適している。しかし、ＮＡＮＤフラッシュ素子のような不揮発性メモリは、他のメモリ素子と比較したとき、動作速度が遅いという短所がある。これを補完するために、ＮＡＮＤフラッシュ半導体素子の代わりに、動作速度が相対的に速いＤＲＡＭ半導体素子を使用することもできる。このとき、電力が供給されていない場合に、メモリ半導体素子１２０のデータが消える問題を防止するために、前記メインボード１０１に、非常用電源供給装置（ＵＰＳ）を共に設けることが適している。
【００１７】
一般的に、ソリッドステート・ドライブ装置は、小容量の他のデジタル記録媒体であるＳＤカード、ＵＳＢメモリなどと比較したとき、その容量がかなり大きいという差異点がある。これによって、相対的に多くのデータを前記メインコントローラ１３０を介して運用することになる。このとき、外部電子装置のＣＰＵ（図示せず）の速度、コントローラ１３０の速度、及び前記メモリ半導体素子１２０の速度で、それぞれの電子部品が動作する速度差によって、データの処理速度が遅れることがある。よって、本発明によるソリッドステート・ドライブ用印刷回路基板２００は、かような問題を防止するために、バッファの役割を行うことができる別途のＤＲＡＭ素子１４０を含む。
【００１８】
一方、前記ソリッドステート・ドライブ用印刷回路基板２００の補助ボード１０２は、前記メインボード１０１と、信号配線１６２を介して電気的に接続される。前記信号配線１６２は、メインボード１０１に搭載されたそれぞれのメモリ半導体素子１２０を電気的に検査可能な信号配線１６２であることが適している。そして、前記ソリッドステート・ドライブ用印刷回路基板２００の補助ボード１０２は、その表面に前記信号配線１６２と接続された検査端子１５０が設けられている。従って、メインボード１０１に搭載されたメモリ半導体素子１２０に不良が発生した場合、前記検査端子１５０を半導体パッケージ用テスタ（図示せず）の接続端子であるポゴピンに接続させ、それぞれのメモリ半導体素子１５０に対する不良分析を行うことができる。
【００１９】
これによって、メモリ半導体素子１２０に対する不良分析時に、別途にメモリ半導体素子１２０をメインボード１０１から取り外して取り付ける必要がないために、不良分析時間を節約できる。また、不良分析時に、メモリ半導体素子を取り外して取り付ける過程で、ソリッドステート・ドライブ装置を制御するメインコントローラがメモリ半導体素子を認識できない場合を防止できる。そして、前記補助ボード１０２は、ユーザに渡される前に、メインボード１０１と補助ボード１０１とを接続する経路の切断部分１６０を切り離せば、図２に図示されたソリッドステート・ドライブ用印刷回路基板２００’のように、その痕跡が完全になくなるために、ユーザに影響を及ぼさないようにすることができる。
【００２０】
一例として、もし、検査端子の痕跡がメインボードに残るならば、残された検査端子を介して、後続するソリッドステート・ドライブ製造工程で、この部分を介して短絡欠陥（short defect）が発生するおそれがあり、また、ユーザ側でも、これを誤って使用する場合、ソリッドステート・ドライブ装置に致命的な損傷を引き起こしうる。しかし、本発明の第１実施形態によるソリッドステート・ドライブ用印刷回路基板２００は、必要によって、補助ボード１０２に含まれた検査端子１５０を使用した後、図２に図示されたソリッドステート・ドライブ用印刷回路基板２００’のように、完全にその痕跡を除去するので、かような問題を未然に防止できるという長所がある。
【００２１】
図３は、本発明の第１実施形態によるソリッドステート・ドライブの検査方法について説明するためのフローチャートである。
図３を参照すれば、図１に図示されたようなメインボードと補助ボードとからなるソリッドステート・ドライブ用印刷回路基板を準備する（Ｐ１００）。次に、前記ソリッドステート・ドライブ用印刷回路基板に対する電気的機能検査を行う（Ｐ２００）。
【００２２】
ここで、前記ソリッドステート・ドライブ用印刷回路基板に対する電気的機能検査を行う方法について説明すると、まず、ソリッドステート・ドライブ用印刷回路基板に設けられたコネクタをテスタに接続する。このとき、前記テスタは、ＮＡＮＤフラッシュ素子やＤＲＡＭのような半導体パッケージだけを検査する検査装置ではなく、パソコンのような環境で、ソリッドステート・ドライブ装置のメモリ半導体素子に対して、データを書き込んだり読み取ったりすることができる装置である。次に、前記テスタで、前記コネクタを介してソリッドステート・ドライブ用印刷回路基板のメインボードに搭載されたメモリ半導体素子のあらゆるセル（cell）に対する書き込み／読み取りの検査を行う。
【００２３】
このとき、検査温度は、パソコンが動作する常温である３５℃でも行うが、最も劣悪な高温条件である７５〜１２５℃、あるいは低温条件である０〜−４０℃の範囲で、検査が進められることもある。また、ソリッドステート・ドライブ装置に対する信頼性検証のために、長時間反復的に書き込み／読み取りの検査が進められる。もしかような電気的検査（Ｐ２００）で、ソリッドステート・ドライブ用印刷回路基板の電気的機能が合格（pass）すれば、次の段階の工程である、ソリッドステート・ドライブ用印刷回路基板からの補助ボードの除去を行って（Ｐ３００）検査を終了する。
【００２４】
しかし、前記電気的検査（Ｐ２００）で、ソリッドステート・ドライブ用印刷回路基板の電気的機能が不合格（fail）になれば、メインボードに搭載されたそれぞれのメモリ半導体素子に対する電気的機能検査は、パソコン基盤のテスタでは行われない。従って、不良分析のためには、メインボードに搭載された個々のメモリ半導体素子を取り外し、再び半導体パッケージテスタを利用し、電気的機能検査を行うこともできる。しかし、個々のメモリ半導体素子をメインボードから取り外して取り付ける過程で、メモリ半導体素子に損傷が発生し、個々のメモリ半導体素子に格納されたファームウェア（firmware）などのハードウェア情報が失われ、ソリッドステート・ドライブ装置が新しく設置されたメモリ半導体素子を認識できないという問題が発生する。
【００２５】
本発明では、かような問題を解決するために、補助ボードに配置された検査端子を利用し、メインボードのメモリ半導体素子に対する不良分析を実施する（Ｐ４００）。このために、前記検査端子に、半導体パッケージ用テスタと接続されたポゴピン（POGO pin）が接続され、これを介してメインボードに搭載されたメモリ半導体素子の電気的機能を一つずつ検査しつつ不良分析を行う。前記不良分析の結果、不良が発生したメモリ半導体素子の電気的機能が合格（pass）であれば、再びパソコン使用環境のテスタで、ソリッドステート・ドライブ用印刷回路基板の電気的機能検査を反復する（Ｐ２００）。
【００２６】
もし不良分析結果で、不良が発生したメモリ半導体素子の電気的機能が引き続き不合格（fail）であれば、そのときは、不良が発生したメモリ半導体素子に対するリペア（repair）工程を進め（Ｐ５００）、再びパソコン使用環境のテスタで、ソリッドステート・ドライブ用印刷回路基板の電気的機能検査を反復する（Ｐ２００）。前記リペア工程（Ｐ５００）は、不良が発生したメモリ半導体素子をメインボードから取り外し、良品として確認された他のメモリ半導体素子を取り付ける工程でありうる。
【００２７】
図４は、本発明の第２実施形態によるソリッドステート・ドライブ用印刷回路基板について説明するための平面図であり、図５は、図４のソリッドステート・ドライブ用印刷回路基板の一部を切断して検査端子を露出させた平面図である。
図４及び図５を参照すれば、本発明の第２実施形態によるソリッドステート・ドライブ用印刷回路基板３００は、外形は、図２に図示されたソリッドステート・ドライブ用印刷回路基板２００’と同一である。従って、同じ部分は、重複を避けてその説明を省略する。本発明の第２実施形態によるソリッドステート・ドライブ用印刷回路基板３００の特徴は、印刷回路基板１００で、一側面のエッジに複数個の貫通ホール１７０が設けられたことである。前記貫通ホール１７０は、半導体メモリ素子を検査可能な印刷回路パターン（図示せず）に接続されていることが適している。前記貫通ホール１７０は、印刷回路基板１００が多層である場合、上部面と下部面とを貫通する円筒形構造であることが適している。
【００２８】
従って、ソリッドステート・ドライブ用印刷回路基板に対する電気的機能検査で不良が発生すれば、印刷回路基板１００で、一側面全体１０４を図面のＶ−Ｖ’面に沿って切断する。前記切断工程によって、印刷回路基板１００の一部１０４が切り取られれば、前記複数個の貫通ホール１７０も半円形態に切断される。これによって、切断面（Ｖ−Ｖ’）には、半円形態の貫通ホール１７０’の内側側面が図５に図示されたソリッドステート・ドライブ用印刷回路基板３００’のように外部に露出される。本発明の第２実施形態は、前記露出された半円形態の貫通ホール１７０’の内側側面を半導体パッケージ用テスタと接続させる検査端子として活用する。
【００２９】
図６は、図５のソリッドステート・ドライブ用印刷回路基板を半導体パッケージ用テスタと接続することについて説明する平面図である。
図６を参照すれば、前記露出された貫通ホール１７０’の内側側面に、半導体パッケージ用テスタ（図示せず）に接続されたポゴピン１８０を接続し、印刷回路基板１００’に搭載された個々のメモリ半導体素子１２０に対する電気的機能検査を行う。図面で参照符号１５２は検査端子であり、参照符号１８２は検査用補助ボードを指す。図面では、検査用補助ボード１８２と検査端子１５２とを使用することを一例として示した。しかし、露出された貫通ホール１７０’が、半導体パッケージ用テスタに接続されたポゴピン１８０に、コネクタ（contactor）を使用して直ちに接続されもする。かような不良分析が完了した後、前記露出された貫通ホール１７０’を絶縁物質で覆って除去する。
【００３０】
図７は、本発明の第２実施形態によるソリッドステート・ドライブ用印刷回路基板の変形例を示す平面図であり、図８は、図７のソリッドステート・ドライブ用印刷回路基板の一部を切断して検査端子を露出させた平面図である。
図７及び図８を参照すれば、図４及び図５の印刷回路基板１００に図示された本発明の第２実施形態は、一側面全体を切断する方式であったが、図７及び８に図示されたソリッドステート・ドライブ用印刷回路基板３０３，３０２’のように、印刷回路基板１００”の一側面で、一部分１０６だけを切断する方式に変形することもできる。前記一部分を切り取る切断面（ＶＩＩＩ−ＶＩＩＩ’）は、必要によって、印刷回路基板１００”で、これ以外に変更が可能である。図面で参照符号１７０’は、外部に露出された貫通ホールを指す。
【００３１】
図９は、本発明の第２実施形態によるソリッドステート・ドライブの検査方法について説明するためのフローチャートである。
図９を参照すれば、まず、図４及び図７に図示されたような一側面エッジに、貫通ホールが形成されたソリッドステート・ドライブ用印刷回路基板を準備する（Ｓ１００）。前記貫通ホールは、前記印刷回路基板に搭載されたメモリ半導体素子を検査可能な印刷回路パターンに接続されていることが適している。次に、前記ソリッドステート・ドライブ用印刷回路基板に対する電気的機能検査を行う（Ｓ２００）。
【００３２】
ここで、前記ソリッドステート・ドライブ用印刷回路基板に対する電気的機能検査を行う方法は、ソリッドステート・ドライブ用印刷回路基板に設けられたコネクタをテスタに接続することによる。このとき、前記テスタは、ＮＡＮＤフラッシュ素子やＤＲＡＭのような半導体パッケージを検査する検査装置ではなく、パソコンと同じ環境でソリッドステート・ドライブ装置に設置されたメモリ半導体素子に対して、データを書き込んだり読み取ったりすることができる装置である。次に、前記テスタで、前記コネクタを介してソリッドステート・ドライブ用印刷回路基板のメインボードに搭載されたメモリ半導体素子のあらゆるセルに対し書き込み／読み取りの検査を行う。
【００３３】
このとき、検査温度は、パソコンが動作する常温である３５℃でも行うが、最も劣悪な高温条件である７５〜１２５℃、あるいは低温条件である０〜−４０℃の範囲で検査が進められることもある。また、ソリッドステート・ドライブ装置に対する信頼性検証のために、長時間反復的に書き込み／読み取りの検査が進められる。もしかような電気的検査（Ｓ２００）で、ソリッドステート・ドライブ用印刷回路基板の電気的機能が合格（pass）すれば、直ちに検査を終了する。
【００３４】
しかし、前記電気的検査（Ｓ２００）で、ソリッドステート・ドライブ用印刷回路基板の電気的機能が不合格（fail）であれば、本発明の望ましい第２実施形態によって、印刷回路基板の一部を切断し、検査端子を図５及び図８に図示されたように、露出させる（Ｓ３００）。前記検査端子は、貫通ホールが半分に切られて内側側面が外部に露出されたものであり、半導体パッケージ用テスタのポゴピンが接触されうる構造である。また、印刷回路基板の一部を切断する方法も、図４に図示されたように、一側側面をいずれも切断でき、図８に図示されたように、一側側面を部分的に切断することもできる。
【００３５】
次に、前記露出された検査端子で、印刷回路基板に搭載されたメモリ半導体素子に対する不良分析を実施する（Ｓ４００）。前記不良分析は、半導体パッケージ用テスタに接続されたポゴピンを前記露出された貫通ホールの内側側面に接触させてなされる。かような不良分析段階は、前記パソコン使用環境の電気的技能検査（Ｐ２００）と比較して、使われる検査装置が半導体パッケージ用テスタであり、データの送受信が露出された補助検査端子１７０’（図５，図８）を介してなされるという点で互いに差が生じる。
【００３６】
前記不良分析の結果（Ｓ４００）、不良が発生したメモリ半導体素子の電気的機能が合格（pass）すれば、再びパソコン使用環境のソリッドステート・ドライブ用印刷回路基板の電気的機能検査（Ｓ２００）を反復する。しかし、前記不良分析の結果（Ｓ４００）が引き続き不合格（fail）であれば、不良が発生したメモリ半導体素子に対するリペア（repair）工程を進め（Ｓ６００）、再びパソコン使用環境のソリッドステート・ドライブ用印刷回路基板の電気的機能検査（Ｓ２００）を反復する。前記リペア工程（Ｓ６００）は、不良が発生したメモリ半導体素子をメインボードから取り外し、良品と確認された他のメモリ半導体素子を取り付ける工程をいう。
【００３７】
最後に、リペア（Ｓ６００）が完了したソリッドステート・ドライブ用印刷回路基板が電気的機能検査（Ｓ２００）で合格（pass）すれば、印刷回路基板の一部の切断によって検査端子が露出されているか否かを判断する（Ｓ７００）。露出されていなければ、直ちに検査を終了する。もし露出されているならば、露出された検査端子を絶縁物質、例えば、フォトソルダレジスト（ＰＳＲ：photo solder resist）で絶縁して（Ｓ８００）検査を終了する。従って、前記絶縁工程によって露出された検査端子は、ソリッドステート・ドライブ用印刷回路基板の表面で導電性が消える。これによって、ユーザ環境では、前記露出された検査端子が短絡（short）などの問題を引き起こさない。
【００３８】
本発明は、前記の実施形態に限定されるものではなく、本発明が属する技術的思想内で、当分野の当業者によって多くの変形が可能であることは明白である。
【産業上の利用可能性】
【００３９】
本発明によるソリッドステート・ドライブ及びその検査方法は、デジタル記憶装置、その製造工程及び検査工程に適用が可能である。
【符号の説明】
【００４０】
１００，１００’，１００”  印刷回路基板
１０１  メインボード
１０２  補助ボード
１０４，１０６  切断部分
１１０  コネクタ
１２０  メモリ半導体素子、
１３０  メインコントローラ
１４０  ＤＲＡＭ素子、
１５０，１５２  検査端子
１６０  切断部分、
１６２  信号配線
１７０，１７０’  貫通ホール
１８０  ポゴピン
２００，２００’，３００，３００’，３０２，３０２’  ソリッドステート・ドライブ用印刷回路基板
【図１】
2010097686.tif 000003
【図２】
2010097686.tif 000004
【図３】
2010097686.tif 000005
【図４】
2010097686.tif 000006
【図５】
2010097686.tif 000007
【図６】
2010097686.tif 000008
【図７】
2010097686.tif 000009
【図８】
2010097686.tif 000010
【図９】
2010097686.tif 000011