(57)【要約】【課題】ΔΣ型ＡＤ変換器のディジタル信号のサンプリング回数を増やすことができる回路構成とし、精度の良いＡＤ変換装置および電流検出器を提供する。【解決手段】ΔΣ型ＡＤ変換器５１１がタイミング生成回路２０とＡＤ変換時間計測カウンタ２２１とＡＤ変換時間保持部２３１とＡＤ変換データセレクタ２４１とＡＤ変換完了信号セレクタ２５１を備え、ＡＤ変換データ生成部が１８１，１８２，・・・，１８ｍと複数チャネル並列化され、１チャネルあたりのディジタル信号のサンプリング回数を増やす。【選択図】図１
2010206567.tif 000002
【特許請求の範囲】
【請求項１】
アナログ信号がそれぞれ入力され、ＡＤ変換スタート信号によりＡＤ変換を開始し、ＡＤ変換の終了によりＡＤ変換完了信号をそれぞれ出力する複数のΔΣ型ＡＤ変換器５１１，５１２，５１ｎと、前記複数のΔΣ型ＡＤ変換器から出力されるＡＤ変換完了信号７１，７２，７ｎから１つの割込み信号７を生成する論理回路と、前記割込み信号７の受信により前記複数のΔΣ型ＡＤ変換器５１１，５１２，５１ｎのＡＤ変換データ６１，６２，６ｎを読み込み演算処理を行うディジタル信号処理手段２１とを備えたＡＤ変換装置において、
前記ΔΣ型ＡＤ変換器５１１，５１２，５１ｎはΔΣ変調器４１と前記ΔΣ変調器４１の出力ＥＯに複数並列に接続されたＡＤ変換データ生成部１８１，１８２，１８ｍと、前記ディジタル信号処理手段２１から出力される起動トリガ２３により動作を開始するタイミング生成回路２０と、
前記タイミング生成回路２０から時間差をもって出力される複数のＡＤ変換スタート信号１２１，１２２，１２ｍと、前記ＡＤ変換スタート信号に基づき前記ＡＤ変換データ生成部１８１，１８２，１８ｍから出力される複数のＡＤ変換データ１６１，１６２，１６ｍと、前記タイミング生成回路２０から出力されるチャネル選択信号９１に基づき前記複数のＡＤ変換データ１６１，１６２，１６ｍから１つのＡＤ変換データ６１を選択するＡＤ変換データセレクタ２４１と、
前記複数のＡＤ変換データ生成部から出力される複数のＡＤ変換完了信号１７１，１７２，１７ｍと、前記タイミング生成回路２０から出力されるチャネル選択信号９１に基づき前記複数のＡＤ変換完了信号１７１，１７２，１７ｍから１つのＡＤ変換完了信号７１を選択するＡＤ変換完了信号セレクタ２５１と、
前記ＡＤ変換スタート信号１２１入力によりカウントを開始するＡＤ変換時間計測カウンタ２２１と、
前記ＡＤ変換完了信号１７１によりＡＤ変換時間を保持するＡＤ変換時間保持部２３１を備え、
前記論理回路は前記複数のΔΣ型ＡＤ変換器５１１，５１２，５１ｎより出力される複数のＡＤ変換時間８１を比較し、前記ＡＤ変換時間が最も長いΔΣ型ＡＤ変換器を選択する比較器２２と、
前記比較器２２から出力される割込み選択信号８に基づき前記複数のΔΣ型ＡＤ変換器５１１，５１２，５１ｍより出力される複数のＡＤ変換完了信号７１，７２，７７ｎから１つの割込み信号を選択する割込み信号セレクタ１９で構成されたことを特徴とするＡＤ変換装置。
【請求項２】
前記ＡＤ変換データ生成部はディジタルフィルタ１４１と平均化回路１５１で構成され、前記ディジタルフィルタ１４１は前記ΔΣ変調器４１の出力ＥＯを複数回サンプリングし、前記平均化回路１５１はその平均値を出力することを特徴とする請求項１記載のＡＤ変換装置。
【請求項３】
前記ΔΣ型変調器４１はアナログ信号１０１と前記ＥＯの減算を行う減算回路４０１と、この減算結果を積分する積分回路４１１と、この積分結果と基準レベルを比較し、クロック４２１に同期して符号パルスＥＯを出力する比較回路４３１から構成されることを特徴とする請求項１記載のＡＤ変換装置。
【請求項４】
電動機１１に供給される電流を検出し検出電流信号とディジタル指令信号Ｃ１に基づき演算処理を行うディジタル信号処理手段９と、前記ディジタル信号処理手段の演算処理結果に基づき電動機印加電圧をＰＷＭ制御する電力変換手段１０とを備えたディジタルサーボ制御装置における電流検出器において、
前記電流検出器は前記電動機１１に供給される電流をアナログ的に検出して電流検出信号ｉＡ１，ｉＡ２を出力する電流検出手段１３と、前記電流検出信号をディジタル化してディジタル電流検出信号ｉＤ１，ｉＤ２を出力するＡＤ変換装置からなり、前記ＡＤ変換装置が請求項１乃至請求項３のいずれか1項記載のＡＤ変換装置から構成されたことを特徴とする電流検出器。
【請求項５】
電動機１１と、前記電動機の回転子と固定子の相対的な位置を検出する位置検出手段と、前記電動機に供給される電流を検出する電流検出器と、検出電流信号とディジタル指令信号Ｃ１に基づき演算処理を行うディジタル信号処理手段９と、前記ディジタル信号処理手段の演算処理結果に基づき電動機印加電圧をＰＷＭ制御する電力変換手段１０とを備えたディジタルサーボ制御装置において、
前記電流検出器が請求項４記載の電流検出器からなることを特徴とするディジタルサーボ制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ信号をディジタル信号に変換するＡＤ変換装置、前記ＡＤ変換装置を用いてモータ等の制御を行うための電流検出器及び前記電流検出器を用いたディジタルサーボ制御装置に関する。  
【背景技術】
【０００２】
複数個のＡＤ変換器で構成されるＡＤ変換装置は、１個ずつ順次ＡＤ変換を行っていて、全てのＡＤ変換が完了するまでに時間がかかるという課題があった。この課題を解決するために、従来のＡＤ変換装置は、複数個のＡＤ変換器を一斉に変換スタートさせ、ＡＤ変換完了時に発生する複数のＡＤ変換完了信号の論理積をとり、ディジタル信号処理手段（上位演算器）への割込み信号として生成していた（例えば、特許文献１参照）。
【０００３】
図５は従来技術におけるＡＤ変換装置を示す回路図である。
図５において、ディジタル信号処理手段１はＡＤ変換スタート信号４をＡＤ変換器２０１，２０２，・・・２０ｎに時刻ｔｏで与え，ＡＤ変換動作を開始させる。これにより，ＡＤ変換器２０１，２０２，・・・２０ｎから出力される各ＡＤ変換完了信号３０１，３０２，・・・，３０ｎは、ＡＮＤゲート３に入力され、論理積がとられる。ＡＮＤゲート３から出力される信号は、全てのＡＤ変換器２０１，２０２，・・・２０ｎがその変換動作を完了したことを意味し、ディジタル信号処理手段１に割込み信号２として入力される。
【０００４】
図６はこのような従来のＡＤ変換装置における動作を示すタイミング図であり、時刻ｔａからｔｂの期間においてＡＤ変換完了信号３０１，３０２，・・・，３０ｎの何れかがローレベルの状態であり、時刻ｔｂに全てのＡＤ変換完了信号３０１，３０２，・・・，３０ｎがハイレベルの状態となったことを示す。
【０００５】
このように、従来のＡＤ変換装置は、一回の割込み信号により全てのＡＤ変換器のＡＤ変換データを読み込むので、効率よくＡＤ変換データを収集できるようになっていた。
【０００６】
また、ＡＤ変換装置の例として、ＡＤ変換器にΔΣ型ＡＤ変換器を用いるものがあった（例えば、特許文献２の図４参照）。このΔΣ型ＡＤ変換器は、一般的な逐次比較型ＡＤ変換器で構成されるＡＤ変換装置がノイズの影響を受け易いということやＡＤ変換器内部に出力ビットと同ビット数のＤＡ変換器を内蔵しているため高価であるという問題を解決するものであった。
【０００７】
図７は従来のΔΣ型ＡＤ変換器５の回路図である。
図７において、４１はΔΣ変調器であり、アナログ信号ＥＡを入力しΔΣ変調を行い、符号パルスＥＯを出力する。１４１はディジタルフィルタであり、符号パルスＥＯを入力とし、ディジタル信号として出力する。１５１は平均化回路であり、ディジタルフィルタ１４１から出力されるディジタル信号の、ＰＷＭキャリアの周期に等しい期間での平均値を求め、ディジタル信号ＥＤとして出力する。
また、ΔΣ型変調器４１はＥＡとＥＯの減算を行う減算回路４０１と、この減算結果を積分する積分回路４１１と、この積分結果と基準レベルを比較し、クロック４２１に同期して符号パルスＥＯを出力する比較回路４３１から構成される。
以上のように構成されるΔΣ変調器４１の出力は、アナログ信号ＥＡにノイズが発生しても、積分回路４１１により平均化されるため急激な変化はしない。
【０００８】
このように、従来のΔΣ型ＡＤ変換器５を用いたＡＤ変換装置は、アナログ信号にノイズが重畳した場合もディジタル信号出力への影響を軽減することができた。また、ＡＤ変換器をΔΣ型ＡＤ変換器とすることにより、安価なＡＤ変換装置を提供することができた。
さらに、ΔΣ型ＡＤ変換器を用いたＡＤ変換装置を、ディジタルサーボ制御装置の電流検出器に適用していた（例えば、特許文献２の図１参照）。これは、一般的な逐次比較型ＡＤ変換器で構成されるＡＤ変換装置をディジタルサーボ制御装置の電流検出器に適用した場合、パワー素子のスイッチングノイズのディジタル電流検出信号への重畳を防ぐため、スイッチングを行わないタイミングで、各電流検出信号をサンプルホールドし、ＡＤ変換を行う必要があるという問題と、高価なＡＤ変換器を用いるためディジタルサーボ制御装置のコストが増大するという問題を解決したものであった。 
【０００９】
図８は従来の電流検出器を用いたディジタルサーボ制御装置のシステム構成図である。
図８において、電動機１１は三相電動機を例にとっている。
まず、電流検出手段１３は、三相電動機１１に供給される三相の内２つの電流をアナログ的に検出し、第一の電流検出信号ｉＡ１，第二の電流検出信号ｉＡ２を出力する。
第一のΔΣ型ＡＤ変換器５１と第二のΔΣ型ＡＤ変換器５２はそれぞれ第一の電流検出信号ｉＡ１，第二の電流検出信号ｉＡ２を入力し、それぞれディジタル化を行い、第一のディジタル電流検出信号ｉＤ１，第二のディジタル電流検出信号ｉＤ２を出力する。
位置検出手段１２は、電動機１１の回転子と固定子の相対的な位置を検出し、その位置検出信号Ｓ１を出力する。
ディジタル信号処理手段９は、第一のディジタル電流検出信号ｉＤ１，第二のディジタル電流検出信号ｉＤ２，位置検出信号Ｓ１およびディジタル指令信号Ｃ１を入力し、これらを演算処理することにより第一のＰＷＭ指令信号Ｐ１，第二のＰＷＭ指令信号Ｐ２，第三のＰＷＭ指令信号Ｐ３，第四のＰＷＭ指令信号Ｐ４，第五のＰＷＭ指令信号Ｐ５，第六のＰＷＭ指令信号Ｐ６を出力する。また、ディジタル信号処理手段９は電流アンプ、速度アンプ、位置アンプとＰＷＭ発生回路とを含んだ回路をディジタル回路、またはＤＳＰやマイコン等を用いたソフトウェアにより構成される。
電力変換手段１０は、三相ブリッジ構成の６組のパワー素子と還流ダイオードにより構成され、それぞれに対応した第一，第二，第三，第四，第五，第六のＰＷＭ指令信号Ｐ１，Ｐ２，Ｐ３，Ｐ４，Ｐ５，Ｐ６に応じて電動機印加電圧をＰＷＭ制御する。
【００１０】
以下に、従来の電流検出器を用いたディジタルサーボ制御装置の動作について説明する。
第一のΔΣ型ＡＤ変換器５１と第二のΔΣ型ＡＤ変換器５２は、ΔΣ型ＡＤ変換器５により構成され、それぞれ第一，第二の電流検出信号ｉＡ１，ｉＡ２をＡＤ変換によりディジタル化を行い、第一，第二のディジタル電流検出信号ｉＤ１，ｉＤ２を出力する。このｉＤ１，ｉＤ２と位置検出信号Ｓ１とディジタル指令信号Ｃ１により、電動機１１のディジタル制御を行う。
【００１１】
図９は従来の電流検出器における動作を示すタイミング図である。第一，第二のΔΣ型ＡＤ変換器５１，５２に用いるΔΣ型ＡＤ変換器５がディジタル電流検出信号を出力する様子を、図９を用いて説明する。
図９に示す第一のＰＷＭ指令信号Ｐ１は、ＰＷＭキャリア毎に生成されるＰＷＭ信号であり、電流は第一の電流検出信号ｉＡ１である。
ΔΣ型ＡＤ変換器５は、上記ＰＷＭキャリアの周期に等しい期間に、ｉＡ１をディジタル化したディジタル信号を複数回サンプリングする。この図９では、例としてＰＷＭキャリアの周期に等しい期間に４回のサンプリングを行う場合について示している。
すなわち、ｉＡ１のディジタル化したディジタル信号を４回サンプリングし、その４回のサンプリングの平均値を図7の平均化回路１５１で求め、これをディジタル電流検出信号ｉＤ１としている。
【００１２】
このように、従来の電流検出器を用いたディジタルサーボ制御装置は、ΔΣ型ＡＤ変換器がＰＷＭキャリア周期に等しい期間に、電流検出信号のディジタル化した結果を複数回サンプリングし、その平均値をディジタル電流検出信号として出力する構成とすることにより、電動機に供給される駆動電流の平均値を求め、電動機の制御性の向上を実現した。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開昭５９−２１１１３２号公報（第３頁、図４、図５）
【特許文献２】特許第３４１２４３４号（第６頁、図１、図４、第７頁、図５）
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかしながら、一般的にΔΣ型ＡＤ変換器は、１ビットのＡＤ変換器でサンプリングを行い、平均化処理によりＡＤ変換データを得る方式であるため、ＡＤ変換データには量子化誤差が含まれており、サンプリング回数が少ない程、ＡＤ変換精度が悪いことが知られている。
従来のΔΣ型ＡＤ変換器を用いたＡＤ変換装置は、一定時間内でのサンプリング回数は限られており、アナログ信号ＥＡに対するディジタル信号ＥＤのＡＤ変換精度が悪いという問題があった。これに対してＡＤ変換精度を上げるためにサンプリング回数を増やすとＡＤ変換時間が増大するという問題があった。
また、従来の電流検出器を用いたディジタルサーボ制御装置は、ＰＷＭキャリア周期内にＡＤ変換を完了してディジタル信号ＥＤを更新しなければならないので、サンプリング回数は限られており、このため電流検出精度が悪いという問題があった。
さらに、ΔΣ型ＡＤ変換器の各々変換時間にはばらつきがあり、複数のΔΣ型ＡＤ変換器を用いたＡＤ変換装置では、従来のＡＤ変換装置のように、単にＡＤ変換完了信号の論理積をとるだけでは対応できない場合があり、どのＡＤ変換器の変換時間が長いか、調整時に判別し、それにあわせて調整が必要など余分な作業が発生するなどの問題があった。
【００１５】
本発明はこのような問題点に鑑みてなされたものであり、精度の良いＡＤ変換装置、前記ＡＤ変換装置を用いた電流検出器及び前記電流検出器を用いたディジタルサーボ制御装置を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記問題を解決するため、本発明は、次のように構成したのである。
請求項１に記載の発明は、アナログ信号がそれぞれ入力され、ＡＤ変換スタート信号によりＡＤ変換を開始し、ＡＤ変換の終了によりＡＤ変換完了信号をそれぞれ出力する複数のΔΣ型ＡＤ変換器５１１，５１２，５１ｎと、前記複数のΔΣ型ＡＤ変換器から出力されるＡＤ変換完了信号７１，７２，７ｎから１つの割込み信号７を生成する論理回路と、前記割込み信号７の受信により前記複数のΔΣ型ＡＤ変換器５１１，５１２，５１ｎのＡＤ変換データ６１，６２，６ｎを読み込み演算処理を行うディジタル信号処理手段２１とを備えたＡＤ変換装置において、前記ΔΣ型ＡＤ変換器５１１，５１２，５１ｎはΔΣ変調器４１と前記ΔΣ変調器４１の出力ＥＯに複数並列に接続されたＡＤ変換データ生成部１８１，１８２，１８ｍと、前記ディジタル信号処理手段２１から出力される起動トリガ２３により動作を開始するタイミング生成回路２０と、前記タイミング生成回路２０から時間差をもって出力される複数のＡＤ変換スタート信号１２１，１２２，１２ｍと、前記ＡＤ変換スタート信号に基づき前記ＡＤ変換データ生成部１８１，１８２，１８ｍから出力される複数のＡＤ変換データ１６１，１６２，１６ｍと、前記タイミング生成回路２０から出力されるチャネル選択信号９１に基づき前記複数のＡＤ変換データ１６１，１６２，１６ｍから１つのＡＤ変換データ６１を選択するＡＤ変換データセレクタ２４１と、
前記複数のＡＤ変換データ生成部から出力される複数のＡＤ変換完了信号１７１，１７２，１７ｍと、前記タイミング生成回路２０から出力されるチャネル選択信号９１に基づき前記複数のＡＤ変換完了信号１７１，１７２，１７ｍから１つのＡＤ変換完了信号７１を選択するＡＤ変換完了信号セレクタ２５１と、前記ＡＤ変換スタート信号１２１入力によりカウントを開始するＡＤ変換時間計測カウンタ２２１と、前記ＡＤ変換完了信号１７１によりＡＤ変換時間を保持するＡＤ変換時間保持部２３１を備え、前記論理回路は前記複数のΔΣ型ＡＤ変換器５１１，５１２，５１ｎより出力される複数のＡＤ変換時間８１を比較し、前記ＡＤ変換時間が最も長いΔΣ型ＡＤ変換器を選択する比較器２２と、
前記比較器２２から出力される割込み選択信号８に基づき前記複数のΔΣ型ＡＤ変換器５１１，５１２，５１ｍより出力される複数のＡＤ変換完了信号７１，７２，７７ｎから１つの割込み信号を選択する割込み信号セレクタ１９で構成されたことを特徴とするものである。
また、請求項２に記載の発明は、前記ＡＤ変換データ生成部はディジタルフィルタ１４１と平均化回路１５１で構成され、ディジタルフィルタ１４１は前記ΔΣ変調器４１の出力ＥＯを複数回サンプリングし、平均化回路１５１はその平均値を出力することを特徴とするものである。
また、請求項３に記載の発明は、前記ΔΣ型変調器４１はアナログ信号１０１と前記ＥＯの減算を行う減算回路４０１と、この減算結果を積分する積分回路４１１と、この積分結果と基準レベルを比較し、クロック４２１に同期して符号パルスＥＯを出力する比較回路４３１から構成されることを特徴とするものである。
また、請求項４に記載の発明は、電動機１１に供給される電流を検出し検出電流信号とディジタル指令信号Ｃ１に基づき演算処理を行うディジタル信号処理手段９と、前記ディジタル信号処理手段の演算処理結果に基づき電動機印加電圧をＰＷＭ制御する電力変換手段１０とを備えたディジタルサーボ制御装置における電流検出器において、
前記電流検出器は前記電動機１１に供給される電流をアナログ的に検出して電流検出信号ｉＡ１，ｉＡ２を出力する電流検出手段１３と、前記電流検出信号をディジタル化してディジタル電流検出信号ｉＤ１，ｉＤ２を出力するＡＤ変換装置からなり、前記ＡＤ変換装置が請求項１記載のＡＤ変換装置から構成されたことを特徴とするものである。
また、請求項５に記載の発明は、電動機１１と、前記電動機の回転子と固定子の相対的な位置を検出する位置検出手段と、前記電動機に供給される電流を検出する電流検出器と、検出電流信号とディジタル指令信号Ｃ１に基づき演算処理を行うディジタル信号処理手段９と、前記ディジタル信号処理手段の演算処理結果に基づき電動機印加電圧をＰＷＭ制御する電力変換手段１０とを備えたディジタルサーボ制御装置において、前記電流検出器が請求項４記載の電流検出器からなることを特徴とするものである。
【発明の効果】
【００１７】
請求項１、請求項３に記載の発明によると、ディジタル信号のサンプリング回数を増やすことができ、ＡＤ変換精度を向上させることができる。また、調整時にＡＤ変換時間が最も長いＡＤ変換器を選別するなど余分な作業を行わなくてよい。
【００１８】
また、請求項２に記載の発明によると、ディジタル信号のサンプリング回数を増やすことができ、ＡＤ変換精度を向上させることができる。
また、請求項４に記載の発明によると、高精度なＡＤ変換装置を用いているので、精度良く電流検出を行うことができる。
また、請求項５に記載の発明によると、精度良く電流検出を行うことができるので、高精度なディジタルサーボ制御を行うことができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１実施例を示すＡＤ変換装置の回路図
【図２】第１実施例における動作を示すタイミング図
【図３】本発明の第２実施例を示す電流検出器を用いたディジタルサーボ制御装置のシステム構成図
【図４】第２実施例における動作を示すタイミング図
【図５】従来のＡＤ変換装置の回路図
【図６】従来のＡＤ変換装置における動作を示すタイミング図
【図７】従来のΔΣ型ＡＤ変換器の回路図
【図８】従来の電流検出器を用いたディジタルサーボ制御装置のシステム構成図
【図９】従来の電流検出器における動作を示すタイミング図
【発明を実施するための形態】
【００２０】
以下、本発明の実施の形態について図を参照して説明する。
【実施例１】
【００２１】
図１は、本発明の第一実施例を示すＡＤ変換装置の回路図である。
図１において、５１１はΔΣ型ＡＤ変換器で、アナログ信号１０１を入力しΔΣ変調器４１にてΔΣ変調を行い、符号パルスＥＯを出力する。また、ΔΣ型変調器４１はアナログ信号１０１とＥＯの減算を行う減算回路４０１と、この減算結果を積分する積分回路４１１と、この積分結果と基準レベルを比較し、クロック４２１に同期して符号パルスＥＯを出力する比較回路４３１から構成される。
１４１はディジタルフィルタであり、符号パルスＥＯを入力しディジタル信号として出力する。１５１は平均化回路であり、ディジタルフィルタ１４１から出力されるディジタル信号の、ＡＤ変換スタート信号１２１の入力からＡＤ変換が完了しＡＤ変換完了信号１７１が出力されるまでの期間での平均値を求め、ＡＤ変換データ１６１として出力する。１８１はＡＤ変換データ生成部で、ディジタルフィルタ１４１と平均化回路１５１で構成される。
また、ＡＤ変換データ生成部１８１と同じ構成の回路が１８１，１８２，・・・，１８ｍと複数チャネル並列に比較回路４３１の出力に接続されており、ＡＤ変換データ生成部１８２はＡＤ変換スタート信号１２２を受けてＡＤ変換完了信号１７２およびＡＤ変換データ１６２を出力し、ＡＤ変換データ生成部１８ｍはＡＤ変換スタート信号１２ｍを受けてＡＤ変換完了信号１７ｍおよびＡＤ変換データ１６ｍを出力する。２０はタイミング生成回路であり、ディジタル信号処理手段２１から入力される起動トリガ２３により動作を開始し、ＡＤ変換スタート信号１２１，１２２，・・・，１２ｍおよびチャネル選択信号９１を出力する。２４１はＡＤ変換データセレクタで、チャネル選択信号９１ が１の時にＡＤ変換データ１６１を，２の時にＡＤ変換データ１６２を，・・・，ｍの時にＡＤ変換データ１６ｍを選択し、ＡＤ変換データ６１を出力する。２５１はＡＤ変換完了信号セレクタで、チャネル選択信号９１が１の時に ＡＤ変換完了信号１７１を，２の時にＡＤ変換完了信号１７２を，・・・，ｍの時にＡＤ変換完了信号１７ｍを選択し、ＡＤ変換完了信号７１を出力する。２２１はＡＤ変換時間計測カウンタであり、ＡＤ変換スタート信号１２１の立ち上がりで０値に一度クリアされ、その後システムクロックＣＰによりカウントアップを行い、ＡＤ変換完了信号１７１の立ち上がりでＡＤ変換時間保持部２３１にカウンタ値を保持し、ＡＤ変換時間８１を出力する。
【００２２】
同様にΔΣ型ＡＤ変換器５１１と同じ構成の回路が５１１，５１２，・・・，５１ｎと複数個並列に並んでおり、ΔΣ型ＡＤ変換器５１２はアナログ信号１０２と起動トリガ２３を入力し、ＡＤ変換データ６２とＡＤ変換完了信号７２とＡＤ変換時間８２を出力し、ΔΣ型ＡＤ変換器５１ｎはアナログ信号１０ｎと起動トリガ２３を入力し、ＡＤ変換データ６ｎとＡＤ変換完了信号７ｎとＡＤ変換時間８ｎを出力する。
２２は比較器で、ＡＤ変換時間８１，８２，・・・，８ｎを比較し、最もＡＤ変換時間の遅いものを判別し、割込み選択信号８を出力する。１９は割込み信号セレクタで、割込み信号８が１の時にＡＤ変換完了信号７１を，２の時にＡＤ変換完了信号７２を，・・・，ｎの時にＡＤ変換完了信号７ｎを選択し、割込み信号７を出力する。ディジタル信号処理手段２１は割込み信号７の立ち下がりを受けると、ＡＤ変換データ６１，６２，・・・，６ｎを読み込み、演算処理を行う。
【００２３】
本発明が従来技術と異なる部分は、ΔΣ型ＡＤ変換器５１１がタイミング生成回路２０とＡＤ変換時間計測カウンタ２２１とＡＤ変換時間保持部２３１とＡＤ変換データセレクタ２４１とＡＤ変換完了信号セレクタ２５１を備えた部分と、ＡＤ変換データ生成部が複数チャネル並列化された部分１８１，１８２，・・・，１８ｍと、複数のΔΣ型ＡＤ変換器からなるＡＤ変換装置において割込み信号を生成する論理回路が比較器２２と割込み信号セレクタ１９で構成されている部分である。
【００２４】
次に本発明の動作について説明する。
図２は第一実施例における動作を示すタイミング図である。
図２において、ＡＤ変換スタート信号１２１の立ち上がりでΔΣ型ＡＤ変換器５１１における１チャネル目のＡＤ変換が開始する。同様にＡＤ変換スタート信号１２１から一定の時間差をもってＡＤ変換スタート信号１２２，・・・，１２ｍが発生し、２チャネル目，・・・，ｍチャネル目のＡＤ変換が順次開始する。
１チャネル目のＡＤ変換が完了した時、チャネル選択信号９１は１チャネル目を選択しており、ＡＤ変換データ１６１はＡＤ変換データ６１へＡＤ変換完了信号１７１はＡＤ変換完了信号７１へ出力される。
同様に２チャネル目，・・・，ｍチャネル目のＡＤ変換が完了した時、チャネル選択信号９１は２チャネル目，・・・，ｍチャネル目を選択しており、ＡＤ変換データ１６２，・・・，１６ｍはＡＤ変換データ６１へＡＤ変換完了信号１７２，・・・，１７ｍはＡＤ変換完了信号７１へ出力される。また、ＡＤ変換時間８１はＡＤ変換完了信号１７１の立ち上がりで保持される。
【００２５】
同様に、ΔΣ型ＡＤ変換器５１２，・・・，５１ｎよりそれぞれＡＤ変換データ６２，・・・，６ｎおよびＡＤ変換完了信号７２，・・・，７ｎおよびＡＤ変換時間８２，・・・，８ｎが出力される。ここで、ΔΣ型ＡＤ変換器５１１，５１２，・・・，５１ｎは製造バラツキによりＡＤ変換時間にかなりの差を生じるが、割込み選択信号８により最も遅いＡＤ変換完了信号が割込み信号７として選択されるので、全てのＡＤ変換が完了したときにディジタル信号処理手段２１に割込みをかけ、ＡＤ変換データ６１，６２，・・・，６ｎを読み込むことができる。
また、図に示すように、ｍ回割込みが発生する間に１チャネルあたりＡＤ変換を１回完了すればよいので、１チャネルあたりのＡＤ変換時間を長く取ることができ、その分サンプリング回数を増やすことが可能になる。
【００２６】
このように、ＡＤ変換データ生成部１８１，１８２，・・・，１８ｍを複数チャネル並列化した構成となっているので、サンプリング回数を増やすことでき、ＡＤ変換精度を向上させることができる。
【実施例２】
【００２７】
図３は、本発明の第二実施例を示す電流検出器を用いたディジタルサーボ制御装置のシステム構成図である。
図３において、電動機１１は、三相電動機を例にとって以下説明を行う。
まず、電流検出手段１３は、三相電動機１１に供給される三相の内２つの電流をアナログ的に検出し、第一の電流検出信号ｉＡ１，第二の電流検出信号ｉＡ２を出力する。
第一のΔΣ型ＡＤ変換器５１１と第二のΔΣ型ＡＤ変換器５１２はそれぞれ第一の電流検出信号ｉＡ１，第二の電流検出信号ｉＡ２を入力し、それぞれディジタル化を行い、第一のディジタル電流検出信号ｉＤ１，第二のディジタル電流検出信号ｉＤ２を出力する。
位置検出手段１２は、電動機１１の回転子と固定子の相対的な位置を検出し、その位置検出信号Ｓ１を出力する。
２２は比較器で、ＡＤ変換時間８１，８２を比較し、ＡＤ変換時間の遅いものを判別し、割込み選択信号８を出力する。１９は割込み信号セレクタで、割込み選択信号８が１の時にＡＤ変換完了信号７１を，２の時にＡＤ変換完了信号７２を選択し、割込み信号７を出力する。ディジタル信号処理手段９は第一のディジタル電流検出信号ｉＤ１，第二のディジタル電流検出信号ｉＤ２，位置検出信号Ｓ１およびディジタル指令信号Ｃ１を入力し、割込み信号７の立ち下がりを受けると、これらを演算処理することにより第一のＰＷＭ指令信号Ｐ１，第二のＰＷＭ指令信号Ｐ２，第三のＰＷＭ指令信号Ｐ３，第四のＰＷＭ指令信号Ｐ４，第五のＰＷＭ指令信号Ｐ５，第六のＰＷＭ指令信号Ｐ６を出力する。また、ディジタル信号処理手段９は電流アンプ、速度アンプ、位置アンプとＰＷＭ発生回路とを含んだ回路をディジタル回路、またはＤＳＰ，マイコン等を用いたソフトウェアにより構成される。
電力変換手段１０は、三相ブリッジ構成の６組のパワー素子と還流ダイオードにより構成され、それぞれに対応した第一，第二，第三，第四，第五，第六のＰＷＭ指令信号Ｐ１，Ｐ２，Ｐ３，Ｐ４，Ｐ５，Ｐ６に応じて電動機印加電圧をＰＷＭ制御する。
本発明が従来技術と異なる部分は、タイミング生成回路２０とＡＤ変換時間計測カウンタ２２１とＡＤ変換時間保持部２３１とＡＤ変換データセレクタ２４１とＡＤ変換完了信号セレクタ２５１を備え、ＡＤ変換データ生成部が複数チャネル並列化されたΔΣ型ＡＤ変換器１８１，１８２，・・・，１８ｍを適用した部分と、
割込み信号を生成する論理回路が比較器２２と割込み信号セレクタ１９で構成されている部分である。
【００２８】
次に本発明の動作について説明する。
図４は第二実施例における動作を示すタイミング図である。
図４において、第一のΔΣ型ＡＤ変換器５１１と第二のΔΣ型ＡＤ変換器５１２は、ＡＤ変換データ生成部１８１，１８２，１８３，１８４を４チャネル並列化した場合を例にとって以下説明を行う。
ＡＤ変換スタート信号１２１の立ち上がりでΔΣ型ＡＤ変換器５１１における１チャネル目のＡＤ変換が開始する。同様にＡＤ変換スタート信号１２１から一定の時間差をもってＡＤ変換スタート信号１２２，・・・，１２４が発生し、２チャネル目，・・・，４チャネル目のＡＤ変換が順次開始する。予めＡＤ変換時間を予測して周期を設定しておき、設定値に従いチャネルを切り換えることによって１チャネル目のＡＤ変換が完了した時、チャネル選択信号９１は１チャネル目を選択し、ＡＤ変換データ１６１はＡＤ変換データ６１へＡＤ変換完了信号１７１はＡＤ変換完了信号７１へ出力される。
同様に２チャネル目，・・・，４チャネル目のＡＤ変換が完了した時、チャネル選択信号９１は２チャネル目，・・・，４チャネル目を選択しており、ＡＤ変換データ１６２，・・・，１６４はＡＤ変換データ６１へＡＤ変換完了信号１７２，・・・，１７４はＡＤ変換完了信号７１へ出力される。また、ＡＤ変換時間８１はＡＤ変換完了信号１７１の立ち上がりで保持される。
【００２９】
同様に、ΔΣ型ＡＤ変換器５１２よりＡＤ変換データ６２およびＡＤ変換完了信号７２およびＡＤ変換時間８２が出力される。ここで、ΔΣ型ＡＤ変換器５１１，５１２は製造バラツキによりＡＤ変換時間にかなりの差を生じるが、割込み選択信号８により遅い方のＡＤ変換完了信号が割込み信号７として選択されるので、両方のＡＤ変換が完了したときにディジタル信号処理手段９に割込みをかけ、ディジタル電流検出信号ｉＤ１，ｉＤ２を読み込むことができる。
第一のＰＷＭ指令信号Ｐ１は、ＰＷＭキャリア毎に生成されるＰＷＭ信号であり、電流は第一の電流検出信号ｉＡ１である。
ΔΣ型ＡＤ変換器５１１は、上記ＰＷＭキャリアの周期にＡＤデータ生成部のチャネル数を掛けた期間に、ｉＡ１をディジタル化したディジタル信号を複数回サンプリングする。この図４では、例としてＰＷＭキャリアの周期の４倍の期間に１６回のサンプリングを行う場合について示している。
すなわち、ｉＡ１のディジタル化したディジタル信号を１６回サンプリングし、その１６回のサンプリングの平均値を平均化回路１５１が求め、これをディジタル電流検出信号ｉＤ１としている。
【００３０】
このように、ＡＤ変換データ生成部を４チャネル並列化した構成となっているので、サンプリング回数を４倍に増やすことでき、電流検出精度を向上させることができる。
【符号の説明】
【００３１】
１，９，２１  ディジタル信号処理手段
２，７  割込み信号
３  ＡＮＤゲート
４，１２１，１２２，・・・，１２ｍ  ＡＤ変換スタート信号
５，５１，５２，５１１，５１２，５１３  ΔΣ型ＡＤ変換器
８  割込み選択信号
１０  電力変換手段
１１  電動機
１２  位置検出手段
１３  電流検出手段
１９  割込み信号セレクタ
２０  タイミング生成回路
２２  比較器
２３  トリガ信号
４１  ΔΣ変調器
６１，６２，・・・，６ｎ，１６１，１６２，・・・，１６ｍ  ＡＤ変換データ
７１，７２，・・・，７ｎ  ＡＤ変換完了信号
８１，８２，・・・，８ｎ  ＡＤ変換時間
９１  チャネル選択信号
１０１，１０２，・・・，１０ｎ  アナログ信号
１４１  ディジタルフィルタ
１５１  平均化回路
１７１，１７２，・・・，１７ｍ，３０１，３０２，・・・,３０ｎ  ＡＤ変換完了信号
１８１，１８２，・・・，１８ｍ  ＡＤ変換データ生成部
２０１，２０２，・・・,２０ｎ  ＡＤ変換器
２２１  ＡＤ変換時間計測カウンタ
２３１  ＡＤ変換時間保持部
２４１  ＡＤ変換データセレクタ
２５１  ＡＤ変換完了信号セレクタ
４０１  減算回路
４１１  積分回路
４２１  クロック
４３１  比較回路
【図１】
2010206567.tif 000003
【図２】
2010206567.tif 000004
【図３】
2010206567.tif 000005
【図４】
2010206567.tif 000006
【図５】
2010206567.tif 000007
【図６】
2010206567.tif 000008
【図７】
2010206567.tif 000009
【図８】
2010206567.tif 000010
【図９】
2010206567.tif 000011