(57)【要約】【課題】  ＧａＩｎＮＡｓを含む活性層上にＣ添加のｐ型半導体層を有するトンネル接合層を備えており、良好な光学特性及び素子特性を実現でき素子信頼性の高い面発光半導体レーザ素子を製造する方法を提供する。【解決手段】基板３９上に、第１のＤＢＲ４３を形成し、第１のＤＢＲ上に、ＧａＩｎＮＡｓを含む活性層４７を形成し、活性層上に第１の半導体スペーサ層を形成し、第１の半導体スペーサ層上に、Ｃ添加のｐ型半導体層５１とｎ型半導体層５３とが積層されてなるトンネル接合層５５を形成し、トンネル接合層上に第２の半導体スペーサ層５７を形成し、第２の半導体スペーサ層上に第２のＤＢＲ２３を形成して面発光半導体レーザ素子を得る。この際、トンネル接合層を形成する前に活性層４７を、６００℃より高く７５０℃未満の温度で熱処理し、ｐ型半導体層５１を形成した後にｐ型半導体層を５００℃より高く６００℃未満の温度で熱処理する。【選択図】  図２
2010056235.tif 000002
【特許請求の範囲】
【請求項１】
面発光半導体レーザ素子を製造する方法であって、
基板上に、第１の分布ブラッグリフレクタを形成する工程と、
前記第１の分布ブラッグリフレクタ上に、ＧａＩｎＮＡｓを含む活性層を形成する工程と、
前記活性層上に第１の半導体スペーサ層を形成する工程と、
前記第１の半導体スペーサ層上に、炭素添加のｐ型半導体層と、ｎ型半導体層とが積層されてなるトンネル接合層を形成する工程と、
前記トンネル接合層上に第２の半導体スペーサ層を形成する工程と、
前記第２の半導体スペーサ層上に第２の分布ブラッグリフレクタを形成する工程と
を備え、
前記トンネル接合層を形成する前に前記活性層を、６００℃より高く７５０℃より低い温度で熱処理し、
前記ｐ型半導体層を形成した後に前記ｐ型半導体層を５００℃より高く６００℃より低い温度で熱処理する、
ことを特徴とする面発光半導体レーザ素子の製造方法。
【請求項２】
前記ｐ型半導体層の熱処理は、活性水素を含まない雰囲気中で行うことを特徴とする、請求項１に記載の面発光半導体レーザ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、面発光半導体レーザ素子に関するものである。
【背景技術】
【０００２】
面発光半導体レーザ素子（ＶＣＳＥＬ：Vertical Cavity Surface Emitting Laser）が有する活性層として、ＧａＩｎＮＡｓを含む活性層が用いられることがある。このようなＧａＩｎＮＡｓを含む活性層では、光学特性を向上させるためにアニールが必要であることが知られている（非特許文献１参照）。この非特許文献１では、ＧａＩｎＮＡｓを含む活性層のアニールとして、７００℃でRapid Thermal Annealingをすることによって、上記活性層の光学特性が向上することが開示されている。
【０００３】
そのため、ＧａＩｎＮＡｓを含む活性層を採用した面発光半導体レーザ素子において光学特性を向上させるため、面発光半導体レーザ素子の製造する際に、活性層を上記温度で熱処理、すなわち、アニールすることが考えられる。
【０００４】
通常、面発光半導体レーザ素子は、半導体基板上に設けられた多層膜からなる第１の分布ブラッグリフレクタ（DBR: Distributed Bragg Reflector）と、この第１のＤＢＲ上に設けられた活性層と、活性層上に設けられた第２のＤＢＲとを含む。そして、活性層へキャリアを注入するための電流狭窄構造等のためにトンネル接合層が活性層と第２のＤＢＲの間に設けられていることが多い。トンネル接合層は、高濃度ドープのｐ型半導体層と高濃度ドープのｎ型半導体層とが積層されて成るが、このｐ型半導体層としては、炭素が高濃度に添加された半導体層（例えば、ＩｎＧａＡｓ層）が知られている。
【非特許文献１】B. Damilano, J. Barjon, et al., “Growth and insitu annealing conditions for long-wavelength (Ga, In)(N, As)/GaAs lasers,”APPLIED PHYSICS LETTERS, Vol.86, 071105, (2005)
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところでＧａＩｎＮＡｓを含む活性層と炭素添加のトンネル接合層とを含む面発光半導体レーザ素子において、活性層としてＧａＩｎＮＡｓを含むものを用い、光学特性を向上させる目的で活性層に熱処理を施す場合には、製造工程の簡略化の観点等から、トンネル接合層を含む活性層上の複数の半導体層を成長させた後に活性層を上記温度で熱処理することが考えられる。
【０００６】
しかしながら、このようにして上記面発光半導体レーザ素子を製造すると、次のような問題点がある。すなわち、炭素添加のトンネル接合層も上述したような７００℃といった温度で熱処理されることになるので、Interstitial siteのカーボンが増加し、トンネル接合層の微分抵抗が大きくなる。その結果、素子全体の微分抵抗が増加するので、例えば、高周波特性等が劣化する等の素子特性が低減する。一方、このような問題点を避けるためにトンネル接合層を形成する前に、活性層を熱処理し、その後、何ら熱処理を施さなければ、製造された面発光半導体レーザ素子に通電した場合、光出力の劣化が生じ、素子信頼性が損なわれる場合がある。
【０００７】
そこで、本発明は、ＧａＩｎＮＡｓを含む活性層上に、炭素添加のｐ型半導体層を有するトンネル接合層を備えた面発光レーザ素子であって、良好な光学特性及び素子特性を実現でき素子信頼性の高い面発光半導体レーザ素子を製造する方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る面発光半導体レーザ素子の製造方法は、面発光半導体レーザ素子を製造する方法であって、基板上に、第１の分布ブラッグリフレクタを形成する工程と、第１の分布ブラッグリフレクタ上に、ＧａＩｎＮＡｓを含む活性層を形成する工程と、活性層上に第１の半導体スペーサ層を形成する工程と、第１の半導体スペーサ層上に、カーボン添加のｐ型半導体層と、ｎ型半導体層とが積層されてなるトンネル接合層を形成する工程と、トンネル接合層上に第２の半導体スペーサ層を形成する工程と、第２の半導体スペーサ層上に第２の分布ブラッグリフレクタを形成する工程とを備える。そして、上記トンネル接合層を形成する前に活性層を６００℃より高く７５０℃未満で熱処理し、ｐ型半導体層を形成した後にｐ型半導体層を５００℃より高く６００℃未満の温度で熱処理する。
【０００９】
上記製造方法では、６００℃より高く７５０℃未満の温度で熱処理が施されたＧａＩｎＮＡｓを含む活性層上に、トンネル接合層が形成される。そして、トンネル接合層を構成するｐ型半導体層を成長させた後に、そのｐ型半導体層を５００℃より高く６００℃未満で熱処理を施している。活性層は、６００℃より高く７５０℃未満の温度で熱処理されるため、活性層の光学特性の向上が図られている。この活性層の熱処理時には、トンネル接合層を構成する炭素添加のｐ型半導体層は形成されていないため、上記温度範囲で活性層を熱処理しても、Interstitial siteの炭素が増加することがない。また、トンネル接合層を構成するｐ型半導体層を成長させた後に、そのｐ型半導体層を６００℃より低い温度で熱処理を施しているため、ｐ型半導体層に熱処理を施す際にもInterstitial siteの炭素が増加しない。よって、面発光半導体レーザ素子の微分抵抗の増加が抑制され、良好な素子特性を得ることができる。更に、上記ｐ型半導体層を熱処理する際には、５００℃より高い温度で熱処理するため、脱水素が図られ、添加された炭素と水素とに起因する欠陥が生じにくく光出力の劣化も抑えられている。よって、上記製造方法で面発光半導体レーザ素子を製造することにより、良好な光学特性及び素子特性を実現でき素子信頼性の高い面半導体レーザ素子を製造する方法を提供することができる。
【００１０】
また、本発明に係る面発光半導体レーザ素子の製造方法では、ｐ型半導体層の熱処理は、活性水素を含まない雰囲気で行うことが好ましい。この場合、活性水素により、ｐ型半導体層にドープされた炭素がパッシベートされることがないため、キャリアの不活性化が抑制される。その結果、より良好な素子特性を得ることができる。なお、活性水素を含まない雰囲気としては、Ｈ２雰囲気、Ｎ２雰囲気などが挙げられる。
【発明の効果】
【００１１】
本発明によれば、ＧａＩｎＮＡｓを含む活性層上に、炭素添加のｐ型半導体層を有するトンネル接合層を備えた面発光レーザ素子であって、良好な光学特性及び素子特性を実現でき素子信頼性の高い面発光半導体レーザ素子を製造することができる。
【発明を実施するための最良の形態】
【００１２】
以下、添付図面を参照しながら本発明による面発光半導体レーザ素子の製造方法の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し重複する説明を省略する。
【００１３】
（第１の実施形態）
図１は、本発明に係る面発光半導体レーザ素子の製造方法の一実施形態により製造される面発光半導体レーザ素子の一例の断面構造を示す図面である。
【００１４】
図１に示すように、面発光半導体レーザ素子１１は、第１の分布ブラッグリフレクタ（以下、「第１のＤＢＲ」と記す）１３と、活性層１５と、第１の半導体スペーサ層１７と、第２の半導体スペーサ層１９と、第１の電極２１と、第２の分布ブラッグリフレクタ（以下、「第２のＤＢＲ」と記す）２３とを備える。
【００１５】
第１のＤＢＲ１３は、基板２５上に設けられた半導体から成る。基板２５は、例えば半絶縁性のＧａＡｓといったIII−Ｖ族化合物半導体から成る。活性層１５は、第１のＤＢＲ１３上に設けられている。第１の半導体スペーサ層１７は、活性層１５上に設けられており、例えば炭素（Ｃ）がドープされたｐ型ＧａＡｓから成ることができる。第２の半導体スペーサ層１９は、第１の半導体スペーサ層１７上に設けられており、例えばシリコン（Ｓｉ）がドープされたｎ型ＧａＡｓから成ることができる。第１の電極２１は、第２の半導体スペーサ層１９上に設けられている。第２のＤＢＲ２３は、第２の半導体スペーサ層１９上に設けられている。
【００１６】
第１のＤＢＲ１３は、交互に配列された第１及び第２の半導体層を含んでおり、第１の半導体層の屈折率と第２の半導体層の屈折率とは互いに異なる。第１及び第２の半導体層を構成する材料としては、例えばＧａＡｓ及びＡｌＧａＡｓが挙げられる。また、第２のＤＢＲ２３は、交互に配列された第１及び第２の層を含んでおり、第１の層の屈折率と第２の層の屈折率とは互いに異なる。第１及び第２の層を構成する材料としては、例えばＳｉＯ2及びＴｉＯ2といった誘電体が挙げられる。
【００１７】
活性層１５は、例えば量子井戸構造を有しており、交互に配列された井戸層及び障壁層を含む。活性層１５を構成する半導体としてはＧａＩｎＮＡｓが挙げられる。活性層１５は、ＧａＩｎＮＡｓを含むものであれば特に限定されない。
【００１８】
面発光半導体レーザ素子１１は、活性層１５へ流れる電流を狭窄するための電流狭窄構造としてのトンネル接合層２７を更に備える。トンネル接合層２７は、炭素（Ｃ）がドープされたｐ型半導体層２７ａと、ｎ型半導体層２７ｂとを含むことができ、また、これらの半導体層２７ａ，２７ｂは、トンネル接合を構成する。ｐ型半導体層２７ａ及びｎ型半導体層２７ｂは、炭素（Ｃ）が高濃度にドープされたＩｎＧａＡｓ、及びシリコン（Ｓｉ）が高濃度にドープされたＩｎＧａＡｓによって構成されることができる。ｐ型半導体層２７ａ及びｎ型半導体層２７ｂを構成する半導体の組としては、上記のようにＩｎＧａＡｓ／ＩｎＧａＡｓの組の他、ＧａＡｓ／ＧａＡｓ、ＩｎＧａＡｓ／ＧａＡｓ、ＧａＩｎＮＡｓ／ＧａＩｎＮＡｓ等が例示される。
【００１９】
第１の半導体スペーサ層１７及び第２の半導体スペーサ層１９は、それぞれ、ｐ型半導体層２７ａ及びｎ型半導体層２７ｂに接合している。トンネル接合層２７はメサ形状であることが好ましい。半導体メサからなるトンネル接合層２７は活性層１５の中央付近の上方に設けられている。この半導体メサは、第２の半導体スペーサ層１９により埋め込まれる。
【００２０】
第１のＤＢＲ１３、活性層１５、トンネル接合層２７、及び第２のＤＢＲ２３は、所定の軸に沿って配列されている。本実施形態において、トンネル接合層２７の位置および形状は、電極からの電流の閉じ込め及び電流分布を規定する。活性層１５はキャリアの注入に応答して発光する。活性層１５からの光は、第１のＤＢＲ１３と第２のＤＢＲ２３とによって繰り返し反射されてレーザ発振に至る。面発光半導体レーザ素子１１は、第２のＤＢＲ２３を介してレーザ光を提供する。
【００２１】
面発光半導体レーザ素子１１は、第３の半導体スペーサ層２９を更に備える。第３の半導体スペーサ層２９は、第１のＤＢＲ１３上に設けられており、例えばシリコン（Ｓｉ）がドープされたｎ型ＧａＡｓから成ることができる。第２の電極３１は、第３の半導体スペーサ層２９の一部の領域上に設けられており、また半導体スペーサ層２９に対しオーミック接触を成す。活性層１５は、第３の半導体スペーサ層２９上に設けられている。
【００２２】
面発光半導体レーザ素子１１はメサ部３３を含む。メサ部３３は、活性層１５、第１の半導体スペーサ層１７、トンネル接合層２７および第２の半導体スペーサ層１９を含むことができる。メサ部３３は、必要な場合には、良好なオーミック接合を得るためにコンタクト層３５を含むことができる。第１の電極２１は、コンタクト層３５とオーミック接触を成す。
【００２３】
メサ部３３の上面及び側面並びに第３の半導体スペーサ層２９の表面は、絶縁性の保護膜３７により覆われている。保護膜３７は、第３の半導体スペーサ層２９上に設けられた第１の開口、及びメサ部３３の上面に設けられた第２の開口を含む。第１の開口を通して、第２の電極３１は、第３の半導体スペーサ層２９に接続される。第１の電極２１は、第２の開口を通してコンタクト層３５に接続される。また、第２の開口の中央付近には、第２のＤＢＲ２３が配置されている。
【００２４】
次に、本実施形態の面発光半導体レーザ素子の製造方法の一実施形態について説明する。図２は、面発光半導体レーザ素子の製造方法の一例を示すフローチャートである。図３〜図６は、図２に示したフローチャートに沿った面発光半導体レーザ素子の製造方法における各工程を説明するための断面図である。この製造方法においては、面発光半導体レーザ素子のための各半導体層は、例えば分子線エピタキシー（ＭＢＥ）法あるいは有機金属気相成長（ＭＯＣＶＤ）法により成長される。製造方法について具体的に説明する。
【００２５】
まず、第１のＤＢＲ、第３の半導体スペーサ層、活性層を基板上に形成する（図２に示す工程Ｓ１）。すなわち、図３（ａ）に示されるように、ウェハ状の半絶縁性ＧａＡｓ基板といった基板３９上に、第１のＤＢＲのための半導体多層構造４３を成長させた後に、その半導体多層構造４３上に、第３の半導体スペーサ層のための半導体スペーサ層４５及び活性層４７を順に成長させる。半導体多層構造４３は、例えば３２対のアンドープＧａＡｓ／Ａｌ0.9Ｇａ0.1Ａｓから成る。半導体スペーサ層４５は、例えばＳｉ添加のｎ型ＧａＡｓから成る。活性層４７は、例えば３周期にわたって交互に積層されたＧａ0.7Ｉｎ0.3Ｎ0.01Ａｓ0.99から成る井戸層とＧａＡｓから成る障壁層とを有する。
【００２６】
次に、活性層４７上に、第１の半導体スペーサ層を形成する（図２に示す工程Ｓ２）。すなわち、図３（ｂ）に示されるように、活性層４７上に、第１の半導体スペーサ層のための半導体スペーサ層４９を成長させる。半導体スペーサ層４９の成長温度は、通常、５００℃以上６００℃以下である。半導体スペーサ層４９は、例えばＣ添加のｐ型ＧａＡｓから成る。このようにして、半導体多層構造４３、半導体スペーサ層４５、活性層４７、及び半導体スペーサ層４９を含む半導体積層構造４１を基板３９上に形成する。
【００２７】
上記半導体積層構造４１の形成工程において、半導体スペーサ層４９の成長途中又は成長直後に活性層４７を、活性層４７の発光強度を向上させるための熱処理であるアニールを実施する（図２に示す工程Ｓ３）。熱処理は、上記６００℃より高く７５０℃未満（以下、６００℃〜７５０℃とも称す）の温度範囲で実施する。これは、６００℃以下ではアニールが不十分で良好な光学特性が得られない、換言すれば、ＰＬ（Photoluminescence）強度が弱くなる一方、７５０℃以上の場合では、熱処理温度が高すぎて結晶が壊れ、ＰＬ強度も低下するためである。活性層４７に含まれるＧａＩｎＮＡｓの組成条件によって最適温度は微小な差が生じるため、組成に応じたアニールのための温度条件を６００℃〜７５０℃の温度範囲内で最適化することが好ましい。また、熱処理に要する時間は、例えば、１０分〜６０分である。熱処理は、半導体積層構造４１を成長させるための成長炉（ＭＢＥ炉又はＭＯＣＶＤ炉）において基板３９を取り出さずに行うことができる。例えば、半導体スペーサ層４９を成長させている途中で熱処理する場合には、成長炉内の温度を熱処理温度まで一度昇温させればよいし、半導体スペーサ層４９の成長直後に熱処理する場合には、半導体スペーサ層４９の成長直後に熱処理温度まで昇温すればよい。なお、活性層４７の熱処理は、成長炉から活性層４７が形成された基板３９を取り出して加熱炉に移し、その加熱炉内でRapid Thermal Anneal(RTA)によりアニールしてもよい。
【００２８】
続いて、熱処理された活性層４７を含む半導体積層構造４１上に電流狭窄用のトンネル接合層を半導体スペーサ層４９上に形成する。
【００２９】
まず、図４（ａ）に示されるように、トンネル接合層の一部を構成するＣ添加のｐ型半導体層のための半導体層５１を成長させる。Ｃ添加の半導体層５１は、例えば高濃度Ｃ添加のｐ＋＋型ＩｎＧａＡｓから成る。半導体層５１のドーピング濃度は、例えば１×１０１９〜１×１０２０atoms/ccとすることができる。半導体層５１の成長温度は、４００℃以上５００℃以下であることが好ましい。
【００３０】
次に、C添加のｐ型半導体層５１の脱水素のための熱処理を実施する（図２に示す工程Ｓ５）。ｐ型半導体層５１の熱処理は、水素（Ｈ２）や窒素（Ｎ２）といった活性水素を発生させない雰囲気で５００℃より高く６００℃未満の温度範囲において、例えば、１０分〜６０分行う。
【００３１】
活性水素を発生させない雰囲気でアニール（熱処理）を実施するのは、例えばＡｓＨ３雰囲気のように高温で分解して活性水素を発生させる雰囲気中でアニールすると、活性な水素が炭素（Ｃ）をパッシベートし、キャリアが不活性化してしまうためである。
【００３２】
また、熱処理の温度が５００℃以下では脱水素が不十分でキャリアの活性化率が低下し、熱処理の温度が６００℃以上になると炭素（Ｃ）がinterstitial siteに拡散しキャリアの活性化率が低下する。よって、５００℃より高く６００℃未満の温度で熱処理する必要がある。
【００３３】
上記半導体層５１の熱処理後、図４（ｂ）に示すように、半導体層５１上に、トンネル接合層２７の他の部分を構成するｎ型半導体層のための半導体層５３を成長させる。半導体層５３は、例えば高濃度Ｓｉ添加のｎ＋＋型ＩｎＧａＡｓから成る。半導体層５１及び半導体層５３は、互いにトンネル接合を成す。半導体層５３のドーピング濃度は、例えば１×１０１９〜１×１０２０atoms/ccとすることができる。半導体層５３の成長温度も、４００℃以上５００℃以下であることが好ましい。
【００３４】
次に、トンネル接合メサを形成するためにフォトリソグラフィによって円形レジストのマスクを形成し、このマスクを用いて半導体層５１，５３のウェットエッチングを行う。これにより、図５（ａ）に示されるように、円形のメサ形状のトンネル接合層５５が半導体スペーサ層４９上に形成される（図２に示す工程Ｓ７）。
【００３５】
続いて、図５（ｂ）に示されるように、半導体スペーサ層４９上及びトンネル接合層５５上に、第２の半導体スペーサ層のための半導体スペーサ層５７を成長させ、更にその上にコンタクト層５９を成長させる（図２に示す工程Ｓ８）。これにより、トンネル接合層５５は半導体スペーサ層５７で埋め込まれる。半導体スペーサ層５７及びコンタクト層５９は、例えばＳｉ添加のｎ型ＧａＡｓから成る。
【００３６】
続いて、図５（ｃ）に示すように、半導体スペーサ層４５上にメサ部を形成する（図２に示す工程Ｓ９）。具体的には、コンタクト層５９上にメサ構造のためのマスクを形成し、そのマスクを用いて半導体のドライエッチングを行い、メサ部６１を形成する。マスクは、例えばレジストから成る。メサ部６１は、略円柱形状であり、コンタクト層５９、半導体スペーサ層５７、トンネル接合層５５、半導体スペーサ層４９及び活性層４７を含む。メサ部６１は、半導体スペーサ層４５の一部を含んでいても良い。メサ部６１の周囲には、半導体スペーサ層４５の表面が露出している。メサ部６１とトンネル接合層５５の中心は一致している。
【００３７】
続いて、保護膜及び電極を形成する（図２に示す工程Ｓ１０）。まず、図６（ａ）に示されるように、メサ部６１の上面及び側面、並びに半導体スペーサ層４５の表面に、保護膜６３を形成する。保護膜６３は、例えばＳｉＮといったシリコン系絶縁性無機化合物からなる。保護膜６３は、半導体スペーサ層４５の表面上に設けられた第１の開口６３ａ、メサ部６１の上面に設けられた第２の開口６３ｂを含む。その後、図６（ｂ）に示すように、アノード電極６５ａおよびカソード電極６５ｂを蒸着により形成する。この際、カソード電極６５ｂは第１の開口６３ａを通して半導体スペーサ層４５に接続される。また、アノード電極６５ａは第２の開口６３ｂを通してコンタクト層５９に接続されるとともに、後述する第２のＤＢＲのための開口を有する。
【００３８】
続いて、図６（ｃ）に示されるように、第２のＤＢＲ６７のための誘電体積層を半導体スペーサ層５７上（本実施形態ではコンタクト層５９上）に形成する（図２に示す工程Ｓ１１）。誘電体積層は、交互に配置された第１の誘電体層及び第２の誘電体層を含む。第１の誘電体層は例えばＳｉＯ2膜であり、第２の誘電体層は例えばＴｉＯ2膜である。この第２のＤＢＲ６７は、例えばリフトオフ法により好適に形成される。第２のＤＢＲ６７は、アノード電極６５ａの開口に位置する。
【００３９】
以上の工程を経て作製された基板生産物をチップ状に分割することにより、図１に示した面発光半導体レーザ素子１１が好適に製造される。
【００４０】
図２に示したフローチャートに沿った面発光半導体レーザ素子の製造方法では、活性層の熱処理（図２に示す工程Ｓ２）を第１の半導体スペーサ層のための半導体スペーサ層の形成（図２に示す工程Ｓ３）の前に実施しているが、活性層の熱処理は図２に示した工程Ｓ１の後、ｐ型半導体層の形成前（図２に示す工程Ｓ４）に実施すればよい。
【００４１】
また、Ｃ添加のｐ型半導体層の熱処理（図２に示す工程Ｓ５）をｎ型半導体層の形成前（図２に示す工程Ｓ６）に実施しているが、この熱処理は、図２に示す工程Ｓ４の後で実施すればよく、例えば、ｎ型半導体層５３を形成した後や、コンタクト層５９まで成長させた後にＣ添加のｐ型半導体層の熱処理を実施してもよい。ただし、効率的に脱水素する観点から、図２に示したように、ｐ型半導体層５１の成長後、ｎ型半導体層５３の成長前に熱処理を実施することが好ましい。また、上記熱処理は、ｐ型半導体層５１やｎ型半導体層５３を成長させるための成長炉で実施することができるが、例えば、コンタクト層まで成長させた場合に熱処理する場合等には、一度成長炉から取り出して加熱炉でRapid Thermal Anneal(RTA)によりアニールすることもできる。この場合には、Ｎ２雰囲気であることが好ましい。
【００４２】
また、共振器を構成するエピタキシャル層（半導体スペーサ層４５、活性層４７、半導体スペーサ層４９、半導体スペーサ層５７、及びコンタクト層５９）の光学膜厚の総和が発振波長（共振波長）の整数倍、好ましくは２倍又は３倍になるように各層の厚さを設定するとよい。更に、活性層４７の厚さ方向の配置に関しては、上記共振器内において共振する光の強度が最大となる位置が好適である。
【００４３】
上述したように、面発光半導体レーザ素子の製造方法においては、活性層４７（１５）を形成した後、トンネル接合層５５（２７）を構成するｐ型半導体層５１（２７ａ）を形成する前に、発光特性向上のために活性層４７（１５）の熱処理であるアニールを６００℃より高く７５０℃未満の温度で実施している。そして、熱処理された活性層４７（１５）上に、トンネル接合層５５（２７）を構成するｐ型半導体層５１（２７ａ）を形成した後に、ｐ型半導体層５１（２７ａ）の脱水素のための熱処理を温度範囲５００℃より高く６００℃未満で実施している。すなわち、本実施形態の面発光半導体レーザ素子の製造方法では、活性層４７（１５）の熱処理と、トンネル接合層５５（２７）の熱処理（より具体的にはｐ型半導体層５１（２７ａ）の熱処理）とを異なる温度で別々に実施している。その結果、良好な光学特性及び素子特性が得られると共に、素子の信頼性の低下を抑制することができる。
【００４４】
この点について、（ｉ）Ｃ添加のｐ型半導体層を含むトンネル接合層を形成した後に活性層の熱処理を実施する場合、（ｉｉ）活性層を熱処理した後、トンネル接合層の熱処理を実施しない場合と比較して、詳細に説明する。
【００４５】
ＧａＩｎＮＡｓを含む活性層４７（１５）の熱処理温度は、６００℃より高く７５０℃未満であることが良好な光学特性を得るために好ましいことは前述したとおりである。
【００４６】
上記（ｉ）の場合のように、Ｃ添加のｐ型半導体層を含むトンネル接合層を形成した後に活性層を６００℃より高く７５０℃未満で熱処理すると、当該温度範囲内の温度でトンネル接合層も熱処理されることになる。トンネル接合層をこの温度範囲（６００℃より高く７５０℃未満）で熱処理すると、ｐ型半導体層に添加されているカーボンがinterstitial siteに移動してしまい素子抵抗が大きくなる。このように素子抵抗が大きくなると動作電圧の増加が生じ、結果として、例えば高周波特性が劣化する等の素子特性の劣化が生じることになる。
【００４７】
一方、上記（ｉｉ）の場合のように、活性層に熱処理を加え光学特性の改善を図る熱処理をトンネル接合層形成前に実施してトンネル接合層に何ら熱処理を加えないと、例えばトンネル接合層中の高濃度ドーピングと水素に起因する欠陥等により、通電時の光出力劣化が生じ、素子の信頼性の低下が生じる。
【００４８】
これに対して、本実施形態の面発光半導体レーザ素子１１の製造方法では、活性層４７（１５）の熱処理と、トンネル接合層５５（２７）の熱処理とを、それぞれに好適な温度範囲で別々に実施しているため、良好な光学特性及び素子特性が得られると共に、素子の信頼性が高い面発光半導体レーザ素子１１を提供できる。
【００４９】
以下、実験結果を参照してより具体的に説明する。この実験では、３つの面発光半導体レーザ素子（以下、試料１，２，３と称す）を次のようにして製造した。試料１は上記実施形態の実施例に対応し、試料２，３は比較例に対応する。なお、説明の便宜上、試料２，３を構成する各半導体層に対しても、図３〜図６の説明で各半導体層に付した符号と同様の符号を付すこととする。
【００５０】
先ず、試料１は、図３〜図６に示した面発光半導体レーザ素子の製造方法において、活性層４７を形成した後、ｐ型半導体スペーサ層４９を形成する途中で、ＡｓＨ３雰囲気中で、７００℃、１時間のアニールを実施した。その後、トンネル接合層５５の一部を構成するｐ型半導体層５１を成長させた後、Ｈ２雰囲気中で５５０℃、３０分のアニールを実施した。その後、ｎ型半導体層５３を成長させた後、図５（ａ）以降の工程を実施して試料１としての面発光半導体レーザ素子を得た。
【００５１】
試料２は、図３〜図６に示した面発光半導体レーザ素子の製造方法において、活性層４７を形成した後、ｐ型半導体スペーサ層４９を形成する途中で、Ｈ２雰囲気中で、７００℃、１時間のアニールを実施した。その後、トンネル接合層を構成するｐ型半導体層及びｎ型半導体層を成長させ、図５（ａ）以降の工程を経て試料２としての面発光半導体レーザ素子を製造した。この試料２の製造方法では、活性層４７の熱処理をする条件及びトンネル接合層５５を熱処理していない点以外は、試料１の面発光半導体レーザ素子の製造方法と同様である。
【００５２】
試料３は、基板３９上に、第１のＤＢＲのための半導体多層構造４３を成長させた後に、その半導体多層構造４３上に、第３の半導体スペーサ層のための半導体スペーサ層４５、活性層４７及びトンネル接合層５５を構成するｐ型半導体層５１及びｎ型半導体層５３を成長させた。そして、トンネル接合層５５を形成した後、半導体スペーサ層５７を成長させてからＨ２雰囲気、７００℃、１時間で活性層４７のアニールを行った後、コンタクト層５９を成長させた。その後、図５（ｃ）以降の工程を経て試料３としての面発光半導体レーザ素子を製造した。すなわち、この試料３の面発光半導体レーザ素子の製造方法は、Ｓｉ添加の半導体スペーサ層５７を成長させてから活性層４７用の熱処理のみを施している点で、試料１の面発光半導体レーザ素子の製造方法と相違するが、他の条件は試料１の場合と同様である。
【００５３】
上記のように製造した試料１，２，３の面発光半導体レーザ素子におけるレーザ閾値、微分抵抗及び最大光出力（２５℃）は表１のとおりである。
【表１】
2010056235.tif 000003
【００５４】
また、試料１，２，３に通電しレーザ光を出力させた時の光出力の変化を得た。この場合、通電初期の１００時間で光出力は、試料１，３には光出力の低下はみられなかったが、試料２に関しては約１０％の低下があった。よって、この光出力の低下に関する結果及び表１に示した結果より、本実施形態における一実施例である試料１の面発光半導体レーザ素子では、比較例である試料２，３の面発光半導体レーザ素子より素子の信頼性が良好で且つ微分抵抗が低いものが得られたことが分かる。
【００５５】
（第２の実施形態）
図７は、本発明に係る面発光半導体レーザ素子の製造方法の他の実施形態により製造される面発光半導体レーザ素子の断面図である。
【００５６】
図７に示した面発光半導体レーザ素子６９は、電流狭窄構造としてトンネル接合層を使用せずに、ＡｌＧａＡｓ層の一部を酸化させてなる電流狭窄層７１を採用している点で、図１に示した面発光半導体レーザ素子１１の構成と相違する。この相違点を中心に面発光半導体レーザ素子６９の構成について説明する。
【００５７】
面発光半導体レーザ素子６９では、基板２５上に、第１のＤＢＲ１３、第３の半導体スペーサ層２９、活性層１５及び第１の半導体スペーサ層１７がこの順に設けられており、この第１の半導体スペーサ層１７上に電流狭窄層７１が設けられている。
【００５８】
電流狭窄層７１は、ＡｌＧａＡｓからなり活性層１５上に設けられている。電流狭窄層７１は、活性層１５の中央付近上に非酸化ＡｌＧａＡｓ領域７１ａを有し、その周囲に酸化ＡｌＧａＡｓ領域７１ｂを有する。この構成では、非酸化ＡｌＧａＡｓ領域７１ａの位置および形状は、電極からの電流の閉じ込め及び電流分布を規定する。
【００５９】
この電流狭窄層７１上に、第１の半導体スペーサ層１７と同じ材料からなる第４の半導体スペーサ層７３、ｐ型半導体層２７ａ及びｎ型半導体層２７ｂからなるトンネル接合層２７、第２の半導体スペーサ層１９が積層されている。なお、前述したように、第４の半導体スペーサ層７３は、第１の半導体スペーサ層と同じ材料からなるため、換言すれば、電流狭窄層７１は、第１の半導体スペーサ層を中に配置されていることにもなる。
【００６０】
第２の半導体スペーサ層１９上に第１の電極２１及び第２のＤＢＲ２３が設けられていることは、面発光半導体レーザ素子１１の場合と同様である。
【００６１】
面発光半導体レーザ素子６９ではメサ部７３を含み、メサ部７３は、電流狭窄層７１、第４の半導体スペーサ層７３、トンネル接合層２７及び第２の半導体スペーサ層１９を含む。メサ部７３は、必要に応じてコンタクト層３５を有していても良い。メサ部７３の上面及び側面並びに第１の半導体スペーサ層１７の表面が、保護膜３７により覆われている。保護膜３７は、第１の半導体スペーサ層１７上に設けられた第１の開口、及びメサ部７３の上面に設けられた第２の開口を含む。第１の電極２１は、第２の半導体スペーサ層１９上に設けられている。第２のＤＢＲ２３は、第２の半導体スペーサ層１９上に設けられている。第１の開口を通して、第２の電極３１が第１の半導体スペーサ層１７に接続される。第１の電極２１は第２の開口を通してコンタクト層３５に接続される。また、第２の開口の中央付近には、第２のＤＢＲ２３が配置されている。
【００６２】
次に、図８及び図９を利用して、第２の実施形態における面発光半導体レーザ素子の製造方法の一例を説明する。図８及び図９は、この製造方法の工程を示す断面図である。
【００６３】
第２の実施形態の面発光半導体レーザ素子を製造する際には、第１の実施形態の面発光半導体レーザ素子１１の製造方法においてｐ型半導体スペーサ層４９を形成するまでの工程と同様の工程を実施して、図８（ａ）に示すように、基板３９上に、第１のＤＢＲのための半導体多層構造４３、第３の半導体スペーサ層のための半導体スペーサ層４５、活性層４７及び第１の半導体スペーサ層のための半導体スペーサ層４９を形成する。活性層４７を形成した後に、半導体スペーサ層４９の成長中又は成長直後に活性層４７を熱処理する点も第１の実施形態の場合と同様である。
【００６４】
次に、図８（ｂ）に示すように、半導体スペーサ層４９上に電流狭窄層となるＡｌＧａＡｓ層７７を成長させる。次いで、第４の半導体スペーサ層となる半導体スペーサ層７９を成長させる。半導体スペーサ層７９は、半導体スペーサ層４９の材料と同じ材料である。すなわち、半導体スペーサ層７９を成長させることは、半導体スペーサ層４９を再成長させることに対応する。半導体スペーサ層７９を成長させた後、ｐ型半導体層５１及びｎ型半導体層５３を成長させてトンネル接合層５５を形成する。トンネル接合層５５の形成の際に、ｐ型半導体層５１を成長させた後にｐ型半導体層５１を熱処理することは第１の実施形態の場合と同様である。
【００６５】
続いて、図８（ｃ）に示すように、トンネル接合層５５上に、第２の半導体スペーサ層のための半導体スペーサ層５７及びコンタクト層５９を成長させる。そして、図９（ａ）に示すようにメサ部を形成する。メサ部８１は、図５（ｃ）においてメサ部６１を形成した場合と同様の方法で形成することができる。
【００６６】
メサ部８１を形成した後、図９（ｂ）に示すように、ＡｌＧａＡｓ層７７を酸化する。この酸化により、メサ部８１の側面側から順次ＡｌＧａＡｓ層７７が酸化され酸化ＡｌＧａＡｓ領域８３ｂが形成される。そして、ＡｌＧａＡｓ層７７の中央付近のみ酸化されていない非酸化ＡｌＧａＡｓ領域８３ａが形成されるように酸化を停止することによって、電流狭窄層８３を形成する。
【００６７】
このように電流狭窄層８３を形成した後に、図６（ａ）〜図６（ｂ）に示した工程と同様の工程を実施することにより、図８に示した面発光半導体レーザ素子６９を得る。
【００６８】
第２の実施形態の面発光半導体レーザ素子６９の製造方法においても、活性層の熱処理と、トンネル接合層の炭素添加のｐ型半導体層の熱処理とを、それぞれに適した温度で別々に実施しているため、上記面発光半導体レーザ素子の製造方法は、第１の実施形態の場合と同様の作用効果を有する。
【００６９】
本発明による面発光半導体レーザ素子の製造方法は、上記した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態において、活性層は、ＧａＩｎＮＡｓを含んで構成されていればよい。また、基板３９は半絶縁性のものに限定されず、半導体基板であればよい。
【図面の簡単な説明】
【００７０】
【図１】本発明に係る面発光半導体レーザ素子の製造方法により製造される第１の実施形態の断面図である。
【図２】図１に示した面発光半導体レーザ素子の製造方法の一例を示すフローチャートである。
【図３】（ａ）図２に示した工程Ｓ１、（ｂ）図２に示した工程Ｓ２，３をそれぞれ説明するための断面図である。
【図４】（ａ）図２に示した工程Ｓ４，Ｓ５、（ｂ）図２に示した工程Ｓ６をそれぞれ説明するための断面図である。
【図５】（ａ）図２に示した工程Ｓ７、（ｂ）図２に示した工程Ｓ８、（ｃ）図２に示した工程Ｓ９をそれぞれ説明するための断面図である。
【図６】（ａ）図２に示した工程Ｓ１０、（ｂ）図２に示した工程Ｓ１１、（ｃ）図２に示した工程Ｓ１２をそれぞれ説明するための断面図である。
【図７】本発明に係る面発光半導体レーザ素子の製造方法の他の実施形態により製造される面発光半導体レーザ素子の断面図である。
【図８】（ａ）第１の半導体スペーサ層を形成するまでの工程、（ｂ）（ａ）の工程後、トンネル接合層を形成するまでの工程、（ｃ）（ｂ）の工程後、コンタクト層を形成するまでの工程をそれぞれ説明するための断面図である。
【図９】（ａ）メサ部を形成する工程、（ｂ）電流狭窄層を形成する工程をそれぞれ説明するための断面図である。
【符号の説明】
【００７１】
１１…面発光半導体レーザ素子、１５…活性層、１７…第１の半導体スペーサ層、１９…第２の半導体スペーサ層、２７…トンネル接合層、２７ａ…Ｃ添加のｐ型半導体層、３９…基板、４７…活性層、４９…半導体スペーサ層（第１の半導体スペーサ層）、５１…Ｃ添加のｐ型半導体層、５３…ｎ型半導体層、５５…トンネル接合層、５７…第２の半導体スペーサ層、６９…面発光半導体レーザ素子。
【図１】
2010056235.tif 000004
【図２】
2010056235.tif 000005
【図３】
2010056235.tif 000006
【図４】
2010056235.tif 000007
【図５】
2010056235.tif 000008
【図６】
2010056235.tif 000009
【図７】
2010056235.tif 000010
【図８】
2010056235.tif 000011
【図９】
2010056235.tif 000012