(57)【要約】【課題】製造過程の絶縁膜の剥離や飛散を抑制して半導体装置を歩留まり良く製造する。【解決手段】ウェーハの上方に下地となる第１絶縁膜を介して第２絶縁膜を形成し（ステップＳ１，Ｓ２）、熱処理を行った後（ステップＳ３，Ｓ４）、その熱処理後の第２絶縁膜の一部を選択的に除去する（ステップＳ５）。熱処理の間、第１絶縁膜を第２絶縁膜で覆い、熱処理時の第１絶縁膜の剥離及び飛散を抑制する。【選択図】図１
2010206060.tif 000002
【特許請求の範囲】
【請求項１】
ウェーハの上方に第１絶縁膜を形成する工程と、
前記第１絶縁膜の上方に第２絶縁膜を形成する工程と、
前記第１，第２絶縁膜が形成された前記ウェーハの熱処理を行う工程と、
前記熱処理後、前記第２絶縁膜の一部を選択的に除去し、前記第１絶縁膜を露出させる工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記第２絶縁膜を、前記第１絶縁膜の上方に塗布して形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記熱処理は、所定温度条件で行われる第１熱処理と、当該第１熱処理より高温条件で行われる第２熱処理とを含むことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記ウェーハの端部上方に形成された前記第２絶縁膜を選択的に除去することを特徴とする請求項１乃至３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記第２絶縁膜の一部を選択的に除去した後、
一部を選択的に除去して形成される前記第２絶縁膜の端を覆う第３絶縁膜を形成する工程をさらに有することを特徴とする請求項１乃至４のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置の配線層における絶縁膜として、いわゆる低誘電率膜が用いられるようになってきている。低誘電率膜の形成には、塗布法やＣＶＤ（Chemical Vapor Deposition）法が広く利用されている。また、低誘電率膜の形成に関しては、その下地となる絶縁膜との密着性を高めるために、その下地膜にプラズマを照射して変質層を形成した後、低誘電率膜を形成する手法等が提案されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１０−２０９２７５号公報
【特許文献２】特開２００３−２８９１０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体製造プロセスでは、ウェーハの上方に下地膜を介して低誘電率膜を形成する場合、ウェーハの端側に低誘電率膜の端が露出していると、その剥離が起こり易くなるため、低誘電率膜の端部が選択的に除去されることが行われている。しかし、後続プロセスにおいて、そのような低誘電率膜の端部除去によって露出した下地膜の剥離が発生し、剥離した下地膜が低誘電率膜上に飛散することで、製品歩留まりが低下してしまう場合があった。
【０００５】
なお、このような問題は、下地膜と低誘電率膜との組合せに限らず、上層側の絶縁膜の一部を除去し、それにより下層側の絶縁膜を露出させ、その状態で熱処理を行うような場合には、同様に発生し得る。
【課題を解決するための手段】
【０００６】
本発明の一観点によれば、ウェーハの上方に第１絶縁膜を形成する工程と、前記第１絶縁膜の上方に第２絶縁膜を形成する工程と、前記第１，第２絶縁膜が形成された前記ウェーハの熱処理を行う工程と、前記熱処理後、前記第２絶縁膜の一部を選択的に除去し、前記第１絶縁膜を露出させる工程と、を有する半導体装置の製造方法が提供される。
【発明の効果】
【０００７】
開示の半導体装置の製造方法によれば、製造過程の絶縁膜の剥離や飛散を抑制し、歩留まり良く半導体装置を製造することが可能になる。
【図面の簡単な説明】
【０００８】
【図１】半導体装置形成フローの一例を示す図である。
【図２】半導体装置形成フローの各工程の説明図であって、（Ａ）は塗布膜形成工程の要部断面模式図、（Ｂ）は熱処理工程の要部断面模式図、（Ｃ）は低誘電率膜除去工程の要部断面模式図、（Ｄ）はキャップ膜形成工程の要部断面模式図である。
【図３】低誘電率膜除去後の平面模式図である。
【図４】除去装置の一例の概略図であって、（Ａ）は要部断面模式図、（Ｂ）は要部平面模式図である。
【図５】半導体装置形成フローの別例を示す図である。
【図６】半導体装置形成フローの別例の各工程の説明図であって、（Ａ）は塗布膜形成工程の要部断面模式図、（Ｂ）は低誘電率膜除去工程の要部断面模式図、（Ｃ）は熱処理工程の要部断面模式図、（Ｄ）はキャップ膜形成工程の要部断面模式図である。
【図７】後続プロセスの説明図であって、（Ａ）は平坦化工程の要部断面模式図、（Ｂ）はプラグ及び配線形成工程の要部断面模式図である。
【図８】トランジスタ及びプラグ形成工程の要部断面模式図である。
【図９】配線材料形成工程の要部断面模式図である。
【図１０】パターニング工程の要部断面模式図である。
【図１１】下地膜形成工程の要部断面模式図である。
【図１２】塗布膜形成工程の要部断面模式図である。
【図１３】熱処理工程の要部断面模式図である。
【図１４】低誘電率膜除去工程の要部断面模式図である。
【図１５】キャップ膜形成工程の要部断面模式図である。
【発明を実施するための形態】
【０００９】
以下、低誘電率膜を用いた半導体装置を例に、その形成方法について説明する。
まず、半導体装置の形成において、低誘電率膜は、トランジスタ等の素子、プラグ、配線等を形成したウェーハの上方に、例えば、それらを保護する膜を下地にして、形成される。低誘電率膜は、ウェーハの上方に、例えば、塗布法やＣＶＤ法を用いて形成することができる。
【００１０】
例えば、塗布法を用いる場合には、その低誘電率膜の材料として、水素シルセスキオキサン（ＨＳＱ）やシラノール等の無機系材料を含むものや、メチルシルセスキシオキサン（ＭＳＱ）やアルコキシシラン等の有機系材料を含むものを用いることができる。このような材料をウェーハの上方に塗布した後、熱処理を行って乾燥及び固化することで、低誘電率膜を形成することができる。このような材料を用いて形成される低誘電率膜は、その比誘電率が、層間絶縁膜として広く利用されている酸化シリコン（ＳｉＯ2）の比誘電率（約４）より低くなり、このような低誘電率膜を配線層に用いることは、配線層における容量低減等の面で有効である。
【００１１】
一例として、このように塗布法を用いて低誘電率膜を形成する場合の半導体装置の形成フローを示す。
図１は半導体装置形成フローの一例を示す図である。図２は半導体装置形成フローの各工程の説明図であって、（Ａ）は塗布膜形成工程の要部断面模式図、（Ｂ）は熱処理工程の要部断面模式図、（Ｃ）は低誘電率膜除去工程の要部断面模式図、（Ｄ）はキャップ膜形成工程の要部断面模式図である。なお、図２では、便宜上、ウェーハに形成されるトランジスタ等の素子、プラグ、配線等については図示は省略している。
【００１２】
まず、図１及び図２（Ａ）に示すように、トランジスタ等の素子、プラグ、配線等が形成されたウェーハ１上に、下地膜２を形成する（ステップＳ１）。そして、その下地膜２上に、塗布法を用い、低誘電率膜の前駆体となる塗布膜３ａを形成する（ステップＳ２）。
【００１３】
下地膜２は、ウェーハ１に形成されたトランジスタや配線等を吸湿等から保護し、さらに、下地膜２上に形成される低誘電率膜の密着性を確保する等の目的で、ウェーハ１上に形成する。この下地膜２には、例えば、窒素含有酸化シリコン（ＳｉＯＮ）膜を用いることができ、ＳｉＯＮ膜は、例えば、プラズマＣＶＤ法を用いて形成することができる。
【００１４】
なお、下地膜２には、ＳｉＯＮ膜のほか、炭素含有酸化シリコン（ＳｉＯＣ）膜、窒化シリコン（ＳｉＮ）膜、酸化シリコン（ＳｉＯ）膜、炭化シリコン（ＳｉＣ）膜等も用いることができる。これらの膜の形成方法・形成条件は、その種類等に応じて設定すればよい。下地膜２の材料及び形成方法・形成条件は、耐湿性や、その上に形成する低誘電率膜との密着性等を考慮して設定することができる。
【００１５】
下地膜２上に塗布する塗布膜３ａの材料には、例えば、ＨＳＱが用いられる。塗布膜３ａは、スピンコーター等の所定の装置（後述の図４に例示する装置２０等。）を使用し、下地膜２の形成まで行ったウェーハ１を回転させて、その下地膜２上にスピンコーティングすることによって形成する。このように塗布膜３ａをスピンコーティングにより形成すると、塗布膜３ａは、平面的に、ウェーハ１上に下地膜２を形成した基板の中心から端に至る全面に形成されるようになる。
【００１６】
このようにしてウェーハ１上に下地膜２及び塗布膜３ａを形成した後は、図１及び図２（Ｂ）に示すように、ベーク処理及びキュア処理を行い（ステップＳ３，Ｓ４）、塗布膜３ａを乾燥及び固化し、それを低誘電率膜３にする。
【００１７】
ベーク処理は、例えば、ウェーハ１上に下地膜２及び塗布膜３ａを形成した基板をホットプレート上に載置し、塗布膜３ａを完全に固化させないような温度条件を用いる等、所定の温度条件で、所定時間、熱処理することにより行う。例えば、塗布膜３ａにＨＳＱを用いた場合には、１５０℃〜３５０℃程度の温度で、数分間、ベーク処理を行う。なお、ベーク処理は、複数回に分けて行うことができ、例えば、異なる温度のベーク処理を同じ時間で複数回行ったり、同じ温度で時間を変えたベーク処理を複数回行ったり、或いは温度と時間を変えたベーク処理を複数回行ったりすることも可能である。
【００１８】
キュア処理は、例えば、ベーク処理まで行った基板を所定の炉内に配置し、ベーク処理よりも高温の条件を用いる等、塗布膜３ａが固化可能な温度条件で、所定時間、熱処理することにより行う。例えば、塗布膜３ａにＨＳＱを用いた場合には、３５０℃〜４５０℃程度の温度で、数十分間のキュア処理を行うことで、固化された低誘電率膜３を形成する。
【００１９】
このようなベーク処理及びキュア処理を行った後は、図１及び図２（Ｃ）に示すように、下地膜２上に形成された低誘電率膜３の端部を、選択的に除去する（ステップＳ５）。
ここで、図３は低誘電率膜除去後の平面模式図である。また、図４は除去装置の一例の概略図であって、（Ａ）は要部断面模式図、（Ｂ）は要部平面模式図である。
【００２０】
低誘電率膜３は、図３に示すように、ウェーハ１上に下地膜２を形成した基板の周縁部、例えば、平面的にウェーハ１の端から中心側に数ｍｍ程度の幅の周縁部上方の部分を、選択的に除去する。このような低誘電率膜３の選択的除去は、例えば、図４に示すような装置２０を使用し、ウェット処理とドライ処理のいずれによっても行うことができる。
【００２１】
図４に示したように、低誘電率膜３の選択的除去に使用可能な装置２０は、チャンバ２１内に、ウェーハ１上に下地膜２及び低誘電率膜３を形成した基板が載置されるステージ２２を備えている。ステージ２２は、回転機構部２３によって回転可能になっている。ステージ２２と対向する位置には、ステージ２２に載置された基板の低誘電率膜３に向かって、それを除去可能な所定の流体２４ａが噴射される、ノズル２４が設けられている。
【００２２】
流体２４ａとしては、低誘電率膜３の選択的除去をウェット処理で行う場合には、例えば、シンナー（シクロヘキサノン（Ｃ6Ｈ10Ｏ）を含むもの等）を用いることができる。また、低誘電率膜３の選択的除去をドライ処理で行う場合には、流体２４ａとして、例えば、トリフルオロメタン（ＣＨＦ3）、メタン（ＣＨ4）、又は六フッ化硫黄（ＳＦ6）を用いることができる。
【００２３】
低誘電率膜３の選択的除去を行う際には、ウェーハ１上に下地膜２及び低誘電率膜３を形成した基板をステージ２２上に載置し、そのステージ２２を回転機構部２３によって回転させながら、その端部に対し、ノズル２４から所定の流体２４ａを噴射する。これにより、基板周縁部の低誘電率膜３が選択的に除去されるようになる。
【００２４】
なお、この図４に示した装置２０は、低誘電率膜３の選択的除去に先立って行われる、スピンコーティングによる塗布膜３ａの形成にも使用することができる。例えば、塗布膜３ａの材料を吐出可能な別のノズル（図示せず。）を設けておき、ステージ２２を回転させながら、そのノズルから、ウェーハ１上に形成した下地膜２に対して、塗布膜３ａの材料を吐出する。これにより、図２（Ａ）に示したように、下地膜２上に塗布膜３ａを形成することができる。
【００２５】
以上述べたような手法で低誘電率膜３の端部を選択的に除去するのには、次のような理由がある。
形成した低誘電率膜３上には、その後、キャップ膜が形成される。このキャップ膜の形成後、仮にウェーハ１の端側に低誘電率膜３の端が露出していると、その露出している端を起点に低誘電率膜３が剥離してしまう可能性がある。
【００２６】
そのため、このように低誘電率膜３の端部を選択的に除去し、それに続き、図１及び図２（Ｄ）に示すように、低誘電率膜３上、及びその選択的除去で露出した下地膜２上に、キャップ膜４を形成する（ステップＳ６）。それにより、選択的除去後の低誘電率膜３の端をキャップ膜４で覆って保護し、低誘電率膜３の剥離を抑制する。
【００２７】
なお、キャップ膜４には、例えば、ＳｉＯ膜を用いることができる。ＳｉＯ膜は、例えば、プラズマＣＶＤ法を用いて形成することができる。ＳｉＯ膜のほか、ＳｉＣ膜、ＳｉＯＣ膜、ＳｉＮ膜等を用いることもできる。
【００２８】
キャップ膜４の形成後は、例えば、ＣＭＰ（Chemical Mechanical Polishing）による平坦化を経て、ウェーハ１に既に形成されている配線等に電気的に接続されるプラグ及び上層配線を形成するプロセスが実施される。
【００２９】
以上説明したように、図１及び図２に示したフローでは、ウェーハ１上に下地膜２及び塗布膜３ａを形成した後（ステップＳ１，Ｓ２）、ベーク処理及びキュア処理を行って（ステップＳ３，Ｓ４）、形成された低誘電率膜３の端部を選択的に除去する（ステップＳ５）。
【００３０】
これに対し、例えば、ウェーハ１上に下地膜２及び塗布膜３ａを形成した後に、まずその塗布膜３ａの端部を選択的に除去し、それからベーク処理及びキュア処理を行う方法も考えられる。但し、この方法では、以下に示すような現象が生じてしまう場合がある。
【００３１】
まず、このような別例の半導体装置形成フローについて説明する。
図５は半導体装置形成フローの別例を示す図である。図６は半導体装置形成フローの別例の各工程の説明図であって、（Ａ）は塗布膜形成工程の要部断面模式図、（Ｂ）は低誘電率膜除去工程の要部断面模式図、（Ｃ）は熱処理工程の要部断面模式図、（Ｄ）はキャップ膜形成工程の要部断面模式図である。なお、図６では、便宜上、ウェーハ１に形成されるトランジスタ等の素子、プラグ、配線等については図示は省略している。
【００３２】
まず、図５及び図６（Ａ）に示すように、トランジスタや配線等が形成されたウェーハ１上に下地膜２及び塗布膜３ａを形成する（ステップＳ１１，Ｓ１２）。次いで、図５及び図６（Ｂ）に示すように、その塗布膜３ａの端部を選択的に除去する（ステップＳ１３）。その後、図５及び図６（Ｃ）に示すように、所定条件でベーク処理及びキュア処理を行う（ステップＳ１４，１５）。このように、この図５に例示するフローの場合、上層の塗布膜３ａを除去し、下層の下地膜２が露出した状態で、ベーク処理及びキュア処理が実施される。
【００３３】
ところが、このベーク処理及びキュア処理の際、特により高温で行われるキュア処理の際には、図６（Ｃ）に示したように、塗布膜３ａの選択的除去によって露出した部分の下地膜２が、熱処理時に加わる熱ストレスにより、剥離してしまう場合がある。さらに、その下地膜２からの剥離物２ａが、下地膜２上に形成される低誘電率膜３の上、例えば、製品チップを形成する領域の上に、飛散して付着してしまう場合がある。
【００３４】
なお、このような剥離物２ａの発生には、下地膜２の材質や形成方法・形成条件、下地膜２の端部が露出する状態で行われる熱処理の温度等が影響してくる。このほか、露出する下地膜２の端部直下に接している膜の種類等も影響してくる（但し、図２，図６では、便宜上、下地膜２の下層をウェーハ１として図示し、細部の図示を省略している。）。
【００３５】
そして、図５及び図６（Ｄ）に示すように、キャップ膜４は、このような剥離物２ａが付着した低誘電率膜３、及び露出する下地膜２の端部上に、形成される（ステップＳ１６）。ここで形成したキャップ膜４には、例えば、剥離物２ａが付着していた部分に凸部４ａができるような場合もある。
【００３６】
キャップ膜４の形成後は、例えば、キャップ膜４を平坦化し、ウェーハ１に既に形成されている配線等に電気的に接続されるプラグ及び上層配線を形成するための後続のプロセスが実施される。
【００３７】
ここで、図７は後続プロセスの説明図であって、（Ａ）は平坦化工程の要部断面模式図、（Ｂ）はプラグ及び配線形成工程の要部断面模式図である。
上記のように剥離物２ａが存在する状態で形成されたキャップ膜４の平坦化を行うと、図７（Ａ）に示すように、剥離物２ａがキャップ膜４と共に除去され、残るキャップ膜４に凹部４ｂが形成されてしまう場合がある。
【００３８】
そして、プラグ及び配線の形成工程では、まず、キャップ膜４、低誘電率膜３及び下地膜２を貫通するコンタクトホール（図示せず。）の形成が行われる。このようなコンタクトホールの形成を経て、タングステン（Ｗ）等のプラグ材料の堆積、キャップ膜４上の不要プラグ材料等の研磨、アルミニウム（Ａｌ）等を含む配線材料の堆積、及びそのパターニングが行われる。それにより、キャップ膜４、低誘電率膜３及び下地膜２を貫通するプラグ（図示せず。）を形成すると共に、図７（Ｂ）に示すように、キャップ膜４上に配線５を形成する。
【００３９】
しかし、このとき、キャップ膜４に、剥離物２ａに起因した凹部４ｂが形成されていると、その凹部４ｂ内には、配線５の形成に先立って堆積されたプラグ材料６が埋め込まれてしまうようになる。キャップ膜４の凹部４ｂの位置によっては、図７（Ｂ）に示したように、隣接する配線５の間を短絡するように、プラグ材料６が埋め込まれてしまう場合もある。このような現象が生じたチップは不良となり、従って、得られる製品チップの歩留まりが低下してしまうようになる。
【００４０】
このように、塗布膜３ａの選択的除去を行って下地膜２を露出させた後に、比較的高温の熱処理を行うと、下地膜２の剥離物２ａが発生して、後続プロセスで不具合が生じ、結果的に歩留まりの低下を引き起こしてしまう場合がある。
【００４１】
一方、上記の図１及び図２に示したフローによれば、塗布膜３ａの形成後、比較的高温の熱処理まで行ってから、それによって形成された低誘電率膜３の端部を選択的に除去する。そのため、下地膜２は、熱処理時には塗布膜３ａ又は低誘電率膜３によって覆われ、熱処理時に加わる熱ストレスによって剥離してしまうことがなくなる。従って、そのような下地膜２の剥離に起因する歩留まりの低下を効果的に抑制することが可能になる。
【００４２】
以下、上記の図１及び図２に示したような半導体装置形成フローの適用例について、より具体的に説明する。
図８はトランジスタ及びプラグ形成工程の要部断面模式図である。
【００４３】
まず、図８に示すように、半導体基板３１に形成した素子分離領域３１ｃによって画定された素子領域に、ＭＯＳ（Metal Oxide Semiconductor）トランジスタ３２を形成する。
【００４４】
半導体基板３１には、シリコン（Ｓｉ）基板のほか、化合物半導体基板、ＳＯＩ（Silicon On Insulator）基板、ＧＯＩ（Germanium On Insulator）基板等、種々のものが、形成する製品チップの種類に応じて用いられる。
【００４５】
素子分離領域３１ｃは、半導体基板３１にＳＴＩ（Shallow Trench Isolation）法や熱酸化法を用いて形成することができる。ここでは、ＳＴＩ法を用いて素子分離領域３１ｃを形成した場合を図示している。
【００４６】
ＭＯＳトランジスタ３２は、例えば、次のような流れで形成することができる。まず、素子分離領域３１ｃで画定された素子領域に、ゲート絶縁膜３２ａを介して、ポリシリコン等を用いてゲート電極３２ｂを形成した後、所定導電型の不純物を所定条件で注入してエクステンション領域３２ｃを形成する。その後、絶縁膜の形成とエッチバックにより、ゲート電極３２ｂの側壁にサイドウォール３２ｄを形成し、所定導電型の不純物を所定条件で注入してソース・ドレイン領域３２ｅを形成する。さらに、ゲート電極３２ｂ及びソース・ドレイン領域３２ｅの表面にシリサイド層等の金属間化合物層３２ｆを形成する。
【００４７】
このようにしてＭＯＳトランジスタ３２を形成した後は、層間絶縁膜３３を形成する。層間絶縁膜３３には、例えば、ＢＰＳＧ（Boron Phospho Silicate Glass）膜、ＳｉＯ膜、又はそれらの積層体等を用いることができる。ＢＰＳＧ膜及びＳｉＯ膜は、いずれもＣＶＤ法を用いて形成することができる。
【００４８】
層間絶縁膜３３の形成後は、フォトリソグラフィ技術を用い、ＭＯＳトランジスタ３２のソース・ドレイン領域３２ｅに達するコンタクトホール３４を形成する。ここでは、このコンタクトホール３４と同時に、製品チップが形成されない半導体基板３１の端部３１ａ上方にも、コンタクトホール（ダミーホール）３４ａが形成される場合を例示している。
【００４９】
コンタクトホール３４の形成後は、チタン（Ｔｉ）や窒化チタン（ＴｉＮ）等のバリア膜材料３５の堆積と、Ｗ等のプラグ材料３６の堆積を順に行い、ＣＭＰにより層間絶縁膜３３の表面まで研磨する。これにより、コンタクトホール３４には、バリア膜材料３５を介してプラグ材料３６が埋め込まれたプラグ３７が形成される。なお、ＴｉＮ等のバリア膜材料３５は、例えば、スパッタ法を用いて形成することができ、また、Ｗ等のプラグ材料３６は、例えば、ＣＶＤ法を用いて形成することができる。
【００５０】
このプラグ３７の形成時には、バリア膜材料３５及びプラグ材料３６の形成に用いる装置の種類により、半導体基板３１の端部３１ａ上方にあるダミーホール３４ａにも、バリア膜材料３５やプラグ材料３６が堆積される場合がある。ここでは、バリア膜材料３５については、図面上３つある全てのダミーホール３４ａに堆積されており、プラグ材料３６については、図面上３つあるダミーホール３４ａのうち最も内側にあるダミーホール３４ａにだけ若干堆積されている場合を例示している。
【００５１】
このような形成領域の違いは、用いる装置の種類、具体的には、形成時に半導体基板３１を保持する保持機構が、半導体基板３１の端面３１ｂからどの程度内側まで覆うのか、或いは全く覆わないのかによって現れてくる。このように、用いる装置の半導体基板３１の保持機構の違いにより、上記のバリア膜材料３５及びプラグ材料３６のように、半導体基板３１上の形成領域に違いが出てくる。
【００５２】
上記のようにしてプラグ３７を形成した後は、配線形成を行う。
図９は配線材料形成工程の要部断面模式図、図１０はパターニング工程の要部断面模式図である。
【００５３】
プラグ３７の形成後、まず、図９に示すように、例えば、Ｔｉ層３８ａ、ＴｉＮ層３８ｂ、アルミニウム銅（ＡｌＣｕ）層３８ｃ、及びＴｉＮ層３８ｄを順に形成する。これらの層は、いずれもスパッタ法を用いて形成することができる。例えば、Ｔｉ層３８ａを膜厚２５ｎｍで、ＴｉＮ層３８ｂを膜厚５０ｎｍで、ＡｌＣｕ層３８ｃを膜厚３６０ｎｍで、ＴｉＮ層３８ｄを膜厚１２０ｎｍで、それぞれ形成する。
【００５４】
なお、各層の形成に用いる装置は異なっていてもよく、その場合、各層の形成領域には違いが生じてくる。ここでは、Ｔｉ層３８ａが半導体基板３１の中心部からプラグ３７上まで、ＴｉＮ層３８ｂ，３８ｄがダミーホール３４ａまで、ＡｌＣｕ層３８ｃがダミーホール３４ａの手前まで、それぞれ形成されている場合を例示している。
【００５５】
Ｔｉ層３８ａ、ＴｉＮ層３８ｂ、ＡｌＣｕ層３８ｃ、及びＴｉＮ層３８ｄの形成後は、図１０に示すように、フォトリソグラフィ技術を用い、これらの層のパターニングを行い、所定形状の１層目の配線３９を形成する。
【００５６】
配線３９の形成後は、下地膜の形成を行う。
図１１は下地膜形成工程の要部断面模式図である。
配線３９の形成後、図１１に示すように、下地膜４０を形成する。下地膜４０は、配線３９やより下層のＭＯＳトランジスタ３２等を水分の浸入から保護する目的等で形成される。このような下地膜４０として、ここでは、膜厚２００ｎｍのＳｉＯＮ膜を形成する。ＳｉＯＮ膜は、例えば、その膜成分を含むプラズマを用いて形成する。なお、ここでは、配線３９の形成まで行った半導体基板３１上方の、その端面３１ｂに至る全面に、下地膜４０が形成されている場合を例示しており、半導体基板３１の端部３１ａ上方では、ダミーホール３４ａに残る空洞内にも下地膜４０が埋め込まれている。
【００５７】
下地膜４０の形成後は、塗布膜の形成を行う。
図１２は塗布膜形成工程の要部断面模式図である。
下地膜４０の形成後、図１２に示すように、塗布膜４１ａを形成する。塗布膜４１ａの材料として、ここでは、ＨＳＱを用いる。このような塗布膜４１ａを、例えば、上記の図４に示したような装置２０を用い、下地膜４０上に、膜厚３４０ｎｍとなるようにスピンコーティングして形成する。塗布膜４１ａは、このようにスピンコーティングにより形成するため、平面的に、端面３１ｂまで形成された下地膜４０上の全面に形成されるようになる。
【００５８】
塗布膜４１ａの形成後は、ベーク処理及びキュア処理を行う。
図１３は熱処理工程の要部断面模式図である。
塗布膜４１ａの形成後、まず、ベーク処理を行う。ベーク処理は、例えば、ホットプレートを用い、不活性ガス雰囲気中、１５０℃で１分間、２００℃で１分間、３５０℃で１分間の条件で、３回に分けて行う。このようなベーク処理により、塗布膜４１ａの乾燥が行われる。これにより、塗布膜４１ａの急激な収縮を抑えながら、乾燥を行う。
【００５９】
ベーク処理後は、キュア処理を行う。キュア処理は、例えば、炉を用い、不活性ガス雰囲気中、４００℃で６０分間の条件で行う。このようなキュア処理により、塗布膜４１ａは固化され、それにより、図１３に示すように低誘電率膜４１が形成されるようになる。
【００６０】
このような熱処理の間、下地膜４０は塗布膜４１ａ又は低誘電率膜４１によって覆われている。そのため、熱ストレスによる下地膜４０の剥離を効果的に抑制することができる。
【００６１】
低誘電率膜４１の形成後は、その端部の選択的除去を行う。
図１４は低誘電率膜除去工程の要部断面模式図である。
ベーク処理及びキュア処理の後、図１４に示すように、形成された低誘電率膜４１の端部を選択的に除去する。例えば、上記の図４に示したような装置２０を用い、低誘電率膜４１の形成まで行った基板を回転させながら、ノズル２４から流体２４ａとしてシンナーを噴射し、半導体基板３１の端部３１ａ上方の低誘電率膜４１を選択的に除去する。その際、低誘電率膜４１は、例えば、半導体基板３１の端面３１ｂから内側に、２．５ｍｍ±０．５ｍｍの幅で除去する。
【００６２】
このように低誘電率膜４１の端部を選択的に除去することにより、その端が、半導体基板３１の端面３１ｂ側に露出しなくなり、さらに、後に形成されるキャップ膜で覆われるようになるため、低誘電率膜４１の剥離を効果的に抑制することができる。また、下地膜４０は、このような選択的除去が終了するまで塗布膜４１ａ又は低誘電率膜４１で覆われているため、この選択的除去に先立って行われる熱処理の際に熱ストレスで剥離してしまうことがない。
【００６３】
このように低誘電率膜４１の選択的除去を行った後は、キャップ膜の形成を行う。
図１５はキャップ膜形成工程の要部断面模式図である。
低誘電率膜４１の選択的除去を行った後、図１５に示すように、キャップ膜４２を形成する。キャップ膜４２として、ここでは、ＳｉＯ膜を全面に形成する。ＳｉＯ膜は、例えば、その膜成分を含むプラズマを用いて形成する。キャップ膜４２は、例えば、まず全面に膜厚１６００ｎｍで形成し、その後、ＣＭＰにより、配線３９の上面から５００ｎｍの厚さになるように平坦化する。
【００６４】
上記のように、ここでは、熱処理前に塗布膜４１ａの選択的除去を行わず、熱処理による低誘電率膜４１の形成後にその選択的除去を行うようにしている。熱処理時には、下地膜４０が塗布膜４１ａ又は低誘電率膜４１によって覆われるため、下地膜４０から剥離物が発生せず、剥離物が低誘電率膜４１上に飛散することもない。そのため、このキャップ膜４２のＣＭＰによる平坦化の際には、飛散した下地膜４０の剥離物に起因した凹部の形成が起こらず、良好な平坦性を有するキャップ膜４２を得ることができる。
【００６５】
キャップ膜４２の形成後は、その平坦化を経て、上層の配線を、上記同様の手順で形成していけばよい。例えば、まず、配線３９に達するコンタクトホールの形成、バリア膜材料及びプラグ材料の堆積、不要堆積物のＣＭＰによる研磨を行って、配線３９に接続されたプラグを形成する。そして、Ｔｉ層、ＴｉＮ層、ＡｌＣｕ層、ＴｉＮ層を順に積層した後、パターニングを行うことで、２層目の配線を形成する。３層目以降の配線についても、下地膜の形成から同様に行っていけばよい。
【００６６】
なお、以上の説明では、塗布法を用いて低誘電率膜を形成する場合を例にして述べたが、上記手法は、プラズマＣＶＤ法や液相ＣＶＤ法等の他の方法を用いて低誘電率膜を形成する場合にも同様に適用可能である。即ち、そのような手法を用いて低誘電率膜を形成した場合にも、形成後、その熱処理を行ってから、その端部を選択的に除去するようにすることで、熱処理時に、その低誘電率膜の下地として形成した下地膜の剥離及び飛散を抑えることができる。
【００６７】
また、上記手法は、勿論、ダマシンプロセスを用いた配線層の形成にも同様に適用可能である。即ち、ウェーハ上方に形成された絶縁膜にトレンチを形成し、そのトレンチ内に銅（Ｃｕ）等を含む配線材料を埋め込んだ後、下地膜を形成し、さらにその上に層間絶縁膜として低誘電率膜を形成するような場合等にも適用可能である。この場合は、トレンチに配線材料を埋め込んだウェーハ上方の絶縁膜上に下地膜を形成し、その上に低誘電率膜又はその前駆体を形成し、熱処理を行ってそれを最終的な低誘電率膜とした後に、その低誘電率膜の端部を選択的に除去するようにすればよい。
【００６８】
また、以上の説明では、下地膜上に低誘電率膜を形成する場合を例にして述べたが、上記手法は、複数層の下地膜上に低誘電率膜を形成する場合にも同様に適用可能である。即ち、下地膜が複数層の場合にも、その上に低誘電率膜又はその前駆体を形成し、熱処理を行ってそれを最終的な低誘電率膜とした後に、その低誘電率膜の端部を選択的に除去するようにすればよい。
【００６９】
さらに、この場合には、低誘電率膜の端部を除去する際、それと共に、複数層の下地膜のうち、上層側の下地膜の端部も除去し、下層側にある下地膜を露出させるようにしてもよい。これにより、露出させる下地膜の剥離及び飛散を抑制することが可能になる。このように、露出させる下地膜は、必ずしも低誘電率膜の下に直に接している膜であることを要しない。
【００７０】
また、以上の説明では、低誘電率膜とその下地膜の組合せを例にして述べたが、上記手法は、そのような組合せに限らず、上層側の絶縁膜の一部を除去し、それにより下層側の絶縁膜を露出させ、その状態で熱処理を行うようなプロセスに対して広く適用可能である。
【００７１】
以上説明した実施の形態に関し、さらに以下の付記を開示する。
（付記１）  ウェーハの上方に第１絶縁膜を形成する工程と、
前記第１絶縁膜の上方に第２絶縁膜を形成する工程と、
前記第１，第２絶縁膜が形成された前記ウェーハの熱処理を行う工程と、
前記熱処理後、前記第２絶縁膜の一部を選択的に除去し、前記第１絶縁膜を露出させる工程と、
を有することを特徴とする半導体装置の製造方法。
【００７２】
（付記２）  前記第２絶縁膜を、前記第１絶縁膜の上方に塗布して形成することを特徴とする付記１に記載の半導体装置の製造方法。
（付記３）  前記熱処理は、所定温度条件で行われる第１熱処理と、当該第１熱処理より高温条件で行われる第２熱処理とを含むことを特徴とする付記１又は２に記載の半導体装置の製造方法。
【００７３】
（付記４）  前記ウェーハの端部上方に形成された前記第２絶縁膜を選択的に除去することを特徴とする付記１乃至３のいずれかに記載の半導体装置の製造方法。
（付記５）  前記第２絶縁膜の一部を選択的に除去した後、
一部を選択的に除去して形成される前記第２絶縁膜の端を覆う第３絶縁膜を形成する工程をさらに有することを特徴とする付記１乃至４のいずれかに記載の半導体装置の製造方法。
【００７４】
（付記６）  前記第２絶縁膜は、酸化シリコンの比誘電率より低い比誘電率を有することを特徴とする付記１乃至５のいずれかに記載の半導体装置の製造方法。
（付記７）  前記第２絶縁膜の一部を、ウェット処理で選択的に除去することを特徴とする付記１乃至６のいずれかに記載の半導体装置の製造方法。
【００７５】
（付記８）  前記第２絶縁膜の一部を、ドライ処理で選択的に除去することを特徴とする付記１乃至６のいずれかに記載の半導体装置の製造方法。
（付記９）  前記第１絶縁膜を、当該第１絶縁膜の成分を含むプラズマを用いて形成することを特徴とする付記１乃至８のいずれかに記載の半導体装置の製造方法。
【００７６】
（付記１０）  前記第１絶縁膜の形成前に、
前記ウェーハにトランジスタを形成する工程と、
前記トランジスタに電気的に接続された配線を形成する工程と、
をさらに有し、
前記第１絶縁膜を、前記配線を覆って形成することを特徴とする付記１乃至９のいずれかに記載の半導体装置の製造方法。
【符号の説明】
【００７７】
１  ウェーハ
２，４０  下地膜
２ａ  剥離物
３，４１  低誘電率膜
３ａ，４１ａ  塗布膜
４，４２  キャップ膜
４ａ  凸部
４ｂ  凹部
５，３９  配線
６，３６  プラグ材料
２０  装置
２１  チャンバ
２２  ステージ
２３  回転機構部
２４  ノズル
２４ａ  流体
３１  半導体基板
３１ａ  端部
３１ｂ  端面
３１ｃ  素子分離領域
３２  ＭＯＳトランジスタ
３２ａ  ゲート絶縁膜
３２ｂ  ゲート電極
３２ｃ  エクステンション領域
３２ｄ  サイドウォール
３２ｅ  ソース・ドレイン領域
３２ｆ  金属間化合物層
３３  層間絶縁膜
３４  コンタクトホール
３４ａ  ダミーホール
３５  バリア膜材料
３７  プラグ
３８ａ  Ｔｉ層
３８ｂ，３８ｄ  ＴｉＮ層
３８ｃ  ＡｌＣｕ層
【図１】
2010206060.tif 000003
【図２】
2010206060.tif 000004
【図３】
2010206060.tif 000005
【図４】
2010206060.tif 000006
【図５】
2010206060.tif 000007
【図６】
2010206060.tif 000008
【図７】
2010206060.tif 000009
【図８】
2010206060.tif 000010
【図９】
2010206060.tif 000011
【図１０】
2010206060.tif 000012
【図１１】
2010206060.tif 000013
【図１２】
2010206060.tif 000014
【図１３】
2010206060.tif 000015
【図１４】
2010206060.tif 000016
【図１５】
2010206060.tif 000017