(57)【要約】【課題】Ｓｉ基板から平坦な剥離面を備えた高品質の回路・素子形成領域を得るための半導体装置の製造方法、半導体装置、及び、半導体複合装置を提供する。【解決手段】Ｓｉ（１１１）基板１０１の表面に、回路・素子形成領域１０２ａを含む分離島１１０を形成する第１の工程と、回路・素子形成領域の表面と分離島の側面の少なくとも一部とを被覆する被覆層２１０を形成する第２の工程とをさらに備え、被覆層が形成されたＳｉ（１１１）基板を（１１１）面に沿ってエッチングして、分離島の全部又は一部を剥離することを特徴とする。【選択図】図２
2010238845.tif 000002
【特許請求の範囲】
【請求項１】
Ｓｉ（１１１）基板を（１１１）面に沿ってエッチングして剥離する工程を備えることを特徴とする半導体装置の製造方法。
【請求項２】
前記Ｓｉ（１１１）基板の表面に回路・素子形成領域を含む分離島を形成する第１の工程と、
前記回路・素子形成領域の表面と前記分離島の側面の少なくとも一部とを被覆する被覆層を形成する第２の工程とをさらに備え、
前記被覆層が形成された前記Ｓｉ（１１１）基板を前記エッチングして、前記分離島の全部又は一部を剥離することを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項３】
前記剥離した前記分離島の全部又は一部の剥離面を、別の基板の表面又は別の基板の表面に形成した接合層の表面に直接密着させ接合する工程をさらに備える
ことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記Ｓｉ（１１１）基板の表面に誘電体層を形成する第１の工程と、
前記誘電体層の表面に回路・素子形成領域を含むＳｉ層を形成する第２の工程と、
前記薄膜Ｓｉ層と前記誘電体層とを含む分離島を形成する第３の工程と、
前記回路・素子形成領域の表面と前記分離島の側面の少なくとも一部とを被覆する被覆層を形成する第４の工程とをさらに備え、
前記被覆層が形成された前記Ｓｉ（１１１）基板を前記エッチングして、前記分離島の全部又は一部を剥離することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
前記剥離した前記分離島の全部又は一部の剥離面を別の基板の表面に接合する工程をさらに備える
ことを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
回路・素子形成領域を含む単結晶Ｓｉ（１１１）薄膜素子を備え、
前記単結晶Ｓｉ（１１１）薄膜素子は、前記回路・素子形成領域と反対側の面を接合面として基板の表面又は前記基板の表面に設けた接合層の表面に直接密着され固定されている
ことを特徴とする半導体装置。
【請求項７】
回路・素子形成領域を含む単結晶Ｓｉ（１１１）薄膜素子と単結晶薄膜発光素子とを備え、
前記単結晶Ｓｉ（１１１）薄膜素子は、前記回路・素子形成領域と反対側の面を接合面として基板の表面又は前記基板の表面に設けた接合層の表面に直接密着され固定されており、
前記単結晶薄膜発光素子は、前記基板の表面又は前記基板の表面に設けた接合層の表面に直接密着され固定されており、
前記単結晶薄膜発光素子の接合面が電極形成面と反対側の面であって、前記単結晶Ｓｉ（１１１）薄膜素子と前記単結晶薄膜発光素子とが金属配線によって接続されている
ことを特徴とする半導体複合装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低コストで簡単な工程によって、Ｓｉ基板から平坦な剥離面を備えた高品質の回路・素子形成領域を得るための半導体装置の製造方法、半導体装置、及び、半導体複合装置に関する。
【背景技術】
【０００２】
従来から、第１の単結晶Ｓｉ基板表面から深さ方向に水素イオンを注人して、所定の深さに水素イオン注入層（水素添加層）を形成し、この第１の単結晶Ｓｉ基板表面を、ＳｉＯ２層を形成した第２の単結晶Ｓｉ基板上に接合した後に、第１の単結晶Ｓｉ基板の水素添加層より深いＳｉ基板側の部分を剥離することにより、ＳＯＩ（Silicon on Insulator）基板が製造されている。
【０００３】
また、単結晶Ｓｉ薄膜デバイス層の転写方法について、この水素添加層での剥離方法を使った技術が、例えば、特許文献１に開示されている。この特許文献１に開示された技術は、単結晶Ｓｉ薄膜デバイスを形成した単結晶Ｓｉ基板（第1の基板）の表面から深さ方向の所定深さに、水素イオン注人層を形成し、この単結晶Ｓｉ基板（第1の基板）の単結晶Ｓｉ薄膜デバイスが形成された表面を、別の絶縁基板（第２の基板）の表面に接着した後に、水素イオン注人された水素添加層で単結晶Ｓｉ基板（第1の基板）を剥離する技術である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−２６４７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、前記特許文献１の単結晶Ｓｉ基板の剥離方法では、水素イオンの注入により単結晶Ｓｉ基板上に形成された単結晶Ｓｉ薄膜デバイス層への欠陥発生や、水素添加層で剥離した剥離面は、水素イオン注入による損傷が大きく凹凸も大きいため、その損傷した表面を除去すると共に凹凸が大きい剥離面を平坦にするための追加工程が必要となる。そして、厚い基板同士を接合するため、接合に必要な荷重が大きくなることや、高温での接合が必要となる等の接合条件が厳しくなってしまうという製造工程上の課題があった。
【０００６】
さらにまた、単結晶Ｓｉ薄膜デバイスを形成した後に、剥離のために必要な水素イオン注入を行うことや、別の基板への接合工程に必要な高温処理を行うことは、素子の特性の劣化要因にもなるという信頼性上の課題があった。またさらに、水素イオン注入や厳しい条件でのウエハ同士の接合等を含む製造工程の追加は、高コストになってしまうという製造コスト上の課題があった。
【０００７】
本発明は、前記課題を解決するためになされたものであり、Ｓｉ基板から平坦な剥離面を備えた高品質の回路・素子形成領域を得るための半導体装置の製造方法、及び、半導体装置、半導体複合装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
前記目的を達成するために、本発明の半導体装置の製造方法は、Ｓｉ（１１１）基板（第１の基板）を（１１１）面に沿ってエッチングして剥離する工程を備えることを特徴とする。 
【０００９】
前記目的を達成するために、本発明の半導体装置は、回路・素子形成領域を含む単結晶Ｓｉ（１１１）薄膜素子を備え、この単結晶Ｓｉ（１１１）薄膜素子は、その回路・素子形成領域と反対側の面を接合面として基板の表面又は基板の表面に設けた接合層の表面に直接密着され固定されていることを特徴とする。
【００１０】
さらに、前記目的を達成するために、本発明の半導体複合装置は、回路・素子形成領域を含む単結晶Ｓｉ（１１１）薄膜素子と単結晶薄膜発光素子とを備え、単結晶Ｓｉ（１１１）薄膜素子は、その回路・素子形成領域と反対側の面を接合面として基板の表面又は基板の表面に設けた接合層の表面に直接密着され固定されており、単結晶薄膜発光素子は、基板の表面又は基板の表面に設けた接合層の表面に直接密着され固定されており、単結晶薄膜発光素子の接合面が電極形成面と反対側の面であって、単結晶Ｓｉ（１１１）薄膜素子と単結晶薄膜発光素子とが金属配線によって接続されていることを特徴とする。
【発明の効果】
【００１１】
本発明によれば、Ｓｉ基板から平坦な剥離面を備えた高品質の回路・素子形成領域を得るための半導体装置の製造方法、半導体装置、及び、半導体複合装置を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１の実施形態における第１の基板構成と分離島の製造工程を説明するための斜視図である。
【図２】第１の実施形態における被覆層の形成と単結晶Ｓｉ（１１１）薄膜素子を第１の基板から剥離する製造工程を説明するための図である。
【図３】第１の実施形態における単結晶Ｓｉ（１１１）薄膜素子を第２の基板の表面の接合層の表面に直接密着させて接合する製造工程を説明するための斜視図である。
【図４】第１の実施形態における接合された単結晶Ｓｉ（１１１）薄膜素子の回路・素子形成領域へ、第２の基板の表面の接合層上で電極配線等を行う製造工程を説明するための斜視図である。
【図５】第１の実施形態の半導体装置の製造方法を説明するための主な製造工程のフローチャートを示す図である。
【図６Ａ】本発明の第２の実施形態における半導体複合チップを説明するための平面図である。
【図６Ｂ】第２の実施形態における半導体複合チップを説明するための断面図である。
【図７】本発明の第３の実施形態における半導体複合チップを使用した１次元発光素子アレイ光源を説明するための平面図である。
【図８】第３の実施形態における１次元発光素子アレイ光源が搭載されたＬＥＤプリントヘッドを説明するための断面図である。
【図９】第３の実施形態における１次元発光素子アレイ光源の変形例を説明するための図である。
【図１０】本発明の第４の実施形態における３端子発光素子２次元アレイと２つのＳｉ（１１１）薄膜集積素子とを説明するための平面図である。
【図１１】第４の実施形態における図１２の断面を説明するための図（その１）である。
【図１２】第４の実施形態における図１２の断面を説明するための図（その２）である。
【図１３】第４の実施形態における図１２の断面を説明するための図（その３）である。
【図１４】第４の実施形態の変形例を説明するための平面図である。
【発明を実施するための形態】
【００１３】
本発明の第１の実施形態乃至第４の実施形態について、図１乃至図１４を参照して、本発明の半導体装置の製造方法、半導体装置、及び、半導体複合装置について説明する。これらの図は、本発明の実施形態を概略的に示したものであり、各構成部分の形状や寸法の関係等は、本発明の技術的範囲を何ら限定するものではない。なお、実施形態を説明するにあたり、同様な構成又は機能を示す部位については、同様の符号を付し、説明の記載の重複を省略することもある。
【００１４】
（第１の実施形態）
まず、図１乃至図５を参照して、本発明の第１の実施形態を説明する。
図１（ａ）及び図１（ｂ）は、本発明の主要構成要素である第１の基板であるＳｉ（１１１）基板１０１とその表面の回路・素子形成領域１０２の構成と、第１の基板であるＳｉ（１１１）基板１０１の表面から厚み方向に分離溝１２０を加工形成して、分離された回路・素子形成領域１０２ａ及び第１の基板であるＳｉ（１１１）基板１０１の分離された基板領域１０１ａから構成される分離島１１０を形成する工程を示す斜視図である。
【００１５】
図１（ａ）において、回路・素子形成領域１０２は、第１の基板であるＳｉ（１１１）基板１０１に、接合、容量、抵抗等の集積回路や単独の素子、複合素子等の回路・素子を形成する領域である。この回路・素子形成領域１０２の厚さは、形成する回路や素子に依存して決めることができる。例えば、ＣＭＯＳトランジスタを使った集積回路では、１０μｍ程度の厚みを有する。ここで、回路・素子形成領域１０２の厚みは、回路・素子を形成している厚さと、それらの回路や素子が実効的に所定の特性を達成するために必要な厚さとを含む厚さを意味する。
【００１６】
また、第１の基板であるＳｉ（１１１）基板１０１は、基板の表面の主面のミラー指数で示す結晶面の方位が（１１１）面である。Ｓｉ基板の主面の結晶方位が、厳密な（１１１）面（以下、（１１１）ジャスト面、と呼ぶ）から傾斜している場合も含む。
【００１７】
所定の回路、素子等を所定のサイズ（領域）に形成した第１の基板であるＳｉ（１１１）基板１０１を、図１（ｂ）に示すように、所定のサイズにエッチング分離して分離島１１０を形成する。分離島１１０の形成では、少なくとも回路・素子形成領域１０２ａを含み分離された基板領域１０１ａを含む深さの分離島１１０をエッチング形成する。この分離島１１０を形成するための分離領域１２０のエッチングは、分離領域１２０の幅や所望の分離島１１０の側面形状によって、ドライエッチング又はウェットエッチングのいずれかの方法、あるいは、その組み合わせなど適宜、選択することができる。ここで、分離島１１０以外の領域は、（１１１）面を有する第１の基板であるＳｉ（１１１）基板１０１の、分離島形成のための分離領域１２０をエッチング後の表面が露出している状態である。
【００１８】
次に、図２（ａ）乃至図２（ｃ）を参照して、分離された回路・素子領域１０２ａと分離された基板領域１０１ａとを有する分離島１１０を、第１の基板であるＳｉ（１１１）基板１０１から剥離する工程について説明する。まず、図２（ａ）及び図２（ｂ）に示すように、少なくとも分離島１１０の側面の一部又は全部を被覆する被覆層２１０を形成する。図２では、被覆層２１０は、分離島１１０の側面の全体を被覆し、さらに、分離領域１２０の底の一部領域上に形成されているが、この形態は一例にすぎず、分離領域１２０の側面の一部に開口部を形成してもよいし、被覆層２１０の一部に開口部を設けてもよい。さらに、分離島１１０の側面の一部又は全部の領域のみに被覆層２１０を形成することもできる。その他、設計に応じて適宜被覆層２１０の形態を変更することができる。
【００１９】
被覆層２１０は、絶縁膜で形成することができる。この被覆層２１０は、後述する、分離島１１０を第１の基板であるＳｉ（１１１）基板１０１から剥離するために、第１の基板であるＳｉ（１１１）基板１０１をエッチングするエッチング液に対して、十分な耐性を備えることが望ましい。そして、被覆層２１０は、例えば、ＳｉＮ膜、ＳｉＯ２膜、ＳｉＯＮ膜、Ａ１２Ｏ３膜、ＡｌＮ膜、ＰＳＧ膜、ＢＳＧ膜から選択される１種類又は複数の材料とすることができる。これらの膜は、Ｐ−ＣＶＤ法、ＣＶＤ法、スパッタ法等の成膜方法を適宜選択するによって成膜することができる。さらに、これらの膜はスピン・オン・ガラス（ＳＯＧ）等の塗布法やその他の印刷方法によって形成するものであってもよい。さらに、被覆層２１０は、無機材料の他、有機材料からなる膜を含んでいてもよい。被覆層２１０が有機材料膜を含む場合には、後述する第１の基板であるＳｉ（１１１）基板１０１のエッチング液に対して耐性を持たせるため、その表面を前記無機絶縁膜材料でさらに被覆することができる。
【００２０】
本実施形態では、分離島１１０を被覆層２１０で被覆した第１の基板であるＳｉ（１１１）基板１０１の分離島１１０の下方領域、ないし分離島１１０の基板領域１０１ａの一部を含む領域を、（１１１）面に沿って基板の横方向に選択的にエッチングすることが要件である。また、第１の基板であるＳｉ（１１１）基板１０１をエッチング液に浸漬する工程に先立って、分離島１１０の第１の支持体、及び、各分離島１１０を連結する第２の支持体等を設けることもできる。
【００２１】
ここで、（１１１）面に沿って基板の横方向に選択的にエッチングされるとは、使用するエッチング液による（１１１）面に沿った横方向のＳｉ基板のエッチング速度に対して、（１１１）面の垂直方向のＳｉ基板のエッチング速度が遅いことを意味する。厳密には、（１１１）面に沿ったエッチングの進行（横方向のエッチングの進行）と共に、横方向のエッチング速度は遅いものの、（１１１）面に垂直方向のエッチング（縦方向のエッチング）も進むので、図２（ｂ）に示した分離島１１０の基板領域１０１ａの一部（一部の薄い層）がエッチングされる分、剥離される単結晶Ｓｉ（１１１）薄膜の厚さは分離島１１０の厚さよりも薄くなる。
【００２２】
したがって、エッチング液は、Ｓｉ（１１１）面に沿って基板の横方向に選択的にエッチングする異方性エッチング液を用いることが好適である。ここで、第１の基板であるＳｉ（１１１）基板１０１のエッチングの異方性とは、Ｓｉの結晶面の方位によってエッチング速度が異なるエッチングを意味する。本実施形態では、Ｓｉの異方性エッチング液として、ＫＯＨやＴＭＡＨ（Tetra-Methyl-Ammonium-Hydroxide）から選択される薬剤を含むエッチング液が好適である。また、好適ではないが、Ｓｉの異方性エッチング液として、ＥＤＰ（エチレンジアミンピロテコール）を使うこともできる。
【００２３】
本実施形態は、Ｓｉ（１１１）面に沿った異方性エッチングによって、被覆層２１０を設けた分離島１１０を第１の基板であるＳｉ（１１１）基板１０１から剥離する。Ｓｉ（１１１）基板から前記エッチングによって剥離された回路・素子形成領域１０２ａを備えた分離島１１０又は分離島１１０の基板領域１０１ａの一部がエッチングされた半導体薄膜を、単結晶Ｓｉ（１１１）薄膜素子１１２と呼ぶ。図２（ｃ）は、Ｓｉ（１１１）基板１０１から剥離した状態の単結晶Ｓｉ（１１１）薄膜素子１１２を模式的に示した斜視図である。なお、単結晶Ｓｉ（１１１）薄膜素子１１２は、回路・素子形成領域１０２ａと分離島１１０をＳｉ（１１１）基板１０１から剥離するための分離領域の下方領域又は分離島１１０の基板領域１０１ａ一部を含む領域を（１１１）面に沿った横方向のエッチングの後に残留した部分１０１ｂとによって構成される。単結晶Ｓｉ（１１１）薄膜素子１１２の回路・素子形成領域１０２ａは、単結晶Ｓｉ（１１１）の領域の他、素子を構成する層間絶縁膜や金属薄膜配線を備えた単層又は多層配線領域を含む。
【００２４】
発明者は、Ｓｉ（１１１）面に沿った異方性エッチングを行って、分離島１１０を剥離することによって、単結晶Ｓｉ（１１１）薄膜素子（単結晶Ｓｉ（１１１）薄膜）１１２の剥離面Ａにおいて、優れた平坦性を得ることができることを初めて実証した。図示しないが、第１の基板であるＳｉ（１１１）基板１０１から剥離した単結晶Ｓｉ（１１１）薄膜素子（単結晶Ｓｉ（１１１）薄膜）１１２の剥離面Ａを原子間力顕微鏡（ＡＦＭ）で測定した平坦性の結果を述べる。第１の基板であるＳｉ（１１１）基板１０１から剥離した単結晶Ｓｉ（１１１）薄膜素子（単結晶Ｓｉ（１１１）薄膜）１１２の剥離面Ａの平坦性は、ナノメータオーダの平坦性を備えており、５μｍ□の領域で測定した単結晶Ｓｉ（１１１）薄膜素子（単結晶Ｓｉ（１１１）薄膜）１１２の剥離面Ａ（接合面）の平坦性（山−谷の高低差（peak-to-valley粗さ）：ＲＰＶ）は、短周期の凹凸の高低差で、ＲＰＶ≦０．２ｎｍ、長周期の凹凸の高低差で、ＲＰＶ≦１．６ｎｍ（凹凸の傾斜で１．５６ｎｍ／７６８ｎｍ≒１／５００）と極めて良好な平坦性を有することを確認した。また、この平坦性は、剥離面Ａの異なる測定位置でもほぼ同等の平坦性であることを確認した。ここで、短周期の凹凸とは、短い周期での凹凸で、例えば、１００ｎｍ以下の周期の凹凸であること、長周期の凹凸とは、短周期の凹凸と比較して大きな周期の凹凸で、例えば、０．５μｍ〜１μｍ以上の周期の凹凸（傾斜）であることを意味する。
【００２５】
この剥離面Ａの平坦性は、発明者が実験的に評価した犠牲層を選択的にエッチングすることによって得られるＧａＡｓ系の半導体薄膜の剥離面の平坦性と比較して、さらに良好な平坦性を示した。ＭＯＣＶＤ法で作製したＧａＡｓ層／犠牲層／ＧａＡｓ基板の構造で犠牲層を露出するようにＧａＡｓ層の分離島を形成した後に、犠牲層をＧａＡｓ層及びＧａＡｓ基板と化学的選択エッチングすることによって、ＧａＡｓ基板から剥離したＧａＡｓ層の剥離面の平坦性をＡＦＭで５μｍ□の領域で測定した。図示しないが、短周期の凹凸の高低差（ＲＰＶ）は、ＲＰＶ≦１．４ｎｍであった。剥離面内では、測定位置によらず、ほぼ同等の平坦性を示した。
【００２６】
さらにまた、発明者が実験的に比較した剥離面Ａは、ＳＯＩ基板のＳｉＯ２層を犠牲層としてエッチングして剥離したＳｉ層（Ｓｉ分離島）の剥離面の平坦性と比較しても、良好な平坦性を有していることを確認した。図示しないが発明者が行った、ＳＯＩ基板（基板はＳｉ（１００）基板、ＳｉＯ２層上のＳｉ層はＳｉ（１００）層）のＳｉＯ２層をフッ酸系のエッチング液でＳｉ（１００）基板およびＳｉ（１００）層と選択的にエッチングして、Ｓｉ（１００）層をＳｉ（１００）基板から剥離した後にＳｉ（１００）層の剥離面の平坦性をＡＦＭで５μｍ□の領域で測定した結果を述べる。短周期の凹凸の高低差で、ＲＰＶは２．３〜３ｎｍであった。剥離面内の複数点で行った測定結果では、RPVが異なると共に凹凸の構造にも差異がみられ、剥離面内でＲＰＶおよび凹凸の構造にばらつきが見られた。ＳＯＩ基板から剥離したＳｉ層の剥離面の平坦性（凹凸状態）が測定位置に依存している（ＡＦＭを使った表面の凹凸状態が剥離面内で大きくばらついている）ことは、単結晶Ｓｉ基板内の均質性（結晶の均質性）と比較してＳＯＩ基板におけるＳｉＯ２／Ｓｉ基板界面の状態には、ばらつきがあるということができる。
【００２７】
次に発明者が行った結果を述べる。前記剥離したＧａＡｓ層およびＳｉ（１００）層を、異なる基板上に設けた接合層上に接着剤を使用せずに室温で直接密着させ接合する実験では、前記ＧａＡｓ層の剥離面（剥離面の平坦性：ＲＰＶ≒１．４ｎｍ）は接合層上に直接密着接合し固定することができたが、前記Ｓｉ（１００）層の剥離面（平坦性ＲＰＶは２．３〜３ｎｍ、と凹凸構造にばらつきが見られる剥離面）は、良好な直接密着接合状態が得られなかった（接合層上に直接接合し固定することができなかった）。これは、ＳＯＩ基板から剥離したＳｉ薄膜の接合面の平坦性がＲＰＶ≒２．３〜３ｎｍと大きく、接合面の平坦性が接合面内でばらついていることによるものである。
【００２８】
前記説明したように、発明者の実験では、ＧａＡｓ基板から犠牲層のエッチングにより剥離したＧａＡｓ層の剥離面の平坦性、及び、ＳＯＩ基板のＳｉＯ２層を犠牲層としてエッチングしてＳｉ（１００）基板から剥離したＳｉ（１００）層の剥離面の平坦性と比較して、本発明による単結晶Ｓｉ（１１１）薄膜の剥離面では、極めて優れた平坦性を実現できること。その結果、ＳＯＩ基板から剥離したＳｉ層の剥離面を接合面とした接合では実現できない良好な直接密着接合状態を実現できることをはじめて実験的に検証した。
【００２９】
なお、前記ＳＯＩ基板からＳｉＯ２層をエッチングして剥離した単結晶Ｓｉ薄膜の剥離面をＣＭＰによって研磨する場合には、単結晶Ｓｉ薄膜が薄くＣＭＰに耐えられるように強固に支持することができないため、単結晶Ｓｉ薄膜にクラックや欠損が発生してしまうため、単結晶Ｓｉ薄膜の剥離面のＣＭＰによる平坦化はできない。
【００３０】
母材基板から剥離した半導体層を異なる基板上あるいは基板上に設けた接合層上に直接密着させて接合する際には、接合する半導体層の接合面の平坦性は重要である。母材基板から剥離した半導体層を異種基板上あるいは異種基板上に設けた接合層に、接着剤を使わずに半導体層の接合面を直接密着させて接合する方法として、例えば、接合面間の分子間力を使う方法（分子間力接合）、接合界面で共有接合等の強い結合を形成する方法が考えられる。
【００３１】
特に、分子間力接合や共有結合等の結合を形成する方法では、接合面同士をできるだけ近接させることによって、接合条件を緩やかにすることができる。接合条件を緩やかにすることができるとは、接合のために必要な荷重や温度を低減できること、すなわち、良好な接合のために必要な条件範囲を広くとることができることを意味する。したがって、極めて平坦性が高い剥離面を実現できることは、より緩やかな接合条件で異種基板への接合を実現するための非常に有益な効果をもたらすことになる。
【００３２】
さらに、本発明の単結晶Ｓｉ（１１１）薄膜素子の接合では、極めて平坦な剥離面を直接熱伝導率が高い基板上、あるいは、熱伝導が高い基板上に設けた熱伝導率が高い接合層に直接接合するため、接合面の密着性に優れ、接合界面及び接合層における熱抵抗を小さくすることができ、単結晶Ｓｉ（１１１）薄膜素子の高い放熱性を実現できる。
【００３３】
本実施形態では、第１の基板であるＳｉ（１１１）基板１０１のエッチングには、異方性エッチング液を使うことが特徴である。すなわち、このエッチングでは、Ｓｉ（１１１）面に垂直な深さ方向のエッチング速度は遅く、Ｓｉ（１１１）面に平行な方向のエッチング速度は速い、すなわち、分離島１１０の底面に沿ったＳｉ（１１１）面に平行な方向のエッチング速度が速いという特性を利用しているものである。このため、分離島１１０をエッチングして剥離した後の第１の基板であるＳｉ（１１１）基板１０１の厚さは、剥離する分離島１１０のサイズ（分離島１１０の底面の下のエッチングすべき領域のサイズ）に依存する。例えば、１００μｍ四方のサイズの分離島１１０の剥離のための異方性エッチングに伴う、第１の基板であるＳｉ（１１１）基板１０１の厚さの変化は、３μｍ〜４μｍであった。したがって、分離島１１０の剥離工程に伴う第１の基板であるＳｉ（１１１）基板１０１の厚さ変化は小さく、このＳｉ（１１１）面に平行な方向の異方性エッチング方法は、本件発明の第１の実施形態としての目的を具現することができる。
【００３４】
次に、分離島１１０を剥離した単結晶Ｓｉ（１１１）薄膜素子（単結晶Ｓｉ（１１１）薄膜）１１２を別の基板である第２の基板３０１の表面に接合する工程について、図３（ａ）及び図３（ｂ）を参照して説明する。図３に示したように、第２の基板３０１を接合層３１０で被覆してもよい。
【００３５】
この別の基板である第２の基板３０１の表面に形成する接合層３１０は、例えば、良好な接合状態（ばらつきが小さい接合界面の均一性、ヴォイドがない密着性、強固な接合強度等）を実現するための接合層である。接合層３１０は、例えば、ＳｉＮ、ＳｉＯＮ、ＳｉＯ２、Ａｌ２Ｏ３、ＡｌＮ等の絶縁膜材料層、ＩＴＯ、ＺｎＯ等の酸化物材料層、あるいはまた、透明導電性材料層、ポリイミド、ＢＣＢ等の有機材料層、有機導電性材料層、Ａｕ、Ｇｅ、Ｎｉ、Ｔｉ、Ｐｔ、Ｃｕ、から選択される金属層、合金層、金属複合層（金属層の積層）等である。
【００３６】
また、別の基板である第２の基板３０１は、Ｓｉ基板、ＧａＡｓ基板、ＧａＰ基板、ｌｎＰ基板等の化合物半導体基板、ＧａＮ基板、ＡｌＮ基板、ＡｌｘＧａ１−ｘＮ基板（１≧ｘ≧０）、ＩｎｘＧａ１−ｘＮ基板（１≧ｘ≧０）、ＡｌｘＩｎ１−ｘＮ基板（１≧ｘ≧０）等の窒化物半導体基板、ガラス基板、石英基板、ＡｌＮやＰＢＮ等のセラミックス基板、サファイア基板、ＬｉＮｂ３、ＭｇＯ、ＧａＯ３等の酸化物基板、ＰＥＴやＰＥＮ等のプラスチック基板、ステンレス、ニッケル、銅、真鍮、アルミニウム等の金属基板、金属基板上にニッケルや銅をメッキしたメッキ金属基板、ダイヤモンド基板、ダイヤモンド・ライク・カーボン基板等である。なお、図３では、接合層３１０を設けているが、この接合層３１０を設けず、直接別の基板である第２の基板３０１の表面に接合する形態も可能である。
【００３７】
接合工程では、後述する分子間力を使った接合の他、接合界面間での共有結合等の結合を形成する接合の形態をとることが望ましい。単結晶Ｓｉ（１１１）薄膜の典型的な厚さは、１０μｍ以下と薄いため、接着剤を使って接着する場合には、欠陥発生や信頼性低減等の発生リスクがあるが、単結晶Ｓｉ（１１１）薄膜を別の基板上に固定するという観点からは、接着剤を使った接着も可能である。
【００３８】
図３（ａ）に示すように、単結晶Ｓｉ（１１１）薄膜素子（単結晶Ｓｉ（１１１）薄膜）１１２の剥離面Ａ、及び、接合層３１０の表面のクリーニングや活性化表面処理を行った後に、単結晶Ｓｉ（１１１）薄膜素子（単結晶Ｓｉ（１１１）薄膜）１１２の剥離面Ａを接合層３１０の表面に、例えば、室温で加圧・密着させることによって、単結晶Ｓｉ（１１１）薄膜素子（単結晶Ｓｉ（１１１）薄膜）１１２の剥離面Ａと別の基板である第２の基板３０１の表面に形成した接合層３１０の表面とを接合する（Ｂ）ことによって両者が接合される（図３（ｂ））。
【００３９】
接合する材料の特性によって、加圧・密着させる際に加熱工程を備えることもできる。接合する単結晶Ｓｉ（１１１）薄膜素子（単結晶Ｓｉ（１１１）薄膜）１１２の剥離面Ａは、前記説明したように、ＲＲＶ≦０．５ｎｍと極めて平坦な剥離面を備えている。このため、接合面同士がナノメータオーダで近接することができ、接合面間で作用する分子間力を大きくすることができる。したがって、この接合工程で、接合面間に働く分子間力によって強固な接合を実現することができる。単結晶Ｓｉ（１１１）薄膜素子（単結晶Ｓｉ（１１１）薄膜）１１２の剥離面の平坦性がきわめて良好なため、単結晶Ｓｉ（１１１）薄膜の剥離面を接合層に直接接着させて固定させる工程では、高温に過熱する必要がなく、室温あるいは２００℃以下のような低温でも良好な接合が可能である。
【００４０】
次いで、適宜必要に応じて、支持体の除去、被覆層２１０の除去等を行う。そして、図４に示すように、接合した単結晶Ｓｉ（１１１）薄膜素子（単結晶Ｓｉ（１１１）薄膜）１１２及び別の基板である第２の基板３０１の表面に形成した接合層３１０の表面に、素子動作・素子機能に必要な加工を行う。接合層３１０は、基板３０１上の広い領域に形成する他、接合押した単結晶Ｓｉ（１１１）薄膜素子１１２の下方及び近傍のみに設ける等、適宜設計変更が可能である。素子動作・素子機能に必要な加工とは、回路・素子形成領域１０２ａへの加工、すなわち、層間絶縁膜形成・加工、電極・配線・接続パッド（図４の３５２、３５４、３５６）等を行う。
【００４１】
図４は、別の基板である第２の基板３０１の表面に形成した接合層３１０の表面に、第１の基板であるＳｉ（１１１）基板１０１から剥離した単結晶Ｓｉ（１１１）薄膜素子（単結晶Ｓｉ（１１１）薄膜）１１２を接合し、この単結晶Ｓｉ（１１１）薄膜素子（単結晶Ｓｉ（１１１）薄膜）１１２の回路・素子形成領域１０２ａに形成された回路素子との電極３５２、配線３５４、及び、外部接続パッド３５６を形成した実施形態の斜視図である。
【００４２】
また、他の形態として、別の基板である第２の基板３０１の表面に別の素子が形成してあって、複数の異なる機能を持った素子と電気的あるいは光学的に接続することによって、集積素子を構成する形態としてもよい。あるいはまた、接合した複数の単結晶Ｓｉ（１１１）薄膜素子（単結晶Ｓｉ（１１１）薄膜）１１２を、別の基板である第２の基板３０１の表面に接合して、集積素子を構成してもよい。
【００４３】
なお、図５に、本発明の第１の実施形態における半導体装置の製造方法を説明するための主な製造工程のフローチャートを示す。主な製造工程は、Ｓｉ（１１１）基板の表面に回路・素子形成領域を含む分離島を形成する（ステップＳ１）、分離島の表面を被覆する被覆層を形成する（ステップＳ２）、Ｓｉ（１１１）基板表面の露出領域を（１１１）面に沿ってエッチングして、分離島をＳｉ（１１１）基板から剥離する（ステップＳ３）、そして、剥離した分離島の剥離面を別の基板の表面に接合する（ステップＳ４）、である。
【００４４】
なお、接合した単結晶Ｓｉ（１１１）薄膜素子（単結晶Ｓｉ（１１１）薄膜）１１２は、Ｓｉを構成材料とする回路要素を備えることができる。ここで、回路要素とは、ｐｎ接合構造、ＭＯＳ構造、容量／抵抗／コイル等の構造、電極／配線構造等を意味する。さらに、単結晶Ｓｉ（１１１）薄膜素子（単結晶Ｓｉ（１１１）薄膜）１１２は、Ｓｉを材料とするセンサ素子、太陽電池素子、高周波素子、等の電気・電子素子や、導波路、反射鏡等の光学素子、あるいは、これらの複合素子等を備えることができる。さらにまた、単結晶Ｓｉ（１１１）薄膜素子（単結晶Ｓｉ（１１１）薄膜）１１２は、アンテナ素子、圧電素子、発光素子等をＳｉ薄膜の上部に備えた構成であってもよい。そして、Ｓｉ層の上にＳｉ以外の材料、例えば、ＳｉＧｅや化合物半導体等の異種半導体材料層を備える構成とすることもできる。
【００４５】
また、本実施形態においては、剥離した単結晶Ｓｉ（１１１）薄膜素子（単結晶Ｓｉ（１１１）薄膜）１１２は、前記のように異種材料基板上に接合することができるので、既存のＳＯＩ基板や、ＳＯＳ（Silicon on Sapphire）基板を使った素子と同等の構造を有するＳｉ素子を実現することができる。
【００４６】
これに対して、ＳＯＩ基板やＳＯＳ基板は、Ｓｉ基板と比較して基板材料そのものが高価であることと、ＳＯＩ基板やＳＯＳ基板を使った素子の製造方法では、基板をスクライブしてしまうため、使用するＳＯＩ基板やＳＯＳ基板そのものを再利用することはできない。
【００４７】
以上説明したように、本発明の第１の実施形態によれば、下記の様々な効果を奏する。
（１）Ｓｉ（１１１）基板の上部の層である回路・素子形成領域を含む分離島を、（１１１）面に沿って異方性エッチングして剥離する工程と、剥離した単結晶Ｓｉ（１１１）薄膜素子（単結晶Ｓｉ（１１１）薄膜）を別の基板である第２の基板の表面に接合する工程とを備えるので、剥離工程時の選択エッチングするための犠牲層を設ける必要がなく、安価な大口径面積の基板を使って単結晶Ｓｉ薄膜を得ることができる。また、剥離工程の際に、Ｓｉ（１１１）基板を厚み方向にエッチングや研磨等によって除去する必要がなく、単純で安価な製造工程によって単結晶Ｓｉ薄膜を得ることができる。
（２）Ｓｉ基板から剥離した単結晶Ｓｉ（１１１）薄膜素子（単結晶Ｓｉ（１１１）薄膜）の剥離面は、極めて良好な平坦性を有するため、接合面間の距離をナノメータオーダまで近接できるので、分子間力接合をはじめ、共有結合等の化学的な結合を使った接合、及び、接着剤接合等の接合による多くの接合形態を採用することが可能となるので、接合条件を緩めることができる。
（３）単結晶Ｓｉを材料とする薄膜デバイスを、別の基板上あるいは別の基板上に設けた接合層上に直接密着させ接合し固定することができるので、異なる材料を母材とする素子や異なる機能を備えた高品質・高性能の素子を、その品質・性能を保持して高密度に集積化することができる。さらに、Ｓｉ（１１１）のキャリアの易動度がＳｉ（１００）と比較して高く、より高速な動作特性が得られるという特長を生かした、高密度・多機能集積素子ができる。さらに、本実施形態の単結晶Ｓｉ（１１１）薄膜素子の接合では、接合のための平坦化層を付加する必要がなく、極めて平坦な剥離面を直接金属基板等の高熱伝導率の基板及び金属層、ＡｌＮ層、ダイヤモンドライクカーボン層等の熱伝導率が高い接合層に直接接合できるため、接合界面の密着性に優れ、接合界面及び接合層における熱抵抗を小さくすることができ、単結晶Ｓｉ（１１１）薄膜素子の高い放熱性を実現できる。
（４）さらに、単結晶Ｓｉを絶縁膜層上に強固に接合した構造を製造できるので、ウエハボンディング等を使って製造したＳＯＩ基板やＳＯＳ基板を使ったデバイスと比較して、同等の性能・機能を備えた半導体素子を低コストで製造することができる。
（５）本発明の製造方法によれば、分離島を剥離した後の第１の基板であるＳｉ（１１１）基板は、初期の厚さから厚さが大きく変化せずに、良好な平坦性を有する表面状態で剥離され残留するので、再利用することができ、基板材料の省資源化を実現することができる。
【００４８】
（変形例）
第１の実施形態では、Ｓｉ（１１１）基板から剥離した単結晶Ｓｉ（１１１）薄膜素子を別の基板に接合する形態を例に説明したが、Ｓｉ（１１１）基板から剥離した単結晶Ｓｉ（１１１）薄膜素子の厚さを自立できる厚さに設定して、Ｓｉ（１１１）基板から剥離後に自立したＳｉ片（Ｓｉチップ）とすることもできる。この自立Ｓｉ片は自立できるので、自立した個別のチップとして使うことができる。
【００４９】
また、この自立Ｓｉ片は、第１の実施形態と同様に、種々の素子や部品要素を備えることができると共に、Ｓｉを構成材料とする回路要素を備えることができる。すなわち、Ｓｉを材料とするセンサ素子、太陽電池素子、電気的素子、高周波素子等を備えることができる。
【００５０】
さらにまた、この自立Ｓｉ片は、導波路や反射鏡等を備えた光学的素子、あるいは、これらの複合素子等を備えることもできる。さらに、アンテナ素子、圧電素子、発光素子等を分離島の上部に備えた構成とすることもできる。そして、Ｓｉ以外の材料、例えば、ＳｉＧｅや化合物半導体等の異種半導体材料層を備える構成とすることもできる。  
【００５１】
（第２の実施例）
図６Ａ及び図６Ｂを参照して、本発明の第２の実施形態について説明する。第２の実施形態は、第１の実施形態で説明した、Ｓｉ（１１１）基板から剥離した回路・素子形成領域を含む単結晶Ｓｉ（１１１）薄膜素子（以後、Ｓｉ（１１１）薄膜集積素子と称する）と、１次元に配列した発光素子（以後、単結晶化合物半導体薄膜と称す）とを、同一基板上に接合して集積化した半導体複合チップの形態である。
【００５２】
図６Ａは、本実施形態の半導体複合チップ３０１０を説明するための平面図である。この半導体複合チップ３０１０は、基板１００１の表面に、単結晶化合物半導体薄膜１０１０とＳｉ（１１１）薄膜集積素子１０４０とが接合され集積された構成の形態である。
【００５３】
例えば、基板１００１は、Ｓｉ基板である。また、基板１００１としては、ガラス基板、セラミックス基板、ＰＥＴやＰＥＮ等のプラスチック基板、ステンレス、ニッケル、銅、真鍮、アルミニウム等の金属基板、金属基板上に、ニッケルや銅をメッキしたメッキ金属基板等とすることもできる。
【００５４】
そして、Ｓｉ（１１１）薄膜集積素子１０４０は、Ｓｉ（１１１）基板から剥離して基板１００１の表面あるいは基板１００１上に設けた接合層１１１２上に直接密着させて接合し固定したＳｉ（１１１）薄膜集積素子であって、単結晶化合物半導体薄膜１０１０を駆動するための、例えば、回路・素子形成領域にはシフトレジスタ回路を備えたＣＭＯＳ集積回路群を備えている。望ましくは、Ｓｉ（１１１）薄膜集積素子１０４０は、接合面（剥離面）の平坦性としてＲＰＶ≦２ｎｍ、より望ましくは、ＲＰＶ≦１ｎｍの平坦性を備えている。また、このＳｉ（１１１）薄膜集積素子１０４０は、基板１００１の表面に、分子間力接合、又は、共有結合等の結合を形成する接合によって接合されていることが望ましい。
【００５５】
そして、単結晶化合物半導体薄膜１０１０は、発光ダイオードの配列を備えた薄膜であって、例えば、単結晶化合物半導体薄膜である。より具体的な材料例としては、ｐｎ接合を備えたＧａＡｓ層、ＡｌＧａＡｓ層から構成される単結晶半導体薄膜である。この単結晶化合物半導体薄膜１０１０は、例えば、基板１００１上あるいは基板１００１上に設けた接合層１１１２上に直接密着させ分子間力によって接合（分子間力接合）し固定されている。
【００５６】
単結晶化合物半導体薄膜１０１０は、発光領域１０２０、発光を制御するための第１の電極１０２２、第２の電極１０２４、第３の電極１０２６を備えた発光素子が複数アレイ状に形成されているである。そして、発光素子は、例えば、第１のｐｎ接合と第２のｐｎ接合を備え、第１導電型の電極として第１の電極１０２２、第２導電型の第１の電極として第２の電極１０２４、そして、第２導電型の第２の電極として第３の電極１０２６を備えて構成されている。例えば、第３の電極１０２６は、発光素子の配列の共通電極となっている。
【００５７】
単結晶化合物半導体薄膜１０１０の第２の電極１０２４と第３の電極１０２６とは、Ｓｉ（１１１）薄膜集積素子１０４０への配線として、それぞれ、薄膜配線１０３４及び薄膜配線１０３６を介して接続されている。例えば、Ｓｉ（１１１）薄膜集積素子１０４０は、この薄膜配線１０３４を介して単結晶化合物半導体薄膜１０１０の第２の電極１０２４端子に対し、それぞれの発光素子のＯＮ状態を制御する回路を備えている。これらの薄膜配線１０３４及び薄膜配線１０３６は、金属薄膜配線で構成され、Ｓｉ（１１１））薄膜集積素子１０４０に至る薄膜配線は、層間絶縁膜を介してＳｉ（１１１））薄膜集積素子１０４０の側面を乗り越える構造である。
【００５８】
そして、半導体複合チップ３０１０の外部入力配線の構成として、第１電極の共通配線１０３０は、単結晶化合物半導体薄膜１０１０の発光素子の配列の中の複数の発光素子の第１の電極１０２２に接続されおり、第１の共通配線１０３０は、基板１００１上で第１の共通配線接続パッド１０３２に接続されている。また、基板１００１上でのＳｉ（１１１）薄膜集積素子１０４０の対応配線として、接続パッド１０５０は、Ｓｉ（１１１）薄膜集積素子１０４０に形成された、例えば、シフトレジスタ回路を備えたＣＭＯＳ集積回路群への電源、信号を入力するための外部入力配線パッドである。
【００５９】
したがって、本実施形態の半導体複合チップ３０１０は、発光素子を備えた単結晶化合物半導体薄膜１０１０と、発光素子を駆動するためのＳｉ（１１１）薄膜集積素子１０４０とを、剥離面を接合面として基板１００１上あるいは基板１００１上に設けられた接合層１１１２上に直接密着され接合し固定し、これら両者を薄膜配線で接続した形態である。そして、単結晶化合物半導体薄膜１０１０の構成要素である発光素子は、第１のｐｎ接合と第２のｐｎ接合、及び、第１、第２、第３の三つの電極を備えており、Ｓｉ（１１１）薄膜集積素子１０４０は、第２の電極を使って第１の電極と第３の電極の間に流れる電流を制御し、発光素子のＯＮ状態を制御する回路を備えている。
【００６０】
また、図６Ｂは、図６ＡのＡ−Ａ線に沿った半導体複合チップ３０１０の断面を示した断面図である。なお、図６Ｂでは、図６Ａに示した共通の要素には、同じ番号を付している。
【００６１】
基板１００１上には、発光素子対応としての金属層１１１０を設けてある。この金属層１１１０は、発光素子の発光領域１０２０から基板１００１方向に出射された光を反射させて、発効素子の表示方向である発光素子表面側に光を反射させる反射膜（ＨＲ膜）の機能を担う。また、接合層１１１２は、単結晶化合物半導体薄膜１０１０との分子間力接合（接合する面と面とを直接密着させて接合し接合層１１１２上に固定する）のための接合層で、例えば、ＳｉＯ２膜、ＳｉＮ膜、ＳｉＯＮ膜、Ａｌ２Ｏ３膜、ＡｌＮ膜、ダイヤモンドライクカーボン膜等の絶縁膜や、有機物膜である。
【００６２】
図６Ｂでは、Ｓｉ（１１１）薄膜集積素子１０４０を、接合層１１１２上に接合（例えば、分子間力接合）した状態を示しているが、発光素子を備えた単結晶化合物半導体薄膜１０１０とＳｉ（１１１）薄膜集積素子１０４０の接合形態を、単結晶化合物半導体薄膜１０１０とＳｉ（１１１）薄膜集積素子１０４０のいずれの半導体薄膜も剥離面を接合面として、接合層１１１２上に剥離面を直接密着させて接合し固定する接合形態とし、分子間力接合によって接合するように同じ接合形態とする他、発光素子を備えた単結晶化合物半導体薄膜１０１０を接合面間に働く分子間力を使った接合（分子間力接合）とし、Ｓｉ（１１１）薄膜集積素子１０４０を共有結合等の強い結合を使った接合とする等、それぞれ、別の接合形態をとることもできる。
【００６３】
本発明の第２の実施形態によれば、基板１００１上あるいは基板１００１上に設けた接合層１１１２上に、発光素子を備えた単結晶化合物半導体薄膜１０１０と、発光素子を駆動するためのＳｉ（１１１）薄膜集積素子１０４０の剥離面を接合面として直接密着させ接合し固定し、発光素子と集積素子とを薄膜配線で接続した形態を具現できる。したがって、従来の形態と比較して高密度で発光素子と駆動集積素子とを基板上に集積化することができ、コンパクトで低コストの形態で、高い信頼性の複合半導体装置を具現できる。さらに平坦性に優れた剥離面を接合面として基板上又は基板上に設けられた接合層に直接接合する形態であるため、金属基板等の高熱伝導率の基板及び金属層、ＡｌＮ層、ダイヤモンドライクカーボン層等の熱伝導率の高い接合層を使うことによって放熱性が高い半導体装置を具現できる。
【００６４】
さらに、発光素子は第１のｐｎ接合と第２のｐｎ接合、及び、第１の電極、第２の電極、第３の電極の三つの電極を備えており、Ｓｉ（１１１）薄膜集積素子１０４０は、発光素子の第２の電極を介して、発光素子のＯＮ状態を制御する回路を備えるので、発光素子の発光制御を行うＳｉ（１１１）薄膜集積素子１０４０のＣＭＯＳ集積回路群とを小型化することができる。したがって、発光素子群とＣＭＯＳ集積駆動素子回路群とを異種基板上に高密度に集積化することができる効果を奏する。
【００６５】
（第３の実施形態）
本発明の第３の実施形態では、第２の実施形態で述べた、単結晶化合物半導体薄膜１０１０とＳｉ（１１１）薄膜集積素子１０４０とを集積した半導体複合チップを１次元状に複数配列した１次元発光素子アレイ光源の形態について図７及び図８を参照して説明する。
【００６６】
図７において、１次元発光素子アレイ光源４０００は、配線基板３０５０上に、１次元状に複数配列された半導体複合チップ３０１０と、配線領域３０２０、３０３０、チップマウント領域３０４０、及び、接続端子３０６０を備えて構成される。
【００６７】
配線基板３０５０は、例えば、ガラスエポキシ基板、メタルコアを含むメタルコア配線基板、ガラス基板、プラスチック基板、メタル基板、セラミックス基板等である。
【００６８】
配線領域３０２０及び配線領域３０３０は、それぞれ、基板１００１に設けた外部回路との接続端子から基板１００１に備えた配線を経由し基板１００１上に実装した半導体複合チップ３０１０へ電源や制御信号を入力するために設けられた配線領域、及び、この配線と半導体複合チップ３０１０に集積された単結晶化合物半導体薄膜１０１０及びＳｉ（１１１）薄膜集積素子１０４０との接続を行うための配線領域である。チップマウント領域３０４０は、１次元発光素子アレイ光源４０００全体を制御するためのＩＣチップ等を備えたチップマウント領域である。そして、外部接続端子３０６０は、１次元発光素子アレイ光源４０００を制御するための電源や制御信号を外部から供給するための接続端子である。
【００６９】
半導体複合チップ３０１０は、第２の実施形態で述べた半導体複合チップであり、第２の実施形態で述べた各接続パッド（共通配線接続パッド１０３２及び接続パッド１０５０）は、配線基板３０５０上の配線領域３０２０及び配線領域３０３０と、例えば、ワイヤボンディング等の接続方法によって接続される。
【００７０】
図８は、一例として、この１次元発光素子アレイ光源４０００が搭載されたＬＥＤプリントヘッド５０００の断面図である。このＬＥＤプリントヘッド５０００は、１次元発光素子アレイ光源４０００、ロッドレンズアレイ４０２０、ヘッドフレーム４０１０を備えて構成される。この実施形態においては、半導体複合チップ３０１０上の各接続パッドと配線基板３０５０上の配線領域３０２０及び配線領域３０３０とがボンディングワイヤ３０７０によって接続されている。
【００７１】
本発明の第３の実施形態によれば、単結晶化合物半導体薄膜１０１０とＳｉ（１１１）薄膜集積素子１０４０とが集積された小型の半導体複合チップを使って、１次元発光素子アレイ光源４０００を構成するので、小型の１次元発光素子アレイ光源、及び、小型のＬＥＤプリントヘッド５０００を具現することができる。
【００７２】
（変形例）  
図９（ａ）及び図９（ｂ）を参照して、第２の実施形態及び第３の実施形態の１次元発光素子アレイ光源の変形例について説明する。図９（ａ）は平面図であり、図９（ｂ）は、図９（ａ）のＢ−Ｂ線に沿った断面図を示す。
【００７３】
図９（ａ）において、この変形例の１次元発光素子アレイ光源４００１は、基板５０５０上に、第２の実施形態で説明した単結晶化合物半導体薄膜１０１０とＳｉ（１１１）薄膜集積素子１０４０とを、複数それぞれ１列に接合させた形態である。この接合形態は、単結晶化合物半導体薄膜１０１０とＳｉ（１１１）薄膜集積素子１０４０の剥離面を接合面として、それぞれ、基板５０５０上に設けた接合層５１１２上に直接密着させて接合し固定した形態である。すなわち、単結晶化合物半導体薄膜１０１０とＳｉ（１１１）薄膜集積素子１０４０の剥離面を接合面として、分子間力接合や共有結合等の強い結合を使った接合によって、基板５０５０上又は基板５０５０上に設けた接合層５１１２上に接合した形態である。そして、単結晶化合物半導体薄膜１０１０とＳｉ（１１１）薄膜集積素子１０４０との間、単結晶化合物半導体薄膜１０１０と配線領域５０２０との間、及び、Ｓｉ（１１１）薄膜集積素子１０４０と配線領域５０３０との間は、それぞれ、薄膜配線５０７０によって接続されている。そして、チップマウント３０４０及び外部接続端子３０６０が第４の実施形態と同様に設けられている。
【００７４】
また、基板５０５０は、ガラス基板、セラミックス基板、ＰＥＴやＰＥＮなどのプラスチック基板、ステンレス、ニッケル、銅、真鍮、アルミニウム等の金属基板、金属基板上にニッケルや銅をメッキしたメッキ金属基板等である。その他の構成要素は、第２の実施形態及び第３の実施形態において既に説明したのでここでの記載を省略する。
【００７５】
また、図９（ｂ）に示す断面図を参照して、本変形例の構成を説明する。単結晶化合物半導体薄膜１０１０及びＳｉ（１１１）薄膜集積素子１０４０をそれぞれ複数１列に、同一の基板５０５０上の接合層５１１２の表面に接合させる形態により、単結晶化合物半導体薄膜１０１０とＳｉ（１１１）薄膜集積素子１０４０との間、単結晶化合物半導体薄膜１０１０と配線領域５０２０との間、及び、Ｓｉ（１１１）薄膜集積素子１０４０と配線領域５０３０との間は、それぞれ、薄膜配線５０７０によって接続することができる。したがって、第３の実施形態で述べたワイヤボンディングによる接続を省くことができる。
【００７６】
この変形例によれば、第３の実施形態の１次元発光素子アレイ光源４０００よりもさらに実装密度を高めることができると共に、小型化が達成される。
【００７７】
（第４の実施形態）  
図１０乃至図１３を参照して、本発明の第４の実施形態について説明する。本実施形態は、２次元に配列された複数の単結晶化合物半導体薄膜と、これら２次元に配列された複数の単結晶化合物半導体薄膜を構成する３端子発光素子を駆動させる２つのＳｉ（１１１）薄膜集積素子とが、同一基板上に接合された実施形態である。
【００７８】
図１０は、本発明の第４の実施形態を説明するための平面図である。
図１０において、基板７００１上に、金属導通層７００２が設けられ、その上に接続層７００４を介して接合された、複数の単結晶化合物半導体薄膜７０１０が２次元配列される。また、同基板７００１上には、基板７００１上の接続層７００４を介して接合された、第１のＳｉ（１１１）薄膜集積素子７１１０と第２のＳｉ（１１１）薄膜集積素子７２１０との２つのＳｉ（１１１）薄膜集積素子が配置される。
【００７９】
基板７００１は、例えば、ガラス基板、セラミックス基板、ＰＥＴやＰＥＮなどのプラスチック基板、ステンレス、ニッケル、銅、真鍮、アルミニウム等の金属基板、金属基板上にニッケルや銅をメッキしたメッキ金属基板等である。
【００８０】
金属導通層７００２は、基板７００１上に設けた、単結晶化合物半導体薄膜７０１０の第３の電極７０２６を共通電極とし、この共通電極に共通電位（接地電位）を与える金属導通層である。そして、接続配線７５１０は、発光素子の共通電極７０２６（図１１）と金属導通層７００２とを接続する接続配線である。
【００８１】
単結晶化合物半導体薄膜７０１０は、第１のｐｎ接合と第２のｐｎ接合とを備え、発光領域７０１２、第１の電極７０２２、第２の電極７０２４、第３の電極７０２６を備えた３端子発光素子群を備えて構成されている。
【００８２】
そして、第１のＳｉ（１１１）薄膜集積素子７１１０は、発光素子の第２の電極７０２４を制御して発光素子のＯＮ状態を制御するためのＳｉ（１１１）薄膜集積素子であり、例えば、シフトレジスタ回路を備えたＳｉ（１１１）薄膜集積回路素子である。また、第２のＳｉ（１１１）薄膜集積素子７２１０は、発光素子の第１の電極７０２２を制御して発光素子のＯＮ状態を制御するためのＳｉ（１１１）薄膜集積素子であり、例えば、シフトレジスタ回路や電流を制御するためのＩＣ等を備えたＳｉ（１１１）薄膜集積素子である。
【００８３】
外部接続配線７５４０は、金属導通層７００２と基板７００１の外部とを接続するための端子（図示せず）を接続する基板７００１上の接続配線である。
そして、図１１、図１２、及び、図１３は、それぞれ、図１０のＡ−Ａ線に沿った断面図、Ｂ−Ｂ線に沿った断面図、及び、Ｃ−Ｃ線に沿った断面図を示している。なお、同一の構成要素には、図１０と同一の符号を付している。
【００８４】
本発明の第４の実施形態によれば、２次元に配列された複数の単結晶化合物半導体薄膜である発光素子の２次元アレイと、発光素子を駆動させる２つのＳｉ（１１１）薄膜集積素子とを、同一基板上に接合して、集積化したので、発光素子と駆動回路間の接続を薄膜配線で形成することができ、駆動回路と一体化型の小型２次元発光素子アレイを実現することができる。
【００８５】
ここで、複数の単結晶化合物半導体薄膜とＳｉ（１１１）薄膜集積素子の基板上の接合形態は、単結晶化合物半導体薄膜とＳｉ（１１１）薄膜集積素子の剥離面を接合面として、それぞれ、基板７００１上または基板７００１上に設けた接合層上に直接密着させて接合し固定した形態である。すなわち、単結晶化合物半導体薄膜とＳｉ（１１１）薄膜集積素子の剥離面を接合面として、前記分子間力接合や共有結合などの強い結合を使った接合によって、基板７００１上または基板７００１上に設けた接合層上に接合した形態である。
【００８６】
（変形例）  
図１４を参照して本実施形態の変形例について説明する。第４の実施形態では、発光素子が第１のｐｎ接合と第２のｐｎ接合とを備え、第１乃至第３の電極を備えた３端子発光素子としたが、本変形例は、単結晶化合物半導体薄膜８０１０として、発光素子が１つのｐｎ接合を備え、第１の電極８０２２と第２の電極８０２４とを備えた２端子発光素子の構造形態を示す。これらの発光素子を駆動する駆動回路として、いずれも、シフトレジスタ回路及び電流を制御するＩＣを備えた、第１のＳｉ（１１１）薄膜集積素子８１１０と第２のＳｉ（１１１）薄膜集積素子８２１０とを接合する構成とすることができる。
【００８７】
ここで、第１のＳｉ（１１１）薄膜集積素子８１１０と第２のＳｉ（１１１）薄膜集積素子８２１０の基板上の接合形態は、第１のＳｉ（１１１）薄膜集積素子８１１０と第２のＳｉ（１１１）薄膜集積素子８２１０の剥離面を接合面として、それぞれ、基板８００１上または基板８００１上に設けた接合層上に直接密着させて接合し固定した形態である。すなわち、第１のＳｉ（１１１）薄膜集積素子８１１０と第２のＳｉ（１１１）薄膜集積素子８２１０の剥離面を接合面として、前記分子間力接合や共有結合などの強い結合を使った接合によって、基板８００１上または基板８００１上に設けた接合層上に接合した形態である。
【００８８】
また、前記実施形態では、単結晶薄膜の発光素子を例に説明したが、単結晶薄膜の発光素子に代えて有機材料を使った発光素子を使うこともできる。
【符号の説明】
【００８９】
１０１    Ｓｉ（１１１）基板（第１の基板）
１０１ａ    分離された基板領域
１０１ｂ    残留Ｓｉ（１１１）基板部分
１０２    回路・素子形成領域
１０２ａ    分離された回路・素子形成領域
１１０    分離島
１１２    単結晶Ｓｉ（１１１）薄膜素子（単結晶Ｓｉ（１１１）薄膜）
１２０    分離領域
２１０    被覆層
３０１    第２の基板（別の基板）
３１０    接合層
３５２    電極
３５４    配線
３５６    外部接続パッド
１００１    基板
１０１０    単結晶化合物半導体薄膜
１０２０    発光領域
１０２２    第１の電極
１０２４    第２の電極
１０２６    第３の電極
１０３０    第１の電極の共通配線
１０３２    共通配線接続パッド
１０３４    薄膜配線
１０３６    薄膜配線
１０４０    Ｓｉ（１１１）薄膜集積素子
１０５０    接続パッド
１１１０    金属層（ＨＲ膜、反射膜）
１１１２    接合層
３０１０    半導体複合チップ
３０２０    配線領域
３０３０    配線領域
３０４０    チップマウント領域
３０５０    配線基板
３０６０    外部接続端子
３０７０    ボンディングワイヤ
４０００    １次元発光素子アレイ光源
４００１    １次元発光素子アレイ光源
４０１０    ヘッドフレーム
４０２０    ロッドレンズアレイ
５０００    ＬＥＤプリンタヘッド
５０２０    配線領域
５０３０    配線領域
５０５０    基板
５０７０    薄膜配線
５１１２    接続層
７００１    基板
７００２    金属導通層
７００４    接続層
７０１０    単結晶化合物半導体薄膜
７０１２    発光領域
７０２２    第１の電極
７０２４    第２の電極
７０２６    第３の電極
７１１０    第１のＳｉ（１１１）薄膜集積素子
７２１０    第２のＳｉ（１１１）薄膜集積素子
７５１０    接続配線
７５４０    外部接続配線
８００１    基板
８００２    金属導通層
８０１０    単結晶化合物半導体薄膜
８０１２    発光領域
８０２２    第１の電極
８０２４    第２の電極
８１１０    第１のＳｉ（１１１）薄膜集積素子
８２１０    第２のＳｉ（１１１）薄膜集積素子
Ａ    剥離面
Ｂ    接合
【図１】
2010238845.tif 000003
【図２】
2010238845.tif 000004
【図３】
2010238845.tif 000005
【図４】
2010238845.tif 000006
【図５】
2010238845.tif 000007
【図６Ａ】
2010238845.tif 000008
【図６Ｂ】
2010238845.tif 000009
【図７】
2010238845.tif 000010
【図８】
2010238845.tif 000011
【図９】
2010238845.tif 000012
【図１０】
2010238845.tif 000013
【図１１】
2010238845.tif 000014
【図１２】
2010238845.tif 000015
【図１３】
2010238845.tif 000016
【図１４】
2010238845.tif 000017