(57)【要約】【課題】電力損失が増加して効率が低下するのを抑制できる同期整流型スイッチング電源装置を提供すること。【解決手段】同期整流型スイッチング電源装置１は、スイッチング素子１４１、１４２のゲートの電圧を変化させるスイッチング回路８０を備える。スイッチング回路８０は、第３の２次巻線１０１ｄおよび第４の２次巻線１０１ｅのそれぞれの電圧に応じて充放電を行うコンデンサ８１、８２と、コンデンサ８１にゲートが接続されたスイッチング素子１８４と、コンデンサ８２にゲートが接続されたスイッチング素子１８３と、を備える。コンデンサ８１は、第３の２次巻線１０１ｄの電圧が低下するに従って、スイッチング素子１８４のゲートに放電し、スイッチング素子１８４は、第３の２次巻線１０１ｄの電圧がＶＧ１まで低下して、コンデンサ８１から放電された電荷が所定量になると、オン状態となり、スイッチング素子１４１のゲートの電荷を放電させる。【選択図】図１
2010088259.tif 000002
【特許請求の範囲】
【請求項１】
トランスと、
矩形波電圧を前記トランスの１次巻線に供給する電圧供給回路と、
スイッチング素子のスイッチング動作により前記トランスの第１の２次巻線に生じる電圧を整流する整流回路と、
前記スイッチング素子の制御端子の電圧を変化させるスイッチング回路と、
を備える同期整流型スイッチング電源装置であって、
前記スイッチング回路は、
前記トランスの第２の２次巻線に生じる電圧に応じて充放電を行う充放電部と、
前記充放電部に接続されたスイッチング部と、
を備え、
前記充放電部は、前記第２の２次巻線に生じる電圧が低下するに従って、充電していた電荷を前記スイッチング部に放電し、
前記スイッチング部は、前記第２の２次巻線に生じる電圧が所定値まで低下して、前記充放電部から放電された電荷が所定量になると、前記スイッチング素子の制御端子の電荷を放電させることを特徴とする同期整流型スイッチング電源装置。
【請求項２】
前記第１の２次巻線は、センタータップにより接続される２つの単位２次巻線を備え、
前記整流回路は、前記第１の２次巻線の両端に生じる電圧を整流することを特徴とする請求項１に記載の同期整流型スイッチング電源装置。
【請求項３】
前記整流回路は、倍電流整流回路であることを特徴とする請求項１に記載の同期整流型スイッチング電源装置。
【請求項４】
トランスと、
矩形波電圧を前記トランスの１次巻線に供給する電圧供給回路と、
スイッチング素子のスイッチング動作により前記トランスの第１の２次巻線に生じる電圧を整流する整流回路と、
前記スイッチング素子の制御端子の電圧を変化させるスイッチング回路と、
を備える同期整流型スイッチング電源装置の制御方法であって、
前記スイッチング回路は、
前記トランスの第２の２次巻線に生じる電圧に応じて充放電を行う充放電部と、
前記充放電部に接続されたスイッチング部と、
を備え、
前記充放電部により、前記第２の２次巻線に生じる電圧が低下するに従って、充電していた電荷を前記スイッチング部に放電する第１のステップと、
前記スイッチング部により、前記第２の２次巻線に生じる電圧が所定値まで低下して、前記充放電部から放電された電荷が所定量になると、前記スイッチング素子の制御端子の電荷を放電させる第２のステップと、
を備えることを特徴とする同期整流型スイッチング電源装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源装置、より詳細には、同期整流型スイッチング電源装置および同期整流型スイッチング電源装置の制御方法に関する。
【背景技術】
【０００２】
従来、スイッチング電源装置として、同期整流型スイッチング電源装置が知られている。
【０００３】
図８は、従来例に係る同期整流型スイッチング電源装置１００の回路図である。同期整流型スイッチング電源装置１００は、負荷１０２に直流電圧を供給するものであり、トランス１０１と、トランス１０１の１次側に設けられたフルブリッジ回路１２０と、トランス１０１の２次側に設けられた整流回路１４０、平滑回路１６０、およびスイッチング回路１８０と、を備える。
【０００４】
フルブリッジ回路１２０は、直流電源１２１と、ＭＯＳＦＥＴからなる４つのスイッチング素子１２２、１２３、１２４、１２５と、を備える。直流電源１２１の正極側には、スイッチング素子１２２のドレインと、スイッチング素子１２４のドレインと、が接続され、直流電源１２１の負極側には、スイッチング素子１２３のソースと、スイッチング素子１２５のソースと、が接続される。スイッチング素子１２２のソースには、スイッチング素子１２３のドレインと、トランス１０１の１次巻線１０１ａの一端側と、が接続され、スイッチング素子１２４のソースには、スイッチング素子１２５のドレインと、１次巻線１０１ａの他端側と、が接続される。また、スイッチング素子１２２〜１２５のゲートには、制御回路（図示省略）が接続される。
【０００５】
制御回路（図示省略）は、スイッチング素子１２２〜１２５のゲートに制御信号をそれぞれ供給して、スイッチング素子１２２〜１２５のオンオフを制御する。具体的には、スイッチング素子１２２、１２５のゲートに正電圧を印加する手順（以下、「第１手順」とする）と、スイッチング素子１２３、１２４のゲートに正電圧を印加する手順（以下、「第２手順」とする）と、を行う。第１手順では、スイッチング素子１２２、１２５がオン状態となり、第２手順では、スイッチング素子１２３、１２４がオン状態となる。
【０００６】
以上のフルブリッジ回路１２０では、制御回路（図示省略）により、上述の第１手順と第２手順とを所定の周期で交互に行うことにより、スイッチング素子１２２、１２５と、スイッチング素子１２３、１２４と、を所定の周期で交互にオン状態にする。これによれば、１次巻線１０１ａには、直流電源１２１から出力される直流電圧に基づいて、矩形波電圧が印加される。
【０００７】
トランス１０１は、上述の１次巻線１０１ａに加えて、第１の２次巻線１０１ｂ、第２の２次巻線１０１ｃ、第３の２次巻線１０１ｄ、および第４の２次巻線１０１ｅを備える。第１の２次巻線１０１ｂと第２の２次巻線１０１ｃとは、センタータップＡにより接続され、第３の２次巻線１０１ｄと第４の２次巻線１０１ｅとは、センタータップＢにより接続される。これら第１の２次巻線１０１ｂ、第２の２次巻線１０１ｃ、第３の２次巻線１０１ｄ、および第４の２次巻線１０１ｅのそれぞれには、１次巻線１０１ａに印可された電圧に基づいて、１次巻線１０１ａとの巻数比に応じた電圧が生じる。ここで、１次巻線１０１ａ、第１の２次巻線１０１ｂ、第２の２次巻線１０１ｃ、第３の２次巻線１０１ｄ、および第４の２次巻線１０１ｅのそれぞれの巻数は、等しいものとする。
【０００８】
ここで、上述のように、１次巻線１０１ａに印可される電圧は、矩形波電圧である。このため、第１の２次巻線１０１ｂ、第２の２次巻線１０１ｃ、第３の２次巻線１０１ｄ、および第４の２次巻線１０１ｅのそれぞれに生じる電圧も、矩形波電圧となる。
【０００９】
整流回路１４０は、ＭＯＳＦＥＴからなる２つのスイッチング素子１４１、１４２を備える。スイッチング素子１４１のドレインには、第１の２次巻線１０１ｂの一端側が接続される。第１の２次巻線１０１ｂの他端側には、センタータップＡを介して第２の２次巻線１０１ｃの一端側が接続され、スイッチング素子１４２のドレインには、第２の２次巻線１０１ｃの他端側が接続される。スイッチング素子１４１のゲートには、後述のスイッチング素子１８４のソースが接続され、スイッチング素子１４２のゲートには、後述のスイッチング素子１８３のソースが接続される。スイッチング素子１４１のソースと、スイッチング素子１４２のソースとには、センタータップＢと、後述の平滑用インダクタ１６１の一端側と、が接続される。
【００１０】
スイッチング回路１８０は、ダイオード１８１、１８２と、ＭＯＳＦＥＴからなる２つのスイッチング素子１８３、１８４と、を備える。スイッチング素子１８３のゲートには、ダイオード１８１のアノードと、第３の２次巻線１０１ｄの一端側と、が接続される。第３の２次巻線１０１ｄの他端側には、センタータップＢを介して第４の２次巻線１０１ｅの一端側が接続され、スイッチング素子１８４のゲートには、ダイオード１８２のアノードと、第４の２次巻線１０１ｅの他端側と、が接続される。スイッチング素子１８３のソースには、ダイオード１８１のカソードと、スイッチング素子１４２のゲートと、が接続される。スイッチング素子１８４のソースには、ダイオード１８２のカソードと、スイッチング素子１４１のゲートと、が接続される。スイッチング素子１８３のドレインと、スイッチング素子１８４のドレインとには、センタータップＢが接続される。
【００１１】
ここで、上述のように、第３の２次巻線１０１ｄおよび第４の２次巻線１０１ｅに生じる電圧は、矩形波電圧である。このため、スイッチング素子１８３のゲートに正電圧が印加される期間と、スイッチング素子１８４のゲートに正電圧が印加される期間と、が所定の周期で交互に発生する。これによれば、スイッチング素子１８３とスイッチング素子１８４とが所定の周期で交互にオン状態となる。
【００１２】
スイッチング素子１８３がオン状態になると、このスイッチング素子１８３のソースに対してゲートが接続されるスイッチング素子１４２がオン状態となる。一方、スイッチング素子１８４がオン状態になると、このスイッチング素子１８４のソースに対してゲートが接続されるスイッチング素子１４１がオン状態となる。このため、スイッチング素子１４１とスイッチング素子１４２とが所定の周期で交互にオン状態となる。
【００１３】
その結果、上述のように、第１の２次巻線１０１ｂおよび第２の２次巻線１０１ｃに生じる電圧は、矩形波電圧であるが、これら矩形波電圧が整流回路１４０により整流され、脈流電圧として平滑回路１６０に供給されることとなる。
【００１４】
平滑回路１６０は、平滑用インダクタ１６１および平滑用コンデンサ１６２を備える。平滑用インダクタ１６１の一端側には、スイッチング素子１４１のソースと、スイッチング素子１４２のソースと、センタータップＢと、が接続される。平滑用インダクタ１６１の他端側には、平滑用コンデンサ１６２の一端側の電極と、負荷１０２の一端側と、が接続される。平滑用コンデンサ１６２の他端側の電極には、負荷１０２の他端側と、センタータップＡと、が接続される。
【００１５】
整流回路１４０から供給される脈動電圧は、平滑用コンデンサ１６２により平滑化が行われるとともに、平滑用インダクタ１６１によりリプルが除去される。その結果、負荷１０２には、直流電圧が供給される。
【００１６】
図９は、従来例に係る同期整流型スイッチング電源装置１００のタイミングチャートである。Ｖｇｓ１４１は、スイッチング素子１４１のゲート−ソース間電圧を示し、Ｖｇｓ１４２は、スイッチング素子１４２のゲート−ソース間電圧を示す。スイッチング素子１４１は、電圧Ｖｇｓ１４１が正電圧であるＶＧＨではオン状態であり、電圧Ｖｇｓ１４１がＶＧＬではオフ状態である。スイッチング素子１４２についても、スイッチング素子１４１と同様に、電圧Ｖｇｓ１４２が正電圧であるＶＧＨではオン状態であり、電圧Ｖｇｓ１４２がＶＧＬではオフ状態である。また、Ｉｄ１４１は、スイッチング素子１４１のドレイン電流を示す。
【００１７】
時刻ｔ１からｔ２では、電圧Ｖｇｓ１４１がＶＧＬからＶＧＨに変化するとともに、電圧Ｖｇｓ１４２がＶＧＨからＶＧＬに変化している。このため、スイッチング素子１４１がオフ状態からオン状態に遷移するとともに、スイッチング素子１４２がオン状態からオフ状態に遷移する。
【００１８】
ここで、時刻ｔ１からｔ２の期間において電圧Ｖｇｓ１４２がＶＧＨからＶＧＬに変化するのは、第３の２次巻線１０１ｄの一端側の電圧が低下し、この第３の２次巻線１０１ｄの一端側に対してゲートが接続されるスイッチング素子１８３がオン状態からオフ状態に遷移するためである。ところが、第３の２次巻線１０１ｄの一端側の電圧は、トランス１０１の励磁電流や寄生容量の影響により、低下する際の立ち下がりが鈍くなる。このため、スイッチング素子１８３がオン状態からオフ状態に遷移するタイミングが遅れ、電圧Ｖｇｓ１４２がＶＧＨからＶＧＬに変化するタイミングが遅れ、その結果、スイッチング素子１４２がオン状態からオフ状態に遷移するタイミングが遅れることとなる。したがって、スイッチング素子１４１およびスイッチング素子１４２の双方がともにオン状態となる期間が発生してしまい、スイッチング素子１４１、１４２に貫通電流が流れ、電流Ｉｄ１４１が一時的にＩＤ３まで上昇している。
【００１９】
一方、時刻ｔ３からｔ４では、電圧Ｖｇｓ１４１がＶＧＨからＶＧＬに変化するとともに、電圧Ｖｇｓ１４２がＶＧＬからＶＧＨに変化している。このため、スイッチング素子１４１がオン状態からオフ状態に遷移するとともに、スイッチング素子１４２がオフ状態からオン状態に遷移する。
【００２０】
ここで、時刻ｔ３からｔ４の期間において電圧Ｖｇｓ１４１がＶＧＨからＶＧＬに変化するのは、第４の２次巻線１０１ｅの他端側の電圧が低下し、この第４の２次巻線１０１ｅの他端側に対してゲートが接続されるスイッチング素子１８４がオン状態からオフ状態に遷移するためである。ところが、第４の２次巻線１０１ｅの他端側の電圧は、トランス１０１の励磁電流や寄生容量の影響により、低下する際の立ち下がりが鈍くなる。このため、スイッチング素子１８４がオン状態からオフ状態に遷移するタイミングが遅れ、電圧Ｖｇｓ１４１がＶＧＨからＶＧＬに変化するタイミングが遅れ、その結果、スイッチング素子１４１がオン状態からオフ状態に遷移するタイミングが遅れることとなる。したがって、スイッチング素子１４１およびスイッチング素子１４２の双方がともにオン状態となる期間が発生してしまい、スイッチング素子１４１、１４２に貫通電流が流れ、電流Ｉｄ１４１が一時的にＩＤ０まで低下している。
【００２１】
上述のようにスイッチング素子１４１、１４２に貫通電流が流れると、電力損失が増加したり、スイッチング素子１４１、１４２が破損したりするおそれがあった。
【００２２】
そこで、このような２つのスイッチング素子を所定のデッドタイム期間を挟んで交互にオン状態とする同期整流型スイッチング電源装置が提案されている（例えば、特許文献１参照）。この同期整流型スイッチング電源装置によれば、２つのスイッチング素子の双方がオン状態となる期間が発生するのを抑制して、スイッチング素子に貫通電流が流れるのを抑制できる。
【特許文献１】特開２００２−３５４７９９号公報
【発明の開示】
【発明が解決しようとする課題】
【００２３】
図１０は、従来例に係る同期整流型スイッチング電源装置１００において、スイッチング素子１４１、１４２をデッドタイム期間（例えば、時刻ｔ２ａからｔ１の期間や、時刻ｔ４からｔ３ａの期間など）を挟んで交互にオン状態とする場合のタイミングチャートである。ＬＯＳＳ１４１は、スイッチング素子１４１のドレイン−ソース間の寄生ダイオードにより生じる電力損失を示す。
【００２４】
ここで、デッドタイム期間において負荷１０２に負荷電流が流れると、スイッチング素子１４１、１４２がオフ状態であっても、スイッチング素子１４１のドレイン−ソース間の寄生ダイオードや、スイッチング素子１４２のドレイン−ソース間の寄生ダイオードには、負荷電流に応じたスイッチング電流が流れ、電力損失が生じることとなる。このため、図１０に示すように、デッドタイム期間では、電力損失ＬＯＳＳ１４１が大きくなっている。
【００２５】
上述のように、従来の同期整流型スイッチング電源装置では、デッドタイム期間において負荷電流が増加すると、スイッチング素子のドレイン−ソース間の寄生ダイオードで生じる電力損失が増加して、効率が低下するおそれがあった。
【００２６】
上述の課題を鑑み、本発明は、電力損失が増加して効率が低下するのを抑制できる同期整流型スイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【００２７】
本発明は、上述の課題を解決するために、以下の事項を提案している。
（１）本発明は、トランスと、矩形波電圧を前記トランスの１次巻線に供給する電圧供給回路と、スイッチング素子のスイッチング動作により前記トランスの第１の２次巻線に生じる電圧を整流する整流回路と、前記スイッチング素子の制御端子の電圧を変化させるスイッチング回路と、を備える同期整流型スイッチング電源装置であって、前記スイッチング回路は、前記トランスの第２の２次巻線に生じる電圧に応じて充放電を行う充放電部と、前記充放電部に接続されたスイッチング部と、を備え、前記充放電部は、前記第２の２次巻線に生じる電圧が低下するに従って、充電していた電荷を前記スイッチング部に放電し、前記スイッチング部は、前記第２の２次巻線に生じる電圧が所定値まで低下して、前記充放電部から放電された電荷が所定量になると、前記スイッチング素子の制御端子の電荷を放電させることを特徴とする同期整流型スイッチング電源装置を提案している。
【００２８】
この発明によれば、充放電部により、第２の２次巻線に生じる電圧が低下するに従って、充電していた電荷をスイッチング部に放電する。そして、スイッチング部により、第２の２次巻線に生じる電圧が所定値まで低下して、充放電部から放電された電荷が所定量になると、スイッチング素子の制御端子の電荷を放電させる。
【００２９】
このため、第２の２次巻線に生じる電圧が所定値まで低下すると、スイッチング回路により、スイッチング素子をオフ状態にして、スイッチング素子がオン状態からオフ状態に遷移するタイミングが遅れるのを防止できる。したがって、スイッチング素子に貫通電流が流れるのを抑制しつつデッドタイム期間を短縮でき、デッドタイム期間に発生する電力損失を抑制して、効率が低下するのを抑制できる。
【００３０】
（２）本発明は、（１）の同期整流型スイッチング電源装置について、前記第１の２次巻線は、センタータップにより接続される２つの単位２次巻線を備え、前記整流回路は、前記第１の２次巻線の両端に生じる電圧を整流することを特徴とする同期整流型スイッチング電源装置を提案している。
【００３１】
この発明によれば、第１の２次巻線は、センタータップにより接続される２つの単位２次巻線を備え、整流回路により、この第１の２次巻線の両端に生じる電圧を整流することができる。
【００３２】
（３）本発明は、（１）の同期整流型スイッチング電源装置について、前記整流回路は、倍電流整流回路であることを特徴とする同期整流型スイッチング電源装置を提案している。
【００３３】
この発明によれば、整流回路として、倍電流整流回路を用いることができる。
【００３４】
（４）本発明は、トランスと、矩形波電圧を前記トランスの１次巻線に供給する電圧供給回路と、スイッチング素子のスイッチング動作により前記トランスの第１の２次巻線に生じる電圧を整流する整流回路と、前記スイッチング素子の制御端子の電圧を変化させるスイッチング回路と、を備える同期整流型スイッチング電源装置の制御方法であって、前記スイッチング回路は、前記トランスの第２の２次巻線に生じる電圧に応じて充放電を行う充放電部と、前記充放電部に接続されたスイッチング部と、を備え、前記充放電部により、前記第２の２次巻線に生じる電圧が低下するに従って、充電していた電荷を前記スイッチング部に放電する第１のステップと、前記スイッチング部により、前記第２の２次巻線に生じる電圧が所定値まで低下して、前記充放電部から放電された電荷が所定量になると、前記スイッチング素子の制御端子の電荷を放電させる第２のステップと、を備えることを特徴とする同期整流型スイッチング電源装置の制御方法を提案している。
【００３５】
この発明によれば、充放電部により、第２の２次巻線に生じる電圧が低下するに従って、充電していた電荷をスイッチング部に放電する。そして、スイッチング部により、第２の２次巻線に生じる電圧が所定値まで低下して、充放電部から放電された電荷が所定量になると、スイッチング素子の制御端子の電荷を放電させる。
【００３６】
このため、第２の２次巻線に生じる電圧が所定値まで低下すると、スイッチング回路により、スイッチング素子をオフ状態にして、スイッチング素子がオン状態からオフ状態に遷移するタイミングが遅れるのを防止できる。したがって、スイッチング素子に貫通電流が流れるのを抑制しつつデッドタイム期間を短縮でき、デッドタイム期間に発生する電力損失を抑制して、効率が低下するのを抑制できる。
【発明の効果】
【００３７】
本発明によれば、第２の２次巻線に生じる電圧が所定値まで低下すると、スイッチング回路により、スイッチング素子をオフ状態にして、スイッチング素子がオン状態からオフ状態に遷移するタイミングが遅れるのを防止できる。したがって、スイッチング素子に貫通電流が流れるのを抑制しつつデッドタイム期間を短縮でき、デッドタイム期間に発生する電力損失を抑制して、効率が低下するのを抑制できる。
【発明を実施するための最良の形態】
【００３８】
以下、本発明の実施の形態について図面を参照しながら説明する。なお、本実施形態における構成要素は適宜、既存の構成要素等との置き換えが可能であり、また、他の既存の構成要素との組合せを含む様々なバリエーションが可能である。したがって、本実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。また、以下の実施形態の説明にあたって、同一構成要件については同一符号を付し、その説明を省略もしくは簡略化する。
【００３９】
＜第１の実施形態＞
図１は、本発明の第１の実施形態に係る同期整流型スイッチング電源装置１の回路図である。同期整流型スイッチング電源装置１は、図８に示した従来例に係る同期整流型スイッチング電源装置１００と比べて、スイッチング回路の構成が異なる。なお、同期整流型スイッチング電源装置１において、同期整流型スイッチング電源装置１００と同一構成要件については同一符号を付し、その説明を省略する。
【００４０】
同期整流型スイッチング電源装置１が備えるスイッチング回路８０は、第３の２次巻線１０１ｄおよび第４の２次巻線１０１ｅのそれぞれの電圧に応じて充放電を行う充放電部としてのコンデンサ８１、８２と、コンデンサ８１、８２にゲートが接続されたスイッチング部としてのスイッチング素子１８３、１８４と、ダイオード８３、８４、１８１、１８２と、抵抗８５、８６と、を備える。
【００４１】
コンデンサ８１の一端側の電極には、第３の２次巻線１０１ｄの一端側と、ダイオード１８１のアノードと、が接続され、コンデンサ８１の他端側の電極には、ダイオード８３のカソードと、スイッチング素子１８４のゲートと、抵抗８６の一端側と、が接続される。ダイオード８３のアノードには、センタータップＢと、スイッチング素子１８３のソースと、抵抗８５の他端側と、が接続される。
【００４２】
コンデンサ８２の一端側の電極には、第４の２次巻線１０１ｅの他端側と、ダイオード１８２のアノードと、が接続され、コンデンサ８２の他端側の電極には、ダイオード８４のカソードと、スイッチング素子１８３のゲートと、抵抗８５の一端側と、が接続される。ダイオード８４のアノードには、センタータップＢと、スイッチング素子１８４のソースと、抵抗８６の他端側と、が接続される。
【００４３】
以上のスイッチング回路８０は、スイッチング素子１４１のゲート−ソース間の電圧と、スイッチング素子１４２のゲート−ソース間の電圧と、の電圧の立ち下がりを急峻にする。
【００４４】
図２および図３は、同期整流型スイッチング電源装置１のタイミングチャートである。図４、図５、および図６は、同期整流型スイッチング電源装置１のスイッチング回路８０の等価回路である。なお、図３において、Ｖｇｓ１８４は、スイッチング素子１８４のゲート−ソース間電圧を示す。
【００４５】
時刻ｔ１３からｔ１４では、図２に示すように電圧Ｖｇｓ１４１がＶＧＬからＶＧＨに変化している。これは、フルブリッジ回路１２０により、第４の２次巻線１０１ｅの他端側の電圧がＶＧＬから上昇し、時刻ｔ１４では、第４の２次巻線１０１ｅの他端側の電圧がＶＧＨとなるためである。
【００４６】
ここで、図４に示すように、時刻ｔ１３からｔ１４における第４の２次巻線１０１ｅの他端側の電圧をＶｘ（ただし、Ｖｘは、ＶＧＬ＜Ｖｘ≦ＶＧＨを満たすものとする。）とする。この期間では、スイッチング素子１４１がオン状態となるので、第４の２次巻線１０１ｅの他端側からダイオード１８２およびスイッチング素子１４１を介して、電流Ｉｘ１が流れる。
【００４７】
また、時刻ｔ１３からｔ１４では、図２に示すように電圧Ｖｇｓ１４２がＶＧＨからＶＧＬに変化している。これは、フルブリッジ回路１２０により、第３の２次巻線１０１ｄの一端側の電圧がＶＧＨから低下し、時刻ｔ１４では、第３の２次巻線１０１ｄの一端側の電圧がＶＧＬとなるためである。
【００４８】
ここで、図４に示すように、時刻ｔ１３からｔ１４では、スイッチング素子１４２がオフ状態となるので、第３の２次巻線１０１ｄの他端側からダイオード８３を介してコンデンサ８１に電流Ｉｘ２が流れ、コンデンサ８１が充電される。そして、図５に示すように、コンデンサ８１の他端側の電極の電圧が、第３の２次巻線１０１ｄの他端側の電圧に等しくなると、すなわちＶＧＨになると、コンデンサ８１の充電が終了する。
【００４９】
ここで、時刻ｔ１３からｔ１５では、スイッチング素子１８４のゲートには、第３の２次巻線１０１ｄの他端側の電圧Ｖｘがダイオード８３を介して供給される。ところが、図４および図５に示すように、ダイオード８３のカソードとコンデンサ８１の他端側の電極との接点を接点Ｃとすると、接点Ｃの電圧と、センタータップＢの電圧とは、略等しい。このため、接点Ｃに接続されたスイッチング素子１８４のゲートの電圧と、センタータップＢに接続されたスイッチング素子１８４のソースの電圧とは、略等しくなる。したがって、時刻ｔ１３からｔ１５では、スイッチング素子１８４はオフ状態となる。
【００５０】
時刻ｔ１５からｔ１６では、図３に示すように電圧Ｖｇｓ１４１がＶＧＨからＶＧ１まで低下している。これは、フルブリッジ回路１２０により、第４の２次巻線１０１ｅの他端側の電圧がＶＧＨから低下し、時刻ｔ１６では、第４の２次巻線１０１ｅの他端側の電圧がＶＧ１となるためである。
【００５１】
また、時刻ｔ１５からｔ１６では、第４の２次巻線１０１ｅの他端側の電圧と同様に、第３の２次巻線１０１ｄの他端側の電圧も低下するが、第３の２次巻線１０１ｄの他端側の電圧が低下するに従って、コンデンサ８１の他端側の電極の電圧も低下する。すると、図６に示すように、コンデンサ８１に充電されていた電荷がスイッチング素子１８４のゲートに移動し、コンデンサ８１の他端側の電極から接点Ｃを介してスイッチング素子１８４のゲートに、電流Ｉｙ２が流れることとなる。
【００５２】
すると、スイッチング素子１８４のゲート−ソース間の電圧Ｖｇｓ１８４は、上昇し、時刻ｔ１６では、図３に示すようにスイッチング素子１８４がオフ状態からオン状態に遷移するＶｔｈとなり、スイッチング素子１８４がオン状態となる。この結果、図６に示すように、スイッチング素子１４１のゲートから、オン状態のスイッチング素子１８４を介してスイッチング素子１４１のソースに電流Ｉｙ１が流れ、スイッチング素子１４１のゲートが放電されることとなる。
【００５３】
したがって、時刻ｔ１６では、スイッチング素子１４１のゲートの電圧が急激に低下し、図３に示すように電圧Ｖｇｓ１４１がＶＧ１からＶＧＬまで急激に低下する。
【００５４】
時刻ｔ１６からｔ１７では、デッドタイム期間となり、時刻ｔ１７からｔ１８では、電圧Ｖｇｓ１４２がＶＧＬからＶＧＨに変化している。
【００５５】
以上の同期整流型スイッチング電源装置１によれば、スイッチング素子１４１を以下のようにしてオン状態からオフ状態に遷移させる。まず、コンデンサ８１を充電して、スイッチング素子１４１をオン状態からオフ状態に遷移させる際に、このコンデンサ８１に充電された電荷をスイッチング素子１８４のゲートに放電し、スイッチング素子１８４をオン状態にする。そして、オン状態のスイッチング素子１８４を介して、スイッチング素子１４１のゲートを放電させ、スイッチング素子１４１のゲート−ソース間の電圧Ｖｇｓ１４１を急激に低下させる。
【００５６】
一方、以上の同期整流型スイッチング電源装置１によれば、スイッチング素子１４２を以下のようにしてオン状態からオフ状態に遷移させる。まず、コンデンサ８２を充電して、スイッチング素子１４２をオン状態からオフ状態に遷移させる際に、このコンデンサ８２に充電された電荷をスイッチング素子１８３のゲートに放電し、スイッチング素子１８３をオン状態にする。そして、オン状態のスイッチング素子１８３を介して、スイッチング素子１４２のゲートを放電させ、スイッチング素子１４２のゲート−ソース間の電圧Ｖｇｓ１４２を急激に低下させる。
【００５７】
以上により、スイッチング素子１４１、１４２が同時にオン状態となってこれらに貫通電流が流れるのを抑制しつつ、デッドタイム期間を短縮できる。したがって、デッドタイム期間に発生する電力損失を抑制して、効率が低下するのを抑制できる。
【００５８】
＜第２の実施形態＞
図７は、本発明の第２の実施形態に係る同期整流型スイッチング電源装置１Ａの回路図である。同期整流型スイッチング電源装置１Ａは、同期整流型スイッチング電源装置１と比べて、トランスの構成と、平滑回路の構成と、が異なる。
【００５９】
同期整流型スイッチング電源装置１Ａが備えるトランス１０１Ａは、同期整流型スイッチング電源装置１が備えるトランス１の第１の２次巻線１０１ｂおよび第２の２次巻線１０１ｃに代えて、第５の２次巻線１０１ｆを備える。第５の２次巻線１０１ｆの一端側には、スイッチング素子１４１のドレインと、後述の平滑用インダクタ６１の一端側と、が接続され、第５の２次巻線１０１ｆの他端側には、スイッチング素子１４２のドレインと、後述の平滑用インダクタ６２の一端側と、が接続される。なお、１次巻線１０１ａ、第３の２次巻線１０１ｄ、第４の２次巻線１０１ｅ、および第５の２次巻線１０１ｆのそれぞれの巻数は、等しいものとする。
【００６０】
同期整流型スイッチング電源装置１Ａが備える平滑回路６０Ａは、平滑用インダクタ６１、６２および平滑用コンデンサ１６２を備える。平滑用インダクタ６１の一端側には、スイッチング素子１４１のドレインと、第５の２次巻線１０１ｆの一端側と、が接続され、平滑用インダクタ６１の他端側には、平滑用コンデンサ１６２の一端側の電極と、負荷１０２の一端側と、が接続される。
【００６１】
平滑用インダクタ６２の一端側には、スイッチング素子１４２のドレインと、第５の２次巻線１０１ｆの他端側と、が接続され、平滑用インダクタ６２の他端側には、平滑用コンデンサ１６２の一端側の電極と、負荷１０２の一端側と、が接続される。
【００６２】
平滑用コンデンサ１６２の他端側の電極には、負荷１０２の他端側と、スイッチング素子１４１のソースと、スイッチング素子１４２のソースと、センタータップＢと、が接続される。
【００６３】
上述のトランス１０１Ａおよび平滑回路６０Ａを備える同期整流型スイッチング電源装置１Ａは、いわゆる倍電流整流回路を備える構成である。この同期整流型スイッチング電源装置１Ａにおいても、同期整流型スイッチング電源装置１と同様の効果を奏することができる。
【００６４】
なお、上述の実施形態では、トランス１０１、１０１Ａの１次側には、フルブリッジ回路１２０を設けたが、本発明は、これに限られるものではない。例えば、フルブリッジ回路１２０に代えて、ハーフブリッジ回路やプッシュプル回路を設けてもよい。
【００６５】
本発明は、上述した実施形態に限定されるものではなく、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。
【図面の簡単な説明】
【００６６】
【図１】本発明の第１の実施形態に係る同期整流型スイッチング電源装置の回路図である。
【図２】本発明の第１の実施形態に係る同期整流型スイッチング電源装置のタイミングチャートである。
【図３】本発明の第１の実施形態に係る同期整流型スイッチング電源装置のタイミングチャートである。
【図４】本発明の第１の実施形態に係る同期整流型スイッチング電源装置のスイッチング回路の等価回路である。
【図５】本発明の第１の実施形態に係る同期整流型スイッチング電源装置のスイッチング回路の等価回路である。
【図６】本発明の第１の実施形態に係る同期整流型スイッチング電源装置のスイッチング回路の等価回路である。
【図７】本発明の第２の実施形態に係る同期整流型スイッチング電源装置の回路図である。
【図８】従来例に係る同期整流型スイッチング電源装置の回路図である。
【図９】従来例に係る同期整流型スイッチング電源装置のタイミングチャートである。
【図１０】従来例に係る同期整流型スイッチング電源装置において、デッドタイム期間を設けた場合のタイミングチャートである。
【符号の説明】
【００６７】
１、１Ａ、１００；同期整流型スイッチング電源装置
６０Ａ、１６０；平滑回路
８０、１８０；スイッチング回路
８１、８２；コンデンサ
１０１、１０１Ａ；トランス
１０１ａ；１次巻線
１０１ｂ；第１の２次巻線
１０１ｃ；第２の２次巻線
１０１ｄ；第３の２次巻線
１０１ｅ；第４の２次巻線
１０１ｆ；第５の２次巻線
１０２；負荷
１２０；フルブリッジ回路
１２１；直流電源
１２２、１２３、１２４、１２５、１４１、１４２、１８３、１８４；スイッチング素子
１４０；整流回路
【図１】
2010088259.tif 000003
【図２】
2010088259.tif 000004
【図３】
2010088259.tif 000005
【図４】
2010088259.tif 000006
【図５】
2010088259.tif 000007
【図６】
2010088259.tif 000008
【図７】
2010088259.tif 000009
【図８】
2010088259.tif 000010
【図９】
2010088259.tif 000011
【図１０】
2010088259.tif 000012