(57)【要約】【課題】各電極の極性反転時に発生する過電圧を抑制することで、アーク放電の誘発を防止することができるスパッタリング装置用の交流電源を提供する。【解決手段】直流電力供給源１からの正負の直流出力ライン２ａ、２ｂ間に、複数のスイッチングトランジスタＳＷ１乃至ＳＷ４から構成されるブリッジ回路３を設ける。直流電力供給源１からブリッジ回路３への正負の直流出力ライン２ａ、２ｂの少なくとも一方に、直流出力を定電流特性とするインダクタＤＣＬを設け、ブリッジ回路３の入力３ａ、３ｂに対して並列にスナバ回路７を設ける。【選択図】図１
2010206905.tif 000002
【特許請求の範囲】
【請求項１】
直流電力供給源と、この直流電力供給源からの正負の直流出力間に接続された複数のスイッチング素子から構成されるブリッジ回路を備え、前記ブリッジ回路の各スイッチング素子の切り換えにより、プラズマに接触する一対の電極に所定の周波数でバイポーラパルス状に電力を供給するスパッタリング装置用の交流電源において、
前記プラズマのインダクタンス値よりも大きなインダクタンス値を有するインダクタを、前記直流電力供給源から前記ブリッジ回路への正負の直流出力のうち少なくとも一方に設け、
前記ブリッジ回路の入力に対して並列にスナバ回路を設けたことを特徴とするスパッタリング装置用の交流電源。
【請求項２】
前記スナバ回路は、前記インダクタと前記ブリッジ回路の間に設けられ、相互に直列に接続されたダイオード及びコンデンサと、前記ダイオードに対して並列な抵抗とを備えたことを特徴とする請求項１記載のスパッタリング装置用の交流電源。
【請求項３】
前記スナバ回路は、前記インダクタと前記ブリッジ回路の間に設けられ、相互に直列に接続されたダイオード及びコンデンサと、一端が前記ダイオードと前記コンデンサの間に接続され、他端が前記直流電力供給源と前記インダクタの間に接続された抵抗とを備えたことを特徴とする請求項１記載のスパッタリング装置用の交流電源。
【請求項４】
前記ブリッジ回路の各スイッチング素子を切り換える際に前記直流電力供給源の直流出力を短絡させるためのスイッチング素子を更に備えたことを特徴とする請求項１から３の何れか１項記載のスパッタリング装置用の交流電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スパッタリング装置にバイポーラパルス状に電力供給するスパッタリング装置用の交流電源に関する。
【背景技術】
【０００２】
バイポーラパルス状に電力供給する交流電源は、例えば処理基板表面に所定の薄膜を形成するスパッタリング装置に用いられる。この種の交流電源として、直流電力供給源と負荷との間に設けられた４個のスイッチング素子（ＭＯＳＦＥＴ）からなるブリッジ回路を備えたものが知られている。このブリッジ回路の各スイッチング素子を適宜作動させて、出力端（電極）である一対のターゲットに対し所定の周波数で交互に極性を反転させて任意のパルス電圧を印加すると、各ターゲットの極性がアノード電極とカソード電極で交互に切り換えられる。これにより、アノード電極及びカソード電極間にグロー放電を生じさせてプラズマを生成し、各ターゲットをスパッタリングする（例えば、特許文献１参照。）。
【０００３】
このようなグロー放電中では、何らかの原因によりアーク放電（異常放電）が発生することが知られている。アーク放電が発生すると、プラズマ（負荷）のインピーダンスが急激に小さくなるため、急激な出力電圧の低下が起こり、それに伴って出力電流が急激に増加する。ここで、ターゲットが、特にアルミニウム等の金属製である場合、高いアーク電流値のアーク放電がターゲット間で局所的に発生すると、ターゲットが溶かされて放出されたものが処理基板表面に付着するというパーティクルやスプラッシュ（数μｍ〜数百μｍの塊）が発生し、良好な成膜ができない。
【０００４】
ところで、一般に直流電力供給源からの出力は定電圧特性を有しているため、インダクタンス成分より、容量成分（キャパシタンス成分）が支配的になっている。このため、アーク放電の発生時に、プラズマ負荷側のインピーダンスが小さくなる（場合によっては、数オーム以下まで小さくなる）ことで、出力とプラズマ（負荷）とが結合されて容量成分から急激に出力側に放出される。その結果、電流上昇を効率良く抑制できず、短時間（数μＳの間）で過電流が流れる（つまり、アーク放電発生時の単位時間当たりの電流上昇率が高い）という問題がある。
【０００５】
このような問題の解決策の１つとして、プラズマのインダクタンス値よりも大きなインダクタンス値を有するインダクタを、直流電力供給源からブリッジ回路への正負の出力のうち少なくとも一方に設け、このインダクタによって直流電力供給源からの出力を定電流特性とすることが考えられる。
【０００６】
しかし、直流電力供給源からの出力をインダクタにより定電流特性とすると、プラズマ負荷がインダクタンス成分を有するため、各電極の極性反転時にプラズマ負荷に電流が急激に流れ込むので、その際にスパイク状の過電圧が生じる。このような過電圧は、アーク放電を誘発する虞がある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許第３６３９６０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、以上の点に鑑み、各電極の極性反転時に発生する過電圧を抑制することで、アーク放電の誘発を防止することができるスパッタリング装置用の交流電源を提供することをその課題とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、本発明は、直流電力供給源と、この直流電力供給源からの正負の直流出力間に接続された複数のスイッチング素子から構成されるブリッジ回路を備え、前記ブリッジ回路の各スイッチング素子の切り換えにより、プラズマに接触する一対の電極に所定の周波数でバイポーラパルス状に電力を供給するスパッタリング装置用の交流電源において、前記プラズマのインダクタンス値よりも大きなインダクタンス値を有するインダクタを、前記直流電力供給源から前記ブリッジ回路への正負の直流出力のうち少なくとも一方に設け、前記ブリッジ回路の入力に対して並列にスナバ回路を設けたことを特徴とする。
【００１０】
本発明では、プラズマのインダクタンス値よりも大きなインダクタンス値を有するインダクタを、直流電力供給源からブリッジ回路への正負の出力のうち少なくとも一方に設けることで、アーク放電発生時の電流上昇を制限することができる。
【００１１】
ここで、直流電力供給源からの出力をインダクタにより定電流特性とすると、電極と容量結合しているプラズマ負荷がインダクタンス成分を有するため、各電極の極性反転時にプラズマ負荷に電流が急激に流れ込むのでスパイク状の過電圧が生じる。このような過電圧は、アーク放電を誘発する虞がある。本発明では、各電極の極性反転時の出力電流の立ち上がりをスナバ回路により効果的に制限することで、各電極の極性反転時に発生する過電圧を効果的に抑制でき、アーク放電の誘発を防止することができる。
【００１２】
本発明において、前記スナバ回路は、前記インダクタと前記ブリッジ回路の間に設けられ、相互に直列に接続されたダイオード及びコンデンサと、前記ダイオードに対して並列な抵抗とによって構成することができる。
【００１３】
この構成によれば、各電極の極性反転時に、直流電力供給源からの電流がプラズマ負荷のインダクタンスに急激に流れ込むことなくスナバ回路のコンデンサに流れ込み充電され、この充電電流によりスナバ回路のコンデンサの電圧が徐々に上がり、このコンデンサ電圧に応じて出力電流が緩やかに立ち上がるので、各電極の極性反転時に発生する過電圧が効果的に抑制される。
【００１４】
本発明において、前記スナバ回路は、前記インダクタと前記ブリッジ回路の間に設けられ、相互に直列に接続されたダイオード及びコンデンサと、一端が前記ダイオードと前記コンデンサの間に接続され、他端が前記直流電力供給源と前記インダクタの間に接続された抵抗とによって構成するようにしてもよい。
【００１５】
この構成によれば、アーク発生時にもスナバ回路のコンデンサからの放電電流がインダクタを流れるため、スナバ回路の抵抗の抵抗値を小さくすることができる。従って、上記構成で得られる効果に加え、スナバ回路のコンデンサの初期電圧を低くすることができ、上記過電圧を更に低く抑制することができるという効果が得られるので、スナバ回路の損失を下げることができ、当該交流電源の効率を高くすることができる。
【００１６】
また、何らかの原因により全てのスイッチング素子がオフとなった場合、インダクタを流れる電流が急激に遮断されるため、過電圧が発生し、この過電圧によってスイッチング素子が故障する可能性がある。そこで、通常は、互いに直列に接続されたダイオードと抵抗とから構成されるフライホイール回路を、スイッチング素子を保護する保護回路として設ける必要がある。本発明の構成によれば、インダクタを流れる電流の急激な変化が生じたとしても、インダクタの持つエネルギーがスナバ回路のダイオード及び抵抗を通して放出されるため過電圧が発生しない。従って、本発明のスナバ回路がスイッチング素子を保護するフライホイール回路として役割を果たすため、フライホイール回路を省略することができ、コストを抑えることができる。
【００１７】
また、本発明において、前記ブリッジ回路の各スイッチング素子を切り換える際に前記直流電力供給源の直流出力を短絡させるためのスイッチング素子を更に設けてもよい。これにより、バイポーラパルス状の電力供給の際、スイッチング損失を１個の出力短絡用のスイッチング素子のみで発生させることができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の第１の実施の形態による交流電源Ｅ１の構成を概略的に示す図である。
【図２】本発明の第１の実施の形態による交流電源Ｅ１の出力制御を説明するための図である。
【図３】交流電源Ｅ１の一方の電極への出力電圧及び出力電流の波形を説明するための図である。
【図４】本発明の第２の実施の形態による交流電源Ｅ２の構成を概略的に示す図である。
【図５】交流電源Ｅ２の一方の電極への出力電圧及び出力電流の波形を説明するための図である。
【図６】本発明の変形例による交流電源Ｅ３の構成を概略的に示す図である。
【発明を実施するための最良の形態】
【００１９】
以下、図面を参照して本発明の実施の形態について説明する。尚、各図において共通する要素には、同一の符号を付して重複する説明を省略する。
【００２０】
図１を参照して、本発明の第１の実施の形態による交流電源Ｅ１の構成を説明する。この交流電源Ｅ１は、例えばスパッタリング装置Ｓ内の処理基板に対向させて配置され、プラズマ負荷Ｐに接触する電極である一対のターゲットＴ１，Ｔ２に対し、所定の周波数でバイポーラパルス状に電力を供給するために用いられるＡＣパルス電源である。ここで、プラズマ負荷Ｐは、等価回路５によって表すことができる。この等価回路５は、インダクタンス値が２０μＨ〜３０μＨであるインダクタンス成分Ｌｐを有し、一対のターゲットＴ１、Ｔ２と容量結合している。
【００２１】
交流電源Ｅ１は直流電力供給源１を備え、この直流電力供給源１は、例えば５００ＶのＤＣ電圧を出力するＤＣ電源によって構成される。直流電力供給源１からの正負の出力ライン２ａ、２ｂ間には、４個のスイッチングトランジスタＳＷ１乃至ＳＷ４からなるブリッジ回路３が設けられている。
【００２２】
ブリッジ回路３の各スイッチングトランジスタＳＷ１乃至ＳＷ４のオン、オフの切り換えは、図示省略するドライバー回路によって制御される。例えば、第１及び第４のスイッチングトランジスタＳＷ１、ＳＷ４と、第２及び第３のスイッチングトランジスタＳＷ２、ＳＷ３とのオン、オフのタイミングが反転するように切り換え制御すると、ブリッジ回路３からの出力ライン４ａ、４ｂを介して一対のターゲットＴ１，Ｔ２にバイポーラパルス状に電力供給される。
【００２３】
ここで、上記構成の交流電源Ｅ１において、直流電力供給源１から電力を供給した状態で各スイッチングトランジスタＳＷ１乃至ＳＷ４を切り換える場合に、それらのスイッチング損失が多大となる。このため、各スイッチングトランジスタＳＷ１乃至ＳＷ４の耐久性が向上するような構成を設ける必要がある。本実施の形態では、直流電力供給源１からの正負の出力ライン２ａ，２ｂ間に、出力短絡用のスイッチングトランジスタＳＷ５が設けられている。このスイッチングトランジスタＳＷ５が短絡状態（オン）で、各スイッチングトランジスタＳＷ１乃至ＳＷ４の切り換えが行われる。
【００２４】
つまり、図２に示すように、一対のターゲットＴ１、Ｔ２にバイポーラパルス状に電力を供給する場合、例えば、時刻ｔ１においてスイッチングトランジスタＳＷ５を短絡状態（オン）とする。この短絡状態により、それまでプラズマ負荷Ｐに流れていた電流が短絡経路６に流れ込むため、電流がプラズマ負荷Ｐをバイパスして流れる。
【００２５】
そして、スイッチングトランジスタＳＷ５が短絡状態である時刻ｔ２において、第１及び第４のスイッチングトランジスタＳＷ１、ＳＷ４をオフし、その後の時刻ｔ３において、第２及び第３のスイッチングトランジスタＳＷ２、ＳＷ３をオンする。その後、時刻ｔ４においてスイッチングトランジスタＳＷ５の短絡状態を解除（オフ）する。この短絡状態の解除により、それまで短絡経路６を流れていた電流が、スイッチングトランジスタＳＷ３、プラズマ負荷Ｐ、スイッチングトランジスタＳＷ２の順に流れるため、負の極性の出力電流が立ち上がる。ここで、スイッチングトランジスタＳＷ５のオン期間（図２に示す時刻ｔ１〜ｔ４）は、例えば、数μｓｅｃである。
【００２６】
次に、時刻ｔ５においてスイッチングトランジスタＳＷ５を再度短絡することで、プラズマ負荷Ｐをバイパスして短絡経路６に電流が流れ込む。そして、時刻ｔ６において第２及び第３のスイッチングトランジスタＳＷ２、ＳＷ３をオフし、その後の時刻ｔ７において第１及び第４のスイッチングトランジスタＳＷ１、ＳＷ４をオンする。その後、時刻ｔ８においてスイッチングトランジスタＳＷ５の短絡状態をオフする。これにより、それまで短絡経路６を流れていた電流が、スイッチングトランジスタＳＷ１、プラズマ負荷Ｐ、スイッチングトランジスタＳＷ４の順に流れるため、正の極性の出力電流が立ち上がる。
【００２７】
尚、図２に示す例では、スイッチングトランジスタＳＷ１乃至ＳＷ４のオフ、オンを異なるタイミングで行っているが、同じタイミングで行ってもよい。また、第１及び第４のスイッチングトランジスタＳＷ１、ＳＷ４をオンからオフに、第２及び第３のスイッチングトランジスタＳＷ２、ＳＷ３をオフからオンに各々切り換える場合、第１及び第４のスイッチングトランジスタをオフする前に第２及び第３スイッチングトランジスタＳＷ２、ＳＷ３をオンし、その後に第１及び第４のスイッチングトランジスタＳＷ１、ＳＷ４をオフしてもよい。つまり、スイッチングトランジスタＳＷ５を用いる代わりに、４個のスイッチングトランジスタＳＷ１乃至ＳＷ４を全てオンにすることで短絡状態を形成してもよい。
【００２８】
そして、各スイッチングトランジスタＳＷ１乃至ＳＷ４のオン、オフのタイミングが反転する上記制御を繰り返すことで、一対のターゲットＴ１、Ｔ２の間に所定の周波数でバイポーラパルス状に電力供給する。その際、所定圧力に保持されたスパッタリング装置Ｓ内にＡｒなどのスパッタガスを導入した状態で、所定の周波数で交互に極性を変えて電力投入される一対のターゲットＴ１、Ｔ２がアノード電極、カソード電極に交互に切り換わり、アノード電極及びカソード電極間にグロー放電を生じさせてプラズマが形成され、各ターゲットＴ１、Ｔ２をスパッタリングできる。このとき、ターゲットＴ１、Ｔ２へ出力する際に発生するスイッチング損失は、短絡用のスイッチングトランジスタＳＷ５のみで発生し、各スイッチングトランジスタＳＷ１乃至ＳＷ４では殆ど発生しない。
【００２９】
ここで、従来の交流電源のように、直流電力供給源からの定電圧特性を有する出力をターゲットＴ１，Ｔ２に供給すると、グロー放電中に何らかの原因でアーク放電が発生したときにプラズマ負荷側のインピーダンスが小さくなり、大きなアーク電流が発生する。
【００３０】
本実施の形態では、このようなアーク電流の発生を抑制するため、正の出力ライン２ａに、プラズマＰのインダクタンス値よりも大きなインダクタンス値（例えば、５ｍＨ）を有するインダクタ（直流リアクトル）ＤＣＬを設け、このインダクタＤＣＬにより直流電力供給源１からの出力を定電流特性とした。直流電力供給源１からの出力を定電流特性とするためには、このインダクタＤＣＬのインダクタンス値を１ｍＨ以上とすればよい。インダクタＤＣＬを正の出力ライン２ａに設けることで、アーク放電発生時の電流上昇率を抑えることができるため、アーク電流の発生を抑制することができる。
【００３１】
尚、本実施の形態では、インダクタＤＣＬを正の出力ライン２ａに設けているが、これに限定されるものではなく、負の出力ライン２ｂまたは正負の出力ライン２ａ、２ｂに各々設けてもよい。
【００３２】
出力ライン２ａにインダクタＤＣＬを設けた場合、上述したように、各スイッチングトランジスタＳＷ１乃至ＳＷ４を所定の周波数（例えば、５ｋＨｚ）で切り換えるとき、つまり、各ターゲットＴ１、Ｔ２の極性を反転させるときには、短絡用のスイッチングトランジスタＳＷ５がオン、オフされる。スイッチングトランジスタＳＷ５がオフされると、出力電流が立ち上がる。つまり、スイッチングトランジスタＳＷ５がオフされる直前まで短絡されていた電流が、ターゲットＴ１、Ｔ２と容量結合しているプラズマ負荷Ｐに流れ込む。プラズマ負荷Ｐはインダクタンス成分Ｌｐを有するため、急激に電流が流れ込むとスパイク状（定常値の２倍近い値）の過電圧が生じる。このような過電圧は、アーク放電を誘発する虞がある。
【００３３】
本実施の形態では、各ターゲットＴ１、Ｔ２の極性反転時の出力電流の立ち上がりを抑制してスパイク状の過電圧を抑制するために、ブリッジ回路３の入力３ａ、３ｂに対して並行にスナバ（Snubber）回路７を設けた。このスナバ回路７は、インダクタＤＣＬとブリッジ回路３との間に設けられ、かつ、相互に直列に接続されたスナバダイオードＤｓ及びスナバコンデンサＣｓを備えている。このスナバコンデンサＣｓの容量が５μＦ未満である場合には出力電流の立ち上がりを効果的に抑制することができない可能性があり、２０μＦを超える場合には自由放電が増える可能性があるため、このスナバコンデンサＣｓの容量は例えば、５μＦ〜２０μＦの範囲とするのがよい。さらに、スナバ回路７は、スナバ抵抗ＲｓをスナバダイオードＤｓに対して並列に備えている。このスナバ抵抗Ｒｓが放電抵抗として機能するため、スナバダイオードＤｓの電圧が高くなりすぎることを防ぐことができる。
【００３４】
本実施の形態のスナバ回路７によれば、各ターゲットＴ１、Ｔ２の極性反転時にスイッチングトランジスタＳＷ５をオフすると、それまで短絡経路６を流れていた電流がスナバダイオードＤｓを通ってスナバコンデンサＣｓに流れ込む。そして、このスナバコンデンサＣｓの充電電圧の上昇に伴って、ターゲットＴ１，Ｔ２を介してプラズマ負荷Ｐに流れる電流が徐々に立ち上がる。その結果、図３において破線で囲んで示すように（尚、図３では、一方のターゲットでの出力電圧Ｖｃ及び出力電流Ｉｃの変化のみを示している。）、各ターゲットＴ１、Ｔ２の極性反転時に出力電流Ｉｃの立ち上がりが緩やかになり、その結果各ターゲットＴ１、Ｔ２の極性反転時の過電圧が効果的に抑制されるため、アーク放電の誘発を防止することができる。
【００３５】
ここで、各ターゲットＴ１、Ｔ２の極性反転時の過電圧を抑制するためには、スナバコンデンサＣｓの充電電圧が低くなるように、スナバ抵抗Ｒｓの抵抗値を小さくするのが望ましい。その一方で、スナバ抵抗Ｒｓの抵抗値を小さくし過ぎると、プラズマ負荷Ｐでアーク放電が発生したときに、スナバ抵抗Ｒｓを介して流れるスナバコンデンサＣｓの放電電流が大きくなり、過大なアークエネルギがプラズマ負荷Ｐに供給される。本実施の形態では、スナバ抵抗Ｒｓの抵抗値は、例えば２０〜５０Ωの範囲とするのがよい。
【００３６】
次に、図４を参照して、第２の実施の形態の交流電源Ｅ２の構成を説明する。この交流電源Ｅ２では、スナバ回路７を構成するスナバ抵抗Ｒｓの一端の接続位置が、上記交流電源Ｅ１と相違する。つまり、スナバ抵抗Ｒｓの一端が、直流電力供給源１とインダクタＤＣＬの間に接続されている。このスナバ抵抗Ｒｓの他端は、上記交流電源Ｅ１と同様に、スナバダイオードＤｓのカソードとスナバコンデンサＣｓの間に接続されている。この交流電源Ｅ２におけるその他の構成、スイッチングトランジスタＳＷ１乃至ＳＷ４及び短絡用スイッチングトランジスタＳＷ５の切り換え制御は、上記交流電源Ｅ１と同様であるため、その詳細な説明は省略する。
【００３７】
本実施の形態の交流電源Ｅ２によれば、各ターゲットＴ１、Ｔ２の極性反転時に、スイッチングトランジスタＳＷ５をオフすると、それまで短絡経路６を流れていた電流がスナバダイオードＤｓを通ってスナバコンデンサＣｓに流れ込む。そして、上記第１の実施の形態の交流電源Ｅ１と同様に、このスナバコンデンサＣｓの充電電圧の上昇に伴って、ターゲットＴ１、Ｔ２を介してプラズマ負荷Ｐに流れる電流が徐々に立ち上がる。その結果、図５において破線で囲んで示すように、出力電力Ｉｃの立ち上がりが緩やかになり、その結果過電圧が効果的に抑制されるため、アーク放電の誘発を防止することができる。
【００３８】
ここで、本実施の形態では、スイッチングトランジスタＳＷ５がオフする直前のスナバコンデンサＣｓの電圧が、直流電力供給源１の電圧にクランプされるため、上記第１の実施の形態（図３参照）に比してスイッチングトランジスタＳＷ５のオフ後のスナバコンデンサＣｓの充電電圧がより低くなり、過電圧を更に抑制することができる。
【００３９】
また、何らかの原因によりスイッチングトランジスタＳＷ１乃至ＳＷ４が全てオフした場合、インダクタＤＣＬを流れる電流が急激に遮断されるため、過電圧が発生し、この過電圧によってスイッチングトランジスタＳＷ１乃至ＳＷ４が故障する可能性がある。そこで、通常は、互いに直列に接続されたダイオードと抵抗とから構成されるフライホイール回路を、スイッチングトランジスタＳＷ１乃至ＳＷ４を保護する保護回路として設ける必要がある。
【００４０】
本実施の形態では、インダクタＤＣＬを流れる電流の急激な変化が生じても、スナバ回路７のスナバダイオードＤｓ及びスナバ抵抗Ｒｓを通してインダクタＤＣＬのエネルギーが放出されるので過電圧が発生しない。従って、スナバ回路７がスイッチングトランジスタＳＷ１乃至ＳＷ４を保護するフライホイール回路として役割を果たすため、フライホイール回路を省略することができ、コストを抑えることができる。
【００４１】
また、何らかの原因によりプラズマ負荷Ｐでアーク放電が発生した場合においても、スナバコンデンサＣｓの放電は、インダクタＤＣＬを介して行われる。このため、スナバ抵抗Ｒｓの抵抗値を小さくしても、スナバコンデンサＣｓからの放電電流が過大とならない。従って、スナバ抵抗Ｒｓの抵抗値を上記第１の実施の形態よりも小さい例えば数Ω〜１０Ωの範囲とすることができる。これにより、スナバコンデンサＣｓの初期電圧を低くでき、スイッチングコンデンサＳＷ５のオフ後に生じる過電圧を更に低く抑制することができるので、スナバ回路７の損失を上記第１の実施の形態の７５％程度に下げることができるため、電源の効率を高めることができるという効果が更に得られる。
【００４２】
なお、本発明は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々変形して実施することができる。例えば、図６に示す交流電源Ｅ３のように、２つのスナバ回路７ａ、７ｂを直列に接続する構成としてもよい。この交流電源Ｅ３では、正負の両出力ライン２ａ、２ｂにインダクタＤＣＬ１、ＤＣＬ２がそれぞれ設けられている。そして、スナバ回路７ａ、７ｂを構成するスナバダイオードＤｓ及びスナバコンデンサＣｓの直列回路に対して並行に、スイッチングトランジスタＳＷ５ａ、ＳＷ５ｂと抵抗Ｒ１、Ｒ２とがそれぞれ設けられている。これらの抵抗Ｒ１、Ｒ２は、各スナバ回路７ａ、７ｂへの印加電圧を分圧するための分圧抵抗である。この交流電源Ｅ３におけるその他の構成、及びスイッチングトランジスタＳＷ１乃至ＳＷ４の切り換え制御は、上記交流電源Ｅ２と同様であるため、その詳細な説明は省略する。この交流電源Ｅ３によれば、上記交流電源Ｅ２により得られる効果に加え、スナバ回路７ａ、７ｂに耐圧を持たせることができるという効果が更に得られる。
【符号の説明】
【００４３】
Ｅ１、Ｅ２、Ｅ３    交流電源
Ｓ    スパッタリング装置
Ｐ    プラズマ負荷
Ｔ１、Ｔ２    ターゲット（電極）
ＤＣＬ    インダクタ
ＳＷ５    短絡用のスイッチングトランジスタ
１    直流電力供給源
２ａ、２ｂ    出力ライン
３    ブリッジ回路
ＳＷ１〜ＳＷ４    スイッチングトランジスタ
７    スナバ回路
Ｄｓ    スナバダイオード
Ｃｓ    スナバコンデンサ
Ｒｓ    スナバ抵抗
【図１】
2010206905.tif 000003
【図２】
2010206905.tif 000004
【図３】
2010206905.tif 000005
【図４】
2010206905.tif 000006
【図５】
2010206905.tif 000007
【図６】
2010206905.tif 000008