(57)【要約】【課題】出力電圧の変動を抑制しつつ、変換効率の良い電源制御回路を提供する。【解決手段】電源制御回路は、入力電圧から目的レベルの出力電圧の生成を指示する第１指示信号が入力されると、出力電圧に応じた第１帰還電圧と目的レベルに応じた第１基準電圧との差に応じて、入力電圧が入力電極に印加された第１トランジスタの導通状態を制御する第１制御回路と、出力電圧に応じた第２帰還電圧と目的レベルに応じた第２基準電圧との差に応じた電圧でコンデンサを充放電する誤差増幅回路と、入力電圧から目的レベルの出力電圧の生成を指示する第２指示信号が入力されると、入力電圧が入力電極に印加された第２トランジスタのオンオフを、コンデンサの電圧に応じて制御する第２制御回路と、第１指示信号が入力されると、入力電圧のレベルに応じた充電電圧でコンデンサを充電し、第２指示信号が入力されると、充電電圧によるコンデンサの充電を停止する充電回路と、を備える。【選択図】図１
2010063290.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧から目的レベルの出力電圧の生成を指示する第１指示信号が入力されると、前記出力電圧に応じた第１帰還電圧と前記目的レベルに応じた第１基準電圧との差に応じて、前記入力電圧が入力電極に印加された第１トランジスタの導通状態を制御する第１制御回路と、
前記出力電圧に応じた第２帰還電圧と前記目的レベルに応じた第２基準電圧との差に応じた電圧でコンデンサを充放電する誤差増幅回路と、
前記入力電圧から前記目的レベルの前記出力電圧の生成を指示する第２指示信号が入力されると、前記入力電圧が入力電極に印加された第２トランジスタのオンオフを、前記コンデンサの電圧に応じて制御する第２制御回路と、
前記第１指示信号が入力されると、前記入力電圧のレベルに応じた充電電圧で前記コンデンサを充電し、前記第２指示信号が入力されると、前記充電電圧による前記コンデンサの充電を停止する充電回路と、
を備えることを特徴とする電源制御回路。
【請求項２】
請求項１に記載の電源制御回路であって、
前記充電回路は、
前記第１指示信号が入力されると、前記第２トランジスタがオフされる期間が前記入力電圧のレベルの上昇に応じて長くなるような前記充電電圧で前記コンデンサを充電し、前記第２指示信号が入力されると、前記充電電圧による前記コンデンサの充電を停止すること、
を特徴とする電源制御回路。
【請求項３】
請求項１または請求項２に記載の電源制御回路であって、
前記誤差増幅回路は、
前記第２帰還電圧のレベルが前記第２基準電圧のレベルより高い場合、前記コンデンサの電圧が低下するよう前記コンデンサを放電し、前記第２帰還電圧のレベルが前記第２基準電圧のレベルより低い場合、前記コンデンサの電圧が上昇するよう前記コンデンサを充電し、
前記第２制御回路は、
前記第２トランジスタがオフされる期間が前記コンデンサの電圧レベルの低下に応じて長くなるよう、前記第２トランジスタのオンオフを制御するための比較信号を、前記コンデンサの電圧と所定周期の三角波とに基づいて出力する比較回路を含み、
前記充電回路は、
前記入力電圧と所定レベルの第３基準電圧との差に応じて、前記入力電圧のレベルが上昇するとレベルが低下する前記充電電圧を出力する反転増幅回路と、
前記第１指示信号が入力されると、前記充電電圧で前記コンデンサを充電するためにオンし、前記第２指示信号が入力されると、前記充電電圧による前記コンデンサの充電を停止するためにオフするスイッチ回路と、
を含むこと、
を特徴とする電源制御回路。
【請求項４】
請求項１〜３の何れか一項に記載の電源制御回路であって、
前記第１制御回路は、
前記第２指示信号が入力されると、前記第１トランジスタをオフし、
前記第２制御回路は、
前記第１指示信号が入力されると、前記第２トランジスタをオフすること、
を特徴とする電源制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源制御回路に関する。
【背景技術】
【０００２】
バッテリー等の電圧から、所望の出力電圧を生成して負荷に供給する際には、スイッチング電源回路が用いられることが多い。一般に、スイッチング電源回路が所望の出力電圧を生成する際の変換効率は、負荷に流れる電流が大きい重負荷時には高く、負荷に流れる電流が小さい軽負荷時には低い。したがって、軽負荷時の変換効率を改善するために、スイッチング電源回路からリニアレギュレータに切り替えて所望の出力電圧を生成する電源制御回路が用いられることがある（例えば、特許文献１）。
【０００３】
図３に、ＬＤＯ（Low Dropout）レギュレータ５００とスイッチング電源回路５１０とを切り換えることが可能な電源制御回路１００の一例を示す。電源制御回路１００は、マイコン（不図示）から出力される制御信号ＣＯＮＴ１に応じて、出力電圧ＶｏｕｔをＬＤＯレギュレータ５００で生成するための制御回路２００の動作を制御し、制御信号ＣＯＮＴ２に応じて、出力電圧Ｖｏｕｔをスイッチング電源回路５１０で生成するためのスイッチング制御回路２１０の動作を制御する回路である。
【０００４】
制御回路２００は、例えば、制御信号ＣＯＮＴ１がローレベル（以下、Ｌレベル）となると、ＬＤＯレギュレータ５００の動作を停止させ、制御信号ＣＯＮＴ１がハイレベル（以下、Ｈレベル）となると、ＬＤＯレギュレータ５００を動作させる。具体的には、制御信号ＣＯＮＴ１がＬレベルとなると、誤差増幅回路３００及び基準電圧回路３１０の夫々のバイアス電流の生成が停止される。一方、制御信号ＣＯＮＴ１がＨレベルとなると、誤差増幅回路３００及び基準電圧回路３１０のバイアス電流の生成が開始される。このため、誤差増幅回路３００は、出力電圧Ｖｏｕｔが所望のレベルとなるよう、出力電圧Ｖｏｕｔを分圧した電圧と、基準電圧回路３１０の電圧とを比較し、ＰＭＯＳトランジスタ３２０のオン抵抗を制御する。
【０００５】
また、スイッチング制御回路２１０は、例えば、制御信号ＣＯＮＴ２がＬレベルとなると、スイッチング電源回路５１０の動作を停止させ、制御信号ＣＯＮＴ２がＨレベルとなると、スイッチング電源回路５１０を動作させる。具体的には、制御信号ＣＯＮＴ２がＬレベルとなると、スイッチング制御回路２１０における基準電圧回路４００、誤差増幅回路４１０、三角波発振回路４２０、コンパレータ４３０、及び駆動回路４４０の夫々の回路のバイアス電流の生成が停止される。一方、制御信号ＣＯＮＴ２がＨレベルとなると、スイッチング制御回路２１０を構成する夫々の回路のバイアス電流の生成が開始される。このため、誤差増幅回路４１０は、基準電圧回路４００の電圧と、出力電圧Ｖｏｕｔを分圧した電圧との差に応じた電圧Ｖｅを生成する。コンパレータ４３０は、電圧Ｖｅと三角波発振回路４２０からの三角波とを比較し、ＰＷＭ（Pulse Wide Modulation）信号Ｖｐｗｍを出力する。駆動回路４４０は、ＰＷＭ信号ＶｐｗｍのＬレベルに基づいてＰＭＯＳトランジスタ４５０をオンし、ＰＷＭ信号ＶｐｗｍのＨレベルに基づいてＰＭＯＳトランジスタ４５０をオフする。また、ＰＭＯＳトランジスタ４５０がオンオフされることにより変化する出力電圧Ｖｏｕｔは、前述のように分圧抵抗を介して誤差増幅回路４１０に負帰還されている。したがって、出力電圧Ｖｏｕｔは所望のレベルとなるよう、スイッチング制御回路２１０により制御される。
【０００６】
ところで、制御信号ＣＯＮＴ２がＬレベルの際には、スイッチング制御回路２１０における夫々の回路のバイアス電流が停止されるため、誤差増幅回路４１０の出力である電圧Ｖｅは０Ｖまで低下する。制御信号ＣＯＮＴ２がＨレベルとなった際に、出力電圧Ｖｏｕｔを所望レベルとするためには、コンパレータ４３０は、入力電圧Ｖｉｎと所望の出力電圧Ｖｏｕｔとで定まるデューティ比のＰＷＭ信号Ｖｐｗｍを出力する必要がある。したがって、図４に示すように、例えば時刻Ｔ１で制御信号ＣＯＮＴ２がＨレベルとなると、誤差増幅回路４１０は、基準電圧回路４００の電圧と、出力電圧Ｖｏｕｔを分圧した電圧との差に応じた電圧でコンデンサ６００の充電を開始する。そして、誤差増幅回路４１０は、ＰＷＭ信号Ｖｐｗｍのデューティ比が、入力電圧Ｖｉｎと所望の出力電圧Ｖｏｕｔとで定まるデューティ比となる時刻Ｔ２まで、電圧Ｖｅを上昇させる。
【０００７】
このように、制御信号ＣＯＮＴ２が時刻Ｔ１にＨレベルとなった場合であっても、スイッチング制御回路２１０は、時刻Ｔ２となるまで所望の出力電圧Ｖｏｕｔを生成することはできない。したがって、軽負荷時から重負荷時に変化した際に、ＬＤＯレギュレータ５００の動作を停止するとともに、スイッチング電源回路５１０を動作させると、出力電圧Ｖｏｕｔは低下することとなる。このため、例えば、特許文献１では、軽負荷時から重負荷時に変化した際、スイッチング電源回路５１０が所望の出力電圧Ｖｏｕｔを生成する時刻Ｔ２までは、ＬＤＯレギュレータ５００を動作させて、出力電圧Ｖｏｕｔの低下を抑制している。
【特許文献１】特開２００３−９５１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、制御信号ＣＯＮＴ２がＨレベルとなり、スイッチング電源回路が所望の出力電圧Ｖｏｕｔを生成するまでの期間ＴＡは、入力電圧Ｖｉｎのレベルにより変化する。具体的には、例えば、バッテリーからの入力電圧Ｖｉｎが低い場合は、バッテリーからの入力電圧Ｖｉｎが高い場合と比較すると、所望レベルの出力電圧Ｖｏｕｔを生成するために、ＰＷＭ信号ＶｐｗｍのＬレベルのデューティ比を上昇させる必要がある。つまり、入力電圧Ｖｉｎが低下すると、誤差増幅回路４１０は、電圧Ｖｅをより高い電圧まで上昇させる必要がある。このように、期間ＴＡは、入力電圧Ｖｉｎのレベルに応じて変化する。したがって、入力電圧Ｖｉｎの変動が大きいバッテリー等を用いる際は、軽負荷時から重負荷時に変化した際、出力電圧Ｖｏｕｔの低下を抑制するためには、期間ＴＡを長くする必要がある。また、期間ＴＡでは、重負荷時であるにも関わらず、出力電圧Ｖｏｕｔの低下を防ぐ目的でＬＤＯレギュレータ５００が動作しているため、変換効率が悪化するという問題がある。
【０００９】
本発明は上記課題を鑑みてなされたものであり、出力電圧の変動を抑制しつつ、変換効率の良い電源制御回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、本発明の電源制御回路は、入力電圧から目的レベルの出力電圧の生成を指示する第１指示信号が入力されると、前記出力電圧に応じた第１帰還電圧と前記目的レベルに応じた第１基準電圧との差に応じて、前記入力電圧が入力電極に印加された第１トランジスタの導通状態を制御する第１制御回路と、前記出力電圧に応じた第２帰還電圧と前記目的レベルに応じた第２基準電圧との差に応じた電圧でコンデンサを充放電する誤差増幅回路と、前記入力電圧から前記目的レベルの前記出力電圧の生成を指示する第２指示信号が入力されると、前記入力電圧が入力電極に印加された第２トランジスタのオンオフを、前記コンデンサの電圧に応じて制御する第２制御回路と、前記第１指示信号が入力されると、前記入力電圧のレベルに応じた充電電圧で前記コンデンサを充電し、前記第２指示信号が入力されると、前記充電電圧による前記コンデンサの充電を停止する充電回路と、を備えることを特徴とする。
【発明の効果】
【００１１】
出力電圧の変動を抑制しつつ、変換効率の良い電源制御回路を提供することができる。
【発明を実施するための最良の形態】
【００１２】
本明細書および添付図面の記載の記載により、少なくとも以下の事項が明らかとなる。  
図１は、本発明の一実施形態である電源制御回路１０の構成を示す図である。電源制御回路１０は、例えば、バッテリーの電圧である入力電圧Ｖｉｎから、負荷に供給するための所望の出力電圧Ｖｏｕｔを生成するために用いられる。また、電源制御回路１０は、マイコン（不図示）からの制御信号ＣＯＮＴがＬレベルの場合、出力電圧Ｖｏｕｔを生成するためにＬＤＯレギュレータ２０を動作させ、制御信号ＣＯＮＴがＨレベルの場合、スイッチング電源回路２１を動作させる回路である。なお、本実施形態の負荷（不図示）は、例えば、ＤＳＰ（Digital Signal Processor）であることとし、マイコンは、ＤＳＰの消費電流が少ないスタンバイ状態では、制御信号ＣＯＮＴをＬレベルとし、ＤＳＰの消費電流が多い動作状態では、制御信号ＣＯＮＴをＨレベルにすることとする。つまり、マイコンは、出力電圧Ｖｏｕｔが印加されるＤＳＰが軽負荷時には、ＬＤＯレギュレータ２０を動作させ、重負荷時にはスイッチング電源回路２１を動作させる。なお、本実施形態におけるＬレベルの制御信号ＣＯＮＴが本発明の第１指示信号に相当し、本実施形態におけるＨレベルの制御信号ＣＯＮＴが本発明の第２指示信号に相当する。
【００１３】
電源制御回路１０は、制御回路３０、スイッチング制御回路３１、及び充電回路３２を含んで構成される。なお、図１において端子は図示されていないが、本実施形態における電源制御回路１０、ＰＭＯＳトランジスタ４３，５５は集積化されていることとする。
【００１４】
制御回路３０（第１制御回路）は、制御信号ＣＯＮＴがＬレベルとなると、制御回路３０、ＰＭＯＳトランジスタ４３、及び抵抗Ｒ１，Ｒ２を含むＬＤＯレギュレータ２０を動作させて入力電圧Ｖｉｎから所望の出力電圧Ｖｏｕｔを生成する回路である。また、制御回路３０は、制御信号ＣＯＮＴがＨレベルとなると、ＬＤＯレギュレータ２０の動作を停止させる。また、制御回路３０は、基準電圧回路４０、誤差増幅回路４１、及びバッファ回路４２を含んで構成される。
【００１５】
基準電圧回路４０は、バンドギャップ電圧等の所定レベルの基準電圧Ｖｒｅｆ１（第１基準電圧）を生成する回路である。
【００１６】
誤差増幅回路４１は、基準電圧Ｖｒｅｆ１と、出力電圧Ｖｏｕｔを抵抗Ｒ１，Ｒ２で分圧した電圧Ｖｆｂ１（第１帰還電圧）との差を増幅する回路である。
【００１７】
バッファ回路４２は、パワートランジスタであるＰＭＯＳトランジスタ４３（第１トランジスタ）のオン抵抗を制御できるよう、誤差増幅回路４０の出力をバッファする回路である。
【００１８】
本実施形態においては、出力電圧Ｖｏｕｔに応じた電圧Ｖｆｂ１は、誤差増幅回路４１の反転入力端子に帰還されている。したがって、電圧Ｖｆｂ１が基準電圧Ｖｒｅｆ１のレベルに一致するよう、誤差増幅回路４１は、バッファ回路４２を介してＰＭＯＳトランジスタ４３のオン抵抗を制御する。この結果、ＬＤＯレギュレータ２０は、所望のレベルの出力電圧Ｖｏｕｔを生成することとなる。
【００１９】
なお、本実施形態では、制御信号ＣＯＮＴがＬレベルとなると、制御回路３０における基準電圧回路４０、誤差増幅回路４１、及びバッファ回路４２の夫々の回路を動作させバイアス電流が生成されることとする。また、制御信号ＣＯＮＴがＨレベルとなると、制御回路３０における夫々の回路を動作させるバイアス電流の生成が停止されることとする。さらに、バッファ回路４２は、制御信号ＣＯＮＴがＨレベルとなると、出力がＨレベルとなることとする。
【００２０】
スイッチング制御回路３１は、制御信号ＣＯＮＴがＨレベルとなると、スイッチング制御回路３１、ＰＭＯＳトランジスタ５５、ダイオードＤ１、インダクタＬ１、コンデンサＣ１，Ｃ２、及び抵抗Ｒ３〜Ｒ５を含むスイッチング電源回路２１を動作させて、入力電圧Ｖｉｎから所望の出力電圧Ｖｏｕｔを生成する回路である。また、制御信号ＣＯＮＴがＬレベルとなると、スイッチング電源回路２１の動作を停止させる。スイッチング制御回路３１は、基準電圧回路５０、誤差増幅回路５１、三角波発振回路５２、コンパレータ５３、及び駆動回路５４を含んで構成される。なお、本実施形態の三角波発振回路５２、コンパレータ５３、及び駆動回路５４が本発明の第２制御回路に相当する。
【００２１】
基準電圧回路５０は、バンドギャップ電圧等の所定レベルの基準電圧Ｖｒｅｆ２（第２基準電圧）を生成する回路である。
【００２２】
誤差増幅回路５１（誤差増幅回路）は、基準電圧Ｖｒｅｆ２と、出力電圧Ｖｏｕｔを抵抗Ｒ３，Ｒ４で分圧した電圧Ｖｆｂ２（第２帰還電圧）との差を増幅する回路である。また、本実施形態の誤差増幅回路５１においては、電圧Ｖｆｂ２が入力される反転入力端子と、誤差増幅回路５１の出力との間に、スイッチング電源回路２１の帰還ループの位相補償を行うための抵抗Ｒ５及びコンデンサＣ２が接続されている。なお、本実施形態では、誤差増幅回路５１の出力とコンデンサＣ２とが接続されたノードの電圧を、電圧Ｖｅとする。
【００２３】
三角波発振回路５２は、所定周期の三角波Ｖｏｓｃを出力する回路である。なお、本実施形態における三角波Ｖｏｓｃは、立ち上がり時間と立下り時間とが等しい信号であることとするが、それに限られるものではない。例えば、立ち上がり時間が立下り時間に比べて長い鋸歯波状の三角波であっても良い。
【００２４】
コンパレータ５３は、誤差増幅回路５１からの出力と、三角波Ｖｏｓｃとを比較し、ＰＷＭ信号Ｖｐｗｍ（比較信号）を出力する回路である。なお、本実施形態では、電圧Ｖｅがコンパレータ５３の反転入力端子に入力され、三角波Ｖｏｓｃがコンパレータ５３の非反転入力端子に入力されている。したがって、三角波のレベルが電圧Ｖｅのレベルより低くなると、ＰＷＭ信号ＶｐｗｍはＬレベルとなり、三角波のレベルが電圧Ｖｅのレベルより高くなると、ＰＷＭ信号ＶｐｗｍはＨレベルとなる。また、以下本実施形態では、ＰＷＭ信号Ｖｐｗｍの一周期において、Ｌレベルの占める期間を、ＰＷＭ信号Ｖｐｗｍのデューティ比とする。
【００２５】
駆動回路５４は、ＰＷＭ信号ＶｐｗｍがＬレベルの場合、ＰＭＯＳトランジスタ５５をオンすべくＬレベルの駆動信号を出力する。また、ＰＷＭ信号ＶｐｗｍがＨレベルの場合、ＰＭＯＳトランジスタ５５をオフすべくＨレベルの駆動信号を出力する。
【００２６】
ＰＭＯＳトランジスタ５５（第２トランジスタ）のソース電極には入力電圧Ｖｉｎが印加され、ドレイン電極は、ダイオードＤ１のカソード及びインダクタＬ１の一端に接続されている。また、インダクタＬ１及びコンデンサＣ１はＬＰＦ（Low Pass Filter）を構成するため、ダイオードＤ１のカソードの電圧変化を平滑化する。ＰＭＯＳトランジスタ５５がオンされると、ダイオードＤ１のカソードは入力電圧Ｖｉｎとなるよう上昇するため、コンデンサＣ１の充電電圧である出力電圧Ｖｏｕｔも上昇する。一方、ＰＭＯＳトランジスタ５５がオフされると、ダイオードＤ１のカソードは、グランドＧＮＤからダイオードＤ１の順方向電圧だけ低い電圧となるため、電圧出力電圧Ｖｏｕｔは低下する。また、本実施形態では、電圧Ｖｆｂ２が基準電圧Ｖｒｅｆ２より高くなると、コンデンサＣ２は放電され電圧Ｖｅは低下する。このため、ＰＷＭ信号Ｖｐｗｍのデューティ比は低下し、出力電圧Ｖｏｕｔは低下する。一方、電圧Ｖｆｂ２が基準電圧Ｖｒｅｆ２より低くなると、コンデンサＣ２は充電され電圧Ｖｅは上昇する。このためＰＷＭ信号Ｖｐｗｍのデューティ比は上昇し、出力電圧Ｖｏｕｔは上昇する。このように、本実施形態の出力電圧Ｖｏｕｔは、基準電圧Ｖｒｅｆ２に基づく所望のレベルとなるよう制御される。
【００２７】
なお、本実施形態では、制御信号ＣＯＮＴがＨレベルとなると、基準電圧回路５０、誤差増幅回路５１、三角波発振回路５２、及びコンパレータ５３の夫々を動作させるためのバイアス電流が生成されることとする。また、制御信号ＣＯＮＴがＬレベルとなると、スイッチング制御回路３１における前述の夫々の回路を動作させるバイアス電流の生成が停止されることとする。また、本実施形態の駆動回路５４は、制御信号ＣＯＮＴがＬレベルとなると、出力がＨレベルとなることとする。
【００２８】
充電回路３２は、入力電圧Ｖｉｎに応じた充電電圧Ｖｃを生成するとともに、制御信号ＣＯＮＴがＬレベルとなると、コンデンサＣ２を充電電圧Ｖｃで充電し、制御信号ＣＯＮＴがＨレベルとなると、コンデンサＣ２の充電を停止する回路である。換言すれば、充電回路３２は、スイッチング電源回路２１の動作が停止している際に、スイッチング電源回路２１が動作を開始した場合の電圧Ｖｅの初期電圧を供給する回路である。
【００２９】
充電回路３２は、基準電圧回路６０、誤差増幅回路６１、スイッチ回路６２、及び抵抗Ｒ６，Ｒ７を含んで構成される。
【００３０】
基準電圧回路６０は、バンドギャップ電圧等の所定レベルの基準電圧Ｖｒｅｆ３（第３基準電圧）を生成する回路である。
【００３１】
誤差増幅回路６１の非反転入力端子には、基準電圧Ｖｒｅｆ３が印加され、反転入力端子には、入力電圧Ｖｉｎが一端に印加された抵抗Ｒ６の他端が接続されている。さらに、誤差増幅回路６１の反転入力端子と誤差増幅回路６１の出力との間には、抵抗Ｒ７が接続されている。したがって、誤差増幅回路６１は、入力電圧Ｖｉｎを、抵抗Ｒ６，Ｒ７の抵抗値に応じたゲインで反転増幅する反転増幅回路として動作する。ここで、誤差増幅回路６１の出力のノードの電圧を充電電圧Ｖｃとすると、充電電圧Ｖｃは、Ｖｃ＝Ｖｒｅｆ３−Ｒ７／Ｒ６（Ｖｉｎ−Ｖｒｅｆ３）となる。なお、本実施形態における基準電圧回路６０、誤差増幅回路６１、及び抵抗Ｒ６，Ｒ７が本発明の反転増幅回路に相当する。
【００３２】
スイッチ回路６２は、制御信号ＣＯＮＴがＬレベルの際にオンし、制御信号ＣＯＮＴがＨレベルの際にオフする回路であり、例えば、トランスミッションゲート回路を用いることが可能である。また、スイッチ回路６２の一端には充電電圧Ｖｃが印加され、他端は、コンデンサＣ２とコンパレータ５３の反転入力端子とが接続されたノードに接続されている。したがって、制御信号ＣＯＮＴがＬレベルの際には、コンデンサＣ２が充電電圧Ｖｃで充電されるため、電圧Ｖｅは、Ｖｅ＝Ｖｃとなる。このため、充電電圧Ｖｃが初期電圧としてコンデンサＣ２に供給され、制御信号ＣＯＮＴがＨレベルとなると、コンパレータ５３は、充電電圧Ｖｃのレベルに応じたデューティ比のＰＷＭ信号Ｖｐｗｍを生成することができる。
【００３３】
ところで、所望の出力電圧Ｖｏｕｔを生成するためのデューティ比は、入力電圧Ｖｉｎのレベルと、所望の出力電圧Ｖｏｕｔのレベルとで一意的に決定される。本実施形態では、三角波Ｖｏｓｃの振幅及び振幅の中心レベルは夫々所定レベルであるため、所望のデューティ比を得るための電圧Ｖｅのレベルは、入力電圧Ｖｉｎのレベルに応じて一意的に決定されることとなる。前述のように、本実施形態では、入力電圧Ｖｉｎと、電圧Ｖｅとの間には、Ｖｅ＝Ｖｃ＝Ｖｒｅｆ３−Ｒ７／Ｒ６（Ｖｉｎ−Ｖｒｅｆ３）の関係式が成立している。そこで、本実施形態では、入力電圧Ｖｉｎが変化した場合に、所望の出力電圧Ｖｏｕｔが得られるよう、抵抗Ｒ６，Ｒ７の夫々の抵抗値と、基準電圧Ｖｒｅｆ３のレベルを設定している。
【００３４】
ここで、負荷であるＤＳＰ（不図示）がスタンバイ状態から動作状態となり、マイコン（不図示）が制御信号ＣＯＮＴをＬレベルからＨレベルに変化させた場合の電源制御回路１０の動作について説明する。
【００３５】
まず、制御信号ＣＯＮＴがＬレベルの場合、ＬＤＯレギュレータ２０が動作することにより入力電圧Ｖｉｎから所望の出力電圧Ｖｏｕｔが生成される。一方、スイッチング制御回路３１の動作は停止されている。また、充電回路３２におけるスイッチ６２はオンしているため、コンデンサＣ２は、充電電圧Ｖｃで充電され、充電電圧Ｖｃが初期電圧として供給される。
【００３６】
つぎに、制御信号ＣＯＮＴがＨレベルとなると、ＬＤＯレギュレータ２０の動作は停止する。また、スイッチ６２はオフするため、充電電圧ＶｃによるコンデンサＣ２の充電が停止される。さらに、スイッチング制御回路３１における基準電圧回路５０、誤差増幅回路５１、三角波発振回路５２、及びコンパレータ５３の夫々の回路を動作させるためのバイアス電流が生成されるため、スイッチング制御回路３１が動作を開始する。前述のように、電圧Ｖｅのレベルは充電電圧Ｖｃと等しいため、コンパレータ５３は、制御信号ＣＯＮＴがＨレベルとなると、充電電圧Ｖｃのレベルに応じたＰＷＭ信号Ｖｐｗｍを出力する。本実施形態においては、入力電圧Ｖｉｎのレベルが変化した場合であっても、所望の出力電圧Ｖｏｕｔが生成されるよう、電圧Ｖｃを入力電圧Ｖｉｎのレベルに応じて変化させている。つまり、図２に示すように、入力電圧Ｖｉｎが高い場合、充電回路３２は電圧Ｖｃを低下させるため、コンパレータ５３は、デューティ比が小さいＰＷＭ信号Ｖｐｗｍを出力する。一方、入力電圧Ｖｉｎが低い場合は、充電回路３２は電圧Ｖｃを上昇させるため、コンパレータ５３は、デューティ比の大きいＰＷＭ信号Ｖｐｗｍを出力する。このように、制御信号ＣＯＮＴがＨレベルとなると、スイッチング電源回路２１は、ＬＤＯレギュレータ２０が生成していた所望の出力電圧Ｖｏｕｔと同じレベルの出力電圧Ｖｏｕｔを直ぐに生成する。したがって、電源制御回路１０がＬＤＯレギュレータ２０からスイッチング電源回路２１に動作を切り換えた場合、出力電圧Ｖｏｕｔの変動を抑制することが可能となる。
【００３７】
以上に説明した構成からなる本実施形態の電源制御回路１０は、制御信号ＣＯＮＴがＬレベルとなると、所望の出力電圧Ｖｏｕｔを生成するＬＤＯレギュレータ２０を動作させるために、制御回路３０を動作させる。また、充電回路３２は、入力電圧Ｖｉｎの上昇に応じて低下する電圧Ｖｃを生成する。そして、充電回路３２は、制御信号ＣＯＮＴがＬレベルの際に、コンデンサＣ２を電圧Ｖｃで充電する。また、制御信号ＣＯＮＴがＨレベルとなると、所望の出力電圧Ｖｏｕｔを生成するスイッチング電源回路２１を動作させるために、スイッチング制御回路３１が動作を開始する。そして、充電回路３２は、コンデンサＣ２の充電を停止する。スイッチング制御回路３１は、入力電圧Ｖｉｎの上昇に応じて低下する電圧Ｖｃに基づいてＰＷＭ信号Ｖｐｗｍを生成するため、例えば、電圧Ｖｃが０Ｖまで低下している場合と比較すると、所望の出力電圧Ｖｏｕｔを早く生成できる。したがって、出力電圧Ｖｏｕｔの変動が抑制される。また、本実施形態の電源制御回路１０は、ＬＤＯレギュレータ２０、スイッチング電源回路２１の何れか一方の回路に出力電圧Ｖｏｕｔを生成させていることから、両方の回路を用いて出力電圧Ｖｏｕｔを生成する場合と比較すると、変換効率の向上が可能となる。
【００３８】
また、本実施形態では、充電回路３２は、入力電圧Ｖｉｎの上昇に応じて低下する電圧Ｖｃ、つまり、入力電圧Ｖｉｎが上昇すると、ＰＷＭ信号Ｖｐｗｍのデューティ比が小さくなるような電圧Ｖｃを生成する。スイッチング制御回路３１は、前述の電圧Ｖｃに基づいて、所望の出力電圧Ｖｏｕｔを生成できるようなＰＷＭ信号Ｖｐｗｍを生成するとともに、ＰＭＯＳトランジスタ５５のオンオフを制御する。この結果、スイッチング電源回路２１は、ＬＤＯレギュレータ２０が生成していた所望の出力電圧Ｖｏｕｔと同じレベルの出力電圧Ｖｏｕｔを直ぐに生成するため、出力電圧Ｖｏｕｔの変動を抑制しつつ、変換効率を向上できる。
【００３９】
また、本実施形態では、入力電圧Ｖｉｎと基準電圧Ｖｒｅｆ３との差を、誤差増幅回路６１及び、抵抗Ｒ６，Ｒ７を含む反転増幅回路で充電電圧Ｖｃを生成しており、Ｖｃ＝Ｖｒｅｆ３−Ｒ７／Ｒ６（Ｖｉｎ−Ｖｒｅｆ３）となる。本実施形態では、抵抗Ｒ６，Ｒ７の夫々は、同じ種類の抵抗を集積回路で実現することとし、基準電圧Ｖｒｅｆは、前述のようにバンドギャップ電圧等を用いている。したがって、充電電圧Ｖｃは、バラツキの少ない、精度の良い電圧となる。このため、スイッチング制御回路２１における電圧Ｖｅの初期電圧の精度も良くできるため、本実施形態では、制御信号ＣＯＮＴがＨレベルとなると、精度よく所望のデューティ比のＰＷＭ信号Ｖｐｗｍを生成できる。つまり、制御信号ＣＯＮＴがＨレベルとなると、精度よく所望の出力電圧Ｖｏｕｔを生成することができるため、出力電圧Ｖｏｕｔの変動を抑制しつつ、変換効率を向上できる。
【００４０】
また、本実施形態では、スイッチング制御回路３１に、ＬＤＯレギュレータ２０を動作させるためのＬレベルの制御信号ＣＯＮＴが入力されるとＰＭＯＳトランジスタ５５はオフされる。すなわち、スイッチング電源２１の動作が停止される。また、制御回路３０にスイッチング電源回路２１を動作させるためのＨレベルの制御信号ＣＯＮＴが入力されるとＰＭＯＳトランジスタ４３がオフされる。つまり、ＬＤＯレギュレータ２０の動作が停止される。したがって、ＬＤＯレギュレータ２０及びスイッチング電源回路２１がともに動作することを確実に防ぐことができ、変換効率を向上できる。
【００４１】
なお、上記実施例は本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物も含まれる。
【００４２】
本実施形態では、ＰＭＯＳトランジスタ４３，５５を集積化することとしたが、例えば、ＰＭＯＳトランジスタ５５を集積化せず、ディスクリートトランジスタで構成しても良い。
【００４３】
また、本実施形態では、基準電圧回路４０，５０，６０を夫々用いることとしたが、例えば、制御信号ＣＯＮＴのレベルによらず基準電圧を生成する基準電圧回路からの基準電圧を、誤差増幅回路４１，５１，６１の夫々非反転入力端子に供給しても、本実施形態と同様の効果を得ることが可能である。
【００４４】
また、本実施形態のスイッチング電源回路２１はチョッパ型の回路であるが、例えば、ダイオードＤ１の代わりにＮＭＯＳトランジスタを用いる同期整流型のスイッチング電源回路であっても、本実施形態と同様の効果を得ることができる。なお、その際には、駆動回路５４が、ＰＭＯＳトランジスタ５５だけでなく、前述のＮＭＯＳトランジスタも駆動することとなる。
【図面の簡単な説明】
【００４５】
【図１】本発明の一実施形態である電源制御回路１０を示す図である。
【図２】電源制御回路１０の動作を説明するための図である。
【図３】電源制御回路の一例を示す図である。
【図４】電源制御回路の動作を説明するための図である。
【符号の説明】
【００４６】
１０  電源制御回路
２０  ＬＤＯ（Low Dropout）レギュレータ
２１  スイッチング電源回路
３０  制御回路
３１  スイッチング制御回路
４０，５０，６０  基準電圧回路
４１，５１，６１  誤差増幅回路
４２  バッファ回路
４３，５５  ＰＭＯＳトランジスタ
５２  三角波発振回路
５３  コンパレータ
５４  駆動回路
６２  スイッチ回路
Ｒ１〜Ｒ７  抵抗
Ｃ１，Ｃ２  コンデンサ
Ｄ１  ダイオード
Ｌ１  インダクタ
【図１】
2010063290.tif 000003
【図２】
2010063290.tif 000004
【図３】
2010063290.tif 000005
【図４】
2010063290.tif 000006