(57)【要約】【課題】テスト時間を短縮することが可能な半導体試験装置を実現する。【解決手段】演算制御部が設定パラメータの設定値に基づいて内部回路の設定を変更してＤＵＴの試験を行う半導体試験装置において、設定パラメータが入力され、この新たな設定パラメータの設定値と前回入力された設定パラメータの設定値を比較し、変更がある場合に演算制御部に割り込み信号を送信するＩ／Ｆ回路を設ける。【選択図】  図１
2010117258.tif 000002
【特許請求の範囲】
【請求項１】
演算制御部が設定パラメータの設定値に基づいて内部回路の設定を変更してＤＵＴの試験を行う半導体試験装置において、
前記設定パラメータが入力され、この新たな設定パラメータの設定値と前回入力された設定パラメータの設定値を比較し、変更がある場合に前記演算制御部に割り込み信号を送信するＩ／Ｆ回路を設けたことを特徴とする半導体試験装置。
【請求項２】
前記Ｉ／Ｆ回路は、
新たな設定パラメータの設定値と前回入力された設定パラメータの設定値を比較し、変更がある場合にエラーチェックを行うと共に比較結果を保持することを特徴とする請求項１記載の半導体試験装置。
【請求項３】
前記Ｉ／Ｆ回路は、
新たな設定パラメータの設定値と前回入力された設定パラメータの設定値をそれぞれ保持すると共に、新たな設定パラメータの設定値と前回入力された設定パラメータの設定値を比較し、この比較結果に応じて設定パラメータの設定値のエラーをチェックする複数のレジスタ部と、
これら複数のレジスタ部からのそれぞれの比較結果を保持すると共に設定パラメータの設定値の変更の有無を示す変更通知信号を出力する変更通知レジスタと、
前記複数のレジスタ部でのエラーチェック結果を保持するエラー通知レジスタと
前記変更通知レジスタからの変更通知信号を確認して変更がある場合に前記演算制御部に割り込み信号を送信する判定回路と
を有することを特徴とする請求項２記載の半導体試験装置。
【請求項４】
前記判定回路は、
前記変更通知信号を確認して変更が無い場合に前記演算制御部への割り込み信号を送信せずに設定の完了を示す設定完了信号を出力することを特徴とする請求項３記載の半導体試験装置。
【請求項５】
前記レジスタ部は、
前記新たな設定パラメータの設定値を保持する第１のレジスタと、
前記前回の設定パラメータの設定値を保持する第２のレジスタと、
前記第１のレジスタ、前記第２のレジスタそれぞれの設定値を比較し、比較結果信号を出力する比較器と、
この比較器からの比較結果信号に応じて、前記第２のレジスタが保持する設定値のエラーをチェックするエラーチェック回路と
を有することを特徴とする請求項３または４記載の半導体試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御端末から送信される命令に応じて予め記憶された設定パラメータを用いて演算制御部が内部回路の設定値を変更して被試験デバイス（以下、ＤＵＴ（Device Under Test）と略す）の試験を行う半導体試験装置に関し、詳しくは、テスト時間を短縮することが可能な半導体試験装置に関するものである。
【背景技術】
【０００２】
半導体試験において、試験時間は非常に重要視されるパラメータの１つとされている。ＤＵＴの試験時間が長くなれば試験可能なデバイス数は少なくなり、試験時間が短くなれば試験可能なデバイス数は多くなるため、ＤＵＴを製造する半導体メーカの利益に試験時間が影響するからである。
【０００３】
図３は従来の半導体試験装置に実装されるＤＵＴ電源モジュールの一例を示した構成図である。図３において、制御端末１は、ＣＰＵ（Central Processing Unit）やメモリ等を有し、テストプログラムによって半導体試験装置を統括的に制御する。ＤＵＴ電源モジュール６０は、Ｉ／Ｆ（Interface）回路１１、演算制御部１２、記憶部１３、内部回路１４および出力部２１〜出力部２ｎを有し（ｎは２以上の整数）、試験時にＤＵＴへ電源を供給する。
【０００４】
Ｉ／Ｆ回路１１は、制御端末１から送信される命令や設定パラメータを中継する。演算制御部１２は、ＣＰＵ等で構成され、Ｉ／Ｆ回路１１を介して制御端末１から入力される命令に応じてＤＵＴ電源モジュール６０を制御する。記憶部１３は、制御端末１から設定パラメータが予め記憶される。設定パラメータは、具体的には、出力電圧値、出力電流クランプ値、出力電圧の立ち上がり時間等である。
【０００５】
内部回路１４は、ＤＵＴ電源モジュール６０の出力を制御する回路であり、制御に関係するレジスタを有し、演算制御部１２からこのレジスタの設定値が変更される。Ｉ／Ｆ回路１１、演算制御部１２、記憶部１３および内部回路１４は、内部バスＩＢにそれぞれ相互に接続される。
【０００６】
出力部２１〜出力部２ｎは出力回路１５および出力リレー１６をそれぞれ有し、内部回路１４からの制御により、設定された電圧、電流を出力する。出力回路１５は、内部回路１４のレジスタに設定された設定値に基づいて電圧、電流を発生させる。出力リレー１６は、出力回路１５と出力端子の間に配置され、内部回路１４のレジスタに設定された設定値に基づいて、出力回路１５と出力端子間をショートまたはオープンさせる。
【０００７】
このような装置の動作を図４を用いて説明する。図４はＤＵＴ電源出力をオンさせるまでの動作を説明する説明図である。図４は上段から（ａ）制御端末１、（ｂ）記憶部１３、（ｃ）演算制御部１２の動作を示している。
以下の説明では、一例として、出力リレー１６をオンさせる制御を含む動作の場合を説明する。制御端末１は、ユーザによって定義される各種の設定パラメータの設定値をＩ／Ｆ回路１１を介して記憶部１３に予め記憶させておく（図４の「Data Write」）。設定パラメータの設定値としては、出力電圧値、出力電流の電流クランプ値および出力電圧の立ち上がり時間等がある。その後、制御端末１は、ＤＵＴ電源モジュール６０へ出力リレー１６をオンさせる命令を送信する。
【０００８】
演算制御部１２は、Ｉ／Ｆ回路１１を介して制御端末１から出力リレー１６をオンさせる命令を受信し、内部回路１４に出力リレー１６をオンさせる。同時に、演算制御部１２は、制御端末１が予め記憶部１３に記憶させている設定パラメータの設定値のエラーチェックや内部回路１４に設定するための設定値の演算処理を行う（図４の「Data演算/エラーチェック」）。
【０００９】
一方、制御端末１は、ＤＵＴ電源モジュール６０へ出力リレー１６をオンさせる命令を送信した後、出力リレー１６がオンする時間（図４の「リレーの最大On時間」）だけWaitし、その後、電源オンの命令を演算制御部１２へ送信する。演算制御部１２は、Ｉ／Ｆ回路１１を介して制御端末１からの電源をオンさせる命令を受信し、内部回路１４に出力回路１５から電源を出力させる。そして、出力回路１５が設定された電源電圧を出力してＤＵＴに印加する。
【００１０】
このように、出力リレー１６がオンする時間の裏で演算制御部１２が設定パラメータの設定値のエラーチェックや内部回路１４に設定するための設定値の演算処理を行うことにより、演算にかかる時間が見かけ上、無くなるので、ＤＵＴの試験時間に影響を与えることなく、試験を行うことができる。
【００１１】
【特許文献１】特開２００８−０８９４９３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
制御端末１は、ＤＵＴ電源出力をオンさせる場合には、図４に示すような一連の制御を必ず行い、その中のWait時間を利用して演算制御部１２にエラーチェックや演算処理を行わせていた。例えば、出力リレー１６がオンしている時にＤＵＴ電源出力の出力電圧値のみを変更した場合でも、同様の制御となり、本来Waitする必要が無いのに常にWait処理が入り、冗長な時間が発生するという問題があった。
【００１３】
また、制御端末１がＩ／Ｆ回路１１を介して設定パラメータを直接記憶部１３に書き込むため、演算制御部１２は、どの設定パラメータの設定値が変更されたかが分からず、全ての設定パラメータの設定値に対して再度エラーチェックや演算処理を行ってしまい、ここでも冗長な時間が発生するという問題があった。
【００１４】
この問題を回避するために制御端末１と演算制御部１２が出力リレー１６の状態と設定パラメータの設定値の変更状態を監視するようにしても、ＤＵＴ電源モジュール６０のＤＵＴ電源出力の数が多くなると、制御端末１から送信される命令毎にソフトウェアの監視ルーチンが入り、やはり冗長な時間が発生してしまう。
【００１５】
そこで本発明の目的は、テスト時間を短縮することが可能な半導体試験装置を実現することにある。
【課題を解決するための手段】
【００１６】
請求項１記載の発明は、
演算制御部が設定パラメータの設定値に基づいて内部回路の設定を変更してＤＵＴの試験を行う半導体試験装置において、
前記設定パラメータが入力され、この新たな設定パラメータの設定値と前回入力された設定パラメータの設定値を比較し、変更がある場合に前記演算制御部に割り込み信号を送信するＩ／Ｆ回路を設けたことを特徴とするものである。
請求項２記載の発明は、請求項１記載の発明において、
前記Ｉ／Ｆ回路は、
新たな設定パラメータの設定値と前回入力された設定パラメータの設定値を比較し、変更がある場合にエラーチェックを行うと共に比較結果を保持することを特徴とするものである。
請求項３記載の発明は、請求項２記載の発明において、
前記Ｉ／Ｆ回路は、
新たな設定パラメータの設定値と前回入力された設定パラメータの設定値をそれぞれ保持すると共に、新たな設定パラメータの設定値と前回入力された設定パラメータの設定値を比較し、この比較結果に応じて設定パラメータの設定値のエラーをチェックする複数のレジスタ部と、
これら複数のレジスタ部からのそれぞれの比較結果を保持すると共に設定パラメータの設定値の変更の有無を示す変更通知信号を出力する変更通知レジスタと、
前記複数のレジスタ部でのエラーチェック結果を保持するエラー通知レジスタと
前記変更通知レジスタからの変更通知信号を確認して変更がある場合に前記演算制御部に割り込み信号を送信する判定回路と
を有することを特徴とするものである。
請求項４記載の発明は、請求項３記載の発明において、
前記判定回路は、
前記変更通知信号を確認して変更が無い場合に前記演算制御部への割り込み信号を送信せずに設定の完了を示す設定完了信号を出力することを特徴とするものである。
請求項５記載の発明は、請求項３または４記載の発明において、
前記レジスタ部は、
前記新たな設定パラメータの設定値を保持する第１のレジスタと、
前記前回の設定パラメータの設定値を保持する第２のレジスタと、
前記第１のレジスタ、前記第２のレジスタそれぞれの設定値を比較し、比較結果信号を出力する比較器と、
この比較器からの比較結果信号に応じて、前記第２のレジスタが保持する設定値のエラーをチェックするエラーチェック回路と
を有することを特徴とするものである。
【発明の効果】
【００１７】
本発明によれば、以下のような効果がある。
請求項１の発明によれば、Ｉ／Ｆ回路が、入力された新たな設定パラメータの設定値と前回入力された設定パラメータの設定値を比較し、変更がある場合に演算制御部に割り込み信号を送信することにより、設定パラメータの設定値の変更が無い場合には、演算制御部への割り込みが発生せず、演算制御部が演算処理をする必要が無くなるので、冗長な時間が発生せず、テスト時間を短縮することができる。
【００１８】
請求項２〜５の発明によれば、Ｉ／Ｆ回路が、新たな設定パラメータの設定値と前回入力された設定パラメータの設定値を比較し、変更がある場合にエラーチェックを行うと共に比較結果を保持することにより、設定パラメータの設定値の変更がある場合には、変更された設定パラメータの設定値に対してのみ演算処理を行うので、冗長な時間が発生せず、テスト時間を短縮することができる。
【００１９】
請求項４の発明によれば、Ｉ／Ｆ回路の判定回路が、新たな設定パラメータの設定値と前回入力された設定パラメータの設定値を比較し、変更が無い場合に演算制御部への割り込み信号を送信せずに設定の完了を示す設定完了信号を出力することにより、演算制御部が演算処理をする必要がなくなるので、冗長な時間が発生せず、テスト時間を短縮することができる。
【発明を実施するための最良の形態】
【００２０】
以下、図面を用いて本発明の実施の形態を説明する。
図１は、本発明の一実施例を示した構成図である。ここで、図３と同一のものは同一符号を付し、説明を省略する。図１において、従来例と異なる部分は演算制御部１７とＩ／Ｆ回路３０である。ＤＵＴ電源モジュール６１は、記憶部１３、内部回路１４、演算制御部１７、出力部２１〜出力部２ｎ（ｎは２以上の整数）およびＩ／Ｆ回路３０を有し、ＤＵＴの試験時に電源を供給する。
【００２１】
演算制御部１７は、ＣＰＵ等で構成され、Ｉ／Ｆ回路３０を介して制御端末１から入力される命令に応じてＤＵＴ電源モジュール６１を制御する。Ｉ／Ｆ回路３０は、制御端末１から送信される命令や設定パラメータを中継する。また、記憶部１３、内部回路１４、演算制御部１７およびＩ／Ｆ回路３０は、内部バスＩＢにそれぞれ相互に接続される。
【００２２】
このような装置の動作を図２を用いて説明する。図２は、Ｉ／Ｆ回路３０の一実施例を示した構成図である。Ｉ／Ｆ回路３０は、デコーダ３１、変更通知レジスタ３２、判定回路３３、エラー通知レジスタ３４およびレジスタ部４１〜４ｍ（ｍは２以上の整数）を有している。
【００２３】
図２において、デコーダ３１は、制御端末１から設定パラメータが入力され、この設定パラメータに付加されているレジスタアドレスをデコードして該当するレジスタ部４１〜４ｍへ設定パラメータを出力する。また、デコーダ３１は制御端末１からの特定の命令、例えば、リレー１６をオンさせる命令等が入力されたことを示す命令通知信号を出力する。
【００２４】
変更通知レジスタ３２は、各レジスタ部４１〜４ｍからの比較結果信号がそれぞれ入力され、各レジスタにおける設定の変更の有無を示す変更通知信号を出力する。判定回路３３は、デコーダ３１からの命令通知信号と変更通知レジスタ３２からの変更通知信号がそれぞれ入力され、レジスタへの設定パラメータの設定が完了したことを示す設定完了信号を制御端末１へ出力する。
【００２５】
エラー通知レジスタ３４は、各レジスタ部４１〜４ｍからのエラーチェック結果信号がそれぞれ入力され、エラーの有無を保持する。レジスタ部４１〜４ｍは、それぞれが各種設定パラメータに対応しており、設定パラメータの数だけレジスタ部４１〜４ｍがある。レジスタ部４１〜４ｍは、レジスタ５１、レジスタ５２、比較器５３およびエラーチェック回路５４をそれぞれ有している。
【００２６】
レジスタ５１は、デコーダ３１から設定パラメータの設定値が入力され、保持する。レジスタ５２は、比較結果信号に応じてレジスタ５１に保持されている設定パラメータの設定値をロードする。比較器５３は、レジスタ５１に保持されている設定パラメータの設定値とレジスタ５２に保持されている設定パラメータの設定値を比較し、比較結果信号を出力する。エラーチェック回路５４は、比較結果信号に応じてレジスタ５２にロードされた設定パラメータの設定値のエラーをチェックしてエラーチェック結果信号をエラー通知レジスタ３４へ出力する。
【００２７】
このような装置の動作を説明する。
以下の説明では、従来例と同様に、出力リレー１６をオンさせる制御を含む動作の場合を説明する。制御端末１は、ユーザによって定義される各種の設定パラメータをＤＵＴ電源モジュール６１に送信する。この時、制御端末１から送信された設定パラメータはＩ／Ｆ回路３０のデコーダ３１される。この設定パラメータには書き込み先のレジスタアドレスが付加されており、デコーダ３１はレジスタアドレスをデコードしてレジスタ部４１〜４ｍの中から該当するレジスタ部のレジスタ５１に設定パラメータの設定値を書き込む。
【００２８】
レジスタ５１に新たな設定パラメータの設定値が書き込まれると、比較器５３はレジスタ５１に保持されている設定パラメータの設定値とレジスタ５２に保持されている設定パラメータの設定値を比較する。比較した結果、レジスタ５１に保持されている設定パラメータの設定値とレジスタ５２に保持されている設定パラメータの設定値が異なる場合、すなわち、出力電圧値、出力電流の電流クランプ値および出力電圧の立ち上がり時間等の設定値が前回設定された値と異なる場合、比較器５３はハイレベルの比較結果信号を出力する。
【００２９】
そして、比較結果信号に応じて、レジスタ５２はレジスタ５１に保持されている設定パラメータの設定値をロードする。また、比較器５３から出力された比較結果信号は変更通知レジスタ３２にも入力され、変更通知レジスタ３２は比較結果を保持する。変更通知レジスタ３２の各ビットは各種設定パラメータに対応している。例えば、設定パラメータが３２個あれば、変更通知レジスタ３２は３２ビットのレジスタとなる。
【００３０】
具体的には、レジスタ部４１が設定パラメータの出力電圧値を設定するレジスタであり、変更通知レジスタ３２の１ビット目が出力電圧値の設定パラメータの変更状態を示すと仮定すると、レジスタ部４１から出力される比較結果信号の状態（電圧レベル）が変更通知レジスタ３２の１ビット目に反映される。同様に、レジスタ部４２が設定パラメータの出力電流の電流クランプ値を設定するレジスタであり、変更通知レジスタ３２の２ビット目が出力電流の電流クランプ値の設定パラメータの変更状態を示すと仮定すると、レジスタ部４２から出力される比較結果信号の状態（電圧レベル）が変更通知レジスタ３２の２ビット目に反映される。以下同様に、レジスタ部４ｍから出力されるが比較結果信号の状態（電圧レベル）が変更通知レジスタ３２のｍビット目に反映される。
【００３１】
一方、比較器５３がレジスタ５１に保持されている設定パラメータの設定値とレジスタ５２に保持されている設定パラメータの設定値を比較した結果、レジスタ５１に保持されている設定パラメータの設定値とレジスタ５２に保持されている設定パラメータの設定値が同じ場合、すなわち、出力電圧値、出力電流の電流クランプ値および出力電圧の立ち上がり時間等の設定値が前回設定された値と同じ場合、比較器５３はローレベルの比較結果信号を出力する。
【００３２】
また、比較器５３から出力された比較結果信号はエラーチェック回路５４にも入力される。比較結果信号に応じて、レジスタ５１に保持されている設定パラメータの設定値がレジスタ５２にロードされた後に、エラーチェック回路５４はレジスタ５２にロードされた設定パラメータの設定値のエラーチェックを行う。エラーチェックは、設定パラメータの設定値が仕様で予め決められている設定範囲に入っているか否かをチェックする。
【００３３】
エラーチェックにおいて、エラーが見つかった場合には、エラーチェック回路５４はエラーチェック結果信号をエラー通知レジスタ３４へ出力する。エラー通知レジスタ３４は、レジスタ部４１〜４ｍの各エラーチェック回路５４から出力されるエラーチェック結果を保持する。
【００３４】
エラー通知レジスタ３４は、変更通知レジスタ３２と同様のビット構成をしており、各ビットは各種設定パラメータに対応している。例えば、設定パラメータが３２個あれば、エラー通知レジスタ３４は３２ビットのレジスタとなる。
【００３５】
具体的には、レジスタ部４１が設定パラメータの出力電圧値を設定するレジスタであり、エラー通知レジスタ３４の１ビット目が出力電圧値の設定パラメータのエラー状態を示すと仮定すると、レジスタ部４１から出力されるエラーチェック結果信号の状態（電圧レベル）がエラー通知レジスタ３４の１ビット目に反映される。同様に、レジスタ部４２が設定パラメータの出力電流の電流クランプ値を設定するレジスタであり、エラー通知レジスタ３４の２ビット目が出力電流の電流クランプ値の設定パラメータのエラー状態を示すと仮定すると、レジスタ部４２から出力されるエラーチェック結果信号の状態（電圧レベル）がエラー通知レジスタ３４の２ビット目に反映される。以下同様に、レジスタ部４ｍから出力されるがエラーチェック結果信号の状態（電圧レベル）がエラー通知レジスタ３４のｍビット目に反映される。
【００３６】
その後、制御端末１は、ＤＵＴ電源モジュール６１へ出力リレー１６をオンさせる命令を送信する。この命令を受信したデコーダ３１は、判定回路３３へ命令通知信号を出力する。判定回路３３は、この命令通知信号を受信すると、変更通知レジスタ３２から入力される変更通知信号の状態（電圧レベル）により、設定パラメータの設定値の変更があったか否かを確認する。
【００３７】
変更通知レジスタ３２から出力される変更通知信号は、例えば、変更通知レジスタ３２の各ビットのＯＲをとった値が出力される。すなわち、レジスタ５１に保持されている設定パラメータの設定値とレジスタ５２に保持されている設定パラメータの設定値を比較し、設定値が異なる場合にはレジスタ部４１〜４ｍの比較器５３がハイレベルの比較結果信号を出力し、設定値が同じ場合にはレジスタ部４１〜４ｍの比較器５３がローレベルの比較結果信号を出力する。設定パラメータの設定値のいずれかに変更があれば、変更通知レジスタ３２の該当するビットが”１”になる。
【００３８】
従って、設定パラメータの設定値のいずれかに変更があれば、変更通知レジスタ３２の各ビットのＯＲをとった変更通知信号がハイレベルになり、この変更通知信号の状態（電圧レベル）を確認することにより、判定回路３３は設定パラメータの設定値の変更があったか否かを確認することができる。
【００３９】
もし、設定パラメータの設定値の変更が無かった場合には、判定回路３３は、演算制御部１７への割り込み信号を送信せずに設定の完了を示す設定完了信号を制御端末１へ出力する。一方、設定パラメータの設定値の変更があった場合には、判定回路３３は、演算制御部１７への割り込み信号を送信する。
【００４０】
演算制御部１７は、判定回路３３からの割り込み信号を受信すると、変更通知レジスタ３２の内容を読み出し、どの設定パラメータの設定値が変更されたかを確認する。演算制御部１７は、変更された設定パラメータの設定値を認識した後、エラー通知レジスタ３４の内容を読み出し、変更された設定パラメータの設定値にエラーがあったか否かを確認する。
【００４１】
もし、変更された設定パラメータの設定値にエラーがあった場合には、演算制御部１７は、変更された設定パラメータの設定値のデータ演算や内部回路１４に対しての設定処理をせずに、設定パラメータの設定値にエラーがあったことを制御端末１へ通知する。
【００４２】
一方、変更された設定パラメータの設定値にエラーが無かった場合には、演算制御部１７は以下の処理を行う。変更された設定パラメータの設定値に出力リレー１６の制御に関する変更があった場合には、演算制御部１７は出力リレー１６の制御を内部回路１４に行わせ、出力リレー１６のオンに必要な時間のタイマーを起動させる。
【００４３】
そして、演算制御部１７は、起動させたタイマーの待ち時間中に、変更された他の設定パラメータの設定値のデータ演算や内部回路１４に対しての設定処理を行う。その後、タイマーが停止した時に演算制御部１７は、制御端末１に設定完了信号を出力する。
【００４４】
このように、Ｉ／Ｆ回路３０において、制御端末１から設定パラメータが入力された時点で設定パラメータの設定値の変更の有無とエラーチェックを行い、設定パラメータの設定値の変更が無ければ、判定回路３３が演算制御部１７への割り込み信号を送信せずに設定完了信号を制御端末１へ出力し、設定パラメータの設定値の変更があれば、判定回路３３が演算制御部１７への割り込み信号を送信する。これにより、設定パラメータの設定値の変更が無い場合には、演算制御部１７が演算処理をする必要がなくなり、設定パラメータの設定値の変更がある場合には、変更された設定パラメータの設定値に対してのみ演算処理を行うので、冗長な時間が発生せず、テスト時間を短縮することができる。
【００４５】
なお、本発明はこれに限定されるものではなく、以下に示すようなものでもよい。
比較器５３がレジスタ５１に保持されている設定パラメータの設定値とレジスタ５２に保持されている設定パラメータの設定値を比較し、設定パラメータの設定値が同じ場合には比較器５３はローレベルの比較結果信号を出力し、設定パラメータの設定値が異なる場合には比較器５３はハイレベルの比較結果信号を出力する構成を示したが、設定パラメータの設定値が同じ場合には比較器５３はハイレベルの比較結果信号を出力し、設定パラメータの設定値が異なる場合には比較器５３はローレベルの比較結果信号を出力するようにしてもよい。
【００４６】
この場合、変更通知レジスタ３２から出力される変更通知信号は、変更通知レジスタ３２の各ビットのＡＮＤをとった値を出力するようにする。設定パラメータの設定値のいずれかに変更があれば、変更通知レジスタ３２の各ビットのＡＮＤをとった変更通知信号がローレベルになり、この変更通知信号の状態（電圧レベル）を確認することにより、判定回路３３は設定パラメータの設定値の変更があったか否かを確認することができる。
【図面の簡単な説明】
【００４７】
【図１】本発明の一実施例を示した構成図である。
【図２】Ｉ／Ｆ回路の一実施例を示した構成図である。
【図３】従来の半導体試験装置に実装されるＤＵＴ電源モジュールの一例を示した構成図である。
【図４】ＤＵＴ電源出力をオンさせるまでの動作を説明する説明図である。
【符号の説明】
【００４８】
１  制御端末
１１，３０  Ｉ／Ｆ回路
１２，１７  演算制御部
１３  記憶部
１４  内部回路
１５  出力回路
１６  出力リレー
２１〜２ｎ  出力部
３１  デコーダ
３２  変更通知レジスタ
３３  判定回路
３４  エラー通知レジスタ
４１〜４ｍ  レジスタ部
５１，５２  レジスタ
５３  比較器
５４  エラーチェック回路
６０，６１  ＤＵＴ電源モジュール
【図１】
2010117258.tif 000003
【図２】
2010117258.tif 000004
【図３】
2010117258.tif 000005
【図４】
2010117258.tif 000006