(57)【要約】【課題】温度信号の製造バラツキが小さく、高精度の温度信号を生成可能な電子回路を提供すること。【解決手段】本発明は、ピンチオフ状態にせしめられる第１ＦＥＴ（ＦＥＴ１）と、第１ＦＥＴのソース端子Ｓ１に接続されてなる温度信号Ｖｔｅｍｐを出力する温度信号出力端子と、を具備する電子回路である。本発明によれば、ピンチオフ状態のＦＥＴのソース端子から出力される温度信号を用いることにより。製造ばらつきの小さい温度信号を得ることができる。である。【選択図】図２
2010041159.tif 000002
【特許請求の範囲】
【請求項１】
ピンチオフ状態にせしめられる第１ＦＥＴと、
前記第１ＦＥＴのソース端子に接続されてなる温度信号を出力する温度信号出力端子と、
を具備することを特徴とする電子回路。
【請求項２】
前記ソース端子は第１電位に接続され、前記第１ＦＥＴのドレイン端子は第２電位に接続され、前記第１ＦＥＴのゲート端子は前記第１電位と異なる第３電位に接続してなることを特徴とする請求項１記載の電子回路。
【請求項３】
前記第１電位は、前記第３電位に抵抗を介して供給されることを特徴とする請求項２記載の電子回路。
【請求項４】
高周波信号が伝搬する線路と、
前記線路と第４電位との間に接続され、ゲート端子に前記温度信号が印加された第２ＦＥＴと、を具備し、
前記第１ＦＥＴは、前記温度信号により前記線路を前記第４電位に接続する前記第２ＦＥＴのインピーダンスを制御し、前記線路を伝搬する前記高周波信号の減衰率を制御することを特徴とする請求項１記載の電子回路。
【請求項５】
前記線路に前記高周波信号を出力する高周波信号出力回路を具備し、
前記高周波信号出力回路から出力される前記高周波信号の電力は温度依存性を有しており、
前記第２ＦＥＴは、前記高周波信号の電力の温度依存性を補償することを特徴とする請求項４記載の電子回路。
【請求項６】
前記第１ＦＥＴおよび前記高周波信号出力回路が同一の半導体基板上に形成されていることを特徴とする請求項１から５のいずれか一項記載の電子回路。
【請求項７】
一端に前記温度信号出力端子が接続されてなり、他端に実質的に温度変化がない信号が接続されてなるバラクターダイオードを具備することを特徴とする請求項１記載の電子回路。
【請求項８】
前記バラクターダイオードは、共振回路の一部を構成するものであることを特徴とする請求項７記載の電子回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子回路に関し、特に、温度に依存した信号を生成する電子回路に関する。
【背景技術】
【０００２】
半導体装置はその特性に温度依存性を有する。そこで、温度に依存する信号である温度信号により、特性の温度依存性を補償する温度補償回路が用いられる。図１は、ＦＥＴ（Field Effect Transistor）を用い温度信号を生成する温度信号生成回路を示している。図１を参照に、トランジスタＦＥＴ０のソース端子Ｓは接地されており、ＦＥＴ０のドレイン端子Ｄは抵抗Ｒ０を介し電源電位Ｖｄに接続されている。ＦＥＴ０のゲート端子Ｇには一定のゲート電位Ｖｇが印加されている。ドレイン端子Ｄと抵抗Ｒ０との間に出力端子が設けられ温度信号Ｖｔｅｍｐが出力される。図１の回路によれば、ＦＥＴ０のドレイン電流が温度により変化することにより、ＦＥＴ０の温度に関係した温度信号Ｖｔｅｍｐが生成される。
【０００３】
特許文献１には、温度依存電位により減衰量に温度依存性を持たせたアッテネータ回路が開示されている。
【特許文献１】特開平０９−４６１７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
図１の温度信号生成回路はＦＥＴのドレイン電流が温度により変化することを用い、温度信号を生成している。しかしながら、ＦＥＴにおいてドレイン電流は、チャネル層の厚さやチャネル層の不純物濃度に極めて敏感であり、ドレイン電流の製造によるばらつきは大きい。このため、図１のような温度信号出力回路において、ドレイン電流がばらつくと、温度信号がばらついてしまう。
【０００５】
本発明は、上記課題に鑑みなされたものであり、温度信号の製造バラツキが小さく、高精度の温度信号を生成可能な電子回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、ピンチオフ状態にせしめられる第１ＦＥＴと、前記第１ＦＥＴのソース端子に接続されてなる温度信号を出力する温度信号出力端子と、を具備することを特徴とする電子回路である。本発明によれば、ピンチオフ状態のＦＥＴのソース端子から出力される温度信号を用いることにより。製造ばらつきの小さい温度信号を得ることができる。
【０００７】
上記構成において、前記ソース端子は第１電位に接続され、前記第１ＦＥＴのドレイン端子は第２電位に接続され、前記第１ＦＥＴのゲート端子は前記第１電位と異なる第３電位に接続してなる構成とすることができる。
【０００８】
上記構成において、前記第１電位は、前記第３電位に抵抗を介して供給される構成とすることができる。
【０００９】
上記構成において、高周波信号が伝搬する線路と、前記線路と第４電位との間に接続され、ゲート端子に前記温度信号が印加された第２ＦＥＴと、を具備し、前記第１ＦＥＴは、前記温度信号により前記線路を前記第４電位に接続する前記第２ＦＥＴのインピーダンスを制御し、前記線路を伝搬する前記高周波信号の減衰率を制御する構成とすることができる。この構成によれば、温度信号に応じ、高周波信号の減衰率を変化させることができる。
【００１０】
上記構成において、前記線路に前記高周波信号を出力する高周波信号出力回路を具備し、前記高周波信号出力回路から出力される前記高周波信号の電力は温度依存性を有しており、前記第２ＦＥＴは、前記高周波信号の電力の温度依存性を補償する構成とすることができる。この構成によれば、高周波信号出力回路の高周波信号の温度依存性を補償することができる。
【００１１】
上記構成において、前記第１ＦＥＴおよび前記高周波信号出力回路が同一の半導体基板上に形成されている構成とすることができる。この構成によれば、温度信号より高周波信号出力回路の温度を反映した信号とすることができる
【００１２】
上記構成において、一端に前記温度信号出力端子が接続されてなり、他端に実質的に温度変化がない信号が接続されてなるバラクターダイオードを具備する構成とすることができる。この構成によれば、回路特性の温度変化をバラクターダイオードの容量値の変化で補償させることができる。
【００１３】
上記構成において、前記バラクターダイオードは、共振回路の一部を構成するものである構成とすることができる。
【発明の効果】
【００１４】
本発明によれば、ＦＥＴのピンチオフ電圧の温度変化に対応する温度信号を用いることにより。製造ばらつきの小さい温度信号を得ることができる。
【発明を実施するための最良の形態】
【００１５】
まず、本発明者が行った考察について説明する。数式１および数式２は、それぞれショックレーモデルで計算したドレイン電流ＩＤおよびＦＥＴのピンチオフ電圧ＶＰである。
【数１】
2010041159.tif 000003
【数２】
2010041159.tif 000004
ここで、ＮＤはチャネルの不純物濃度、ａは活性層厚、μはチャネルのキャリア移動度、εはチャネルの誘電率、ｑは電子電荷、Ｗｇはゲート幅およびＬｇはゲート長である。
【００１６】
数式１より、ドレイン電流ＩＤは、不純物濃度ＮＤの２乗に比例し、活性層厚ａの３乗に比例する。このように、ドレイン電流ＩＤは、製造工程において、不純物濃度ＮＤや活性層厚ａがばらつくと大きくばらついてしまう。
【００１７】
一方、数式２より、ピンチオフ電圧ＶＰは不純物濃度ＮＤに比例し、活性層厚ａの２乗に比例する。よって、ピンチオフ電圧ＶＰはドレイン電流ＩＤに比べ製造工程における不純物濃度ＮＤや活性層厚ａがばらつきの影響を受けにくい。そこで、本発明は、ＦＥＴのピンチオフ電圧の温度依存性を用い温度信号を生成することを特徴とする。
【００１８】
ピンチオフ電圧の温度依存性について以下に示す。ＦＥＴがピンチオフしている状態は、ＦＥＴのチャネルに空乏層が広がり電子が移動できない状態になっている。この状態で温度が上昇することにより、空乏層を越える電子が増加して、ＦＥＴのソース側に電子が増加する。そして、ＦＥＴのソース側に電子が増加することで、自己バイアス機能によりピンチオフ状態が維持される。このときは、ソースの電位が上昇しているので、結果的にピンチオフ電圧が上昇する。温度が下降する場合は、上記の逆の現象が生じ、ピンチオフ電圧が下降する。このように、温度の変化によって、空乏層を越える電子が増減することで、ピンチオフ電圧が変動する。
【００１９】
以下、図面を用い本発明の実施例について説明する。
【実施例１】
【００２０】
図２は、実施例１に係る温度信号生成回路１０の回路図である。温度信号生成回路１０は、第１ＦＥＴであるＦＥＴ１および抵抗Ｒ１を有する自己バイアス回路を構成している。ＦＥＴ１のソース端子Ｓ１は、抵抗Ｒ１を介し第３電位Ｖ３として例えばグランドに接続されている。これにより、ソース端子Ｓ１には第３電位Ｖ３とは異なる第１電位Ｖ１が印加されている。第１電位Ｖ１は、第３電位Ｖ３に抵抗Ｒ１を介して供給される。ＦＥＴ１のドレイン端子Ｄ１には、第１電位Ｖ１および第３電位Ｖ３と異なる第２電位Ｖ２が印加されている。ＦＥＴ１のゲート端子Ｇ１には、第３電位Ｖ３が印加されている。抵抗Ｒ１とソース端子Ｓ１との間には、温度信号Ｖｔｅｍｐを出力する温度信号出力端子Ｔｔｅｍｐが接続されている。
【００２１】
実施例１においては、ソース端子Ｓ１は抵抗Ｒ１を介し第３電位Ｖ３に接続され、ＦＥＴ１のゲート端子Ｇ１には直接第３電位Ｖ３が印加されている。このため、ＦＥＴ１のソース端子Ｓ１とゲート端子Ｇ１との間には、ＦＥＴ１を流れるドレイン電流Ｉｄが一定になるようにソース−ゲート間電圧Ｖｇｓがバイアスされる。ここで、ＦＥＴ１のソース−ゲート間電圧Ｖｇｓがピンチオフ電圧Ｖｐ付近（すなわち、ピンチオフ状態）となるように抵抗Ｒ１の抵抗値が設定されている。つまり、ＦＥＴ１はピンチオフ状態にせしめられている。なお、ピンチオフ状態とは、ＦＥＴ１にドレイン電流が全く流れない状態ではなく、ＦＥＴ１のチャネルの空乏層内をキャリアが走行しドレイン電流が流れる状態を含んでいる。
【００２２】
以上により、温度信号出力端子Ｔｔｅｍｐには、概ねピンチオフ電圧Ｖｐが出力される。ＦＥＴ１のピンチオフ電圧Ｖｐは温度依存性を有している。一方、抵抗Ｒ１の抵抗値の温度依存性は十分小さく、ピンチオフ電圧Ｖｐの温度依存性に影響しない。よって、ＦＥＴ１の温度が変化すると、ＦＥＴ１のピンチオフ電圧Ｖｐの温度変化に対応する温度信号Ｖｔｅｍｐが出力される。
【００２３】
図３は、実施例１に係る温度信号生成回路１０における温度に対する生成された温度信号Ｖｔｅｍｐを測定した結果を示した図である。温度信号生成回路１０のＦＥＴ１は、ＧａＡｓを用いたＦＥＴであり、ピンチオフ電圧Ｖｐは約０．５２Ｖ、第３電位Ｖ３は０Ｖ、第２電位は２Ｖである。図３を参照に、温度信号生成回路１０は、温度係数として１．５ｍＶ／℃を有する温度信号を生成することがきる。
【００２４】
実施例１に係る温度信号生成回路１０においては、温度信号ＶｔｅｍｐがＦＥＴ１のピンチオフ電圧Ｖｐの温度変化に対応している。これにより、製造工程において、ＦＥＴ１内のチャネルの不純物濃度やチャネルの厚さがばらついても、ドレイン電流の温度変化に対応した温度信号を生成する図１の温度信号生成回路に比べ、製造ばらつきの小さい温度信号を得ることができる。
【００２５】
ＦＥＴとしては、ＨＥＭＴ（High Electron Mobility Transistor）、ＭＥＳＦＥＴ（Metal Semiconductor FET）またはＭＯＳＦＥＴ（Metal Oxide Semiconductor FET）等を用いることができる。
【実施例２】
【００２６】
実施例２は、温度信号生成回路をアッテネータ回路に用いた例である。図４は実施例２に係る電子回路を示す回路図である。図４を参照に、実施例２に係る電子回路は、実施例１の温度信号生成回路１０、参照信号生成回路２０、アッテネータ回路３０および増幅回路４０を有している。温度信号生成回路１０、参照信号生成回路２０、アッテネータ回路３０および増幅回路４０は、同一の半導体基板１００上に形成されている。つまり、これらの回路は、ＭＭＩＣ（Monolithic Microwave Integrated Circuit）として形成されている。増幅回路４０は端子Ｉｎに入力した信号を増幅し高周波信号を出力する。増幅回路４０は、増幅率が温度に依存する。つまり、増幅回路４０が線路Ｌ１〜Ｌ３に出力する高周波信号の電力は温度依存性を有している。アッテネータ回路３０は、入力端子ＲＦｉｎに入力した高周波信号を減衰させ出力端子ＲＦｏｕｔに出力する。参照信号生成回路２０は、第３電位Ｖ３と第２電位Ｖ２との間に抵抗Ｒ２、Ｒ３が直列に接続されており、第３電位Ｖ３と第２電位Ｖ２との電位差を抵抗分割して参照信号Ｖｒｅｆとして出力する。参照信号Ｖｒｅｆはほとんど温度依存性がない。温度信号生成回路１０は実施例１で説明した回路であり、温度変化に対応した温度信号Ｖｔｅｍｐを出力する。
【００２７】
アッテネータ回路３０の詳細について説明する。入力端子ＲＦｉｎと出力端子ＲＦｏｕｔとの間には、線路Ｌ１、Ｌ２およびＬ３が設けられている。線路Ｌ１、Ｌ２およびＬ３には入力端子ＲＦｉｎから出力端子ＲＦｏｕｔに高周波信号が伝搬する。線路Ｌ１とＬ２との間に第２ＦＥＴであるＦＥＴ２ａのドレイン端子が接続され、ＦＥＴ２ａのソース端子はキャパシタＣ２ａを介し第４電位Ｖ４（例えばグランド）に接続されている。ＦＥＴ２ａのゲート端子には温度信号Ｖｔｅｍｐが印加されている。キャパシタＣ２ａは直流成分を阻止するキャパシタである。ＦＥＴ２ａのソースとキャパシタＣ２ａとの間のノードに参照信号Ｖｒｅｆが印加される。ＦＥＴ２ｂおよびキャパシタＣ２ｂの同じように、線路Ｌ２とＬ３との間に接続されている。なお、第２ＦＥＴ２ａ、２ｂは１個または複数の任意の個数とすることができる。
【００２８】
ＦＥＴ２ａおよび２ｂは、線路を第４電位Ｖ４に接続することにより、入力端子ＲＦｉｎに入力された高周波信号を反射することができる。これにより、入力端子ＲＦｉｎに入力された高周波信号を減衰させ出力端子ＲＦｏｕｔに出力させることができる。さらに、ＦＥＴ２ａおよびＦＥＴ２ｂは、線路を第４電位Ｖ４に接続するインピーダンスをゲートに印加された温度信号Ｖｔｅｍｐにより制御する。これにより、温度信号に応じ、線路Ｌ１、Ｌ２およびＬ３を伝搬する高周波信号の減衰率を制御することができる。例えば、温度が高くなると、温度信号が大きくなる。一方、参照信号Ｖｒｅｆはほとんど温度依存性がない。よって、ＦＥＴ２ａおよびＦＥＴ２ｂのソース−ゲート間電圧Ｖｇｓは大きくなる。これにより、線路を第４電位Ｖ４に接続するインピーダンスは高くなるため、入力端子ＲＦｉｎに入力された高周波信号は反射することなく、線路Ｌ１〜Ｌ３を伝搬する高周波信号の減衰は少ない。反対に、温度が低くなり温度信号が小さくなると、インピーダンスは低くなるため、入力端子ＲＦｉｎに入力された高周波信号の多くが反射され、線路Ｌ１〜Ｌ３を伝搬する高周波信号は大きく減衰する。このように、減衰率に温度依存性を持たせることができる。なお、参照信号Ｖｒｅｆは、アッテネータ回路３０の減衰率の温度依存性を所望の値にすべく設定することができる。
【００２９】
アッテネータ回路３０の減衰率の温度変化を増幅回路４０の出力電力の温度変化を補償するように設定する。つまり、第２ＦＥＴ２ａおよび２ｂは、増幅回路４０が出力する高周波信号の温度依存性を補償する。これにより、アッテネータ回路３０は、増幅回路４０の増幅率の温度変化を補償することができる。なお、高周波信号出力回路として増幅回路４０を例に説明したが、出力電力に温度依存性があれば増幅回路以外の回路でもよい。
【００３０】
増幅回路４０と第１ＦＥＴ１とは同じ半導体基板（例えばＧａＡｓ基板、Ｓｉ基板等）上に形成されていることが好ましい。これにより、増幅回路４０と第１ＦＥＴ１とはほぼ同じ温度となる。よって、温度信号Ｖｔｅｍｐはより増幅回路４０の温度を反映した信号とすることができる。
【実施例３】
【００３１】
実施例３は、温度信号生成回路をＶＣＯ（Voltage Control Oscillator）に用いる例である。図５は実施例３に係るＶＣＯの回路図である。ＶＣＯは、共振回路６０を有している。共振回路６０はＶＣＯの発振周波数を規定する。
【００３２】
共振回路６０において、バラクターダイオードＤ３のカソードは基準電位Ｖｓに接続され、かつＤＣカット用キャパシタＣ４を介し接地されている。ダイオードＤ３のアノードは誘導性線路Ｌ４および抵抗Ｒ４を介し制御電位Ｖｃに接続されている。抵抗Ｒ４と線路Ｌ４との間のノードはＤＣカット用キャパシタを介し接地されている。ダイオードＤ３のアノードは、キャパシタＣ７を介し誘導性線路Ｌ５に接続されている。キャパシタＣ７と線路Ｌ５との間のノードには、ＤＣカット用キャパシタＣ６を介しバラクターダイオードＤ２が接続されている。ダイオードＤ２のカソードはＤＣカット用キャパシタＣ５を介し接地されている。バラクターダイオードＤ２の一端には、実施例２と同様の温度信号Ｖｔｅｍｐ（つまり、温度信号出力端子）が接続されている。また、バラクターダイオードＤ２の一端には、参照信号Ｖｒｅｆが接続されている。なお、参照信号Ｖｒｅｆは実質的に温度変化しないものである。
【００３３】
共振回路６０は、主にダイオードＤ３、Ｄ２、キャパシタＣ７およびＣ６の容量成分と、主に線路Ｌ４およびＬ５の誘導成分と、から規定される共振周波数で共振する。ダイオードＤ３には、基準電位Ｖｓと抵抗Ｒ４および線路Ｌ４を介して制御電位Ｖｃが印加される。これにより、制御電位Ｖｃに対応しダイオードＤ３の容量値が変化し、共振回路６０の共振周波数を所望の値にすることができる。さらに、ダイオードＤ２の両端に印加された参照信号Ｖｒｅｆと温度信号Ｖｔｅｍｐとの差に対応しダイオードＤ２の容量値が変化し、共振回路６０の共振周波数の温度変化を補償することができる。
【００３４】
共振回路６０の出力は、ＤＣカット用キャパシタＣ８を介しＦＥＴ３のゲートに接続される。ＦＥＴ３のゲートは抵抗Ｒ５および線路Ｌ６によりバイアスされる。ＦＥＴ３のソースはキャパシタＣ１１、インダクタＬ８および抵抗Ｒ６からなる負性抵抗部を介し接地される。ＦＥＴ３は、負性抵抗部により正帰還され発振することができる。ＦＥＴ３のドレインは、チョーク用のインダクタＬ７を介し電源電位Ｖｄに接続される。電源電位ＶｄはＤＣカット用キャパシタＣ９を介し接地される。これにより、ＦＥＴ３のドレインには電源電位が印加される。ＦＥＴ３のドレインから出力される発振信号Ｖｏｓｃは、ＤＣカット用キャパシタＣ１０を介し出力される。
【００３５】
実施例３によれば、温度信号Ｖｔｅｍｐにより容量値を変化させるバラクターダイオードＤ２を有することにより、回路特性の温度変化をバラクターダイオードＤ２の容量値の変化で補償させることができる。
【００３６】
また、バラクターダイオードＤ２は、共振回路６０の一部を構成している。つまり、バラクターダイオードＤ２により、発振周波数の温度依存性を補償する共振回路６０が設けられている。これにより、ＶＣＯの発振周波数の温度変化を補償することができる。
【００３７】
さらに、実施例２と同様に、ＶＣＯと温度信号生成回路とを同一半導体基板上に形成することもできる。
【００３８】
実施例２および実施例３によれば、実施例１に示したＦＥＴのピンチオフ電圧Ｖｐに対応した温度信号を用いるため、図１に示した温度信号生成回路を用いる場合に比べ、製造ばらつきの小さい高精度な温度補償を行うことができる。なお、アッテネータ回路および共振回路以外にも、増幅回路のトランジスタに直接温度信号を供給し、温度依存性の小さい増幅回路を提供することもできる。
【００３９】
以上、発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【図面の簡単な説明】
【００４０】
【図１】図１は、従来例の温度信号生成回路の回路図である。
【図２】図２は、実施例１の温度信号生成回路の回路図である。
【図３】図３は、温度信号の温度依存を示す図である。
【図４】図４は、実施例２のアッテネータ回路の回路図である。
【図５】図５は、実施例３のＶＣＯの回路図である。
【符号の説明】
【００４１】
１０          温度信号生成回路
２０          参照信号生成回路
３０          アッテネータ回路
４０          増幅回路
６０          共振回路
【図１】
2010041159.tif 000005
【図２】
2010041159.tif 000006
【図３】
2010041159.tif 000007
【図４】
2010041159.tif 000008
【図５】
2010041159.tif 000009