(57)【要約】      （修正有）【課題】複数のＤ／Ａ変換器に入力するデジタル信号の伝送ラインを簡略化する。【解決手段】信号処理ＩＣでは原デジタル信号からオーバーサンプリングし、複数の遅延器により作成した複数のデジタルオーディオ信号データを２つ１組に分け、データを多重化器で多重化してＤ／Ａ変換ＩＣの側に伝送する。Ｄ／Ａ変換ＩＣでは分離器により多重化信号を分離してＤ／Ａ変換器でＤ／Ａ変換し、各Ｄ／Ａ変換器の出力するアナログステップ信号を加算器４で加算する。【選択図】図４
2010041114.tif 000002
【特許請求の範囲】
【請求項１】
サンプリング周波数Ｆｓの原デジタル信号をｎ倍オーバーサンプリングし（但し、ｎは３以上の奇数とする）、第１デジタル信号を作成するオーバーサンプリング手段と、第１デジタル信号を、１／ｎＦｓ、２／ｎＦｓ、・・（ｎ−１）／ｎＦｓだけ遅延した第２乃至第ｎデジタル信号を作成する遅延手段と、第１乃至第ｎデジタル信号を個別に入力しＤ／Ａ変換するｎ個のＤ／Ａ変換手段と、各Ｄ／Ａ変換手段の出力を合成する合成手段と、を備えたＤ／Ａ変換装置において、
ダミー用のデジタル信号を第（ｎ＋１）デジタル信号として、第１乃至第（ｎ＋１）デジタル信号を、第ｋデジタル信号と第（ｋ＋１）デジタル信号（但し、ｋ＝１、３、・・、ｎ）の２つ１組に分けた各組別に設けられて２つのデジタル信号を多重し、多重化信号を出力する（ｎ＋１）／２個の多重化手段と、
各多重化手段と対で設けられて各多重化手段から伝送ラインを介して入力した多重化信号から２つのデジタル信号を分離する（ｎ＋１）／２個の分離手段と、
を備え、
前記（ｎ＋１）／２個の分離手段で分離された前記第１乃至第ｎデジタル信号を前記ｎ個のＤ／Ａ変換手段に入力してＤ／Ａ変換させるようにしたこと、
を特徴とするＤ／Ａ変換装置。
【請求項２】
サンプリング周波数Ｆｓの原デジタル信号をｎ倍オーバーサンプリングし（但し、ｎは２以上の偶数とする）、第１デジタル信号を作成するオーバーサンプリング手段と、第１デジタル信号を、１／ｎＦｓ、２／ｎＦｓ、・・（ｎ−１）／ｎＦｓだけ遅延した第２乃至第ｎデジタル信号を作成する遅延手段と、第１乃至第ｎデジタル信号を個別に入力しＤ／Ａ変換するｎ個のＤ／Ａ変換手段と、各Ｄ／Ａ変換手段の出力を合成する合成手段と、を備えたＤ／Ａ変換装置において、
第１乃至第ｎデジタル信号を、第ｋデジタル信号と第（ｋ＋１）デジタル信号（但し、ｋ＝１、３、・・、ｎ−１）の２つ１組に分けた各組別に設けられて２つのデジタル信号を多重し、多重化信号を出力するｎ／２個の多重化手段と、
各多重化手段と対で設けられて各多重化手段から伝送ラインを介して入力した多重化信号から２つのデジタル信号を分離するｎ／２個の分離手段と、
を備え、
前記ｎ／２個の分離手段で分離された前記第１乃至第ｎデジタル信号を前記ｎ個のＤ／Ａ変換手段に入力してＤ／Ａ変換させるようにしたこと、
を特徴とするＤ／Ａ変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＤ／Ａ変換装置に係り、とくに原デジタル信号のサンプリング周波数Ｆｓをｎ倍オーバーサンプリングするとともに１／ｎＦｓ単位で時間をずらした複数のデジタル信号を作成して個別にＤ／Ａ変換し、合成して出力波形歪を低減させるようにしたＤ／Ａ変換装置に関する。
【背景技術】
【０００２】
ＣＤプレーヤ、半導体プレーヤなどのデジタルオーディオシステムでは、ＣＤまたは半導体メモリから読み出し、再生したサンプリング周波数Ｆｓのデジタルオーディオ信号をそのままＤ／Ａ変換するのでなく、ｎ倍オーバーサンプリングするとともに１／ｎＦｓ単位で時間をずらした複数のデジタル信号を作成して個別にＤ／Ａ変換し、合成して補間により出力波形歪を低減させることが行なわれている。このオーバーサンプリング式Ｄ／Ａ変換装置の従来の構成例を図１に示す。例えば、ＣＤ等から読み出したサンプリング周波数Ｆｓ、ｍビット長の原デジタルオーディオ信号はオーバーサンプリング回路１でｎ倍オーバーサンプリングされてｍビット長の第１デジタルオーディオ信号DATA１が作成される。第１デジタルオーディオ信号DATA１は縦続接続された（ｎ−１）段の遅延時間τ＝１／ｎ・Ｆｓの遅延器２−１乃至２−（ｎ−１）の初段にｍビット長でパラレル入力され、各遅延器２−１乃至２−（ｎ−１）からτ、２τ、３τ、・・（ｎ−１）τずつ遅延された第２乃至第ｎデジタルオーディオ信号DATA２乃至DATAｎがｍビット長でパラレル出力される。各第１乃至第ｎデジタルオーディオ信号DATA１乃至DATAｎは個別にｎ個のＤ／Ａ変換器３−１乃至３−ｎに入力され、サンプリング周波数ｎＦｓでＤ／Ａ変換されてアナログステップ信号ANALG1乃至ANALGnが出力される。これらのアナログステップ信号ANALG1乃至ANALGnが加算器４で加算されて直線補間されたアナログステップ信号ANALG が作成される。最後にアナログポストフィルタ（ＬＰＦ）５により折り返し雑音成分が除去されてアナログオーディオ信号が出力される。オーバーサンプリングと直線補間により、加算器出力のステップ変化幅が小さくなるので、出力歪を低減することができる。図２と図３にｎ＝４とした場合の各信号の時間変化を示す。
【０００３】
けれども、図１のＤ／Ａ変換装置では、Ｄ／Ａ変換器３−１乃至３−ｎの個数分だけデジタルオーディオ信号用の多数の伝送ライン２０−１乃至２０−ｎが必要となる。特開平８−３３０９５７号公報の図６にも上記した図１と類似のオーバーサンプリング式Ｄ／Ａ変換装置が開示されているが、複数のＤ／Ａ変換器の個数分だけデジタルオーディオ信号用の多数の伝送ラインを設けていた（特許文献１）。このためＤ／Ａ変換器を含むＩＣ回路を遅延器を含むＩＣ回路と分離して高音質化しようとしたとき、配線が複雑化する問題があった。
【０００４】
【特許文献１】特開平８−３３０９５７号公報の図６、段落０００３、０００４
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は上記した従来技術の問題に鑑み、Ｄ／Ａ変換手段に入力するデジタル信号の伝送ラインを簡略化できるＤ／Ａ変換装置を提供することを、その目的とする。
【課題を解決するための手段】
【０００６】
本発明の１つのＤ／Ａ変換装置によれば、サンプリング周波数Ｆｓの原デジタル信号をｎ倍オーバーサンプリングし（但し、ｎは３以上の奇数とする）、第１デジタル信号を作成するオーバーサンプリング手段と、第１デジタル信号を、１／ｎＦｓ、２／ｎＦｓ、・・（ｎ−１）／ｎＦｓだけ遅延した第２乃至第ｎデジタル信号を作成する遅延手段と、第１乃至第ｎデジタル信号を個別に入力しＤ／Ａ変換するｎ個のＤ／Ａ変換手段と、各Ｄ／Ａ変換手段の出力を合成する合成手段と、を備えたＤ／Ａ変換装置において、ダミー用のデジタル信号を第（ｎ＋１）デジタル信号として、第１乃至第（ｎ＋１）デジタル信号を、第ｋデジタル信号と第（ｋ＋１）デジタル信号（但し、ｋ＝１、３、・・、ｎ）の２つ１組に分けた各組別に設けられて２つのデジタル信号を多重し、多重化信号を出力する（ｎ＋１）／２個の多重化手段と、各多重化手段と対で設けられて各多重化手段から伝送ラインを介して入力した多重化信号から２つのデジタル信号を分離する（ｎ＋１）／２個の分離手段と、を備え、前記（ｎ＋１）／２個の分離手段で分離された前記第１乃至第ｎデジタル信号を前記ｎ個のＤ／Ａ変換手段に入力してＤ／Ａ変換させるようにしたこと、を特徴としている。
本発明の他の１つのＤ／Ａ変換装置によれば、サンプリング周波数Ｆｓの原デジタル信号をｎ倍オーバーサンプリングし（但し、ｎは２以上の偶数とする）、第１デジタル信号を作成するオーバーサンプリング手段と、第１デジタル信号を、１／ｎＦｓ、２／ｎＦｓ、・・（ｎ−１）／ｎＦｓだけ遅延した第２乃至第ｎデジタル信号を作成する遅延手段と、第１乃至第ｎデジタル信号を個別に入力しＤ／Ａ変換するｎ個のＤ／Ａ変換手段と、各Ｄ／Ａ変換手段の出力を合成する合成手段と、を備えたＤ／Ａ変換装置において、第１乃至第ｎデジタル信号を、第ｋデジタル信号と第（ｋ＋１）デジタル信号（但し、ｋ＝１、３、・・、ｎ−１）の２つ１組に分けた各組別に設けられて２つのデジタル信号を多重し、多重化信号を出力するｎ／２個の多重化手段と、各多重化手段と対で設けられて各多重化手段から伝送ラインを介して入力した多重化信号から２つのデジタル信号を分離するｎ／２個の分離手段と、を備え、前記ｎ／２個の分離手段で分離された前記第１乃至第ｎデジタル信号を前記ｎ個のＤ／Ａ変換手段に入力してＤ／Ａ変換させるようにしたことこと、を特徴としている。
【発明の効果】
【０００７】
本発明によれば、ｎ個のデジタル信号を２つ１組に分けて多重し、Ｄ／Ａ変換手段の側に伝送するようにしたので、デジタル信号の伝送ラインが少なくて済む。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の最良の形態を実施例に基づき説明する。
【実施例１】
【０００９】
図４を参照して本発明の第１実施例を説明する。図４は本発明に係るオーバーサンプリング式Ｄ／Ａ変換装置の構成を示す回路図である。
図４において、１はオーバーサンプリング回路であり、サンプリング周波数Ｆｓ、ｍビット長の原デジタルオーディオ信号をｎ倍オーバーサンプリングしてｍビット長の第１デジタルオーディオ信号DATA１をパラレル出力する（ここではｎ＝５として説明する）。２−１乃至２−４は縦続接続された４段の遅延時間τ＝１／５Ｆｓの遅延器であり、初段に第１デジタルオーディオ信号DATA１がｍビット長でパラレル入力される。各遅延器２−１乃至２−４からはτ、２τ、３τ、４τだけ遅延された第２乃至第５デジタルオーディオ信号DATA２乃至DATA5 がｍビット長でパラレル出力される。各第１乃至第５デジタルオーディオ信号DATA1乃至DATA5 とダミー用のｍビット長の第６デジタルオーディオ信号DMは、第１デジタルオーディオ信号DATA1 と第２デジタルオーディオ信号DATA2 、第３デジタルオーディオ信号DATA3 と第４デジタルオーディオ信号DATA4 、第５デジタルオーディオ信号DATA5 と第６デジタルオーディオ信号DMという具合にして、２つ１組に分けた各組別に多重化されて、後段のＤ／Ａ変換器の側に伝送される。６−１乃至６−３は多重化器（ＭＵＸ）であり、この内、多重化器６−１は第１、第２デジタルオーディオ信号DATA1 、DATA2 を時分割多重し、I2S （Inter IC Sound）と呼ばれるシリアル伝送規格による多重化信号MDATA1を作成してシリアル伝送ライン７−１により出力する。多重化器６−２は第３、第４デジタルオーディオ信号DATA3 、DATA4 を時分割多重し、I2S 規格による多重化信号MDATA2を作成してシリアル伝送ライン７−２により出力する。多重化器６−３は第５デジタルオーディオ信号DATA5 と第６デジタルオーディオ信号DMを時分割多重し、I2S 規格による多重化信号MDATA3を作成してシリアル伝送ライン７−３により出力する。
【００１０】
８−１乃至８−３は分離器（ＤＥＭＵＸ）であり、この内、分離器８−１は多重化信号MDATA1から第１、第２デジタルオーディオ信号DATA1 、DATA2 を分離し、DATA1 ’、DATA2 ’として各々ｍビット長でパラレル出力する。分離器８−２は多重化信号MDATA2から第３、第４デジタルオーディオ信号DATA3 、DATA4 を分離し、DATA3 ’、DATA4 ’として各々ｍビット長でパラレル出力する。分離器８−３は多重化信号MDATA3から第５デジタルオーディオ信号DATA5 を分離し、DATA5 ’としてｍビット長でパラレル出力する。３−１乃至３−５はサンプリング周波数５ＦｓのＤ／Ａ変換器であり、この内、Ｄ／Ａ変換器３−１と３−２は各々第１、第２デジタルオーディオ信号DATA1 ’、DATA2 ’をＤ／Ａ変換してアナログステップ信号ANALG1、ANALG2を出力する。Ｄ／Ａ変換器３−３と３−４は各々第３、第４デジタルオーディオ信号DATA3 ’、DATA4 ’をＤ／Ａ変換してアナログステップ信号ANALG3、ANALG4を出力する。Ｄ／Ａ変換器３−５は第５デジタルオーディオ信号DATA5 ’をＤ／Ａ変換してアナログステップ信号ANALG5を出力する。４はアナログステップ信号ANALG1乃至ANALG5を加算する加算器、５はアナログポストフィルタ（ＬＰＦ）である。
なお、オーバーサンプリング回路１、遅延器２−１乃至２−４、多重化器６−１乃至６−３は信号処理ＩＣ回路９により構成されている。分離器８−１、Ｄ／Ａ変換器３−１、３−２はＤ／Ａ変換ＩＣ回路１０−１、分離器８−２、Ｄ／Ａ変換器３−３、３−４はＤ／Ａ変換ＩＣ回路１０−２、分離器８−３、Ｄ／Ａ変換器３−５はＤ／Ａ変換ＩＣ回路１０−３により構成されている。
【００１１】
図５乃至図９は図４の各部の動作を示すタイムチャートであり、以下、これらの図を参照して上記した実施例の動作を説明する。
ＣＤ等から読み出したサンプリング周波数Ｆｓの原デジタルオーディオ信号はオーバーサンプリング回路１でｎ＝５倍オーバーサンプリングされて第１デジタルオーディオ信号DATA１が作成される。第１デジタルオーディオ信号DATA１は縦続接続された４段の遅延器２−１乃至２−４により、τ＝１／５Ｆｓとして、τ、２τ、３τ、４τずつ遅延された第２乃至第５デジタルオーディオ信号DATA２乃至DATA5 が作成される（図５参照）。第１、第２デジタルオーディオ信号DATA1 、DATA2 は多重化器６−１により多重されて多重化信号MDATA1が作成され、シリアル伝送ライン７−１を介して分離器８−１に入力される。分離器８−１は多重化信号MDATA1から第１、第２デジタルオーディオ信号DATA1 、DATA2 を分離し、DATA1'、DATA2'としてＤ／Ａ変換器３−１、３−２に入力する（図６参照）。また、第３、第４デジタルオーディオ信号DATA3 、DATA4 は多重化器６−２により多重されて多重化信号MDATA2が作成され、シリアル伝送ライン７−２を介して分離器８−２に入力される。分離器８−２は多重化信号MDATA2から第３、第４デジタルオーディオ信号DATA3 、DATA4 を分離し、DATA3'、DATA4'としてＤ／Ａ変換器３−３、３−４に入力する（図７参照）。また、第５デジタルオーディオ信号DATA5 とダミー用の第６デジタルオーディオ信号DMは多重化器６−３により多重されて多重化信号MDATA3が作成され、シリアル伝送ライン７−３を介して分離器８−３に入力される。分離器８−３は多重化信号MDATA3から第５デジタルオーディオ信号DATAを分離し、DATA5'としてＤ／Ａ変換器３−５に入力する（図８参照）。
【００１２】
各第１乃至第５デジタルオーディオ信号DATA1'乃至DATA5'は個別に５個のＤ／Ａ変換器３−１乃至３−５に入力され、サンプリング周波数５ＦｓでＤ／Ａ変換されてアナログステップ信号ANALG1乃至ANALG5が出力される。これらのアナログステップ信号ANALG1乃至ANALG5が加算器４で加算されて直線補間されたアナログステップ信号ANALG が作成される（図９参照）。最後にアナログポストフィルタ（ＬＰＦ）５により折り返し雑音成分が除去されてアナログオーディオ信号が出力される。オーバーサンプリングと直線補間により、加算器出力のステップ変化幅が小さくなるので、出力歪を低減することができる。
【００１３】
この実施例によれば、信号処理ＩＣ回路９の中で原デジタルオーディオ信号からオーバーサンプリング回路１と遅延器２−１乃至２−４により作成されたｎ＝５個の第１乃至第５デジタルオーディオ信号DATA1 乃至DATA5 とダミー用の第６デジタルオーディオ信号DMを２つ１組に分け、第１、第２デジタルオーディオ信号DATA1 、DATA2 を多重化器６−１で多重化してＤ／Ａ変換ＩＣ回路１０−１の側に伝送し、第３、第４デジタルオーディオ信号DATA3 、DATA4 を多重化器６−２で多重化してＤ／Ａ変換ＩＣ回路１０−２の側に伝送し、第５デジタルオーディオ信号DATA5 とダミー用の第６デジタルオーディオ信号DMを多重化器６−３で多重化してＤ／Ａ変換ＩＣ回路１０−３の側に伝送する。そして、Ｄ／Ａ変換ＩＣ回路１０−１では分離器８−１により多重化信号を分離して得た第１、第２デジタルオーディオ信号DATA1'、DATA2 ' を各々Ｄ／Ａ変換器３−１、３−２でＤ／Ａ変換し、Ｄ／Ａ変換ＩＣ回路１０−２では分離器８−２により多重化信号を分離して得た第３、第４デジタルオーディオ信号DATA3'、DATA4 ' を各々Ｄ／Ａ変換器３−３、３−４でＤ／Ａ変換し、Ｄ／Ａ変換ＩＣ回路１０−３では分離器８−３により多重化信号を分離して得た第５デジタルオーディオ信号DATA5 をＤ／Ａ変換器３−５でＤ／Ａ変換し、各Ｄ／Ａ変換器３−１乃至３−５の出力するアナログステップ信号ANALG1乃至ANALG5を加算器４で加算することで合成し、直線補間されたアナログステップ信号ANALG を作成するようにしたので、第１乃至第５デジタルオーディオ信号DATA1 乃至DATA5 を後段のＤ／Ａ変換器の側へ伝送する伝送ラインの数が少なくて済む。加えて、I2S 規格の場合、１つの伝送ラインはシリアルデータ線のほか、同期用のビットクロック線とワードクロック線が必要であるが、各シリアル伝送ライン７−１乃至７−３のビットクロックとワードクロックはライン間で共通化できるため、いずれか１系統のシリアル伝送ラインにだけビットクロック線とワードクロック線を設けて他のシリアル伝送ラインでは省略するようにして、配線のより簡略化を図ることもできる。とくに、高音質化のため、信号処理ＩＣ回路９とＤ／Ａ変換ＩＣ１０−１乃至１０−３を離す場合にも、配線が複雑とならないので、分離が容易である。
【００１４】
なお、上記した第１実施例では、ｎ＝５の場合を例に挙げて説明したが、ｎが奇数の３、７、９、・・の場合も同様に構成することができる。
【実施例２】
【００１５】
次に図１０を参照して本発明の第２実施例を説明する。図１０は本発明に係るオーバーサンプリング式Ｄ／Ａ変換装置の構成を示す回路図である。図４の第１実施例ではｎが奇数の場合を例に挙げて説明したが、第２実施例ではｎが偶数の場合の例を示す。
図１０において、１Ａはオーバーサンプリング回路であり、サンプリング周波数Ｆｓ、ｍビット長の原デジタルオーディオ信号をｎ倍オーバーサンプリングしてｍビット長の第１デジタルオーディオ信号DATA１を出力する（ここではｎ＝４として説明する）。２−１Ａ乃至２−３Ａは縦続接続された３段の遅延時間τ＝１／４Ｆｓの遅延器であり、初段に第１デジタルオーディオ信号DATA１がｍビット長でパラレル入力される。各遅延器２−１Ａ乃至２−３Ａからはτ、２τ、３τだけ遅延された第２乃至第４デジタルオーディオ信号DATA２乃至DATA4 がｍビット長でパラレル出力される。各第１乃至第４デジタルオーディオ信号DATA1 乃至DATA4 は２つ１組に分けた各組別に多重化されて、後段のＤ／Ａ変換器の側に伝送される。６−１Ａ、６−２Ａは多重化器（ＭＵＸ）であり、この内、多重化器６−１Ａは第１、第２デジタルオーディオ信号DATA1 、DATA2 を時分割多重し、I2S と呼ばれるシリアル伝送規格による多重化信号MDATA1を作成してシリアル伝送ライン７−１Ａにより出力する。多重化器６−２Ａは第３、第４デジタルオーディオ信号DATA3 、DATA4 を時分割多重し、I2S 規格による多重化信号MDATA2を作成してシリアル伝送ライン７−２Ａにより出力する。
【００１６】
８−１Ａ、８−２Ａは分離器（ＤＥＭＵＸ）であり、この内、分離器８−１Ａは多重化信号MDATA1から第１、第２デジタルオーディオ信号DATA1 、DATA2 を分離し、DATA1 ’、DATA2 ’として各々ｍビット長でパラレル出力する。分離器８−２Ａは多重化信号MDATA2から第３、第４デジタルオーディオ信号DATA3 、DATA4 を分離し、DATA3 ’、DATA4 ’として各々ｍビット長でパラレル出力する。３−１Ａ乃至３−４Ａはサンプリング周波数４ＦｓのＤ／Ａ変換器であり、この内、Ｄ／Ａ変換器３−１Ａと３−２Ａは各々第１、第２デジタルオーディオ信号DATA1 ’、DATA2 ’をＤ／Ａ変換してアナログステップ信号ANALG1、ANALG2を出力する。Ｄ／Ａ変換器３−３Ａと３−４Ａは各々第３、第４デジタルオーディオ信号DATA3 ’、DATA4 ’をＤ／Ａ変換してアナログステップ信号ANALG3、ANALG4を出力する。４Ａはアナログステップ信号ANALG1乃至ANALG4を加算する加算器、５はアナログポストフィルタ（ＬＰＦ）である。
なお、オーバーサンプリング回路１Ａ、遅延器２−１Ａ乃至２−３Ａ、多重化器６−１Ａ、６−２Ａは信号処理ＩＣ回路９Ａにより構成されている。分離器８−１Ａ、Ｄ／Ａ変換器３−１Ａ、３−２ＡはＤ／Ａ変換ＩＣ回路１０−１Ａ、分離器８−２Ａ、Ｄ／Ａ変換器３−３Ａ、３−４ＡはＤ／Ａ変換ＩＣ回路１０−２Ａにより構成されている。
【００１７】
図１１乃至図１２は図１０の各部の動作を示すタイムチャートであり、以下、これらの図を参照して上記した第２実施例の動作を説明する。
ＣＤ等から読み出したサンプリング周波数Ｆｓ、ｍビット長の原デジタルオーディオ信号はオーバーサンプリング回路１Ａでｎ＝４倍オーバーサンプリングされて第１デジタルオーディオ信号DATA１が作成される。第１デジタルオーディオ信号DATA１は縦続接続された３段の遅延器２−１Ａ乃至２−３Ａにより、τ＝１／４Ｆｓとして、τ、２τ、３τずつ遅延された第２乃至第４デジタルオーディオ信号DATA２乃至DATA4 が作成される（図２参照）。第１、第２デジタルオーディオ信号DATA1 、DATA2 は多重化器６−１Ａにより多重されて多重化信号MDATA1が作成され、シリアル伝送ライン７−１Ａを介して分離器８−１Ａに入力される。分離器８−１Ａは多重化信号MDATA1から第１、第２デジタルオーディオ信号DATA1 、DATA2 を分離し、DATA1'、DATA2'としてＤ／Ａ変換器３−１Ａ、３−２Ａに入力する（図１１参照）。また、第３、第４デジタルオーディオ信号DATA3 、DATA4 は多重化器６−２Ａにより多重されて多重化信号MDATA2が作成され、シリアル伝送ライン７−２Ａを介して分離器８−２Ａに入力される。分離器８−２Ａは多重化信号MDATA2から第３、第４デジタルオーディオ信号DATA3 、DATA4 を分離し、DATA3'、DATA4'としてＤ／Ａ変換器３−３、３−４に入力する（図１２参照）。
【００１８】
各第１乃至第４デジタルオーディオ信号DATA1'乃至DATA4'は個別に４個のＤ／Ａ変換器３−１Ａ乃至３−４Ａに入力され、サンプリング周波数４ＦｓでＤ／Ａ変換されてアナログステップ信号ANALG1乃至ANALG4が出力される。これらのアナログステップ信号ANALG1乃至ANALG4が加算器４Ａで加算されて直線補間されたアナログステップ信号ANALG が作成される（図３参照）。最後にアナログポストフィルタ（ＬＰＦ）５により折り返し雑音成分が除去されてアナログオーディオ信号が出力される。オーバーサンプリングと直線補間により、加算器出力のステップ変化幅が小さくなるので、出力歪を低減することができる。
【００１９】
この実施例によれば、信号処理ＩＣ回路９Ａの中で原デジタルオーディオ信号からオーバーサンプリング回路１と遅延器２−１乃至２−３により作成されたｎ＝４個の第１乃至第４デジタルオーディオ信号DATA1 乃至DATA4 を２つ１組に分け、第１、第２デジタルオーディオ信号DATA1 、DATA2 を多重化器６−１Ａで多重化してＤ／Ａ変換ＩＣ回路１０−１Ａの側に伝送し、第３、第４デジタルオーディオ信号DATA3 、DATA4 を多重化器６−２Ａで多重化してＤ／Ａ変換ＩＣ回路１０−２Ａの側に伝送する。そして、Ｄ／Ａ変換ＩＣ回路１０−１Ａでは分離器８−１Ａにより多重化信号を分離して得た第１、第２デジタルオーディオ信号DATA1'、DATA2'を各々Ｄ／Ａ変換器３−１Ａ、３−２ＡでＤ／Ａ変換し、Ｄ／Ａ変換ＩＣ回路１０−２Ａでは分離器８−２Ａにより多重化信号を分離して得た第３、第４デジタルオーディオ信号DATA3'、DATA4'を各々Ｄ／Ａ変換器３−３Ａ、３−４ＡでＤ／Ａ変換し、各Ｄ／Ａ変換器３−１Ａ乃至３−４Ａのアナログステップ信号ANALG1乃至ANALG4を加算器４Ａで加算することで合成し、直線補間されたアナログステップ信号ANALG を作成するようにしたので、第１乃至第４デジタルオーディオ信号DATA1 乃至DATA4 を後段のＤ／Ａ変換器の側へ伝送する伝送ラインの数が少なくて済む。加えて、I2S 規格の場合、１つの伝送ラインはシリアルデータ線のほか、同期用のビットクロック線とワードクロック線が必要であるが、各シリアル伝送ライン７−１Ａ、７−３Ａのビットクロックとワードクロックはライン間で共通化できるため、いずれか１系統のシリアル伝送ラインにだけビットクロック線とワードクロック線を設けて他のシリアル伝送ラインでは省略するようにして、配線のより簡略化を図ることもできる。とくに、高音質化のため、信号処理ＩＣ回路９ＡとＤ／Ａ変換ＩＣ１０−１Ａ、１０−２Ａを離す場合にも、配線が複雑とならないので、分離が容易である。
【００２０】
なお、上記した第２実施例では、ｎ＝４の場合を例に挙げて説明したが、ｎが偶数の２、６、８、・・の場合も同様に構成することができる。
また、上記した各実施例では多重化信号をＩ２Ｓ規格により伝送するようにしたが、本発明は全くこれに限定されるものでなく、パラレル伝送ライン等の他の種類の規格に従い伝送するようにしても良い。
【産業上の利用可能性】
【００２１】
本発明は、オーディオ機器、ビデオ機器を始めとした各種の家庭用、業務用機器等でデジタル信号をＤ／Ａ変換する場合に適用できる。
【図面の簡単な説明】
【００２２】
【図１】従来のオーバーサンプリング式Ｄ／Ａ変換装置を示すブロック図である。
【図２】図１の動作を説明するタイムチャートである。
【図３】図１の動作を説明するタイムチャートである。
【図４】本発明の第１実施例に係るオーバーサンプリング式Ｄ／Ａ変換装置を示すブロック図である（実施例１）。
【図５】図４の動作を説明するタイムチャートである。
【図６】図４の動作を説明するタイムチャートである。
【図７】図４の動作を説明するタイムチャートである。
【図８】図４の動作を説明するタイムチャートである。
【図９】図４の動作を説明するタイムチャートである。
【図１０】本発明の第２実施例に係るオーバーサンプリング式Ｄ／Ａ変換装置を示すブロック図である（実施例２）。
【図１１】図１０の動作を説明するタイムチャートである。
【図１２】図１０の動作を説明するタイムチャートである。
【符号の説明】
【００２３】
１、１Ａ  オーバーサンプリング回路
２−１乃至２−４、２−１Ａ乃至２−３Ａ  遅延器
３−１乃至３−５、３−１Ａ乃至３−４Ａ  Ｄ／Ａ変換器
４、４Ａ  加算器
６−１乃至６−３、６−１Ａ、６−２Ａ  多重化器
７−１乃至７−３、７−１Ａ、７−２Ａ  シリアル伝送ライン
８−１乃至８−３、８−１Ａ、８−２Ａ  分離器
【図１】
2010041114.tif 000003
【図２】
2010041114.tif 000004
【図３】
2010041114.tif 000005
【図４】
2010041114.tif 000006
【図５】
2010041114.tif 000007
【図６】
2010041114.tif 000008
【図７】
2010041114.tif 000009
【図８】
2010041114.tif 000010
【図９】
2010041114.tif 000011
【図１０】
2010041114.tif 000012
【図１１】
2010041114.tif 000013
【図１２】
2010041114.tif 000014