(57)【要約】      （修正有）【課題】出力電圧指令値に応じた出力電圧を満たしつつ、変換損失の低減を図る。【解決手段】損失の高いスイッチ手段の導通比率を低減させ、損失の低いスイッチ手段の導通比率を高めるように、各スイッチ手段の導通時間を決定することができる。これにより、出力電圧指令値に応じた出力電圧をみたしつつ、電力変換器の損失を低減することができる。制御ユニット４０は、電力変換器１０の各スイッチの構成と、共通母線（負極母線１１）の位置とに基づいて、出力電圧指令値ｖu*〜ｖw*に応じた出力電圧を具備する各スイッチの導通時間に関する制御パターンの範囲において各スイッチの導通時間を決定する。【選択図】図１
2010207040.tif 000002
【特許請求の範囲】
【請求項１】
複数の直流電源から生成合成された出力電圧パルスを出力することにより負荷の駆動電圧を生成する電力変換装置であって、
前記複数の直流電源に接続されて複数の電位がそれぞれ設定された複数の母線と、前記負荷に接続する出力端子との間を接続するスイッチ手段を各電位に対応して備え、前記スイッチ手段のそれぞれの導通状態に応じた出力電圧パルスを前記複数の直流電源から生成する電力変換手段と、
前記負荷の要求に対応する出力電圧指令値に基づいて、前記スイッチ手段のそれぞれの導通時間を制御する制御手段とを有し、
前記制御手段は、前記スイッチ手段のそれぞれの構成と、前記複数の母線のうち電位を共通する複数の直流電源が接続する共通母線の位置とに基づいて、前記出力電圧指令値に応じた出力電圧を具備する前記スイッチ手段のそれぞれの導通時間に関する制御パターンの範囲において前記スイッチ手段のそれぞれの導通時間を決定することを特徴とする電力変換装置。
【請求項２】
前記スイッチ手段のそれぞれは、前記共通母線の位置に応じて、単方向の導通を制御可能な単方向スイッチ手段および双方向の導通を制御可能な双方向スイッチ手段の一方が選択されており、
前記制御手段は、前記双方向スイッチの導通時間が短く、かつ、前記単方向スイッチの導通時間が長くなるように、前記スイッチ手段のそれぞれの導通時間を決定する請求項１に記載された電力変換装置。
【請求項３】
前記電力変換手段は、複数の相に対応した複数の出力端子を備え、
前記制御手段は、前記スイッチ手段のそれぞれの構成と、前記複数の母線のうち電位を共通する複数の直流電源が接続する共通母線の位置とに基づいて、各相に対応する前記出力電圧指令値をそれぞれオフセットさせるオフセット処理を行うとともに、前記オフセット処理後の各相の前記出力電圧指令値と、キャリアとの比較に基づいて、前記スイッチ手段のそれぞれの導通時間を制御することを特徴とする請求項１または２に記載された電力変換装置。
【請求項４】
前記複数の直流電源は、個々の直流電源の負極が共通負極母線に接続され、個々の直流電源の正極がそれぞれ単独の母線に接続された第１の直流電源と第２の直流電源とで構成されており、
前記制御手段は、
前記第１の直流電源と前記第２の直流電源との電力配分比率に応じて、各相の前記出力電圧指令値をそれぞれ配分することにより、前記第１の直流電源に関する各相の出力電圧指令値と、前記第２の直流電源に関する各相の電圧指令とをそれぞれ演算し、
前記オフセット処理として、直流電源毎に、当該直流電源に関する各相の出力電圧指令値のうち最小となる出力電圧指令値と、前記共通負極母線の電位との差を最大オフセット量として、当該最大オフセット量の範囲で各相の出力電圧指令値をそれぞれ減少させることを特徴とする請求項３に記載された電力変換装置。
【請求項５】
前記制御手段は、前記オフセット処理として、直流電源毎に、当該直流電源に関する各相の出力電圧指令値の最小ピークと、前記共通負極母線の電位との差をオフセット量として、各相の出力電圧指令値をそれぞれ減少させることを特徴とする請求項４に記載された電力変換装置。
【請求項６】
前記複数の直流電源は、個々の直流電源の正極が共通正極母線に接続され、個々の直流電源の負極がそれぞれ単独の母線に接続された第１の直流電源と第２の直流電源とで構成されており、
前記制御手段は、
前記第１の直流電源と前記第２の直流電源との電力配分比率に応じて、各相の前記出力電圧指令値をそれぞれ配分することにより、前記第１の直流電源に関する各相の出力電圧指令値と、前記第２の直流電源に関する各相の出力電圧指令とをそれぞれ演算し、
前記オフセット処理として、直流電源毎に、当該直流電源に関する各相の出力電圧指令値のうち最大となる出力電圧指令値と、前記共通正極母線の電位との差を最大オフセット量として、当該最大オフセット量の範囲で各相の出力電圧指令値をそれぞれ増加させることを特徴とする請求項３に記載された電力変換装置。
【請求項７】
前記制御手段は、前記オフセット処理として、直流電源毎に、当該直流電源に関する各相の出力電圧指令値の最大ピークと、前記共通正極母線の電位との差をオフセット量として、各相の出力電圧指令値をそれぞれ減少させることを特徴とする請求項６に記載された電力変換装置。
【請求項８】
前記複数の直流電源は、上位の直流電源の負極および下位の直流電源の正極が共通母線に接続され、上位の直流電源の正極および下位の直流電源の負極がそれぞれ単独の母線に接続された第１の直流電源と第２の直流電源とで構成されており、
前記制御手段は、
前記第１の直流電源と前記第２の直流電源との電力配分比率と、各直流電源の電圧とに応じて、各相の前記出力電圧指令値をそれぞれ配分することにより、前記第１の直流電源に関する各相の出力電圧指令値と、前記第２の直流電源に関する各相の出力電圧指令とをそれぞれ演算し、
前記オフセット処理として、直流電源毎に、前記電力配分比率に基づいて、各相の出力電圧指令値をそれぞれオフセットさせることを特徴とする請求項３に記載された電力変換装置。
【請求項９】
直流電源から生成された出力電圧パルスを出力することにより負荷の駆動電圧を生成する電力変換装置であって、
前記直流電源の正極および負極にそれぞれ接続する一対の母線と、前記負荷に接続する出力端子との間をそれぞれ接続するスイッチ手段を各母線に対応して備え、前記スイッチ手段のそれぞれの導通状態に応じた出力電圧パルスを前記直流電源から生成する電力変換手段と、
前記負荷の要求に対応する出力電圧指令値に基づいて、前記スイッチ手段のそれぞれの導通時間を制御する制御手段と、
前記スイッチ手段のそれぞれの損失の状態を判別する損失判別手段とを有し、
前記制御手段は、前記損失判別手段によって判別された前記スイッチ手段のそれぞれの損失の状態に基づいて、前記出力電圧指令値に応じた出力電圧を具備する前記スイッチ手段のそれぞれの導通時間に関する制御パターンの範囲において前記スイッチ手段のそれぞれの導通時間を決定することを特徴とする電力変換装置。
【請求項１０】
前記制御手段は、前記損失判別手段によって判別された前記スイッチ手段のそれぞれの損失の状態に基づいて、損失が大きい一方のスイッチの導通時間が短く、かつ、前記一方のスイッチよりも損失が小さい他方のスイッチの導通時間が長くなるように、前記スイッチ手段のそれぞれの導通時間を決定する請求項９に記載された電力変換装置。
【請求項１１】
前記電力変換手段は、複数の相に対応した複数の出力端子を備え、
前記制御手段は、前記損失判別手段によって判別された前記スイッチ手段のそれぞれの損失の状態に基づいて、各相に対応する前記出力電圧指令値をオフセットさせるオフセット処理を行うとともに、前記オフセット処理後の各相の前記出力電圧指令値と、キャリアとの比較に基づいて、前記スイッチ手段のそれぞれの導通時間を制御することを特徴とする請求項９または１０に記載された電力変換装置。
【請求項１２】
前記損失判別手段は、前記スイッチ手段のそれぞれの温度の検出結果に基づいて、温度が高いスイッチ手段の損失が大きいと判別することことを特徴とする請求項９に記載された電力変換装置。
【請求項１３】
前記損失判別手段は、損失が大きい状態であることを判断する温度条件と、前記スイッチ手段のそれぞれの温度とに基づいて、損失の大きいスイッチ手段を特定することを特徴とする請求項１２に記載された電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置に関する。
【背景技術】
【０００２】
従来より、電源を利用して、効率的に負荷を駆動する電力変換装置に関する技術が開示されている。例えば、特許文献１には、ＤＣ／ＤＣコンバータを介さずに、複数の電源電力を利用・配分し、全体の体積・損失を低減可能な電力変換装置が開示されている。具体的には、この電力変換装置は、複数のスイッチ手段を有しており、スイッチ手段のそれぞれの導通状態に応じて、各電源の出力電圧から電圧パルスを生成する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−２９６０４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、スイッチ手段の構成の違いや固体バラツキに応じて、変換損失が増大してしまう可能性がある。そこで、変換損失の低減を図る必要があるが、この場合であっても、負荷の要求に応じて設定される出力電圧指令値に応じた出力電圧を電力変換装置が生成する必要がある。
【０００５】
本発明はかかる事情に鑑みてなされたものであり、その目的は、出力電圧指令値に応じた出力電圧を満たししつつ、変換損失の低減を図ることである。
【課題を解決するための手段】
【０００６】
かかる課題を解決するために、本発明は、スイッチ手段のそれぞれの構成と、共通母線の位置とに基づいて、負荷の要求に対応する出力電圧指令値に応じた出力電圧を具備するスイッチ手段のそれぞれの導通時間に関する制御パターンのなかからスイッチ手段のそれぞれの導通時間を決定する。
【発明の効果】
【０００７】
本発明によれば、損失の高いスイッチ手段の導通比率を低減させ、損失の低いスイッチ手段の導通比率を高めるように、各スイッチ手段の導通時間を決定することができる。これにより、出力電圧指令値に応じた出力電圧をみたしつつ、電力変換器の損失を低減することができる。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態にかかる電力変換装置を含む制御システムの全体構成を模式的に示す説明図
【図２】第１の実施形態にかかる電力変換器１０を中心としたシステム構成を模式的に示す説明図
【図３】電力制御部４３の構成を示すブロック図
【図４】ＰＷＭパルス生成部４５による電力変換器１０の各スイッチ１〜９のオンオフ状態の説明図
【図５】Ｕ相のみに着目した各初期変調率指令値ｍu_a*，ｍu_b*と各最終変調率指令値ｍu_ac*，ｍu_bc*との関係を示す説明図
【図６】電流経路の説明図
【図７】第２の実施形態にかかる電力変換器１０を中心としたシステム構成を模式的に示す説明図
【図８】Ｕ相のみに着目した各初期変調率指令値ｍu_a*，ｍu_b*と各最終変調率指令値ｍu_ac*，ｍu_bc*との関係を示す説明図
【図９】第３の実施形態にかかる電力変換器１０を中心としたシステム構成を模式的に示す説明図
【図１０】第３の実施形態にかかる電力制御部４３の構成を模式的に示す説明図
【図１１】Ｕ相のみに着目した各最終変調率指令値ｍu_ac*，ｍu_bc*の関係を示す説明図
【図１２】ＰＷＭパルス生成部４５による電力変換器１０の各スイッチ６１〜６９のオンオフ状態の説明図
【図１３】電流経路の説明図
【図１４】本発明の第４の実施形態にかかる電力変換装置を含む制御システムの全体構成を模式的に示す説明図
【図１５】第４の実施形態にかかる電力変換器１０を中心としたシステム構成を模式的に示す説明図
【図１６】Ｕ相に着目した上下アームの総損失に応じた変調率指令値ｍu_ac*を示す説明図
【図１７】第５の実施形態にかかる制御システムの全体構成を模式的に示す説明図
【図１８】第５の実施形態にかかる電圧オフセット指令値Ｖoffs_aの演算処理を示すフローチャート
【図１９】オフセット処理後の各相の出力電圧指令値を示す説明図
【図２０】オフセット処理後の各相の出力電圧指令値を示す説明図
【発明を実施するための形態】
【０００９】
（第１の実施形態）
図１は、本発明の第１の実施形態にかかる電力変換装置を含む制御システムの全体構成を模式的に示す説明図である。本実施形態では、電気自動車の駆動用モータに適用された制御システムについて説明を行う。この制御システムは、電力変換器１０、モータ３０および制御ユニット４０を主体に構成されており、電力変換手段としての電力変換器１０および制御手段としての制御ユニット４０が本実施形態にかかる電力変換装置を構成している。
【００１０】
図２は、第１の実施形態にかかる電力変換器１０を中心としたシステム構成を模式的に示す説明図である。電力変換器１０は、互いに並列接続された複数の電源（本実施形態では、第１および第２の電源２０，２１）に接続されており、制御ユニット４０に制御されることにより各電源２０，２１の出力電圧から出力電圧パルスを生成する。そして、電力変換器１０は、各相毎に生成された出力電圧パルスにより、負荷である３相交流同期モータ３０の駆動電圧を生成する。
【００１１】
ここで、第１および第２の電源２０，２１は、それぞれが独立した直流電源である。個々の電源２０，２１としては、例えば、ニッケル水素電池あるいはリチウムイオン電池といったバッテリを用いることができる。第１および第２の電源２０，２１の負極のそれぞれは、負極母線（共通母線）１１が接続される。第１の電源２０の正極は、第１の正極母線１２ａが接続され、第２の電源２１の正極は、第２の正極母線１２ｂが接続さる。負極母線１１と第１の正極母線１２ａとの間には、平滑コンデンサ１４が設けられており、負極母線１１と第２の正極母線１２ｂとの間には、平滑コンデンサ１５が設けられている。
【００１２】
電力変換器１０において、第１の正極母線１２ａと、３相に対応する各出力端子との間には、双方向の導通を制御可能な双方向スイッチ（スイッチ手段）１〜３がそれぞれ接続されている。また、第２の正極母線１２ｂと、３相に対応する各出力端子との間にも、同様に、双方向スイッチ（スイッチ手段）４〜６がそれぞれ接続されている。個々の双方向スイッチ１〜６は、それぞれが一方向への導通を制御可能な一対の単方向スイッチ１ａ／１ｂ〜６ａ／６ｂを、互いの導通方向が逆向きの状態で直列接続することによって構成されている。個々の単方向スイッチ１ａ／１ｂ〜６ａ／６ｂは、半導体スイッチ（例えば、ＩＧＢＴ等のトランジスタといったスイッチング素子）を主体に構成されており、個々の半導体スイッチは、耐圧を持たせるためにダイオード（図示せず）が、対となる他方の半導体スイッチに対して並列接続となるような関係で直列接続されている。なお、個々のスイッチ１ａ／１ｂ〜６ａ／６ｂとして、耐圧の高いスイッチを用いる場合には、直列接続するダイオードは不要である。
【００１３】
負極母線１１と、３相に対応する各出力端子との間には、一般的な３相インバータの下アームと同様に、一方向の導通を制御可能な単方向スイッチ（スイッチ手段）７〜９がそれぞれ接続されている。個々の単方向スイッチ７〜９は、半導体スイッチ（例えば、ＩＧＢＴ等のトランジスタといったスイッチング素子）を主体に構成されており、個々の半導体スイッチは、還流用ダイオードが逆並列接続されている。
【００１４】
これらのスイッチ１〜９のオンオフ状態、すなわち、導通および遮断の切り替え（スイッチング動作）は、制御ユニット４０から出力されるスイッチ駆動信号を通じてそれぞれ制御される。個々のスイッチは、制御ユニット４０によってオンされることにより導通状態となり、オフされることにより非導通状態（遮断状態）となる。
【００１５】
モータ３０は、例えば、中性点を中心に星形結線された複数の相巻線（本実施形態では、Ｕ相巻線、Ｖ相巻線、Ｗ相巻線からなる３つの相巻線）を有する３相交流同期モータである。このモータ３０は、電力変換器１０内で変換された３相の交流電力が各相巻線に供給されることにより生じる磁界と、回転子の永久磁石が作る磁界との相互作用により駆動する。モータ３０のロータは、自動変速機の入力軸に連結されている。
【００１６】
再び図１を参照するに、制御ユニット４０は、電力変換器１０を制御する制御手段であり、この電力変換器１０を介して負荷であるモータ３０の出力トルクを制御する。制御ユニット４０としては、ＣＰＵ、ＲＯＭ、ＲＡＭ、Ｉ／Ｏインターフェースを主体に構成されたマイクロコンピュータを用いることができる。制御ユニット４０は、ＲＯＭに記憶された制御プログラムに従い、電力変換器１０を制御するための演算を行う。そして、制御ユニット４０は、この演算によって算出された制御信号を電力変換器１０に対して出力する。
【００１７】
制御ユニット４０は、これを機能的に捉えた場合、トルク制御部４１と、電流制御部４２と、電力制御部４３と、３相／ｄｑ変換部４４と、ＰＷＭパルス生成部４５とを有している。
【００１８】
トルク制御部４１は、外部より与えられるトルク指令Ｔ*と、モータ回転数ωとに基づいて、モータ３０のトルク要求に対応するｄ軸およびｑ軸電流指令値ｉd*，ｉqをそれぞれ演算する。トルク制御部４１は、トルク指令値Ｔ*およびモータ回転数ωと、ｄ軸およびｑ軸電流指令値ｉd*，ｉq*との関係を規定したマップを保持している。トルク制御部４１は、当該マップを参照してｄ軸およびｑ軸電流指令値ｉd*，ｉq*をそれぞれを演算する。
【００１９】
電流制御部４２は、ｄ軸およびｑ軸電流指令値ｉd*，ｉq*と、ｄ軸およびｑ軸電流値ｉｄ，ｉｑとに基づいて、指令値と実値とを一致させるためのｄ軸およびｑ軸電圧指令値ｖd*，ｖq*をそれぞれ演算する。ここで、ｄ軸およびｑ軸電流値ｉｄ，ｉｑは、モータ３０の各相の電流を電流センサによって検出した上で、３相の電流を３相／ｄｑ変換部４４がモータ３０のロータ位置を表す電気的な位相（電気角）θに基づいて変換することにより演算される。なお、モータ３０の各相の電流の和はゼロとなるため、少なくとも２相の電流ｉｕ，ｉｖを検出することにより、モータ３０の各相の電流を特定することができる。そして、電流制御部４２は、ｄ軸およびｑ軸電圧指令値ｖd*，ｖq*を３相の出力電圧指令値ｖu*，ｖv*，ｖw*に変換する。生成された各出力電圧指令値ｖu*，ｖv*，ｖw*、すなわち、モータ３０の負荷要求に対応する各相の出力電圧指令値ｖu*，ｖv*，ｖw*は、電力制御部４３に対して出力される。
【００２０】
図３は、電力制御部４３の構成を示すブロック図である。電力制御部４３は、各電源２０，２１に対応する変調率指令値をそれぞれ演算する。この変調率指令値は、電力変換器１０の各スイッチ１〜９の導通状態を制御するスイッチ駆動信号を生成する際に、後述するＰＷＭパルス生成部４５においてキャリアと比較するための変調率の指令値である。電力制御部４３は、電圧配分部４３ａと、変調率演算部４３ｂと、電圧オフセット演算部４３ｃと、変調率オフセット演算部４３ｄと、オフセット処理部４３ｅとを有している。
【００２１】
電圧配分部４３ａは、外部から与えられる電力配分比率ｒto_paに応じて、各相の出力電圧指令値ｖu*〜ｖw*をそれぞれ配分する。これにより、第１の電源２０に関する３相の出力電圧指令値である第１の電圧指令値ｖu_a*，ｖv_a*，ｖw_a*と、第２の電源２１に関する３相の出力電圧指令値である第２の電圧指令値ｖu_b*，ｖv_b*，ｖw_b*とが演算される。
【００２２】
ここで、電力配分比率ｒto_paは、第１の電源２０の出力割合を示すパラメータである。第１の電源２０のみで電力を出力する場合、「１」が電力配分比率ｒto_paとして入力され、第２の電源２１のみで電力を出力する場合、「０」が電力配分比率ｒto_paとして入力される。また、第１の電源２０と第２の電源２１とで均等に電力を配分する場合、「０．５」が電力配分比率ｒto_paとして入力される。
【００２３】
電圧配分部４３ａは、下式に示すように、３相の出力電圧指令値ｖu*〜ｖw*と、電力配分比率ｒto_paとに基づいて、各電圧指令値ｖu_a*〜ｖw_b*をそれぞれ演算する。
【数１】
2010207040.tif 000003
【００２４】
演算された各電圧指令値ｖu_a*〜ｖw_b*は、変調率演算部４３ｂに出力される。
【００２５】
変調率演算部４３ｂは、各電圧指令値ｖu_a*〜ｖw_b*を各電源２０，２１の電源電圧Ｖdc_a，Ｖdc_bで規格化することにより、各電源２０，２１に対応する初期変調率指令値ｍu_a*〜ｍw_b*を演算する。具体的には、第１の電圧指令値ｖu_a*〜ｖw_a*のそれぞれが第１の電源２０の出力電圧（以下「第１の電源電圧」という）Ｖdc_aで規格化されることにより、第１の初期変調率指令値ｍu_a*，ｍv_a*，ｍw_a*が生成される。第２の電圧指令値ｖu_b*〜ｖw_b*のそれぞれが第２の電源２１の出力電圧（以下「第２の電源電圧」という）Ｖdc_bで規格化されることにより、第２の初期変調率指令値ｍu_b*，ｍv_b*，ｍw_b*が生成される。ここで、各電圧指令値ｖu_a*〜ｖw_b*と、各初期変調率指令値ｍu_a*〜ｍw_b*との間には、下式に示す関係が成立する。
【数２】
2010207040.tif 000004
【００２６】
演算された各初期変調率指令値ｍu_a*〜ｍw_b*は、オフセット処理部４３ｅに出力される。
【００２７】
電圧オフセット演算部４３ｃは、各初期変調率指令値ｍu_a*〜ｍw_b*をそれぞれ所定量だけオフセットさせるためのオフセット量（後述する変調率オフセット指令）を演算する機能を担っている。この電圧オフセット演算部４３ｃでは、変調率オフセット指令を生成する前提として、出力電圧指令値ｖu_a*〜ｖw_b*をベースとするオフセット量が生成される。具体的には、第１の初期変調率指令値ｍu_a*〜ｍw_a*に対するオフセット量を規定する値として、第１の電圧オフセット指令値Ｖoffs_aが生成される。同様に、第２の初期変調率指令値ｍu_b*〜ｍw_b*に対するオフセット量を規定する値として、第２の電圧オフセット指令値Ｖoffs_bが生成される。
【００２８】
電圧オフセット演算部４３ｃは、このような演算を行う前提として、３相の出力電圧指令値ｖu*〜ｖw*の振幅Ｖpkを演算している。この振幅Ｖpkは、下式に示す演算を行うことにより、ｄ軸およびｑ軸電圧指令値ｖd*，ｖq*に基づいて算出される。
【数３】
2010207040.tif 000005
【００２９】
なお、振幅Ｖpkは、数式３に示す演算以外にも、各相の出力電圧指令値ｖu*〜ｖw*に基づいて算出することもできる（数式４参照）。また、電圧利用率を高めるために各相の出力電圧指令値ｖu_a*〜ｖw_b*に３次高調波の重畳を行う場合やデッドタイム補償などのモータ制御において広く用いられている制御方法を行う場合には、それらの補償電圧振幅も考慮して振幅Ｖpkを演算すればよい。
【数４】
2010207040.tif 000006
【００３０】
また、電圧オフセット演算部４３ｃは、電力変換器１０を構成するスイッチ１〜９の回路構成に応じた、各スイッチ１〜９の損失（オン損失）に関する損失情報を保持している。本実施形態において、電力変換器１０は、第１の正極母線１２ａと各相の出力端子との間に、上アームに相当する双方向スイッチ１〜３を備え、第２の正極母線１２ｂと各相の出力端子との間に、上アームに相当する双方向スイッチ４〜６を備えている。これらの双方向スイッチ１〜６は、負極母線１１と各相の出力端子との間を接続する下アーム、すなわち、単方向スイッチ７〜９と比較してオン損失が大きい。なぜならば、各双方向スイッチ１〜６は、直列接続されたダイオードを含むため、そのオン損失には、ダイオードのオン損失およびスイッチ（トランジスタ）のオン損失の双方が含まれる。これに対して、スイッチ７〜９のオン損失には、ダイオードのオン損失およびスイッチ（トランジスタ）のオン損失の一方が含まれる。そのため、損失情報には、オン損失の大きなアームとして、各電源２０，２１に対応する上アーム、すなわち、第１の正極母線１２ａ側の双方向スイッチ１〜３および第２の正極母線１２ｂ側の双方向スイッチ４〜６が定義され、オン損失の小さなアームとして、下アーム、すなわち、共通母線である負極母線１１側のスイッチ７〜９が定義されている。このようにスイッチ１〜９に関する損失の大小は、スイッチ１〜９のそれぞれの構成と、複数の母線のうち電位を共通する複数の直流電源が接続する共通母線（本実施形態では、負極母線１１）の位置とに応じて決定されることとなる。
【００３１】
電圧オフセット演算部４３ｃは、損失情報を参照することにより、電力変換器１０を構成する各スイッチ１〜９において、双方向スイッチ１〜６のオン損失が相対的に大きく、より発熱すると判断することができる。すなわち、電圧オフセット演算部４３ｃは、オン損失の小さいスイッチは、負極母線１１側のスイッチ７〜９であると判断することができる。
【００３２】
電圧オフセット演算部４３ｃは、出力電圧指令値ｖu*〜ｖw*の振幅Ｖpkと、損失情報とに基づいて、第１および第２の電圧オフセット指令値Ｖoffs_a，Ｖoffs_bを演算する（数式５参照）。
【数５】
2010207040.tif 000007
【００３３】
この演算による各電圧オフセット指令値Ｖoffs_a，Ｖoffs_bは、当該電源２０，２１に対応する電圧指令値ｖu_a*〜ｖw_a*，ｖu_b*〜ｖw_b*の下限（最小ピーク）を各電源２０，２１の負極電位と対応するようにそれぞれオフセットさせる量に相当する。換言すれば、各電源２０，２１に対応するオフセット量は、当該電源２０，２１に関する各相の出力電圧指令値ｖu_a*〜ｖw_a*，ｖu_b*〜ｖw_b*の最小ピークと、負極母線１１の電位との差に対応する。演算された各電圧オフセット指令値Ｖoffs_a，Ｖoffs_bは、変調率オフセット演算部４３ｄに出力される。
【００３４】
変調率オフセット演算部４３ｄは、各電圧オフセット指令値Ｖoffs_a，Ｖoffs_bを各電源２０，２１の電源電圧Ｖdc_a，Ｖdc_bで規格化する。具体的には、第１の電圧オフセット指令値Ｖoffs_aが第１の電源電圧Ｖdc_aで規格化されることにより、第１の電源２０に対応する変調率オフセット指令値（以下「第１の変調率オフセット指令値」という）ｍoffs_aが生成される。また、第２の電圧オフセット指令値Ｖoffs_bが第２の電源電圧Ｖdc_bで規格化されることにより、第２の電源２１に対応する変調率オフセット指令値（以下「第２の変調率オフセット指令値」という）ｍoffs_bが生成される。ここで、各電圧オフセット指令値Ｖoffs_a，Ｖoffs_bと、各変調率オフセット指令値ｍoffs_a，ｍoffs_bとの間には、下式に示す関係が成立する。
【数６】
2010207040.tif 000008
【００３５】
演算された変調率オフセット指令値ｍoffs_a，ｍoffs_bは、オフセット処理部４３ｅに出力される。
【００３６】
オフセット処理部４３ｅは、各変調率オフセット指令値ｍoffs_a，ｍoffs_bを用いて、各初期変調率指令値ｍu_a*〜ｍw_b*に対するオフセット処理を行い、これにより、最終変調率指令値ｍu_ac*〜ｍw_bc*を演算する。具体的には、第１の変調率指令値Ｖoffs_aを第１の初期変調率指令値ｍu_a*〜ｍw_a*のそれぞれに加算することにより、第１の電源２０に関する各相の最終変調率指令値ｍu_ac*，ｍv_ac*，ｍw_ac*が算出される。また、第２の変調率指令値Ｖoffs_bを第２の初期変調率指令値ｍu_b*〜ｍw_b*のそれぞれに加算することにより、第２の電源２１に関する各相の最終変調率指令値ｍu_bc*〜ｍw_bc*が算出される。算出された各最終変調率指令値ｍu_ac*〜ｍw_bc*は、ＰＷＭパルス生成部４５に出力される。
【００３７】
再び図１を参照するに、ＰＷＭパルス生成部４５は、各最終変調率指令ｍu_ac*〜ｍw_bc*と、各電源２０，２１に対応するキャリアＣａ，Ｃｂとに基づいて、電力変換器１０の各スイッチ１〜９のオンオフ状態を設定するスイッチ駆動信号を生成する。そして、ＰＷＭパルス生成部４５は、生成されたスイッチ駆動信号を通じて電力変換器１０の各スイッチ１〜９の導通状態、すなわち、導通期間（オン期間）を制御する。これにより、各電源２０，２１の出力電圧から出力電圧パルスを生成する。本実施形態において、キャリアＣａ，Ｃｂは、下限を「−１」、上限を「１」とする三角波であり、第１の電源２０に対応するキャリアＣａと、第２の電源２０に対応するキャリアＣｂとは位相が１８０度オフセットしている。
【００３８】
図４は、ＰＷＭパルス生成部４５による電力変換器１０の各スイッチ１〜９のオンオフ状態の説明図である。ＰＷＭパルス生成部４５は、電源２０，２１毎に、各最終変調率指令ｍu_ac*〜ｍw_bc*と各キャリアＣａ，Ｃｂとを比較し、スイッチ駆動信号を生成する。以下、Ｕ相に着目して説明を行うが、他の相についても同様である。この図４において、各スイッチ１ａ，１ｂ，４ａ，４ｂ，７ａに関するスイッチ駆動信号Ｓ1a，Ｓ1b，Ｓ4a，Ｓ4b，Ｓ７がHighレベルのときに、各スイッチ１ａ，１ｂ，４ａ，４ｂ，７ａがオンとなる。
【００３９】
ここで、スイッチ駆動信号Ｓ1a，Ｓ1b，Ｓ4a，Ｓ4b，Ｓ７について説明する。
【００４０】
Ｓ1a：第１の電源２０の正極から出力端子の方向へ導通するスイッチ１ａの駆動信号
Ｓ1b：出力端子から第１の電源２０の方向へ導通するスイッチ１ｂの駆動信号
Ｓ4a：第２の電源２１の正極から出力端子の方向へ導通するスイッチ４ａの駆動信号
Ｓ4b：出力端子から第２の電源２１の方向へ導通するスイッチ４ｂの駆動信号
Ｓ７：出力端子から負極の方向へ導通するスイッチ７の駆動信号
ＰＷＭパルス生成部４５は、第１の電源２０のキャリアＣａよりも第１の電源２０のＵ相最終変調率指令値ｍu_ac*が大きい場合（Ｃａ＜ｍu_ac*）、スイッチ１ａがオンするように駆動信号Ｓ1aを出力する。また、ＰＷＭパルス生成部４５は、第１の電源２０のキャリアＣａよりも第１の電源２０のＵ相最終変調率指令値ｍu_ac*が小さい場合（Ｃａ＞ｍu_ac*）、スイッチ１ａをオフするように駆動信号Ｓ1aを出力する。一方、ＰＷＭパルス生成部４５は、スイッチ４ｂの駆動信号Ｓ4bとして、スイッチ１ａの駆動信号Ｓ1aを反転出力する。
【００４１】
これに対して、ＰＷＭパルス生成部４５は、第２の電源２１のキャリアＣｂよりも第２の電源２１のＵ相最終変調率指令値ｍu_bc*が大きい場合（Ｃｂ＜ｍu_bc*）、スイッチ４ａをオンするように駆動信号Ｓ4aを出力する。また、ＰＷＭパルス生成部４５は、第２の電源２１のキャリアＣｂよりも第２の電源２１のＵ相最終変調率指令値ｍu_bc*が小さい場合（Ｃｂ＞ｍu_bc*）、スイッチ４ａをオフするように駆動信号Ｓ4aを出力する。一方、ＰＷＭパルス生成部４５は、スイッチ１ｂの駆動信号Ｓ1bとして、スイッチ４ａの駆動信号Ｓ4aを反転出力する。
【００４２】
また、ＰＷＭパルス生成部４５は、スイッチ７の駆動信号Ｓ７として、スイッチ１ｂの駆動信号Ｓ1bとスイッチ４ｂの駆動信号Ｓ4bとの論理積を出力する。
【００４３】
なお、第１の電源２０と、第２の電源２１との間に電位差があるようなケースでは、スイッチ１ａとスイッチ４ｂとが同時にオンとなることで短絡が発生する可能性があるので、両スイッチ１ａ，４ｂが同時にオンすることがないように短絡防止期間（デッドタイム）が付加されている。また、スイッチ４ａとスイッチ１ｂとの間にも同様にデッドタイムが付加されている。
【００４４】
このように本実施形態において、制御ユニット４０は、各スイッチ１〜９の構成と、複数の母線１１，１２ａ，１２ｂのうち電位を共通する複数の直流電源が接続する共通母線（負極母線１１）の位置とに基づいて、出力電圧指令値ｖu*〜ｖw*に応じた出力電圧を具備する各スイッチ１〜９の導通時間に関する制御パターンのなかから各スイッチ１〜９の導通時間を決定する。
【００４５】
かかる構成によれば、各スイッチ１〜９のオン損失を推定することができる。このため、出力電圧指令値ｖu*〜ｖw*に応じた出力電圧を具備する各スイッチ１〜９の導通時間に関する制御パターンのなかから、オン損失の高いスイッチ１〜９の導通比率を低減させ、その反面オン損失の低いスイッチ１〜９の導通比率を高めるように、各スイッチ１〜９の導通時間を決定することができる。これにより、出力電圧指令値ｖu*〜ｖw*に応じた出力電圧をみたしつつ、電力変換器１０のオン損失を低減することができる。
【００４６】
また、本実施形態において、各スイッチ１〜９は、共通母線の位置に応じて、単方向スイッチおよび双方向スイッチの一方が選択されている。そして、制御ユニット４０は、双方向スイッチの導通時間が短く、かつ、単方向スイッチの導通時間が長くなるように、スイッチ１〜９のそれぞれの導通時間を決定する。双方向スイッチは、単方向スイッチと比較してオン損失が高くなる。このため、損失の高い双方向スイッチの導通比率が抑制され、損失の低い単方向スイッチの導通比率が高められる。これにより、電力変換器１０のオン損失の低減を図ることができる。
【００４７】
図５は、Ｕ相のみに着目した各初期変調率指令値ｍu_a*，ｍu_b*と各最終変調率指令値ｍu_ac*，ｍu_bc*との関係を示す説明図である。本実施形態において、負極母線１１が共通母線であり、各電源２０，２１の上アームに相当するスイッチ１〜３，４〜６が双方向スイッチで構成されている。この場合、各上アームに相当する双方向スイッチ１〜３，４〜６のオン損失が単方向スイッチ７〜９のオン損失よりも大きいとの判断のもと、オフセット処理が行われる。すなわち、第１の最終変調率指令値ｍu_ac*は、第１の初期変調率指令値ｍu_a*と比較して、下方向（キャリアの下限方向）へとオフセットされている。特に、本実施形態では、第１の最終変調率指令値ｍu_ac*〜ｍw_ac*の下限（最小ピーク）がキャリアの下限と一致するようにオフセットされている。なお、第１の出力電圧指令値ｖu_a*〜ｖw_a*をベースとして捉えた場合、このオフセット処理により、各相の出力電圧指令値ｖu_a*〜ｖw_a*は、第１の出力電圧指令値ｖu_a*〜ｖw_a*の最小ピークと、負極母線１１の電位との差をオフセット量として、それぞれ減少させられることとなる。
【００４８】
また、第２の最終変調率指令値ｍu_bc*〜ｍw_bc*は、第２の初期変調率指令ｍu_b*〜ｍw_b*と比較して、下方向（キャリアの下限方向）へとオフセットされている。特に、本実施形態では、第２の最終変調率指令値ｍu_bc*〜ｍw_bc*の上限（最小ピーク）がキャリアの下限と一致するようにオフセットされている。なお、第２の出力電圧指令値ｖu_b*〜ｖw_b*をベースとして捉えた場合、このオフセット処理により、各相の出力電圧指令値ｖu_b*〜ｖw_b*は、第２の出力電圧指令値ｖu_b*〜ｖw_b*の最小ピークと、負極母線１１の電位との差をオフセット量として、それぞれ減少させられることとなる。
【００４９】
最終変調率指令値ｍu_ac*〜ｍw_bc*が、初期変調率指令値ｍu_a*〜ｍw_b*と比べて下側にオフセットされた場合には、これをオフセットさせる前と比較して、上アームのオフ時間が長くし、下アームのオン時間が長くなる。そのため、オン損失の小さい下アームが導通する比率を高くすることができる。また、多相交流電圧を出力する電力変換器１０において、各相の電圧指令値をそれぞれ対応させてオフセットさせた場合には、そのオフセットの前後で、出力電圧は変化しない。オフセット電圧指令値の制御によって、負荷の出力電圧を変えることなく実現できる。これにより、複数の電源電力を配分して所望の出力電圧を確保ししつつ、電力変換器１０の損失を低減することができる。
【００５０】
図６は、電流経路の説明図である。Ｕ相とＶ相の間をスイッチ１〜９で短絡して電流を流す経路の場合に、双方向スイッチ１，２を用いて電流を流す経路と、下アームであるスイッチ７，８を用いて電流を流す経路との２経路が考えられる。本実施形態によれば、下アームのスイッチ７，８の導通時間が増加させられるとともに、双方向スイッチ１，２の導通時間を減少させることとなる。これにより、オン損失の小さいスイッチ７，８の導通比率が高くなるので、オン損失の低減を図ることができる。
【００５１】
なお、上述した実施形態では、各電源毎に、出力電圧指令値ｖu_a*〜ｖw_a*，ｖu_b*〜ｖw_b*の最小ピークと、負極母線１１の電位との差をオフセット量としているが、少なくとも下方向にオフセットさせればその効果を得ることができる。
【００５２】
また、電力変換器１０の回路構成が変更する場合には、必要に応じて、損失情報を回路構成に応じて保有し、現在の回路構成に応じてこれを変更することで、スイッチ１〜９の損失を回路構成に応じて適切に定義するようにすることが好ましい。
【００５３】
（第２の実施形態）
以下、本発明の第２の実施形態にかかる制御システムについて説明する。第２の実施形態にかかる制御システムが、第１の実施形態のそれと相違する点は、電力変換器１０の構成である。第１の実施形態と共通する構成については説明を省略することとし、以下、相違点を中心に説明を行う。
【００５４】
図７は、第２の実施形態にかかる電力変換器１０を中心としたシステム構成を模式的に示す説明図である。電力変換器１０において、正極母線（共通母線）１２と、３相に対応する各出力端子との間には、一般的な３相インバータの上アームと同様に、一方向の導通を制御可能な単方向スイッチ５１〜５３がそれぞれ接続されている。個々のスイッチ５１〜５３は、半導体スイッチ（例えば、ＩＧＢＴ等のトランジスタといったスイッチング素子）を主体に構成されており、個々の半導体スイッチは、還流用ダイオードが逆並列接続されている。
【００５５】
また、第１の電源２０の負極に接続する第１の負極母線１１ａと、３相に対応する各出力端子との間には、双方向の導通を制御可能な双方向スイッチ５４〜５６がそれぞれ接続されている。また、第２の電源２１の負極に接続する第２の正極母線１２ｂと、３相に対応する各出力端子との間にも、双方向スイッチ５７〜５９がそれぞれ接続されている。個々の双方向スイッチ５４〜５９は、それぞれが一方向への導通を制御可能な一対の単方向スイッチ５４ａ／５４ｂ〜５９ａ／５９ｂを、互いの導通方向が逆向きの状態で直列接続することによって構成されている。双方スイッチ５４〜５９を構成する個々のスイッチ５４ａ／５４ｂ〜５９ａ／５９ｂは、半導体スイッチ（例えば、ＩＧＢＴ等のトランジスタといったスイッチング素子）を主体に構成されており、個々の半導体スイッチは、耐圧を持たせるためにダイオードが直列接続されている。
【００５６】
このような電力変換器１０の構成に起因して、制御ユニット４０の電圧オフセット演算部４３ｃは、第１および第２の電圧オフセット指令値Ｖoffs_a，Ｖoffs_bを生成する。ここで、電圧オフセット演算部４３ｃが保有する損失情報には、オン損失の大きなアームとして、各電源２０，２１に対応する下アーム、すなわち、第１の負極母線１１ａ側の双方向スイッチ５４〜５６および第２の負極母線１１ｂ側の双方向スイッチ５７〜５９が定義され、オン損失の小さなアームとして、上アーム、すなわち、共通母線である正極母線１２側のスイッチ５１〜５３が定義されている。
【００５７】
電圧オフセット演算部４３ｃは、損失情報を参照することにより、電力変換器１０を構成する各スイッチ５１〜５９において、双方向スイッチ５４〜５９のオン損失が相対的に大きく、より発熱すると判断することができる。すなわち、電圧オフセット演算部４３ｃは、オン損失の小さいアームは、正極母線側の上アームであると判断することができる。
【００５８】
電圧オフセット演算部４３ｃは、出力電圧指令値ｖu*〜ｖw*の振幅Ｖpkと、損失情報とに基づいて、第１および第２の電圧オフセット指令値Ｖoffs_a，Ｖoffs_bを演算する（数式７参照）。
【数７】
2010207040.tif 000009
【００５９】
この演算による各電圧オフセット指令値Ｖoffs_a，Ｖoffs_bは、当該電源２０，２１に対応する電圧指令値ｖu_a*〜ｖw_a*，ｖu_b*〜ｖw_b*の上限（最大ピーク）が各電源２０，２１の正極電位へとそれぞれオフセットさせる量に相当する。
【００６０】
換言すれば、各電源２０，２１に対応するオフセット量は、当該電源２０，２１に関する各相の出力電圧指令値ｖu_a*〜ｖw_a*，ｖu_b*〜ｖw_b*の最大ピークと、正極母線１２の電位との差に対応する。演算された各電圧オフセット指令値Ｖoffs_a，Ｖoffs_bは、変調率オフセット演算部４３ｄに出力される。
【００６１】
図８は、Ｕ相のみに着目した各初期変調率指令値ｍu_a*，ｍu_b*と各最終変調率指令値ｍu_ac*，ｍu_bc*との関係を示す説明図である。本実施形態において、正極母線１２が共通母線であり、各電源２０，２１の下アームに相当するスイッチ５４〜５６，５７〜５９が双方向スイッチで構成されている。この場合、各下アームに相当する双方向スイッチ５４〜５６，５７〜５９のオン損失が単方向スイッチ５１〜５３のオン損失よりも大きいとの判断のもと、オフセット処理が行われる。すなわち、第１の最終変調率指令値ｍu_ac*〜ｍw_ac*は、第１の初期変調率指令値ｍu_a*〜ｍw_a*と比較して、上方向（キャリアの上限方向）へとオフセットされている。特に、本実施形態では、第１の最終変調率指令値ｍu_ac*〜ｍw_ac*の上限（最大ピーク）がキャリアの上限と一致するようにオフセットされている。なお、第１の出力電圧指令値ｖu_a*〜ｖw_a*をベースとして捉えた場合、このオフセット処理により、各相の出力電圧指令値ｖu_a*〜ｖw_a*は、第１の出力電圧指令値ｖu_a*〜ｖw_a*の最大ピークと、正極母線１２の電位との差をオフセット量として、それぞれ増加させられることとなる。
【００６２】
また、第２の最終変調率指令値ｍu_bc*〜ｍw_bc*は、第２の初期変調率指令ｍu_b*〜ｍw_b*と比較して、上方向（キャリアの上限方向）へとオフセットされている。特に、本実施形態では、第２の最終変調率指令値ｍu_bc*〜ｍw_bc*の上限（最大ピーク）がキャリアの上限と一致するようにオフセットされている。なお、第２の出力電圧指令値ｖu_b*〜ｖw_b*をベースとして捉えた場合、このオフセット処理により、各相の出力電圧指令値ｖu_b*〜ｖw_b*は、第２の出力電圧指令値ｖu_b*〜ｖw_b*の最大ピークと、正極母線１２の電位との差をオフセット量として、それぞれ増加させられることとなる。
【００６３】
最終変調率指令値ｍu_ac*〜ｍw_bc*が、初期変調率指令値ｍu_a*〜ｍw_b*と比べて上側にオフセットされた場合には、これをオフセットさせる前と比較して、下アームのオフ時間が長くし、上アームのオン時間が長くなる。そのため、オン損失の小さい上アームが導通する比率を高くすることができる。これにより、複数の電源電力を配分して所望の出力電圧を確保ししつつ、電力変換器１０の損失を低減することができる。
【００６４】
（第３の実施形態）
以下、本発明の第３の実施形態にかかる制御システムについて説明する。第３の実施形態にかかる制御システムが、第１の実施形態のそれと相違する点は、電力変換器１０の構成である。第１の実施形態と共通する構成については説明を省略することとし、以下、相違点を中心に説明を行う。
【００６５】
図９は、第３の実施形態にかかる電力変換器１０を中心としたシステム構成を模式的に示す説明図である。電力変換器１０は、互いに直列接続された複数の電源（本実施形態では、第１および第２の電源２０，２１）に接続されており、制御ユニット４０に制御されることにより各電源２０，２１の出力電圧から出力電圧パルスを生成する。ここで、第１および第２の電源２０，２１は、それぞれが独立した直流電源であり、上位に位置する第１の電源２０の正極と、下位に位置する第２の電源２１の負極とが接続されることにより直列接続されている。
【００６６】
電力変換器１０において、第１の電源２０の正極および第２の電源２１の負極に接続された共通母線１３と、３相に対応する各出力端子との間には、双方向の導通を制御可能な双方向スイッチ６１〜６３がそれぞれ接続されている。個々の双方向スイッチ６１〜６３は、それぞれが一方向への導通を制御可能な一対の単方向スイッチ６１ａ／６１ｂ〜６３ａ／６３ｂを、互いの導通方向が逆向きの状態で直列接続することによって構成されている。個々のスイッチ６１ａ／６１ｂ〜６３ａ／６３ｂは、半導体スイッチ（例えば、ＩＧＢＴ等のトランジスタといったスイッチング素子）を主体に構成されており、個々の半導体スイッチは、耐圧を持たせるためにダイオード（図示せず）が、対となる他方の半導体スイッチに対して並列接続となるような関係で直列接続されている。
【００６７】
第２の電源２１の正極に接続された正極母線１２と、３相に対応する各出力端子との間には、一般的な３相インバータの上アームと同様に、一方向の導通を制御可能な単方向スイッチ６４〜６６がそれぞれ接続されている。また、第１の電源２０の負極に接続された負極母線１１と、３相に対応する各出力端子との間にも、一般的な３相インバータの下アームと同様に、単方向スイッチ６７〜６９がそれぞれ接続されている。個々の単方向スイッチ６４〜６９は、半導体スイッチ（例えば、ＩＧＢＴ等のトランジスタといったスイッチング素子）を主体に構成されており、個々の半導体スイッチは、還流用ダイオードが逆並列接続されている。
【００６８】
ここで、本実施形態の電力変換器１０では、正極母線１２の電位は逆転することはなく、正極母線１２の電位は共通母線１３の電位よりも大きくなる。このため、正極母線１２と、各相の出力端子との間は双方向スイッチではなく、単方向スイッチ６４〜６６により通常のインバータの上アームと同じ構成とするこができる。
【００６９】
図１０は、第３の実施形態にかかる電力制御部４３の構成を模式的に示す説明図である。この電力制御部４３は、電力配分比率ｒto_paに基づき、各相の出力電圧指令値ｖu*〜ｖw*から各電源２０，２１に対応する変調率指令値（最終変調率指令値）ｍu_ac*〜ｍw_bc*をそれぞれ演算する。電力制御部４３は、オフセット処理部４３ｆと、電圧オフセット演算部４３ｇと、変調率演算部４３ｈとを有している。
【００７０】
オフセット処理部４３ｆは、電力配分比率ｒto_paに基づき、後述する電圧オフセット演算部４３ｇによって演算される各電圧オフセット指令値Ｖoffs_a，Ｖoffs_aを用いて、出力電圧指令値ｖu*〜ｖw*に対するオフセット処理を行う。これにより、各電源２０，２１に関する各相の電圧指令値ｖu_a*〜ｖw_a*，ｖu_b*〜ｖw_a*を演算する。算出された各電圧指令値ｖu_a*〜ｖw_b*は、変調率演算部４３ｈに出力される。
【００７１】
変調率演算部４３ｈは、各電圧指令値ｖu_a*〜ｖw_b*を各電源２０，２１の電源電圧Ｖdc_a，Ｖdc_bで規格化することにより、各電源２０，２１に対応する変調率指令値ｍu_ac*〜ｍw_cb*を演算する。具体的には、第１の電圧指令値ｖu_a*〜ｖw_a*のそれぞれを第１の電源電圧Ｖdc_aで規格化することにより、第１の変調率指令値ｍu_ac*，ｍv_ac*，ｍw_ac*が生成される。第２の電圧指令値ｖu_b*〜ｖw_b*のそれぞれを第２の電源電圧Ｖdc_bで規格化することにより、第２の初期変調率指令値ｍu_bc*，ｍv_bc*，ｍw_bc*が生成される。
【００７２】
以下、本実施形態にかかるオフセット処理部４３ｆおよび電圧オフセット演算部４３ｇによる処理の詳細について説明する。ここで、電圧オフセット演算部４３ｇが保有する損失情報には、オン損失の大きなアームとして、共通母線１３に接続する双方向スイッチ６１〜６３が定義され、オン損失の小さなアームとして、正極母線１２側のスイッチ６４〜６６および負極母線１１側のスイッチ６７〜６９が定義されている。
【００７３】
まず、電圧オフセット演算部４３ｇは、３相の出力電圧指令値ｖu*〜ｖw*の振幅Ｖpkを演算している。この振幅Ｖpkの演算方法は、第１の実施形態に示す手法と同様である。つぎに、電圧オフセット演算部４３ｇは、電力配分比率ｒto_paに基づいて、一方の電源２０，２１のみから電力を供給するのか、それとも、双方の電源２０，２１から電力を供給するのか判別する。電圧オフセット演算部４３ｇは、この判別結果に基づいて、第１の電源２０に対応するオフセット指令値である第１の電圧オフセット指令値Ｖoffs_aおよび第２の電源２１に対応するオフセット指令値である第２の電圧オフセット指令値Ｖoffs_bのいずれか一方または双方を生成する。
【００７４】
（第１の電源２０のみから電力供給するケース（ｒto_pa＝１））
電圧オフセット演算部４３ｇは、当該ケースにおいて上アームに相当する双方向スイッチ６１〜６３の導通頻度を下げるべく、第１の電源２１の負極電位と、出力電圧指令値ｖu*〜ｖw*の振幅Ｖpkとに基づいて、正の方向（下側）へオフセットさせるように、第２の電圧オフセット指令値Ｖoffs_bを演算する（数式８参照）。なお、第１の電源２０のみから電力供給を行うケースでは、第２の電圧オフセット指令値Ｖoffs_bの演算は行われない。
【数８】
2010207040.tif 000010
【００７５】
オフセット処理部４３ｆは、第１の電圧オフセット指令値Ｖoffs_aを出力電圧指令値ｖu*〜ｖw*のそれぞれに加算することにより、第１の電源２０に関する各相の電圧指令値ｖu_a*，ｖv_a*，ｖw_a*を算出する（数式９参照）。このケースでは、第２の電源２１に関する各相の電圧指令値ｖu_b*，ｖv_b*，ｖw_b*は算出されない。
【数９】
2010207040.tif 000011
【００７６】
図１１（ａ）に本ケースにおけるオフセット処理の概念を示す。本ケースでは、第１の電圧オフセット指令値Ｖoffs_aにより、出力電圧指令値ｖu*〜ｖw*の下限（最小ピーク）と、第１の電源２０の負極電位とが対応するようにオフセット処理が行われる。換言すれば、第１の電源２０に対応するオフセット量（第１の電圧オフセット指令値Ｖoffs_a）は、各相の出力電圧指令値ｖu*〜ｖw*の最小ピークと、負極母線１１の電位との差に対応する。この場合、同図に示すように、変調率演算部４３ｈから出力される第１の変調率指令値ｍu_ac*〜ｍw_ac*は、その下限（最小ピーク）がキャリアの下限と一致するようにオフセットされている。なお、同図には、Ｕ相のみが例示されているが他の相についても同様である（以下、図１１において同じ）。
【００７７】
（第２の電源２１のみから電力供給するケース（ｒto_pa＝０））
電圧オフセット演算部４３ｇは、当該ケースにおいて下アームに相当する双方向スイッチ６１〜６３の導通頻度を下げるべく、第２の電源２１の正極電位と、出力電圧指令値ｖu*〜ｖw*の振幅Ｖpkとに基づいて、負の方向（上側）へオフセットさせるように、第２の電圧オフセット指令値Ｖoffs_bを演算する（数式１０参照）。なお、第２の電源２１のみから電力供給を行うケースでは、第１の電圧オフセット指令値Ｖoffs_aの演算は行われない。
【数１０】
2010207040.tif 000012
【００７８】
オフセット処理部４３ｆは、第２の電圧オフセット指令値Ｖoffs_bを出力電圧指令値ｖu*〜ｖw*のそれぞれに加算することにより、第２の電源２０に関する各相の電圧指令値ｖu_b*，ｖv_b*，ｖw_b*を算出する（数式１１参照）。このケースでは、第１の電源２０に関する各相の電圧指令値ｖu_a*，ｖv_a*，ｖw_a*は算出されない。
【数１１】
2010207040.tif 000013
【００７９】
図１１（ｂ）に本ケースにおけるオフセット処理の概念を示す。本ケースでは、第２の電圧オフセット指令値Ｖoffs_bにより、第２の電圧指令値ｖu_b*〜ｖw_b*の上限と、第２の電源２１の正極電位とが対応するようにオフセット処理が行われる。換言すれば、第２の電源２０に対応するオフセット量（第２の電圧オフセット指令値Ｖoffs_b）は、各相の出力電圧指令値ｖu*〜ｖw*の最大ピークと、正極母線１２の電位との差に対応する。この場合、同図に示すように、変調率演算部４３ｈから出力される第２の変調率指令値ｍu_bc*〜ｍw_bc*は、その上限（上側ピーク（最大値））がキャリアの上限と一致するようにオフセットされている。
【００８０】
（各電源２０，２１からそれぞれ電力供給するケース（０＜ｒto_pa＜１））
電圧オフセット演算部４３ｇは、双方向スイッチ６１〜６３の導通頻度を下げるべく、下式に示す演算により、第１および第２の電圧オフセット指令値Ｖoffs_a，Ｖoffs_bを演算する。
【数１２】
2010207040.tif 000014
【００８１】
オフセット処理部４３ｆは、第１の電圧オフセット指令値Ｖoffs_aを出力電圧指令値ｖu*〜ｖw*のそれぞれに加算することにより、第１の電源２０に関する各相の電圧指令値ｖu_a*，ｖv_a*，ｖw_a*を算出する。また、オフセット処理部４３ｆは、第２の電圧オフセット指令値Ｖoffs_bを出力電圧指令値ｖu*〜ｖw*のそれぞれに加算することにより、第２の電源２０に関する各相の電圧指令値ｖu_b*，ｖv_b*，ｖw_b*を算出する（数式１３参照）。
【数１３】
2010207040.tif 000015
【００８２】
図１１（ｃ）に本ケースのオフセット処理の概念を示す。同図に示すように、変調率演算部４３ｈから出力される第１の変調率指令ｍu_ac*〜ｍw_ac*は上側にオフセットされ、第２の変調率指令ｍu_bc*〜ｍw_bc*は下側にオフセットされる。この場合、第１の変調率指令ｍu_ac*と、第２の変調率指令ｍu_bc*とは、キャリアの上下限の範囲となる値が交互に現れるような関係となる。なお、第１の変調率指令ｍu_ac*および第２の変調率指令ｍu_bc*がキャリアの上下限の範囲を超える場合、その値はキャリアの上下限を限度として制限される。
【００８３】
また、本実施形態において、ＰＷＭパルス生成部４５は、各最終変調率指令ｍu_ac*〜ｍw_bc*と、単一のキャリアＣに基づいて、電力変換器１０の各スイッチのオンオフ状態を設定するスイッチ駆動信号を生成する。そして、ＰＷＭパルス生成部４５は、生成されたスイッチ駆動信号を通じて電力変換器１０の各スイッチ６１〜６９のオンオフ状態を制御する。これにより、各電源２０，２１の出力電圧から出力電圧パルスを生成する。本実施形態において、キャリアＣは、下限を「−１」、上限を「１」とする三角波である。
【００８４】
図１２は、ＰＷＭパルス生成部４５による電力変換器１０の各スイッチ６１〜６９のオンオフ状態の説明図である。ＰＷＭパルス生成部４５は、各最終変調率指令ｍu_ac*〜ｍw_acとキャリアＣとの比較の結果、スイッチ駆動信号を生成し、このスイッチ駆動信号を通じて各スイッチのオンオフ状態を制御する。以下、Ｕ相のみについて説明を行うが、他の相についても同様である。この図１２において、各スイッチ６１ａ，６７，６１ｂ，６４に関するスイッチ駆動信号Ｓ61a，Ｓ67，Ｓ61b，Ｓ64がHighレベルのときに、各スイッチ６１ａ，６７，６１ｂ，６４がオンとなる。
【００８５】
ここで、スイッチ駆動信号Ｓ61a，Ｓ67，Ｓ61b，Ｓ64について説明する。
【００８６】
Ｓ61a：共通母線１３から出力端子の方向へ導通するスイッチ６１ａの駆動信号
Ｓ67：出力端子から第１の電源２０の負極の方向へ導通するスイッチ６７の駆動信号
Ｓ61b：出力端子から共通母線１３の方向へ導通するスイッチ61bの駆動信号
Ｓ64：第２の電源２１から出力端子の方向へ導通するスイッチ６４の駆動信号
ＰＷＭパルス生成部４５は、キャリアＣよりも第１の電源２０のＵ相変調率指令値ｍu_ac*が大きい場合、スイッチ６１ａがオンするように駆動信号Ｓ61aを出力する。また、ＰＷＭパルス生成部４５は、キャリアＣよりも第１の電源２０のＵ相最終変調率指令値ｍu_ac*が小さい場合、スイッチ６１ａをオフするように駆動信号Ｓ61aを出力する。一方、ＰＷＭパルス生成部４５は、スイッチ６７の駆動信号Ｓ67として、スイッチ６１ａの駆動信号Ｓ61aを反転出力する。
【００８７】
これに対して、ＰＷＭパルス生成部４５は、キャリアＣよりも第２の電源２１のＵ相最終変調率指令値ｍu_bc*が大きい場合、スイッチ６４をオンするように駆動信号Ｓ64を出力する。また、ＰＷＭパルス生成部４５は、キャリアＣよりも第２の電源２１のＵ相最終変調率指令値ｍu_bc*が小さい場合、スイッチ６４をオフするように駆動信号Ｓ64を出力する。一方、ＰＷＭパルス生成部４５は、スイッチ６１ｂの駆動信号Ｓ61bとして、スイッチ６４の駆動信号Ｓ64を反転出力する。
【００８８】
なお、スイッチ６１ａとスイッチ６７とが同時にオンとなることで短絡が発生する可能性があるので、両スイッチ６１ａ，６７が同時にオンすることがないように短絡防止期間（デッドタイム）が付加されている。また、スイッチ６４とスイッチ６１ｂとの間にも同様にデッドタイムが付加されている。
【００８９】
このように本実施形態において、制御ユニット４０は、オフセット処理として、電源２０，２１毎に、電力配分比率ｒto_paに基づいて、各相の出力電圧指令値ｖu_a*〜ｖw_a*，ｖu_b*〜ｖw_b*をそれぞれオフセットさせる。かかる構成によれば、一方の電源２０，２１で駆動する場合に、双方向スイッチ６１〜６３を導通する時間を低減し、単方向スイッチ６４〜６９側を導通する時間を増加させることができ、オン損失を低減することができる。両方の電源２０，２１で駆動する場合であっても、双方向スイッチ６１〜６３を導通する時間を低減し、単方向スイッチ６４〜６９側を導通する時間を増加させることができ、オン損失を低減することができる。これにより、複数の電源電力を配分して所望の出力電圧を確保ししつつ、電力変換器１０の損失を低減することができる。
【００９０】
図１３は、電流経路の説明図である。Ｕ相とＶ相の間をスイッチ６１〜６９で短絡して電流を流す経路の場合に、双方向スイッチ６１，６２を用いて電流を流す経路と、下アームであるスイッチ６７，６８を用いて電流を流す経路との２経路が考えられる。本実施形態によれば、下アームのスイッチ６７，６８の導通時間が増加させられるとともに、双方向スイッチ１，２の導通時間を減少させることとなる。これにより、オン損失の小さいスイッチ６１，６２の導通比率が高くなるので、オン損失の低減を図ることができる。
【００９１】
なお、電力配分比率ｒto_paと、実際の電力配分との間に誤差が生じる場合には、その誤差の関係を予め計測しておき、実際の電力配分に応じた電力配分比率ｒto_paに変換した値を使用することが好ましい。
【００９２】
（第４の実施形態）
以下、本発明の第４の実施形態にかかる制御システムについて説明する。第４の実施形態にかかる制御システムが、第１の実施形態のそれと相違する点は、電力変換器１０の構成である。第１の実施形態と共通する構成については重複する説明は省略することとし、以下、相違点を中心に説明を行う。
【００９３】
図１４は、本発明の第４の実施形態にかかる電力変換装置を含む制御システムの全体構成を模式的に示す説明図である。制御システムは、電力変換器１０、モータ３０および制御ユニット４０を主体に構成されている。
【００９４】
図１５は、第４の実施形態にかかる電力変換器１０を中心としたシステム構成を模式的に示す説明図である。電力変換器１０は、単一の電源２０に接続されており、制御ユニット４０に制御されることにより電源２０の出力電圧から出力電圧パルスを生成する。そして、電力変換器１０は、各相毎に生成された出力電圧パルスにより、負荷である３相交流同期モータ３０の駆動電圧を生成する。電源２０は、直流電源であり、例えば、ニッケル水素電池あるいはリチウムイオン電池といったバッテリを用いることができる。
【００９５】
電力変換器１０において、電源２０の正極に接続される正極母線と、各相の出力端子との間には、上アームであるスイッチ７１〜７３がそれぞれ接続されている。また、電源２０の負極に接続される負極母線と、各相の出力端子との間には、下アームであるスイッチ７４〜７６がそれぞれ接続されている。個々のスイッチ７１〜７６は、一方向の導通を制御可能な半導体スイッチ（例えば、ＩＧＢＴ等のトランジスタといったスイッチング素子）を主体に構成されており、個々の半導体スイッチは、還流用ダイオードが逆並列接続されている。
【００９６】
再び図１を参照するに、制御ユニット４０は、電力変換器１０を制御する制御手段であり、この電力変換器１０を介して負荷であるモータ３０の出力トルクを制御する。制御ユニット４０は、これを機能的に捉えた場合、トルク制御部４１と、電流制御部４２と、電力制御部４７と、３相／ｄｑ変換部４４と、ＰＷＭパルス生成部４５と、電圧オフセット演算部４６を有している。
【００９７】
トルク制御部４１は、外部より与えられるトルク指令Ｔ*と、モータ回転数ωとに基づいて、モータ３０のｄ軸およびｑ軸電流指令値ｉd*，ｉqをそれぞれ演算する。また、本実施形態では、トルク指令Ｔ*およびモータ回転数ωと、各スイッチ７１〜７６におけるオン損失Ｓlossとの関係を保持している。トルク制御部４１は、当該マップを参照して各スイッチ７１〜７６のオン損失Ｓlossを演算する。このオン損失Ｓlossは、トルク指令Ｔ*およびモータ回転数ωによって規定されるモータ３０の運転状態に対応して電力変換器１０を動作させた場合における各スイッチ７１〜７６に生じる基本的なオン損失を示している。なお、オン損失Ｓlossは、マップを用いる手法以外にも、演算式を用いてオンラインで演算してもよい。演算された各スイッチ７１〜７６のオン損失Ｓlossは、電圧オフセット演算部４６に出力される。
【００９８】
電圧オフセット演算部４６は、各スイッチ７１〜７６のオン損失Ｓlossと、前回の処理サイクルに演算された電圧オフセット指令値Ｖoffs_aとに基づいて、電圧オフセット指令値Ｖoff_aを演算する。まず、電圧オフセット演算部４６は、各スイッチ７１〜７６のオン損失Ｓlossに基づいて、上アームの総損失と、下アームの総損失とを演算する。各アームの総損失を演算する場合、前回の電圧オフセット指令値Ｖoffs_aをフィードバックして、どちらのアームの導通頻度が高い状況であるかを判断し、各総損失に反映する。
【００９９】
具体的には、電圧オフセット指令値Ｖoffs_aが正方向（下方向）へとオフセットさせる作用を有する場合には、下アームの導通頻度が高い状況となっている。逆に、電圧オフセット指令値Ｖoffs_aが負方向（上方向）へとオフセットさせる作用を有する場合には、上アームの導通頻度が高い状況となっている。このように導通頻度が高いアームでは発熱等にともないオン損失が大きくなるので、各アームの総損失を演算する際に、前回の電圧オフセット指令値Ｖoffs_aに応じた損失分を補正する。個々のスイッチ７１〜７６に対する各補正値は、例えば、マップなどを用いて、前回の電圧オフセット指令値Ｖoffs_aに応じて一義的に定めることができる。
【０１００】
電圧オフセット演算部４６は、上アームの総損失と、下アームの総損失とを比較して、その損失差が所定の閾値を超えるか否かにより、どちらのアームの総損失が大きいかを判断する。電圧オフセット演算部４６は、この判断結果にしたがって、電圧オフセット指令値Ｖoffs_aを算出する。なお、電圧オフセット演算部４６は、第１の実施形態に示す電圧オフセット部と４３ｃと同様に、出力電圧指令値ｖu*〜ｖw*の振幅Ｖpkを演算している。
【０１０１】
（上アームの総損失が大きいケース）
電圧オフセット演算部４６は、当該ケースにおいて上アームの導通頻度を下げるべく、出力電圧指令値ｖu*〜ｖw*の下限（最小ピーク）が電源２０の負極電位と対応するように、正の方向（下側）へのオフセット量として電圧オフセット指令値Ｖoffs_aを演算する（数式１３参照）。
【数１４】
2010207040.tif 000016
【０１０２】
（下アームの総損失が大きいケース）
電圧オフセット演算部４６は、当該ケースにおいて下アームの導通頻度を下げるべく、出力電圧指令値ｖu*〜ｖw*の上限（最大ピーク）が電源２０の正極電位と対応するように、負の方向（下側）へのオフセット量として電圧オフセット指令値Ｖoffs_aを演算する（数式１４参照）。
【数１５】
2010207040.tif 000017
【０１０３】
（上下アームの総損失に差異がないケース）
電圧オフセット演算部４６は、実質的なオフセットが行われないように、電圧オフセット指令値Ｖoffs_aを「０」として演算する。本ケースおよび上述した各ケースにおいて演算された電圧オフセット指令値Ｖoffs_aは、電力制御部４７に出力される。
【０１０４】
電力制御部４７は、電流制御部４２から出力された各相の電圧指令値ｖu*〜ｖw*のそれぞれに、電圧オフセット指令値Ｖoff_aを加算することにより（オフセット処理）、各相の最終電圧指令値を演算する。そして、電力制御部４７は、各相の最終電圧指令値のそれぞれを電源２０の出力電圧Ｖdc_aで正規化することにより、各相の変調率指令値（最終変調率指令値）ｍu_ac*，ｍv_ac*，ｍw_ac*を演算する。演算された各変調率指令値ｍu_ac*〜ｍw_ac*は、キャリアと比較してスイッチ駆動信号を生成すべくＰＷＭパルス生成部４５に対して出力される。
【０１０５】
図１６は、Ｕ相に着目した上下アームの総損失に応じた変調率指令値ｍu_ac*を示す説明図である。同図において、（ａ）は上下アームの総損失に差異がないケース、（ｂ）は上アームの総損失が大きいケース、（ｃ）は下アームの総損失が大きいケースを示す。同図（ａ）に示すように、上下アームの総損失に差異がないケースではオフセット処理は行われない。また、同図（ｂ）に示すように、上アームの総損失が大きいケースでは、変調率指令値ｍu_ac*〜ｍw_ac*は、その下限（最小ピーク）がキャリアの下限と一致するようにオフセットされている。また、同図（ｃ）に示すように、下アームの総損失が大きいケースでは、変調率指令値ｍu_ac*〜ｍw_ac*は、その上限（最大ピーク）がキャリアの上限と一致するようにオフセットされている。
【０１０６】
このように本実施形態において、制御ユニット４０は、各スイッチ７１〜７６の損失の状態を判別する損失判別手段としての機能を担っている。そして、制御ユニット４０は、各スイッチ７１のそれぞれの損失の状態に基づいて、出力電圧指令値ｖu*〜ｖw*に応じた出力電圧を具備する各スイッチ７１〜７６の導通時間に関する制御パターンのなかから各スイッチ７１〜７６の導通時間を決定する。
【０１０７】
かかる構成によれば、出力電圧指令値ｖu*〜ｖw*に応じた出力電圧を具備する各スイッチ７１〜７６の導通時間に関する制御パターンのなかから、オン損失の高いスイッチ７１〜７６の導通比率を低減させ、その反面オン損失の低いスイッチ７１〜７６の導通比率を高めるように、各スイッチ７１〜７６の導通時間を決定することができる。これにより、出力電圧指令値ｖu*〜ｖw*に応じた出力電圧をみたしつつ、電力変換器１０のオン損失を低減することができる。
【０１０８】
また、本実施形態によれば、オン損失が発生するアームを操作することにより、スイッチ７１〜７６の温度上昇を適切に制御することができる。これにより、より高い出力での駆動時間を長くすることが可能になる。
【０１０９】
（第５の実施形態）
本発明の第５の実施形態にかかる制御システムについて説明する。第５の実施形態にかかる制御システムが、第４の実施形態のそれと相違する点は、電圧オフセット指令値Ｖoffs_aの算出手法である。第４の実施形態と共通する構成については重複する説明は省略することとし、以下、相違点を中心に説明を行う。
【０１１０】
図１７は、本発明の第５の実施形態にかかる制御システムの全体構成を模式的に示す説明図である。制御システムは、電力変換器１０、モータ３０および制御ユニット４０を主体に構成されている。制御ユニット４０は、第４の実施形態と同様に、トルク制御部４１と、電流制御部４２と、電力制御部４７と、３相／ｄｑ変換部４４と、ＰＷＭパルス生成部４５と、電圧オフセット演算部４６を有している。
【０１１１】
本実施形態の特徴の一つとして電圧オフセット演算部４６には、各スイッチ７１〜７６のそれぞれに設けられた温度センサ（図示せず）によって検出された各スイッチ７１〜７６の温度Ｔ１〜Ｔ７が入力されている。なお、第４の実施形態に示す、各スイッチ７１〜７６のオン損失Ｓlossの入力および電圧オフセット指令値Ｖoffs_aのフィードバックは行われない。
【０１１２】
図１８は、第５の実施形態にかかる電圧オフセット指令値Ｖoffs_aの演算処理を示すフローチャートである。まず、ステップ１（Ｓ１）において、電圧オフセット演算部４６は、各温度センサからスイッチ７１〜７６の温度Ｔ１〜Ｔ６を読み込む。
【０１１３】
ステップ２（Ｓ２）において、電圧オフセット演算部４６は、各温度Ｔ１〜Ｔ６のうち、最大温度Ｔmaxを選択する。そして、ステップ３（Ｓ３）において、電圧オフセット演算部４６は、最大温度Ｔmaxが、設定した温度条件Ｔthよりも大きいか否かを判断する。この温度条件Ｔthは、各スイッチ７１〜７６のオン損失が増大して発熱することによりある一定の温度に到達しているか否かを判断するために、その最適値が実験やシミュレーションを通じて予め設定されている。
【０１１４】
ステップ３において肯定判定された場合、すなわち、最大温度Ｔmaxが温度条件Ｔth以上の場合には、ステップ４（Ｓ４）に進む。一方、ステップ３において否定判定された場合、すなわち、最大温度Ｔmaxが温度条件よりも小さい場合には、ステップ７（Ｓ７）に進む。
【０１１５】
ステップ４において、電圧オフセット演算部４６は、最大温度Ｔmaxに対応するスイッチが上アームのスイッチであるか否かを判断する。このステップ４において肯定判定された場合、すなわち、最大温度Ｔmaxのスイッチが上アームのスイッチである場合には、ステップ５（Ｓ５）に進む。一方、ステップ４において否定判定された場合、すなわち、最大温度Ｔmaxのスイッチが下アームのスイッチである場合には、ステップ６（Ｓ６）に進む。
【０１１６】
そして、ステップ５において、電圧オフセット演算部４６は、上アームの導通頻度を下げるべく、第４の実施形態において数式１３に示すように、電圧オフセット指令値Ｖoffs_aを演算する。また、ステップ６において、電圧オフセット演算部４６は、下アームの導通頻度を下げるべく、第４の実施形態において数式１４に示すように、電圧オフセット指令値Ｖoffs_aを演算する。さらに、ステップ７において、電圧オフセット演算部４６は、電圧オフセット指令値Ｖoffs_aを「０」として演算する。
【０１１７】
このようにして電圧オフセット指令値Ｖoffs_aが演算されると、電力制御部４７は、各相の出力電圧指令値ｖu*〜ｖw*に電圧オフセット指令値Ｖoffs_aをそれぞれ加算し（オフセット処理）、各相の最終電圧指令値を演算する。そして、電力制御部４７は、各相の最終電圧指令値のそれぞれを電源２０の出力電圧Ｖdc_aで正規化することにより、各相の変調率指令値（最終変調率指令値）ｍu_ac*，ｍv_ac*，ｍw_ac*を演算する。演算された各変調率指令値ｍu_ac*〜ｍw_ac*は、キャリアと比較してスイッチ駆動信号を生成すべくＰＷＭパルス生成部４５に対して出力される。
【０１１８】
このように本実施形態において、制御ユニット４０は、各スイッチ７１〜７６の温度Ｔ１〜Ｔ６の検出結果に基づいて、温度が高いスイッチ７１〜７６の損失が大きいと判別する。この場合、制御ユニット４０は、損失が大きい状態であることを判断する温度条件Ｔthと、各スイッチ７１〜７６の温度Ｔ１〜Ｔ６とに基づいて、損失の大きいスイッチ手段を特定する。
【０１１９】
かかる構成によれば、出力電圧指令値ｖu*〜ｖw*に応じた出力電圧をみたしつつ、電力変換器１０のオン損失を低減することができる。また、各スイッチ７１〜７６の温度に応じて、オン損失が発生するアームを操作することにより、スイッチ７１〜７６の温度上昇を適切に制御することができる。これにより、より高い出力での駆動時間を長くすることが可能になる。
【０１２０】
（第６の実施形態）
以下、本発明の第６の実施形態にかかる制御システムについて説明する。第６の実施形態にかかる制御システムが、第１の実施形態のそれと相違する点は、制御ユニット４０の電力制御部４３（具体的には、電圧オフセット演算部４３ｃ）による第１および第２の電圧オフセット指令値Ｖoffs_a，Ｖoffs_bの演算方法である。第１の実施形態と共通する構成については重複する説明は省略することとし、以下、相違点を中心に説明を行う。
【０１２１】
電圧オフセット演算部４３ｃは、第１の電圧指令値ｖu_a*〜ｖw_a*のうち、最小の電圧指令値を第１の最小電圧指令値Ｖmin_aとして選択する。また、電圧オフセット演算部４３ｃは、第２の電圧指令値ｖu_b*〜ｖw_b*のうち、最小の電圧指令値を第２の最小電圧指令値Ｖmin_bとして選択する。そして、電圧オフセット演算部４３ｃは、下式に基づいて、電圧オフセット指令値Ｖoffs_a，Ｖoffs_bを演算する。
【数１６】
2010207040.tif 000018
【０１２２】
このように本実施形態によれば、図１９に示すように、電源２０，２１に関する各相の出力電圧指令値ｖu_a*〜ｖw_a*，ｖu_b*〜ｖw_b*のうち最小となる出力電圧指令値と、負極母線１１の電位との差を最大オフセット量として、各相の出力電圧指令値ｖu_a*〜ｖw_a*，ｖu_b*〜ｖw_b*をそれぞれ減少させる。かかる構成によれば、双方向スイッチ１〜６を導通する時間を短くすることができるとともに、スイッチング回数も低減できる。これにより、電力変換器１０の損失をより低減することができる。
【０１２３】
なお、本実施形態に示す手法は、第２の実施形態に示す制御システムに適用することができる。具体的には、電圧オフセット演算部４３ｃは、第１の電圧指令値ｖu_a*〜ｖw_a*のうち、最大の電圧指令値を第１の最大電圧指令値Ｖmax_aとして選択する。また、電圧オフセット演算部４３ｃは、第２の電圧指令値ｖu_b*〜ｖw_b*のうち、最大の電圧指令値を第２の最大電圧指令値Ｖmin_bとして選択する。そして、電圧オフセット演算部４３ｃは、下式に基づいて、電圧オフセット指令値Ｖoffs_a，Ｖoffs_bを演算する。
【数１７】
2010207040.tif 000019
【０１２４】
このように本実施形態によれば、図２０に示すように、電源２０，２１に関する各相の出力電圧指令値ｖu_a*〜ｖw_a*，ｖu_b*〜ｖw_b*のうち最大となる出力電圧指令値と、正極母線１２の電位との差を最大オフセット量として、各相の出力電圧指令値ｖu_a*〜ｖw_a*，ｖu_b*〜ｖw_b*をそれぞれ増加させる。かかる構成によれば、双方向スイッチ１〜６を導通する時間を短くすることができるとともに、スイッチング回数も低減できる。これにより、電力変換器１０の損失をより低減することができる。
【符号の説明】
【０１２５】
１０…電力変換器
１１…負極母線
１２…正極母線
１３…共通母線
２０…第１の電源
２１…第２の電源
３０…モータ
４０…制御ユニット
４１…トルク制御部
４２…電流制御部
４３…電力制御部
４４…３相／ｄｑ変換部
４５…ＰＷＭパルス生成部
４６…電圧オフセット演算部
４７…電力制御部
【図１】
2010207040.tif 000020
【図２】
2010207040.tif 000021
【図３】
2010207040.tif 000022
【図４】
2010207040.tif 000023
【図５】
2010207040.tif 000024
【図６】
2010207040.tif 000025
【図７】
2010207040.tif 000026
【図８】
2010207040.tif 000027
【図９】
2010207040.tif 000028
【図１０】
2010207040.tif 000029
【図１１】
2010207040.tif 000030
【図１２】
2010207040.tif 000031
【図１３】
2010207040.tif 000032
【図１４】
2010207040.tif 000033
【図１５】
2010207040.tif 000034
【図１６】
2010207040.tif 000035
【図１７】
2010207040.tif 000036
【図１８】
2010207040.tif 000037
【図１９】
2010207040.tif 000038
【図２０】
2010207040.tif 000039