(57)【要約】      （修正有）【課題】広帯域化を図ったハイパスフィルタ、高周波モジュールおよびそれを用いた通信機器を提供する。【解決手段】積層ハイパスフィルタにおいて、インダクタンス素子は、誘電体層に形成されて１／２ターン超のコイル部分を構成する第１のコイルパターンと前記第１のコイルパターンとは異なる誘電体層に形成されて１／２ターン超のコイル部分を構成する第２のコイルパターンとを有し、前記第１および第２のコイルパターンは一端同士が直列接続されて螺旋状のコイルを形成し、前記第１のコイルパターンを１ターンに延長した場合に形成される第１のコイル断面が、前記第２のコイルパターンを１ターンに延長した場合に形成される第２のコイル断面よりも小さいとともに、積層基板の積層方向から見て、前記第１のコイル断面が前記第２のコイル断面から、はみ出さない。【選択図】図２
2010041316.tif 000002
【特許請求の範囲】
【請求項１】
一対の入出力端子と、
前記入出力端子間の信号経路に直列接続された容量素子と、
一端を前記入出力端子間の信号経路に接続し、他端を接地したインダクタンス素子とを備え、
複数の誘電体層を積層してなる積層基板を用いて構成されたハイパスフィルタであって、
前記インダクタンス素子は、前記誘電体層に形成されて１／２ターン超のコイル部分を構成する第１のコイルパターンと前記第１のコイルパターンとは異なる誘電体層に形成されて１／２ターン超のコイル部分を構成する第２のコイルパターンとを有し、
前記第１および第２のコイルパターンは一端同士が直列接続されて螺旋状のコイルを形成し、
前記第１のコイルパターンを１ターンに延長した場合に形成される第１のコイル断面が、前記第２のコイルパターンを１ターンに延長した場合に形成される第２のコイル断面よりも小さいとともに、
前記積層基板の積層方向から見て、前記第１のコイル断面が前記第２のコイル断面から、はみ出さないことを特徴とするハイパスフィルタ。
【請求項２】
前記第１のコイルパターンまたは第２のコイルパターンのうち少なくとも一方を複数有し、
前記積層基板の積層方向において、前記第１のコイルパターンと前記第２のコイルパターンが異なる誘電体層に交互に配置されるとともに、互いに直列接続されて螺旋状のコイルを形成していることを特徴とする請求項１に記載のハイパスフィルタ。
【請求項３】
前記インダクタンス素子に直列接続した他の容量素子を有し、
前記他の容量素子を形成する容量電極は、前記積層基板の積層方向から見て、前記第２のコイル断面と重なるように配置されるとともに、
前記螺旋状のコイルのうち、前記容量電極に最も近い部分は、前記第１のコイルパターンであることを特徴とする請求項１または２に記載のハイパスフィルタ。
【請求項４】
前記インダクタンス素子に直列接続した他の容量素子を有し、
前記他の容量素子を形成する容量電極は、前記積層基板の積層方向から見て、前記第２のコイル断面と重なるように配置されるとともに、
前記螺旋状のコイルと前記容量電極との間にはグランド電極が配置されていること特徴とする請求項１または２に記載のハイパスフィルタ。
【請求項５】
前記入出力端子間の信号経路に直列接続された容量素子を形成する複数の容量電極は前記螺旋状のコイルとは異なる誘電体層に形成され、
前記螺旋状のコイルを形成するコイルパターンのうち前記積層基板の積層方向から見て前記複数の容量電極に最も近いコイルパターンは、その少なくとも１／２ターンのコイル部分が、前記複数の容量電極のうち前記積層基板の積層方向から見て前記螺旋状のコイルに最も近い容量電極と重ならないことを特徴とする請求項１〜４のいずれかに記載のハイパスフィルタ。
【請求項６】
一端を前記入出力端子間の信号経路に接続し、他端を接地した前記インダクタンス素子を複数備え、
前記各インダクタンス素子の前記螺旋状のコイルが積層方向に垂直な方向に並設されていることを特徴とする請求項１〜５のいずれかに記載のハイパスフィルタ。
【請求項７】
前記各インダクタンス素子の前記螺旋状のコイルの磁界発生方向は、隣接したインダクタンス素子同士で逆方向であることを特徴とする請求項６に記載のハイパスフィルタ。
【請求項８】
前記隣接したインダクタンス素子同士において、同じ誘電体層に配置された第１のコイルパターン同士および第２のコイルパターン同士は、その間の中心線に対して実質的に線対称に形成されていることを特徴とする請求項７に記載のハイパスフィルタ。
【請求項９】
周波数帯域の異なる二以上の通信システムの送受信の切り換えに用いられる高周波モジュールであって、
アンテナ端子と、
前記各通信システムの送信端子および受信端子と、
前記アンテナ端子に接続された送受信経路を前記送信端子に接続された送信経路と前記受信端子に接続された受信経路とに切り換える高周波スイッチ回路とを有し、
前記二以上の通信システムの信号が流れる、前記送受信経路および前記受信経路の少なくとも一方に、前記二以上の通信システムの周波数帯域を通過帯域とする請求項１〜８のいずれかに記載のハイパスフィルタを配置したことを特徴とする高周波モジュール。
【請求項１０】
前記二以上の通信システムの信号が流れる、前記送受信経路および前記受信経路に請求項１〜８のいずれかに記載のハイパスフィルタを配置するとともに、
前記送受信経路に配置したハイパスフィルタの各コイルパターンと前記受信経路に配置したハイパスフィルタの各コイルパターンは、前記積層基板の同じ誘電体層に形成されていることを特徴とする請求項９に記載の高周波モジュール。
【請求項１１】
請求項９または１０に記載の高周波モジュールを用いた通信機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば携帯電話などの移動体通信機器や電子電気機器間における無線伝送を行う無線LANなどの無線通信装置等に使用されるハイパスフィルタおよびそれを用いた高周波モジュール等に関する。
【背景技術】
【０００２】
現在、ＩＥＥＥ８０２．１１規格に代表される無線ＬＡＮによるデータ通信が広く一般化している。無線ＬＡＮは、例えばパーソナルコンピュータ（ＰＣ）、プリンタやハードディスクなどのＰＣの周辺機器、ＦＡＸ、標準テレビ（ＳＤＴＶ）、高品位テレビ（ＨＤＴＶ）、携帯電話等々の電子機器、自動車内や航空機内での有線通信に代わる信号伝達手段として採用され、それぞれの電子機器間において無線データ伝送が行われている。
【０００３】
このような無線ＬＡＮを用いたマルチバンド通信装置に用いられる高周波回路は、通信周波数帯が異なる二つの通信システム（ＩＥＥＥ８０２．１１ａとＩＥＥＥ８０２．１１ｂおよび／またはＩＥＥＥ８０２．１１ｇ）で送受信が可能な１個のアンテナと、送信側回路、受信側回路との接続を切り換える高周波スイッチを備え、二つの通信システムの送信側回路、受信側回路の切り替えを行う。無線装置の小型化・高機能化に伴い、前記高周波回路を具現した高周波モジュールにも、多くの高周波モジュールを一体化しつつ、小型化を図ろうとする要求が強く、個々の高周波モジュールの小型化も必須となっている。
【０００４】
このような高周波モジュールに用いられる回路のうち、所定周波数以上の信号を通過させるハイパスフィルタは、通信装置の重要な構成部品である。ハイパスフィルタは、アンテナ回路のフロントエンド、送受信回路の回路間などに配置され、不要波による受信側のＬＮＡ（低雑音増幅器）の飽和防止や、ＥＳＤ（静電破壊）対策などに用いられる。
【０００５】
図７に、特許文献１に開示された、ハイパスフィルタ（図の右下部ＨＰＦ５０２）を備えた高周波モジュールの等価回路図を示す。入出力端子Ｐ５０１，Ｐ５０３間の信号経路に直列接続された容量素子ＲＣｃ１と、一端を前記入出力端子間の信号経路に接続し、他端を容量素子ＲＣｔ２を介して接地したインダクタンス素子ＲＬｔ２とを備える。
【０００６】
図８に、図７の等価回路を実現した高周波モジュールの積層パターンの一部を示す。図８に係る高周波モジュールは、２０層の誘電体で成る。図７におけるハイパスフィルタＨＰＦ５０２は、図８において、コイルパターンＲＬｔ２の一端同士が直列接続され、誘電体層７〜誘電体層１２の６層に亘って螺旋状のコイルが形成されている。
【０００７】
図８において、コイルパターンＲＬｔ２は、例えば、誘電体層８のコイルパターンを１ターンに延長した場合に形成されるコイル断面と、誘電体層９のコイルパターンを１ターンに延長した場合に形成されるコイル断面は同じになっている。誘電体層１０〜誘電体１２についても同様である。すなわち、コイルパターンは、各層で同一のコイル断面を有する。
【０００８】
マルチバンド通信においてＥＳＤ対策あるいは低雑音増幅器の飽和防止のために、アンテナトップにハイパスフィルタを配置する事がある。この場合、ハイパスフィルタは複数の通信帯域の信号を通過する必要があり、ハイパスフィルタの広帯域化が必要となる。
【０００９】
【特許文献１】特開２００８−４８４５０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかし、特許文献１に記載のハイパスフィルタでは、コイルパターンＲＬｔ２が複数の層で形成されており、なおかつ各層のコイル電極が互いに寄生容量を持つため、通過帯域幅が狭くなるという問題があった。
【００１１】
そこで、本発明では、小型でありながら広帯域なハイパスフィルタ、及びそれを用いた高周波モジュール、およびそれを用いた通信機器の提供を目的とする。
【課題を解決するための手段】
【００１２】
本発明に係るハイパスフィルタは、一対の入出力端子と、前記入出力端子間の信号経路に直列接続された容量素子と、一端を前記入出力端子間の信号経路に接続し、他端を接地したインダクタンス素子とを備え、複数の誘電体層を積層してなる積層基板を用いて構成されたハイパスフィルタであって、前記インダクタンス素子は、前記誘電体層に形成されて１／２ターン超のコイル部分を構成する第１のコイルパターンと前記第１のコイルパターンとは異なる誘電体層に形成されて１／２ターン超のコイル部分を構成する第２のコイルパターンとを有し、前記第１および第２のコイルパターンは一端同士が直列接続されて螺旋状のコイルを形成し、前記第１のコイルパターンを１ターンに延長した場合に形成される第１のコイル断面が、前記第２のコイルパターンを１ターンに延長した場合に形成される第２のコイル断面よりも小さいとともに、前記積層基板の積層方向から見て、前記第１のコイル断面が前記第２のコイル断面から、はみ出さないことを特徴とするハイパスフィルタである。かかる構成によれば、インダクタンス素子を形成する第１のコイルパターンおよび第２のコイルパターンの、積層方向から見た重なりを低減する事ができ、インダクタンス素子の配線間の寄生容量を抑制できるため、広帯域なハイパスフィルタを実現できる。
【００１３】
また、前記ハイパスフィルタにおいて、前記第１のコイルパターンまたは第２のコイルパターンのうち少なくとも一方を複数有し、前記積層基板の積層方向において、前記第１のコイルパターンと前記第２のコイルパターンが異なる誘電体層に交互に配置されるとともに、互いに直列接続されて螺旋状のコイルを形成していることが好ましい。かかる構成によれば、インダクタンス素子を形成するコイルを複数層で形成する事により、大きなインダクタンスを形成する場合でもハイパスフィルタを小型にでき、さらにインダクタンス素子の配線間の寄生容量も低減できる。従って、小型で広帯域なハイパスフィルタを実現できる。
【００１４】
さらに、前記ハイパスフィルタにおいて、前記インダクタンス素子に直列接続した他の容量素子を有し、前記他の容量素子を形成する容量電極は、前記積層基板の積層方向から見て、前記第２のコイル断面と重なるように配置されるとともに、前記螺旋状のコイルのうち、前記容量電極に最も近い部分は、前記第１のコイルパターンであることが好ましい。かかる構成によれば、前記容量素子とインダクタンス素子を積層方向に対して同じ領域に形成できる。また螺旋状のコイルのうち前記容量電極に最も近い部分を第１のコイルパターンとすることで、螺旋状のコイルが前記容量電極等の他の電極と対向することで形成される寄生容量を低減することができる。
【００１５】
また、前記ハイパスフィルタにおいて、前記インダクタンス素子に直列接続した他の容量素子を有し、前記他の容量素子を形成する容量電極は、前記積層基板の積層方向から見て、前記第２のコイル断面と重なるように配置されるとともに、前記螺旋状のコイルと前記容量電極との間にはグランド電極が配置されていることも好ましい。かかる構成によれば、前記容量素子とインダクタンス素子との間に配置されたグランド電極により、インダクタンス素子と前記容量素子との間の寄生容量を低減でき、広帯域なハイパスフィルタを実現できる。
【００１６】
さらに、前記ハイパスフィルタにおいて、前記入出力端子間の信号経路に直列接続された容量素子を形成する複数の容量電極は前記螺旋状のコイルとは異なる誘電体層に形成され、前記螺旋状のコイルを形成するコイルパターンのうち前記積層基板の積層方向から見て前記複数の容量電極に最も近いコイルパターンは、その少なくとも１／２ターンのコイル部分が、前記複数の容量電極のうち前記積層基板の積層方向から見て前記螺旋状のコイルに最も近い容量電極と重ならないことが好ましい。かかる構成によれば、入出力端子間の信号経路に直列接続された容量素子を形成する容量電極と、螺旋状のコイルを形成するコイルパターンとの間の寄生容量を低減することができる。
【００１７】
さらに、前記ハイパスフィルタにおいて、一端を前記入出力端子間の信号経路に接続し、他端を接地した前記インダクタンス素子を複数備え、前記各インダクタンス素子の前記螺旋状のコイルが積層方向に垂直な方向に並設されていることが好ましい。かかる構成によれば、ハイパスフィルタを構成する回路の段数を増加させる事により、より広帯域で減衰量が大きな特性を得る事ができる。また、各段においてインダクタンス素子の配線間の寄生容量、インダクタンス素子と容量素子との間の寄生容量を低減できるため、広帯域なハイパスフィルタを実現できる。
【００１８】
さらに、前記ハイパスフィルタにおいて、前記各インダクタンス素子の前記螺旋状コイルの磁界発生方向は、隣接したインダクタンス素子同士で逆方向であることが好ましい。前記各インダクタンス素子の前記螺旋状コイルを隣接させ、各インダクタンス素子同士で磁界結合させる事により、所望の帯域を減衰させる事も可能である。
【００１９】
さらに、前記ハイパスフィルタにおいて、前記隣接したインダクタンス素子同士において、同じ誘電体層に配置された第１のコイルパターン同士および第２のコイルパターン同士は、その間の中心線に対して実質的に線対称に形成されていることが好ましい。これにより入出力における反射特性が対称になるため、設計が容易になる。
【００２０】
本発明に係る高周波モジュールは、周波数帯域の異なる二以上の通信システムの送受信の切り換えに用いられる高周波モジュールであって、アンテナ端子と、前記各通信システムの送信端子および受信端子と、前記アンテナ端子に接続された送受信経路を前記送信端子に接続された送信経路と前記受信端子に接続された受信経路とに切り換える高周波スイッチ回路とを有し、前記二以上の通信システムの信号が流れる、前記送受信経路および前記受信経路の少なくとも一方に、前記二以上の通信システムの周波数帯域を通過帯域とする前記ハイパスフィルタを配置したことを特徴とする。これにより、無線LANなどで使用されているマルチバンド用の高周波モジュールにおいて、使用する二以上の通信システムの信号を通過させつつ、低周波側の不要信号を減衰させることができる。
【００２１】
前記高周波モジュールにおいて、前記二以上の通信システムの信号が流れる、前記送受信経路および前記受信経路に前記ハイパスフィルタのいずれかを配置するとともに、前記送受信経路に配置したハイパスフィルタの各コイルパターンと前記受信経路に配置したハイパスフィルタの各コイルパターンは、前記積層基板の同じ誘電体層に形成されていることが好ましい。これにより、更に広帯域な用途に適用可能な高周波モジュールを実現できる。また、螺旋状の各コイルパターンで誘電体層を共用することで高周波モジュールの低背化も可能である。
【００２２】
本発明の通信機器は、前記高周波モジュールを用いたことを特徴とする。
【発明の効果】
【００２３】
本発明によれば、小型、かつ広帯域なハイパスフィルタ、高周波モジュール及びそれを用いた通信機器を提供できる。
【発明を実施するための最良の形態】
【００２４】
本発明は、複数層にコイルパターンを有する積層型ハイパスフィルタを、積層方向から見てコイルパターン同士の重なりを低減するように、コイル断面の大きい（径の大きい）コイルと、コイル断面の小さい（径の小さい）コイルとを交互に積層することで、インダクタンス素子の寄生容量を低減し、ハイパスフィルタの広帯域化を図るものである。
【００２５】
図１（ａ）〜図１（ｄ）に、一対の入出力端子と、これらの入出力端子間の信号経路に直列接続された容量素子と、一端を前記入出力端子間の信号経路に接続し、他端を接地したインダクタンス素子とを備えた、本発明に係るハイパスフィルタの等価回路の例を示す。図１（ａ）に示すハイパスフィルタは、一対の入出力端子Ｔｉｎ／Ｔｏｕｔ間の信号経路に直列接続された容量素子Ｃ１１と、一端を入出力端子Ｔｉｎ／Ｔｏｕｔ間の信号経路（ＴｏｕｔとＣ１１の間の経路）に接続し、他端を接地したインダクタンス素子Ｌ１１とを備える。
【００２６】
図１（ｂ）に示すハイパスフィルタは一対の入出力端子Ｔｉｎ／Ｔｏｕｔ間の信号経路に直列接続された容量素子Ｃ２１と、一端を入出力端子Ｔｉｎ／Ｔｏｕｔ間の信号経路に接続し、他端を接地したインダクタンス素子Ｌ２１とを備える。さらに、インダクタンス素子Ｌ２１の接地側に、接地容量素子Ｃ２２が直列接続されている。かかる構成は、入出力端子Ｔｉｎ／Ｔｏｕｔ間の信号経路に直列接続された容量素子とは別に他の容量素子Ｃ２２がインダクタンス素子に直列接続されている点が、図１（ａ）に示すハイパスフィルタと異なる。ハイパスフィルタの必要特性に応じて減衰極の位置を調節する為に、容量素子の配設の有無、静電容量値を適宜選択できる。
【００２７】
図１（ｃ）に示すハイパスフィルタは、一対の入出力端子Ｔｉｎ／Ｔｏｕｔ間の信号経路に直列接続された容量素子Ｃ３１と、一端を入出力端子Ｔｉｎ／Ｔｏｕｔ間の信号経路に接続し、他端を接地したインダクタンス素子Ｌ３１を備える。かかる構成は、一端を入出力端子Ｔｉｎ／Ｔｏｕｔ間の信号経路（ＴｉｎとＣ３１の間の経路）に接続し、他端を接地したインダクタンス素子Ｌ３１を備える点で図１（ｂ）に示すハイパスフィルタと異なる。この実施形態に係るハイパスフィルタは、例えば、入出力端子Ｔｉｎをフロントエンドモジュールのアンテナ端子に接続して、フロントエンドモジュールの後段のＩＣ等をＥＳＤ電圧から保護する場合に好適である。
【００２８】
図１（ｄ）に示すハイパスフィルタは、入出力端子Ｔｉｎ／Ｔｏｕｔ間の信号経路に直列接続された容量素子Ｃ４１、Ｃ４３およびＣ４５と、一端を入出力端子Ｔｉｎ／Ｔｏｕｔ間の信号経路に接続し、他端をそれぞれ容量素子Ｃ４２、Ｃ４４を介して接地したインダクタンス素子Ｌ４１、Ｌ４２とを備える。インダクタンス素子Ｌ４１の一端は、入出力端子Ｔｉｎ／Ｔｏｕｔ間の信号経路のうち容量素子Ｃ４１と容量素子Ｃ４３の間に接続され、インダクタンス素子Ｌ４２の一端は、入出力端子Ｔｉｎ／Ｔｏｕｔ間の信号経路のうち容量素子Ｃ４３と容量素子Ｃ４５の間に接続されている。この実施形態に係るハイパスフィルタは、例えば、高周波モジュールにおける単極双投型（ＳＰＤＴ：Single Pole Dual Throw）等の切り替えスイッチと低雑音増幅器ＬＮＡとの間の受信側経路に介挿されて、受信帯域外において高い減衰量を確保する場合に好適である。
【００２９】
本発明のハイパスフィルタの構造について、以下図面を参照しつつ詳細に説明するが、本発明がこれらに限定されるものではない。なお、本発明に係るハイパスフィルタは、インダクタンス素子と容量素子とが組み合わさったハイパスフィルタであればよく、その回路構成は図１の構成に限定されるものではない。フィルタの減衰極をどこに設定するかによって、容量素子の接続位置等は適宜変えれば良い。
【００３０】
以下本発明の実施形態について、図８に示す従来例と対比しつつ説明する。図８に示す従来例におけるハイパスフィルタでは、コイルパターンＲＬｔ２は、例えば第７層のコイルパターンを１ターンに延長した場合に形成されるコイル断面と、第８層のコイルパターンを１ターンに延長した場合に形成されるコイル断面が同じ形状、同じ大きさである。第９〜第１２層についても同様である。つまり、第７〜第１２層に亘って形成された複数のコイルパターンＲＬｔ２は、積層方向から投影して重畳するコイル断面を有する。しかも隣接する層において、１ターンに延長した場合に矩形をなすコイルパターンのうち、直交する二つの直線状部分が重なっている。そのため、図８に示すような従来のハイパスフィルタでは、複数のコイルパターンＲＬｔ２の間に大きな寄生容量が発生し、それが帯域を狭くしていることが判明した。
【００３１】
本発明に係るハイパスフィルタはコイルパターンに関する新たな構成によって上記問題を解決するものである。図２は、図１（ｄ）に示す等価回路を、複数の誘電体層を積層してなる積層基板を用いて構成したハイパスフィルタの積層パターン図である。図２に示すハイパスフィルタは、第１〜第１１層の１１層の誘電体層で形成される。第１層には、一対の入出力端子Ｔｉｎ／Ｔｏｕｔに対応する電極が形成されている。第２層から第５層にかけては、入出力端子Ｔｉｎ／Ｔｏｕｔ間の信号経路に直列接続された容量素子Ｃ４１、Ｃ４３およびＣ４５を形成する容量電極が配置されている。第２層と第４層に形成され、ビア電極で接続された容量電極Ｃｈｓ１ａおよびＣｈｓ１ｂが、第３層と第５層に形成され、ビア電極で接続された容量電極Ｃｈｓ３ｂおよびＣｈｓ３ｆと対向することで容量素子Ｃ４１が形成されている。同様に、第２層と第４層に形成され、ビア電極で接続された容量電極Ｃｈｓ５ａおよびＣｈｓ５ｂが、第３層と第５層に形成され、ビア電極で接続された容量電極Ｃｈｓ３ｃおよびＣｈｓ３ｇと対向することで容量素子Ｃ４５が形成されている。また、第２層と第４層には、ビア電極によって一端がＣｈｓ３ｃおよびｃｈｓ３ｇに接続された容量電極Ｃｈｓ３ａおよびＣｈｓ３ｅが形成されている。かかる、容量電極Ｃｈｓ３ａおよびＣｈｓ３ｅが、容量電極Ｃｈｓ３ｂおよびＣｈｓ３ｆの一部と対向することで容量素子Ｃ４３が形成されている。
【００３２】
第６層から第９層には、図１（ｄ）の等価回路における、一端を入出力端子Ｔｉｎ／Ｔｏｕｔ間の信号経路に接続し、他端を接地したインダクタンス素子Ｌ４１およびＬ４２をそれぞれ構成するコイルパターンＬｈｓ１ａ〜Ｌｈｓ１ｄおよびコイルパターンＬｈｓ２ａ〜Ｌｈｓ２ｄが形成されている。コイルパターンＬｈｓ１ａ〜Ｌｈｓ１ｄおよびコイルパターンＬｈｓ２ａ〜Ｌｈｓ２ｄは、各々、コイルパターンの一端同士が直列接続されて螺旋状のコイルを形成している。第１０層には、図１（ｄ）の等価回路において、インダクタンス素子に直列接続した他の容量素子Ｃ４２およびＣ４４をそれぞれ形成する、容量電極Ｃｈｓ２およびＣｈｓ４が形成される。容量電極Ｃｈｓ２およびＣｈｓ４は第１１層に形成されたグランド層に対向して接地容量を構成する。
【００３３】
インダクタンス素子Ｌ４１は、第９層の誘電体層に形成されて１／２ターン超のコイル部分を構成する第１のコイルパターンＬｈｓ１ｄと、該第１のコイルパターンＬｈｓ１ｄとは異なる誘電体層である第８層に形成されて１／２ターン超のコイル部分を構成する第２のコイルパターンＬｈｓ１ｃを有する。そして、第１のコイルパターンＬｈｓ１ｄと第２のコイルパターンＬｈｓ１ｃとは、ビアホールで層間接続されて、螺旋状のコイルが形成される。同様にインダクタンス素子Ｌ４２は、第９層の誘電体層に形成されて１／２ターン超のコイル部分を構成する第１のコイルパターンＬｈｓ２ｄと、該第１のコイルパターンＬｈｓ２ｄとは異なる誘電体層である第８層に形成されて１／２ターン超のコイル部分を構成する第２のコイルパターンＬｈｓ２ｃを有する。図２に示す構成では、各コイルパターンは、１ターンの矩形コイルのうち三辺部分で構成された、略３／４ターンである。そして、第１のコイルパターンＬｈｓ２ｄと第２のコイルパターンＬｈｓ２ｃとは、ビアホールで層間接続されて、螺旋状のコイルが形成される。
【００３４】
かかる第９層に形成された第１のコイルパターンＬｈｓ１ｄおよびＬｈｓ２ｄと第８層に形成された第２のコイルパターンＬｈｓ１ｃおよびＬｈｓ２ｃの関係を、図３を用いて説明する。図３には、第８層に形成された第２のコイルパターンＬｈｓ１ｃおよびＬｈｓ２ｃ（（ａ）（ｉ））、第９層に形成された第１のコイルパターンＬｈｓ１ｄおよびＬｈｓ２ｄ（（ｂ）（ｉ））、および積層方向から透視的に見た第８層と第９層のコイルパターンの位置関係（（ｃ）（ｉ））を示した。また、（ａ）〜（ｂ）に示す各コイルパターンを１ターンに延長した場合に形成されるコイル断面を（ｉｉ）として示した。コイルの巻回軸方向に垂直な面（各誘電体層面）における、図の斜線で塗りつぶした部分がコイル断面である。各コイルパターンは直交する三つの直線状のパターンで構成されており、１／２ターン超のコイル部分を構成する。各コイルパターンを１ターンに延長した場合に形成されるコイル断面とは、図３に示すようにコイルパターンが直交する三つの直線状パターンで構成されている場合は、対向する二つの直線状パターンのうち長い方のパターンの外側の辺と、前記二つのパターンと直交するパターンの外側の辺とを、直交する二辺とする長方形領域を指す。また、コイルパターンが直交する四つの直線状パターンで構成されている場合は、各直線状パターンを延長した場合に構成される四角枠状のパターンの外側の辺で構成される長方形領域を指す。図２に示す実施形態の場合、１ターンに延長した場合に形成されるコイル断面は矩形であるが、必ずしも矩形に限定されるものではない。
【００３５】
第１のコイルパターンＬｈｓ１ｄ（Ｌｈｓ２ｄ）を１ターンに延長した場合に形成される第１のコイル断面が、第２のコイルパターンＬｈｓ１ｃ（Ｌｈｓ２ｃ）を１ターンに延長した場合に形成される第２のコイル断面よりも小さくなるようにしてある。すなわち、言い換えれば、二つのコイルパターンのうち、コイル断面が相対的に小さいコイルパターンが第１のコイルパターンである。しかも、積層基板の積層方向から見て、第１のコイル断面が第２のコイル断面からはみ出さないようにしてある。言い換えれば、各コイルパターンを１ターンに延長した場合において、積層方向から見た第１のコイルパターンの外周が、第２のコイルパターンの外周よりも内側になるように配置されている。これらにより、インダクタンス素子を形成する第１のコイルパターンＬｈｓ１ｄ（Ｌｈｓ２ｄ）および第２のコイルパターンＬｈｓ１ｃ（Ｌｈｓ２ｃ）の積層方向から見た重なりを低減し、インダクタンス配線間の寄生容量を抑制できるため、広帯域なハイパスフィルタを実現できる。第１のコイルパターンと第２のコイルパターンの一部が重なっていても、第１のコイル断面を第２のコイル断面よりも小さくして、第２のコイル断面からはみ出さないようにすれば、寄生容量低減の効果を発揮する。図２に示す構成では、さらに第１のコイルパターンＬｈｓ１ｄ（Ｌｈｓ２ｄ）と第２のコイルパターンＬｈｓ１ｃ（Ｌｈｓ２ｃ）自体が、ビア電極に係る部分を除き、積層方向から見て重ならないように配置されている。かかる構成によって寄生容量抑制の効果がさらに高められている。なお、１／２ターン以下のコイルパターンを各誘電体層に形成してこれらを接続することによって、隣接する誘電体層間でのコイルパターンの重なりを回避することも可能であるが、この場合は螺旋状のコイルを形成するために多くの誘電体層が必要となるためハイパスフィルタの小型化を図ることができない。
【００３６】
図２に示す実施形態では、さらに第７層には前記第２のコイルパターンよりもコイル断面の小さい第１のコイルパターンＬｈｓ１ｂおよびＬｈｓ２ｂが形成され、第６層には第７層の第１のコイルパターンＬｈｓ１ｂおよびＬｈｓ２ｂよりもコイル断面が大きい第２のコイルパターンＬｈｓ１ａおよびＬｈｓ２ａが形成されている。第６層から第９層にかけては、積層基板の積層方向において、第１のコイルパターンと第２のコイルパターンが異なる誘電体層に交互に配置されるとともに、互いに直列接続されて螺旋状のコイルを形成している。すなわち、コイル断面の大きさが相対的に異なるコイルパターンが、コイル断面が大小交互になるように配置されている。第１のコイルパターンと第２のコイルパターンとの重なりを抑制しつつ、第１のコイルパターンまたは第２のコイルパターンのうち少なくとも一方を複数有する構成によって、ハイパスフィルタのインダクタンス素子の高インダクタンス化を図りつつも、ハイパスフィルタの小型、広帯域化を実現することが可能である。なお、異なる層に形成された第１のコイルパターン同士および異なる層に形成された第２おコイルパターン同士は必ずしも同じコイル断面を有する必要はない。ただし、異なる層に形成された第１のコイルパターン同士および／または異なる層に形成された第２おコイルパターン同士のコイル断面が異なるようにすると寄生容量のいっそうの抑制が図られる。図２に示す実施形態では、第７層に形成された第１のコイルパターンＬｈｓ１ｂ（Ｌｈｓ２ｂ）と第９層に形成された第１のコイルパターンＬｈｓ１ｄ（Ｌｈｓ２ｄ）とでは、コイルパターンの少なくとも１／２ターンの部分で重ならないようしてあり、コイル断面が異なっている。
【００３７】
一方、必要とされる特性によって第１のコイルパターンと第２のコイルパターンに係る構成を簡略化して小型化を図ることも可能である。図４には螺旋状のコイルと接地容量電極の部分だけを抜き出した例を示す。図４（ａ）に示す実施形態は、図２に示した実施形態の第６層と第７層のコイルパターンを省略して、第１のコイルパターンと第２のコイルパターンをそれぞれ一つずつで構成した実施形態である。また、図４（ｂ）に示す実施形態は、図２に示した実施形態の第６層のコイルパターンを省略して、第１のコイルパターンを二つ、第２のコイルパターンを一つ用いて構成した実施形態である。コイルパターンよりも上層に形成する容量電極の形状は第８層に形成されたコイルパターンとの接続の仕方に応じて変更すればよい。
【００３８】
図２または図４に示す実施形態ではコイル断面の大小関係は、接地容量側から、小、大、小、大の順になっているが、大、小、大、小の順にすることもできる。しかしながら、螺旋状のコイルのうち、インダクタンス素子に直列接続した接地容量素子を形成する容量電極に最も近い部分が、図２または図４に示す実施形態のように、コイル断面の小さい第１のコイルパターンであることが好ましい。図２または図４に示す実施形態では、インダクタンス素子に直列接続した接地容量素子を形成する容量電極Ｃｈｓ２、Ｃｈｓ４は、積層基板の積層方向から見て、第２のコイル断面（積層方向に垂直な方向における螺旋状コイルの最大占有領域）と重なるように配置することで、積層方向に垂直な方向でのハイパスフィルタの占有面積の低減を図っている。この場合、接地容量素子を形成する容量電極Ｃｈｓ２及びＣｈｓ４やその下方に形成されているグランド電極と対向することで生じるインピーダンスの変化を抑えるためには、インダクタンス素子に直列接続した接地容量素子を形成する容量電極に最も近いコイルパターンは、より小さい方が好ましい。容量電極Ｃｈｓ２、Ｃｈｓ４と第２のコイル断面とは一部が重なっていればよいが、図２の例のように容量電極Ｃｈｓ２、Ｃｈｓ４全体が第２のコイル断面と重なることがより好ましい。
【００３９】
複数のインダクタンス素子を用いて構成されたハイパスフィルタの場合、上述のインダクタンス素子に係る構成および以下に示す容量素子に関する構成は、少なくとも一つのインダクタンス素子に係る部分が備えていればよいが、全てのインダクタンス素子に係る部分が備えていることがより好ましい。
【００４０】
また、図２に示す実施形態では、入出力端子Ｔｉｎ／Ｔｏｕｔ間の信号経路に直列接続された容量素子Ｃ４１、Ｃ４３およびＣ４５を形成する複数の容量電極は第６層から第９層に形成された螺旋状のコイルとは異なる誘電体層（第２層〜第５層）に形成されている。ここで、螺旋状のコイルを形成するコイルパターンのうち積層基板の積層方向から見て複数の容量電極に最も近いコイルパターンＬｈｓ１ａおよびＬｈｓ２ａは、第６層における左端のパターン部分、右端のパターン部分および下端側のパターン部分が、複数の容量電極のうち積層基板の積層方向から見て螺旋状のコイルに最も近い容量電極Ｃｈｓ３ｆおよびＣｈｓ３ｇと重ならないようになっている。かかる構成によって、インダクタンス素子のコイルパターンと容量素子の電極との間の寄生容量が抑制される。すなわちコイルパターンＬｈｓ１ａの直交する三つの直線状の各パターン部分が、その直線部分全体に渡って容量電極Ｃｈｓ３ｆと重なることがないようにしてある。かかる構成がより好ましいが、コイルパターンＬｈｓ１ａの少なくとも１／２ターンのコイル部分が、容量電極Ｃｈｓ３ｆと重ならないようにすれば、寄生容量抑制の効果が発揮される。図２に示す実施形態では、容量電極Ｃｈｓ３ｆのうちコイルパターンＬｈｓ１ａと重なる部分においても、該重なる部分に係るコイルパターンＬｈｓ１ａの延設方向（図の上下方向）の幅を、他の部分の幅よりも小さくして、寄生容量のいっそうの抑制を図っている。かかる構成は容量電極Ｃｈｓ３ｇとコイルパターンＬｈｓ２ａの関係においても同様である。
【００４１】
また、一端を入出力端子Ｔｉｎ／Ｔｏｕｔ間の信号経路に接続し、他端を接地した前記インダクタンス素子を複数備えた図２に示す実施形態では、インダクタンス素子Ｌ４１を構成するコイルパターンとインダクタンス素子Ｌ４２を構成するコイルパターンは同じ誘電体層（第６層〜第９層）に形成されている。接地容量素子Ｃ４２およびＣ４４を形成する容量電極も同じ第１０層に形成されている。また、入出力端子Ｔｉｎ／Ｔｏｕｔ間の信号経路に接続された容量素子Ｃ４１およびＣ４５を形成する容量電極も同じ誘電体層（第２層〜第５層）に形成されている。ハイパスフィルタを構成する回路の段数を増加させて広帯域化、高減衰量化を図る場合、上記構成を用いて、各インダクタンス素子Ｌ４１、Ｌ４２の螺旋状のコイルを積層方向の垂直な方向に並設することで、ハイパスフィルタの小型化が図られとともに、各段の間の寄生容量を低減にも寄与する。ここで並設とは、前記各インダクタンス素子の前記螺旋状のコイルを、近接させて一列に揃え、並べて設けることを言う。
【００４２】
ハイパスフィルタを構成する各インダクタンス素子のコイルの巻回方向はこれを特に限定するものではないが、図２に示す実施形態では、各インダクタンス素子の螺旋状コイルの磁界発生方向は、隣接したインダクタンス素子Ｌ４１、Ｌ４２同士で逆方向になっている。各インダクタンス素子の螺旋状コイルを隣接させ、各インダクタンス素子同士で磁界結合させる事により、所望の帯域を減衰させる事も可能である。
【００４３】
図２に示す実施形態では、隣接したインダクタンス素子同士において、同じ誘電体層に配置された第１のコイルパターン同士（Ｌｈｓ１ｄおよびＬｈｓ２ｄ、Ｌｈｓ１ｂおよびＬｈｓ２ｂ）および第２のコイルパターン同士（Ｌｈｓ１ｃおよびＬｈｓ２ｃ、Ｌｈｓ１ａおよびＬｈｓ２ａ）は、その間の中心線に対して実質的に線対称に形成されている。これにより入出力における反射特性が対称になるため、設計が容易になる。ここで、実質的に線対称とは、完全な線対称に拘泥するものではなく、コイル特性に影響しないパターン間の接続部分や製造上のばらつき等による対称性からのずれは許容する趣旨である。
【００４４】
図５に本発明に係るハイパスフィルタの他の実施形態を示す。この実施態様のハイパスフィルタは、図１（ｄ）の等価回路に対応する。図５の第１層〜第９層に係る構成は図２に示す実施形態と同様であるので説明を省略する。図５に示す実施形態では、図２に示す実施形態と同様にインダクタンス素子Ｌ４１、Ｌ４２にそれぞれ直列接続した他の容量素子Ｃ４２、Ｃ４４を有し、該容量素子を形成する容量電極Ｃｈｓ２、Ｃｈｓ４が、積層基板の積層方向から見てＬｈｓ１ｃ、Ｌｈｓ２ｃに係る第２のコイル断面と重なるように配置されて小型化が図られている。ただし、該容量電極Ｃｈｓ２、Ｃｈｓ４に係る構成が図２に示す実施形態と異なる。すなわち図５に示す実施形態では、更に、前記螺旋状のコイル（Ｌｈｓ１ａ〜Ｌｈｓ１ｄ、Ｌｈｓ２ａ〜Ｌｈｓ２ｄ）と容量電極Ｃｈｓ２、Ｃｈｓ４との間の第１０層はグランド電極が配置されており、インダクタンス素子のコイルパターンと接地容量を形成する容量電極間で形成される寄生容量の低減が図られている。第１０層には第９層のコイルパターンと第１１層の容量電極とを接続するためのビア電極の周囲を除き、積層方向から見て螺旋状のコイルと重なるように、ハイパスフィルタを形成した誘電体層部分全体に渡ってグランド電極が形成されている。また、第１２層にもハイパスフィルタを形成した誘電体層部分全体に渡ってグランド電極が形成されている。容量電極Ｃｈｓ２、Ｃｈｓ４はグランド電極で挟み込まれており、大きな容量形成することができるため、容量形成の自由度が上がる。なお、第１２層に形成されたグランド電極は省略してもよい。
【００４５】
本発明に係るハイパスフィルタは、ハイパスフィルタ単体として構成してもよいが、ハイパスフィルタが必要な高周波回路に使用してもよい。該高周波回路は、例えば、複数の誘電体層に電極パターンを形成してなる積層体と、前記積層体の表面に搭載された半導体素子やインダクタなどの素子とを具備し、通信装置に用いられる高周波回路を有する高周波モジュールである。高周波回路が有するハイパスフィルタとして本発明に係るハイパスフィルタを用いる。
【００４６】
高周波モジュールとしては、例えば、無線LANなどの無線通信の送受信を切り換えるアンテナスイッチモジュールやアンテナスイッチモジュールと高周波増幅器モジュールを一体化した複合モジュールなどが挙げられる。かかる高周波モジュールの代表的な構成は、アンテナと接続する少なくとも一つのアンテナ端子と、送信信号が入力される少なくとも一つの送信端子と、受信信号が出力される少なくとも一つの受信端子と、前記アンテナ端子と前記送信端子又は前記受信端子との接続を切り換える少なくとも一つのスイッチ回路とを有する高周波モジュールである。
【００４７】
図６に、本発明に係る高周波モジュールの一例として、周波数帯域の異なる二つの通信システムの送受信の切り換えに用いられる高周波スイッチモジュールを示した。２.４ＧＨｚ帯と５ＧＨｚ帯の無線ＬＡＮを通信システムの例にしている。アンテナ端子Ａｎｔと、各通信システムの送信端子ＴＸ５、ＴＸ２.４および受信端子ＲＸ５、ＲＸ２.４と、前記アンテナ端子Ａｎｔに接続された送受信経路を送信端子ＴＸ５、ＴＸ２.４に接続された送信経路と受信端子ＲＸ５、ＲＸ２.４に接続された受信経路とに切り換える高周波スイッチ回路ＳＰＤＴを有する。そして、二つの通信システムの信号が流れる、前記送受信経路および前記受信経路の少なくとも一方に、２.４ＧＨｚ帯と５ＧＨｚ帯の二つの通信システムの周波数帯域を通過帯域とする、本発明に係るハイパスフィルタを配置したものである。高周波スイッチ回路ＳＰＤＴの切り換え端子側には送信側の分波回路ＤＩＰ１と受信側の分波回路ＤＩＰ２が接続され、該分波回路によって送信経路および受信経路が周波数の異なる通信システム毎の経路に分岐される。送信側分波回路ＤＩＰ１と送信端子ＴＸ５、ＴＸ２.４との間には通信帯域毎に高周波増幅回路ＰＡ１、ＰＡ２が接続され、さらに高周波増幅回路ＰＡ１、ＰＡ２と送信端子ＴＸ５、ＴＸ２.４との間にはバンドパスフィルタＢＰＦ１、ＢＰＦ３が接続されている。一方、高周波スイッチ回路ＳＰＤＴと受信側分波回路ＤＩＰ２の間には二つの通信システムの受信信号を増幅する低雑音増幅器ＬＮＡが接続されている。受信側分波回路ＤＩＰ２と受信端子ＲＸ５、ＲＸ２.４との間にはバンドパスフィルタＢＰＦ２、ＢＰＦ４が接続されている。なお、５ＧＨｚ帯の送信端子および受信端子は、バランが接続されて、平衡端子になっている。ただし、高周波増幅回路やバンドパスフィルタ、バラン等、ハイパスフィルタの配置に係る構成以外の部分は必要とされる機能・特性に応じて適宜省略、変更すればよい。
【００４８】
図６に示す高周波モジュールに用いるハイパスフィルタの等価回路はこれを特に限定するものではないが、アンテナ端子Ａｎｔと高周波スイッチ回路ＳＰＤＴの間に設けられるハイパスフィルタＨＰＦ１は、図１（ｃ）に示された回路がより好適であり、高周波モジュールやその後段に設けられるＩＣ等をＥＳＤ電圧から保護すると共に、通信帯域外の不要信号を減衰させる。また、高周波スイッチ回路ＳＰＤＴと低雑音増幅器ＬＮＡとの間に設けられるハイパスフィルタＨＰＦ２は、図１（ｄ）に示された回路がより好適であり、受信帯域外における不要な信号を減衰させる。周波数帯域の異なる二つの通信システムの信号が流れる信号経路に配置するハイパスフィルタには、広帯域特性が必要とされるため、広帯域化に有利な本発明に係るハイパスフィルタを好適に用いることができる。本発明に係るハイパスフィルタの構成は、通信システムが二つの場合に限らず、周波数帯域の異なる二以上の通信システムを扱う高周波モジュールに適用可能である。すなわち、二以上の通信システムの信号が流れる、送受信経路および受信経路の少なくとも一方に、二以上の通信システムの周波数帯域を通過帯域とする本発明に係るハイパスフィルタを用いればよい。
【００４９】
図６に示すハイパスフィルタＨＰＦ１とハイパスフィルタＨＰＦ２とは、積層基板内の同じ誘電体層に形成されていることが好ましい。すなわち、二つの通信システムの信号が流れる、送受信経路および受信経路に本発明に係るハイパスフィルタＨＰＦ１、ＨＰＦ２を配置するとともに、送受信経路に配置したハイパスフィルタＨＰＦ１の各コイルパターンと受信経路に配置したハイパスフィルタＨＰＦ２の各コイルパターンは、積層基板の同じ誘電体層に形成されていることが好ましい。本発明に係るハイパスフィルタは、複数の誘電体層にコイルパターンを構成するが、複数のハイパスフィルタを構成するために必要な誘電体総数を必要最小限に減らすことができる。かかる構成によれば、複数のハイパスフィルタを内蔵した高周波モジュールの小型化に寄与する。
【００５０】
本発明に係るハイパスフィルタは高周波スイッチモジュールだけではなく、他の高周波モジュールにも広く適用可能である。また、本発明に係るハイパスフィルタおよびそれを用いた高周波モジュールは、各種通信装置にも展開することが可能である。特に高周波を扱う、携帯電話機、Bluetooth（登録商標）通信機器、無線ＬＡＮ通信機器(802.11a/b/g/n)、WIMAX(802.16e)、IEEE802.20(I-burst)などにも応用することが可能である。例えば、２．４ＧＨｚ帯無線ＬＡＮ（ＩＥＥＥ８０２．１１ｂおよび／あるいはＩＥＥＥ８０２．１１ｇ）と５ＧＨｚ帯無線ＬＡＮ（ＩＥＥＥ８０２．１１ａ）の二つの通信システムを共用可能な高周波フロントエンドモジュールあるいはＩＥＥＥ８０２．１１ｎの規格に対応可能な高周波フロントエンドモジュールとなし、これを備えた小型のマルチバンド通信機器を実現することが出来る。
【００５１】
通信システムは上記した周波数帯域や通信規格に限るものではなく各種通信システムに利用可能である。また、二つの通信システムだけではなく、例えば分波回路を更に多段に分岐する態様をとることにより、より多数の通信システムに対応可能となる。
【００５２】
マルチバンド通信機器としては、例えば携帯電話に代表される無線通信機器、パーソナルコンピュータ（ＰＣ）、プリンタやハードディスク、ブロードバンドルータ等のＰＣの周辺機器、ＦＡＸ、冷蔵庫、標準テレビ（ＳＤＴＶ）、高品位テレビ（ＨＤＴＶ）、カメラ、ビデオ、等の家庭内電子機器などに展開が出来る。
【００５３】
本発明に係る積層型のハイパスフィルタおよび高周波モジュールは、例えば１０００℃以下で低温焼結が可能なセラミック誘電体材料ＬＴＣＣ（Low Temperature Co-fired Ceramics）からなり、厚さが１０μｍ〜２００μｍのグリーンシートに、低抵抗率のＡｇやＣｕ等の導電ペーストを印刷して所定の電極パターンを形成し、複数のグリーンシートを適宜一体的に積層し、焼結することにより製造することが出来る。前記誘電体材料としては、例えばＡｌ、Ｓｉ、Ｓｒを主成分として、Ｔｉ、Ｂｉ、Ｃｕ、Ｍｎ、Ｎａ、Ｋを副成分とする材料や、Ａｌ、Ｓｉ、Ｓｒを主成分としてＣａ、Ｐｂ、Ｎａ、Ｋを副成分とする材料や、Ａｌ、Ｍｇ、Ｓｉ、Ｇｄを含む材料や、Ａｌ、Ｓｉ、Ｚｒ、Ｍｇを含む材料が用いられ、誘電率は５〜１５程度の材料を用いる。
【００５４】
なお、積層基板を構成する誘電体層には、セラミック誘電体材料の他に、樹脂材料や樹脂とセラミック誘電体粉末を混合してなる複合材料を用いることも可能である。また、前記セラミック積層基板をＨＴＣＣ（高温同時焼成セラミック）技術を用いて作製してもよい。すなわち、Ａｌ２Ｏ３を主体とする誘電体材料と、タングステンやモリブデン等の高温で焼結可能な金属導体を用いてセラミック積層基板を構成しても良い。セラミック積層基板でハイパスフィルタを構成する場合は、各層には、インダクタンス素子用、容量素子用、端子・配線用、及びグランド電極用のパターン電極が適宜構成されて、層間にはビア導体が形成されて、所望の回路が構成される。
【図面の簡単な説明】
【００５５】
【図１】本発明に係るハイパスフィルタの等価回路の例である。
【図２】本発明に係るハイパスフィルタの実施形態を示す積層パターン図である。
【図３】コイルパターンの位置関係及びコイル断面を示す図である。
【図４】本発明に係るハイパスフィルタの他の実施形態のコイルパターンを示す積層パターン図である。
【図５】本発明に係るハイパスフィルタの更に別の実施形態を示す積層パターン図である。
【図６】本発明に係る高周波モジュールの実施形態を示す回路ブロック図である。
【図７】従来の高周波モジュールを示す回路図である。
【図８】従来の高周波モジュールの積層パターン図である。
【符号の説明】
【００５６】
Ｔｉｎ、Ｔｏｕｔ：入出力端子
Ｃ１１、Ｃ２１、Ｃ２２、Ｃ３１、Ｃ３２、Ｃ４１〜Ｃ４５：容量素子
Ｌ１１、Ｌ２１、Ｌ３１、Ｌ３２、Ｌ４１、Ｌ４２：インダクタンス素子
Ｃｈｓ１ａ、Ｃｈｓ１ｂ：容量電極
Ｃｈｓ２：容量電極
Ｃｈｓ３ａ、Ｃｈｓ３ｃ、Ｃｈｓ３ｅ、Ｃｈｓ３ｇ：容量電極
Ｃｈｓ４：容量電極
Ｃｈｓ５ａ、Ｃｈｓ５ｂ：容量電極
ＧＮＤ：グランド電極
Ｌｈｓ１ｂ、Ｌｈｓ１ｄ、Ｌｈｓ２ｂ、Ｌｈｓ２ｄ：第１のコイルパターン
Ｌｈｓ１ａ、Ｌｈｓ１ｃ、Ｌｈｓ２ａ、Ｌｈｓ２ｃ：第２のコイルパターン
Ａｎｔ：アンテナ端子
ＤＩＰ１、ＤＩＰ２：分波回路
ＨＰＦ１、ＨＰＦ２：ハイパスフィルタ
ＬＮＡ：低雑音増幅器
ＰＡ１、ＰＡ２：高周波増幅回路
ＳＰＤＴ：高周波スイッチ回路
ＢＡＬ１、ＢＡＬ２：バラン
ＢＰＦ１〜４：バンドパスフィルタ
【図１】
2010041316.tif 000003
【図２】
2010041316.tif 000004
【図３】
2010041316.tif 000005
【図４】
2010041316.tif 000006
【図５】
2010041316.tif 000007
【図６】
2010041316.tif 000008
【図７】
2010041316.tif 000009
【図８】
2010041316.tif 000010