(57)【要約】【課題】チューナにおける低騒音増幅回路の改善を図る。【解決手段】本開示は、チューナにおける低騒音増幅回路に関する。この回路は、信号入力端子と信号出力端子との間に取り付けられた高周波（ＲＦ）増幅トランジスタ（ＴＲ）（Ｑ１）と、高周波増幅トランジスタ（Ｑ１）にバイアス電圧として入力された内部電圧を印加する内部電圧入力端子と、内部電圧入力端子から高周波増幅トランジスタ（Ｑ１）に印加されるバイアス電圧のスイッチングを行うことによって、高周波増幅トランジスタ（Ｑ１）のバイアスを制御するポートと、を有する。【選択図】図１
2010068521.tif 000002
【特許請求の範囲】
【請求項１】
信号入力端子と信号出力端子との間に取り付けられた高周波（ＲＦ）増幅トランジスタ（ＴＲ）（Ｑ１）と、
前記高周波増幅トランジスタ（Ｑ１）にバイアス電圧として入力される内部電圧を印加する内部電圧入力端子と、
前記内部電圧入力端子から前記高周波増幅トランジスタ（Ｑ１）に印加されるバイアス電圧のスイッチングを行うことによって、前記高周波増幅トランジスタ（Ｑ１）のバイアスを制御するポートと、を有する、チューナにおける低雑音増幅（ＬＮＡ）回路。
【請求項２】
前記高周波増幅トランジスタ（Ｑ１）は、トランジスタであり、
前記内部電圧入力端子は、前記トランジスタのコレクタ端子に内部電圧を印加し、
前記ポートは、前記トランジスタのベース端子に接続される、請求項１に記載の回路。
【請求項３】
直列に接続されたコンデンサが、前記トランジスタのコレクタ端子と前記ポートとの間に接続される、請求項２に記載の回路。
【請求項４】
抵抗器が、前記トランジスタのコレクタ端子と前記ポートとの間と、前記トランジスタのベース端子と前記ポートとの間とにそれぞれ接続される、請求項２に記載の回路。
【請求項５】
ダイオードが、前記信号入力端子と前記トランジスタのベース端子との間と、前記信号出力端子と前記トランジスタのコレクタ端子との間とにそれぞれ接続される、請求項２に記載の回路。
【請求項６】
一方の側は、ダイオードを介して前記信号入力端子と前記トランジスタのベース端子との間に接続され、
他方の側は、ダイオードを介して前記信号出力端子と前記トランジスタとの間に接続され、
前記回路は、前記内部電圧入力端子から内部電圧を受信する信号線を有する、請求項２に記載の回路。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願への参照
本出願は、２００８年９月８日に出願された韓国特許出願第１０−２００８−００８８４３８号に基づいて優先権を主張するものであり、この開示をすべて参照することによって本明細書中に組み込むものとする。
【０００２】
本開示は、チューナにおける低騒音増幅回路に関する。
【背景技術】
【０００３】
一般に、チューナ内の復調器は、受信信号の強度を決定し、ＲＦ  ＡＧＣ（高周波自動利得制御）の結果の電圧をＬＮＡ（Low Noise Amplifier（低雑音増幅器））に送る。これによって、ＬＮＡは、選択的に増幅処理を実行する。
【０００４】
従来のＬＮＡは、ＲＦ信号入力端子とＲＦ信号出力端子との間に増幅トランジスタを有する。この場合、チューナの外部の制御電圧が、トランジスタのバイアス電圧として印加される。また、ＬＮＡの増幅処理を実行しない場合、チューナ内の内部電圧は、ＲＦ信号入力端子のＲＦ信号をＲＦ信号出力端子に迂回させる信号線に印加される。
【０００５】
すなわち、従来のＬＮＡを内蔵したチューナを制御するには、電圧および電流を外部から供給しなければならない。このため、電圧を供給するのにレギュレータを使用する。しかしながら、この方法では、電源の外からの電源供給によって電源ノイズが発生し、プラズマディスプレイの場合、サステイン（sustain）が起きる。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本開示の例示の実施形態に係るＬＮＡ（Low Noise Amplifier（低雑音増幅））回路によれば、外部からの電源供給による電源ノイズの流入またはサステインを防止することができる。
【０００７】
しかしながら、本明細書における特定の実施形態についての記載は、本開示を開示された特定の形式に限定するものではないこと、および、当業者であれば、本明細書に記載されていない他の技術的主題を明確に理解することができることを理解されたい。
【課題を解決するための手段】
【０００８】
本開示の一般的形態において、チューナにおける低雑音増幅（ＬＮＡ）回路は、信号入力端子と信号出力端子との間に取り付けられた高周波（ＲＦ）増幅トランジスタ（ＴＲ）（Ｑ１）と、高周波増幅トランジスタ（Ｑ１）にバイアス電圧として入力される内部電圧を印加する内部電圧入力端子と、内部電圧入力端子から高周波増幅トランジスタ（Ｑ１）に印加されるバイアス電圧のスイッチングを行うことによって、高周波増幅トランジスタ（Ｑ１）のバイアスを制御するポートと、を有する。
【発明の効果】
【０００９】
本発明の例示の実施形態に係るチューナにおける低騒音増幅回路は、内部電圧のみで回路を駆動するため、外部から電圧を供給する装置を省くことができ、構成を簡略化できるという利点を有する。
外部からの電圧供給に起因する電源ノイズの流入またはサステインを防止することができるという他の利点もある。
【図面の簡単な説明】
【００１０】
【図１】本発明の例示の実施形態に係るチューナにおける低騒音増幅回路の概略図である。
【発明を実施するための形態】
【００１１】
次に、本発明の一般的概念の実施形態について詳細に述べる。これらの実施形態の実施例は、添付の図面に示されている。この図面において、同様の参照番号は、同様の要素を参照している。しかしながら、本発明の一般的概念は、多様な形で実現することができるので、本明細書で詳細に説明されている実施例に限定されると理解すべきでない。むしろ、これらの実施形態を提供するのは、十分かつ完全な本開示によって、本発明の一般的概念の範囲を当業者に完全に伝えるためである。
【００１２】
説明を容易にするため、図１に、本発明の例示の実施形態に係るチューナにおけるＬＮＡ（低雑音増幅）回路の概略図を示す。
ＬＮＡ回路は、ＲＦ信号入力端子１０とＲＦ信号出力端子２０との間に高周波（ＲＦ）増幅トランジスタ（ＴＲ）（Ｑ１）を有してもよい。ここで、高周波増幅トランジスタ（Ｑ１）は、一種のダイオードスイッチである。
【００１３】
ダイオード（Ｄ２）は、高周波増幅トランジスタ（Ｑ１）のベース端子とＲＦ信号入力端子１０との間に取り付けられる。このとき、ダイオード（Ｄ２）のアノードは、高周波増幅トランジスタ（Ｑ１）のベース端子に接続され、ダイオード（Ｄ２）のカソードは、ＲＦ信号入力端子１０に接続される。
【００１４】
コンデンサ（Ｃ１、Ｃ２）は、ダイオード（Ｄ２）のカソードとＲＦ信号入力端子１０との間に直列に接続される。そして、インダクタ（Ｌ１）の一端は、コンデンサ（Ｃ１、Ｃ２）の間に接続される。一方、インダクタ（Ｌ１）の他の一端は、接地する。
【００１５】
インダクタ（Ｌ２）の一端は、コンデンサ（Ｃ２）とダイオード（Ｄ２）との間に接続される。そして、インダクタ（Ｌ２）の他の一端は、コンデンサ（Ｃ３）および抵抗器（Ｒ４）に並列に接続される。一方、コンデンサ（Ｃ３）および抵抗器（Ｒ４）の他の一端は、接地する。
【００１６】
コンデンサ（Ｃ４）は、ダイオード（Ｄ２）のアノードと高周波増幅トランジスタ（Ｑ１）のベース端子との間に直列に接続される。そして、抵抗器（Ｒ６）の一端は、コンデンサ（Ｃ４）と高周波増幅トランジスタ（Ｑ１）のベース端子の間に接続される。一方、抵抗器（Ｒ６）の他の一端は、接地する。
【００１７】
ダイオード（Ｄ１）は、高周波増幅トランジスタ（Ｑ１）のコレクタ端子とＲＦ信号出力端子２０との間に接続される。このとき、ダイオード（Ｄ１）のアノードは、高周波増幅トランジスタ（Ｑ１）のコレクタ端子に接続される。一方、ダイオード（Ｄ１）のカソードは、ＲＦ信号出力端子２０に接続される。
【００１８】
抵抗器（Ｒ１０）は、ダイオード（Ｄ１）のアノードと高周波増幅トランジスタ（Ｑ１）のコレクタ端子との間に直列に接続される。そして、コンデンサ（Ｃ７）は、ダイオード（Ｄ１）のカソードとＲＦ信号出力端子２０との間に直列に接続される。
抵抗器（Ｒ１１）の一端は、ダイオード（Ｄ１）とコンデンサ（Ｃ７）との間に接続される。一方、抵抗器（Ｒ１１）の他の一端は、接地する。
【００１９】
高周波増幅トランジスタ（Ｑ１）のベース端子およびコレクタ端子は、内部電圧入力端子３０からバイアス電圧を受信するよう構成される。この場合、抵抗器（Ｒ８）、インダクタ（Ｌ３）、インダクタ（Ｌ４）、抵抗器（Ｒ７）およびコンデンサ（Ｃ５）は、高周波増幅トランジスタ（Ｑ１）のベース端子と内部電圧入力端子３０との間に直列に接続される。そして、高周波増幅トランジスタ（Ｑ１）のコレクタ端子は、インダクタ（Ｌ３）とインダクタ（Ｌ４）との間に接続される。
【００２０】
さらに、ダイオード（Ｄ３）のカソードは、コンデンサ（Ｃ２）とダイオード（Ｄ２）との間に接続される。一方、ダイオード（Ｄ３）のアノードは、ダイオード（Ｄ４）のアノードに接続される。そして、ダイオード（Ｄ４）のカソードは、ダイオード（Ｄ１）とコンデンサ（Ｃ７）との間に接続される。
【００２１】
ダイオード（Ｄ３）とダイオード（Ｄ４）との間に、抵抗器（Ｒ２）および抵抗器（Ｒ３）の各々の一端が接続される。そして、抵抗器（Ｒ２）の他の一端は、接地する。また、抵抗器（Ｒ３）の他の一端は、一般に、抵抗器（Ｒ８）の一端と内部電圧入力端子３０との間に接続される。
【００２２】
本開示の例示の実施形態には、内部電圧入力端子３０から高周波増幅トランジスタ（Ｑ１）のベース端子およびコレクタ端子へのバイアス電圧のスイッチングを行うことによって、高周波増幅トランジスタ（Ｑ１）の動作を制御するポート４０が含まれる。
【００２３】
ポート４０は、高周波増幅トランジスタ（Ｑ１）のベース端子、コンデンサ（Ｃ５）の一端、コンデンサ（Ｃ４）の一端および抵抗器（Ｒ６）の一端と、直列に接続された抵抗器（Ｒ５）を介して接続される。同時に、ポート４０は、コンデンサ（Ｃ４）の他の一端とダイオード（Ｄ２）のアノードとの間に抵抗器（Ｒ１）を介して接続される。
【００２４】
さらに、ポート４０は、直列に接続された抵抗器（Ｒ１２）を介して高周波増幅トランジスタ（Ｑ１）のコレクタ端子側の抵抗器（Ｒ１０）とダイオード（Ｄ１）との間に接続される。そして、コンデンサ（Ｃ８）は、抵抗器（Ｒ１０）と抵抗器（Ｒ１２）との間に接続される。
【００２５】
ポート４０は、チューナ内の集積回路によってＯＮ／ＯＦＦを切り換えるが、例えば、ＭＯＰＬＬ  ＩＣ（Mixer Oscillator Phase Locked Loop Integrated Circuit（ミキサオシレータフェーズロックループ集積回路）などによって制御してもよい。
次に、添付図面を参照しながら、このように構成された本開示の例示の実施形態の動作の効果について記載する。
【００２６】
ポート４０がＯＮの場合、内部電圧入力端子３０から印加された内部電圧によって、ダイオード（Ｄ１）およびダイオード（Ｄ２）に電流が流れる。また、バイアス電圧は、高周波増幅トランジスタ（Ｑ１）のベース端子に印加される。これによって、高周波増幅トランジスタ（Ｑ１）が起動されて増幅処理を行う。
このとき、ダイオード（Ｄ３）およびダイオード（Ｄ４）は、逆のバイアスによって遮断される。
【００２７】
ポート４０がＯＦＦの場合、高周波増幅トランジスタ（Ｑ１）のベース端子のベース電圧がゼロになることによって、高周波増幅トランジスタ（Ｑ１）の処理を遮断し、高周波増幅トランジスタ（Ｑ１）の増幅処理を中止する。
【００２８】
このとき、内部電圧入力端子３０から入力された内部電圧は、ダイオード（Ｄ３）のアノードとダイオード（Ｄ４）のアノードとに印加するよう分配されて、ダイオード（Ｄ３）およびダイオード（Ｄ４）に電流を流す。これによって、ＲＦ信号入力端子１０から入力されたＲＦ信号は、ダイオード（Ｄ３）およびダイオード（Ｄ４）の迂回信号線を介してＲＦ信号出力端子の４０に出力される。
【００２９】
上記から明らかなように、本開示の例示の実施形態に係るチューナにおける低騒音増幅回路は、内部電圧入力端子３０を介して入力された内部電圧のみによって動作する。また、バイアスおよび高周波増幅トランジスタ（Ｑ１）の動作は、ポート４０によって制御され、外部電圧を必要としない。
【００３０】
上記で開示された特定の実施例は、例示にすぎない。本開示は、本明細書の教示の恩恵を受ける当業者にとって明らかであってこれらの教示と異なるが同等である様々な方法によって、変更したり実現したりすることができる。よって、本明細書において求める保護は、以下の請求項に記載される通りである。
【符号の説明】
【００３１】
１０    ＲＦ信号入力端子
２０    ＲＦ信号出力端子
３０    内部電圧入力端子
４０    ポート
【図１】
2010068521.tif 000003
【手続補正書】
【提出日】平成21年12月9日(2009.12.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
信号入力端子と信号出力端子との間に取り付けられた高周波増幅トランジスタと、
前記高周波増幅トランジスタにバイアス電圧として入力される内部電圧を印加する内部電圧入力端子と、
前記内部電圧入力端子から前記高周波増幅トランジスタに印加されるバイアス電圧のスイッチングを行うことによって、前記高周波増幅トランジスタのバイアスを制御するポートと、を有する、チューナにおける低雑音増幅回路。
【請求項２】
前記高周波増幅トランジスタは、トランジスタであり、
前記内部電圧入力端子は、前記トランジスタのコレクタ端子に内部電圧を印加し、
前記ポートは、前記トランジスタのベース端子に接続される、請求項１に記載の回路。
【請求項３】
直列に接続されたコンデンサが、前記トランジスタのコレクタ端子と前記ポートとの間に接続される、請求項２に記載の回路。
【請求項４】
抵抗器が、前記トランジスタのコレクタ端子と前記ポートとの間と、前記トランジスタのベース端子と前記ポートとの間とにそれぞれ接続される、請求項２に記載の回路。
【請求項５】
ダイオードが、前記信号入力端子と前記トランジスタのベース端子との間と、前記信号出力端子と前記トランジスタのコレクタ端子との間とにそれぞれ接続される、請求項２に記載の回路。
【請求項６】
一方の側は、ダイオードを介して前記信号入力端子と前記トランジスタのベース端子との間に接続され、他方の側は、ダイオードを介して前記信号出力端子と前記トランジスタとの間に接続される信号線であって、前記内部電圧入力端子から内部電圧を受信する信号線を有する、請求項２に記載の回路。