(57)【要約】【課題】画素からの出力値が一定の値となる前にサンプリングしてしまうことなくサンプリングできる固体撮像装置及び駆動方法を提供する。【解決手段】光電荷を生成及び蓄積するフォトダイオード、光電荷を転送する転送トランジスタ、光電荷が転送されるフローティングディフュージョン及び光電荷を電圧信号に増幅変換する増幅トランジスタとＳＦ．ｐｘを有する受光面画素が受光面にアレイ状に集積され、増幅トランジスタの一方のソースドレインに受光面出力ラインＶｏｕｔ．ｐｘが接続され、これに電流源ＣＳ．ｐｘが形成され、受光面出力ラインにサンプリング部ＳＭが接続され、出力値をサンプリングする際に、受光面出力ラインへの出力直後と比較して出力値が実質的に一定となってからサンプリング部が出力値をサンプリングするように、電流源の電流を調整する電流源調整部ＣＳＡが電流源に接続して形成された構成とする。【選択図】図２
2010056675.tif 000002
【特許請求の範囲】
【請求項１】
光を受光して光電荷を生成及び蓄積するフォトダイオードと、前記フォトダイオードから光電荷を転送する転送トランジスタと、前記転送トランジスタを通じて前記光電荷が転送されるフローティングディフュージョンと、ゲート電極が前記フローティングディフュージョンに接続して形成され、前記フローティングディフュージョン内の光電荷を電圧信号に増幅変換する増幅トランジスタとを有し、受光面にアレイ状に集積された受光面画素と、
前記受光面画素を構成する前記増幅トランジスタの一方のソースドレインにおいて前記受光面画素に接続された受光面出力ラインと、
前記受光面出力ラインに形成された電流源と、
前記受光面出力ラインに接続され、前記受光面出力ラインの出力値をサンプリングするサンプリング部と、
前記電流源に接続して形成され、前記出力値をサンプリングする際に、前記受光面出力ラインへの出力直後と比較して前記出力値が実質的に一定となってから前記サンプリング部が前記出力値をサンプリングするように、前記電流源の電流を調整する電流源調整部と
を有する固体撮像装置。
【請求項２】
前記受光面出力ラインが前記受光面画素のカラムごとに形成され、
前記電流源が前記受光面出力ラインにそれぞれ形成されており、
前記電流源調整部は、複数個の前記電流源の電流を調整する
請求項１に記載の固体撮像装置。
【請求項３】
前記電流源調整部が、
前記受光面の外部または内部に設けられた参照用画素と、
前記参照用画素と前記電流源調整部に接続された参照用出力ラインと、
前記参照用出力ラインからの参照用出力を参照し、前記電流を調整するように前記参照用出力に応じて前記電流源にフィードバックするフィードバック部と
をさらに有する
請求項１または２に記載の固体撮像装置。
【請求項４】
前記参照用画素及び前記参照用出力ラインが前記受光面の外部に形成されている
請求項３に記載の固体撮像装置。
【請求項５】
前記受光面を構成する前記受光面画素の一部が選択されて前記参照用画素として用いられ、
前記参照用画素として用いられる前記受光面画素に接続された前記受光面出力ラインが前記参照用出力ラインとして用いられる
請求項３に記載の固体撮像装置。
【請求項６】
前記参照用画素としてカラムを構成する複数個の参照用画素を有する
請求項３〜５のいずれかに記載の固体撮像装置。
【請求項７】
前記フィードバック部は、前記参照用出力ラインに接続されて前記参照用出力をサンプリングする参照用出力サンプリング部を含み、前記参照用出力サンプリング部で得られた参照用出力に応じて前記電流源にフィードバックする
請求項３〜６のいずれかに記載の固体撮像装置。
【請求項８】
光を受光して光電荷を生成及び蓄積するフォトダイオードと、前記フォトダイオードから光電荷を転送する転送トランジスタと、前記転送トランジスタを通じて前記光電荷が転送されるフローティングディフュージョンと、ゲート電極が前記フローティングディフュージョンに接続して形成され、前記フローティングディフュージョン内の光電荷を電圧信号に増幅変換する増幅トランジスタとを有し、受光面にアレイ状に集積された受光面画素と、
前記受光面画素を構成する前記増幅トランジスタの一方のソースドレインにおいて前記受光面画素に接続された受光面出力ラインと、
前記受光面出力ラインに形成された電流源と、
前記受光面出力ラインに接続され、前記受光面出力ラインの出力値をサンプリングするサンプリング部と
を有する固体撮像装置において、
前記出力値をサンプリングする際に、前記受光面出力ラインへの出力直後と比較して前記出力値が実質的に一定となってから前記サンプリング部が前記出力値をサンプリングするように、前記電流源の電流を調整する工程を有する
固体撮像装置の駆動方法。
【請求項９】
前記固体撮像装置が、前記受光面の外部または内部に設けられた参照用画素と、前記参照用画素と前記電流源調整部に接続された参照用出力ラインとをさらに有し、
前記電流源の電流を調整する工程において、前記参照用出力ラインからの参照用出力を参照し、前記参照用出力に応じて前記電流源にフィードバックして前記電流を調整する
請求項８に記載の固体撮像装置の駆動方法。
【請求項１０】
前記固体撮像装置において、前記参照用画素及び前記参照用出力ラインが前記受光面の外部に形成されている
請求項８または９に記載の固体撮像装置の駆動方法。
【請求項１１】
前記固体撮像装置において、前記受光面を構成する前記受光面画素の一部が選択されて前記参照用画素として用いられ、前記参照用画素として用いられる前記受光面画素に接続された前記受光面出力ラインが前記参照用出力ラインとして用いられる
請求項８または９に記載の固体撮像装置の駆動方法。
【請求項１２】
マトリクス状に配置され、それぞれ出力トランジスタを含む複数の受光素子と、
上記複数の受光素子の各列に対応し、それぞれ上記出力トランジスタに接続されて行毎に上記受光素子の出力信号を読み出すための複数の読み出しラインと、
上記複数の読み出しラインにそれぞれ接続され、上記出力トランジスタに電流を供給するための複数の電流源回路と、
上記複数の読み出しラインにそれぞれ接続され、上記受光素子の出力信号をサンプリングするための複数のサンプリング回路と、
上記読み出しラインに接続され、当該読み出しラインに接続される上記受光素子の出力信号を検出し、当該検出結果に応じて上記電流源回路が上記出力トランジスタに供給する電流を制御する制御回路と、
を有し、
上記サンプリング回路による上記受光素子の出力信号のサンプリング終了時に、上記読み出しラインに現れる上記出力信号が実質的に一定になるように、上記制御回路が上記複数の電流源回路から供給される電流を制御する、
ＣＭＯＳ型固体撮像装置。
【請求項１３】
上記電流源回路がＭＯＳトランジスタを含み、
上記制御回路が上記ＭＯＳトランジスタに印加される電圧を制御する、
請求項１２に記載のＣＭＯＳ型固体撮像装置。
【請求項１４】
上記サンプリングが水平ブランキング期間に行なわれる、
請求項１２または１３に記載のＣＭＯＳ型固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は固体撮像装置及びその駆動方法に関し、特にＣＭＯＳ型の固体撮像装置及びその駆動方法に関する。
【背景技術】
【０００２】
ＣＭＯＳ（Complementary Metal-Oxide-Semiconductor）イメージセンサあるいはＣＣＤ（Charge Coupled Device）イメージセンサなどの画像入力イメージセンサは、その特性向上とともに、例えばデジタルカメラやカメラ付き携帯電話などの用途で需要が拡大してきている。
【０００３】
図１８はＣＭＯＳイメージセンサを構成する１つの画素（ピクセル）ＰＸの等価回路図である。
各画素は、光を受光して光電荷を生成及び蓄積するフォトダイオードＰＤ、フォトダイオードＰＤからの光電荷を転送する転送トランジスタＴ、転送トランジスタＴを通じて光電荷が転送されるフローティングディフュージョンＦＤ、フローティングディフュージョンＦＤに接続して形成され、フローティングディフュージョンＦＤ内の光電荷を排出するためのリセットトランジスタＲＳ、ゲート電極がフローティングディフュージョンＦＤに接続して形成され、フローティングディフュージョンＦＤ内の光電荷を電圧信号に増幅変換する増幅トランジスタ（ソースフォロワ）ＳＦ、及び、増幅トランジスタに直列に接続して形成され、画素を選択するための選択トランジスタＸを有して構成されており、いわゆる４トランジスタ型のＣＭＯＳイメージセンサである。例えば、上記の４つのトランジスタはいずれもｎチャネルＭＯＳトランジスタである。
【０００４】
上記のＣＭＯＳイメージセンサは、上記の構成の画素がアレイ状に複数個集積されており、各画素において、転送トランジスタＴ、リセットトランジスタＲＳのゲート電極に、φT、φＲの各駆動ラインが接続され、また、選択トランジスタＸのゲート電極には行シフトレジスタから駆動される画素選択ラインＳＬ（φX）が接続される。また、リセットトランジスタＲＳと選択トランジスタＸの一方の（出力側）ソースドレインに所定の電源電圧ＶＲが印加され、さらに、増幅トランジスタＳＦの出力側ソースドレインが電流源ＣＳに接続されており、さらに出力ラインＶｏｕｔが接続され、列シフトレジスタにより制御されて電圧信号が出力される。
【０００５】
図１９は上記のＣＭＯＳイメージセンサの全体の回路構成を示す等価回路図である。
受光面において複数個の画素がアレイ状に配置されている。図面上は代表して４個の画素（ＰＸ１〜ＰＸ４）を示しており、この構成の画素の組が行方向及び列方向に繰り返されて構成されている。
各画素ＰＸには行シフトレジスタＳＲVで制御された駆動ライン（φT，φＲ，φX）と、電源電圧ＶＲ及びグラウンドＧＮＤなどが接続されている。
各画素は列シフトレジスタＳＲH及び駆動ライン（φNS，φN）で制御されて、後述のようにして、各画素から、駆動ラインφXCLRによってメモリをクリア可能に構成されたアナログメモリＡＭを経て、電荷信号（Ｓ）＋ＣＦＤノイズ（Ｎ）とＣＦＤノイズ（Ｎ）の各信号がそれぞれのタイミングで各出力ラインに出力される。
【０００６】
図２０は、ＣＭＯＳイメージセンサの各画素からの出力部分に相当する回路図である。
各画素を構成する増幅トランジスタＳＦの出力側ソースドレインがバイアス電流源（以下、電流源とも称する）ＣＳに接続されている。増幅トランジスタＳＦのゲートにフローティングディフュージョンからＶｉｎが入力されると、出力ラインＶｏｕｔから出力電圧に応じた電流Ｉｃｓが電流源ＣＳに流れる。
上記の出力ラインＶｏｕｔは、スイッチＳＷを介してアナログメモリキャパシタＣＡＭに接続されており、スイッチＳＷのオン時に上記の出力電圧に応じた電荷がアナログメモリキャパシタＣＡＭに蓄積される。
また、出力ラインＶｏｕｔには、寄生容量Ｃｌｉｎｅも存在しており、総容量Ｃｔｏｔａｌ＝ＣＡＭ＋Ｃｌｉｎｅとなる。
【０００７】
図２０に示す回路において、出力電圧Ｖｏｕｔは、電流Ｉの関数として下記式（１）で表される。
【０００８】
【数１】
2010056675.tif 000003
【０００９】
出力電圧の下限値は電流源のトランジスタが飽和領域動作をするぎりぎりのところで決まっているため、出力電圧範囲は電流の平方根に比例して減少する。
また、電流が増加すると、消費電力は増大する。
【００１０】
図２１は、上記の式（１）をグラフ化したものであり、入力電圧Ｖｉｎに対する出力ラインＶｏｕｔへの出力電圧を示すグラフである。破線はＶｉｎ＝Ｖｏｕｔの直線である。出力電圧Ｖｏｕｔは、入力電圧Ｖｉｎに対してΔＶ降下しており、式（１）に示されるようにΔＶは√Ｉに比例する。
【００１１】
一方、出力電圧Ｖｏｕｔの値は出力開始の時刻から変動し、出力電圧Ｖｏｕｔが安定するまでに必要な時間は、下記式（２）で表される。
【００１２】
【数２】
2010056675.tif 000004
【００１３】
ここで、Ｖｄａｒｋは垂直信号線とアナログメモリのリセット電圧であり、Ｃｔｏｔａｌは上記のようにＣｔｏｔａｌ＝ＣＡＭ＋Ｃｌｉｎｅである。スピードを計算するときは、スイッチＳＷをオンにして、上記の２つの容量に蓄積された電荷の排出スピードが計算されることになる。
式（２）から、出力に要する時間は、バイアス電流源ＣＳの電流Ｉｃｓが大きいほど早くなることがわかる。
【００１４】
図２２は、上記の式（２）をグラフ化したものであり、出力ラインＶｏｕｔの出力電圧の時間変化を示すグラフである。図中、電流源ＣＳに流れる電流Ｉｃｓの大きさの異なる３つの場合（電流Ｉｃｓが小さい場合（ａ）、中程度の場合（ｂ）、大きい場合（ｃ））について示している。
時刻０の電圧は、入力電圧なしの状態の出力、即ち、暗信号に対応する電圧Ｖｄａｒｋであり、電流Ｉｃｓが大きいほどＶｄａｒｋでは小さく、電流Ｉｃｓが小さいほどＶｄａｒｋでは大きくなる。
【００１５】
また、出力ラインＶｏｕｔの出力電圧は、時刻０の電圧Ｖｄａｒｋから、時間とともに下がってきて、ある電圧で一定の値となる。
時刻０での電圧Ｖｄａｒｋの大小と同様に、一定の値となったときの出力ラインＶｏｕｔの出力電圧は、電流Ｉｃｓが大きいほどＶｄａｒｋでは小さく、電流Ｉｃｓが小さいほどＶｄａｒｋでは大きくなる。
ここで、上記の時刻０での電圧Ｖｄａｒｋから一定の値となるまでの時間が電流Ｉｃｓの大きさによって変わり、電流Ｉｃｓが小さいほど一定の値となるまでの時間が長くなる。
【００１６】
式（１）と式（２）から明らかなように、ソースフォロワの出力電圧範囲や消費電力とスピードはバイアス電流源に関してトレードオフの関係にある。
従来、上記の電流量はＣＭＯＳイメージセンサの設計時に決定される。また、画素を構成するトランジスタは、画素としての特性を最大限にするため、通常のＣＭＯＳトランジスタと構造が異なっている。このため、通常のＣＭＯＳトランジスタに関する知見やシミュレーションを適用できず、実験的、経験的な設計に頼るしかなく、最適化されている状態とは言えない。
【００１７】
例えば、出力ラインＶｏｕｔの出力電圧のサンプリングは、上記のように出力が一定の値となるように入力開始から所定の時間経過後に行うようにしている。この出力電圧のサンプリングは、水平ブランキング期間に行なわれ、サンプリングの時間は、水平ブランキング期間内で許容される最大値に設定され得る。
しかし、電流源の大きさが異なってしまうと、所定の期間の取り方によっては一定の値となる前にサンプリングしてしまう場合がある。
【発明の開示】
【発明が解決しようとする課題】
【００１８】
解決しようとする問題点は、画素からの出力電圧のサンプリングにおいて電流源の大きさが異なることがあり、画素からの出力値が一定の値となる前にサンプリングしてしまうことがある点である。
【課題を解決するための手段】
【００１９】
本発明の固体撮像装置は、光を受光して光電荷を生成及び蓄積するフォトダイオードと、前記フォトダイオードから光電荷を転送する転送トランジスタと、前記転送トランジスタを通じて前記光電荷が転送されるフローティングディフュージョンと、ゲート電極が前記フローティングディフュージョンに接続して形成され、前記フローティングディフュージョン内の光電荷を電圧信号に増幅変換する増幅トランジスタとを有し、受光面にアレイ状に集積された受光面画素と、前記受光面画素を構成する前記増幅トランジスタの一方のソースドレインにおいて前記受光面画素に接続された受光面出力ラインと、前記受光面出力ラインに形成された電流源と、前記受光面出力ラインに接続され、前記受光面出力ラインの出力値をサンプリングするサンプリング部と、前記電流源に接続して形成され、前記出力値をサンプリングする際に、前記受光面出力ラインへの出力直後と比較して前記出力値が実質的に一定となってから前記サンプリング部が前記出力値をサンプリングするように、前記電流源の電流を調整する電流源調整部とを有する。
【００２０】
上記の本発明の固体撮像装置は、光を受光して光電荷を生成及び蓄積するフォトダイオードと、フォトダイオードから光電荷を転送する転送トランジスタと、転送トランジスタを通じて光電荷が転送されるフローティングディフュージョンと、ゲート電極がフローティングディフュージョンに接続して形成され、フローティングディフュージョン内の光電荷を電圧信号に増幅変換する増幅トランジスタとを有する受光面画素が受光面にアレイ状に集積されている。
さらに、受光面画素を構成する増幅トランジスタの一方のソースドレインにおいて受光面画素に受光面出力ラインが接続されている。
また、受光面出力ラインに電流源が形成されており、受光面出力ラインの出力値をサンプリングするサンプリング部が受光面出力ラインに接続されている。
ここで、電流源に接続して電流源調整部が形成されている。電流源調整部は、出力値をサンプリングする際に、受光面出力ラインへの出力直後と比較して出力値が実質的に一定となってからサンプリング部が出力値をサンプリングするように、電流源の電流を調整する。
【００２１】
上記の本発明の固体撮像装置は、好適には、前記受光面出力ラインが前記受光面画素のカラムごとに形成され、前記電流源が前記受光面出力ラインにそれぞれ形成されており、前記電流源調整部は、複数個の前記電流源の電流を調整する。
【００２２】
上記の本発明の固体撮像装置は、好適には、前記電流源調整部が、前記受光面の外部または内部に設けられた参照用画素と、前記参照用画素と前記電流源調整部に接続された参照用出力ラインと、前記参照用出力ラインからの参照用出力を参照し、前記電流を調整するように前記参照用出力に応じて前記電流源にフィードバックするフィードバック部とをさらに有する。
【００２３】
上記の本発明の固体撮像装置は、さらに好適には、前記参照用画素及び前記参照用出力ラインが前記受光面の外部に形成されている。
あるいはさらに好適には、前記受光面を構成する前記受光面画素の一部が選択されて前記参照用画素として用いられ、前記参照用画素として用いられる前記受光面画素に接続された前記受光面出力ラインが前記参照用出力ラインとして用いられる。
【００２４】
上記の本発明の固体撮像装置は、好適には、前記参照用画素としてカラムを構成する複数個の参照用画素を有する。
【００２５】
また、本発明の固体撮像装置は、好適には、前記フィードバック部は、前記参照用出力ラインに接続されて前記参照用出力をサンプリングする参照用出力サンプリング部を含み、前記参照用出力サンプリング部で得られた参照用出力に応じて前記電流源にフィードバックする。
【００２６】
また、本発明の固体撮像装置の駆動方法は、光を受光して光電荷を生成及び蓄積するフォトダイオードと、前記フォトダイオードから光電荷を転送する転送トランジスタと、前記転送トランジスタを通じて前記光電荷が転送されるフローティングディフュージョンと、ゲート電極が前記フローティングディフュージョンに接続して形成され、前記フローティングディフュージョン内の光電荷を電圧信号に増幅変換する増幅トランジスタとを有し、受光面にアレイ状に集積された受光面画素と、前記受光面画素を構成する前記増幅トランジスタの一方のソースドレインにおいて前記受光面画素に接続された受光面出力ラインと、前記受光面出力ラインに形成された電流源と、前記受光面出力ラインに接続され、前記受光面出力ラインの出力値をサンプリングするサンプリング部とを有する固体撮像装置において、前記出力値をサンプリングする際に、前記受光面出力ラインへの出力直後と比較して前記出力値が実質的に一定となってから前記サンプリング部が前記出力値をサンプリングするように、前記電流源の電流を調整する工程を有する。
【００２７】
上記の本発明の固体撮像装置の駆動方法は、光を受光して光電荷を生成及び蓄積するフォトダイオードと、フォトダイオードから光電荷を転送する転送トランジスタと、転送トランジスタを通じて電荷が転送されるフローティングディフュージョンと、ゲート電極がフローティングディフュージョンに接続して形成され、フローティングディフュージョン内の光電荷を電圧信号に増幅変換する増幅トランジスタとを有する受光面画素が受光面にアレイ状に集積され、受光面画素を構成する増幅トランジスタの一方のソースドレインにおいて受光面画素に受光面出力ラインが接続され、受光面出力ラインに電流源が形成され、受光面出力ラインの出力値をサンプリングするサンプリング部が受光面出力ラインに接続された構成の固体撮像装置において、出力値をサンプリングする際に、受光面出力ラインへの出力直後と比較して出力値が実質的に一定となってからサンプリング部が出力値をサンプリングするように、電流源の電流を調整する。
【００２８】
上記の本発明の固体撮像装置の駆動方法は、好適には、前記固体撮像装置が、前記受光面の外部または内部に設けられた参照用画素と、前記参照用画素と前記電流源調整部に接続された参照用出力ラインとをさらに有し、前記電流源の電流を調整する工程において、前記参照用出力ラインからの参照用出力を参照し、前記参照用出力に応じて前記電流源にフィードバックして前記電流を調整する。
【００２９】
上記の本発明の固体撮像装置の駆動方法は、好適には、前記固体撮像装置において、前記参照用画素及び前記参照用出力ラインが前記受光面の外部に形成されている。
【００３０】
上記の本発明の固体撮像装置の駆動方法は、好適には、前記固体撮像装置において、前記受光面を構成する前記受光面画素の一部が選択されて前記参照用画素として用いられ、前記参照用画素として用いられる前記受光面画素に接続された前記受光面出力ラインが前記参照用出力ラインとして用いられる。
【００３１】
また、本発明のＣＭＯＳ型固体撮像装置は、マトリクス状に配置され、それぞれ出力トランジスタを含む複数の受光素子と、上記複数の受光素子の各列に対応し、それぞれ上記出力トランジスタに接続されて行毎に上記受光素子の出力信号を読み出すための複数の読み出しラインと、上記複数の読み出しラインにそれぞれ接続され、上記出力トランジスタに電流を供給するための複数の電流源回路と、上記複数の読み出しラインにそれぞれ接続され、上記受光素子の出力信号をサンプリングするための複数のサンプリング回路と、上記読み出しラインに接続され、当該読み出しラインに接続される上記受光素子の出力信号を検出し、当該検出結果に応じて上記電流源回路が上記出力トランジスタに供給する電流を制御する制御回路とを有し、上記サンプリング回路による上記受光素子の出力信号のサンプリング終了時に、上記読み出しラインに現れる上記出力信号が実質的に一定になるように、上記制御回路が上記複数の電流源回路から供給される電流を制御する。
【発明の効果】
【００３２】
本発明の固体撮像装置は、電流源調整部（又は制御回路）により、出力値（又は出力信号）をサンプリングする際に、受光面出力ライン（又は読み出しライン）への出力直後と比較して出力値が実質的に一定となってからサンプリング部が出力値をサンプリングすることができ、画素からの出力値が一定の値となる前にサンプリングしてしまうことなくサンプリングできる。
【００３３】
本発明の固体撮像装置の駆動方法は、出力値をサンプリングする際に、受光面出力ラインへの出力直後と比較して出力値が実質的に一定となってからサンプリング部が出力値をサンプリングすることができ、画素からの出力値が一定の値となる前にサンプリングしてしまうことなくサンプリングできる。
【発明を実施するための最良の形態】
【００３４】
以下、本発明の固体撮像装置の実施の形態について図面を参照して説明する。
【００３５】
第１実施形態
本実施形態に係る固体撮像装置はＣＭＯＳイメージセンサである。
図１は本実施形態に係るＣＭＯＳイメージセンサの受光面を構成する１つの受光面画素（ピクセル）ＰＸの等価回路図である。
各受光面画素は、光を受光して光電荷を生成及び蓄積するフォトダイオードＰＤ、フォトダイオードＰＤからの光電荷を転送する転送トランジスタＴ、転送トランジスタＴを通じて光電荷が転送されるフローティングディフュージョンＦＤ、フローティングディフュージョンＦＤに接続して形成され、フローティングディフュージョンＦＤ内の光電荷を排出するためのリセットトランジスタＲＳ、ゲート電極がフローティングディフュージョンＦＤに接続して形成され、フローティングディフュージョンＦＤ内の光電荷を電圧信号に増幅変換する増幅トランジスタ（ソースフォロワ）ＳＦ、及び、増幅トランジスタに直列に接続して形成され、画素を選択するための選択トランジスタＸを有して構成されており、いわゆる４トランジスタ型のＣＭＯＳイメージセンサである。例えば、上記の４つのトランジスタはいずれもｎチャネルＭＯＳトランジスタである。
【００３６】
上記のＣＭＯＳイメージセンサは、上記の構成の受光面画素ＰＸがアレイ状に複数個集積されている。
各受光面画素ＰＸにおいて、転送トランジスタＴ、リセットトランジスタＲＳのゲート電極に、φT、φＲの各駆動ラインが接続され、また、選択トランジスタＸのゲート電極には行シフトレジスタから駆動される画素選択ラインＳＬ（φX）が接続される。また、リセットトランジスタＲＳと選択トランジスタＸの一方の（出力側）ソースドレインに所定の電源電圧ＶＲが印加され、さらに、増幅トランジスタＳＦの出力側ソースドレインが電流源ＣＳに接続されており、さらに出力ラインＶｏｕｔが接続され、列シフトレジスタにより制御されて電圧信号が出力される。
選択トランジスタＸ、駆動ラインφＸについては、画素の選択、非選択動作ができるように、フローティングディフュージョンＦＤの電圧を適宜な値に固定できればよいから、それらを省略することも可能である。また、選択トランジスタＸについては、増幅トランジスタＳＦと出力ラインＶｏｕｔとの間に配置することも可能である。
【００３７】
図２は、本実施形態のＣＭＯＳイメージセンサの概念的な構成を示す回路ブロック図である。
受光面画素ＰＸを構成する増幅トランジスタＳＦ．ｐｘの一方のソースドレインにおいて、受光面画素ＰＸに受光面出力ラインＶｏｕｔ．ｐｘが接続されている。
また、受光面出力ラインＶｏｕｔ．ｐｘに電流源ＣＳ．ｐｘが形成されている。
また、受光面出力ラインＶｏｕｔ．ｐｘに接続され、受光面出力ラインＶｏｕｔ．ｐｘの出力値をサンプリングするサンプリング部ＳＭが形成されている。
【００３８】
増幅トランジスタＳＦ．ｐｘのゲートに対する入力Ｖｉｎ．ｐｘに応じて、電流源ＣＳ．ｐｘに電流Ｉｃｓ．ｐｘが流れ、受光面出力ラインＶｏｕｔ．ｐｘに出力信号が出力される。
サンプリング部ＳＭは、上記の受光面出力ラインＶｏｕｔ．ｐｘの出力信号を取得する。
サンプリング部ＳＭには不図示の信号処理回路に接続されており、上記のように取得された信号の信号処理がなされる。
出力信号のサンプリングは、水平ブランキング期間に行なわれ、サンプリングの時間は、水平ブランキング期間内で許容される最大値に設定され得る。
【００３９】
ここで、本実施形態のＣＭＯＳイメージセンサは、電流源ＣＳ．ｐｘに接続して、電流源調整部ＣＳＡが形成されている。
電流源調整部ＣＳＡは、サンプリング部ＳＭが受光面出力ラインＶｏｕｔ．ｐｘの出力値をサンプリングする際に、受光面出力ラインＶｏｕｔ．ｐｘへの出力直後と比較して出力値が実質的に一定となってからサンプリング部ＳＭが出力値をサンプリングするように、電流源ＣＳ．ｐｘの電流を調整する。
【００４０】
上記の電流源調整部ＣＳＡは、例えば、受光面の外部または内部に参照用画素ＲＦを有する。
参照用画素ＲＦは、例えば、図１に示す上記の受光面画素ＰＸと同一の構成を有しており、上述の受光面画素ＰＸと同様に動作する構成である。図２においては、参照用画素ＲＦを構成する増幅トランジスタＳＦ．ｒｆが示されている。
【００４１】
また、電流源調整部ＣＳＡは、例えば、増幅トランジスタＳＦ．ｒｆに接続された参照用出力ラインＶｏｕｔ．ｒｆを有する。参照用出力ラインＶｏｕｔ．ｒｆに電流源ＣＳ．ｒｆが形成されている。
さらに、電流源調整部ＣＳＡは、例えば、参照用出力ラインＶｏｕｔ．ｒｆからの参照用出力を参照し、電流源ＣＳ．ｐｘの電流を調整するように参照用出力に応じて電流源にフィードバックするフィードバック部ＦＢを有する。
【００４２】
参照用画素ＲＦの増幅トランジスタＳＦ．ｒｆのゲートに対する入力Ｖｉｎ．ｒｆに応じて、電流源ＣＳ．ｒｆに電流Ｉｃｓ．ｒｆが流れ、参照用出力ラインＶｏｕｔ．ｒｆに出力信号が出力される。
また、フィードバック部ＦＢは、参照用出力ラインＶｏｕｔ．ｒｆからの参照用出力を参照し、電流源ＣＳ．ｐｘの電流を調整するように参照用出力に応じて電流源にフィードバックする。
上記において、フィードバック部ＦＢは、まず参照用出力ラインＶｏｕｔ．ｒｆの電流源ＣＳ．ｒｆに対してフィードバックし、得られた電流Ｉｃｓ．ｒｆをカレントコピーして、電流源ＣＳ．ｐｘにフィードバックする。
【００４３】
上記の参照用画素ＲＦと受光面画素ＰＸは、上記のように同一の構成を有していることが好ましく、特に増幅トランジスタ（ＳＦ．ｒｆ，ＳＦ．ｐｘ）は等しい特性であることが好ましい。
また、受光面画素ＰＸは、画像データを生成するのに活用される有効な画素に限らず、ダミー画素を含んでいても良い。
【００４４】
上記のフィードバック部ＦＢは、例えば、参照用出力ラインＶｏｕｔ．ｒｆに接続されて参照用出力をサンプリングする参照用出力サンプリング部を含む。
参照用出力サンプリング部で得られた参照用出力に応じて、電流源にフィードバックする。
【００４５】
次に、本実施形態のＣＭＯＳイメージセンサのより具体的な構成について説明する。
図３は、本実施形態のＣＭＯＳイメージセンサの受光面と電流調整部を拡大した回路ブロック図である。
受光面ＩＭにおいて、受光面画素ＰＸがアレイ状に配置されており、例えば、受光面出力ラインＶｏｕｔ．ｐｘが受光面画素ＰＸのカラムごとに形成され、電流源ＣＳ．ｐｘが受光面出力ラインＶｏｕｔ．ｐｘにそれぞれ形成されている。
一方、例えば、電流調整部を構成する参照用画素ＲＦ及び参照用出力ラインＶｏｕｔ．ｒｆが受光面ＩＭの外部に形成されている。参照用画素ＲＦとしてカラムＲＦＣを構成する複数個の参照用画素ＲＦを有している。
参照用出力ラインＶｏｕｔ．ｒｆの電流源ＣＳ．ｒｆの電流を調整するように、参照用出力ラインＶｏｕｔ．ｒｆに接続してフィードバック部ＦＢが設けられている。
【００４６】
上記の構成において、フィードバック部ＦＢは、カラムＲＦＣを構成する複数個の参照用画素ＲＦからの参照データを参照して、まず参照用出力ラインＶｏｕｔ．ｒｆの電流源ＣＳ．ｒｆに対してフィードバックし、得られた電流Ｉｃｓ．ｒｆをカレントコピーして、複数個の電流源ＣＳ．ｐｘにフィードバックし、電流Ｉｃｓ．ｐｘを調整する。
【００４７】
図４は図３に示す構成のＣＭＯＳイメージセンサの全体の回路構成を示す等価回路図である。
受光面ＩＭにおいて複数個の受光面画素ＰＸがアレイ状に配置されている。図面上は代表して４個の受光面画素（ＰＸ１〜ＰＸ４）を示しており、この構成の受光面画素の組が行（ロー）方向及び列（カラム）方向に繰り返されて構成されている。
【００４８】
各画素ＰＸには行シフトレジスタＳＲVで制御された駆動ライン（φT，φＲ，φX）と、電源電圧ＶＲ及びグラウンドＧＮＤなどが接続されている。
各画素は列シフトレジスタＳＲH及び駆動ライン（φNS，φN）で制御されて、後述のようにして、各画素から、駆動ラインφXCLRによってメモリをクリア可能に構成されたアナログメモリＡＭを経て、電荷信号（Ｓ）とＣＦＤノイズ（Ｎ）の差分の信号Ｎ−Ｓ（以下信号ＮＳと表記する）とＣＦＤノイズ（Ｎ）（以下信号Ｎとする）の各信号がそれぞれのタイミングで各出力ラインに出力される。
【００４９】
上記のように、受光面においてアレイ状に集積されている画素は、受光した光量に応じてアナログ信号（信号ＮＳ）を生成する。また、ノイズである信号Ｎを生成する。
上記の信号Ｎと信号ＮＳとから、差分を取って信号Ｓが算出される。以降の信号処理は、従来のＣＭＯＳイメージセンサと同様である。
【００５０】
本実施形態のＣＭＯＳイメージセンサにおいては、受光面ＩＭの外部に隣接して、代表して２個の参照用画素（ＲＦ１，ＲＦ２）を有する参照用画素カラムＲＦＣが設けられており、これに接続して参照用出力ラインＶｏｕｔ．ｒｆが形成され、電流源ＣＳ．ｒｆとなるトランジスタが形成されており、参照用出力ラインＶｏｕｔ．ｒｆからの出力をフィードバックするようにフィードバック部ＦＢが設けられている。
このフィードバック部ＦＢの出力が受光面画素ＰＸに接続された受光面出力ラインＶｏｕｔ．ｐｘの電流源ＣＳ．ｐｘとなるトランジスタにも接続されて、電流を調整する構成となっている。
【００５１】
図面上は、フィードバック部ＦＢは、参照用画素ＲＦのカラムＲＦＣの最も電流源ＣＳ．ｒｆよりの箇所に接続された構成について示しているが、画素のデータをアナログメモリＡＭに取り込むためのゲート（φＮＳ，φＮ）とアナログメモリＡＭの間の箇所に接続する構成としてもよい。
【００５２】
参照データを供するために、参照用画素ＲＦは、例えば参照用画素のＮＳ信号、特に飽和信号を提供する。
【００５３】
図５は、図３及び図４とは異なる構成の本実施形態のＣＭＯＳイメージセンサの受光面と電流調整部を拡大した回路ブロック図である。
図５に示す構成においては、受光面ＩＭにおいて、受光面画素ＰＸがアレイ状に配置されており、例えば、受光面出力ラインＶｏｕｔ．ｐｘが受光面画素ＰＸのカラムごとに形成され、電流源ＣＳ．ｐｘが受光面出力ラインＶｏｕｔ．ｐｘにそれぞれ形成されている。
ここで、例えば、受光面ＩＭを構成する受光面画素ＰＸの一部が選択されて参照用画素ＲＦとして用いられ、参照用画素ＲＦのカラムＲＦＣを構成している。
また、参照用画素ＲＦとして用いられる受光面画素ＰＸに接続された受光面出力ラインＶｏｕｔ．ｐｘが参照用出力ラインＶｏｕｔ．ｒｆとして用いられる。
参照用出力ラインＶｏｕｔ．ｒｆの電流源ＣＳ．ｒｆの電流を調整するように、参照用出力ラインＶｏｕｔ．ｒｆに接続してフィードバック部ＦＢが設けられている。
【００５４】
上記の構成において、フィードバック部ＦＢは、カラムＲＦＣを構成する複数個の参照用画素ＲＦからの参照データを参照して、まず参照用出力ラインＶｏｕｔ．ｒｆの電流源ＣＳ．ｒｆに対してフィードバックし、得られた電流Ｉｃｓ．ｒｆをカレントコピーして、他の複数個の電流源ＣＳ．ｐｘにフィードバックし、電流Ｉｃｓ．ｐｘを調整する。
【００５５】
図６は図５に示す構成のＣＭＯＳイメージセンサの全体の回路構成を示す等価回路図である。
例えば、受光面ＩＭを構成する受光面画素ＰＸの一部が選択されて参照用画素（ＲＦ１，ＲＦ２）として用いられ、参照用画素ＲＦのカラムＲＦＣを構成している。
また、参照用画素ＲＦとして用いられる受光面画素ＰＸに接続された受光面出力ラインＶｏｕｔ．ｐｘが参照用出力ラインＶｏｕｔ．ｒｆとして用いられる。
上記を除いて、図４に示す構成とほとんど同様である。
図面上は、フィードバック部ＦＢは、参照用画素ＲＦのカラムＲＦＣの最も電流源ＣＳ．ｒｆよりの箇所に接続された構成について示しているが、画素のデータをアナログメモリＡＭに取り込むためのゲート（φＮＳ，φＮ）とアナログメモリＡＭの間の箇所に接続する構成としてもよい。
【００５６】
参照データを供するために、参照用画素ＲＦは、例えばノイズ信号（Ｎ信号）、あるいは、参照用画素のＮＳ信号、特に飽和信号を提供する。
図５及び図６に示す構成においては、図３及び図４の構成に対して、参照用画素専用の画素と参照用出力ライン専用の出力ラインを持たないので、占有面積の縮小が可能である。
【００５７】
次に、本実施形態に係るＣＭＯＳイメージセンサの駆動方法について説明する。
図７は本実施形態のＣＭＯＳイメージセンサにおける電流源の調整処理の手順を示すフローチャートである。
【００５８】
上記の本発明の固体撮像装置の駆動方法は、光を受光して光電荷を生成及び蓄積するフォトダイオードと、フォトダイオードから光電荷を転送する転送トランジスタと、転送トランジスタを通じて電荷が転送されるフローティングディフュージョンと、ゲート電極がフローティングディフュージョンに接続して形成され、フローティングディフュージョン内の光電荷を電圧信号に増幅変換する増幅トランジスタとを有する受光面画素が受光面にアレイ状に集積され、受光面画素を構成する増幅トランジスタの一方のソースドレインにおいて受光面画素に受光面出力ラインが接続され、受光面出力ラインに電流源が形成され、受光面出力ラインの出力値をサンプリングするサンプリング部が受光面出力ラインに接続された構成のＣＭＯＳイメージセンサの駆動方法である。
【００５９】
上記のＣＭＯＳイメージセンサとして、例えば、受光面の外部または内部に設けられた参照用画素と、参照用画素と前記電流源調整部に接続された参照用出力ラインとをさらに有する構成であり、まず、第１ステップＳＴ１として、参照用画素から参照用出力を参照する。
次に、第２ステップＳＴ２として、参照用出力に応じて電流源にフィードバックする。即ち、受光面画素の出力値をサンプリングする時、一定になってからサンプリングするように、電流源の電流を調整する。
上記の後、第３ステップＳＴ３として、受光面画素において出力値をサンプリングする。
【００６０】
電流源の調整は、常時、例えば毎フレームごとに、電流源電流を調整することができる。
あるいは、１枚目のフレーム撮像前に調整して電流源電流を固定し、その後の１連の撮像中は固定したままとしてもよい。
あるいは、複数フレームごとに電流を調整するようにしてもよい。
【００６１】
上記の本発明の固体撮像装置の駆動方法においては、固体撮像装置の構成として、参照用画素及び参照用出力ラインが受光面の外部に形成されていてもよく、また、受光面を構成する受光面画素の一部が選択されて参照用画素として用いられ、参照用画素として用いられる受光面画素に接続された受光面出力ラインが参照用出力ラインとして用いられる構成であってもよい。
【００６２】
本実施形態のＣＭＯＳイメージセンサは、電流源調整部により、出力値をサンプリングする際に、受光面出力ラインへの出力直後と比較して出力値が実質的に一定となってからサンプリング部が出力値をサンプリングすることができ、画素からの出力値が一定の値となる前にサンプリングしてしまうことなくサンプリングできる。
【００６３】
本実施形態のＣＭＯＳイメージセンサの駆動方法は、出力値をサンプリングする際に、受光面出力ラインへの出力直後と比較して出力値が実質的に一定となってからサンプリング部が出力値をサンプリングすることができ、画素からの出力値が一定の値となる前にサンプリングしてしまうことなくサンプリングできる。
【００６４】
第２実施形態
本実施形態に係るＣＭＯＳイメージセンサは、第１実施形態と実質的に同様である。
図８は、本実施形態に係るＣＭＯＳイメージセンサのフィードバック部の詳細な構成を示す回路ブロック図である。
フィードバック部は、差分演算部ＤＩＦ、比較部ＣＯＭ、積算部ＩＮＴ、チャージポンプ部ＣＰ、クロックコントロール部ＣＣ、バッファＢＵＦ、内部容量Ｃｉｎｔ、外部容量Ｃｅｘｔなどを有する。
フィードバック部は、参照用画素の出力信号に対して、参照用出力ラインＶｏｕｔ．ｒｆの電圧（以下、出力電圧Ｖｏｕｔ．ｒｆとも称する）が規定の時間内に安定することを目的としている。規定の時間内とは、サンプリング期間のことであり、このサンプリングは、水平ブランキング期間に行なわれ、サンプリング期間は、水平ブランキング期間内において許容される最大値に設定され得る。
安定条件とは、時間を延ばしても出力電圧Ｖｏｕｔ．ｒｆが変化しないということであり、ΔＶを許容電圧としたときに、下記式（３）を満たすときに変動が安定になったと判断するものである。
【００６５】
【数３】
2010056675.tif 000005
【００６６】
即ち、時刻ｔの出力電圧と、時刻ｔ＋Δｔの出力電圧の差分を演算し、これが許容電圧ΔＶ未満であったときに、出力電圧Ｖｏｕｔ．ｒｆが安定になったと判断する。
【００６７】
以下、フィードバック部を構成するブロックの動作について説明する。
差分演算部ＤＩＦは、Ｖｏｕｔ．ｒｆの時間変動を判別する。差分演算部ＤＩＦは、下記式（４ａ）及び（４ｂ）に示すように、異なる２つの時刻での出力電圧Ｖｏｕｔ．ｒｆの差分を出力する。
【００６８】
【数４】
2010056675.tif 000006
【００６９】
図９は本発明の第２実施形態に係るＣＭＯＳイメージセンサの参照用画素の出力電圧Ｖｏｕｔ．ｒｆの時間変化を示すグラフである。
図９に示されるように、上記式（４ａ）で示されるＶｄｉｆｆｏｕｔ１は、時刻ｔ−Δｔの出力電圧と、時刻ｔの出力電圧の差分である。また、上記式（４ｂ）で示されるＶｄｉｆｆｏｕｔ２は、時刻ｔの出力電圧と、時刻ｔ＋Δｔの出力電圧の差分である。
【００７０】
時刻ｔの選択は、実際のサンプリングの終了時間、例えば、アナログメモリへのサンプリングスイッチがオフになるタイミングに合わせるのが好ましい。
上記の構成においては、時刻ｔ−Δｔがわからなければならなく、時刻ｔに対してΔｔだけ早い時刻を知らせるクロックが必要である。追加のクロックを設けてもよいが、サンプリングクロックの入力をΔｔ早くすることで、図１０に示す回路構成により、追加クロックは不要となる。
【００７１】
図１０は、上記のようなクロックを生成するタイミングジェネレータＴＧの回路ブロック図である。
図１０において、タイミングジェネレータＴＧに時刻ｔ−Δｔにサンプリングクロック（ｔ−Δｔ）を入力すると、時刻ｔ−Δｔに差分演算部へのサンプリングクロックＤＳ（ｔ−Δｔ）、時刻ｔに差分演算部へのサンプリングクロックＤＳ（ｔ）、時刻ｔ＋Δｔに差分演算部へのサンプリングクロックＤＳ（ｔ＋Δｔ）をそれぞれ出力する。さらに、時刻ｔにおいては受光面画素のカラムへのサンプリングクロックＣＳも出力する。
Δｔの生成方法は、例えば水平周波数のクロックを利用するなどの方法で、比較的容易に実現できる。
【００７２】
比較部ＣＯＭには、差分演算部ＤＩＦからの出力（Ｖｄｉｆｆｆｏｕｔ１，Ｖｄｉｆｆｏｕｔ２）が入力される。入力された電圧と予め設定された比較電圧（ΔＶ１、ΔＶ２）と比較して、得られた結果を、プラス出力線ｐｌｕｓ、ゼロ出力線ｚｅｒｏ、マイナス出力線ｍｉｎｕｓのいずれかに出力する。即ち、比較部ＣＯＭは１．５ビット出力の比較器である。
【００７３】
差分演算部ＤＩＦの出力は、サンプリング時刻が適正時刻以降であれば小さく、適正時刻以前であれば大きくなる。
電流の最適値が選択されるのは、図９に示すように、時刻ｔでぎりぎり間に合うような場合である。即ち、時間［ｔ−Δｔ，ｔ］間では間に合っていないが、時間［ｔ，ｔ＋Δｔ］で初めて間に合うような場合である。
比較部ＣＯＭでは、差分演算部ＤＩＦからの出力（Ｖｄｉｆｆｆｏｕｔ１，Ｖｄｉｆｆｏｕｔ２）と比較電圧（ΔＶ１、ΔＶ２）との比較により、以下の表１に示すように、プラス出力線ｐｌｕｓ、ゼロ出力線ｚｅｒｏ、マイナス出力線ｍｉｎｕｓのいずれかにパルスを出力する。
【００７４】
【表１】
2010056675.tif 000007
【００７５】
入力の組み合わせは９通りあるが、意味を持つのは３通りとなる。
比較部ＣＯＭの動作は、例えば、水平期間中に１回行われる。
【００７６】
積算部ＩＮＴは、比較部ＣＯＭから出力をもとに、コントロールクロック（ｃｔｒｌ＿ｃｌｋ）期間中のパルス数の合計を算出する。合計値は、プラス出力線のパルスの数からマイナス出力線のパルスの数を差し引いた数となる。
合計値がプラスであれば、プラス出力線ｐｌｕｓに、ゼロであればゼロ出力線ｚｅｒｏに、マイナスであればマイナス出力線ｍｉｎｕｓに、１つだけパルスを出力する。
出力は、コントロールクロック（ｃｔｒｌ＿ｃｌｋ）と同期して行われ、コントロールクロック（ｃｔｒｌ＿ｃｌｋ）の周期の期間中の結果を平滑化（平均化）する。
例えば、コントロールクロック（ｃｔｒｌ＿ｃｌｋ）が１フレームの周期である場合、全ての列の暗時出力（ノイズ信号の出力）の平均によって、次フレームの電流源電流調整を行うことができる。
出力後は、合計値はゼロにリセットされる。
【００７７】
チャージポンプ部ＣＰは、積算部ＩＮＴから出力を受けて電流を出力する。プラスｐｌｕｓの入力にパルスが入るとこの期間Ｔｐｕｌｓｅだけ電流Ｉｃｐを流し込み、マイナスｍｉｎｕｓの入力にパルスが入るとその期間Ｔｐｌｕｓｅだけ電流Ｉｃｐを引き出す。チャージポンプ部ＣＰは、積算部ＩＮＴと同様に、コントロールクロック（ｃｔｒｌ＿ｃｌｋ）と同期して動作が行われる。
１回あたりの電荷注入または流出数ｑは、下記式（５）で示される。
【００７８】
【数５】
2010056675.tif 000008
【００７９】
図１１は、チャージポンプ部ＣＰを構成する、より具体的な回路図である。
複数個の電流源（ＣＳ１ａ〜ＣＳ１ｃ，ＣＳ２ａ〜ＣＳ２ｃ）がスイッチ（Ｓ１，Ｓ２）及びスイッチ（Ｓ１ａ〜Ｓ１ｃ，Ｓ２ａ〜Ｓ２ｃ）を介して直列及び／または並列に接続されている。
例えば、チャージポンプ部ＣＰが出力電流を大きくする場合には、スイッチＳ１をオンにして、スイッチＳ１ａ〜Ｓ１ｃを順次オンにしていく。また、出力電流を小さくする場合には、スイッチＳ２をオンにして、スイッチＳ２ａ〜Ｓ２ｃを順次オンにしていく。
上記のスイッチを順次切り替える動作は、例えばフレームごとに行う。この場合、フレームごとに出力電流を調整して、数フレームのうちに、適正な電流に調整することができる。
【００８０】
クロックコントロール部ＣＣは、積算部ＩＮＴとチャージポンプ部ＣＰの動作周波数（コントロールクロック（ｃｔｒｌ＿ｃｌｋ））を決定して出力する。具体的には、水平周波数で動いているクロックと、垂直周波数で動いているクロックを利用して、どちらのクロックで積算部ＩＮＴとチャージポンプ部ＣＰを駆動させるか選択する。
通常動作時には、横帯のような画像不良を防止するためにバイアス電流源を遅い垂直周波数で制御することが望ましい場合がある。また、スタートアップ時などバイアス電流源の電流値が適正値から大きく離れている場合には、早い水平周波数で利用することが望ましい場合がある。これに応じて、コントロールブロック部ＣＣは、例えば、スタートアップを検出して、１から数フレームの期間は水平周波数を選択し、その後垂直周波数を選択するようにする。
【００８１】
上記で説明した回路構成について、以下において数値的に検証する。
表２は、決定すべき数値パラメータをまとめたものである。電流源の電流は自己決定されるので表２には載せられていない。また、表２において空欄のパラメータについては、以下の説明に従って決定する。
【００８２】
【表２】
2010056675.tif 000009
【００８３】
まず、スタートアップ時間を計算する。これは、初期状態で０ＶであるＶｂｉａｓを表２に記載されているように１．０Ｖまで上げるのに必要な時間である。
スタートアップする初期状態においては、クロックコントロール部により水平周波数が選択され、回路全体ではＴｈ＝２７．６μｓの周期で動作している。
１周期あたりのチャージポンプによりＩｃｐ・Ｔｐｕｌｓｅの電荷流出があるので、必要なチャージポンプ回数ｎは、下記式（６）で示される。
【００８４】
【数６】
2010056675.tif 000010
【００８５】
式（６）から、スタートアップ時間Ｔｓｔａｒｔｕｐは、下記式（７）で示される。
【００８６】
【数７】
2010056675.tif 000011
【００８７】
以下、出力精度について説明する。
バイアス電流源を制御する電圧Ｖｂｉａｓは、デジタル的に制御されているので、量子的な誤差が存在する。
チャージポンプ部ＣＰの出力ノードの電圧値の調整可能幅ΔＶbias_intは、下記式（８）で示される。
【００８８】
【数８】
2010056675.tif 000012
【００８９】
上記の誤差は、１倍のバッファＢＵＦを通過した後も残留し、バイアス電流源によって電流に変換される。変換された電流値ΔＩｃｓは、下記式（９）で示される。
【００９０】
【数９】
2010056675.tif 000013
【００９１】
出力の誤差は、上記の式（１）の電流の項を通じて計算することもできる。このときの出力に対する誤差ΔＶｏｕｔは、下記式（１０）で示される。
【００９２】
【数１０】
2010056675.tif 000014
【００９３】
式（１０）では、画素出力のサンプリングを相関二重サンプリング（ＣＤＳ）により行うことを考慮していないので、実際の誤差は式（１０）より小さくなると考えられる。また、誤差の影響の現れ方は、フレーム単位のずれとなると考えられる。
【００９４】
ここで、スタートアップにかかる時間を計算する。
上記の式（６）のｎは、初期状態までに必要なチャージポンプの回数である。仮に初期状態にするために１フレーム分の時間を目標とすると、ＳＶＧＡフォーマットでは、ｎを垂直画素数の６００程度に設定する。
Ｃｉｎｔ＝１００ｐＦ、Ｉｃｐ＝１０μＡ、Ｔｐｕｌｓｅ＝２０ｎｓとした場合、式（６）から下記式（１１）が計算され、ｎ＝５００回が得られる。
【００９５】
【数１１】
2010056675.tif 000015
【００９６】
上記の場合、Ｔｓｔａｒｔｕｐを計算すると、下記式（１２）となり、１フレーム期間中に初期化が完了する。
【００９７】
【数１２】
2010056675.tif 000016
【００９８】
次に、出力誤差を計算する。
チャージポンプによる量子化誤差は、式（９）から、下記式（１３）のように計算される。
【００９９】
【数１３】
2010056675.tif 000017
【０１００】
また、上記の式（１０）から、下記式（１４）のように計算される。
【０１０１】
【数１４】
2010056675.tif 000018
【０１０２】
上記の値から、比較部ＣＯＭでの許容誤差ΔＶとして、下記式（１５）に示すように上記のΔＶｏｕｔ程度と設定することが可能となる。
【０１０３】
【数１５】
2010056675.tif 000019
【０１０４】
上記の計算により得られた値を含めた数値パラメータを表３にまとめた。
【０１０５】
【表３】
2010056675.tif 000020
【０１０６】
以下に、上記の表３の数値パラメータを用いてシミュレーションを行った結果について説明する。
図１２（Ａ）は、光を照射していない暗信号（暗時の出力Ｖout_dark）の時間変化である。
電流が安定したところでは、Ｖout_dark＝ＶｒｅｆとなるようにＶｒｅｆを選択されている。
【０１０７】
図１２（Ｂ）は、光を照射した明信号（明時の出力Ｖout_bright）の時間変化である。
この信号が間に合うように、後述のようにＩｃｓを調整するものである。
【０１０８】
図１２（Ｃ）は、Ｖｄｉｆｆｏｕｔの時間変化である。
電流の増加で一時的に遅くなったように見えるが、やがて小さくなる。
【０１０９】
図１２（Ｄ）はＩｃｓの時間変化である。
スタート時、０ＡとするとＶｄｉｆｆｏｕｔ＝０で安定してしまうので、わずかに電流を流すようにする。
Ｖｄｉｆｆｏｕｔの変化時に、バイアス電流源のＶｔｈを超えて初めて電流が流れ始める。
【０１１０】
図１２（Ｅ）はＶｂｉａｓの時間変化である。
スタート時から徐々に上昇し、Ｉｃｓの変化の終了とともにＶｂｉａｓの上昇が終了し、スタートアップが完了する。
【０１１１】
次に、スタート時（８２８μｓ＝３０クロック）、電流の流れ始めの時（８６９４μｓ＝３１５クロック）、及び電流の安定時（１６５６０μｓ＝６００クロック）の暗信号と明信号をそれぞれ測定した。
図１３（Ａ）及び（Ｂ）はスタート時（８２８μｓ＝３０クロック）の暗信号と明信号であり、図１３（Ｃ）及び（Ｄ）は電流の流れ始めの時（８６９４μｓ＝３１５クロック）の暗信号と明信号であり、図１３（Ｅ）及び（Ｆ）は電流の安定時（１６５６０μｓ＝６００クロック）の暗信号と明信号である。
図１３（Ａ）〜（Ｄ）では、バイアス電流値がまだ安定していないのに対して、図１３（Ｅ）及び（Ｆ）ではサンプリング時間に信号が安定していることがわかる。
このとき、暗信号には変動は見られない。これは暗時出力レベルと等しいＶｒｅｆを選択しているからである。
【０１１２】
本実施形態のＣＭＯＳイメージセンサは、第１実施形態と同様に、電流源調整部により、出力値をサンプリングする際に、受光面出力ラインへの出力直後と比較して出力値が実質的に一定となってからサンプリング部が出力値をサンプリングすることができ、画素からの出力値が一定の値となる前にサンプリングしてしまうことなくサンプリングできる。
【０１１３】
第３実施形態
本実施形態は、第２実施形態におけるフィードバック部を図１４に示す構成に置き換えたものである。
図１４は、本実施形態に係るＣＭＯＳイメージセンサのフィードバック部の詳細な構成を示す回路ブロック図である。
本実施形態に係るフィードバック部においては、比較部ＣＯＭの０出力が１ビットである。
即ち、比較部ＣＯＭは、差分演算部ＤＩＦからの出力Ｖｄｉｆｆｏｕｔが入力され、プラス出力線ｐｌｕｓとマイナス出力線ｍｉｎｕｓのいずれかに出力する。
積算部ＩＮＴは、比較部ＣＯＭから出力をもとに、プラス出力線ｐｌｕｓとマイナス出力線ｍｉｎｕｓのいずれかに１つだけパルスを出力する。
【０１１４】
本実施形態の比較部ＣＯＭは、比較電圧と比較して大きいか小さいかの判断しかできない。
本実施形態の場合、式（３）の許容電圧ΔＶが正確に設定できない場合に有効である。これは、比較部ＣＯＭは、ΔＶより小さいと安定していると判断するため、ΔＶの精度に大きく依存するからである。
上記の表３においては、ΔＶは０．１ｍＶ程度の大きさである。第２実施形態のような１．５ビットの比較部の場合、±ΔＶの許容誤差の範囲に入ると電流はそれ以上変化しなくなり、固定される電流はある程度幅を持った電流量となる。
本実施形態の１ビットの比較部では、常にどちらかの判断が行われることになり、最終的にある電流量に収束していく。
【０１１５】
第４実施形態
本実施形態は、第２実施形態におけるフィードバック部を構成する差分演算部ＤＩＦを図１５に示す微分回路に置き換えたものである。
図１５は、上記の微分回路の回路図である。
差分回路ＤＦに抵抗素子ＲとキャパシタＣが接続された構成であり、入力Ｖｉｎに対して、出力Ｖｏｕｔは下記式（１６）で示される。
【０１１６】
【数１６】
2010056675.tif 000021
【０１１７】
入力Ｖｉｎはアナログメモリに接続されており、従って、Ｖｏｕｔは、アナログメモリの時間変化に“−ＲＣ”のゲインを乗じたものになる。
数値見積もりをしてみると、安定状態でｄＶｉｎ／ｄｔ＝１ｍＶ／１００ｎｓとした場合に、Ｃ＝１ｐＦ、Ｒ＝１ｋΩでは、許容電圧はおよそ１０μＶとなる。この値は小さすぎで、この信号で比較部で比較するのは非常に困難である。
ゲインを上げるためには“−ＲＣ”を上げるしかないが、キャパシタＣを大きくするのはアナログメモリのデザインから乖離してしまうので抵抗素子Ｒを大きくする必要があり、例えば１ＭΩとすることが考えられる。
【０１１８】
第５実施形態
本実施形態は、第２実施形態におけるフィードバック部を図１６に示す構成に置き換えたものである。
図１６は、本実施形態に係るＣＭＯＳイメージセンサのフィードバック部の詳細な構成を示す回路ブロック図である。
本実施形態に係るフィードバック部においては、チャージポンプ部ＣＰの出力ノードに電圧リミッタＶＬが設けられている構成である。
【０１１９】
Ｖbias_intの電圧が上がりすぎる、または下がりすぎると、受光面画素の出力電流もそれに応じて大きく、または小さくなってしまう。
そこで、Ｖbias_intの電圧が上がりすぎる、または下がりすぎるのを防止するために、電圧リミッタＶＬを設けたものである。
また、電源投入時に電圧リミッタＶＬにＶbias_intの初期電圧を印加するようにしておくと、スタートアップの時間を短縮できる。
【０１２０】
第６実施形態
本実施形態は、第２実施形態におけるフィードバック部を図１７に示す構成に置き換えたものである。
図１７は、本実施形態に係るＣＭＯＳイメージセンサのフィードバック部の詳細な構成を示す回路ブロック図である。
本実施形態に係るフィードバック部においては、チャージポンプ部の代わりにカウンタＣＮＴ及びデジタルアナログコンバータＤＡＣが設けられている構成である。
【０１２１】
積算部ＩＮＴからの出力結果を元に、パルスをカウンタＣＮＴで数え、デジタルアナログコンバータＤＡＣにより出力するものである。
本実施形態においては、カウンタＣＮＴ以降はデジタル信号として取り扱われる。
【０１２２】
従来の固体撮像装置では、画素の出力電圧の時間変化から、自動的に最適電流値を決定することができる。電流値が小さいと出力が間に合わず、電流値が大きいと最大出力の低下及び消費電力の増大というトレードオフが存在する。
一方、本発明の固体撮像装置は、上記のトレードオフに対しても最適な電流量を自動的に決定することができる。
また、画素モデルによらないため、固体撮像装置の設計段階において仮に画素構造が変更になったとしても、新しい画素モデルに対して新しい最適電流値を与えることができる。
最適電流値は従来実験的に求められてきたが、本発明によればそれは不要となり、設計、検証、再設計のフローで電流値の最適化がなされていた従来の開発フローに対し、本発明では１回の設計で済ませることができる。
通常であれば、プロセス的なばらつきを考慮してマージンを多少大きめにして電流値を設計するが、本発明では回路内で最適値を自動的に得るので、無理のない設計が可能である。
【０１２３】
本発明は上記の説明に限定されない。
例えば、画素の構成は実施形態に限定されず、種々の構成を採用できる。例えば、付加容量素子及び結合トランジスタを備えたワイドダイナミックレンジ化に対応したＣＭＯＳイメージセンサに適用可能である。
電流源の電流値の調整は、いずれのタイミングで行っても良く、フレームごと、あるいはスタート時などに行うことができる。
その他、本発明の要旨を逸脱しない範囲で種々の変更を行うことが可能である。
【産業上の利用可能性】
【０１２４】
本発明の固体撮像装置は、デジタルカメラやカメラ付き携帯電話などに搭載されるＣＭＯＳイメージセンサに適用できる。
【０１２５】
本発明の固体撮像装置の駆動方法は、デジタルカメラやカメラ付き携帯電話などに搭載されるＣＭＯＳイメージセンサの駆動方法に適用できる。
【図面の簡単な説明】
【０１２６】
【図１】図１は本発明の第１実施形態に係るＣＭＯＳイメージセンサの受光面を構成する１つの受光面画素（ピクセル）ＰＸの等価回路図である。
【図２】図２は本発明の第１実施形態のＣＭＯＳイメージセンサの概念的な構成を示す回路ブロック図である。
【図３】図３は本発明の第１実施形態のＣＭＯＳイメージセンサの受光面と電流調整部を拡大した回路ブロック図である。
【図４】図４は図３に示す構成のＣＭＯＳイメージセンサの全体の回路構成を示す等価回路図である。
【図５】図５は本発明の第１実施形態のＣＭＯＳイメージセンサの受光面と電流調整部を拡大した回路ブロック図である。
【図６】図６は図５に示す構成のＣＭＯＳイメージセンサの全体の回路構成を示す等価回路図である。
【図７】図７は本発明の第１実施形態のＣＭＯＳイメージセンサにおける電流源の調整処理の手順を示すフローチャートである。
【図８】図８は本発明の第２実施形態に係るＣＭＯＳイメージセンサのフィードバック部の詳細な構成を示す回路ブロック図である。
【図９】図９は本発明の第２実施形態に係るＣＭＯＳイメージセンサの参照用画素の出力電圧の時間変化を示すグラフである。
【図１０】図１０は本発明の第２実施形態に係るクロックを生成するタイミングジェネレータの回路ブロック図である。
【図１１】図１１は本発明の第２実施形態に係るうチャージポンプ部を構成する、より具体的な回路図である。
【図１２】図１２（Ａ）は本発明の第２実施形態に係るＣＭＯＳイメージセンサの光を照射していない暗信号の時間変化であり、図１２（Ｂ）は、光を照射した明信号の時間変化であり、図１２（Ｃ）は、Ｖｄｉｆｆｏｕｔの時間変化であり、図１２（Ｄ）はＩｃｓの時間変化であり、図１２（Ｅ）はＶｂｉａｓの時間変化である。
【図１３】図１３（Ａ）及び（Ｂ）は本発明の第２実施形態に係るＣＭＯＳイメージセンサのスタート時の暗信号と明信号であり、図１３（Ｃ）及び（Ｄ）は電流の流れ始めの時の暗信号と明信号であり、図１３（Ｅ）及び（Ｆ）は電流の安定時の暗信号と明信号である。
【図１４】図１４は本発明の第３実施形態に係るＣＭＯＳイメージセンサのフィードバック部の詳細な構成を示す回路ブロック図である。
【図１５】図１５は本発明の第４実施形態に係る微分回路の回路図である。
【図１６】図１６は本発明の第５実施形態に係るＣＭＯＳイメージセンサのフィードバック部の詳細な構成を示す回路ブロック図である。
【図１７】図１７は本発明の第６実施形態に係るＣＭＯＳイメージセンサのフィードバック部の詳細な構成を示す回路ブロック図である。
【図１８】図１８は従来例に係るＣＭＯＳイメージセンサを構成する１つの画素（ピクセル）ＰＸの等価回路図である。
【図１９】図１９は従来例に係るＣＭＯＳイメージセンサの全体の回路構成を示す等価回路図である。
【図２０】図２０は従来例に係るＣＭＯＳイメージセンサの各画素からの出力部分に相当する回路図である。
【図２１】図２１は従来例に係るＣＭＯＳイメージセンサの入力電圧に対する出力ラインへの出力電圧を示すグラフである。
【図２２】図２２は従来例に係るＣＭＯＳイメージセンサの出力ラインの出力電圧の時間変化を示すグラフである。
【符号の説明】
【０１２７】
ＡＭ…アナログメモリ、ＢＵＦ…バッファ、Ｃ…キャパシタ、Ｃｅｘｔ…外部容量、Ｃｉｎｔ…内部容量、ＣＣ…クロックコントロール部、ＣＮＴ…カウンタ、ＣＯＭ…比較部、ＣＰ…チャージポンプ部、ＣＳ，ＣＳ１ａ〜ＣＳ１ｃ，ＣＳ２ａ〜ＣＳ２ｃ…電流源、ＣＳＡ…電流源調整部、ＤＡＣ…デジタルアナログコンバータ、ＤＦ…差分回路、ＤＩＦ…差分演算部、ＦＢ…フィードバック部、ＦＤ…フローティングディフュージョン、ＩＭ…受光面、ＩＮＴ…積算部、ＰＤ…フォトダイオード、ＰＸ，ＰＸ１〜ＰＸ４…受光面画素、ＲＦ，ＲＦ１，ＲＦ２…参照用画素、ＲＦＣ…参照用画素カラム、ＲＳ…リセットトランジスタ、ＳＬ…選択ライン、ＳＲH…列シフトレジスタ、ＳＲV…行シフトレジスタ、ＳＦ…増幅トランジスタ、ＳＭ…サンプリング部、Ｓ１，Ｓ１ａ〜Ｓ１ｃ，Ｓ２，Ｓ２ａ〜Ｓ２ｃ…スイッチ、Ｔ…転送トランジスタ、ＴＧ…タイミングジェネレータ、ＶＬ…電圧リミッタ、ＶＯＵＴ…出力ライン、ＶＲ…電源電圧、Ｘ…選択トランジスタ
【図１】
2010056675.tif 000022
【図２】
2010056675.tif 000023
【図３】
2010056675.tif 000024
【図４】
2010056675.tif 000025
【図５】
2010056675.tif 000026
【図６】
2010056675.tif 000027
【図７】
2010056675.tif 000028
【図８】
2010056675.tif 000029
【図９】
2010056675.tif 000030
【図１０】
2010056675.tif 000031
【図１１】
2010056675.tif 000032
【図１２】
2010056675.tif 000033
【図１３】
2010056675.tif 000034
【図１４】
2010056675.tif 000035
【図１５】
2010056675.tif 000036
【図１６】
2010056675.tif 000037
【図１７】
2010056675.tif 000038
【図１８】
2010056675.tif 000039
【図１９】
2010056675.tif 000040
【図２０】
2010056675.tif 000041
【図２１】
2010056675.tif 000042
【図２２】
2010056675.tif 000043