(57)【要約】【課題】半導体装置の信頼性を向上させることができる製造方法を提供する。【解決手段】半導体基板１に形成される半導体素子を覆う絶縁膜１１が、埋め込み特性が良好とされる熱ＣＶＤ法等によって形成される。その絶縁膜１１を覆うように、耐湿性に優れているとされるプラズマＣＶＤ法によって絶縁膜１４が形成される。その絶縁膜１１および絶縁膜１４を貫通するようにプラグ１３が形成される。さらに、その絶縁膜１４上に、誘電率が比較的低いＬｏｗ−ｋ膜からなる絶縁膜１６が形成され、その絶縁膜１６に、ダマシン技術によって、プラグ１３に電気的に接続される配線２０が形成される。【選択図】図１
2010056156.tif 000002
【特許請求の範囲】
【請求項１】
主表面を有する半導体基板に、互いに間隔を隔てられた第１ゲート電極および第２ゲート電極を形成する工程と、
前記半導体基板上に、熱化学的気相成長法および塗布法の少なくともいずれかによって、前記第１ゲート電極と前記第２ゲート電極との間の領域において前記第１ゲート電極および前記第２ゲート電極の高さよりも高くなる態様で第１層間絶縁膜を形成する工程と、
前記第１層間絶縁膜上に、プラズマ化学気相成長法によって第２層間絶縁膜を形成する工程と、
前記第２層間絶縁膜および前記第１層間絶縁膜を貫通して前記半導体基板に電気的に接続される第１プラグ電極を形成する工程と、
前記第１プラグ電極を覆うように、前記第２層間絶縁膜上に、プラズマ化学気相成長法によって所定の誘電率を有する第３層間絶縁膜を形成する工程と、
前記第３層間絶縁膜にエッチングを施すことにより、前記第２層間絶縁膜および前記第１プラグ電極を露出する配線溝を形成する工程と、
前記配線溝内に配線を形成することにより、前記配線と前記半導体基板とを前記第１プラグ電極を介して電気的に接続する工程と
を備えた、半導体装置の製造方法。
【請求項２】
前記第１層間絶縁膜を形成する工程では、前記第１層間絶縁膜として、熱化学的気相成長法によってオゾンＴＥＯＳ膜が形成され、
前記第２層間絶縁膜を形成する工程では、前記第２層間絶縁膜として、プラズマ化学気相成長法によって、プラズマＴＥＯＳ膜、シリコン酸化膜、シリコン酸化窒化（ＳｉＯＮ）膜、シリコン炭化窒化（ＳｉＣＮ）膜およびシリコン酸化炭化（ＳｉＯＣ）膜からなる群から選ばれるいずれかの膜が形成され、
前記第３層間絶縁膜を形成する工程では、前記第３層間絶縁膜として、シリコン酸化炭化（ＳｉＯＣ）膜またはシリコン酸化フッ化（ＳｉＯＦ）膜が形成される、請求項１記載の半導体装置の製造方法。
【請求項３】
前記第１層間絶縁膜を形成する工程の後、前記第２層間絶縁膜を形成する工程の前に、前記第１層間絶縁膜に化学的機械研磨処理を施すことにより前記第１層間絶縁膜を平坦化する工程を備えた、請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記第２層間絶縁膜を形成する工程の後、前記第１プラグを形成する工程の前に、前記第２層間絶縁膜に化学的機械研磨処理を施すことにより前記第２層間絶縁膜を平坦化する工程を備えた、請求項１または２に記載の半導体装置の製造方法。
【請求項５】
前記第２層間絶縁膜を形成する工程は、
前記第１層間絶縁膜上に第１層を形成する工程と、
前記第１層に化学的機械研磨処理を施すことにより前記第１層を平坦化する工程と、
平坦化された前記第１層上に第２層を形成する工程と
を含む、請求項１または２に記載の半導体装置の製造方法。
【請求項６】
前記第１プラグ電極を形成する工程の後、前記第３層間絶縁膜を形成する工程の前に、前記第１プラグ電極を覆うように前記第２層間絶縁膜上に、プラズマ化学気相成長法によって第４層間絶縁膜を形成する工程を備え、
前記配線溝を形成する工程では、前記第３層間絶縁膜および前記第４層間絶縁膜にエッチングを施すことにより、前記第２層間絶縁膜が露出される、請求項１または２に記載の半導体装置の製造方法。
【請求項７】
前記配線溝を形成する際のエッチングでは、前記第３層間絶縁膜のエッチング速度が前記第２層間絶縁膜のエッチング速度の三倍以上である、請求項１または２に記載の半導体装置の製造方法。
【請求項８】
第１層間絶縁膜を形成する工程の後、前記第２層間絶縁膜を形成する工程の前に、前記第１層間絶縁膜が含有する水分を除去するための所定の熱処理を施す工程をさらに備えた、請求項１または２に記載の半導体装置の製造方法。
【請求項９】
前記第１ゲート電極および第２ゲート電極を形成する工程と前記第１層間絶縁膜を形成する工程との間に、前記第１ゲート電極の両側部に形成されるソース・ドレイン領域の表面および前記第２ゲート電極の両側部に形成されるソース・ドレイン領域の表面のそれぞれに、ニッケルシリサイド膜を形成する工程をさらに備えた、請求項１または２に記載の半導体装置の製造方法。
【請求項１０】
主表面を有する半導体基板に、互いに間隔を隔てられた第１ゲート電極および第２ゲート電極を形成する工程と、
前記半導体基板上に、熱化学的気相成長法および塗布法の少なくともいずれかによって、前記第１ゲート電極と前記第２ゲート電極との間の領域において前記第１ゲート電極および前記第２ゲート電極の高さよりも高くなる態様で第１層間絶縁膜を形成する工程と、
前記第１層間絶縁膜を貫通して前記半導体基板に電気的に接続される第１プラグ電極を形成する工程と、
前記第１層間絶縁膜が含有する水分を除去するための所定の熱処理を施す工程と、
前記第１プラグ電極を覆うように前記第１層間絶縁膜上に、プラズマ化学気相成長法によって第２層間絶縁膜を形成する工程と、
前記第２層間絶縁膜上に、プラズマ化学気相成長法によって所定の誘電率を有する第３層間絶縁膜を形成する工程と、
前記第３層間絶縁膜および前記第２層間絶縁膜にエッチングを施すことにより、前記第１層間絶縁膜および前記第１プラグ電極を露出する配線溝を形成する工程と、
前記配線溝内に配線を形成することにより、前記配線と前記半導体基板とを前記第１プラグ電極を介して電気的に接続する工程と
を備えた、半導体装置の製造方法。
【請求項１１】
主表面を有する半導体基板と、
互いに間隔を隔てられるように、前記半導体基板上に形成された第１ゲート電極および第２ゲート電極と、
前記第１ゲート電極と前記第２ゲート電極との間の領域において前記第１ゲート電極および前記第２ゲート電極の高さよりも高くなる態様で前記半導体基板上に形成され、所定含有密度の水分およびＯＨ基を含有するとともに、所定の誘電率を有する第１層間絶縁膜と、
前記第１層間絶縁膜上に形成され、前記所定含有密度よりも低い水分およびＯＨ基の含有密度を有し、所定の誘電率を有する第２層間絶縁膜と、
前記第２層間絶縁膜および前記第１層間絶縁膜を貫通して前記半導体基板に電気的に接続される第１プラグ電極と、
前記第１層間絶縁膜および前記第２層間絶縁膜のそれぞれの前記所定の誘電率よりも低く、シリコン酸化膜の誘電率よりも低い所定の誘電率を有する材料により、前記第１プラグ電極を覆うように前記第２層間絶縁膜上に形成され、前記所定含有密度よりも低い水分およびＯＨ基の含有密度を有する第３層間絶縁膜と、
前記第３層間絶縁膜を貫通して前記第２層間絶縁膜および前記第１プラグ電極を露出する配線溝と、
前記配線溝内に形成され、前記第１プラグ電極を介して前記半導体基板と電気的に接続された配線と
を備えた、半導体装置。
【請求項１２】
前記第１層間絶縁膜はオゾンＴＥＯＳ膜であり、
前記第２層間絶縁膜は、プラズマＴＥＯＳ膜、シリコン酸化膜、シリコン酸化窒化（ＳｉＯＮ）膜、シリコン炭化窒化（ＳｉＣＮ）膜およびシリコン酸化炭化（ＳｉＯＣ）膜からなる群から選ばれるいずれかの膜であり、
前記第３層間絶縁膜は、シリコン酸化炭化（ＳｉＯＣ）膜またはシリコン酸化フッ化（ＳｉＯＦ）膜である、請求項１１記載の半導体装置。
【請求項１３】
前記第２層間絶縁膜は、
前記第１層間絶縁膜上に形成された第１層と、
平坦化された前記第１層上に形成された第２層と
を含む、請求項１１または１２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置およびその製造方法に関し、特に、ダマシン技術を使用した半導体装置の製造方法と、その方法によって製造される半導体装置とに関するものである。
【背景技術】
【０００２】
半導体基板に形成される複数の半導体素子は、たとえば多層配線によって互いに電気的に接続されて、所定の回路が構成される。微細化に伴い、配線構造として埋込み配線構造が開発されている。埋込み配線構造は、たとえば、絶縁膜に形成された配線溝や、ホールなどのような配線開口部内に、ダマシン（Damascene）技術によって、配線材料を埋込むことで形成される。ダマシン技術には、シングルダマシン（Single Damascene）とデュアルダマシン（Dual Damascene）がある。
【０００３】
たとえば特許文献１には、シリコン窒化膜、シリコン酸化窒化膜、シリコン炭化膜またはシリコン炭化窒化膜からなる絶縁膜と、その上に形成された有機ポリマー系低誘電率絶縁材料からなる絶縁膜と、さらにその上に形成されたシリコン窒化膜、シリコン炭化膜またはシリコン炭化窒化膜からなる絶縁膜との３層構造に、ダマシン技術によって銅配線を形成する技術が提案されている。また、特許文献２には、ダマシン技術によって銅配線が形成されるＳｉＯＣ膜の炭素の組成を制御する技術が提案されている。
【０００４】
さらに、特許文献３には、ゲート電極間に塗布法にてシロキサンＳＯＧを埋め込む工程、このシロキサンＳＯＧ上にフッ素化シリコン酸化膜をプラズマＣＶＤ法によって形成する工程、シロキサンＳＯＧとフッ素化シリコン酸化膜とを貫通し半導体基板に達するコンタクトを形成する工程、フッ素化シリコン酸化膜上に塗布法によりフッ素化ポリイミドを形成する工程、配線溝パターンにてフッ素化ポリイミドをエッチングしフッ素化シリコン酸化膜に達する配線溝を形成する工程およびコンタクト内と配線溝内に導電物質を埋め込んで配線を形成する工程を備えた半導体装置の製造方法が開示されている。
【０００５】
そして、特許文献４には、アルミニウム多層配線構造を備えた半導体装置に関する記載があり、アルミニウム配線をプラズマＣＶＤ法によって形成されたＳｉＯＮで挟むように配置することにより、プラズマＣＶＤ法によって形成された層間膜であるＳｉＯＦ膜が大気中等から水分を吸って、その水分がアルミニウム配線の絶縁耐性等に悪影響を与えるのを防ぐ手法が提案されている。
【０００６】
また、特許文献５には、下層にオゾンＴＥＯＳ、上層にプラズマ酸化膜を有する配線層構造が開示されている。さらに、特許文献６には、層間絶縁膜として、有機シランとオゾンによる熱ＣＶＤ膜の上にプラズマＣＶＤ法によるシリコン酸化膜を形成することで耐湿性の多層層間膜を形成する手法が開示されている。また、特許文献７には、配線層において低誘電率膜であるフッ素を含有したプラズマＣＶＤ酸化膜の上と下に、シリコンリッチな酸化膜を形成することにより、フッ素を含有したプラズマＣＶＤ酸化膜からのフッ素の拡散を防止することが開示されている。そして、特許文献８には、配線層において上下に耐湿性の絶縁膜（シリコン窒化物）を形成し、その間に吸湿性のオゾンＴＥＯＳを形成した構造が開示されている。
【０００７】
半導体基板の主表面にＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）のような半導体素子を形成した後、半導体基板の主表面上には半導体素子を覆うように層間絶縁膜が形成される。近年、微細化に伴いＭＩＳＦＥＴのゲート電極間の間隔が狭くなってきており、このような層間絶縁膜には、ゲート電極間などへの埋込特性が良好な絶縁膜を用いることが望まれている。プラズマＣＶＤ（Chemical Vapor Deposition）法で形成した絶縁膜は埋込み特性が低く、ゲート電極間の間隔が比較的狭い場合に、そのスペースを確実に埋込むことができず、ボイドが発生するおそれがある。これに対して、Ｏ3−ＴＥＯＳ（Tetraethoxysilane）酸化膜のように熱ＣＶＤ法によって形成された絶縁膜や、ＳＯＧ（Spin On Glass）膜のように塗布法によって形成された絶縁膜は、ゲート電極間のスペースなどの埋込み特性が良好な膜とされる。
【特許文献１】特開２００５−１３６１５２号公報
【特許文献２】特開２００５−２２３０２１号公報
【特許文献３】特開平１１−８７５１０号公報
【特許文献４】特開平６−３０２７０４号公報
【特許文献５】特開平７−１５３８４０号公報
【特許文献６】特開平５−１０９９１０号公報
【特許文献７】特開平１１−３１７４５４号公報
【特許文献８】特開平６−５３２１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来の技術では次のような問題点があった。埋込み特性に優れているとされるＯ3−ＴＥＯＳ酸化膜やＳＯＧ膜のような絶縁膜では、プラズマＣＶＤ法によって形成された絶縁膜に比べて吸湿性が高いという性質がある。そのため、これらの絶縁膜を成膜した段階で水分を吸収し水分の含有量が高くなりやすい。ここで、水分の含有量とは、以下、水分およびＯＨ基の両方を含む含有量を意図するものとする。そのような埋込み特性に優れるが水分の含有量が高くなりやすい絶縁膜を層間絶縁膜として形成し、その層間絶縁膜にコンタクトホールを形成してプラグを埋込んだ後、その層間絶縁膜上にさらに絶縁膜を形成してダマシン技術によって配線を形成すると、この層間絶縁膜の水分の含有量が高いことに起因して、配線の信頼性が低下する可能性があることが判明した。
【０００９】
すなわち、吸湿性が高く水分の含有量が多くなりやすい層間絶縁膜上に、耐湿性の低い絶縁膜を形成した場合には、その層間絶縁膜と絶縁膜との界面が電気的に弱くなり、銅配線中の銅（Ｃｕ）が拡散しなくても、この界面を介して絶縁破壊を起こしやすいことが本発明者らの研究で判明した。
【００１０】
また、特許文献３においては、最下層の配線が形成される層の層間絶縁膜も塗布法によって形成される膜であり、水分を多量に含んでいる。そのために、配線間のリーク電流や配線とコンタクト間のリーク電流に起因する絶縁耐性に関する信頼性が確保できない問題があった。
【００１１】
さらに、特許文献４においては、半導体基板上に形成される絶縁膜は全てプラズマＣＶＤ法によって形成されている。この特許文献４に基づいてゲート電極間に層間絶縁膜を埋め込むことを想定した場合には、ゲート電極間に層間絶縁膜を隙間をできる限り少なくして埋め込むことが困難となる問題や、アルミニウム配線を誘電率の比較的高いＳｉＯＮ膜によって挟み込む構造となるために、配線遅延が大きくなり、半導体デバイスの動作を高速化しにくくなる問題があった。
【００１２】
また、特許文献５においては、プラズマ酸化膜上に形成される層間膜や配線構造に関して何らの考慮もなされておらず、集積回路の高速動作と信頼性を両立できない問題があった。
【００１３】
さらに、特許文献６においては、有機シランとオゾンとによる熱ＣＶＤ膜とプラズマＣＶＤ法によるシリコン酸化膜とを積層構造とした場合、配線の間を埋め込む有機シランとオゾンとによる熱ＣＶＤ膜が水分を多量に含んでいるために、結局、配線間のリーク電流や配線とコンタクト間のリーク電流に起因した絶縁耐性に関する信頼性を確保することができないという問題があった。
【００１４】
また、特許文献７においては、主たる層間膜がプラズマＣＶＤ法によって形成されているために、これをゲート電極を埋め込む層間膜に適用した場合、配線間の埋め込み特性が悪化する問題があった。そして、配線が配線誘電率の比較的高いシリコンリッチな酸化膜によって挟み込まれる構造となるために、配線遅延が大きくなり、半導体デバイスの動作を高速化しにくくなる問題があった。
【００１５】
そして、特許文献８では、まず、配線材料を形成した後、配線材料をエッチングして複数の配線が形成され、その後、シリコン窒化物が配線間および配線上を埋め込みように形成され、その上にオゾンＴＥＯＳが配線間および配線上を埋め込むように形成される。そして、その上にシリコン窒化物が配線間および配線上を埋め込むように形成されてデバイスが形成される。この手法を前提として多層配線構造を形成すると、配線間に誘電率の高いシリコン窒化物が２層も入ることとなる。そのため、特許文献８では、配線遅延が大きくなり、半導体デバイスの動作を高速化しにくくなる問題があった。
【００１６】
本発明は上記問題点を解決するためになされたものであり、その目的は、半導体装置の信頼性を向上させることができる半導体装置の製造方法を提供することであり、他の目的は、そのような方法によって製造される半導体装置を提供することである。
【課題を解決するための手段】
【００１７】
本発明に係る半導体装置の製造方法は、以下の工程を備えている。主表面を有する半導体基板に、互いに間隔を隔てられた第１ゲート電極および第２ゲート電極を形成する。半導体基板上に、熱化学的気相成長法および塗布法の少なくともいずれかによって、第１ゲート電極と第２ゲート電極との間の領域において第１ゲート電極および第２ゲート電極の高さよりも高くなる態様で第１層間絶縁膜を形成する。第１層間絶縁膜上に、プラズマ化学気相成長法によって第２層間絶縁膜を形成する。第２層間絶縁膜および第１層間絶縁膜を貫通して半導体基板に電気的に接続される第１プラグ電極を形成する。第１プラグ電極を覆うように、第２層間絶縁膜上に、プラズマ化学気相成長法によって所定の誘電率を有する第３層間絶縁膜を形成する。第３層間絶縁膜にエッチングを施すことにより、第２層間絶縁膜および第１プラグ電極を露出する配線溝を形成する。配線溝内に配線を形成することにより、配線と半導体基板とを第１プラグ電極を介して電気的に接続する。
【００１８】
本発明に係る他の半導体装置の製造方法は、以下の工程を備えている。主表面を有する半導体基板に、互いに間隔を隔てられた第１ゲート電極および第２ゲート電極を形成する。半導体基板上に、熱化学的気相成長法および塗布法の少なくともいずれかによって、第１ゲート電極と第２ゲート電極との間の領域において第１ゲート電極および第２ゲート電極の高さよりも高くなる態様で第１層間絶縁膜を形成する。第１層間絶縁膜を貫通して半導体基板に電気的に接続される第１プラグ電極を形成する。第１層間絶縁膜が含有する水分を除去するための所定の熱処理を施す。第１プラグ電極を覆うように第１層間絶縁膜上に、プラズマ化学気相成長法によって第２層間絶縁膜を形成する。第２層間絶縁膜上に、プラズマ化学気相成長法によって所定の誘電率を有する第３層間絶縁膜を形成する。第３層間絶縁膜および第２層間絶縁膜にエッチングを施すことにより、第１層間絶縁膜および第１プラグ電極を露出する配線溝を形成する。配線溝内に配線を形成することにより、配線と半導体基板とを第１プラグ電極を介して電気的に接続する。
【００１９】
本発明に係る半導体装置は、半導体基板と第１ゲート電極および第２ゲート電極と第１層間絶縁膜と第２層間絶縁膜と第１プラグ電極と第３層間絶縁膜と配線溝と配線とを備えている。半導体基板は主表面を有している。第１ゲート電極および第２ゲート電極は、互いに間隔を隔てられるように、半導体基板上に形成されている。第１層間絶縁膜は、第１ゲート電極と第２ゲート電極との間の領域において、第１ゲート電極および第２ゲート電極の高さよりも高くなる態様で半導体基板上に形成され、所定含有密度の水分およびＯＨ基を含有するとともに、所定の誘電率を有している。第２層間絶縁膜は第１層間絶縁膜上に形成され、所定含有密度よりも低い水分およびＯＨ基の含有密度を有し、所定の誘電率を有している。第１プラグ電極は第２層間絶縁膜および前記第１層間絶縁膜を貫通して半導体基板に電気的に接続されている。第３層間絶縁膜は、第１層間絶縁膜および第２層間絶縁膜のそれぞれの所定の誘電率よりも低く、シリコン酸化膜の誘電率よりも低い所定の誘電率を有する材料により、第１プラグ電極を覆うように第２層間絶縁膜上に形成され、所定含有密度よりも低い水分およびＯＨ基の含有密度を有している。配線溝は、第３層間絶縁膜を貫通して第２層間絶縁膜および第１プラグ電極を露出する。配線は配線溝内に形成され、第１プラグ電極を介して半導体基板と電気的に接続されている。
【発明の効果】
【００２０】
本発明の一つの実施の形態に係る半導体装置の製造方法によれば、ゲート電極を覆う第１層間絶縁膜が熱化学的気相成長法および塗布法の少なくともいずれかによって形成されることで、隣接するゲート電極間の領域を良好に埋め込むことができる。そして、熱化学的気相成長法等によって形成することで水分の吸湿性が高いとされる第１層間絶縁膜が、プラズマ化学気相成長法によって形成することで耐湿性が高いとされる第２層間絶縁膜によって覆われる。これにより、第１層間絶縁膜中の水分が第１層間絶縁膜より上方へ拡散するのが阻止されて、配線の底面と第１プラグ電極の上面とが接触する第２層間絶縁膜と第３層間絶縁膜との界面に、水分に起因する絶縁破壊経路が形成されるのを防止することができる。その結果、配線と第１プラグ電極とを電気的に確実に接続することができるとともに、隣接する配線と配線との絶縁性を確保することができて、半導体装置としての信頼性を確保することができる。
【００２１】
本発明の他の実施の形態に係る半導体装置の製造方法によれば、熱化学的気相成長法によって形成されることで吸湿性が高いとされる第１層間絶縁膜が含有する水分が熱処理によって除去され、その水分が除去された第１層間絶縁膜が、プラズマ化学気相成長法によって形成される耐湿性が高い第２層間絶縁膜によって覆われる。これにより、第１層間絶縁膜と第２層間絶縁膜との界面に絶縁破壊経路が形成されるのを抑制することができる。その結果、半導体装置としての信頼性を向上させることができる。
【００２２】
本発明のさらに他の実施の形態に係る半導体装置によれば、第１プラグ電極が貫通するように形成される第２層間絶縁膜および第３層間絶縁膜は、第１層間絶縁膜の所定含有密度よりも低い水分およびＯＨ基の含有密度を有し、そして、配線溝と配線が形成される第３層間絶縁膜は、第１層間絶縁膜および第２層間絶縁膜のそれぞれの所定の誘電率よりも低く、シリコン酸化膜の誘電率よりも低い所定の誘電率を有する材料によって形成されている。これにより、第１層間絶縁膜中の水分が第１層間絶縁膜より上方へ拡散するのが阻止されて、配線の底面と第１プラグ電極の上面とが接触する第２層間絶縁膜と第３層間絶縁膜との界面に、水分に起因する絶縁破壊経路が形成されるのを防止することができる。その結果、配線と第１プラグ電極とを電気的に確実に接続することができるとともに、隣接する配線と配線との絶縁性を確保することができて、半導体装置としての信頼性を確保することができる。
【発明を実施するための最良の形態】
【００２３】
（実施の形態１）
本発明の実施の形態１に係る半導体装置について説明する。図１に示すように、本半導体装置では、まず、半導体基板１に形成される半導体素子を覆う絶縁膜１１が、埋め込み特性が良好な熱ＣＶＤ法等によって形成され、そして、その絶縁膜１１を覆うように、耐湿性に優れているとされるプラズマＣＶＤ法による絶縁膜１４が形成されている。その絶縁膜１１および絶縁膜１４を貫通するようにプラグ１３が形成されている。さらに、その絶縁膜１４上に、誘電率が比較的低いＬｏｗ−ｋ膜からなる絶縁膜１６が形成され、その絶縁膜１６に、ダマシン技術によって、プラグ１３に電気的に接続される配線２０が形成されている。
【００２４】
半導体装置の構造について、さらに詳しく説明する。半導体基板１の主表面には、ＭＩＳＦＥＴＱｎ、ＱｐのようなＭＩＳＦＥＴを含む半導体素子が形成されている。そのＭＩＳＦＥＴＱｎ、Ｑｐを覆うように、半導体基板１の表面上に絶縁膜１０が形成されている。その絶縁膜１０の上に、熱ＣＶＤ法によって絶縁膜１１が形成されている。その絶縁膜１１上に、プラズマＣＶＤ法によって絶縁膜１４が形成されている。絶縁膜１１は、ＭＩＳＦＥＴのような半導体素子が形成された半導体基板１の主表面上に、ＭＩＳＦＥＴのゲート電極５ａとゲート電極５ｂとの間を埋めるように形成されている。
【００２５】
絶縁膜１４は、絶縁膜１１よりもシリコン（Ｓｉ）原子の数密度が大きな膜であり、絶縁膜１１よりも吸湿性が低い。絶縁膜１０、１１、１４には、コンタクトホール１２が形成されている。そのコンタクトホール１２内には、プラグ１３が埋込まれている。プラグ１３は、ＭＩＳＦＥＴのソース領域またはドレイン領域（ｎ-型半導体領域６ａ、ｎ+型半導体領域８ａ、ｐ-型半導体領域６ｂ、ｐ+型半導体領域８ｂ）に電気的に接続されている。また、プラグ１３は、ゲート電極と電気的に接続されている（図示せず）。絶縁膜１１上には絶縁膜１４が形成され、その絶縁膜１４上に絶縁膜１６が形成されている。すなわち、絶縁膜１１と絶縁膜１６とは直接接しておらず、絶縁膜１１と絶縁膜１６との間には絶縁膜１４が介在している。
【００２６】
絶縁膜１６には、開口部１７が形成されている。開口部１７内には配線２０が埋込まれている。開口部１７の底には、プラグ１３の上面の少なくとも一部が露出し、配線２０はプラグ１３と接して電気的に接続されている。配線２０は、半導体基板１の上に形成された複数の配線層のうちの最下層の配線層からなる。各絶縁膜１０、１１、１４、１６を形成するための材料については、後述する。
【００２７】
次に、上述した半導体装置の製造方法について説明する。まず、図２に示すように、たとえば１〜１０Ωｃｍ程度の比抵抗を有するｐ型の単結晶シリコンなどからなる半導体基板（半導体ウェハ）１が用意される。次に、その半導体基板１の主表面に、素子分離領域２が形成される。素子分離領域２は、シリコン酸化膜などからなり、たとえばＳＴＩ（Shallow Trench Isolation）法またはＬＯＣＯＳ（Local Oxidization of Silicon）法などにより形成される。
【００２８】
次に、半導体基板１のｎチャネル型ＭＩＳＦＥＴが形成される領域に、ｐ型ウェル３ａが形成される。また、半導体基板１のｐチャネル型ＭＩＳＦＥＴが形成される領域に、ｎ型ウェル３ｂが形成される。ｐ型ウェル３ａは、たとえばホウ素（Ｂ）などのｐ型の不純物をイオン注入することによって形成される。また、ｎ型ウェル３ｂは、たとえばリン（Ｐ）または砒素（Ａｓ）などのｎ型の不純物をイオン注入することによって形成される。
【００２９】
次に、半導体基板１の表面（ｐ型ウェル３ａおよびｎ型ウェル３ｂの表面）に、ゲート絶縁膜４が形成される。ゲート絶縁膜４は、たとえば薄い酸化シリコン膜などからなり、たとえば熱酸化法などによって形成される。次に、図３に示すように、ｐ型ウェル３ａのゲート絶縁膜４上に、ゲート電極５ａが形成される。また、ｎ型ウェル３ｂのゲート絶縁膜４上に、ゲート電極５ｂが形成される。ゲート電極５ａ、５ｂは、たとえば多結晶シリコン膜（ドープトポリシリコン膜）などから形成される。
【００３０】
ゲート電極５ａ、５ｂを形成するには、まず、半導体基板１上に多結晶シリコン膜が形成される。次に、フォトレジスト膜（図示せず）をマスクとして、ｎチャネル型ＭＩＳＦＥＴが形成される領域に位置する多結晶シリコン膜の部分に、リン（Ｐ）または砒素（Ａｓ）などのｎ型の不純物をイオン注入することにより、この多結晶シリコン膜の部分が低抵抗のｎ型半導体膜とされる。そして、他のフォトレジスト膜（図示せず）をマスクとして、ｐチャネル型ＭＩＳＦＥＴが形成される領域に位置する多結晶シリコン膜の部分に、ホウ素（Ｂ）などのｐ型の不純物をイオン注入することにより、この多結晶シリコン膜の部分が低抵抗のｐ型半導体膜とされる。次に、この多結晶シリコン膜を、フォトリソグラフィ法およびドライエッチング法を用いてパターニングすることにより、ゲート電極５ａ、５ｂが形成される。
【００３１】
次に、ゲート電極５ａをマスクとしてｐ型ウェル３ａの領域にリン（Ｐ）などのｎ型の不純物をイオン注入することにより、低不純物濃度のｎ-型半導体領域６ａが形成される。また、ゲート電極５ｂをマスクとして、ｎ型ウェル３ｂにホウ素（Ｂ）などのｐ型不純物をイオン注入することにより、低不純物濃度のｐ-型半導体領域６ｂが形成される。次に、ゲート電極５ａ、５ｂの側壁上に、たとえばシリコン酸化膜などからなるサイドウォール絶縁膜７が形成される。サイドウォール絶縁膜７は、たとえば半導体基板１上にシリコン酸化膜を形成し、このシリコン酸化膜に異方性エッチングを施すことによって形成される。
【００３２】
次に、ゲート電極５ａおよびサイドウォール絶縁膜７をマスクとして、ｐ型ウェル３ａにリン（Ｐ）などのｎ型の不純物をイオン注入することにより、ｎ+型半導体領域８ａ（ソース、ドレイン）が形成される。また、ゲート電極５ｂおよびサイドウォール絶縁膜７をマスクとして、ｎ型ウェル３ｂにホウ素（Ｂ）などのｐ型の不純物をイオン注入することにより、ｐ+型半導体領域（ソース、ドレイン）８ｂが形成される。ｎ+型半導体領域８ａは、ｎ-型半導体領域６ａよりも不純物濃度が高く、ｐ+型半導体領域８ｂは、ｐ-型半導体領域６ｂよりも不純物濃度が高い。
【００３３】
次に、ゲート電極５ａ、５ｂ、ｎ+型半導体領域８ａおよびｐ+型半導体領域８ｂの表面を露出させ、その表面を覆うように、たとえばニッケル（Ｎｉ）膜のような金属膜（図示せず）が形成される。次に、図４に示すように、その金属膜に所定の熱処理を施すことによって、ゲート電極５ａ、５ｂ、ｎ+型半導体領域８ａおよびｐ+型半導体領域８ｂの表面に、それぞれ金属シリサイド層９が形成される。これにより、ｎ+型半導体領域８ａおよびｐ+型半導体領域８ｂの拡散抵抗や、コンタクト抵抗などを低抵抗化することができる。その後、未反応の金属膜（ニッケル膜）が除去される。
【００３４】
本半導体装置では、微細化による低抵抗化の要求から、金属シリサイド層９はコバルトシリサイド層ではなく、ニッケルシリサイド層とすることが好ましい。金属シリサイド層９をニッケルシリサイド層とすることで、金属シリサイド層９の抵抗をより低くすることができ、ｎ+型半導体領域８ａおよびｐ+型半導体領域８ｂの拡散抵抗や、コンタクト抵抗などをより低減することができる。このニッケルシリサイドは、コバルトシリサイドなどと比べて、耐熱性が低く、約５００℃で相転位を起こす。このため、金属シリサイド層９を形成した後では、熱処理として、温度約５００℃以下の熱処理しか許容できなくなることに留意する必要がある。このようにして、半導体基板１のｐ型ウェル３ａにｎチャネル型のＭＩＳＦＥＴＱｎが形成され、ｎ型ウェル３ｂにｐチャネル型のＭＩＳＦＥＴＱｐが形成される。
【００３５】
次に、図５に示すように、ゲート電極５ａ、５ｂおよびサイドウォール絶縁膜７を覆うように、半導体基板１の表面上にシリコン窒化膜などからなる絶縁膜１０が形成される。次に、その絶縁膜１０を覆うように、熱ＣＶＤ法によってシリコン酸化膜などからなる絶縁膜（第１層間絶縁膜）１１が形成される。このとき、絶縁膜１１は、ＭＩＳＦＥＴＱｎ、Ｑｐのゲート電極５ａとゲート電極５ｂとのスペースが埋められるように形成される。言い換えると、少なくともゲート電極５ａとゲート電極５ｂとの間の領域において、ゲート電極５ａおよびゲート電極５ｂの高さよりも高くなる態様で、半導体基板上に絶縁膜１１を形成する。
【００３６】
絶縁膜１０の膜厚は、絶縁膜１１の膜厚よりも薄い。絶縁膜１１は、層間絶縁膜として機能する絶縁膜であり、絶縁膜１０は、絶縁膜１１にコンタクトホールを形成する際のエッチングストッパ膜として機能する絶縁膜である。絶縁膜１０と絶縁膜１１とは、互いにエッチング特性（エッチング速度）が異なる材料により形成されており、たとえば絶縁膜１０はシリコン窒化膜とされ、絶縁膜１１はシリコン酸化膜とされることが好ましい。
【００３７】
本半導体装置では、絶縁膜１１は、シリコン（Ｓｉ）と酸素（Ｏ）とを構成元素として含有する絶縁膜であり、好ましくは、シリコン（Ｓｉ）と酸素（Ｏ）とを主成分とし、より好ましくは、シリコン酸化（ＳｉＯX）膜である。なお、シリコン酸化膜は、典型的には二酸化シリコン（ＳｉＯ2）膜であるが、本半導体装置では、化学量論比（ＳｉＯ2）からシリコン（Ｓｉ）と酸素（Ｏ）との原子比（原子数比率）がずれている場合もシリコン酸化膜に含むものとする。
【００３８】
絶縁膜１１におけるシリコン（Ｓｉ）と酸素（Ｏ）の組成比、すなわち、シリコン（Ｓｉ）と酸素（Ｏ）との原子数比（Ｏ原子数／Ｓｉ原子数）は、１．５以上であることが好ましい、この場合、絶縁膜１１は、酸素（Ｏ）の含有量がシリコン（Ｓｉ）の含有量に対して、原子数比で１．５以上となる。また、絶縁膜１１の組成をＳｉＯXで表記すると、このＳｉＯXにおけるＸは１．５以上（Ｘ≧１．５）となる。
【００３９】
また、絶縁膜１１が、さらに微量の炭素（Ｃ）を含有していてもよい。この場合には、絶縁膜１１におけるシリコン（Ｓｉ）と炭素（Ｃ）との組成比、すなわち、シリコン（Ｓｉ）と炭素（Ｃ）の原子数比（Ｃ原子数／Ｓｉ原子数）は、０．０５以下であることが好ましい。この場合、絶縁膜１１は、炭素（Ｃ）の含有量がシリコン（Ｓｉ）の含有量に対して原子数比で５％以下となる。また、絶縁膜１１の組成をＳｉＯXＣYで表記すると、このＳｉＯXＣYにおけるＸは、１．５以上（Ｘ≧１．５）で、Ｙは０．０５以下（Ｙ≦０．０５）となる。なお、絶縁膜１１は、さらに水素（Ｈ）を含有していてもよい。
【００４０】
ところで、近年、微細化に伴いＭＩＳＦＥＴのゲート電極間の間隔が狭くなってきており、ゲート電極間のスペースを埋めるように形成すべき絶縁膜１１としては、埋込み特性が良好な絶縁膜を用いることが望まれる。プラズマＣＶＤ法で形成した絶縁膜は、埋込み特性が比較的悪く、ゲート電極間のスペースが狭い場合には、そのスペースを十分に埋め込むことができず、ボイドが発生する可能性がある。一方、Ｏ3−ＴＥＯＳ酸化膜のように熱ＣＶＤ法で形成した絶縁膜や、ＳＯＧ膜のように塗布法で形成した絶縁膜は、ゲート電極間のスペースなどの埋込み特性が良好な膜とされる。このため、本半導体装置では、絶縁膜１１として、プラズマＣＶＤ法により形成される絶縁膜を適用せず、熱ＣＶＤ法や塗布法により形成される絶縁膜を適用する。
【００４１】
すなわち、本半導体装置では、絶縁膜１１は、ゲート電極間の狭いスペースを埋込み可能とされる絶縁膜からなり、この絶縁膜１１は、プラズマＣＶＤ法ではなく、熱ＣＶＤ法または塗布法によって形成されることが好ましい。そのような絶縁膜１１としては、Ｏ3−ＴＥＯＳ酸化膜（オゾンテオス膜）またはＳＯＧ膜がある。ＳＯＧ膜としては、たとえばポリシラザン系のＳＯＧ膜を用いることができる。ＳＯＧ膜は、塗布後に温度４００℃〜５００℃のもとでアニール処理が施される。ポリシラザン系のＳＯＧ膜では、窒素（Ｎ）成分を酸化させるために、アニール処理は酸化雰囲気中で行なわれることになる。なお、Ｏ3−ＴＥＯＳ酸化膜とは、オゾン（Ｏ3）およびテトラエトキシシラン（ＴＥＯＳ：Tetraethoxysilane）を原料ガス（ソースガス）として、熱ＣＶＤ法により形成したシリコン酸化膜である。成膜時の半導体基板の温度は約４００℃〜５００℃とされる。
【００４２】
また、上述したように、本半導体装置では、金属シリサイド層９としてニッケルシリサイド層が形成される。このため、ニッケルシリサイド層の耐熱性（約５００℃）の制限が生じることになる。したがって、絶縁膜１１を熱ＣＶＤ法によって形成する場合には、成膜温度を５００℃以下にする必要がある。また、絶縁膜１１を塗布法によって形成する場合には、塗布後のアニール温度を５００℃以下にする必要がある。
【００４３】
次に、図６に示すように、絶縁膜１１に化学的機械研磨（ＣＭＰ：Chemical Mechanical Polishing）法による研磨処理を施すことによって、絶縁膜１１の上面が平坦化される。なお、絶縁膜１１を形成した段階で絶縁膜１１に十分な平坦性が確保されるのであれば、この平坦化処理を省略してもよい。
【００４４】
次に、図７に示すように、絶縁膜１１上に絶縁膜（第２層間絶縁膜）１４が形成される。上述したように、絶縁膜１１としては、プラズマＣＶＤ法により形成される絶縁膜を適用せず、熱ＣＶＤ法や塗布法により形成される、比較的埋め込み特性が高い絶縁膜が適用される。しかしながら、このような埋込み特性が高い絶縁膜は、プラズマＣＶＤ法によって形成される絶縁膜と比べると、膜としての緻密さが低くシリコン（Ｓｉ）原子数の数密度が小さくなり、吸湿性が高くなる性質がある。
【００４５】
同一の材料で比較した場合、たとえば、シリコン酸化膜において、Ｏ3−ＴＥＯＳ等を原料ガスとして熱ＣＶＤ法によって形成されたシリコン酸化膜や、ＳＯＧを塗布法により堆積することで形成されたシリコン酸化膜は、ＴＥＯＳ等を原料ガスとしてプラズマＣＶＤ法によって形成されたシリコン酸化膜に比べて、膜としての緻密さが低く、シリコン原子数の数密度が小さい。
【００４６】
これは、水やＯＨ基の含有密度が、プラズマＣＶＤ法によって形成された絶縁膜よりも、熱ＣＶＤ法や塗布法によって形成された絶縁膜の方が高いからである。さらに、水やＯＨ基の含有密度に関しては、材料が異なっていたとしても、プラズマＣＶＤ法によって形成された絶縁膜よりも熱ＣＶＤ法や塗布法によって形成された絶縁膜の方が高い。このことは、たとえば、後述するプラズマＣＶＤ法によって形成されたＬｏｗ−ｋ絶縁膜、Ｌｏｗ−ｋ材料などの低誘電率材料からなる低誘電率絶縁膜、シリコン酸化膜、シリコン酸化窒化膜、シリコン窒化系およびシリコン炭化系の材料と、熱ＣＶＤ法によって形成されたＯ3−ＴＥＯＳ酸化膜および塗布法によって形成されたＳＯＧ膜との間で成り立つ。このため、絶縁膜１４は形成された段階で吸湿しており、水分の含有量が高くなりやすい。
【００４７】
ここで、絶縁膜１１を形成した後に、たとえば温度８００℃以上の高温のもとでアニール処理を施せば、絶縁膜１１は緻密になってＳｉ原子の数密度が大きくなり、吸湿しにくくなる。しかしながら、このアニール処理は、金属シリサイド層９を構成するニッケルシリサイド層の耐熱性（約５００℃）の制限があるためすることができない。このため、絶縁膜１１上に、絶縁膜１１に接するように耐湿性が低い膜を形成すると、その膜と絶縁膜１１との界面が電気的に弱くなって、この界面が絶縁破壊経路となり、絶縁破壊耐性が低下する可能性がある。
【００４８】
そこで、本半導体装置では、絶縁膜１４を、電気的特性と耐湿性に優れた膜として形成するために、プラズマＣＶＤ法により形成することが好ましい。絶縁膜１４は、シリコン（Ｓｉ）と酸素（Ｏ）とを構成元素として含有する絶縁膜とされるが、シリコン（Ｓｉ）と酸素（Ｏ）とを主成分とすることが好ましく、シリコン酸化（ＳｉＯX）膜またはシリコン酸化窒化（ＳｉＯＮ）膜（または、シリコン酸窒化膜）であることがより好ましい。
【００４９】
ここで、シリコン酸化窒化（ＳｉＯＮ）膜は、シリコン（Ｓｉ）と酸素（Ｏ）とを主成分とし、これに窒素（Ｎ）が導入（添加）された絶縁膜である。絶縁膜１４におけるシリコン（Ｓｉ）と酸素（Ｏ）の組成比、すなわち、シリコン（Ｓｉ）と酸素（Ｏ）の原子数比（Ｏ原子数／Ｓｉ原子数）は、１．５以上であることが好ましい。この場合、絶縁膜１４は、酸素（Ｏ）の含有量がシリコン（Ｓｉ）の含有量に対して、原子数比で１．５倍以上となる。また、絶縁膜１４の組成をＳｉＯXまたはＳｉＯXＮYで表記すると、このＳｉＯXまたはＳｉＯXＮYにおけるＸは、１．５以上（Ｘ≧１．５）となる。
【００５０】
絶縁膜１４を、窒素（Ｎ）を含有しないシリコン酸化（ＳｉＯX）膜とすれば、絶縁膜１４の誘電率を低くすることができ、後述する配線２０間の寄生容量を低減することができる。また、絶縁膜１４をシリコン（Ｓｉ）と酸素（Ｏ）と窒素（Ｎ）とを含有するシリコン酸化窒化（ＳｉＯＮ）膜とする場合には、絶縁膜１４におけるシリコン（Ｓｉ）と窒素（Ｎ）の組成比、すなわち、シリコン（Ｓｉ）と窒素（Ｎ）の原子数比（Ｎ原子数／Ｓｉ原子数）は、０．２以下であることが好ましい。
【００５１】
この場合、絶縁膜１４は、窒素（Ｎ）の含有量がシリコン（Ｓｉ）の含有量に対して原子数比で２０％以下となる。また、絶縁膜１４の組成をＳｉＯXＮYで表記すると、このＳｉＯXＮYにおけるＸは１．５以上（Ｘ≧１．５）で、Ｙは０．２以下（Ｙ≦０．２）となる。絶縁膜１４におけるシリコン（Ｓｉ）と窒素（Ｎ）の原子数比（Ｎ原子数／Ｓｉ原子数）を０．２以下とすることで、窒素（Ｎ）を導入したことによる絶縁膜１４の誘電率の増加を抑制して、後述する配線２０間の寄生容量を低減することができる。また、絶縁膜１４にさらに水素（Ｈ）を含有させてもよい。
【００５２】
また、絶縁膜１４として、シリコン窒化（ＳｉＮ）系とシリコン炭化（ＳｉＣ）系の材料を用いてもよいが、シリコン窒化系の材料は誘電率（たとえば比誘電率ｋ＝７〜８）が高く、配線間の寄生容量を高めてしまうので、それよりも誘電率が低い（たとえば比誘電率ｋ＝３．５〜５程度）のシリコン炭化（ＳｉＣ）系の材料を用いることが好ましい。
【００５３】
シリコン炭化（ＳｉＣ）系の材料は、シリコン（Ｓｉ）と炭素（Ｃ）を主成分とすることが好ましいが、シリコン（Ｓｉ）および炭素（Ｃ）以外に、水素（Ｈ）、窒素（Ｎ）、酸素（Ｏ）が含まれていてもよい。したがって、絶縁膜１４として、シリコン（Ｓｉ）と炭素（Ｃ）とで構成されるシリコン炭化（ＳｉＣ）膜、シリコン（Ｓｉ）と炭素（Ｃ）と窒素（Ｎ）とで構成されるシリコン炭化窒化（ＳｉＣＮ）膜（または、炭素含有シリコン窒化膜）、または、シリコン（Ｓｉ）と炭素（Ｃ）と酸素（Ｏ）とで構成されるＳｉＯＣ膜（または、ＳｉＣＯ膜、炭素含有シリコン酸化膜）を適用することができる。
【００５４】
ここで、ＳｉＣＮ膜は、シリコン（Ｓｉ）と炭素（Ｃ）とを主成分とし、これに窒素（Ｎ）が導入（添加）された絶縁膜である。また、ＳｉＯＣ膜は、シリコン（Ｓｉ）と炭素（Ｃ）とを主成分とし、これに酸素（Ｏ）が導入（添加）された絶縁膜である。このように、絶縁膜１４として、シリコン炭化（ＳｉＣ）系の材料を用いることで、絶縁膜１４の誘電率（比誘電率）を、シリコン窒化膜の誘電率（比誘電率）よりも低くすることができる。
【００５５】
上述したように、プラズマＣＶＤ法によって形成された絶縁膜１４は、熱ＣＶＤ法または塗布法によって形成された絶縁膜１１と比べると、狭いスペースを埋込む埋込み特性は劣るが、膜自体は緻密で膜中のシリコン（Ｓｉ）の原子数の数密度が大きな膜となり、それによって、吸湿性が低く、かつ、耐湿性が高くなる。さらに、プラズマ中での成膜形成法であるプラズマＣＶＤ法では、水あるいはＯＨ基などは成膜中に効率良く排出されるため、膜中に水やＯＨ基が取り込まれることなく耐湿性の良い層間絶縁膜を形成することができる。それに対して、熱ＣＶＤ法では、成膜中に水やＯＨ基の排出性がプラズマＣＶＤ法よりも劣るために、ある程度膜中に水やＯＨ基が取り込まれることとなる。また、塗布法においては、材料溶液等を回転塗布した後、加熱硬化処理を行って絶縁膜を形成するために、多量の水やＯＨ基が膜中に取り込まれることとなる。
【００５６】
絶縁膜１４は、平坦化された絶縁膜１１の上面上に形成されるので、埋込み特性は問題にはならず、水分の含有量が高くなりやすい絶縁膜１１を、絶縁膜１１よりも吸湿性が低く耐湿性に優れた絶縁膜１４で覆うことができる。このため、絶縁膜１１と絶縁膜１４との界面は劇的に電気的に弱くはならず、この界面に絶縁破壊経路が形成されるのを防止することができ、絶縁破壊耐性を向上させることができる。
【００５７】
このように、本半導体装置では、絶縁膜１４（第２層間絶縁膜）は、絶縁膜１１（第１層間絶縁膜）よりもシリコン（Ｓｉ）原子の数密度が大きな膜とされる。ここで、シリコン（Ｓｉ）原子の数密度とは、単位体積当たりのシリコン（Ｓｉ）原子の数に対応する。したがって、絶縁膜１４は、絶縁膜１１よりも単位体積当たりのシリコン（Ｓｉ）原子の数が大きいということもできる。
【００５８】
絶縁膜１１および絶縁膜１４のように、シリコン（Ｓｉ）および酸素（Ｏ）を主成分とする絶縁膜の場合、シリコン（Ｓｉ）原子の数密度が小さいほど、膜の緻密さが低くなり、吸湿性が高くなる。この関係は、シリコン（Ｓｉ）と酸素（Ｏ）とで構成されるシリコン酸化（ＳｉＯX）膜の場合の他に、シリコン（Ｓｉ）と酸素（Ｏ）と窒素（Ｎ）とで構成されるシリコン酸化窒化（ＳｉＯＮ）膜の場合にも、膜中のシリコン（Ｓｉ）と窒素（Ｎ）の原子数比（Ｎ原子数／Ｓｉ原子数）が０．２以下であれば、成り立つ。
【００５９】
また、シリコン酸化膜同士を比べた場合、シリコン酸化窒化膜同士を比べた場合、あるいは、シリコン酸化膜とシリコン酸化窒化膜とを比べた場合のいずれであっても、シリコン酸化窒化膜中のシリコン（Ｓｉ）と窒素（Ｎ）との原子数比（Ｎ原子数／Ｓｉ原子数）が０．２以下であれば、上述した関係が成り立つ。
【００６０】
さらに、絶縁膜１１および絶縁膜１４の一方または双方が、微量の炭素（Ｃ）をさらに含有する場合でも、上述した関係は成り立つ。なお、微量の炭素とは、この場合、絶縁膜中のシリコン（Ｓｉ）と炭素（Ｃ）との原子数比（Ｃ原子数／Ｓｉ原子数）が０．０５以下程度の量をいう。したがって、本半導体装置では、絶縁膜１４は絶縁膜１１よりもシリコン（Ｓｉ）原子の数密度が大きい膜であり、絶縁膜１４は絶縁膜１１よりも吸湿性が低い膜とされる。
【００６１】
また、絶縁膜１１および絶縁膜１４のように、シリコン（Ｓｉ）および酸素（Ｏ）を主成分とする絶縁膜は、フッ酸（ＨＦ）によりエッチングされ得るが、シリコン（Ｓｉ）原子の数密度が小さいほど、フッ酸によるエッチング速度が大きくなる。このため、シリコン（Ｓｉ）および酸素（Ｏ）を主成分とする絶縁膜では、フッ酸によるエッチング速度が大きいほど、シリコン（Ｓｉ）原子の数密度がより小さく、吸湿性が高い膜であると判断することができる。
【００６２】
このことより、フッ酸によるエッチング速度を比べることで、絶縁膜１１と絶縁膜１４のいずれがシリコン（Ｓｉ）原子の数密度が大きく、吸湿性が低い膜であるかを判別することができる。本半導体装置では、絶縁膜１４は、絶縁膜１１よりも、シリコン（Ｓｉ）原子の数密度が大きく吸湿性が低い膜であるため、フッ酸によるエッチングを行なった場合には、絶縁膜１４のエッチング速度は、絶縁膜１１のエッチング速度よりも小さくなる。すなわち、熱ＣＶＤ法によって形成されたＯ3−ＴＥＯＳ酸化膜やスピンオングラス法によって形成されたＳＯＧ膜（絶縁膜１１）よりも、プラズマＣＶＤ法で形成したシリコン酸化膜またはシリコン酸化窒化膜（絶縁膜１４）の方が、シリコン（Ｓｉ）原子の数密度が大きく、フッ酸によるエッチング速度が小さな膜であり、吸湿性が低い。
【００６３】
次に、絶縁膜１４上に所定のフォトレジストパターン（図示せず）が形成される。そのフォトレジストパターンをマスクとして、絶縁膜１４、絶縁膜１１および絶縁膜１０にドライエッチングを施すことにより、図８に示すように、コンタクトホール１２が形成される。コンタクトホール１２は、ゲート電極５ａ、５ｂ、ｎ+型半導体領域８ａおよびｐ+型半導体領域８ｂの上方に形成される。そのため、コンタクトホール１２の底には、ｎ+型半導体領域８ａの一部、または、ｐ+型半導体領域８ｂの一部が露出する。また、ゲート電極５ａ、５ｂの一部が露出する（図示せず）。
【００６４】
コンタクトホール１２を形成するためのドライエッチングでは、まず、絶縁膜１０に対するエッチングレートよりも、絶縁膜１４、１１に対するエッチングレートが速くなるエッチング条件のもとで、絶縁膜１０をエッチングストッパとして機能させることによって、絶縁膜１４および絶縁膜１１に順次エッチングが施される。次に、絶縁膜１４に対するエッチングレートよりも絶縁膜１０に対するエッチングレートが速くなるエッチング条件のもとで、絶縁膜１０にエッチングを施すことによって、絶縁膜１０、１１、１４を貫通するコンタクトホール１２が形成される。
【００６５】
コンタクトホール１２を形成するために絶縁膜１１にエッチングを施す際に、絶縁膜１０をエッチングストッパとして機能させることで、そのエッチングにより半導体基板１の領域にエッチングによる損傷を与えたり、加工寸法精度が悪化したりするのを回避することができる。このため、絶縁膜１０を形成することが好ましいが、不要であれば、絶縁膜１０を形成しなくてもよい。
【００６６】
次に、図９に示すように、コンタクトホール１２内に、タングステン（Ｗ）膜または銅（Ｃｕ）膜などの導体からなるプラグ（第１プラグ電極）１３が形成される。まず、コンタクトホール１２の側壁および底部を含む絶縁膜１１上に導電性バリア膜１３ａが形成される。次に、コンタクトホール１２内を埋めるように導電性バリア膜１３ａ上に、主導体膜１３ｂが形成される。導電性バリア膜１３ａは、たとえば、チタン膜、窒化チタン膜あるいはそれらの積層膜などからなり、主導体膜１３ｂは、たとえば、タングステン（Ｗ）膜または銅（Ｃｕ）膜などからなる。
【００６７】
次に、化学的機械研磨処理あるいはエッチバック処理を施すことにより、絶縁膜１１の上面上に位置する導電性バリア膜１３ａの部分および主導体膜１３ｂの部分が除去されて、コンタクトホール１２内に位置する導電性バリア膜１３ａの部分および主導体膜１３ｂの部分がプラグ１３として形成される。プラグ１３は、銅（Ｃｕ）またはタングステン（Ｗ）を主成分とする主導体膜１３ｂとチタン膜等の導電性バリア膜１３ａからなる。なお、主導体膜１３ｂおよび導電性バリア膜１３ａを研磨する際には、絶縁膜１１との研磨の選択性が低い場合があり、この場合には、絶縁膜１１の上面が導電性バリア膜１３ａ等とともに研磨される場合もある。
【００６８】
次に、図１０に示すように、プラグ１３を覆うように、絶縁膜１４上に絶縁膜（第３層間絶縁膜）１６が形成される。絶縁膜１４は、絶縁膜１６に配線溝等をエッチングにより形成する際に、そのエッチングによって下層に損傷を与えたり、加工寸法精度が悪化したりするのを回避することにも利用することができる。すなわち、絶縁膜１６にエッチングを施す際に、絶縁膜１４をエッチングストッパ膜として機能させることができる。このため、絶縁膜１４と絶縁膜１６とは、エッチング速度が互いに異なる材料によって形成される。このように、絶縁膜１６に対するエッチングのエッチングストッパとして絶縁膜１４を機能させることにより、絶縁膜１６と絶縁膜１４との間に新たにエッチングストッパを設ける必要がなくなり、半導体デバイスの低誘電率化を図ることができ、高速化を図ることができる。
【００６９】
絶縁膜１４をエッチングストッパ膜として機能させるには、絶縁膜１４のエッチング速度と絶縁膜１６のエッチング速度とのエッチング選択比（絶縁膜１６のエッチング速度／絶縁膜１４のエッチング速度）を高くすることが好ましい。たとえば、絶縁膜１４に対して、エッチング選択比が３以上の絶縁膜を絶縁膜１６として用いることが好ましい。
【００７０】
上述したように、絶縁膜１４は、シリコン酸化（ＳｉＯX）膜、シリコン酸化窒化（ＳｉＯＮ）膜、シリコン窒化（ＳｉＮ）膜、または、シリコン炭化（ＳｉＣ）系材料から形成され、さらには、微量の水素（Ｈ）も含有してもよい。絶縁膜１４が、これらの膜等からなる絶縁膜の場合には、絶縁膜１６の材料として、シリコン（Ｓｉ）と酸素（Ｏ）とを構成元素として含有する絶縁膜であれば、絶縁膜１４とのエッチング選択比を確保することができて、絶縁膜１４をエッチングストッパ膜として十分に機能させることができる。
【００７１】
また、絶縁膜１４のエッチングストッパ膜としての機能と、シリコン窒化膜よりも誘電率（比誘電率）が低いというシリコン炭化（ＳｉＣ）系材料の利点とを考慮すると、絶縁膜１４におけるシリコン（Ｓｉ）と炭素（Ｃ）との組成比、すなわち、シリコン（Ｓｉ）と炭素（Ｃ）との原子数比（Ｃ原子数／Ｓｉ原子数）は、０．５以上とすることが好ましい。この場合、絶縁膜１４は、炭素（Ｃ）の含有量がシリコン（Ｓｉ）の含有量に対して、原子数比で０．５倍以上となる。
【００７２】
また、絶縁膜１４をＳｉＣ膜とした場合の絶縁膜１４の組成をＳｉＣXで表記し、絶縁膜１４をＳｉＣＮ膜とした場合の絶縁膜１４の組成をＳｉＣXＮYで表記し、そして、絶縁膜１４をＳｉＣＯ膜とした場合の絶縁膜１４の組成をＳｉＣXＯYで表記すると、このＳｉＣX、ＳｉＣXＮYまたはＳｉＣXＯYにおけるＸは、０．５以上（Ｘ≧０．５）となる。
【００７３】
さらに、絶縁膜１６として、いわゆるＬｏｗ−ｋ絶縁膜、Ｌｏｗ−ｋ材料などの低誘電率材料からなる低誘電率絶縁膜であれば、隣接する配線間の寄生容量も低減することができるのでより好ましい。なお、低誘電率絶縁膜（Ｌｏｗ−ｋ絶縁膜）とは、パッシベーション膜に含まれる酸化シリコン膜（たとえばＴＥＯＳ酸化膜）の誘電率よりも低い誘電率を有する絶縁膜を例示することができる。一般的には、ＴＥＯＳ酸化膜の比誘電率（ε＝４．１〜４．２程度）よりも低い比誘電率を有する絶縁膜（絶縁材料）を低誘電率絶縁膜（低誘電率材料）といい、ε＝１．８〜３程度が研究レベルで報告されている。
【００７４】
上述した低誘電率材料としては、有機ポリマー系材料とシリカ系材料とがある。このうち、主成分としてＳｉを含まない有機ポリマーは変形しやすく、変形しにくい配線群に応力が集中して断線しやすいという欠点がある。そこで、低誘電率材料としては、シリコン（Ｓｉ）と酸素（Ｏ）とを主成分とするシリカ系材料が主に用いられる。そのシリカ系の低誘電率材料としては、たとえば、Ｓｉ−ＣＨ3を含むものがある。Ｓｉ−ＣＨ3系材料は、一般的には、ＳｉＯＣまたはＯＳＧ（Organo Silica Glass）と称され、比誘電率は、２．１〜３．３程度である。
【００７５】
さらに、プラズマＣＶＤ法によって形成されるシリコン酸化フッ化（ＳｉＯＦ）膜（または、フッ素含有シリコン酸化膜）でもよく、比誘電率は３．５〜３．９である。これら低誘電率材料であるＳｉＯＣ、ＯＳＧおよびＳｉＯＦは、絶縁膜１４の材料であるシリコン酸化（ＳｉＯＸ）膜、シリコン酸化窒化（ＳｉＯＮ）膜、シリコン窒化（ＳｉＮ）膜、または、シリコン炭化（ＳｉＣ）膜とのエッチング選択性を簡単に稼ぐことができ、エッチング選択比（絶縁膜１６のエッチング速度／絶縁膜１４のエッチング速度）を３以上とすることができる。なお、ここでのエッチング選択性とは、絶縁膜１６に配線溝等をエッチングにより形成する際のエッチング選択性をいう。
【００７６】
ここで、成膜方法について説明する。Ｓｉ−ＣＨ3系材料は、回転塗布法によってもプラズマＣＶＤ法によっても形成することができる。しかしながら、回転塗布法により絶縁膜１６を形成した場合、溶液を回転塗布した後、加熱硬化処理が行われるため、絶縁膜１６中に水分が多量に含まれることとなり、絶縁膜１４と絶縁膜１６との間の界面に水分に起因する絶縁破壊経路が形成されることとなる。したがって、このことを防ぐために本発明ではプラズマＣＶＤ法によって絶縁膜１６を形成する。
【００７７】
プラズマＣＶＤ法で形成する場合には、原料ガスの主成分は、Ｓｉ−ＣＨ3を含有する成分（ＴＭＳ（Trimethyl Silane）、ＴＭＣＴＳ（Tetramethyl Cyclo Tetrasiloxanes）など）、酸化剤（Ｏ2、ＣＯ2など）などであり、この原料ガスを、基板温度３５０℃〜４００℃のもとで反応させることによって低誘電率絶縁膜が形成される。
【００７８】
絶縁膜１６は、シリコン（Ｓｉ）と酸素（Ｏ）とを含有する絶縁膜であるが、シリコン（Ｓｉ）および酸素（Ｏ）以外に、炭素（Ｃ）、水素（Ｈ）、フッ素（Ｆ）が含まれていてもよい。このように、絶縁膜１６は、シリコン（Ｓｉ）と酸素（Ｏ）とを含有し、好ましくは、シリコン（Ｓｉ）と酸素（Ｏ）とを主成分とし、より好ましくは、シリコン酸化膜またはシリコン酸化膜よりも低い誘電率を有する低誘電率絶縁膜である。絶縁膜１６として、低誘電率絶縁膜を用いる場合には、上述したように、シリコン（Ｓｉ）と酸素（Ｏ）とを主成分とするシリカ系の低誘電率材料を用いることが好ましい。
【００７９】
絶縁膜１６におけるシリコン（Ｓｉ）と酸素（Ｏ）との組成比、すなわち、シリコン（Ｓｉ）と酸素（Ｏ）との原子数比（Ｏ原子数／Ｓｉ原子数）は、１．０以上であることが好ましい。この場合、絶縁膜１６は、酸素（Ｏ）の含有量がシリコン（Ｓｉ）の含有量に対して、原子数比で１．０倍以上となり、絶縁膜１６は、酸素（Ｏ）の含有量がシリコン（Ｓｉ）の含有量以上となる。また、絶縁膜１６の組成を、ＳｉＯXＣY（絶縁膜１６が炭素を含有するシリカ系低誘電率材料膜の場合に対応）と表記すると、このＳｉＯXＣYにおけるＸは、１．０以上（Ｘ≧１．０）となる。また、比誘電率を、たとえば３．３以下の低い値にするためには、ＳｉＯXＣYにおけるＹは、０．５以上（Ｙ≧０．５）とすることが好ましい。
【００８０】
絶縁膜１４としてシリコン酸化（ＳｉＯX）を適用し、絶縁膜１６の材料としてシリコン（Ｓｉ）と酸素（Ｏ）とを主成分としている場合、絶縁膜１４中に窒素（Ｎ）や炭素（Ｃ）を含んでいないため、絶縁膜１６のエッチングとの関係では、絶縁膜１４はエッチングストッパとしての十分なエッチング選択比が得られない場合がある。
【００８１】
したがって、絶縁膜１６の材料としては、低誘電率材料（Ｌｏｗ−ｋ絶縁膜、Ｌｏｗ−ｋ材料）からなる低誘電率絶縁膜であれば、絶縁膜１４に対して高いエッチング選択比を得ることができるとともに、隣接した配線間の寄生容量を低減することができる。本半導体装置では、絶縁膜１４としてシリコン酸化（ＳｉＯX）膜を用い、絶縁膜１６として、低誘電率材料からなる低誘電率絶縁膜が用いられる。
【００８２】
次に、図１０に示すように、絶縁膜１６上にフォトリソグラフィ法により所定のレジストパターンＲＰ１が形成される。次に、図１１に示すように、レジストパターンＲＰ１をエッチングマスクとして、絶縁膜１６にドライエッチングを施して絶縁膜１６を選択的に除去することにより、開口部１７が形成される。このとき、絶縁膜１４よりも絶縁膜１６をドライエッチングしやすいエッチング条件のもとで絶縁膜１６をエッチングすることにより、下層の絶縁膜１４をエッチングストッパ膜として機能させることができる。開口部１４の底には、絶縁膜１４が露出するとともに、プラグ１３の上面が露出する。その後、図１２に示すように、レジストパターンＲＰ１が除去される。
【００８３】
ここで、設計上は、プラグ１３の上面全体が開口部１７の底に露出するように、絶縁膜１６に開口部１７が形成される。しかしながら、実際には、フォトリソグラフィ（レジストパターンＲＰ１）の位置合わせ誤差などに起因して、開口部１７とプラグ１３の位置ずれが発生する可能性がある。この位置ずれがあっても、プラグ１３の上面の全体が開口部１７の底に露出するようにするには、ずれ量を見込んで開口部１７の寸法を予め大きく設計しておけばよいが、そうすると、その分、半導体装置のチップサイズが大きくなることが懸念される。
【００８４】
そこで、電気的接続に十分な接触面積が得られることを条件として、プラグ１３の上面の一部が開口部１７内に露出せずに、開口部１７が平面的に見て外側に張り出すことを許容するのが一般的である。図１２に示す工程では、プラグ１３のうち、一部のプラグ１３ｄは、その上面の全体が開口部１７の底に露出しているが、プラグ１３ｃは、上面の一部だけが開口部１７の底に露出している。
【００８５】
次に、図１３に示すように、開口部１７の底および側壁を含む絶縁膜１６上に、たとえばタンタル（Ｔａ）膜、窒化タンタル（ＴａＮ）膜あるいはこれらの積層膜などからなる膜厚約５０ｎｍ程度の比較的薄い導電性バリア膜１８が形成される。導電性バリア膜１８は、スパッタリング法やＣＶＤ法などによって形成される。また、導電性バリア膜１８は、たとえば後述する主導体膜１９の銅の拡散を抑制または防止する機能、および、主導体膜１９と絶縁膜（絶縁膜１４〜１６）との密着性を向上させる機能などを有している。
【００８６】
このような導電性バリア膜１８の材料としては、上述したタンタル系の材料に代えて、銅とほとんど反応しない窒化タングステン（ＷＮ）または窒化チタン（ＴｉＮ）などのような高融点金属窒化物などを用いることもできる。また、導電性バリア膜１８の材料として、高融点金属窒化物にシリコン（Ｓｉ）を添加した材料や、銅と反応しにくいチタン（Ｔｉ）、タングステン（Ｗ）、チタンタングステン（ＴｉＷ）合金、ルテニウム（Ｒｕ）などのような高融点金属を用いることもできる。また、導電性バリア膜１８としては、上述した材料の単体膜でなく、積層膜を用いることもできる。
【００８７】
次に、導電性バリア膜１８上に、開口部１７を充填するように、たとえば膜厚約８００〜３６００ｎｍ程度の、導電性バリア膜１８に対して相対的に厚い銅からなる主導体膜１９が形成される。主導体膜１９は、たとえばスパッタリング法またはめっき法などを用いて形成される。また、主導体膜１９は、銅を主成分とする導体膜、たとえば銅または銅合金（Ｃｕを主成分とし、たとえばＭｇ、Ａｇ、Ｐｄ、Ｔｉ、Ｔａ、Ａｌ、Ｎｂ、ＺｒまたはＺｎなどを含む）により形成することができる。
【００８８】
あるいは、導電性バリア膜１８上に、相対的に薄い銅（または銅合金）などからなるシード膜をスパッタリング法などによって形成し、そのシード膜上に相対的に厚い銅（または銅合金）などからなる主導体膜１９をめっき法などによって形成することもできる。その後、たとえば非酸化性雰囲気（たとえば水素雰囲気）中において、半導体基板１に熱処理を施すことにより主導体膜１９の結晶粒を成長させる。
【００８９】
次に、図１４に示すように、化学的機械研磨法により、絶縁膜１６の上面が露出するまで、主導体膜１４および導電性バリア膜１８が研磨される。絶縁膜１６の上面内に位置する導電性バリア膜１８および主導体膜１９の部分が除去されて、開口部１７内に導電性バリア膜１８および主導体膜１９が残されることにより、開口部１７内に配線２０が形成される。配線２０は、相対的に薄い導電性バリア膜１８と相対的に厚い主導体膜１９とからなる。
【００９０】
配線２０は、絶縁膜１６に形成された開口部１７内に埋込まれた配線（埋込み配線）であり、その配線２０の底の一部がプラグ１３の上面に接することで、配線２０はプラグ１３と電気的に接続されている。これにより、配線２０は、プラグ１３を介してｎ+型半導体領域（ソース、ドレイン）８ａ、ｐ+型半導体領域（ソース、ドレイン）８ｂあるいはゲート電極５ａ、５ｂなどと電気的に接続されることになる。なお、化学的機械研磨法の他に、たとえば、電荷エッチングなどのエッチング法によって不要な導電性バリア膜１８および主導体膜１９を除去してもよい。
【００９１】
また、本半導体装置では、図１２に示す工程において説明したように、開口部１７とプラグ１３との位置合わせずれを許容しており、プラグ１３の上面の少なくとも一部が開口部１７から露出して配線２０と接していればよい。このため、プラグ１３のうち、プラグ１３ｄでは、その上面の全部が配線２０に接しているが、プラグ１３ｃでは、その上面の一部だけが配線２０と接し、他の上面の部分は絶縁膜１６によって覆われた状態となっている。すなわち、プラグ１３ｃでは、上面の一部が配線２０と接し、残りの上面の部分は絶縁膜１６で覆われた状態となっている。
【００９２】
このような場合には、プラグ１３ｃと、このプラグ１３ｃに接続された配線２０ａに隣接する配線２０ｂとの間の距離が、隣り合う配線２０間の間隔（配線２０ａと配線２０ｂとの間隔）が最も接近した間隔よりも短くなってしまい、互いに近接したプラグ１３ｃと配線２０ｂとの間の、特に、絶縁膜１４と絶縁膜１６との界面において絶縁破壊が生じやすくなる。
【００９３】
この絶縁破壊に関して、発明者らの研究により、この絶縁膜破壊は、絶縁膜１４と絶縁膜１６との界面の水分に起因することが実験により確認された。本半導体装置では、吸湿して水分を比較的多く含んでいる絶縁膜１１の上に、水分を透過しにくい絶縁膜１４を積層することで、絶縁膜１４と絶縁膜１６との界面は水分が排除された界面になっている。これにより、絶縁膜１４と絶縁膜１６との界面において弱い絶縁破壊経路が形成されるのを防止することができ、たとえ、プラグ１３ｃと配線２０ｂとの間が近接したとしても、プラグ１３ｃと配線２０ｂとの間で絶縁破壊が生じるのを防止することができることが確認された。さらに、絶縁膜１４および絶縁膜１６を製造上水分を含有しにくいプラズマＣＶＤ法によって形成することにより、絶縁膜１４と絶縁膜１６との間の界面に水分に起因する絶縁破壊経路が形成されることを防ぐことができる。
【００９４】
次に、半導体基板１がプラズマＣＶＤ装置の処理室内に配置される。そのプラズマ処理装置室内にアンモニアガスを導入してプラズマ電源を印加することにより、半導体基板１に対してアンモニア（ＮＨ3）プラズマ処理が施される。また、あるいは、窒素（Ｎ2）ガスおよび水素（Ｈ2）ガスを導入し、Ｎ2／Ｈ2プラズマ処理を施してもよい。このような還元性プラズマ処理を施すことにより、化学的機械研磨処理を施すことによって酸化された配線２０の表面の酸化銅（ＣｕＯ、Ｃｕ2Ｏ、ＣｕＯ2）が銅（Ｃｕ）に還元され、さらに、窒化銅（ＣｕＮ）層が配線２０の表面のごく薄い領域に形成される。
【００９５】
次に、図１５に示すように、配線２０を覆うように、半導体基板１の表面上に絶縁膜２１が形成される。絶縁膜２１は、銅配線からなる配線２０のバリア絶縁膜として機能する。したがって、絶縁膜２１は、配線２０の主導体膜１９の銅が、後で形成される絶縁膜２２中に拡散するのを抑制または防止する。絶縁膜２１は、銅に対するバリア性に優れた材料膜と用いることが好ましく、たとえば、シリコン窒化（ＳｉＮ）膜、シリコン炭化（ＳｉＣ）膜またはシリコン炭化窒化（ＳｉＣＮ）膜を用いることが好ましい。これらの膜は、たとえばプラズマＣＶＤ法などによって形成することができる。
【００９６】
また、シリコン酸化窒化（ＳｉＯＮ）膜も、銅（Ｃｕ）の拡散を抑制または防止する機能を有している。このため、絶縁膜として、シリコン（Ｓｉ）と酸素（Ｏ）と窒素（Ｎ）とを含有していれば、絶縁膜２２だけでなく、絶縁膜１６にも銅（Ｃｕ）の拡散を抑制または防止する機能を持たせることができる。また、隣接する配線２０間の絶縁膜１６と絶縁膜２１との界面において、絶縁破壊経路が形成されるのをさらに抑制または防止することができる。これにより、配線２０の信頼性をより向上させることができる。
【００９７】
次に、絶縁膜２１上に、絶縁膜２２、絶縁膜２３および絶縁膜２４が順次形成される。絶縁膜２２、２４は、絶縁膜１６と同様の材料によって形成することができる。また、絶縁膜２３は、エッチングストッパ膜として、絶縁膜１４と同様の材料によって形成することができる。
【００９８】
次に、図１６に示すように、ドライエッチング法などにより、絶縁膜２１〜２４に配線２０に達する開口部（ビア）３０および開口部（配線溝）３１が形成される。開口部３１は、絶縁膜２４および絶縁膜２３を選択的に除去することにより形成される。開口部３０は、開口部３１の底において、絶縁膜２２および２１を選択的に除去することにより形成される。開口部３の底には、配線２０の上面が露出する。次に、開口部３０の底に露出した配線２０の表面に形成された酸化銅が除去される。これは、たとえば、水素（Ｈ2）プラズマ処理のような還元性プラズマ処理により、配線２０の表面に形成された酸化銅（ＣｕＯ、Ｃｕ2Ｏ、ＣｕＯ2）を銅（Ｃｕ）に還元することにより行なわれる。
【００９９】
次に、開口部３０および開口部３１の底面および側面を含む絶縁膜２４上に、導電性バリア膜１８と同様の材料からなる薄い導電性バリア膜３２が形成される。導電性バリア膜３２は、導電性バリア膜１８と同様の機能を有し、たとえば、後述する主導体膜３３の銅の拡散を抑制または防止する機能、および、主導体膜３３と絶縁膜２１〜２４との密着性を向上させる機能などを有している。次に、開口部３０、３１内を充填するように、導電性バリア膜３２上に、主導体膜１９と同様の材料からなる主導体膜３３が形成される。その後、たとえば非酸化性雰囲気（たとえば水素雰囲気）中において、半導体基板１に熱処理を施すことにより、主導体膜３３の結晶粒を成長させる。
【０１００】
次に、化学的機械研磨法により主導体膜３３および導電性バリア膜３２に研磨処理を施すことで、絶縁膜２４の上面を露出させる。絶縁膜２４の上面上に位置する導電性バリア膜３２および主導体膜３３の部分が除去されて、開口部３０、３１内に導電性バリア膜３２および主導体膜３３が残されることにより、配線３４が形成される。配線３４は、開口部３１に位置する導電性バリア膜３２および主導体膜３３の部分からなる配線部（配線本体）と、開口部（ビア）３０に位置する導電性バリア膜３２および主導体膜３３の部分からなるビア部とを有している。配線３４の配線部は、配線３４のビア部を介して、配線２０と電気的に接続されている。その後、図１５および図１６に示す工程と同様の工程を必要に応じて繰返すことにより、さらに上層の配線層を形成することができるが、ここではその説明を省略する。こうして、半導体装置の主要部分が形成されることになる。
【０１０１】
上述した半導体装置の製造方法では、まず、ＭＩＳＦＥＴのゲート電極５ａ，５ｂを覆うように熱ＣＶＤ法によって絶縁膜１１が形成され、その絶縁膜１１を覆うように絶縁膜１１上に、プラズマＣＶＤ法によって絶縁膜１４が形成される。次に、その絶縁膜１１および絶縁膜１４にプラグ１３が形成され、そのプラグ１３を覆うようにＬｏｗ−ｋ膜等の低誘電率材料からなる絶縁膜１６が形成される。そして、その絶縁膜１６に、プラグ１３に電気的に接続される配線２０が形成される。
【０１０２】
このため、まず、ゲート電極５ａ，５ｂを覆う絶縁膜１１が熱ＣＶＤ法によって形成されることで、隣接するゲート電極５ａとゲート電極５ｂとの間の領域を良好に埋め込むことができる。そして、熱ＣＶＤ法によって形成することで水分の吸湿性が高いとされる絶縁膜１１が、プラズマＣＶＤ法によって形成することで耐湿性が高いとされる絶縁膜１４によって覆われる。これにより、図１７に示すように、絶縁膜１１中の水分が絶縁膜１１より上方へ拡散するのが阻止されて、配線２０の底面とプラグ１３の上面とが接触する絶縁膜１４と絶縁膜１６との界面に、水分に起因する絶縁破壊経路が形成されるのを防止することができる。その結果、配線２０とプラグ１３とを電気的に確実に接続することができるとともに、隣接する配線２０と配線２０との絶縁性を確保することができて、半導体装置としての信頼性を確保することができる。
【０１０３】
さらに、絶縁膜１６のエッチングの際に、絶縁膜１４をエッチングストッパとして用いることで、絶縁膜１６と絶縁膜１４との間に新たにエッチングストッパを設ける必要がない。また、絶縁膜１６も低誘電率材料で構成されているために半導体デバイスの動作の高速化を図ることができる。さらに、絶縁膜１４や絶縁膜１６をプラズマＣＶＤ法によって形成することで、製造過程で絶縁膜１４や絶縁膜１６に含まれる水分が少なくなり、絶縁膜１４と絶縁膜１６との間の界面に水分に起因する絶縁破壊経路が形成されることを防止することができる。
【０１０４】
（実施の形態２）
ここでは、生産性（スループット）を向上させることのできる半導体装置について説明する。前述したゲート電極５ａ、５ｂを覆う絶縁膜１１は、埋込み特性を良好にするための絶縁膜であり、熱ＣＶＤ法によって形成される。熱ＣＶＤ法は、定性的には成膜速度が極めて小さい。そこで、ゲート電極の埋込みにだけ熱ＣＶＤ法による絶縁膜１１を形成し、その絶縁膜１１を形成した後に、成膜速度の比較的速いとされるプラズマＣＶＤ法によって絶縁膜１４ａを形成することにより、生産性を向上させることが可能となる。
【０１０５】
また、熱ＣＶＤ法による絶縁膜１１に比べて、プラズマＣＶＤ法による絶縁膜１４ａの方が硬度が高く、ＣＭＰ処理によるスクラッチに対する耐性が高いため、熱ＣＶＤ法で形成された絶縁膜１１に対してＣＭＰ処理を施さないこの実施の形態はその点からも優れている。
【０１０６】
図１８に示すように、本実施の形態に係る半導体装置では、ゲート電極５ａ，５ｂの埋込みにだけ熱ＣＶＤ法による絶縁膜１１が形成されることで、絶縁膜１１では下地のゲート電極５ａ，５ｂを覆う部分が周囲よりも突出している。そして、その絶縁膜１１を覆うように、プラズマＣＶＤ法によって絶縁膜１４ａが形成されている。なお、これ以外の構成については、図１に示す半導体装置と同様なので、同一部材には同一符号を付しその説明を省略する。
【０１０７】
次に、上述した半導体装置の製造方法について説明する。前述した図１から図４に示す工程を経た後、図１９に示すように、熱ＣＶＤ法により、ゲート電極５ａとゲート電極５ｂとの間の領域を埋込むように絶縁膜１１が形成される。言い換えると、少なくともゲート電極５ａとゲート電極５ｂとの間の領域において、ゲート電極５ａおよびゲート電極５ｂの高さよりも高くなる態様で、半導体基板上に絶縁膜１１を形成する。
【０１０８】
その絶縁膜１１上に、プラズマＣＶＤ法によりシリコン酸化膜からなる絶縁膜１４ａが形成される。ここでは、絶縁膜１１は、隣接するゲート電極５ａ、５ｂ間の領域を充填するのに最小限の膜厚をもって形成される。また、その絶縁膜１１上に形成される絶縁膜１４ａは、平坦性と所定の膜厚を確保するために形成される。
【０１０９】
次に、図２０に示すように、化学的機械研磨法により絶縁膜１４ａの上面を研磨することで、絶縁膜１４ａの表面が平坦化される。このとき、絶縁膜１１の表面が露出しないように絶縁膜１４ａのみが研磨される。そのため、あらかじめ、絶縁膜１４ａを十分な膜厚をもって形成しておくこと必要がある。研磨された絶縁膜１４ａの上面は、平坦化された状態となる。
【０１１０】
次に、図８に示す工程と同様にして、図２１に示すように、絶縁膜１４ａ、１１にコンタクトホール１２が形成される。次に、図９に示す工程と同様にして、そのコンタクトホール１２内にプラグ１３が形成される（図２２参照）。次に、図１０〜図１４に示す工程と同様の工程を経て、配線等が形成される。図２２に示すように、プラグ１３を覆うように、絶縁膜１４ａ上に絶縁膜１６が形成される。その絶縁膜１６上に、レジストパターンＲＰ１が形成される。
【０１１１】
そのレジストパターンＲＰ１をマスクとして、絶縁膜１６に異方性エッチングを施すことにより開口部１７（図２３参照）が形成される。このとき、前述したように、絶縁膜１４ａをエッチングストッパとして機能させ、絶縁膜１６にエッチングを施すことにより絶縁膜１６に開口部１７が形成される。次に、図２３に示すように、開口部１７内に配線２０が形成される。その後、図１５および図１６に示す工程と同様にして、絶縁膜２２、２３、２４、開口部３０、３１および配線３４が形成される（図１５、図１６を参照）。
【０１１２】
上述した半導体装置の製造方法によれば、前述した実施の形態１に係る効果に加えて、次のような効果が得られる。すなわち、成膜速度の比較的遅い熱ＣＶＤ法によって、ゲート電極５ａ、５ｂ間の領域を埋込むに必要な最小の膜厚をもって絶縁膜１１を形成し、その絶縁膜１１上に、成膜速度の比較的速いプラズマＣＶＤ法によって絶縁膜１４ａを形成することにより、前述した半導体装置の製造方法と比べて、よりスループットを上げて生産性を向上することができる。
【０１１３】
（実施の形態３）
ここでは、熱ＣＶＤ法によって形成される絶縁膜が、プラズマＣＶＤ法によって形成される絶縁膜によって確実に覆われる半導体装置について説明する。図２４に示すように、本実施の形態に係る半導体装置では、絶縁膜１１上に絶縁膜１４ａが形成され、その絶縁膜１４ａ上にさらに絶縁膜１４ｂが形成されている。後述するように、絶縁膜１１は熱ＣＶＤ法によって形成され、絶縁膜１４ａ、１４ｂは、プラズマＣＶＤ法によって形成される。なお、これ以外の構成については、図１に示す半導体装置と同様なので、同一部材には同一符号を付しその説明を省略する。
【０１１４】
次に、上述した半導体装置の製造方法について説明する。まず、前述した図１９に示す工程の後、図２５に示すように、化学的機械研磨法により絶縁膜１４ａに研磨処理が施される。このとき、ゲート電極５ａ、５ｂを覆う絶縁膜１１の部分では、凸状に盛り上がっていることで、この部分では、絶縁膜１１の表面が露出することになる。次に、図２６に示すように、絶縁膜１４ａ、１１上に、プラズマＣＶＤ法によって絶縁膜１４ｂが形成される。この絶縁膜１４ｂは、下層の絶縁膜１４ａと密着性の良い膜であることが好ましく、同種の膜であることが好ましい。
【０１１５】
次に、図８に示す工程と同様にして、図２７に示すように、絶縁膜１４ｂ、１４ａ、１１に、コンタクトホール１２が形成される。次に、図９に示す工程と同様にして、そのコンタクトホール１２内にプラグ１３が形成される。次に、図１０〜図１４に示す工程と同様の工程を経て、配線等が形成される。図２８に示すように、プラグ１３を覆うように、絶縁膜１４ｂ上に絶縁膜１６が形成される。その絶縁膜１６上に、レジストパターンＲＰ１が形成される。
【０１１６】
そのレジストパターンＲＰ１をマスクとして、絶縁膜１６に異方性エッチングを施すことにより開口部１７（図２９参照）が形成される。このとき、前述したように、絶縁膜１４ｂをエッチングストッパとして機能させ、絶縁膜１６にエッチングを施すことにより絶縁膜１６に開口部１７が形成される。次に、図２９に示すように、開口部１７内に配線２０が形成される。その後、図１５および図１６に示す工程と同様にして、絶縁膜２２、２３、２４、開口部３０、３１および配線３４が形成される（図１５、図１６を参照）。
【０１１７】
上述した半導体装置の製造方法によれば、前述した実施の形態１に係る効果に加えて、次のような効果が得られる。すなわち、絶縁膜１４ａに研磨処理を施す際に、絶縁膜１４ａの残膜の確保が困難な場合等において、絶縁膜１４ａを覆うように絶縁膜１４ｂを形成することによって、絶縁膜１１上に、絶縁膜１４ａおよび１４ｂを所定の膜厚分だけ確保することができる。また、絶縁膜１４ａに研磨処理を施す際に、絶縁膜１１の表面が露出したとしても、その露出した絶縁膜１１が絶縁膜１４ｂによって覆われることで、熱ＣＶＤ法によって形成されることで比較的多く水分を含む絶縁膜１１中の水分が、上方へ拡散するのを確実に阻止することができて、電気的な信頼性をさらに向上させることができる。
【０１１８】
（実施の形態４）
ここでは、プラグが銅以外の金属から形成され、また、そのプラグが形成される絶縁膜と、その絶縁膜に接して配線が形成される絶縁膜とが同じ主成分からなる絶縁膜である場合について説明する。
【０１１９】
図３０に示すように、本実施の形態に係る半導体装置では、熱ＣＶＤ法によって形成される絶縁膜１１に、銅以外の金属からなるプラグ１３が形成され、そのプラグ１３を覆うように、絶縁膜１１上に絶縁膜１４ｃが、プラズマＣＶＤ法によって形成されている。その絶縁膜１４ｃ上に絶縁膜１６が形成されている。絶縁膜１６、１４ｃに、プラグ１３の表面を露出する開口部１７が形成され、その開口部１７に配線２０が形成されている。なお、これ以外の構成については、図１に示す半導体装置と同様なので、同一部材には同一符号を付しその説明を省略する。
【０１２０】
次に、上述した半導体装置の製造方法について説明する。前述した図２〜図６に示す工程と同様の工程を経た後、図３１に示すように、絶縁膜１１、１０に、ｎ+型半導体領域８ａ、ｐ+型半導体領域８ｂの表面を露出するコンタクトホール１２が形成される。また、ゲート電極５ａ、５ｂの表面を露出するコンタクトホール（図示せず）も形成される。次に、図３２に示すように、コンタクトホール１２内にプラグ１３が形成される。プラグ１３は、銅以外の金属として、たとえばタングステン等から形成される導体部３ｂおよび導電性バリア膜１３ａからなる。
【０１２１】
次に、図３３に示すように、プラグ１３を覆うように絶縁膜１１上に絶縁膜１４ｃが形成される。前述したように、熱ＣＶＤ法によって形成される絶縁膜１１は、吸湿性が高く水分の含有量が多くなりやすい。そのため、絶縁膜１１上に耐湿性が低い絶縁膜が形成されると、その絶縁膜と絶縁膜１１との界面に絶縁破壊経路が形成されて、絶縁破壊耐性が低下するおそれがある。
【０１２２】
そこで、絶縁膜１４ｃと絶縁膜１１との界面に絶縁破壊経路が形成されないようにするために、絶縁膜１４ｃは、プラズマＣＶＤ法によって形成されることが好ましい。また、絶縁膜１４ｃを形成する前に、絶縁膜１１に、温度４００〜５００℃、時間約２０分程度のアニール処理を施すことにより、絶縁膜１１に含まれる水分を除去する効果があることを発明者らは確認している。そのために、プラグ１３を形成した後、絶縁膜１４ｃを形成する前にこのアニール処理を施す。
【０１２３】
さらに、絶縁膜１４ｃの主成分は絶縁膜１１と主成分が同じであることが好ましく、絶縁膜１４ｃの主成分をシリコン（Ｓｉ）と酸素（Ｏ）とすることが好ましい。典型的な材料としては、ＴＥＯＳガスを原料としてプラズマＣＶＤ法によって形成されたシリコン酸化膜や、シラン系ガスを原料としてプラズマＣＶＤ法によって形成されたシリコン酸化膜や窒素含有シリコン酸化膜がある。
【０１２４】
次に、絶縁膜１４ｃ上に絶縁膜１６が形成される。絶縁膜１４ｃは、絶縁膜１６に配線を形成するための溝や孔をエッチングによって形成する際に、オーバーエッチングにより下層に損傷を与えたり、加工寸法精度が低下したりするのを回避するために形成される。すなわち、絶縁膜１４ｃは、絶縁膜１６にエッチングを施す際のエッチングストッパとして機能させることができる。このため、絶縁膜１４ｃと絶縁膜１６とは、エッチング速度が互いに異なるように、異なる材料により形成されることが好ましい。絶縁膜１６としては、前述した半導体装置と同様に、Ｌｏｗ−ｋ膜が好ましい。
【０１２５】
次に、絶縁膜１６上にフォトリソグラフィ法により所定のレジストパターンＲＰ１が形成される。次に、図３４に示すように、レジストパターンＲＰ１をエッチングマスクとして、絶縁膜１６にドライエッチングを施して絶縁膜１６を選択的に除去することにより、絶縁膜１４ｃの表面を露出する開口部１７が形成される。このとき、絶縁膜１４ｃよりも絶縁膜１６をドライエッチングしやすい条件のもとで絶縁膜１６をエッチングすることにより、下層の絶縁膜１４ｃをエッチングストッパ膜として機能させることができる。次に、図３５に示すように、レジストパターンＲＰ１をマスクとして、開口部１７の底に露出した絶縁膜１４ｃの部分にドライエッチングを施すことにより、プラグ１３の表面を露出する開口部１７が形成される。その後、レジストパターンＲＰ１が除去される。
【０１２６】
次に、図３６に示すように、開口部１７内に、導電性バリア膜１８および主導体膜１９を含む配線２０が形成される。導電性バリア膜１８として、たとえば、タンタル（Ｔａ）膜、窒化タンタル（ＴａＮ）膜あるいはこれらの積層膜として形成される。また、主導体膜１９は、たとえば銅または銅合金により形成される。こうして、半導体装置の主要部分が形成される。
【０１２７】
上述した半導体装置の製造方法では、熱ＣＶＤ法によって形成されることで水分の吸湿性が高いとされる絶縁膜１１が、熱処理を加えられることによって水分を除去されたうえで絶縁膜１１と同じ主成分を有し、プラズマＣＶＤ法によって形成されることで耐湿性が高いとされる絶縁膜１４によって覆われる。これにより、絶縁膜１１と絶縁膜１４ｃとの界面の密着性が上がるうえに、絶縁膜１１から水分が除去されているため、この界面に絶縁破壊経路が形成されるのを抑制することができる。その結果、半導体装置としての信頼性を向上させることができる。
【０１２８】
また、本半導体装置では、前述した半導体装置と同様に、開口部１７とプラグ１３との位置合わせずれを許容しており、プラグ１３の上面の少なくとも一部が開口部１７から露出して配線２０と接していればよい。このため、プラグ１３のうち、プラグ１３ｄでは、その上面の全部が配線２０に接しているが、プラグ１３ｃでは、その上面の一部だけが配線２０と接し、他の上面の部分は絶縁膜１６によって覆われた状態となっている。すなわち、プラグ１３ｃでは、上面の一部が配線２０と接し、残りの上面の部分は絶縁膜１６で覆われた状態となっている。
【０１２９】
このような場合には、プラグ１３ｃと、このプラグ１３ｃに接続された配線２０ａに隣接する配線２０ｂとの間の距離が、隣り合う配線２０間の間隔（配線２０ａと配線２０ｂとの間隔）が最も接近した間隔よりも短くなってしまい、互いに近接したプラグ１３ｃと配線２０ｂとの間の絶縁膜１４と絶縁膜１６との界面において、絶縁破壊が生じやすくなる。
【０１３０】
このため、比較的水分含有量が多い絶縁膜１１に対して熱処理を行って水分を除去したうえで、絶縁膜１１の主成分と同じ主成分を有し耐湿性が高い絶縁膜１４ｃを形成することにより、プラグ１３ｃと配線２０ｂとの間に電気的に弱い絶縁破壊経路が形成されるのを防止することができる。これにより、たとえ、プラグ１３ｃと配線２０ｂとの間が接近したとしても、プラグ１３ｃと配線２０ｂとの間で絶縁破壊が生じるのを防止することができる。また、プラグ１３が銅以外の金属から形成されることで、銅が絶縁膜１４ｃ中に拡散して、所定のプラグ１３に対してそのプラグ１３に接続される配線とは異なる他の配線と電気的に接続されるようなことがなくなる。
【０１３１】
なお、プラグ１３が銅（Ｃｕ）を含有する場合は、絶縁膜１４ｃが、シリコン酸化窒化（ＳｉＯＮ）膜であることが好ましい。シリコン（Ｓｉ）と酸素（Ｏ）と窒素（Ｎ）とを含有するシリコン酸化窒化（ＳｉＯＮ）膜は、銅の拡散を抑制または防止する機能を有しているため、プラグ１３が銅（Ｃｕ）を含有する場合は、絶縁膜１４ｃをシリコン酸化窒化（ＳｉＯＮ）膜とすれば、たとえ、開口部１７とプラグ１３との位置合わせずれにより、プラグ１３ｃの上面の一部が絶縁膜１４ｃによって覆われた状態となったとしても、プラグ１３中の銅（Ｃｕ）が絶縁膜１４ｃ中に拡散するのを抑制または防止することができる。これにより、プラグ１３ｃと配線２０ｂとの間で絶縁破壊が生じるのを確実に防止することができる。
【０１３２】
本半導体装置では、上述したように、プラグ１３が銅（Ｃｕ）を含む場合を想定している。プラグ１３をなす主導体膜１３ｂが、たとえばタングステン（Ｗ）を主成分とする場合には、プラグ１３から絶縁膜１４ｃへの銅の拡散を考慮する必要がないので、絶縁膜１４ｃとして、シリコン酸化（ＳｉＯX）膜とシリコン酸化窒化（ＳｉＯＮ）膜のいずれを用いてもよい。誘電率を考慮すると、シリコン酸化（ＳｉＯX）膜を用いることが好ましい。シリコン酸化窒化（ＳｉＯＮ）膜よりもシリコン酸化（ＳｉＯX）膜のほうが誘電率を低くすることができるので、絶縁膜１４ｃとしてシリコン酸化（ＳｉＯX）膜を用いることにより、隣接する配線２０間の寄生容量をより低減することができる。
【０１３３】
（実施の形態５）
ここでは、プラグが銅を含む金属から形成され、また、そのプラグが形成される絶縁膜に接して配線が形成される絶縁膜が、銅の拡散を防止する絶縁膜である場合について説明する。
【０１３４】
図３７に示すように、本実施の形態に係る半導体装置では、熱ＣＶＤ法によって形成される絶縁膜１１上に、プラズマＣＶＤ法によって絶縁膜１４が形成されている。その絶縁膜１４，１１にプラグ１３が形成されている。そのプラグ１３を覆うように、プラズマＣＶＤ法によって、絶縁膜１４ｄが絶縁膜１４上に形成されている。その絶縁膜１４ｄ上に絶縁膜１６が形成されている。絶縁膜１６、１４ｄに、プラグ１３の表面を露出する開口部１７が形成され、その開口部１７に配線２０が形成されている。なお、これ以外の構成については、図１に示す半導体装置と同様なので、同一部材には同一符号を付しその説明を省略する。
【０１３５】
次に、上述した半導体装置の製造方法について説明する。まず、前述した図２〜図９に示す工程と同様の工程を経た後、図３８に示すように、プラグ１３を覆うように、絶縁膜１４上に、プラズマＣＶＤ法により絶縁膜１４ｄが形成される。その絶縁膜１４ｄ上に、さらに絶縁膜１６が形成される。その絶縁膜１６上にレジストパターンＲＰ１が形成される。次に、そのレジストパターンＲＰ１をマスクとして、絶縁膜１６および絶縁膜１４ｄに異方性エッチングを施すことにより、プラグ１３の表面を露出する開口部１７が形成される。その後、レジストパターンＲＰ１が除去される。次に、図３９に示すように、開口部１７内に配線２０が形成される。こうして、半導体装置の主要部分が形成される。
【０１３６】
上述した半導体装置の製造方法では、まず、実施の形態１において説明したように、熱ＣＶＤ法によって形成することで水分の吸湿性が高いとされる絶縁膜１１が、プラズマＣＶＤ法によって形成することで耐湿性が高いとされる絶縁膜１４によって覆われることで、絶縁膜１１中の水分が絶縁膜１１より上方へ拡散するのが阻止されて、絶縁膜１４と絶縁膜１４ｄとの界面に絶縁破壊経路が形成されるのを防止することができる。その結果、配線２０とプラグ１３とを電気的に確実に接続することができるとともに、隣接する配線２０と配線２０との絶縁性を確保することができ、半導体装置としての信頼性を確保することができる。
【０１３７】
また、本半導体装置では、プラグ１３は銅を含む金属から形成され、絶縁膜１４ｄは、シリコン（Ｓｉ）と窒素（Ｎ）とを含む絶縁膜とされる。シリコン（Ｓｉ）と窒素（Ｎ）とを含む絶縁膜は、銅の拡散を抑制または防止する機能を有しているため、プラグ１３が銅（Ｃｕ）を含有する場合には、絶縁膜１４ｄをこのようなシリコン（Ｓｉ）と窒素（Ｎ）とを含む絶縁膜とすることで、たとえ、開口部１７とプラグ１３との位置合わせずれにより、プラグ１３ｃの上面の一部が絶縁膜１４ｄによって覆われた状態となったとしても、プラグ１３中の銅（Ｃｕ）が絶縁膜１４ｄ中に拡散するのを抑制または防止することができる。これにより、プラグ１３ｃと配線２０ｂとの間で絶縁破壊が生じるのを確実に防止することができる。
【０１３８】
そのシリコン（Ｓｉ）と窒素（Ｎ）とを含む絶縁膜としては、シリコン窒化（ＳｉＮ）膜の他に、たとえばシリコン（Ｓｉ）と酸素（Ｏ）と窒素（Ｎ）とを含有するシリコン酸化窒化（ＳｉＯＮ）膜や、シリコン（Ｓｉ）と炭素（Ｃ）と窒素（Ｎ）とを含有するシリコン炭化窒化（ＳｉＣＮ）膜等を適用することができる。
【０１３９】
絶縁膜１４ｄをシリコン酸化窒化（ＳｉＯＮ）膜とする場合、絶縁膜１４ｄにおけるシリコン（Ｓｉ）と窒素（Ｎ）との組成比、すなわち、シリコン（Ｓｉ）と窒素（Ｎ）との原子数比（Ｎ原子数／Ｓｉ原子数）は、０．０１以上であることが好ましい。この場合、絶縁膜１４ｄは、窒素（Ｎ）の含有量がシリコン（Ｓｉ）の含有量に対して、原子数比で１％以上となる。また、絶縁膜１４ｄの組成をＳｉＯXＮYで表記すると、このＹは０．０１以上（Ｙ≧０．０１）となる。これにより、絶縁膜１４ｄによって、プラグ１３中の銅が拡散するのが抑制されて、プラグ１３ｃと配線２０ｂとの間で絶縁破壊が生じるのを確実に防止することができる。
【０１４０】
また、絶縁膜１４ｄ中の窒素（Ｎ）の含有率が高すぎると、絶縁膜１４ｄの誘電率が高くなって配線２０間の寄生容量が増大する。このため、絶縁膜１４ｄをシリコン酸化窒化（ＳｉＯＮ）膜とする場合には、絶縁膜１４ｄにおけるシリコン（Ｓｉ）と窒素（Ｎ）との組成比、すなわち、シリコン（Ｓｉ）と窒素（Ｎ）との原子数比（Ｎ原子数／Ｓｉ原子数）は、０．０１以上で、かつ、０．２以下であることが好ましい。この場合には、絶縁膜１４ｄは、窒素（Ｎ）の含有量がシリコン（Ｓｉ）の含有量に対して原子数比で１％以上２０％以下となる。また、絶縁膜１４ｄの組成をＳｉＯXＮYで表記すると、Ｙは、０．０１以上０．２以下（０．０１≦Ｙ≦０．２）となる。これにより、絶縁膜１４ｄの銅に対するバリア性の向上によるプラグ１３ｃと配線２０ｂとの間の絶縁破壊耐性の向上の効果と、配線２０間の寄生容量の低減の効果の双方を実現することができる。
【０１４１】
なお、実施の形態４では、熱ＣＶＤ法によって、ゲート電極５ａ，５ｂを覆う絶縁膜１１を形成した後、プラズマＣＶＤ法によって絶縁膜１４を形成する前に、絶縁膜１１に、温度４００〜５００℃、時間約２０分程度のアニール処理を施すことにより、絶縁膜１１に含まれる水分を除去する効果があることを述べた。このアニール処理は、実施の形態４に限られず、他の実施の形態の半導体装置においても適用することができ、絶縁膜１１にこのアニール処理を施すことで、絶縁膜１１中に含まれる水分が除去されて、絶縁破壊耐性をさらに向上させることができる。
【０１４２】
なお、実際の適用においては、少なくとも熱ＣＶＤ法によって形成された絶縁膜１１が少なくとも一部露出している状態でアニール処理を施すことで露出した絶縁膜１１から効率的に水分を除去するようにする。実施の形態１および実施の形態５においては、絶縁膜１１を形成する工程と、この絶縁膜１１に化学的機械研磨処理を施して平坦化を行う工程との間、絶縁膜１１に化学的機械研磨処理を施して平坦化を行う工程と絶縁膜１１の上に絶縁膜１４をプラズマＣＶＤ法によって形成する工程との間、コンタクトホール１２を形成する工程とプラグ１３を形成する工程との間のうちのいずれかの間にこのアニール処理を行う。実施の形態２および実施の形態３では、絶縁膜１１を形成する工程と絶縁膜１４を形成する工程との間、コンタクトホール１２を形成する工程とプラグ１３を形成する工程との間のうちのいずれかの間にこのアニール処理を行う。
【０１４３】
また、絶縁膜１１として、熱ＣＶＤ法によって形成される絶縁膜を例に挙げて説明したが、スピンオングラス法によって形成されるＳＯＧ膜や、熱ＣＶＤ法によって形成される膜とＳＯＧ膜との積層膜としてもよい。
【０１４４】
今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【０１４５】
【図１】本発明の実施の形態１に係る半導体装置の断面図である。
【図２】同実施の形態において、半導体装置の製造方法の一工程を示す断面図である。
【図３】同実施の形態において、図２に示す工程の後に行なわれる工程を示す断面図である。
【図４】同実施の形態において、図３に示す工程の後に行なわれる工程を示す断面図である。
【図５】同実施の形態において、図４に示す工程の後に行なわれる工程を示す断面図である。
【図６】同実施の形態において、図５に示す工程の後に行なわれる工程を示す断面図である。
【図７】同実施の形態において、図６に示す工程の後に行なわれる工程を示す断面図である。
【図８】同実施の形態において、図７に示す工程の後に行なわれる工程を示す断面図である。
【図９】同実施の形態において、図８に示す工程の後に行なわれる工程を示す断面図である。
【図１０】同実施の形態において、図９に示す工程の後に行なわれる工程を示す断面図である。
【図１１】同実施の形態において、図１０に示す工程の後に行なわれる工程を示す断面図である。
【図１２】同実施の形態において、図１１に示す工程の後に行なわれる工程を示す断面図である。
【図１３】同実施の形態において、図１２に示す工程の後に行なわれる工程を示す断面図である。
【図１４】同実施の形態において、図１３に示す工程の後に行なわれる工程を示す断面図である。
【図１５】同実施の形態において、図１４に示す工程の後に行なわれる工程を示す断面図である。
【図１６】同実施の形態において、図１５に示す工程の後に行なわれる工程を示す断面図である。
【図１７】同実施の形態において、絶縁膜による作用効果を説明するための断面図である。
【図１８】本発明の実施の形態２に係る半導体装置の断面図である。
【図１９】同実施の形態において、半導体装置の製造方法の一工程を示す断面図である。
【図２０】同実施の形態において、図１９に示す工程の後に行なわれる工程を示す断面図である。
【図２１】同実施の形態において、図２０に示す工程の後に行なわれる工程を示す断面図である。
【図２２】同実施の形態において、図２１に示す工程の後に行なわれる工程を示す断面図である。
【図２３】同実施の形態において、図２２に示す工程の後に行なわれる工程を示す断面図である。
【図２４】本発明の実施の形態３に係る半導体装置の断面図である。
【図２５】同実施の形態において、半導体装置の製造方法の一工程を示す断面図である。
【図２６】同実施の形態において、図２５に示す工程の後に行なわれる工程を示す断面図である。
【図２７】同実施の形態において、図２６に示す工程の後に行なわれる工程を示す断面図である。
【図２８】同実施の形態において、図２７に示す工程の後に行なわれる工程を示す断面図である。
【図２９】同実施の形態において、図２８に示す工程の後に行なわれる工程を示す断面図である。
【図３０】本発明の実施の形態４に係る半導体装置の断面図である。
【図３１】同実施の形態において、半導体装置の製造方法の一工程を示す断面図である。
【図３２】同実施の形態において、図３１に示す工程の後に行なわれる工程を示す断面図である。
【図３３】同実施の形態において、図３２に示す工程の後に行なわれる工程を示す断面図である。
【図３４】同実施の形態において、図３３に示す工程の後に行なわれる工程を示す断面図である。
【図３５】同実施の形態において、図３４に示す工程の後に行なわれる工程を示す断面図である。
【図３６】同実施の形態において、絶縁膜による作用効果を説明するための断面図である。
【図３７】本発明の実施の形態５に係る半導体装置の断面図である。
【図３８】同実施の形態において、半導体装置の製造方法の一工程を示す断面図である。
【図３９】同実施の形態において、図３８に示す工程の後に行なわれる工程を示す断面図である。
【符号の説明】
【０１４６】
１  半導体基板、２  素子分離領域、３ａ  ｐ型ウェル、３ｂ  ｎ型ウェル、４  ゲート絶縁膜、５ａ，５ｂ  ゲート電極、６ａ  ｎ-型半導体領域、６ｂ  ｐ-型半導体領域、７  サイドウォール絶縁膜、８ａ  ｎ+型半導体領域、８ｂ  ｐ+型半導体領域、９  金属シリサイド層、１０，１１，１４ａ  絶縁膜、１２  コンタクトホール、１３，１３ｃ，１３ｄ  プラグ、１３ａ  導電性バリア膜、１３ｂ  主導体膜、２０  配線、２１，２２，２３，２４  絶縁膜、３０，３１  開口部、３２  導電性バリア膜、３３  主導体膜、３４  配線、Ｑｎ，Ｑｐ  ＭＩＳＦＥＴ。
【図１】
2010056156.tif 000003
【図２】
2010056156.tif 000004
【図３】
2010056156.tif 000005
【図４】
2010056156.tif 000006
【図５】
2010056156.tif 000007
【図６】
2010056156.tif 000008
【図７】
2010056156.tif 000009
【図８】
2010056156.tif 000010
【図９】
2010056156.tif 000011
【図１０】
2010056156.tif 000012
【図１１】
2010056156.tif 000013
【図１２】
2010056156.tif 000014
【図１３】
2010056156.tif 000015
【図１４】
2010056156.tif 000016
【図１５】
2010056156.tif 000017
【図１６】
2010056156.tif 000018
【図１７】
2010056156.tif 000019
【図１８】
2010056156.tif 000020
【図１９】
2010056156.tif 000021
【図２０】
2010056156.tif 000022
【図２１】
2010056156.tif 000023
【図２２】
2010056156.tif 000024
【図２３】
2010056156.tif 000025
【図２４】
2010056156.tif 000026
【図２５】
2010056156.tif 000027
【図２６】
2010056156.tif 000028
【図２７】
2010056156.tif 000029
【図２８】
2010056156.tif 000030
【図２９】
2010056156.tif 000031
【図３０】
2010056156.tif 000032
【図３１】
2010056156.tif 000033
【図３２】
2010056156.tif 000034
【図３３】
2010056156.tif 000035
【図３４】
2010056156.tif 000036
【図３５】
2010056156.tif 000037
【図３６】
2010056156.tif 000038
【図３７】
2010056156.tif 000039
【図３８】
2010056156.tif 000040
【図３９】
2010056156.tif 000041