(57)【要約】【課題】良好な形状制御性を確保しつつ、銅配線層の酸化および銅の拡散を抑制できる配線を提供する。【解決手段】金属拡散防止膜51上に形成したシード層52を、レジストを用いて選択的に除去する。レジストを除去した後、シード層52を覆って無電解めっき法により銅配線層53と、銅配線層53上に位置するメタルマスク層54とを形成する。メタルマスク層54を用いて金属拡散防止膜51を選択的に除去する。良好な形状制御性を確保しつつ、金属拡散防止膜51の形成時のエッチングなどによる銅配線層53の表面荒れなどを防止して、銅配線層53の酸化および銅の拡散を抑制できる。【選択図】図１
2010056136.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基体上に形成された金属拡散防止膜と、
この金属拡散防止膜上に形成されたシード層と、
このシード層を覆って前記金属拡散防止膜上に形成された銅配線層と、
前記シード層と前記銅配線層とを覆って形成され、前記金属拡散防止膜と整合されたメタルマスク層と
を具備したことを特徴とする配線。
【請求項２】
絶縁基体上に形成された第１金属拡散防止膜と、
この第１金属拡散防止膜上に形成されたシード層と、
このシード層上に形成された銅配線層と、
前記シード層と前記銅配線層とを覆って形成され、前記第１金属拡散防止膜と整合された第２金属拡散防止膜と
を具備したことを特徴とする配線。
【請求項３】
絶縁基体上に金属拡散防止膜を形成し、
この金属拡散防止膜上にシード層を形成し、
このシード層上にレジストを形成してこのシード層を選択的に除去し、
前記レジストを除去した後、前記シード層を覆って、無電解めっき法により銅配線層と、この銅配線層上に位置するメタルマスク層とを形成し、
このメタルマスク層を用いて前記金属拡散防止膜を選択的に除去する
ことを特徴とする配線の製造方法。
【請求項４】
絶縁基体上に第１金属拡散防止膜を形成し、
この第１金属拡散防止膜上にシード層を形成し、
このシード層上に第１レジストを形成して銅配線層と、この銅配線層上に位置するメタルマスク層とをめっき形成し、
前記第１レジストを除去した後、前記メタルマスク層を用いて前記シード層を選択的に除去し、
前記メタルマスク層を除去した後、前記銅配線層と前記シード層とを覆って第２金属拡散防止膜を形成し、
この第２金属拡散防止膜上に第２レジストを形成して第１金属拡散防止膜および第２金属拡散防止膜を選択的に除去し、
前記第２レジストを除去する
ことを特徴とする配線の製造方法。
【請求項５】
チャネル領域、および、このチャネル領域の両側に位置するソース領域およびドレイン領域を備えた半導体層と、
この半導体層の前記チャネル領域に対応する位置に、このチャネル領域と電気的に絶縁されて形成された請求項１または２記載の配線と、
前記半導体層の前記ソース領域と電気的に接続されたソース電極と、
前記半導体層の前記ドレイン領域と電気的に接続されたドレイン電極と
を具備したことを特徴とする薄膜トランジスタ。
【請求項６】
互いに対向配置された対をなす基板と、
これら基板のいずれか一方にそれぞれ形成された画素と、
これら画素のそれぞれを駆動する請求項５記載の薄膜トランジスタと
を具備したことを特徴とする表示素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、銅配線層を備えた配線、その製造方法、薄膜トランジスタおよび表示素子に関する。
【背景技術】
【０００２】
従来、例えば液晶表示素子、あるいは有機ＥＬ表示素子などの表示素子、あるいは半導体装置などの各種デバイスに用いられる薄膜トランジスタ(ＴＦＴ)は、半導体層、ゲート電極、ソース電極およびドレイン電極などを、各種絶縁層を介して薄膜状に積層して形成されている。
【０００３】
このような薄膜トランジスタにおいて、近年、各種デバイスの小型化、高集積化に伴う電流密度の増加などにより、特にゲート電極でのエレクトロマイグレーションによる損傷などが問題となってきている。そのため、ゲート電極を、エレクトロマイグレーションに対する耐性が高い銅により形成する構成が増加してきている。
【０００４】
このような銅によるゲート電極の形成の際には、例えば絶縁基体上に金属拡散防止膜および銅により形成されたシード層を順次形成し、このシード層上にレジストを形成してこのシード層をエッチングなどにより選択的に除去してパターニングし、このシード層に銅配線層を析出させた後、この銅配線層を用いて金属拡散防止膜をエッチングなどにより選択的に除去してパターニングする構成が知られている(例えば、特許文献１参照。)。
【０００５】
また、絶縁基体上に金属拡散防止膜および銅により形成されたシード層を順次形成し、このシード層上に銅配線層を所定位置に形成し、この銅配線層を用いて金属拡散防止膜およびシード層をそれぞれエッチングなどによりパターニングする構成も考えられる。
【０００６】
さらに、絶縁基体上に金属拡散防止膜および銅により形成されたシード層を順次形成し、このシード層上に銅配線層を所定位置に形成し、この銅配線層を用いてシード層をエッチングなどによりパターニングし、さらに金属拡散防止膜上にレジストなどを銅配線層よりも幅広に形成して金属拡散防止膜をエッチングなどにより庇状にパターニングする構成も考えられる。
【特許文献１】特開２００４−１３４７７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述の配線の製造方法では、金属拡散防止膜のエッチングの際に銅配線層そのものを用い、マスクを用いないため、銅配線層の形状制御性が充分でなく、金属拡散防止膜のエッチングの際に表面に荒れが生じて、この荒れが金属拡散防止膜の端部、あるいは銅配線膜の側面からの銅の拡散を助長するおそれがあるという問題点を有している。
【０００８】
本発明は、このような点に鑑みなされたもので、良好な形状制御性を確保しつつ、銅配線層の酸化および銅の拡散を抑制できる配線、その製造方法、薄膜トランジスタおよび表示素子を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、絶縁基体上に形成された金属拡散防止膜と、この金属拡散防止膜上に形成されたシード層と、このシード層を覆って前記金属拡散防止膜上に形成された銅配線層と、前記シード層と前記銅配線層とを覆って形成され、前記金属拡散防止膜と整合されたメタルマスク層とを具備したものである。
【００１０】
また、本発明は、絶縁基体上に形成された第１金属拡散防止膜と、この第１金属拡散防止膜上に形成されたシード層と、このシード層上に形成された銅配線層と、前記シード層と前記銅配線層とを覆って形成され、前記第１金属拡散防止膜と整合された第２金属拡散防止膜とを具備したものである。
【００１１】
さらに、本発明は、絶縁基体上に金属拡散防止膜を形成し、この金属拡散防止膜上にシード層を形成し、このシード層上にレジストを形成してこのシード層を選択的に除去し、前記レジストを除去した後、前記シード層を覆って、無電解めっき法により銅配線層と、この銅配線層上に位置するメタルマスク層とを形成し、このメタルマスク層を用いて前記金属拡散防止膜を選択的に除去するものである。
【００１２】
そして、本発明は、絶縁基体上に第１金属拡散防止膜を形成し、この第１金属拡散防止膜上にシード層を形成し、このシード層上に第１レジストを形成して銅配線層と、この銅配線層上に位置するメタルマスク層とをめっき形成し、前記第１レジストを除去した後、前記メタルマスク層を用いて前記シード層を選択的に除去し、前記メタルマスク層を除去した後、前記銅配線層と前記シード層とを覆って第２金属拡散防止膜を形成し、この第２金属拡散防止膜上に第２レジストを形成して第１金属拡散防止膜および第２金属拡散防止膜を選択的に除去し、前記第２レジストを除去するものである。
【発明の効果】
【００１３】
本発明によれば、金属拡散防止膜上に形成したシード層を、レジストを用いて選択的に除去し、このレジストを除去した後、シード層を覆って無電解めっき法により銅配線層と、この銅配線層上に位置するメタルマスク層とを形成し、このメタルマスク層を用いて金属拡散防止膜を選択的に除去することにより、良好な形状制御性を確保しつつ、金属拡散防止膜の形成時に銅配線層の表面荒れなどを防止して、銅配線層の酸化および銅の拡散を抑制できる。
【００１４】
また、本発明によれば、第１金属拡散防止膜に形成したシード層に第１レジストを形成し、銅配線層とメタルマスク層とをめっき形成し、第１レジストを除去した後、メタルマスク層を用いてシード層を選択的に除去し、メタルマスク層を除去した後、銅配線層とシード層とを覆って第２金属拡散防止膜を形成し、この第２金属拡散防止膜上に第２レジストを形成して第１金属拡散防止膜および第２金属拡散防止膜を選択的に除去することにより、良好な形状制御性を確保しつつ、各金属拡散防止膜の形成時に銅配線層の表面荒れなどを防止して、銅配線層の酸化および銅の拡散を抑制できる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の第１の実施の形態の構成を図１ないし図６を参照して説明する。
【００１６】
図６において、11は表示素子としての液晶表示素子、すなわちＬＣＤ(Liquid Crystal Display)である液晶パネルであり、この液晶パネル11は、例えば図示しない面状光源装置であるバックライトからの面状光と変調透過させて画像を表示する透過型のものである。
【００１７】
そして、液晶パネル11は、例えばカラー表示が可能なアクティブマトリクス型のもので、第１基板であるアレイ基板16と第２基板である対向基板17とを、間隙保持部材である図示しないスペーサを介して互いに対向配置し、これら基板16，17間に光変調層である液晶層18を介在し、かつ、基板16，17のそれぞれに図示しない偏光板を取り付けて構成され、基板16，17が互いに接着部としてのシール部19にて貼り合わされて接着固定され、略中央部に、画像を表示させる画素である副画素SP(図５)がマトリクス状に形成された四角形状の表示領域20が形成されているとともに、この表示領域20の周囲に、額縁状の非表示領域である額縁部21が形成されている。
【００１８】
アレイ基板16は、例えば透光性を有する基板としての第１基板本体であるガラス基板25を有し、このガラス基板25の液晶層18側の主面上には、金属部材などの導電体により薄膜状に形成された複数の配線である走査線(ゲート配線)31(図５)と信号線(ソース配線)32(図５)とが互いに略直交するように格子状に配設されており、これら走査線31と信号線32とのそれぞれの交差位置に、スイッチング素子である画素駆動用の薄膜トランジスタ(ＴＦＴ)33(図５)が設けられ、これらの上に液晶層18の液晶分子の配向用の図示しない配向膜が設けられている。また、図５に示すように、走査線31は、駆動回路としての走査線駆動回路であるゲートドライバ36に電気的に接続されており、信号線32は、駆動回路としての信号線駆動回路であるソースドライバ37に電気的に接続されている。
【００１９】
薄膜トランジスタ33は、例えばトップゲート型の薄膜トランジスタであり、図４に示すように、ガラス基板25上に半導体層としての活性層33cが形成され、この活性層33cが、酸化シリコン膜、あるいは窒化シリコン膜などの絶縁基体としての第１絶縁膜である層間絶縁膜41により覆われ、この層間絶縁膜41上に配線としてのゲート電極33gが形成され、このゲート電極33gを覆って酸化シリコン膜、あるいは窒化シリコン膜などの第２絶縁膜であるゲート絶縁膜42が形成され、このゲート絶縁膜42上にソース電極33sおよびドレイン電極33dが形成され、これらソース電極33sおよびドレイン電極33dが、それぞれコンタクトホール44，45を介して活性層33cに電気的に接続され、かつ、これらソース電極33sおよびドレイン電極33dを覆って、酸化シリコン膜、あるいは窒化シリコン膜などの第３絶縁膜である保護絶縁膜47が形成されている。
【００２０】
活性層33cは、例えば非酸化物半導体である多結晶シリコン、すなわちポリシリコン(ｐ−Ｓｉ)により島状に形成されている。そして、この活性層33cには、ソース電極33sと電気的に接続されるソース領域33csが一側に形成され、ドレイン電極33dと電気的に接続されるドレイン領域33cdが他側に形成され、ゲート電極33gと対向するチャネル領域33ccがソース領域33csとドレイン領域33cdとの間に形成されている。
【００２１】
ゲート電極33gは、図１に示すように、ゲート絶縁膜42上に形成された金属拡散防止膜51と、この金属拡散防止膜51上に形成されたシード層52と、このシード層52を覆って形成された銅(Ｃｕ)配線層53およびメタルマスク層54とを備えている。
【００２２】
金属拡散防止膜51は、例えばタンタル(Ｔａ)膜、あるいは窒化タンタル(ＴａＮ)膜、窒化チタン(ＴｉＮ)膜、ＴａＳｉＮ膜、ＷＳｉＮ膜などである。
【００２３】
シード層52は、例えば銅により形成されており、上面側が銅配線層53を無電解めっき法により成膜する際の析出電極部となっている。
【００２４】
銅配線層53は、シード層52全体を覆って金属拡散防止膜51上に亘って形成されている。すなわち、この銅配線層53は、シード層52の周面52sの外方に位置する周面53sを有している。
【００２５】
メタルマスク層54は、金属拡散防止膜51の整合用のもので、例えばニッケル(Ｎｉ)あるいはスズ(Ｓｎ)などにより、銅配線層53全体を覆って金属拡散防止膜51上に形成されている。すなわち、メタルマスク層54は、銅配線層53の周面53sの外方に位置する周面54sを有している。
【００２６】
また、ソース電極33sおよびドレイン電極33dは、例えばアルミニウムなどにより形成されている。
【００２７】
そして、薄膜トランジスタ33は、図５に示すように、ゲートドライバ36からの信号が走査線31を介してゲート電極33gに印加されることでスイッチング制御され、ソースドライバ37から信号線32を介して入力された信号に対応して画素電極に電圧を印加することで、副画素SPをそれぞれ独立して点灯／消灯駆動させることが可能となっている。
【００２８】
ゲートドライバ36およびソースドライバ37は、ガラス基板25(図６)上に形成されデータ処理回路およびクロック生成回路などを備えた図示しないコントローラと電気的に接続されている。ここで、データ処理回路は、外部機器などから入力されたＲＧＢデータを処理して映像信号としてソースドライバ37へと出力するものであり、また、クロック生成回路は、各ドライバ36，37での動作タイミングを制御するクロック信号を生成して出力するものである。
【００２９】
図４に示すコンタクトホール44，45は、例えばエッチングなどによりゲート絶縁膜42および層間絶縁膜41を貫通して形成されている。
【００３０】
また、図６に示すように、対向基板17は、透光性を有する基板としての第２基板本体であるガラス基板55を有し、このガラス基板55上に、図示しないカラーフィルタ層、対向電極および配向膜などが順次積層されている。
【００３１】
カラーフィルタ層は、例えばＲＧＢ３原色に対応して合成樹脂などによりそれぞれ副画素SP毎に薄膜状に形成され、平面視で例えばストライプ状をなしている。なお、このカラーフィルタ層は、アレイ基板16側に形成してもよい。
【００３２】
対向電極は、表示領域20の画素電極に対応する位置にて、例えばＩＴＯなどの透明導電材料により、スパッタリング法などで形成されている。
【００３３】
また、液晶層18は、所定の液晶材料により形成された光変調層である。
【００３４】
さらに、シール部19は、所定の接着剤などにより、表示領域20を囲む枠状(額縁状)に形成されている。
【００３５】
次に、上記第１の実施の形態の作用を説明する。
【００３６】
アレイ基板16の製造に際しては、まず、図示しないアンダコート層などを形成したガラス基板25上に、例えばＣＶＤ(Chemical Vapor Deposition)法などによりアモルファスシリコン(ａ−Ｓｉ)膜を成膜し(アモルファスシリコン膜形成工程)、所定温度で所定時間アニールした(アニール工程)後、このアモルファスシリコン膜を、例えばエキシマレーザアニール(ＥＬＡ)法により溶融結晶化してポリシリコン膜とし、フォトエッチングなどにより所定の形状にパターニングする(ポリシリコン膜形成工程)。
【００３７】
次いで、例えばＣＶＤ法によりポリシリコン膜を覆って、層間絶縁膜41を形成する(層間絶縁膜形成工程)。
【００３８】
この後、層間絶縁膜41上に、図示しない各種薄膜を被着して所定の形状にパターニングすることで、走査線31などとともにゲート電極33gを形成する(ゲート電極形成工程)。
【００３９】
このゲート電極形成工程では、まず、図２に示すように、層間絶縁膜41上に、金属拡散防止膜51を、例えばスパッタリング法により形成する(金属拡散防止膜形成工程)。このとき、金属拡散防止膜51を例えば窒化タンタル膜とする場合には、スパッタリングガスとしてアルゴンガスと窒素ガスとを用い、タンタルをターゲットとする。また、金属拡散防止膜51を例えばタンタル膜とする場合には、スパッタリングガスとしてアルゴンガスを用い、タンタルをターゲットとする。
【００４０】
次いで、この金属拡散防止膜51上にスパッタリング法などによりシード層52を成膜する(シード層形成工程)。
【００４１】
さらに、このシード層52上の銅配線層53を形成する位置に対応する位置にレジストＲを形成し(レジスト形成工程)、シード層52をエッチングにより選択的に除去してパターニングする(シード層パターニング工程)。
【００４２】
次いで、レジストＲを除去した(レジスト除去工程)後、図３に示すように、シード層52を電極として、無電解めっき法により銅配線層53およびこの銅配線層53上に位置するメタルマスク層54を順次形成する(銅配線層形成工程およびメタルマスク層形成工程)。
【００４３】
そして、図１に示すように、メタルマスク層54を用いて金属拡散防止膜51をエッチングにより選択的に除去してパターニングする(金属拡散防止膜パターニング工程)。すなわち、金属拡散防止膜51は、メタルマスク層54により自己整合され、ゲート電極33gを完成する。
【００４４】
この後、不純物が注入されないように塗布したレジストなどにより一部をマスクして、例えばボロン、あるいはリンなどをドーピングすることで、活性層33cにソース領域33csとドレイン領域33cdとを形成する(ドーピング工程)。このとき、ソース領域33csとドレイン領域33cdとの間がチャネル領域33ccとなる。
【００４５】
さらに、例えばＰＥＣＶＤ(Plasma Enhanced CVD)法を用いて、ゲート電極33gを覆うゲート絶縁膜42を形成する(ゲート絶縁膜形成工程)。
【００４６】
そして、例えばフォトエッチング法により、コンタクトホール44，45を、ゲート絶縁膜42および層間絶縁膜41に形成し(第１コンタクトホール形成工程)、さらに、タンタル、クロム、アルミニウム、モリブデン、タングステン、銅などの単体またはその積層膜あるいは合金膜を被着し、フォトエッチング法などにより所定の形状にパターニングすることで、各電極33s，33dを形成して(電極形成工程)、薄膜トランジスタ33を完成する。
【００４７】
この後、これら電極33s，33dを覆って、ＰＥＣＶＤ法などにより保護絶縁膜47を形成し(保護絶縁膜形成工程)、例えばフォトエッチング法によりコンタクトホールを形成し(第２コンタクトホール形成工程)、例えばＩＴＯをスパッタリング法などにより成膜した後、フォトエッチング法などにより所定の形状にパターニングして画素電極を形成し(画素電極形成工程)、さらに、配向膜およびスペーサなどを形成してアレイ基板16を完成する。
【００４８】
上述したように、上記第１の実施の形態によれば、金属拡散防止膜51上に形成したシード層52を、レジストＲを用いて選択的に除去し、このレジストＲを除去した後、シード層52を覆って無電解めっき法により銅配線層53と、この銅配線層53上に位置するメタルマスク層54とを形成し、このメタルマスク層54を用いて金属拡散防止膜51を選択的に除去することでゲート電極33gを形成することにより、良好な形状制御性を確保しつつ、金属拡散防止膜51の形成時のエッチングなどによる銅配線層53の表面荒れなどを防止して、銅配線層53の酸化および銅の拡散を抑制できる。
【００４９】
また、形状制御性が良好で銅配線層53の酸化および銅の拡散を抑制できるゲート電極33gを有する薄膜トランジスタ33を形成することにより、エレクトロマイグレーションに対する耐性を確保しつつ信頼性を向上できるとともに、この薄膜トランジスタ33を副画素SPの駆動に用いることで、液晶パネル11の信頼性をも確保できる。
【００５０】
次に、第２の実施の形態を図７ないし図１１を参照して説明する。なお、上記第１の実施の形態と同様の構成および作用については、同一符号を付してその説明を省略する。
【００５１】
この第２の実施の形態は、上記第１の実施の形態のゲート電極33gに代えて、図７に示すように、層間絶縁膜41上に、第１金属拡散防止膜61と、シード層52と、銅配線層53と、第２金属拡散防止膜62とを有するゲート電極33gを備えるものである。
【００５２】
第１金属拡散防止膜61は、例えばタンタル(Ｔａ)膜、あるいは窒化タンタル(ＴａＮ)膜、窒化チタン(ＴｉＮ)膜、ＴａＳｉＮ膜、ＷＳｉＮ膜などである。
【００５３】
シード層52は、第１金属拡散防止膜61上に形成されている。
【００５４】
銅配線層53は、シード層52上に形成されている。すなわち、この銅配線層53は、シード層52の周面52s1と略面一となる周面53s1を有している。
【００５５】
第２金属拡散防止膜62は、第１金属拡散防止膜61と同様に、例えばタンタル(Ｔａ)膜、あるいは窒化タンタル(ＴａＮ)膜、窒化チタン(ＴｉＮ)膜、ＴａＳｉＮ膜、ＷＳｉＮ膜などであり、シード層52および銅配線層53を覆って第１金属拡散防止膜61上に形成されている。すなわち、この第２金属拡散防止膜62は、銅配線層53の周面53s1よりも外方に位置する周面62s1と、この周面62s1の下端から外方に突出した位置に第１金属拡散防止膜61の周面61sと略面一となる周面62s2とを有している。
【００５６】
そして、ゲート電極形成工程では、まず、図８に示すように、層間絶縁膜41上に、第１金属拡散防止膜61を、例えばスパッタリング法により形成する(第１金属拡散防止膜形成工程)。このとき、金属拡散防止膜51を例えば窒化タンタル膜とする場合には、スパッタリングガスとしてアルゴンガスと窒素ガスとを用い、タンタルをターゲットとする。また、金属拡散防止膜51を例えばタンタル膜とする場合には、スパッタリングガスとしてアルゴンガスを用い、タンタルをターゲットとする。
【００５７】
次いで、第１金属拡散防止膜61上にスパッタリング法などによりシード層52を成膜する(シード層形成工程)。
【００５８】
さらに、このシード層52上の銅配線層53を形成する位置に対応する位置を除く位置に第１レジストR1を形成し(第１レジスト形成工程)、この第１レジストR1に形成された溝部にてシード層52上に無電解めっき法あるいは電解めっき法などにより銅配線層53およびメタルマスク層64を成膜する(銅配線層形成工程およびメタルマスク層形成工程)。
【００５９】
次いで、図９に示すように、第１レジストR1を除去した(第１レジスト除去工程)後、メタルマスク層64を用いてシード層52をエッチングにより選択的に除去してパターニングする(シード層パターニング工程)。すなわち、シード層52は、メタルマスク層64により自己整合される。
【００６０】
また、図１０に示すように、メタルマスク層64を除去した(メタルマスク除去工程)後、銅配線層53とシード層52とを覆って第２金属拡散防止膜62を第１金属拡散防止膜61に亘って形成する(第２金属拡散防止膜形成工程)。
【００６１】
さらに、図１１に示すように、銅配線層53に対応する部分にて第２金属拡散防止膜62上に第２レジストR2を形成し(第２レジスト形成工程)、この第２レジストR2を用いて第１金属拡散防止膜61および第２金属拡散防止膜62をエッチングにより選択的に除去してパターニングし(金属拡散防止膜パターニング工程)、第２レジストR2を除去して(第２レジスト除去工程)、ゲート電極33gを完成する。
【００６２】
このように、第２の実施の形態によれば、第１金属拡散防止膜61に形成したシード層52に第１レジストR1を形成し、銅配線層53とメタルマスク層64とをめっき形成し、第１レジストR1を除去した後、メタルマスク層64を用いてシード層52を選択的に除去し、メタルマスク層64を除去した後、銅配線層53とシード層52とを覆って第２金属拡散防止膜62を形成し、この第２金属拡散防止膜62上に第２レジストR2を形成して第１金属拡散防止膜61および第２金属拡散防止膜62を選択的に除去することでゲート電極33gを形成することにより、良好な形状制御性を確保しつつ、各金属拡散防止膜61，62の形成時のエッチングなどによる銅配線層53の表面荒れなどを防止して、銅配線層53の酸化および銅の拡散を抑制できる。
【００６３】
また、形状制御性が良好で銅配線層53の酸化および銅の拡散を抑制できるゲート電極33gを有する薄膜トランジスタ33を形成することにより、エレクトロマイグレーションに対する耐性を確保しつつ信頼性を向上できるとともに、この薄膜トランジスタ33を副画素SPの駆動に用いることで、液晶パネル11の信頼性をも確保できる。
【００６４】
なお、上記各実施の形態において、配線を形成する絶縁基体としては、層間絶縁膜41だけでなく、他の任意の絶縁物とすることができる。
【００６５】
また、薄膜トランジスタ33は、表示素子の副画素SPの駆動用だけでなく、各ドライバ36，37に用いてもよい。
【００６６】
さらに、表示素子としては、液晶パネル11だけでなく、有機ＥＬ表示素子など、任意の表示素子に対応することが可能である。
【００６７】
そして、薄膜トランジスタ33は、トップゲート型だけでなく、ボトムゲート型などとしてもよく、また、表示素子だけでなく、任意の半導体装置に用いることが可能である。
【００６８】
さらに、配線としては、薄膜トランジスタ33のゲート電極33gだけでなく、任意の配線に用いることが可能である。
【図面の簡単な説明】
【００６９】
【図１】本発明の第１の実施の形態の配線を示す説明断面図である。
【図２】同上配線の製造方法のレジスト形成工程およびシード層パターニング工程を示す説明断面図である。
【図３】同上配線の製造方法の銅配線層形成工程およびメタルマスク層形成工程を示す説明断面図である。
【図４】同上配線を備えた薄膜トランジスタを示す説明断面図である。
【図５】同上薄膜トランジスタを備えた表示素子を示す回路図である。
【図６】同上表示素子を示す説明側面図である。
【図７】本発明の第２の実施の形態の配線を示す説明断面図である。
【図８】同上配線の製造方法の第１金属拡散防止膜形成工程ないしメタルマスク層形成工程を示す説明断面図である。
【図９】同上配線の製造方法のシード層パターニング工程を示す説明断面図である。
【図１０】同上配線の製造方法の第２金属拡散防止膜形成工程を示す説明断面図である。
【図１１】同上配線の製造方法の金属拡散防止膜パターニング工程を示す説明断面図である。
【符号の説明】
【００７０】
11    表示素子としての液晶パネル
25，55    基板としてのガラス基板
33    薄膜トランジスタ
33c   半導体層としての活性層
33cc  チャネル領域
33cd  ドレイン領域
33cs  ソース領域
33d   ドレイン電極
33g   配線としてのゲート電極
33s   ソース電極
41    絶縁基体としての層間絶縁膜
51    金属拡散防止膜
52    シード層
53    銅配線層
54，64    メタルマスク層
61    第１金属拡散防止膜
62    第２金属拡散防止膜
Ｒ    レジスト
R1    第１レジスト
R2    第２レジスト
SP    画素である副画素
【図１】
2010056136.tif 000003
【図２】
2010056136.tif 000004
【図３】
2010056136.tif 000005
【図４】
2010056136.tif 000006
【図５】
2010056136.tif 000007
【図６】
2010056136.tif 000008
【図７】
2010056136.tif 000009
【図８】
2010056136.tif 000010
【図９】
2010056136.tif 000011
【図１０】
2010056136.tif 000012
【図１１】
2010056136.tif 000013