(57)【要約】【課題】電荷転送部に読み出された電荷の一部を基板側へ掃き捨てる技術を動画でも使用可能にする。【解決手段】垂直転送部１４にドレイン部４３を形成し、好ましくはドレイン部４３の下方に分離層４４を形成し、ドレイン部４３をオーバーフロードレインとする縦型オーバーフロードレイン構造の電荷排出構造を垂直転送部１４に設ける。そして、縦型オーバーフロードレイン構造の電荷排出構造において、ドレイン部４３に対して選択的に電荷排出パルスφＮＳＵＢを印加することで、垂直転送部１４内の電荷の一部をドレイン部４３に掃き出し、当該ドレイン部４３を通して排出する。【選択図】図４
2010206565.tif 000002
【特許請求の範囲】
【請求項１】
行列状に配列されて光電変換を行う受光センサ部と、当該受光センサ部に蓄積された電荷を読み出す読出しゲート部と、当該読出しゲート部によって読み出された電荷を転送する電荷転送部とが半導体基板上に形成され、
前記電荷転送部に前記半導体基板および前記受光センサ部とは電気的に分離されて設けられ、前記半導体基板に印加される電圧とは別の電圧が選択的に印加されることによって前記電荷転送部内の電荷を排出する電荷排出部を備えた
固体撮像装置。
【請求項２】
前記電荷排出部は、前記電荷転送部の転送方向に沿って形成されている
請求項１記載の固体撮像装置。
【請求項３】
前記電荷排出部に対する選択的な電圧印加は、前記読出しゲート部に印加される読出しパルスがアクティブ状態になる前から非アクティブ状態になった後までの期間内において行う
請求項１記載の固体撮像装置。
【請求項４】
前記電荷排出部の前記半導体基板側に、前記電荷排出部と逆導電型の分離層を有する
請求項１記載の固体撮像装置。
【請求項５】
前記電荷排出部と自画素および隣接画素の前記受光センサ部との間に、前記電荷排出部と逆導電型の分離層を有する
請求項４記載の固体撮像装置。
【請求項６】
前記受光センサ部が行列状に配列された撮像部の周辺部に設けられた配線を通して、前記半導体基板の外部から前記電荷排出部に対して前記別の電圧を与える
請求項１記載の固体撮像装置。
【請求項７】
前記別の電圧を与える配線は、前記電荷転送部の転送方向において前記撮像部を挟んで両側に設けられている
請求項６記載の固体撮像装置。
【請求項８】
前記撮像部を挟んで両側に設けられる前記配線は電気的に接続されている
請求項７記載の固体撮像装置。
【請求項９】
行列状に配列されて光電変換を行う受光センサ部と、当該受光センサ部に蓄積された電荷を読み出す読出しゲート部と、当該読出しゲート部によって読み出された電荷を転送する電荷転送部とが半導体基板上に形成されてなる固体撮像装置の駆動に当たって、
前記電荷転送部に前記半導体基板および前記受光センサ部とは電気的に分離されて設けられた電荷排出部に対して、前記半導体基板に印加する電圧とは別の電圧を選択的に印加することによって前記電荷転送部内の電荷を前記電荷排出部を通して排出する
固体撮像装置の駆動方法。
【請求項１０】
行列状に配列されて光電変換を行う受光センサ部と、当該受光センサ部に蓄積された電荷を読み出す読出しゲート部と、当該読出しゲート部によって読み出された電荷を転送する電荷転送部とが半導体基板上に形成され、
前記電荷転送部に前記半導体基板および前記受光センサ部とは電気的に分離されて設けられ、前記半導体基板に印加される電圧とは別の電圧が選択的に印加されることによって前記電荷転送部内の電荷を排出する電荷排出部を備えた
固体撮像装置を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置、固体撮像装置の駆動方法および電子機器に関する。
【背景技術】
【０００２】
固体撮像装置において、高輝度レベルの光が受光センサ部に入射する高輝度時に受光センサ部で発生する余剰電荷や、電荷転送部で発生する余剰電荷が受光センサ部から溢れて他の画素へ漏れ込むとノイズとなってしまう。この余剰電荷の他の画素への漏込みを回避するために、電荷転送部の取扱電荷量Ｑｖは受光センサ部の取扱電荷量Ｑｓよりも多く、例えば１．５倍〜２倍程度に設定されている。
【０００３】
近年、セルサイズ（画素サイズ）の微細化が進められている。そして、セルサイズの微細化に伴って電荷転送部の領域（幅）が狭くならざるを得ない。電荷転送部の領域が狭くなると、当然のことながら、電荷転送部の取扱電荷量Ｑｖが減少する。その結果、高輝度時に電荷転送部で発生する余剰電荷が他の画素へ漏れ込んでノイズとなってしまう。
【０００４】
そのため、従来は、高輝度レベルの光が受光センサ部に入射したときに、受光センサ部から電荷転送部へ読み出された信号電荷の一部を基板側に掃き捨てるようにしている（例えば、特許文献１参照）。より具体的には、電子シャッタ動作を行う第１のシャッタパルスよりも電圧値が低い第２のシャッタパルスを、受光センサ部からの信号電荷の読出しタイミングと同時もしくはそれよりも前に基板に印加することで、不要電荷の基板側への掃き捨てを実現している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１４２６９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来技術は、基板をバイアスする電圧値と、電子シャッタ動作を行う電圧値との間の第３の電圧値を、不要電荷の掃き捨てに使う基板の３値駆動となっているために、静止画では有効であるものの、動画での使用は現実的ではない。すなわち、静止画の場合には、必要な露光時間が終了し、メカニカルシャッタが閉じた後に、第３の電圧値を基板に印加することで、不要電荷を基板側へ掃き捨てる動作となる。
【０００７】
これに対して、動画の場合、メカニカルシャッタを使わずに、常に露光している状態において、電子シャッタ動作によって受光センサ部内の電荷を基板側に掃き捨てることによって露光時間を制御している。したがって、受光センサ部から信号電荷を読み出す前に第３の電圧値を基板に印加すると、本来必要な信号電荷の一部を基板側に掃き捨てることになり、信号電荷が減ってしまうために動画での使用は現実的ではない。
【０００８】
そこで、本発明は、電荷転送部に読み出された電荷の一部を基板側へ掃き捨てる技術を動画でも使用可能とした固体撮像装置、当該固体撮像装置の駆動方法および当該固体撮像装置を有する電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明は、
行列状に配列されて光電変換を行う受光センサ部と、当該受光センサ部に蓄積された電荷を読み出す読出しゲート部と、当該読出しゲート部によって読み出された電荷を転送する電荷転送部とが半導体基板上に形成されてなる固体撮像装置において、
前記電荷転送部に前記半導体基板および前記受光センサ部とは電気的に分離された電荷排出部を設け、当該電荷排出部に対して前記半導体基板に印加する電圧とは別の電圧を選択的に印加することによって前記電荷転送部内の電荷を前記電荷排出部に掃き出し、当該電荷排出部を通して排出する
構成を採っている。
【００１０】
上記構成の固体撮像装置において、電荷転送部に設けられた電荷排出部に対して電圧を印加して電荷の掃き捨て動作を行うことで、受光センサ部内の蓄積電荷を確保しつつ、受光センサ部から電荷転送部に読み出された電荷の一部だけを掃き捨てることができる。これにより、半導体基板に電圧を印加することによって行う電荷排出構造の場合には現実的でなかった動画での電荷の掃き捨て動作の使用が可能になる。
【発明の効果】
【００１１】
本発明によれば、受光センサ部内の蓄積電荷を確保しつつ、受光センサ部から電荷転送部に読み出された電荷の一部だけを掃き捨てることができるために、当該電荷の掃き捨て動作を静止画のみならず、動画のときにも行いことができることになる。
【図面の簡単な説明】
【００１２】
【図１】本発明が適用されるインターライン転送方式のＣＣＤイメージセンサの一例を示す概略構成図である。
【図２】４相の垂直転送パルスφＶ１〜φＶ４および読出しパルスφＲＯＰのタイミング関係を示すタイミング波形図である。
【図３】読出しパルスφＲＯＰとシャッタパルスφＳＵＢのタイミング関係を示すタイミング波形図である。
【図４】実施例１に係る電荷排出構造を示す断面図であり、図１のＡ−Ａ´線に沿った受光センサ部周辺の基板深さ方向の断面構造を示している。
【図５】ドレイン部に対して電荷排出パルスφＮＳＵＢを印加するドレイン配線の配線構造の一例を示す概略平面図である。
【図６】電荷排出パルスφＮＳＵＢの波形の一例を示す波形図である。
【図７】読出しパルスφＲＯＰに対する電荷排出パルスφＮＳＵＢのタイミング関係の一例を示すタイミング波形図である。
【図８】実施例１に係る電荷排出構造の基板深さ方向におけるポテンシャル分布を示すポテンシャル図である。
【図９】読出しパルスφＲＯＰに対する電荷排出パルスφＮＳＵＢのタイミング関係の他の例を示すタイミング波形図である。
【図１０】実施例２に係る電荷排出構造を示す断面図であり、図１のＡ−Ａ´線に沿った受光センサ部周辺の基板深さ方向の断面構造を示している。
【図１１】ドレイン部に対して電荷排出パルスφＮＳＵＢを印加するドレイン配線の配線構造の変形例を示す概略平面図である。
【図１２】本発明による電子機器の一例である撮像装置の構成例を示すブロック図である。
【発明を実施するための形態】
【００１３】
以下、発明を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。なお、説明は以下の順序で行う。
１．本発明が適用される固体撮像装置（ＣＣＤイメージセンサの例）
２．本実施形態の特徴部分
２−１．実施例１
２−２．実施例２
３．変形例
４．電子機器（撮像装置の例）
【００１４】
＜１．本発明が適用される固体撮像装置＞
図１は、本発明が適用される固体撮像装置、例えば電荷転送型固体撮像装置の一種であるＣＣＤイメージセンサの一例を示す概略構成図である。ここでは、インターライン転送方式のＣＣＤイメージセンサを例に挙げて説明する。ただし、本発明はこの適用例に限られるものではない。
【００１５】
図１において、撮像部１１は、複数の受光センサ部（画素）１２、読出しゲート部１３および垂直転送部１４を有する構成となっている。複数の受光センサ部１２は、行列状に２次元配置されている。読出しゲート部１３は、複数の受光センサ部１２の各々に隣接して設けられている。垂直転送部１４はＣＣＤ(Charge Coupled Device)によって構成され、行列状の画素配列に対して画素列ごとに設けられている。
【００１６】
この撮像部１１において、１つの受光センサ部１２、当該受光センサ部１２に隣接した読出しゲート部１３および１つの受光センサ部１２に対応した垂直転送部１４のパケットからなる１単位が単位セル１５となる。ここで、垂直転送部１４のパケットとは、垂直転送部１４において１画素分の信号電荷を扱う単位を言う。そして、このパケットが連続して連なることで垂直転送部１４の転送チャネルが形成される。
【００１７】
受光センサ部１２は、例えばＰＮ接合のフォトダイオードからなり、入射光をその輝度レベルに応じた電荷量の信号電荷に光電変換して蓄積する。読出しゲート部１３は、読出しパルスφＲＯＰが印加されることにより、受光センサ部１２に蓄積された信号電荷を垂直転送部１４へ読み出す。
【００１８】
垂直転送部１４は、例えば４相の垂直転送パルスφＶ１〜φＶ４によって駆動され、読出しゲート部１３によって受光センサ部１２から読み出された信号電荷を、水平ブランキング期間の一部にて１走査線（１ライン）に相当する部分ずつ順に垂直方向に転送する。ここで、垂直転送部１４において、パケットが連なってなる転送チャネルの上方には、４相の垂直転送パルスφＶ１〜φＶ４に対応した４つの転送電極が転送方向に沿って繰り返して配置されている。
【００１９】
そして、例えば１相目と３相目に対応する各転送電極が、読出しゲート部１３のゲート電極を兼ねている。このことから、４相の垂直転送パルスφＶ１〜φＶ４のうち、１相目と３相目の垂直転送パルスφＶ１，φＶ３が低レベル、中間レベルおよび高レベルの３値をとり、その３値目の高レベルのパルスが読出しゲート部１３に印加される読出しパルスφＲＯＰとなる。
【００２０】
すなわち、１相目と３相目の垂直転送パルスφＶ１，φＶ３の３値目の読出しパルスφＲＯＰが１相目と３相目に対応する転送電極（読出しゲート部１３のゲート電極）に印加されることで、受光センサ部１２に蓄積された電荷が垂直転送部１４に読み出される。２相目と４相目の垂直転送パルスφＶ２，φＶ３は、低レベルと中間レベルの２値をとる。そして、４相の垂直転送パルスφＶ１〜φＶ４が低レベルと中間レベルとの間で周期的に遷移することで垂直転送部１４の転送駆動が行われ、受光センサ部１２から読み出された信号電荷が当該垂直転送部１４によって垂直転送される。
【００２１】
垂直転送部１４の一方の端部側には、ＣＣＤからなる水平転送部１６が配されている。この水平転送部１６には、複数本の垂直転送部１４から１ラインに相当する信号電荷が順にシフト（転送）される。水平転送部１６は、例えば２相の水平転送パルスφＨ１，φＨ２によって転送駆動され、複数本の垂直転送部１４からシフトされる１ライン分の信号電荷を、水平ブランキング期間後の水平走査期間において順次水平方向に転送する。
【００２２】
水平転送部１６の転送先側の端部には、例えばフローティング・ディフュージョン・アンプ構成の電荷電圧変換部１７が設けられている。この電荷電圧変換部１７は、水平転送部１６によって水平転送される信号電荷を順次信号電圧に変換して出力する。この信号電圧は、被写体を経て撮像部１１に入射し、受光センサ部１２でその輝度レベルに応じて光電変換されて得られる撮像信号ＯＵＴとして出力される。
【００２３】
上述した受光センサ部１２、読出しゲート部１３、垂直転送部１４、水平転送部１６および電荷電圧変換部１７等の構成要素は、半導体基板１８上に形成されている。半導体基板１８は、基板バイアス電圧Ｖｓｕｂによってバイアスされている。以上により、インターライン転送方式のＣＣＤイメージセンサ１０が構成される。
【００２４】
このＣＣＤイメージセンサ１０の駆動制御は、タイミング制御回路２１によるタイミング制御によって行われる。タイミング制御回路２１は、垂直同期信号ＶＤ、水平同期信号ＨＤおよびマスタークロックＭＣＫを基に、ＣＣＤ駆動回路２２およびシャッタ駆動回路２３を制御する。このタイミング制御回路２１による制御の下に、受光センサ部１２での信号電荷の蓄積期間（露光期間）の制御、受光センサ部１２から垂直転送部１４への信号電荷の読出し、垂直転送部１４での垂直転送、水平転送部１６での水平転送などの各種動作が行なわれる。
【００２５】
具体的には、タイミング制御回路２１は、フィールド読出しを行うために、２つのフィールドで１コマ（フレーム）の映像が得られるようにＣＣＤ駆動回路２２の駆動制御を行う。このタイミング制御回路２１によるタイミング制御の下に、ＣＣＤ駆動回路２２は、４相の垂直転送パルスφＶ１〜φＶ４（１相目と３相目の垂直転送パルスφＶ１，φＶ３は読出しパルスφＲＯＰを含む）および２相の水平転送パルスφＨ１，φＨ２によって垂直転送部１４および水平転送部１６を駆動する。
【００２６】
シャッタ駆動回路２２は、タイミング制御回路２１によるタイミング制御の下に、シャッタパルスφＳＵＢを半導体基板１８に所定のタイミングで印加することにより、受光センサ部１２に蓄積された信号電荷を半導体基板１８側に掃き捨てる電子シャッタ動作を行う。
【００２７】
タイミング制御回路２１およびシャッタ駆動回路２３の駆動制御による電子シャッタ動作により、受光センサ部１２に信号電荷を蓄積する蓄積期間、即ち露光期間の制御が行われる。このとき、シャッタパルスφＳＵＢは、半導体基板１８をバイアスする基板バイアス電圧Ｖｓｕｂに重畳される形で印加される。
【００２８】
図２に、４相の垂直転送パルスφＶ１〜φＶ４および読出しパルスφＲＯＰのタイミング関係を示す。ここでは、一例として、垂直転送パルスφＶ１〜φＶ４の低レベルを−８．５Ｖ、高レベル（中間レベル）を０Ｖ、読出しパルスφＲＯＰの電圧値（高レベル）を１５Ｖとした場合を例に挙げている。
【００２９】
図２から明らかなように、各フィールドの垂直ブランキング期間（Ｖ−Ｂｌｋ）に読出しパルスφＲＯＰがアクティブ（高レベル）になる。これにより、読出しゲート部１３による受光センサ部１２から垂直転送部１４への信号電荷の読出しが行われる。また、水平ブランキング期間（Ｈ−Ｂｌｋ）に４相の垂直転送パルスφＶ１〜φＶ４が低レベル（−８．５Ｖ）と中間レベル（０Ｖ）との間で周期的に遷移する。これにより、垂直転送部１４が信号電荷を垂直転送する。
【００３０】
図３に、読出しパルスφＲＯＰとシャッタパルスφＳＵＢのタイミング関係を示す。電子シャッタ動作を行わない場合は、受光センサ部１２に蓄積される信号電荷は１フィールド期間の間増加していく。
【００３１】
電子シャッタ動作を行う場合は、図３に示すように、１フィールドのある適当なタイミングでシャッタパルスφＳＵＢをアクティブ（高レベル）にし、それまでに受光センサ部１２に蓄積された信号電荷を一旦半導体基板１８側に掃き捨てる。そして、半導体基板１８側に掃き捨てた後再度そのフィールドの終わりまで光電変換した信号電荷を蓄積し、読出しパルスφＲＯＰをアクティブにすることによって垂直転送部１４へ読み出す。したがって、この有効となる光電変換の期間（露光期間）が電子シャッタのシャッタスピードになる。
【００３２】
＜２．本実施形態の特徴部分＞
上記構成のＣＣＤイメージセンサ１０において、本実施形態では、高輝度レベルの光が受光センサ部１２に入射したときに、受光センサ部１２から垂直転送部１４へ読み出された信号電荷の一部を基板側に掃き捨てるための電荷排出構造を特徴としている。
【００３３】
具体的には、電荷排出構造として、垂直転送部１４に半導体基板１８および受光センサ部１２とは電気的に分離された電荷排出部を設ける。そして、当該電荷排出部に対して半導体基板１８に印加する電圧とは別の電圧を選択的に印加することによって垂直転送部１４内の電荷を電荷排出部に掃き出し、当該電荷排出部を通して排出するようにする。
【００３４】
このような電荷排出構造にて電荷の掃き捨て動作を行うことで、受光センサ部１２内の蓄積電荷を確保しつつ、受光センサ部１２から垂直転送部１４に読み出された電荷の一部だけを掃き捨てることができる。これにより、半導体基板に電圧を印加することによって行う電荷排出構造の場合には現実的でなかった動画での電荷の掃き捨て動作の使用が可能になる。すなわち、垂直転送部１４に読み出された電荷の一部を掃き捨てるための動作を、静止画のみならず、動画のときにも行うことができることになる。
【００３５】
以下に、本実施形態に係る電荷排出構造の具体的な実施例について説明する。この電荷排出構造は、上述したように、垂直転送部１４に受光センサ部１２とは電気的に分離された電荷排出部であるドレイン部を設けた縦型オーバーフロードレイン構造となる。
【００３６】
（２−１．実施例１）
図４は、実施例１に係る電荷排出構造を示す断面図である。この断面図は、図１のＡ−Ａ´線に沿った受光センサ部１２周辺の基板深さ方向の断面構造を示している。
【００３７】
図４において、第１導電型、例えばＮ型の半導体基板３０（図１の半導体基板１８に相当する）上に第２導電型であるＰ型のウェル領域３１が形成されている。そして、ウェル領域３１の上にＮ+ の電荷蓄積領域３２が形成され、その上にさらにＰ++の正孔蓄積領域３３が形成されることにより、いわゆるＨＡＤ（Hole Accumulated Diode；正孔蓄積ダイオード）構造の受光センサ部１２が構成されている。
【００３８】
この受光センサ部１２に蓄積される信号電荷ｅの電荷量は、Ｐ型のウェル領域３１で形成されるオーバーフローバリアＯＦＢの高さ（ポテンシャル）によって決定される。このオーバーフローバリアＯＦＢは、受光センサ部１２の取扱電荷量（飽和電荷量）Ｑｓを決める。そして、飽和信号電荷量Ｑｓを超えた信号電荷は、オーバーフローバリアＯＦＢを超えて半導体基板３０側へオーバーフローする。これが、半導体基板３０をオーバーフロードレインとする、受光センサ部１２の縦型オーバーフロードレイン構造である。
【００３９】
受光センサ部１２の横方向には、読出しゲート部１３のチャネル領域３４を介してＮ+ の電荷転送領域３５およびチャネルストップ領域３６が形成されている。電荷転送領域３５の下には、スミア成分の混入を防止するためのＰ+ の不純物拡散領域３７が形成されている。さらに、電荷転送領域３５の上方には、ゲート酸化膜３８を介して例えば多結晶シリコンからなる転送電極３９が配されることによって垂直転送部１４が構成されている。転送電極３９は、チャネル領域３４の上方に位置する部分が、読出しゲート部１３のゲート電極を兼ねている。
【００４０】
垂直転送部１４の上方には、層間膜４０を介してＡｌ（アルミニウム）遮光膜４１が転送電極３９を覆うようにして形成されている。このＡｌ遮光膜４１は、受光センサ部１２において選択的にエッチングされており、外部からの光はこのエッチングによって形成された開口４２を介して受光センサ部１２内に入射する。そして、半導体基板３０には、受光センサ部１２に蓄積される信号電荷の電荷量を決定する、即ちオーバーフローバリアＯＦＢのポテンシャルを決める基板バイアス電圧Ｖｓｕｂが印加される。
【００４１】
垂直転送部１４、具体的には不純物拡散領域３７の下方には、電荷排出部であるＮ型のドレイン部４３が半導体基板１８および受光センサ部１２とは電気的に分離されて垂直転送部１４の転送方向に沿って形成されている。このドレイン部４３は、例えば１．００Ｅ＋１６〜１．００Ｅ＋１８［ａｔｏｍｓ／ｃｍ3 ］程度の不純物濃度でのイオン注入によって形成される。
【００４２】
ドレイン部４３の下方には、当該ドレイン４３の半導体基板１８に対する電気的分離をより確実にするためのＰ++の分離層４４がドレイン部４３に沿って形成されている。この分離層４４は、例えば２．００Ｅ＋１６〜２．００Ｅ＋１８［ａｔｏｍｓ／ｃｍ3 ］程度の不純物濃度でのイオン注入によって形成される。分離層４４の下方にはさらに、混色防止バリアとして機能するＰ型の領域４５が形成される。
【００４３】
このように、垂直転送部１４、具体的には不純物拡散領域３７の下方にドレイン部４３を形成し、好ましくはドレイン部４３の下方に分離層４４を形成した構造が、実施例１に係る電荷排出構造となる。この電荷排出構造は、ドレイン部４３をオーバーフロードレインとする、受光センサ部１２の縦型オーバーフロードレイン構造とは独立した垂直転送部１４の縦型オーバーフロードレイン構造である。
【００４４】
図５は、実施例１に係る電荷排出構造を有するＣＣＤイメージセンサ１０Ａを示す概略平面図であり、図中、図１と同等部分には同一符号を付して示している。
【００４５】
図５に示すように、垂直転送部１４に設けられるドレイン部４３は、垂直転送部１４ごとにその転送方向に沿って撮像部１１の領域の外まで延在した形で形成されている。撮像部１１の領域外には、垂直転送部１４の配列方向（水平方向）に沿ってドレイン配線５１が設けられている。このドレイン配線５１は、撮像部１１上の垂直転送部１４についての配線層と同じ層にタングステン（Ｗ）やアルミニウム（Ａｌ）等の金属によって形成されている。
【００４６】
ドレイン配線５１には、半導体基板１８の外部から、当該基板１８に印加されるバイアス電圧Ｖｓｕｂとは異なる電圧の電荷排出パルスφＮＳＵＢが、例えば図１に示すＣＣＤ駆動回路２２から選択的に与えられる。そして、このドレイン配線５１に対して、垂直転送部１４ごとに形成されたドレイン部４３の各々が各一端にてコンタクト部５２を介して電気的に接続されている。これにより、ドレイン部４３の各々には、ドレイン配線５１を通して電荷排出パルスφＮＳＵＢが選択的に印加される。
【００４７】
図６に、電荷排出パルスφＮＳＵＢの波形の一例を示す。本例では、電荷排出パルスφＮＳＵＢの高レベルＶＨは、垂直転送部１４内の電荷の一部を基板方向に掃き捨て可能な電圧、例えば０Ｖ〜２５Ｖ程度に設定されている。また、電荷排出パルスφＮＳＵＢの低レベルＶＬは、垂直転送部１４がオーバーフローしない程度の電圧、例えば−１０Ｖ〜５Ｖ程度に設定されている。因みに、本例では、垂直転送パルスφＶ１〜φＶ４の低レベルを−８．５Ｖ、高レベル（中間レベル）を０Ｖ、読出しパルスφＲＯＰの電圧値を１５Ｖとしている。
【００４８】
電荷排出パルスφＮＳＵＢのパルス幅、即ち電荷排出電圧φＮＳＵＢの印加時間は、１ビット〜４００ビット程度に設定される。ここで言うビット（ｂｉｔ）とは、水平転送部１６の駆動周波数（水平駆動周波数）に対して割り当てられる時間の単位のことである。具体的には、水平転送部１６の駆動周波数をｆＨとすると、１ビットは１／ｆＨとなる。因みに、読出しパルスφＲＯＰのパルス幅は、１００ビット〜２００ビット程度に設定されている。
【００４９】
図７は、読出しパルスφＲＯＰに対する電荷排出パルスφＮＳＵＢのタイミング関係の一例を示すタイミング波形図である。
【００５０】
本例の場合には、電荷排出パルスφＮＳＵＢは、読出しパルスφＲＯＰが低レベルから高レベルに遷移する前にアクティブ（高レベル）状態になり、読出しパルスφＲＯＰが再び低レベルに遷移した後に非アクティブ（低レベル）状態になる。すなわち、電荷排出パルスφＮＳＵＢは、受光センサ部１２から垂直転送部１４に電荷が読み出される前にアクティブ状態になり、その読出しが完了した後に非アクティブ状態になる。
【００５１】
上述したように、垂直転送部１４にドレイン部４３を形成し、好ましくはドレイン部４３の下方に分離層４４を形成し、ドレイン部４３をオーバーフロードレインとする縦型オーバーフロードレイン構造としたことで、次のような作用効果を得ることができる。すなわち、ドレイン部４３に対して選択的に電荷排出パルスφＮＳＵＢを印加することで、垂直転送部１４内の電荷をドレイン部４３に掃き出し、当該ドレイン部４３を通して排出することができる。
【００５２】
この電荷掃き捨て動作では、半導体基板１８に印加する電圧とは異なる電圧の電荷排出パルスφＮＳＵＢが用いられるので、受光センサ部１２側の縦型オーバーフロードレイン構造に対して何ら影響が及ぶことはない。したがって、受光センサ部１２内の蓄積電荷を確保しつつ、受光センサ部１２から垂直転送部１４に読み出された電荷の一部だけを掃き捨てることができる。
【００５３】
その結果、従来技術の説明で述べた半導体基板１８に対して３値目の電圧を印加することによって行う電荷排出構造の場合には現実的でなかった動画での電荷の掃き捨て動作の使用が可能になる。すなわち、垂直転送部１４に縦型オーバーフロードレイン構造を形成し、半導体基板１８に印加する電圧とは異なる電圧の電荷排出パルスφＮＳＵＢを用いることで、垂直転送部１４内の電荷の一部を掃き捨てるための動作を、動画のときにも行うことができる。
【００５４】
このように、垂直転送部１４内の電荷の掃き捨て動作を動画時にも行えることで、垂直転送部１４内の電荷が他の画素へ漏れ込むことがなくなるために、垂直転送部１４内の電荷の漏れ込みに起因するノイズを低減できる。したがって、静止画撮像時と同様に、動画撮像時の撮像画像の画質を向上できる。
【００５５】
また、垂直転送部１４内の電荷の一部の選択的な掃き捨てが可能であることで、垂直転送部１４に電荷排出構造を形成しない場合に比べて垂直転送部１４の取扱電荷量Ｑｖを少なく設定できる。これにより、周知のフィールド読出しにおけるフィールド数を低減できるために、フレームレートを向上できる。
【００５６】
すなわち、フィールド読出しにおけるフィールド数と１つの画素（受光センサ部１２）に対する垂直転送部１４のパケット数との間に対応関係にある。具体的には、例えば４フィールド読出しの場合を例に挙げると、４画素分のパケットを使って１つの画素の信号電荷を読み出して１フィールド分の情報とする読出し駆動が行われる。５フィールド読出しの場合には、５画素分のパケットを使うことになる。
【００５７】
このような多フィールド読出しを行うことで、垂直転送部１４の取扱電荷量Ｑｖを受光センサ部１２の取扱電荷量Ｑｓの例えば１．５倍〜２倍程度に設定するようにしている。このとき、垂直転送部１４の取扱電荷量Ｑｖを少なく設定できるということは、１つの画素の信号電荷を読み出す際に使用するパケット数を削減できるということである。
【００５８】
したがって、垂直転送部１４の取扱電荷量Ｑｖを少なく設定できることで、フィールド読出しにおけるフィールド数を低減できるために、フレームレートを向上できることになる。また、フレームレートを向上できることで、垂直転送部１４や水平転送部１６における電荷転送の時間を短縮できるために、その短縮できる分だけ垂直転送部１４や水平転送部１６における暗電流を改善できることにもなる。
【００５９】
また、垂直転送部１４の取扱電荷量Ｑｖを少なく設定できることで、垂直転送部１４の転送チャネルの幅を狭くできるために、単位セル１５のサイズを一定とした場合、チャネル幅を狭くできる分だけ受光センサ部１２のサイズを拡大できる。これにより、受光センサ部１２への入射光量を増やすことができるために感度を向上できるとともに、スミアを改善できる。
【００６０】
図８は、実施例１に係る電荷排出構造の基板深さ方向におけるポテンシャル分布を示すポテンシャル図である。図８において、実線（Ａ）が実施例１に係る電荷排出構造の場合のポテンシャル分布を、点線（Ｂ）が垂直転送部１４に電荷排出構造を形成しない従来構造の場合のポテンシャル分布をそれぞれ示している。
【００６１】
実施例１に係る電荷排出構造では、ドレイン部４３の下方に当該ドレイン部４３の導電型と逆導電型（本例では、Ｐ型）の分離層４４を設けた構成を採っている。そして、分離層４４を設けることで、図８のポテンシャル図から明らかなように、ドレイン部４３の下のポテンシャルを０Ｖ以下（負のポテンシャル）にしている。
【００６２】
このように、ドレイン部４３の下のポテンシャルを０Ｖ以下に設定することで、電子シャッタ動作時に例えば２５Ｖ程度の高いシャッタパルスφＳＵＢが基板１８に印加されても、垂直転送部１４のポテンシャルが影響を受けることはない。したがって、電子シャッタ動作時に垂直転送部１４内の電荷が掃き捨てられるのを確実に防止できる。しかも、垂直転送部１４の裏を空乏化可能となるために、転送電極３９に印加される電圧に対するゲインを上げることができる、即ち転送電極３９に印加される電圧に対するポテンシャルの追従性を高くできる。
【００６３】
また、実施例１に係る電荷排出構造では、図７のタイミング波形図に示すように、読出しパルスφＲＯＰの高レベル（アクティブ）への遷移前から低レベル（非アクティブ）への遷移後までの期間に亘って電荷排出パルスφＮＳＵＢがアクティブ状態になるにようにしている。これにより、読出しパルスφＲＯＰに対する電荷排出パルスφＮＳＵＢの遷移による影響を少なくできる。
【００６４】
ただし、電荷排出パルスφＮＳＵＢがアクティブ状態になる期間、即ちドレイン部４４に対して選択的に電圧を印加する期間は、読出しパルスφＲＯＰの高レベルへの遷移前から低レベルへの遷移後までの期間に限られるものではない。具体的には、読出しパルスφＲＯＰの高レベルへの遷移前から低レベルへの遷移後までの期間において、読出しパルスφＲＯＰの高レベル期間（信号電荷の読出し期間）の少なくとも一部を含む一部の期間であれば良い。
【００６５】
より具体的には、図９のタイミング波形図において、読出しパルスφＲＯＰの高レベル期間と同じ期間で電荷排出パルスφＮＳＵＢがアクティブ（高レベル）状態になる場合（Ａ）が考えられる。この場合は、フレームレートを同等にできるメリットがある。また、読出しパルスφＲＯＰの高レベルへの遷移前から低レベルへの遷移タイミングまでの期間で電荷排出パルスφＮＳＵＢがアクティブ状態になる場合（Ｂ）が考えられる。この場合は、読出しパルスφＲＯＰに対する電荷排出パルスφＮＳＵＢの遷移による影響を少なくできるメリットがある。
【００６６】
また、読出しパルスφＲＯＰの高レベル期間の途中から低レベルへの遷移タイミングまでの期間で電荷排出パルスφＮＳＵＢがアクティブ状態になる場合（Ｃ）が考えられる。この場合は、フレームレートを同等にできるメリットがある。さらに、読出しパルスφＲＯＰの高レベル期間の途中から低レベルへの遷移後までの期間で電荷排出パルスφＮＳＵＢがアクティブ状態になる場合（Ｄ）なども考えられる。
【００６７】
（２−２．実施例２）
図１０は、実施例２に係る電荷排出構造を示す断面図であり、図中、図４と同等部分には同一符号を付して示している。図１０の断面図は、図１のＡ−Ａ´線に沿った受光センサ部１２周辺の基板深さ方向の断面構造を示している。
【００６８】
本実施例に係る電荷排出構造は、基本的な構造については、実施例１に係る電荷排出構造と同様である。すなわち、本実施例に係る電荷排出構造も、垂直転送部１４にドレイン部４３を形成し、好ましくはドレイン部４３の下方に分離層４４を形成し、ドレイン部４３をオーバーフロードレインとする縦型オーバーフロードレイン構造となっている。
【００６９】
加えて、本実施例に係る電荷排出構造は、ドレイン部４３と自画素の受光センサ部１２との間に分離層４６を有するとともに、ドレイン部４３と隣接画素の受光センサ部１２との間に分離層４７を有する構成となっている。分離層４６，４７は、ドレイン部４４と逆導電型（本例では、Ｐ++）の不純物によってドレイン部４３の長手方向に沿って形成されている。
【００７０】
ドレイン部４３に対して電荷排出パルスφＮＳＵＢを印加する配線構造については、図５に示す実施例１の場合と同様に、撮像部１１の上側に配線されたドレイン配線５１を通して半導体基板１８の外部から与える配線構造を採ることができる。
【００７１】
このように、ドレイン部４３と自画素の受光センサ部１２との間および隣接画素の受光センサ部１２との間に分離層４６，４７をそれぞれ設けることで、自画素および隣接画素の受光センサ部１２内の信号電荷がドレイン部４３に掃き捨てられるのを防止できる。すなわち、ドレイン部４３に電荷排出パルスφＮＳＵＢを印加した際に、自画素および隣接画素の受光センサ部１２内の信号電荷に対して何ら影響を及ぼすことなく、垂直転送部１４内の電荷の一部だけをドレイン部４３に掃き捨てることができる。
【００７２】
＜３．変形例＞
上記実施形態では、ドレイン部４３に対して電荷排出パルスφＮＳＵＢを、撮像部１１の上側（水平転送部１６と反対側）に配線されたドレイン配線５１を通して与える構成としたが、この配線構造に限られるものではない。例えば、図１１に示すように、撮像部１１の下側（水平転送部１６側）にもドレイン配線５３を設けて、ドレイン部４３に対してその両端側から電荷排出パルスφＮＳＵＢを与えるようにしても良い。
【００７３】
このように、ドレイン部４３に対してその両端側から電荷排出パルスφＮＳＵＢを与える構成を採ることで、一端側から与える場合に比べて画素列の画素配列方向における各画素に対する電荷排出パルスφＮＳＵＢの伝搬遅延を小さくできる利点がある。またこのとき、撮像部１１の周辺部においてドレイン配線５３をドレイン配線５３に対してドレイン配線５４によって電気的に接続することで、半導体基板１９の外部から電荷排出パルスφＮＳＵＢを入力するための端子５５が１つで済むメリットがある。
【００７４】
また、上記実施形態では、第１導電型をＮ型、第２導電型をＰ型とするＣＣＤイメージセンサを例に挙げて説明したが、第１導電型をＰ型、第２導電型をＮ型とするＣＣＤイメージセンサに対しても同様のことが言える。
【００７５】
また、上記実施形態では、本発明が適用される固体撮像装置として、ＣＣＤイメージセンサを例に挙げたが、本発明はＣＣＤイメージセンサへの適用に限られるものではない。すなわち、可視光の光量に応じた電荷を物理量として検知して電気信号として出力する単位画素が行列状に配置されてなる電荷転送型の固体撮像装置全般に適用可能である。
【００７６】
なお、固体撮像装置はワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
【００７７】
＜４．電子機器＞
【００７８】
本発明は、固体撮像装置への適用に限られるものではなく、撮像装置などの電子機器にも適用可能である。ここで、電子機器とは、デジタルスチルカメラやビデオカメラ等の撮像装置（カメラシステム）や、撮像機能を有する携帯電話機やＰＤＡ（Personal Digital Assistant）などのモバイル機器などのことを言う。なお、電子機器に搭載される上記モジュール状の形態、即ちカメラモジュールを撮像装置とする場合もある。
【００７９】
［撮像装置］
図１２は、本発明による電子機器の一例である撮像装置の構成例を示すブロック図である。図１２に示すように、本発明に係る撮像装置１００は、レンズ群１０１等を含む光学系、撮像素子１０２、カメラ信号処理部であるＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６、操作系１０７および電源系１０８等を有している。そして、ＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６、操作系１０７および電源系１０８がバスライン１０９を介して相互に接続された構成となっている。
【００８０】
レンズ群１０１は、被写体からの入射光（像光）を取り込んで撮像素子１０２の撮像面上に結像する。撮像素子１０２は、レンズ群１０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この撮像素子１０２として、先述した実施形態に係る、垂直転送部に縦型オーバーフロードレイン構造を有するＣＭＯＳイメージセンサが用いられる。
【００８１】
表示装置１０５は、液晶表示装置や有機ＥＬ(electro luminescence)表示装置等のパネル型表示装置からなり、撮像素子１０２で撮像された動画または静止画を表示する。記録装置１０６は、撮像素子１０２で撮像された動画または静止画を、ビデオテープやＤＶＤ(Digital Versatile Disk)等の記録媒体に記録する。
【００８２】
操作系１０７は、ユーザによる操作の下に、本撮像装置が持つ様々な機能について操作指令を発する。電源系１０８は、ＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６および操作系１０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
【００８３】
このような撮像装置１００は、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けのカメラモジュールに適用される。この撮像装置１００において、撮像素子１０２として先述したＣＭＯＳイメージセンサを用いることで、当該ＣＭＯＳイメージセンサは垂直転送部内の電荷の一部の掃き捨て動作を動画時にも行えるため、特に動画撮像時の画質の向上に寄与できることになる。
【符号の説明】
【００８４】
１０…ＣＭＯＳイメージセンサ、１２…受光センサ部（画素）、１３…読出しゲート部、１４…垂直転送部、１５…単位セル、１６…水平転送部、１７…電荷電圧変換部、１８…半導体基板、２１…タイミング制御部、２２…ＣＣＤ駆動回路、２３…シャッタ駆動回路、３０…半導体基板、３２…電荷蓄積領域、３３…正孔蓄積領域、３５…電荷転送領域、３６…チャネルストップ領域、３９…転送電極、４３…ドレイン部、４４，４６，４７…分離層
【図１】
2010206565.tif 000003
【図２】
2010206565.tif 000004
【図３】
2010206565.tif 000005
【図４】
2010206565.tif 000006
【図５】
2010206565.tif 000007
【図６】
2010206565.tif 000008
【図７】
2010206565.tif 000009
【図８】
2010206565.tif 000010
【図９】
2010206565.tif 000011
【図１０】
2010206565.tif 000012
【図１１】
2010206565.tif 000013
【図１２】
2010206565.tif 000014