(57)【要約】【課題】少なくとも二つの積層された発光チップを含む半導体装置およびその製造方法を提供する。【解決手段】半導体装置は第１半導体層１１２、第２半導体層１１６、および第１半導体層１１２と第２半導体層１１６との間に位置する第１活性層１１４を含む第１発光チップ１１０、第１発光チップ１１０上に位置し、第３半導体層１６２、第４半導体層１６６、および第３半導体層１６２と第４半導体層１６６との間に位置する第２活性層１１６を含む第２発光チップ１６０、および第１半導体層１１２と第４半導体層１６６との間に位置する導電層１４４を含み、第１半導体層１１２と第４半導体層１６６は互いに異なる導電型有する。【選択図】図１Ａ
2010041057.tif 000002
【特許請求の範囲】
【請求項１】
第１半導体層、第２半導体層、および前記第１半導体層と前記第２半導体層との間に位置する第１活性層を含む第１発光チップと、
前記第１発光チップ上に位置し、第３半導体層、第４半導体層、および前記第３半導体層と前記第４半導体層との間に位置する第２活性層を含む第２発光チップと、
前記第１半導体層と前記第４半導体層との間に位置する導電層とを含み、
前記第１半導体層と前記第４半導体層は、互いに異なる導電型を有する半導体装置。
【請求項２】
前記導電層上に位置する第１電極、前記第３半導体層上に位置する第２電極、および第２半導体層上に位置する第３電極をさらに含む請求項１に記載の半導体装置。
【請求項３】
前記第２電極と前記第３電極は、電気的に接続される請求項２に記載の半導体装置。
【請求項４】
前記第２半導体層は、基板上に位置する請求項１に記載の半導体装置。
【請求項５】
前記導電層は、透明導電層である請求項１に記載の半導体装置。
【請求項６】
前記導電層は、反射導電層である請求項１に記載の半導体装置。
【請求項７】
前記第４半導体層と前記導電層との間に位置するビアをさらに含む請求項１に記載の半導体装置。
【請求項８】
前記第２発光チップは、バーチカルタイプ発光チップである請求項１に記載の半導体装置。
【請求項９】
前記第３半導体層上に位置する第５半導体層を含む第３発光チップをさらに含み、前記第５半導体層と前記第３半導体層は互いに異なる導電型を有する請求項１に記載の半導体装置。
【請求項１０】
前記第３半導体層上に位置する第５半導体層を含む第３発光チップをさらに含み、前記第５半導体層と前記第３半導体層は同一の導電型を有する請求項１に記載の半導体装置。
【請求項１１】
前記第１発光チップおよび第２発光チップは、ＡＣ波形の交互する半波長各々に対して交互に電流が印加されて光を発光する請求項１に記載の半導体装置。
【請求項１２】
前記第２発光チップと重複する前記第１発光チップのコンツア（ｃｏｎｔｏｕｒ）は、前記第２発光チップのコンツアと実質的に同一である請求項１に記載の半導体装置。
【請求項１３】
第１基板の第１面上に位置する第１パッドおよび第２パッドと、
前記第１基板の第１面上に位置し、第１半導体層、前記第２パッドと電気的に接続される第２半導体層、および前記第１半導体層と前記第２半導体層との間に位置する第１活性層を含む第１発光チップと、
前記第１発光チップ上に位置し、第３半導体層、第４半導体層、および前記第３半導体層と前記第４半導体層との間に位置する第２活性層を含む第２発光チップと、
前記第１半導体層と前記第４半導体層との間に位置する導電層と、
前記第１パッドと前記導電層上に位置する第１電極を接続する第１ワイヤーと、
前記第２パッドと前記第３半導体層上に位置する第２電極を接続する第２ワイヤーとを含み、
前記第１半導体層と前記第４半導体層は、互いに異なる導電型を有する半導体装置。
【請求項１４】
第１基板上に第１半導体層、第２半導体層、および前記第１半導体層と前記第２半導体層との間に位置する第１活性層を形成する段階と、
前記第２半導体層上に第２基板を配置する段階と、
前記第１基板を除去する段階と、
第３基板上に第３半導体層、第４半導体層、および前記第３半導体層と前記第４半導体層との間に位置する第２活性層を形成する段階と、
前記第４半導体層上に前記第１半導体層を配置する段階と、
前記第３基板を除去する段階とを含む半導体装置の製造方法。
【請求項１５】
第１半導体層、第２半導体層、および前記第１半導体層と前記第２半導体層との間に位置する第１活性層を含む第１発光チップを準備する段階と、
第３半導体層、第４半導体層、および前記第３半導体層と前記第４半導体層との間に位置する第２活性層を含む第２発光チップを準備する段階と、
前記第１半導体層と前記第４半導体層を電気的に接続するように前記第４半導体層上に前記第１半導体層を配置する段階とを含み、
前記第１半導体層と前記第４半導体層は、互いに異なる導電型を有する半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびこれの製造方法に関するものであって、より具体的には少なくとも２つの積層された発光ダイオードチップを含む半導体発光装置およびその製造方法に関するものである。
【背景技術】
【０００２】
ＬＥＤ（ｌｉｇｈｔ  ｅｍｉｔｔｉｎｇ  ｄｉｏｄｅ）は、電子とホールの直接的な放射性再結合（ｄｉｒｅｃｔ  ｒａｄｉａｔｉｖｅ  ｒｅｃｏｍｂｉｎａｔｉｏｎ）の結果として光を発光するｐ−ｎジャンクションダイオードである。ＬＥＤが順方向バイアスされると、電子はホールと再結合することができ、エネルギーは光の形態に放出される。発光される光の色はｐ−ｎジャンクションを形成する物質のバンドギャップエネルギーに基づく。
【０００３】
ＬＥＤは、ＤＣ（ｄｉｒｅｃｔ  ｃｕｒｒｅｎｔ）電源またはＡＣ（ａｌｔｅｒｎａｔｉｎｇ  ｃｕｒｒｅｎｔ）電源が印加されるとき動作することができる。ＡＣ  ＬＥＤの単位面積の当たり発光効率はＤＣ  ＬＥＤの半分である。なぜならＡＣ電源動作下で、２つのダイオードが平行するように接続するとき、２つのダイオードのうち１つが交互にターンオン（ｔｕｒｎ  ｏｎ）する。したがって、ＡＣ用ＬＥＤで発光効率を増加させる１つの方法は１つのＬＥＤチップを他の１つ上に積層することである。２つの積層されたＬＥＤチップのうち１つはターンオンするものであるため、ＬＥＤは常にターンオンされたように見えるであろう。通常、ＬＥＤチップは絶縁層によって分離されて１つの上部面上にまた他の１つが積層される。積層されたＬＥＤチップにＡＣ電源ソースを接続するためには絶縁体を囲む外部配線が必要であろう。
【０００４】
したがって、単位面積当たり高い発光効率を提供するＡＣ用発光装置に対する必要性がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】韓国登録特許１０−０７９５１７８号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の実施形態は、１つの上にまた他の１つが積層された少なくとも２つのＬＥＤチップを含む発光装置を提供する。発光装置は、ＡＣ電源が印加されると、動作することができる。２つのＬＥＤチップはこれらの間に位置する導電性物質を通じて電気的に接続する。そうすることによって発光装置で２つのＬＥＤチップを接続する電極およびワイヤーの数を最小化することができる。
【課題を解決するための手段】
【０００７】
上述の目的を達成するために、本発明の技術手段は次の通りである。
本発明請求項１に対応する解決手段１によると、半導体装置は、第１半導体層、第２半導体層、および第１半導体層と第２半導体層との間に位置する第１活性層を含む第１発光チップと、第１発光チップ上に位置し、第３半導体層、第４半導体層、および第３半導体層と第４半導体層との間に位置する第２活性層を含む第２発光チップ、および第１半導体層と第４半導体層との間に位置する導電層を含み、第１半導体層と第４半導体層は、互いに異なる導電型を有する。
【０００８】
請求項２に対応する解決手段２によると、半導体装置は、導電層上に位置する第１電極、第３半導体層上に位置する第２電極、および第２半導体層上に位置する第３電極をさらに含むことができる。
【０００９】
請求項３に対応する解決手段３によると、解決手段２の第２電極と第３電極は、電気的に接続することができる。
【００１０】
請求項４に対応する解決手段４によると、解決手段１の第２半導体層は、基板上に位置することができる。
【００１１】
また、解決手段５によると、解決手段４の基板は、半導体物質または導電性物質のうち少なくとも１つを含むことができる。
請求項５に対応する解決手段６によると、解決手段１の導電層は、透明導電層であり得る。
【００１２】
請求項６に対応する解決手段７によると、解決手段１の導電層は、反射導電層であり得る。
【００１３】
解決手段８によると、解決手段２の第３電極は、反射電極であり得る。
【００１４】
解決手段９によると、解決手段８の第３電極は、反射側壁を含むことができる。
【００１５】
解決手段１０によると、解決手段７の第３電極は、平らであり得る。
【００１６】
請求項７に対応する解決手段１１によると、解決手段１の半導体装置は、第４半導体層と導電層との間に位置するビアをさらに含むことができる。
【００１７】
請求項８に対応する解決手段１２によると、解決手段１の第２発光チップは、バーチカルタイプ発光チップであり得る。
【００１８】
請求項９に対応する解決手段１３によると、解決手段１の半導体装置は、第３半導体層上に位置する第５半導体層を含む第３発光チップをさらに含むことができ、第５半導体層と第３半導体層は互いに異なる導電型を有することができる。
【００１９】
請求項１０に対応する解決手段１４によると、解決手段１の半導体装置は、第３半導体層上に位置する第５半導体層を含む第３発光チップをさらに含むことができ、第５半導体層と第３半導体層は同一の導電型を有することができる。
【００２０】
請求項１１に対応する解決手段１５によると、解決手段１の第１発光チップおよび第２発光チップは、ＡＣ波形の交互する半波長各々に対して交互に電流が印加されて光を発光するように構成され得る。
【００２１】
請求項１２に対応する解決手段１６によると、解決手段１の第２発光チップと重複する第１発光チップのコンツア（ｃｏｎｔｏｕｒ）は、第２発光チップのコンツアと実質的に同一であり得る。
【００２２】
請求項１３に対応する解決手段１７によると、半導体装置は、第１基板の第１面上に位置する第１パッドおよび第２パッド、第１基板の第１面上に位置し、第１半導体層、第２パッドと電気的に接続される第２半導体層、および第１半導体層と第２半導体層との間に位置する第１活性層を含む第１発光チップ、第１発光チップ上に位置し、第３半導体層、第４半導体層、および第３半導体層と第４半導体層との間に位置する第２活性層を含む第２発光チップ、第１半導体層と第４半導体層との間に位置する導電層、第１パッドと導電層上に位置する第１電極を接続する第１ワイヤー、および第２パッドと第３半導体層上に位置する第２電極を接続する第２ワイヤーを含み、第１半導体層と第４半導体層は互いに異なる導電型を有する。
【００２３】
解決手段１８によると、解決手段１７の半導体装置は、第２半導体層上に位置する第３電極をさらに含むことができる。
【００２４】
解決手段１９によると、解決手段１７の第２半導体層は、半導体物質を含む第２基板上に位置することができる。
【００２５】
解決手段２０によると、解決手段１７の導電層は、透明導電層であり得る。
【００２６】
解決手段２１によると、解決手段１７の導電層は、反射導電層であり得る。
【００２７】
解決手段２２によると、解決手段１７の第２発光チップは、バーチカルタイプ発光チップであり得る。
【００２８】
解決手段２３によると、解決手段１７の第１発光チップおよび第２発光チップは、ＡＣ波形の交互する半波長各々に対して交互に電流が印加されて光を発光するように構成され得る。
【００２９】
解決手段２４によると、解決手段１７の半導体装置は、第１発光チップおよび第２発光チップを密封する密封材をさらに含むことができる。
【００３０】
解決手段２５によると、解決手段２４の半導体装置は、密封材内に位置する光変換物質をさらに含むことができる。
【００３１】
解決手段２６によると、解決手段１７の半導体装置は、第１基板の第２面上に位置する第３パッドおよび第４パッドをさらに含むことができ、第３パッドは、第２パッドと電気的に接続され、第４パッドは、第１パッドと電気的に接続される。
【００３２】
解決手段２７によると、解決手段２６の半導体装置は、第３パッドと第２パッドとの間に位置する第１ビアおよび第１パッドと第４パッドとの間に位置する第２ビアをさらに含むことができる。
【００３３】
請求項１４に対応する解決手段２８によると、半導体装置の製造方法は、第１基板上に第１半導体層、第２半導体層、および第１半導体層と第２半導体層との間に位置する第１活性層を形成する段階、第２半導体層上に第２基板を配置する段階、第１基板を除去する段階、第３基板上に第３半導体層、第４半導体層、および第３半導体層と第４半導体層との間に位置する第２活性層を形成する段階、第４半導体層上に第１半導体層を配置する段階、および第３基板を除去する段階を含む。
【００３４】
解決手段２９によると、解決手段２８の半導体装置の製造方法は、第１半導体層上に導電層を形成する段階をさらに含むことができる。
【００３５】
解決手段３０によると、解決手段２９の半導体装置の製造方法は、導電層と第４半導体層との間にボンディングを形成する段階をさらに含むことができる。
【００３６】
解決手段３１によると、解決手段２９の半導体装置の製造方法は、導電層上に第１電極を形成する段階、第３半導体層上に第２電極を形成する段階、および第２半導体層上に第３電極を形成する段階をさらに含むことができる。
【００３７】
解決手段３２によると、解決手段３１の第３電極は、反射電極であり得る。
【００３８】
解決手段３３によると、解決手段２９の導電層は、透明導電層であり得る。
【００３９】
請求項１５に対応する解決手段３４によると、半導体装置の製造方法は、第１半導体層、第２半導体層、および第１半導体層と第２半導体層との間に位置する第１活性層を含む第１発光チップを準備する段階、第３半導体層、第４半導体層、および第３半導体層と第４半導体層との間に位置する第２活性層を含む第２発光チップを準備する段階、および第１半導体層と第４半導体層を電気的に接続されるように第４半導体層上に第１半導体層を配置する段階を含み、第１半導体層と第４半導体層は互いに異なる導電型を有する。
【００４０】
解決手段３５によると、解決手段３４の半導体装置の製造方法は、第１半導体層上に導電層を形成する段階をさらに含むことができる。
【００４１】
解決手段３６によると、解決手段３５の半導体装置の製造方法は、導電層上に第１電極を形成する段階、第３半導体層上に第２電極を形成する段階、および第２半導体層上に第３電極を形成する段階をさらに含むことができる。
【００４２】
解決手段３７によると、解決手段３６の第３電極は、反射電極であり得る。
【００４３】
解決手段３８によると、解決手段３５の導電層は、透明導電層であり得る。
【００４４】
解決手段３９によると、解決手段３６の半導体装置の製造方法は、第１パッドおよび第２パッドを含む第１基板を準備する段階、および第２電極と第２パッドを接続して第１電極と第１パッドを接続する段階をさらに含むことができる。
【００４５】
解決手段４０によると、解決手段３９の半導体装置の製造方法は、密封材内に第１発光チップおよび第２発光チップを密封する段階をさらに含むことができる。
【００４６】
解決手段４１によると、解決手段４０の半導体装置の製造方法は、密封材内に光変換物質を配置する段階をさらに含むことができる。
【図面の簡単な説明】
【００４７】
【図１Ａ】本発明の一実施形態によるバイアスされた（ｂｉａｓｅｄ）発光装置を示す図である。
【図１Ｂ】本発明の一実施形態によるバイアスされた発光装置を示す図である。
【図２Ａ】本発明の一実施形態によるバイアスされた発光装置の回路図である。
【図２Ｂ】本発明の一実施形態によるバイアスされた発光装置の回路図である。
【図３】本発明の一実施形態による発光装置を示す図である。
【図４】本発明の一実施形態による発光装置を示す図である。
【図５】本発明の一実施形態による発光装置を示す図である。
【図６】本発明の一実施形態による発光装置の回路図である。
【図７Ａ】本発明の一実施形態による発光装置の回路図である。
【図７Ｂ】本発明の一実施形態による発光装置の回路図である。
【図７Ｃ】本発明の一実施形態による発光装置の回路図である。
【図８】本発明の一実施形態による半導体パッケージを示す図である。
【図９】本発明の一実施形態による半導体パッケージを示す図である。
【図１０】本発明の一実施形態による発光パッケージを示す図である。
【図１１】本発明の一実施形態による発光パッケージを示す図である。
【図１２】本発明の一実施形態による発光パッケージを示す図である。
【図１３】本発明の一実施形態による発光装置のアレイ（ａｒｒａｙ）を示す図である。
【図１４】本発明の一実施形態によるパッケージ内の発光装置を示す図である。
【図１５】本発明の一実施形態によるパッケージ内の発光装置を示す図である。
【図１６】本発明の一実施形態による発光装置を含むシステムを示す図である。
【図１７】本発明の一実施形態による発光装置を含むシステムを示す図である。
【図１８】本発明の一実施形態による発光装置を含むシステムを示す図である。
【図１９】本発明の一実施形態による発光装置を含むシステムを示す図である。
【図２０】本発明の一実施形態による発光装置を含むシステムを示す図である。
【図２１Ａ】本発明の一実施形態による発光装置の製造方法を示す図である。
【図２１Ｂ】本発明の一実施形態による発光装置の製造方法を示す図である。
【図２２Ａ】本発明の一実施形態による発光装置の製造方法を示す図である。
【図２２Ｂ】本発明の一実施形態による発光装置の製造方法を示す図である。
【図２３Ａ】本発明の一実施形態による発光装置の製造方法を示す図である。
【図２３Ｂ】本発明の一実施形態による発光装置の製造方法を示す図である。
【図２４】本発明の一実施形態による発光装置の製造方法を示す図である。
【図２５Ａ】本発明の一実施形態による発光装置の製造方法を示す図である。
【図２５Ｂ】本発明の一実施形態による発光装置の製造方法を示す図である。
【図２６】本発明の一実施形態による発光装置の製造方法を示す図である。
【図２７】本発明の一実施形態による発光装置の製造方法を示す図である。
【発明を実施するための形態】
【００４８】
本発明は、２００８年８月５日付で韓国に出願された特許出願番号２００８−００７６５４９に対する優先権を主張し、特許で開示された全体内容は参照として本明細書に統合される。
【００４９】
本発明の１つまたはそれ以上の実施形態が添付される図面と共に詳細に後述されるだろう。しかし、本発明の実施形態が以下で開示される実施形態に限定されるものではなく、他の形態で実現することができる。
【００５０】
素子（ｅｌｅｍｅｎｔｓ）または層が異なる素子または層「上（ｏｎ）」、「接続された（ｃｏｎｎｅｃｔｅｄ  ｔｏ）」または「カップリングされた（ｃｏｕｐｌｅｄ  ｔｏ）」と記載しているものは、他の素子真上に、他の素子と直接連結またはカップリングされた場合、または中間に他の層または他の素子を介在した場合をすべて含む。反面、素子が「直接の上（ｄｉｒｅｃｔｌｙ  ｏｎ）」、「直接接続された（ｄｉｒｅｃｔｌｙ  ｃｏｎｎｅｃｔｅｄ  ｔｏ）」または「直接カップリングされた（ｄｉｒｅｃｔｌｙ  ｃｏｕｐｌｅｄ  ｔｏ）」と記載するものは、中間に他の素子または層を介在しないものを示す。明細書全体にかけて同一参照符号は同一構成要素を指すものとする。「および／または」は言及されたアイテムの各々および１つ以上のすべての組合せを含む。
【００５１】
第１、第２等が多様な素子、構成要素、領域、配線、層および／またはセクションを叙述するために使用されるが、これら素子、構成要素、領域、配線、層および／またはセクションはこれら用語によって制限されないのはもちろんである。これら用語は、単に１つの素子、構成要素、領域、配線、層またはセクションを他の素子、構成要素、領域、配線、層またはセクションと区別するために使用するものである。したがって、以下で言及される第１素子、第１構成要素、第１領域、第１配線、第１階または第１セクションは、本発明の技術的思想内で第２素子、第２構成要素、第２領域、第２配線、第２階または第２セクションであり得ることはもちろんである。
【００５２】
空間的に相対的な用語である「下（ｂｅｌｏｗ）」、「下（ｂｅｎｅａｔｈ）」、「下部（ｌｏｗｅｒ）」、「上（ａｂｏｖｅ）」、「上部（ｕｐｐｅｒ）」などは、図面に示されているように、一つの素子または構成要素と異なる素子または構成要素との相関関係を容易に記述するために使用されてもよい。空間的に相対的な用語は、図面に示されている方向に加えて、使用時または動作時における素子の互いに異なる方向を含む用語として理解されなければならない。例えば、図面に図示されている素子を覆す場合に、他の素子の「下（ｂｅｌｏｗ）」または「下（ｂｅｎｅａｔｈ）」と記述されている素子は、他の素子の「上（ａｂｏｖｅ）」に置かれ得る。したがって、例示的な用語である「下」は、下と上の方向をすべて含むことができる。素子が他の方向に配向された場合（９０°回転されるか、または異なる方向に向かって配向）も、これにより空間的に相対的な用語は配向に応じて解釈することができる。また、「垂直（ｖｅｒｔｉｃａｌ）」は水平方向に対して実質的に直角の方向を意味する
【００５３】
本明細書で記述する実施形態は、本発明の理想的な実施形態（及び中間構造）の概略図である断面図を参考にして説明されるものである。したがって、製造技術および／または許容誤差などによって例示図の形態が変形され得る。したがって、本発明の実施形態は図示された特定形態に制限されるものではなく、製造工程によって生成される形態の変化も含むものである。例えば、角部分が直角に図示されたイオン注入領域は、ラウンド（円周の一部）か所定曲率を有する形態および／またはイオン注入領域からイオン注入されない領域に二元に変化するよりはエッジ部でイオン濃度の勾配を有することができる。類似に、イオン注入により形成された埋められた領域は、イオン注入を行った表面と埋められた領域との間の領域に一部イオンを有することができる。したがって、図面に例示された領域は概略的な属性を有し、図面に例示された領域の形状は素子の領域の特定形態を例示するためのものであり、発明の範疇を制限するためものではない。
【００５４】
図１Ａおよび図１Ｂは、本発明の一実施形態によるバイアスされた（ｂｉａｓｅｄ）発光装置を示す図である。図２Ａおよび図２Ｂは、本発明の一実施形態によるバイアスされた発光装置の回路図である。
【００５５】
図１Ａおよび図１Ｂを参照すると、発光装置２０は第１発光チップ（ｌｉｇｈｔ  ｅｍｉｔｔｉｎｇ  ｃｈｉｐ）１１０、第２発光チップ１６０、第１オーミックコンタクト層、第２オーミックコンタクト層および第３オーミックコンタクト層１４２、１６８および１３０、第１電極、第２電極および第３電極１５０、１７０および１４０、および基板２００を含む。第１発光チップ１１０は、基板２００上に位置し、第１発光チップ１１０と基板２００との間に中間層２１０が位置する。第２発光チップ１６０が第１発光チップ１１０上に位置し、第２発光チップ１６０と第１発光チップ１１０との間にオーム層１４２、１６８が位置する。
【００５６】
第１発光チップ１１０は、第１半導体層１１２、第２半導体層１１６、および第１半導体層１１２と第２半導体層１１６との間に位置する第１活性層１１４を含む。第２発光チップ１６０は、第３半導体層１６２、第４半導体層１６６、および第３半導体層１６２と第４半導体層１６６との間に位置する第２活性層１６４を含む。本発明による一実施形態において、第１半導体層１１２はｎ型半導体層であり、第２半導体層１１６はｐ型半導体層であり、第３半導体層１６２はｎ型半導体層であり、第４半導体層１６６はｐ型半導体層である。第１半導体層１１２と第４半導体層１６６は互いに異なる導電型を有する。
【００５７】
第１電極１５０は、第１オーミックコンタクト層１４２上に位置する。第２電極１７０は第３半導体層１６２上に位置する。第３電極１４０は中間層２１０上に位置し、第３オーミックコンタクト層１３０が第３電極１４０と第２半導体層１１６との間に位置する。本発明による一実施形態において、互いに異なる導電型を有する第１半導体層１１２と第４半導体層１６６は第１オーミックコンタクト層および第２オーミックコンタクト層１４２、１６８を通じて電気的に接続される。第２電極１７０と第３電極１４０が電気的に接続され得る。
【００５８】
基板２００は、例えば、半導体物質または導電性物質から成る。中間層２１０が基板２００上に位置することができる。中間層２１０は、例えば、Ａｕ、Ａｇ、Ｐｔ、Ｎｉ、Ｃｕ、Ｓｎ、Ａｌ、ＰＢ、Ｃｒ、またはＴｉのうち少なくとも１つを含むことができる。第３電極１４０が中間層２１０上に位置することができる。第３オーミックコンタクト層１３０が第３電極１４０上に位置することができる。第２半導体層１１６が第３オーミックコンタクト層１３０および絶縁体１２０上に位置することができる。
【００５９】
本発明による一実施形態において、第１オーミックコンタクト層および第２オーミックコンタクト層１４２、１６８を含む導電層は透明なこともある。これとは異なり、第１オーミックコンタクト層および第２オーミックコンタクト層１４２、１６８は反射層であり得る。本発明による一実施形態において、第３電極１４０は、反射電極であり得る。第３電極１４０は、反射側壁１４１を含むことができる。反射側壁１４１は、発光装置２０の光放出を増加させるために傾斜を有する。傾斜した反射側壁１４１によって溝１１８が形成され得る。本発明による一実施形態において、光放出をさらに増加させるために第３電極１４０は高い反射率を有することができる。本発明の実施形態によっては反射側壁１４１を省略することができる。このような実施形態において、第３電極１４０は基板２００の主軸（ｍａｊｏｒ  ａｘｉｓ）に対して平らであり得る。
【００６０】
本発明による一実施形態において、第２発光チップ１６０はバーチカルタイプ（ｖｅｒｔｉｃａｌ  ｔｙｐｅ）構造であり得、第１発光チップ１１０はバーチカルタイプ、ラテラルタイプ（ｌａｔｅｒａｌ  ｔｙｐｅ）またはフリップタイプ（ｆｌｉｐ  ｔｙｐｅ）構造であり得る。本発明による一実施形態において、第２発光チップ１６０と第２発光チップ１６０の下部に位置し、第２発光チップ１６０と重複する第１発光チップ１１０は実質的に同一のコンツア（ｃｏｎｔｏｕｒ）を有する。
【００６１】
図１Ａ、図１Ｂ、図２Ａおよび図２Ｂを参照すると、光を発光するために第１発光チップおよび第２発光チップ１１０、１６０は、ＡＣ波形の交互する半波長各々に対して交互に電流が印加されるように構成される。
【００６２】
図１Ａおよび図２Ａを参照すると、基板２００と第２電極１７０は同一のポテンシャルを有する。例えば、陰の電圧（−）が第１電極１５０に印加されて陽の電圧（＋）が基板２００と第２電極１７０に印加される。こうすることによって第１発光チップ１１０は順方向バイアスされ、第２発光チップ１６０は逆方向バイアスされる。したがって、第１発光チップ１１０のみがターンオンされ、光Ｌ１を放出する。第３電極１４０は、第１発光チップ１１０の第１活性層１１４から生成された光を反射することができる。オーミックコンタクト層１４２、１６８が透明であるとき、第３電極１４０から反射される光および第１活性層１１４から直接放出される光は、第１オーミックコンタクト層および第２オーミックコンタクト層１４２、１６８を通じて発光装置２０の外部に放出される。
【００６３】
図１Ｂおよび図２Ｂを参照すると、基板２００と第２電極１７０は同一のポテンシャルを有する。例えば、陽の電圧（＋）が第１電極１５０に印加されて陰の電圧（−）が基板２００と第２電極１７０に印加される。こうすることによって、第２発光チップ１６０は順方向バイアスされ、第１発光チップ１１０は逆方向バイアスされる。したがって、第２発光チップ１６０のみがターンオンされ、光Ｌ２を放出する。第３電極１４０は、第２発光チップ１６０の第２活性層１６４から生成された光を反射することができる。第３電極１４０から反射される光および第２活性層１６４から直接放出される光は発光装置２０外部に放出され得る。オーミックコンタクト層１４２、１６８が透明であるとき、反射した光は第１オーミックコンタクト層および第２オーミックコンタクト層１４２、１６８を通じて透過することができる。
【００６４】
図３は、本発明の一実施形態による発光装置２１を示す図である。図３を参照すると、第２発光チップ１６０は導電層１４４上に位置する。第１電極１５０は導電層１４４上に位置することができる。本発明による一実施形態において、第３電極１４０は平らである。すなわち、第３電極１４０は傾斜した側壁を有しない。このようにすることによって第１発光チップ１１０から生成された光は水平方向に放出され得る。導電層１４４が透明であれば、第２発光チップ１６０から生成された光は導電層１４４を透過することができ、第３電極１４０によって反射され得る。導電層１４４が反射層であれば、第２発光チップ１６０から生成された光は導電層１４４によって反射され得る。
【００６５】
図４は、本発明の一実施形態による発光装置２２を示す図である。図４を参照すると、第１発光チップ１１０は、第１基板２０１上に位置し、導電層１１４が第１発光チップ１１０上に位置する。第２発光チップ１６０が第２基板２０２上に位置する。多数の貫通ビア２０４が第２基板２０２内に位置する。導電物質で満たされた貫通ビア２０４を通じて第４半導体層１６６と導電層１４４が電気的に接続することができる。第１発光チップ１１０は、第１半導体層１１２、第１活性層１１４および第２半導体層１１６を含む。第２半導体層１１６は、第１基板２０１上に位置することができる。基板２０１、２０２はサファイア（Ａｌ2Ｏ3）、ＺｎＯまたはＳｉＣでなされ得る。本発明による一実施形態において、反射層が第２半導体層１１６と第１基板２０１との間に位置することができる。第１電極１５０は導電層１４４上に位置する。第２電極１７０は第３半導体層１６２上に位置する。第３電極１４０は第２半導体層１１６の一端部に位置する。本実施形態において、第２発光チップ１６０はバーチカルタイプであり、第１発光チップ１１０はラテラルタイプである。
【００６６】
図５は、本発明の一実施形態による発光装置２３を示す図である。図６は、本発明の一実施形態による発光装置の回路図である。図５および６を参照すると、第３発光チップ１８０および第４発光チップ１９０が第１発光チップおよび第２発光チップ１１０、１６０上に積層される。第３発光チップ１８０は、第５半導体層１８６、第３活性層１８４、および第６半導体層１８２を含む。第５半導体層１８６が第３半導体層１６２上に位置し、第５半導体層１８６と第３半導体層１６２との間に第２導電層１４６が位置する。本発明による一実施形態において、第５半導体層１８６と第３半導体層１６２は互いに異なる導電型を有する。またはこれとは異なり、第５半導体層１８６と第３半導体層１６２は同一の導電型を有する。
【００６７】
第４発光チップ１９０は、第７半導体層１９２、第４活性層１９４、および第８半導体層１９６を含む。第７半導体層１９２は第８半導体層１９６上に位置し、第７半導体層１９２と第８半導体層１９６との間に第４活性層１９４が位置する。第８半導体層１９６は下部に位置する第３導電層１４８と接する。第３導電層１４８は第６半導体層１８２上に位置し、第６半導体層１８２と接する。第６半導体層１８２は第５半導体層１８６上に位置し、第６半導体層１８２と第５半導体層１８６との間に第３活性層１８４が位置する。第５半導体層１８６は第２導電層１４６上に位置し、第２導電層１４６と接する。第２導電層１４６は、第３半導体層１６２上に位置し、第３半導体層１６２と接する。第３半導体層１６２は第４半導体層１６６上に位置し、第３半導体層１６２と第４半導体層１６６との間に第２活性層１６４が位置する。第４半導体層１６６は第１導電層１４４上に位置し、第１導電層１４４と接する。第１導電層１４４は第１半導体層１１２上に位置し、第１半導体層１１２と接する。第１半導体層１１２は第２半導体層１１６上に位置し、第１半導体層１１２と第２半導体層１１６との間に第１活性層１１４が位置する。第２半導体層１１６は第３電極１４０上に位置し、第３電極１４０と接する。第３電極１４０は中間層２１０上に位置し、中間層２１０と接する。中間層２１０は基板２００上に位置し、基板２００と接する。
【００６８】
第１電極１５０は第１導電層１４４上に位置する。第２電極１７０は第２導電層１４６上に位置する。第３電極１４０は第２半導体層１１６と中間層２１０との間に位置することができる。第４電極１８８は第３導電層１４８上に位置することができる。第５電極１９８は第７半導体層１９２上に位置することができる。本発明による一実施形態において、第１半導体層１１２、第３半導体層１６２、第５半導体層１８６および第８半導体層１９６はｎ型半導体層であり得、第２半導体層１１６、第４半導体層１６６、第６半導体層１８２および第７半導体層１９２はｐ型半導体層であり得る。
【００６９】
図６を参照すると、本発明による一実施形態によると、ｎ個の発光ダイオードが積層され得る。第１発光グループは発光チップ１１０、１８０を含むことができ、第２発光グループは発光チップ１６０、１９０を含むことができる。ＤＣバイアスが印加されると、第１発光グループまたは第２発光グループがターンオン（ｔｕｒｎ  ｏｎ）することができる。すなわち、本発明による一実施形態において、発光装置２３はＤＣバイアスされ得る。
【００７０】
本発明による一実施形態において、第１発光チップおよび第４発光チップ１１０、１９０の結合された発光領域は第２発光チップおよび第３発光チップ１６０、１８０の結合された発光領域と実質的に同一であり得る。したがって、均一な発光輝度を得ることができる。
【００７１】
図７Ａ、７Ｂおよび７Ｃは、本発明の一実施形態による発光装置の回路図である。図７Ａを参照すると、発光装置２４は、複数のサブ発光ダイオードを含む第１発光ダイオードグループＡおよび複数のサブダイオードを含む第２発光ダイオードグループＢを含む。図７Ｂを参照すると、発光装置２５は、複数のサブ発光ダイオードを含む第１発光ダイオードグループＣおよび第２発光ダイオードＤを含む。図７Ｃを参照すると、発光装置２６は第１発光ダイオードＥおよび複数のサブ発光ダイオードを含む第２発光ダイオードグループＦを含む。したがって、本発明による一実施形態によると、多数の発光ダイオードチップが適用され得る。
【００７２】
図８は、本発明の一実施形態による半導体パッケージを示す図である。図８を参照すると、半導体パッケージ３１は、発光装置２０、印刷回路基板（ＰＣＢ）のような基板３００、第１導電パッド３２０、第２導電パッド３１０、第１ワイヤー３３０および第２ワイヤー３４０を含む。第１導電パッド３２０および第２導電パッド３１０は基板３００上に位置する。第１ワイヤー３３０は、第１導電パッド３２０と導電層１４２上に位置する第１電極１５０を接続する。第２ワイヤー３４０は、第２導電パッド３１０と第３半導体層１６２上に位置する第２電極１７０を接続する。
【００７３】
図９は、本発明の一実施形態による半導体パッケージを示す図である。図９を参照すると、半導体パッケージ３２は、発光装置２０、ＰＣＢのような基板３００、第１導電パッド３２０、第２導電パッド３１０、第３導電パッド３１２、第４導電パッド３２２、第１ワイヤー３３０、および第２ワイヤー３４０を含む。基板３００は、第２導電パッド３１０と第３導電パッド３１２との間に位置する複数の第１ビア３１６および第１導電パッド３２０と第４導電パッド３２２との間に位置する複数の第２ビア３２６を含む。第１導電パッド３２０および第２導電パッド３１０は基板３００の第１面上に位置し、第３導電パッド３１２および第４導電パッド３２２は基板２００の第２面上に位置する。第１導電パッド３２０は第２ビア３２６を通じて第４導電パッド３２２と電気的に接続することができ、第２導電パッド３１０は、第１ビア３１６を通じて第３導電パッド３１２と電気的に接続することができる。本発明による一実施形態によると、第１ビア３１６および第２ビア３２６は熱経路（ｔｈｅｒｍａｌ  ｐａｔｈ）および／または導電体であり得る。
【００７４】
図１０は、本発明の一実施形態による発光パッケージを示す図である。図１０を参照すると、発光パッケージ３３は、第１密封材（ｅｎｃａｐｓｕｌａｎｔ）３４２によって密封された半導体パッケージ３１を含む。蛍光体３４４のような光変換物質が第１密封材３４２内に位置することができる。本発明による一実施形態において、蛍光体３４４は第１密封材３４２内で至るところに実質的に均一に分布することができる。第２密封材３５０が第１密封材３４２上に位置することができる。蛍光体３４４は第１発光チップ１１０および第２発光チップ１６０から生成された光の一部を変換することができる。例えば、半導体パッケージ３１が青色光を生成して蛍光体３４４が黄色蛍光物質からなるとき、発光パッケージ３３は白色光を生成することができる。本発明による一実施形態において、演色評価数（Ｃｏｌｏｒ  Ｒｅｎｄｅｒｉｎｇ  Ｉｎｄｅｘ：ＣＲＩ）を増加させるために赤色蛍光体を含むことができる。半導体パッケージ３１がＵＶ（Ｕｌｔｒａｖｉｏｌｅｔ）光を生成するとき、蛍光体３４４はＲＧＢ蛍光物質を含むことができる。第２密封材３５０は蛍光体３４４が水分などによって損傷されることを防止することができる。第１密封材および第２密封材３４２、３５０は、例えば、エポキシ、シリコーン、硬質シリコーン、ウレタン、オキセタン、アクリル、ポリカーボネート、ポリイミドなどであり得る。蛍光体３４４は、例えば、ランタノイド系によって活性化する窒化界／酸化界物質を含むことができる。
【００７５】
図１１は、本発明の一実施形態による発光パッケージを示す図である。図１１を参照すると、発光パッケージ３４は、密封材３５０によってカプセル化された半導体パッケージ３１を含む。本発明による一実施形態において、蛍光体３４４は基板３００、第１導電パッドおよび第２導電パッド３２０、３１０、第１電極および第２電極１５０、１７０、および第３半導体層１６２上に位置することができる。本発明による一実施形態で蛍光体３４４は単一層であり得る。
【００７６】
図１２は、本発明の一実施形態による発光パッケージを示す図である。図１２を参照すると、発光パッケージ３５は第１密封材３４２および第２密封材３５０によって密封された半導体パッケージ３１を含む。本発明による一実施形態において、蛍光体３４４は、例えば、第１密封材３４２上にコンフォーマル（ｃｏｎｆｏｒｍａｌｌｙ）に位置することができる。本発明による一実施形態において蛍光体３４４は単一層であり得る。
【００７７】
図１３は、本発明の一実施形態による発光パッケージモジュール３６を示す図である平面図である。図１３を参照すると、第１コラム内に第１導電パッド３２０が第２導電パッド３１０に隣接して配置する。第１コラムに隣接する第２コラム内でまた他の第１導電パッド３２０および第２導電パッド３１０が位置する。第１導電パッドおよび第２導電パッド３２０、３１０を含む複数のコラムが位置してパッケージアレイを形成する。第１コラム内で、第２発光チップ１６０は第１発光チップ１１０上に位置する。第２電極１７０は第２発光チップ１６０上に位置する。第１電極１５０は、第１発光チップ１１０上に位置する。第１ワイヤー３３０は第１電極１５０と第１導電パッド３２０を接続する。第２ワイヤー３４０は第２電極１７０と第２導電パッド３１０を接続する。
【００７８】
図１４は、本発明の一実施形態による発光パッケージモジュールを示す斜視図である。第１コラム内で、複数の発光装置２０が、例えば一定の間隔で基板３００上に配列される。複数の発光装置２０は、半分に切断されて延長されたチューブ形状を有する第１密封材および第２密封材３４２、３５０によって密封される。複数の発光装置２０および第１密封材および第２密封材３４２、３５０を含む第２コラムが一定の間隔をおいて第１コラムに隣接して位置することができる。本実施形態において、多数の発光装置２０が第１密封材および第２密封材３４２、３５０によって密封され得る。
【００７９】
図１５は、本発明の一実施形態による発光パッケージモジュールを示す斜視図である。第１コラム内で、複数の発光装置２０が、例えば一定の間隔で基板３００上に配列される。複数の発光装置２０各々は第１密封材および第２密封材３４２、３５０によって個別的に密封される。本発明による一実施形態において、第１密封材および第２密封材３４２、３５０は実質的に半円形状であり得る。
【００８０】
図１６は、本発明の一実施形態によるバックライトユニットの断面図である。本発明による一実施形態で、エッジ（ｅｄｇｅ）型バックライトユニットが使用され得る。基板３００上に位置する発光装置２０が導光板４００のエッジに位置する。導光板４００は、反射シート４１２上に位置する伝達シート４１０を含む。複数の反射パターン４１２ａが反射シート４１２上に位置することができる。ディスプレイパネル４５０が拡散シート４１４とプリズムシート４１６上に位置することができる。拡散シート４１４は、導光板４００から受けた光を拡散させ、導光板４００上に位置することができる。プリズムシート４１６は２つのシートを含み、垂直方向にディスプレイパネル４５０に光をガイドする。
【００８１】
図１７、図１８、図１９および図２０は、本発明の一実施形態による発光装置を利用するシステムを示す図である。図１７を参照すると、発光装置はプロジェクタと関連して使用される。プロジェクタは実質的にライン形態で配列された光源４１１、コンデンスレンズ（ｃｏｎｄｅｎｓｉｎｇ  ｌｅｎｓ）４２０、カラーフィルタ４３０、シャープニングレンズ（ｓｈａｒｐｅｎｉｎｇ  ｌｅｎｓ）４４０、およびＤＭＤ（ｄｉｇｉｔａｌ  ｍｉｃｒｏｍｉｒｒｏｒ  ｄｅｖｉｃｅ）４５１を含む。マイクロレンズ４８０は、ＤＭＤ４５１から光を受けてスクリーン４９０上にイメージをプロジェクトする。図１８を参照すると、装置５００の光源として複数の発光パッケージ１が使用される。図１９を参照すると、街灯６００の光源として本発明の一実施形態による発光パッケージ１が使用される。図２０を参照すると、照明灯７００の光源として本発明の一実施形態による複数の発光パッケージ１が使用される。
【００８２】
図２１〜２７は、本発明の一実施形態による発光装置の製造方法を示す図である。
【００８３】
図２１Ａを参照すると、第１予備半導体層１１２ａを第１基板１００上に形成する。第２予備半導体層１１６ａを第１予備半導体層１１２ａおよび第１予備半導体層１１２ａと第２予備半導体層１１６ａとの間に位置する第１予備活性層１１４ａ上に形成することができる。本発明による一実施形態において、第１予備半導体層１１２ａと第１基板１００との間にバッファ層を形成することができる。バッファ層は第１予備半導体層１１２ａ、第１予備活性層１１４ａ、および第２予備半導体層１１６ａの結晶性を増加させることができる。
【００８４】
第１予備半導体層１１２ａ、第１予備活性層１１４ａ、および第２予備半導体層１１６ａは、例えばＡｌＧａＮまたはＩｎＧａＮのようなＩｎxＡｌyＧａ(1-x-y)Ｎ（０≦ｘ≦１、０≦ｙ≦１）を含むことができる。第１予備半導体層１１２ａおよび第２予備半導体層１１６ａは、例えばＭＯＣＶＤ（ｍｅｔａｌ  ｏｒｇａｎｉｃ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）、液相エピタキシー（ｌｉｑｕｉｄ  ｐｈａｓｅ  ｅｐｉｔａｘｉａｌ  ｇｒｏｗｔｈ）、ハイドライド気相成長法（ｈｙｄｒｉｄｅ  ｖａｐｏｒ  ｐｈａｓｅ  ｅｐｉｔａｘｉａｌ  ｇｒｏｗｔｈ）、分子線エピタキシー（ｍｏｌｅｃｕｌａｒ  ｂｅａｍ  ｅｐｉｔａｘｉａｌ  ｇｒｏｗｔｈ）、またはＭＯＶＰＥ（ｍｅｔａｌ  ｏｒｇａｎｉｃ  ｖａｐｏｒ  ｐｈａｓｅ  ｅｐｉｔａｘｉａｌ  ｇｒｏｗｔｈ）を利用して第１基板１００上に形成することができる。第１予備半導体層１１２ａが第１導電型であるとき、第２予備半導体層１１６ａは第２導電型であり得る。例えば、第１予備半導体層１１２ａがｎ型半導体層であれば、第２予備半導体層１１６ａはｐ型半導体層であり得る。例えば、第１予備半導体層１１２ａがｐ型半導体層であれば、第２予備半導体層１１６ａはｎ型半導体層であり得る。
【００８５】
第１予備活性層１１４ａ内で電子とホールとの間の光再結合が起きる。第１予備活性層１１４ａは少なくとも１つのポテンシャルウェル（ｐｏｔｅｎｔｉａｌ  ｗｅｌｌ）とポテンシャル  バリアー（ｐｏｔｅｎｔｉａｌ  ｂａｒｒｉｅｒ）を含むことができる。本発明による一実施形態によると、発光特性を調節するためにポテンシャルウェルおよび／またはポテンシャルバリアー内に少なくとも１つのＢ、Ｐ、Ｓｉ、Ｍｇ、ＺｎおよびＳｅをドーピングすることができる。
第２予備半導体層１１６ａを活性化するために約４００゜Ｃで熱処理を実行することができる。例えば、第２予備半導体層１１６ａはＭｇがドーピングされたＩｎxＡｌyＧａ(1-x-y)Ｎであるとき、熱処理によりＭｇに結合されたＨを切り離すことによって第２予備半導体層１１６ａは向上したｐ型特性を有することができる。本発明による一実施形態において、第１基板１００はサファイア（Ａｌ2Ｏ3）、ＺｎＯのような誘電体物質、またはＳｉまたはＳｉＣのような導電体でなされ得る。
【００８６】
図２１Ｂを参照すると、第１予備半導体層１１２ａ、第１予備活性層１１４ａ、および第２予備半導体層１１６ａをパターニングして第１活性層１１４、第１半導体層１１２、第２半導体層１１６、および溝１１８を形成することができる。本発明による一実施形態によると、溝１１８は第１活性層１１４から放出された光を反射させる傾斜面を有する。
【００８７】
図２２Ａを参照すると、絶縁体１２０を第１半導体層および第２半導体層１１２、１１６および第１活性層１１４上に形成することができる。すなわち、絶縁体１２０は第１発光チップ１１０のリセス部および突出部上にコンフォーマルに形成することができる。第２半導体層１１６の上部面の一部が露出され得る。絶縁体１２０は、例えば、ＳｉＯ、ＳｉＮ、ＳｉＯＮ、Ａｌ2Ｏ3、またはＡＩＮを含むことができる。
【００８８】
図２２Ｂを参照すると、第３オーミックコンタクト層１３０を第２半導体層１１６の露出した部分上に形成する。第３電極１４０を絶縁体１２０および第３オーミックコンタクト層１３０上に形成することができる。すなわち、第３電極１４０は第１発光チップ１１０の上部面および側壁上にコンフォーマルに形成することができる。本発明による一実施形態において、第３電極１４０は、ＡｇまたはＡｌのように高い反射率を有する物質を含むことができる。第３オーミックコンタクト層１３０は、例えばＩＴＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）、Ｚｎ、ＺｎＯ、Ａｇ、Ｔｉ、Ａｌ、Ａｕ、Ｎｉ、Ｉｎ2Ｏ3、ＳｎＯ2、Ｃｕ、ＷおよびＰｔのうち少なくとも１つを含むことができる。第３オーミックコンタクト層１３０を活性化するために約４００゜Ｃの熱を利用する熱処理を実行することができる。第３電極１４０と第２半導体層１１６との間に位置する第３オーミックコンタクト層１３０は電流分散（ｓｐｒｅａｄｉｎｇ）を増加させることができる。
【００８９】
図２３Ａを参照すると、中間層２１０および第２基板２００を第３電極１４０上に形成することができる。したがって、第１基板１００および第２基板２００は互いにボンディングされる。第２基板２００は導電性基板であり得る。第２基板２００は、例えばシリコーン、歪みシリコーン（ｓｔｒａｉｎｅｄ  Ｓｉ）、シリコーン合金、ＳＯＩ（ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ）、ＳｉＣ、ＳｉＧｅＣ、Ｇｅ、Ｇｅ合金、ＧａＡｓ、ＩｎＡｓ、またはＩＩＩ−Ｖ半導体を含むことができる。中間層２１０は、例えば、Ａｕ、Ａｇ、Ｐｔ、Ｎｉ、Ｃｕ、Ｓｎ、Ａｌ、ＰＢ、Ｃｒ、およびＴｉのうち少なくとも１つを含むことができる。中間層２１０は第３電極１４０より低い屈折率を有することができる。中間層２１０がＡｕを含めば、約２００゜Ｃ〜約４５０゜Ｃの熱を使用する熱処理によって第１基板１００および第２基板２００をボンディングすることができる。本発明による一実施形態において、熱処理工程内で圧力工程を追加することができる。
【００９０】
図２３Ｂを参照すると、第１基板を第１半導体層１１２から除去する。本発明による一実施形態において、レーザを使用して第１基板１００を除去することができる。例えば、レーザは第１基板１００と第１半導体層１１２との間に形成されたバッファ層またはｎ−ＧａＮを溶かし、その結果、第１基板１００は第１半導体層１１２から分離することができる。本発明による一実施形態において、第１発光チップ１１０の損傷を防止するために、第１基板１００を除去する前に、ＣＭＰ（ｃｈｅｍｉｃａｌ  ｍｅｃｈａｎｉｃａｌ  ｐｏｌｉｓｈｉｎｇ）、グラインディング（ｇｒｉｎｄｉｎｇ）またはエッチバック（ｅｔｃｈ  ｂａｃｋ）工程を含む薄膜化工程（ｔｈｉｎｎｉｎｇ  ｐｒｏｃｅｓｓ）を実行することができる。
【００９１】
図２４を参照すると、第１オーミックコンタクト層１４２を第１半導体層１１２上に形成する。第１電極１５０を第１オーミックコンタクト層１４２上に形成する。本発明による一実施形態において、第２発光チップ１６０が第１電極１５０と接せず、第１オーミックコンタクト層１４２上に位置することができるように、第１電極１５０は第１オーミックコンタクト層１４２のエッジ近くの上部に形成することができる。第１オーミックコンタクト層１４２は、例えばＩＴＯ、Ｚｎ、ＺｎＯ、Ａｇ、Ｔｉ、Ａｌ、Ａｕ、Ｎｉ、Ｉｎ2Ｏ3、ＳｎＯ2、Ｃｕ、ＷまたはＰｔを含むことができる。第１電極１５０は、例えばＩＴＯ、Ｃｕ、Ｎｉ、Ｃｒ、Ａｕ、Ｔｉ、Ｐｔ、Ａｌ、Ｖ、Ｗ、ＭｏまたはＡｇを含むことができる。第１オーミックコンタクト層１４２は第１発光チップおよび第２発光チップ１１０、１６０を通して流れる電流の分散を増加させることができる。
【００９２】
図２５Ａを参照すると、第３予備半導体層１６２ａを第３基板１０１上に形成する。第２予備活性層１６４ａおよび第４予備半導体層１６６ａを第３予備半導体層１６２ａ上に順次に形成する。第２予備オーミックコンタクト層１６８ａを第４予備半導体層１６６ａ上に形成する。
【００９３】
図２５Ｂを参照すると、第３予備半導体層１６２ａ、第４予備半導体層１６６ａ、第２予備活性層１６４ａ、および第２予備オーミックコンタクト層１６８ａをパターニングして第２発光チップ１６０を形成する。本発明による一実施形態において、第１電極１５０と重複する部分を除いた第１発光チップ１１０は第２発光チップ１６０と実質的に同一の形状を有する。
【００９４】
図２６を参照すると、第３基板１０１上に位置する第２発光チップ１６０と第２基板２００の上に位置する第１発光チップ１１０をボンディングする。すなわち、第１発光チップ１１０上に位置する第１オーミックコンタクト層１４２と第２発光チップ１６０に位置する第２オーミックコンタクト層１６８が接する。このようにすることによって第１半導体層１１２と第４半導体層１６６は第１オーミックコンタクト層および第２オーミックコンタクト層１４２、１６８を通じて電気的に接続する。
【００９５】
図２７を参照すると、第３基板１０１を第２発光チップ１６０から除去する。第２電極１７０を第３半導体層１６２上に形成することができる。
【００９６】
本発明の実施形態は、１つ上にまた他の１つが積層された少なくとも２つのＬＥＤチップを含む発光装置を提供する。発光装置はＡＣ電源が印加されると動作することができる。２つのＬＥＤチップはこれらの間に位置する導電性物質を通じて電気的に接続する。このようにすることによって発光装置で２つのＬＥＤチップを接続する電極およびワイヤーの数を最小化することができる。
【００９７】
以上添付された図面を参照して本発明の実施形態について説明したが、本発明は実施形態に限定されるものではなく、本発明が属する技術分野で通常の知識を有する者は、本発明がその技術的思想や必須の特徴を変更しない範囲で他の多様な形態で実施され得ることを理解することができる。このようなすべての変形例も添付された請求項によって定義されるように本発明の範疇に含まれる。
【符号の説明】
【００９８】
２０、２１、２２、２３、２４、２５、２６：発光装置、３１、３２：半導体パッケージ、３３、３４、３５：発光パッケージ、３６：発光パッケージモジュール、１１０：第１発光チップ、１１２：第１半導体層、１１４：第１活性層、１１６：第２半導体層、１１８：溝、１３０：第３オーミックコンタクト層、１４０：第３電極、１４１：反射側壁、１４２：第１オーミックコンタクト層、１４４：導電層、１５０：第１電極、１６０：第２発光チップ、１６２：第３半導体層、１６４：第２活性層、１６６：第４半導体層、１６８：第２オーミックコンタクト層、１７０：第２電極、２００：基板、２０２：第２基板、２０４：貫通ビア、２１０：中間層、３１０：第２導電パッド、３１２：第３導電パッド、３１６：第１ビア、３２０：第１導電パッド、３２２：第４導電パッド、３２６：第２ビア、３３０：第１ワイヤー、３４０：第２ワイヤー、３４２：第１密封材、３４４：蛍光体、３５０：第２密封材、６００：街灯、７００：照明灯
【図１Ａ】
2010041057.tif 000003
【図１Ｂ】
2010041057.tif 000004
【図２Ａ】
2010041057.tif 000005
【図２Ｂ】
2010041057.tif 000006
【図３】
2010041057.tif 000007
【図４】
2010041057.tif 000008
【図５】
2010041057.tif 000009
【図６】
2010041057.tif 000010
【図７Ａ】
2010041057.tif 000011
【図７Ｂ】
2010041057.tif 000012
【図７Ｃ】
2010041057.tif 000013
【図８】
2010041057.tif 000014
【図９】
2010041057.tif 000015
【図１０】
2010041057.tif 000016
【図１１】
2010041057.tif 000017
【図１２】
2010041057.tif 000018
【図１３】
2010041057.tif 000019
【図１４】
2010041057.tif 000020
【図１５】
2010041057.tif 000021
【図１６】
2010041057.tif 000022
【図１７】
2010041057.tif 000023
【図１８】
2010041057.tif 000024
【図１９】
2010041057.tif 000025
【図２０】
2010041057.tif 000026
【図２１Ａ】
2010041057.tif 000027
【図２１Ｂ】
2010041057.tif 000028
【図２２Ａ】
2010041057.tif 000029
【図２２Ｂ】
2010041057.tif 000030
【図２３Ａ】
2010041057.tif 000031
【図２３Ｂ】
2010041057.tif 000032
【図２４】
2010041057.tif 000033
【図２５Ａ】
2010041057.tif 000034
【図２５Ｂ】
2010041057.tif 000035
【図２６】
2010041057.tif 000036
【図２７】
2010041057.tif 000037