(57)【要約】【課題】エッチング工程で生成される反応生成物による配線信頼性の低下を防ぐ半導体装置の製造方法を提供する。【解決手段】電極の側壁にスペーサを有する半導体装置の製造方法であって、電極を覆う絶縁膜を形成する工程と、電極の側壁にスペーサを形成するために絶縁膜にドライエッチングを行う工程と、水素単体ガスまたは窒素を含むガスによるプラズマ放電により、ドライエッチングにより生じた反応生成物を除去する工程と、反応生成物を除去した後、少なくとも絶縁膜にオーバーエッチングを行う工程とを有するものである。【選択図】図６
2010056574.tif 000002
【特許請求の範囲】
【請求項１】
電極の側壁にスペーサを有する半導体装置の製造方法であって、
前記電極を覆う絶縁膜を形成する工程と、
前記電極の側壁に前記スペーサを形成するために前記絶縁膜にドライエッチングを行う工程と、
水素単体ガスまたは窒素を含むガスによるプラズマ放電により、前記ドライエッチングにより生じた反応生成物を除去する工程と、
前記反応生成物を除去した後、少なくとも前記絶縁膜にオーバーエッチングを行う工程と、
を有する半導体装置の製造方法。
【請求項２】
前記窒素を含むガスは、窒素単体ガスである請求項１記載の半導体装置の製造方法。
【請求項３】
前記窒素を含むガスは、窒素ガスと他のガスとの混合ガスであって、該窒素ガスの成分が８０％以上１００％未満である請求項１または２記載の半導体装置の製造方法。
【請求項４】
前記混合ガスが、Ｎ2／Ｈ2、Ｎ2／Ｏ2、およびＮ2／ＮＨ3のうち少なくともいずれかである請求項３記載の半導体装置の製造方法。
【請求項５】
前記窒素を含むガスは、窒素を成分の一元素とするガスと他のガスとの混合ガスであって、窒素を成分の一元素とするガスが８０％以上１００％未満である請求項１記載の半導体装置の製造方法。
【請求項６】
前記混合ガスが、ＮＨ3／Ｏ2である請求項５記載の半導体装置の製造方法。
【請求項７】
前記絶縁膜は、シリコン窒化膜、シリコン酸化膜、および、該シリコン酸化膜よりも誘電率の低い低誘電率絶縁膜のうち少なくともいずれかを含んでいる請求項１から６のいずれか１項記載の半導体装置の製造方法。
【請求項８】
前記ドライエッチングに用いられるガスに、炭素、酸素、窒素、フッ素、水素、およびアルゴンのうち少なくともいずれかを含んでいる請求項１から７のいずれか１項記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、銅（Ｃｕ）配線を形成する際のシングルダマシンプロセスやデュアルダマシンプロセスにおいて、エッチング処理によりＣｕ配線上に開口を形成すると、Ｃｕ配線の表面にエッチングガスの成分などによる反応生成物が形成される。以下では、この反応生成物をデポ物と称する。
【０００３】
Ｃｕ配線上のデポ物は抵抗がきわめて高いため、その上に接続されるビアプラグとの接触面積が減少するため接触抵抗が増大する。また、Ｃｕ配線上のデポ物は後の工程のバリアメタルの形成を妨げ、それを引き金としたメッキ不良発生の原因になる。
【０００４】
エッチング処理により生成されるデポ物には、エッチングガスに含まれる成分で生成されるものと、エッチングガスに含まれる成分が下地膜の材料（金属やシリコン）と反応して生成されるものとが考えられる。前者の一例としてＣＦ系ポリマーがあり、後者の一例としてＣｕＯがある。後者の例のデポ物を除去する方法として、デポ物を一旦酸化させた後、その酸化物を酸で除去することが開示されている（例えば、特許文献１）。
【０００５】
上記特許文献１の方法をデュアルダマシンプロセスに適用した場合について説明する。図７および図８はデュアルダマシンプロセスの一例を示す断面模式図である。なお、Ｃｕ配線５０にはＣｕ拡散防止のためのバリアメタルが形成されているが、従来と同様なため、以下では、図に示すこととその説明を省略する。
【０００６】
図７（ａ）に示すように、絶縁膜５２にＣｕ配線５０を形成した後、ＳｉＣＮ膜５４、ＳｉＯＣ膜５６、ＳｉＣＮ膜５８、ＳｉＯＣ膜６０およびＳｉＯ2膜６２を形成し、ＳｉＯ2膜６２上にビアホール用パターンのフォトレジスト６４を形成する。ＳｉＯＣ膜５６はシリコン酸化膜よりも誘電率（ｋ値）の低い低誘電率絶縁膜（以下、ｌｏｗ−ｋ膜と称する）であり、配線間の層間膜となる。ＳｉＣＮ膜５４およびＳｉＣＮ膜５８はエッチングストッパ膜となる。
【０００７】
続いて、フォトレジスト６４の上から異方性ドライエッチングを行って、図７（ｂ）に示すようにＳｉＯ2膜６２からＳｉＯＣ膜５６まで開口を形成し、フォトレジスト６４を除去する。その後、ＳｉＯ2膜６２上に配線用パターンのフォトレジスト６６を形成する。続いて、フォトレジスト６６の上からＳｉＯ2膜６２とＳｉＯＣ膜６０に異方性ドライエッチングを行って溝状開口を形成する（図７（ｃ））。
【０００８】
さらに、フォトレジスト６６を除去した後、図８（ｄ）に示すように、ＳｉＯ2膜６２をマスクにしてＳｉＣＮ膜５４とＳｉＣＮ膜５８に異方性ドライエッチングを行って、配線用溝とビアホールを形成する。このとき、図８（ｄ）に示すように、Ｃｕ配線５０の上面にはデポ物Ｐが生成される。ＳｉＣＮ膜５４、５８のエッチングにＣＨＦ3／Ａｒ／Ｏ2のガスを用いたが、ＣＨＦ3／Ａｒ／Ｎ2、ＣＨ2Ｆ2／Ａｒ／Ｎ2、ＣＦ4／ＡｒおよびＣＦ4／Ｎ2等のガスであってもよい。
【０００９】
その後、酸素によるプラズマ処理を行ってデポ物を酸化させて酸化物を生成した後、酸性の溶液でその酸化物を除去する（図８（ｅ））。
【００１０】
一方、配線上の絶縁膜にコンタクトホールを形成する際にデポ物が生成されることがある。以下に、コンタクトホール形成方法の一例について説明する。図９はコンタクトホール形成方法の一例を示す断面模式図である。
【００１１】
図９（ａ）に示すように、下地配線８８の上にエッチングストッパ膜となるＳｉＮ膜７０と層間膜であるＳｉＯ2膜７２が形成され、ＳｉＯ2膜７２の上に所定のホールパターンを有するフォトレジスト７４を形成する。そして、フォトレジスト７４の上からシリコン酸化膜を除去するエッチング条件で異方性ドライエッチングを行ってＳｉＯ2膜７２に開口を形成する。ＳｉＯ2膜７２のエッチングにＣ5Ｆ8／Ａｒ／Ｏ2のガスを用いた。続いて、シリコン窒化膜を除去するエッチング条件に切り換えてＳｉＮ膜７０に対して異方性ドライエッチングを行う。
【００１２】
ＳｉＯ2膜７２にエッチングを行ったとき、図９（ａ）に示すように、デポ物ＰがＳｉＮ膜７０上に生成されることがある。このデポ物ＰがＳｉＮ膜７０上に生成されると、デポ物ＰがＳｉＮ膜７０に対するエッチングを妨げる。そのため、図９（ｂ）に示すように、開口内のＳｉＮ膜７０に対するエッチングが不十分となり、ＳｉＮ膜７０にコンタクトホールを形成できなくなってしまう。
【００１３】
次に、ｎ型不純物を拡散させた多結晶ポリシリコンの電極であるｐｏｌｙ−Ｓｉ電極にシリコン窒化膜のスペーサを形成する際に、デポ物が生成される場合について説明する。
【００１４】
図１０はスペーサ形成方法の一例を示す模式図である。図の上側が断面図を示し、図の下側がｐｏｌｙ−Ｓｉ電極の上面図を示す。ここでは、ｐｏｌｙ−Ｓｉ電極をゲート電極とするトランジスタのソース電極およびドレイン電極の拡散層を図に示すことを省略している。
【００１５】
図１０（ａ）の断面図に示すように、Ｓｉ基板７６表面に形成されたゲート酸化膜７７上にｐｏｌｙ−Ｓｉ電極８０を形成し、ｐｏｌｙ−Ｓｉ電極８０を覆うようにＳｉＮ膜７８を形成する。そして、図１０（ｂ）の断面図に示すように、ｐｏｌｙ−Ｓｉ電極８０上のＳｉＮ膜７８がちょうどなくなるまで異方性ドライエッチングを行って、ｐｏｌｙ−Ｓｉ電極８０の側壁にＳｉＮ膜７８を残す。このＳｉＮ膜７８のエッチングにＣ4Ｆ8／ＣＦ4／Ａｒ／Ｏ2のガスを用いたが、Ｃ4Ｆ6／ＣＦ4／Ａｒ／Ｏ2およびＣＨＦ3／ＣＦ4／Ａｒ／Ｏ2等のガスであってもよい。
【００１６】
その際、図１０（ｂ）の上面図に示すように、ｐｏｌｙ−Ｓｉ電極８０の上面にデポ物Ｐが生成される。その後、ｐｏｌｙ−Ｓｉ電極間の段差に残っているＳｉＮ膜７８をなくすためのオーバーエッチング（Ｏ／Ｅ）を行って、図１０（ｃ）の断面図に示すようにｐｏｌｙ−Ｓｉ電極８０の側壁にスペーサ８２を形成する。図１０（ｃ）の上面図に示すように、Ｏ／Ｅを行ってもｐｏｌｙ−Ｓｉ電極８０の上面に生成されたデポ物は除去されずに残ってしまう。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】特開２００１−２１０６３０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１８】
上述の特許文献１の方法では、Ｏ2による酸化は制御が難しく酸化状態が不均一になるため、処理後にＣｕ表面に荒れが発生してしまうという問題があった。Ｃｕの表面荒れは、次工程でＴｉＮおよびＴｉからなるバリアメタルの付着状態を悪化させ、後続のＣｕメッキの埋め込み特性に影響する。その結果、Ｃｕ配線とビアプラグとの接触抵抗を悪化させてしまう。そのため、Ｃｕ表面荒れを起こさずにデポ物を除去する必要がある。
【００１９】
また、上述したように、コンタクトホール形成途中で開口部内にデポ物が生成されてしまう場合には、下地配線まで開口が形成されなくなる。そのため、コンタクトホールに導電性物質を埋め込んでプラグを形成しても、下地配線とプラグが接続されないという問題があった。
【００２０】
本発明は上述したような従来の技術が有する問題点を解決するためになされたものであり、エッチング工程で生成される反応生成物による配線信頼性の低下を防ぐ半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２１】
上記目的を達成するための本発明の半導体装置の製造方法は、電極の側壁にスペーサを有する半導体装置の製造方法であって、
電極の側壁にスペーサを有する半導体装置の製造方法であって、
前記電極を覆う絶縁膜を形成する工程と、
前記電極の側壁に前記スペーサを形成するために前記絶縁膜にドライエッチングを行う工程と、
水素単体ガスまたは窒素を含むガスによるプラズマ放電により、前記ドライエッチングにより生じた反応生成物を除去する工程と、
前記反応生成物を除去した後、少なくとも前記絶縁膜にオーバーエッチングを行う工程と、
を有するものである。
【００２２】
本発明では、電極のスペーサ形成の際に電極上に生成される反応生成物を水素単体ガスまたは窒素を含むガスによるプラズマ放電で除去することで、電極とビアプラグとの接触抵抗増大を防止する。
【発明の効果】
【００２３】
本発明では、ドライエッチング処理で配線や電極上に生成される反応生成物を水素単体ガスまたは窒素を含むガスのプラズマ放電で除去するとともに、配線表面に荒れが発生することを防ぎ、その後に形成されるプラグとの接触抵抗が下がるなど接続状態が従来よりも良好になり、配線信頼性が向上する。
【図面の簡単な説明】
【００２４】
【図１】プラズマ処理装置の一構成例を示す断面模式図である。
【図２】シングルダマシンプロセスによるビアホール形成の一例を示す断面模式図である。
【図３】シングルダマシンプロセスによる配線用溝形成の一例を示す断面模式図である。
【図４】デュアルダマシンプロセスの一例を示す断面模式図である。
【図５】コンタクトホール形成方法の一例を示す断面模式図である。
【図６】スペーサ形成方法の一例を示す模式図である。
【図７】従来のデュアルダマシンプロセスの一例を示す断面模式図である。
【図８】従来のデュアルダマシンプロセスの一例を示す断面模式図である。
【図９】従来のコンタクトホール形成方法を示す断面模式図である。
【図１０】従来のスペーサ形成方法を示す断面模式図である。
【発明を実施するための形態】
【００２５】
本発明の半導体装置の製造方法は、エッチング工程で生成されるデポ物を除去するためのクリーニング方法として、水素単体ガスまたは窒素を含むガスでプラズマ処理を行うことを特徴とする。
【００２６】
本発明の半導体装置の製造方法に用いるプラズマ処理装置について説明する。なお、以下では、プラズマ処理装置を用いてデポ物を除去するために行う処理をドライクリーニングと称する。
【００２７】
図１はプラズマ処理装置の一構成例を示す模式図である。
【００２８】
図１に示すように、プラズマ処理装置は、ドライクリーニングを行うためのチャンバ１０と、チャンバ１０内に対向して設けられた下部電極１２および上部電極１４と、電極間にプラズマ放電を発生させるための下部ＲＦ電源１６および上部ＲＦ電源１８とを有する。下部ＲＦ電源１６が下部電極１２に接続され、上部ＲＦ電源１８が上部電極１４に接続されている。チャンバ１０の上部電極１２側にはガス導入管２０が接続され、導入管２０を介して各種ガスがチャンバ１０内に供給される。チャンバ１０の下部電極１４側には排気管２２が接続され、チャンバ１０内を所定の圧力にするための排気ポンプ（不図示）が排気管２２を介して接続されている。チャンバ１０にはウエハＷを出し入れするための蓋部（不図示）が設けられている。ドライクリーニングの際にはウエハＷが下部電極１４の上に載せられる。
【００２９】
また、プラズマ処理装置は、図に示していないが、チャンバ内真空度、チャンバ内ガス検出、ガス流量、およびＲＦ出力等についての各種センサを備えている。そして、各種処理を制御するためにコンピュータが設けられ、このコンピュータが各種センサの情報をモニタし、操作者が予め入力した処理条件にしたがって排気ポンプ、ガス流量、ＲＦ電源を制御する。また、ウエハをストックするためのカセットからチャンバ１０にウエハを入れたり、チャンバ１０からウエハを出してカセットに収納したりするための搬送ロボット（不図示）が設けられており、コンピュータがこの搬送ロボットを制御する。
【００３０】
図１に示したプラズマ処理装置の動作について簡単に説明する。
【００３１】
予めチャンバ１０内を所定の真空度に保っておく。操作者がウエハを収納したカセットをセットし、コンピュータの操作部からドライクリーニングの条件を入力した後、処理を開始する旨の指示を入力すると、プラズマ処理装置の蓋部が開かれ、続いて、搬送ロボットはカセットからウエハＷを抜き出してチャンバ１０内の下部電極１２の上に置く。蓋部を閉め、チャンバ１０内を所定の真空度まで排気する。チャンバ１０内が所定の真空度に達すると、ドライクリーニング用ガスを所定の流量でチャンバ１０に供給する。チャンバ１０内がドライクリーニング用ガスで所定の圧力になると、上部ＲＦ電源１８および下部ＲＦ電源１６をオンしてプラズマ放電を起こさせる。予め入力された時間経つと、２つのＲＦ電源をオフし、ドライクリーニング用ガスの供給を停止する。チャンバ１０内を再び所定の真空度まで排気した後、蓋部を開き、搬送ロボットがウエハＷをチャンバ１０内から取り出してカセットに収納する。
【００３２】
なお、図１に示したプラズマ処理装置は、デポ物除去のためのドライクリーニングに用いるものであるが、ＲＩＥ（反応性イオンエッチング：Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）装置も同様な構成であるため、エッチング処理を行うことも可能である。
（実施例１）
本実施例は、シングルダマシンプロセスにおいてエッチング処理で生成されるデポ物除去のためのドライクリーニングを行うものである。
【００３３】
ドライクリーニングを適用したシングルダマシンプロセスについて説明する。
【００３４】
図２はシングルダマシンプロセスでビアホールを形成する場合の一例を示す断面模式図である。
【００３５】
絶縁膜５２にＣｕ配線５０を形成した後、ＳｉＣＮ膜５４、ＳｉＯＣ膜５６およびＳｉＯ2膜６２を形成し、ＳｉＯ2膜６２上にビアホール用パターンのフォトレジストを形成する。ＳｉＣＮ膜５４はエッチングストッパ膜となる。そして、フォトレジストの上から異方性ドライエッチングを行って、ＳｉＯ2膜６２およびＳｉＯＣ膜５６に開口を形成し、フォトレジストを除去する（図２（ａ））。
【００３６】
その後、ＳｉＯ2膜６２をマスクにしてＳｉＣＮ膜５４に異方性ドライエッチングを行って、ビアホール６３を形成する（図２（ｂ））。そして、図２（ｂ）に示すように、Ｃｕ配線５０上面にはデポ物Ｐが生成される。
【００３７】
続いて、図１に示したプラズマ処理装置で、Ｎ2単体のガスを用いたプラズマ放電によるドライクリーニングを行う。ドライクリーニングの条件は、Ｎ2ガスの流量が４００〜１０００ｓｃｃｍであり、ＲＦ出力は上部電極側が４００〜１５００Ｗであり、下部電極側が１００〜５００Ｗである。チャンバ内圧力は１．３３〜５．３２Ｐａ（１０〜４０ｍＴｏｒｒ）であり、処理時間は５〜４０秒だった。
【００３８】
ドライクリーニング後にウエハを観察すると、図２（ｃ）に示すように、Ｃｕ配線５０の表面上にデポ物Ｐは見られなかった。その後、酸性溶液に浸すＷｅｔ処理を行う。Ｗｅｔ処理は、電気特性に影響を及ぼす微量の不純物をＣｕ表面から除去するためのものである。このＷｅｔ処理後にウエハを観察すると、Ｃｕ配線５０上にデポ物も表面荒れも見られなかった。
【００３９】
ドライクリーニングでは、Ｎ2単体ガスの代わりにＨ2単体ガスを用いてもデポ物を除去することが可能である。そして、Ｎ2＋イオンの物理的なスパッタリングによるものと、生成するＮラジカルがＣやＨと結合し、ＣＮ化合物またはＣＨ等の形で反応してデポ物が脱離すると考えられる。以下では、ドライクリーニングにＮ2単体ガスを用いる場合で説明する。
【００４０】
次に、配線用溝を形成する場合について簡単に説明する。図３はシングルダマシンプロセスで配線用溝を形成する場合の一例を示す断面模式図である。
【００４１】
ＳｉＯＣ膜５６に形成されたビアプラグ６８の上にＳｉＣＮ膜５８、ＳｉＯＣ膜６０およびＳｉＯ2膜６２を形成した後、図に示さないフォトレジストの上からＳｉＯ2膜６２およびＳｉＯＣ膜６０に異方性ドライエッチングを行って溝状開口を形成する。続いて、フォトレジストを除去し、図３（ａ）に示すように、ＳｉＯ2膜６２をマスクにしてＳｉＮ膜５８に異方性ドライエッチングを行って配線用溝６５を形成すると、ビアプラブ６８の上面にデポ物Ｐが生成される。その後、上記ドライクリーニングを行うことで、図３（ｂ）に示すように、ビアプラグ６８上のデポ物Ｐが除去される。
【００４２】
本実施例では、上述したように、シングルダマシンプロセスにおいて、Ｃｕ表面上でのデポ物を除去するとともに、Ｃｕ表面の荒れを抑制できる。また、Ｎ2ガスやＨ2ガスによるプロセスはＳｉＯＣ膜を酸化させないため、ｌｏｗ−ｋ膜材料のｋ値の変動を抑制する。さらに、Ｃｕ配線におけるバリアメタルの付着状態がよくなり、プラグと配線との接触抵抗が下がり、配線信頼性が向上する。
（実施例２）
本実施例は、デュアルダマシンプロセスにおいてエッチング処理で生成されるデポ物除去のためのドライクリーニングを行うものである。
【００４３】
ドライクリーニングを適用したデュアルダマシンプロセスについて説明する。
【００４４】
図４はデュアルダマシンプロセスの一例を示す断面模式図である。
【００４５】
図７（ａ）および（ｂ）で説明した方法と同様にして、ＳｉＣＮ膜５４の上にＳｉＯＣ膜５６からＳｉＯ2膜６２までの積層膜を形成し、この積層膜にビアプラグ用の開口を形成する。その後、ＳｉＯ2膜６２の上に配線用パターンのフォトレジスト６６を形成し、ＳｉＯ2膜６２およびＳｉＯＣ膜６０に異方性ドライエッチングを行って溝状開口を形成する（図４（ａ））。
【００４６】
さらに、フォトレジスト６６を除去した後、図４（ｂ）に示すように、ＳｉＯ2膜６２をマスクにしてＳｉＣＮ膜５４とＳｉＣＮ膜５８に異方性ドライエッチングを行って、配線用溝６９とビアホール６７を形成する。このとき、図４（ｂ）に示すように、Ｃｕ配線５０の上面にはデポ物Ｐが生成される。その後、図１に示したプラズマ処理装置で、実施例１で説明した条件のドライクリーニングを行う。ドライクリーニング後にウエハを観察すると、図４（ｃ）に示すように、Ｃｕ配線５０の表面上にデポ物Ｐは見られなかった。その後、酸性溶液に浸すＷｅｔ処理を行う。このＷｅｔ処理後にウエハを観察すると、実施例１と同様に、Ｃｕ配線５０上にデポ物も表面荒れも見られなかった。
【００４７】
本実施例では、上述したように、デュアルダマシンプロセスにおいて、Ｃｕ表面上でのデポ物の発生を防ぐとともに、Ｃｕ表面上の荒れを抑制できる。また、実施例１と同様に、ｌｏｗ−ｋ膜のｋ値の変動抑制、および配線信頼性の向上の効果がある。
（実施例３）
本実施例は、配線上にコンタクトホールを形成するプロセスにおいてエッチング処理で生成されるデポ物除去のためのドライクリーニングを行うものである。
【００４８】
コンタクトホール形成プロセスにドライクリーニングを適用した場合について説明する。ここでは、図１で説明したプラズマ処理装置でエッチングも行うものとする。
【００４９】
図５はコンタクトホール形成方法の一例を示す断面模式図である。
【００５０】
下地配線８８上にＳｉＮ膜７０、ＳｉＯ2膜７２を形成し、ＳｉＯ2膜７２上にコンタクト用パターンのフォトレジスト７４を形成する。続いて、図５（ａ）に示すように、フォトレジスト７４の上からＳｉＯ2膜７２に異方性ドライエッチングを行ってＳｉＯ2膜７２に開口を形成する。そして、図５（ａ）に示すようにＳｉＯ2膜６２の開口底部にはデポ物Ｐが生成される。
【００５１】
続いて、チャンバ１０からウエハを出さずに、実施例１で説明した条件のドライクリーニングを行うと、図５（ｂ）に示すように、デポ物が除去される。その後、Ｎ2単体ガスをチャンバ１０内から排気して、チャンバ１０内が所定の真空度に達してから、図５（ｃ）に示すように、ＳｉＮ膜７０に異方性ドライエッチングを行ってコンタクトホール７１を形成する。
【００５２】
本実施例では、酸化膜エッチングと窒化膜エッチングの間に、Ｎ2単体ガスを用いたドライクリーニングを行うことで、酸化膜エッチングの際に窒化膜表面に付着したデポ物をＮ2単体ガスによるプラズマ放電で除去し、窒化膜を開口でき、良好なコンタクト形状を得ることができる。
（実施例４）
本実施例は、ｐｏｌｙ−Ｓｉ電極にスペーサを形成する際のプロセスにおいてエッチング処理で生成されるデポ物除去のためのドライクリーニングを行うものである。
【００５３】
ドライクリーニングを適用したスペーサ形成プロセスについて説明する。ここでは、図１で説明したプラズマ処理装置でエッチングも行うものとする。
【００５４】
図６はスペーサ形成方法の一例を示す断面模式図である。図の上側が、断面図を示し、図の下側がｐｏｌｙ−Ｓｉ電極の上面図を示す。なお、図１０の場合と同様に、ｐｏｌｙ−Ｓｉ電極をゲート電極とするトランジスタのソース電極およびドレイン電極の拡散層を図に示すことを省略している。
【００５５】
図６（ａ）の断面図に示すように、Ｓｉ基板７６表面に形成されたゲート酸化膜７７上にｐｏｌｙ−Ｓｉ電極８０を形成し、ｐｏｌｙ−Ｓｉ電極８０を覆うようにＳｉＮ膜７８を形成する。そして、図６（ｂ）の断面図に示すように、ｐｏｌｙ−Ｓｉ電極８０上のＳｉＮ膜７８がちょうどなくなるまで異方性ドライエッチングを行って、ｐｏｌｙ−Ｓｉ電極８０の側壁にＳｉＮ膜７８を残す。その際、従来の場合と同様に、図６（ｂ）の上面図に示すように、ｐｏｌｙ−Ｓｉ電極８０の上面にデポ物Ｐが生成される。
【００５６】
続いて、チャンバ１０内からウエハを出さずに、実施例１で説明した条件のドライクリーニングを行うと、図６（ｃ）の上面図に示すように、ｐｏｌｙ−Ｓｉ電極８０の上面からデポ物Ｐが除去される。その後、Ｎ2単体ガスをチャンバ１０内から排気して、チャンバ１０内が所定の真空度に達してから、ｐｏｌｙ−Ｓｉ電極間の段差に残っているＳｉＮ膜７８をなくすためのＯ／Ｅを行って、図６（ｃ）の断面図に示すようにｐｏｌｙ−Ｓｉ電極８０の側壁にスペーサ８２を形成する。
【００５７】
なお、ドライクリーニングを図６（ｂ）の後ではなく図６（ｄ）のＯ／Ｅの後に行うことも考えられる。しかし、ｐｏｌｙ−Ｓｉ電極８０上面にデポ物が残ったままＯ／Ｅを行うと、デポ物がマスクとなってｐｏｌｙ−Ｓｉ電極８０上面のうちデポ物のない部位がエッチングされ、ｐｏｌｙ−Ｓｉ電極８０の上面が荒れてしまうことになる。そのため、ドライクリーニングをＯ／Ｅ前に行う方がよい。
【００５８】
また、電極はｐｏｌｙ−Ｓｉ電極に限らず、高融点金属シリサイド膜による電極でもよく、不純物拡散したｐｏｌｙ−Ｓｉ膜と高融点金属シリサイド膜との積層膜であってもよい。
【００５９】
本実施例では、ＳｉＮエッチバックの際に、ｐｏｌｙ−Ｓｉ電極直上で一旦ＳｉＮ膜のエッチングを終了し、続いて、Ｎ2単体ガスを用いてｐｏｌｙ−Ｓｉ電極上のデポ物をクリーニングし、さらに、オーバーエッチを行ってスペーサを形成している。以上の工程を、同一チャンバ内で連続処理することにより、高スループットを維持しつつ、残渣の無い良好な電極を形成できる。そのため、電極上に絶縁膜を介して配線が形成された場合にデポ物によって電極とビアプラグの接触抵抗が増大するという電気的特性の問題が起こるのを防げる。
【００６０】
本発明は、上述したように、Ｎ2単体ガスによるプラズマを用いた処理であれば、安価で、安全に上記ドライクリーニングを行うことができる。また、通常、プラズマ装置ではパージなどに窒素ガスが用いられているので、既存の設備でそのままＮ2ガスによるドライクリーニングを行うことが可能である。したがって、量産工場への導入が追加コスト無しで実施でき、量産性上非常に有利なプロセスである。
【００６１】
なお、実施例１および実施例２において、層間膜がポリアリルエーテル等からなる有機材料であってもよい。また、層間膜が、ＭＳＱ（ｍｅｔｈｙｌｓｉｌｓｅｓｑｕｉｏｘａｎｅ）またはＨＳＱ（ｈｙｄｒｏｇｅｎｓｉｌｓｅｓｑｕｉｏｘａｎｅ）等からなる無機材料や上述の有機材料に空孔を導入した膜であるポーラス系ｌｏｗ−ｋ材料であってもよい。ポーラス系ｌｏｗ−ｋ膜においては、従来のようにＯ2のプラズマ処理を行うと膜が酸化し、ｋ値が増大してしまう。実施例１と実施例２に示したＮ2単体ガスまたはＨ2単体ガスによる処理では、ポーラス系ｌｏｗ−ｋ膜が酸化しないため、ｋ値を一定に保つことができる。
【００６２】
また、実施例１から実施例４において、ドライクリーニングに用いるガスはＨ2またはＮ2の単体のガスに限らず、Ｎを含むガスを８０％以上含有する混合ガスであってもよい。この混合ガスは、例えば、Ｎ2／Ｈ2、Ｎ2／Ｏ2、Ｎ2／ＮＨ3、ＮＨ3／Ｏ2等である。Ｎ2／Ｈ2、Ｎ2／Ｏ2およびＮ2／ＮＨ3の場合では、窒素ガスが８０％以上であることを要する。ＮＨ3／Ｏ2については、Ｎを成分の一元素とするガスとなるＮＨ3を８０％以上含有していることを要する。Ｏ2等は、デポ物を除去する速度が速いという特徴がある。Ｎ2単体ガスは簡単に導入できるというメリットがある反面、やや処理速度が遅いというデメリットがある。
【００６３】
Ｎ2／Ｈ2混合ガスを用いた場合の実験結果について説明する。Ｎ2／Ｈ2混合ガスにおいて、Ｎ2濃度が１５％以上〜８０％未満であると、デポ物の剥離性が悪くデポ物がＣｕ上に残留してしまう。一方、Ｎ2濃度を８０％以上にすると、Ｃｕ上のデポ物が除去された。
【００６４】
上述の混合ガスに、Ｈｅ、Ｎｅ、あるいはＡｒをさらに混合した場合、これらの添加ガスがプラズマ中で解離しやすい性質を有するため、プラズマ密度の均一性改善の効果がある。その結果、Ｎ2単体ガスプラズマ処理に比較して、より均一性が向上し、処理速度が向上する。
【００６５】
また、配線およびプラグはＣｕに限らず、Ａｌ、Ｚｎ、Ｐｂ、Ｓｎ、Ｓｉ、Ｔｉ、およびＡｇ等の単体の金属でもよく、これらのうち複数の金属を含む合金などの混合物であってもよい。
【００６６】
さらに、Ｃｕ表面上の微量の不純物を除去するために用いたＷｅｔ処理は、酸性溶液による無機洗浄の場合に限らず、有機剥離液を用いて有機錯体の形で除去する有機洗浄であってもよい。
【符号の説明】
【００６７】
１０    チャンバ
１２    下部電極
１４    上部電極
１６    下部ＲＦ電源
１８    上部ＲＦ電源
５０    Ｃｕ配線
５２    絶縁膜
５４    ＳｉＣＮ膜
５６    ＳｉＯＣ膜
６２、７２    ＳｉＯ２膜
６３、６７    ビアホール
６４、６６、７４    フォトレジスト
６５、６９    配線用溝
６８    ビアプラグ
７０、７８    ＳｉＮ膜
７１    コンタクトホール
７６    Ｓｉ基板
７７    ゲート酸化膜
８０    ｐｏｌｙ−Ｓｉ電極
８２    スペーサ
【図１】
2010056574.tif 000003
【図２】
2010056574.tif 000004
【図３】
2010056574.tif 000005
【図４】
2010056574.tif 000006
【図５】
2010056574.tif 000007
【図６】
2010056574.tif 000008
【図７】
2010056574.tif 000009
【図８】
2010056574.tif 000010
【図９】
2010056574.tif 000011
【図１０】
2010056574.tif 000012