(57)【要約】【課題】微結晶シリコンを用いた薄膜トランジスタ基板において、基板の良否判断を確実に行う。【解決手段】微結晶シリコンを用いた薄膜トランジスタを備えた薄膜トランジスタ基板の検査装置６０ａであって、薄膜トランジスタのゲート電圧−ドレイン電流の特性を測定するための特性測定部Ｍと、特性測定部Ｍで測定されたゲート電圧−ドレイン電流の特性曲線のオフ電流部分におけるドレイン電流の大きさ、及びドレイン電流が最小のときのゲート電圧の大きさに基づいて、薄膜トランジスタの良否を判断するための良否判断部Ｊとを備えている。【選択図】図１
2010238997.tif 000002
【特許請求の範囲】
【請求項１】
微結晶シリコンを用いた薄膜トランジスタを備えた薄膜トランジスタ基板の検査方法であって、
上記薄膜トランジスタのゲート電圧−ドレイン電流の特性を測定する特性測定工程と、
上記特性測定工程で測定されたゲート電圧−ドレイン電流の特性曲線のオフ電流部分におけるドレイン電流の大きさ、及び該ドレイン電流が最小のときのゲート電圧の大きさに基づいて、上記薄膜トランジスタの良否を判断する良否判断工程とを備えることを特徴とする薄膜トランジスタ基板の検査方法。
【請求項２】
請求項１に記載された薄膜トランジスタ基板の検査方法において、
上記良否判断工程では、上記ゲート電圧−ドレイン電流の特性曲線のオフ電流部分において、上記特性曲線から導出されるサブスレッショルド係数の大きさに起因して所定のゲート電圧のときのドレイン電流が所定値以上となる場合を不良品となる第１モードとし、上記特性曲線から導出されるしきい値電圧の大きさに起因してドレイン電流が最小のときのゲート電圧が負の所定値以下となる場合を不良品となる第２モードとし、上記第１モード及び第２モードに該当しない場合を良品となる第３モードとすることを特徴とする薄膜トランジスタ基板の検査方法。
【請求項３】
微結晶シリコンを用いた薄膜トランジスタを備えた薄膜トランジスタ基板の検査装置であって、
上記薄膜トランジスタのゲート電圧−ドレイン電流の特性を測定するための特性測定部と、
上記特性測定部で測定されたゲート電圧−ドレイン電流の特性曲線のオフ電流部分におけるドレイン電流の大きさ、及び該ドレイン電流が最小のときのゲート電圧の大きさに基づいて、上記薄膜トランジスタの良否を判断するための良否判断部とを備えていることを特徴とする薄膜トランジスタ基板の検査装置。
【請求項４】
請求項３に記載された薄膜トランジスタ基板の検査装置において、
上記良否判断部は、上記ゲート電圧−ドレイン電流の特性曲線のオフ電流部分において、上記特性曲線から導出されるサブスレッショルド係数の大きさに起因して所定のゲート電圧のときのドレイン電流が所定値以上となる場合を不良品となる第１モードとし、上記特性曲線から導出されるしきい値電圧の大きさに起因してドレイン電流が最小のときのゲート電圧が負の所定値以下となる場合を不良品となる第２モードとし、上記第１モード及び第２モードに該当しない場合を良品となる第３モードとするプログラムを備えていることを特徴とする薄膜トランジスタ基板の検査装置。
【請求項５】
マトリクス状に規定された複数の表示領域、該各表示領域にマトリクス状に規定された複数の画素、該各画素にそれぞれ設けられた微結晶シリコンを用いた複数の画素用薄膜トランジスタ、及び該各表示領域毎に設けられ、上記各画素用薄膜トランジスタと同時に形成された複数の検査用薄膜トランジスタを備えた薄膜トランジスタ母基板を検査する検査装置と、
上記検査装置で検査された薄膜トランジスタ母基板、及び対向母基板を貼り合わせて、貼合体を作製する貼合装置と、
上記貼合装置で作製された貼合体を上記各表示領域毎に分断して、複数のパネルを作製する分断装置と、
上記分断装置で作製された複数のパネルの良否を選別する選別装置とを備えた表示パネルの製造装置であって、
上記検査装置は、上記各検査用薄膜トランジスタのゲート電圧−ドレイン電流の特性を測定するための特性測定部と、該特性測定部で測定されたゲート電圧−ドレイン電流の特性曲線のオフ電流部分におけるドレイン電流の大きさ、及び該ドレイン電流が最小のときのゲート電圧の大きさに基づいて、上記各検査用薄膜トランジスタの良否を判断するための良否判断部とを備え、
上記選別装置は、上記良否判断部で判断された結果に基づいて、上記分断装置で作成された複数のパネルの良否を選別することを特徴とする表示パネルの製造装置。
【請求項６】
マトリクス状に規定された複数の表示領域、該各表示領域にマトリクス状に規定された複数の画素、該各画素にそれぞれ設けられた微結晶シリコンを用いた複数の画素用薄膜トランジスタ、及び該各表示領域毎に設けられ、上記各画素用薄膜トランジスタと同時に形成された複数の検査用薄膜トランジスタを備えた薄膜トランジスタ母基板を検査する検査装置と、
上記検査装置で検査された薄膜トランジスタ母基板、及び対向母基板を貼り合わせて、貼合体を作製する貼合装置と、
上記貼合装置で作製された貼合体を上記各表示領域毎に分断して、複数のパネルを作製する分断装置とを備えた表示パネルの製造装置であって、
上記検査装置は、上記各検査用薄膜トランジスタのゲート電圧−ドレイン電流の特性を測定するための特性測定部と、該特性測定部で測定されたゲート電圧−ドレイン電流の特性曲線のオフ電流部分におけるドレイン電流の大きさ、及び該ドレイン電流が最小のときのゲート電圧の大きさに基づいて、上記各検査用薄膜トランジスタの良否を判断するための良否判断部とを備え、該良否判断部で判断された結果を上記薄膜トランジスタ母基板に表示するように構成され、
上記分断装置は、上記良否判断部で判断された結果に基づいて、上記作製された複数のパネルの良否を選別するよう構成されていることを特徴とする表示パネルの製造装置。
【請求項７】
請求項５又は６に記載された表示パネルの製造装置において、
上記良否判断部は、上記ゲート電圧−ドレイン電流の特性曲線のオフ電流部分において、上記特性曲線から導出されるサブスレッショルド係数の大きさに起因して所定のゲート電圧のときのドレイン電流が所定値以上となる場合を不良品となる第１モードとし、上記特性曲線から導出されるしきい値電圧の大きさに起因してドレイン電流が最小のときのゲート電圧が負の所定値以下となる場合を不良品となる第２モードとし、上記第１モード及び第２モードに該当しない場合を良品となる第３モードとするプログラムを備えていることを特徴とする表示パネルの製造装置。
【請求項８】
請求項７に記載された表示パネルの製造装置において、
上記検査装置は、上記複数の検査用薄膜トランジスタのうちの幾つかに対して、上記ゲート電圧−ドレイン電流の特性を測定し、該測定された各検査用薄膜トランジスタに対して、上記第１モード、第２モード又は第３モードを判断し、該判断された結果に基づいて、上記測定していない他の検査用薄膜トランジスタに対して、上記第１モード、第２モード又は第３モードを推定するように構成されていることを特徴とする表示パネルの製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ基板の検査方法及び検査装置、並びに表示パネルの製造装置に関し、特に、微結晶シリコンを用いた薄膜トランジスタ基板の検査方法及び検査装置、並びに表示パネルの製造装置に関するものである。
【背景技術】
【０００２】
微結晶シリコンを用いた薄膜トランジスタ（Thin Film Transistor、以下、「ＴＦＴ」と称する）は、アモルファスシリコンを用いたＴＦＴよりも高い移動度を得ることができると共に、プラズマＣＶＤ（Chemical Vapor Deposition）法により微結晶シリコンの薄膜を成膜することができるので、近年、注目されている。そして、この微結晶シリコンを用いたＴＦＴを備えたＴＦＴ基板は、例えば、それに対向して配置されるＣＦ（Color Filter）基板と、それらの両基板の間に封入される液晶層と共に、アクティブマトリクス駆動方式の液晶表示パネルを構成するものである。
【０００３】
例えば、特許文献１には、ＴＦＴ、ゲートドライバ部及びソースドライバを形成完成した時点でアレイ基板を分割することなく、アレイ基板の少なくとも１つの液晶表示パネル領域の四方を取り囲む位置に気密を保つパッキングが設けられた対向電極を有する対向電極板を圧着し、対向電極板とガラス基板との空間を減圧して液晶材料を注入し、液晶表示パネルの画質検査及び表示検査を行う、液晶表示装置の検査方法が開示されている。
【０００４】
また、特許文献２には、ＬＣＤ（Liquid Crystal Display）基板上のＴＦＴのドレインに正又は負の電圧を加えておき、ゲートにオン信号を加えて、このときのドレイン電流を測定し、次に、そのＴＦＴのドレイン電圧を変化させて、ゲートにオン信号を加え、このときのドレイン電流を測定し、２つの測定ドレイン電流を比較することにより、そのＴＦＴ画素の良否を判定する、ＬＣＤ基板上のＴＦＴ画素の検査方法が開示されている。
【０００５】
また、特許文献３には、ゲート電極に駆動電圧を印加したときの静電容量と駆動電圧を印加しないときの静電容量との差に基づき薄膜トランジスタの良否を判定する、半導体素子検査装置が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００２−１８１６６０号公報
【特許文献２】特開平４−２９２９４号公報
【特許文献３】特開平１１−２７４２６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、微結晶シリコンを用いたＴＦＴ基板及びそれを備えた液晶表示パネルの製造では、基板状態でのＴＦＴ特性検査において不良が検出されないで、パネル状態での点灯検査において不良が検出されることがある。
【０００８】
この原因について詳細に検討すると、従来のアモルファスシリコンを用いたＴＦＴ基板の製造では、ＴＦＴ特性検査において、例えば、特許文献２に記載された検査方法のように、ＴＦＴのオン電流の変化に基づいて、ＴＦＴの良否を判断すれば、良品と判断されたＴＦＴ基板を備えたパネルに対する後工程の点灯検査において、ＴＦＴの特性に起因する新たな不良がほぼ検出されないものの、微結晶シリコンを用いたＴＦＴ基板の製造では、ＴＦＴ特性検査において、ＴＦＴのオン電流の変化に基づいて、ＴＦＴの良否を判断しても、良品と判断されたＴＦＴ基板を備えたパネルに対する後工程の点灯検査において、ＴＦＴのオフ特性に起因する不良が検出され易い、という知見が得られた。
【０００９】
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、微結晶シリコンを用いた薄膜トランジスタ基板において、基板の良否判断を確実に行うことにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明は、薄膜トランジスタのオフ特性に基づいて、薄膜トランジスタの良否を判断するようにしたものである。
【００１１】
具体的に本発明に係る薄膜トランジスタ基板の検査方法は、微結晶シリコンを用いた薄膜トランジスタを備えた薄膜トランジスタ基板の検査方法であって、上記薄膜トランジスタのゲート電圧−ドレイン電流の特性を測定する特性測定工程と、上記特性測定工程で測定されたゲート電圧−ドレイン電流の特性曲線のオフ電流部分におけるドレイン電流の大きさ、及び該ドレイン電流が最小のときのゲート電圧の大きさに基づいて、上記薄膜トランジスタの良否を判断する良否判断工程とを備えることを特徴とする。
【００１２】
上記の方法によれば、特性測定工程において、微結晶シリコンを用いた薄膜トランジスタのゲート電圧−ドレイン電流の特性を測定した後に、良否判断工程において、特性測定工程で測定されたゲート電圧−ドレイン電流の特性曲線のオフ電流部分におけるドレイン電流の大きさに基づいて、薄膜トランジスタの良否を判断するので、例えば、サブスレッショルド係数が異常に大きい薄膜トランジスタが検出されると共に、ドレイン電流が最小のときのゲート電圧の大きさに基づいて、薄膜トランジスタの良否を判断するので、例えば、しきい値電圧が低い薄膜トランジスタが検出される。これにより、微結晶シリコンを用いた薄膜トランジスタのオフ特性に起因する不良が検出されるので、微結晶シリコンを用いた薄膜トランジスタ基板において、基板の良否判断を確実に行うことが可能になる。
【００１３】
上記良否判断工程では、上記ゲート電圧−ドレイン電流の特性曲線のオフ電流部分において、上記特性曲線から導出されるサブスレッショルド係数の大きさに起因して所定のゲート電圧のときのドレイン電流が所定値以上となる場合を不良品となる第１モードとし、上記特性曲線から導出されるしきい値電圧の大きさに起因してドレイン電流が最小のときのゲート電圧が負の所定値以下となる場合を不良品となる第２モードとし、上記第１モード及び第２モードに該当しない場合を良品となる第３モードとしてもよい。
【００１４】
上記の方法によれば、良否判断工程では、ゲート電圧−ドレイン電流の特性曲線のオフ電流部分において、所定のゲート電圧のときのドレイン電流が所定値以上となるようなサブスレッショルド係数が異常に大きい薄膜トランジスタを第１モード（不良品）とし、ドレイン電流が最小のときのゲート電圧が負の所定値以下となるようなしきい値電圧が低い薄膜トランジスタを第２モード（不良品）とし、第１モード及び第２モードに該当しない薄膜トランジスタを第３モード（良品）とするので、薄膜トランジスタのオフ特性に基づく薄膜トランジスタの良否が具体的に判断される。
【００１５】
また、本発明に係る薄膜トランジスタ基板の検査装置は、微結晶シリコンを用いた薄膜トランジスタを備えた薄膜トランジスタ基板の検査装置であって、上記薄膜トランジスタのゲート電圧−ドレイン電流の特性を測定するための特性測定部と、上記特性測定部で測定されたゲート電圧−ドレイン電流の特性曲線のオフ電流部分におけるドレイン電流の大きさ、及び該ドレイン電流が最小のときのゲート電圧の大きさに基づいて、上記薄膜トランジスタの良否を判断するための良否判断部とを備えていることを特徴とする。
【００１６】
上記の構成によれば、特性測定部において、微結晶シリコンを用いた薄膜トランジスタのゲート電圧−ドレイン電流の特性を測定した後に、良否判断部において、特性測定部で測定されたゲート電圧−ドレイン電流の特性曲線のオフ電流部分におけるドレイン電流の大きさに基づいて、薄膜トランジスタの良否を判断するので、例えば、サブスレッショルド係数が異常に大きい薄膜トランジスタが検出されると共に、ドレイン電流が最小のときのゲート電圧の大きさに基づいて、薄膜トランジスタの良否を判断するので、例えば、しきい値電圧が低い薄膜トランジスタが検出される。これにより、微結晶シリコンを用いた薄膜トランジスタのオフ特性に起因する不良が検出されるので、微結晶シリコンを用いた薄膜トランジスタ基板において、基板の良否判断を確実に行うことが可能になる。
【００１７】
上記良否判断部は、上記ゲート電圧−ドレイン電流の特性曲線のオフ電流部分において、上記特性曲線から導出されるサブスレッショルド係数の大きさに起因して所定のゲート電圧のときのドレイン電流が所定値以上となる場合を不良品となる第１モードとし、上記特性曲線から導出されるしきい値電圧の大きさに起因してドレイン電流が最小のときのゲート電圧が負の所定値以下となる場合を不良品となる第２モードとし、上記第１モード及び第２モードに該当しない場合を良品となる第３モードとするプログラムを備えていてもよい。
【００１８】
上記の構成によれば、良否判断部では、ゲート電圧−ドレイン電流の特性曲線のオフ電流部分において、所定のゲート電圧のときのドレイン電流が所定値以上となるようなサブスレッショルド係数が異常に大きい薄膜トランジスタを第１モード（不良品）とし、ドレイン電流が最小のときのゲート電圧が負の所定値以下となるようなしきい値電圧が低い薄膜トランジスタを第２モード（不良品）とし、第１モード及び第２モードに該当しない薄膜トランジスタを第３モード（良品）とするプログラムが実行されるので、薄膜トランジスタのオフ特性に基づく薄膜トランジスタの良否が具体的に判断される。ここで、上記のようなプログラムは、フレキシブルディスクやＣＤ−ＲＯＭなどのコンピュータ読み取り可能な記録媒体に記録されたものがコンピュータにインストールされ、あるいは、オンラインでコンピュータにダウンロードされることによりコンピュータで実行可能な状態となる。
【００１９】
また、本発明に係る表示パネルの製造装置は、マトリクス状に規定された複数の表示領域、該各表示領域にマトリクス状に規定された複数の画素、該各画素にそれぞれ設けられた微結晶シリコンを用いた複数の画素用薄膜トランジスタ、及び該各表示領域毎に設けられ、上記各画素用薄膜トランジスタと同時に形成された複数の検査用薄膜トランジスタを備えた薄膜トランジスタ母基板を検査する検査装置と、上記検査装置で検査された薄膜トランジスタ母基板、及び対向母基板を貼り合わせて、貼合体を作製する貼合装置と、上記貼合装置で作製された貼合体を上記各表示領域毎に分断して、複数のパネルを作製する分断装置と、上記分断装置で作製された複数のパネルの良否を選別する選別装置とを備えた表示パネルの製造装置であって、上記検査装置は、上記各検査用薄膜トランジスタのゲート電圧−ドレイン電流の特性を測定するための特性測定部と、該特性測定部で測定されたゲート電圧−ドレイン電流の特性曲線のオフ電流部分におけるドレイン電流の大きさ、及び該ドレイン電流が最小のときのゲート電圧の大きさに基づいて、上記各検査用薄膜トランジスタの良否を判断するための良否判断部とを備え、上記選別装置は、上記良否判断部で判断された結果に基づいて、上記分断装置で作成された複数のパネルの良否を選別することを特徴とする。
【００２０】
上記の構成によれば、薄膜トランジスタ母基板には、複数の表示領域がマトリクス状に規定され、各表示領域には、複数の画素がマトリクス状に規定され、各画素には、微結晶シリコンを用いた画素用薄膜トランジスタが設けられている。ここで、薄膜トランジスタ母基板には、画素用薄膜トランジスタと同時に形成された検査用薄膜トランジスタが各表示領域毎に設けられているので、各表示領域に設けられた複数の画素用薄膜トランジスタを代表して各検査用薄膜トランジスタを検査することにより、各表示領域内の全ての画素用薄膜トランジスタの形成状態（出来映え）が把握される。そして、検査装置では、特性測定部において、検査用薄膜トランジスタのゲート電圧−ドレイン電流の特性を測定した後に、良否判断部において、特性測定部で測定されたゲート電圧−ドレイン電流の特性曲線のオフ電流部分におけるドレイン電流の大きさに基づいて、検査用薄膜トランジスタの良否を判断するので、例えば、サブスレッショルド係数が異常に大きい検査用薄膜トランジスタが検出されると共に、ドレイン電流が最小のときのゲート電圧の大きさに基づいて、検査用薄膜トランジスタの良否を判断するので、例えば、しきい値電圧が低い検査用薄膜トランジスタが検出される。これにより、検査用薄膜トランジスタのオフ特性を介して、微結晶シリコンを用いた画素用薄膜トランジスタのオフ特性に起因する不良が検出されるので、微結晶シリコンを用いた薄膜トランジスタ母基板において、各表示領域毎に基板の良否判断を確実に行うことが可能になる。その後、貼合装置において、検査装置で検査された薄膜トランジスタ母基板、及び対向母基板を貼り合わせて貼合体を作製し、分断装置において、貼合装置で作製された貼合体を各表示領域毎に分断して複数のパネルを作製し、選別装置において、分断装置で作製された複数のパネルの良否を良否判断部で判断された各表示領域毎の結果に基づいて選別することにより、良品の表示パネルが製造される。
【００２１】
また、本発明に係る表示パネルの製造装置は、マトリクス状に規定された複数の表示領域、該各表示領域にマトリクス状に規定された複数の画素、該各画素にそれぞれ設けられた微結晶シリコンを用いた複数の画素用薄膜トランジスタ、及び該各表示領域毎に設けられ、上記各画素用薄膜トランジスタと同時に形成された複数の検査用薄膜トランジスタを備えた薄膜トランジスタ母基板を検査する検査装置と、上記検査装置で検査された薄膜トランジスタ母基板、及び対向母基板を貼り合わせて、貼合体を作製する貼合装置と、上記貼合装置で作製された貼合体を上記各表示領域毎に分断して、複数のパネルを作製する分断装置とを備えた表示パネルの製造装置であって、上記検査装置は、上記各検査用薄膜トランジスタのゲート電圧−ドレイン電流の特性を測定するための特性測定部と、該特性測定部で測定されたゲート電圧−ドレイン電流の特性曲線のオフ電流部分におけるドレイン電流の大きさ、及び該ドレイン電流が最小のときのゲート電圧の大きさに基づいて、上記各検査用薄膜トランジスタの良否を判断するための良否判断部とを備え、該良否判断部で判断された結果を上記薄膜トランジスタ母基板に表示するように構成され、上記分断装置は、上記良否判断部で判断された結果に基づいて、上記作製された複数のパネルの良否を選別するよう構成されていることを特徴とする。
【００２２】
上記の構成によれば、薄膜トランジスタ母基板には、複数の表示領域がマトリクス状に規定され、各表示領域には、複数の画素がマトリクス状に規定され、各画素には、微結晶シリコンを用いた画素用薄膜トランジスタが設けられている。ここで、薄膜トランジスタ母基板には、画素用薄膜トランジスタと同時に形成された検査用薄膜トランジスタが各表示領域毎に設けられているので、各表示領域に設けられた複数の画素用薄膜トランジスタを代表して各検査用薄膜トランジスタを検査することにより、各表示領域内の全ての画素用薄膜トランジスタの形成状態（出来映え）が把握される。そして、検査装置では、特性測定部において、検査用薄膜トランジスタのゲート電圧−ドレイン電流の特性を測定した後に、良否判断部において、特性測定部で測定されたゲート電圧−ドレイン電流の特性曲線のオフ電流部分におけるドレイン電流の大きさに基づいて、検査用薄膜トランジスタの良否を判断するので、例えば、サブスレッショルド係数が異常に大きい検査用薄膜トランジスタが検出されると共に、ドレイン電流が最小のときのゲート電圧の大きさに基づいて、検査用薄膜トランジスタの良否を判断するので、例えば、しきい値電圧が低い検査用薄膜トランジスタが検出され、その判断された各表示領域毎の結果が薄膜トランジスタ母基板に表示される。これにより、検査用薄膜トランジスタのオフ特性を介して、微結晶シリコンを用いた画素用薄膜トランジスタのオフ特性に起因する不良が検出されるので、微結晶シリコンを用いた薄膜トランジスタ母基板において、各表示領域毎に基板の良否判断を確実に行うことが可能になる。その後、貼合装置において、検査装置で検査された薄膜トランジスタ母基板、及び対向母基板を貼り合わせて貼合体を作製し、分断装置において、貼合装置で作製された貼合体を各表示領域毎に分断して複数のパネルを作製し、作製された複数のパネルの良否を良否判断部で判断された各表示領域毎の結果に基づいて選別することにより、良品の表示パネルが製造される。
【００２３】
上記良否判断部は、上記ゲート電圧−ドレイン電流の特性曲線のオフ電流部分において、上記特性曲線から導出されるサブスレッショルド係数の大きさに起因して所定のゲート電圧のときのドレイン電流が所定値以上となる場合を不良品となる第１モードとし、上記特性曲線から導出されるしきい値電圧の大きさに起因してドレイン電流が最小のときのゲート電圧が負の所定値以下となる場合を不良品となる第２モードとし、上記第１モード及び第２モードに該当しない場合を良品となる第３モードとするプログラムを備えていてもよい。
【００２４】
上記の構成によれば、良否判断部では、ゲート電圧−ドレイン電流の特性曲線のオフ電流部分において、所定のゲート電圧のときのドレイン電流が所定値以上となるようなサブスレッショルド係数が異常に大きい検査用薄膜トランジスタを第１モード（不良品）とし、ドレイン電流が最小のときのゲート電圧が負の所定値以下となるようなしきい値電圧が低い検査用薄膜トランジスタを第２モード（不良品）とし、第１モード及び第２モードに該当しない検査用薄膜トランジスタを第３モード（良品）とするプログラムが実行されるので、検査用薄膜トランジスタのオフ特性に基づく検査用薄膜トランジスタ及び画素用薄膜トランジスタの良否が具体的に判断される。ここで、上記のようなプログラムは、フレキシブルディスクやＣＤ−ＲＯＭなどのコンピュータ読み取り可能な記録媒体に記録されたものがコンピュータにインストールされ、あるいは、オンラインでコンピュータにダウンロードされることによりコンピュータで実行可能な状態となる。
【００２５】
上記検査装置は、上記複数の検査用薄膜トランジスタのうちの幾つかに対して、上記ゲート電圧−ドレイン電流の特性を測定し、該測定された各検査用薄膜トランジスタに対して、上記第１モード、第２モード又は第３モードを判断し、該判断された結果に基づいて、上記測定していない他の検査用薄膜トランジスタに対して、上記第１モード、第２モード又は第３モードを推定するように構成されていてもよい。
【００２６】
上記の構成によれば、検査装置が、実際に測定していない他の検査用薄膜トランジスタに対して、第１モード、第２モード又は第３モードを推定するように構成されているので、全ての検査用薄膜トランジスタの特性を測定する場合よりも、検査用薄膜トランジスタの良否が短時間で判断される。
【発明の効果】
【００２７】
本発明によれば、薄膜トランジスタのオフ特性に基づいて、薄膜トランジスタの良否を判断するので、微結晶シリコンを用いた薄膜トランジスタ基板において、基板の良否判断を確実に行うことができる。
【図面の簡単な説明】
【００２８】
【図１】実施形態１に係る液晶表示パネル製造装置１００ａの概略構成図である。
【図２】液晶表示パネル製造装置１００ａを構成する選別装置９０の概略構成図である。
【図３】ＴＦＴ母基板１２０の平面図である。
【図４】ＴＦＴ母基板１２０を構成する各ＴＦＴ基板２０の平面図である。
【図５】ＴＦＴ基板２０（ＴＦＴ母基板１２０）の各画素Ｐを拡大した平面図である。
【図６】図５中のVI−VI線に沿ったＴＦＴ基板２０（ＴＦＴ母基板１２０）及びＴＦＴ母基板１２０を備えた貼合体１４０の断面図である。
【図７】ＴＦＴ母基板１２０を構成する各ＴＦＴ基板２０に形成されたＴＥＧ領域２１の平面図である。
【図８】ＴＥＧ２１を構成する検査用ＴＦＴ５ｂの断面図である。
【図９】検査用ＴＦＴ５ｂのゲート電圧−ドレイン電流の特性曲線を示すグラフである。
【図１０】液晶表示パネル製造装置１００ａを構成する検査装置６０ａの良否判断部Ｊに内蔵されたプログラムのフローチャートである。
【図１１】液晶表示パネル製造装置１００ａを用いて製造された液晶表示パネル４０の断面図である。
【図１２】実施形態２に係る液晶表示パネル製造装置１００ｂの概略構成図である。
【図１３】液晶表示パネル製造装置１００ｂを構成する検査装置６０ｂの良否推定部Ｅに内蔵されたプログラムのフローチャートである。
【図１４】検査装置６０ｂの特性測定部Ｍで測定されたＴＦＴ母基板１２０ａにおけるモードの面内分布の例を示す平面図である。
【図１５】図１４の測定結果に基づいて検査装置６０ｂの良否推定部Ｅで推定されたＴＦＴ母基板１２０ａにおけるモードの面内分布を示す平面図である。
【図１６】検査装置６０ｂの特性測定部Ｍで測定されたＴＦＴ母基板１２０ｂにおけるモードの面内分布の他の例を示す平面図である。
【図１７】図１６の測定結果に基づいて検査装置６０ｂの良否推定部Ｅで推定されたＴＦＴ母基板１２０ｂにおけるモードの面内分布を示す平面図である。
【発明を実施するための形態】
【００２９】
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。
【００３０】
《発明の実施形態１》
図１〜図１１は、本発明に係るＴＦＴ基板の検査方法及び検査装置、並びに表示パネルの製造装置の実施形態１を示している。なお、本実施形態では、表示パネルの製造装置として、液晶表示パネルを製造するための液晶表示パネル製造装置を例示する。
【００３１】
まず、本実施形態の液晶表示パネル製造装置について説明する。ここで、図１は、本実施形態の液晶表示パネル製造装置１００ａの概略構成図であり、図２は、液晶表示パネル製造装置１００ａを構成する選別装置９０の概略構成図である。
【００３２】
液晶表示パネル製造装置１００ａは、図１に示すように、後述するＴＦＴ母基板１２０を検査するための検査装置６０ａと、検査装置６０ａで検査されたＴＦＴ母基板１２０及び後述する対向母基板１３０を貼り合わせることにより貼合体１４０を作製するための貼合装置７０と、貼合装置７０で作製された貼合体１４０を分断することにより複数のパネル４０ｅを作製するための分断装置８０ａと、分断装置８０ａで作製された複数のパネル４０ｅの良否を選別するための選別装置９０とを備えている。
【００３３】
検査装置６０ａは、図１に示すように、後述する検査用ＴＦＴ５ｂのゲート電圧（Ｖｇ）−ドレイン電流（Ｉｄ）の特性を測定するための特性測定部Ｍと、特性測定部Ｍで測定されたＶｇ−Ｉｄの特性曲線に基づいて検査用ＴＦＴ５ｂの良否を判断するための良否判断部Ｊとを備えている。ここで、良否判断部Ｊには、後述するように、検査用ＴＦＴ５ｂの良否を判断するためのプログラム（図１０のフローチャート参照）が内蔵されている。
【００３４】
貼合装置７０は、検査装置６０ａから搬入されたＴＦＴ母基板１２０と、別途搬入された対向母基板１３０とを、両基板の各表示領域Ｄが重なり合うように、複数の枠状のシール材を介して貼り合わせた後に、加熱やＵＶ光の照射などにより各シール材を硬化させるように構成されている。
【００３５】
分断装置８０ａは、貼合装置７０から搬入された貼合体１４０を構成するＴＦＴ母基板１２０及び対向母基板１３０の各表面に線状のクラックを形成するためのスクライブ部（不図示）と、そのスクライブ部で形成されたクラックに沿ってＴＦＴ母基板１２０及び対向母基板１３０をブレークするためのブレーク部（不図示）とを備えている。
【００３６】
選別装置９０は、図２に示すように、分断装置８０ａから搬入された複数のパネル４０ｅを順次搬送するための選別ライン９１と、選別ライン９１から搬入された各パネル４０ｅを検査装置６０ａの良否判断部Ｊで判断された結果に基づいて、良品と不良品とに選別するための選別ユニット９２と、検査装置６０ａの良否判断部Ｊで判断された結果のデータを選別ユニット９２に供給するための計算ユニット９４と、選別ユニット９２で選別された良品のパネル４０ａを後工程（液晶注入工程）に搬送するための良品ライン９３と、選別ユニット９２のパネル載置面を傾斜させることによって、選別ユニット９２で選別された不良品のパネル４０ｂ及び４０ｃを内部に収容するための不良品収容箱９５とを備えている。
【００３７】
次に、検査装置６０ａで検査されるＴＦＴ母基板１２０について説明する。ここで、図３は、ＴＦＴ母基板１２０の平面図であり、図４は、ＴＦＴ母基板１２０を構成する各ＴＦＴ基板２０の平面図である。また、図５は、ＴＦＴ基板２０（ＴＦＴ母基板１２０）の各画素Ｐを拡大した平面図であり、図６は、図５中のVI−VI線に沿ったＴＦＴ基板２０（ＴＦＴ母基板１２０）及びＴＦＴ母基板１２０を備えた貼合体１４０の断面図である。さらに、図７は、ＴＦＴ母基板１２０を構成する各ＴＦＴ基板２０に形成されたＴＥＧ（Test Element Group）領域２１の平面図であり、図８は、ＴＥＧ領域２１を構成する検査用ＴＦＴ５ｂの断面図である。
【００３８】
ＴＦＴ母基板１２０には、図３に示すように、各々、ＴＦＴ基板２０を構成する複数の表示領域Ｄが、例えば、３行×５列のマトリクス状に規定されている。そして、ＴＦＴ母基板１２０には、図４に示すように、各ＴＦＴ基板２０に隣接して、ＴＥＧ領域２１が設けられている。
【００３９】
ＴＦＴ母基板１２０は、各表示領域Ｄにおいて、図５及び図６に示すように、絶縁基板１１０ａ上に互いに平行に延びるように設けられた複数のゲート線１１ａと、各ゲート線１１ａの間に互いに平行に延びるように設けられた複数の容量線１１ｂと、各ゲート線１１ａ及び各容量線１１ｂを覆うように設けられたゲート絶縁膜１２と、ゲート絶縁膜１２上に各ゲート線１１ａと直交する方向に互いに平行に延びるように設けられた複数のソース線１５ａと、各ゲート線１１ａ及び各ソース線１５ａの交差部分にそれぞれ設けられた複数の画素用ＴＦＴ５ａと、各画素用ＴＦＴ５ａ及び各ソース線１５ａを覆うように設けられた層間絶縁膜１６と、層間絶縁膜１６上にマトリクス状に設けられた複数の画素電極１７と、各画素電極１７を覆うように設けられた配向膜（不図示）とを備えている。ここで、各画素電極１７は、画像の最小単位である画素Ｐを構成している。
【００４０】
画素用ＴＦＴ５ａは、図５及び図６に示すように、各ゲート線１１ａの側方に突出した部分であるゲート電極１１ａａと、ゲート電極１１ａａを覆うように設けられたゲート絶縁膜１２と、ゲート絶縁膜１２上でゲート電極１１ａａに対応する位置に島状に設けられた半導体層Ｓａと、半導体層Ｓａ上で互いに対峙するように設けられたソース電極１５ａａ及びドレイン電極１５ｂとを備えている。ここで、ソース電極１５ａａは、図５に示すように、各ソース線１５ａの側方に突出した部分である。また、ドレイン電極１５ｂは、図５に示すように、容量線１１ｂに重なる領域まで延設されることにより補助容量を構成すると共に、容量線１１ｂ上で層間絶縁膜１６に形成されたコンタクトホールを介して画素電極１７に接続されている。さらに、半導体層Ｓａは、図６に示すように、チャネル領域を有する微結晶シリコン層１３ａと、微結晶シリコン層１３ａのチャネル領域が露出するように設けられたｎ＋アモルファスシリコン層１４ａとを備えている。
【００４１】
ＴＥＧ領域２１は、図７及び図８に示すように、画素用ＴＦＴ５ａと同時に同様な構成で形成された検査用ＴＦＴ５ｂと、検査用ＴＦＴ５ｂのゲート電極１１ｃ、ソース電極１５ｃ及びドレイン電極１５ｄからそれぞれ引き出されたゲート端子６、ソース端子７及びドレイン端子８とを備えている。ここで、検査用ＴＦＴ５ｂの半導体層Ｓｂは、図８に示すように、チャネル領域を有する微結晶シリコン層１３ｂと、微結晶シリコン層１３ｂのチャネル領域が露出するように設けられたｎ＋アモルファスシリコン層１４ｂとを備えている。
【００４２】
次に、液晶表示パネル製造装置１００ａを用いて、液晶表示パネル４０を製造する方法について説明する。ここで、図９は、検査用ＴＦＴ５ｂのＶｇ−Ｉｄの特性曲線を示すグラフである。また、図１０は、液晶表示パネル製造装置１００ａを構成する検査装置６０ａの良否判断部Ｊに内蔵されたプログラムのフローチャートである。さらに、図１１は、液晶表示パネル製造装置１００ａを用いて製造された液晶表示パネル４０の断面図である。なお、本実施形態の製造方法は、ＴＦＴ母基板作製工程、対向母基板作製工程、ＴＦＴ検査工程、貼合工程、分断工程、選別工程及び液晶注入工程を備える。
【００４３】
＜ＴＦＴ母基板作製工程＞
まず、ガラス基板などの絶縁基板１１０ａの基板全体に、スパッタリング法により、例えば、チタン膜、アルミニウム膜及びチタン膜などを順に成膜し、その後、フォトリソグラフィによりパターニングして、各パネル単位（表示領域Ｄ）毎に、ゲート線１１ａ、ゲート電極１１ａａ及び１１ｃ、並びに容量線１１ｂを厚さ４０００Å程度に形成する。
【００４４】
続いて、ゲート線１１ａ、ゲート電極１１ａａ及び１１ｃ、並びに容量線１１ｂが形成された基板全体に、プラズマＣＶＤ（Chemical Vapor Deposition）法により、例えば、窒化シリコン膜などを成膜し、ゲート絶縁膜１２を厚さ４０００Å程度に形成する。
【００４５】
さらに、ゲート絶縁膜１２が形成された基板全体に、プラズマＣＶＤ法により、例えば、微結晶シリコン膜、及びリンがドープされたｎ＋アモルファスシリコン膜を連続して成膜し、その後、各パネル単位毎に、フォトリソグラフィによりゲート電極１１ａａ及び１１ｃ上に島状にパターニングして、厚さ２０００Å程度の微結晶シリコン層、及び厚さ５００Å程度のｎ＋アモルファスシリコン層が積層された半導体層形成層を形成する。
【００４６】
そして、上記半導体層形成層が形成された基板全体に、スパッタリング法により、例えば、アルミニウム膜及びチタン膜などを成膜し、その後、フォトリソグラフィによりパターニングして、各パネル単位毎に、ソース線１５ａ、ソース電極１５ａａ及び１５ｃ、並びにドレイン電極１５ｂ及び１５ｄを厚さ２０００Å程度に形成する。
【００４７】
続いて、ソース電極１５ａａ及び１５ｃ並びにドレイン電極１５ｂ及び１５ｄをマスクとして上記半導体層形成層のｎ＋アモルファスシリコン層をエッチングすることにより、チャネル領域をパターニングして、各パネル単位毎に、微結晶シリコン層１３ａとｎ＋アモルファスシリコン層１４ａとにより構成された半導体層Ｓａ及びそれを備えた画素用ＴＦＴ５ａ、並びに微結晶シリコン層１３ｂとｎ＋アモルファスシリコン層１４ｂとにより構成された半導体層Ｓｂ及びそれを備えた検査用ＴＦＴ５ｂを形成する。
【００４８】
さらに、画素用ＴＦＴ５ａ及び検査用ＴＦＴ５ｂが形成された基板全体に、スピンコート法により、例えば、アクリル系の感光性樹脂を塗布し、その塗布された感光性樹脂をフォトマスクを介して露光した後に、現像することにより、各パネル単位毎に、ドレイン電極１５ｂ上にコンタクトホールを有する層間絶縁膜１６を厚さ２μｍ程度に形成する。
【００４９】
そして、層間絶縁膜１６上の基板全体に、スパッタリング法により、例えば、ＩＴＯ（Indium Tin Oxide）膜を成膜し、その後、フォトリソグラフィによりパターニングして、各パネル単位毎に、画素電極１７を厚さ１０００Å程度に形成する。
【００５０】
最後に、画素電極１７が形成された基板全体に、印刷法によりポリイミド樹脂を塗布し、その後、ラビング処理を行って、配向膜を厚さ１０００Å程度に形成する。
【００５１】
以上のようにして、ＴＦＴ母基板１２０を作製することができる。
【００５２】
＜対向母基板作製工程＞
まず、ガラス基板などの絶縁基板１１０ｂの基板全体に、スピンコート法により、例えば、カーボンなどの微粒子が分散されたアクリル系の感光性樹脂を塗布し、その塗布された感光性樹脂をフォトマスクを介して露光した後に、現像することにより、各パネル単位毎に、ブラックマトリクス２１を厚さ１．５μｍ程度に形成する。
【００５３】
続いて、ブラックマトリクス２１が形成された基板上に、例えば、赤、緑又は青に着色されたアクリル系の感光性樹脂を塗布し、その塗布された感光性樹脂をフォトマスクを介して露光した後に、現像することによりパターニングして、各パネル単位毎に、選択した色の着色層（例えば、赤色層）を厚さ２．０μｍ程度に形成する。さらに、他の２色についても同様な工程を繰り返して、各パネル単位毎に、他の２色の着色層（例えば、緑色層及び青色層）を厚さ２．０μｍ程度に形成して、カラーフィルタ２２を形成する。
【００５４】
さらに、カラーフィルタ２２が形成された基板上に、スパッタリング法により、例えば、ＩＴＯ膜を成膜して、各パネル単位毎に、共通電極２３を厚さ１５００Å程度に形成する。
【００５５】
その後、共通電極２３が形成された基板全体に、スピンコート法により、フェノールノボラック系の感光性樹脂を塗布し、その塗布された感光性樹脂をフォトマスクを介して露光した後に、現像することにより、各パネル単位毎に、フォトスペーサ（不図示）を厚さ４μｍ程度に形成する。
【００５６】
最後に、上記フォトスペーサが形成された基板全体に、印刷法によりポリイミド系樹脂を塗布し、その後、ラビング処理を行って、配向膜を厚さ１０００Å程度に形成する。
【００５７】
以上のようにして、対向母基板１３０を作製することができる。
【００５８】
＜ＴＦＴ検査工程＞
まず、上記ＴＦＴ母基板作製工程で形成されたＴＦＴ母基板１２０を検査装置６０ａの特性測定部Ｍに載置した後に、ＴＦＴ母基板１２０の各ＴＥＧ領域２１のゲート端子６、ソース端子７及びドレイン端子８に検査用プローブを当接して、ソース端子７を接地し、ゲート端子６に−３０Ｖ〜＋３０Ｖを０．５Ｖ刻みで印加するＤＣ（Direct Current）信号を入力し、ドレイン端子８に０．１Ｖ及び１０ＶのＤＣ信号を入力することにより、各検査用ＴＦＴ５ｂのＶｇ−Ｉｄ特性を測定する（特性測定工程）。
【００５９】
続いて、上記特性測定工程でＶｇ−Ｉｄ特性が測定されたＴＦＴ母基板１２０を良否判断部Ｊに搬送し、その搬送されたＴＦＴ母基板１２０の各検査用ＴＦＴ５ｂのＶｇ−Ｉｄの特性曲線（図９のグラフ参照）のオフ電流部分において、サブスレッショルド係数（Ｓ値）の大きさに起因して、所定のゲート電圧のときのドレイン電流が所定値以上となる場合（例えば、Ｖｇ＝−３Ｖのとき、Ｉｄ≧５×１０−９以上、図１０のフローチャート参照）を不良品となる第１モード（Ｃモード）とし、しきい値電圧（Ｖｔｈ）の大きさ（低下）に起因してドレイン電流が最小のときのゲート電圧が負の所定値以下となる場合（例えば、ＩｄＭｉｎとなるＶｇ≦−３Ｖ、図１０のフローチャート参照）を不良品となる第２モード（Ｂモード）とし、第１モード（Ｃモード）及び第２モード（Ｂモード）に該当しない場合を良品となる第３モード（Ａモード）とするように、各検査用ＴＦＴ５ｂの良否を判断する（良否判断工程）。ここで、Ａモード及びＢモードのＳ値は、例えば、２Ｖ〜２．５Ｖ程度であり、ＣモードのＳ値は、例えば、３Ｖ〜４Ｖ程度である。また、ＡモードのＶｔｈは、例えば、３．５Ｖ程度であり、Ｂモード及びＣモードのＶｔｈは、例えば、１．０Ｖ程度である。
【００６０】
＜貼合工程＞
まず、例えば、上記対向母基板作製工程で作製された対向母基板１３０の各表示領域Ｄの周囲に、スクリーン印刷により、熱硬化性エポキシ樹脂などからなるシール材を液晶注入口の部分を欠いた枠状パターンに印刷する。
【００６１】
続いて、上記シール材が印刷された対向母基板１３０及び上記ＴＦＴ検査工程で検査されたＴＦＴ母基板１２０を貼合装置７０に搬入して、その搬入されたＴＦＴ母基板１２０及び対向母基板１３０を互いの各表示領域Ｄが重なり合うように貼り合わせた後に、加熱によりＴＦＴ母基板１２０及び対向母基板１３０の間のシール材を硬化させることにより、貼合体１４０を作製する。
【００６２】
＜分断工程＞
まず、上記貼合工程で作製された貼合体１４０を分断装置８０ａに搬入して、その搬入された貼合体１４０のＴＦＴ母基板１２０の表面において、各ＴＦＴ基板構成部（２０）の周囲に沿って、例えば、円盤状の分断刃の刃先を当接させながら、その分断刃を転動させることにより、線状のクラックを形成すると共に、そのクラックを厚さ方向に成長させることにより、ＴＦＴ母基板１２０を各表示領域Ｄ毎に分断して、ＴＦＴ基板２０（図１１参照）を作製する。なお、図１１において、符号１０ａは、大判の絶縁基板１１０ａを各パネル単位毎に分断した絶縁基板である。
【００６３】
続いて、ＴＦＴ母基板１２０が分断された貼合体１４０を表裏反転させた後に、対向母基板１３０の外表面において、各対向基板構成部（３０）の周囲に沿って、例えば、上記分断刃の刃先を当接させながら、その分断刃を転動させることにより、線状のクラックを形成すると共に、そのクラックを厚さ方向に成長させることにより、対向母基板１３０を各表示領域Ｄ毎に分断して、対向基板３０（図１１参照）を作製する。なお、図１１において、符号１０ｂは、大判の絶縁基板１１０ｂを各パネル単位毎に分断した絶縁基板である。
【００６４】
以上のようにして、液晶材料が注入されていない空の複数のパネル４０ｅを作製することができる。
【００６５】
＜選別工程＞
上記分断工程で作製された複数のパネル４０ｅを選別装置９０の選別ライン９１を介して選別ユニット９２に順次搬入した後に、選別ユニット９２において、その搬入された各パネル４０ｅを検査装置６０ａの良否判断部Ｊで判断された結果に基づいて、Ａモード（良品）、Ｂモード（不良品）及びＣモード（不良品）に選別する。ここで、図２に示すように、Ａモードに選別されたパネル４０ａは、良品ライン９３に搬送され、Ｂモード及びＣモードにそれぞれ選別されたパネル４０ｂ及び４０ｃは、不良品収容箱９５に搬入される。
【００６６】
＜液晶注入工程＞
上記選別工程でＡモードに選別されたパネル４０ａを構成するＴＦＴ基板２０及び対向基板３０の間に、真空注入法により液晶材料を注入した後、シール材の液晶注入口を封止することにより、ＴＦＴ基板２０及び対向基板３０の間に液晶層２５を封入する（図１１参照）。
【００６７】
以上のようにして、本実施形態の液晶表示パネル４０を製造することができる。なお、Ｂモード及びＣモードにそれぞれ選別されたパネル４０ｂ及び４０ｃは、レーザ光の照射などにより修正や周辺回路（ドライバの電源回路など）の再設計を行うことにより、良品化することもできる。
【００６８】
以上説明したように、本実施形態のＴＦＴ基板２０の検査方法及び検査装置、並びに液晶表示パネル製造装置１００ａによれば、ＴＦＴ母基板１２０には、複数の表示領域Ｄがマトリクス状に規定され、各表示領域Ｄには、複数の画素Ｐがマトリクス状に規定され、各画素Ｐには、微結晶シリコンを用いた画素用ＴＦＴ５ａが設けられている。ここで、ＴＦＴ母基板１２０には、画素用ＴＦＴ５ａと同時に形成された検査用ＴＦＴ５ｂが各表示領域Ｄ毎に設けられているので、各表示領域Ｄに設けられた複数の画素用ＴＦＴ５ａを代表して各検査用ＴＦＴ５ｂを検査することにより、各表示領域Ｄ内の全ての画素用ＴＦＴ５ａの形成状態（出来映え）を把握することができる。そして、検査装置６０ａでは、特性測定部Ｍにおいて、検査用ＴＦＴ５ｂのＶｇ−Ｉｄ特性を測定した後に、良否判断部Ｊにおいて、特性測定部Ｍで測定されたＶｇ−Ｉｄの特性曲線のオフ電流部分におけるドレイン電流の大きさに基づいて、検査用ＴＦＴ５ｂの良否を判断するので、Ｓ値が異常に大きい検査用ＴＦＴ５ｂが検出されると共に、ドレイン電流が最小のときのゲート電圧の大きさに基づいて、検査用ＴＦＴ５ｂの良否を判断するので、Ｖｔｈが低い検査用ＴＦＴ５ｂが検出される。これにより、検査用ＴＦＴ５ｂのオフ特性を介して、微結晶シリコンを用いた画素用ＴＦＴ５ａのオフ特性に起因する不良が検出されるので、微結晶シリコンを用いたＴＦＴ母基板１２０において、各表示領域Ｄ毎に基板の良否判断を確実に行うことができる。その後、貼合装置７０において、検査装置６０ａで検査されたＴＦＴ母基板１２０、及び対向母基板１３０を貼り合わせて貼合体１４０を作製し、分断装置８０ａにおいて、貼合装置７０で作製された貼合体１４０を各表示領域Ｄ毎に分断して複数のパネル４０ｅを作製し、選別装置９０において、分断装置８０ａで作製された複数のパネル４０ｅの良否を良否判断部Ｊで判断された各表示領域Ｄ毎の結果に基づいて選別することにより、良品の液晶表示パネル４０を製造することができる。また、後工程（液晶注入工程など）にＴＦＴのオフ特性に起因する不良品を流出させることが抑制されるので、製造コストを格段に低減することができる。
【００６９】
《発明の実施形態２》
図１２は、本実施形態の液晶表示パネル製造装置１００ｂの概略構成図である。また、図１３は、液晶表示パネル製造装置１００ｂを構成する検査装置６０ｂの良否推定部Ｅに内蔵されたプログラムのフローチャートである。なお、以下の実施形態において、図１〜図１１と同じ部分については同じ符号を付して、その詳細な説明を省略する。
【００７０】
上記実施形態１の検査装置６０ａでは、ＴＦＴ母基板１２０上の全ての検査用ＴＦＴ５ｂのＶｇ−Ｉｄ特性を測定する方法を例示したが、本実施形態の検査装置６０ｂでは、ＴＦＴ母基板１２０上の全ての検査用ＴＦＴ５ｂのＶｇ−Ｉｄ特性を測定しない。
【００７１】
具体的に液晶表示パネル製造装置１００ｂは、図１２に示すように、ＴＦＴ母基板１２０を検査するための検査装置６０ｂと、検査装置６０ｂで検査されたＴＦＴ母基板１２０及び対向母基板１３０を貼り合わせるための貼合装置７０と、貼合装置７０で作製された貼合体１４０を分断することにより複数のパネル（４０ｅ）を作製するための分断装置８０ｂとを備えている。
【００７２】
検査装置６０ｂは、図１２に示すように、所定の検査用ＴＦＴ５ｂのＶｇ−Ｉｄの特性を測定するための特性測定部Ｍと、特性測定部Ｍで測定されたＶｇ−Ｉｄの特性曲線に基づいて検査用ＴＦＴ５ｂの良否（Ａモード、Ｂモード及びＣモード）を判断するための良否判断部Ｊと、良否判断部Ｊで判断された結果に基づいて、特性測定部Ｍで測定していない他の検査用ＴＦＴ５ｂの良否（Ａモード、Ｂモード及びＣモード）を推定するための良否推定部Ｅとを備えている。ここで、良否判断部Ｊには、上記実施形態１と同様に、検査用ＴＦＴ５ｂの良否を判断するためのプログラムが内蔵されている。また、良否推定部Ｅには、後述するように、他の検査用ＴＦＴ５ｂの良否を推定するためのプログラム（図１３のフローチャート参照）が内蔵されている。さらに、検査装置６０ｂは、良否判断部Ｊで判断された結果、及び良否推定部Ｅで推定された結果をＴＦＴ母基板１２０の各表示領域Ｄの外側に印字するように構成されている。
【００７３】
分断装置８０ａは、貼合装置７０から搬入された貼合体１４０を構成するＴＦＴ母基板１２０及び対向母基板１３０の各表面に線状のクラックを形成するためのスクライブ部（不図示）と、そのスクライブ部で形成されたクラックに沿ってＴＦＴ母基板１２０及び対向母基板１３０をブレークするためのブレーク部（不図示）と、そのブレーク部で作製された複数のパネル（４０ｅ）の良否（Ａモード、Ｂモード及びＣモード）を選別するための選別部（不図示）とを備えている。
【００７４】
次に、液晶表示パネル製造装置１００ｂを用いて、液晶表示パネル４０を製造する方法について説明する。ここで、本実施形態の製造方法は、ＴＦＴ母基板作製工程、対向母基板作製工程、ＴＦＴ検査工程、貼合工程、分断工程及び液晶注入工程を備える。なお、本実施形態のＴＦＴ母基板作製工程、対向母基板作製工程、貼合工程及び液晶注入工程については、上記実施形態１の内容と実質的に同じであるので、ＴＦＴ検査工程及び分断工程について、上記実施形態１の内容との相違点を中心に説明する。
【００７５】
＜ＴＦＴ検査工程＞
まず、上記ＴＦＴ母基板作製工程で形成されたＴＦＴ母基板１２０を検査装置６０ｂの特性測定部Ｍに載置した後に、ＴＦＴ母基板１２０の所定のＴＥＧ領域２１のゲート端子６、ソース端子７及びドレイン端子８に検査用プローブを当接して、ゲート端子６、ソース端子７及びドレイン端子８に検査用信号を入力することにより、各検査用ＴＦＴ５ｂのＶｇ−Ｉｄ特性を測定する（特性測定工程）。
【００７６】
続いて、上記特性測定工程でＶｇ−Ｉｄ特性が測定されたＴＦＴ母基板１２０を良否判断部Ｊに搬送し、その搬送されたＴＦＴ母基板１２０の各検査用ＴＦＴ５ｂのＶｇ−Ｉｄ特性の特性曲線（図９のグラフ参照）のオフ電流部分において、サブスレッショルド係数（Ｓ値）の大きさに起因して、所定のゲート電圧のときのドレイン電流が所定値以上となる場合（例えば、Ｖｇ＝−３Ｖのとき、Ｉｄ≧５×１０−９以上、図１０のフローチャート参照）を不良品となる第１モード（Ｃモード）とし、しきい値電圧（Ｖｔｈ）の大きさ（低下）に起因してドレイン電流が最小のときのゲート電圧が負の所定値以下となる場合（例えば、ＩｄＭｉｎとなるＶｇ≦−３Ｖ、図１０のフローチャート参照）を不良品となる第２モード（Ｂモード）とし、第１モード（Ｃモード）及び第２モード（Ｂモード）に該当しない場合を良品となる第３モード（Ａモード）とするように、所定のＴＥＧ領域２１の各検査用ＴＦＴ５ｂの良否を判断する（良否判断工程）。ここで、図１４は、検査装置６０ｂの特性測定部Ｍで測定された３行×５列のＴＦＴ母基板１２０ａにおけるモードの面内分布の例を示す平面図であり、図１６は、検査装置６０ｂの特性測定部Ｍで測定された４行×５列のＴＦＴ母基板１２０ｂにおけるモードの面内分布の他の例を示す平面図である。なお、ＴＦＴ母基板１２０ａ及び１２０ｂは、ＴＦＴ母基板１２０に対応する具体的な基板の例である。
【００７７】
さらに、上記良否判断工程で所定のＴＥＧ領域２１の各検査用ＴＦＴ５ｂの良否が判断されたＴＦＴ母基板１２０を良否推定部Ｅに搬入し、その搬入されたＴＦＴ母基板１２０における特性測定部Ｍで測定されていない他の検査用ＴＦＴ５ｂの良否（Ａモード、Ｂモード及びＣモード）を図１３のフローチャートに基づいて推定する（良否推定工程）。
【００７８】
以下に、上記良否推定工程について具体例を用いて説明する。ここで、図１５は、図１４の測定結果に基づいて検査装置６０ｂの良否推定部Ｅで推定されたＴＦＴ母基板１２０ａにおけるモードの面内分布を示す平面図であり、図１７は、図１６の測定結果に基づいて検査装置６０ｂの良否推定部Ｅで推定されたＴＦＴ母基板１２０ｂにおけるモードの面内分布を示す平面図である。
【００７９】
図１４のＴＦＴ基板１２０ａの場合には、まず、０行０列の００番地、１行１列の１１番地、０行２列の０２番地及び１行３列の１３番地がＡモードであり、行方向、列方向及び斜め方向に近接するパネル単位が２つ以上同じモードであるので、１行０列の１０番地、０行１列の０１番地、１行２列の１２番地及び０行３列の０３番地は、図１５に示すように、Ａモードと推定される。続いて、０行４列の０４番地及び２行４列の２４番地がＣモードであり、同じ列のパネル単位が２つ以上同じモードであるので、１行４列の１４番地は、図１５に示すように、Ｃモードと推定される。さらに、２行０列の２０番地及び２行２列の２２番地がＢモードであり、同じ行のパネル単位が２つ以上同じモードであるので、２行１列の２１番地及び２行３列の２３番地は、図１５に示すように、Ｂモードと推定される。
【００８０】
また、図１６のＴＦＴ基板１２０ｂの場合には、まず、０行０列の００番地、１行１列の１１番地、０行２列の０２番地及び１行３列の１３番地がＡモードであり、行方向、列方向及び斜め方向に近接するパネル単位が２つ以上同じモードであるので、１行０列の１０番地、０行１列の０１番地、１行２列の１２番地及び０行３列の０３番地は、図１７に示すように、Ａモードと推定される。続いて、０行４列の０４番地及び２行４列の２４番地がＣモードであり、同じ列のパネル単位が２つ以上同じモードであるので、１行４列の１４番地及び３行４列の３４番地は、図１７に示すように、Ｃモードと推定される。さらに、２行０列の２０番地及び２行２列の２２番地がＢモードであり、同じ行のパネル単位が２つ以上同じモードであるので、２行１列の２１番地及び２行３列の２３番地は、図１７に示すように、Ｂモードと推定され、また、３行１列の３１番地及び３行３列の３３番地がＣモードであり、同じ行のパネル単位が２つ以上同じモードであるので、３行０列の３０番地及び３行２列の３２番地は、図１７に示すように、Ｃモードと推定される。
【００８１】
＜分断工程＞
まず、上記ＴＦＴ検査工程、並びに上記実施形態１と同様なＴＦＴ母基板作製工程、対向母基板作製工程、ＴＦＴ検査工程及び貼合工程を経て作製された貼合体１４０を分断装置８０ｂに搬入して、その搬入された貼合体１４０のＴＦＴ母基板１２０の表面において、各ＴＦＴ基板構成部（２０）の周囲に沿って、例えば、円盤状の分断刃の刃先を当接させながら、その分断刃を転動させることにより、線状のクラックを形成すると共に、そのクラックを厚さ方向に成長させることにより、ＴＦＴ母基板１２０を各表示領域Ｄ毎に分断して、ＴＦＴ基板２０（図１１参照）を作製する。
【００８２】
続いて、ＴＦＴ母基板１２０が分断された貼合体１４０を表裏反転させた後に、対向母基板１３０の外表面において、各対向基板構成部（３０）の周囲に沿って、例えば、上記分断刃の刃先を当接させながら、その分断刃を転動させることにより、線状のクラックを形成すると共に、そのクラックを厚さ方向に成長させることにより、対向母基板１３０を各表示領域Ｄ毎に分断して、対向基板３０（図１１参照）を作製する。
【００８３】
これにより、液晶材料が注入されていない空の複数のパネル（４０ｅ）を作製することができる。ここで、各パネルを構成するＴＦＴ基板２０には、良否判断部Ｊで判断された結果、及び良否推定部Ｅで推定された結果が印字されている。
【００８４】
さらに、各パネルを構成するＴＦＴ基板２０に印字された判断結果又は推定結果に基づいて、Ａモード（良品）、Ｂモード（不良品）及びＣモード（不良品）に選別する。
【００８５】
その後、Ａモードに選別されたパネル（４０ａ）を構成するＴＦＴ基板２０及び対向基板３０の間に、真空注入により液晶材料を注入した後、シール材の液晶注入口を封止して、ＴＦＴ基板２０及び対向基板３０の間に液晶層２５を封入することにより、液晶表示パネル４０（図１１参照）を製造することができる。
【００８６】
以上説明したように、本実施形態のＴＦＴ基板２０の検査方法及び検査装置、並びに液晶表示パネル製造装置１００ｂによれば、ＴＦＴ母基板１２０には、複数の表示領域Ｄがマトリクス状に規定され、各表示領域Ｄには、複数の画素Ｐがマトリクス状に規定され、各画素Ｐには、微結晶シリコンを用いた画素用ＴＦＴ５ａが設けられている。ここで、ＴＦＴ母基板１２０には、画素用ＴＦＴ５ａと同時に形成された検査用ＴＦＴ５ｂが各表示領域Ｄ毎に設けられているので、各表示領域Ｄに設けられた複数の画素用ＴＦＴ５ａを代表して各検査用ＴＦＴ５ｂを検査することにより、各表示領域Ｄ内の全ての画素用ＴＦＴ５ａの形成状態（出来映え）を把握することができる。そして、検査装置６０ｂでは、特性測定部Ｍにおいて、所定の検査用ＴＦＴ５ｂのＶｇ−Ｉｄ特性を測定した後に、良否判断部Ｊにおいて、特性測定部Ｍで測定されたＶｇ−Ｉｄの特性曲線のオフ電流部分におけるドレイン電流の大きさに基づいて、検査用ＴＦＴ５ｂの良否を判断するので、Ｓ値が異常に大きい検査用ＴＦＴ５ｂが検出されると共に、ドレイン電流が最小のときのゲート電圧の大きさに基づいて、検査用ＴＦＴ５ｂの良否を判断するので、Ｖｔｈが低い検査用ＴＦＴ５ｂが検出され、さらに、特性測定部Ｍで測定していない他の検査用ＴＦＴ５ｂの良否が推定され、その判断又は推定された各表示領域Ｄ毎の結果がＴＦＴ母基板１２０に印字される。これにより、検査用ＴＦＴ５ｂのオフ特性を介して、微結晶シリコンを用いた画素用ＴＦＴ５ａのオフ特性に起因する不良を検出されるので、微結晶シリコンを用いたＴＦＴ母基板１２０において、各表示領域毎に基板の良否判断を確実に行うことができる。その後、貼合装置７０において、検査装置６０ｂで検査されたＴＦＴ母基板１２０、及び対向母基板１３０を貼り合わせて貼合体１４０を作製し、分断装置８０ｂにおいて、貼合装置７０で作製された貼合体１４０を各表示領域Ｄ毎に分断して複数のパネル４０ｅを作製し、作製された複数のパネル４０ｅの良否を各ＴＦＴ基板２０に印字された判断結果又は推定結果に基づいて選別することにより、良品の液晶表示パネル４０を製造することができる。
【００８７】
また、本実施形態のＴＦＴ基板２０の検査方法及び検査装置、並びに液晶表示パネル製造装置１００ｂによれば、検査装置６０ｂが、実際に測定していない他の検査用ＴＦＴ５ｂに対して、Ａモード、Ｂモード又はＣモードを推定するように構成されているので、上記実施形態１のように全ての検査用ＴＦＴ５ｂの特性を測定する場合よりも、検査用ＴＦＴ５ｂの良否を短時間で判断することができる。
【００８８】
上記各実施形態では、ＴＦＴ母基板１２０の各表示領域Ｄに対して検査用ＴＦＴ５ｂが１対１で設けられていたが、本発明は、検査用ＴＦＴが各表示領域に対して１対１で設けられていない場合にも適用することができる。
【００８９】
上記各実施形態では、微結晶シリコンを用いたＴＦＴを備えたＴＦＴ母基板の検査方法について説明したが、本発明は、ポリシリコンを用いたＴＦＴを備えたＴＦＴ基板及びＴＦＴ母基板においても、適用することができる。
【００９０】
上記各実施形態では、真空注入法により液晶層２５を形成する液晶表示パネルを製造する方法を例示したが、本発明は、いわゆる、ＯＤＦ（One Drop Fill）方式により製造される液晶表示パネルにも適用することができる。
【００９１】
上記各実施形態では、表示パネルとして、液晶表示パネルを例示したが、本発明は、ＥＬ（electroluminescence）表示パネル及びプラズマ表示パネルなどの他の表示パネルにも適用することができる。
【産業上の利用可能性】
【００９２】
以上説明したように、本発明は、微結晶シリコンを用いたＴＦＴ基板の良否判断を確実に行うことができるので、ＴＦＴ基板を備えた表示パネルについて有用である。
【符号の説明】
【００９３】
Ｄ        表示領域
Ｊ        良否判断部
Ｍ        特性測定部
Ｐ        画素
５ａ      画素用ＴＦＴ
５ｂ      検査用ＴＦＴ
２０      ＴＦＴ基板
４０      液晶表示パネル
４０ｅ    パネル
６０ａ，６０ｂ        検査装置
７０      貼合装置
８０ａ，８０ｂ        分断装置
９０      選別装置
１００ａ，１００ｂ    液晶表示パネル製造装置
１２０，１２０ａ，１２０ｂ    ＴＦＴ母基板
１３０    ＣＦ母基板
１４０    貼合体
【図１】
2010238997.tif 000003
【図２】
2010238997.tif 000004
【図３】
2010238997.tif 000005
【図４】
2010238997.tif 000006
【図５】
2010238997.tif 000007
【図６】
2010238997.tif 000008
【図７】
2010238997.tif 000009
【図８】
2010238997.tif 000010
【図９】
2010238997.tif 000011
【図１０】
2010238997.tif 000012
【図１１】
2010238997.tif 000013
【図１２】
2010238997.tif 000014
【図１３】
2010238997.tif 000015
【図１４】
2010238997.tif 000016
【図１５】
2010238997.tif 000017
【図１６】
2010238997.tif 000018
【図１７】
2010238997.tif 000019