(57)【要約】【課題】従来の表示装置に比して映像線の本数を低減する。【解決手段】各画素のＲのサブピクセル、Ｇのサブピクセル、およびＢのサブピクセルには、同一の映像線から映像電圧が入力され、各画素のＲのサブピクセルには走査線Ａから走査電圧が入力され、各画素のＧのサブピクセルには走査線Ｂから走査電圧が入力され、各画素のＢのサブピクセルには走査線Ｃから走査電圧が入力され、１水平走査期間は、連続する第１期間、第２期間、および第３期間に分割され、映像線駆動回路は、第１期間にＲの映像電圧を、第２期間にＧの映像電圧を、第３期間にＢの映像電圧を各映像線に対して供給し、前記走査線駆動回路は、選択された表示ライン上の走査線Ａに対して第１期間に選択走査電圧を、走査線Ｂに対して第２期間に選択走査電圧を、走査線Ｃに対して第３期間に選択走査電圧を供給する。【選択図】図１
2010097067.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素と、
前記複数の画素に映像電圧を入力する複数の映像線と、
前記複数の画素に走査電圧を入力する複数の走査線と、
前記複数の映像線に前記映像電圧を供給する映像線駆動回路と、
前記複数の走査線に前記走査電圧を供給する走査線駆動回路とを備え、
前記各画素は、第１の色のサブピクセルと、第２の色のサブピクセルと、第３の色のサブピクセルとで構成される表示装置であって、
前記各画素の前記第１の色のサブピクセル、第２の色のサブピクセル、および第３の色のサブピクセルには、同一の映像線から前記映像電圧が入力され、
前記各画素の前記第１の色のサブピクセルには、第１の色用の走査線Ａから前記走査電圧が入力され、
前記各画素の前記第２の色のサブピクセルには、第２の色用の走査線Ｂから前記走査電圧が入力され、
前記各画素の前記第３の色のサブピクセルには、第３の色用の走査線Ｃから前記走査電圧が入力され、
１水平走査期間は、連続する第１期間、第２期間、および第３期間に分割され、
前記映像線駆動回路は、前記第１期間に前記第１の色の前記映像電圧を、前記第２期間に前記第２の色の前記映像電圧を、前記第３期間に前記第３の色の前記映像電圧を、各映像線に対して供給し、
前記走査線駆動回路は、選択された表示ライン上の前記走査線Ａに対して前記第１期間に選択走査電圧を、選択された表示ライン上の前記走査線Ｂに対して前記第２期間に選択走査電圧を、選択された表示ライン上の前記走査線Ｃに対して前記第３期間に選択走査電圧を供給することを特徴とする表示装置。
【請求項２】
前記各画素は、薄膜トランジスタを有し、
前記薄膜トランジスタは、制御電極に前記選択走査電圧が入力されたときにオンとなり、対応する映像線から入力される前記映像電圧を画素電極に入力し、
前記薄膜トランジスタは、半導体層がアモルファスシリコン層、あるいは、微結晶シリコン層で形成されることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記映像線駆動回路と前記走査線駆動回路は、半導体チップ内に搭載された回路であることを特徴とする請求項１または請求項２に記載の表示装置。
【請求項４】
前記映像線駆動回路と前記走査線駆動回路は、同一の半導体チップ内に搭載された回路であることを特徴とする請求項３に記載の表示装置。
【請求項５】
前記映像線駆動回路は、半導体チップ内に搭載された回路であり、
前記査線駆動回路は、半導体層がポリシリコン層で形成される薄膜トランジスタで構成される回路であり、
前記回路は、前記複数の画素が配置される表示部の周囲に形成されていることを特徴とする請求項１または請求項２に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置やＥＬ表示装置などの表示装置に係り、特に、映像線の総数を低減するのに有効な技術に関する。
【背景技術】
【０００２】
現在、液晶テレビや携帯電話などに使用されている液晶表示パネルは、ＴＦＴ方式の液晶表示装置である。
図３は、従来のＴＦＴ方式アクティブマトリクス型の液晶表示パネルの等価回路を示す図である。
図３に示すように、従来の液晶表示パネルは、液晶を介して互いに対向配置される一対の基板の一方の基板の液晶側の面に、ｙ方向に並設されｘ方向に延びるｎ本の走査線（ゲート線ともいう）（Ｇ１〜Ｇｎ）と、ｘ方向に並設されｙ方向に延びるｍ本の映像線(ソース線、またはドレイン線ともいう）（Ｄ１−Ｒ〜Ｄｍ−Ｒ，Ｄ１−Ｇ〜Ｄｍ−Ｇ，Ｄ１−Ｂ〜Ｄｍ−Ｂ）とを有する。
走査線と映像線とで囲まれた領域がサブピクセル領域であり、１つのサブピクセル領域には、ゲートが走査線に、ドレイン（または、ソース）が映像線に、およびソース（または、ドレイン）が画素電極（ＰＸ）に接続されるアクティブ素子を構成する薄膜トランジスタ（ＴＦＴ）が設けられる。
画素電極（ＰＸ）と対向電極（ＣＴ）との間には液晶が介在するので、画素電極（ＰＸ）と対向電極（ＣＴ）との間には、液晶容量（Ｃｌｃ）が形成される。なお、実際は、画素電極（ＰＸ）と対向電極（共通電極ともいう）（ＣＴ）との間には保持容量（Ｃａｄｄ）が設けられるが、図３では、保持容量（Ｃａｄｄ）の図示は省略している。
【０００３】
１画素は、第１の色である赤（Ｒ）のサブピクセルと、第２の色である緑（Ｇ）のサブピクセルと、第３の色である青（Ｂ）のサブピクセルとで構成される。
図３では、Ｒ，Ｇ，Ｂの各サブピクセルが、１表示ライン方向（走査線（Ｇ）の延長方向）に、Ｒ→Ｇ→Ｂの順番で配置され、また、映像線（Ｄ）の延長方向に、それぞれＲ，Ｇ、Ｂの各サブピクセルが、１直線上に配置される。
各走査線（Ｇ１〜Ｇｎ）は、垂直走査回路（ゲートドライバともいう）（ＸＤＶ）に接続され、垂直走査回路（ＸＤＶ）は、選択走査信号を、Ｇ１からＧｎの走査線に向かって、あるいは、ＧｎからＧ１の走査線に向かって順次供給する。
各映像線（Ｄ１−Ｒ〜Ｄｍ−Ｒ，Ｄ１−Ｇ〜Ｄｍ−Ｇ，Ｄ１−Ｂ〜Ｄｍ−Ｂ）は、水平走査回路（ソースドライバまたはドレインドライバともいう）（ＹＤＶ）に接続される。水平走査回路（ＹＤＶ）は、１水平走査期間内に、Ｒ、Ｇ、Ｂの映像電圧（所謂、階調電圧）を、それぞれＲ、Ｇ、Ｂ用の映像線（Ｄ１−Ｒ〜Ｄｍ−Ｒ，Ｄ１−Ｇ〜Ｄｍ−Ｇ，Ｄ１−Ｂ〜Ｄｍ−Ｂ）に出力する。
【０００４】
薄膜トランジスタ（ＴＦＴ）には、半導体層にアモルファスシリコン層を使用するもの（以下、ａ−Ｓｉ薄膜トランジスタという）と、半導体層にポリシリコン層を使用するもの（以下、ｐｏｉｙ−Ｓｉ薄膜トランジスタという）とが知られている。さらに、最近では、薄膜トランジスタ（ＴＦＴ）として、半導体層に微結晶シリコン層を使用するもの（以下、微結晶薄膜トランジスタという）も知られている。この微結晶薄膜トランジスタは、ａ−Ｓｉ薄膜トランジスタとｐｏｉｙ−Ｓｉ薄膜トランジスタの中間あたりの性能を有する。
一般的には、液晶テレビ用の液晶表示パネルでは、アクティブ素子としてａ−Ｓｉ薄膜トランジスタが使用され、携帯電話機用の液晶表示パネルでは、アクティブ素子としてｐｏｉｙ−Ｓｉ薄膜トランジスタが使用される。
ｐｏｉｙ−Ｓｉ薄膜トランジスタは、動作速度が、ａ−Ｓｉ薄膜トランジスタより１桁程度早いので、アクティブ素子としてｐｏｉｙ−Ｓｉ薄膜トランジスタを使用する液晶表示パネルでは、ｐｏｉｙ−Ｓｉ薄膜トランジスタで垂直走査回路（ＸＤＶ）を構成し、当該垂直走査回路（ＸＤＶ）を、液晶表示パネルを構成する一対の基板の一方の基板の液晶側の面に作成するようにしている。
【０００５】
ａ−Ｓｉ薄膜トランジスタは、動作速度が、ａ−Ｓｉ薄膜トランジスタより遅いので、ａ−Ｓｉ薄膜トランジスタから成る垂直走査回路（ＸＤＶ）を液晶表示パネルの内部に作成することができないので、アクティブ素子としてａ−Ｓｉ薄膜トランジスタを使用する液晶表示パネルでは、垂直走査回路（ＸＤＶ）を搭載した半導体チップを、例えば、液晶表示パネルを構成する一対の基板の一方の基板に実装するようにしている。
また、アクティブ素子としてａ−Ｓｉ薄膜トランジスタを使用する液晶表示パネルでは、Ｒ，Ｇ，Ｂの各サブピクセル毎に映像線（Ｄ１−Ｒ〜Ｄｍ−Ｒ，Ｄ１−Ｇ〜Ｄｍ−Ｇ，Ｄ１−Ｂ〜Ｄｍ−Ｂ）を設け、Ｒ用の映像線（Ｄ１−Ｒ〜Ｄｍ−Ｒ）を介してＲの各サブピクセルに、Ｇ用の映像線（Ｄ１−Ｇ〜Ｄｍ−Ｇ）を介してＧの各サブピクセルに、Ｂ用の映像線（Ｄ１−Ｂ〜Ｄｍ−Ｂ）を介してＢの各サブピクセルに、それぞれ映像電圧を入力するようにしている。そのため、水平走査回路（ＹＤＶ）の出力端子数が、（３×Ｓｍ）個必要となる。
【０００６】
一方、アクティブ素子としてｐｏｌｙ−Ｓｉ薄膜トランジスタを使用する液晶表示パネルでは、ＲＧＢスイッチ回路（ＳＷＳ）を設けたものも知られている。（下記、特許文献１参照）、
図４は、ＲＧＢスイッチ回路（ＳＷＳ）を設けた従来の液晶表示パネルの等価回路を示す図である。
図４に示す液晶表示パネルは、ＲＧＢスイッチ回路（ＳＷＳ）を設けた点で、図３に示す液晶表示パネルと相違するが、それ以外の構成は、図３と同じであるので再度の詳細な説明は省略する。
図４に示す液晶表示パネルでは、水平走査回路（ＹＤＶ）から出力されるＲ，Ｇ，Ｂのそれぞれの映像電圧を、ＲＧＢスイッチ回路（ＳＷＳ）により、Ｒ，Ｇ，Ｂ用の映像線（Ｄ１−Ｒ〜Ｄｍ−Ｒ，Ｄ１−Ｇ〜Ｄｍ−Ｇ，Ｄ１−Ｂ〜Ｄｍ−Ｂ）に振り分けるようにしている。これにより、水平走査回路（ＹＤＶ）の出力端子数がＳｍとなるので、図３の液晶表示パネルと比して、水平走査回路（ＹＤＶ）の出力端子数を削減でき、液晶表示パネルの高精細化や、水平走査回路（ＹＤＶ）を構成する半導体チップのコストを低減することが可能となる。
【０００７】
なお、本願発明に関連する先行技術文献としては以下のものがある。
【特許文献１】特開２００３−３２３１６２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
前述したように、アクティブ素子としてａ−Ｓｉ薄膜トランジスタを使用する液晶表示パネルでは、Ｒ用の映像線（Ｄ１−Ｒ〜Ｄｍ−Ｒ）と、Ｇ用の映像線（Ｄ１−Ｇ〜Ｄｍ−Ｇ）と、Ｂ用の映像線（Ｄ１−Ｂ〜Ｄｍ−Ｂ）とを設け、水平走査回路（ＹＤＶ）から、それぞれの色の映像線に映像電圧（階調電圧）を出力し、Ｒ，Ｇ、Ｂのそれぞれのサブピクセルに入力するようにしている。
これに対して、アクティブ素子としてｐｏｌｙ-Ｓｉ薄膜トランジスタを使用する液晶表示パネルでは、図４に示すように、液晶表示パネル内にＲＧＢスイッチ回路（ＳＷＳ）を設け、水平走査回路（ＹＤＶ）の出力端子を、Ｒ，Ｇ，Ｂの映像電圧で共通とし、ＲＧＢスイッチ回路（ＳＷＳ）で、Ｒ，Ｇ，Ｂの映像電圧を、Ｒ用の映像線（Ｄ１−Ｒ〜Ｄｍ−Ｒ）と、Ｇ用の映像線（Ｄ１−Ｇ〜Ｄｍ−Ｇ）と、Ｂ用の映像線（Ｄ１−Ｂ〜Ｄｍ−Ｂ）とに振り分けるようにしている。
ＲＧＢスイッチ回路（ＳＷＳ）は、ａ-Ｓｉ薄膜トランジスタや微結晶薄膜トランジスタでは性能が十分ではなく、ｐｏｌｙ-Ｓｉ薄膜トランジスタを使用して初めて実現できる回路である。
【０００９】
しかしながら、アクティブ素子としてａ-Ｓｉ薄膜トランジスタや微結晶薄膜トランジスタを使用する液晶表示パネル、あるいは、アクティブ素子としてｐｏｌｙ-Ｓｉ薄膜トランジスタを使用する液晶表示パネルにおいても、Ｒ，Ｇ，Ｂ用の映像線（Ｄ１−Ｒ〜Ｄｍ−Ｒ，Ｄ１−Ｇ〜Ｄｍ−Ｇ，Ｄ１−Ｂ〜Ｄｍ−Ｂ）が必要であり、従来の液晶表示パネルでは映像線の本数が多いという問題点があった。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、従来の表示装置に比して映像線の本数を低減することが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
【課題を解決するための手段】
【００１０】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
（１）複数の画素と、前記複数の画素に映像電圧を入力する複数の映像線と、前記複数の画素に走査電圧を入力する複数の走査線と、前記複数の映像線に前記映像電圧を供給する映像線駆動回路と、前記複数の走査線に前記走査電圧を供給する走査線駆動回路とを備え、前記各画素は、第１の色のサブピクセルと、第２の色のサブピクセルと、第３の色のサブピクセルとで構成される表示装置であって、前記各画素の前記第１の色のサブピクセル、第２の色のサブピクセル、および第３の色のサブピクセルには、同一の映像線から前記映像電圧が入力され、前記各画素の前記第１の色のサブピクセルには、第１の色用の走査線Ａから前記走査電圧が入力され、前記各画素の前記第２の色のサブピクセルには、第２の色用の走査線Ｂから前記走査電圧が入力され、前記各画素の前記第３の色のサブピクセルには、第３の色用の走査線Ｃから前記走査電圧が入力され、１水平走査期間は、連続する第１期間、第２期間、および第３期間に分割され、前記映像線駆動回路は、前記第１期間に前記第１の色の前記映像電圧を、前記第２期間に前記第２の色の前記映像電圧を、前記第３期間に前記第３の色の前記映像電圧を、各映像線に対して供給し、前記走査線駆動回路は、選択された表示ライン上の前記走査線Ａに対して前記第１期間に選択走査電圧を、選択された表示ライン上の前記走査線Ｂに対して前記第２期間に選択走査電圧を、選択された表示ライン上の前記走査線Ｃに対して前記第３期間に選択走査電圧を供給する。
【００１１】
（２）（１）において、前記各画素は、薄膜トランジスタを有し、前記薄膜トランジスタは、制御電極に前記選択走査電圧が入力されたときにオンとなり、対応する映像線から入力される前記映像電圧を画素電極に入力し、前記薄膜トランジスタは、半導体層がアモルファスシリコン層、あるいは、微結晶シリコン層で形成される。
（３）（１）または（２）において、前記映像線駆動回路と前記走査線駆動回路は、半導体チップ内に搭載された回路である。
（４）（３）において、前記映像線駆動回路と前記走査線駆動回路は、同一の半導体チップ内に搭載された回路である。
（３）（１）または（２）において、前記映像線駆動回路は、半導体チップ内に搭載された回路であり、前記査線駆動回路は、半導体層がポリシリコン層で形成される薄膜トランジスタで構成される回路であり、前記回路は、前記複数の画素が配置される表示部の周囲に形成されている。
【発明の効果】
【００１２】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明の表示装置によれば、従来の表示装置に比して映像線の本数を低減することが可能となる。
【発明を実施するための最良の形態】
【００１３】
以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
図１は、本発明の実施例のＴＦＴ方式アクティブマトリクス型の液晶表示パネルの等価回路を示す図である。
本実施例では、マトリクス状に配置される複数の画素を有する。本実施例でも、１画素は、第１の色である赤（Ｒ）のサブピクセルと、第２の色である緑（Ｇ）のサブピクセルと、第３の色である青（Ｂ）のサブピクセルとで構成されるが、１画素内の赤（Ｒ）のサブピクセル、緑（Ｇ）のサブピクセル、および青（Ｂ）のサブピクセルには、同一の映像線（Ｄ）を介して、映像電圧（所謂、階調電圧）が入力される。さらに、１画素内の赤（Ｒ）のサブピクセル、緑（Ｇ）のサブピクセル、および青（Ｂ）のサブピクセルには、Ｒ用の走査線（Ｇ１−Ｒ〜Ｇｎ−Ｒ）と、Ｇ用の走査線（Ｇ１−Ｇ〜Ｇｎ−Ｇ）と、Ｂ用の走査線（Ｇ１−Ｂ〜Ｇｎ−Ｂ）の専用の走査線を介して走査電圧が入力される。
そのため、図１に示すように、本実施例の液晶表示パネルは、液晶を介して互いに対向配置される一対の基板の一方の基板の液晶側の面に、ｙ方向に並設されｘ方向に延びる（）３×ｎ）本の走査線（ゲート線ともいう）（Ｇ１−Ｒ〜Ｇｎ−Ｒ，Ｇ１−Ｇ〜Ｇｎ−Ｇ，Ｇ１−Ｂ〜Ｇｎ−Ｂ）と、ｘ方向に並設されｙ方向に延びるｍ本の映像線(ソース線、またはドレイン線ともいう）（Ｄ１〜Ｄｍ）とを有する。
【００１４】
走査線と映像線とで囲まれた領域がサブピクセル領域であり、１つのサブピクセル領域には、ゲートが走査線に、ドレイン（または、ソース）が映像線に、およびソース（または、ドレイン）が画素電極（ＰＸ）に接続されるアクティブ素子を構成する薄膜トランジスタ（ＴＦＴ）が設けられる。
画素電極（ＰＸ）と対向電極（ＣＴ）との間には液晶が介在するので、画素電極（ＰＸ）と対向電極（ＣＴ）との間には、液晶容量（Ｃｌｃ）が形成される。なお、実際は、画素電極（ＰＸ）と対向電極（共通電極ともいう）（ＣＴ）との間には保持容量（Ｃａｄｄ）が設けられるが、図１では、保持容量（Ｃａｄｄ）の図示は省略している。
本実施例では、Ｒ，Ｇ，Ｂの各サブピクセルが、映像線（Ｄ）の延長方向に、Ｒ→Ｇ→Ｂの順番で配置され、また、１表示ライン方向（走査線（Ｇ）の延長方向）に、それぞれＲ，Ｇ、Ｂの各サブピクセルが、１直線上に配置される。
各走査線（Ｇ１−Ｒ〜Ｇｎ−Ｒ，Ｇ１−Ｇ〜Ｇｎ−Ｇ，Ｇ１−Ｂ〜Ｇｎ−Ｂ）は、垂直走査回路（ゲートドライバともいう）（ＸＤＶ）に接続され、垂直走査回路（ＸＤＶ）は、選択走査信号を、Ｇ１からＧｎの走査線に向かって、あるいは、ＧｎからＧ１の走査線に向かって順次供給する。
各映像線（Ｄ１〜Ｄｍ）は、水平走査回路（ドレインドライバともいう）（ＹＤＶ）に接続される。水平走査回路（ＹＤＶ）は、１水平走査期間内に、Ｒ、Ｇ、Ｂの映像電圧（所謂、階調電圧）を、映像線（Ｄ１〜Ｄｍ）に出力する。
なお、図１において、ＶＳＹＮＣは垂直同期信号、ＨＳＹＮＣは水平同期信号、ＣＫはドットクロック、Ｄａｔａは映像データである。
【００１５】
本実施例の液晶表示パネルは、画素電極、薄膜トランジスタ等が設けられた第１の基板（ＴＦＴ基板、アクティブマトリクス基板ともいう）（図示せず）と、カラーフィルタ等が形成される第２の基板（対向基板ともいう）（図示せず）とを、所定の間隙を隔てて重ね合わせ、該両基板間の周縁部近傍に枠状に設けたシール材により、両基板を貼り合わせると共に、シール材の一部に設けた液晶封入口から両基板間のシール材の内側に液晶を封入、封止し、さらに、両基板の外側に偏光板を貼り付けて構成される。
このように、本実施例の液晶表示パネルでは、液晶が一対の基板の間に挟持された構造となっている。また、対向電極は、ＴＮ方式やＶＡ方式の液晶表示パネルであれば第２の基板（対向基板）側に設けられる。ＩＰＳ方式の場合は、第１の基板（ＴＦＴ基板）側に設けられる。なお、本発明において、液晶表示パネルの内部構造とは関係がないので、液晶表示パネルの内部構造の詳細な説明は省略する。さらに、本発明は、どのような構造の液晶表示パネルであっても適用可能である。
【００１６】
図２は、本実施例の液晶表示パネルの動作を説明するためのタイミングチャートである。
本実施例では、１水平走査期間（１Ｈ期間）を、第１期間、第２期間、および第３期間に３分割し、初めの第１期間に、水平走査回路（ＹＤＶ）から、各映像線（Ｄ１〜Ｄｍ）にＲの映像電圧を出力する。また、この期間に、垂直走査回路（ＸＤＶ）は、選択された表示ライン（ここでは、ｋ表示ラインとする）上の画素のＲのサブピクセルに走査電圧を入力するＲ用の走査線（Ｇｋ−Ｒ）に選択走査電圧を供給し、ｋ表示ライン上の画素のＲのサブピクセルの薄膜トランジスタ（ＴＦＴ）をオンとして、ｋ表示ライン上の画素のＲのサブピクセルに、Ｒの映像電圧（所謂、階調電圧）を書き込む。
次の第２期間には、水平走査回路（ＹＤＶ）から、各映像線（Ｄ１〜Ｄｍ）にＧの映像電圧を出力する。また、この期間に、垂直走査回路（ＸＤＶ）は、ｋ表示ライン上の画素のＧのサブピクセルに走査電圧を入力するＧ用の走査線（Ｇｋ−Ｇ）に選択走査電圧を供給し、ｋ表示ライン上の画素のＧのサブピクセルの薄膜トランジスタ（ＴＦＴ）をオンとして、ｋ表示ライン上の画素のＧのサブピクセルに、Ｇの映像電圧（所謂、階調電圧）を書き込む。
最後の第３期間には、水平走査回路（ＹＤＶ）から、各映像線（Ｄ１〜Ｄｍ）にＢの映像電圧を出力する。また、この期間に、垂直走査回路（ＸＤＶ）は、ｋ表示ライン上の画素のＢのサブピクセルに走査電圧を入力するＢ用の走査線（Ｇｋ−Ｂ）に選択走査電圧を供給し、ｋ表示ライン上の画素のＢのサブピクセルの薄膜トランジスタ（ＴＦＴ）をオンとして、ｋ表示ライン上の画素のＢのサブピクセルに、Ｂの映像電圧（所謂、階調電圧）を書き込む。なお、第１期間、第２期間、および第３期間は、例えば、１水平走査期間の１／３の期間とする。
【００１７】
以上説明したように、本実施例では、Ｒのサブピクセルと、Ｇのサブピクセルと、Ｂのサブピクセルとに専用の映像線を設けるのではなく、１つの映像線に、Ｒのサブピクセルと、Ｇのサブピクセルと、Ｂのサブピクセルとを映像線の延長方向に接続して配置する。そして、１水平走査期間内に、時分割で、１画素のＲのサブピクセルと、Ｇのサブピクセルと、Ｂのサブピクセルに映像電圧を書き込む。
これにより、映像線の本数が、図３、図４に示す液晶表示パネルに比して、１／３と少なくできるとともに、図４に示すＲＧＢスイッチ回路（ＳＷＳ）が不要となる。
このように、本実施例では、ＲＧＢスイッチ回路を使用しなくても、Ｒ，Ｇ，Ｂ用の映像電圧を、Ｒのサブピクセルと、Ｇのサブピクセルと、Ｂのサブピクセルとに振り分けることができるので、アクティブ素子としてｐｏｌｙ−Ｓｉ薄膜トランジスタを使用する液晶表示パネルばかりか、アクティブ素子としてａ-Ｓｉ薄膜トランジスタや微結晶薄膜トランジスタを使用する液晶表示パネルにおいても、水平走査回路（ＹＤＶ）の出力端子数、および映像線の本数を削減することができる。
【００１８】
本実施例では、垂直走査回路（ＸＤＶ）と、水平走査回路（ＹＤＶ）は、１個の半導体チップ、あるいは別々の半導体チップ内に搭載された回路とすることができる。即ち、垂直走査回路（ＸＤＶ）と、水平走査回路（ＹＤＶ）は、半導体層が単結晶シリコン層で形成されるトランジスタで構成される回路であってもよい。この場合、例えば、垂直走査回路（ＸＤＶ）と、水平走査回路（ＹＤＶ）は、液晶表示パネルの画素電極、薄膜トランジスタ等が設けられた第１の基板上で表示部の周囲に、ＣＯＧ（Chip on Glass）方式で実装される。なお、表示部は、複数の画素がマトリクス状に配置される領域である。
さらに、水平走査回路（ＹＤＶ）は、半導体チップ内に搭載された回路で、垂直走査回路（ＸＤＶ）は、液晶表示パネルの画素電極、薄膜トランジスタ等が設けられた第１の基板上に作成された回路であってもよい。
この場合、垂直走査回路（ＸＤＶ）は、半導体層がポリシリコン層で形成される薄膜トランジスタで構成される回路となり、この垂直走査回路（ＸＤＶ）は、画素を形成する際に同時に作成される。
なお、本発明は、液晶表示装置に限られず、例えば、有機ＥＬ表示装置など、画素を有する表示装置全般に適用可能である。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施例のＴＦＴ方式アクティブマトリクス型の液晶表示パネルの等価回路を示す図である。
【図２】本発明の実施例の液晶表示パネルの動作を説明するためのタイミングチャートである。
【図３】従来のＴＦＴ方式アクティブマトリクス型の液晶表示パネルの等価回路を示す図である。
【図４】ＲＧＢスイッチ回路を設けた従来の液晶表示パネルの等価回路を示す図である。
【符号の説明】
【００２０】
ＸＤＶ  垂直走査回路（ゲートドライバ）
ＹＤＶ  水平走査回路（ソースドライバ、またはドレインドライバ）
Ｄ１〜Ｄｍ，Ｄ１−Ｒ〜Ｄｍ−Ｒ，Ｄ１−Ｇ〜Ｄｍ−Ｇ，Ｄ１−Ｂ〜Ｄｍ−Ｂ  映像線（ソース線、またはドレイン線）
Ｇ１〜Ｇｎ，Ｇ１−Ｒ〜Ｇｎ−Ｒ，Ｇ１−Ｇ〜Ｇｎ−Ｇ，Ｇ１−Ｂ〜Ｇｎ−Ｂ  走査線（ゲート線）
ＴＦＴ  薄膜トランジスタ
ＰＸ  画素電極
ＣＴ  対向電極（共通電極）
Ｃｌｃ  液晶容量
ＳＷＳ  ＲＧＢスイッチ回路
【図１】
2010097067.tif 000003
【図２】
2010097067.tif 000004
【図３】
2010097067.tif 000005
【図４】
2010097067.tif 000006