(57)【要約】【課題】入力電圧範囲により装置の回路定数を変更する必要なく、負荷への電流を一定化することができ、装置の低コスト化を図ることができるスイッチング電源制御装置及びそれに用いる半導体装置を提供する。【解決手段】オン時間補正回路１５により、スイッチング素子２のオン開始から設定されたスイッチング素子２の過電流検出レベル到達までの時間に応じて、スイッチング素子２の過電流検出レベル到達からオフするまでの時間を変化させることで、スイッチング素子２のドレイン電流のピーク値を入力電圧Ｖｉｎに因らず一定にする。【選択図】図１
2010041832.tif 000002
【特許請求の範囲】
【請求項１】
第一の直流電圧をスイッチングするスイッチング素子と、
前記スイッチング素子のスイッチング動作を制御して前記第一の直流電圧をスイッチング制御する制御回路と、
前記第一の直流電圧を前記スイッチング素子のスイッチング動作によって波形変換した信号を出力する変換機と、
前記変換機の出力信号から第二の直流電圧を生成し負荷に電力供給する出力電圧生成部と、
前記第二の直流電圧の変化を検出し、前記スイッチング素子のスイッチング動作を制御するためのフィードバック信号を、前記制御回路へ伝達する出力電圧検出回路とを備えたスイッチング電源制御装置であって、
前記制御回路は、
前記出力電圧検出回路からのフィードバック信号により前記スイッチング素子に流れる電流レベルを決定するフィードバック信号制御回路と、
前記スイッチング素子に流れる電流が前記フィードバック信号制御回路により決定されたレベル値に達すると、前記スイッチング素子をターンオフさせる信号を生成するドレイン電流検出回路と、
前記ドレイン電流検出回路からの出力信号に基づいて前記スイッチング素子のオン時間を補正するオン時間補正回路とを有し、
前記オン時間補正回路により、補正したオン時間に従って前記スイッチング素子がオンした後、前記スイッチング素子に流れる電流が過電流検出レベルまで達する時間に応じて、前記スイッチング素子をオフさせるオフ信号の遅延時間を変化させる
ことを特徴とするスイッチング電源制御装置。
【請求項２】
前記オン時間補正回路は、
コンデンサに定電流を充放電させ、前記スイッチング素子に流れる電流の判定回路としてインバータ回路を用い、
前記スイッチング素子へのオフ信号の遅延時間を変化させる構成とした
ことを特徴とする請求項１に記載のスイッチング電源制御装置。
【請求項３】
前記制御回路は、
予め設定された周期で発振する発振器を備えた
ことを特徴とする請求項１または請求項２に記載のスイッチング電源制御装置。
【請求項４】
前記オン時間補正回路は、
前記発振器からの信号でラッチ回路をセットし、
前記スイッチング素子のスイッチング動作ごとに前記オフ信号の遅延時間を変化させるよう構成した
ことを特徴とする請求項１から請求項３のいずれかに記載のスイッチング電源制御装置。
【請求項５】
前記オン時間補正回路は、
コンデンサに定電流を充放電させ、前記スイッチング素子に流れる電流の判定回路として比較器を用い、
前記スイッチング素子へのオフ信号の遅延時間を変化させる構成とした
ことを特徴とする請求項１に記載のスイッチング電源制御装置。
【請求項６】
前記制御回路は、予め設定された周期で発振する発振器を備えた
ことを特徴とする請求項１または請求項５記載のスイッチング電源制御装置。
【請求項７】
前記オン時間補正回路は、前記発振器からの信号でラッチ回路をセットし、前記スイッチング素子のスイッチング動作ごとに前記オフ信号の遅延時間を変化させるよう構成した
ことを特徴とする請求項１または請求項５から請求項６のいずれかに記載のスイッチング電源制御装置。
【請求項８】
前記ドレイン電流検出回路は、
オン時間補正回路用に設定された基準電圧以外に第二の基準電圧が設定され、
前記スイッチング素子に流れる電流値が前記第二の基準電圧以上となった時は、
前記オン時間補正回路で設定された遅延時間以内に因らずに前記スイッチング素子をオフさせる
ことを特徴とする請求項１から請求項７のいずれかに記載のスイッチング電源制御装置。
【請求項９】
請求項１から請求項８のいずれかに記載のスイッチング電源制御装置に用いる半導体装置であって、
前記スイッチング素子と前記制御回路とが、同一の半導体基板上に形成された集積回路からなる
ことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電圧に対するスイッチング動作により出力電圧を制御して負荷へ供給するスイッチング電源制御装置及びそれに用いる半導体装置に関するものである。
【背景技術】
【０００２】
従来から、家電製品等の一般家庭用機器には、その電源装置として、消費電力の低減化による電力効率の向上等の目的から、半導体（トランジスタなどのスイッチング素子）によるスイッチング動作を利用して出力電圧を制御（安定化など）するスイッチング電源制御用半導体装置を有するスイッチング電源制御装置が広く用いられている。
【０００３】
上記のような従来のスイッチング電源制御装置として、例えば特許文献１に開示されているものがある。
このスイッチング電源制御装置は、図１０に示すように、スイッチング素子７０２のスイッチング周期を制御する発振器７１２、スイッチング素子７０２のピーク電流値を制御するためにドレイン電流を検出するドレイン電流検出回路７１４、フォトカプラなどを介して出力電圧の状態を検出しスイッチング素子７０２のオン時間を制御するフィードバック信号制御回路７１３を備え、ドレイン電流検出回路７１４により、発振器７１２において予め設定された周波数でスイッチングを行うスイッチング素子７０２の電流値を検出することで、オン時ブランキングパルス発生回路７１６からの出力信号とともにドレイン電流検出回路７１４からの出力信号を基に、ＡＮＤ回路７１７、ＮＯＲ回路７１８およびＲＳフリップフロップ７１９を通じて、ゲートドライバー７２０によりスイッチング素子７０２のピーク電流制御を行う。また出力電圧の状態検出によりスイッチング素子７０２のオン時間を変化させるＰＷＭ制御を行うことで、負荷への印加電圧を一定にする定電圧制御を行っている。
【０００４】
以上のように、特許文献１のスイッチング電源制御装置は、スイッチング素子に対してそのドレイン電流値を制御することにより、装置の出力電圧を一定に保つように構成されているものである。
【特許文献１】特開２００７−１６６８１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記のように特許文献１に開示されている従来のスイッチング電源制御装置では、以下の課題がある。
図１０に示すようなスイッチング電源制御装置では、スイッチング素子７０２は設定された電流値となることで、スイッチング素子７０２のドレイン電流検出回路７１４によりスイッチング素子７０２のスイッチング動作がオフするが、スイッチング素子７０２の電流の傾きはトランス（図示せず）のＬ値と入力電圧Ｖｉｎより、Ｖｉｎ／Ｌの傾きとなる。
【０００６】
上記式より入力電圧Ｖｉｎが高いほど傾きが高くなることがわかる。
半導体装置のドレイン電流検出回路７１４からスイッチング素子７０２の動作をオフする動作には、回路内部の素子が遅延時間を持つために、ある一定の遅延時間ｔｄｏｆｆができる。そのために、スイッチング素子７０２の電流ピーク値はドレイン電流検出回路７１４で設定された電流値からｔｄｏｆｆ遅れた時の電流値、Ｖｉｎ／Ｌ×ｔｄｏｆｆとなる。
【０００７】
よって図１１に示すように、スイッチング素子７０２の電流の傾きは入力電圧より変化することから、スイッチング素子７０２をオフする遅延時間を考慮すると、高い入力電圧と低い入力電圧を比較すると、実際のドレイン電流のピーク値が違うことになる。
【０００８】
このことより、入力電圧をワールドワイドで考えると、入力電圧が高い場合、ドレイン電流値が高くなることで、出力端子のリップル電圧が高くなること、スイッチング素子のオン抵抗の損失が大きくなること、などの現象が発生する。
【０００９】
リップル電圧が変動することで、負荷への出力電力が変化し、またオン抵抗損失が増加することで、高入力電圧ではスイッチング電源の効率の低下、スイッチング素子の自己発熱が高くなる。
【００１０】
よって、同じ回路構成のスイッチング電源であってもワールドワイドで使用した場合に起こる特性変動に対しても、負荷への電流を一定化することを考慮すると、ワールドワイドな各々の入力電圧に応じたスイッチング電源の仕様に合わせて、装置の回路定数を変更する必要があり、低コスト化を困難にしている。
【００１１】
本発明は、上記従来の問題点を解決するもので、入力電圧範囲により装置の回路定数を変更する必要なく、負荷への電流を一定化することができ、装置の低コスト化を図ることができるスイッチング電源制御装置及びそれに用いる半導体装置を提供する。
【課題を解決するための手段】
【００１２】
上記の課題を解決するために、本発明の請求項１に記載のスイッチング電源制御装置は、第一の直流電圧をスイッチングするスイッチング素子と、前記スイッチング素子のスイッチング動作を制御して前記第一の直流電圧をスイッチング制御する制御回路と、前記第一の直流電圧を前記スイッチング素子のスイッチング動作によって波形変換した信号を出力する変換機と、前記変換機の出力信号から第二の直流電圧を生成し負荷に電力供給する出力電圧生成部と、前記第二の直流電圧の変化を検出し、前記スイッチング素子のスイッチング動作を制御するためのフィードバック信号を、前記制御回路へ伝達する出力電圧検出回路とを備えたスイッチング電源制御装置であって、前記制御回路は、前記出力電圧検出回路からのフィードバック信号により前記スイッチング素子に流れる電流レベルを決定するフィードバック信号制御回路と、前記スイッチング素子に流れる電流が前記フィードバック信号制御回路により決定されたレベル値に達すると、前記スイッチング素子をターンオフさせる信号を生成するドレイン電流検出回路と、前記ドレイン電流検出回路からの出力信号に基づいて前記スイッチング素子のオン時間を補正するオン時間補正回路とを有し、前記オン時間補正回路により、補正したオン時間に従って前記スイッチング素子がオンした後、前記スイッチング素子に流れる電流が過電流検出レベルまで達する時間に応じて、前記スイッチング素子をオフさせるオフ信号の遅延時間を変化させることを特徴とする。
【００１３】
また、本発明の請求項２に記載のスイッチング電源制御装置は、請求項１に記載のスイッチング電源制御装置であって、前記オン時間補正回路は、コンデンサに定電流を充放電させ、前記スイッチング素子に流れる電流の判定回路としてインバータ回路を用い、前記スイッチング素子へのオフ信号の遅延時間を変化させる構成としたことを特徴とする。
【００１４】
また、本発明の請求項３に記載のスイッチング電源制御装置は、請求項１または請求項２に記載のスイッチング電源制御装置であって、前記制御回路は、予め設定された周期で発振する発振器を備えたことを特徴とする。
【００１５】
また、本発明の請求項４に記載のスイッチング電源制御装置は、請求項１から請求項３のいずれかに記載のスイッチング電源制御装置であって、前記オン時間補正回路は、前記発振器からの信号でラッチ回路をセットし、前記スイッチング素子のスイッチング動作ごとに前記オフ信号の遅延時間を変化させるよう構成したことを特徴とする。
【００１６】
また、本発明の請求項５に記載のスイッチング電源制御装置は、請求項１に記載のスイッチング電源制御装置であって、前記オン時間補正回路は、コンデンサに定電流を充放電させ、前記スイッチング素子に流れる電流の判定回路として比較器を用い、前記スイッチング素子へのオフ信号の遅延時間を変化させる構成としたことを特徴とする。
【００１７】
また、本発明の請求項６に記載のスイッチング電源制御装置は、請求項１または請求項５記載のスイッチング電源制御装置であって、前記制御回路は、予め設定された周期で発振する発振器を備えたことを特徴とする。
【００１８】
また、本発明の請求項７に記載のスイッチング電源制御装置は、請求項１または請求項５から請求項６のいずれかに記載のスイッチング電源制御装置であって、前記オン時間補正回路は、前記発振器からの信号でラッチ回路をセットし、前記スイッチング素子のスイッチング動作ごとに前記オフ信号の遅延時間を変化させるよう構成したことを特徴とする。
【００１９】
また、本発明の請求項８に記載のスイッチング電源制御装置は、請求項１から請求項７のいずれかに記載のスイッチング電源制御装置であって、前記ドレイン電流検出回路は、オン時間補正回路用に設定された基準電圧以外に第二の基準電圧が設定され、前記スイッチング素子に流れる電流値が前記第二の基準電圧以上となった時は、前記オン時間補正回路で設定された遅延時間以内に因らずに前記スイッチング素子をオフさせることを特徴とする。
【００２０】
また、本発明の請求項９に記載の半導体装置は、請求項１から請求項８のいずれかに記載のスイッチング電源制御装置に用いる半導体装置であって、前記スイッチング素子と前記制御回路とが、同一の半導体基板上に形成された集積回路からなることを特徴とする。
【発明の効果】
【００２１】
本発明によれば、スイッチング素子に流れるドレイン電流のピーク値を、入力電圧に因らず一定化することができるため、ワールドワイドな入力電圧に対して一定の出力特性の電源を得ることができる。
【００２２】
そのため、入力電圧範囲により装置の回路定数を変更する必要なく、負荷への電流を一定化することができ、装置の低コスト化を図ることができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の形態を示すスイッチング電源制御装置及びそれに用いる半導体装置について、図面を参照しながら具体的に説明する。
（実施の形態１）
本発明の実施の形態１のスイッチング電源制御装置及びそれに用いる半導体装置を説明する。
【００２４】
図１と図２、図４は本実施の形態１のスイッチング電源制御装置の一構成例を示す回路図である。
このスイッチング電源制御装置において、入力直流電圧Ｖｉｎをスイッチング素子２のスイッチング動作によって波形変換した交流電圧を出力する変換機としてのトランス１は、一次巻線１ａおよび二次巻線１ｂを有し、一次巻線１ａと二次巻線１ｂの極性は逆になっている。このスイッチング電源制御装置はフライバック型となっている。
【００２５】
一次巻線１ａにはスイッチング素子２が直列接続されており、スイッチング素子２の制御電極は、この制御回路３の出力信号によりオン・オフのスイッチング制御がなされる。半導体装置４には、制御回路３とスイッチング素子２が含まれており、パワーＭＯＳＦＥＴなどによるこのスイッチング素子２が同一の半導体基板上に集積化されている。
【００２６】
ＤＲＡＩＮ端子はトランス１の一次巻線１ａとスイッチング素子２の接続点、つまりスイッチング素子２のドレインに接続される端子である。ＧＮＤ端子はスイッチング素子２のソース及び制御回路３のＧＮＤをグランド（接地）レベルと接続する端子であり、入力直流電圧Ｖｉｎが印加される２端子のうち低電位側の端子に接続されている。ＶＤＤ端子はコンデンサ５を接続する端子であり、制御回路３に内蔵されたレギュレータ１０からの充電により、制御回路３の電源電圧を制御する端子である。ＦＢ端子は出力電圧検出回路６から出力されるフィードバック信号（例えば、フォトトランジスタによる電流など）を制御回路３のフィードバック信号制御回路１３に入力するための端子である。
【００２７】
レギュレータ１０はスイッチング素子２のＤＲＡＩＮ端子、ＶＤＤ端子、起動・停止回路１１に接続されており、トランス１を介して、入力直流電圧Ｖｉｎがスイッチング素子２のＤＲＡＩＮ端子に印加されると、ＤＲＡＩＮ端子からＶＤＤ端子を介してコンデンサ５に電流を供給し、補助電源電圧ＶＤＤを上昇させる。ＶＤＤ端子電圧が起動電圧まで達するとＤＲＡＩＮ端子からのコンデンサ５への電流供給を停止、また起動電圧以下に低下すると、ＤＲＡＩＮ端子からＶＤＤ端子へ電流供給がなされ、再びＶＤＤ端子電圧は上昇する。
【００２８】
起動・停止回路１１は、ＶＤＤ端子電圧をモニターしており、ＶＤＤ端子電圧の大きさによって、スイッチング素子２の発振（オン）および停止（オフ）を制御している。ＶＤＤ端子電圧が起動電圧に達すると、ＡＮＤ回路２０の一方にＨレベルを入力し、ＶＤＤ端子電圧が停止電圧に達すると、Ｌレベルを入力する。
【００２９】
フィードバック信号制御回路１３は、出力電圧検出回路６から出力され制御回路３のＦＢ端子に入力されるフィードバック信号に応じて、図３に示すように出力直流電圧Ｖｏｕｔを一定に安定させるようスイッチング素子２に流れる電流レベルを決定し、ドレイン電流検出回路１４に入力される。なお、フィードバック信号制御回路１３からの出力電圧は、比較器２１のマイナス側に出力する。負荷が軽く出力電圧Ｖｏｕｔが上昇すると、スイッチング素子２に流れる電流を低下させ、また、負荷が重く出力電圧Ｖｏｕｔが低下すると、スイッチング素子に流れる電流を上昇させるよう制御される。
【００３０】
ドレイン電流検出回路１４は、例えば、スイッチング素子２に流れるドレイン電流とスイッチング素子２のオン抵抗との積で決まるオン電圧を検出することにより、相対的にスイッチング素子２に流れるドレイン電流を検出して、ドレイン電流の大きさに比例した電圧信号を比較器２１のプラス側に出力する。比較器２１は、プラス側のドレイン電流がフィードバック信号制御回路１３の出力信号と等しくなった時に、Ｈレベルの信号を出力する。
【００３１】
オン時ブランキングパルス発生回路１６は、ＡＮＤ回路（ゲートドライバー）２０によるスイッチング素子２へのターンオン信号出力後、一定のブランキング時間を設け、スイッチング素子２自身の容量による容量性スパイク電流等を誤検出してしまわないようにしている。
【００３２】
オン時間補正回路１５は、比較器２１からのＨレベルの出力信号を受け、ある遅延時間後に、ＲＳフリップフロップ１９のリセット（Ｒ）にＨレベルの信号を伝達する回路である。このオン時間補正回路１５については、回路構成例を含めて、後述の動作説明で詳細を説明する。
【００３３】
一旦起動状態になると、起動・停止回路１１からの出力信号がＨレベルとなるため、ＡＮＤ回路２０の一方はＨレベルとなっている。また、発振器１２のＣＬＯＣＫ信号よりＲＳフリップフロップ１９のセット（Ｓ）にはＨレベルのパルス信号が入力されるため、出力（Ｑ）はＨレベルとなり、ＡＮＤ回路２０のもう一方の入力信号もＨレベルが入力される。この時、ＡＮＤ回路２０の出力信号はＨレベルとなるため、スイッチング素子２はターンオン状態に移行する。
【００３４】
一方、スイッチング素子２のターンオン後、オン時ブランキング時間後にフィードバック信号制御回路１３により、出力電圧検出回路６からのフィードバック信号に応じた電流がスイッチング素子２に流れると、オン時間補正回路１５の出力Ｈレベルの信号は、インバータ回路１７、ＮＯＲ回路１８を介してＲＳフリップフロップ１９のリセット（Ｒ）へ入力される。したがって、出力（Ｑ）は、Ｌレベルとへ切り替り、ＡＮＤ回路２０の一方の入力がＬレベルとなるため、スイッチング素子２はターンオフ状態となる。
【００３５】
または、発振器１２のＭＡＸＤＵＴＹ信号により設定された最大オン時間の間にオン時間補正回路１５の出力がＬレベルの時は、発振器１２のＭＡＸＤＵＴＹ信号によりＮＯＲ回路１８を介してＲＳフリップフロップ１９のリセット（Ｒ）へ入力される。したがって、出力（Ｑ）は、Ｌレベルとへ切り替り、ＡＮＤ回路２０の一方の入力がＬレベルとなるため、スイッチング素子２はターンオフ状態となる。
【００３６】
以上のような信号処理により、スイッチング素子２のスイッチング（オン・オフ）動作が行なわれる。
なお、トランス１の二次巻線１ｂには、整流用のダイオード７ａとコンデンサ７ｂで構成される出力電圧生成部７が接続されており、スイッチング素子２がスイッチング動作することにより、トランス１において入力直流電圧Ｖｉｎから波形変換して二次巻線１ｂに誘起した交流電圧を、この出力電圧生成部７により整流平滑することによって出力直流電圧Ｖｏｕｔが生成され、負荷８に印加される。
【００３７】
また、出力電圧検出回路６は、例えばＬＥＤおよびツェナーダイオード等で構成され、出力直流電圧Ｖｏｕｔの電圧レベルを検出し、その出力直流電圧Ｖｏｕｔが所定の電圧に安定するように、制御回路３がスイッチング素子２のスイッチング動作を制御するのに必要なフィードバック信号を出力する。
【００３８】
このスイッチング電源制御装置では、商用の交流電源が、ダイオードブリッジなどの整流器により整流されて、入力コンデンサにて平滑化されることにより、直流電圧Ｖｉｎとされて、電力変換用のトランス１の一次巻線１ａに与えられている。
【００３９】
以上のように構成された図１から図２、図４に示すスイッチング電源制御装置及びそれに用いる半導体装置の動作を説明する。
ダイオードブリッジなどの整流器に商用電源からの交流電源が入力されると、整流器と入力コンデンサとにより、整流および平滑化されて、直流電圧Ｖｉｎに変換される。この直流入力電圧Ｖｉｎは、トランス１の一次巻線１ａを介して、ＤＲＡＩＮ端子に印加され、ＤＲＡＩＮ端子から制御回路３内のレギュレータ１０を介して、ＶＤＤ端子に接続されているコンデンサ５に起動用充電電流が流れる。この充電電流により制御回路３のＶＤＤ端子電圧が起動・停止回路１１で設定された起動電圧に達すると、スイッチング素子２によるスイッチング動作の制御が開始される。
【００４０】
スイッチング素子２がターンオンすると、スイッチング素子２に電流が流れ、スイッチング素子２に流れる電流の大きさに応じた電圧が比較器２１のプラス側に入力される。オン時ブランキングパルス発生回路１６によるブランキング時間後、ドレイン電流の大きさに応じた電圧が比較器２１のマイナス側で決まる電圧以上上昇すると、ＡＮＤ回路２０には共にＨレベルの信号が入力されるため、ＡＮＤ回路２０からはオン時ブランキングパルス発生回路１６にＨレベルの信号が出力される。オン時ブランキングパルス発生回路１６はこの信号を受け、ある遅延時間後に、ＲＳフリップフロップ１９のリセット（Ｒ）にＨ信号を出力し、スイッチング素子２はターンオフする。
【００４１】
スイッチング素子２がターンオフすると、スイッチング素子２のオン時にトランス１の一次巻線１ａで蓄えられたエネルギーが二次巻線１ｂに伝達される。
以上のようなスイッチング動作が繰り返されて、出力電圧Ｖｏｕｔが上昇していくが、出力電圧検出回路６で設定された電圧以上になると、出力電圧検出回路６からのフィードバック信号として制御回路３のＦＢ端子からのフィードバック電流の大きさに従って、フィードバック信号制御回路１３の出力電圧が低下し、比較器２１のマイナス側が低下するため、スイッチング素子２に流れる電流は減少する。このようにして、スイッチング素子２のオンデューティは適切な状態に変化していく。
【００４２】
すなわち、負荷８への電流供給が小さい軽負荷時には、スイッチング素子２に電流が流れる期間が短くなり、重負荷時には、スイッチング素子２に電流が流れる期間が長くなることになる。
【００４３】
ここで、オン時間補正回路１５の詳細について、一構成例を示す回路図である図４を基に説明する。
図４において、２４はＲＳフリップフロップ、２６と２７は定電流源、２８、２９および３２はＰ型ＭＯＳＦＥＴ、３０、３１および３３はＮ型ＭＯＳＦＥＴ、３４はコンデンサ、２５、３５および３７はインバータ回路、３６はＮＯＲ回路である。また、Ｐ型ＭＯＳＦＥＴ２８および２９、Ｎ型ＭＯＳＦＥＴ３０および３１はミラー回路となっている。
【００４４】
スイッチング素子２がターンオン時は、発振器のＣＬＯＣＫ信号によりＲＳフリップフロップ２４のセット（Ｓ）にＨ信号を出力すると、ＲＳフリップフロップ２４の出力（Ｑ）はＨ信号へと切り替わり、インバータ回路２５を介してＬレベル信号が出力される。Ｌ信号となることで、Ｐ型ＭＯＳＦＥＴ３２がオンし、定電流源２６、Ｐ型ＭＯＳＦＥＴ２８、２９で構成されるミラー回路にてコンデンサ３４に電流が充電され、電圧が上昇する。コンデンサ３４はインバータ回路３５の入力と接続され、コンデンサ３４の電圧がインバータ回路３５のしきい値以上となることで、インバータ回路３５の出力がＨレベルからＬレベルに切り替わり、ＮＯＲ回路３６に出力される。オン時ブランキングパルス発生回路１６の出力がインバータ回路３７に入力され、スイッチング素子２がオン時はＬレベルがインバータ回路３７からＮＯＲ回路３６に出力される。入力が共にＬレベルとなることで、ＮＯＲ回路３６からＨレベルが出力される。
【００４５】
ドレイン電流検出回路１４でスイッチング素子２の過電流を検出すると、スイッチング素子２をターンオフさせるために、比較器２１がＨレベルをＲＳフリップフロップ２４のリセット（Ｒ）に出力し、ＲＳフリップフロップ２４の出力がＬ信号へと切り替わり、インバータ回路２５を介すことでＨレベル信号が出力される。Ｈ信号となることで、Ｎ型ＭＯＳＦＥＴ３３がオンし、定電流源２７、Ｎ型ＭＯＳＦＥＴ３０、３１で構成されるミラー回路にてコンデンサ３４から電流を放電し、電圧が減少する。コンデンサ３４はインバータ回路３５の入力と接続され、コンデンサ３４の電圧がインバータ回路３５のしきい値以下となることで、インバータ回路３５の出力がＬレベルからＨレベルに切り替わり、ＮＯＲ回路３６に出力される。オン時ブランキングパルス発生回路１６の出力がインバータ回路３７に入力され、スイッチング素子２がオン時はＬレベルがインバータ回路３７からＮＯＲ回路３６に出力される。インバータ回路３５の出力がＨレベルとなることで、ＮＯＲ回路３６からＬレベルが出力される。
【００４６】
以上のように動作することでの、効果を説明する。
スイッチング素子２がオンすることで、コンデンサ３４に電流がチャージされていき、スイッチング素子２がオンしている間、コンデンサ３４の電圧が上昇していく。その後、ドレイン電流検出回路１４によりスイッチング素子２の過電流検出を行うと、ＲＳフリップフロップ２４の出力が反転し、ＮＯＲ回路３６の出力が切り替わるが、過電流検出してからＮＯＲ回路３６の切り替わるまでの時間はオンしてからコンデンサ３４に充電している時間により長くなるために、過電流検出後、ＮＯＲ回路３６の出力が反転するまでの時間はコンデンサ３４の充電時間により長くなる。
【００４７】
上記を式にあらわすと以下のようになる。
スイッチング素子２がオンしてからドレイン電流検出回路１４で過電流を検出までのコンデンサ３４の電圧Ｖ１は以下の式で表される。
Ｖ１＝ｔｏｎ×Ｉｃｏｎｓｔ１／Ｃ
ここで
Ｃ：コンデンサ容量値
ｔｏｎ：スイッチング素子２がオンしてから過電流を検出まで時間
Ｉｃｏｎｓｔ１：コンデンサに充電する定電流値
また、スイッチング素子２の過電流レベル検出後からＮＯＲ回路３６が反転するしきい値レベルＶ２に達するまでの時間ｔｄｏｆｆは以下の式で表される。
ｔｄｏｆｆ＝（Ｖ１−Ｖ２）×Ｃ／Ｉｃｏｎｓｔ２
ここで
Ｉｃｏｎｓｔ２：コンデンサ３４から放電する定電流値
よってスイッチング素子２のピーク電流値Ｉｐｅａｋは、
Ｉｐｅａｋ＝Ｖｉｎ／Ｌ×（ｔｏｎ＋ｔｄｏｆｆ）
となることから、スイッチング素子２がオンしてから過電流検出までの時間ｔｏｎが変化することで、コンデンサ３４の電圧Ｖ１が変化するために、スイッチング素子２をオフするまでの時間ｔｄｏｆｆが変化するために、図５に示すように、低入力電圧時はスイッチング素子２のオン時間が長くなることで、入力電圧値によらず、スイッチング素子２に流れる電流ピーク値を一定に調整することができる。
（実施の形態２）
本発明の実施の形態２のスイッチング電源制御装置及びそれに用いる半導体装置を説明する。
【００４８】
図６は本実施の形態２のスイッチング電源制御装置及びそれに用いる半導体装置のオン時間補正回路１５の構成例を示す回路図である。実施の形態１と比較すると、インバータ回路３５のＶＤＤ電圧が変化するとインバータ回路３５のしきい値が変化し、ｔｄｏｆｆ時間にＶＤＤ電圧依存性を持つことから、本実施の形態２ではオン時間補正回路１５のＶＤＤ電圧依存性を改善している実施の形態となる。なお、動作説明は上述の実施の形態１と同様であるため、ここでは変更点のみを説明する。
【００４９】
図６において、２４はＲＳフリップフロップ、２６と２７は定電流源、２８、２９および３２はＰ型ＭＯＳＦＥＴ、３０、３１および３３はＮ型ＭＯＳＦＥＴ、３４はコンデンサ、２５はインバータ回路、３６はＮＯＲ回路、３８は比較器、３９は基準電圧源である。また、Ｐ型ＭＯＳＦＥＴ２８および２９、Ｎ型ＭＯＳＦＥＴ３０および３１は、それぞれミラー回路となっている。
【００５０】
スイッチング素子２がターンオン時は、発振器１２のＣＬＯＣＫ信号によりＲＳフリップフロップ２４のセット（Ｓ）にＨ信号を出力すると、ＲＳフリップフロップ２４の出力（Ｑ）はＨ信号へと切り替わり、インバータ回路２５を介してＬレベル信号が出力される。Ｌ信号となることで、Ｐ型ＭＯＳＦＥＴ３２がオンし、定電流源２６、Ｐ型ＭＯＳＦＥＴ２８、２９で構成されるミラー回路にてコンデンサ３４に電流が充電され、電圧が上昇する。コンデンサ３４は比較器３８のマイナス側入力と接続され、コンデンサ３４の電圧が比較器３８のプラス側に接続された基準電圧源３９の電圧以上となることで、比較器３８の出力がＨレベルからＬレベルに切り替わり、ＮＯＲ回路３６に出力される。オン時ブランキングパルス発生回路１６の出力がインバータ回路３７に入力され、スイッチング素子２がオン時はＬレベルがインバータ回路３７からＮＯＲ回路３６に出力される。ＮＯＲ回路３６の入力が共にＬレベルとなることで、ＮＯＲ回路３６からＨレベルが出力される。
【００５１】
ドレイン電流検出回路１４でスイッチング素子２の過電流を検出すると、スイッチング素子２をターンオフさせるために、比較器２１がＨレベルをＲＳフリップフロップ２４のリセット（Ｒ）に出力し、ＲＳフリップフロップ２４の出力がＬ信号へと切り替わり、インバータ回路２５を介すことでＨレベル信号が出力される。Ｈ信号となることで、Ｎ型ＭＯＳＦＥＴ３３がオンし、定電流源２７、Ｎ型ＭＯＳＦＥＴ３０、３１で構成されるミラー回路にてコンデンサ３４から電流を放電し、電圧が減少する。コンデンサ３４は比較器３８のマイナス側入力と接続され、コンデンサ３４の電圧が比較器３８のプラス側に接続された基準電圧源３９の電圧以下となることで、比較器３８の出力がＬレベルからＨレベルに切り替わり、ＮＯＲ回路３６に出力される。一方、オン時ブランキングパルス発生回路１６の出力がインバータ回路３７に入力され、スイッチング素子２がオン時はＨレベルがインバータ回路３７からＮＯＲ回路３６に出力される。ＮＯＲ回路３６の入力が共にＨレベルとなることで、ＮＯＲ回路３６からＬレベルが出力される。
【００５２】
以上のように動作することでの、効果を説明する。
スイッチング素子２がオンすることで、コンデンサ３４に電流がチャージされていき、スイッチング素子２がオンしている間、コンデンサ３４の電圧が上昇していく。その後、ドレイン電流検出回路１４によりスイッチング素子２の過電流検出を行うと、ＲＳフリップフロップ２４の出力が反転し、ＮＯＲ回路３６の出力が切り替わるが、過電流検出してからＮＯＲ回路３６の切り替わるまでの時間は、オンしてからコンデンサ３４に充電している時間により長くなるために、過電流検出後、ＮＯＲ回路３６の出力が反転するまでの時間は充電時間により長くなる。
【００５３】
なお、式は実施の形態１と同じであるため割愛する。
（実施の形態３）
本発明の実施の形態３のスイッチング電源制御装置及びそれに用いる半導体装置を説明する。
【００５４】
図７、図８は本実施の形態３のスイッチング電源制御装置及びそれに用いる半導体装置のドレイン電流検出回路４１の構成例を示す回路図である。実施の形態１と比較すると、図８に示すように、４２は抵抗、４３は基準電圧源、４４は比較器であり、ドレイン電流検出回路４１内で、ドレイン電流に応じた電圧が比較器４４のプラス側に、マイナス側には基準電圧源４３が接続され、比較器４４の出力はＡＮＤ回路２０に接続されている。比較器４４のプラス側には比較器２１のプラス側に比べて低い電圧が入力される構成となる。入力電圧Ｖｉｎが低入力時や遅延時間が非常に延びた場合等に、ドレイン電流が、大きくなることで、半導体装置４に接続されているトランス１の飽和電流以上になり、ドレイン電流制御ができない状態になることから、本実施の形態３では、設定したドレイン電流以上を検出することで、スイッチング素子２のスイッチング動作をオフさせる実施の形態となる。なお、動作説明については、上述の実施の形態１と同様であるため、ここでは変更点のみを説明する。
【００５５】
図８において、スイッチング素子２がターンオン時は、ドレイン電流が流れることで、直列接続された抵抗２２、２３、４２により、抵抗４２のプラス側の電圧が、図９に示すように、ドレイン電流検出レベルの第二の過電流検出レベルを決めている基準電圧源４３の電圧以上となることにより、比較器４４の出力がＨレベルからＬレベルに切り替わることでＡＮＤ回路２０の出力がＬレベルに変化し、スイッチング素子２のスイッチング動作が、図９に示すように、設定された遅延時間に因らずその前にオフされる。
【００５６】
以上のように動作することによる効果を説明する。
入力電圧Ｖｉｎが低電圧時や負荷の状態により遅延時間が非常に延びた場合等に、スイッチング素子２に流れるドレイン電流値が大きくなるが、ドレイン電流検出回路４１が、その内部で予め設定されたドレイン電流がスイッチング素子２に流れていることを検出すると、オン時間補正回路１５で作成されるオフ遅延時間に関係なく、スイッチング素子２をオフさせることにより、スイッチング素子２の過電流、またトランス１の飽和状態を防ぐことができ、スイッチング電源制御装置を保護することができる。
【００５７】
なお、式は実施の形態１と同じであるため割愛する。
以上の回路構成により、基準電圧として予め設定された電圧を出力する基準電圧源３９を用いることで、電源電圧ＶＤＤの電圧によるｔｄｏｆｆの変化がないために、安定してスイッチング素子２に流れる電流ピーク値を一定に調整することができる。
【００５８】
本説明では、スイッチング素子２と制御回路３を同一基板上であるとしているが、制御回路３とスイッチング素子２が、特に同一基板上である必要はない。
また、本発明のスイッチング電源制御装置は、変換機にトランスを用いた絶縁電源回路で説明したが、変換機にコイルを用いた非絶縁電源回路でもよい。
【産業上の利用可能性】
【００５９】
本発明のスイッチング電源制御装置及びそれに用いる半導体装置は、入力電圧範囲により装置の回路定数を変更する必要なく、負荷への電流を一定化することができ、装置の低コスト化を図ることができるもので、ＡＣ−ＤＣおよびＤＣ−ＤＣコンバータなどのスイッチング電源装置等に有効に適応させることができる。
【図面の簡単な説明】
【００６０】
【図１】本発明の実施の形態１のスイッチング電源制御装置に用いる半導体装置の一構成例を示す回路図
【図２】同実施の形態１のスイッチング電源制御装置及びそれに用いる半導体装置の一構成例を示す回路図
【図３】同実施の形態１の半導体装置におけるフィードバック電流に対する過電流検出レベルを示す模式図
【図４】同実施の形態１の半導体装置におけるオン時間補正回路の一構成例を示す回路図
【図５】同実施の形態１の半導体装置における入力電圧違いによるスイッチング素子の電流を示す図
【図６】本発明の実施の形態２のスイッチング電源制御装置及びそれに用いる半導体装置の一構成例を示す回路図
【図７】本発明の実施の形態３のスイッチング電源制御装置に用いる半導体装置の一構成例を示す回路図
【図８】同実施の形態３のスイッチング電源制御装置に用いる半導体装置におけるドレイン電流検出回路の一構成例を示す回路図
【図９】同実施の形態３のスイッチング電源制御装置に用いる半導体装置における第二の過電流検出レベルによるスイッチング素子の電流を示す図
【図１０】従来例の半導体装置の一構成例を示す回路図
【図１１】従来例の半導体装置における入力電圧違いによるスイッチング素子の電流を示す図
【符号の説明】
【００６１】
１    トランス（変換機）
１ａ    一次巻線
１ｂ    二次巻線
２    スイッチング素子
３    制御回路（半導体装置）
４    半導体装置
５、７ｂ    コンデンサ
６    出力電圧検出回路
７    出力電圧生成部
７ａ    ダイオード
８    負荷
１０    レギュレータ
１１    起動・停止回路
１２    発振器
１３    フィードバック信号制御回路
１４    ドレイン電流検出回路
１５    オン時間補正回路
１６    オン時ブランキングパルス発生回路
１７、２５、３５、３７    インバータ回路
１８、３６    ＮＯＲ回路
１９、２４    ＲＳフリップフロップ
２０    ＡＮＤ回路
２１、３８、４４    比較器
２２、２３、４２    抵抗
３９、４３    基準電圧源
２６、２７    定電流源
２８、２９、３２    Ｐ型ＭＯＳＦＥＴ
３０、３１、３３    Ｎ型ＭＯＳＦＥＴ
３４    コンデンサ
【図１】
2010041832.tif 000003
【図２】
2010041832.tif 000004
【図３】
2010041832.tif 000005
【図４】
2010041832.tif 000006
【図５】
2010041832.tif 000007
【図６】
2010041832.tif 000008
【図７】
2010041832.tif 000009
【図８】
2010041832.tif 000010
【図９】
2010041832.tif 000011
【図１０】
2010041832.tif 000012
【図１１】
2010041832.tif 000013