(57)【要約】【課題】基板上の空洞部内に機能素子を配置した電子装置において、基板のダイシング工程による帯電の影響を低減することのできる構造及び製造方法を提供する。【解決手段】本発明の電子装置１０は、基板１１と、該基板上に配置された機能素子１０Ｘと、前記基板上に設けられ、前記機能素子が配置された空洞部１０Ｃを包囲し画成する素子周囲構造１０Ｐとを備えた電子機器において、前記素子周囲構造の少なくとも一部が導電体１７、１９で構成され、該導電体を電気的に接続するための配線構造１７、１９が設けられていることを特徴とする。【選択図】図２
2010030020.tif 000002
【特許請求の範囲】
【請求項１】
基板と、該基板上に配置された機能素子と、前記基板上に設けられ、前記機能素子が配置された空洞部を包囲し画成する素子周囲構造とを備えた電子機器において、
前記素子周囲構造の少なくとも一部が導電体で構成され、該導電体を電気的に接続するための配線構造が設けられていることを特徴とする電子装置。
【請求項２】
前記導電体は前記空洞部の少なくとも上部を覆うことを特徴とする請求項１に記載の電子装置。
【請求項３】
前記配線構造は前記導電体を前記基板に導電接続することを特徴とする請求項１又は２に記載の電子装置。
【請求項４】
前記配線構造が導電接続される前記基板の表層部には周囲の基板部分より高濃度のキャリア領域が設けられることを特徴とする請求項３に記載の電子装置。
【請求項５】
前記素子周囲構造は前記空洞部の側壁の少なくとも一部を構成する導電側壁部を有し、前記配線構造は該導電側壁部の外側に別に設けられていることを特徴とする請求項１乃至４のいずれか一項に記載の電子装置。
【請求項６】
前記基板若しくはその上方に形成され、前記機能素子に導電接続された半導体回路をさらに有することを特徴とする請求項１乃至５のいずれか一項に記載の電子装置。
【請求項７】
基板上に機能素子を形成する機能素子形成工程と、
前記基板上及び前記機能素子上に基板被覆構造を形成する基板被覆工程と、
前記基板被覆構造のうち前記機能素子上にある部分を除去することにより前記機能素子を露出させる素子露出工程と、
前記機能素子の上方を閉鎖することにより、前記素子露出工程における前記基板被覆構造の残部とともに構成され、前記機能素子が収容される空洞部を包囲し画成して、少なくとも一部が導電体で構成されるとともに該導電体を電気的に接続するための配線構造を含む素子周囲構造を完成させる素子閉鎖工程と、
前記素子閉鎖工程後において前記基板をダイシングする基板ダイシング工程と、
を具備することを特徴とする電子装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子装置に係り、特に、基板上にＭＥＭＳ素子を形成する場合に好適な構造及び製造方法に関する。
【背景技術】
【０００２】
一般に、ＭＥＭＳ素子を形成する一つの手法として、半導体基板等の基板上に半導体形成技術を用いて微細なＭＥＭＳ構造体を形成し、このＭＥＭＳ構造体が基板上に露出する構造で実現する場合がある。このようにＭＥＭＳ構造体を露出させるのは、ＭＥＭＳ素子の各種の機能、例えば、可動電極の変形、振動等の各種の動作を確保するために必要とされる。
【０００３】
上記のＭＥＭＳ素子を基板上に露出させた構造を製造する場合には、例えば、基板上に絶縁膜や配線層を含む基板被覆構造を形成する際に、当該基板被覆構造の中に組み込む形で必要に応じて犠牲層とともにＭＥＭＳ構造体を形成しておき、この基板被覆構造レジスト等で被覆するとともに当該レジストの一部を開口させ、この開口部からエッチング処理を施すリリース工程を実施することで、基板被覆構造の一部とともに犠牲層をも除去し、ＭＥＭＳ構造体を露出した状態とする必要がある。
【０００４】
この場合、ＭＥＭＳ素子を含む電子装置を製造する過程で、一般には基板をダイシングにより分割する工程が必要とされるが、ダイシング工程においてダイシングブレードと基板との摩擦熱の冷却を行ったり切削カスの除去を行ったりするために純水を吹き付ける必要があることから、当該純水の吹き付けによる機械的損傷を回避するために上記ＭＥＭＳ構造体を露出させた状態でダイシングを行うことはできない。このため、基板のダイシングを先に行い、その後、上記のリリース工程を実施するようにしている。
【０００５】
一方、以下の特許文献１においては、基板１上に、ＭＥＭＳ素子等の機能素子を構成する機能構造体３Ｘを形成し、この機能構造体３Ｘが基板１上の空洞部Ｃ内に配置されるように、基板１上に空洞部Ｃを包囲し画成する基板被覆構造を形成してなる電子装置が開示されている。また、この文献には、当該電子装置の製造方法として、リリース工程後に機能構造体３Ｘを空洞部Ｃ内に密閉し、その後、基板のダイシングを行う工程が記載されている。この方法によれば、リリース工程後にダイシング工程を実施できるため、ダイシング前の基板単位でリリース工程を実施できるという効果が得られる。
【特許文献１】特開２００７−２１６３０８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、前述のように基板のダイシング後にリリース工程を行う場合においても、上記の純水の吹き付けによって生ずる摩擦によりＭＥＭＳ構造体を取り巻く絶縁体が容易に帯電し、この帯電によって後のリリース工程においてＭＥＭＳ構造体の可動部が固定部に静電的に引き付けられてスティッキング（可動部の貼り付き）を引き起こすという問題がある。
【０００７】
一方、上記特許文献１に記載の方法では、ダイシング工程の前にリリース工程を実施するのでダイシング工程に起因する上記のスティッキングは生じないが、ＭＥＭＳ構造体がリリースされた後に実施されるダイシング工程においては上記と同様に絶縁体が帯電するので、この帯電によってＭＥＭＳ構造体が電気的に影響を受けることで、動作特性が変化し、また、構造的にも損傷を蒙る可能性がある。
【０００８】
そこで、本発明は上記問題点を解決するものであり、その課題は、基板上の空洞部内に機能素子を配置した電子装置において、基板のダイシング工程による帯電の影響を低減することのできる構造及び製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
斯かる実情に鑑み、本発明の電子装置は、基板と、該基板上に配置された機能素子と、前記基板上に設けられ、前記機能素子が配置された空洞部を包囲し画成する素子周囲構造とを備えた電子機器において、前記素子周囲構造の少なくとも一部が導電体で構成され、該導電体を電気的に接続するための配線構造が設けられていることを特徴とする。
【００１０】
この発明によれば、機能素子が配置された空洞部を包囲し画成する素子周囲構造の少なくとも一部が導電体で構成され、また、この導電体を電気的に接続するための配線構造が設けられることで、当該配線構造を介して導電体を所定の電位に接続することで、基板のダイシング時に生ずる帯電による機能素子への影響を緩和できるとともに、周囲に帯電した静電気を導電体及び配線構造を介して除去することも可能になるので、機能素子に対する電気的影響を低減することができる。したがって、良好な特性を有する機能素子を安全かつ確実に製造できる。
【００１１】
本発明の一の態様においては、前記導電体は前記空洞部の少なくとも上部を覆う。これによれば、導電体が空洞部の少なくとも上部を覆うことで、基板のダイシング時における周囲の基板被覆構造の帯電をさらに容易に回避できる。また、通常は空洞部の上部に絶縁層や配線層を形成する必要がないので、空洞部の周囲の回路構成や配線構造に影響を与えずに、機能素子への電気的影響を低減することが可能になる。
【００１２】
本発明の他の態様においては、前記配線構造は前記導電体を前記基板に導電接続する。一般的には、本発明の場合、素子周囲構造の導電体は配線構造を介して任意の端子部に接続されていてもよいが、当該導電体を配線構造を介して基板に導電接続することで、より容易に導電体を接地電位その他の電位に電気的に接続することができる。
【００１３】
この場合において、前記配線構造が導電接続される前記基板の表層部には周囲の基板部分より高濃度のキャリア領域が設けられることが好ましい。これによれば、配線構造が導電接続される基板の表層部に他の基板部分より高濃度のキャリア領域が設けられることで、配線構造と基板との導電接続抵抗を低減でき、導電体をより確実に基板に導電接続することができる。
【００１４】
本発明の別の態様においては、前記素子周囲構造は前記空洞部の側壁の少なくとも一部を構成する導電性の導電側壁部を有し、前記配線構造は該導電側壁部の外側に別に設けられている。これによれば、素子周囲構造に空洞部の側壁の少なくとも一部を構成する導電側壁部の外側に配線構造が別に設けられることで、空洞部を形成する際の導電側壁部の侵食状況に影響されずに導電体を確実に電気的に接続することが可能になる。
【００１５】
本発明の更に異なる態様においては、前記基板若しくはその上方に形成され、前記機能素子に導電接続された半導体回路をさらに有する。これによれば、共通の基板において機能素子と半導体回路とが導電接続された状態で設けられることで、ＭＥＭＳ素子等の機能素子を含む各種の回路、例えば発振回路、フィルタ回路などを容易に構成できる。
【００１６】
次に、本発明の電子装置の製造方法は、基板上に機能素子を形成する機能素子形成工程と、前記基板上及び前記機能素子上に基板被覆構造を形成する基板被覆工程と、前記基板被覆構造のうち前記機能素子上にある部分を除去することにより前記機能素子を露出させる素子露出工程と、前記機能素子の上方を閉鎖することにより、前記素子露出工程における前記基板被覆構造の残部とともに構成され、前記機能素子が収容される空洞部を包囲し画成して、少なくとも一部が導電体で構成されるとともに該導電体を電気的に接続するための配線構造を含む素子周囲構造を完成させる素子閉鎖工程と、前記素子閉鎖工程後において前記基板をダイシングする基板ダイシング工程と、を具備することを特徴とする。
【００１７】
この発明によれば、素子露出工程を実施した後に素子閉鎖工程を行い、その後、基板ダイシング工程を実施することで、基板のダイシング時における帯電による機能素子のスティッキングを回避できるとともに、素子周囲構造の少なくとも一部が導電体で構成され、この導電体が配線構造により電気的に接続可能とされるので、基板のダイシング時における帯電による機能素子への電気的影響を低減できると同時に当該帯電状態を導電体及び配線構造を介して除去することが可能になる。したがって、良好な特性を有する機能素子を安全かつ確実に製造できる。
【００１８】
なお、本明細書及び本明細書とともに添付された特許請求の範囲において、「上下方向」、「上部」、「上方」、「下部」、「下方」等の用語は、基板上に機能素子又は機能構造体が設けられる装置構造において、基板の側が下部若しくは下方、機能素子又は機能構造体の側が上部若しくは上方であるとした場合を表現したものであり、装置の姿勢に依存する現実の鉛直方向、当該鉛直方向の上部、上方、下部、下方を意味しない。
【発明を実施するための最良の形態】
【００１９】
次に、添付図面を参照して本発明の実施形態について詳細に説明する。
【００２０】
［第１実施形態］
最初に、図１を参照して本発明の第１実施形態の電子装置について説明する。図１（ａ）乃至（ｅ）は、本実施形態の製造工程を示す概略工程断面図である。本実施形態の電子装置１０は、シリコン単結晶等の半導体よりなる基板１１上に機能素子であるＭＥＭＳ素子（例えば、ＭＥＭＳ振動子など）を構成するＭＥＭＳ構造体（機能構造体）１０Ｘを形成してなるものである。
【００２１】
本実施形態では、図１（ａ）に示すように、基板１１の表層部に例えば基板よりキャリア濃度の高い不純物領域１１Ａ、１１Ｂを不純物拡散法やイオン注入法等により形成する。ここで、不純物領域１１ＡはＭＥＭＳ構造体１０Ｘの駆動態様に応じてｐ型領域（ウエル）、ｎ型領域（ウエル）のいずれかとし、好ましくは定電位に接続されてＭＥＭＳ構造体の寄生容量を緩和する機能を有する。また、不純物領域１１Ｂは後述する配線層と基板１１との導電接続部分においてオーミックコンタクトを得るためのもので、周囲部分（基板１１若しくはその表層部に形成されたウエル領域）がｐ型半導体であればそれよりも高濃度のｐ＋型領域（ウエル）とし、同周囲部分がｎ型半導体であればそれよりも高濃度のｎ＋型領域（ウエル）とする。
【００２２】
なお、上記不純物領域１１Ｂは、ＭＥＭＳ構造体１０Ｘを平面的に取り巻く閉曲線に沿って連続して（例えば環状に）形成されるか、或いは、ＭＥＭＳ構造体１０Ｘを平面的に取り巻く閉曲線上において不連続に複数個所に分散して形成される。
【００２３】
次に、基板１１上にシリコン窒化膜等よりなる下地絶縁層１２ＡをＣＶＤ法、スパッタリング法等により形成する。この下地絶縁層１２Ａは、後述するリリース工程において実施されるエッチングに対する耐性を有する材料で構成され、いわゆるエッチングストップ層として機能する。なお、この下地絶縁層１２Ａは、パターニング処理によってＭＥＭＳ構造体１０Ｘを形成する平面範囲を含む範囲に限定された形で形成される。これによって、基板１１及びその上方に半導体回路を形成する際の障害となることがなくなる。
【００２４】
なお、上記基板１１と下地絶縁膜１２Ａの間にはシリコン酸化膜等よりなる表面絶縁膜が別途形成されていてもよい。この表面絶縁膜は基板１１及びその上方に半導体回路を形成する際の素子間分離膜等として用いることができる。
【００２５】
上記の下地絶縁層１２Ａ上にはＭＥＭＳ構造体１０Ｘが形成される。このＭＥＭＳ構造体１０Ｘは種々の構成とすることができるが、図示例の場合には固定電極１３と可動電極１４が基板１１の厚み方向に対向配置された振動子構造を有するものを例示してある。固定電極１３及び可動電極１４は、蒸着法、スパッタリング法、ＣＶＤ法等により形成され、例えば導電性を有するポリシリコン膜により形成される。固定電極１３は下地絶縁層１２Ａ上に層状に形成される。また、可動電極１４は下地絶縁膜１２Ａ上に形成される支持部１４ａと、上記下地絶縁膜１２Ａ及び固定電極１３上にＰＳＧ（リンドープガラス）、シリコン酸化膜等よりなる犠牲層１２Ｂを介して積層された可動部１４ｂとを備えている。可動部１４ｂは固定電極１３の上方に上記犠牲層１２Ｂを介して対向配置される。
【００２６】
なお、上記ＭＥＭＳ構造体１０Ｘは基板１１の表層部に設けられた上記不純物領域１１Ａと平面的に重なる範囲に形成され、また、上記不純物領域１１Ｂは、開口部１２ａにより、上記下地絶縁膜１２Ａ、上記表面絶縁膜及び上記犠牲層１２Ｂで覆われることなく露出した状態とされる。
【００２７】
次に、図１（ｂ）に示すように、基板１１及びＭＥＭＳ構造体１０Ｘ上にシリコン酸化膜等よりなる層間絶縁膜１６がスパッタリング法やＣＶＤ法等により形成される。また、この層間絶縁膜１６にはＭＥＭＳ構造体１０Ｘを平面的に取り巻く閉曲線に沿って枠状（例えば環状）に構成された開口部１６ａが設けられる。なお、この開口部１６ａはＭＥＭＳ構造体１０Ｘを平面的に取り巻く閉曲線の全体に形成される必要はなく、当該閉曲線の一部に開口部１６ａが設けられていない部分が存在してもよい。
【００２８】
その後、層間絶縁膜１６上にはアルミニウム等よりなる配線層１７が形成され、この配線層１７の一部は層間絶縁膜１６に形成された上記開口部１６ａを通して基板１１の表層部に設けられた上記不純物領域１１Ｂに接続される。ここで、配線層１７は、上記開口部１６ａに対応してＭＥＭＳ構造体１０Ｘを完全若しくは部分的に取り巻くように形成される。
【００２９】
なお、図では配線層１７はＭＥＭＳ構造体１０Ｘを平面的に取り巻く部分にのみ存在するように形成されているが、一般的には、図示しない半導体回路の一部を構成する配線層の一部が当該配線層１７となるように、他の配線パターンと同時に形成される。
【００３０】
その後、図１（ｃ）に示すように、上記層間絶縁膜１６及び配線層１７上にさらに層間絶縁膜１８を形成し、この層間絶縁膜１８には、配線層１７の一部を露出する開口部１８ａを形成する。この開口部１８ａもまた、ＭＥＭＳ構造体１０Ｘを平面的に完全若しくは部分的に取り巻くように形成される。そして、この層間絶縁膜１８上にはさらに配線層１９が形成され、上記開口部１８ａを通して配線層１７に導電接続される。配線層１９は、ＭＥＭＳ構造体１０Ｘの上方に配置される被覆部１９Ｘを有し、この被覆部１９Ｘには複数の細孔１９ａが形成される。配線層１９の被覆部１９Ｘ及び細孔１９ａは配線層１９のパターニング時に同時に形成される。
【００３１】
しかる後に、図１（ｄ）に示すように、層間絶縁膜１８及び配線層１９上に表面保護膜２０を形成する。この表面保護膜２０は、シリコン窒化膜、レジストその他の樹脂膜等で構成できる。表面保護膜２０を構成する素材は、後述するリリース工程において行われるエッチング処理に対する耐性を備えたものであればよい。この表面保護膜２０には、ＭＥＭＳ構造体１０Ｘの上方に開口部２０ａが形成される。この開口部２０ａを形成することで、上記被覆部１９Ｘが露出する。
【００３２】
そして、上記表面保護膜２０の開口部２０ａ及び被覆部１９Ｘの細孔１９ａを通して、ＭＥＭＳ構造体１０Ｘ上にある層間絶縁膜１８及び層間絶縁膜１６、並びに、ＭＥＭＳ構造体１０Ｘに隣接する犠牲層１２Ｂを除去するリリース工程を実施する。このリリース工程は、例えば、緩衝フッ酸をエッチング液としたウエットエッチング、或いは、フッ化水素酸ガスを用いたドライエッチング等で実施することができる。これによって、ＭＥＭＳ構造体１０Ｘは空洞部１０Ｃ内において可動部１４ｂが可動な状態で配置される。その後、必要に応じて空洞部１０Ｃ内の洗浄を行う。
【００３３】
さらに、上記のように空洞部１０Ｃが形成された後、被覆部１９Ｘ上に、塗布法、蒸着法、スパッタリング法、ＣＶＤ法等により封止層２１を形成し、この封止層２１により細孔１９ａを閉鎖する。これによって、空洞部１０Ｃは密閉される。なお、空洞部１０Ｃを大気圧よりも減圧された状態としてもよく、或いは、大気とは異なるガス（例えば、窒素ガスなど）を封入した状態としてもよい。上記の封止層２１を蒸着法、スパッタリング法、ＣＶＤ法等の気相成長法で形成することにより、空洞部１０Ｃの減圧状態をそのまま実現することができる。
【００３４】
図２（ａ）は本実施形態の図１（ｅ）に示す工程の後の基板ダイシング工程を説明する部分平面図、図２（ｂ）は当該基板ダイシング工程後の電子装置１０の構成を示す縦断面図である。本実施形態では、上記のようにＭＥＭＳ構造体１０Ｘが空洞部１０Ｃ内に配置された状態で、被覆部１９Ｘ及び封止層２１によって空洞部１０Ｃを閉鎖した状態で、基板１１をダイシングする。このとき、基板１１は図示しないダイシング装置の基台等に電気的に接続され、接地電位その他の定電位が与えられた状態とされる。そして、図示例の場合、ダイシングライン１１ｘ、１１ｙに沿って基板１１をダイシングすることで、複数の矩形チップ状の電子装置１０が形成される。図２に示すように、電子装置１０には、上述の空洞部１０Ｃ内に配置されるＭＥＭＳ構造体１０Ｘがそれぞれ形成されている。空洞部１０Ｃは、上記の配線層１７、１９、被覆部１９Ｘ、封止層２１によって構成される素子周囲構造１０Ｐによって包囲され、画成される。この素子周囲構造１０Ｐには一部欠損した開口部１０Ｐａが設けられている。
【００３５】
ＭＥＭＳ構造体１０Ｘの固定電極１３には電極配線１３ｘが接続され、また、可動電極１４には電極配線１４ｘが接続される。これらの電極配線１３ｘ、１４ｘは、上記の開口部１０Ｐａを通して素子周囲構造１０Ｐの外側に引き出される。
【００３６】
また、電子装置１０には、上記ＭＥＭＳ構造体１０Ｘに接続された半導体回路１０Ｓが形成される。半導体回路１０Ｓは上記電極配線１３ｘ、１４ｘに導電接続された回路部分を含む。半導体回路１０Ｓは、ＭＯＳトランジスタ等の能動素子、コンデンサ、インダクタ、抵抗、ダイオード、配線等の回路要素を有し、図１に示す工程と共通の構成部分が同時に形成される。例えば、基板１１上に形成された図示しない表面絶縁膜とともに素子間分離膜や他の表面絶縁膜が形成され、不純物領域１１Ａ、１１Ｂとともにウエル領域やコンタクト領域が形成され、固定電極１３や可動電極１４とともにゲート電極、容量電極、配線層等が形成され、犠牲層１２Ｂ及び層間絶縁膜１６、１８とともにゲート絶縁膜、容量誘電体層、層間絶縁膜等が形成され、配線層１７、１９とともに回路内配線層が形成される。なお、図示の端子１０Ｔは半導体回路１０Ｓの外部端子である。
【００３７】
上記の実施形態において、素子周囲構造１０Ｐを構成する配線層１７、１９、被覆部１９Ｘは導電体で構成され、また、場合によっては封止層２１も導電体で構成される。これらの導電体は、配線構造である配線層１７、１９を介して基板１１に導電接続されることで接地されるので、ＭＥＭＳ構造体１０Ｘを電磁遮蔽するとともに、周囲の層間絶縁膜１６、１８が帯電したときに静電気を逃がす機能を有する。このため、上述の基板ダイシング工程でダイシングライン１１ｘ、１１ｙに沿ってダイシングが行われた際に生ずる層間絶縁膜１６，１８の帯電によるＭＥＭＳ構造体１０Ｘへの電気的影響を低減することができ、例えば、静電気による可動部１４ｂの撓み変形や破損を防止することができる。
【００３８】
特に、本実施形態では、図２（ａ）に示すように、素子周囲構造１０Ｐの導電体である配線層１７、１９の開口部１０Ｐａが隣接する半導体回路１０Ｓの側にのみ形成され、他の方位は全て配線層１７、１９によって取り囲まれているので、ＭＥＭＳ構造体１０Ｘの周囲と電子装置１０の外縁との間が半導体回路１０Ｓの側を除いて完全に導電体によって平面的に包囲されていることとなるため、ダイシング時の摩擦に起因する帯電の影響をほぼ全方位に亘って回避することができる。
【００３９】
また、本実施形態では、図２（ｂ）に示すように、素子周囲構造１０ＰのうちＭＥＭＳ構造体１０Ｘを上方から被覆する被覆部１９Ｘが（場合によっては封止層２１も）導電体で構成されるので、特にＭＥＭＳ構造体１０Ｘに対する厚み方向の電界を生ずるような帯電が防止されることから、当該厚み方向に固定電極１３に対し対向配置される可動部１４ｂへの静電的な影響を低減できる。
【００４０】
なお、本実施形態では、配線層１７、１９は、空洞部１０Ｃを包囲し画成する素子周囲構造１０Ｐの導電体を構成するとともに、素子周囲構造１０Ｐの導電体である被覆部１９Ｘ（場合によっては封止層２１）を電気的に基板１１に接続するための配線構造をも構成するものとなっている。ただし、本発明はこのような態様に限らず、素子周囲構造１０Ｐの少なくとも一部が導電体で構成され、この導電体が配線構造によって電気的に何らかの電位に接続可能に構成されていればよい。
【００４１】
［第２実施形態］
次に、図３を参照して本発明に係る第２実施形態の電子装置１０′について説明する。本実施形態では、上記第１実施形態と同様の部分には同一符号を付し、それらの部分の説明並びに同一の製造方法については説明を省略する。
【００４２】
本実施形態では、配線層１７′、１９′にそれぞれ素子周囲構造１０Ｐを構成する導電側壁部１７Ｙ、１９Ｙと、これらの導電側壁部１７Ｙ、１９Ｙとは別に設けられた配線部１７Ｚ、１９Ｚが設けられている点で上記第１実施形態とは異なる。導電側壁部１７Ｙ、１９Ｙは基本的には第１実施形態の配線層１７、１９と同様にＭＥＭＳ構造体１０Ｘを平面的に取り巻くように構成される。また、配線層１９′には第１実施形態と同様の被覆部１９Ｘが設けられている。
【００４３】
配線部１７Ｚ、１９Ｚは、上記被覆部１９Ｘ及び導電側壁部１７Ｙ、１９Ｙに対して導電接続されているとともに、これらの導電側壁部１７Ｙ、１９Ｙとは別に、ＭＥＭＳ構造体１０Ｘを平面的に取り巻く導電側壁部１７Ｙ、１９Ｙの外側に設けられ、層間絶縁膜１６、１８を貫通して基板１１の表層部に形成された不純物領域１１Ｂ′に導電接続されている。配線部１７Ｚ、１９Ｚは、ＭＥＭＳ構造体１０Ｘを導電側壁部１７Ｙ、１９Ｙのさらに外側で平面的に取り巻くように形成されている。
【００４４】
図示例の場合、配線層１９′は、二点鎖線で示すようにＭＥＭＳ構造体１０Ｘの上方を覆う被覆部１９Ｘの外側に平面的に張り出し、この張り出した部分から下方へ向けて上記配線部１７Ｚ、１９Ｚが伸びて基板１１の表面に達している。なお、上記の張り出した部分は被覆部１９Ｘと一体に構成しても構わないことは言うまでもない。
【００４５】
ＭＥＭＳ構造体１０Ｘを収容する空洞部１０Ｃ及びこれを取り巻く素子周囲構造１０Ｐ′に隣接して第１実施形態と同様の半導体回路１０Ｓが設けられ、素子周囲構造１０Ｐ′には、半導体回路１０Ｓの側に開口部１０Ｐａ′が開口している。この開口部１０Ｐａ′からは第１実施形態と同様にＭＥＭＳ構造体１０Ｘに接続された電極配線１３ｘ′、１４ｘ′が引き出され、半導体回路１０Ｓに導電接続される。
【００４６】
上記配線部１７Ｚ、１９Ｚは、本発明の導電体を構成する被覆部１９Ｘ、導電側壁部１７Ｙ、１９Ｙを基板１１に導電接続するための配線構造を構成する。この配線構造である配線部１７Ｚ、１９Ｚは、ＭＥＭＳ構造体１０Ｘ、空洞部１０Ｃ及び素子周囲構造１０Ｐ′に対し半導体回路１０Ｓが隣接する側を除いた方向に隣接し、当該方向から平面的に取り巻くように構成される。これらの方向はいずれもＭＥＭＳ構造体１０Ｘ、空洞部１０Ｃ及び素子周囲構造１０Ｐ′がダイシングライン１１ｘ、１１ｙに直接に隣接する方向である。
【００４７】
ここで、配線部１７Ｚ、１９Ｚは、素子周囲構造１０Ｐ′の外側を平面的に取り巻く閉曲線に沿って不連続に分散配置された複数の箇所において基板１１に対し導電接続されている。ただし、配線部１７Ｚ、１９Ｚを上記平曲線に沿って連続的に形成し、かつ、連続して基板１１に導電接続されているように構成してもよい。
【００４８】
なお、図示例では素子周囲構造１０Ｐ′の開口部１０Ｐａ′が半導体回路１０Ｓの隣接する側の角部に近い位置に開口しているが、このような構成に限定されるものではなく、半導体回路１０Ｓの隣接する側でさえあれば、第１実施形態のように当該側の中央部にて開口していてもよい。
【００４９】
本実施形態では、素子周囲構造１０Ｐ′に設けられた導電体である被覆部１９Ｘ及び導電側壁部１７Ｙ、１９Ｙが素子周囲構造１０Ｐ′の外側に配置される配線部１７Ｚ、１９Ｚにより構成される配線構造によって基板１１に導電接続されるので、上記のリリース工程においてエッチングによる配線構造の侵食のおそれをなくすことができる。
【００５０】
すなわち、本来は導電側壁部１７Ｙ、１９Ｙはリリース工程におけるエッチング処理に対して耐性を有する素材（アルミニウム等）で構成されるが、当該素材の耐性は必ずしも十分でない場合があり、例えば配線材料として多々使用されるアルミニウムやアルミニウム合金は、リリース工程のフッ酸系のエッチングに対して僅かに侵される場合がある。したがって、リリース工程時においてエッチャントの組成やエッチング時間によっては導電側壁部１７Ｙ、１９Ｙが侵食され、特に導電側壁部１７Ｙと基板１１との間が侵食されることで、基板１１に対する導電接続性が悪化するおそれもある。したがって、第１実施形態ではリリース工程次第で所望の効果が得られない場合も想定される。
【００５１】
これに対して、本実施形態では、導電側壁部１７Ｙ、１９Ｙの外側において別に配線部１７Ｚ、１９Ｚを設けており、これらの配線部１７Ｚ、１９Ｚはリリース工程に直接晒されることがないので、上記のような導電接続性の悪化は生じない。
【００５２】
［第３実施形態］
次に、図４を参照して本発明に係る第３実施形態の電子装置１０″について説明する。本実施形態では、上記第１実施形態と同様の部分には同一符号を付し、それらの部分の説明並びに同一の製造方法については説明を省略する。
【００５３】
本実施形態では、ＭＥＭＳ構造体１０Ｘ及び空洞部１０Ｃを取り巻く素子周囲構造１０Ｐ″のさらに外側に配線部１７Ｚ、１９Ｚからなる配線構造を設けて基板１１に導電接続している点で上記第２実施形態と同様である。ただし、本実施形態では、半導体回路１０Ｓ″の主要部がＭＥＭＳ構造体１０Ｘ、空洞部１０Ｃ及び素子周囲構造１０Ｐ″の両側にそれぞれ隣接している点で異なる。また、素子周囲構造１０Ｐ″には、電極配線１３ｘ″、１４ｘ″を引き出すための開口部１０Ｐａ″が半導体回路１０Ｓ″の隣接する両側にそれぞれ開口している点でも異なる。
【００５４】
本実施形態では、ＭＥＭＳ構造体１０Ｘ及び空洞部１０Ｃを取り巻く素子周囲構造１０Ｐ″の両側二方向に半導体回路１０Ｓ″の主要部がそれぞれ隣接し、これに対応して、半導体回路１０Ｓ″の当該主要部が隣接する二方向を除く残りの両側二方向にそれぞれ配線部１７Ｚ、１９Ｚが配置されている。そして、図示例では、これらの配線部１７Ｚ、１９Ｚは上記残りの二方向を包囲するように不連続な複数個所において基板１１と導電接続される。なお、連続的に延長された導電接続部を形成してもよいことは上記と同様である。
【００５５】
ＭＥＭＳ構造体１０Ｘを被覆する被覆部１９Ｘを備えた配線層１９″は、上記残りの二方向にそれぞれ張り出し、それらの張り出し部分の下方に上記配線部１７Ｚ、１９Ｚが形成されている。
【００５６】
本実施形態では、図示例のようにＭＥＭＳ構造体１０Ｘ、空洞部１０Ｃ及び素子周囲構造１０Ｐ″の両側二方向にそれぞれ半導体回路１０Ｓ″の回路部が隣接し、残りの二方向にも半導体回路１０Ｓ″の配線等が配置される領域が存在するものの、当該領域は僅かなものとなっている。ただし、半導体回路１０Ｓ″が上記二つの回路部のみで構成されていてもよい。そして、残りの二方向の外側には配線構造である配線部１７Ｚ、１９Ｚが基板１１と導電接続しているため、上記各実施形態と同様にダイシングライン１１ｘに沿った摩擦等に起因する帯電の影響を低減することができる。
【００５７】
［第４実施形態］
最後に、図５を参照して本発明に係る第４実施形態の電子装置３０について説明する。本実施形態では、上記第１実施形態と同様の部分には同一符号を付し、それらの部分の説明並びに同一の製造方法については説明を省略する。
【００５８】
本実施形態では、第１実施形態と同様のＭＥＭＳ構造体１０Ｘ、空洞部３０Ｃ及び素子周囲構造３０Ｐを有するが、基板３１がセラミックス、ガラス、樹脂等の絶縁基板であり、配線層３９が素子周囲構造３０Ｐの導電体である被覆部３９Ｘと導電側壁部３９Ｙに加えて外側へ延長された配線部３９Ｖを備えている点で異なる。この配線部３９Ｖは層間絶縁膜１８上を外側へ伸び、表面保護膜２０に形成された開口部２０ｂにて露出する端子部３９Ｗを備えている。なお、端子部３９Ｗ上には突起電極３９Ｔを形成してもよい。
【００５９】
本実施形態では、素子周囲構造３０Ｐのうちの導電体を構成する被覆部３９Ｘ、導電側壁部３９Ｙ及び配線層１７とは別に、その外側に延在する配線部３９Ｖが形成され、この配線部３９Ｖが端子部３９Ｗを介して外部の所定電位に接続可能に構成される。例えば、図示点線で示す突起電極３９Ｔをダイシング装置の基台に導電接触させた状態（電気的に接地された状態）で固定して基板３１のダイシングを行うことにより、ダイシング時における帯電を防止し、当該帯電によるＭＥＭＳ構造体１０Ｘへの電気的影響を低減できる。
【００６０】
尚、本発明の電子装置は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、上記各実施形態では、機能素子としてＭＥＭＳ素子を例示し、特に図示例では静電型のＭＥＭＳ振動子を例に説明したが、マイクロアクチュエータ、圧力センサ、加速度センサ、その他のＭＥＭＳ振動子以外のＭＥＭＳ素子であってもよく、或いは、基板上の空洞部内に配置されるものであれば、水晶振動子、表面弾性波素子、半導体圧力センサ等といったＭＥＭＳ素子以外の各種の機能素子であっても構わない。
【図面の簡単な説明】
【００６１】
【図１】第１実施形態の製造工程及び構造を示す工程断面図（ａ）〜（ｅ）。
【図２】第１実施形態の基板ダイシング工程前の部分平面図（ａ）及び基板ダイシング工程後の縦断面図（ｂ）。
【図３】第２実施形態の基板ダイシング工程前の部分平面図（ａ）及び基板ダイシング工程後の縦断面図（ｂ）。
【図４】第３実施形態の基板ダイシング工程前の部分平面図（ａ）及び基板ダイシング工程後の縦断面図（ｂ）。
【図５】第４実施形態の基板ダイシング工程前の部分平面図（ａ）及び基板ダイシング工程後の縦断面図（ｂ）。
【符号の説明】
【００６２】
１０、１０′、１０″、３０…電子装置、１０Ｘ…ＭＥＭＳ構造体（機能素子）、１０Ｃ、３０Ｃ…空洞部、１０Ｐ、１０Ｐ′、１０Ｐ″、３０Ｐ…素子周囲領域、１０Ｐａ、１０Ｐａ′、１０Ｐａ″…開口部、１１、３１…基板、１１Ａ、１１Ｂ…不純物領域、１２Ａ…下地絶縁層、１２Ｂ…犠牲層、１３…固定電極、１４…可動電極、１６、１８…層間絶縁膜、１７、１９、３９…配線層、１９Ｘ、３９Ｘ…被覆部、１７Ｙ、１９Ｙ、３９Ｙ…導電側壁部、１７Ｚ、１９Ｚ、３９Ｖ…配線部、３９Ｗ…端子部
【図１】
2010030020.tif 000003
【図２】
2010030020.tif 000004
【図３】
2010030020.tif 000005
【図４】
2010030020.tif 000006
【図５】
2010030020.tif 000007