(57)【要約】【課題】実用化可能なスルーシリコンビアを提案する。【解決手段】本発明の例に係る積層型半導体装置は、第一の機能を有する第一のチップＭ２と、第一のチップＭ２上に積み重ねられ、第一の機能とは異なる第二の機能を有する第二のチップ１２とを備える。第一のチップＭ２は、第一の半導体基板の一面側から他面側に突き抜け、第一の半導体集積回路Ｅ１に接続される第一の導電層１４（Ｘ）と、第一の半導体基板の一面側から他面側に突き抜け、第一の半導体集積回路Ｅ１に接続されない第二の導電層１４（Ｙ）とを備える。第一及び第二の導電層１４（Ｘ），１４（Ｙ）の形状及び構造は、同一である。第一のチップＭ２の第二の導電層１４（Ｙ）は、第二のチップ１２の第二の半導体集積回路Ｅ２に接続される。【選択図】図２
2010056139.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、前記半導体基板の一面側に形成される半導体集積回路と、前記半導体基板の前記一面側から他面側に突き抜け、前記半導体集積回路に接続される第一の導電層と、前記半導体基板の前記一面側から前記他面側に突き抜け、前記半導体集積回路に接続されない第二の導電層とを具備し、前記第一及び第二の導電層は、形状及び構造が同一であることを特徴とするスルーシリコンビアチップ。
【請求項２】
第一の機能を有する第一のチップと、前記第一のチップ上に積み重ねられ、前記第一の機能とは異なる第二の機能を有する第二のチップとを具備し、
前記第一のチップは、
第一の半導体基板と、前記第一の半導体基板の一面側に形成される第一の半導体集積回路と、前記第一の半導体基板の前記一面側から他面側に突き抜け、前記第一の半導体集積回路に接続される第一の導電層と、前記第一の半導体基板の前記一面側から前記他面側に突き抜け、前記第一の半導体集積回路に接続されない第二の導電層とを備え、前記第一及び第二の導電層の形状及び構造が同一であるスルーシリコンビアチップであり、
前記第二のチップは、
第二の半導体基板と、前記第二の半導体基板の一面側に形成される第二の半導体集積回路とを備えるチップであり、
前記第一のチップの前記第二の導電層は、前記第二のチップの前記第二の半導体集積回路に接続されることを特徴とする積層型半導体装置。
【請求項３】
前記第二のチップは、
前記第二の半導体基板の前記一面側から他面側に突き抜け、前記第二の半導体集積回路に接続される第三の導電層を備えるスルーシリコンビアチップであることを特徴とする請求項２に記載の積層型半導体装置。
【請求項４】
前記第一及び第二の機能とは異なる第三の機能を有する第三のチップをさらに具備し、
前記第一及び第二のチップは、前記第三のチップ上に積み重ねられ、
前記第三のチップは、
第三の半導体基板と、前記第三の半導体基板の一面側に形成される第三の半導体集積回路とを備えるチップであり、
前記第一のチップの前記第二の導電層は、前記第三のチップの前記第三の半導体集積回路に接続されることを特徴とする請求項２に記載の積層型半導体装置。
【請求項５】
前記第三のチップは、
前記第三の半導体基板の前記一面側から他面側に突き抜け、前記第三の半導体集積回路に接続される第三の導電層を備えるスルーシリコンビアチップであることを特徴とする請求項４に記載の積層型半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スルーシリコンビアに関する。
【背景技術】
【０００２】
ＬＳＩの小型化及び高速化を実現する一つの手法としてＣｏＣ（Chip on chip）技術が知られている。ＣｏＣ技術は、異なる機能を有する複数のチップを積み重ね、これらを一つのパッケージ内に収める技術である。
【０００３】
この技術では、複数のチップ相互間の電気的接続は、バンプ又はボンディングワイヤにより行われる。この技術の問題点は、一つのパッケージ内に収められるチップ数が三つ以上になると、バンプのみでの電気的接続が不可能になり、チップ数が多くなるに従い、性能の低下及び製造コストの増加が発生する、ということにある。
【０００４】
この問題を解決すべく、ＣｏＣ技術の改良版として、積み重ねられる複数のチップ相互間の電気的接続を、シリコン基板を貫通するビアにより行う技術が開発されている（例えば、特許文献１〜２を参照）。
【０００５】
この明細書では、この技術のことを「スルーシリコンビア（TSV: Through Si Via）」と称し、この技術に用いられるチップのことを「スルーシリコンビアチップ」と称することにする。これら用語中には「シリコン」という文言が含まれているが、これは、一般名称を表すもので、これらの用語を使用した場合にシリコンチップのみが対象となることを意味するものではないことをここで定義しておく。
【０００６】
スルーシリコンビアによれば、例えば、一つのパッケージ内の複数のチップ相互間の信号伝送は、半導体基板を貫通するビアにより行われるため、一つのパッケージ内に収められるチップ数が三つ以上になっても、これら複数のチップの電気的接続のためにボンディングワイヤを用いる必要がない。このため、一つのパッケージ内に収められるチップの数が多くなっても、性能の低下及び製造コストの増加が発生することがない。
【０００７】
このようなことから、スルーシリコンビアは、これからの電子機器の多機能化に対応できる技術として非常に有望な技術である。
【０００８】
しかし、この技術を実際の製品に適用する場合には、一つのパッケージ内に収められる複数のチップの種類に応じて、シリコン基板を貫通するビアの機能やレイアウトなどについて、その製品に適した仕様を検討しなければならない。
【特許文献１】特開２００５−２１７０７１号公報
【特許文献２】特開２００２−７６２４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、スルーシリコンビアの汎用性と製造コストの低下とを図るために必要な構成について提案する。
【課題を解決するための手段】
【００１０】
本発明の例に係るスルーシリコンビアチップは、半導体基板と、前記半導体基板の一面側に形成される半導体集積回路と、前記半導体基板の前記一面側から他面側に突き抜け、前記半導体集積回路に接続される第一の導電層と、前記半導体基板の前記一面側から前記他面側に突き抜け、前記半導体集積回路に接続されない第二の導電層とを備え、前記第一及び第二の導電層は、形状及び構造が同一である。
【００１１】
本発明の例に係る積層型半導体装置は、第一の機能を有する第一のチップと、前記第一のチップ上に積み重ねられ、前記第一の機能とは異なる第二の機能を有する第二のチップとを備える。前記第一のチップは、第一の半導体基板と、前記第一の半導体基板の一面側に形成される第一の半導体集積回路と、前記第一の半導体基板の前記一面側から他面側に突き抜け、前記第一の半導体集積回路に接続される第一の導電層と、前記第一の半導体基板の前記一面側から前記他面側に突き抜け、前記第一の半導体集積回路に接続されない第二の導電層とを備え、前記第一及び第二の導電層の形状及び構造が同一である。前記第二のチップは、第二の半導体基板と、前記第二の半導体基板の一面側に形成される第二の半導体集積回路とを備えるチップである。前記第一のチップの前記第二の導電層は、前記第二のチップの前記第二の半導体集積回路に接続される。
【発明の効果】
【００１２】
本発明によれば、スルーシリコンビアの汎用性と製造コストの低下とを図ることが可能になる。
【発明を実施するための最良の形態】
【００１３】
以下、図面を参照しながら、本発明の例を実施するための最良の形態について詳細に説明する。
【００１４】
１．  概要  
スルーシリコンビアは、ＣｏＣ技術、即ち、複数のチップを積み重ねて、例えば、これらを一つのパッケージ内に収めることを前提とする。ここで、それぞれ異なる機能を有する三つ以上のチップを積み重ねる場合、一般的には、それらチップの大きさを考慮して、積み重ねる順番を決定する。
【００１５】
例えば、制御チップ（ＣＰＵなど）、メモリチップ（ＤＲＡＭなどの揮発性メモリやフラッシュメモリなどの不揮発性メモリ）及びＶＲＭ(Voltage Regulator Module)チップを積み重ねる場合、最も下に制御チップを配置し、最も上にＶＲＭチップを配置し、それらの間にメモリチップを配置する。
【００１６】
一方、積み重ねられる全てのチップをスルーシリコンビアチップにするのは現実的ではないため、例えば、メモリチップをスルーシリコンビアチップとし、その他の制御チップ、ＶＲＭチップなどのロジックチップを汎用構造（スルーシリコンビアを有しない構造）とする。
【００１７】
このような状況の下、最も上のチップと最も下のチップとを、その間に配置される中間チップ内の半導体集積回路を介さずに接続したい場合がある。
【００１８】
例えば、上述の例でいうと、ＶＲＭは、制御チップ内の半導体集積回路に電源電圧を安定的に供給し、その半導体集積回路の信頼性を向上させるために開発されたものであるから、ＶＲＭチップと制御チップとを直接的に接続したい。
【００１９】
しかし、ＶＲＭチップと制御チップとの間に配置されるメモリチップには両者を直接的に接続する手段が存在しない。このため、電源電圧を外部からＶＲＭチップに供給する経路及び電源電圧をＶＲＭチップから制御チップに供給する経路は、それぞれ、ボンディングワイヤに頼らざるを得ない。
【００２０】
そこで、本発明の例では、最も上のチップと最も下のチップとの間に配置される中間チップに、その中間チップ内の半導体集積回路に接続されないダミースルーシリコンビア（導電層）を設ける。ダミースルーシリコンビアは、中間チップに本来設けられるスルーシリコンビア（導電層）に対して、形状及び構造が同じである。
【００２１】
即ち、ダミースルーシリコンビアには、アライメントマークなどのビアとしての機能を持たない要素が除かれる。
【００２２】
これにより、最も上のチップ（例えば、ＶＲＭチップ）と最も下のチップ（例えば、制御チップ）とを、それらの間に配置される中間チップのダミースルーシリコンビアを介して直接的に接続することができるため、スルーシリコンビアの実用化が可能になる。
【００２３】
尚、既に定義したように、スルーシリコンビアの構成要素の一つである半導体基板は、シリコン基板に限定されない。
【００２４】
２．  スルーシリコンビア  
まず、本発明の前提となるスルーシリコンビアについて説明する。
【００２５】
図１は、スルーシリコンビアの概要を示している。  
パッケージ基板１０上には、異なる機能を有する複数のチップＬ１，Ｍ１，Ｍ２，１２が搭載される。パッケージ基板１０の下面には、例えば、ＢＧＡ(Ball Grid Array)端子１１が配置される。
【００２６】
チップＬ１は、制御チップ（例えば、ＣＰＵ）である。制御チップＬ１は、ボンディングワイヤ１５によりパッケージ基板１０上の導電線Ｃに接続される。
【００２７】
チップＭ１，Ｍ２は、メモリチップである。メモリチップＭ１は、制御チップＬ１上に積み重ねられ、メモリチップＭ２は、メモリチップＭ１上に積み重ねられる。
【００２８】
メモリチップＭ１，Ｍ２は、スルーシリコンビアチップであり、半導体基板と、半導体基板の一面側に形成される半導体集積回路Ｅ１と、半導体基板の一面側から他面側に突き抜け、半導体集積回路Ｅ１に接続される導電層１４を備える。
【００２９】
また、制御チップＬ１とメモリチップＭ１との間、及び、メモリチップＭ１とメモリチップＭ２との間には、バンプ１３が配置される。
【００３０】
チップ１２は、ＶＲＭチップである。ＶＲＭチップ１２は、メモリチップＭ２上にスペーサ（例えば、絶縁体）１６を介して配置される。
【００３１】
ＶＲＭチップ１２は、ボンディングワイヤ１５によりパッケージ基板１０上の導電線Ｃに接続される。
【００３２】
ここで、半導体集積回路Ｅ１について次のように定義する。この定義は、以下で説明する実施形態においても適用されるものとする。
【００３３】
半導体集積回路Ｅ１とは、半導体基板の一面側に形成される全ての集積回路をいうものとする。即ち、個々の集積回路には関連がなくても、導電層（スルーシリコンビア）１４がそのうちの一つの集積回路に接続される、と言った場合には、その導電層１４は、半導体集積回路Ｅ１に接続される導電層である、とする。
【００３４】
このようなスルーシリコンビアによれば、ボンディングワイヤを用いずに、制御チップＬ１とその上に配置される二つ以上のメモリチップＭ１，Ｍ２とを電気的に接続することができる。
【００３５】
また、制御チップＬ１とメモリチップＭ１，Ｍ２との間における信号伝送及び電源供給は、全て、半導体基板の一面側から他面側に貫通するスルーシリコンビア（導電層）を用いて行うため、パッケージサイズの縮小、高速信号伝送、チップ内での電源電圧降下の抑制などが可能である。
【００３６】
しかし、メモリチップＭ１，Ｍ２内のスルーシリコンビアは、メモリチップＭ１，Ｍ２内の半導体集積回路Ｅ１に接続される。このため、これらメモリチップＭ１，Ｍ２は、制御チップＬ１とＶＲＭチップ１２とを直接的に接続する手段を持たない。このため、ＶＲＭチップ１２は、ボンディングワイヤ１５によりパッケージ基板１０上の導電線Ｃに接続される。
【００３７】
３．  実施形態  
(1)   第一の実施形態  
図１は、第一の実施形態に係わるスルーシリコンビアを示している。
【００３８】
パッケージ基板１０上には、異なる機能を有する複数のチップＬ１，Ｍ１，Ｍ２，１２が搭載される。パッケージ基板１０の下面には、例えば、ＢＧＡ端子１１が配置される。
【００３９】
チップＬ１は、制御チップ（例えば、ＣＰＵ）である。制御チップＬ１は、ボンディングワイヤ１５によりパッケージ基板１０上の導電線Ｃに接続される。
【００４０】
チップＭ１，Ｍ２は、メモリチップである。メモリチップＭ１は、制御チップＬ１上に積み重ねられ、メモリチップＭ２は、メモリチップＭ１上に積み重ねられる。
【００４１】
チップ１２は、ＶＲＭチップである。ＶＲＭチップ１２は、メモリチップＭ２上に積み重ねられる。
【００４２】
また、制御チップＬ１とメモリチップＭ１との間、メモリチップＭ１とメモリチップＭ２との間、及び、メモリチップＭ２とＶＲＭチップ１２との間には、それぞれ、バンプ１３が配置される。
【００４３】
メモリチップＭ１，Ｍ２は、スルーシリコンビアチップであり、半導体基板と、半導体基板の一面側に形成される半導体集積回路Ｅ１と、半導体基板の一面側から他面側に突き抜け、半導体集積回路Ｅ１に接続される導電層１４（Ｘ）と、半導体基板の一面側から他面側に突き抜け、半導体集積回路Ｅ１に接続されない導電層１４（Ｙ）とを備える。
【００４４】
このスルーシリコンビアチップの特徴は、導電層１４（Ｙ）を有している点にある。
【００４５】
導電層１４（Ｙ）は、導電層１４（Ｘ）に対して、形状及び構造が同じであるが、メモリチップＭ１，Ｍ２内の半導体集積回路Ｅ１に接続されないため、ここでは、ダミースルーシリコンビアと称する。
【００４６】
ダミースルーシリコンビアとしての導電層１４（Ｙ）の機能は、メモリチップＭ１，Ｍ２の直下にある制御チップＬ１と、メモリチップＭ１，Ｍ２の直上にあるＶＲＭチップ１２とを直接的に接続することにある。
【００４７】
即ち、制御チップＬ１とＶＲＭチップ１２との間における信号伝送及び電源供給は、ダミーシリコンビアとしての導電層１４（Ｙ）を用いて行う。
【００４８】
例えば、電源電位は、ボンディングワイヤ１５により、パッケージ基板１０から制御チップＬ１に供給され、導電層１４（Ｙ）により、制御チップＬ１からＶＲＭチップ１２へ、又は、ＶＲＭチップ１２から制御チップＬ１へ供給される。
【００４９】
また、ダミースルーシリコンビアには、ビアとしての機能を持たない要素（例えば、アライメントマーク）が除かれる。
【００５０】
尚、ＶＲＭチップ１２は、半導体集積回路Ｅ２が形成される一面側を下にして、メモリチップＭ２に対してフリップチップボンディングされる（フリップチップ構造）。
【００５１】
これに対し、メモリチップＭ１，Ｍ２については、半導体集積回路Ｅ１を有する一面側が上（ＶＲＭチップ１２側）を向いているが、これに代えて、その一面側が下（制御チップＬ１側）を向くようにしてもよい。
【００５２】
また、メモリチップＭ１，Ｍ２の導電層１４（Ｙ）は、ＶＲＭチップ１２の一面側の半導体集積回路Ｅ２に接続され、メモリチップＭ１，Ｍ２の導電層１４（Ｘ）は、制御チップＬ１の一面側の半導体集積回路Ｅ３に接続される。
【００５３】
このようなスルーシリコンビアによれば、ボンディングワイヤなしに、制御チップＬ１とその上に配置される二つ以上のメモリチップＭ１，Ｍ２とを電気的に接続することが可能になる。
【００５４】
また、制御チップＬ１とメモリチップＭ１，Ｍ２との間における信号伝送及び電源供給は、全て、半導体基板の一面側から他面側に貫通する導電層１４（Ｘ）を用いて行うため、パッケージサイズの縮小、高速信号伝送、チップ内での電源電圧降下の抑制などが可能である。
【００５５】
さらに、制御チップＬ１とＶＲＭチップ１２とを、それらの間に配置されるメモリチップＭ１，Ｍ２内の導電層１４（Ｙ）を介して直接的に接続することができるため、スルーシリコンビアの実用化が可能になる。
【００５６】
(2)   第二の実施形態  
図３は、第二の実施形態に係わるスルーシリコンビアを示している。
【００５７】
第二の実施形態は、第一の実施形態の応用例に関する。  
この実施形態が第一の実施形態と異なる点は、制御チップＬ１上に積み重ねられるメモリチップＭ１〜Ｍ４の数と、ＶＲＭチップ１２の位置とにある。
【００５８】
スルーシリコンビアによれば、制御チップＬ１上に積み重ねるメモリチップの数に制限はない。この実施形態では、制御チップＬ１上に四つのメモリチップＭ１〜Ｍ４を積み重ねている。制御チップＬ１上に積み重ねるメモリチップの数は、２ｎ（ｎは自然数）個であるのが好ましい。
【００５９】
また、この実施形態では、ＶＲＭチップ１２は、メモリチップＭ１〜Ｍ４の中央部に配置する。ＶＲＭチップ１２をメモリチップＭ１〜Ｍ４の中央部に配置できるように、メモリチップＭ１〜Ｍ４内のダミースルーシリコンビアとしての導電層１４（Ｙ）のレイアウトを決定する。
【００６０】
(3)   第三の実施形態  
図４は、第三の実施形態に係わるスルーシリコンビアを示している。
【００６１】
第三の実施形態も、第一の実施形態の応用例に関する。  
この実施形態が第一の実施形態と異なる点は、制御チップ（例えば、ＣＰＵ）Ｌ１がスルーシリコンビアチップであることにある。
【００６２】
即ち、制御チップＬ１は、半導体基板と、半導体基板の一面側に形成される半導体集積回路Ｅ３と、半導体基板の一面側から他面側に突き抜け、半導体集積回路Ｅ３に接続される導電層１４（Ｘ）とを備える。
【００６３】
制御チップＬ１内の半導体集積回路Ｅ３は、メモリチップＭ１，Ｍ２内の導電層１４（Ｘ）を介してメモリチップＭ１，Ｍ２内の半導体集積回路Ｅ１に接続される。
【００６４】
また、制御チップＬ１内の半導体集積回路Ｅ３は、制御チップＬ１内の導電層１４（Ｘ）を介してパッケージ基板１０上の導電線Ｃに接続される。
【００６５】
尚、制御チップＬ１については、半導体集積回路Ｅ３を有する一面側が上（メモリチップＭ１側）を向いているが、これに代えて、その一面側が下（パッケージ基板１０側）を向くようにしてもよい。
【００６６】
この場合も、制御チップＬ１とＶＲＭチップ１２との間における信号伝送及び電源供給は、ダミーシリコンビアとしての導電層１４（Ｙ）を用いて行う。
【００６７】
例えば、電源電位は、導電層１４（Ｘ）により、パッケージ基板１０から制御チップＬ１に供給され、導電層１４（Ｙ）により、制御チップＬ１からＶＲＭチップ１２へ、又は、ＶＲＭチップ１２から制御チップＬ１へ供給される。
【００６８】
このように、第一の実施形態において、さらに、制御チップＬ１をスルーシリコンビアチップにすることもできる。この場合、制御チップＬ１とパッケージ基板１０上の導電線Ｃとの接続についても、バンプ１３により行うことが可能である。
【００６９】
(4)   第四の実施形態  
図５は、第四の実施形態に係わるスルーシリコンビアを示している。
【００７０】
第四の実施形態は、第二の実施形態の応用例に関する。  
この実施形態が第二の実施形態と異なる点は、ＶＲＭチップ１２がスルーシリコンビアチップであることにある。
【００７１】
即ち、ＶＲＭチップ１２は、半導体基板と、半導体基板の一面側に形成される半導体集積回路Ｅ２と、半導体基板の一面側から他面側に突き抜け、半導体集積回路Ｅ２に接続される導電層１４（Ｘ）とを備える。
【００７２】
ＶＲＭチップ１２内の半導体集積回路Ｅ２は、ＶＲＭチップ１２内の導電層１４（Ｘ）及びメモリチップＭ１，Ｍ２内の導電層１４（Ｙ）を介して制御チップＬ１内の半導体集積回路Ｅ３に接続される。
【００７３】
ＶＲＭチップ１２については、半導体集積回路Ｅ２を有する一面側が上（メモリチップＭ４側と反対側）を向いているが、これに代えて、その一面側を下（メモリチップＭ４側）にしてフリップチップ構造としてもよい。
【００７４】
尚、第三の実施形態と第四の実施形態とを組み合わせることも可能である。
【００７５】
(5)   第五の実施形態  
図６は、第五の実施形態に係わるスルーシリコンビアを示している。
【００７６】
第五の実施形態は、第一乃至第四の実施形態のスルーシリコンビアの位置に関する。
【００７７】
同図の「○」印は、メモリチップＭ１〜Ｍ４に設けられる導電層（スルーシリコンビア）を表している。「Ｘ」は、図２乃至図５（第一乃至第四の実施形態）における導電層１４（Ｘ）に相当する。また、「Ｙ」は、図２乃至図５における導電層１４（Ｙ）に相当する。
【００７８】
スルーシリコンビア「Ｘ」，「Ｙ」の位置は、ＶＲＭチップ１２の位置に応じて決定される。
【００７９】
この実施形態では、ＶＲＭチップ１２は、メモリチップＭ１〜Ｍ４の中央部の上に配置されるため、これに合わせて、スルーシリコンビア「Ｙ」もメモリチップＭ１〜Ｍ４の中央部に配置される。
【００８０】
但し、スルーシリコンビア「Ｘ」については、メモリチップＭ１〜Ｍ４とＶＲＭチップ１２とのオーバーラップ部分以外の部分、例えば、メモリチップＭ１〜Ｍ４の縁部に配置しても構わない。
【００８１】
(6)   第六の実施形態  
図７は、第六の実施形態に係わるスルーシリコンビアを示している。
【００８２】
第六の実施形態は、チップを積み重ねる順番に関する。
【００８３】
同図（ａ）は、上述の第一乃至第五の実施形態に相当する。これに対し、同図（ｂ）は、ＶＲＭチップ１２のサイズが、メモリチップＭ１，Ｍ２のサイズ以上、制御チップＬ１のサイズ以下である場合の積み重ね順序を表している。
【００８４】
同図（ｂ）では、制御チップＬ１上にＶＲＭチップ１２が配置され、ＶＲＭチップ１２上にメモリチップＭ１，Ｍ２が配置される。この場合、メモリチップＭ１，Ｍ２及びＶＲＭチップ１２をそれぞれスルーシリコンビアチップとする。また、ＶＲＭチップ１２にも、ＶＲＭチップ１２内の半導体集積回路に接続されない導電層（ダミースルーシリコンビア）を設ける。
【００８５】
(7)   まとめ  
以上、第一乃至第六の実施形態によれば、異なる機能を有する三つ以上のチップを積み重ねてスルーシリコンビアを構成するときのビアの機能やレイアウトについて、製品に適した仕様を提供することができ、スルーシリコンビアを単なるアイディアでなく、実際に製品に適用することが可能になる。
【００８６】
４．  適用例  
本発明は、三つ以上のチップからなるスルーシリコンビアに有効である。
【００８７】
例えば、グラフィックチップ、ＤＲＡＭチップ及びＶＲＭチップをスルーシリコンビアにより積層してもよい。また、モバイルチップ、ＤＲＡＭチップ及びＶＲＭチップをスルーシリコンビアにより積層してもよい。
【００８８】
これらのスルーシリコンビアによれば、ＭＣＭ(Multi-chip module)に比べて、パッケージサイズの縮小、低消費電力化及びハイパフォーマンスを実現できる。
【００８９】
６．  むすび  
本発明によれば、スルーシリコンビアの汎用性と製造コストの低下とを図ることが可能になる。
【００９０】
本発明の例は、上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施形態の構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【００９１】
【図１】スルーシリコンビアを示す図。
【図２】第一の実施形態のスルーシリコンビアを示す図。
【図３】第二の実施形態のスルーシリコンビアを示す図。
【図４】第三の実施形態のスルーシリコンビアを示す図。
【図５】第四の実施形態のスルーシリコンビアを示す図。
【図６】第五の実施形態のスルーシリコンビアを示す図。
【図７】第六の実施形態のスルーシリコンビアを示す図。
【符号の説明】
【００９２】
１０：  パッケージ基板、  １１：  ＢＧＡ端子、  １２：  ＶＲＭチップ、  １３：  バンプ、  １４：  導電層（スルーシリコンビア）、  １５：  ボンディングワイヤ、  Ｌ１：  制御チップ、  Ｍ１〜Ｍ４：  メモリチップ。
【図１】
2010056139.tif 000003
【図２】
2010056139.tif 000004
【図３】
2010056139.tif 000005
【図４】
2010056139.tif 000006
【図５】
2010056139.tif 000007
【図６】
2010056139.tif 000008
【図７】
2010056139.tif 000009