(57)【要約】【課題】コストメリットがあり、かつ、特性の優れた高周波動作用の半導体素子を実現できるエピタキシャル基板を提供する。【解決手段】導電性を有するＳｉＣまたはＳｉからなる基材の上に、絶縁性を有する第１のIII族窒化物からなる下地層をＭＯＣＶＤ法によって、表面に実質的に非周期的な凹凸構造を有するようにエピタキシャル形成し、下地層の上に、ＧａＮからなるチャネル層をエピタキシャル形成し、チャネル層の上に、ＡｌxＧａ1-xＮ（０＜ｘ＜１）からなる障壁層をエピタキシャル形成する。【選択図】図１
2010056298.tif 000002
【特許請求の範囲】
【請求項１】
導電性を有するＳｉＣまたはＳｉからなる基材と、
前記基材の上にエピタキシャル形成された、少なくとも比抵抗が１×１０6Ωｃｍ以上の絶縁性を有する第１のIII族窒化物からなる下地層と、
前記下地層の上にエピタキシャル形成された、ＧａＮからなるチャネル層と、
前記チャネル層の上にエピタキシャル形成された、ＡｌxＩｎyＧａzＮ（ｘ＋ｙ＋ｚ＝１）からなる障壁層と、
を備え、
前記下地層が表面に実質的に非周期的な凹凸構造を有してなる、
ことを特徴とする高周波用半導体素子形成用のエピタキシャル基板。
【請求項２】
請求項１に記載の高周波用半導体素子形成用のエピタキシャル基板であって、
前記下地層の表面の平均粗さが０．５μｍ以上１μｍ以下である、
ことを特徴とする高周波用半導体素子形成用のエピタキシャル基板。
【請求項３】
請求項１または請求項２に記載の高周波用半導体素子形成用のエピタキシャル基板であって、
前記下地層の平均厚みが８μｍ以上１０μｍ以下である、
ことを特徴とする高周波用半導体素子形成用のエピタキシャル基板。
【請求項４】
請求項１ないし請求項３のいずれかに記載の高周波用半導体素子形成用のエピタキシャル基板であって、
前記第１のIII族窒化物がＡｌＮである、
ことを特徴とする高周波用半導体素子形成用のエピタキシャル基板。
【請求項５】
導電性を有するＳｉＣまたはＳｉからなる基材の上に、絶縁性を有する第１のIII族窒化物からなる下地層をＭＯＣＶＤ法によってエピタキシャル形成する下地層形成工程と、
前記下地層の上に、ＧａＮからなるチャネル層をエピタキシャル形成するチャネル層形成工程と、
前記チャネル層の上に、ＡｌxＧａ1-xＮ（０＜ｘ＜１）からなる障壁層をエピタキシャル形成する障壁層形成工程と、
を備え、
前記下地層形成工程においては、表面に実質的に非周期的な凹凸構造を有するように前記下地層を形成する、
ことを特徴とする高周波用半導体素子形成用エピタキシャル基板の作製方法。
【請求項６】
請求項５に記載の高周波用半導体素子形成用エピタキシャル基板の作製方法であって、
前記下地層形成工程においては、表面の平均粗さが０．５μｍ以上１μｍ以下となるように前記下地層を形成する、
ことを特徴とする高周波用半導体素子形成用エピタキシャル基板の作製方法。
【請求項７】
請求項５または請求項６に記載の高周波用半導体素子形成用エピタキシャル基板の作製方法であって、
前記下地層形成工程においては、平均厚みが８μｍ以上１０μｍ以下となるように前記下地層を形成する、
ことを特徴とする高周波用半導体素子形成用エピタキシャル基板の作製方法。
【請求項８】
請求項５ないし請求項７のいずれかに記載の高周波用半導体素子形成用エピタキシャル基板の作製方法であって、
前記第１のIII族窒化物がＡｌＮである、
ことを特徴とする高周波用半導体素子形成用エピタキシャル基板の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、III族窒化物半導体により構成される高周波用半導体素子形成用のエピタキシャル基板、および該基板を用いて作製される高周波用半導体素子に関する。
【背景技術】
【０００２】
窒化物半導体は、高い絶縁破壊電界、高い飽和電子速度を有することから次世代の高周波／ハイパワーデバイス用半導体材料として注目されている。特に、ＡｌＧａＮとＧａＮからなる層を積層することにより形成した多層構造体には、窒化物材料特有の大きな分極効果（自発分極効果とピエゾ分極効果）により積層界面（ヘテロ界面）に高濃度の二次元電子ガス（２ＤＥＧ）が生成するという特徴があることから、係る多層構造体を基板として利用した高電子移動度トランジスタ（ＨＥＭＴ）の開発が活発に行われている（例えば、非特許文献１参照）。
【０００３】
携帯電話基地局などのように、大電力・高周波（１００Ｗ以上、２ＧＨｚ以上）という条件の下で動作させるＨＥＭＴの場合、発熱によるデバイスの温度上昇を抑制するため、極力熱抵抗の低い材料を用いて作製することが望まれる。一方、高周波動作を行わせるＨＥＭＴの場合は、寄生容量を極力抑制する必要があることから、絶縁性の高い材料を用いて作製すること望まれる。窒化物半導体を用いてこれらの要件をみたすデバイスを作製する場合、良好な窒化物膜を成長できることもあり、１×１０8Ωｃｍ以上という高い比抵抗を有する、いわゆる絶縁性ＳｉＣ基板が下地基板として用いられる。
【０００４】
一方、導電性ＳｉＣ基板に、ＨＶＰＥ法（ハイドライド気相成長法）やＭＯＣＶＤ法などにて絶縁性のＡｌＮ膜を堆積し、これを下地基板として用いることも提案されている（例えば、非特許文献２および特許文献１参照）。
【０００５】
【非特許文献１】"Highly Reliable 250W GaN High Electron Mobility Transistor Power Amplifier", T. Kikkawa, Japanese Journal of Applied Physics, Vol. 44, No. 7A, 2005, pp. 4896-4901.
【非特許文献２】"A 100-W High-Gain AlGaN/GaN HEMT Power Amplifier on a Conductive N-SiC Sustrate for Wireless Bass Station Applications", M. Kanamura, T. Kikkawa, and K. Joshin, Tech. Dig. of 2004 IEEE International Electron Device Meeting (IEDM2008), pp.799-802
【特許文献１】特開２００２−３５９２５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
半絶縁性ＳｉＣ基板は、基板自体が高価であるという問題がある。他方、比較的安価な導電性ＳｉＣ基板を用いた場合、基板の寄生容量が大きくなるため高周波動作に支障をきたすという問題がある。
【０００７】
また、非特許文献２に開示されている手法では、下地基板を得るにあたってＡｌＮ膜を１０μｍという大きな厚みで形成する必要があるために、結晶成長手法としてＨＶＰＥ法が採用されている。しかしながらＨＶＰＥ法を採用した場合、ＡｌＮ膜の結晶品質（転位密度など）を基板全面で均一に制御することが困難であるため、下地基板の表面における結晶品質に不均一が生じやすい。このような結晶品質に不均一のある下地基板の上にIII族窒化物膜を形成してＨＥＭＴを作製した場合に、係る窒化物膜においても面内で結晶品質にばらつきが生じ、ひいては面内で特性バラツキが生じてしまうことになる。
【０００８】
本発明は、上記課題に鑑みてなされたものであり、コストメリットがあり、かつ、特性の優れた高周波動作用の半導体素子を実現できるエピタキシャル基板を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、請求項１の発明は、導電性を有するＳｉＣまたはＳｉからなる基材と、前記基材の上にエピタキシャル形成された、少なくとも比抵抗が１×１０6Ωｃｍ以上の絶縁性を有する第１のIII族窒化物からなる下地層と、前記下地層の上にエピタキシャル形成された、ＧａＮからなるチャネル層と、前記チャネル層の上にエピタキシャル形成された、ＡｌxＩｎyＧａzＮ（ｘ＋ｙ＋ｚ＝１）からなる障壁層と、を備え、前記下地層が表面に実質的に非周期的な凹凸構造を有してなる、ことを特徴とする。
【００１０】
請求項２の発明は、請求項１に記載の高周波用半導体素子形成用のエピタキシャル基板であって、前記下地層の表面の平均粗さが０．５μｍ以上１μｍ以下である、ことを特徴とする。
【００１１】
請求項３の発明は、請求項１または請求項２に記載の高周波用半導体素子形成用のエピタキシャル基板であって、前記下地層の平均厚みが８μｍ以上１０μｍ以下である、ことを特徴とする。
【００１２】
請求項４の発明は、請求項１ないし請求項３のいずれかに記載の高周波用半導体素子形成用のエピタキシャル基板であって、前記第１のIII族窒化物がＡｌＮである、ことを特徴とする。
【００１３】
請求項５の発明は、導電性を有するＳｉＣまたはＳｉからなる基材の上に、絶縁性を有する第１のIII族窒化物からなる下地層をＭＯＣＶＤ法によってエピタキシャル形成する下地層形成工程と、前記下地層の上に、ＧａＮからなるチャネル層をエピタキシャル形成するチャネル層形成工程と、前記チャネル層の上に、ＡｌxＧａ1-xＮ（０＜ｘ＜１）からなる障壁層をエピタキシャル形成する障壁層形成工程と、を備え、前記下地層形成工程においては、表面に実質的に非周期的な凹凸構造を有するように前記下地層を形成する、ことを特徴とする。
【００１４】
請求項６の発明は、請求項５に記載の高周波用半導体素子形成用エピタキシャル基板の作製方法であって、前記下地層形成工程においては、表面の平均粗さが０．５μｍ以上１μｍ以下となるように前記下地層を形成する、ことを特徴とする。
【００１５】
請求項７の発明は、請求項５または請求項６に記載の高周波用半導体素子形成用エピタキシャル基板の作製方法であって、前記下地層形成工程においては、平均厚みが８μｍ以上１０μｍ以下となるように前記下地層を形成する、ことを特徴とする。
【００１６】
請求項８の発明は、請求項５ないし請求項７のいずれかに記載の高周波用半導体素子形成用エピタキシャル基板の作製方法であって、前記第１のIII族窒化物がＡｌＮである、ことを特徴とする。
【発明の効果】
【００１７】
請求項１ないし請求項８の発明によれば、絶縁性のＳｉＣ基板を用いて作製したものと同程度に寄生容量が抑制された半導体素子が実現される。これにより、価格の高い絶縁性のＳｉＣ基板を用いる場合よりも低コストにて、高周波動作に適した半導体素子を得ることができる。また、下地層表面が凹凸であることにより、ＧａＮチャネル層の成長時に２次元的な成長モードが促進される（いわゆるＥＬＯ技術と同様な効果）ため、結果として平坦な下地層の上に形成するよりも高い結晶品質を有するＧａＮチャネル層が得られる。
【発明を実施するための最良の形態】
【００１８】
図１は、本発明の実施の形態に係るエピタキシャル基板１０を含んで構成される半導体素子の一態様としての、ＨＥＭＴ素子２０の断面構造を模式的に示す図である。エピタキシャル基板１０は、基材１の上に、それぞれがIII族窒化物半導体層である下地層２とチャネル層３と障壁層４とをエピタキシャル形成してなる構成を有する。なお、以降において、基材１の上に下地層２を形成したものを、下地基板と称することがある。また、チャネル層３と障壁層４とを機能層と総称することがある。
【００１９】
さらに、ＨＥＭＴ素子２０においては、エピタキシャル基板１０の上に（障壁層４の上に）ソース電極５とドレイン電極６とゲート電極７とが設けられてなる。なお、図１における各層の厚みの比率は、実際のものを反映したものではない。
【００２０】
基材１としては、導電性のＳｉＣの単結晶基板を用いる。例えば、ｎ導電型を呈し、比抵抗が０．１Ωｃｍから１Ωｃｍ程度の４Ｈ−ＳｉＣ基板を用いるのが好適な一例である。あるいは、同程度の比抵抗を有するＳｉ基板を用いる態様であってもよい。基材１の厚みには特段の材質上の制限はないが、取り扱いの便宜上、数百μｍ〜数ｍｍの厚みのものが好適である。
【００２１】
下地層２は、少なくとも比抵抗が１×１０6Ωｃｍ以上の絶縁性を有するIII族窒化物にて形成される層である。下地層２はＡｌＮにて形成されるのが好適な一例である。以下においては、下地層２がＡｌＮにて形成される場合を対象として説明する。
【００２２】
また、本実施の形態に係るエピタキシャル基板１０においては、下地層２が、表面に実質的に非周期的な（ランダムな）凹凸構造を有するように形成される。具体的には、下地層２は、層全体の平均厚みが８μｍ以上１０μｍ以下で、かつ、表面の平均粗さが０．５μｍ以上１μｍ以下となるように形成される。なお、平均粗さはＡＦＭ（原子間力顕微鏡）の２０μｍ□視野像に基づいて求めるものとする。下地層２がこのような凹凸構造を有することの作用効果については後述する。
【００２３】
チャネル層３は、ＧａＮにて、数μｍ程度（例えば５μｍ程度）の平均厚みを有するように形成される層である。なお、チャネル層３は、下地層２に比して十分に平坦な表面を有するように形成される。
【００２４】
障壁層４は、ＡｌxＩｎyＧａzＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）なる組成のIII族窒化物にて、数十ｎｍ以下（例えば２５ｎｍ程度）の厚みに形成される層である。障壁層４は、例えば、Ａｌ0.2Ｇａ0.8Ｎにて形成されるのが好適な一例である。
【００２５】
下地層２と、チャネル層３と、障壁層４とはいずれも、ＭＯＣＶＤ法（有機金属化学的気相成長法）を用いてエピタキシャル形成される。具体的には、Ｉｎ、Ａｌ、Ｇａについての有機金属（ＭＯ）原料ガス（ＴＭＩ、ＴＭＡ、ＴＭＧ）と、アンモニアガスと、水素ガスと、窒素ガスとをリアクタ内に供給可能に構成されてなる公知のＭＯＣＶＤ炉を用いたエピタキシャル成長が行われる。
【００２６】
まず、下地層２を形成する場合には（下地基板を得る場合には）、該リアクタ内に設けられたサセプタの上に基材１を載置し、あらかじめ定められたバッファ層形成温度に基材１を加熱した状態で、リアクタ内圧力を所定の値に保ちつつＴＭＡとアンモニアガスとをそれぞれキャリアガスともども所定の供給比で供給することで、下地層２が形成される。その際の温度、圧力、流量などの条件は、下地層２の表面に凹凸構造が形成されるような値が選択される。
【００２７】
チャネル層３についても、あらかじめ定められたチャネル層形成温度に該下地基板を加熱した状態で、リアクタ内圧力を所定の値に保ちつつＴＭＧとアンモニアガスとをそれぞれキャリアガスともども所定の供給比で供給することで、形成される。さらに、障壁層４については、チャネル層３の形成後、形成しようとする障壁層４の組成等に応じて形成温度を設定し、リアクタ内圧力を所定の値に保ちつつ当該組成に応じたガスを供給することによって、形成することが出来る。チャネル層３および障壁層４の形成に際しては、表面平坦性が確保されるように、温度、圧力、流量などの条件が選択される。
【００２８】
ソース電極５とドレイン電極６とは、それぞれに十数ｎｍ〜百数十ｎｍ程度の厚みを有するＴｉ／Ａｌ／Ｎｉ／Ａｕからなる多層金属電極である。ソース電極５およびドレイン電極６は、障壁層４との間にオーミック性接触を有してなる。ソース電極５およびドレイン電極６は、真空蒸着法とフォトリソグラフィプロセスとにより形成されるのが好適な一例である。なお、両電極のオーミック接触性を向上させるために、電極形成後、６５０℃〜１０００℃の間の所定温度（例えば８５０℃）の窒素ガス雰囲気中において数十秒間（例えば３０秒間）の熱処理を施すのが好ましい。
【００２９】
ゲート電極７は、それぞれに十数ｎｍ〜百数十ｎｍ程度の厚みを有するＰｄ／Ａｕからなる多層金属電極である。ゲート電極７は、障壁層４との間にショットキー性接触を有してなる。ゲート電極７は、真空蒸着法とフォトリソグラフィプロセスとにより形成されるのが好適な一例である。
【００３０】
このような構成を有するＨＥＭＴ素子２０においては、チャネル層３と障壁層４の界面がヘテロ接合界面となるので、自発分極効果とピエゾ分極効果により、当該界面に（より詳細には、チャネル層３の当該界面近傍に）二次元電子ガスが高濃度に存在する二次元電子ガス領域が形成される。
【００３１】
図２は、１０通りに条件を違えて作製したエピタキシャル基板１０、および、これを用いて作製したＨＥＭＴ素子２０について、種々の特性を測定した結果を、一覧にして例示する図である。図２のサンプル番号１−０１〜１−１０のものがこれに該当する。なお、図２に示したのは、いずれも基材１として導電性のＳｉＣ基板を用い、下地層２としてＡｌＮ層を形成し、障壁層４としてＡｌ0.2Ｇａ0.8Ｎ層を形成したＨＥＭＴ素子２０についての結果である。なお、１つのエピタキシャル基板１０から、５０個のＨＥＭＴ素子を作製している。加えて、図２においては、比較例として、下地層を表面が平坦になるように形成したエピタキシャル基板およびこれを用いて作製したＨＥＭＴ素子についての結果も併せて示している。図２のサンプル番号２−０１〜２−１０のものがこれに該当する。
【００３２】
図２に示すように、エピタキシャル基板１０の機能層についてホール測定により得られる移動度は１６００ｃｍ2／Ｖ・ｓ〜１６５０ｃｍ2／Ｖ・ｓ程度である。一方、比較例では移動度はせいぜい１４００ｃｍ2／Ｖ・ｓ余りである。すなわち、エピタキシャル基板１０の機能層においては高い移動度が実現されてなる。
【００３３】
また、図２に示すように、エピタキシャル基板１０の機能層についてＸ線ロッキングカーブ測定（ωスキャン）を行った場合の（１０−１２）面の半値幅は、１５０ｓｅｃ〜１７０ｓｅｃ程度であり、比較例の１／２以下程度の小さい値となっている。エピタキシャル基板１０の作製においては、表面に凹凸構造を有する下地基板を用いることから、機能層のエピタキシャル成長に際しては、２次元的な成長モード（横方向成長モード）が促進されることになる。これにより、例えば下地層２に存在する転位の機能層への伝搬が抑制されるなどの効果が得られる。結果として、機能層は、下地層２の結晶品質の影響を受けることなく、上述のような良好な結晶品質にて形成される。
【００３４】
また、図２に示すように、ＨＥＭＴ素子２０においては、ゲート・ソース電極間の寄生容量が、０．１ｐＦ以下となる。これは、比較例のＨＥＭＴ素子と同程度あるいはそれよりも十分に小さい値である。
【００３５】
さらに、図２に示すように、ＨＥＭＴ素子２０の場合、閾値電圧の標準偏差が数ｍＶ程度であって、下地層を表面が平坦になるように形成したＨＥＭＴ素子の１／１０程度に収まっている。これは、下地層２の表面にランダムな凹凸構造を形成したエピタキシャル基板を用いてＨＥＭＴ素子を作製することで、閾値電圧を安定化させることができることを意味している。また、係る凹凸構造には個体ばらつきがあったとしても、上述のような２次元的な成長モードでのエピタキシャル成長が実現されることで、機能層の結晶品質のばらつきが抑制されているともいえる。
【００３６】
なお、図２に示したＨＥＭＴ素子２０のゲート・ソース電極間の寄生容量は、絶縁性ＳｉＣ基板を下地基板に用いて作製したＨＥＭＴ素子と同程度の値となることも、本発明の発明者によって確認されている。すなわち、ＨＥＭＴ素子２０は、高周波動作に適したものとなっている。また、導電性のＳｉＣ基板を用いているにも関わらず、寄生容量が絶縁性のＳｉＣ基板を用いて作製したＨＥＭＴ素子と同程度にまで抑制されるということは、本実施の形態に係るエピタキシャル基板が、コスト面でも優れていることを意味している。
【００３７】
以上、説明したように、本実施の形態によれば、導電性ＳｉＣまたはＳｉ基板の上にランダムな表面凹凸構造を有する下地層を形成したうえで機能層を形成してなるエピタキシャル基板を用いて、半導体素子を形成するようにすることで、結晶品質が良好であるとともに移動度が高い機能層を有し、寄生容量が抑制されてなる半導体素子が実現される。これにより、価格の高い絶縁性のＳｉＣ基板を用いる場合よりも低コストにて、高周波動作に適した半導体素子を得ることができる。
【実施例】
【００３８】
（実施例１）
本実施例では、相異なる作製条件にて１０種類（サンプル番号１−０１〜１−１０に対応）のエピタキシャル基板１０を作製し、それぞれのエピタキシャル基板１０について、５０個のＨＥＭＴ素子２０を作製した。
【００３９】
まず、基材１として、ｎ型の導電性を呈する、２インチ径で（０００１）面方位の４Ｈ−ＳｉＣ基板を用意した。なお、係るＳｉＣ基板の比抵抗は、０．１Ωｃｍであった。
【００４０】
係る導電性のＳｉＣ基板を、ＭＯＣＶＤ炉リアクタ内に設置し、真空ガス置換した後、水素／窒素混合フロー状態の雰囲気を形成した。次いで、サセプタ加熱によって基板を昇温したうえで、Ａｌ原料ガスとアンモニアガスをリアクタ内に導入し、表面凹凸構造を有する下地層２としてのＡｌＮ層を平均膜厚が９μｍ程度となるように形成した。なお、Ｖ／III比は５０〜５０００の範囲で、リアクタ内圧力は０．１ｋＰａ〜２０ｋＰａの範囲で、サセプタ温度は９５０℃〜１５００℃の範囲で、それぞれのＳｉＣ基板について種々に設定した。
【００４１】
サセプタ温度を、チャネル層形成温度である１１００℃に保ち、ＴＭＧガスとアンモニアガスとを所定の流量比でリアクタ内に導入し、チャネル層３としてのＧａＮ層を５μｍの厚みに形成した。
【００４２】
チャネル層３が得られると、サセプタ温度を、障壁層形成温度である１１００℃に引き続き保ち、リアクタ圧力を１０ｋＰａとした。次いで有機金属原料ガスとアンモニアガスとを該目標組成に応じた流量比でリアクタ内に導入し、障壁層４としてのＡｌ0.2Ｇａ0.8Ｎ層を２５ｎｍの厚みを有するように形成した。なお、有機金属原料のバブリング用ガスおよびキャリアガスには、全て水素ガスを用いた。また、Ｖ／III比は５０００とした。
【００４３】
障壁層４が形成された後、サセプタ温度を室温付近まで降温し、リアクタ内を大気圧に復帰させた後、リアクタを大気開放して、作製されたエピタキシャル基板１０を取り出した。
【００４４】
得られた１０種類のエピタキシャル基板１０の機能層について、（１０−１２）面のＸ線ロッキングカーブ測定（ωスキャン）を行った。さらに、ホール測定により移動度を求めた。これらにより、図２に示す結果を得た。
【００４５】
また、ＡｌＮ層の形成までを上記と同様に行って得られた１０種類の下地基板について、断面ＳＥＭ観察により下地層２の平均膜厚を測定し、ＡＦＭにより２０μｍ□視野測定を行って表面凹凸を求め、図２に示す結果を得た。
【００４６】
次に、このエピタキシャル基板１０を用いてＨＥＭＴ素子２０を作製した。なお、ＨＥＭＴ素子は、ゲート幅が１ｍｍ、ソース−ゲート間隔が０．５μｍ、ゲート−ドレイン間隔が７．５μｍ、ゲート長が１．５μｍとなるように設計した。
【００４７】
また、パッシベーション膜としてエピタキシャル基板１０の上に厚さ１００ｎｍのＳｉＮ4膜を形成し、続いてフォトリソグラフィを用いてソース電極５、ドレイン電極６の形成予定箇所のＳｉＯ2膜をエッチング除去することで、ＳｉＯ2パターン層を得た。
【００４８】
ソース電極５、ドレイン電極６は、真空蒸着法とフォトリソグラフィプロセスとを用い、それぞれの形成予定箇所にＴｉ／Ａｌ／Ｎｉ／Ａｕ（それぞれの膜厚は２５／７５／１５／１００ｎｍ）からなる金属パターンを形成することにより得た。次いで、ソース電極５およびドレイン電極６のオーミック性を良好なものにするために、８００℃の窒素ガス雰囲気中にて３０秒間の熱処理を施した。
【００４９】
また、ゲート電極７は、真空蒸着法とフォトリソグラフィとを用いて、その形成予定箇所に、Ｐｄ／Ａｕ（それぞれの膜厚は３０／１００ｎｍ）からなるショットキー性金属パターンを形成することにより得た。
【００５０】
以上のプロセスにより、１０種類各５０個のＨＥＭＴ素子２０が得られた。
【００５１】
得られたＨＥＭＴ素子２０のそれぞれについて、ゲート・ソース電極間容量および閾値電圧を測定した。図２には、それぞれのサンプル番号のＨＥＭＴ素子についての平均値を示している。さらに、それぞれのサンプル番号ごとに、閾値電圧の標準偏差も求めた。
【００５２】
（比較例１）
ＡｌＮ層を実施例１に比して十分に表面が平坦となるように形成した他は、実施例１と同様にエピタキシャル基板およびＨＥＭＴ素子を作製した（サンプル番号２−０１〜２−１０に対応）。
【００５３】
得られたエピタキシャル基板およびＨＥＭＴ素子について、実施例１と同様の測定を行い、図２に示す結果を得た。
【００５４】
実施例１と比較例１とを対比すると、実施例１のように下地層２に表面凹凸構造を設けることが、機能層の結晶品質、移動度の向上に寄与するとともに、ＨＥＭＴ素子の寄生容量の抑制さらには閾値電圧の安定化に効果があることが確認される。
【００５５】
（比較例２）
実施例１および比較例１で用いた導電性ＳｉＣ基板の代わりに、比抵抗が１×１０7Ωｃｍである２インチ径（０００１）面方位の４Ｈ−ＳｉＣ基板を用意し、実施例１と同様にエピタキシャル基板およびＨＥＭＴ素子を作製した。
【００５６】
得られたＨＥＭＴ素子について、ゲート・ソース電極間容量を測定したところ、０．０８ｐＦであった。
【００５７】
以上の結果は、実施例１に係るエピタキシャル基板を用いることによっても、絶縁性のＳｉＣ基板を用いた場合と同程度に寄生容量が低減されることを意味している。
【図面の簡単な説明】
【００５８】
【図１】エピタキシャル基板１０を含んで構成される半導体素子の一態様としての、ＨＥＭＴ素子２０の断面構造を模式的に示す図である。
【図２】エピタキシャル基板１０、および、これを用いて作製したＨＥＭＴ素子２０について、種々の特性を測定した結果を、一覧にして例示する図である。
【符号の説明】
【００５９】
１  基材
２  下地層
３  チャネル層
４  障壁層
５  ソース電極
６  ドレイン電極
７  ゲート電極
１０  エピタキシャル基板
２０  ＨＥＭＴ素子
【図１】
2010056298.tif 000003
【図２】
2010056298.tif 000004