(57)【要約】      （修正有）【課題】ポートレートモードのディスプレイドライバ集積回路をランドスケープモードのパネルに応用することができるフレームメモリのアクセス方法及びそれを使用したディスプレイドライバを提供する。【解決手段】ポートレート型表示のフレームメモリを複数回読み取ってシフトレジスタに複数回記憶し、また、データをシフトレジスタ上で移動し、正確なデータラッチに配置することにより、完全な走査線データに組み合わせると共に画素駆動回路へ伝送する。【選択図】図１
2010117704.tif 000002
【特許請求の範囲】
【請求項１】
Ｎ×Ｍの画素データを有する画像を、Ｍ×Ｎの格納スペースを有するメモリに記憶するフレームメモリのアクセス方法であって、
前記画像中に第１列〜第Ｍ列の第１〜第Ｍ画素データを前記メモリの第１列の格納スペース〜第Ｍ列の格納スペースに対応して記憶し、
前記画像中の第１列〜第Ｍ列の第Ｍ＋１〜第Ｎ画素データを前記メモリの第Ｍ＋１列の格納スペース〜第Ｎ列の格納スペースに順に対応して記憶し、
前記メモリに記憶された前記画像の第ｉ列の画素データを読取る場合、
前記メモリ中の第ｋ列格納スペースに記憶されたデータを読み取ってシフトレジスタの第１〜第Ｍ一時記憶域に記憶し、そのうち、前記メモリ中の第ｋ列格納スペースに前記画像中の第ｉ列の第Ｍ＋１〜第Ｎ画素データが記憶されているステップと、
前記シフトレジスタに記憶された前記画像の第ｉ列の第Ｍ＋１〜第Ｎ画素データを前記シフトレジスタの第Ｍ＋１〜第Ｎ一時記憶域にシフトするステップと、及び
メモリ中の第ｉ列格納スペースのデータを読み取って前記シフトレジスタの第１〜第Ｍ一時記憶域に記憶するステップとを有し、そのうち、Ｎ、Ｍ、ｉ、ｋが自然数であり、且つＮ＞Ｍ、０＜ｉ＜＝Ｎ、Ｍ＜ｋ＜＝Ｎであることを特徴とするフレームメモリのアクセス方法。
【請求項２】
第ｉ列の第Ｍ＋１〜第Ｘ画素データが前記メモリの第ｋ列に記憶され、且つ第ｉ列の第Ｘ＋１〜第Ｎ画素データがそれぞれ前記メモリの第ｋ＋１列に記憶されているとき、更に
前記メモリ中の第ｋ列格納スペースに記憶されたデータを読み取ってシフトレジスタの第１〜第Ｍ一時記憶域に記憶するステップと、
前記シフトレジスタに記憶された前記画像の第ｉ列の第Ｍ＋１〜第Ｘ画素データを前記シフトレジストの第Ｍ＋１〜第Ｘ一時記憶域にシフトするステップと、
前記メモリ中の第ｋ＋１列格納スペースに記憶されたデータを読み取ってシフトレジスタの第１〜第Ｍ一時記憶域に記憶するステップと、及び
前記シフトレジスタに記憶された前記画像の第ｉ列の第Ｘ＋１〜第Ｎ画素データを前記シフトレジスタの第Ｘ＋１〜第Ｎ一時記憶域にシフトするステップとを有し、そのうちＸが自然数であり、Ｍ＜Ｘ＜＝Ｎであることを特徴とする請求項１に記載のフレームメモリアクセス方法。
【請求項３】
Ｎ×Ｍ画素を有するパネル又はＭ×Ｎ画素を有するパネルを駆動するディスプレイドライバ装置であって、
Ｍ×Ｎ個の格納スペースを有するメモリと、
Ｎ個の一時記憶回路を有するシフトレジスタと、
ドライバ回路とを有し、
そのうち、第ｉ一時記憶回路が前記メモリの第ｉ行の格納スペースに連接し、第ｉドライバ回路の入力端が前記シフトレジスタの第ｉ一時記憶回路に連接し、各前記一時記憶回路が対応する一時記憶域を有し、
前記ディスプレイドライバ装置が前記Ｎ×Ｍ画素を有するパネルを駆動する場合、このディスプレイドライバ装置の駆動段階は記憶段階及び駆動段階を有し、
そのうち、記憶段階時に、
Ｎ×Ｍ画素データを有する画像中、第１列〜第Ｍ列の第１〜第Ｍ画素データをメモリの第１列〜第Ｍ列格納スペースに対応して記憶し、及び
画像における第１列〜第Ｍ列の第Ｍ＋１〜第Ｎ画素データをメモリの第Ｍ＋１列格納スペース〜第Ｎ列格納スペースに順に対応して記憶し、
駆動段階の第ｉ列の駆動期間中、
メモリの第ｋ列格納スペースに記憶されたデータを読み取ってシフトレジスタの第１〜第Ｍ一時記憶域に記憶し、そのうち前記メモリ中の第ｋ列格納スペースに前記画像中の第ｉ列の第Ｍ＋１〜第Ｎ画素データが記憶されており、
前記シフトレジスタに記憶された第ｉ列の第Ｍ＋１〜第Ｎ画素データを前記シフトレジスタの第Ｍ＋１〜第Ｎ一時記憶域にシフトし、
メモリ中の第ｉ列格納スペースのデータを読み取って前記シフトレジスタの第１〜第Ｍ一時記憶域に記憶し、及び
前記これらのレジスタに記憶されたデータを読取り、前記これらドライバ回路が前記Ｎ×Ｍ画素を有するパネルの第ｉ列画素を駆動し、
そのうち、Ｎ、Ｍ、ｉ、ｋが自然数であり、且つＮ＞Ｍ、０＜ｉ＜＝Ｎ、Ｍ＜ｋ＜＝Ｎであることを特徴とするディスプレイドライバ装置。
【請求項４】
各前記これらの画素データはｐ個のサブピクセルを有し、各サブピクセルはｑビットを有し、前記シフトレジスタの前記これら一時記憶回路は複数の一時記憶グループに分割され、各グループはｐ×ｑ×ｒビットを有し、且つ、前記ドライバ回路は、
前記これら一時記憶グループに対応して連接されるＮ／ｒ個のｐ×ｑ×ｒビットデータラッチと、
前記これらｐ×ｑ×ｒビットデータラッチに対応して連接されるＮ／ｒ個のｐ×ｑ×ｒ対のｑマルチプレクサと、及び
前記ｐ×ｑ×ｒ対のｑマルチプレクサに対応して連接されるＮ／（ｐ×ｒ）個のｑビットアナログデジタルコンバータと、を有し、
そのうち、ｐ、ｑ、ｒが自然数であることを特徴とする請求項３に記載のディスプレイドライバ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示ドライバの技術に関し、特に縦方向表示（ポートレートモード）と横方向表示（ランドスケープモード）のメモリアクセス方法及び表示ドライバ回路に関する。 
【背景技術】
【０００２】
テクノロジーの進歩に従い、携帯電話も次第に普及し、その機能もますます多くなっている。また、携帯電話でも視聴可能なデジタルテレビ視聴サービスが既に開始している。デジタルテレビの規格に符合させるために、携帯電話はポートレートモードのパネルから、ランドスケープモードのパネルへ変更する必要がある。
【０００３】
資源を有効に利用するため、表示ドライバ集積回路は通常多くの異なるパネルに応用されるよう設計されている。同一解析度３２０×２４０（Ｑｕａｒｔｅｒ  Ｖｉｄｅｏ  Ｇｒａｐｈｉｃｓ  Ａｒｒａｙ，  ＱＶＧＡ）のパネルを例に挙げると、同一の集積回路をポートレートモード及びランドスケープモードのパネルに応用することにより、集積回路に内蔵されたフレームメモリ（ｆｒａｍｅ  ｍｅｍｏｒｙ）を如何に有効に利用するかという課題に挑戦しなければならない。ポートレートモードとランドスケープモードとでは必要とされるフレームメモリの大きさが同じであるが、しかし一つのフレームで必要な走査線の数量及び各走査線上に必要な画素数量が異なる。ポートレートモードで用いられるＱＶＧＡパネルは３２０本の走査線が必要であり、各走査線上に２４０画素が必要である。ランドスケープモードのＱＶＧＡパネルでは２４０本の走査線が必要であるが、各走査線上には３２０画素が必要である。
【０００４】
フレームメモリは、ディスプレイドライバ集積回路のアーキテクチャに基づいており、そのパネルの解析度（Ｒｅｓｏｕｌｕｔｉｏｎ）の必要に応じて設計される。ＱＶＧＡのパネルがポートレートモードの３２０本の走査線が必要で、且つ各走査線が２４０画素必要な場合、フレームメモリは３２０本のワード線（ｗｏｒｄ  ｌｉｎｅ）を有し、且つ各ワード線には２４０×２４０本のビット線（ｂｉｔ  ｌｉｎｅｓ）を有するように設計されている。
【０００５】
しかしながら、上記のポートレートモードのディスプレイドライバ集積回路をランドスケープモードのパネルに応用すると、その内部のフレームメモリの各ワードラインは８０画素不足する。総フレームメモリの大きさの需要は同じだが、各走査線が必要な画素数が異なることにより、上記のディスプレイドライバ集積回路はランドスケープモードのパネル及びポートレートモードのパネルに同時に応用できない。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
以上を鑑み、本発明一実施例の目的はポートレートモードのディスプレイドライバ集積回路をランドスケープモードのパネルに応用することができるフレームメモリのアクセス方法及びそれを使用したディスプレイドライバを提供することである。
【課題を解決するための手段】
【０００７】
上記目的又はその他の目的を達成するために、本発明一実施例はフレームメモリのアクセス方法を提出する。この方法はＮ×Ｍ個の画素データを有する画像をＭ×Ｎ個の格納スペースを有するメモリに記憶するのに用いる。この方法は、前記画像における第１列〜第Ｍ列の第１〜第Ｍ画素データを前記メモリの第１列〜第Ｍ列格納スペースに対応して記憶するステップと、前記画像における第１列〜第Ｍ列の第Ｍ＋１〜第Ｎ画素データを前記メモリの第Ｍ＋１列格納スペース〜第Ｎ列格納スペースに順に対応して記憶するステップと、前記メモリに記憶された前記画像の第ｉ列の画素データを読み取る際に、前記メモリ中の第ｋ列格納スペースに記憶されたデータを読み取ってシフトレジスタの第１〜第Ｍ一時記憶域に記憶し、そのうち、前記メモリ中の第ｋ列格納スペースに前記画像中の第ｉ列の第Ｍ＋１〜第Ｎ画素データが記憶されているステップと、前記シフトレジスタに記憶された前記画像の第ｉ列の第Ｍ＋１〜第Ｎ画素データを前記シフトレジスタの第Ｍ＋１〜第Ｎ一時記憶域にシフトするステップと、前記メモリ中の第ｉ列格納スペースのデータを読み取って前記シフトレジスタの第１〜第Ｍ一時記憶域に記憶するステップを有する。そのうち、Ｎ、Ｍ、ｉ、ｋは自然数であり、且つＮ＞Ｍ、０＜ｉ＜＝Ｎ、Ｍ＜ｋ＜＝Ｎである。 
【０００８】
本発明の実施の形態に示したフレームメモリのアクセス方法に拠れば、第ｉ列の第Ｍ＋１〜第Ｘ画素データが前記メモリの第ｋ列に記憶され、且つ第ｉ列の第Ｘ＋１〜第Ｎ画素データがそれぞれ前記メモリの第ｋ＋１列に記憶される場合、この方法は更に、前記メモリ中の第ｋ列格納スペースに記憶されているデータを読み取ってシフトレジスタの第１〜第Ｍ一時記憶域に記憶するステップと、
前記シフトレジスタに記憶された前記画像の第ｉ列の第Ｍ＋１〜Ｘ画素データを前記シフトレジスタの第Ｍ＋１〜第Ｘ一時記憶域にシフトするステップと、
前記メモリ中の第ｋ＋１列格納スペースに記憶されているデータを読み取ってシフトレジスタの第１〜第Ｍ一時記憶域に記憶するステップと、
前記シフトレジスタに記憶されている前記画像の第ｉ列の第Ｘ＋１〜第Ｎ画素データを前記シフトレジスタの第Ｘ＋１〜第Ｎ一時記憶域にシフトするステップとを有する。そのうち、Ｘは自然数、且つＭ＜Ｘ＜＝Ｎである。
【０００９】
本発明は更に、Ｎ×Ｍ画素を有するパネル又はＭ×Ｎ画素を有するパネルを駆動するのに適用されるディスプレイドライバ装置を提供する。このディスプレイドライバ装置は、メモリ、シフトレジスタ及び駆動回路を有する。前記メモリはＭ×Ｎ個の格納スペースを有する。シフトレジスタはＮ個の一時記憶回路を有し、そのうち、第ｉ一時記憶回路は前記メモリの第ｉ行の格納スペースに連結されている。第ｉ駆動回路の入力端はシフトレジスタの第ｉ一時記憶回路に連結され、且つ各前記一時記憶回路は対応する一時記憶域を有する。
ディスプレイドライバ装置が前記Ｎ×Ｍ画素を有するパネルを駆動する場合、このディスプレイドライバ装置の駆動段階は記憶段階及び駆動段階を有する。記憶段階のとき、Ｎ×Ｍ画素データを有する画像の第１列〜第Ｍ列の第１〜第Ｍ画素データをメモリの第１〜第Ｍ列格納スペースに対応して記憶し、また、画像中の第１列〜第Ｍ列の第Ｍ＋１〜第Ｎ画素データをメモリの第Ｍ＋１列格納スペース〜第Ｎ列格納スペースに順に対応して記憶する。
駆動段階の第ｉ列の駆動期間中、メモリ中の第ｋ列格納スペースに記憶されたデータを読み取ってシフトレジスタの第１〜第Ｍ一時記憶域に記憶する、そのうち前記メモリの第ｋ列格納スペースに前記画像中の第ｉ列の第Ｍ＋１〜第Ｎ画素データが記憶され、
シフトレジスタに記憶された第ｉ列の第Ｍ＋１〜第Ｎ画素データを前記シフトレジスタの第Ｍ＋１〜第Ｎ一時記憶域にシフトし、
メモリ中の第ｉ列格納スペースのデータを読み取ってシフトレジスタの第１〜第Ｍ一時記憶域に記憶する、また、
前記これらのシフトレジスタに記憶されているデータを読取って前記これら駆動回路が前記Ｎ×Ｍ画素を有するパネルの第ｉ列の画素を駆動させる。そのうち、Ｎ、Ｍ、ｉ、ｋが自然数であり、且つＮ＞Ｍ、０＜ｉ＜＝Ｎ、Ｍ＜ｋ＜＝Ｎである。
【００１０】
本発明は、主にデータ移動の方法を提出するが、ポートレート型表示のフレームメモリを内蔵したディスプレイドライバ集積回路もランドスケープモードに応用可能である。
この方法の本質は前記ポートレート型表示のフレームメモリを複数回読み取ってシフトレジスタに複数回記憶し、また、データをシフトレジスタ上で移動し、正確なデータラッチに配置することにより、完全な走査線データに組み合わせられると共に画素駆動回路へ伝送される。
よって、ポートレート型表示のディスプレイ駆動集積回路がランドスケープ型表示のパネルを駆動できる。
【００１１】
本発明の前記目的及び別の目的、特徴と優位点を更に明瞭に、容易に理解するために、以下に実施の形態を挙げ、図面を参照しながら詳細に説明する。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態に基づき図示するディスプレイドライバ装置の回路ブロック図である。
【図２Ａ】本発明の前記実施の形態のフレームメモリ１０２を説明する配置図である。
【図２Ｂ】本発明の前記実施の形態のフレームメモリ１０２がどのように解析度３２０×２４０（ランドスケープモード）の画像を記憶するかを説明するチャート図である。
【図３Ａ】本発明の前記実施の形態がフレームメモリ１０２に記憶された解析度３２０×２４０（ランドスケープモード）の画像をどのようにアクセスするかを説明するチャート図である。
【図３Ｂ】本発明の前記実施の形態がフレームメモリ１０２に記憶された解析度３２０×２４０（ランドスケープモード）の画像をどのようにアクセスするかを説明するチャート図である。
【図３Ｃ】本発明の前記実施の形態がフレームメモリ１０２に記憶された解析度３２０×２４０（ランドスケープモード）の画像をどのようにアクセスするかを説明するチャート図である。
【図３Ｄ】本発明の前記実施の形態がフレームメモリ１０２に記憶された解析度３２０×２４０（ランドスケープモード）の画像をどのようにアクセスするかを説明するチャート図である。
【図４Ａ】本発明の前記実施の形態がフレームメモリ１０２に記憶された解析度８６４×４８０（ランドスケープモード）の画像をどのようにアクセスするかを説明するチャート図である。
【図４Ｂ】本発明の前記実施の形態がフレームメモリ１０２に記憶された解析度８６４×４８０（ランドスケープモード）の画像をどのようにアクセスするかを説明するチャート図である。
【図４Ｃ】本発明の前記実施の形態がフレームメモリ１０２に記憶された解析度８６４×４８０（ランドスケープモード）の画像をどのようにアクセスするかを説明するチャート図である。
【図４Ｄ】本発明の前記実施の形態がフレームメモリ１０２に記憶された解析度８６４×４８０（ランドスケープモード）の画像をどのようにアクセスするかを説明するチャート図である。
【図４Ｅ】本発明の前記実施の形態がフレームメモリ１０２に記憶された解析度８６４×４８０（ランドスケープモード）の画像をどのようにアクセスするかを説明するチャート図である。
【図４Ｆ】本発明の前記実施の形態がフレームメモリ１０２に記憶された解析度８６４×４８０（ランドスケープモード）の画像をどのようにアクセスするかを説明するチャート図である。
【発明を実施するための形態】
【００１３】
ディスプレイ駆動回路をポートレートモード及びランドスケープモードのパネルに使用できるように、本発明のディスプレイ駆動回路のフレームメモリはポートレート型表示のフレームメモリを採用して設計する。
本発明の本質を説明するために、以下ＱＶＧＡを例として、前記フレームメモリは３２０本のワード線を有し、且つ各ワード線は２４０×２４本のビット線を有する。
【００１４】
図１は、本発明の実施の形態に基づき図示したディスプレイドライバ装置の回路ブロック図である。図１を参照すると、このディスプレイドライバ装置は、駆動回路１０１、メモリ１０２及びシフトレジスタ１０３を有し、そのうち、駆動回路は複数のデジタルアナログコンバータＤＡ[０１]〜ＤＡ[８０]、複数のマルチプレクサｍｕｘ[０１]〜ｍｕｘ[８０]及び複数のデータラッチL[０１]〜L[８０]を備え、シフトレジスタ１０３は、複数の一時記憶回路を備え、一時記憶回路が一つの画素を記憶する場合、各一時記憶回路は計３つのサブピクセルを記憶する必要がある。
各サブピクセルは８ビットであるので、各一時記憶回路は３×８ビットを有する。
この他、この実施の形態において、シフトレジスタの一時記憶回路は８０のグループＳ[０１]〜Ｓ[８０]に分割され、各グループは１２×８ビット有する。
【００１５】
２４０×３２０（ポートレートモード）及び３２０×２４０（ランドスケープモード）の２種類の解析度を共に適合させるために、このディスプレイ駆動回路１０１の画素駆動回路は２４０×３２０解析度を使用する画素駆動回路を採用する。
この実施の形態において、１２:１のソースドライバの配置を例に挙げると、３２０個の画素（各画素は３つのサブピクセルＲ、Ｇ、Ｂを有する）を駆動させるために、８０個のチャンネルＤＡ[０１]〜ＤＡ[８０]が必要である。つまり、計８０個のアナログデジタルコンバータＤＡ[０１]〜ＤＡ[８０]を有する。
【００１６】
更に、本実施の形態において、メモリ１０２はポートレート型表示のフレームメモリを採用する。つまり、このフレームメモリ１０２は３２０本ワードラインを有し、それぞれ、３２０本の走査線に対応する。各ワードライン上に、２４０×２４本のビットラインを有し、それぞれ２４０×３（Ｒ、Ｇ、Ｂ）個の画素に対応する。特に、この実施の形態において、余分にシフトレジスタ１０３を設け、且つこのシフトレジスタ１０３の格納スペースは合計３２０×２４ビット（３２０×３サブピクセル、各サブピクセルは８ビット）を有する。第１〜第６０チャンネルＤＡ[０１]〜ＤＡ[６０]は２４０画素及びフレームメモリ１０２の各行に対応する。ランドスケープモードを達成するには更に２０チャンネルＤＡ[６１]〜ＤＡ[８０]を第２４１画素〜第３２０画素の表示需要に対応させる必要がある。
【００１７】
図２Ａは、本発明の前記実施の形態のフレームメモリ１０２を説明する配置図である。図２Ｂは本発明の前記実施の形態のフレームメモリ１０２が解析度３２０×２４０（ランドスケープモード）の画像をどのように記憶するかを説明するチャート図である。図２Ａ及び図２Ｂを参照すると、解析度３２０×２４０の画像と解析度２４０×３２０の画像のデータの大きさは実質上同じであるため、このフレームメモリ１０２は必然的に記憶できる。しかし、記憶方式がランダムによる記憶である場合、データの取り出しが容易ではなく、且つ回路動作の効率が悪化する。この実施の形態において、フレームメモリ１０２中に画像データを記憶する方法は、各列の前２４０画素をフレームメモリ１０２の対応する各列一時記憶域に記憶する方法を採用する。画像データの第ｉ列の前２４０画素がフレームメモリ１０２の第ｉ列に記憶される。この時、画像データの各列は依然８０画素分記憶できる。次に、画像データの各列の残りの８０画素を順にフレームメモリ１０２の第２４１列〜第３２０列Ｌｉｎｅ[２３９]〜Ｌｉｎｅ[３１９]に記憶する。この種の記憶法式の目的及び優位点は後の実施の形態において説明する。
【００１８】
図３Ａ〜図３Ｄは、本発明の前記実施の形態がフレームメモリ１０２に記憶された解析度３２０×２４０（ランドスケープモード）の画像をどのように読取るかを説明するチャート図である。先ず、図３Ａを参照すると、図３Ａにおいて、シフトレジスタ１０３は４つのブロック３０１〜３０４に分割され、ブロック３０１〜３０３のデータはそれぞれブロック３０４に移動可能である。次に、図３Ｂを参照すると、この時、第１走査線のデータを取り出そうとする場合、Ｌｉｎｅ[２４０]のデータが先に取り出され、シフトレジスタ１０３のブロック３０１〜３０３に一時記憶される。次に、図３Ｃを参照すると、シフトレジスタ１０３のブロック３０１のデータがシフトレジスタ１０３のブロック３０４に移動される。次に図３Dを参照すると、Ｌｉｎｅ[０]に記憶されたデータを取り出し、且つシフトレジスタ１０３のブロック３０１〜３０３をオーバーラップして記憶する。その後、駆動回路１０１は所定の駆動操作プロセスに従ってランドスケープモードのディスプレイに対し駆動を行うことができる。
【００１９】
前記実施の形態において、３２０×２４０及び２４０×３２０解析度を例に挙げたが、しかし、本発明は前記解析度のみに応用されるのではなく、以下にこの発明が属する技術の分野における通常の知識を有する者が本発明を幅広く応用できるように更に実施の形態を挙げる。図４Ａ〜図４Ｆは、本発明の前記実施の形態がフレームメモリ１０２に記憶された解析度８６４×４８０（ランドスケープモード）の画像をどのように読取るかを説明したチャート図である。この実施の形態において、ランドスケープモードは８６４×４８０を例とし、この実施の形態が提供するフレームメモリ１０２はポートレートモードの解析度４８０×８６４のフレームメモリに適合する。図４Ａを参照すると、この実施の形態において、シフトレジスタ１０３は９つのブロック４０１〜４０９に分割され、ブロック４０１〜４０５のデータはそれぞれブロック４０６〜４０９に移動可能である。
【００２０】
次に、図４Ｂを参照すると、このとき第２走査線のデータを取り出す場合、Ｌｉｎｅ[４８０]に記憶されたデータが先に取り出され、シフトレジスタ１０３のブロック４０１〜４０５に一時記憶される。次に図４Ｃを参照すると、シフトレジスタ１０３のブロック４０５のデータがシフトレジスタ１０３のブロック４０６に移動される。次に図４Ｄを参照すると、Ｌｉｎｅ[４８１]に記憶されたデータが取り出され、シフトレジスタ１０３のブロック４０１〜４０５をオーバーラップして記憶する。次に、図４Ｅを参照すると、シフトレジスタ１０３のブロック４０１〜４０３のデータは、それぞれシフトレジスタ１０３のブロック４０７〜４０９に移動される。その後、駆動回路１０１は、所定の駆動操作プロセスに従って、ランドスケープモードのディスプレイを駆動させる。 
【００２１】
以上より、本発明は、主にデータ移動の方法を提出するが、ポートレート型表示のフレームメモリを内蔵したディスプレイドライバ集積回路もランドスケープモードにも応用可能である。この方法の本質は前記ポートレート型表示のフレームメモリをシフトレジスタに複数回アクセスし、また、データをシフトレジスタ上で移動し、正確なデータラッチに配置することにより、完全な走査線データに組合わせると共に画素ドライバ回路へ伝送される。よって、ポートレート型表示のディスプレイドライバ集積回路がランドスケープ型表示のパネルを駆動できる。
【００２２】
実施の形態の詳細な説明において、示した具体的な実施の形態は、本発明の技術内容をわかりやすく説明するものに過ぎず、本発明を前記実施の形態に制限するものではない。本発明の本質及び特許請求の範囲を超えるものでなければ、種種の変更による実施は、いずれも本発明の範囲に属する。よって、本発明に係る範囲は、特許請求の範囲が定義するものとみなす。
【符号の説明】
【００２３】
１０１：ドライバ回路
１０２：メモリ
１０３：シフトレジスタ
ＤＡ[０１]〜ＤＡ[８０]：アナログデジタルコンバータ
ｍｕｘ[０１]〜ｍｕｘ[８０]：マルチプレクサ
Ｌ[０１]〜Ｌ[８０]：データラッチ
Ｓ[０１]〜Ｓ[８０]：シフトレジスタの８０のグループ
Ｌｉｎｅ[１]〜Ｌｉｎｅ[８６３]：フレームメモリの記憶列
３０１〜３０４、４０１〜４０９：シフトレジスタの分割されたブロック
【図１】
2010117704.tif 000003
【図２Ａ】
2010117704.tif 000004
【図２Ｂ】
2010117704.tif 000005
【図３Ａ】
2010117704.tif 000006
【図３Ｂ】
2010117704.tif 000007
【図３Ｃ】
2010117704.tif 000008
【図３Ｄ】
2010117704.tif 000009
【図４Ａ】
2010117704.tif 000010
【図４Ｂ】
2010117704.tif 000011
【図４Ｃ】
2010117704.tif 000012
【図４Ｄ】
2010117704.tif 000013
【図４Ｅ】
2010117704.tif 000014
【図４Ｆ】
2010117704.tif 000015