(57)【要約】【課題】高いチャネル移動度を再現性良く実現することができる炭化ケイ素半導体装置およびその製造方法を提供する。【解決手段】{０００１}面に対して５０°以上６５°以下の範囲内で傾いている表面を有する炭化ケイ素からなる半導体層と、半導体層の表面に接触するように形成された絶縁膜とを備え、半導体層と絶縁膜との界面から１０ｎｍ以内の領域における窒素濃度の最大値が１×１０21ｃｍ-3以上であって、半導体層の表面内において＜−２１１０＞方向に直交する方向±１０°の範囲内にチャネル方向を有する炭化ケイ素半導体装置とその製造方法である。【選択図】図１
2010041021.tif 000002
【特許請求の範囲】
【請求項１】
{０００１}面に対して５０°以上６５°以下の範囲内で傾いている表面を有する炭化ケイ素からなる半導体層と、
前記半導体層の前記表面に接触するように形成された絶縁膜とを備え、
前記半導体層と前記絶縁膜との界面から１０ｎｍ以内の領域における窒素濃度の最大値が１×１０21ｃｍ-3以上であって、
前記半導体層の前記表面内において＜−２１１０＞方向に直交する方向±１０°の範囲内にチャネル方向を有する、炭化ケイ素半導体装置。
【請求項２】
第１導電型の炭化ケイ素からなる基板と、
前記基板上に形成され、前記基板よりも高濃度の第１導電型不純物を含み、{０００１}面に対して５０°以上６５°以下の範囲内で傾いている表面を有する第１導電型の炭化ケイ素からなる半導体層と、
前記半導体層の前記表面内に形成された第２導電型不純物拡散層と、
前記第２導電型不純物拡散層の表面内に形成された第１導電型不純物拡散層と、
前記半導体層の前記表面に接触するように形成された絶縁膜と、
前記半導体層の前記表面の前記絶縁膜の形成部分以外の領域の少なくとも一部に接触するように形成されたソース電極と、
前記絶縁膜上に形成されたゲート電極と、
前記基板の前記半導体層の形成側と反対側の表面に形成されたドレイン電極とを備え、
前記半導体層と前記絶縁膜との界面から１０ｎｍ以内の領域における窒素濃度の最大値が１×１０21ｃｍ-3以上であり、
前記半導体層の前記表面内において＜−２１１０＞方向に直交する方向±１０°の範囲内にチャネル方向を有する、炭化ケイ素半導体装置。
【請求項３】
第１導電型の炭化ケイ素からなる基板と、
前記基板上に形成され、前記基板よりも高濃度の第１導電型不純物を含み、{０００１}面に対して５０°以上６５°以下の範囲内で傾いている表面を有する第１導電型の炭化ケイ素からなる半導体層と、
前記半導体層の前記表面内に形成された第２導電型不純物拡散層と、
前記第２導電型不純物拡散層の表面内に形成された第１導電型不純物拡散層と、
前記半導体層の前記表面に接触するように形成された絶縁膜と、
前記半導体層の前記表面の前記絶縁膜の形成部分以外の領域の一部に接触するように形成されたソース電極と、
前記半導体層の前記表面の前記絶縁膜の形成部分以外の領域の他の一部に接触するように形成されたドレイン電極と、
前記絶縁膜上に形成されたゲート電極とを備え、
前記半導体層と前記絶縁膜との界面から１０ｎｍ以内の領域における窒素濃度の最大値が１×１０21ｃｍ-3以上であり、
前記半導体層の前記表面内において＜−２１１０＞方向に直交する方向±１０°の範囲内にチャネル方向を有する、炭化ケイ素半導体装置。
【請求項４】
前記ソース電極の表面がストライプ状であることを特徴とする、請求項２または３に記載の炭化ケイ素半導体装置。
【請求項５】
前記ソース電極の表面がハニカム状であることを特徴とする、請求項２に記載の炭化ケイ素半導体装置。
【請求項６】
前記半導体層の前記表面は、{０３−３８}面に対して±５°の範囲内で傾いている結晶面であることを特徴とする、請求項１から５のいずれかに記載の炭化ケイ素半導体装置。
【請求項７】
{０００１}面に対して５０°以上６５°以下の範囲内で傾いている表面を有する半導体層を形成する工程と、
前記半導体層の前記表面内において＜−２１１０＞方向に直交する方向を調査する工程と、
前記半導体層の前記表面内において＜−２１１０＞方向に直交する方向±１０°の範囲内にチャネル方向が形成されるように前記半導体層の前記表面の一部に接触する絶縁膜を形成する工程と、
前記半導体層と前記絶縁膜との界面から１０ｎｍ以内の領域における窒素濃度の最大値が１×１０21ｃｍ-3以上となるように窒素濃度を調整する工程とを含む、炭化ケイ素半導体装置の製造方法。
【請求項８】
前記半導体層に含まれる欠陥の方位に基づいて前記半導体層の前記表面内において＜−２１１０＞方向に直交する方向を調査することを特徴とする、請求項７に記載の炭化ケイ素半導体装置の製造方法。
【請求項９】
前記窒素濃度を調整する工程は、前記絶縁膜が形成された前記半導体層を、窒素を含有するガスの雰囲気中で熱処理する工程を含むことを特徴とする、請求項７または８に記載の炭化ケイ素半導体装置の製造方法。
【請求項１０】
前記窒素濃度を調整する工程は、前記熱処理後の前記半導体層を不活性ガスの雰囲気中で熱処理する工程を含むことを特徴とする、請求項９に記載の炭化ケイ素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化ケイ素半導体装置およびその製造方法に関し、特に、優れた電気的特性を示す炭化ケイ素半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
従来から、炭化ケイ素（ＳｉＣ）を用いた炭化ケイ素半導体装置が知られており、その一例が、たとえば、国際公開第０１／０１８８７２号パンフレット（以下、「特許文献１」という。）に記載されている。特許文献１には、面方位がほぼ{０３−３８}であり４Ｈ型ポリタイプのＳｉＣ基板を用いて形成された炭化ケイ素半導体装置としてのＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）が記載されている。特許文献１に記載されたＭＯＳＦＥＴにおいては、ゲート酸化膜をドライ酸化により形成しており、高いチャネル移動度（約１００ｃｍ2／Ｖｓ）を実現できるとされている。
【特許文献１】国際公開第０１／０１８８７２号パンフレット
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ＳｉＣを用いた炭化ケイ素半導体装置の優れた電気的特性を安定して発揮させるためには、高いチャネル移動度を再現性良く実現することが求められる。
【０００４】
しかしながら、本発明者らが検討した結果、特許文献１に記載されたＭＯＳＦＥＴにおいてもチャネル移動度が十分に高くならない場合があることを見い出した。
【０００５】
上記の事情に鑑みて、本発明の目的は、高いチャネル移動度を再現性良く実現することができる炭化ケイ素半導体装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
本発明は、{０００１}面に対して５０°以上６５°以下の範囲内で傾いている表面を有する炭化ケイ素からなる半導体層と、半導体層の表面に接触するように形成された絶縁膜とを備え、半導体層と絶縁膜との界面から１０ｎｍ以内の領域における窒素濃度の最大値が１×１０21ｃｍ-3以上であって、半導体層の表面内において＜−２１１０＞方向に直交する方向±１０°の範囲内にチャネル方向を有する炭化ケイ素半導体装置である。
【０００７】
また、本発明は、第１導電型の炭化ケイ素からなる基板と、基板の表面上に形成され、基板よりも高濃度の第１導電型不純物を含み、{０００１}面に対して５０°以上６５°以下の範囲内で傾いている表面を有する第１導電型の炭化ケイ素からなる半導体層と、半導体層の表面内に形成された第２導電型不純物拡散層と、第２導電型不純物拡散層の表面内に形成された第１導電型不純物拡散層と、半導体層の表面に接触するように形成された絶縁膜と、半導体層の表面の絶縁膜の形成部分以外の領域の少なくとも一部に接触するように形成されたソース電極と、絶縁膜上に形成されたゲート電極と、基板の半導体層の形成側と反対側の表面に形成されたドレイン電極とを備え、半導体層と絶縁膜との界面から１０ｎｍ以内の領域における窒素濃度の最大値が１×１０21ｃｍ-3以上であり、半導体層の表面内において＜−２１１０＞方向に直交する方向±１０°の範囲内にチャネル方向を有する炭化ケイ素半導体装置である。
【０００８】
また、本発明は、第１導電型の炭化ケイ素からなる基板と、基板上に形成され、基板よりも高濃度の第１導電型不純物を含み、{０００１}面に対して５０°以上６５°以下の範囲内で傾いている表面を有する第１導電型の炭化ケイ素からなる半導体層と、半導体層の表面内に形成された第２導電型不純物拡散層と、第２導電型不純物拡散層の表面内に形成された第１導電型不純物拡散層と、半導体層の表面に接触するように形成された絶縁膜と、半導体層の表面の絶縁膜の形成部分以外の領域の一部に接触するように形成されたソース電極と、半導体層の表面の絶縁膜の形成部分以外の領域の他の一部に接触するように形成されたドレイン電極と、絶縁膜上に形成されたゲート電極とを備え、半導体層と絶縁膜との界面から１０ｎｍ以内の領域における窒素濃度の最大値が１×１０21ｃｍ-3以上であり、半導体層の前記表面内において＜−２１１０＞方向に直交する方向±１０°の範囲内にチャネル方向を有する炭化ケイ素半導体装置である。
【０００９】
ここで、本発明の炭化ケイ素半導体装置においては、ソース電極の表面がストライプ状であることが好ましい。
【００１０】
また、本発明の炭化ケイ素半導体装置においては、ソース電極の表面がハニカム状であることが好ましい。
【００１１】
また、本発明の炭化ケイ素半導体装置において、半導体層の表面は{０３−３８}面に対して±５°の範囲内で傾いている結晶面であることが好ましい。
【００１２】
さらに、本発明は、{０００１}面に対して５０°以上６５°以下の範囲内で傾いている表面を有する炭化ケイ素からなる半導体層を形成する工程と、半導体層の表面内において＜−２１１０＞方向に直交する方向を調査する工程と、半導体層の表面内において＜−２１１０＞方向に直交する方向±１０°の範囲内にチャネル方向が形成されるように半導体層の表面の一部に接触する絶縁膜を形成する工程と、半導体層と絶縁膜との界面から１０ｎｍ以内の領域における窒素濃度の最大値が１×１０21ｃｍ-3以上となるように窒素濃度を調整する工程とを含む炭化ケイ素半導体装置の製造方法である。
【００１３】
ここで、本発明の炭化ケイ素半導体装置の製造方法においては、半導体層に含まれる欠陥の方位に基づいて半導体層の表面内において＜−２１１０＞方向に直交する方向を調査することが好ましい。
【００１４】
また、本発明の炭化ケイ素半導体装置の製造方法において、窒素濃度を調整する工程は、絶縁膜が形成された半導体層を、窒素を含有するガスの雰囲気中で熱処理する工程を含むことが好ましい。
【００１５】
また、本発明の炭化ケイ素半導体装置の製造方法において、窒素濃度を調整する工程は、熱処理後の半導体層を不活性ガスの雰囲気中で熱処理する工程を含むことが好ましい。
【発明の効果】
【００１６】
本発明によれば、高いチャネル移動度を再現性良く実現することができる炭化ケイ素半導体装置およびその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
【００１８】
また、結晶面および方向を表わす場合に、本来であれば所要の数字の上にバーを付した表現をするべきであるが、表現手段に制約があるため、本発明においては、所要の数字の上にバーを付す表現の代わりに、所要の数字の前に「−」を付して表現するものとする。また、本発明において、個別方位は［］で、集合方位は＜＞で、個別面は（）で、集合面は｛｝でそれぞれ表わすものとする。
【００１９】
＜実施の形態１＞
図１に、本発明の炭化ケイ素半導体装置の一例である縦型ＤｉＭＯＳＦＥＴ（Double Implanted Metal Oxide Semiconductor Field Effect Transistor）の一例の模式的な断面図を示す。
【００２０】
図１に示す炭化ケイ素半導体装置１は、たとえばｎ型でポリタイプが４Ｈ−ＳｉＣの炭化ケイ素からなる基板１１と、基板１１の表面１１ａ上に形成されたｎ型の炭化ケイ素からなる半導体層１２と、半導体層１２の表面１２ａ内に形成されたｐ型領域である第２導電型不純物拡散層１４と、第２導電型不純物拡散層１４の表面内（半導体層１２の表面１２ａ内でもある）に形成されたｎ型領域である第１導電型不純物拡散層１５と、半導体層１２の表面１２ａに接するようにして形成された絶縁膜１３と、半導体層１２の表面１２ａの絶縁膜１３の形成領域以外の領域に形成されたソース電極１６と、絶縁膜１３の表面上に形成されたゲート電極１７と、基板１１の裏面に形成されたドレイン電極１８とを備えている。
【００２１】
ここで、半導体層１２が形成される基板１１の表面１１ａは、{０００１}面に対して５０°以上６５°以下の範囲内で傾いている結晶面となっている。
【００２２】
また、半導体層１２としては、たとえば、基板１１よりもｎ型不純物濃度の高いｎ型の炭化ケイ素からなる層などを用いることができる。また、半導体層１２の表面１２ａも{０００１}面に対して５０°以上６５°以下の範囲内で傾いている結晶面となっている。
【００２３】
また、絶縁膜１３としては、たとえば、ドライ酸化（熱酸化）などによって形成された酸化膜などを用いることができる。なお、絶縁膜１３は、１層の構造のものに限られず、２層以上の構造のものであってもよい。
【００２４】
また、第２導電型不純物拡散層１４としては、たとえば、半導体層１２の表面１２ａ内に第２導電型不純物としてのｐ型不純物を拡散させることによって形成したｐ型領域などを用いることができる。ここで、第２導電型不純物としてのｐ型不純物としては、たとえばアルミニウム、ボロンなどを用いることができる。また、第２導電型不純物拡散層１４の表面内における第１導電型不純物拡散層１５の形成領域以外の領域の少なくとも一部に第２導電型不純物拡散層１４よりも高濃度の第２導電型不純物としてのｐ型不純物を含むｐ+型領域が形成されていてもよい。
【００２５】
また、第１導電型不純物拡散層１５としては、たとえば、半導体層１２の表面１２ａ内に第１導電型不純物としてのｎ型不純物を拡散させることによって形成したｎ型領域などを用いることができる。また、第１導電型不純物拡散層１５中の第１導電型不純物としてのｎ型不純物濃度は、半導体層１２中の第１導電型不純物としてのｎ型不純物濃度よりも高くすることができる。ここで、第１導電型不純物としてのｎ型不純物としては、たとえば窒素、リンなどを用いることができる。
【００２６】
また、ソース電極１６、ゲート電極１７およびドレイン電極１８はそれぞれ、たとえば、従来から公知の金属などを用いることができる。
【００２７】
また、図１に示す炭化ケイ素半導体装置１においては、半導体層１２と絶縁膜１３との界面から１０ｎｍ以内の領域における窒素濃度の最大値は１×１０21ｃｍ-3以上となっている。ここで、半導体層１２と絶縁膜１３との界面から１０ｎｍ以内の領域とは、半導体層１２と絶縁膜１３との界面からその界面に対して垂直に半導体層１２側に１０ｎｍだけ進向した領域と、半導体層１２と絶縁膜１３との界面からその界面に対して垂直に絶縁膜１３側に１０ｎｍだけ進向した領域とを足し合わせた領域である。
【００２８】
図２に、図１に示す炭化ケイ素半導体装置１をゲート電極１７側から見た模式的な平面図を示す。ここで、ソース電極１６の表面およびゲート電極１７の表面はそれぞれ＜−２１１０＞方向にストライプ状に伸びるようにして形成されており、＜−２１１０＞方向に直交する方向にソース電極１６とゲート電極１７とが交互に配列されている。また、２つのソース電極１６の間に１つのゲート電極１７が配置され、ソース電極１６とゲート電極１７との間の間隙から絶縁膜１３の表面が露出している。このように、ソース電極１６の表面がストライプ状である場合には、後述するように半導体層１２の表面１２ａ内において＜−２１１０＞方向に直交する方向±１０°の範囲内にチャネル方向を形成しやすい傾向にある。なお、本発明において、チャネル方向とは、半導体層１２の表面１２ａ内においてキャリアが移動する方向を意味する。
【００２９】
ここで、上記構成の炭化ケイ素半導体装置１のチャネル方向は、半導体層１２の表面１２ａ内において＜−２１１０＞方向に直交する方向±１０°の範囲内に含まれるように形成される。
【００３０】
以下、上記構成の炭化ケイ素半導体装置１の製造方法の一例について説明する。まず、図３の模式的断面図に示すように、{０００１}面に対して５０°以上６５°以下の範囲内で傾いている結晶面からなる表面１１ａを有する炭化ケイ素（４Ｈ−ＳｉＣ）からなる基板１１を準備する。
【００３１】
ここで、上記の表面１１ａを有する基板１１は、たとえば、図４の模式的斜視図に示すように、［０００１］方向（ｃ軸方向）に結晶成長して｛０００１｝面が露出したｎ型の炭化ケイ素結晶インゴッド１０を｛０００１｝面に対する角度α°が５０°以上６５°以下となる方向にスライスして、｛０００１｝面に対して５０°以上６５°以下の角度で傾いている結晶面（図４の斜線部分）を露出させることなどにより形成することができる。
【００３２】
また、{０００１}面に対して５０°以上６５°以下の範囲内で傾いている基板１１の表面１１ａは、たとえば、図５の模式的断面図に示すように、{０３−３８}面に対して±５°の範囲内で傾いている結晶面でもあることが好ましい。基板１１の表面１１ａが{０３−３８}面に対して±５°の範囲内で傾いている結晶面である場合には、炭化ケイ素半導体装置１のチャネル移動度などの電気的特性が向上する傾向にある。また、炭化ケイ素半導体装置１のチャネル移動度などの電気的特性をさらに向上させる観点からは、基板１１の表面１１ａが{０３−３８}面に対して±３°の範囲内で傾いている結晶面であることがより好ましく、基板１１の表面１１ａが{０３−３８}面であることが最も好ましい。なお、{０３−３８}面に対して±５°の範囲内で傾いている結晶面および{０３−３８}面に対して±３°の範囲内で傾いている結晶面にはそれぞれ{０３−３８}面が含まれることは言うまでもない。
【００３３】
次に、図６の模式的断面図に示すように、基板１１の表面１１ａ上に半導体層１２を形成する。
【００３４】
ここで、半導体層１２は、たとえば、基板１１の表面１１ａ上に、基板１１よりも高濃度のｎ型不純物を有するｎ型の炭化ケイ素からなる半導体層１２をエピタキシャル成長させることなどにより形成することができる。上記のエピタキシャル成長により半導体層１２を形成した場合には、基板１１の表面１１ａの結晶面を半導体層１２の表面１２ａに引き継がせることができるため、半導体層１２の表面１２ａを{０００１}面に対して５０°以上６５°以下の範囲内で傾いている結晶面とすることができる。
【００３５】
また、上記と同様の理由により、半導体層１２の表面１２ａは、{０３−３８}面に対して±５°の範囲内で傾いている結晶面であることが好ましく、{０３−３８}面に対して±３°の範囲内で傾いている結晶面であることがより好ましく、{０３−３８}面であることが最も好ましい。なお、ここでも、{０３−３８}面に対して±５°の範囲内で傾いている結晶面および{０３−３８}面に対して±３°の範囲内で傾いている結晶面にはそれぞれ{０３−３８}面が含まれることは言うまでもない。
【００３６】
次に、図７の模式的平面図に示すように、半導体層１２の表面１２ａ内において＜−２１１０＞方向に直交する方向を調査する。
【００３７】
ここで、半導体層１２の表面１２ａ内における＜−２１１０＞方向に直交する方向は、たとえば、半導体層１２に含まれる欠陥に基づいて調査することが可能である。すなわち、炭化ケイ素半導体装置１の製造工程においては、半導体層１２の一定の箇所に欠陥が形成されることがあるため、半導体層１２の一定の箇所に形成される欠陥の位置を基準とすることにより、半導体層１２の表面１２ａ内において＜−２１１０＞方向に直交する方向を特定することができる。また、半導体層１２の表面モフォロジーに基づいても半導体層１２の表面１２ａ内において＜−２１１０＞方向に直交する方向を特定することができる。
【００３８】
次に、図８の模式的断面図に示すように、半導体層１２の表面１２ａ内に第２導電型不純物拡散層１４を形成する。この例においては、第２導電型不純物拡散層１４は、＜−２１１０＞方向に伸びるストライプ状に形成されるが、この形状に限定されるものではない。
【００３９】
ここで、第２導電型不純物拡散層１４は、たとえば、半導体層１２の表面１２ａ内の第２導電型不純物拡散層１４の形成領域以外の領域にイオン注入防止マスクを設置した後に、第２導電型不純物としてのｐ型不純物のイオンを半導体層１２の表面１２ａにイオン注入することなどにより形成することができる。なお、イオン注入防止マスクとしては、たとえば、フォトリソグラフィおよびエッチングを用いてパターンニングされた酸化膜などを用いることができる。
【００４０】
次に、図９の模式的断面図に示すように、上記のように形成された第２導電型不純物拡散層１４の表面内に第１導電型不純物拡散層１５を形成する。この例においては、第１導電型不純物拡散層１５も、＜−２１１０＞方向に伸びるストライプ状に形成されるが、この形状に限定されるものではない。
【００４１】
ここで、第１導電型不純物拡散層１５は、たとえば、半導体層１２の表面１２ａ内の第１導電型不純物拡散層１５の形成領域以外の領域にイオン注入防止マスクを設置した後に、第１導電型不純物としてのｎ型不純物のイオンを半導体層１２の表面１２ａにイオン注入することなどにより形成することができる。なお、イオン注入防止マスクとしては、ここでも、たとえば、フォトリソグラフィおよびエッチングを用いてパターンニングされた酸化膜などを用いることができる。
【００４２】
次に、上記のように第２導電型不純物拡散層１４および第１導電型不純物拡散層１５の形成後の半導体層１２について活性化アニール処理を行なう。これにより、上記でイオン注入された第２導電型不純物拡散層１４中の第２導電型不純物としてのｐ型不純物および第１導電型不純物拡散層１５中の第１導電型不純物としてのｎ型不純物を活性化させることができる。
【００４３】
ここで、活性化アニール処理は、たとえばアルゴンガスの雰囲気中で、第２導電型不純物拡散層１４および第１導電型不純物拡散層１５の形成後の半導体層１２をたとえば１７００℃程度の温度で３０分間程度加熱することなどにより行なうことができる。
【００４４】
次に、図１０の模式的断面図に示すように、第２導電型不純物拡散層１４および第１導電型不純物拡散層１５の形成後の半導体層１２の表面１２ａの全面に接する絶縁膜１３を形成する。
【００４５】
ここで、絶縁膜１３としては、たとえば、ドライ酸化（熱酸化）などにより形成された酸化膜などを用いることができる。なお、ドライ酸化（熱酸化）は、たとえば空気中で、上記のように形成された第２導電型不純物拡散層１４および第１導電型不純物拡散層１５が形成された半導体層１２の表面１２ａをたとえば１２００℃程度の温度で３０分間程度加熱することなどにより行なうことができる。
【００４６】
次に、上記の絶縁膜１３の形成後の半導体層１２について、窒素アニール処理を行なう。これにより、半導体層１２と絶縁膜１３との界面から１０ｎｍ以内の領域における窒素濃度の最大値が１×１０21ｃｍ-3以上となるように窒素濃度を調整する。
【００４７】
ここで、上記の窒素アニール処理は、たとえば、一酸化窒素（ＮＯ）ガスなどの窒素を含有するガスの雰囲気中で上記の絶縁膜１３形成後の半導体層１２をたとえば１１００℃程度の温度で１２０分間程度加熱して行なうことにより、半導体層１２と絶縁膜１３との界面から１０ｎｍ以内の領域における窒素濃度の最大値を１×１０21ｃｍ-3以上とすることができる。
【００４８】
また、上記の窒素アニール処理後の半導体層１２については、たとえばアルゴンガスなどの不活性ガスの雰囲気中でさらに不活性ガスアニール処理を行なうことが好ましい。上記の窒素アニール処理後の半導体層１２に上記の不活性ガスアニール処理を行なった場合には、炭化ケイ素半導体装置１について、高いチャネル移動度を再現性良く実現することができる傾向が大きくなる。
【００４９】
ここで、上記の不活性ガスアニール処理は、たとえばアルゴンガスの雰囲気中で、上記の窒素アニール処理後の半導体層１２を、たとえば１１００℃程度の温度で６０分間程度加熱することにより行なうことができる。
【００５０】
次に、図１１の模式的断面図に示すように、上記のように形成された絶縁膜１３の一部を除去して絶縁膜１３のパターンニングを行なう。
【００５１】
ここで、絶縁膜１３のパターンニングは、たとえば図１２の模式的平面図に示すように、半導体層１２の表面１２ａ内の＜−２１１０＞方向に直交する方向±１０°の範囲内にチャネル方向が含まれるように行なわれる。すなわち、絶縁膜１３のパターンニングは、チャネル方向が、半導体層１２の表面１２ａ内の＜−２１１０＞方向に直交する方向−１０°から＜−２１１０＞方向に直交する方向＋１０°の範囲内のいずれかの方向と平行となるように行なわれる。
【００５２】
また、絶縁膜１３の一部の除去は、たとえば、フォトリソグラフィおよびエッチングにより絶縁膜１３の除去部分が露出するようにパターンニングされたエッチングマスクを絶縁膜１３の表面上に形成した後に、絶縁膜１３の露出部分をエッチングで除去することなどにより形成することができる。
【００５３】
次に、図１に示すように、絶縁膜１３の除去部分から露出した半導体層１２の表面１２ａ内の第１導電型不純物拡散層１５の表面に接するようにソース電極１６を形成する。
【００５４】
ここで、ソース電極１６は、たとえば、上記の絶縁膜１３のエッチング後に露出した半導体層１２の表面１２ａおよび上記のエッチングマスクの表面上にたとえばニッケルなどの金属からなる導電膜をたとえばスパッタ法などにより形成した後に上記のエッチングマスクを除去することにより形成することができる。すなわち、エッチングマスクの表面上に形成された導電膜がエッチングマスクとともに除去（リフトオフ）され、半導体層１２の表面１２ａ上に形成された導電膜のみがソース電極１６として残ることになる。
【００５５】
また、上記のソース電極１６の形成後の半導体層１２については、アロイ化のための熱処理を行なうことが好ましい。
【００５６】
ここで、アロイ化のための熱処理としては、たとえばアルゴンガスなどの不活性ガスの雰囲気中で、上記のソース電極１６の形成後の半導体層１２をたとえば９５０℃程度の温度で２分間程度加熱することにより行なうことができる。
【００５７】
次に、図１に示すように、絶縁膜１３の表面上にゲート電極１７を形成する。ここで、ゲート電極１７は、たとえば、絶縁膜１３の表面およびソース電極１６の表面の全面をそれぞれ覆うようにして、フォトリソグラフィおよびエッチングなどによりゲート電極１７の形成部分に開口部を有するレジストマスクを形成し、そのレジストマスクの表面およびレジストマスクの開口部から露出している絶縁膜１３の表面上にたとえばアルミニウムなどの金属からなる導電膜をたとえばスパッタ法などにより形成した後に上記のレジストマスクを除去することにより形成することができる。すなわち、レジストマスクの表面上に形成された導電膜がレジストマスクとともに除去（リフトオフ）され、絶縁膜１３の表面上に形成された導電膜のみがゲート電極１７として残ることになる。
【００５８】
次に、図１に示すように、基板１１の裏面上にドレイン電極１８を形成する。ここで、ドレイン電極１８は、たとえば、基板１１の裏面上にたとえばニッケルなどの金属からなる導電膜をたとえばスパッタ法などにより形成することができる。
【００５９】
以上により、図１に示す構成の炭化ケイ素半導体装置１を製造することができる。
なお、本発明の炭化ケイ素半導体装置１においては、たとえば図１３の模式的平面図に示すように、ソース電極１６の表面をハニカム状に形成し、ソース電極１６の外周を取り囲む一部の領域を除いた領域をゲート電極１７として形成することもできる。
【００６０】
上記のように、ソース電極１６の表面をハニカム状に形成した場合には、個々のソース電極１６の表面は六角形状に形成されることになるが、なかでも正六角形状に形成されることが好ましい。個々のソース電極１６の表面を正六角形状に形成した場合には、＜−２１１０＞方向に直交する方向±１０°の範囲内にチャネル方向を形成しやすくなるとともに、同一の大きさの基板１１を用いた場合でも炭化ケイ素半導体装置１の形成可能数を増加させることができるため、高いチャネル移動度を有する炭化ケイ素半導体装置１をより再現性良く、かつより高い製造効率で作製することができる傾向にある。
【００６１】
なお、図１３に示す構成のソース電極１６およびゲート電極１７を有する炭化ケイ素半導体装置１のその他の構成は上記と同様とすることができる。
【００６２】
上記で説明した構成の炭化ケイ素半導体装置１において、たとえば、ソース電極１６に負電圧を印加し、ゲート電極１７およびドレイン電極１８に正電圧を印加した場合には、ソース電極１６から注入されたキャリア（上記の例では電子）は、第１導電型不純物拡散層１５の表面、第２導電型不純物拡散層１４の表面、半導体層１２の内部、基板１１の内部を通ってドレイン電極１８まで移動することになる。
【００６３】
なお、ソース電極１６に負電圧を印加し、ドレイン電極１８に正電圧を印加した場合でも、ゲート電極１７に正電圧を印加しない場合には、ソース電極１６から注入されたキャリア（上記の例では電子）の第２導電型不純物拡散層１４の表面内における移動を制限することができる。
【００６４】
上記構成の炭化ケイ素半導体装置１においては、たとえば、ｎ型の炭化ケイ素（４Ｈ−ＳｉＣ）の{０００１}面に対して５０°以上６５°以下の範囲内で傾いている基板１１の表面１１ａ上に基板１１よりも高濃度の第１導電型不純物としてのｎ型不純物を含むｎ型の炭化ケイ素からなる半導体層１２をエピタキシャル成長により形成することができる。このような構成とした場合には、半導体層１２の表面１２ａ({０００１}面に対して５０°以上６５°以下の範囲内で傾いている結晶面）をキャリアが移動するチャネルに利用することができるため、{０００１}面をチャネルに利用した場合と比べて、高いキャリア移動度（チャネル移動度）を得ることができる。
【００６５】
また、上記で説明した構成の炭化ケイ素半導体装置１においては、たとえば図１４に示すように、半導体層１２と絶縁膜１３との界面から１０ｎｍ以内の領域における窒素濃度の最大値が１×１０21ｃｍ-3以上となっている。したがって、本発明の炭化ケイ素半導体装置１においては、半導体層１２と絶縁膜１３との界面において絶縁膜１３をドライ酸化（熱酸化）などによって形成した場合に発生する界面準位を低減することができることから、特に絶縁膜１３の直下のチャネル（絶縁膜１３に接する半導体層１２の表面１２ａ部分であって、第１導電型不純物拡散層１５と半導体層１２との間の第２導電型不純物拡散層１４の表面部分）におけるキャリア移動度（チャネル移動度）を安定して向上させることができる。
【００６６】
なお、図１４には、上記で説明した構成の炭化ケイ素半導体装置１における絶縁膜１３と半導体層１２との界面近傍における窒素濃度の分布の一例が示されている。ここで、図１４において、縦軸は窒素濃度（ｃｍ-3）を示し、横軸は絶縁膜１３と半導体層１２との界面からの距離（ｎｍ）を示している。また、図１４において、横軸の距離（ｎｍ）が０（ｎｍ）の箇所が絶縁膜１３と半導体層１２との界面を意味しており、横軸の距離（ｎｍ）が０（ｎｍ）の箇所から左側に進むにつれて絶縁膜１３側に進向することを意味し、横軸の距離（ｎｍ）が０（ｎｍ）の箇所から右側に進むにつれて半導体層１２側に進向することを意味している。
【００６７】
さらに、上記で説明した構成の炭化ケイ素半導体装置１は、半導体層１２の表面１２ａ内において＜−２１１０＞方向に直交する方向±１０°の範囲内にチャネル方向を有しているため、そのチャネル方向におけるキャリアの移動がスムーズになり、そのチャネル方向におけるキャリア移動度および電流特性を改善することができるため、炭化ケイ素半導体装置１のオン抵抗を低減することができる。
【００６８】
図１５に、上記で説明した構成の炭化ケイ素半導体装置１における半導体層１２の表面１２ａ（{０００１}面に対して５０°以上６５°以下の範囲内で傾いている結晶面）内における＜−２１１０＞方向に対する角度（°）とチャネル移動度（相対値）との関係の一例を示す。図１５において、縦軸はチャネル移動度（相対値）を示し、横軸は半導体層１２の表面１２ａ内における＜−２１１０＞方向に対する角度（°）を示している。なお、図１５の横軸の角度（°）は、＜−２１１０＞方向に対する傾きの方向は問わないため、たとえば、横軸の８０°は＜−２１１０＞方向に対して＋８０°傾いている方向および−８０°傾いている方向のいずれも意味している。
【００６９】
なお、図１５の縦軸のチャネル移動度（相対値）は、半導体層１２の表面１２ａ内の＜−２１１０＞方向に直交する方向のチャネル移動度を１としたときの相対値で表わされている。また、図１５の横軸の角度（°）の９０°の箇所が半導体層１２の表面１２ａ内における＜−２１１０＞方向に直交する方向を示している。
【００７０】
図１５に示すように、半導体層１２の表面１２ａ内において＜−２１１０＞方向に対する角度が９０°の方向（＜−２１１０＞方向に直交する方向）にチャネル方向がある場合に最もチャネル移動度が高くなり、半導体層１２の表面１２ａ内における＜−２１１０＞方向に直交する方向からのずれが大きくなるにつれてチャネル移動度が低下していく傾向にあることがわかる。なお、図１５に示す傾向は、半導体層１２の表面１２ａが{０００１}面に対して５０°以上６５°以下の範囲内で傾いている結晶面のいずれについても成立する。
【００７１】
したがって、高いチャネル移動度を実現する観点からは、チャネル方向が、半導体層１２の表面１２ａ内の＜−２１１０＞方向に直交する方向となる場合（すなわち、＜−２１１０＞方向に直交する方向±０°の場合）が最も好ましいと考えられる。
【００７２】
しかしながら、図１５に示すように、半導体層１２の表面１２ａ内における＜−２１１０＞方向に対する角度が８０°以上９０°以下の方向（すなわち、＜−２１１０＞方向に直交する方向±１０°の範囲内の方向）にチャネル方向が存在する場合には、チャネル移動度（相対値）が０．９９よりも高くなるため、炭化ケイ素半導体装置１のチャネル移動度が多少ばらついた場合でも、チャネル移動度が大きく低下することは考えにくい。
【００７３】
したがって、半導体層１２の表面１２ａ内における＜−２１１０＞方向に直交する方向±１０°の範囲内にチャネル方向を有する本発明の炭化ケイ素半導体装置１においては、高いチャネル移動度を再現性良く実現することができる。また、本発明の炭化ケイ素半導体装置１において、高いチャネル移動度を再現性良く実現するためには、半導体層１２の表面１２ａ内の＜−２１１０＞方向に直交する方向にチャネル方向を形成することが最も好ましいことは上述したとおりである。
【００７４】
なお、上記においては、第１導電型をｎ型とし、第２導電型をｐ型とした場合について説明したが、本発明においては、上記の炭化ケイ素半導体装置１の構成において、第１導電型をｐ型とし、第２導電型をｎ型とした構成としてもよい。
【００７５】
＜実施の形態２＞
図１６に、本発明の炭化ケイ素半導体装置の一例である横型ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）の一例の模式的な断面図を示す。
【００７６】
図１６に示す炭化ケイ素半導体装置１００は、たとえばｎ型でポリタイプが４Ｈ−ＳｉＣの炭化ケイ素からなる基板１１と、基板１１の表面１１ａ上に形成されたｎ型の炭化ケイ素からなる半導体層１２と、半導体層１２の表面１２ａ内に形成されたｐ型領域である第２導電型不純物拡散層１４と、第２導電型不純物拡散層１４の表面内（半導体層１２の表面１２ａ内でもある）に形成されたｎ型領域である第１導電型不純物拡散層１５と、半導体層１２の表面１２ａに接するようにして形成された絶縁膜１３と、半導体層１２の表面１２ａの絶縁膜１３の形成領域以外の領域に形成されたソース電極１６およびドレイン電極１８と、半導体層１２の表面１２ａの絶縁膜１３の表面上に形成されたゲート電極１７とを備えている。
【００７７】
ここでも、半導体層１２が形成される基板１１の表面１１ａは、{０００１}面に対して５０°以上６５°以下の範囲内で傾いている結晶面となっている。また、半導体層１２の表面１２ａも{０００１}面に対して５０°以上６５°以下の範囲内で傾いている結晶面となっている。
【００７８】
また、絶縁膜１３としては、たとえば、ドライ酸化（熱酸化）などによって形成された酸化膜などを用いることができる。なお、絶縁膜１３は、１層の構造のものに限られず、２層以上の構造のものであってもよい。
【００７９】
また、第２導電型不純物拡散層１４としては、たとえば、半導体層１２の表面１２ａ内に第２導電型不純物としてのｐ型不純物を拡散させることによって形成したｐ型領域などを用いることができる。また、第２導電型不純物拡散層１４の表面内における第１導電型不純物拡散層１５の形成領域以外の領域の少なくとも一部に第２導電型不純物拡散層１４よりも高濃度の第２導電型不純物としてのｐ型不純物を含むｐ+型領域が形成されていてもよい。
【００８０】
また、第１導電型不純物拡散層１５としては、たとえば、半導体層１２の表面１２ａ内に第１導電型不純物としてのｎ型不純物を拡散させることによって形成したｎ型領域などを用いることができる。また、第１導電型不純物拡散層１５中の第１導電型不純物としてのｎ型不純物濃度は、半導体層１２中の第１導電型不純物としてのｎ型不純物濃度よりも高くすることができる。ここで、第１導電型不純物としてのｎ型不純物としては、たとえば窒素、リンなどを用いることができる。
【００８１】
また、図１６に示す炭化ケイ素半導体装置１００においても、半導体層１２と絶縁膜１３との界面から１０ｎｍ以内の領域における窒素濃度の最大値は１×１０21ｃｍ-3以上となっている。ここでも、半導体層１２と絶縁膜１３との界面から１０ｎｍ以内の領域とは、半導体層１２と絶縁膜１３との界面からその界面に対して垂直に半導体層１２側に１０ｎｍだけ進向した領域と、半導体層１２と絶縁膜１３との界面からその界面に対して垂直に絶縁膜１３側に１０ｎｍだけ進向した領域とを足し合わせた領域である。
【００８２】
図１７に、図１６に示す炭化ケイ素半導体装置１００をゲート電極１７側から見た模式的な平面図を示す。ここで、ソース電極１６の表面、ゲート電極１７の表面およびドレイン電極１８の表面はそれぞれ＜−２１１０＞方向にストライプ状に伸びるようにして形成されており、＜−２１１０＞方向に直交する方向にソース電極１６、ゲート電極１７およびドレイン電極１８がこの順序で配列されている。
【００８３】
また、ソース電極１６とドレイン電極１８との間に１つのゲート電極１７が配置されており、ソース電極１６とゲート電極１７との間の間隙およびゲート電極１７とドレイン電極１８との間の間隙のそれぞれから絶縁膜１３の表面が露出している。
【００８４】
このように、ソース電極１６の表面、ゲート電極１７の表面およびドレイン電極１８の表面がストライプ状である場合には、後述するように半導体層１２の表面１２ａ内において＜−２１１０＞方向に直交する方向±１０°の範囲内にチャネル方向を形成しやすい傾向にある。なお、本発明において、チャネル方向とは、半導体層１２の表面１２ａ内においてキャリアが移動する方向を意味する。
【００８５】
ここでも、上記構成の炭化ケイ素半導体装置１００のチャネル方向は、半導体層１２の表面１２ａ内において＜−２１１０＞方向に直交する方向±１０°の範囲内に含まれるように形成される。
【００８６】
以下、上記構成の炭化ケイ素半導体装置１００の製造方法の一例について説明する。まず、図３の模式的断面図に示すように、{０００１}面に対して５０°以上６５°以下の範囲内で傾いている結晶面からなる表面１１ａを有する炭化ケイ素（４Ｈ−ＳｉＣ）からなる基板１１を準備する。
【００８７】
ここで、上記の表面１１ａを有する基板１１は、たとえば、図４の模式的斜視図に示すように、［０００１］方向（ｃ軸方向）に結晶成長して｛０００１｝面が露出したｎ型の炭化ケイ素結晶インゴッド１０を｛０００１｝面に対する角度α°が５０°以上６５°以下となる方向にスライスして、｛０００１｝面に対して５０°以上６５°以下の角度で傾いている結晶面（図４の斜線部分）を露出させることなどにより形成することができる。
【００８８】
また、{０００１}面に対して５０°以上６５°以下の範囲内で傾いている基板１１の表面１１ａは、たとえば、図５の模式的断面図に示すように、{０３−３８}面に対して±５°の範囲内で傾いている結晶面でもあることが好ましい。基板１１の表面１１ａが{０３−３８}面に対して±５°の範囲内で傾いている結晶面である場合には、炭化ケイ素半導体装置１００のチャネル移動度などの電気的特性が向上する傾向にある。また、炭化ケイ素半導体装置１００のチャネル移動度などの電気的特性をさらに向上させる観点からは、基板１１の表面１１ａが{０３−３８}面に対して±３°の範囲内で傾いている結晶面であることがより好ましく、基板１１の表面１１ａが{０３−３８}面であることが最も好ましい。なお、{０３−３８}面に対して±５°の範囲内で傾いている結晶面および{０３−３８}面に対して±３°の範囲内で傾いている結晶面にはそれぞれ{０３−３８}面が含まれることは言うまでもない。
【００８９】
次に、図６の模式的断面図に示すように、基板１１の表面１１ａ上に半導体層１２を形成する。
【００９０】
ここで、半導体層１２は、たとえば、基板１１の表面１１ａ上に、基板１１よりも高濃度のｎ型不純物を有するｎ型の炭化ケイ素からなる半導体層１２をエピタキシャル成長させることなどにより形成することができる。上記のエピタキシャル成長により半導体層１２を形成した場合には、基板１１の表面１１ａの結晶面を半導体層１２の表面１２ａに引き継がせることができるため、半導体層１２の表面１２ａを{０００１}面に対して５０°以上６５°以下の範囲内で傾いている結晶面とすることができる。
【００９１】
また、上記と同様の理由により、半導体層１２の表面１２ａは、{０３−３８}面に対して±５°の範囲内で傾いている結晶面であることが好ましく、{０３−３８}面に対して±３°の範囲内で傾いている結晶面であることがより好ましく、{０３−３８}面であることが最も好ましい。なお、ここでも、{０３−３８}面に対して±５°の範囲内で傾いている結晶面および{０３−３８}面に対して±３°の範囲内で傾いている結晶面にはそれぞれ{０３−３８}面が含まれることは言うまでもない。
【００９２】
次に、図７の模式的平面図に示すように、半導体層１２の表面１２ａ内において＜−２１１０＞方向に直交する方向を調査する。
【００９３】
ここで、半導体層１２の表面１２ａ内における＜−２１１０＞方向に直交する方向は、たとえば、半導体層１２に含まれる欠陥に基づいて調査することが可能である。すなわち、炭化ケイ素半導体装置１００の製造工程においては、半導体層１２の一定の箇所に欠陥が形成されることがあるため、半導体層１２の一定の箇所に形成される欠陥の位置を基準とすることにより、半導体層１２の表面１２ａ内において＜−２１１０＞方向に直交する方向を特定することができる。また、半導体層１２の表面モフォロジーに基づいても半導体層１２の表面１２ａ内において＜−２１１０＞方向に直交する方向を特定することができる。
【００９４】
次に、図１８の模式的断面図に示すように、半導体層１２の表面１２ａの全面に第２導電型不純物拡散層１４を形成する。
【００９５】
次に、図１９の模式的断面図に示すように、上記のように形成された第２導電型不純物拡散層１４の表面内の一部に第１導電型不純物拡散層１５を形成する。この例においては、第１導電型不純物拡散層１５は、＜−２１１０＞方向に伸びるストライプ状に形成されるが、この形状に限定されるものではない。
【００９６】
ここで、第１導電型不純物拡散層１５は、たとえば、半導体層１２の表面１２ａ内の第１導電型不純物拡散層１５の形成領域以外の領域にイオン注入防止マスクを設置した後に、第１導電型不純物としてのｎ型不純物のイオンを半導体層１２の表面１２ａにイオン注入することなどにより形成することができる。なお、イオン注入防止マスクとしては、ここでも、たとえば、フォトリソグラフィおよびエッチングを用いてパターンニングされた酸化膜などを用いることができる。
【００９７】
次に、上記のように第２導電型不純物拡散層１４および第１導電型不純物拡散層１５の形成後の半導体層１２について活性化アニール処理を行なう。これにより、上記でイオン注入された第２導電型不純物拡散層１４中の第２導電型不純物としてのｐ型不純物および第１導電型不純物拡散層１５中の第１導電型不純物としてのｎ型不純物を活性化させることができる。
【００９８】
ここで、活性化アニール処理は、たとえばアルゴンガスの雰囲気中で、第２導電型不純物拡散層１４および第１導電型不純物拡散層１５の形成後の半導体層１２をたとえば１７００℃程度の温度で３０分間程度加熱することなどにより行なうことができる。
【００９９】
次に、図２０の模式的断面図に示すように、第２導電型不純物拡散層１４および第１導電型不純物拡散層１５の形成後の半導体層１２の表面１２ａの全面に接する絶縁膜１３を形成する。
【０１００】
ここで、絶縁膜１３としては、たとえば、ドライ酸化（熱酸化）などにより形成された酸化膜などを用いることができる。なお、ドライ酸化（熱酸化）は、たとえば空気中で、上記のように形成された第２導電型不純物拡散層１４および第１導電型不純物拡散層１５が形成された半導体層１２の表面１２ａをたとえば１２００℃程度の温度で３０分間程度加熱することなどにより行なうことができる。
【０１０１】
次に、上記の絶縁膜１３の形成後の半導体層１２について、窒素アニール処理を行なう。これにより、半導体層１２と絶縁膜１３との界面から１０ｎｍ以内の領域における窒素濃度の最大値が１×１０21ｃｍ-3以上となるように窒素濃度を調整する。
【０１０２】
ここで、上記の窒素アニール処理は、たとえば、一酸化窒素（ＮＯ）ガスなどの窒素を含有するガスの雰囲気中で上記の絶縁膜１３形成後の半導体層１２をたとえば１１００℃程度の温度で１２０分間程度加熱して行なうことにより、半導体層１２と絶縁膜１３との界面から１０ｎｍ以内の領域における窒素濃度の最大値を１×１０21ｃｍ-3以上とすることができる。
【０１０３】
また、上記の窒素アニール処理後の半導体層１２については、たとえばアルゴンガスなどの不活性ガスの雰囲気中でさらに不活性ガスアニール処理を行なうことが好ましい。上記の窒素アニール処理後の半導体層１２に上記の不活性ガスアニール処理を行なった場合には、炭化ケイ素半導体装置１００について、高いチャネル移動度を再現性良く実現することができる傾向が大きくなる。
【０１０４】
ここで、上記の不活性ガスアニール処理は、たとえばアルゴンガスの雰囲気中で、上記の窒素アニール処理後の半導体層１２を、たとえば１１００℃程度の温度で６０分間程度加熱することにより行なうことができる。
【０１０５】
次に、図２１の模式的断面図に示すように、上記のように形成された絶縁膜１３の一部を除去して絶縁膜１３のパターンニングを行なう。
【０１０６】
ここで、絶縁膜１３のパターンニングは、たとえば図１２の模式的平面図に示すように、半導体層１２の表面１２ａ内の＜−２１１０＞方向に直交する方向±１０°の範囲内にチャネル方向が含まれるように行なわれる。すなわち、絶縁膜１３のパターンニングは、チャネル方向が、半導体層１２の表面１２ａ内の＜−２１１０＞方向に直交する方向−１０°から＜−２１１０＞方向に直交する方向＋１０°の範囲内のいずれかの方向と平行となるように行なわれる。
【０１０７】
また、絶縁膜１３の一部の除去は、たとえば、フォトリソグラフィおよびエッチングにより絶縁膜１３の除去部分が露出するようにパターンニングされたエッチングマスクを絶縁膜１３の表面上に形成した後に、絶縁膜１３の露出部分をエッチングで除去することなどにより形成することができる。
【０１０８】
次に、図１６に示すように、絶縁膜１３の除去部分から露出した半導体層１２の表面１２ａ内の第１導電型不純物拡散層１５の表面に接するようにソース電極１６およびドレイン電極１８を形成する。
【０１０９】
ここで、ソース電極１６およびドレイン電極１８は、たとえば、上記の絶縁膜１３のエッチング後に露出した半導体層１２の表面１２ａおよび上記のエッチングマスクの表面上にたとえばニッケルなどの金属からなる導電膜をたとえばスパッタ法などにより形成した後に上記のエッチングマスクを除去することにより形成することができる。すなわち、エッチングマスクの表面上に形成された導電膜がエッチングマスクとともに除去（リフトオフ）され、半導体層１２の表面１２ａ上に形成された導電膜のみがソース電極１６およびドレイン電極１８として残ることになる。
【０１１０】
また、上記のソース電極１６およびドレイン電極１８の形成後の半導体層１２については、アロイ化のための熱処理を行なうことが好ましい。
【０１１１】
ここで、アロイ化のための熱処理としては、たとえばアルゴンガスなどの不活性ガスの雰囲気中で、上記のソース電極１６およびドレイン電極１８の形成後の半導体層１２をたとえば９５０℃程度の温度で２分間程度加熱することにより行なうことができる。
【０１１２】
次に、図１６に示すように、絶縁膜１３の表面上にゲート電極１７を形成する。ここで、ゲート電極１７は、たとえば、絶縁膜１３の表面、ソース電極１６の表面およびドレイン電極１８の表面の全面をそれぞれ覆うようにして、フォトリソグラフィおよびエッチングなどによりゲート電極１７の形成部分に開口部を有するレジストマスクを形成し、そのレジストマスクの表面およびレジストマスクの開口部から露出している絶縁膜１３の表面上にたとえばアルミニウムなどの金属からなる導電膜をたとえばスパッタ法などにより形成した後に上記のレジストマスクを除去することにより形成することができる。すなわち、レジストマスクの表面上に形成された導電膜がレジストマスクとともに除去（リフトオフ）され、絶縁膜１３の表面上に形成された導電膜のみがゲート電極１７として残ることになる。
【０１１３】
以上により、図１６に示す構成の炭化ケイ素半導体装置１００を製造することができる。
【０１１４】
上記で説明した構成の炭化ケイ素半導体装置１００において、たとえば、ソース電極１６に負電圧を印加し、ゲート電極１７およびドレイン電極１８に正電圧を印加した場合には、ソース電極１６から注入されたキャリア（上記の例では電子）は、ソース電極１６側の第１導電型不純物拡散層１５の表面、第２導電型不純物拡散層１４の表面およびドレイン電極１８側の第１導電型不純物拡散層１５の表面を通ってドレイン電極１８まで移動することになる。
【０１１５】
なお、ソース電極１６に負電圧を印加し、ドレイン電極１８に正電圧を印加した場合でも、ゲート電極１７に正電圧を印加しない場合には、ソース電極１６から注入されたキャリア（上記の例では電子）の第２導電型不純物拡散層１４の表面内における移動を制限することができる。
【０１１６】
上記構成の炭化ケイ素半導体装置１００においては、たとえば、ｎ型の炭化ケイ素（４Ｈ−ＳｉＣ）の{０００１}面に対して５０°以上６５°以下の範囲内で傾いている基板１１の表面１１ａ上に基板１１よりも高濃度の第１導電型不純物としてのｎ型不純物を含むｎ型の炭化ケイ素からなる半導体層１２をエピタキシャル成長により形成することができる。このような構成とした場合には、半導体層１２の表面１２ａ({０００１}面に対して５０°以上６５°以下の範囲内で傾いている結晶面）をキャリアが移動するチャネルに利用することができるため、{０００１}面をチャネルに利用した場合と比べて、高いキャリア移動度（チャネル移動度）を得ることができる。
【０１１７】
また、上記で説明した構成の炭化ケイ素半導体装置１００においても、たとえば図１４に示すように、半導体層１２と絶縁膜１３との界面から１０ｎｍ以内の領域における窒素濃度の最大値が１×１０21ｃｍ-3以上となっている。したがって、本発明の炭化ケイ素半導体装置１００においては、半導体層１２と絶縁膜１３との界面において絶縁膜１３をドライ酸化（熱酸化）などによって形成した場合に発生する界面準位を低減することができることから、特に絶縁膜１３の直下のチャネル（絶縁膜１３に接する半導体層１２の表面１２ａ部分（第２導電型不純物拡散層１４の表面部分））におけるキャリア移動度（チャネル移動度）を安定して向上させることができる。
【０１１８】
さらに、上記で説明した構成の炭化ケイ素半導体装置１００は、半導体層１２の表面１２ａ内において＜−２１１０＞方向に直交する方向±１０°の範囲内にチャネル方向を有しているため、そのチャネル方向におけるキャリアの移動がスムーズになり、そのチャネル方向におけるキャリア移動度および電流特性を改善することができるため、炭化ケイ素半導体装置１００のオン抵抗を低減することができる。
【０１１９】
また、上記で説明した構成の炭化ケイ素半導体装置１００においても、たとえば図１５に示すように、半導体層１２の表面１２ａ内において＜−２１１０＞方向に対する角度が９０°の方向（＜−２１１０＞方向に直交する方向）にチャネル方向がある場合に最もチャネル移動度が高くなり、半導体層１２の表面１２ａ内における＜−２１１０＞方向に直交する方向からのずれが大きくなるにつれてチャネル移動度が低下していく傾向にある。
【０１２０】
したがって、上記で説明した構成の炭化ケイ素半導体装置１００においても、高いチャネル移動度を実現する観点からは、チャネル方向が、半導体層１２の表面１２ａ内の＜−２１１０＞方向に直交する方向となる場合（すなわち、＜−２１１０＞方向に直交する方向±０°の場合）が最も好ましいと考えられる。
【０１２１】
しかしながら、上記で説明した構成の炭化ケイ素半導体装置１００においても、図１５に示すように、半導体層１２の表面１２ａ内における＜−２１１０＞方向に対する角度が８０°以上９０°以下の方向（すなわち、＜−２１１０＞方向に直交する方向±１０°の範囲内の方向）にチャネル方向が存在する場合には、チャネル移動度（相対値）が０．９９よりも高くなるため、炭化ケイ素半導体装置１００のチャネル移動度が多少ばらついた場合でも、チャネル移動度が大きく低下することは考えにくい。
【０１２２】
したがって、半導体層１２の表面１２ａ内における＜−２１１０＞方向に直交する方向±１０°の範囲内にチャネル方向を有する本発明の炭化ケイ素半導体装置１００においては、高いチャネル移動度を再現性良く実現することができる。また、本発明の炭化ケイ素半導体装置１００において、高いチャネル移動度を再現性良く実現するためには、半導体層１２の表面１２ａ内の＜−２１１０＞方向に直交する方向にチャネル方向を形成することが最も好ましいことは上述したとおりである。
【０１２３】
なお、本実施の形態においても、第１導電型をｎ型とし、第２導電型をｐ型とした場合について説明したが、本発明においては、上記の炭化ケイ素半導体装置１００の構成において、第１導電型をｐ型とし、第２導電型をｎ型とした構成としてもよい。
【０１２４】
また、本実施の形態における上記以外の説明は実施の形態１と同様であるため、その説明については省略する。
【実施例】
【０１２５】
＜実施例１＞
（縦型ＤｉＭＯＳＦＥＴの作製）
実施例の縦型ＤｉＭＯＳＦＥＴとしての炭化ケイ素半導体装置を以下のようにして作製した。
【０１２６】
まず、図３に示すように、厚さが４００μｍのｎ型の炭化ケイ素結晶（４Ｈ−ＳｉＣ）からなる基板１１を用意した。ここで、基板１１は、{０００１}面に対して約５５°の角度で傾いている結晶面である{０３−３８}面を表面１１ａとして有している。
【０１２７】
次に、図６に示すように、基板１１の表面１１ａ上に、ｎ型不純物として窒素がドープされたｎ型の炭化ケイ素結晶からなる半導体層１２（ｎ型不純物濃度：５×１０15ｃｍ-3）をＣＶＤ（Chemical Vapor Deposition）法により１０μｍの厚さでエピタキシャル成長させた。
【０１２８】
次に、図７に示すように、半導体層１２の表面１２ａ内において＜−２１１０＞方向に直交する方向を調査した。ここで、半導体層１２の表面１２ａ内における＜−２１１０＞方向に直交する方向は、半導体層１２に形成された欠陥を基準にして特定した。
【０１２９】
次に、図８に示すように、半導体層１２の表面１２ａ内に第２導電型不純物拡散層１４（ｐ型不純物濃度：１×１０17ｃｍ-3）を形成した。ここで、第２導電型不純物拡散層１４は、半導体層１２の表面１２ａ内の第２導電型不純物拡散層１４の形成領域以外の領域にフォトリソグラフィおよびエッチングを用いてパターンニングされた酸化膜を形成し、その酸化膜をイオン注入防止マスクとして、ｐ型不純物であるボロンをイオン注入することにより形成した。なお、第２導電型不純物拡散層１４は、第２導電型不純物拡散層１４の表面が正六角形状となるように形成された。
【０１３０】
次に、図９に示すように、上記のように形成された第２導電型不純物拡散層１４の表面内に、第１導電型不純物拡散層１５（ｎ型不純物濃度：５×１０19ｃｍ-3）およびｐ+型領域（図示せず）（ｐ型不純物濃度：３×１０19ｃｍ-3）を形成した。ここで、第１導電型不純物拡散層１５は、第１導電型不純物拡散層１５の表面が正六角形状となるように形成され、ｐ+型領域は、第１導電型不純物拡散層１５のチャネルの形成側と反対側に接するようにして形成した。なお、第１導電型不純物拡散層１５は、半導体層１２の表面１２ａ内の第１導電型不純物拡散層１５の形成領域以外の領域にフォトリソグラフィおよびエッチングを用いてパターンニングされた酸化膜を形成し、その酸化膜をイオン注入防止マスクとしてｎ型不純物であるリンをイオン注入することにより形成した。また、ｐ+型領域も、半導体層１２の表面１２ａ内のｐ+型領域の形成領域以外の領域にフォトリソグラフィおよびエッチングを用いてパターンニングされた酸化膜を形成し、その酸化膜をイオン注入防止マスクとしてｐ型不純物であるボロンをイオン注入することにより形成した。
【０１３１】
次に、上記のように第２導電型不純物拡散層１４、第１導電型不純物拡散層１５およびｐ+型領域が形成された半導体層１２をアルゴンガス雰囲気中で、１７００℃で３０分間加熱することにより活性化アニール処理を行なった。
【０１３２】
次に、図１０に示すように、半導体層１２の表面１２ａを空気中で１２００℃で３０分間加熱してドライ酸化（熱酸化）することにより、半導体層１２の表面１２ａの全面に接する絶縁膜１３を形成した。
【０１３３】
次に、絶縁膜１３の形成後の半導体層１２を一酸化窒素（ＮＯ）ガス雰囲気中で１１００℃で１２０分間加熱することによって窒素アニール処理を行なった。
【０１３４】
次に、上記の窒素アニール処理後の半導体層１２をアルゴンガス雰囲気中で１１００℃で６０分間加熱することによって不活性ガスアニール処理を行なった。
【０１３５】
次に、チャネル方向が半導体層１２の表面１２ａ内の＜−２１１０＞方向に直交する方向となるように、上記のように形成された絶縁膜１３の一部を除去して絶縁膜１３のパターンニングを行なった。ここで、絶縁膜１３のパターンニングは、フォトリソグラフィおよびエッチングにより絶縁膜１３の除去部分が露出するようにパターンニングされたエッチングマスクを絶縁膜１３の表面上に形成した後に、絶縁膜１３の露出部分をエッチングで除去することにより行なった。
【０１３６】
次に、絶縁膜１３の除去部分から露出した第１導電型不純物拡散層１５およびｐ+型領域（図示せず）の表面上に、図１３に示すような正六角形状の表面を有するニッケルからなる０．１μｍの厚さのソース電極１６を形成した。
【０１３７】
次に、上記のソース電極１６の形成後の半導体層１２をアルゴンガス雰囲気中で９５０℃で２分間加熱することによりアロイ化のための熱処理を行なった。
【０１３８】
次に、絶縁膜１３の表面上に、図１３に示すような表面形状を有するアルミニウムからなる１μｍの厚さのゲート電極１７を形成した。
【０１３９】
次に、基板１１の裏面の全面にニッケルからなる０．１μｍの厚さのドレイン電極１８を形成した。
【０１４０】
以上により、実施例の縦型ＤｉＭＯＳＦＥＴとしての炭化ケイ素半導体装置１を作製した。
【０１４１】
上記のようにして作製した実施例の縦型ＤｉＭＯＳＦＥＴとしての炭化ケイ素半導体装置１のチャネル長（半導体層１２の表面１２ａ内において隣り合うソース電極１６の間の第１導電型不純物拡散層１５と半導体層１２との間の距離）は２μｍとされた。
【０１４２】
また、比較として、チャネル方向を半導体層１２の表面１２ａ内の＜−２１１０＞方向としたこと以外は上記と同様にして比較例の縦型ＤｉＭＯＳＦＥＴとしての炭化ケイ素半導体装置を作製した。
【０１４３】
（縦型ＤｉＭＯＳＦＥＴの評価）
上記のようにして作製した実施例と比較例の縦型ＤｉＭＯＳＦＥＴについて、半導体層１２と絶縁膜１３との界面近傍における窒素濃度の深さ方向での分布をＳＩＭＳ（二次イオン質量分析）により測定した。
【０１４４】
その結果、実施例および比較例の縦型ＤｉＭＯＳＦＥＴのいずれにおいても、半導体層１２と絶縁膜１３との界面近傍における窒素濃度の最大値はそれぞれ１×１０21ｃｍ-3以上であった。したがって、実施例と比較例の縦型ＤｉＭＯＳＦＥＴについてはそれぞれ、半導体層１２と絶縁膜１３との界面から１０ｎｍ以内の領域における窒素濃度の最大値は１×１０21ｃｍ-3以上となることが確認された。
【０１４５】
また、実施例および比較例の縦型ＤｉＭＯＳＦＥＴについて、チャネル移動度を評価した。チャネル移動度の評価方法としては、以下の方法を用いた。まず、ソース−ドレイン間電圧ＶＤＳ＝０．１Ｖとした状態で、ゲート電圧ＶＧを印加してソース−ドレイン間電流ＩＤＳを測定した（ゲート電圧依存性を測定した）。そして、ｇｍ＝（δＩＤＳ）／（δＶＧ）として、下記の式（１）により、チャネル移動度のゲート電圧に対する最大値を求め、その最大値をチャネル移動度として算出した。
【０１４６】
チャネル移動度μ＝ｇｍ×（Ｌ×ｄ）／（Ｗ×ε×ＶＤＳ）  …（１）
なお、上記の式（１）において、Ｌはチャネル長を示し、ｄは絶縁膜１３の厚さを示し、Ｗはチャネル幅を示し、εは絶縁膜１３の誘電率を示している。
【０１４７】
その結果、実施例の縦型ＤｉＭＯＳＦＥＴのチャネル移動度は８０ｃｍ2／Ｖｓであり、比較例の縦型ＤｉＭＯＳＦＥＴのチャネル移動度は７０ｃｍ2／Ｖｓであった。
【０１４８】
したがって、実施例の縦型ＤｉＭＯＳＦＥＴのチャネル移動度は比較例の縦型ＤｉＭＯＳＦＥＴのチャネル移動度の約１．１４倍であり、これに伴いソース−ドレイン間電流値が１．１４倍となるため、オン抵抗が大幅に低減することが確認された。
【０１４９】
よって、実施例の縦型ＤｉＭＯＳＦＥＴの構成によれば、製造上の問題でチャネル移動度が多少ばらついたとしても、チャネル移動度が大きく低下するとは考えられないため、高いチャネル移動度を再現性良く実現することができると考えられる。
【０１５０】
＜実施例２＞
（横型ＭＯＳＦＥＴの作製）
実施例の横型ＭＯＳＦＥＴとしての炭化ケイ素半導体装置を以下のようにして作製した。
【０１５１】
まず、図３に示すように、厚さが４００μｍのｎ型の炭化ケイ素結晶（４Ｈ−ＳｉＣ）からなる基板１１を用意した。ここで、基板１１は、{０００１}面に対して約５５°の角度で傾いている結晶面である{０３−３８}面を表面１１ａとして有している。
【０１５２】
次に、図６に示すように、基板１１の表面１１ａ上に、ｎ型不純物として窒素がドープされたｎ型の炭化ケイ素結晶からなる半導体層１２（ｎ型不純物濃度：５×１０15ｃｍ-3）をＣＶＤ（Chemical Vapor Deposition）法により１０μｍの厚さでエピタキシャル成長させた。
【０１５３】
次に、図７に示すように、半導体層１２の表面１２ａ内において＜−２１１０＞方向に直交する方向を調査した。ここで、半導体層１２の表面１２ａ内における＜−２１１０＞方向に直交する方向は、半導体層１２の表面モフォロジーを基準にして特定した。
【０１５４】
次に、図１８に示すように、半導体層１２の表面１２ａの全面に第２導電型不純物拡散層１４（ｐ型不純物濃度：１×１０17ｃｍ-3）を形成した。
【０１５５】
次に、図１９に示すように、上記のように形成された第２導電型不純物拡散層１４の表面内の一部に、第１導電型不純物拡散層１５（ｎ型不純物濃度：５×１０19ｃｍ-3）およびｐ+型領域（図示せず）（ｐ型不純物濃度：３×１０19ｃｍ-3）を形成した。ここで、第１導電型不純物拡散層１５は、第１導電型不純物拡散層１５の表面がストライプ状となるように形成され、ｐ+型領域は、第１導電型不純物拡散層１５のチャネルの形成側と反対側に接するストライプ状に形成した。なお、第１導電型不純物拡散層１５は、半導体層１２の表面１２ａ内の第１導電型不純物拡散層１５の形成領域以外の領域にフォトリソグラフィおよびエッチングを用いてパターンニングされた酸化膜を形成し、その酸化膜をイオン注入防止マスクとしてｎ型不純物であるリンをイオン注入することにより形成した。また、ｐ+型領域も、半導体層１２の表面１２ａ内のｐ+型領域の形成領域以外の領域にフォトリソグラフィおよびエッチングを用いてパターンニングされた酸化膜を形成し、その酸化膜をイオン注入防止マスクとしてｐ型不純物であるボロンをイオン注入することにより形成した。
【０１５６】
次に、上記のように第２導電型不純物拡散層１４、第１導電型不純物拡散層１５およびｐ+型領域が形成された半導体層１２をアルゴンガス雰囲気中で、１７００℃で３０分間加熱することにより活性化アニール処理を行なった。
【０１５７】
次に、図２０に示すように、半導体層１２の表面１２ａを空気中で１２００℃で３０分間加熱してドライ酸化（熱酸化）することにより、半導体層１２の表面１２ａの全面に接する絶縁膜１３を形成した。
【０１５８】
次に、絶縁膜１３の形成後の半導体層１２を一酸化窒素（ＮＯ）ガス雰囲気中で１１００℃で１２０分間加熱することによって窒素アニール処理を行なった。
【０１５９】
次に、上記の窒素アニール処理後の半導体層１２をアルゴンガス雰囲気中で１１００℃で６０分間加熱することによって不活性ガスアニール処理を行なった。
【０１６０】
次に、チャネル方向が半導体層１２の表面１２ａ内の＜−２１１０＞方向に直交する方向となるように、上記のように形成された絶縁膜１３の一部を除去して絶縁膜１３のパターンニングを行なった。ここで、絶縁膜１３のパターンニングは、フォトリソグラフィおよびエッチングにより絶縁膜１３の除去部分が露出するようにパターンニングされたエッチングマスクを絶縁膜１３の表面上に形成した後に、絶縁膜１３の露出部分をエッチングで除去することにより行なった。
【０１６１】
次に、絶縁膜１３の除去部分から露出した第１導電型不純物拡散層１５およびｐ+型領域（図示せず）の表面上に、図１７に示すようなストライプ状の表面を有するニッケルからなる０．１μｍの厚さのソース電極１６およびドレイン電極１８をそれぞれ形成した。
【０１６２】
次に、上記のソース電極１６の形成後の半導体層１２をアルゴンガス雰囲気中で９５０℃で２分間加熱することによりアロイ化のための熱処理を行なった。
【０１６３】
次に、絶縁膜１３の表面上に、図１７に示すようなストライプ状の表面を有するアルミニウムからなる１μｍの厚さのゲート電極１７を形成した。
【０１６４】
以上により、図１６に示す構成の実施例の横型ＭＯＳＦＥＴとしての炭化ケイ素半導体装置１００を作製した。
【０１６５】
上記のようにして作製した実施例の横型ＭＯＳＦＥＴとしての炭化ケイ素半導体装置１００のチャネル長（半導体層１２の表面１２ａ内において隣り合うソース電極１６とドレイン電極１８との間の距離）は２μｍとされた。
【０１６６】
また、比較として、チャネル方向を半導体層１２の表面１２ａ内の＜−２１１０＞方向としたこと以外は上記と同様にして比較例の横型ＭＯＳＦＥＴとしての炭化ケイ素半導体装置を作製した。
【０１６７】
（横型ＭＯＳＦＥＴの評価）
上記のようにして作製した実施例と比較例の横型ＭＯＳＦＥＴについて、半導体層１２と絶縁膜１３との界面近傍における窒素濃度の深さ方向での分布をＳＩＭＳ（二次イオン質量分析）により測定した。
【０１６８】
その結果、実施例および比較例の横型ＭＯＳＦＥＴのいずれにおいても、半導体層１２と絶縁膜１３との界面近傍における窒素濃度の最大値はそれぞれ１×１０21ｃｍ-3以上であった。したがって、実施例と比較例の横型ＭＯＳＦＥＴについてはそれぞれ、半導体層１２と絶縁膜１３との界面から１０ｎｍ以内の領域における窒素濃度の最大値は１×１０21ｃｍ-3以上となることが確認された。
【０１６９】
また、実施例および比較例の横型ＭＯＳＦＥＴについて、チャネル移動度を評価した。チャネル移動度の評価方法としては、以下の方法を用いた。まず、ソース−ドレイン間電圧ＶＤＳ＝０．１Ｖとした状態で、ゲート電圧ＶＧを印加してソース−ドレイン間電流ＩＤＳを測定した（ゲート電圧依存性を測定した）。そして、ｇｍ＝（δＩＤＳ）／（δＶＧ）として、下記の式（１）により、チャネル移動度のゲート電圧に対する最大値を求め、その最大値をチャネル移動度として算出した。
【０１７０】
チャネル移動度μ＝ｇｍ×（Ｌ×ｄ）／（Ｗ×ε×ＶＤＳ）  …（１）
なお、上記の式（１）において、Ｌはチャネル長を示し、ｄは絶縁膜１３の厚さを示し、Ｗはチャネル幅を示し、εは絶縁膜１３の誘電率を示している。
【０１７１】
その結果、実施例の横型ＭＯＳＦＥＴのチャネル移動度は８０ｃｍ2／Ｖｓであり、比較例の横型ＭＯＳＦＥＴのチャネル移動度は７０ｃｍ2／Ｖｓであった。
【０１７２】
したがって、実施例の横型ＭＯＳＦＥＴのチャネル移動度は比較例の横型ＭＯＳＦＥＴのチャネル移動度の約１．１４倍であり、これに伴いソース−ドレイン間電流値が１．１４倍となるため、オン抵抗が大幅に低減することが確認された。
【０１７３】
よって、実施例の横型ＭＯＳＦＥＴの構成によれば、製造上の問題でチャネル移動度が多少ばらついたとしても、チャネル移動度が大きく低下するとは考えられないため、高いチャネル移動度を再現性良く実現することができると考えられる。
【０１７４】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【０１７５】
本発明によれば、高いチャネル移動度を再現性良く実現することができる炭化ケイ素半導体装置およびその製造方法を提供することができるため、本発明は、たとえばＳｉＣを用いた縦型ＤｉＭＯＳＦＥＴおよび横型ＭＯＳＦＥＴなどに好適に利用することができる可能性がある。
【図面の簡単な説明】
【０１７６】
【図１】本発明の炭化ケイ素半導体装置の一例である縦型ＤｉＭＯＳＦＥＴの一例の模式的な断面図である。
【図２】図１に示す炭化ケイ素半導体装置をゲート電極側から見た模式的な平面図である。
【図３】本発明の炭化ケイ素半導体装置の製造方法の一例の製造工程の一部を図解する模式的な断面図である。
【図４】本発明の炭化ケイ素半導体装置の製造方法の一例の製造工程の一部を図解する模式的な斜視図である。
【図５】本発明に用いられる基板の一例の模式的な断面図である。
【図６】本発明の炭化ケイ素半導体装置の製造方法の一例の製造工程の一部を図解する模式的な断面図である。
【図７】本発明に用いられる半導体層の表面の一例の模式的な平面図である。
【図８】本発明の炭化ケイ素半導体装置の製造方法の一例の製造工程の一部を図解する模式的な断面図である。
【図９】本発明の炭化ケイ素半導体装置の製造方法の一例の製造工程の一部を図解する模式的な断面図である。
【図１０】本発明の炭化ケイ素半導体装置の製造方法の一例の製造工程の一部を図解する模式的な断面図である。
【図１１】本発明の炭化ケイ素半導体装置の製造方法の一例の製造工程の一部を図解する模式的な断面図である。
【図１２】本発明の炭化ケイ素半導体装置の製造方法の一例の製造工程の一部を図解する模式的な平面図である。
【図１３】本発明の炭化ケイ素半導体装置の他の一例をゲート電極側から見た模式的な平面図である。
【図１４】本発明の炭化ケイ素半導体装置の一例における絶縁膜と半導体層との界面近傍における窒素濃度の分布の一例を示す図である。
【図１５】本発明の炭化ケイ素半導体装置の一例における半導体層の表面内における＜−２１１０＞方向に対する角度（°）とチャネル移動度（相対値）との関係の一例を示す図である。
【図１６】本発明の炭化ケイ素半導体装置の一例である横型ＭＯＳＦＥＴの一例の模式的な断面図である。
【図１７】図１６に示す炭化ケイ素半導体装置をゲート電極側から見た模式的な平面図である。
【図１８】本発明の炭化ケイ素半導体装置の製造方法の一例の製造工程の一部を図解する模式的な断面図である。
【図１９】本発明の炭化ケイ素半導体装置の製造方法の一例の製造工程の一部を図解する模式的な断面図である。
【図２０】本発明の炭化ケイ素半導体装置の製造方法の一例の製造工程の一部を図解する模式的な断面図である。
【図２１】本発明の炭化ケイ素半導体装置の製造方法の一例の製造工程の一部を図解する模式的な断面図である。
【符号の説明】
【０１７７】
１，１００  炭化ケイ素半導体装置、１０  炭化ケイ素結晶インゴッド、１１  基板、１１ａ  表面、１２  半導体層、１２ａ  表面、１３  絶縁膜、１４  第２導電型不純物拡散層、１５  第１導電型不純物拡散層、１６  ソース電極、１７  ゲート電極、１８  ドレイン電極。
【図１】
2010041021.tif 000003
【図２】
2010041021.tif 000004
【図３】
2010041021.tif 000005
【図４】
2010041021.tif 000006
【図５】
2010041021.tif 000007
【図６】
2010041021.tif 000008
【図７】
2010041021.tif 000009
【図８】
2010041021.tif 000010
【図９】
2010041021.tif 000011
【図１０】
2010041021.tif 000012
【図１１】
2010041021.tif 000013
【図１２】
2010041021.tif 000014
【図１３】
2010041021.tif 000015
【図１４】
2010041021.tif 000016
【図１５】
2010041021.tif 000017
【図１６】
2010041021.tif 000018
【図１７】
2010041021.tif 000019
【図１８】
2010041021.tif 000020
【図１９】
2010041021.tif 000021
【図２０】
2010041021.tif 000022
【図２１】
2010041021.tif 000023