(57)【要約】【課題】  低雑音でかつ 100ｎ秒以下の高速起動により通常動作の１／10程度の間欠動作を可能とする。【解決手段】  第１のトランジスタ(MN4〜MN7)を動作状態から休止状態へ遷移するとき、または休止状態から動作状態に遷移するときに、第１の抵抗（RLOP,RION)の抵抗値を所定時間だけ下げた状態に設定して第１のトランジスタの状態を遷移させるとともに、第２のトランジスタ(MP1,MP2) を動作状態から休止状態へ遷移するときに２つの出力端子の電位を保持し、第２のトランジスタを休止状態から動作状態に遷移するときに、電位変換素子(CIF) を用いて第２のトランジスタに休止直前のバイアス電位を与えて遷移させる構成である。【選択図】        図１
2010041236.tif 000002
【特許請求の範囲】
【請求項１】
差動対を構成し、ゲートにＲＦ信号と局部発振信号を入力し、これらを乗算して得られる相補的な中間周波数信号を２つの出力端子に出力する複数の第１のトランジスタと、
前記複数の第１のトランジスタのゲートとバイアス端子との間に接続され、前記局部発振信号に重畳するバイアス電圧を供給するための第１の抵抗と、
前記２つの出力端子と電源端子との間にそれぞれ接続される第２のトランジスタと、
前記第１のトランジスタの負荷となり、前記第２のトランジスタのゲート間を接続するノードＩＦとそれぞれのドレインとを接続する第２の抵抗と、
前記第１の抵抗と前記バイアス端子または接地端子とを相補的に接続する第１のスイッチと、
オンオフによって前記ノードＩＦと前記電源端子の接続または非接続を切り替える第２のスイッチと
を備え、前記第１の抵抗と前記バイアス端子を接続するように前記第１のスイッチを制御し、前記第２のスイッチをオフに制御して前記第１のトランジスタおよび前記第２のトランジスタを動作状態に設定し、前記第１の抵抗と前記接地端子を接続するように前記第１のスイッチを制御し、前記第２のスイッチをオンに制御して前記第１のトランジスタおよび前記第２のトランジスタを休止状態に設定し、動作状態と休止状態を繰り返して間欠動作させるミキサ回路において、
前記第１のトランジスタを前記動作状態から前記休止状態へ遷移するとき、または前記休止状態から前記動作状態に遷移するときに、前記第１の抵抗の抵抗値を所定時間だけ下げた状態に設定して前記第１のトランジスタの状態を遷移させるとともに、前記第２のトランジスタを前記動作状態から前記休止状態へ遷移するときに前記２つの出力端子の電位を保持し、前記第２のトランジスタを前記休止状態から前記動作状態に遷移するときに、電位変換素子を用いて前記第２のトランジスタに休止直前のバイアス電位を与えて遷移させる構成である
ことを特徴とするミキサ回路。
【請求項２】
請求項１に記載のミキサ回路において、
前記第１の抵抗に並列に接続される第３のスイッチ、前記第２の抵抗と前記第２のトランジスタのドレインとの間に接続して前記動作状態のときにオン、前記休止状態のときにオフに設定される第４のスイッチを備え、
前記動作状態から前記休止状態へ遷移するときに、前記第１のスイッチを前記動作状態に設定したまま前記第３のスイッチをオン、前記第４のスイッチをオフとし、所定時間の経過後に前記第１のスイッチおよび前記第２のスイッチを同時に前記休止状態に設定する構成である
ことを特徴とするミキサ回路。
【請求項３】
請求項１に記載のミキサ回路において、
前記第１の抵抗に並列に接続される第３のスイッチ、前記第２の抵抗と前記第２のトランジスタのドレインとの間に接続して前記動作状態のときにオン、前記休止状態のときにオフに設定される第４のスイッチ、前記電位変換素子と前記ノードＩＦまたは接地電位とを相補的に接続する第５のスイッチを備え、
前記休止状態から前記動作状態へ遷移するときに、前記第３のスイッチをオンとしたまま前記第２のスイッチを前記動作状態に設定し、続いて前記第１のスイッチを前記動作状態に設定すると同時に前記電位変換素子と前記ノードＩＦが接続されるように前記第５のスイッチを設定し、前記電位変換素子を用いて前記第２のトランジスタに休止直前のバイアス電位を与え、所定時間の経過後に前記第３のスイッチをオフ、前記第４のスイッチをオンに設定する構成である
ことを特徴とするミキサ回路。
【請求項４】
請求項１または請求項３に記載のミキサ回路において、
前記電位変換素子として容量素子を用い、電荷再分配により前記電源電位から前記休止直前のバイアス電位に変換する構成である
ことを特徴とするミキサ回路。
【請求項５】
請求項４に記載のミキサ回路において、
前記容量素子としてＭＯＳ容量素子を用いる構成である
ことを特徴とするミキサ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＲＦ（無線周波数）信号と局部発振器から出力される局部発振信号とを乗算し、ＩＦ（中間周波数）信号を出力するミキサ回路に関し、特に間欠動作に適する高速起動が可能なミキサ回路に関する。
【背景技術】
【０００２】
図７は、従来のミキサ回路の構成を示す（非特許文献１）。
図７において、ここに示すギルバートセル型のダブルバランス・ミキサは、差動対を構成するＮＭＯＳトランジスタＭＮ４〜ＭＮ９と、定電流源となるＮＭＯＳトランジスタＭＮ１０と、負荷となる抵抗ＲＬＤＯ１，ＲＬＤＯ２で構成される。
【０００３】
正相ＲＦ信号ＲＦＰおよび逆相ＲＦ信号ＲＦＮは、ＮＭＯＳトランジスタＭＮ８，ＭＮ９のゲートにそれぞれ入力される。また、正相局部発振信号ＬＯＰおよび逆相局部発振信号ＬＯＮは、差動対をなすＮＭＯＳトランジスタＭＮ４，ＭＮ７およびＮＭＯＳトランジスタＭＮ５，ＭＮ６のゲートにそれぞれ入力される。ＮＭＯＳトランジスタＭＮ４，ＭＮ６のドレインに接続された出力端子ＯＵＴＰには、正相ＲＦ信号ＲＦＰと正相局部発振信号ＬＯＰを乗算した信号と、逆相ＲＦ信号ＲＦＮと逆相局部発振信号ＬＯＮを乗算した信号の和が出力される。ＮＭＯＳトランジスタＭＮ５，ＭＮ７のドレインに接続された出力端子ＯＵＴＮには、正相ＲＦ信号ＲＦＰと逆相局部発振信号ＬＯＮを乗算した信号と、逆相ＲＦ信号ＲＦＮと正相局部発振信号ＬＯＰを乗算した信号の和が出力される。このとき、出力端子ＯＵＴＰと出力端子ＯＵＴＮから出力される信号は、互いに逆相のＩＦ信号となる。このようなミキサ回路を低電圧源（ＶＤＤ）で駆動させた場合、抵抗ＲＬＤＯ１，ＲＬＤＯ２で大きな電圧降下が生じるためにトランジスタに必要な駆動電圧を与えることができない。
【０００４】
これを低電圧源で駆動させるには、図８に示すような構成をとる。すなわち、出力端子ＯＵＴＰ，ＯＵＴＮがそれぞれＰＭＯＳトランジスタＭＰ１，ＭＰ２を介して電源電位ＶＤＤに接続され、また出力端子ＯＵＴＰと出力端子ＯＵＴＮが抵抗ＲＬＤＯ１，ＲＬＤＯ２を介して接続され、ＰＭＯＳトランジスタＭＰ１，ＭＰ２のゲートと抵抗ＲＬＤＯ１，ＲＬＤＯ２の接続点がノードＩＦで接続されることにより低電圧動作が可能になる。すなわち、ＰＭＯＳトランジスタＭＰ１，ＭＰ２は、抵抗ＲＬＤＯ１，ＲＬＤＯ２を介してゲートとドレインが接続され、ＤＣ電圧を共通にする自己バイアス構成になっている。
【０００５】
なお、図８に示す構成では、入力信号のＤＣバイアスの影響を除くため、正相局部発振信号ＬＯＰがキャパシタを介してＮＭＯＳトランジスタＭＮ４，ＭＮ７のゲートに接続されるとともに、それぞれのゲートが抵抗ＲＬＯＰを介してノードＬＯに接続され、逆相局部発振信号ＬＯＮがキャパシタを介してＮＭＯＳトランジスタＭＮ５，ＭＮ６のゲートに接続されるとともに、それぞれのゲートが抵抗ＲＬＯＮを介してノードＬＯに接続され、ノードＬＯにバイアス電圧ＢＩＡＳＬＯを接続することによりＮＭＯＳトランジスタＭＮ４〜ＭＮ７のゲートにバイアス電圧を与える。また、正相ＲＦ信号ＲＦＰがキャパシタを介してＮＭＯＳトランジスタＭＮ８のゲートに接続されるとともに、そのゲートが抵抗ＲＲＦＰを介してノードＲＦに接続され、逆相ＲＦ信号ＲＦＮがキャパシタを介してＮＭＯＳトランジスタＭＮ９のゲートに接続されるとともに、そのゲートが抵抗ＲＲＦＮを介してノードＲＦに接続され、ノードＲＦにバイアス電圧ＢＩＡＳＲＦを接続することによりＮＭＯＳトランジスタＭＮ８，ＭＮ９のゲートにバイアス電圧を与える。この構成により、ＮＭＯＳトランジスタＭＮ４〜ＭＮ９のゲートにはＲＦ信号および局部発振信号の交流成分のみが入力される。
【０００６】
図９は、間欠動作が可能な従来のミキサ回路の構成例を示す。ここでは、図８に示す低電圧動作が可能なミキサ回路に適用した例を示す。
【０００７】
図９において、ノードＩＦと電源電位ＶＤＤがスイッチＴＧ５を介して接続され、ノードＬＯとバイアス電圧ＢＩＡＳＬＯがスイッチＴＧ７を介して接続され、ノードＬＯと接地電位ＧＮＤがスイッチＴＧ８を介して接続される。
【０００８】
間欠動作させる場合の休止状態では、図９に示すように、スイッチＴＧ７を開放してスイッチＴＧ８を接続し、ＮＭＯＳトランジスタＭＮ４〜ＭＮ７のゲートを接地電位ＧＮＤに接続し、かつスイッチＴＧ５を接続してＰＭＯＳトランジスタＭＰ１，ＭＰ２のゲートを電源電位ＶＤＤに接続する。これにより、ＰＭＯＳトランジスタＭＰ１，ＭＰ２およびＮＭＯＳトランジスタＭＮ４〜ＭＮ７がオフになり、ミキサ回路の動作は停止する。
【０００９】
一方、動作時には、スイッチＴＧ７を接続してスイッチＴＧ８を開放し、ＮＭＯＳトランジスタＭＮ４〜ＭＮ７のゲートをバイアス電圧ＢＩＡＳＬＯに接続し、かつスイッチＴＧ５を開放してＰＭＯＳトランジスタＭＰ１，ＭＰ２のゲートを電源電位ＶＤＤから開放する。これにより、ＰＭＯＳトランジスタＭＰ１，ＭＰ２およびＮＭＯＳトランジスタＭＮ４〜ＭＮ７がオンになり、ミキサ回路は動作する。
【非特許文献１】B.Razavi,"RF MICROELECTRONICS", Prentice Hall, pp.180-200,1998
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ユビキタス情報社会の実現に向けて、センサを備えた多数の情報送受信端末により構成されるセンサネットワークの研究開発が進んでいる。これらの情報送受信端末は極めて低電力で動作することが求められており、その課題の一つに無線受信機のフロントエンド回路の低電力化があり、その一手法として間欠動作が検討されている。また、無線受信機のフロントエンド回路は、微弱な無線信号を復調するため、低電力性能とともに低ノイズ性能が求められている。
【００１１】
図１０は、無線受信機のフロントエンド回路の構成例を示す。
図１０において、フロントエンド回路は、低雑音増幅回路（ＬＮＡ）１１、ミキサ回路１２、低域通過フィルタ（ＬＰＦ）１３、サンプリング回路１４および後段の信号処理回路１５を縦続に接続し、電源スイッチおよびスイッチ制御回路を用いてＬＮＡ１１とミキサ回路１２を含む全ての回路を間欠動作させ、その間欠周期をサンプリング回路１４のサンプリング周波数と同期させる。また、ミキサ回路１２の出力をＬＰＦ１３を介してサンプリング回路１４に入力し、希望信号に対して周波数が大きく異なる不要信号を除去して信号帯域を狭くすることにより、間欠動作と合わせて消費電力の大幅な低減が可能になっている。
【００１２】
例えば、ＬＮＡ１１に入力する受信信号はＲＦ帯で数百ＭHz〜数ＧHzであり、典型的な無線システム帯域は数十ＭHz程度である。ＬＮＡ１１の出力信号をミキサ回路１２に入力し、例えば10ｋHzのＩＦ信号にダウンコンバージョンする。このとき、チャネル帯域は10ｋHz程度であるので、ＩＦ信号を数十ｋHz程度のＬＰＦ１３でフィルタリングし、その後にサンプリング処理する。この場合のサンプリング周波数は、ＬＰＦ帯域の２倍程度の数十ｋHzでよいことになる。そこで、ＬＮＡ１１とミキサ回路１２を数十ｋHzのサンプリング周波数に合わせて間欠動作させる。
【００１３】
図１１は、無線受信機のフロントエンド回路の間欠動作例を示す。ここでは、 500ｋHzのサンプリング周波数（周期：２μ秒）に合わせて、 200ｎ秒間ずつ回路を間欠動作させる。このため、動作時の間欠比率は10であり、通常動作の１／10に消費電力を削減することができる。ここで、 200ｎ秒の間にＩＦ信号が高精度に再生され、 500ｋHzのサンプリング周波数で10ｋHzのＩＦ信号を取り込むには、出力電位を 100ｎ秒程度保持している間にサンプリングを行う必要があり、ＬＮＡ１１およびミキサ回路１２の立ち上がり時間はともに約 100ｎ秒以下であることが要求される。この立ち上がり時間が短ければ、ミキサ回路１２の動作停止時間をより長くすることができるため、ミキサ回路１２およびそれを組み込む無線受信機の低消費電力化が期待できる。
【００１４】
しかし、ミキサ回路１２として図９に示すギルバートセル型のダブルバランス・ミキサを用いた場合、その立ち上げ時間は、それを構成するＰＭＯＳトランジスタＭＰ１，ＭＰ２およびＮＭＯＳトランジスタＭＮ４〜ＭＮ７のゲートおよびドレイン（図９のＩＦ、ＬＯＰ、ＬＯＮ、ＯＵＴＰ、ＯＵＴＮ）のそれぞれと、接地電位ＧＮＤとの間に存在する寄生容量に電荷を充放電する時間に相当する。また、この充放電時間は、抵抗ＲＬＤＯ１，ＲＬＤＯ２，ＲＬＯＰ，ＲＬＯＮと寄生容量との積に依存する。これは、立ち下げ時間についても同様である。
【００１５】
例えば、上記の例でミキサ回路の消費電力を通常動作の１／10にするために、サンプリング周期２μ秒に対してその動作時間を 200ｎ秒以下にする場合、ミキサ回路の立ち上げ時間も 200ｎ秒以下にする必要がある。しかし、抵抗ＲＬＤＯ１，ＲＬＤＯ２，ＲＬＯＰ，ＲＬＯＮが数十ｋΩ、寄生容量が数ｐＦと見積もると、立ち上げ時間を 200ｎ秒以下にすることは困難である。すなわち、図９に示すような従来のミキサ回路の構成では高速起動が困難で、間欠動作を１／10にすることができなかった。
【００１６】
本発明は、低雑音でかつ 100ｎ秒以下の高速起動により通常動作の１／10程度の間欠動作を可能とするミキサ回路を提供することを目的とする。
【課題を解決するための手段】
【００１７】
本発明は、差動対を構成し、ゲートにＲＦ信号と局部発振信号を入力し、これらを乗算して得られる相補的な中間周波数信号を２つの出力端子に出力する複数の第１のトランジスタと、複数の第１のトランジスタのゲートとバイアス端子との間に接続され、局部発振信号に重畳するバイアス電圧を供給するための第１の抵抗と、２つの出力端子と電源端子との間にそれぞれ接続される第２のトランジスタと、第１のトランジスタの負荷となり、第２のトランジスタのゲート間を接続するノードＩＦとそれぞれのドレインとを接続する第２の抵抗と、第１の抵抗とバイアス端子または接地端子とを相補的に接続する第１のスイッチと、オンオフによってノードＩＦと電源端子の接続または非接続を切り替える第２のスイッチとを備え、第１の抵抗とバイアス端子を接続するように第１のスイッチを制御し、第２のスイッチをオフに制御して第１のトランジスタおよび第２のトランジスタを動作状態に設定し、第１の抵抗と接地端子を接続するように第１のスイッチを制御し、第２のスイッチをオンに制御して第１のトランジスタおよび第２のトランジスタを休止状態に設定し、動作状態と休止状態を繰り返して間欠動作させるミキサ回路において、第１のトランジスタを動作状態から休止状態へ遷移するとき、または休止状態から動作状態に遷移するときに、第１の抵抗の抵抗値を所定時間だけ下げた状態に設定して第１のトランジスタの状態を遷移させるとともに、第２のトランジスタを動作状態から休止状態へ遷移するときに２つの出力端子の電位を保持し、第２のトランジスタを休止状態から動作状態に遷移するときに、電位変換素子を用いて第２のトランジスタに休止直前のバイアス電位を与えて遷移させる構成である。
【００１８】
また、本発明は、第１の抵抗に並列に接続される第３のスイッチ、第２の抵抗と第２のトランジスタのドレインとの間に接続して動作状態のときにオン、休止状態のときにオフに設定される第４のスイッチを備え、動作状態から休止状態へ遷移するときに、第１のスイッチを動作状態に設定したまま第３のスイッチをオン、第４のスイッチをオフとし、所定時間の経過後に第１のスイッチおよび第２のスイッチを同時に休止状態に設定する構成である。
【００１９】
また、本発明は、第１の抵抗に並列に接続される第３のスイッチ、第２の抵抗と第２のトランジスタのドレインとの間に接続して動作状態のときにオン、休止状態のときにオフに設定される第４のスイッチ、電位変換素子とノードＩＦまたは接地電位とを相補的に接続する第５のスイッチを備え、休止状態から動作状態へ遷移するときに、第３のスイッチをオンとしたまま第２のスイッチを動作状態に設定し、続いて第１のスイッチを動作状態に設定すると同時に電位変換素子とノードＩＦが接続されるように第５のスイッチを設定し、電位変換素子を用いて第２のトランジスタに休止直前のバイアス電位を与え、所定時間の経過後に第３のスイッチをオフ、第４のスイッチをオンに設定する構成である。
【００２０】
また、本発明は、電位変換素子として容量素子を用い、電荷再分配により電源電位から休止直前のバイアス電位に変換する構成である。また、容量素子としてＭＯＳ容量素子を用いてもよい。
【発明の効果】
【００２１】
本発明は、ミキサ回路を構成する差動対のトランジスタにバイアス電圧を供給するための抵抗にスイッチを並列接続し、ミキサ回路の動作状態から休止状態へ遷移するとき（立ち下げ時）、または休止状態から動作状態に遷移するとき（立ち上げ時）にこのスイッチをオンにしてその抵抗値を下げることにより、トランジスタのゲートと接地電位との間に存在する寄生容量を急速に充・放電させることができる。
【００２２】
また、休止状態にあるときに、出力端子と電源端子との間に接続されるトランジスタのゲート（ノード１Ｆ）を電源電位に接続してオフとし、出力端子の電位を保持する。そして、休止状態から動作状態に遷移するとき（立ち上げ時）に、トランジスタのゲート（ノード１Ｆ）に電位変換素子を接続することにより、ゲート電位を休止直前の動作状態における電位に瞬時に戻すことができる。
【００２３】
これにより、各トランジスタの高速立ち上げ、高速立ち下げが可能になり、ミキサ回路の立ち上げ時および立ち下げ時に 100ｎ秒以下の高速起動が可能となり、通常動作の１／10程度の間欠動作が可能なミキサ回路を実現することができる。
【００２４】
また、本発明のミキサ回路を無線送受信機に適用した場合、ミキサ回路をサンプリングする間だけ動作させ、それ以外の期間は休止させることができるので、無線送受信機の消費電力を大幅に低減することができる。
【発明を実施するための最良の形態】
【００２５】
図１および図４は、本発明のミキサ回路の実施形態を示す。
本実施形態のミキサ回路は、図９の間欠動作に対応するギルバートセル型のダブルバランス・ミキサにおいて、抵抗ＲＬＯＰ，ＲＬＯＮのそれぞれにスイッチＴＧ９，ＴＧ１０を並列接続する。さらに、抵抗ＲＬＤＯ１とＰＭＯＳトランジスタＭＰ１のドレインとの間にスイッチＴＧ３を接続し、抵抗ＲＬＤＯ２とＰＭＯＳトランジスタＭＰ２のドレインとの間にスイッチＴＧ４を接続する。さらに、ノードＩＦと容量ＣＩＦの一端との間にスイッチＴＧ１１を接続し、容量ＣＩＦの他端を接地電位ＧＮＤに接続し、容量ＣＩＦの一端と接地電位ＧＮＤとの間にスイッチＴＧ１２を接続する。
【００２６】
ここで、請求項１〜請求項３に示す第１の抵抗はＲＬＯＰ，ＲＬＯＮに対応し、第２の抵抗はＲＬＤＯ１，ＲＬＤＯ２に対応し、第１のスイッチはＴＧ７，ＴＧ８に対応し、第２のスイッチはＴＧ５に対応し、第３のスイッチはＴＧ９，ＴＧ１０に対応し、第４のスイッチはＴＧ３，ＴＧ４に対応し、第５のスイッチはＴＧ１１，ＴＧ１２に対応する。
【００２７】
図２および図３は、本発明のミキサ回路の実施形態の動作例および制御手順を示す。以下、図１〜図４を参照して本実施形態の動作（動作状態−休止状態−動作状態）について説明する。
【００２８】
ここで、スイッチＴＧ９，ＴＧ１０に与える制御信号をｓとし、スイッチＴＧ７，ＴＧ８に与える互いに論理反転した制御信号をｐａ，ｐａとし、スイッチＴＧ３，ＴＧ４に与える制御信号をｐｂとし、スイッチＴＧ５に与える制御信号をｐｃとし、スイッチＴＧ１１，ＴＧ１２に与える互いに論理反転した制御信号をｐｄ，ｐｄとする。制御信号がハイのときにスイッチはオン（接続状態）となり、ローのときにスイッチはオフ（開放状態）となる。なお、スイッチＴＧ７，ＴＧ８およびスイッチＴＧ１１，ＴＧ１２は、それぞれ相補的にオンオフする。
【００２９】
本実施形態のミキサ回路が動作状態のとき、制御信号ｐａ，ｐｂ，ｐｄはハイ、制御信号ｓ，ｐａ，ｐｃ，ｐｄはローであり、スイッチＴＧ３，ＴＧ４，ＴＧ７，ＴＧ１２はオン、スイッチＴＧ５，ＴＧ８，ＴＧ９，ＴＧ１０，ＴＧ１１はオフである（図３：Ｓ０）。ここで、休止状態に入るための立ち下げ期間に入るときは、制御信号ｓをローからハイに切り替えてスイッチＴＧ９，ＴＧ１０をオンとし、制御信号ｐｂをハイからローに切り替えてスイッチＴＧ３，ＴＧ４をオフにする（図２：ｔ１、図３：Ｓ１）。なお、制御信号ｓと制御信号ｐｂの切り替えタイミングは同期している必要はない。スイッチＴＧ３，ＴＧ４がオフになることにより、出力端子ＯＵＴＰ，ＯＵＴＮがＰＭＯＳトランジスタＭＰ１，ＭＰ２のゲート（ノードＩＦ）から切り離される。また、スイッチＴＧ９，ＴＧ１０がオンになることにより、抵抗ＲＬＯＰ，ＲＬＯＮはそれぞれ短絡状態になる。
【００３０】
次に、制御信号ｐａをハイからローに切り替えると同時に、制御信号ｐａ，ｐｃをローからハイに切り替え、スイッチＴＧ７をオフにし、スイッチＴＧ５，ＴＧ８をオンにする（図２：ｔ２、図３：Ｓ２）。スイッチＴＧ７がオフ、スイッチＴＧ８がオンになることにより、ＮＭＯＳトランジスタＭＮ４〜ＭＮ７のゲートを接地電位ＧＮＤに接続し、スイッチＴＧ５がオンになることにより、ノードＩＦを電源電位ＶＤＤに接続する。これにより、ＰＭＯＳトランジスタＭＰ１，ＭＰ２およびＮＭＯＳトランジスタＭＮ４〜ＭＮ７はオフとなり（図３：Ｓ３）、出力端子ＯＵＴＰ，ＯＵＴＮの電位を保持してミキサ回路は立ち下げ期間から休止状態に入る。このとき、オンになっているスイッチＴＧ９，ＴＧ１０を介して、ＮＭＯＳトランジスタＭＮ４〜ＭＮ７のゲートと接地電位ＧＮＤとの間に存在する寄生容量が急速に放電される。図１の各スイッチの状態は休止状態に対応するものである。
【００３１】
次に、休止状態から動作状態に入るための立ち上げ期間に入るときは、まず制御信号ｐｃをハイからローに切り替え、スイッチＴＧ５をオフにする（図２：ｔ３、図３：Ｓ４）。これにより、ノードＩＦと電源電位ＶＤＤとの接続を開放する。この時点では、ノードＩＦは、電源電位ＶＤＤと等しい電圧（例えば 3.3Ｖ）になっている。
【００３２】
次に、制御信号ｐａ，ｐｄをローからハイに切り替えると同時に、制御信号ｐａ，ｐｄをハイからローに切り替え、スイッチＴＧ７，ＴＧ１１をオンにすると同時に、スイッチＴＧ８，ＴＧ１２をオフにする（図２：ｔ４、図３：Ｓ５）。スイッチＴＧ１１がオン、スイッチＴＧ１２がオフになることにより、ノードＩＦと容量ＣＩＦが接続される。容量ＣＩＦは、ｔ４の直前まで接地電位ＧＮＤに接続されているため電荷は放電されていて０であるが、スイッチＴＧ１１がオンになることにより、ノードＩＦに蓄積されていた電荷が容量ＣＩＦにチャージされる。その結果、ノードＩＦの電圧は、電源電位ＶＤＤ（例えば 3.3Ｖ）から容量ＣＩＦの容量値で決まる所定の電圧まで降下する。ノードＩＦと容量ＣＩＦの間には大きな抵抗が存在しないので、この電圧降下は瞬時にして起こる。そして、ＰＭＯＳトランジスタＭＰ１，ＭＰ２はオンになる。同時に、スイッチＴＧ７がオン、スイッチＴＧ８がオフになることにより、ＮＭＯＳトランジスタＭＮ４〜ＭＮ７のゲートにバイアス電圧ＢＩＡＳＬＯが接続され、オンとなる（図３：Ｓ６）。このとき、オンになっているスイッチＴＧ９，ＴＧ１０を介して、ＮＭＯＳトランジスタＭＮ４〜ＭＮ７のゲートと接地電位ＧＮＤとの間に存在する寄生容量が急速に充電され、ミキサ回路の高速な立ち上げが実現する。図４の各スイッチの状態はｔ４に対応するものである。
【００３３】
次に、制御信号ｓ，ｐｄをハイからローに切り替えてスイッチＴＧ９，ＴＧ１０，ＴＧ１１をオフし、制御信号ｐｂ，ｐｄをローからハイに切り替えてスイッチＴＧ３，ＴＧ４，ＴＧ１２をオンにする（図２：ｔ５、図３：Ｓ７）。これにより、ＰＭＯＳトランジスタＭＰ１，ＭＰ２およびＮＭＯＳトランジスタＭＮ４〜ＭＮ７が定常動作状態になり、ＮＭＯＳトランジスタＭＮ４〜ＭＮ７のドレインから出力端子ＯＵＴＰおよび出力端子ＯＵＴＮに互いに逆相のＩＦ信号が出力される（図３：Ｓ８）。また、スイッチＴＧ１１がオフ、スイッチＴＧ１２がオンになることにより、容量ＣＩＦを接地電位ＧＮＤに接続してチャージした電荷を放電し、次の立ち上げ期間に備える。
【００３４】
本実施形態における容量ＣＩＦの容量は次のように設定される。ノードＩＦの対接地容量をＣ１、容量ＣＩＦの容量をＣ２とし、定常動作状態におけるノードＩＦの電位をＶＩＦ（例えば 2.1Ｖ）とすると、
Ｃ１・ＶＤＤ＋Ｃ２・０＝（Ｃ１＋Ｃ２)・ＶＩＦ
の関係が成立し、容量ＣＩＦの容量Ｃ２は、
Ｃ２＝((ＶＤＤ−ＶＩＦ)／ＶＩＦ)・Ｃ１
となる。
【００３５】
対接地容量Ｃ１に電源電位ＶＤＤ(3.3Ｖ）が印加されており、例えば容量ＣＩＦを接続して電荷を分配することにより電圧をＶＩＦ(2.1Ｖ）まで降下させる場合、ノードＩＦの対接地容量Ｃ１を10ｐＦとすると、容量ＣＩＦの容量Ｃ２は 5.7ｐＦと計算される。上述したように、ノードＩＦと容量ＣＩＦとの間に大きな抵抗が存在しないので、瞬時にＣ１からＣ２に充電され、ノードＩＦの電位を例えば 3.3Ｖから 2.1Ｖに変換することができる。すなわち、容量ＣＩＦは電圧変換容量として動作する。これにより、立ち上げ期間（図２：ｔ３〜ｔ５）の中で、ノードＩＦの電位が休止中の電源電位ＶＤＤから休止状態前の定常動作状態における電位に瞬間的に変化し、ＰＭＯＳトランジスタＭＰ１，ＭＰ２の高速立ち上げが実現する。なお、容量ＣＩＦは、例えばＭＯＳ容量であってもよい。その場合は、容量値の製造ばらつきを抑えることができるので、正確な電圧変換が可能になる。
【００３６】
このように、本実施形態のミキサ回路は、その動作が休止状態にあるときに、ＰＭＯＳトランジスタＭＰ１，ＭＰ２のゲート（ノード１Ｆ）を電源電位ＶＤＤに接続してＰＭＯＳトランジスタＭＰ１，ＭＰ２をオフとし、ＮＭＯＳトランジスタＭＮ４〜ＭＮ７のゲートを接地電位ＧＮＤに接続してＮＭＯＳトランジスタＭＮ４〜ＭＮ７をオフとし、出力端子ＯＵＴＰ，ＯＵＴＮの電位を保持する。そして、休止状態から動作状態に遷移する立ち上げ期間（図２：ｔ３〜ｔ５）では、ＰＭＯＳトランジスタＭＰ１，ＭＰ２のゲート（ノード１Ｆ）に容量ＣＩＦを接続し、ＰＭＯＳトランジスタＭＰ１，ＭＰ２のゲート電位を動作状態における電位に瞬時に戻すようにしている。また、スイッチＴＧ９，ＴＧ１０の機能により、ＮＭＯＳトランジスタＭＮ４〜ＭＮ７のゲートと接地電位ＧＮＤとの間に存在する寄生容量を急速に充電（立ち下げ期間では放電）する。これにより、ＰＭＯＳトランジスタＭＰ１，ＭＰ２およびＮＭＯＳトランジスタＭＮ４〜ＭＮ７の高速立ち上げ、高速立ち下げが可能になり、ミキサ回路の高速起動が可能になる。
【００３７】
図５は、本発明のミキサ回路の実施形態のシミュレーション結果を示す。ここでは、時刻 0.3μ秒から 2.3μ秒の間欠動作における「立ち下げ」、「休止」、「立ち上げ」、「動作」について示す。実線は、本実施形態のミキサ回路における出力端子ＯＵＴＰから出力されるＩＦ信号の波形を示す。破線は、図９に示す従来のミキサ回路における同波形を示す。本実施形態の構成における立ち下げおよび立ち上げに要する時間は、従来構成に比べて大幅に短縮されていることがわかる。例えば、従来構成では立ち上げに約 300ｎ秒を要していたが、第１の実施形態の構成では 100ｎ秒以下に短縮されており、２μ秒に対して 200ｎ秒を動作させる１／10の間欠動作が可能になっている。
【００３８】
図６は、本発明のミキサ回路の実施形態のシミュレーション結果を示す。ここでは、２μ秒に対して 200ｎ秒を動作させる１／10の間欠動作するミキサ回路において、時刻０μ秒から20μ秒の期間における出力端子ＯＵＴＰとＯＵＴＮから出力されるＩＦ信号を示す。休止期間の電圧保持効果により、休止時も出力端子ＯＵＴＰとＯＵＴＮの間の差動性が保たれていることがわかる。
【図面の簡単な説明】
【００３９】
【図１】本発明のミキサ回路の実施形態を示す図。
【図２】本発明のミキサ回路の実施形態の動作例を示すタイムチャート。
【図３】本発明のミキサ回路の実施形態の制御手順を示すフローチャート。
【図４】本発明のミキサ回路の実施形態を示す図。
【図５】本発明のミキサ回路の実施形態のシミュレーション結果を示す図。
【図６】本発明のミキサ回路の実施形態のシミュレーション結果を示す図。
【図７】従来のミキサ回路の構成例を示す図。
【図８】低電圧駆動が可能な従来のミキサ回路の構成例を示す図。
【図９】間欠動作が可能な従来のミキサ回路の構成例を示す図。
【図１０】無線受信機のフロントエンド回路の構成例を示す図。
【図１１】無線受信機のフロントエンド回路の間欠動作例を示すタイムチャート。
【符号の説明】
【００４０】
ＭＮ  ＮＭＯＳトランジスタ
ＭＰ  ＰＭＯＳトランジスタ
ＴＧ  スイッチ
ＲＬＯＰ，ＲＬＯＮ，ＰＬＤＯ１，ＰＬＤＯ２，ＲＲＦＰ，ＲＲＦＮ  抵抗
ＣＩＦ  容量
ＬＯＰ，ＬＯＮ  局部発振信号
ＲＦＰ，ＲＦＮ  ＲＦ信号
ＯＵＴＰ，ＯＵＴＮ  出力端子
ＩＦ，ＬＯ，ＲＦ  ノード
ＶＤＤ  電源電位
ＧＮＤ  接地電位
ＢＩＡＳＬＯ，ＢＩＡＳＲＦ，ＢＩＡＳＩＲ，ＢＩＡＳＩＦ  バイアス電圧
ｐａ，ｐｂ，ｐｃ，ｐｄ，ｓ  制御信号
【図１】
2010041236.tif 000003
【図２】
2010041236.tif 000004
【図３】
2010041236.tif 000005
【図４】
2010041236.tif 000006
【図５】
2010041236.tif 000007
【図６】
2010041236.tif 000008
【図７】
2010041236.tif 000009
【図８】
2010041236.tif 000010
【図９】
2010041236.tif 000011
【図１０】
2010041236.tif 000012
【図１１】
2010041236.tif 000013