(57)【要約】      （修正有）【課題】画素配列から出力アンプまでの総読み出し期間の水平ブランキング期間の長さを低減。【解決手段】撮像装置は、行選択部により選択された行から出力された各列の信号を保持する複数の保持ブロックと、出力アンプと、前記複数の保持ブロックに保持された各列の信号が順次に前記出力アンプへ転送されるように、行に沿った方向に走査する水平走査部とを備え、前記複数の保持ブロックは、前記画素から出力された信号を保持する第１の保持部と、第２の保持部と、前記第１の保持部に保持された信号を前記第２の保持部へ転送するスイッチとを含み、前記第１の保持部に保持された信号が前記スイッチを介して前記第２の保持部へ転送される第１の動作が行われ、前記第２の保持部に転送され保持された信号が前記水平走査部により前記出力アンプへ転送される第２の動作と前記画素から出力された信号が前記第１の保持部へ転送される第３の動作とが並行して行われる。【選択図】図４
2010068476.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素が行方向及び列方向に配列された画素配列と、
前記画素配列における行を選択する行選択部と、
前記行選択部により選択された行から信号を読み出し一時的に保持する読み出し部と、
出力アンプと、
前記読み出し部を行方向に走査する水平走査部と、
を備え、
前記読み出し部は、複数の保持ブロックを含み、
前記複数の保持ブロックのそれぞれは、前記行選択部によって選択された行の１列の信号を一時的に保持する列信号保持回路を１つ以上含み、
前記列信号保持回路は、
前記画素から出力された信号を保持する第１の保持部と、
第２の保持部と、
前記第１の保持部に保持された信号を前記第２の保持部へ転送する転送スイッチと、
を含み、
前記水平走査部は、前記列信号保持回路の前記第２の保持部に保持された各列の信号が順次に前記出力アンプへ転送されるように、前記読み出し部における複数の前記列信号保持回路を行方向に走査し、
前記複数の保持ブロックのそれぞれにおいて、前記列信号保持回路の前記第１の保持部に保持された信号が前記転送スイッチを介して前記第２の保持部へ転送される第１の動作が行われ、その後、前記列信号保持回路の前記第２の保持部に転送され保持された信号が前記水平走査部による走査に応じて前記出力アンプへ転送される第２の動作と、前記行選択部により次に選択された行における前記画素から出力された信号が前記列信号保持回路の前記第１の保持部へ読み出される第３の動作とが並行して行われ、
前記複数の保持ブロックにおける異なる保持ブロックの間で前記第２の動作と前記第１の動作とが並行して行われる
ことを特徴とする撮像装置。
【請求項２】
前記複数の保持ブロックにおける異なる保持ブロックの間で前記転送スイッチは異なるタイミングでオンし前記第１の動作が異なるタイミングで行われる
ことを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記複数の保持ブロックは、
第１の期間に前記第２の動作が行われる第１の保持ブロックと、
前記第１の期間に続く第２の期間に前記第２の動作が行われる第２の保持ブロックと、
を含み、
前記第１の保持ブロックは、前記第１の期間の前に、前記第１の動作を行い、
前記第２の保持ブロックは、前記第１の期間において、前記第１の動作を行う
ことを特徴とする請求項１又は２に記載の撮像装置。
【請求項４】
前記行選択部により選択された行における各列の画素は、異なるタイミングでノイズ信号と光信号とを出力し、
前記第１の保持部は、
前記画素から出力されたノイズ信号を保持する第１のノイズ信号保持部と、
前記画素から出力された光信号を保持する第１の光信号保持部と、
を含み、
前記第２の保持部は、
前記第１のノイズ信号保持部から転送されたノイズ信号を保持する第２のノイズ信号保持部と、
前記第１の光信号保持部から転送された光信号を保持する第２の光信号保持部と、
を含み、
前記転送スイッチは、
前記第１のノイズ信号保持部に保持されたノイズ信号を前記第２のノイズ信号保持部へ転送するノイズ信号転送スイッチと、
前記第１の光信号保持部に保持された光信号を前記第２の光信号保持部へ転送する光信号転送スイッチと、
を含み、
前記出力アンプは、前記第２のノイズ信号保持部から転送されたノイズ信号と前記第２の光信号保持部から転送された光信号との差分をとることにより、画像信号を生成して出力する
ことを特徴とする請求項１から３のいずれか１項に記載の撮像装置。
【請求項５】
前記複数の保持ブロックのそれぞれは、前記第１の保持部に保持された信号を増幅して前記転送スイッチへ伝達する増幅器をさらに含む
ことを特徴とする請求項１に記載の撮像装置。
【請求項６】
請求項１から５のいずれか１項に記載の撮像装置と、
前記撮像装置の撮像面へ像を形成する光学系と、
前記撮像装置から出力された信号を処理して画像データを生成する信号処理部と、
を備えたことを特徴とする撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置及び撮像システムに関する。
【背景技術】
【０００２】
特許文献１には、特許文献１の図１に示すように、固体撮像装置において、複数の画素ａ１１〜ｂ２３が行方向及び列方向に配列された画素配列における各行の画素に接続された行選択線が垂直シフトレジスタＶＳＲにより走査されることが記載されている。その固体撮像装置では、画素配列における各列の画素に接続された垂直信号線の一端及び他端にそれぞれ蓄積部１及び蓄積部２が接続されている。垂直シフトレジスタＶＳＲは、特許文献１の図２に示すように、画素配列における奇数行の画素（ａ１１〜ａ１３）の信号を蓄積部１に転送する。その後、垂直シフトレジスタＶＳＲにより画素配列における偶数行の画素（ｂ１１〜ｂ１３）の信号が蓄積部２に転送されるが、この動作に並行して、水平シフトレジスタＨＳＲ１は、蓄積部１から画素ａ１１〜ａ１３の信号を順次にＯＵＴ１として出力させる。水平シフトレジスタＨＳＲ１がこの動作を開始してから所定期間だけ経過した後に、水平シフトレジスタＨＳＲ２は、水平シフトレジスタＨＳＲ１の動作に並行して、蓄積部２から画素ｂ１１〜ｂ１３の信号を順次にＯＵＴ２として出力させる。このように、特許文献１によれば、ある水平走査期間に２行分の信号を２つの蓄積部へ独立に転送することができるので、転送後の読み出し時間を長く確保でき、読み出し動作周波数を低く抑えることができるとされている。
【０００３】
特許文献２には、特許文献２の図２に示すように、光電変換装置において、画素配列における各列の画素に接続された信号配線ＳＩＧに、容量Ｃ、アンプ２、スイッチＳＷ、容量Ｃｓｈ、アンプ５がこの順番に接続されている。また、この光電変換装置では、特許文献２の図３に示されるように、容量Ｃがリセット信号ｒｃに応じてリセットスイッチ１によりリセットされた後に、薄膜トランジスタＴがオンして光電変換素子Ｓの信号が容量Ｃへ転送されて容量Ｃに蓄積される。その後、ＳｍｐｌパルスによりスイッチＳＷがオンした際に、容量Ｃに蓄積された信号がアンプ２により増幅されてサンプルホールド回路３内の容量Ｃｓｈに伝達されて容量Ｃｓｈに蓄積される。スイッチＳＷがオフした後、容量Ｃｓｈに蓄積された信号は、ａｄ０〜８パルスによりアナログマルチプレクサ４が端子４を選択した際に、Ａ／Ｄ変換器７へ転送されＡ／Ｄ変換器７によりＡ／Ｄ変換された後にＤｏｕｔに出力される。この構成により、特許文献１によれば、スイッチＳＷがオフした状態で容量Ｃｓｈにより蓄積された信号がアンプ２の出力するアナログ電圧の変動の影響を受けないので、容易にＳＮ比を向上できるとされている。
【特許文献１】特開２００１-４５３７８号公報
【特許文献２】特開平１１-１５０２５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特許文献１に示された固体撮像装置では、特許文献１の図２に示すように、２行の画素の信号に対して少なくとも１行分の水平ブランキング期間が設けられている。具体的には、奇数行の画素（ａ１１〜ａ１３）の信号を蓄積部１へ転送する期間（ａ転送）が、奇数行の画素（ａ１１〜ａ１３）の信号の水平転送動作も偶数行の画素（ｂ１１〜ｂ１３）の信号の水平転送動作も行われない水平ブランキング期間である。
【０００５】
また、特許文献１に示された固体撮像装置では、奇数行の画素（ａ１１〜ａ１３）の信号が差動アンプＤ１へ転送され、差動アンプＤ１からＯＵＴ１として出力されている。一方、偶数行の画素（ｂ１１〜ｂ１３）の信号は、他の差動アンプへ転送され、他の差動アンプからＯＵＴ２として出力されている。他の差動アンプからみれば、偶数行の画素（ｂ１１〜ｂ１３）の信号を蓄積部２へ転送する期間（ｂ転送）は、特許文献１の図２に示すように、信号の水平転送動作が行われない水平ブランキング期間である。また、特許文献１の図２から明らかなように、一方のチャネルとして見ると水平転送期間どうしの間に水平ブランキング期間が存在する。
【０００６】
特許文献２に示された光電変換装置では、特許文献２の図３に示すように、１行の画素の信号に対して１行分の水平ブランキング期間が設けられている。具体的には、Ｔｔｆｔの期間とそれに続くパルスＳｍｐｌがハイとなっている期間が、アナログマルチプレクサ４による端子の選択動作が行われない期間、すなわち水平ブランキング期間として設けられている。
【０００７】
このように２行ごと又は１行ごとに１行分の水平ブランキング期間が設けられている場合、画素配列が多画素化して画素配列における行の数が多くなると、画素配列から出力アンプまでの総読み出し期間における水平ブランキング期間の長さが長くなる。これにより、総読み出し期間を低減することが困難になる。
【０００８】
本発明の目的は、画素配列から出力アンプまでの総読み出し期間における水平ブランキング期間の長さを低減することにある。
【課題を解決するための手段】
【０００９】
本発明の第１側面に係る撮像装置は、複数の画素が行方向及び列方向に配列された画素配列と、前記画素配列における行を選択する行選択部と、前記行選択部により選択された行から信号を読み出し一時的に保持する読み出し部と、出力アンプと、前記読み出し部を行方向に走査する水平走査部とを備え、前記読み出し部は、複数の保持ブロックを含み、前記複数の保持ブロックのそれぞれは、前記行選択部によって選択された行の１列の信号を一時的に保持する列信号保持回路を１つ以上含み、前記列信号保持回路は、前記画素から出力された信号を保持する第１の保持部と、第２の保持部と、前記第１の保持部に保持された信号を前記第２の保持部へ転送する転送スイッチとを含み、前記水平走査部は、前記列信号保持回路の前記第２の保持部に保持された各列の信号が順次に前記出力アンプへ転送されるように、前記読み出し部における複数の前記列信号保持回路を行方向に走査し、前記複数の保持ブロックのそれぞれにおいて、前記列信号保持回路の前記第１の保持部に保持された信号が前記転送スイッチを介して前記第２の保持部へ転送される第１の動作が行われ、その後、前記列信号保持回路の前記第２の保持部に転送され保持された信号が前記水平走査部による走査に応じて前記出力アンプへ転送される第２の動作と、前記行選択部により次に選択された行における前記画素から出力された信号が前記列信号保持回路の前記第１の保持部へ読み出される第３の動作とが並行して行われ、前記複数の保持ブロックにおける異なる保持ブロックの間で前記第２の動作と前記第１の動作とが並行して行われることを特徴とする。
【００１０】
本発明の第２側面に係る撮像システムは、本発明の第１側面に係る撮像装置と、前記撮像装置の撮像面へ像を形成する光学系と、前記撮像装置から出力された信号を処理して画像データを生成する信号処理部とを備えたことを特徴とする。
【発明の効果】
【００１１】
本発明によれば、画素配列から出力アンプまでの総読み出し期間における水平ブランキング期間の長さを低減することができる。
【発明を実施するための最良の形態】
【００１２】
本発明の第１実施形態に係る撮像装置１００を、図１を用いて説明する。図１は、本発明の第１実施形態に係る撮像装置１００の構成を示す図である。
【００１３】
撮像装置１００は、画素配列ＰＡ、行選択部１０３、読み出し部１０５、水平走査部１０４、及び出力アンプ１０８を備える。
【００１４】
画素配列ＰＡでは、複数の画素Ａ１１〜Ｂ２４が行方向及び列方向に配列されている。図１では、説明の簡略化のために、４行４列の画素で画素配列が構成される場合が例示されている。
【００１５】
行選択部１０３は、画素配列ＰＡにおける行を選択する。行選択部１０３は、垂直走査回路（ＶＳＲ）１０２を含む。垂直走査回路１０２は、画素配列ＰＡの各行の画素に接続された行制御線ＲＬ１〜ＲＬ４を介して画素配列ＰＡを垂直方向（列方向）に走査してアクティブな選択制御信号を供給することにより、画素配列ＰＡにおける行を選択する。また、垂直走査回路１０２は、選択した行の画素から垂直出力線ＶＬ１〜ＶＬ４へ信号が出力されるように、選択した行の画素へアクティブな転送制御信号を供給する。ここで、垂直出力線ＶＬ１〜ＶＬ４は、画素配列ＰＡにおける各列の画素に接続されている。
【００１６】
読み出し部１０５は、行選択部１０３により選択された行の画素から垂直出力線ＶＬ１〜ＶＬ４に出力された信号を一時的に保持する。読み出し部１０５は、複数の保持ブロックＨＢ１，ＨＢ２を含む。複数の保持ブロックＨＢ１，ＨＢ２のそれぞれは、行選択部１０３により選択された行における１列の信号を一時的に保持する列信号保持回路を１以上含む。図１では、選択された行から出力された信号を保持する構成として、２つの保持ブロックが例示されている。各保持ブロックＨＢ１，ＨＢ２は、画素配列ＰＡにおける２列に対応した２つの列信号保持回路を含む（図３参照）。
【００１７】
具体的には、保持ブロックＨＢ１は、垂直出力線ＶＬ１，ＶＬ２を介して第１列及び第２列の画素と接続されている。保持ブロックＨＢ１は、列信号保持回路ＨＣ１と列信号保持回路ＨＣ２とを含む（図３参照）。列信号保持回路ＨＣ１は、行選択部１０３により選択された行における第１列の画素（Ａ１１，Ｂ１１，Ａ２１，Ｂ２１）から出力された信号を、垂直出力線ＶＬ１を介して受ける。列信号保持回路ＨＣ２は、行選択部１０３により選択された行における第２列の画素（Ａ１２，Ｂ１２，Ａ２２，Ｂ２２）から出力された信号を、垂直出力線ＶＬ２を介して受ける。
【００１８】
保持ブロックＨＢ２は、垂直出力線ＶＬ３，ＶＬ４を介して第３列及び第４列の画素と接続されている。保持ブロックＨＢ２は、列信号保持回路ＨＣ３と列信号保持回路ＨＣ４とを含む（図３参照）。列信号保持回路ＨＣ３は、行選択部１０３により選択された行における第３列の画素（Ａ１３，Ｂ１３，Ａ２３，Ｂ２３）から出力された信号を、垂直出力線ＶＬ３を介して受ける。列信号保持回路ＨＣ４は、行選択部１０３により選択された行における第４列の画素（Ａ１４，Ｂ１４，Ａ２４，Ｂ２４）から出力された信号を、垂直出力線ＶＬ４を介して受ける。
【００１９】
なお、図２では、２つの保持ブロックをそれぞれ画素配列の２列に対応して設けた例を示したが、選択された行から出力された信号を保持する構成として、３つ以上の保持ブロックが用いられても良い。
【００２０】
水平走査部１０４は、読み出し部１０５を水平方向（行方向）に走査する。すなわち、水平走査部１０４は、各列信号保持回路における後述する第２の保持部に保持された各列の信号が順次に出力アンプ１０８へ転送されるように、読み出し部１０５における複数の列信号保持回路ＨＣ１〜ＨＣ４を行方向に走査する。言い換えると、水平走査部１０４は、複数の保持ブロックＨＢ１，ＨＢ２を順次に選択するとともに複数の保持ブロックＨＢ１，ＨＢ２に保持された各列の信号を走査する。これにより、水平走査部１０４は、複数の保持ブロックＨＢ１，ＨＢ２に保持された各列（第１列〜第４列）の信号が順次に水平出力線１０６経由で出力アンプ１０８へ転送されるようにする。水平走査部１０４は、水平走査回路（ＨＳＲ）１０７を含む。水平走査回路１０７は、アクティブな水平転送信号（φＨ１〜φＨ４）を複数の保持ブロックＨＢ１，ＨＢ２における複数の列信号保持回路ＨＣ１〜ＨＣ４へ順次に供給する。図１に示す場合、水平走査回路１０７は、まず保持ブロックＨＢ１に含まれる列信号保持回路ＨＣ１，ＨＣ２を水平走査し、その後、保持ブロックＨＢ２に含まれる列信号保持回路ＨＣ３，ＨＣ４を水平走査する。
【００２１】
出力アンプ１０８は、水平出力線１０６を介して受けた信号に基づいて画像信号を生成して出力する。
【００２２】
次に、画素配列ＰＡにおける各画素Ａ１１〜Ｂ２４の構成を、図２を用いて説明する。図２は、第１実施形態に係る撮像装置１００における画素から水平出力線までの１列分の構成を簡略化した等価回路図である。以下では、画素Ａ１１の構成を例示的に説明するが、他の画素の構成も同様である。
【００２３】
画素Ａ１１は、図２に示すように、光電変換部１、転送部２、電荷電圧変換部３、リセット部６、出力部４、及び選択部５を含む。
【００２４】
光電変換部１は、光に応じた電荷を発生させて蓄積する。光電変換部１は、例えば、フォトダイオードである。
【００２５】
転送部２は、光電変換部１で発生した電荷を電荷電圧変換部３へ転送する。転送部２は、例えば、転送トランジスタであり、垂直走査回路１０２からアクティブな転送制御信号φＴＸがゲートに供給された際にオンすることにより、光電変換部１で発生した電荷を電荷電圧変換部３へ転送する。
【００２６】
電荷電圧変換部３は、転送された電荷を電圧に変換する。電荷電圧変換部３は、例えば、フローティングディフュージョンである。
【００２７】
リセット部６は、電荷電圧変換部３をリセットする。リセット部６は、例えば、リセットトランジスタであり、垂直走査回路１０２からアクティブなリセット制御信号φＰＲＥＳがゲートに供給された際にオンすることにより、電荷電圧変換部３をリセットする。
【００２８】
出力部４は、電荷電圧変換部３の電圧に応じた信号を出力する。出力部４は、例えば、増幅トランジスタであり、垂直出力線ＶＬ１を介して接続された定電流源７とともにソースフォロワ動作を行うことにより、電荷電圧変換部３の電圧に応じた信号を垂直出力線ＶＬ１へ出力する。出力部４は、電荷電圧変換部３がリセット部６によりリセットされた状態で、電荷電圧変換部３の電圧に応じたノイズ信号を垂直出力線ＶＬ１へ出力する。出力部４は、光電変換部１で発生した電荷が転送部２により電荷電圧変換部３へ転送された状態で、電荷電圧変換部３の電圧に応じた光信号を垂直出力線ＶＬ１へ出力する。
【００２９】
選択部５は、画素Ａ１１を選択状態／非選択状態にする。選択部５は、例えば、選択トランジスタであり、垂直走査回路１０２からアクティブな選択制御信号φＳＥＬがゲートに供給された際にオンすることにより、画素Ａ１１を選択状態にする。選択部５は、垂直走査回路１０２からノンアクティブな選択制御信号φＳＥＬがゲートに供給された際にオフすることにより、画素Ａ１１を非選択状態にする。
【００３０】
このような構成により、行選択部１０３により選択された行における各列の画素は、異なるタイミングでノイズ信号と光信号とを垂直出力線へ出力する。
【００３１】
次に、各保持ブロックにおける各列信号保持回路を、図２を用いて説明する。以下では、保持ブロックＨＢ１における列信号保持回路ＨＣ１を中心に説明する。保持ブロックＨＢ１における列信号保持回路ＨＣ２の構成も列信号保持回路ＨＣ１の構成と同様である。
【００３２】
保持ブロックＨＢ１における列信号保持回路ＨＣ１は、第１の保持部１０、転送スイッチ２１、第２の保持部３０、及びスイッチ４０を含む。
【００３３】
第１の保持部１０は、画素Ａ１１から出力された信号を垂直出力線ＶＬ１経由で受けて保持する。すなわち、第１の保持部１０には、画素Ａ１１から垂直出力線ＶＬ１経由で信号が読み出される。第１の保持部１０は、列アンプＡＭ、クランプ容量Ｃ０、帰還容量Ｃｆ、及びスイッチＣ０Ｒを含む。
【００３４】
列アンプＡＭの非反転入力端子には、参照電位Ｖｒｅｆを供給するための端子が接続されている。列アンプＡＭの反転入力端子には、クランプ容量Ｃ０を介して垂直出力線ＶＬ１が接続されている。また、列アンプＡＭの出力端子と反転入力端子とには、帰還容量Ｃｆ及びスイッチＣ０Ｒが並列に接続されている。
【００３５】
スイッチＣ０ＲがＯＮすると、帰還容量Ｃｆは両端の電圧がＶｒｅｆにリセットされる。帰還容量Ｃｆは、保持していた電荷が電源またはＧＮＤに排出され、リセット状態となる。その後、画素からノイズ信号が垂直信号線ＶＬに出力された後にスイッチＣ０ＲがＯＦＦすると、クランプ容量Ｃ０には画素から出力されたノイズ信号（ＶＮ）が入力され保持された状態となる。
【００３６】
次に、画素Ａ１１における転送部２がＯＮすると、光信号（ＶＳ＋ＶＮ）がクランプ容量Ｃ０へと入力される。このとき列アンプＡＭの出力端子には
Ｖｏｕｔ＝（ＶＳ＋ＶＮ−ＶＮ）＊（Ｃ０／Ｃｆ）＋Ｖｒｅｆ＋Ｖｏｆｆｓｅｔ・・・数式１
の信号が現れる。ここでＶｏｆｆｓｅｔは列アンプＡＭのオフセットノイズである。これにより、帰還容量Ｃｆには画素信号として、
Ｖｃｆ＝Ｖｏｕｔ−Ｖｒｅｆ
＝（ＶＳ＋ＶＮ−ＶＮ）＊（Ｃ０／Ｃｆ）＋Ｖｏｆｆｓｅｔ
＝ＶＳ＊（Ｃ０／Ｃｆ）＋Ｖｏｆｆｓｅｔ・・・数式２
が現れる。
【００３７】
数式２で表される通り、光信号にＣ０／Ｃｆのゲインがかかり、さらに列アンプＡＭのオフセットを加えた信号が保持される。このように、第１の保持部１０における帰還容量Ｃｆに光信号ＶＳが保持される。
【００３８】
転送スイッチ２１は、垂直走査回路１０２から第１の制御線２０３（図３参照）を介してアクティブな制御信号φＴｂ１を受けた際にオンすることにより、第１の保持部１０に保持された信号を第２の保持部３０へ転送する。
【００３９】
第２の保持部３０は、第１の保持部１０から転送スイッチ２１を介して転送された信号を保持する。
【００４０】
スイッチ４０は、水平走査回路１０７からアクティブな水平走査信号φＨ１を受けた際にオンすることにより、第２の保持部３０に保持された信号を水平出力線１０６経由で出力アンプ１０８へ転送する。
【００４１】
なお、保持ブロックＨＢ２における列信号保持回路ＨＣ３，ＨＣ４の構成は、保持ブロックＨＢ１における列信号保持回路ＨＣ１の構成における転送スイッチ２１を転送スイッチ２２に置き換えたものと同様である。転送スイッチ２２は、垂直走査回路１０２から第２の制御線２０４（図３参照）を介してアクティブな制御信号φＴｂ２を受けた際にオンすることにより、第１の保持部１０に保持された信号を第２の保持部３０へ転送する。
【００４２】
次に、複数の保持ブロックＨＢ１，ＨＢ２のレイアウト構成を、図３を用いて説明する。図３は、複数の保持ブロックＨＢ１，ＨＢ２のレイアウト構成を示す図であり、本発明の特徴を最もよく表している。
【００４３】
複数の保持ブロックＨＢ１，ＨＢ２は、行方向に配列されている。保持ブロックＨＢ１の各列信号保持回路ＨＣ１，ＨＣ２における転送スイッチ２１と保持ブロックＨＢ２の各列信号保持回路ＨＣ３，ＨＣ４における転送スイッチ２２とは、ゲートに接続された制御線が異なる。転送スイッチ２１のゲートには、第１の制御線２０３が接続され、第１の制御線２０３を介して垂直走査回路１０２から制御信号φＴｂ１を受ける。転送スイッチ２２のゲートには、第２の制御線２０４が接続され、第２の制御線２０４を介して垂直走査回路１０２から制御信号φＴｂ２を受ける。この構成により、転送スイッチ２１および転送スイッチ２２は独立にＯＮ／ＯＦＦが制御できる。これにより、複数の保持ブロックＨＢ１，ＨＢ２における異なる保持ブロックの間で転送スイッチ２１，２２は異なるタイミングでオンする。
【００４４】
次に、本発明の第１実施形態に係る撮像装置１００の動作を、図４を用いて説明する。図４は、本発明の第１実施形態に係る撮像装置１００の動作を示すタイミング図である。
【００４５】
時刻ｔ１の直前に、垂直走査回路１０２は、１行目の画素Ａ１１〜Ａ１４のリセット部６へアクティブなリセット制御信号φＰＲＥＳを供給して、１行目の画素Ａ１１〜Ａ１４の電荷電圧変換部３をリセットする。
【００４６】
時刻ｔ１〜ｔ４の期間は、水平ブランキング期間ＨＢＬＫである。
【００４７】
水平ブランキング期間ＨＢＬＫ内の時刻ｔ１〜ｔ２の期間に、垂直走査回路１０２は、１行目の画素Ａ１１〜Ａ１４の選択部５にアクティブな選択制御信号φＳＥＬを供給して１行目の画素Ａ１１〜Ａ１４を選択する。これにより、１行目の画素Ａ１１〜Ａ１４から垂直出力線ＶＬ１〜ＶＬ４へ出力されたノイズ信号が各保持ブロックＨＢ１，ＨＢ２の第１の保持部１０へ伝達され保持される。
【００４８】
水平ブランキング期間ＨＢＬＫ内の時刻ｔ２〜ｔ３の期間に、垂直走査回路１０２は、次の動作を行う。すなわち、１行目の画素Ａ１１〜Ａ１４から異なるタイミングで垂直出力線ＶＬ１〜ＶＬ４へ出力されたノイズ信号と光信号との差分信号を各保持ブロックＨＢ１、ＨＢ２の第１の保持部１０に保持させる動作を行う。この期間において、先述した動作（すなわち、ノイズ信号と光信号との差分信号を生成する動作）が第１の保持部１０で行われるので、第１の保持部１０に保持される信号は画素のノイズ信号が低減されたものとなる。
【００４９】
水平ブランキング期間ＨＢＬＫ内の時刻ｔ３〜ｔ４の期間に、垂直走査回路１０２は、保持ブロックＨＢ１の転送スイッチ２１のゲートへアクティブな制御信号φＴｂ１を供給する。これにより、保持ブロックＨＢ１において、第１の動作が行われる。第１の動作は、各列信号保持回路ＨＣ１，ＨＣ２の第１の保持部１０に保持された信号が転送スイッチ２１を介して第２の保持部３０へ転送される動作である。
【００５０】
時刻ｔ４〜ｔ１２の期間は、１行目の画素の信号に対する水平転送期間ＨＴ１である。水平転送期間ＨＴ１は、第１の期間ＨＴ１１及び第２の期間ＨＴ１２を含む。第１の期間ＨＴ１１は、保持ブロック（第１の保持ブロック）ＨＢ１において、第２の動作が行われる期間である。第２の動作は、各列信号保持回路ＨＣ１，ＨＣ２の第２の保持部３０に転送され保持された信号が、水平走査部１０４による走査に応じて、スイッチ４０及び水平出力線１０６経由で出力アンプ１０８へ転送される動作である。第２の期間ＨＴ１２は、第１の期間ＨＴ１１に続く期間であり、保持ブロック（第２の保持ブロック）ＨＢ２において第２の動作が行われる期間である。
【００５１】
具体的には、第１の期間ＨＴ１１において、水平転送信号φＨ１，φＨ２が順次にアクティブになり、保持ブロックＨＢ１の各列信号保持回路ＨＣ１，ＨＣ２における第２の保持部３０に保持された信号が順次に出力アンプ１０８へ転送される。第２の期間ＨＴ１２において、水平転送信号φＨ３，φＨ４が順次にアクティブになり、保持ブロックＨＢ２の各列信号保持回路ＨＣ３，ＨＣ４における第２の保持部３０に保持された信号が順次に出力アンプ１０８へ転送される。
【００５２】
一方、第１の期間ＨＴ１１内の時刻ｔ５〜ｔ６の期間に、垂直走査回路１０２は、保持ブロックＨＢ２の転送スイッチ２２のゲートへアクティブな制御信号φＴｂ２を供給する。これにより、保持ブロックＨＢ２の各列信号保持回路ＨＣ３，ＨＣ４において、第１の保持部１０に保持された信号が転送スイッチ２２を介して第２の保持部３０へ転送される第１の動作が行われる。
【００５３】
第１の期間ＨＴ１１内の時刻ｔ６〜ｔ７の期間に、垂直走査回路１０２は、２行目の画素Ｂ１１〜Ｂ１４のリセット部６へアクティブなリセット制御信号φＰＲＥＳを供給して、２行目の画素Ｂ１１〜Ｂ１４の電荷電圧変換部３をリセットする。
【００５４】
そのリセットが完了した後、垂直走査回路１０２は、２行目の画素Ｂ１１〜Ｂ１４の選択部５にアクティブな選択制御信号φＳＥＬを供給して２行目の画素Ｂ１１〜Ｂ１４を選択する。これにより、２行目の画素Ｂ１１〜Ｂ１４から垂直出力線ＶＬ１〜ＶＬ４へ出力されたノイズ信号が各保持ブロックＨＢ１，ＨＢ２の第１の保持部１０へ伝達され保持される。
【００５５】
第１の期間ＨＴ１１内の時刻ｔ７〜ｔ８の期間に、垂直走査回路１０２は、２行目の画素Ｂ１１〜Ｂ１４における転送部（転送トランジスタ）２のゲートへアクティブな転送制御信号φＴＸを供給する。これにより、各保持ブロックＨＢ１，ＨＢ２では、第３の動作が行われる。第３の動作は、２行目の画素Ｂ１１〜Ｂ１４から垂直出力線ＶＬ１〜ＶＬ４経由で光信号が第１の保持部１０へ読み出される動作である。各保持ブロックＨＢ１，ＨＢ２の第１の保持部１０は、光信号とノイズ信号との差分信号を生成して保持する。
【００５６】
すなわち、複数の保持ブロックにおける第２の動作が順次に行われる期間ＨＴ１において、複数の保持ブロックにおける第１の動作が完了した後、各保持ブロックにおいて第３の動作が行われる。
【００５７】
第２の期間ＨＴ１２内の時刻ｔ１０〜ｔ１１の期間に、垂直走査回路１０２は、保持ブロックＨＢ１の転送スイッチ２１のゲートへアクティブな制御信号φＴｂ１を供給する。これにより、保持ブロックＨＢ１の各列信号保持回路ＨＣ１，ＨＣ２において、第１の保持部１０に保持された信号が転送スイッチ２１を介して第２の保持部３０へ転送される第１の動作が行われる。
【００５８】
続いて、時刻ｔ１２にて１行目の画素の信号に対する水平転送期間ＨＴ１が終了すると、２行目の画素の信号に対する水平転送期間ＨＴ２が開始する。水平転送期間ＨＴ２は、第１の期間ＨＴ２１及び第２の期間ＨＴ２２を含み、水平転送期間ＨＴ１と同様の動作が行われる。
【００５９】
このように、保持ブロック（第１の保持ブロック）ＨＢ１は、第１の期間ＨＴ１１の前に、第１の動作（回路内の転送動作）を行い、保持ブロック（第２の保持ブロック）ＨＢ２は、第１の期間ＨＴ１１において、第１の動作を行う。また、第１の期間ＨＴ１１における複数の保持ブロックＨＢ１、ＨＢ２の第１の動作が完了した後に、各保持ブロックＨＢ１、ＨＢ２は、第３の動作を行う。そして、保持ブロック（第１の保持ブロック）ＨＢ１は、第１の期間ＨＴ１１において、第２の動作（水平転送動作）を行い、保持ブロック（第２の保持ブロック）ＨＢ２は、第２の期間ＨＴ１２において、第２の動作を行う。すなわち、複数の保持ブロックＨＢ１，ＨＢ２のそれぞれにおいて、第１の動作が行われ、その後、第２の動作と第３の動作とが並行して行われる。また、複数の保持ブロックＨＢ１，ＨＢ２における異なる保持ブロックの間で第２の動作と第１の動作とが並行して行われる。これにより、２行目以降の信号について信号出力のない期間（ブランキング期間）のない駆動が可能となり、画素配列の全行の画素の信号に対して１行分の水平ブランキング期間を設ければよいことになる。
【００６０】
この結果、画素配列から出力アンプまでの総読み出し期間における水平ブランキング期間の長さを低減することができる。具体的には、１行分の水平ブランキング期間の長さをｔ（ｓ）、画素配列における信号を読み出す行の数をｍ行とすると、１フレーム期間当たり、ｍ−１（行）×ｔ（ｓ）の読み出し時間の短縮効果が得られる。したがって、読み出し速度が向上し、単位時間あたりの撮像枚数が向上する。
【００６１】
なお、本実施形態においては、第１の保持部から第２の保持部への転送を、水平方向で２分割して駆動したが、図５に示すとおり、分割数（保持ブロックの数）を２ｎ（ｎ＞２）増やすこともできる。すなわち、読み出し部において、第１の保持部に保持された信号が転送スイッチを介して第２の保持部へ２ｎ回（ｎ＞２）に分割されて（φＴｂ１−１〜φＴｂ１−ｎ，φＴｂ２−１〜φＴｂ２−ｎ）転送される動作が行われてもよい。この場合には転送スイッチを駆動するための電流変動が低減できるので、消費電力の低減や、シェーディングの改善に寄与する。しかしながらその場合には、転送スイッチの制御線も複数本必要となる。分割数（２ｎ）は任意で、第１の保持部への信号転送期間、第１の保持部から第２の保持部への転送期間の和が、水平転送期間を超えなければ良い。また、第１の保持部から第２の保持部への転送については、水平転送期間中のどのタイミングで行ってもよく、少なくとも、第２の保持部群のうち、水平出力線への転送が終わった第２の保持部に対して、第１の保持部から転送が行われるタイミングであればよい。
【００６２】
また、第１の保持部１０は、クランプ容量Ｃ０と帰還容量Ｃｆとの比でゲインをかける構成としたが、帰還容量Ｃｆと並列に複数の容量、及び切り替えスイッチを備え、ゲイン可変な構造となっていてもよい。
【００６３】
次に、本発明の撮像装置を適用した撮像システムの一例を図６に示す。
【００６４】
撮像システム９０は、図６に示すように、主として、光学系、撮像装置１００及び信号処理部を備える。光学系は、主として、シャッター９１、レンズ９２及び絞り９３を備える。信号処理部は、主として、撮像信号処理回路９５、Ａ／Ｄ変換器９６、画像信号処理部９７、メモリ部８７、外部Ｉ／Ｆ部８９、タイミング発生部９８、全体制御・演算部９９、記録媒体８８及び記録媒体制御Ｉ／Ｆ部９４を備える。なお、信号処理部は、記録媒体８８を備えなくても良い。
【００６５】
シャッター９１は、光路上においてレンズ９２の手前に設けられ、露出を制御する。
【００６６】
レンズ９２は、入射した光を屈折させて、撮像装置１００の画素配列（撮像面）に被写体の像を形成する。
【００６７】
絞り９３は、光路上においてレンズ９２と撮像装置１００との間に設けられ、レンズ９２を通過後に撮像装置１００へ導かれる光の量を調節する。
【００６８】
撮像装置１００は、画素配列に形成された被写体の像を画像信号に変換する。撮像装置１００は、その画像信号を画素配列から読み出して出力する。
【００６９】
撮像信号処理回路９５は、撮像装置１００に接続されており、撮像装置１００から出力された画像信号を処理する。
【００７０】
Ａ／Ｄ変換器９６は、撮像信号処理回路９５に接続されており、撮像信号処理回路９５から出力された処理後の画像信号（アナログ信号）を画像信号（デジタル信号）へ変換する。
【００７１】
画像信号処理部９７は、Ａ／Ｄ変換器９６に接続されており、Ａ／Ｄ変換器９６から出力された画像信号（デジタル信号）に各種の補正等の演算処理を行い、画像データを生成する。この画像データは、メモリ部８７、外部Ｉ／Ｆ部８９、全体制御・演算部９９及び記録媒体制御Ｉ／Ｆ部９４などへ供給される。
【００７２】
メモリ部８７は、画像信号処理部９７に接続されており、画像信号処理部９７から出力された画像データを記憶する。
【００７３】
外部Ｉ／Ｆ部８９は、画像信号処理部９７に接続されている。これにより、画像信号処理部９７から出力された画像データを、外部Ｉ／Ｆ部８９を介して外部の機器（パソコン等）へ転送する。
【００７４】
タイミング発生部９８は、撮像装置１００、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７に接続されている。これにより、撮像装置１００、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７へタイミング信号を供給する。そして、撮像装置１００、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７がタイミング信号に同期して動作する。
【００７５】
全体制御・演算部９９は、タイミング発生部９８、画像信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４に接続されており、タイミング発生部９８、画像信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４を全体的に制御する。
【００７６】
記録媒体８８は、記録媒体制御Ｉ／Ｆ部９４に取り外し可能に接続されている。これにより、画像信号処理部９７から出力された画像データを、記録媒体制御Ｉ／Ｆ部９４を介して記録媒体８８へ記録する。
【００７７】
以上の構成により、撮像装置１００において良好な画像信号が得られれば、良好な画像（画像データ）を得ることができる。
【００７８】
次に、本発明の第２実施形態に係る撮像装置２００を、図７を用いて説明する。図７は、本発明の第２実施形態に係る撮像装置２００の構成を示す図である。以下では、第１実施形態と異なる点を中心に説明する。
【００７９】
撮像装置２００は、読み出し部２０５を備える。読み出し部２０５は、複数の保持ブロックＨＢ２０１，ＨＢ２０２を含む。複数の保持ブロックＨＢ２０１，ＨＢ２０２と出力アンプ１０８とは、光信号用の水平出力線２０６Ｓ及びノイズ信号用の水平出力線２０６Ｎで接続されている。
【００８０】
各保持ブロックＨＢ２０１，ＨＢ２０２における各列信号保持回路ＨＣ２０１〜ＨＣ２０４は、図８に示すように、その構成が第１実施形態と異なる。図８は、第２実施形態に係る撮像装置２００における画素から水平出力線までの１列分の構成を簡略化した等価回路図である。
【００８１】
保持ブロックＨＢ２０１における列信号保持回路ＨＣ２０１は、スイッチ群２５０、第１の保持部２１０、増幅器群２６０、転送スイッチ群２２１、第２の保持部２３０、及びスイッチ群２４０を含む。
【００８２】
スイッチ群２５０は、スイッチ２５０Ｎ及びスイッチ２５０Ｓを含む。第１の保持部２１０は、第１のノイズ信号保持部Ｃｔｎ１及び第１の光信号保持部Ｃｔｓ１を含む。増幅器群２６０は、ノイズ信号用のバッファアンプＡＭＮ及び光信号用のバッファアンプＡＭＳを含む。転送スイッチ群２２１は、ノイズ信号転送スイッチ２２１Ｎ及び光信号転送スイッチ２２１Ｓを含む。第２の保持部２３０は、第２のノイズ信号保持部Ｃｔｎ２及び第２の光信号保持部Ｃｔｓ２を含む。スイッチ群２４０は、スイッチ２４０Ｎ及びスイッチ２４０Ｓを含む。
【００８３】
図９は、各保持ブロックにおける列信号保持回路の動作を示すタイミング図である。ここでは、保持ブロックＨＢ２０１における列信号保持回路ＨＣ２０１の動作を例示的に説明する。
【００８４】
時刻ｔ３１に、垂直走査回路１０２は、アクティブな制御信号φＴｎａをスイッチ２５０Ｎへ供給する。スイッチ２５０Ｎは、オンすることにより、画素Ａ１１から垂直出力線ＶＬ１へ出力されたノイズ信号を第１のノイズ信号保持部Ｃｔｎ１へ転送する。これにより、第１のノイズ信号保持部Ｃｔｎ１は、画素Ａ１１から出力されたノイズ信号を保持する。
【００８５】
時刻ｔ３２に、垂直走査回路１０２は、アクティブな制御信号φＴｓａをスイッチ２５０Ｎへ供給する。スイッチ２５０Ｓは、オンする。
【００８６】
時刻ｔ３３に、垂直走査回路１０２は、アクティブな転送制御信号φＴＸを画素Ａ１１の転送部２へ供給する。これにより、画素Ａ１１から垂直出力線ＶＬ１へ出力された光信号が第１の光信号保持部Ｃｔｓ１へ転送される。これにより、第１の光信号保持部Ｃｔｓ１は、画素Ａ１１から出力された光信号を保持する。
【００８７】
時刻ｔ３４に、垂直走査回路１０２は、アクティブな制御信号φＴｎｂ１をノイズ信号転送スイッチ２２１Ｎへ供給する。これにより、ノイズ信号用のバッファアンプＡＭＮは、第１のノイズ信号保持部Ｃｔｎ１に保持されたノイズ信号を増幅してノイズ信号転送スイッチ２２１Ｎへ伝達する。ノイズ信号転送スイッチ２２１Ｎは、オンすることにより、伝達されたノイズ信号を第２のノイズ信号保持部Ｃｔｎ２へ転送する。第２のノイズ信号保持部Ｃｔｎ２は、第１のノイズ信号保持部Ｃｔｎ１から転送されたノイズ信号を保持する。
【００８８】
一方、垂直走査回路１０２は、アクティブな制御信号φＴｓｂ１を光信号転送スイッチ２２１Ｓへも供給する。これにより、光信号用のバッファアンプＡＭＳは、第１の光信号保持部Ｃｔｓ１に保持された光信号を増幅して光信号転送スイッチ２２１Ｓへ伝達する。光信号転送スイッチ２２１Ｓは、オンすることにより、伝達された光信号を第２の光信号保持部Ｃｔｓ２へ転送する。第２の光信号保持部Ｃｔｓ２は、第１の光信号保持部Ｃｔｓ１から転送された光信号を保持する。
【００８９】
時刻ｔ３５に、水平走査回路１０７は、アクティブな水平転送信号φＨ１をスイッチ２４０Ｎ及びスイッチ２４０Ｓへ供給する。スイッチ２４０Ｎは、オンすることにより、第２のノイズ信号保持部Ｃｔｎ２に保持されたノイズ信号を水平出力線２０６Ｎ経由で出力アンプ１０８へ転送する。スイッチ２４０Ｓは、オンすることにより、第２の光信号保持部Ｃｔｓ２に保持された光信号を水平出力線２０６Ｓ経由で出力アンプ１０８へ転送する。出力アンプ１０８は、第２のノイズ信号保持部Ｃｔｎ２から転送されたノイズ信号と第２の光信号保持部Ｃｔｓ２から転送された光信号との差分をとることにより、画像信号を生成して出力する。
【００９０】
また、複数の保持ブロックＨＢ２０１，ＨＢ２０２のレイアウト構成が、図１０に示すように、次の点で第１実施形態と異なる。図１０は、複数の保持ブロックＨＢ２０１，ＨＢ２０２のレイアウト構成を示す図である。
【００９１】
保持ブロックＨＢ２０１におけるノイズ信号転送スイッチ２２１Ｎ，光信号転送スイッチ２２１Ｓと保持ブロックＨＢ２０２におけるノイズ信号転送スイッチ２２２Ｎ，光信号転送スイッチ２２２Ｓとは、ゲートに接続された制御線が異なる。ノイズ信号転送スイッチ２２１Ｎ，光信号転送スイッチ２２１Ｓのゲートには、第１の制御線２０３が接続され、第１の制御線２０３を介して垂直走査回路１０２から制御信号φＴｎｂ１，φＴｓｂ１をそれぞれ受ける。ノイズ信号転送スイッチ２２２Ｎ，光信号転送スイッチ２２２Ｓのゲートには、第２の制御線２０４が接続され、第２の制御線２０４を介して垂直走査回路１０２から制御信号φＴｎｂ２，φＴｓｂ２をそれぞれ受ける。
【００９２】
図１１は、本発明の第２実施形態に係る撮像装置２００の動作を示すタイミング図である。第１実施形態に係るタイミングと異なる点を中心に説明する。
【００９３】
水平ブランキング期間ＨＢＬＫでは、制御信号φＴｎａがアクティブになっている期間に、次の動作が行われる。１行目の画素Ａ１１〜Ａ１４から出力されたノイズ信号が各保持ブロックの各列信号保持回路における第１のノイズ信号保持部Ｃｔｎ１に転送され保持される。その後、制御信号φＴｓａがアクティブになっている期間に、１行目の画素Ａ１１〜Ａ１４から出力された光信号が各保持ブロックの各列信号保持回路における第１の光信号保持部Ｃｔｓ１に転送され保持される。
【００９４】
１行目の画素の信号に対する水平転送期間ＨＴ１では、次の動作が行われる。制御信号φＴｎａがアクティブになっている期間に、２行目の画素Ｂ１１〜Ｂ１４から出力されたノイズ信号が各保持ブロックの各列信号保持回路における第１のノイズ信号保持部Ｃｔｎ１に転送され保持される。その後、制御信号φＴｓａがアクティブになっている期間に、２行目の画素Ｂ１１〜Ｂ１４から出力された光信号が各保持ブロックの各列信号保持回路における第１の光信号保持部Ｃｔｓ１に転送され保持される。
【００９５】
なお、第１の保持部と第２の保持部との接続に関しては回路形式を限定しない、ゲインをかける構成でもよく、またはボルテージフォロワやソースフォロワ等の回路形式でもよい。
【００９６】
次に、本発明の第３実施形態に係る撮像装置３００を説明する。以下では、第２実施形態と異なる点を中心に説明する。
【００９７】
撮像装置３００は、読み出し部３０５を備える。読み出し部３０５は、複数の保持ブロックＨＢ３０１，ＨＢ３０２を含む。各保持ブロックＨＢ３０１，ＨＢ３０２における各列信号保持回路ＨＣ３０１〜ＨＣ３０４は、図１２に示すように、その構成が第２実施形態と異なる。図１２は、第３実施形態に係る撮像装置３００における画素から水平出力線までの１列分の構成を簡略化した等価回路図である。
【００９８】
保持ブロックＨＢ３０１における列信号保持回路ＨＣ３０１は、増幅器３６０、転送スイッチ群３２１を含む。
【００９９】
増幅器３６０は、ノイズ信号と光信号とに共通に用いられるバッファアンプＡＭＮＳを含む。転送スイッチ群３２１は、ノイズ信号転送スイッチ３２１Ｎ，３２３Ｎ及び光信号転送スイッチ３２１Ｓ，３２３Ｓを含む。
【０１００】
図１３は、各保持ブロックにおける列信号保持回路の動作を示すタイミング図である。ここでは、保持ブロックＨＢ３０１における列信号保持回路ＨＣ３０１の動作を例示的に説明する。第２実施形態に係るタイミングと異なる点を中心に説明する。
【０１０１】
時刻ｔ４４に、垂直走査回路１０２は、アクティブな制御信号φＴｎｂ１をノイズ信号転送スイッチ３２３Ｎ，３２１Ｎへ供給する。これにより、ノイズ信号転送スイッチ３２３Ｎは、オンすることにより、第１のノイズ信号保持部Ｃｔｎ１に保持されたノイズ信号をバッファアンプＡＭＮＳへ転送する。バッファアンプＡＭＮＳは、転送されたノイズ信号を増幅してノイズ信号転送スイッチ３２１Ｎへ伝達する。ノイズ信号転送スイッチ３２１Ｎは、オンすることにより、伝達されたノイズ信号を第２のノイズ信号保持部Ｃｔｎ２へ転送する。第２のノイズ信号保持部Ｃｔｎ２は、第１のノイズ信号保持部Ｃｔｎ１から転送されたノイズ信号を保持する。
【０１０２】
時刻ｔ４６に、垂直走査回路１０２は、アクティブな制御信号φＴｓｂ１を光信号転送スイッチ３２３Ｓ，３２１Ｓへ供給する。これにより、光信号転送スイッチ３２３Ｓは、オンすることにより、第１の光信号保持部Ｃｔｓ１に保持された光信号をバッファアンプＡＭＮＳへ転送する。バッファアンプＡＭＮＳは、転送された光信号を増幅して光信号転送スイッチ３２１Ｓへ伝達する。光信号転送スイッチ３２１Ｓは、オンすることにより、伝達された光信号を第２の光信号保持部Ｃｔｓ２へ転送する。第２の光信号保持部Ｃｔｓ２は、第１の光信号保持部Ｃｔｓ１から転送された光信号を保持する。
【０１０３】
また、複数の保持ブロックＨＢ３０１，ＨＢ３０２のレイアウト構成が、図１４に示すように、次の点で第２実施形態と異なる。図１４は、複数の保持ブロックＨＢ３０１，ＨＢ３０２のレイアウト構成を示す図である。
【０１０４】
保持ブロックＨＢ３０１におけるノイズ信号転送スイッチ３２１Ｎ，３２３Ｎと光信号転送スイッチ３２１Ｓ，３２３Ｓとは、ゲートに接続された制御線が異なる。ノイズ信号転送スイッチ３２１Ｎ，３２３Ｎのゲートには、第１の制御線２０５が接続され、第１の制御線２０５を介して垂直走査回路１０２から制御信号φＴｎｂ１を受ける。光信号転送スイッチ３２１Ｓ，３２３Ｓのゲートには、第２の制御線２０６が接続され、第２の制御線２０６を介して垂直走査回路１０２から制御信号φＴｓｂ１を受ける。
【０１０５】
同様に、保持ブロックＨＢ３０２におけるノイズ信号転送スイッチ３２２Ｎ，３２４Ｎと光信号転送スイッチ３２２Ｓ，３２４Ｓとは、ゲートに接続された制御線が異なる。ノイズ信号転送スイッチ３２２Ｎ，３２４Ｎのゲートには、第３の制御線２０７が接続され、第３の制御線２０７を介して垂直走査回路１０２から制御信号φＴｎｂ２を受ける。光信号転送スイッチ３２２Ｓ，３２４Ｓのゲートには、第４の制御線２０８が接続され、第４の制御線２０８を介して垂直走査回路１０２から制御信号φＴｓｂ２を受ける。
【０１０６】
このような構成により、各保持ブロック内におけるノイズ信号転送スイッチと光信号転送スイッチとをそれぞれ別々に駆動する点で第２実施形態と異なる。
【０１０７】
また、本発明の第３実施形態に係る撮像装置３００の動作が、図１５に示すように、次の点で第２実施形態と異なる。図１５は、本発明の第３実施形態に係る撮像装置３００の動作を示すタイミング図である。
【０１０８】
水平ブランキング期間ＨＢＬＫでは、制御信号φＴｎｂ１がアクティブになっている期間に、次の動作が行われる。保持ブロックＨＢ１の第１のノイズ信号保持部Ｃｔｎ１に保持されたノイズ信号がバッファアンプＡＭＮＳ経由で第２のノイズ信号保持部Ｃｔｎ２に転送され保持される。その後、制御信号φＴｓｂ１がアクティブになっている期間に、保持ブロックＨＢ１の第１の光信号保持部Ｃｔｓ１に保持された光信号がバッファアンプＡＭＮＳ経由で第２の光信号保持部Ｃｔｓ２に転送され保持される。
【０１０９】
第１の期間ＨＴ１１では、制御信号φＴｎｂ２がアクティブになっている期間に、保持ブロックＨＢ２の第１のノイズ信号保持部Ｃｔｎ１に保持されたノイズ信号がバッファアンプＡＭＮＳ経由で第２のノイズ信号保持部Ｃｔｎ２に転送され保持される。その後、制御信号φＴｓｂ２がアクティブになっている期間に、保持ブロックＨＢ２の第１の光信号保持部Ｃｔｓ１に保持された光信号がバッファアンプＡＭＮＳ経由で第２の光信号保持部Ｃｔｓ２に転送され保持される。
【０１１０】
第２実施形態の構成（図８参照）では、出力アンプ１０８が、バッファアンプＡＭＮのオフセットを含むノイズ信号とバッファアンプＡＭＳのオフセットを含む光信号との差分をとることにより、画像信号を生成して出力している。これにより、出力アンプ１０８から出力される画像信号には、バッファアンプＡＭＮのオフセットとバッファアンプＡＭＳのオフセットとの差分が残存する可能性がある。
【０１１１】
それに対して、本実施形態の構成（図１２参照）では、出力アンプ１０８が、バッファアンプＡＭＮＳのオフセットを含むノイズ信号とバッファアンプＡＭＮＳのオフセットを含む光信号との差分をとることにより、画像信号を生成して出力している。これにより、バッファアンプＡＭＮＳのオフセットが除去された画像信号を生成して出力することができる。
【０１１２】
次に、本発明の第４実施形態に係る撮像装置４００を説明する。以下では、第３実施形態と異なる点を中心に説明する。
【０１１３】
撮像装置４００は、複数の保持ブロックＨＢ４０１，ＨＢ４０２を備える。各保持ブロックＨＢ４０１，ＨＢ４０２における各列信号保持回路ＨＣ４０１〜ＨＣ４０４は、図１６に示すように、その構成が第３実施形態と異なる。図１６は、第４実施形態に係る撮像装置４００における画素から水平出力線までの１列分の構成を簡略化した等価回路図である。
【０１１４】
保持ブロックＨＢ４０１における列信号保持回路ＨＣ４０１は、信号増幅部４７０を含む。
【０１１５】
信号増幅部４７０は、列アンプＡＭ、クランプ容量Ｃ０、帰還容量Ｃｆ、及びスイッチＣ０Ｒを含む。
【０１１６】
列アンプＡＭの非反転入力端子には、参照電位Ｖｒｅｆを供給するための端子が接続されている。列アンプＡＭの反転入力端子には、クランプ容量Ｃ０を介して垂直出力線ＶＬ１が接続されている。また、列アンプＡＭの出力端子と反転入力端子とには、帰還容量Ｃｆ及びスイッチＣ０Ｒが並列に接続されている。
【０１１７】
本構成によれば、画素からの垂直出力線ＶＬ１と第１の保持部２１０との間に設けられた信号増幅部４７０により、信号の増幅が可能である。すなわち、列アンプＡＭの出力端子には上記の数式１の信号が現れる。これにより、帰還容量Ｃｆには画素信号として、上記の数式２の信号が現れる。数式２で表される通り、光信号にＣ０／（Ｃｆ）のゲインがかかり、さらに列アンプＡＭのオフセットを加えた信号が信号増幅部４７０から第１の保持部２１０へ出力される。
【０１１８】
なお、本実施形態において、第１の保持部１０は容量Ｃ０とＣｆでゲインをかける構成としたが、容量Ｃｆと並列に複数の容量、及び切り替えスイッチを備え、ゲイン可変な構造となっていてもよい。
【図面の簡単な説明】
【０１１９】
【図１】本発明の第１実施形態に係る撮像装置１００の構成を示す図。
【図２】本発明の第１実施形態に係る撮像装置１００における画素から水平出力線までの１列分の構成を簡略化した等価回路図。
【図３】複数の保持ブロックＨＢ１，ＨＢ２のレイアウト構成を示す図。
【図４】本発明の第１実施形態に係る撮像装置１００の動作を示すタイミング図。
【図５】本発明の第１実施形態の変形例に係る撮像装置１００の動作を示すタイミング図。
【図６】第１実施形態に係る撮像装置を適用した撮像システムの構成図。
【図７】本発明の第２実施形態に係る撮像装置２００の構成を示す図。
【図８】本発明の第２実施形態に係る撮像装置２００における画素から水平出力線までの１列分の構成を簡略化した等価回路図。
【図９】各保持ブロックにおける列信号保持回路の動作を示すタイミング図。
【図１０】複数の保持ブロックＨＢ２０１，ＨＢ２０２のレイアウト構成を示す図。
【図１１】本発明の第２実施形態に係る撮像装置２００の動作を示すタイミング図。
【図１２】本発明の第３実施形態に係る撮像装置３００における画素から水平出力線までの１列分の構成を簡略化した等価回路図。
【図１３】各保持ブロックにおける列信号保持回路の動作を示すタイミング図。
【図１４】複数の保持ブロックＨＢ３０１，ＨＢ３０２のレイアウト構成を示す図。
【図１５】本発明の第３実施形態に係る撮像装置３００の動作を示すタイミング図。
【図１６】本発明の第４実施形態に係る撮像装置４００における画素から水平出力線までの１列分の構成を簡略化した等価回路図。
【符号の説明】
【０１２０】
１００、２００、３００、４００  撮像装置
【図１】
2010068476.tif 000003
【図２】
2010068476.tif 000004
【図３】
2010068476.tif 000005
【図４】
2010068476.tif 000006
【図５】
2010068476.tif 000007
【図６】
2010068476.tif 000008
【図７】
2010068476.tif 000009
【図８】
2010068476.tif 000010
【図９】
2010068476.tif 000011
【図１０】
2010068476.tif 000012
【図１１】
2010068476.tif 000013
【図１２】
2010068476.tif 000014
【図１３】
2010068476.tif 000015
【図１４】
2010068476.tif 000016
【図１５】
2010068476.tif 000017
【図１６】
2010068476.tif 000018