(57)【要約】【課題】データパターンの依存性を低減しつつ、消費電力の増加を抑制する。【解決手段】スケルチ回路は、差動信号Ｖｉｎの振幅に比例した第１の信号Ｖｓｉｇを生成する第１の整流回路１０と、差動信号を一定の振幅の第２の信号に変換する振幅制限回路２０と、第２の信号の振幅に比例した第３の信号Ｖｒｅｆを生成する第２の整流回路３０と、第１の信号と第３の信号とを比較する比較器５０とを具備する。【選択図】      図１
2010166320.tif 000002
【特許請求の範囲】
【請求項１】
差動信号の振幅に比例した第１の信号を生成する第１の整流回路と、
前記差動信号を一定の振幅の第２の信号に変換する振幅制限回路と、
前記第２の信号の振幅に比例した第３の信号を生成する第２の整流回路と、
前記第１の信号と前記第３の信号とを比較する第１の比較器と
を具備することを特徴とするスケルチ回路。
【請求項２】
前記第２の信号又は前記第３の信号に対して前記差動信号の振幅に依存しない電圧を加算又は減算して参照電圧を生成する加減算回路をさらに具備することを特徴とする請求項１に記載のスケルチ回路。
【請求項３】
前記第３の信号の遅延に対して前記第１の信号のタイミング調整を行うバッファをさらに具備することを特徴とする請求項１に記載のスケルチ回路。
【請求項４】
前記差動信号に対して同相除去を行うプリアンプをさらに具備することを特徴とする請求項１に記載のスケルチ回路。
【請求項５】
前記第１及び第２の整流回路と前記振幅制限回路と前記第１の比較器とを有する第１のスケルチ回路と、
第３の整流回路と第２の比較器とを有し、前記第３の整流回路は前記差動信号の振幅に比例した第４の信号を生成し、前記第２の比較器は前記第４の信号と一定の参照信号とを比較する第２のスケルチ回路と、
前記第１及び第２のスケルチ回路の出力信号が入力されるＡＮＤ回路と
を具備することを特徴とする請求項１に記載のスケルチ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号の周波数に応じた参照電圧を生成するスケルチ（Squelch）回路に関する。
【背景技術】
【０００２】
スケルチ回路は、高速インターフェースの受信回路等に用いられ、受信回路に信号が入力されているか否かを検出する回路である。一般に、スケルチ回路は、インターフェースのそれぞれの仕様で入力電圧振幅の閾値電圧範囲がある範囲に定められている。このとき、データパターンが高速な場合(例えば、010101・・・)も、低速な場合(例えば、0000011111・・・)も、仕様で定められた閾値電圧範囲に収める必要があるため、閾値電圧がデータパターンに依存すると、仕様を満たすのが難しくなる。
【０００３】
振幅の大きさを検知するために、スケルチ回路の構成として整流回路と比較器とを備えているものがある。ここで、全波整流回路は入力信号を全波整流して振幅に応じた電圧を生成し、比較器は全波整流回路で生成された電圧Ｖｓｉｇと参照電圧Ｖｒｅｆを比較する。その結果、電圧Ｖｓｉｇが参照電圧Ｖｒｅｆよりも低い場合は無信号とみなし、電圧Ｖｓｉｇが参照電圧Ｖｒｅｆよりも高い場合は有効な信号が入力された状態とみなす。
【０００４】
このようなスケルチ回路における閾値電圧は、入力信号のデータパターンに依存する。つまり、信号の立ち上がり、立ち下がり時間によるデータ密度の減少や全波整流回路の低域通過特性により、入力信号は同じ振幅でも周波数が高いほど小さな振幅の信号のように見えてしまう。従って、データパターンにより、スケルチ回路の閾値が変わってしまう。
【０００５】
そこで、信号の立ち上がり、立ち下がり時間によるデータ密度の減少や全波整流回路の低域通過特性を打ち消すように、高域の信号成分を強めてから、全波整流回路に信号を入力する方法がある。しかし、この場合、信号の高速化に伴って消費電力が増加してしまう。また、低電源電圧の下でピーキング回路を実現することは難しい。
【０００６】
以上のように、従来のスケルチ回路では、データパターンの依存性を低減しつつ、消費電力の増加を抑制することが困難であった。
【０００７】
尚、この出願の発明に関連する先行技術文献情報としては、以下の特許文献１及び特許文献２がある。特許文献１の構成では、データパターン依存を減少させているが、問題点として、データパターンの検出にＣＤＲ(Clock and Data Recovery)回路を用いており、消費電力が高くなることがある。特許文献２の構成では、参照電圧Ｖｒｅｆが一定であるため、パターン依存性の減少のためにはピーキング回路が必須となり、消費電力が高くなる問題点がある。
【特許文献１】特開２００８−１４８０４０号公報
【特許文献２】特開２００８−１１３１９６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、データパターンの依存性を低減しつつ、消費電力の増大を抑制することが可能なスケルチ回路を提供する。
【課題を解決するための手段】
【０００９】
本発明の一態様によるスケルチ回路は、差動信号の振幅に比例した第１の信号を生成する第１の整流回路と、前記差動信号を一定の振幅の第２の信号に変換する振幅制限回路と、前記第２の信号の振幅に比例した第３の信号を生成する第２の整流回路と、前記第１の信号と前記第３の信号とを比較する第１の比較器とを具備する。
【発明の効果】
【００１０】
本発明によれば、データパターンの依存性を低減しつつ、消費電力の増大を抑制することが可能なスケルチ回路を提供できる。
【発明を実施するための最良の形態】
【００１１】
本発明の実施の形態を以下に図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
【００１２】
［１］スケルチ回路の概要
図１及び図２を用いて、本発明の一実施形態に係るスケルチ回路の概略的な構成について説明する。尚、本実施形態のスケルチ回路は、例えば、PCI-express、Serial-ATA、HDMIなどの高速インターフェースの受信回路に用いられる。
【００１３】
図１に示すように、本実施形態に係るスケルチ回路１は、全波整流回路１０、３０、振幅制限回路２０、比較器５０を備えている。ここで、ＰとＮは外部端子に接続され、有信号時には差動の信号が入力され、無信号時には等しい電圧となる。全波整流回路３０と振幅制限回路２０とで参照電圧生成回路４０が構成されている。尚、全波整流回路１０、３０は、半波整流回路であってもよい。
【００１４】
全波整流回路１０は、スケルチ回路１に入力された差動信号Ｖｉｎを全波整流することで、差動信号Ｖｉｎの振幅に比例した電圧Ｖｓｉｇ、または電流を生成する。
【００１５】
振幅制限回路２０は、差動信号Ｖｉｎを一定の振幅の信号Ｖｌｉｍに変換する。ここで、図２に示すように、入力が微小振幅な場合は、一定の振幅信号Ｖｌｉｍになるとは限らないが、仕様で定められた振幅にある程度近い入力振幅の場合は、一定の振幅信号Ｖｌｉｍに変換される。尚、実際には振幅制限回路２０の利得が有限なため、線形に増幅する範囲Ｘが存在するが、スケルチ回路１の閾値電圧とこの電圧範囲Ｘは大きく差があり、閾値電圧への影響はない。
【００１６】
全波整流回路３０は、振幅制限回路２０の出力信号Ｖｌｉｍを全波整流することで、信号Ｖｌｉｍの振幅に比例した直流の参照電圧Ｖｒｅｆを生成する。つまり、参照電圧生成回路４０により、入力信号Ｖｉｎから参照電圧Ｖｒｅｆが生成される。
【００１７】
比較器５０は、正入力端子に電圧Ｖｓｉｇが入力され、負入力端子に参照電圧Ｖｒｅｆが入力される。比較器５０は、電圧Ｖｓｉｇを参照電圧Ｖｒｅｆと比較し、ＣＭＯＳレベルで信号ＳＩＧＤＥＴを出力する。この信号ＳＩＧＤＥＴは、電圧Ｖｓｉｇが参照電圧Ｖｒｅｆ未満であれば、“Ｌ”レベルを出力し、電圧Ｖｓｉｇが参照電圧Ｖｒｅｆ以上であれば、“Ｈ”レベルを出力する。
【００１８】
［２］データパターン依存の低減手法
図３（ａ）及び（ｂ）、図４を用いて、本実施形態に係るデータパターン依存の低減手法について説明する。
【００１９】
図３（ａ）に示すように、従来のスケルチ回路では、入力信号が低速なパターンの場合も高速なパターンの場合も、閾値設定電圧Ｖｒｅｆは一定に設定されていた。信号の立ち上がり、立ち下がり時間や全波整流回路の低域通過特性によるデータ密度の減少により、入力信号は同じ振幅でも周波数が高いほど小さな振幅の信号と見えてしまう。このため、入力信号が同じ振幅であっても、低速なパターンと高速なパターンとで閾値Ａ、Ｂが異なり、スケルチ回路の閾値電圧の変動を招いていた。
【００２０】
これに対し、図３（ｂ）及び図４に示すように、本実施形態のスケルチ回路では、低速なパターンに対する閾値設定電圧Ｖｒｅｆ１と高速なパターンに対する閾値設定電圧Ｖｒｅｆ２とを異なる値に設定する。具体的には、高速なパターンの場合、低速なパターンの場合よりも閾値電圧を下げる。これにより、スケルチ回路の入力信号が同じ振幅の場合には、低速なパターンも高速なパターンも閾値Ａ、Ｂが同じになり、仕様に対してのマージンを増やすことができる。
【００２１】
このように、本実施形態のスケルチ回路はピーキング技術を使わず、図１の参照電圧生成回路４０によりデータパターンの周波数に応じて閾値設定電圧を調整することで、データパターン依存の低減を図る。
【００２２】
［３］スケルチ回路の構成例
［３−１］構成例１
図５を用いて、本実施形態に係るスケルチ回路の構成例１について説明する。構成例１では、参照電圧生成回路４０の振幅制限回路２０の具体的な構成を示している。
【００２３】
図５に示すように、参照電圧生成回路４０の振幅制限回路２０は、複数段からなる差動増幅回路で構成される。具体的には、増幅回路は、例えば、トランジスタ２１、２２、抵抗２３、２４、定電流源２５で構成される。トランジスタ２１において、電流経路の一端子は抵抗２３に接続され、電流経路の他端子は定電流源２５に接続され、ゲート端子には差動信号Ｖｉｎの一方の信号Ｐが入力される。トランジスタ２２において、電流経路の一端子は抵抗２４に接続され、電流経路の他端子は定電流源２５に接続され、ゲート端子には差動信号Ｖｉｎの他方の信号Ｎが入力される。定電流源２５は接地端子に接続され、抵抗２３、２４は電源端子に接続される。
【００２４】
このような振幅制限回路２０において、抵抗２３、２４の抵抗値はＲＬとし、定電流源２５の電流値はＩＢとする。この場合、振幅制限回路２０から出力された信号Ｖｌｉｍの振幅は、２ＲＬ×ＩＢとなる。ここで、図２のように、入力信号Ｖｉｎが微小振幅な場合は、一定の振幅２ＲＬ×ＩＢより小さいが、仕様で定められた振幅の下限に近い入力振幅以上であれば、振幅Ｖｌｉｍに変換される。そして、差動信号Ｖｉｎの振幅が２ＲＬ×ＩＢ未満の場合、比較器５０の出力信号ＳＩＧＤＥＴは“Ｌ”レベルとなり、差動信号Ｖｉｎの振幅が２ＲＬ×ＩＢ以上の場合、比較器５０の出力信号ＳＩＧＤＥＴは“Ｈ”レベルとなり、つまり２ＲＬ×ＩＢがスケルチ回路１の閾値電圧となる。
【００２５】
上述した構成例１によれば、振幅制限回路２０により、入力信号Ｖｉｎの振幅に依存しない一定の振幅２ＲＬ×ＩＢからなる信号を生成し、全波整流回路３０により、振幅制限回路２０の出力信号を全波整流して参照電圧Ｖｒｅｆを生成している。ここで、振幅制限回路２０の出力における信号の立ち上がり、立ち下がり時間は入力信号Ｖｉｎのそれと近く設定しておくことで、信号の立ち上がり、立ち下がり時間によるデータ密度の減少や全波整流回路の低域通過特性を打ち消すことができる。つまり、図６に示すように、参照信号Ｖｒｅｆは、高速な入力信号Ｖｉｎほど低くなる。これにより、データパターンの周波数に応じて参照電圧Ｖｒｅｆを調整することで、データパターン依存の低減を図ることができる。
【００２６】
尚、構成例１の全波整流回路１０、３０の出力において、電圧や電流を平滑化するための回路を備えていてもよい。これは、後述する全ての構成例にて同様である。
【００２７】
［３−２］構成例２
図７及び図８を用いて、本実施形態に係るスケルチ回路の構成例２について説明する。ここでは、構成例１と異なる点を詳説する。
【００２８】
構成例１では無信号状態においてＶｓｉｇとＶｒｅｆが等しい電圧となるため、スケルチ回路の出力が不定となる問題がある。構成例２はこれを解決するものである。
【００２９】
図７及び図８に示すように、構成例２のスケルチ回路１において、構成例１と異なる点は、比較器５０の負入力端子へ流れる信号経路に、加減算回路６０をさらに備えている点である。
【００３０】
図７の場合、加減算回路６０は、全波整流回路３０と比較器５０との間に配置されている。すなわち、全波整流回路３０の出力信号Ｖｒｅｆ＿ｄａｔａに対して電圧Ｖｒｅｆ＿ＤＣを加算又は減算して参照電圧Ｖｒｅｆを生成し、この参照電圧Ｖｒｅｆを比較器５０に入力している。
【００３１】
図８の場合、加減算回路６０は、振幅制限回路２０と全波整流回路３０との間に配置されている。すなわち、振幅制限回路２０の出力信号Ｖｌｉｍに対して電圧Ｖｒｅｆ＿ＤＣを加算又は減算して電圧Ｖｒｅｆ’を生成し、この電圧Ｖｒｅｆ’を全波整流回路３０に入力している。
【００３２】
ここで、加減算回路６０における電圧Ｖｒｅｆ＿ＤＣは、入力信号Ｖｉｎに依存しない。また、電圧Ｖｒｅｆ＿ＤＣは、各電圧Ｖｒｅｆ＿ｄａｔａ、Ｖｌｉｍに比べて十分低く設定することが望ましい。例えば、Ｖｒｅｆ＿ＤＣ：Ｖｒｅｆ＿ｄａｔａ＝１：９、Ｖｒｅｆ＿ＤＣ：Ｖｌｉｍ＝１：９とする。各電圧Ｖｒｅｆ＿ｄａｔａ、Ｖｌｉｍが電圧Ｖｒｅｆ＿ＤＣに対して非常に低くなると、従来のように参照電圧が一定の場合に近づいてしまうからである。尚、各電圧Ｖｒｅｆ＿ｄａｔａ、Ｖｌｉｍに対して電圧Ｖｒｅｆ＿ＤＣを加減算することは、無信号時の出力信号が不定となることを防ぐのみに影響し、他の特性には大きな影響を与えない。
【００３３】
上述した構成例２によれば、構成例１と同様の効果が得られるだけでなく、次のような効果も得ることができる。構成例１では、入力信号Ｖｉｎの振幅が０Ｖ、つまり無信号のときに、スケルチ回路１の出力信号ＳＩＧＤＥＴが不定となる場合がある。そこで、構成例２では、入力信号Ｖｉｎから生成した電圧Ｖｒｅｆ＿ｄａｔａ、Ｖｌｉｍと入力信号Ｖｉｎに依存しない電圧Ｖｒｅｆ＿ＤＣを加算又は減算し、参照電圧Ｖｒｅｆ、Ｖｒｅｆ’を生成する。これにより、無信号時に比較器５０の出力信号ＳＩＧＤＥＴが“Ｈ”レベルとなるのを防ぐことができる。
【００３４】
［３−３］構成例３
図９及び図１０を用いて、本実施形態に係るスケルチ回路の構成例３について説明する。ここでは、構成例１と異なる点を詳説する。
【００３５】
構成例１、２の構成では、データパターンが変わった際に振幅制限回路２０の遅延時間が大きいと、入力信号周波数に応じた閾値設定電圧Ｖｒｅｆを設定することができない問題があった。構成例３はこれを解決するものである。
【００３６】
図９及び図１０に示すように、構成例３のスケルチ回路１において、構成例１と異なる点は、比較器５０の正入力端子へ流れる信号経路に、遅延調整回路７０をさらに備えている点である。
【００３７】
図９の場合、遅延調整回路７０は、スケルチ回路１の入力端子と全波整流回路１０との間に配置されている。図１０の場合、遅延調整回路７０は、全波整流回路１０と比較器５０との間に配置されている。このような遅延調整回路７０は、比較器５０の入力信号の遅延調整を行う。
【００３８】
上述した構成例３によれば、構成例１と同様の効果が得られるだけでなく、次のような効果も得ることができる。構成例３では、スケルチ回路１に遅延調整回路７０を備えている。このため、参照電圧生成回路４０内の振幅制限回路２０などで、比較器５０の一方の入力信号Ｖｒｅｆに遅延が生じた場合、遅延調整回路７０により、比較器５０の他方の入力信号Ｖｓｉｇのタイミング調整を行うことができる。
【００３９】
［３−４］構成例４
図１１を用いて、本実施形態に係るスケルチ回路の構成例４について説明する。ここでは、構成例１と異なる点を詳説する。
【００４０】
図１１に示すように、構成例４のスケルチ回路１において、構成例１と異なる点は、全波整流回路１０及び参照電圧生成回路４０の入力に接続されたプリアンプ８０をさらに備えている点である。このプリアンプ８０は、入力信号Ｖｉｎに対して同相信号の除去を行う。尚、プリアンプ８０は、信号増幅の機能を有していてもよい。信号増幅をした場合、プリアンプ８０の増幅率をＡとすると、スケルチ回路１の閾値電圧は振幅制限回路２０の出力振幅２ＲＬ×ＩＢでなく、２ＲＬ×ＩＢ／Ａとなる。
【００４１】
［３−５］構成例５
図１２を用いて、本実施形態に係るスケルチ回路の構成例５について説明する。ここでは、構成例１と異なる点を詳説する。
【００４２】
構成例１では無信号状態においてＶｓｉｇとＶｒｅｆが等しい電圧となるため、スケルチ回路の出力が不定となる問題がある。構成例５はこれを解決するものである。
【００４３】
構成例１のスケルチ回路は、無信号状態において出力（ＳＩＧＤＥＴ２）が不定となる問題がある。それを解決するために、従来のスケルチ回路を用いて無信号状態でないことだけを検出し（ＳＩＧＤＥＴ１）、それらをＡＮＤ回路９０に入力し、その出力をスケルチ回路１の出力（ＳＩＧＤＥＴ）とする構成である。
【００４４】
従来のスケルチ回路の特性は、無信号状態であることさえ検知できればよく、高い精度は必要ない。ここで、従来のスケルチ回路は、全波整流回路と比較器とを有し、本実施形態の参照電圧生成回路４０が無い構成である。つまり、従来のスケルチ回路の比較器では、入力信号の振幅に比例した信号と入力信号に依存しない一定の参照信号との比較が行われる。
【００４５】
また、構成例１のスケルチ回路の閾値電圧よりも従来のスケルチ回路の閾値電圧を低くすることで、構成例５のスケルチ回路の閾値電圧は構成例１のスケルチ回路の閾値電圧によって決まる。
【００４６】
［４］効果
本実施形態のスケルチ回路１によれば、参照電圧生成回路４０において、入力信号Ｖｉｎの周波数特性に応じた参照電圧Ｖｒｅｆを生成することができる。具体的には、高速なデータパターンのときには低速なデータパターンのときよりも閾値電圧を下げる。これにより、振幅が同じで周波数が異なるデータパターンにおいても、出力信号ＳＩＧＤＥＴの判断基準を同じにできる。また、このような本実施形態のスケルチ回路１では、高速なデータパターンを信号増幅させる必要がないため、消費電力が増加しない。以上により、本実施形態のスケルチ回路１によれば、データパターンの依存性を低減しつつ、消費電力の増大を抑制することができる。
【００４７】
その他、本発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【図面の簡単な説明】
【００４８】
【図１】本発明の一実施形態に係わるスケルチ回路を示す概略的な構成図。
【図２】本発明の一実施形態に係わる振幅制限回路の入出力特性を示す図。
【図３】本発明の一実施形態と従来例の閾値電圧の設定を説明するための比較図。
【図４】本発明の一実施形態に係わる閾値電圧の調整を説明するための波形図。
【図５】本発明の一実施形態に係わるスケルチ回路の構成例１を示す図。
【図６】本発明の一実施形態に係わるスケルチ回路の閾値設定電圧の周波数特性を示す図。
【図７】本発明の一実施形態に係わるスケルチ回路の構成例２を示す図。
【図８】本発明の一実施形態に係わるスケルチ回路の構成例２を示す図。
【図９】本発明の一実施形態に係わるスケルチ回路の構成例３を示す図。
【図１０】本発明の一実施形態に係わるスケルチ回路の構成例３を示す図。
【図１１】本発明の一実施形態に係わるスケルチ回路の構成例４を示す図。
【図１２】本発明の一実施形態に係わるスケルチ回路の構成例５を示す図。
【符号の説明】
【００４９】
１…スケルチ回路、１０、３０…全波整流回路、２０…振幅制限回路、２１、２２…トランジスタ、２３、２４…抵抗、２５…定電流源、４０…参照電圧生成回路、５０…比較器、６０…加減算器、７０…遅延調整回路、８０…プリアンプ、９０…ＡＮＤ回路。
【図１】
2010166320.tif 000003
【図２】
2010166320.tif 000004
【図３】
2010166320.tif 000005
【図４】
2010166320.tif 000006
【図５】
2010166320.tif 000007
【図６】
2010166320.tif 000008
【図７】
2010166320.tif 000009
【図８】
2010166320.tif 000010
【図９】
2010166320.tif 000011
【図１０】
2010166320.tif 000012
【図１１】
2010166320.tif 000013
【図１２】
2010166320.tif 000014