(57)【要約】【課題】ＣＭＯＳ固体撮像素子において、受光領域への入射光の斜め入射によりシェーディング特性が色成分毎に変化する課題を解決する。【解決手段】ＣＭＯＳ固体撮像素子は、受光領域を画成されたシリコン基板と、前記受光領域中に配列され、それぞれ画素を構成する複数の受光素子と、を含み、前記複数の受光素子の各々は、前記シリコン基板中に形成され、フォトダイオードを構成する拡散領域を含み、前記シリコン基板の表面から測った前記拡散領域の深さが、前記受光領域の中心部の画素で最小であり、前記受光領域の周辺部の画素において、前記中心部の画素よりも増大していることを特徴とする。【選択図】図１４
2010056306.tif 000002
【特許請求の範囲】
【請求項１】
受光領域を画成されたシリコン基板と、
前記受光領域中に配列され、それぞれ画素を構成する複数の受光素子と、を含み、
前記複数の受光素子の各々は、
前記シリコン基板中に形成され、フォトダイオードを構成する拡散領域を含み、
前記シリコン基板の表面から測った前記拡散領域の深さが、前記受光領域の中心部の画素で最小であり、前記受光領域の周辺部の画素において、前記中心部の画素よりも増大していることを特徴とするＣＭＯＳ固体撮像素子。
【請求項２】
前記受光領域は前記中央部と前記周辺部の間に、前記中央部を囲む帯状の中間部を含み、前記中間部の画素では、前記拡散領域が、前記中心部における深さと前記周辺部における深さの中間の深さを有することを特徴とする請求項１記載のＣＭＯＳ固体撮像素子。
【請求項３】
請求項１記載のＣＭＯＳ固体撮像素子の製造方法であって、
前記シリコン基板中に第１の加速エネルギで不純物元素のイオン注入を行うことにより、前記中央部の画素において前記拡散領域を、第１の深さで形成する第１のイオン注入工程と、
前記中央部をレジストパターンで覆い、前記レジストパターンをマスクに前記シリコン基板中に第２の加速エネルギで前記不純物元素のイオン注入を行うことにより、前記周辺部の画素において前記拡散領域を、前記第１の深さよりも深い第２の深さで形成する第２のイオン注入工程と、
を含むことを特徴とするＣＭＯＳ固体撮像素子の製造方法。
【請求項４】
前記第１のイオン注入工程では、前記中心部の他に前記周辺部にも前記不純物元素が前記第１の深さで導入され、
前記第２のイオン注入工程は、前記第１のイオン注入工程の後で実行されることを特徴とする請求項７記載のＣＭＯＳ固体撮像素子の製造方法。
【請求項５】
前記第１のイオン注入工程は、前記周辺部をレジストパターンで覆った状態で実行されることを特徴とする請求項７記載のＣＭＯＳ固体撮像素子の製造方法。
【請求項６】
請求項２記載のＣＭＯＳ固体撮像素子の製造方法であって、
前記シリコン基板中に第１の加速エネルギで不純物元素のイオン注入を行うことにより、前記中央部、前記中間部、および前記周辺部の画素において前記拡散領域を、第１の深さで形成する第１のイオン注入工程と、
前記第１のイオン注入工程の後、前記中央部をレジストパターンで覆い、前記レジストパターンをマスクに前記シリコン基板中に第２の加速エネルギで前記不純物元素のイオン注入を行うことにより、前記中間部および前記周辺部の画素において前記拡散領域を、前記第１の深さよりも深い第２の深さで形成する第２のイオン注入工程と、
前記第２のイオン注入工程の後、前記中央部および前記中間部をレジストパターンで覆い、前記レジストパターンをマスクに前記シリコン基板中に第３の加速エネルギで前記不純物元素のイオン注入を行うことにより、前記周辺部の画素において前記拡散領域を、前記第２の深さよりも深い第３の深さで形成する工程と、
を含むことを特徴とするＣＭＯＳ固体撮像素子の製造方法。
【請求項７】
請求項２記載のＣＭＯＳ固体撮像素子の製造方法であって、
前記中間部と前記周辺部を第１のレジストパターンで覆い、前記第１のレジストパターンをマスクに前記シリコン基板中に第１の加速エネルギで不純物元素のイオン注入を行うことにより、前記中心部の画素において前記拡散領域を、第１の深さで形成する第１のイオン注入工程と、
前記中心部および前記周辺部を第２のレジストパターンで覆い、前記第２のレジストパターンをマスクに前記シリコン基板中に第２の加速エネルギで前記不純物元素のイオン注入を行うことにより、前記中間部の画素において前記拡散領域を、前記第１の深さよりも深い第２の深さで形成する第２のイオン注入工程と、
前記中心部および前記中間部を第３のレジストパターンで覆い、前記第３のレジストパターンをマスクに前記シリコン基板中に第３の加速エネルギで前記不純物元素のイオン注入を行うことにより、前記周辺部の画素において前記拡散領域を、前記第２の深さよりも深い第３の深さで形成する工程と、
を含むことを特徴とするＣＭＯＳ固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
今日、ＣＭＯＳ固体撮像素子はカメラ付携帯電話機やデジタルスチルカメラなどにおいて広く使われている。ＣＭＯＳ固体撮像素子はＣＣＤ撮像素子に比べて構成が簡単で、安価に構成できる好ましい特徴を有する。
【背景技術】
【０００２】
図１は、このようなＣＭＯＳ固体撮像素子１００の構成を示す。
【０００３】
図１を参照するに、ＣＭＯＳ固体撮像素子１００は各々が一つの画素を構成する多数の受光素子１０が行列状に配列された受光領域１０１Ａを有し、前記受光領域１０１Ａ中の各々の受光素子１０に対して行選択回路１０１Ｂと信号読出し回路１０１Ｃとが協働する。ここで前記行選択回路１０１Ｂは、所望のＣＭＯＳ受光素子１０の転送制御線ＴＧとリセット制御線ＲＳＴ、および選択制御線ＳＥＬを選択し、一方前記信号読出し回路１０１Ｃはリセット電圧線ＶRにリセット電圧を供給するとともに、信号読出し線ＳＩＧに出力されるピクセルからの信号電圧を読み出す。
【０００４】
図２は、図１のＣＭＯＳ固体撮像素子１００中において使われる一画素分の受光素子１０の構成を示す。
【０００５】
図２を参照するに、前記リセット電圧線ＶRに接続され所定のリセット電圧が供給される電源端子１０Ａには、フォトダイオード１０Ｄが、前記リセット制御線ＲＳＴ上のリセット信号により制御されるリセットトランジスタ１０Ｂ、および前記転送制御線ＴＧ上の転送制御信号により制御される転送ゲートトランジスタ１０Ｃを介して、逆バイアスされるように接続されており、前記フォトダイオード１０Ｄにおいて光照射により形成された光電子は前記転送ゲートランジスタ１０Ｃを介して前記リセットトランジスタ１０Ｂと転送ゲートトランジスタ１０Ｃとの中間ノードに形成された浮遊拡散領域ＦＤに蓄積され、電圧に変換される。
【０００６】
そこで図２の構成では、前記浮遊拡散領域ＦＤに生じた電圧信号が前記電源端子１０Ａからの電源電圧により駆動されソースフォロワ回路を形成する読出しトランジスタ１０Ｆにより読み出され、前記読出しトランジスタ１０Ｆの出力が、前記読出しトランジスタに直列に接続され、前記選択制御線ＳＥＬ上の選択制御信号により制御される選択トランジスタ１０Ｓにより、前記信号線ＳＩＧ上に出力される。
【０００７】
図３は、図２の受光素子１０の動作を説明する図である。
【０００８】
図３を参照するに、最初に前記選択制御線ＳＥＬ上の選択制御信号が立ち上がり、前記選択トランジスタ１０Ｓが導通することにより、所望の受光素子を含む列が選択される。
【０００９】
次に前記リセット制御線ＲＳＴ上のリセット信号が立ち上がり、前記リセットトランジスタ１０Ｂが導通することにより、前記浮遊拡散領域ＦＤが充電され、リセットされる。この段階では、前記転送トランジスタ１０Ｃはオフになっている。前記リセット信号の立ち上がりに対応して前記浮遊拡散領域ＦＤの電位も立ち上がり、その効果が前記読出しトランジスタ１０Ｆおよび導通状態にある選択トランジスタ１０Ｓを介して信号線ＳＩＧ上にも現れるが、この信号線ＳＩＧの立ち上がりは信号の読出しには使われない。
【００１０】
次に前記リセット信号が立ち下がった後、前記転送ゲートトランジスタ１０Ｃをオフに維持したまま、前記浮遊拡散領域ＦＤの電位が前記読出しトランジスタ１０Ｆにより前記信号線ＳＩＧ上に読み出され、ノイズレベルの読出しが行われる。
【００１１】
さらに前記ノイズレベル読出しの後、前記転送制御線ＴＧ上の転送制御信号が立ち上がり、前記フォトダイオード１０Ｄ中に形成された電荷が前記転送ゲートトランジスタ１０Ｃを介して前記浮遊拡散領域１０Ｆに転送される。前記浮遊拡散領域１０Ｆの電位は、転送された電荷量Ｑにより、ΔＶ＝Ｑ／Ｃ、ただしＣは前記浮遊拡散領域１０Ｆの容量、だけ変化する。そこで、前記転送制御信号が立ち下がった後、前記浮遊拡散領域１０Ｆの電位が前記読出しトランジスタ１０Ｆにより読み出され、前記選択トランジスタ１０Ｓを介して前記信号線ＳＩＧ上に出力される。
【００１２】
図４（Ａ），（Ｂ）は、前記図２の回路におけるリセットトランジスタ１０Ｂ、転送ゲートトランジスタ１０Ｃおよびフォトダイオード１０Ｄの、それぞれ断面および平面構成を示す図である。ここで図４（Ａ）は、図４（Ｂ）中、線Ａ−Ａ’に沿った断面図である。
【００１３】
図４（Ａ），（Ｂ）を参照するに、前記トランジスタ１０Ｂ，１０Ｃおよびフォトダイオード１０Ｄは、シリコン基板２１上にＳＴＩ型素子分離領域２１Ｉにより画成されたｐ型素子領域２１Ａ中に形成されており、前記トランジスタ１０Ｃはｐ型チャネル領域２１Ｐを有し、さらに前記ｐ型チャネル領域２１Ｐに対応して、ポリシリコンゲート電極２３が、典型的には熱酸化膜などの高品質絶縁膜よりなるゲート絶縁膜２２を介して形成されている。
【００１４】
さらに前記シリコン基板２１中には、前記ゲート電極２３の一方の側に、前記フォトダイオード１０Ｄを構成するｎ型拡散領域２１Ｄが形成されており、他方の側に、前記浮遊拡散領域ＦＤを構成するｎ+型の拡散領域２１Ｎを内包するｎ−型ＬＤＤ領域４１Ｂが形成されている。前記ｎ型拡散領域２１Ｄは、一般には約２μｍ程度の深さに形成される。
【００１５】
さらに前記シリコン基板２１上には前記素子領域２１Ａ中、前記ＬＤＤ領域２１Ｂに隣接して、前記ｐ型チャネル領域２１Ｐとは反対の側に、ゲート絶縁膜２５を介して前記トランジスタ１０Ｂのポリシリコンゲート電極２６が形成される。さらに前記シリコン基板２１中には前記素子領域２１Ａのうち、前記ゲート電極２６に対して前記ＬＤＤ領域２１Ｂと反対の側に、ｎ型ＬＤＤ領域２１Ｃおよびｎ＋型ソース拡散領域２１ＣＤが形成され、前記ソース拡散領域２１ＣＤは図示しないコンタクトホールを介して、図２に示す電源端子１０Ａに電気的に接続される。前記シリコン基板２１上には、前記拡散領域２１Ｐ＋、ゲート電極２３、ＬＤＤ領域２１Ｂ、ｎ＋型拡散領域２１Ｎ、ゲート電極２６および拡散領域２１Ｃを覆って、シリコン酸化膜２４が保護膜として形成されている。
【００１６】
動作時には、前記拡散領域２１Ｄは空乏化し、入射光に対応して光電子が形成される。形成された光電子は、電荷転送時には前記ゲート電極２３直下のチャネル領域２１Ｐを通って拡散領域２１Ｎへと、図４（Ａ）中、矢印で示すように流れ、その電位を変化させる。
【００１７】
図４（Ａ），（Ｂ）の構成では、シリコン基板２１表面の界面準位によるリーク電流を回避するため、前記ｎ型拡散領域２１Ｄの表面にはｐ+型の高濃度拡散領域よりなるシールド層２１Ｐ＋が形成されており、これにより、前記ｎ型拡散領域２１Ｄは埋め込み型拡散領域を構成する。このようにｎ型拡散領域２１Ｄの表面にｐ＋型シールド層２１Ｐ＋を形成しておくことにより、シリコン基板２１表面の界面準位が、前記ｐ＋型シールド層２１Ｐ＋が形成するポテンシャルバリアにより、前記ｎ型拡散領域２１Ｄから分離される。
【特許文献１】特開２００６−０７３７３１号公報
【特許文献２】特開昭６０−２４５１６５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
図５は、前記ＣＭＯＳ固体撮像素子１００の受光領域１０１Ａを概略的に示す平面図である。
【００１９】
図５を参照するに、受光領域１０１Ａはシリコン基板２１上において、例えば縦Ｈが２．３ｍｍで横Ｗが２．９ｍｍの矩形形状を有し、各々図２の等価回路と図４（Ａ），（Ｂ）の構造を有するＣＭＯＳ素子１０が行列状に配列されている。
【００２０】
図６は、かかるＣＭＯＳ固体撮像素子１００の受光領域１０１ＡへのレンズＬ１を介した集光の様子を示す図である。
【００２１】
図６を参照するに、前記受光領域１０１Ａの形成されたシリコン基板２１に対向して凸レンズＬ１が配設され、入射光が前記受光領域１０１Ａの表面、厳密には、前記受光領域１０１Ａに形成されフォトダイオード１０Ｄを構成する拡散領域２１Ｄ中に集光される。
【００２２】
ところで前記図６の光学系において像Ｏ１を凸レンズＬ１により前記受光領域１０１Ａに結像させ、実像Ｏ２を形成する場合、図７に概略的に示すように入射光を構成する光線はレンズＬ１の中心部および周辺部を通過することがある。このような場合、前記受光領域１０１Ａの周辺部１０１Ａｐには入射光が斜めに入射するため、単一の画素に入射する光量が減少し、前記周辺部１０１ＡｐのＣＭＯＳ固体撮像素子の光検出信号強度が、受光領域１０１の中央部１０１Ａｃに比べて減少する、いわゆるレンズシェーディング効果が発生する。
【００２３】
また図８に示すように、前記受光領域１０１Ａへの入射光の入射角θが、前記受光領域１０１Ａの中央部１０１Ａｃ、すなわち図６においてレンズＬ１の光軸Ｏの近傍の領域と、前記受光領域１０１Ａの周辺部１０１Ａｐとで異なると、レンズＬ１の球面収差の結果、集光点Ｐの基板２１表面から図った深さＤが、受光領域１０１Ａの中央部１０１Ａｃと周辺部１０１Ａｐ、さらにその間の中間部１０１Ａｍとで異なる現象が生じることがある。ここで入射角θは、前記集光点Ｐに集光される光ビーム中の中心の光線が前記基板２１となす角度のことである。このような現象が生じると、前記深さＤが受光領域１０１Ａの中央部１０１Ａｃから周辺部１０１Ａｐに向かって減少する傾向が生じる。また図示の例では、前記周辺部１０１Ａｐでは、入射光の集光点Ｐが、入射光の斜め入射の結果、拡散領域２１Ｄから外れてしまっていることに注意すべきである。
【００２４】
ところで従来のＣＭＯＳ固体撮像素子１００では、前記受光領域１０１Ａを構成するフォトダイオード１０Ｄは、中央部１０１Ａｃにおいても中間部１０１Ａｍにおいても周辺部１０１Ａｃにおいても一定の深さｄで形成されている。このため、前記集光点Ｐは前記中心部１９１Ａｃのフォトダイオード１０Ｄでは拡散領域２１Ｄの下端部近傍に位置しており、前記拡散領域２１Ｄ中、前記集光点Ｐより上の部分、換言すると前記拡散領域２１Ｄの全体で光電子が励起されるのに対し、前記中間部１０１Ａｍでは拡散領域２１Ｄのより浅い部分に位置し、さらに周辺部１０１Ａｐでは拡散領域２１Ｄのさらに浅い部分に位置することになる。このように集光点が浅い場合には、光電子は主として拡散領域２１Ｄの浅い部分で励起されることになる。
【００２５】
シリコン基板に入射した光にはＳｉによる光吸収が生じるが、Ｓｉの光吸収係数は図９に示す波長依存性を有しており、図示の４００ｎｍから１０００ｎｍの範囲の波長では、短波長ほど光吸収が大きくなる。その結果、図１０に示すようにシリコン基板中において入射光エネルギの半分が吸収される深さは、波長が４６０ｎｍの青色光では０．１μｍ程度、波長が５３０ｎｍの緑色光では１μｍ程度、波長が６００ｎｍの赤色光では１．４μｍ程度となり、図８において前記拡散領域２１Ｄを１．４μｍの深さｄで形成していても、青色光はその上部０．１μｍ程度の深さの部分（図中「青」で示す）だけで吸収され、それより下には届かないことがわかる。同様に緑色光もその上部１μｍ程度の深さの部分（図中「緑」で示す）までで吸収され、前記拡散領域２１Ｄの底部にまでは届かないことがわかる。一方、赤色光は、前記部分「青」および「緑」を通過して、その下の「赤」の部分に到達する。
【００２６】
そこで、図８に示すように入射光の集光点Ｐの深さＤが受光領域１０１の中央部１０１Ａｃから周辺部１０１Ａｐに向かって系統的に減少すると、前記拡散領域２１Ｄのうち、赤色光により光電子を励起する領域の体積が、これに伴って系統的に減少する。また図８に示すように周辺領域１０１Ａにおいて集光点Ｐが拡散領域２１Ｄから外れると、前記赤色光により光電子を励起する領域の体積は、さらに減少する。一方、青色光により光電子を励起する拡散領域２１Ｄの表面領域の体積は、前記中央部１０１Ａｃと周辺部１０１Ａｐで実質的に変わらない。その結果、前記中央部１０１Ａｃにおいて赤、緑、青の各色の光検出感度がバランスするように設計したＣＭＯＳ固体撮像素子の場合、先に説明した入射光の斜め入射によるシェーディング特性に加え、図１１に示すように、前記中央部１０１Ａｃから周辺部１０１Ａｐに向かって青色光の検出感度が赤色光の検出感度よりも相対的に高くなる複雑なシェーディング特性が生じることがわかる。図８の機構からもわかるように、図１１のシェーディング特性では特に赤色光が最も大きな影響を受け、受光領域周辺部１０１Ａｐにおいて赤色光の検出信号強度が、青色光あるいは緑色光の検出信号強度に比べ、大きく減少している。
【００２７】
このようなシェーディング特性は、各画素からの光検出信号を電子回路により補正することで補正することも可能であるが、通常のシェーディング補正の他に色毎の補正を行うために画像処理回路に余計な回路を付加する必要があり、ＣＭＯＳ固体撮像素子の製造費用が増大してしまう。また図６，図７のレンズＬ１として球面収差を補正したレンズを使うことにより、図８の集光点Ｐの深さＤが受光領域１０１の中央部１０１Ａｃと中間部１０１Ａｍ，周辺部１０１Ａｐで変化する問題を回避することも考えられるが、このような方策ではレンズＬ１が高価なものになってしまい、やはりＣＭＯＳ固体撮像素子の製造費用が増大してしまう。さらに、図８の左側の例のように集光点Ｐが拡散領域２１Ｄから外れる場合には、球面収差を補正したレンズを使っても、前記図１１で説明した色ごとにシェーディング特性が変化する問題は解消しない。
【００２８】
このような、色ごとに異なったシェーディング特性が発生する問題は、当然のことながら、レンズＬ１のＦ値が減少し、ＣＭＯＳ固体撮像素子の高さが減少するにつれて顕著になる。
【課題を解決するための手段】
【００２９】
一の側面によればＣＭＯＳ固体撮像素子は、受光領域を画成されたシリコン基板と、前記受光領域中に配列され、それぞれ画素を構成する複数の受光素子と、を含み、前記複数の受光素子の各々は、前記シリコン基板中に形成され、フォトダイオードを構成する拡散領域を含み、前記シリコン基板の表面から測った前記拡散領域の深さが、前記受光領域の中心部の画素で最小であり、前記受光領域の周辺部の画素において、前記中心部の画素よりも増大していることを特徴とする。
【００３０】
他の側面によれば上記ＣＭＯＳ固体撮像素子の製造方法は、前記シリコン基板中に第１の加速エネルギで不純物元素のイオン注入を行うことにより、前記中央部の画素において前記拡散領域を、第１の深さで形成する第１のイオン注入工程と、前記中央部をレジストパターンで覆い、前記レジストパターンをマスクに前記シリコン基板中に第２の加速エネルギで前記不純物元素のイオン注入を行うことにより、前記周辺部の画素において前記拡散領域を、前記第１の深さよりも深い第２の深さで形成する第２のイオン注入工程と、を含む。
【発明の効果】
【００３１】
本発明によれば、受光領域の中心部と周辺部とで、フォトダイオードを構成する拡散領域の深さを変化させることにより、図１１で説明した色ごとに異なるシェーディング特性を補償することができ、各色にたいして共通のシェーディング特性補償回路を使うことにより、効果的なシェーディング特性補償が可能となり、ＣＭＯＳ固体撮像素子の製造費用を低減することが可能となる。
【発明を実施するための最良の形態】
【００３２】
［第１の実施形態］
図１２は、第１の実施形態によるＣＭＯＳ固体撮像素子４０を示す平面図である。
【００３３】
図１２を参照するに、シリコン基板４１中には、幅Ｗが１．０μｍで縦Ｈが１．０μｍの受光領域４１Ｏが形成されており、前記受光領域４１Ｏに対向してレンズＬが、先に図６で説明したのと同様に、レンズＯの光軸を前記受光領域Ｏの中心に一致させて配設されている。
【００３４】
前記受光領域４１Ｏには、各々図１３に示す構成を有する画素ＰＸが行列状に配列されているが、前記受光領域４１Ｏのうち、光軸Ｏが通過する点を含む径ｒが例えば６００μｍの円形領域は前記図８の中心部１０１Ａｃに対応し、前記受光領域４１Ｏの中心部４１Ｏｃを形成する。また前記受光領域４１Ｏのうち、前記中心部４１Ｏｃの外側には、前記図８の中間部１０１Ａｍに対応して、幅ｗが６００μｍのリング状領域が、前記受光領域４１Ｏの中間部４１Ｏｍとして形成される。さらに前記中間部４１Ｏｍの外側には、前記図８の周辺部１０１Ａｐに対応して、周辺部４１Ｏｐが形成される。
【００３５】
前記中心部４１Ｏｃ、中間部４１Ｏｍおよび周辺部４１Ｏｐの各々において、前記画素ＰＸには前記図２の等価回路に対応して、リセットトランジスタ１０Ｂ、転送ゲートトランジスタ１０Ｃおよびフォトダイオード１０Ｄ、読み出しトランジスタ１０Ｆおよび選択トランジスタ１０Ｓが形成される。
【００３６】
図１３（Ａ），（Ｂ）は、前記画素ＰＸに形成されるリセットトランジスタ１０Ｂ、転送ゲートトランジスタ１０Ｃおよびフォトトランジスタ１０Ｄの構成を示す、それぞれ断面図および平面図である。ただし図１３（Ａ）の断面図は、図１３（Ｂ）の平面図中、線Ｂ−Ｂ’に沿った断面を示している。
【００３７】
図１３（Ａ），（Ｂ）を参照するに、前記トランジスタ１０Ｂ，１０Ｃおよびフォトダイオード１０Ｄは、シリコン基板４１上にＳＴＩ型素子分離領域４１Ｉにより画成されたｐ型素子領域４１Ａ中に形成されており、前記トランジスタ１０Ｃはｐ型チャネル領域４１Ｐを有し、さらに前記ｐ型チャネル領域４１Ｐに対応して、ポリシリコンゲート電極４３が、典型的には熱酸化膜などの高品質絶縁膜よりなるゲート絶縁膜４２を介して形成されている。
【００３８】
さらに前記シリコン基板４１中には、前記ゲート電極４３の一方の側に、前記フォトダイオード１０Ｄを構成するｎ型拡散領域４１Ｄが形成されており、他方の側に、前記浮遊拡散領域ＦＤを構成するｎ+型の拡散領域４１Ｎを内包して、ｎ−型のＬＤＤ領域４１Ｂが形成されている。
【００３９】
さらに前記シリコン基板４１上には前記素子領域４１Ａ中、前記ＬＤＤ領域４１Ｂに隣接して、前記ｐ型チャネル領域４１Ｐとは反対の側に、ゲート絶縁膜４５を介して前記トランジスタ１０Ｂのポリシリコンゲート電極４６が形成される。さらに前記シリコン基板４１中には前記素子領域４１Ａのうち、前記ゲート電極４６に対して前記ＬＤＤ領域４１Ｂと反対の側に、ｎ−型ＬＤＤ領域４１Ｃおよびｎ＋型ソース拡散領域４１ＣＤが形成され、前記ソース拡散領域４１ＣＤは図示しないコンタクトホールを介して、図２に示す電源端子１０Ａに電気的に接続される。前記シリコン基板４１上には、前記拡散領域４１Ｐ＋、ゲート電極４３、ｎ＋型拡散領域４１Ｎ、ゲート電極４６および拡散領域４１Ｂを覆って、シリコン酸化膜４４が保護膜として形成されている。
【００４０】
本実施形態においては、図１３（Ａ）の断面図よりわかるように、前記フォトダイオード１０を構成する拡散領域４１Ｄの深さが、前記外周部４１Ｏｐｍ、中間部４１Ｏｍおよび中心部４１Ｏｃにおいて、それぞれＤ１，Ｄ２，Ｄ３（Ｄ１＞Ｄ２＞Ｄ３）と変化しており、その結果、図１４に示すように、前記拡散領域４１Ｄのうち、入射光の赤色成分により励起されて光電子を発生する領域の体積が、前記中心部４１Ｏｃあるいは中間部４１Ｏｍにおいて前記周辺部４１Ｏｐよりも減少し、また前記中心部４１Ｏｃにおいては前記中間部４１Ｏｍよりも減少し、その結果、図１１で説明した、従来のＣＭＯＳ固体撮像素子で生じる色ごとに異なるシェーディング特性の問題が解決され、図１５に示す、シェーディング特性が得られる。このようなシェーディング特性は、各色に共通に設けられたシェーディング特性補償回路により、容易に補償することができる。
【００４１】
例えば、前記深さＤ１，Ｄ２，Ｄ３の最適値は、前記受光領域の幅Ｗおよび高さＨ、前記中心部４１Ｏｃの径ｒおよび中間部４１Ｏｍ幅ｗ、さらには使われるレンズＬのＦ値により異なるが、例えばレンズＬとしてＦ値が３．０の非球面レンズを使い、前記幅ＷおよびＨがそれぞれ２．９mｍおよび２．３mｍで、さらに前記径ｒおよび幅ｗがそれぞれ６００μｍおよび６００μｍである場合、前記深さＤ１，Ｄ２，Ｄ３をそれぞれ１．４μｍ、１．７μｍおよび２．０μｍに設定した場合に、図１５に示すように、どの色でも実質的に同一のシェーディング特性を得ることが可能となる。
【００４２】
勿論、好ましい深さＤ１，Ｄ２，Ｄ３は上記の値に限定されるものではなく、レンズＬとしてＦ値や入射角度、受光領域等により異なってくるが、図１５に示すように、どの色でも実質的に同一のシェーディング特性を得ることが可能となる。
【００４３】
一般に図８に示すシェーディング特性において、周辺部４１Ｏｐの赤検出信号強度、すなわち赤感度が、青検出信号強度、すなわち青感度に比べて３０％程度減少している場合には、前記拡散領域４１Ｄの深さを、中心部４１Ｏｃにおいて周辺部４１Ｏｐに比べて約３０％減少させることにより、色ごとに異なるシェーディング特性が生じるのを抑制することができる。
【００４４】
さらに本実施形態では前記拡散領域４１Ｄの深さ、を受光領域４１Ｏの中心部、中間部および周辺部と、３段階に変化させているが、これを中心部と周辺部の２段階で、あるいはより多段階で変化させてもよいことは明らかである。
【００４５】
次に、本実施形態のＣＭＯＳ固体撮像素子の製造工程を、図１６Ａ〜１６Ｅを参照しながら説明する。以下の説明では、図１３（Ａ）の断面に係る部分のみの説明に止める。
【００４６】
最初に、図１６Ａに示すように前記シリコン基板４１上にＳＴＩ構造４１Ｉが形成され、ｐ型ウェル４１Ａが、形成される。さらに引き続き、チャネルドープ拡散領域４１Ｐを形成する。
【００４７】
次に図１６Ｂに示すように、前記図１６Ａの構造上に熱酸化膜を形成し、さらにその上にポリシリコン膜を形成し、これをフォトリソグラフィによりパターニングすることにより、前記トランスファゲートトランジスタ１０Ｃのチャネル領域に対応してゲート絶縁膜４２およびポリシリコンゲート電極４３を形成し、前記リセットトランジスタ１０Ｂのチャネル領域に対応してゲート絶縁膜４５およびポリシリコンゲート電極４６を形成する。
【００４８】
さらに図１６Ｂに示すように、前記ゲート電極４３および４６が形成された後、前記シリコン基板４１上に前記フォトダイオード１０Ｄの拡散領域４１Ｄに対応したレジスト開口部Ｒ２ｗを有するレジストパターンＲ２を形成し、Ｐ＋あるいはＡｓ＋などのｎ型不純物元素を、最初に比較的低い加速電圧下でイオン注入し、前記図１２に示す受光領域４１Ｏの全体にわたり一様に、例えば約１．４μｍの深さＤ１に前記拡散領域４１Ｄを形成する。前記ｎ型不純物元素としてＰ＋を使う場合、前記イオン注入を例えば約６００ｋｅＶの加速電圧下、約３．０×１０13ｃｍ-2のドーズ量で実行することにより、前記拡散領域４１Ｄを前記約１．４μｍの深さＤ１に形成することができる。またＡｓ＋を使用してもドーズ量等をコントロールすることで同様な深さにすることができる。
【００４９】
次に前記受光領域４１Ｏに、図１７Ａに示す前記受光領域４１Ｏの中央部４１Ｏｃを連続的に覆い、前記レジスト開口部Ｒ２ｗが前記中間部４１Ｏｍおよび周辺部４１Ｏｐのみに形成されたレジストパターンＲ２Ａを形成し、前記レジストパターンＲ２Ａをマスクに、図１６Ｃに示すように前記中間部４１Ｏｍおよび周辺部４１Ｏｐにおいて、先に形成された拡散領域４１Ｄに重畳して前記ｎ型不純物元素のイオン注入を、より高い加速エネルギで実行し、前記拡散領域４１Ｄを約１．７μｍの深さＤ２に形成する。前記ｎ型不純物元素としてＰ＋を使う場合、前記イオン注入を例えば約８００ｋｅＶの加速電圧下、約３．０×１０13ｃｍ-2のドーズ量で実行することにより、前記拡散領域４１Ｄを前記約１．７μｍの深さＤ２に形成することができる。またＡｓ＋を使用してもドーズ量等をコントロールすることで同様な深さにすることができる。
【００５０】
次に前記受光領域４１Ｏに、図１７Ｂに示す前記受光領域４１Ｏの中央部４１Ｏｃおよび中間部４１Ｏｍを連続的に覆い、前記レジスト開口部Ｒ２ｗが前記周辺部４１Ｏｐのみに形成されたレジストパターンＲ２Ｂを形成し、前記レジストパターンＲ２Ｂをマスクに、図１６Ｄに示すように前記周辺部４１Ｏｐにおいて、先に形成された拡散領域４１Ｄに重畳して前記ｎ型不純物元素のイオン注入を、さらに高い加速エネルギで実行し、前記拡散領域４１Ｄを約２．０μｍの深さＤ３に形成する。前記ｎ型不純物元素としてＰ＋を使う場合、例えば約１ＭｅＶの加速電圧下、約３．０×１０13ｃｍ-2のドーズ量で実行することにより、前記拡散領域４１Ｄを前記約２．０μｍの深さＤ３に形成することができる。またＡｓ＋を使用してもドーズ量等をコントロールすることで同様な深さにすることができる。
【００５１】
次に図１６Ｅに示すように、前記シリコン基板４１上に、前記フォトダイオード１０Ｄの形成領域を露出するレジストパターンＲ３を形成し、前記レジストパターンＲ３をマスクにＢ＋をイオン注入することにより、前記シリコン基板４１の表面に前記拡散領域４１Ｄの上部に重畳して、ｐ＋型のシールド層４１Ｐ＋を形成する。なお図１６Ｅに示すレジストパターンＲ３は、図１２に示す受光領域４１Ｏ中に含まれる中心部４１Ｏｃ、中間部４１Ｏｍ、周辺部４１Ｏｐの画素ＰＸの各々について、前記フォトダイオード４１Ｄの形成領域を露出するように形成される。
【００５２】
次に図１６Ｆに示すように前記シリコン基板４１上に、各画素ＰＸのフォトダイオード形成領域を覆い、前記トランジスタ１０Ｃおよび１０Ｂの形成領域にＰ＋やＡｓ＋などのｎ型不純物元素をイオン注入し、前記ＬＤＤ拡散領域４１Ｂおよび４１Ｃを形成する。なお図１６Ｆ以降では、簡単のため、前記拡散領域４１Ｄとして外周部４１Ｏｐに深さＤ３で形成された拡散領域４１Ｄのみを示すこととする。
【００５３】
さらに図１６Ｇに示すように前記ゲート電極４３および４６の側壁面に側壁酸化膜ＳＷが形成され、前記フォトダイオード１０Ｄの形成領域および前記トランジスタ１０Ｂの形成領域を、前記ＬＤＤ拡散領域４１Bを除きレジストパターンＲ５により覆った状態で、前記ＬＤＤ領域４１Ｂ中に、前記ポリシリコンゲート電極４３および４６、およびその側壁面に合対向して形成された前記側壁絶縁膜ＳＷをマスクに使い、Ｐ＋やＡｓ＋などのｎ型不純物元素を高い濃度でイオン注入し、浮遊拡散領域４１Ｎを形成する。
【００５４】
さらに図１６Ｈに示すように、前記シリコン基板４１上に前記フォトダイオード１０Ｄの形成領域および前記トランジスタ１０Ｂおよび１０Ｃの形成領域を、前記ＬＤＤ拡散領域４１Ｃを除きレジストパターンＲ６により覆った状態で、前記ＬＤＤ領域４１Ｃ中に、前記ポリシリコンゲート電極４６およびその側壁面に形成された前記側壁絶縁膜ＳＷをマスクに使い、Ｐ＋やＡｓ＋などのｎ型不純物元素を高い加速電圧と高い濃度でイオン注入し、前記ｎ＋型ソース拡散領域４１ＣＤを形成する。
【００５５】
なお、上記のプロセスでは、前記トランスファゲートトランジスタ１０Ｃのチャネルドープとリセットトランジスタ１０Ｂのチャネルドープとが、同じｐ型拡散領域４１Ｐを使うことから同一になっているが、図１６Ａにおいて前記拡散領域４１Ｐを形成する際に、適当なマスクプロセスを使い、前記トランジスタ１０Ｂのチャネルドープ量を変化させることも可能である。
【００５６】
先にも説明したように、本実施形態によるＣＭＯＳ固体撮像素子４０では、フォトダイオード１０Ｄを構成する拡散領域４１Ｄの深さが、受光領域４０Ｏの中心部４１Ｏｐにおいて浅く、周辺部４０Ｏｃにおいて深く設定されることから、赤色光成分の検出感度が前記周辺部４０Ｏｃにおいて他の色成分よりも低下し、色ごとに異なるシェーディング特性が発生するのが回避される。
【００５７】
先の図１６Ｂ〜図１６Ｄのイオン注入プロセスでは、前記受光領域４０Ｏのうち、中間部４１Ｏｍでは拡散領域４１Ｄに図１６Ｂおよび図１６Ｃの二回のイオン注入工程がなされ、また前記受光領域４０Ｏのうち、周辺部４１Ｏｐでは拡散領域４１Ｄに図１６Ｂ〜図１６Ｄの三回のイオン注入工程がなされるため、前記受光領域４０Ｏにおいては拡散領域４１Ｄ中のｎ型不純物元素の濃度が、前記中心部４１Ｏｃから周辺部４１Ｏｐへと段階的に増加する特徴が生じる。
【００５８】
［第２の実施形態］
図１８Ａ〜１８Ｃは、本発明の第２の実施形態において、前記図１６Ｂ〜図１６Ｄに対応する工程でイオン注入マスクとして使われるレジストパターンＲ４Ａ〜Ｒ４Ｃを示す平面図である。図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【００５９】
図１８Ａを参照するに、前記レジストパターンＲ４Ａは図１６Ｂに対応するイオン注入工程で拡散領域４１Ｄを深さＤ１で形成するのに使われ、前記受光領域４１０のうち、中間部４１Ｏｍおよび周辺部４１Ｏｐを連続的に覆い、また前記中心部４１Ｏｃにおいて前記フォトダイオード１０Ｄの拡散領域４１Ｄの形成領域のみに対応したレジスト開口部Ｒ４ｗを、前記レジスト開口部Ｒ２ｗに対応して有している。
【００６０】
そこで図１６Ｂを使って説明すると、本実施形態では最初に前記図１８Ａのレジストパターンをマスクに、前記受光領域４１Ｏの中心部４１Ｏｃにｎ型不純物元素が第１の加速電圧および第１のドーズ量でイオン注入され、前記拡散領域４１Ｄが約１．４μｍの深さＤ１で形成される。前記ｎ型不純物元素としてＰ＋を使う場合には、例えば加速電圧を約６００ｋｅＶ、ドーズ量を約３．０×１０13ｃｍ-2に設定することができる。また前記ｎ型不純物元素としてＡｓ＋を使用してもドーズ量等をコントロールすることで同様な深さにすることができる。
【００６１】
次に図１８ＢのレジストパターンＲ４Ｂをマスクに、図１６Ｂに対応するイオン注入工程を行い、前記拡散領域４１Ｄを前記受光領域４１Ｏの中間部４１Ｏｍにおいて、深さＤ２で形成する。前記レジストパターンＲ４Ｂは前記受光領域４１０のうち、中心部４１Ｏｃおよび周辺部４１Ｏｐを覆い、また前記中間部４１Ｏｍにおいて前記フォトダイオード１０Ｄの拡散領域４１Ｄの形成領域のみに対応したレジスト開口部Ｒ４ｗを、前記レジスト開口部Ｒ２ｗに対応して有している。
【００６２】
そこで図１６Ｃを使って説明すると、本実施形態では前記図１８Ｂのレジストパターンをマスクに、前記受光領域４１Ｏの中間部４１Ｏｍにｎ型不純物元素が第２の加速電圧および第２のドーズ量でイオン注入され、前記拡散領域４１Ｄが約１．７μｍの深さＤ２で形成される。前記ｎ型不純物元素としてＰ＋を使う場合には、例えば加速電圧を約８００ｋｅＶ、ドーズ量を約３．０×１０13ｃｍ-2に設定することができる。また前記ｎ型不純物元素としてＡｓ＋を使用してもドーズ量等をコントロールすることで同様な深さにすることができる。
【００６３】
さらに図１８ＣのレジストパターンＲ４Ｃをマスクに、図１６Ｄに対応するイオン注入工程を行い、前記拡散領域４１Ｄを前記受光領域４１Ｏの周辺部４１Ｏｐにおいて、深さＤ３で形成する。前記レジストパターンＲ４Ｃは前記受光領域４１０のうち、中心部４１Ｏｃおよび中間部４１Ｏｍを連続的に覆い、また前記周辺部４１Ｏｐにおいて前記フォトダイオード１０Ｄの拡散領域４１Ｄの形成領域のみに対応したレジスト開口部Ｒ４ｗを、前記レジスト開口部Ｒ２ｗに対応して有している。
【００６４】
そこで図１６Ｄを使って説明すると、本実施形態では前記図１８Ｃのレジストパターンをマスクに、前記受光領域４１Ｏの周辺４１Ｏｐにｎ型不純物元素が第３の加速電圧および第３のドーズ量でイオン注入され、前記拡散領域４１Ｄが約２．０μｍの深さＤ３で形成される。前記ｎ型不純物元素としてＰ＋を使う場合には、例えば加速電圧を約１ＭｅＶ、ドーズ量を約３．０×１０13ｃｍ-2に設定することができる。また前記ｎ型不純物元素としてＡｓ＋を使用してもドーズ量等をコントロールすることで同様な深さにすることができる。
【００６５】
なお、本実施形態においては、前記図１６Ｂに示す工程と図１６Ｃに示す工程と図１６Ｄに示す工程の順序は任意である。
【００６６】
本実施形態では、前記拡散領域４１Ｄを形成する際のイオン注入工程が、前記受光領域４１Ｏの中心部４１Ｏｃ、中間部４１Ｏｍおよび周辺部４１Ｏｐにおいて互いに独立に実行することができる。
【００６７】
なお、上記第１および第２の各実施形態において、前記中心部４１Ｏｃ、中間部４１Ｏｍおよび周辺部４１Ｏｐは、図１２に示す同心円形状である必要はなく、図１９に示すように同心矩形形状であってもよい。このような場合には、図示は省略するが、対応した矩形形状のレジストパターンを、前記レジストパターンＲ，Ｒ２Ａ，Ｒ２Ｂ、あるいはＲ４Ａ，Ｒ４Ｂ，Ｒ４Ｃの代わりに使うことで、前記フォトダイオード１０Ｄの拡散領域４１Ｄの深さを、前記中心部４１Ｏｃ，中間部４１Ｏｍおよび周辺部４１Ｏｐにおいて、それぞれＤ１，Ｄ２，Ｄ３と変化させることができる。
【００６８】
また前記第１および第２の各実施形態において、前記中心部４１Ｏｃおよび中間部４１Ｏｍを図２０に示すように単一の中心部４１ＯＣとし、前記拡散領域４１Ｄを深さＤ１あるいはＤ２で形成し、前記周辺部４１Ｏｐにおいてのみ前記拡散領域４１Ｄを深さＤ３で形成するように構成することもできる。
【００６９】
例えば、前記図１６Ｂおよび図１６Ｃに対応する工程において前記中心部４１ＯＣおよび周辺部４１ＯｐにＰやＡｓなどのｎ型不純物元素を、前記図１６Ｂあるいは図１６Ｃで説明した条件でイオン注入し、前記拡散領域４１Ｄを前記深さＤ２で形成し、次いで前記中心部４１Ｏｃをレジストパターンで覆い、前記ｎ型不純物元素を前記周辺部４１Ｏｐのみに、前記図１６Ｄで説明した条件でイオン注入し、前記拡散領域４１Ｄを前記深さＤ３で形成することが可能である。
【００７０】
あるいは前記図１６Ｂおよび図１６Ｃに対応する工程において前記周辺部４１Ｏｐのみをレジストパターンで覆い、前記中心部４１ＯＣにＰやＡｓなどのｎ型不純物元素を、前記図１６Ｂあるいは図１６Ｃで説明した条件でイオン注入し、前記拡散領域４１Ｄを前記深さＤ２で形成し、次いで前記中心部４１Ｏｃをレジストパターンで覆い、前記ｎ型不純物元素を前記周辺部４１Ｏｐのみに、前記図１６Ｄで説明した条件でイオン注入し、前記拡散領域４１Ｄを前記深さＤ３で形成することが可能である。この場合には、前記中心部４１ＯＣへのイオン注入と前記周辺部４１Ｏｐへのイオン注入の順序を入れ替えてもよい。
【００７１】
以上、本発明を好ましい実施形態について説明したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
（付記１）
受光領域を画成されたシリコン基板と、
前記受光領域中に配列され、それぞれ画素を構成する複数の受光素子と、を含み、
前記複数の受光素子の各々は、
前記シリコン基板中に形成され、フォトダイオードを構成する拡散領域を含み、
前記シリコン基板の表面から測った前記拡散領域の深さが、前記受光領域の中心部の画素で最小であり、前記受光領域の周辺部の画素において、前記中心部の画素よりも増大していることを特徴とするＣＭＯＳ固体撮像素子。
（付記２）
前記受光領域は前記中央部と前記周辺部の間に、前記中央部を囲む帯状の中間部を含み、前記中間部の画素では、前記拡散領域が、前記中心部における深さと前記周辺部における深さの中間の深さを有することを特徴とする付記１記載のＣＭＯＳ固体撮像素子。
（付記３）
前記拡散領域は、前記受光領域の中央部において１．３μｍ〜１．５μｍの深さを有し、前記受光領域の前記中間部において１．６μｍ〜１．８μｍの深さを有し、前記受光領域の周辺部において１．９μｍ〜２．１μｍの深さを有することを特徴とする付記２記載のＣＭＯＳ固体撮像素子。
（付記４）
前記中央部は円形形状を有し、前記帯状領域は前記中央部に対して同心円状に形成されていることを特徴とする付記３記載のＣＭＯＳ固体撮像素子。
（付記５）
前記中央部は矩形形状を有し、前記帯状領域は前記中心部を囲んで前記中心部に整合した形状に形成されていることを特徴とする付記３記載のＣＭＯＳ固体撮像素子。
（付記６）
前記拡散領域の不純物濃度は、前記受光領域の中心部の画素で最小であり、前記受光領域の周辺部において増大していることを特徴とする付記１〜５のうち、いずれか一項記載のＣＭＯＳ固体撮像素子。
（付記７）
請求項１記載のＣＭＯＳ固体撮像素子の製造方法であって、
前記シリコン基板中に第１の加速エネルギで不純物元素のイオン注入を行うことにより、前記中央部の画素において前記拡散領域を、第１の深さで形成する第１のイオン注入工程と、
前記中央部をレジストパターンで覆い、前記レジストパターンをマスクに前記シリコン基板中に第２の加速エネルギで前記不純物元素のイオン注入を行うことにより、前記周辺部の画素において前記拡散領域を、前記第１の深さよりも深い第２の深さで形成する第２のイオン注入工程と、
を含むことを特徴とするＣＭＯＳ固体撮像素子の製造方法。
（付記８）
前記第１のイオン注入工程では、前記中心部の他に前記周辺部にも前記不純物元素が前記第１の深さで導入され、
前記第２のイオン注入工程は、前記第１のイオン注入工程の後で実行されることを特徴とする付記７記載のＣＭＯＳ固体撮像素子の製造方法。
（付記９）
前記第１のイオン注入工程は、前記周辺部をレジストパターンで覆った状態で実行されることを特徴とする付記７記載のＣＭＯＳ固体撮像素子の製造方法。
（付記１０）
付記２記載のＣＭＯＳ固体撮像素子の製造方法であって、
前記シリコン基板中に第１の加速エネルギで不純物元素のイオン注入を行うことにより、前記中央部、前記中間部、および前記周辺部の画素において前記拡散領域を、第１の深さで形成する第１のイオン注入工程と、
前記第１のイオン注入工程の後、前記中央部をレジストパターンで覆い、前記レジストパターンをマスクに前記シリコン基板中に第２の加速エネルギで前記不純物元素のイオン注入を行うことにより、前記中間部および前記周辺部の画素において前記拡散領域を、前記第１の深さよりも深い第２の深さで形成する第２のイオン注入工程と、
前記第２のイオン注入工程の後、前記中央部および前記中間部をレジストパターンで覆い、前記レジストパターンをマスクに前記シリコン基板中に第３の加速エネルギで前記不純物元素のイオン注入を行うことにより、前記周辺部の画素において前記拡散領域を、前記第２の深さよりも深い第３の深さで形成する工程と、
を含むことを特徴とするＣＭＯＳ固体撮像素子の製造方法。
（付記１１）
付記２記載のＣＭＯＳ固体撮像素子の製造方法であって、
前記中間部と前記周辺部を第１のレジストパターンで覆い、前記第１のレジストパターンをマスクに前記シリコン基板中に第１の加速エネルギで不純物元素のイオン注入を行うことにより、前記中心部の画素において前記拡散領域を、第１の深さで形成する第１のイオン注入工程と、
前記中心部および前記周辺部を第２のレジストパターンで覆い、前記第２のレジストパターンをマスクに前記シリコン基板中に第２の加速エネルギで前記不純物元素のイオン注入を行うことにより、前記中間部の画素において前記拡散領域を、前記第１の深さよりも深い第２の深さで形成する第２のイオン注入工程と、
前記中心部および前記中間部を第３のレジストパターンで覆い、前記第３のレジストパターンをマスクに前記シリコン基板中に第３の加速エネルギで前記不純物元素のイオン注入を行うことにより、前記周辺部の画素において前記拡散領域を、前記第２の深さよりも深い第３の深さで形成する工程と、
を含むことを特徴とするＣＭＯＳ固体撮像素子の製造方法。
【図面の簡単な説明】
【００７２】
【図１】ＣＭＯＳ固体撮像素子の全体的な構成を示す図である。
【図２】図１のＣＭＯＳ固体撮像素子で使われる一画素分の受光素子の構成を示す回路図である。
【図３】図２の受光素子の動作を説明する図である。
【図４】従来の受光素子の構成を示す断面図および平面図である。
【図５】図２の受光素子における受光領域を示す図である。
【図６】レンズによる図５の受光領域への入射光の集束を示す図である。
【図７】レンズによる図５の受光領域への結像を示す図である。
【図８】受光領域の中心部、中間部および周辺部への入射光の入射の様子を示す図である。
【図９】Ｓｉにおける光吸収係数と波長の関係を示す図である。
【図１０】入射光の波長とシリコン基板中において入射光の半分が吸収される深さの関係を示す図である。
【図１１】発明が解決しようとする課題を示す図である。
【図１２】第１の実施形態による受光素子の受光領域を示す図である。
【図１３】図１２の受光領域中の１画素分の受光素子の構成を示す断面図および平面図である。
【図１４】第１の実施形態による受光素子の作用を説明する図である。
【図１５】第１の実施形態の効果を示す図である。
【図１６Ａ】第１の実施形態による受光素子の製造工程を示す断面図（その１）である。
【図１６Ｂ】第１の実施形態による受光素子の製造工程を示す断面図（その２）である。
【図１６Ｃ】第１の実施形態による受光素子の製造工程を示す断面図（その３）である。
【図１６Ｄ】第１の実施形態による受光素子の製造工程を示す断面図（その４）である。
【図１６Ｅ】第１の実施形態による受光素子の製造工程を示す図（その５）である。
【図１６Ｆ】第１の実施形態による受光素子の製造工程を示す図（その６）である。
【図１６Ｇ】第１の実施形態による受光素子の製造工程を示す図（その７）である。
【図１６Ｈ】第１の実施形態による受光素子の製造工程を示す図（その８）である。
【図１７Ａ】図１６Ｃのイオン注入工程で使われるレジストパターンを示す平面図である。
【図１７Ｂ】図１６Ｄのイオン注入工程で使われるレジストパターンを示す平面図である。
【図１８Ａ】図１６Ｂのイオン注入工程で使われる第２の実施形態によるレジストパターンを示す平面図である。
【図１８Ｂ】図１６Ｃのイオン注入工程で使われる第２の実施形態によるレジストパターンを示す平面図である。
【図１８Ｃ】図１６Ｄのイオン注入工程で使われる第２の実施形態によるレジストパターンを示す平面図である。
【図１９】一変形例による受光素子を示す平面図である。
【図２０】他の変形例による受光素子を示す平面図である。
【符号の説明】
【００７３】
１０  ＣＭＯＳ受光素子
１０Ａ  電源端子
１０Ｂ  リセットトランジスタ
１０Ｃ  転送ゲートトランジスタ
１０Ｄ  フォトダイオード
１０Ｆ  読み出しトランジスタ
１０Ｓ  選択トランジスタ
２１、４１  シリコン基板
２１Ａ、４１Ａ  素子領域
２１Ｂ，２１Ｃ、４１Ｂ，４１Ｃ  ＬＤＤ領域
２１ＣＤ、４１ＣＤ  ソース拡散領域
２１Ｄ、４１Ｄ  フォトダイオード拡散領域
２１Ｉ、４１Ｉ  素子分離領域
２１Ｎ、４１Ｎ  浮遊拡散領域
２１Ｏ、４１Ｏ  受光領域
２１Ｏｃ、４１Ｏｃ  受光領域中心部
２１Ｏｍ、４１Ｏｍ  受光領域中間部
２１Ｏｐ、４１Ｏｐ  受光領域周辺部
２１Ｐ、４１Ｐ  ｐ型チャネル領域
２１Ｐ＋、４１Ｐ＋  シールド拡散領域
２２，２５、４２，４５  ゲート絶縁膜
２３，２６，４３，４６  ゲート電極
２４，４４  保護酸化膜
１００  ＣＭＯＳ固体撮像素子
１０１Ａ  受光領域
１０１Ｂ  行選択回路
１０１Ｃ  信号読出し回路
Ｄ１，Ｄ２，Ｄ３  拡散領域深さ
ＦＤ  浮遊拡散領域
Ｌ１，Ｌ  レンズ
Ｐ  集光点
ＰＸ  画素
Ｒ１，Ｒ２，Ｒ２Ａ，Ｒ２Ｂ，Ｒ３，Ｒ４，Ｒ４Ａ，Ｒ４Ｂ，Ｒ４Ｃ、Ｒ５，Ｒ６  レジストパターン
【図１】
2010056306.tif 000003
【図２】
2010056306.tif 000004
【図３】
2010056306.tif 000005
【図４】
2010056306.tif 000006
【図５】
2010056306.tif 000007
【図６】
2010056306.tif 000008
【図７】
2010056306.tif 000009
【図８】
2010056306.tif 000010
【図９】
2010056306.tif 000011
【図１０】
2010056306.tif 000012
【図１１】
2010056306.tif 000013
【図１２】
2010056306.tif 000014
【図１３】
2010056306.tif 000015
【図１４】
2010056306.tif 000016
【図１５】
2010056306.tif 000017
【図１６Ａ】
2010056306.tif 000018
【図１６Ｂ】
2010056306.tif 000019
【図１６Ｃ】
2010056306.tif 000020
【図１６Ｄ】
2010056306.tif 000021
【図１６Ｅ】
2010056306.tif 000022
【図１６Ｆ】
2010056306.tif 000023
【図１６Ｇ】
2010056306.tif 000024
【図１６Ｈ】
2010056306.tif 000025
【図１７Ａ】
2010056306.tif 000026
【図１７Ｂ】
2010056306.tif 000027
【図１８Ａ】
2010056306.tif 000028
【図１８Ｂ】
2010056306.tif 000029
【図１８Ｃ】
2010056306.tif 000030
【図１９】
2010056306.tif 000031
【図２０】
2010056306.tif 000032