(57)【要約】【課題】アナログセンサの性能を維持し、且つＡＤ変換の精度の低下を抑制する電圧測定装置を提供する。【解決手段】電圧測定装置は、高電位側電圧ＶＨを電源電圧Ｖｃｃとする２以上のアナログセンサ１１ａ〜１１ｄと、高電位側電圧ＶＨよりも低い低電位側電圧ＶＬを基準電圧Ｖｒｅｆとして、２以上のアナログセンサ１１ａ〜１１ｄのうちの少なくとも１つのアナログセンサ１１ｃ、１１ｄが出力するセンサ出力電圧ＶＯＵＴを変換する第１のＡＤ変換器１２と、高電位側電圧ＶＨを基準電圧Ｖｒｅｆとして、少なくとも低電位側電圧ＶＬを変換する第２のＡＤ変換器１３と、第２のＡＤ変換器１３により変換された低電位側電圧ＶＬのデジタルデータに基づいて、第１のＡＤ変換器１２により変換されたセンサ出力電圧ＶＯＵＴのデジタルデータを補正する補正部１４とを備える。【選択図】図１
2010117246.tif 000002
【特許請求の範囲】
【請求項１】
高電位側電圧を電源電圧とする２以上のアナログセンサと、
前記高電位側電圧よりも低い低電位側電圧を基準電圧として、前記２以上のアナログセンサのうちの少なくとも１つのアナログセンサが出力するセンサ出力電圧を変換する第１のアナログ／デジタル変換器と、
前記高電位側電圧を基準電圧として、少なくとも前記低電位側電圧を変換する第２のアナログ／デジタル変換器と、
前記第２のアナログ／デジタル変換器により変換された前記低電位側電圧のデジタルデータに基づいて、第１のアナログ／デジタル変換器により変換された前記センサ出力電圧のデジタルデータを補正する補正部と
を備えることを特徴とする電圧測定装置。
【請求項２】
前記低電位側電圧は複数の電圧からなり、第１のアナログ／デジタル変換器は、前記低電位側電圧の各々を基準電圧とする複数のアナログ／デジタル変換器からなり、
前記第２のアナログ／デジタル変換器は前記低電位側電圧の各々を変換し、
前記補正部は、前記第２のアナログ／デジタル変換器により変換された前記低電位側電圧の各々のデジタルデータに基づいて、前記第１のアナログ／デジタル変換器の各々により変換された前記センサ出力電圧のデジタルデータを補正する
ことを特徴とする請求項１に記載の電圧測定装置。
【請求項３】
前記補正部は、
前記第２のアナログ／デジタル変換器により変換された前記低電位側電圧のデジタルデータに基づいて前記低電位側電圧の補正値を算出する補正値算出部と、
前記補正値算出部が算出した前記補正値に基づいて第１のアナログ／デジタル変換器により変換された前記デジタルデータを補正する補正演算部と
を備えることを特徴とする請求項１又は２に記載の電圧測定装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のアナログ／デジタル変換器を用いた電圧測定装置に関する。
【背景技術】
【０００２】
電圧などのアナログデータをデジタルデータへ変換するアナログ／デジタル変換器（以後、「ＡＤ変換器」と略す。）を用いて、センサやバッテリ等の出力電圧を測定する装置が従来から知られている。ＡＤ変換器の変換時における変換誤差を低減する考案が提案されている（例えば、特許文献１及び２参照）。
【０００３】
特許文献１では、複数のアナログセンサのうちの１つが出力する定電圧を他のアナログセンサの電源電圧及びＡＤ変換器の基準電圧とすることにより、他のアナログセンサの電圧出力時及びＡＤ変換器の変換時に生じる誤差を解消している。
【０００４】
また、特許文献２では、ＡＤ変換器の基準電圧の範囲よりも狭い幅の特定電圧範囲を精度良く検出するために、測定対象の電源の出力電圧範囲から特定電圧範囲を切り出して基準電圧の範囲に対応する様に特定電圧範囲を増幅し、特定電圧範囲の増幅に対応して変圧した電圧から電源電圧のＡＤ変換値を求めている。
基準電圧の範囲に対応する用に増幅する。
【特許文献１】特開２０００−１３１０９３号公報
【特許文献２】特開２００６−１７７７８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、昨今のＣＰＵの高速化に伴い、ＣＰＵの電源電圧が低下し、ＣＰＵ内のＡＤ変換器の基準電圧が低下している。これにより、ＡＤ変換器の基準電圧はアナログセンサの電源電圧よりも低い電圧となり、ＡＤ変換器の変換精度が低下してしまう。ＡＤ変換器の変換精度を上げるには基準電圧の精度を上げる必要があるが、基準電圧が低いほどその精度を向上させることが困難となり、精度の向上に必要なコストも上昇してしまう。一方、アナログセンサの電源電圧をＡＤ変換器の基準電圧と同様に低下させてしまうと、アナログセンサの性能を十分に発揮することが困難となる。
【０００６】
本発明は、上記問題点に鑑みて成されたものであり、その目的は、アナログセンサの性能を維持し、且つＡＤ変換の精度の低下を抑制する電圧測定装置を提供する。
【課題を解決するための手段】
【０００７】
本発明の特徴は、高電位側電圧を電源電圧とする２以上のアナログセンサと、前記高電位側電圧よりも低い低電位側電圧を基準電圧として、前記２以上のアナログセンサのうちの少なくとも１つのアナログセンサが出力するセンサ出力電圧を変換する第１のアナログ／デジタル変換器と、前記高電位側電圧を基準電圧として、少なくとも前記低電位側電圧を変換する第２のアナログ／デジタル変換器と、前記第２のアナログ／デジタル変換器により変換された前記低電位側電圧のデジタルデータに基づいて、第１のアナログ／デジタル変換器により変換された前記センサ出力電圧のデジタルデータを補正する補正部とを備える電圧測定装置であることを要旨とする。
【０００８】
本発明の特徴によれば、アナログセンサの電源電圧よりも低い低電位側電圧を基準電圧とする第１のアナログ／デジタル変換器を用いて、アナログセンサのセンサ出力電圧を変換する場合において、高電位側電圧を基準電圧とする第２のアナログ／デジタル変換器を用いて低電位側電圧を変換し、変換された低電位側電圧のデジタルデータに基づいて、第１のアナログ／デジタル変換器により変換されたセンサ出力電圧のデジタルデータを補正する。これにより、第１のアナログ／デジタル変換器の基準電圧の精度を向上させることなく、第１のアナログ／デジタル変換器の変換誤差を少なくすることができる。また、アナログセンサは高電位側電圧を電源電圧とするので、アナログセンサの性能を維持することができる。
【発明の効果】
【０００９】
本発明の電圧測定装置によれば、アナログセンサの性能を維持し、且つＡＤ変換の精度の低下を抑制することができる。
【発明を実施するための最良の形態】
【００１０】
以下図面を参照して、本発明の実施形態を説明する。図面の記載において同一部分には同一符号を付して説明を省略する。
（第１の実施の形態）
図１を参照して、本発明の第１の実施の形態に係わる電圧測定装置の構成を説明する。本発明の第１の実施の形態に係わる電圧測定装置は、高電位側電圧ＶＨを電源電圧Ｖｃｃとする第１のアナログセンサ１１ａ、第２のアナログセンサ１１ｂ、第３のアナログセンサ１１ｃ及び第４のアナログセンサ１１ｄと、高電位側電圧ＶＨよりも低い低電位側電圧ＶＬを基準電圧Ｖｒｅｆとして、第１〜第４のアナログセンサ１１ａ〜１１ｄのうちの少なくとも１つのアナログセンサが出力するセンサ出力電圧ＶＯＵＴを変換する第１のＡＤ変換器１２と、高電位側電圧ＶＨを基準電圧Ｖｒｅｆとして、少なくとも低電位側電圧ＶＬを変換する第２のＡＤ変換器１３と、第２のＡＤ変換器１３により変換された低電位側電圧ＶＬのデジタルデータに基づいて、第１のＡＤ変換器１２により変換されたセンサ出力電圧ＶＯＵＴのデジタルデータを補正する補正部１４と、第１のＡＤ変換器１２が変換するセンサ出力電圧ＶＯＵＴを分圧する分圧回路１５とを備える。
【００１１】
ここで、アナログセンサは、様々な種類の物理量、熱、音、圧力、温度などの現象を検知して、検知量を応じて変化するセンサ出力電圧を出力する。アナログセンサから出力されるセンサ出力電圧はアナログデータである。第１〜第４のアナログセンサ１１ａ〜１１ｄは高電位側電圧ＶＨによって駆動するため、第１〜第４のアナログセンサ１１ａ〜１１ｄの各センサ出力電圧ＶＯＵＴは高電位側電圧ＶＨのバラツキの影響を受けるが、高電位側電圧ＶＨの精度を向上させることにより各センサ出力電圧ＶＯＵＴが受ける影響を小さくすることができる。第１及び第２のアナログセンサ１１ａ、１１ｂのセンサ出力電圧ＶＯＵＴは、第２のＡＤ変換器１３へ入力され、第３及び第４のアナログセンサ１１ｃ、１１ｄのセンサ出力電圧ＶＯＵＴは、第１のＡＤ変換器１２へ入力される。
【００１２】
第１のＡＤ変換器１２は、低電位側電圧ＶＬを電源電圧ＶｃｃとするＣＰＵ（中央演算処理装置）５に内蔵され、低電位側電圧ＶＬが基準電圧Ｖｒｅｆとして入力される。よって、第１のＡＤ変換器１２の変換精度は低電位側電圧ＶＬのバラツキの影響を受ける。また、第１のＡＤ変換器１２は３つの入力端子を備え、そのうちの２つの入力端子に、分圧回路１５を介して第３及び第４のアナログセンサ１１ｃ、１１ｄが出力するセンサ出力電圧ＶＯＵＴがそれぞれ入力され、各センサ出力電圧ＶＯＵＴをアナログデータからデジタルデータへ変換する。第１のＡＤ変換器１２により変換された各センサ出力電圧ＶＯＵＴのデジタルデータは補正部１４へ入力される。
【００１３】
第２のＡＤ変換器１３は、高電位側電圧ＶＨを電源電圧ＶｃｃとするＣＰＵ６に内蔵され、高電位側電圧ＶＨが基準電圧Ｖｒｅｆとして入力される。よって、第２のＡＤ変換器１３の変換精度は高電位側電圧ＶＨのバラツキの影響を受ける。また、第２のＡＤ変換器１３は３つの入力端子を備え、３つの入力端子に第３及び第４のアナログセンサ１１ｃ、１１ｄが出力するセンサ出力電圧ＶＯＵＴ及び低電位側電圧ＶＬがそれぞれ入力され、各センサ出力電圧ＶＯＵＴ及び低電位側電圧ＶＬをアナログデータからデジタルデータへ変換する。第２のＡＤ変換器１３により変換された低電位側電圧ＶＬのデジタルデータは補正部１４へ入力される。
【００１４】
補正部１４は、第１のＡＤ変換器１２と同じＣＰＵ５に内蔵され、第２のＡＤ変換器１３からフィードバックされた低電位側電圧ＶＬのデジタルデータに基づいて、第１のＡＤ変換器１２により変換されたセンサ出力電圧ＶＯＵＴのデジタルデータを補正する。
【００１５】
補正部１４は、第２のＡＤ変換器１３により変換された低電位側電圧ＶＬのデジタルデータに基づいて低電位側電圧ＶＬの補正値を算出する補正値算出部２１と、補正値算出部２１が算出した補正値に基づいて第１のＡＤ変換器１２により変換されたセンサ出力電圧ＶＯＵＴのデジタルデータを補正する補正演算部２２とを備える。補正部１４の詳細な補正手順の詳細は後述する。
【００１６】
分圧回路１５には、第３及び第４のアナログセンサ１１ｃ、１１ｄが出力する各センサ出力電圧ＶＯＵＴが入力される。分圧回路１５は、第３及び第４のアナログセンサ１１ｃ、１１ｄが出力する各センサ出力電圧ＶＯＵＴに対して所定数を乗じて得られる電圧へそれぞれ分圧して出力する。所定数とは、低電位側電圧ＶＬを高電位側電圧ＶＨで除した数である。分圧回路１５から出力された各電圧は第１のＡＤ変換器１２へ入力される。
＜補正例＞
次に、センサ出力電圧ＶＯＵＴの補正方法の一例について説明する。本例において、高電位側電圧ＶＨを５Ｖとし、低電位側電圧ＶＬを３．３Ｖとし、第１のＡＤ変換器１２が変換するデジタルデータの大きさを１０ビットとする。
【００１７】
低電位側電圧ＶＬを基準電圧Ｖｒｅｆとする第１のＡＤ変換器１２のＡＤ分解能は、３．３Ｖ／１０２４＝約３．２２ｍＶ／ＬＳＢである。「ＬＳＢ」は最小位ビット（least significant bit）である。低電位側電圧ＶＬのバラツキが−１％〜＋１％である場合、低電位側電圧ＶＬは３．２６７Ｖ〜３．３３３Ｖの範囲でばらつくことになる。
【００１８】
低電位側電圧ＶＬが３．３３３Ｖである場合、第１のＡＤ変換器１２のＡＤ分解能は約３．２５ｍＶ／ＬＳＢとなり、低電位側電圧ＶＬが３．２６７Ｖである場合、第１のＡＤ変換器１２のＡＤ分解能は約３．１９ｍＶ／ＬＳＢとなる。
【００１９】
例えば、第３のアナログセンサ１１ｃから分圧回路１５を介して第１のＡＤ変換器１２へ入力される電圧が２．５Ｖである場合について考える。まず、低電位側電圧ＶＬが３．３Ｖである場合、２．５Ｖのデジタルデータは７７５となる。これに対して、低電位側電圧ＶＬが３．３３３Ｖである場合、２．５Ｖのデジタルデータは７６８となり、７６８は２．４７５Ｖを示す。よって、−７及び−２５ｍＶの誤差が生じる。また、低電位側電圧ＶＬが３．２６７Ｖである場合、２．５Ｖのデジタルデータは７８３となり、７８３は２．５２５Ｖを示す。よって、＋８及び＋２５ｍＶの誤差が生じる。
【００２０】
そこで、高電位側電圧ＶＨを基準電圧Ｖｒｅｆとする第２のＡＤ変換器１３を用いて低電位側電圧ＶＬを変換し、変換された低電位側電圧ＶＬのデジタルデータに基づいて基準電圧Ｖｒｅｆの補正値を算出し、補正値に基づいて第１のＡＤ変換器１２により変換されたセンサ出力電圧ＶＯＵＴのデジタルデータを補正する。
【００２１】
具体的に、高電位側電圧ＶＨを基準電圧Ｖｒｅｆとする第２のＡＤ変換器１３のＡＤ分解能は、５Ｖ／１０２４＝約４．８８ｍＶ／ＬＳＢである。低電位側電圧ＶＬが３．３Ｖである場合、第２のＡＤ変換器１３が出力する低電位側電圧ＶＬのデジタルデータは、３．３Ｖ／４．８８ｍＶ＝６７６となる。
【００２２】
これに対して、低電位側電圧ＶＬが３．３３３Ｖである場合、第２のＡＤ変換器１３が出力する低電位側電圧ＶＬのデジタルデータは、３．３３３Ｖ／４．８８ｍＶ＝６８２となる。よって、低電位側電圧ＶＬが３．３３３Ｖである場合の補正値は６８２／６７６＝約１．００８８となる。第１のＡＤ変換器１２が出力する２．５Ｖのデジタルデータ（＝７６８）に補正値（＝１．００８８）を乗じることにより補正後のデジタルデータ（＝７７４）が得られる。また、２．４７５Ｖに１．００８８を乗じると２．４９６８Ｖとなる。
【００２３】
また、低電位側電圧ＶＬが３．２６７Ｖである場合、第２のＡＤ変換器１３が出力する低電位側電圧ＶＬのデジタルデータは、３．２６７Ｖ／４．８８ｍＶ＝６６９となる。よって、低電位側電圧ＶＬが３．２６７Ｖである場合の補正値は６６９／６７６＝約０．９８９６となる。第１のＡＤ変換器１２が出力する２．５Ｖのデジタルデータ（＝７８３）に補正値（＝０．９８９６）を乗じることにより補正後のデジタルデータ（＝７７４）が得られる。また、２．５２５Ｖに０．９８９６を乗じると２．４９８７Ｖとなる。
【００２４】
このように、±１％の精度を有する低電位側電圧ＶＬ（＝３．３Ｖ）を基準電圧Ｖｒｅｆとする第１のＡＤ変換器１２が２．５Ｖの電圧を変換する場合における変換誤差（＝±２５ｍＶ）を約±３．２２ｍＶまで少なくすることができる。
【００２５】
以上説明したように、本発明の第１の実施の形態によれば、以下の作用効果が得られる。
【００２６】
第３及び第４のアナログセンサ１１ｃ、１１ｄの電源電圧Ｖｃｃよりも低い低電位側電圧ＶＬを基準電圧Ｖｒｅｆとする第１のＡＤ変換器１２を用いて、第３及び第４のアナログセンサ１１ｃ、１１ｄのセンサ出力電圧ＶＯＵＴを変換する場合において、高電位側電圧ＶＨを基準電圧Ｖｒｅｆとする第２のＡＤ変換器１３を用いて低電位側電圧ＶＬを変換し、変換された低電位側電圧ＶＬのデジタルデータに基づいて、第１のＡＤ変換器１２により変換されたセンサ出力電圧ＶＯＵＴのデジタルデータを補正する。これにより、第１のＡＤ変換器１２の基準電圧Ｖｒｅｆの精度を向上させることなく、第１のＡＤ変換器１２の変換誤差を少なくすることができる。また、第３及び第４のアナログセンサ１１ｃ、１１ｄは高電位側電圧ＶＨを電源電圧Ｖｃｃとする。よって、第３及び第４のアナログセンサ１１ｃ、１１ｄの性能は維持しつつ、第１のＡＤ変換器１２の変換精度の低下を抑制することができる。
【００２７】
また、補正値算出部２１が、低電位側電圧ＶＬのデジタルデータに基づいて低電位側電圧ＶＬの補正値を求め、補正演算部２２が、この補正値に基づいて第１のＡＤ変換器１２により変換されたデジタルデータを補正することにより、第１のＡＤ変換器１２の変換誤差を少なくすることができる。
【００２８】
なお、前述したように一般的に、ＡＤ変換器の変換精度を上げるには基準電圧の精度を上げる必要があるが、基準電圧が低いほどその精度を向上させることが困難となり、精度の向上に必要なコストも上昇してしまう。よって、高電位側電圧ＶＨの精度向上は低電位側電圧ＶＬの精度向上よりも低コストで実現可能であるといえる。また、高電位側電圧ＶＨの精度が向上すれば、第２のＡＤ変換器１３の変換精度が向上し、変換された低電位側電圧ＶＬのデジタルデータの誤差も小さくなるので、補正部１４による補正精度も向上する。したがって、低電位側電圧ＶＬの精度を向上させる場合に比べて、低いコストで第１のＡＤ変換器１２の変換誤差を修正することができる。
（第２の実施の形態）
図１の電圧測定装置において、第１〜第４のアナログセンサ１１ａ〜１１ｄの電源電圧Ｖｃｃよりも低い低電位側電圧ＶＬの種類及び低電位側電圧ＶＬを基準電圧Ｖｒｅｆとする第１のＡＤ変換器の数がそれぞれ１つであったが、本発明の電圧測定装置において、低電位側電圧ＶＬの種類及び第１のＡＤ変換器１２の数は複数であっても構わない。
【００２９】
本発明の第２の実施の形態では、その一例として、高電位側電圧ＶＨよりも低い低電位側電圧ＶＬが２種類の電圧、例えば３．３Ｖ及び２．５Ｖからなり、第１のＡＤ変換器１２は、当該２種類の電圧の各々を基準電圧Ｖｒｅｆとする２つのＡＤ変換器からなる場合について説明する。
【００３０】
図２に示すように、本発明の第２の実施の形態に係わる電圧測定装置は、高電位側電圧ＶＨを電源電圧Ｖｃｃとする第１のアナログセンサ１１ａ、第３のアナログセンサ１１ｃ、第４のアナログセンサ１１ｄ、第５のアナログセンサ１１ｅ及び第６のアナログセンサ１１ｆと、高電位側電圧ＶＨよりも低い低電位側電圧ＶＬ１を基準電圧Ｖｒｅｆとして、第３〜第５のアナログセンサ１１ｃ〜１１ｅが出力するセンサ出力電圧ＶＯＵＴを変換する第１のＡＤ変換器１２ａと、高電位側電圧ＶＨよりも低い低電位側電圧ＶＬ２を基準電圧Ｖｒｅｆとして、第６のアナログセンサ１１ｆが出力するセンサ出力電圧ＶＯＵＴを変換する第１のＡＤ変換器１２ｂと、高電位側電圧ＶＨを基準電圧Ｖｒｅｆとして、少なくとも低電位側電圧ＶＬ１及び低電位側電圧ＶＬ２を変換する第２のＡＤ変換器１３と、第２のＡＤ変換器１３により変換された低電位側電圧ＶＬ１のデジタルデータに基づいて、第１のＡＤ変換器１２ａにより変換されたセンサ出力電圧ＶＯＵＴのデジタルデータを補正する補正部１４ａと、第２のＡＤ変換器１３により変換された低電位側電圧ＶＬ２のデジタルデータに基づいて、第１のＡＤ変換器１２ｂにより変換されたセンサ出力電圧ＶＯＵＴのデジタルデータを補正する補正部１４ｂと、第１のＡＤ変換器１２ａが変換するセンサ出力電圧ＶＯＵＴを分圧する分圧回路１５ａと、第１のＡＤ変換器１２ｂが変換するセンサ出力電圧ＶＯＵＴを分圧する分圧回路１５ｂとを備える。
【００３１】
第１のアナログセンサ１１ａ、第３〜第６のアナログセンサ１１ｃ〜１１ｆは高電位側電圧ＶＨによって駆動するため、各センサ出力電圧ＶＯＵＴは高電位側電圧ＶＨのバラツキの影響を受けるが、高電位側電圧ＶＨの精度を向上させることにより各センサ出力電圧ＶＯＵＴが受ける影響を小さくすることができる。第１のアナログセンサ１１ａのセンサ出力電圧ＶＯＵＴは第２のＡＤ変換器１３へ入力され、第３〜第５のアナログセンサ１１ｃ〜１１ｅのセンサ出力電圧ＶＯＵＴは第１のＡＤ変換器１２ａへ入力され、第６のアナログセンサ１１ｆのセンサ出力電圧ＶＯＵＴは第１のＡＤ変換器１２ｂへ入力される。
【００３２】
第１のＡＤ変換器１２ａ及び第１のＡＤ変換器１２ｂは、それぞれ、低電位側電圧ＶＬを電源電圧ＶｃｃとするＣＰＵ（中央演算処理装置）５ａ又は５ｂに内蔵され、互いに異なる低電位側電圧ＶＬ１又は低電位側電圧ＶＬ２が基準電圧Ｖｒｅｆとして入力される。よって、第１のＡＤ変換器１２ａ、１２ｂの変換精度は低電位側電圧ＶＬ１、ＶＬ２のバラツキの影響を受ける。また、第１のＡＤ変換器１２ａ、１２ｂは３つの入力端子をそれぞれ備える。
【００３３】
第１のＡＤ変換器１２ａの３つの入力端子に、分圧回路１５ａを介して第３〜第５のアナログセンサ１１ｃ〜１１ｅが出力するセンサ出力電圧ＶＯＵＴがそれぞれ入力され、第１のＡＤ変換器１２ａは当該各センサ出力電圧ＶＯＵＴをアナログデータからデジタルデータへ変換する。第１のＡＤ変換器１２ａにより変換された各センサ出力電圧ＶＯＵＴのデジタルデータは補正部１４ａへ入力される。
【００３４】
第１のＡＤ変換器１２ｂの３つの入力端子のうちの１つの入力端子に、分圧回路１５ｂを介して第６のアナログセンサ１１ｆが出力するセンサ出力電圧ＶＯＵＴが入力され、第１のＡＤ変換器１２ｂは当該センサ出力電圧ＶＯＵＴをアナログデータからデジタルデータへ変換する。第１のＡＤ変換器１２ｂにより変換されたセンサ出力電圧ＶＯＵＴのデジタルデータは補正部１４ｂへ入力される。
【００３５】
補正部１４ａは、第１のＡＤ変換器１２ａと同じＣＰＵ５ａに内蔵され、第２のＡＤ変換器１３からフィードバックされた低電位側電圧ＶＬ１のデジタルデータに基づいて、第１のＡＤ変換器１２ａにより変換されたセンサ出力電圧ＶＯＵＴのデジタルデータを補正する。補正部１４ａは、第２のＡＤ変換器１３により変換された低電位側電圧ＶＬ１のデジタルデータに基づいて低電位側電圧ＶＬ１の補正値を算出する補正値算出部２１ａと、補正値算出部２１ａが算出した補正値に基づいて第１のＡＤ変換器１２ａにより変換されたセンサ出力電圧ＶＯＵＴのデジタルデータを補正する補正演算部２２ａとを備える。
【００３６】
補正部１４ｂは、第１のＡＤ変換器１２ｂと同じＣＰＵ５ｂに内蔵され、第２のＡＤ変換器１３からフィードバックされた低電位側電圧ＶＬ２のデジタルデータに基づいて、第１のＡＤ変換器１２ｂにより変換されたセンサ出力電圧ＶＯＵＴのデジタルデータを補正する。補正部１４ｂは、第２のＡＤ変換器１３により変換された低電位側電圧ＶＬ２のデジタルデータに基づいて低電位側電圧ＶＬ２の補正値を算出する補正値算出部２１ｂと、補正値算出部２１ｂが算出した補正値に基づいて第１のＡＤ変換器１２ｂにより変換されたセンサ出力電圧ＶＯＵＴのデジタルデータを補正する補正演算部２２ｂとを備える。補正部１４ａ及び補正部１４ｂの詳細な補正手順の詳細は前述したとおりである。
【００３７】
分圧回路１５ａには、第３〜第５のアナログセンサ１１ｃ〜１１ｅが出力する各センサ出力電圧ＶＯＵＴが入力される。分圧回路１５ａは、第３〜第５のアナログセンサ１１ｃ〜１１ｅが出力する各センサ出力電圧ＶＯＵＴに対して所定数を乗じて得られる電圧へそれぞれ分圧して出力する。所定数とは、低電位側電圧ＶＬ１を高電位側電圧ＶＨで除した数である。分圧回路１５ａから出力された各電圧は第１のＡＤ変換器１２ａへ入力される。
【００３８】
分圧回路１５ｂには、第６のアナログセンサ１１ｆが出力する各センサ出力電圧ＶＯＵＴが入力される。分圧回路１５ｂは、第６のアナログセンサ１１ｆが出力する各センサ出力電圧ＶＯＵＴに対して所定数を乗じて得られる電圧へそれぞれ分圧して出力する。所定数とは、低電位側電圧ＶＬ２を高電位側電圧ＶＨで除した数である。分圧回路１５ｂから出力された各電圧は第１のＡＤ変換器１２ｂへ入力される。
【００３９】
第２のＡＤ変換器１３の構成は図１と同じであり、説明を省略する。
【００４０】
以上説明したように、本発明の第２の実施の形態によれば、低電位側電圧が２種類の電圧ＶＬ１、ＶＬ２からなる場合、第１のＡＤ変換器１２として、低電位側電圧ＶＬ１、ＶＬ２の各々を基準電圧Ｖｒｅｆとする複数のＡＤ変換器１２ａ、１２ｂを用意し、第２のＡＤ変換器１３を用いて低電位側電圧ＶＬ１、ＶＬ２の各々を変換し、低電位側電圧ＶＬ１、ＶＬ２の各々のデジタルデータに基づいて、第１のＡＤ変換器１２ａ、１２ｂの各々により変換されたセンサ出力電圧ＶＯＵＴのデジタルデータを補正する。これにより、各第１のＡＤ変換器１２ａ、１２ｂの変換精度の低下を抑制することができる。
【００４１】
上記のように、本発明は、２つの実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００４２】
例えば、第１の実施の形態では、第１のＡＤ変換器１２が、４つのアナログセンサのうちの２つのアナログセンサのセンサ出力電圧を変換する場合について説明し、第２の実施の形態では、第１のＡＤ変換器１２ａが５つのアナログセンサのうちの３つのアナログセンサのセンサ出力電圧を変換し、第１のＡＤ変換器１２ｂが５つのアナログセンサのうちの他の１つアナログセンサのセンサ出力電圧を変換する場合について説明した。しかし、アナログセンサの数はこれらに限定されるものではなく、電圧測定装置は２以上のアナログセンサを備え、第１のＡＤ変換器１２はそのうちの少なくとも１つのアナログセンサが出力するセンサ出力電圧を変換すれば、アナログセンサの数を増減させることは可能である。
【００４３】
このように、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲に係る発明特定事項によってのみ限定されるものである。
【図面の簡単な説明】
【００４４】
【図１】本発明の第１の実施の形態に係わる電圧測定装置の構成を示すブロック図である。
【図２】本発明の第２の実施の形態に係わる電圧測定装置の構成を示すブロック図である。
【符号の説明】
【００４５】
５、５ａ、５ｂ、６      ＣＰＵ
１１ａ  第１のアナログセンサ
１１ｂ  第２のアナログセンサ
１１ｃ  第３のアナログセンサ
１１ｄ  第４のアナログセンサ
１１ｅ  第５のアナログセンサ
１１ｆ  第６のアナログセンサ
１２、１２ａ、１２ｂ  第１のＡＤ変換器
１３    第２のＡＤ変換器
１４、１４ａ、１４ｂ  補正部
１５、１５ａ、１５ｂ  分圧回路
２１、２１ａ、２１ｂ  補正値算出部
２２、２２ａ、２２ｂ  補正演算部
ＶＨ    高電位側電圧
ＶＬ、ＶＬ１、ＶＬ２  低電位側電圧
Ｖｃｃ  電源電圧
ＶＯＵＴ  センサ出力電圧
Ｖｒｅｆ  基準電圧
【図１】
2010117246.tif 000003
【図２】
2010117246.tif 000004