(57)【要約】【課題】映像信号を伝送する映像信号処理装置の配線本数を削減する。【解決手段】映像信号処理装置５０には、クロック発生回路４、ＡＤ変換回路１１、ＡＤ変換回路１２、デコード回路１３、デコード回路１４、マルチプレクサ１５、デマルチプレクサ１６、及び表示制御部１７が設けられる。コンポジットビデオ信号Ｓｃｏｍｐ１は、クロック信号Ｓｃｌｋに基づいて、アナログ・デジタル変換回路１１とデコーダ回路１３で信号処理される。コンポジットビデオ信号Ｓｃｏｍｐ２は、クロック信号Ｓｃｌｋに基づいて、アナログ・デジタル変換回路１２とデコーダ回路１４で信号処理される。マルチプレクサ１５は、クロック信号Ｓｃｌｋ２ｘに基づいて、デコード処理信号Ｓ１１及びＳ２１を時分割多重する。デマルチプレクサ１６は、クロック信号Ｓｃｌｋ２ｘに基づいて、デマルチプレクサ信号を多重分離し、映像信号を復元する。【選択図】図１
2010166171.tif 000002
【特許請求の範囲】
【請求項１】
ｎ本（ただし、ｎは２以上）の複合映像信号の内いずれか１つが入力され、第１のクロック信号に基づいてこの信号をアナログ・デジタル変換し、アナログ・デジタル変換信号を出力するｎ個のＡＤ変換回路と、
前記第１のクロック信号に基づいて、前記ｎ個のＡＤ変換回路からそれぞれ出力されるアナログ・デジタル変換信号の内１つをデコードし、デコード処理されたデコード処理信号を出力するｎ個のデコード回路と、
第２のクロック信号に基づいて、前記ｎ個のデコード回路からそれぞれ出力されるデコード処理信号を時分割多重し、時分割多重された映像データ信号を生成するマルチプレクサと、
を具備することを特徴とする映像信号処理装置。
【請求項２】
前記第２のクロック信号に基づいて、前記マルチプレクサから出力される時分割多重された映像データ信号を多重分離するデマルチプレクサを具備することを特徴とする請求項１に記載の映像信号処理装置。
【請求項３】
前記第２のクロック信号は、前記第１のクロック信号のｎ倍の周波数を有することを特徴とする請求項１又は２に記載の映像信号処理装置。
【請求項４】
第１の複合映像信号が入力され、第１のクロック信号に基づいて前記第１の複合映像信号をアナログ・デジタル変換し、第１のアナログ・デジタル変換信号を出力する第１のＡＤ変換回路と、
第２の複合映像信号が入力され、前記第１のクロック信号に基づいて前記第２の複合映像信号をアナログ・デジタル変換し、第２のアナログ・デジタル変換信号を出力する第２のＡＤ変換回路と、
前記第１のクロック信号に基づいて、前記第１のアナログ・デジタル変換信号をデコードし、デコード処理された第１のデコード処理信号を出力する第１のデコード回路と、
前記第１のクロック信号に基づいて、前記第２のアナログ・デジタル変換信号をデコードし、デコード処理された第２のデコード処理信号を出力する第２のデコード回路と、
前記第１のクロック信号の２倍の周波数を有する第２のクロック信号に基づいて、前記第１及び第２のデコード処理信号を時分割多重し、時分割多重された映像データ信号を出力するマルチプレクサと、
前記第２のクロック信号に基づいて、前記マルチプレクサから出力される時分割多重された映像データ信号を多重分離するデマルチプレクサと、
を具備することを特徴とする映像信号処理装置。
【請求項５】
第１の複合映像信号が入力され、第１のクロック信号に基づいて前記第１の複合映像信号をアナログ・デジタル変換し、第１のアナログ・デジタル変換信号を出力する第１のＡＤ変換回路と、
第２の複合映像信号が入力され、前記第１のクロック信号に基づいて前記第２の複合映像信号をアナログ・デジタル変換し、第２のアナログ・デジタル変換信号を出力する第２のＡＤ変換回路と、
前記第１のクロック信号に基づいて、前記第１のアナログ・デジタル変換信号をデコードし、デコード処理された第１のデコード処理信号を出力する第１のデコード回路と、
前記第１のクロック信号に基づいて、前記第２のアナログ・デジタル変換信号をデコードし、デコード処理された第２のデコード処理信号を出力する第２のデコード回路と、
イネーブル信号を生成し、前記第１のクロック信号の２倍の周波数を有する第２のクロック信号に基づいて、前記第１及び第２のデコード処理信号を時分割多重し、時分割多重された映像データ信号を出力するマルチプレクサと、
前記イネーブル信号及び前記第２のクロック信号に基づいて、前記マルチプレクサから出力される時分割多重された映像データ信号を多重分離するデマルチプレクサと、
を具備することを特徴とする映像信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、映像信号処理装置に関する。
【背景技術】
【０００２】
映像信号処理装置では、ＮＴＳＣ（National  television  System  Committee）、ＰＡＬ（Phase  Alternation  By  Line）、或いはＳＥＣＡＭ方式などのコンポジットビデオ信号（複合映像信号）がＡＤ変換回路に入力され、アナログ・デジタル変換される。アナログ・デジタル変換された映像信号は、デコーダ回路でデコード処理される（例えば、特許文献１参照。）。
【０００３】
特許文献１などに記載される映像信号処理装置において、複数のコンポジットビデオ信号（複合映像信号）を信号処理する場合、信号処理された映像データ信号を伝送する信号本数が増加するという問題点がある。また、複数のコンポジットビデオ信号（複合映像信号）をそれぞれ別々の半導体集積回路或いは半導体モジュールで信号処理する場合、部品点数の増加や信号本数の増加が発生して映像信号処理装置の実装面積が増大するという問題点がある。また、複数のコンポジットビデオ信号（複合映像信号）をそれぞれ別々の半導体集積回路或いは半導体モジュールで信号処理する場合、映像信号処理装置の特性が劣化する可能性がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１−３３１７５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、映像信号を伝送する配線本数を削減することができる映像信号処理装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一態様の映像信号処理装置は、ｎ本（ただし、ｎは２以上）の複合映像信号の内いずれか１つが入力され、第１のクロック信号に基づいてこの信号をアナログ・デジタル変換し、アナログ・デジタル変換信号を出力するｎ個のＡＤ変換回路と、前記第１のクロック信号に基づいて、前記ｎ個のＡＤ変換回路からそれぞれ出力されるアナログ・デジタル変換信号の内１つをデコードし、デコード処理されたデコード処理信号を出力するｎ個のデコード回路と、第２のクロック信号に基づいて、前記ｎ個のデコード回路からそれぞれ出力されるデコード処理信号を時分割多重し、時分割多重された映像データ信号を生成するマルチプレクサとを具備することを特徴とする。
【０００７】
更に、本発明の他態様の映像信号処理装置は、第１の複合映像信号が入力され、第１のクロック信号に基づいて前記第１の複合映像信号をアナログ・デジタル変換し、第１のアナログ・デジタル変換信号を出力する第１のＡＤ変換回路と、第２の複合映像信号が入力され、前記第１のクロック信号に基づいて前記第２の複合映像信号をアナログ・デジタル変換し、第２のアナログ・デジタル変換信号を出力する第２のＡＤ変換回路と、前記第１のクロック信号に基づいて、前記第１のアナログ・デジタル変換信号をデコードし、デコード処理された第１のデコード処理信号を出力する第１のデコード回路と、前記第１のクロック信号に基づいて、前記第２のアナログ・デジタル変換信号をデコードし、デコード処理された第２のデコード処理信号を出力する第２のデコード回路と、前記第１のクロック信号の２倍の周波数を有する第２のクロック信号に基づいて、前記第１及び第２のデコード処理信号を時分割多重し、時分割多重された映像データ信号を出力するマルチプレクサと、前記第２のクロック信号に基づいて、前記マルチプレクサから出力される時分割多重された映像データ信号を多重分離するデマルチプレクサとを具備することを特徴とする。
【発明の効果】
【０００８】
本発明によれば、映像信号を伝送する配線本数を削減することができる映像信号処理装置を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施例１に係る映像信号処理装置の構成を示すブロック図。
【図２】本発明の実施例１に係るデマルチプレクサによる映像データ信号の復元方法を模式的に示すタイミングチャート。
【図３】本発明の実施例２に係る映像信号処理装置の構成を示すブロック図。
【図４】本発明の実施例２にデマルチプレクサによる映像データ信号の復元方法を模式的に示すタイミングチャート。
【図５】本発明の実施例３に係る映像信号処理装置の構成を示すブロック図。
【図６】本発明の実施例３に係るデマルチプレクサによる映像データ信号の復元方法を模式的に示すタイミングチャート。
【図７】本発明の実施例４に係るデマルチプレクサによる映像データ信号の復元方法を模式的に示すタイミングチャート。
【図８】本発明の実施例５に係る映像信号処理装置の構成を示すブロック図。
【発明を実施するための形態】
【００１０】
以下本発明の実施例について図面を参照しながら説明する。
【実施例１】
【００１１】
まず、本発明の実施例１に係る映像信号処理装置について、図面を参照して説明する。図１は映像信号処理装置の構成を示すブロック図である。本実施例では、デコード回路でデコード処理された複数の映像信号を時分割多重処理している。
【００１２】
図１に示すように、映像信号処理装置５０には、クロック発生回路４、ＡＤ変換回路１１、ＡＤ変換回路１２、デコード回路１３、デコード回路１４、マルチプレクサ１５、デマルチプレクサ１６、及び表示制御部１７が設けられる。映像信号処理装置５０は、コンポジットビデオ信号Ｓｃｏｍｐ１及びＳｃｏｍｐ２が入力され、映像信号処理された表示信号Ｓｄｉｓｐを出力する。
【００１３】
ここで、コンポジットビデオ信号Ｓｃｏｍｐ１及びＳｃｏｍｐ２は、色信号と輝度信号を複合（コンポジット）させたアナログ信号である。コンポジットビデオ信号Ｓｃｏｍｐ１及びＳｃｏｍｐ２は、ＮＴＳＣ（National  television  System  Committee）、ＰＡＬ（Phase  Alternation  By  Line）、或いはＳＥＣＡＭ方式などで規格化された信号である。
【００１４】
クロック発生回路４は、クロック信号Ｓｃｌｋ、クロック信号Ｓｃｌｋ／、及びクロック信号Ｓｃｌｋ２ｘを生成する。クロック信号Ｓｃｌｋの周波数は、例えば２７ＭＨｚである。クロック信号Ｓｃｌｋ／はクロック信号Ｓｃｌｋの逆位相の信号である。クロック信号Ｓｃｌｋ２ｘの周波数はクロック信号Ｓｃｌｋの２倍の、例えば５４ＭＨｚである。
【００１５】
クロック信号Ｓｃｌｋ、クロック信号Ｓｃｌｋ／、及びクロック信号Ｓｃｌｋ２ｘは、クロック発生回路４内部で生成しているが（フリーランクロック信号）、代わりに、映像信号処理装置５０外の、例えば水晶発信器から出力される図示しない基準クロック信号がクロック発生回路４に入力され、基準クロック信号に基づいてクロック信号Ｓｃｌｋ、クロック信号Ｓｃｌｋ／、クロック信号Ｓｃｌｋ２ｘを生成してもよい。
【００１６】
ＡＤ変換回路１１は、カメラ１とデコード回路１３の間に設けられ、カメラ１から出力される複合映像信号であるコンポジットビデオ信号Ｓｃｏｍｐ１が入力され、クロック信号Ｓｃｌｋに基づいてコンポジットビデオ信号Ｓｃｏｍｐ１をアナログ・デジタル変換し、アナログ・デジタル変換されたアナログ・デジタル変換信号Ｓ１を出力する。
【００１７】
ＡＤ変換回路１２は、カメラ２とデコード回路１４の間に設けられ、カメラ２から出力される複合映像信号であるコンポジットビデオ信号Ｓｃｏｍｐ２が入力され、クロック信号Ｓｃｌｋに基づいてコンポジットビデオ信号Ｓｃｏｍｐ２をアナログ・デジタル変換し、アナログ・デジタル変換されたアナログ・デジタル変換信号Ｓ２を出力する。
【００１８】
デコード回路１３は、ＡＤ変換回路１１とマルチプレクサ１５の間に設けられ、ＡＤ変換回路１１から出力されるアナログ・デジタル変換信号Ｓ１が入力され、クロック信号Ｓｃｌｋに基づいてアナログ・デジタル変換信号Ｓ１をデコードし、デコード処理されたデコード処理信号Ｓ１１を出力する。
【００１９】
デコード回路１４は、ＡＤ変換回路１２とマルチプレクサ１５の間に設けられ、ＡＤ変換回路１２から出力されるアナログ・デジタル変換信号Ｓ２が入力され、クロック信号Ｓｃｌｋに基づいてアナログ・デジタル変換信号Ｓ２をデコードし、デコード処理されたデコード処理信号Ｓ２１を出力する。
【００２０】
ここで、デコード処理とは、例えばＹ（輝度）Ｃ（色）分離や色復調などを行う処理であり、Ｒ（赤）Ｇ（緑）Ｂ（青）、或いはＹ（輝度）Ｃｂ（青の差分）Ｃｒ（赤の差分）で構成される信号である。例えば、ＩＴＵ（International  Telecommunication  Union  国際電気通信連合）−ＢＴ  Ｒ６０１やＩＴＵ−ＢＴ  Ｒ６５６等で規格化された汎用のデータフォーマットである。
【００２１】
マルチプレクサ１５は、デコード回路１３及び１４とデマルチプレクサ１６の間に設けられ、デコード回路１３から出力されるデコード処理信号Ｓ１１と、デコード回路１４から出力されるデコード処理信号Ｓ２１とが入力され、クロック信号Ｓｃｌｋ２ｘに基づいてデコード処理信号Ｓ１１及びＳ２１を時分割多重し、時分割多重されたマルチプレクサ信号Ｓｍｕｘを出力する。時分割多重処理には、種々の方式があるが、ここではクロック信号Ｓｃｌｋ２ｘの１周期毎にデコード処理信号Ｓ１１の信号データとデコード処理信号Ｓ２１の信号データを交互に多重化する。
【００２２】
デマルチプレクサ１６は、マルチプレクサ１５と表示制御部１７の間に設けられ、マルチプレクサ１５から出力されるマルチプレクサ信号Ｓｍｕｘが入力され、クロック信号Ｓｃｌｋ２ｘに基づいてマルチプレクサ信号Ｓｍｕｘを多重分離し、多重分離され、復元された映像データ信号であるデマルチプレクサ信号Ｓｄｅｍｕｘ１及びＳｄｅｍｕｘ２を出力する。
【００２３】
表示制御部１７は、デマルチプレクサ１６と表示装置３の間に設けられ、デマルチプレクサ信号Ｓｄｅｍｕｘ１及びＳｄｅｍｕｘ２が入力され、表示装置３に映像を表示するために必要な表示信号Ｓｄｉｓｐを表示装置３に送信する。
【００２４】
次に、映像データ信号の復元方法について図２を参照して説明する。図２はデマルチプレクサによる映像データ信号の復元方法を模式的に示すタイミングチャートである。
【００２５】
図２に示すように、マルチプレクサ１５から出力されるマルチプレクサ信号Ｓｍｕｘは、デコード回路１３から出力されるデコード処理信号Ｓ１１と、デコード回路１４から出力されるデコード処理信号Ｓ２１とが時分割多重処理された信号となる。
【００２６】
マルチプレクサ信号Ｓｍｕｘの信号データは、例えば識別信号Ｃａ１、識別信号Ｃｂ１、識別信号Ｃａ２、識別信号Ｃｂ２、識別信号Ｃａ３、識別信号Ｃｂ３、識別信号Ｃａ４、識別信号Ｃｂ４、映像データ信号Ａ１、映像データ信号Ｂ１、映像データ信号Ａ２、映像データ信号Ｂ２、・・・と表されるように、クロックＳｃｌｋ２ｘの１周期毎に時分割多重された信号となる。
【００２７】
ここで、識別信号Ｃａ１、識別信号Ｃａ２、識別信号Ｃａ３、識別信号Ｃａ４、映像データ信号Ａ１、及び映像データ信号Ａ２は、それぞれデータ期間がクロックＳｃｌｋ２ｘの１周期であるデコード処理信号Ｓ１１の信号データである。識別信号Ｃｂ１、識別信号Ｃｂ２、識別信号Ｃｂ３、識別信号Ｃｂ４、映像データ信号Ｂ１、及び映像データ信号Ｂ２は、それぞれデータ期間がクロックＳｃｌｋ２ｘの１周期であるデコード処理信号Ｓ２１の信号データである。
【００２８】
識別信号Ｃａ１、識別信号Ｃａ２、識別信号Ｃａ３、及び識別信号Ｃａ４は、デコード処理信号Ｓ１１の識別信号であり、例えば識別信号を示すリファレンス信号と識別コード（ＩＴＵ−ＢＴ  Ｒ６５６で規定されているＳＡＶ、ＥＡＶコード及びそれに続いて伝送されるデコード処理信号Ｓ１１とデコード処理信号Ｓ１２にそれぞれ別個に設定された値など）を示すデータ信号から構成される。
【００２９】
識別信号Ｃｂ１、識別信号Ｃｂ２、識別信号Ｃｂ３、及び識別信号Ｃｂ４は、デコード処理信号Ｓ２１の識別信号であり、例えば識別信号を示すリファレンス信号と識別コード（ＩＴＵ−ＢＴ  Ｒ６５６で規定されているＳＡＶ、ＥＡＶコード及びそれに続いて伝送されるデコード処理信号Ｓ１１とデコード処理信号Ｓ１２にそれぞれ別個に設定された値など）を示すデータ信号から構成される。
【００３０】
デマルチプレクサ１６による映像データ信号の復元は、例えばクロック発生回路４から出力される周波数５４ＭＨｚを有するクロック信号Ｓｃｌｋ２ｘの立ち上がりエッジで、映像データ信号であるマルチプレクサ信号Ｓｍｕｘのデータがラッチされる。
【００３１】
まず、クロック信号Ｓｃｌｋ２ｘの最初の立ち上がりエッジで、マルチプレクサ信号Ｓｍｕｘの識別信号Ｃａ１がデータラッチされ、データ期間がクロックＳｃｌｋの１周期であるデマルチプレクサ信号Ｓｄｅｍｕｘ１の識別信号Ｃａ１として、デマルチプレクサ１６から出力される。
【００３２】
次に、クロック信号Ｓｃｌｋ２ｘの２番目の立ち上がりエッジで、マルチプレクサ信号Ｓｍｕｘの識別信号Ｃｂ１がデータラッチされ、データ期間がクロックＳｃｌｋの１周期であるデマルチプレクサ信号Ｓｄｅｍｕｘ２の識別信号Ｃｂ１として、デマルチプレクサ１６から出力される。
【００３３】
続いて、クロック信号Ｓｃｌｋ２ｘの３番目の立ち上がりエッジで、マルチプレクサ信号Ｓｍｕｘの識別信号Ｃａ２がデータラッチされ、データ期間がクロックＳｃｌｋの１周期であるデマルチプレクサ信号Ｓｄｅｍｕｘ１の識別信号Ｃａ２として、デマルチプレクサ１６から出力される。
【００３４】
そして、クロック信号Ｓｃｌｋ２ｘの４番目の立ち上がりエッジで、マルチプレクサ信号Ｓｍｕｘの識別信号Ｃｂ２がデータラッチされ、データ期間がクロックＳｃｌｋの１周期であるデマルチプレクサ信号Ｓｄｅｍｕｘ２の識別信号Ｃｂ２として、デマルチプレクサ１６から出力される。これ以降、クロック信号Ｓｃｌｋ２ｘの立ち上がりエッジで、映像データ信号が復元される。
【００３５】
この結果、データ期間がクロックＳｃｌｋの１周期を有する識別信号Ｃａ１、識別信号Ｃａ２、識別信号Ｃａ３、識別信号Ｃａ４、識別信号Ｃａ４、映像データ信号Ａ１、及び映像データ信号Ａ２が復元された映像信号であるデマルチプレクサ信号Ｓｄｅｍｕｘ１として、デマルチプレクサ１６から出力される。データ期間がクロックＳｃｌｋの１周期を有する識別信号Ｃｂ１、識別信号Ｃｂ２、識別信号Ｃｂ３、識別信号Ｃｂ４、映像データ信号Ｂ１、及び映像データ信号Ｂ２が復元された映像信号であるデマルチプレクサ信号Ｓｄｅｍｕｘ２として、デマルチプレクサ１６から出力される。
【００３６】
上述したように、本実施例の映像信号処理装置では、クロック発生回路４、ＡＤ変換回路１１、ＡＤ変換回路１２、デコード回路１３、デコード回路１４、マルチプレクサ１５、デマルチプレクサ１６、及び表示制御部１７が設けられる。カメラ１から出力されるコンポジットビデオ信号Ｓｃｏｍｐ１は、クロック信号Ｓｃｌｋに基づいて、アナログ・デジタル変換回路１１でアナログ・デジタル変換される。アナログ・デジタル変換回路１１から出力されるアナログ・デジタル変換信号Ｓ１は、クロック信号Ｓｃｌｋに基づいて、デコーダ回路１３でデコードされ、デコード処理信号Ｓ１１として出力される。カメラ２から出力されるコンポジットビデオ信号Ｓｃｏｍｐ２は、クロック信号Ｓｃｌｋに基づいて、アナログ・デジタル変換回路１２でアナログ・デジタル変換される。アナログ・デジタル変換回路１２から出力されるアナログ・デジタル変換信号Ｓ２は、クロック信号Ｓｃｌｋに基づいて、デコーダ回路１４でデコードされ、デコード処理信号Ｓ２１として出力される。マルチプレクサ１５は、クロック信号Ｓｃｌｋ２ｘに基づいて、デコード処理信号Ｓ１１及びＳ２１の信号データを時分割多重する。デマルチプレクサ１６は、クロック信号Ｓｃｌｋ２ｘに基づいて、マルチプレクサ信号Ｓｍｕｘを多重分離し、映像信号を復元する。
【００３７】
このため、信号処理された映像データ信号を伝送する信号本数を削減することができる。また、２本の映像データ信号をマルチプレクサ１５で時分割多重し、デマルチプレクサ１６で多重分離しているので映像信号処理装置５０の実装面積の増大を抑制することができる。更に、２本のコンポジットビデオ信号（複合映像信号）をそれぞれ別々の半導体集積回路或いは半導体モジュールで信号処理する場合で発生する映像信号処理装置の特性劣化が生じない。
【００３８】
なお、本実施例では、クロック信号Ｓｃｌｋ及びＳｃｌｋ２ｘの立ち上がりエッジで映像信号をラッチ処理しているが、代わりにクロック信号Ｓｃｌｋ及びＳｃｌｋ２ｘの立ち下がりエッジで映像信号をラッチ処理してしてもよい。
【実施例２】
【００３９】
次に、本発明の実施例２に係る映像信号処理装置について、図面を参照して説明する。図３は映像信号処理装置の構成を示すブロック図である。本実施例では、デマルチデプレクサによる復元方法を変更している。
【００４０】
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００４１】
図３に示すように、映像信号処理装置５１には、クロック発生回路４、ＡＤ変換回路１１、ＡＤ変換回路１２、デコード回路１３、デコード回路１４、マルチプレクサ１５ａ、デマルチプレクサ１６ａ、及び表示制御部１７が設けられる。映像信号処理装置５１は、コンポジットビデオ信号Ｓｃｏｍｐ１及びＳｃｏｍｐ２が入力され、映像信号処理された表示信号Ｓｄｉｓｐを出力する。
【００４２】
マルチプレクサ１５ａは、デコード回路１３及び１４とデマルチプレクサ１６ａの間に設けられ、デコード回路１３から出力されるデコード処理信号Ｓ１１と、デコード回路１４から出力されるデコード処理信号Ｓ２１とが入力され、クロック信号Ｓｃｌｋ２ｘに基づいてデコード処理信号Ｓ１１及びＳ２１の信号データを時分割多重し、時分割多重されたマルチプレクサ信号Ｓｍｕｘを出力する。時分割多重処理には、種々の方式があるが、ここではクロック信号Ｓｃｌｋ２ｘの１周期毎にデコード処理信号Ｓ１１とデコード処理信号Ｓ２１を交互に多重化する。マルチプレクサＭＵＸ１５ａは、デマルチプレクサ１６ａで行われる多重分離処理に使用されるイネーブル信号Ｓｅｎｂを生成する。イネーブル信号Ｓｅｎｂは、例えばクロック信号Ｓｃｌｋと同一な周期に設定される。
【００４３】
デマルチプレクサ１６ａは、マルチプレクサ１５ａと表示制御部１７の間に設けられ、マルチプレクサ１５ａから出力されるマルチプレクサ信号Ｓｍｕｘが入力され、クロック信号Ｓｃｌｋ２ｘ及びイネーブル信号Ｓｅｎｂに基づいてマルチプレクサ信号Ｓｍｕｘを多重分離し、多重分離され、復元された映像データ信号であるデマルチプレクサ信号Ｓｄｅｍｕｘ１及びＳｄｅｍｕｘ２を出力する。
【００４４】
次に、映像データ信号の復元方法について図４を参照して説明する。図４はデマルチプレクサによる映像データ信号の復元方法を模式的に示すタイミングチャートである。
【００４５】
図４に示すように、マルチプレクサ１５ａから出力されるマルチプレクサ信号Ｓｍｕｘは、デコード回路１３から出力されるデコード処理信号Ｓ１１と、デコード回路１４から出力されるデコード処理信号Ｓ２１とが時分割多重処理された信号となる。
【００４６】
マルチプレクサ信号Ｓｍｕｘの信号データは、例えば映像データ信号Ａ１、映像データ信号Ｂ１、映像データ信号Ａ２、映像データ信号Ｂ２、映像データ信号Ａ３、映像データ信号Ｂ３、映像データ信号Ａ４、映像データ信号Ｂ４、映像データ信号Ａ５、映像データ信号Ｂ５、映像データ信号Ａ６、映像データ信号Ｂ６、・・・と表されるように、クロックＳｃｌｋ２ｘの１周期毎に時分割多重された信号となる。
【００４７】
ここで、映像データ信号Ａ１、映像データ信号Ａ２、映像データ信号Ａ３、映像データ信号Ａ４、映像データ信号Ａ５、及び映像データ信号Ａ６は、それぞれデータ期間がクロックＳｃｌｋ２ｘの１周期であるデコード処理信号Ｓ１１の信号データである。映像データ信号Ｂ１、映像データ信号Ｂ２、映像データ信号Ｂ３、映像データ信号Ｂ４、映像データ信号Ｂ５、及び映像データ信号Ｂ６は、それぞれデータ期間がクロックＳｃｌｋ２ｘの１周期であるデコード処理信号Ｓ２１の信号データである。
【００４８】
デマルチプレクサ１６ａによる映像データ信号の復元は、例えばクロック発生回路４から出力される周波数５４ＭＨｚを有するクロック信号Ｓｃｌｋ２ｘの立ち上がりエッジ及びイネーブル信号Ｓｅｎｂに基づいて、映像データ信号であるマルチプレクサ信号Ｓｍｕｘのデータがラッチされる。イネーブル信号Ｓｅｎｂがハイレベルのときに映像データ信号Ａのデータがデータラッチされ、イネーブル信号Ｓｅｎｂがローレベルのときに映像データ信号Ｂのデータがデータラッチされる。
【００４９】
まず、クロック信号Ｓｃｌｋ２ｘの最初の立ち上がりエッジとハイレベルのイネーブル信号Ｓｅｎｂにより、マルチプレクサ信号Ｓｍｕｘの映像データ信号Ａ１がデータラッチされ、データ期間がクロックＳｃｌｋの１周期であるデマルチプレクサ信号Ｓｄｅｍｕｘ１の映像データ信号Ａ１として、デマルチプレクサ１６ａから出力される。
【００５０】
次に、クロック信号Ｓｃｌｋ２ｘの２番目の立ち上がりエッジとローレベルのイネーブル信号Ｓｅｎｂにより、マルチプレクサ信号Ｓｍｕｘの映像データ信号Ｂ１がデータラッチされ、データ期間がクロックＳｃｌｋの１周期であるデマルチプレクサ信号Ｓｄｅｍｕｘ２の映像データ信号Ｂ１として、デマルチプレクサ１６ａから出力される。
【００５１】
続いて、クロック信号Ｓｃｌｋ２ｘの３番目の立ち上がりエッジとハイレベルのイネーブル信号Ｓｅｎｂにより、マルチプレクサ信号Ｓｍｕｘの映像データ信号Ａ２がデータラッチされ、データ期間がクロックＳｃｌｋの１周期であるデマルチプレクサ信号Ｓｄｅｍｕｘ１の映像データ信号Ａ２として、デマルチプレクサ１６ａから出力される。
【００５２】
そして、クロック信号Ｓｃｌｋ２ｘの４番目の立ち上がりエッジとローレベルのイネーブル信号Ｓｅｎｂにより、マルチプレクサ信号Ｓｍｕｘの映像データ信号Ｂ２がデータラッチされ、データ期間がクロックＳｃｌｋの１周期であるデマルチプレクサ信号Ｓｄｅｍｕｘ２の映像データ信号Ｂ２として、デマルチプレクサ１６ａから出力される。
【００５３】
この結果、データ期間がクロックＳｃｌｋの１周期を有する映像データ信号Ａ１、映像データ信号Ａ２、映像データ信号Ａ３、映像データ信号Ａ４、映像データ信号Ａ５、及び映像データ信号Ａ６が復元された映像信号であるデマルチプレクサ信号Ｓｄｅｍｕｘ１として、デマルチプレクサ１６ａから出力される。データ期間がクロックＳｃｌｋの１周期を有する映像データ信号Ｂ１、映像データ信号Ｂ２、映像データ信号Ｂ３、映像データ信号Ｂ４、映像データ信号Ｂ５、及び映像データ信号Ｂ６が復元された映像信号であるデマルチプレクサ信号Ｓｄｅｍｕｘ２として、デマルチプレクサ１６ａから出力される。
【００５４】
上述したように、本実施例の映像信号処理装置では、クロック発生回路４、ＡＤ変換回路１１、ＡＤ変換回路１２、デコード回路１３、デコード回路１４、マルチプレクサ１５ａ、デマルチプレクサ１６ａ、及び表示制御部１７が設けられる。マルチプレクサ１５ａは、クロック信号Ｓｃｌｋ２ｘに基づいて、デコード処理信号Ｓ１１及びＳ２１の信号データを時分割多重し、イネーブル信号Ｓｅｎｂを生成するする。デマルチプレクサ１６ｂは、クロック信号Ｓｃｌｋ２ｘ及びイネーブル信号Ｓｅｎｂに基づいて、マルチプレクサ信号Ｓｍｕｘを多重分離し、映像信号を復元する。
【００５５】
このため、信号処理された映像データ信号を伝送する信号本数を削減することができる。また、２本の映像データ信号をマルチプレクサ１５ａで時分割多重し、デマルチプレクサ１６ａで多重分離しているので映像信号処理装置５１の実装面積の増大を抑制することができる。更に、２本のコンポジットビデオ信号（複合映像信号）をそれぞれ別々の半導体集積回路或いは半導体モジュールで信号処理する場合で発生する映像信号処理装置の特性劣化が生じない。
【００５６】
なお、本実施例では、クロック信号Ｓｃｌｋ及びＳｃｌｋ２ｘの立ち上がりエッジで映像信号をラッチ処理しているが、代わりにクロック信号Ｓｃｌｋ及びＳｃｌｋ２ｘの立ち下がりエッジで映像信号をラッチ処理してしてもよい。また、イネーブル信号Ｓｅｎｂをマルチプレクサ１５ａで生成しているが、例えばクロック発生回路４などで生成してもよい。
【実施例３】
【００５７】
次に、本発明の実施例３に係る映像信号処理装置について、図面を参照して説明する。図５は映像信号処理装置の構成を示すブロック図である。本実施例では、デマルチデプレクサによる復元方法を変更している。
【００５８】
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００５９】
図５に示すように、映像信号処理装置５２には、クロック発生回路４、ＡＤ変換回路１１、ＡＤ変換回路１２、デコード回路１３、デコード回路１４、マルチプレクサ１５、デマルチプレクサ１６ｂ、及び表示制御部１７が設けられる。映像信号処理装置５２は、コンポジットビデオ信号Ｓｃｏｍｐ１及びＳｃｏｍｐ２が入力され、映像信号処理された表示信号Ｓｄｉｓｐを出力する。
【００６０】
デマルチプレクサ１６ｂは、マルチプレクサ１５と表示制御部１７の間に設けられ、マルチプレクサ１５から出力されるマルチプレクサ信号Ｓｍｕｘが入力され、クロック信号Ｓｃｌｋに基づいてマルチプレクサ信号Ｓｍｕｘを多重分離し、多重分離され、復元された映像データ信号であるデマルチプレクサ信号Ｓｄｅｍｕｘ１及びＳｄｅｍｕｘ２を出力する。
【００６１】
次に、映像データ信号の復元方法について図６を参照して説明する。図６はデマルチプレクサによる映像データ信号の復元方法を模式的に示すタイミングチャートである。
【００６２】
図６に示すように、マルチプレクサ信号Ｓｍｕｘの信号データは、例えば映像データ信号Ａ１、映像データ信号Ｂ１、映像データ信号Ａ２、映像データ信号Ｂ２、映像データ信号Ａ３、映像データ信号Ｂ３、映像データ信号Ａ４、映像データ信号Ｂ４、映像データ信号Ａ５、映像データ信号Ｂ５、映像データ信号Ａ６、映像データ信号Ｂ６、・・・と表されるように、クロックＳｃｌｋ２ｘの１周期毎に時分割多重された信号となる。
【００６３】
デマルチプレクサ１６ｂによる映像データ信号の復元は、例えばクロック発生回路４から出力される周波数２７ＭＨｚを有するクロック信号Ｓｃｌｋの立ち上がりエッジ及び立ち下がりエッジで、映像データ信号であるマルチプレクサ信号Ｓｍｕｘのデータがラッチされる。
【００６４】
まず、クロック信号Ｓｃｌｋの最初の立ち上がりエッジで、マルチプレクサ信号Ｓｍｕｘの映像データ信号Ａ１がデータラッチされ、データ期間がクロックＳｃｌｋの１周期であるデマルチプレクサ信号Ｓｄｅｍｕｘ１の映像データ信号Ａ１として、デマルチプレクサ１６ｂから出力される。
【００６５】
次に、クロック信号Ｓｃｌｋの最初の立ち下がりエッジで、マルチプレクサ信号Ｓｍｕｘの映像データ信号Ｂ１がデータラッチされ、データ期間がクロックＳｃｌｋの１周期であるデマルチプレクサ信号Ｓｄｅｍｕｘ２の映像データ信号Ｂ１として、デマルチプレクサ１６ｂから出力される。
【００６６】
続いて、クロック信号Ｓｃｌｋの２番目の立ち上がりエッジで、マルチプレクサ信号Ｓｍｕｘの映像データ信号Ａ２がデータラッチされ、データ期間がクロックＳｃｌｋの１周期であるデマルチプレクサ信号Ｓｄｅｍｕｘ１の映像データ信号Ａ２として、デマルチプレクサ１６ｂから出力される。
【００６７】
そして、クロック信号Ｓｃｌｋの２番目の立ち下がりエッジで、マルチプレクサ信号Ｓｍｕｘの映像データ信号Ｂ２がデータラッチされ、データ期間がクロックＳｃｌｋの１周期であるデマルチプレクサ信号Ｓｄｅｍｕｘ２の映像データ信号Ｂ２として、デマルチプレクサ１６ｂから出力される。これ以降、同様なステップで信号処理される。
【００６８】
この結果、データ期間がクロックＳｃｌｋの１周期を有する映像データ信号Ａ１、映像データ信号Ａ２、映像データ信号Ａ３、映像データ信号Ａ４、映像データ信号Ａ５、及び映像データ信号Ａ６がデマルチプレクサ信号Ｓｄｅｍｕｘ１として、デマルチプレクサ１６ｂから出力される。データ期間がクロックＳｃｌｋの１周期を有する映像データ信号Ｂ１、映像データ信号Ｂ２、映像データ信号Ｂ３、映像データ信号Ｂ４、映像データ信号Ｂ５、及び映像データ信号Ｂ６がデマルチプレクサ信号Ｓｄｅｍｕｘ２として、デマルチプレクサ１６ｂから出力される。
【００６９】
上述したように、本実施例の映像信号処理装置では、クロック発生回路４、ＡＤ変換回路１１、ＡＤ変換回路１２、デコード回路１３、デコード回路１４、マルチプレクサ１５、デマルチプレクサ１６ｂ、及び表示制御部１７が設けられる。マルチプレクサ１５は、クロック信号Ｓｃｌｋ２ｘに基づいて、デコード処理信号Ｓ１１及びＳ２１の信号データを時分割多重する。デマルチプレクサ１６ｂは、クロック信号Ｓｃｌｋの立ち上がりエッジ及び立ち下がりエッジで、マルチプレクサ信号Ｓｍｕｘを多重分離し、映像信号を復元する。
【００７０】
このため、信号処理された映像データ信号を伝送する信号本数を削減することができる。また、２本の映像データ信号をマルチプレクサ１５で時分割多重し、デマルチプレクサ１６ｂで多重分離しているので映像信号処理装置５２の実装面積の増大を抑制することができる。更に、２本のコンポジットビデオ信号（複合映像信号）をそれぞれ別々の半導体集積回路或いは半導体モジュールで信号処理する場合で発生する映像信号処理装置の特性劣化が生じない。
【実施例４】
【００７１】
次に、本発明の実施例４に係る映像信号処理装置について、図面を参照して説明する。図７はデマルチプレクサによる映像データ信号の復元方法を示すタイミングチャートである。本実施例では、クロック信号とこのクロック信号の反転信号を用いて、デマルチプレクサが時分割多重された映像信号の多重分離処理を行っている。
【００７２】
図７に示すように、デマルチプレクサにクロック発生回路４から出力されるクロック信号Ｓｃｌｋとクロック信号Ｓｃｌｋ／が入力される。デマルチプレクサによる映像データ信号の復元は、周波数２７ＭＨｚを有するクロック信号クロック信号Ｓｃｌｋ及びＳｃｌｋ／の立ち上がりエッジに基づいて、映像データ信号であるマルチプレクサ信号Ｓｍｕｘのデータがラッチされる。
【００７３】
まず、クロック信号Ｓｃｌｋの最初の立ち上がりエッジで、マルチプレクサ信号Ｓｍｕｘの映像データ信号Ａ１がデータラッチされ、データ期間がクロックＳｃｌｋの１周期であるデマルチプレクサ信号Ｓｄｅｍｕｘ１の映像データ信号Ａ１として、デマルチプレクサから出力される。
【００７４】
次に、クロック信号Ｓｃｌｋ／の最初の立ち上がりエッジで、マルチプレクサ信号Ｓｍｕｘの映像データ信号Ｂ１がデータラッチされ、データ期間がクロックＳｃｌｋの１周期であるデマルチプレクサ信号Ｓｄｅｍｕｘ２の映像データ信号Ｂ１として、デマルチプレクサから出力される。
【００７５】
続いて、クロック信号Ｓｃｌｋの２番目の立ち上がりエッジで、マルチプレクサ信号Ｓｍｕｘの映像データ信号Ａ２がデータラッチされ、データ期間がクロックＳｃｌｋの１周期であるデマルチプレクサ信号Ｓｄｅｍｕｘ１の映像データ信号Ａ２として、デマルチプレクサから出力される。
【００７６】
そして、クロック信号Ｓｃｌｋ／の２番目の立ち上がりエッジで、マルチプレクサ信号Ｓｍｕｘの映像データ信号Ｂ２がデータラッチされ、データ期間がクロックＳｃｌｋの１周期であるデマルチプレクサ信号Ｓｄｅｍｕｘ２の映像データ信号Ｂ２として、デマルチプレクサから出力される。
【００７７】
この結果、データ期間がクロックＳｃｌｋの１周期を有する映像データ信号Ａ１、映像データ信号Ａ２、映像データ信号Ａ３、映像データ信号Ａ４、映像データ信号Ａ５、及び映像データ信号Ａ６が復元された映像信号であるデマルチプレクサ信号Ｓｄｅｍｕｘ１として、デマルチプレクサから出力される。データ期間がクロックＳｃｌｋの１周期を有する映像データ信号Ｂ１、映像データ信号Ｂ２、映像データ信号Ｂ３、映像データ信号Ｂ４、映像データ信号Ｂ５、及び映像データ信号Ｂ６が復元された映像信号であるデマルチプレクサ信号Ｓｄｅｍｕｘ２として、デマルチプレクサから出力される。
【００７８】
上述したように、本実施例の映像信号処理装置では、デマルチプレクサにクロック発生回路４から出力されるクロック信号Ｓｃｌｋとクロック信号Ｓｃｌｋ／が入力される。デマルチプレクサは、クロック信号Ｓｃｌｋの立ち上がりエッジとクロック信号Ｓｃｌｋ／の立ち上がりエッジで、マルチプレクサ信号Ｓｍｕｘを多重分離し、映像信号を復元する。このため、実施例１と同様な効果を有する。
【００７９】
なお、本実施例では、デマルチプレクサでの処理において、クロック信号Ｓｃｌｋ及びＳｃｌｋ／の立ち上がりエッジで映像信号をラッチ処理しているが、代わりにクロック信号Ｓｃｌｋ及びＳｃｌｋ／の立ち下がりエッジで映像信号をラッチ処理してしてもよい。
【実施例５】
【００８０】
次に、本発明の実施例５に係る映像信号処理装置について、図面を参照して説明する。図８は映像信号処理装置の構成を示すブロック図である。本実施例では、映像信号処理装置に入力されるコンポジットビデオ信号の信号本数を増加している。
【００８１】
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００８２】
図８に示すように、映像信号処理装置５３には、クロック発生回路４ｃ、ｎ個のＡＤ変換回路、ｎ個のデコード回路、マルチプレクサ１５ｃ、デマルチプレクサ１６ｃ、及び表示制御部１７ｃが設けられる。映像信号処理装置５３は、コンポジットビデオ信号Ｓｃｏｍｐ１乃至Ｓｃｏｍｐｎ（ｎ本のコンポジットビデオ信号）が入力され、それぞれのコンポジットビデオ信号がＡＤ変換回路及びデコード回路で信号処理され、映像信号処理された表示信号Ｓｄｉｓｐを出力する。ここで、ｎ本とは少なくとも３本以上を言う。
【００８３】
クロック発生回路４ｃは、クロック信号Ｓｃｌｋ、クロック信号Ｓｃｌｋ／、及びクロック信号Ｓｃｌｋｎｘを生成する。クロック信号Ｓｃｌｋの周波数は、例えば２７ＭＨｚである。クロック信号Ｓｃｌｋ／はクロック信号Ｓｃｌｋの逆位相の信号である。クロック信号Ｓｃｌｋｎｘの周波数はクロック信号Ｓｃｌｋのｎ倍である。
【００８４】
クロック信号Ｓｃｌｋ、クロック信号Ｓｃｌｋ／、及びクロック信号Ｓｃｌｋｎｘは、クロック発生回路４ｃ内部で生成しているが、代わりに、例えば映像信号処理装置５３外の水晶発信器から出力される図示しない基準クロック信号がクロック発生回路４ｃに入力され、基準クロック信号に基づいてクロック信号Ｓｃｌｋ、クロック信号Ｓｃｌｋ／、クロック信号Ｓｃｌｋｎｘを生成してもよい。
【００８５】
ｎ番目のＡＤ変換回路２２は、ｎ番目のカメラ２１とｎ番目のデコード回路２２の間に設けられ、カメラ２１から出力されるｎ番目の複合映像信号であるコンポジットビデオ信号Ｓｃｏｍｐｎが入力され、クロック信号Ｓｃｌｋに基づいてコンポジットビデオ信号Ｓｃｏｍｐｎをアナログ・デジタル変換し、アナログ・デジタル変換されたアナログ・デジタル変換信号Ｓｎを出力する。
【００８６】
ｎ番目のデコード回路２３は、ＡＤ変換回路２２とマルチプレクサ１５ｃの間に設けられ、ＡＤ変換回路２２から出力されるアナログ・デジタル変換信号Ｓｎが入力され、クロック信号Ｓｃｌｋに基づいてアナログ・デジタル変換信号Ｓｎをデコードし、デコード処理されたデコード処理信号Ｓｎ１を出力する。
【００８７】
マルチプレクサ１５ｃは、ｎ個のデコード回路（デコード回路１３、・・・、デコード回路２３）とデマルチプレクサ１６ｃの間に設けられ、ｎ個のデコード回路からそれぞれ出力されるｎ本のデコード処理信号Ｓ１１乃至Ｓｎ１が入力され、クロック信号Ｓｃｌｋｎｘに基づいてｎ本のデコード処理信号Ｓ１１乃至Ｓｎ１を時分割多重し、時分割多重されたマルチプレクサ信号Ｓｍｕｘを出力する。時分割多重処理には、種々の方式があるが、ここではクロック信号Ｓｃｌｋｎｘの１周期毎にｎ本のデコード処理信号Ｓ１１乃至Ｓｎ１を順番に多重化する。
【００８８】
デマルチプレクサ１６ｃは、マルチプレクサ１５ｃと表示制御部１７ｃの間に設けられ、マルチプレクサ１５ｃから出力されるマルチプレクサ信号Ｓｍｕｘが入力され、クロック信号Ｓｃｌｋｎｘに基づいてマルチプレクサ信号Ｓｍｕｘを多重分離し、多重分離され、復元された映像データ信号であるｎ本のデマルチプレクサ信号Ｓｄｅｍｕｘ１乃至Ｓｄｅｍｕｘｎを出力する。
【００８９】
表示制御部１７ｃは、デマルチプレクサ１６ｃと表示装置３の間に設けられ、ｎ本のデマルチプレクサ信号Ｓｄｅｍｕｘ１乃至Ｓｄｅｍｕｘｎが入力され、表示装置３に映像を表示するために必要な表示信号Ｓｄｉｓｐを表示装置３に送信する。
【００９０】
ここで、デマルチプレクサ１６ｃでの映像データ信号の多重分離処理は、クロック信号Ｓｃｌｋｎｘに基づいて、ｎ本のデコード処理信号Ｓ１１乃至Ｓｎ１の最初のデータ信号が順番に多重分離される。次に、ｎ本のデコード処理信号Ｓ１１乃至Ｓｎ１の２番目のデータ信号が順番に多重分離される。これ以降、同様な手順によりｎ本のデコード処理信号Ｓ１１乃至Ｓｎ１のデータ信号が多重分離される。
【００９１】
この結果、データ期間がクロックＳｃｌｋの１周期を有し、デコード処理信号Ｓ１１に対応する複数の映像データ信号がデマルチプレクサ信号Ｓｄｅｍｕｘ１として、デマルチプレクサ１６ｃから出力される。データ期間がクロックＳｃｌｋの１周期を有し、デコード処理信号Ｓ２１に対応する複数の映像データ信号がデマルチプレクサ信号Ｓｄｅｍｕｘ２として、デマルチプレクサ１６ｃから出力される。同様に、データ期間がクロックＳｃｌｋの１周期を有し、デコード処理信号Ｓｎ１に対応する複数の映像データ信号がデマルチプレクサ信号Ｓｄｅｍｕｘｎとして、デマルチプレクサ１６ｃから出力される。
【００９２】
上述したように、本実施例の映像信号処理装置では、クロック発生回路４ｃ、ｎ個のＡＤ変換回路、ｎ個のデコード回路、マルチプレクサ１５ｃ、デマルチプレクサ１６ｃ、及び表示制御部１７ｃが設けられる。カメラ１から出力されるコンポジットビデオ信号Ｓｃｏｍｐ１は、クロック信号Ｓｃｌｋに基づいて、アナログ・デジタル変換回路１１でアナログ・デジタル変換される。アナログ・デジタル変換回路１１から出力されるアナログ・デジタル変換信号Ｓ１は、クロック信号Ｓｃｌｋに基づいて、デコーダ回路１３でデコードされ、デコード処理信号Ｓ１１として出力される。カメラ２から出力されるコンポジットビデオ信号Ｓｃｏｍｐ２は、クロック信号Ｓｃｌｋに基づいて、アナログ・デジタル変換回路１２でアナログ・デジタル変換される。アナログ・デジタル変換回路１２から出力されるアナログ・デジタル変換信号Ｓ２は、クロック信号Ｓｃｌｋに基づいて、デコーダ回路１４でデコードされ、デコード処理信号Ｓ２１として出力される。ｎ番目のカメラ２１から出力されるコンポジットビデオ信号Ｓｃｏｍｐｎは、クロック信号Ｓｃｌｋに基づいて、アナログ・デジタル変換回路２２でアナログ・デジタル変換される。アナログ・デジタル変換回路２２から出力されるアナログ・デジタル変換信号Ｓｎは、クロック信号Ｓｃｌｋに基づいて、デコーダ回路２３でデコードされ、デコード処理信号Ｓｎ１として出力される。マルチプレクサ１５ｃは、クロック信号Ｓｃｌｋｎｘに基づいて、ｎ本のデコード処理信号Ｓ１１乃至Ｓｎ１を時分割多重する。デマルチプレクサ１６ｃは、クロック信号Ｓｃｌｋｎｘに基づいて、マルチプレクサ信号Ｓｍｕｘを多重分離し、映像信号を復元する。
【００９３】
このため、信号処理されたｎ本の映像データ信号を伝送する信号本数を削減することができる。また、ｎ本の映像データ信号をマルチプレクサ１５ｃで時分割多重し、デマルチプレクサ１６ｃで多重分離しているので映像信号処理装置５３の実装面積の増大を抑制することができる。更に、ｎ本のコンポジットビデオ信号（複合映像信号）をそれぞれ別々の半導体集積回路或いは半導体モジュールで信号処理する場合で発生する映像信号処理装置の特性劣化が生じない。
【００９４】
本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。
【００９５】
例えば、実施例５では、クロック発生回路４ｃから出力されるクロック信号Ｓｃｌｋｎｘに基づいて、デマルチプレクサ１６ｃで多重分離処理を実行しているが、マルチプレクサ１５ｃに位相補正手段を設け、マルチプレクサ１５ｃで位相補正されたクロック信号Ｓｃｌｋｎｘに基づいてデマルチプレクサ１６ｃで多重分離処理を実行してもよい。この方法は、マルチプレクサ１５ｃ出力されるマルチプレクサ信号Ｓｍｕｘと、クロック発生回路４ｃから出力され、デマルチプレクサ１６ｃに入力されるクロック信号Ｓｃｌｋｎｘとの間に大きな位相差が発生した場合などに有効である。
【００９６】
本発明は、以下の付記に記載されているような構成が考えられる。 
（付記１）  第１の複合映像信号が入力され、第１のクロック信号に基づいて前記第１の複合映像信号をアナログ・デジタル変換し、第１のアナログ・デジタル変換信号を出力する第１のＡＤ変換回路と、第２の複合映像信号が入力され、前記第１のクロック信号に基づいて前記第２の複合映像信号をアナログ・デジタル変換し、第２のアナログ・デジタル変換信号を出力する第２のＡＤ変換回路と、
前記第１のクロック信号に基づいて、前記第１のアナログ・デジタル変換信号をデコードし、デコード処理された第１のデコード処理信号を出力する第１のデコード回路と、前記第１のクロック信号に基づいて、前記第２のアナログ・デジタル変換信号をデコードし、デコード処理された第２のデコード処理信号を出力する第２のデコード回路と、イネーブル信号を生成し、前記第１のクロック信号の２倍の周波数を有する第２のクロック信号に基づいて、前記第１及び第２のデコード処理信号を時分割多重し、時分割多重された映像データ信号を出力するマルチプレクサと、前記第１のクロック信号の立ち上がりエッジと立ち下がりエッジに基づいて、前記マルチプレクサから出力される時分割多重された映像データ信号を多重分離するデマルチプレクサとを具備する映像信号処理装置。
【００９７】
（付記２）  第１の複合映像信号が入力され、第１のクロック信号に基づいて前記第１の複合映像信号をアナログ・デジタル変換し、第１のアナログ・デジタル変換信号を出力する第１のＡＤ変換回路と、第２の複合映像信号が入力され、前記第１のクロック信号に基づいて前記第２の複合映像信号をアナログ・デジタル変換し、第２のアナログ・デジタル変換信号を出力する第２のＡＤ変換回路と、
前記第１のクロック信号に基づいて、前記第１のアナログ・デジタル変換信号をデコードし、デコード処理された第１のデコード処理信号を出力する第１のデコード回路と、前記第１のクロック信号に基づいて、前記第２のアナログ・デジタル変換信号をデコードし、デコード処理された第２のデコード処理信号を出力する第２のデコード回路と、イネーブル信号を生成し、前記第１のクロック信号の２倍の周波数を有する第２のクロック信号に基づいて、前記第１及び第２のデコード処理信号を時分割多重し、時分割多重された映像データ信号を出力するマルチプレクサと、前記第１のクロック信号と前記第１のクロック信号の逆位相の第３のクロック信号に基づいて、前記マルチプレクサから出力される時分割多重された映像データ信号を多重分離するデマルチプレクサとを具備する映像信号処理装置。
【００９８】
（付記３）  ｎ本（ただし、ｎは２以上）の複合映像信号の内いずれか１つが入力され、第１のクロック信号に基づいてこの信号をアナログ・デジタル変換し、アナログ・デジタル変換信号を出力するｎ個のＡＤ変換回路と、前記第１のクロック信号に基づいて、前記ｎ個のＡＤ変換回路からそれぞれ出力されるアナログ・デジタル変換信号の内１つをデコードし、デコード処理されたデコード処理信号を出力するｎ個のデコード回路と、第２のクロック信号に基づいて、前記ｎ個のデコード回路からそれぞれ出力されるデコード処理信号を時分割多重し、時分割多重された映像データ信号を出力するマルチプレクサと、前記マルチプレクサで位相補正された前記第２のクロック信号に基づいて、前記マルチプレクサから出力される時分割多重された映像データ信号を多重分離するデマルチプレクサとを具備する映像信号処理装置。
【００９９】
（付記４）  前記第２のクロック信号は、前記第１のクロック信号のｎ倍の周波数を有する付記２に記載の映像信号処理装置。
【符号の説明】
【０１００】
１、２、２１  カメラ
３  表示装置
４、４ｃ  クロック発生回路
１１、１２、２２  ＡＤ変換回路
１３、１４  デコード回路
１５、１５ａ、１５ｃ  マルチプレクサ
１６、１６ａ、１６ｂ、１６ｃ  デマルチプレクサ
１７  表示制御部
５０〜５３  映像信号処理装置
Ａ１〜Ａ６、Ｂ１〜Ｂ６  映像データ信号
Ｃａ１〜Ｃａ４、Ｃｂ１〜Ｃｂ４  識別信号
Ｓｃｌｋ、Ｓｃｌｋ／、Ｓｃｌｋ２ｘ、Ｓｃｌｋｎ  クロック信号
Ｓｃｏｍｐ１、Ｓｃｏｍｐ２、Ｓｃｏｍｐｎ  コンポジットビデオ信号
Ｓｄｅｍｕｘ１、Ｓｄｅｍｕｘ２、Ｓｄｅｍｕｘｎ  デマルチプレクサ信号
Ｓｄｉｓｐ  表示信号
Ｓｅｎｂ  イネーブル信号
Ｓｍｕｘ  マルチプレクサ信号
Ｓ１、Ｓ２、Ｓｎ  アナログ・デジタル変換信号
Ｓ１１、Ｓ２１、Ｓｎ１  デコード処理信号
【図１】
2010166171.tif 000003
【図２】
2010166171.tif 000004
【図３】
2010166171.tif 000005
【図４】
2010166171.tif 000006
【図５】
2010166171.tif 000007
【図６】
2010166171.tif 000008
【図７】
2010166171.tif 000009
【図８】
2010166171.tif 000010