(57)【要約】【課題】本発明はトレンチの上部縁部位でゲート絶縁膜が薄くなる現象を防止し、均一な厚さを有するゲート絶縁膜を形成することができる半導体素子、およびその製造方法を提供する。【解決手段】本発明の半導体素子は、活性領域を画定するトレンチが形成された基板と、該トレンチに埋め込まれた素子分離膜と、前記活性領域上にゲート絶縁膜の成長時に前記トレンチの上部縁部位での酸化を促進するために前記トレンチの上部縁部位に形成された酸化促進領域と、ゲート絶縁膜上に形成されたゲート導電膜と、を備える。【選択図】図６
2010056552.tif 000002
【特許請求の範囲】
【請求項１】
活性領域を画定するトレンチが形成された基板と、
該トレンチに、埋め込まれた素子分離膜と、
前記トレンチの上部縁部位に形成され、前記活性領域上でゲート絶縁膜を成長させる際に前記トレンチの上部縁部位での酸化を促進させる酸化促進領域と、
前記ゲート絶縁膜上に形成されたゲート導電膜と、
を備えることを特徴とする半導体素子。
【請求項２】
前記酸化促進領域は、前記基板と同じ導電型の不純物イオンが注入されて形成されることを特徴とする請求項１に記載の半導体素子。
【請求項３】
前記酸化促進領域は、前記基板より高い濃度で形成されることを特徴とする請求項２に記載の半導体素子。
【請求項４】
前記酸化促進領域は、リン（Ｐ）、ホウ素（Ｂ）、およびヒ素（Ａｓ）から選択された何れか1つのイオンが注入されて形成されることを特徴とする請求項３に記載の半導体素子。
【請求項５】
前記酸化促進領域は、前記基板と互いに異なる導電型の不純物イオンが注入されて形成されることを特徴とする請求項１に記載の半導体素子。
【請求項６】
前記活性領域は、ボックス形状（ｂｏｘ  ｔｙｐｅ）を有することを特徴とする請求項１に記載の半導体素子。
【請求項７】
前記ゲート導電膜は、前記活性領域に交差する方向に形成されることを特徴とする請求項６に記載の半導体素子。
【請求項８】
前記酸化促進領域は、前記活性領域を囲むように形成されることを特徴とする請求項７に記載の半導体素子。
【請求項９】
前記酸化促進領域は、前記活性領域と前記素子分離膜内に形成されることを特徴とする請求項８に記載の半導体素子。
【請求項１０】
前記酸化促進領域は、前記ゲート導電膜と前記活性領域とが重畳する領域にバー形状（ｂａｒ  ｔｙｐｅ）に形成されることを特徴とする請求項７に記載の半導体素子。
【請求項１１】
前記酸化促進領域は、前記活性領域と前記素子分離膜内とに形成されることを特徴とする請求項１０に記載の半導体素子。
【請求項１２】
前記酸化促進領域は、前記活性領域内に形成されることを特徴とする請求項１０に記載の半導体素子。
【請求項１３】
前記トレンチと前記素子分離膜との間に前記トレンチの内部面を酸化させて形成される側壁保護膜をさらに備えることを特徴とする請求項1に記載の半導体素子。
【請求項１４】
前記酸化促進領域は、前記活性領域と前記素子分離膜との間に形成された前記側壁保護膜内に形成されることを特徴とする請求項１３に記載の半導体素子。
【請求項１５】
前記素子分離膜は、前記基板の上面より低く形成されることを特徴とする請求項１に記載の半導体素子。
【請求項１６】
基板内にトレンチを形成して、活性領域を画定する活性領域画定ステップと、
前記トレンチ内に素子分離膜を形成する素子分離膜形成ステップと、
前記トレンチの上部縁部位に酸化促進領域を形成する酸化促進領域形成ステップと、
前記活性領域を酸化させてゲート絶縁膜を形成するゲート絶縁膜形成ステップと、
該ゲート絶縁膜上にゲート導電膜を形成するゲート導電膜形成ステップと、
を含むことを特徴とする半導体素子の製造方法。
【請求項１７】
前記酸化促進領域は、前記基板と同じ導電型の不純物イオンが注入されて形成されることを特徴とする請求項１６に記載の半導体素子の製造方法。
【請求項１８】
前記酸化促進領域は、前記基板より高い濃度で形成されることを特徴とする請求項１７に記載の半導体素子の製造方法。
【請求項１９】
前記不純物イオンとしては、リン（Ｐ）、ホウ素（Ｂ）、およびヒ素（Ａｓ）から選択された何れか１つのイオンを使用することを特徴とする請求項１８に記載の半導体素子の製造方法。
【請求項２０】
前記酸化促進領域は、前記基板と互いに異なる導電型の不純物イオンで形成されることを特徴とする請求項１６に記載の半導体素子の製造方法。
【請求項２１】
前記活性領域は、ボックス形状（ｂｏｘ  ｔｙｐｅ）で形成されることを特徴とする請求項１６に記載の半導体素子の製造方法。
【請求項２２】
前記ゲート導電膜は、前記活性領域に交差する方向に形成されることを特徴とする請求項１６に記載の半導体素子の製造方法。
【請求項２３】
前記酸化促進領域は、前記活性領域を囲むように形成されることを特徴とする請求項２２に記載の半導体素子の製造方法。
【請求項２４】
前記酸化促進領域は、前記活性領域と前記素子分離膜内とに形成されることを特徴とする請求項２３に記載の半導体素子の製造方法。
【請求項２５】
前記酸化促進領域は、前記ゲート導電膜と前記活性領域とが重畳する領域にバー形状（ｂａｒ  ｔｙｐｅ）に形成されることを特徴とする請求項１６に記載の半導体素子の製造方法。
【請求項２６】
前記酸化促進領域は、前記活性領域と前記素子分離膜内にのみ形成されることを特徴とする請求項２５に記載の半導体素子の製造方法。
【請求項２７】
前記酸化促進領域は、前記活性領域内に形成されることを特徴とする請求項２５に記載の半導体素子の製造方法。
【請求項２８】
前記活性領域画定ステップの後、
前記トレンチの内部面を酸化させて側壁保護膜を形成する側壁保護膜形成ステップをさらに含むことを特徴とする請求項１６に記載の半導体素子の製造方法。
【請求項２９】
前記酸化促進領域は、前記活性領域と前記素子分離膜との間に形成された前記側壁保護膜内に形成されることを特徴とする請求項２８に記載の半導体素子の製造方法。
【請求項３０】
前記素子分離膜は、前記基板の上面より低く形成されることを特徴とする請求項１６に記載の半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体製造技術に関し、特に半導体素子のゲート形成方法、より詳細にはトレンチ型（ｔｒｅｎｃｈ  ｔｙｐｅ）素子分離膜形成方法に関するものである。
【背景技術】
【０００２】
半導体素子の高集積化にともない、素子分離領域を減少させるための技術開発が活発に行われている。素子分離領域の平滑度と精密なデザインルール（ｄｅｓｉｇｎ  ｒｕｌｅ）等の理由によって、高集積度を有する次世代素子の素子分離技術としてシャロートレンチ素子分離（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ、以下ＳＴＩという）工程が開発された。
【０００３】
図１Ａは一般的なＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタのゲートを示した平面図であり、図１Ｂは、図１Ａに図示されたＩ−Ｉ’切取線に沿って示した断面図（Ｉ−Ｉ’断面図）である。図２Ａないし図２Ｈは従来技術に係るＳＴＩ工程を説明するための断面図であって、図１Ａに図示されたＩ−Ｉ’切取線に沿って示した工程断面図である。
【０００４】
まず、図２Ａに示すように、基板１００上にパッド酸化膜１０２とパッド窒化膜１０４とを形成する。
【０００５】
次に、図２Ｂに示すように、パッド窒化膜１０４上にトレンチ形成用エッチングマスク１０６を形成する。
【０００６】
次に、図２Ｃに示すように、エッチングマスク１０６を用いてエッチングを行い、基板１００内にトレンチ１０８を形成する。この過程でパッド窒化膜１０４、パッド酸化膜１０２、および基板１００が一部エッチングされ、パッド窒化膜パターン１０４Ａ、パッド酸化膜パターン１０２Ａ、そして自体の内部にトレンチ１０８が形成された基板１００Ａが形成される。
【０００７】
次に、図２Ｄに示すように、エッチングマスク１０６（図２Ｃ参照）を除去する。
【０００８】
次に、トレンチ１０８の内部面に側壁保護膜１１０を形成する。
【０００９】
次に、図２Ｅに示すように、トレンチ１０８を埋め込むように絶縁膜１１２を蒸着する。
【００１０】
次に、図２Ｆに示すように、絶縁膜１１２（図２Ｅ参照）を研磨した後、パッド窒化膜パターン１０４Ａ（図２Ｅ参照）を除去し、トレンチ１０８内部に第１素子分離膜パターン１１２Ａを形成する。
【００１１】
次に、図２Ｇに示すように、パッド酸化膜パターン１０２Ａ（図２Ｆ参照）をエッチングして除去する。この過程で第１素子分離膜パターン１１２Ａと側壁保護膜１１０が一部エッチングされ第２素子分離膜パターン１１２Ｂと側壁保護膜パターン１１０Ａが形成される。
【００１２】
次に、図１Ｂおよび図２Ｈに示すように、基板１００Ａの活性領域１０１上にゲート絶縁膜１１４とゲート導電膜１１６とを形成する。このとき、ゲート絶縁膜１１４は酸素Ｏ２雰囲気で行われる酸化工程によって、活性領域１０１を酸化させて形成する。
【００１３】
しかし、従来技術に係る半導体素子のＳＴＩ工程では次のような問題が発生する。
【００１４】
図２Ｄで、側壁保護膜１１０は酸化工程によって、トレンチ１０８の内側壁を酸化させて形成する。このとき、基板１００Ａ内に存在する不純物が側壁保護膜１１０に吸収されるためトレンチ１０８の上部縁部位１２０（図２Ｈ参照）の不純物濃度が変化する。基板１００Ａ内の不純物濃度は、ゲート絶縁膜１１４の成長に影響を及ぼす。
【００１５】
したがって、図２Ｈでゲート絶縁膜１１４を成長させる時、トレンチ１０８上部縁部位で図３のようにゲート絶縁膜の成長が目標値の厚さより薄くなる。これによってゲート絶縁膜の均一な成長を得ることができず、図４のように、降伏電圧（Ｂｒｅａｋｄｏｗｎ  Ｖｏｌｔａｇｅ）が減少し、ＧＯＩ（Ｇａｔｅ  Ｏｘｉｄｅ  Ｉｎｔｅｇｒｉｔｙ）特性が低下する。
【００１６】
さらに、トレンチ１０８の上部縁部位１２０の不純物濃度の変化によって、本来のチャネルより閾電圧が低い寄生トランジスタ（ｐａｒａｓｉｔｉｃ  ｔｒａｎｓｉｓｔｏｒ）が形成される。これによってトランジスタのオフ（ＯＦＦ）動作時に漏洩電流（ＯＦＦ  ｌｅａｋａｇｅ  ｃｕｒｒｅｎｔ）が増加する。これはスイッチング（ｓｗｉｔｃｈｉｎｇ）素子として動作するトランジスタの性能の低下と閾電圧ミスマッチング（ｍｉｓｍａｔｃｈｉｎｇ）の低下を意味する。そして、図５のようにＳＰＩＣＥモデルでは表現できないＩ−Ｖ曲線特性を示すため、製品において動作不良が発生するようになる。トレンチ１０８の上部縁部位１２０は、基板表面とトレンチとがなす角部分（コーナー部分）ともいえる。
【００１７】
関連する技術としては、例えば、米国特許出願公開第２００４／０１４５０２０号明細書（特許文献１）や米国特許出願公開第２００７／０２８７２６０号明細書（特許文献２）に記載されている。
【先行技術文献】
【特許文献】
【００１８】
【特許文献１】米国特許出願公開第２００４／０１４５０２０号明細書
【特許文献２】米国特許出願公開第２００７／０２８７２６０号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１９】
本発明は、従来技術の問題点を解決するために提案されたものであって、その目的はトレンチの上部縁部位でゲート絶縁膜が薄くなる現象を防止し、均一な厚さを有するゲート絶縁膜を形成することができる半導体素子、およびその製造方法を提供すること。
【課題を解決するための手段】
【００２０】
前記した目的を達成するための一実施形態による本発明は、活性領域を画定するトレンチが形成された基板と、該トレンチに埋め込まれた素子分離膜と、前記活性領域上でのゲート絶縁膜の成長時に前記トレンチの上部縁部位での酸化を促進させる、前記トレンチの上部縁部位に形成された酸化促進領域と、ゲート絶縁膜上に形成されたゲート導電膜と、を備える。
【００２１】
また、前記した目的を達成するための他の実施形態による本発明は、基板内にトレンチを形成し、活性領域を定義するステップと、前記トレンチ内に素子分離膜を形成するステップと、前記トレンチの上部縁部位に酸化促進領域を形成するステップと、前記活性領域を酸化させゲート絶縁膜を形成するステップと、前記ゲート絶縁膜上にゲート導電膜を形成するステップとを含む。
【発明の効果】
【００２２】
以上で説明した構成を含む本発明によれば、トレンチの上部縁部位に酸化促進領域を形成することによって、後続するゲート絶縁膜の形成工程時に成長がぜい弱なトレンチの上部縁部位での成長を増大させ全体的に均一な厚さを有するゲート絶縁膜を形成することができる。したがって、降伏電圧を含むＧＯＩ特性とＩ−Ｖ特性を改善させることができる。
【図面の簡単な説明】
【００２３】
【図１Ａ】従来技術に係る半導体素子を示した平面図である。
【図１Ｂ】図１Ａに図示されたＩ−Ｉ’切取線に沿って示した断面図である。
【図２Ａ】従来技術に係る半導体素子の製造方法を説明するための断面図である。
【図２Ｂ】従来技術に係る半導体素子の製造方法を説明するための断面図である。
【図２Ｃ】従来技術に係る半導体素子の製造方法を説明するための断面図である。
【図２Ｄ】従来技術に係る半導体素子の製造方法を説明するための断面図である。
【図２Ｅ】従来技術に係る半導体素子の製造方法を説明するための断面図である。
【図２Ｆ】従来技術に係る半導体素子の製造方法を説明するための断面図である。
【図２Ｇ】従来技術に係る半導体素子の製造方法を説明するための断面図である。
【図２Ｈ】従来技術に係る半導体素子の製造方法を説明するための断面図である。
【図３】従来技術に係る半導体素子の断面を示したＳＥＭ写真の図である。
【図４】従来技術に係る半導体素子のＧＯＩ評価結果の特性グラフである。
【図５】従来技術に係る半導体素子のＩ−Ｖ特性グラフである。
【図６】本発明の実施形態１に係る半導体素子の平面図である。
【図７Ａ】図６に図示されたＩ−Ｉ’切取線に沿って示した断面図である。
【図７Ｂ】図６に図示されたII−II’切取線に沿って示した断面図である。
【図８Ａ】本発明の実施形態１に係る半導体素子の製造方法を説明するための断面図である。
【図８Ｂ】本発明の実施形態１に係る半導体素子の製造方法を説明するための断面図である。
【図８Ｃ】本発明の実施形態１に係る半導体素子の製造方法を説明するための断面図である。
【図８Ｄ】本発明の実施形態１に係る半導体素子の製造方法を説明するための断面図である。
【図８Ｅ】本発明の実施形態１に係る半導体素子の製造方法を説明するための断面図である。
【図９】本発明の実施形態２に係る半導体素子の平面図である。
【図１０Ａ】図９に図示されたＩ−Ｉ’切り取り線に沿って示した断面図である。
【図１０Ｂ】図９に図示されたII−II’切り取り線に沿って示した断面図である。
【図１１】本発明の実施形態３に係る半導体素子の平面図である。
【図１２Ａ】図１１に図示されたＩ−Ｉ’切り取り線に沿って示した断面図である。
【図１２Ｂ】図１１に図示されたII−II’切り取り線に沿って示した断面図である。
【図１３】本発明の実施形態を適用した半導体素子の断面を図示したＳＥＭ写真の図である。
【図１４】本発明の実施形態を適用した半導体素子のＧＯＩ評価結果の特性グラフである。
【図１５】本発明の実施形態を適用した半導体素子のＩ−Ｖ特性グラフである。
【発明を実施するための形態】
【００２４】
以下、添付された図面を参照して本発明の好ましい実施形態をさらに詳細に説明する。
【００２５】
また、図面において、層および領域の厚さは、明確性を期するために誇張されているものであり、層が他の層または基板上にあると言及された場合、それは、他の層または基板上に直接形成されるか、またはその間に第3の層が介在し得るものである。
【００２６】
なお、明細書全体にわたり、同じ図面符号(参照番号)で表示された部分は、同じ構成要素を示している。
【００２７】
＜実施形態１＞
図６は、本発明の実施形態１による半導体素子を説明するために示した平面図であり、図７Ａ（図７Ｂ）は、図６に図示されたＩ−Ｉ’（II−II’）切取線に沿って示した断面図である。
【００２８】
図６ないし図７Ｂに示すように、本発明の実施形態１による半導体素子はトレンチ２０３が形成された基板２００Ａと、トレンチ２０３の上部縁部位に形成された酸化促進領域２０７とを備える。
【００２９】
酸化促進領域２０７は、後続のゲート絶縁膜２０８を形成するための酸化工程時に特定部位、すなわちトレンチ２０３の上部縁部位で酸化率（成長率）を増大させるために形成される。酸化促進領域２０７は、基板２００Ａと同じ導電型または互いに異なる導電型の不純物イオンが注入されて形成され得る。また、酸化促進領域２０７は、基板２００Ａと同じ導電型の不純物イオンが注入されて形成された場合、酸化率を更に増大させるために基板２００Ａの不純物濃度より高い濃度で形成され得る。例えば、基板２００Ａにウェル（未図示）が形成された場合、酸化促進領域２０７はウェルの濃度より高い濃度で形成される。また、酸化促進領域２０７は、基板２００Ａの上面からトレンチ２０３の深さより浅く形成される。
【００３０】
本発明の実施形態１による半導体素子は、トレンチ２０３に埋め込まれた素子分離膜２０５Ｂと、基板２００Ａを酸化させて形成されたゲート絶縁膜２０８と、ゲート絶縁膜２０８上に形成されたゲート導電膜２０９とをさらに備える。ここで、ゲート絶縁膜２０８は、トレンチ２０３によって画定された活性領域上に形成される。また、当該半導体素子は、ゲート導電膜２０９の両側に露出する活性領域に形成されたソース領域、ドレイン領域２１０、および接合領域２１１をさらに備える。
【００３１】
活性領域はボックス形状（ｂｏｘ  ｔｙｐｅ）を有する。ゲート導電膜２０９は、活性領域に直交する方向に形成される。好ましくは、ゲート導電膜２０９は、活性領域の短軸方向（長手方向に直交する方向）に形成される。
【００３２】
酸化促進領域２０７は、活性領域の外郭を囲むように形成される。このとき、酸化促進領域２０７は、活性領域だけでなく素子分離膜２０５Ｂ内にも形成され得る。この場合、活性領域と素子分離膜２０５Ｂとの間に形成された側壁保護膜２０４Ａにも注入されて形成される。
【００３３】
また、酸化促進領域２０７は、ゲート導電膜２０９と活性領域とが重畳する領域に形成され得る。このとき、酸化促進領域２０７は、活性領域だけでなく素子分離膜２０５Ｂ内にも形成され得る。この場合、酸化促進領域２０７は、活性領域と素子分離膜２０５Ｂとの間に形成された側壁保護膜２０４Ａにも形成される。これ以外に、酸化促進領域２０７は、素子分離膜２０５Ｂを除外した活性領域内にのみ選択的に形成されることもあり得る。
【００３４】
以下、本発明の実施形態１による半導体素子の製造方法を説明する。
【００３５】
図８Ａないし図８Ｅは、本発明の実施形態１による半導体素子の製造方法を説明するための断面図である。
【００３６】
まず、図８Ａに示すように、基板２００を準備する。基板２００は半導体基板であって、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＧａＰ、ＧａＡｓ、ＳｉＣ、ＳｉＧｅＣ、ＩｎＡｓおよびＩｎＰから成る群のうちから選択された何れか１つで形成する。また、基板２００はｐ型またはｎ型を有する。
【００３７】
次に、基板２００内にウェルを形成した後にチャンネル領域に閾電圧調節用イオン注入工程を行う。
【００３８】
次に、基板２００上に緩衝膜として機能するパッド酸化膜２０１と、ハードマスクとして機能するパッド窒化膜２０２とを形成する。パッド酸化膜２０１は、パッド窒化膜２０２の蒸着工程時、基板２００の表面が損傷するのを防止するために形成する。パッド酸化膜２０１は、酸化工程によって形成する。例えば、シリコン酸化膜で形成する。パッド窒化膜２０２は、蒸着工程時に基板２００に加わるストレスを最小化するためにＬＰＣＶＤ（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法で形成する。例えば、パッド窒化膜２０２は、シリコン窒化膜で形成する。これ以外にも、窒化膜（シリコン窒化膜）、酸化膜（シリコン酸化膜）および酸化窒化膜（シリコン酸化窒化膜、ＳｉＯＮ）が積層された積層構造で形成し得る。
【００３９】
次に、図８Ｂに示すように、エッチング工程を行い、トレンチ２０３を形成する。
【００４０】
トレンチ２０３の形成方法は次のとおりである。
【００４１】
トレンチ形成用エッチングマスク（すなわち、感光膜パターン）を用いて、パッド窒化膜パターン２０２Ａを形成する。次に、パッド窒化膜パターン２０２Ａを用いて、パッド酸化膜パターン２０１Ａを形成する。そして、順次エッチング工程によって基板２００Ａを一部エッチングし、基板２００Ａ内に複数個のトレンチ２０３を形成する。このとき、エッチング工程はトレンチ２０３の内部面、すなわちエッチング面が垂直プロファイル（ｖｅｒｔｉｃａｌ  ｐｒｏｆｉｌｅ）を有するように乾式エッチング工程で行う。例えば、乾式エッチング工程は、プラズマエッチング（ｐｌａｓｍａ  ｅｔｃｈ）装置を用いる。また、ブロム化水素ＨＢｒガスまたは塩素Ｃｌ２ガスをエッチングガスとして使用するか、又はブロム化水素、塩素および酸素を混合した混合ガス（ＨＢｒ／Ｃｌ２／Ｏ２）を使用し得る。
【００４２】
次に、図８Ｃに示すように、トレンチ２０３の内部面に側壁保護膜２０４を形成する。側壁保護膜２０４は、トレンチ２０３の内部面、すなわちエッチング面をラウンド（ｒｏｕｎｄｉｎｇ）処理し、縁部位に電界が集中するのを防止するために酸化によって形成する。例えば、乾式酸化または湿式酸化を行い、シリコン酸化膜で形成する。
【００４３】
次に、トレンチ２０３を埋め込むように素子分離膜２０５を形成する。このとき、素子分離膜２０５は、高いアスペクト比でも埋め込み特性が優秀なＨＤＰ−ＣＶＤ（Ｈｉｇｈ  Ｄｅｎｓｉｔｙ  Ｐｌａｓｍａ−Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を利用したＵＳＧ（ｕｎ−ｄｏｐｅｄ  ｓｉｌｉｃａｔｅ  ｇｌａｓｓ）膜（以下、ＨＤＰ膜という）で形成するか、又は前記ＨＤＰ膜とＳＯＤ（Ｓｐｉｎ  Ｏｎ  Ｄｉｅｌｅｃｔｒｉｃ）膜との積層構造で形成することができる。このとき、ＳＯＤ膜はＰＳＺ（ｐｏｌｉｓｉｌａｚａｎｅ）膜を使用し得る。これ以外にも、スピンコーティング（ｓｐｉｎ  ｃｏａｔｉｎｇ）法で形成することができる物質は全て使用することができる。また、ＢＰＳＧ（ＢｏｒｏｎＰｈｏｓｐｈｏＳｉｌｉｃａｔｅ  Ｇｌａｓｓ）、ＰＳＧ（ＰｈｏｓｐｈｏＳｉｌｉｃａｔｅ  Ｇｌａｓｓ）、ＴＥＯＳ（Ｔｅｔｒａ  Ｅｔｈｙｌｅ  Ｏｒｔｈｏ  Ｓｉｌｉｃａｔｅ）またはこれらの積層膜で形成し得る。
【００４４】
次に、図８Ｄに示すように、パッド窒化膜パターン２０２Ａ（図８Ｃ参照）を選択的に除去する。このとき、パッド窒化膜パターン２０２Ａの除去工程は、リン酸溶液Ｈ３ＰＯ４を使用する。
【００４５】
次に、洗浄を行ってもよい。このとき、洗浄はパーティクル（ｐａｒｔｉｃｌｅ）のような異質物を除去するためにＢＯＥ（Ｂｕｆｆｅｒｅｄ  Ｏｘｉｄｅ  Ｅｔｃｈａｎｔ）溶液またはＤＨＦ（Ｄｉｌｕｔｅｄ  ＨＦ）溶液を使用する。
【００４６】
一方、パッド窒化膜パターン２０２Ａの除去工程と洗浄とによって、素子分離膜（２０５Ａ）もまた一定厚さエッチングされて、パッド酸化膜２０１Ａの高さにリセス（ｒｅｃｅｓｓ）され得る。
【００４７】
次に、トレンチ２０３の上部縁部位に酸化促進領域２０７を形成する。酸化促進領域２０７は、基板２００Ａと同じ導電型または互いに異なる導電型の不純物イオンを注入して形成する。また、基板２００Ａの不純物濃度より高い濃度で形成する。また酸化促進領域２０７は、基板２００Ａの表面からトレンチ２０３の深さより浅く形成する。ここで、酸化促進領域２０７は、イオン注入工程（ｉｏｎ  ｉｍｐｌａｎｔａｔｉｏｎ）または拡散工程（ｄｉｆｆｕｓｉｏｎ）で形成することができる。例えば、イオン注入工程は、３族元素のホウ素（Ｂ）、５族元素のリン（Ｐ）、およびヒ素（Ａｓ）イオンを用いて行う。拡散工程は、不純物ガスのＢ２Ｈ６を使用してホウ素（Ｂ）拡散を形成し、またはＰＨ４を使用してリン（Ｐ）拡散を形成する。このとき、活性運送ガスとしてはアルゴンガス（Ａｒ）と窒素ガス（Ｎ２）を使用する。
【００４８】
次に、図８Ｅに示すように、パット酸化膜２０１Ａ（図８Ｄ参照）を除去する。この過程で、素子分離膜２０５Ｂもまた一定の深さリセスされ、基板２００Ａの上面より低くなり得る。
【００４９】
次に、基板２００Ａ上にゲート絶縁膜２０８を形成する。このときゲート絶縁膜２０８は、基板２００Ａを酸化させて形成する。ゲート絶縁膜２０８は、例えばシリコン酸化膜で形成される。またシリコン酸化膜を形成した後に窒素（Ｎ２）ガスを用いた熱処理工程を行い、シリコン酸化膜と基板２００Ａとの界面に窒化層をさらに形成してもよい。その製造方法としては乾式酸化、湿式酸化、またはラジカルイオン（ｒａｄｉｃａｌ  ｉｏｎ）を用いた酸化を利用できるが、特性の側面からラジカルイオンを利用した酸化工程の代りに乾式酸化または湿式酸化で行うのが好ましい。
【００５０】
次に、ゲート絶縁膜２０８上にゲート導電膜２０９を形成する。このとき、ゲート導電膜２０９は、多結晶シリコン膜、遷移金属、および希土類金属のうちから選択された何れか１つで形成し得る。好ましくは、ゲート絶縁膜２０８との界面特性が優れており、金属に比べて、エッチングが容易な多結晶シリコン膜で形成する。例えば、多結晶シリコン膜はＬＰＣＶＤ法で形成する。ソースガスとしてはＳｉＨ４ガスを使用し、ドーピングガスとしてはＰＨ３を使用する。また、遷移金属としては鉄（Ｆｅ）、コバルト（Ｃｏ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、モリブデン（Ｍｏ）、またはチタニウム（Ｔｉ）等を使用する。また、希土類金属としてはエルビウム（Ｅｒ）、イッテルビウム（Ｙｂ）、サマリウム（Ｓｍ）、イットリウム（Ｙ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、ツリウム（Ｔｍ）、またはルテシウム（Ｌｕ）等を使用する。
【００５１】
＜実施形態２＞
図９は、本発明の実施形態２に係る半導体素子を説明するために示した平面図であり、図１０Ａ（図１０Ｂ）は、図９に図示されたI−I’（II−II’）切取線に沿って示した断面図である。
【００５２】
図９ないし図１０Ｂに示すように、本発明の実施形態２に係る半導体素子は実施形態１と同じ構成を有する。ただし、図６に示すように実施形態１では、酸化促進領域２０７が、活性領域の外郭を囲むように形成されたが、実施形態２では、酸化促進領域３０４が、ゲート導電膜３０６と活性領域とが重畳する領域にバー形状（ｂａｒ  ｔｙｐｅ）に局部的に形成される。このとき、酸化促進領域３０４は、活性領域と素子分離膜３０３内とに形成される。
【００５３】
酸化促進領域３０４を除外した他の構成要素は、実施形態１と同じ構成でなされることから、それに対する具体的な説明は前述した内容で代えるものとする。そして、図９および図１０に示されながらも説明のない「３０２」は側壁保護膜、「３０３」は素子分離膜、「３０５」はゲート絶縁膜、「３０７」はソース領域およびドレイン領域、「３０８」は接合領域である。
【００５４】
＜実施形態３＞
図１１は、本発明の実施形態３に係る半導体素子を説明するために示した平面図であり、図１２Ａ（図１２Ｂ）は、図１１に図示されたI−I’（II−II’）切取線に沿って示した断面図である。
【００５５】
図１１ないし図１２Ｂに示すように、本発明の実施形態３に係る半導体素子では実施形態２のように、酸化促進領域４０４が、ゲート導電膜４０６と活性領域とが重畳する領域にバー形状で局部的に形成される。ただし、酸化促進領域４０４は活性領域内にのみ形成される。
【００５６】
酸化促進領域４０４を除外した他の構成要素は、実施形態１と同じ構成でなされる。したがって、具体的な説明は前述した内容で代えるものとする。そして、図１０および図１１に示されながらも説明のない「４０１」はトレンチ、「４０２」は側壁保護膜、「４０３」は素子分離膜、「４０５」はゲート絶縁膜、「４０７」はソース領域およびドレイン領域、「４０８」は接合領域である。
【００５７】
以下、本発明の実施形態１ないし実施形態３による作用効果について説明する。
【００５８】
図１３は、本発明の実施形態によって製造された半導体素子の断面を示した断面図である。図１４は、ＧＯＩ評価結果（ＧＯＩ  ｅｖａｌｕａｔｉｏｎ  ｒｅｓｕｌｔ）の特性グラフである。図１５は、Ｉｄ−Ｖｇ（ドレイン電流−ゲート電圧）の特性グラフである。
【００５９】
図１３に示すように、トレンチの上部縁部位（図の円内を参照）でゲート絶縁膜が均一な厚さに形成されていることが確認できる。これは、ゲート絶縁膜が、酸化促進領域によって相対的にぜい弱なトレンチの上部縁部位でも、安定して成長することを意味する。
【００６０】
また、図１４に図示されたＧＯＩ評価結果の特性グラフのように、従来技術（発明実施前）に比べ、本発明の実施形態を適用した場合（発明実施後）、ＧＯＩ特性が大きく改善されていることを確認することができる。すなわち、本発明の実施形態を適用する場合は、降伏電圧が、従来技術に比べてはるかに改善されていることが分かる。また、図１５のように本発明の実施形態を適用した場合は、従来技術（図５参照）に比べ理想的なＶ−Ｉ曲線を得ることができる。
【００６１】
前述したように、本発明の技術的思想は、好ましい実施形態で具体的に記述されたが、前記した実施形態はその説明をするためのものであり、その制限をするためのものではないことを注意しなければならない。また、本発明はこの技術分野の通常の知識を有する者であれば本発明の技術思想の範囲内で多様な実施形態に代えることが可能であることを理解し得るものである。
【符号の説明】
【００６２】
１００、１００Ａ、２００、２００Ａ、３００、４００    基板
１０１    活性領域
１０２、２０１    パッド酸化膜
１０４、２０２    パッド窒化膜
１０６    トレンチマスク
１０８、２０３、３０１、４０１    トレンチ
１１２    絶縁膜
１１２Ａ、１１２Ｂ、２０５、２０５Ａ、２０５Ｂ、３０３、４０３    素子分離膜
１１４、２０８、３０５、４０５    ゲート絶縁膜
１１６、２０９、３０６、４０６    ゲート導電膜
１１０、２０４、３０２、４０２    側壁保護膜
２０７、３０４、４０４    酸化促進領域
２１０、３０７、４０７    ソース領域およびドレイン領域
２１１、３０８、４０８    接合領域
【図１Ａ】
2010056552.tif 000003
【図１Ｂ】
2010056552.tif 000004
【図２Ａ】
2010056552.tif 000005
【図２Ｂ】
2010056552.tif 000006
【図２Ｃ】
2010056552.tif 000007
【図２Ｄ】
2010056552.tif 000008
【図２Ｅ】
2010056552.tif 000009
【図２Ｆ】
2010056552.tif 000010
【図２Ｇ】
2010056552.tif 000011
【図２Ｈ】
2010056552.tif 000012
【図３】
2010056552.tif 000013
【図４】
2010056552.tif 000014
【図５】
2010056552.tif 000015
【図６】
2010056552.tif 000016
【図７Ａ】
2010056552.tif 000017
【図７Ｂ】
2010056552.tif 000018
【図８Ａ】
2010056552.tif 000019
【図８Ｂ】
2010056552.tif 000020
【図８Ｃ】
2010056552.tif 000021
【図８Ｄ】
2010056552.tif 000022
【図８Ｅ】
2010056552.tif 000023
【図９】
2010056552.tif 000024
【図１０Ａ】
2010056552.tif 000025
【図１０Ｂ】
2010056552.tif 000026
【図１１】
2010056552.tif 000027
【図１２Ａ】
2010056552.tif 000028
【図１２Ｂ】
2010056552.tif 000029
【図１３】
2010056552.tif 000030
【図１４】
2010056552.tif 000031
【図１５】
2010056552.tif 000032