(57)【要約】【課題】還流ダイオードの逆回復動作時に生じる振動現象の収束時間を低減することが可能な半導体装置を提供する。  【解決手段】  ユニポーラ動作をする還流ダイオード１００と、還流ダイオード１００に並列接続され、キャパシタ部２１０及び半導体層からなる抵抗部２２０を含む半導体スナバ２００とを備える。抵抗部２２０が、キャパシタ部２１０に接続された第１抵抗領域９０、第１抵抗領域９０に並列に配置された周辺抵抗領域９１、第１抵抗領域９０及び周辺抵抗領域９１の間に第１抵抗領域９０の抵抗値以上の抵抗値を有する抵抗分離領域９２を有する。【選択図】図４
2010206108.tif 000002
【特許請求の範囲】
【請求項１】
ユニポーラ動作をする還流ダイオードと、前記還流ダイオードに並列接続され、キャパシタ部及び半導体層からなる抵抗部を含む半導体スナバとを備え、前記抵抗部が、
前記キャパシタ部に接続された第１抵抗領域と、
前記第１抵抗領域に並列に配置された周辺抵抗領域と、
前記第１抵抗領域及び前記周辺抵抗領域の間に前記第１抵抗領域の抵抗値以上の抵抗値を有する抵抗分離領域
とを有することを特徴とする半導体装置。
【請求項２】
前記周辺抵抗領域が、前記第１抵抗領域より低い抵抗率を有することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１抵抗領域と前記周辺抵抗領域との間の前記抵抗分離領域の幅が、前記第１抵抗領域の厚さ以上であることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記抵抗分離領域が、前記半導体層に形成されたトレンチを含むことを特徴とする請求項１又は２に記載の半導体装置。
【請求項５】
前記抵抗分離領域が、前記半導体チップに埋設された絶縁膜を含むことを特徴とする請求項１又は２に記載の半導体装置。
【請求項６】
前記抵抗分離領域が、不純物の導入により形成された高抵抗膜を含むことを特徴とする請求項１又は２に記載の半導体装置。
【請求項７】
前記抵抗分離領域が、前記周辺抵抗領域の導電型と逆の導電型の半導体膜を含むことを特徴とする請求項１又は２に記載の半導体装置。
【請求項８】
前記周辺抵抗領域が、前記半導体層外周部の少なくとも一部に形成された破砕層を含むことを特徴とする請求項１〜７のいずれか１項に記載の半導体装置。
【請求項９】
前記還流ダイオードが、ショットキーバリアダイオードであることを特徴とする請求項１〜８のいずれか１項に記載の半導体装置。
【請求項１０】
前記還流ダイオードが、互いに異なるバンドギャップを有する半導体材料からなるヘテロ接合ダイオードであることを特徴とする請求項１〜８のいずれか１項に記載の半導体装置。
【請求項１１】
前記還流ダイオードが、少なくともゼロ電流状態から逆バイアス状態に過渡動作する際に、ユニポーラ動作と同等の動作をするｐｎ接合ダイオードであることを特徴とする請求項１〜８のいずれか１項に記載の半導体装置。
【請求項１２】
前記半導体スナバが、前記キャパシタ部と前記第１抵抗領域が直列接続された二端子素子であることを特徴とする請求項１〜１１のいずれか１項に記載の半導体装置。
【請求項１３】
前記半導体スナバが、前記第１抵抗領域の上に形成された半導体材料からなる第２抵抗領域を含むことを特徴とする請求項１〜１２のいずれか１項に記載の半導体装置。
【請求項１４】
前記第１抵抗領域の抵抗値が、前記還流ダイオードの抵抗成分よりも大きいことを特徴とする請求項１〜１３のいずれか１項に記載の半導体装置。
【請求項１５】
前記キャパシタ部の少なくとも一部が、前記第１抵抗領域の上に形成された誘電膜からなる誘電領域によって構成されていることを特徴とする請求項１〜１４のいずれか１項に記載の半導体装置。
【請求項１６】
前記キャパシタ部の少なくとも一部が、前記第１抵抗領域の一端側に形成された空乏領域によって構成されていることを特徴とする請求項１〜１５のいずれか１項に記載の半導体装置。
【請求項１７】
前記キャパシタ部が、前記還流ダイオードが遮断状態に有する容量に対して、１／１０倍から１０倍の範囲の容量を有することを特徴とする請求項１〜１６のいずれか１項に記載の半導体装置。
【請求項１８】
前記還流ダイオードに並列接続されたスイッチング素子を更に含むことを特徴とする請求項１〜１６のいずれか１項に記載の半導体装置。
【請求項１９】
前記キャパシタ部が、前記還流ダイオードと前記スイッチング素子とが遮断状態に有する容量の総和に対して、１／１０倍から１０倍の範囲の容量を有することを特徴とする請求項１８に記載の半導体装置。
【請求項２０】
前記スイッチング素子が、少なくともシリコン材料よりもワイドバンドギャップの半導体材料を含むことを特徴とする請求項１８又は１９に記載の半導体装置。
【請求項２１】
前記還流ダイオードが、前記半導体スナバが形成された半導体チップに形成されていることを特徴とする請求項１〜２０のいずれか１項に記載の半導体装置。
【請求項２２】
前記周辺抵抗領域が、前記第１抵抗領域に並列に配置された前記還流ダイオードのドリフト領域を含むことを特徴とする請求項２１に記載の半導体装置。
【請求項２３】
前記誘電領域が、前記還流ダイオードを構成する半導体基体の一主面に接するように形成されたフィールド絶縁膜の一部であることを特徴とする請求項２１又は２２に記載の半導体装置。
【請求項２４】
前記スイッチング素子が、前記半導体スナバが形成された半導体チップに形成されていることを特徴とする請求項１８〜２１のいずれか１項に記載の半導体装置。
【請求項２５】
前記周辺抵抗領域が、前記第１抵抗領域に並列に配置された前記スイッチング素子のドリフト領域を含むことを特徴とする請求項２４に記載の半導体装置。
【請求項２６】
前記誘電領域が、前記スイッチング素子を構成する半導体基体の一主面に接するように形成されたフィールド絶縁膜の一部であることを特徴とする請求項２４又は２５に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換用の還流ダイオードを含む半導体装置に関する。
【背景技術】
【０００２】
電力エネルギの変換手段の１つとして、インバータ等の電力変換装置が一般に使用されている。電力変換装置は、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）や絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）等のスイッチング素子、及び還流ダイオードなどの電力用の半導体装置を、用途や電力の大きさに応じた組み合わせで構成されている。電力変換装置には高い効率でかつ安定した動作が求められるため、その構成要素である半導体装置には、スイッチング素子及び還流ダイオードなどのいずれの半導体装置においても、低損失でかつ誤動作等が起こりにくい安定動作が求められる。
【０００３】
振動現象自体は、還流ダイオードが組み込まれたインバータなどの電力変換装置の回路中に生じる寄生インダクタンスＬｓと、還流ダイオードの逆回復動作時の逆回復電流Ｉｒの遮断速度（ｄＩｒ/ｄｔ）の相互作用によってサージ電圧Ｖｓが生じ、これを起点として発生することが一般的に知られている。
【０００４】
振動現象を低減するために、従来から用いられているシリコンのｐｎ接合ダイオードにおいては、金や白金を用いた重金属拡散、電子線を用いた電子線照射、及びプロトン等を用いたイオン照射などの方策により、過剰キャリアの主成分である少数キャリアのライフタイムを制御する取り組みがなされている（例えば、非特許文献１参照。）。少数キャリアのライフタイムを制御することにより、逆回復電流Ｉｒが低減され、かつ逆回復電流Ｉｒが抵抗制限される。その結果、逆回復時間ｔが最適化され、動作時の電流の遮断速度（ｄＩ/ｄｔ）を緩和し、振動現象を抑制することが可能となる。しかしながら、これらのｐｎ接合ダイオードは、ユニポーラ動作するダイオードに比べて逆回復電流が大きく、逆回復電流に伴う損失（逆回復損失）が大きい。
【０００５】
逆回復損失を低減するために、炭化珪素からなる半導体材料で形成したユニポーラ動作のショットキーバリアダイオード（ＳＢＤ）を還流ダイオードとして用いて過剰キャリアの量を低減する技術が提案されている（例えば、特許文献１参照。）。
【０００６】
ＳＢＤは、順バイアスによる導通時には多数キャリアのみで電流が流れる。そのため、導通時に少数キャリアが蓄積するｐｎ接合ダイオードに比べて、蓄積される過剰キャリアの量が大幅に小さく、その結果として逆回復損失が低減される。
【０００７】
しかし、ユニポーラ動作のショットキーバリアダイオードを還流ダイオードとして用いた場合、逆回復動作時に電流・電圧に振動現象が生じやすく、その対処法が確立されていないというユニポーラ動作ならではの問題があることがわかった。この電流・電圧の振動現象は、サージ電圧による素子の破壊、振動動作中の損失の増大、及び周辺の回路の誤動作などを引き起こすため、安定動作の阻害要因となる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特表平１１−５１００００号公報
【非特許文献】
【０００９】
【非特許文献１】篠原信一、他、“ライフタイムプロファイルを制御した高速ソフトリカバリーダイオード”、信学技報、１９９５年、第９５巻、第１９２号、ｐｐ．１−６
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ユニポーラ動作のダイオードを還流ダイオードとして用いた場合、一般的なＰＮ接合ダイオードを用いる場合に比べ、原理的に逆回復動作時に電流・電圧に振動現象が生じやすく、振動の減衰がおさまらないというユニポーラ動作ならではの問題があった。
【００１１】
本発明の目的は、還流ダイオードの逆回復動作時に生じる振動現象の収束時間を低減することが可能な半導体装置を提供することにある。
【課題を解決するための手段】
【００１２】
本発明は、ユニポーラ動作をする還流ダイオードと、還流ダイオードに並列接続され、キャパシタ部及び半導体層からなる抵抗部を含む半導体スナバとを備える半導体装置であって、抵抗部が、キャパシタ部に接続された第１抵抗領域、第１抵抗領域に並列に配置された周辺抵抗領域、第１抵抗領域及び周辺抵抗領域の間に第１抵抗領域の抵抗値以上の抵抗値を有する抵抗分離領域を有する。
【発明の効果】
【００１３】
本発明によれば、還流ダイオードに並列に、少なくともキャパシタ及び抵抗を有する半導体スナバを接続しているので、還流ダイオードの逆回復動作時に生じる振動現象の収束時間を低減することが可能となる。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１の実施の形態に係る半導体装置の等価回路の一例を示す図である。
【図２】本発明の第１の実施の形態に係る半導体装置の実装の一例を示す図である。
【図３】本発明の第１の実施の形態に係る還流ダイオードの一例を示す断面図である。
【図４】本発明の第１の実施の形態に係る半導体スナバの一例を示す断面図である。
【図５】本発明の第１の実施の形態に係る半導体装置を用いた電力変換装置の等価回路の一例を示す図である。
【図６】本発明の第１の実施の形態に係る半導体装置を用いた電力変換装置の等価回路の他の例を示す図である。
【図７】本発明の第１の実施の形態に係る半導体スナバの他の例を示す断面図である。
【図８】本発明の第１の実施の形態に係る半導体スナバの他の例を示す断面図である。
【図９】本発明の第１の実施の形態に係る半導体スナバの他の例を示す断面図である。
【図１０】本発明の第１の実施の形態に係る半導体スナバの他の例を示す断面図である。
【図１１】本発明の第１の実施の形態に係る半導体スナバの他の例を示す断面図である。
【図１２】本発明の第１の実施の形態に係る半導体スナバの他の例を示す断面図である。
【図１３】本発明の第１の実施の形態に係る半導体装置のキャパシタ容量に対する振動現象収束時間比及び過渡損失の増加しろの計算結果の一例を示す図である。
【図１４】本発明の第２の実施の形態に係る半導体装置の等価回路の一例を示す図である。
【図１５】本発明の第２の実施の形態に係る半導体装置の実装の一例を示す図である。
【図１６】本発明の第２の実施の形態に係るスイッチング素子の一例を示す断面図である。
【図１７】本発明の第２の実施の形態に係る半導体装置を用いた電力変換装置の等価回路の一例を示す図である。
【図１８】本発明の第２の実施の形態に係る半導体装置を用いた電力変換装置の等価回路の他の例を示す図である。
【図１９】本発明の第３の実施の形態に係る還流ダイオードの一例を示す断面図である。
【図２０】本発明の第３の実施の形態に係るスイッチング素子の一例を示す断面図である。
【図２１】本発明の第３の実施の形態に係るスイッチング素子の他の例を示す断面図である。
【図２２】本発明の第３の実施の形態に係るスイッチング素子の他の例を示す断面図である。
【図２３】本発明の第３の実施の形態に係る還流ダイオードの他の例を示す断面図である。
【図２４】本発明の第４の実施の形態に係る半導体装置の実装の一例を示す図である。
【図２５】本発明の第４の実施の形態に係る半導体装置の一例を示す図である。
【図２６】本発明の第４の実施の形態に係る半導体装置の他の例を示す図である。
【図２７】本発明の第４の実施の形態に係る半導体装置の他の例を示す図である。
【図２８】本発明の第４の実施の形態に係る半導体装置の他の例を示す図である。
【図２９】本発明の第４の実施の形態に係る半導体装置の他の例を示す図である。
【図３０】本発明の第４の実施の形態に係る半導体装置の他の例を示す図である。
【図３１】本発明の第５の実施の形態に係る半導体装置の実装の一例を示す図である。
【図３２】本発明の第５の実施の形態に係る半導体装置の一例を示す図である。
【図３３】本発明の第５の実施の形態に係る半導体装置の他の例を示す図である。
【図３４】本発明の第５の実施の形態に係る半導体装置の他の例を示す図である。
【図３５】本発明の第５の実施の形態に係る半導体装置の他の例を示す図である。
【発明を実施するための形態】
【００１５】
以下図面を参照して、本発明の形態について説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号が付してある。但し、図面は模式的なものであり、厚さと平面寸法との関係、各層の厚さの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚さや寸法は以下の説明を参酌して判断すべきものである。また図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００１６】
また、以下に示す本発明の実施の形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された技術的範囲内において、種々の変更を加えることができる。
【００１７】
（第１の実施の形態）
本発明の第１の実施の形態に係る半導体装置は、図１に示すように、ユニポーラ動作もしくはユニポーラ動作と同等の動作をする還流ダイオード１００及びスナバ機能を有するように半導体チップに形成された半導体スナバ２００等を備える。半導体スナバ２００は、容量Ｃ及び抵抗Ｒ等を含む。還流ダイオード１００と半導体スナバ２００は、共にアノード端子３００並びにカソード端子４００に並列接続される。
【００１８】
第１の実施の形態では、一例として、還流ダイオード１００と半導体スナバ２００を、それぞれ別の半導体チップとして形成した場合について説明する。半導体スナバ２００として、例えば容量Ｃと抵抗Ｒを直列接続した、いわゆるＲＣスナバが用いられる。例えば、半導体スナバ２００は、シリコンを半導体基体材料とし、かつ、アノード端子３００とカソード端子４００が互いに対面するように電極形成された、いわゆる縦型の半導体チップである。還流ダイオード１００として、例えば炭化珪素（ＳｉＣ）を半導体基体材料としたショットキーバリアダイオードが用いられる。例えば、還流ダイオード１００は、アノード端子３００とカソード端子４００が互いに対面するように電極形成された、いわゆる縦型のショットキーバリアダイオードである。
【００１９】
図２は、図１で示した還流ダイオード１００（例えば炭化珪素ショットキーバリアダイオード）と半導体スナバ２００（例えばシリコン半導体ＲＣスナバ）からなる半導体装置について具体的な実装を示す図である。図２に示すように、半導体パッケージとして、例えば、セラミック基板などの絶縁性を有し、かつ、支持体としての機能を有する絶縁基板５００を用いる。絶縁基板５００上には、銅やアルミニウムなどの金属材料からなるアノード側金属膜３１０とカソード側金属膜４１０が形成される。
【００２０】
カソード側金属膜４１０上には、図１に示した還流ダイオード１００と半導体スナバ２００それぞれのカソード端子４００が、例えば半田やろう材等の接合材料を介して接続される。そして、還流ダイオード１００と半導体スナバ２００それぞれのアノード端子３００は、例えばアルミニウムワイヤやアルミニウムリボンなどの金属配線３２０、３３０を介して、共にアノード側金属膜３１０に接続される。
【００２１】
次に、図３及び図４に、還流ダイオード１００と半導体スナバ２００とをそれぞれ構成する半導体チップの断面構造図の一例を示す。
【００２２】
図３に示すように、還流ダイオード１００は、例えば炭化珪素のポリタイプが４Ｈタイプのｎ+型である基板領域１上にｎ-型のドリフト領域２が形成された基板材料で構成されている。基板領域１としては、例えば抵抗率が数ｍΩｃｍから数１０ｍΩｃｍ、厚さが数１０μｍ〜数１００μｍ程度の一般的な低抵抗基板を用いることができる。なお、素子構造や所要の耐圧により、抵抗率や厚さが上記の範囲外となってもよいが、一般に抵抗率及び厚さは、小さいほうが導通時の損失を低減できるため、可能な限り小さいほうが望ましい。ドリフト領域２としては、例えばｎ型の不純物密度が１０15ｃｍ-3〜１０18ｃｍ-3、厚さが０．１μｍ〜数１０μｍのものを用いることができる。なお、ドリフト領域２に関しても、素子構造や所要の耐圧により、不純物密度や厚さが上記の範囲外となってももちろんよい。図３に示した実施例では、例えば不純物密度が１０16ｃｍ-3、厚さが５μｍで、耐圧が６００Ｖクラスのものを用いている。
【００２３】
なお、図３に示した実施例では、半導体基体が、基板領域１とドリフト領域２の二層からなる基板の場合について説明するが、抵抗率の大きさを適宜設定することにより、基板領域１のみで形成された基板を使用してもかまわないし、反対に多層の基板を使用してもかまわない。また、図３に示した実施例では、一例として耐圧が６００Ｖクラスの場合で説明しているが、耐圧クラスは限定されない。また、図３に示した実施例においては、基板材料を炭化珪素材料で形成した場合を説明しているがシリコンなど他の半導体材料で構成されていてもかまわない。
【００２４】
還流ダイオード１００には、図３に示すように、ドリフト領域２の基板領域１との接合面に対向する主面に接するように表面電極３が形成される。また、表面電極３に対向し、かつ基板領域１の裏面に接するように裏面電極４が形成される。
【００２５】
表面電極３には、ドリフト領域２との間にショットキー障壁を形成する金属材料を含む単層もしくは多層の金属材料が用いられる。例えば、ショットキー障壁を形成する金属材料としては、チタン（Ｔｉ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、金（Ａｕ）、白金（Ｐｔ）などを用いることができる。また、表面電極３はアノード端子３００として外部電極との接続をするために、最表面にアルミニウム（Ａｌ）、銅（Ｃｕ）、金（Ａｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）などの金属材料を用いて多層の構造としてもよい。
【００２６】
裏面電極４には、基板領域１とオーミック接続するような電極材料が用いられる。オーミック接続する電極材料の一例としては、ニッケルシリサイド（ＮｉＳｉ）やチタン（Ｔｉ）材料などを用いることができる。裏面電極４は、カソード端子４００として外部電極と接続をする。
【００２７】
このように、図３に示す還流ダイオード１００は、表面電極３がアノード電極、裏面電極４がカソード電極としたダイオードとして機能する。
【００２８】
図４は、半導体スナバ２００の断面構造図の一例である。図４に示すように、例えばシリコンのｎ-型半導体層である基板領域１１上に、例えばシリコン酸化膜などの誘電膜からなる誘電領域１２が形成されている。図４に示した実施例では、基板領域１１は抵抗Ｒとして機能する抵抗部２２０、誘電領域１２はキャパシタＣとして機能するキャパシタ部２１０にそれぞれ対応する。つまり、基板領域１１は必要な抵抗値の大きさに応じて、基板の抵抗率や厚さを決めることができ、例えば抵抗率が数ｍΩｃｍから数１００Ωｃｍ、厚さが数１０〜数１００μｍ程度のものを用いることができる。図４に示した実施例においては、少なくとも還流ダイオード１００に含まれる抵抗成分の値よりも大きくなるように、例えば、抵抗率が１００Ωｃｍで厚さが３００μｍのものを用いた場合で説明する。なお、図４に示した実施例においては、基板領域１１として、単一の抵抗率で形成された場合を例示しているが、複数の抵抗率を有していても良い。また、図４に示した実施例においては、基板領域１１の導電型をｎ型としているがｐ型でももちろん良い。
【００２９】
ここで、基板領域１１中の、誘電領域１２の直下の部分を抵抗領域９０（第１抵抗領域）と呼ぶことにする。しかしながら、電流の広がりを考慮すると、実効的に抵抗Ｒとして動作するのは、図４の点線で示された誘電領域１２の直下からほぼ４５度の角度で広がった領域となる。この点線で示された領域内にダイシング等により生成された破砕層等の、基板領域１１より抵抗率が低い周辺抵抗領域９１が存在すると、抵抗率が低い周辺抵抗領域９１に電流が集中し、所望の抵抗Ｒが得られない場合がある。
【００３０】
図４に示した実施例においては、抵抗領域９０を、破砕層などの基板領域１１より抵抗率が低い周辺抵抗領域９１から、抵抗領域９０の厚さＴ程度以上離すために、厚さＴ以上の幅Ｗを有する抵抗分離領域９２を形成する。抵抗領域９０から周辺抵抗領域９１への経路の抵抗が、抵抗領域９０の抵抗Ｒ以上となる。したがって、抵抗率が低い周辺抵抗領域９１への電流集中を抑制し、所望の抵抗Ｒを得ることができ、電流・電圧の振動現象を安定して抑制することができる。
【００３１】
また、誘電領域１２については、必要な耐圧並びに必要なキャパシタ部２１０の容量Ｃの大きさに応じて、厚さや面積を決めることができる。耐圧については、誘電領域１２の破壊防止のため、還流ダイオード１００よりも高いことが望ましい。また、キャパシタ部２１０の容量Ｃについては、還流ダイオード１００が遮断状態時（高電圧印加時）に生じる空乏層の容量に対して、１００分の１程度から１００倍ぐらいの範囲で選ぶことができるが、十分なスナバ機能を発揮し、かつ損失の増加を極力抑え、必要となるチップ面積を考慮すると、後述する計算結果が示すように、概ね１０分の１程度から１０倍程度の範囲が望ましい。
【００３２】
図４に示した半導体スナバ２００においては、例えば還流ダイオード１００よりも耐圧が高くなるように例えば厚さは１μｍとし、キャパシタ部２１０の容量Ｃが還流ダイオード１００の遮断状態時に形成される空乏容量と同程度としたものを用いた場合で説明する。なお、誘電領域１２は、シリコン酸化膜以外の材料でも、所定の耐圧を有し、かつキャパシタとして機能する誘電材料であればどのような材料でも良い。
【００３３】
従来のバイポーラ動作の還流ダイオードに対する振動低減用のスナバ回路として、メイン電流が流れる経路にフィルムコンデンサやメタルクラッド抵抗など外付けのディスクリート部品を配線する手法が用いられている。それに対し、図４に示した実施例においては、還流ダイオード１００としてショットキーバリアダイオードを用いた場合に、ユニポーラ動作によって本質的に発生する電流・電圧の振動現象に対して、小容量で小サイズのキャパシタ部２１０と抵抗部２２０を有する半導体スナバ２００を並列接続することで、容易にかつ効果的に振動現象を抑制する。
【００３４】
また、効果的にスナバ機能を発揮する設計式として、Ｃ＝１／（２πｆＲ）が一般的に知られている。ここで、Ｃはキャパシタ部２１０の容量、Ｒは抵抗部２２０の抵抗Ｒ、ｆは振動現象の周波数である。図４に示した実施例においては、上記の設計式を満たすように、小容量の半導体スナバ２００を用いて、キャパシタ部２１０と抵抗部２２０を容易に設定することができる。
【００３５】
また、誘電領域１２の表面に接するように表面電極１３が設けられる。更に、表面電極１３に対向し、かつ基板領域１１の裏面と接するように裏面電極１４が設けられる。表面電極１３は、アノード端子３００として外部電極と接続するように、例えば金属材料で形成されている。表面電極１３として、最表面にアルミニウム（Ａｌ）、銅（Ｃｕ）、金（Ａｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）などの金属材料を用いた単層、多層の構造としてもよい。同様に、裏面電極１４は、カソード端子４００として外部電極と接続するように、例えば金属材料で形成されている。裏面電極１４として、最表面にアルミニウム（Ａｌ）、銅（Ｃｕ）、金（Ａｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）などの金属材料を用いた単層、多層の構造としてもよい。このように、図４に示す半導体スナバ２００は、表面電極１３及び裏面電極１４が、それぞれ図３に示す還流ダイオード１００のアノード電極及びカソード電極に接続された半導体ＲＣスナバとして機能する。
【００３６】
次に、第１の実施の形態に係る半導体装置の動作について、図５及び図６に示す電力変換装置を用いて詳しく説明する。
【００３７】
第１の実施の形態に係る半導体装置は、例えば電力エネルギの変換手段として、一般的に使用されるＤＣ／ＤＣコンバータ（図５）や３相インバータブリッジ（図６）等の電力変換装置において受動素子として用いられる。ＤＣ／ＤＣコンバータでは、図５に示すように、スイッチング素子Ｄに対して、還流ダイオード１００及び半導体スナバ２００が並列に接続された受動素子Ａが、直列に接続されている。また、インダクタンスが、受動素子Ａに接続される。３相インバータブリッジでは、図６に示すように、スイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６のそれぞれに対して、受動素子Ｂ１、Ｂ２、Ｂ３、Ｂ４、Ｂ５、Ｂ６が並列に接続される。直列に接続されたスイッチング素子Ｑ１及びＱ２の中点が、モータＭのｕ相端子に接続される。直列に接続されたスイッチング素子Ｑ３及びＱ４の中点が、モータＭのｖ相端子に接続される。直列に接続されたスイッチング素子Ｑ５及びＱ６の中点が、モータＭのｗ相端子に接続される。
【００３８】
このような電力変換装置において、受動素子Ａ、Ｂ１〜Ｂ６は、電源電圧（＋Ｖ）（例えば、４００Ｖ）に対して逆バイアス接続になるように接続され、電流を還流する。受動素子Ａ、Ｂ１〜Ｂ６の動作モードは、ＭＯＳＦＥＴやＩＧＢＴ等のスイッチング素子Ｄ、Ｑ１〜Ｑ６のスイッチング動作に連動して、電流を遮断する遮断状態から電流を還流する導通状態へ、そして導通状態から遮断状態へと動作する。電力変換装置においては、電流を還流する受動素子Ａ、Ｂ１〜Ｂ６に対しても、スイッチング素子と同様に、低損失でかつ誤動作等が起こりにくい安定動作が求められる。以下においては、図５のコンバータ回路を一例として動作を説明する。なお、図５に示したスイッチング素子Ｄは、例えばＩＧＢＴである。
【００３９】
まず、スイッチング素子Ｄがオンし、スイッチング素子Ｄに電流が流れている状態においては、受動素子Ａは逆バイアス状態となり遮断状態になる。受動素子Ａに含まれる図３に示した還流ダイオード１００（ここでは、ショットキーバリアダイオード）においては、アノード端子３００とカソード端子４００間に逆バイアス電圧が印加される。そのため、ドリフト領域２中には表面電極３とのショットキー接合部から伸びた空乏層が生じ遮断状態が維持される。また、受動素子Ａに含まれる図４に示した半導体スナバ２００においては、キャパシタ部２１０として機能する誘電領域１２が高電圧により充電された状態になり、遮断状態を維持する。
【００４０】
このように、遮断状態においては、受動素子Ａは、ショットキーバリアダイオードのみで構成されている従来技術と同様の機能を有する。
【００４１】
次に、スイッチング素子Ｄがオフすると、スイッチング素子Ｄがオフ状態に移行するのに連動して、受動素子Ａは順バイアス状態となり導通状態に移行する。図３に示した還流ダイオード１００のドリフト領域２中に広がっていた空乏層が後退し、表面電極３とドリフト領域２との間に形成されているショットキー接合部にショットキー障壁高さに応じた順バイアス電圧が印加されると、還流ダイオード１００は導通状態となる。このとき、還流ダイオード１００に流れる電流は、ドリフト領域２中をほぼ裏面電極４側から供給される電子電流のみであり、ユニポーラ動作をする。
【００４２】
また、図４に示す半導体スナバ２００においては、還流ダイオード１００が逆バイアス状態から順バイアス状態に移行する際に、誘電領域１２に充電されていた電荷が過渡電流として放電される。第１の実施の形態では、誘電領域１２のキャパシタ部２１０の容量Ｃが還流ダイオード１００に形成されていた空乏容量と同程度と小容量であるため、放電によって流れる過渡電流は流れるものの、並列する還流ダイオード１００に流れる順バイアス電流と比べるとほとんど影響がない大きさである。半導体スナバ２００は、過渡電流が流れた後は定常状態に移行し電流は遮断されるため、還流ダイオード１００のみが導通状態となる。第1の実施の形態では、還流ダイオード１００が炭化珪素材料の半導体基体からなるショットキーバリアダイオードで構成されているため、一般的なシリコン材料からなるｐｎ接合ダイオードに比べて、ドリフト領域２の抵抗をより低抵抗で形成することができ、導通損失を低減することができる。このように、第１の実施の形態では、導通状態においても受動素子がショットキーバリアダイオードのみで構成されている従来技術と同様の効果を実現することができる。
【００４３】
次に、スイッチング素子Ｄがターンオンし、スイッチング素子Ｄがオン状態に移行するのに連動して、受動素子Ａは逆バイアス状態となり遮断状態に移行する。図３に示したショットキーバリアダイオードである還流ダイオード１００においては、裏面電極４側からドリフト領域２中に供給されていた電子電流は、順バイアス電圧の低下と共に減少する。そして、順バイアス電圧がショットキー接合部のショットキー障壁高さに応じた電圧以下になり、さらには、ショットキー接合部に逆バイアス電圧が印加されはじめると、ドリフト領域２中には表面電極３とのショットキー接合部から伸びた空乏層が広がり遮断状態へと移行する。
【００４４】
この導通状態から遮断状態に移行する際に、還流ダイオード１００の素子内部に蓄積されていた過剰キャリアが消滅する過程において、過渡的に発生する電流が逆回復電流である。この逆回復電流は、受動素子Ａ並びにスイッチング素子Ｄに過渡電流として流れ、それぞれの素子において損失（ここでは逆回復損失と呼ぶ）が発生する。このことから、還流ダイオードで発生する逆回復電流は極力小さいほうがよい。
【００４５】
第１の実施の形態では、還流ダイオード１００は、炭化珪素からなる半導体材料で形成したユニポーラ動作のショットキーバリアダイオードである。したがって、一般的なシリコンで形成されたｐｎ接合ダイオードに比べるとこの逆回復電流は格段に小さい。つまり、逆回復損失を大幅に低減することができる。
【００４６】
この逆回復損失の違いは、両者の遮断・導通のメカニズムの違いで説明することができる。
【００４７】
まず、一般的なシリコンで形成されたｐｎ接合ダイオードは、順バイアス導通時には少数キャリア注入によるドリフト領域の伝導度変調効果があるので、耐圧を確保しつつ導通損失を極力低減するために、ドリフト領域の厚さを小さく、かつ、不純物濃度を低く形成するのが一般的である。しかしながら、例えば６００Ｖクラスのｐｎ接合ダイオードを実現しようとすると、例えばドリフト領域の不純物密度が１０14ｃｍ-3程度、厚さが５０μｍ程度と比較的ドリフト領域の厚い基板を使用する必要がある。導通時には、伝導度変調効果によって、流れる電流の大きさに応じて、少数キャリアと多数キャリアがほぼ同等の濃度になるようにドリフト領域に注入される。例えば、数１００Ａｃｍ-2程度の順バイアス電流が流れた場合、多数キャリア（電子）及び少数キャリア（ホール）の濃度が共に１０17ｃｍ-3台となる程度に、過剰キャリアが注入される。
【００４８】
一方、ショットキーバリアダイオードについては、導通時に流れる電流が多数キャリアである電子のみである。そのため、遮断状態に移行する際に発生する過剰なキャリアの量自体が、ほぼ還流ダイオード１００に空乏層が形成される際に空乏層中から排出されるキャリアの量だけである。つまり、例えば不純物密度が１０16ｃｍ-3、厚さが５μｍのドリフト領域２が全域空乏化した場合にも、上記ｐｎ接合ダイオードと単純に比較して、キャリア密度が１０分の１、キャリアの分布しているドリフト領域の厚さが１０分の１となるため、トータルで１００分の１程度の過剰キャリアしか発生しない。このことから、還流ダイオード１００をユニポーラ動作する素子で形成することで、逆回復電流を大幅に低減することができ、その結果、逆回復損失を大幅に低減することができる。このように、逆回復損失低減の効果は、受動素子がショットキーバリアダイオードのみで構成されている従来技術と同様の効果を有する。
【００４９】
さらに、第１の実施の形態においては、受動素子がショットキーバリアダイオードのみで構成されている従来技術では、本質的に解決できなかったユニポーラ動作ならではの逆回復動作時の電流・電圧の振動現象を抑制する機能を有する。
【００５０】
この振動現象自体は、還流ダイオードが組み込まれたコンバータやインバータ等の電力変換装置の回路中に生じる寄生インダクタンスＬｓと、還流ダイオードの逆回復動作時の逆回復電流Ｉｒの遮断速度（ｄＩｒ/ｄｔ）の相互作用によってサージ電圧Ｖｓが生じ、これを起点として発生することが一般的に知られている。この電流・電圧の振動現象は、サージ電圧による素子の破壊、振動動作中の損失の増大、周辺の回路の誤動作などを引き起こすことから、安定動作の阻害要因となるため、抑制することが求められる。振動現象を低減するためには、逆回復動作時の電流の遮断速度（ｄＩｒ／ｄｔ）を緩和することと、さらには振動している電流をいち早く減衰させて振動を収束させる機構が必要となる。
【００５１】
しかしながら、ユニポーラ動作をするショットキーバリアダイオードのみを用いる従来技術では、逆回復電流Ｉｒの成分が多数キャリアであるため、過剰キャリアによる逆回復電流Ｉｒは大きく減るものの、空乏層の形成速度でほぼ決まる逆回復時間ｔがほとんど制御できない。その結果、電流・電圧に振動現象が生じやすく、その振動も容易に減衰しない。その理由として、大きく２つが挙げられる。
【００５２】
１つは、上述したように、ショットキーバリアダイオードにおいては、遮断状態から導通状態に注入される過剰キャリアの量が、遮断時にドリフト領域中に形成される空乏領域を補充する多数キャリアのみで構成されている点である。つまり、ショットキーバリアダイオードの逆回復電流の遮断速度（ｄＩ／ｄｔ）はほとんど空乏領域の形成速度にのみ依存し、かつ、少数キャリアがほとんど存在しないため、ｐｎ接合ダイオードのようなライフタイム制御法をそのまま用いることはできない。このため、ショットキーバリアダイオードのみを用いる場合、スイッチング素子のスイッチング速度を向上することによる過渡損失の低減と振動現象の抑制にはトレードオフの関係が生じる。
【００５３】
もう１つは、ショットキーバリアダイオードは導通時にほぼ多数キャリアのみで動作するため、導通時も遮断直前においても、素子内部の抵抗はドリフト領域の厚さ並びに不純物濃度に準じた抵抗で変わらない。したがって、ｐｎ接合ダイオードのような逆回復電流Ｉｒを抵抗制限する機構を有していない。そのため、ショットキーバリアダイオードは逆回復時において電流・電圧に振動現象が生じやすく、その振動も容易に減衰しないのである。さらに、半導体材料として炭化珪素などワイドギャップ半導体を用いていることで、素子自体の抵抗が小さいため導通損失を低減できる反面、振動現象がより起きやすくなっている。このことから、ショットキーバリアダイオードには、導通時の損失と振動現象の抑制機構にトレードオフの関係が生じる。
【００５４】
これに対して、第１の実施の形態においては、還流ダイオード１００と半導体スナバ２００を並列接続する簡便な構成により、過渡損失並びに導通損失を低減しつつ、かつ、振動現象を抑制することができる。
【００５５】
すなわち、第１の実施の形態においては、還流ダイオード１００が逆回復動作する場合に、ドリフト領域２中に逆バイアス電圧が印加され、過剰キャリアによる逆回復電流が流れ始める。その逆バイアス電圧が印加されるのとほぼ同時に、半導体スナバ２００中の誘電領域１２からなるキャパシタＣにも同等の逆バイアス電圧が印加され、半導体スナバ２００中にも相応の過渡電流が流れ始める。この半導体スナバ２００に流れる過渡電流は、誘電領域１２からなるキャパシタ部２１０の容量Ｃの大きさと基板領域１１からなる抵抗部２２０の抵抗Ｒの大きさで決まり、自由に設計することができる。この並列に接続された半導体スナバ２００の効果は３つある。
【００５６】
１つ目は、半導体スナバ２００は電圧の過渡変動がないと動作しないため、スイッチング素子Ｄのスイッチング速度には影響を与えず、スイッチング速度に依存する損失は従来と同様に低く抑えることができることである。２つ目は、還流ダイオード１００が逆回復動作に入ったときに、還流ダイオード１００に並列接続された半導体スナバ２００の容量Ｃ成分並びに抵抗Ｒ成分が作動し、逆回復電流の遮断速度（ｄＩｒ／ｄｔ）を緩和することができ、サージ電圧そのものを低減できることである。３つ目は、半導体スナバ２００に流れた電流を基板領域１１の抵抗Ｒ成分で電力消費するため、寄生インダクタンスＬｓで生じたエネルギを吸収し、振動現象を素早く収束することができることである。
【００５７】
このように、第１の実施の形態に係る半導体装置においては、還流ダイオード１００による過渡損失ならびに導通損失を低減する性能を保持し、且つ、ユニポーラ動作ならではの本質的な振動現象を半導体スナバ２００を用いることで解決することができる。
【００５８】
一般に、ＲＣスナバ構成は回路として見れば従来から知られた回路であるが、スナバ回路を半導体基体上に形成した半導体スナバ２００は、ユニポーラ動作もしくはユニポーラ動作と同等の動作を有する還流ダイオード１００と組み合わせることで、初めてスナバ回路として十分機能する。つまり、コンバータやインバータ等の電力変換装置に一般的に用いられてきたシリコンからなるｐｎ接合ダイオードにおいては、電力容量の制限で半導体チップ上のスナバ回路は事実上困難である。したがって、ディスクリート部品であるフィルムコンデンサなどからなるキャパシタとメタルクラッド抵抗などからなる抵抗を、電力変換装置の半導体パッケージの内側、もしくは外側のメイン電流が流れる経路に配置しなければならない。
【００５９】
その理由として、スナバ回路が十分機能を果たすためには、逆回復電流の遮断速度（ｄＩｒ／ｄｔ）を緩和するために、ダイオードに流れる逆回復電流と同程度の過渡電流が流れるような容量を持つキャパシタが必要となる。また、振動現象を減衰するために、そのキャパシタに流れる電流を電力消費可能な電力容量を有する抵抗が必要となる。上述したように、ｐｎ接合ダイオードは還流する電流の大きさによって、逆回復電流の大きさが変化する。上記の例では、ユニポーラ動作のショットキーバリアダイオードに比べて１００倍もの逆回復電流が発生する。ダイオードに流れる電流密度がさらに大きくなったり、また耐圧クラスが大きくなるほど、導通時に注入される過剰キャリアはさらに増大し、逆回復電流も大きくなる。そのため、容量Ｃを半導体チップ上に形成しようとすると、厚さは必要耐圧で制限されることから、単純に計算して面積を１００倍にする必要がある。また、抵抗Ｒに関しても消費すべき電力が１００倍となるため、体積を１００倍にする必要があり、結果としてチップサイズが１００倍必要となる。このことから、従来の技術の延長では電力変換装置におけるスナバ回路を半導体チップで形成するという発想は事実上困難であった。
【００６０】
第１の実施の形態においては、還流ダイオード１００に流れる過渡電流が高々ドリフト領域２に空乏層が形成される際に発生するキャリアのみからなる過渡電流であることに着目し、スナバ回路を小容量の半導体スナバ２００で形成しているところが従来技術と異なる点である。さらに、第１の実施の形態においては、過渡損失と導通損失を低減し、かつ振動現象を抑制することができることに加えて、従来技術にはない新たな効果を更に得ることができる。
【００６１】
１つは、振動現象を低減するためのスナバ機能が、ユニポーラ動作のダイオードとの組み合わせにより、全電流範囲、全温度範囲において有効に働くということである。上述したように、ショットキーバリアダイオードの逆回復電流は、逆バイアス電圧によって空乏層が生じた際に発生する過剰キャリアのみで構成されているため、還流動作時に流れていた電流の大きさによらず、毎度ほぼ一定の逆回復電流が流れるためである。また同様の理由で、還流ダイオード１００の温度にもほとんど影響を受けず、ほぼ一定の逆回復電流が流れるためである。このため、全ての電流範囲、温度範囲において、過渡損失を低減し、かつ振動現象を抑制することができる。
【００６２】
もう1つは、図２に示すように、スナバ回路を半導体スナバ２００で形成することで、還流ダイオード１００の直近に低インダクタンスで実装することができるため、従来のディスクリート部品であるフィルムコンデンサなどからなる容量Ｃとメタルクラッド抵抗などからなる抵抗Ｒとを用いるスナバ回路の場合に比べて、さらに過渡損失を低減しかつ振動現象を抑制できる点である。これは、還流ダイオード１００に並列接続されるスナバ回路中に生じる寄生インダクタンスが大きいほど、スナバ回路に流れる過渡電流が制限されるため還流ダイオードに流れる逆回復電流の遮断速度（ｄＩ／ｄｔ）を緩和しにくくなることと、スナバ回路中の容量Ｃに印加される電圧に寄生インダクタンスで発生する逆起電力が重畳されるため、容量Ｃの耐圧範囲で動作するには、スイッチング時間を遅くする必要があるためである。つまり、第１の実施の形態においては、寄生インダクタンスを低減することで、スイッチング時間を短縮し過渡損失を低減できるとともに、逆回復電流の遮断速度（ｄＩｒ／ｄｔ）を適切に緩和し振動現象を抑制することができる。
【００６３】
また、スナバ回路を還流ダイオード１００の直近に実装することは、不要なノイズ放射を低減することにもなる。例えば従来のディスクリート部品であるフィルムコンデンサなどからなる容量Ｃとメタルクラッド抵抗などからなる抵抗Ｒとを用いるスナバ回路の場合では、還流ダイオード１００で発生した振動電流はこれらの部品を通り、還流ダイオード１００に戻る経路を通る。その際に抵抗Ｒにより振動電流が抑制されていくが、それまでの間にこの電流経路が作る面が一種のループアンテナとして働き、ノイズを放射する。スナバ回路を半導体スナバ２００で形成した場合には、還流ダイオード１００の直近に実装されていることから、振動電流の電流経路が作る面の大きさがディスクリート部品を用いた場合よりも格段に小さくなり、振動電流によるノイズ放射が低減される。これにより、ノイズによる制御回路等の誤動作を防ぐことができる。
【００６４】
さらに、第１の実施の形態においては、スナバ回路を半導体スナバ２００で形成することで、還流ダイオード１００と同様の実装工程を用いて電力変換装置を作製することができる。そのため、第１の実施の形態に係る半導体装置によれば、簡便でかつ容易に振動現象を抑制することができるとともに、従来技術のスナバ回路に比べて必要な体積も大幅に低減できる。
【００６５】
また、図３に示したように、還流ダイオード１００を炭化珪素からなるショットキーバリアダイオードで構成することで、上記した第１の実施の形態の効果を最大限に引き出すことができる。つまり、所定の耐圧を得るために、ワイドバンドギャップにより空乏層の厚さを小さくできるほど、還流ダイオード１００自体の抵抗が小さく低導通損失を低減できるのであるが、その反面、逆回復電流の遮断速度（ｄＩｒ／ｄｔ）が高くなり、かつ振動エネルギが消費されないため、振動現象がより顕著となる性質を有しているからである。
【００６６】
例えば、還流ダイオード１００としてシリコンからなるショットキーバリアダイオードを用いた場合には、第１の実施の形態の効果として一定レベルの効果は得られるものの、ドリフト領域２の不純物濃度や厚さの制限により、炭化珪素材料に比べてダイオード自体に大きな抵抗成分を有するため、ダイオード自体で振動エネルギを消費し減衰しやすい。このことから、還流ダイオード１００を炭化珪素などのワイドバンドギャップ半導体で構成することで、より顕著に導通損失の低減と振動現象の緩和を両立することができる。
【００６７】
なお、図４に示した実施例においては、還流ダイオード１００の半導体材料を炭化珪素とした場合で説明しているが、窒化ガリウムやダイヤモンドなどのワイドギャップ半導体を用いても同様の効果を得ることができる。
【００６８】
また、半導体スナバ２００として、図７に示すように、基板領域１１の抵抗分離領域９２中に抵抗分離構造１００２を設けてもよい。その他の構成に関しては、図４に示す実施例とほぼ同様であるので説明を省略する。抵抗分離構造１００２は、基板領域１１に表面側からドライエッチング等を用いてトレンチを形成し、トレンチ内に絶縁膜を埋設することで形成することができる。また、形成したトレンチを抵抗分離構造１００２としてもよい。その他の抵抗分離構造１００２としては、アルゴンなどをイオン注入し、結晶性を悪化させることで基板領域を高抵抗化した高抵抗膜を用いることができる。また、基板領域１１と逆の導電型のｐ型の不純物を注入することでｐ型半導体膜を形成し、ｐｎ接合を利用した抵抗分離構造１００２とすることもできる。このような抵抗分離構造１００２を形成することにより、基板領域１１より低抵抗な破砕層等を含む周辺抵抗領域９１に電流が集中するのを抑制し、基板領域１１を所望の抵抗とすることができる。
【００６９】
また、図７に示した実施例においては、抵抗分離構造１００２が裏面電極１４に達していない場合について図示しているが、抵抗分離構造１００２が、裏面電極１４に達するように形成されていてもかまわない。また、本実施の形態においては、抵抗分離構造１００２が、誘電領域１２の直下の抵抗領域９０に接するように形成されているが、抵抗分離構造１００２は、抵抗領域９０から離れていてもかまわない。
【００７０】
このような構成にすることで、図４に示した実施例に比べて、破砕層を含む周辺抵抗領域９１と抵抗領域９０の距離を短縮できるため、チップサイズを小型化でき、コストを低減することができる。
【００７１】
また、第１の実施の形態の説明においては、半導体スナバ２００の一例として図４に示した構造を用いているが、半導体スナバ２００の構造は限定されない。図８〜図１１に示すように、キャパシタ部２１０となる空乏容量を別の構成で形成していてもよく、図１２に示すように、抵抗領域を半導体基体上に別の構成で形成してもよい。
【００７２】
図８に示すように、図４で示したシリコン酸化膜からなる誘電領域１２の代わりに、例えばｐ型の反対導電型領域１５をキャパシタ部２１０として形成した場合を示している。上記図４で説明した場合には、還流ダイオード１００が逆回復動作する際に印加される電圧を、誘電領域１２の容量Ｃ成分によって充電することで振動現象を抑制していたのに対し、図８においては、ｐ型の反対導電型領域１５とｎ型の基板領域１１との間に逆バイアス電圧が印加されることで形成される空乏層を容量Ｃの成分として使用することができる。この空乏層を容量Ｃ成分として用いる利点としては、シリコン酸化膜等の誘電領域１２に比べると、過渡電流による劣化が比較的少ない半導体材料で形成しているため長期信頼性の点で有利である。
【００７３】
また、図９に示すように、基板領域１１上に、基板領域１１とショットキー接合を形成する金属材料からなる表面電極１３をキャパシタ部２１０として形成することもできる。また、ショットキー接合以外にも、異種半導体とのヘテロ接合など、逆バイアス電圧が印加されると空乏層が形成される構成であれば、どのような構成でも図４に示した半導体スナバ２００と同様の効果を得ることができる。
【００７４】
なお、図８及び図９の構成では、順バイアス時に順方向電流が流れることが懸念されるが、図８及び図９の基板領域１１の抵抗Ｒの値が還流ダイオードのドリフト領域２の抵抗に比べて少なくとも小さいため、電流の大部分は低抵抗の還流ダイオードに流れるため順バイアス時の導通損失には影響しない。
【００７５】
また、図１０及び図１１に示すように、キャパシタ部２１０を構成する部位として、複数の領域が直列もしくは並列に形成されていても良い。図１０は、図４で説明した誘電領域１２による容量成分と、図８で説明した反対導電型領域１５を形成することで得られる空乏層を利用した容量成分とを直列に接続して容量Ｃとした場合である。また、図１１は、誘電領域１２による容量成分と、図９で説明した空乏層による容量成分とを並列に接続して容量Ｃとした場合を示している。いずれにしても、容量Ｃの成分を半導体支持基体上に構成することができればどのような領域で構成しても良い。
【００７６】
図１２は抵抗Ｒの成分として、図４で説明した基板領域１１に加えて、誘電領域１２上に、例えば多結晶シリコンからなる抵抗領域１７を形成している。多結晶シリコンからなる抵抗領域１７は厚み及び不純物濃度を変えることで抵抗値を自由に変えられるところが利点として挙げられる。つまり、支持基体として基板領域を選ぶ際にどのような基板を用いても半導体スナバ２００を形成できるため、実現性の自由度をあげることが可能となる。なお、抵抗領域１７は多結晶シリコン以外でも、どのような材料を用いても良いが、抵抗領域１７をシリコンよりも高い絶縁破壊電界を持つ材料で構成するとなお良く、抵抗領域１７の製作プロセスをさらに容易にする効果がある。
【００７７】
例えば、逆回復時に還流ダイオード１００の両端にサージ電圧として１００Ｖが印加された場合、半導体スナバ２００においては、キャパシタＣには過渡電流が流れるため、概ね抵抗領域の両端に、サージ電圧と同等の１００Ｖが印加される。このとき、抵抗領域には、その材料に応じた絶縁破壊電界と厚みから決まる絶縁破壊電圧以上の破壊耐圧が求められる。１００Ｖの破壊耐圧を持たせるためには、シリコンの場合、絶縁破壊電界が約０．３ＭＶ／ｃｍであるので、３μｍ程度の厚さが必要になる。そこに、シリコンよりも高い絶縁破壊電界を持つポリ炭化珪素を用いると、絶縁破壊電界が約３．６ＭＶ／ｃｍであるので、厚みを１／１０程度に削減することができる。そのため、抵抗領域作製時の堆積時間を短縮でき、プロセスを容易にすることができる。また、炭化珪素のほうがシリコンよりも熱伝導率が３倍程度良いため、抵抗領域１７の放熱性を良くする効果もある。このように、抵抗Ｒの成分についても、半導体支持基体上に構成することができればどのような領域で構成しても良い。
【００７８】
図８〜図１２に示した実施例においては、基板領域１１の抵抗分離領域９２内に抵抗分離構造１００２が形成されている。抵抗分離構造１００２は、基板領域１１に表面側からドライエッチング等を用いてトレンチを形成し、トレンチ内に絶縁膜を埋設することで形成することができる。その他の抵抗分離構造１００２としては、アルゴンなどをイオン注入し、結晶性を悪化させることで基板領域を高抵抗化した高抵抗層を用いることができる。また、基板領域１１と反対導電型のｐ型の不純物を注入することでｐｎ接合を利用した抵抗分離構造とすることもできる。このような抵抗分離構造を形成することにより、基板領域１１より低抵抗な破砕層を含む周辺抵抗領域９１に電流が集中するのを抑制し、基板領域１１に所望の抵抗Ｒを設けることができる。
【００７９】
また、図７〜図１２に示した実施例においては、抵抗分離構造１００２が裏面電極１４に達していない場合について図示しているが、抵抗分離構造１００２が、裏面電極１４に達するように形成されていてもかまわない。また、図７〜図１２に示した実施例においては、抵抗分離構造１００２が、容量Ｃを構成する部分の直下の抵抗領域９０に接するように形成されているが、抵抗分離構造１００２は、抵抗領域９０から離れていてもかまわない。
【００８０】
このような構成にすることで、図４に示す実施例に比べて、破砕層を含む周辺抵抗領域９１と抵抗領域９０の距離を短縮できるため、チップサイズを小型化でき、コストを低減することができる。
【００８１】
なお、上述のように、抵抗領域１７として、多結晶シリコン半導体膜を用いているが、半導体膜は限定されない。抵抗領域１７として、単結晶シリコン、アモルファスシリコン等の半導体膜を用いてもよい。
【００８２】
また、図１３は、スナバ回路に用いるキャパシタ容量Ｃの大きさに対する、振動現象の抑制効果、及びキャパシタ容量Ｃの大きさとキャパシタに流れる過渡電流による損失の増加しろについて、回路シミュレータを用いて計算した結果の一例である。スナバ回路の振動低減は、寄生インダクタンスＬｓ、還流ダイオードの容量Ｃ０、還流ダイオードに並列接続されたスナバ回路のキャパシタの容量Ｃ、及び抵抗Ｒで構成された簡単な回路で計算できる。例えば、本計算では、回路中の寄生インダクタンスＬｓを９９ｎＨ、抵抗Ｒを４０Ωに固定して、容量比Ｃ／Ｃ０の大きさによって、振動現象の減衰時間やスナバ回路で発生する過渡損失の増加しろの変化を検証した。なお、還流ダイオードの容量Ｃ０は、例えば１５０ｐＦとした。
【００８３】
図１３の左軸は、スナバ回路がない場合において電圧もしくは電流振動が１／１０に減衰するまでの時間をｔ０とし、スナバ回路を追加した際にスナバ回路がない場合と同等の振動となるまでの時間をｔとした場合の振動現象収束時間比ｔ／ｔ０を示している。図１３に示すように、Ｃ/Ｃ０の値が０．１前後から振動現象の減衰効果が顕著になっている。一方、Ｃ/Ｃ０が１０を超える辺りから振動現象の収束時間比の値が飽和傾向になる。このように、Ｃ／Ｃ０が大きくなるほど、振動現象の減衰時間は小さくなる。
【００８４】
また、図１３の右軸は、過渡損失の増加しろとして、スナバ回路に形成するキャパシタ容量Ｃに流れる過渡電流により発生する損失Ｅと、還流ダイオードに流れる過渡電流で発生する損失Ｅ０との比Ｅ／Ｅ０を示している。損失Ｅは、過渡動作時にキャパシタ容量Ｃの大きさに比例する過渡電流により発生する。したがって、図１３に示すように、過渡損失の増加しろＥ／Ｅ０を低減するためには、キャパシタ容量Ｃの大きさは極力小さいほうが望ましい。
【００８５】
このように、第１の実施の形態で用いるスナバ回路である半導体スナバ２００のキャパシタ部２１０の容量Ｃの大きさは、還流ダイオード１００の遮断状態における容量成分の大きさに比べて、1／１０倍以上、１０倍以下の範囲で容量を選択することで、損失の増加を抑えつつ、より顕著に振動現象を低減することができる。この効果は、第１の実施の形態で説明した半導体スナバ２００のどの実施例においても得ることができる。
【００８６】
（第２の実施の形態）
本発明の第２の実施の形態に係る半導体装置について、図１４〜図１６、図３、及び図４を用いて説明する。第２の実施の形態においては、第１の実施の形態と同様の動作をする部分の説明は省略し、異なる特徴について詳しく説明する。
【００８７】
図１４は、図１に対応する第２の実施の形態を説明する回路図、図１５は、図２に対応する図１４の回路図の一例として具体化した半導体チップの実装図、図１４、図３並びに図４は、図１５の実装図に用いられている半導体チップのそれぞれの断面構造図の一例である。
【００８８】
図１４に示すように、第２の実施の形態に係る半導体装置は、図１に示したユニポーラ動作もしくはユニポーラ動作と同等の動作をする還流ダイオード１００、キャパシタ部２１０と抵抗部２２０を含むように構成された半導体スナバ２００、及びスイッチング素子６００を備える。還流ダイオード１００及び半導体スナバ２００は、それぞれスイッチング素子６００のエミッタ端子３０１及びコレクタ端子４０１に並列に接続される。
【００８９】
第２の実施の形態では、一例として、還流ダイオード１００、半導体スナバ２００、及びスイッチング素子６００をそれぞれ別の半導体チップとして形成した場合について説明する。半導体スナバ２００の構成並びに還流ダイオード１００は、例えば第１の実施の形態と同じ構成とした場合について説明する。スイッチング素子６００に関しては、例えばシリコンを半導体基体材料としたＩＧＢＴを使用した場合について説明する。なお、第２の実施の形態では、エミッタ端子３０１とコレクタ端子４０１が互いに対面するように電極形成された、いわゆる縦型のＩＧＢＴを一例として説明する。
【００９０】
図１５は、図１４で示した還流ダイオード１００（例えば炭化珪素ショットキーバリアダイオード）、半導体スナバ２００（例えばシリコン半導体ＲＣスナバ）、及びスイッチング素子６００（例えばシリコンＩＧＢＴ）からなる半導体装置について具体的な実装を示した図である。
【００９１】
図１５においては、図２と同様に半導体パッケージの一例としてセラミック基板を用いた場合について説明する。カソード側金属膜４１０上には、還流ダイオード１００、半導体スナバ２００、及びスイッチング素子６００それぞれの半導体チップのコレクタ端子４０１側が、例えば半田やろう材等の接合材料を介して接続される。そして、還流ダイオード１００、半導体スナバ２００、及びスイッチング素子６００それぞれの半導体チップのエミッタ端子３０１側は、例えばアルミニウムワイヤやアルミニウムリボンなどの金属配線３２０、３３０、３５０を介して、共にアノード側金属膜３１０に接続される。さらに、第２の実施の形態においては、スイッチング素子６００のゲート端子側が、金属配線７１０を介してゲート側金属膜７００に接続される。
【００９２】
図１６、図４及び図５には、それぞれスイッチング素子６００、還流ダイオード１００及び半導体スナバ２００を構成するそれぞれの半導体チップの断面構造の一例を示す。
【００９３】
図１６に示すように、スイッチング素子６００は、一例として一般的なＩＧＢＴである。例えば、シリコンを材料としたｐ+型の基板領域２１上に、ｎ型のバッファ領域２２を介して、ｎ-型のドリフト領域２３が形成された基板材料を用いた場合で説明する。基板領域２１としては、例えば抵抗率が数ｍΩｃｍから数１０ｍΩｃｍ、厚さが数μｍ〜数１００μｍ程度のものを用いることができる。ドリフト領域２３としては、例えばｎ型の不純物密度が１０13ｃｍ-3〜１０16ｃｍ-3、厚さが数１０μｍ〜数１００μｍのものを用いることができる。第２の実施の形態では、例えば不純物密度が１０14ｃｍ-3、厚さが５０μｍで、耐圧が６００Ｖクラスのものを用いている。バッファ領域２２は、ドリフト領域２３に高電界が印加された際に、基板領域２１とパンチスルーするのを防止するために形成される。
【００９４】
第２の実施の形態では、一例として、基板領域２１を支持基材とした場合を説明しているが、バッファ領域２２やドリフト領域２３を支持基材としてもよい。バッファ領域２２は基板領域と２１とドリフト領域２３とがパンチスルーしない構造であれば、特になくてもよい。
【００９５】
ドリフト領域２３中の表層部にｐ型のウェル領域２４が、またウェル領域２４中の表層部にｎ+型エミッタ領域２５が形成されている。そして、ドリフト領域２３、ウェル領域２４及びエミッタ領域２５の表層部に接するように、例えばシリコン酸化膜からなるゲート絶縁膜２６を介して、例えばｎ型の多結晶シリコンからなるゲート電極２７が配設されている。さらに、エミッタ領域２５及びウェル領域２４に接するように、例えばアルミニウム材料からなるエミッタ電極２８が形成されている。エミッタ電極２８とゲート電極２７との間には互いに接しないように、例えばシリコン酸化膜からなる層間絶縁膜２９が形成されている。また、基板領域２１の裏面にオーミック接続するようにコレクタ電極３０が形成されている。このように、第２の実施の形態の説明に用いるＩＧＢＴは、ゲート電極２７が半導体基体に対して平面上に形成されている所謂プレーナ型をしている。
【００９６】
図３に一例として示した還流ダイオード（ここではショットキーバリアダイオード）の構成は、第１の実施の形態で説明したものと同様とする。
【００９７】
ただし、図４に示した半導体スナバ２００については、基本的な構成は第１の実施の形態と同様とするものの、スナバ機能を効果的に発揮するためには、新たに並列接続されたスイッチング素子６００の遮断状態におけるキャパシタ容量を考慮した誘電領域１２によるキャパシタ部２１０の容量Ｃ及び基板領域１１による抵抗部２２０の抵抗値Ｒを設定するのが望ましい。また、後述するように、還流ダイオード１００に逆回復電流が流れる状態においては、並列接続されたスイッチング素子６００は必ず遮断状態にある。したがって、その過渡電流に応じた半導体スナバ２００のキャパシタ容量Ｃ及び抵抗Ｒの設定は、第１の実施の形態で説明した範囲で対応可能である。
【００９８】
つまり、基板領域１１は必要な抵抗値の大きさに応じて、基板の抵抗率や厚さとすることができ、例えば抵抗率が数ｍΩｃｍから数１００Ωｃｍ、厚さが数１０〜数１００μｍ程度のものを用いることで対応可能である。また、キャパシタ部２１０の容量Ｃについても、必要耐圧を最低限満たすようにして、必要な容量が得られるように、誘電領域１２の厚さや面積を変えることで対応可能である。
【００９９】
第２の実施の形態においては、還流ダイオード１００並びにスイッチング素子６００が遮断状態時（高電圧印加時）にそれぞれ充電される空乏容量の和に対して、１００分の１程度から１００倍ぐらいの範囲で容量Ｃを選ぶことができる。必要となるチップ面積やスナバ機能としての効果を考慮すると、容量Ｃは、還流ダイオード１００及びスイッチング素子６００の遮断状態時に形成される空乏容量の和に対して、概ね１０分の１から１０倍程度の範囲が望ましい。第２の実施の形態においては、例えば還流ダイオード１００及びスイッチング素子６００の耐圧よりも高くなるように、容量Ｃが還流ダイオード１００及びスイッチング素子６００の遮断状態時に形成される空乏容量の和と同程度とした場合で説明する。
【０１００】
スイッチング素子６００が並列に接続された第２の実施の形態においても、還流ダイオード１００として、例えばショットキーバリアダイオードを用いている。従来、バイポーラ動作の還流ダイオードの振動低減用のスナバ回路としては、フィルムコンデンサやメタルクラッド抵抗など外付けのディスクリート部品が用いられている。第２の実施の形態では、還流ダイオード１００のユニポーラ動作によって本質的に発生する電流・電圧の振動現象に対して、小容量で小サイズのキャパシタ部２１０と抵抗部２２０を有する半導体スナバ２００を並列接続することで、容易にかつ効果的に振動現象を抑制している。
【０１０１】
次に、第２の実施の形態に係る半導体装置の動作について、等価回路を用いて詳しく説明する。例えば、第２の実施の形態に係る半導体装置は、図１７に示すような３相交流モータＭを動かすインバータや、図１８に示すような直流モータＭを駆動するＨブリッジなどの電力変換装置に用いることができる。
【０１０２】
例えば、図１７に示すインバータにおいては、電源電圧（＋Ｖ）（例えば、４００Ｖ）に対して、上アームを形成する並列接続されたスイッチング素子Ｅと受動素子Ｂ、及び下アームを形成する並列接続されたスイッチング素子Ｇと受動素子Ｆを、逆バイアス接続になるように直列に接続して使用される。この接続が３相分接続され、３相インバータを構成する。図１９に示した半導体装置の動作モードは、上アームもしくは下アームのどちらかのスイッチング素子がスイッチング動作した場合に、スイッチング動作していないアームのスイッチング素子及び受動素子が連動して、電流を遮断する遮断状態から電流を還流する導通状態へ、そして導通状態から遮断状態へと動作する。ここでは、図１９に示した３相のうちの１相の動作を用いて半導体装置の動作を説明する。さらに、一例として下アームのスイッチング素子Ｇがスイッチング動作をし、上アームのスイッチング素子Ｅと受動素子Ｂとが還流動作をする場合について説明する。
【０１０３】
まず、下アームのスイッチング素子Ｇがオンし、スイッチング素子Ｇに電流が流れている状態においては、上アームのスイッチング素子Ｅと受動素子Ｂは逆バイアス状態となり遮断状態になる。
【０１０４】
下アームの導通状態にあるスイッチング素子Ｇに並列に接続されている受動素子Ｆにおいては、還流ダイオード１００及び半導体スナバ２００は遮断状態を維持する。すなわち、還流ダイオード１００であるショットキーバリアダイオード（例えば、図３参照）については、その両端に印加されている電圧がスイッチング素子Ｇのオン電圧程度と低いものの逆バイアス電圧が印加されるためである。また、受動素子Ｆの半導体スナバ２００（例えば、図４参照）においては、キャパシタ部２１０の容量Ｃとして機能する誘電領域１２が、やはりスイッチング素子Ｇのオン電圧程度の電圧が定常状態で印加された状態になる。
【０１０５】
一方、上アームのスイッチング素子Ｅと受動素子Ｂについても、電源電圧程度の逆バイアス電圧が共に印加されているため、遮断状態を維持する。すなわち、図１６に示したスイッチング素子６００であるＩＧＢＴについては、エミッタ端子３０１とコレクタ端子４０１間に逆バイアス電圧が印加されるため、ドリフト領域２３中にはウェル領域２４とのｐｎ接合部から伸びた空乏層が形成され遮断状態が維持されるためである。また、還流ダイオード１００であるショットキーバリアダイオード（例えば、図３参照）においては、表面電極３と裏面電極４間に逆バイアス電圧が印加されるため、ドリフト領域２中には表面電極３とのショットキー接合部から伸びた空乏層が生じ遮断状態が維持される。また、受動素子Ｂの半導体スナバ２００（例えば、図４参照）においても、キャパシタ部２１０の容量Ｃとして機能する誘電領域１２が高電圧により充電された状態になり、遮断状態を維持する。
【０１０６】
このように、下アームのスイッチング素子Ｇが導通状態の時には、上下アーム共に受動素子がショットキーバリアダイオードのみで構成されている従来技術と同様の機能を有する。
【０１０７】
次に、下アームのスイッチング素子Ｇがターンオフして遮断状態に移行する場合について説明する。
【０１０８】
例えば、図１７に示すようなモータ用インバータ回路（Ｌ負荷回路）では、スイッチング素子Ｇがターンオフする際には、電圧上昇と電流遮断の位相がずれるため、導通時の電流をほぼ維持した状態で、まずスイッチング素子Ｇの電圧上昇が起こる。
【０１０９】
下アームのターンオフするスイッチング素子Ｇに並列に接続されている受動素子Ｆについては、還流ダイオード１００及び半導体スナバ２００共に、スイッチング素子Ｇの電圧上昇に伴って、オン電圧程度の低い逆バイアス電圧から電源電圧程度の高電圧の逆バイアス電圧へと変化するため、その電圧変化の速度に応じた過渡電流が流れる。すなわち、図３に示した還流ダイオード１００においては、電圧の上昇に伴ってドリフト領域２中に表面電極３側から空乏層が広がる際に、電子が裏面電極４側に過渡電流として流れ、図４に示した半導体スナバ２００においては、容量Ｃとして働く誘電領域１２が印加電圧に応じて充電されるため過渡電流が流れる。半導体スナバ２００の誘電領域１２の容量Ｃの充電作用によって、スイッチング素子Ｇのコレクタ／エミッタ間に生じる過渡的な電圧上昇が緩和され、回路中に含まれる寄生インダクタンスによるサージ電圧の発生を抑制することができる。
【０１１０】
このように、第２の実施の形態においては、受動素子Ｆの半導体スナバ２００が、受動素子Ｆの還流ダイオード１００だけでなくスイッチング素子Ｇとも並列接続することで、スイッチング素子Ｇ自体がターンオフ動作をする際にも、素子破壊や他の周辺回路への誤動作等を引き起こすサージ電圧を低減し、より安定動作を実現することができる。
【０１１１】
そして、スイッチング素子Ｇの電圧上昇後、電流は所定の速度で遮断する。このとき、図１６に示したＩＧＢＴでは、導通時に基板領域２１から注入されたホール電流の影響で電流の遮断速度は制限され損失は生じるものの、電流遮断による振動現象は起こりにくく、結果として安定動作に寄与している。そして、スイッチング素子Ｇの電流が遮断した後は、下アームのスイッチング素子Ｇ及び受動素子Ｆは定常オフ状態となり、遮断状態を維持する。
【０１１２】
一方、上アームのスイッチング素子Ｅと並列に接続されている受動素子Ｂは、下アームのスイッチング素子Ｇのターンオフ動作に連動して、順バイアス状態となり導通状態に移行する。図３に示した還流ダイオード１００のドリフト領域２中に広がっていた空乏層が後退し、表面電極３とドリフト領域２との間に形成されているショットキー接合部にショットキー障壁高さに応じた順バイアス電圧が印加されると、還流ダイオード１００は導通状態となる。このとき、受動素子Ｂの還流ダイオード１００に流れる電流は、ドリフト領域２中をほぼ裏面電極４側から供給される電子電流のみで構成されており、ユニポーラ動作をする。
【０１１３】
また、受動素子Ｂにおいて、図４に示した半導体スナバ２００においては、還流ダイオード１００が逆バイアス状態から順バイアス状態に移行する際に、誘電領域１２に充電されていた電荷が過渡電流として放電される。第２の実施の形態では、容量Ｃである誘電領域１２の容量が還流ダイオード１００及びスイッチング素子Ｅに形成されていた空乏容量と同程度と小容量であるため、放電によって過渡電流は流れるものの、並列する還流ダイオード１００に流れる順バイアス電流に比べるとほとんど影響がない大きさである。半導体スナバ２００は、過渡電流が流れた後は定常状態に移行し電流は遮断される。
【０１１４】
また、並列接続されているスイッチング素子Ｅについても、コレクタ／エミッタ間の電圧は逆バイアス電圧状態から順バイアス状態に移行するものの、ゲート信号はオフ状態を維持するように制御されることと、基板領域２１とバッファ領域２２との間のｐｎ接合が逆バイアス状態となるためオフ状態を維持する。ただし、コレクタ／エミッタ間の電圧状態が変位するため、スイッチング素子Ｅ中のドリフト領域２３中に生じていた空乏層の容量変化に伴うキャパシタとしての放電による過渡電流は流れる。しかし、過渡電流は、半導体スナバ２００と同様に、並列する還流ダイオード１００に流れる順バイアス電流と比べるとほとんど影響がない大きさである。このように、上アームの受動素子Ｂの半導体スナバ２００およびスイッチング素子Ｅは、過渡電流が流れた後は定常状態に移行し電流は遮断されるため、還流ダイオード１００のみが導通状態となる。
【０１１５】
第２の実施の形態においては、還流ダイオード１００が炭化珪素材料の半導体基体からなるショットキーバリアダイオードで構成されているため、一般的なシリコン材料からなるｐｎ接合ダイオードに比べて、ドリフト領域２の抵抗を低抵抗で形成することができる。そのため、還流ダイオード１００の順バイアス導通時の導通損失を低減することができる。このように、導通状態においても、受動素子がショットキーバリアダイオードのみで構成されている従来技術と同様の効果を有する。
【０１１６】
次に、下アームのスイッチング素子Ｇがターンオンし、再びスイッチング素子Ｇがオン状態に移行する動作について説明する。
【０１１７】
例えば、図１７に示すようなモータ用インバータ回路（Ｌ負荷回路）では、スイッチング素子Ｇがターンオンする際には、電流上昇と電圧低下の位相がずれるため、比較的高い電圧が印加された状態で、スイッチング素子Ｇに電流が流れ始める。下アームのターンオフするスイッチング素子Ｇに並列に接続されている受動素子Ｆについては、還流ダイオード１００及び半導体スナバ２００共に、スイッチング素子Ｇに電流が流れてコレクタ／エミッタ間の電圧が低下するのに伴って、電源電圧程度の高電圧の逆バイアス電圧からオン電圧程度の低い逆バイアス電圧へと変化するため、その電圧変化の速度に応じた過渡電流が流れる。このとき、図３に示した還流ダイオード１００においては、電圧の減少に伴ってドリフト領域２中に広がっていた空乏層は表面電極３側に徐々に狭まり、裏面電極４側からドリフト領域２中に電子が過渡電流として流れる。また、図４に示した半導体スナバ２００においては、容量Ｃとして働く誘電領域１２が印加電圧の減少と共に放電されるため過渡電流が流れる。
【０１１８】
この過渡電流は、並列するスイッチング素子Ｇに流れるターンオン電流と比べるとほとんど影響がない大きさである。このように、下アームの受動素子Ｆの半導体スナバ２００及び還流ダイオード１００は、過渡電流が流れた後は定常状態に移行し電流は遮断されるため、スイッチング素子Ｇのみが導通状態となる。
【０１１９】
一方、上アームのスイッチング素子Ｅと並列に接続されている受動素子Ｂは、下アームのスイッチング素子Ｇのターンオン動作に連動して、逆バイアス状態となり遮断状態に移行する。図３に示したように、還流ダイオード１００であるショットキーバリアダイオードにおいては、裏面電極４側からドリフト領域２中に供給されていた電子電流は、順バイアス電圧の低下と共に減少する。そして、順バイアス電圧がショットキー接合部のショットキー障壁高さに応じた電圧以下になり、さらには、ショットキー接合部に逆バイアス電圧が印加されはじめると、ドリフト領域２中には表面電極３とのショットキー接合部から伸びた空乏層が広がり遮断状態へと移行する。
【０１２０】
この導通状態から遮断状態に移行する際に、導通時に受動素子Ｂの還流ダイオード１００の素子内部に蓄積されていた過剰キャリアが消滅する過程において、過渡的に発生する電流が逆回復電流である。この逆回復電流は、受動素子Ｂ並びに下アームのスイッチング素子Ｇに過渡電流として流れ、それぞれの素子において損失（ここでは逆回復損失と呼ぶ）が発生する。このことから、還流ダイオード１００で発生する逆回復電流は極力小さいほうがよい。
【０１２１】
第２の実施の形態では、還流ダイオード１００は、炭化珪素からなる半導体材料で形成したユニポーラ動作のショットキーバリアダイオードで形成されている。したがって、一般的なシリコンで形成されたｐｎ接合ダイオードに比べるとこの逆回復電流は格段に小さい。つまり、逆回復損失を大幅に低減することができる。
【０１２２】
さらに、第２の実施の形態においては、受動素子がショットキーバリアダイオードのみで構成されている従来技術では本質的に解決できなかったユニポーラ動作ならではの逆回復動作時の電流・電圧の振動現象を抑制する機能を有する。すなわち、第２の実施の形態においては、受動素子Ｂの還流ダイオード１００が逆回復動作する場合に、ドリフト領域２中に逆バイアス電圧が印加され過剰キャリアによる逆回復電流が流れ始めるのとほぼ同時に、スイッチング素子Ｅ及び受動素子Ｂの半導体スナバ２００中の誘電領域１２からなるキャパシタにも同等の逆バイアス電圧が印加され、スイッチング素子Ｅ及び受動素子Ｂの半導体スナバ２００中にも相応の過渡電流が流れ始める。この半導体スナバ２００に流れる過渡電流は、誘電領域１２からなる容量Ｃの大きさと基板領域１１の抵抗Ｒ成分の大きさで決まり、自由に設計することができる。
【０１２３】
第２の実施の形態においては、キャパシタ部２１０の大きさを、受動素子Ｂの還流ダイオード１００及びスイッチング素子Ｅに流れる過渡電流とほぼ同等となるような容量で設定している。そのため、下アームのスイッチング素子Ｇのスイッチング速度をほぼ変えることなく、逆回復電流の遮断速度（ｄＩ／ｄｔ）を緩和することができる。さらに、受動素子Ｂの半導体スナバ２００に流れる電流を基板領域１１の抵抗Ｒ成分で消費するため、寄生インダクタンスＬｓで生じたエネルギを吸収し、振動現象を素早く収束することができる。つまり、還流ダイオード１００が有する過渡損失と導通損失を低減する性能を保持し、かつ、ユニポーラ動作ならではの本質的な振動現象を半導体スナバ２００で解決することができる。
【０１２４】
第２の実施の形態においては、還流ダイオード１００及びスイッチング素子６００に流れる過渡電流が高々ドリフト領域２及び２３に空乏層が形成される際に発生するキャリアのみからなる過渡電流であることに着目し、スナバ回路を半導体スナバ２００で形成しているところが従来技術と異なる点である。さらに、第２の実施の形態の構成により、過渡損失と導通損失を低減する性能と振動現象を抑制する上で、従来技術にはない新たな効果を得ることができる。
【０１２５】
１つは、スイッチング素子６００が並列に接続されていても、ユニポーラ動作の還流ダイオード１００と半導体スナバ２００との組み合わせにより、還流ダイオード１００が動作する全電流範囲、全温度範囲において、振動現象を低減するためのスナバ機能が有効に働くということである。上述したように、ショットキーバリアダイオードである還流ダイオード１００の逆回復電流は、逆バイアス電圧によって空乏層が生じた際に発生する過剰キャリアによるものである。また、並列に接続されているスイッチング素子６００に生じる過渡電流も、空乏層が生じた際に発生する過剰キャリアによるものである。したがって、還流動作時に流れていた電流の大きさによらず、ほぼ一定の逆回復電流が流れる。また、同様の理由で、還流ダイオード１００の温度にもほとんど影響を受けず、ほぼ一定の逆回復電流が流れる。このため、全ての電流範囲、温度範囲において、過渡損失を低減し、かつ振動現象を抑制することができる。
【０１２６】
もう1つは、図１５に示すように、スナバ回路を半導体スナバ２００で形成することで、還流ダイオード１００及びスイッチング素子６００の直近に低インダクタンスで半導体スナバ２００を実装することができる。そのため、従来のディスクリート部品であるフィルムコンデンサなどからなる容量とメタルクラッド抵抗などからなる抵抗とを用いるスナバ回路の場合に比べて、さらに過渡損失を低減しかつ振動現象を抑制できる。これは、還流ダイオード１００及びスイッチング素子６００にスナバ回路を並列接続する際に生じる寄生インダクタンスが大きいほど、スナバ回路に流れる過渡電流が制限されるため、還流ダイオードに流れる逆回復電流の遮断速度（ｄＩｒ／ｄｔ）を緩和しにくくなることと、スナバ回路中のキャパシタに印加される電圧に寄生インダクタンスで発生する逆起電力が重畳されるため、キャパシタの耐圧範囲で動作させるためには、スイッチング時間を遅くする必要があるためである。つまり、第２の実施の形態においては、寄生インダクタンスを低減することで、スイッチング時間を短縮し過渡損失を低減できるとともに、逆回復電流の遮断速度（ｄＩｒ／ｄｔ）を適切に緩和し振動現象を抑制することができる。
【０１２７】
また、スナバ回路を還流ダイオード１００の直近に実装することは、不要なノイズ放射を低減することにもなる。例えば、従来のディスクリート部品であるフィルムコンデンサなどからなる容量Ｃとメタルクラッド抵抗などからなる抵抗Ｒとを用いるスナバ回路の場合では、還流ダイオード１００で発生した振動電流はこれらの部品を通り、還流ダイオード１００に戻る経路を通る。その際に抵抗Ｒにより振動電流が抑制されていくが、それまでの間にこの電流経路が作る面が一種のループアンテナとして働き、ノイズを放射する。スナバ回路を半導体スナバ２００で形成した場合には、還流ダイオード１００の直近に実装していることから、振動電流の電流経路が作る面の大きさがディスクリート部品を用いた場合よりも格段に小さくなり、振動電流によるノイズ放射が低減される。これにより、ノイズによる制御回路等の誤動作を防ぐことができる。
【０１２８】
さらに、第２の実施の形態においては、スナバ回路を半導体スナバ２００で形成することで、還流ダイオード１００及びスイッチング素子６００と同様の実装工程を用いて電力変換装置を構成することができる。そのため、簡便でかつ容易に振動現象を抑制することができ、更に従来技術のスナバ回路に比べて必要な体積も大幅に低減できる。
【０１２９】
また、第２の実施の形態においては、第１の実施の形態と同様に、半導体スナバ２００の抵抗成分を半導体基体で形成し、図１５に示したような半導体パッケージに直接実装することができるため、高い放熱性を得ることができる。そのため、外付けの抵抗等に比べて、より高密度の抵抗設計が可能となる。つまり、破壊に対する耐性が高くより小型化が実現可能である。
【０１３０】
また、第２の実施の形態では、第１の実施の形態と同様に、還流ダイオード１００として、炭化珪素からなるショットキーバリアダイオードを用いることで、より顕著に低導通損失と振動現象の緩和を両立することができる。つまり、所定の耐圧を得るために、ワイドバンドギャップにより空乏層の厚みを小さくできるほど、還流ダイオード１００自体の抵抗が小さく低導通損失を低減できるのであるが、その反面、逆回復電流の遮断速度（ｄＩｒ／ｄｔ）が高くなり、かつ振動エネルギが消費されないため、振動現象がより顕著となる性質を有しているからである。このことから、還流ダイオード１００が炭化珪素などのワイドバンドギャップ半導体で構成することで、より顕著に導通損失の低減と振動現象の緩和を両立することができる。なお、第２の実施の形態においては、還流ダイオード１００の半導体材料を炭化珪素とした場合で説明しているが、窒化ガリウムやダイヤモンドなどのワイドギャップ半導体を用いても同様の効果を得ることができる。
【０１３１】
また、第２の実施の形態を説明するに当たって、半導体スナバ２００の一例として、図４に示した構造を用いて説明した。しかし、第１の実施の形態と同様に、図７〜図１２に示した構造の半導体スナバ２００を用いてもよい。いずれの構造の半導体スナバ２００であっても、第２の実施の形態で説明したのと同様の動作をし、同様の効果を得ることができる。
【０１３２】
また、第１の実施の形態において図１３を用いて説明したのと同様に、スナバ回路に用いる容量Ｃと、遮断状態における還流ダイオードとスイッチング素子との容量成分の総和Ｃ０との比Ｃ/Ｃ０が０．１前後から振動現象の減衰効果が顕著になり、比Ｃ/Ｃ０が１０を超える辺りから振動現象の収束時間比の値が飽和傾向になる。また、スナバ回路に形成する容量Ｃによって、過渡動作時には容量Ｃの大きさに比例する過渡電流による損失Ｅが発生するため、容量Ｃの大きさは極力小さいほうが望ましい。
【０１３３】
このように、第２の実施の形態で用いるスナバ回路のキャパシタ部２１０の容量Ｃの大きさは、還流ダイオード１００及びスイッチング素子６００の遮断状態におけるキャパシタ成分の容量の総和に比べて、１／1０倍以上、１０倍以下の範囲で容量を選択することで、損失の増加を抑えつつ、より顕著に振動現象を低減することができる。この効果は、第２の実施の形態で説明したどの実施例においても得ることができる。
【０１３４】
（第３の実施の形態）
本発明の第３の実施の形態においては、第２の実施の形態で説明した還流ダイオード１００、半導体スナバ２００、及びスイッチング素子６００を並列接続した構成において、還流ダイオード１００及びスイッチング素子６００が、それぞれショットキーバリアダイオード及びＩＧＢＴ以外の素子で構成された場合について説明する。図１９は、図４に対応する還流ダイオード１００の一例を示し、図２０は、図１６に対応するスイッチング素子６００の一例を示す。第３の実施の形態においても、第１もしくは第２の実施の形態と同様の動作をする部分の説明は省略し、異なる特徴ついて詳しく説明する。
【０１３５】
図１９に示すように、第３の実施の形態に係る還流ダイオード１００は、例えば炭化珪素のポリタイプが４Ｈタイプのｎ+型である基板領域４１上にｎ-型のドリフト領域４２が形成された基板材料で構成されている。基板領域４１としては、例えば抵抗率が数ｍΩｃｍから数１０ｍΩｃｍ、厚さが数１０μｍ〜数１００μｍ程度のものを用いることができる。ドリフト領域４２としては、例えばｎ型の不純物密度が１０15ｃｍ-3〜１０18ｃｍ-3、厚さが数μｍ〜数１０μｍのものを用いることができる。第３の実施の形態の説明では、例えば不純物密度が１０16ｃｍ-3、厚さが５μｍで、耐圧が６００Ｖクラスのものを用いている。
【０１３６】
なお、図１９に示した実施例では、半導体基体が、基板領域４１とドリフト領域４２の二層からなる基板の場合について説明するが、抵抗率の大きさが上記の一例にはよらない基板領域４１のみで形成された基板を使用してもかまわないし、反対に多層の基板を使用してもかまわない。また、図１９に示した実施例では一例として耐圧が６００Ｖクラスの場合で説明しているが、耐圧クラスは限定されない。
【０１３７】
ドリフト領域４２の基板領域４１との接合面に対向する主面に接するように、炭化珪素よりもバンドギャップの小さい多結晶シリコンからなるヘテロ半導体領域４３が堆積されている。ドリフト領域４２とヘテロ半導体領域４３の接合部は、炭化珪素と多結晶シリコンのバンドギャップが異なる材料によるヘテロ接合ダイオードが形成されており、その接合界面にはエネルギ障壁が存在している。ヘテロ接合ダイオードは、ヘテロ半導体領域４３の不純物密度を変えることで、ヘテロ接合部のエネルギ障壁の高さを制御することができるため、必要な耐圧に応じて、最適な障壁高さを得ることができる。ここでは、一例としてｐ型ヘテロ半導体領域４３で不純物密度が１０19ｃｍ-3、厚さが０．５μｍとした場合で説明する。
【０１３８】
また、第３の実施の形態においては、ヘテロ半導体領域４３の表面に接するように表面電極４４が、基板領域４１の裏面に接するように裏面電極４５がそれぞれ形成されている。表面電極４４はアノード端子３００として外部電極との接続をするために、最表面にアルミニウム、銅、金、ニッケル、銀などの金属材料を用いて多層の構造としてもよい。一方、裏面電極４５は基板領域４１とオーミック接続するような電極材料から構成されている。オーミック接続する電極材料の一例としては、ニッケルシリサイドやチタン材料などが挙げられ、裏面電極４５はカソード端子４００として外部電極と接続をする。このように、図１９に示す還流ダイオード１００は、表面電極４４がアノード電極、裏面電極４５がカソード電極とした縦型のダイオードとして機能する。
【０１３９】
一方、図２０に示すように、スイッチング素子６００は、炭化珪素からなるＭＯＳＦＥＴを一例として示している。図２０中、例えば炭化珪素のポリタイプが４Ｈタイプのｎ+型である基板領域５１上にｎ-型のドリフト領域５２が形成された基板材料で構成されている。基板領域５１としては、例えば抵抗率が数ｍΩｃｍから数１０ｍΩｃｍ、厚さが数μｍ〜数１００μｍ程度のものを用いることができる。ドリフト領域５２としては、例えばｎ型の不純物密度が１０14ｃｍ-3〜１０17ｃｍ-3、厚さが数μｍ〜数１０μｍのものを用いることができる。第３の実施の形態では、例えば不純物密度が２×１０16ｃｍ-3、厚さが５μｍで、耐圧が６００Ｖクラスのものを用いている。図２０に示した実施例では、一例として、基板領域５１を支持基材とした場合を説明しているが、ドリフト領域５２を支持基材としてもよい。
【０１４０】
ドリフト領域５２中の表層部にｐ型のウェル領域５３が、さらにウェル領域５３中の表層部にｎ+型ソース領域５４が形成されている。そして、ドリフト領域５２、ウェル領域５３及びソース領域５４の表層部に接するように、例えばシリコン酸化膜からなるゲート絶縁膜５５を介して、例えばｎ型の多結晶シリコンからなるゲート電極５６が配設されている。さらに、ソース領域５４並びにウェル領域５３に接するように例えばアルミニウム材料からなるソース電極５７が形成されている。ソース電極５７とゲート電極５６との間には互いに接しないように、例えばシリコン酸化膜からなる層間絶縁膜５８が形成されている。また、基板領域５１にオーミック接続するようにドレイン電極５９が形成されている。このように、第３の実施の形態の説明で用いるＭＯＳＦＥＴは、ゲート電極５６が半導体基体に対して平面上に形成されている所謂プレーナ型をしている。
【０１４１】
第３の実施の形態においても、図１９で示した還流ダイオード１００と図２０で示したスイッチング素子６００とを、図４で示した半導体スナバ２００と共に並列接続して使用する。スナバ機能を効果的に発揮するためには、還流ダイオード１００とスイッチング素子６００の遮断状態における容量を考慮した誘電領域１２による容量Ｃの設定と、基板領域１１による抵抗Ｒの設定をすることが望ましい。第１及び第２の実施の形態と同様に、第３の実施の形態においては、例えば還流ダイオード１００及びスイッチング素子６００の耐圧よりも高くなるように誘電領域１２の厚さを１μｍ程度とし、キャパシタ部２１０の容量Ｃが還流ダイオード１００及びスイッチング素子６００の遮断状態時に形成される空乏容量の和と同程度とした場合で説明する。
【０１４２】
次に、第３の実施の形態の動作について、第２の実施の形態と同様に、例えば図１７に示すインバータの動作に対応させて詳しく説明する。
【０１４３】
まず、図１７中のスイッチング素子Ｇがオンし、スイッチング素子Ｇに電流が流れている状態においては、上アームのスイッチング素子Ｅと受動素子Ｂは逆バイアス状態となり遮断状態になる。
【０１４４】
下アームの導通状態にあるスイッチング素子Ｇは、炭化珪素材料からなるＭＯＳＦＥＴで構成されているため、第２の実施の形態で説明したＩＧＢＴに比べて、低オン抵抗で導通することができる。これは、炭化珪素材料のバンドギャップがシリコン材料に比べて約３倍大きく、最大絶縁電界が約１桁大きいため、ドリフト領域５２に厚さを小さくかつ不純物濃度を大きくすることができるためである。このため、ＩＧＢＴのようなバイポーラ型の動作とせずとも、ドリフト領域５２の抵抗を低くすることができる。
【０１４５】
また、下アームの導通状態にあるスイッチング素子Ｇに並列に接続されている受動素子Ｆにおいては、還流ダイオード１００及び半導体スナバ２００は遮断状態を維持する。すなわち、還流ダイオード１００であるヘテロ接合ダイオード（図１９）については、その両端に印加されている電圧がスイッチング素子Ｇのオン電圧程度と低いものの逆バイアス電圧として印加されるためである。また、図４に示す半導体スナバ２００においては、容量Ｃとして機能する誘電領域１２が、スイッチング素子Ｇのオン電圧程度の電圧が定常状態で印加された状態となるためである。
【０１４６】
一方、上アームのスイッチング素子Ｅと受動素子Ｂについても、電源電圧程度の逆バイアス電圧が共に印加されているため、遮断状態を維持する。すなわち、図２０に示すスイッチング素子ＥであるＭＯＳＦＥＴについては、ソース端子３０２とドレイン端子４０２間に逆バイアス電圧が印加されるため、ドリフト領域５２中にはウェル領域５３とのｐｎ接合部から伸びた空乏層が形成され遮断状態が維持されるためである。また、図１９に示す還流ダイオード１００であるヘテロ接合ダイオードにおいては、表面電極４４と裏面電極４５間に逆バイアス電圧が印加されるため、ドリフト領域４２中にはヘテロ半導体領域４３とのヘテロ接合部から伸びた空乏層が生じ遮断状態が維持される。また、図４に示す半導体スナバ２００においても、容量Ｃとして機能する誘電領域１２が高電圧により充電された状態になり、遮断状態を維持する。
【０１４７】
このように、下アームのスイッチング素子Ｇが導通状態の時には、上下アーム共に受動素子は、第２の実施の形態において説明したように、従来技術と同様の機能を有する。
【０１４８】
次に、下アームのスイッチング素子Ｇがターンオフして遮断状態に移行する場合について説明する。
【０１４９】
例えば、図１７に示すようなモータ用インバータ回路（Ｌ負荷回路）では、スイッチング素子Ｇがターンオフする際には、電圧上昇と電流遮断の位相がずれるため、導通時の電流をほぼ維持した状態で、まずスイッチング素子Ｇの電圧上昇が起こる。
【０１５０】
下アームのターンオフするスイッチング素子Ｇに並列に接続されている受動素子Ｆについては、還流ダイオード１００及び半導体スナバ２００共に、スイッチング素子Ｇの電圧上昇に伴って、オン電圧程度の低い逆バイアス電圧から電源電圧程度の高電圧の逆バイアス電圧へと変化するため、その電圧変化の速度に応じた過渡電流が流れる。すなわち、図１９に示した還流ダイオード１００においては、電圧の上昇に伴ってドリフト領域４２中にヘテロ半導体領域４３側から空乏層が広がる際に、電子が裏面電極４５側に過渡電流として流れ、図４に示す半導体スナバ２００においては、キャパシタ部２１０として働く誘電領域１２が印加電圧に応じて充電されるため過渡電流が流れる。この、半導体スナバ２００の誘電領域１２のキャパシタンス容量の充電作用によって、スイッチング素子Ｇのコレクタ／エミッタ間に生じる過渡的な電圧上昇を緩和し、回路中に含まれる寄生インダクタンスによるサージ電圧の発生を抑制することができる。
【０１５１】
このように、第３の実施の形態においては、受動素子Ｆの半導体スナバ２００が、受動素子Ｆの還流ダイオード１００だけでなくスイッチング素子Ｇとも並列接続することで、スイッチング素子Ｇ自体がターンオフ動作をする際にも、素子破壊や他の周辺回路への誤動作等を引き起こすサージ電圧を低減することができる。
【０１５２】
そして、第３の実施の形態において、スイッチング素子Ｇの一例として挙げた炭化珪素からなるＭＯＳＦＥＴでは、電圧上昇後、電流は急峻に遮断する。これは、第２の実施の形態で説明したＩＧＢＴとは異なり、導通時にユニポーラ動作をしているため、電圧の上昇によって空乏層から吐き出された電子電流が空乏層の伸びの速さに応じて遮断されるためである。つまり、スイッチング素子Ｇが炭化珪素からなるＭＯＳＦＥＴになることによって、導通時においては低オン抵抗を実現できるものの、スイッチング素子Ｇの遮断性能の早さによって、スイッチング素子Ｇ自体のターンオフ時に振動現象が生じやすく、さらに抵抗が小さいため振動現象の減衰がなかなか生じないという問題が生じてしまうのであるが、第３の実施の形態においては、並列に半導体スナバ２００が形成されているため、効果的に振動現象を緩和することができる。
【０１５３】
すなわち、第３の実施の形態においては、スイッチング素子Ｇの電流が遮断された際に、回路中の寄生インダクタンスと共振し電流及び電圧に振動現象が始まるものの、半導体スナバ２００中の誘電領域１２からなるキャパシタ部２１０の容量Ｃにも同等の電圧が印加され相応の過渡電流が流れ始める。すると、容量Ｃによって電流振動の傾き（ｄＩ／ｄｔ）を緩和し、基板領域１１の抵抗Ｒ成分で寄生インダクタンスＬｓで生じたエネルギを消費するため、振動現象を素早く収束することができる。このことから、第３の実施の形態のように、スイッチング素子Ｇがユニポーラ型で高速遮断性能を有している場合にも、振動現象を抑制することができる。また、スイッチング素子Ｇがより導通損失が小さいワイドギャップ半導体からなり、振動現象にとっては減衰しにくい構成であっても、導通損失を悪化させることなく、容易に振動現象を減衰することができる。このように、第３の実施の形態においては、スイッチング素子Ｇにおいても導通損失と過渡損失を高い次元で両立できるような構成、すなわち高速動作が可能なユニポーラ型であることや低オン抵抗が実現できるワイドバンドギャップ半導体の構成と組み合わせることで、さらに高い効果を引き出すことができる。  
そして、スイッチング素子Ｇの電流が遮断した後は、下アームのスイッチング素子Ｇ及び受動素子Ｆは定常オフ状態となり、遮断状態を維持する。
【０１５４】
一方、上アームのスイッチング素子Ｅと並列に接続されている受動素子Ｂは、下アームのスイッチング素子Ｇのターンオフ動作に連動して、順バイアス状態となり導通状態に移行する。図１９に示す還流ダイオード１００のドリフト領域４２中に広がっていた空乏層が後退し、ヘテロ半導体領域４３とドリフト領域４２との間に形成されているヘテロ接合部にヘテロ障壁高さに応じた順バイアス電圧が印加されると、還流ダイオード１００は導通状態となる。ヘテロ接合ダイオードはヘテロ接合部からドリフト領域４２側並びにヘテロ半導体領域４３側にそれぞれ広がる内蔵電位の和によって決まる電圧降下で順方向電流が流れるものの、価電子帯側の正孔に対するヘテロ障壁が大きいため、電流はドリフト領域４２中をほぼ裏面電極４５側から供給される電子電流のみで構成されており、ユニポーラ動作をする。このとき、第２の実施の形態で説明したショットキーバリアダイオードでは、ショットキー障壁高さが表面電極１３のショットキーメタル固有の仕事関数差で一義的に決まるため、所定の耐圧を得るために、ドリフト領域２の不純物濃度や厚さが制限される。これに対して、図１９に示した還流ダイオード１００においては、ヘテロ障壁をヘテロ半導体領域４３の不純物濃度を制御することによって変えることができるため、ドリフト領域４２の抵抗をより低抵抗にすることができる。つまり、導通時の損失をより低減することができる。
【０１５５】
また、図４に示す半導体スナバ２００においては、還流ダイオード１００が逆バイアス状態から順バイアス状態に移行する際に、誘電領域１２に充電されていた電荷が過渡電流として放電される。第３の実施の形態では、受動素子Ｂの容量Ｃとしての誘電領域１２の容量が還流ダイオード１００及びスイッチング素子Ｅに形成されていた空乏容量と同程度と小容量であるため、放電によって流れる過渡電流は流れるものの、並列する還流ダイオード１００に流れる順バイアス電流と比べるとほとんど影響がない大きさである。受動素子Ｂの半導体スナバ２００は、過渡電流が流れた後は定常状態に移行し電流は遮断される。また、並列接続されているスイッチング素子Ｅについても、ドレイン／ソース間の電圧は逆バイアス電圧状態から順バイアス状態に移行するものの、ゲート信号はオフ状態を維持するように制御されることと、ウェル領域５３とドリフト領域５２との間のｐｎ接合が順バイアス状態となるものの内蔵電位が２〜３Ｖと大きいことからオフ状態を維持する。
【０１５６】
ただし、ドレイン／ソース間の電圧状態が変位するため、スイッチング素子Ｅ中のドリフト領域５２中に生じていた空乏層の容量変化に伴う放電による過渡電流は流れるが、半導体スナバ２００と同様に、並列する還流ダイオード１００に流れる順バイアス電流と比べるとほとんど影響がない大きさである。このように、上アームの半導体スナバ２００及びスイッチング素子Ｅは、過渡電流が流れた後は定常状態に移行し電流は遮断されるため、還流ダイオード１００のみが導通状態となる。
【０１５７】
次に、下アームのスイッチング素子Ｇがターンオンし、再びスイッチング素子Ｇがオン状態に移行する動作について説明する。
【０１５８】
例えば、図１７に示すようなモータ用インバータ回路（Ｌ負荷回路）では、スイッチング素子Ｇがターンオンする際には、電流上昇と電圧低下の位相がずれるため、比較的高い電圧が印加された状態で、スイッチング素子Ｇに電流が流れ始める。下アームのターンオンするスイッチング素子Ｇに並列に接続されている受動素子Ｆについては、還流ダイオード１００及び半導体スナバ２００共に、スイッチング素子Ｇに電流が流れ、ドレイン／ソース間の電圧が低下するのに伴って、電源電圧程度の高電圧の逆バイアス電圧からオン電圧程度の低い逆バイアス電圧へと変化するため、その電圧変化の速度に応じた過渡電流が流れる。このとき、図１９に示す還流ダイオード１００においては、電圧の減少に伴ってドリフト領域４２中に広がっていた空乏層はヘテロ半導体領域４３側に徐々に狭まり、裏面電極４５側からドリフト領域４２中に電子が過渡電流として流れる。また、図４に示す半導体スナバ２００においては、容量Ｃとして働く誘電領域１２が印加電圧の減少と共に放電されるため過渡電流が流れる。この過渡電流は、並列するスイッチング素子Ｇに流れるターンオン電流と比べるとほとんど影響がない大きさである。このように、下アームの半導体スナバ２００及び還流ダイオード１００は過渡電流が流れた後は定常状態に移行し電流は遮断されるため、スイッチング素子Ｇのみが導通状態となる。
【０１５９】
一方、上アームのスイッチング素子Ｅと並列に接続されている受動素子Ｂは、下アームのスイッチング素子Ｇのターンオン動作に連動して、逆バイアス状態となり遮断状態に移行する。図１９に示す還流ダイオード１００であるヘテロ接合ダイオードにおいては、裏面電極４５側からドリフト領域４２中に供給されていた電子電流は順バイアス電圧の低下と共に減少する。そして、順バイアス電圧が、ヘテロ接合部のヘテロ障壁高さに応じた電圧以下になり、さらにヘテロ接合部に逆バイアス電圧が印加されると、ドリフト領域４２中にはヘテロ半導体領域４３とのヘテロ接合部から伸びた空乏層が生じ遮断状態へと移行する。
【０１６０】
第３の実施の形態では、還流ダイオード１００が、第１及び第２の実施の形態で説明したショットキーバリアダイオードと同様に、ユニポーラ動作を有しているため、一般的なシリコンで形成されたｐｎ接合ダイオードに比べるとこの逆回復電流は格段に小さい。つまり、逆回復損失を大幅に低減することができる。
【０１６１】
さらに、第３の実施の形態においては、ショットキーバリアダイオードよりも導通損失を低減可能なヘテロ接合ダイオードに半導体スナバ２００を組み合わせることによって、導通損失と過渡損失を高い次元で両立することができる。すなわち、第３の実施の形態においては、還流ダイオード１００が逆回復動作する場合に、ドリフト領域４２中に逆バイアス電圧が印加され過剰キャリアで構成される逆回復電流が流れ始めるのとほぼ同時に、スイッチング素子Ｅ及び受動素子Ｂの半導体スナバ２００中の誘電領域１２からなる容量Ｃにも同等の逆バイアス電圧が印加され、スイッチング素子Ｅ及び受動素子Ｂの半導体スナバ２００中にも相応の過渡電流が流れ始める。
【０１６２】
第３の実施の形態においては、キャパシタ部２１０の容量Ｃの大きさを、還流ダイオード１００及びスイッチング素子Ｅに流れる過渡電流とほぼ同等となるような容量で設定しているため、下アームのスイッチング素子Ｇのスイッチング速度をほぼ変えることなく、逆回復電流の遮断速度（ｄＩ／ｄｔ）を緩和することができる。さらに、受動素子Ｂにおいて、半導体スナバ２００に流れる電流を基板領域１１の抵抗Ｒ成分で消費するため、寄生インダクタンスＬｓで生じたエネルギを吸収し、振動現象を素早く収束することができる。つまり、還流ダイオード１００がヘテロ接合ダイオードとなり導通損失が小さくなっても、第２の実施の形態で説明したショットキーバリアダイオードを用いた場合と同様に、ユニポーラ動作ならではの本質的な振動現象を半導体スナバ２００で解決することができる。
【０１６３】
このことから、低オン抵抗が実現できるヘテロ接合ダイオードと組み合わせることで、さらに高い効果を引き出すことができる。  
第３の実施の形態においても、受動素子Ｂの還流ダイオード１００及びスイッチング素子Ｅに流れる過渡電流が高々ドリフト領域４２及び５２に空乏層が形成される際に発生するキャリアのみであることに着目し、スナバ回路を半導体スナバ２００で形成しているところが従来技術と異なる点である。
【０１６４】
また、第３の実施の形態において、スイッチング素子Ｅもユニポーラ型とすることで、還流ダイオード１００が逆回復動作をする場合に加えて、スイッチング素子Ｅがターンオフする場合においても、全電流範囲、全温度範囲においてスナバ機能が有効に働く。
【０１６５】
このように、スイッチング素子６００は、ＭＯＳＦＥＴ以外にも、例えば図２１及び図２２に示すような他のユニポーラ素子を用いても同様の効果を得ることができる。
【０１６６】
図２１では、例えば炭化珪素のポリタイプが４Ｈタイプのｎ+型である基板領域６１上にｎ-型のドリフト領域６２が形成され、ドリフト領域６２の基板領域６１との接合面に対向する主面に接するように、例えばｎ型の多結晶シリコンからなるヘテロ半導体領域６３が形成されている。つまり、ドリフト領域６２とヘテロ半導体領域６３の接合部は、炭化珪素と多結晶シリコンのバンドギャップが異なる材料によるヘテロ接合からなっており、その接合界面にはエネルギ障壁が存在している。ヘテロ半導体領域６３とドリフト領域６２との接合面に共に接するように、例えばシリコン酸化膜から成るゲート絶縁膜６４が形成されている。また、ゲート絶縁膜６４上にはゲート電極６５が、ヘテロ半導体領域６３のドリフト領域６２との接合面に対向する対面にはソース電極６６が、基板領域６１にはドレイン電極６８が接続するように形成されている。なお、ゲート電極６５とソース電極６６を絶縁するように、例えばシリコン酸化膜からなる層間絶縁膜６７が形成されている。
【０１６７】
次に、図２１のスイッチング素子６００の動作について説明する。図２１のスイッチング素子６００においても、ＭＯＳＦＥＴと同様に、ソース電極６６を接地し、ドレイン電極６８に正電位が印加されるようにして使用する。
【０１６８】
まず、ゲート電極６５を例えば接地電位もしくは負電位とした場合、遮断状態を保持する。すなわち、ヘテロ半導体領域６３とドリフト領域６２とのヘテロ接合界面には、伝導電子に対するエネルギ障壁が形成されているためである。
【０１６９】
次に、遮断状態から導通状態へと転じるべくゲート電極６５に正電位を印加した場合、ゲート絶縁膜６４を介してゲート電界が及ぶヘテロ半導体領域６３並びにドリフト領域６２の表層部には電子の蓄積層が形成される。すると、ヘテロ半導体領域６３並びにドリフト領域６２の表層部においては自由電子が存在可能なポテンシャルとなり、ドリフト領域６２側に伸びていたエネルギ障壁が急峻になり、エネルギ障壁厚さが小さくなる。その結果、電子電流が導通する。このとき、図２１に示すスイッチング素子６００においては、電流の導通・遮断を制御する所謂チャネル部分の長さが、ヘテロ障壁によって形成されるエネルギ障壁の厚さ程度であり、ＭＯＳＦＥＴにおいて耐圧保持に必要な所定のチャネル長に比べて小さいため、より低抵抗で導通することができる。このため、上述したように、半導体スナバ２００によって導通損失と過渡損失をさらに高いレベルで両立することができる。
【０１７０】
次に、図２１に示したスイッチング素子６００において、導通状態から遮断状態に移行すべく、再びゲート電極６５を接地電位とすると、ヘテロ半導体領域６３並びにドリフト領域６２のヘテロ接合界面に形成されていた伝導電子の蓄積状態が解除され、エネルギ障壁中のトンネリングが止まる。そして、ヘテロ半導体領域６３からドリフト領域６２への伝導電子の流れが止まり、さらにドリフト領域６２中にあった伝導電子は基板領域６１に流れ枯渇すると、ドリフト領域６２側にはヘテロ接合部から空乏層が広がり遮断状態となる。
【０１７１】
また、図２１のスイッチング素子６００においては、例えばソース電極６６を接地し、ドレイン電極６８に負電位が印加された逆方向導通（還流動作）も可能である。
【０１７２】
例えば、ソース電極６６並びにゲート電極６５を接地電位とし、ドレイン電極６８に所定の正電位が印加されると、伝導電子に対するエネルギ障壁は消滅し、ドリフト領域６２側からヘテロ半導体領域６３側に伝導電子が流れ、逆導通状態となる。このとき、正孔の注入はなく伝導電子のみで導通するため、逆導通状態から遮断状態に移行する際の逆回復電流による損失も小さい。なお、上述したゲート電極６５を接地にせずに制御電極として使用する場合も可能である。
【０１７３】
このように、図２１のスイッチング素子６００においては、ユニポーラ型の還流ダイオードとしても使用ができるため、例えば、還流ダイオード１００を図２１のスイッチング素子６００で共用することができる。すなわち、図２１に示すスイッチング素子６００と同じ構造の還流ダイオード１００を別チップで形成してもよい。また、還流ダイオード１００とスイッチング素子６００を１チップ化して、半導体パッケージを小型化することもできる。このことにより、配線等に生じる寄生インダクタンスをさらに低減することができるため、半導体スナバ２００による振動現象をさらに低減することができる。また、配線長が短くなることは、振動電流により配線から発する放射ノイズを低減させる効果もある。また、チップサイズの低減によってコストが低減されると共に、還流ダイオード１００とスイッチング素子６００とのキャパシタ容量の和が小さくなるため、半導体スナバ２００に必要なキャパシタ部２１０の容量Ｃも小さくすることができる。つまり、小型で低コストで振動現象を抑制することができる。
【０１７４】
以上、図２１に示したスイッチング素子６００においては、一例としてヘテロ半導体領域６３に用いる材料として多結晶シリコンを用いた例で説明したが、炭化珪素とヘテロ接合を形成する材料であれば、単結晶シリコン、アモルファスシリコン等他のシリコン材料、ゲルマニウムやシリコンゲルマン等他の半導体材料、６Ｈ、３Ｃ等の他のポリタイプの炭化珪素材料など、どの材料でもかまわない。また、一例として、ドリフト領域６２としてｎ型の炭化珪素を、ヘテロ半導体領域６３としてｐ型の多結晶シリコンを用いて説明しているが、それぞれｎ型の炭化珪素とｐ型の多結晶シリコン、ｐ型の炭化珪素とｐ型の多結晶シリコン、ｐ型の炭化珪素とｎ型の多結晶シリコンの如何なる組み合わせでもよい。
【０１７５】
次に、図２２には、スイッチング素子６００として、接合型電界効果トランジスタ（ＪＦＥＴ）を用いた場合について説明する。
【０１７６】
図２２において、例えば炭化珪素のポリタイプが４Ｈタイプのｎ+型である基板領域７１上にｎ-型のドリフト領域７２が形成され、ｎ+型のソース領域７４とｐ型のゲート領域７３が形成されており、ゲート領域７３はゲート電極７５に接続されており、ソース領域７４はソース電極７６に接続されており、基板領域７１はドレイン電極７８に接続されている。なお、７７は層間絶縁膜である。
【０１７７】
図２２のＪＦＥＴは、ＭＯＳＦＥＴと同様にユニポーラ動作をするため、ＭＯＳＦＥＴで得られる効果と同様の効果を得ることができる。さらに、ＪＦＥＴにおいては、ＭＯＳＦＥＴにおいては必須のゲート絶縁膜が不要のため、信頼性の確保という観点では、例えば２００℃を超えるような高い温度でのオペレーションが比較的容易である。このことから、ＪＦＥＴを用いることで、使用温度領域によらず振動現象を抑制できる効果をより強みとして活かせることができる。なお、高温用途においては、半導体スナバ２００においても、例えば図８及び図９に示したように、容量Ｃとしてシリコン酸化膜を用いない空乏容量を用いる構成のほうが、信頼性を確保しつつ、効果を発揮することができる。
【０１７８】
このように、スイッチング素子６００についてＭＯＳＦＥＴ以外のスイッチング素子を用いた場合の効果について説明してきたが、還流ダイオード１００についても、ユニポーラ動作もしくはユニポーラ動作と同等の動作をするダイオードであれば同様の効果を得ることができる。
【０１７９】
例えば、図２３に示すように、還流ダイオードとして、ｐｎ接合ダイオードの構造を用いてもよい。導通時には、ｐ型領域から小数キャリアからなる過剰キャリアが注入される。金や白金を用いた重金属拡散、電子線を用いた電子線照射、プロトン等を用いたイオン照射などの方策により、過剰キャリアの主成分である少数キャリアのライフタイムを制御することによって、ユニポーラ動作と同等の動作を実現することができ、上述の効果を同じように得ることができる。
【０１８０】
例えば、図２３に示すｐｎ接合ダイオードがソフトリカバリダイオードで構成されている場合について説明する。図２３に示すように、還流ダイオード１００は、例えばシリコンからなるｎ+型の基板領域８１上にｎ-型のドリフト領域８２が形成された基板材料で構成されている。基板領域８１としては、例えば抵抗率が数ｍΩｃｍから数１０ｍΩｃｍ、厚さが数１０μｍ〜数１００μｍ程度のものを用いることができる。ドリフト領域８２としては、例えばｎ型の不純物密度が１０13ｃｍ-3〜１０17ｃｍ-3、厚さが数μｍ〜数１００μｍのものを用いることができる。図２３に示した実施例では、例えば不純物密度が１０14ｃｍ-3、厚さが５０μｍで、耐圧が６００Ｖクラスのものを用いた場合で説明する。
【０１８１】
なお、図２３に示した実施例では、半導体基体が、基板領域８１とドリフト領域８２の二層からなる基板の場合について説明するが、抵抗率の大きさは上記の一例にはよらない基板領域８１のみで形成された基板を使用してもかまわないし、反対に多層の基板を使用してもかまわない。また、図２３に示した実施例では、一例として耐圧が６００Ｖクラスの場合で説明しているが、耐圧クラスは限定されない。
【０１８２】
ドリフト領域８２の基板領域８１との接合面に対向する主面に接するようにｐ型の反対導電型領域８３が形成され、反対導電型領域８３に接続するように表面電極８４が、基板領域８１と接するように裏面電極８５が形成されている。なお、図２３で示した還流ダイオード１００はｐｎ接合のみで形成されているが、例えば、一部がショットキーダイオードとして働くように構成されていてもよいし、他の構成含んでいてもよい。
【０１８３】
図２３に示すｐｎ接合ダイオードがソフトリカバリダイオードとして働くようにするひとつの手法として、例えば導通時にドリフト領域８２中に注入される少数キャリアのライフタイムを制御する方法がある。例えば、ドリフト領域８２中にイオン照射などを用いて、反対導電型領域８３に近い側と基板領域８１に近い側とで少数キャリアのライフタイム時間が異なるように制御して、逆回復時に流れる少数キャリアによる過渡電流は小さくしつつ、基板領域８１側に滞留していた少数キャリアの減少時間を緩和し、大電流時の逆回復動作においては振動現象が起こらないようにすることができる。
【０１８４】
しかしながら、少数キャリアのライフタイムを制御したｐｎ接合ダイオードにおいては、少数キャリアのライフタイムは電流の大きさによらず短くなることから、電流が小さいときには、逆回復時において瞬時に少数キャリアが消滅してしまい、ほとんどユニポーラ動作と同じ動作をすることになる。この場合は、図２３に示す還流ダイオード１００に流れる過渡電流は、図３などで説明したユニポーラ型のダイオードと同じように空乏層が広がる際の多数キャリアの移動による電流が流れるため、半導体スナバ２００が無い状態だと振動現象が生じる。しかし、第３の実施の形態のように、半導体スナバ２００を並列接続することで、低電流時においての振動現象を緩和することができる。つまり、ソフトリカバリダイオードと半導体スナバとの組み合わせによって、大電流時も小電流時も振動現象を緩和することができる。
【０１８５】
なお、ここではソフトリカバリダイオードを一例として第３の実施の形態の効果を説明してきたが、大電流時に逆回復特性がソフト化されていないファストリカバリダイオードを用いた場合にも、ユニポーラ動作と同等の動作をする電流領域があれば、少なくとも低電流時の振動現象を抑制する効果を得ることができる。また、例えば、炭化珪素からなるｐｎ接合ダイオードなど、シリコン材料に比べて熱処理による結晶の回復が起こりにくい材料においては、例えばイオン注入によってｐ型領域を形成した場合など、少数キャリアのライフタイムが元々小さいダイオードにおいても、上記で説明したように、振動現象を抑制する効果を得ることができる。また、いずれの構造においても、少なくとも電流が流れず少数キャリアが注入されない条件でｐｎ接合ダイオードを逆回復動作させる場合にも振動現象を抑制する効果を得ることができる。
【０１８６】
このように、少なくともユニポーラ動作と同等の動作を一部でも有するダイオードであれば逆回復動作時に振動現象を低減するという効果を得ることができる。
【０１８７】
なお、図２３に示した還流ダイオード１００は、第１の実施の形態で示したスイッチング素子が並列接続されていない場合でも同様の効果を発揮するため、還流ダイオード１００と半導体スナバ２００のみの並列接続としてもよい。
【０１８８】
さらに、第３に実施の形態においては、第２の実施の形態で説明した還流ダイオード１００とスイッチング素子６００が共に異なる組み合わせで説明してきたが、還流ダイオード１００とスイッチング素子６００の組み合わせはどれを組み合わせてもよい。すなわち、例えば還流ダイオード１００は第２の実施の形態で説明したショットキーバリアダイオードを用いて、スイッチング素子６００は第３に実施の形態で説明したＭＯＳＦＥＴを組み合わせてもよい。また、還流ダイオード１００とスイッチング素子６００とを同一チップ上に形成していてもよい。
【０１８９】
また、第１の実施の形態で、図１３を用いて説明したのと同様に、スナバ回路に用いる容量Ｃと、遮断状態における還流ダイオードとスイッチング素子との容量成分の総和Ｃ０との比Ｃ/Ｃ０が０．１前後から振動現象の減衰効果が顕著になり、比Ｃ/Ｃ０が１０を超える辺りから振動現象の収束時間比の値が飽和傾向になる。また、スナバ回路に形成する容量Ｃによって、過渡動作時には容量Ｃの大きさに比例する過渡電流による損失Ｅが発生するため、容量Ｃの大きさは極力小さいほうが望ましい。
【０１９０】
このように、第３の実施の形態で用いるスナバ回路のキャパシタ部２１０の容量Ｃの大きさは、還流ダイオード１００及びスイッチング素子６００の遮断状態におけるキャパシタ成分の容量の総和に比べて、1／１０倍以上１０倍以下の範囲で容量を選択することで、損失の増加を抑えつつ、より顕著に振動現象を低減することができる。この効果は、第３の実施の形態で説明したどの実施例においても得ることができる。
【０１９１】
（第４の実施の形態）
本発明の第４の実施の形態においては、第１の実施の形態において図１に示した等価回路において、還流ダイオード１００と半導体スナバ２００が、１つのチップ上に形成された場合について例示する。
【０１９２】
図２４は、図２に対応する半導体チップの実装図である。図２５は、図２４の実装に用いられている半導体チップの断面構造図の一例である。つまり、図２５に示す断面構造図においては、還流ダイオード１００と半導体スナバ２００とが形成されている。第４の実施の形態においては、第１の実施の形態と同様の動作をする部分の説明は省略し、異なる特徴ついて詳しく説明する。
【０１９３】
図２４に示すように、カソード側金属膜４１０上には、半導体スナバ内蔵還流ダイオード８００のカソード端子４００側が、例えば半田やろう材等の接合材料を介して接するように配置されている。そして、半導体スナバ内蔵還流ダイオード８００の半導体チップのアノード端子３００側は、例えばアルミニウムワイヤやアルミニウムリボンなどの金属配線３２０を介して、共にアノード側金属膜３１０に接続された構成となっている。
【０１９４】
図２５に示すように、半導体スナバ内蔵還流ダイオード８００は、右側破線の右側に形成される還流ダイオード１００の部分と、左側破線の左側に形成される半導体スナバ２００の部分で構成されている。
【０１９５】
まず、還流ダイオード１００の部分は、例えば炭化珪素のポリタイプが４Ｈタイプのｎ+型である基板領域１上にｎ-型のドリフト領域２が形成された基板材料で構成されている。基板領域１としては、例えば抵抗率が数ｍΩｃｍから数１０ｍΩｃｍ、厚さが数１０μｍ〜数１００μｍ程度のものを用いることができる。ドリフト領域２としては、例えばｎ型の不純物密度が１０15ｃｍ-3〜１０18ｃｍ-3、厚さが数μｍ〜数１０μｍのものを用いることができる。本実施の形態では例えば不純物密度が１０16ｃｍ-3、厚さが５μｍで、耐圧が６００Ｖクラスのものを用いた場合で説明する。なお、図２５に示した実施例においても、半導体基体が、基板領域１とドリフト領域２の二層からなる基板の場合について説明するが、抵抗率の大きさは上記の一例にはよらない基板領域１のみで形成された基板を使用してもかまわないし、反対に多層の基板を使用してもかまわない。また、図２５に示した実施例では、一例として耐圧が６００Ｖクラスの場合で説明しているが、耐圧クラスは限定されない。
【０１９６】
図２５に示した右側破線の右側に形成される還流ダイオード１００の部分は、ドリフト領域２の基板領域１との接合面に対向する主面に接するように表面電極３が、さらには表面電極３に対向し、かつ基板領域１と接するように裏面電極４が形成されている。表面電極３は、ドリフト領域２との間にショットキー障壁を形成する金属材料を少なくとも含む単層もしくは多層の金属材料から構成されており、例えば、ショットキー障壁を形成する金属材料としては、チタン、ニッケル、モリブデン、金、白金などを用いることができる。また、表面電極３は、アノード端子３００として外部電極との接続をするために、最表面にアルミニウム、銅、金、ニッケル、銀などの金属材料を用いて多層の構造としても良い。一方、裏面電極４は、基板領域１とオーミック接続するような電極材料から構成されている。オーミック接続する電極材料の一例としてはニッケルシリサイドやチタン材料などが挙げられ、裏面電極４はカソード端子４００として外部電極と接続をする。
【０１９７】
このように、図２５に示す還流ダイオード１００は、表面電極３がアノード電極、裏面電極４がカソード電極としたダイオードとして機能する。さらに、図２５においては、ドリフト領域２と表面電極３との接合面の端部に、ドリフト領域２と表面電極３とそれぞれ接するように、例えばシリコン酸化膜からなるフィールド絶縁膜５が形成されている。フィールド絶縁膜５は、還流ダイオード１００を半導体チップとして製造する際に、例えばチップ外周部のショットキー接合部における電界集中を緩和するために、一般的に用いられる構造である。第４の実施の形態においては、図２５に示したように、フィールド絶縁膜５の端部の形状として、表面電極と接する部分が直角の場合を示しているが、端部が鋭角形状になっていてももちろん良い。
【０１９８】
また、フィールド絶縁膜５が形成される外周端部の構成として、例えば図２６に示すように、ドリフト領域２中の表面電極３とフィールド絶縁膜５とが接する部分に、ｐ型の電界緩和領域７を形成しても良い。さらに、図２６に示した構成に加えて、電界緩和領域７の外周を囲むように、１本もしくは複数のガードリングが形成されていてもよい。
【０１９９】
次に、図２５に示した左側破線の左側に形成される半導体スナバ２００の部分について構成を説明する。半導体スナバ２００の基板部分は、還流ダイオード１００のドリフト領域２よりも高抵抗なｎ--型半導体層である低濃度ドリフト領域１００３で形成されており、抵抗Ｒの少なくとも一部が低濃度ドリフト領域１００３により形成されている。また、半導体スナバ２００の境界となる抵抗領域６の端部と、低濃度ドリフト領域１００３とドリフト領域２の境界との間が、抵抗分離領域９２となる。抵抗分離領域９２は、低濃度ドリフト領域１００３の厚さ以上の幅を有する。抵抗分離領域９２の幅を低濃度ドリフト領域１００３の厚さ以上とすることにより、第１の実施の形態で説明したように、低濃度ドリフト領域１００３（第１抵抗領域）よりも抵抗率が低いドリフト領域２（周辺抵抗領域）への電流集中を抑制することができる。その結果、半導体スナバ２００において所望の抵抗Ｒを得ることができ、電流・電圧の振動現象を安定して抑制することができる。
【０２００】
なお、図２５及び図２６に示した実施例においては、第１の実施の形態で示した破砕層は省略してある。第４の実施の形態においても、第１の実施の形態と同様に、半導体スナバ２００と、チップ外周部の破砕層などの低抵抗率の周辺抵抗領域との間に抵抗分離領域を設けることができることは言うまでもない。
【０２０１】
上記した還流ダイオード１００の外周端部の電界緩和に用いられているフィールド絶縁膜５の所定領域上に、例えば多結晶シリコンからなる抵抗領域６が形成されている。そして、抵抗領域６上に接するように表面電極３が形成され、還流ダイオード１００のアノード端子３００と同電位となっている。つまり、図２５に示した半導体スナバ２００においては、抵抗領域６は、抵抗Ｒの少なくとも一部（第２抵抗領域）として機能し、フィールド絶縁膜５は、キャパシタ部として機能する。
【０２０２】
抵抗領域６は、必要な抵抗値の大きさに応じて、不純物濃度や厚さを変えることができる。また、フィールド絶縁膜５についても、必要な耐圧並びに必要な容量Ｃの大きさに応じて、厚さや面積を決めることができる。耐圧については、半導体スナバ２００の機能としてだけではなく、還流ダイオード１００の電界緩和という機能を満たすために、フィールド絶縁膜５の破壊防止のため、還流ダイオード１００で形成されるショットキーバリアダイオードよりも高いことが望ましい。また、キャパシタ部の容量Ｃについては、還流ダイオード１００が遮断状態時（高電圧印加時）に充電される空乏容量に対して、１００分の１程度から１００倍ぐらいの範囲で選ぶことができるが、必要となるチップの面積やスナバ機能としての効果を考えると、１／１０倍以上、１０倍以下程度の範囲が望ましい。
【０２０３】
図２５に示した実施例においては、例えば還流ダイオード１００のショットキーバリアダイオードよりも耐圧が高くなるように、例えば厚さは１μｍとし、キャパシタ部の容量Ｃが還流ダイオード１００の遮断状態時に形成される空乏容量と同程度としたものを用いた場合で説明する。なお、フィールド絶縁膜５は、シリコン酸化膜以外の材料でも、所定の耐圧を有し、かつ電界緩和機能と容量Ｃとして機能する誘電材料であればどのような材料でも良い。
【０２０４】
また、低濃度ドリフト領域１００３及び抵抗領域６からなる抵抗Ｒの大きさとしては、効果的にスナバ機能を発揮する一般的な設計式Ｃ＝１／（２πｆＲ）を満たすように設定するのが望ましい。
【０２０５】
このように、1チップに還流ダイオード１００と半導体スナバ２００が形成された場合にも、第１の実施の形態で説明した動作及び効果を得ることができる。
【０２０６】
さらに、第４の実施の形態においては、還流ダイオード１００と半導体スナバ２００が支持基体としての基板領域１を共用し、かつ、電極材として表面電極３及び裏面電極４を共用している。さらに、還流ダイオード１００の電界緩和機能として働くフィールド絶縁膜５も容量Ｃの機能として共用することができる。つまり、これらの部分については、同一プロセスで形成することができるため、製造プロセスを簡易化することができる。また、１チップ化することによって、実装面積（敷地面積）を減らすことができるため、半導体パッケージを小型化することができる。また、還流ダイオード１００及び半導体スナバ２００の表面電極３が共通の電極となり、第１の実施の形態では金属配線３２０、３３０で接続されていたのに比べて、配線等に生じる寄生インダクタンスをさらに低減することができる。そのため、還流ダイオード１００における振動現象をさらに低減することができる。また、配線長がより短くなることは、振動電流により配線から発する放射ノイズをさらに低減させる効果もある。
【０２０７】
さらに、第４の実施の形態をＬ負荷回路に用いた場合には、還流ダイオード１００と半導体スナバ２００とを１チップ化した新たな効果を生むことができる。すなわち、第１〜第３の実施の形態を通して説明してきたように、還流ダイオード１００が遮断時及び導通時には半導体スナバ２００は動作せずに過渡時のみ動作をし、還流ダイオード１００の空乏容量並びに半導体スナバ２００の容量Ｃに起因して発生する過渡電流を消費するべく抵抗Ｒ成分で発熱する。一方、還流ダイオード１００においては、ターンオンおよびターンオフの過渡動作時においては、電流と電圧の位相ずれの影響であまり発熱しない。つまり、還流ダイオード１００が最も発熱するのが定常の導通時となる。つまり、還流ダイオード１００と半導体スナバ２００とスイッチング回路の一連の動作の中で、発熱するタイミングが異なる。このため、１チップ化することによって、例えば還流ダイオード１００の部分が導通時に発熱している際には半導体スナバ２００の部分は遮断状態にあり発熱していないため、チップ全体としての温度上昇は別チップの場合と比べて低く抑えることができる。つまり、1チップ化することによって、還流ダイオード１００の導通性能も向上することができる。
【０２０８】
以上のように、第４の実施の形態では、振動現象をさらに抑制し過渡性能を向上する効果と導通性能をともに向上すると同時に、小型でかつ低コストで実現することができる。
【０２０９】
以上、図２５及び図２６では、還流ダイオード１００がショットキーバリアダイオードの場合を説明してきたが、例えば第３の実施の形態で説明したヘテロ接合ダイオードの場合でも同様に容易に実現することができる。図２７は図２５に対応する断面図である。
【０２１０】
図２７に示すように、基板領域４１、ドリフト領域４２、ヘテロ半導体領域４３、表面電極４４及び裏面電極４５からなるヘテロ接合ダイオードに加えて、フィールド絶縁膜４６がドリフト領域４２とヘテロ半導体領域４３との接合面の端部に、ドリフト領域４２とヘテロ半導体領域４３とそれぞれ接するように形成されている。さらに、フィールド絶縁膜４６の所定領域上に、例えば多結晶シリコンからなる抵抗領域４７が形成されている。そして、抵抗領域４７に接するように表面電極４４が形成され、還流ダイオード１００のアノード端子３００と同電位となっている。
【０２１１】
半導体スナバ２００の基板部分は、還流ダイオード１００のドリフト領域２よりも高抵抗な低濃度ドリフト領域１００３で形成されており、抵抗Ｒの少なくとも一部が低濃度ドリフト領域１００３により形成されている。また、還流ダイオード１００と半導体スナバ２００の間の抵抗分離領域９２内において、低濃度ドリフト領域１００３中に、抵抗分離構造１００２が形成されている。抵抗分離構造１００２は、低濃度ドリフト領域１００３に表面側からドライエッチング等を用いてトレンチを形成し、トレンチ内に絶縁膜を埋設することで形成することができる。その他の抵抗分離構造としては、アルゴンなどをイオン注入し、結晶性を悪化させることで基板領域を高抵抗化した高抵抗膜を用いることができる。また、低濃度ドリフト領域１００３と反対導電型のｐ型の不純物を注入して形成したｐ型半導体膜によるｐｎ接合を利用した抵抗分離構造とすることもできる。このような抵抗分離構造１００２を形成することにより、低濃度ドリフト領域１００３より低抵抗なドリフト領域２に電流が集中するのを抑制し、低濃度ドリフト領域１００３を所望の抵抗とすることができる。
【０２１２】
また、図２７に示した実施例においては、抵抗分離構造１００２が基板領域１に達している場合について図示しているが、抵抗分離構造１００２が、低濃度ドリフト領域１００３の厚さ方向の一部に形成されていてもかまわない。このような構成にすることで、図２５に示した構造に比べて、還流ダイオード１００と半導体スナバ２００の距離を短縮できるため、チップサイズを小型化でき、コストを低減することができる。
【０２１３】
また、図２７に示した実施例においては、第１の実施の形態で示した破砕層は省略してある。第４の実施の形態においても、第１の実施の形態と同様に、半導体スナバ２００と、チップ外周部の破砕層などの低抵抗領域との間に抵抗分離を実施できることは言うまでもない。図２７においても、図２５と同様に、フィールド絶縁膜４６の端部の形状は鋭角形状でも良いし、図２６に示したようにｐ型の電界緩和領域が形成されていても良い。また、電界緩和領域の外周を囲むように、１本もしくは複数のガードリングが形成されていても良い。
【０２１４】
また、図２７に示した半導体スナバ内蔵還流ダイオード８００の動作については、第３の実施の形態で説明した固有の効果と、第４の実施の形態で説明した１チップ化した際の効果を実現することができる。さらに、図２７に示した実施例の特徴としては、抵抗領域４７を還流ダイオード１００のヘテロ半導体領域４３と同一材料で形成している点にある。このような構成することによって、還流ダイオード１００としてヘテロ接合ダイオードを用いた場合の効果に加え、製造工程をさらに簡略化し、低コストで実現することができる。
【０２１５】
他にも図２８〜図３０に示すような構成で、還流ダイオード１００と半導体スナバ２００とを1チップ化することができる。
【０２１６】
図２８は、図２５に対して、還流ダイオード１００としてショットキーバリアダイオードの代わりに図２３で示したユニポーラ動作と同等の動作を有するｐｎ接合ダイオードを構成した点が異なっている。図２８に示した実施例においても、図２５と同様に、１チップ化が容易に実現でき、振動現象をさらに抑制し過渡性能を向上する効果と導通性能をともに向上すると同時に、小型でかつ低コストで実現することができる。
【０２１７】
図２９は、図２８に対して、半導体スナバ２００の抵抗Ｒ成分を低濃度ドリフト領域１００３だけで構成している点が異なっている。図２９に示した実施例においては、例えば基板領域８１上に形成した低濃度ドリフト領域１００３を用いて、還流ダイオード１００側において不純物導入と不純物の活性化によってドリフト領域８２を形成することで容易に実現できる。このような構成にすることによって、還流ダイオード１００と半導体スナバ２００を１チップ化する場合においても、半導体基板を抵抗成分として使用することもでき、振動現象で生じる熱エネルギを半導体基板を通して放熱できるため、抵抗部分の高密度化が可能となる。
【０２１８】
図３０は、図２９に対して、半導体スナバ２００のキャパシタ部の容量Ｃ成分の一部を反対導電型領域８９と低濃度ドリフト領域１００３との間に形成されるｐｎ接合で構成している点が異なっている。図３０に示した実施例においては、例えば基板領域８１上の低濃度ドリフト領域１００３を用いて、還流ダイオード１００側において不純物導入と不純物の活性化によってドリフト領域８２を形成する。更に、還流ダイオード１００のｐｎ接合を形成する反対導電型領域８３と半導体スナバ２００のキャパシタ部としてのｐｎ接合を形成する反対導電型領域８９とを同時に、不純物導入と不純物の活性化によって形成することで容易に実現できる。このような構成にすることによって、還流ダイオード１００と半導体スナバ２００とを同一プロセスで形成可能なため、製造工程を簡略化でき製造コストを低減することができる。また、この場合においても、半導体基板を抵抗成分として使用することもでき、振動現象で生じる熱エネルギを半導体基板を通して放熱できるため、抵抗部分の高密度化が可能となる。なお、図３０に示した実施例では、半導体スナバ２００の容量成分の構成として、反対導電型領域８９と低濃度ドリフト領域１００３との間に形成されるｐｎ接合の空乏容量と、フィールド絶縁膜８６による容量とが直列に接続した場合を例示しているが、ｐｎ接合容量のみの構成としても良い。
【０２１９】
以上、還流ダイオード１００と半導体スナバ２００とを１チップ化した場合の構成を複数例示してきたが、上記で例示した以外にも、還流ダイオード１００と半導体スナバ２００の組み合わせを入れ替えて、１チップ化してももちろん良い。また、第４の実施の形態においては、第１の実施の形態に対応する還流ダイオード１００と半導体スナバ２００のみが並列接続している場合で例示してきたが、第２及び第３の実施の形態で示したようなスイッチング素子６００が並列接続されるような回路においても、同様に第４の実施の形態で説明した効果を発揮することができる。いずれにしても、少なくとも還流ダイオード１００と半導体スナバ２００とを１チップ化することで、振動現象をさらに抑制し過渡性能を向上する効果と導通性能をともに向上すると同時に、小型でかつ低コストで実現することができる。
【０２２０】
また、第１の実施の形態で図１３を用いて説明したのと同様に、スナバ回路に用いる容量Ｃと、遮断状態における還流ダイオードもしくは還流ダイオードとスイッチング素子との容量成分の総和Ｃ０との比Ｃ/Ｃ０が０．１前後から振動現象の減衰効果が顕著になり、比Ｃ/Ｃ０が１０を超える辺りから振動現象の収束時間比の値が飽和傾向になる。また、スナバ回路に形成する容量Ｃによって、過渡動作時には容量Ｃの大きさに比例する過渡電流による損失Ｅが発生するため、容量Ｃの大きさは極力小さいほうが望ましい。
【０２２１】
このことから、第４の実施の形態で用いるスナバ回路の容量Ｃの大きさは、還流ダイオード１００及びスイッチング素子６００の遮断状態における容量の総和に比べて、1／１０倍以上１０倍以下の範囲で容量を選択することで、損失の増加を抑えつつ、より顕著に振動現象を低減することができる。この効果は、第４の実施の形態で説明したどの実施例においても得ることができる。
【０２２２】
（第５の実施の形態）
本発明の第５の実施の形態においては、第２の実施の形態において図１４に示した等価回路において、スイッチング素子６００と半導体スナバ２００が1つのチップ上に形成された場合について例示する。
【０２２３】
図３１は、図１５に対応する半導体チップの実装図である。図３２は図３１の実装に用いられている半導体チップの断面構造図の一例である。つまり、図３２に示す断面構造図においては、スイッチング素子６００と半導体スナバ２００とが形成されている。第５の実施の形態においては、第２の実施の形態と同様の動作をする部分の説明は省略し、異なる特徴ついて詳しく説明する。
【０２２４】
図３１に示すように、カソード側金属膜４１０上には、半導体スナバ内蔵スイッチング素子９００のコレクタ端子４０１側が、還流ダイオード１００のカソード端子と共に、例えば半田やろう材等の接合材料を介して接するように配置されている。そして、半導体スナバ内蔵スイッチング素子９００の半導体チップのエミッタ端子３０１側は、還流ダイオード１００のアノード端子と共に、例えばアルミニウムワイヤやアルミニウムリボンなどの金属配線３５０を介して、共にアノード側金属膜３１０に接続された構成となっている。
【０２２５】
図３２に示すように、半導体スナバ内蔵スイッチング素子９００は、右側破線の右側に形成されるスイッチング素子６００の部分と、左側破線の左側に形成される半導体スナバ２００の部分で構成されている。
【０２２６】
まず、スイッチング素子６００の部分は、一例として一般的なＩＧＢＴの構成を示している。例えばシリコンを材料としたｐ+型半導体層の基板領域２１上に、ｎ型半導体層のバッファ領域２２を介して、ｎ-型半導体層のドリフト領域２３が形成された基板材料で構成されている。ドリフト領域２３中の表層部にｐ型ウェル領域２４が、さらにウェル領域２４中の表層部にｎ+型エミッタ領域２５が形成されている。そして、ドリフト領域２３、ウェル領域２４及びエミッタ領域２５の表層部に接するように、例えばシリコン酸化膜からなるゲート絶縁膜２６を介して、例えばｎ型の多結晶シリコンからなるゲート電極２７が配設されている。さらに、エミッタ領域２５並びにウェル領域２４に接するように、例えばアルミニウム材料からなるエミッタ電極２８が形成されている。また、基板領域２１にオーミック接続するようにコレクタ電極３０が形成されている。このように、本説明で用いるＩＧＢＴはゲート電極２７が半導体基体に対して平面上に形成されている所謂プレーナ型をしている。
【０２２７】
さらに、図３２においては、ドリフト領域２３もしくはウェル領域２４の表層部に接するように、例えばシリコン酸化膜からなるフィールド絶縁膜３１が形成されている。フィールド絶縁膜３１は、スイッチング素子６００を半導体チップとして製造する際に、例えばチップ外周部のｐｎ接合部における電界集中を緩和するために、一般的に用いられる構造である。図３２に示した実施例に示すように、フィールド絶縁膜３１の端部の形状として、表面電極と接する部分が直角の場合を示しているが、端部が鋭角形状になっていてももちろん良い。また、フィールド絶縁膜３１が形成される外周端部の構成として、ウェル領域２４の外周を囲むように、１本もしくは複数のガードリングが形成されていても良い。
【０２２８】
次に、図３２に示した半導体スナバ内蔵スイッチング素子９００の左側破線の左側に形成される半導体スナバ２００の部分について構成を説明する。
【０２２９】
半導体スナバ２００の基板部分は、スイッチング素子６００のドリフト領域２３よりも高抵抗なｎ--型半導体層の低濃度ドリフト領域１００３が形成されている。抵抗Ｒの少なくとも一部が低濃度ドリフト領域１００３により形成されている。また、半導体スナバ２００の境界となる抵抗領域３３の端部と、低濃度ドリフト領域１００３とドリフト領域２３の境界との間が、抵抗分離領域９２となる。抵抗分離領域９２は、低濃度ドリフト領域１００３の厚さ以上の幅を有する。抵抗分離領域９２の幅を低濃度ドリフト領域１００３の厚さ以上とすることにより、第１の実施の形態で説明したように、低濃度ドリフト領域１００３より低抵抗なドリフト領域２３に電流が集中するのを抑制し、低濃度ドリフト領域１００３を所望の抵抗とすることができる。
【０２３０】
また、図３２に示した実施例においては、第１の実施の形態で示した破砕層は省略してある。図３２に示した実施例においても、第１の実施の形態と同様に、半導体スナバ２００と、チップ外周部の破砕層などの低抵抗率の周辺抵抗領域との間に抵抗分離領域を設けることができることは言うまでもない。
【０２３１】
上記スイッチング素子６００の外周端部の電界緩和に用いられているフィールド絶縁膜３１の所定領域上に、例えばスイッチング素子６００のゲート絶縁膜２６や層間絶縁膜（図示省略）などを形成する際に形成される絶縁膜３２を介して、多結晶シリコンからなる抵抗領域３３が形成されている。なお、図３２に示した実施例においては、絶縁膜３２が形成された場合について例示しているが、絶縁膜３２を介さずフィールド絶縁膜３１上に抵抗領域３３が形成されていてももちろん良い。そして、抵抗領域３３に接するようにエミッタ電極２８に対応する表面電極が形成され、スイッチング素子６００のエミッタ端子３０１と同電位となっている。つまり、図３２に示した実施例における半導体スナバ２００は、抵抗領域３３は抵抗Ｒの少なくとも一部として機能し、フィールド絶縁膜３１及び絶縁膜３２はキャパシタ部として機能する。抵抗領域３３は必要な抵抗値の大きさに応じて、不純物濃度や厚さを変えることができる。
【０２３２】
また、フィールド絶縁膜３１についても、必要な耐圧並びに必要なキャパシタ部の容量Ｃの大きさに応じて、厚さや面積を決めることができる。耐圧については、半導体スナバ２００の機能としてだけではなく、スイッチング素子６００の電界緩和という機能を満たすためのフィールド絶縁膜３１の破壊防止のため、スイッチング素子６００の耐圧よりも高いことが望ましい。また、容量Ｃについては、同一チップ上のスイッチング素子６００とともに並列に接続される還流ダイオード１００がそれぞれ遮断状態時（高電圧印加時）に充電される空乏容量に対して、１００分の１程度から１００倍ぐらいの範囲で選ぶことができるが、後述するように、スナバ機能としての効果と半導体スナバで発生する損失及び必要となるチップの面積を考えると、１０分の１程度から１０倍程度の範囲が望ましい。
【０２３３】
図３２に示した実施例においては、例えばスイッチング素子６００の耐圧よりも高くなるように例えば厚さは１μｍとし、容量Ｃがスイッチング素子６００と還流ダイオード１００の遮断状態時に形成される空乏容量の和と同程度としたものを用いた場合で説明する。なお、フィールド絶縁膜３１は、シリコン酸化膜以外の材料でも、所定の耐圧を有し、かつ電界緩和機能と容量Ｃとして機能する誘電材料であればどのような材料でも良い。
【０２３４】
また、抵抗領域３３の抵抗Ｒの大きさとしては、効果的にスナバ機能を発揮する一般的な設計式Ｃ＝１／（２πｆＲ）を満たすように設定するのが望ましい。
【０２３５】
このように、1チップにスイッチング素子６００と半導体スナバ２００が形成された場合にも、第１の実施の形態で説明した動作及び効果を得ることができる。
【０２３６】
さらに、図３２に示した実施例においては、スイッチング素子６００と半導体スナバ２００が支持基体としての基板領域２１、バッファ領域２２及びドリフト領域２３を共用し、かつ、電極材としてエミッタ電極２８及びコレクタ電極３０を共用している。さらに、スイッチング素子６００の電界緩和機能として働くフィールド絶縁膜３１もキャパシタＣの機能として共用することができる。さらに、さらに、スイッチング素子６００のゲート電極２７として働く多結晶シリコン膜を抵抗Ｒ成分として抵抗領域３３として同様に作成することができる。つまり、これらの部分については、同一プロセスで形成することができるため、製造プロセスを簡易化することができる。また、１チップ化することによって、実装面積（敷地面積）を減らすことができるため、半導体パッケージを小型化することができる。また、スイッチング素子６００及び半導体スナバ２００のエミッタ電極２８が共通の電極となり、図１５に示した第２の実施の形態では金属配線３５０、３３０で接続されていたのに比べて、配線等に生じる寄生インダクタンスをさらに低減することができるため、並列接続している還流ダイオード１００の逆回復時における振動現象をさらに低減することができる。さらに、図３２に示した実施例を、例えば図１７に示すようなインバータ回路に用いた場合には、スイッチング素子６００と半導体スナバ２００とを１チップ化した新たな効果を生むことができる。すなわち、第２及び第３の実施の形態を通して説明してきたように、還流ダイオード１００が逆回復動作をする場合においては、半導体スナバ２００は振動現象を緩和するべく、還流ダイオード１００、スイッチング素子６００の空乏容量並びに半導体スナバ２００の容量Ｃに起因して発生する過渡電流を消費し抵抗Ｒ成分で発熱する。一方、還流ダイオード１００が逆回復動作をする場合においては、それに並列接続されているスイッチング素子６００は導通状態にないため、ほとんど発熱していない。このことから、１チップ化することによって、逆回復時に半導体スナバ２００の部分が発熱している際にはスイッチング素子６００の部分は遮断状態にあり発熱していないため、チップ全体としての温度上昇は別チップの場合と比べて低く抑えることができる。つまり、1チップ化することによって、発熱による抵抗領域３３の高集積化が期待できる。
【０２３７】
以上のように、第５の実施の形態では、振動現象をさらに抑制し過渡性能を向上する効果と導通性能をともに向上すると同時に、小型でかつ低コストで実現することができる。
【０２３８】
以上、図３１及び３２に示したように、スイッチング素子６００がＩＧＢＴの場合を説明してきたが、例えば第２及び第３の実施の形態で説明したさまざまなスイッチング素子６００と１チップ化した場合でも同様に容易に実現することができる。図３３〜図３５はその一例である。
【０２３９】
図３３は、図３２のスイッチング素子６００としてＩＧＢＴを用いる代わりに、ＭＯＳＦＥＴを用いた場合を示している。なお、図３３に示したＭＯＳＦＥＴは、例えば炭化珪素半導体基体からなる場合を示している。例えば、ｎ+型である基板領域５１上にｎ-型のドリフト領域５２が形成された基板材料を用いており、ドリフト領域５２中の表層部にｐ型のウェル領域５３が、さらにウェル領域５３中の表層部にｎ+型ソース領域５４が形成されている。そして、ドリフト領域５２、ウェル領域５３及びソース領域５４の表層部に接するように、例えばシリコン酸化膜からなるゲート絶縁膜５５を介して、例えばｎ型の多結晶シリコンからなるゲート電極５６が配設されている。さらに、ソース領域５４並びにウェル領域５３に接するようにソース電極５７が形成され、基板領域５１にオーミック接続するようにドレイン電極５９が形成されている。  
さらに、図３３においては、ドリフト領域５２もしくはウェル領域５３の表層部に接するように、例えばシリコン酸化膜からなるフィールド絶縁膜３１が形成されている。フィールド絶縁膜３１は、スイッチング素子６００を半導体チップとして製造する際に、例えばチップ外周部のｐｎ接合部における電界集中を緩和するために、一般的に用いられる構造である。本実施の形態においては、図３３に一例としてフィールド絶縁膜３１の端部の形状として、表面電極と接する部分が直角の場合を示しているが、端部が鋭角形状になっていてももちろん良い。また、フィールド絶縁膜３１が形成される外周端部の構成として、ウェル領域５３の外周を囲むように、１本もしくは複数のガードリングが形成されていても良い。
【０２４０】
次に図３３に示した左側破線の左側に形成される半導体スナバ２００の部分について構成を説明する。半導体スナバ２００の基板部分は、スイッチング素子６００のドリフト領域５２よりも高抵抗な低濃度ドリフト領域１００３で形成されており、抵抗Ｒの少なくとも一部が低濃度ドリフト領域１００３により形成されている。また、スイッチング素子６００と半導体スナバ２００の間の抵抗分離領域９２において、低濃度ドリフト領域１００３中に、抵抗分離構造１００２が形成されている。抵抗分離構造１００２は、低濃度ドリフト領域１００３に表面側からドライエッチング等を用いてトレンチを形成し、トレンチ内に絶縁膜を埋設することで形成することができる。その他の抵抗分離構造としては、アルゴンなどをイオン注入し、結晶性を悪化させることで基板領域を高抵抗化した高抵抗層を用いることができる。また、低濃度ドリフト領域１００３と反対導電型のｐ型の不純物を注入して形成したｐ型半導体膜によるｐｎ接合を利用した抵抗分離構造とすることもできる。このような抵抗分離構造を形成することにより、低濃度ドリフト領域１００３より低抵抗なドリフト領域５２（周辺抵抗領域）に電流が集中するのを抑制し、低濃度ドリフト領域１００３を所望の抵抗とすることができる。
【０２４１】
また、図３３に示した実施例においては、抵抗分離構造１００２がｎ+型基板領域５１に達している場合について図示しているが、抵抗分離構造１００２が、低濃度ドリフト領域１００３の厚さ方向の一部に形成されていてもかまわない。このような構成にすることで、図３２に示した半導体装置に比べて、スイッチング素子６００と半導体スナバ２００の距離を短縮できるため、チップサイズを小型化でき、コストを低減することができる。
【０２４２】
また、図３３に示した実施例においては、第１の実施の形態で示した破砕層は省略してある。図３３に示した実施例においても、第１の実施の形態と同様に、半導体スナバ２００と、チップ外周部の破砕層などの低抵抗な周辺抵抗領域との間に抵抗分離領域を設けることができることは言うまでもない。上記スイッチング素子６００の外周端部の電界緩和に用いられているフィールド絶縁膜３１の所定領域上に、例えばスイッチング素子６００のゲート絶縁膜５５を形成する際に形成される絶縁膜３２や層間絶縁膜（図示省略）などを介して、多結晶シリコンからなる抵抗領域３３が形成されている。
【０２４３】
なお、図３３に示した実施例においては、絶縁膜３２が形成された場合について例示しているが、絶縁膜３２を介さずフィールド絶縁膜３１上に抵抗領域３３が形成されていてももちろん良い。そして、抵抗領域３３に接するようにソース電極５７が形成され、スイッチング素子６００のソース端子３０２と同電位となっている。つまり、図３３に示した実施例における半導体スナバ２００は、抵抗領域３３は抵抗Ｒの少なくとも一部として機能し、フィールド絶縁膜３１及び絶縁膜３２はキャパシタ部として機能する。抵抗領域３３は必要な抵抗値の大きさに応じて、不純物濃度や厚さを変えることができる。
【０２４４】
図３３に示した半導体スナバ内臓スイッチング素子の動作については、第３の実施の形態で説明した固有の効果と、第５の実施の形態で説明した１チップ化した際の効果を実現することができる。さらに、図３３に示した実施例の特徴としては、図３２と同様に、抵抗領域３３をスイッチング素子６００のゲート電極５６と同一材料で形成している点にある。このような構成することによって、スイッチング素子６００としてＭＯＳＦＥＴを用いた場合の効果に加え、製造工程をさらに簡略化し、低コストで実現することができる。
【０２４５】
図３４は、スイッチング素子６００として、図３２に示したＩＧＢＴを用いる代わりに、図２３で示したＪＦＥＴを用いた場合を示している。図３４に示すように、例えば炭化珪素のポリタイプが４Ｈタイプのｎ+型である基板領域７１上にｎ-型のドリフト領域７２が形成される。ドリフト領域７２中の表層部に、ｎ+型のソース領域７４とｐ型のゲート領域７３が形成される。ゲート領域７３は、ゲート電極７５に接続されている。ソース領域７４は、ソース電極７６に接続されている。基板領域７１はドレイン電極７８に接続されている。
【０２４６】
さらに、図３４に示すように、ドリフト領域７２の表層部に接するように、例えばシリコン酸化膜からなるフィールド絶縁膜３１が形成されている。フィールド絶縁膜３１は、スイッチング素子６００を半導体チップとして製造する際に、例えばチップ外周部のヘテロ接合部における電界集中を緩和するために用いられる構造である。第５の実施の形態においては、図３４に一例として、フィールド絶縁膜３１の端部の形状として直角の場合を示しているが、端部が鋭角形状になっていてももちろん良い。また、フィールド絶縁膜３１が形成される外周端部の構成として、ゲート領域７３の外周を囲むように、１本もしくは複数のガードリングが形成されていても良い。
【０２４７】
次に、図３４に示した半導体スナバ内蔵スイッチング素子９００の左側破線の左側に形成される半導体スナバ２００の部分について構成を説明する。半導体スナバ２００の基板部分は、スイッチング素子６００のドリフト領域７２よりも高抵抗なｎ--型半導体層の低濃度ドリフト領域１００３で形成されており、抵抗Ｒの少なくとも一部が低濃度ドリフト領域１００３により形成されている。また、スイッチング素子６００と半導体スナバ２００の間の抵抗分離領域９２において、低濃度ドリフト領域１００３中に、抵抗分離構造１００２が形成されている。抵抗分離構造１００２は、低濃度ドリフト領域１００３に表面側からドライエッチング等を用いてトレンチを形成し、トレンチ内に絶縁膜を埋設することで形成することができる。その他の抵抗分離構造としては、アルゴンなどをイオン注入し、結晶性を悪化させることで基板領域を高抵抗化した高抵抗膜を用いることができる。また、低濃度ドリフト領域１００３と反対導電型のｐ型の不純物を注入することで形成したｐ型半導体膜によるｐｎ接合を利用した抵抗分離構造とすることもできる。このような抵抗分離構造を形成することにより、低濃度ドリフト領域１００３より低抵抗なドリフト領域７２に電流が集中するのを抑制し、低濃度ドリフト領域１００３を所望の抵抗とすることができる。
【０２４８】
また、図３４に示した実施例においては、抵抗分離構造１００２がｎ+型基板領域７１に達している場合について図示しているが、抵抗分離構造１００２が、低濃度ドリフト領域１００３の厚さ方向の一部に形成されていてもかまわない。このような構成にすることで、図３２に示す実施例に比べて、スイッチング素子６００と半導体スナバ２００の距離を短縮できるため、チップサイズを小型化でき、コストを低減することができる。また、図３４に示した実施例においては、第１の実施の形態で示した破砕層は省略してある。図３４に示した実施例においても、第１の実施の形態と同様に、半導体スナバ２００と、チップ外周部の破砕層などの低抵抗の周辺抵抗領域との間に抵抗分離領域を設けることができることは言うまでもない。
【０２４９】
上記スイッチング素子６００の外周端部の電界緩和に用いられているフィールド絶縁膜３１の所定領域上に、例えばスイッチング素子６００の絶縁膜７７を形成する際に形成される絶縁膜３２や層間絶縁膜（図示省略）などを介して、多結晶シリコンからなる抵抗領域３３が形成されている。なお、図３４に示した実施例においては絶縁膜３２が形成された場合について例示しているが、絶縁膜３２を介さずフィールド絶縁膜３１上に抵抗領域３３が形成されていてももちろん良い。そして、抵抗領域３３に接するようにソース電極７６が形成され、スイッチング素子６００のソース端子３０２と同電位となっている。つまり、図３４に示した実施例における半導体スナバ２００は、抵抗領域３３は抵抗Ｒの少なくとも一部として機能し、フィールド絶縁膜３１及び絶縁膜３２はキャパシタＣとして機能する。抵抗領域３３は必要な抵抗値の大きさに応じて、不純物濃度や厚さを変えることができる。
【０２５０】
図３４の動作については、第３の実施の形態で説明した固有の効果と、図３４に示した実施例で説明した１チップ化した際の効果を実現することができる。このような構成することによって、製造工程をさらに簡略化し、低コストで実現することができる。
【０２５１】
図３５は、スイッチング素子６００として、図３２のＩＧＢＴを用いる代わりに、図２１で示したヘテロ接合部を絶縁ゲート電極で駆動するトランジスタを用いた場合を示している。
【０２５２】
例えば、炭化珪素のポリタイプが４Ｈタイプのｎ+型である基板領域６１上にｎ-型のドリフト領域６２が形成される。ドリフト領域６２の基板領域６１との接合面に対向する主面に接するように、例えばｎ型の多結晶シリコンからなるヘテロ半導体領域６３が形成されている。そして、ヘテロ半導体領域６３とドリフト領域６２との接合面に共に接するように、例えばシリコン酸化膜から成るゲート絶縁膜６４が形成されている。また、ゲート絶縁膜６４上にはゲート電極６５が、ヘテロ半導体領域６３のドリフト領域６２との接合面に対向する対面にはソース電極６６が、基板領域１にはドレイン電極６８が接続するように形成されている。
【０２５３】
さらに、図３５においては、ドリフト領域６２の表層部に接するように、例えばシリコン酸化膜からなるフィールド絶縁膜３１が形成されている。フィールド絶縁膜３１は、スイッチング素子６００を半導体チップとして製造する際に、例えばチップ外周部の電界集中を緩和するために用いられる構造である。図３５に示した実施例においては、一例としてフィールド絶縁膜３１の端部の形状として、表面電極と接する部分が直角の場合を示しているが、端部が鋭角形状になっていてももちろん良い。また、フィールド絶縁膜３１が形成される外周端部の構成として、ウェル領域等を形成したり、その外周を囲むように、１本もしくは複数のガードリングが形成されていても良い。
【０２５４】
次に、図３５中の左側破線の左側に形成される半導体スナバ２００の部分について構成を説明する。半導体スナバ２００の基板部分は、スイッチング素子６００のドリフト領域６２よりも高抵抗なｎ--型半導体層の低濃度ドリフト領域１００３で形成されており、抵抗Ｒの少なくとも一部が低濃度ドリフト領域１００３により形成されている。
【０２５５】
また、スイッチング素子６００と半導体スナバ２００の間の抵抗分離領域９２において、低濃度ドリフト領域１００３中に、抵抗分離構造１００２が形成されている。抵抗分離構造１００２は、低濃度ドリフト領域１００３に表面側からドライエッチング等を用いてトレンチを形成し、トレンチ内に絶縁膜を埋設することで形成することができる。その他の抵抗分離構造としては、アルゴンなどをイオン注入し、結晶性を悪化させることで基板領域を高抵抗化した高抵抗膜を用いることができる。また、低濃度ドリフト領域１００３と反対導電型のｐ型の不純物を注入することで形成したｐ型半導体膜によるｐｎ接合を利用した抵抗分離構造とすることもできる。このような抵抗分離構造を形成することにより、低濃度ドリフト領域１００３より低抵抗なドリフト領域６２（周辺抵抗領域）に電流が集中するのを抑制し、低濃度ドリフト領域１００３を所望の抵抗とすることができる。
【０２５６】
また、図３５に示した実施例においては、抵抗分離構造１００２がｎ+型基板領域６１に達している場合について図示しているが、抵抗分離構造１００２が、低濃度ドリフト領域１００３の厚さ方向の一部に形成されていてもかまわない。このような構成にすることで、図３２に示す実施例に比べて、スイッチング素子６００と半導体スナバ２００の距離を短縮できるため、チップサイズを小型化でき、コストを低減することができる。また、図３５に示した実施例においては、第１の実施の形態で示した破砕層は省略してある。図３５に示した実施例においても、第１の実施の形態と同様に、半導体スナバ２００と、チップ外周部の破砕層などの低抵抗領域との間に抵抗分離を実施できることは言うまでもない。
【０２５７】
上記スイッチング素子６００の外周端部の電界緩和に用いられているフィールド絶縁膜３１の所定領域上に、多結晶シリコンからなる抵抗領域３３が形成されている。そして、抵抗領域３３に接するようにソース電極６６が形成され、スイッチング素子６００のソース端子３０２と同電位となっている。つまり、図３５に示した実施例における半導体スナバ２００は、抵抗領域３３は抵抗Ｒの少なくとも一部として機能し、フィールド絶縁膜３１及び絶縁膜３２はキャパシタＣとして機能する。抵抗領域３３は必要な抵抗値の大きさに応じて、不純物濃度や厚さを変えることができる。
【０２５８】
図３５に示した半導体装置の動作については、第３の実施の形態で説明した固有の効果と、図３５に示した実施例で説明した１チップ化した際の効果を実現することができる。さらに、図３５に示した実施例の特徴としては、抵抗領域３３をスイッチング素子６００のヘテロ半導体領域６３と同一材料で形成している点にある。また、図３２及び図３３のスイッチング素子６００の場合と同じように、抵抗領域３３をスイッチング素子６００のゲート電極６５と同一材料でも形成できる。
【０２５９】
さらに、第３の実施の形態で説明したように、図３５に示した実施例においては、スイッチング素子６００をユニポーラ型の還流ダイオードとしても使用ができるため、例えば、還流ダイオード１００についても、図３５で示したスイッチング素子６００と同じ構造で形成することができる。例えば、図３５に示したスイッチング素子と同じ構造の還流ダイオード１００を別チップで形成してもよい。また、図３５に示したスイッチング素子６００を同一チップに二つ形成し、一つを還流ダイオード、他方をスイッチング素子として用いてもよい。このように、還流ダイオード、スイッチング素子、及び半導体スナバを１チップ化して、半導体パッケージを小型化することができる。このことにより、配線等に生じる寄生インダクタンスをさらに低減することができるため、半導体スナバ２００による振動現象をさらに低減することができる。また、チップサイズの低減によってコストが低減されると共に、還流ダイオード１００とスイッチング素子６００とのキャパシタ容量の和が小さくなるため、半導体スナバ２００に必要な容量Ｃも小さくすることができる。つまり、小型で低コストで振動現象を抑制することができる。
【０２６０】
以上、スイッチング素子６００と半導体スナバ２００とを１チップ化する一例を説明してきたが、１チップ化する際に、半導体スナバ２００の抵抗成分としては、例えば多結晶シリコンからなる抵抗領域３３以外にも、半導体基体中の基板領域やドリフト領域を用いてもよい。また、半導体スナバ２００の容量成分としても、例えばシリコン酸化膜からなるフィールド絶縁膜３１以外にも、ｐｎ接合やヘテロ接合などの逆バイアス時に空乏層を形成する構成とし、空乏容量を用いても良い。また、例えばショットキーバリアダイオードを内蔵するＭＯＳＦＥＴなどのように、スイッチング素子６００中に還流ダイオード１００を内蔵する構成とし、半導体スナバ２００と共に１チップ化してもよい。いずれの構成においても、本発明の特徴である振動現象をさらに抑制し、過渡性能と導通性能をともに向上すると同時に、小型でかつ低コストで実現することができる。
【０２６１】
また、第１の実施の形態において、図１３を用いて説明したのと同様に、スナバ回路に用いる容量Ｃと、遮断状態における還流ダイオードとスイッチング素子との容量成分の総和Ｃ０との比Ｃ/Ｃ０が０．１前後から振動現象の減衰効果が顕著になり、比Ｃ/Ｃ０が１０を超える辺りから振動現象の収束時間比の値が飽和傾向になる。また、スナバ回路に形成する容量Ｃによって、過渡動作時には容量Ｃの大きさに比例する過渡電流による損失Ｅが発生するため、容量Ｃの大きさは極力小さいほうが望ましい。
【０２６２】
このように、図３５に示した実施例で用いるスナバ回路の容量Ｃの大きさは、還流ダイオード１００及び還流ダイオード１００の遮断状態における容量の総和に比べて、1／１０倍以上１０倍以下の範囲で容量を選択することで、損失の増加を抑えつつ、より顕著に振動現象を低減することができる。この効果は、第５の実施の形態で説明したどの実施例においても得ることができる。
【０２６３】
（その他の実施の形態）
上記のように、本発明の第１〜第５の実施の形態を記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者にはさまざまな代替実施の形態、実施例及び運用技術が明らかとなろう。
【０２６４】
本発明の第１〜第５の実施の形態において説明したように、半導体スナバ２００は、少なくとも還流ダイオード１００と並列接続されていれば、同一実装基板上に実装されていなくても発振現象を低減する効果を得ることができる。
【０２６５】
また、還流ダイオード１００、還流ダイオード１００、及び半導体スナバ２００の材料として、シリコン材料、炭化珪素材料などを一例として説明してきたが、振動現象の低減効果が得られれば、基板材料はシリコンゲルマン、窒化ガリウム、ダイヤモンドなどその他の半導体材料でもかまわない。また、炭化珪素のポリタイプとして４Ｈタイプを用いて説明したが、６Ｈ、３Ｃ等その他のポリタイプでも構わない。また、還流ダイオード１００及び還流ダイオード１００のドリフト領域としてｎ型の場合で説明してきたが、ｐ型で構成されていてももちろんよい。
【０２６６】
また、本発明の半導体装置を適用可能な電力変換装置として、ＤＣ／ＤＣコンバータや３相交流インバータなどを一例として説明してきたが、図１８に示すような一般にＨブリッジなどと呼ばれる電力変換装置に用いてもよい。いずれにしても、直流電圧を交流電圧に変換するインバータや、交流電圧を直流電圧に変換する整流器や、直流電圧を電圧を変えて出力するＤＣ／ＤＣコンバータなどのように、あらゆるタイプの電力変換装置に適用することができる。
【０２６７】
以上、本発明の構成を用いる電力変換装置であれば、大電流領域及びゼロ電領域のいずれの領域においても、さらには、低温および高温時のいずれにおいても、振動現象を低減することができる。このため、導通損失及び過渡損失を低減し高密度化ができると共に、振動現象が低減し安定的に動作させることができるので、装置の基本性能を両立して向上させることができる。
【０２６８】
このように、本発明はここでは記載していないさまざまな実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係わる発明特定事項によってのみ定められるものである。
【符号の説明】
【０２６９】
１、１１、２１、４１、５１、６１、７１、８１…基板領域
２、２３、４２、５２、６２、７２、８２…ドリフト領域
３、１３、２８、４４、８４…表面電極
４、１４、４５、８５…裏面電極
５、３１、４６、８６…フィールド絶縁膜
６、１７、３３、４７…抵抗領域（第２抵抗領域）
７…電界緩和領域
１２…誘電領域
１５、８３、８９…反対導電型領域
２２…バッファ領域
２４、５３…ウェル領域
２５…エミッタ領域
２６、５５、６４…ゲート絶縁膜
２７、５６、６５、７５…ゲート電極
２８…エミッタ電極
２９、５８、６７…層間絶縁膜
３０…コレクタ電極
３２、７７…絶縁膜
４３、６３…ヘテロ半導体領域
５４、７４…ソース領域
５７、６６、７６…ソース電極
５９、６８、７８…ドレイン電極
７３…ゲート領域
９０…抵抗領域（第１抵抗領域）
９１…周辺抵抗領域
９２…抵抗分離領域
１００…還流ダイオード
２００…半導体スナバ
２１０…キャパシタ部
２２０…抵抗部
３００…アノード端子
３０１…エミッタ端子
３０２…ソース端子
３１０…アノード側金属膜
３２０…金属配線
３５０…金属配線
４００…カソード端子
４０１…コレクタ端子
４０２…ドレイン端子
４１０…カソード側金属膜
４２０…金属基材
５００…絶縁基板
６００…スイッチング素子
７００…ゲート側金属膜
７１０…金属配線
８００…半導体スナバ内蔵還流ダイオード
９００…半導体スナバ内蔵スイッチング素子
１００２…抵抗分離構造
１００３…低濃度ドリフト領域
【図１】
2010206108.tif 000003
【図２】
2010206108.tif 000004
【図３】
2010206108.tif 000005
【図４】
2010206108.tif 000006
【図５】
2010206108.tif 000007
【図６】
2010206108.tif 000008
【図７】
2010206108.tif 000009
【図８】
2010206108.tif 000010
【図９】
2010206108.tif 000011
【図１０】
2010206108.tif 000012
【図１１】
2010206108.tif 000013
【図１２】
2010206108.tif 000014
【図１３】
2010206108.tif 000015
【図１４】
2010206108.tif 000016
【図１５】
2010206108.tif 000017
【図１６】
2010206108.tif 000018
【図１７】
2010206108.tif 000019
【図１８】
2010206108.tif 000020
【図１９】
2010206108.tif 000021
【図２０】
2010206108.tif 000022
【図２１】
2010206108.tif 000023
【図２２】
2010206108.tif 000024
【図２３】
2010206108.tif 000025
【図２４】
2010206108.tif 000026
【図２５】
2010206108.tif 000027
【図２６】
2010206108.tif 000028
【図２７】
2010206108.tif 000029
【図２８】
2010206108.tif 000030
【図２９】
2010206108.tif 000031
【図３０】
2010206108.tif 000032
【図３１】
2010206108.tif 000033
【図３２】
2010206108.tif 000034
【図３３】
2010206108.tif 000035
【図３４】
2010206108.tif 000036
【図３５】
2010206108.tif 000037