(57)【要約】【課題】プリディストータ１を有する歪補償増幅装置で効率化する。【解決手段】レベル検出手段１１が信号レベルを検出し、対応記憶手段１２が信号レベルに応じて歪補償係数を出力し、プリディストーション実行手段１３が信号に逆特性の歪を与え、フィルタ手段８が増幅器４出力のフィードバック信号から歪信号成分を出力し、対応取得手段１４が歪信号成分が小さくなるように逆特性を与える関数を構成する学習のための係数を更新する。逆特性を与える関数には直交多項式を用い、各直交関数は入力信号の関数とパラメータとの積の総和であり、パラメータ値は入力信号の関数にフィルタ手段８と同一の特性を有するフィルタをかけて得られる関数を各直交関数を構成する入力信号の関数と置換した場合に各直交関数が互いに直交するように設定される。【選択図】  図１
2010068142.tif 000002
【特許請求の範囲】
【請求項１】
増幅器のもつ非線形特性によって発生する歪を補償するために前記非線形特性の逆特性をもつ信号を生成して前記増幅器に出力するプリディストータを有する歪補償増幅装置において、
前記プリディストータに入力される信号のレベルを検出するレベル検出手段と、
前記プリディストータに入力される信号のレベルとプリディストーションを実行するための歪補償係数との対応を記憶する対応記憶手段と、
前記プリディストータに入力される信号に対して前記プリディストーションを実行するための歪補償係数に基づいて前記増幅器のもつ非線形特性の逆特性を与え、前記増幅器に出力するプリディストーション実行手段と、
前記増幅器出力のフィードバック信号から希望波周波数成分を除去して歪信号成分を出力するフィルタ手段と、
前記フィルタ手段により取得された前記歪信号成分が小さくなるように前記プリディストータに入力される信号に対して増幅器のもつ非線形特性の逆特性を与える関数を構成するプリディストーションの学習のための係数を更新し、更新した前記プリディストーションの学習のための係数に基づいて前記プリディストータに入力される信号のレベルと前記プリディストーションを実行するための歪補償係数との対応を取得して前記対応記憶手段に出力する対応取得手段と、を備え、
前記増幅器のもつ非線形特性の逆特性を与える関数には直交多項式を用い、
前記直交多項式を構成する各直交関数は、１個以上の入力信号の関数と、前記入力信号の関数にそれぞれ対応するパラメータとの積の総和であり、
前記１個以上の入力信号の関数にそれぞれ対応するパラメータの値は、前記入力信号の関数に前記フィルタ手段と同一のフィルタ特性を有するフィルタをかけて得られる関数を前記各直交関数を構成する前記入力信号の関数と置換した場合に前記各直交関数が互いに直交するように設定される、
ことを特徴とする歪補償増幅装置。
【請求項２】
請求項１に記載の歪補償増幅装置において、
前記プリディストータに入力される信号に基づいて、前記各直交関数を構成する前記各入力信号の関数の値をそれぞれ取得する入力信号関数値取得手段を備え、
前記対応取得手段は、前記入力信号関数値取得手段により取得した前記各直交関数を構成する前記各入力信号の関数の値と前記フィルタ手段により取得した歪信号成分とをそれぞれ複素乗算して前記歪信号成分から前記１個以上の直交関数のそれぞれに対応した信号成分を抽出し、前記抽出した信号成分毎にそれが小さくなるように、前記プリディストーションの学習のための係数を更新する、
ことを特徴とする歪補償増幅装置。
【請求項３】
請求項１に記載の歪補償増幅装置において、
前記対応取得手段は、前記フィルタ手段により取得した前記歪信号成分のみを用いて、当該歪信号成分の全体が小さくなるように、前記プリディストーションの学習のための係数を更新する、
ことを特徴とする歪補償増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅器で発生する非線形な歪をプリディストーション方式により補償するプリディストータ（ＰＤ：Ｐｒｅ−Ｄｉｓｔｏｒｔｅｒ）を有する歪補償増幅装置に関し、特に、プリディストーションの学習のための係数（例えば、それによって得られる、増幅器のもつ非線形特性の逆特性を与える関数によって与えられる対応）を効率的に収束させるプリディストータを有する歪補償増幅装置に関する。
【背景技術】
【０００２】
一般的に、電力増幅器の入出力特性は、入力レベルが低い領域では線形となるが、ある入力レベルを超えると非線形となり、やがて出力電力が飽和する。通常、電力増幅器の電力効率を良くするために飽和点に近い動作点で使用するため、増幅器の非線形性により非線形歪が発生する。この非線形歪によって、希望信号帯域内及び希望信号帯域外（隣接チャネル）へ不要な信号成分が漏洩する。
【０００３】
一般的に、時刻をｔで表して、増幅器の入力信号を複素数ｚ（ｔ）とし、増幅器の出力信号を複素数ｙ（ｔ）とすると、（式１）のように表される。
ここで、（式１）において、Ｇａｉｎは、増幅器のゲインを表しており、実数である。Ｄｎは、増幅器で発生するｎ次の非線形歪の係数であり、複素数である。
（式１）は、増幅器の入出力特性をべき級数展開した形であり、右辺の第一項のＧａｉｎ・ｚ（ｔ）は線形成分（希望波）であり、右辺の第二項以降は非線形成分（不要波）である。
【０００４】
【数１】
2010068142.tif 000003
【０００５】
（式１）において、３次、５次、７次、・・・といった奇数次の項のみになっている理由は、増幅器の出力信号の周波数スペクトルを見た場合に、奇数次歪のスペクトルが線形成分Ｇａｉｎ・ｚ（ｔ）のスペクトルの近傍に発生するためである。一方、偶数次歪は、ベースバンド帯に発生する差周波成分と２倍以上の高調波となって現れるため、帯域制限フィルタ（或いは、帯域通過フィルタ）等で容易に減衰させることができる。
【０００６】
特に、基地局装置では送信電力が高いため、非線形歪は、ＡＣＬＲ（Ａｄｊａｃｅｎｔ  Ｃｈａｎｎｅｌ  Ｌｅａｋａｇｅ  ｐｏｗｅｒ  Ｒａｔｉｏ）、スプリアス規格、スペクトラムエミッションマスクなどで厳しく規定されている。こうしたことから、非線形歪をいかにして低減するかが大きな問題となっている。
このような電力増幅器の非線形歪を補償する歪補償方式の一つとして、プリディストーション方式がある。プリディストーション方式は、電力増幅器の非線形特性であるＡＭ−ＡＭ変換、ＡＭ−ＰＭ変換の逆特性を増幅器の入力信号に予め与えることにより、電力増幅器で発生する歪を補償する方式である。
【０００７】
図１１には、プリディストーション方式を用いて電力増幅器の歪を補償するプリディストータ付き増幅器の構成例を示してある。なお、入力信号は、例えば制御部１４において波形比較法が用いられる場合のように、必要な場合には、制御部１４にも入力される。
図２には、プリディストーション実行部１３の構成例を示してある。
なお、図１１に示される各処理部１〜７、１１〜１４は、後述する本発明に係る実施例で参照する図１に示されるものと同様であり、また、図２は、後述する本発明に係る実施例で参照するものであり、ここでは、説明の便宜上から参照するが、本発明を不要に限定する意図は無い。
【０００８】
ここで、歪補償テーブル１２の適応更新アルゴリズムとしては、波形比較法や、帯域外の歪電力を誤差関数とした摂動法などが用いられる。
波形比較法は、制御部１４において、Ａ／Ｄ変換器７から取得したフィードバック信号（歪を含んだ電力増幅部４の出力信号）と入力信号（入力側から制御部１４に入力される信号）とから誤差信号を計算し、ＬＭＳ（Ｌｅａｓｔ  Ｍｅａｎ  Ｓｑｕａｒｅ  ｅｒｒｏｒ）などのアルゴリズムを用いて歪補償テーブル１２の内容を収束させる方法である。
摂動法は、フィードバック信号をフーリエ変換して計算した帯域外の電力を評価関数とし、プリディストータ１の係数を変化させたときに評価関数が小さい方を選択して歪補償テーブル１２の内容を収束させる方法である。
【０００９】
上記した両者の方法にはそれぞれ特徴があり、波形比較法では、入力信号と出力信号との遅延時間や振幅の調整にかなりの精度を要するため、処理が複雑になる。一方、摂動法では、フィードバック信号のみを用いるため、比較的に簡単な処理で実現することができるが、収束に要する時間が長くなる。
【００１０】
まず、（問題１）について説明する。
上述のような従来のプリディストータでは、プリディストーションのための情報（例えば、歪補償テーブル１２の内容）を効率的に収束させるという点で、未だに開発の余地があり、更なる効率化が望まれていた。
具体例として、メモリレスプリディストータにおいては、各々の次数のプリディストータの係数が互いに影響を及ぼし合うため、適応的に収束させるために長い時間を要するという問題があった。
【００１１】
同様に、メモリ効果を補償するプリディストータ（メモリ効果プリディストータ）においても、各々の次数のプリディストータの係数が互いに影響を及ぼし合うため、適応的に収束させるために長い時間を要するという問題があった。
また、上記のような２つのプリディストータの両方を用いる場合には、それぞれのプリディストータ内の係数が独立していても、プリディストータ間で互いに影響を及ぼし合うため、適応的に収束させるために長い時間を要するという問題があった。
【００１２】
このような（問題１）を解消するために、後述する本発明に係る実施例で示されるように、適応させるプリディストータにおいて、増幅器のもつ非線形特性の逆特性を与える関数として直交関数から構成される直交多項式を用いて、収束時間を短くする効果的な手法が考えられる（例えば、本出願人による特願２００７−２８５０３２号参照。）。
【００１３】
次に、（問題２）について説明する。
図１２には、プリディストーションの学習のための係数の適応アルゴリズムとして波形比較法を用いた場合における制御部１０１の構成例として、背景技術に係る制御部１０１（図１１に示される制御部１４に対応するもの）の演算に関する構成例を示してある。なお、図１２には、Ａ／Ｄ変換器７や歪補償テーブル１２も示してある。
【００１４】
ここで、プリディストーションの学習のための係数Ａｉ、Ｂｉの適応アルゴリズムを用いた場合の更新方法について説明する。
なお、Φｉ、Ａｉ、Ｂｉ、Ｅ［・］の関数については後述する実施例で説明する。
本例の制御部１０１は、減算器１１１と、アダプティブアルゴリズム部１１２を備えている。
減算器１１１は、プリディストータへの入力信号からＡ／Ｄ変換器７からの入力信号を減算することにより、プリディストータへの入力信号（歪の無い信号）と増幅器（本例では、電力増幅部４の増幅器）からのフィードバック信号（歪のある信号）との差分を誤差信号ｅ（ｔ）として求める。本例では、非線形歪成分が誤差信号ｅ（ｔ）となる。
アダプティブアルゴリズム部１１２は、減算器１１１により得られた誤差信号ｅ（ｔ）を用いて、ＬＭＳアルゴリズムにより、（式２）、（式３）に示されるアルゴリズムを用いて、プリディストーションの学習のための係数（例えば、それによって得られる、歪補償テーブル１２の内容）を更新する。
【００１５】
【数２】
2010068142.tif 000004
【００１６】
【数３】
2010068142.tif 000005
【００１７】
ここで、０＜μ≦１であり、誤差の大きさを分母のＥ［｜Φｉ（ｔ）｜２］で正規化している。誤差信号ｅ（ｔ）は、（式４）のように表される。
（式４）において、ｘ（ｔ）はプリディストータへの入力信号を表しており、ＰＡｏｕｔは増幅器の出力信号をフィードバックしたものである制御部１０１への入力信号を表している。また、τは時間の同期誤差を表しており、Ｇａｉｎ’は増幅器の増幅率による振幅の調整のための係数を表している。
【００１８】
【数４】
2010068142.tif 000006
【００１９】
この場合に、重要になるのが遅延時間とレベル（振幅）の調整である。歪を完全に補償した場合には誤差ｅ（ｔ）＝０となるが、遅延時間差がある場合（τ≠０である場合）や、Ｇａｉｎ’＊ｘ（ｔ）≠ＰＡｏｕｔ（ｔ）である場合には、誤差ｅ（ｔ）≠０となり、歪があるように見えてしまう。
例えば、希望信号電力と歪電力との比は３０〜６０［ｄＢ］といったように非常に大きいため、この調整は重要になる。この問題を解決しようとした場合には、複雑で精度の良い演算を要することから、回路規模が大きくなってしまうという問題があった。
【００２０】
このように、上述のような従来のプリディストータの構成（例えば、図１２に示される構成）では、プリディストーションの学習のための係数（例えば、それによって得られる、歪補償テーブル１２の内容）を適応アルゴリズムを用いて収束させる構成についても、未だに開発の余地があり、更なる効率化が望まれていた。
【００２１】
このような（問題２）を解消するために、後述する本発明に係る実施例で参照される図３（ａ）、（ｂ）に示されるような構成を用いて、適応アルゴリズムに波形比較法を用いた場合における複雑で精度の良い演算を不要として回路規模を削減する手法が考えられる（例えば、本出願人による特願２００７−２８５０３２号参照。）。
【００２２】
【特許文献１】特開２００４−１１２１５１号公報
【特許文献２】特開２００５−１０１９０８号公報
【発明の開示】
【発明が解決しようとする課題】
【００２３】
上述のように、上記した（問題１）を解消するために、後述する本発明に係る実施例で示されるように、適応させるプリディストータにおいて、増幅器のもつ非線形特性の逆特性を与える関数として直交関数から構成される直交多項式を用いて、収束時間を短くする効果的な手法が考えられ、また、上記した（問題２）を解消するために、後述する本発明に係る実施例で参照される図３（ａ）、（ｂ）に示されるような構成を用いて、適応アルゴリズムに波形比較法を用いた場合における複雑で精度の良い演算を不要として回路規模を削減する手法が考えられる（例えば、本出願人による特願２００７−２８５０３２号参照。）。
【００２４】
しかしながら、このような手法を用いると、収束時間は短くなるものの、後述する図１３及び図１４に示されるように、直交多項式の効果を最大限には生かしていないという問題があった。このため、収束時間が短く、且つ、ハードウエア規模を小さくする方法については、未だに改善する余地があり、更に効果的な方法の開発が期待されていた。
【００２５】
本発明は、このような従来の事情に鑑み為されたもので、増幅器で発生する非線形な歪をプリディストーション方式により補償するに際して、プリディストーションの学習のための係数（詳細については本発明の実施例（段落［００９２］以降）にて後述する）を効率的に収束させることができるプリディストータを有する歪補償増幅装置を提供することを目的とする。
【課題を解決するための手段】
【００２６】
上記目的を達成するため、本発明では、増幅器のもつ非線形特性によって発生する歪を補償するために前記非線形特性の逆特性をもつ信号を生成して前記増幅器に出力するプリディストータを有する歪補償増幅装置において、次のような構成とした。
すなわち、レベル検出手段が、前記プリディストータに入力される信号のレベルを検出する。対応記憶手段が、前記プリディストータに入力される信号のレベルとプリディストーションを実行するための歪補償係数との対応を記憶し、前記レベル検出手段により検出された前記プリディストータに入力される信号のレベルを入力して前記プリディストーションを実行するための歪補償係数を出力する。プリディストーション実行手段が、前記対応記憶手段から出力された前記プリディストーションを実行するための歪補償係数と、前記プリディストータに入力される信号とを入力し、前記プリディストータに入力される信号に対して前記プリディストーションを実行するための歪補償係数に基づいて前記増幅器のもつ非線形特性によって発生する歪の逆特性の歪を与え、前記増幅器に出力する。フィルタ手段が、方向性結合器により分配される前記増幅器出力のフィードバック信号から希望波周波数成分を除去して歪信号成分を出力する。対応取得手段が、前記フィルタ手段により取得された前記歪信号成分が小さくなるように前記プリディストータに入力される信号に対して増幅器のもつ非線形特性の逆特性を与える関数を構成するプリディストーションの学習のための係数を更新し、更新した前記プリディストーションの学習のための係数に基づいて前記プリディストータに入力される信号のレベルと前記プリディストーションを実行するための歪補償係数との対応を取得して前記対応記憶手段に出力する。
そして、前記増幅器のもつ非線形特性の逆特性を与える関数には直交多項式を用いる。前記直交多項式を構成する各直交関数は、前記プリディストータに入力される信号の値とその信号のレベルのべき乗の積である１個以上の入力信号の関数と、前記入力信号の関数にそれぞれ対応するパラメータとの積の総和である。前記１個以上のパラメータの値は、前記入力信号の関数に前記フィルタ手段と同一のフィルタ特性を有するフィルタをかけて得られる関数を前記各直交関数を構成する前記入力信号の関数と置換した場合に前記各直交関数が互いに直交するように設定される。
【００２７】
従って、直交多項式を構成するプリディストーションの学習のための係数を更新して、プリディストータに入力される信号のレベルとプリディストーションを実行するための歪補償係数との対応を取得することが行われるため、例えば、増幅器で発生する非線形な歪をプリディストーション方式により補償するに際して、プリディストーションの学習のための係数（詳細については本発明の実施例（段落［００９２］以降）にて後述する）を効率的に収束させることができ、収束に要する時間を短縮化することができる。
【００２８】
また、例えば、フィードバック信号から抽出された歪信号成分を小さくするアルゴリズムを用いて、プリディストーションの学習のための係数を更新することにより、従来の波形比較法と比べて、複雑な処理（演算）を不要として回路規模を小さくすることができ、このような処理の簡易化によって、プリディストーションの学習のための係数を効率的に収束させることができ、収束に要する時間を短縮化することができる。
【００２９】
また、フィードバック信号からフィルタ手段により歪信号成分を抽出してそれが小さくなるように制御する構成において、前記１個以上のパラメータの値を求める場合に、それぞれのパラメータに係る入力信号の関数に対して当該フィルタ手段と同一のフィルタ特性を有するフィルタをかけることにより、更に、良好な直交化を実現して、プリディストーションの学習のための係数を効率的に収束させることができ、収束に要する時間を短縮化することができる。
なお、本発明は、例えば、メモリレスＰＤや、メモリＰＤや、メモリレスＰＤとメモリＰＤを並列で使用した構成など、直交多項式を用いることが可能な種々なＰＤに適用することが可能である。
【００３０】
ここで、歪を補償する程度（精度）としては、実用上で有効であれば、種々な態様が用いられてもよい。
また、信号のレベルとしては、例えば、電力や振幅のレベルなどを用いることができる。
【００３１】
また、フィードバック信号に含まれる歪の成分が小さく（好ましくは、最小に）なるように制御する態様としては、種々な態様が用いられてもよく、例えば、摂動法などを用いることができる。
また、直交多項式を構成するプリディストーションの学習のための係数としては、例えば、メモリレスプリディストータの場合には３次、５次、７次、・・・といった奇数次の１つ又は複数の係数（Ａ３、Ａ５、Ａ７、・・・）が用いられ、メモリ効果プリディストータの場合には２次、４次、６次、・・・といった偶数次の１つ又は複数の係数（Ｂ２、Ｂ４、Ｂ６、・・・）が用いられる。また、メモリレスプリディストータとメモリ効果プリディストータの両方が用いられる場合には、両方の係数（両方を合わせて、複数の係数）が用いられる。
【００３２】
また、プリディストータに入力される信号のレベルとプリディストーションを実行するための歪補償係数との対応としては、例えば、直交多項式を用いて表現される、増幅器のもつ非線形特性の逆特性を与える関数によって与えられる対応とは異なるもの（従来のべき級数を用いて表現されるもの）が用いられてもよい。なぜなら、これら両方（直交多項式と従来のべき級数）の係数は互いに変換することが可能である。
また、例えば、更新対象となるプリディストーションの学習のための係数と、プリディストータに入力される信号のレベルに対応付けられるプリディストーションを実行するための歪補償係数としては、同一のものが用いられてもよい。
なお、直交多項式を構成するプリディストーションの学習のための複数の係数は、理想的には、互いに影響を及ぼさず、それぞれ独立に更新することが可能である。
【００３３】
また、プリディストーションを実行するための歪補償係数は、増幅器の非線形特性の逆特性（例えば、ＡＭ−ＡＭ特性及びＡＭ−ＰＭ特性の逆特性や、メモリ効果の逆特性や、これら両方）を入力信号に与えるためのものである。
また、対応記憶手段としては、例えば、プリディストータに入力される信号のレベルとプリディストーションを実行するための歪補償係数との対応をメモリのテーブルなどにより記憶する。
【００３４】
また、希望波周波数成分としては、例えば、増幅器に入力される信号（希望波）の周波数帯域の成分が用いられ、この場合、フィードバック信号から希望波周波数成分を除去した信号成分は、例えば、希望波の周波数帯域外の帯域に存在する歪成分（増幅器で発生した歪の成分）となる。
また、フィルタとしては、例えば、帯域通過フィルタや、帯域制限フィルタなどを用いることができる。
また、歪成分を小さくするアルゴリズムとしては、種々なものが用いられてもよい。
【００３５】
また、各直交関数が、プリディストータに入力される信号の値とその信号のレベルのべき乗の積である１個以上の入力信号の関数と、前記入力信号の関数にそれぞれ対応するパラメータとの積の総和として表される数式としては、直交多項式が実現されるものであれば、種々なものが用いられてもよく、例えば、人により予め設定され、入力信号の関数の次数（例えば、３次、５次、７次、・・・や２次、４次、６次、・・・、など）毎にパラメータがあるような数式が回路構成などに基づいて設定される。
【００３６】
本発明に係る歪補償増幅装置では、一構成例として、次のような構成とした。
すなわち、入力信号関数値取得手段が、前記プリディストータに入力される信号に基づいて、前記各直交関数を構成する前記各入力信号の関数の値をそれぞれ取得する。前記対応取得手段は、前記入力信号関数値取得手段により取得した前記各直交関数を構成する前記各入力信号の関数の値と前記フィルタ手段により取得した歪信号成分とをそれぞれ複素乗算して前記歪信号成分から前記１個以上の直交関数のそれぞれに対応した信号成分を抽出し、前記抽出した信号成分毎にそれが小さくなるように、前記プリディストーションの学習のための係数を更新する。
【００３７】
従って、歪信号成分を小さくするように制御するに際して、１個以上の直交関数のそれぞれに対応した成分を当該歪信号成分（全ての直交関数についての全体的な歪信号成分）から抽出して、各成分毎にそれが小さくなるように制御することを可能として、制御を効率化することが可能である。
ここで、それぞれの直交関数に対応した信号を取得する場合に、例えば、前記したフィルタ手段と同一のフィルタ特性を有するフィルタを通過した信号を取得することや、或いは、このようなフィルタを通過しない信号を取得することが可能である。
【００３８】
本発明に係る歪補償増幅装置では、他の一構成例として、次のような構成とした。
すなわち、前記対応取得手段は、前記フィルタ手段により取得した前記歪信号成分のみを用いて、当該歪信号成分の全体が小さくなるように、前記プリディストーションの学習のための係数を更新する。
従って、例えば、前記した入力信号関数値取得手段を備えることを不要として、装置構成の簡易化や制御の簡易化を図ることができる。
【００３９】
なお、本発明は、方法や、プログラムや、記録媒体などとして提供することも可能である。
本発明に係る方法では、装置やシステムにおいて各手段が各種の処理を実行する。
本発明に係るプログラムでは、装置やシステムを構成するコンピュータに実行させるものであって、各種の手段として当該コンピュータを機能させる。
本発明に係る記録媒体では、装置やシステムを構成するコンピュータに実行させるプログラムを当該コンピュータの入力手段により読み取り可能に記録したものであって、当該プログラムは各種の処理（手順）を当該コンピュータに実行させる。
【００４０】
［以下、他の捉え方によるプリディストータの構成例を記載した欄］
以下では、他の捉え方によるプリディストータの構成例（１）〜（４）を示す。この欄における記載内容は、他の欄における本願発明の内容に対して不要な限定を加える意図は全く無い。
【００４１】
（１）増幅器で発生する歪を補償するプリディストータにおいて、次のような構成とした。
すなわち、第１の手段が、前記プリディストータに入力される信号のレベルを検出する。第２の手段が、前記増幅器から出力される信号をフィードバック信号として取得して、第３の手段により当該取得したフィードバック信号から希望波周波数成分を除去した信号成分を取得する。第４の手段が、前記第２の手段が有する前記第３の手段により取得された信号成分を歪成分として、当該歪成分が小さくなるように、直交多項式を用いて表現されるプリディストーションの学習のための係数（例えば、後述する実施例におけるＡｉやＢｉ）を更新して、前記プリディストータに入力される信号のレベルとプリディストーションを実行するための歪補償係数との対応を取得する。第５の手段が、前記第４の手段により取得された対応に基づいて、前記第１の手段により検出されたレベルに対応したプリディストーションを実行するための歪補償係数に応じて前記増幅器に入力される信号に対してプリディストーションのための歪を与える。
【００４２】
そして、前記直交多項式を構成する各直交関数（例えば、後述する実施例におけるΦｉ）は、１個以上のパラメータ（例えば、後述する実施例におけるφｉｊ）とそれぞれのパラメータに係る入力信号（例えば、後述する実施例におけるｘ（ｔ））の関数との積の総和として表される（例えば、後述する実施例１における（式１５）、後述する実施例２における（式３５）、後述する実施例３における（式４０））。また、前記１個以上のパラメータの値として、前記それぞれのパラメータに係る入力信号の関数に対して前記第３の手段と同一のフィルタ特性を有するフィルタ（例えば、後述する実施例におけるＢＰＦ［］）をかけた数式（例えば、後述する実施例１における（式３０）、後述する実施例２における（式３７）、後述する実施例３における（式４２））を解いて求められた値が設定された。
【００４３】
（２）プリディストータでは、一構成例として、次のような構成とした。
すなわち、第６の手段が、前記プリディストータに入力される信号に基づいて、１個以上の直交関数のそれぞれに対応した信号を取得する。
前記第４の手段は、前記第６の手段により取得された信号を用いて、前記１個以上の直交関数のそれぞれに対応した成分を前記歪成分から抽出し、抽出した成分毎にそれが小さくなるように、前記直交多項式を用いて表現されるプリディストーションの学習のための係数を更新して、前記プリディストータに入力される信号のレベルとプリディストーションを実行するための歪補償係数との対応を取得する。
【００４４】
（３）プリディストータでは、他の一構成例として、次のような構成とした。
すなわち、前記第４の手段は、前記歪成分（全ての直交関数についての全体的な歪成分）のみを用いて、当該歪成分の全体が小さくなるように、前記直交多項式を用いて表現されるプリディストーションの学習のための係数を更新して、前記プリディストータに入力される信号のレベルとプリディストーションを実行するための歪補償係数との対応を取得する。
従って、例えば、前記した第６の手段を備えることを不要として、装置構成の簡易化や制御の簡易化を図ることができる。
【００４５】
（４）一構成例として、プリディストータでは、次のような構成とした。
すなわち、前記第５の手段として、ＡＭ−ＡＭ特性及びＡＭ−ＰＭ特性を補償するメモリレスプリディストータを実現する第７の手段と、メモリ効果を補償するメモリ効果プリディストータを実現する第８の手段を備えた。
また、前記第４の手段は、１つの直交多項式を用いて表現される前記第７の手段と前記第８の手段の両方についてのプリディストーションの学習のための係数を更新して、前記第７の手段と前記第８の手段のそれぞれについて、前記プリディストータに入力される信号のレベルとプリディストーションを実行するための歪補償係数との対応を取得する。
【００４６】
従って、メモリレスプリディストータとメモリ効果プリディストータの両方が用いられる場合において、例えば、増幅器で発生する非線形な歪をプリディストーション方式により補償するに際して、それぞれのプリディストータにおけるプリディストーションの学習のための係数を効率的に収束させることができ、収束に要する時間を短縮化することができる。
【００４７】
ここで、前記第７の手段（メモリレスプリディストータ）と前記第８の手段（メモリ効果プリディストータ）は、例えば、それぞれ別のものとして構成されて、並列に配置される。
また、前記第７の手段（メモリレスプリディストータ）と前記第８の手段（メモリ効果プリディストータ）は、例えば、それぞれ、プリディストータに入力される信号のレベルとプリディストーションを実行するための歪補償係数との対応を取得や記憶する。
また、１つの直交多項式を用いて表現されるプリディストーションの学習のための係数には、メモリレスプリディストータに関する係数とメモリ効果プリディストータに関する係数の両方が含まれ、これら両方のプリディストータの間の相互作用も考慮される。
［以上、他の捉え方によるプリディストータの構成例を記載した欄］
【発明の効果】
【００４８】
以上説明したように、本発明に係る歪補償増幅装置によると、増幅器で発生する非線形な歪をプリディストーション方式により補償するに際して、プリディストーションの学習のための係数を効率的に収束させることができる。
【発明を実施するための最良の形態】
【００４９】
本発明に係る実施例を図面を参照して説明する。
図１には、本発明の一実施例に係るプリディストータ付き増幅器の構成例を示してある。本例のプリディストータ付き増幅器は、例えば、基地局装置の送信機などに設けられる。
本例のプリディストータ付き増幅器は、プリディストータ（ＰＤ）１と、Ｄ／Ａ（Ｄｉｇｉｔａｌ  ｔｏ  Ａｎａｌｏｇ）変換器２と、アップコンバータ（周波数変換部）３と、電力増幅部（ＰＡ）４と、方向性結合器５と、ダウンコンバータ（周波数変換部）６と、Ａ／Ｄ（Ａｎａｌｏｇ  ｔｏ  Ｄｉｇｉｔａｌ）変換器７と、例えば帯域通過フィルタ（ＢＰＦ：Ｂａｎｄ  Ｐａｓｓ  Ｆｉｌｔｅｒ）から構成されたフィードバック系のフィルタ８と、アンテナ９を備えている。
【００５０】
また、本例のプリディストータ付き増幅器は、Φ３取得部１５と、例えば帯域通過フィルタから構成されたフィルタ１６と、Φ５取得部１７と、例えば帯域通過フィルタから構成されたフィルタ１８を備えている。
ここで、本例では、フィードバック系のフィルタ８と入力側の各フィルタ１６、１８は、全て同じフィルタ特性を有しており、入力信号（希望信号）の周波数帯域を除去する特性を有している。
なお、Φ３やΦ５については後述する。
【００５１】
プリディストータ１には、振幅検出部１１と、メモリなどで構成されるＬＵＴ（Ｌｏｏｋ  Ｕｐ  Ｔａｂｌｅ）からなる歪補償テーブル１２と、プリディストーション実行部１３と、制御部（学習部）１４を備えている。
【００５２】
本例のプリディストータ付き増幅器において行われる動作の概要を説明する。
プリディストータ付き増幅器への入力信号（例えば、送信対象となる信号）は、プリディストータ１に入力されて、振幅検出部１１及びプリディストーション実行部１３に入力される。また、プリディストータ付き増幅器への入力信号は、Φ３取得部１５及びΦ５取得部１７にも入力される。
振幅検出部１１は、入力された信号の振幅の値を検出して、歪補償テーブル１２へ出力する。この振幅の値は、歪補償テーブル１２の参照引数として対応付けられている。
【００５３】
歪補償テーブル１２は、プリディストーション方式により歪補償を行うためのテーブルを格納している。このテーブルは、歪補償対象となる増幅器（本例では、電力増幅部４の増幅器）の非線形特性の逆特性を規定するものであり、一般的に、入力信号の振幅を指標とするＡＭ−ＡＭ特性（振幅）及びＡＭ−ＰＭ特性（位相）に関するものである。
具体的には、歪補償テーブル１２は、振幅の値とプリディストーション実行部１３へ供給するための歪補償係数（制御係数）との対応を記憶しており、振幅検出部１１から入力された振幅の値に対応した歪補償係数をプリディストーション実行部１３へ出力する。
【００５４】
プリディストーション実行部１３は、歪補償テーブル１２から入力された歪補償係数（歪補償テーブル１２の参照結果）に従って、入力信号に対してプリディストーションの歪を与えることにより、入力信号の振幅や位相を補償して、当該補償後の信号をＤ／Ａ変換器２へ出力する。
Ｄ／Ａ変換器２は、プリディストーション実行部１３から入力された信号をデジタル信号からアナログ信号へ変換して、アップコンバータ３へ出力する。
アップコンバータ３は、Ｄ／Ａ変換器２から入力された信号を周波数変換（アップコンバート）により無線周波数の信号へ変換して、電力増幅部４へ出力する。
【００５５】
電力増幅部４は、アップコンバータ３から入力された信号を増幅して出力する。この出力信号は、例えば、アンテナ９から無線により送信される。
ここで、電力増幅部４で増幅される信号は、プリディストーション方式により予め電力増幅部４の非線形特性の逆特性の歪を与えられた信号であり、このプリディストーション歪と電力増幅部４で発生する歪とが相殺される（理想的には、完全に打ち消される）ことにより、電力増幅部４の出力信号は歪が補償された信号となる。
【００５６】
方向性結合器５は、電力増幅部４からの出力信号の一部を分配して、フィードバック信号として取得して、ダウンコンバータ６へ出力する。
ダウンコンバータ６は、方向性結合器５から入力されたフィードバック信号を周波数変換（ダウンコンバート）によりベースバンド帯或いは中間周波数帯の信号へ変換して、Ａ／Ｄ変換器７へ出力する。
Ａ／Ｄ変換器７は、ダウンコンバータ６から入力された信号をアナログ信号からデジタル信号へ変換して、制御部１４へ出力する。
ここで、本例では、ダウンコンバータ６やＡ／Ｄ変換器７を介して制御部１４へ入力されるフィードバック信号に含まれる歪成分がフィルタ８の特性により抽出され、当該歪成分の信号が制御部１４で用いられる。フィルタ８の詳細については、図３（ａ）、（ｂ）を参照して後述する。
【００５７】
Φ３取得部１５は、入力信号に基づいてΦ３の信号を取得して、フィルタ１６へ出力する。具体的には、Φ３取得部１５は、入力信号の関数｜ｘ（ｔ）｜２ｘ（ｔ）の信号（値）を取得して出力する。つまり、プリディストータ１に入力される信号の値と、その信号レベル（振幅）のべき乗の積を出力する。
フィルタ１６は、Φ３取得部１５から入力されるΦ３の信号を帯域制限して制御部１４へ出力する。
Φ５取得部１７は、入力信号に基づいてΦ５の信号を取得して、フィルタ１８へ出力する。具体的には、Φ５取得部１７は、入力信号の関数｜ｘ（ｔ）｜４ｘ（ｔ）の信号（値）を取得して出力する。つまり、プリディストータ１に入力される信号の値と、その信号レベル（振幅）のべき乗の積を出力する。
フィルタ１８は、Φ５取得部１７から入力されるΦ５の信号を帯域制限して制御部１４へ出力する。
【００５８】
制御部１４は、Ａ／Ｄ変換器７から入力された信号（フィルタ８を通過した後の信号）及びフィルタ１６、１８から入力された信号に基づいて、プリディストーション実行部１３による歪補償がより良好となるように、歪補償テーブル１２の記憶内容（本例では、振幅値と歪補償係数との対応）を更新する。この更新により、例えば、温度変化や経年変化などに適応することが可能である。
【００５９】
この場合に、本例では、制御部１４は、フィードバックされた歪成分の信号とフィルタ１６から入力されたΦ３に関する信号とを複素乗算することにより、当該歪成分（歪成分全体）の信号に含まれるΦ３に対応する成分を抽出し、また、フィードバックされた歪成分の信号とフィルタ１８から入力されたΦ５に関する信号とを複素乗算することにより、当該歪成分（歪成分全体）の信号に含まれるΦ５に対応する成分を抽出し、そして、各Φ３、Φ５に対応する歪の成分毎に、それが小さくなるように制御を行う。
【００６０】
ここで、本例では、入力側にΦ３、Φ５に関する処理部（取得部１５、１７及びフィルタ１６、１８）を備えた構成例を示したが、他の構成例として、Φ３、Φ５のうちのいずれか一方のみに関する処理部を備える構成や、或いは、７次以上のΦｉに関する処理部を備える構成などが用いられてもよい。制御部１４では、Φｉに関する処理部が備えられている場合には、当該Φｉに関する信号とフィードバックされた歪成分の信号とを複素乗算することにより、当該Φｉに対応する歪の成分を抽出して、制御に使用することができる。
【００６１】
図２には、プリディストーション実行部１３の構成例を示してあり、その周辺の処理部２〜４、１１、１２も示してある。
本例のプリディストーション実行部１３は、複素乗算器３１と、複素加算器３２を備えている。
本例のプリディストーション実行部１３では、入力信号ｘ（ｔ）が複素乗算器３１及び複素加算器３２に入力される。
振幅検出部１１は入力信号ｘ（ｔ）の振幅値｜ｘ（ｔ）｜を検出し、歪補償テーブル１２は当該振幅値｜ｘ（ｔ）｜に対応した歪補償係数ＬＵＴ（｜ｘ（ｔ）｜）を複素乗算器３１へ出力する。
複素乗算器３１は、入力された入力信号ｘ（ｔ）と歪補償係数ＬＵＴ（｜ｘ（ｔ）｜）とを複素乗算し、当該複素乗算結果ｐ（ｔ）を複素加算器３２へ出力する。
複素加算器３２は、入力された入力信号ｘ（ｔ）と前記複素乗算結果ｐ（ｔ）を複素加算して、当該複素加算結果をＤ／Ａ変換器２へ出力する。
【００６２】
次に、プリディストーションの学習のための係数Ａｉ、Ｂｉの適応アルゴリズムを用いた場合の更新方法について説明する。
なお、Ａｉ、Ｂｉについては、後述する各実施例で説明する。
図３（ａ）には、アナログフィルタを用いる場合について、本発明の一実施例に係る制御部１４ａ（図１に示される制御部１４に対応するもの）の演算に関する構成例を示してあり、具体的には、希望信号帯域外の信号を通過させる特性を有する帯域通過フィルタ（ＢＰＦ）７１と、Ａ／Ｄ変換器７と、アダプティブアルゴリズム部８１を備えた制御部１４ａと、歪補償テーブル１２を示してある。
この構成例では、帯域通過フィルタ７１が図１に示されるフィルタ８に相当する。
【００６３】
本例の構成では、ダウンコンバータ６とＡ／Ｄ変換器７との間（Ａ／Ｄ変換器７の前段）に、アナログの帯域通過フィルタ７１を備えている。
そして、ダウンコンバータ６からの出力信号を帯域通過フィルタ７１によりフィルタリングすることで希望信号帯域外の信号をエラー信号ｅ（ｔ）として抽出し、抽出したエラー信号ｅ（ｔ）をＡ／Ｄ変換器７によりデジタル化して、当該エラー信号ｅ（ｔ）及び各フィルタ１６、１８からの入力信号に基づいて制御部１４ａのアダプティブアルゴリズム部８１が例えば摂動法のアルゴリズムによりプリディストーションの学習のための係数（詳細については本発明の実施例（段落［００９２］以降）にて後述する）を更新する。
【００６４】
図３（ｂ）には、デジタルフィルタを用いる場合について、本発明の一実施例に係る制御部１４ｂ（図１に示される制御部１４に対応するもの）の演算に関する構成例を示してあり、具体的には、Ａ／Ｄ変換器７と、希望信号帯域外の信号を通過させる特性を有する帯域通過フィルタ９１及びアダプティブアルゴリズム部９２を備えた制御部１４ｂと、歪補償テーブル１２を示してある。
この構成例では、帯域通過フィルタ９１が図１に示されるフィルタ８に相当する。
【００６５】
本例の構成では、制御部１４ｂの内部（Ａ／Ｄ変換器７の後段）に、デジタル演算を行う帯域通過フィルタ９１を備えている。
そして、制御部１４ｂにおいて、Ａ／Ｄ変換器７からの入力信号を帯域通過フィルタ９１によりフィルタリングすることで希望信号帯域外の信号をエラー信号ｅ（ｔ）として抽出し、抽出したエラー信号ｅ（ｔ）及び各フィルタ１６、１８からの入力信号に基づいてアダプティブアルゴリズム部９２が例えば摂動法のアルゴリズムによりプリディストーションの学習のための係数（詳細については本発明の実施例（段落［００９２］以降）にて後述する）を更新する。
【００６６】
なお、本例では、フィルタとして、帯域通過フィルタ７１、９１を用いた場合を示しているが、他の構成例として、同様なフィルタリング特性を有する帯域制限フィルタを用いることも可能である。帯域制限フィルタとしては、例えば、通常、ＦＩＲ（Ｆｉｎｉｔｅ  Ｉｍｐｕｌｓｅ  Ｒｅｓｐｏｎｓｅ）フィルタなどが用いられる。
【００６７】
ここで、図１２に示される背景技術の構成に対して、図３（ａ）、（ｂ）に示される本例の構成により得られる効果を説明する。
図１２に示される背景技術の構成では、例えばフィードバック信号に含まれる歪成分の周波数のパワーレベルをエラー信号ｅ（ｔ）として見ており、フィードバック信号のゲイン（Ｇａｉｎ）や位相（時間τ）が元の信号と合わないと誤差が出るため、レベル合わせなどが必要である。
【００６８】
これに対して、図３（ａ）、（ｂ）に示される本例の構成では、フィードバック信号のみを用いて、帯域通過フィルタ７１、９１により希望波以外の信号成分（つまり、歪成分）を誤差信号（例えば、歪帯域の時間領域の誤差ベクトル）として抽出することにより、タイミング等を合わせることに要求される精度を落とすことができる。
このように、本例では、図１２に示される背景技術の構成におけるレベル調整などをする必要が無く、電力が大きい希望信号を含んでいないため、遅延時間に要求される精度は緩和される。つまり、波形比較法のための精密なレベル調整や遅延時間調整などを不要とすることができる。なお、希望帯域内に存在する歪は帯域通過フィルタ７１、９１により除去されるため誤差信号ｅ（ｔ）に含まれなくなるが、希望信号帯域外の誤差信号ｅ（ｔ）が０に近づけば希望信号帯域内の誤差信号も０に近づくため特に問題はない。
【００６９】
以上のように、本例のプリディストータ付き増幅器では、帯域通過フィルタ７１、９１を用いて、増幅器（本例では、電力増幅部４の増幅器）の出力信号から希望信号を減衰又は除去した信号を誤差信号ｅ（ｔ）として、プリディストーションの学習のための係数を学習する。
従って、本例のプリディストータ付き増幅器では、帯域通過フィルタ７１、９１で希望信号帯域を除去した信号をエラー信号ｅ（ｔ）とすることで、例えば図３に示される構成における複雑な処理（演算）が不要となって、回路規模を小さくすることができ、処理を簡素化した分だけ収束時間が短くなる。このように、本例では、プリディストーションを実行するための歪補償係数（例えば、それを規定する、歪補償テーブル１２の内容）を効率的に収束させることができる。
【実施例１】
【００７０】
本発明の第１実施例を説明する。
本例では、メモリレスプリディストータを用いる場合について説明する。
まず、直交多項式を用いる本例の構成に対する背景について詳しく説明する。
図４には、参考として、べき級数展開を用いたメモリレスプリディストータの構成例を示してある。本例のメモリレスプリディストータは、図１に示されるプリディストータ１に相当するものを原理的な構成例で示したものである。
【００７１】
本例のメモリレスプリディストータは、３次の項に関する処理部として、２乗検出部２１と、乗算器２２と、複素乗算器２３を備えており、また、５次の項に関する処理部として、４乗検出部２４と、乗算器２５と、複素乗算器２６を備えており、また、７次以降の各奇数次の項に関しても同様な処理部（図示せず）を備えている。なお、実際の回路では、無限の次数まで備えることはできないため、実用上で有効な任意の次数（３次以上の任意の奇数次）までの処理部を備えてもよい。
また、本例のメモリレスプリディストータは、全ての次数に共通な処理部として、加算器２７を備えている。
【００７２】
本例のメモリレスプリディストータでは、入力信号は複素信号である。
３次の項に関する処理部では、２乗検出部２１が入力信号の２乗の値を検出（例えば、計算）し、乗算器２２が当該２乗値と入力信号とを乗算する。この乗算結果の信号では、入力信号の振幅が３乗となっており、位相は保たれている。そして、複素乗算器２３が当該乗算結果の信号とプリディストータの係数α３とを複素乗算する。このプリディストータの係数α３は複素数であり、制御部（図４では、図示せず）が歪を補償することができるように設定する。
【００７３】
５次の項に関する処理部では、４乗検出部２４が入力信号の４乗の値を検出（例えば、計算）し、乗算器２５が当該４乗値と入力信号とを乗算する。この乗算結果の信号では、入力信号の振幅が５乗となっており、位相は保たれている。そして、複素乗算器２６が当該乗算結果の信号とプリディストータの係数α５とを複素乗算する。このプリディストータの係数α５は複素数であり、制御部（図４では、図示せず）が歪を補償することができるように設定する。
【００７４】
また、７次以降の各奇数次の項に関する処理部においても、上記と同様な処理が行われる。
そして、加算器２７が、全ての奇数次の項の処理系（複素乗算器２３、２６、・・・）から出力される信号と入力信号を入力して加算（総和）し、当該加算結果をプリディストーション処理後の信号として（図１では、Ｄ／Ａ変換器２へ）出力する。
【００７５】
図２を参照して、図４に示されるようなメモリレスプリディストータが用いられる場合について、背景技術に係るべき級数展開を用いた演算式の例を示す。
入力信号ｘ（ｔ）は、複素信号である。
振幅検出部１１は、入力信号ｘ（ｔ）の振幅値｜ｘ（ｔ）｜を計算する。入力信号ｘ（ｔ）を（式５）のように表すと、振幅値｜ｘ（ｔ）｜は（式６）のように表される。
【００７６】
【数５】
2010068142.tif 000007
【００７７】
【数６】
2010068142.tif 000008
【００７８】
プリディストータにおいて、入力信号ｘ（ｔ）に付加する信号ｐ（ｔ）は、一般的に、（式７）のように表される。ここで、αｉはプリディストータの係数であり、複素数である。（式７）は（式１）と同様にべき級数で表され、αｉを適切に選ぶことによって、（式１）の非線形歪成分を補償することができる。
【００７９】
【数７】
2010068142.tif 000009
【００８０】
ｐ（ｔ）が（式７）のように表されるため、歪補償テーブル１２の出力信号ＬＵＴ｜ｘ（ｔ）｜は、（式８）のように表される。メモリ等で構成される歪補償テーブル（ＬＵＴ）１２には、制御部１４によって、（式８）に示されるようなデータが格納される。
【００８１】
【数８】
2010068142.tif 000010
【００８２】
ここで、増幅器（本例では、電力増幅部４の増幅器）の非線形成分の次数を３次まで考慮し、プリディストータの次数を３次まで考慮すると、（式１）及び（式７）はそれぞれ（式９）及び（式１０）のように表される。
【００８３】
【数９】
2010068142.tif 000011
【００８４】
【数１０】
2010068142.tif 000012
【００８５】
増幅器の入力信号ｚ（ｔ）は、入力信号ｘ（ｔ）に（式１０）に示されるプリディストーション信号ｐ（ｔ）が加えられた信号であり、（式１１）のように表される。
【００８６】
【数１１】
2010068142.tif 000013
【００８７】
（式１１）に示されるｚ（ｔ）を（式９）に代入すると、（式１２）が得られ、更に、（式１３）が得られる。
【００８８】
【数１２】
2010068142.tif 000014
【００８９】
【数１３】
2010068142.tif 000015
【００９０】
（式１３）の右辺の第一項は、増幅された希望信号を表す。右辺の第二項は３次歪成分を表し、歪が補償されるようにα３を決定する。右辺の第三〜五項には、新たに、５次成分、７次成分、９次成分が発生していることが分かる。
従って、（式１０）において、プリディストータの次数を更に高次（５次、７次、・・・）についても考慮した場合には、３次のプリディストータの係数α３が、５次のプリディストータの係数α５や、７次のプリディストータの係数α７や、９次のプリディストータの係数α９などに影響を及ぼすため、α３の値に応じてα５、α７、α９などの最適値が変化してしまう。
【００９１】
このような現象があるため、従来の方法では、メモリレスプリディストータの係数（α３、α５、α７など）を適応的に収束させるために、長い時間を要するという問題があった。
なお、（式９）では、増幅器の非線形成分の次数を３次まで考慮したが、更に５次、７次、・・・などの高次を考慮した場合には、更に高次のプリディストータの係数に影響を及ぼすことになる。
【００９２】
次に、直交多項式を用いる本例の構成について詳しく説明する。
上述した問題を解決するために、本実施例では、非線形特性の逆特性の生成多項式として、直交多項式を導入して用いる。
本例では、直交多項式を用いて、複数あるプリディストータの生成多項式を直交させ、これにより、互いの係数が影響を及ぼさないように独立させて、収束時間を短くする。以下で、その一例を示す。
【００９３】
まず、上記した（式７）を（式１４）及び（式１５）のように表現する。ここで、Ａｉはプリディストーションの学習のための係数を表し、直交化させるためのパラメータ（直交化係数）であるφｉｊは実数であり、Ｎは奇数である。
【００９４】
【数１４】
2010068142.tif 000016
【００９５】
【数１５】
2010068142.tif 000017
【００９６】
ある時間（０〜Ｔ）の入力信号ｘ（ｔ）について、（式１６）を満たすとき、（式１５）に示されるそれぞれのΦ（Φ３〜ΦＮ）は直交する。なお、Ｅ［・］の関数は、（式１７）のように定義する。
ここで、前記した時間（０〜Ｔ）の時間Ｔとしては、１回の更新に用いられるデータの時間の長さであり、一般的に長い方が誤差が小さくなるため理想的には無限大がよいが、現実では、実用上で有効な程度で、任意の値が用いられてもよい。一例として、歪補償テーブル１２の内容を毎回更新するときに、毎回異なる信号を直交させることとなることから、毎回直交させるために十分な入力信号の振幅分布が得られるような長さ（以上）の時間を用いることができ、例えば、原信号と同じ位の確率密度が得られるような長さ（以上）の時間を用いることができる。
【００９７】
【数１６】
2010068142.tif 000018
【００９８】
【数１７】
2010068142.tif 000019
【００９９】
上記した（式１５）における各φｉｊを適切に選ぶことにより、（式１６）を満たすことができる。このパラメータφｉｊの値は、前記した時間（０〜Ｔ）の入力信号ｘ（ｔ）によって異なる。
以下では、Ｅ［・］の関数で表す。また、説明を簡易化するために、（式１８）に示されるΦ３の場合と、（式１９）に示されるΦ５の場合との二つの場合を示す。
Φ３とΦ５とが直交するためには、（式１６）の関係を満たす必要があり、（式２０）、（式２１）、（式２２）のような方程式が立てられる。
【０１００】
【数１８】
2010068142.tif 000020
【０１０１】
【数１９】
2010068142.tif 000021
【０１０２】
【数２０】
2010068142.tif 000022
【０１０３】
【数２１】
2010068142.tif 000023
【０１０４】
【数２２】
2010068142.tif 000024
【０１０５】
３個の未知数φ３３、φ５３、φ５５に対して、３本の連立方程式（式２０）、（式２１）、（式２２）ができるため、これを解くことができる。
まず、（式２０）をφ３３について解くと、（式２３）が得られる。
次に、（式２１）により、（式２４）が得られる。
【０１０６】
【数２３】
2010068142.tif 000025
【０１０７】
【数２４】
2010068142.tif 000026
【０１０８】
（式２４）を（式２２）に代入すると（式２５）が得られ、更に、（式２６）が得られる。
そして、（式２６）を（式２４）に代入すると、（式２７）が得られる。
このようにして、直交多項式を生成することができる。
【０１０９】
【数２５】
2010068142.tif 000027
【０１１０】
【数２６】
2010068142.tif 000028
【０１１１】
【数２７】
2010068142.tif 000029
【０１１２】
また、増幅器が高次の非線形歪を発生する場合には、デジタルプリディストーション（ＤＰＤ）の逆特性についても高次の特性が必要となるため、高次の項を持つΦ７、Φ９、・・・を用いる。
一例として、Φ３、Φ５、Φ７を直交させる場合には、（式２８）に示される連立方程式を満たす必要がある。この場合、６個の未知数φ３３、φ５３、φ５５、φ７３、φ７５、φ７７に対して、６本の方程式ができるため、これを解くことができる。同様に、Φ９以降についても拡張することができる。
【０１１３】
【数２８】
2010068142.tif 000030
【０１１４】
上記した（式１４）に示されるＡ３、Ａ５、Ａ７、・・・、ＡＮを用いて、α３、α５、α７、・・・、αＮが（式２９）のように表される。
【０１１５】
【数２９】
2010068142.tif 000031
【０１１６】
この例では、（式２９）により得られたαｉ（ｉ＝３、５、７、・・・、Ｎ）の値を（式８）に適用して、図１〜図４に示されるような本例のプリディストータ付き増幅器に適用する。
この場合、プリディストーションの学習のための係数Ａｉは、Φｉ以外には影響を与えない、すなわち、他のプリディストーションの学習のための係数Ａｊ（ｉ≠ｊ）とは独立して求めることができ、このため、収束時間が短くなる。具体的には、例えば、歪補償テーブル１２の内容が初期状態（例えば、何の情報も無い状態）から収束するまでの更新回数が少なくなる。
【０１１７】
このように、本例のプリディストータ付き増幅器において、直交多項式を用いてメモリレスプリディストータの適応係数を学習することが行われると、直交多項式を用いることによって適応させるプリディストーションの学習のための係数が直交するため、歪補償テーブル１２の収束時間を短くすることができ、効率化が図られる。
【０１１８】
次に、本例のプリディストータ付き増幅器における特徴的な構成について詳しく説明する。
上記した直交多項式を用いる構成では、収束時間を短くすることができるものの、直交多項式の効果を最大限には生かしておらず、更なる効率化を図ることが可能である。そこで、本例では、更なる効率化を図った構成例を示す。
【０１１９】
まず、上記した直交多項式を用いる構成における課題について説明する。
初めに、図１３には、図１１に示されるプリディストータ付き増幅器の構成のように入力側のフィルタ（図１に示されるフィルタ１６、１８に相当するもの）及びフィードバック系のフィルタ（図１に示されるフィルタ８に相当するもの）が備えられていない場合として、例えば図１２に示されるように波形比較法が用いられる場合について、Ｅ［Φｍ＊・Φｎ］の一例を示してある。なお、送信信号としては、Ｗ−ＣＤＭＡ（Ｗｉｄｅｂａｎｄ−Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ）の信号を用いている。
【０１２０】
ここで、（式１４）や（式１５）や（式１７）が成り立つ。
Ａｉは歪補償の係数（プリディストーションの学習のための係数）である。φｉｊは、直交関数Φｉを直交化させるためのパラメータ（直交化係数）である。
図１３に示される表では、行（縦方向）に、入力側（送信側）の信号の成分Φ３＊、Φ５＊、Φ７＊を示してあり、図１に示されるような入力側のフィルタ１６、１８が備えられていない場合を示してある。
また、列（横方向）に、フィードバック側のエラー信号の成分Φ３、Φ５、Φ７を示してあり、図１に示されるようなフィードバック側のフィルタ８が備えられていない場合を示してある。
図１３の例では、送信信号とフィードバック信号とでレベルや遅延時間などを理想的に調整してエラー信号を求めた場合には完全に直交することが確認された。
【０１２１】
次いで、図１４には、図１に示されるプリディストータ付き増幅器の構成のようにフィードバック系のフィルタ（図１に示されるフィルタ８に相当するもの）が備えられているが、入力側のフィルタ（図１に示されるフィルタ１６、１８に相当するもの）が備えられていない場合について、Ｅ［Φｍ＊・Φｎ］の一例を示してある。なお、送信信号としては、Ｗ−ＣＤＭＡの信号を用いている。
【０１２２】
ここで、（式１４）や（式１５）や（式１７）が成り立つ。
Ａｉは歪補償の係数（プリディストーションの学習のための係数）である。φｉｊは、直交関数Φｉを直交化させるためのパラメータ（直交化係数）である。
図１４に示される表では、行（縦方向）に、入力側（送信側）の信号の成分Φ３＊、Φ５＊、Φ７＊を示してあり、図１に示されるような入力側のフィルタ１６、１８が備えられていない場合を示してある。
また、列（横方向）に、フィードバック側のエラー信号の成分Φ３、Φ５、Φ７を示してあり、図１に示されるようなフィードバック側のフィルタ８が備えられている場合を示してある。
図１４の例では、Ｅ［Φｍ＊・Φｎ］（ｍ≠ｎ）と比較して、Ｅ［Φｍ＊・Φｎ］（ｍ＝ｎ）の方が大きくなっているものの、直交性がかなり失われていることが確認された。
従って、収束時間が短く、且つ、ハードウエア規模を小さくする方法については、まだ改善する余地があり、更に効果的な方法の開発が期待される。
【０１２３】
そこで、本例では、更なる改善を図った。
以下で、本例のプリディストータ付き増幅器における特徴的な構成について説明する。
概略的には、本例では、パラメータである直交化係数φｉｊを算出する場合に、例えばＢＰＦから構成されたフィルタで希望信号帯域を抑圧した信号を用いる。本例では、このフィルタはＢＰＦであるとして説明する。
ここで、本例では、このフィルタの特性は、フィードバック系のフィルタ８や入力側の各フィルタ１６、１８の特性と同じであり、これら全てのフィルタが同じフィルタ特性を有している。
【０１２４】
具体的には、まず、一般的なプリディストータで考慮する奇数次の非線形歪に着目するため、扱う次数は３次、５次、７次、・・・、Ｎ次（Ｎは奇数）とする。
そして、ＢＰＦで希望信号帯域を抑圧した直交多項式を（式３０）のように定義する。ここで、ＢＰＦ［］は、希望信号帯域を抑圧した信号であることを表す。
【０１２５】
【数３０】
2010068142.tif 000032
【０１２６】
ある時間（０〜Ｔ）の入力信号ｘ（ｔ）について、（式１６）及び（式１７）が満たされるとき、（式３０）に示されるそれぞれのΦ３〜ΦＮは直交する。
本例では、上記した（式１５）ではなく、（式３０）を用いて、パラメータである直交化係数φｉｊを算出する。この算出の方法としては、上記した（式１５）を用いた場合と同様な方法を用いることができる。
なお、上記した（式１５）を用いた方法では（式３１）が成り立つが、本例の（式３０）を用いた方法では（式３２）のようになる点が、異なる点であり、このため、それぞれ異なる直交化係数φｉｊが求められる。
【０１２７】
【数３１】
2010068142.tif 000033
【０１２８】
【数３２】
2010068142.tif 000034
【０１２９】
ここで、本例では、パラメータである直交化係数φｉｊは、入力信号ｘ（ｔ）から求められる。具体的には、一般的な信号の特性（例えば、ＣＤＭＡやＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ  Ｆｒｅｑｕｅｎｃｙ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘｉｎｇ）などの特性）を有する十分に長い信号を用いて求められる。
本例では、パラメータである直交化係数φｉｊは、（式３０）を用いて例えば計算機シミュレーションにより初めに求められたら、固定されて一定である。そして、直交化係数φｉｊを用いて各直交関数Φｉが求められる。
なお、直交関数Φｉは、入力信号ｘ（ｔ）に応じて変動し、入力側についてもフィードバック側（歪成分）についても時間変動する。
【０１３０】
図５には、本例の（式３０）を用いて直交多項式の直交化係数φｉｊを算出した場合であって、図１に示されるプリディストータ付き増幅器の構成のようにフィードバック系のフィルタ８及び入力側のフィルタ１６、１８の両方が備えられている場合について、Ｅ［Φｍ＊・Φｎ］の一例を示してある。なお、送信信号としては、Ｗ−ＣＤＭＡの信号を用いている。
【０１３１】
図５に示される表では、行（縦方向）に、入力側（送信側）の信号の成分Φ３＊、Φ５＊、Φ７＊を示してあり、図１に示されるような入力側のフィルタ１６、１８が備えられている場合を示してある。
また、列（横方向）に、フィードバック側のエラー信号の成分Φ３、Φ５、Φ７を示してあり、図１に示されるようなフィードバック側のフィルタ８が備えられている場合を示してある。
図５に示される本例の場合には、完全には直交しないものの、本例の（式３０）を適用しない上記した図１４の場合と比較すると、直交性が大きいことが確認された。
【０１３２】
このように、本例のプリディストータ付き増幅器では、送信信号の振幅をべき乗し、当該べき乗した信号を帯域制限した信号を用いて求めた直交多項式の直交化係数φｉｊを用いる。
本例のように（式３０）を用いて直交多項式の直交化係数φｉｊを算出した場合には、例えば、（式１５）を用いて直交多項式の直交化係数φｉｊを算出した場合と比べて、更に、収束時間を短くして、効率化を図ることができる。
【０１３３】
更に、上記した（式３０）を用いて直交多項式の直交化係数φｉｊを算出した構成では、送信側の信号に帯域制限のためのフィルタ（例えば、図１に示されるフィルタ１６、１８）を用いないことによって、処理を簡単にすることが可能である。
【０１３４】
図６には、本例の（式３０）を用いて直交多項式の直交化係数φｉｊを算出した場合であって、図１に示されるプリディストータ付き増幅器の構成のようにフィードバック系のフィルタ８を備えるが、入力側のフィルタ１６、１８は備えられない場合について、Ｅ［Φｍ＊・Φｎ］の一例を示してある。なお、送信信号としては、Ｗ−ＣＤＭＡの信号を用いている。
【０１３５】
図６に示される表では、行（縦方向）に、入力側（送信側）の信号の成分Φ３＊、Φ５＊、Φ７＊を示してあり、図１に示されるような入力側のフィルタ１６、１８が備えられていない場合を示してある。
また、列（横方向）に、フィードバック側のエラー信号の成分Φ３、Φ５、Φ７を示してあり、図１に示されるようなフィードバック側のフィルタ８が備えられている場合を示してある。
図５に示される表の値と図６に示される表の値とは全く同じ値になっており、同じ直交の効果が得られることが確認された。
ここで、Ｅ［Φｍ＊・Φｎ］は時間領域の畳み込みを行っているため、周波数領域では掛け算になっている。そして、一方（ここでは、フィードバック側）について帯域制限のフィルタで除去する、すなわち、０．０を乗算するため、結果は同じになることに着目した。
【０１３６】
このように、本例のプリディストータ付き増幅器では、送信信号の振幅をべき乗し、当該べき乗した信号を帯域制限した信号を用いて求めた直交多項式の直交化係数φｉｊを用いる場合に、入力側の信号（送信信号）には帯域制限を行わず、且つ、フィードバック系の信号に帯域制限を行って、適応係数を学習する構成とすることが可能である。
このような構成では、プリディストーションの学習のための係数を更新するたびに、Ｔ［ｓｅｃ］（１回の更新に使用するデータ取得時間であり、任意の値）時間のデータを帯域制限することが不要となり、処理を簡単にすることができる。
【０１３７】
図７には、本例の（式３０）を用いて直交多項式の直交化係数φｉｊを算出した場合（本提案方式）と、（式１５）を用いて直交多項式の直交化係数φｉｊを算出した場合（比較方式）について、ＡＣＬＲの収束過程の一例を示してある。横軸は更新回数［回］を表しており、縦軸はＡＣＬＲ［ｄＢｃ］を表している。
本提案方式と比較方式とで収束時間を比較すると、比較方式では約５００回であるのに対して、本提案方式では約１００回で良好なＡＣＬＲに収束することが確認された。本提案方式では、フィードバック信号に帯域制限のためのフィルタを用いる場合に、各係数の直交性が大きくなる、すなわち、独立して収束することが可能となるため、収束時間が短くなるという有効な効果が現れている。
【０１３８】
以上のように、本例のプリディストータ付き増幅器では、直交化係数φｉｊの算出に、フィルタ（本例では、ＢＰＦ）で希望信号帯域を抑圧した信号を用いる。
一構成例として、入力側とフィードバック側の両方について、フィルタ（本例では、ＢＰＦ）を用いて帯域制限を行う。
他の構成例として、ＬＭＳや摂動法などを用いてプリディストーションの学習のための係数Ａｉの学習の評価関数を求める際に、誤差信号ｅ（ｔ）にあたるフィードバック信号についてはフィルタ（本例では、ＢＰＦ）で希望信号を除去し、これと相関を取るための入力側（送信側）の直交多項式の直交関数Φｉについては帯域制限を行わないことによって、処理を簡単にすることができる。
【０１３９】
ここで、本例のプリディストータ付き増幅器では、フィルタ（本例では、ＢＰＦ）を考慮した（式３０）を用いて直交多項式の直交化係数φｉｊを算出するが、それ以外についてはＢＰＦを考慮しないときと同様な処理を行い、例えば、Φｉの取得部（本例では、Φ３取得部１５やΦ５取得部１７）による各Φｉ成分信号の取得処理や、制御部１４や歪補償テーブル１２やプリディストーション実行部１３によるプリディストーションの制御処理などについては、（式１５）に基づいて行われる。
【実施例２】
【０１４０】
本発明の第２実施例を説明する。
本例では、メモリ効果プリディストータを用いる場合について説明する。
プリディストーション方式では、ＡＭ−ＡＭ変換やＡＭ−ＰＭ変換の補償とともに、メモリ効果の補償が重要となる。一例として、特許文献２には、ベースバンド偶数次歪成分が電源回路のインピーダンスを介して電源電圧を変動させて入力信号を再変調し、帯域内奇数次成分を新しく発生させるメモリ効果を補償するプリディストータが示されている。
【０１４１】
まず、本例における課題を詳しく説明する。
図８には、参考として、べき級数展開を用いたメモリ効果プリディストータの構成例を示してある。本例のメモリ効果プリディストータは、図１に示されるプリディストータ１に相当するものを原理的な構成例で示したものである。
【０１４２】
本例のメモリ効果プリディストータは、２次の項に関する処理部として、２乗検出部４１と、遅延回路４２と、減算器４３と、乗算器４４と、複素乗算器４５を備えており、また、４次の項に関する処理部として、４乗検出部４６と、遅延回路４７と、減算器４８と、乗算器４９と、複素乗算器５０を備えており、また、６次以降の各偶数次の項に関しても同様な処理部（図示せず）を備えている。なお、実際の回路では、無限の次数まで備えることはできないため、実用上で有効な任意の次数（２次以上の任意の偶数次）までの処理部を備えてもよい。
また、本例のメモリ効果プリディストータは、全ての次数に共通な処理部として、加算器５１を備えている。
【０１４３】
本例のメモリ効果プリディストータでは、入力信号は複素数のデジタルベースバンド信号である。
２次の項に関する処理部では、２乗検出部４１がプリディストータへの入力信号の２乗の値を検出（例えば、計算）し、遅延回路４２が２乗検出部４１からの出力（２乗値）をＵ［ｓｅｃ］（好ましくは、１クロック時間）遅らせる。減算器４３が、２乗検出部４１の出力（２乗値）から、Ｕ［ｓｅｃ］前の２乗検出部４１の出力（２乗値）を減算する。これにより、減算器４３からの出力は、２乗値の差分となる。
そして、乗算器４４が、２乗値の差分の値と入力信号とを乗算する。この乗算結果の出力信号は、キャリア信号が再変調された信号に相当し、３次成分となりキャリア周波数付近の周波数成分を有する。
複素乗算器４５は、乗算器４４からの出力信号にプリディストータの係数β２を乗算する。プリディストータの係数β２は複素数であり、制御部（図８では、図示せず）が歪を補償することができるように設定する。
【０１４４】
４次の項に関する処理部では、４乗検出部４６がプリディストータへの入力信号の４乗の値を検出（例えば、計算）し、遅延回路４７が４乗検出部４６からの出力（４乗値）をＵ［ｓｅｃ］（好ましくは、１クロック時間）遅らせる。減算器４８が、４乗検出部４６の出力（４乗値）から、Ｕ［ｓｅｃ］前の４乗検出部４６の出力（４乗値）を減算する。これにより、減算器４８からの出力は、４乗値の差分となる。
そして、乗算器４９が、４乗値の差分の値と入力信号とを乗算する。この乗算結果の出力信号は、キャリア信号が再変調された信号に相当し、５次成分となりキャリア周波数付近の周波数成分を有する。
複素乗算器５０は、乗算器４９からの出力信号にプリディストータの係数β４を乗算する。プリディストータの係数β４は複素数であり、制御部（図８では、図示せず）が歪を補償することができるように設定する。
【０１４５】
また、６次以降の各偶数次の項に関する処理部においても、上記と同様な処理が行われる。
そして、加算器５１が、全ての偶数次の項の処理系（複素乗算器４５、５０、・・・）から出力される信号と入力信号を入力して加算（総和）し、当該加算結果をプリディストーション処理後の信号として（図１では、Ｄ／Ａ変換器２へ）出力する。
なお、前記したＵ［ｓｅｃ］としては、例えば、（１クロック時間×１以上の整数）の値を用いることが可能である。
【０１４６】
図２を参照して、図８に示されるようなメモリ効果プリディストータが用いられる場合について、背景技術に係るべき級数展開を用いた演算式の例を示す。
本例では、メモリ効果プリディストータの出力信号ｐ（ｔ）は、（式３３）のように表される。
しかしながら、上記した第１実施例に係るメモリレスプリディストータの場合（ＡＭ−ＡＭ変換及びＡＭ−ＰＭ変換を補償するプリディストータの係数の場合）と同様に、β２、β４、・・・を適応させる場合の収束時間が長くなるという問題があった。
【０１４７】
【数３３】
2010068142.tif 000035
【０１４８】
次に、直交多項式を用いる本例の構成について詳しく説明する。
上述した問題を解決するために、本実施例では、メモリ効果特性の逆特性の生成多項式として、直交多項式を導入して用いる。
本例では、直交多項式を用いて、複数あるプリディストータの生成多項式を直交させ、これにより、互いの係数が影響を及ぼさないように独立させて、収束時間を短くする。以下で、その一例を示す。
【０１４９】
上記した（式３３）を（式３４）、（式３５）のように表現する。
【０１５０】
【数３４】
2010068142.tif 000036
【０１５１】
【数３５】
2010068142.tif 000037
【０１５２】
ここで，パラメータである直交化係数φｉｊは実数であり、Ｍは偶数である。
上記した第１実施例の場合と同様に、ある時間（０〜Ｔ）の入力信号ｘ（ｔ）について、（式１６）を満たすとき、（式３５）に示されるそれぞれのΦ（Φ２〜ΦＭ）が直交する。
説明を簡易化するために、Φ２の場合と、Φ４の場合との二つの場合を示す。
この場合、未知数φ２２、φ４２、φ４４に対して、（式３６）に示される３本の方程式ができるため、上記した第１実施例に係るＡＭ−ＡＭ変換及びＡＭ−ＰＭ変換を補償するプリディストータの場合と同様にして、解くことができる。
【０１５３】
【数３６】
2010068142.tif 000038
【０１５４】
また、更に高次の項を持つ多項式を用いる場合についても、同様な方法で直交させることができる。
そして、上記した第１実施例で示した（式２９）と同様に、Ｂ２、Ｂ４、Ｂ６、・・・、ＢＭとβ２、β４、β６、・・・、βＭとの関係を求めることができる。
このように、プリディストーションの学習のための係数Ｂｉは、Φｉ以外には影響を与えない、すなわち、他のプリディストーションの学習のための係数Ｂｊ（ｉ≠ｊ）とは独立して求めることができ、このため、収束時間が短くなる。
【０１５５】
このように、本例のプリディストータ付き増幅器において、直交多項式を用いてメモリ効果プリディストータの適応係数を学習することが行われると、直交多項式を用いることによって適応させるプリディストーションの学習のための係数が直交するため、歪補償テーブル１２の収束時間を短くすることができ、効率化が図られる。
【０１５６】
具体的には、本例では、入力信号を偶数乗し、偶数乗した信号と当該偶数乗した信号を遅延させた信号との差信号を用いてメモリ効果を補償するプリディストータにおいて、直交多項式を用いて当該プリディストータの適応係数を学習することにより、メモリ効果を補償するプリディストーションの学習のための係数を高速に適応させることができる。
【０１５７】
次に、本例のプリディストータ付き増幅器における特徴的な構成について詳しく説明する。
上記した直交多項式を用いる構成では、収束時間を短くすることができるものの、直交多項式の効果を最大限には生かしておらず、更なる効率化を図ることが可能である。そこで、本例では、更なる効率化を図った構成例を示す。  
【０１５８】
概略的には、本例では、直交化係数φｉｊを算出する場合に、例えばＢＰＦから構成されたフィルタで希望信号帯域を抑圧した信号を用いる。本例では、このフィルタはＢＰＦであるとして説明する。
ここで、本例では、このフィルタの特性は、フィードバック系のフィルタ８や入力側の各フィルタ１６、１８の特性と同じであり、これら全てのフィルタが同じフィルタ特性を有している。
【０１５９】
具体的には、まず、プリディストータで考慮する偶数次の歪に着目するため、扱う次数は２次、４次、６次、・・・、Ｍ次（Ｍは偶数）とする。
そして、ＢＰＦで希望信号帯域を抑圧した直交多項式を（式３７）のように定義する。ここで、ＢＰＦ［］は、希望信号帯域を抑圧した信号であることを表す。
【０１６０】
【数３７】
2010068142.tif 000039
【０１６１】
ある時間（０〜Ｔ）の入力信号ｘ（ｔ）について、（式１６）及び（式１７）が満たされるとき、（式３７）に示されるそれぞれのΦ２〜ΦＭは直交する。
本例では、上記した（式３５）ではなく、（式３７）を用いて、パラメータである直交化係数φｉｊを算出する。この算出の方法としては、上記した（式３５）を用いた場合と同様な方法を用いることができる。
【０１６２】
ここで、本例では、パラメータである直交化係数φｉｊは、入力信号ｘ（ｔ）から求められる。具体的には、一般的な信号の特性（例えば、ＣＤＭＡやＯＦＤＭなどの特性）を有する十分に長い信号を用いて求められる。
本例では、パラメータである直交化係数φｉｊは、（式３７）を用いて例えば計算機シミュレーションにより初めに求められたら、固定されて一定である。そして、直交化係数φｉｊを用いて各直交関数Φｉが求められる。
なお、直交関数Φｉは、入力信号ｘ（ｔ）に応じて変動し、入力側についてもフィードバック側（歪成分）についても時間変動する。
【０１６３】
このように、本例のプリディストータ付き増幅器では、送信信号の振幅をべき乗などし、当該べき乗などした信号を帯域制限した信号を用いて求めた直交多項式の直交化係数φｉｊを用いる。
本例のように（式３７）を用いて直交多項式の直交化係数φｉｊを算出した場合には、例えば、（式３５）を用いて直交多項式の直交化係数φｉｊを算出した場合と比べて、更に、収束時間を短くして、効率化を図ることができる。
【０１６４】
更に、上記した（式３７）を用いて直交多項式の直交化係数φｉｊを算出した構成では、送信側の信号に帯域制限のためのフィルタ（例えば、図１に示されるフィルタ１６、１８）を用いないことによって、処理を簡単にすることが可能である。
【０１６５】
このように、本例のプリディストータ付き増幅器では、送信信号の振幅をべき乗などし、当該べき乗などした信号を帯域制限した信号を用いて求めた直交多項式の直交化係数φｉｊを用いる場合に、入力側の信号（送信信号）には帯域制限を行わず、且つ、フィードバック系の信号に帯域制限を行って、適応係数を学習する構成とすることが可能である。
このような構成では、プリディストーションの学習のための係数を更新するたびに、Ｔ［ｓｅｃ］（１回の更新に使用するデータ取得時間であり、任意の値）時間のデータを帯域制限することが不要となり、処理を簡単にすることができる。
【０１６６】
以上のように、本例のプリディストータ付き増幅器では、直交化係数φｉｊの算出に、フィルタ（本例では、ＢＰＦ）で希望信号帯域を抑圧した信号を用いる。
一構成例として、入力側とフィードバック側の両方について、フィルタ（本例では、ＢＰＦ）を用いて帯域制限を行う。
他の構成例として、ＬＭＳや摂動法などを用いてプリディストーションの学習のための係数Ｂｉの学習の評価関数を求める際に、誤差信号ｅ（ｔ）にあたるフィードバック信号についてはフィルタ（本例では、ＢＰＦ）で希望信号を除去し、これと相関を取るための入力側（送信側）の直交多項式の直交関数Φｉについては帯域制限を行わないことによって、処理を簡単にすることができる。
【０１６７】
ここで、直交多項式を用いる構成や、フィルタ（本例では、ＢＰＦ）を用いた上記した（式３７）を用いて直交多項式の直交化係数φｉｊを算出する構成については、概略的には、上記した第１実施例で説明したのと同様であるため、詳細な処理については、上記した第１実施例で説明したのと同様な処理を適用することが可能である。
【実施例３】
【０１６８】
本発明の第３実施例を説明する。
本例では、メモリレスプリディストータ及びメモリ効果プリディストータの両方を並列に用いる場合について説明する。
図９には、本発明の一実施例に係るプリディストータの構成例を示してある。
本例のプリディストータでは、ＡＭ−ＡＭ変換とＡＭ−ＰＭ変換を補償するとともに、メモリ効果を補償する。
【０１６９】
本例のプリディストータは、メモリレスプリディストータ（メモリレスＰＤ）６１と、メモリ効果プリディストータ（メモリ効果ＰＤ）６２と、加算器６３と、加算器６４を備えている。本例では、メモリレスＰＤ６１とメモリ効果ＰＤ６２とが並列に設けられている。
ここで、メモリレスＰＤ６１としては、図４に示されるような原理構成のものなどを用いることができ、また、メモリ効果ＰＤ６２としては、図８に示されるような原理構成のものなどを用いることができる。
【０１７０】
本例のプリディストータでは、当該プリディストータへの入力信号についてメモリレスＰＤ６１がＡＭ−ＡＭ変換及びＡＭ−ＰＭ変換を補償するとともに、当該プリディストータへの入力信号についてメモリ効果ＰＤ６２がメモリ効果を補償し、加算器６３がこれら両方の補償後の信号を加算し、加算器６４が当該加算結果の信号ｐ（ｔ）と当該プリディストータへの入力信号とを加算して当該加算結果の信号を出力する。
【０１７１】
本例では、メモリレスＰＤ６１とメモリ効果ＰＤ６２とは、それぞれ別々の処理部となっており、別々の歪補償テーブル（図１に示される歪補償テーブル１２と同様なもの）を有している。
なお、本例では、メモリレスＰＤ６１やメモリ効果ＰＤ６２はそれぞれ図１に示されるプリディストータ１に相当しており、図４に示されるメモリレスＰＤの加算器２７と図８に示されるメモリ効果ＰＤの加算器５１が共通化されて図９に示される加算器６４になっていると捉えることが可能である。
【０１７２】
本実施例では、非線形特性の逆特性の生成多項式として、直交多項式を導入して用いる。
本例では、直交多項式を用いて、複数あるプリディストータの生成多項式を直交させ、これにより、互いの係数が影響を及ぼさないように独立させて、収束時間を短くする。
【０１７３】
まず、直交多項式を用いる本例の構成について詳しく説明する。
本例では、それぞれのプリディストータ６１、６２からの出力信号が加算器６３により加算されて、非線形特性の逆特性を与える当該加算結果の信号ｐ（ｔ）が加算器６４により入力信号と加算される。
ｐ（ｔ）は、上記した（式７）及び（式３３）により、（式３８）のように表される。
本例では、（式３８）を（式３９）、（式４０）のように表現する。
【０１７４】
【数３８】
2010068142.tif 000040
【０１７５】
【数３９】
2010068142.tif 000041
【０１７６】
【数４０】
2010068142.tif 000042
【０１７７】
この場合においても、（式４１）に示されるように、方程式を立てると、未知数と同数の方程式ができるため、これを解いてφｉｊを求めることができる。
この場合、Ｂ２、Ａ３、Ｂ４、Ａ５、Ｂ６、Ａ７、・・・は、互いに独立となるため、収束時間が短くなる。
本例では、メモリレスＰＤ６１とメモリ効果ＰＤ６２との相互作用も（式４０）に入っており、全てのプリディストーションの学習のための係数Ａｉ、Ｂｊを直交化させることができる。
【０１７８】
【数４１】
2010068142.tif 000043
【０１７９】
以上のように、本例のプリディストータ付き増幅器において、直交多項式を用いてメモリレスプリディストータ及びメモリ効果プリディストータの適応係数を学習することが行われると、直交多項式を用いることによって適応させるプリディストーションの学習のための係数が直交するため、歪補償テーブルの収束時間を短くすることができ、効率化が図られる。
【０１８０】
具体的には、本例では、メモリレスプリディストータとメモリ効果プリディストータを並列接続したプリディストータにおいて、直交多項式を用いて両方のプリディストータの適応係数を直交化して学習することにより、メモリレスプリディストータ及びメモリ効果プリディストータの両方の係数を直交化して、高速に適応させることができる。
【０１８１】
次に、本例のプリディストータ付き増幅器における特徴的な構成について詳しく説明する。
上記した直交多項式を用いる構成では、収束時間を短くすることができるものの、直交多項式の効果を最大限には生かしておらず、更なる効率化を図ることが可能である。そこで、本例では、更なる効率化を図った構成例を示す。
【０１８２】
概略的には、本例では、直交化係数φｉｊを算出する場合に、例えばＢＰＦから構成されたフィルタで希望信号帯域を抑圧した信号を用いる。本例では、このフィルタはＢＰＦであるとして説明する。
ここで、本例では、このフィルタの特性は、フィードバック系のフィルタ８や入力側の各フィルタ１６、１８の特性と同じであり、これら全てのフィルタが同じフィルタ特性を有している。
【０１８３】
具体的には、まず、プリディストータで考慮する奇数次と偶数次の歪に着目するため、扱う次数は３次、５次、７次、・・・、Ｎ次（Ｎは奇数）と２次、４次、６次、・・・、Ｍ次（Ｍは偶数）とする。
そして、ＢＰＦで希望信号帯域を抑圧した直交多項式を（式４２）のように定義する。ここで、ＢＰＦ［］は、希望信号帯域を抑圧した信号であることを表す。
【０１８４】
【数４２】
2010068142.tif 000044
【０１８５】
ある時間（０〜Ｔ）の入力信号ｘ（ｔ）について、（式１６）及び（式１７）が満たされるとき、（式４２）に示されるそれぞれのΦｉは直交する。
本例では、上記した（式４０）ではなく、（式４２）を用いて、パラメータである直交化係数φｉｊを算出する。この算出の方法としては、上記した（式４０）を用いた場合と同様な方法を用いることができる。
【０１８６】
ここで、本例では、パラメータである直交化係数φｉｊは、入力信号ｘ（ｔ）から求められる。具体的には、一般的な信号の特性（例えば、ＣＤＭＡやＯＦＤＭなどの特性）を有する十分に長い信号を用いて求められる。
本例では、パラメータである直交化係数φｉｊは、（式４２）を用いて例えば計算機シミュレーションにより初めに求められたら、固定されて一定である。そして、直交化係数φｉｊを用いて各直交関数Φｉが求められる。
なお、直交関数Φｉは、入力信号ｘ（ｔ）に応じて変動し、入力側についてもフィードバック側（歪成分）についても時間変動する。
【０１８７】
このように、本例のプリディストータ付き増幅器では、送信信号の振幅をべき乗などし、当該べき乗などした信号を帯域制限した信号を用いて求めた直交多項式の直交化係数φｉｊを用いる。
本例のように（式４２）を用いて直交多項式の直交化係数φｉｊを算出した場合には、例えば、（式４０）を用いて直交多項式の直交化係数φｉｊを算出した場合と比べて、更に、収束時間を短くして、効率化を図ることができる。
【０１８８】
更に、上記した（式４２）を用いて直交多項式の直交化係数φｉｊを算出した構成では、送信側の信号に帯域制限のためのフィルタ（例えば、図１に示されるフィルタ１６、１８）を用いないことによって、処理を簡単にすることが可能である。
【０１８９】
このように、本例のプリディストータ付き増幅器では、送信信号の振幅をべき乗などし、当該べき乗などした信号を帯域制限した信号を用いて求めた直交多項式の直交化係数φｉｊを用いる場合に、入力側の信号（送信信号）には帯域制限を行わず、且つ、フィードバック系の信号に帯域制限を行って、適応係数を学習する構成とすることが可能である。
このような構成では、プリディストーションの学習のための係数を更新するたびに、Ｔ［ｓｅｃ］（１回の更新に使用するデータ取得時間であり、任意の値）時間のデータを帯域制限することが不要となり、処理を簡単にすることができる。
【０１９０】
以上のように、本例のプリディストータ付き増幅器では、直交化係数φｉｊの算出に、フィルタ（本例では、ＢＰＦ）で希望信号帯域を抑圧した信号を用いる。
一構成例として、入力側とフィードバック側の両方について、フィルタ（本例では、ＢＰＦ）を用いて帯域制限を行う。
他の構成例として、ＬＭＳや摂動法などを用いてプリディストーションの学習のための係数Ａｉ、Ｂｉの学習の評価関数を求める際に、誤差信号ｅ（ｔ）にあたるフィードバック信号についてはフィルタ（本例では、ＢＰＦ）で希望信号を除去し、これと相関を取るための入力側（送信側）の直交多項式の直交関数Φｉについては帯域制限を行わないことによって、処理を簡単にすることができる。
【０１９１】
ここで、直交多項式を用いる構成や、フィルタ（本例では、ＢＰＦ）を用いた上記した（式４２）を用いて直交多項式の直交化係数φｉｊを算出する構成については、概略的には、上記した第１実施例や上記した第２実施例で説明したのと同様であるため、詳細な処理については、上記した第１実施例や上記した第２実施例で説明したのと同様な処理を適用することが可能である。
【０１９２】
また、本例では、メモリレスプリディストータ６１とメモリ効果プリディストータ６２に関して、振幅検出部１１についてはそれぞれ独立に設けられてもよく或いは共通化されて設けられてもよく、歪補償テーブル１２やプリディストーション実行部１３についてはそれぞれ独立に設けられ、制御部１４やフィードバック系（方向性結合器５、ダウンコンバータ６、Ａ／Ｄ変換器７）については共通化されて設けられる。また、本例では、メモリレスプリディストータ６１とメモリ効果プリディストータ６２に関して、Φｉの取得部（本例では、Φ３取得部１５やΦ５取得部１７）や入力側のフィルタ１６、１８については共通化されて設けられ、フィードバック側のフィルタ８についても共通化されて設けられる。
【実施例４】
【０１９３】
次に、本実施例に係るプリディストータ付き増幅器について、他の構成例を示す。
図１０には、本発明の一実施例に係るプリディストータ付き増幅器の他の構成例を示してある。
本例のプリディストータ付き増幅器の構成や動作は、例えば、図１に示されるプリディストータ付き増幅器の構成や動作と比べて、Φ３取得部１５、フィルタ１６、Φ５取得部１７、フィルタ１８が備えられていない点で異なっている。
【０１９４】
本例のプリディストータ付き増幅器では、制御部１４（例えば、図３（ａ）や図３（ｂ）に示されるアダプティブアルゴリズム部８１、９２）は、Ａ／Ｄ変換器７から入力された信号（フィルタ８を通過した後の信号）に基づいて、プリディストーション実行部１３による歪補償がより良好となるように、歪補償テーブル１２の記憶内容（本例では、振幅値と歪補償係数との対応）を更新する。この更新により、例えば、温度変化や経年変化などに適応することが可能である。
この場合、制御部１４は、フィードバックされた歪成分（歪成分全体）の信号に基づいて、それが小さくなるように制御を行う。
【０１９５】
図１に示されるようなプリディストータ付き増幅器の構成と、図１０に示されるようなプリディストータ付き増幅器の構成のいずれによっても、フィードバック系に備えられたフィルタ８により歪成分の信号を抽出して、それが小さくなるように制御を行うことができる。
このため、上記した第１実施例〜第３実施例では、図１に示されるプリディストータ付き増幅器を用いた場合を示したが、その代わりに、図１０に示されるプリディストータ付き増幅器を用いることも可能であり、つまり、図１０に示されるプリディストータ付き増幅器において、直交化係数φｉｊの算出に、フィルタ（本例では、ＢＰＦ）で希望信号帯域を抑圧した信号を用いる構成とすることも可能である。
【０１９６】
［以下、以上に示した実施例における機能手段や用語の説明］
なお、図１や図１０に示される本例のプリディストータ付き増幅器（歪補償増幅装置の一例）では、振幅検出部１１の機能によりレベル検出手段が構成されており、歪補償テーブル（ＬＵＴ）１２の機能により対応記憶手段が構成されており、プリディストーション実行部１３の機能によりプリディストーション実行手段が構成されており、フィルタ８の機能によりフィルタ手段が構成されており、制御部（学習）１４の機能により対応取得手段が構成されており、Φ３取得部１５やΦ５取得部１７の機能により入力信号関数値取得手段が構成されている。
【０１９７】
また、本実施例では、増幅器のもつ非線形特性の逆特性を与える関数とはｐ（ｔ）＝Ｂ２Φ２（ｘ（ｔ））＋Ａ３Φ３（ｘ（ｔ））＋Ｂ４Φ４（ｘ（ｔ））＋Ａ５Φ５（ｘ（ｔ））＋Ｂ６Φ６（ｘ（ｔ））＋Ａ７Φ７（ｘ（ｔ））＋・・・（ここで、Ａｉ、Ｂｉについては一方のみの場合もある）という形式のものであり、プリディストーションの学習のための係数とはＡｉ、Ｂｉのことであり、プリディストーションを実行するための歪補償係数とはｐ’（ｔ）＝β２｛｜ｘ（ｔ）｜２−｜ｘ（ｔ−Ｕ）｜２｝＋α３｜ｘ（ｔ）｜２＋β４｛｜ｘ（ｔ）｜４−｜ｘ（ｔ−Ｕ）｜４｝＋α５｜ｘ（ｔ）｜４＋β６｛｜ｘ（ｔ）｜６−｜ｘ（ｔ−Ｕ）｜６｝＋α７｜ｘ（ｔ）｜６＋・・・（ここで、係数αｉと係数βｉについては一方のみの場合もある）という形式のものであり、プリディストータに入力される信号のレベルとプリディストーションを実行するための歪補償係数との対応とは歪補償テーブル（ＬＵＴ）１２に書き込まれたテーブルの内容のことであり、直交多項式とはΦ１、Φ２、Φ３、Φ４、Φ５、・・・の群のことであり、各直交関数とはΦ１、Φ２、Φ３、Φ４、Φ５、・・・のそれぞれの関数のことであり、（直交化させるための）パラメータとは直交化係数φのことであり具体的にはφ３３、φ５３、φ５５、φ７３、・・・のことであり、入力信号の関数とは｜ｘ（ｔ）｜２ｘ（ｔ）、｜ｘ（ｔ）｜４ｘ（ｔ）、｜ｘ（ｔ）｜６ｘ（ｔ）、・・・のことであり、フィルタをかけて得られる関数とはＢＰＦ［｜ｘ（ｔ）｜２ｘ（ｔ）］、ＢＰＦ［｜ｘ（ｔ）｜４ｘ（ｔ）］、・・・のことであり、１個以上の直交関数のそれぞれに対応した信号とは｜ｘ（ｔ）｜２ｘ（ｔ）、｜ｘ（ｔ）｜４ｘ（ｔ）、｜ｘ（ｔ）｜６ｘ（ｔ）、・・・のことである。
［以上、以上に示した実施例における機能手段や用語の説明］
【０１９８】
ここで、本発明に係るシステムや装置などの構成としては、必ずしも以上に示したものに限られず、種々な構成が用いられてもよい。また、本発明は、例えば、本発明に係る処理を実行する方法或いは方式や、このような方法や方式を実現するためのプログラムや当該プログラムを記録する記録媒体などとして提供することも可能であり、また、種々なシステムや装置として提供することも可能である。
また、本発明の適用分野としては、必ずしも以上に示したものに限られず、本発明は、種々な分野に適用することが可能なものである。
また、本発明に係るシステムや装置などにおいて行われる各種の処理としては、例えばプロセッサやメモリ等を備えたハードウエア資源においてプロセッサがＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）に格納された制御プログラムを実行することにより制御される構成が用いられてもよく、また、例えば当該処理を実行するための各機能手段が独立したハードウエア回路として構成されてもよい。
また、本発明は上記の制御プログラムを格納したフロッピー（登録商標）ディスクやＣＤ（Ｃｏｍｐａｃｔ  Ｄｉｓｃ）−ＲＯＭ等のコンピュータにより読み取り可能な記録媒体や当該プログラム（自体）として把握することもでき、当該制御プログラムを当該記録媒体からコンピュータに入力してプロセッサに実行させることにより、本発明に係る処理を遂行させることができる。
【図面の簡単な説明】
【０１９９】
【図１】本発明の一実施例に係るプリディストータ付き増幅器の構成例を示す図である。
【図２】プリディストーション実行部の構成例を示す図である。
【図３】（ａ）及び（ｂ）は制御部の構成例を示す図である。
【図４】メモリレスプリディストータの構成例を示す図である。
【図５】本発明の一実施例に係る入力側のフィルタ及びフィードバック系のフィルタの両方が備えられている場合における直交化の状況の一例を示す図である。
【図６】本発明の一実施例に係るフィードバック系のフィルタが備えられているが入力側のフィルタが備えられていない場合における直交化の状況の一例を示す図である。
【図７】ＡＣＬＲの収束過程の一例を示す図である。
【図８】メモリ効果プリディストータの構成例を示す図である。
【図９】プリディストータの構成例を示す図である。
【図１０】本発明の一実施例に係るプリディストータ付き増幅器の他の構成例を示す図である。
【図１１】プリディストータ付き増幅器の構成例を示す図である。
【図１２】背景技術に係る制御部の構成例を示す図である。
【図１３】入力側のフィルタ及びフィードバック系のフィルタが備えられていない場合における直交化の状況の一例を示す図である。
【図１４】フィードバック系のフィルタが備えられているが入力側のフィルタが備えられていない場合における直交化の状況の一例を示す図である。
【符号の説明】
【０２００】
１・・プリディストータ、  ２・・Ｄ／Ａ変換器、  ３・・アップコンバータ、  ４・・電力増幅部、  ５・・方向性結合器、  ６・・ダウンコンバータ、  ７・・Ａ／Ｄ変換器、  ８、１６、１８・・フィルタ、  ９・・アンテナ、  １１・・振幅検出部、  １２・・歪補償テーブル、  １３・・プリディストーション実行部、  １４、１４ａ、１４ｂ、１０１・・制御部、  １５・・Φ３取得部、  １７・・Φ５取得部、  ２１、４１・・２乗検出部、  ２２、２５、４４、４９・・乗算器、  ２３、２６、３１、４５、５０・・複素乗算器、  ２４、４６・・４乗検出部、  ２７、５１、６３、６４・・加算器、  ３２・・複素加算器、  ４２、４７・・遅延回路、  ４３、４８、１１１・・減算器（逆相での加算器）、  ６１・・メモリレスプリディストータ、  ６２・・メモリ効果プリディストータ、  ７１、９１・・帯域通過フィルタ、  ８１、９２、１１２・・アダプティブアルゴリズム部、
【図１】
2010068142.tif 000045
【図２】
2010068142.tif 000046
【図３】
2010068142.tif 000047
【図４】
2010068142.tif 000048
【図５】
2010068142.tif 000049
【図６】
2010068142.tif 000050
【図７】
2010068142.tif 000051
【図８】
2010068142.tif 000052
【図９】
2010068142.tif 000053
【図１０】
2010068142.tif 000054
【図１１】
2010068142.tif 000055
【図１２】
2010068142.tif 000056
【図１３】
2010068142.tif 000057
【図１４】
2010068142.tif 000058