(57)【要約】【課題】コスト増を抑えつつ低損失を実現できるインバータ装置を提供する。【解決手段】このインバータ装置では、上流側の第１〜第３スイッチング素子１〜３をＧａＮ ＨＦＥＴとし、下流側の第４〜第６スイッチング素子７〜９をＳｉ-ＭＯＳＦＥＴとした。これにより、下流側のＳｉ-ＭＯＳＦＥＴのＰＷＭ動作においてオフ期間には、上流側のＧａＮ ＨＦＥＴに並列接続された逆回復特性に優れたファーストリカバリダイオード４〜６に還流される。このため、再度、下流側のＳｉ-ＭＯＳＦＥＴ７〜９がオンしても、ダイオード４〜６の逆流電流は小さく、低損失となり、また、上流側,下流側ともスイッチング素子はＦＥＴであるので、オン電圧を下げることができ、損失を低減することができる。【選択図】図１
2010088191.tif 000002
【特許請求の範囲】
【請求項１】
負荷に対して上流側のスイッチング素子と、
上記負荷に対して下流側のスイッチング素子とを備え、
上記上流側および下流側のスイッチング素子のうちの一方のスイッチング素子がワイドバンドギャップ半導体素子であり、
上記上流側および下流側のスイッチング素子のうちの他方のスイッチング素子がシリコン半導体素子であることを特徴とするインバータ装置。
【請求項２】
請求項１に記載のインバータ装置において、
上記上流側のスイッチング素子がワイドバンドギャップ半導体素子であり、
上記下流側のスイッチング素子がＭＯＳ型のシリコン半導体素子であることを特徴とするインバータ装置。
【請求項３】
請求項２に記載のインバータ装置において、
上記上流側のワイドバンドギャップ半導体素子によるスイッチング素子がノーマリオン型のスイッチング素子であることを特徴とするインバータ装置。
【請求項４】
請求項１に記載のインバータ装置において、
上記上流側のスイッチング素子がシリコン半導体素子あり、
上記下流側のスイッチング素子がワイドバンドギャップ半導体素子であることを特徴とするインバータ装置。
【請求項５】
請求項４に記載のインバータ装置において、
上記下流側のワイドバンドギャップ半導体素子によるスイッチング素子がノーマリオフ型のスイッチング素子であることを特徴とするインバータ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、インバータ装置に関し、特に、高効率,低価格のインバータ装置に関する。
【背景技術】
【０００２】
近年、例えば、空気調和装置等の分野においても、インバータ装置を適用することが一般的な構成となって来ており、空気調和装置の圧縮機に備えられた電動機がインバータ装置のＰＷＭ(パルス幅変調)制御によって可変速に駆動され、高効率な運転制御や、精密な空気調和能力の制御などが実現されている。
【０００３】
ところで、このようなインバータ装置を備えた従来の空気調和装置においては、電動機を可変速制御するインバータ装置の主回路に、ＩＧＢＴ(Ｉnsulated Ｇated Ｂipolar Ｔransistor：絶縁ゲート型バイポーラトランジスタ)素子を適用した構成が一般的である。
【０００４】
しかし、ＩＧＢＴは、スイッチングに伴う損失が大きく、スイッチング周波数が１５ｋＨｚに制限されている。したがって、インバータ装置の出力にリプル電流が多く残存し、電動機の運転効率が低下したり、騒音が発生するなどの問題点があった。さらに、ＩＧＢＴは、バイポーラ素子であるので、導通時の素子両端に発生する電圧であるオン電圧が、低い電流から１Ｖ程度となるので、電流が少なくても損失が大して下がらないという課題があった。また、ＩＧＢＴでは、チップ面積を大きくして、抵抗成分を極限まで下げた状態でもオン電圧を１Ｖ以下にすることは難しい。
【０００５】
そこで、上記課題を回避するために、高速でのスイッチングが可能なＭＯＳＦＥＴ(Ｍetal Ｏxide Ｓemiconductor ＦＥＴ)を使用することが考えられる。ＭＯＳＦＥＴは高速に動作すると共にスイッチ素子としての特性が抵抗性であり、低電流でのオン電圧が電流に比例して下がるので、低電流域での消費電力を大幅に少なくすることができる利点がある。また、ＭＯＳＦＥＴでは、チップ面積に反比例してオン抵抗を低減できるので、様々な設定電流においてオン電圧を１Ｖ以下にすることも可能である。
【０００６】
しかし、ＭＯＳＦＥＴでは、素子製造の過程において、逆回復特性の悪い還流(寄生)ダイオードが素子上に作られてしまう。さらに、近年開発されているスイッチング素子の特性を高めたオン時に低抵抗のスーパージャンクションＭＯＳＦＥＴの場合、素子上に形成される寄生ダイオードの逆回復特性はさらに悪いものであった。
【０００７】
このため、ＭＯＳＦＥＴでは、モータのように誘導性負荷に蓄えられたエネルギによる順方向電流が寄生ダイオードに流れている状態で、他方のスイッチング素子がオンした場合、寄生ダイオードに大きな逆方向電流が流れ、大きな電力損失を生じることになるという問題がある。このため、特に空気調和機のコンプレッサ駆動用インバータ等への採用が難しい。
【０００８】
これに対し、従来、一方のスイッチング素子をなすＭＯＳＦＥＴの還流(寄生)ダイオードに逆電圧を印加する逆電圧印加回路を設けた電力変換装置が提案されている(特許文献１(特開平１０−３２７５８５号公報)参照)。この電力変換装置では、他方のスイッチング素子のオンに先立って、上記逆電圧印加回路による逆電圧を還流ダイオードに印加することによって還流ダイオードに流れる逆方向電流を抑制し、電力損失の低減を図っている。
【０００９】
また、非特許文献１(清水慎也ほか、「エアコン用高効率インバータ装置の開発と実用化」、電気学会  産業応用部門大会．名古屋，2006‐08．1‐113.)では、上流側のスイッチング素子をＩＧＢＴとし、下流側のスイッチング素子をＭＯＳＦＥＴとしたインバータ装置が提案されている。このインバータ装置では、下流側のＩＧＢＴからなるスイッチング素子の逆回復特性はＩＧＢＴに並列接続されたファーストリカバリーダイオードに依存し、この下流側のスイッチング素子の逆回復特性はＭＯＳＦＥＴの逆回復特性に比べて非常に良い。
【００１０】
また、特許文献２(特開２００６−４２５２９号公報)では、高効率と低損失化を実現するために、ＳｉＣ(シリコンカーバイド) 素子を適用したインバータ装置が提案されている。このインバータ装置では、ＳｉＣ素子はユニポーラ素子であるので、高速のスイッチングが可能である上に軽負荷運転時の低損失を実現できる。これに対し、損失が「Ｖｃｅ×Ｉｃ」で決定されるＩＧＢＴでは、軽負荷運転時の損失が相対的に大きくなる。
【００１１】
ところで、特許文献１の電力変換装置のように、ＭＯＳＦＥＴの還流ダイオードに逆電圧を印加する逆電圧印加回路を設けることは、ＭＯＳＦＥＴの制御が複雑でコスト増となる問題があった。
【００１２】
また、非特許文献１のインバータ装置のように、上流側のスイッチング素子をＩＧＢＴとし、下流側のスイッチング素子をＭＯＳＦＥＴとした場合には、上流のスイッチング素子がＩＧＢＴであることから、オン電圧を１Ｖ以下にすることができず損失を低減することが難しいという問題がある。
【００１３】
また、特許文献２のインバータ装置のように、スイッチング素子としてＳｉＣ素子を用いる場合、ＳｉＣ素子を構成するＳｉＣ単結晶基板は昇華法による結晶成長方法を用いており、溶融Ｓｉからの結晶成長するＳｉ半導体に比べ、結晶成長時間が非常に長く、かつ結晶欠陥の抑制が困難なので、良質なＳｉＣ結晶基板は非常に高価なものになって来る。また、上記ＳｉＣ結晶基板を用いたＳｉＣ素子の製造においても１３００℃前後の高温処理を必要として製造設備も高価となるので、ＳｉＣ素子はＳｉデバイスの数１００倍の高価なデバイスとなっている。このため、ＳｉＣ素子を使用したインバータ装置は高価な装置となり普及の障害となっている。
【特許文献１】特開平１０−３２７５８５号公報
【特許文献２】特開２００６−４２５２９号公報
【非特許文献１】清水慎也ほか、「エアコン用高効率インバータ装置の開発と実用化」、電気学会  産業応用部門大会．名古屋，2006‐08．1‐113.
【発明の開示】
【発明が解決しようとする課題】
【００１４】
そこで、この発明の課題は、コスト増を抑えつつ低損失を実現できるインバータ装置を提供することにある。
【課題を解決するための手段】
【００１５】
上記課題を解決するため、この発明のインバータ装置は、負荷に対して上流側のスイッチング素子と、
上記負荷に対して下流側のスイッチング素子とを備え、
上記上流側および下流側のスイッチング素子のうちの一方のスイッチング素子がワイドバンドギャップ半導体素子であり、
上記上流側および下流側のスイッチング素子のうちの他方のスイッチング素子がシリコン半導体素子であることを特徴としている。
【００１６】
この発明のインバータ装置によれば、上記上流側,下流側のスイッチング素子のうちの一方のスイッチング素子がワイドバンドギャップ半導体素子であるので、この一方のスイッチング素子では、寄生ダイオードが形成されない。もしくは、上記寄生ダイオードが形成された場合でも、上記寄生ダイオードの順方向電圧が高い。したがって、上記寄生ダイオードが形成されない場合は、逆電流は上記ワイドバンドギャップ半導体素子で阻止される。また、上記寄生ダイオードが形成された場合でも、上記寄生ダイオードの順方向電圧が高いので、この寄生ダイオードで逆電流が抑制される。したがって、逆回復特性が良く、逆回復による損失を小さく保つことができる。
【００１７】
また、この発明のインバータ装置によれば、上流側,下流側の両方のスイッチング素子をワイドギャップ半導体素子とする場合に比べて、ワイドギャップ半導体素子の個数が２分の１で済むので、インバータ装置のコスト上昇を抑制できる。
【００１８】
また、一実施形態のインバータ装置では、上記上流側のスイッチング素子がワイドバンドギャップ半導体素子であり、上記下流側のスイッチング素子がＭＯＳ型のシリコン半導体素子である。
【００１９】
この実施形態のインバータ装置によれば、上流側のワイドギャップ半導体素子によるスイッチング素子に並列接続される逆回復特性のよい還流ダイオードでもって逆電流を抑制でき、下流側のシリコン半導体素子によるＭＯＳ型のスイッチング素子のスイッチング損失を抑制できる。特に、下流側のスイッチング素子がＭＯＳ型のシリコン半導体素子であるので、低負荷時にＩＧＢＴで見られる順方向電圧に伴う損失が無く、かつ高速でのスイッチングが可能となる。
【００２０】
また、一実施形態のインバータ装置では、上記上流側のスイッチング素子がシリコン半導体素子あり、上記下流側のスイッチング素子がワイドバンドギャップ半導体素子である。
【００２１】
この実施形態のインバータ装置によれば、下流側のワイドギャップ半導体素子によるスイッチング素子の逆回復特性のよい寄生ダイオードでもって逆電流を抑制でき、上流側のシリコン半導体素子によるスイッチング損失を抑制できる。
【００２２】
また、一実施形態のインバータ装置では、上記上流側のワイドバンドギャップ半導体素子によるスイッチング素子がノーマリオン型のスイッチング素子である。
【００２３】
この実施形態のインバータ装置によれば、上流側のスイッチング素子であるワイドバンドギャップ半導体素子のゲート駆動回路に、電源電圧よりも高い電圧を生成するブートストラップ回路が不要となり、上流側のスイッチング素子のゲート制御を簡略化できて、さらなるコスト低減を図れる。
【００２４】
また、一実施形態のインバータ装置では、上記下流側のワイドバンドギャップ半導体素子によるスイッチング素子がノーマリオフ型のスイッチング素子である。
【００２５】
この実施形態のインバータ装置によれば、上記下流側のワイドギャップ半導体素子によるスイッチング素子をＰＷＭ(パルス幅変調)制御することで高速スイッチングを実現できると共に、下流側のスイッチング素子をワイドギャップ半導体素子とする他は既存の回路構成を採用でき、コストを抑制できる。
【発明の効果】
【００２６】
この発明のインバータ装置によれば、上流側,下流側のスイッチング素子のうちの一方のスイッチング素子がワイドバンドギャップ半導体素子であるので、この一方のスイッチング素子では、寄生ダイオードが形成されない。もしくは、上記寄生ダイオードが形成された場合でも、上記寄生ダイオードの順方向電圧が高い。したがって、上記寄生ダイオードが形成されない場合は、逆電流は上記ワイドバンドギャップ半導体素子で阻止される。また、上記寄生ダイオードが形成された場合でも、上記寄生ダイオードの順方向電圧が高いので、この寄生ダイオードで逆電流が抑制される。したがって、逆回復特性が良く、逆回復による損失を小さく保つことができる。
【００２７】
また、この発明のインバータ装置によれば、上流側,下流側の両方のスイッチング素子をワイドギャップ半導体素子とする場合に比べて、ワイドギャップ半導体素子の個数が２分の１で済むので、インバータ装置のコスト上昇を抑制できる。
【発明を実施するための最良の形態】
【００２８】
以下、この発明を図示の実施の形態により詳細に説明する。
【００２９】
(第１の実施の形態)
図１に、この発明によるインバータ装置の第１実施形態を示す。この第１実施形態のインバータ装置１７は、負荷としてのモータ１８の電源入力線１８Ａと直流電源１６との間に接続された上流側の第１のスイッチング素子１と、上記モータ１８の電源入力線１８Ｂと直流電源１６との間に接続された上流側の第２のスイッチング素子２と、上記モータ１８の電源入力線１８Ｃと直流電源１６との間に接続された上流側の第３のスイッチング素子３とを備える。この第１〜第３のスイッチング素子１〜３は、ＧａＮ ＨＦＥＴ(窒化ガリウム・ヘテロ電界効果トランジスタ)からなる。
【００３０】
なお、上記ＧａＮ ＨＦＥＴは周知の方法で作製した。すなわち、このＧａＮ ＨＦＥＴは、Ｓｉ基板上にＭＯＣＶＤ(Ｍetal Ｏrganic Ｃhemical Ｖapor Ｄeposition :有機金属化学気相成長)を用いてバッファ層、ＧａＮ層、ＡｌＧａＮ層をエピタキシャル成長させ、オーミック電極をＴｉ/Ａｕ、ゲート電極をＰｔ/Ａｕで形成して作製した。
【００３１】
また、この第１実施形態は、上記第１のスイッチング素子１に並列に接続されたダイオード４と、上記第２のスイッチング素子２に並列に接続されたダイオード５と、上記第３のスイッチング素子３に並列に接続されたダイオード６とを備える。上記ダイオード４〜６は、それぞれ、上記モータ１８の上流側に向かって順方向である。また、上記ダイオード４〜６は、ＳｉＣショットキーダイオードである。
【００３２】
また、この第１実施形態は、負荷としてのモータ１８の電源入力線１８Ａと直流電源１６との間に接続された下流側の第４のスイッチング素子７と、上記電源入力線１８Ｂと直流電源１６との間に接続された下流側の第５のスイッチング素子８と、上記電源入力線１８Ｃと直流電源１６との間に接続された下流側の第６のスイッチング素子９とを備える。
【００３３】
この下流側の第４〜第６のスイッチング素子７〜９は、Ｓｉ‐ＭＯＳ ＦＥＴ(電界効果トランジスタ)からなる。ここでは、上記ＭＯＳ ＦＥＴとしては一般的に市販されているパワーＭＯＳＦＥＴを使用した。
【００３４】
また、この第１実施形態では、上記第４のスイッチング素子７であるＭＯＳ ＦＥＴは寄生(還流)ダイオード２１を含み、上記第５のスイッチング素子８であるＭＯＳ ＦＥＴは寄生(還流)ダイオード２２を含み、上記第６のスイッチング素子９であるＭＯＳ ＦＥＴは寄生(還流)ダイオード２３を含んでいる。
【００３５】
また、この第１実施形態は、上記第１,第２,第３のスイッチング素子１,２,３のゲートに接続されたＧａＮ ＨＦＥＴ用ドライバ１０,１１,１２と、上記第４,第５,第６のスイッチング素子７,８,９のゲートに接続されたＭＯＳ ＦＥＴ用ドライバ１３,１４,１５とを備える。
【００３６】
この実施形態のインバータ装置１７は、上記ドライバ１０〜１２およびドライバ１３〜１５が各スイッチング素子のゲートに入力するゲート制御信号によって、第１〜第３のスイッチング素子１〜３および第４〜第６のスイッチング素子７〜９をオンオフ制御する。また、各ドライバ１０〜１５は、ドライバ制御回路１９によって、ゲート制御信号を出力するタイミングが制御される。
【００３７】
次に、図２のタイミングチャートを参照して、上記オンオフ制御の一例を説明する。図２は、上流側の各スイッチング素子１〜３がゲートに入力されるゲート制御信号によって、オン(ＯＮ)になる期間とオフ(ＯＦＦ)になる期間、および、下流側の各スイッチング素子７〜９がゲートに入力されるゲート制御信号によって、オン(ＯＮ)になる期間とオフ(ＯＦＦ)になる期間を表している。図２において、縦軸は各スイッチング素子がオン(ＯＮ),オフ(ＯＦＦ)のいずれの状態であるのかを表し、横軸はモータ１８の回転する角度θ(°)を表している。
【００３８】
図２に示すように、モータ１８の回転する角度θが，最初の０°〜１２０°までの期間では、上流側の第１〜第３のスイッチング素子(ＧａＮ ＨＦＥＴ)１〜３のうちの第１のスイッチング素子１だけがオン状態を保つ。一方、下流側の第４〜第６のスイッチング素子(ＭＯＳ ＦＥＴ)７〜９のうちの第５のスイッチング素子８が、上記回転角度θが−６０°〜６０°の期間においてＰＷＭ制御でスイッチング制御される。また、上記回転角度θが、６０°〜１８０°の期間では、第６のスイッチング素子(ＭＯＳ ＦＥＴ)９がＰＷＭ制御でスイッチング制御される。
【００３９】
次に、図２に示すように、上流側の第１〜第３のスイッチング素子(ＧａＮ ＨＦＥＴ)１〜３のうちの第２のスイッチング素子２だけがオン状態を保つ。そして、この第２のスイッチング素子２がオン状態の１２０°の回転角度θの期間の開始点を０°とすると、−６０°〜６０°の期間では、第６のスイッチング素子９がＰＷＭ制御でスイッチング制御され、６０°〜１８０°の期間では、第４のスイッチング素子７がＰＷＭ制御でスイッチング制御される。
【００４０】
次に、図２に示すように、上流側の第１〜第３のスイッチング素子(ＧａＮ ＨＦＥＴ)１〜３のうちの第３のスイッチング素子３だけがオン状態を保つ。そして、この第３のスイッチング素子３がオン状態の１２０°の回転角度θの期間の開始点を０°とすると、−６０°〜６０°の期間では、第４のスイッチング素子７がＰＷＭ制御でスイッチング制御され、６０°〜１８０°の期間では、第５のスイッチング素子８がＰＷＭ制御でスイッチング制御される。
【００４１】
上述のスイッチング制御において、上流側の第１〜第３のスイッチング素子(ＧａＮ ＨＦＥＴ)１〜３のスイッチング周期は５０Ｈｚであり、下流側の第４〜第６のスイッチング素子(ＭＯＳ ＦＥＴ)７〜９のスイッチング周期は２０ｋＨｚである。このスイッチング制御でもって、モータ１８を交流で駆動した。
【００４２】
この実施形態のインバータ装置によれば、上記上流側,下流側の第１〜第３,第４〜第６のスイッチング素子１〜３,７〜９のうちの上流側の第１〜第３のスイッチング素子１〜３(ＧａＮ ＨＦＥＴ)がＧａＮによるワイドバンドギャップ半導体素子であるので、この第１〜第３のスイッチング素子１〜３では、寄生ダイオードが形成されない。もしくは、上記寄生ダイオードが形成された場合でも、上記寄生ダイオードの順方向電圧が高い。したがって、上記寄生ダイオードが形成されない場合は、逆電流は上記ワイドバンドギャップ半導体素子である第１〜第３のスイッチング素子１〜３で阻止される。また、上記寄生ダイオードが形成された場合でも、上記寄生ダイオードの順方向電圧が高いので、この寄生ダイオードで逆電流が抑制される。したがって、逆回復特性が良く、逆回復による損失を小さく保つことができる。
【００４３】
また、この実施形態のインバータ装置によれば、上流側,下流側の両方のスイッチング素子をワイドギャップ半導体素子とする場合に比べて、ワイドギャップ半導体素子の個数が２分の１で済むので、インバータ装置のコスト上昇を抑制できる。
【００４４】
また、この実施形態のインバータ装置によれば、上流側のワイドギャップ半導体素子である第１〜第３のスイッチング素子１〜３に並列接続される逆回復特性のよいダイオード４〜６でもって逆電流を抑制でき、下流側のシリコン半導体素子によるＭＯＳ型の第４〜第６のスイッチング素子７〜９のスイッチング損失を抑制できる。特に、下流側の第４〜第６のスイッチング素子７〜９がＭＯＳ型のシリコン半導体素子であるので、低負荷時にＩＧＢＴで見られる順方向電圧に伴う損失が無く、かつ高速でのスイッチングが可能となる。
【００４５】
また、この実施形態のインバータ装置１７では、上流側の第１〜第３のスイッチング素子(ＧａＮ ＨＦＥＴ)１〜３を、ノーマリーオンデバイスとしたので、ドライバ１０〜１２は、オフ時はゲートを負電圧にするゲート制御信号を出力することが必要である。一方、上流側の第１〜第３のスイッチング素子(ＧａＮ ＨＦＥＴ)１〜３は、オン時は最大で電源電圧と同じ電圧で動作する。したがって、上記ドライバ１０〜１２としては、通常のＩＧＢＴ用のドライバのようにブートストラップ回路を有する高耐圧ドライバが不要となる。したがって、ドライバ１０〜１２のための回路の簡素化を図れる。
【００４６】
なお、上記実施形態では、上流側の第１〜第３のスイッチング素子(ＧａＮ ＨＦＥＴ)１〜３をノーマリーオンデバイスとしたがノーマリーオフデバイスとしてもよい。また、上流側の第１〜第３のスイッチング素子１〜３をＧａＮ ＨＦＥＴに替えて他のノーマリーオンのワイドバンドギャップ半導体としてもよい。また、下流側の第４〜第６のスイッチング素子７〜９をＭＯＳＦＥＴに替えてダイオード内蔵のＩＧＢＴとしてもよい。
【００４７】
(第２の実施の形態)
次に、図３に、この発明によるインバータ装置の第２実施形態を示す。この第２実施形態のインバータ装置２８は、負荷としてのモータ１８の電源入力線１８Ａと直流電源１６との間に接続された上流側の第１のスイッチング素子３１と、上記モータ１８の電源入力線１８Ｂと直流電源１６との間に接続された上流側の第２のスイッチング素子３２と、上記モータ１８の電源入力線１８Ｃと直流電源１６との間に接続された上流側の第３のスイッチング素子３３とを備える。この第１〜第３のスイッチング素子３１〜３３は、ＩＧＢＴ(絶縁ゲート型バイポーラトランジスタ)からなり、各ＩＧＢＴはダイオード３４〜３６を内蔵した一般的な市販の素子を使用した。
【００４８】
また、この第２実施形態は、負荷としてのモータ１８の電源入力線１８Ａと直流電源１６との間に接続された下流側の第４のスイッチング素子３７と、上記電源入力線１８Ｂと直流電源１６との間に接続された下流側の第５のスイッチング素子３８と、上記電源入力線１８Ｃと直流電源１６との間に接続された下流側の第６のスイッチング素子３９とを備える。この下流側の第４〜第６のスイッチング素子３７〜３９は、ノーマリオフ型のＧａＮ ＨＦＥＴ(窒化ガリウムヘテロ電界効果トランジスタ)からなる。
【００４９】
なお、上記ＧａＮ ＨＦＥＴは、次の方法で作製した。すなわち、このＧａＮ ＨＦＥＴは、Ｓｉ基板上にＭＯＣＶＤ(Ｍetal Ｏrganic Ｃhemical Ｖapor Ｄeposition：有機金属化学気相成長)を用いて、バッファ層、ＧａＮ層、ＡｌＧａＮ層をエピタキシャル成長させ、オーミック電極をＴｉ/Ａｕで形成することで作製した。
【００５０】
また、この第２実施形態では、上記第４のスイッチング素子３７に並列に接続されたダイオード４１と、上記第５のスイッチング素子３８に並列に接続されたダイオード４２と、上記第６のスイッチング素子３９に並列に接続されたダイオード４３とを備える。上記ダイオード４１〜４３は、それぞれ、上記モータ１８の上流側に向かって順方向である。また、上記ダイオード４１〜４３は、ＳｉＣショットキーダイオードからなる。
【００５１】
また、この第２実施形態は、上記第１,第２,第３のスイッチング素子３１,３２,３３のゲートに接続されたＩＧＢＴ用高耐圧ドライバ４５,４６,４７と、上記第４,第５,第６のスイッチング素子３７,３８,３９のゲートに接続されたＧａＮ ＨＦＥＴ用ドライバ４８,４９,５０とを備える。
【００５２】
この実施形態のインバータ装置２８は、上記ドライバ４５〜４７およびドライバ４８〜５０が各スイッチング素子のゲートに入力するゲート制御信号によって、第１〜第３のスイッチング素子３１〜３３および第４〜第６のスイッチング素子３７〜３９をオンオフ制御する。また、各ドライバ１０〜１５は、ドライバ制御回路５５によって、ゲート制御信号を出力するタイミングが制御される。
【００５３】
次に、図４のタイミングチャートを参照して、上記オンオフ制御の一例を説明する。図４は、上流側の各スイッチング素子３１〜３３がゲートに入力されるゲート制御信号によって、オン(ＯＮ)になる期間とオフ(ＯＦＦ)になる期間、および、下流側の各スイッチング素子３７〜３９がゲートに入力されるゲート制御信号によって、オン(ＯＮ)になる期間とオフ(ＯＦＦ)になる期間を表している。図４において、縦軸は各スイッチング素子がオン(ＯＮ),オフ(ＯＦＦ)のいずれの状態であるのかを表し、横軸はモータ１８の回転する角度θ(°)を表している。
【００５４】
図４に示すように、モータ１８の回転する角度θが，最初の０°〜１２０°の期間では、上流側の第１〜第３のスイッチング素子(ＩＧＢＴ)３１〜３３のうちの第１のスイッチング素子３１だけがオン状態を保つ。一方、下流側の第４〜第６のスイッチング素子(ＧａＮ ＨＦＥＴ)３７〜３９のうちの第５のスイッチング素子３８が、上記回転角度θが−６０°〜６０°の期間においてＰＷＭ制御でスイッチング制御される。また、上記回転角度θが、６０°〜１８０°の期間では、第６のスイッチング素子(ＧａＮ ＨＦＥＴ)３９がＰＷＭ制御でスイッチング制御される。
【００５５】
次に、図４に示すように、上流側の第１〜第３のスイッチング素子(ＩＧＢＴ)３１〜３３のうちの第２のスイッチング素子３２だけがオン状態を保つ。そして、この第２のスイッチング素子３２がオン状態の１２０°の回転角度θの期間の開始点を０°とすると、−６０°〜６０°の期間では、第６のスイッチング素子３９がＰＷＭ制御でスイッチング制御され、６０°〜１８０°の期間では、第４のスイッチング素子３７がＰＷＭ制御でスイッチング制御される。
【００５６】
次に、図４に示すように、上流側の第１〜第３のスイッチング素子(ＩＧＢＴ)３１〜３３のうちの第３のスイッチング素子３３だけがオン状態を保つ。そして、この第３のスイッチング素子３３がオン状態の１２０°の回転角度θの期間の開始点を０°とすると、−６０°〜６０°の期間では、第４のスイッチング素子３７がＰＷＭ制御でスイッチング制御され、６０°〜１８０°の期間では、第５のスイッチング素子３８がＰＷＭ制御でスイッチング制御される。
【００５７】
上述のスイッチング制御において、上流側の第１〜第３のスイッチング素子(ＩＧＢＴ)３１〜３３のスイッチング周期は５０Ｈｚであり、下流側の第４〜第６のスイッチング素子(ＧａＮ ＨＦＥＴ)３７〜３９のスイッチング周期は高速であり２０ｋＨｚである。このスイッチング制御でもって、モータ１８を交流で駆動した。
【００５８】
この実施形態のインバータ装置によれば、上記上流側,下流側の第１〜第３,第４〜第６のスイッチング素子３１〜３３,３７〜３９のうちの下流側の第４〜第６のスイッチング素子(ＧａＮ ＨＦＥＴ)３７〜３９がワイドバンドギャップ半導体素子であるので、この第４〜第６のスイッチング素子３７〜３９では、寄生ダイオードが形成されない。もしくは、上記寄生ダイオードが形成された場合でも、上記寄生ダイオードの順方向電圧が高い。したがって、上記寄生ダイオードが形成されない場合は、逆電流は上記ワイドバンドギャップ半導体素子である第４〜第６のスイッチング素子３７〜３９で阻止される。また、上記寄生ダイオードが形成された場合でも、上記寄生ダイオードの順方向電圧が高いので、この寄生ダイオードで逆電流が抑制される。したがって、逆回復特性が良く、逆回復による損失を小さく保つことができる。
【００５９】
また、この実施形態のインバータ装置によれば、上流側,下流側の両方のスイッチング素子をワイドギャップ半導体素子とする場合に比べて、ワイドギャップ半導体素子の個数が２分の１で済むので、インバータ装置のコスト上昇を抑制できる。
【００６０】
また、この実施形態のインバータ装置によれば、下流側のワイドギャップ半導体素子による第４〜第６のスイッチング素子３７〜３９の逆回復特性のよい寄生ダイオードでもって逆電流を抑制でき、上流側の第４〜第６のスイッチング素子(ＩＧＢＴ)３７〜３９によるスイッチング損失を抑制できる。
【００６１】
また、この実施形態のインバータ装置によれば、上記下流側のワイドバンドギャップ半導体素子による第４〜第６のスイッチング素子３７〜３９がノーマリオフ型のスイッチング素子である。よって、この実施形態によれば、上記下流側のワイドギャップ半導体素子による第４〜第６のスイッチング素子３７〜３９をＰＷＭ(パルス幅変調)制御することで高速スイッチングを実現できると共に、下流側の第４〜第６のスイッチング素子３７〜３９をワイドギャップ半導体素子とする他は既存の回路構成を採用でき、コストを抑制できる。
【００６２】
なお、上記第２実施形態において、下流側の第４〜第６のスイッチング素子３７〜３９をなすＧａＮ ＨＦＥＴの構造は、ＭＩＳ(Ｍetal Ｉnsulator Ｓemiconductor)構造でもよく、ゲート部にフッ素を注入してもよく、ゲート部にＰ型層を形成したＭＯＳ型でもよい。また、下流側の第４〜第６のスイッチング素子３７〜３９をなすＦＥＴとしては、ワイドバンドギャップの半導体であれば、Ｉｎを含んでもよく、ＳｉＣで作製してもよい。
【００６３】
また、上記第１,第２実施形態では、モータ１８を１２０°通電方式で制御する場合を説明したが、１８０°通電方式または他の通電方式で制御してもよいことは勿論である。
【図面の簡単な説明】
【００６４】
【図１】この発明のインバータ装置の第１実施形態を示す回路図である。
【図２】上記第１実施形態の動作を説明するタイミングチャートである。
【図３】この発明のインバータ装置の第２実施形態を示す回路図である。
【図４】上記第２実施形態の動作を説明するタイミングチャートである。
【符号の説明】
【００６５】
１〜３  第１〜第３のスイッチング素子(ノーマリーオン型ＧａＮＨＦＥＴ)
４〜６  ＳｉＣショットキーダイオード
７〜９  第４〜第６のスイッチング素子(ＭＯＳＦＥＴ)
１０〜１２  ＧａＮＨＦＥＴ用ドライバ
１３〜１５  ＭＯＳＦＥＴ用ドライバ
１６  直流電源
１７、２８  インバータ装置
１８  モータ
１９、５５  ドライバ制御回路
２１〜２３  寄生内蔵ダイオード
３１〜３３  第１〜第３のスイッチング素子(ＩＧＢＴ)
３４〜３６  内蔵ダイオード
３７〜３９  第４〜第６のスイッチング素子(ノーマリオフ型ＧａＮＨＦＥＴ)
４１〜４３  ＳｉＣダイオード
４５〜４７  ＩＧＢＴ用高耐圧ドライバ
４８〜５０  ＧａＮ ＨＦＥＴ用ドライバ
【図１】
2010088191.tif 000003
【図２】
2010088191.tif 000004
【図３】
2010088191.tif 000005
【図４】
2010088191.tif 000006