(57)【要約】【課題】ＦＧを有する固体撮像素子であって、高速連写や滑らかな動画撮像を行うことが可能な固体撮像素子を低コストで提供する。【解決手段】光電変換部１７と、光電変換部１７で発生した電荷を蓄積するためのフローティングゲート（ＦＧ）１６を含むトランジスタ１３とを有する固体撮像素子１０であって、フローティングゲート１６に蓄積された電荷を引き抜いて消去するための電荷消去用電極（ＥＧ）１５を備える。【選択図】図５
2010056473.tif 000002
【特許請求の範囲】
【請求項１】
光電変換部と、半導体基板上方に設けられ前記光電変換部で発生した電荷を蓄積するための電荷蓄積部を含むトランジスタとを有する固体撮像素子であって、
前記電荷蓄積部に蓄積された電荷を引き抜いて消去するための電荷消去用電極を備える固体撮像素子。
【請求項２】
請求項１記載の固体撮像素子であって、
前記電荷消去用電極が、前記電荷蓄積部に絶縁膜を挟んで近接して設けられ、
前記電荷蓄積部と前記電荷消去用電極との間の前記絶縁膜の厚みが、前記電荷蓄積部内の電荷がトンネリングによって前記電荷消去用電極に移動できる程度の厚みとなっている固体撮像素子。
【請求項３】
請求項２記載の固体撮像素子であって、
前記絶縁膜の厚みが、３０〜１００Åである固体撮像素子。
【請求項４】
請求項１〜３のいずれか１項記載の固体撮像素子であって、
前記電荷蓄積部がフローティングゲートである固体撮像素子。
【請求項５】
請求項４記載の固体撮像素子であって、
前記電荷消去用電極に対向する前記フローティングゲートの表面と、前記フローティングゲートに対向する前記電荷消去用電極の表面とのいずれかに凹凸を有する固体撮像素子。
【請求項６】
請求項５記載の固体撮像素子であって、
前記凹凸が、前記フローティングゲートと前記電荷消去用電極との距離が局所的に１０〜９０Åとなるように設けられている固体撮像素子。
【請求項７】
請求項１〜６のいずれか１項記載の固体撮像素子であって、
前記電荷消去用電極が、前記半導体基板内の素子分離領域上方に設けられている固体撮像素子。
【請求項８】
請求項７記載の固体撮像素子であって、
前記素子分離領域がＳＴＩ法によって形成されたものである固体撮像素子。
【請求項９】
請求項１〜８のいずれか１項記載の固体撮像素子であって、
前記トランジスタの制御ゲートと、前記電荷蓄積部と、前記電荷消去用電極とがそれぞれ同一の導電性材料で構成され、
前記導電性材料がポリシリコンを含む固体撮像素子。
【請求項１０】
請求項１〜８のいずれか１項記載の固体撮像素子であって、
前記光電変換部が前記半導体基板内に形成された光電変換素子であり、
前記電荷消去用電極が、遮光機能を有する材料で構成され、前記光電変換素子が配置される受光領域のうちの前記光電変換素子の一部以外を遮光する遮光膜の一部を構成している固体撮像素子。
【請求項１１】
請求項１〜８のいずれか１項記載の固体撮像素子であって、
前記光電変換部が前記半導体基板上方に形成された光電変換膜であり、
前記電荷消去用電極が、遮光機能を有する材料で構成され、前記光電変換膜が配置される受光領域にある前記半導体基板を遮光する遮光膜の一部を構成している固体撮像素子。
【請求項１２】
請求項１０又は１１記載の固体撮像素子であって、
前記電荷消去用電極が高融点金属を含む導電性材料で構成されている固体撮像素子。
【請求項１３】
請求項１２記載の固体撮像素子であって、
前記高融点金属がタングステンを含む固体撮像素子。
【請求項１４】
請求項１〜１３のいずれか１項記載の固体撮像素子を備える撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換部と、半導体基板上方に設けられ前記光電変換部で発生した電荷を蓄積するための電荷蓄積部を含むトランジスタとを有する固体撮像素子に関する。
【背景技術】
【０００２】
フォトダイオード（ＰＤ）等の光電変換素子で発生した電荷を、電荷蓄積部として機能するフローティングゲート（ＦＧ）を有するＭＯＳトランジスタによって該ＦＧに注入して蓄積し、ＦＧに蓄積された電荷に応じた信号を外部に読み出すことで撮像を行う固体撮像装置が提案されている（特許文献１参照）。また、ＦＧを有する半導体メモリに関する文献として特許文献２が挙げられる。
【０００３】
特許文献１に記載されたような固体撮像装置では、ＦＧに蓄積された電荷に応じた信号を読み出した後に、次の露光に備えてＦＧにある電荷を除去（消去）する必要がある。また、固体撮像装置は、半導体メモリとは異なり、長時間のデータ蓄積（リテンション特性）は要求されておらず、信号を読み出した後に電荷を高速に消去することにより、次の撮像に移行でき、フレームレートを上げることが可能になる。
【０００４】
特許文献１には、書き込みトランジスタと読み出しトランジスタの制御ゲートに負の電圧を印加し、半導体基板に正の電圧を印加することで、ＦＧ内の電荷を半導体基板に引き抜いて該電荷を消去する方法が開示されている。この方法では、半導体基板に印加する電圧を上げることにより電荷引き抜きの高速化が可能となる。
【０００５】
しかし、半導体基板に印加する電圧を上げると、ゲート酸化膜の劣化や半導体基板電位の変調、トランジスタのソース・ドレイン接合部近傍の暗電流増加等が懸念される。
【０００６】
さらに、半導体基板に電荷を引き抜く方法では、電荷の消去単位や消去速度の設定を自由に変えることが難しく、例えば一定領域（奇数ラインと偶数ライン）毎に電荷の消去を独立に行うといったことが困難である。このため、ＦＧに注入された電荷に応じた信号の読み出しが終了するまでは次の撮像を開始することができず、高速連写や滑らかな動画撮像を実現することが難しい。
【０００７】
【特許文献１】特開２００２−２８０５３７号公報
【特許文献２】米国特許４２７４０１２号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、上記事情に鑑みてなされたものであり、電荷蓄積部を有する固体撮像素子であって、高速連写や滑らかな動画撮像を行うことが可能な固体撮像素子を低コストで提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の固体撮像素子は、光電変換部と、半導体基板上方に設けられ前記光電変換部で発生した電荷を蓄積するための電荷蓄積部を含むトランジスタとを有する固体撮像素子であって、前記電荷蓄積部に蓄積された電荷を引き抜いて消去するための電荷消去用電極を備える。
【００１０】
この構成により、例えば電荷蓄積部内の電荷を半導体基板に引き抜く構成と比較すると、半導体基板内の素子への影響を減らすことができる。又、例えば固体撮像素子に含まれる多数の光電変換部を２つのブロックに分けて各ブロックで電荷消去電極による電荷の消去を独立して行うことで、一方のブロックから信号の読み出しを行っている間に他方のブロックで次の撮像を実施するといったことが可能となる。このため、高速連写や滑らか動画撮像を実現することができる。
【００１１】
本発明の固体撮像素子は、前記電荷消去用電極が、前記電荷蓄積部に絶縁膜を挟んで近接して設けられ、前記電荷蓄積部と前記電荷消去用電極との間の前記絶縁膜の厚みが、前記電荷蓄積部内の電荷がトンネリングによって前記電荷消去用電極に移動できる程度の厚みとなっている。好ましくは、前記絶縁膜の厚みが、３０〜１００Åである。
【００１２】
本発明の固体撮像素子は、前記電荷蓄積部がフローティングゲートである。又、本発明の固体撮像素子は、前記電荷消去用電極に対向する前記フローティングゲートの表面と、前記フローティングゲートに対向する前記電荷消去用電極の表面とのいずれかに凹凸を有する。又、本発明の固体撮像素子は、前記凹凸が、前記フローティングゲートと前記電荷消去用電極との距離が局所的に１０〜９０Åとなるように設けられている。
【００１３】
この構成により、電荷の消去を効率的に行うことができる。
【００１４】
本発明の固体撮像素子は、前記電荷消去用電極が、前記半導体基板内の素子分離領域上方に設けられている。
【００１５】
この構成により、電荷消去用電極下方には素子分離領域が存在するため、電荷消去用電極に高電圧を印加することによる素子の破壊等を防ぐことができる。
【００１６】
本発明の固体撮像素子は、前記素子分離領域がＳＴＩ法によって形成されたものである。
【００１７】
この構成により、電荷消去用電極と素子分離領域との距離を小さくすることができ、固体撮像素子の薄型化を実現することができる。
【００１８】
本発明の固体撮像素子は、前記トランジスタの制御ゲートと、前記電荷蓄積部と、前記電荷消去用電極とがそれぞれ同一の導電性材料で構成され、前記導電性材料がポリシリコンを含む。
【００１９】
この構成により、制御ゲート、電荷蓄積部、及び電荷消去用電極がポリシリコンで形成されるため、その表面を熱酸化膜で絶縁することができる。そのため、ポリシリコン電極間の絶縁膜を薄く形成することができ、微細加工、即ち、素子の微細化に対応することができる。
【００２０】
本発明の固体撮像素子は、前記光電変換部が前記半導体基板内に形成された光電変換素子であり、前記電荷消去用電極が、遮光機能を有する材料で構成され、前記光電変換素子が配置される受光領域のうちの前記光電変換素子の一部以外を遮光する遮光膜の一部を構成している。
【００２１】
この構成により、電荷消去電極が遮光膜として機能するため、遮光効果を高め、混色を低減することができる。
【００２２】
本発明の固体撮像素子は、前記光電変換部が前記半導体基板上方に形成された光電変換膜であり、前記電荷消去用電極が、遮光機能を有する材料で構成され、前記光電変換膜が配置される受光領域にある前記半導体基板を遮光する遮光膜の一部を構成している。
【００２３】
この構成により、電荷消去電極が遮光膜として機能するため、遮光効果を高め、混色を低減することができる。
【００２４】
本発明の固体撮像素子は、前記電荷消去用電極が高融点金属（好ましくはタングステン）を含む導電性材料で構成されている。
【００２５】
本発明の撮像装置は前記固体撮像素子を備える。
【発明の効果】
【００２６】
本発明によれば、電荷蓄積部を有する固体撮像素子であって、高速連写や滑らかな動画撮像を行うことが可能な固体撮像素子を低コストで提供することができる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の実施形態を説明するための固体撮像素子について図面を参照して説明する。この固体撮像素子は、デジタルカメラやデジタルビデオカメラ等の撮像装置に搭載して用いられるものである。
【００２８】
図１は、本発明の実施形態を説明するための固体撮像素子の概略構成を示す模式図である。図２は、図１に示す固体撮像素子の画素部の等価回路図である。図３は、図１に示す固体撮像素子の画素部とその周辺の概略構成を示す平面模式図である。図４は、図３のＡ−Ａ’線断面模式図である。図５は、図３のＢ−Ｂ’線断面模式図である。なお、図３（ｂ）は、図３（ａ）に示したゲート制御線と消去制御線を省略した図である。
【００２９】
固体撮像素子１０は、同一平面上の行方向とこれに直交する列方向にアレイ状（ここでは正方格子状）に配列された多数の画素部１００を備える。
【００３０】
画素部１００は、半導体基板内に形成されたｐｎ接合フォトダイオード（ＰＤ）等の光電変換部１７を備える。図４に示すように、光電変換部１７は、半導体基板１（ここではｎ型シリコン基板とする）内に形成されたｐウェル層２の表面から内側に形成された高濃度のｎ型不純物層であり、ｐウェル層２と光電変換部１７とのｐｎ接合によってフォトダイオードを構成している。光電変換部１７の表面には高濃度のｐ型不純物層１７ａが形成されている。光電変換部１７は、ＧＮＤ線を介して接地されている。
【００３１】
画素部１００には、光電変換部１７で発生した電荷に応じた信号を外部に読み出すことが可能な信号読み出し回路が設けられている。信号読み出し回路は、図２に示すように、光電変換部１７で発生した電荷を蓄積するための書き込みトランジスタと、蓄積された電荷に応じた信号を読み出すための読み出しトランジスタとを兼ねたＭＯＳ構造のトランジスタ１３を備える。
【００３２】
図３及び図４に示すように、ｐウェル層２内の光電変換部１７の右隣には、少し離間して高濃度のｎ型不純物層からなるトランジスタ１３のドレイン領域１３ａが形成されている。ドレイン領域１３ａは、列方向に並ぶ複数の画素部１００からなる各列に対応して設けられた列信号線１２にプラグ１２ａを介して電気的に接続されている。列信号線１２は例えばアルミニウムで構成されている。ドレイン領域１３ａと光電変換部１７との間のｐウェル層２上方には、トランジスタ１３の制御ゲート（以下、ＣＧという）１４が形成されている。
【００３３】
ＣＧ１４を構成する導電性材料は、例えばポリシリコンを用いることができる。リン（Ｐ）、砒素（Ａｓ）、ボロン（Ｂ）を高濃度にドープしたドープドポリシコンでも良い。あるいは、チタン（Ｔｉ）やタングステン（Ｗ）等の各種金属とシリコンを組み合わせたシリサイド（Silicide）やサリサイド（Self-alingn Silicide）でも良い。
【００３４】
図１、図３、及び図５に示すように、行方向に並ぶ複数の画素部１００からなるラインに含まれる各ＣＧ１４は、プラグ１４ａを介して該ラインに対応するゲート制御線に電気的に接続されている。ゲート制御線は、制御部４０に接続されている。ゲート制御線は、対応するラインの光電変換部１７の下側部に沿って行方向に延在する１本の配線であり、例えばアルミニウムで構成されている。なお、ラインに対応するゲート制御線と、該ラインに含まれる各ＣＧ１４とを一体化した構成としても良い。
【００３５】
ＣＧ１４とｐウェル層２との間にはトランジスタ１３のフローティングゲート（以下、ＦＧ）１６が設けられている。ＣＧ１４下方のＦＧ１６と半導体基板１との間にはゲート酸化膜６ａが形成されている。これにより、トランジスタ１３はＭＯＳトランジスタ構造となっている。ＦＧ１６は、ＣＧ１４と同じ材料で構成することができる。ＦＧ１６とＣＧ１４との間には、高耐圧の絶縁膜６ｂが形成されている。絶縁膜６ｂとしては、熱酸化により形成した酸化シリコン膜を用いることができる。
【００３６】
トランジスタ１３は、ＣＧ１４に例えば７Ｖ〜１５Ｖの書き込みコントロール電圧（ＷＣＧ）を印加することで、光電変換部１７で発生した電荷をＦＧ１６に注入し蓄積させることができる。
【００３７】
また、トランジスタ１３は、ドレイン領域１３ａに例えば３．３Ｖのドレイン電圧を印加した状態で、連続的又は階段状に増加する読み出しコントロール電圧（ＲＣＧ）をＣＧ１４に印加し、トランジスタ１３のチャネル領域が導通したときのＲＣＧの値（＝トランジスタ１３の閾値電圧）を検出することで、この検出したＲＣＧの値を、ＦＧ１６に蓄積された電荷に応じた撮像信号として外部に読み出すことが可能になっている。
【００３８】
ｐウェル層２内には、隣接する画素部１００内の素子同士を分離するための素子分離領域３が設けられている。光電変換部１７、ドレイン領域１３ａ、及びトランジスタ１３のチャネル領域（ＣＧ１４と重なる領域）以外の領域が素子分離領域となり得る。
【００３９】
素子分離法には、ＬＯＣＯＳ（Local Oxidation of Silicon）法、ＳＴＩ（Shallow Trench Isolation）法、及び高濃度不純物イオン注入による方法等が適用できる。図示した例では、高濃度のｐ型不純物をｐウェル層２にイオン注入することによって素子分離領域３を形成している。
【００４０】
図５に示すように、ＦＧ１６は、光電変換部１７とドレイン領域１３ａの間の領域上方から光電変換部１７の上側部にある素子分離領域３上方まで延びて形成されている。光電変換部１７の上側部にある素子分離領域３の上には、ＣＶＤ法によって形成した厚い酸化膜５が形成されており、この酸化膜５の上までＦＧ１６が形成されている。
【００４１】
酸化膜５の上には、ＦＧ１６及び高耐圧の絶縁膜６ｃを介して、ＦＧ１６に蓄積された電荷を引き抜いてこれを消去するための電荷消去電極（以下、ＥＧという）１５が設けられている。ＥＧ１５は、ＣＧ１４と同じ材料で構成することができる。絶縁膜６ｃとしては、例えば熱酸化によって形成した酸化シリコン膜を用いることができる。
【００４２】
図１、図３、及び図５に示すように、行方向に並ぶ複数の画素部１００からなるラインに含まれる各ＥＧ１５は、プラグ１５ａを介して該ラインに対応する消去制御線に電気的に接続されている。消去制御線は、制御部４０に接続されている。消去制御線は、対応するラインの光電変換部１７の上側部に沿って行方向に延在する１本の配線であり、例えばアルミニウムで構成されている。なお、ラインに対応する消去制御線と、該ラインに含まれる各ＥＧ１５とを一体化した構成としても良い。
【００４３】
ＥＧ１５とＦＧ１６との間の絶縁膜６ｃは、ＥＧ１５とＦＧ１６との絶縁性能を維持しつつ、ＦＧ１６内の電荷を消去するために必要な電圧（以下、消去電圧という）をＥＧ１５に印加したときに、ＦＧ１６内の電荷がトンネリングによってＥＧ１５に移動できる程度の厚み（例えば１００Å以下、好ましくは３０〜１００Å）であれば良い。なお、電荷のトンネリングの効率を上げるため、特許文献２に開示されているように、ＦＧ１６のＥＧ１５と対向する表面に微小の凹凸を設けた構成とすることが好ましい。又は、ＥＧ１５のＦＧ１６と対向する表面に微小の凹凸を設けた構成としても良い。
【００４４】
この微小の凹凸は、ＦＧ１６とＥＧ１５間の距離が局所的に１０〜９０Å、好ましくは１０〜７０Å程度となるように設ければ良い。つまり、凹凸の凸部分の先端と、それに対向するＦＧ１６又はＥＧ１５の表面との距離が１０〜９０Å、好ましくは１０〜７０Å程度となっていれば良い。
【００４５】
図４及び図５に示すように、ｐウェル層２上にはＣＶＤ法等によって形成された絶縁膜４が設けられている。この絶縁膜４内に、ＣＧ１４、ＥＧ１５、ＦＧ１６、酸化膜５、ゲート酸化膜６ａ、絶縁膜６ｂ、絶縁膜６ｃ、プラグ１２ａ等が形成されている。
【００４６】
絶縁膜４上には層間絶縁膜３０が設けられている。この層間絶縁膜３０内に、第一層のアルミ配線（１ｓｔ−Ａｌ配線）となる列信号線１２及びＧＮＤ線が形成されている。
【００４７】
層間絶縁膜３０上には層間絶縁膜３１が設けられている。この層間絶縁膜３１内に、第二層のアルミ配線（２ｒｄ−Ａｌ配線）となる消去制御線及びゲート制御線が形成されている。ゲート制御線とＣＧ１４とを接続するプラグ１４ａ、及び、消去制御線とＥＧ１５とを接続するプラグ１５ａは、絶縁膜４及び層間絶縁膜３０内に形成されている。
【００４８】
層間絶縁膜３１上には平坦化膜３２が設けられている。この平坦化膜３２内に、第三層のアルミ配線（３ｒｄ−Ａｌ配線）となるアルミニウム遮光膜３５が形成されている。遮光膜３５は、固体撮像素子１０の受光領域（光電変換部１７が配置される領域）の光電変換部１７の一部以外を遮光する。平坦化膜３２上にはカラーフィルタ３３が形成され、この上にマイクロレンズ３４が形成されている。なお、図５では、カラーフィルタ３３とマイクロレンズ３４の図示を省略してある。
【００４９】
図１に示すように、固体撮像素子１０は、制御部４０と、トランジスタ１３の閾値電圧を検出する読み出し回路２０と、読み出し回路２０で検出された１ライン分の閾値電圧を撮像信号として信号線７０に順次読み出す制御を行う水平シフトレジスタ５０と、信号線７０に接続された出力バッファ６０とを備える。
【００５０】
読み出し回路２０は、列方向に並ぶ複数の画素部１００で構成される各列に対応して設けられており、対応する列の各画素部１００のドレイン領域１３ａに列信号線１２を介して接続されている。
【００５１】
読み出し回路２０は、例えば、トランジスタ１３のドレイン領域１３ａにドレイン電圧を印加すると共に、トランジスタ１３のＣＧ１４に制御部４０を介して読み出しコントロール電圧ＲＣＧを印加し、その結果得られるＣＧ１４の電位に対するドレイン領域１３ａの電流値からトランジスタ１３の閾値電圧Ｖｔｈを検出する。
【００５２】
また、他の例として、読み出し回路２０は、図１（ｂ）に示すように、読み出し制御部２０ａと、センスアンプ２０ｂと、プリチャージ回路２０ｃと、ランプアップ回路２０ｄと、トランジスタ２０ｅ，２０ｆとを備えた構成となっている。
【００５３】
読み出し制御部２０ａは、画素部１００から信号を読み出す際、トランジスタ２０ｆをオンしてプリチャージ回路２０ｃから画素部１００のドレイン領域１３ａに列信号線１２を介してドレイン電圧を供給する（プリチャージ）。次に、トランジスタ２０ｅをオンして画素部１００のドレイン領域１３ａとセンスアンプ２０ｂを導通させる。
【００５４】
センスアンプ２０ｂは、画素部１００のドレイン領域１３ａの電圧を監視し、この電圧が変化したことを検出し、ランプアップ回路２０ｄにその旨を通知する。例えば、プリチャージ回路２０ｃによってプリチャージされたドレイン電圧が降下したことを検出してセンスアンプ出力を反転させる。
【００５５】
ランプアップ回路２０ｄは、Ｎ−ｂｉｔカウンタを内蔵しており、制御部４０を介して画素部１００のＣＧ１４に漸増又は漸減するランプ波形電圧（ＲＣＧ）を供給すると共に、ランプ波形電圧の値に対応するカウント値（Ｎ個の１、０の組み合わせ）を出力する。
【００５６】
ＣＧ１４の電圧がトランジスタ１３の閾値電圧を越えるとトランジスタ１３が導通し、このとき、プリチャージされていた列信号線１２の電位が降下する。これがセンスアンプ２０ｂによって検出されて反転信号が出力される。ランプアップ回路２０ｄは、この反転信号を受けた時点におけるランプ波形電圧の値に対応するカウント値を保持（ラッチ）する。これにより、デジタル値（１，０の組み合わせ）として閾値電圧の変化（撮像信号）を読み出すことができる。
【００５７】
水平シフトレジスタ５０により１つの水平選択トランジスタ３０が選択されると、その水平選択トランジスタ３０に接続されたランプアップ回路２０ｄで蓄積されているカウンタ値が信号線７０に出力され、これが撮像信号として出力バッファ６０から出力される。
【００５８】
制御部４０は、各ラインに含まれるＣＧ１４に接続され、ＣＧ１４に書き込みコントロール電圧ＷＣＧを印加して、各光電変換部１７で発生した電荷をＦＧ１６に蓄積させる制御を行う。また、制御部４０は、ランプアップ回路２０ｄから供給される読み出しコントロール電圧ＲＣＧのＣＧ１４への印加をライン毎に独立して行う。また、制御部４０は、各ラインに含まれるＥＧ１５に接続され、ＥＧ１５への消去電圧の印加をライン毎に独立、又は、全ライン同時に行う。なお、ＷＣＧは、図示しないチャージポンプ回路によって電源電圧から昇圧して発生させることができる。
【００５９】
以下、固体撮像素子１０による撮像動作について説明する。
【００６０】
図６は、図１に示す固体撮像素子を搭載した撮像装置の静止画撮像時の動作を示したタイミングチャートである。静止画撮像モード時に行われる動画撮像中に、静止画撮像のための撮像条件の設定指示（シャッターボタンの半押し）がなされると、制御部４０は、固体撮像素子１０から出力されてくる撮像信号に基づいてＡＥ，ＡＦを行い撮像条件の設定を行う。
【００６１】
次に、シャッターボタンが全押しされてシャッタートリガが立ち上がると、制御部４０は、上記設定した撮像条件で静止画撮像を開始する。
【００６２】
具体的に、制御部４０は、上記設定した撮像条件に基づく露光期間の開始前までは、半導体基板１に高電圧を印加して、光電変換部１７で発生した電荷を基板側に掃き出す電子シャッタ動作を行う。
【００６３】
シャッタートリガが立ち上がって露光期間の開始タイミングになると、制御部４０は、全てのＣＧ１４にＷＣＧの供給を行う。そして、露光期間の終了タイミングになると、制御部４０は、全てのＣＧ１４へのＷＣＧの供給を停止する。このような動作により、露光期間中に各画素部１００の光電変換部１７で発生した電荷が各画素部１００のＦＧ１６に蓄積される。
【００６４】
露光期間の終了後、トランジスタ２０ｆがオンになって各画素部１００のドレイン領域１３ａにドレイン電圧が印加されて、ドレイン領域１３ａがプリチャージされる。図６に示す“Ｄｒａｉｎ（ｓｉｇ）”は、トランジスタ１３のドレイン領域１３ａの電位変化を示したものである。
【００６５】
次に、制御部４０は、１ライン目の各画素部１００にＲＣＧの供給を開始する。ＲＣＧの供給開始後、１ライン目の各画素部１００のトランジスタ１３のチャネル領域が導通すると、図６に示したようにドレイン領域１３ａの電位が下降する。読み出し回路２０では、この電位が下降したときのＲＣＧの値に対応するカウンタ値が保持される。そして、水平シフトレジスタ５０の制御により、蓄積されたカウンタ値が、１ライン目の各画素部１００から得られた撮像信号として順次出力される。
【００６６】
１ライン目の各画素部１００から得られた撮像信号の出力が完了すると、制御部４０は、次の静止画撮像に備えて、１ライン目に含まれるＥＧ１５に消去電圧を印加し、１ライン目の各画素部１００のＦＧ１６に蓄積されている電荷を消去する。
【００６７】
２ライン目以降についても上述した動作（ドレイン領域１３ａのプリチャージ、該当ラインの各画素部１００へのＲＣＧの供給、撮像信号の出力、該当ラインのＦＧ１６内の電荷の消去）が行われて、静止画撮像が完了する。尚、電荷の消去は、全ての画素部１００から撮像信号が出力された後に、全てのラインで同時に行っても良い。
【００６８】
なお、以上の説明では、光電変換部１７で発生した電荷を蓄積するための書き込みトランジスタと、蓄積された電荷に応じた信号を読み出すための読み出しトランジスタとを１つのトランジスタ１３で実現しているが、特許文献１に開示されているように、２つのトランジスタによって電荷の蓄積及び信号読み出しを行うようにしても良い。
【００６９】
以上のように、固体撮像素子１０によれば、半導体基板１に電荷を引き抜くのではなく、ＥＧ１５によって電荷を引き抜いているため、半導体基板１内の素子への影響を減らすことができるとまた、半導体基板１に電荷が引き抜かれる場合、この電荷が光電変換部１７に流入してノイズになってしまうことも考えられるが、固体撮像素子１０によればこのような心配もなくなる。
【００７０】
また、固体撮像素子１０によれば、ＥＧ１５下方には素子分離領域３が存在するため、ＥＧ１５に高電圧を印加することによる素子の破壊等を防ぐことができる。
【００７１】
また、固体撮像素子１０によれば、電荷の注入と信号の読み出しを１つのトランジスタ１３で実現しているため、受光領域を這う配線はゲート制御線と、消去制御線と、列信号線１２との３本のみとすることができる。
【００７２】
また、固体撮像素子１０は、ライン毎にＣＧ１４とＥＧ１５を制御できるため、例えば、図７に示すように、多数の画素部１００を４つの画素部１００からなる画素群に分け、奇数ラインの画素群と偶数ラインの画素群（図７中の網掛けをした画素群）とで露光及び信号読み出しを独立に行うことも可能である。この場合、奇数ラインの画素群と偶数ラインの画素群とにそれぞれ制御部４０を独立して設ける。図７において“Ｒ”を付した画素部１００は、赤色の光を検出するものであり、“Ｇ”を付した画素部１００は、緑色の光を検出するものであり、“Ｂ”を付した画素部１００は、青色の光を検出するものである。
【００７３】
図７に示す固体撮像素子によれば、奇数ラインの画素群による露光期間と、偶数ラインの画素群からの撮像信号の出力期間とをオーバーラップさせることができる。このため、撮像間隔を短縮することができ、連写速度の向上や動画フレームレートの向上等を実現することができる。
【００７４】
なお、図７に示す画素群を、それぞれ市松状に配置された第一のグループと第二のグループに分け、第一のグループと第二のグループで露光及び信号読み出しを独立に行うようにする構成であっても良い。又は、図７に示す全ての画素群で露光及び信号読み出しを独立に制御できる構成であっても良い。このような構成によれば、任意の画素群を選択して露光及び信号読み出しができ、撮像の自由度を向上させることができる。
【００７５】
以下、固体撮像素子１０の他の構成例について説明する。
【００７６】
（第一の構成例）
図８は、図１に示す固体撮像素子の他の第一の構成例を示す図であり、固体撮像素子の画素部とその周辺の概略構成を示した平面模式図である。図９は、図８に示すＢ−Ｂ’線断面模式図である。図８に示す固体撮像素子は、上述した固体撮像素子１０の素子分離領域３が素子分離領域３’になり、ＥＧ１５がＦＧ１６の上ではなく下に設けられた構成となっている。ＥＧ１５とＦＧ１６との間には上述した絶縁膜６ｃが形成されている。
【００７７】
素子分離領域３’は、ＳＴＩ法によって形成されたものである。素子分離領域３をボロン等の不純物を注入して形成した場合、ＥＧ１５に高電圧を印加したときのショートを防ぐためには、図５に示すように、素子分離領域３上に厚い酸化膜５が必要となる。これに対し、素子分離領域３’にすれば酸化膜５がなくてもショートは防ぐことができるため、固体撮像素子１０の厚みを薄くすることができる。
【００７８】
（第二の構成例）
第二の構成例では、固体撮像素子１０のＥＧ１５を、遮光機能を有する導電性材料とし、固体撮像素子１０の受光領域のうち光電変換部１７の一部以外を遮光する遮光膜の一部として機能させるものとしている。
【００７９】
図１０は、図１に示す固体撮像素子の他の第二の構成例を示す図であり、隣接する２つの画素部の断面模式図である。図１０において図４及び図５と同じ構成には同一符号を付してある。
【００８０】
図１０に示す構成では、受光領域の光電変換部１７の一部以外を遮光する遮光膜Ｗが、絶縁膜４内に設けられている。遮光膜Ｗには制御部４０から消去電圧が印加可能になっている。また、図１０には図示していないが、図１０に示した固体撮像素子は、図４及び図５に図示した平坦化膜３２内の遮光膜３５を省略し、この遮光膜３５の機能を遮光膜Ｗによって実現している。
【００８１】
遮光膜Ｗは、例えばタングステン、モリブデン、及びチタン等の高融点金属を含むアルミニウムや銅に比べて低反射率の遮光性のある導電性材料で構成されており、絶縁膜６ｃを介してＦＧ１６と近接する部分を有している。この部分とＦＧ１６との間の絶縁膜６ｃの厚みは、遮光膜ＷとＦＧ１６との絶縁性能を維持しつつ、消去電圧を遮光膜Ｗに印加したときに、ＦＧ１６内の電荷がトンネリングによって遮光膜Ｗに移動できる程度の厚み（例えば１００Å以下、好ましくは３０〜１００Å）となっている。つまり、遮光膜Ｗのうち、ＦＧ１６と近接する部分（図１０中の破線で示した部分）がＥＧ１５として機能する構成となっている。
【００８２】
なお、遮光膜Ｗは、受光領域全体に渡ってベタの一枚構成であっても良いし、ライン毎や画素部１００毎に分離されている構成であっても良い。また、遮光膜ＷとＥＧ１５を別々に設けた構成としても良い。すなわち、図５に示した構成において遮光膜３５に加えてＥＧ１５を遮光膜の一部として機能させるようにしても良い。
【００８３】
図１０に示すような構成により、遮光膜ＷとＥＧ１５を一度に形成することができ、製造コストを削減することができる。また、ＥＧ１５が遮光膜の役割も果たすので、遮光性を維持しつつアルミニウム等の金属配線層上に更に遮光膜（アルミニウム等）を積層する必要がなく、素子構造を簡略化することができる。また、アルミ遮光膜３５が不要となるため、アルミ遮光膜３５の課題（ピンホール等）を解決することもできる。また、遮光膜３５とＥＧ１５とを別々に設けた場合には、ＥＧ１５によって遮光性能を向上させることができる。
【００８４】
（第三の構成例）
図１１は、図１に示す固体撮像素子の他の第三の構成例を示す図であり、画素部の断面模式図である。図１１において図４及び図５と同じ構成には同一符号を付してある。第三の構成例では、画素部１００の光電変換部１７の代わりに、半導体基板１上方に画素電極４１と対向電極４３に挟まれた光電変換膜４２を設けた構成となっている。
【００８５】
画素電極４１は、画素部１００毎に分離されている。対向電極４３は、入射光を透過する導電性材料（例えば、ＩＴＯ）で構成されており、全ての画素部１００で共通の一枚構成となっている。光電変換膜４２は、入射光に応じて電荷を発生する有機又は無機の光電変換材料を含んで構成された膜であり、全ての画素部１００で共通の一枚構成となっている。対向電極４３及び光電変換膜４２は、画素部１００毎に分離した構成としても良い。対向電極４３上には透明な保護膜４４が形成されている。
【００８６】
画素電極４１は、平坦化膜３２上に設けられ、平坦化膜３２、層間絶縁膜３１，３０、及び絶縁膜４に埋設されたプラグ４０を介してＦＧ１６と電気的に接続されている。ｐウェル層２には高濃度のｎ型不純物層からなるソース領域１３ｂが形成されており、ドレイン領域１３ａ、ソース領域１３ｂ、ＦＧ１６、及びＣＧ１４により、ＦＧ１６に蓄積された電荷に応じた信号を読み出すための読み出しトランジスタ機能のみを有するトランジスタ１３が構成されている。平坦化膜３２内に形成される遮光膜３５は、光電変換膜４２が配置される半導体基板１の領域全体を遮光するように形成されている。
【００８７】
次に、図１１に示す固体撮像素子によって静止画撮像を行う動作を説明する。図１２は、図１１に示す固体撮像素子によって静止画撮像を行う場合のタイミングチャートである。
【００８８】
静止画撮像のための撮像条件の設定（ＡＥやＡＦなど）が予め行われ、静止画撮像の操作（シャッタボタン全押し）が実行されると、シャッタートリガが立ち上がり、設定された撮像条件で静止画撮像が開始される。
【００８９】
シャッタートリガが立ち上がると、対向電極４３のバイアス電圧がローレベルになり、光電変換膜４２で発生した電荷が画素電極４１に移動し、ここからＦＧ１６に移動可能な状態となる。シャッタートリガが立ち上がった後、露光期間の開始タイミングになると、固体撮像素子１０に入射する光を機械的な開閉駆動によって透過又は遮光するメカニカルシャッタが開き、露光期間の終了タイミングまで開いた状態が維持される。
【００９０】
メカニカルシャッタが開くと、光電変換膜４２に被写体からの光が入射し、ここで入射光に応じた電荷が発生する。光電変換膜４２で発生した電荷は、光電変換膜４２にかかるバイアスによって画素電極４１に移動し、ＦＧ１５に蓄積される。
【００９１】
メカニカルシャッタを閉じる前に、トランジスタ２０ｆがオンになって各画素部１００のドレイン領域１３ａにドレイン電圧が印加され、ドレイン領域１３ａがプリチャージされる。図１２に示す“Ｄｒａｉｎ（Ｓｉｇ）”は、トランジスタ１３のドレイン領域１３ａの電位変化を示したものである。
【００９２】
次に、制御部４０は、１ライン目の各画素部１００にＲＣＧの供給を開始する。ＲＣＧの供給開始後、１ライン目の各画素部１００のトランジスタ１３のチャネル領域が導通すると、図１３に示したようにドレイン領域１３ａの電位が下降する。読み出し回路２０では、この電位が下降したときのＲＣＧの値に対応するカウンタ値が蓄積される。そして、水平シフトレジスタ５０の制御により、蓄積されたカウンタ値が、１ライン目の各画素部１００から得られた撮像信号として順次出力される。
【００９３】
１ライン目の各画素部１００から得られた撮像信号の出力が完了すると、制御部４０は、次の静止画撮像に備えて、１ライン目のＥＧ１５に消去電圧を印加し、１ライン目の各画素部１００のＦＧ１６に蓄積されている電荷を消去する。
【００９４】
２ライン目以降についても上述した動作（ドレイン領域１３ａのプリチャージ、該当ラインの各画素部１００へのＲＣＧの供給、撮像信号の出力、該当ラインのＦＧ１６内の電荷の消去）が行われて、静止画撮像が完了する。尚、電荷の消去は、全ての画素部１００から撮像信号が出力された後に、全てのラインで同時に行っても良い。
【００９５】
図１１に示したような固体撮像素子は、光電変換膜４２で発生した電荷をＦＧ１６に蓄積し、ＦＧ１６の電位の変化に応じた撮像信号を出力する構成であり、半導体基板１にｐｎ接合のフォトダイオードを形成する必要がないため、画素部１００の微細化に伴う感度の低下の影響をうけにくく、高感度の撮像が可能になる。
【００９６】
また、図１１に示した固体撮像素子は、光電変換膜４２で発生した電荷をプラグ４０を介してＦＧ１６に蓄積させる方式であり、半導体基板１の表面部位にプラグ４０とのオーミックコンタクトをとるための高濃度の不純物領域を設ける必要がないため、暗電流ノイズによる画質劣化を軽減することができる。
【００９７】
さらに、図１１に示した固体撮像素子によれば、半導体基板１の表面部位にプラグ４０とのオーミックコンタクトをとるための高濃度の不純物領域を設ける構成と比較すると、この不純物領域に蓄積された信号電荷を完全に読み出し切れないことに起因して生じる容量性残像を軽減することができる。
【００９８】
なお、図１１に示す固体撮像素子のＥＧ１５を、遮光機能を有する導電性材料とし、固体撮像素子の受光領域の半導体基板１を遮光する遮光膜の一部として機能させるようにしても良い。
【００９９】
例えば、図１３に示すような構成とし、図１３において画素電極４１を不透明（入射光を透過しない材料）にし、ＥＧ１５をタングステン等の遮光機能を有する導電性材料にすることで、画素電極４１同士の隙間から半導体基板１に入射してくる光をＥＧ１５によって遮光することができる。または、図１３に示す構成において、画素電極４１を透明にする場合には、ＥＧ１５とは別に、図１１に示した遮光膜３５を設けることで、遮光膜３５による遮光と、ＥＧ１５による遮光とで遮光性能を向上させることができる。
【０１００】
図１３に示したような構成によれば、半導体基板上の一部にのみ遮光膜（ＥＧ１５）を形成するだけで済み、製造コストを削減することができる。
【０１０１】
なお、以上の説明では、トランジスタ１３がＦＧ１６を持つＭＯＳトランジスタ構造としたが、ＦＧ１６を窒化膜にし、ＣＧ１４を該窒化膜上に直接形成したＭＮＯＳ型のトランジスタ構造や、ＣＧ１４と該窒化膜の間に酸化膜を更に設けたＭＯＮＯＳ型のトランジスタ構造であっても良い。ＭＮＯＳ型の場合は窒化膜と酸化膜からなるゲート酸化膜中のトラップ準位が、ＭＯＮＯＳ型の場合は窒化膜が、それぞれ電荷を蓄積する電荷蓄積部として機能する。
【図面の簡単な説明】
【０１０２】
【図１】本発明の実施形態を説明するための固体撮像素子の概略構成を示す模式図
【図２】図１に示す固体撮像素子の画素部の等価回路図
【図３】図１に示す固体撮像素子の４つの画素部とその周辺の概略構成を示す平面模式図
【図４】図３のＡ−Ａ’線断面模式図
【図５】図３のＢ−Ｂ’線断面模式図
【図６】図１に示す固体撮像素子を搭載した撮像装置の静止画撮像時の動作を示したタイミングチャート
【図７】図１に示す固体撮像素子の電荷消去単位の設定方法の一例を示した図
【図８】図１に示す固体撮像素子の他の第一の構成例を示す図
【図９】図８に示すＢ−Ｂ’線断面模式図
【図１０】図１に示す固体撮像素子の他の第二の構成例を示す図
【図１１】図１に示す固体撮像素子の他の第三の構成例を示す図
【図１２】図１１に示す固体撮像素子によって静止画撮像を行う場合のタイミングチャート
【図１３】図１１に示す固体撮像素子の変形例を示す図
【符号の説明】
【０１０３】
１０  固体撮像素子
１３  トランジスタ
１５  電荷消去用電極
１６  フローティングゲート
１７  光電変換部
【図１】
2010056473.tif 000003
【図２】
2010056473.tif 000004
【図３】
2010056473.tif 000005
【図４】
2010056473.tif 000006
【図５】
2010056473.tif 000007
【図６】
2010056473.tif 000008
【図７】
2010056473.tif 000009
【図８】
2010056473.tif 000010
【図９】
2010056473.tif 000011
【図１０】
2010056473.tif 000012
【図１１】
2010056473.tif 000013
【図１２】
2010056473.tif 000014
【図１３】
2010056473.tif 000015