(57)【要約】【課題】  この発明は、ＤＣ／ＤＣコンバータの消費電流を低減して、スイッチング電源の効率を向上させることを目的とする。【解決手段】  インダクタにエネルギーを供給するための第一スイッチング素子Ｍ１と、インダクタからエネルギーを出力端子に放出するための第二スイッチング素子Ｍ２と、第一基準電圧と出力電圧を分圧して得られる監視電圧との誤差電圧を増幅する誤差増幅器１１と、第二基準電圧と誤差増幅器１１の出力とを入力とする第一の比較器１００で構成される第一スイッチング素子セット信号生成回路１２と、第一スイッチング素子のリセット信号生成回路１３と、スイッチング素子の制御回路１４と、電源のスイッチング周波数を検出する検出回路１５と、を備え、第一の比較器１００は、前記スイッチング周波数に応じて、その特性が変更される。【選択図】    図１
2010088218.tif 000002
【特許請求の範囲】
【請求項１】
入力端子に入力された入力電圧を所定の電圧に変換して出力端子から出力するＤＣ／ＤＣコンバータであって、
インダクタにエネルギーを供給するための第一スイッチング素子と、インダクタからエネルギーを出力端子に放出するための第二スイッチング素子または整流用素子と、第一基準電圧と出力端子から出力される出力電圧を分圧して得られる監視電圧との誤差電圧を増幅する誤差増幅器と、第二基準電圧と前記誤差増幅器の出力とを入力とする第一の比較器で構成される第一スイッチング素子のセット信号生成回路と、第一スイッチング素子のリセット信号生成回路と、第一スイッチング素子のセット信号生成回路の出力と第一スイッチング素子のリセット信号の出力とを入力とするスイッチング素子の制御回路と、電源のスイッチング周波数を検出する検出回路と、を備え、前記第一の比較器は、前記スイッチング周波数に応じて、その特性が変更されることを特徴とするＤＣ／ＤＣコンバータ。
【請求項２】
入力端子に入力された入力電圧を所定の電圧に変換して出力端子から出力するＤＣ／ＤＣコンバータであって、
インダクタにエネルギーを供給するための第一スイッチング素子と、インダクタからエネルギーを出力端子に放出するための第二スイッチング素子または整流用素子と、第一基準電圧と出力端子から出力される出力電圧を分圧して得られる監視電圧との誤差電圧を増幅する誤差増幅器と、第二基準電圧と前記誤差増幅器の出力とを入力とする第一の比較器で構成される第一スイッチング素子のセット信号生成回路と、第一スイッチング素子のリセット信号生成回路と、第一スイッチング素子のセット信号生成回路の出力と第一スイッチング素子のリセット信号の出力とを入力とするスイッチング素子の制御回路と、出力電流を検出する検出回路と、を備え、前記第一の比較器は、前記出力電流に応じて、その特性が変更されることを特徴とするＤＣ／ＤＣコンバータ。
【請求項３】
前記第一の比較器の特性の変更が、第一の比較器の消費電流の変更により実施されることを特徴とする請求項１または２に記載のＤＣ／ＤＣコンバータ。
【請求項４】
前記第一の比較器の消費電流が、スイッチング周波数に対して線形の関係になっていることを特徴とする請求項３に記載のＤＣ／ＤＣコンバータ。
【請求項５】
前記第一の比較器の消費電流の変更が、あらかじめ設定されたスイッチング周波数において実施されることを特徴とする請求項３に記載のＤＣ／ＤＣコンバータ。
【請求項６】
前記第一の比較器の消費電流が、出力電流に対して線形の関係になっていることを特徴とする請求項３に記載のＤＣ／ＤＣコンバータ。
【請求項７】
前記第一の比較器の消費電流の変更が、あらかじめ設定された出力電流において実施されることを特徴とする請求項３に記載のＤＣ／ＤＣコンバータ。
【請求項８】
入力端子に入力された入力電圧を所定の電圧に変換して出力端子から出力するＤＣ／ＤＣコンバータであって、
インダクタにエネルギーを供給するための第一スイッチング素子と、インダクタからエネルギーを出力端子に放出するための第二スイッチング素子または整流用素子と、第一基準電圧と出力端子から出力される出力電圧を分圧して得られる監視電圧との誤差電圧を増幅する誤差増幅器と、第二基準電圧と前記誤差増幅器の出力とを入力とする二つ以上の特性の異なる比較器で構成される第一スイッチング素子のセット信号生成回路と、第一スイッチング素子のリセット信号生成回路と、第一スイッチング素子のセット信号生成回路の出力と第一スイッチング素子のリセット信号の出力とを入力とするスイッチング素子の制御回路と、スイッチング周波数を検出する検出回路と、を備え、前記スイッチング周波数に応じて、第一スイッチング素子のセット信号生成回路を構成する前記二つ以上の特性の異なる比較器のうちから一つを選択することを特徴とするＤＣ／ＤＣコンバータ。
【請求項９】
入力端子に入力された入力電圧を所定の電圧に変換して出力端子から出力するＤＣ／ＤＣコンバータであって、
インダクタにエネルギーを供給するための第一スイッチング素子と、インダクタからエネルギーを出力端子に放出するための第二スイッチング素子または整流用素子と、第一基準電圧と出力端子から出力される出力電圧を分圧して得られる監視電圧との誤差電圧を増幅する誤差増幅器と、第二基準電圧と前記誤差増幅器の出力とを入力とする二つ以上の特性の異なる比較器で構成される第一スイッチング素子のセット信号生成回路と、第一スイッチング素子のリセット信号生成回路と、第一スイッチング素子のセット信号生成回路の出力と第一スイッチング素子のリセット信号の出力とを入力とするスイッチング素子の制御回路と、出力電流を検出する検出回路と、を備え、前記出力電流に応じて、第一スイッチング素子のセット信号生成回路を構成する前記二つ以上の特性の異なる比較器のうちから一つを選択することを特徴とするＤＣ／ＤＣコンバータ。
【請求項１０】
前記第一スイッチング素子のリセット信号生成回路が、インダクタ電流を帰還して生成した電圧と第一スイッチング素子がオンした時点から上昇、または、減少する一次以上のスロープ電圧とをある割合で加算、もしくは、減算した電圧と、前記誤差増幅器の出力とを、入力とする比較器を備えることを特徴とする請求項１、２、８または９のいずれか１項に記載のＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＤＣ／ＤＣコンバータに係り、ＶＦＭモード制御方式を用いたスイッチングレギュレータ方式のＤＣ／ＤＣコンバータに関するものである。
【背景技術】
【０００２】
ＤＣ／ＤＣコンバータにおいて、出力電流が小さい場合には、スイッチング素子のスイッチング回数を低減することにより、効率を向上させることができる、ＶＦＭモード制御方式を用いる場合がある。ＶＦＭ（Ｖａｒｉａｂｌｅ  Ｆｒｅａｑｕｅｎｃｙ  Ｍｏｄｕｌａｔｉｏｎ）モード制御方式とは、ＤＣ／ＤＣコンバータのスイッチング素子のオン時間を入出力電圧に応じて一意に決定し、監視している出力状態を帰還して、その状態に応じて、スイッチング周波数を調整することで、定電圧出力動作を行う方式のことである。
【０００３】
また、出力電流が小さい場合には、同時にスイッチング電源の効率を向上させるために、ＤＣ／ＤＣコンバータの制御回路の消費電流を小さくすることが要求される。
【０００４】
図１４は、特開平１０−２２５１０５号公報（特許文献１）に開示されているＤＣ／ＤＣコンバータの回路図である。図１４に示すように、ＤＣ／ＤＣコンバータ７０は、入力電圧ＶinをインダクタＬへ選択的に供給するためのスイッチングトランジスタＱ１、整流トランジスタＱ２およびショットキーダイオードＤ２からなる同期整流回路を含む。整流トランジスタＱ２は、スイッチングトランジスタＱ１の逆相で制御される。すなわち、スイッチングトランジスタＱ１がオフ状態（ＲＳフリップフロップＦＦ１がリセット状態）の時には、整流トランジスタＱ２がオン状態となり、インダクタ電流ＩL は、その整流トランジスタＱ２を介して流れる。スイッチングトランジスタＱ１がオン状態のときは、インダクタＬを流れる電流はセンス抵抗Ｒs を通過して出力端子Ｖout へ渡され、負荷に供給される。出力コンデンサＣout は、インダクタＬから供給された電力を蓄積し、インダクタＬからの駆動電流ＩL が無いときに負荷を駆動する（負荷の電流を供給する）。
【０００５】
図１４に示す電圧レギュレータ回路では、２つのフィードバック経路が設けられている。第１のフィードバック経路では、出力電圧を所定の値に保持するための目標最大インダクタ電流を示す第１のフィードバック信号Ｖcnt1が使用される。この第１のフィードバック信号Ｖcnt1は、分圧抵抗Ｒ１およびＲ２から構成される分圧器により出力電圧を分圧した値である電圧ＶFBと、参照電圧Ｖref とを差動増幅器５８を用いて比較することにより生成される。
【０００６】
第２のフィードバック経路では、センス抵抗Ｒs（＝第２のフィードバック電圧信号Ｖs／インダクタ電流ＩL）の両端電圧である第２のフィードバック電圧信号Ｖsが検出され、コンパレータ５６により、この第２のフィードバック電圧信号Ｖsと第１のフィードバック信号Ｖcnt1とが比較される。コンパレータ５６は、第２のフィードバック電圧信号Ｖs が第１のフィードバック電圧信号Ｖcnt1よりも大きいときに、ＲＳフリップフロップＦＦ１をリセットすることによりスイッチ５２を開く（ターンオフ）するためのリセット信号を生成する。好ましい実施形態としては、ＲＳフリップフロップＦＦ１は、セット入力信号よりもリセット入力信号に優先権を与える。
【０００７】
コンパレータ６０は、第１のフィードバック信号Ｖcnt1と軽負荷参照電圧ＶLLとを比較し、負荷状態によって決まる時定数を表す信号を出力する。動作中、第１のフィードバック信号Ｖcnt1が軽負荷参照電圧ＶLLよりも下がると、コンパレータ６０は「Ｌ」レベル信号を出力する。アンド回路ＡＮＤ１は、ＲＳフリップフロップＦＦ１のセット端子にセットパルスを与えるために、コンパレータ６０の出力およびセットパルス発生器６２により生成されるセット信号が共に「Ｈ」レベルとなるのを待つ。ここで、第１のフィードバック信号Ｖcnt1が軽負荷参照電圧ＶLLよりも下がることによって、コンパレータ６０の出力が「Ｌ」レベルになると、セットパルス発生器６２の出力は、アンド回路ＡＮＤ１を通過することができない。この結果、ＲＳフリップフロップＦＦ１のＱ出力は、通常状態と比べて低い頻度でセットされることになる。
【０００８】
上記したＤＣ／ＤＣコンバータは、誤差増幅器の出力を監視することにより、出力電流が小さい場合には、ＶＦＭモード制御方式で制御され、ＤＣ／ＤＣコンバータの出力電圧を一定に保つことができる構成となっている。
【０００９】
しかし、特許文献１に記載されたものでは、誤差増幅器の出力を監視する比較器の消費電流を含め、ＤＣ／ＤＣコンバータにおける制御回路の消費電流を低減して、スイッチング電源の効率を向上させる手段については明記されていない。
【特許文献１】特開平１０−２２５１０５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ＶＦＭモード制御方式の場合、出力電流が小さい場合には、スイッチング周波数は小さく、出力電流が大きくなるにつれて、スイッチング周波数が大きくなるように制御されるため、出力電圧を一定に保つことができる。
【００１１】
出力電流が大きくなり、スイッチング周波数が大きくなると、ＤＣ／ＤＣコンバータの制御回路を構成する回路には、そのスイッチング周波数に応じた特性が必要となるものがある。特に、第二基準電圧と誤差増幅器の出力とを入力とする第一の比較器の場合、出力電圧にスイッチング周波数の成分が重畳し、出力電圧を分圧して得られる監視電圧を入力とする誤差増幅器の出力にも、スイッチング周波数の成分が重畳するため、誤差増幅器の出力を入力とする第一の比較器は、スイッチング周波数に応じた特性を必要とする。
【００１２】
スイッチング周波数が大きい場合の特性を満たすために、あらかじめ第一の比較器の消費電流を大きく設定すればよいが、出力電流が小さく、スイッチング周波数が小さい場合には、過剰な特性を持っていることになり、ＤＣ／ＤＣコンバータ制御回路の消費電流の増加につながり、ＤＣ／ＤＣコンバータ制御回路を含めたスイッチング電源の効率が低下してしまうという課題がある。
【００１３】
また、逆に、出力電流が大きくなり、スイッチング周波数が大きくなった場合でも、第一の比較器にスイッチング周波数に応じた特性が与えられていない場合には、スイッチング電源の出力電圧が不安定になり、その結果、出力電圧リップルが大きくなる可能性がある。
【００１４】
この発明は、上述した従来の問題点を考慮してなされたものであって、ＤＣ／ＤＣコンバータにおける制御回路の消費電流を低減して、スイッチング電源の効率を向上させることを目的とする。
【課題を解決するための手段】
【００１５】
この発明のＤＣ／ＤＣコンバータは、入力端子に入力された入力電圧を所定の電圧に変換して出力端子から出力するＤＣ／ＤＣコンバータであって、インダクタにエネルギーを供給するための第一スイッチング素子と、インダクタからエネルギーを出力端子に放出するための第二スイッチング素子または整流用素子と、第一基準電圧と出力端子から出力される出力電圧を分圧して得られる監視電圧との誤差電圧を増幅する誤差増幅器と、第二基準電圧と前記誤差増幅器の出力とを入力とする第一の比較器で構成される第一スイッチング素子のセット信号生成回路と、第一スイッチング素子のリセット信号生成回路と、第一スイッチング素子のセット信号生成回路の出力と第一スイッチング素子のリセット信号の出力とを入力とするスイッチング素子の制御回路と、電源のスイッチング周波数を検出する検出回路と、を備え、前記第一の比較器は、前記スイッチング周波数に応じて、その特性が変更されることを特徴とする。
【００１６】
また、この発明のＤＣ／ＤＣコンバータは、入力端子に入力された入力電圧を所定の電圧に変換して出力端子から出力するＤＣ／ＤＣコンバータであって、インダクタにエネルギーを供給するための第一スイッチング素子と、インダクタからエネルギーを出力端子に放出するための第二スイッチング素子または整流用素子と、第一基準電圧と出力端子から出力される出力電圧を分圧して得られる監視電圧との誤差電圧を増幅する誤差増幅器と、第二基準電圧と前記誤差増幅器の出力とを入力とする第一の比較器で構成される第一スイッチング素子のセット信号生成回路と、第一スイッチング素子のリセット信号生成回路と、第一スイッチング素子のセット信号生成回路の出力と第一スイッチング素子のリセット信号の出力とを入力とするスイッチング素子の制御回路と、出力電流を検出する検出回路と、を備え、前記第一の比較器は、前記出力電流に応じて、その特性が変更されることを特徴とする。
【００１７】
また、前記第一の比較器の特性の変更が、第一の比較器の消費電流の変更により実施されるように構成できる。
【００１８】
また、前記第一の比較器の消費電流が、スイッチング周波数に対して線形の関係とすることができる。
【００１９】
また、前記第一の比較器の消費電流の変更が、あらかじめ設定されたスイッチング周波数において実施されるように構成できる。
【００２０】
また、前記第一の比較器の消費電流が、出力電流に対して線形の関係とすることができる。
【００２１】
また、前記第一の比較器の消費電流の変更が、あらかじめ設定された出力電流において実施されるように構成できる。
【００２２】
また、この発明のＤＣ／ＤＣコンバータは、入力端子に入力された入力電圧を所定の電圧に変換して出力端子から出力するＤＣ／ＤＣコンバータであって、インダクタにエネルギーを供給するための第一スイッチング素子と、インダクタからエネルギーを出力端子に放出するための第二スイッチング素子または整流用素子と、第一基準電圧と出力端子から出力される出力電圧を分圧して得られる監視電圧との誤差電圧を増幅する誤差増幅器と、第二基準電圧と前記誤差増幅器の出力とを入力とする二つ以上の特性の異なる比較器で構成される第一スイッチング素子のセット信号生成回路と、第一スイッチング素子のリセット信号生成回路と、第一スイッチング素子のセット信号生成回路の出力と第一スイッチング素子のリセット信号の出力とを入力とするスイッチング素子の制御回路と、スイッチング周波数を検出する検出回路と、を備え、前記スイッチング周波数に応じて、第一スイッチング素子のセット信号生成回路を構成する前記二つ以上の特性の異なる比較器のうちから一つを選択することを特徴とする。
【００２３】
また、この発明のＤＣ／ＤＣコンバータは、入力端子に入力された入力電圧を所定の電圧に変換して出力端子から出力するＤＣ／ＤＣコンバータであって、インダクタにエネルギーを供給するための第一スイッチング素子と、インダクタからエネルギーを出力端子に放出するための第二スイッチング素子または整流用素子と、第一基準電圧と出力端子から出力される出力電圧を分圧して得られる監視電圧との誤差電圧を増幅する誤差増幅器と、第二基準電圧と前記誤差増幅器の出力とを入力とする二つ以上の特性の異なる比較器で構成される第一スイッチング素子のセット信号生成回路と、第一スイッチング素子のリセット信号生成回路と、第一スイッチング素子のセット信号生成回路の出力と第一スイッチング素子のリセット信号の出力とを入力とするスイッチング素子の制御回路と、出力電流を検出する検出回路と、を備え、前記出力電流に応じて、第一スイッチング素子のセット信号生成回路を構成する前記二つ以上の特性の異なる比較器のうちから一つを選択することを特徴とする。
【００２４】
また、前記第一スイッチング素子のリセット信号生成回路が、インダクタ電流を帰還して生成した電圧と第一スイッチング素子がオンした時点から上昇、または、減少する一次以上のスロープ電圧とをある割合で加算、もしくは、減算した電圧と、前記誤差増幅器の出力とを、入力とする比較器を備えて構成できる。
【発明の効果】
【００２５】
この発明は、出力電流が小さく、スイッチング周波数が小さい場合には、ＤＣ／ＤＣコンバータ制御回路の消費電流が小さくなり、ＤＣ／ＤＣコンバータ制御回路を含めたＤＣ／ＤＣコンバータの効率を向上させることができる。
【００２６】
また、出力電流が大きく、スイッチング周波数が大きい場合には、第一の比較器にはスイッチング周波数に応じた特性が与えられているため、スイッチング電源の出力電圧を安定させることが可能となる。
【発明を実施するための最良の形態】
【００２７】
この発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付し、説明の重複を避けるためにその説明は繰返さない。
【００２８】
（第１の実施形態）
図１は、この発明の第１の実施形態を示し、スイッチング電源のスイッチング周波数に応じて、前記第一の比較器の特性を変更することを可能としたＤＣ／ＤＣコンバータの構成を示す回路図である。
図２は、第１の実施形態のＤＣ／ＤＣコンバータを含めたスイッチング電源の動作を示す波形図である。
【００２９】
図1において、ＤＣ／ＤＣコンバータ１は、直流電源から入力端子であるＶｄｄ端子に入力された入力電圧Ｖｄｄから所定の定電圧を生成して出力電圧Ｖｏとして出力端子ＯＵＴから負荷２に出力する。
【００３０】
ＤＣ／ＤＣコンバータ１は、入力電圧Ｖｄｄの出力制御を行うためのスイッチング動作を行うＰＭＯＳトランジスタからなる第1スイッチング素子Ｍ１と、ＮＭＯＳトランジスタからなる同期整流用のスイッチング素子Ｍ２と、平滑回路を構成するインダクタＬ１及びコンデンサＣ１と、出力電圧Ｖｏを分圧して監視電圧ＶＦＢを生成し出力する分圧抵抗１０を構成する抵抗Ｒ１，Ｒ２とを備えている。
【００３１】
また、ＤＣ／ＤＣコンバータ１は、誤差増幅器１１を備え、この誤差増幅器１１の非反転入力端子に基準電圧Ｖｒｅｆが反転入力端子に前記監視電圧ＶＦＢが与えられる。第一の基準電圧Ｖｒｅｆは入力された電圧設定信号に応じた電圧を図示しない基準電圧発生回路で生成される。誤差増幅器１１は、監視電圧ＶＦＢと基準電圧Ｖｒｅｆとの電圧比較を行い、この比較結果に応じた電圧の出力信号Ｅｒｒを出力する。
【００３２】
誤差増幅器１１からの出力は、第１スイッチング素子Ｍ１のセット信号を生成するための第1スイッチング素子のセット信号生成回路１２の第一の比較器１００の非反転入力端子に与えられる。第一の比較器１００の反転入力端子に、第一の基準電圧よりも高い所定の電圧値である第二の基準電圧が与えられる。第一の比較器１００により、誤差増幅器１１の出力信号Ｅｒｒと第二の基準電圧が比較され、その比較結果に応じて第１スイッチング素子Ｍ１のセット信号が生成され、スイッチング制御回路１４に与えられる。
【００３３】
スイッチング制御回路１４には、第1スイッチング素子Ｍ１のリセット信号を生成するリセット信号生成回路１３からの出力が与えられる。このスイッチング制御回路１４からの信号が第１のスイッチング素子Ｍ１および同期整流用のスイッチング素子Ｍ２に与えられ、スイッチング素子Ｍ１と整流トランジスタＭ２は逆相で制御される。すなわち、スイッチング素子Ｍ１がオフ状態の時には、整流トランジスタＭ２がオン状態となり、インダクタ電流ＩLは、その整流トランジスタＭ２を介して流れる。スイッチングトランジスタＭ１がオン状態のときは、インダクタＬを流れる電流は出力端子ＯＵＴへ渡され、負荷２に供給される。出力コンデンサＣ１は、インダクタＬ１から供給された電力を蓄積し、インダクタＬ１からの駆動電流ＩLが無いときに負荷２を駆動する（負荷の電流を供給する）。
【００３４】
上記第一の比較器１００は、後述するように、スイッチング電源のスイッチング周波数に応じて、その特性が変更される。第一の比較器１００にスイッチング周波数に応じた特性が与えられるように構成するために、この発明の実施形態においては、スイッチング周波数を検出する検出回路１５が設けられている。スイッチング周波数検出回路１５は、この実施形態においては、スイッチング電源のスイッチング周波数を検出するために、第一スイッチング素子Ｍ１のゲート信号を入力としている。第一スイッチング素子Ｍ１のゲート信号のＬｏからＨｉ、または、ＨｉからＬｏに変化する周波数は、スイッチング電源のスイッチング周波数と等価であるので、第一スイッチング素子Ｍ１のゲート信号のＬｏからＨｉ、または、ＨｉからＬｏに変化を検出することにより、スイッチング電源のスイッチング周波数を検出している。
【００３５】
上記のスイッチング周波数を検出する検出回路１５で検出されたスイッチング周波数に応じて、第一の比較器１００の特性、例えば、消費電流を変更するように構成すればよい。
【００３６】
上記スイッチング素子制御回路１４には、リセット信号生成回路１３にて生成される第一スイッチング素子Ｍ１のリセット信号が与えられる。第一スイッチング素子Ｍ１のオン時間、つまり、セット信号がＬｏからＨｉになってから、リセット信号がＬｏからＨｉになるまでの時間は、出力電圧が定常状態になっている場合、入力電圧、出力電圧が決まれば、一意的に決定される。
【００３７】
第一スイッチング素子のリセット信号生成回路１３により生成されたリセット信号がＬｏからＨｉになると、第一スイッチング素子Ｍ１はリセット、つまり、オフする。
【００３８】
なお、ＤＣ／ＤＣコンバータ１において、インダクタＬ１、コンデンサＣ１及び制御回路１０を除く各部は、１つのＩＣに集積することができ、Ｖｄｄ端子はＤＣ／ＤＣコンバータ１の入力端子をなし、ＧＮＤ端子は接地電圧に接続されている。
【００３９】
この実施形態では、分圧抵抗１０、誤差増幅器１１、第1スイッチング素子のセット信号生成回路１２、第一の比較器１００、スイッチング制御回路１４、リセット信号生成回路１３、スイッチング周波数検出回路１５により、ＤＣ／ＤＣコンバータ制御回路１ａを構成している。
【００４０】
次に、図２に示す波形図を参照して、第１の実施形態のスイッチング電源の動作について説明する。
【００４１】
出力電圧は、第一基準電圧と出力電圧の分圧抵抗１０の抵抗比Ｒ２／Ｒ１によって決まる。例えば、第一基準電圧が１Ｖで、Ｒ２／Ｒ１が１であれば、スイッチング電源の出力電圧は２Ｖになる。
【００４２】
誤差増幅器１１の出力は、出力電圧の反転増幅であるから、出力電圧が下がってくると、誤差増幅器１１の出力は上がってくる。ここで、誤差増幅器１１の出力が第二基準電圧に達すると、第一の比較器１００の出力である第一スイッチング素子のセット信号がＬｏからＨｉになる。ＬｏからＨｉになるタイミングで第一スイッチング素子Ｍ１はセット、つまり、オンする。第１の実施形態では、第一スイッチング素子Ｍ１はＰｃｈトランジスタであるため、ゲート信号がＬｏのとき、オンとなる。スイッチング素子制御回路１４は、第一スイッチング素子のセット信号がＬｏからＨｉになるタイミングでゲート信号をＬｏにして、第一スイッチング素子Ｍ１のゲートに与える。第一スイッチング素子Ｍ１がオンしている間、インダクタＬ１に流れる電流は上昇して、インダクタＬ１にエネルギーが蓄積される。
【００４３】
第一スイッチング素子Ｍ１のオン時間、つまり、セット信号がＬｏからＨｉになってから、リセット信号がＬｏからＨｉになるまでの時間は、出力電圧が定常状態になっている場合、入力電圧、出力電圧が決まれば、一意的に決定される。第一スイッチング素子のリセット信号生成回路１３により生成されたリセット信号がＬｏからＨｉになると、第一スイッチング素子Ｍ１はリセット、つまり、オフする。スイッチング素子制御回路１４は、リセット信号がＬｏからＨｉになるタイミングでゲート信号をＨｉにして、第一スイッチング素子Ｍ１のゲートに与える。
【００４４】
第一スイッチング素子Ｍ１がオフすると、第二スイッチング素子Ｍ２がオンすることにより、インダクタＬ１に蓄積されたエネルギーが出力に放出される。第１の実施形態では、第二スイッチング素子Ｍ２はＮｃｈトランジスタであるため、ゲート信号がＨｉのとき、オンとなる。スイッチング素子制御回路１４は、リセット信号がＬｏからＨｉになるタイミングでゲート信号をＨｉにして、第二スイッチング素子Ｍ２のゲートに与える。インダクタＬ１に流れる電流がゼロになると、第二スイッチング素子Ｍ２をオフする。
【００４５】
入力電圧、出力電圧により、第一スイッチング素子Ｍ１のオン時間が一意的に決定されるため、図２に示すように、出力電流が大きくなると、スイッチング周波数が大きくなり、出力電圧を一定に保つ。
【００４６】
図１に示すように、スイッチング周波数検出回路１５は、スイッチング電源のスイッチング周波数を検出するために、第一スイッチング素子Ｍ１のゲート信号を入力としている。第一スイッチング素子Ｍ１のゲート信号のＬｏからＨｉ、または、ＨｉからＬｏに変化する周波数は、スイッチング電源のスイッチング周波数と等価である。スイッチング周波数検出回路１５は、第一スイッチング素子のゲート信号より検出されるスイッチング電源のスイッチング周波数に応じて、第一の比較器１００の消費電流、つまり、第一スイッチング素子のセット信号生成回路１２の消費電流の変更を制御する。
【００４７】
スイッチング周波数に対しての第一の比較器１００の消費電流の変更方法は、様々な場合が考えられる。その例を図３、図４に示す。図３は、第一の比較器１００の消費電流が、スイッチング周波数に対して線形の関係になっていることを示す図である。図４は、本発明の第１の実施形態における第一の比較器の消費電流とスイッチング周波数の関係を示す図である。
【００４８】
図３に示す例では、スイッチング周波数の増減に従い、第一の比較器１００の消費電流が線形に増減する。図４に示す例では、あらかじめ設定されたスイッチング周波数までは、第一の比較器１００の消費電流は低い値で一定に保たれ、あらかじめ設定された値を超えると第一の比較器１００の消費電流は高い値で一定に保たれるように設定される。
【００４９】
この実施形態においては、スイッチング周波数が小さい場合には、第一の比較器１００の消費電流は小さくなる。これより、ＤＣ／ＤＣコンバータ制御回路１ａの消費電流が小さくなり、ＤＣ／ＤＣコンバータ制御回路１ａを含めたＤＣ／ＤＣコンバータの効率を向上することができる。
【００５０】
また、スイッチング周波数が大きい場合には、第一の比較器１００の消費電流は大きくなる。このとき、第一の比較器１００にはスイッチング周波数に応じた特性が与えられているため、スイッチング電源の出力電圧を安定させることが可能となる。
【００５１】
（第２の実施形態）
図５は、この発明の第２の実施形態を示し、スイッチング電源の出力電流に応じて、前記第一の比較器の特性を変更することを可能としたＤＣ／ＤＣコンバータの構成を示す回路図である。この第２の実施形態は、図１に示す第１の実施形態のスイッチング周波数検出回路１５に代えて出力電流検出回路１６を設けたものである。ＶＦＭモード制御方式の場合、出力電流が大きくなるにつれて、スイッチング周波数が大きくなるので、この第２の実施形態は、出力電流を検出する検出回路を設けて、スイッチング周波数を検出するように構成したものである。スイッチング電源の動作及びその他の構成は、第１の実施形態と同様であるので、図中同一または相当部分には同一符号を付し、説明の重複を避けるためにその説明は繰返さない。
【００５２】
ＶＦＭモード制御方式の場合、入力電圧、出力電圧により、スイッチング素子のオン時間が一意的に決定されるため、図３に示すように、スイッチング電源のスイッチング周波数と出力電流は、線形の関係となる。これより、スイッチング電源の出力電流を検出することにより、スイッチング周波数を間接的に検知することできる。このため、第２の実施形態では、負荷２に与えられる出力電流を出力電流検出回路１６で検出する。この出力電流検出回路１６において、出力電流を検出することにより、スイッチング電源のスイッチング周波数を検知し、第一の比較器１００の消費電流、つまり、第一スイッチング素子のセット信号生成回路１２の消費電流を制御するように構成している。
【００５３】
出力電流に対しての第一の比較器の消費電流の変更方法は、様々な場合が考えられる。その例を図６、図７に示す。図６は、第一の比較器１００の消費電流が、出力電流に対して線形の関係になっていることを示す図である。図７は、第一の比較器１００の消費電流と出力電流の関係を示す図である。
【００５４】
図６は、第一の比較器１００の消費電流が、出力電流に対して線形の関係になっていることを示す図である。図６に示す例では、出力電流の増減に従い、第一の比較器１００の消費電流が線形に増減する。図７に示す例では、あらかじめ設定されたスイッチング周波数に相当する出力電流までは、第一の比較器１００の消費電流は低い値で一定に保たれ、あらかじめ設定された値を超えると第一の比較器１００の消費電流は高い値で一定に保たれるように設定される。
【００５５】
この実施形態においては、出力電流が小さい場合には、第一の比較器１００の消費電流は小さくなる。これより、ＤＣ／ＤＣコンバータ制御回路１ａの消費電流が小さくなり、ＤＣ／ＤＣコンバータ制御回路１ａを含めたＤＣ／ＤＣコンバータの効率を向上することができる。
【００５６】
また、出力電流が大きい場合には、第一の比較器１００の消費電流は大きくなる。このとき、第一の比較器１００にはスイッチング周波数に応じた特性が与えられているため、スイッチング電源の出力電圧を安定させることが可能となる
【００５７】
（第３の実施形態）
図８は、この発明の第３の実施形態を示し、スイッチング周波数に応じて、第一スイッチング素子のセット信号生成回路を構成する二つ以上の比較器のうちから一つを選択することを可能としたＤＣ／ＤＣコンバータの構成を示す回路図である。図１に示す第１の実施形態の第一スイッチング素子のセット信号生成回路１２は1つの比較器１００で構成し、その比較器１００の特性を変更させるように構成している。これに対して、この第３の実施形態は、第一スイッチング素子のセット信号生成回路１２を特性の異なる2つ以上の比較器を備え、二つ以上の比較器のうちから一つを選択するように構成したものである。スイッチング電源の動作及びその他の構成は、第１の実施形態と同様であるので、図中同一または相当部分には同一符号を付し、説明の重複を避けるためにその説明は繰返さない。
【００５８】
図８に示すように、この第３の実施形態においては、第一スイッチング素子のセット信号生成回路１２に、特性の異なる2つの比較器１００、１０１を備える。誤差増幅器１１からの出力がそれぞれの比較器１００、１０１の非反転入力端子にそれぞれ与えられる。比較器１００、１０１の反転入力端子には第二の基準電圧が与えられる。比較器１００、１０１は、誤差増幅器１１の出力信号Ｅｒｒと第二の基準電圧とを比較し、その比較結果が選択回路１０２に与えられる。比較器１００、１０１、選択回路１０２には、スイッチング周波数検出回路１５からの検出出力が与えられる。比較器１００、１０１は、スイッチング周波数検出回路１５の検出出力により、アクティブまたはスリープ動作を行う。また、選択回路１０２は、スイッチング周波数検出回路１５の検出出力により、比較器１００と比較器１０１のどちらか一方の出力を選択する。
【００５９】
第３の実施形態では、スイッチング電源のスイッチング周波数により、二つのうちの比較器１００、１０１のうちの一つを選択するようにしている。スイッチング周波数検出回路１５からスイッチング周波数が小さいときには、比較器１００をアクティブ、比較器１０１をスリープとして、スイッチング周波数が大きいときには、比較器１００をスリープ、比較器１０１をアクティブとする。そして、スイッチング周波数検出回路１５で生成された信号を受け、選択回路１０２がアクティブとした比較器の出力を有効にする。この第３の実施形態においては、比較器１００と比較器１０１とは、それぞれバイアス電流が異なるものが用いられ、比較器１００のバイアス電流の方が小さいものが用いられている。
【００６０】
図９は、スイッチング電源のスイッチング周波数と第一スイッチング素子のセット信号生成回路１２の消費電流の関係を示す図である。あらかじめ設定されたスイッチング周波数までは、バイアス電流が小さい比較器１００がアクティブになり、比較器１０１はスリープになる。そして、選択回路１０２は、比較器１００の出力を選択する。その結果、セット信号生成回路１２の消費電流は、低い値で一定に保たれる。あらかじめ設定された値を超えるとバイアス電流が大きい比較器１０１がアクティブになり、比較器１００はスリープになる。そして、選択回路１０２は、比較器１０１の出力を選択する。その結果、セット信号生成回路１２の消費電流は、高い値で一定に保たれるように設定される。
【００６１】
この第３の実施形態においては、スイッチング周波数が小さい場合には、バイアス電流が小さい比較器１００がアクティブとなり消費電流は小さくなる。これより、ＤＣ／ＤＣコンバータ制御回路１ａの消費電流が小さくなり、ＤＣ／ＤＣコンバータ制御回路１ａを含めたＤＣ／ＤＣコンバータの効率を向上することができる。
【００６２】
また、スイッチング周波数が大きい場合には、バイアス電流の大きい比較器１０１がアクティブとなる。このとき、比較器１０１にはスイッチング周波数に応じた特性が与えられているため、スイッチング電源の出力電圧を安定させることが可能となる。
【００６３】
第３の実施形態において、一般的に、消費電流が小さい比較器の方が特性は悪く、消費電流が大きい比較器の方が特性は良くなると考えられる。出力電流が小さく、スイッチング周波数が小さい場合には、第一スイッチング素子Ｍ１のセット信号生成回路１２を構成する比較器の特性が良い必要はないため、特性が悪く、消費電流の小さい比較器１００が選択される。これより、ＤＣ／ＤＣコンバータ制御回路１ａの消費電流を小さくなり、ＤＣ／ＤＣコンバータ制御回路１ａを含めたＤＣ／ＤＣコンバータの効率を向上させることができる。
【００６４】
また、出力電流が大きく、スイッチング周波数が大きい場合には、第一スイッチング素子Ｍ１のセット信号生成回路１２を構成する比較器の特性が良い必要があるため、特性が良く、消費電流が大きい比較器１０１が選択される。これより、第一スイッチング素子Ｍ１のセット信号生成回路１２を構成する比較器１０１にスイッチング周波数に応じた特性が与えられているため、スイッチング電源の出力電圧を安定させることが可能となる。
【００６５】
（第４の実施形態）
図１０は、スイッチング電源の出力電流に応じて、第一スイッチング素子のセット信号生成回路を構成する二つ以上の比較器のうちから一つを選択することを可能としたＤＣ／ＤＣコンバータ制御回路の実施形態の構成図である。この第４の実施形態は、図８に示す第３の実施形態のスイッチング周波数検出回路１５に代えて出力電流検出回路１６を設けたものである。スイッチング電源の動作及びその他の構成は、第１の実施形態と同様であるので、図中同一または相当部分には同一符号を付し、説明の重複を避けるためにその説明は繰返さない。
【００６６】
前述するように、ＶＦＭモード制御方式の場合、スイッチング電源の出力電流を検出することにより、スイッチング周波数を間接的に検知することできる。このため、第４の実施形態では、出力電流検出回路１６において、出力電流を検出することにより、スイッチング電源のスイッチング周波数を検知し、二つのうちの比較器１００、１０１のうちの一つを選択回路１０２が選択する。
【００６７】
出力電流が小さいときには、比較器１００をアクティブ、比較器１０１をスリープとして、出力電流が大きいときには、比較器１００をスリープ、比較器１０１をアクティブとする。そして、出力電流検出回路１６で生成された信号を受け、選択回路１０２がアクティブとした比較器の出力を有効にする。
【００６８】
図１１は、スイッチング電源の出力電流と第一スイッチング素子のセット信号生成回路１２の消費電流の関係を示す図である。あらかじめ設定された出力電流値までは、バイアス電流が小さい比較器１００がアクティブになり、比較器１０１はスリープになる。そして、選択回路１０２は、比較器１００の出力を選択する。その結果、セット信号生成回路１２の消費電流は、低い値で一定に保たれる。あらかじめ設定された値を超えるとバイアス電流が大きい比較器１０１がアクティブになり、比較器１００はスリープになる。そして、選択回路１０２は、比較器１０１の出力を選択する。その結果、セット信号生成回路１２の消費電流は、高い値で一定に保たれるように設定される。
【００６９】
この第４の実施形態においては、出力電流が小さい場合には、バイアス電流が小さい比較器１００がアクティブとなり消費電流は小さくなる。これより、ＤＣ／ＤＣコンバータ制御回路１ａの消費電流が小さくなり、ＤＣ／ＤＣコンバータ制御回路１ａを含めたＤＣ／ＤＣコンバータの効率を向上することができる。
【００７０】
また、出力電流が大きい場合には、バイアス電流の大きい比較器１０１がアクティブとなる。このとき、比較器１０１にはスイッチング周波数に応じた特性が与えられているため、スイッチング電源の出力電圧を安定させることが可能となる。
【００７１】
第４の実施形態において、一般的に、消費電流が小さい比較器の方が特性は悪く、消費電流が大きい比較器の方が特性は良くなると考えられる。出力電流が小さく、スイッチング周波数が小さい場合には、第一スイッチング素子Ｍ１のセット信号生成回路１２を構成する比較器の特性が良い必要はないため、特性が悪く、消費電流の小さい比較器１００が選択される。これより、ＤＣ／ＤＣコンバータ制御回路１ａの消費電流を小さくなり、ＤＣ／ＤＣコンバータ制御回路１ａを含めたＤＣ／ＤＣコンバータの効率を向上させることができる。
【００７２】
また、出力電流が大きく、スイッチング周波数が大きい場合には、第一スイッチング素子Ｍ１のセット信号生成回路１２を構成する比較器の特性が良い必要があるため、特性が良く、消費電流が大きい比較器１０１が選択される。これより、第一スイッチング素子Ｍ１のセット信号生成回路１２を構成する比較器１０１にスイッチング周波数に応じた特性が与えられているため、スイッチング電源の出力電圧を安定させることが可能となる。
【００７３】
（第５の実施形態）
図１２は、第一スイッチング素子Ｍ１のリセット信号生成回路１３の詳細な構成を示すＤＣ／ＤＣコンバータの図である。図１２に示す実施形態は、図１に示す第１の実施形態において、第一スイッチング素子Ｍ１のリセット信号生成回路１３の詳細な構成を示したものである。
【００７４】
図１２に示すように、第一スイッチング素子のリセット信号生成回路１３は、インダクタ電流を帰還してインダクタ電流変換電圧を生成するインダクタ電流電圧変換回路１０５と、第一スイッチング素子Ｍ１がオンした時点から上昇する一次スロープ電圧を生成するスロープ電圧生成回路１０４と、前記インダクタ電流変換電圧と前記スロープ電圧を加算する電圧演算回路１０６と、第三の比較器１０３により構成される。
【００７５】
図１３は、図１２に示すＤＣ／ＤＣコンバータのスイッチング電源の動作を示す波形図である。第５の実施形態のスイッチング電源の動作について説明する。
【００７６】
誤差増幅器１１の出力が第二基準電圧に達すると、第一の比較器の出力である第一スイッチング素子Ｍ１のセット信号がＬｏからＨｉとなり、第一スイッチング素子Ｍ１はオンする。スイッチング素子Ｍ１がオンしている間、インダクタＬ１に流れる電流は上昇する。インダクタ電流−電圧変換回路１０５は、インダクタ電流をある比率で電圧に変換する回路である。入力電圧をＶｉｎ、インダクタ電流をＩＬ、第一スイッチング素子Ｍ１のオン抵抗をＲｓとすると、第一スイッチング素子Ｍ１がオンしているときの第一スイッチング素子Ｍ１と第二スイッチング素子Ｍ２の接続点の電圧は、Ｖｉｎ−ＩＬ×Ｒｓとなる。インダクタ電流電圧変換回路１０５は、前記接続点の電圧を取り込み、インダクタ電流をインダクタ電流変換電圧に変換する。
【００７７】
スロープ生成回路１０４は、第一スイッチング素子Ｍ１がオンした時点から、一次のスロープ電圧を生成する。前記インダクタ電流変換電圧と前記スロープ電圧とを加算した電圧が、誤差増幅器１１の出力に達すると、第三の比較器１０３の出力である第一スイッチング素子Ｍ１のリセット信号がＬｏからＨｉになる。リセット信号がＬｏからＨｉになると、第一スイッチング素子Ｍ１はリセット、つまり、オフする。
【００７８】
インダクタ電流変換電圧は、第一スイッチング素子Ｍ１がオフした時点で、インダクタ電流を電圧に変換する必要はなく、図１２に示すように変換開始電圧に制御される。また、スロープ電圧も同様に、第一スイッチング素子Ｍ１がオフした時点で、上昇する必要はなく、図１２に示すように上昇開始電圧に制御される。
【００７９】
上記した実施形態においては、インダクタ電流変換電圧と前記スロープ電圧とを加算した構成につき説明しているが、インダクタ電流変換電圧と前記スロープ電圧とを減算するように構成しても良い。
【００８０】
また、第５の実施形態は、図１に示す第１の実施形態において、第一スイッチング素子Ｍ１のリセット信号生成回路１３の詳細な構成を示したが、同様に第２の実施形態、第３の実施形態、第４の実施形態の第一スイッチング素子Ｍ１のリセット信号生成回路１３を図１２に示すリセット信号生成回路１３に構成することができる。
【００８１】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。この発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００８２】
【図１】本発明の第１の実施形態であるスイッチング電源のスイッチング周波数に応じて、第一の比較器の特性を変更することを可能としたＤＣ／ＤＣコンバータの構成図である。
【図２】本発明の第１の実施形態であるＤＣ／ＤＣコンバータのスイッチング電源の動作を示す波形図である。
【図３】本発明の第１の実施形態における第一の比較器の消費電流が、スイッチング周波数に対して線形の関係になっていることを示す図である。
【図４】本発明の第１の実施形態における第一の比較器の消費電流とスイッチング周波数の関係を示す図である。
【図５】本発明の第２の実施形態であるスイッチング電源の出力電流に応じて、第一の比較器の特性を変更することを可能としたＤＣ／ＤＣコンバータの構成図である。
【図６】本発明の第２の実施形態における第一の比較器の消費電流が、出力電流に対して線形の関係になっていることを示す図である。
【図７】本発明の第２の実施形態における第一の比較器の消費電流と出力電流の関係を示す図である。
【図８】本発明の第３の実施形態であるスイッチング電源のスイッチング周波数に応じて、第一スイッチング素子のセット信号生成回路を構成する二つ以上の比較器のうちから一つを選択することを可能としたＤＣ／ＤＣコンバータの構成図である。
【図９】本発明の第３の実施形態におけるスイッチング電源のスイッチング周波数と第一スイッチング素子のセット信号生成回路の消費電流の関係を示す図である。
【図１０】本発明の第４の実施形態であるスイッチング電源の出力電流に応じて、第一スイッチング素子のセット信号生成回路を構成する二つ以上の比較器のうちから一つを選択することを可能としたＤＣ／ＤＣコンバータの構成図である。
【図１１】本発明の第４の実施形態におけるスイッチング電源の出力電流と第一スイッチング素子のセット信号生成回路の消費電流の関係を示す図である。
【図１２】本発明の第５の実施形態である第一スイッチング素子のリセット信号生成回路の詳細な構成を示すＤＣ／ＤＣコンバータの構成図である。
【図１３】本発明の第５の実施形態であるＤＣ／ＤＣコンバータ制御回路を含めたスイッチング電源の動作を示す波形図である。
【図１４】従来のＤＣ／ＤＣコンバータの構成図である。
【符号の説明】
【００８３】
１  ＤＣ／ＤＣコンバータ
１ａ  ＤＣ／ＤＣコンバータ制御回路
２  負荷
１０  出力電圧の分圧抵抗
１１  誤差増幅器
１２  第一スイッチング素子のセット信号生成回路
１３  第一スイッチング素子のリセット信号生成回路
１４  スイッチング素子の制御回路
１５  スイッチング周波数検出回路
１６  出力電流検出回路
１００  第一の比較器
１０１  第二の比較器
１０２  選択回路
１０３  第三の比較器
１０４  スロープ電圧生成回路
１０５  インダクタ電流電圧変換回路
１０６  電圧演算回路
Ｍ１  第一スイッチング素子
Ｍ２  第二スイッチング素子
Ｌ１  インダクタ
Ｃ１  コンデンサ
Ｒ１、Ｒ２  抵抗
【図１】
2010088218.tif 000003
【図２】
2010088218.tif 000004
【図３】
2010088218.tif 000005
【図４】
2010088218.tif 000006
【図５】
2010088218.tif 000007
【図６】
2010088218.tif 000008
【図７】
2010088218.tif 000009
【図８】
2010088218.tif 000010
【図９】
2010088218.tif 000011
【図１０】
2010088218.tif 000012
【図１１】
2010088218.tif 000013
【図１２】
2010088218.tif 000014
【図１３】
2010088218.tif 000015
【図１４】
2010088218.tif 000016