(57)【要約】【課題】半導体パッケージの信頼性を向上することのできる技術を提供する。【解決手段】電極パッド２ａを有する配線２が形成された基板１Ｓと、配線２を覆うように形成され、電極パッド２ａ上に開口部５ａを有する無機絶縁膜５と、配線２および無機絶縁膜５を覆うように形成され、電極パッド２ａ上に開口部５ａより小さい開口の開口部６ａを有するソルダレジスト層６と、開口部６ａ内に設けられ、電極パッド２ａと電気的に接続される外部電極である電極バンプ７とを備える。【選択図】図６
2010238702.tif 000002
【特許請求の範囲】
【請求項１】
以下の工程を含む半導体パッケージの製造方法：
（ａ）電極パッドを有する配線が形成された基板を準備する工程；
（ｂ）前記配線を覆うように前記基板上にレジスト膜を形成した後、パターニングによって前記電極パッド上に前記レジスト膜を残存させる工程；
（ｃ）前記（ｂ）工程後に、前記配線を覆うように前記基板上に無機絶縁膜を形成した後、前記レジスト膜を除去することによって、前記レジスト膜上の前記無機絶縁膜を除去し、前記配線間に前記無機絶縁膜を残存させる工程；
（ｄ）前記（ｃ）工程後に、前記配線を覆うように前記基板上にソルダレジスト層を形成した後、前記電極パッドを露出する工程；
【請求項２】
更に以下の工程を含む請求項１記載の半導体パッケージの製造方法：
（ｅ）前記（ａ）工程後に、前記配線に粗化処理を施す工程。
【請求項３】
請求項１または２記載の半導体パッケージの製造方法において、
前記（ｂ）工程では、前記電極パッド上の一部に前記レジスト膜を残存し、
前記（ｃ）工程では、前記電極パッドを露出する第１開口部を前記無機絶縁膜に形成し、
前記（ｄ）工程では、前記電極パッドを露出し、前記第１開口部より小さい開口の第２開口部を前記ソルダレジスト層に形成する。
【請求項４】
請求項１または２記載の半導体パッケージの製造方法において、
前記（ｂ）工程では、前記電極パッド上の一部に前記レジスト膜を残存し、
前記（ｃ）工程では、前記電極パッドを露出する第１開口部を前記無機絶縁膜に形成し、
前記（ｄ）工程では、前記電極パッドを露出し、前記第１開口部より大きい開口の第２開口部を前記ソルダレジスト層に形成する。
【請求項５】
請求項１〜４のいずれか一項に記載の半導体パッケージの製造方法において、
前記（ｃ）工程では、前記無機絶縁膜として、プラズマＣＶＤ法によって酸化シリコン膜または窒化シリコン膜を形成する。
【請求項６】
更に以下の工程を含む請求項１〜５のいずれか一項に記載の半導体パッケージの製造方法：
（ｆ）前記（ｄ）工程後に、前記電極パッドと電気的に接続される外部電極を形成する工程。
【請求項７】
以下の工程を含む半導体パッケージの製造方法：
（ａ）電極パッドを有する配線が形成された基板を準備する工程；
（ｂ）前記配線を覆うように前記基板上に無機絶縁膜を形成する工程；
（ｃ）前記無機絶縁膜を覆うように前記基板上にソルダレジスト層を形成した後、前記電極パッド上の前記ソルダレジスト層を除去する工程；
（ｄ）残存している前記ソルダレジスト層をマスクに前記電極パッド上の前記無機絶縁膜を除去し、前記電極パッドを露出する工程。
【請求項８】
以下の工程を含む半導体パッケージの製造方法：
（ａ）電極パッドを有する配線が形成された基板を準備する工程；
（ｂ）前記配線を覆うように前記基板上に無機絶縁膜を形成する工程；
（ｃ）前記無機絶縁膜を覆うように前記基板上にレジスト膜を形成した後、前記電極パッド上の前記レジスト膜を除去する工程；
（ｄ）残存している前記レジスト膜をマスクに前記電極パッド上の前記無機絶縁膜を除去し、前記電極パッドを露出する工程；
（ｅ）前記（ｄ）工程後に、残存している前記レジスト膜を除去する工程；
（ｆ）前記（ｅ）工程後に、前記配線を覆うように前記基板上にソルダレジスト層を形成した後、前記電極パッドを露出する工程。
【請求項９】
電極パッドを有する配線が形成された基板と、
前記配線を覆うように形成され、前記電極パッド上に第１開口部を有する無機絶縁膜と、
前記配線および前記無機絶縁膜を覆うように形成され、前記電極パッド上に前記第１開口部より小さい開口の第２開口部を有するソルダレジスト層と、
を備えた半導体パッケージ。
【請求項１０】
前記第２開口部内に設けられ、前記電極パッドと電気的に接続される外部電極を備えた請求項９記載の半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
半導体パッケージおよびその製造技術に関し、特に、プリント基板上に形成された狭ピッチの電極パッドを有する半導体パッケージに適用して有効な技術に関する。
【背景技術】
【０００２】
特開２００１−３２６４６６号公報（特許文献１）には、導電パターンが設けられた内層板とビルドアップ樹脂層との間に絶縁性中間層を形成することにより、ビルドアップ樹脂層を補強する技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−３２６４６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体パッケージは、例えば、コアとなるプリント基板（有機基板）と、そのプリント基板の両面または片面に形成されたビルドアップ樹脂層と、そのビルドアップ樹脂層に形成された配線層およびビアとを有しているものである。
【０００５】
図１６、図１７は本発明者らが検討した半導体パッケージを説明するための図であり、その半導体パッケージの要部の断面が示されている。図１６では、ビルドアップ樹脂層１０１上に形成された電極パッド１０２ａと、その電極パッド１０２ａを覆うように、半導体パッケージの最表面層として形成されたソルダレジスト層１０３と、電極パッド１０２ａ上に形成された電極バンプ１０４とを有している。また、図１７では、ビルドアップ樹脂層１０１上に形成された最上の配線層１０２と、その配線層１０２を覆うように形成されたソルダレジスト層１０３とを有している。
【０００６】
このような半導体パッケージでは、例えば、電極バンプ１０４が１５０μｍ程度の狭ピッチとされ、電極パッド１０２ａ間の距離が３０μｍ程度、配線１０２のＬ／Ｓ（ライン・アンド・スペース）が１０μｍ以下とされる場合がある。このようなデザインルールにおいては、電極パッド１０２ａ間でのマイグレーションや、配線１０２間でのマイグレーションが問題となり、半導体パッケージの信頼性に影響を与えてしまう。なお、電極パッド１０２ａ、配線１０２が、例えば銅（Ｃｕ）を主成分として形成されたものであれば、銅イオンによるマイグレーションが問題となる。
【０００７】
例えば、半導体パッケージを高温高湿の環境下で長い期間使用を続けると、図１６に示すように、電極パッド１０２ａ間のソルダレジスト層１０３で絶縁劣化が発生し、さらに進行するとマイグレーションによる短絡に至ってしまう場合がある。また、図１７に示すように、ビルドアップ樹脂層１０１に異物が付着して、導電性の通路ができ、電界の存在で配線１０２間にマイグレーションにより銅イオンが移動し、金属の析出や腐食が起きてしまう場合がある。
【０００８】
また、半導体パッケージにおいては、例えば、ビルドアップ樹脂層１０１と電極パッド１０２ａとの間、電極パッド１０２ａと電極バンプ１０４との間などの層間の密着性（接着性）が問題となり、半導体パッケージの信頼性に影響を与えてしまう。例えば、半導体パッケージを高温高湿の環境下で長い期間使用を続けると、層間で剥離が起こり、層間に水分が進入する場合がある。
【０００９】
本発明の目的は、半導体パッケージの信頼性を向上することのできる技術を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の一実施形態における半導体パッケージの製造方法では、まず、（ａ）電極パッドを有する配線が形成された基板を準備する。次いで、（ｂ）前記配線を覆うように前記基板上にレジスト膜を形成した後、パターニングによって前記電極パッド上に前記レジスト膜を残存させる。次いで、（ｃ）前記（ｂ）工程後に、前記配線を覆うように前記基板上に無機絶縁膜を形成した後、前記レジスト膜を除去することによって、前記レジスト膜上の前記無機絶縁膜を除去し、前記配線間に前記無機絶縁膜を残存させる。次いで、（ｄ）前記（ｃ）工程後に、前記配線を覆うように前記基板上にソルダレジスト層を形成した後、前記電極パッドを露出する。
【発明の効果】
【００１１】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、半導体パッケージの信頼性を向上することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施形態における製造工程中の半導体パッケージの要部を模式的に示す断面図である。
【図２】図１に続く製造工程中の半導体パッケージの要部を模式的に示す断面図である。
【図３】図２に続く製造工程中の半導体パッケージの要部を模式的に示す断面図である。
【図４】図３に続く製造工程中の半導体パッケージの要部を模式的に示す断面図である。
【図５】図４に続く製造工程中の半導体パッケージの要部を模式的に示す断面図である。
【図６】図５に続く製造工程中の半導体パッケージの要部を模式的に示す断面図である。
【図７】本発明の一実施形態における半導体装置を模式的に示す断面図である。
【図８】本発明の一実施形態の変形例としての半導体パッケージの要部を模式的に示す断面図である。
【図９】本発明の一実施形態の変形例としての半導体パッケージの要部を模式的に示す断面図である。
【図１０】本発明の他の実施形態における製造工程中の半導体パッケージの要部を模式的に示す断面図である。
【図１１】図１０に続く製造工程中の半導体パッケージの要部を模式的に示す断面図である。
【図１２】図１１に続く製造工程中の半導体パッケージの要部を模式的に示す断面図である。
【図１３】本発明の他の実施形態における製造工程中の半導体パッケージの要部を模式的に示す断面図である。
【図１４】図１３に続く製造工程中の半導体パッケージの要部を模式的に示す断面図である。
【図１５】図１４に続く製造工程中の半導体パッケージの要部を模式的に示す断面図である。
【図１６】本発明者らが検討した半導体パッケージを説明するための図である。
【図１７】本発明者らが検討した半導体パッケージを説明するための図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、実施形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する場合がある。
【００１４】
（実施形態１）
本実施形態における半導体パッケージの製造方法について、図１〜図６を参照して説明する。図７に示すように、最終形態として半導体パッケージ２０は、例えば、コアとなるプリント基板（基板１Ｓ）と、その基板１Ｓの両面に形成されたビルドアップ樹脂層１と、そのビルドアップ樹脂層１に形成された配線２とを有して構成される。
【００１５】
まず、図１に示すように、電極パッド２ａを有する配線２が形成された基板１Ｓを準備する。図１では、基板１Ｓの最表面層として形成されているビルドアップ樹脂層１を、基板１Ｓとして示している。電極パッド２ａは、例えば、銅（Ｃｕ）を主成分とした導体膜をパターニングして配線２を形成する際に、一体的に形成される。また、ビルドアップ樹脂層１は、例えば、エポキシ樹脂や、プリプレグを用いることができ、絶縁性を有している。
【００１６】
次いで、電極パッド２ａを含めた配線２に対して、粗化処理を施す。この配線２の粗化処理は、後の工程で配線２上に形成する無機絶縁膜との密着性を向上させるために行うものであり、配線２の表面を１〜２μｍ程度の粗さの粗化面とする。Ｃｕを主成分とする配線２の粗化処理としては、黒色酸化処理（ブラックオキサイド）、ＣＺ処理、あるいはネオブラウン処理を適用することができる。
【００１７】
黒色酸化処理では、水酸化ナトリウム、亜塩素酸ナトリウムを主とする溶液に基板１Ｓを浸漬してＣｕ表面を酸化させ、粗化面を形成する。これにより、Ｃｕ表面に針状の酸化膜を設けることで微小な凹凸が形成され、アンカー効果によって表面上に形成する無機絶縁膜の密着性を向上することができる。
【００１８】
ＣＺ処理では、主成分を蟻酸とする溶液を、スプレーによりＣｕ表面に吹き付けてＣｕをエッチングし、粗化面を形成する。また、ネオブラウン処理では、過酸化水素系／硫酸水素系の溶液を用いて、浸漬またはスプレーの処理を行い、Ｃｕ表面をエッチングし、粗化面を形成する。ＣＺ処理、ネオブラウン処理については、Ｃｕの粒界に沿ったエッチング形状となり、アンカー効果によって表面上に形成する無機絶縁膜の密着性を向上することができる。
【００１９】
続いて、配線２を覆うように基板１Ｓ上にレジスト膜４を形成した後、図２に示すように、パターニングによって電極パッド２ａ上にレジスト膜４を残存させる。このレジスト膜４には、例えば、液状の感光性レジストや、ドライフィルムレジスト（ＤＦＲ）が用いられる。本実施形態では、電極パッド２ａ上の一部にレジスト膜４を残存させている。
【００２０】
続いて、図３に示すように、電極パッド２ａを含めた配線２を覆うように基板１Ｓ上に耐水性、密着性に優れた絶縁膜である無機絶縁膜５を形成する。すなわち、基板１Ｓ表面、レジスト膜４表面および配線２表面を被覆するよう、無機絶縁膜５を形成する。無機絶縁膜５は、例えば、プラズマＣＶＤ（Chemical Vapor Deposition）法によって基板１Ｓの全面にコートされた酸化シリコン（例えばＳｉＯ２）である。無機絶縁膜５は粗化面の粗さ以上の厚さとなるようにする。配線２の粗化面（表面）をＲａ＝１〜２μｍ程度の粗さとした場合、無機絶縁膜５の厚さは１〜２μｍ程度とする。粗化面の粗さより薄い場合は、無機絶縁膜５に欠陥が生じ、絶縁が得られなくなってしまい、一方、粗化面の粗さより厚すぎる場合は、狭いピッチ化に対応できなくなってしまう。
【００２１】
なお、無機絶縁膜５は、スパッタ法によっても形成することができる。しかしながら、スパッタ法に対してプラズマＣＶＤ法は、低温での成膜を行うことができること、配線２（例えば銅）と無機絶縁膜５（例えば酸化シリコン）との密着性を向上できること、均一性、付き回り性を向上できることに有効である。
【００２２】
プラズマＣＶＤ法を用いることによって、例えば１００℃程度の低温で無機絶縁膜５を形成することができる。これにより、ビルドアップ樹脂層１や、基板１Ｓのコアとして用いるプリント基板の耐熱温度（例えば１８０℃）以下で、無機絶縁膜５を形成することができる。また、ＣＶＤ用ガスとして、ＴＥＯＳ（テトラエトキシシラン）を用いることによって、電極パッド２ａを含めた配線２の側面や、間隔の狭い配線２間や電極パッド２ａ間であっても、密着性が良い酸化シリコン膜を形成することができる。また、無機絶縁膜５として、窒化シリコン（例えばＳｉＮ）を適用しても良い。窒化シリコン膜は、酸化シリコン膜より耐湿性を向上することができる。
【００２３】
続いて、図４に示すように、リフトオフ法によって、残存しているレジスト膜４を除去すると共に、レジスト膜４上の無機絶縁膜５を除去し、電極パッド２ａを露出する。すなわち、レジスト膜４を除去することによって、レジスト膜４上の無機絶縁膜５を除去し、配線２間に無機絶縁膜５を残存させる。後述するが、この配線２間の無機絶縁膜５によって、配線２間や電極パッド２ａ間のマイグレーションの発生を抑制することができる。
【００２４】
図４に示す工程では、レジスト膜４にＤＦＲを用いている場合、水酸化ナトリウム水溶液あるいはアミン系剥離液によって、レジスト膜４を剥離する。また、レジスト膜４に液状の感光性レジストを用いている場合、溶剤あるいはＯ２アッシングによって、レジスト膜４を剥離する。本実施形態では、図２で示す工程において、電極パッド２ａ上の一部にレジスト膜４を残存させた後、無機絶縁膜５を形成しているので、レジスト膜４を除去することによって、電極パッド２ａを露出する開口部５ａを無機絶縁膜５に形成することとなる。
【００２５】
続いて、電極パッド２ａを含めた配線２を覆うように基板１Ｓ上にソルダレジスト層６を形成した後、図５に示すように、電極パッド２ａを露出するようにソルダレジスト層６をパターニングする。このパターニングされたソルダレジスト層６は、例えばスクリーン印刷によって形成される。本実施形態では、電極パッド２ａを露出し、開口部５ａ（開口径）より小さい開口（開口径）の開口部６ａをソルダレジスト層６に形成する。
【００２６】
ソルダレジスト層６は、例えば、エポキシ系樹脂、変性エポキシ樹脂、あるいはアクリレート系樹脂にシリカや光重合開始剤などを含有させた材料を用いることができ、絶縁性を有している。半導体パッケージ２０の最表面層のソルダレジスト層６は、半田付けの熱温度（２６０℃程度）に耐え、熱、湿度などの環境から回路を保護する性能が、内層のビルドアップ樹脂層１より優れている。
【００２７】
続いて、図６に示すように、電極パッド２ａと電気的に接続される外部電極である電極バンプ７を形成する。具体的には、ソルダレジスト層６の開口部６ａから露出する電極パッド２ａ上に、めっき法によってＮｉ（ニッケル）／Ａｕ（金）あるいはＮｉ／Ｐｄ（パラジウム）／ＡｕのＵＢＭ（Under Barrier Metal）膜８を形成した後、そのＵＢＭ膜８上に半田印刷によって半田バンプから構成される電極バンプ７を形成する。また、電極バンプ７は、ＵＢＭ膜８上に半田ボールを搭載することによって形成しても良い。
【００２８】
このような工程を経ることによって、図７に示すような半導体パッケージ２０を形成することができる。この半導体パッケージ２０は、電極パッド２ａを有する配線２が形成された基板１Ｓと、配線２を覆うように形成され、電極パッド２ａ上に開口部５ａを有する無機絶縁膜５と、配線２および無機絶縁膜５を覆うように形成され、電極パッド２ａ上に開口部５ａより小さい開口の開口部６ａを有するソルダレジスト層６と、開口部６ａ内に設けられ、電極パッド２ａと電気的に接続される外部電極である電極バンプ７（７ａ、７ｂ）とを備えている。
【００２９】
この半導体パッケージ２０に、電極バンプ７ａを介して半導体チップ３０がフリップチップ実装されて半導体装置を構成することができる。半導体チップ３０は、その外部電極である電極バンプ３１が電極バンプ７ａと電気的に接続されて、半導体パッケージ２０に実装されている。半導体チップ３０と半導体パッケージ２０との間には、アンダーフィル樹脂３２が形成されている。また、半導体パッケージ２０において、半導体チップ３０の実装面とは反対の裏面の電極パッド２ａでは、電極バンプ７ｂと電気的に接続された電極ピン２２が形成されている。
【００３０】
また、基板１Ｓはコア基板としてプリント基板を用いており、その両面にビルドアップ樹脂層（絶縁層）１、配線２が形成されており、スルーホール２１によって両面側の配線２は電気的に接続されている。したがって、半導体装置の外部電極となる電極ピン２２は、半導体チップ３０と電気的に接続されていることとなる。この電極ピン２２を介して半導体装置として、例えばマザーボートに実装することができる。また、半導体パッケージ２０の両面に無機絶縁膜５を設けるため、より好適にパッケージ内への水分の浸入を防止でき、半導体パッケージおよび半導体装置の信頼性を向上できる。
【００３１】
なお、図７に示す半導体パッケージ２０では、電極バンプ７ｂと電極ピン２２を接合し、外部接続端子としているが、電極ピン２２を設けず、電極バンプ７ｂ自体を外部接続端子としても良い。また、電極ピン２２および電極バンプ７ｂを設けず、電極パッド２ａ自体を外部接続端子としても良い。
【００３２】
また、本実施の形態では、コア基板としてプリント基板を用いた場合について説明しているが、半導体パッケージとしては、ビルドアップ樹脂層（絶縁層）と配線のみが積層され、コア基板を有さない、コアレスパッケージにも本発明を適用することができる。
【００３３】
図１６、図１７を参照して説明したように、電極パッド１０２ａ、配線１０２を、直接ソルダレジスト層１０３にて覆う構造では、電極パッド１０２ａ間、配線１０２間でマイグレーションが発生した場合、半導体パッケージ（半導体装置）の信頼性に影響がでてしまう。
【００３４】
そこで、本実施形態では、図６に示したように、電極パッド２ａを有する配線２を、無機絶縁膜５によって保護（コート）し、その上にソルダレジスト層６を形成した構造としている。この構造により、ソルダレジスト層６の表面から浸入した水分が、無機絶縁膜５によって遮断され、電極パッド２ａを有する配線２（例えば、銅を主成分としている）への水分の到達を防止することができる。また、配線２間、電極パッド２ａ間に無機絶縁膜５が介在することになるので、マイグレーションの発生を抑制することができる。また、介在させる材料として、無機絶縁膜５（例えば、酸化シリコン、窒化シリコン）を用いているので、配線２および電極パッド２ａとの密着性を向上することができる。このように、本実施形態によれば、信頼性が向上した半導体パッケージ２０を提供することができる。
【００３５】
また、電極パッド２ａを有する配線２を、無機絶縁膜５によってコートし、その上にソルダレジスト層６を形成した構造は、図８、図９に示すような構造も考えられる。図８は、ソルダレジスト層６の開口部６ａ（開口径）より、無機絶縁膜５の開口部５ａ（開口径）が小さく形成された構造である。図９は、電極パッド２ａと同一サイズの開口で、無機絶縁膜５の開口部５ａ（開口径）およびソルダレジスト層６の開口部６ａ（開口径）が形成された構造である。
【００３６】
図８、図９に示す構造おける無機絶縁膜５の開口部５ａは図４を参照して説明した工程で、またソルダレジスト層６の開口部６ａは図５を参照して説明した工程で、その大きさを調整して形成することができる。例えば、図８に示す構造では、図５で示した工程において、電極パッド２ａを露出し、無機絶縁膜５の開口部５ａより大きい開口の開口部６ａをソルダレジスト層６に形成すれば良い。また、図９に示す構造では、図２で示した工程において電極パッド２ａの全面上にレジスト膜４を形成して、図４で示した工程において電極パッド２ａ全面を露出した無機絶縁膜５の開口部５ａを形成する。その後、図５で示した工程において電極パッド２ａを露出し、無機絶縁膜５の開口部５ａと同じ大きさの開口部６ａをソルダレジスト層６に形成すれば良い。
【００３７】
図８に示す構造では、電極パッド２ａは、ソルダレジスト層６と接することなく、無機絶縁膜５によってコートされるので、前述したマイグレーションの抑制がより有効となると考えられる。また、図９に示す構造では、電極パッド２ａがソルダレジスト層６と接してなく、電極パッド２ａと同一サイズの開口部５ａ、６ａからＵＢＭ膜８を介して電極バンプ７が形成されるので、マイグレーションの抑制がより有効であるとともに、電極パッド２ａと電極バンプ７との密着面積が最も大きく、接続強度が高いと考えられる。
【００３８】
これらの構造に対して、前述してきた図６に示す構造は、ソルダレジスト層６の開口部６ａより、無機絶縁膜５の開口部５ａが大きく形成された構造である。図６に示す構造では、図９に示したような無機絶縁膜５の開口部５ａとソルダレジスト層６の開口部６ａの位置合わせが困難な構造であっても、寸法誤差を含ませて形成することができるので、半導体パッケージの製造歩留まりを向上することができる。また、図６に示す構造では、図８に示したように電極パッド２ａと電極バンプ７との間に、無機絶縁膜５が介在することが無いため、電極バンプ７と電極パッド２ａとの密着性低下が生じず、半導体パッケージ２０の信頼性を向上することができる。
【００３９】
（実施形態２）
本実施形態における半導体パッケージの製造方法について、図１０〜図１２を参照して説明する。なお、前記実施形態１と重複する説明は省略する場合がある。
【００４０】
まず、図１を参照して説明した工程と同様に、電極パッド２ａを有する配線２が形成された基板１Ｓを準備した後、電極パッド２ａを含めた配線２に対して、例えば、黒色酸化処理、スプレー処理、あるいはネオブラウン処理による粗化処理を施す。
【００４１】
続いて、図１０に示すように、配線２を覆うように基板１Ｓ上に無機絶縁膜５を形成する。無機絶縁膜５は、例えば、プラズマＣＶＤ法によって基板１Ｓの全面にコートされた酸化シリコン（例えばＳｉＯ２）である。
【００４２】
続いて、無機絶縁膜５を覆うように基板１Ｓ上にソルダレジスト層６を形成した後、図１１に示すように、電極パッド２ａ上のソルダレジスト層６を除去する（パターニングする）。これにより、電極パッド２ａ上の無機絶縁膜５を露出する開口部６ａをソルダレジスト層６に形成する。
【００４３】
続いて、図１２に示すように、残存しているソルダレジスト層６をマスクに、例えば、プラズマエッチングによって電極パッド２ａ上の無機絶縁膜５を除去し、電極パッド２ａを露出する。これにより、電極パッド２ａを露出する開口部５ａを無機絶縁膜５に形成する。ソルダレジスト層６の開口部６ａを基にエッチングされるので、無機絶縁膜５の開口部５ａと開口部６ａとは同じ大きさとなる。
【００４４】
続いて、図９を参照して説明した工程と同様に、電極パッド２ａと電気的に接続される外部電極である電極バンプ７を形成する。具体的には、ソルダレジスト層６の開口部６ａから露出する電極パッド２ａ上に、めっき法によってＮｉ／ＡｕあるいはＮｉ／Ｐｄ／ＡｕのＵＢＭ膜８を形成した後、そのＵＢＭ膜８上に半田印刷によって半田バンプから構成される電極バンプ７を形成する。
【００４５】
本実施形態においても、図９で示したように、電極パッド２ａを有する配線２を、無機絶縁膜５によって保護（コート）し、その上にソルダレジスト層６を形成した構造としている。この構造により、耐水性が向上され、またマイグレーションの発生を抑制することができる。また、介在させる材料として、無機絶縁膜５を用いているので、密着性を向上することができる。このように、本実施形態によれば、半導体パッケージの信頼性を向上することができる。
【００４６】
また、前記実施形態１ではリフトオフ法を用いたが、本実施形態ではソルダレジスト層６をマスクとしたプラズマエッチング（ドライエッチング）によって、無機絶縁膜５に電極パッド２ａを露出する開口部５ａを精度良く形成することができる。また、リフトオフ法では、レジスト膜４を形成、除去する工程が必要であるが、本実施形態では、その工程は不要となる。このため、半導体パッケージの製造コストを低減することができる。
【００４７】
（実施形態３）
本実施形態における半導体パッケージの製造方法について、図１３〜図１５を参照して説明する。なお、前記実施形態１、２と重複する説明は省略する場合がある。
【００４８】
まず、図１を参照して説明した工程と同様に、電極パッド２ａを有する配線２が形成された基板１Ｓを準備した後、電極パッド２ａを含めた配線２に対して、例えば、黒色酸化処理、スプレー処理、あるいはネオブラウン処理による粗化処理を施す。
【００４９】
続いて、図１０を参照して説明した工程と同様に、配線２を覆うように基板１Ｓ上に無機絶縁膜５を形成する。無機絶縁膜５は、例えば、プラズマＣＶＤ法によって基板１Ｓの全面にコートされた酸化シリコン（例えばＳｉＯ２）である。
【００５０】
続いて、無機絶縁膜５を覆うように基板１Ｓ上にレジスト膜９を形成した後、図１３に示すように、電極パッド２ａ上のレジスト膜９を除去する（パターニングする）。これにより、電極パッド２ａ上の無機絶縁膜５を露出する開口部９ａをレジスト膜９に形成する。このレジスト膜９には、例えば、液状の感光性レジストや、ドライフィルムレジスト（ＤＦＲ）が用いられる。
【００５１】
続いて、図１４に示すように、残存しているレジスト膜９をマスクに、例えば、プラズマエッチングによって電極パッド２ａ上の無機絶縁膜５を除去し、電極パッド２ａを露出する。これにより、電極パッド２ａを露出する開口部５ａを無機絶縁膜５に形成する。レジスト膜９の開口部９ａを基にエッチングされるので、無機絶縁膜５の開口部５ａと開口部９ａとは同じ大きさとなる。
【００５２】
続いて、図１５に示すように、残存しているレジスト膜９を除去する。レジスト膜９にＤＦＲを用いている場合、水酸化ナトリウム水溶液あるいはアミン系剥離液によって、レジスト膜９を剥離する。また、レジスト膜９に液状の感光性レジストを用いている場合、溶剤あるいはＯ２アッシングによって、レジスト膜９を剥離する。次いで、配線２を覆うように基板１Ｓ上にソルダレジスト層６を形成した後、電極パッド２ａを露出すると、図１２で示した構造となる。
【００５３】
続いて、図９を参照して説明した工程と同様に、電極パッド２ａと電気的に接続される外部電極である電極バンプ７を形成する。具体的には、ソルダレジスト層６の開口部６ａから露出する電極パッド２ａ上に、めっき法によってＮｉ／ＡｕあるいはＮｉ／Ｐｄ／ＡｕのＵＢＭ膜８を形成した後、そのＵＢＭ膜８上に半田印刷によって半田バンプから構成される電極バンプ７を形成する。
【００５４】
本実施形態においても、図９で示したように、電極パッド２ａを有する配線２を、無機絶縁膜５によって保護（コート）し、その上にソルダレジスト層６を形成した構造としている。この構造により、耐水性が向上され、またマイグレーションの発生を抑制することができる。また、介在させる材料として、無機絶縁膜５を用いているので、密着性を向上することができる。このように、本実施形態によれば、半導体パッケージの信頼性を向上することができる。
【００５５】
また、前記実施形態２では図１２を参照して説明したようにソルダレジスト層６をマスクに、プラズマエッチングによって無機絶縁膜５の開口部５ａを形成するため、ソルダレジスト層６が損傷してしまうが、本実施形態では無機絶縁膜５の開口部５ａを形成した後に、損傷無くソルダレジスト層６を形成している。このため、半導体パッケージの信頼性を向上することができる。
【産業上の利用可能性】
【００５６】
本発明は、半導体パッケージ、特に、プリント基板上に形成された狭ピッチの電極パッドを有する半導体パッケージの製造業に幅広く利用されるものである。
【符号の説明】
【００５７】
１  ビルドアップ樹脂層
１Ｓ  基板
２  配線
２ａ  電極パッド
４  レジスト膜
５  無機絶縁膜
５ａ  開口部（第１開口部）
６  ソルダレジスト層
６ａ  開口部（第２開口部）
７、７ａ、７ｂ  電極バンプ
８  ＵＢＭ膜
９  レジスト膜
９ａ  開口部
２０  半導体パッケージ
２１  スルーホール
２２  電極ピン
３０  半導体チップ
３１  電極バンプ
３２  アンダーフィル樹脂
１０１  ビルドアップ樹脂層
１０２  配線
１０２ａ  電極パッド
１０３  ソルダレジスト層
１０４  電極バンプ
【図１】
2010238702.tif 000003
【図２】
2010238702.tif 000004
【図３】
2010238702.tif 000005
【図４】
2010238702.tif 000006
【図５】
2010238702.tif 000007
【図６】
2010238702.tif 000008
【図７】
2010238702.tif 000009
【図８】
2010238702.tif 000010
【図９】
2010238702.tif 000011
【図１０】
2010238702.tif 000012
【図１１】
2010238702.tif 000013
【図１２】
2010238702.tif 000014
【図１３】
2010238702.tif 000015
【図１４】
2010238702.tif 000016
【図１５】
2010238702.tif 000017
【図１６】
2010238702.tif 000018
【図１７】
2010238702.tif 000019