(57)【要約】【課題】簡素な構成でクロスオーバー歪みを抑制することができるシングルエンドプッシュプル方式のモータドライバ回路の提供。【解決手段】モータドライバ回路１は、入力される信号を増幅して出力する増幅回路２と、増幅回路２から出力される信号が入力されるコンプリメンタリ回路３と、増幅回路２、及びコンプリメンタリ回路３の間に介在配置される介在回路４とを備える。介在回路４は、増幅回路２から出力される信号が非反転入力端子に入力され、コンプリメンタリ回路３に対して信号を出力するオペアンプ４１，４２を備える。オペアンプ４１は、出力端子から反転入力端子に向かう方向を順方向として負帰還部に設けられるダイオード４１１を備える。オペアンプ４２は、出力端子から反転入力端子に向かう方向を逆方向として負帰還部に設けられるダイオード４２１を備える。【選択図】図１
2010056643.tif 000002
【特許請求の範囲】
【請求項１】
入力される信号を増幅して出力する増幅用オペアンプと、一対のパワートランジスタを有し、前記増幅用オペアンプから出力される信号が入力されるコンプリメンタリ回路とを備え、前記コンプリメンタリ回路から出力される信号が前記増幅用オペアンプに帰還信号として入力されるシングルエンドプッシュプル方式のモータドライバ回路であって、
前記増幅用オペアンプと、前記コンプリメンタリ回路との間に介在配置される介在回路を備え、
前記介在回路は、
前記増幅用オペアンプから出力される信号が非反転入力端子に入力され、前記コンプリメンタリ回路におけるＮＰＮ型パワートランジスタのベース端子に対して信号を出力する第１のオペアンプと、
前記増幅用オペアンプから出力される信号が非反転入力端子に入力され、前記コンプリメンタリ回路におけるＰＮＰ型パワートランジスタのベース端子に対して信号を出力する第２のオペアンプとを備え、
前記第１のオペアンプは、
出力端子から反転入力端子に向かう方向を順方向として負帰還部に設けられる第１のダイオードを備え、
前記第２のオペアンプは、
出力端子から反転入力端子に向かう方向を逆方向として負帰還部に設けられる第２のダイオードを備えることを特徴とするモータドライバ回路。
【請求項２】
請求項１に記載のモータドライバ回路において、
前記介在回路は、
ベース端子が前記第１のオペアンプの出力端子に接続され、コレクタ端子が前記ＮＰＮ型パワートランジスタのベース端子に接続され、エミッタ端子が接地されるＰＮＰ型トランジスタと、
ベース端子が前記第２のオペアンプの出力端子に接続され、コレクタ端子が前記ＰＮＰ型パワートランジスタのベース端子に接続され、エミッタ端子が接地されるＮＰＮ型トランジスタとを備えることを特徴とするモータドライバ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モータドライバ回路に関する。
【背景技術】
【０００２】
従来、入力される信号を増幅して出力する増幅用オペアンプと、一対のパワートランジスタを有し、増幅用オペアンプから出力される信号が入力されるコンプリメンタリ回路とを備え、コンプリメンタリ回路から出力される信号が増幅用オペアンプに帰還信号として入力されるシングルエンドプッシュプル方式のモータドライバ回路が知られている（例えば、特許文献１参照）。
【０００３】
図４は、一般的なモータドライバ回路１００を示す回路図である。なお、特許文献１に記載のモータドライバ回路では、増幅用オペアンプを非反転増幅回路として構成しているが、モータドライバ回路１００では、増幅用オペアンプを反転増幅回路として構成している。
モータドライバ回路１００は、入力端子Ｖｉｎに入力される信号に基づいて、出力端子Ｖｏｕｔに接続される２端子のモータ（図示略）を駆動するものであり、図４に示すように、増幅回路２００と、コンプリメンタリ回路３００とを備える。
【０００４】
増幅回路２００は、入力端子Ｖｉｎを介して入力される信号を増幅して出力する増幅用オペアンプ２０１と、入力端子Ｖｉｎ、及び増幅用オペアンプ２０１の反転入力端子に接続される入力抵抗２０２と、出力端子Ｖｏｕｔ、及び増幅用オペアンプ２０１の反転入力端子に接続される帰還抵抗２０３とを備える。
コンプリメンタリ回路３００は、コレクタ端子が正電源Ｖｃｃ（例えば、＋１５Ｖ程度）に接続されるＮＰＮ型パワートランジスタ３０１と、コレクタ端子が負電源Ｖｅｅ（例えば、−１５Ｖ程度）に接続されるＰＮＰ型パワートランジスタ３０２とを備える。また、ＮＰＮ型パワートランジスタ３０１、及びＰＮＰ型パワートランジスタ３０２のエミッタ端子は出力端子Ｖｏｕｔに接続されている。なお、ＮＰＮ型パワートランジスタ３０１、及びＰＮＰ型パワートランジスタ３０２は、２つのパワートランジスタがダーリントン接続されて構成されている。
【０００５】
モータを駆動するための駆動信号が入力端子Ｖｉｎを介してモータドライバ回路１００に入力されると、増幅回路２００は、入力された駆動信号を増幅してコンプリメンタリ回路３００に対して出力する。コンプリメンタリ回路３００は、入力された駆動信号が正の場合には、ＮＰＮ型パワートランジスタ３０１が動作し、負の場合には、ＰＮＰ型パワートランジスタ３０２が動作することによって入力された駆動信号を増幅して出力する。そして、出力端子Ｖｏｕｔに接続されたモータは、コンプリメンタリ回路３００にて出力された駆動信号に基づいて駆動される。
【０００６】
ここで、モータドライバ回路１００では、ＮＰＮ型パワートランジスタ３０１、及びＰＮＰ型パワートランジスタ３０２の動作の切り替え時、すなわち０Ｖ付近の駆動信号に対して各パワートランジスタ３０１，３０２に電流が流れなくなる不感帯が生じ、駆動信号にクロスオーバー歪みと呼ばれる歪みが生じるという問題がある。
そこで、各パワートランジスタ３０１，３０２に入力される駆動信号にバイアスを付加し、クロスオーバー歪みを抑制するバイアス回路を備えるモータドライバ回路が用いられている。
【０００７】
図５は、バイアス回路４００を備えるモータドライバ回路１００Ａを示す回路図である。
モータドライバ回路１００Ａは、図５に示すように、前述した増幅回路２００、及びコンプリメンタリ回路３００と、増幅回路２００、及びコンプリメンタリ回路３００の間に介在配置されるバイアス回路４００とを備える。
バイアス回路４００は、ＮＰＮ型パワートランジスタ３０１側に設けられる２つのダイオード４０１と、ＰＮＰ型パワートランジスタ３０２側に設けられる２つのダイオード４０２と、複数の抵抗、及びトランジスタとを備える。なお、各ダイオード４０１，４０２は、正電源Ｖｃｃから負電源Ｖｅｅに向かう方向を順方向として接続されている。
【０００８】
そして、モータドライバ回路１００Ａは、各ダイオード４０１，４０２の順方向電圧を複数の抵抗、及びトランジスタにて微調整することでクロスオーバー歪みを抑制している。具体的に、ＮＰＮ型パワートランジスタ３０１に入力される駆動信号は、ダイオード４０１にて＋１．４Ｖ程度のバイアスが付加され、ＰＮＰ型パワートランジスタ３０２に入力される駆動信号は、ダイオード４０２にて−１．４Ｖ程度のバイアスが付加される。これにより、０Ｖ付近の駆動信号が入力される場合であっても各パワートランジスタ３０１，３０２に電流を流しておくことができ、クロスオーバー歪みを抑制できる。
【０００９】
また、コンプリメンタリ回路３００に入力される駆動信号の電圧を、増幅用オペアンプ２０１に接続される正電源（＋１５Ｖ程度）、及び負電源（−１５Ｖ程度）の範囲を超えて増幅する場合には、増幅用オペアンプ２０１に接続される正電源、及び負電源と、各パワートランジスタ３０１，３０２に接続される正電源Ｖｃｃ、及び負電源Ｖｅｅとを別電源としたモータドライバ回路が用いられる。
【００１０】
図６は、増幅用オペアンプ２０１、及びコンプリメンタリ回路３００Ｂに接続される電源を別電源とした場合のバイアス回路４００Ｂを備えるモータドライバ回路１００Ｂを示す回路図である。
モータドライバ回路１００Ｂは、図６に示すように、前述した増幅回路２００と、コンプリメンタリ回路３００Ｂと、増幅回路２００、及びコンプリメンタリ回路３００Ｂの間に介在配置されるバイアス回路４００Ｂとを備える。
【００１１】
コンプリメンタリ回路３００Ｂは、コレクタ端子が正電源Ｖｃｃ（例えば、＋４０Ｖ以上）に接続されるＮＰＮ型パワートランジスタ３０１Ｂと、コレクタ端子が負電源Ｖｅｅ（例えば、−４０Ｖ以下）に接続されるＰＮＰ型パワートランジスタ３０２Ｂとを備える。また、ＮＰＮ型パワートランジスタ３０１Ｂ、及びＰＮＰ型パワートランジスタ３０２Ｂのエミッタ端子は出力端子Ｖｏｕｔに接続されている。
なお、前述したモータドライバ回路１００、１００Ａにおける各パワートランジスタ３０１，３０２は、２つのパワートランジスタがダーリントン接続されて構成されていた。これに対して、モータドライバ回路１００Ｂにおける各パワートランジスタ３０１Ｂ，３０２Ｂは、パワートランジスタ単体で構成されている。
【００１２】
バイアス回路４００Ｂは、ＮＰＮ型パワートランジスタ３０１Ｂ側に設けられるダイオード４０１Ｂと、ＰＮＰ型パワートランジスタ３０２Ｂ側に設けられるダイオード４０２Ｂと、複数の抵抗、及びトランジスタとを備える。そして、ＮＰＮ型パワートランジスタ３０１Ｂに入力される駆動信号は、ダイオード４０１Ｂにて＋０．７Ｖ程度のバイアスが付加され、ＰＮＰ型パワートランジスタ３０２Ｂに入力される駆動信号は、ダイオード４０２Ｂにて−０．７Ｖ程度のバイアスが付加される。これにより、０Ｖ付近の駆動信号が入力される場合であっても各パワートランジスタ３０１Ｂ，３０２Ｂに電流を流しておくことができ、クロスオーバー歪みを抑制できる。
【００１３】
また、バイアス回路４００Ｂは、入力される信号を増幅してＮＰＮ型パワートランジスタ３０１Ｂに対して出力するＰＮＰ型トランジスタ４０３と、入力される信号を増幅してＰＮＰ型パワートランジスタ３０２Ｂに対して出力するＮＰＮ型トランジスタ４０４と、増幅回路２００にて増幅された信号を分圧して各トランジスタ４０３，４０４のベース端子に入力する分圧回路４０５，４０６とを備える。
【００１４】
したがって、各パワートランジスタ３０１Ｂ，３０２Ｂは、各トランジスタ４０３，４０４が動作することによって動作するので、増幅用オペアンプ２０１に接続される正電源、及び負電源よりも高い電圧の正電源、及び負電源をコンプリメンタリ回路３００Ｂに接続することができ、コンプリメンタリ回路３００に入力される駆動信号の電圧を、増幅用オペアンプ２０１に接続される正電源、及び負電源の範囲を超えて増幅することができる。
なお、モータドライバ回路１００Ｂでは、各トランジスタ４０３，４０４に入力される駆動信号は、分圧回路４０５，４０６にて分圧されているので、モータの駆動能力が低いという問題がある。
【００１５】
【特許文献１】特開平９−４５０２２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかしながら、シングルエンドプッシュプル方式のモータドライバ回路において、クロスオーバー歪みを抑制する前述したバイアス回路４００，４００Ｂは、回路を構成する素子の数が多く、複雑であるという問題がある。
【００１７】
本発明の目的は、簡素な構成でクロスオーバー歪みを抑制することができるシングルエンドプッシュプル方式のモータドライバ回路を提供することにある。
【課題を解決するための手段】
【００１８】
本発明のモータドライバ回路は、入力される信号を増幅して出力する増幅用オペアンプと、一対のパワートランジスタを有し、前記増幅用オペアンプから出力される信号が入力されるコンプリメンタリ回路とを備え、前記コンプリメンタリ回路から出力される信号が前記増幅用オペアンプに帰還信号として入力されるシングルエンドプッシュプル方式のモータドライバ回路であって、前記増幅用オペアンプと、前記コンプリメンタリ回路との間に介在配置される介在回路を備え、前記介在回路は、前記増幅用オペアンプから出力される信号が非反転入力端子に入力され、前記コンプリメンタリ回路におけるＮＰＮ型パワートランジスタのベース端子に対して信号を出力する第１のオペアンプと、前記増幅用オペアンプから出力される信号が非反転入力端子に入力され、前記コンプリメンタリ回路におけるＰＮＰ型パワートランジスタのベース端子に対して信号を出力する第２のオペアンプとを備え、前記第１のオペアンプは、出力端子から反転入力端子に向かう方向を順方向として負帰還部に設けられる第１のダイオードを備え、前記第２のオペアンプは、出力端子から反転入力端子に向かう方向を逆方向として負帰還部に設けられる第２のダイオードを備えることを特徴とする。
【００１９】
このような構成によれば、介在回路は、出力端子から反転入力端子に向かう方向を順方向として負帰還部に設けられる第１のダイオードが設けられた第１のオペアンプと、出力端子から反転入力端子に向かう方向を逆方向として負帰還部に設けられる第２のダイオードが設けられた第２のオペアンプとを備えるので、ＮＰＮ型パワートランジスタに入力される駆動信号は、第１のダイオードにて正のバイアスが付加され、ＰＮＰ型パワートランジスタに入力される駆動信号は、第２のダイオードにて負のバイアスが付加される。これにより、モータドライバ回路に０Ｖ付近の駆動信号が入力される場合であっても各パワートランジスタに電流を流しておくことができ、クロスオーバー歪みを抑制できる。
また、介在回路は、２つのオペアンプ、及びダイオードのみで構成されているので、モータドライバ回路は、前述したバイアス回路と比較して簡素な構成でクロスオーバー歪みを抑制することができる。さらに、モータドライバ回路は、回路構成が簡素化されるので、発熱を抑制することができる。
【００２０】
本発明では、前記介在回路は、ベース端子が前記第１のオペアンプの出力端子に接続され、コレクタ端子が前記ＮＰＮ型パワートランジスタのベース端子に接続され、エミッタ端子が接地されるＰＮＰ型トランジスタと、ベース端子が前記第２のオペアンプの出力端子に接続され、コレクタ端子が前記ＰＮＰ型パワートランジスタのベース端子に接続され、エミッタ端子が接地されるＮＰＮ型トランジスタとを備えることが好ましい。
【００２１】
このような構成によれば、介在回路は、ＰＮＰ型トランジスタ、及びＮＰＮ型トランジスタを備えるので、各パワートランジスタは、各トランジスタが動作することによって動作する。したがって、コンプリメンタリ回路に入力される駆動信号の電圧を、増幅用オペアンプに接続される正電源、及び負電源の範囲を超えて増幅することができる。
なお、本発明によれば、各パワートランジスタには、分圧回路を介することなく増幅用オペアンプから出力される信号が入力されるので、駆動能力が低くなるという問題もない。また、各トランジスタは、エミッタ端子が接地されているので、モータドライバ回路の回路構成を更に簡素化することができる。
【発明を実施するための最良の形態】
【００２２】
〔第１実施形態〕
以下、本発明の第１実施形態を図面に基づいて説明する。
〔モータドライバ回路の構成〕
図１は、本発明の第１実施形態に係るモータドライバ回路１を示す回路図である。
モータドライバ回路１は、入力端子Ｖｉｎに入力される信号に基づいて、出力端子Ｖｏｕｔに接続される２端子のモータ（図示略）を駆動するものであり、図１に示すように、増幅回路２と、コンプリメンタリ回路３と、増幅回路２、及びコンプリメンタリ回路３の間に介在配置される介在回路４とを備える。なお、増幅回路２、及び介在回路４は、プリント基板上に実装され、コンプリメンタリ回路３は、放熱基板上に実装されている。
【００２３】
増幅回路２は、入力端子Ｖｉｎを介して入力される信号を増幅して出力する増幅用オペアンプ２１と、入力端子Ｖｉｎ、及び増幅用オペアンプ２１の反転入力端子に接続される入力抵抗２２と、出力端子Ｖｏｕｔ、及び増幅用オペアンプ２１の反転入力端子に接続される帰還抵抗２３とを備える反転増幅回路である。
コンプリメンタリ回路３は、コレクタ端子が正電源Ｖｃｃ（＋１５Ｖ程度）に接続されるＮＰＮ型パワートランジスタ３１と、コレクタ端子が負電源Ｖｅｅ（−１５Ｖ程度）に接続されるＰＮＰ型パワートランジスタ３２とを備える。また、ＮＰＮ型パワートランジスタ３１、及びＰＮＰ型パワートランジスタ３２のエミッタ端子は出力端子Ｖｏｕｔに接続されている。なお、ＮＰＮ型パワートランジスタ３１、及びＰＮＰ型パワートランジスタ３２は、２つのパワートランジスタがダーリントン接続されて構成されている。
【００２４】
介在回路４は、非反転入力端子が増幅用オペアンプ２１の出力端子に接続され、出力端子がＮＰＮ型パワートランジスタ３１のベース端子に接続されたオペアンプ４１（第１のオペアンプ）と、非反転入力端子が増幅用オペアンプ２１の出力端子に接続され、出力端子がＰＮＰ型パワートランジスタ３２のベース端子に接続されたオペアンプ４２（第２のオペアンプ）とを備える。したがって、オペアンプ４１は、増幅用オペアンプ２１から出力される信号が非反転入力端子に入力され、ＮＰＮ型パワートランジスタ３１のベース端子に対して信号を出力する。また、オペアンプ４２は、増幅用オペアンプ２１から出力される信号が非反転入力端子に入力され、ＰＮＰ型パワートランジスタ３２のベース端子に対して信号を出力する。
【００２５】
オペアンプ４１は、負帰還部を有し、この負帰還部には、出力端子から反転入力端子に向かう方向を順方向とするダイオード４１１（第１のダイオード）が設けられている。
オペアンプ４２は、負帰還部を有し、この負帰還部には、出力端子から反転入力端子に向かう方向を逆方向とするダイオード４２１（第２のダイオード）が設けられている。
【００２６】
〔モータドライバ回路の動作〕
モータを駆動するための駆動信号が入力端子Ｖｉｎを介してモータドライバ回路１に入力されると、増幅回路２は、入力された駆動信号を増幅して介在回路４に出力する。介在回路４は、入力された駆動信号にバイアスを付加し、コンプリメンタリ回路３に対して出力する。この際、コンプリメンタリ回路３において、ＮＰＮ型パワートランジスタ３１に入力される駆動信号は、ダイオード４１１にて＋１．４Ｖ程度のバイアスが付加され、ＰＮＰ型パワートランジスタ３２に入力される駆動信号は、ダイオード４２１にて−１．４Ｖ程度のバイアスが付加される。
【００２７】
コンプリメンタリ回路３は、増幅回路２から出力された駆動信号が正の場合には、ＮＰＮ型パワートランジスタ３１が動作し、負の場合には、ＰＮＰ型パワートランジスタ３２が動作することで入力された駆動信号を増幅して出力する。そして、出力端子Ｖｏｕｔに接続されたモータは、コンプリメンタリ回路３にて出力された駆動信号に基づいて駆動される。なお、本実施形態では、モータは電圧制御で駆動される。
【００２８】
このような本実施形態によれば以下の効果がある。
（１）ＮＰＮ型パワートランジスタ３１に入力される駆動信号は、ダイオード４１１にて＋１．４Ｖ程度のバイアスが付加され、ＰＮＰ型パワートランジスタ３２に入力される駆動信号は、ダイオード４２１にて−１．４Ｖ程度のバイアスが付加される。これにより、モータドライバ回路１に０Ｖ付近の駆動信号が入力される場合であっても各パワートランジスタ３１，３２に電流を流しておくことができ、クロスオーバー歪みを抑制できる。
（２）介在回路４は、２つのオペアンプ４１，４２、及びダイオード４１１，４２１のみで構成されているので、モータドライバ回路１は、簡素な構成でクロスオーバー歪みを抑制することができる。さらに、モータドライバ回路１は、回路構成が簡素化されるので、発熱を抑制することができる。
【００２９】
〔第２実施形態〕
以下、本発明の第２実施形態を図面に基づいて説明する。
なお、以下の説明では、既に説明した部分については、同一符号を付してその説明を省略する。
〔モータドライバ回路の構成〕
図２は、本発明の第２実施形態に係るモータドライバ回路１Ａを示す回路図である。
前記第１実施形態では、各オペアンプ４１，４２の出力端子は、各パワートランジスタ３１，３２のベース端子に直接接続されていた。
これに対して、本実施形態では、図２に示すように、各オペアンプ４１，４２の出力端子は、各トランジスタ４３，４４のベース端子に接続され、各トランジスタ４３，４４のコレクタ端子は、各パワートランジスタ３１Ａ，３２Ａのベース端子に接続されている点で異なる。
【００３０】
モータドライバ回路１Ａは、増幅回路２と、コンプリメンタリ回路３Ａと、介在回路４Ａとを備える。
コンプリメンタリ回路３Ａは、コレクタ端子が正電源Ｖｃｃ（例えば、＋４０Ｖ以上）に接続されるＮＰＮ型パワートランジスタ３１Ａと、コレクタ端子が負電源Ｖｅｅ（例えば、−４０Ｖ以下）に接続されるＰＮＰ型パワートランジスタ３２Ａとを備える。また、ＮＰＮ型パワートランジスタ３１Ａ、及びＰＮＰ型パワートランジスタ３２Ａのエミッタ端子は出力端子Ｖｏｕｔに接続されている。
なお、前記第１実施形態では、各パワートランジスタ３１，３２は、２つのパワートランジスタがダーリントン接続されて構成されていた。これに対して、本実施形態では、各パワートランジスタ３１Ａ，３２Ａは、パワートランジスタ単体で構成されている。
【００３１】
介在回路４Ａは、ダイオード４１１Ａ（第１のダイオード）が設けられたオペアンプ４１と、ダイオード４２１Ａ（第２のダイオード）が設けられたオペアンプ４２とを備える。また、介在回路４Ａは、ベース端子がオペアンプ４１の出力端子に接続され、コレクタ端子がＮＰＮ型パワートランジスタ３１Ａのベース端子に接続され、エミッタ端子が接地されるＰＮＰ型トランジスタ４３と、ベース端子がオペアンプ４２の出力端子に接続され、コレクタ端子がＰＮＰ型パワートランジスタ３２Ａのベース端子に接続され、エミッタ端子が接地されるＮＰＮ型トランジスタ４４とを備える。
【００３２】
なお、前記第１実施形態では、各ダイオード４１１，４２１は、ダーリントン接続された２つのパワートランジスタで構成されるパワートランジスタ３１，３２にバイアスを付加するため２つのダイオードで構成されていた。これに対して、本実施形態では、各ダイオード４１１Ａ，４２１Ａは、単体のパワートランジスタで構成されるパワートランジスタ３１Ａ，３２Ａにバイアスを付加するため１つのダイオードで構成されている。
【００３３】
〔モータドライバ回路の動作〕
モータを駆動するための駆動信号が入力端子Ｖｉｎを介してモータドライバ回路１Ａに入力されると、増幅回路２は、入力された駆動信号を増幅して介在回路４Ａに出力する。介在回路４Ａは、入力された駆動信号にバイアスを付加し、各トランジスタ４３，４４を駆動する。この際、介在回路４Ａにおいて、ＰＮＰ型トランジスタ４３に入力される駆動信号は、ダイオード４１１Ａにて＋０．７Ｖ程度のバイアスが付加され、ＮＰＮ型トランジスタ４４に入力される駆動信号は、ダイオード４２１Ａにて−０．７Ｖ程度のバイアスが付加される。
【００３４】
介在回路４Ａは、増幅回路２から出力された駆動信号が正の場合には、ＰＮＰ型トランジスタ４３が動作し、負の場合には、ＮＰＮ型トランジスタ４４が動作することによって入力された駆動信号を増幅してコンプリメンタリ回路３Ａに出力する。
コンプリメンタリ回路３Ａにおいて、各パワートランジスタ３１Ａ，３２Ａは、各トランジスタ４３，４４が動作することによって動作する。そして、出力端子Ｖｏｕｔに接続されたモータは、コンプリメンタリ回路３Ａにて出力された駆動信号に基づいて駆動される。
【００３５】
図３は、本発明の第１実施形態に係るモータドライバ回路１の出力電圧、及び出力電流と、本発明の第２実施形態に係るモータドライバ回路１Ａの出力電圧、及び出力電流との関係を示す図である。なお、図３では、横軸を各モータドライバ回路１，１Ａの出力電圧とし、縦軸を各モータドライバ回路１，１Ａの出力電流としている。
本実施形態におけるモータドライバ回路１Ａでは、各パワートランジスタ３１Ａ，３２Ａは、各トランジスタ４３，４４が動作することによって動作するので、増幅用オペアンプ２１に接続される正電源、及び負電源よりも高い電圧の正電源Ｖｃｃ、及び負電源Ｖｅｅをコンプリメンタリ回路３Ａに接続している。
したがって、前記第１実施形態におけるモータドライバ回路１の出力電圧（図３中領域Ａ１）と比較して本実施形態におけるモータドライバ回路１Ａの出力電圧は大きくなる（図３中領域Ａ２）。
【００３６】
このような本実施形態においても、前記第１実施形態における作用、効果と同様の作用、効果を奏することができる他、以下の作用、効果を奏することができる。
（３）各パワートランジスタ３１Ａ，３２Ａは、各トランジスタ４３，４４が動作することによって動作する。したがって、コンプリメンタリ回路３Ａに入力される駆動信号の電圧を、増幅用オペアンプ２１に接続される正電源、及び負電源の範囲を超えて増幅することができる。また、各トランジスタ４３，４４には、分圧回路を介することなく増幅用オペアンプ２１から出力される信号が入力されるので、駆動能力が低くなるという問題もない。
（４）各トランジスタ４３，４４は、エミッタ端子が接地されているので、モータドライバ回路の回路構成を更に簡素化することができる。
【００３７】
〔実施形態の変形〕
なお、本発明は前記実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
例えば、前記各実施形態では、モータドライバ回路１，１Ａには、２端子のモータに適用していた。これに対して、例えば、本発明のモータドライバ回路を３端子の３相モータに適用してもよい。なお、この場合には、３相モータの各相に対してそれぞれ本発明のモータドライバ回路を接続すればよい。
【００３８】
前記各実施形態では、モータは電圧制御で駆動されていた。これに対して、例えば、モータは、ＰＷＭ（Pulse Width Modulation）制御で駆動されていてもよい。なお、コンプリメンタリ回路に高い電圧の正電源、及び負電源を接続する従来のシングルエンドプッシュプル方式のモータドライバ回路において、ＰＷＭ制御をする際には、ハイサイド側、すなわちＮＰＮ型トランジスタを動作させる回路を絶縁する必要があった。しかしながら、前記第２実施形態に係るモータドライバ回路１Ａでは、各トランジスタ４３，４４のコレクタ端子が高い電圧の正電源Ｖｃｃ、及び負電源Ｖｅｅに耐えることができるので、ＮＰＮ型トランジスタ３１，３１Ａを動作させる回路を絶縁する必要がない。
前記各実施形態では、増幅回路２は、反転増幅回路として構成されていた。これに対して、増幅回路は、非反転増幅回路として構成されていてもよい。要するに、モータドライバ回路は、入力される信号を増幅して出力する増幅用オペアンプを備えていればよい。
【産業上の利用可能性】
【００３９】
本発明は、モータドライバ回路に好適に利用することができる。
【図面の簡単な説明】
【００４０】
【図１】本発明の第１実施形態に係るモータドライバ回路を示す回路図。
【図２】本発明の第２実施形態に係るモータドライバ回路を示す回路図。
【図３】本発明の第１実施形態に係るモータドライバ回路の出力電圧、及び出力電流と、本発明の第２実施形態に係るモータドライバ回路の出力電圧、及び出力電流との関係を示す図。
【図４】一般的なモータドライバ回路を示す回路図。
【図５】バイアス回路を備えるモータドライバ回路を示す回路図。
【図６】増幅用オペアンプ、及びコンプリメンタリ回路に接続される電源を別電源とした場合のバイアス回路を備えるモータドライバ回路を示す回路図。
【符号の説明】
【００４１】
１，１Ａ…モータドライバ回路
３，３Ａ…コンプリメンタリ回路
４，４Ａ…介在回路
２１…増幅用オペアンプ
３１，３１Ａ…ＮＰＮ型パワートランジスタ
３２，３２Ａ…ＰＮＰ型パワートランジスタ
４１…オペアンプ（第１のオペアンプ）
４２…オペアンプ（第２のオペアンプ）
４３…ＰＮＰ型トランジスタ
４４…ＮＰＮ型トランジスタ
４１１，４１１Ａ…ダイオード（第１のダイオード）
４２１，４２１Ａ…ダイオード（第２のダイオード）。
【図１】
2010056643.tif 000003
【図２】
2010056643.tif 000004
【図３】
2010056643.tif 000005
【図４】
2010056643.tif 000006
【図５】
2010056643.tif 000007
【図６】
2010056643.tif 000008