(57)【要約】【課題】製造コストの増大を防止するとともに、製造工程の改善を図ることが可能な検査工程を備えたセラミック基板の製造方法を提供する。【解決手段】セラミック基板の製造方法は、未焼結の導体層が形成された複数のセラミックグリーンシートを積層することによって未焼結の積層体を形成する積層体形成工程のステップＳ４と、積層体を所定の焼結温度で焼結する積層体焼結工程のステップＳ８と、積層体形成工程と積層体焼結工程との間で積層体と導体層の特性を検査する検査工程のステップＳ５とＳ７とを備える。【選択図】図１
2010056272.tif 000002
【特許請求の範囲】
【請求項１】
未焼結の導体層が形成された複数のセラミックグリーンシートを積層することによって未焼結の積層体を形成する積層体形成工程と、
前記積層体を所定の焼結温度で焼結する積層体焼結工程と、
前記積層体形成工程と前記積層体焼結工程との間で前記積層体および／または前記導体層の電気特性を検査する検査工程とを備えた、セラミック基板の製造方法。
【請求項２】
前記未焼結の導体層は、前記積層体の外側に形成された第１と第２の外部導体層と、前記積層体の内部で前記複数のセラミックグリーンシートの界面に形成された内部導体層と、前記セラミックグリーンシートを貫通して前記第１の外部導体層と前記内部導体層とを接続するように形成された貫通導体層とを含み、
前記検査工程は、プローブを前記第１と第２の外部導体層の表面に押し当てることにより、前記セラミックグリーンシートの絶縁性を検査する、請求項１に記載のセラミック基板の製造方法。
【請求項３】
前記未焼結の導体層は、前記積層体の外側に形成された第１と第２の外部導体層と、前記積層体の内部で前記複数のセラミックグリーンシートの界面に形成された第１と第２の内部導体層と、前記セラミックグリーンシートを貫通して前記第１の外部導体層と前記第１の内部導体層とを接続するように形成された第１の貫通導体層と、前記セラミックグリーンシートを貫通して前記第２の外部導体層と前記第２の内部導体層とを接続するように形成された第２の貫通導体層とを含み、
前記検査工程は、プローブを前記第１と第２の外部導体層の表面に押し当てることにより、前記セラミックグリーンシートの絶縁性を検査する、請求項１に記載のセラミック基板の製造方法。
【請求項４】
前記積層体は、各々が電子部品を実装するために用いられる複数の基板の集合体である基板形成領域と、前記基板形成領域の周囲に配置されたマージン領域とを含み、
前記外部導体層と前記内部導体層と前記貫通導体層は、前記マージン領域に形成されている、請求項２または請求項３に記載のセラミック基板の製造方法。
【請求項５】
前記積層体形成工程は、前記積層体の外側にダミーセラミックグリーンシートをさらに積層することを含み、
検査用外部導体層が前記ダミーセラミックグリーンシートの外表面上に形成され、検査用貫通導体層が前記ダミーセラミックグリーンシートを貫通し、前記検査用外部導体層と前記第１と第２の外部導体層とを接続するように形成されている、請求項２から請求項４までのいずれか１項に記載のセラミック基板の製造方法。
【請求項６】
前記ダミーセラミックグリーンシートは、前記積層体焼結工程における所定の焼結温度では実質的に焼結されない材料から形成されている、請求項５に記載のセラミック基板の製造方法。
【請求項７】
前記未焼結の導体層は、当該導体層全体の体積に対して導電材料を３５体積％以上含む、請求項１から請求項６までのいずれか１項に記載のセラミック基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、一般的にはセラミック基板の製造方法に関し、特定的には、半導体集積回路部品（半導体デバイス）等の能動部品や、チップコンデンサ、インダクタ等の受動部品を表面実装可能なセラミック多層基板の製造方法に関するものである。
【背景技術】
【０００２】
従来から、たとえば、複数のセラミックグリーンシートを積層し、セラミックグリーンシート間に導体パターン層からなる回路を形成した後、焼結することによって得られるセラミック多層基板が知られている。
【０００３】
図１０は、従来のセラミック多層基板の概略的な製造工程を順に示すフローチャートである。
【０００４】
図１０に示すように、ステップＳ１１にて、セラミックスラリーを成形することにより、セラミックグリーンシートを作製する。
【０００５】
次に、ステップＳ１２にて、レーザー等を用いてセラミックグリーンシートの所定の位置に穴をあけてビアホール導体用孔を形成する。
【０００６】
そして、ステップＳ１３にて、このビアホール導体用孔に導体成分を充填して、セラミック多層基板においてビアホール導体を形成する。その後、セラミックグリーンシートの所定の位置に、電極としての導体パターン層になる導電性ペーストを、具体的にはセラミック多層基板において外部導体パターン層や内部導体パターン層になる導電性ペースト層を、スクリーンマスクを用いて印刷によって形成する。
【０００７】
その後、ステップＳ１４にて、導電性ペースト層が形成された複数のセラミックグリーンシートを積層して、ステップＳ１５にて、圧着する。このとき、セラミックグリーンシート間に導体パターン層からなる回路を形成するために複数のセラミックグリーンシートを正確に位置合わせをしながら積層、圧着する。
【０００８】
最後に、ステップＳ１６では、セラミックグリーンシートの積層体を、たとえば非酸化性雰囲気にて焼結することにより、セラミック多層基板を得ることができる。
【０００９】
そして、ステップＳ１７では、焼結後のセラミック多層基板における回路や基板の電気特性を検査する。具体的には、たとえば、焼結後の基板の絶縁部分において短絡している箇所がないかどうか、すなわち、絶縁不良がないかどうか、を検査する。短絡している箇所が発見されれば、そのセラミック多層基板を不良（ＮＧ）として廃棄する。短絡している箇所が発見されない場合には、ステップＳ１８にて、そのセラミック多層基板を良（Ｇ）として出荷する。
【００１０】
このようなセラミック多層基板の検査方法が、たとえば、特開平７−２０２０７４号公報（以下、特許文献１という）に開示されている。このセラミック多層基板の検査方法では、内部配線パターンの断線、短絡状態を検査するために、フローティング状態の内部配線パターンに接続された検査用パッドが別途設けられている。
【特許文献１】特開平７−２０２０７４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
近年、半導体デバイスや、チップコンデンサ、チップインダクタ等のチップ状電子部品を搭載するセラミック多層基板においては、高精度の受動部品を内蔵して高密度に配線を施し、半導体デバイスやチップ状電子部品を高密度に搭載することが求められている。このような小型化、高密度化の要求に応えるためには、セラミック多層基板を構成する各層のセラミックグリーンシートの厚みをより薄くする必要がある。
【００１２】
ところが、各層のセラミックグリーンシートの厚みをより薄くしたセラミック多層基板を製造すると、各層のセラミックグリーンシートの厚みが薄くなるほど、焼結後のセラミック多層基板の検査において発見される絶縁不良の割合が高くなることが本願発明者らによってわかった。
【００１３】
しかしながら、従来のセラミック多層基板の製造方法においては、焼結後に基板の絶縁部分において短絡している箇所がないかどうかを検査するので、図１０で示される製造工程のどの段階で短絡が生じたのかを発見することが困難である。このため、上記の絶縁不良の増大の原因を究明することが困難となり、製造工程の改善を図ることができなくなっていた。
【００１４】
また、従来のセラミック多層基板の製造方法においては、焼結後に基板の絶縁部分において短絡している箇所がないかどうかを検査するので、仮に、図１０で示される製造工程の途中で絶縁不良の原因が生じていたとしても、最終段階まで製造工程が行われる。このため、すでに製造工程の途中で絶縁不良が生じている可能性のある中間製品を最終製品まで製造することになるので、結果として製造コストが増大するという問題がある。
【００１５】
そこで、この発明の目的は、製造コストの増大を防止するとともに、製造工程の改善を図ることが可能な検査工程を備えたセラミック基板の製造方法を提供することである。
【課題を解決するための手段】
【００１６】
この発明に従ったセラミック基板の製造方法は、未焼結の導体層が形成された複数のセラミックグリーンシートを積層することによって未焼結の積層体を形成する積層体形成工程と、積層体を所定の焼結温度で焼結する積層体焼結工程と、積層体形成工程と積層体焼結工程との間で積層体および／または導体層の電気特性を検査する検査工程とを備える。
【００１７】
このように構成された本発明のセラミック基板の製造方法においては、未焼結の積層体の段階で積層体や導体層の電気特性、たとえば、積層体を構成する絶縁層の絶縁性を検査することができるので、製造工程のどの段階でどの程度の絶縁不良が生じたのかを明確に把握することができる。これにより、製造工程の各段階で絶縁不良の原因を究明することが容易になるので、その原因に基づいて各段階にて製造工程の改善を図ることができる。
【００１８】
また、未焼結の積層体の段階で積層体と導体層の特性を検査することにより、焼結前に不良を発見することができる。このため、焼結前の中間製品の段階で不良品を廃棄することができるので、製造コストの増大を抑制することができる。
【００１９】
この発明のセラミック基板の製造方法において、未焼結の導体層は、積層体の外側に形成された第１と第２の外部導体層と、積層体の内部で複数のセラミックグリーンシートの界面に形成された内部導体層と、セラミックグリーンシートを貫通して第１の外部導体層と内部導体層とを接続するように形成された貫通導体層とを含み、検査工程は、プローブを第１と第２の外部導体層の表面に押し当てることにより、セラミックグリーンシートの絶縁性を検査することが好ましい。
【００２０】
このようにすることにより、内部導体層に接続されている第１の外部導体層と、内部導体層に接続されていない第２の外部導体層との間で短絡が生じていないかどうかを確認することによって、表層のセラミックグリーンシートの絶縁性を検査することができる。これにより、セラミック基板を構成するセラミックグリーンシートの絶縁不良を焼結前の段階で検出することができる。
【００２１】
また、この発明のセラミック基板の製造方法において、未焼結の導体層は、積層体の外側に形成された第１と第２の外部導体層と、積層体の内部で複数のセラミックグリーンシートの界面に形成された第１と第２の内部導体層と、セラミックグリーンシートを貫通して第１の外部導体層と第１の内部導体層とを接続するように形成された第１の貫通導体層と、セラミックグリーンシートを貫通して第２の外部導体層と第２の内部導体層とを接続するように形成された第２の貫通導体層とを含み、検査工程は、プローブを第１と第２の外部導体層の表面に押し当てることにより、セラミックグリーンシートの絶縁性を検査することが好ましい。
【００２２】
このようにすることにより、第１の内部導体層に接続されている第１の外部導体層と、第２の内部導体層に接続されている第２の外部導体層との間で短絡が生じていないかどうかを確認することによって、内層のセラミックグリーンシートの絶縁性を検査することができる。これにより、セラミック基板を構成するセラミックグリーンシートの絶縁不良を焼結前の段階で検出することができる。
【００２３】
上記のこの発明の好ましいセラミック基板の製造方法において、積層体は、各々が電子部品を実装するために用いられる複数の基板の集合体である基板形成領域と、基板形成領域の周囲に配置されたマージン領域とを含み、外部導体層と内部導体層と貫通導体層は、マージン領域に形成されていることが好ましい。
【００２４】
このようにすることにより、最終的に電子部品を実装するために用いられる基板の回路を構成する外部導体層にプローブを押し当てることなく、マージン領域に形成された外部導体層にプローブを押し当てることによって、導体層間の短絡の有無を検出して積層体の絶縁性を検査することができるので、基板形成領域の外部導体層の表面にプローブを押し当てることによって外部導体層に損傷が与えられるのを防止することができる。
【００２５】
また、上記のこの発明の好ましいセラミック基板の製造方法法において、積層体形成工程は、積層体の外側にダミーセラミックグリーンシートをさらに積層することを含み、検査用外部導体層がダミーセラミックグリーンシートの外表面上に形成され、検査用貫通導体層がダミーセラミックグリーンシートを貫通し、検査用外部導体層と第１と第２の外部導体層とを接続するように形成されていることが好ましい。
【００２６】
このようにすることにより、検査用外部導体層の表面にプローブを押し当てることによって検査用外部導体層に損傷が与えられても、検査工程の後で、検査用外部導体層が形成されたダミーセラミックグリーンシートを除去することができる。これにより、焼結によって最終的に得られるセラミック基板の外表面上に形成される外部導体層にプローブによる損傷が残存することがない。
【００２７】
また、ダミーセラミックグリーンシートに形成された検査用外部導体層と検査用貫通導体層を通じて、最終的に電子部品を実装するために用いられる基板の回路を構成する導体層間の短絡の有無を検出することができる。
【００２８】
この場合、ダミーセラミックグリーンシートは、積層体焼結工程における所定の焼結温度では実質的に焼結されない材料から形成されていることが好ましい。
【００２９】
このダミーセラミックグリーンシートを未焼結の積層体の両側に配置して、所定の焼結温度で積層体を焼結した後、焼結されないダミーセラミックグリーンシートを剥離して除去することができる。このようにすることにより、未焼結の積層体が焼結によって平面方向へ収縮するのを十分に抑制することができるので、最終的に得られるセラミック基板の寸法精度が高くなる。その結果、得られたセラミック基板の表面にプローブによる損傷が残存することがないとともに、高密度に配線を施しても導体層間の短絡が生じがたく、半導体デバイスやチップ状電子部品を高精度に搭載することができる。
【００３０】
なお、この発明のセラミック基板の製造方法において、未焼結の導体層は、当該導体層全体の体積に対して導電材料を３５体積％以上含むことが好ましい。
【００３１】
未焼結の導体層における導電材料の含有率を３５体積％以上にすることにより、導電性ペースト等の未焼結の導体層が良好な導電性を示すので、焼結前に積層体の絶縁性を効果的に検査することができる。
【発明の効果】
【００３２】
以上のようにこの発明によれば、製造工程の各段階で絶縁不良の原因を究明することが容易になるので、その原因に基づいて各段階にて製造工程の改善を図ることができ、製造コストの増大を抑制することができる。
【発明を実施するための最良の形態】
【００３３】
以下、この発明の実施の形態を図面に基づいて説明する。
【００３４】
図１は、本発明のセラミック基板の製造方法の一つの実施の形態として、セラミック多層基板の概略的な製造工程を順に示すフローチャートである。
【００３５】
図１に示すように、ステップＳ１にて、セラミックスラリーを成形することにより、セラミックグリーンシートを作製する。
【００３６】
次に、ステップＳ２にて、レーザー等を用いてセラミックグリーンシートの所定の位置に穴をあけてビアホール導体用孔を形成する。
【００３７】
そして、ステップＳ３にて、このビアホール導体用孔に導体成分を充填して、セラミック多層基板においてビアホール導体を形成する。その後、セラミックグリーンシートの所定の位置に、電極としての導体パターン層になる導電性ペーストを、具体的にはセラミック多層基板において外部導体パターン層や内部導体パターン層になる導電性ペースト層を、スクリーンマスクを用いて印刷によって形成する。
【００３８】
その後、ステップＳ４にて、未焼結の導体層としての導電性ペースト層が形成された複数のセラミックグリーンシートを積層することによって未焼結の積層体を得る。このとき、セラミックグリーンシート間に導体パターン層からなる回路を形成するために複数のセラミックグリーンシートを正確に位置合わせしながら積層する。
【００３９】
この発明の一つの実施の形態では、ステップＳ５にて、得られた未焼結の積層体において積層体と導体層の電気特性を検査する。具体的には、たとえば、焼結前の積層体の絶縁部分において短絡している箇所がないかどうか、すなわち、絶縁不良がないかどうか、を検査する。短絡している箇所が発見されれば、その積層体を不良（ＮＧ）として廃棄する。また、その積層体の絶縁不良の原因を究明し、その原因に基づいて工程管理の一環として積層工程の改善を図る。
【００４０】
次に、ステップＳ６にて、積層体を圧着する。
【００４１】
この発明の一つの実施の形態では、ステップＳ７にて、圧着された積層体においても積層体と導体層の電気特性を検査する。具体的には、たとえば、焼結前の積層体の絶縁部分において短絡している箇所がないかどうか、すなわち、絶縁不良がないかどうか、を検査する。短絡している箇所が発見されれば、その積層体を不良（ＮＧ）として廃棄する。また、その積層体の絶縁不良の原因を究明し、その原因に基づいて工程管理の一環として圧着工程の改善を図る。
【００４２】
最後に、ステップＳ８では、セラミックグリーンシートの積層体を、たとえば非酸化性雰囲気にて焼成し、セラミックグリーンシートの積層体（未焼成の導体層を含む）を焼結させることにより、セラミック多層基板を得ることができる。
【００４３】
そして、ステップＳ９では、従来の製造方法と同様に、焼結後のセラミック多層基板における回路や基板の電気特性を検査する。具体的には、たとえば、焼結後の基板の絶縁部分において短絡している箇所がないかどうか、すなわち、絶縁不良がないかどうか、を検査する。短絡している箇所が発見されれば、そのセラミック多層基板を不良（ＮＧ）として廃棄する。短絡している箇所が発見されない場合には、ステップＳ１０にて、そのセラミック多層基板を良（Ｇ）として出荷する。
【００４４】
以上のように構成された本発明の一つの実施の形態のセラミック基板の製造方法においては、未焼結の積層体の段階で積層体と導体層の特性、たとえば、絶縁性を検査することができるので、製造工程のどの段階でどの程度の絶縁不良が生じたのかを明確に把握することができる。これにより、製造工程の各段階で絶縁不良の原因を究明することが容易になるので、その原因に基づいて各段階にて製造工程の改善を図ることができる。
【００４５】
また、未焼結の積層体の段階で積層体と導体層の特性を検査することにより、焼結前に不良を発見することができる。このため、焼結前の中間製品の段階で不良品を廃棄することができるので、製造コストの増大を抑制することができる。
【００４６】
さらに、本発明の一つの実施の形態の製造方法における検査工程では、検査用端子を別途設ける必要がないので、製造コストの増大を抑制することができる。
【００４７】
図２は、図１で示されたセラミック多層基板の製造工程のステップＳ５とＳ７の検査で検出される一つの形態の短絡箇所を概念的に示す積層体の断面図である。
【００４８】
図２に示すように、積層体を構成する外側のセラミックグリーンシート１１の表面上に外部導電性ペースト層２１が形成され、２つのセラミックグリーンシート１１の間に内部導電性ペースト層２３が形成されている。外部導電性ペースト層２１と内部導電性ペースト層２３が短絡していれば、これらの導電性ペースト層の間に介在するセラミックグリーンシート１１に短絡の原因となる導通部分３０が存在していることになる。
【００４９】
図３は、図１で示されたセラミック多層基板の製造工程のステップＳ５とＳ７で行われる検査の一つの形態を説明するための積層体の断面図である。
【００５０】
図３に示すように、積層体を構成する外側のセラミックグリーンシート１１の表面上に第１の外部導電性ペースト層２１ａと第２の外部導電性ペースト層２１ｂが形成されている。積層体の内部で２つのセラミックグリーンシート１１の界面に内部導電性ペースト層２３が形成されている。セラミックグリーンシート１１を貫通して第１の外部導電性ペースト層２１ａと内部導電性ペースト層２３とを接続するように貫通導電性ペースト層２４が形成されている。ステップＳ５とＳ７の検査では、第１と第２の外部導電性ペースト層２１ａと２１ｂの表面にプローブを押し当てる、さらには差し込むことにより、セラミックグリーンシート１１の絶縁性を検査する。具体的には、第１と第２の外部導電性ペースト層２１ａと２１ｂが短絡しているとき、たとえば、短絡の原因となる導通部分の大きさが１μｍ×１μｍ、セラミックグリーンシート１１の厚みが５０μｍで、導電性ペースト層が銀ペーストから形成されている場合には、プローブによって検出される電気抵抗値は数十〜数百Ω程度であり、第１と第２の外部導電性ペースト層２１ａと２１ｂが短絡していないとき、プローブによって検出される電気抵抗値は無限大になる。
【００５１】
このようにすることにより、内部導電性ペースト層２３に接続されている第１の外部導電性ペースト層２１ａと、内部導電性ペースト層２３に接続されていない第２の外部導電性ペースト層２１ｂとの間で短絡が生じていないかどうかを確認することによって、セラミックグリーンシート１１の絶縁性を検査することができる。これにより、セラミック多層基板を構成するセラミックグリーンシート１１の絶縁不良を焼結前の段階で検出することができる。
【００５２】
図４は、図１で示されたセラミック多層基板の製造工程のステップＳ５とＳ７で行われる検査のもう一つの形態を説明するための積層体の斜視図である。
【００５３】
図４に示すように、積層体は、各々が電子部品を実装するために用いられる複数の基板の集合体である基板形成領域１００と、基板形成領域１００の周囲に配置され、最終的に切り落とされるマージン領域１１０と、マージン領域に形成された検査領域１１１とから構成される。
【００５４】
図５は、図４に示される検査領域に形成される導電性ペースト層の一つの形態を概念的に示す積層体の一部の断面図である。
【００５５】
図５に示すように、マージン領域１１０に形成された検査領域１１１において、積層体を構成する外側のセラミックグリーンシート１１の表面上に第１の検査用外部導電性ペースト層２５ａと第２の検査用外部導電性ペースト層２５ｂが形成されている。積層体の内部で２つのセラミックグリーンシート１１の界面には、第１の検査用内部導電性ペースト層２７ａと第２の検査用内部導電性ペースト層２７ｂが形成されている。セラミックグリーンシート１１を貫通して第１の検査用外部導電性ペースト層２５ａと第１の検査用内部導電性ペースト層２７ａとを接続するように第１の検査用貫通導電性ペースト層２６ａが形成されている。セラミックグリーンシート１１を貫通して第２の検査用外部導電性ペースト層２５ｂと第２の検査用内部導電性ペースト層２７ｂとを接続するように第２の検査用貫通導電性ペースト層２６ｂが形成されている。ステップＳ５とＳ７の検査では、第１と第２の検査用外部導電性ペースト層２５ａと２５ｂの表面にプローブを押し当てることにより、マージン領域１１０に形成された検査領域１１１において、セラミックグリーンシート１１の絶縁性を検査する。
【００５６】
このようにすることにより、第１の検査用内部導電性ペースト層２７ａに接続されている第１の検査用外部導電性ペースト層２５ａと、第２の検査用内部導電性ペースト層２７ｂに接続されている第２の検査用外部導電性ペースト層２５ｂとの間で短絡が生じていないかどうかを確認することによって、セラミックグリーンシート１１の絶縁性を検査することができる。これにより、セラミック多層基板を構成するセラミックグリーンシート１１の絶縁不良を焼結前の段階で検出することができる。
【００５７】
また、図４に示されるように積層体は、各々が電子部品を実装するために用いられる複数の基板の集合体である基板形成領域１００と、基板形成領域１００の周囲に配置されたマージン領域１１０とを含み、図５に示されるようにマージン領域１１０内に形成された検査領域１１１に、第１と第２の検査用外部導電性ペースト層２５ａと２５ｂ、第１と第２の検査用内部導電性ペースト層２７ａと２７ｂ、第１と第２の検査用貫通導電性ペースト層２６ａと２６ｂが形成されていることが好ましい。
【００５８】
このようにすることにより、最終的に電子部品を実装するために用いられる基板の回路を構成する外部導電性ペースト層にプローブを押し当てることなく、マージン領域１１０内に形成された第１と第２の検査用外部導電性ペースト層２５ａと２５ｂにプローブを押し当てることによって、導電性ペースト層間の短絡の有無を検出して積層体の絶縁性を検査することができるので、基板形成領域１００内の外部導電性ペースト層の表面にプローブを押し当てることによって外部導電性ペースト層に損傷が与えられるのを防止することができる。
【００５９】
図６〜図８は、本発明のセラミック基板の製造方法のより具体的な一つの実施の形態として、セラミック多層基板の概略的な製造工程を順に示す断面図である。
【００６０】
図６に示すように、まず、セラミック多層基板を構成する複数のセラミックグリーンシート１１を作製する。セラミックグリーンシート１１の作製方法は以下のとおりである。
【００６１】
まず、セラミックグリーンシート１１の原材料の一つとして結晶化ガラス粉末、たとえば、ＳｉＯ２−ＣａＯ−Ａｌ２Ｏ３−Ｂ２Ｏ３系ガラス粉末を準備する。そして、結晶化ガラスの粉末とアルミナ（Ａｌ２Ｏ３）粉末を所定の割合で混合する。次に、配合された原料粉末（ガラス・セラミック系原料粉末）に、有機バインダー及びトルエン（溶媒）を添加、混合し、ボールミルにより十分に混練して均一に分散させた後、減圧下で脱泡処理することにより原料スラリーを調製する。なお、バインダー、溶媒、可塑剤などの有機ビヒクルの構成成分や組成については、特に制約はなく、種々のものを用いることが可能である。その後、原料スラリーを、たとえば、ドクターブレードを用いたキャスティング法により、フィルム上にシート成形して、たとえば、厚みが０．１ｍｍのグリーンシートを作製する。そして、このグリーンシートを乾燥させた後、フィルムから剥離し、剥離されたグリーンシートを所定の寸法に打ち抜いて、セラミック多層基板製造用の複数のセラミックグリーンシート１１を得る。
【００６２】
次に、図６に示すように、得られたセラミックグリーンシート１１の各々に、焼結後に貫通導体層（ビアホール導体層）となる貫通導電性ペースト層２４を形成する。貫通導電性ペースト層２４は、セラミックグリーンシート１１に貫通導体層用の貫通孔を形成し、その貫通孔に導体ペーストや導体粉を充填して形成する。
【００６３】
その後、セラミックグリーンシート１１の各々に、焼結後に導体パターン層（インダクタ、キャパシタなどの受動素子を形成するための電極（ランド）や所定の配線パターンなど）となる導電性ペースト層を形成する。具体的には、セラミック多層基板の最上層を構成するセラミックグリーンシート１１の外側上面上に、外部導体パターン層となる外部導電性ペースト層２１を形成する。セラミック多層基板の最下層を構成するセラミックグリーンシート１１の外側下面上に、外部導体パターン層となる外部導電性ペースト層２２を形成する。また、セラミック多層基板の内層を構成するセラミックグリーンシート１１の表面上には、内部導体パターン層となる内部導電性ペースト層２３を形成する。これらの導電性ペースト層は、Ａｇを導電成分として含み、スクリーン印刷などの方法によって所定のパターンとなるように印刷、形成するとともに、必要に応じて、厚膜抗体を形成するための抵抗体材料ペーストをスクリーン印刷などの方法によって印刷、形成する。なお、この実施形態では、導電性ペーストとしてＡｇを導電成分とするペーストを用いているが、導電性ペーストの種類に特別の制約はなく、Ａｇ／Ｐｔ粉末やＡｇ／Ｐｄ粉末などを導電成分とするペーストなど、種々の導電性ペーストを用いることが可能である。
【００６４】
そして、図７に示すように、得られたセラミックグリーンシート１１を所定枚数積層した後、圧着し、積層体１０を形成する。
【００６５】
図８に示すように、積層体１０を構成する外側のセラミックグリーンシート１１の表面上に第１の外部導電性ペースト層２１ａと第２の外部導電性ペースト層２１ｂが形成されている。図１に示すステップＳ５とＳ７の検査では、第１と第２の外部導電性ペースト層２１ａと２１ｂの表面にプローブ４１と４２のそれぞれを押し当てることにより、セラミックグリーンシート１１の絶縁性を検査する。
【００６６】
この場合、図８に示すようにプローブ４１と４２は、第１と第２の外部導電性ペースト層２１ａと２１ｂの表面に突き刺さるように、あるいは、第１と第２の外部導電性ペースト層２１ａと２１ｂの表面が凹むように、押し当てられる。このため、最終的にセラミック多層基板の外部導電層となる部分が損傷する。このような損傷を防止するために積層体１０の外側にダミーグリーンシートが設けられ、上記の第１と第２の外部導電性ペースト層２１ａと２１ｂに接続するようにダミーセラミックグリーンシートの外表面上に検査用外部導電性ペースト層が形成されるのが好ましい。
【００６７】
図９は、外側にダミーグリーンシートが設けられた積層体を示す断面図である。
【００６８】
図９に示すように、積層体１０の外側で上下両側にダミーセラミックグリーンシート５１と５２がさらに積層される。第１と第２の検査用外部導電性ペースト層２５ａと２５ｂがダミーセラミックグリーンシート５１の外表面上に形成される。第１と第２の検査用貫通導電性ペースト層２６ａと２６ｂがダミーセラミックグリーンシート５１を貫通し、第１と第２の検査用外部導電性ペースト層２５ａと２５ｂと、最終的にセラミック多層基板の外部導電層となる第１と第２の外部導電性ペースト層２１ａと２１ｂとを接続するように形成されている。
【００６９】
このようにすることにより、第１と第２の検査用外部導電性ペースト層２５ａと２５ｂの表面にプローブ４１と４２を押し当てることによって第１と第２の検査用外部導電性ペースト層２５ａと２５ｂに損傷が与えられても、検査工程の後で、第１と第２の検査用外部導電性ペースト層２５ａと２５ｂと第１と第２の検査用貫通導電性ペースト層２６ａと２６ｂが形成されたダミーセラミックグリーンシート５１を除去することができる。これにより、最終的にセラミック多層基板の外部導電層となる第１と第２の外部導電性ペースト層２１ａと２１ｂにプローブ４１と４２の押圧による損傷が生じることがなく、また焼結によって最終的に得られるセラミック多層基板の外表面上に形成される外部導体層にプローブ４１と４２の押圧による損傷が残存することがない。
【００７０】
また、ダミーセラミックシート５１に形成された第１と第２の検査用外部導電性ペースト層２５ａと２５ｂと第１と第２の検査用貫通導電性ペースト層２６ａと２６ｂを通じて、最終的に電子部品を実装するために用いられる基板の回路を構成する導体層間の短絡の有無を検出することができる。
【００７１】
この場合、ダミーセラミックグリーンシート５１と５２は、積層体焼結工程における所定の焼結温度では実質的に焼結されない材料から形成されていることが好ましい。
【００７２】
このダミーセラミックグリーンシート５１と５２を未焼結の積層体１０の両側に配置して、所定の焼結温度で積層体１０を焼結した後、焼結されないダミーセラミックグリーンシート５１と５２を剥離して除去することができる。このようにすることにより、未焼結の積層体１０が焼結によって平面方向へ収縮するのを十分に抑制することができるので、最終的に得られるセラミック多層基板の寸法精度が高くなる。その結果、得られたセラミック多層基板の表面にプローブ４１と４２による損傷が残存することがないとともに、高密度に配線を施しても導体層間の短絡が生じがたく、半導体デバイスやチップ状電子部品を高精度に搭載することができる。このようなダミーセラミックグリーンシート５１と５２は、いわゆる無収縮工法に用いられる拘束用セラミックグリーンシートと呼ばれるものである。
【００７３】
なお、上記の拘束用セラミックグリーンシートは以下のようにして作製される。
【００７４】
拘束用セラミックグリーンシートは、上述のセラミック多層基板用のグリーンシートの積層体焼結工程では焼結しない無機系材料を主成分とするセラミックグリーンシートであり、セラミック多層基板を構成するグリーンシートの積層体の両面または片面に積層され、その状態で焼結を行った後、除去されることになる層として機能するものである。
【００７５】
まず、Ａｌ２Ｏ３粉末を準備し、有機バインダー及びトルエン（溶媒）を添加混合して、ボールミルにより十分に混練し、均一に分散させて減圧下で脱泡処理することにより原料スラリーを調製する。なお、バインダー、溶媒、可塑剤などの有機ビヒクルの構成成分や組成については、特に制約はなく、種々のものを用いることが可能である。その後、原料スラリーを、たとえば、ドクターブレードを用いたキャスティング法により、フィルム上にシート成形して、たとえば、厚みが０．１ｍｍのセラミックグリーンシートを作製する。次に、このセラミックグリーンシートを乾燥させた後、フィルムから剥離し、剥離されたセラミックグリーンシートを所定の寸法に打ち抜いて、拘束用セラミックグリーンシートを得る。
【００７６】
その後、セラミック多層基板を製造するためには、まず、積層体１０の上下両面側に、上述のようにして作製された拘束用セラミックグリーンシートであるダミーセラミックグリーンシート５１と５２を所定枚数積層した後、圧着し、積層体を形成する。次に、上記の積層体を、必要に応じて、適当な大きさに切断したり、あるいは分割溝を形成したりした後、たとえば、８００〜１１００℃程度の温度条件で焼結する。その後、ダミーセラミックグリーンシート５１と５２を除去することにより、セラミック多層基板が得られる。この場合、ダミーセラミックグリーンシート５１と５２と積層体１０の界面には、上記の焼結によって反応層が形成されているので、ブラスト処理等によって研磨処理を施すのが好ましい。
【００７７】
なお、セラミック多層基板にチップコンデンサや半導体デバイスなどの実装部品を搭載することによって、多層モジュールが得られる。
【００７８】
また、この発明のセラミック基板の製造方法において、導電性ペースト層は、当該導電性ペースト層全体の体積に対して導電材料として、たとえば、Ａｇを３５体積％以上含むことが好ましい。
【００７９】
未焼結の導電性ペースト層における導電材料の含有量を３５体積％以上にすることにより、導電性ペースト等の未焼結の導体層が良好な導電性を示すので、焼結前に積層体１０の絶縁性を効果的に検査することができる。
【００８０】
なお、本発明は、絶縁層の絶縁不良のチェックに用いることができるが、導電層の導通不良（たとえば断線）のチェックに利用することもできる。
【実施例】
【００８１】
（実施例１）
以下の表１に示される厚みのセラミックグリーンシートを所定の積層数で積み重ねて、図８に示されるような導電性ペースト層が形成された積層体１０の試料を作製した。得られた積層体１０を圧着した後、焼結した。
【００８２】
セラミックグリーンシートの原材料は、上記の実施の形態で説明したような結晶化ガラス粉末とアルミナ粉末の混合粉末を用いた。セラミックグリーンシートの大きさは１５ｃｍ×１５ｃｍであった。セラミックグリーンシートの作製方法は、上記の実施の形態で説明した方法で行なった。セラミックグリーンシートの積層体の圧着は、積層体に５０トンの荷重を２秒間加えることによって行った。焼結温度は９００℃であった。導電性ペースト層の材料としては、Ａｇを導電成分とするペーストを用いた。
【００８３】
各試料について、図１に示すステップＳ５とＳ７とＳ９にて絶縁性を検査した。各試料Ｎｏ．ごとに各試料Ｎｏ．ごとの絶縁不良発生率と、各工程に起因する絶縁不良発生率を算出した。
【００８４】
その結果を表１に示す。
【００８５】
【表１】
2010056272.tif 000003
【００８６】
表１から、シート厚みが薄くなるほど、絶縁不良の発生率が高くなることはわかる。このことは、本願発明者らによって把握されていたことである。しかし、最終的な絶縁不良の発生率（トータル）は把握されていたものの、どの工程でどれくらいの割合で不良が発生するのかは把握されていなかった。
【００８７】
しかし、本発明によれば、図１に示すステップＳ５とＳ７にて未焼結の積層体について絶縁性を検査することができるので、表１に示すように、どの工程でどれくらいの割合で不良が発生するのかを把握することができた。その結果、その発生率を各工程にフィードバックし、個々の工程の改善を図ることができるようになった。
【００８８】
また、表１から、比較的厚いシートであれば、わざわざ、「積層工程」や「圧着工程」の後、絶縁性を検査しなくても問題はなく、シート厚みが５０μｍよりも薄くなると、さらには２５μｍよりも薄くなると、「積層工程」や「圧着工程」にて絶縁不良が発生することがわかった。したがって、５０μｍより薄いシートを用いる場合、図１に示すステップＳ５やＳ７にて、すなわち、「積層工程」や「圧着工程」の後に絶縁性の検査を行うことは非常に意義がある。
【００８９】
（実施例２）
上記の実施例１にて、導電性ペースト層の材料としてＡｇの含有量（体積％）を変えて、導電性ペースト層を形成した。そして、導電性ペースト層の導通が可能かどうかについて調べた。その結果を表２に示す。
【００９０】
【表２】
2010056272.tif 000004
【００９１】
表２から、ペースト中のＡｇの含有量が３５体積％未満であると、導電性ペースト層そのものに導電性がないので、セラミックグリーンシートの絶縁性の検査をすることができないことがわかった。なお、導電性ペースト層の導通が可能かどうかは、Ａｇの粒径には依存しないことがわかった。
【００９２】
今回開示された実施の形態や実施例はすべての点で例示であって制限的なものではないと考慮されるべきである。本発明の範囲は以上の実施の形態や実施例ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての修正や変形を含むものであることが意図される。
【図面の簡単な説明】
【００９３】
【図１】本発明のセラミック基板の製造方法の一つの実施の形態として、セラミック多層基板の概略的な製造工程を順に示すフローチャートである。
【図２】図１で示されたセラミック多層基板の製造工程のステップＳ５とＳ７の検査で検出される一つの形態の短絡箇所を概念的に示す積層体の断面図である。
【図３】図１で示されたセラミック多層基板の製造工程のステップＳ５とＳ７で行われる検査の一つの形態を説明するための積層体の断面図である。
【図４】図１で示されたセラミック多層基板の製造工程のステップＳ５とＳ７で行われる検査のもう一つの形態を説明するための積層体の斜視図である。
【図５】図４に示される検査領域に形成される導電性ペースト層の一つの形態を概念的に示す積層体の一部の断面図である。
【図６】本発明のセラミック基板の製造方法のより具体的な一つの実施の形態として、セラミック多層基板の概略的な製造工程の第１段階を示す断面図である。
【図７】本発明のセラミック基板の製造方法のより具体的な一つの実施の形態として、セラミック多層基板の概略的な製造工程の第２段階を示す断面図である。
【図８】本発明のセラミック基板の製造方法のより具体的な一つの実施の形態として、セラミック多層基板の概略的な製造工程の第３段階を示す断面図である。
【図９】外側にダミーセラミックグリーンシートが設けられた積層体を示す断面図である。
【図１０】従来のセラミック多層基板の概略的な製造工程を順に示すフローチャートである。
【符号の説明】
【００９４】
１０：積層体、１１：セラミックグリーンシート、２１，２２：外部導電性ペースト層、２１ａ：第１の外部導電性ペースト層、２１ｂ：第２の外部導電性ペースト層、２３：内部導電性ペースト層、２４：貫通導電性ペースト層、２５ａ：第１の検査用外部導電性ペースト層、２５ｂ：第２の検査用外部導電性ペースト層、２６ａ：第１の検査用貫通導電性ペースト層、２６ｂ：第２の検査用貫通導電性ペースト層、２７ａ：第１の検査用内部導電性ペースト層、２７ｂ：第２の検査用内部導電性ペースト層、４１，４２：プローブ、５１，５２：ダミーセラミックグリーンシート、１００：基板形成領域、１１０：マージン領域、１１１：検査領域。
【図１】
2010056272.tif 000005
【図２】
2010056272.tif 000006
【図３】
2010056272.tif 000007
【図４】
2010056272.tif 000008
【図５】
2010056272.tif 000009
【図６】
2010056272.tif 000010
【図７】
2010056272.tif 000011
【図８】
2010056272.tif 000012
【図９】
2010056272.tif 000013
【図１０】
2010056272.tif 000014