(57)【要約】【課題】回路面積が小さく、製造バラツキによる出力特性の劣化を修正できる出力回路を提供することにある。【解決手段】本発明による出力回路は、差動入力信号ＤＩに応じた差動出力信号ＢＰ、ＢＮを出力端子対３１、３２から出力するメインバッファ回路１と、制御信号ＣＳに応じて出力端子対３１、３２のインピーダンスを調整するトリミング回路２とを具備する。トリミング回路２は、第１電源ＶＤＤと出力端子対３１、３２との間に、メインバッファ回路１内の第１トランジスタ対ＭＰ１、ＭＰ２及び第１抵抗対Ｒ１、Ｒ２に対して並列に接続された少なくとも１つの第２トランジスタ対ＭＰ１１、ＭＰ２１を備える。【選択図】図４
2010166391.tif 000002
【特許請求の範囲】
【請求項１】
差動入力信号に応じた差動出力信号を出力端子対から出力するメインバッファ回路と、
制御信号に応じて前記出力端子対のインピーダンスを調整するトリミング回路と、
を具備し、
前記メインバッファ回路は、第１電源と前記出力端子対との間に設けられ、それぞれが直列に接続された第１導電型の第１トランジスタ対と第１抵抗対とを有するインバータ対を備え、
前記トリミング回路は、前記第１電源と前記出力端子対との間に、前記第１トランジスタ対及び前記第１抵抗対に対して並列に接続された少なくとも１つの第２トランジスタ対を備え、
前記差動入力信号は、前記第１トランジスタ対のゲート対に入力され、
前記制御信号は、前記第２トランジスタ対のゲート対に入力される
出力回路。
【請求項２】
請求項１に記載の出力回路において、
前記インバータ対は、
前記第２電源と前記出力端子対との間に設けられ、それぞれが直列に接続された第２導電型の第３トランジスタ対と第２抵抗対とを更に備え、
前記トリミング回路は、前記第２電源と前記出力端子対との間に、前記第３トランジスタ対及び前記第２抵抗対に対して並列に接続された少なくとも１つの第４トランジスタ対を備え、
前記差動入力信号は、前記第３トランジスタ対のゲート対に入力され、
前記制御信号は、前記第４トランジスタ対のゲート対に入力される
出力回路。
【請求項３】
請求項１又は２に記載の出力回路において、
前記制御信号は、前記差動入力信号とトリミング結果に応じた制御信号との論理演算結果である
出力回路。
【請求項４】
請求項１から３のいずれか１項に記載の出力回路と、
前記差動入力信号を出力する論理回路と、
前記制御信号を出力するコントローラと、
前記出力端子対に接続され、前記差動出力信号を伝送する伝送路と、
を具備する
車載通信システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、出力回路に関し、特に製造ばらつきによる出力信号の特性を変更可能な出力回路に関する。
【背景技術】
【０００２】
近年、自動車における電子制御の高機能化に伴い、車載ＬＡＮによる分散制御や複数の電子制御装置（ＥＣＵ：Ｅｌｅｃｔｒｏｎｉｃ  Ｃｏｎｔｒｏｌ  Ｕｎｉｔ）による統合制御が行われるようになってきた。一般のコンピュータ装置では、ノード間の通信は１対１で行われるが、車載通信システムでは、複数のＥＣＵ間で通信が行なわれる。このため、ＥＣＵから出力されるデータは、他のデータに対するノイズ源となるとともに、外部からノイズを受けた場合、読み取りエラーを起こす可能性がある。
【０００３】
車載通信システムでは、入力されるべきデータがノイズによってエラーとなった場合、重大な事故の発生を招く恐れがあるため、一般に用いられている通信機器よりも耐ノイズ特性や放射ノイズ特性が厳しく規定されている。従って、ノイズによるデータの出力（入力）エラーを防ぐため、出力回路に対して良好な耐ノイズ特性や放射ノイズの低減が要求される。
【０００４】
しかし、データ（出力信号）の振幅が小さい場合、耐ノイズ特性が悪化し、振幅が大きい場合、出力回路から出力されるデータ自身がノイズ源となり、放射ノイズが増大してしまう。このため、放射ノイズを抑制しつつノイズ耐性を高めるように出力信号の振幅を適切な大きさにしなければならない。
【０００５】
通常、出力信号の振幅は、トランジスタ等の回路素子の製造バラツキによって変動する。このため、ＥＣＵの耐ノイズ特性及び放射ノイズ特性を良好なものとするためには、出力信号の振幅を精度良く制御する必要がある。例えば、特開昭６２−３８６１６には、複数の出力バッファ（インバータ）から駆動するインバータを選択することで、伝送路とのインピーダンス整合を制御する出力回路が記載されている（特許文献１参照）。
【０００６】
又、出力バッファ（インバータ）には、出力インピーダンスを調整するための調整抵抗を備えるものもある。例えば、特開２００８−６０６７９（特許文献２参照）や、特開２００８−７２４６０（特許文献３参照）には、それぞれ異なる抵抗値の調整抵抗を含む単位バッファ（インバータ）が複数並列接続され、使用するインバータが選択されることで出力インピーダンスが調整される出力回路が記載されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開昭６２−３８６１６
【特許文献２】特開２００８−６０６７９
【特許文献３】特開２００８−７２４６０
【発明の概要】
【発明が解決しようとする課題】
【０００８】
車載通信システムでは、上述のように出力信号の振幅を適切な大きさに調整する必要があるため、出力バッファには、出力端子とトランジスタとの間に振幅調整用の抵抗が挿入される。この場合、特許文献１及び２と同様に、振幅調整用抵抗を含む複数のインバータが並列接続され、所望の振幅となるように、インバータが選択される。
【０００９】
一例として、振幅調整が可能な出力回路の構成を図１に示す。図１に示す出力回路は、第１電源ＶＤＤと第２電源ＧＮＤとの間に接続され、出力端子３０１に共通接続された複数のインバータ１０１〜１０Ｎと、第１電源ＶＤＤと第２電源ＧＮＤとの間に接続され、出力端子３０２に共通接続された複数のインバータ２０１〜２０Ｎを備える。図１に示す出力回路では、出力回路として使用されるインバータが複数のインバータ１０１〜１０Ｎ、２０１〜２０Ｎから選択される。選択されたインバータは、入力されるデータ（差動入力信号）に応じた差動出力信号を出力端子対３１、３２から出力する。このように、図１に示す出力回路では、使用するインバータを選択することで、出力端子対３０１、３０２から出力される差動出力信号の振幅（差動出力信号ＢＰ、ＢＭの電圧差）を所定の範囲に設定することができる。
【００１０】
ここで、インバータ１０１〜１０Ｎ、２０１〜２０Ｎのトランジスタのサイズや振幅調整抵抗の抵抗値が同じ値に設計されている場合、所望の振幅となるインバータを選択することで、製造バラツキによる振幅変動の問題を解消することができる。しかし、この場合、製造バラツキにより誤差はあるものの、インバータ１０１〜１０Ｎ、２０１〜２０Ｎのトランジスタサイズは、同じ大きさであるため、用意されたインバータの数だけ回路面積は増加してしまう。
【００１１】
一方、特許文献２に記載の方法と同様に、振幅調整抵抗の抵抗値をインバータ毎に異なる値とし、複数のインバータを選択使用する方法も考えられる。しかし、電源と出力端子との間にトランジスタと振幅調整抵抗が直列に接続されているため、電源と出力端子との間に流れる電流はトランジスタ及び振幅調整抵抗を通過する。この場合、トランジスタのオン抵抗による振幅変動率は、振幅調整抵抗によって低減される。このため、トランジスタのサイズを大きくする必要がある。
【００１２】
従って、回路面積が小さく、製造バラツキによる出力特性の劣化を修正できる出力回路が望まれている。
【課題を解決するための手段】
【００１３】
以下に、［発明を実施するための最良の形態］で使用される番号・符号を括弧付きで用いて、［課題を解決するための手段］を説明する。この番号・符号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］の記載との対応関係を明らかにするために付加されたものであるが、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１４】
本発明による出力回路は、差動入力信号（ＤＩ）に応じた差動出力信号（ＢＰ、ＢＮ）を出力端子対（３１、３２）から出力するメインバッファ回路（１）と、制御信号（ＣＳ）に応じて出力端子対（３１、３２）のインピーダンスを調整するトリミング回路（２）とを具備する。メインバッファ回路（１）は、第１電源（ＶＤＤ）と出力端子対（３１、３２）との間に設けられ、それぞれが直列に接続された第１導電型の第１トランジスタ対（ＭＰ１、ＭＰ２）と第１抵抗対（Ｒ１、Ｒ２）とを有するインバータ対を備える。トリミング回路（２）は、第１電源（ＶＤＤ）と出力端子対（３１、３２）との間に、第１トランジスタ対（ＭＰ１、ＭＰ２）及び第１抵抗対（Ｒ１、Ｒ２）に対して並列に接続された少なくとも１つの第２トランジスタ対（ＭＰ１１、ＭＰ２１）を備える。差動入力信号（ＤＩ）は、第１トランジスタ対（ＭＰ１、ＭＰ２）のゲート対に入力され、制御信号（ＣＳ）は、第２トランジスタ対（ＭＰ１１、ＭＰ２１）のゲート対に入力される。
【００１５】
本発明による出力回路では、メイン回路（１）のトランジスタ及び抵抗に対して並列に接続されたトランジスタによって、製造バラツキによる出力インピーダンスの変動を調整することができる。この際、並列接続されたトランジスタによって、トリミング回路２を介して電源と出力端子との間に流れる電流は、抵抗を通過しないため、小さなサイズ（オン抵抗）でも出力インピーダンスを大きく変動することができる。このため、トリミング回路（２）内の第２トランジスタ対のサイズを、メイン回路（１）内の第１トランジスタ対よりも小さくすることができる。
【発明の効果】
【００１６】
従って、本発明による出力回路によれば、回路面積の増大を抑制しつつ出力特性を修正することができる。
【図面の簡単な説明】
【００１７】
【図１】図１は、従来技術による出力回路の構成を示す図である。
【図２】図２は、本発明による車載通信システムの実施の形態における構成を示す図である。
【図３】図３は、本発明による通信装置の実施の形態における構成を示す図である。
【図４】図４は、本発明による出力回路の実施の形態における構成を示す図である。
【図５】図５は、本発明による出力回路の動作を示すタイミングチャートである。
【図６】図６は、出力回路の構成の他の一例を示す図である。
【発明を実施するための形態】
【００１８】
以下、添付図面を参照して、本発明による出力回路、及び車載通信システムの実施の形態を説明する。本実施の形態では、ＦｌｅｘＲａｙ（登録商標）に用いられる出力回路を一例に説明する。
【００１９】
（構成）
図２から図４を参照して、本発明による車載通信システムの実施の形態における構成を説明する。図２は、本発明による車載通信システムの実施の形態における全体構成を示す図である。図２を参照して、本発明による車載通信システムは、ネットワーク３００に接続された複数の電子制御装置（ＥＣＵ２００−１〜２００−Ｎ）を備える。ネットワーク３００のトポロジは、バス型、スター型、それぞれが混在したタイプのどのタイプでも構わない。
【００２０】
ＥＣＵ２００−１〜２００−Ｎのそれぞれの間は、差動出力信号ＢＰ、ＢＭが入出力される１対の信号線対で接続される。ＥＣＵ２００−１〜２００−Ｎのそれぞれは、図３で詳解する通信装置１００を備え、他のＥＣＵとの通信を行なう。通信装置１００は、差動出力信号ＢＰ、ＢＭを入出力することで、図示しないＥＣＵ内の演算装置と他のＥＣＵとの間におけるデータの送受信を制御する。
【００２１】
図３は、通信装置１００の実施の形態における構成を示す図である。通信装置１００は、出力回路１１（送信回路）、入力回路１２（受信回路）及びトリミング制御回路３０を備えるトランシーバ１０と、コントローラ２０とを具備する。
【００２２】
コントローラ２０は、ＥＣＵ全体を制御するホスト部と、ホスト部と他のＥＣＵとの通信を制御する通信制御部（ＣＣ：Ｃｏｍｍｕｎｉｃａｔｉｏｎ  Ｃｏｎｔｒｏｌｌｅｒ）とを備える。ＣＣは、ホスト部で生成されたデータ信号ＤＩ（入力信号）をトランシーバ１０に出力する。又、ＣＣは他のＥＣＵから受信したデータ信号ＤＩをホスト部に出力する。
【００２３】
トランシーバ１０は、ネットワーク３００とコントローラ２０との間におけるデータ信号ＤＩ（差動入力信号）と差動出力信号ＢＰ、ＢＭの変換を行なう。トリミング制御回路３０は、コントローラ２０から入力されたデータ信号ＤＩを制御信号ＣＩに応じて変換し、制御信号ＣＳとして出力回路１１に出力する。出力回路１１は、コントローラ２０からのデータ信号ＤＩと、制御信号ＣＳとに応じた差動出力信号ＢＰ、ＢＭを、ネットワーク３００を介して他のＥＣＵに出力する。入力回路１２は、他のＥＣＵから入力された差動出力信号ＢＰ、ＢＭに応じたデータ信号ＤＩをコントローラ２０に出力する。
【００２４】
図４は、本発明による出力回路１１の実施の形態における構成の詳細を示す図である。図４を参照して、出力回路１１は、データ信号ＤＩに応じた差動出力信号ＢＰ、ＢＭを出力するメイン回路１と差動出力信号ＢＰ、ＢＭの振幅（出力端子対３１、３２におけるインピーダンス）を調整するトリミング回路２とを具備する。以下、Ｐチャネル型ＭＯＳトランジスタをＰＭＯＳトランジスタと称し、Ｎチャネル型ＭＯＳトランジスタをＮＭＯＳトランジスタと称す。
【００２５】
メイン回路１は、出力端子対３１、３２を有し、高圧側の電源ＶＤＤと低圧側の電源ＧＮＤとの間に設けられたインバータ対を備える。出力端子３１を有するインバータは、電源ＶＤＤと出力端子３１との間に、直列に接続されたＰＭＯＳトランジスタＭＰ１と振幅調整用抵抗Ｒ１とを備え、電源ＧＮＤと出力端子３１との間に、直列に接続されたＮＭＯＳトランジスタＭＮ１と振幅調整用抵抗Ｒ３とを備える。詳細には、ＰＭＯＳトランジスタＭＰ１のソースは電源ＶＤＤに接続され、ドレインは振幅調整用抵抗Ｒ１を介して出力端子３１に接続される。ＮＭＯＳトランジスタＭＰ１のソースは電源ＧＮＤに接続され、ドレインは振幅調整用抵抗Ｒ３を介して出力端子３１に接続される。同様に、出力端子３２を有するインバータは、電源ＶＤＤと出力端子３２との間に、直列に接続されたＰＭＯＳトランジスタＭＰ２と振幅調整用抵抗Ｒ２とを備え、電源ＧＮＤと出力端子３２との間に、直列に接続されたＮＭＯＳトランジスタＭＮ２と振幅調整用抵抗Ｒ４とを備える。詳細には、ＰＭＯＳトランジスタＭＰ２のソースは電源ＶＤＤに接続され、ドレインは振幅調整用抵抗Ｒ２を介して出力端子３２に接続される。ＮＭＯＳトランジスタＭＰ２のソースは電源ＧＮＤに接続され、ドレインは振幅調整用抵抗Ｒ４を介して出力端子３２に接続される。又、ＰＭＯＳトランジスタＭＰ１、ＭＰ２、ＮＭＯＳトランジスタＭＮ１、ＭＮ２のそれぞれのゲートにはデータ信号ＤＩが入力される。
【００２６】
トリミング回路２は、電源ＶＤＤと出力端子３１との間に、メイン回路１のＰＭＯＳトランジスタＭＰ１及び振幅調整抵抗Ｒ１に対して並列に接続された少なくとも１つのＰＭＯＳトランジスタを備える。ここでは、ソースがＰＭＯＳトランジスタＭＰ１のソース（電源ＶＤＤ）に共通接続され、ドレインが出力端子３１に共通接続されたＰＭＯＳトランジスタＭＰ１１〜ＭＰ１３が設けられる。又、トリミング回路２は、電源ＶＤＤと出力端子３２との間に、メイン回路１のＰＭＯＳトランジスタＭＰ２及び振幅調整抵抗Ｒ２に対して並列に接続された少なくとも１つのＰＭＯＳトランジスタを備える。ここでは、ソースがＰＭＯＳトランジスタＭＰ２のソース（電源ＶＤＤ）に共通接続され、ドレインが出力端子３２に共通接続されたＰＭＯＳトランジスタＭＰ２１〜ＭＰ２３が設けられる。
【００２７】
ＰＭＯＳトランジスタＭＰ１１〜ＭＰ１３、ＭＰ２１〜ＭＰ２３のスイッチング動作はゲートに入力される制御信号ＣＳの信号レベルに応じて制御される。差動出力信号ＢＰ、ＢＭの振幅調整に使用しないＰＭＯＳトランジスタにはハイレベルの制御信号ＣＳが入力され、恒常的にオフ状態となる。一方、差動出力信号ＢＰ、ＢＭの振幅調整に使用するＰＭＯＳトランジスタには、データ信号ＤＩが制御信号ＣＳとして入力される。すなわち、トリミング回路２において選択使用されるＰＭＯＳトランジスタは、メイン回路１のＰＭＯＳトランジスタＭＰ１、ＭＰ２と同じタイミングでオン、オフが制御される。
【００２８】
トリミング回路２のＰＭＯＳトランジスタがオン状態となると、電源ＶＤＤと出力端子３１、３２との間におけるトランジスタのオン抵抗は、メイン回路１のみの場合に比べて小さくなる。このため、トリミング回路２で選択使用するＰＭＯＳトランジスタの数を増加させることで出力端子３１、３２のインピーダンスを小さくし、差動出力信号ＢＰ、ＢＭの振幅を大きくすることができる。それとは逆に、トリミング回路２で選択使用するＰＭＯＳトランジスタの数を減少させることで出力端子３１、３２のインピーダンスを大きくし、差動出力信号ＢＰ、ＢＭの振幅を小さくすることができる。
【００２９】
同様に、トリミング回路２は、電源ＧＮＤと出力端子３１との間に、メイン回路１のＮＭＯＳトランジスタＭＮ１及び振幅調整抵抗Ｒ３に対して並列に接続された少なくとも１つのＮＭＯＳトランジスタを備える。ここでは、ソースがＮＭＯＳトランジスタＭＮ１のソース（電源ＧＮＤ）に共通接続され、ドレインが出力端子３１に共通接続されたＮＭＯＳトランジスタＭＮ１１〜ＭＮ１３が設けられる。又、トリミング回路２は、電源ＧＮＤと出力端子３２との間に、メイン回路１のＮＭＯＳトランジスタＭＮ２及び振幅調整抵抗Ｒ４に対して並列に接続された少なくとも１つのＮＭＯＳトランジスタを備える。ここでは、ソースがＮＭＯＳトランジスタＭＮ２のソース（電源ＧＮＤ）に共通接続され、ドレインが出力端子３２に共通接続されたＮＭＯＳトランジスタＭＮ２１〜ＭＮ２３が設けられる。
【００３０】
ＮＭＯＳトランジスタＭＮ１１〜ＭＮ１３、ＭＮ２１〜ＭＮ２３のスイッチング動作はゲートに入力される制御信号ＣＳの信号レベルに応じて制御される。差動出力信号ＢＰ、ＢＭの振幅調整に使用しないＮＭＯＳトランジスタにはローレベルの制御信号ＣＳが入力され、恒常的にオフ状態となる。一方、差動出力信号ＢＰ、ＢＭの振幅調整に使用するＮＭＯＳトランジスタには、データ信号ＤＩが制御信号ＣＳとして入力される。すなわち、トリミング回路２において選択使用されるＮＭＯＳトランジスタは、メイン回路１のＮＭＯＳトランジスタＭＮ１、ＭＮ２と同じタイミングでオン、オフが制御される。
【００３１】
トリミング回路２のＮＭＯＳトランジスタがオン状態となると、電源ＧＮＤと出力端子３１、３２との間におけるトランジスタのオン抵抗は、メイン回路１のみの場合に比べて小さくなる。このため、トリミング回路２で選択使用するＮＭＯＳトランジスタの数を増加させることで出力端子３１、３２のインピーダンスを小さくし、差動出力信号ＢＰ、ＢＭの振幅を大きくすることができる。それとは逆に、トリミング回路２で選択使用するＮＭＯＳトランジスタの数を減少させることで出力端子３１、３２のインピーダンスを大きくし、差動出力信号ＢＰ、ＢＭの振幅を小さくすることができる。
【００３２】
尚、ＰＭＯＳトランジスタＭＰ１、ＭＰ２、ＭＰ１１〜ＭＰ１３、ＭＰ２１〜ＭＰ２３のソースは、図示しないダイオードを介して電源ＶＤＤに接続されても良い。又、出力端子３１、３２と振幅調整抵抗Ｒ３（ＮＭＯＳトランジスタＭＮ１１〜ＭＮ１３、ＭＮ２１〜ＭＰＮ３のドレイン）との間に図示しないダイオードが設けられても良い。
【００３３】
トリミング制御回路３０は、コントローラ２０と出力回路１１との間に配置される。トリミング制御回路３０は、コントローラ２０から入力されるデータ信号ＤＩと、制御信号ＣＩとの論理演算結果（例えば否定論理積の結果）を制御信号ＣＳとしてＰＭＯＳトランジスタＭＰ１１〜ＭＰ１３、ＭＰ２１〜ＭＰ２３、及びＮＭＯＳトランジスタＭＮ１１〜ＭＮ１３、ＭＰ２１〜ＭＰ２３のゲートに出力する。
【００３４】
ここで、制御信号ＣＳの信号レベルは、出力端対３１、３２に接続するトランジスタ対毎に制御されることが好ましい。すなわち、トリミング回路２において使用されるトランジスタは、対で選択されることが好ましい。本実施の形態では、ＰＭＯＳトランジスタＭＰ１１とＰＭＯＳトランジスタＭＰ２１、ＰＭＯＳトランジスタＭＰ１２とＰＭＯＳトランジスタＭＰ２２、ＰＭＯＳトランジスタＭＰ１３とＰＭＯＳトランジスタＭＰ２３が、それぞれ高電位側の振幅調整用トランジスタ対として選択される。又、ＮＭＯＳトランジスタＭＮ１１とＮＭＯＳトランジスタＭＮ２１、ＮＭＯＳトランジスタＭＮ１２とＮＭＯＳトランジスタＭＮ２２、ＮＭＯＳトランジスタＭＮ１３とＰＭＯＳトランジスタＭＮ２３が、それぞれ低電位側の振幅調整用トランジスタ対として選択される。
【００３５】
（動作）
図５は、本発明による出力回路１１動作を示すタイミングチャートである。先ず、出力回路１１は、データＤＩを待機する状態（アイドル状態）に遷移する。ここでは、出力信号ＢＰ、ＢＭがともにロー状態であるＩｄｌｅ＿ＬＰ状態から、出力信号ＢＰ、ＢＭがバイアス電圧Ｖｂｉａｓに遷移することで無通信（アイドル）状態となる。アイドル状態において、データ信号ＤＩが入力されると、差動出力信号ＢＰ、ＢＭはデータ信号ＤＩに応じた信号レベルに遷移する。ここで、出力信号ＢＰと出力信号ＢＭは互いに相補の関係となる。例えば、出力信号ＢＰがハイレベル、出力信号ＢＭがローレベルとなり、それぞれの電圧差ＶＢｕｓ（振幅）が所定の値を超える場合、データ“１”を示し、出力信号ＢＰがローレベル、出力信号ＢＭがハイレベルとなり、それぞれの電圧差ＶＢｕｓ（振幅）が所定の値を超える場合、データ“０”を示す。
【００３６】
図４を参照してメイン回路１の動作を説明する。データ“１”に対応する差動出力信号ＢＰ、ＢＭを出力する場合、ＰＭＯＳトランジスタＭＰ１及びＮＭＯＳトランジスタＭＮ１に、ローレベルのデータ信号ＤＩが入力され、ＰＭＯＳトランジスタＭＰ２及びＮＭＯＳトランジスタＭＮ２に、ハイレベルのデータ信号ＤＩが入力される。これにより、ＰＭＯＳトランジスタＭＰ１及びＮＭＯＳトランジスタＭＮ２はオン状態に、ＰＭＯＳトランジスタＭＰ２及びＮＭＯＳトランジスタＭＮ１はオフ状態となり、出力信号ＢＰはハイレベル、出力信号ＢＭはローレベルとなる。同様に、データ“０”に対応する差動出力信号ＢＰ、ＢＭを出力する場合、ＰＭＯＳトランジスタＭＰ１及びＮＭＯＳトランジスタＭＮ１に、ハイレベルのデータ信号ＤＩが入力され、ＰＭＯＳトランジスタＭＰ２及びＮＭＯＳトランジスタＭＮ２に、ローレベルのデータ信号ＤＩが入力される。これにより、ＰＭＯＳトランジスタＭＰ１及びＮＭＯＳトランジスタＭＮ２はオフ状態に、ＰＭＯＳトランジスタＭＰ２及びＮＭＯＳトランジスタＭＮ１はオン状態となり、出力信号ＢＰはローレベル、出力信号ＢＭはハイレベルとなる。
【００３７】
差動出力信号ＢＰ、ＢＭの振幅（電圧差ＶＢｕｓ）が規定の範囲内にある場合、データ“０”又は“１”として読み取られる。しかし、振幅が規定値より小さい場合、差動出力信号ＢＰ、ＢＭを受信したＥＣＵ２００は、ノイズの影響により読み取りエラーを起こす場合がある。あるいは、振幅が大きい場合、放射ノイズが大きくなってしまう。
【００３８】
本発明では、トランジスタや振幅調整抵抗の製造バラツキ等によって差動出力信号ＢＰ、ＢＭの振幅が設計値からずれた場合、トリミング回路２を用いて振幅の大きさを規定の範囲内に調整する。例えば、振幅が規定値よりも大きい場合、トリミング回路２で選択使用するトランジスタの数を減らし、振幅が規定値よりも小さい場合、その数を増加させるようにトリミング処理が行なわれる。
【００３９】
詳細には、出力回路１１が作製されると、差動出力信号ＢＰ、ＢＭの振幅（電圧差ＶＢｕｓ）の大きさが規定の範囲内かどうかが検査される。ここで、振幅が規定の範囲外である場合、トリミング処理によって制御信号ＣＳの信号レベルを決定し、トリミング回路２内で使用するトランジスタ対を設定する。
【００４０】
ここで、トリミング処理によって選択使用されるトランジスタに入力される制御信号ＣＳは、当該トランジスタが並列接続するメイン回路１内のトランジスタに入力されるデータ信号ＤＩの信号レベルと同じである。例えば、ＰＭＯＳトランジスタＭＰ１１が使用される場合、ＰＭＯＳトランジスタＭＰ１１に入力される制御信号ＣＳとＰＭＯＳトランジスタＭＰ１に入力されるデータ信号ＤＩとは同じ信号レベルとなる。
【００４１】
以上のように、トリミング回路２によって差動出力信号ＢＰ、ＢＭの振幅は、規定された範囲内に調整されるため、放射ノイズが規定の値を超えないように、耐ノイズ特性を良好にすることができる。
【００４２】
又、トリミング回路２内のトランジスタは、電源と出力端子との間において振幅調整抵抗Ｒ１〜Ｒ４に対し並列に接続されている。このため、図１のように振幅調整抵抗と直列に接続される場合に比べ、トランジスタのオン抵抗による振幅変動への寄与率は大きくなる。従って、トリミング回路２内のＰＭＯＳトランジスタＭＰ１１〜ＭＰ１３、ＭＰ２１〜ＭＰ２３、及びＮＭＯＳトランジスタＭＮ１１〜ＭＮ１３、ＭＮ２１〜ＭＮ２３のオン抵抗、すなわち素子サイズを小さくすることができる。
【００４３】
例えば、図６に示すように、トリミング回路３のトランジスタが、メイン回路１のトランジスタに対して並列に接続され、振幅調整抵抗に対して直列に接続された出力回路が考えられる。この場合、トリミング回路３を介して電源と出力端子との間に流れる電流は、必ず振幅調整抵抗Ｒ１〜Ｒ４のいずれかを通過する。このため、振幅調整抵抗Ｒ１〜Ｒ４によって、トランジスタのオン抵抗による振幅の増加量が小さくなる。従って、図６に示す出力回路では、メイン回路１から出力される差動出力信号ＢＰ、ＢＭの振幅が規定より小さくばらついた時のために、大きなサイズのトランジスタをトリミング回路３に設ける必要がある、あるいは、トリミング回路３内に設けるトランジスタの数を多くする必要がある。
【００４４】
一方、本発明による出力回路１１では、トリミング回路２を介して電源と出力端子との間に流れる電流は、振幅調整抵抗Ｒ１〜Ｒ４を通過しないため、小さなサイズ（オン抵抗）でも振幅を大きくすることができる。このため、差動出力信号ＢＰ、ＢＭが規定値より小さくばらついた時のためにトリミング回路２内に設けるトランジスタの大きさを小さくできる、あるいは、その数を少なくすることができる。
【００４５】
以上のように、本発明による出力回路１１は、回路面積を増大させずに、耐ノイズ特性や放射ノイズ特性に対する厳しい要求に対応した振幅の差動出力信号を出力することができる。
【００４６】
ＦｌｅｘＲａｙ（登録商標）のように耐ノイズ性と放射ノイズ特性の両面の特性向上が求められている場合、振幅調整抵抗は不可欠である。このような出力回路の振幅を調整する場合、本発明による出力回路を用いることで、回路面積の増大を抑止しつつ信頼性のある出力信号を得ることができる。
【００４７】
以上、本発明の実施の形態を詳述してきたが、具体的な構成は上記実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。本実施の形態では、高電位側と低電位側の両方の電源に振幅を調整するためのトリミング回路（トランジスタ）を設けているが、これに限らない。例えば、トリミング回路２は、高電位側のＰＭＯＳトランジスタＭＰ１１〜ＭＰ１３、ＭＰ２１〜ＭＰ２３のみを備えてもよい。あるいは、トリミング回路２は、低電位側のＮＭＯＳトランジスタＭＮ１１〜ＭＮ１３、ＭＮ２１〜ＭＮ２３のみを備えてもよい。
【００４８】
又、トリミング回路２又はトリミング回路３に設けられるトランジスタの数は、実施の形態に示す数には限らず、製造バラツキの大きさや出力回路の特性、あるいは製品仕様に基づき適宜変更できる。
【符号の説明】
【００４９】
１００：通信装置
２００−１〜２００−Ｎ：電子制御装置（ＥＣＵ）
３００：ネットワーク
１０：トランシーバ
２０：コントローラ
１：メイン回路
２、３：トリミング回路
１１：出力回路
１２：入力回路
３１、３２：出力端子
ＭＰ１、ＭＰ２、ＭＰ１１〜ＭＰ１３、ＭＰ２１〜ＭＰ２３：ＰＭＯＳトランジスタ
ＭＮ１、ＭＮ２、ＭＮ１１〜ＭＮ１３、ＭＮ２１〜ＭＮ２３：ＮＭＯＳトランジスタ
Ｒ１〜Ｒ４：振幅調整回路
ＣＳ：制御信号
ＤＩ：データ信号
【図１】
2010166391.tif 000003
【図２】
2010166391.tif 000004
【図３】
2010166391.tif 000005
【図４】
2010166391.tif 000006
【図５】
2010166391.tif 000007
【図６】
2010166391.tif 000008