(57)【要約】【課題】製造工程を減らし、且つ各画素電極と各薄膜トランジスタとの接続不良を抑制する。【解決手段】各反射膜２５が各ドレイン電極２１を構成する可溶性金属層２１ｂと同一層に同一材料で形成され、各画素１１毎に、各コンタクトホール２８の内側で可溶性金属層２１ｂから不溶性金属層２１ａの露出した部分の一部に接すると共に各コンタクトホール２８の内壁の少なくとも一部を覆うように各透明層３０と同一層に同一材料からなる接続補助層３１が設けられ、各不溶性金属層２１ａの露出した部分から各接続補助層３１を介して各画素電極３２が引き出されている。【選択図】図３
2010117597.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に設けられ、各々反射領域及び透過領域を有する複数の画素と、
上記各画素毎に設けられ、該各画素の反射領域の外側にゲート絶縁膜上に形成されたドレイン電極を有する薄膜トランジスタと、
上記各薄膜トランジスタに重なるように設けられ、上記各ドレイン電極に接続するためのコンタクトホールがそれぞれ形成された層間絶縁膜と、
上記各反射領域にそれぞれ設けられた反射膜と、
上記各反射膜に重なるようにそれぞれ設けられ、上記各反射領域の基板表面を上記各透過領域の基板表面よりも高くするための透明層と、
上記各ドレイン電極から上記各コンタクトホールを介して上記各透過領域の層間絶縁膜及び各透明層上に上記各画素毎に引き出された画素電極とを備え、
上記各ドレイン電極が上記各透明層を形成するための現像で用いる現像液に溶解しない不溶性金属層及び該現像液に溶解する可溶性金属層が順に積層されて構成されたアクティブマトリクス基板であって、
上記各反射膜は、上記各可溶性金属層と同一層に同一材料によって形成され、
上記各不溶性金属層は、上記各コンタクトホールの内側で上記各可溶性金属層から露出し、
上記各画素毎に、上記各不溶性金属層の露出した部分の一部に接すると共に上記各コンタクトホールの内壁の少なくとも一部を覆うように上記各透明層と同一層に同一材料からなる接続補助層が設けられ、
上記各画素電極は、上記各不溶性金属層の露出した部分から上記各接続補助層を介して引き出されている
ことを特徴とするアクティブマトリクス基板。
【請求項２】
請求項１に記載のアクティブマトリクス基板において、
上記各コンタクトホールは、底部全体が上記各ドレイン電極に重なるように形成され、
上記各接続補助層は、上記各コンタクトホールの縁を跨ぐように設けられている
ことを特徴とするアクティブマトリクス基板。
【請求項３】
請求項１に記載のアクティブマトリクス基板において、
上記各コンタクトホールは、上記各ドレイン電極の外側で上記ゲート絶縁膜にも形成され、
上記各接続補助層は、上記ゲート絶縁膜に形成された上記各コンタクトホールを埋めるように設けられている
ことを特徴とするアクティブマトリクス基板。
【請求項４】
請求項１に記載のアクティブマトリクス基板において、
上記各薄膜トランジスタは、上記ゲート絶縁膜と上記各ドレイン電極との間に半導体層を有し、
上記各ドレイン電極の外側には、上記各半導体層と同一層に同一材料から構成され、上記ゲート絶縁膜と上記各ドレイン電極との間に一部が配置されるようにエッチングストッパ層がそれぞれ設けられ、
上記各コンタクトホールは、上記各ドレイン電極の外側で上記各エッチングストッパ層にも形成され、
上記各接続補助層は、上記各エッチングストッパ層に形成された上記各コンタクトホールを埋めるように設けられている
ことを特徴とするアクティブマトリクス基板。
【請求項５】
請求項１に記載のアクティブマトリクス基板において、
上記各ドレイン電極は、上記各コンタクトホールを形成するためのエッチングにより上記不溶性金属層及び可溶性金属層が除去されることを抑制するためのカバー金属層を上記可溶性金属層上に有し、
上記各反射膜は、上記各カバー金属層と同一層に同一材料で形成された金属層から露出している
ことを特徴とするアクティブマトリクス基板。
【請求項６】
請求項５に記載のアクティブマトリクス基板において、
上記層間絶縁膜及び各金属層には、上記各反射膜を露出させるための開口部がそれぞれ形成され、
上記各透明層は、上記各開口部を塞ぐように形成されている
ことを特徴とするアクティブマトリクス基板。
【請求項７】
請求項１に記載のアクティブマトリクス基板と、
上記アクティブマトリクス基板に対向するように配置された対向基板と、
上記アクティブマトリクス基板と上記対向基板との間に設けられた液晶層とを備える
ことを特徴とする液晶表示装置。
【請求項８】
マトリクス状に設けられ、各々反射領域及び透過領域を有する複数の画素と、上記各画素毎に設けられ、該各画素の反射領域の外側にゲート絶縁膜上に形成されたドレイン電極を有する薄膜トランジスタと、上記各薄膜トランジスタに重なるように設けられ、上記各ドレイン電極に接続するためのコンタクトホールがそれぞれ形成された層間絶縁膜と、上記各反射領域にそれぞれ設けられた反射膜と、上記各反射膜に重なるようにそれぞれ設けられ、上記各反射領域の基板表面を上記各透過領域の基板表面よりも高くするための透明層と、上記各ドレイン電極から上記各コンタクトホールを介して上記各透過領域の層間絶縁膜及び各透明層上に上記各画素毎に引き出された画素電極とを備え、上記各ドレイン電極が上記各透明層を形成するための現像で用いる現像液に溶解しない不溶性金属層及び該現像液に溶解する可溶性金属層が順に積層されて構成されたアクティブマトリクス基板を製造する方法であって、
基板に上記ゲート絶縁膜を形成した後、該ゲート絶縁膜上に上記各不溶性金属層を形成するための不溶性金属膜及び上記各可溶性金属層を形成するための可溶性金属膜を順に積層して金属積層膜を形成し、該金属積層膜をエッチングすることにより、上記各反射領域となる領域の外側に上記不溶性金属層及び可溶性金属層が順に積層されたドレイン電極形成用層をそれぞれ形成すると共に、上記可溶性金属膜の一部により上記各反射膜を形成する第１工程と、
上記各ドレイン電極形成用層及び各反射膜を覆うように絶縁膜を形成し、該絶縁膜を上記各可溶性金属層の一部が露出するようにエッチングして上記各コンタクトホールを形成することにより、上記層間絶縁膜を形成する第２工程と、
上記各コンタクトホールの内側で上記各可溶性金属層を除去して上記不溶性金属層を露出させると共に、上記層間絶縁膜を覆うように上記各透明層を形成するためのレジスト膜を形成して該レジスト膜を露光した後に上記現像液によって現像することにより、上記各ドレイン電極及び各透明層を形成すると共に、上記各不溶性金属層の露出した部分の一部に接すると共に上記各コンタクトホールの内壁の少なくとも一部を覆うように上記各画素となる領域毎に接続補助層を形成する第３工程と、
上記各不溶性金属層の露出した部分から上記各接続補助層を介して引き出された上記各画素電極を形成する第４工程とを含む
ことを特徴とするアクティブマトリクス基板の製造方法。
【請求項９】
マトリクス状に設けられ、各々反射領域及び透過領域を有する複数の画素と、上記各画素毎に設けられ、該各画素の反射領域の外側にゲート絶縁膜上に形成されたドレイン電極を有する薄膜トランジスタと、上記各薄膜トランジスタに重なるように設けられ、上記各ドレイン電極に接続するためのコンタクトホールがそれぞれ形成された層間絶縁膜と、上記各反射領域にそれぞれ設けられた反射膜と、上記各反射膜に重なるようにそれぞれ設けられ、上記各反射領域の基板表面を上記各透過領域の基板表面よりも高くするための透明層と、上記各ドレイン電極から上記各コンタクトホールを介して上記各透過領域の層間絶縁膜及び各透明層上に上記各画素毎に引き出された画素電極とを備え、上記各ドレイン電極が上記各透明層を形成するための現像で用いる現像液に溶解しない不溶性金属層、該現像液に溶解する可溶性金属層、及び上記各コンタクトホールを形成するためのエッチングにより上記不溶性金属層及び可溶性金属層が除去されることを抑制するためのカバー金属層が順に積層されて構成されたアクティブマトリクス基板を製造する方法であって、
基板に上記ゲート絶縁膜を形成した後、該ゲート絶縁膜上に上記各不溶性金属層を形成するための不溶性金属膜、上記各可溶性金属層を形成するための可溶性金属膜及び上記各カバー金属層を形成するための金属膜を順に積層して金属積層膜を形成し、該金属積層膜をエッチングすることにより、上記各反射領域となる領域の外側に上記不溶性金属層、可溶性金属層及びカバー金属層が順に積層されたドレイン電極形成用層をそれぞれ形成すると共に、上記各反射領域となる領域に、上記可溶性金属膜の一部により反射膜形成用層、該反射膜形成用層上に上記金属膜の一部により金属層をそれぞれ形成する第１工程と、
上記各カバー金属層及び各金属層を覆うように絶縁膜を形成し、該絶縁膜及び上記各カバー金属層を上記各可溶性金属層の一部が露出するようにエッチングして上記各コンタクトホールを形成すると共に上記絶縁膜及び各金属層を上記各反射膜形成用層が露出するようにエッチングして開口部をそれぞれ形成することにより、上記層間絶縁膜を形成すると共に、上記各反射膜形成用層の露出した部分で構成された上記各反射膜を形成する第２工程と、
上記各コンタクトホールの内側で上記各可溶性金属層を除去して上記不溶性金属層を露出させると共に、上記層間絶縁膜及び各反射膜を覆うように上記各透明層を形成するためのレジスト膜を形成して該レジスト膜を露光した後に上記現像液によって現像することにより、上記各ドレイン電極及び各透明層を形成すると共に、上記各不溶性金属層の露出した部分の一部に接すると共に上記各コンタクトホールの内壁の少なくとも一部を覆うように上記各画素となる領域毎に接続補助層を形成する第３工程と、
上記各不溶性金属層の露出した部分から上記各接続補助層を介して引き出された上記各画素電極を形成する第４工程とを含む
ことを特徴とするアクティブマトリクス基板の製造方法。
【請求項１０】
請求項９に記載のアクティブマトリクス基板の製造方法において、
上記第３工程では、上記各開口部を塞ぐように上記各透明層を形成する
ことを特徴とするアクティブマトリクス基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス基板及び液晶表示装置並びにアクティブマトリクス基板の製造方法に関するものである。
【背景技術】
【０００２】
従来から、外光を反射させた光とバックライトの光を透過させた光とを利用して画像表示を行う半透過型の液晶表示装置が知られている。この半透過型の液晶表示装置は、マトリクス状に設けられた複数の画素を有するアクティブマトリクス基板とそのアクティブマトリクス基板に対向するように配置された対向基板との間に液晶層が設けられた液晶表示パネルを備えており、バックライト側に配置されたアクティブマトリクス基板に外光を反射するための反射膜が設けられている。
【０００３】
図３９は、上記反射膜が設けられたアクティブマトリクス基板の一部を概略的に示す平面図である。図４０は、アクティブマトリクス基板の一部を概略的に示す断面図である。尚、図４０において、図中左側は図３９のＸ−Ｘ線に沿ったアクティブマトリクス基板の断面、図中右側は図３９のＹ−Ｙ線に沿ったアクティブマトリクス基板の断面をそれぞれ示している。
【０００４】
アクティブマトリクス基板は、図４０に示すガラス基板１００を有し、そのガラス基板１００上に、図３９に示すように、互いに平行に延びるように複数のゲートバスライン１０１が設けられていると共に、各ゲートバスライン１０１に直交する方向に互いに平行に延びるように複数のソースバスライン１０２が設けられ、隣り合うゲートバスライン１０１の間に延びるように蓄積容量バスライン１０３がそれぞれ設けられている。各ゲートバスライン１０１と各ソースバスライン１０２との交差部付近には、それら各交差部をなすゲートバスライン１０１及びソースバスライン１０２に接続された薄膜トランジスタ１０４がそれぞれ設けられている。
【０００５】
各薄膜トランジスタ１０４は、図４０中左側に示すように、ゲートバスライン１０１に接続されたゲート電極１０５、各蓄積容量バスライン１０３と共にゲート電極１０５を覆うように設けられたゲート絶縁膜１０６、そのゲート絶縁膜１０６を介してゲート電極１０５に重なるように設けられた半導体層１０７、その半導体層１０７の一端側（図３９中上側）に接続されていると共にソースバスライン１０２に接続されたソース電極１０８、及び半導体層１０７の他端側（図３９中下側）に接続されたドレイン電極１０９を有している。
【０００６】
また、図３９に示すように、各ゲートバスライン１０１及び各ソースバスライン１０２は各画素１１０を区画している。これら各画素１１０は、外光を反射する反射領域１１０ｒ及びバックライトからの光を透過させる透過領域１１０ｔを有している。
【０００７】
各反射領域１１０ｒには、図４０中右側に示すように、蓄積容量バスライン１０３が配置されていると共に、その蓄積容量バスライン１０３にゲート絶縁膜１０６を介して重なるように各画素１１０に対応するドレイン電極１０９と一体に蓄積容量電極１１１が設けられており、これら蓄積容量バスライン１０３と蓄積容量電極１１１との間で蓄積容量が構成されるようになっている。さらに、各反射領域１１０ｒには、蓄積容量電極１１１上にＡｌ等の高反射率の金属材料からなる反射膜１１２がそれぞれ設けられている。
【０００８】
そして、各反射領域１１０ｒには、各薄膜トランジスタ１０４と共に各反射膜１１２に重なるように設けられた層間絶縁膜１１３上に、各反射領域１１０ｒの基板表面を各透過領域１１０ｔの基板表面よりも高くするための透明層１１４が反射膜１１２に重なるようにそれぞれ設けられている（例えば、特許文献１参照）。これにより、液晶表示装置における液晶層を各透過領域よりも各反射領域で薄くし、これら各反射領域及び各透過領域において液晶層を通過する光の光路長を略等しくして表示品位を高めている。
【０００９】
さらに、各画素１１０には、図４０に示すように、透過領域１１０ｔの層間絶縁膜１１３及び透明層１１４上にＩＴＯ（Indium Tin Oxide）等の高透過率の金属材料からなる画素電極１１５がそれぞれ設けられている。これら各画素電極１１５は、図４０中左側に示すように、層間絶縁膜１１３に形成された各コンタクトホール１１６を介して各ドレイン電極１０９に接続されている。
【００１０】
各ドレイン電極１０９は、低抵抗化を図るためにＡｌ等の低抵抗な金属材料からなる低抵抗金属層１０９ｂを有している。これら各ドレイン電極１０９は、低抵抗金属層１０９ｂが各半導体層１０７に直接に接続されることによる各半導体層１０７の特性変化を抑制するために、低抵抗金属層１０９ｂの下層にＴｉ等の高融点金属材料からなる高融点金属層１０９ａが設けられている。さらに、各ドレイン電極１０９は、低抵抗金属層１０９ｂが画素電極１１５に直接に接続されることによる各ドレイン電極１０９及び各画素電極１１５の腐食や、各コンタクトホール１１６を形成するためのエッチングにより高融点金属層１１９ａ及び低抵抗金属層１１９ｂが除去されて各画素電極１１５と各ドレイン電極１０９とが接続不良になることを抑制するために、低抵抗金属層１０９ｂ上にＴｉ等の高融点金属材料からなる高融点金属層１０９ｃが設けられている。
【特許文献１】特開２００６−３０９５１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上述した半透過型の液晶表示装置のアクティブマトリクス基板を製造するには、成膜及びパターニングのための複数の工程を行って反射膜及び透明層をそれぞれ形成する必要があるため、これら反射膜及び透明層を必要としない透過型の液晶表示装置のアクティブマトリクス基板や透明層を必要としない反射型の液晶表示装置のアクティブマトリクス基板に比べて製造工程が多い。
【００１２】
そこで、各ドレイン電極を形成すると共に各反射膜を形成することにより、各ドレイン電極を形成する工程とは別個に各反射膜を形成する工程を行う必要をなくして製造工程を減らすことが考えられる。
【００１３】
図４１〜図４７は、各ドレイン電極１０９と共に各反射膜１１２を形成する方法の一例を説明するための断面図であり、アクティブマトリクス基板の作製途中におけるガラス基板１００の図４０に対応する箇所を概略的に示している。尚、図４１〜図４７において、領域１１０ｒ’は反射領域１１０ｒとなる領域、領域１１０ｔ’は透過領域１１０ｔとなる領域をそれぞれ示している。
【００１４】
各ドレイン電極１０９と共に各反射膜１１２を形成するには、例えば、ゲート絶縁膜１０６上に、高融点金属層１０９ａを形成するための高融点金属膜、低抵抗金属層１０９ｂを形成するためのＡｌ膜、及び高融点金属層１０９ｃを形成するための高融点金属膜を順に積層して金属積層膜を形成した後、その金属積層膜をエッチングによりパターニングして、図４１に示すように、高融点金属層１０９ａ、低抵抗金属層としてＡｌ層１０９ｂ、及び高融点金属層１０９ｃが順に積層された各ドレイン電極形成用層１０９’を形成すると共に、各反射領域となる領域１１０ｒ’にも金属積層膜の一部を残して、Ａｌ膜の一部により各反射膜形成用層１２０、それら各反射膜形成用層１２０上に上層の高融点金属膜の一部により高融点金属層１２１をそれぞれ形成する。
【００１５】
そして、製造工程を増加させずに各反射膜形成用層１２０を高融点金属層１２１から露出させるために、図４２に示すように各ドレイン電極形成用層１０９’及び各反射膜形成用層１２０上の高融点金属層１２１を覆うように絶縁膜１２２を形成した後、図４３に示すように、絶縁膜１２２をエッチングして各コンタクトホール１１６を形成すると共に、各反射領域となる領域１１０ｒ’においても絶縁膜１２２及び高融点金属層１２１を各反射膜形成用層１２０が露出するようにエッチングして開口部１２３を形成することにより、層間絶縁膜１１３を形成すると共に、各反射膜形成用層１２０の開口部１２３から露出した部分で構成された各反射膜１１２を形成することが考えられる。
【００１６】
しかし、絶縁膜１２２に各コンタクトホール１１６を形成すると共に、各反射領域となる領域１１０ｒ’において絶縁膜１２２及び高融点金属層１２１に反射膜形成用層１２０を露出させる開口部１２３を形成する場合には、図４３中左側に示すように、各コンタクトホール１１６の内側においてもドレイン電極形成用層１０９’を構成するＡｌ層１０９ｂが露出することになる。このＡｌ層１０９ｂはアルカリ溶液に溶解する可溶性金属層であるため、その後に各透明層１１４を形成するためのレジスト膜を形成してそのレジスト膜を露光した後にアルカリ溶液を現像液として現像することにより、図４４中右側に示すように各透明層１１４を形成したときに、各コンタクトホール１１６の内側でＡｌ層１０９ｂの露出した部分が現像液にさらされて除去される。そのことにより、図４４中左側に示すように各ドレイン電極１０９が形成される。このとき、各コンタクトホール１１６の底部のＡｌ層１０９ｂで構成された内壁が一部側方に除去され、各コンタクトホール１１６の内壁のＡｌ層１０９ｂが除去された部分に側方に凹む凹部１２５が形成されるため、その後に図４５に示すように各画素電極１１５を形成したときに、各コンタクトホール１１６内の凹部１２５を覆うように各画素電極１１５を形成することが難しく、図４５中左側に示すように、各画素電極１１５が各コンタクトホール１１６内で途切れて各ドレイン電極１０９に接続されずに、各画素電極１１５と各薄膜トランジスタ１０４とに接続不良が生じやすい。
【００１７】
また、近年、薄膜トランジスタの小型化が進められており、それに伴って各ドレイン電極も面積が小さくなっている。このことから、各コンタクトホールを各ドレイン電極形成用層よりも外側でゲート絶縁膜にも形成した場合には、図４６中左側に示すように、ゲート絶縁膜１０６が各ドレイン電極形成用層１０９’に重なる領域にまで側方にも等方的にエッチングされ、各コンタクトホール１１６の内壁に側方に凹む凹部１２６が形成される。したがって、この場合であっても、各透明層１１４を形成した後に各画素電極１１５を形成すると、図４７中左側に示すように、各画素電極１１５がコンタクトホール１１６内で途切れて各ドレイン電極１０９に接続されずに、各画素電極１１５と各薄膜トランジスタ１０４とに接続不良が生じやすい。
【００１８】
本発明は、斯かる諸点に鑑みてなされたものであり、その目的とするところは、製造工程を減らし、且つ各画素電極と各薄膜トランジスタとの接続不良を抑制することにある。
【課題を解決するための手段】
【００１９】
上記の目的を達成するために、この発明では、各反射膜が各ドレイン電極を構成する可溶性金属層と同一層に同一材料で形成され、各画素毎に、各コンタクトホールの内側で可溶性金属層から露出した不溶性金属層の一部に接すると共に各コンタクトホールの内壁の少なくとも一部を覆うように各透明層と同一層に同一材料からなる接続補助層が設けられ、露出した各不溶性金属層から各接続補助層を介して各画素電極が引き出されているようにした。
【００２０】
具体的に、本発明に係るアクティブマトリクス基板は、マトリクス状に設けられ、各々反射領域及び透過領域を有する複数の画素と、上記各画素毎に設けられ、該各画素の反射領域の外側にゲート絶縁膜上に形成されたドレイン電極を有する薄膜トランジスタと、上記各薄膜トランジスタに重なるように設けられ、上記各ドレイン電極に接続するためのコンタクトホールがそれぞれ形成された層間絶縁膜と、上記各反射領域にそれぞれ設けられた反射膜と、上記各反射膜に重なるようにそれぞれ設けられ、上記各反射領域の基板表面を上記各透過領域の基板表面よりも高くするための透明層と、上記各ドレイン電極から上記各コンタクトホールを介して上記各透過領域の層間絶縁膜及び各透明層上に上記各画素毎に引き出された画素電極とを備え、上記各ドレイン電極が上記各透明層を形成するための現像で用いる現像液に溶解しない不溶性金属層及び該現像液に溶解する可溶性金属層が順に積層されて構成されたアクティブマトリクス基板であって、上記各反射膜は、上記各可溶性金属層と同一層に同一材料によって形成され、上記各不溶性金属層は、上記各コンタクトホールの内側で上記各可溶性金属層から露出し、上記各画素毎に、上記各不溶性金属層の露出した部分の一部に接すると共に上記各コンタクトホールの内壁の少なくとも一部を覆うように上記各透明層と同一層に同一材料からなる接続補助層が設けられ、上記各画素電極は、上記各不溶性金属層の露出した部分から上記各接続補助層を介して引き出されていることを特徴とする。
【００２１】
この構成によると、各反射膜が各ドレイン電極を構成する可溶性金属層と同一層に同一材料で形成されているため、アクティブマトリクス基板の製造において各ドレイン電極を形成すると共に各反射膜を形成することが可能になる。そのことにより、各ドレイン電極を形成する工程とは別個に各反射膜を形成する工程を行う必要がなくなるための、製造工程が減る。
【００２２】
そして、各画素毎に、各コンタクトホールの内側で可溶性金属層から露出した不溶性金属層の一部に接すると共に各コンタクトホールの内壁の少なくとも一部を覆うように接続補助層が設けられ、露出した各不溶性金属層から各接続補助層を介して各画素電極が引き出されているため、アクティブマトリクス基板の製造において各画素電極を形成したときに、各コンタクトホール内で各画素電極が途切れることが抑制されて各画素電極と各ドレイン電極とに接続不良が生じることが抑制される。さらに、各接続補助層が各透明層と同一層に同一材料から形成されていることにより、これら各接続補助層を各透明層と共に形成することが可能であるため、各接続補助層の形成により製造工程が増加することはない。したがって、製造工程が減り、且つ各画素電極と各薄膜トランジスタとの接続不良が抑制される。
【００２３】
上記各コンタクトホールは、底部全体が上記各ドレイン電極に重なるように形成され、上記各接続補助層は、上記各コンタクトホールの縁を跨ぐように設けられていてもよい。
【００２４】
このように各コンタクトホールの底部全体が各ドレイン電極に重なっている場合には、アクティブマトリクス基板の製造において各透明層を形成する際に、各コンタクトホールの内側で露出した可溶性金属層が各透明層を形成するための現像液にさらされて溶解し、各コンタクトホールの底部に側方に凹む凹部が形成されるが、上記構成によると、各接続補助層が露出した各不溶性金属層の一部に接すると共に各コンタクトホールの縁を跨ぐように設けられていることにより、アクティブマトリクス基板の製造において各画素電極を形成したときに、各接続補助層が設けられた部分においては凹部を介さずに各画素電極が引き出されるため、各画素電極がコンタクトホール内で途切れることが抑制され、各画素電極と各ドレイン電極との接続不良が抑制される。
【００２５】
上記各コンタクトホールは、上記各ドレイン電極の外側で上記ゲート絶縁膜にも形成され、上記各接続補助層は、上記ゲート絶縁膜に形成された上記各コンタクトホールを埋めるように設けられていてもよい。
【００２６】
このように各コンタクトホールが各ドレイン電極の外側でゲート絶縁膜にも形成されている場合には、アクティブマトリクス基板の製造において各コンタクトホールを形成したときに、ゲート絶縁膜が各ドレイン電極に重なる領域にまで側方にも等方的にエッチングされて各コンタクトホール内に側方に凹む凹部が形成されるが、上記構成によると、各接続補助層がゲート絶縁膜に形成された各コンタクトホールを埋めるように設けられていることにより、アクティブマトリクス基板の製造において、各接続補助層を形成したときに各コンタクトホール内の凹部が各接続補助層によって塞がれるため、各画素電極を形成したときに各接続補助層が設けられた部分においては凹部を介さずに各画素電極が引き出され、各画素電極と各ドレイン電極との接続不良が抑制される。
【００２７】
上記各薄膜トランジスタは、上記ゲート絶縁膜と上記各ドレイン電極との間に半導体層を有し、上記各ドレイン電極の外側には、上記各半導体層と同一層に同一材料から構成され、上記ゲート絶縁膜と上記各ドレイン電極との間に一部が配置されるようにエッチングストッパ層がそれぞれ設けられ、上記各コンタクトホールは、上記各ドレイン電極の外側で上記各エッチングストッパ層にも形成され、上記各接続補助層は、上記各エッチングストッパ層に形成された上記各コンタクトホールを埋めるように設けられていてもよい。
【００２８】
ところで、各コンタクトホールが各ドレイン電極の外側にまで開口するように形成されている場合には、ゲート絶縁膜が各ドレイン電極よりもエッチング速度が速いため、アクティブマトリクス基板の製造において各コンタクトホールを形成したときに、各コンタクトホールが各ドレイン電極の外側でゲート絶縁膜に比較的深く形成される。各コンタクトホールが深い程にこれら各コンタクトホールが形成された領域の基板表面が低くなるため、各透明層を形成するためのレジスト膜を形成したときに、各コンタクトホールが形成された領域において、レジスト膜に膜ムラが生じてレジスト膜の膜厚が比較的小さくなりやすいため、各接続補助層を十分な厚みに形成できない虞がある。
【００２９】
これに対して、上記構成によると、各ドレイン電極の外側にエッチングストッパ層が設けられているため、アクティブマトリクス基板の製造において各コンタクトホールを形成したときに、各エッチングストッパ層によって各コンタクトホールのエッチングの進行が抑制され、各ドレイン電極の外側に形成される各コンタクトホールが比較的浅くなる。そのことにより、各接続補助層を十分な厚みで良好に形成することが可能になる。
【００３０】
さらに、各エッチングストッパ層が各薄膜トランジスタの半導体層と同一層に同一材料から構成されていることにより、これら各エッチングストッパ層を各半導体層と共に形成することが可能であるため、各エッチングストッパ層の形成により製造工程が増加することはない。
【００３１】
そして、各エッチングストッパ層に各コンタクトホールが形成されている場合には、これら各コンタクトホールを形成したときに各エッチングストッパ層が各ドレイン電極に重なる領域にまで側方にも等方的にエッチングされて各コンタクトホール内に側方に凹む凹部が形成されるが、上記構成によると、各接続補助層が各エッチングストッパ層に形成された各コンタクトホールを埋めるように形成されていることにより、アクティブマトリクス基板の製造において、各接続補助層を形成したときに各コンタクトホール内の凹部が各接続補助層によって塞がれるため、各画素電極を形成したときに各接続補助層が設けられた部分においては凹部を介さずに各画素電極が引き出され、各画素電極と各ドレイン電極との接続不良が抑制される。
【００３２】
上記各ドレイン電極は、上記各コンタクトホールを形成するためのエッチングにより上記不溶性金属層及び可溶性金属層が除去されることを抑制するためのカバー金属層を上記可溶性金属層上に有し、上記各反射膜は、上記各カバー金属層と同一層に同一材料で形成された金属層から露出していてもよい。
【００３３】
この構成によると、各コンタクトホールを形成するためのエッチングにより不溶性金属層及び可溶性金属層が除去されることを抑制するためのカバー金属層を各ドレイン電極が可溶性金属層上に有していることにより、各不溶性金属層及び各可溶性金属層が比較的薄く形成されているとしても、アクティブマトリクス基板の製造において各コンタクトホールを形成したときに、各可溶性金属層及び各不溶性金属層を貫通するように各コンタクトホールが形成されることが各カバー金属層によって抑制されるため、その後に各画素電極を形成したときにそれら各画素電極と各ドレイン電極とが接続不良になることが抑制される。そして、各反射膜は、各カバー金属層と同一層に同一材料で形成された各金属層から露出していることにより、外光を反射する膜として機能する。
【００３４】
上記層間絶縁膜及び各金属層には、上記各反射膜を露出させるための開口部がそれぞれ形成され、上記各透明層は、上記各開口部を塞ぐように形成されていることが好ましい。
【００３５】
仮に、各透明層が各開口部よりも小さく形成されて各開口部を塞いでいない場合には、各反射膜が可溶性金属層と同一材料で形成されているため、アクティブマトリクス基板の製造において各透明層を形成する際に、各透明層を形成する領域の外側の各反射膜が、各透明層を形成するための現像液にさらされて溶解し、各透明層に重なる領域にまで一部側方に除去される。そのことにより、各反射膜の面積が減少する。さらに、各反射膜を露出させるために層間絶縁膜及び金属層に形成された各開口部の内部には、各反射膜が除去された部分に側方に凹む凹部が形成されるため、各画素電極を形成したときに、各開口部内の凹部を覆うように各画素電極を形成することが難しく、各開口部内で各画素電極が途切れやすい。
【００３６】
これに対して、上記構成によると、各透明層が各開口部を塞ぐように形成されているため、各透明層を形成する際に各反射膜が一部除去されてその面積が減少することがなく、且つ各画素電極が途切れることが抑制される。
【００３７】
また、本発明に係る液晶表示装置は、上述のアクティブマトリクス基板と、上記アクティブマトリクス基板に対向するように配置された対向基板と、上記アクティブマトリクス基板と上記対向基板との間に設けられた液晶層とを備えることを特徴とする。
【００３８】
この構成によると、本発明に係るアクティブマトリクス基板を備えているので、液晶表示装置において、製造工程が減り、且つ各画素電極と各薄膜トランジスタとの接続不良が抑制される。
【００３９】
また、本発明に係るアクティブマトリクス基板の製造方法は、マトリクス状に設けられ、各々反射領域及び透過領域を有する複数の画素と、上記各画素毎に設けられ、該各画素の反射領域の外側にゲート絶縁膜上に形成されたドレイン電極を有する薄膜トランジスタと、上記各薄膜トランジスタに重なるように設けられ、上記各ドレイン電極に接続するためのコンタクトホールがそれぞれ形成された層間絶縁膜と、上記各反射領域にそれぞれ設けられた反射膜と、上記各反射膜に重なるようにそれぞれ設けられ、上記各反射領域の基板表面を上記各透過領域の基板表面よりも高くするための透明層と、上記各ドレイン電極から上記各コンタクトホールを介して上記各透過領域の層間絶縁膜及び各透明層上に上記各画素毎に引き出された画素電極とを備え、上記各ドレイン電極が上記各透明層を形成するための現像で用いる現像液に溶解しない不溶性金属層及び該現像液に溶解する可溶性金属層が順に積層されて構成されたアクティブマトリクス基板を製造する方法であって、基板に上記ゲート絶縁膜を形成した後、該ゲート絶縁膜上に上記各不溶性金属層を形成するための不溶性金属膜及び上記各可溶性金属層を形成するための可溶性金属膜を順に積層して金属積層膜を形成し、該金属積層膜をエッチングすることにより、上記各反射領域となる領域の外側に上記不溶性金属層及び可溶性金属層が順に積層されたドレイン電極形成用層をそれぞれ形成すると共に、上記可溶性金属膜の一部により上記各反射膜を形成する第１工程と、上記各ドレイン電極形成用層及び各反射膜を覆うように絶縁膜を形成し、該絶縁膜を上記各可溶性金属層の一部が露出するようにエッチングして上記各コンタクトホールを形成することにより、上記層間絶縁膜を形成する第２工程と、上記各コンタクトホールの内側で上記各可溶性金属層を除去して上記不溶性金属層を露出させると共に、上記層間絶縁膜を覆うように上記各透明層を形成するためのレジスト膜を形成して該レジスト膜を露光した後に上記現像液によって現像することにより、上記各ドレイン電極及び各透明層を形成すると共に、上記各不溶性金属層の露出した部分の一部に接すると共に上記各コンタクトホールの内壁の少なくとも一部を覆うように上記各画素となる領域毎に接続補助層を形成する第３工程と、上記各不溶性金属層の露出した部分から上記各接続補助層を介して引き出された上記各画素電極を形成する第４工程とを含むことを特徴とする。
【００４０】
この製造方法によると、第１工程において、各ドレイン電極形成用層を形成すると共に各反射膜を形成する。そのことにより、各ドレイン電極を形成する工程とは別個に各反射膜を形成する工程を行う必要がなくなるため、製造工程が減る。
【００４１】
さらに、第３工程において、各透明層を形成すると共に、各不溶性金属層の露出した部分の一部に接すると共に上記各コンタクトホールの内壁の少なくとも一部を覆うように接続補助層を各画素となる領域毎に形成する。そして、第４工程において、各不溶性金属層の露出した部分から各接続補助層を介して引き出された各画素電極を形成する。そのことにより、各コンタクトホール内で各画素電極が途切れることが抑制されるため、それら各画素電極と各ドレイン電極とに接続不良が生じることが抑制される。したがって、製造工程が減り、且つ各画素電極と各薄膜トランジスタとの接続不良が抑制される。
【００４２】
また、その他に、本発明に係るアクティブマトリクス基板の製造方法は、マトリクス状に設けられ、各々反射領域及び透過領域を有する複数の画素と、上記各画素毎に設けられ、該各画素の反射領域の外側にゲート絶縁膜上に形成されたドレイン電極を有する薄膜トランジスタと、上記各薄膜トランジスタに重なるように設けられ、上記各ドレイン電極に接続するためのコンタクトホールがそれぞれ形成された層間絶縁膜と、上記各反射領域にそれぞれ設けられた反射膜と、上記各反射膜に重なるようにそれぞれ設けられ、上記各反射領域の基板表面を上記各透過領域の基板表面よりも高くするための透明層と、上記各ドレイン電極から上記各コンタクトホールを介して上記各透過領域の層間絶縁膜及び各透明層上に上記各画素毎に引き出された画素電極とを備え、上記各ドレイン電極が上記各透明層を形成するための現像で用いる現像液に溶解しない不溶性金属層、該現像液に溶解する可溶性金属層、及び上記各コンタクトホールを形成するためのエッチングにより上記不溶性金属層及び可溶性金属層が除去されることを抑制するためのカバー金属層が順に積層されて構成されたアクティブマトリクス基板を製造する方法であって、基板に上記ゲート絶縁膜を形成した後、該ゲート絶縁膜上に上記各不溶性金属層を形成するための不溶性金属膜、上記各可溶性金属層を形成するための可溶性金属膜及び上記各カバー金属層を形成するための金属膜を順に積層して金属積層膜を形成し、該金属積層膜をエッチングすることにより、上記各反射領域となる領域の外側に上記不溶性金属層、可溶性金属層及びカバー金属層が順に積層されたドレイン電極形成用層をそれぞれ形成すると共に、上記各反射領域となる領域に、上記可溶性金属膜の一部により反射膜形成用層、該反射膜形成用層上に上記金属膜の一部により金属層をそれぞれ形成する第１工程と、上記各カバー金属層及び各金属層を覆うように絶縁膜を形成し、該絶縁膜及び上記各カバー金属層を上記各可溶性金属層の一部が露出するようにエッチングして上記各コンタクトホールを形成すると共に上記絶縁膜及び各金属層を上記各反射膜形成用層が露出するようにエッチングして開口部をそれぞれ形成することにより、上記層間絶縁膜を形成すると共に、上記各反射膜形成用層の露出した部分で構成された上記各反射膜を形成する第２工程と、上記各コンタクトホールの内側で上記各可溶性金属層を除去して上記不溶性金属層を露出させると共に、上記層間絶縁膜及び各反射膜を覆うように上記各透明層を形成するためのレジスト膜を形成して該レジスト膜を露光した後に上記現像液によって現像することにより、上記各ドレイン電極及び各透明層を形成すると共に、上記各不溶性金属層の露出した部分の一部に接すると共に上記各コンタクトホールの内壁の少なくとも一部を覆うように上記各画素となる領域毎に接続補助層を形成する第３工程と、上記各不溶性金属層の露出した部分から上記各接続補助層を介して引き出された上記各画素電極を形成する第４工程とを含むことを特徴とする。
【００４３】
この製造方法によると、第１工程において、各ドレイン電極形成用層を形成すると共に、各反射膜形成用層を形成する。そして、第２工程において、各コンタクトホールを形成すると共に、絶縁膜及び各金属層を反射膜形成用層を露出させるようにエッチングして開口部を形成することにより、各反射膜形成用層の露出した部分で構成された各反射膜を形成する。そのことにより、製造工程を増加させることなく各反射膜形成用層を露出させて各反射膜が形成され、各ドレイン電極を形成する工程とは別個に各反射膜を形成する工程を行う必要がなくなるため、製造工程が減る。
【００４４】
さらに、第３工程において、各透明層を形成すると共に、各不溶性金属層の露出した部分の一部に接すると共に上記各コンタクトホールの内壁の少なくとも一部を覆うように接続補助層を各画素となる領域毎に形成する。そして、第４工程において、各不溶性金属層の露出した部分から各接続補助層を介して引き出された各画素電極を形成する。そのことにより、各コンタクトホール内で各画素電極が途切れることが抑制されるため、それら各画素電極と各ドレイン電極とに接続不良が生じることが抑制される。したがって、製造工程が減り、且つ各画素電極と各薄膜トランジスタとの接続不良が抑制される。
【００４５】
また、第１工程において不溶性金属層、可溶性金属層及びカバー金属層が順に積層された各ドレイン電極形成用層を形成することにより、各不溶性金属層及び各可溶性金属層を比較的薄く形成したとしても、第２工程において各コンタクトホールを形成したときに、各不溶性金属層及び各可溶性金属層を貫通するように各コンタクトホールが形成されることが各カバー金属層によって抑制されるため、その後に各画素電極を形成したときにそれら各画素電極と各ドレイン電極とに接続不良が生じることが抑制される。
【００４６】
上記第３工程では、上記各開口部を塞ぐように上記各透明層を形成することが好ましい。
【００４７】
仮に、第３工程において各反射膜の露出した部分の一部のみに重なるように各透明層を形成する場合には、各反射膜が可溶性金属層と同一材料で形成されているため、各透明層を形成する際に、各透明層を形成する領域の外側の各反射膜が、各透明層を形成するための現像液にさらされて溶解し、各透明層に重なる領域にまで一部側方に除去される。そのことにより、各反射膜の面積が減少する。さらに、各反射膜を露出させるために層間絶縁膜及び各金属層に形成された各開口部の内部には、各反射膜が除去された部分に側方に凹む凹部が形成されるため、各画素電極を形成したときに、各開口部内の凹部を覆うように各画素電極を形成することが難しく、各開口部内で各画素電極が途切れやすい。
【００４８】
これに対して、上記製造方法によると、各開口部を塞ぐように各透明層を形成するため、各透明層を形成する際に各反射膜が一部除去されてその面積が減少することがなく、且つ各画素電極が途切れることが抑制される。
【発明の効果】
【００４９】
本発明によれば、各反射膜が各ドレイン電極を構成する可溶性金属層と同一層に同一材料で形成され、各画素毎に、各コンタクトホールの内側で可溶性金属層から露出した不溶性金属層の一部に接すると共に各コンタクトホールの内壁の少なくとも一部を覆うように各透明層と同一層に同一材料からなる接続補助層が設けられ、露出した各不溶性金属層から各接続補助層を介して各画素電極が引き出されているので、製造工程を減らすことができ、且つ各画素電極と各薄膜トランジスタとの接続不良を抑制できる。
【発明を実施するための最良の形態】
【００５０】
以下、本発明の実施形態を図面に基づいて詳細に説明する。尚、本発明は、以下の各実施形態に限定されるものではない。
【００５１】
《発明の実施形態１》
図１〜図１３は、本発明の実施形態１を示している。図１は、液晶表示装置Ｓを概略的に示す断面図である。図２は、液晶表示装置Ｓを構成する液晶表示パネル１における本実施形態のアクティブマトリクス基板１０の一部を概略的に示す平面図である。図３は、液晶表示パネル１の一部を概略的に示す断面図である。尚、図３において、図中左側は図２のＡ−Ａ線に沿った液晶表示パネル１の断面、図中右側は図２のＢ−Ｂ線に沿った液晶表示パネル１の断面をそれぞれ示している。
【００５２】
液晶表示装置Ｓは、半透過型の液晶表示装置であり、図１に示すように、液晶表示パネル１と、この液晶表示パネル１の背面側（図中下側）に配置されたバックライト２とを備えている。
【００５３】
液晶表示パネル１は、バックライト２側に配置されたアクティブマトリクス基板１０と、アクティブマトリクス基板１０に対向するように配置された対向基板６０と、これら両基板１０，６０の間に設けられた液晶層６１とを有し、両基板１０，６０が液晶層６１を介して対向する部分で画像表示を行う表示部Ｄが構成されている。
【００５４】
アクティブマトリクス基板１０及び対向基板６０は、例えば矩形状等に形成され、液晶層６１側の表面に配向膜がそれぞれ設けられていると共に、図１に示すように液晶層６１とは反対側の表面に偏光板６２，６３がそれぞれ設けられている。これらアクティブマトリクス基板１０と対向基板６０との間には、エポキシ樹脂等からなる枠状のシール材６４が表示部Ｄを囲むように設けられており、このシール材６４の内側に液晶材料が封入されていることによって液晶層６１が構成されている。
【００５５】
アクティブマトリクス基板１０は、図示は省略するが、対向基板６０よりも外側に突出した実装部を有しており、その実装部に液晶表示パネル１を駆動させるためのＩＣ（Integrated Circuit）チップやそのＩＣチップへの給電及び画像表示のための信号の供給を行うためのプリント配線基板が実装されている。
【００５６】
このアクティブマトリクス基板１０には、図２に示すように、表示部Ｄを構成する複数の画素１１がマトリクス状に設けられている。各画素１１は、外光を反射する反射領域１１ｒ及びバックライト２からの光を透過する透過領域１１ｔを有しており、例えば、反射領域１１ｒが各画素１１の列方向（図中上下方向）の中央部分に配置され、透過領域１１ｔが反射領域１１ｒの両側に配置されている。
【００５７】
このアクティブマトリクス基板１０は、図３に示すガラス基板１２を有し、そのガラス基板１２上に、図２に示すように、各画素１１を区画するように、複数のゲートバスライン１３が互いに平行に延びるように設けられていると共に、これら各ゲートバスライン１３に直交する方向に複数のソースバスライン１４が互いに平行に延びるように設けられている。さらに、隣り合うゲートバスライン１３の間には、各ゲートバスライン１３に沿って延びるように蓄積容量バスライン１５がそれぞれ設けられている。各ゲートバスライン１３は、実装部に引き出され、引き出された端部にＩＣチップに接続するための端子部が設けられている。
【００５８】
さらに、各ゲートバスライン１３と各ソースバスライン１４との交差部付近には、それら各交差部をなすゲートバスライン１３及びソースバスライン１４に接続された薄膜トランジスタ１６が各画素１１毎に設けられている。そして、各画素１１には、各画素１１に対応する薄膜トランジスタ１６に接続された画素電極３２がそれぞれ設けられている。
【００５９】
各薄膜トランジスタ１６は、図３中左側に示すように、ゲートバスライン１３に接続されたゲート電極１７、そのゲート電極１７を覆うように設けられたゲート絶縁膜１８、そのゲート絶縁膜１８を介してゲート電極１７に重なるように設けられた半導体層１９、その半導体層１９の一端側（図２中上側）に接続されていると共にソースバスライン１４に接続されたソース電極２０、及び半導体層１９の他端側（図２中下側）に接続されたドレイン電極２１を有している。
【００６０】
各ゲート電極１７は、各ゲートバスライン１３と共にガラス基板１２の表面に形成され、低抵抗金属層１７ａ及び高融点金属層１７ｂが順に積層されて構成されている。ゲート絶縁膜１８は、各ゲートバスライン１３及び各蓄積容量バスライン１５を覆うように設けられ、これら各ゲートバスライン１３及び各蓄積容量バスライン１５と各ソースバスライン１４とを絶縁している。そして、各半導体層１９は各ゲートバスライン１３に重なるように設けられており、各ゲートバスライン１３における各半導体層１９が重なる部分が各ゲート電極１７を構成している。
【００６１】
各半導体層１９は、アモルファスシリコンからなる動作半導体層１９ａ及びｎ＋アモルファスシリコンからなるオーミックコンタクト層１９ｂが順に積層されて構成されている。これら各半導体層１９は、オーミックコンタクト層１９ｂが動作半導体層１９ａを露出させるように中央部分で一部除去されて各画素１１の列方向（図２中上下方向）に２分されており、動作半導体層１９ａの露出した部分でチャネル部が構成されている。そして、各ソース電極２０は２分された一方のオーミックコンタクト層１９ｂに重なるように設けられており、各ドレイン電極２１は他方のオーミックコンタクト層１９ｂに重なると共に各画素１１の反射領域１１ｒの外側でゲート絶縁膜１８上に配置されるように設けられている。
【００６２】
各ソース電極２０（ソースバスライン１４）及び各ドレイン電極２１は、後述する透明層３０を形成するための現像で用いる現像液（アルカリ溶液）に溶解しない不溶性金属層である高融点金属層２０ａ，２１ａ、及びその現像液に溶解する可溶性金属層である低抵抗金属層２０ｂ，２１ｂが順に積層されて構成されている。
【００６３】
また、各画素１１の反射領域１１ｒには、図３中右側に示すように、蓄積容量バスライン１５がそれぞれ配置されており、その蓄積容量バスライン１５にゲート絶縁膜１８を介して重なるように後述の蓄積容量電極と共に各画素１１の蓄積容量を構成する蓄積半導体層２２がそれぞれ設けられている。各蓄積容量バスライン１５は、各ゲート電極１７（ゲートバスライン１３）と同一層に同様に低抵抗金属層１５ａ及び高融点金属層１５ｂが順に積層されて構成されている。各蓄積半導体層２２は、各薄膜トランジスタ１６の半導体層１９と同一層に同様にアモルファスシリコン層２２ａ及びｎ＋アモルファスシリコン層２２ｂが順に積層されて構成されている。
【００６４】
これら各蓄積半導体層２２上には、複数の突起層２３が設けられており、これら各突起層２３を覆うように蓄積容量電極２４が設けられている。これら各蓄積容量電極２４は、各画素１１に対応するドレイン電極２１の高融点金属層２１ａと同一層に同一材料で一体に形成されている。これにより、各画素１１では、蓄積容量電極２４と蓄積容量バスライン１５との間で蓄積容量が構成されるようになっている。
【００６５】
これら各蓄積容量電極２４上には、反射膜２５がそれぞれ設けられている。これら各反射膜２５は、各蓄積容量電極２４と共に各突起層２３を覆っていることにより、表面が凹凸状に形成されており、入射した外光を散乱して反射するように構成されている。そして、各反射膜２５は、各画素１１に対応する各ドレイン電極２１の低抵抗金属層２１ｂと同一層に同一材料によって一体に形成され、各蓄積容量電極２４と共に各画素１１の蓄積容量を構成する電極としても機能する。
【００６６】
さらに、ゲート絶縁膜１８上には、図３に示すように、各薄膜トランジスタ１６及び各反射膜２５に重なるように層間絶縁膜２７が設けられている。この層間絶縁膜２７には、図３中左側に示すように、各ドレイン電極２１に接続するためのコンタクトホール２８がそれぞれ形成されている。各コンタクトホール２８は底部全体が各ドレイン電極２１に重なるように形成されており、これら各コンタクトホール２８の内側では各ドレイン電極２１の高融点金属層２１ａが低抵抗金属層２１ｂから露出している。そして、各コンタクトホール２８の底部には、これら各コンタクトホール２８の内壁の各低抵抗金属層２１ｂが構成する部分が側方に凹んで凹部２９が形成されている。また、層間絶縁膜２７及びゲート絶縁膜１８には、実装部において各ゲートバスライン１３の端子部に接続するためのコンタクトホールがそれぞれ形成されている。
【００６７】
層間絶縁膜２７上には、図３中右側に示すように、各反射領域１１ｒの基板表面を各透過領域１１ｔの基板表面よりも高くするための透明層３０が各反射膜２５に重なるように各反射領域１１ｒにそれぞれ設けられている。これにより、液晶表示パネル１において各反射領域１１ｒの液晶層６１の厚さｄ１を各透過領域１１ｔの液晶層６１の厚さｄ２の半分程度に薄くし、これら各反射領域１１ｒ及び各透過領域１１ｔにおいて液晶層６１を通過する光の光路長を略等しくして表示品位を高めている。
【００６８】
さらに、アクティブマトリクス基板１０には、各画素１１毎に、各コンタクトホール２８の内部に一部が配置されるように接続補助層３１がそれぞれ設けられている。これら各接続補助層３１は、各コンタクトホール２８の内側で高融点金属層２１ａの露出した部分の一部に接すると共に、各コンタクトホール２８の内壁の一部を覆って各コンタクトホール２８の縁を跨ぐように形成されている。
【００６９】
そして、各画素電極３２は、各ドレイン電極２１における高融点金属層２１ａの露出した部分から各接続補助層３１を介して各透過領域１１ｔの層間絶縁膜２７及び各透明層３０上に引き出されて設けられ、各コンタクトホール２８を介して各ドレイン電極２１に接続されている。
【００７０】
対向基板６０には、図示は省略するが、各画素１１に対応するように複数色のカラーフィルタがマトリクス状に設けられている。これら複数色のカラーフィルタは、例えば赤色、緑色及び青色の３色のカラーフィルタから構成され、行方向に周期的に配列している。そして、対向基板６０には、各カラーフィルタを区画するようにブラックマトリクスが設けられており、さらに各カラーフィルタを覆うように共通電極が設けられている。
【００７１】
バックライト２は、図示は省略するが、ＬＥＤ等の光源、導光板及びプリズムシート等の複数の光学シートを有し、光源から導光板に入射した光を、その導光板の出射面から各光学シートを介して液晶表示パネル１側へ均一な面状の光として出射するように構成されている。
【００７２】
このように、半透過型の液晶表示装置Ｓは、各画素１１において反射領域１１ｒで外光を反射すると共に透過領域１１ｔでバックライト２からの光を透過した状態において、各画素電極３２と共通電極との間に電圧を印可して各画素１１毎に液晶分子の配向を制御することにより、表示部Ｄで所望の画像表示を行うように構成されている。
【００７３】
−製造方法−
次に、上記液晶表示装置Ｓの製造方法について説明する。
【００７４】
液晶表示装置Ｓを製造するには、アクティブマトリクス基板１０及び対向基板６０をそれぞれ作製し、これらアクティブマトリクス基板１０と対向基板６０とをシール材６４を介して互いに貼り合わせると共に、両基板１０，６０の間にシール材６４によって液晶層６１を封入することによって液晶表示パネル１を作製する。そして、液晶表示パネル１にＩＣチップ及びプリント配線基板等を実装し、予め作製したバックライト２を液晶表示パネル１に取り付けることによって液晶表示装置Ｓが完成する。本発明に係る液晶表示装置Ｓは、アクティブマトリクス基板１０の構成に特徴があるので、アクティブマトリクス基板１０の作製方法について、図４〜図１３を参照しながら以下に詳述する。図４〜図１３は、アクティブマトリクス基板１０の作製途中のガラス基板１２を概略的に示す断面図であり、図３に対応する箇所を示している。尚、図４〜図１３において、領域１１ｒ’は反射領域１１ｒとなる領域、領域１１ｔ’は透過領域１１ｔとなる領域をそれぞれ示している。
【００７５】
アクティブマトリクス基板１０の作製方法は、各ドレイン電極２１を形成するためのドレイン電極形成用層２１’及び各反射膜２５を形成する第１工程と、層間絶縁膜２７を形成する第２工程と、各ドレイン電極２１、各透明層３０及び各接続補助層３１を形成する第３工程と、各画素電極３２を形成する第４工程とを含む。
【００７６】
（第１工程）
まず、予め準備したガラス基板１２上に、Ａｌ又はＡｌ合金等からなる低抵抗金属膜（例えば厚さ１３０ｎｍ程度）と、Ｔｉ又はＴｉ合金等からなる高融点金属膜（例えば厚さ７０ｎｍ程度）とをスパッタリングにより順に積層することにより、金属積層膜（例えば厚さ２００ｎｍ程度）を形成する。高融点金属膜の材料としては、Ｔｉ又はＴｉ合金の他に、例えば、Ｃｒ、Ｍｏ、Ｔａ、Ｗや、これら金属材料の合金を用いることが可能である。また、Ａｌ合金としては、Ａｌに、Ｎｄ、Ｓｉ、Ｃｕ、Ｔｉ、Ｗ、Ｔａ、Ｓｃ等を少なくとも１つ含む材料を用いることが可能である。
【００７７】
次に、金属積層膜上にスピンコート法によりレジスト膜を形成する。そして、レジスト膜を第１のフォトマスクを用いてパターニングする。すなわち、レジスト膜を第１のフォトマスクを介して露光した後に現像及び熱処理を行う。そのことにより、金属積層膜における各ゲート電極１７（ゲートバスライン１３）及び各蓄積容量バスライン１５を形成する領域上にレジスト層をそれぞれ形成する。続いて、金属積層膜に対してレジスト層をマスクとして塩素系ガスを用いたドライエッチングを行った後に、レジスト剥離液によりレジスト層を除去することにより、図４に示すように、各ゲート電極１７（ゲートバスライン１３）及び各蓄積容量バスライン１５を形成する。
【００７８】
続いて、各ゲート電極１７（ゲートバスライン１３）及び各蓄積容量バスライン１５を覆うようにプラズマＣＶＤ（Chemical Vapor Deposition）法によりシリコン窒化膜（例えば厚さ４００ｎｍ程度）を基板全面に成膜して、図５に示すようにゲート絶縁膜１８を形成する。
【００７９】
さらに、ゲート絶縁膜１８上に、アモルファスシリコン膜（例えば厚さ１２０ｎｍ程度）及びｎ＋アモルファスシリコン膜（例えば厚さ３０ｎｍ程度）をプラズマＣＶＤ法により順に積層することにより、半導体積層膜を形成する。次いで、半導体積層膜上にスピンコート法によりレジスト膜を形成し、そのレジスト膜を第２のフォトマスクを用いてパターニングすることにより、半導体積層膜における各半導体層１９及び蓄積半導体層２２を形成する領域上にレジスト層をそれぞれ形成する。続いて、半導体積層膜に対してレジスト層をマスクとしてドライエッチングを行った後に、レジスト層を除去することにより、各半導体１９を形成するための各半導体層形成用層１９’及び各蓄積半導体層２２を形成する。
【００８０】
次いで、各半導体層形成用層１９’及び各蓄積半導体層２２を覆うようにスピンコート法によりレジスト膜を形成した後、そのレジスト膜を第３のフォトマスクを用いてパターニングすることにより、図６に示すように各突起層２３を形成する。
【００８１】
次に、図７に示すように、Ｔｉ又はＴｉ合金等からなる高融点金属膜３４（例えば厚さ８０ｎｍ程度）、及びＡｌ又はＡｌ合金等からなる低抵抗金属膜３５（例えば厚さ１００ｎｍ程度）を各半導体層形成用層１９’、各蓄積半導体層２２及び各突起層２３を覆うようにスパッタリングにより順に積層することにより、金属積層膜３６を形成する。高融点金属膜３４の材料としては、Ｔｉ又はＴｉ合金の他に、例えば、Ｃｒ、Ｍｏ、Ｔａ、Ｗ及びこれらの合金を用いることが可能である。Ａｌ合金としては、Ａｌに、Ｎｄ、Ｓｉ、Ｃｕ、Ｔｉ、Ｗ、Ｔａ、Ｓｃ等を少なくとも１つ含む材料を用いることが可能である。また、低抵抗金属膜の材料としては、Ａｌ又はＡｌ合金の他に、Ａｇやその他の比較的低抵抗で高反射率を有する金属材料を用いることが可能である。
【００８２】
続いて、金属積層膜３６上にスピンコート法によりレジスト膜を形成し、そのレジスト膜を第４のフォトマスクを用いてパターニングすることにより、金属積層膜３６における各ソースバスライン１４、各ソース電極２０、各ドレイン電極２１、各蓄積容量電極２４及び各反射膜２５を形成する領域上にレジスト層をそれぞれ形成する。次いで、金属積層膜３６に対してレジスト層をマスクとして例えば塩素系ガス又はフッ素系ガスを用いたドライエッチングを行った後、レジスト層を除去することにより、図８に示すように、各ソースバスライン１４、各ソース電極２０、及び各画素１１の反射領域となる領域１１ｒ’の外側に高融点金属層２１ａ及び低抵抗金属層２１ｂが順に積層されたドレイン電極形成用層２１’を形成すると共に、高融点金属膜３４の一部により各蓄積容量電極２４、低抵抗金属膜３５の一部により各反射膜２５をそれぞれ形成する。このとき、各半導体層形成用層１９’のｎ＋アモルファスシリコン層１９ｂの一部もエッチングにより除去し、露出させたアモルファスシリコン層１９ａを所望の膜厚で残してチャネル部を形成することにより、各半導体層１９を形成する。
【００８３】
（第２工程）
まず、各ソースバスライン１４、各ソース電極２０、各ドレイン電極形成用層２１’、及び各反射膜２５を覆うようにプラズマＣＶＤ法によりシリコン窒化膜（例えば厚さ３００ｎｍ程度）を成膜することにより、図９に示すように絶縁膜３７を形成する。
【００８４】
次に、絶縁膜３７上にスピンコート法によりレジスト膜を形成し、そのレジスト膜を第５のフォトマスクを用いてパターニングすることにより、絶縁膜３７の各コンタクトホールを形成する領域上に開口を有するレジスト層を形成する。続いて、各ドレイン電極形成用層２１’における低抵抗金属層２１ｂの一部が露出するようにレジスト層をマスクとして例えばフッ素系ガスと酸素ガスとの混合ガスを用いたドライエッチングを行って、図１０に示すように、絶縁膜３７に各コンタクトホール２８を形成すると共に、実装部となる領域の絶縁膜３７及びゲート絶縁膜１８にも各ゲートバスライン１３の端子部を露出させるようにコンタクトホールをそれぞれ形成することにより、層間絶縁膜２７を形成する。
【００８５】
（第３工程）
まず、後に形成する各画素電極３２が各ドレイン電極２１の低抵抗金属層２１ｂに直接に接続されることによる各画素電極３２及び各ドレイン電極２１の腐食を確実に回避するために、図１１中左側に示すように、酸系エッチング溶液を用いたウェットエッチングを行って各コンタクトホール２８内で露出した各低抵抗金属層２１ｂを除去して高融点金属層２１ａを露出させる。このとき、各低抵抗金属層２１ｂが各コンタクトホール２８内で側方にも等方的に一部除去される。そのことにより、各コンタクトホール２８の内壁には、各低抵抗金属層２１ｂが除去された部分に側方に凹む凹部２９が形成される。
【００８６】
次に、図１２に示すように、上記各コンタクトホール２８の内部を埋めると共に層間絶縁膜２７を覆うようにスピンコート法によりレジスト膜３８を形成し、そのレジスト膜３８における各透明層３０及び各接続補助層３１を形成する領域を第６のフォトマスクを介して前面側（図中上側）から露光する。ここで、図１２中の矢印３９は露光を行う箇所及び方向を示している。その後、レジスト膜３８にアルカリ溶液を現像液とする現像を行ってパターニングすることにより、図１３に示すように各透明層３０及び各接続補助層３１を形成する。このとき、コンタクトホール２８内で低抵抗金属層２１ｂの一部が現像液にさらされて除去されることにより、各ドレイン電極２１が形成される。
【００８７】
（第４工程）
まず、各透明層３０及び各接続補助層３１を覆うようにＩＴＯ（Indium Tin Oxide）膜（例えば厚さ１００ｎｍ程度）をスパッタリング等により成膜する。続いて、ＩＴＯ膜上にレジスト膜を形成し、そのレジスト膜を第７のフォトマスクを用いて露光してパターニングすることにより、各画素電極３２を形成する領域上にレジスト層をそれぞれ形成する。そして、ＩＴＯ膜に対して各レジスト層をマスクとしてシュウ酸等を用いたウェットエッチングを行った後にレジスト層を除去することにより、各画素電極３２を形成する。その後、各画素電極３２を低抵抗化（各画素電極３２を構成するＩＴＯを多結晶化）するために、例えば１５０〜２３０℃の範囲内、好ましくは２００℃程度で熱処理を行う。こうして、各画素１１に反射領域１１ｒ及び透過領域１１ｔを有するアクティブマトリクス基板１０が作製される。
【００８８】
−実施形態１の効果−
したがって、この実施形態１によると、各反射膜２５が各ドレイン電極２１を構成する低抵抗金属層２１ｂと同一層に同一材料で形成されているため、この実施形態１の製造方法に示すように、アクティブマトリクス基板１０の作製において各ドレイン電極２１を形成すると共に各反射膜２５を形成できる。そのことにより、各ドレイン電極２１を形成する工程とは別個に各反射膜２５を形成する工程を行う必要がなくなるため、製造工程を減らすことができる。
【００８９】
さらに、各ドレイン電極２１を形成する工程とは別個に各反射膜２５を形成する工程を行う場合にはアクティブマトリクス基板１０の作製に少なくとも８枚のフォトマスクが必要になるのに対し、この実施形態１によると、各ドレイン電極２１と共に各反射膜２５を形成するため、７枚のフォトマスクでアクティブマトリクス基板１０を作製でき、製造コストを低減できる。
【００９０】
そして、各画素１１毎に、各コンタクトホール２８の内側で可溶性金属層２１ｂから露出した不溶性金属層２１ａの一部に接すると共に各コンタクトホール２８の内壁の一部を覆って各コンタクトホール２８の縁を跨ぐように接続補助層３１が設けられ、各不溶性金属層２１ａの露出した部分から各接続補助層３１を介して各画素電極３２が引き出されているため、アクティブマトリクス基板１０の作製において各画素電極３２を形成したときに、各接続補助層３１が設けられた部分においては凹部２９を介さずに各画素電極３２を引き出すことができるため、各コンタクトホール２８内で各画素電極３２が途切れることを抑制でき、各画素電極３２と各ドレイン電極２１とに接続不良が生じることを抑制できる。また、各接続補助層３１が各透明層３０と同一層に同一材料で構成されていることにより、この実施形態１の製造方法に示すように各接続補助層３１を各透明層３０と共に形成できるため、各接続補助層３１の形成により製造工程が増加することはない。したがって、製造工程を減らすことができ、且つ各画素電極３２と各薄膜トランジスタ１６との接続不良を抑制できる。
【００９１】
《発明の実施形態２》
図１４〜図２１は、本発明の実施形態２を示している。尚、以降の各実施形態では、図１〜図１３と同じ部分については同じ符号を付して、その詳細な説明を省略する。図１４は、本実施形態の液晶表示パネル１におけるアクティブマトリクス基板１０の一部を概略的に示す平面図である。図１５は、本実施形態のアクティブマトリクス基板１０を有する液晶表示パネル１の一部を概略的に示す断面図である。尚、図１５において、図中左側は図１４のＡ−Ａ線に沿った液晶表示パネル１の断面、図中右側は図１４のＢ−Ｂ線に沿った液晶表示パネル１の断面をそれぞれ示している。
【００９２】
上記実施形態１では、各ドレイン電極２１は高融点金属層２１ａ及び低抵抗金属層２１ｂの２層が積層されて構成されているとしたが、本実施形態では、図１５中左側に示すように、各ドレイン電極２１は、各コンタクトホール２８を形成するためのエッチングにより高融点金属層２１ａ及び低抵抗金属層２１ｂが除去されることを抑制するためのカバー金属層である高融点金属層２１ｃを低抵抗金属層２１ｂ上に有し、高融点金属層２１ａ、低抵抗金属層２１ｂ及び高融点金属層２１ｃの３層が順に積層されて構成されている。
【００９３】
本実施形態のアクティブマトリクス基板１０は、図１５中右側に示すように、各蓄積容量電極２４上に反射膜形成用層４０がそれぞれ設けられており、これら各反射膜形成用層４０上に各高融点金属層２１ｃと一体に高融点金属層４１がそれぞれ設けられている。これら各高融点金属層４１及び層間絶縁膜２７には、図１４及び図１５中右側に示すように、各反射膜形成用層４０を露出させるための開口部４２が形成されている。そして、本実施形態の各反射膜２５は、各反射膜形成用層４０の開口部４２から露出した部分で構成され、各高融点金属層４１から露出している。さらに、各透明層３０は、各開口部４２を塞いで各反射膜２５を覆うように形成されている。
【００９４】
また、各ドレイン電極２１の上層の高融点金属層２１ｃ及び層間絶縁膜２７には、図１５中左側に示すように、コンタクトホール２８がそれぞれ形成されている。これら各コンタクトホール２８の内側では下層の高融点金属層２１ａが低抵抗金属層２１ｂから露出しており、各コンタクトホール２８の底部には各コンタクトホール２８の内壁の各低抵抗金属層２０ｂが構成する部分が側方に凹んで凹部４３が形成されている。
【００９５】
そして、上記実施形態１と同様に、各画素１１毎に、各コンタクトホール２８の内側で高融点金属層２１ａの露出した部分の一部に接すると共に各コンタクトホール２８の内壁の一部を覆って各コンタクトホール２８の縁を跨ぐように接続補助層３１が設けられており、各画素電極３２が各ドレイン電極２１における高融点金属層２１ａの露出した部分から各接続補助層３１を介して透過領域１１ｔの層間絶縁膜２７及び各透明層３０上に引き出されて設けられている。
【００９６】
−製造方法−
次に、本実施形態におけるアクティブマトリクス基板１０の作製方法について、図１６〜図２１を参照しながら説明する。図１６〜図２１は、本実施形態のアクティブマトリクス基板１０の作製途中におけるガラス基板１２を概略的に示す断面図であり、図１５に対応する箇所を示している。
【００９７】
本実施形態のアクティブマトリクス基板１０の製造方法は、各ドレイン電極形成用層２１’、及び各反射膜２５を形成するための反射膜形成用層４０を形成する第１工程と、層間絶縁膜２７及び各反射膜２５を形成する第２工程と、各ドレイン電極２１、各透明層３０及び各接続補助層３１を形成する第３工程と、各画素電極３２を形成する第４工程とを含む。
【００９８】
（第１工程）
まず、上記実施形態１と同様に、第１のフォトマスクを用いて各ゲート電極１７（ゲートバスライン１３）及び各蓄積容量バスライン１５を形成し、ゲート絶縁膜１８を形成した後、第２のフォトマスクを用いて各半導体層形成用層１９’及び各蓄積半導体層２２を形成し、続いて第３のフォトマスクを用いて各突起層２３を形成する。
【００９９】
次に、ゲート絶縁膜１８上に、図１６に示すように、Ｔｉ又はＴｉ合金等からなる高融点金属膜３４（例えば厚さ８０ｎｍ程度）、Ａｌ又はＡｌ合金等からなる低抵抗金属膜３５（例えば厚さ１００ｎｍ程度）、及びＴｉ又はＴｉ合金等からなる高融点金属膜４４（例えば厚さ４０ｎｍ程度）をスパッタリングにより順に積層することにより、金属積層膜４５を形成する。そして、第４のフォトマスクを用いて形成したレジスト層をマスクとして金属積層膜４５にドライエッチングを行った後にレジスト層を除去することにより、図１７に示すように、各画素１１の反射領域となる領域１１ｒ’の外側に高融点金属層２１ａ、低抵抗金属層２１ｂ及び高融点金属層２１ｃが順に積層されたドレイン電極形成用層２１’、各ソースバスライン１４及び各ソース電極２０を形成すると共に、各反射領域となる領域１１ｒ’に、下層の高融点金属膜３４の一部により蓄積容量電極２４、その蓄積容量電極２４上に低抵抗金属膜３５の一部により反射膜形成用層４０、その反射膜形成用層４０上に上層の高融点金属膜４４の一部により高融点金属層４１をそれぞれ形成する。このとき、上記実施形態１と同様に、各半導体層形成用層１９’のｎ＋アモルファスシリコン層１９ｂの一部もエッチングにより除去し、露出させたアモルファスシリコン層１９ａを所望の膜厚で残してチャネル部を形成することにより、各半導体層１９を形成する。
【０１００】
（第２工程）
まず、実施形態１と同様に、各ソースバスライン１４、各ソース電極２０、各ドレイン電極形成用層２１’、及び各反射膜形成用層４０上の高融点金属層４１を覆うように絶縁膜３７を形成する。続いて、絶縁膜３７上にスピンコート法によりレジスト膜を形成し、そのレジスト膜を第５のフォトマスクを用いてパターニングすることにより、絶縁膜３７の各コンタクトホール及び各開口部４２を形成する領域上に開口を有するレジスト層を形成する。続いて、絶縁膜３７及び各高融点金属層２１ｃ，４１に対してレジスト層をマスクとしてドライエッチングを行って、図１８に示すように、各可溶性金属層２１ｂの一部が露出するように各コンタクトホール２８を形成すると共に、各反射膜形成用層４０が露出するように各開口部４２を形成する。このとき、実装部となる領域の絶縁膜３７及びゲート絶縁膜１８にも各ゲートバスライン１３の端子部を露出させるようにコンタクトホールをそれぞれ形成する。そのことにより、層間絶縁膜２７を形成すると共に、各反射膜形成用層４０の露出した部分で構成された各反射膜２５を形成する。
【０１０１】
（第３工程）
まず、上記実施形態１と同様に、図１９に示すように、ウェットエッチングを行ってコンタクトホール２８内で露出した低抵抗金属層２１ｂを除去して高融点金属層２１ａを露出させる。このとき、各低抵抗金属層２１ｂが各コンタクトホール２８内で側方にも等方的に一部除去され、各コンタクトホール２８の内壁における各低抵抗金属層２１ｂが除去された部分に側方に凹む凹部４３が形成される。
【０１０２】
続いて、図２０に示すように、各コンタクトホール２８及び各開口部４２の内部を埋めると共に層間絶縁膜２７を覆うようにスピンコート法によりレジスト膜３８を形成し、そのレジスト膜３８を第６のフォトマスクを介して前面側（図中上側）から露光する。その後、レジスト膜３８をアルカリ溶液を現像液として現像してパターニングすることにより、図２１に示すように各透明層３０及び各接続補助層３１を形成する。このとき、コンタクトホール２８内で低抵抗金属層２１ｂの一部が現像液にさらされて除去されることにより、各ドレイン電極２１が形成される。
【０１０３】
（第４工程）
上記実施形態１と同様に、第７のフォトマスクを用いて各画素電極３２を形成した後、例えば１５０〜２３０℃の範囲内、好ましくは２００℃程度で熱処理を行う。
【０１０４】
−実施形態２の効果−
したがって、この実施形態２によっても、各反射膜２５が各ドレイン電極２１を構成する低抵抗金属層２１ｂと同一層に同一材料で形成され、各画素１１毎に、各コンタクトホールの内側で可溶性金属層２１ｂから露出した不溶性金属層２１ａの一部に接すると共に各コンタクトホール２８の内壁の一部を覆って各コンタクトホール２８の縁を跨ぐように各透明層３０と同一層に同一材料からなる接続補助層３１が設けられ、露出した各不溶性金属層２１ａから各接続補助層３１を介して各画素電極３２が引き出されているので、上記実施形態１と同様の効果を得ることができる。
【０１０５】
ところで、各透明層３０が各開口部４２よりも小さく形成されて各開口部４２を塞いでいない場合には、各反射膜２５が低抵抗金属層２１ｂと同一材料で形成されているため、アクティブマトリクス基板１０の製造において各透明層３０を形成する際に、各透明層３０を形成する領域の外側の各反射膜２５が、各透明層３０を形成するための現像液にさらされて溶解し、図２２に示すように、各透明層３０に重なる領域にまで一部側方に除去される。そのことにより、各反射膜２５の面積が減少する。さらに、各開口部４２の内部には、各反射膜２５が除去された部分に側方に凹む凹部７０が形成されるため、各画素電極３２を形成したときに、各開口部４２内の凹部７０を覆うように各画素電極３２を形成することが難しく、各開口部４２内で各画素電極３２が途切れやすい。
【０１０６】
これに対して、この実施形態２によると、各透明層３０が各開口部４２を塞ぐように形成されているため、各透明層３０を形成する際に各反射膜２５が一部除去されてその面積が減少することがなく、且つ各画素電極３２が途切れることを抑制できる。
【０１０７】
《発明の実施形態３》
図２３〜図３０は、本発明の実施形態３を示している。図２３は、本実施形態の液晶表示パネル１におけるアクティブマトリクス基板１０の一部を概略的に示す平面図である。図２４は、本実施形態のアクティブマトリクス基板１０を有する液晶表示パネル１の一部を概略的に示す断面図である。尚、図２４において、図中左側は図２３のＡ−Ａ線に沿った液晶表示パネル１の断面、図中右側は図２３のＢ−Ｂ線に沿った液晶表示パネル１の断面をそれぞれ示している。
【０１０８】
上記実施形態１では、各コンタクトホール２８は底部全体が各ドレイン電極２１に重なるように形成されているとしたが、本実施形態では、図２３及び図２４中左側に示すように、各コンタクトホール２８は、各ドレイン電極２１の外側でゲート絶縁膜１８にも形成されている。
【０１０９】
これら各コンタクトホール２８は、図２４中左側に示すように、例えばガラス基板１２の表面が底で露出するように形成されている。各コンタクトホール２８の内部には、各コンタクトホール２８の内壁のゲート絶縁膜１８が構成する部分が各ドレイン電極２１に重なる領域にまで側方に凹んで凹部４６が形成されている。
【０１１０】
本実施形態の各接続補助層３１は、ゲート絶縁膜１８に形成された各コンタクトホール２８を埋めるように設けられ、各コンタクトホール２８内の凹部４６を塞いでいる。そして、各画素電極３２は、各ドレイン電極２１における高融点金属層２１ａの露出した部分から各接続補助層３１を介して各透過領域１１ｔの層間絶縁膜２７及び各透明層３０上に引き出されて設けられている。
【０１１１】
また、各透明層３０は、上記実施形態２と同様に、層間絶縁膜２７及び高融点金属層４１に形成された各開口部４２を塞ぐように形成されており、本実施形態のアクティブマトリクス基板１０のその他の構成についても上記実施形態２と同様である。
【０１１２】
−製造方法−
次に、本実施形態におけるアクティブマトリクス基板１０の作製方法について、図２５〜図３０を参照しながら説明する。図２５〜図３０は、本実施形態のアクティブマトリクス基板１０の作製途中におけるガラス基板１２を概略的に示す断面図であり、図２４に対応する箇所を示している。
【０１１３】
本実施形態のアクティブマトリクス基板１０の作製方法も、上記実施形態２と同様に、各ドレイン電極形成用層２１’、及び各反射膜２５を形成するための反射膜形成用層４０を形成する第１工程と、層間絶縁膜２７及び各反射膜２５を形成する第２工程と、各ドレイン電極２１、各透明層３０及び各接続補助層３１を形成する第３工程と、各画素電極３２を形成する第４工程とを含む。第１工程については上記実施形態２と同様である。
【０１１４】
（第２工程）
上記実施形態２と同様に、まず、絶縁膜３７を形成し、絶縁膜３７及び各高融点金属層２１ｃ，４１に対し、第５のフォトマスクを用いて形成したレジスト層をマスクとしてドライエッチングを行って、図２５に示すように、各可溶性金属層２１ｂの一部が露出するように各コンタクトホール２８を形成すると共に、各反射膜形成用層４０が露出するように各開口部４２を形成する。このとき、実装部となる領域の絶縁膜３７及びゲート絶縁膜１８にも各ゲートバスライン１３の端子部を露出させるようにコンタクトホールをそれぞれ形成する。そのことにより、層間絶縁膜２７を形成すると共に、各反射膜形成用層４０の露出した部分で構成された各反射膜２５を形成する。本実施形態では、各コンタクトホール２８を各ドレイン電極２１の外側でゲート絶縁膜１８にも形成するので、これら各コンタクトホール２８の形成によってゲート絶縁膜１８が各ドレイン電極２１に重なる領域にまで側方にも等方的にエッチングされて各コンタクトホール２８内に側方に凹む凹部４６が形成される。
【０１１５】
（第３工程）
まず、図２６に示すように、各コンタクトホール２８及び各開口部４２の内部を埋めると共に層間絶縁膜２７を覆うようにスピンコート法によりレジスト膜３８を形成し、そのレジスト膜３８における各透明層３０及び各接続補助層３１を形成する領域を第６のフォトマスクを介して前面側（図中上側）から露光する。このとき、各接続補助層３１を形成する領域に対しては最適な露光量の６〜８倍程度の露光量となるように露光する。そのことにより、レジスト膜３８の感光した領域は、露光によって感光する感光基の分子結合が露光量に比例して減少して熱リフロー特性が高められる。その後、レジスト膜３８にアルカリ溶液を現像液とする現像を行ってパターニングすることにより、図２７に示すように各透明層３０及び各接続補助層３１を形成する。このとき、各コンタクトホール２８内で各低抵抗金属層２１ｂの一部が現像液にさらされて除去されることにより、これら各コンタクトホール２８の内側で各高融点金属層２１ａが露出して、各ドレイン電極２１が形成される。
【０１１６】
ここで、本実施形態では、上記各実施形態とは異なり、各透明層３０及び各接続補助層３１を形成するためのレジスト膜３８を形成する前に各コンタクトホール２８の内側で露出した低抵抗金属層２１ｂを除去して高融点金属層２１ａを露出させていないので、各接続補助層３１を形成したときに、それら各接続補助層３１の下層の低抵抗金属層２１ｂが各接続補助層３１を形成するときの現像液に溶解して除去され、図２７中左側に示すように、その低抵抗金属層２１ｂが除去された部分に新たに凹部４７が形成される虞がある。
【０１１７】
このことから、各透明層３０及び各接続補助層３１を形成した後、例えば２２０℃程度の温度で約６０分に亘って各接続補助層３１をアニールする。そのことにより、先の露光によって比較的高い熱リフロー特性を有する各接続補助層３１が融解されて、図２８中左側に示すように、融解された各接続補助層３１によって凹部４７が埋められてなくなると共に、各接続補助層３１がガラス基板１２側に広がる断面順テーパ状に形成される。
【０１１８】
（第４工程）
上記実施形態１と同様に、第７のフォトマスクを用いて各画素電極３２を形成した後、例えば１５０〜２３０℃の範囲内、好ましくは２００℃程度で熱処理を行う。
【０１１９】
尚、本実施形態では、第３工程において、レジスト膜３８の各透明層３０及び各接続補助層３１を形成する領域への露光を前面側から行うとしているが、図２９中左側に示すように、レジスト膜３８の接続補助層３１を形成する領域への露光は背面側（図中下側）から行ってもよい。このようにレジスト膜３８の接続補助層３１を形成する領域への露光を背面側から行ってそのレジスト膜３８を現像した場合には、図３０中左側に示すように、各接続補助層３１がガラス基板１２とは反対側に広がる断面逆テーパ状に形成されるので、この場合にも、各透明層３０及び各接続補助層３１を形成した後に各接続補助層３１をアニールすることにより、各接続補助層３１を融解させて図２８中左側に示すように断面順テーパ状にすることが好ましい。
【０１２０】
−実施形態３の効果−
したがって、この実施形態３によると、各反射膜２５が各ドレイン電極２１を構成する低抵抗金属層２１ｂと同一層に同一材料で形成されていることにより、この実施形態３の製造方法に示すように、各ドレイン電極２１を形成すると共に各反射膜２５を形成することができ、各ドレイン電極２１を形成する工程とは別個に各反射膜２５を形成する工程を行う必要がなくなるため、製造工程を減らすことができる。さらに、各ドレイン電極２１を形成する工程とは別個に各反射膜２５を形成する場合に対して、１枚少ないフォトマスクでアクティブマトリクス基板１０を作製でき、製造コストを低減できる。
【０１２１】
そして、各接続補助層３１がゲート絶縁膜１８に形成された各コンタクトホール２８を埋めるように設けられていることにより、アクティブマトリクス基板１０の製造において、各接続補助層３１を形成したときに各コンタクトホール２８内の凹部４６を塞がれるため、各画素電極３２を形成したときに各接続補助層３１が設けられた部分においては凹部４６を介さずに各画素電極３２が引き出され、各コンタクトホール２８内で各画素電極３２が途切れることを抑制でき、各画素電極３２と各ドレイン電極２１とに接続不良が生じることを抑制できる。したがって、製造工程を減らすことができ、且つ各画素電極３２と各薄膜トランジスタ１６との接続不良を抑制できる。
【０１２２】
さらに、上記実施形態２と同様に、各透明層３０が各開口部４２を塞ぐように形成されているため、各透明層３０を形成する際に各反射膜２５が一部除去されてその面積が減少することがなく、且つ各画素電極３２が途切れることを抑制できる。
【０１２３】
《発明の実施形態４》
図３１〜図３８は、本発明の実施形態４を示している。図３１は、本実施形態の液晶表示パネル１におけるアクティブマトリクス基板１０の薄膜トランジスタ１６が設けられた部分を概略的に示す平面図である。図３２は、本実施形態のアクティブマトリクス基板１０を有する液晶表示パネル１の一部を概略的に示す断面図である。尚、図３２において、
図中左側は図３１のＡ−Ａ線に沿った液晶表示パネル１の断面、図中右側は図１４のＢ−Ｂ線に沿った部分に対応する本実施形態の液晶表示パネル１の断面をそれぞれ示している。
【０１２４】
本実施形態のアクティブマトリクス基板１０には、図３１及び図３２中左側に示すように、各ドレイン電極２１の外側に、ゲート絶縁膜１８及び各ドレイン電極２１との間に一部が配置されるように各半導体層１９と同一層にエッチングストッパ層５０が設けられている。これら各エッチングストッパ層５０は、図３２中左側に示すように、各半導体層１９と同様にアモルファスシリコン層５０ａ及びｎ＋アモルファスシリコン層５０ｂが積層されて構成され、各ドレイン電極２１の外側に配置された部分がアモルファスシリコン層５０ａで構成されている。
【０１２５】
そして、各エッチングストッパ層５０にも各ドレイン電極２１の外側で各コンタクトホール２８が形成されている。これら各コンタクトホール２８の内部には、各コンタクトホール２８の内壁の各エッチングストッパ層５０が構成する部分が各ドレイン電極２１に重なる領域にまで側方に凹んで凹部５１が形成されている。
【０１２６】
本実施形態の各接続補助層３１は、各エッチングストッパ層５０に形成された各コンタクトホール２８を埋めるように設けられ、各コンタクトホール２８内の凹部５１を塞いでいる。そして、各画素電極３２は、各ドレイン電極２１における高融点金属層２１ａの露出した部分から各接続補助層３１を介して各透過領域１１ｔの層間絶縁膜２７及び各透明層３０上に引き出されて設けられている。
【０１２７】
また、各透明層３０は、上記実施形態２と同様に、層間絶縁膜２７及び高融点金属層４１に形成された各開口部４２を塞ぐように形成されており、本実施形態のアクティブマトリクス基板１０のその他の構成についても上記実施形態２と同様である。
【０１２８】
−製造方法−
次に、本実施形態のアクティブマトリクス基板１０の作製方法について、図３３〜図３８を参照しながら説明する。図３３〜図３８は、本実施形態のアクティブマトリクス基板１０の作製途中におけるガラス基板１２を概略的に示す断面図であり、図３２に対応する箇所を示している。
【０１２９】
本実施形態のアクティブマトリクス基板１０の作製方法も、上記実施形態２と同様に、各ドレイン電極形成用層２１’、及び各反射膜２５を形成するための反射膜形成用層４０を形成する第１工程と、層間絶縁膜２７及び各反射膜２５を形成する第２工程と、各ドレイン電極２１、各透明層３０及び各接続補助層３１を形成する第３工程と、各画素電極３２を形成する第４工程とを含む。
【０１３０】
（第１工程）
まず、上記実施形態１と同様に、第１のフォトマスクを用いて各ゲート電極１７（ゲートバスライン１３）及び各蓄積容量バスライン１５を形成し、ゲート絶縁膜１８を形成した後、図３３に示すように、第２のフォトマスクを用いて各半導体層形成用層１９’及び各蓄積半導体層２２を形成すると共に、各エッチングストッパ層５０を形成する。
【０１３１】
続いて、第３のフォトマスクを用いて各突起層２３を形成した後、上記実施形態２と同様に、ゲート絶縁膜１８上に、高融点金属膜３４、低抵抗金属膜３５及び高融点金属膜４４を各半導体層形成用層１９’、各蓄積半導体層２２及び各突起層２３を覆うようにスパッタリングにより順に積層することにより金属積層膜４５を形成し、次いで第４のフォトマスクを用いて形成したレジスト層をマスクとして金属積層膜４４にドライエッチングを行った後に、レジスト層を除去することにより、図３４に示すように、各ソースバスライン１４、各ソース電極２０、及び各エッチングストッパ層５０の一部に重なるようにドレイン電極形成用層２１’を形成すると共に、各反射領域となる領域１１ｒ’に、下層の高融点金属膜３４の一部により蓄積容量電極２４、その蓄積容量電極２４上に低抵抗金属膜３５の一部により反射膜形成用層４０、その反射膜形成用層４０上に上層の高融点金属膜４４の一部により高融点金属層４１をそれぞれ形成する。
【０１３２】
このとき、上記実施形態１と同様に、各半導体層形成用層１９’のｎ＋アモルファスシリコン層１９ｂの一部もエッチングにより除去し、露出させたアモルファスシリコン層１９ａを所望の膜厚で残してチャネル部を形成することにより、各半導体層１９を形成する。それに併せて、各エッチングストッパ層５０も各ドレイン電極２１の外側でｎ＋アモルファスシリコン層５０ｂが除去されてアモルファスシリコン層５０ａが露出する。
【０１３３】
（第２工程）
上記実施形態２と同様に、まず、絶縁膜３７を形成し、その絶縁膜３７及び各高融点金属層２１ｃ，４１に対し、第５のフォトマスクを用いて形成したレジスト層をマスクとしてドライエッチングを行って、図３５に示すように各可溶性金属層２１ｂの一部が露出するように各コンタクトホール２８を形成すると共に、各反射膜形成用層４０が露出するように各開口部４２を形成する。このとき、実装部となる領域の絶縁膜３７及びゲート絶縁膜１８にも各ゲートバスライン１３の端子部を露出させるようにコンタクトホールをそれぞれ形成する。そのことにより、層間絶縁膜２７を形成すると共に、各反射膜形成用層４０の露出した部分で構成された各反射膜２５を形成する。本実施形態では、各コンタクトホール２８を各ドレイン電極２１の外側で各エッチングストッパ層５０にも形成するので、これら各コンタクトホール２８の形成によって各エッチングストッパ層５０が各ドレイン電極２１に重なる領域にまで側方にも等方的にエッチングされて各コンタクトホール２８内に側方に凹む凹部５１が形成される。
【０１３４】
（第３工程）
まず、図３６に示すように、各コンタクトホール２８及び各開口部４２の内部を埋めると共に層間絶縁膜２７を覆うようにスピンコート法によりレジスト膜３８を形成し、そのレジスト膜３８を第６のフォトマスクを介して露光する。このとき、各接続補助層３１を形成する領域に対しては最適な露光量の６〜８倍程度の露光量となるように露光する。そのことにより、レジスト膜３８の感光した領域は、露光によって感光する感光基の分子結合が露光量に比例して減少して熱リフロー特性が高められる。その後、レジスト膜３８をアルカリ溶液を現像液として現像してパターニングすることにより、図３７に示すように各透明層３０及び各接続補助層３１を形成する。このとき、コンタクトホール２８内で低抵抗金属層２１ｂの一部が現像液にさらされて除去されることにより、それら各コンタクトホール２８内で高融点金属層２１ａが露出して、各ドレイン電極２１が形成される。
【０１３５】
このとき、本実施形態では、上記実施形態３と同様に、各透明層３０及び各接続補助層３１を形成する前に各コンタクトホール２８の内側で露出した低抵抗金属層２１ｂを除去して高融点金属層２１ａを露出させていないので、各接続補助層３１を形成したときに、それら各接続補助層３１の下層の低抵抗金属層２１ｂが各接続補助層３１を形成するときの現像液に溶解して除去され、図３７中左側に示すように、その低抵抗金属層２１ｂが除去された部分に新たに凹部５２が形成される虞がある。
【０１３６】
このことから、各透明層３０及び各接続補助層３１を形成した後、上記実施形態３と同様に、例えば２２０℃程度の温度で約６０分に亘って各接続補助層３１をアニールする。そのことにより、先の露光によって比較的高い熱リフロー特性を有する各接続補助層３１が融解されて、図３８中左側に示すように、融解された各接続補助層３１によって凹部５２が埋められてなくなると共に、各接続補助層３１がガラス基板１２側に広がる断面順テーパ状に形成される。
【０１３７】
（第４工程）
上記実施形態１と同様に、第７のフォトマスクを用いて各画素電極３２を形成した後、例えば１５０〜２３０℃の範囲内、好ましくは２００℃で熱処理を行う。
【０１３８】
尚、本実施形態においても、上記実施形態３と同様に、レジスト膜３８の接続補助層３１を形成する領域への露光は背面側（図中下側）から行うようにしてもよい。このようにレジスト膜３８の接続補助層３１を形成する領域への露光を背面側から行ってそのレジスト膜３８を現像した場合には、第４工程で各画素電極３２を形成するときに、各接続補助層３１がガラス基板１２とは反対側に広がる断面逆テーパ状になっていることを抑制する観点から、この場合にも、各透明層３０及び各接続補助層３１を形成した後に各接続補助層３１をアニールすることにより、各接続補助層３１を融解させて断面順テーパ状にすることが好ましい。
【０１３９】
−実施形態４の効果−
したがって、この実施形態４によっても、各反射膜２５が各ドレイン電極２１を構成する低抵抗金属層２１ｂと同一層に同一材料で形成されていることにより、各ドレイン電極２１を形成する工程とは別個に各反射膜２５を形成する工程を行う必要がなくなるため、製造工程を減らすことができる。さらに、各ドレイン電極２１を形成する工程とは別個に各反射膜２５を形成する場合に対して、１枚少ないフォトマスクでアクティブマトリクス基板１０を作製でき、製造コストを低減できる。
【０１４０】
そして、各接続補助層３１が各エッチングストッパ層５０に形成された各コンタクトホール２８を埋めるように設けられていることにより、アクティブマトリクス基板１０の作製において、各接続補助層３１を形成したときに各コンタクトホール２８内の凹部５１が塞がれるため、各画素電極３２を形成したときに各接続補助層３１が設けられた部分においては凹部５１を介さずに各画素電極３２が引き出され、各コンタクトホール２８内で各画素電極３２が途切れることを抑制でき、各画素電極３２と各ドレイン電極２１とに接続不良が生じることを抑制できる。したがって、製造工程を減らすことができ、且つ各画素電極３２と各薄膜トランジスタ１６との接続不良を抑制できる。
【０１４１】
さらに、上記実施形態２と同様に、各透明層３０が各開口部４２を塞ぐように形成されているため、各透明層３０を形成する際に各反射膜２５が一部除去されてその面積が減少することがなく、且つ各画素電極３２が途切れることを抑制できる。
【０１４２】
ところで、上記実施形態３のように各コンタクトホール２８が各ドレイン電極２１の外側にまで開口するように形成されている場合には、ゲート絶縁膜１８が各ドレイン電極２１よりもエッチング速度が速いため、アクティブマトリクス基板１０の製造において各コンタクトホール２８を形成したときに、各コンタクトホール２８が各ドレイン電極２１の外側でゲート絶縁膜１８に比較的深く形成される。各コンタクトホール２８が深い程にこれら各コンタクトホール２８が形成された領域の基板表面が低くなるため、アクティブマトリクス基板１０の製造において各透明層３０を形成するためのレジスト膜３８を形成したときに、各コンタクトホール２８が形成された領域において、レジスト膜３８に膜ムラが生じてレジスト膜３８の膜厚が比較的小さくなりやすいため、各接続補助層３１を十分な厚みに形成できない虞がある。
【０１４３】
これに対して、この実施形態４によると、各ドレイン電極２１の外側にエッチングストッパ層５０が設けられているため、アクティブマトリクス基板１０の製造において各コンタクトホール２８を形成したときに、各エッチングストッパ層５０によって各コンタクトホール２８のエッチングの進行が抑制され、各ドレイン電極２１の外側に形成される各コンタクトホール２８を比較的浅くできる。そのことにより、各接続補助層３１を十分な厚みで良好に形成できる。また、これら各エッチングストッパ層５０が各薄膜トランジスタ１６の半導体層１９と同一層に同一材料から構成されていることにより、この実施形態４の製造方法に示すように各エッチングストッパ層５０を各半導体層１９と共に形成できるため、各エッチングストッパ層５０の形成により製造工程が増加することはない。
【０１４４】
《その他の実施形態》
上記実施形態１及び実施形態２では、第３工程において各透明層３０及び各接続補助層３１を形成するためのレジスト膜３８を形成する前に、各コンタクトホール２８内で露出した各低抵抗金属層２１ｂを除去して高融点金属層２１ａを露出させるとしたが、本発明はこれに限られず、各コンタクトホール２８内で露出した各低抵抗金属層２１ｂを除去せずにレジスト膜３８を形成して、レジスト膜３８を現像するときの現像液によってコンタクトホール２８内で露出した各低抵抗金属層２１ｂを溶解して除去し、各高融点金属層２１ａを露出させるようにしてもよい。
【０１４５】
このようにレジスト膜３８を現像するための現像液によって各コンタクトホール２８内で各低抵抗金属層２１ｂを除去して高融点金属層２１ａを露出させる場合には、上記実施形態３及び実施形態４と同様に、各接続補助層３１の下層の低抵抗金属層２１ｂが各接続補助層３１を形成するときの現像液に溶解して除去され、その低抵抗金属層２１ｂが除去された部分に新たに凹部が形成される虞がある。このことから、レジスト膜３８の各接続補助層３１を形成する領域に対して最適な露光量の数倍の露光量となるように露光し、各透明層３０及び各接続補助層３１を形成した後に各接続補助層３１をアニールすることにより、各接続補助層３１を融解させて凹部を埋めてなくすと共に、各接続補助層３１を断面順テーパ状にすることが好ましい。
【０１４６】
また、上記実施形態３及び上記実施形態４では、第３工程において各コンタクトホール２８内で露出した各低抵抗金属層２１ｂを除去せずに各透明層３０及び各接続補助層３１を形成するためのレジスト膜３８を形成し、レジスト膜３８を現像するときの現像液によってコンタクトホール２８内で露出した各低抵抗金属層２１ｂが除去されて各高融点金属層２１ａが露出するとしたが、本発明はこれに限られず、レジスト膜３８を形成する前に、各コンタクトホール２８内で露出した各低抵抗金属層２１ｂをエッチングで除去して高融点金属層２１ａを露出させてもよい。
【産業上の利用可能性】
【０１４７】
以上説明したように、本発明は、アクティブマトリクス基板及び液晶表示装置、並びにアクティブマトリクス基板の製造方法について有用であり、特に、製造工程を減らし、且つ各画素電極と各薄膜トランジスタとの接続不良を抑制することが要望されるアクティブマトリクス基板及び液晶表示装置並びにアクティブマトリクス基板の製造方法に適している。
【図面の簡単な説明】
【０１４８】
【図１】実施形態１の液晶表示装置を概略的に示す断面図である。
【図２】実施形態１の液晶表示パネルにおけるアクティブマトリクス基板の一部を概略的に示す平面図である。
【図３】図２のＡ−Ａ線断面及びＢ−Ｂ線断面を概略的にそれぞれ示す図である。
【図４】各ゲート電極及び各蓄積容量バスラインが形成された状態のガラス基板を概略的に示す断面図である。
【図５】各半導体層形成用層及び各蓄積半導体層が形成された状態のガラス基板を概略的に示す断面図である。
【図６】各突起層が形成された状態のガラス基板を概略的に示す断面図である。
【図７】各ドレイン電極及び各反射膜を形成するための金属積層膜が形成された状態のガラス基板を概略的に示す断面図である。
【図８】各ドレイン電極形成用層及び各反射膜が形成された状態のガラス基板を概略的に示す断面図である。
【図９】絶縁膜が形成された状態のガラス基板を概略的に示す断面図である。
【図１０】層間絶縁膜が形成された状態のガラス基板を概略的に示す断面図である。
【図１１】各コンタクトホールの内側で露出した低抵抗金属層を除去した状態のガラス基板を概略的に示す断面図である。
【図１２】各透明層及び接続補助層を形成するためのレジスト膜を露光している状態を概略的に示す断面図である。
【図１３】各透明層及び各接続補助層が形成された状態のガラス基板を概略的に示す断面図である。
【図１４】実施形態２の液晶表示パネルにおけるアクティブマトリクス基板の一部を概略的に示す平面図である。
【図１５】図１４のＡ−Ａ線断面及びＢ−Ｂ線断面を概略的にそれぞれ示す図である。
【図１６】実施形態２において、各ドレイン電極及び各反射膜を形成するための金属積層膜が形成された状態のガラス基板を概略的に示す断面図である。
【図１７】実施形態２において、各ドレイン電極形成用層及び各反射膜形成用層が形成された状態のガラス基板を概略的に示す断面図である。
【図１８】実施形態２において、層間絶縁膜が形成された状態のガラス基板を概略的に示す断面図である。
【図１９】実施形態２において、各コンタクトホール内で露出した低抵抗金属層を除去した状態のガラス基板を概略的に示す断面図である。
【図２０】実施形態２において、各透明層を形成するためのレジスト膜を露光している状態を概略的に示す断面図である。
【図２１】実施形態２において、各透明層及び各接続補助層が形成された状態のガラス基板を概略的に示す断面図である。
【図２２】各透明層を各開口部よりも小さく形成した後に各画素電極を形成した状態のガラス基板を概略的に示す断面図である。
【図２３】実施形態３の液晶表示パネルにおけるアクティブマトリクス基板の一部を概略的に示す平面図である。
【図２４】図２３のＡ−Ａ線断面及びＢ−Ｂ線断面を概略的にそれぞれ示す図である。
【図２５】実施形態３において、各コンタクトホール及び各開口部が形成された状態のガラス基板を概略的に示す断面図である。
【図２６】実施形態３において、各透明層及び各接続補助層を形成するためのレジスト膜を露光している状態を概略的に示す断面図である。
【図２７】実施形態３において、各透明層及び各接続補助層が形成された状態のガラス基板を概略的に示す断面図である。
【図２８】実施形態３において、各接続補助層をアニールした状態のガラス基板を概略的に示す断面図である。
【図２９】実施形態３の他の製造方法において、各透明層及び各接続補助層を形成するためのレジスト膜を露光している状態を概略的に示す断面図である。
【図３０】実施形態３の他の製造方法において、各接続補助層が形成された状態のガラス基板を概略的に示す断面図である。
【図３１】実施形態４の液晶表示パネルにおけるアクティブマトリクス基板の薄膜トランジスタが設けられた部分を概略的に示す平面図である。
【図３２】図３１のＡ−Ａ線断面及び図１４のＢ−Ｂ線断面に対応する実施形態４の液晶表示パネルの断面を概略的に示す図である。
【図３３】実施形態４において、各半導体層形成用層、各蓄積半導体層及び各エッチングストッパ層が形成された状態のガラス基板を概略的に示す断面図である。
【図３４】実施形態４において、各ドレイン電極形成用層及び各反射膜形成用層を形成した状態のガラス基板を概略的に示す断面図である。
【図３５】実施形態４において、各コンタクトホール及び各開口部を形成した状態を概略的に示す断面図である。
【図３６】実施形態４において、各透明層及び各接続補助層を形成するためのレジスト膜を露光している状態を概略的に示す断面図である。
【図３７】実施形態４において、各透明層及び各接続補助層が形成された状態のガラス基板を概略的に示す断面図である。
【図３８】実施形態４において、各接続補助層をアニールした状態のガラス基板を概略的に示す断面図である。
【図３９】従来のアクティブマトリクス基板の一部を概略的に示す平面図である。
【図４０】図３９のＸ−Ｘ線断面及びＹ−Ｙ線断面を概略的にそれぞれ示す図である。
【図４１】各ドレイン電極形成用層及び反射膜形成用層を形成した状態のガラス基板を概略的に示す断面図である。
【図４２】絶縁膜を形成した状態のガラス基板を概略的に示す断面図である。
【図４３】各コンタクトホール及び各開口部を形成した状態を概略的に示す断面図である。
【図４４】各透明層を形成した状態のガラス基板を概略的に示す断面図である。
【図４５】図４４のガラス基板に各画素電極を形成した状態を概略的に示す断面図である。
【図４６】各コンタクトホールを各ドレイン電極の外側でゲート絶縁膜にも形成した状態のガラス基板を概略的に示す断面図である。
【図４７】図４６のガラス基板に各画素電極を形成した状態を概略的に示す断面図である。
【符号の説明】
【０１４９】
Ｓ    液晶表示装置
１    液晶表示パネル
１０    アクティブマトリクス基板
１１    画素
１１ｒ    反射領域
１１ｒ’    反射領域となる領域
１１ｔ    透過領域
１１ｔ’    透過領域となる領域
１６    薄膜トランジスタ
１８    ゲート絶縁膜
１９    半導体層
２１    ドレイン電極
２１’    ドレイン電極形成用層
２１ａ    高融点金属層（不溶性金属層）
２１ｂ    低抵抗金属層（可溶性金属層）
２１ｃ    高融点金属層（カバー金属層）
２５    反射膜
２７    層間絶縁膜
２８    コンタクトホール
２９，４３，４６，４７，５１，５２    凹部
３０    透明層
３１    接続補助層
３２    画素電極
３４    高融点金属膜（不溶性金属膜）
３５    低抵抗金属膜（可溶性金属膜）
３６，４５    金属積層膜
３７    絶縁膜
３８    レジスト膜
４０    反射膜形成用層
４１    高融点金属層（金属層）
４２    開口部
４４    高融点金属膜（金属膜）
５０    エッチングストッパ層
６０    対向基板
６１    液晶層
【図１】
2010117597.tif 000003
【図２】
2010117597.tif 000004
【図３】
2010117597.tif 000005
【図４】
2010117597.tif 000006
【図５】
2010117597.tif 000007
【図６】
2010117597.tif 000008
【図７】
2010117597.tif 000009
【図８】
2010117597.tif 000010
【図９】
2010117597.tif 000011
【図１０】
2010117597.tif 000012
【図１１】
2010117597.tif 000013
【図１２】
2010117597.tif 000014
【図１３】
2010117597.tif 000015
【図１４】
2010117597.tif 000016
【図１５】
2010117597.tif 000017
【図１６】
2010117597.tif 000018
【図１７】
2010117597.tif 000019
【図１８】
2010117597.tif 000020
【図１９】
2010117597.tif 000021
【図２０】
2010117597.tif 000022
【図２１】
2010117597.tif 000023
【図２２】
2010117597.tif 000024
【図２３】
2010117597.tif 000025
【図２４】
2010117597.tif 000026
【図２５】
2010117597.tif 000027
【図２６】
2010117597.tif 000028
【図２７】
2010117597.tif 000029
【図２８】
2010117597.tif 000030
【図２９】
2010117597.tif 000031
【図３０】
2010117597.tif 000032
【図３１】
2010117597.tif 000033
【図３２】
2010117597.tif 000034
【図３３】
2010117597.tif 000035
【図３４】
2010117597.tif 000036
【図３５】
2010117597.tif 000037
【図３６】
2010117597.tif 000038
【図３７】
2010117597.tif 000039
【図３８】
2010117597.tif 000040
【図３９】
2010117597.tif 000041
【図４０】
2010117597.tif 000042
【図４１】
2010117597.tif 000043
【図４２】
2010117597.tif 000044
【図４３】
2010117597.tif 000045
【図４４】
2010117597.tif 000046
【図４５】
2010117597.tif 000047
【図４６】
2010117597.tif 000048
【図４７】
2010117597.tif 000049