(57)【要約】      （修正有）【課題】画素形成画素回路において、ソースフォロアバッファ等によるノイズを低減する。【解決手段】画像形成画素回路２１０は、センスノード２１９に接続される電荷保存能力を有する感光性素子２１４を含むことができる。この画像形成画素回路は、開ループ構成で作動されるときに、センスノードからの電圧を増幅器の出力ノード上の電圧に増幅することが可能な反転増幅器と、この反転増幅器の入出力ノードを接続すること、および、したがって負帰還を一時的に確立することによって高開ループゲインを与える動作点に、反転増幅器をリセットすること、が可能なリセットスイッチ２１３と、を更に含むことができる。さらに、この画像形成画素回路は、読み出しノードに伝わる信号周波数を役立つ信号情報を含むそれらの周波数に制限するために、反転増幅器の出力ノードにローパスフィルタを含むことができる。【選択図】図３
2010063096.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも一つの画素回路（２１０）であって、前記少なくとも一つの画素回路（２１０）が、
ａ）センスノード（２１９）に接続される電荷保存能力を備えた感光性素子（２１４）、
ｂ）開ループ構成で動作させられる時、少なくともその一部が、前記センスノード（２１９）からの電圧を前記増幅器（２１１）の出力ノード上の電圧に増幅することが可能な、非線形開ループ反転電圧増幅器（２１１）であって、前記反転増幅器（２１１）が以下の圧縮特性：
ａｂｓ（Ｑｉｎ１）＜ａｂｓ（Ｑｉｎ２）に対してａｂｓ（ｄＶｏｕｔ１／ｄＱｉｎ１）＞ａｂｓ（ｄＶｏｕｔ２／ｄＱｉｎ２）を有する増幅器、
ｃ）前記反転増幅器（２１１）の入出力ノードを接続し、かつしたがって、負帰還を少なくとも一時的に確立することによって２−１０００にわたる高い開ループゲインを与える動作点に、前記反転増幅器（２１１）をリセットする、ことが可能なリセットスイッチ（２１３）、
ｄ）前記リセットスイッチ（２１３）のリセット動作を制御することができる、前記少なくとも一つの画素回路（２１０）によって接続され、かつ共有される制御線（２４２）、および
ｅ）読み出しノードに伝える信号周波数を限定するタスクを有する、前記反転増幅器（２１１）の出力ノードにおけるローパスフィルタ、を備えることを特徴とする回路。
【請求項２】
画像形成画素回路（２１０）であって、前記感光性素子（２１４）が、前記感光性素子（２１４）の保存領域から前記センスノード（２１９）まで制御された完全な電荷転送を可能にする転送ゲート（２１５）を横切って、前記センスノード（２１９）に接続される、ことを特徴とする請求項１に記載の回路。
【請求項３】
画像形成画素回路（２１０）であって、さらに、前記少なくとも一つの画素回路（２１０）を信号線（２２０）に接続するための選択スイッチ（２１２）、を備える請求項１または２のいずれかに記載の回路。
【請求項４】
画像形成画素回路（２１０）であって、前記反転増幅器（２１１）が、以下の素子：ＣＭＯＳ製造技術を使用して製造されるＭＯＳ素子および受動回路素子、のうちの少なくとも１つによって実現される、ことを特徴とする請求項１〜請求項３のいずれか一項に記載の回路。
【請求項５】
画像形成画素回路（２１０）であって、前記転送ゲート、前記リセットスイッチおよびあるならば前記選択スイッチ（２１２）が、ＭＯＳトランジスタ素子によって実現される、ことを特徴とする請求項１〜請求項４のいずれか一項に回路。
【請求項６】
記載の画像形成画素回路（２１０）であって、前記反転増幅器（２１１）が、前記感光性素子（２１４）によって検出される光度の対応する減少とともに増大するゲインを有する、ことを特徴とする請求項１〜請求項５のいずれか一項に回路。
【請求項７】
画像形成画素回路（２１０）であって、前記反転増幅器（２１１）部分が、少なくとも一つのトランジスタ素子（２１６）および、前記感光性素子上の低い強度の前記光に対応する前記範囲を含む、増幅器出力電圧の範囲に対して前記増幅器入力トランジスタのドレイン端子の電位をほぼ一定に保つようにバイアスされるカスコードトランジスタ（７１０）、を備えることを特徴とする請求項１〜請求項６のいずれか一項に回路。
【請求項８】
選択スイッチ（２１２）制御信号によって請求項１ないし７のいずれかに記載の前記画像形成画素回路を動作させる方法であって、前記方法が、以下の手順、すなわち、
ａ）前記選択信号の第１の値によって、前記対応する少なくとも一つの画素信号線（２２０）から前記画素回路（２１０）を分離するオープンスイッチとして、前記選択スイッチ（２１２）を構成し、
ｂ）前記選択信号の第２の値によって、前記画素出力信号を前記対応する少なくとも一つの信号線（２２０）に接続するカスコードトランジスタとして、前記選択スイッチ（２１２）を構成し、および
ｃ）前記画素回路（２１０）が前記対応する少なくとも一つの信号線（２２０）に接続される間に、ゼロおよび低い光度に対応する範囲を含む、前記増幅器（２１０）の出力電圧の範囲に対して、前記対応するセンスノード（２１９）と信号線（２２０）との間に減少した実効寄生容量を与える、手順、によって特徴づけられる方法。
【請求項９】
請求項８の方法に従って動作される請求項１〜６のいずれか一項に記載の画像形成画素回路（２１０）、または請求項７に記載の画像形成画素回路（２１０）であって、さらに、前記センスノード（２１９）と前記増幅器入力トランジスタ（２１６）のドレイン端子との間に接続されるコンデンサ（８０１）を備える回路。
【請求項１０】
記載の前記画像形成画素回路（２１０）を動作させる方法であって、前記リセット信号遷移の一部の間に、負帰還を維持するために、前記リセット動作をオフにするためのリセット制御信号の前記反転増幅器（２１１）のセトリング時間に等しいかより遅い、制御された遅波エッジを使用する、方法。
【請求項１１】
請求項１〜請求項７または請求項９のいずれか一項に記載の前記画像形成画素回路（２１０）のマトリックス（２００）を備えた固体イメージセンサ。
【請求項１２】
請求項１１または１２のいずれか一項に記載の固体画像形成素子であって、さらに、それぞれが複数の前記画素回路（２１０）に接続される可能性を提供する、複数の共有画素信号線（２２０）を備える素子。
【請求項１３】
請求項１１〜請求項１３のいずれか一項に記載の固体画像形成素子であって、さらに、負荷素子（２３１）、濾過コンデンサ（２３２）および信号処理回路（２３３）のような前記信号線（２１０）に接続される共有回路を備える素子。
【請求項１４】
請求項１４に記載の固体画像形成素子であって、それぞれが前記画素信号線の１つに接続される、複数の信号処理回路のそれぞれの機能が、以下の、すなわち、相関二重サンプリング（ＣＤＳ）および相関多重サンプリング、のいずれか１つを含む、素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体光センサに関し、および、より具体的には、一次元および二次元の画像形成を可能にする固体イメージセンサに関する。
【背景技術】
【０００２】
高いダイナミックレンジをなお維持しながら固体イメージセンサにおけるノイズおよび暗電流を減少することが主要な関心事である。図１を参照して、現状技術相補金属酸化物半導体（ＣＭＯＳ）イメージセンサ画素１００は、通常、電荷保存能力を有することができる感光性素子１０１、この感光性素子からセンスノード１０７上への完全な電荷転送を可能にする転送制御信号１１２によって制御される転送ゲート１０２、リセット制御信号１１１によって制御され、それによって、リセットスイッチ１０３がセンスノード１０７を固定リセット電位にリセットするために使われるリセットスイッチ１０３、ソースフォロワバッファ１０４および画素をいくつかの画素で共有されるコラムライン１０８に連結するための画素選択スイッチ１０５、を含む。電流源のような負荷素子１０６が、画素バッファリングトランジスタに結合されてソースフォロワバッファを形成し、ここで１０６は、通常コラムラインに接続される。
【０００３】
この画素に対する一例動作シーケンスは、最初に、感光性素子内で光に当たることによって生成される電子を集め、その後、画素選択信号（図示せず）によって画素選択スイッチ１０５を作動させ、次いで、画素選択スイッチ１０５がまだ作動している間に、センスノード１０７をリセットするためにリセットスイッチ１０３のリセット制御信号１１１をパルス制御し、および最後に、画素選択スイッチ１０５がまだ作動している間に、センスノード１０７上へ集められた信号電荷を転送するために転送制御信号１１２をパルス制御する、ステップを含むであろう。この種のシーケンスを使用することによってセンスノード１０７のリセットレベル、同じく感光性素子１０１によって検出される光に対応するリセットレベルおよび信号レベルの合計が連続的にコラムライン上に現れる。したがって、前記連続的に出力された合計とリセットレベルとの間の差異を計算することによって、信号レベルが、決定されることができる。
【０００４】
上記の動作方法は、相関二重サンプリング法（ＣＤＳ）として公知で、固定パターンノイズ（ＦＰＮ）およびリセットスイッチ１０３の、サンプリングされて保持された時間的ノイズに対応するリセットノイズを抑制する。さらに、ソースフォロワバッファ１０４の低周波ノイズ（主に１／ｆノイズ）の減少が達成される。
【０００５】
ソースフォロワバッファ１０４のホワイトノイズは、現状技術固体イメージセンサにおける別の重要なノイズ源である。（特許文献１）内に開示されるような帯域幅エンジニアリング法が適用されることができ、イメージセンサのフレーム速度および画素数または列数によって通常規定される、所定の画素読み出し時間をなお維持する間に、帯域幅を制御して、画素から読み出される信号のホワイトノイズを最小にする。
【０００６】
ＣＤＳ、増幅およびバッファリングのような信号調整のために使用される下流回路が、さまざまな性質のノイズをもたらす。
【０００７】
容量性帰還相互インピーダンス増幅器（ＣＴＩＡ）を形成する増幅器および帰還コンデンサを使用する画素アーキテクチャが、（特許文献２）内に、および、（特許文献３）内に開示されている。このアーキテクチャは、センスノードキャパシタンスの画素変換率を独立に与えることができる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】欧州特許１  ６４３  ７５４（Ｌｕｓｔｅｎｂｅｒｇｅｒ他）
【特許文献２】欧州特許１  ５３８  ８２８（ワタナベ）
【特許文献３】米国特許２００７／０１０８３７５（オルセン他）
【発明の概要】
【課題を解決するための手段】
【０００９】
本発明はとりわけ画像形成画素回路に関する。本発明の実施態様に従う画像形成画素回路は、センスノードに接続される電荷保存能力を有する感光性素子を含むことができる。この画像形成画素回路は、開ループ構成で作動されるときに、センスノードからの電圧を増幅器の出力ノード上の電圧に増幅することが可能な反転増幅器と、この反転増幅器の入出力ノードを接続することによって負帰還を一時的に確立すること、および、したがって高開ループゲインを与える動作点に、反転増幅器をリセットすること、が可能なリセットスイッチと、を更に含むことができる。さらに、この画像形成画素回路は読み出しノードに伝わる信号周波数を役立つ信号情報を含むそれらの周波数に制限するために、反転増幅器の出力ノードにローパスフィルタを含むことができる。
【００１０】
実施態様において、この感光性素子は例えば、感光性素子の保存領域からセンスノードまで制御された完全電荷転送を可能にする転送ゲートを横切って、センスノードに接続されることができる。
【００１１】
本発明の実施態様において、画像形成画素回路は例えば更にこの少なくとも一つの画素回路を信号線に接続するための選択スイッチを含むことができる。
【００１２】
実施態様において、この感光性素子は例えば、埋込みフォトダイオード、ピン留めフォトダイオード、電荷結合素子（ＣＣＤ）、フォトゲート素子およびその他の適切な感光性素子によって実現されることができる。
【００１３】
実施態様において、反転増幅器は例えば少なくとも以下の素子の１つ：単一ＭＯＳトランジスタのような、金属酸化物半導体（ＭＯＳ）素子、および受動回路素子、によって実現されることができる。反転増幅器によって使用される素子のうちの少なくとも１つは、ＭＯＳ製造技術によって製造されることができる。
【００１４】
実施態様において、転送ゲート、リセットスイッチおよびあるならば選択スイッチは、例えばＭＯＳトランジスタ素子によって実現されることができる。
【００１５】
実施態様において、反転増幅器は例えば、感光性素子によって検出される光に対する光の強度の対応する減少と共に増大するゲインを有する。
【００１６】
本発明の実施態様において、反転増幅器は、例えば少なくとも一つのトランジスタ素子と、感光性素子に当たる低い強度の光に対応する範囲を含む増幅器出力電圧の範囲に対して、電位を増幅器入力トランジスタのドレイン端子でほぼ一定に保つようにバイアスされる少なくとも一つのカスコードトランジスタ素子と、を含むことができる。
【００１７】
本発明は更に、選択スイッチ制御信号によって画像形成画素回路を動作させる方法を開示する。本発明の実施態様において、この方法は例えば以下の手順によって特徴づけられることができる：選択信号の第１の値によって、画素回路を対応する少なくとも一つの画素信号線から分離するオープンスイッチとして、選択スイッチを構成し、選択信号の第２の値によって、画素出力信号を対応する少なくとも一つの信号線に接続するカスコードトランジスタとして、選択スイッチを構成し、および、画素回路が対応する少なくとも一つの信号線から分離されている間、かつ画素出力信号がそれに接続されている間、低光度に対応する範囲を含む増幅器の出力電圧の範囲に対して、対応するセンスノードと信号線との間の実効寄生容量の低減を提供する。
【００１８】
実施態様において、画像形成画素回路は例えばセンスノードと反転増幅器入力トランジスタのドレイン端子との間に接続されるコンデンサを更に含むことができる。
【００１９】
実施態様において、この方法は例えば、リセット信号遷移の少なくとも一部の間に負帰還を維持するためにリセット動作をオフにするためのリセット制御信号の制御された遅波エッジを使用することを更に含むことができる。
【００２０】
本発明は、更に画像形成画素回路のマトリックスを備えた固体イメージセンサを開示する。
【００２１】
実施態様において、この固体画像形成素子は例えば、複数の画素回路に接続されるそれぞれが画素回路のリセット動作、転送動作および選択動作を制御することを可能にする、複数の制御線を含むことができる。
【００２２】
実施態様において、この固体画像形成素子は例えば、それぞれが複数の画素回路に接続される可能性を提供する、複数の共有画素信号線を更に含むことができる。
【００２３】
実施態様において、この固体画像形成素子は例えば負荷素子、濾過コンデンサおよび信号処理回路のような、信号線に接続される共有回路を含むことができる。
【００２４】
実施態様において、対応する画素信号線に接続される複数の信号処理回路のそれぞれの機能が、相関二重サンプリング（ＣＤＳ）および相関多重サンプリングのいずれか一つを含む。
【図面の簡単な説明】
【００２５】
本発明のこれらのおよび更なる特徴および効果は、添付の図を参照して、例証としてのみ与えられるそのいくつかの実施態様の続く記述に照らして、より明らかに理解されるようになり、そこにおいて、
【００２６】
【図１】従来技術に従う活性画素センサアレイの概略図である。
【図２】本発明の一実施態様に従うセンサアレイの電子回路のセクションの概略図である。
【図３】本発明の一実施態様に従う画素回路の概略図である。
【図４】その画素セクションがｎチャネル金属酸化物半導体（ＭＯＳ）トランジスタを使用する本発明の別の実施態様に従う画素回路の概略図である。
【図５】適切な負荷素子と図３内に略図で例示される画素回路を組み合わせることによって形成されることができる、本発明の一実施態様に従う圧縮非線形性を備えた増幅器の概略図である。
【図６】図５の増幅器の伝達特性に関して略図で例示するグラフである。
【図７】画素回路がカスコードトランジスタを備える本発明の別の実施態様に従う画素回路の概略図である。
【図８】画素回路がカスコードトランジスタおよびミラーコンデンサを備える本発明のさらに別の実施態様に従う画素回路の概略図である。
【図９】図３、図４、図７および図８内に略図で例示される画素回路の実施態様内に使用されるのに適している制御信号動作シーケンスの概略図である。
【図１０】図３、図４、図７および図８内に略図で例示される画素回路の実施態様内に使用されるのに適しているリセット信号動作方法を実現する制御信号シーケンスの概略図である。および、
【図１１】本発明のいくつかの実施態様に従う、選択信号動作方法を実現する制御信号シーケンスの概略図である。
【００２７】
理解されるであろうことは、説明の簡単さおよび明快さのために、図内に示される要素が一定の比率で必ずしも描画されているというわけではない。例えば、要素のいくつかの寸法は明確にするため他の要素に対して誇張されることができる。更に適切であるとみなされるところで、参照番号および／または文字が同一のまたは類似した要素を示唆するために図の間で繰り返されるかもしれないが、しかし、全ての図に対して記述内に参照されないかもしれない。
【発明を実施するための形態】
【００２８】
一般に、本発明の実施態様はセンスノードキャパシタンスによって制限されることなく下流回路ノイズに対して、優れた耐性を提供し、および本願明細書において下で概説されるように、本発明は線形増幅法に特有の変換係数とダイナミックレンジとの間のトレードオフを克服する。これは、なお低素子数および面積を提供すると共に達成され、したがって、画素における高い値の光学充填率を提供する。特に、本発明は、イメージセンサ、およびピン留めフォトダイオードおよび／または電荷結合素子および／またはオン画素電圧増幅を含むイメージセンサを動作させるための方法に関する。
【００２９】
更に本発明は、とりわけその感光性素子がピン留めフォトダイオード（ＰＰＤ）によって具体化されることができる相補金属酸化物半導体（ＣＭＯＳ）イメージセンサ、および、その感光性領域が、とりわけＣＣＤによって、具体化されることができるＣＭＯＳ電荷結合素子（ＣＣＤ）ハイブリッドイメージセンサに関する。
【００３０】
下流回路ノイズの上の信号の比率を改善するために、画素変換率ΔＶｏｕｔ／ΔＱｉｎを最大化することが好ましく、ここでＶｏｕｔは、画素出力電圧であり、およびＱｉｎは画素に当たる対応する光の強度に応答して画素内に検出される電荷量である。図１を参照して記載されているイメージセンサの場合、１に近い値に限定されるゲインによって特徴づけられるソースフォロワバッファ１０４を使用して、電荷感度が主にセンスノード１０７のキャパシタンスの関数であるという結果になる。前記キャパシタンスの最小限の実際的な値は、イメージセンサを製造するのに用いられる製造技術に依存する。
【００３１】
単一電子に接近するきわめて低いノイズレベルを達成する本発明の実施態様に従う固体イメージセンサは、とりわけ、以下の要素を含むことができる：
１．低レベルの当たる光の強度に対応する入力電圧のその範囲で１よりかなり大きいゲインを与える開ループ反転電圧増幅器。
２．高ゲインのその範囲で前記増幅器を動作点にリセットするために増幅器に負帰還を一時的にかけることを可能にするスイッチ。
３．増幅器の信号およびノイズ帯域幅を制限するローパスフィルタ。
４．電荷保存能力を有することができる感光性素子。
【００３２】
本発明のいくつかの実施態様によれば、この感光性素子は電荷保存ゾーンからセンスノード上への完全電荷転送を可能にすることができる。留意する必要があるのは、用語「完全」、同じくその文法的変形もまた、用語「実質的に完全」の意味を包含することである。
【００３３】
この種の感光性素子の使用は、相関二重サンプリング（ＣＤＳ）または相関多重サンプリングを適用し、それによって短期期間内に読み出される相関リセットおよび信号レベルを得ることを可能にする。それによって、したがって、主に比較的高い周波数に対して増幅器内に生じるフリッカーノイズを減らすことが可能になる。例えば、例えば毎秒１０から１００フレームにわたるフレーム速度で読み出されることができる１００万を超える画素を含む画像形成素子は、キロヘルツの範囲の周波数までのフリッカーノイズが除去されることができる。用語「除去される」がまた、用語「実質的に除去される」の意味を包含する点に留意する必要がある。完全電荷転送能力を備えたこの種の検出器に対して可能な低周波ノイズ抑圧は、したがって、少なくとも信号積分時間の長さの期間内にだけ相関リセットおよび信号レベルを供給する不完全な電荷転送を与えるか、または何の電荷転送も与えない検出器によって可能にされるノイズ抑圧より優れている。さらに、リセットおよび信号レベルのすばやい連続した読み出しは、任意の追加的なアナログまたはデジタルメモリの必要性なしでいくつかの画素回路の間でＣＤＳ用の回路の単純な共有を可能にする。光変換ゾーンから切り離された読み出しノードによって特徴づけられるこの種の感光性素子が、低い値（例えば１フェムトファラド−１０フェムトファラド）のセンスノードキャパシタンス、およびしたがって、大きな検出器面積に対してさえ高変換率を可能にすると指摘することは、重要である。記載された特性を備えた感光性素子は例えば、埋込みフォトダイオード、ピン留めフォトダイオード、ＣＣＤおよびフォトゲート素子によって実現されることができる。対応して、本発明の一実施態様に従う画像形成素子は、とりわけ以下の理由のうちの少なくとも１つの理由で、１個の電子に等しいかまたは近い（例えば、＜１０個の電子または＜５個の電子）の室温（例えば２３°Ｃ）ノイズ値に接近する超低ノイズ画像を生成することができる：
１．下流回路からのノイズの効果が、高変換率ΔＶｏｕｔ／ΔＱｉｎに結びつく画素内の増幅器のゲインに起因して効果的に減少させられる。
２．限定信号帯域幅およびそれによる画素増幅器からのホワイトノイズの減少が、ゲインの帯域制限効果に起因して、合理的に低い値の出力信号負荷キャパシタンスを使用して達成されることができ、および、したがってわずかな半導体面積を使用して実現されることができる。
３．リセットノイズ（リセットスイッチを開けるときに、サンプリングされて保持されるリセット段階中にリセットスイッチおよび増幅器から生じるセンスノード上の時間的ノイズ）が、ＣＤＳ法を使用して除去されることができる。
４．固定パターンノイズが、二重サンプリングを使用して除去されることができる。
５．増幅器からのフリッカーノイズが上で説明されたように、リセットおよび信号レベルサンプリング間の低い時間差に起因してＣＤＳによって効果的に減少させられる。
【００３４】
上でなされた主張を実証するために、本発明に従う画素回路がＣＤＳ手順と組み合わせられる場合に対して適用される信号およびノイズ周波数波形成形を考慮する。ＣＤＳ手順に対応する高域伝達関数は、以下の式（１）に対応することができる：
2010063096.tif 000003
【００３５】
他の式が高域伝達関数を記述するために用いることができる点に留意する必要がある。
【００３６】
ＴＣＤＳは、サンプリングする相関リセットレベルと信号レベルとの間のサンプリング時間差を表す。高域伝達関数がω＝０でゼロと等しい振幅を有し、したがって、リセットノイズ（ＤＣノイズ）および固定パターンノイズ（異なる画素回路間の固定増幅器リセットレベルオフセット）を完全に除去する、点に注意されたい。
【００３７】
画素増幅器および信号線負荷は、その伝達関数が以下の式（２）によって表されることができる連続時間ローパスフィルタを形成する：
2010063096.tif 000004
【００３８】
Ａｖ、ｇｍおよびＣｌｏａｄはそれぞれ、画素増幅器のＤＣ電圧利得、画素増幅器の相互コンダクタンスおよび画素増幅器の負荷キャパシタンスである。他の式が伝達関数を表すことができる点に留意する必要がある。
【００３９】
画素増幅器熱雑音は、基本的にホワイトノイズスペクトル密度を有し、とりわけ、画素増幅器のローパス伝達関数自体、および、ＣＤＳプロセスの高域伝達関数によって形成されることができる。熱平方二乗平均（ｒｍｓ）ノイズフィギュアは、周波数領域内の上記の伝達関数の両方ともによって乗じられるホワイトノイズ分光出力密度を積分することによって得られる。適切に必要な大きさにされた設計に対して、ＣＤＳサンプリング時間差は増幅器セトリング時間より十分に上にある。この状況において、低周波ホワイトノイズ減衰効果は無視されることができ、および、熱雑音が増幅器入力トランジスタによって支配されるとすれば、画素増幅器入力に関するｒｍｓ熱雑音等価電荷は以下の式（３）によって与えられることができる：
2010063096.tif 000005
【００４０】
ＣＳＮはセンスノードの実効キャパシタンスを表し、および、２の平方根はＣＤＳを実行するために２つのサンプルが取られる事実を反映する。他の式が画素増幅器へのｒｍｓ熱雑音等価電荷入力を記述するのに用いられることができる点に留意する必要がある。増幅の帯域制限効果が大きいコンデンサを使用しなければならないことなく低熱雑音に結びつく点に留意する。
【００４１】
フリッカーノイズの寄与を評価するために、ＣＤＳ動作による低周波波形成形が重要であり、多大な低周波ノイズ減衰を提供することができる。フリッカーノイズが増幅器入力トランジスタの寄与によって支配される前提条件の下で、フリッカーノイズ入力参照等価電荷は以下の式（４）によって記述されることができる：
2010063096.tif 000006
【００４２】
Ｃｇａｔｅは増幅器入力トランジスタのゲート酸化膜キャパシタンスを表し、および、Ｋはプロセスに依存したフリッカーノイズパラメータである。他の式が上述のフリッカーノイズ入力参照等価電荷を記述するのに用いられることができる点に留意する必要がある。フリッカーノイズが入力トランジスタの寄与によって支配されるという前提条件は、小型増幅器入力素子が画素のアレイのすべての画素回路に存在する場合、およびそれらが複数の画素回路の間で共有されることができるので、増幅器の更なる部分がかなりより大きい場合、に対して合理的である。ｆｅｑ．ＣＤＳを、ＣＤＳ法結果と同じフリッカーノイズ抑制を得る等価１次高域通過フィルタのコーナー周波数として、例えば以下の近似式に、規定する：
2010063096.tif 000007
【００４３】
ｆａｍｐ，ＢＷ＝ｇｍ／（２＊π＊Ａｖ＊Ｃｌｏａｄ）は増幅器帯域幅を表し、および、ｆｅｑ．ＣＤＳは第一近似でサンプリング時間差ＴＣＤＳに反比例する。他の式が近似式を表すことができる点に留意する必要がある。
【００４４】
フリッカーノイズの減少を得るために増幅器帯域幅および等価ＣＤＳ高域周波数の比率を最小にする関心を見ることができる。したがって、増幅器セトリング時間だけによって最終的に限定される短期期間内に、互いに関連づけることができるリセットおよび信号レベルを送達することが可能な画素回路を有することは、フリッカーノイズを減少させることを可能にすることができる。
【００４５】
数１０倍の増幅器開ループゲイン、数１０μＳの増幅器相互コンダクタンス、数ピコファラドの負荷キャパシタンス、数フェムトファラドのセンスノードキャパシタンスおよび増幅トランジスターゲート容量、増幅器時定数の数倍に等しいＣＤＳサンプリング時間差および１Ｏ−２５Ｖ２Ｆから１０−２４Ｖ２Ｆのフリッカーノイズ定数Ｋを想定して、１電子から数電子の範囲の入力参照ｒｍｓ電荷読出しノイズ（増幅器熱雑音およびフリッカーノイズ）を達成することが可能である。
【００４６】
上述の値を想定して、カラム並列読み出しおよび信号処理回路のような下流回路の許容可能なｒｍｓノイズは、開ループ増幅の使用による高変換率のおかげで、ノイズ特性を危うくすることなく数百マイクロボルトと同じ程度であることができる。
【００４７】
本発明の第２の態様において、低光度（例えば画素域につきおよび露光時間につき＜５０００光電子）に対応する範囲内より高光度（例えば画素域につきおよび露光時間につき＞５０００光電子）に対応する入力電圧のその範囲内で、圧縮低ゲインによって特徴づけられる開ループ反転電圧増幅器が画素電圧増幅器として使用される、すなわちより具体的には：
2010063096.tif 000008
ここでＱｉｎ１およびＱｉｎ２は、それぞれ、画素に当たる対応する第１および第２の光度に応答して画素内に検出される電荷量である。したがって：
2010063096.tif 000009
ここでＶｏｕｔ１およびＶｏｕｔ２は、第１および第２の検出された光度に応答する開ループ反転電圧増幅器の出力の電圧である。反転開ループ増幅器ゲインが負のゲインを生じさせる事実に由来する増幅の絶対値を考慮して、および、画素に当たる光に応答して検出される電荷は、負である（電子）か正である（正孔）ことができる。
【００４８】
本発明の実施態様において、開ループ反転増幅器の非線形特性がしたがって、画像形成素子のダイナミックレンジを（例えば、少なくとも１００ｄＢまで）向上するために意図的に使われる。信号振幅およびしたがって、画素回路のダイナミックレンジを極端に制限することなく低光度で高変換率（ｄＶｏｕｔ／ｄＱｉｎ）を使用することが、したがって可能である。振幅圧縮が、画素充填率を減少させるであろう、および、センスノードキャパシタンスを増加させることによって変換率を危うくするであろう、画素内のいかなる追加的な素子もまたは回路も使用せずに達成される、ことを指摘する価値がある。このように、いくつかの異なるモードでの複数画素読み出しに対して何の必要も存在せず、したがって、読み出し速度とノイズ帯域幅との間のトレードオフを危うくしない。
【００４９】
本発明はセンスノードキャパシタンスによって制限されることなく下流回路ノイズに対して優れた耐性を提供し、および、本発明は線形増幅法に特有の変換率とダイナミックレンジとの間のトレードオフを克服する。これは、なお低素子数および面積を提供すると共に達成され、したがって、画素における高い値の光学充填率を提供する。
【００５０】
参照は、次に図２になされる。本発明のいくつかの実施態様によれば、イメージセンサは画素回路２１０の少なくとも一つのマトリックス２００を含むことができる。マトリックス２００がさまざまな構成で本発明の他の実施態様においてより少ないかより多くの画素回路２１０を含むことができるので、図２内に略図で例示されるマトリックス２００の画素回路２１０の数は、限定として解釈されるべきでないことに留意する必要がある。図２内に略図で例示される例示的な実施態様において、マトリックス２００は２行および２列の画素回路２１０を備えることができる。各画素回路２１０は、電荷保存能力を有する感光性素子２１４、感光性素子２１４からセンスノード２１９上へ信号電荷を転送することが可能で、感光性素子２１４に、および、センスノード２１９に接続される転送ゲート２１５、その入力がセンスノード２１９に接続される、開ループ反転増幅器（以下に単に「増幅器」と称する）２１１、１つの端子が増幅器２１１の出力に接続されおよび１つの端子が画素信号線２２０に接続される、選択スイッチ２１２ならびにセンスノード２１９および画素信号線２２０に接続されるリセットスイッチ２１３を含むことができる。選択スイッチ２１２が閉じている間に、リセットスイッチ２１３が閉じる場合、リセットスイッチ２１３は反転増幅器２１１に負の１ゲインフィードバックを一時的に加えることを可能にする。本発明の別の実施態様において、リセットスイッチ２１３の１つの端子が画素信号線２２０の代わりに増幅器２１１の出力に接続されることができる。イメージセンサは、それぞれが少なくとも一つの画素回路２１０に、かつ、少なくとも一つの共有回路２３０に接続される、複数の画素信号線２２０を更に含むことができる。この少なくとも一つの共有回路２３０は、バイアスまたは負荷素子２３１、画素出力信号に適用され、増幅器２１１の時間的ノイズを減少させる、ローパスフィルタ２３２、および、ＣＤＳを含むことができるが必ずしも明らかにＣＤＳに限られるというわけではない、処理タスクを実行する信号処理回路２３３、のような電圧増幅器２１１の要素を共有するおよび／または含むことができる。
ローパスフィルタ要素２３２は、増幅器２１１の帯域幅を制限するために負荷キャパシタンスを含むことができる。
【００５１】
イメージセンサは、それぞれ、画素転送ゲート２１５、画素リセットスイッチ２１３および画素選択スイッチ２１２を制御するための複数の制御線２４１、２４２、２４３を更に含むことができる。各制御線２４１、２４２および２４３は、少なくとも一つの画素回路２１０に接続されることができる。
【００５２】
ＣＭＯＳ製造技術を使用する画素回路２１０の一実施態様が、図３内に略図で例示される。本実施態様において転送ゲート２１５は、ｎチャネルＭＯＳトランジスタであることができ、リセットスイッチ２１３は、ｐチャネルＭＯＳトランジスタとして実現されることができ、選択スイッチ２１２は、ｐチャネルＭＯＳトランジスタであることができ、および電圧増幅器２１１は各画素回路内に設置されるｐチャネル増幅器入力トランジスタ２１６と、同じ画素信号線２２０に接続される全ての画素回路２１０の間で共有されることができる、負荷素子２３１とでできていることができる。この実施態様の画素セクションが感光性素子の他に４つのＭＯＳ素子だけを含むことができるので、高い画素充填率が達成されることができる。
【００５３】
本発明のいくつかの実施態様に従う異なる機能のためのｎチャネルおよび／またはｐチャネル素子の選択が、図３内に略図で例示される実施態様の構成に限られているように解釈されるべきでない点に、留意する必要がある。従って、ｎチャネルおよび／またはｐチャネルトランジスタのその他の組合せが可能であることができ、ノイズ、充填率および信号振幅に関して異なる利点および欠点を提供する。一例として、図４内に、画素回路２１０の別の実施態様が略図で例示され、そこにおいて、全てのＭＯＳ素子がｎチャネルタイプであり、それが画素内のｎ型タブおよびｐ型タブの両方で動作する必要がないので、したがって最適化された充填率を提供する。
【００５４】
本発明の一つの代替実施態様によれば、増幅器２１１は非線形開ループ挙動を有することができ、したがって、イメージセンサのダイナミックレンジを向上させることができる。これは増幅器２１１が圧縮特性を有する場合、すなわち、増幅器２１１が、感光性素子２１４からセンスノード２１９上に転送される小量の信号電荷に対応する、そのリセット電圧の近くの入力電圧の範囲に対して高いゲインを与え、かつ、より大量の入力信号電荷に対応する入力電圧の範囲でより低いゲインを与える場合に、達成される。図５内に略図で例示されるように、この種の特性を有する増幅器２１１は、画素内共通ソース増幅器入力トランジスタ２１６および信号線２２０に接続されるそのソースおよび接地電位のような固定電位に接続されるそのゲートおよびドレインを備えたｐチャネルＭＯＳ負荷素子２３１を備えることができる。いくつかの実施態様において、増幅器２１１は画素回路につき単一のＭＯＳトランジスタ、および、複数の画素回路の間で共有される少なくとも一つの更なる構成要素によって実現されることができる。
【００５５】
次に図６を参照して、図５内に略図で例示された増幅器２１１が、等しい入力および出力電圧に対応する、増幅器入力−出力伝達関数６００と直線６０２の交点に見いだされるそのリセット点６０１の近傍における、線形高ゲイン増幅挙動を提供する。動作点６０３において、反転増幅器２１１は、飽和モードから線形（三極管）モードへの増幅器入力トランジスタ動作領域の遷移によってその非線形領域に入る。動作点６０３が、増幅器入力−出力伝達関数６００と増幅器入力トランジスタ２１６の入力電圧および閾値電圧Ｖｔｈの合計に等しい出力電圧によって規定される直線６０４との交点に見いだされる。
【００５６】
増幅器２１１の線形領域内のゲインは、例えば以下の式（８）によって、記述されることができる：
2010063096.tif 000010
【００５７】
他の式が線形領域内のゲインを記述するのに用いられることができる点に留意する必要がある。更に、本願明細書において使われる用語「線形」はまた、用語「実質的に線形」の意味を包含する点に留意する必要がある。
【００５８】
一方、Ｖｉｎ＝０のゲインは、以下の式（９）によっておよそ与えられることができる：
2010063096.tif 000011
【００５９】
Ｗａｍｐ、Ｌａｍｐ、ＷｌｏａｄおよびＬｌｏａｄはそれぞれ、増幅器入力トランジスタ２１６のゲート幅および長さならびに負荷素子２３１のゲート幅および長さを表す。例えば、５から５０の、または例えば２から１０００の係数の線形領域の、適度に高い値のゲインに対して、Ｖｉｎ＝０での傾斜は、信号ショットノイズより低い読出しノイズで信号測定を実行するのになお十分であることができる。したがって、非線形増幅の使用は、低光度の範囲内の入力参照ノイズを減少させると共に、完全入力信号振幅の使用を可能にすることができ、したがって、例えば、１００ｄＢを上回る潜在的にきわめて高いダイナミックレンジを達成する。
【００６０】
加えて、または代わりに、抵抗器のような受動素子を含む増幅器、同じく、有効電流源を備えた増幅器が類似した性能を達成するために使用されることができる。
【００６１】
次に図７を参照して、画素回路２１０の別の実施態様を構成する画素回路７００は、増幅器入力トランジスタ２１６に加えて、増幅器入力トランジスタ２１６と同じ型のカスコードトランジスタ７１０を含むことができ、ここでカスコードトランジスタ７１０は、増幅器入力トランジスタ２１６のドレインに接続されるそのソースを有する。カスコードトランジスタゲート７１９に印加される電圧は、リセット電圧を備えたセンスノード電圧の間隔の間、飽和モードでカスコードトランジスタ７１０を動作させるために選択される。増幅器入力トランジスタ２１６のドレインおよびカスコードトランジスタ７１０のソースに接続される共通ノード７０１の電位は、したがって、入力電圧の前記間隔内でほぼ一定に保持される。このために、カスコードトランジスタ７１０は、ノード７０１とセンスノード２１９との間の寄生容量によるミラー効果を効果的に抑制し、それによって実効入力容量を低い状態に保つことを可能にする。センスノードと出力ノード７０２同じく２２０との間のミラー効果はなお存在するかもしれないが、しかし、典型的な半導体製造技術を使用して、対応する寄生容量値は、増幅器入力トランジスタ２１６のゲートドレイン重なりキャパシタンスを備えた、センスノードとカスコードノード７０１との間のキャパシタンスより少なくとも一桁低い大きさであることができる。カスコードトランジスタ７１０の使用に起因してセンスノード２１９からのノード７０１へのキャパシタンスおよびミラー効果によって乗じられるセンスノード２１９からの出力ノード７０２への実効キャパシタンスは、両方とも合計センスノードキャパシタンスより一桁低い大きさであることができる。
【００６２】
次に図８を参照して、画素回路２１０の一つの実施態様である画素回路８００は、画素回路８００が増幅器入力トランジスタ２１６のドレインノード７０１とセンスノード２１９との間に接続されるミラーコンデンサ８０１を更に備える点を除外して、画素回路７００と同様に構成される。リセット点６０１の近くの動作点に対して、実効センスノードキャパシタンスがミラーコンデンサ８０１の値だけ増加する。より高い出力電圧に対して、しかしながら、カスコードトランジスタ７１０は、もはや飽和モードで動作させられず、その線形動作領域に入り、選択スイッチ２１２と直列の制御抵抗として働いて、ノード７０１に出力電圧振幅を伝える。動作点のこの範囲において、ノード７０１に現れる完全出力電圧振幅（またはより多い）によって、ミラーコンデンサ８０１は、増幅器２１１の電圧ゲインによって乗じられるその値だけセンスノード２１９の実効キャパシタンスを増加させる。実効センスノードキャパシタンスの得られる重要な変動は、入力電荷信号振幅の有利な増大をもたらし、したがってイメージセンサのダイナミックレンジを、例えば、少なくとも１０ｄＢ向上する。
【００６３】
図９を、ここで、参照して、それは、図３、図７および図８内に略図で例示される実施態様に関連して動作させられるのに適切なリセット信号、電荷転送および選択信号のような制御信号の動作のシーケンスの実例に関して略図で例示する。複数画素回路の感光性素子における露光および電荷保存中に、前記画素の共有反転選択制御信号２４５が、選択スイッチ２１２をオフにするために高電圧をとり、画素の共有反転リセット制御信号２４４が、リセットスイッチ２１３をオフにするために高電圧をとり、および共有転送制御信号２４１が電荷転送ゲート２１５をオフにするために低電圧をとる。
【００６４】
次に、画素増幅器２１１およびセンスノード２１９が低い値（接地電位から増幅器２１１のリセット点６０１によって与えられる出力電圧を下回る閾値電圧にわたる）を反転選択制御信号２４５に最初に割り当てることによってリセットされ、それによって増幅器２１１の一部が複数の画素の間で共有される場合に、増幅器２１１を適切に動作させることを可能にする。第２に、低値の後に高値が続くシーケンスが、反転リセット制御信号２４４に適用されることができ、それによって、増幅器２１１に負帰還を一時的にかけて、かつ高ゲインの動作点にそれをリセットする。リセット電圧レベルが、ここで、画素信号線２２０上で読み取られることができる。
【００６５】
次に、反転選択制御信号２４５がまだその低電圧を維持している間に、共有転送制御信号２４１に高電圧の後に低電圧が続くシーケンスを適用することによって、信号電荷が感光性素子２１４からセンスノード２１９まで転送される。次の露光サイクルがここで始まり、その一方で、以前に読み取られたリセットレベルに関連づけられる信号レベルが画素信号線２２０上で利用できる。最後に、信号レベルを読み取った後に、高電圧が反転選択制御信号２４５に割り当てられる。このように、反転選択制御信号２４５に接続される複数の画素回路が、それらの信号線から分離され、それによって、共有回路が異なる画素回路によって使われることができる。図４内に略図で例示されるもののような異なるタイプのＭＯＳ素子を使用する実施態様は、信号位相のいくつかの反転を必要とするかもしれない。
【００６６】
本発明のさらに別の態様では、例えば、１０ｎｓから１００マイクロ秒の持続期間の制御遅波信号遷移エッジが、リセット動作の終わりでリセットスイッチ２１３を開けるのに使われる。この手順は、電荷チャネルが、リセットスイッチ２１３を形成するトランジスタのゲートの下方の半導体内にまだ存在する、リセットスイッチ２１３のゲート信号遷移の一部分の間に負帰還を維持することを可能にする。リセットスイッチ２１３の漏話キャパシタンスが高い間、供給電圧Ｖｄｄの近くのその意図されたリセット値までセンスノード２１９をさらに駆動すると、センスノード２１９上に注入された電荷の量を最小にすることを可能にし、したがって、増幅器２１１を、低い光学強度を表す信号に対して高い開ループゲインを与える、負帰還動作によって規定される動作点に、可能なかぎり正確にリセットする。
【００６７】
図１０を参照して、制御信号シーケンスが略図で例示され、前記制御信号シーケンスが図３、図７および図８内に略図で例示される画素回路の実施態様内に使用されるのに適切なリセット信号動作方法を実現する。
【００６８】
参照が、次に図１１になされる。本発明のさらに別の態様では、図３内に略図で例示されるものの様に、ＭＯＳカスコードのない画素回路２１０の一実施態様が、画素回路２１０が選択されるときに、選択素子２１２をカスコードトランジスタとして構成し、および、さもなければ選択素子２１２をオープンスイッチとして構成するモードで動作させる。
【００６９】
図１１内に略図で例示されるように、これは、画素回路２１０が選ばれないときに、供給電圧の近くのきわめて高い電圧まで反転選択制御信号２４５をパルス制御することによって達成されることができる。画素回路２１０が選ばれると、反転選択制御信号２４５は適切なゲート電圧９９０にパルス制御される。たとえば図３内に例示される画素回路実施態様を考慮すると、ゲート電圧９９０は、選択素子２１２を飽和モードで、リセット電圧に等しいかまたはその近くの画素出力電圧（選択素子のドレイン電圧）に保つのに十分に高く選択されなければならない。同時に、ゲート電圧９９０は、なお、選択素子２１２のソースノード２１８上の電圧が、飽和モードで増幅器入力トランジスタ２１６を、リセット電圧に等しいかまたはそれに近いセンスノード２１９上の電圧に保つのに十分に低いことを、確実にするために十分に低く選択されなければならない。用語「等しい」はさらに、用語「実質的に等しい」の意味を包含する。
【００７０】
画素回路２１０の変換率に関する７１０のような専用のカスコードトランジスタの有利な効果が、したがって、画素回路２１０の素子数を増加させることなく選択素子２１２の適切な構成によって実現されることができる。より詳しくは、記述された方法は、図７内に略図で例示された実施態様と類似した原理を使用して、センスノード２１９と画素信号線２２０のような出力信号が利用できる任意のノードとの間のミラー効果を効率的に減少させることが可能である。所定の画素回路に対して、この方法を使用することは、したがって、センスノード２１９のかなり低下する実効キャパシタンスおよび対応して公知技術の画素回路の画素変換率と比較して（例えば１０％−３０％）向上された画素変換率（ΔＶｏｕｔ／ΔＱｉｎ）を提供することができる。例えば、１フェムトファラドから１０フェムトファラドのセンスノードキャパシタンス、および、例えば５−５０の（絶対）増幅器ゲインに対して、画素変換率はそれぞれ、電子につき８０μＶから電子につき８ｍＶであることができる。約２−１０００の増幅器ゲインがなければ、前記例証されたセンスノードキャパシタンスに対して、変換率はそれぞれ、約３２μＶから１６０ｍＶであるかもしれない。画素回路２１０の変換率に関して７１０のような専用のカスコードトランジスタからと同じ有利な効果が、従って画素回路２１０の素子数を増加させることなく、選択素子２１２の適切な構成によって実現されることができる。
【符号の説明】
【００７１】
１００  イメージセンサ画素
１０１  感光性素子
１０２  転送ゲート
１０３  リセットスイッチ
１０４  ソースフォロワバッファ
１０５  画素選択スイッチ
１０６  負荷素子
１０７  センスノード
１０８  コラムライン
１１１  リセット制御信号
１１２  転送制御信号
２００  マトリックス
２１０  画素回路
２１１  増幅器
２１２  選択スイッチ
２１３  リセットスイッチ
２１４  感光性素子
２１５  転送ゲート
２１６  増幅器入力トランジスタ
２１８  ソースノード
２１９  センスノード
２２０  画素信号線
２３０  共有回路
２３１  負荷素子
２３２  ローパスフィルタ
２３３  信号処理回路
２４１、２４２、２４３  制御線
２４４  反転リセット制御信号
２４５  反転選択制御信号
６００  増幅器入力−出力伝達関数
６０１  リセット点
６０２、６０４  直線
６０３  動作点
７００  画素回路
７０１  共通ノード
７０２  出力ノード
７１０  カスコードトランジスタ
７１９  カスコードトランジスタゲート
８００  画素回路
８０１  ミラーコンデンサ
９９０  ゲート電圧
【図１】
2010063096.tif 000012
【図２】
2010063096.tif 000013
【図３】
2010063096.tif 000014
【図４】
2010063096.tif 000015
【図５】
2010063096.tif 000016
【図６】
2010063096.tif 000017
【図７】
2010063096.tif 000018
【図８】
2010063096.tif 000019
【図９】
2010063096.tif 000020
【図１０】
2010063096.tif 000021
【図１１】
2010063096.tif 000022