(57)【要約】【目的】防湿性能等の信頼性を維持しつつ、製造工程の削減やウエハ歩留まり向上の図った半導体チップ及び製造方法を提供する。【構成】半導体チップの１つに各々が対応する複数のチップ形成領域を表面側に備える１つの半導体基板を準備し、前記半導体基板の表面に接着シートを介して支持体を貼り付け、前記半導体基板の裏面から貫通電極のための貫通孔を形成し、前記チップ形成領域の各々間の境界に沿って前記半導体基板の表面から前記接着シートを貫通してその断面を露出せしめると共に前記支持体に至る溝を形成し、前記貫通孔の側壁及び前記接着シートの断面を覆って前記半導体基板の裏面に絶縁膜を形成し、前記溝の側壁に形成された絶縁膜を残しつつ、前記半導体基板に対して前記溝に沿ったダイシンク処理を施す。【選択図】図２
2010238729.tif 000002
【特許請求の範囲】
【請求項１】
チップサイズパッケージ状の半導体チップを製造する製造方法であって、
前記半導体チップの１つに各々が対応する複数のチップ形成領域を表面側に備える１つの半導体基板を準備する基板準備工程と、
前記半導体基板の表面に接着シートを介して支持体を貼り付ける支持体貼付工程と、
前記チップ形成領域毎に、前記半導体基板の裏面から貫通電極のための貫通孔を形成する貫通孔形成工程と、
前記貫通孔形成工程の前後又は同時に、前記チップ形成領域の各々間の境界に沿って、前記半導体基板の表面から前記接着シートを貫通してその断面を露出せしめると共に前記支持体に至る溝を形成する溝形成工程と、
前記貫通孔の側壁及び前記接着シートの断面を覆って前記半導体基板の裏面に絶縁膜を形成する絶縁膜形成工程と、
前記溝の側壁に形成された絶縁膜を残しつつ、前記半導体基板に対して前記溝に沿ったダイシンク処理を施すことによって前記半導体チップの各々を個片化する個片化工程と、
を含むことを特徴とする製造方法。
【請求項２】
前記絶縁膜形成工程の後に、前記絶縁膜を覆って前記半導体基板の裏面に保護膜を形成することによって、前記絶縁膜と協働して前記接着シートの断面を二重に覆う保護膜形成工程をさらに含むこと特徴とする請求項１記載の製造方法。
【請求項３】
前記個片化工程の前に、前記保護膜のうちで前記溝の底に形成された保護膜を除去する工程をさらに含むことを特徴とする請求項２記載の製造方法。
【請求項４】
前記溝形成工程は、前記溝の底が前記支持体の内部に伸張するように形成することを特徴とする請求項１記載の製造方法。
【請求項５】
前記溝形成工程は、前記溝の幅を前記個片化工程におけるブレード幅よりも広くしておくことを特徴とする請求項１記載の製造方法。
【請求項６】
前記絶縁膜形成工程は、前記絶縁膜としてシリコン酸化膜をプラズマＣＶＤ法を用いて形成するか、または前記絶縁膜として樹脂系絶縁膜を塗布することを特徴とする請求項１記載の製造方法。
【請求項７】
請求項１記載の製造方法によって製造される半導体チップであって、前記絶縁膜と協働して前記接着シートの断面を二重に覆う保護膜をさらに含むことを特徴とする半導体チップ。
【請求項８】
前記半導体チップは固体撮像素子チップであることを特徴とする請求項７記載の半導体チップ。
【請求項９】
複数のチップ形成領域、及び前記チップ形成領域の各々の間の領域としてのグリッドラインを表面に備え、前記チップ形成領域の各々に複数の電極パッドが形成された半導体基板を準備する工程と、
前記半導体基板の表面に接着層を介して支持体を貼り付ける工程と、
前記半導体基板の裏面から前記半導体基板を貫通して前記電極パッドを露出させる貫通孔を形成する工程と、
前記半導体基板の裏面から、前記半導体基板を貫通しつつ前記グリッドライン上に形成された接着層を除去して前記支持体に達する溝を形成する工程と、
前記半導体基板の裏面に、前記貫通孔の側壁及び前記溝の側壁に形成された前記接着層を覆う第１の絶縁層を形成する工程と、
前記第１の絶縁層上に、前記電極パッドと電気的に接続する配線層を形成する工程と、
前記半導体基板の裏面に、前記配線層、及び前記溝の側壁に形成された前記接着層を覆って形成された前記第１の絶縁層を覆って第２の絶縁層を形成する工程と、
前記半導体基板の裏面側から、前記溝の側壁に形成された前記接着層を覆って形成された前記第１及び第２の絶縁層を残しつつ前記溝に沿って前記半導体基板を個片化する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項１０】
前記貫通孔と前記溝とを同時に形成することを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記溝は、ダイシングブレードによって形成することを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１２】
前記溝の底が前記支持体の内部に伸張するように形成することを特徴とする請求項９乃至１１に記載の半導体装置の製造方法。
【請求項１３】
前記第１又は第２の絶縁層は、スプレー法によって形成することを特徴とする請求項９乃至１２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チップサイズパッケージ（ＣＳＰ）にて製造されるイメージセンサ等の半導体チップ及びその製造方法に関する。
【背景技術】
【０００２】
図１は、チップサイズパッケージにて製造されたイメージセンサを含む従来の半導体チップの断面を示している。ここで、半導体チップ３００は、シリコン基板３０１上にセンサ部３２０を備えている。センサ部３２０の受光面側であるシリコン基板３０１の表面は接着シート３０４にてガラスの支持体３０３に貼り付けられている。センサ部３２０の受光面の直上は接着シート３０４が除去されていて空気を含むエアギャップ３２１が形成されている。シリコン基板３０１の裏面側には、貫通孔が開けられ、該貫通孔を介してアルミ（Ａｌ）パッド３０２に至る銅（Ｃｕ）再配線層３１１が設けられ、銅再配線層３１１はハンダ端子３１４に電気的に接続されている。銅再配線層３１１の上にはシリコン基板３０１と絶縁するための絶縁膜としてシリコン酸化膜３０８が、銅再配線層３１１とアルミパッド３０２との接触部分を除いて全面に形成されている。さらに、ハンダ端子３１４の頂部を除いて、シリコン基板３０１の裏面側はソルダーレジスト３１２によって保護されている。
【０００３】
図１に示された１つの半導体チップ３００は、もともと１枚のガラスを支持体とするシリコン基板上にマトリックス状に幾つも形成され、ダイシング処理によって個片化されるものである。特にチップサイズパッケージとして個片化されたチップの側面では、接着シート３０１の断面が剥き出し状態になって大気に曝されることになる。この状態で半導体チップ３００が高温または多湿の環境に置かれると、センサ部３２０上のエアギャップ３２１に水分が浸入し、センサ部３２０の表面やこれに対向するガラス面に結露が発生する。かかる現象はイメージセンサの動作において綺麗な画像が得られないという問題を招来する。
【０００４】
このような水分侵入を防ぐ防湿性の向上を図ったチップサイズパッケージの半導体チップを形成する幾つかの技術が知られている。例えば、特許文献１は、その図３に示されているように、カバーガラス２と固体撮像素子ウエーハ１とを貼り合わせるための接着剤（スペーサ）の界面から水分が浸入し固体撮像素子３の画像に悪影響を及ぼしてしまうのを、側面に一層の樹脂を形成することで防止する技術を開示している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−８５１９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしなから、特許文献１の如き従来の技術では、支持体となるガラスと接着層となるスペーサの全てを切断し、その切断部を樹脂で封止してから、ウエハ裏面に貫通電極を形成するプロセスを行うので工程数が増える欠点がある。また、樹脂で封止されているものの支持体の強度が低下するため工程中にウエハが割れる可能性があり、ウエハ歩留まりを落とす可能性がある。
【０００７】
本発明の目的は、防湿性能等の信頼性を維持しつつ、製造工程の削減やウエハ歩留まり向上の図った半導体チップ及び製造方法を提供することである。
【課題を解決するための手段】
【０００８】
請求項１に係る製造方法は、チップサイズパッケージ状の半導体チップを製造する製造方法であって、前記半導体チップの１つに各々が対応する複数のチップ形成領域を表面側に備える１つの半導体基板を準備する基板準備工程と、前記半導体基板の表面に接着シートを介して支持体を貼り付ける支持体貼付工程と、前記チップ形成領域毎に、前記半導体基板の裏面から貫通電極のための貫通孔を形成する貫通孔形成工程と、前記貫通孔形成工程の前後または同時に、前記チップ形成領域の各々間の境界に沿って、前記半導体基板の表面から前記接着シートを貫通してその断面を露出せしめると共に前記支持体に至る溝を形成する溝形成工程と、前記貫通孔の側壁及び前記接着シートの断面を覆って前記半導体基板の裏面に絶縁膜を形成する絶縁膜形成工程と、前記溝の側壁に形成された絶縁膜を残しつつ、前記半導体基板に対して前記溝に沿ったダイシンク処理を施すことによって前記半導体チップの各々を個片化する個片化工程と、を含むことを特徴とする。
【０００９】
請求項７に係る半導体チップは、上記した製造方法によって製造される半導体チップであって、前記絶縁膜と協働して前記接着シートの断面を二重に覆う保護膜をさらに含むことを特徴とする。
【００１０】
請求項９に係る製造方法は、複数のチップ形成領域、及び前記チップ形成領域の各々の間の領域としてのグリッドラインを表面に備え、前記チップ形成領域の各々に複数の電極パッドが形成された半導体基板を準備する工程と、前記半導体基板の表面に接着層を介して支持体を貼り付ける工程と、前記半導体基板の裏面から前記半導体基板を貫通して前記電極パッドを露出させる貫通孔を形成する工程と、前記半導体基板の裏面から、前記半導体基板を貫通しつつ前記グリッドライン上に形成された接着層を除去して前記支持体に達する溝を形成する工程と、前記半導体基板の裏面に、前記貫通孔の側壁及び前記溝の側壁に形成された前記接着層を覆う第１の絶縁層を形成する工程と、前記第１の絶縁層上に、前記電極パッドと電気的に接続する配線層を形成する工程と、前記半導体基板の裏面に、前記配線層、及び前記溝の側壁に形成された前記接着層を覆って形成された前記第１の絶縁層を覆って第２の絶縁層を形成する工程と、 前記半導体基板の裏面側から、前記溝の側壁に形成された前記接着層を覆って形成された前記第１及び第２の絶縁層を残しつつ前記溝に沿って前記半導体基板を個片化する工程と、を含むことを特徴とする。
【発明の効果】
【００１１】
本発明による半導体チップ及び製造方法によれば、貫通電極のための貫通孔とグリッドラインに沿った溝とを形成し、これらを同時に絶縁膜で被服する構成が与えられる。これにより、防湿性能等の信頼性を維持しつつ、製造工程の削減やウエハ歩留まり向上が図られる。
【図面の簡単な説明】
【００１２】
【図１】チップサイズパッケージにて製造されたイメージセンサを含む従来の半導体チップの断面図である。
【図２】本発明による製造方法によって製造された半導体チップの断面図である。
【図３Ａ】領域形成工程と支持体貼付工程における半導体チップの断面図である。
【図３Ｂ】溝形成工程における半導体チップの断面図である。
【図３Ｃ】貫通孔のためのレジスト形成工程における半導体チップの断面図である。
【図３Ｄ】貫通孔形成工程における半導体チップの断面図である。
【図３Ｅ】絶縁膜形成工程における半導体チップの断面図である。
【図３Ｆ】絶縁膜除去工程における半導体チップの断面図である。
【図３Ｇ】バリア層／シード層形成工程における半導体チップの断面図である。
【図３Ｈ】再配線パターン形成工程における半導体チップの断面図である。
【図３Ｉ】再配線層形成工程における半導体チップの断面図である。
【図３Ｊ】ドライフィルム除去工程における半導体チップの断面図である。
【図３Ｋ】バリア層／シード層除去工程における半導体チップの断面図である。
【図３Ｌ】保護層形成工程における半導体チップの断面図である。
【図３Ｍ】はんだ端子形成準備工程における半導体チップの断面図である。
【図３Ｎ】はんだ端子形成及び個片化工程における半導体チップの断面図である。
【図４Ａ】貫通孔のためのレジスト形成工程における半導体チップの断面図である。
【図４Ｂ】貫通孔形成工程における半導体チップの断面図である。
【図４Ｃ】溝形成工程における半導体チップの断面図である。
【発明を実施するための形態】
【００１３】
【実施例】
【００１４】
図２は、本発明による製造方法によって製造された半導体チップの断面の一部を示している。ここで、半導体チップ１００は、例としてイメージセンサ等の固体撮像素子チップであり、シリコン等の材料からなる半導体基板１０１上に形成されたセンサ部１２０を備える。センサ部１２０の受光面側である半導体基板１０１の表面は、接着層である接着シート１０４を介して支持体１０３に貼り付けられている。支持体１０３は、センサ部１２０にとってのセンシング光の透過を可能とするガラス等の材料からなる。半導体基板１０１内部にはセンサ部１２０を含む各機能回路（他の機能回路については図示せず）と電気信号を出し入れする電極パッドであるアルミ（Ａｌ）パッド１０２が設けられている。センサ部１２０の受光面の直上は接着シート１０４が除去されていて空気を含むエアギャップ１２１が形成されている。センシング光は、支持体１０３及びエアギャップ１２１を介してセンサ部１２０に到来する。
【００１５】
半導体チップ１００の裏面側の半導体基板１０１は、製造工程の途中において研磨によって１００μｍ厚程度に薄くされると共に、貫通電極のための貫通孔が開けられる。該貫通孔を介してアルミ（Ａｌ）パッド１０２に電気的に接続される銅（Ｃｕ）再配線層１１１（以下、再配線層１１と略称する）が設けられて貫通電極を構成する。絶縁膜１０８がアルミパッド１０２の下部を除いて再配線層１１１と半導体基板１０１とを絶縁するように設けられている。絶縁膜１０８はシリコン酸化膜等の材料からなる。再配線層１１１にはハンダ端子１１４が電気的に接続されている。ハンダ端子１１４の頂部を除いて、シリコン基板１０１の裏面側は、保護膜としてのソルダーレジスト１１２によって覆われている。さらに、半導体チップ１００の側面において、ソルダーレジスト１１２及び絶縁膜１０８が二重になって、半導体基板１０１及び接着シート１０４の断面を覆うと共に、支持体１０３の一部にまで伸張している。
【００１６】
図２に示される１つの半導体チップ１００はもともと１枚の半導体基板１０１上にマトリックス状に幾つも形成され、これらがグリッドラインＧＬに沿ってダイシング処理によって個片化されたものである。しかし、ダイシンク処理によって露出する半導体チップ１００の側面は絶縁膜１０８及びソルダーレジスト１１２に二重に覆われて保護されていることから、接着シート１０４の断面が剥き出し状態になることがない。
【００１７】
これにより、たとえ半導体チップ１００が高温または多湿の環境に置かれたとしても、センサ部１２０上のエアギャップ１２１に水分が浸入することなく、センサ部１２０の表面やこれに対向する支持体１０３のガラス面に結露が発生することがない。従って、半導体チップがイメージセンサとして動作する場合においてもセンシング光に応じて得られる画像の品質が損なわれる危険がない。
【００１８】
図３Ａ〜図３Ｎは、本発明のよる製造方法の工程を各々示している。予め準備工程として、シリコン（Ｓｉ）材料からなる半導体基板１０１に、各々がセンサ部等の機能回路（図示せず）及び電極パッドであるアルミパッド１０２を含む複数のチップ形成領域が既に画定されていると共に、かかるチップ形成領域の各々の外周に沿ってグリッドラインＧＬが画定されているものとする。
【００１９】
先ず、図３Ａに示されるように、半導体基板１０１の表面側に支持体１０３を接着シート１０４を介して貼り付ける。尚、接着シート１０４の面のうちでセンサ部（図示せず）に対向する部分は貼り付ける前に露光及び現像によって取り除かれている必要がある。次いで、半導体基板１０１の裏面すなわち素子が形成されていない面を所定の厚さ、例えば１００μｍになるまで研削する。
【００２０】
次に、図３Ｂに示されるように、ダイシングブレード等を用いた切削手段によってウエハ状の半導体基板１０１の各チップの境界、すなわちグリッドラインＧＬに沿って半導体基板１０１の表面から接着シート１０４を貫通してその断面を露出せしめる溝１０５を作る。ここで、好ましくは溝１０５の底が支持体１０３の内部に伸張するようにする。すなわち、溝１０５の深さが接着シート１０４の断面が露出し剥き出し状態になる程度にまで支持体１０３を削るが、溝１０５下部に位置する支持体１０３の厚さが強度上充分な程度、例えば４ｍｍ以上残るようにする。一方、溝１０５の幅は、最後の個片化工程におけるブレード幅より広くしておく。溝１０５の作成手段は、ダイシングブレード等を用いた切削手段に限られず、ホトレジストまたは感光性のドライフィルムのマスクパターンを形成してドライエッチングまたはウエットエッチング等の手段であってもよい。
【００２１】
次に、図３Ｃに示されるように、レジスト１０６を塗布しアルミパッド１０２上に貫通孔１０７用の開口部１０７’を形成する。ここで、レジスト１０６の塗布方法としては、スプレーコートを用いることが好ましい。スピンコートによる場合には、溝１０５の開口部近傍のレジスト液が溝１０５の底部に流れ込んでしまい、溝１０５の開口部近傍のレジストの膜厚が薄くなったり溝１０５の開口部近傍が露出してしまうおそれがあるからである。
【００２２】
次に、図３Ｄに示されるように、既存のドライエッチングにより貫通孔１０７を形成し、レジスト１０６をアッシャーで除去する。また、剥離液にてエッチング残渣物やポリマー除去する。
【００２３】
次に、図３Ｅに示されるように、貫通孔１０７及び溝１０５それぞれの底部及び側壁を覆うようにして半導体基板１０１の裏面全体に絶縁膜１０８を形成する。絶縁膜１０８は、Ｏ3−ＴＥＯＳ（テトラエトキシシラン）を原料ガスとしたプラズマＣＶＤ法によるシリコン酸化膜でもよいし、例えばポリイミド等の樹脂系の絶縁膜でもよい。絶縁膜１０８をシリコン酸化膜によって形成する場合、シリコン酸化膜の膜厚は例えば略３μｍ程度とする。絶縁膜１０８の形成は、プラズマＣＶＤ法による酸化膜の堆積に替えて、フッ素樹脂等スプレーを用いた塗布によってなされてもよい。
【００２４】
次に、図３Ｆに示されるように、異方性ドライエッチングによるエッチバックによりアルミパッド１０２上の絶縁膜１０８を完全除去する。ここで、上部平坦部の絶縁膜１０８は残すようにする。これは、絶縁膜１０８をプラズマＣＶＤ法によって形成することを前提とし、プラズマＣＶＤ法によって形成される酸化膜の特質を利用するものである。すなわち、貫通孔１０７上部の平坦部の膜厚は貫通孔底の膜厚より厚いというカバレージ特性を利用している。これにより、後出する再配線層１１１とアルミパッド１０２との導通がとれると同時に、貫通孔１０７の側壁側に位置する半導体基板１０１と再配線層１１１との絶縁が保てるようになる。一方、溝１０５の底の絶縁膜１０８は残っていてもかまわず、接着シート１０４の剥き出し部分（図中における黒輪部分）が覆われていれば良い。
【００２５】
次に、図３Ｇに示されるように、後に形成されるべき再配線層１１１にとって各々が障壁及び種となるバリア層１０９及びシード層１１０をスパッタ法により堆積する。ここで、バリア層１０９として例えばチタニウム（Ｔｉ）膜を形成し、その膜厚を例えば略１００ｎｍとする。シード層１１０として例えば銅（Ｃｕ）膜を形成し、その膜厚を例えば略８００ｎｍとする。
【００２６】
次に、図３Ｈに示されるように、シード層１１０上にドライフィルム１１５を貼り付けて再配線となる所定の部分を露光及び現像し、再配線のパターンを形成する。次いで、図３Ｉに示されるように、電界メッキ法によりシード層１１０上に銅（Ｃｕ）膜からなる再配線層１１１を例えば１０μｍ程度堆積する。
【００２７】
尚、本実施例では、説明の容易性から、貫通孔１０７が再配線層１１１によって埋め込まれ、ハンダ端子が貫通孔１０７の直上に形成される形態が示されるが、ハンダ端子１１４は貫通孔１０７の直上に形成されるとは限らない。他の製造方法としては、例えば、貫通孔１０７は再配線層１１１によって埋め込まずに、貫通孔１０７の側壁及び底にほぼ形状適応的に銅（Cu）をメッキし、再配線層１１１による再配線で引き回した上で適当なところでハンダ端子１１４を基板裏面側に出す方法も採用しうる。
【００２８】
次に、図３Ｊに示されるように、ドライフィルム１１５を除去する。次いで、図３Ｋに示されるように、再配線のパターン以外の領域のシード層１１０とバリア層１０９とをウエットエッチングで除去することによって再配線層１１１が形成される。
【００２９】
次に、図３Ｌに示されるように、溝１０５の底部及び側壁を覆うようにして半導体基板１０１の裏面全体にソルダーレジスト１１２を真空印刷装置にて塗布する。次いで、図３Ｍに示されるように、再配線層１１１の頂部と溝１０５の底部の所定位置とをマスク１１９によって遮蔽して露光及び現像することで再配線層１１１の頂部１１３を露出させる。同時に溝１０５の底のソルダーレジスト１１２を除去する。後のダイシング処理は、溝１０５底面のソルダーレジスト１１２が除去された状態で行うことになる。これにより、後のダイシング処理の際、ソルダーレジスト１１２がブレードに巻き込まれてしまう現象が回避され、ブレードおよび基板双方に与えられるダメージを抑制することができる。
【００３０】
次に、図３Ｎに示されるように、再配線層１１１の頂部１１３にはハンダ端子１１４を形成する。最後に、溝１０５の幅より薄刃のブレード４００により個片化することで、チップサイズにパッケージ化された固体撮像素子チップである半導体チップが完成される。
【変形例】
【００３１】
図４Ａ〜図４Ｃは、上記した実施例の変形例を示している。図３Ｂ〜図３Ｄに示された溝１０５と貫通孔１０７とを形成する各製造工程の順番は逆でもかまわない。そこで、本変形例では、先に貫通孔を形成した後に溝を形成する。すなわち、先ず、図４Ａに示されるように、レジスト１０６を半導体基板１０１の裏面に塗布し、アルミパッド１０２上に貫通孔１０７用の開口部１０７’を形成する。この場合はレジストの塗布はスピンコートでもかまわない。次に、図４Ｂに示されるように、既存のドライエッチングにより貫通孔１０７を形成し、レジスト１０６をアッシャーで除去する。また、剥離液にてエッチング残渣物やポリマー除去する。その後、図４Ｃに示されるように、ダイシングブレード等によってウエハ状の半導体基板１０１の各チップのグリッドラインＧＬに溝１０５を作る。
【００３２】
以上の実施例及び変形例において、所定の工程を経た基板の所定の位置に、貫通孔１０７と接着シート１０４の断面が剥き出し状態にある溝１０５とを形成し、これらを同時に絶縁膜１０８で被服する。これにより、半導体基板１０１及び再配線層１１１間の絶縁とチップ側壁の保護とが同時になされる。これにより製造工程数の削減がなされる。
【００３３】
また、チップ側壁をソルダーレジスト１１２等の保護膜を重ねて形成することで、接着シート１０４の断面等の耐湿性を損なう部分を二重に保護することができる。これにより素子信頼性をより高めることができる。
【００３４】
さらに、溝１０５の深さは接着シート１０４が剥き出す程度で、支持体１０３を充分残すようにされる。これにより、個片化する際またはそれ以前に半導体チップが破損する等の危険が回避され、歩留りの向上が図られる。
【００３５】
以上の実施例においては、半導体チップをイメージセンサ等の固体撮像素子チップであると説明されたが、本発明にかかる限定はなく、固体撮像素子以外の多様な半導体チップであり得る。支持体は、ガラス等の光透過材料に限定されず、半導体チップの機能に依存して多様な材料から形成されても良い。
【符号の説明】
【００３６】
１０１  半導体基板
１０２  アルミパッド
１０３  支持体
１０４  接着シート
１０５  溝
１０６  レジスト
１０７  貫通孔
１０８  絶縁膜
１０９  バリア層
１１０  シード層
１１１  再配線層
１１２  ソルダーレジスト
１１４  ハンダ端子
１１５  ドライフィルム
１１９  マスク
１２０  センサ部
１２１  エアギャップ
４００  ブレード
【図１】
2010238729.tif 000003
【図２】
2010238729.tif 000004
【図３Ａ】
2010238729.tif 000005
【図３Ｂ】
2010238729.tif 000006
【図３Ｃ】
2010238729.tif 000007
【図３Ｄ】
2010238729.tif 000008
【図３Ｅ】
2010238729.tif 000009
【図３Ｆ】
2010238729.tif 000010
【図３Ｇ】
2010238729.tif 000011
【図３Ｈ】
2010238729.tif 000012
【図３Ｉ】
2010238729.tif 000013
【図３Ｊ】
2010238729.tif 000014
【図３Ｋ】
2010238729.tif 000015
【図３Ｌ】
2010238729.tif 000016
【図３Ｍ】
2010238729.tif 000017
【図３Ｎ】
2010238729.tif 000018
【図４Ａ】
2010238729.tif 000019
【図４Ｂ】
2010238729.tif 000020
【図４Ｃ】
2010238729.tif 000021