(57)【要約】【課題】単一の回路構成で複数のステータス情報を伝達することが可能であり、装置の小型化を可能とするプロセスコントローラの入出力装置を得る。【解決手段】送信側装置は、複数のステータス情報に対応する複数ビットのデジタル信号列からなるステータス情報信号を生成するステータス情報生成回路と、前記ステータス情報生成回路により生成された前記ステータス情報信号に対応してパルス幅が変化するパルス信号を生成するパルス幅変調回路とを有し、受信側装置は、受信した前記送信側装置からの前記パルス信号のパルス幅に基づいて複数ビットのデジタル信号列からなるステータス情報信号を生成するパルス幅復調回路と、前記パルス幅復調回路により生成された前記ステータス情報信号に基づいて前記複数のステータス情報を取得するステータス情報受信回路とを有するプロセスコントローラの入出力装置である。【選択図】図１
2010206494.tif 000002
【特許請求の範囲】
【請求項１】
制御部により制御される被制御部の複数のステータス情報に対応した信号を送信する送信側装置と、受信した前記送信側装置からの前記信号に基づいて取得した前記複数のステータス情報を前記制御部へ出力する受信側装置とを備えたプロセスコントローラの入出力装置であって、
前記送信側装置は、前記複数のステータス情報に対応する複数ビットのデジタル信号列からなるステータス情報信号を生成するステータス情報生成回路と、前記ステータス情報生成回路により生成された前記ステータス情報信号に対応してパルス幅が変化するパルス信号を生成するパルス幅変調回路とを有し、前記パルス幅変調回路により生成された前記パルス信号を前記受信側装置へ送信するように構成され、
前記受信側装置は、受信した前記送信側装置からの前記パルス信号のパルス幅に基づいて複数ビットのデジタル信号列からなるステータス情報信号を生成するパルス幅復調回路と、前記パルス幅復調回路により生成された前記ステータス情報信号に基づいて前記複数のステータス情報を取得するステータス情報受信回路とを有する
ことを特徴とするプロセスコントローラの入出力装置。
【請求項２】
制御部により制御される被制御部の複数のステータス情報に対応した信号を送信する送信側装置と、受信した前記送信側装置からの前記信号に基づいて取得した前記複数のステータス情報を前記制御部へ出力する受信側装置とを備えたプロセスコントローラの入出力装置であって、
前記送信側装置は、前記複数のステータス情報に対応する複数ビットのデジタル信号列からなるステータス情報信号を生成するステータス情報生成回路と、前記ステータス情報生成回路により生成された前記ステータス情報信号に対応して周波数が変化するパルス信号を生成するパルス周波数変調回路とを有し、前記パルス周波数変調回路により生成された前記パルス信号を前記受信側装置へ送信するように構成され、
前記受信側装置は、受信した前記送信側装置からの前記パルス信号の周波数に基づいて複数ビットのデジタル信号列からなるステータス情報信号を生成するパルス周波数復調回路と、前記パルス周波数復調回路により生成された前記ステータス情報信号に基づいて前記複数のステータス情報を取得するステータス情報受信回路とを有する
ことを特徴とするプロセスコントローラの入出力装置。
【請求項３】
制御部により制御される被制御部の複数のステータス情報に対応した信号を送信する送信側装置と、受信した前記送信側装置からの前記信号に基づいて取得した前記複数のステータス情報を前記制御部へ出力する受信側装置とを備えたプロセスコントローラの入出力装置であって、
前記送信側装置は、前記複数のステータス情報に対応する複数ビットのデジタル信号列からなるステータス情報信号を生成するステータス情報生成回路と、前記ステータス情報生成回路により生成された前記ステータス情報信号に対応して振幅が変化するパルス信号を生成するパルス幅変調回路とを有し、前記パルス幅変調回路により生成された前記パルス信号を前記受信側装置へ送信するように構成され、
前記受信側装置は、受信した前記送信側装置からの前記パルス信号の振幅に基づいて複数ビットのデジタル信号列からなるステータス情報信号を生成するパルス振幅復調回路と、前記パルス振幅復調回路により生成された前記ステータス情報信号に基づいて前記複数のステータス情報を取得するステータス情報受信回路とを有する
ことを特徴とするプロセスコントローラの入出力装置。
【請求項４】
前記受信側装置は、前記生成されたステータス情報信号が複数回一致したとき前記一致したステータス情報信号を出力するリトライ回路を備え、前記リトライ回路から出力された前記ステータス情報信号に基づいて前記ステータス情報受信回路により前記複数のステ
ータス情報を取得することを特徴とする請求項１乃至３のうち何れか１項に記載のプロセスコントローラの入出力装置。
【請求項５】
前記受信側装置は、前記送信側装置から送信されたパルス信号から所定の条件に合致しない信号を除去するフィルタ回路を備えたことを特徴とする請求項１乃至３のうち何れか１項に記載のプロセスコントローラの入出力装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、プロセスコントローラの入出力装置に関するものである。
【背景技術】
【０００２】
従来の二重系切替機能付プロセスコントローラに於ける入出力装置（以下、プロセスＩ／Ｏ装置と称する）は、図１４に示すように、送信側装置１と受信側装置２とからなり、送信側装置１は、ステータス情報生成回路３と、パルス変換回路２０と、トランス２１とを備える。ステータス情報生成回路３は、被制御装置（被監視装置を含む。以下同じ）（図示せず）に於けるステータスに対応したステータス情報信号を生成する。パルス変換回路２０は、ステータス情報生成回路３により生成されたステータス情報信号をその内容に対応したデューティ比のパルス信号に変換して出力する。トランス２１は、パルス変換回路２０から出力されたパルス信号を正弦波信号に変換して出力する。このように構成された送信側装置１は、トランス２１から出力された正弦波信号を受信側装置２へ送信する。
【０００３】
受信側装置２は、全波整流回路２２と、コンパレータ２３と、ステータス情報受信回路４とを備える。全波整流回路２２は、送信側装置１から送信された正弦波信号を受信し、その受信した正弦波信号をレベル信号である直流信号に変換して出力する。コンパレータ２３は、全波整流回路２２から出力された直流信号と予め設定された閾値としてのリファレンス電圧２４とを比較しその比較結果に基づく信号を出力する。ステータス情報受信回路４は、コンパレータ２３から出力された信号に基づいてステータス情報を取得する。このように構成された受信側装置２は、ステータス情報受信回路４により取得したステータス情報を、被制御装置を制御する制御装置（監視装置を含む。以下同じ）（図示せず）へ伝達する（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−１４３１８９号公報（段落［０００７］）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
前述のように構成された従来のプロセスＩ／Ｏ装置の場合、ステータス情報の伝達は、１つの回路構成で１情報の伝達しか行えず、実装上に於いて問題となりやすい回路(接続
用コネクタ、絶縁回路等)がステータスの数だけ必要であり、小型化には不利であった。
【０００６】
この発明は、従来の装置に於ける前述のような課題を解決するためになされたものであり、小型化を可能としたプロセスＩ／Ｏ装置を得ることを目的とする。
【課題を解決するための手段】
【０００７】
この発明によるプロセスコントローラの入出力装置は、
制御部により制御される被制御部の複数のステータス情報に対応した信号を送信する送信側装置と、受信した前記送信側装置からの前記信号に基づいて取得した前記複数のステータス情報を前記制御部へ出力する受信側装置とを備えたプロセスコントローラの入出力装置であって、
前記送信側装置は、前記複数のステータス情報に対応する複数ビットのデジタル信号列からなるステータス情報信号を生成するステータス情報生成回路と、前記ステータス情報生成回路により生成された前記ステータス情報信号に対応してパルス幅が変化するパルス信号を生成するパルス幅変調回路とを有し、前記パルス幅変調回路により生成された前記
パルス信号を前記受信側装置へ送信するように構成され、
前記受信側装置は、受信した前記送信側装置からの前記パルス信号のパルス幅に基づいて複数ビットのデジタル信号列からなるステータス情報信号を生成するパルス幅復調回路と、前記パルス幅復調回路により生成された前記ステータス情報信号に基づいて前記複数のステータス情報を取得するステータス情報受信回路とを有する
ことを特徴とするプロセスコントローラの入出力装置である。
【０００８】
又、この発明によるプロセスコントローラの入出力装置は、
制御部により制御される被制御部の複数のステータス情報に対応した信号を送信する送信側装置と、受信した前記送信側装置からの前記信号に基づいて取得した前記複数のステータス情報を前記制御部へ出力する受信側装置とを備えたプロセスコントローラの入出力装置であって、
前記送信側装置は、前記複数のステータス情報に対応する複数ビットのデジタル信号列からなるステータス情報信号を生成するステータス情報生成回路と、前記ステータス情報生成回路により生成された前記ステータス情報信号に対応して周波数が変化するパルス信号を生成するパルス周波数変調回路とを有し、前記パルス周波数変調回路により生成された前記パルス信号を前記受信側装置へ送信するように構成され、
前記受信側装置は、受信した前記送信側装置からの前記パルス信号の周波数に基づいて複数ビットのデジタル信号列からなるステータス情報信号を生成するパルス周波数復調回路と、前記パルス周波数復調回路により生成された前記ステータス情報信号に基づいて前記複数のステータス情報を取得するステータス情報受信回路とを有する
ことを特徴とするプロセスコントローラの入出力装置である。
【０００９】
更に、この発明によるプロセスコントローラの入出力装置は、
制御部により制御される被制御部の複数のステータス情報に対応した信号を送信する送信側装置と、受信した前記送信側装置からの前記信号に基づいて取得した前記複数のステータス情報を前記制御部へ出力する受信側装置とを備えたプロセスコントローラの入出力装置であって、
前記送信側装置は、前記複数のステータス情報に対応する複数ビットのデジタル信号列からなるステータス情報信号を生成するステータス情報生成回路と、前記ステータス情報生成回路により生成された前記ステータス情報信号に対応して振幅が変化するパルス信号を生成するパルス幅変調回路とを有し、前記パルス幅変調回路により生成された前記パルス信号を前記受信側装置へ送信するように構成され、
前記受信側装置は、受信した前記送信側装置からの前記パルス信号の振幅に基づいて複数ビットのデジタル信号列からなるステータス情報信号を生成するパルス振幅復調回路と、前記パルス振幅復調回路により生成された前記ステータス情報信号に基づいて前記複数のステータス情報を取得するステータス情報受信回路とを有する
ことを特徴とするプロセスコントローラの入出力装置である。
【００１０】
この発明に於いて、被制御部とは被監視部である場合をも含み、制御部とは監視部である場合をも含む。
【発明の効果】
【００１１】
この発明によるプロセスコントローラの入出力装置によれば、送信側装置は、複数のステータス情報に対応する複数ビットのデジタル信号列からなるステータス情報信号を生成するステータス情報生成回路と、前記ステータス情報生成回路により生成された前記ステータス情報信号に対応してパルス幅が変化するパルス信号を生成するパルス幅変調回路とを有し、前記パルス幅変調回路により生成された前記パルス信号を前記受信側装置へ送信するように構成され、受信側装置は、受信した前記送信側装置からの前記パルス信号のパルス幅に基づいて複数ビットのデジタル信号列からなるステータス情報信号を生成するパ
ルス幅復調回路と、前記パルス幅復調回路により生成された前記ステータス情報信号に基づいて前記複数のステータス情報を取得するステータス情報受信回路とを有するように構成されているので、単一の回路構成で複数のステータス情報を伝達することが可能であり、装置の小型化が可能となる。
【００１２】
又、この発明によるプロセスコントローラの入出力装置によれば、送信側装置は、複数のステータス情報に対応する複数ビットのデジタル信号列からなるステータス情報信号を生成するステータス情報生成回路と、前記ステータス情報生成回路により生成された前記ステータス情報信号に対応して周波数が変化するパルス信号を生成するパルス周波数変調回路とを有し、前記パルス周波数変調回路により生成された前記パルス信号を前記受信側装置へ送信するように構成され、受信側装置は、受信した前記送信側装置からの前記パルス信号の周波数に基づいて複数ビットのデジタル信号列からなるステータス情報信号を生成するパルス周波数復調回路と、前記パルス周波数復調回路により生成された前記ステータス情報信号に基づいて前記複数のステータス情報を取得するステータス情報受信回路とを有するように構成されているので、単一の回路構成で複数のステータス情報を伝達することが可能であり、装置の小型化が可能となる。
【００１３】
更に、この発明によるプロセスコントローラの入出力装置によれば、送信側装置は、複数のステータス情報に対応する複数ビットのデジタル信号列からなるステータス情報信号を生成するステータス情報生成回路と、前記ステータス情報生成回路により生成された前記ステータス情報信号に対応して振幅が変化するパルス信号を生成するパルス振幅変調回路とを有し、前記パルス振幅変調回路により生成された前記パルス信号を前記受信側装置へ送信するように構成され、受信側装置は、受信した前記送信側装置からの前記パルス信号の振幅に基づいて複数ビットのデジタル信号列からなるステータス情報信号を生成するパルス振幅復調回路と、前記パルス振幅復調回路により生成された前記ステータス情報信号に基づいて前記複数のステータス情報を取得するステータス情報受信回路とを有するように構成されているので、単一の回路構成で複数のステータス情報を伝達することが可能であり、装置の小型化が可能となる。
【図面の簡単な説明】
【００１４】
【図１】この発明の実施の形態１によるプロセスコントローラの入出力装置を示すブロック図である。
【図２】この発明の実施の形態１によるプロセスコントローラの入出力装置に於けるパルス幅変調回路の動作を説明する説明図である。
【図３】この発明の実施の形態２によるプルセスコントローラの入出力装置を示すブロック図である。
【図４】この発明の実施の形態３によるプルセスコントローラの入出力装置を示すブロック図である。
【図５】この発明の実施の形態３によるプルセスコントローラの入出力装置に於けるフィルタ回路の動作を説明する説明図である。
【図６】この発明の実施の形態４によるプルセスコントローラの入出力装置を示すブロック図である。
【図７】この発明の実施の形態４によるプルセスコントローラの入出力装置に於けるパルス周波数変調回路の動作を説明する説明図である。
【００１５】
【図８】この発明の実施の形態５によるプルセスコントローラの入出力装置を示すブロック図である。
【図９】この発明の実施の形態６によるプルセスコントローラの入出力装置を示すブロック図である。
【図１０】この発明の実施の形態７によるプルセスコントローラの入出力装置を示すブロック図である。
【図１１】この発明の実施の形態７によるプルセスコントローラの入出力装置に於けるパルス振幅変調回路の動作を説明する説明図である。
【図１２】この発明の実施の形態８によるプルセスコントローラの入出力装置を示すブロック図である。
【図１３】この発明の実施の形態９によるプルセスコントローラの入出力装置を示すブロック図である。
【図１４】従来のプルセスコントローラの入出力装置を示すブロック図である。
【発明を実施するための形態】
【００１６】
実施の形態１．
以下、この発明の実施の形態１によるプロセスＩ／Ｏ装置について詳細に説明する。図１は、この発明の実施の形態１による二重系切替機能付プロセスＩ／Ｏ装置を示すブロック図である。図１に於いて、送信側装置１は、ステータス情報生成回路３と、パルス幅変調回路５と、絶縁回路４とを備える。ステータス情報生成回路３は、被制御装置（被監視装置を含む。以下同じ）（図示せず）のｎ個のステータスに対応したｎビットのデジタル信号列からなるステータス情報信号を生成する。
【００１７】
パルス幅変調回路５は、ステータス情報生成回路３から出力された前述のｎビットのステータス情報信号を受け取り、そのデジタル信号列に対応してパルス幅を変化させたパルス信号を出力する。図２は、この発明の実施の形態１によるプロセスＩ／Ｏ装置に於けるパルス幅変調回路５の動作を説明する説明図であり、被制御部のステータス情報が３個（ｎ＝３）存在する場合を示している。
【００１８】
図２の（ａ）は、３個のステータス情報であるステータス２、ステータス１、ステータス０に於ける夫々のステータス状態を示すデジタル信号が、「１」、「０」、「０」であり（ステータス２＝１、ステータス１＝０、ステータス０＝０）、従がって、ステータス情報生成回路３により生成されるステータス情報信号が、デジタル信号列「１００」で構成されている場合を示している。この場合、パルス幅変調回路５は、ステータス情報生成回路３から出力された３ビットのデジタルデータ列「１００」を数値［４］に対応させ、パルス幅［４×ｍ］のパルス信号を発生する。ここで、ｍは、単位パルス幅である。パルス信号の周期及び振幅は一定である。
【００１９】
図２の（ｂ）は、３個のステータス情報であるステータス２、ステータス１、ステータス０に於ける夫々のステータス状態を示すデジタル信号が、「０」、「０」、「１」であり（ステータス２＝０、ステータス１＝０、ステータス０＝１）、従がって、ステータス情報生成回路３により生成されるステータス情報信号が、デジタル信号列「００１」で構成されている場合を示している。この場合、パルス幅変調回路５は、ステータス情報生成回路３から出力された３ビットのデジタルデータ列「００１」を数値［１］に対応させ、パルス幅［１×ｍ］のパルス信号を発生する。パルス信号の周期及び振幅は一定である。
【００２０】
３個のステータス２、ステータス１、ステータス０のステータス状態の組合わせは、８（＝２３）通り存在することになるので、パルス幅変調回路５は、入力される８通りのデジタル信号列のステータス情報信号に個々に対応して、８種類のパルス幅のパルス信号を発生することができるように構成されている。図２では、ステータス情報信号のデジタル信号列を２進化１０進法に対応させてパルス幅を設定した場合を示しているが、これに限らず、８通りのステータス情報信号に夫々対応させて任意のパルス幅を設定するようにしてもよい。
【００２１】
被制御装置からｎ個のステータスを得るとすれば、２ｎ通りのステータス状態の組合わ
せとなり、ステータス情報生成回路３はｎビットのデジタル信号列により２ｎ通りのステータス情報信号を出力する。パルス幅変調回路５は、２ｎ通りのステータス情報信号に対応した２ｎ通りのパルス幅のパルス信号を発生する。
【００２２】
送信側装置１は、パルス幅変調回路５により前述のようにパルス幅変調されたパルス信号を、送信側装置１と受信側装置２とを絶縁する絶縁回路４を介して、受信側装置２へ送信する。
【００２３】
受信側装置２は、パルス幅復調回路６と、ステータス情報受信回路７とを備える。パルス幅復調回路６は、送信側装置１から送信されたパルス信号を受信し、その受信したパルス信号のパルス幅に基いてｎビットのデジタル信号列からなるステータス情報信号にデコードして出力する。即ち、図２の（ａ）に示すように、受信したパルス信号のパルス幅が［４×ｍ］であれば、パルス幅復調回路６は、そのパルス信号を３ビットのデジタル符号列「１００」から構成されるステータス情報信号に変換して出力する。又、図２の（ｂ）に示すように受信したパルス信号のパルス幅が［１×ｍ］であれば、パルス幅復調回路６は、そのパルス信号をデジタル信号列「００１」の３ビットのステータス情報信号に変換して出力する。
【００２４】
被制御装置のステータスがｎ個であるとすれば、パルス幅変調回路５から出力されるパルス信号は２ｎ通りのパルス幅となり得るが、夫々のパルス幅が夫々のステータスの組合わせに対応しているので、パルス幅復調回路６は、受信したパルス信号をそのパルス幅に対応するｎビットのデジタル信号列からなるステータス情報信号に変換することができる。
【００２５】
ステータス情報受信回路７は、パルス幅復調回路６から出力されたステータス情報信号を受け、そのステータス情報信号のデジタル信号列に基づいて比制御装置の個々のステータス情報を取得し、そのステータス情報を制御装置へ伝達する。
【００２６】
この発明の実施の形態１によるプロセスＩ／Ｏ装置によれば、送信側装置は、複数のステータス情報に対応したパルス幅のパルス信号を受信側装置へ送信するように構成され、受信側装置は、受信した前記パルス信号のパルス幅に基いて前記複数のステータス情報を取得するように構成されているので、単一の回路構成で複数のステータス情報を伝達することが可能であり、装置の小型化が可能となる。
【００２７】
実施の形態２．
図３は、この発明の実施の形態２によるプロセスＩ／Ｏ装置を示すブロック図である。図３に於いて、受信側装置２は、パルス幅復調回路６からのステータス情報信号が入力されるリトライ回路８を備えている。このリトライ回路８は、パルス幅復調回路６から受けたステータス情報信号を複数回読み込み、そのステータス情報信号が複数回一致した場合にそのデータを有効としてステータス情報受信回路７に送信し、それ以外の場合は、ステータス情報信号のデータを無効として破棄し、全ステータス異常(オールゼロ)とするものである。その他の構成及び動作は、実施の形態１の場合と同様である。
【００２８】
この発明の実施の形態２によるプロセスＩ／Ｏ装置によれば、ノイズ等による誤動作が抑制され、信頼性が向上する。
【００２９】
実施の形態３．
図４は、この発明の実施の形態３によるプロセスＩ／Ｏ装置を示すブロック図である。図４に於いて、受信側装置２は、送信側装置１からのパルス信号が入力されるフィルタ回路９と、フィルタ回路９から出力されるパルス信号が入力されるパルス幅復調回路６と、
パルス幅復調回路６からのステータス情報信号が入力されるリトライ回路８を備えている。フィルタ回路９は、送信側装置１からのパルス信号を読み込んだときに、そのパルスデータの一部がノイズ等で異常となっていた場合でも正常なステータス情報信号の復元を可能とするものである。リトライ回路８は、パルス幅復調回路６から出力されたステータス情報信号を複数回読み込み、そのステータス情報信号が複数回一致した場合にそのデータを有効としてステータス情報受信回路７に送信し、それ以外の場合は、ステータス情報信号のデータを無効として破棄し、全ステータス異常(オールゼロ)とするものである。その他の構成及び動作は、実施の形態１の場合と同様である。
【００３０】
図５は、フィルタ回路９の動作を説明する説明図である。図５に於いて、送信側装置１からのパルス信号のパルス波形は、伝送路上でノイズ等により影響を受け、例えばパルス波形３０に示すような波形となることがある。測定点Ａ〜Ｄでパルスを測定した場合、Ｂ点では、ローレベルと解釈されるためパルス波形が無効と判断される。しかしながら、Ａ、Ｃ、Ｄの３点は正常(パルス有効)であるため、多数決理論によりこのパルスを正常と解釈する。
【００３１】
このように、一部に異常があっても複数の測定点が正常であればパルスを正常とみなすことで信頼性を向上させることができる。測定点をさらに増やすことによってさらに信頼性を向上させることが可能である。又、測定点を増やした場合には多数決ではなく、何点かのみ正常であれば正常とみなす(例えば、１００点測定し、９８点以上が正常であれば正
常とし、９７点未満が正常であっても異常とする等)ことにより、誤認識の抑制にも貢献
可能である。フィルタ回路９を追加することにより、ノイズ等の外乱の影響を軽減することが可能となり。信頼性が向上する。
【００３２】
尚、実施の形態３ではリトライ回路８を設けた場合を示したが、リトライ回路８を省略してもよい。
【００３３】
実施の形態４．
図６は、この発明の実施の形態４による二重系切替機能付プロセスＩ／Ｏ装置を示すブロック図である。図１に於いて、送信側装置１は、ステータス情報生成回路３と、パルス周波数変調回路１０と、絶縁回路４とを備える。ステータス情報生成回路３は、被制御装置（被監視装置を含む。以下同じ）（図示せず）のｎ個のステータスに対応したｎビットのデジタル信号列からなるステータス情報信号を生成する。
【００３４】
パルス周波数変調回路１０は、ステータス情報生成回路３から出力された前述のｎビットのステータス情報信号を受け取り、そのデジタル信号列に対応して周波数（パルス周期）を変化させたパルス信号を出力する。図７は、この発明の実施の形態４によるプロセスＩ／Ｏ装置に於けるパルス周波数変調回路１０の動作を説明する説明図であり、被制御部のステータス情報が３個（ｎ＝３）存在する場合を示している。
【００３５】
図７の（ａ）は、３個のステータス情報であるステータス２、ステータス１、ステータス０に於ける夫々のステータス状態を示すデジタル信号が、「１」、「０」、「０」であり（ステータス２＝１、ステータス１＝０、ステータス０＝０）、従がって、ステータス情報生成回路３により生成されるステータス情報信号が、デジタル信号列「１００」で構成されている場合を示している。この場合、パルス周波数変調回路１０は、ステータス情報生成回路３から出力された３ビットのデジタルデータ列「１００」を数値［４］に対応させ、周波数［４×ｍ］のパルス信号を発生する。ここで、ｍは、単位周波数である。パルス信号の幅及び振幅は一定である。
【００３６】
図７の（ｂ）は、３個のステータス情報であるステータス２、ステータス１、ステータ
ス０に於ける夫々のステータス状態を示すデジタル信号が、「０」、「０」、「１」であり（ステータス２＝０、ステータス１＝０、ステータス０＝１）、従がって、ステータス情報生成回路３により生成されるステータス情報信号が、デジタル信号列「００１」で構成されている場合を示している。この場合、パルス周波数変調回路１０は、ステータス情報生成回路３から出力された３ビットのデジタルデータ列「００１」を数値［１］に対応させ、周波数［１×ｍ］のパルス信号を発生する。パルス信号の幅及び振幅は一定である。
【００３７】
３個のステータス２、ステータス１、ステータス０のステータス状態の組合わせは、８（＝２３）通り存在することになるので、パルス周波数変調回路１０は、入力される８通りのデジタル信号列のステータス情報信号に個々に対応して、８種類の周波数のパルス信号を発生することができるように構成されている。図７では、ステータス情報信号のデジタル信号列を２進化１０進法に対応させて周波数を設定した場合を示しているが、これに限らず、８通りのステータス情報信号に夫々対応させて任意の周波数を設定するようにしてもよい。
【００３８】
被制御装置からｎ個のステータスを得るとすれば、２ｎ通りのステータス状態の組合わせとなり、ステータス情報生成回路３はｎビットのデジタル信号列により２ｎ通りのステータス情報信号を出力する。パルス周波数変調回路５は、２ｎ通りのステータス情報信号に対応した２ｎ通りの周波数のパルス信号を発生する。
【００３９】
送信側装置１は、パルス周波数変調回路１０により前述のように周波数変調されたパルス信号を、送信側装置１と受信側装置２とを絶縁する絶縁回路４を介して、受信側装置２へ送信する。
【００４０】
受信側装置２は、パルス周波数復調回路１１と、ステータス情報受信回路７とを備える。パルス周波数復調回路１１は、送信側装置１から送信されたパルス信号を受信し、その受信したパルス信号のパルス幅に基いてｎビットのデジタル信号列からなるステータス情報信号にデコードして出力する。即ち、図７の（ａ）に示すように、受信したパルス信号の周波数が［４×ｍ］であれば、パルス周波数復調回路１１は、そのパルス信号を３ビットのデジタル符号列「１００」から構成されるステータス情報信号に変換して出力する。又、図７の（ｂ）に示すように受信したパルス信号の周波数が［１×ｍ］であれば、パルス周波数復調回路１１は、そのパルス信号をデジタル信号列「００１」の３ビットのステータス情報信号に変換して出力する。
【００４１】
被制御装置のステータスがｎ個であるとすれば、パルス周波数変調回路１０から出力されるパルス信号は２ｎ通りの周波数となり得るが、夫々の周波数が夫々のステータスの組合わせに対応しているので、パルス周波数復調回路１１は、受信したパルス信号をその周波数に対応するｎビットのデジタル信号列からなるステータス情報信号に変換することができる。
【００４２】
ステータス情報受信回路７は、パルス周波数復調回路１１から出力されたステータス情報信号を受け、そのステータス情報信号のデジタル信号列に基づいて比制御装置の個々のステータス情報を取得し、そのステータス情報を制御装置へ伝達する。
【００４３】
この発明の実施の形態４によるプロセスＩ／Ｏ装置によれば、送信側装置は、複数のステータス情報に対応した周波数のパルス信号を受信側装置へ送信するように構成され、受信側装置は、受信した前記パルス信号の周波数に基いて前記複数のステータス情報を取得するように構成されているので、単一の回路構成で複数のステータス情報を伝達することが可能であり、装置の小型化が可能となる。
【００４４】
実施の形態５．
図８は、この発明の実施の形態５によるプロセスＩ／Ｏ装置を示すブロック図である。図８に於いて、受信側装置２は、パルス周波数復調回路１１からのステータス情報信号が入力されるリトライ回路８を備えている。このリトライ回路８は、パルス周波数復調回路１１から受けたステータス情報信号を複数回読み込み、そのステータス情報信号が複数回一致した場合にそのデータを有効としてステータス情報受信回路７に送信し、それ以外の場合は、ステータス情報信号のデータを無効として破棄し、全ステータス異常(オールゼ
ロ)とするものである。その他の構成は、実施の形態４の場合と同様である。
【００４５】
この発明の実施の形態５によるプロセスＩ／Ｏ装置によれば、ノイズ等による誤動作が抑制され、信頼性が向上する。
【００４６】
実施の形態６．
図９は、この発明の実施の形態６によるプロセスＩ／Ｏ装置を示すブロック図である。図９に於いて、受信側装置２は、送信側装置１からのパルス信号が入力されるフィルタ回路９と、フィルタ回路９から出力されるパルス信号が入力されるパルス周波数復調回路１１と、パルス周波数復調回路１１からのステータス情報信号が入力されるリトライ回路８を備えている。フィルタ回路９は、送信側装置１からのパルス信号を読み込んだときに、そのパルスデータの一部がノイズ等で異常となっていた場合でも正常なステータス情報信号の復元を可能とするものである。フィルタ回路９の動作は実施の形態３に於けるフィルタ回路９と同様である。フィルタ回路９を追加することにより、ノイズ等の外乱の影響を軽減することが可能となり。信頼性が向上する。
【００４７】
又、リトライ回路８は、パルス周波数復調回路１１から出力されたステータス情報信号を複数回読み込み、そのステータス情報信号が複数回一致した場合にそのデータを有効としてステータス情報受信回路７に送信し、それ以外の場合は、ステータス情報信号のデータを無効として破棄し、全ステータス異常(オールゼロ)とするものである。その他の構成及び動作は、実施の形態４の場合と同様である。
【００４８】
尚、実施の形態６ではリトライ回路８を設けた場合を示したが、リトライ回路８を省略してもよい。
【００４９】
実施の形態７．
図１０は、この発明の実施の形態７による二重系切替機能付プロセスＩ／Ｏ装置を示すブロック図である。図１０に於いて、送信側装置１は、ステータス情報生成回路３と、パルス振幅変調回路１２と、絶縁回路４とを備える。ステータス情報生成回路３は、被制御装置（被監視装置を含む。以下同じ）（図示せず）のｎ個のステータスに対応したｎビットのデジタル信号列からなるステータス情報信号を生成する。
【００５０】
パルス振幅変調回路１２は、ステータス情報生成回路３から出力された前述のｎビットのステータス情報信号を受け取り、そのデジタル信号列に対応してパルス幅を変化させたパルス信号を出力する。図１１は、この発明の実施の形態７によるプロセスＩ／Ｏ装置に於けるパルス振幅変調回路１２の動作を説明する説明図であり、被制御部のステータス情報が３個（ｎ＝３）存在する場合を示している。
【００５１】
図１１の（ａ）は、３個のステータス情報であるステータス２、ステータス１、ステータス０に於ける夫々のステータス状態を示すデジタル信号が、「１」、「０」、「０」であり（ステータス２＝１、ステータス１＝０、ステータス０＝０）、従がって、ステータス情報生成回路３により生成されるステータス情報信号が、デジタル信号列「１００」で
構成されている場合を示している。この場合、パルス振幅変調回路１２は、ステータス情報生成回路３から出力された３ビットのデジタルデータ列「１００」を数値［４］に対応させ、振幅［４×ｍ］のパルス信号を発生する。ここで、ｍは、単位パルス振幅である。パルス信号の周期及び幅は一定である。
【００５２】
図１１の（ｂ）は、３個のステータス情報であるステータス２、ステータス１、ステータス０に於ける夫々のステータス状態を示すデジタル信号が、「０」、「０」、「１」であり（ステータス２＝０、ステータス１＝０、ステータス０＝１）、従がって、ステータス情報生成回路３により生成されるステータス情報信号が、デジタル信号列「００１」で構成されている場合を示している。この場合、パルス振幅変調回路１２は、ステータス情報生成回路３から出力された３ビットのデジタルデータ列「００１」を数値［１］に対応させ、振幅［１×ｍ］のパルス信号を発生する。パルス信号の周期及び幅は一定である。
【００５３】
３個のステータス２、ステータス１、ステータス０のステータス状態の組合わせは、８（＝２３）通り存在することになるので、パルス幅変調回路５は、入力される８通りのデジタル信号列のステータス情報信号に個々に対応して、８種類のパルス幅のパルス信号を発生することができるように構成されている。図１１では、ステータス情報信号のデジタル信号列を２進化１０進法に対応させて振幅を設定した場合を示しているが、これに限らず、８通りのステータス情報信号に夫々対応させて任意の振幅を設定するようにしてもよい。
【００５４】
被制御装置からｎ個のステータスを得るとすれば、２ｎ通りのステータス状態の組合わせとなり、ステータス情報生成回路３はｎビットのデジタル信号列により２ｎ通りのステータス情報信号を出力する。パルス振幅変調回路１２は、２ｎ通りのステータス情報信号に対応した２ｎ通りの振幅のパルス信号を発生する。
【００５５】
送信側装置１は、パルス振幅変調回路１２により前述のように振幅変調されたパルス信号を、送信側装置１と受信側装置２とを絶縁する絶縁回路４を介して、受信側装置２へ送信する。
【００５６】
受信側装置２は、パルス心腹復調回路１３と、ステータス情報受信回路７とを備える。パルス振幅復調回路１３は、送信側装置１から送信されたパルス信号を受信し、その受信したパルス信号のパルス振幅に基いてｎビットのデジタル信号列からなるステータス情報信号にデコードして出力する。即ち、図１１の（ａ）に示すように、受信したパルス信号の振幅が［４×ｍ］であれば、パルス振幅復調回路１３は、そのパルス信号を３ビットのデジタル符号列「１００」から構成されるステータス情報信号に変換して出力する。又、図１１の（ｂ）に示すように受信したパルス信号の振幅が［１×ｍ］であれば、パルス振幅復調回路１３は、そのパルス信号をデジタル信号列「００１」の３ビットのステータス情報信号に変換して出力する。
【００５７】
被制御装置のステータスがｎ個であるとすれば、パルス振幅変調回路１２から出力されるパルス信号は２ｎ通りの振幅となり得るが、夫々の振幅が夫々のステータスの組合わせに対応しているので、パルス振幅復調回路１３は、受信したパルス信号をその振幅に対応するｎビットのデジタル信号列からなるステータス情報信号に変換することができる。
【００５８】
ステータス情報受信回路７は、パルス振幅復調回路１３から出力されたステータス情報信号を受け、そのステータス情報信号のデジタル信号列に基づいて比制御装置の個々のステータス情報を取得し、そのステータス情報を制御装置へ伝達する。
【００５９】
この発明の実施の形態７によるプロセスＩ／Ｏ装置によれば、送信側装置は、複数のス
テータス情報に対応した振幅のパルス信号を受信側装置へ送信するように構成され、受信側装置は、受信した前記パルス信号の振幅に基いて前記複数のステータス情報を取得するように構成されているので、単一の回路構成で複数のステータス情報を伝達することが可能であり、装置の小型化が可能となる。
【００６０】
実施の形態８．
図１２は、この発明の実施の形態８によるプロセスＩ／Ｏ装置を示すブロック図である。図１２に於いて、受信側装置２は、パルス振幅復調回路１３からのステータス情報信号が入力されるリトライ回路８を備えている。このリトライ回路８は、パルス振幅復調回路１３から受けたステータス情報信号を複数回読み込み、そのステータス情報信号が複数回一致した場合にそのデータを有効としてステータス情報受信回路７に送信し、それ以外の場合は、ステータス情報信号のデータを無効として破棄し、全ステータス異常(オールゼ
ロ)とするものである。その他の構成は、実施の形態７の場合と同様である。
【００６１】
この発明の実施の形態８によるプロセスＩ／Ｏ装置によれば、ノイズ等による誤動作が抑制され、信頼性が向上する。
【００６２】
実施の形態９．
図１３は、この発明の実施の形態９によるプロセスＩ／Ｏ装置を示すブロック図である。図１３に於いて、受信側装置２は、送信側装置１からのパルス信号が入力されるフィルタ回路９と、フィルタ回路９から出力されるパルス信号が入力されるパルス振幅復調回路１３と、パルス振幅復調回路１３からのステータス情報信号が入力されるリトライ回路８を備えている。フィルタ回路９は、送信側装置１からのパルス信号を読み込んだときに、そのパルスデータの一部がノイズ等で異常となっていた場合でも正常なステータス情報信号の復元を可能とするものである。フィルタ回路９の動作は実施の形態３に於けるフィルタ回路９と同様である。フィルタ回路９を追加することにより、ノイズ等の外乱の影響を軽減することが可能となり。信頼性が向上する。
【００６３】
又、リトライ回路８は、パルス振幅復調回路１３から出力されたステータス情報信号を複数回読み込み、そのステータス情報信号が複数回一致した場合にそのデータを有効としてステータス情報受信回路７に送信し、それ以外の場合は、ステータス情報信号のデータを無効として破棄し、全ステータス異常(オールゼロ)とするものである。その他の構成及び動作は、実施の形態７の場合と同様である。
【００６４】
尚、実施の形態９ではリトライ回路８を設けた場合を示したが、リトライ回路８を省略してもよい。
【符号の説明】
【００６５】
１    送信側装置
２    受信側装置
３    ステータス情報生成回路
４    絶縁回路
５    パルス幅変調回路
６    パルス幅復調回路
７    ステータス情報受信回路
８    リトライ回路
９    フィルタ回路
１０    パルス周波数変調回路
１１    パルス周波数復調回路
１２    パルス振幅変調回路
１３    パルス振幅復調回路
【図１】
2010206494.tif 000003
【図２】
2010206494.tif 000004
【図３】
2010206494.tif 000005
【図４】
2010206494.tif 000006
【図５】
2010206494.tif 000007
【図６】
2010206494.tif 000008
【図７】
2010206494.tif 000009
【図８】
2010206494.tif 000010
【図９】
2010206494.tif 000011
【図１０】
2010206494.tif 000012
【図１１】
2010206494.tif 000013
【図１２】
2010206494.tif 000014
【図１３】
2010206494.tif 000015
【図１４】
2010206494.tif 000016