(57)【要約】【課題】電力回収用スイッチの電流能力の低下を抑える。【解決手段】電力回収用スイッチ１は、ＰｃｈＦＥＴ１ａと、ＮｃｈＦＥＴ１ｂとが直列接続される。また、ＰｃｈＦＥＴ１ａとＮｃｈＦＥＴ１ｂとは、同時にオンまたはオフされる。出力の立ち上がり時には、出力端子４に接続するＮｃｈＦＥＴ１ｂのソース電極はＧＮＤ電位、ゲート電極にはＶＤＨが印加され、初期段階でゲート・ソース間の電圧をＶＤＨとすることができる。出力の立ち下がり時には、初期段階でＰｃｈＦＥＴ１ａのソース電極はＶＤＨ電位、ゲート電極はＧＮＤ電位となり、初期段階でゲート・ソース間の電圧をＶＤＨとすることができる。いずれの場合も初期段階において、ゲート・ソース間にはＶＤＨが印加されるので、ＦＥＴの最大の電流能力を得ることができる。【選択図】図１
2010117469.tif 000002
【特許請求の範囲】
【請求項１】
複数個の容量負荷を駆動し、前記容量負荷に蓄えられた電荷を回収する電力回収動作を行う半導体集積回路において、
直列に接続されるＰチャネル型ＭＯＳＦＥＴ及びＮチャネル型ＭＯＳＦＥＴが、電力回収端子と前記容量負荷が接続される出力端子との間に接続される電力回収用スイッチと、
前記電力回収用スイッチの前記Ｐチャネル型ＭＯＳＦＥＴと前記Ｎチャネル型ＭＯＳＦＥＴとを同時に制御するレベル変換器と、
前記出力端子と高圧電源端とに接続され、前記出力端子に電源電圧を伝達するプルアップ素子と、前記出力端子と接地電圧端とに接続され、前記出力端子に接地電圧を伝達するプルダウン素子と、
を有することを特徴とする半導体集積回路。
【請求項２】
前記電力回収用スイッチは、前記電力回収端子に前記Ｐチャネル型ＭＯＳＦＥＴのドレイン電極が接続され、前記出力端子に前記Ｎチャネル型ＭＯＳＦＥＴのソース電極が接続され、前記Ｐチャネル型ＭＯＳＦＥＴのソース電極と前記Ｎチャネル型ＭＯＳＦＥＴのドレイン電極とが接続されることを特徴とする請求項１記載の半導体集積回路。
【請求項３】
前記電力回収用スイッチは、前記電力回収端子に前記Ｎチャネル型ＭＯＳＦＥＴのドレイン電極が接続され、前記出力端子に前記Ｐチャネル型ＭＯＳＦＥＴのソース電極が接続され、前記Ｎチャネル型ＭＯＳＦＥＴのソース電極と前記Ｐチャネル型ＭＯＳＦＥＴのドレイン電極とが接続されることを特徴とする請求項１記載の半導体集積回路。
【請求項４】
前記レベル変換器の出力する制御信号は前記電力回収用スイッチの前記Ｐチャネル型ＭＯＳＦＥＴのゲート電極に接続され、前記制御信号の反転電位信号が前記電力回収用スイッチの前記Ｎチャネル型ＭＯＳＦＥＴのゲート電極に接続され、前記制御信号に基づいて前記Ｐチャネル型ＭＯＳＦＥＴと前記Ｎチャネル型ＭＯＳＦＥＴとが同時にオンまたはオフされることを特徴とする請求項１記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体集積回路に関し、特に独立して動作する複数個の容量負荷を駆動し、この容量負荷に蓄えられた電荷を回収する電力回収動作を行う半導体集積回路に関する。
【背景技術】
【０００２】
比較的高い電圧を出力する端子を複数内蔵し、その出力が駆動する負荷がパネルのような容量負荷で、本容量負荷に蓄えられた電荷を回収する電力回収動作を行うような用途に用いられる半導体集積回路がある。例えば、プラズマディスプレイなどのドライバＩＣ（Integrated Circuit）に利用される。
【０００３】
図８は、従来の電力回収回路の一例を示す回路図である。図８に示す従来の電力回収回路は、電力回収端子９０１と、パネルの容量負荷が接続される出力端子９０２との間に、電力回収用スイッチＡ９０３が接続される。さらに、出力端子９０２には、プルアップ用のＦＥＴ（Field Effect Transistor）１と、プルダウン用のＦＥＴ２が接続され、ＦＥＴ１とスイッチＡ９０３とは、レベルシフト回路９０５，９０６により駆動される。
【０００４】
ここで、スイッチＡ９０３の構成例を示す。図９は、従来の電力回収用スイッチの一例を示す回路図である。（Ａ）はＮチャネル型（以下、Ｎｃｈとする）ＦＥＴによる構成、（Ｂ）はＰチャネル型（以下、Ｐｃｈとする）ＦＥＴによる構成を示している。なお、図中のダイオードは、寄生のボディダイオードである。
【０００５】
（Ａ）のスイッチ９１１は、ＮｃｈＦＥＴで構成されているが、通常のＮｃｈＦＥＴのようにサブ電位（基板電位）とソース電位がショートされておらず、サブ電位（基板電位）と、ドレイン電極Ｄとの間、及びサブ電位とソース電極Ｓ間においても、ＶＤＨ印加電位以上の耐圧を持たせたＦＥＴとなっている。すなわち、スイッチ９１１は、双方向に高い耐圧を持つ双方向高電圧ＭＯＳＦＥＴ（Metal Oxide Semiconductor FET）となっている。このＮｃｈＦＥＴでは、サブ電位はＧＮＤ（Grand；接地）固定であるが、ソース電極Ｓ、ドレイン電極Ｄには各々高電圧が印加される。また、ゲート酸化膜は高電圧に耐える厚い酸化膜になっており、オンさせるときはゲート電極ＧにＶＤＨを印加する。
【０００６】
（Ｂ）のスイッチ９２１は、Ｐｃｈの双方向高電圧ＭＯＳＦＥＴとなっている。この場合のサブ電位は、ＶＤＨ固定で使用する。ゲート酸化膜は高電圧に耐える厚い酸化膜になっており、オンさせるときはゲート電極ＧにＧＮＤ電位を印加する。
【０００７】
図１０は、従来の電力回収用スイッチの他の例を示す回路図である。（Ｃ）はＮｃｈＦＥＴの他の構成例、（Ｄ）はＰｃｈＦＥＴの他の構成例を示している。図中のダイオードが寄生のボディダイオードであることは図９と同様である。
【０００８】
（Ｃ）のスイッチ９３１，９３２は、通常のサブ電位とソース電極をショートしたＮｃｈＦＥＴで構成される。スイッチ９３１はソース同士を接続し、スイッチ９３２はドレイン同士を接続している。これにより、両方向に高い耐圧を持つ双方向高電圧スイッチとなる。
【０００９】
（Ｄ）のスイッチ９４１，９４２は、通常のサブとソース電極をショートしたＰｃｈＦＥＴで構成される。スイッチ９４１はソース同士を接続し、スイッチ９４２はドレイン同士を接続している。これにより、両方向に高い耐圧を持つ双方向高電圧スイッチとなる。
【００１０】
ドライバＩＣには、図８に示した出力端子９０２が数百ビット分設けられている。図１１は、ドライバＩＣの構成例と電力回収動作を示した図である。
ドライバＩＣは、出力端子１（９０２−１）から出力端子ｎ（９０２−ｎ）まで、ｎ（ｎは任意の整数）個の出力端子が設けられており、全出力共通に電力回収端子９０１やＶＤＨ端子９０４が接続されている。各出力端子には、パネル容量１（９０７−１）、・・・、パネル容量ｎ（９０７−ｎ）が接続されている。また、図８で説明したように、プルアップ用のＦＥＴ１及びプルダウン用のＦＥＴ２が接続され、電力回収端子９０１との間にスイッチ９０３−１、・・・、９０３−ｎが接続されている。ＶＤＨ端子９０４には固定の高電圧が印加され、電力回収端子９０１には、電力回収用コンデンサ９０８が接続される。
【００１１】
ＧＮＤ電位（以下、Ｌレベルとする）からＶＤＨ電位（以下、Ｈレベルとする）にしたい出力端子や、ＨレベルからＬレベルにしたい出力端子は、あるタイミングでスイッチ９０３−ｎをオンする。Ｈレベルの端子はその出力に接続されたパネル容量９０７−ｎに電荷が蓄えられており、スイッチ９０３−ｎがオンすると、その電荷のうち半分が電力回収用コンデンサ９０８に回収され、ＶＤＨ／２まで電位が下がる。逆にＬレベルの端子は、その出力のパネル容量９０７−ｎには電荷が無いので、スイッチ９０３−ｎがオンすると、電力回収用コンデンサ９０８から電荷が供給され、ＶＤＨ／２まで電位が上昇する。その後、スイッチをオフすると、ＬレベルからＨレベルになる出力は、プルアップ用ＦＥＴのＦＥＴ１がオンしてＶＤＨ電位まで上昇する。一方、ＨレベルからＬレベルになる出力は、プルダウン用ＦＥＴのＦＥＴ２がオンし、ＧＮＤ電位まで下降する。これにより、理想的には最大５０パーセントの電力を削減できることになる。
【００１２】
また、図１１の例では、電力回収端子９０１に電力回収用コンデンサ９０８を接続したが、この電力回収用コンデンサ９０８を接続しない構成とすることもできる。この場合、ＨレベルからＬレベルになる出力端子に接続するパネル容量の電荷が、ＬレベルからＨレベルになる出力端子に接続するパネル容量に直接供給されることになる。これにより、外付けの電力回収用コンデンサ９０８を削減できるが、動作原理は図１１に示したドライバＩＣと同様である。
【００１３】
このようなドライバＩＣは、小型化あるいは低コスト化が要求されており、ドライバＩＣのチップ面積を小さくするため、電力放出用配線と電力回収用配線とを共通とする構成が提案されている（例えば、特許文献１参照）。また、制御回路、レベル変換器、駆動ＭＯＳＦＥＴを１つの半導体基板上に一体化した構成も提案されている（例えば、特許文献２）。
【特許文献１】特開２０００−１２２５９５号公報
【特許文献２】特許第２７７６０４４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかし、従来の回路には、スイッチのサイズが大きくなってしまい、結果としてＩＣドライバの小型化が難しいという問題点がある。
図９に示した電力回収用のスイッチの構成で説明する。図１２は、電力回収用スイッチの各端子の印加状態を示した図である。（Ａ）は、出力立ち上がり時のスイッチの状態、（Ｂ）は、出力立ち下がり時のスイッチの状態である。
【００１５】
（Ａ）は、出力立ち上がり時におけるＮｃｈＦＥＴで構成されるスイッチ９１１の各端子の印加状態を示している。出力立ち上がり時、すなわち、出力がＬレベルからＶＤＨ／２になる場合は、電力回収端子９０１に接続するドレイン電極ＤはＶＤＨ／２電位、出力端子９０２に接続するソース電極ＳはＧＮＤ電位になる。また、スイッチ９１１をオンさせるので、ゲートＧにＶＤＨ電位が印加される。これにより、出力レベルは、ＬレベルからＶＤＨ／２まで上昇する。出力端子９０２がＬレベルの状態では、ＦＥＴのソース・ゲート間はＶＤＨが印加されるので、ＦＥＴの電流能力は全開となる。出力の電圧が上昇するにつれ、ソース・ゲート間の電位差も小さくなり、能力は落ちていく。出力の電圧がＶＤＨ／２となった時点では、ＮｃｈＦＥＴで構成されるスイッチ９１１の電流能力は最初の約半分程度になる。
【００１６】
（Ｂ）は、出力立ち下がり時におけるＮｃｈＦＥＴで構成されるスイッチ９１１の各端子の印加状態を示している。出力立ち下がり時、すなわち、出力がＶＤＨからＶＤＨ／２になる場合は、電力回収端子９０１に接続するドレイン電極ＤはＶＤＨ電位、出力端子９０２に接続するソース電極ＳはＶＤＨ／２電位になる。また、スイッチ９１１をオンさせるので、ゲートＧにＶＤＨ電位が印加される。これにより、出力レベルは、ＨレベルからＶＤＨ／２まで下降する。この場合、ソース電極Ｓの電位はＶＤＨ／２、ゲート電極Ｄの電位はＶＤＨに固定されているので、ＦＥＴのゲート・ソース間の電圧は常時ＶＤＨ／２ということになる。しかしこれは、（Ａ）で示した出力の立ち上がり時の初期段階において、ＦＥＴのゲート・ソース間の電圧がＶＤＨであるのに比べ、最初からＶＤＨ／２のゲート・ソース間の電圧しか印加されていないことになる。さらに、サブ基板がソース電位と切り離され、ＧＮＤ電位になっているため、バックゲート効果が発生し、電流能力はさらに低下してしまう。このバックゲート効果による能力ダウンは大きく、（Ａ）の立ち上がりにかかる時間より、（Ｂ）の立ち下がりにかかる時間の方がかなり遅くなる。立ち上がり及び立ち下がりは、ある所定の時間内にその動作を完了させる必要があるため、ＦＥＴスイッチの電流能力は、時間のかかる立ち下がり時間の方に合わせる必要がある。このため、ＦＥＴのサイズとしては、ゲート・ソース間がＶＤＨ／２で使用され、さらにバックゲート効果が発生することを考慮して設計する必要が生じ、ＦＥＴサイズがかなり大きくなる。また、スイッチ９１１のような双方向高電圧スイッチは、ソース側とドレイン側両方に高い耐圧を確保する必要があり、素子サイズの増大、オン抵抗の増大をもたらすことにもなり、ＦＥＴサイズとしてはかなり大きなものになる。
【００１７】
なお、上記では、ＮｃｈＦＥＴで構成されるスイッチ９１１について説明したが、ＰｃｈＦＥＴで構成されるスイッチ９２１では、スイッチ９１１とは逆の状態となる。すなわち、ゲート・ソース間の電圧は、出力立ち下がり時には初期段階のＶＤＨから下降していくが、出力立ち上がり時には常時ＶＤＨ／２となる。さらに、出力立ち上がり時には、サブ電位がＶＤＨに固定されているためバックゲート効果が発生し、電流能力がさらに低下する。また、スイッチ９２１も双方向高電圧スイッチである。以上より、スイッチ９２１についてもスイッチ９１１と同様の課題がある。
【００１８】
また、図１０に示したＮｃｈＦＥＴで構成されるスイッチ９３１，９３２、及びＰｃｈＦＥＴで構成されるスイッチ９４１，９４２は、上記のＮｃｈＦＥＴのスイッチ９１１及びＰｃｈＦＥＴのスイッチ９２１のバックゲート効果の問題と、双方向高耐圧構造とするために素子サイズの増大及びオン抵抗の増大をもたらす問題とを軽減するための構成である。したがって、バックゲート効果は発生せず、また双方向高耐圧構造にしなくてもよいことから、スイッチ９１１，９２１よりもオン抵抗が低いため、デバイスサイズを小さくすることができる。しかしながら、出力の立ち上がり時と立ち下がり時におけるゲート・ソース間の電圧が異なる現象は発生するため、電流能力をゲート・ソース間がＶＤＨ／２となることを考慮して設計する必要がある。このため、立ち上がり時と立ち下がり時のうちの遅い方が所定の時間内に収まるようにするため、ＦＥＴのサイズが大きくなるという課題がある。
【００１９】
本発明はこのような点に鑑みてなされたものであり、スイッチの電流能力の低下を抑えることにより、電力回収用スイッチのサイズを小さくすることが可能な半導体集積回路を提供することを目的とする。
【課題を解決するための手段】
【００２０】
上記課題を解決するために、複数個の容量負荷を駆動し、容量負荷に蓄えられた電荷を回収する電力回収動作を行う半導体集積回路において、直列に接続されるＰチャネル型ＭＯＳＦＥＴ及びＮチャネル型ＭＯＳＦＥＴが、電力回収端子と容量負荷が接続される出力端子との間に接続される電力回収用スイッチと、電力回収用スイッチのＰチャネル型ＭＯＳＦＥＴとＮチャネル型ＭＯＳＦＥＴとを同時に制御するレベル変換器と、出力端子と高圧電源端とに接続され、出力端子に電源電圧を伝達するプルアップ素子と、出力端子と接地電圧端とに接続され、出力端子に接地電圧を伝達するプルダウン素子と、を有することを特徴とする半導体集積回路、が提供される。
【００２１】
このような半導体集積回路では、直列接続されるＰチャネル型ＭＯＳＦＥＴとＮチャネル型ＭＯＳＦＥＴを備えた電力回収用スイッチは、Ｐチャネル型ＭＯＳＦＥＴとＮチャネル型ＭＯＳＦＥＴとを同時に制御するレベル変換器の制御信号によって同時にオンまたはオフされる。直列に接続されたＰチャネル型ＭＯＳＦＥＴと、Ｎチャネル型ＭＯＳＦＥＴは、出力の立ち上がり時と立ち下がり時の初期段階において、一方のＭＯＳＦＥＴのゲート・ソース間には供給される電源電圧が印加されて動作する。
【発明の効果】
【００２２】
開示の半導体集積回路によれば、出力の立ち上がり時、立ち下がり時のどちらの状態においても、電力回収用スイッチとして動作するＦＥＴのゲート・ソース間に、その初期段階で供給電圧が印加される。これにより、そのＦＥＴサイズとしては最大の電流能力を得ることが可能となり、電力回収用スイッチのサイズを小さくすることができる。この結果、この電力回収用スイッチを適用したＩＣドライバの小型化が可能となる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の形態を図面を参照して説明する。
図１は、実施の形態の電力回収用の半導体集積回路を示す回路図である。
実施の形態の電力回収用の半導体集積回路は、電力回収端子３と、パネルの容量負荷が接続される出力端子４との間に、電力回収用スイッチ１が接続される。また、出力端子４には、高電源電圧（ＶＤＨ）が入力されるＶＤＨ端子５と、接地電位との間に接続されるプルアップ素子のＦＥＴ１と、プルダウン素子のＦＥＴ２とが接続される。この電力回収用スイッチ１は、レベル変換器（図では、レベルシフト回路。以下、レベルシフト回路とする）６によって駆動され、ＦＥＴ１は、レベルシフト回路７によって駆動される。
【００２４】
以下、図１に示した電力回収用スイッチ１を、第１の電力回収用スイッチとする。
電力回収用スイッチ１は、Ｐチャネル型ＭＯＳＦＥＴ（以下、ＰｃｈＦＥＴとする）１ａと、Ｎチャネル型ＭＯＳＦＥＴ（以下、ＮｃｈＦＥＴとする）１ｂとが直列接続される。この場合、電力回収端子３にＰｃｈＦＥＴ１ａのドレイン電極を接続し、パネル容量が接続される出力端子４にはＮｃｈＦＥＴ１ｂのソース電極を接続し、ＰｃｈＦＥＴ１ａのソース電極とＮｃｈＦＥＴ１ｂのドレイン電極とを接続する。ＰｃｈＦＥＴ１ａのゲートには、レベルシフト回路６の出力信号Ｑが入力され、ＮｃｈＦＥＴ１ｂのゲートには、ＰｃｈＦＥＴ１ａに入力される出力信号Ｑの反転電位が入力される。
【００２５】
このように、ＰｃｈＦＥＴ１ａとＮｃｈＦＥＴ１ｂとをシリーズ接続し、ＰｃｈＦＥＴ１ａとＮｃｈＦＥＴ１ｂとが同時にオン・オフするように制御する第１の電力回収用スイッチ１を使用することにより、立ち上がり時と立ち下がり時の両方の状態において、その初期段階でゲート・ソース間の電圧をＶＤＨとすることができる。これにより、ＦＥＴの電流能力を全て発揮することができる。以下、立ち上がり時及び立ち下がり時の動作を説明する。
【００２６】
図２は、出力立ち上がり時の第１の電力回収用スイッチの状態を示した図である。図中のＰｃｈＦＥＴとＮｃｈＦＥＴのシリーズ接続に並列しているダイオードは、寄生のボディダイオードである。
【００２７】
出力がＬレベルからＨレベルになる場合は、最初に、電力回収端子３に接続するＰｃｈＦＥＴ１ａのドレイン電極ＤはＶＤＨ／２電位、出力端子４に接続するＮｃｈＦＥＴ１ｂのソース電極ＳはＧＮＤ電位になっている。ＰｃｈＦＥＴ１ａ及びＮｃｈＦＥＴ１ｂの両ＦＥＴをオンさせるので、ＰｃｈＦＥＴ１ａのゲートＧはＧＮＤ電位に、ＮｃｈＦＥＴ１ｂのゲートＧはＶＤＨ電位になる。これにより、出力はＬレベル（ＧＮＤ）からＶＤＨ／２まで上昇する。このとき、まだ出力がＬレベルの状態では、ＮｃｈＦＥＴ１ｂのソース・ゲート間にはＶＤＨが印加されるため、ＦＥＴの電流能力は全開となる。一方、このときＰｃｈＦＥＴ１ａは、寄生ダイオードの順方向に電流が流れ、受動素子として働く。出力の電位が上昇するにつれてＮｃｈＦＥＴ１ｂのソース・ゲート間の電位差も小さくなり、ＮｃｈＦＥＴ１ｂの電流能力は落ちていく。そして、出力がＶＤＨ／２になった時点では、ＮｃｈＦＥＴ１ｂの電流能力は、最初の約半分程度になる。
【００２８】
図３は、出力立ち下がり時の第１の電力回収用スイッチの状態を示した図である。図中のダイオードが寄生のボディダイオードであることは、図２と同様である。
出力がＨレベルからＬレベルになる場合は、最初に、ＰｃｈＦＥＴ１ａのドレイン電極ＤはＶＤＨ／２電位、ＮｃｈＦＥＴ１ｂのソース電極ＳはＶＤＨ電位になっている。ＰｃｈＦＥＴ１ａ及びＮｃｈＦＥＴ１ｂの両ＦＥＴをオンさせるので、ＰｃｈＦＥＴ１ａのゲートＧはＧＮＤ電位に、ＮｃｈＦＥＴ１ｂのゲートＧはＶＤＨ電位になる。これにより、出力はＨレベル（ＶＤＨ）からＶＤＨ／２まで下降する。このとき、まだ出力がＨレベルの状態では、ＰｃｈＦＥＴ１ａのソース・ゲート間にはＶＤＨが印加されるため、ＦＥＴの電流能力は全開となる。一方、このときＮｃｈＦＥＴ１ｂは、寄生ダイオードの順方向に電流が流れ、受動素子として働く。出力の電位が下降するにつれてＰｃｈＦＥＴ１ａのソース・ゲート間の電位差も小さくなり、ＰｃｈＦＥＴ１ａの電流能力は落ちていく。そして、出力がＶＤＨ／２になった時点では、ＰｃｈＦＥＴ１ａの電流能力は、最初の約半分程度になる。
【００２９】
以上のように、第１の電力回収用スイッチ１によれば、出力の立ち上がり動作においては、初期段階で、シリーズ接続されたＮｃｈＦＥＴ１ｂのソース・ゲート間に供給電圧（ＶＤＨ）が印加されることとなり、そのＦＥＴサイズとしては最大の電流能力を得ることができる。また、出力の立ち下がり動作においては、初期段階で、シリーズ接続されたＰｃｈＦＥＴ１ａのソース・ゲート間に供給電圧（ＶＤＨ）が印加されることとなり、そのＦＥＴサイズとしては最大の電流能力を得ることができる。このように、出力の立ち上がり時、及び立ち下がり時のどちらの状態においても、ＦＥＴスイッチとして働くＦＥＴのゲート・ソース間には、初期段階において供給電圧（ＶＤＨ）が印加されることになり、ＦＥＴスイッチの電流能力を全て発揮することができるようになる。この結果、電力回収用スイッチ１のサイズを大きくする必要がなくなり、電力回収用スイッチ１を搭載するＩＣドライバの小型化が可能となる。なお、出力がＶＤＨ／２に近づくにつれて、ゲート・ソース間の電圧も低下していき、電流能力が低下していくことは、従来と同様である。
【００３０】
また、電力回収用スイッチ１のＰｃｈＦＥＴと、ＮｃｈＦＥＴとのシリーズ接続を逆にする構成とすることもできる。これを、第２の電力回収用スイッチとする。図４は、第２の電力回収用スイッチの例を示した回路図である。
【００３１】
第２の電力回収用スイッチ２は、ＮｃｈＦＥＴ２ａと、ＰｃｈＦＥＴ２ｂとが直列接続されており、図１に示した電力回収用の半導体集積回路において、第１の電力回収用スイッチ１と置き換えることができる。
【００３２】
すなわち、電力回収用スイッチ２は、電力回収端子３にＮｃｈＦＥＴ２ａのドレイン電極を接続し、出力端子４にはＰｃｈＦＥＴ２ｂのソース電極を接続し、ＮｃｈＦＥＴ２ａのソース電極とＰｃｈＦＥＴ２ｂのドレイン電極とが接続される。ＮｃｈＦＥＴ２ａのゲート電極には、レベルシフト回路６の出力信号Ｑが入力され、ＰｃｈＦＥＴ２ｂのゲート電極には、ＮｃｈＦＥＴ２ａに入力される出力信号Ｑの反転電位が入力される。こうして、図４に示した第２の電力回収用スイッチ２は、図１に示した第１の電力回収用スイッチ１と同様に、ＮｃｈＦＥＴ２ａとＰｃｈＦＥＴ２ｂとが同時にオン・オフする電力回収用スイッチとして使用することができる。
【００３３】
以下、第２の電力回収用スイッチの動作を説明する。
図５は、出力立ち上がり時の第２の電力回収用スイッチの状態を示した図である。図中のダイオードが寄生のボディダイオードであることは、図２と同様である。
【００３４】
出力がＬレベルからＨレベルになる場合は、最初に、電力回収端子３に接続するＮｃｈＦＥＴ２ａのドレイン電極ＤはＶＤＨ／２電位、出力端子４に接続するＰｃｈＦＥＴ２ｂのソース電極ＳはＧＮＤ電位になっている。ＮｃｈＦＥＴ２ａ及びＰｃｈＦＥＴ２ｂの両ＦＥＴをオンさせるので、ＮｃｈＦＥＴ２ａのゲート電極ＧはＶＤＨ電位に、ＰｃｈＦＥＴ２ｂのゲート電極ＧはＧＮＤ電位になる。これにより、出力はＬレベル（ＧＮＤ）からＶＤＨ／２まで上昇する。このとき、まだ出力がＬレベルの状態では、ＮｃｈＦＥＴ２ａのソース・ゲート間にはＶＤＨが印加されるため、ＦＥＴの電流能力は全開となる。一方、このときＰｃｈＦＥＴ２ｂは、寄生ダイオードの順方向に電流が流れ、受動素子として働く。出力の電位が上昇するにつれてＮｃｈＦＥＴ２ａのソース・ゲート間の電位差も小さくなり、ＮｃｈＦＥＴ２ａの電流能力は落ちていく。そして、出力がＶＤＨ／２になった時点では、ＮｃｈＦＥＴ２ａの電流能力は、最初の約半分程度になる。
【００３５】
図６は、出力立ち下がり時の第２の電力回収用スイッチの状態を示した図である。図中のダイオードが寄生のボディダイオードであることは、図２と同様である。
出力がＨレベルからＬレベルになる場合は、最初に、ＮｃｈＦＥＴ２ａのドレイン電極ＤはＶＤＨ／２電位、ＰｃｈＦＥＴ２ｂのソース電極ＳはＶＤＨ電位になっている。ＮｃｈＦＥＴ２ａ及びＰｃｈＦＥＴ２ｂの両ＦＥＴをオンさせるので、ＮｃｈＦＥＴ２ａのゲート電極ＧはＶＤＨ電位に、ＰｃｈＦＥＴ２ｂのゲート電極ＧはＧＮＤ電位になる。これにより、出力はＨレベル（ＶＤＨ）からＶＤＨ／２まで下降する。このとき、まだ出力がＨレベルの状態では、ＰｃｈＦＥＴ２ｂのソース・ゲート間にはＶＤＨが印加されるため、ＦＥＴの電流能力は全開となる。一方、このときＮｃｈＦＥＴ２ａは、寄生ダイオードの順方向に電流が流れ、受動素子として働く。出力の電位が下降するにつれてＰｃｈＦＥＴ２ｂのソース・ゲート間の電位差も小さくなり、ＰｃｈＦＥＴ２ｂの電流能力は落ちていく。そして、出力がＶＤＨ／２になった時点では、ＰｃｈＦＥＴ２ｂの電流能力は、最初の約半分程度になる。
【００３６】
以上のように、第２の電力回収用スイッチ２においても、出力の立ち上がり動作においては、初期段階で、シリーズ接続されたＮｃｈＦＥＴ２ａのソース・ゲート間に供給電圧（ＶＤＨ）が印加されることとなり、そのＦＥＴサイズとしては最大の電流能力を得ることができる。また、出力の立ち下がり動作においては、初期段階で、シリーズ接続されたＰｃｈＦＥＴ２ｂのソース・ゲート間に供給電圧（ＶＤＨ）が印加されることとなり、そのＦＥＴサイズとしては最大の電流能力を得ることができる。このように、出力の立ち上がり時、及び立ち下がり時のどちらの状態においても、ＦＥＴスイッチとして働くＦＥＴのゲート・ソース間には、初期段階において供給電圧（ＶＤＨ）が印加されることになり、ＦＥＴスイッチの電流能力を全て発揮することができるようになる。
【００３７】
次に、上記の第１の電力回収用スイッチ１、または第２の電力回収用スイッチ２を備えた図１に示した電力回収用の半導体集積回路の電力回収動作を説明する。
図７は、電力回収動作時の出力波形を示した図である。
【００３８】
上述のようにドライバＩＣには、図１に示した出力端子４が数百ビット分設けられており、各出力端子４と電力回収端子３との間には、第１の電力回収用スイッチ１または第２の電力回収用スイッチ２が接続されている。
【００３９】
出力ｎは、そのうちの任意の出力端子の出力信号であり、出力ｎ＋αは、出力ｎに対応する出力端子とは異なる任意出力端子の出力信号である。
図の例では、出力ｎは、最初はＨレベル（ＶＤＨ）であり、ＨレベルからＬレベルに立ち下がる。一方、出力ｎ＋αは、最初はＬレベル（ＧＮＤ）であり、ＬレベルからＨレベルに立ち上がる。
【００４０】
出力ｎがＨレベルからＬレベルになる場合は、初期状態における出力ｎの電位はＶＤＨになっている。この状態で、例えば電力回収用スイッチ１がオンされると、ＰｃｈＦＥＴ１ａのゲート電極はＧＮＤ電位、ソース電極はＶＤＨ電位になり、ソース・ゲート間にはＶＤＨが印加されるため、ＦＥＴの電流能力は全開となる。このときＮｃｈＦＥＴ１ｂは受動素子として働き、出力ｎの電位はＶＤＨ／２まで下降する。初期状態では、ＰｃｈＦＥＴ１ａの電流能力は最大であるが、出力の電位が下降するにつれてソース・ゲート間の電位差も小さくなり、電流能力は落ちていく。そして、出力ｎがＶＤＨ／２になった時点では、ＰｃｈＦＥＴ２ｂの電流能力は、最初の約半分程度になる。出力ｎの電位がＶＤＨ／２になった後は、電力回収用スイッチ１はオフし、ＧＮＤに接続されているプルダウン用のＦＥＴ２がオンし、出力ｎは、ＧＮＤに固定される。続いて、この状態からＨレベルに立ち上がる場合は、電力回収用スイッチ１がオンされ、ＮｃｈＦＥＴ１ｂのゲート電極はＶＤＨ電位、ソース電極がＧＮＤ電位となる。ＮｃｈＦＥＴ１ｂのソース・ゲート間にはＶＤＨが印加されるので、ＦＥＴの電流能力は全開となり、出力ｎの電位はＶＤＨ／２まで上昇する。出力ｎの電位がＶＤＨ／２になった後は、電力回収用スイッチ１はオフし、ＶＤＨに接続されているプルアップ用のＦＥＴ１がオンし、出力ｎはＶＤＨに固定される。
【００４１】
出力ｎ＋αがＬレベルからＨレベルに立ち上がる場合、及びＨレベルからＬレベルに立ち下がる場合も電力回収用スイッチ１は同様に動作する。また、電力回収用スイッチ２を用いた場合も、電力回収用スイッチ１と同様に動作し、立ち上がり時及び立ち下がり時の双方向の出力変化において、そのＦＥＴサイズとしては最大の電流能力を得ることができる。
【００４２】
このように電力回収用スイッチ１及び電力回収用スイッチ２によって得られる出力波形は従来と同様であり、一連の動作により理想的には最大５０％の電力を削減できるという効果が得られる。
【図面の簡単な説明】
【００４３】
【図１】実施の形態の電力回収用の半導体集積回路を示す回路図である。
【図２】出力立ち上がり時の第１の電力回収用スイッチの状態を示した図である。
【図３】出力立ち下がり時の第１の電力回収用スイッチの状態を示した図である。
【図４】第２の電力回収用スイッチの例を示した回路図である。
【図５】出力立ち上がり時の第２の電力回収用スイッチの状態を示した図である。
【図６】出力立ち下がり時の第２の電力回収用スイッチの状態を示した図である。
【図７】電力回収動作時の出力波形を示した図である。
【図８】従来の電力回収回路の一例を示す回路図である。
【図９】従来の電力回収用スイッチの一例を示す回路図である。
【図１０】従来の電力回収用スイッチの他の例を示す回路図である。
【図１１】ドライバＩＣの構成例と電力回収動作を示した図である。
【図１２】電力回収用スイッチの各端子の印加状態を示した図である。
【符号の説明】
【００４４】
１  （第１の）電力回収用スイッチ
１ａ  ＰｃｈＦＥＴ
１ｂ  ＮｃｈＦＥＴ
２  （第２の）電力回収用スイッチ
２ａ  ＮｃｈＦＥＴ
２ｂ  ＰｃｈＦＥＴ
３  電力回収端子
４  出力端子
５  ＶＤＨ端子
６、７  レベルシフト回路
【図１】
2010117469.tif 000003
【図２】
2010117469.tif 000004
【図３】
2010117469.tif 000005
【図４】
2010117469.tif 000006
【図５】
2010117469.tif 000007
【図６】
2010117469.tif 000008
【図７】
2010117469.tif 000009
【図８】
2010117469.tif 000010
【図９】
2010117469.tif 000011
【図１０】
2010117469.tif 000012
【図１１】
2010117469.tif 000013
【図１２】
2010117469.tif 000014