(57)【要約】【課題】低雑音、かつ低消費電流で安定に動作させることのできるＣＭＯＳ演算増幅回路の提供。【解決手段】ＣＭＯＳ演算増幅回路のフォールデッド・カスコード回路の、カスコード・バイアス電圧を、入力差動段の電流で変調することで低雑音、かつ低消費電流で安定動作を可能とした。【選択図】図１
2010166540.tif 000002
【特許請求の範囲】
【請求項１】
差動入力回路部とフォールデッド・カスコード回路部を備えたＣＭＯＳ演算増幅回路であって、
前記差動入力回路部は、
正入力端子と負入力端子を共通とする、Ｐ型ＭＯＳトランジスタ差動対、及びＮ型ＭＯＳトランジスタ差動対と、
前記２つの差動対に動作電流を供給する第１の定電流回路と、
前記第１の定電流回路の電流を、前記２つの差動対に切替えて供給する電流切り替え回路と、を備え、
前記フォールデッド・カスコード回路部は、
カスコード接続型カレントミラー回路と、
前記カスコード接続型カレントミラー回路と直列に接続された第２及び第３の定電流回路と、
前記カスコード接続型カレントミラー回路にバイアス電圧を供給するバイアス電圧源と、を備え、
前記バイアス電圧源は、前記N型MOSトランジスタ差動対に動作電流が流れているときに、前記バイアス電圧を高くすることを特徴とするＣＭＯＳ演算増幅回路。
【請求項２】
前記バイアス電圧源は、前記電流切り替え回路の流す動作電流によって、前記バイアス電圧を切り替えることを特徴とする請求項１記載のＣＭＯＳ演算増幅回路。
【請求項３】
更に前記電流切り替え回路の動作を検出する電流切り替え検出回路を備え、
前記バイアス電圧源は、前記電流切り替え検出回路の出力する信号によって、前記バイアス電圧を切り替えることを特徴とする請求項１記載のＣＭＯＳ演算増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力電圧範囲が負の電源電圧から正の電源電圧まである、CMOS入力の演算増幅回路に関する。
【背景技術】
【０００２】
従来のＣＭＯＳ演算増幅回路としては、図４に示されるような回路が知られていた（例えば、特許文献１参照）。
【０００３】
演算増幅回路は、大きくわけて、差動入力回路部100と、フォールデッド・カスコード回路部200の２つのブロックに分けられる。
【０００４】
先ず、差動入力回路部100の動作について説明する。電源電圧は、VDD端子とVSS端子間に印加される。差動入力信号は、INP端子及び、INM端子に印加される。差動入力回路部100の入力差動対は、N型MOSトランジスタMN1及びMN2とP型MOSトランジスタMP1及びMP2で構成されている。入力差動対をこのような構成とすることで、入力電圧が低いときは、P型MOSトランジスタ差動対が動作し、入力電圧が高いときは、N型MOSトランジスタ差動対が動作して、広い入力電圧範囲での動作を可能としている。すなわち、差動入力信号の電圧範囲は、負の電源電圧（VSS）から正の電源電圧（VDD）まで確保することが出来る。
【０００５】
MOSトランジスタMS1は、電流切り替え回路のMOSトランジスタである。
【０００６】
差動トランジスタ対の入力電圧が高くVDDに近いときは、MOSトランジスタMS1がONする。定電流源Ib1の電流は、MOSトランジスタMS2とMOSトランジスタMS3のカレントミラー回路によって、N型MOSトランジスタMN1及びMN2に流れる。従って、N型MOSトランジスタ差動対が動作する。
【０００７】
差動トランジスタ対の入力電圧が低くVSSに近いときは、MOSトランジスタMS1はOFFする。定電流源Ib1の電流は、P型MOSトランジスタMP1及びMP2に流れる。従って、P型MOSトランジスタ差動対が動作する。
【０００８】
次に、フォールデッド・カスコード回路部200の動作について説明する。フォールデッド・カスコード回路部200は、差動入力回路部100のP型及びN型MOSトランジスタ差動対からの信号を電流加算して、出力端子OUTに出力する。
【０００９】
電圧源Vb2は、MOSトランジスタMP5及びMP6にカスコード・バイアス電圧を与える。例えば図５に示すように、定電流源Ib4によって飽和結線されたMOSトランジスタMB1に電流を流して、電圧を発生させる。
【００１０】
一般に、飽和結線されたMOSトランジスタのゲート・ソース間電圧Vgsは、式（１）で示される。
2010166540.tif 000003
【００１１】
ここで、Idは、MOSトランジスタのドレイン電流（＝定電流源Ib4の定電流値）、βは、MOSトランジスタのプロセスとサイズで決まるパラメータ、Vtは、MOSトランジスタのしきい値電圧である。
【００１２】
差動入力回路部100の差動トランジスタ対の入力電圧が低いくVSSに近いとき、電流切り替えMOSトランジスタMS1はOFFしているので、N型MOSトランジスタMN1及びMN2に電流は流れない。その状態では、フォールデッド・カスコード回路のMOSトランジスタMP3及びMP4の電流は定電流源Ib2と定電流源Ib3の電流から、定電流源Ib1の半分の電流を引いた値となる。定電流源Ib2と定電流源Ib3は、同じ電流値IB2の電流を流すように構成されている。定電流源Ib1の電流値をIB1とすれば、MOSトランジスタMP3及びMP4の電流値はIB2-IB1/2となる。
【００１３】
一方、差動トランジスタ対の入力電圧が高いくVDDに近いとき、電流切り替えMOSトランジスタMS1はONしているので、N型MOSトランジスタMN1及びMN2に電流が流れる。仮に、定電流源Ib1の電流値と同じ電流がMOSトランジスタMS3に流れるとすると、フォールデッド・カスコード回路のMOSトランジスタMP3及びMP4の電流値はIB2+IB1/2となる。
【００１４】
すなわち、入力電圧によって、MOSトランジスタMP3及びMP4の電流値が変化する。
【００１５】
MOSトランジスタの飽和電圧Vdsatは、式（２）で与えられる。
2010166540.tif 000004
【００１６】
ここで、Idは、MOSトランジスタのドレイン電流、βは、MOSトランジスタのプロセスとサイズで決まるパラメータである。式（２）から明らかなように、MOSトランジスタに流れる電流Idが変われば、MOSトランジスタの飽和電圧Vdsatは変化する。
【００１７】
カスコード・バイアス電圧は、MOSトランジスタMP3、MP4、及びMP5が非飽和領域にならないように、MOSトランジスタMP3、MP4、及びMP5のドレイン・ソース間電圧が、飽和電圧以上になるように設定する必要がある。
【先行技術文献】
【特許文献】
【００１８】
【特許文献１】特開2002−344261号
【発明の概要】
【発明が解決しようとする課題】
【００１９】
従来のＣＭＯＳ演算増幅回路は、低雑音かつ低消費電流に設計するために、定電流源Ib2と定電流源Ib3の電流を少なくする必要がある。その場合は、差動入力回路部100からの電流によって、MOSトランジスタMP3、MP4、及びMP5に流れる電流が大きく変化する、すなわちドレイン電圧の変動が大きくなる。よって、MOSトランジスタMP3やMP5が非飽和領域になる可能性が大きくなり、従ってアンプのゲインが下がってしまう。
【００２０】
すなわち、従来のＣＭＯＳ演算増幅回路では、低雑音で低消費電流かつ安定して動作する回路を設計することは困難であった。
【００２１】
そこで、本発明の目的は従来のこのような課題を解決して、低雑音で低消費電流かつ安定して動作するＣＭＯＳ演算増幅回路を提供することを目的としている。
【課題を解決するための手段】
【００２２】
本発明のＣＭＯＳ演算増幅回路は、フォールデッド・カスコード回路のカスコード・バイアス電圧を入力差動段の電流で変調することで、MOSトランジスタMP3やMP5が飽和領域で動作するようにして、上記課題を解決したものである。
【発明の効果】
【００２３】
以上のような本発明のＣＭＯＳ演算増幅回路によれば、フォールデッド・カスコード回路のカスコード・バイアス電圧を、入力差動段の電流で変調することで、低雑音かつ、低消費電流でも安定して動作させることが出来る。
【図面の簡単な説明】
【００２４】
【図１】本発明のＣＭＯＳ演算増幅回路の実施例を示す回路図である。
【図２】本発明のＣＭＯＳ演算増幅回路の他の実施例を示す回路図である。
【図３】本発明のＣＭＯＳ演算増幅回路の他の実施例を示す回路図である。
【図４】従来のＣＭＯＳ演算増幅回路を示す回路図である。
【図５】従来のＣＭＯＳ演算増幅回路を示す回路図である。
【発明を実施するための形態】
【００２５】
【実施例】
【００２６】
図１は、本発明のＣＭＯＳ演算増幅回路の実施例を示す回路図である。
図１のＣＭＯＳ演算増幅回路は、差動入力回路部100と、フォールデッド・カスコード回路部200を有している。
【００２７】
差動入力回路部100は、P型MOSトランジスタMP1及びMP2で構成されるP型MOSトランジスタ差動対と、N型MOSトランジスタMN1及びMN2で構成されるN型MOSトランジスタ差動対と有する。P型MOSトランジスタ差動対は、ＶＤＤ端子側に接続された定電流源Ib1を有している。N型MOSトランジスタ差動対は、ＧＮＤ端子側に接続された定電流源であるMOSトランジスタMS3を有している。そして、電流切り替え回路のMOSトランジスタMS1と、MOSトランジスタMS3とカレントミラー回路を構成しているMOSトランジスタMS2と、を有している。
【００２８】
フォールデッド・カスコード回路部200は、MOSトランジスタMP3とMP4及びMP5とMP6で構成された縦積みのカレントミラー回路と、電流源であるMOSトランジスタMN3とMN4及び電圧源Vb3と、定電流源Ib2及びIb3と、MOSトランジスタMP5及びMP6のバイアス電圧源Vb2である定電流源Ib4と飽和結線されたMOSトランジスタMB1と、を有している。
【００２９】
更にフォールデッド・カスコード回路部200は、定電流源Ib4に並列に接続されMOSトランジスタMB2を有している。MOSトランジスタMB2のゲートは、電流切り替えMOSトランジスタMS1の電流をミラーするトランジスタMS2のゲートとドレインに接続されている。
【００３０】
先ず、差動入力回路部100の動作について説明する。電源電圧は、VDD端子とVSS端子間に印加される。差動入力信号は、INP端子及び、INM端子に印加される。差動入力回路部100の入力差動対は、N型MOSトランジスタMN1及びMN2とP型MOSトランジスタMP1及びMP2で構成されている。入力差動対をこのような構成とすることで、入力電圧が低いときは、P型MOSトランジスタ差動対が動作し、入力電圧が高いときは、N型MOSトランジスタ差動対が動作して、広い入力電圧範囲での動作を可能としている。すなわち、差動入力信号の電圧範囲は、負の電源電圧（VSS）から正の電源電圧（VDD）まで確保することが出来る。
【００３１】
MOSトランジスタMS1は、電流切り替え回路のMOSトランジスタである。
【００３２】
差動トランジスタ対の入力電圧が高くVDDに近いときは、MOSトランジスタMS1がONする。定電流源Ib1の電流は、MOSトランジスタMS2とMOSトランジスタMS3のカレントミラー回路によって、N型MOSトランジスタMN1及びMN2に流れる。従って、N型MOSトランジスタ差動対が動作する。
【００３３】
差動トランジスタ対の入力電圧が低くVSSに近いときは、MOSトランジスタMS1はOFFする。定電流源Ib1の電流は、P型MOSトランジスタMP1及びMP2に流れる。従って、P型MOSトランジスタ差動対が動作する。
【００３４】
次に、フォールデッド・カスコード回路部200の動作について説明する。フォールデッド・カスコード回路部200は、差動入力回路部100のP型及びN型MOSトランジスタ差動対からの信号を電流加算して、出力端子OUTに出力する。
【００３５】
飽和結線されたMOSトランジスタMB1は、定電流源Ib4の流す電流よって電圧を発生する。その電圧を、MOSトランジスタMP5及びMP6にカスコード・バイアス電圧として与える。定電流源Ib4に並列に接続されたMOSトランジスタMB2は、N型MOSトランジスタMN1とMN2に流れる電流の所定倍の電流をトランジスタMB1に流す。
【００３６】
カスコード・バイアス電圧、すなわち、MOSトランジスタMB1のゲート・ソース間電圧Vgsは、式（３）で与えられる。
2010166540.tif 000005
【００３７】
ここで、IB4は定電流源Ib4の定電流値、Id2はＭＯＳトランジスタＭＢ２のドレイン電流、βはMOSトランジスタのプロセスとサイズで決まるパラメータ、VtはMOSトランジスタのしきい値電圧である。式（３）から明らかなように、カスコード・バイアス電圧は、N型MOSトランジスタ差動対に流れる電流で変調された値となる。
【００３８】
N型MOSトランジスタ差動対に電流が流れているときは、MOSトランジスタMP3及びMP4の電流はIB2+IB1/2となり、MP3及びMP4の飽和電圧Vdsatは、式（４）となる。
2010166540.tif 000006
【００３９】
N型MOSトランジスタ差動対に電流が流れていないときは、MOSトランジスタMP3及びMP4の電流はIB2-IB1/2となり、MOSトランジスタMP3及びMP4の飽和電圧Vdsatは、式（５）となる。
2010166540.tif 000007
【００４０】
IB2>>IB1であれば、MOSトランジスタMP3及びMP4の飽和電圧は、N型MOSトランジスタ差動対に電流が流れる、流れないに関わらず、値として大きく変化はしない。しかしながら、低消費電流化を考えた場合、IB2>>IB1とすることは難しく、IB1とIB2は同等なレンジでの値となり、MOSトランジスタMP3及びMP4の飽和電圧は、N型MOSトランジスタ差動対の電流の値によって変化する。
【００４１】
式（４）より、N型MOSトランジスタ差動対に電流が流れているときの、ＭＯＳトランジスタMP3及びMP4の飽和電圧Vdsatは、流れていないときの値（式（５））よりも、大きい。
【００４２】
一方で、MOSトランジスタMP5は、ドレインがＭＯＳトランジスタMP3とMP4のゲートに接続されているため、MOSトランジスタMP5のドレイン電圧は、MOSトランジスタMP3及びMP4の電流で変化する。すなわち、N型MOSトランジスタ差動対に電流が流れているときの、MOSトランジスタMP5のドレイン電圧は、式（６）で与えられ、N型MOSトランジスタ差動対に電流が流れていないときの、MOSトランジスタMP5のドレイン電圧Vd5は、式（７）で与えられる。
2010166540.tif 000008
【００４３】
2010166540.tif 000009
【００４４】
従って、従来の回路図４においてN型MOSトランジスタ差動対に電流が流れているときに、合わせてカスコード・バイアス電圧Vb2を設定した場合、MOSトランジスタMP3が飽和領域で動作するには、Vb2の値としては、式（８）を満足しなくてはならい。
2010166540.tif 000010
【００４５】
ここで、Vdsatの値は、式（４）で、Vgs5は、MOSトランジスタMP5のゲート・ソース間電圧である。式（８）を満足するように、Vb2を設定した場合、N型MOSトランジスタ差動対に電流が流れていないときは、MOSトランジスタMP5のドレイン電圧Vd5は、式（７）となり、MOSトランジスタMP5が非飽和領域にはいる可能性がある。
【００４６】
前述のようにIB2>>IB1と設定すれば、MOSトランジスタMP5が非飽和領域にはいる可能性は下がるが、低消費電流化を考えた場合、IB2>>IB1とすることはできない。
【００４７】
また、式（４）、（５）よりMOSトランジスタのプロセスとサイズで決まるパラメータβによっても、電流が変化した際の、飽和電圧の変動の幅が変わる。すなわち、βが小さいほうが、電流の変化に対する飽和電圧の変動の幅が大きくなる。
【００４８】
βは、MOSトランジスタの形状の幅Ｗと長さＬに対して、W/Lに比例する関係にある。しかしながら、図４や５の従来のCMOS演算増幅回路において、雑音電圧を小さくするには、MOSトランジスタMP3とMP4のトランスコンダクタンスgmを小さくする必要があり、gmが、√W/Lに比例することから、低雑音増幅回路では、βを小さくする必要があり、結果として、ある一定のカスコード・バイアス電圧Vb2では、MOSトランジスタMP3やMP5が非飽和領域にはいる可能性が高くなる。
【００４９】
本発明のＣＭＯＳ演算増幅回路では、N型MOSトランジスタ差動対に電流が流れているときは、MB1に電流を流すようにしたので、カスコード・バイアス電圧は大きくなり、結果としてMP3が確実に飽和領域で動作できるようになった。また、N型MOSトランジスタ差動対に電流が流れていないときは、カスコード・バイアス電圧は小さくなり、MP5が確実に飽和領域で動作させることができるようになった。
【００５０】
図１では、ＶＤＤ端子側に接続された定電流源Ib1の電流を、電流切り替え回路のMOSトランジスタMS1で切替えるように制御したが、図２に示すようにＶＳＳ端子側に接続された定電流源Ib1の電流を制御するように構成しても良い。
【００５１】
図3に、本発明のＣＭＯＳ演算増幅回路の他の実施例の回路図を示す。
【００５２】
図3のＣＭＯＳ演算増幅回路は、電流切り替え検出回路１０１と、MOSトランジスタM101と、定電流源Ib5を備える。
【００５３】
電流切り替え検出回路１０１は、入力電圧が変化してN型MOSトランジスタ差動対に電流が流れたことを検出する。MOSトランジスタM101は、電流切り替え検出回路１０１の出力によってオン・オフする。定電流源Ib5は、MOSトランジスタM101のオン・オフによって、次段のフォールデット・カスコード回路のカスコード・バイアス電圧を変化させる。
【００５４】
図3に示すように、入力差動対の切り替わりに同期して、MOSトランジスタMB1に流す定電流源Ib5の電流を制御することでカスコード・バイアス電圧を変調しても、同様の効果が得られる。
【符号の説明】
【００５５】
１００          差動入力回路部
１０１          電流切り替え検出回路
２００          フォールデッド・カスコード回路部
【図１】
2010166540.tif 000011
【図２】
2010166540.tif 000012
【図３】
2010166540.tif 000013
【図４】
2010166540.tif 000014
【図５】
2010166540.tif 000015