(57)【要約】【課題】入出力特性の線形性を確保するために、アナログ電圧を得るための容量の容量値を大きくする必要や、充放電部の最大充放電電流値を大きくする必要がなく、低面積化および低消費電力化を図ることができるデジタル・アナログ・コンバータを提供する。【解決手段】ビット３対応充放電回路１１−３の充電電流値Ｉ3の補正、ビット３対応充放電回路１１−３の放電電流値−Ｉ3の補正、ビット２対応充放電回路１１−２の充電電流値Ｉ2の補正、ビット２対応充放電回路１１−２の放電電流値−Ｉ2の補正、ビット１対応充放電回路１１−１の充電電流値Ｉ1の補正、ビット１対応充放電回路１１−１の放電電流値−Ｉ1の補正、ビット０対応充放電回路１１−０の充電電流値Ｉ0の補正、及び、ビット０対応充放電回路１１−０の放電電流値−Ｉ0の補正の順に充放電回路３の充放電電流値の補正を行う。【選択図】図２
2010041371.tif 000002
【特許請求の範囲】
【請求項１】
容量と、
前記容量の充放電を行う充放電回路と、
前記容量の電極間電圧と基準電圧とを比較する比較回路と、
前記充放電回路の充放電電流値の補正制御を行う制御回路と、
を有し、
前記充放電回路は、
充電電流値の重み付けを２n-1：２n-2：…：１（但し、ｎは２以上の整数である。）とし、充電電流値を補正可能とされた第１、第２、…、第ｎの充電部と、
放電電流値の重み付けを２n-1：２n-2：…：１とし、放電電流値を補正可能とされた第１、第２、…、第ｎの放電部と、
を有し、
前記制御回路は、
前記第１の充電部に前記容量の充電を２回実行させ、前記第１の充電部に前記比較回路による比較結果に基づく前記第１の充電部の充電電流値の補正を実行させ、
充電電流値補正済みの第１、…、第ｐ−１（但し、ｐ＝２、…、ｎである。）の充電部に前記容量の充電を各１回実行させ、次に、前記第ｐの充電部に前記容量の充電を２回実行させ、前記第ｐの充電部に前記比較回路による比較結果に基づく前記第ｐの充電部の充電電流値の補正を実行させ、
前記第１の充電部に前記容量の充電を３回実行させ、次に、前記第１の放電部に前記容量の放電を１回実行させ、前記第１の放電部に前記比較回路による比較結果に基づく前記第１の放電部の放電電流値の補正を実行させ、
充電電流値補正済みの第１、…、第ｐ−１の充電部に前記容量の充電を各１回実行させ、次に、前記第ｐの充電部に前記容量の充電を３回実行させ、次に、前記第ｐの放電部に、前記容量の放電を１回実行させ、前記第ｐの放電部に前記比較回路による比較結果に基づく前記第ｐの放電部の放電電流値の補正を実行させること
を特徴とするデジタル・アナログ・コンバータ。
【請求項２】
前記制御回路は、前記充放電回路の充放電電流値の補正が、第１の充電部の充電電流値の補正、第１の放電部の放電電流値の補正、第２の充電部の充電電流値の補正、第２の放電部の放電電流値の補正、…、第ｎの充電部の充電電流値の補正、第ｎの放電部の放電電流値の補正の順に実行されるように制御する制御部を有する
ことを特徴とする請求項１に記載のデジタル・アナログ・コンバータ。
【請求項３】
前記制御回路は、前記充放電回路の充放電電流値の補正が、第１の充電部の充電電流値の補正、第２の充電部の充電電流値の補正、…、第ｎの充電部の充電電流値の補正、第１の放電部の放電電流値の補正、第２の放電部の放電電流値の補正、…、第ｎの放電部の放電電流値の補正の順に実行されるように制御する制御部を有する
ことを特徴とする請求項１に記載のデジタル・アナログ・コンバータ。
【請求項４】
容量と、
前記容量の充放電を行う充放電回路と、
前記容量の電極間電圧と基準電圧とを比較する比較回路と、
を有し、
前記充放電回路は、
充電電流値の重み付けを２n-1：２n-2：…：１（但し、ｎは２以上の整数である。）とし、充電電流値を補正可能とされた第１、第２、…、第ｎの充電部と、
放電電流値の重み付けを２n-1：２n-2：…：１とし、放電電流値を補正可能とされた第１、第２、…、第ｎの放電部と、
を有するデジタル・アナログ・コンバータの制御方法であって、
前記第１の充電部に前記容量の充電を２回実行させ、前記第１の充電部に前記比較回路による比較結果に基づく前記第１の充電部の充電電流値の補正を実行させる工程と、
充電電流値補正済みの第１、…、第ｐ−１（但し、ｐ＝２、…、ｎである。）の充電部に前記容量の充電を各１回実行させ、次に、前記第ｐの充電部に前記容量の充電を２回実行させ、前記第ｐの充電部に前記比較回路による比較結果に基づく前記第ｐの充電部の充電電流値の補正を実行させる工程と、
前記第１の充電部に前記容量の充電を３回実行させ、次に、前記第１の放電部に前記容量の放電を１回実行させ、前記第１の放電部に前記比較回路による比較結果に基づく前記第１の放電部の放電電流値の補正を実行させる工程と、
充電電流値補正済みの第１、…、第ｐ−１の充電部に前記容量の充電を各１回実行させ、次に、前記第ｐの充電部に前記容量の充電を３回実行させ、次に、前記第ｐの放電部に、前記容量の放電を１回実行させ、前記第ｐの放電部に前記比較回路による比較結果に基づく前記第ｐの放電部の放電電流値の補正を実行させる工程と、
を含むことを特徴とするデジタル・アナログ・コンバータの制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル信号をアナログ信号に変換するデジタル・アナログ・コンバータ（以下、ＤＡコンバータという。）及びＤＡコンバータの制御方法に関する。
【背景技術】
【０００２】
ＤＡコンバータの一種である電荷充填型のＤＡコンバータは、容量に対してアナログ変換対象のデジタル値に対応する電流値の充放電を電流源により単位時間τだけ行い、これにより得られる容量の蓄積電圧をデジタル・アナログ変換結果とするものである。
【０００３】
図３１は電荷充填型のＤＡコンバータにおける容量の蓄積電圧ＶCと充放電電流Ｉと単位時間τとの関係を示している。（Ａ）は蓄積電圧がＶＤＤ／２にある容量を充電する場合、（Ｂ）は蓄積電圧がＶＤＤ／２にある容量を放電する場合であり、ＩA、ＩA／２、ＩA／４、ＩA／８、ＩA／１６は充放電電流値の絶対値である。容量の容量値をＣ［Ｆ］、電流源による充放電電流の絶対値をＩ［Ａ］とすると、容量の蓄積電圧ＶC［Ｖ］は、容量を充電する場合には数１に示すようになり、容量を放電する場合には数２に示すようになる。
【０００４】
【数１】
2010041371.tif 000003
【０００５】
【数２】
2010041371.tif 000004
【０００６】
したがって、高精度の電荷充填型のＤＡコンバータを得るためには、容量、電流源および単位時間パルス生成回路のそれぞれの要素に製造ばらつきがないことが要求されるが、これら要素の製造ばらつきを完全に無くすことは困難である。そこで、容量、電流源および単位時間パルス生成回路のそれぞれの要素に製造ばらつきがある場合であっても、入出力特性の線形性を確保するために、従来では、容量の容量値Ｃを大きくし、電流源による最大充放電電流の電流値を大きくするということが行われていた。
【特許文献１】特開平４−０１４３１６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、容量の容量値Ｃを大きくし、電流源による最大充放電電流の電流値を大きくするという方法では、ＤＡコンバータの面積及び消費電力が大きくなってしまうという問題点があった。
【０００８】
本発明は、かかる点に鑑み、入出力特性の線形性を確保するために、アナログ電圧を得るための容量の容量値を大きくする必要や、充放電部の最大充放電電流値を大きくする必要がなく、低面積化および低消費電力化を図ることができ、しかも、充放電電流値の補正に必要な容量の充放電回数を必要最小限とすることができるようにしたＤＡコンバータ及びＤＡコンバータの制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
ここで開示するＤＡコンバータは、容量と、前記容量の充放電を行う充放電回路と、前記容量の電極間電圧と基準電圧とを比較する比較回路と、前記充放電回路の充放電電流値の補正制御を行う制御回路とを有するものである。
【００１０】
前記充放電回路は、充電電流値の重み付けを２n-1：２n-2：…：１（但し、ｎは２以上の整数であり、以下、同様である。）とし、充電電流値を補正可能とされた第１、第２、…、第ｎの充電部と、放電電流値の重み付けを２n-1：２n-2：…：１とし、放電電流値を補正可能とされた第１、第２、…、第ｎの放電部とを有するものである。
【００１１】
前記制御回路は、以下のような制御工程を実行するものである。第１は、前記第１の充電部に前記容量の充電を２回実行させ、前記第１の充電部に前記比較回路による比較結果に基づく前記第１の充電部の充電電流値の補正を実行させる制御工程である。
【００１２】
第２は、充電電流値補正済みの第１、…、第ｐ−１（但し、ｐ＝２、…、ｎであり、以下、同様である。）の充電部に前記容量の充電を各１回実行させ、次に、前記第ｐの充電部に前記容量の充電を２回実行させ、前記第ｐの充電部に前記比較回路による比較結果に基づく前記第ｐの充電部の充電電流値の補正を実行させる制御工程である。
【００１３】
第３は、前記第１の充電部に前記容量の充電を３回実行させ、次に、前記第１の放電部に前記容量の放電を１回実行させ、前記第１の放電部に前記比較回路による比較結果に基づく前記第１の放電部の放電電流値の補正を実行させる制御工程である。
【００１４】
第４は、充電電流値補正済みの第１、…、第ｐ−１の充電部に前記容量の充電を各１回実行させ、次に、前記第ｐの充電部に前記容量の充電を３回実行させ、次に、前記第ｐの放電部に前記容量の放電を１回実行させ、前記第ｐの放電部に前記比較回路による比較結果に基づく前記第ｐの放電部の放電電流値の補正を実行させる制御工程である。
【００１５】
ここで開示するＤＡコンバータの制御方法は、容量と、前記容量の充放電を行う充放電回路と、前記容量の電極間電圧と基準電圧とを比較する比較回路とを有し、前記充放電回路は、充電電流値の重み付けを２n-1：２n-2：…：１とし、充電電流値を補正可能とされた第１、第２、…、第ｎの充電部と、放電電流値の重み付けを２n-1：２n-2：…：１とし、放電電流値を補正可能とされた第１、第２、…、第ｎの放電部とを有するＤＡコンバータの制御方法であって、以下の工程を含むものである。
【００１６】
第１は、前記第１の充電部に前記容量の充電を２回実行させ、前記第１の充電部に前記比較回路による比較結果に基づく前記第１の充電部の充電電流値の補正を実行させる工程である。
【００１７】
第２は、充電電流値補正済みの第１、…、第ｐ−１の充電部に前記容量の充電を各１回実行させ、次に、前記第ｐの充電部に前記容量の充電を２回実行させ、前記第ｐの充電部に前記比較回路による比較結果に基づく前記第ｐの充電部の充電電流値の補正を実行させる工程である。
【００１８】
第３は、前記第１の充電部に前記容量の充電を３回実行させ、次に、前記第１の放電部に前記容量の放電を１回実行させ、前記第１の放電部に前記比較回路による比較結果に基づく前記第１の放電部の放電電流値の補正を実行させる工程である。
【００１９】
第４は、充電電流値補正済みの第１、…、第ｐ−１の充電部に前記容量の充電を各１回実行させ、次に、前記第ｐの充電部に前記容量の充電を３回実行させ、次に、前記第ｐの放電部に、前記容量の放電を１回実行させ、前記第ｐの放電部に前記比較回路による比較結果に基づく前記第ｐの放電部の放電電流値の補正を実行させる工程である。
【発明の効果】
【００２０】
開示したＤＡコンバータにおいても、ＤＡコンバータの制御方法においても、前記第ｐの充電部の充電電流値の補正前に、前記第ｐ−１の充電部の充電電流値の補正が実行される。また、前記第ｐの放電部の放電電流値の補正前に、前記第ｐの充電部の充電電流値の補正が実行される。
【００２１】
例えば、前記充放電回路の充放電電流値の補正は、第１の充電部の充電電流値の補正、第１の放電部の放電電流値の補正、第２の充電部の充電電流値の補正、第２の放電部の放電電流値の補正、…、第ｎの充電部の充電電流値の補正、第ｎの放電部の放電電流値の補正の順に実行される。
【００２２】
また、例えば、前記充放電回路の充放電電流値の補正は、第１の充電部の充電電流値の補正、第２の充電部の充電電流値の補正、…、第ｎの充電部の充電電流値の補正、第１の放電部の放電電流値の補正、第２の放電部の放電電流値の補正、…、第ｎの放電部の放電電流値の補正の順に実行される。
【００２３】
このように、前記容量や、前記充電部内の電流源や、前記放電部内の電流源や、前記所定時間を規定する回路に製造ばらつきがあっても、各充電部の充電電流値の補正と各放電部の放電電流値の補正とで、入出力特性の線形性を確保することができる。したがって、入出力特性の線形性を確保するために、前記容量の容量値を大きくする必要や、前記充電部の最大充電電流値を大きくする必要や、前記放電部の最大放電電流値を大きくする必要がない。したがって、低面積化および低消費電力化を図ることができる。
【００２４】
また、前記第ｐの充電部の充電電流値の補正を行う場合には、充電電流値補正済みの第１、…、第ｐ−１の充電部に前記容量の充電を各１回実行させ、次に、前記第ｐの充電部に前記容量の充電を２回実行させるとしている。したがって、充電電流値の補正に必要な前記容量の充電回数を必要最小限にすることができる。
【００２５】
また、前記第ｐの放電部の放電電流値の補正を行う場合には、充電電流値補正済みの第１、…、第ｐ−１の充電部に前記容量の充電を各１回実行させ、次に、前記第ｐの充電部に前記容量の充電を３回実行させ、次に、前記第ｐの放電部に前記容量の放電を１回実行させるとしている。したがって、放電電流値の補正に必要な前記容量の充電回数及び放電回数を必要最小限とすることができる。
【発明を実施するための最良の形態】
【００２６】
以下、図１〜図３０を参照して、本発明のＤＡコンバータ及びＤＡコンバータの制御方法の一実施形態について、本発明のＤＡコンバータを、分解能を４ビットとするＤＡコンバータに適用した場合を例にして説明する。本発明のＤＡコンバータは、本発明のＤＡコンバータの一実施形態に限定されるものではなく、その要旨を変更することなく、種々の分解能を有するＤＡコンバータに適用することができるものである。
【００２７】
（本発明のＤＡコンバータ一実施形態の全体構成）
図１は本発明のＤＡコンバータの一実施形態を示す回路図である。図１中、１はアナログ電圧出力端子、２は容量、３は充放電回路、４はアナログ電圧出力ネット、５はリセット回路、６は比較回路、７は単位時間パルス生成回路、８は制御回路である。
【００２８】
アナログ電圧出力端子１は、本発明のＤＡコンバータの一実施形態によるデジタル・アナログ変換結果であるアナログ電圧ＶＯＵＴが出力される端子である。容量２は、アナログ電圧ＶＯＵＴを得るために充放電されるものである。充放電回路３は、容量２に対して、デジタル・アナログ変換に必要な充放電を行うものである。アナログ電圧出力ネット４は、充放電回路３と容量２との間の充放電路をなすものである。
【００２９】
リセット回路５は、アナログ電圧出力ネット４の電位のリセットを行うものである。比較回路６は、アナログ電圧ＶＯＵＴと基準電圧Ｖrefとを比較して比較結果を示す信号Ｃ＿ＯＵＴを出力するものである。比較回路６は、アナログ電圧ＶＯＵＴ＞基準電圧Ｖrefのときは、出力信号Ｃ＿ＯＵＴ＝“１”（高レベル）とし、アナログ電圧ＶＯＵＴ≦基準電圧Ｖrefのときは、出力信号Ｃ＿ＯＵＴ＝“０”（低レベル）とする。
【００３０】
単位時間パルス生成回路７は、クロック信号ＣＬＫを入力して相補関係にある単位時間パルスφ、／φを生成するものである。単位パルスφ、／φは、制御信号として充放電回路３に与えられる。制御回路８は、充放電回路３及びリセット回路５の制御を行うものである。
【００３１】
制御回路８は、アナログ変換対象のデジタル値Ｂｉｔ［３：０］と、補正指示信号ＣＡＬと、比較回路６の出力信号Ｃ＿ＯＵＴと、クロック信号ＣＬＫとを入力し、制御信号ＳＷｐ［３：０］、ＳＷｎ［３：０］、ＥＮＰ［３：０］、ＥＮＭ［３：０］、ｘｓｔａｒｔ、ｓｔａｒｔ、ＣＡＬ＿ｏｎを出力するものである。制御信号ＳＷｐ［３：０］、ＳＷｎ［３：０］、ＥＮＰ［３：０］、ＥＮＭ［３：０］は、充放電回路３に与えられる。制御信号ｘｓｔａｒｔ、ｓｔａｒｔ、ＣＡＬ＿ｏｎは、リセット回路５に与えられる。
【００３２】
補正指示信号ＣＡＬ、比較回路６の出力信号Ｃ＿ＯＵＴ、制御信号ＳＷｐ［３：０］、ＳＷｎ［３：０］、ＥＮＰ［３：０］、ＥＮＭ［３：０］、ＣＡＬ＿ｏｎ、ｓｔａｒｔの初期値は“０”、制御信号ｘｓｔａｒｔの初期値は“１”である。
【００３３】
（充放電回路３の構成）
図２は充放電回路３の構成を示す回路図である。図２中、１１−０はビット０対応充放電回路、１１−１はビット１対応充放電回路、１１−２はビット２対応充放電回路、１１−３はビット３対応充放電回路である。
【００３４】
ビット０対応充放電回路１１−０は、デジタル値Ｂｉｔ［３：０］の１桁目のデジタル値Ｂｉｔ［０］をアナログ変換するために設けられたものである。ビット１対応充放電回路１１−１は、デジタル値Ｂｉｔ［３：０］の２桁目のデジタル値Ｂｉｔ［１］をアナログ変換するために設けられたものである。ビット２対応充放電回路１１−２は、デジタル値Ｂｉｔ［３：０］の３桁目のデジタル値Ｂｉｔ［２］をアナログ変換するために設けられたものである。ビット３対応充放電回路１１−３は、デジタル値Ｂｉｔ［３：０］の４桁目のデジタル値Ｂｉｔ［３］をアナログ変換するために設けられたものである。
【００３５】
ここで、単位時間をτ［ｓｅｃ］、容量２の容量値をＣ［Ｆ］、ビット３対応充放電回路１１−３の充放電電流値の絶対値をＩ3［Ａ］、ビット２対応充放電回路１１−２の充放電電流値の絶対値をＩ2［Ａ］、ビット１対応充放電回路１１−１の充放電電流値の絶対値をＩ1［Ａ］、ビット０対応充放電回路１１−０の充放電電流値の絶対値をＩ0［Ａ］とすると、Ｉ3：Ｉ2：Ｉ1：Ｉ0＝１：１／２：１／４：１／８で、Ｖref／２＝Ｉ3×τ／Ｃとなるように回路定数が設定される。
【００３６】
（ビット０対応充放電回路１１−０の構成）
図３はビット０対応充放電回路１１−０の構成を示す回路図である。ビット０対応充放電回路１１−０は、充放電部１４と、充放電制御部１５とを有している。充放電部１４は、容量２の充放電を行う回路部である。充放電制御部１５は、充放電部１４による容量２の充放電動作を制御する回路部である。
【００３７】
充放電部１４において、１６は電源電圧ＶＤＤを供給する電源線、１７はスイッチ素子をなすＰＭＯＳトランジスタ、１８は電流源をなすＰＭＯＳトランジスタ、１９は接地電圧ＧＮＤを供給する接地線、２０はスイッチ素子をなすＮＭＯＳトランジスタ、２１は電流源をなすＮＭＯＳトランジスタ、２２は電流入出力ノードである。
【００３８】
電源線１６とＰＭＯＳトランジスタ１７、１８とで容量２の充電を行なう充電部２３が構成されている。ＰＭＯＳトランジスタ１７は、ソースを電源線１６に接続し、ドレインをＰＭＯＳトランジスタ１８のソースに接続している。ＰＭＯＳトランジスタ１８は、ドレインを電流入出力ノード２２に接続しており、そのゲート電圧が充電電流値Ｉ0を補正するための補正対象となる。
【００３９】
接地線１９とＮＭＯＳトランジスタ２０、２１とで容量２の放電を行なう放電部２４が構成されている。ＮＭＯＳトランジスタ２０は、ソースを接地線１９に接続し、ドレインをＮＭＯＳトランジスタ２１のソースに接続している。ＮＭＯＳトランジスタ２１は、ドレインを電流入出力ノード２２に接続しており、そのゲート電圧が放電電流値−Ｉ0を補正するための補正対象となる。
【００４０】
このように構成された充放電部１４では、ＰＭＯＳトランジスタ１７がオン、ＮＭＯＳトランジスタ２０がオフにされると、ＰＭＯＳトランジスタ１８により容量２の充電が行なわれる。また、ＰＭＯＳトランジスタ１７がオフ、ＮＭＯＳトランジスタ２０がオンにされると、ＮＭＯＳトランジスタ２１により容量２の放電が行われる。
【００４１】
充放電制御部１５は、充電制御部２５と、放電制御部２６とを有している。充電制御部２５は、充電部２３を制御するものである。放電制御部２６は、放電部２４を制御するものである。
【００４２】
充電制御部２５は、セレクタ２７と、アップ・ダウン・カウンタ２８と、デコーダ２９と、ＤＡコンバータ３０とを有している。セレクタ２７は、制御信号ＳＷｐ［０］に選択動作を制御され、電源電圧ＶＤＤ及び単位時間パルス／φのどちらかをＰＭＯＳトランジスタ１７のゲートに供給するものである。セレクタ２７は、制御信号ＳＷｐ［０］＝“０”のときは電源電圧ＶＤＤを選択し、制御信号ＳＷｐ［０］＝“１”のときは単位時間パルス／φを選択する。
【００４３】
アップ・ダウン・カウンタ２８は、比較回路６の出力信号Ｃ＿ＯＵＴと制御信号ＥＮＰ［０］とを制御信号としてアップ・ダウン・カウント動作を行うものである。デコーダ２９は、アップ・ダウン・カウンタ２８のカウント値をデコードするものである。ＤＡコンバータ３０は、デコーダ２９の出力値をアナログ変換してＰＭＯＳトランジスタ１８のゲート電圧を生成し、このゲート電圧をＰＭＯＳトランジスタ１８のゲートに供給するものである。
【００４４】
放電制御部２６は、セレクタ３１と、アップ・ダウン・カウンタ３２と、デコーダ３３と、ＤＡコンバータ３４とを有している。セレクタ３１は、制御信号ＳＷｎ［０］に選択動作を制御され、接地電圧ＧＮＤ及び単位時間パルスφのどちらかをＮＭＯＳトランジスタ２０のゲートに供給するものである。セレクタ３１は、制御信号ＳＷｎ［０］＝“０”のときは接地電圧ＧＮＤを選択し、制御信号ＳＷｎ［０］＝“１”のときは単位時間パルスφを選択する。
【００４５】
アップ・ダウン・カウンタ３２は、比較回路６の出力信号Ｃ＿ＯＵＴと制御信号ＥＮＭ［０］とを制御信号としてアップ・ダウン・カウント動作を行うものである。デコーダ３３は、アップ・ダウン・カウンタ３２のカウント値をデコードするものである。ＤＡコンバータ３４は、デコーダ３３の出力値をアナログ変換してＮＭＯＳトランジスタ２１のゲート電圧を生成し、このゲート電圧をＮＭＯＳトランジスタ２１のゲートに供給するものである。
【００４６】
（ビット１対応充放電回路１１−１の構成）
図４はビット１対応充放電回路１１−１の構成を示す回路図である。ビット１対応充放電回路１１−１は、充放電部３６−１、３６−２と、充放電制御部３７とを有している。充放電部３６−１、３６−２は、容量２の充放電を行う回路部である。充放電制御部３７は、充放電部３６−１、３６−２による容量２の充放電動作を制御する回路部である。
【００４７】
充放電部３６−１、３６−２は、図３に示す充放電部１４と同一構成とされている。充放電部３６−１において、３８は電源電圧ＶＤＤを供給する電源線、３９はスイッチ素子をなすＰＭＯＳトランジスタ、４０は電流源をなすＰＭＯＳトランジスタ、４１は接地電圧ＧＮＤを供給する接地線、４２はスイッチ素子をなすＮＭＯＳトランジスタ、４３は電流源をなすＮＭＯＳトランジスタ、４４は電流入出力ノードである。
【００４８】
充放電部３６−１においては、電源線３８とＰＭＯＳトランジスタ３９、４０とで容量２の充電を行なう充電部４５が構成されている。ＰＭＯＳトランジスタ３９は、ソースを電源線３８に接続し、ドレインをＰＭＯＳトランジスタ４０のソースに接続している。ＰＭＯＳトランジスタ４０は、ドレインを電流入出力ノード４４に接続している。ＰＭＯＳトランジスタ４０等、充放電部３６−１、３６−２の電流源をなすＰＭＯＳトランジスタのゲート電圧が充電電流値Ｉ1を補正するための補正対象となる。
【００４９】
また、接地線４１とＮＭＯＳトランジスタ４２、４３とで容量２の放電を行なう放電部４６が構成されている。ＮＭＯＳトランジスタ４２は、ソースを接地線４１に接続し、ドレインをＮＭＯＳトランジスタ４３のソースに接続している。ＮＭＯＳトランジスタ４３は、ドレインを電流入出力ノード４４に接続している。ＮＭＯＳトランジスタ４３等、充放電部３６−１、３６−２の電流源をなすＮＭＯＳトランジスタのゲート電圧が放電電流値−Ｉ1を補正するための補正対象となる。
【００５０】
このように構成された充放電部３６−１、３６−２では、ＰＭＯＳトランジスタ３９等、充放電部３６−１、３６−２のスイッチ素子をなすＰＭＯＳトランジスタがオン、ＮＭＯＳトランジスタ４２等、充放電部３６−１、３６−２のスイッチ素子をなすＮＭＯＳトランジスタがオフにされると、ＰＭＯＳトランジスタ４０等、充放電部３６−１、３６−２の電流源をなすＰＭＯＳトランジスタにより容量２の充電が行なわれる。
【００５１】
また、ＰＭＯＳトランジスタ３９等、充放電部３６−１、３６−２のスイッチ素子をなすＰＭＯＳトランジスタがオフ、ＮＭＯＳトランジスタ４２等、充放電部３６−１、３６−２のスイッチ素子をなすＮＭＯＳトランジスタがオンにされると、ＮＭＯＳトランジスタ４３等、充放電部３６−１、３６−２の電流源をなすＮＭＯＳトランジスタにより容量２の放電が行われる。
【００５２】
充放電制御部３７は、図３に示す充放電制御部１５と同一構成とされており、充電制御部４７と、放電制御部４８とを有している。充電制御部４７は、充電部４５等、充放電部３６−１、３６−２の充電部を制御するものである。放電制御部４８は、放電部４６等、充放電部３６−１、３６−２の放電部を制御するものである。
【００５３】
充電制御部４７は、図３に示す充電制御部２５と同一構成とされており、セレクタ４９と、アップ・ダウン・カウンタ５０と、デコーダ５１と、ＤＡコンバータ５２とを有している。セレクタ４９は、制御信号ＳＷｐ［１］に選択動作を制御され、電源電圧ＶＤＤ及び単位時間パルス／φのどちらかをＰＭＯＳトランジスタ３９等、充放電部３６−１、３６−２のスイッチ素子をなすＰＭＯＳトランジスタのゲートに供給するものである。セレクタ４９は、制御信号ＳＷｐ［１］＝“０”のときは電源電圧ＶＤＤを選択し、制御信号ＳＷｐ［１］＝“１”のときは単位時間パルス／φを選択する。
【００５４】
アップ・ダウン・カウンタ５０は、比較回路６の出力信号Ｃ＿ＯＵＴと制御信号ＥＮＰ［１］とを制御信号としてアップ・ダウン・カウント動作を行うものである。デコーダ５１は、アップ・ダウン・カウンタ５０のカウント値をデコードするものである。ＤＡコンバータ５２は、デコーダ５１の出力値をアナログ変換してＰＭＯＳトランジスタ４０等、充放電部３６−１、３６−２の電流源をなすＰＭＯＳトランジスタのゲート電圧を生成し、このゲート電圧をＰＭＯＳトランジスタ４０等、充放電部３６−１、３６−２の電流源をなすＰＭＯＳトランジスタのゲートに供給するものである。
【００５５】
放電制御部４８は、図３に示す放電制御部２６と同一構成とされており、セレクタ５３と、アップ・ダウン・カウンタ５４と、デコーダ５５と、ＤＡコンバータ５６とを有している。セレクタ５３は、制御信号ＳＷｎ［１］に選択動作を制御され、接地電圧ＧＮＤ及び単位時間パルスφのどちらかをＮＭＯＳトランジスタ４２等、充放電部３６−１、３６−２のスイッチ素子をなすＮＭＯＳトランジスタのゲートに供給するものである。セレクタ５３は、制御信号ＳＷｎ［１］＝“０”のときは接地電圧ＧＮＤを選択し、制御信号ＳＷｎ［１］＝“１”のときは単位時間パルスφを選択する。
【００５６】
アップ・ダウン・カウンタ５４は、比較回路６の出力信号Ｃ＿ＯＵＴと制御信号ＥＮＭ［１］とを制御信号としてアップ・ダウン・カウント動作を行うものである。デコーダ５５は、アップ・ダウン・カウンタ５４のカウント値をデコードするものである。ＤＡコンバータ５６は、デコーダ５５の出力値をアナログ変換してＮＭＯＳトランジスタ４３等、充放電部３６−１、３６−２の電流源をなすＮＭＯＳトランジスタのゲート電圧を生成し、このゲート電圧をＮＭＯＳトランジスタ４３等、充放電部３６−１、３６−２の電流源をなすＮＭＯＳトランジスタのゲートに供給するものである。
【００５７】
（ビット２対応充放電回路１１−２の構成）
図５はビット２対応充放電回路１１−２の構成を示す回路図である。ビット２対応充放電回路１１−２は、充放電部５９−１〜５９−４と、充放電制御部６０とを有している。充放電部５９−１〜５９−４は、容量２の充放電を行う回路部である。充放電制御部６０は、充放電部５９−１〜５９−４による容量２の充放電動作を制御する回路部である。
【００５８】
充放電部５９−１〜５９−４は、図３に示す充放電部１４と同一構成とされている。充放電部５９−１において、６１は電源電圧ＶＤＤを供給する電源線、６２はスイッチ素子をなすＰＭＯＳトランジスタ、６３は電流源をなすＰＭＯＳトランジスタ、６４は接地電圧ＧＮＤを供給する接地線、６５はスイッチ素子をなすＮＭＯＳトランジスタ、６６は電流源をなすＮＭＯＳトランジスタ、６７は電流入出力ノードである。
【００５９】
充放電部５９−１においては、電源線６１とＰＭＯＳトランジスタ６２、６３とで容量２の充電を行なう充電部６８が構成されている。ＰＭＯＳトランジスタ６２は、ソースを電源線６１に接続し、ドレインをＰＭＯＳトランジスタ６３のソースに接続している。ＰＭＯＳトランジスタ６３は、ドレインを電流入出力ノード６７に接続している。ＰＭＯＳトランジスタ６３等、充放電部５９−１〜５９−４の電流源をなすＰＭＯＳトランジスタのゲート電圧が充電電流値Ｉ2を補正するための補正対象となる。
【００６０】
また、接地線６４とＮＭＯＳトランジスタ６５、６６とで容量２の放電を行なう放電部６９が構成されている。ＮＭＯＳトランジスタ６５は、ソースを接地線６４に接続し、ドレインをＮＭＯＳトランジスタ６６のソースに接続している。ＮＭＯＳトランジスタ６６は、ドレインを電流入出力ノード６７に接続している。ＮＭＯＳトランジスタ６６等、充放電部５９−１〜５９−４の電流源をなすＮＭＯＳトランジスタのゲート電圧が放電電流値−Ｉ2を補正するための補正対象となる。
【００６１】
このように構成された充放電部５９−１〜５９−４では、ＰＭＯＳトランジスタ６２等、充放電部５９−１〜５９−４のスイッチ素子をなすＰＭＯＳトランジスタがオン、ＮＭＯＳトランジスタ６５等、充放電部５９−１〜５９−４のスイッチ素子をなすＮＭＯＳトランジスタがオフにされると、ＰＭＯＳトランジスタ６３等、充放電部５９−１〜５９−４の電流源をなすＰＭＯＳトランジスタにより容量２の充電が行なわれる。
【００６２】
また、ＰＭＯＳトランジスタ６２等、充放電部５９−１〜５９−４のスイッチ素子をなすＰＭＯＳトランジスタがオフ、ＮＭＯＳトランジスタ６５等、充放電部５９−１〜５９−４のスイッチ素子をなすＮＭＯＳトランジスタがオンにされると、ＮＭＯＳトランジスタ６６等、充放電部５９−１〜５９−４の電流源をなすＮＭＯＳトランジスタにより容量２の放電が行われる。
【００６３】
充放電制御部６０は、図３に示す充放電制御部１５と同一構成とされており、充電制御部７０と、放電制御部７１とを有している。充電制御部７０は、充電部６８等、充放電部５９−１〜５９−４の充電部を制御するものである。放電制御部７１は、放電部６９等、充放電部５９−１〜５９−４の充電部を制御するものである。
【００６４】
充電制御部７０は、図３に示す充電制御部２５と同一構成とされており、セレクタ７２と、アップ・ダウン・カウンタ７３と、デコーダ７４と、ＤＡコンバータ７５とを有している。セレクタ７２は、制御信号ＳＷｐ［２］に選択動作を制御され、電源電圧ＶＤＤ及び単位時間パルス／φのどちらかをＰＭＯＳトランジスタ６２等、充放電部５９−１〜５９−４のスイッチ素子をなすＰＭＯＳトランジスタのゲートに供給するものである。セレクタ７２は、制御信号ＳＷｐ［２］＝“０”のときは電源電圧ＶＤＤを選択し、制御信号ＳＷｐ［２］＝“１”のときは単位時間パルス／φを選択する。
【００６５】
アップ・ダウン・カウンタ７３は、比較回路６の出力信号Ｃ＿ＯＵＴと制御信号ＥＮＰ［２］とを制御信号としてアップ・ダウン・カウント動作を行うものである。デコーダ７４は、アップ・ダウン・カウンタ７３のカウント値をデコードするものである。ＤＡコンバータ７５は、デコーダ７４の出力値をアナログ変換してＰＭＯＳトランジスタ６３等、充放電部５９−１〜５９−４の電流源をなすＰＭＯＳトランジスタのゲート電圧を生成し、このゲート電圧をＰＭＯＳトランジスタ６３等、充放電部５９−１〜５９−４の電流源をなすＰＭＯＳトランジスタのゲートに供給するものである。
【００６６】
放電制御部７１は、図３に示す放電制御部２６と同一構成とされており、セレクタ７６と、アップ・ダウン・カウンタ７７と、デコーダ７８と、ＤＡコンバータ７９とを有している。セレクタ７６は、制御信号ＳＷｎ［２］に選択動作を制御され、接地電圧ＧＮＤ及び単位時間パルスφのどちらかをＮＭＯＳトランジスタ６５等、充放電部５９−１〜５９−４のスイッチ素子をなすＮＭＯＳトランジスタのゲートに供給するものである。セレクタ７６は、制御信号ＳＷｎ［２］＝“０”のときは接地電圧ＧＮＤを選択し、制御信号ＳＷｎ［２］＝“１”のときは単位時間パルスφを選択する。
【００６７】
アップ・ダウン・カウンタ７７は、比較回路６の出力信号Ｃ＿ＯＵＴと制御信号ＥＮＭ［２］とを制御信号としてアップ・ダウン・カウント動作を行うものである。デコーダ７８は、アップ・ダウン・カウンタ７７のカウント値をデコードするものである。ＤＡコンバータ７９は、デコーダ７８の出力値をアナログ変換してＮＭＯＳトランジスタ６６等、充放電部５９−１〜５９−４の電流源をなすＮＭＯＳトランジスタのゲート電圧を生成し、このゲート電圧をＮＭＯＳトランジスタ６６等、充放電部５９−２〜５９−４の電流源をなすＮＭＯＳトランジスタのゲートに供給するものである。
【００６８】
（ビット３対応充放電回路１１−３の構成）
図６はビット３対応充放電回路１１−３の構成を示す回路図である。ビット３対応充放電回路１１−３は、充放電部８２−１〜８２−８と、充放電制御部８３とを有している。充放電部８２−１〜８２−８は、容量２の充放電を行う回路部である。充放電制御部８３は、充放電部８２−１〜８２−８による容量２の充放電動作を制御する回路部である。
【００６９】
充放電部８２−１〜８２−８は、図３に示す充放電部１４と同一構成とされている。充放電部８２−１において、８４は電源電圧ＶＤＤを供給する電源線、８５はスイッチ素子をなすＰＭＯＳトランジスタ、８６は電流源をなすＰＭＯＳトランジスタ、８７は接地電圧ＧＮＤを供給する接地線、８８はスイッチ素子をなすＮＭＯＳトランジスタ、８９は電流源をなすＮＭＯＳトランジスタ、９０は電流入出力ノードである。
【００７０】
充放電部８２−１においては、電源線８４とＰＭＯＳトランジスタ８５、８６とで容量２の充電を行なう充電部９１が構成されている。ＰＭＯＳトランジスタ８５は、ソースを電源線８４に接続し、ドレインをＰＭＯＳトランジスタ８６のソースに接続している。ＰＭＯＳトランジスタ８６は、ドレインを電流入出力ノード９０に接続している。ＰＭＯＳトランジスタ８６等、充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタのゲート電圧が充電電流値Ｉ3を補正するための補正対象となる。
【００７１】
また、接地線８７とＮＭＯＳトランジスタ８８、８９とで容量２の放電を行なう放電部９２が構成されている。ＮＭＯＳトランジスタ８８は、ソースを接地線８７に接続し、ドレインをＮＭＯＳトランジスタ８９のソースに接続している。ＮＭＯＳトランジスタ８９は、ドレインを電流入出力ノード９０に接続している。ＮＭＯＳトランジスタ８９等、充放電部８２−１〜８２−８の電流源をなすＮＭＯＳトランジスタのゲート電圧が放電電流値−Ｉ3を補正するための補正対象となる。
【００７２】
このように構成された充放電部８２−１〜８２−８では、ＰＭＯＳトランジスタ８５等、充放電部８２−１〜８２−８のスイッチ素子をなすＰＭＯＳトランジスタがオン、ＮＭＯＳトランジスタ８８等、充放電部８２−１〜８２−８のスイッチ素子をなすＮＭＯＳトランジスタがオフにされると、ＰＭＯＳトランジスタ８６等、充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタにより容量２の充電が行なわれる。
【００７３】
また、ＰＭＯＳトランジスタ８５等、充放電部８２−１〜８２−８のスイッチ素子をなすＰＭＯＳトランジスタがオフ、ＮＭＯＳトランジスタ８８等、充放電部８２−１〜８２−８のスイッチ素子をなすＮＭＯＳトランジスタがオンにされると、ＮＭＯＳトランジスタ８９等、充放電部８２−１〜８２−８の電流源をなすＮＭＯＳトランジスタにより容量２の放電が行われる。
【００７４】
充放電制御部８３は、図３に示す充放電制御部１５と同一構成とされており、充電制御部９３と、放電制御部９４とを有している。充電制御部９３は、充電部９１等、充放電部８２−１〜８２−８の充電部を制御するものである。放電制御部９４は、放電部９２等、充放電部８２−１〜８２−８の放電部を制御するものである。
【００７５】
充電制御部９３は、図３に示す充電制御部２５と同一構成とされており、セレクタ９５と、アップ・ダウン・カウンタ９６と、デコーダ９７と、ＤＡコンバータ９８とを有している。セレクタ９５は、制御信号ＳＷｐ［３］に選択動作を制御され、電源電圧ＶＤＤ及び単位時間パルス／φのどちらかをＰＭＯＳトランジスタ８５等、充放電部８２−１〜８２−８のスイッチ素子をなすＰＭＯＳトランジスタのゲートに供給するものである。セレクタ９５は、制御信号ＳＷｐ［３］＝“０”のときは電源電圧ＶＤＤを選択し、制御信号ＳＷｐ［３］＝“１”のときは単位時間パルス／φを選択する。
【００７６】
アップ・ダウン・カウンタ９６は、比較回路６の出力信号Ｃ＿ＯＵＴと制御信号ＥＮＰ［３］とを制御信号としてアップ・ダウン・カウント動作を行うものである。デコーダ９７は、アップ・ダウン・カウンタ９６のカウント値をデコードするものである。ＤＡコンバータ９８は、デコーダ９７の出力値をアナログ変換してＰＭＯＳトランジスタ８６等、充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタのゲート電圧を生成し、このゲート電圧をＰＭＯＳトランジスタ８６等、充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタのゲートに供給するものである。
【００７７】
放電制御部９４は、図３に示す放電制御部２６と同一構成とされており、セレクタ９９と、アップ・ダウン・カウンタ１００と、デコーダ１０１と、ＤＡコンバータ１０２とを有している。セレクタ９９は、制御信号ＳＷｎ［３］に選択動作を制御され、接地電圧ＧＮＤ及び単位時間パルスφのどちらかをＮＭＯＳトランジスタ８８等、充放電部８２−１〜８２−８のスイッチ素子をなすＮＭＯＳトランジスタのゲートに供給するものである。セレクタ９９は、制御信号ＳＷｎ［３］＝“０”のときは接地電圧ＧＮＤを選択し、制御信号ＳＷｎ［３］＝“１”のときは単位時間パルスφを選択する。
【００７８】
アップ・ダウン・カウンタ１００は、比較回路６の出力信号Ｃ＿ＯＵＴと制御信号ＥＮＭ［３］とを制御信号としてアップ・ダウン・カウント動作を行うものである。デコーダ１０１は、アップ・ダウン・カウンタ１００のカウント値をデコードするものである。ＤＡコンバータ１０２は、デコーダ１０１の出力値をアナログ変換してＮＭＯＳトランジスタ８９等、充放電部８２−１〜８２−８の電流源をなすＮＭＯＳトランジスタのゲート電圧を生成し、このゲート電圧をＮＭＯＳトランジスタ８９等、充放電部８２−１〜８２−８の電流源をなすＮＭＯＳトランジスタのゲートに供給するものである。
【００７９】
（アップ・ダウン・カウンタ２８及びＤＡコンバータ３０の構成、動作）
図７はアップ・ダウン・カウンタ２８及びＤＡコンバータ３０の構成を示す回路図である。アップ・ダウン・カウンタ２８は、セレクタ１０５−０〜１０５−４と、フリップフロップ１０６−０〜１０６−４と、加算器１０７と、減算器１０８と、セレクタ１０９とを有している。
【００８０】
セレクタ１０５−ｋ（ｋ＝０、１、２、３、４であり、以下、同様である。）は、制御信号ＥＮＰ［０］に制御され、制御信号ＥＮＰ［０］＝“１”のときは、セレクタ１０９の出力信号のビットｋを選択して出力し、制御信号ＥＮＰ［０］＝“０”のときは、フリップフロップ１０６−ｋの出力信号を選択して出力するものである。フリップフロップ１０６−ｋは、クロック信号ＣＬＫに同期してセレクタ１０５−ｋの出力信号を取り込み、アップ・ダウン・カウンタ２８のカウント値のビットｋの値を出力信号として出力するものである。
【００８１】
加算器１０７は、アップ・ダウン・カウンタ２８のカウント値に１を加算するものである。減算器１０８は、アップ・ダウン・カウンタ２８のカウント値から１を減算するものである。セレクタ１０９は、比較回路６の出力信号Ｃ＿ＯＵＴに制御され、比較回路６の出力信号Ｃ＿ＯＵＴ＝“１”のときは（即ち、アナログ電圧ＶＯＵＴ＞基準電圧Ｖrefのときは）、加算器１０７の出力値を選択して出力し、比較回路６の出力信号Ｃ＿ＯＵＴ＝“０”のときは（即ち、アナログ電圧ＶＯＵＴ≦基準電圧Ｖrefのときは）、減算器１０８の出力値を選択して出力するものである。
【００８２】
したがって、制御信号ＥＮＰ［０］＝“１”の場合において、アップ・ダウン・カウンタ２８のカウント値は、比較回路６の出力信号Ｃ＿ＯＵＴ＝“１”のときは（即ち、アナログ電圧ＶＯＵＴ＞基準電圧Ｖrefのときは）、１だけ増加し、比較回路６の出力信号Ｃ＿ＯＵＴ＝“０”のときは（即ち、アナログ電圧ＶＯＵＴ≦基準電圧Ｖrefのときは）、１だけ減少するように制御される。そして、制御信号ＥＮＰ［０］＝“０”になると、その時のアップ・ダウン・カウンタ２８のカウント値がセレクタ１０５−０〜１０５−４とフリップフロップ１０６−０〜１０６−４とで保持されることになる。
【００８３】
ＤＡコンバータ３０は、抵抗１１０−１〜１１０−ｍと、スイッチ素子１１１−１〜１１１−（ｍ−１）とを有している。抵抗１１０−１〜１１０−ｍは、電源線１１２と接地線１１３との間に直列接続され、分圧回路を構成している。スイッチ素子１１１−ｊ（但し、ｊ＝１、２、…、ｍ−１であり、以下、同様である。）は、一端を抵抗１１０−ｊ、１１０−（ｊ＋１）の接続点に接続し、他端を共通接続し、その共通接続点を出力ノード１１４としている。出力ノード１１４は、ＰＭＯＳトランジスタ１８のゲートに接続されている。スイッチ素子１１１−１〜１１１−（ｍ−１）は、デコーダ２９の出力信号にオン、オフが制御される。
【００８４】
デコーダ２９は、アップ・ダウン・カウンタ２８のカウント値をデコードし、スイッチ素子１１１−１〜１１１−（ｍ−１）のうち、アップ・ダウン・カウンタ２８のカウント値に対応する１個のスイッチ素子をオン、残りのスイッチ素子をオフとする。デコーダ２９は、アップ・ダウン・カウンタ２８の値が大きいほど、出力ノード１１４の電圧が大きくなり、これにより、ＰＭＯＳトランジスタ１８のオン抵抗値が大きくなり、充電電流の絶対値Ｉ0が小さくなるように、スイッチ素子１１１−１〜１１１−（ｍ−１）を制御する。逆に、アップ・ダウン・カウンタ２８の値が小さいほど、出力ノード１１４の電圧が小さくなり、これにより、ＰＭＯＳトランジスタ１８のオン抵抗値が小さくなり、充電電流の絶対値Ｉ0が大きくなるように、スイッチ素子１１１−１〜１１１−（ｍ−１）を制御する。
【００８５】
したがって、電流源をなすＰＭＯＳトランジスタ１８のゲート電圧を補正する場合、比較回路６の出力信号Ｃ＿ＯＵＴ＝“１”のときは（即ち、アナログ電圧ＶＯＵＴ＞基準電圧Ｖrefのときは）、ＰＭＯＳトランジスタ１８のゲート電圧が高くなる方向に、即ち、充電電流の絶対値Ｉ0が小さくなるように補正される。これに対して、比較回路６の出力信号Ｃ＿ＯＵＴ＝“０”のときは（即ち、アナログ電圧ＶＯＵＴ≦基準電圧Ｖrefのときは）、ＰＭＯＳトランジスタ１８のゲート電圧が低くなる方向に、即ち、充電電流の絶対値Ｉ0が大きくなるように補正される。
【００８６】
そして、電流源をなすＰＭＯＳトランジスタ１８のゲート電圧の補正が完了すると、制御信号ＥＮＰ［０］＝“０”となり、セレクタ１０５−ｋは、フリップフロップ１０６−ｋの出力、即ち、アップ・ダウン・カウンタ２８のカウント値のビットｋを選択することになるので、このカウント値がＰＭＯＳトランジスタ１８のゲート電圧を生成する値として保持されることになる。
【００８７】
ビット１対応充放電回路１１−１の充電制御部４７のアップ・ダウン・カウンタ５０、デコーダ５１及びＤＡコンバータ５２も、ビット０対応充放電回路１１−０の充電制御部２５のアップ・ダウン・カウンタ２８、デコーダ２９及びＤＡコンバータ３０と同様に構成される。但し、アップ・ダウン・カウンタ５０には、制御信号ＥＮＰ［０］の代わりに、制御信号ＥＮＰ［１］が与えられる。また、ＤＡコンバータ５２の出力ノードは、ＰＭＯＳトランジスタ４０等、充放電部３６−１、３６−２の電流源をなすＰＭＯＳトランジスタのゲートに接続される。
【００８８】
したがって、電流源をなすＰＭＯＳトランジスタ４０等、充放電部３６−１、３６−２の電流源をなすＰＭＯＳトランジスタのゲート電圧を補正する場合、比較回路６の出力信号Ｃ＿ＯＵＴ＝“１”のときは（即ち、アナログ電圧ＶＯＵＴ＞基準電圧Ｖrefのときは）、電流源をなすＰＭＯＳトランジスタ４０等、充放電部３６−１、３６−２の電流源をなすＰＭＯＳトランジスタのゲート電圧が高くなる方向に、即ち、充電電流の絶対値Ｉ1が小さくなるように補正される。これに対して、比較回路６の出力信号Ｃ＿ＯＵＴ＝“０”のときは（即ち、アナログ電圧ＶＯＵＴ≦基準電圧Ｖrefのときは）、電流源をなすＰＭＯＳトランジスタ４０等、充放電部３６−１、３６−２の電流源をなすＰＭＯＳトランジスタのゲート電圧が低くなる方向に、即ち、充電電流の絶対値Ｉ1が大きくなるように補正される。
【００８９】
ビット２対応充放電回路１１−２の充電制御部７０のアップ・ダウン・カウンタ７３、デコーダ７４及びＤＡコンバータ７５も、ビット対０応充放電回路１１−０の充電制御部２５のアップ・ダウン・カウンタ２８、デコーダ２９及びＤＡコンバータ３０と同様に構成される。但し、アップ・ダウン・カウンタ７３には、制御信号ＥＮＰ［０］の代わりに、制御信号ＥＮＰ［２］が与えられる。また、ＤＡコンバータ７５の出力ノードは、ＰＭＯＳトランジスタ６３等、充放電部５９−１〜５９−４の電流源をなすＰＭＯＳトランジスタに接続される。
【００９０】
したがって、電流源をなすＰＭＯＳトランジスタ６３等、充放電部５９−１〜５９−４の電流源をなすＰＭＯＳトランジスタのゲート電圧を補正する場合、比較回路６の出力信号Ｃ＿ＯＵＴ＝“１”のときは（即ち、アナログ電圧ＶＯＵＴ＞基準電圧Ｖrefのときは）、電流源をなすＰＭＯＳトランジスタ６３等、充放電部５９−１〜５９−４の電流源をなすＰＭＯＳトランジスタのゲート電圧が高くなる方向に、即ち、充電電流の絶対値Ｉ2が小さくなるように補正される。これに対して、比較回路６の出力信号Ｃ＿ＯＵＴ＝“０”のときは（即ち、アナログ電圧ＶＯＵＴ≦基準電圧Ｖrefのときは）、電流源をなすＰＭＯＳトランジスタ６３等、充放電部５９−１〜５９−４の電流源をなすＰＭＯＳトランジスタのゲート電圧が低くなる方向に、即ち、充電電流の絶対値Ｉ2が大きくなるように補正される。
【００９１】
ビット３対応充放電回路１１−３の充電制御部９３のアップ・ダウン・カウンタ９６、デコーダ９７及びＤＡコンバータ９８も、ビット０対応充放電回路１１−０の充電制御部２５のアップ・ダウン・カウンタ２８、デコーダ２９及びＤＡコンバータ３０と同様に構成される。但し、アップ・ダウン・カウンタ９６には、制御信号ＥＮＰ［０］の代わりに、制御信号ＥＮＰ［３］が与えられる。また、ＤＡコンバータ９８の出力ノードは、ＮＭＯＳトランジスタ８６等、充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタのゲートに接続される。
【００９２】
したがって、電流源をなすＰＭＯＳトランジスタ８６等、充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタのゲート電圧を補正する場合、比較回路６の出力信号Ｃ＿ＯＵＴ＝“１”のときは（即ち、アナログ電圧ＶＯＵＴ＞基準電圧Ｖrefのときは）、電流源をなすＰＭＯＳトランジスタ８６等、充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタのゲート電圧が高くなる方向に、即ち、充電電流の絶対値Ｉ3が小さくなるように補正される。これに対して、比較回路６の出力信号Ｃ＿ＯＵＴ＝“０”のときは（即ち、アナログ電圧ＶＯＵＴ≦基準電圧Ｖrefのときは）、電流源をなすＰＭＯＳトランジスタ８６等、充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタのゲート電圧が低くなる方向に、即ち、充電電流の絶対値Ｉ3が大きくなるように補正される。
【００９３】
（アップ・ダウン・カウンタ３２及びＤＡコンバータ３４の構成、動作）
図８はアップ・ダウン・カウンタ３２及びＤＡコンバータ３４の構成を示す回路図である。アップ・ダウン・カウンタ３２は、セレクタ１１７−０〜１１７−４と、フリップフロップ１１８−０〜１１８−４と、加算器１１９と、減算器１２０と、セレクタ１２１とを有している。
【００９４】
セレクタ１１７−ｋは、制御信号ＥＮＭ［０］に制御され、制御信号ＥＮＭ［０］＝“１”のときは、セレクタ１２１の出力信号のビットｋを選択して出力し、制御信号ＥＮＭ［０］＝“０”のときは、フリップフロップ１１８−ｋを選択して出力するものである。フリップフロップ１１８−ｋは、クロック信号ＣＬＫに同期してセレクタ１１７−ｋの出力信号を取り込み、アップ・ダウン・カウンタ３２のカウント値のビットｋの値を出力するものである。
【００９５】
加算器１１９は、アップ・ダウン・カウンタ３２のカウント値に１を加算するものである。減算器１２０は、アップ・ダウン・カウンタ３２のカウント値から１を減算するものである。セレクタ１２１は、比較回路６の出力信号Ｃ＿ＯＵＴに制御され、比較回路６の出力信号Ｃ＿ＯＵＴ＝“１”のときは（即ち、アナログ電圧ＶＯＵＴ＞基準電圧Ｖrefのときは）、加算器１１９の出力値を選択して出力し、比較回路６の出力信号Ｃ＿ＯＵＴ＝“０”のときは（即ち、アナログ電圧ＶＯＵＴ≦基準電圧Ｖrefのときは）、減算器１２０の出力値を選択して出力するものである。
【００９６】
したがって、制御信号ＥＮＭ［０］＝“１”の場合において、アップ・ダウン・カウンタ３２のカウント値は、比較回路６の出力信号Ｃ＿ＯＵＴ＝“１”のときは（即ち、アナログ電圧ＶＯＵＴ＞基準電圧Ｖrefのときは）、１だけ加算し、比較回路６の出力信号Ｃ＿ＯＵＴ＝“０”のときは（即ち、アナログ電圧ＶＯＵＴ≦基準電圧Ｖrefのときは）、１だけ減少するように制御される。そして、制御信号ＥＮＭ［０］＝“０”になると、その時のアップ・ダウン・カウンタ３２のカウント値がセレクタ１１７−０〜１１７−４とフリップフロップ１１８−０〜１１８−４とで保持されることになる。
【００９７】
ＤＡコンバータ３４は、抵抗１２２−１〜１２２−ｍと、スイッチ素子１２３−１〜１２３−（ｍ−１）とを有している。抵抗１２２−１〜１２２−ｍは、電源線１２４と接地線１２５との間に直列接続され、分圧回路を構成している。スイッチ素子１２３−ｊは、一端を抵抗１２２−ｊ、１２２−（ｊ＋１）の接続点に接続し、他端を共通接続し、その共通接続点を出力ノード１２６としている。出力ノード１２６は、ＮＭＯＳトランジスタ２１のゲートに接続されている。スイッチ素子１２３−１〜１２３−（ｍ−１）は、デコーダ３３の出力信号にオン、オフが制御される。
【００９８】
デコーダ３３は、アップ・ダウン・カウンタ３２のカウント値をデコードし、スイッチ素子１２３−１〜１２３−（ｍ−１）のうち、アップ・ダウン・カウンタ３２のカウント値に対応する１個のスイッチ素子をオン、残りのスイッチ素子をオフとする。デコーダ３３は、アップ・ダウン・カウンタ３２の値が大きいほど、出力ノード１２６の電圧が大きくなり、これにより、ＮＭＯＳトランジスタ２１のオン抵抗値が小さくなり、放電電流の絶対値Ｉ0が大きくなるように、スイッチ素子１２３−１〜１２３−（ｍ−１）を制御する。逆に、アップ・ダウン・カウンタ３２の値が小さいほど、出力ノード１２６の電圧が小さくなり、これにより、ＮＭＯＳトランジスタ２１のオン抵抗値が大きくなり、放電電流の絶対値Ｉ0が小さくなるように、スイッチ素子１２３−１〜１２３−（ｍ−１）を制御する。
【００９９】
したがって、電流源をなすＮＭＯＳトランジスタ２１のゲート電圧を補正する場合、比較回路６の出力信号Ｃ＿ＯＵＴ＝“１”のときは（即ち、アナログ電圧ＶＯＵＴ＞基準電圧Ｖrefのときは）、ＮＭＯＳトランジスタ２１のゲート電圧が高くなる方向に、即ち、放電電流の絶対値Ｉ0が大きくなるように補正される。これに対して、比較回路６の出力信号Ｃ＿ＯＵＴ＝“０”のときは（即ち、アナログ電圧ＶＯＵＴ≦基準電圧Ｖrefのときは）、ＮＭＯＳトランジスタ２１のゲート電圧が低くなる方向に、即ち、放電電流の絶対値Ｉ0が小さくなるように補正される。
【０１００】
そして、電流源をなすＮＭＯＳトランジスタ２１のゲート電圧の補正が完了すると、制御信号ＥＮＭ［０］＝“０”となり、セレクタ１１７−ｋは、フリップフロップ１１８−ｋの出力、即ち、アップ・ダウン・カウンタ３２のカウント値のビットｋを選択することになるので、このカウント値がＮＭＯＳトランジスタ２１のゲート電圧を生成する値として保持されることになる。
【０１０１】
ビット１対応充放電回路１１−１の放電制御部４８のアップ・ダウン・カウンタ５４、デコーダ５５及びＤＡコンバータ５６も、ビット０対応充放電回路１１−０の放電制御部２６のアップ・ダウン・カウンタ３２、デコーダ３３及びＤＡコンバータ３４と同様に構成される。但し、アップ・ダウン・カウンタ５４には、制御信号ＥＮＭ［０］の代わりに、制御信号ＥＮＭ［１］が与えられる。また、ＤＡコンバータ５６の出力ノードは、ＮＭＯＳトランジスタ４３等、充放電部３６−１、３６−２の電流源をなすＮＭＯＳトランジスタのゲートに接続される。
【０１０２】
したがって、電流源をなすＮＭＯＳトランジスタ４３等、充放電部３６−１、３６−２の電流源をなすＮＭＯＳトランジスタのゲート電圧を補正する場合、比較回路６の出力信号Ｃ＿ＯＵＴ＝“１”のときは（即ち、アナログ電圧ＶＯＵＴ＞基準電圧Ｖrefのときは）、電流源をなすＮＭＯＳトランジスタ４３等、充放電部３６−１、３６−２の電流源をなすＮＭＯＳトランジスタのゲート電圧が高くなる方向に、即ち、放電電流の絶対値Ｉ1が大きくなるように補正される。これに対して、比較回路６の出力信号Ｃ＿ＯＵＴ＝“０”のときは（即ち、アナログ電圧ＶＯＵＴ≦基準電圧Ｖrefのときは）、電流源をなすＮＭＯＳトランジスタ４３等、充放電部３６−１、３６−２の電流源をなすＮＭＯＳトランジスタのゲート電圧が低くなる方向に、即ち、放電電流の絶対値Ｉ1が小さくなるように補正される。
【０１０３】
ビット２対応充放電回路１１−２の放電制御部７１のアップ・ダウン・カウンタ７７、デコーダ７８及びＤＡコンバータ７９も、ビット０対応充放電回路１１−０の放電制御部２６のアップ・ダウン・カウンタ３２、デコーダ３３及びＤＡコンバータ３４と同様に構成される。但し、アップ・ダウン・カウンタ７７には、制御信号ＥＮＭ［０］の代わりに、制御信号ＥＮＭ［２］が与えられる。また、ＤＡコンバータ７９の出力ノードは、ＮＭＯＳトランジスタ６６等、充放電部５９−１〜５９−４の電流源をなすＮＭＯＳトランジスタに接続される。
【０１０４】
したがって、電流源をなすＰＭＯＳトランジスタ６６等、充放電部５９−１〜５９−４の電流源をなすＮＭＯＳトランジスタのゲート電圧を補正する場合、比較回路６の出力信号Ｃ＿ＯＵＴ＝“１”のときは（即ち、アナログ電圧ＶＯＵＴ＞基準電圧Ｖrefのときは）、電流源をなすＮＭＯＳトランジスタ６６等、充放電部５９−１〜５９−４の電流源をなすＮＭＯＳトランジスタのゲート電圧が高くなる方向に、即ち、放電電流の絶対値Ｉ2が大きくなるように補正される。これに対して、比較回路６の出力信号Ｃ＿ＯＵＴ＝“０”のときは（即ち、アナログ電圧ＶＯＵＴ≦基準電圧Ｖrefのときは）、電流源をなすＮＭＯＳトランジスタ６６等、充放電部５９−１〜５９−４の電流源をなすＮＭＯＳトランジスタのゲート電圧が低くなる方向に、即ち、放電電流の絶対値Ｉ2が小さくなるように補正される。
【０１０５】
ビット３対応充放電回路１１−３の放電制御部９４のアップ・ダウン・カウンタ１００、デコーダ１０１及びＤＡコンバータ１０２も、ビット０対応充放電回路１１−０の放電制御部２６のアップ・ダウン・カウンタ３２、デコーダ３３及びＤＡコンバータ３４と同様に構成される。但し、アップ・ダウン・カウンタ１００には、制御信号ＥＮＭ［０］の代わりに、制御信号ＥＮＭ［３］が与えられる。また、ＤＡコンバータ１０２の出力ノードは、ＮＭＯＳトランジスタ８９等、充放電部８２−１〜８２−８の電流源をなすＮＭＯＳトランジスタのゲートに接続される。
【０１０６】
したがって、電流源をなすＮＭＯＳトランジスタ８９等、充放電部８２−１〜８２−８の電流源をなすＮＭＯＳトランジスタのゲート電圧を補正する場合、比較回路６の出力信号Ｃ＿ＯＵＴ＝“１”のときは（即ち、アナログ電圧ＶＯＵＴ＞基準電圧Ｖrefのときは）、電流源をなすＮＭＯＳトランジスタ８９等、充放電部８２−１〜８２−８の電流源をなすＮＭＯＳトランジスタのゲート電圧が高くなる方向に、即ち、放電電流の絶対値Ｉ3が大きくなるように補正される。これに対して、比較回路６の出力信号Ｃ＿ＯＵＴ＝“０”のときは（即ち、アナログ電圧ＶＯＵＴ≦基準電圧Ｖrefのときは）、電流源をなすＮＭＯＳトランジスタ８９等、充放電部８２−１〜８２−８の電流源をなすＮＭＯＳトランジスタのゲート電圧が低くなる方向に、即ち、放電電流の絶対値Ｉ3が小さくなるように補正される。
【０１０７】
（リセット回路５の構成）
図９はリセット回路５の構成を示す回路図である。リセット回路５は、アナログ電圧出力ネット４の電位をリセットするものである。リセット回路５は、通常動作時は、デジタル値Ｂｉｔ［３：０］をアナログ変換するごとに、アナログ電圧出力ネット４の電位を基準電圧Ｖrefにリセットする。充放電回路３の充放電電流値の補正時は、リセット回路５は、アナログ電圧ＶＯＵＴと基準電圧Ｖrefとの比較判定を行うごとに、アナログ電圧出力ネット４の電位を接地電圧ＧＮＤにリセットする。
【０１０８】
リセット回路５は、ＮＭＯＳトランジスタ１２７と、ＰＭＯＳトランジスタ１２８と、ＮＭＯＳトランジスタ１２９を有している。ＮＭＯＳトランジスタ１２７は、ドレインを基準電圧線１３０に接続し、ソースをノード１３１に接続しており、ゲートに制御信号ｓｔａｒｔが与えられる。ＰＭＯＳトランジスタ１２８は、ソースを基準電圧線１３０に接続し、ドレインをノード１３１に接続しており、ゲートに制御信号ｘｓｔａｒｔが与えられる。ＮＭＯＳトランジスタ１２９は、ドレインをノード１３１に接続し、ソースを接地線１３２に接続しており、ゲートに制御信号ＣＡＬ＿ｏｎが与えられる。
【０１０９】
このように構成されたリセット回路５においては、アナログ電圧出力ネット４の電位を基準電圧Ｖrefにリセットする場合には、制御信号ｓｔａｒｔ＝“１”、ｘｓｔａｒｔ＝“０”、ＣＡＬ＿ｏｎ＝“０”となる。この場合、ＮＭＯＳトランジスタ１２７及びＰＭＯＳトランジスタ１２８がオン、ＮＭＯＳトランジスタ１２９がオフとなり、アナログ電圧出力ネット４の電位は、基準電圧Ｖrefにリセットされる。
【０１１０】
これに対して、アナログ電圧出力ネット４の電位を接地電圧ＧＮＤにリセットする場合には、制御信号ｓｔａｒｔ＝“０”、ｘｓｔａｒｔ＝“１”、ＣＡＬ＿ｏｎ＝“１”とされる。この場合、ＮＭＯＳトランジスタ１２７及びＰＭＯＳトランジスタ１２８がオフ、ＮＭＯＳトランジスタ１２９がオンとなり、アナログ電圧出力ネット４の電位は、接地電圧ＧＮＤにリセットされる。
【０１１１】
（単位時間パルス生成回路７の構成、動作）
図１０は単位時間パルス生成回路７の構成を示す回路図である。単位時間パルス生成回路７は、遅延バッファ１３３〜１３５と、ＮＡＮＤ回路１３６と、ＡＮＤ回路１３７を有している。遅延バッファ１３３〜１３５は、クロック信号ＣＬＫを反転遅延する反転遅延回路を構成するものである。ＮＡＮＤ回路１３６は、クロック信号ＣＬＫと遅延バッファ１３５の出力信号とをＮＡＮＤ処理して単位時間パルス／φを出力するものである。ＡＮＤ回路１３７は、クロック信号ＣＬＫと遅延バッファ１３５の出力信号とをＡＮＤ処理して単位時間パルスφを出力するものである。
【０１１２】
図１１は単位時間パルス生成回路７の動作を示す波形図であり、クロック信号ＣＬＫと、遅延バッファ１３５の出力信号Ｓ１３５と、単位時間パルス／φ、φを示している。このように、単位時間パルス生成回路７は、クロック信号ＣＬＫの立ち上がりタイミングに同期した単位時間パルス／φ、φを生成するものである。単位時間パルス／φは、Ｌレベル期間を単位時間τとするものである。単位時間パルスφは、Ｈレベル期間を単位時間τとするものである。
【０１１３】
（制御回路８の構成）
図１２は制御回路８の構成を示す回路図である。図１２中、制御回路８は、補正対象指定回路１３９と、ＰＭＯＳ補正制御回路１４０と、ＮＭＯＳ補正制御回路１４１と、通常動作制御回路１４２と、ＡＮＤ回路１４３と、ＯＲ回路１４４〜１４７とを有している。
【０１１４】
補正対象指定回路１３９は、充放電部１４、３６−１、３６−２、５９−１〜５９−４、８２−１〜８２−８内の電流源トランジスタのうち、ゲート電圧を補正対象とするトランジスタを順に指定するものである。補正対象指定回路１３９は、ビット３−ＰＭＯＳ指定回路１４８−３と、ビット３−ＮＭＯＳ指定回路１４９−３と、ビット２−ＰＭＯＳ指定回路１４８−２と、ビット２−ＮＭＯＳ指定回路１４９−２と、ビット１−ＰＭＯＳ指定回路１４８−１と、ビット１−ＮＭＯＳ指定回路１４９−１と、ビット０−ＰＭＯＳ指定回路１４８−０と、ビット０−ＮＭＯＳ指定回路１４９−０とを有している。
【０１１５】
ビット３−ＰＭＯＳ指定回路１４８−３は、ＰＭＯＳトランジスタ８６等、充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタのゲート電圧を補正対象として指定する回路である。ビット３−ＰＭＯＳ指定回路１４８−３は、補正指示信号ＣＡＬを入力し、かつ、補正指示信号ＣＡＬと制御信号Ｐ［３］とに制御され、補正対象指定信号ＯＰ［３］を出力する。補正対象指定信号ＯＰ［３］＝“１”のとき、ＰＭＯＳトランジスタ８６等、充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタのゲート電圧が補正対象に指定される。
【０１１６】
ビット３−ＮＭＯＳ指定回路１４９−３は、ＮＭＯＳトランジスタ８９等、充放電部８２−１〜８２−８の電流源をなすＮＭＯＳトランジスタのゲート電圧を補正対象に指定する回路である。ビット３−ＮＭＯＳ指定回路１４９−３は、補正対象指定信号ＯＰ［３］を入力し、制御信号Ｎ［３］、Ｐ［３］に制御され、補正対象指定信号ＯＮ［３］を出力する。補正対象指定信号ＯＮ［３］＝“１”のとき、ＮＭＯＳトランジスタ８９等、充放電部８２−１〜８２−８の電流源をなすＮＭＯＳトランジスタのゲート電圧が補正対象に指定される。
【０１１７】
ビット２−ＰＭＯＳ指定回路１４８−２は、ＰＭＯＳトランジスタ６３等、充放電部５９−１〜５９−４の電流源をなすＰＭＯＳトランジスタのゲート電圧を補正対象に指定する回路である。ビット２−ＰＭＯＳ指定回路１４８−２は、補正対象指定信号ＯＮ［３］を入力し、制御信号Ｎ［３］、Ｐ［２］に制御され、補正対象指定信号ＯＰ［２］を出力する。補正対象指定信号ＯＰ［２］＝“１”のとき、ＰＭＯＳトランジスタ６３等、充放電部５９−１〜５９−４の電流源をなすＰＭＯＳトランジスタのゲート電圧が補正対象に指定される。
【０１１８】
ビット２−ＮＭＯＳ指定回路１４９−２は、ＮＭＯＳトランジスタ６６等、充放電部５９−１〜５９−４の電流源をなすＮＭＯＳトランジスタのゲート電圧を補正対象に指定する回路である。ビット２−ＮＭＯＳ指定回路１４９−２は、補正対象指定信号ＯＰ［２］を入力し、制御信号Ｎ［２］、Ｐ［２］に制御され、補正対象指定信号ＯＮ［２］を出力する。補正対象指定信号ＯＮ［２］＝“１”のとき、ＮＭＯＳトランジスタ６６等、充放電部５９−１〜５９−４の電流源をなすＮＭＯＳトランジスタのゲート電圧が補正対象に指定される。
【０１１９】
ビット１−ＰＭＯＳ指定回路１４８−１は、ＰＭＯＳトランジスタ４０等、充放電部３６−１、３６−２の電流源をなすＰＭＯＳトランジスタのゲート電圧を補正対象に指定する回路である。ビット１−ＰＭＯＳ指定回路１４８−１は、補正対象指定信号ＯＮ［２］を入力し、制御信号Ｎ［２］、Ｐ［１］に制御され、補正対象指定信号ＯＰ［１］を出力する。補正対象指定信号ＯＰ［１］＝“１”のとき、ＰＭＯＳトランジスタ４０等、充放電部３６−１、３６−２の電流源をなすＰＭＯＳトランジスタのゲート電圧が補正対象に指定される。
【０１２０】
ビット１−ＮＭＯＳ指定回路１４９−１は、ＮＭＯＳトランジスタ４３等、充放電部３６−１、３６−２の電流源をなすＮＭＯＳトランジスタのゲート電圧を補正対象に指定する回路である。ビット１−ＮＭＯＳ指定回路１４９−１は、補正対象指定信号ＯＰ［１］を入力し、制御信号Ｎ［１］、Ｐ［１］に制御され、補正対象指定信号ＯＮ［１］を出力する。補正対象指定信号ＯＮ［１］＝“１”のとき、ＮＭＯＳトランジスタ４３等、充放電部３６−１、３６−２の電流源をなすＮＭＯＳトランジスタのゲート電圧が補正対象に指定される。
【０１２１】
ビット０−ＰＭＯＳ指定回路１４８−０は、充放電部１４の電流源をなすＰＭＯＳトランジスタ１８のゲート電圧を補正対象に指定する回路である。ビット０−ＰＭＯＳ指定回路１４８−０は、補正対象指定信号ＯＮ［１］を入力し、制御信号Ｎ［１］、Ｐ［０］に制御され、補正対象指定信号ＯＰ［０］を出力する。補正対象指定信号ＯＰ［０］＝“１”のとき、ビット０対応充放電回路１１−０の電流源をなすＰＭＯＳトランジスタ１８のゲート電圧が補正対象に指定される。
【０１２２】
ビット０−ＮＭＯＳ指定回路１４９−０は、充放電部１４の電流源をなすＮＭＯＳトランジスタ２１のゲート電圧を補正対象に指定する回路である。ビット０−ＮＭＯＳ指定回路１４９−０は、補正対象指定信号ＯＰ［０］を入力し、制御信号Ｎ［０］、Ｐ［０］に制御され、補正対象指定信号ＯＮ［０］を出力する。補正対象指定信号ＯＮ［０］＝“１”のとき、充放電部１４の電流源をなすＮＭＯＳトランジスタ２１のゲート電圧が補正対象に指定される。
【０１２３】
ＰＭＯＳ補正制御回路１４０は、補正対象指定信号ＯＰ［３：０］と、比較回路６の出力信号Ｃ＿ＯＵＴとを入力し、制御信号Ｐ［３：０］、Ｐ＿ＳＷｐ［３：０］、ＥＮＰ［３：０］、Ｐ＿ＣＡＬ＿ｏｎを出力するものである。ＮＭＯＳ補正制御回路１４１は、補正対象指定信号ＯＮ［３：０］と、比較回路６の出力信号Ｃ＿ＯＵＴとを入力し、制御信号Ｎ［３：０］、Ｎ＿ＳＷｐ［３：０］、Ｎ＿ＳＷｎ「３：０」、ＥＮＭ［３：０］、Ｎ＿ＣＡＬ＿ｏｎを出力するものである。通常動作制御回路１４２は、デジタル値Ｂｉｔ［３：０］と、補正指定信号ＣＡＬと、制御信号ＥＯ＿ｃａｌとを入力し、制御信号Ｕ＿ＳＷｐ［３：０］、Ｕ＿ＳＷｎ［３：０］、ｘｓｔａｒｔ、ｓｔａｒｔを出力するものである。
【０１２４】
ＡＮＤ回路１４３は、補正対象指定信号ＯＮ［０］と制御信号Ｎ［０］とをＡＮＤ処理して制御信号ＥＯ＿ｃａｌを出力するものである。ＯＲ回路１４４は、制御信号Ｐ＿ＳＷｐ［３：０］、Ｎ＿ＳＷｐ［３：０］をＯＲ処理して制御信号Ｅ＿ＳＷｐ［３：０］を出力するものである。ＯＲ回路１４５は、制御信号Ｕ＿ＳＷｐ［３：０］、Ｅ＿ＳＷｐ［３：０］をＯＲ処理して制御信号ＳＷｐ［３：０］を出力するものである。ＯＲ回路１４６は、制御信号Ｎ＿ＳＷｎ［３：０］、Ｕ＿ＳＷｎ［３：０］をＯＲ処理して制御信号ＳＷｎ［３：０］を出力するものである。ＯＲ回路１４７は、制御信号Ｐ＿ＣＡＬ＿ｏｎ、Ｎ＿ＣＡＬ＿ｏｎをＯＲ処理して制御信号ＣＡＬ＿ｏｎを出力するものである。
【０１２５】
（補正対象指定回路１３９の具体的構成）
図１３はビット３−ＰＭＯＳ指定回路１４８−３、ビット３−ＮＭＯＳ指定回路１４９−３、ビット２−ＰＭＯＳ指定回路１４８−２及びビット２−ＮＭＯＳ指定回路１４９−２の構成を示す回路図である。
【０１２６】
ビット３−ＰＭＯＳ指定回路１４８−３は、ＯＲ回路１５２−３と、セレクタ１５３−３と、フリップフロップ１５４−３とを有している。ＯＲ回路１５２−３は、補正指示信号ＣＡＬと制御信号Ｐ［３］とをＯＲ処理するものである。セレクタ１５３−３は、ＯＲ回路１５２−３の出力信号に制御され、ＯＲ回路１５２−３の出力信号＝“１”のときは補正指示信号ＣＡＬを選択し、ＯＲ回路１５２−３の出力信号＝“０”のときは補正対象指定信号ＯＰ［３］を選択するものである。フリップフロップ１５４−３は、クロック信号ＣＬＫに同期してセレクタ１５３−３の出力信号を取り込み、補正対象指定信号ＯＰ［３］を出力するものである。
【０１２７】
ビット３−ＮＭＯＳ指定回路１４９−３は、ＯＲ回路１５５−３と、セレクタ１５６−３と、フリップフロップ１５７−３とを有している。ＯＲ回路１５５−３は、制御信号Ｎ［３］、Ｐ［３］をＯＲ処理するものである。セレクタ１５６−３は、ＯＲ回路１５５−３の出力信号に制御され、ＯＲ回路１５５−３の出力信号＝“１”のときは補正対象指定信号ＯＰ［３］を選択し、ＯＲ回路１５５−３の出力信号＝“０”のときは補正対象指定信号ＯＮ［３］を選択するものである。フリップフロップ１５７−３は、クロック信号ＣＬＫに同期してセレクタ１５６−３の出力信号を取り込み、補正対象指定信号ＯＮ［３］を出力するものである。
【０１２８】
ビット２−ＰＭＯＳ指定回路１４８−２は、ＯＲ回路１５２−２と、セレクタ１５３−２と、フリップフロップ１５４−２とを有している。ＯＲ回路１５２−２は、制御信号Ｎ［３］、Ｐ［２］をＯＲ処理するものである。セレクタ１５３−２は、ＯＲ回路１５２−２の出力信号に制御され、ＯＲ回路１５２−２の出力信号＝“１”のときは補正対象指定信号ＯＮ［３］を選択し、ＯＲ回路１５２−２の出力信号＝“０”のときは補正対象指定信号ＯＰ［２］を選択するものである。フリップフロップ１５４−２は、クロック信号ＣＬＫに同期してセレクタ１５３−２の出力信号を取り込み、補正対象指定信号ＯＰ［２］を出力するものである。
【０１２９】
ビット２−ＮＭＯＳ指定回路１４９−２は、ＯＲ回路１５５−２と、セレクタ１５６−２と、フリップフロップ１５７−２とを有している。ＯＲ回路１５５−２は、制御信号Ｎ［２］、Ｐ［２］をＯＲ処理するものである。セレクタ１５６−２は、ＯＲ回路１５５−２の出力信号に制御され、ＯＲ回路１５５−２の出力信号＝“１”のときは補正対象指定信号ＯＰ［２］を選択し、ＯＲ回路１５５−２の出力信号＝“０”のときは補正対象指定信号ＯＮ［２］を選択するものである。フリップフロップ１５７−２は、クロック信号ＣＬＫに同期してセレクタ１５６−２の出力信号を取り込み、補正対象指定信号ＯＮ［２］を出力するものである。
【０１３０】
図１４はビット１−ＰＭＯＳ指定回路１４８−１、ビット１−ＮＭＯＳ指定回路１４９−１、ビット０−ＰＭＯＳ指定回路１４８−０及びビット０−ＮＭＯＳ指定回路１４９−０の構成を示す回路図である。
【０１３１】
ビット１−ＰＭＯＳ指定回路１４８−１は、ＯＲ回路１５２−１と、セレクタ１５３−１と、フリップフロップ１５４−１とを有している。ＯＲ回路１５２−１は、制御信号Ｎ［２］、Ｐ［１］をＯＲ処理するものである。セレクタ１５３−１は、ＯＲ回路１５２−１の出力信号に制御され、ＯＲ回路１５２−１の出力信号＝“１”のときは補正対象指定信号ＯＮ［２］を選択し、ＯＲ回路１５２−１の出力信号＝“０”のときは補正対象指定信号ＯＰ［１］を選択するものである。フリップフロップ１５４−１は、クロック信号ＣＬＫに同期してセレクタ１５３−１の出力信号を取り込み、補正対象指定信号ＯＰ［１］を出力するものである。
【０１３２】
ビット１−ＮＭＯＳ指定回路１４９−１は、ＯＲ回路１５５−１と、セレクタ１５６−１と、フリップフロップ１５７−１とを有している。ＯＲ回路１５５−１は、制御信号Ｎ［１］、Ｐ［１］をＯＲ処理するものである。セレクタ１５６−１は、ＯＲ回路１５５−１の出力信号に制御され、ＯＲ回路１５５−１の出力信号＝“１”のときは補正対象指定信号ＯＰ［１］を選択し、ＯＲ回路１５５−１の出力信号＝“０”のときは補正対象指定信号ＯＮ［１］を選択するものである。フリップフロップ１５７−１は、クロック信号ＣＬＫに同期してセレクタ１５６−１の出力信号を取り込み、補正対象指定信号ＯＮ［１］を出力するものである。
【０１３３】
ビット０−ＰＭＯＳ指定回路１４８−０は、ＯＲ回路１５２−０と、セレクタ１５３−０と、フリップフロップ１５４−０とを有している。ＯＲ回路１５２−０は、制御信号Ｎ［１］、Ｐ［０］をＯＲ処理するものである。セレクタ１５３−０は、ＯＲ回路１５２−０の出力信号に制御され、ＯＲ回路１５２−０の出力信号＝“１”のときは補正対象指定信号ＯＮ［１］を選択し、ＯＲ回路１５２−０の出力信号＝“０”のときは補正対象指定信号ＯＰ［０］を選択するものである。フリップフロップ１５４−０は、クロック信号ＣＬＫに同期してセレクタ１５３−０の出力信号を取り込み、補正対象指定信号ＯＰ［０］を出力するものである。
【０１３４】
ビット０−ＮＭＯＳ指定回路１４９−０は、ＯＲ回路１５５−０と、セレクタ１５６−０と、フリップフロップ１５７−０とを有している。ＯＲ回路１５５−０は、制御信号Ｎ［０］、Ｐ［０］をＯＲ処理するものである。セレクタ１５６−０は、ＯＲ回路１５５−０の出力信号に制御され、ＯＲ回路１５５−０の出力信号＝“１”のときは補正対象指定信号ＯＰ［０］を選択し、ＯＲ回路１５５−０の出力信号＝“０”のときは補正対象指定信号ＯＮ［０］を選択するものである。フリップフロップ１５７−０は、クロック信号ＣＬＫに同期してセレクタ１５６−０の出力信号を取り込み、補正対象指定信号ＯＮ［０］を出力するものである。
【０１３５】
なお、フリップフロップ１５４−３〜１５４−０、１５７−３〜１５７−０の出力信号の初期値は“０”とされる。
【０１３６】
（ＰＭＯＳ補正制御回路１４０の構成）
図１５及び図１６はＰＭＯＳ補正制御回路１４０の構成を分図して示す回路図である。図中、１６０〜１６２はＯＲ回路である。ＯＲ回路１６０は補正対象指定信号ＯＰ［３］、ＯＰ［２］をＯＲ処理するものである。ＯＲ回路１６１は補正対象指定信号ＯＰ［１］、ＯＰ［０］をＯＲ処理するものである。ＯＲ回路１６２はＯＲ回路１６０、１６１の出力信号をＯＲ処理するものである。即ち、ＯＲ回路１６２の出力信号は、補正対象指定信号ＯＰ［３］〜ＯＰ［０］のいずれか１つが“１”のときは“１”となり、補正対象指定信号ＯＰ［３］〜ＯＰ［０］の全てが“０”のときは“０”となる。
【０１３７】
１６３−３〜１６３−０はセレクタ、１６４−３〜１６４−０はフリップフロップである。セレクタ１６３−ｉは、ＯＲ回路１６２の出力信号に制御され、ＯＲ回路１６２の出力信号が“１”のときは、補正対象指定信号ＯＰ［ｉ］を選択し、ＯＲ回路１６２の出力信号が“０”のときは、フリップフロップ１６４−ｉの出力信号ＯＰ＿ｒｅｇ［ｉ］を選択する。フリップフロップ１６４−ｉは、クロック信号ＣＬＫに同期してセレクタ１６３−ｉの出力信号を取り込み、制御信号ＯＰ＿ｒｅｇ［ｉ］を出力するものである。
【０１３８】
１６５はフリップフロップ、１６６はインバータ、１６７はＡＮＤ回路である。フリップフロップ１６５は、クロック信号ＣＬＫに同期してＯＲ回路１６２の出力信号を取り込むものである。インバータ１６６は、フリップフロップ１６５の出力信号を反転するものである。ＡＮＤ回路１６７は、ＯＲ回路１６２の出力信号とインバータ１６６の出力信号をＡＮＤ処理するものである。
【０１３９】
１６８−３〜１６８−０はフリップフロップ、１６９−３〜１６９−０は分配回路、１７０−３〜１７０−０はフリップフロップ、１７１−３〜１７１−０はＯＲ回路である。フリップフロップ１６８−３は、クロック信号ＣＬＫに同期して制御信号Ｐ＿ＣＡＬ＿ｏｎを取り込むものである。
【０１４０】
分配回路１６９−３は、フリップフロップ１６８−３の出力信号を入力し、制御信号ＯＰ＿ｒｅｇ［３］に制御され、制御信号ＯＰ＿ｒｅｇ［３］＝“１”のときは、出力端子Ａにフリップフロップ１６８−３の出力信号を出力すると共に出力端子Ｂに“０”を出力し、制御信号ＯＰ＿ｒｅｇ［３］＝“０”のときは、出力端子Ａに“０”を出力し、出力端子Ｂにフリップフロップ１６８−３の出力信号を出力するものである。
【０１４１】
フリップフロップ１７０−３は、クロック信号ＣＬＫに同期して分配回路１６９−３の出力端子Ａに出力される信号を取り込むものである。ＯＲ回路１７１−３は、フリップフロップ１６８−３の出力信号とフリップフロップ１７０−３の出力信号とをＯＲ処理して制御信号Ｐ＿ＳＷｐ［３］を出力するものである。
【０１４２】
フリップフロップ１６８−ｒ（但し、ｒ＝２、１、０であり、以下、同様である。）は、クロック信号ＣＬＫに同期してセレクタ１６９−（ｒ＋１）の出力端子Ｂに出力される信号を取り込むものである。分配回路１６９−ｒは、フリップフロップ１６８−ｒの出力信号を入力し、制御信号ＯＰ＿ｒｅｇ［ｒ］に制御され、制御信号ＯＰ＿ｒｅｇ［ｒ］＝“１”のときは、出力端子Ａにフリップフロップ１６８−ｒの出力信号を出力すると共に出力端子Ｂに“０”を出力し、制御信号ＯＰ＿ｒｅｇ［ｒ］＝“０”のときは、出力端子Ａに“０”を出力すると共に出力端子Ｂにフリップフロップ１６８−ｒの出力信号を出力するものである。
【０１４３】
フリップフロップ１７０−ｒは、クロック信号ＣＬＫに同期して分配回路１６９−ｒの出力端子Ａに出力される信号を取り込むものである。ＯＲ回路１７１−ｒは、フリップフロップ１６８−ｒの出力信号とフリップフロップ１７０−ｒの出力信号とをＯＲ処理して制御信号Ｐ＿ＳＷｐ［ｒ］を出力するものである。
【０１４４】
１７２〜１７４はＯＲ回路、１７５はフリップフロップである。ＯＲ回路１７２は、フリップフロップ１７０−３、１７０−２の出力信号をＯＲ処理するものである。ＯＲ回路１７３は、フリップフロップ１７０−１、１７０−０の出力信号をＯＲ処理するものである。ＯＲ回路１７４は、ＯＲ回路１７２、１７３の出力信号をＯＲ処理するものである。フリップフロップ１７５は、クロック信号ＣＬＫに同期してＯＲ回路１７４の出力信号を取り込むものである。
【０１４５】
１７６はＯＲ回路、１７７はセレクタ、１７８はフリップフロップである。ＯＲ回路１７６は、フリップフロップ１７５の出力信号Ｓ１７５とフリップフロップ１７８の出力信号Ｐ＿ｆｉｒｓｔ＿ｒｅｇとをＯＲ処理するものである。セレクタ１７７は、ＡＮＤ回路１６７の出力信号Ｓ１６７により制御され、ＡＮＤ回路１６７の出力信号Ｓ１６７＝“１”のときは“０”を選択し、ＡＮＤ回路１６７の出力信号Ｓ１６７＝“０”のときはＯＲ回路１７６の出力信号を選択するものである。フリップフロップ１７８は、クロック信号ＣＬＫに同期してセレクタ１７７の出力信号を取り込むものである。
【０１４６】
１７９はインバータ、１８０、１８１はＡＮＤ回路、１８２はフリップフロップである。インバータ１７９は、フリップフロップ１７８の出力信号Ｐ＿ｆｉｒｓｔ＿ｒｅｇを反転するものである。ＡＮＤ回路１８０は、フリップフロップ１７５の出力信号Ｓ１７５とインバータ１７９の出力信号とをＡＮＤ処理するものである。ＡＮＤ回路１８１は、フリップフロップ１７５の出力信号Ｓ１７５とフリップフロップ１７８の出力信号Ｐ＿ｆｉｒｓｔ＿ｒｅｇとをＡＮＤ処理するものである。フリップフロップ１８２は、クロック信号ＣＬＫに同期してＡＮＤ回路１８１の出力信号を取り込むものである。
【０１４７】
１８３はセレクタ、１８４はフリップフロップ、１８５はＥＯＲ（排他的論理和）回路である。セレクタ１８３は、フリップフロップ１８２の出力信号に制御され、フリップフロップ１８２の出力信号が“１”のときは比較回路６の出力信号Ｃ＿ＯＵＴを選択し、フリップフロップ１８２の出力信号が“０”のときは、フリップフロップ１８４の出力信号Ｐ＿Ｒｅｓｕｌｔ＿ｒｅｇを選択するものである。フリップフロップ１８４は、クロック信号ＣＬＫに同期してセレクタ１８３の出力信号を取り込み、信号Ｐ＿Ｒｅｓｕｌｔ＿ｒｅｇを出力するものである。ＥＯＲ回路１８５は、比較回路６の出力信号Ｃ＿ＯＵＴとフリップフロップ１８４の出力信号Ｐ＿Ｒｅｓｕｌｔ＿ｒｅｇとをＥＯＲ処理するものである。
【０１４８】
１８６はＡＮＤ回路、１８７はインバータ、１８８はＡＮＤ回路、１８９はＯＲ回路である。ＡＮＤ回路１８６は、フリップフロップ１８２の出力信号とＥＯＲ回路１８５の出力信号とをＡＮＤ処理するものである。インバータ１８７は、ＥＯＲ回路１８５の出力信号を反転するものである。ＡＮＤ回路１８８は、フリップフロップ１８２の出力信号とインバータ１８７の出力信号とをＡＮＤ処理するものである。ＯＲ回路１８９は、ＡＮＤ回路１８０、１８８の出力信号をＯＲ処理するものである。
【０１４９】
１９０はＯＲ回路、１９１はフリップフロップである。ＯＲ回路１９０は、ＡＮＤ回路１６７の出力信号Ｓ１６７とＯＲ回路１８９の出力信号とをＯＲ処理するものである。フリップフロップ１９１は、クロック信号ＣＬＫに同期してＯＲ回路１９０の出力信号を取り込み、制御信号Ｐ＿ＣＡＬ＿ｏｎを出力するものである。
【０１５０】
１９２−３〜１９２−０、１９３−３〜１９３−０はＡＮＤ回路である。ＡＮＤ回路１９２−ｉは、フリップフロップ１６４−ｉの出力信号ＯＰ＿ｒｅｇ［ｉ］とフリップフロップ１７５の出力信号Ｓ１７５とをＡＮＤ処理して制御信号ＥＮＰ［ｉ］を出力するものである。ＡＮＤ回路１９３−ｉは、フリップフロップ１６４−ｉの出力信号ＯＰ＿ｒｅｇ［ｉ］とＡＮＤ回路１８６の出力信号Ｐ＿ＥＮＤ＿ｆｌａｇとをＡＮＤ処理して制御信号Ｐ［ｉ］を出力するものである。
【０１５１】
なお、フリップフロップ１６４−３〜１６４−０、１６５、１６８−３〜１６８−０、１７０−３〜１７０−０、１７５、１７８、１８２、１８４、１９１の出力信号の初期値は“１”とされる。
【０１５２】
（ＮＭＯＳ補正制御回路１４１の構成）
図１７及び図１８はＮＭＯＳ補正制御回路１４１の構成を分図して示す回路図である。図中、１９６〜１９８はＯＲ回路である。ＯＲ回路１９６は補正対象指定信号ＯＮ［３］、ＯＮ［２］をＯＲ処理するものである。ＯＲ回路１９７は補正対象指定信号ＯＮ［１］、ＯＮ［０］をＯＲ処理するものである。ＯＲ回路１９８はＯＲ回路１９６、１９７の出力信号をＯＲ処理するものである。即ち、ＯＲ回路１９８の出力信号は、補正対象指定信号ＯＮ［３］〜ＯＮ［０］のいずれか１つが“１”のときは“１”となり、補正対象指定信号ＯＮ［３］〜ＯＮ［０］の全てが“０”のときは“０”となる。
【０１５３】
１９９−３〜１９９−０はセレクタ、２００−３〜２００−０はフリップフロップである。セレクタ１９９−ｉは、ＯＲ回路１９８の出力信号に制御され、ＯＲ回路１９８の出力信号が“１”のときは、補正対象指定信号ＯＮ［ｉ］を選択し、ＯＲ回路１９８の出力信号が“０”のときは、フリップフロップ２００−ｉの出力信号ＯＮ＿ｒｅｇ［ｉ］を選択するものである。フリップフロップ２００−ｉは、クロック信号ＣＬＫに同期してセレクタ１９９−ｉの出力信号を取り込み、制御信号ＯＮ＿ｒｅｇ［ｉ］を出力するものである。
【０１５４】
２０１はフリップフロップ、２０２はインバータ、２０３はＡＮＤ回路である。フリップフロップ２０１は、クロック信号ＣＬＫに同期してＯＲ回路１９８の出力信号を取り込むものである。インバータ２０２は、フリップフロップ２０１の出力信号を反転するものである。ＡＮＤ回路２０３は、ＯＲ回路１９８の出力信号とインバータ２０２の出力信号をＡＮＤ処理するものである。
【０１５５】
２０４−３〜２０４−０はフリップフロップ、２０５−３〜２０５−０は分配回路、２０６−３〜２０６−０はフリップフロップ、２０７−３〜２０７−０はＯＲ回路、２０８−３〜２０８−０はフリップフロップ、２０９−３〜２０９−０はＯＲ回路、２１０−３〜２１０−０はフリップフロップである。
【０１５６】
フリップフロップ２０４−３は、クロック信号ＣＬＫに同期して制御信号Ｎ＿ＣＡＬ＿ｏｎを取り込むものである。分配回路２０５−３は、フリップフロップ２０４−３の出力信号を入力し、制御信号ＯＮ＿ｒｅｇ［３］に制御され、制御信号ＯＮ＿ｒｅｇ［３］＝“１”のときは、出力端子Ａにフリップフロップ２０４−３の出力信号を出力すると共に出力端子Ｂに“０”を出力し、制御信号ＯＮ＿ｒｅｇ［３］＝“０”のときは、出力端子Ａに“０”を出力すると共に出力端子Ｂにフリップフロップ２０４−３の出力信号を出力するものである。
【０１５７】
フリップフロップ２０６−３は、クロック信号ＣＬＫに同期して分配回路２０５−３の出力端子Ａに出力される信号を取り込むものである。ＯＲ回路２０７−３は、フリップフロップ２０４−３の出力信号とフリップフロップ２０６−３の出力信号とをＯＲ処理するものである。フリップフロップ２０８−３は、クロック信号ＣＬＫに同期してフリップフロップ２０６−３の出力信号を取り込むものである。ＯＲ回路２０９−３は、ＯＲ回路２０７−３の出力信号とフリップフロップ２０８−３の出力信号とをＯＲ処理して制御信号Ｎ＿ＳＷｐ［３］を出力するものである。フリップフロップ２１０−３は、クロック信号ＣＬＫに同期してフリップフロップ２０８−３の出力信号を取り込み、制御信号Ｎ＿ＳＷｎ［３］を出力するものである。
【０１５８】
フリップフロップ２０４−ｒは、クロック信号ＣＬＫに同期してセレクタ２０５−（ｒ＋１）の出力端子Ｂに出力される信号を取り込むものである。分配回路２０５−ｒは、フリップフロップ２０４−ｒの出力信号を入力し、制御信号ＯＮ＿ｒｅｇ［ｒ］に制御され、制御信号ＯＮ＿ｒｅｇ［ｒ］＝“１”のときは、出力端子Ａにフリップフロップ２０４−ｒの出力信号を出力すると共に出力端子Ｂに“０”を出力し、制御信号ＯＮ＿ｒｅｇ［ｒ］＝“０”のときは、出力端子Ａに“０”を出力すると共に出力端子Ｂにフリップフロップ２０４−ｒの出力信号を出力するものである。
【０１５９】
フリップフロップ２０６−ｒは、クロック信号ＣＬＫに同期して分配回路２０５−ｒの出力端子Ａに出力される信号を取り込むものである。ＯＲ回路２０７−ｒは、フリップフロップ２０４−ｒの出力信号とフリップフロップ２０６−ｒの出力信号とをＯＲ処理するものである。フリップフロップ２０８−ｒは、クロック信号ＣＬＫに同期してフリップフロップ２０６−ｒの出力信号を取り込むものである。ＯＲ回路２０９−ｒは、ＯＲ回路２０７−ｒの出力信号とフリップフロップ２０８−ｒの出力信号とをＯＲ処理して制御信号Ｎ＿ＳＷｐ［ｒ］を出力するものである。フリップフロップ２１０−ｒは、クロック信号ＣＬＫに同期してフリップフロップ２０８−ｒの出力信号を取り込んで制御信号Ｎ＿ＳＷｎ［ｒ］を出力するものである。
【０１６０】
２１１〜２１３はＯＲ回路、２１４はフリップフロップである。ＯＲ回路２１１は、制御信号Ｎ＿ＳＷｎ［３］、Ｎ＿ＳＷｎ［２］をＯＲ処理するものである。ＯＲ回路２１２は、制御信号Ｎ＿ＳＷｎ［１］、Ｎ＿ＳＷｎ［０］をＯＲ処理するものである。ＯＲ回路２１３は、ＯＲ回路２１１、２１２の出力信号をＯＲ処理するものである。フリップフロップ２１４は、クロック信号ＣＬＫに同期してＯＲ回路２１３の出力信号を取り込むものである。
【０１６１】
２１５はＯＲ回路、２１６はセレクタ、２１７はフリップフロップである。ＯＲ回路２１５は、フリップフロップ２１４の出力信号Ｓ２１４とフリップフロップ２１７の出力信号Ｎ＿ｆｉｒｓｔ＿ｒｅｇとをＯＲ処理するものである。セレクタ２１６は、ＡＮＤ回路２０３の出力信号Ｓ２０３により制御され、ＡＮＤ回路２０３の出力信号Ｓ２０３＝“１”のときは“０”を選択し、ＡＮＤ回路２０３の出力信号Ｓ２０３＝“０”のときはＯＲ回路２１５の出力信号を選択するものである。フリップフロップ２１７は、クロック信号ＣＬＫに同期してセレクタ２１６の出力信号を取り込み、信号Ｎ＿ｆｉｒｓｔ＿ｒｅｇを出力するものである。
【０１６２】
２１８はインバータ、２１９、２２０はＡＮＤ回路、２２１はフリップフロップである。インバータ２１８は、フリップフロップ２１７の出力信号Ｎ＿ｆｉｒｓｔ＿ｒｅｇを反転するものである。ＡＮＤ回路２１９は、フリップフロップ２１４の出力信号Ｓ２１４とインバータ２１８の出力信号とをＡＮＤ処理するものである。ＡＮＤ回路２２０は、フリップフロップ２１４の出力信号Ｓ２１４とフリップフロップ２１７の出力信号Ｎ＿ｆｉｒｓｔ＿ｒｅｇとをＡＮＤ処理するものである。フリップフロップ２２１は、クロック信号ＣＬＫに同期してＡＮＤ回路２２０の出力信号を取り込むものである。
【０１６３】
２２２はセレクタ、２２３はフリップフロップ、２２４はＥＯＲ回路である。セレクタ２２２は、フリップフロップ２２１の出力信号に制御され、フリップフロップ２２１の出力信号が“１”のときは比較回路６の出力信号Ｃ＿ＯＵＴを選択し、フリップフロップ２２１の出力信号が“０”のときはフリップフロップ２２３の出力信号Ｎ＿Ｒｅｓｕｌｔ＿ｒｅｇを選択するものである。フリップフロップ２２３は、クロック信号ＣＬＫに同期してセレクタ２２２の出力信号を取り込み、信号Ｎ＿Ｒｅｓｕｌｔ＿ｒｅｇを出力するものである。ＥＯＲ回路２２４は、比較回路６の出力信号Ｃ＿ＯＵＴとフリップフロップ２２３の出力信号とをＥＯＲ処理するものである。
【０１６４】
２２５はＡＮＤ回路、２２６はインバータ、２２７はＡＮＤ回路、２２８はＯＲ回路である。ＡＮＤ回路２２５は、フリップフロップ２２１の出力信号とＥＯＲ回路２２４の出力信号とをＡＮＤ処理するものである。インバータ２２６は、ＥＯＲ回路２２４の出力信号を反転するものである。ＡＮＤ回路２２７は、フリップフロップ２２１の出力信号とインバータ２２６の出力信号とをＡＮＤ処理するものである。ＯＲ回路２２８は、ＡＮＤ回路２１９、２２７の出力信号をＯＲ処理するものである。
【０１６５】
２２９はＯＲ回路、２３０はフリップフロップである。ＯＲ回路２２９は、ＡＮＤ回路２０３の出力信号Ｓ２０３とＯＲ回路２２８の出力信号とをＯＲ処理するものである。フリップフロップ２３０は、クロック信号ＣＬＫに同期してＯＲ回路２２９の出力信号を取り込み、制御信号Ｎ＿ＣＡＬ＿ｏｎを出力するものである。
【０１６６】
２３１−３〜２３１−０、２３２−３〜２３２−０はＡＮＤ回路である。ＡＮＤ回路２３１−ｉは、フリップフロップ２００−ｉの出力信号ＯＮ＿ｒｅｇ［ｉ］とフリップフロップ２１４の出力信号Ｓ２１４とをＡＮＤ処理して制御信号ＥＮＭ［ｉ］を出力するものである。ＡＮＤ回路２３２−ｉは、フリップフロップ２００−ｉの出力信号ＯＮ＿ｒｅｇ［ｉ］とＡＮＤ回路２２５の出力信号Ｎ＿ＥＮＤ＿ｆｌａｇとをＡＮＤ処理して制御信号Ｎ［ｉ］を出力するものである。
【０１６７】
なお、フリップフロップ２００−３〜２００−０、２０１、２０４−３〜２０４−０、２０６−３〜２０６−０、２０８−３〜２０８−０、２１０−３〜２１０−０、２１４、２１７、２２１、２２３、２３０の出力信号の初期値は“０”とされる。
【０１６８】
（通常動作制御回路１４２の構成）
図１９は通常動作制御回路１４２の構成を示す回路図である。図１９中、２３５はフリップフロップ、２３６はインバータ、２３７はＡＮＤ回路、２３８はＯＲ回路、２３９はセレクタ、２４０はフリップフロップ、２４１はセレクタ、２４２はＯＲ回路、２４３はセレクタ、２４４はフリップフロップ、２４５はインバータ、２４６−３〜２４６−０はセレクタ、２４７−３〜２４７−０はフリップフロップ、２４８−３〜２４８−０はインバータ、２４９−３〜２４９−０、２５０−３〜２５０−０はＡＮＤ回路、２５１はセレクタ、２５２はフリップフロップである。
【０１６９】
フリップフロップ２３５は、クロック信号ＣＬＫに同期して補正指示信号ＣＡＬを取り込むものである。インバータ２３６は、フリップフロップ２３５の出力信号を反転するものである。ＡＮＤ回路２３７は、補正指示信号ＣＡＬとインバータ２３６の出力信号とをＡＮＤ処理するものである。ＯＲ回路２３８は、ＡＮＤ回路２３７の出力信号とフリップフロップ２４０の出力信号とをＯＲ処理するものである。セレクタ２３９は、制御信号ＥＯ＿ｃａｌに制御され、制御信号ＥＯ＿ｃａｌ＝“１”のときは“０”を選択し、制御信号ＥＯ＿ｃａｌ＝“０”のときはＯＲ回路２３８の出力信号を選択するものである。
【０１７０】
フリップフロップ２４０は、クロック信号ＣＬＫに同期してセレクタ２３９の出力信号を取り込むものである。セレクタ２４１は、制御信号ＥＯ＿ｃａｌに制御され、制御信号ＥＯ＿ｃａｌ＝“１”のときはフリップフロップ２４０の出力信号を選択し、制御信号ＥＯ＿ｃａｌ＝“０”のときは“０”を選択するものである。ＯＲ回路２４２は、セレクタ２４１の出力信号と制御信号ＥＯ＿ｃｏｎｖとをＯＲ処理するものである。
【０１７１】
セレクタ２４３は、補正指示信号ＣＡＬに制御され、補正指示信号ＣＡＬ＝“１”のときは“０”を選択し、補正指示信号ＣＡＬ＝“０”のときはＯＲ回路２４２の出力信号を選択するものである。フリップフロップ２４４は、クロック信号ＣＬＫに同期して、セレクタ２４３の出力信号を取り込んで制御信号ｓｔａｒｔを出力するものである。インバータ２４５は、フリップフロップ２４４の出力信号を反転して制御信号ｘｓｔａｒｔを出力するものである。
【０１７２】
セレクタ２４６−３は、補正指示信号ＣＡＬに制御され、補正指示信号ＣＡＬ＝“０”のときはフリップフロップ２４４の出力信号を選択し、補正指示信号ＣＡＬ＝“１”のときは“０”を選択するものである。フリップフロップ２４７−３は、クロック信号ＣＬＫに同期してセレクタ２４６−３の出力信号を取り込むものである。インバータ２４８−３は、デジタル値Ｂｉｔ［３］を反転するものである。ＡＮＤ回路２４９−３は、フリップフロップ２４７−３の出力信号とインバータ２４８−３の出力信号とをＡＮＤ処理して制御信号Ｕ＿ＳＷｎ［３］を出力するものである。ＡＮＤ回路２５０−３は、フリップフロップ２４７−３の出力信号とデジタル値Ｂｉｔ［３］とをＡＮＤ処理して制御信号Ｕ＿ＳＷｐ［３］を出力するものである。
【０１７３】
セレクタ２４６−ｒは、補正指示信号ＣＡＬに制御され、補正指示信号ＣＡＬ＝“０”のときはフリップフロップ２４７−（ｒ＋１）の出力信号を選択し、補正指示信号ＣＡＬ＝“１”のときは“０”を選択するものである。フリップフロップ２４７−ｒは、クロック信号ＣＬＫに同期してセレクタ２４６−ｒの出力信号を取り込むものである。インバータ２４８−ｒは、デジタル値Ｂｉｔ［ｒ］を反転するものである。ＡＮＤ回路２４９−ｒは、フリップフロップ２４７−ｒの出力信号とインバータ２４８−ｒの出力信号とをＡＮＤ処理して制御信号Ｕ＿ＳＷｎ［ｒ］を出力するものである。ＡＮＤ回路２５０−ｒは、フリップフロップ２４７−ｒの出力信号とデジタル値Ｂｉｔ［ｒ］とをＡＮＤ処理して制御信号Ｕ＿ＳＷｐ［ｒ］を出力するものである。
【０１７４】
セレクタ２５１は、補正指示信号ＣＡＬに制御され、補正指示信号ＣＡＬ＝“０”のときはフリップフロップ２４７−０の出力信号を選択し、補正指示信号ＣＡＬ＝“１”のときは“０”を選択するものである。フリップフロップ２５２は、クロック信号ＣＬＫに同期してセレクタ２５１の出力信号を取り込み、制御信号ＥＯ＿ｃｏｎｖを出力するものである。
【０１７５】
なお、フリップフロップ２３５、２４０、２４４、２４７−３〜２４７−０、２５２の出力信号の初期値は“０”とされる。
【０１７６】
（本発明のＤＡコンバータの一実施形態の動作）
本発明のＤＡコンバータの一実施形態においては、充放電回路３の充放電部１４、３６−１、３６−２、５９−１〜５９−４、８２−１〜８２−８の電流源トランジスタをなすＰＭＯＳトランジスタ及びＮＭＯＳトランジスタのゲート電圧の補正動作が実行されてから、デジタル値Ｂｉｔ［３：０］のアナログ変換動作である通常動作に移行する。補正動作は、主として制御回路８内の補正対象指定回路１３９、ＰＭＯＳ補正制御回路１４０及びＮＭＯＳ補正制御回路１４１の制御により実行される。通常動作は、主として制御回路８内の通常動作制御回路１４２の制御により実行される。
【０１７７】
図２０は本発明のＤＡコンバータの一実施形態の動作を示すフローチャートである。本発明のＤＡコンバータの一実施形態においては、使用時に、補正指示信号ＣＡＬ＝“１”になると（ステップＳ２０−１でＹＥＳの場合）、まず、図６に示すＰＭＯＳトランジスタ８６等、ビット３対応充放電回路１１−３の充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタのゲート電圧の補正が実行される（ステップＳ２０−２）。即ち、この補正動作は、図１３において、補正指示信号ＣＡＬが１サイクルだけ“１”となり、補正対象指定信号ＯＰ［３］＝“１”になることで開始される。補正対象指定信号ＯＰ［３］は、図６に示すＰＭＯＳトランジスタ８６等、ビット３対応充放電回路１１−３の充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタのゲート電圧の補正が完了するまで“１”を保持する。
【０１７８】
次に、図６に示すＮＭＯＳトランジスタ８９等、ビット３対応充放電回路１１−３の充放電部８２−１〜８２−８の電流源をなすＮＭＯＳトランジスタのゲート電圧の補正が実行される（ステップＳ２０−３）。この補正動作は、図１３において、制御信号Ｐ［３］＝“１”になり、補正対象指定信号ＯＰ［３］が“０”に戻り、補正対象指定信号ＯＮ［３］＝“１”になることで開始される。補正対象指定信号ＯＮ［３］は、図６に示すＮＭＯＳトランジスタ８９等、ビット３対応充放電回路１１−３の充放電部８２−１〜８２−８の電流源をなすＮＭＯＳトランジスタのゲート電圧の補正が完了するまで“１”を保持する。
【０１７９】
次に、図５に示すＰＭＯＳトランジスタ６３等、ビット２対応充放電回路１１−２の充放電部５９−１〜５９−４の電流源をなすＰＭＯＳトランジスタのゲート電圧の補正が実行される（ステップＳ２０−４）。この補正動作は、図１３において、制御信号Ｎ［３］＝“１”になり、補正対象指定信号ＯＮ［３］が“０”に戻り、補正対象指定信号ＯＰ［２］＝“１”になることで開始される。補正対象指定信号ＯＰ［２］は、図５に示すＰＭＯＳトランジスタ６３等、ビット２対応充放電回路１１−２の充放電部５９−１〜５９−４の電流源をなすＰＭＯＳトランジスタのゲート電圧の補正が完了するまで“１”を保持する。
【０１８０】
次に、図５に示すＮＭＯＳトランジスタ６６等、ビット２対応充放電回路１１−２の充放電部５９−１〜５９−４の電流源をなすＮＭＯＳトランジスタのゲート電圧の補正が実行される（ステップＳ２０−５）。この補正動作は、図１３において、制御信号Ｐ［２］＝“１”になり、補正対象指定信号ＯＰ［２］が“０”に戻り、補正対象指定信号ＯＮ［２］＝“１”になることで開始される。補正対象指定信号ＯＮ［２］は、図５に示すＮＭＯＳトランジスタ６６等、ビット２対応充放電回路１１−２の充放電部５９−１〜５９−４の電流源をなすＮＭＯＳトランジスタのゲート電圧の補正が完了するまで“１”を保持する。
【０１８１】
次に、図４に示すＰＭＯＳトランジスタ４０等、ビット１対応充放電回路１１−１の充放電部３６−１、３６−２の電流源をなすＰＭＯＳトランジスタのゲート電圧の補正が実行される（ステップＳ２０−６）。この補正動作は、図１３及び図１４において、制御信号Ｎ［２］＝“１”になり、補正対象指定信号ＯＮ［２］が“０”に戻り、補正対象指定信号ＯＰ［１］＝“１”になることで開始される。補正対象指定信号ＯＰ［１］は、図４に示すＰＭＯＳトランジスタ４０等、ビット１対応充放電回路１１−１の充放電部３６−１、３６−２の電流源をなすＰＭＯＳトランジスタのゲート電圧の補正が完了するまで“１”を保持する。
【０１８２】
次に、図４に示すＮＭＯＳトランジスタ４３等、ビット１対応充放電回路１１−１の充放電部３６−１、３６−２の電流源をなすＮＭＯＳトランジスタのゲート電圧の補正が実行される（ステップＳ２０−７）。この補正動作は、図１４において、制御信号Ｐ［１］＝“１”になり、補正対象指定信号ＯＰ［１］が“０”に戻り、補正対象指定信号ＯＮ［１］＝“１”になることで開始される。補正対象指定信号ＯＮ［１］は、図４に示すＮＭＯＳトランジスタ４３等、ビット１対応充放電回路１１−１の充放電部３６−１、３６−２の電流源をなすＮＭＯＳトランジスタのゲート電圧の補正が完了するまで“１”を保持する。
【０１８３】
次に、図３に示すビット０対応充放電回路１１−０の充放電部１４の電流源をなすＰＭＯＳトランジスタ１８のゲート電圧の補正が実行される（ステップＳ２０−８）。この補正動作は、図１４において、制御信号Ｎ［１］＝“１”になり、補正対象指定信号ＯＮ［１］が“０”に戻り、補正対象指定信号ＯＰ［０］＝“１”になることで開始される。補正対象指定信号ＯＰ［０］は、図３に示すビット０対応充放電回路１１−０の充放電部１４の電流源をなすＰＭＯＳトランジスタのゲート電圧の補正が完了するまで“１”を保持する。
【０１８４】
次に、図３に示すビット０対応充放電回路１１−０の充放電部１４の電流源をなすＮＭＯＳトランジスタ２１のゲート電圧の補正が実行される（ステップＳ２０−９）。この補正動作は、図１４において、制御信号Ｐ［０］＝“１”になり、補正対象指定信号ＯＰ［０］が“０”に戻り、補正対象指定信号ＯＮ［０］＝“１”になることで開始される。補正対象指定信号ＯＮ［０］は、図３に示すビット０対応充放電回路１１−０の充放電部１４の電流源をなすＮＭＯＳトランジスタ２１のゲート電圧の補正が完了するまで“１”を保持する。
【０１８５】
次に、制御信号ＥＯ＿ｃalが“１”となる（ステップＳ２０−１０）。これは、図１２において、制御信号Ｎ［０］が“１”となり、ＡＮＤ回路１４３の２入力が共に“１”になることによる。このように、制御信号ＥＯ＿ｃａｌが“１”となると、図１９において、セレクタ２４１がフリップフロップ２４０の出力信号を選択することになるので、通常動作制御回路１４２による通常動作が実行される（ステップＳ２０−１１）。
【０１８６】
その後、制御回路８の補正対象指定回路１３９に入力される補正指示信号ＣＡＬがＨレベルになるのを待つ（ステップＳ２０−１２）、補正指示信号ＣＡＬ＝“１”になると（ステップＳ２０−１２でＹＥＳの場合）、ステップＳ２０−２に戻り、補正動作が再び実行される。
【０１８７】
（補正制御動作）
図２１及び図２２は本発明のＤＡコンバータの一実施形態で実行される制御回路８による補正制御動作（本発明のＤＡコンバータの制御方法の一実施形態）を示すフローチャートである。図２１はＰＭＯＳ補正制御回路１４０の動作（ステップＳ２０−２、Ｓ２０−４、Ｓ２０−６、Ｓ２０−８の実行制御の内容）を示し、図２２はＮＭＯＳ補正制御回路１４１の動作（ステップＳ２０−３、Ｓ２０−５、Ｓ２０−７、Ｓ２０−９の実行制御の内容）を示している。
【０１８８】
（ステップＳ２０−２の実行制御の内容）
本発明のＤＡコンバータの一実施形態においては、充放電回路３の充放電電流値の補正を開始する場合には、補正指示信号ＣＡＬがクロック・サイクルで１サイクル期間“１”とされる。補正指示信号ＣＡＬ＝“１”になると、図１３において、補正対象指定回路１３９は、補正対象指定信号ＯＰ［３］を“１”とする。この結果、ビット３対応充放電回路１１−３の充電電流値Ｉ3の補正動作（即ち、ＰＭＯＳトランジスタ８６等、ビット３対応充放電回路１１−３の充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタのゲート電圧の補正動作）が開始される。
【０１８９】
図１２において、ＰＭＯＳ補正制御回路１４０は、補正対象指定信号ＯＰ［３］〜ＯＰ［０］のいずれか１つが“１”になるのを待っており（ステップＳ２１−１）、補正対象指定信号ＯＰ［３］＝“１”になると（ステップＳ２１−１でＹＥＳの場合）、初期設定を行う（ステップＳ２１−２）。初期設定では、図１５において、フリップフロップ１７８の出力信号Ｐ＿ｆｉｒｓｔ＿ｒｅｇ＝“０”、フリップフロップ１６４−３〜１６４−０の出力信号ＯＰ＿ｒｅｇ［３：０］＝“１０００”、変数Ｘ＝分解能−１＝４−１＝３となる（ステップＳ２１−２）。ここでの変数Ｘ＝３は、ＡＮＤ回路１６７の出力信号＝“１”となることである。即ち、補正対象指定信号ＯＰ［３］＝“１”になると、ＯＲ回路１６２の出力信号＝“１”となる。この場合、インバータ１６６の出力信号＝“１”となっているから、ＡＮＤ回路１６７の出力信号Ｓ１６７＝“１”となる。なお、本明細書で、変数Ｘは、プログラム上のものではなく、本発明のＤＡコンバータの一実施形態内の信号の状態を示すものである。
【０１９０】
次に、制御信号ＣＡＬ＿ｏｎが“１”となる。（ステップＳ２１−３）。即ち、ＡＮＤ回路１６７の出力信号Ｓ１６７＝“１”になると、図１６において、ＯＲ回路１９０の出力信号＝“１”、フリップフロップ１９１が出力する制御信号Ｐ＿ＣＡＬ＿ｏｎ＝“１”となる。図１２では、補正対象指定信号ＯＮ［３：０］＝“００００”であり、制御信号Ｎ＿ＣＡＬ＿ｏｎ＝“０”であるから、ＯＲ回路１４７が出力する制御信号ＣＡＬ＿ｏｎ＝“１”となる。
【０１９１】
この場合、図１９では、制御信号ＥＯ＿ｃａｌ＝“０”であり、セレクタ２４１は接地電圧ＧＮＤを選択し、セレクタ２４３はＯＲ回路２４２の出力を選択するので、フリップフロップ２４４の出力信号＝“０”となる。即ち、制御信号ｓｔａｒｔ、ｘｓｔａｒｔは、初期状態のままであり、制御信号ｓｔａｒｔ＝“０”、ｘｓｔａｒｔ＝“１”とされている。この結果、リセット回路５では、ＮＭＯＳトランジスタ１２７及びＰＭＯＳトランジスタ１２８がオフ、ＮＭＯＳトランジスタ１２９がオンになり、アナログ電圧出力ネット４は接地電圧ＧＮＤとなる。その後、制御信号ＣＡＬ＿ｏｎ＝“０”となり、ＮＭＯＳトランジスタ１２９がオフに戻る。このようにして、アナログ電圧出力ネット４が接地電圧ＧＮＤにリセットされる。
【０１９２】
次に、制御信号ＳＷｐ［３］＝“１”になる（ステップＳ２１−４）。即ち、図１６において、制御信号Ｐ＿ＣＡＬ＿ｏｎ＝“１”になると、フリップフロップ１６８−３の出力信号＝“１”、ＯＲ回路１７１−３が出力する制御信号Ｐ＿ＳＷｐ［３］＝“１”となる。図１２では、補正対象指定信号ＯＮ［３：０］＝“００００”であり、制御信号Ｎ＿ＳＷｐ［３：０］＝“００００”である。また、制御信号ＥＯ＿ｃａｌ＝“０”で、制御信号Ｕ＿ＳＷｐ［３：０］＝“００００”である。この結果、ＯＲ回路１４５が出力する制御信号ＳＷｐ［３：０］＝“１０００”となる。
【０１９３】
この結果、図６において、セレクタ９５は、単位時間パルス／φをＰＭＯＳトランジスタ８５等、充放電部８２−１〜８２−８のスイッチ素子をなすＰＭＯＳトランジスタのゲートに供給し、ＰＭＯＳトランジスタ８５等、充放電部８２−１〜８２−８のスイッチ素子をなすＰＭＯＳトランジスタを単位時間τだけオンとする。したがって、ＰＭＯＳトランジスタ８６等、充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタによる充電電流により容量２の１回目の充電が実行される。
【０１９４】
次に、フリップフロップ１６４−３の出力信号ＯＰ＿ｒｅｇ［３］＝“１”であるか否かが判断される（ステップＳ２１−５）。フリップフロップ１６４−３の出力信号ＯＰ＿ｒｅｇ［３］＝“１”であるから（ステップＳ２１−５でＹＥＳの場合）、制御信号ＳＷｐ［３］は再度“１”となる（ステップＳ２１−６）。
【０１９５】
即ち、図１６において、制御信号ＯＰ＿ｒｅｇ［３］＝“１”で、分配器１６９−３は出力端子Ａを“１”とするので、フリップフロップ１７０−３の出力信号＝“１”となり、制御信号Ｐ＿ＳＷｐ［３］＝“１”となる。図１２では、補正対象指定信号ＯＮ［３：０］＝“００００”であり、制御信号Ｎ＿ＳＷｐ［３：０］＝“００００”である。また、制御信号ＥＯ＿ｃａｌ＝“０”で、制御信号Ｕ＿ＳＷｐ［３：０］＝“００００”である。この結果、ＯＲ回路１４５が出力する制御信号ＳＷｐ［３：０］＝“１０００”となる。
【０１９６】
この結果、図６において、セレクタ９５は、単位時間パルス／φをＰＭＯＳトランジスタ８５等、充放電部８２−１〜８２−８のスイッチ素子をなすＰＭＯＳトランジスタのゲートに供給し、ＰＭＯＳトランジスタ８５等、充放電部８２−１〜８２−８のスイッチ素子をなすＰＭＯＳトランジスタを単位時間τだけオンとする。したがって、ＰＭＯＳトランジスタ８６等、充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタによる充電電流により、容量２の２回目の充電が実行される。
【０１９７】
次に、図１５において、フリップフロップ１７８の出力信号Ｐ＿ｆｉｒｓｔ＿ｒｅｇ＝“０”となっている状態で（ステップＳ２１−７でＹＥＳの場合）、図１６では、フリップフロップ１７５の出力信号＝“１”で、図１５では、ＡＮＤ回路１９２−３〜１９２−０のが出力する制御信号ＥＮＰ［３：０］＝補正対象指定信号ＯＰ［３：０］＝“１０００”となる（ステップＳ２１−８）。また、ＯＲ回路１７６の出力信号＝“１”となり、セレクタ１７７は、ＯＲ回路１７６の出力信号＝“１”を入力し、フリップフロップ１７８の出力信号Ｐ＿ｆｉｒｓｔ＿ｒｅｇ＝“１”となる（ステップＳ２１−８）。また、制御信号ＥＮＰ［３］＝“１”となるので、ＰＭＯＳトランジスタ８６等、ビット３対応充放電回路１１−３の電流源をなすＰＭＯＳトランジスタのゲート電圧の補正が実行される。
【０１９８】
また、図１６では、フリップフロップ１８２の出力信号＝“１”となり、セレクタ１８３は比較回路６の出力信号Ｃ＿ＯＵＴを選択し、フリップフロップ１８４は、比較回路６の出力信号Ｃ＿ＯＵＴを取り込み、フリップフロップ１８４の出力信号Ｐ＿Ｒｅｓｕｌｔ＿ｒｅｇの値は、比較回路６の出力信号Ｃ＿ＯＵＴの値となる（ステップＳ２１−９）。
この場合、変数Ｘ＝分解能−１＝４−１＝３とされ（ステップＳ２１−９）、ステップＳ２１−３に戻る。即ち、制御信号Ｐ［３］＝“１”とならないので、ステップＳ２１−３に戻る。ここでの変数Ｘ＝３は、ＡＮＤ回路１６７の出力信号Ｓ１６７＝“１”となることである。
【０１９９】
これに対して、ステップＳ２１−７で、フリップフロップ１７８の出力信号Ｐ＿ｆｉｒｓｔ＿ｒｅｇ＝“１”となっている状態でも（ステップＳ２１−７でＮＯの場合）、同じく、フリップフロップ１７５の出力信号Ｓ１７５＝“１”で、ＡＮＤ回路１９２−３〜１９２−０のが出力する制御信号ＥＮＰ［３：０］＝補正対象指定信号ＯＰ［３：０］＝“１０００”となる（ステップＳ２１−１０）。この結果、ＰＭＯＳトランジスタ８６等、ビット３対応充放電回路１１−３の電流源をなすＰＭＯＳトランジスタのゲート電圧の補正が実行される。また、ＥＯＲ回路１８５により、フリップフロップ１８４の出力信号Ｐ＿Ｒｅｓｕｌｔ＿ｒｅｇの値と比較回路６の出力信号Ｃ＿ＯＵＴの値とが一致するか否かが判断される（ステップＳ２１−１１）。
【０２００】
フリップフロップ１８４の出力信号Ｐ＿Ｒｅｓｕｌｔ＿ｒｅｇの値と比較回路６の出力信号Ｃ＿ＯＵＴの値とが一致する場合（ステップＳ２１−１１でＹＥＳの場合）には、ＥＯＲ回路１８５の出力信号＝“０”となるから、ＡＮＤ回路１８６の出力信号Ｐ＿ＥＮＤ＿ｆｌａｇ＝“０”、ＡＮＤ回路１９３−３〜１９３−０の出力信号Ｐ［３：０］＝“００００”となる。そして、セレクタ１８３は比較回路６の出力信号Ｃ＿ＯＵＴを選択し、フリップフロップ１８４は、比較回路６の出力信号Ｃ＿ＯＵＴを取り込み、フリップフロップ１８４の出力信号Ｐ＿Ｒｅｓｕｌｔ＿ｒｅｇの値は、比較回路６の出力信号Ｃ＿ＯＵＴの値とされる（ステップＳ２１−９）。また、変数Ｘ＝分解能−１＝４−１＝３とされ（ステップＳ２１−９）、ステップＳ２１−３に戻る。即ち、制御信号Ｐ［３］＝“１”とならないので、ステップＳ２１−３に戻る。ここでの変数Ｘ＝３は、ＡＮＤ回路１６７の出力信号Ｓ１６７＝“１”となることである。
【０２０１】
これに対して、ステップＳ２１−１１で、フリップフロップ１８４の出力信号Ｐ＿Ｒｅｓｕｌｔ＿ｒｅｇの値と比較回路６の出力信号Ｃ＿ＯＵＴの値とが不一致の場合（ステップＳ２１−１１でＮＯの場合）には、ＥＯＲ回路１８５の出力信号＝“１”となるから、ＡＮＤ回路１８６の出力信号Ｐ＿ＥＮＤ＿ｆｌａｇ＝“１”、ＡＮＤ回路１９３−３〜１９３−０の出力信号Ｐ［３：０］＝“１０００”となる（ステップＳ２１−１２）。この結果、補正対象指定信号ＯＰ［３］＝“０”、ＯＮ［３］＝“１”となり、ビット３対応充放電回路１１−３の充電電流値Ｉ3の補正動作（即ち、ＰＭＯＳトランジスタ８６等、ビット３対応充放電回路１１−３の充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタのゲート電圧の補正動作）が終了する。
【０２０２】
以上のように、ステップＳ２０−２で、ビット３対応充放電回路１１−３の充電電流値Ｉ3の補正（即ち、ＰＭＯＳトランジスタ８６等、ビット３対応充放電回路１１−３の充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタのゲート電圧の補正）が実行される場合には、まず、ＰＭＯＳトランジスタ８６等、ビット３対応充放電回路１１−３の充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタによる容量２の充電が２回実行される。
【０２０３】
そして、例えば、アナログ電圧ＶＯＵＴ＞基準電圧Ｖrefの場合には、ＰＭＯＳトランジスタ８６等、ビット３対応充放電回路１１−３の充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタのゲート電圧を上げる補正が実行される。次に、ＰＭＯＳトランジスタ８６等、ビット３対応充放電回路１１−３の充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタによる容量２の充電が２回実行される。
【０２０４】
そして、判定の結果、アナログ電圧ＶＯＵＴ＞基準電圧Ｖrefの場合には、ＰＭＯＳトランジスタ８６等、ビット３対応充放電回路１１−３の充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタのゲート電圧を上げる補正が実行される。判定の結果、アナログ電圧ＶＯＵＴ＞基準電圧Ｖrefの間は、以上の動作が繰り返される。そして、アナログ電圧ＶＯＵＴ≦基準電圧Ｖrefとなった時点で、ＰＭＯＳトランジスタ８６等、ビット３対応充放電回路１１−３の充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタのゲート電圧の補正が完了したものとされる。
【０２０５】
また、例えば、１回目の判定で、アナログ電圧ＶＯＵＴ＜基準電圧Ｖrefの場合には、ＰＭＯＳトランジスタ８６等、ビット３対応充放電回路１１−３の充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタのゲート電圧を下げる補正が実行される。次に、ＰＭＯＳトランジスタ８６等、ビット３対応充放電回路１１−３の充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタによる容量２の充電が２回実行される。
【０２０６】
そして、アナログ電圧ＶＯＵＴ＜基準電圧Ｖrefの場合には、ＰＭＯＳトランジスタ８６等、ビット３対応充放電回路１１−３の充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタのゲート電圧を下げる補正が実行される。判定の結果、アナログ電圧ＶＯＵＴ＜基準電圧Ｖrefの間は、以上の動作が繰り返される。そして、アナログ電圧ＶＯＵＴ≧基準電圧Ｖrefとなった時点で、ＰＭＯＳトランジスタ８６等、ビット３対応充放電回路１１−３の充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタのゲート電圧の補正が完了したものとされる。
【０２０７】
（ステップＳ２０−３の実行制御の内容）
ビット３対応充放電回路１１−３の充電電流値Ｉ3の補正（即ち、ＰＭＯＳトランジスタ８６等、ビット３対応充放電回路１１−３の充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタのゲート電圧の補正）が完了し、制御信号Ｐ［３］＝“１”になると、図１３において、補正対象指定回路１３９は、補正対象指定信号ＯＰ［３］＝“０”、ＯＮ［３］＝“１”とする。この結果、ビット３対応充放電回路１１−３の放電電流値−Ｉ3の補正動作（即ち、ＰＭＯＳトランジスタ８９等、ビット３対応充放電回路１１−３の充放電部８２−１〜８２−８の電流源をなすＮＭＯＳトランジスタのゲート電圧の補正動作）が開始される。
【０２０８】
図１２において、ＮＭＯＳ補正制御回路１４１は、補正対象指定信号ＯＮ［３］〜ＯＮ［０］のいずれか１つが“１”になるのを待っており（ステップＳ２２−１）、補正対象指定信号ＯＮ［３］が“１”になると（ステップＳ２２−１でＹＥＳの場合）、初期設定を行う（ステップＳ２２−２）。初期設定では、図１７において、フリップフロップ２１７の出力信号Ｎ＿ｆｉｒｓｔ＿ｒｅｇ＝“０”、フリップフロップ２００−３〜２００−０の出力信号ＯＮ＿ｒｅｇ［３：０］＝“１０００”、変数Ｘ＝分解能−１＝４−１＝３となる（ステップＳ２２−２）。ここでの変数Ｘ＝３は、ＡＮＤ回路２０３の出力信号Ｓ１６７＝“１”となることである。即ち、補正対象指定信号ＯＮ［３］＝“１”になると、ＯＲ回路１９８の出力信号＝“１”となる。この場合、インバータ２０２の出力信号＝“１”となっているから、ＡＮＤ回路２０３の出力信号＝“１”となる。
【０２０９】
次に、制御信号ＣＡＬ＿ｏｎが“１”となる。（ステップＳ２２−３）。即ち、ＡＮＤ回路２０３の出力信号Ｓ２０３＝“１”となると、図１８において、ＯＲ回路２２９の出力信号＝“１”、フリップフロップ２３０の出力信号＝“１”となり、制御信号Ｎ＿ＣＡＬ＿ｏｎ＝“１”となる。図１２では、補正対象指定信号ＯＰ［３：０］＝“００００”であり、制御信号Ｐ＿ＣＡＬ＿ｏｎ＝“０”であるから、ＯＲ回路１４７が出力する制御信号ＣＡＬ＿ｏｎ＝“１”となる。
【０２１０】
この場合、図１９では、制御信号ＥＯ＿ｃａｌ＝“０”であり、セレクタ２４１は接地電圧ＧＮＤを選択し、セレクタ２４３はＯＲ回路２４２の出力を選択するので、フリップフロップ２４４の出力信号＝“０”となる。即ち、制御信号ｓｔａｒｔ、ｘｓｔａｒｔは、初期状態のままであり、制御信号ｓｔａｒｔ＝“０”、ｘｓｔａｒｔ＝“１”とされている。この結果、リセット回路５では、ＮＭＯＳトランジスタ１２７及びＰＭＯＳトランジスタ１２８がオフ、ＮＭＯＳトランジスタ１２９がオンになり、アナログ電圧出力ネット４は接地電圧ＧＮＤとなる。その後、制御信号ＣＡＬ＿ｏｎ＝“０”となり、ＮＭＯＳトランジスタ１２９がオフに戻る。このようにして、アナログ電圧出力ネット４が接地電圧ＧＮＤにリセットされる。
【０２１１】
次に、制御信号ＳＷｐ［３］＝“１”になる（ステップＳ２２−４）。即ち、図１８において、制御信号Ｎ＿ＣＡＬ＿ｏｎ＝“１”になると、フリップフロップ２０４−３の出力信号＝“１”、ＯＲ回路２０７−３の出力信号＝“１”、ＯＲ回路２０９−３が出力する制御信号Ｎ＿ＳＷｐ［３］＝“１”となる。図１２では、補正対象指定信号ＯＰ［３：０］＝“００００”であり、制御信号Ｐ＿ＳＷｐ［３：０］＝“００００”である。また、制御信号ＥＯ＿ｃａｌ＝“０”で、制御信号Ｕ＿ＳＷｐ［３：０］＝“００００”である。この結果、ＯＲ回路１４４の出力信号Ｅ＿ＳＷｐ［３：０］＝“１０００”となり、ＯＲ回路１４５が出力する制御信号ＳＷｐ［３：０］＝“１０００”となる。
【０２１２】
この結果、図６において、セレクタ９５は、単位時間パルス／φをＰＭＯＳトランジスタ８５等、充放電部８２−１〜８２−８のスイッチ素子をなすＰＭＯＳトランジスタのゲートに供給し、ＰＭＯＳトランジスタ８５等、充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタを単位時間τだけオンとする。したがって、ＰＭＯＳトランジスタ８６等、充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタによる充電電流により、容量２の１回目の充電が実行される。
【０２１３】
次に、フリップフロップ２００−３の出力信号ＯＮ＿ｒｅｇ［３］＝“１”であるか否かが判断される（ステップＳ２２−５）。フリップフロップ２００−３の出力信号ＯＮ＿ｒｅｇ［３］＝“１”であるから（ステップＳ２２−５でＹＥＳの場合）、制御信号ＳＷｐ［３］は再度“１”となる（ステップＳ２２−６）。
【０２１４】
即ち、図１８において、制御信号ＯＮ＿ｒｅｇ［３］＝“１”で、分配器２０５−３は出力端子Ａを“１”とするので、フリップフロップ２０６−３の出力信号＝“１”、ＯＲ回路２０７−３の出力信号＝“１”となり、ＯＲ回路２０９−３が出力する制御信号Ｎ＿ＳＷｐ［３］＝“１”となる。図１２では、補正対象指定信号ＯＰ［３：０］＝“００００”であり、制御信号Ｐ＿ＳＷｐ［３：０］＝“００００”である。また、制御信号ＥＯ＿ｃａｌ＝“０”で、制御信号Ｕ＿ＳＷｐ［３：０］＝“００００”である。この結果、ＯＲ回路１４４の出力信号Ｅ＿ＳＷｐ［３：０］＝“１０００”となり、ＯＲ回路１４５が出力する制御信号ＳＷｐ［３：０］＝“１０００”となる。
【０２１５】
この結果、図６において、セレクタ９５は、単位時間パルス／φをＰＭＯＳトランジスタ８５等、充放電部８２−１〜８２−８のスイッチ素子をなすＰＭＯＳトランジスタのゲートに供給し、ＰＭＯＳトランジスタ８５等、充放電部８２−１〜８２−８のスイッチ素子をなすＰＭＯＳトランジスタを単位時間τだけオンとする。したがって、ＰＭＯＳトランジスタ８６等、充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタによる充電電流により、容量２の２回目の充電が実行される。
【０２１６】
次に、制御信号ＳＷｐ［３］は再々度“１”となる（ステップＳ２２−７）。即ち、フリップフロップ２０８−３の出力信号＝“１”、ＯＲ回路２０９−３が出力する制御信号Ｎ＿ＳＷｐ［３］＝“１”となり、制御信号ＳＷｐ［３］は再々度“１”となる。この結果、図６において、セレクタ９５は、単位時間パルス／φをＰＭＯＳトランジスタ８５等、充放電部８２−１〜８２−８のスイッチ素子をなすＰＭＯＳトランジスタのゲートに供給し、ＰＭＯＳトランジスタ８５等、充放電部８２−１〜８２−８のスイッチ素子をなすＰＭＯＳトランジスタを単位時間τだけオンとする。したがって、ＰＭＯＳトランジスタ８６等、充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタによる充電電流により、容量２の３回目の充電が実行される。
【０２１７】
次に、制御信号ＳＷｎ［３］＝“１”となる（ステップＳ２２−８）。即ち、フリップフロップ２１０−３が出力する制御信号Ｎ＿ＳＷｎ［３］＝“１”となるが、図１２において、制御信号ＥＯ＿ｃａｌ＝“０”で、制御信号Ｕ＿ＳＷｎ［３］＝“０”であるから、ＯＲ回路１４６が出力する制御信号ＳＷｎ［３］＝“１”となる。この結果、図６において、セレクタ９９は、単位時間パルスφをＮＭＯＳトランジスタ８８等、充放電部８２−１〜８２−８のスイッチ素子をなすＮＭＯＳトランジスタのゲートに供給し、ＮＭＯＳトランジスタ８８等、充放電部８２−１〜８２−８のスイッチ素子をなすＮＭＯＳトランジスタを単位時間τだけオンとする。したがって、ＮＭＯＳトランジスタ８９等、充放電部８２−１〜８２−８の電流源をなすＮＭＯＳトランジスタによる放電電流により、容量２の放電が１回実行される。
【０２１８】
次に、図１７において、フリップフロップ２１７の出力信号Ｎ＿ｆｉｒｓｔ＿ｒｅｇ＝“０”となっている状態で（ステップＳ２２−９でＹＥＳの場合）、図１８では、フリップフロップ２１４の出力信号Ｓ２１４＝“１”で、図１７では、ＡＮＤ回路２３１−３〜２３１−０が出力する制御信号ＥＮＭ［３：０］＝補正対象指定信号ＯＮ［３：０］＝“１０００”となる（ステップＳ２２−１０）。また、ＯＲ回路２１５の出力信号＝“１”となり、セレクタ２１６は、ＯＲ回路２１５の出力信号＝“１”を入力し、フリップフロップ２１７の出力信号Ｎ＿ｆｉｒｓｔ＿ｒｅｇ＝“１”となる（ステップＳ２２−１０）。また、制御信号ＥＮＭ［３］＝“１”となるので、ＰＭＯＳトランジスタ８９等、ビット３対応充放電回路１１−３の電流源をなすＮＭＯＳトランジスタのゲート電圧の補正が実行される。
【０２１９】
また、図１８では、フリップフロップ２２１の出力信号＝“１”となり、セレクタ２２２は比較回路６の出力信号Ｃ＿ＯＵＴを選択し、フリップフロップ２２３は、比較回路６の出力信号Ｃ＿ＯＵＴを取り込み、フリップフロップ２２３の出力信号Ｎ＿Ｒｅｓｕｌｔ＿ｒｅｇの値は、比較回路６の出力信号Ｃ＿ＯＵＴの値となる（ステップＳ２２−１１）。この場合、変数Ｘ＝分解能−１＝４−１＝３とされ（ステップＳ２２−１１）、ステップＳ２２−３に戻る。即ち、制御信号Ｎ［３］＝“１”とならないので、ステップＳ２２−３に戻る。ここでの変数Ｘ＝３は、ＡＮＤ回路２０３の出力信号Ｓ２０３＝“１”となることである。
【０２２０】
これに対して、ステップＳ２２−９で、フリップフロップ２１７の出力信号Ｎ＿ｆｉｒｓｔ＿ｒｅｇ＝“１”となっている状態でも（ステップＳ２２−９でＮＯの場合）、同じく、フリップフロップ２１４の出力信号Ｓ２１４＝“１”で、ＡＮＤ回路２３１−３〜２３１−０が出力する制御信号ＥＮＭ［３：０］＝補正対象指定信号ＯＮ［３：０］＝“１０００”となる（ステップＳ２２−１２）。この結果、ＮＭＯＳトランジスタ８９等、ビット３対応充放電回路１１−３の電流源をなすＮＭＯＳトランジスタのゲート電圧の補正が実行される。また、ＥＯＲ回路２２４により、フリップフロップ２２３の出力信号Ｎ＿Ｒｅｓｕｌｔ＿ｒｅｇの値と比較回路６の出力信号Ｃ＿ＯＵＴの値とが一致するか否かが判断される（ステップＳ２２−１３）。
【０２２１】
フリップフロップ２２３の出力信号Ｎ＿Ｒｅｓｕｌｔ＿ｒｅｇの値と比較回路６の出力信号Ｃ＿ＯＵＴの値とが一致する場合（ステップＳ２２−１３でＹＥＳの場合）には、ＥＯＲ回路２２４の出力信号＝“０”となるから、ＡＮＤ回路２２５の出力信号Ｎ＿ＥＮＤ＿ｆｌａｇ＝“０”、ＡＮＤ回路２３２−３〜２３２−０の出力信号Ｎ［３：０］＝“００００”となる。
【０２２２】
そして、セレクタ２２２は比較回路６の出力信号Ｃ＿ＯＵＴを選択し、フリップフロップ２２３は比較回路６の出力信号Ｃ＿ＯＵＴを取り込み、フリップフロップ２２３の出力信号Ｎ＿Ｒｅｓｕｌｔ＿ｒｅｇの値は、比較回路６の出力信号Ｃ＿ＯＵＴの値とされる（ステップＳ２２−１１）。また、変数Ｘ＝分解能−１＝４−１＝３とされ（ステップＳ２２−１１）、ステップＳ２２−３に戻る。即ち、制御信号Ｎ［３］＝“１”とならないので、ステップＳ２２−３に戻る。ここでの変数Ｘ＝３は、ＡＮＤ回路２０３の出力信号Ｓ２０３＝“１”となることである。
【０２２３】
これに対して、ステップＳ２２−１３で、フリップフロップ２２３の出力信号Ｎ＿Ｒｅｓｕｌｔ＿ｒｅｇの値と比較回路６の出力信号Ｃ＿ＯＵＴの値とが不一致の場合（ステップＳ２２−１３でＮＯの場合）には、ＥＯＲ回路２２４の出力信号＝“１”となるから、ＡＮＤ回路２２５の出力信号Ｎ＿ＥＮＤ＿ｆｌａｇ＝“１”、ＡＮＤ回路２３２−３〜２３２−０の出力信号Ｎ［３：０］＝“１０００”となる（ステップＳ２２−１４）。この結果、補正対象指定信号ＯＮ［３］＝“０”、ＯＰ［２］＝“１”となり、ビット３対応充放電回路１１−３の放電電流値−Ｉ3の補正動作（即ち、ＮＭＯＳトランジスタ８９等、ビット３対応充放電回路１１−３の充放電部８２−１〜８２−８の電流源をなすＮＭＯＳトランジスタのゲート電圧の補正動作）が終了する。
【０２２４】
以上のように、ステップＳ２０−３で、ビット３対応充放電回路１１−３の放電電流値−Ｉ3の補正（即ち、ＮＭＯＳトランジスタ８９等、ビット３対応充放電回路１１−３の充放電部８２−１〜８２−８の電流源をなすＮＭＯＳトランジスタのゲート電圧の補正）が実行される場合には、まず、ＰＭＯＳトランジスタ８６等、ビット３対応充放電回路１１−３の充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタによる容量２の充電が３回実行される。次に、ＮＭＯＳトランジスタ８９等、ビット３対応充放電回路１１−３の充放電部８２−１〜８２−８の電流源をなすＮＭＯＳトランジスタによる容量２の放電が１回実行される。
【０２２５】
そして、例えば、アナログ電圧ＶＯＵＴ＞基準電圧Ｖrefの場合には、ＮＭＯＳトランジスタ８９等、ビット３対応充放電回路１１−３の充放電部８２−１〜８２−８の電流源をなすＮＭＯＳトランジスタのゲート電圧を上げる補正が実行される。次に、ＰＭＯＳトランジスタ８６等、ビット３対応充放電回路１１−３の充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタによる容量２の充電が３回実行される。次に、ＮＭＯＳトランジスタ８９等、ビット３対応充放電回路１１−３の充放電部８２−１〜８２−８の電流源をなすＮＭＯＳトランジスタによる容量２の放電が１回実行される。
【０２２６】
そして、判定の結果、アナログ電圧ＶＯＵＴ＞基準電圧Ｖrefの間は、以上の動作が繰り返される。そして、アナログ電圧ＶＯＵＴ≦基準電圧Ｖrefとなった時点で、ＮＭＯＳトランジスタ８９等、ビット３対応充放電回路１１−３の充放電部８２−１〜８２−８の電流源をなすＮＭＯＳトランジスタのゲート電圧の補正が完了したものとされる。
【０２２７】
また、例えば、１回目の判定で、アナログ電圧ＶＯＵＴ＜基準電圧Ｖrefの場合には、ＮＭＯＳトランジスタ８９等、ビット３対応充放電回路１１−３の充放電部８２−１〜８２−８の電流源をなすＮＭＯＳトランジスタのゲート電圧を下げる補正が実行される。次に、ＰＭＯＳトランジスタ８６等、ビット３対応充放電回路１１−３の充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタによる容量２の充電が３回実行される。次に、ＮＭＯＳトランジスタ８９等、ビット３対応充放電回路１１−３の充放電部８２−１〜８２−８の電流源をなすＮＭＯＳトランジスタによる容量２の放電が１回実行される。
【０２２８】
そして、判定の結果、アナログ電圧ＶＯＵＴ＜基準電圧Ｖrefの間は、以上の動作が繰り返される。そして、アナログ電圧ＶＯＵＴ≧基準電圧Ｖrefとなった時点で、ＮＭＯＳトランジスタ８９等、ビット３対応充放電回路１１−３の充放電部８２−１〜８２−８の電流源をなすＮＭＯＳトランジスタのゲート電圧の補正が完了したものとされる。
【０２２９】
（ステップＳ２０−４の実行制御の内容）
ビット３対応充放電回路１１−３の放電電流値−Ｉ3の補正（即ち、ＮＭＯＳトランジスタ８９等、ビット３対応充放電回路１１−３の充放電部８２−１〜８２−８の電流源をなすＮＭＯＳトランジスタのゲート電圧の補正）が完了し、制御信号Ｎ［３］＝“１”になると、図１３において、補正対象指定回路１３９は、補正対象指定信号ＯＮ［３］＝“０”、ＯＰ［２］＝“１”とする。この結果、ビット２対応充放電回路１１−２の充電電流値Ｉ2の補正動作（即ち、ＰＭＯＳトランジスタ６３等、ビット２対応充放電回路１１−２の充放電部５９−１〜５９−４の電流源をなすＰＭＯＳトランジスタのゲート電圧の補正動作）が開始される。
【０２３０】
図１２において、ＰＭＯＳ補正制御回路１４０は、補正対象指定信号ＯＰ［３］〜ＯＰ［０］のいずれか１つが“１”になるのを待っており（ステップＳ２１−１）、補正対象指定信号ＯＰ［２］が“１”になると（ステップＳ２１−１でＹＥＳの場合）、初期設定を行う（ステップＳ２１−２）。初期設定では、図１５において、フリップフロップ１７８の出力信号Ｐ＿ｆｉｒｓｔ＿ｒｅｇ＝“０”、フリップフロップ１６４−３〜１６４−０の出力信号ＯＰ＿ｒｅｇ［３：０］＝“０１００”、変数Ｘ＝分解能−１＝４−１＝３となる（ステップＳ２１−２）。ここでの変数Ｘ＝３は、ＡＮＤ回路１６７の出力信号Ｓ１６７が“１”となることである。即ち、補正対象指定信号ＯＰ［２］＝“１”になると、ＯＲ回路１６２の出力信号＝“１”となる。この場合、インバータ１６６の出力信号＝“１”となっているから、ＡＮＤ回路１６７の出力信号Ｓ１６７＝“１”となる。
【０２３１】
次に、制御信号ＣＡＬ＿ｏｎが“１”となる。（ステップＳ２１−３）。即ち、ＡＮＤ回路１６７の出力信号Ｓ１６７＝“１”になると、図１６において、ＯＲ回路１９０の出力信号＝“１”、フリップフロップ１９１が出力する制御信号Ｐ＿ＣＡＬ＿ｏｎ＝“１”となる。図１２では、補正対象指定信号ＯＮ［３：０］＝“００００”であり、制御信号Ｎ＿ＣＡＬ＿ｏｎ＝“０”であるから、ＯＲ回路１４７が出力する制御信号ＣＡＬ＿ｏｎ＝“１”となる。
【０２３２】
この場合、図１９において、制御信号ＥＯ＿ｃａｌ＝“０”であり、セレクタ２４１は接地電圧ＧＮＤを選択し、セレクタ２４３はＯＲ回路２４２の出力を選択するので、フリップフロップ２４４の出力信号＝“０”となる。即ち、制御信号ｓｔａｒｔ、ｘｓｔａｒｔは、初期状態のままであり、制御信号ｓｔａｒｔ＝“０”、ｘｓｔａｒｔ＝“１”とされている。この結果、リセット回路５では、ＮＭＯＳトランジスタ１２７及びＰＭＯＳトランジスタ１２８がオフ、ＮＭＯＳトランジスタ１２９がオンになり、アナログ電圧出力ネット４は接地電圧ＧＮＤとされる。その後、制御信号ＣＡＬ＿ｏｎ＝“０”となり、ＮＭＯＳトランジスタ１２９がオフに戻る。このようにして、アナログ電圧出力ネット４が接地電圧ＧＮＤにリセットされる。
【０２３３】
次に、制御信号ＳＷｐ［３］＝“１”になる（ステップＳ２１−４）。即ち、図１６において、制御信号Ｐ＿ＣＡＬ＿ｏｎ＝“１”になると、フリップフロップ１６８−３の出力信号＝“１”、ＯＲ回路１７１−３が出力する制御信号Ｐ＿ＳＷｐ［３］＝“１”となる。図１２では、補正対象指定信号ＯＮ［３：０］＝“００００”であり、制御信号Ｎ＿ＳＷｐ［３：０］＝“００００”である。また、制御信号ＥＯ＿ｃａｌ＝“０”で、制御信号Ｕ＿ＳＷｐ［３：０］＝“００００”である。この結果、ＯＲ回路１４４の出力信号Ｅ＿ＳＷｐ［３：０］＝“１０００”となり、ＯＲ回路１４５が出力する制御信号ＳＷｐ［３：０］＝“１０００”となる。
【０２３４】
この結果、図６において、セレクタ９５は，単位時間パルス／φをＰＭＯＳトランジスタ８５等、充放電部８２−１〜８２−８のスイッチ素子をなすＰＭＯＳトランジスタのゲートに供給し、ＰＭＯＳトランジスタ８５等、充放電部８２−１〜８２−８のスイッチ素子をなすＰＭＯＳトランジスタを単位時間τだけオンとする。したがって、ＰＭＯＳトランジスタ８６等、充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタによる充電電流により、容量２の１回目の充電が実行される。
【０２３５】
次に、フリップフロップ１６４−３の出力信号ＯＰ＿ｒｅｇ［３］＝“１”であるか否かが判断される（ステップＳ２１−５）。フリップフロップ１６４−３の出力信号ＯＰ＿ｒｅｇ［３］＝“０”であるから（ステップＳ２１−５でＮＯの場合）、変数Ｘ＝Ｘ−１＝３−１＝２とされ（ステップＳ２１−１３）、制御信号ＳＷｐ［２］＝“１”になる（ステップＳ２１−４）。
【０２３６】
即ち、フリップフロップ１６８−３の出力信号＝“１”になると、制御信号ＯＰ＿ｒｅｇ［３］＝“０”であるから、分配器１６９−３の出力端子Ｂの電位＝“１”、フリップフロップ１６８−２の出力信号＝“１”、ＯＲ回路１７１−２が出力する制御信号Ｐ＿ＳＷｐ［２］＝“１”となる。図１２では、制御信号Ｎ＿ＳＷｐ［３：０］、Ｕ＿ＳＷｐ［３：０］＝“００００”であるから、ＯＲ回路１４４の出力信号Ｅ＿ＳＷｐ［３：０］＝“０１００”となり、ＯＲ回路１４５が出力する制御信号ＳＷｐ［３：０］＝“０１００”となる。
【０２３７】
この結果、図５において、セレクタ７２は、単位時間パルス／φをＰＭＯＳトランジスタ６２等、充放電部５９−１〜５９−４のスイッチ素子をなすＰＭＯＳトランジスタのゲートに供給し、ＰＭＯＳトランジスタ６２等、充放電部５９−１〜５９−４のスイッチ素子をなすＰＭＯＳトランジスタを単位時間τだけオンとする。したがって、ＰＭＯＳトランジスタ６３等、充放電部５９−１〜５９−４の電流源をなすＰＭＯＳトランジスタによる充電電流により、容量２の２回目の充電が実行される。
【０２３８】
次に、フリップフロップ１６４−２の出力信号ＯＰ＿ｒｅｇ［２］＝“１”であるか否かが判断される（ステップＳ２１−５）。フリップフロップ１６４−２の出力信号ＯＰ＿ｒｅｇ［２］＝“１”であるから（ステップＳ２１−５でＹＥＳの場合）、制御信号ＳＷｐ［２］は再度“１”となる（ステップＳ２１−６）。即ち、セレクタ１６９−２の出力端子Ａの電位＝“１”、フリップフロップ１７０−２の出力信号＝“１”となり、制御信号ＳＷｐ［２］は再度“１”となる。
【０２３９】
この結果、図５において、セレクタ７２は、単位時間パルス／φをＰＭＯＳトランジスタ６２等、充放電部５９−１〜５９−４のスイッチ素子をなすＰＭＯＳトランジスタのゲートに供給し、ＰＭＯＳトランジスタ６２等、充放電部５９−１〜５９−４のスイッチ素子をなすＰＭＯＳトランジスタを単位時間τだけオンとする。したがって、ＰＭＯＳトランジスタ６３等、充放電部５９−１〜５９−４の電流源をなすＰＭＯＳトランジスタによる充電電流により、容量２の３回目の充電が実行される。
【０２４０】
次に、図１５において、フリップフロップ１７８の出力信号Ｐ＿ｆｉｒｓｔ＿ｒｅｇ＝“０”となっている状態で（ステップＳ２１−７でＹＥＳの場合）、図１６では、フリップフロップ１７５の出力信号＝“１”で、図１５では、ＡＮＤ回路１９２−３〜１９２−０の出力信号ＥＮＰ［３：０］＝補正対象指定信号ＯＰ［３：０］＝“０１００”となる（ステップＳ２１−８）。また、ＯＲ回路１７６の出力信号＝“１”となり、セレクタ１７７は、ＯＲ回路１７６の出力信号＝“１”を入力し、フリップフロップ１７８の出力信号Ｐ＿ｆｉｒｓｔ＿ｒｅｇ＝“１”となる（ステップＳ２１−８）。また、ＥＮＰ［２］＝“１”となるので、ＰＭＯＳトランジスタ６３等、ビット２対応充放電回路１１−２の電流源をなすＰＭＯＳトランジスタのゲート電圧の補正が実行される。
【０２４１】
また、図１６では、フリップフロップ１８２の出力信号＝“１”となり、セレクタ１８３は比較回路６の出力信号Ｃ＿ＯＵＴを選択し、フリップフロップ１８４は、比較回路６の出力信号Ｃ＿ＯＵＴを取り込み、フリップフロップ１８４の出力信号Ｐ＿Ｒｅｓｕｌｔ＿ｒｅｇの値は、比較回路６の出力信号Ｃ＿ＯＵＴの値となる（ステップＳ２１−９）。この場合、変数Ｘ＝分解能−１＝４−１＝３とされ（ステップＳ２１−９）、ステップＳ２１−３に戻る。即ち、制御信号Ｐ［２］＝“１”とならないので、ステップＳ２１−３に戻る。ここでの変数Ｘ＝３は、ＡＮＤ回路１６７の出力信号Ｓ１６７＝“１”となることである。
【０２４２】
これに対して、ステップＳ２１−７で、フリップフロップ１７８の出力信号Ｐ＿ｆｉｒｓｔ＿ｒｅｇ＝“１”となっている状態でも（ステップＳ２１−７でＮＯの場合）、同じく、フリップフロップ１７５の出力信号Ｓ１７５＝“１”で、ＡＮＤ回路１９２−３〜１９２−０の出力信号ＥＮＰ［３：０］＝補正対象指定信号ＯＰ［３：０］＝“０１００”となる（ステップＳ２１−１０）。この結果、ＰＭＯＳトランジスタ６３等、ビット２対応充放電回路１１−２の電流源をなすＰＭＯＳトランジスタのゲート電圧の補正が実行される。また、ＥＯＲ回路１８５により、フリップフロップ１８４の出力信号Ｐ＿Ｒｅｓｕｌｔ＿ｒｅｇの値と比較回路６の出力信号Ｃ＿ＯＵＴの値とが一致するか否かが判断される（ステップＳ２１−１１）。
【０２４３】
フリップフロップ１８４の出力信号Ｐ＿Ｒｅｓｕｌｔ＿ｒｅｇの値と比較回路６の出力信号Ｃ＿ＯＵＴの値とが一致する場合（ステップＳ２１−１１でＹＥＳの場合）には、ＥＯＲ回路１８５の出力信号＝“０”となるから、ＡＮＤ回路１８６の出力信号Ｐ＿ＥＮＤ＿ｆｌａｇ＝“０”、ＡＮＤ回路１９３−３〜１９３−０の出力信号Ｐ［３：０］＝“００００”となる。そして、セレクタ１８３は比較回路６の出力信号Ｃ＿ＯＵＴを選択し、フリップフロップ１８４は比較回路６の出力信号Ｃ＿ＯＵＴを取り込み、フリップフロップ１８４の出力信号Ｐ＿Ｒｅｓｕｌｔ＿ｒｅｇの値は、比較回路６の出力信号Ｃ＿ＯＵＴの値とされる（ステップＳ２１−９）。また、変数Ｘ＝分解能−１＝４−１＝３とされ（ステップＳ２１−９）、ステップＳ２１−３に戻る。即ち、制御信号Ｐ［３］＝“１”とならないので、ステップＳ２１−３に戻る。ここでの変数Ｘ＝３は、ＡＮＤ回路１６７の出力信号Ｓ１６７＝“１”となることである。
【０２４４】
これに対して、ステップＳ２１−１１で、フリップフロップ１８４の出力信号Ｐ＿Ｒｅｓｕｌｔ＿ｒｅｇの値と比較回路６の出力信号Ｃ＿ＯＵＴの値とが不一致の場合（ステップＳ２１−１１でＮＯの場合）には、ＥＯＲ回路１８５の出力信号＝“１”となるから、ＡＮＤ回路１８６の出力信号Ｐ＿ＥＮＤ＿ｆｌａｇ＝“１”、ＡＮＤ回路１９３−３〜１９３−０が出力する制御信号Ｐ［３：０］＝“０１００”となる（ステップＳ２１−１２）。この結果、補正対象指定信号ＯＰ［２］＝“０”、ＯＮ［２］＝“１”となり、ビット２対応充放電回路１１−２の充電電流値Ｉ2の補正動作（即ち、ＰＭＯＳトランジスタ６３等、ビット２対応充放電回路１１−２の充放電部５９−１〜５９−４の電流源をなすＰＭＯＳトランジスタのゲート電圧の補正動作）が終了する。
【０２４５】
以上のように、ステップＳ２０−４で、ビット２対応充放電回路１１−２による充電電流値Ｉ2の補正（即ち、ＰＭＯＳトランジスタ６３等、ビット２対応充放電回路１１−２の充放電部５９−１〜５９−４の電流源をなすＰＭＯＳトランジスタのゲート電圧の補正）が実行される場合には、まず、ＰＭＯＳトランジスタ８６等、ビット３対応充放電回路１１−３の充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタによる容量２の充電が１回実行される。次に、ＰＭＯＳトランジスタ６３等、ビット２対応充放電回路１１−２の充放電部５９−１〜５９−４の電流源をなすＰＭＯＳトランジスタによる容量２の充電が２回実行される。
【０２４６】
そして、判定の結果、例えば、アナログ電圧ＶＯＵＴ＞基準電圧Ｖrefの場合には、ＰＭＯＳトランジスタ６３等、ビット２対応充放電回路１１−２の充放電部５９−１〜５９−４の電流源をなすＰＭＯＳトランジスタのゲート電圧を上げる補正を実行する。次に、ＰＭＯＳトランジスタ８６等、ビット３対応充放電回路１１−３の充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタによる容量２の充電が１回実行される。次に、ＰＭＯＳトランジスタ６３等、ビット２対応充放電回路１１−２の充放電部５９−１〜５９−４の電流源をなすＰＭＯＳトランジスタによる容量２の充電が２回実行される。
【０２４７】
そして、判定の結果、アナログ電圧ＶＯＵＴ＞基準電圧Ｖrefの場合には、ＰＭＯＳトランジスタ６３等、ビット２対応充放電回路１１−２の充放電部５９−１〜５９−４の電流源をなすＰＭＯＳトランジスタのゲート電圧を上げる補正が実行される。判定の結果、アナログ電圧ＶＯＵＴ＞基準電圧Ｖrefの間は、以上の動作が繰り返される。そして、アナログ電圧ＶＯＵＴ≦基準電圧Ｖrefとなった時点で、ＰＭＯＳトランジスタ６３等、ビット２対応充放電回路１１−２の充放電部５９−１〜５９−４の電流源をなすＰＭＯＳトランジスタのゲート電圧の補正が完了したものとされる。
【０２４８】
また、例えば、１回目の判定で、アナログ電圧ＶＯＵＴ＜基準電圧Ｖrefの場合には、ＰＭＯＳトランジスタ６３等、ビット２対応充放電回路１１−２の充放電部５９−１〜５９−４の電流源をなすＰＭＯＳトランジスタのゲート電圧を下げる補正を実行する。次に、ＰＭＯＳトランジスタ８６等、ビット３対応充放電回路１１−３の充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタによる容量２の充電が１回実行される。次に、ＰＭＯＳトランジスタ６３等、ビット２対応充放電回路１１−２の充放電部５９−１〜５９−４の電流源をなすＰＭＯＳトランジスタによる容量２の充電が２回実行される。
【０２４９】
そして、判定の結果、アナログ電圧ＶＯＵＴ＜基準電圧Ｖrefの場合には、ＰＭＯＳトランジスタ６３等、ビット２対応充放電回路１１−２の充放電部５９−１〜５９−４の電流源をなすＰＭＯＳトランジスタのゲート電圧を下げる補正が実行される。判定の結果、アナログ電圧ＶＯＵＴ＜基準電圧Ｖrefの間は、以上の動作が繰り返される。そして、アナログ電圧ＶＯＵＴ≧基準電圧Ｖrefとなった時点で、ＰＭＯＳトランジスタ６３等、ビット２対応充放電回路１１−２の充放電部５９−１〜５９−４の電流源をなすＰＭＯＳトランジスタのゲート電圧の補正が完了したものとされる。
【０２５０】
（ステップＳ２０−５の実行制御の内容）
ビット２対応充放電回路１１−２の充電電流値Ｉ2の補正（即ち、ＰＭＯＳトランジスタ６３等、ビット２対応充放電回路１１−２の充放電部５９−１〜５９−４の電流源をなすＰＭＯＳトランジスタのゲート電圧の補正）が完了し、制御信号Ｐ［２］＝“１”になると、図１３において、補正対象指定回路１３９は、補正対象指定信号ＯＰ［２］＝“０”、ＯＮ［２］＝“１”とする。この結果、ビット２対応充放電回路１１−２による放電電流値−Ｉ2の補正動作（即ち、ＮＭＯＳトランジスタ６６等、ビット２対応充放電回路１１−２の充放電部５９−１〜５９−４の電流源をなすＮＭＯＳトランジスタのゲート電圧の補正動作）が開始される。
【０２５１】
図１２において、ＮＭＯＳ補正制御回路１４１は、補正対象指定信号ＯＮ［３］〜ＯＮ［０］のいずれか１つが“１”になるのを待っており（ステップＳ２２−１）、補正対象指定信号ＯＮ［２］が“１”になると（ステップＳ２２−１でＹＥＳの場合）、初期設定を行う（ステップＳ２２−２）。初期設定では、図１７において、フリップフロップ２１７の出力信号Ｎ＿ｆｉｒｓｔ＿ｒｅｇ＝“０”、フリップフロップ２００−３〜２００−０の出力信号ＯＮ＿ｒｅｇ［３：０］＝“０１００”、変数Ｘ＝分解能−１＝４−１＝３となる（ステップＳ２２−２）。ここでの変数Ｘ＝３は、ＡＮＤ回路２０３の出力信号Ｓ２０３＝“１”となることである。即ち、補正対象指定信号ＯＮ［３］＝“１”になると、ＯＲ回路１９８の出力信号＝“１”となる。この場合、インバータ２０２の出力信号＝“１”となっているから、ＡＮＤ回路２０３の出力信号Ｓ２０３＝“１”となる。
【０２５２】
次に、制御信号ＣＡＬ＿ｏｎが“１”となる。（ステップＳ２２−３）。即ち、ＡＮＤ回路２０３の出力信号Ｓ２０３＝“１”となると、図１８において、ＯＲ回路２２９の出力信号＝“１”、フリップフロップ２３０が出力する制御信号Ｎ＿ＣＡＬ＿ｏｎ＝“１”となる。図１２では、補正対象指定信号ＯＰ［３：０］＝“００００”であり、制御信号Ｐ＿ＣＡＬ＿ｏｎ＝“０”であるから、ＯＲ回路１４７が出力する制御信号ＣＡＬ＿ｏｎ＝“１”となる。
【０２５３】
この場合、図１９では、制御信号ＥＯ＿ｃａｌ＝“０”であり、セレクタ２４１は接地電圧ＧＮＤを選択し、セレクタ２４３はＯＲ回路２４２の出力を選択するので、フリップフロップ２４４の出力信号＝“０”となる。即ち、制御信号ｓｔａｒｔ、ｘｓｔａｒｔは、初期状態のままであり、制御信号ｓｔａｒｔ＝“０”、ｘｓｔａｒｔ＝“１”とされている。この結果、リセット回路５では、ＮＭＯＳトランジスタ１２７及びＰＭＯＳトランジスタ１２８がオフ、ＮＭＯＳトランジスタ１２９がオンになり、アナログ電圧出力ネット４は接地電圧ＧＮＤとされる。その後、制御信号ＣＡＬ＿ｏｎ＝“０”となり、ＮＭＯＳトランジスタ１２９がオフに戻る。このようにして、アナログ電圧出力ネット４が接地電圧ＧＮＤにリセットされる。
【０２５４】
次に、制御信号ＳＷｐ［３］＝“１”になる（ステップＳ２２−４）。即ち、図１８において、制御信号Ｎ＿ＣＡＬ＿ｏｎ＝“１”になると、フリップフロップ２０４−３の出力信号＝“１”、ＯＲ回路２０７−３の出力信号＝“１”、ＯＲ回路２０９−３が出力する制御信号Ｎ＿ＳＷｐ［３］＝“１”となる。図１２では、補正対象指定信号ＯＰ［３：０］＝“００００”であり、制御信号Ｐ＿ＳＷｐ［３：０］＝“００００”である。また、制御信号ＥＯ＿ｃａｌ＝“０”で、制御信号Ｕ＿ＳＷｐ［３：０］＝“００００”である。この結果、ＯＲ回路１４４の出力信号Ｅ＿ＳＷｐ［３：０］＝“１０００”となり、ＯＲ回路１４５が出力する制御信号ＳＷｐ［３：０］＝“１０００”となる。
【０２５５】
この結果、図６において、セレクタ９５は、単位時間パルス／φをＰＭＯＳトランジスタ８５等、充放電部８２−１〜８２−８のスイッチ素子をなすＰＭＯＳトランジスタのゲートに供給し、ＰＭＯＳトランジスタ８５等、充放電部８２−１〜８２−８のスイッチ素子をなすＰＭＯＳトランジスタを単位時間τだけオンとする。したがって、ＰＭＯＳトランジスタ８６等、充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタによる充電電流により、容量２の１回目の充電が実行される。
【０２５６】
次に、フリップフロップ２００−３の出力信号ＯＮ＿ｒｅｇ［３］＝“１”であるか否かが判断される（ステップＳ２２−５）。フリップフロップ１６４−３の出力信号ＯＮ＿ｒｅｇ［３］＝“０”であるから（ステップＳ２２−５でＮＯの場合）、変数Ｘ＝Ｘ−１＝３−１＝２となる（ステップＳ２２−１５）。
【０２５７】
この結果、制御信号ＳＷｐ［２］＝“１”になる（ステップＳ２２−４）。即ち、制御信号ＯＮ＿ｒｅｇ［３］＝“０”で、分配器２０５−３は出力端子Ｂを“１”とするので、フリップフロップ２０６−２の出力信号＝“１”、ＯＲ回路２０７−２の出力信号＝“１”となり、ＯＲ回路２０９−２が出力する制御信号Ｎ＿ＳＷｐ［２］＝“１”となる。図１２では、補正対象指定信号ＯＰ［３：０］＝“００００”であり、制御信号Ｐ＿ＳＷｐ［３：０］＝“００００”である。また、制御信号ＥＯ＿ｃａｌ＝“０”で、制御信号Ｕ＿ＳＷｐ［３：０］＝“００００”である。この結果、ＯＲ回路１４５が出力する制御信号ＳＷｐ［３：０］＝“０１００”となる。
【０２５８】
この結果、図５において、セレクタ７２は、単位時間パルス／φをＰＭＯＳトランジスタ６２等、充放電部５９−１〜５９−４のスイッチ素子をなすＰＭＯＳトランジスタのゲートに供給し、ＰＭＯＳトランジスタ６２等、充放電部５９−１〜５９−４のスイッチ素子をなすＰＭＯＳトランジスタを単位時間τだけオンとする。したがって、ＰＭＯＳトランジスタ６３等、充放電部５９−１〜５９−４の電流源をなすＰＭＯＳトランジスタによる充電電流により、容量２の２回目の充電が実行される。
【０２５９】
次に、フリップフロップ２００−２の出力信号ＯＮ＿ｒｅｇ［２］＝“１”であるか否かが判断される（ステップＳ２２−５）。フリップフロップ２００−２の出力信号ＯＮ＿ｒｅｇ［２］＝“１”であるから（ステップＳ２２−５でＹＥＳの場合）、制御信号ＳＷｐ［２］は再度“１”となる（ステップＳ２２−６）。
【０２６０】
即ち、図１８において、制御信号ＯＮ＿ｒｅｇ［２］＝“１”で、分配器２０５−２は出力端子Ａを“１”とするので、フリップフロップ２０６−２の出力信号＝“１”、ＯＲ回路２０７−２の出力信号＝“１”となり、ＯＲ回路２０９−２が出力する制御信号Ｎ＿ＳＷｐ［２］＝“１”となる。図１２では、補正対象指定信号ＯＰ［３：０］＝“００００”であり、制御信号Ｐ＿ＳＷｐ［３：０］＝“００００”である。また、制御信号ＥＯ＿ｃａｌ＝“０”で、制御信号Ｕ＿ＳＷｐ［３：０］＝“００００”である。この結果、ＯＲ回路１４４の出力信号Ｅ＿ＳＷｐ［３：０］＝“０１００”ＯＲ回路となり、ＯＲ回路１４５が出力する制御信号ＳＷｐ［３：０］＝“０１００”となる。
【０２６１】
この結果、図５において、セレクタ７２は、単位時間パルス／φをＰＭＯＳトランジスタ６２等、充放電部５９−１〜５９−４のスイッチ素子をなすＰＭＯＳトランジスタのゲートに供給し、ＰＭＯＳトランジスタ６２等、充放電部５９−１〜５９−４のスイッチ素子をなすＰＭＯＳトランジスタを単位時間τだけオンとする。したがって、ＰＭＯＳトランジスタ６３等、充放電部５９−１〜５９−４の電流源をなすＰＭＯＳトランジスタによる充電電流により、容量２の３回目の充電が実行される。
【０２６２】
次に、制御信号ＳＷｐ［２］は再々度“１”となる（ステップＳ２２−７）。即ち、フリップフロップ２０８−２の出力信号＝“１”、ＯＲ回路２０９−２が出力する制御信号Ｎ＿ＳＷｐ［２］＝“１”となり、制御信号ＳＷｐ［２］は再々度“１”となる。この結果、図５において、セレクタ７２は、単位時間パルス／φをＰＭＯＳトランジスタ６２等、充放電部５９−１〜５９−４のスイッチ素子をなすＰＭＯＳトランジスタのゲートに供給し、ＰＭＯＳトランジスタ６２等、充放電部５９−１〜５９−４のスイッチ素子をなすＰＭＯＳトランジスタを単位時間τだけオンとする。したがって、ＰＭＯＳトランジスタ６３等、充放電部５９−１〜５９−４の電流源をなすＰＭＯＳトランジスタによる充電電流により、容量２の４回目の充電が実行される。
【０２６３】
次に、制御信号ＳＷｎ［２］が“１”となる（ステップＳ２２−８）。即ち、２１０−２が出力する制御信号Ｎ＿ＳＷｎ［２］＝“１”となり、制御信号ＳＷｎ［２］＝“１”となる。この結果、図４において、セレクタ７６は、単位時間パルスφをＮＭＯＳトランジスタ６５等、充放電部５９−１〜５９−４のスイッチ素子をなすＮＭＯＳトランジスタのゲートに供給し、ＮＭＯＳトランジスタ６５等、充放電部５９−１〜５９−４のスイッチ素子をなすＮＭＯＳトランジスタを単位時間τだけオンとする。したがって、ＮＭＯＳトランジスタ６６等、充放電部５９−１〜５９−４の電流源をなすＮＭＯＳトランジスタによる放電電流により、容量２の放電が実行される。
【０２６４】
次に、図１７において、フリップフロップ２１７の出力信号Ｎ＿ｆｉｒｓｔ＿ｒｅｇ＝“０”となっている状態で（ステップＳ２２−９でＹＥＳの場合）、図１８では、フリップフロップ２１４の出力信号＝“１”で、図１７では、ＡＮＤ回路２３１−３〜２３１−０が出力する制御信号ＥＮＭ［３：０］＝補正対象指定信号ＯＮ［３：０］＝“０１００”となる（ステップＳ２２−１０）。また、ＯＲ回路２１５の出力信号＝“１”となり、セレクタ２１６は、ＯＲ回路２１５の出力信号＝“１”を入力し、フリップフロップ２１７の出力信号Ｎ＿ｆｉｒｓｔ＿ｒｅｇ＝“１”となる（ステップＳ２２−１０）。また、制御信号ＥＮＭ［２］＝“１”となるので、ＮＭＯＳトランジスタ６６等、ビット２対応充放電回路１１−２の電流源をなすＮＭＯＳトランジスタのゲート電圧の補正が実行される。
【０２６５】
また、図１８では、フリップフロップ２２１の出力信号＝“１”となり、セレクタ２２２は比較回路６の出力信号Ｃ＿ＯＵＴを選択し、フリップフロップ２２３は、比較回路６の出力信号Ｃ＿ＯＵＴを取り込み、フリップフロップ２２３の出力信号Ｎ＿Ｒｅｓｕｌｔ＿ｒｅｇの値は、比較回路６の出力信号Ｃ＿ＯＵＴの値となる（ステップＳ２２−１１）。この場合、変数Ｘ＝分解能−１＝４−１＝３とされ（ステップＳ２２−１１）、ステップＳ２２−３に戻る。即ち、制御信号Ｎ［２］＝“１”とならないので、ステップＳ２２−３に戻る。ここでの変数Ｘ＝３は、ＡＮＤ回路２０３の出力信号Ｓ２０３＝“１”となることである。
【０２６６】
これに対して、ステップＳ２２−９で、フリップフロップ２１７の出力信号Ｎ＿ｆｉｒｓｔ＿ｒｅｇ＝“１”となっている状態でも（ステップＳ２２−９でＮＯの場合）、同じく、フリップフロップ２１４の出力信号＝“１”で、ＡＮＤ回路２３１−３〜２３１−０が出力する制御信号ＥＮＭ［３：０］＝補正対象指定信号ＯＮ［３：０］＝“０１００”となる（ステップＳ２２−１２）。この結果、ＮＭＯＳトランジスタ６６等、ビット２対応充放電回路１１−２の電流源をなすＮＭＯＳトランジスタのゲート電圧の補正が実行される。また、ＥＯＲ回路２２４により、フリップフロップ２２３の出力信号Ｎ＿Ｒｅｓｕｌｔ＿ｒｅｇの値と比較回路６の出力信号Ｃ＿ＯＵＴの値とが一致するか否かが判断される（ステップＳ２２−１３）。
【０２６７】
フリップフロップ２２３の出力信号Ｎ＿Ｒｅｓｕｌｔ＿ｒｅｇの値と比較回路６の出力信号Ｃ＿ＯＵＴの値とが一致する場合（ステップＳ２２−１３でＹＥＳの場合）には、ＥＯＲ回路２２４の出力信号＝“０”となるから、ＡＮＤ回路２２５の出力信号Ｎ＿ＥＮＤ＿ｆｌａｇ＝“０”、ＡＮＤ回路２３２−３〜２３２−０が出力する制御信号Ｎ［３：０］＝“００００”となる。
【０２６８】
そして、セレクタ２２２は比較回路６の出力信号Ｃ＿ＯＵＴを選択し、フリップフロップ２２３は比較回路６の出力信号Ｃ＿ＯＵＴを取り込み、フリップフロップ２２３の出力信号Ｎ＿Ｒｅｓｕｌｔ＿ｒｅｇの値は、比較回路６の出力信号Ｃ＿ＯＵＴの値とされる（ステップＳ２２−１１）。また、変数Ｘ＝分解能−１＝４−１＝３とされ（ステップＳ２２−１１）、ステップＳ２２−３に戻る。即ち、制御信号Ｎ［２］＝“１”とならないので、ステップＳ２２−３に戻る。ここでの変数Ｘ＝３は、ＡＮＤ回路２０３の出力信号Ｓ２０３＝“１”となることである。
【０２６９】
これに対して、ステップＳ２２−１３で、フリップフロップ２２３の出力信号Ｎ＿Ｒｅｓｕｌｔ＿ｒｅｇの値と比較回路６の出力信号Ｃ＿ＯＵＴの値とが不一致の場合（ステップＳ２２−１３でＮＯの場合）には、ＥＯＲ回路２２４の出力信号＝“１”となるから、ＡＮＤ回路２２５の出力信号Ｎ＿ＥＮＤ＿ｆｌａｇ＝“１”、ＡＮＤ回路２３２−３〜２３２−０が出力する制御信号Ｎ［３：０］＝“０１００”となる（ステップＳ２２−１４）。この結果、ビット２対応充放電回路１１−２の放電電流値−Ｉ2の補正動作（即ち、ＮＭＯＳトランジスタ６６等、ビット２対応充放電回路１１−２の充放電部５９−１〜５９−４の電流源をなすＮＭＯＳトランジスタのゲート電圧の補正動作）が終了する。
【０２７０】
以上のように、ステップＳ２０−５で、ビット２対応充放電回路１１−２の放電電流値−Ｉ2の補正（即ち、ＮＭＯＳトランジスタ６６等、ビット２対応充放電回路１１−２の充放電部５９−１〜５９−４の電流源をなすＮＭＯＳトランジスタのゲート電圧の補正）が実行される場合には、まず、ＰＭＯＳトランジスタ８６等、ビット３対応充放電回路１１−３の充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタによる容量２の充電が１回実行される。次に、ＰＭＯＳトランジスタ６３等、ビット２対応充放電回路１１−２の充放電部５９−１〜５９−４の電流源をなすＰＭＯＳトランジスタによる容量２の充電が３回実行される。次に、ＮＭＯＳトランジスタ６６等、ビット２対応充放電回路１１−２の充放電部５９−１〜５９−４の電流源をなすＮＭＯＳトランジスタによる容量２の放電が１回実行される。
【０２７１】
そして、判定の結果、例えば、アナログ電圧ＶＯＵＴ＞基準電圧Ｖrefの場合には、ＮＭＯＳトランジスタ６６等、ビット２対応充放電回路１１−２の充放電部５９−１〜５９−４の電流源をなすＮＭＯＳトランジスタのゲート電圧を上げる補正が実行される。次に、ＰＭＯＳトランジスタ８６等、ビット３対応充放電回路１１−３の充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタによる容量２の充電が１回実行される。次に、ＰＭＯＳトランジスタ６３等、ビット２対応充放電回路１１−２の充放電部５９−１〜５９−４の電流源をなすＰＭＯＳトランジスタによる容量２の充電が３回実行される。次に、ＮＭＯＳトランジスタ６６等、ビット２対応充放電回路１１−２の充放電部５９−１〜５９−４の電流源をなすＮＭＯＳトランジスタによる容量２の放電が１回実行される。
【０２７２】
判定の結果、アナログ電圧ＶＯＵＴ＞基準電圧Ｖrefの間は、以上の動作が繰り返される。そして、アナログ電圧ＶＯＵＴ≦基準電圧Ｖrefとなった時点で、ＮＭＯＳトランジスタ６６等、ビット２対応充放電回路１１−２の充放電部５９−１〜５９−４の電流源をなすＮＭＯＳトランジスタのゲート電圧の補正が完了したものとされる。
【０２７３】
また、例えば、１回目の判定で、アナログ電圧ＶＯＵＴ＜基準電圧Ｖrefの場合には、ＮＭＯＳトランジスタ６６等、ビット２対応充放電回路１１−２の充放電部５９−１〜５９−４の電流源をなすＮＭＯＳトランジスタのゲート電圧を下げる補正が実行される。次に、ＰＭＯＳトランジスタ８６等、ビット３対応充放電回路１１−３の充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタによる容量２の充電が１回実行される。次に、ＰＭＯＳトランジスタ６３等、ビット２対応充放電回路１１−２の充放電部５９−１〜５９−４の電流源をなすＰＭＯＳトランジスタによる容量２の充電が３回実行される。次に、ＮＭＯＳトランジスタ６６等、ビット２対応充放電回路１１−２の充放電部５９−１〜５９−４の電流源をなすＮＭＯＳトランジスタによる容量２の放電が１回実行される。
【０２７４】
判定の結果、アナログ電圧ＶＯＵＴ＜基準電圧Ｖrefの間は、以上の動作が繰り返される。そして、アナログ電圧ＶＯＵＴ≧基準電圧Ｖrefとなった時点で、ＮＭＯＳトランジスタ６６等、ビット２対応充放電回路１１−２の充放電部５９−１〜５９−４の電流源をなすＮＭＯＳトランジスタのゲート電圧の補正が完了したものとされる。
【０２７５】
（ステップＳ２０−６の実行制御の内容）
ビット２対応充放電回路１１−２の充電電流値−Ｉ2の補正（即ち、ＮＭＯＳトランジスタ６９等、ビット２対応充放電回路１１−２の充放電部５９−１〜５９−４の電流源をなすＮＭＯＳトランジスタのゲート電圧の補正）が完了し、制御信号Ｎ［２］＝“１”になると、図１３において、補正対象指定回路１３９は、補正対象指定信号ＯＮ［２］＝“０”、ＯＰ［１］＝“１”とする。この結果、ビット１対応充放電回路１１−１の充電電流値Ｉ1の補正動作（即ち、ＰＭＯＳトランジスタ４０等、ビット１対応充放電回路１１−１の充放電部３６−１、３６−２の電流源をなすＰＭＯＳトランジスタのゲート電圧の補正動作）が開始される。
【０２７６】
図１２において、ＰＭＯＳ補正制御回路１４０は、補正対象指定信号ＯＰ［３］〜ＯＰ［０］のいずれか１つが“１”になるのを待っており（ステップＳ２１−１）、補正対象指定信号ＯＰ［１］が“１”になると（ステップＳ２１−１でＹＥＳの場合）、初期設定を行う（ステップＳ２１−２）。初期設定では、図１５において、フリップフロップ１７８の出力信号Ｐ＿ｆｉｒｓｔ＿ｒｅｇ＝“０”、フリップフロップ１６４−３〜１６４−０の出力信号ＯＰ＿ｒｅｇ［３：０］＝“００１０”、変数Ｘ＝分解能−１＝４−１＝３となる（ステップＳ２１−２）。ここでの変数Ｘ＝３は、ＡＮＤ回路１６７の出力信号Ｓ１６７＝“１”となることである。即ち、補正対象指定信号ＯＰ［１］＝“１”になると、ＯＲ回路１６２の出力信号＝“１”となる。この場合、インバータ１６６の出力信号＝“１”となっているから、ＡＮＤ回路１６７の出力信号Ｓ１６７＝“１”となる。
【０２７７】
次に、制御信号ＣＡＬ＿ｏｎが“１”となる。（ステップＳ２１−３）。即ち、ＡＮＤ回路１６７の出力信号Ｓ１６７＝“１”となると、図１６において、ＯＲ回路１９０の出力信号＝“１”、フリップフロップ１９１の出力信号＝“１”となり、制御信号Ｐ＿ＣＡＬ＿ｏｎ＝“１”となる。図１２では、補正対象指定信号ＯＮ［３：０］＝“００００”であり、制御信号Ｎ＿ＣＡＬ＿ｏｎ＝“０”であるから、ＯＲ回路１４７が出力する制御信号ＣＡＬ＿ｏｎ＝“１”となる。
【０２７８】
この場合、図１９において、制御信号ＥＯ＿ｃａｌ＝“０”であり、セレクタ２４１は接地電圧ＧＮＤを選択し、セレクタ２４３はＯＲ回路２４２の出力を選択するので、フリップフロップ２４４の出力信号＝“０”となる。即ち、制御信号ｓｔａｒｔ、ｘｓｔａｒｔは、初期状態のままであり、制御信号ｓｔａｒｔ＝“０”、ｘｓｔａｒｔ＝“１”とされている。この結果、リセット回路５では、ＮＭＯＳトランジスタ１２７及びＰＭＯＳトランジスタ１２８がオフ、ＮＭＯＳトランジスタ１２９がオンになり、アナログ電圧出力ネット４は接地電圧ＧＮＤとされる。その後、制御信号ＣＡＬ＿ｏｎ＝“０”となり、ＮＭＯＳトランジスタ１２９がオフに戻る。このようにして、アナログ電圧出力ネット４が接地電圧ＧＮＤにリセットされる。
【０２７９】
次に、制御信号ＳＷｐ［３］＝“１”になる（ステップＳ２１−４）。即ち、図１６において、制御信号Ｐ＿ＣＡＬ＿ｏｎ＝“１”になると、フリップフロップ１６８−３の出力信号＝“１”、ＯＲ回路１７１−３が出力する制御信号Ｐ＿ＳＷｐ［３］＝“１”となる。図１２では、補正対象指定信号ＯＮ［３：０］＝“００００”であり、制御信号Ｎ＿ＳＷｐ［３：０］＝“００００”である。また、制御信号ＥＯ＿ｃａｌ＝“０”で、制御信号Ｕ＿ＳＷｐ［３：０］＝“００００”である。この結果、ＯＲ回路１４５が出力する制御信号ＳＷｐ［３：０］＝“１０００”となる。
【０２８０】
この結果、図６において、セレクタ９５は，単位時間パルス／φをＰＭＯＳトランジスタ８５等、充放電部８２−１〜８２−８のスイッチ素子をなすＰＭＯＳトランジスタのゲートに供給し、ＰＭＯＳトランジスタ８５等、充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタを単位時間τだけオンとする。したがって、ＰＭＯＳトランジスタ８６等、充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタによる充電電流により、容量２の１回目の充電が実行される。
【０２８１】
次に、フリップフロップ１６４−３の出力信号ＯＰ＿ｒｅｇ［３］＝“１”であるか否かが判断される（ステップＳ２１−５）。フリップフロップ１６４−３の出力信号ＯＰ＿ｒｅｇ［３］＝“０”であるから（ステップＳ２１−５でＮＯの場合）、変数Ｘ＝Ｘ−１＝３−１＝２となる（ステップＳ２１−１３）。
【０２８２】
この結果、制御信号ＳＷｐ［２］＝“１”となる（ステップＳ２１−４）。即ち、フリップフロップ１６８−３の出力信号＝“１”になると、制御信号ＯＰ＿ｒｅｇ［３］＝“０”であるから、分配器１６９−３は出力端子Ｂを“１”とし、フリップフロップ１６８−２の出力信号＝“１”、ＯＲ回路１７１−２が出力する制御信号Ｐ＿ＳＷｐ［２］＝“１”となる。図１２において、制御信号Ｎ＿ＳＷｐ［３：０］＝“００００”、Ｕ＿ＳＷｐ［３：０］＝“００００”であるから、ＯＲ回路１４４の出力信号Ｅ＿ＳＷｐ［３：０］＝“０１００”ＯＲ回路となり、ＯＲ回路１４５が出力する制御信号ＳＷｐ［３：０］＝“０１００”となる。
【０２８３】
この結果、図５において、セレクタ７２は、単位時間パルス／φをＰＭＯＳトランジスタ６２等、充放電部５９−１〜５９−４のスイッチ素子をなすＰＭＯＳトランジスタのゲートに供給し、ＰＭＯＳトランジスタ６３等、充放電部５９−１〜５９−４のスイッチ素子をなすＰＭＯＳトランジスタを単位時間τだけオンとする。したがって、ＰＭＯＳトランジスタ６３等、充放電部５９−１〜５９−４の電流源をなすＰＭＯＳトランジスタによる充電電流により、容量２の２回目の充電が実行される。
【０２８４】
次に、フリップフロップ１６４−２の出力信号ＯＰ＿ｒｅｇ［２］＝“１”であるか否かが判断される（ステップＳ２１−５）。フリップフロップ１６４−２の出力信号ＯＰ＿ｒｅｇ［２］＝“０”であるから（ステップＳ２１−５でＮＯの場合）、変数Ｘ＝Ｘ−１＝２−１＝１となる（ステップＳ２１−１３）。
【０２８５】
この結果、制御信号ＳＷｐ［１］＝ “１”となる（ステップＳ２１−４）。即ち、フリップフロップ１６８−２の出力信号＝“１”になると、制御信号ＯＰ＿ｒｅｇ［２］＝“０”であるから、セレクタ１６９−２は出力端子Ｂを“１”とする。この結果、フリップフロップ１６８−１の出力信号＝“１”、ＯＲ回路１７１−１が出力する制御信号Ｐ＿ＳＷｐ［１］＝“１”となる。ここで、図１２において、制御信号Ｎ＿ＳＷｐ［３：０］＝“００００”、Ｕ＿ＳＷｐ［３：０］＝“００００”であるから、ＯＲ回路１４４の出力信号Ｅ＿ＳＷｐ［３：０］＝“００１０”ＯＲ回路となり、ＯＲ回路１４５が出力する制御信号ＳＷｐ［３：０］＝“００１０”となる。
【０２８６】
この結果、図４において、セレクタ４９は、単位時間パルス／φをＰＭＯＳトランジスタ３９等、充放電部３６−１、３６−２のスイッチ素子をなすＰＭＯＳトランジスタのゲートに供給し、ＰＭＯＳトランジスタ３９等、充放電部３６−１、３６−２のスイッチ素子をなすＰＭＯＳトランジスタを単位時間τだけオンとする。したがって、ＰＭＯＳトランジスタ４０等、充放電部３６−１、３６−４の電流源をなすＰＭＯＳトランジスタによる充電電流により、容量２の３回目の充電が実行される。
【０２８７】
次に、フリップフロップ１６４−１の出力信号ＯＰ＿ｒｅｇ［１］＝“１”であるか否かが判断される（ステップＳ２１−５）。フリップフロップ１６４−１の出力信号ＯＰ＿ｒｅｇ［１］＝“１”であるから（ステップＳ２１−５でＹＥＳの場合）、制御信号ＳＷｐ［１］は再度“１”となる（ステップＳ２１−６）。即ち、フリップフロップ１６８−１の出力信号＝“１”になると、制御信号ＯＰ＿ｒｅｇ［１］＝“１”であるから、セレクタ１６９−１は出力端子Ａを“１”とする。この結果、フリップフロップ１７０−１の出力信号＝“１”、ＯＲ回路１７１−１が出力する制御信号Ｐ＿ＳＷｐ［１］＝“１”となる。ここで、図１２において、制御信号Ｎ＿ＳＷｐ［３：０］＝“００００”、Ｕ＿ＳＷｐ［３：０］＝“００００”であるから、ＯＲ回路１４４の出力信号Ｅ＿ＳＷｐ［３：０］＝“００１０”ＯＲ回路となり、ＯＲ回路１４５が出力する制御信号ＳＷｐ［３：０］＝“００１０”となる。
【０２８８】
この結果、図４において、セレクタ４９は、単位時間パルス／φをＰＭＯＳトランジスタ３９等、充放電部３６−１、３６−４のスイッチ素子をなすＰＭＯＳトランジスタのゲートに供給し、ＰＭＯＳトランジスタ３９等、充放電部３６−１、３６−２のスイッチ素子をなすＰＭＯＳトランジスタを単位時間τだけオンとする。したがって、ＰＭＯＳトランジスタ４０等、充放電部３６−１、３６−２の電流源をなすＰＭＯＳトランジスタによる充電電流により、容量２の４回目の充電が実行される。
【０２８９】
次に、図１５において、フリップフロップ１７８の出力信号Ｐ＿ｆｉｒｓｔ＿ｒｅｇ＝“０”となっている状態で（ステップＳ２１−７でＹＥＳの場合）、図１６では、フリップフロップ１７５の出力信号＝“１”で、図１５では、ＡＮＤ回路１９２−３〜１９２−０が出力する制御信号ＥＮＰ［３：０］＝補正対象指定信号ＯＰ［３：０］＝“００１０”となる（ステップＳ２１−８）。また、ＯＲ回路１７６の出力信号＝“１”となり、セレクタ１７７は、ＯＲ回路１７６の出力信号＝“１”を入力し、フリップフロップ１７８の出力信号Ｐ＿ｆｉｒｓｔ＿ｒｅｇ＝“１”となる（ステップＳ２１−８）。また、ＥＮＰ［１］＝“１”となるので、ＰＭＯＳトランジスタ４０等、ビット１対応充放電回路１１−１の電流源をなすＰＭＯＳトランジスタのゲート電圧の補正が実行される。
【０２９０】
また、図１６では、フリップフロップ１８２の出力信号＝“１”となり、セレクタ１８３は比較回路６の出力信号Ｃ＿ＯＵＴを選択し、フリップフロップ１８４は、比較回路６の出力信号Ｃ＿ＯＵＴを取り込み、フリップフロップ１８４の出力信号Ｐ＿Ｒｅｓｕｌｔ＿ｒｅｇの値は、比較回路６の出力信号Ｃ＿ＯＵＴの値となる（ステップＳ２１−９）。この場合、変数Ｘ＝分解能−１＝４−１＝３とされ（ステップＳ２１−９）、ステップＳ２１−３に戻る。即ち、制御信号Ｐ［１］＝“１”とならないので、ステップＳ２１−３に戻る。ここでの変数Ｘ＝３は、ＡＮＤ回路１６７の出力信号Ｓ１６７＝“１”となることである。
【０２９１】
これに対して、ステップＳ２１−７で、フリップフロップ１７８の出力信号Ｐ＿ｆｉｒｓｔ＿ｒｅｇ＝“１”となっている状態でも（ステップＳ２１−７でＮＯの場合）、同じく、フリップフロップ１７５の出力信号Ｓ１７５＝“１”で、ＡＮＤ回路１９２−３〜１９２−０が出力する制御信号ＥＮＰ［３：０］＝補正対象指定信号ＯＰ［３：０］＝“００１０”となる（ステップＳ２１−１０）。この結果、ＰＭＯＳトランジスタ４０等、ビット１対応充放電回路１１−１の電流源をなすＰＭＯＳトランジスタのゲート電圧の補正が実行される。また、ＥＯＲ回路１８５により、フリップフロップ１８４の出力信号Ｐ＿Ｒｅｓｕｌｔ＿ｒｅｇの値と比較回路６の出力信号Ｃ＿ＯＵＴの値とが一致するか否かが判断される（ステップＳ２１−１１）。
【０２９２】
フリップフロップ１８４の出力信号Ｐ＿Ｒｅｓｕｌｔ＿ｒｅｇの値と比較回路６の出力信号Ｃ＿ＯＵＴの値とが一致する場合（ステップＳ２１−１１でＹＥＳの場合）には、ＥＯＲ回路１８５の出力信号＝“０”となるから、ＡＮＤ回路１８６の出力信号Ｐ＿ＥＮＤ＿ｆｌａｇ＝“０”、ＡＮＤ回路１９３−３〜１９３−０が出力する制御信号Ｐ［３：０］＝“００００”となる。そして、セレクタ１８３は比較回路６の出力信号Ｃ＿ＯＵＴを選択し、フリップフロップ１８４は比較回路６の出力信号Ｃ＿ＯＵＴを取り込み、フリップフロップ１８４の出力信号Ｐ＿Ｒｅｓｕｌｔ＿ｒｅｇの値は、比較回路６の出力信号Ｃ＿ＯＵＴの値とされる（ステップＳ２１−９）。また、変数Ｘ＝分解能−１＝４−１＝３とされ（ステップＳ２１−９）、ステップＳ２１−３に戻る。即ち、制御信号Ｐ［１］＝“１”とならないので、ステップＳ２１−３に戻る。
【０２９３】
これに対して、ステップＳ２１−１１で、フリップフロップ１８４の出力信号Ｐ＿Ｒｅｓｕｌｔ＿ｒｅｇの値と比較回路６の出力信号Ｃ＿ＯＵＴの値とが不一致の場合（ステップＳ２１−１１でＮＯの場合）には、ＥＯＲ回路１８５の出力信号＝“１”となるから、ＡＮＤ回路１８６の出力信号Ｐ＿ＥＮＤ＿ｆｌａｇ＝“１”、ＡＮＤ回路１９３−３〜１９３−０が出力する制御信号Ｐ［３：０］＝“００１０”となる（ステップＳ２１−１２）。この結果、ビット１対応充放電回路１１−１の充電電流値Ｉ1の補正動作（即ち、ＰＭＯＳトランジスタ４０等、ビット１対応充放電回路１１−１の充放電部３６−１、３６−２の電流源をなすＰＭＯＳトランジスタのゲート電圧の補正動作）が終了する。
【０２９４】
以上のように、ステップＳ２０−６で、ビット１対応充放電回路１１−１の充電電流値Ｉ1の補正（即ち、ＰＭＯＳトランジスタ４０等、ビット１対応充放電回路１１−１の充放電部３６−１、３６−２の電流源をなすＰＭＯＳトランジスタのゲート電圧の補正）が実行される場合には、まず、ＰＭＯＳトランジスタ４０等、ビット３対応充放電回路１１−３の充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタによる容量２の充電が１回実行される。次に、ＰＭＯＳトランジスタ６３等、ビット２対応充放電回路１１−２の充放電部５９−１〜５９−４の電流源をなすＰＭＯＳトランジスタによる容量２の充電が１回実行される。次に、ＰＭＯＳトランジスタ４０等、ビット１対応充放電回路１１−１の充放電部３６−１、３６−２の電流源をなすＰＭＯＳトランジスタによる容量２の充電が１回実行される。
【０２９５】
そして、判定の結果、例えば、アナログ電圧ＶＯＵＴ＞基準電圧Ｖrefの場合には、ＰＭＯＳトランジスタ４０等、ビット１対応充放電回路１１−１の充放電部３６−１、３６−２の電流源をなすＰＭＯＳトランジスタのゲート電圧を上げる補正を実行する。次に、ＰＭＯＳトランジスタ８６等、ビット３対応充放電回路１１−３の充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタによる容量２の充電が１回実行される。次に、ＰＭＯＳトランジスタ６３等、ビット２対応充放電回路１１−２の充放電部５９−１〜５９−４の電流源をなすＰＭＯＳトランジスタによる容量２の充電が１回実行される。次に、ＰＭＯＳトランジスタ４０等、ビット１対応充放電回路１１−１の充放電部３６−１、３６−２の電流源をなすＰＭＯＳトランジスタによる容量２の充電が２回実行される。
【０２９６】
そして、判定の結果、アナログ電圧ＶＯＵＴ＞基準電圧Ｖrefの場合には、ＰＭＯＳトランジスタ４０等、ビット１対応充放電回路１１−１の充放電部３６−１、３６−２の電流源をなすＰＭＯＳトランジスタのゲート電圧を上げる補正が実行される。判定の結果、アナログ電圧ＶＯＵＴ＞基準電圧Ｖrefの間は、以上の動作が繰り返される。そして、アナログ電圧ＶＯＵＴ≦基準電圧Ｖrefとなった時点で、ＰＭＯＳトランジスタ４０等、ビット１対応充放電回路１１−１の充放電部３６−１、３６−２の電流源をなすＰＭＯＳトランジスタのゲート電圧の補正が完了したものとされる。
【０２９７】
また、例えば、１回目の判定で、アナログ電圧ＶＯＵＴ＜基準電圧Ｖrefの場合には、ＰＭＯＳトランジスタ４０等、ビット１対応充放電回路１１−１の充放電部３６−１、３６−２の電流源をなすＰＭＯＳトランジスタのゲート電圧を下げる補正を実行する。次に、ＰＭＯＳトランジスタ８６等、ビット３対応充放電回路１１−３の充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタによる容量２の充電が１回実行される。次に、ＰＭＯＳトランジスタ６３等、ビット２対応充放電回路１１−２の充放電部５９−１〜５９−４の電流源をなすＰＭＯＳトランジスタによる容量２の充電が１回実行される。次に、ＰＭＯＳトランジスタ４０等、ビット１対応充放電回路１１−１の充放電部３６−１、３６−２の電流源をなすＰＭＯＳトランジスタによる容量２の充電が２回実行される。
【０２９８】
そして、判定の結果、アナログ電圧ＶＯＵＴ＜基準電圧Ｖrefの場合には、ＰＭＯＳトランジスタ４０等、ビット１対応充放電回路１１−１の充放電部３６−１、３６−２の電流源をなすＰＭＯＳトランジスタのゲート電圧を下げる補正が実行される。判定の結果、アナログ電圧ＶＯＵＴ＜基準電圧Ｖrefの間は、以上の動作が繰り返される。そして、アナログ電圧ＶＯＵＴ≧基準電圧Ｖrefとなった時点で、ＰＭＯＳトランジスタ４０等、ビット１対応充放電回路１１−１の充放電部３６−１、３６−２の電流源をなすＰＭＯＳトランジスタのゲート電圧の補正が完了したものとされる。
【０２９９】
（ステップＳ２０−７の実行制御の内容）
ビット１対応充放電回路１１−１による充電電流値Ｉ1の補正（即ち、ＰＭＯＳトランジスタ４０等、ビット１対応充放電回路１１−１の充放電部３６−１、３６−２の電流源をなすＰＭＯＳトランジスタのゲート電圧の補正）が完了し、制御信号Ｐ［１］＝“１”になると、図１３において、補正対象指定回路１３９は、補正対象指定信号ＯＰ［１］＝“０”、ＯＮ［１］＝“１”とする。この結果、ビット１対応充放電回路１１−１による放電電流値−Ｉ1の補正動作（即ち、ＮＭＯＳトランジスタ４３等、ビット１対応充放電回路１１−１の充放電部３６−１、３６−２の電流源をなすＮＭＯＳトランジスタのゲート電圧の補正動作）が開始される。
【０３００】
図１２において、ＮＭＯＳ補正制御回路１４１は、補正対象指定信号ＯＮ［３］〜ＯＮ［０］のいずれか１つが“１”になるのを待っており（ステップＳ２２−１）、補正対象指定信号ＯＮ［１］が“１”になると（ステップＳ２２−１でＹＥＳの場合）、初期設定を行う（ステップＳ２２−２）。初期設定では、図１７において、フリップフロップ２１７の出力信号Ｎ＿ｆｉｒｓｔ＿ｒｅｇ＝“０”、フリップフロップ２００−３〜２００−０の出力信号ＯＮ＿ｒｅｇ［３：０］＝“１０００”、変数Ｘ＝分解能−１＝４−１＝３となる（ステップＳ２２−２）。ここでの変数Ｘ＝３は、ＡＮＤ回路２０３の出力信号Ｓ２０３＝“１”となることである。即ち、補正対象指定信号ＯＮ［３］＝“１”になると、ＯＲ回路１９８の出力信号＝“１”となる。この場合、インバータ２０２の出力信号＝“１”となっているから、ＡＮＤ回路２０３の出力信号Ｓ２０３＝“１”となる。
【０３０１】
次に、制御信号ＣＡＬ＿ｏｎが“１”となる。（ステップＳ２２−３）。即ち、ＡＮＤ回路２０３の出力信号Ｓ２０３＝“１”となると、図１８において、ＯＲ回路２２９の出力信号＝“１”、フリップフロップ２３０が出力する制御信号Ｎ＿ＣＡＬ＿ｏｎ＝“１”となる。図１２では、補正対象指定信号ＯＰ［３：０］＝“００００”であり、制御信号Ｐ＿ＣＡＬ＿ｏｎ＝“０”であるから、ＯＲ回路１４７が出力する制御信号ＣＡＬ＿ｏｎ＝“１”となる。
【０３０２】
この場合、図１９では、制御信号ＥＯ＿ｃａｌ＝“０”であり、セレクタ２４１は接地電圧ＧＮＤを選択し、セレクタ２４３はＯＲ回路２４２の出力を選択するので、フリップフロップ２４４の出力信号＝“０”となる。即ち、制御信号ｓｔａｒｔ、ｘｓｔａｒｔは、初期状態のままであり、制御信号ｓｔａｒｔ＝“０”、ｘｓｔａｒｔ＝“１”とされている。この結果、リセット回路５では、ＮＭＯＳトランジスタ１２７及びＰＭＯＳトランジスタ１２８がオフ、ＮＭＯＳトランジスタ１２９がオンになり、アナログ電圧出力ネット４は接地電圧ＧＮＤとされる。その後、制御信号ＣＡＬ＿ｏｎ＝“０”となり、ＮＭＯＳトランジスタ１２９がオフに戻る。このようにして、アナログ電圧出力ネット４が接地電圧ＧＮＤにリセットされる。
【０３０３】
次に、制御信号ＳＷｐ［３］＝“１”になる（ステップＳ２２−４）。即ち、図１８において、制御信号Ｎ＿ＣＡＬ＿ｏｎ＝“１”になると、フリップフロップ２０４−３の出力信号＝“１”、ＯＲ回路２０７−３の出力信号＝“１”、ＯＲ回路２０９−３が出力する制御信号Ｎ＿ＳＷｐ［３］＝“１”となる。図１２では、補正対象指定信号ＯＰ［３：０］＝“００００”であり、制御信号Ｐ＿ＳＷｐ［３：０］＝“００００”である。また、制御信号ＥＯ＿ｃａｌ＝“０”で、制御信号Ｕ＿ＳＷｐ［３：０］＝“００００”である。この結果、ＯＲ回路１４４の出力信号Ｅ＿ＳＷｐ［３：０］＝“１０００”となり、ＯＲ回路１４５が出力する制御信号ＳＷｐ［３：０］＝“１０００”となる。
【０３０４】
この結果、図６において、セレクタ９５は、単位時間パルス／φをＰＭＯＳトランジスタ８５等、充放電部８２−１〜８２−８のスイッチ素子をなすＰＭＯＳトランジスタのゲートに供給し、ＰＭＯＳトランジスタ８５等、充放電部８２−１〜８２−８のスイッチ素子をなすＰＭＯＳトランジスタを単位時間τだけオンとする。したがって、ＰＭＯＳトランジスタ８６等、充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタによる充電電流により、容量２の１回目の充電が実行される。
【０３０５】
次に、フリップフロップ２００−３の出力信号ＯＮ＿ｒｅｇ［３］＝“１”であるか否かが判断される（ステップＳ２２−５）。フリップフロップ２００−３の出力信号ＯＮ＿ｒｅｇ［３］＝“０”であるから（ステップＳ２２−５でＹＥＳの場合）、変数Ｘ＝Ｘ−１＝３−１＝２となり（ステップＳ２２−１５）、制御信号ＳＷｐ［２］＝“１”となる（ステップＳ２２−４）。
【０３０６】
即ち、図１８において、制御信号ＯＮ＿ｒｅｇ［３］＝“０”で、分配器２０５−３は出力端子Ｂを“１”とするので、フリップフロップ２０６−２の出力信号＝“１”、ＯＲ回路２０７−２の出力信号＝“１”となり、ＯＲ回路２０９−２が出力する制御信号Ｎ＿ＳＷｐ［２］＝“１”となる。図１２では、補正対象指定信号ＯＰ［３：０］＝“００００”であり、制御信号Ｐ＿ＳＷｐ［３：０］＝“００００”である。また、制御信号ＥＯ＿ｃａｌ＝“０”で、制御信号Ｕ＿ＳＷｐ［３：０］＝“００００”である。この結果、ＯＲ回路１４４の出力信号Ｅ＿ＳＷｐ［３：０］＝“０１００”となり、ＯＲ回路１４５が出力する制御信号ＳＷｐ［３：０］＝“０１００”となる。
【０３０７】
この結果、図５において、セレクタ７２は、単位時間パルス／φをＰＭＯＳトランジスタ６２等、充放電部５９−１〜５９−４のスイッチ素子をなすＰＭＯＳトランジスタのゲートに供給し、ＰＭＯＳトランジスタ６２等、充放電部５９−１〜５９−４のスイッチ素子をなすＰＭＯＳトランジスタを単位時間τだけオンとする。したがって、ＰＭＯＳトランジスタ６２等、充放電部５９−１〜５９−４の電流源をなすＰＭＯＳトランジスタによる充電電流により、容量２の２回目の充電が実行される。
【０３０８】
次に、フリップフロップ２００−２の出力信号ＯＮ＿ｒｅｇ［２］＝“１”であるか否かが判断される（ステップＳ２２−５）。フリップフロップ２００−２の出力信号ＯＮ＿ｒｅｇ［２］＝“０”であるから（ステップＳ２２−５でＹＥＳの場合）、変数Ｘ＝Ｘ−１＝２−１＝１となる（ステップＳ２２−１５）。この結果、制御信号ＳＷｐ［１］＝“１”になる（ステップＳ２２−４）。
【０３０９】
即ち、図１８において、制御信号ＯＮ＿ｒｅｇ［２］＝“０”で、分配器２０５−２は出力端子Ｂを“１”とするので、フリップフロップ２０６−１の出力信号＝“１”、ＯＲ回路２０７−１の出力信号＝“１”となり、ＯＲ回路２０９−１が出力する制御信号Ｎ＿ＳＷｐ［１］＝“１”となる。図１２では、補正対象指定信号ＯＰ［３：０］＝“００００”であり、制御信号Ｐ＿ＳＷｐ［３：０］＝“００００”である。また、制御信号ＥＯ＿ｃａｌ＝“０”で、制御信号Ｕ＿ＳＷｐ［３：０］＝“００００”である。この結果、ＯＲ回路１４４の出力信号Ｅ＿ＳＷｐ［３：０］＝“００１０”となり、ＯＲ回路１４５が出力する制御信号ＳＷｐ［３：０］＝“００１０”となる。
【０３１０】
この結果、図４において、セレクタ４９は、単位時間パルス／φをＰＭＯＳトランジスタ３９等、充放電部３６−１、３６−２のスイッチ素子をなすＰＭＯＳトランジスタのゲートに供給し、ＰＭＯＳトランジスタ３９等、充放電部３６−１、３６−２のスイッチ素子をなすＰＭＯＳトランジスタを単位時間τだけオンとする。したがって、ＰＭＯＳトランジスタ４０等、充放電部５９−１〜５９−４の電流源をなすＰＭＯＳトランジスタによる充電電流により、容量２の３回目の充電が実行される。
【０３１１】
次に、フリップフロップ２００−１の出力信号ＯＮ＿ｒｅｇ［１］＝“１”であるか否かが判断される（ステップＳ２２−５）。フリップフロップ２００−１の出力信号ＯＮ＿ｒｅｇ［１］＝“１”であるから（ステップＳ２２−５でＹＥＳの場合）、制御信号ＳＷｐ［１］は再度“１”となる（ステップＳ２２−６）。
【０３１２】
即ち、図１８において、制御信号ＯＮ＿ｒｅｇ［１］＝“１”で、分配器２０５−１は出力端子Ａを“１”とするので、フリップフロップ２０６−１の出力信号＝“１”、ＯＲ回路２０７−１の出力信号＝“１”となり、ＯＲ回路２０９−１が出力する制御信号Ｎ＿ＳＷｐ［１］＝“１”となる。図１２では、補正対象指定信号ＯＰ［３：０］＝“００００”であり、制御信号Ｎ＿ＳＷｐ［３：０］＝“００００”である。また、制御信号ＥＯ＿ｃａｌ＝“０”で、制御信号Ｕ＿ＳＷｐ［３：０］＝“００００”である。この結果、ＯＲ回路１４４の出力信号Ｅ＿ＳＷｐ［３：０］＝“００１０”となり、ＯＲ回路１４５が出力する制御信号ＳＷｐ［３：０］＝“００１０”となる。
【０３１３】
この結果、図４において、セレクタ４９は、単位時間パルス／φをＰＭＯＳトランジスタ３９等、充放電部３６−１、３６−２のスイッチ素子をなすＰＭＯＳトランジスタのゲートに供給し、ＰＭＯＳトランジスタ３９等、充放電部３６−１、３６−２のスイッチ素子をなすＰＭＯＳトランジスタを単位時間τだけオンとする。したがって、ＰＭＯＳトランジスタ４０等、充放電部３６−１、３６−２の電流源をなすＰＭＯＳトランジスタによる充電電流により、容量２の４回目の充電が実行される。
【０３１４】
次に、制御信号ＳＷｐ［１］は再々度“１”となる（ステップＳ２２−７）。即ち、フリップフロップ２０８−１の出力信号＝“１”となり、ＯＲ回路２０９−１が出力する制御信号Ｎ＿ＳＷｐ［１］＝“１”となり、制御信号ＳＷｐ［１］は再々度“１”となる。この結果、図４において、セレクタ４９は、単位時間パルス／φをＰＭＯＳトランジスタ３９等、充放電部３６−１、３６−２のスイッチ素子をなすＰＭＯＳトランジスタのゲートに供給し、ＰＭＯＳトランジスタ３９等、充放電部３６−１、３６−２のスイッチ素子をなすＰＭＯＳトランジスタを単位時間τだけオンとする。したがって、ＰＭＯＳトランジスタ４０等、充放電部３６−１、３６−２の電流源をなすＰＭＯＳトランジスタによる充電電流により、容量２の５回目の充電が実行される。
【０３１５】
次に、制御信号ＳＷｎ［１］は“１”となる（ステップＳ２２−８）。即ち、フリップフロップ２１０−１が出力する制御信号Ｎ＿ＳＷｎ［１］＝“１”となる。図１２では、制御信号ＥＯ＿ｃａｌ＝“０”で、制御信号Ｕ＿ＳＷｎ［３：０］＝“００００”であり、ＯＲ回路１４６が出力する制御信号ＳＷｎ［３：０］＝“００１０”となる。この結果、図４において、セレクタ５３は、単位時間パルスφをＮＭＯＳトランジスタ４２等、充放電部３６−１、３６−２のスイッチ素子をなすＮＭＯＳトランジスタのゲートに供給し、ＮＭＯＳトランジスタ４２等、充放電部３６−１、３６−２のスイッチ素子をなすＮＭＯＳトランジスタを単位時間τだけオンとする。したがって、ＮＭＯＳトランジスタ４３等、充放電部３６−１、３６−２の電流源をなすＮＭＯＳトランジスタによる放電電流により、容量２の放電が１回実行される。
【０３１６】
次に、図１７において、フリップフロップ２１７の出力信号Ｎ＿ｆｉｒｓｔ＿ｒｅｇ＝“０”となっている状態で（ステップＳ２２−９でＹＥＳの場合）、図１８では、フリップフロップ２１４の出力信号２１４＝“１”で、図１７では、ＡＮＤ回路２３１−３〜２３１−０が出力する制御信号ＥＮＭ［３：０］＝補正対象指定信号ＯＮ［３：０］＝“００１０”となる（ステップＳ２２−１０）。また、ＯＲ回路２１５の出力信号＝“１”となり、セレクタ２１６は、ＯＲ回路２１５の出力信号＝“１”を入力し、フリップフロップ２１７の出力信号Ｎ＿ｆｉｒｓｔ＿ｒｅｇ＝“１”となる（ステップＳ２２−１０）。また、制御信号ＥＮＭ［１］＝“１”となるので、ＰＭＯＳトランジスタ４３等、ビット１対応充放電回路１１−１の電流源をなすＮＭＯＳトランジスタのゲート電圧の補正が実行される。
【０３１７】
また、図１８では、フリップフロップ２２１の出力信号＝“１”となり、セレクタ２２２は比較回路６の出力信号Ｃ＿ＯＵＴを選択し、フリップフロップ２２３は、比較回路６の出力信号Ｃ＿ＯＵＴを取り込み、フリップフロップ２２３の出力信号Ｎ＿Ｒｅｓｕｌｔ＿ｒｅｇの値は、比較回路６の出力信号Ｃ＿ＯＵＴの値となる（ステップＳ２２−１１）。この場合、変数Ｘ＝分解能−１＝４−１＝３とされ（ステップＳ２２−１１）、ステップＳ２２−３に戻る。即ち、制御信号Ｎ［１］＝“１”とならないので、ステップＳ２２−３に戻る。
【０３１８】
これに対して、ステップＳ２２−９で、フリップフロップ２１７の出力信号Ｎ＿ｆｉｒｓｔ＿ｒｅｇ＝“１”となっている状態でも（ステップＳ２２−９でＮＯの場合）、同じく、フリップフロップ２１４の出力信号Ｓ２１４＝“１”で、ＡＮＤ回路２３１−３〜２３１−０の出力信号ＥＮＭ［３：０］＝補正対象指定信号ＯＮ［３：０］＝“００１０”となる（ステップＳ２２−１２）。この結果、ＮＭＯＳトランジスタ４３等、ビット１対応充放電回路１１−１の電流源をなすＮＭＯＳトランジスタのゲート電圧の補正が実行される。また、ＥＯＲ回路２２４により、フリップフロップ２２３の出力信号Ｎ＿Ｒｅｓｕｌｔ＿ｒｅｇの値と比較回路６の出力信号Ｃ＿ＯＵＴの値とが一致するか否かが判断される（ステップＳ２２−１３）。
【０３１９】
フリップフロップ２２３の出力信号Ｎ＿Ｒｅｓｕｌｔ＿ｒｅｇの値と比較回路６の出力信号Ｃ＿ＯＵＴの値とが一致する場合（ステップＳ２２−１３でＹＥＳの場合）には、ＥＯＲ回路２２４の出力信号＝“０”となるから、ＡＮＤ回路２２５の出力信号Ｎ＿ＥＮＤ＿ｆｌａｇ＝“０”、ＡＮＤ回路２３２−３〜２３２−０の出力信号Ｎ［３：０］＝“００００”となる。そして、セレクタ２２２は比較回路６の出力信号Ｃ＿ＯＵＴを選択し、フリップフロップ２２３は比較回路６の出力信号Ｃ＿ＯＵＴを取り込み、フリップフロップ２２３の出力信号Ｎ＿Ｒｅｓｕｌｔ＿ｒｅｇの値は、比較回路６の出力信号Ｃ＿ＯＵＴの値とされる（ステップＳ２２−１１）。また、変数Ｘ＝分解能−１＝４−１＝３とされ（ステップＳ２２−１１）、ステップＳ２２−３に戻る。即ち、制御信号Ｎ［１］＝“１”とならないので、ステップＳ２２−３に戻る。
【０３２０】
これに対して、ステップＳ２２−１３で、フリップフロップ２２３の出力信号Ｎ＿Ｒｅｓｕｌｔ＿ｒｅｇの値と比較回路６の出力信号Ｃ＿ＯＵＴの値とが不一致の場合（ステップＳ２２−１３でＮＯの場合）には、ＥＯＲ回路２２４の出力信号＝“１”となるから、ＡＮＤ回路２２５の出力信号Ｎ＿ＥＮＤ＿ｆｌａｇ＝“１”、ＡＮＤ回路２３２−３〜２３２−０の出力信号Ｎ［３：０］＝“００１０”となる（ステップＳ２２−１４）。この結果、ビット１対応充放電回路１１−１の放電電流値＝−Ｉ1の補正動作（即ち、ＮＭＯＳトランジスタ４３等、ビット１対応充放電回路１１−１の充放電部１４の電流源をなすＮＭＯＳトランジスタのゲート電圧の補正動作）が終了する。
【０３２１】
以上のように、ステップＳ２０−７で、ビット１対応充放電回路１１−１による放電電流値−Ｉ1の補正（即ち、ＮＭＯＳトランジスタ４３等、ビット１対応充放電回路１１−１の充放電部３６−１、３６−２の電流源をなすＮＭＯＳトランジスタのゲート電圧の補正）が実行される場合には、まず、ＰＭＯＳトランジスタ８６等、ビット３対応充放電回路１１−３の充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタによる容量２の充電が１回実行される。次に、ＰＭＯＳトランジスタ６３等、ビット２対応充放電回路１１−２の充放電部５９−１〜５９−４の電流源をなすＰＭＯＳトランジスタによる容量２の充電が１回実行される。次に、ＰＭＯＳトランジスタ４０等、ビット１対応充放電回路１１−１の充放電部３６−１、３６−２の電流源をなすＰＭＯＳトランジスタによる容量２の充電が３回実行される。次に、ＮＭＯＳトランジスタ４３等、ビット１対応充放電回路１１−１の充放電部３６−１、３６−２の電流源をなすＮＭＯＳトランジスタによる容量２の放電が１回実行される。
【０３２２】
そして、判定の結果、例えば、アナログ電圧ＶＯＵＴ＞基準電圧Ｖrefの場合には、ＮＭＯＳトランジスタ４３等、ビット１対応充放電回路１１−１の充放電部３６−１、３６−２の電流源をなすＮＭＯＳトランジスタのゲート電圧を上げる補正が実行される。次に、ＰＭＯＳトランジスタ８６等、ビット３対応充放電回路１１−３の充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタによる容量２の充電が１回実行される。
【０３２３】
次に、ＰＭＯＳトランジスタ６３等、ビット２対応充放電回路１１−２の充放電部５９−１〜５９−４の電流源をなすＰＭＯＳトランジスタによる容量２の充電が１回実行される。次に、ＰＭＯＳトランジスタ４０等、ビット１対応充放電回路１１−１の充放電部３６−１、３６−２の電流源をなすＰＭＯＳトランジスタによる容量２の充電が３回実行される。次に、ＮＭＯＳトランジスタ４３等、ビット１対応充放電回路１１−１の充放電部３６−１、３６−２の電流源をなすＮＭＯＳトランジスタによる容量２の放電が１回実行される。判定の結果、アナログ電圧ＶＯＵＴ＞基準電圧Ｖrefの間は、以上の動作が繰り返される。そして、アナログ電圧ＶＯＵＴ≦基準電圧Ｖrefとなった時点で、ＮＭＯＳトランジスタ４３等、ビット１対応充放電回路１１−１の充放電部３６−１、３６−２の電流源をなすＮＭＯＳトランジスタのゲート電圧の補正が完了したものとされる。
【０３２４】
また、例えば、１回目の判定で、アナログ電圧ＶＯＵＴ＜基準電圧Ｖrefの場合には、ＮＭＯＳトランジスタ４３等、ビット１対応充放電回路１１−１の充放電部３６−１、３６−２の電流源をなすＮＭＯＳトランジスタのゲート電圧を下げる補正が実行される。次に、ＰＭＯＳトランジスタ８６等、ビット３対応充放電回路１１−３の充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタによる容量２の充電が１回実行される。
【０３２５】
次に、ＰＭＯＳトランジスタ６３等、ビット２対応充放電回路１１−２の充放電部５９−１〜５９−４の電流源をなすＰＭＯＳトランジスタによる容量２の充電が１回実行される。次に、ＰＭＯＳトランジスタ４０等、ビット１対応充放電回路１１−１の充放電部３６−１、３６−２の電流源をなすＰＭＯＳトランジスタによる容量２の充電が３回実行される。次に、ＮＭＯＳトランジスタ４３等、ビット１対応充放電回路１１−１の充放電部３６−１、３６−２の電流源をなすＮＭＯＳトランジスタによる容量２の放電が１回実行される。
【０３２６】
判定の結果、アナログ電圧ＶＯＵＴ＜基準電圧Ｖrefの間は、以上の動作が繰り返される。そして、アナログ電圧ＶＯＵＴ≧基準電圧Ｖrefとなった時点で、ＮＭＯＳトランジスタ４３等、ビット１対応充放電回路１１−１の充放電部３６−１、３６−２の電流源をなすＮＭＯＳトランジスタのゲート電圧の補正が完了したものとされる。
【０３２７】
（ステップＳ２０−８の実行制御の内容）
ビット１対応充放電回路１１−１による放電電流値−Ｉ1の補正（即ち、ＮＭＯＳトランジスタ４３等、ビット１対応充放電回路１１−１の充放電部３６−１、３６−２の電流源をなすＮＭＯＳトランジスタのゲート電圧の補正）が完了し、制御信号Ｎ［１］＝“１”になると、図１３において、補正対象指定回路１３９は、補正対象指定信号ＯＮ［１］＝“０”、ＯＰ［０］＝“１”とする。この結果、ビット０対応充放電回路１１−０による充電電流値Ｉ0の補正動作（即ち、ビット０対応充放電回路１１−０の充放電部１４の電流源をなすＰＭＯＳトランジスタ１８のゲート電圧の補正動作）が開始される。
【０３２８】
図１２において、ＰＭＯＳ補正制御回路１４０は、補正対象指定信号ＯＰ［３］〜ＯＰ［０］のいずれか１つが“１”になるのを待っており（ステップＳ２１−１）、補正対象指定信号ＯＰ［０］が“１”になると（ステップＳ２１−１でＹＥＳの場合）、初期設定を行う（ステップＳ２１−２）。初期設定では、図１５において、フリップフロップ１７８の出力信号Ｐ＿ｆｉｒｓｔ＿ｒｅｇ＝“０”、フリップフロップ１６４−３〜１６４−０の出力信号ＯＰ＿ｒｅｇ［３：０］＝“１０００”、変数Ｘ＝分解能−１＝４−１＝３となる（ステップＳ２１−２）。ここでの変数Ｘ＝３は、ＡＮＤ回路１６７の出力信号Ｓ１６７＝“１”となることである。即ち、補正対象指定信号ＯＰ［１］＝“１”になると、ＯＲ回路１６２の出力信号＝“１”となる。この場合、インバータ１６６の出力信号＝“１”となっているから、ＡＮＤ回路１６７の出力信号Ｓ１６７＝“１”となる。
【０３２９】
次に、制御信号ＣＡＬ＿ｏｎが“１”となる。（ステップＳ２１−３）。即ち、ＡＮＤ回路１６７の出力信号＝“１”となると、図１６において、ＯＲ回路１９０の出力信号＝“１”、フリップフロップ１９１が出力する制御信号Ｐ＿ＣＡＬ＿ｏｎ＝“１”となる。図１２では、補正対象指定信号ＯＮ［３：０］＝“００００”であり、制御信号Ｎ＿ＣＡＬ＿ｏｎ＝“０”であるから、ＯＲ回路１４７が出力する制御信号ＣＡＬ＿ｏｎ＝“１”となる。
【０３３０】
この場合、図１９において、制御信号ＥＯ＿ｃａｌ＝“０”であり、セレクタ２４１は接地電圧ＧＮＤを選択し、セレクタ２４３はＯＲ回路２４２の出力を選択するので、フリップフロップ２４４の出力信号＝“０”となる。即ち、制御信号ｓｔａｒｔ、ｘｓｔａｒｔは、初期状態のままであり、制御信号ｓｔａｒｔ＝“０”、ｘｓｔａｒｔ＝“１”とされている。この結果、リセット回路５では、ＮＭＯＳトランジスタ１２７及びＰＭＯＳトランジスタ１２８がオフ、ＮＭＯＳトランジスタ１２９がオンになり、アナログ電圧出力ネット４は接地電圧ＧＮＤとされる。その後、制御信号ＣＡＬ＿ｏｎ＝“０”となり、ＮＭＯＳトランジスタ１２９がオフに戻る。このようにして、アナログ電圧出力ネット４が接地電圧ＧＮＤにリセットされる。
【０３３１】
次に、制御信号ＳＷｐ［３］＝“１”になる（ステップＳ２１−４）。即ち、図１６において、制御信号Ｐ＿ＣＡＬ＿ｏｎ＝“１”になると、フリップフロップ１６８−３の出力信号＝“１”、ＯＲ回路１７１−３が出力する制御信号Ｐ＿ＳＷｐ［３］＝“１”となる。図１２では、補正対象指定信号ＯＮ［３：０］＝“００００”であり、制御信号Ｎ＿ＳＷｐ［３：０］＝“００００”である。また、制御信号ＥＯ＿ｃａｌ＝“０”で、制御信号Ｕ＿ＳＷｐ［３：０］＝“００００”である。この結果、ＯＲ回路１４４の出力信号Ｅ＿ＳＷｐ［３：０］＝“１０００”となり、ＯＲ回路１４５が出力する制御信号ＳＷｐ［３：０］＝“１０００”となる。
【０３３２】
この結果、図６において、セレクタ９５は，単位時間パルス／φをＰＭＯＳトランジスタ８５等、充放電部８２−１〜８２−８のスイッチ素子をなすＰＭＯＳトランジスタのゲートに供給し、ＰＭＯＳトランジスタ８５等、充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタを単位時間τだけオンとする。したがって、ＰＭＯＳトランジスタ８６等、充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタによる充電電流により、容量２の１回目の充電が実行される。
【０３３３】
次に、フリップフロップ１６４−３の出力信号ＯＰ＿ｒｅｇ［３］＝“１”であるか否かが判断される（ステップＳ２１−５）。フリップフロップ１６４−３の出力信号ＯＰ＿ｒｅｇ［３］＝“０”であるから（ステップＳ２１−５でＮＯの場合）、変数Ｘ＝Ｘ−１＝３−１＝２となり（ステップＳ２１−１３）、制御信号ＳＷｐ［２］は“１”となる（ステップＳ２１−４）。
【０３３４】
即ち、フリップフロップ１６４−３の出力信号ＯＰ＿ｒｅｇ［３］＝“０”であるから、セレクタ１６９−３は出力端子Ｂを“１”とし、フリップフロップ１６８−２の出力信号＝“１”となり、ＯＲ回路１７１−２が出力する制御信号Ｐ＿ＳＷｐ［２］＝“１”となる。図１２において、制御信号Ｎ＿ＳＷｐ［３：０］、Ｕ＿ＳＷｐ［３：０］＝“００００”であるから、ＯＲ回路１４４の出力信号Ｅ＿ＳＷｐ［３］＝“０１００”となり、ＯＲ回路１４５が出力する制御信号ＳＷｐ［３：０］＝“０１００”となる。
【０３３５】
この結果、図５において、セレクタ７２は、単位時間パルス／φをＰＭＯＳトランジスタ６２等、充放電部５９−１〜５９−４のスイッチ素子をなすＰＭＯＳトランジスタのゲートに供給し、ＰＭＯＳトランジスタ６３等、充放電部５９−１〜５９−４のスイッチ素子をなすＰＭＯＳトランジスタを単位時間τだけオンとする。したがって、ＰＭＯＳトランジスタ６３等、充放電部５９−１〜５９−４の電流源をなすＰＭＯＳトランジスタによる充電電流により、容量２の２回目の充電が実行される。
【０３３６】
次に、フリップフロップ１６４−２の出力信号ＯＰ＿ｒｅｇ［２］＝“１”であるか否かが判断される（ステップＳ２１−５）。フリップフロップ１６４−２の出力信号ＯＰ＿ｒｅｇ［２］＝“０”であるから（ステップＳ２１−５でＮＯの場合）、変数Ｘ＝Ｘ−１＝２−１＝１となり（ステップＳ２１−１３）、制御信号ＳＷｐ［１］＝ “１”となる（ステップＳ２１−４）。
【０３３７】
即ち、フリップフロップ１６４−２の出力信号ＯＰ＿ｒｅｇ［２］＝“０”であるから、セレクタ１６９−２は出力端子Ｂを“１”とし、フリップフロップ１６８−１の出力信号＝“１”となり、ＯＲ回路１７１−１が出力する制御信号Ｐ＿ＳＷｐ［１］＝“１”となる。図１２において、制御信号Ｎ＿ＳＷｐ［３：０］、Ｕ＿ＳＷｐ［３：０］＝“００００”であるから、ＯＲ回路１４４の出力信号Ｅ＿ＳＷｐ［３］＝“００１０”となり、ＯＲ回路１４５が出力する制御信号ＳＷｐ［３：０］＝“００１０”となる。
【０３３８】
この結果、図４において、セレクタ４９は、単位時間パルス／φをＰＭＯＳトランジスタ３９等、充放電部３６−１、３６−２のスイッチ素子をなすＰＭＯＳトランジスタのゲートに供給し、ＰＭＯＳトランジスタ３９等、充放電部３６−１、３６−２のスイッチ素子をなすＰＭＯＳトランジスタを単位時間τだけオンとする。したがって、ＰＭＯＳトランジスタ４０等、充放電部３６−１、３６−４の電流源をなすＰＭＯＳトランジスタによる充電電流により、容量２の３回目の充電が実行される。
【０３３９】
次に、フリップフロップ１６４−２の出力信号ＯＰ＿ｒｅｇ［２］＝“１”であるか否かが判断される（ステップＳ２１−５）。フリップフロップ１６４−２の出力信号ＯＰ＿ｒｅｇ［１］＝“０”であるから（ステップＳ２１−５でＮＯの場合）、変数Ｘ＝Ｘ−１＝１−１＝０となり（ステップＳ２１−１３）、制御信号ＳＷｐ［０］＝“１”となる（ステップＳ２１−４）。
【０３４０】
即ち、フリップフロップ１６４−１の出力信号ＯＰ＿ｒｅｇ［１］＝“０”であるから、セレクタ１６９−１は出力端子Ｂを“１”とし、フリップフロップ１６８−０の出力信号＝“１”となり、ＯＲ回路１７１−０が出力する制御信号Ｐ＿ＳＷｐ［０］＝“１”となる。図１２において、制御信号Ｎ＿ＳＷｐ［３：０］、Ｕ＿ＳＷｐ［３：０］＝“００００”であるから、ＯＲ回路１４４の出力信号Ｅ＿ＳＷｐ［３］＝“０００１”となり、ＯＲ回路１４５が出力する制御信号ＳＷｐ［３：０］＝“０００１”となる。
【０３４１】
この結果、図３において、セレクタ２７は、単位時間パルス／φを充放電部１４のスイッチ素子をなすＰＭＯＳトランジスタ１７のゲートに供給し、充放電部１４のスイッチ素子をなすＰＭＯＳトランジスタ１７を単位時間τだけオンとする。したがって、充放電部１４の電流源をなすＰＭＯＳトランジスタ１８による充電電流により、容量２の４回目の充電が実行される。
【０３４２】
次に、フリップフロップ１６４−１の出力信号ＯＰ＿ｒｅｇ［１］＝“１”であるか否かが判断される（ステップＳ２１−５）。フリップフロップ１６４−１の出力信号ＯＰ＿ｒｅｇ［０］＝“１”であるから（ステップＳ２１−５でＹＥＳの場合）、制御信号ＳＷｐ［０］は再度“１”となる（ステップＳ２１−６）。
【０３４３】
即ち、フリップフロップ１６４−１の出力信号ＯＰ＿ｒｅｇ［１］＝“１”であるから、セレクタ１６９−１は出力端子あを“１”とし、フリップフロップ１６０−０の出力信号＝“１”となり、ＯＲ回路１７１−０が出力する制御信号Ｐ＿ＳＷｐ［０］＝“１”となる。図１２において、制御信号Ｎ＿ＳＷｐ［３：０］、Ｕ＿ＳＷｐ［３：０］＝“００００”であるから、ＯＲ回路１４４の出力信号Ｅ＿ＳＷｐ［３］＝“０００１”となり、ＯＲ回路１４５が出力する制御信号ＳＷｐ［３：０］＝“０００１”となる。
【０３４４】
この結果、図３において、セレクタ２７は、単位時間パルス／φを充放電部１４のスイッチ素子をなすＰＭＯＳトランジスタ１７のゲートに供給し、充放電部１４のスイッチ素子をなすＰＭＯＳトランジスタ１７を単位時間τだけオンとする。したがって、充放電部１４の電流源をなすＰＭＯＳトランジスタ１８による充電電流により、容量２の５回目の充電が実行される。
【０３４５】
次に、図１５において、フリップフロップ１７８の出力信号Ｐ＿ｆｉｒｓｔ＿ｒｅｇ＝“０”となっている状態で（ステップＳ２１−７でＹＥＳの場合）、図１６では、フリップフロップ１７５の出力信号＝“１”で、図１５では、ＡＮＤ回路１９２−３〜１９２−０の出力信号ＥＮＰ［３：０］＝補正対象指定信号ＯＰ［３：０］＝“０００１”となる（ステップＳ２１−８）。また、ＯＲ回路１７６の出力信号＝“１”となり、セレクタ１７７は、ＯＲ回路１７６の出力信号＝“１”を入力し、フリップフロップ１７８の出力信号Ｐ＿ｆｉｒｓｔ＿ｒｅｇ＝“１”となる（ステップＳ２１−８）。また、ＥＮＰ［０］＝“１”となるので、ビット０対応充放電回路１１−０の電流源をなすＰＭＯＳトランジスタ１８のゲート電圧の補正が実行される。
【０３４６】
また、図１６では、フリップフロップ１８２の出力信号＝“１”となり、セレクタ１８３は比較回路６の出力信号Ｃ＿ＯＵＴを選択し、フリップフロップ１８４は、比較回路６の出力信号Ｃ＿ＯＵＴを取り込み、フリップフロップ１８４の出力信号Ｐ＿Ｒｅｓｕｌｔ＿ｒｅｇの値は、比較回路６の出力信号Ｃ＿ＯＵＴの値となる（ステップＳ２１−９）。この場合、変数Ｘ＝分解能−１＝４−１＝３とされ（ステップＳ２１−９）、ステップＳ２１−３に戻る。即ち、制御信号Ｐ［０］＝“１”とならないので、ステップＳ２１−３に戻る。
【０３４７】
これに対して、ステップＳ２１−７で、フリップフロップ１７８の出力信号Ｐ＿ｆｉｒｓｔ＿ｒｅｇ＝“１”となっている状態でも（ステップＳ２１−７でＮＯの場合）、同じく、フリップフロップ１７５の出力信号Ｓ１７５＝“１”で、ＡＮＤ回路１９２−３〜１９２−０の出力信号ＥＮＰ［３：０］＝補正対象指定信号ＯＰ［３：０］＝“０００１”となる（ステップＳ２１−１０）。この結果、ビット０対応充放電回路１１−０の電流源をなすＰＭＯＳトランジスタ１８のゲート電圧の補正が実行される。また、ＥＯＲ回路１８５により、フリップフロップ１８４の出力信号Ｐ＿Ｒｅｓｕｌｔ＿ｒｅｇの値と比較回路６の出力信号Ｃ＿ＯＵＴの値とが一致するか否かが判断される（ステップＳ２１−１１）。
【０３４８】
フリップフロップ１８４の出力信号Ｐ＿Ｒｅｓｕｌｔ＿ｒｅｇの値と比較回路６の出力信号Ｃ＿ＯＵＴの値とが一致する場合（ステップＳ２１−１１でＹＥＳの場合）には、ＥＯＲ回路１８５の出力信号＝“０”となるから、ＡＮＤ回路１８６の出力信号Ｐ＿ＥＮＤ＿ｆｌａｇ＝“０”、ＡＮＤ回路１９３−３〜１９３−０の出力信号Ｐ［３：０］＝“００００”となる。そして、セレクタ１８３は比較回路６の出力信号Ｃ＿ＯＵＴを選択し、フリップフロップ１８４は比較回路６の出力信号Ｃ＿ＯＵＴを取り込み、フリップフロップ１８４の出力信号Ｐ＿Ｒｅｓｕｌｔ＿ｒｅｇの値は、比較回路６の出力信号Ｃ＿ＯＵＴの値とされる（ステップＳ２１−９）。また、変数Ｘ＝分解能−１＝４−１＝３とされ（ステップＳ２１−９）、ステップＳ２１−３に戻る。即ち、制御信号Ｐ［０］＝“１”とならないので、ステップＳ２１−３に戻る。
【０３４９】
これに対して、ステップＳ２１−１１で、フリップフロップ１８４の出力信号Ｐ＿Ｒｅｓｕｌｔ＿ｒｅｇの値と比較回路６の出力信号Ｃ＿ＯＵＴの値とが不一致の場合（ステップＳ２１−１１でＮＯの場合）には、ＥＯＲ回路１８５の出力信号＝“１”となるから、ＡＮＤ回路１８６の出力信号Ｐ＿ＥＮＤ＿ｆｌａｇ＝“１”、ＡＮＤ回路１９３−３〜１９３−０の出力信号Ｐ［３：０］＝“０００１”となる（ステップＳ２１−１２）。この結果、ビット０対応充放電回路１１−０の充電電流値Ｉ0の補正動作（即ち、ビット０対応充放電回路１１−０の充放電部１４の電流源をなすＰＭＯＳトランジスタ１８のゲート電圧の補正動作）が終了される。
【０３５０】
以上のように、ステップＳ２０−８で、ビット０対応充放電回路１１−０による充電電流値Ｉ0の補正（即ち、ビット０対応充放電回路１１−０の充放電部１４の電流源をなすＰＭＯＳトランジスタ１８のゲート電圧の補正）が実行される場合には、まず、ＰＭＯＳトランジスタ８６等、ビット３対応充放電回路１１−３の充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタによる容量２の充電が１回実行される。次に、ＰＭＯＳトランジスタ６３等、ビット２対応充放電回路１１−２の充放電部５９−１〜５９−４の電流源をなすＰＭＯＳトランジスタによる容量２の充電が１回実行される。次に、ＰＭＯＳトランジスタ４０等、ビット１対応充放電回路１１−１の充放電部３６−１、３６−２の電流源をなすＰＭＯＳトランジスタによる容量２の充電が１回実行される。次に、ビット０対応充放電回路１１−０の充放電部１４の電流源をなすＰＭＯＳトランジスタによる容量２の充電が２回実行される。
【０３５１】
そして、判定の結果、例えば、アナログ電圧ＶＯＵＴ＞基準電圧Ｖrefの場合には、ビット０対応充放電回路１１−０の充放電部１４の電流源をなすＰＭＯＳトランジスタ１８のゲート電圧を上げる補正を実行する。次に、ＰＭＯＳトランジスタ８６等、ビット３対応充放電回路１１−３の充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタによる容量２の充電が１回実行される。次に、ＰＭＯＳトランジスタ６３等、ビット２対応充放電回路１１−２の充放電部５９−１〜５９−４の電流源をなすＰＭＯＳトランジスタによる容量２の充電が１回実行される。次に、ＰＭＯＳトランジスタ４０等、ビット１対応充放電回路１１−１の充放電部３６−１、３６−２の電流源をなすＰＭＯＳトランジスタによる容量２の充電が１回実行される。次に、ビット０対応充放電回路１１−０の充放電部１４の電流源をなすＰＭＯＳトランジスタ１８による容量２の充電が２回実行される。
【０３５２】
そして、判定の結果、アナログ電圧ＶＯＵＴ＞基準電圧Ｖrefの場合には，ビット０対応充放電回路１１−０の充放電部１４の電流源をなすＰＭＯＳトランジスタのゲート電圧を上げる補正が実行される。判定の結果、アナログ電圧ＶＯＵＴ＞基準電圧Ｖrefの間は、以上の動作が繰り返される。そして、アナログ電圧ＶＯＵＴ≦基準電圧Ｖrefとなった時点で、ビット０対応充放電回路１１−０の充放電部１４の電流源をなすＰＭＯＳトランジスタ１８のゲート電圧の補正が完了したものとされる。
【０３５３】
また、例えば、１回目の判定で、アナログ電圧ＶＯＵＴ＜基準電圧Ｖrefの場合には、ビット０対応充放電回路１１−０の充放電部１４の電流源をなすＰＭＯＳトランジスタ１８のゲート電圧を下げる補正を実行する。次に、ＰＭＯＳトランジスタ８６等、ビット３対応充放電回路１１−３の充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタによる容量２の充電が１回実行される。次に、ＰＭＯＳトランジスタ６３等、ビット２対応充放電回路１１−２の充放電部５９−１〜５９−４の電流源をなすＰＭＯＳトランジスタによる容量２の充電が１回実行される。次に、ＰＭＯＳトランジスタ４０等、ビット１対応充放電回路１１−１の充放電部３６−１、３６−２の電流源をなすＰＭＯＳトランジスタによる容量２の充電が１回実行される。次に、ビット０対応充放電回路１１−０の充放電部１４の電流源をなすＰＭＯＳトランジスタ１８による容量２の充電が２回実行される。
【０３５４】
そして、判定の結果、アナログ電圧ＶＯＵＴ＜基準電圧Ｖrefの場合には，ビット０対応充放電回路１１−０の充放電部１４の電流源をなすＰＭＯＳトランジスタのゲート電圧を下げる補正が実行される。判定の結果、アナログ電圧ＶＯＵＴ＜基準電圧Ｖrefの間は、以上の動作が繰り返される。そして、アナログ電圧ＶＯＵＴ≧基準電圧Ｖrefとなった時点で、ビット０対応充放電回路１１−０の充放電部１４の電流源をなすＰＭＯＳトランジスタ１８のゲート電圧の補正が完了したものとされる。
【０３５５】
（ステップＳ２０−９の実行制御の内容）
ビット０対応充放電回路１１−０による充電電流値Ｉ0の補正（即ち、ビット０対応充放電回路１１−０の充放電部１４の電流源をなすＰＭＯＳトランジスタ１８のゲート電圧の補正）が完了し、制御信号Ｐ［０］＝“１”になると、図１３において、補正対象指定回路１３９は、補正対象指定信号ＯＰ［０］＝“０”、ＯＮ［０］＝“１”とする。この結果、ビット０対応充放電回路１１−０による放電電流値−Ｉ0の補正動作（即ち、ビット０対応充放電回路１１−０の充放電部１４の電流源をなすＮＭＯＳトランジスタ２１のゲート電圧の補正動作）が開始される。
【０３５６】
図１２において、ＮＭＯＳ補正制御回路１４１は、補正対象指定信号ＯＮ［３］〜ＯＮ［０］のいずれか１つが“１”になるのを待っており（ステップＳ２２−１）、補正対象指定信号ＯＮ［０］が“１”になると（ステップＳ２２−１でＹＥＳの場合）、初期設定を行う（ステップＳ２２−２）。初期設定では、図１７において、フリップフロップ２１７の出力信号Ｎ＿ｆｉｒｓｔ＿ｒｅｇ＝“０”、フリップフロップ２００−３〜２００−０の出力信号ＯＮ＿ｒｅｇ［３：０］＝“１０００”、変数Ｘ＝分解能−１＝４−１＝３となる（ステップＳ２２−２）。ここでの変数Ｘ＝３は、ＡＮＤ回路２０３の出力信号Ｓ２０３＝“１”となることである。即ち、補正対象指定信号ＯＮ［３］＝“１”になると、ＯＲ回路１９８の出力信号＝“１”となる。この場合、インバータ２０２の出力信号＝“１”となっているから、ＡＮＤ回路２０３の出力信号Ｓ２０３＝“１”となる。
【０３５７】
次に、制御信号ＣＡＬ＿ｏｎが“１”となる。（ステップＳ２２−３）。即ち、ＡＮＤ回路２０３の出力信号＝“１”となると、図１８において、ＯＲ回路２２９の出力信号＝“１”、フリップフロップ２３０が出力する制御信号Ｎ＿ＣＡＬ＿ｏｎ＝“１”となる。図１２では、補正対象指定信号ＯＰ［３：０］＝“００００”であり、制御信号Ｐ＿ＣＡＬ＿ｏｎ＝“０”であるから、ＯＲ回路１４７が出力する制御信号ＣＡＬ＿ｏｎ＝“１”となる。
【０３５８】
この場合、図１９では、制御信号ＥＯ＿ｃａｌ＝“０”であり、セレクタ２４１は接地電圧ＧＮＤを選択し、セレクタ２４３はＯＲ回路２４２の出力を選択するので、フリップフロップ２４４の出力信号＝“０”となる。即ち、制御信号ｓｔａｒｔ、ｘｓｔａｒｔは、初期状態のままであり、制御信号ｓｔａｒｔ＝“０”、ｘｓｔａｒｔ＝“１”とされている。この結果、リセット回路５では、ＮＭＯＳトランジスタ１２７及びＰＭＯＳトランジスタ１２８がオフ、ＮＭＯＳトランジスタ１２９がオンになり、アナログ電圧出力ネット４は接地電圧ＧＮＤとされる。その後、制御信号ＣＡＬ＿ｏｎ＝“０”となり、ＮＭＯＳトランジスタ１２９がオフに戻る。このようにして、アナログ電圧出力ネット４が接地電圧ＧＮＤにリセットされる。
【０３５９】
次に、制御信号ＳＷｐ［３］＝“１”になる（ステップＳ２２−４）。即ち、図１８において、制御信号Ｎ＿ＣＡＬ＿ｏｎ＝“１”になると、フリップフロップ２０４−３の出力信号＝“１”、ＯＲ回路２０７−３の出力信号＝“１”、ＯＲ回路２０９−３が出力する制御信号Ｎ＿ＳＷｐ［３］＝“１”となる。図１２では、補正対象指定信号ＯＰ［３：０］＝“００００”であり、制御信号Ｐ＿ＳＷｐ［３：０］＝“００００”である。また、制御信号ＥＯ＿ｃａｌ＝“０”で、制御信号Ｕ＿ＳＷｐ［３：０］＝“００００”である。この結果、ＯＲ回路１４４の出力信号Ｅ＿ＳＷｐ［３：０］＝“１０００”となり、ＯＲ回路１４５が出力する制御信号ＳＷｐ［３：０］＝“１０００”となる。
【０３６０】
この結果、図６において、セレクタ９５は、単位時間パルス／φをＰＭＯＳトランジスタ８５等、充放電部８２−１〜８２−８のスイッチ素子をなすＰＭＯＳトランジスタのゲートに供給し、ＰＭＯＳトランジスタ８５等、充放電部８２−１〜８２−８のスイッチ素子をなすＰＭＯＳトランジスタを単位時間τだけオンとする。したがって、ＰＭＯＳトランジスタ８６等、充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタによる充電電流により、容量２の１回目の充電が実行される。
【０３６１】
次に、フリップフロップ２００−３の出力信号ＯＮ＿ｒｅｇ［３］＝“１”であるか否かが判断される（ステップＳ２２−５）。フリップフロップ２００−３の出力信号ＯＮ＿ｒｅｇ［３］＝“０”であるから（ステップＳ２２−５でＹＥＳの場合）、変数Ｘ＝Ｘ−１＝３−１＝２となり（ステップＳ２２−１５）、制御信号ＳＷｐ［２］＝“１”になる（ステップＳ２２−４）。
【０３６２】
即ち、図１８において、制御信号ＯＮ＿ｒｅｇ［３］＝“０”で、分配器２０５−３は出力端子Ｂを“１”とするので、フリップフロップ２０６−２の出力信号＝“１”、ＯＲ回路２０７−２の出力信号＝“１”となり、ＯＲ回路２０９−２が出力する制御信号Ｎ＿ＳＷｐ［２］＝“１”となる。図１２では、補正対象指定信号ＯＰ［３：０］＝“００００”であり、制御信号Ｐ＿ＳＷｐ［３：０］＝“００００”である。また、制御信号ＥＯ＿ｃａｌ＝“０”で、制御信号Ｕ＿ＳＷｐ［３：０］＝“００００”である。この結果、ＯＲ回路１４４の出力信号Ｅ＿ＳＷｐ［３：０］＝“０１００”となり、ＯＲ回路１４５が出力する制御信号ＳＷｐ［３：０］＝“０１００”となる。
【０３６３】
この結果、図５において、セレクタ７２は、単位時間パルス／φをＰＭＯＳトランジスタ６２等、充放電部５９−１〜５９−４のスイッチ素子をなすＰＭＯＳトランジスタのゲートに供給し、ＰＭＯＳトランジスタ６２等、充放電部５９−１〜５９−４のスイッチ素子をなすＰＭＯＳトランジスタを単位時間τだけオンとする。したがって、ＰＭＯＳトランジスタ６２等、充放電部５９−１〜５９−４の電流源をなすＰＭＯＳトランジスタによる充電電流により、容量２の２回目の充電が実行される。
【０３６４】
次に、フリップフロップ２００−２の出力信号ＯＮ＿ｒｅｇ［２］＝“１”であるか否かが判断される（ステップＳ２２−５）。フリップフロップ２００−２の出力信号ＯＮ＿ｒｅｇ［２］＝“０”であるから（ステップＳ２２−５でＹＥＳの場合）、変数Ｘ＝Ｘ−１＝２−１＝１となり（ステップＳ２２−１５）、制御信号ＳＷｐ［１］＝“１”になる（ステップＳ２２−４）。
【０３６５】
即ち、図１８において、制御信号ＯＮ＿ｒｅｇ［２］＝“０”で、分配器２０５−２は出力端子Ｂを“１”とするので、フリップフロップ２０６−１の出力信号＝“１”、ＯＲ回路２０７−１の出力信号＝“１”となり、ＯＲ回路２０９−１が出力する制御信号Ｎ＿ＳＷｐ［１］＝“１”となる。図１２では、補正対象指定信号ＯＰ［３：０］＝“００００”であり、制御信号Ｐ＿ＳＷｐ［３：０］＝“００００”である。また、制御信号ＥＯ＿ｃａｌ＝“０”で、制御信号Ｕ＿ＳＷｐ［３：０］＝“００００”である。この結果、ＯＲ回路１４４の出力信号Ｅ＿ＳＷｐ［３：０］＝“００１０”となり、ＯＲ回路１４５が出力する制御信号ＳＷｐ［３：０］＝“００１０”となる。
【０３６６】
この結果、図４において、セレクタ４９は、単位時間パルス／φをＰＭＯＳトランジスタ３９等、充放電部３６−１、３６−２のスイッチ素子をなすＰＭＯＳトランジスタのゲートに供給し、ＰＭＯＳトランジスタ３９等、充放電部３６−１、３６−２のスイッチ素子をなすＰＭＯＳトランジスタを単位時間τだけオンとする。したがって、ＰＭＯＳトランジスタ４０等、充放電部５９−１〜５９−４の電流源をなすＰＭＯＳトランジスタによる充電電流により、容量２の３回目の充電が実行される。
【０３６７】
次に、フリップフロップ２００−１の出力信号ＯＮ＿ｒｅｇ［１］＝“１”であるか否かが判断される（ステップＳ２２−５）。フリップフロップ２００−１の出力信号ＯＮ＿ｒｅｇ［１］＝“０”であるから（ステップＳ２２−５でＹＥＳの場合）、変数Ｘ＝Ｘ−１＝１−１＝０となり、（ステップＳ２２−１５）、制御信号ＳＷｐ［０］＝“１”になる（ステップＳ２２−４）。
【０３６８】
即ち、図１８において、制御信号ＯＮ＿ｒｅｇ［１］＝“０”で、分配器２０５−１は出力端子Ｂを“１”とするので、フリップフロップ２０６−０の出力信号＝“１”、ＯＲ回路２０７−０の出力信号＝“１”となり、ＯＲ回路２０９−０が出力する制御信号Ｎ＿ＳＷｐ［０］＝“１”となる。図１２では、補正対象指定信号ＯＰ［３：０］＝“００００”であり、制御信号Ｐ＿ＳＷｐ［３：０］＝“００００”である。また、制御信号ＥＯ＿ｃａｌ＝“０”で、制御信号Ｕ＿ＳＷｐ［３：０］＝“００００”である。この結果、ＯＲ回路１４４の出力信号Ｅ＿ＳＷｐ［３：０］＝“０００１”となり、ＯＲ回路１４５が出力する制御信号ＳＷｐ［３：０］＝“０００１”となる。
【０３６９】
この結果、図３において、セレクタ２７は、単位時間パルス／φを充放電部１４のスイッチ素子をなすＰＭＯＳトランジスタ１７のゲートに供給し、充放電部１４のスイッチ素子をなすＰＭＯＳトランジスタ１７を単位時間τだけオンとする。したがって、充放電部１４の電流源をなすＰＭＯＳトランジスタによる充電電流により、容量２の４回目の充電が実行される。
【０３７０】
次に、フリップフロップ２００−０の出力信号ＯＮ＿ｒｅｇ［０］＝“１”であるか否かが判断される（ステップＳ２２−５）。フリップフロップ２００−０の出力信号ＯＮ＿ｒｅｇ［０］＝“１”であるから（ステップＳ２２−５でＹＥＳの場合）、制御信号ＳＷｐ［０］は再度“１”となる（ステップＳ２２−６）。
【０３７１】
即ち、図１８において、制御信号ＯＮ＿ｒｅｇ［０］＝“１”で、分配器２０５−０は出力端子Ａを“１”とするので、フリップフロップ２０６−０の出力信号＝“１”、ＯＲ回路２０７−０の出力信号＝“１”、ＯＲ回路２０９−０が出力する制御信号Ｎ＿ＳＷｐ［０］＝“１”となる。図１２では、補正対象指定信号ＯＰ［３：０］＝“００００”であり、制御信号Ｎ＿ＳＷｐ［３：０］＝“００００”である。また、制御信号ＥＯ＿ｃａｌ＝“０”で、制御信号Ｕ＿ＳＷｐ［３：０］＝“００００”である。この結果、ＯＲ回路１４４の出力信号Ｅ＿ＳＷｐ［３：０］＝“０００１”となり、ＯＲ回路１４５が出力する制御信号ＳＷｐ［３：０］＝“０００１”となる。
【０３７２】
この結果、図３において、セレクタ２７は、単位時間パルス／φを充放電部１４のスイッチ素子をなすＰＭＯＳトランジスタ１７のゲートに供給し、充放電部１４のスイッチ素子をなすＰＭＯＳトランジスタを単位時間τだけオンとする。したがって、充放電部１４の電流源をなすＰＭＯＳトランジスタによる充電電流により、容量２の５回目の充電が実行される。
【０３７３】
次に、制御信号ＳＷｐ［０］は再々度“１”となる（ステップＳ２２−７）。即ち、フリップフロップ２０８−０の出力信号＝“１”、ＯＲ回路２０９−０が出力する制御信号Ｎ＿ＳＷｐ［１］＝“１”となり、制御信号ＳＷｐ［１］は再々度“１”となる。この結果、図３において、セレクタ２７は、単位時間パルス／φを充放電部１４のスイッチ素子をなすＰＭＯＳトランジスタ１７のゲートに供給し、充放電部１４のスイッチ素子をなすＰＭＯＳトランジスタ１７を単位時間τだけオンとする。したがって、充放電部１４の電流源をなすＰＭＯＳトランジスタ１８による充電電流により、容量２の６回目の充電が実行される。
【０３７４】
次に、制御信号ＳＷｎ［１］は“１”となる（ステップＳ２２−８）。即ち、２１０−０が出力する制御信号Ｎ＿ＳＷｎ［０］＝“１”となる。図１２では、制御信号ＥＯ＿ｃａｌ＝“０”で、制御信号Ｕ＿ＳＷｎ［３：０］＝“００００”であり、ＯＲ回路１４６が出力する制御信号ＳＷｎ［３：０］＝“０００１”となる。この結果、図３において、セレクタ３１は、単位時間パルスφを充放電部１４のスイッチ素子をなすＮＭＯＳトランジスタ２０のゲートに供給し、充放電部１４のスイッチ素子をなすＮＭＯＳトランジスタ２０を単位時間τだけオンとする。したがって、充放電部１４の電流源をなすＮＭＯＳトランジスタ２１による放電電流により、容量２の放電が１回実行される。
【０３７５】
次に、図１７において、フリップフロップ２１７の出力信号Ｎ＿ｆｉｒｓｔ＿ｒｅｇ＝“０”となっている状態で（ステップＳ２２−９でＹＥＳの場合）、図１８では、フリップフロップ２１４の出力信号＝“１”で、図１７では、ＡＮＤ回路２３１−３〜２３１−０が出力する制御信号ＥＮＭ［３：０］＝補正対象指定信号ＯＮ［３：０］＝“０００１”となる（ステップＳ２２−１０）。また、ＯＲ回路２１５の出力信号＝“１”となり、セレクタ２１６は、ＯＲ回路２１５の出力信号＝“１”を入力し、フリップフロップ２１７の出力信号Ｎ＿ｆｉｒｓｔ＿ｒｅｇ＝“１”となる（ステップＳ２２−１０）。また、制御信号ＥＮＭ［０］＝“１”となるので、ビット０対応充放電回路１１−０の電流源をなすＮＭＯＳトランジスタ２１のゲート電圧の補正が実行される。
【０３７６】
また、図１８では、フリップフロップ２２１の出力信号＝“１”となり、セレクタ２２２は比較回路６の出力信号Ｃ＿ＯＵＴを選択し、フリップフロップ２２３は、比較回路６の出力信号Ｃ＿ＯＵＴを取り込み、フリップフロップ２２３の出力信号Ｎ＿Ｒｅｓｕｌｔ＿ｒｅｇの値は、比較回路６の出力信号Ｃ＿ＯＵＴの値となる（ステップＳ２２−１１）。この場合、変数Ｘ＝分解能−１＝４−１＝３とされ（ステップＳ２２−１１）、ステップＳ２２−３に戻る。即ち、制御信号Ｎ［０］＝“１”とならないので、ステップＳ２２−３に戻る。
【０３７７】
これに対して、ステップＳ２２−９で、フリップフロップ２１７の出力信号Ｎ＿ｆｉｒｓｔ＿ｒｅｇ＝“１”となっている状態でも（ステップＳ２２−９でＮＯの場合）、同じく、フリップフロップ２１４の出力信号＝“１”で、ＡＮＤ回路２３１−３〜２３１−０の出力信号ＥＮＭ［３：０］＝補正対象指定信号ＯＮ［３：０］＝“０００１”となる（ステップＳ２２−１２）。この結果、ビット０対応充放電回路１１−０の電流源をなすＮＭＯＳトランジスタ２１のゲート電圧の補正が実行される。また、ＥＯＲ回路２２４により、フリップフロップ２２３の出力信号Ｎ＿Ｒｅｓｕｌｔ＿ｒｅｇの値と比較回路６の出力信号Ｃ＿ＯＵＴの値とが一致するか否かが判断される（ステップＳ２２−１３）。
【０３７８】
フリップフロップ２２３の出力信号Ｎ＿Ｒｅｓｕｌｔ＿ｒｅｇの値と比較回路６の出力信号Ｃ＿ＯＵＴの値とが一致する場合（ステップＳ２２−１３でＹＥＳの場合）には、ＥＯＲ回路２２４の出力信号＝“０”となるから、ＡＮＤ回路２２５の出力信号Ｎ＿ＥＮＤ＿ｆｌａｇ＝“０”、ＡＮＤ回路２３２−３〜２３２−０の出力信号Ｎ［３：０］＝“００００”となる。そして、セレクタ２２２は比較回路６の出力信号Ｃ＿ＯＵＴを選択し、フリップフロップ２２３は比較回路６の出力信号Ｃ＿ＯＵＴを取り込み、フリップフロップ２２３の出力信号Ｎ＿Ｒｅｓｕｌｔ＿ｒｅｇの値は、比較回路６の出力信号Ｃ＿ＯＵＴの値とされる（ステップＳ２２−１１）。また、変数Ｘ＝分解能−１＝４−１＝３とされ（ステップＳ２２−１１）、ステップＳ２２−３に戻る。即ち、制御信号Ｎ［０］＝“１”とならないので、ステップＳ２２−３に戻る。
【０３７９】
これに対して、ステップＳ２２−１３で、フリップフロップ２２３の出力信号Ｎ＿Ｒｅｓｕｌｔ＿ｒｅｇの値と比較回路６の出力信号Ｃ＿ＯＵＴの値とが不一致の場合（ステップＳ２２−１３でＮＯの場合）には、ＥＯＲ回路２２４の出力信号＝“１”となるから、ＡＮＤ回路２２５の出力信号Ｎ＿ＥＮＤ＿ｆｌａｇ＝“１”、ＡＮＤ回路２３２−３〜２３２−０が出力する制御信号Ｎ［３：０］＝“０００１”となる（ステップＳ２２−１４）。この結果、ビット０対応充放電回路１１−０の放電電流値−Ｉ0の補正動作（即ち、ビット０対応充放電回路１１−０の充放電部１４の電流源をなすＮＭＯＳトランジスタ２１のゲート電圧の補正動作）が終了する。
【０３８０】
以上のように、ステップＳ２０−９で、ビット０対応充放電回路１１−０による放電電流値−Ｉ0の補正（即ち、ビット０対応充放電回路１１−０の充放電部１４の電流源をなすＮＭＯＳトランジスタ２１のゲート電圧の補正）が実行される場合には、まず、ＰＭＯＳトランジスタ８６等、ビット３対応充放電回路１１−３の充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタによる容量２の充電が１回実行される。次に、ＰＭＯＳトランジスタ６３等、ビット２対応充放電回路１１−２の充放電部５９−１〜５９−４の電流源をなすＰＭＯＳトランジスタによる容量２の充電が１回実行される。
【０３８１】
次に、ＰＭＯＳトランジスタ４０等、ビット１対応充放電回路１１−１の充放電部３６−１、３６−２の電流源をなすＰＭＯＳトランジスタによる容量２の充電が１回実行される。次に、ビット０対応充放電回路１１−０の充放電部１４の電流源をなすＰＭＯＳトランジスタ１８による容量２の充電が３回実行される。次に、ビット０対応充放電回路１１−０の充放電部１４の電流源をなすＮＭＯＳトランジスタ２１による容量２の放電が１回実行される。
【０３８２】
そして、判定の結果、例えば、アナログ電圧ＶＯＵＴ＞基準電圧Ｖrefの場合には、ビット０対応充放電回路１１−０の充放電部１４の電流源をなすＮＭＯＳトランジスタ２１のゲート電圧を上げる補正が実行される。次に、ＰＭＯＳトランジスタ８６等、ビット３対応充放電回路１１−３の充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタによる容量２の充電が１回実行される。次に、ＰＭＯＳトランジスタ６３等、ビット２対応充放電回路１１−２の充放電部５９−１〜５９−４の電流源をなすＰＭＯＳトランジスタによる容量２の充電が１回実行される。
【０３８３】
次に、ＰＭＯＳトランジスタ４０等、ビット１対応充放電回路１１−１の充放電部３６−１、３６−２の電流源をなすＰＭＯＳトランジスタによる容量２の充電が１回実行される。次に、ビット０対応充放電回路１１−０の充放電部１４の電流源をなすＰＭＯＳトランジスタ１８による容量２の充電が３回実行される。次に、ビット０対応充放電回路１１−０の充放電部１４の電流源をなすＮＭＯＳトランジスタ２１による容量２の放電が１回実行される。判定の結果、アナログ電圧ＶＯＵＴ＞基準電圧Ｖrefの間は、以上の動作が繰り返される。そして、アナログ電圧ＶＯＵＴ≦基準電圧Ｖrefとなった時点で、ビット０対応充放電回路１１−０の充放電部１４の電流源をなすＮＭＯＳトランジスタ２１のゲート電圧の補正が完了したものとされる。
【０３８４】
また、例えば、１回目の判定で、アナログ電圧ＶＯＵＴ＜基準電圧Ｖrefの場合には、ビット０対応充放電回路１１−０の充放電部１４の電流源をなすＮＭＯＳトランジスタ２１のゲート電圧を下げる補正が実行される。次に、ＰＭＯＳトランジスタ８６等、ビット３対応充放電回路１１−３の充放電部８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタによる容量２の充電が１回実行される。次に、ＰＭＯＳトランジスタ６３等、ビット２対応充放電回路１１−２の充放電部５９−１〜５９−４の電流源をなすＰＭＯＳトランジスタによる容量２の充電が１回実行される。
【０３８５】
次に、ＰＭＯＳトランジスタ４０等、ビット１対応充放電回路１１−１の充放電部３６−１、３６−２の電流源をなすＰＭＯＳトランジスタによる容量２の充電が１回実行される。次に、ビット０対応充放電回路１１−０の充放電部１４の電流源をなすＰＭＯＳトランジスタ１８による容量２の充電が３回実行される。次に、ビット０対応充放電回路１１−０の充放電部１４の電流源をなすＮＭＯＳトランジスタ２１による容量２の放電が１回実行される。判定の結果、アナログ電圧ＶＯＵＴ＜基準電圧Ｖrefの間は、以上の動作が繰り返される。そして、アナログ電圧ＶＯＵＴ≧基準電圧Ｖrefとなった時点で、ビット０対応充放電回路１１−０の充放電部１４の電流源をなすＮＭＯＳトランジスタ２１のゲート電圧の補正が完了したものとされる。
【０３８６】
以上のように、本発明のＤＡコンバータの一実施形態においては、ビット３対応充放電回路１１−３の充電電流値Ｉ3の補正と、ビット３対応充放電回路１１−３の放電電流値−Ｉ3の補正と、ビット２対応充放電回路１１−２の充電電流値Ｉ2の補正と、ビット２対応充放電回路１１−２の放電電流値−Ｉ2の補正と、ビット１対応充放電回路１１−１の充電電流値Ｉ1の補正と、ビット１対応充放電回路１１−１の放電電流値−Ｉ1の補正と、ビット０対応充放電回路１１−０の充電電流値Ｉ0の補正と、及び、ビット０対応充放電回路１１−０の放電電流値−Ｉ0の補正とを、この順に実行することにより、充放電回路３の充放電電流値の補正が実行される。
【０３８７】
なお、ビット３対応充放電回路１１−３の充電電流値Ｉ3の補正と、ビット２対応充放電回路１１−２の充電電流値Ｉ2の補正と、ビット１対応充放電回路１１−１の充電電流値Ｉ1の補正と、ビット０対応充放電回路１１−０の充電電流値Ｉ0の補正と、ビット３対応充放電回路１１−３の放電電流値−Ｉ3の補正と、ビット２対応充放電回路１１−２の放電電流値−Ｉ2の補正と、ビット１対応充放電回路１１−１の放電電流値−Ｉ1の補正と、ビット０対応充放電回路１１−０の放電電流値−Ｉ0の補正とを、この順に実行することにより、充放電回路３の充放電電流値の補正が実行されるように構成しても良い。
【０３８８】
また、ビット３対応充放電回路１１−３の充電電流値Ｉ3の補正、ビット２対応充放電回路１１−２の充電電流値Ｉ2の補正、ビット１対応充放電回路１１−１の充電電流値Ｉ1の補正、及び、ビット０対応充放電回路１１−０の充電電流値Ｉ0の補正が終了している場合には、ビット３対応充放電回路１１−３の放電電流値−Ｉ3の補正、ビット２対応充放電回路１１−２の放電電流値−Ｉ2の補正、ビット１対応充放電回路１１−１の放電電流値−Ｉ1の補正、及び、ビット０対応充放電回路１１−０の放電電流値−Ｉ0の補正は、どのような順番で補正を実行しても良い。
【０３８９】
図２３はビット０対応充放電回路１１−０の充電電流値Ｉ0の補正制御動作を示すタイミングチャートである。図２３中、期間ａ１は、図２１に示す初期設定が実行される期間である。期間ａ２は、ビット３対応充放電回路１１−３による容量２の１回の充電と、ビット２対応充放電回路１１−２による容量２の１回の充電と、ビット１対応充放電回路１１−１による容量２の１回の充電と、ビット０対応充放電回路１１−０による容量２の２回の充電が順に実行される期間である。期間ａ３は、比較回路６の出力信号Ｃ＿ＯＵＴに基づいてビット０対応充放電回路１１−０の充放電部１４のＰＭＯＳトランジスタ１８のゲート電圧（充電電流値Ｉ0）が補正される期間である。期間ａ４は、補正動作が完了したか否かが判定される期間である。
【０３９０】
図２４はビット０対応充放電回路１１−０の充電電流値Ｉ0の補正制御動作例を示すタイミングチャートである。図２４に示す例は、ビット３対応充放電回路１１−３による容量２の１回の充電と、ビット２対応充放電回路１１−２による容量２の１回の充電と、ビット１対応充放電回路１１−１による容量２の１回の充電と、ビット０対応充放電回路１１−０による容量２の２回の充電とを順に実行する工程を３回繰り返した場合である。図２４中、疑問符付の「完了」は、ビット０対応充放電回路１１−０の充電電流値Ｉ0の補正（充放電部１４のＰＭＯＳトランジスタ１８のゲート電圧）の補正が完了したか否かの制御回路８による判定工程である。
【０３９１】
図２５はビット３対応充放電回路１１−３の放電電流値−Ｉ3の補正制御動作を示すタイミングチャートである。図２５中、期間ｂ１は、図２２に示す初期設定が実行される期間である。期間ｂ２は、ビット３対応充放電回路１１−３による容量２の３回の充電と、ビット３対応充放電回路１１−３による容量２の１回の放電とが順に実行される期間である。期間ｂ３は、比較回路６の出力信号Ｃ＿ＯＵＴに基づいて、ＮＭＯＳトランジスタ８９等、ビット３対応充放電回路１１−３の放電電流値−Ｉ3の補正（ＮＭＯＳトランジスタ８９等、充放電部８２−１〜８２−８の電流源をなすＮＭＯＳトランジスタのゲート電圧）が補正される期間である。期間ｂ４は、補正動作が完了したか否かが判定される期間である。
【０３９２】
図２６はビット３対応充放電回路１１−３の放電電流値−Ｉ3の補正制御動作例を示すタイミングチャートである。図２６に示す例は、ビット３対応充放電回路１１−３による容量２の３回の充電と、ビット３対応充放電回路１１−３による容量２の１回の放電とを順に実行する工程を３回繰り返して補正が完了した場合である。図２６中、疑問符付の「完了」は、ビット３対応充放電回路１１−３の放電電流値−Ｉ3の補正（ＮＭＯＳトランジスタ８９等、充放電部８２−１〜８２−８の電流源をなすＮＭＯＳトランジスタのゲート電圧の補正が完了したか否かの制御回路８による判定工程である。
【０３９３】
（通常動作制御）
図２７は本発明のＤＡコンバータの一実施形態で実行される制御回路８による通常動作制御を示すフローチャートである。本発明のＤＡコンバータの一実施形態においては、補正制御動作が終了すると、制御信号ＥＯ＿ｃａｌ＝“１”となる。即ち、補正制御動作が終了すると、図１２において、補正対象指定信号ＯＮ［０］＝“１”、制御信号Ｎ［０］＝“１”となり、ＡＮＤ回路１４３が出力する制御信号ＥＯ＿ｃａｌ＝“１”となる。
【０３９４】
図１９において、制御信号ＥＯ＿ｃａｌ＝“０”で、補正指示信号ＣＡＬ＝“１”となると（即ち、補正制御動作が開始すると）、ＡＮＤ回路２３７の出力信号＝“１”、ＯＲ回路２３８の出力信号＝“１”となる。セレクタ２３９はＯＲ回路２３８の出力信号＝“１”を選択するので、フリップフロップ２４０の出力信号＝“１”が維持される。
【０３９５】
その後、制御信号ＥＯ＿ｃａｌ＝“１”になると、セレクタ２４１は、フリップフロップ２４０の出力信号＝“１”を選択する。この結果、ＯＲ回路２４２の出力信号＝“１”となり、この時点では、補正指示信号ＣＡＬ＝“０”であるから、セレクタ２４３の出力信号＝“１”、フリップフロップ２４４の出力信号＝“１”となる。したがって、制御信号ｓｔａｒｔ＝“１”、ｘｓｔａｒｔ＝“０”となる（ステップＳ２７−１）。また、変数Ｘ＝分解能−１＝４−１＝３とされる（ステップＳ２７−１）。ここでの変数Ｘ＝３は、フリップフロップ２４７−３の出力信号＝“１”となることである。
【０３９６】
この結果、リセット回路５では、ＮＭＯＳトランジスタ１２７及びＰＭＯＳトランジスタ１２８がオン、ＮＭＯＳトランジスタ１２９がオフとなり、アナログ電圧出力ネット４の電位が基準電圧Ｖrefにリセットされる。次に、制御信号ＥＯ＿ｃａｌが“０”となり、セレクタ２４１の出力信号＝“０”、ＯＲ回路２４２の出力信号＝“０”、セレクタ２４３の出力信号＝“０”、フリップフロップ２４４の出力信号＝“０”となる。この結果、制御信号ｓｔａｒｔ＝“０”、ｘｓｔａｒｔ＝“１”となり、アナログ電圧出力ネット４のリセットが終了する。
【０３９７】
また、変数Ｘ≧０であるか否かが判断される（ステップＳ２７−２）。これは、フリップフロップ２４７−３の出力信号＝“１”、フリップフロップ２４７−２〜２４７−０の出力信号＝“０”であるか否かのＡＮＤ回路２４９−３〜２４９−０、２５０−３〜２５０−０による判断である。本例では、フリップフロップ２４７−３の出力信号＝“１”、フリップフロップ２４７−２〜２４７−０の出力信号＝“０”となっている。
【０３９８】
この結果、制御信号Ｕ＿ＳＷｐ［３］＝Ｂｉｔ［３］、Ｕ＿ＳＷｎ［３］＝／Ｂｉｔ［３］とされる（ステップＳ２７−４）。ここで、図１２において、制御信号Ｐ＿ＳＷｐ［３］＝“０”、Ｎ＿ＳＷｐ［３］＝“０”、Ｎ＿ＳＷｎ［３］＝“０”あるから、ＯＲ回路１４４が出力する信号Ｅ＿ＳＷｐ［３］＝“０”、ＯＲ回路１４５が出力する制御信号ＳＷｐ［３］＝Ｂｉｔ［３］、ＯＲ回路１４６が出力するＳＷｎ［３］＝／ＢＩｔ［３］となる。なお、制御信号ＳＷｐ［２：０］＝“０００”、ＳＷｎ［２：０］＝“０００”である。したがって、Ｂｉｔ［３］＝“１”であれば、ビット３充放電回路１１−３により容量２の充電が実行される。これに対して、Ｂｉｔ［３］＝“０”であれば、ビット３充放電回路１１−３により容量２の放電が実行される。
【０３９９】
次に、変数Ｘ−１＝３−１＝２とされる（ステップＳ２７−４）。これは、フリップフロップ２４７−２の出力信号＝“１”となることである。そして、変数Ｘ≧０であるか否かが判断される（ステップＳ２７−２）。これは、フリップフロップ２４７−２の出力信号＝“１”、フリップフロップ２４７−３、２４７−１、２４７−０の出力信号＝“０”であるか否かのＡＮＤ回路２４９−３〜２４９−０、２５０−３〜２５０−０による判断である。本例では、フリップフロップ２４７−２の出力信号＝“１”、フリップフロップ２４７−３、２４７−１、２４７−０の出力信号＝“０”となっている。
【０４００】
この結果、制御信号ＳＷｐ［２］＝Ｂｉｔ［２］、ＳＷｎ［２］＝／Ｂｉｔ［２］とされる（ステップＳ２７−４）。ここで、図１２において、制御信号Ｐ＿ＳＷｐ［２］＝“０”、Ｎ＿ＳＷｐ［２］＝“０”、Ｎ＿ＳＷｎ［２］＝“０”あるから、ＯＲ回路１４４が出力する信号Ｅ＿ＳＷｐ［２］＝“０”、ＯＲ回路１４５が出力する制御信号ＳＷｐ［２］＝Ｂｉｔ［２］、ＯＲ回路１４６が出力するＳＷｎ［２］＝／ＢＩｔ［２］となる。なお、制御信号ＳＷｐ［３］、ＳＷｐ［１：０］＝“００”、ＳＷｎ［３］、ＳＷｎ［１：０］＝“００”である。したがって、Ｂｉｔ［２］＝“１”であれば、ビット２充放電回路１１−２により容量２の充電が実行される。これに対して、Ｂｉｔ［２］＝“０”であれば、ビット２充放電回路１１−２により容量２の放電が実行される。
【０４０１】
次に、変数Ｘ−１＝２−１＝１とされる（ステップＳ２７−４）。これは、フリップフロップ２４７−１の出力信号＝“１”となることである。そして、変数Ｘ≧０であるか否かが判断される（ステップＳ２７−２）。これは、フリップフロップ２４７−１の出力信号＝“１”、フリップフロップ２４７−３、２４７−２、２４７−０の出力信号＝“０”であるか否かのＡＮＤ回路２４９−３〜２４９−０、２５０−３〜２５０−０による判断である。本例では、フリップフロップ２４７−１の出力信号＝“１”、フリップフロップ２４７−３、２４７−２、２４７−０の出力信号＝“０”となっている。
【０４０２】
この結果、制御信号ＳＷｐ［１］＝Ｂｉｔ［１］、ＳＷｎ［１］＝／Ｂｉｔ［１］とされる（ステップＳ２７−４）。ここで、図１２において、制御信号Ｐ＿ＳＷｐ［１］＝“０”、Ｎ＿ＳＷｐ［１］＝“０”、Ｎ＿ＳＷｎ［１］＝“０”あるから、ＯＲ回路１４４が出力する信号Ｅ＿ＳＷｐ［１］＝“０”、ＯＲ回路１４５が出力する制御信号ＳＷｐ［１］＝Ｂｉｔ［１］、ＯＲ回路１４６が出力するＳＷｎ［１］＝／ＢＩｔ［１］となる。なお、制御信号ＳＷｐ［３：２］＝“００”、ＳＷｐ［０］＝“０”、ＳＷｎ［３：２］＝“００”、ＳＷｎ［０］＝“０”である。したがって、Ｂｉｔ［１］＝“１”であれば、ビット１充放電回路１１−１により容量２の充電が実行される。これに対して、Ｂｉｔ［１］＝“０”であれば、ビット１充放電回路１１−１により容量２の放電が実行される。
【０４０３】
次に、変数Ｘ−１＝１−１＝０とされる（ステップＳ２７−４）。これは、フリップフロップ２４７−０の出力信号＝“１”となることである。そして、変数Ｘ≧０であるか否かが判断される（ステップＳ２７−２）。これは、フリップフロップ２４７−０の出力信号＝“１”、フリップフロップ２４７−３〜２４７−１の出力信号＝“０”であるか否かのＡＮＤ回路２４９−３〜２４９−０、２５０−３〜２５０−０による判断である。本例では、フリップフロップ２４７−０の出力信号＝“１”、フリップフロップ２４７−３〜２４７−１の出力信号＝“０”となっている。
【０４０４】
この結果、制御信号ＳＷｐ［０］＝Ｂｉｔ［０］、ＳＷｎ［０］＝／Ｂｉｔ［０］とされる（ステップＳ２７−４）。ここで、図１２において、制御信号Ｐ＿ＳＷｐ［０］＝“０”、Ｎ＿ＳＷｐ［０］＝“０”、Ｎ＿ＳＷｎ［０］＝“０”あるから、ＯＲ回路１４４が出力する信号Ｅ＿ＳＷｐ［０］＝“０”、ＯＲ回路１４５が出力する制御信号ＳＷｐ［０］＝Ｂｉｔ［０］、ＯＲ回路１４６が出力するＳＷｎ［０］＝／ＢＩｔ［０］となる。なお、制御信号ＳＷｐ［３：１］＝“０００”、ＳＷｎ［３：１］＝“０００”である。したがって、Ｂｉｔ［０］＝“１”であれば、ビット０充放電回路１１−０により容量２の充電が実行される。これに対して、Ｂｉｔ［０］＝“０”であれば、ビット０充放電回路１１−０により容量２の放電が実行される。
【０４０５】
次に、変数Ｘ−１＝０−１＝−１とされる（ステップＳ２７−４）。これは、フリップフロップ２４７−３〜２４７−０の出力信号＝“０”となることである。そして、変数Ｘ≧０であるか否かが判断される（ステップＳ２７−２）。これは、フリップフロップ２５２−０の出力信号＝“１”であるか否かの判断である。本例では、フリップフロップ２５２−０の出力信号＝“１”となっている。即ち、制御信号ＥＯ＿ｃｏｎｖ＝“１”となり（ステップＳ２７−５）、アナログ変換が終了する。
【０４０６】
図２８は通常動作制御例を示すタイミングチャートである。アナログ電圧ＶＯＵＴにおいて、Ｃ３は、デジタル値“０１０１”のビット３の“０”をアナログ変換するためにビット３対応充放電回路１１−３により容量２の放電を１回実行した結果である。Ｃ２は、デジタル値“０１０１”のビット２の“１”をアナログ変換するためにビット２対応充放電回路１１−２により容量２の充電を１回実行した結果である。Ｃ１は、デジタル値“０１０１”のビット１の“０”をアナログ変換するためにビット１対応充放電回路１１−１により容量２の放電を１回実行した結果である。Ｃ０は、デジタル値“０１０１”のビット０の“１”をアナログ変換するためにビット０対応充放電回路１１−０により容量２の充電を１回実行した結果（最終結果）である。
【０４０７】
Ｄ３は、デジタル値“１０１０”のビット３の“１”をアナログ変換するためにビット３対応充放電回路１１−３により容量２の充電を１回実行した結果である。Ｄ２は、デジタル値“１０１０”のビット２の“０”をアナログ変換するためにビット２対応充放電回路１１−２により容量２の放電を１回実行した結果である。Ｄ１は、デジタル値“１０１０”のビット１の“１”をアナログ変換するためにビット１対応充放電回路１１−１により容量２の充電を１回実行した結果である。Ｄ０はデジタル値“１０１０”のビット０の“０”をアナログ変換するためにビット０対応充放電回路１１−０により容量２の放電を１回実行した結果（最終結果）である。
【０４０８】
以上のように、本発明のＤＡコンバータの一実施形態においては、ビット３対応充放電回路１１−３の充電電流値Ｉ3の補正と、ビット３対応充放電回路１１−３の放電電流値−Ｉ3の補正と、ビット２対応充放電回路１１−２の充電電流値Ｉ2の補正と、ビット２対応充放電回路１１−２の放電電流値−Ｉ2の補正と、ビット１対応充放電回路１１−１の充電電流値Ｉ1の補正と、ビット１対応充放電回路１１−１の放電電流値−Ｉ1の補正と、ビット０対応充放電回路１１−０の充電電流値Ｉ0の補正と、ビット０対応充放電回路１１−０の放電電流値−Ｉ0の補正とを順に実行することにより、充放電回路３の充放電電流値の補正を行い、入出力特性の線形性を確保している。
【０４０９】
したがって、容量２や、充放電回路３の充電部内の電流源や、充放電回路３内の放電部内の電流源や、単位時間パルス生成回路７に製造ばらつきがあっても、入出力特性の線形性を確保するために、容量２の容量値Ｃを大きくする必要や、充放電回路３の充電部の最大充電電流値を大きくする必要や、充放電回路３の放電部の最大放電電流値を大きくする必要がない。したがって、低面積化および低消費電力化を図ることができる。
【０４１０】
また、ビット２対応充放電回路１１−２の充電電流値Ｉ2の補正を行う場合には、充電電流値補正済みのビット３対応充放電回路１１−３の充電部に容量２の充電を１回実行させ、次に、ビット２対応充放電回路１１−２の充電部に容量２の充電を２回実行させるとしている。したがって、ビット２対応充放電回路１１−２の充電電流値Ｉ2の補正を行う場合の容量２の充電回数を必要最小限にすることができる。
【０４１１】
また、ビット１対応充放電回路１１−１の充電電流値Ｉ1の補正を行う場合には、充電電流値補正済みのビット３対応充放電回路１１−３の充電部に容量２の充電を１回実行させ、次に、充電電流値補正済みのビット２対応充放電回路１１−２の充電部に容量２の充電を１回実行させ、次に、ビット１対応充放電回路１１−１の充電部に容量２の充電を２回実行させるとしている。したがって、ビット１対応充放電回路１１−１の充電電流値Ｉ1の補正を行う場合の容量２の充電回数を必要最小限にすることができる。
【０４１２】
また、ビット０対応充放電回路１１−０の充電電流値Ｉ0の補正を行う場合には、充電電流値補正済みのビット３対応充放電回路１１−３の充電部に容量２の充電を１回実行させ、次に、充電電流値補正済みのビット２対応充放電回路１１−２の充電部に容量２の充電を１回実行させ、次に、充電電流値補正済みのビット１対応充放電回路１１−１の充電部に容量２の充電を１回実行させ、次に、ビット０対応充放電回路１１−０の充電部に容量２の充電を２回実行させるとしている。したがって、ビット０対応充放電回路１１−０の充電電流値Ｉ0の補正を行う場合の容量２の充電回数を必要最小限にすることができる。
【０４１３】
また、ビット３対応充放電回路１１−３の放電電流値−Ｉ3の補正を行う場合には、充電電流値補正済みのビット３対応充放電回路１１−３の充電部に容量２の充電を３回実行させ、次に、ビット３対応充放電回路１１−３の放電部に容量２の放電を１回実行させるとしている。したがって、ビット３対応充放電回路１１−３の放電電流値−Ｉ3の補正を行う場合の容量２の充放電回数を必要最小限にすることができる。
【０４１４】
また、ビット２対応充放電回路１１−２の放電電流値−Ｉ2の補正を行う場合には、充電電流値補正済みのビット３対応充放電回路１１−３の充電部に容量２の充電を１回実行させ、次に、充電電流値補正済みのビット２対応充放電回路１１−２の充電部に容量２の充電を３回実行させ、次に、ビット２対応充放電回路１１−２の放電部に容量２の放電を１回実行させるとしている。したがって、ビット２対応充放電回路１１−２の放電電流値−Ｉ2の補正を行う場合の容量２の充放電回数を必要最小限にすることができる。
【０４１５】
また、ビット１対応充放電回路１１−１の放電電流値−Ｉ1の補正を行う場合には、充電電流値補正済みのビット３対応充放電回路１１−３の充電部に容量２の充電を１回実行させ、次に、充電電流値補正済みのビット２対応充放電回路１１−２の充電部に容量２の充電を１回実行させ、次に、充電電流値補正済みのビット１対応充放電回路１１−１の充電部に容量２の充電を３回実行させ、次に、ビット２対応充放電回路１１−２の放電部に容量２の放電を１回実行させるとしている。したがって、ビット１対応充放電回路１１−１の放電電流値−Ｉ1の補正を行う場合の容量２の充放電回数を必要最小限にすることができる。
【０４１６】
また、ビット０対応充放電回路１１−０の放電電流値−Ｉ0の補正を行う場合には、充電電流値補正済みのビット３対応充放電回路１１−３の充電部に容量２の充電を１回実行させ、次に、充電電流値補正済みのビット２対応充放電回路１１−２の充電部に容量２の充電を１回実行させ、次に、充電電流値補正済みのビット１対応充放電回路１１−１の充電部に容量２の充電を１回実行させ、次に、充電電流値補正済みのビット０対応充放電回路１１−０の充電部に容量２の充電を３回実行させ、次に、ビット０対応充放電回路１１−０の放電部に容量２の放電を１回実行させるとしている。したがって、ビット０対応充放電回路１１−０の放電電流値−Ｉ0の補正を行う場合の容量２の充放電回数を必要最小限にすることができる。
【０４１７】
したがって、本発明のＤＡコンバータの一実施形態によれば、充放電回路３の充放電電流値Ｉ3〜Ｉ0、−Ｉ3〜−Ｉ0の補正を行う場合の容量２の充放電回数を必要最小限とすることができる。
【０４１８】
本発明のＤＡコンバータの一実施形態においては、充放電部１４の電流源をなすＮＭＯＳトランジスタ２１の制御回路をアップ・ダウン・カウンタ３２と、デコーダ３３と、ＤＡコンバータ３４とで構成したが、この代わりに、図２９又は図３０に示すように構成しても良い。図２９において、２５５は容量、２５６、２５７はＰＭＯＳトランジスタ、２５８、２５９はＮＭＯＳトランジスタ、２６０はＮＡＮＤ回路、２６１はＡＮＤ回路である。図３０において、２６２は容量、２６３はＰＭＯＳトランジスタ、２６４はＮＭＯＳトランジスタ、２６５はＮＡＮＤ回路、２６６はＡＮＤ回路である。
【０４１９】
ＮＭＯＳトランジスタ４３等、充放電回路３６−１、３６−２の電流源をなすＮＭＯＳトランジスタを制御する制御回路や、ＮＭＯＳトランジスタ６６等、充放電回路５９−１〜５９−４の電流源をなすＮＭＯＳトランジスタを制御する制御回路や、ＮＭＯＳトランジスタ８９等、充放電回路８２−１〜８２−８の電流源をなすＮＭＯＳトランジスタを制御する制御回路や、充放電部１４の電流源をなすＰＭＯＳトランジスタ１８を制御する制御回路や、ＮＭＯＳトランジスタ４０等、充放電回路３６−１、３６−２の電流源をなすＰＭＯＳトランジスタを制御する制御回路や、ＮＭＯＳトランジスタ６３等、充放電回路５９−１〜５９−４の電流源をなすＰＭＯＳトランジスタを制御する制御回路や、ＮＭＯＳトランジスタ８６等、充放電回路８２−１〜８２−８の電流源をなすＰＭＯＳトランジスタを制御する制御回路も、同様に構成することができる。
【図面の簡単な説明】
【０４２０】
【図１】本発明のＤＡコンバータの一実施形態を示す回路図である。
【図２】本発明のＤＡコンバータの一実施形態が備える充放電回路の構成を示す回路図である。
【図３】本発明のＤＡコンバータの一実施形態が備える充放電回路内のビット０対応充放電回路の構成を示す回路図である。
【図４】本発明のＤＡコンバータの一実施形態が備える充放電回路内のビット１対応充放電回路の構成を示す回路図である。
【図５】本発明のＤＡコンバータの一実施形態が備える充放電回路内のビット２対応充放電回路の構成を示す回路図である。
【図６】本発明のＤＡコンバータの一実施形態が備える充放電回路内のビット３対応充放電回路の構成を示す回路図である。
【図７】本発明のＤＡコンバータの一実施形態が備えるビット０対応充放電回路内の充電制御部内のアップ・ダウン・カウンタ及びＤＡコンバータの構成を示す回路図である。
【図８】本発明のＤＡコンバータの一実施形態が備えるビット０対応充放電回路内の放電制御部内のアップ・ダウン・カウンタ及びＤＡコンバータの構成を示す回路図である。
【図９】本発明のＤＡコンバータの一実施形態が備えるリセット回路の構成を示す回路図である。
【図１０】本発明のＤＡコンバータの一実施形態が備える単位時間パルス生成回路の構成を示す回路図である。
【図１１】本発明のＤＡコンバータの一実施形態が備える単位時間パルス生成回路の動作を示す波形図である。
【図１２】本発明のＤＡコンバータの一実施形態が備える制御回路の構成を示す回路図である。
【図１３】本発明のＤＡコンバータの一実施形態が備えるビット３−ＰＭＯＳ指定回路、ビット３−ＮＭＯＳ指定回路、ビット２−ＰＭＯＳ指定回路及びビット２−ＮＭＯＳ指定回路の構成を示す回路図である。
【図１４】本発明のＤＡコンバータの一実施形態が備えるビット１−ＰＭＯＳ指定回路、ビット１−ＮＭＯＳ指定回路、ビット０−ＰＭＯＳ指定回路及びビット０−ＮＭＯＳ指定回路の構成を示す回路図である。
【図１５】本発明のＤＡコンバータの一実施形態が備えるＰＭＯＳ補正制御回路の構成を分図して示す回路図である。
【図１６】本発明のＤＡコンバータの一実施形態が備えるＰＭＯＳ補正制御回路の構成を分図して示す回路図である。
【図１７】本発明のＤＡコンバータの一実施形態が備えるＮＭＯＳ補正制御回路の構成を分図して示す回路図である。
【図１８】本発明のＤＡコンバータの一実施形態が備えるＮＭＯＳ補正制御回路の構成を分図して示す回路図である。
【図１９】本発明のＤＡコンバータの一実施形態が備える通常動作制御回路の構成を示す回路図である。
【図２０】本発明のＤＡコンバータの一実施形態の動作を示すフローチャートである。
【図２１】本発明のＤＡコンバータの一実施形態で実行される制御回路による補正制御動作を示すフローチャートである。
【図２２】本発明のＤＡコンバータの一実施形態で実行される制御回路による補正制御動作を示すフローチャートである。
【図２３】本発明のＤＡコンバータの一実施形態で実行されるビット０対応充放電回路の充電電流値の補正制御動作を示すタイミングチャートである。
【図２４】本発明のＤＡコンバータの一実施形態で実行されるビット０対応充放電回路の充電電流値の補正制御動作例を示すタイミングチャートである。
【図２５】本発明のＤＡコンバータの一実施形態で実行されるビット３対応充放電回路の放電電流値の補正制御動作を示すタイミングチャートである。
【図２６】本発明のＤＡコンバータの一実施形態で実行されるビット３対応充放電回路の放電電流値の補正制御動作例を示すタイミングチャートである。
【図２７】本発明のＤＡコンバータの一実施形態で実行される制御回路による通常動作制御を示すフローチャートである。
【図２８】本発明のＤＡコンバータの一実施形態で実行される制御回路による通常動作制御例を示すタイミングチャートである。
【図２９】本発明のＤＡコンバータの一実施形態が備える放電部の電流源トランジスタを制御する制御回路の第２構成例を示す回路図である。
【図３０】本発明のＤＡコンバータの一実施形態が備える放電部の電流源トランジスタを制御する制御回路の第３構成例を示す回路図である。
【図３１】電荷充填型のＤＡコンバータにおける容量の蓄積電圧と充放電電流と単位時間との関係を示す図である。
【符号の説明】
【０４２１】
１…アナログ電圧出力端子
２…容量
３…充放電回路
４…アナログ電圧出力ネット
５…リセット回路
６…比較回路
７…単位時間パルス生成回路
８…制御回路
１１−０…ビット０対応充放電回路
１１−１…ビット１対応充放電回路
１１−２…ビット２対応充放電回路
１１−３…ビット３対応充放電回路
１４、３６−１、３６−２、５９−１〜５９−４、８２−１〜８２−８…充放電部
１５、３７、６０、８３…充放電制御部
２５、４７、７０、９３…充電制御部
２６、４８、７１、９４…放電制御部
２７、４９、７２、９５…セレクタ
２８、５０、７３、９６…アップ・ダウン・カウンタ
２９、５１、７４、９７…デコーダ
３０、５２、７５、９８…ＤＡコンバータ
３１、５３、７６、９９…セレクタ
３２、５４、７７、１００…アップ・ダウン・カウンタ
３３、５５、７８、１０１…デコーダ
３４、５６、７９、１０２…ＤＡコンバータ
１０７、１１９…加算器
１０８、１２０…減算器
１３９…補正対象指定回路
１４０…ＰＭＯＳ補正制御回路
１４１…ＮＭＯＳ補正制御回路
１４２…通常動作制御回路
１４８−３…ビット３−ＰＭＯＳ指定回路
１４９−３…ビット３−ＮＭＯＳ指定回路
１４８−２…ビット２−ＰＭＯＳ指定回路
１４９−２…ビット２−ＮＭＯＳ指定回路
１４８−１…ビット１−ＰＭＯＳ指定回路
１４９−１…ビット１−ＮＭＯＳ指定回路
１４８−０…ビット０−ＰＭＯＳ指定回路
１４９−０…ビット０−ＮＭＯＳ指定回路
【図１】
2010041371.tif 000005
【図２】
2010041371.tif 000006
【図３】
2010041371.tif 000007
【図４】
2010041371.tif 000008
【図５】
2010041371.tif 000009
【図６】
2010041371.tif 000010
【図７】
2010041371.tif 000011
【図８】
2010041371.tif 000012
【図９】
2010041371.tif 000013
【図１０】
2010041371.tif 000014
【図１１】
2010041371.tif 000015
【図１２】
2010041371.tif 000016
【図１３】
2010041371.tif 000017
【図１４】
2010041371.tif 000018
【図１５】
2010041371.tif 000019
【図１６】
2010041371.tif 000020
【図１７】
2010041371.tif 000021
【図１８】
2010041371.tif 000022
【図１９】
2010041371.tif 000023
【図２０】
2010041371.tif 000024
【図２１】
2010041371.tif 000025
【図２２】
2010041371.tif 000026
【図２３】
2010041371.tif 000027
【図２４】
2010041371.tif 000028
【図２５】
2010041371.tif 000029
【図２６】
2010041371.tif 000030
【図２７】
2010041371.tif 000031
【図２８】
2010041371.tif 000032
【図２９】
2010041371.tif 000033
【図３０】
2010041371.tif 000034
【図３１】
2010041371.tif 000035