(57)【要約】【課題】短縮された逆回復時間と低逆漏れ電流特性を有する高耐圧の複合半導体整流素子とそれを用いた電力変換装置の提供。【解決手段】ＰＮ型シリコンダイオード１ｂとシリコンよりも高耐圧でワイドバンドギャップな半導体のショットキーバリアダイオード１ａを直列接続した複合半導体整流素子１とする。【選択図】        図１
2010238835.tif 000002
【特許請求の範囲】
【請求項１】
ＰＮ接合シリコンダイオードと該ダイオードと同等以上の耐圧を有し、シリコンよりバンドギャップが広い半導体を用いるショットキーバリアダイオードを直列接続した構成を有することを特徴とする複合半導体整流素子。
【請求項２】
前記シリコンよりバンドギャップが広い半導体がシリコンカーバイド半導体または窒化ガリウム半導体であることを特徴とする請求項１に記載の複合半導体整流素子。
【請求項３】
前記ダイオードがチップ状態で直列接続され、樹脂封止される構成を有することを特徴とする請求項１または２記載の複合半導体整流素子。
【請求項４】
スイッチング用半導体素子とインダクタンスで構成される力率改善機能を持つ回路に請求項１記載の複合型半導体整流素子を用いることを特徴とする電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複合半導体整流素子に関し、特にドリフト領域がシリコンよりバンドギャップが広い（以降、ワイドバンドギャップまたはＷＢＧと略記）半導体で構成されたＷＢＧ半導体整流素子とシリコン半導体整流素子とを直列接続した複合半導体整流素子とそれを用いた電力変換装置に関する。
【背景技術】
【０００２】
インバータ回路やスイッチング電源回路等において、スイッチング素子は高い周波数でオン・オフ動作する。前記回路内で、このスイッチング素子に逆並列接続されてフリーホイーリングダイオード（ＦＷＤ）として用いられる半導体整流素子（ダイオード）も高速スイッチング動作をしている。特にこの高速スイッチング動作をするダイオードに対しては、前記スイッチング素子と同程度の高耐圧と短い逆回復時間（逆リカバリー時間：ｔｒｒ）が必要とされ、併せて低い逆漏れ電流（ＩＲ）、低い順方向電圧（ＶＦ）も望まれる。
６００Ｖ耐圧クラスの通常のＰＮ接合シリコンダイオードは、前述のＦＷＤとして用いるには比較的逆回復時間（ｔｒｒ）が長いことおよび高温の逆回復時間ｔｒｒも長いことが問題となる。しかし、このＰＮ接合シリコンダイオードの良い点は漏れ電流ＩＲがワイドバンドギャップショットキーバリアダイオード（ＷＢＧ−ＳＢＤ）より比較的小さいことである。
【０００３】
一方、近時、パワー半導体分野では、ＷＢＧ半導体基板から作製されるＷＢＧダイオードが増えている。たとえば、特に６００Ｖクラスの高耐圧ＳＢＤについては、シリコンではＳＢＤの製品化が未だされていないが、ＧａＮ（窒化ガリウム）ＳＢＤおよびＳｉＣ（シリコンカーバイト）ＳＢＤなどのＷＢＧダイオードは既に製品化されている。この高耐圧ＳＢＤはユニポーラ型キャリアの素子であるので、原理的に少数キャリアの蓄積による逆回復時間（ｔｒｒ）が発生しない。従って高温時の逆回復時間（ｔｒｒ）の変動も起きないことが特徴である。他方で、この高耐圧ＳＢＤは逆漏れ電流（ＩＲ）特性が同耐圧クラスのＰＮ接合シリコンダイオードより大きいことが問題とされることがある。
また、このようなＷＢＧ半導体素子を含む複数の半導体素子を直列接続させる構成、およびこの直列接続の構成により前述した半導体整流素子の特性を改善するという課題については、下記特許文献にも記載がある。
【０００４】
ＧａＮ系のＬＥＤと、耐圧を高めるために複数の直列接続されたＳｉダイオードとを順方向に直列接続させる構成を含むＬＥＤ光源について記述されている（特許文献１）。逆回復時間と耐圧、オン抵抗とを改善するために、Ｓｉ製ダイオードとユニポーラ型の制御半導体素子との直列接続であってダイオードとして機能する複合半導体装置についての記載がある（特許文献２）。シリコンＳＢＤとＳｉＣダイオードとの直列接続からなる構成とすることにより高耐圧ＳｉＣダイオードの製造を容易にすることに関する記載がある（特許文献３）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−２７６９７９号公報（要約）
【特許文献２】特開２００８−１９８７３５号公報（要約、０００８段落）
【特許文献３】特開２００４−２１４２６８号公報（０００４、０００６段落）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、前記特許文献１、３に記載の半導体装置では、化合物半導体素子を含む複数の半導体素子の直列接続構成が用いられているが、この複合半導体素子の狙いとする課題が異なっている。また、インバータ回路やスイッチング電源回路等において使用されることを示唆する記載があるわけでもない。また、前記特許文献２に記載の複合半導体装置はフリーホイーリングダイオードとして用いられる素子であって、低順電圧降下で低耐圧のシリコン半導体素子と、オン時に等価的に抵抗として機能する高耐圧の制御半導体素子とを直列接続してダイオードとして機能させる構成を示している。この複合半導体装置は順電圧降下、耐圧および逆回復時間を改善させることを課題としている。しかし、化合物半導体を用いた制御半導体素子を経済的に安価に製造することに課題が残されている。
本発明は、以上説明した点を鑑みてなされたものであり、本発明の目的は、短縮された逆回復時間と低逆漏れ電流特性を有する高耐圧の複合半導体整流素子とそれを用いた電力変換装置を提供することである。
【課題を解決するための手段】
【０００７】
本発明は、前記本発明の目的を達成するために、ＰＮ接合シリコンダイオードと該ダイオードと同等以上の耐圧を有し、シリコンよりバンドギャップが広い半導体を用いるショットキーバリアダイオードを直列接続した構成を有する複合半導体整流素子とする。
前記シリコンよりバンドギャップが広い半導体をシリコンカーバイド半導体または窒化ガリウム半導体とすることが好ましい。
前記ダイオードがチップ状態で直列接続され、樹脂封止される構成を有する複合半導体整流素子とすることも好適である。
スイッチング用半導体素子とインダクタンスで構成される力率改善機能を持つ回路に前記複合半導体整流素子を用いる電力変換装置とすることも好ましい。
【発明の効果】
【０００８】
本発明によれば、短縮された逆回復時間と低逆漏れ電流特性を有する高耐圧の複合半導体整流素子とそれを用いた電力変換装置を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の複合半導体整流素子の一実施形態を示す等価回路図である。
【図２】本発明の複合半導体整流素子の異なる実施形態を示す等価回路図である。
【図３】ＧａＮ−ＳＢＤの逆回復電流の波形図である。（Ａ）は接合温度Ｔｊが２５℃、（Ｂ）は接合温度Ｔｊが１２５℃での、それぞれ逆回復電流の波形図である。
【図４】Ｓｉ−ＰＮ接合ダイオードの逆回復電流の波形図である。（Ａ）は接合温度Ｔｊが２５℃、（Ｂ）は接合温度Ｔｊが１２５℃での、それぞれ逆回復電流の波形図である。
【図５】本発明の実施例１にかかる複合半導体整流素子の逆回復電流の波形図である。（Ａ）は接合温度Ｔｊが２５℃、（Ｂ）は接合温度Ｔｊが１２５℃での、それぞれ逆回復電流の波形図である。
【図６】本発明の実施例１にかかる複合半導体整流素子とＧａＮ−ＳＢＤとＳｉ−ＰＮ接合ダイオードの各逆回復時間ｔｒｒと接合温度Ｔｊとの関係図である。
【図７】本発明の実施例１にかかる複合半導体整流素子とＧａＮ−ＳＢＤとＳｉ−ＰＮ接合ダイオードの各逆漏れ電流ＩＲと逆方向電圧Ｖとの関係図である。
【図８】本発明の実施例１にかかる複合半導体整流素子とＧａＮ−ＳＢＤとＳｉ−ＰＮ接合ダイオードの各逆漏れ電流ＩＲと接合温度Ｔｊとの関係図である。
【図９】ＳｉＣ−ＳＢＤの逆回復電流と電圧の波形図である。
【図１０】Ｓｉ−ＰＮ接合ダイオードの逆回復電流と電圧の波形図である。
【図１１】本発明の実施例２にかかる複合半導体整流素子の逆回復電流と電圧の波形図である。
【図１２】本発明の実施例２にかかる複合半導体整流素子の電流電圧（６Ａ−４００Ｖ）のオンオフの時系列に合わせたＳｉＣ−ＳＢＤとＰＮ接合シリコンダイオードのそれぞれにかかる電圧分担を示す電圧分担波形図である。
【図１３】前記図９〜図１１の逆回復電流・電圧波形を基に跳ね上りピーク逆電圧（ＶＲＰ）−縦軸と逆回復時の電流変化率（ｄｉｒ／ｄｔ）−横軸との関係図である。
【図１４】本発明の実施例２にかかる複合半導体整流素子をダイオードＤとして使用したスイッチング電源のＰＦＣ回路図である。
【図１５】本発明の実施例２にかかる複合半導体整流素子を電流連続方式のＰＦＣ回路のダイオードＤとして用いた場合のダイオードＤとスイッチＱの推定損失比率を示す分析図である。
【図１６】本発明の実施例２にかかる複合半導体整流素子を、電流連続方式のデスクトップＰＣ用４００Ｗ電源のＰＦＣ回路のダイオードＤとして適用した複合半導体整流素子の推定損失Ｗと接合温度Ｔｊとの関係図である。
【図１７】図１６の条件におけるＧａＮ−ＳＢＤの損失内訳図である。
【図１８】図１６の条件における本発明の実施例２にかかる複合半導体整流素子の損失内訳図である。
【発明を実施するための形態】
【００１０】
以下、本発明の複合半導体整流素子の実施例について、図面を参照して詳細に説明する。本発明は以下、説明する実施例に記載の複合半導体整流素子にのみ限定されるものではない。
図１において、半導体整流素子１ａはワイドバンドギャップショットキーバリア（ＷＢＧ−ＳＢＤ）チップを搭載し、アノード端子３とカソード端子４を有する。半導体整流素子１ｂはＰＮ接合シリコンダイオードチップを搭載し、アノード端子５とカソード端子６を有する。複合半導体整流素子１は、前述の２種類の半導体整流素子１ａのカソード端子２と半導体整流素子１ｂのアノード端子３を接続して直列接続となるように組み立てられている。各半導体整流素子１ａ、１ｂを直列接続させる時の先後順はどちらでもよい。半導体整流素子１ａは半導体整流素子１ｂより高耐圧を有し、可能な限り低い順電圧降下（ＶＦ）を有するワイドバンドギャップショットキーバリア（ＷＢＧ−ＳＢＤ）素子が望ましい。ＷＢＧ半導体としてはＧａＮ（窒化ガリウム）系およびＳｉＣ（シリコンカーバイト）系半導体などが好ましいが、これらに限られるものではない。半導体整流素子１ｂは可能な限り低い順電圧降下（ＶＦ）のＰＮ接合シリコンダイオードが望ましく、一般にスイッチング周波数１００ＫＨｚ以上で使用され、ライフタイムキラー拡散のあるファーストリカバリーダイオード（ＦＲＤ）、１００ＫＨｚ以下で使用されるライフタイムキラー拡散のない電源ダイオード等のダイオード等があるが、これらに限られることはない。図１に示すカソード端子４とアノード端子５は電気的に良導電的に接続されているならば、どのような接続でもよい。
【００１１】
図２は等価回路的には図１と同じであるが、図１が、それぞれ異なる場所に組み立てられる２個のダイオードチップが金属電極板または金属端子を介して直列接続される構成または２個の個別のディスクリートダイオードを直列接続させる構成であるのに対し、図２は、ダイオードチップの段階で直接、半導体整流チップ２ａと半導体整流チップ２ｂとを直列接続させて組み立てた複合半導体整流素子２を表現したものである。
図２において、半導体整流素子２ａはＷＢＧ−ＳＢＤチップであり、半導体整流素子２ｂはＰＮ接合シリコンダイオードチップである。この複合半導体整流素子２は、前記２種類のダイオードチップ２ａ、２ｂが直接、直列接続となる方向に接続される構成を有し、組み立て後の外側に導出されるアノード端子３、カソード端子６がそれぞれ外部接続端子となるように樹脂封止成型される。以下、実施例１、２の複合半導体整流素子の実施形態としては、図１に示す複合半導体整流素子１を採りあげて、その特性について説明する。
【実施例１】
【００１２】
図３は本発明の実施例１にかかる複合半導体整流素子１として、６００Ｖ／８Ａ定格特性のＧａＮ系ＳＢＤ単体の逆回復電流波形図である。図４に、同じ定格特性を持つ、ＰＮ接合シリコンファーストリカバリーダイオード（ＦＲＤ）単体の逆回復電流波形図を示す。図５に、前記両ダイオードを直列接続した本発明にかかる複合半導体整流素子１の逆回復電流波形図を示す。この図５に示す逆回復電流波形は図３に示すＧａＮ系ＳＢＤ単体の逆回復電流波形とほぼ同じである。図３、図４、図５中のそれぞれ（Ａ）、（Ｂ）は（Ａ）が接合温度（Ｔｊ）２５℃、（Ｂ）は接合温度（Ｔｊ）１２５℃における逆回復電流波形である。図５から本発明にかかる複合半導体整流素子１では単体のＰＮ接合シリコンダイオードの逆回復特性の波形は現れず、ＧａＮ系ＳＢＤの逆回復特性の波形のみが現れることが分かる。この時の逆回復時間ｔｒｒの温度依存性（Ｔｊ−接合温度）を図６に示す。図６からも前記複合半導体整流素子１では、ＧａＮ系ＳＢＤの逆回復特性の波形のみが現れることが分かる。また、図７は、前記複合半導体整流素子１の逆漏れ電流（ＩＲ）特性および図８にその温度依存性（Ｔｊ−接合温度）を示す。図７、図８から分かるように、本発明にかかる複合半導体整流素子１のＩＲ特性は低ＩＲ特性である単体のＰＮ接合ダイオード特性のみが現れることが分かる。
【実施例２】
【００１３】
図９〜図１１に、ＳｉＣ−ＳＢＤ、ＰＮ接合シリコンＦＲＤおよび前記量ダイオードを直列接続した本発明の実施例２にかかる複合半導体整流素子１の逆回復電流・電圧波形をそれぞれ示す。６００Ｖ／１０Ａ定格特性のＰＮ接合シリコンファーストリカバリーダイオード（ＦＲＤ）（図１０）と同定格のＳｉＣ系ＳＢＤ単体（図９）と、これらの個別ダイオードを直列接続した実施例２にかかる複合半導体整流素子（図１１）１の逆回復電流・電圧波形をそれぞれ示す。本発明にかかる複合半導体整流素子（図１１）１では単体のＰＮ接合シリコンＦＲＤ（図１０）の特性は現れず、ＳｉＣ系ＳＢＤ（図９）の逆回復電流・電圧波形が現れることを示している。実施例２にかかる複合半導体整流素子（図１１）１の逆回復時の跳ね上りピーク逆電圧（ＶＲＰ：４２２Ｖ）はＰＮ接合シリコンＦＲＤ（図１０）の逆回復時の跳ね上りピーク逆電圧（ＶＲＰ：４８６Ｖ）より低く抑えられていることが分かる。
【００１４】
図１２は、実施例２にかかる複合半導体整流素子１の電流電圧（６Ａ−４００Ｖ）印加のオンオフに時系列を合わせたＳｉＣ系ＳＢＤとＰＮ接合シリコンＦＲＤのそれぞれにかかる電圧分担波形を示す。図１２に示すように、電圧分担はほぼ１００％、ＳｉＣ系ＳＢＤに４００Ｖが印加され、ＰＮ接合シリコンＦＲＤにはほとんどかからなかった。すなわち、ＳｉＣ系ＳＢＤは６００Ｖ以上の耐圧があるため、ＳｉＣ系ＳＢＤの耐圧を超えるとＰＮ接合シリコンＦＲＤに分担電圧が印加されるが、図１２では印加電圧は４００Ｖであるため、１００％ＳｉＣ系ＳＢＤで電圧を分担することになる。この結果から、ＳｉＣ系ダイオードの耐圧を超える電圧印加がされない使用では、ＰＮ接合シリコンＦＲＤはＷＢＧ−ＳＢＤより低い耐圧でよいことになる。従って、低ＩＲ特性だけでなく、より低ＶＦ特性が得られ易い低耐圧のＰＮ接合シリコンＦＲＤが使用可能となる。
【００１５】
図１３は、前記図９〜図１１の逆回復電流・電圧波形を基に跳ね上りピーク逆電圧（ＶＲＰ）−縦軸と逆回復時の電流変化率（ｄｉｒ／ｄｔ）−横軸との関係を示す。図１３では両矢印で示すように左へ行くほどソフトリカバリー、右へ行くほどハードリカバリー性が大きくなることを表している。複合半導体整流素子１のｄｉｒ／ｄｔはＳｉＣ−ＳＢＤと同程度に跳ね上がりピーク電圧（ＶＲＰ）小さくソフトリカバリー性が高いことがわかる。
図１４は本発明にかかる複合半導体整流素子１を使用したスイッチング電源の昇圧型力率改善回路（ＰＦＣ：Ｐｏｗｅｒ  Ｆａｃｔｏｒ  Ｃｏｒｒｅｃｔｉｏｎ回路）を示す。このＰＦＣ回路はダイオードＤ，スイッチＱ，インダクタンスＬ，制御ＩＣから成る。ＡＣラインから図示しない入力整流部を通じ入力された電圧・電流は直流端子１１，１２に印加される。端子２１，２２からは力率が改善された電流と電圧が出力される。スイッチＱは比較的高い周波数（たとえば６０〜１００ｋＨｚ）を有するＰＷＭ（パルス幅変調）信号のＩＣで制御される。その制御方式はインダクタンス電流を不連続とする方式（電流非連続方式）と連続とする方式（電流連続方式）がある。この中で、電流連続方式は主に高出力電力（約１５０Ｗ以上）のＰＦＣ回路に用いられる。この方式はダイオードＤの順方向通電時にスイッチＱがオンするため、ダイオードＤの順電流が強制的に逆バイアスされることになり、ダイオードＤの逆回復現象に伴うスイッチング損失Ｗｒｒが発生する。また当然、スイッチＱがオン状態の時には、ダイオードＤには逆電圧が印加され、その漏れ電流ＩＲによる逆損失ＷＲが発生する。逆にスイッチＱがオフ状態の時は、ダイオードＤには順電流が流れ、順電圧降下ＶＦによる順損失ＷＦが発生する。
【００１６】
図１５に、前記電流連続方式の力率改善回路のダイオードＤとスイッチＱの損失分析結果の一例を示す。スイッチＱの損失が占める割合が全体の２／３強と非常に大きく、その損失の中で約半分を占めるターンオン損失にはダイオードＤの逆回復特性が大きな影響を与えている。そこで、スイッチＱのターンオン損失低減にはダイオードＤの逆回復時間ｔｒｒの高速化が必要である。前記実施例１、２に係わる複合半導体整流素子１を、この電流連続方式のＰＦＣ回路の複合ダイオードＤに適用すると、複合ダイオードＤの損失低減だけでなく、スイッチＱの損失低減が可能である。スイッチＱの損失低減はダイオードＤの逆回復時間ｔｒｒの高速化が支配的であるため、ダイオードＤについて、損失シミュレーションをした結果を図１６〜図１８に示す。
図１６は電流連続方式のデスクトップＰＣ用４００Ｗ電源のＰＦＣ回路を模したダイオードの損失シミュレーションと接合温度Ｔｊとの関係を示す。６００Ｖ／８Ａ定格のＧａＮ系ＳＢＤ単体の損失は接合温度Ｔｊ＝１２５℃付近から逆損失ＷＲが大幅に増加する。一方で、図１６から前記定格のＧａＮ系ＳＢＤに、低順電圧降下ＶＦの同６００Ｖ／８Ａ定格のＰＮ接合シリコンＦＲＤを直列接続した本発明の複合半導体整流素子１の損失は接合温度Ｔｊ＝１７０℃付近まで損失の増加がみられず、Ｔｊ＝１７０℃以降から逆損失ＷＲが大幅に増加していることが分かる。
【００１７】
この条件でのＧａＮ系ＳＢＤの損失内訳を図１７に示し、複合半導体整流素子１の損失内訳を図１８に示す。図１７ではＧａＮ系ＳＢＤは使用温度が高くなるにつれ、逆損失の割合が大きくなることを示している。それに対して、複合半導体整流素子１は図１８に示すように、逆損失の割合が少ないため、全体の損失が低く抑えられている。これは複合半導体整流素子１が高温使用時に有利であることを表している。今後の電源の小型・高密度実装当による高温動作環境下では本発明の複合半導体整流素子１が低ＩＲで有利である。
本発明の複合半導体整流素子１は次の効果を有する。ＷＢＧ−ＳＢＤを搭載した半導体整流素子１ａとＳｉ−ＰＮ接合ダイオードを搭載した半導体整流素子１ｂを直列接続した複合半導体整流素子１は、逆回復特性時に、高耐圧の半導体整流素子１ａのみに逆方向バイアスされ、逆回復時間ｔｒｒは半導体整流素子１ａのみの逆回復時間ｔｒｒ特性が現れる。また、逆漏れ電流については、半導体整流素子１ｂのみの逆漏れ電流（ＩＲ）特性が現れる。
【００１８】
順方向バイアスの時は、半導体整流素子１ａ、半導体整流素子１ｂのそれぞれに順電流がバイアスされるため、既知の通り、半導体整流素子１ａ、半導体整流素子１ｂの和のＶＦ特性が現れる。従って、半導体整流素子１ａ、２ａは可能な限り低ＶＦの素子が望ましい。この結果、本発明によれば、高速スイッチング動作が可能で逆漏れ電流（ＩＲ）が小さく、なお且つＷＢＧ−ＳＢＤより低耐圧のＰＮ接合シリコンダイオードを使用することで低ＶＦ特性の複合半導体整流素子を提供することができる。以上では本発明にかかる複合半導体整流素子について図１に示す構成を用いて説明したが、図２に示す構成とした場合も同様の結果が得られる。
【符号の説明】
【００１９】
１、２    複合半導体整流素子
１ａ      ＷＢＧ−ＳＢＤ、ワイドバンドギャップショットキーバリアダイオード
１ｂ      ＰＮ接合シリコンダイオード、ＰＮ接合シリコンＦＲＤ
２ａ      ＷＢＧ−ＳＢＤチップ
２ｂ      ＰＮ接合シリコンダイオードチップ
３、５    アノード端子
４、６    カソード端子
【図１】
2010238835.tif 000003
【図２】
2010238835.tif 000004
【図３】
2010238835.tif 000005
【図４】
2010238835.tif 000006
【図５】
2010238835.tif 000007
【図６】
2010238835.tif 000008
【図７】
2010238835.tif 000009
【図８】
2010238835.tif 000010
【図９】
2010238835.tif 000011
【図１０】
2010238835.tif 000012
【図１１】
2010238835.tif 000013
【図１２】
2010238835.tif 000014
【図１３】
2010238835.tif 000015
【図１４】
2010238835.tif 000016
【図１５】
2010238835.tif 000017
【図１６】
2010238835.tif 000018
【図１７】
2010238835.tif 000019
【図１８】
2010238835.tif 000020