(57)【要約】【課題】ＰＬＬゲインを自動制御してキャプチャ時間の短縮やエラーレートの改善を実現するに当たり、ロック判定の手法として種々の方法を提案する。【解決手段】媒体再生時のＰＬＬ動作時に、ＰＬＬロック状態を示す情報を用いてＰＬＬゲインを切り替えることでロバストなＰＬＬを実現する。ＰＬＬロック状態の検出は、フレームシンクの検出結果、位相誤差の絶対値の積算量、の何れかを評価指標として測定し、一定区間での当該評価指標の大小を判定し、判定結果に基づき位相同期ループがロックしているか否かを示すＲＦ品質信号RQを生成する。フレーム同期信号の検出間隔を監視し、その監視結果に基づきＲＦ品質信号RQを生成するとよい。ＲＦ品質信号RQは、概ねＰＬＬがロック時はＨ、アンロック時はＬとなる。ＲＦ品質信号RQがＨレベルの区間では低倍率となり、ＲＦ品質信号RQがＬレベルの区間では高倍率となるように、ＰＬＬゲインを制御する。【選択図】図８
2010041639.tif 000002
【特許請求の範囲】
【請求項１】
記録媒体から再生される再生信号と他方の信号の位相差を検出する位相検出部と、
前記位相検出部で検出された位相差の情報を所定倍にする増幅部と、
前記増幅部から出力された位相差の情報を積算して発振制御信号を生成するループフィルタ部と、
前記発振制御信号に応じた周波数の発振出力信号を前記他方の信号として生成する発振部と、
前記再生信号から同期信号を検出してフレーム同期信号を取得し、この検出・取得の結果に基づいて位相同期ループがロックしているか否かを示す品質信号を生成する品質信号生成部と、
前記品質信号生成部で生成された品質信号に基づいて、前記増幅部における前記所定倍を制御するゲイン制御部と
を備えた位相同期回路。
【請求項２】
前記品質信号生成部は、前記フレーム同期信号の検出間隔を監視し、その監視結果に基づき前記品質信号を生成する
請求項１に記載の位相同期回路。
【請求項３】
アナログの前記再生信号をデジタルデータに変換するＡＤ変換部と、
前記ループフィルタ部から出力されるデジタルの発振出力信号をアナログ信号に変換して前記発振部に供給するＤＡ変換部と、
をさらに備え、
前記位相検出部は前記ＡＤ変換部により変換されたデジタルの再生信号と前記他方の信号の位相差を検出する
請求項１または２に記載の位相同期回路。
【請求項４】
記録媒体から再生信号を２つの信号の内の一方の信号として取得する信号処理部と、
前記２つの信号の位相差を検出する位相検出部と、
前記位相検出部で検出された位相差の情報を所定倍にする増幅部と、
前記増幅部から出力された位相差の情報を積算して発振制御信号を生成するループフィルタ部と、
前記発振制御信号に応じた周波数の発振出力信号を前記他方の信号として生成する発振部と、
前記信号処理部により取得される前記再生信号から同期信号を検出してフレーム同期信号を取得し、この検出・取得の結果に基づいて位相同期ループがロックしているか否かを示す品質信号を生成する品質信号生成部と、
前記品質信号生成部で生成された品質信号に基づいて、前記増幅部における前記所定倍を制御するゲイン制御部と
を備えた情報再生装置。
【請求項５】
２つの信号の位相差を検出する位相検出部と、
前記位相検出部で検出された位相差の情報を所定倍にする増幅部と、
前記増幅部から出力された位相差の情報を積算して発振制御信号を生成するループフィルタ部と、
前記発振制御信号に応じた周波数の発振出力信号を前記２つの信号の内の他方の信号として生成する発振部と、
前記ループフィルタ部から出力される前記発振制御信号と所定の閾値の大小を判定し、この判定結果に基づいて位相同期ループがロックしているか否かを示す品質信号を生成する品質信号生成部と、
前記品質信号生成部で生成された品質信号に基づいて、前記増幅部における前記所定倍を制御するゲイン制御部と
を備えた位相同期回路。
【請求項６】
２つの信号の内の一方の信号を取得する信号処理部と、
前記２つの信号の位相差を検出する位相検出部と、
前記位相検出部で検出された位相差の情報を所定倍にする増幅部と、
前記増幅部から出力された位相差の情報を積算して発振制御信号を生成するループフィルタ部と、
前記発振制御信号に応じた周波数の発振出力信号を前記２つの信号の内の他方の信号として生成する発振部と、
前記ループフィルタ部から出力される発振制御信号と所定の閾値の大小を判定し、この判定結果に基づいて位相同期ループがロックしているか否かを示す品質信号を生成する品質信号生成部と、
前記品質信号生成部で生成された品質信号に基づいて、前記増幅部における前記所定倍を制御するゲイン制御部と
を備えた電子機器。
【請求項７】
２つの信号の位相差を位相検出部で検出し、
前記位相検出部で検出された位相差の情報を増幅部により所定倍にし、
前記増幅部から出力された位相差の情報をループフィルタ部により積算して発振制御信号を生成し、
前記発振制御信号に応じた周波数の発振出力信号を前記２つの信号の内の他方の信号として発振部により生成し、
前記２つの信号の内の一方の信号である記録媒体から再生される再生信号から同期信号を検出してフレーム同期信号を取得したときの検出・取得の結果、前記位相検出部で検出された位相差の絶対値の積算量、の何れかを評価指標として測定して、一定区間での当該評価指標の大小を判定し、この判定結果に基づいて、前記増幅部における前記所定倍を制御する
位相同期回路のゲイン制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、位相同期回路、情報再生装置、電子機器、位相同期回路のゲイン制御方法に関する。
【背景技術】
【０００２】
たとえばテレビジョン装置や携帯電話などの受信用や送信用の通信装置や光ディスク装置などの情報記録再生装置を始めとする各種の電子機器には、スペクトラム精度の高い発振信号を生成したり、データ信号に周波数・位相ロックしたクロック信号を発生したりするために、位相同期(ＰＬＬ：Phase Locked Loop) 回路が組み込まれることがある。携帯電話をはじめとする無線通信、様々なケーブルを通したシリアル通信、あるいはディスク媒体からのデジタル記録データ再生系（リードチャネル）などがその例である。
【０００３】
たとえば、光ディスク再生時には、いわゆるＲＦ（Radio Frequency ）信号から２値化データを再生するために、ＰＬＬを用いてＲＦ信号に同期したクロックを生成する。ＰＬＬの動作に当たっては、結合容量により直流（ＤＣ：Direct Current）成分をカットしたＤＣフリーのＲＦ信号のゼロクロスでの位相誤差信号を用いる。この誤差信号にゲインを掛けてフィードバックをすることで、ＰＬＬの応答を適度に調整している。
【０００４】
ＰＬＬのゲインを大きくするとキャプチャレンジは広くなりＰＬＬがロックしていない場合からロックするまでの所要時間はより短くなるが、外乱への安定性が低下することでエラーレートが低下する。逆にＰＬＬのゲインを小さくすると、ＰＬＬ動作時の外乱への耐性は向上しエラーレートはよくなるが、ＰＬＬがアンロックからロックするまでかかる時間は増加する。このように、ＰＬＬのゲインを固定値にすると、外乱への安定性やエラーレートとキャプチャレンジはトレードオフの関係になるため、どちらもベストなものということにはならない。
【０００５】
この対策のため、ＰＬＬの動作開始時にはゲインを上げて、ＰＬＬがロックしたらゲインを下げるといった制御を行なうことが考えられる。しかしながら、ＰＬＬ動作中に外乱が発生してＰＬＬがアンロックした場合に、ＰＬＬのゲインを下げたままでは、ＰＬＬが再びロック状態になるまでに時間が掛かってしまい、再生時のエラーが増えてしまう。
【０００６】
この対策として、ＰＬＬの動作時に、ＰＬＬがロックしているか否かを判定し、この判定結果に基づきＰＬＬのゲインを自動制御する仕組みが求められており、たとえば特許文献１，２に記載の仕組みが提案されている。
【０００７】
【特許文献１】特開２００６−２７０３７２号公報
【特許文献２】特開２００７−０８０４６８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
前述のように、ＰＬＬのゲインを自動制御する新たな仕組みが求められている。特許文献１，２に記載の仕組みとは異なる新たな仕組みがあれば、使用用途に合わせた位相同期回路の選択の幅が広がる。
【０００９】
また、ＰＬＬのゲインを自動制御する際には、ＰＬＬの状態を如何様にして検出するかで、回路規模、その検出方式の適用可否、検出性能などが左右される点にも配慮するべきである。たとえば、検出性能は良くても回路規模が大きいものと検出性能は多少劣るが回路規模が小さいものがある場合に、何れを採用するかは、一概に決められず、最終的にはどちらを優先するかに左右されると考えられる。逆に言えば、これら２つの仕組みが存在することで使用用途に合わせた位相同期回路の選択の幅が広がると言える。
【００１０】
また、あるシステムに特有の信号や情報に基づいてＰＬＬの状態を検出する方式であれば、当然にその適用範囲が制限されてしまう。逆に言えば、あるシステムに特有の信号や情報に基づくのではなく、ＰＬＬとして一般的に使用し得る信号や情報に基づく検出方式であれば用途を選ばずに適用でき適用範囲が広がるので好ましいことになり、そのような方式の実現が求められる。
【００１１】
またたとえば、検出方式が信号の振幅に依存するようなものである場合、たとえば外乱により信号振幅が変動するようなシステムへの適用に当たっては注意を要することになる。逆に言えば、信号振幅に検出性能が依存しない検出方式であれば用途を選ばずに適用でき適用範囲が広がるので好ましいことになり、そのような方式の実現が求められる。
【００１２】
本発明は、上記事情に鑑みてなされたものであり、従来技術とは異なる新たな回路構成の位相同期回路を提供し、これによって、使用用途に合わせた位相同期回路の選択や適用の幅を広げることのできる仕組みを提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明においては、ＰＬＬのゲインを自動制御する仕組みを採るに当たって、位相同期ループがロックしているか否かの判定や判定結果を示す品質信号の取得を、次の何れかにより行なうようにした。
【００１４】
１）情報記録再生装置において記録媒体から再生信号を取得する仕組みとの組合せにおいては、記録媒体から再生される再生信号から同期信号を検出してフレーム同期信号を取得し、この検出・取得の結果に基づき位相同期ループがロックしているか否かを判定する。
２）一般的な電子機器に搭載可能な位相同期回路においては、位相検出部で検出された位相差の絶対値の積算量（つまり発振制御信号）に基づき位相同期ループがロックしているか否かを判定する。
【００１５】
位相同期ループがロックしているか否かを判定したら、その判定結果に基づき、増幅部における倍率を制御する。基本的な考え方は、位相同期ループが概ねロックしているときには低倍率となり、位相同期ループが概ねロックしていないとき（アンロックのとき）には高倍率となるようにする。
【発明の効果】
【００１６】
本発明の一形態によれば、従来技術とは異なる新たな回路構成の位相同期回路が実現され、使用用途に合わせた位相同期回路の選択や適用の幅が広がる。
【００１７】
特許文献１，２には開示されていない仕組みにより、位相同期ループがロックしているか否かを判定でき、その判定結果に基づき、位相同期ループがロックしているときには低倍率となり位相同期ループがロックしていないときには高倍率となるように、増幅部における所定倍を自動制御することができる。増幅部における所定倍を自動制御することが可能な、新しい位相同期回路が実現される。その結果、使用用途に合わせた位相同期回路の選択の幅を広げることができる。
【発明を実施するための最良の形態】
【００１８】
以下、図面を参照して本発明の実施形態について詳細に説明する。各機能要素について実施形態や比較例別に区別する際には、Ａ，Ｂ，…などのように大文字の英語の参照子を付して記載し、特に区別しないで説明する際にはこの参照子を割愛して記載する。図面においても同様である。
【００１９】
＜記録再生装置の概要＞
図１は、位相同期回路を具備した電子機器の一例である情報記録再生装置（光ディスク装置）の一実施形態を示すブロック図である。
【００２０】
本実施形態の情報記録再生装置１は、光ディスクPD（Photo Disk）に付加情報を記録するあるいは光ディスクPDに記録されている情報を読み取るためのレーザ光源を具備した光ピックアップ１４を備える。また、信号処理系として、サーボ系と、記録・再生系と、コントローラ系とを備えている。ここで、サーボ系として、情報記録再生装置１は、回転サーボ系とトラッキングサーボ系とフォーカスサーボ系とを有する。トラッキングサーボ系とフォーカスサーボ系とを纏めてピックアップサーボ系とも称する。
【００２１】
光ディスクPDとしては、ＣＤ（コンパクトディスク）やＣＤ−ＲＯＭ（Read Only Memory）などのいわゆる再生専用の光ディスクのほか、たとえばＣＤ−Ｒ（Recordable）のような追記型光ディスクや、ＣＤ−ＲＷ（Rewritable )のような書き換え可能型光ディスクであってもよい。さらには、ＣＤ系の光ディスクに限らず、ＭＯ（光磁気ディスク）であってもよいし、通常のＤＶＤ（Digital Versatile Disk ）や、たとえば波長４０７ｎｍ程度の青色レーザを利用する次世代ＤＶＤといったＤＶＤ系の光ディスクであってもよい。また、現行のＣＤフォーマットを踏襲しながら、記録密度を現行フォーマットの約２倍とした、いわゆる２倍密度のＣＤ（ＤＤＣＤ；ＤＤ＝Double Density）やＣＤ−ＲあるいはＣＤ−ＲＷであってもよい。
【００２２】
情報記録再生装置１は、具体的には、回転サーボ系として、音楽などの再生すべき情報が記録された光ディスクPDを回転させるスピンドルモータ１０と、スピンドルモータ１０を駆動するモータドライバ１２と、モータドライバ１２を制御する回転制御部（回転サーボ系）の一例であるスピンドルモータ制御部３０とを備える。
【００２３】
スピンドルモータ制御部３０は、図示を割愛するが、ラフサーボ回路、速度（スピード）サーボ回路、位相（フェーズ）サーボ回路、および各サーボ回路の各出力を切り替えて出力するセレクタを有する。
【００２４】
ラフサーボ回路は、光ディスクPDの回転スピードを大まかに制御する。速度サーボ回路は、同期信号に基づき回転スピードをさらに高精度に合わせる。位相サーボ回路は、再生信号の位相と基準信号の位相を合わせる。セレクタは、ラフサーボ回路、速度サーボ回路、位相サーボ回路の各出力を切り替えてモータドライバ１２に出力する。
【００２５】
光ディスクPDは、チャッキング１１によりスピンドルモータ１０の回転軸１０ａに固定されるようになっている。スピンドルモータ１０は、モータドライバ１２とスピンドルモータ制御部３０とによって線速度が一定になるように制御される。その線速度はモータドライバ１２とスピンドルモータ制御部３０によって段階的に変更が可能である。
【００２６】
また、情報記録再生装置１は、トラッキングサーボ系およびフォーカスサーボ系として、フォーカス・トラッキング・スレッドモータを制御するピックアップ制御部４０を備える。たとえば、ピックアップ制御部４０は、光ピックアップ１４の光ディスクPDに対する半径方向位置やフォーカスを制御する。
【００２７】
図示を割愛するが、ピックアップ制御部４０は、たとえば、光ディスクPDに記録されているサブコーディングを読み取るサブコーディング検出回路と、図示しないトラックエラー検出回路により検出されたトラックエラー信号やサブコーディング検出回路により検出されたアドレス情報に基づいて光ピックアップ１４の対光ディスクPDに対する半径方向位置を制御するトラッキングサーボ回路とを備える。ピックアップ制御部４０は、図示しないトラックアクチュエータやシークモータを制御することで、光ピックアップ１４から発せられるレーザ光のレーザスポットを光ディスクPD上の目的の場所（データ記録位置やデータ再生位置）に位置するように制御する。
【００２８】
光ピックアップ１４は、図示しない公知の半導体レーザ、光学系、フォーカスアクチュエータ、トラックアクチュエータ、受光素子、およびポジションセンサなどを内蔵しており、光ディスクPDの記録面にレーザ光を照射し、また反射光を受光して電気信号に変換するように構成されている。光ピックアップ１４の半導体レーザは、図示しないレーザドライバにより駆動されるようになされており、このレーザドライバの駆動によって、データ再生時には所定の再生パワーの光ビームを出射し、情報の記録時には所定の記録パワーの光ビームを出射する。
【００２９】
また、この光ピックアップ１４は、図示しないシークモータ（スライドモータ）によってスレッジ（半径）方向に移動可能に構成されている。これらのフォーカスアクチュエータ、トラックアクチュエータ、シークモータは、受光素子やポジションセンサから得られた信号に基づいてモータドライバ１２とスピンドルモータ制御部３０およびピックアップ制御部４０によってレーザ光のレーザスポットを光ディスクPD上の目的の場所（データ記録位置やデータ再生位置）に位置するように制御される。
【００３０】
また情報記録再生装置１は、記録・再生系として、光ピックアップ１４を介して情報を記録する情報記録部および光ディスクPDに記録されている情報を再生する情報再生部の一例である記録・信号処理部５０を備える。記録・信号処理部５０の構成例については後述するが、少なくとも、位相同期回路の一例である位相同期部を備えている。
【００３１】
また、情報記録再生装置１は、コントローラ系として、情報記録再生装置１の全体の制御を行なうコントローラ６２と、インタフェース（IF（Interface ）：接続）機能をなすインタフェース部６４を備える。コントローラ６２は、マイクロプロセッサ（ＭＰＵ：Micro Processing Unit ）で構成されており、スピンドルモータ制御部３０およびピックアップ制御部４０を有するサーボ系や記録・信号処理部５０の動作を制御する。インタフェース部６４は、当該情報記録再生装置１を利用した各種の情報処理を行なうホスト装置３との間のインタフェース（接続）機能をなす。インタフェース部６４には、ホストＩＦコントローラが設けられる。ホスト装置３としては、たとえば、情報処理装置の一例であるパーソナルコンピュータ（パソコン）が使用される。情報記録再生装置１とホスト装置３により情報記録再生システム（光ディスクシステム）が構成される。
【００３２】
このような構成の情報記録再生装置１においては、再生処理時には、光ディスクPDから光ピックアップ１４で読み出された光信号は光ピックアップ１４に内蔵の受光素子で電気信号に変換され、その電気信号が、スピンドルモータ１０や光ピックアップ１４の制御を行なうスピンドルモータ制御部３０およびピックアップ制御部４０を具備したサーボ系（制御系）とデータの記録・再生を行なう記録・信号処理部５０に送られる。
【００３３】
スピンドルモータ制御部３０およびピックアップ制御部４０は、コントローラ６２の制御の元で、この電気信号を元にしてスピンドルモータ１０の回転数や、光ピックアップ１４のフォーカシングおよびトラッキングを調整する。
【００３４】
これとともに、記録・信号処理部５０では、取得したアナログの電気信号をデジタルデータに変換し復号化を行ない、情報記録再生装置１を利用するホスト装置３に渡す。ホスト装置３では、復号化されたデータに基づき、画像・音声データとして再生する。
【００３５】
また、光ディスクPDへデータを記録する記録処理時には、スピンドルモータ制御部３０およびピックアップ制御部４０は、コントローラ６２の制御の元で、一定速度で光ディスクPDを回転させる。これとともに、記録・信号処理部５０では、再生とは逆に、データを符号化して光ピックアップ１４に内蔵のレーザダイオードなどに供給することで、電気信号を光信号へ変換して、光ディスクPDに情報を記録する。
【００３６】
＜記録・信号処理部の概要＞
記録・信号処理部５０は、ＲＦ増幅部５２、ＰＬＬ＆ＡＤＣ処理部５３、ＤＳＰ（Digital Signal Processor）で構成されたデジタル信号処理部５６、記録電流制御部５７を備える。
【００３７】
ＲＦ増幅部５２は、可変ゲインアンプ構成の電圧ゲインアンプ（ＶＧＡ）を具備するＡＧＣ処理部である。ＲＦ増幅部５２は、光ディスクPD（記録媒体）から再生信号を位相比較部２０３に供給される２つの信号の内の一方の信号として取得する信号処理部の一例である。電圧ゲインアンプとコントローラ６２に備えられるゲイン制御部により自動利得制御回路（ＡＧＣループ）が構成される。ＲＦ増幅部５２は、コントローラ６２に備えられるゲイン制御部による制御の元で、光ピックアップ１４により読み取られた微小なＲＦ（高周波）信号（再生ＲＦ信号）に対し、再生振幅が一定になるようにする。
【００３８】
ＰＬＬ＆ＡＤＣ処理部５３は、再生ＲＦデータに同期したクロックを生成し、またそのクロックでアナログＲＦ信号をＡＤ変換してデジタルＲＦデータを生成する。
【００３９】
デジタル信号処理部５６は、変調処理部１１０と、２値化処理部１２０と、復調処理部１３０を有する。２値化処理部１２０は、ＰＲＭＬ（Partial Response Maximum Likelihood ）などの処理を行ない、デジタルＲＦデータから２値化データを再生する。
【００４０】
たとえば、近年、記録密度が高密度化している。記録媒体である光ディスクや光ピックアップなど記録再生装置の性能が決まると、それに応じて記録可能な最短波長も決まる。そして、与えられた最短波長を変えないまま記録密度を上げていくと、隣接する符号の再生波形が重畳して読み出される、いわゆる符号間干渉が発生し、従来の２値化方式では適正な再生処理ができないことが起ってきている。このような高密度化における問題を解消する一手法の一例としてＰＲＭＬを用いる。
【００４１】
復調処理部１３０は、ＰＬＬ＆ＡＤＣ処理部５３から出力されたデジタルＲＦデータ（デジタルデータ列）を復調し、デジタルオーディオデータやデジタル画像データなどを復号化するなどのデジタル信号処理をする。たとえば、復調処理部１３０は、復調部、ＥＣＣ訂正部、アドレスデコード部などを有し、復調・ＥＣＣ訂正、アドレスデコードを行なう。復調後のデータは、インタフェース部６４を介してホスト装置３へ転送される。
【００４２】
記録電流制御部５７は、情報を光ディスクPDに記録するためのレーザ光の記録電流を制御（オンオフ）する。記録電流制御部５７は、図示を割愛するが、ライトストラテジ部（Write Strategy）と駆動部（Laser Diode Driver）を有する。ライトストラテジ部は、光ディスクPDの材質と記録速度に応じて光出力パワーをマルチパルス変調する。駆動部は、レーザ光源（光ピックアップ１４内にある）から発せられるレーザ光の光出力（光強度、光出力パワー）を一定値に保持するためのＡＰＣ（Auto Power Control）制御回路を具備する。
【００４３】
レーザ光源から出射された記録用光ビームは、光ピックアップ１４内の図示しないコリメータレンズにより平行光に変換された後、図示しないビームスプリッタを透過して図示しない対物レンズにより集束され、スピンドルモータ１０により回転駆動される光ディスクPDに照射される。このとき、記録用光ビームは、記録用の情報に応じて変調されているので、光ディスクPDの所定位置（情報記録エリア）には、情報に対応したピット列が形成され、これにより、光ディスクPDに情報が記録されることになる。このとき、本実施形態では、ライトストラテジ部にて、ピット（記録マーク）の形状歪によるデータ誤りを抑えるようにしている。
【００４４】
たとえば、光源として用いるレーザとしては、近年、半導体素子を利用した半導体レーザが、極めて小型で、かつ駆動電流に高速に応答するため、各種装置の光源として広く使用されるようになっている。また、記録や再生の媒体として用いる書換可能な光ディスクPDとしては、相変化光ディスクや光磁気ディスクなどが広く知られており、記録、再生、消去する際に照射されるレーザ光の出力が異なる。
【００４５】
一般的には、記録時は光ディスクPDにピットと呼ばれる記録マークを作るために、レーザビームの出力を高くする（たとえば３０ｍＷ以上）が、再生時は記録ピットを破壊することなく情報の読み出しを行なうことができるように、記録時よりも弱い出力（たとえば３ｍＷ）のレーザビームを光ディスクPDに照射するようにしている。近年の高密度、高転送レートの光ディスクPDにおいて、記録再生が可能なエラーレートを得るためには、これらのレーザビームの強度を十分に制御することが必要とされている。
【００４６】
しかし、半導体レーザは駆動電流・光出力特性の温度特性変化が著しく、その光出力を所望の強度に設定するために、半導体レーザの光出力を一定に制御する回路、いわゆるＡＰＣ制御回路が必要となる。ＡＰＣ制御では、情報書込み時の光信号をモニタリングして得た帰還電流が所定のパワー基準電流となるような負帰還制御ループを構成することで、レーザ発光パワーが一定になるように制御する。
【００４７】
ここで、近年の書込可能な光ディスクPDでは、その高密度化の優位性より記録マークの両端の変化を記録するマークエッジ記録が主流となっている。また、マークエッジ記録でのマークの形状歪によるデータ誤りを抑える技術として、ライトストラテジ部においては、ディスクの材質と記録速度に応じてレーザ出力パワーをマルチパルス変調するライトストラテジ技術を採用する。
【００４８】
＜ＰＬＬの動作状態の検出手法＞
光ディスク再生時には、再生ＲＦ信号から２値化データを再生するために、ＰＬＬを用いてＲＦ信号に同期したクロックを生成するが、ＰＬＬの応答を動作状態に応じて適度に調整することが求められる。たとえば、ＰＬＬの動作開始時にはゲインを上げて、ＰＬＬがロックしたらゲインを下げる、また、ＰＬＬ動作中に外乱が発生してＰＬＬがアンロックした場合にはゲインを上げてＰＬＬが再びロック状態になるまでに時間を短くするなど、ＰＬＬの動作時にＰＬＬがロックしているか否かを判定した結果に基づきＰＬＬのゲインを自動制御する。
【００４９】
ＰＬＬゲインの自動制御に当たっては、位相同期ループがロックしているか否かを判定したら、その判定結果に基づき、増幅部における倍率を制御する。基本的な考え方は、位相同期ループが概ねロックしているときには低倍率となり、位相同期ループが概ねロックしていないとき（アンロックのとき）には高倍率となるようにする。
【００５０】
このような仕組みを採るためには、ＰＬＬがロックしているか否かを如何様にして検出・判定するかが、実現の難易性・回路規模・検出性能・適用範囲（その検出方式の適用可否）などに影響を与える。
【００５１】
たとえば、ＰＬＬのゲインを自動制御する仕組みを採るに当たって、位相同期ループがロックしているか否かの判定や判定結果を示す品質信号の取得を、次の何れかにより行なうことが考えられる。
【００５２】
１）情報記録再生装置において記録媒体から再生信号を取得する仕組みとの組合せにおいては、記録媒体から再生される再生信号から同期信号を検出してフレーム同期信号（フレームシンク）を取得し、この検出・取得の結果に基づき位相同期ループがロックしているか否かを判定する。
２）一般的な電子機器に搭載可能な位相同期回路においては、位相検出部で検出された位相差の絶対値の積算量（つまり発振制御信号）に基づき位相同期ループがロックしているか否かを判定する。
３）情報記録再生装置において記録媒体から再生信号を取得する仕組みとの組合せにおいては、位相比較の対象となる２つの信号の内の一方の信号のジッタ成分に基づき位相同期ループがロックしているか否かを判定する。
４）情報記録再生装置において記録媒体から再生信号を取得する仕組みとの組合せにおいては、ビタビデコード（Viterbi Decode）時のメトリックの差に基づき位相同期ループがロックしているか否かを判定する。
５）情報記録再生装置において記録媒体から再生信号を取得する仕組みとの組合せにおいては、ＬＭＳ（Least-Mean Square ）の等化誤差の絶対値の積算量の何れかを評価指標として測定して、一定区間での当該評価指標の大小を判定し、この判定結果に基づき位相同期ループがロックしているか否かを判定する。
６）情報記録再生装置において記録媒体から再生信号を取得する仕組みと位相誤差検出をデジタルで行なうデジタルＰＬＬとの組合せにおいては、記録媒体から再生される再生信号から同期信号を検出してフレーム同期信号を取得する際に、フレーム同期信号の検出間隔を監視し、その監視情報に基づき位相同期ループがロックしているか否かを判定する。
【００５３】
基本的には、ＰＬＬの動作と関係のある信号であれば、どのようなものでも、ＲＦ品質信号の生成に利用することができる。たとえば、フレーム同期信号やＰＬＬの位相誤差の絶対値の積算量に限らず、ＲＦジッタを示す情報、ビタビデコード時のメトリックの差を示す情報、ＬＭＳの等化誤差の絶対値の積算量などの評価指標をリアルタイムに測定して、一定区間での評価指標の大きさでＲＦ品質信号のＬ，Ｈを切り替えるとよい。
【００５４】
これらの仕組みの内、フレーム同期信号を利用する１），６）の方式は、情報記録再生装置への適用に制限されてしまうが比較的簡単な方式であり、再生ＲＦ信号の振幅に依存しないなど効果が高い利点がある。一方、２）の方式は一般的な位相同期回路から取得可能な位相差の絶対値の積算量を利用するので適用範囲が制限されない利点がある。これらに対して、３）〜５）の方式は、原理的には実現可能ではあるものの、実現した際の効果はさほど大きいとは考え難い。
【００５５】
これらを踏まえ、第１実施形態では、１）の方式を採用する。第２実施形態では、２）の方式を採用する。第３実施形態では、６）の方式を採用する。以下、各別に説明する。
【００５６】
＜記録・信号処理部の構成例：第１実施形態＞
図２は、第１実施形態の記録・信号処理部５０Ａ（特にＰＬＬ＆ＡＤＣ処理部５３と２値化処理部１２０）の構成例を示す図である。図３は、第１比較例の記録・信号処理部５０Ｘ（特にＰＬＬ＆ＡＤＣ処理部５３と２値化処理部１２０）の構成例を示す図である。
【００５７】
ＰＬＬ＆ＡＤＣ処理部５３は、ＡＤ変換部５４（ＡＤＣ；Analog to Digital Converter ）とクロック再生部５５を有する。ＡＤ変換部５４は、ＲＦ増幅部５２から入力されたアナログＲＦ信号をデジタルデータに変換する。クロック再生部５５は、後述する位相同期部から出力される信号に基づき信号処理を行なう信号処理部の一例であり、本発明の位相同期回路の一例でもある。
【００５８】
クロック再生部５５は、ＡＤ変換部５４から出力されたデジタルデータ列に基づきクロック信号を再生する。クロック再生部５５は、ＡＤ変換部５４からのデジタルデータ（デジタルデータ列Ｄin）にロックしてクロック信号を生成するデータリカバリ型の位相同期部を有する。クロック再生部５５は、再生したクロック信号をＡＤ変換部５４へＡＤクロック（サンプリングクロック）CKadとして供給したり、その他の機能部に供給したりする。ＡＤ変換部５４は、ＡＤクロックCKadに基づいてアナログ信号をデジタルデータに変換する。
【００５９】
クロック再生部５５は、ＰＬＬ回路で構成された位相同期部２００と、位相同期部２００を制御するＰＬＬ動作シーケンサ３００（位相同期制御部）を有する。ＰＬＬ動作シーケンサ３００は、動作イネーブル信号ENとＰＬＬゲイン切替信号GCによりＰＬＬの動作を制御する。
【００６０】
位相同期部２００は、発振制御信号CN（ここでは発振制御電圧Ｖcnt ）に基づき発振周波数ｆosciの出力発振信号Ｖout を生成する発振部２０１と、発振部２０１から出力された出力発振信号Ｖout の発振周波数ｆosciを１／αに分周して分周発振信号Ｖout1を取得する分周部２０２を備える。この例では、発振部２０１を、電圧制御発振回路（ＶＣＯ：Voltage Controlled Oscillator ）で構成する例で示しているが、電流制御発振回路（ＣＣＯ：Current Controlled Oscillator ）を採用することもできる。分周部２０２を割愛した構成を採ることもできる。
【００６１】
位相同期部２００はさらに、２つの信号間の位相誤差を検出する位相比較部２０３と、ループフィルタ駆動部２０４と、ループフィルタ部２０６を備えている。位相比較部２０３は、入力信号Ｖin（アナログＲＦ信号）と発振部２０１からの出力発振信号Ｖout もしくは分周部１０２からの分周発振信号Ｖout1（纏めてクロックとも称する）の位相を比較し、比較結果である位相誤差を示す比較結果信号（位相誤差信号Comp）を出力する。ＰＬＬ動作シーケンサ３００は、動作イネーブル信号ENを位相比較部２０３へ供給することでＰＬＬ動作をオン／オフ制御する。位相比較部２０３は、動作イネーブル信号ENがアクティブなときに位相誤差を検出して位相誤差信号Compを出力する。
【００６２】
ループフィルタ駆動部２０４は、増幅部の一例であるゲイン乗算部２０５を具備している。ゲイン乗算部２０５は、位相比較部２０３からの位相誤差信号Compに対して、所定倍率で乗算を行ない位相誤差信号Compの振幅を変更する。乗算する値（所定倍率）をここではゲインと呼ぶ。ゲインの変更は、ＰＬＬ動作シーケンサ３００からのＰＬＬゲイン切替信号GCに基づき行なう。たとえば、ゲイン乗算部２０５は、ＰＬＬゲイン切替信号GCが、Ｌレベルのときは低倍率（乗算する値が小さい）にし、Ｈレベルのときは高倍率（乗算する値が大きい）にする。
【００６３】
ループフィルタ部２０６は、少なくとも容量値Ｃの容量素子（ループフィルタ容量）を具備しており、位相誤差信号Ｖcompを積算処理（平滑化）することにより位相誤差の低域成分を抽出するローパスフィルタ（ＬＰＦ：Low Pass Filter）機能を持つ。ループフィルタ部２０６は、ループフィルタ駆動部２０４からの、ゲインが掛かった位相誤差信号Ｖcompを平滑化することで位相誤差信号Ｖcompの積算値を取得し、この積算値を発振部２０１の発振周波数ｆosciを制御するための発振制御信号CNとする。なお、ループフィルタ部２０６は、容量素子の他に、抵抗値Ｒの抵抗素子（ループフィルタ抵抗）も備えてよい。ループフィルタ部２０６からのＬＰＦ出力である発振制御信号CNは、積算された位相誤差量となる。発振部２０１は、ループフィルタ部２０６から入力された発振制御信号CNにより、対応する周波数の発振を行なう。
【００６４】
このような構成の位相同期部２００においては、ＲＦ増幅部５２からの入力信号Ｖinと発振部２０１からの出力発振信号Ｖout （もしくは分周部１０２による分周発振信号Ｖout1）が位相比較部２０３に入力され、その位相誤差を示す位相誤差信号Compを元にして、たとえばチャージポンプＰＬＬの手法によって発振部２０１を発振させ、入力信号Ｖinに位相ロックした出力発振信号Ｖout を得る。
【００６５】
２値化処理部１２０は、ＰＲ等化処理部１２２とビタビ処理部１２４（Viterbi ）を有する。ＰＲ等化処理部１２２は、ＰＲ等化処理を行なう。具体的には、ビタビ処理部１２４における２値化処理のために、必要に応じてＲＦデータを予めそれにあった周波数特性に合わせるためのフィルタ処理を行なう。ビタビ処理部１２４は、２値化のため、ビタビ復号処理によりデジタルＲＦデータを０，１の２値のデータに復号して、復調、ＥＣＣ訂正、アドレスデコードの各処理機能を持つ処理復調処理部１３０へ出力する。
【００６６】
盤面にデータが記録された光ディスクPDが情報記録再生装置１に装着される。スピンドルモータ１０は、情報記録再生装置１に装着された光ディスクPDを回転駆動する。回転されている光ディスクPDの記録面から得られる光信号を光ピックアップ１４が電気信号に変換することで再生信号（アナログＲＦ信号）を抽出する。ＲＦ増幅部５２は、コントローラ６２からのゲイン制御信号Ｓagc に基づいて再生信号の振幅を調整する。
【００６７】
その後、再生信号は図示を割愛したイコライザ部（ＲＦ波形整形部）において適切なＰＲ波形に等化（波形等化）された後に再生信号としてＡＤ変換部５４に供給される。ＡＤ変換部５４は、再生信号をアナログ形式からデジタル形式に変換する。そして、ＡＤ変換部５４によりＡＤ変換された再生データ（デジタルＲＦデータ）が、ＰＲ等化処理部１２２に送られる。ＰＲ等化処理部１２２は、たとえば、アシンメトリ（非対称性）を非線形信号処理で抑圧したり、ＰＲ等化の不足分を適応等化で補ったりする。ビタビ処理部１２４は、ＰＲ等化処理部１２２からのデータを２値化する。ビタビ処理部１２４により２値化された後に復調処理部１３０に送られる。ＰＲ波形はビタビ処理部１２４によって２値化され復調処理部１３０以降の処理に送られるのであるが、ビタビ処理部１２４はデジタルデジタルで処理されるので、その前にＡＤ変換部５４が必要である。
【００６８】
なお、図示を割愛しているが、ビタビ処理部１２４によるビタビ処理では、再生信号に概略一定間隔で存在するデータ点での信号値が必要である。そのため、ＡＤ変換部５４によるＡＤ変換のサンプリングタイミングがデータ点に一致するようＰＬＬ（Phase-locked loop ：位相同期）を掛けておくか、あるいはＡＤ変換を固定クロックでサンプリングしデジタル信号処理でデータ点の値を求めるか、などの機構が必要である。
【００６９】
ここまでは、第１実施形態の記録・信号処理部５０Ａと第１比較例の記録・信号処理部５０Ｘの何れも同様の構成をなしている。第１実施形態の記録・信号処理部５０Ａは、この構成に加えて、位相同期ループがロックしているか否かを示すＲＦ品質信号RQを生成する品質信号生成部３１０を２値化処理部１２０が備えている点に特徴がある。特に、第１実施形態の品質信号生成部３１０は、再生信号からフレームシンクFSを検出するとともに同期保護を行なうフレームシンク処理部３１２を有する点で後述する第２実施形態と異なる。
【００７０】
フレームシンク処理部３１２は、ビタビ処理部１２４から出力される２値化データからフレームシンクFS（Frame Sync）を検出し、またフレームシンクFSの間隔（フレームシンク間隔）を確認することで同期保護を行なう。同期保護とは、外乱などによる偽のフレームシンクFSの発生によって同期を乱されることがないようにすることを意味する。同期保護の手法としては、たとえば、データフレーム単位にエンコードされている同期信号を検出してフレームシンクFSをとるときに、本来の発生タイミングでフレームシンクFSが検出されるように所定幅の保護用のウィンドウを利用する。正規の同期がとれた後に外乱などの影響で発生される偽の同期信号（偽シンク）は、同期検出用のウィンドウを通ることができないので、偽シンクによって同期が乱されることがない。
【００７１】
品質信号生成部３１０は、フレームシンク処理部３１２によるフレームシンクFSの検出・確認結果に基づきＲＦ品質信号RQを生成する。品質信号生成部３１０は、生成したＲＦ品質信号RQを、ＰＬＬのロック状態（換言するとアンロック状態）を示す情報としてＰＬＬ動作シーケンサ３００に通知する。
【００７２】
ＰＬＬ動作シーケンサ３００は、品質信号生成部３１０で生成されたＲＦ品質信号RQに基づきＰＬＬゲイン切替信号GCを生成して、このＰＬＬゲイン切替信号GCをループフィルタ駆動部２０４のゲイン乗算部２０５に供給することでゲイン（ＰＬＬのゲイン）を制御する。ＰＬＬ動作シーケンサ３００は、ＰＬＬゲイン切替信号GCをループフィルタ駆動部２０４へ供給して、ループフィルタ駆動部２０４におけるゲインを制御するゲイン制御部の機能を備える。ゲイン制御の方向としては、位相同期ループがロックしているときには低倍率となり位相同期ループがロックしていないときには高倍率となるように、ゲイン乗算部２０５におけるゲインを制御する。
【００７３】
光ディスクPDの再生時における再生ＲＦ信号のＰＬＬ動作時に、そのロック状態を示す情報を用いてＰＬＬのゲインを切り替えることでロバストなＰＬＬ制御を実現する。特に第１実施形態の仕組みにおいては、ＰＬＬのロック状態の検出にフレームシンク処理部３１２によるフレームシンクFSの検出結果を利用するのである。
【００７４】
フレームシンクFSは光ディスクの規格で定義されており、そこには同期信号としてユーザのデータ中には存在しないパターン（同期信号：以下ユニークパターンと呼ぶ）が定義されている。たとえば、波長４０７ｎｍ程度の青色レーザを利用する次世代ＤＶＤのある規格でのユニークパターンは、ＮＲＺ表現では“１０１００００００００１００００００００１”である。また、フレームシンクFSは、連続した再生信号中では等間隔で挿入されている。そのため、たとえば、前述のユニークパターンを検出し、ユニークパターンが等間隔で検出できたかどうかを判定することで、つまりユニークパターンの検出の品位を判定することで、ＲＦの再生状態や、ＰＬＬのロック状態を確認することができる。このようなＲＦ品質信号RQをＰＬＬ動作シーケンサ３００に入力し、ＲＦ再生状態によってＰＬＬのゲインを切り替えることで、外乱復帰時のＰＬＬの再収束を高速化することができる。
【００７５】
＜動作：第１実施形態＞
図４〜図８は、第１実施形態の記録・信号処理部５０Ａの動作を説明する図である。ここで、図４は、一般的なアナログＰＬＬ動作例を説明する図である。図５は、アナログＰＬＬの動作開始時のＰＬＬシーケンス動作を説明する図である。図６は、第１比較例の記録・信号処理部５０Ｘにおいて位相同期部２００に外乱が入った場合の動作を説明する図である。図７は、第１実施形態の記録・信号処理部５０Ａに備えられたフレームシンク処理部３１２によるＲＦ品質信号RQの生成手法を説明する図である。図８は、第１実施形態の記録・信号処理部５０Ａにおいて位相同期部２００に外乱が入った場合の動作を説明する図である。
【００７６】
図４において、（１）はＰＬＬゲインが小さい場合の動作を示し、（２）はＰＬＬゲインが大きい場合の動作を示す。さらに、（１−１），（２−１）は位相誤差信号にゲインを乗算した位相誤差信号ＶcompつまりＬＰＦ入力信号であり、（１−２），（２−２）はそれぞれ（１−１），（２−１）に対してループフィルタ部２０６（ＬＰＦ）を通した結果の信号つまり発振部２０１を制御する発振制御信号CNである。
【００７７】
図４（１）および図４（２）の何れも、時刻０から位相同期部２００を動作させ、位相誤差が小さくなっていき、０付近に収束する動作を示している。本例では、図４（１−１）および図４（２−１）に示すように、位相誤差信号Ｖcomp（ＬＰＦ入力信号）の振幅がＰＬＬゲインによって異なり、その結果、図４（１−２）および図４（２−２）に示すように、ＬＰＦ出力である発振制御信号CNでは、振幅の大きい図４（２−２）の方が早く収束する。なお、本例では、本実施形態に直接関わらない位相同期部２００の詳細動作の説明は省略する。
【００７８】
位相同期部２００の動作開始時のＰＬＬシーケンス動作が図５に示されている。ＰＬＬ動作シーケンサ３００から動作イネーブル信号ENおよびＰＬＬゲイン切替信号が出力され、それにより、ＰＬＬの動作が制御される。ゲイン乗算部２０５は、動作イネーブル信号ENがアクティブＨ（ハイ）になり、位相同期部２００の動作が開始されたところから、ＰＬＬゲイン切替信号GCを用いて、一定区間はＰＬＬゲインを大きくし、その後、位相同期部２００の動作が収束しただろう位置でＰＬＬゲインを小さくする。これは、ＰＬＬゲインを大きくすると、位相同期の収束は高速になるが、その反面、安定性が悪化して外乱に応答して位相同期が外れやすくなるといった弊害があるためである。そのため、前述のような制御により、位相同期が収束した後はＰＬＬゲインを下げて安定性を高めるのである。
【００７９】
ここで、第１比較例の記録・信号処理部５０Ｘにおいて、位相同期部２００に外乱が入った場合の動作について考察する。図６にはその動作例が示されている。たとえば光ディスクPDの盤面上にゴミや傷のあった場合、入力ＲＦ信号に対する外乱となる。その場合、外乱のある区間では、入力ＲＦ信号がおかしくなり、位相誤差信号Compとして偽信号が出力されることがある。
【００８０】
図６中では、Ｔａが外乱のある区間（外乱区間Ｔａ）であり、この外乱区間Ｔａで位相誤差信号Compとしては偽の出力が出た状態となっている。この場合に、外乱区間Ｔａを過ぎた後で、ＰＬＬの位相誤差が大きくなっている状態から、収束するまでに一定の時間が必要である。図６中では、Ｔｂで示す区間（再収束区間Ｔｂ）がこれに当たり、ＰＬＬが再引込みに要した区間である。位相同期部２００が動作中は、位相同期の動作を安定させるためにＰＬＬゲインを下げていると、位相同期が収束するまでの時間が、ＰＬＬゲインを大きくした場合に比べて余分に掛かる。位相同期が再び収束するまで間のデータはエラーになり易く、収束までの時間が掛かると、再生品質が悪化するといった問題が発生する。
【００８１】
次に、第１実施形態の記録・信号処理部５０Ａにおいて、位相同期部２００に外乱が入った場合の動作について考察する。図７には、フレームシンク処理部３１２によるＲＦ品質信号RQの生成例が示されている。図７（１）はフレームシンクFS中のユニークパターン検出結果を示す。フレームシンク処理部３１２におけるユニークパターン検出処理では、２値データと光ディスクPDのフォーマットで規定されたユニークパターンのパターンマッチを行ない、一致するかどうかでＲＦ品質を判断する。図７（１）中では、検出できたところを実線、本来なら検出できるはずが外乱などで検出できなかった箇所を点線で表している。図中では、（ａ），（ｂ），（ｃ），（ｅ），（ｆ）の時点でユニークパターンが検出できているのに対して、（ｄ）の時点ではユニークパターンが検出できていない。
【００８２】
図７（２）はフレームシンク間隔確認用のウィンドウ（Window）動作を示す。フレームシンク処理部３１２は、ユニークパターンが検出できたら、その時点から、外乱が無ければ次のユニークパターンが検出できるだろう位置付近に検出ウィンドウを生成する。本例では、検出ウィンドウの中心が外乱のない場合のフレームシンクFSの位置として、実線で示している。図中では、（ａ），（ｃ），（ｆ）の位置では予測位置でフレームシンクFSが見つかっているが、（ｂ）の位置では、はずれた場所でフレームシンクFSが見つかっている。また、（ｅ）の位置では、直前のフレームシンクFSが見つからなかったため、予測位置の検出ウィンドウを生成していない状態でフレームシンクFSが検出された状態である。
【００８３】
図７（３）はＲＦ品質信号RQを示す。ＲＦ品質信号RQは、フレームシンクFSが、直前のフレームシンクFSから予測位置通りの場所で見つかった場合にはＨ（ハイ）、予測位置からずれて見つかった場合や、検出ウィンドウ内に見つからなかった場合にＬ（ロー）とする信号である。図の例では、予測位置でフレームシンクFSが見つかっている（ａ），（ｃ），（ｆ）の位置ではＨとなり、予測位置からはずれた場所でフレームシンクFSが見つかっている（ｂ）の位置と、ユニークパターンが検出できていない（ｄ）の位置と、予測位置の検出ウィンドウを生成していない状態でフレームシンクFSが検出された（ｅ）の位置でＬとなる。
【００８４】
ＲＦ品質信号RQがＬレベルとなったことは、予測位置からはずれた場所でフレームシンクFSが見つかったか、もしくは、ユニークパターンが検出できなかったことを示すもので、外乱の発生を示唆しており、ＰＬＬがロック状態からアンロック状態に遷移したことを示す。ＲＦ品質信号RQがＨレベルからＬレベルに切り替ったことは、外乱区間Ｔａを検出できていることを示す。ＲＦ品質信号RQがＨレベルとなったことは、予測位置でフレームシンクFSが見つかったことを示唆し、ＰＬＬがアンロック状態からロック状態に遷移したことを示す。そこで、ＰＬＬ動作シーケンサ３００は、ゲイン乗算部２０５のＰＬＬゲインを、ＲＦ品質信号RQが、Ｌレベルの期間では大きくし、Ｈレベルの期間では小さくするように、ＰＬＬゲイン切替信号GCによりゲイン乗算部２０５を制御する。
【００８５】
次に、第１実施形態の記録・信号処理部５０Ａにおいて、位相同期部２００に外乱が入った場合の動作について考察する。図８にはその動作例が示されている。第１実施形態の記録・信号処理部５０Ａにおいては、フレームシンク処理部３１２を備えていることにより、図８に示すように、外乱発生後のＰＬＬ再収束が短縮できる。
【００８６】
すなわち、図８（１）に示す第１比較例の動作例（図６と同じ）と図８（２）に示す第１実施形態の動作例を比べた場合、再収束区間Ｔｂが短くなっていることが明白である。これは、第１実施形態の仕組みの場合、フレームシンク処理部３１２は、外乱区間Ｔａを検出し、その区間を示唆するＲＦ品質信号RQをＰＬＬ動作シーケンサ３００に通知する。ＰＬＬ動作シーケンサ３００は、ＲＦ品質信号RQが、ＨレベルになるとＰＬＬゲイン切替信号GCをＬレベルにし、ＬレベルになるとＰＬＬゲイン切替信号GCをＨレベルにする。
【００８７】
ゲイン乗算部２０５は、外乱区間Ｔａに達するまでのＰＬＬゲイン切替信号GCがＬレベルの期間では、位相誤差信号Compに対して低倍率で乗算を行なう。その結果、位相誤差信号Ｖcomp（ＬＰＦ入力信号）の振幅が小さい。このように、位相同期部２００が動作中で外乱が発生していないときには、位相同期の動作を安定させるためにＰＬＬゲインを下げて、エラーレートの改善を図っている。
【００８８】
その後、外乱区間Ｔａに入り、ＰＬＬゲイン切替信号GCがＨレベルの期間になると、ゲイン乗算部２０５は、位相誤差信号Compに対して高倍率で乗算を行なう。その結果、位相誤差信号Ｖcomp（ＬＰＦ入力信号）の振幅が大きくなる。このため、位相同期の再収束区間Ｔｂを短縮できるようになる。キャプチャ時間の短縮を図ることができる。
【００８９】
位相同期が収束した再収束区間Ｔｂ以後のＰＬＬゲイン切替信号GCがＬレベルの期間では、ゲイン乗算部２０５は、位相誤差信号Compに対して低倍率で乗算を行なう。その結果、位相誤差信号Ｖcomp（ＬＰＦ入力信号）の振幅が小さくなり、エラーレートの改善を図ることができる。外乱発生後に、ＰＬＬの再収束時間を短くでき、その結果データエラーの区間が減少することで再生性能が向上する。また、ＰＬＬゲインを下げると、いわゆるＰＬＬのキャプチャレンジが減少するため、ＰＬＬの定常状態でのゲインでは外乱発生後にＰＬＬが収束できず、ロックが外れてしまう場合もあるが、第１実施形態の仕組みでは、外乱を検知するとＰＬＬゲインを上げるため、キャプチャレンジが確保され、ＰＬＬが収束し易くなる。
【００９０】
このように、第１実施形態の仕組みでは、ＰＬＬがロックしているときには位相同期の動作を安定させるためにＰＬＬゲインを下げておき、外乱によりＰＬＬのロックが不安定になると、ＰＬＬゲインを上げることで、位相同期が収束するまでの時間を短縮でき、その後ＰＬＬがロックしたら再度ＰＬＬゲインを下げる。フレームシンクFSに基づき外乱区間Ｔａを検出し、この検出結果に基づくＲＦ品質信号RQに従ってＰＬＬゲインを自動制御することで、キャプチャ時間の短縮とエラーレートの改善を実現できる。ＲＦ品質信号RQやＰＬＬゲイン切替信号GCはフレームシンクFS単位でＬ，Ｈが切り替えられるので、フレームシンクFS単位でＰＬＬゲインを制御でき、ＰＬＬのロック状態やアンロック状態の判定と、その判定結果に基づくＰＬＬゲインの自動制御を迅速に行なうことができる。
【００９１】
第１実施形態の仕組みは、メディアから信号を再生する仕組みへのＰＬＬの適用の場合、ＰＬＬのロック判定が簡単にできる利点がある。加えて、フレームシンクFSを用いる方法では、振幅に依存するような誤差信号を使用していないため、入力ＲＦの振幅依存性がないという利点がある。ＰＬＬの状態が悪いことを精度よく検出でき、ＰＬＬのゲイン切替えを行なうことで、外乱からの迅速なＰＬＬの復帰を実現でき、なおかつ、ＰＬＬが安定している場合には意図しないゲイン切替えが起こらないような装置が実現される。
【００９２】
これに対してたとえば、位相誤差検出やシーケンスアンプリチュードマージン（Sequenced Amplitude Margin：ＳＡＭ）値などのエラーレートに相関した値などの誤差情報を用いる、もしくはそれを積分した後に閾値でＰＬＬの状態を検出する方法では、外乱により、ＲＦ振幅が変動した場合に、検出漏れや誤検出になる場合がある。
【００９３】
なお、第１実施形態において、ＲＦ品質信号RQの生成時、フレームシンク間隔の検出方法には前述の方法だけでなく、様々な変形が考えられる。たとえば、複数のフレームシンクFSが入る一定区間内で、一定数以上のフレームシンクFSが見つかる場合にＲＦ品質信号RQをＨ、そうでない場合にＬにする方法を採ってもよい。
【００９４】
この変形例の場合、前述の仕組みと比べた場合、ＲＦ品質信号RQの感度が異なる。具体的には、前述の仕組みでは、フレームシンクFSがメディア上の微細な傷などで検出できなかった場合に、ＰＬＬが不安定になっていないにも関わらず、ＲＦ品質信号RQがローレベルとなり、結果として誤動作してしまう。これに対して本変形例では、一定区間で一定数以上のフレームシンクFSが見つかっていればＨレベルとなる。他方、本変形例では、検出に複数のフレームが入る程度の区間が必要なため、ＰＬＬ不安定の検出遅れは大きくなるのに対して、前述の仕組みではフレームシンクFSごとにＲＦ品質信号RQの更新が可能なため、よりレスポンスが良く、また細かい制御が可能となる。ただし、どちらの仕組みであっても、再生ＲＦ信号の振幅依存性はない。
【００９５】
＜記録・信号処理部の構成例：第２実施形態＞
図９は、第２実施形態の記録・信号処理部５０Ｂ（特にクロック再生部５５）の構成例を説明する図である。第２実施形態は、位相同期部２００の位相誤差の絶対値の積算量をＲＦ品質信号RQとして用いる点に特徴がある。ＰＬＬのロック状態の検出に位相誤差の絶対値の積算量を用いるのである。
【００９６】
図示のように、第２実施形態の記録・信号処理部５０ＢのＰＬＬ＆ＡＤＣ処理部５３は、位相同期部２００のループフィルタ部２０６から出力される発振制御信号CNに基づきＲＦ品質信号RQを生成する品質信号生成部３１０を備える。第２実施形態の品質信号生成部３１０は、発振制御信号CN（ＬＰＦ出力）を２値化し、その２値化結果に基づき位相誤差を判定する位相誤差閾値判定部３１４を有する。
【００９７】
位相誤差閾値判定部３１４は、ループフィルタ部２０６からの発振制御信号CN（つまり積算された位相誤差量）の交流中心に対する絶対値が、所定の閾値Th以上となったどうかで２値化を行なう。たとえば、位相誤差閾値判定部３１４は、発振制御信号CNの交流中心に対してプラス側の閾値Th(＋)とマイナス側の閾値Th(−)を設定し、発振制御信号CNが閾値Th(＋)を超えた場合や閾値Th(−)を下回った場合に２値化位相誤差信号Comp２をアクティブＨにする。そして、第２実施形態の品質信号生成部３１０は、位相誤差閾値判定部３１４で生成された２値化位相誤差信号Comp２に基づいてＲＦ品質信号RQを生成する。
【００９８】
＜動作：第２実施形態＞
図１０は、第２実施形態の記録・信号処理部５０Ｂの動作を説明する図である。ここで、図１０は、第２実施形態の記録・信号処理部５０Ｂにおいて位相同期部２００に外乱が入った場合の動作を示す。
【００９９】
図１０（１）は、ゲイン乗算前の位相誤差信号Compである。この図１０（１）で示される位相誤差信号Compは、外乱の位置と位相比較部２０３の出力がこの例でどうなっているかを示したものであり、こういった入力の場合における第２実施形態の動作について、以下に説明する。
【０１００】
図１０（２）は、ループフィルタ部２０６から出力される積算された位相誤差量（つまり発振制御信号CN）を示す。図１０（３）は、位相誤差閾値判定部３１４により生成される２値化位相誤差信号Comp２を示す。位相誤差閾値判定部３１４は、図１０（３）に示すように、図１０（２）で示される発振制御信号CNが、その交流中心に対しての閾値Th(＋)を超えた場合や閾値Th(−)を下回った場合に、２値化位相誤差信号Comp２をアクティブＨにする。つまり、位相誤差閾値判定部３１４は、積算された位相誤差量の交流中心に対する絶対値が、所定の閾値Th以上となったどうかで２値化を行なう。
【０１０１】
図１０（２）では、説明のために絶対値ではなく、プラス側の閾値Th(＋)とマイナス側の閾値Th(−)の絵で示している。閾値Th(＋)，Th(−)は、位相比較部２０３やループフィルタ部２０６の特性に合わせて適切に設定する。このように、外乱のある区間と、ＰＬＬが再引き込みを行なう区間の一部では、位相誤差の積算量が通常のＰＬＬロック状態より大きくなることが期待できるので、位相誤差信号CompをＲＦ品質信号RQの生成に用いることができる。
【０１０２】
たとえば、位相誤差閾値判定部３１４で生成された２値化位相誤差信号Comp２をそのままＲＦ品質信号RQとして使用することも考えられるが、ここでは２値化位相誤差信号Comp２のばたつき防止対策を採る。たとえば、図１０（２）で示される例では、外乱区間Ｔａになると発振制御信号CNは一旦プラス側に大きく変動しプラス側の閾値Th(＋)を超え、その後の再収束区間Ｔｂにて引き戻されて反対にマイナス側に大きく変動しマイナス側の閾値Th(−)を超え、さらにその後緩やかに収束する状態になっている。
【０１０３】
このような場合、図１０（３）で示されるように、位相誤差信号Compは、外乱区間ＴａでアクティブＨを発生した後一旦Ｌレベルとなり、その後再収束区間Ｔｂに入るとアクティブＨとなり、その後安定に近づくとＬレベルになる。このように、第２実施形態の位相誤差閾値判定部３１４から出力される２値化位相誤差信号Comp２においては、外乱区間Ｔａから再収束区間Ｔｂに移るときに一旦Ｌレベルになるばたつき現象が見られる。
【０１０４】
そこで、第２実施形態の品質信号生成部３１０は、図１０（４）に示すように、位相誤差閾値判定部３１４から出力された２値化位相誤差信号Comp２における、外乱区間Ｔａから再収束区間Ｔｂに移るときのＬレベルの期間も強制的にＨレベルにしてＲＦ品質信号RQとする。図示のように、２値化位相誤差信号Comp２に対して立下りのタイミングを伸ばした信号をＲＦ品質信号RQとする。立下りのタイミングを伸ばす方法としては、たとえば、２値化位相誤差信号Comp２の立下りからタイマ回路などで一定時間数える方法などがある。ここでは一定のタイマ時間Ｔｔを実線の矢印で示している。
【０１０５】
品質信号生成部３１０は、第１実施形態と同様に、このようにして生成したＲＦ品質信号RQをＰＬＬ動作シーケンサ３００に通知する。図１０（５）に示すように、ＰＬＬ動作シーケンサ３００は、このＲＦ品質信号RQをそのままＰＬＬゲイン切替信号GCに用いる。以下、第１実施形態と同様であり、ゲイン乗算部２０５は、ＰＬＬゲイン切替信号GCがＬレベルの期間では位相誤差信号Compに対して低倍率で乗算を行ない、ＰＬＬゲイン切替信号GCがＨレベルの期間では位相誤差信号Compに対して高倍率で乗算を行なう。
【０１０６】
以上の処理の結果、図１０（５）に示すゲイン乗算後のＬＰＦ出力から分かるように、第２実施形態においても、外乱発生時と外乱復帰時にＰＬＬゲインを切り替えることができる。ＰＬＬがロックしているときには位相同期の動作を安定させるためにＰＬＬゲインを下げておき、外乱によりＰＬＬのロックが不安定になると、ＰＬＬゲインを上げることで、位相同期が収束するまでの時間を短縮でき、その後ＰＬＬがロックしたら再度ＰＬＬゲインを下げる。
【０１０７】
第２実施形態では、位相同期部２００の位相誤差の絶対値の積算量に基づき外乱区間Ｔａを検出し、この検出結果に基づくＲＦ品質信号RQに従ってＰＬＬゲインを自動制御することで、キャプチャ時間の短縮とエラーレートの改善を実現できる。ＲＦ品質信号RQやＰＬＬゲイン切替信号GCは位相誤差の絶対値の積算量が所定の閾値を超えるか否かでＬ，Ｈが切り替えられる。
【０１０８】
第２実施形態の仕組みは、ループフィルタ出力を２値化するので、一般的な位相同期回路に適用でき、その適用分野に制限がない利点がある。
【０１０９】
特許文献１の仕組みは、「大きなレベルの位相変動成分を含む反転間隔の短い信号と、反転間隔が長く位相変動成分が小である信号とがランダムに混在して入力される信号に位相同期した周波数で発振する発振出力信号を生成する仕組み」との関係で「リミッタ部で制限された範囲内の数の積算値」を求めるようにしており、積算値を求めるまでに相当の処理が必要になってしまう。これに対して、第２実施形態では、「ＰＬＬの位相誤差の絶対値の積算量」を求めるようにしている点で相違があり、しかもその取得は簡易である。
【０１１０】
＜記録・信号処理部の構成例：第３実施形態＞
図１１は、第３実施形態の記録・信号処理部５０Ｃ（特にＰＬＬ＆ＡＤＣ処理部５３と２値化処理部１２０）の構成例を示す図である。図１２は、第２比較例の記録・信号処理部５０Ｙ（特にＰＬＬ＆ＡＤＣ処理部５３と２値化処理部１２０）の構成例を示す図である。
【０１１１】
第３実施形態は、位相誤差検出をデジタルで行なうデジタルＰＬＬとの組合せにおいて、光ディスクPD（情報記録媒体）から再生される再生ＲＦ信号から同期信号を検出してフレームシンクFSを取得する際に、フレームシンクFSの検出間隔を監視し、その監視情報に基づきＰＬＬがロックしているか否かを判定してＲＦ品質信号RQを取得する点に特徴がある。
【０１１２】
位相誤差検出を「デジタル」で行なうために、第３実施形態は第１実施形態をベースに、第２比較例は第１比較例をベースに、それぞれ以下のような変形を加える。具体的には、位相比較部２０３への入力をＡＤ変換部５４によるＡＤ変換後のデジタルＲＦデータとし、図のように位相誤差検出を行ない、そこからループフィルタ部２０６の出力部分までをデジタル処理する。そして、その出力をアナログ信号に戻すＤＡ変換部２０９を追加し、アナログの発振部２０１へ入力するという構成にしている。
【０１１３】
そして、第３実施形態の品質信号生成部３１０は、フレームシンクFSの検出間隔を監視し、その監視情報に基づきＰＬＬがロックしているか否かを判定してＲＦ品質信号RQを取得する。基本的には第１実施形態と同様である。
【０１１４】
＜動作：第３実施形態＞
図１３〜図１８は、第３実施形態の記録・信号処理部５０Ｃの動作を説明する図である。図１３は、一般的なデジタルＰＬＬにおける位相誤差の検出手法を説明する図である。図１４は、図１３に示した検出手法を採用したときの問題点を説明する図である。図１５〜図１８はそれぞれ、第１実施形態の動作を説明した図４〜図８（図７は除く）に対応するものである。
【０１１５】
従来のＰＬＬ状態検出信号での問題点は、外乱時に検出精度が悪い場合があることにある。位相誤差検出や、ＳＡＭなどの、誤差情報をそのまま使う、もしくはそれを積分した後に、閾値でＰＬＬの状態を判定する方法では、外乱により、ＲＦ振幅が変動した場合に、検出漏れや誤検出になる場合がある。
【０１１６】
具体的には、位相誤差の検出方式によっては、振幅により、位相誤差の出力レベルが振幅に依存する。近年のデジタルＰＬＬでは、位相誤差検出を、ゼロクロス前後のＲＦデータの加算で行なう方式がある。
【０１１７】
図１３に、この位相誤差検出の例を示す。（ａ）はＡＤ変換前のアナログＲＦ波形で、ＰＬＬ＆ＡＤＣ処理部５３への入力である。（ｂ）はＡＤ変換後のデジタルＲＦデータのサンプル点RFsmp （ｉ）で、ＰＬＬ＆ＡＤＣ処理部５３の出力および位相比較器２０３の入力となる。（ｃ）は本来求めたいＲＦの位相誤差量PEである。位相誤差量PEを近似的に求める方法として、（ｄ）のように、ゼロクロス部分でのRFsmp の加算により位相誤差PEa を求める。回路上は、位相誤差PEa は位相比較部２０３の出力となる。
【０１１８】
なお（ｄ）の説明中のGain_aはループフィルタ駆動部２０４（ゲイン乗算部２０５）のゲインではなく、位相比較部２０３の出力として位相誤差量PEと位相誤差PEa が近くなるようにするためのゲインで、これは設計時に適切な値を選択する。
【０１１９】
図１３（ｄ）に示すような位相誤差PEa を用いる方式は、非常にシンプルで回路を小さく構成することができる。しかし、本方式では、ＲＦ再生振幅により位相誤差信号のゲインが連動してしまう難点がある。そのため、外乱により振幅が小さくなった場合に、ＰＬＬが外乱を受けていても出力される位相誤差信号が小さいため、位相誤差が閾値に達せず、結果として検出漏れが発生してしまう場合がある。
【０１２０】
図１４にその問題点の一例を示す。図中の（１），（２）は、位相誤差量PEは同じ量であるが、再生ＲＦ振幅が異なるためPEvertの値が異なる。その結果、位相誤差PEa も連動し、位相誤差の出力結果に差が出てしまっている。特に、外乱時は再生ＲＦ振幅が小さくなる方向に動く場合が多く、また再生ＲＦ振幅の変動量も外乱の種類により異なるので、その結果、位相誤差の出力に誤差が生じ、場合によっては位相誤差もしくはその積算がＰＬＬ不安定の検出閾値に達せず、結果として検出漏れが発生してしまう。
【０１２１】
また、エラーレートに相関した値を誤差情報として利用する手法としては、ＳＡＭのような、再生ＲＦ信号を目標とするPR Classに等化し、目標に対する入力信号の誤差のシーケンスを用いる方法も考えられる（特許文献２参照）。この手法では、再生ＲＦ信号はオートゲインコントロール（ＡＧＣ）で振幅が調整され、かつ適応イコライザなどで所望のＰＲ等化が行なわれていることが前提となっている。しかしながら、外乱により急激な振幅変動が起こる場合には、ＲＦ振幅のオートゲインコントロール（ＡＧＣ）や、適応等化フィルタの応答が追いつかないため、振幅変動部分で誤差が増大し、閾値を超えてしまう問題が発生する。その際、実際にはＰＬＬに対しては外乱になっていない場合でも、ＰＬＬのゲインを切り替えてしまい、その結果、ＰＬＬのジッタが増え、エラーレートが悪化してしまうことがある。
【０１２２】
第３実施形態では、これらの難点を解消する手法を実現する。具体的には、図７に示したのと同様にしてフレームシンクFSの検出間隔を監視し、品質信号生成部３１０はその監視情報からＲＦ品質信号RQを生成し、ＰＬＬ動作シーケンサ３００に通知することで、ＰＬＬのゲイン切替えを実現する。フレームシンクFSの検出間隔がずれるということは、フレームシンク間でクロックが所定のサイクル数から増減するということを意味し、それは必ずＰＬＬに外乱が入ることでしか起こり得ないためである。また、振幅に依存するような誤差信号を使用していないため、入力ＲＦの振幅依存性がない。このような仕組みを採ることで、ＰＬＬの状態が悪いことが精度良く検出される。この結果に基づき、ＰＬＬのゲイン切替えを行なうことで、外乱からの迅速なＰＬＬの復帰が実現される。なおかつ、ＰＬＬが安定している場合には、意図しないゲイン切替えは起きない。
【０１２３】
第３実施形態における動作については、基本的には第１実施形態と概ね同じである。違う点は、位相誤差をデジタル化すると、位相誤差の検出例もすべて修正が必要になる点である。具体的には、第１実施形態では位相誤差量を幅でも示していたが、高さで記述することになるので、第１実施形態の動作を説明する図４〜図８については、それぞれ図１５〜図１８に示すようになる。
【０１２４】
たとえば図１８においては、位相誤差量を、幅でなく、高さで記述するに当たり、（２）ではゲインを大きくしたことによる増分（ゲインを倍にした前提です）を、分かり易いように太線で示している。
【０１２５】
以上、本発明について実施形態を用いて説明したが、本発明の技術的範囲は前記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で前記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。
【０１２６】
また、前記の実施形態は、クレーム（請求項）にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。
【０１２７】
たとえば、前記実施形態では、光ディスク装置などの情報記録再生装置への適用例で説明したが、情報記録再生装置としては光ディスク装置に限らず、たとえば、ハードディスク駆動装置などもあり、ハードディスク駆動装置もクロックリカバリ回路や書込みクロック生成回路を使用することがある。このクロックリカバリ回路や書込みクロック生成回路に前記実施形態の仕組みを適用可能である。
【０１２８】
光ディスク装置やハードディスク駆動装置に限らず、デジタルＶＴＲ、デジタルＶＣＲなどの他の記録再生装置において、記録媒体から読み取られた再生信号の位相情報に基づいて再生クロックを生成するクロックリカバリ回路などにも同様に適用可能である。
【０１２９】
さらに、情報記録再生装置に限らず、たとえば、ツイストペアメタルケーブルやファイバケーブルを媒体とするシリアル通信やチップ間伝送での入出力インタフェースなど、受信信号列のタイミングを再生する技術や、その他の電子機器にも適用可能である。
【図面の簡単な説明】
【０１３０】
【図１】位相同期回路を具備した電子機器の一例である情報記録再生装置の一実施形態を示すブロック図である。
【図２】第１実施形態のＰＬＬ＆ＡＤＣ処理部と２値化処理部の構成例を示す図である。
【図３】第１比較例のＰＬＬ＆ＡＤＣ処理部と２値化処理部の構成例を示す図である。
【図４】一般的なアナログＰＬＬ動作例を説明する図である。
【図５】アナログＰＬＬの動作開始時のＰＬＬシーケンス動作を説明する図である。
【図６】第１比較例の記録・信号処理部において位相同期部に外乱が入った場合の動作を説明する図である。
【図７】第１実施形態の記録・信号処理部に備えられたフレームシンク処理部によるＲＦ品質信号の生成手法を説明する図である。
【図８】第１実施形態の記録・信号処理部において位相同期部に外乱が入った場合の動作を説明する図である。
【図９】第２実施形態のクロック再生部の構成例を説明する図である。
【図１０】第２実施形態の記録・信号処理部の動作を説明する図である。
【図１１】第３実施形態のＰＬＬ＆ＡＤＣ処理部と２値化処理部の構成例を示す図である。
【図１２】第２比較例のＰＬＬ＆ＡＤＣ処理部と２値化処理部の構成例を示す図である。
【図１３】一般的なデジタルＰＬＬにおける位相誤差の検出手法を説明する図である。
【図１４】図１３に示した検出手法を採用したときの問題点を説明する図である。
【図１５】一般的なデジタルＰＬＬ動作例を説明する図である。
【図１６】デジタルＰＬＬの動作開始時のＰＬＬシーケンス動作を説明する図である。
【図１７】第２比較例の記録・信号処理部において位相同期部に外乱が入った場合の動作を説明する図である。
【図１８】第３実施形態の記録・信号処理部において位相同期部に外乱が入った場合の動作を説明する図である。
【符号の説明】
【０１３１】
１…情報記録再生装置、１０…スピンドルモータ、１１０…変調処理部、１２０…２値化処理部、１２２…ＰＲ等化処理部、１２４…ビタビ処理部、１３０…復調処理部、１４…光ピックアップ、２００…位相同期部、２０１…発振部、２０３…位相比較部、２０４…ループフィルタ駆動部、２０５…ゲイン乗算部、２０６…ループフィルタ部、２０８…ＤＡ変換部、３…ホスト装置、３０…スピンドルモータ制御部、３００…ＰＬＬ動作シーケンサ（ゲイン制御部）、３１０…品質信号生成部、３１２…フレームシンク処理部、３１４…位相誤差閾値判定部、４０…ピックアップ制御部、５０…記録・再生信号処理部、５２…ＲＦ増幅部、５３…ＰＬＬ＆ＡＤＣ処理部、５４…ＡＤ変換部、５５…クロック再生部、５６…デジタル信号処理部、５７…記録電流制御部
【図１】
2010041639.tif 000003
【図２】
2010041639.tif 000004
【図３】
2010041639.tif 000005
【図４】
2010041639.tif 000006
【図５】
2010041639.tif 000007
【図６】
2010041639.tif 000008
【図７】
2010041639.tif 000009
【図８】
2010041639.tif 000010
【図９】
2010041639.tif 000011
【図１０】
2010041639.tif 000012
【図１１】
2010041639.tif 000013
【図１２】
2010041639.tif 000014
【図１３】
2010041639.tif 000015
【図１４】
2010041639.tif 000016
【図１５】
2010041639.tif 000017
【図１６】
2010041639.tif 000018
【図１７】
2010041639.tif 000019
【図１８】
2010041639.tif 000020