(57)【要約】【課題】効率の低下を抑制しつつ、インバータのスイッチング素子のスイッチング損失及びスイッチングノイズを抑制することができる交流機制御装置を提供する。【解決手段】少なくとも交流電動機として機能する交流機２と、直流電源３との間に介在され、少なくとも直流電源３の出力を交流に変換して交流機２に供給するインバータ回路５と、直流電源３とインバータ回路５との間に介在され、直流電源３の出力を所定の保持時間に亘り電圧がゼロの状態に保持して電力の供給を遮断するスナバ回路４と、インバータ回路５のスイッチング素子８ａ〜８ｆがターンオンする際には直流電源３からの電力の供給を遮断せず、スイッチング素子８ａ〜８ｆがターンオフする際には直流電源３からの出力を遮断するように、スナバ回路４を制御する制御部１０と、を備える。【選択図】図１
2010166681.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも交流電動機として機能する交流機と直流電源との間に介在され、少なくとも前記直流電源の出力を交流に変換して前記交流機に供給するインバータ回路と、
前記直流電源と前記インバータ回路との間に介在され、前記直流電源の出力を所定の保持時間に亘り電圧が略ゼロの状態に保持して電力の供給を遮断するスナバ回路と、
前記インバータ回路のスイッチング素子がターンオンする際には前記直流電源からの電力の供給を遮断せず、前記インバータ回路のスイッチング素子がターンオフする際には前記直流電源からの出力を遮断するように、前記スナバ回路を制御する制御部と、を備える交流機制御装置。
【請求項２】
前記制御部は、前記インバータ回路のスイッチング素子がターンオフする際に設定されるデッドタイムに、前記直流電源からの出力を遮断するように前記スナバ回路を制御する請求項１に記載の交流機制御装置。
【請求項３】
前記スナバ回路は、
前記直流電源から供給される電力の受け取りを遮断可能なメインスイッチング素子と、
前記メインスイッチング素子の後段において、インダクタを間に挟み、前記直流電源に直列接続されたハイサイドスイッチング素子及びローサイドスイッチング素子の２つのスイッチング素子と、
前記ローサイドスイッチング素子と並列接続された共振キャパシタと、
前記ハイサイドスイッチング素子、前記インダクタ、前記ローサイドスイッチング素子の直列回路に対して並列接続された出力キャパシタと、
前記各スイッチング素子及び前記出力キャパシタに並列接続された回生ダイオードと、
を有して構成され、
前記制御部は、前記各スイッチング素子をスイッチング制御して、前記スナバ回路を、
前記直流電源から供給される電力を前記スナバ回路を介して前記インバータ回路に伝達する定常状態と、
前記定常状態に続き、前記直流電源から供給される電力を前記インバータ回路に伝達すると共に当該電力を用いて前記インダクタを充電するインダクタ充電状態と、
前記インダクタ充電状態に続き、前記直流電源から供給される電力の受け取りを遮断して、前記インダクタと前記共振キャパシタとの共振により、前記出力キャパシタの端子間電圧を低下させて、前記スナバ回路の出力電圧を低下させる共振状態と、
前記共振状態に続き、電圧が略ゼロまで低下した前記出力キャパシタの端子間電圧を保持して、前記スナバ回路の出力電圧を略ゼロの状態で保持するゼロ電圧保持状態と、
前記ゼロ電圧保持状態に続き、前記出力キャパシタに再充電して、前記出力キャパシタの端子間電圧を上昇させ、前記スナバ回路の出力電圧を復帰させる充電復帰状態と、
前記充電復帰状態に続き、前記共振キャパシタ及び前記インダクタから前記直流電源へ電力を回生すると共に、前記直流電源から供給される電力の受け取りを再開し、回生の終了後に前記定常状態へ復帰する電源回生状態と、
に制御する請求項１又は２に記載の交流機制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電源から供給される電力を交流に変換して、少なくとも交流電動機として機能する交流機を制御する交流機制御装置に関する。
【背景技術】
【０００２】
ハイブリッド車両の駆動用など、近年種々の用途にＡＣモータ（交流機）が利用されている。このようなＡＣモータに電力を供給する電力源には、燃料電池や二次電池を含めた電池が利用されることが多い。このような電池は、直流電力源であるから、その電力はインバータを介して交流変換されてＡＣモータに供給される。インバータは、ＩＧＢＴ（insulated gate bipolar transistor）などの半導体スイッチング素子を用いて構成される。半導体スイッチング素子は、インバータ制御回路から与えられる制御信号によってスイッチングし、直流電源を遮断／導通させる。半導体スイッチング素子に電圧が掛かり、又は電流が流れる状況で、半導体スイッチング素子をスイッチングさせることはハードスイッチングと称される。一般的なスイッチングは、このハードスイッチングである。ハードスイッチングによるインバータは、構成が簡単であるが、スイッチングの際に過度応答を生じる。この過渡応答は、大きなスイッチングノイズやスイッチング損失を生じさせる。汎用的なＰＷＭ（pulse width modulation ）制御では、単位時間当たりのスイッチング回数も多く、これに伴ってスイッチングノイズやスイッチング損失も増加する。
【０００３】
ハードスイッチングに対して、半導体スイッチング素子に掛かる電圧や、流れる電流がほぼゼロの状態で、半導体スイッチング素子をスイッチングさせるスイッチング方式がある。これは、ソフトスイッチングと称される。ソフトスイッチングの基本的な構成は、スイッチング素子の外部に、ＬＣ共振回路を設けるものである。半導体スイッチング素子のスイッチングタイミングの制御によりＬＣ共振回路に共振を発生させて、スイッチング素子がスイッチングする際の電圧や電流をゼロの状態とする。これにより、半導体スイッチング素子のスイッチングに伴うスイッチングノイズやスイッチング損失が、ハードスイッチングに比べて大きく低減される。
【０００４】
特開２００３−５２１９０号公報（特許文献１）には、このようなソフトスイッチングを用いたインバータ制御装置の技術が開示されている。直流を３相交流に変換するインバータにおいては、従来、各スイッチング素子に並列にキャパシタを備えると共に、３相の各アームに当該キャパシタとの間で共振回路を形成するインダクタが備えられていた。例えば、インバータを構成する６つのＩＧＢＴにそれぞれ並列にキャパシタが設けられ、３つのアームのそれぞれに共振用のインダクタが備えられる。制御対象のモータの負荷電流が増えるとインダクタの容量及び重量が増大し、軽量化・小型化の妨げになるため、特許文献１ではインダクタを削減したインバータが提案されている。つまり、インバータに補助スイッチング回路を設け、補助スイッチング回路によって、経路を切り換えることによって１つのインダクタを共用して共振回路が構成される。
【０００５】
ソフトスイッチング方式は、スイッチングノイズやスイッチング損失がハードスイッチングに比べて大きく低減される優れたスイッチング方式である反面、上記の如く、回路規模を増大させ、インバータの制御を複雑化させるスイッチング方式である。従って、蓄電池から電力を供給される電動機、及び蓄電池に電力を回生する発電機を含むようなハイブリッド車両においては、制御の複雑化を招くこともあって、ソフトスイッチング方式の適用が困難であった。これに鑑みて、特開２００６−３５２９４２号公報（特許文献２）には、ハイブリッド車両など、蓄電池、電動機、発電機を含むシステムにおいても、スイッチング損失を容易に低減することが可能な装置が提案されている。
【０００６】
この装置では、電動機に接続される回生作動可能なインバータと、発電機に接続されるインバータ機能も有する整流回路とが、充電可能な蓄電池である直流電源と共通の２本の導体（プラス電源線、マイナス電源線）に接続される。蓄電池とインバータとの間、蓄電池と整流回路との間、つまり、２本の導体間には、インバータ及び整流回路に共通のソフトスイッチング回路が備えられる。このソフトスイッチング回路は、インバータ及び整流回路のスイッチング素子のターンオン時のソフトスイッチングを達成するために設けられる。このソフトスイッチング回路は、インバータ及び整流回路のスイッチング素子がターンオンするタイミングにおいて、蓄電池とインバータとの間及び蓄電池と整流回路との間、つまり、直流電源と接続される２本の導体間の電圧をほぼゼロに制御することによって、ソフトスイッチングとしてのＺＶＳ（zero voltage switching）を達成する。尚、特許文献２の装置におけるインバータ及び整流回路の各スイッチング素子には、スナバ用キャパシタが並列接続されている。これらのキャパシタに蓄えられた電荷は、ソフトスイッチ回路のインダクタとのＬＣ共振より放出される。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００３−５２１９０号公報（第２〜５、９、１９〜２３段落、図１、１５等）
【特許文献２】特開２００６−３５２９４２号公報（第１１〜２４、５３〜６４段落、図１、９等）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ハイブリッド車両に限らず、ＡＣモータを小型化・軽量化することは、搭載効率の向上や燃料消費率の向上にとって有益である。一方、ＡＣモータを小型化し、その出力に高トルクを求めると、ベクトル制御（field oriented control : FOC）におけるｄ軸インダクタンスＬｄ及びｑ軸インダクタンスＬｑの非線形性が強くなり、制御が困難となる。図１５に、非線形に変化するインダクタンスの一例を示す。図１５（ａ）はｄ軸インダクタンスＬｄ、図１５（ｂ）はｑ軸インダクタンスＬｑである。図１５に示すようにモータの回転角度とモータ電流とによってＬｄ及びＬｑが非線形に変化するため、目標トルクを安定させることが困難となる。フィードフォワード制御によって非線形に変動するインダクタンスの影響をある程度抑制することは可能である。しかし、インバータのスイッチング素子を制御するパルス幅変調の搬送周波数が低い場合には、制御の応答性が低いため、出力されるＡＣモータのトルクに脈動（トルクリップル）が生じる。モータ制御におけるトルクの応答性は、パルス幅変調の搬送周波数を高くすることによって向上するが、搬送周波数を高くすると単位時間当たりのスイッチング回数が増加する。そして、スイッチング回数が増加することによって、スイッチングノイズやスイッチング損失も増加する。
【０００９】
上述したように、ソフトスイッチング回路を付加することによって、スイッチングノイズやスイッチング損失を抑制することができる。しかし、搬送周波数が高くなると、特許文献２のように、直流電源と接続される２本の導体間の電圧がほぼゼロに制御される状態、いわゆる「瞬停」の状態が頻繁に発生し、効率を低下させることになる。
【００１０】
本発明は、上記課題に鑑みて創案されたもので、効率の低下を抑制しつつ、インバータのスイッチング素子のスイッチング損失及びスイッチングノイズを抑制することができる交流機制御装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するための本発明に係る交流機制御装置の特徴構成は、
少なくとも交流電動機として機能する交流機と直流電源との間に介在され、少なくとも前記直流電源の出力を交流に変換して前記交流機に供給するインバータ回路と、
前記直流電源と前記インバータ回路との間に介在され、前記直流電源の出力を所定の保持時間に亘り電圧が略ゼロの状態に保持して電力の供給を遮断するスナバ回路と、
前記インバータ回路のスイッチング素子がターンオンする際には前記直流電源からの電力の供給を遮断せず、前記インバータ回路のスイッチング素子がターンオフする際には前記直流電源からの出力を遮断するように、前記スナバ回路を制御する制御部と、を備える点にある。
【００１２】
インバータ回路にはスイッチング素子として、しばしばＩＧＢＴが利用される。ＩＧＢＴは、Ｎチャネル縦型ＭＯＳＦＥＴ（metal oxide semiconductor field effect transistor）のドレイン側にＰコレクタを追加した構造をしている。Ｐコレクタからの正孔の注入により、Ｎベース層の導電率に変調が起こり、抵抗が低下する。このため、ＭＯＳＦＥＴと比較すると高電圧の用途に適している。一方、注入したキャリアの消滅に時間がかかるため、ターンオフ時間は長くなる。これにより、いわゆるテール電流が長時間継続することとなる。そして、ターンオフにより電源電圧側へ復帰したコレクタ電圧と、ターンオフ後にテール電流として継続して流れるコレクタ電流とがオーバーラップすることによって、大きなコレクタ損失（スイッチング損失）を生じる。ターンオン時は、インダクタンス負荷であるモータ（交流機）の影響で、コレクタ電流に遅れが生じる。ターンオンにより電源電圧から降下するコレクタ電圧に対して遅れてコレクタ電流が流れ始めることになる。コレクタ電圧とコレクタ電流とのオーバーラップがほとんど生じることなく、電流ゼロスイッチング（ZCS：Zero Current Switching）が実現できる。従って、ターンオン時のコレクタ損失はターンオフ時のコレクタ損失に比べて非常に小さい。例えば、ターンオン時にソフトスイッチングを実施すると、ソフトスイッチング回路のインダクタに対して充放電を行うため、この充放電の際の損失によって却って効率を低下させる可能性がある。
【００１３】
本特徴構成によれば、インバータ回路のスイッチング素子がターンオンする際には直流電源からの電力の供給を遮断せず、インバータ回路のスイッチング素子がターンオフする際には直流電源からの出力を遮断するように、スナバ回路が制御される。つまり、スイッチング損失が大きいターンオフ時にはソフトスイッチングを行って総損失を大きく抑制すると共に、スイッチング損失が小さいターンオン時には通常のハードスイッチングを行って全体の効率の低下を抑制することができる。スイッチング損失の抑制と全体の効率の低下の抑制により、パルス幅変調の搬送周波数を高くすることが可能となる。その結果、インダクタンスの非線形性に関するトルク応答性も改善することができ、モータ（交流機）を小型化することが可能となる。また、スナバ回路は、インバータ回路に内蔵されることなく、直流電源とインバータ回路との間に介在されるので、インバータ回路に変更を加える必要はない。つまり、インバータ回路は、通常のハードスイッチングにより動作可能な回路構成を維持することができ、インバータ回路のスイッチング素子に与えられるスイッチング制御信号も、ハードスイッチングのタイミングを維持することができる。従って、インバータ回路の制御も複雑になることがない。
【００１４】
また、スナバ回路に何らかの不具合が発生した際には、スナバ回路による遮断機能を停止させることによって、インバータ回路をハードスイッチングにより、通常動作させることができる。つまり、スナバ回路に対するフェールセーフの機能をスナバ回路自身が有することができる。尚、この場合、スイッチング損失の低減効果が失われるので、交流機の出力トルクや回転速度などに制限を掛けると好適である。一方、インバータ回路や交流機に何らかの不具合が生じた祭には、スナバ回路の遮断機能を働かせることによって、インバータ回路及び交流機への電力の供給を遮断することができる。つまり、インバータ回路や交流機に対するフェールセーフの機能をスナバ回路が有することができる。
【００１５】
また、本発明に係る交流機制御装置の前記制御部は、前記インバータ回路のスイッチング素子がターンオフする際に設定されるデッドタイムに、前記直流電源からの出力を遮断するように前記スナバ回路を制御すると好適である。
【００１６】
インバータ回路においては、電源−グラウンド間に直列接続されるハイサイドのスイッチング素子とローサイドのスイッチング素子とが同時にオン状態となって電源が短絡することを防ぐために、デッドタイムが設定される。つまり、ハイサイド及びローサイドの内の一方のスイッチング素子がターンオフした際に、同時に他方のスイッチング素子がターンオンすると、遷移時間が重複して一時的に両方のスイッチング素子がオン状態となる可能性がある。これを防ぐために、一方のスイッチング素子がターンオフした後、一定のデッドタイムを設定し、このデッドタイムが経過した後に他方のスイッチング素子をターンオンさせる。従って、このデッドタイムの期間中には、ターンオンが発生せず、デッドタイムの期間中にインバータ回路への電力の供給が遮断されても影響はない。従って、デッドタイムに、直流電源からの出力を遮断するようにスナバ回路が制御されると好適である。また、スナバ回路による電力供給の遮断と復帰とを短時間で実施すると、過渡応答によって大きなサージ電圧を発生する可能性がある。デッドタイムの間に、ある程度の期間を設けて遮断及び復帰を行うことによって、単位時間当たりの電力の変化を緩やかにすることができ、サージ電圧を抑制することもできる。
【００１７】
また、本発明の交流機制御装置の前記スナバ回路は、
前記直流電源から供給される電力の受け取りを遮断可能なメインスイッチング素子と、
前記メインスイッチング素子の後段において、インダクタを間に挟み、前記直流電源に直列接続されたハイサイドスイッチング素子及びローサイドスイッチング素子の２つのスイッチング素子と、
前記ローサイドスイッチング素子と並列接続された共振キャパシタと、
前記ハイサイドスイッチング素子、前記インダクタ、前記ローサイドスイッチング素子の直列回路に対して並列接続された出力キャパシタと、
前記各スイッチング素子及び前記出力キャパシタに並列接続された回生ダイオードと、
を有して構成され、
前記制御部は、前記各スイッチング素子をスイッチング制御して、前記スナバ回路を、
前記直流電源から供給される電力を前記スナバ回路を介して前記インバータ回路に伝達する定常状態と、
前記定常状態に続き、前記直流電源から供給される電力を前記インバータ回路に伝達すると共に当該電力を用いて前記インダクタを充電するインダクタ充電状態と、
前記インダクタ充電状態に続き、前記直流電源から供給される電力の受け取りを遮断して、前記インダクタと前記共振キャパシタとの共振により、前記出力キャパシタの端子間電圧を低下させて、前記スナバ回路の出力電圧を低下させる共振状態と、
前記共振状態に続き、電圧が略ゼロまで低下した前記出力キャパシタの端子間電圧を保持して、前記スナバ回路の出力電圧を略ゼロの状態で保持するゼロ電圧保持状態と、
前記ゼロ電圧保持状態に続き、前記出力キャパシタに再充電して、前記出力キャパシタの端子間電圧を上昇させ、前記スナバ回路の出力電圧を復帰させる充電復帰状態と、
前記充電復帰状態に続き、前記共振キャパシタ及び前記インダクタから前記直流電源へ電力を回生すると共に、前記直流電源から供給される電力の受け取りを再開し、回生の終了後に前記定常状態へ復帰する電源回生状態と、
に制御すると好適である。
【００１８】
上述したように、スナバ回路による電力供給の遮断と復帰とを短時間で実施すると、過渡応答によってサージを発生する可能性がある。しかし、ある程度の期間を設けて遮断及び復帰を行うことによって、単位時間当たりの電力の変化を緩やかにすることにできる。つまり、共振状態において、比較的緩やかにスナバ回路の出力電圧を低下させることができる。また、充電復帰状態において、緩やかにスナバ回路の出力電圧を回復させることができる。そして、スナバ回路の出力電圧が回復する時期の近傍において、直流電源からの電力の供給が再開されるので、大きな突入電流が生じることもない。また、電源回生状態を有することにより、従来はサージやノイズとなっていたエネルギーを電源に回生することができる。従来よく用いられていたキャパシタや抵抗を用いたノイズフィルタ回路では、キャパシタが吸収したエネルギーを抵抗によって消費させていた。従って、ノイズを低減することができても、エネルギー損失を生じ、結果として電源の使用効率を低下させていた。しかし、本構成によれば、インバータ回路におけるノイズを低減させるためのソフトスイッチングを達成させるために蓄えたエネルギーを直流電源へ回生する。従って、スナバ回路は、インバータ回路におけるノイズや損失を低減させると共に、回生によって直流電源の使用効率を向上させることが可能である。
【図面の簡単な説明】
【００１９】
【図１】交流機制御装置の構成例を模式的に示すブロック図
【図２】ハードスイッチングにおける過度応答の一例を模式的に示す波形図
【図３】ターンオフ時にソフトスイッチングを行った場合の過渡応答の一例を模式的に示す波形図
【図４】電圧ゼロスイッチング時の状態遷移を模式的に示す説明図
【図５】スナバ回路の各ＩＧＢＴを制御するゲート駆動信号を生成する論理回路の一例を模式的に示す回路図
【図６】スナバ回路の各ＩＧＢＴを制御するゲート駆動信号の関係を示すタイミングチャート
【図７】スナバ回路の動作を示す波形図
【図８】図４に示した各状態におけるスナバ回路の動作を模式的に示す説明図
【図９】図４に示した各状態におけるスナバ回路の動作を模式的に示す説明図
【図１０】図４に示した各状態におけるスナバ回路の動作を模式的に示す説明図
【図１１】図４に示した各状態におけるスナバ回路の動作を模式的に示す説明図
【図１２】図４に示した各状態におけるスナバ回路の動作を模式的に示す説明図
【図１３】図４に示した各状態におけるスナバ回路の動作を模式的に示す説明図
【図１４】図４に示した各状態におけるスナバ回路の動作を模式的に示す説明図
【図１５】インダクタンスの特性を示すグラフ（（ａ）ｄ軸、（ｂ）ｑ軸）
【発明を実施するための形態】
【００２０】
以下、本発明の実施形態を図面に基づいて説明する。図１は、本発明の交流機制御装置の一実施形態に係る構成例を模式的に示すブロック図である。この交流機制御装置は、例えば、電気自動車やハイブリッド自動車などの動力源としての交流モータを駆動するために利用される。ハイブリッド自動車では、さらに、内燃機関による駆動力を元にして発電機として機能する交流機も備えたものがあるが、ここでは説明を容易にするため１つの交流機を制御する交流機制御装置を例として説明する。
【００２１】
図１に示すように、交流機制御装置１は、直流電源としてのバッテリ３から電力の供給を受けて、車両の動力源として機能するモータ２を駆動制御する。モータ２は、交流電動機、又は交流電動機及び交流発電機として機能する交流機である。例えば、交流機制御装置１は、車両が制動される際にバッテリ３に対して電力を回生するように構成することもできる。
【００２２】
バッテリ３と交流機２との間には、バッテリ３の出力を交流に変換してモータ２に供給するインバータ回路５が備えられる。バッテリ３とインバータ回路５との間に、さらに、バッテリ３の出力電圧を昇圧させるコンバータ回路（不図示）を備えていてもよい。この場合には、バッテリ３及びコンバータ回路が、本発明の直流電源に相当する。
【００２３】
インバータ回路５は、３相のブリッジ回路により構成されている。インバータ回路５の入力プラス側（Ｐ）と入力マイナス側（Ｎ）との間に２つのスイッチング素子が直列に接続され、この直列回路が３回線並列接続される。インバータ回路５のスイッチング素子８ａ〜８ｆは、ＩＧＢＴやＭＯＳＦＥＴを適用すると好適である。本実施形態では、ＩＧＢＴを用いる場合を例示している。つまり、モータ２のステータコイルＵ相、Ｖ相、Ｗ相のそれぞれに一組の直列回路が対応したブリッジ回路が構成される。図１において、ＩＧＢＴ８ａ、８ｂ、８ｃは、それぞれＵ相、Ｖ相、Ｗ相に対応する上段側のスイッチング素子である。また、ＩＧＢＴ８ｄ、８ｅ、８ｆは、それぞれＵ相、Ｖ相、Ｗ相に対応する下段側のスイッチング素子である。
【００２４】
各相の上段側のＩＧＢＴ８ａ、８ｂ、８ｃのコレクタはインバータ回路５の入力プラス側Ｐに接続され、エミッタは各相の下段側のＩＧＢＴ８ｄ、８ｅ、８ｆのコレクタに接続されている。また、各相の下段側のＩＧＢＴ８ｄ、８ｅ、８ｆのエミッタは、インバータ回路５の入力マイナス側Ｎ（グラウンド）に接続されている。対となる各相のＩＧＢＴ（８ａ，８ｄ）、（８ｂ，８ｅ）、（８ｃ，８ｆ）による直列回路の中間点（ＩＧＢＴの接続点）９ｕ、９ｖ、９ｗは、モータ２のＵ相、Ｖ相、Ｗ相のステータ巻線にそれぞれ接続されている。各ＩＧＢＴ８ａ〜８ｆのゲートは、制御部１０に接続されており、それぞれ個別にスイッチング制御される。制御部１０は、マイクロコンピュータなどの論理回路を中核として構成される。高電圧をスイッチングするＩＧＢＴやＭＯＳＦＥＴのゲートに入力される駆動信号は、一般的な論理回路の電圧よりも高い電圧を必要とするため、ドライバ回路を介して入力される。図１では、簡略化の為、このドライバ回路は制御部１０に含まれるものとして省略して示している。
【００２５】
制御部１０は、ＩＧＢＴ８ａ〜８ｆを、モータ２に対する目標トルク及び回転数に基づいてＰＷＭ制御することで、モータ２に３相の交流駆動電流を供給する。これにより、モータ２は、回転数、目標トルクに応じて力行する。尚、モータ２が発電機として働き、モータ２側からインバータ回路５が電力を受ける回生時も力行時と同様である。制御部１０は、ＩＧＢＴ８ａ〜８ｆを、モータ２に対する目標トルク及び回転数に基づいてＰＷＭ制御することで、発電された電力を直流に変換する。尚、単純に、ＩＧＢＴ８ａ〜８ｆに並列接続されたフライホイールダイオード（回生ダイオード）を用いて整流することも可能である。
【００２６】
また、制御部１０は、回転数やモータ電流に基づいてフィードバック制御を行う。図１に示すように、モータ２のＵ相、Ｖ相、Ｗ相の各ステータ巻線へ供給される駆動電流を計測するために、電流センサ１３が備えられている。電流センサ１３による検出値は、制御部１０が受け取り、フィードバック制御に用いられる。本例では、３相全ての電流を計測する構成を示しているが、３相は平衡状態にあり、電流の瞬時値の総和は零であるので２相のみの電流を計測して、制御部１０において残りの１相の電流を演算により求めてもよい。
【００２７】
また、モータ２には、レゾルバなどの回転検出センサ１１が備えられており、モータ２のロータの回転角（機械角）を検出する。回転検出センサ１１は、単独で、又は制御部１０と協働して回転検出部として機能する。回転検出センサ１１は、ロータの極数（極対数）に応じて設定されており、ロータの回転角を電気角θに変換し、電気角θに応じた信号を出力することも可能である。制御部１０は、この回転角に基づいてモータ２の回転数（角速度ω）や、インバータ回路５の各ＩＧＢＴ８ａ〜８ｆの制御タイミングを演算する。
【００２８】
上述したようにインバータ回路５は、ＩＧＢＴ８ａ〜８ｆなどの半導体スイッチング素子を用いて構成され、制御部１０から与えられる駆動信号によってスイッチングし、直流電源Ｐ−Ｎを遮断／導通させる。スイッチング素子に電圧が掛かり、又は電流が流れる状況で、スイッチング素子をスイッチングさせることはハードスイッチングと称される。一般的なスイッチングは、このハードスイッチングである。ハードスイッチングによるインバータ回路は、図１に示すように構成が簡単であるが、スイッチングの際に過度応答を生じる。
【００２９】
図２は、ハードスイッチングにおける過度応答の一例を模式的に示す波形図である。図２において、時刻ｔ１はＩＧＢＴのゲート駆動信号がターンオンする時刻を示し、時刻ｔ２はゲート駆動信号がターンオフする時刻を示している。この時、インバータ回路５の入力プラス側Ｐと入力マイナス側Ｎとの電位差は、直流電源（バッテリ３又はコンバータの出力）の電圧Ｖ１である。図２において、コレクタ電圧（コレクタ−エミッタ間電圧）ＶCE及びコレクタ電流ＩCは、理解を容易にするために重ねて表記している。縦軸はコレクタ電圧ＶCEが電圧値、コレクタ電流ＩCが電流値である。
【００３０】
ターンオン時において、コレクタ電圧は時刻ｔ１から直ちに降下するが、コレクタ電流ＩCは、誘導性負荷であるモータ２の影響で立ち上がりに遅れが生じる。つまり、ターンオンにより電源電圧Ｖ１から降下するコレクタ電圧ＶCEに対して遅れてコレクタ電流ＩCが流れ始めることになる。コレクタ電圧ＶCEとコレクタ電流ＩCとのオーバーラップがほとんど生じることなく、いわゆる電流ゼロスイッチング（ZCS）が実現できる。その結果、ターンオン時に生じるコレクタ損失ＰC1は比較的小さなものとなる。
【００３１】
ターンオフ時において、コレクタ電圧ＶCEは時刻ｔ２から直ちに上昇するが、コレクタ電流ＩCには長い裾野を有したテール電流が継続する。ＩＧＢＴは、Ｎチャネル縦型ＭＯＳＦＥＴのドレイン側にＰコレクタを追加した構造をしている。Ｐコレクタからの正孔の注入により、Ｎベース層の導電率に変調が起こり、抵抗が低下する。このため、ＭＯＳＦＥＴと比較すると高電圧の用途に適している。しかし、注入したキャリアの消滅に時間がかかるため、ターンオフ時間は長くなり、テール電流が長時間継続することとなる。そして、ターンオフにより電源電圧Ｖ１の側へ復帰したコレクタ電圧ＶCEと、ターンオフ後にテール電流として継続して流れるコレクタ電流ＩCとが長時間オーバーラップすることになる。これにより、図２に示すように、ターンオン時に比べて大きなコレクタ損失ＰC2を生じる。また、テール電流の継続中に、コレクタ電圧ＶCEに大きなサージ電圧が生じるので、ｄＶ／ｄｉに起因するといわれているＥＭＩ（electro-magnetic interference）ノイズのエネルギーも大きくなる。
【００３２】
このように、ハードスイッチングでは、過度応答によって、大きなスイッチング損失やスイッチングノイズを生じる。汎用的なＰＷＭ制御では、単位時間当たりのスイッチング回数も多く、これに伴ってスイッチングノイズやスイッチング損失も増加する。そこで、制御部１０は、大きなスイッチング損失やスイッチングノイズを生じるターンオフ時にソフトスイッチングを実施することによって、スイッチング損失やスイッチングノイズを低減させる。具体的には、交流機制御装置１に、直流電源（バッテリ３又はコンバータの出力）とインバータ回路５との間に介在され、直流電源の出力を所定の保持時間Ｔ４に亘り電圧が略ゼロの状態に保持して電力の供給を遮断するスナバ回路４が備えられる。そして、制御部１０は、インバータ回路５のＩＧＢＴ８ａ〜８ｆがターンオフする際には直流電源からの出力を遮断するように、スナバ回路４を制御する。尚、全体の効率を低下させないように、制御部１０は、インバータ回路５のＩＧＢＴ８ａ〜８ｆがターンオンする際には直流電源からの電力の供給を遮断しないようにスナバ回路４を制御する。
【００３３】
制御部１０によりこのようにスナバ回路４が制御されることによって、ＩＧＢＴのスイッチング時の過渡応答は、図３に示すようなものとなる。ターンオン時には、図２と同様にスイッチング損失ＰC1が生じるが、ターンオフ時には、期間Ｔ４に亘ってインバータ回路５の入力電圧Ｐ−Ｎがゼロに制御される。これにより、コレクタ電圧ＶCEはターンオフによって直ちに上昇することなく、一定の遅れを持って上昇する。その結果、コレクタ電圧ＶCEと、ターンオフ後にテール電流として継続して流れるコレクタ電流ＩCとがオーバーラップする期間が短くなる。図３に示すように、ターンオフ時には、図２に示すような大きなコレクタ損失ＰC2は生じない。つまり、ゼロ電圧スイッチング（zero voltage switching : ZVS）が達成される。
【００３４】
また、スナバ回路４の働きにより、ターンオフ後にインバータ回路５の入力電圧が緩やかに上昇するので、コレクタ電圧ＶCEの立ち上がり時に生じるサージ電圧も小さく、且つ低周波数のものとなる。従って、ｄＶ／ｄｉに起因するといわれているＥＭＩノイズが低減される。また、テール電流がほぼ収まった後にコレクタ電圧ＶCEが立ち上がり、サージ電圧を生じるので、ＥＭＩノイズのエネルギーも小さくなる。
【００３５】
以下、スナバ回路４の詳細な動作について説明する。スナバ回路４は、図１に示すように、４つのスイッチング素子６ｍ、６ａ、６ｂを有している。本例において、スイッチング素子６ｍ、６ａ、６ｂは、ＩＧＢＴにより構成される。ＩＧＢＴ６ｍは、メインスイッチとして、直流電源を直接的に供給又は遮断するスイッチング素子である。以下、ＩＧＢＴ６ｍを適宜メインＩＧＢＴ（メインスイッチング素子）と称する。ＩＧＢＴ６ａとＩＧＢＴ６ｂとは、インダクタＬ１を介して直列接続される。ＩＧＢＴ６ａは上段側のスイッチング素子であり、コレクタ端子は、メインスイッチとしてのＩＧＢＴ６ａのエミッタ端子に接続される。以下、ＩＧＢＴ６ａを適宜ハイサイドＩＧＢＴ（ハイサイドスイッチング素子）と称する。ＩＧＢＴ６ｂは下段側のスイッチング素子であり、エミッタ端子はグラウンド側（直流電源のマイナス側）と接続される。以下、ＩＧＢＴ６ｂを適宜ローサイドＩＧＢＴ（ローサイドスイッチング素子）と称する。
【００３６】
ローサイドＩＧＢＴ６ｂには、共振キャパシタＣ１が並列に接続される。つまり、ローサイドＩＧＢＴ６ｂと共振キャパシタＣ１との並列回路と、インダクタＬ１と、ハイサイドＩＧＢＴ６ａとの直列回路が形成される。この直列回路と並列にキャパシタＣ２及びダイオードＤ１が接続される。尚、各ＩＧＢＴ６ａ、６ｂ、６ｍは、それぞれ並列にフライホイールダイオード（回生ダイオード）７ａ、７ｂ、７ｍを備えて構成されている。
【００３７】
図４は、電圧ゼロスイッチング時の状態遷移を模式的に示す説明図である。Ｖｏｕｔは、スナバ回路４の出力を示している。期間Ｔ１及びＴ９は、定常状態である。詳細は後述するが、定常状態においてはメインＩＧＢＴ６ｍがオンされており、スナバ回路４の出力Ｖｏｕｔは、ほぼバッテリ３の電圧Ｖ１となる。期間Ｔ２は、インダクタＬ１の充電状態である。期間Ｔ３は、インダクタＬ１と共振キャパシタＣ１との共振状態である。期間Ｔ４は、スナバ回路４の出力Ｖｏｕｔがゼロにホールドされるゼロ電圧保持状態である。期間Ｔ５は、出力キャパシタＣ２への充電復帰状態である。期間Ｔ６及び期間Ｔ７、即ち期間Ｔ８は、バッテリ３への回生が行われる電源回生状態である。期間Ｔ６は、共振キャパシタＣ１及びインダクタＬ１からバッテリ３へ回生される第１電源回生状態である。期間Ｔ７は、インダクタＬ１からバッテリ３へ回生される第２電源回生状態である。
【００３８】
これら各状態は、メインＩＧＢＴ６ｍ、ハイサイドＩＧＢＴ６ａ、ローサイドＩＧＢＴ６ｂが制御部１０により所定のタイミングでスイッチング制御されることによって実現される。図５は、スナバ回路４の各ＩＧＢＴを制御するゲート駆動信号を生成する論理回路の一例を模式的に示す回路図である。図６は、スナバ回路４の各ＩＧＢＴを制御するゲート駆動信号の関係を示すタイミングチャートである。ここでＴＲＧ信号は、スナバ回路４を制御する基本タイミングを示す信号である。ＴＲＧ信号は、図５及び図６に示すように、ハイサイドＩＧＢＴ６ａのゲート駆動信号Ｇ＿ｈｉでもある。ローサイドＩＧＢＴ６ｂのゲート駆動信号Ｇ＿ｌｏｗは、図５及び図６に示すように、ＴＲＧ信号をディレイ素子により期間Ｔｄ遅延させて、ＴＲＧ信号の立ち上がりを微分することによって生成される。メインＩＧＢＴ６ｍのゲート駆動信号Ｇ＿ｍａｉｎは、ゲート駆動信号Ｇ＿ｈｉとゲート駆動信号Ｇ＿ｌｏｗとの排他的論理和を取り、さらにその否定論理を取ることによって生成される。
【００３９】
図７は、スナバ回路４の動作をスナバ回路の各ＩＧＢＴの動作に基づいて模式的に示す波形図である。上から３つ目までの波形は、メインＩＧＢＴ６ｍに関する波形であり、括弧内に「ｍａｉｎ」と記している。次の３つの波形は、ハイサイドＩＧＢＴ６ａに関する波形であり、括弧内に「ｈｉ」と記している。次の３つの波形は、ローサイドＩＧＢＴ６ｂに関する波形であり、括弧内に「ｌｏｗ」と記している。最下段の波形は、スナバ回路４の出力Ｖｏｕｔの波形である。各ＩＧＢＴに関する波形は、上からゲート駆動信号、コレクタ電圧（コレクタ−エミッタ間電圧）ＶCE、コレクタ電流ＩCである。尚、便宜的にコレクタ電流ＩCと称するが、厳密な意味でのコレクタ電流ではない。フライホイールダイオード（７ａ、７ｂ、７ｍ）を流れる電流も含め、ＩＧＢＴとフライホイールダイオードとを有して構成されるＩＧＢＴモジュールを流れる電流をコレクタ電流ＩCと称する。
【００４０】
図８〜図１４は、図４に示した状態遷移の各状態におけるスナバ回路４の動作を模式的に示す説明図であり、回路図内の矢印は代表的な電流の大まかな流れを模式的に示している。図８〜図１４は、等価回路を示しており、負荷はインバータ回路５やモータ２に相当する。例えば、このような等価回路を用いて、負荷を抵抗で模擬することによって、コンピュータ・シミュレーションを実施することができる。ここでは、定常状態における回路電流であるメインＩＧＢＴ６ｍのコレクタ電流ＩCは一定値である。図７は、このような等価回路における波形図を示している。また、図７において各ＩＧＢＴのコレクタ電流ＩCは、上述したように各ＩＧＢＴモジュールを流れる電流を示している。具体的には、図８〜図１４におけるノードＡ、Ｂ、Ｍにおける電流をコレクタ電流ＩCとして示している。
【００４１】
図８は、図４の期間Ｔ１及びＴ９に相当する定常状態を示している。図９は、図４の期間Ｔ２に相当するインダクタＬ１の充電状態を示している。図１０は、図４の期間Ｔ３に相当するインダクタＬ１と共振キャパシタＣ１との共振状態を示している。図１１は、図４の期間Ｔ４に相当するゼロ電圧保持状態を示している。図１２は、図４の期間Ｔ５に相当する出力キャパシタＣ２への充電復帰状態を示している。図１３は、図４の期間Ｔ６に相当する第１電源回生状態を示している。図１４は、図４の期間Ｔ７に相当する第２電源回生状態を示している。
【００４２】
以下、図７〜図１４を利用してスナバ回路４の動作について説明する。図７における時刻ｔ００〜時刻ｔ１０に相当する期間Ｔ１は、定常状態である。従って、図７及び図８に示すように、メインＩＧＢＴ６ｍがオン、他のＩＧＢＴ６ａ、６ｂがオフの状態である。メインＩＧＢＴ６ｍがオンしているので、メインＩＧＢＴ６ｍのコレクタ電圧ＶCEは、ほぼゼロであり、コレクタ電流ＩCは定常値であるＩNである。コレクタ電流ＩCの定常値ＩNは、シミュレーション上、例えば３００Ａである。
【００４３】
時刻ｔ１０にハイサイドＩＧＢＴ６ａのゲート駆動信号Ｇ＿ｈｉ、及びローサイドＩＧＢＴ６ｂのゲート駆動信号Ｇ＿ｌｏｗがアクティブとなると、定常状態から充電状態へと移行する。つまり、ハイサイドＩＧＢＴ６ａとローサイドＩＧＢＴ６ｂとがオン状態となり、図９に示すように、ハイサイドＩＧＢＴ６ａと、インダクタＬ１と、ローサイドＩＧＢＴ６ｂとの直列回路に電流が流れる。図７に示すように、インダクタＬ１への充電電流を供給するためにバッテリ３からは多くの電流が引き出され、メインＩＧＢＴ６ｍのコレクタ電流ＩCは時刻ｔ１０以降、急激に上昇する。定常値ＩNからの上昇分は、ハイサイドＩＧＢＴ６ａ及びローサイドＩＧＢＴ６ｂのコレクタ電流ＩCとなって現れる。この増加した電流はインダクタＬ１の充電電流であり、時刻ｔ１０〜時刻ｔ３０までの期間Ｔ２は、インダクタＬ１の充電状態となる。
【００４４】
時刻ｔ３０にローサイドＩＧＢＴ６ｂがターンオフすると共に、メインＩＧＢＴ６ｍがターンオフすると、共振状態に移行する。ハイサイドＩＧＢＴ６ａは、オン状態が継続されている。ローサイドＩＧＢＴ６ｂがオフ状態となるので、図７及び図１０に示すように、インダクタＬ１と共振キャパシタＣ１とが共振し、この共振回路から、さらに出力キャパシタＣ２へと電流が流れていく。メインＩＧＢＴ６ｍがオフ状態となっているので、出力キャパシタＣ２への電流は閉ループとなっている。このため、出力キャパシタＣ２の端子間電圧は次第に低下していき、ついには、出力キャパシタＣ２と並列接続されるダイオードＤ１が導通するまで低下する。この間、図７に示すようにメインＩＧＢＴ６ｍのエミッタ側の電圧が低下していくので、コレクタ電圧ＶCEは、最終的に定常電圧ＶNまで上昇する。定常電圧ＶNは、本例では直流電源の電圧Ｖ１であり、シミュレーション上、例えば３００Ｖである。
【００４５】
メインＩＧＢＴ６ｍのコレクタ電圧ＶCEが定常電圧ＶNまで上昇するとき、スナバ回路４の出力電圧Ｖｏｕｔは、定常電圧ＶNからゼロへと次第に低下していく。つまり、時刻ｔ３０〜時刻ｔ３４の期間Ｔ３の共振状態において、スナバ回路４の出力Ｖｏｕｔがゼロへと低下する。
【００４６】
インダクタＬ１が電流を放出する期間、即ち、図７においてハイサイドＩＧＢＴ６ａのコレクタ電流ＩCが正の値を示している期間である、時刻ｔ３４〜時刻ｔ４８の期間Ｔ４は、電圧ゼロ保持状態となる。オフ状態のローサイドＩＧＢＴ６ｂのコレクタ電圧ＶCEは、時刻ｔ３０〜時刻ｔ４８の共振状態及びゼロ電圧保持状態において定常電圧ＶNを大きく超えて上昇する。ローサイドＩＧＢＴ６ｂのコレクタ電圧ＶCEは、インダクタＬ１が電流を放出しきった時刻ｔ４８には最大値となる。
【００４７】
時刻ｔ４８以降、共振キャパシタＣ１からの放電が開始され、出力キャパシタＣ２への充電が始まる。図７及び図１２に示すように、ハイサイドＩＧＢＴ６ａを流れる電流の方向が反転する。これは、キャパシタＣ２への再充電が完了するまで継続される。キャパシタＣ２への再充電が完了すると、スナバ回路４の出力電圧Ｖｏｕｔは上昇し、定常電圧ＶNへと復帰する。図７に示すように、本例では時刻ｔ６０において再充電が完了する。時刻ｔ４８〜時刻ｔ６０の期間Ｔ５は、充電復帰状態である。そして、再充電が完了するこのタイミングにおいて、ハイサイドＩＧＢＴ６ａをターンオフすると共に、メインＩＧＢＴ６ｍをターンオンさせる。メインＩＧＢＴ６ｍのコレクタ電圧ＶCEは、緩やかに定常電圧ＶNに復帰しているので、ソフトスイッチングのためのゼロ電圧制御からスムーズに復帰することができる。
【００４８】
図７に示すように、時刻ｔ６０において共振キャパシタＣ１は、完全に放電されておらず、ローサイドＩＧＢＴ６ｂのコレクタ電圧ＶCEはゼロではない。また、ハイサイドＩＧＢＴ６ａのコレクタ電流ＩCもゼロではない。時刻ｔ６０から、ローサイドＩＧＢＴ６ｂのコレクタ電圧ＶCEがゼロとなる時刻ｔ６４までの期間Ｔ６は、図１３に示すように、フライホイールダイオード７ａ、７ｍを介して共振キャパシタＣ１からバッテリ３に電力が回生される第１電源回生状態である。
【００４９】
時刻ｔ６４において共振キャパシタＣ１が完全に放電された後も、インダクタＬ１には、まだエネルギーが蓄積されている。時刻ｔ６４〜時刻ｔ７８の期間Ｔ７は、図１４に示すように、インダクタＬ１からフライホイールダイオード７ａ、７ｍ、７ｂを介して電力が回生される第２電源回生状態である。
【００５０】
時刻ｔ６０〜時刻ｔ７８の期間Ｔ８における電源回生状態を有することにより、従来はサージやノイズとなっていたエネルギーを電源に回生することができる。従来よく用いられていたキャパシタや抵抗を用いたノイズフィルタ回路では、キャパシタが吸収したエネルギーを抵抗によって消費させていた。従って、ノイズを低減することができても、エネルギー損失を生じ、結果として電源の使用効率を低下させていた。しかし、上述したように、スナバ回路４は、インバータ回路５におけるノイズを低減させるためのソフトスイッチングを達成させるために蓄えたエネルギーを直流電源へ回生する。従って、スナバ回路４は、インバータ回路５におけるノイズや損失を低減させると共に、回生によって直流電源の使用効率を向上させることが可能である。
【００５１】
また、図７から明らかなように、スナバ回路４の各ＩＧＢＴのコレクタ電圧ＶCEとコレクタ電流ＩCとは、オーバーラップしていない。従って、スナバ回路４は、低損失で構成されている。
【００５２】
スナバ回路４を動作させるＴＲＧ信号は、インバータ回路５の各ＩＧＢＴ８ａ〜８ｆのゲート駆動信号に基づいて、ＩＧＢＴのデッドタイムに電圧ゼロ状態が実現できるタイミングで生成されるとよい。つまり、インバータ回路５の各ＩＧＢＴ８ａか８ｆのゲート駆動信号の論理和を基準として、ＴＧＲ信号を生成することができる。従来のインバータ回路５の制御はそのままで、インバータ回路５のＩＧＢＴ８ａ〜８ｆの制御タイミングに基づいてＴＧＲ信号を生成し、ＴＲＧ信号に基づいてＩＧＢＴ８ａ〜８ｆのターンオフ時のソフトスイッチングを達成することができる。ソフトスイッチングを適用するために、インバータ回路５の制御を変更することもなく、また、ソフトスイッチングのためのスナバ回路４の制御もインバータ回路５の制御を利用して実施することができる。従って、非常に簡単にターンオフ時のソフトスイッチングを実現することができる。
【００５３】
また、スナバ回路４が故障するなどの不測の事態が生じた際には、メインＩＧＢＴ６ｍさえ無事であれば、常時メインＩＧＢＴ６ｍをオン状態とすることによって、通常通りにインバータ回路５を動作させることが可能である。スイッチング損失を抑えられなくなるので、モータ２の速度やトルクなどについてはある程度の制限を加えることにはなるが、車両など、モータ２によって駆動される装置を最低限、動作させることができる。逆に、インバータ回路５やモータ２に故障が生じた場合には、メインＩＧＢＴ６ｍを常時オフ状態とすることによって、電力の供給を遮断することができる。スナバ回路４によって、種々のフェールセーフを実現することができる。
【００５４】
発明者によるコンピュータ・シミュレーションによれば、このようなスナバ回路４を利用することにより、インバータ回路５における損失は、スイッチングのピーク時において９３％低減できることが確認された。また、インバータ回路５における平均損失は、６４％低減できることが確認された。
【００５５】
このような損失の低減により、例えばインバータ回路５をＰＷＭ制御する際のパルス幅変調の変調周波数（搬送周波数）を高くすることができる。上述したように、モータを小型化し、高トルクを求めると、図１５に示すように、ｄ軸及びＬ軸インダクタンスの非線形性が強くなる。電流センサや回転センサなどの検出結果に基づいてフィードバック制御を実施しても、パルス幅変調の搬送周波数が低ければ追従性が悪く、応答性の改善には限界がある。但し、パルス幅変調の搬送周波数を高くすることは、単位時間当たりのスイッチング回数の増加につながり、スイッチング回数の増加はスイッチング損失に直結するので、実現が難しかった。しかし、上述したように、スイッチング損失を大きく低減することができれば、パルス幅変調の搬送周波数を高くすることができる。その結果、モータの小型化、高トルク化、応答性の改善が実現できる。
【００５６】
また、パルス幅変調の搬送周波数を高くすることによって、応答性が改善されることから、モータ２のトルクリップルや、ステータコイルに流れる電流のリップル成分も低減される。従って、リップル電流を吸収し、平滑化するために設けられているキャパシタを低容量化することができる。例えば、大型の電界コンデンサをより小型なフィルムコンデンサ等に変更することも可能となる。
【００５７】
袖
また、スイッチング損失の低減は、発熱の抑制にも寄与する。一般的に半導体における損失は熱となって放出される。従って、スイッチング損失が少なくなることによって、インバータ回路５の発熱量も少なくなる。その結果、インバータ回路５に付加されるヒートシンクの熱容量を低容量化することができる。また、従来、水冷や油冷により冷却した場合には、空冷に置き換えることができる可能性もあり、コスト低減につながる。
【００５８】
以上、説明したように、本発明によって、効率の低下を抑制しつつ、インバータのスイッチング素子のスイッチング損失及びスイッチングノイズを抑制することができる交流機制御装置を提供することが可能となる。
【符号の説明】
【００５９】
１：交流機制御装置
２：モータ（交流機）
３：バッテリ（直流電源）
４：スナバ回路
５：インバータ回路
８ａ〜８ｆ：ＩＧＢＴ（インバータ回路のスイッチング素子）
１０：制御部
【図１】
2010166681.tif 000003
【図２】
2010166681.tif 000004
【図３】
2010166681.tif 000005
【図４】
2010166681.tif 000006
【図５】
2010166681.tif 000007
【図６】
2010166681.tif 000008
【図７】
2010166681.tif 000009
【図８】
2010166681.tif 000010
【図９】
2010166681.tif 000011
【図１０】
2010166681.tif 000012
【図１１】
2010166681.tif 000013
【図１２】
2010166681.tif 000014
【図１３】
2010166681.tif 000015
【図１４】
2010166681.tif 000016
【図１５】
2010166681.tif 000017