(57)【要約】【課題】広い周波数帯域で高いダイナミックレンジを持つ低雑音増幅器を提供する。【解決手段】トランジスタ２７，３２及び抵抗３６からなるカスコード増幅回路と、トランジスタ３７及び定電流源３８からなる出力回路との間に、帰還回路として、入力信号が印加される入力端子ＩＮと正極差動出力端子ＰＤＯとの間に二次巻線が接続され、一次巻線が負極差動出力端子ＮＤＯと入力ノードＮＩの間に接続されたトランス２５を設ける。この帰還用のトランス２５として、適切な値の漏れインダクタンスＬを持つものを選択使用することにより、広い周波数帯域で高いダイナミックレンジを持つ低雑音増幅器が実現できる。【選択図】図１
2010056860.tif 000002
【特許請求の範囲】
【請求項１】
直列接続された入力段と出力段のトランジスタ及び負荷素子を有し、該入力段のトランジスタの制御電極が接続された入力ノードの信号を増幅して該出力段のトランジスタの出力ノードから出力するカスコード増幅回路と、
前記出力ノードの信号を増幅して第１の差動出力端子に出力する出力回路と、
電磁結合された第１及び第２の巻線を有し、入力信号が印加される入力端子に該第２の巻線の一端が接続され、該第２の巻線の他端が第２の差動出力端子に接続されると共に、該第１の巻線の一端が前記入力ノードに接続され、該第１の巻線の他端が前記第１の差動出力端子に接続されたトランスと、
前記第１の差動出力端子の信号を前記入力端子に帰還する帰還回路と、
前記入力段のトランジスタの制御電極と前記第１の差動出力端子の間に接続された第１の位相補償回路と、
前記出力段のトランジスタの制御電極と前記第１の差動出力端子の間に接続された第２の位相補償回路と、
を備えることを特徴とする低雑音増幅器。
【請求項２】
前記トランスは、前記第１及び第２の巻線の巻線比が１：１であることを特徴とする請求項1記載の低雑音増幅器。
【請求項３】
直列接続された入力段と出力段のトランジスタ及び負荷素子を有し、該入力段のトランジスタの制御電極が接続された入力ノードの信号を増幅して該出力段のトランジスタの出力ノードから出力するカスコード増幅回路と、
前記出力ノードの信号を増幅して第１の差動出力端子に出力する出力回路と、
電磁結合された第１及び第２の巻線を有し、入力信号が印加される入力端子に該第２の巻線の一端が接続されると共に、該第１の巻線の一端が前記入力ノードに接続され、該第１の巻線の他端が前記第１の差動出力端子に接続された第1のトランスと、
電磁結合された第１及び第２の巻線を有し、該第１の巻線の一端が前記入力ノードに接続され、該第１の巻線の他端が前記第１のトランスの第２の巻線の他端に接続されると共に、該第２の巻線の一端が前記入力端子に接続され、該第２の巻線の他端が第２の差動出力端子に接続された第２のトランスと、
前記第１の差動出力端子の信号を前記入力端子に帰還する帰還回路と、
前記入力段のトランジスタの制御電極と前記第１の差動出力端子の間に接続された第１の位相補償回路と、
前記出力段のトランジスタの制御電極と前記第１の差動出力端子の間に接続された第２の位相補償回路と、
を備えることを特徴とする低雑音増幅器。
【請求項４】
前記第２のトランスの第２の巻線の他端と前記第２の差動出力端子の間に、出力インピーダンスを低減させるための出力バッファ回路を設けたことを特徴とする請求項３記載の低雑音増幅器。
【請求項５】
前記第１及び第２のトランスは、巻線比をそれぞれ１：１とし、めがねコアを用いて一体化した同じ特性を有するペア型トランスであることを特徴とする請求項３または４記載の低雑音増幅器。
【請求項６】
直列接続された入力段と出力段のトランジスタ及び負荷素子を有し、該入力段のトランジスタの制御電極が接続された入力ノードの信号を増幅して該出力段のトランジスタの出力ノードから出力するカスコード増幅回路と、
前記出力ノードの信号を増幅して出力端子に出力する出力回路と、
電磁結合された第１及び第２の巻線を有し、入力信号が印加される入力端子に該第２の巻線の一端が接続されると共に、該第１の巻線の一端が前記入力ノードに接続され、該第１の巻線の他端が第１の差動出力端子に接続された第1のトランスと、
電磁結合された第１及び第２の巻線を有し、該第１の巻線の一端が前記入力ノードに接続され、該第１の巻線の他端が前記第１のトランスの第２の巻線の他端に接続されると共に、該第２の巻線の一端が前記入力端子に接続され、該第２の巻線の他端が第２の差動出力端子に接続された第２のトランスと、
前記出力端子の信号を前記入力端子に帰還する帰還回路と、
前記入力段のトランジスタの制御電極と前記出力端子の間に接続された第１の位相補償回路と、
前記出力段のトランジスタの制御電極と前記出力端子の間に接続された第２の位相補償回路とを備え、
前記第１のトランスの第２の巻線の他端と前記第２のトランスの第１の巻線の他端の接続点が、前記出力端子に接続されたことを特徴とする低雑音増幅器。
【請求項７】
請求項６記載の低雑音増幅器において、
前記第１のトランスの第１の巻線の他端と前記第１の差動出力端子の間に、出力インピーダンスを低減させるための第１の出力バッファ回路を設けると共に、
前記第２のトランスの第２の巻線の他端と前記第２の差動出力端子の間に、出力インピーダンスを低減させるための第２の出力バッファ回路を設けたことを特徴とする低雑音増幅器。
【請求項８】
前記第１及び第２のトランスは、巻線比をそれぞれ１：１とし、めがねコアを用いて一体化した同じ特性を有するペア型トランスであることを特徴とする請求項６または７記載の低雑音増幅器。
【請求項９】
前記第１のトランスは、第１の巻線と第２の巻線の巻線比をｎ：１とし、前記第２のトランスは、第１の巻線と第２の巻線の巻線比を１：ｎ（但し、ｎは任意の正数）とし、めがねコアを用いて一体化構成したことを特徴とする請求項６または７記載の低雑音増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線通信機器用高周波アンプ、Ａ／Ｄコンバータ用入力アンプなどに利用される広いダイナミックレンジを持つ広帯域の低雑音増幅器に関する。
【背景技術】
【０００２】
従来の低雑音増幅器としては、下記特許文献１に示されたカスコード接続型の増幅器がある。カスコード接続型の増幅器は、トランジスタの寄生容量の影響を受けにくい広帯域増幅器への応用に適した回路形式として知られている。
【０００３】
一方、下記非特許文献１には、トランスと抵抗による二重負帰還路を備えた低雑音増幅回路が示されている。この二重負帰還路を備えた低雑音増幅器は、低い雑音指数と、安定な利得と、良好な入力インピーダンスマッチングとを同時に広帯域で達成することを可能とする優れた回路である。
【０００４】
上述のカスコード接続型の低雑音増幅器と、二重負帰還路を備えた低雑音増幅器を組み合せたトランス帰還カスコード型低雑音増幅器（Transformer Feedback Cascode LNA,：ＴＦＣ−ＬＮＡ）に、高い帰還ループ利得を持たせることにより、広いダイナミックレンジを持ち、且つ低消費電力で動作する低雑音増幅器を実現することが原理的に可能である。しかし、高い帰還ループ利得を持たせることと、帰還ループ利得のカットオフ周波数を高くすることはトレードオフの関係にあり、高周波帯まで高い帰還ループ利得を保持しようとすると、従来の補償法を適用した場合に十分な位相補償が得られず、容易に発振を起こし増幅器としての用を成さなくなってしまうという問題がある。
【０００５】
従来の低雑音増幅器の一例として、図２０に示すような、発振抑制のために一般的に使われている位相補償方法であるドミナントポール補償法を適用したＴＦＣ−ＬＮＡがある。この低雑音増幅器は、利得帯域幅積（トランジェント周波数）ｆＴが８ＧＨｚのトランジスタを用いて構成され、直流電圧源ＤＣＳから直流電源電圧ＶＤＣとして１０Ｖが供給されて動作するようになっている。
【０００６】
入力端子ＩＮには、出力インピーダンスＲが５０Ωの信号源１が、直流遮断用のキャパシタ２を介して接続されている。この入力端子ＩＮには、例えば巻数比が１：２のトランス３の一次巻線のホット側が接続されている。
トランス３の一次巻線のコールド側は、カスコード増幅器の入力ノードＮＩであるＮＰＮ型のトランジスタ４のベースに接続されている。トランジスタ４のベースには、更にバイアス用の直流電圧源５の正極がチョークコイル６を介して接続されている。
【０００７】
トランジスタ４のコレクタは、ＮＰＮ型のトランジスタ７のエミッタに接続されている。トランジスタ７のベースは、バイアス用の直流電圧源８の正極に接続されると共に、交流的に接地されている。トランジスタ４，７は、カスコード接続され、このトランジスタ７のコレクタに、カスコード増幅器の負荷となる抵抗９の一端が接続されている。抵抗９の他端には、直流電圧源ＤＣＳから直流電源電圧ＶＤＣが供給されるようになっている。
【０００８】
抵抗９とトランジスタ７のコレクタとの接続点は、カスコード増幅器の出力信号が出力される出力ノードＮＯとなっており、ＮＰＮ型のトランジスタ１０のベース、即ちエミッタフォロワの入力側に接続されている。このトランジスタ１０のコレクタには、直流電圧源ＤＣＳから直流電源電圧ＶＤＣが供給されている。トランジスタ１０は、定電流源１８と共にエミッタフォロワを構成し、この低雑音増幅器の出力バッファとして動作するようになっている。
【０００９】
トランジスタ１０のベース、即ちカスコード増幅器の出力ノードＮＯと、直流電圧源ＤＣＳの正極、即ちＡＣグラウンドとの間には、位相補償用のキャパシタ１１が接続されている。抵抗９とキャパシタ１１は、帰還ループ利得のドミナントポールを与え、カスコード増幅器の出力信号を低域濾波するように作用する。トランジスタ１０のエミッタ、即ち低雑音増幅器の出力端子ＯＵＴには直流遮断用のキャパシタ１２を介して、この低雑音増幅器の負荷１３が接続されている。負荷１３は、例えば５ＫΩの抵抗で構成されている。
【００１０】
トランス３の二次巻線のコールド側は、キャパシタ１４を介してトランジスタ１０のエミッタ、即ち低雑音増幅器の出力端子ＯＵＴに接続されている。トランス３の二次巻線のホット側は、グランドに接続されている。トランス３の二次巻線に印加された出力電圧信号は、電磁結合によってトランス３の一次側に伝達され、直列帰還されるようになっており、これが低雑音増幅器の第１の負帰還路を構成している。
【００１１】
トランジスタ１０のエミッタ、即ち低雑音増幅器の出力端子ＯＵＴと、トランス３の一次巻線のホット側端子、即ち低雑音増幅器の入力端子ＩＮとの間には、抵抗１６と直流遮断用のキャパシタ１７が直列に接続されており、出力信号をシャント帰還するように作用する。これが低雑音増幅器の第２の負帰還路を構成している。トランジスタ１０のエミッタには、エミッタフォロワの動作電流を与えるために、定電流源１８が接続されている。
【００１２】
この例では、エミッタフォロワの動作電流を約１２ｍＡとし、カスコード増幅器の電圧利得として２００倍（４６ｄＢ）程度の利得を設定しているため、この低雑音増幅器の最大帰還ループ利得は、４０ｄＢ以上の高い値となっている。
【００１３】
低雑音増幅器の電圧利得は、理論的にはトランス３の巻数比１：Ｎで与えられる。本例ではトランス３の巻数比を１：２としているので、この低雑音増幅器の電圧利得は約６ｄＢとなっている。このトランス３は、市販のもので１．０ｄＢ程度の損失を持ち、通過帯域が３〜２００ＭＨｚ程度のものである。帰還抵抗となる抵抗１６の最適な抵抗値は、理論的には低雑音増幅器の仕様で定められる入力インピーダンスＲとトランス３の巻数比Ｎにより、（Ｎ＋１)Ｒという計算式で与えられる。本例では、入力インピーダンスＲとして一般的な値である５０Ωを仕様としており、抵抗１６の抵抗値は１５０Ωとなっている。
【００１４】
前述のように、抵抗９とキャパシタ１１は帰還ループ利得の伝達関数にドミナントポールを生じさせるように作用し、その効果によって低雑音増幅器の位相補償が行われている。この低雑音増幅器では、トランジスタ４のベースで観測した帰還ループ利得が約４５°の位相余裕を持つように位相補償を行った場合、キャパシタ１１の容量として１４０ｐＦ以上の値が必要となる。このような大容量のキャパシタを集積回路上で作成することは、コストの制約上不可能である。このため、キャパシタ１１を外付け部品とする必要があり、このことは部品点数、基板面積の増大といった不利益を生じさせるため、ドミナントポール補償法の欠点の一つとなっている。
【００１５】
図２１は、図２０の低雑音増幅器の帰還ループ利得を示す図で、トランジスタ４のベースで観測される帰還ループ利得をシミュレーションで測定した結果を、ボード線図にプロットしたものである。
この低雑音増幅器の帰還ループ利得は、図２１に示すように、周波数が３６０ｋＨｚ付近で最大値約４４ｄＢとなり、約１９０ＭＨｚ付近で０ｄＢまで低下している。位相余裕は４５°、利得余裕は約５ｄＢとなっている。帰還ループ利得が減衰し始める周波数を示す−３ｄＢカットオフ周波数は、約１．１ＭＨｚとなっており、このため低雑音増幅器が高ダイナミックレンジを保つ帯域は、高々数ＭＨｚ程度に留まることが判る。
【００１６】
ドミナントポール補償法では−２０ｄＢ／ｄｅｃで帰還ループ利得が減少するように補償される。図２０中のトランス３がほぼ理想的に振舞う通過帯域の上限周波数は、約２００ＭＨｚであり、これ以上の高周波数帯では、ドミナントポールによる位相余裕の減衰に加え、トランス３の寄生容量等の影響による位相余裕の悪化が顕著となる。
【００１７】
従って、この方法で満足な位相余裕を持つ補償を行おうとすると、最大帰還ループ利得を４０ｄＢ以上の高い値に設定した場合には、カットオフ周波数を２００ＭＨｚ／２ｄｅｃ（＝１００）、つまり２ＭＨｚ以下まで低く設定せざるを得ない。このように、高い帰還ループ利得を保持できる帯域が、トランス通過帯域上限よりもはるかに低い周波数に限られてしまい、高周波用の低雑音増幅器として用いた場合に十分な性能を発揮できないことは、ドミナントポール補償法のもう一つの欠点となっている。
【００１８】
図２２は、図２０の低雑音増幅器の３次入力インターセプトポイント（以下、ＩＩＰ３という）特性を示すシミュレーション結果であり、横軸は周波数（ＭＨｚ）、縦軸はＩＩＰ３（ｄＢｍ）をそれぞれ表している。なお、この低雑音増幅器のＩＩＰ３特性のシミュレーションでは、測定周波数を中心として±１０ＫＨｚだけ外れた周波数で、−５０ｄＢｍのパワーを持つ２つのトーン信号を入力として用いている。
【００１９】
図２２に示すように、１０ＭＨｚにおいてＩＩＰ３特性が最大値の４２ｄＢから２０ｄＢ以上悪化していることが判る。このＩＩＰ３特性の悪化は、低雑音増幅器の帰還ループ利得の減衰に対応して生じているものである。一般的に負帰還増幅器では、帰還ループ利得が低下するに従い、そのＩＩＰ３の値も減少する。前述のようにドミナントポール補償法を適用した低雑音増幅器では、高い帰還ループ利得を高周波帯で保持することが困難である。従って、図２０の低雑音増幅器は、広いダイナミックレンジが要求される高周波低雑音増幅器の用途に適しているとはいえない。
【００２０】
図２０に示したドミナントポール補償法を用いた低雑音増幅器に代えて、ミラー補償法を用いた低雑音増幅器も考えられる。ドミナントポール補償法では、カスコード増幅器の出力ノードＮＯ、即ち位相補償用のトランジスタ１０のベースとコレクタの間にキャパシタ１１を接続していたが、ミラー補償法では、カスコード増幅器の出力ノードＮＯとこのカスコード増幅器の入力ノードＮＩ、即ちトランジスタ４のベースとの間に位相補償用のキャパシタを接続する。
【００２１】
位相補償用のキャパシタの容量をＣ、カスコード増幅器の電圧増幅度をβとすると、ミラー補償法で接続された位相補償用のキャパシタは、カスコード増幅器の入力ノードＮＩに（β−１）Ｃの容量を持つシャントキャパシタが接続された場合とほぼ同等の効果を持つように作用する。このため、一般的にミラー補償法では、ドミナントポール補償法に比べて、小さな容量のキャパシタを用いて位相補償を行うことが可能になる。
【００２２】
しかし、このようなミラー補償法では、位相補償用キャパシタを追加したことにより、この位相補償用キャパシタを通過する入力ノードＮＩから出力ノードＮＯへの新たな信号経路が形成される。これに伴い、高周波数帯において帰還ループ伝達関数に零点が現れ、帰還ループ利得の減衰がこの零点付近で緩やかなものとなる。このため、帰還ループ利得のクロスオーバー周波数が高周波数側に移動し、結果として位相余裕が減少する。
【００２３】
位相補償用のキャパシタの容量値をより大きな値に増加させ、帰還ループ利得のカットオフ周波数を低くすることで位相補償しようとした場合には、同時に帰還ループ伝達関数の零点も低周波数側に移動するため、クロスオーバー周波数は十分低下せず、低雑音増幅器の安定化が実現できない。帰還ループ利得を下げることでクロスオーバー周波数が高くならないようにすることは可能であるが、帰還量を下げることになり、ＩＩＰ３特性が悪化してしまう。上述の理由から、ミラー補償法によって高ダイナミックレンジを持った低雑音増幅器の位相補償を実現することは困難であると言える。
【００２４】
【特許文献１】特開２００３−２８９２２６号公報
【非特許文献１】K. van Hartingsveldt, M. H. L. Kouwenhoven, C. J. M. Verhoeven, A. N. Burghartz著“HF Low Noise Amplifiers with Integrated Transformer Feedback”, ISCAS 2002, vol.2, pp. II-815 - II-818, May 2002
【発明の開示】
【発明が解決しようとする課題】
【００２５】
低雑音増幅器において、高い帰還ループ利得を持たせることと、帰還ループ利得のカットオフ周波数を高めることは、トレードオフの関係にあり、高周波数帯まで高い帰還ループ利得を保持しようとすると、従来の補償法を適用した場合十分な位相補償が得られず容易に発振を起こし、増幅器としての用を成さなくなってしまうという問題がある。
【００２６】
本発明は、従来よりも高い周波数まで高い帰還ループ利得を持たせられるように、即ち、従来よりも広い周波数帯域で高いダイナミックレンジを持つ低雑音増幅器を提供することを目的とする。
【課題を解決するための手段】
【００２７】
上記目的を達成するために、本発明の第１の観点に係る低雑音増幅器は、直列接続された入力段と出力段のトランジスタ及び負荷素子を有し、該入力段のトランジスタの制御電極が接続された入力ノードの信号を増幅して該出力段のトランジスタの出力ノードから出力するカスコード増幅回路と、前記出力ノードの信号を増幅して第１の差動出力端子に出力する出力回路と、電磁結合された第１及び第２の巻線を有し、入力信号が印加される入力端子に該第２の巻線の一端が接続され、該第２の巻線の他端が第２の差動出力端子に接続されると共に、該第１の巻線の一端が前記入力ノードに接続され、該第１の巻線の他端が前記第１の差動出力端子に接続されたトランスと、前記第１の差動出力端子の信号を前記入力端子に帰還する帰還回路と、前記入力段のトランジスタの制御電極と前記第１の差動出力端子の間に接続された第１の位相補償回路と、前記出力段のトランジスタの制御電極と前記第１の差動出力端子の間に接続された第２の位相補償回路とを備えることを特徴とする。
【００２８】
前記トランスは、前記第１及び第２の巻線の巻線比を１：１とすることができる。
【００２９】
本発明の第２の観点に係る低雑音増幅器は、直列接続された入力段と出力段のトランジスタ及び負荷素子を有し、該入力段のトランジスタの制御電極が接続された入力ノードの信号を増幅して該出力段のトランジスタの出力ノードから出力するカスコード増幅回路と、前記出力ノードの信号を増幅して第１の差動出力端子に出力する出力回路と、電磁結合された第１及び第２の巻線を有し、入力信号が印加される入力端子に該第２の巻線の一端が接続されると共に、該第１の巻線の一端が前記入力ノードに接続され、該第１の巻線の他端が前記第１の差動出力端子に接続された第1のトランスと、電磁結合された第１及び第２の巻線を有し、該第１の巻線の一端が前記入力ノードに接続され、該第１の巻線の他端が前記第１のトランスの第２の巻線の他端に接続されると共に、該第２の巻線の一端が前記入力端子に接続され、該第２の巻線の他端が第２の差動出力端子に接続された第２のトランスと、前記第１の差動出力端子の信号を前記入力端子に帰還する帰還回路と、前記入力段のトランジスタの制御電極と前記第１の差動出力端子の間に接続された第１の位相補償回路と、前記出力段のトランジスタの制御電極と前記第１の差動出力端子の間に接続された第２の位相補償回路とを備えることを特徴とする。
【００３０】
なお、第２のトランスの第２の巻線の他端と第２の差動出力端子の間に、出力インピーダンスを低減させるための出力バッファ回路を設けることができる。
【００３１】
また、第１及び第２のトランスは、巻線比をそれぞれ１：１とし、めがねコアを用いて一体化した同じ特性を有するペア型トランスで構成しても良い。
【００３２】
本発明の第３の観点に係る低雑音増幅器は、直列接続された入力段と出力段のトランジスタ及び負荷素子を有し、該入力段のトランジスタの制御電極が接続された入力ノードの信号を増幅して該出力段のトランジスタの出力ノードから出力するカスコード増幅回路と、前記出力ノードの信号を増幅して出力端子に出力する出力回路と、電磁結合された第１及び第２の巻線を有し、入力信号が印加される入力端子に該第２の巻線の一端が接続されると共に、該第１の巻線の一端が前記入力ノードに接続され、該第１の巻線の他端が第１の差動出力端子に接続された第1のトランスと、電磁結合された第１及び第２の巻線を有し、該第１の巻線の一端が前記入力ノードに接続され、該第１の巻線の他端が前記第１のトランスの第２の巻線の他端に接続されると共に、該第２の巻線の一端が前記入力端子に接続され、該第２の巻線の他端が第２の差動出力端子に接続された第２のトランスと、前記出力端子の信号を前記入力端子に帰還する帰還回路と、前記入力段のトランジスタの制御電極と前記出力端子の間に接続された第１の位相補償回路と、前記出力段のトランジスタの制御電極と前記出力端子の間に接続された第２の位相補償回路とを備え、前記第１のトランスの第２の巻線の他端と前記第２のトランスの第１の巻線の他端の接続点が、前記出力端子に接続されたことを特徴とする。
【００３３】
なお、第１のトランスの第１の巻線の他端と第１の差動出力端子の間に、出力インピーダンスを低減させるための第１の出力バッファ回路を設けると共に、第２のトランスの第２の巻線の他端と第２の差動出力端子の間に、出力インピーダンスを低減させるための第２の出力バッファ回路を設けることができる。
【００３４】
また、第１及び第２のトランスは、巻線比をそれぞれ１：１とし、めがねコアを用いて一体化した同じ特性を有するペア型トランスで構成しても良い。
【００３５】
更に、第１のトランスは、第１の巻線と第２の巻線の巻線比をｎ：１とし、第２のトランスは、第１の巻線と第２の巻線の巻線比を１：ｎ（但し、ｎは任意の正数）とし、めがねコアを用いて一体化構成しても良い。
【発明の効果】
【００３６】
本発明による低雑音増幅器は、入力信号が印加される入力端子と第２の差動出力端子との間に二次巻線が接続され、一次巻線が第１の差動出力端子とカスコード増幅回路の入力ノードに接続された帰還用のトランスを有している。この帰還用のトランスとして、適切な値の漏れインダクタンスを持つものを選択使用することにより、広い周波数帯域で高いダイナミックレンジを持つ低雑音増幅器を実現できる。
【発明を実施するための最良の形態】
【００３７】
以下、図面に基づき、本発明の実施の形態について詳細に説明する。
［第１の実施形態］
図１に示すように、本発明の第１の実施形態に係る低雑音増幅器２０は、トランスと抵抗による二重負帰還回路を有するカスコード型増幅器で、利得帯域幅積ｆＴが８ＧＨｚのトランジスタを用いて構成され、直流電圧源２１から直流電源電圧ＶＤＣとして１０Ｖが供給されて動作するものである。
【００３８】
この低雑音増幅器２０の設計仕様は、電圧利得約２ｄＢ、最大帰還ループ利得４０ｄＢ以上、位相余裕３０°以上であり、強力な妨害信号入力等が存在し、低利得と、低歪と、低い雑音指数とが同時に要求される場合の使用に適したものを目的としている。
【００３９】
この低雑音増幅器２０では、出力インピーダンス５０Ωの信号源２２が、キャパシタ２３を介して入力端子ＩＮに接続され、この入力端子ＩＮに、帰還抵抗２４の一端とトランス２５の二次巻線のコールド側が接続されている。トランス２５は、巻数比が１：１のものである。帰還抵抗２４の他端は負極差動出力端子ＮＤＯに接続され、トランス２５の二次巻線のホット側は、キャパシタ２６を介して正極差動出力端子ＰＤＯに接続されている。
【００４０】
トランス２５の一次巻線のホット側は、負極差動出力端子ＮＤＯに接続され、コールド側が、カスコード増幅回路の入力ノードＮＩに接続されている。入力ノードＮＩには、カスコード増幅回路の入力段である、ＮＰＮ型のトランジスタ２７のベースが接続されている。トランジスタ２７のベースには、バイアス用の直流電圧源２８の正極が、チョークコイル２９を介して接続されている。また、入力ノードＮＩと負極差動出力端子ＮＤＯの間には、第1の位相補償回路として抵抗３０とキャパシタ３１が直列に接続されている。
【００４１】
トランジスタ２７のコレクタは、カスコード増幅回路の上段トランジスタである、ＮＰＮ型のトランジスタ３２のエミッタに接続されている。トランジスタ３２のベースは、位相補償用の抵抗３４を介して、バイアス用の直流電圧源３３の正極に接続されている。抵抗３４は、トランジスタ３２のベースと負極差動出力端子ＮＤＯの間に接続されたキャパシタ３５と共に、第2の位相補償回路を構成するものである。
【００４２】
トランジスタ３２のコレクタは出力ノードＮＯに接続され、この出力ノードＮＯに、カスコード増幅回路の負荷素子である、抵抗３６の一端が接続されている。抵抗３６の他端は直流電圧源２１に接続され、直流電源電圧ＶＤＣが供給されるようになっている。
【００４３】
出力ノードＮＯには、ＮＰＮ型のトランジスタ３７のベース、即ちエミッタフォロワの入力側が接続されている。トランジスタ３７のコレクタは直流電圧源２１に接続され、エミッタは負極差動出力端子ＮＤＯに接続されている。負極差動出力端子ＮＤＯは、定電流源３８に接続されており、この定電流源３８とトランジスタ３７によって、エミッタフォロワが構成され、出力バッファ回路として動作するようになっている。
【００４４】
正極差動出力端子ＰＤＯと負極差動出力端子ＮＤＯは、それぞれカップリングキャパシタ３９，４０を介して出力トランス４１の一次巻線に接続され、この出力トランス４１の二次巻線に、５ｋΩの抵抗からなる負荷４２が接続されている。
【００４５】
この低雑音増幅器２０の概略の動作は、次のとおりである。
入力端子ＩＮに与えられた信号源２２からの入力信号は、トランス２５の二次巻線を介して正極差動出力端子に出力されると共に、このトランス２５の電磁結合を介して一次巻線の両端子間の電位差として現れる。出力ノードＮＯ上の出力信号に、一次巻線の両端子間の電圧が加算されたものが入力ノードＮＩに印加される電圧信号となり、これが０となるように帰還ループが動作する。このとき、差動出力端子ＮＤＯ，ＰＤＯ間に現れる電圧は、簡単な計算により、入力信号電圧に等しいことが分かる。従って、低雑音増幅器２０の電圧増幅度は、理想的な場合には１となる。
【００４６】
負極差動出力端子ＮＤＯの出力信号は、帰還抵抗２４を介して入力端子ＩＮに負帰還されると共に、トランス２５の一次巻き線を介してカスコード増幅回路の入力ノードＮＩに負帰還される。また、負極差動出力端子ＮＤＯの信号は、抵抗３０とキャパシタ３１による位相補償回路を介して、カスコード増幅回路の入力ノードＮＩに与えられる。
【００４７】
更に、負極差動出力端子ＮＤＯの信号は、抵抗３４とキャパシタ３５による位相補償回路によって、カスコード増幅回路のトランジスタ３２のベースに与えられる。一方、正極差動出力端子ＰＤＯと負極差動出力端子ＮＤＯに出力された差動出力信号は、トランス４１を介して負荷４２に与えられる。
【００４８】
この低雑音増幅器２０は、従来回路とは異なった回路形式でトランス２５を接続している。即ち、この低雑音増幅器２０では、帰還用に巻線比が１：１のトランス２５を用い、その二次巻線を入力端子ＩＮと正極差動出力端子ＰＤＯの間に接続し、一次巻線を負極差動出力端子ＮＤＯとカスコード増幅回路の入力ノードＮＩの間に接続している。
【００４９】
このようにトランス２５を接続することにより、理想的には、入力端子ＩＮに印加された単相の入力信号と同じ振幅を持つ差動出力信号が、正負２つの差動出力端子ＰＤＯ，ＮＤＯの間に現れる。これにより、差動出力信号を、トランス２５を介して単相の入力信号に対して直列に帰還させることが可能になる。この低雑音増幅器２０は、電圧利得が０ｄＢのバッファアンプとして構成したものであるが、入力インピーダンスを完全に整合させていないため、シミュレーション結果の電圧利得は後述するように、約２ｄＢとなっている。
【００５０】
また、トランジスタ２７，３２及び抵抗３６からなるカスコード増幅回路の、入力段のトランジスタ２７のベースに位相補償用の抵抗３０とキャパシタ３１を接続し、上段のトランジスタ３２のベースには位相補償用のキャパシタ３５と抵抗３４を接続しているため、低雑音増幅器２０について十分な位相補償を実現することができる。
【００５１】
入力端子ＩＮと負極差動出力端子ＮＤＯの間に接続された帰還抵抗２４は、負極差動出力信号を入力信号に対してシャント帰還するように作用する。本例では、信号源２２の出力インピーダンスがＲである時、帰還抵抗２４の抵抗値を同じＲ程度に設定すると、最適なインピーダンス整合状態が実現できる。但し、入力インピーダンス整合状態を表すパラメータである入力側反射係数Ｓ１１の値が−１０ｄＢ以下であれば、通常は増幅器の仕様が満たされるため、多くの場合、帰還抵抗２４の抵抗値をＲ以上の値に設定しても十分な入力インピーダンス整合を実現することが可能である。ちなみに、帰還抵抗２４の抵抗値が高いほど雑音指数が低下するため、入力インピーダンス整合の仕様を満たす範囲で、その抵抗値を高く設定しておくことが望ましい。
【００５２】
この低雑音増幅器２０では、出力信号として差動信号が得られるが、正極差動出力端子ＰＤＯと負極差動出力端子ＮＤＯの出力インピーダンスが、異なったものとなっている。特に、負極差動出力端子ＮＤＯの出力インピーダンスは十分低くなっているものの、正極差動出力端子ＰＤＯの出力インピーダンスは、負極差動出力端子よりも高い値となる。このため、この低雑音増幅器２０の出力側に接続する次段の回路が、十分に高い入力インピーダンスを有していない場合には、正極差動出力端子ＰＤＯに、エミッタフォロワ等で構成される出力バッファ回路を接続し、この出力バッファ回路の出力端子を、新たに低雑音増幅器２０の正極差動出力端子とすることが望ましい。
【００５３】
また、この低雑音増幅器２０では、トランス２５の二次巻線によって、入力端子ＩＮと正極差動出力端子ＰＤＯが直接接続されているため、逆方向の電圧利得を示すパラメータである逆方向電圧利得Ｓ１２の特性が、あまり低い値とはならない。このため、低いＳ１２値が要求されるような場合にも、正極差動出力端子ＰＤＯに、エミッタフォロワ等で構成される出力バッファ回路を接続し、この出力バッファ回路の出力端子を、新たに低雑音増幅器２０の正極差動出力端子とすることが望ましい。
【００５４】
この低雑音増幅器２０では、低雑音指数が保たれる周波数帯域の上限を高くするために、高周波数帯域において雑音指数ＮＦが局所的に低下する領域を生じさせるような、適切な特性を持つトランス２５を選択して使用する必要がある。以下、簡単なモデル回路を用いて、トランス２５に必要な特性を説明する。
【００５５】
図２に示すように、図１中のトランス２５のモデル回路は、結合係数ｋで結合された巻線比が１：１の２本の巻線で表される。各巻線のインダクタンスは、L0となっている。また、RN1，RN2は、それぞれ一次巻線と二次巻線の寄生抵抗成分である。
【００５６】
ここで、図１中のトランス２５の寄生抵抗から発生する熱雑音が、差動出力信号に与える影響を考える。
まず、トランス２５の一次巻線の寄生抵抗RN1から生ずる熱雑音を考えると、高周波帯域では、この寄生抵抗RN1の両端がトランジスタ２７のベース−コレクタ間寄生容量Ｃで短絡されているものと見なせるようになるため、周波数が高くなるほど熱雑音の寄与は減少する。従って、ここではこれ以上の考察は省略する。
【００５７】
次に、トランス２５の二次巻線の寄生抵抗RN2から生ずる熱雑音を考える。ここで考察している範囲の周波数において、トランジスタ２７が十分に高いトランスコンダクタンスを持つと仮定した場合、寄生抵抗RN2に起因して差動出力信号中に現れる熱雑音は、次の式１で表される。
【００５８】
【数１】
2010056860.tif 000003
なお、
Lは、トランス２５の漏れインダクタンスで、その値は、L=（１−ｋ２)L0である。
RNは、トランス巻線の寄生抵抗の抵抗値、
RSは、信号源２２の出力インピーダンス値、
RFBは、帰還抵抗２４の抵抗値、
RLは、負荷４２の抵抗値である。
Ｃは、トランジスタ２７のベース・コレクタ間容量の容量値である。
ｋＢは、ボルツマン定数である。
Ｔは、絶対温度（Ｋ）である。
【００５９】
式１から分かるように、通常、ωｐ＞ωｚが成立する。また、代表的な値のRN，RS，RFB，RLを用いた場合には、Qｐはあまり高い値とはならない。従って、トランジスタがある程度良好に動作する周波数領域において、Qｚが高い値となるような特性のトランスを用いると、ωｚ付近の周波数でトランスの発する熱雑音に起因する雑音電圧出力が急激に減少するノッチが現れる。また、ωｚを高く設定することで、ある程度高い周波数まで、雑音電圧出力を一定値以下に制限することが可能になる。
【００６０】
この低雑音増幅器２０の出力信号中に現れる雑音電力は、トランス２５から発生する雑音電力成分と、それ以外の部分から発生する雑音電力成分の和である。また、雑音指数は、信号源２２の熱雑音電力と、増幅器の入力換算雑音電力により決定される値である。従って、式１で計算される値は雑音指数に直接対応するものではないが、トランス２５から発生する熱雑音に起因する雑音電圧出力がノッチ状に低下する領域では、一般的に雑音指数の周波数特性にもノッチが現れる。
【００６１】
次に、この低雑音増幅器２０の効果を、シミュレーション結果に基づいて説明する。
図３は、図１の低雑音増幅器２０の雑音指数ＮＦ、入力側反射係数Ｓ１１及び電圧利得Ｓ２１のシミュレーション結果を示す図である。
【００６２】
まず、電圧利得Ｓ２１の周波数特性について見ると、６００ＭＨｚ以下の帯域で２〜３ｄＢの安定な利得が得られており、６００ＭＨｚまでの広帯域で安定な利得を持つ増幅器となっていることが分かる。入力側反射係数Ｓ１１の値も、広帯域で−１０ｄＢ以下に収まっており、満足な入力インピーダンス整合が実現されている。低周波数帯でＳ１１が−１０ｄＢ程度まで悪化しているが、これは前述のように、Ｓ１１が−１０ｄＢ以下となる範囲で、雑音指数が最低値をとるように帰還抵抗２４の抵抗値を、できる限り高い値に設定した結果である。従って、Ｓ１１のみを最適化する場合には、低周波数帯において、更に低いＳ１１を実現することが可能である。
【００６３】
雑音指数ＮＦについて見ると、３７０ＭＨｚ付近で最小値の３ｄＢとなり、１５０〜６３０ＭＨｚの範囲で４ｄＢ以下に収まり、１５０ＭＨｚ以下の帯域でも４．６ｄＢ以下の値となっている。このように、雑音指数ＮＦが４ｄＢ程度の値となっていることは、電圧利得Ｓ２１が２ｄＢ程度であることを鑑みれば、良好な雑音特性を示すものであるといえる。この図に示すように、高周波数帯において雑音指数ＮＦが局所的に低下する窪んだ領域が生じていることが、この低雑音増幅器２０の特徴であり、これにより、良好な雑音指数ＮＦが保たれる周波数帯域の上限が、高くなっていることが分かる。
【００６４】
図４は、図１の低雑音増幅器２０のＩＩＰ３特性のシミュレーション結果を示す図であり、横軸は周波数（ＭＨｚ）、縦軸はＩＩＰ３（ｄＢｍ）を示す。このＩＩＰ３特性のシミュレーションでは、測定周波数を中心として±１０ｋＨｚだけ外れた周波数で、−５０ｄＢｍのパワーを持つ２つのトーン信号を入力している。
【００６５】
この図４から、約３００ＭＨｚまでは＋５０ｄＢｍ以上のＩＩＰ３が保たれ、６００ＭＨｚにおいても＋３０ｄＢｍ以上のＩＩＰ３が得られていることが分かる。この低雑音増幅器２０は、トランス等の寄生容量の影響を受け難い回路構成となっている。つまり、位相補償用の抵抗３４とキャパシタ３５の値を従来よりも小さな値に設定することで、帰還ループ利得のカットオフ周波数を高く設定した場合でも、安定した負帰還動作が可能となっている。これにより、従来よりも高い周波数まで帰還ループ利得を高い値に保ち、高いＩＩＰ３の値を実現することができる。特に、この低雑音増幅器２０は、電圧利得を約２ｄＢの低い値に設定しているため、より高いＩＩＰ３の値が達成されている。
【００６６】
図５は、図１の低雑音増幅器２０の２次入力インターセプトポイント（以下、ＩＩＰ２という）特性のシミュレーション結果を示す図であり、横軸は周波数（ＭＨｚ）、縦軸はＩＩＰ２（ｄＢｍ）を示す。このＩＩＰ２特性のシミュレーションは、図４のＩＩＰ３特性のシミュレーションと同じ条件で行ったものである。
この図５に示すように、１００ＭＨｚまで＋９６ｄＢｍ以上のＩＩＰ２が保たれ、５００ＭＨｚにおいても＋５０ｄＢｍ以上のＩＩＰ２が得られており、広帯域で良好なＩＩＰ２特性が実現されていることが分かる。
【００６７】
以上のように、この第１の実施形態の低雑音増幅器２０は、位相補償用の抵抗やキャパシタの値を小さくして帰還ループ利得のカットオフ周波数を高く設定した場合でも、低い雑音指数と、高いＩＩＰ３，ＩＩＰ２値を保ちながら、安定した動作を行うことが可能であり、高いダイナミックレンジを確保することができるという利点がある。
【００６８】
更に、従来の低雑音増幅器で差動出力信号を出力するためには、増幅部を２組必要とするため、同等の性能の単相増幅器と比較して約２倍の回路面積と消費電力が必要であったが、本実施形態の低雑音増幅器２０によれば、トランス２５を用いて差動信号を生成しているので、回路面積と消費電力を同程度の性能の単相増幅器に比べて殆ど増加させずに、差動信号を生成することが出来、良好な偶数次歪特性が得られるという利点がある。但し、従来の差動増幅器の多くは差動かつ平衡な増幅信号を出力するのに対して、低雑音増幅器２０は非平衡差動増幅信号を出力する。差動信号処理の利点の多くは、信号の平衡性に因らず成立するため、このことは特に大きな欠点とはならない。
【００６９】
なお、この低雑音増幅器２０では、使用可能なトランス２５の巻数比が１：１に限定されているため、その電圧利得は、理論的には、０ｄＢになる。このため、０ｄＢ以上の電圧利得が要求される用途には適さない。
【００７０】
［第２の実施形態］
第１の実施形態では電圧利得が殆どない（２ｄＢ程度以下の）低雑音増幅器２０を説明したが、電圧利得を必要とする場合には適用することが出来ない。第２の実施形態では、より高い電圧利得を有する低雑音増幅器２０Ａについて説明する。
【００７１】
図６に示すように、本発明の第２の実施形態に係る低雑音増幅器２０Ａは、図１の低雑音増幅器２０と同様に、直流電圧源ＤＣＳから直流電源電圧ＶＤＣとして１０Ｖが供給されて動作するもので、利得帯域幅積ｆＴが８ＧＨｚのトランジスタを用いて構成されている。但し、設計仕様は、電圧利得約８ｄＢ、最大帰還ループ利得４０ｄＢ以上、位相余裕３０°以上となっている。
【００７２】
この低雑音増幅器２０Ａは、図１の低雑音増幅器２０におけるトランス２５に代えて、２つのトランス２５ａ，２５ｂを組み合わせた構成のトランス２５Ｘを用いている。トランス２５ａ，２５ｂは、いずれも１：１の巻線比を持つもので、一般的には、めがねコア等を用いて一体化したトランスとして製造される所謂ペア型トランスで、互いに等しい特性を有するものである。
【００７３】
トランス２５ｂの二次巻線のコールド側は入力端子ＩＮに接続され、ホット側が正極差動出力端子ＰＤＯに接続されている。一方、トランス２５ａの一次巻線のホット側は、キャパシタ２６を介して負極差動出力端子ＮＤＯに接続され、コールド側がカスコード増幅部の入力ノードＮＩに接続されている。更に、トランス２５ａの二次巻線とトランス２５ｂの一次巻線のホット側同士が接続されている。また、トランス２５ａの二次巻線のコールド側はトランス２５ｂの二次巻線のコールド側に、トランス２５ｂの一次巻線のコールド側はトランス２５ａの一次巻線のコールド側に、それぞれ接続されている。更に、負極差動出力端子ＮＤＯと入力ノードＩＮの間は、帰還抵抗２４とカップリングキャパシタ２４ｃによる帰還回路によって接続されている。その他の構成は、図１と同様である。
【００７４】
このようにトランス２５ａ，２５ｂを接続することにより、理想的には、入力端子ＩＮに印加された単相の入力信号の２倍の振幅を持つ差動出力信号が、正負２つの差動出力端子ＰＤＯ，ＮＤＯ間に現れる。また、これにより、差動出力信号を、トランス２５ａ，２５ｂを介して単相の入力信号に対して直列に帰還させることが可能になる。
【００７５】
この低雑音増幅器２０Ａは、電圧利得が６ｄＢのバッファアンプとして構成したものであるが、入力インピーダンスを完全に整合させていないため、シミュレーション結果の電圧利得は後述するように、約８ｄＢとなっている。
入力端子ＩＮと負極差動出力端子ＮＤＯの間に接続された帰還抵抗２４は、負極差動出力信号を入力信号に対してシャント帰還させるように作用する。本例では、信号源２２の出力インピーダンスがＲである時、帰還抵抗２４の抵抗値を２倍の２Ｒ程度に設定すると、最適なインピーダンス整合状態が実現される。
【００７６】
但し、入力インピーダンス整合状態を表すパラメータＳ１１の値が−１０ｄＢ以下であれば、通常は増幅器の仕様が満たされるため、多くの場合、帰還抵抗２４の抵抗値を２Ｒ以上の値に設定しても充分な入力インピーダンス整合を実現することが可能である。帰還抵抗２４の抵抗値が大きくなるほど、雑音指数が低下するため、入力インピーダンス整合の仕様を満たす範囲で、その抵抗値を高く設定しておくことが望ましい。
【００７７】
なお、低雑音増幅器２０Ａにおいて、位相補償用の抵抗とキャパシタによる十分な位相補償ができることは、図１の低雑音増幅器２０と同様である。また、正極差動出力端子ＰＤＯの出力インピーダンスは、エミッタフォロワの出力に当たる負極差動出力端子ＮＤＯのそれよりも高い値となっており、この低雑音増幅器２０Ａの出力側に接続する次段の回路が、十分に高い入力インピーダンスを有していない場合には、正極差動出力端子ＰＤＯに、エミッタフォロワ等で構成される出力バッファ回路を接続することが望ましい。
【００７８】
更に、この低雑音増幅器２０Ａでは、トランス２５ｂの二次巻線によって、入力端子ＩＮと正極差動出力端子ＰＤＯが直接接続されているため、逆方向の電圧利得を示すパラメータＳ１２の特性が、あまり低い値とはならない。このため、低いＳ１２値が要求されるような場合にも、正極差動出力端子ＰＤＯに、エミッタフォロワ等で構成される出力バッファ回路を接続することが望ましい。
【００７９】
次に、この低雑音増幅器２０Ａの効果を、図７に示すシミュレーション結果に基づいて説明する。
まず、電圧利得Ｓ２１の周波数特性について見ると、５００ＭＨｚ以下の帯域で７．６〜８．６ｄＢの安定な利得が得られており、５００ＭＨｚまでの広帯域で安定な利得を持つ増幅器となっていることが分かる。図１の低雑音増幅器２０では、電圧利得が約２ｄＢとなっていたのに対し、この低雑音増幅器２０Ａでは、ペア型のトランス２５Ｘを用いたことで、電圧利得を８ｄＢ程度まで増加させることができる。
【００８０】
入力側反射係数Ｓ１１の値も、５００ＭＨｚ以下の帯域でほぼ−１０ｄＢ以下に収まっており、満足な入力インピーダンス整合が実現されている。低周波数帯では、Ｓ１１が−１４ｄＢ以下には低下していないが、これは前述のように、Ｓ１１が−１０ｄＢ以下となる範囲で、雑音指数が最低値をとるように、帰還抵抗２４の抵抗値をできる限り高い値に設定した結果である。
【００８１】
雑音指数ＮＦについて見ると、４１０ＭＨｚ付近で最小値の２．２ｄＢとなり、６１０ＭＨｚ以下の範囲で３．２ｄＢ以下に収まっている。低雑音増幅器２０，２０Ａの雑音指数ＮＦの周波数特性を比較すると、いずれも適切な特性を持つトランスを使用したときに、高周波数帯において雑音指数ＮＦが局所的に低下する領域が現れることが分かる。これにより、良好な雑音指数ＮＦが保たれる周波数帯域の上限が、高くなっていることが分かる。
【００８２】
図８及び図９は、それぞれ図６の低雑音増幅器２０ＡのＩＩＰ３特性とＩＩＰ２特性のシミュレーション結果を示す図で、シミュレーション条件は図4の場合と同じである。
【００８３】
図８に示すように、約１７０ＭＨｚまでは＋５０ｄＢｍ以上のＩＩＰ３が保たれ、５００ＭＨｚにおいても＋２０ｄＢｍ以上のＩＩＰ３が得られていることが分かる。この低雑音増幅器２０Ａは、トランス等の寄生容量の影響を受け難い回路構成となっており、位相補償用の抵抗３４とキャパシタ３５の値を従来よりも小さな値に設定することによって、帰還ループ利得のカットオフ周波数を高く設定した場合でも、安定した負帰還動作が可能となっている。これにより、従来よりも高い周波数まで帰還ループ利得を高い値に保ち、高いＩＩＰ３の値を実現することが出来る。
【００８４】
また、図９に示すように、約２４０ＭＨｚまで＋７０ｄＢｍ以上のＩＩＰ２が保たれ、５００ＭＨｚにおいても＋３０ｄＢｍ以上のＩＩＰ２が得られており、広帯域で良好なＩＩＰ２特性が実現されていることが分かる。
【００８５】
図１０は、低雑音増幅器２０Ａのスプリアスフリーダイナミックレンジ（以下、ＳＦＤＲという）特性の計算結果を示す図であり、横軸は周波数（ＭＨｚ）、縦軸はＳＦＤＲ（ｄＢ）を示す。このＳＦＤＲ特性の算出は、周囲温度を３００Ｋとし、信号源２２からの入力信号の帯域幅を１２．５ｋＨｚとして、１〜８００ＭＨｚの範囲で行ったものである。
この図１０に示すように、５００ＭＨｚ以下の周波数において、１００ｄＢ以上のＳＦＤＲ値が得られていることが分かる。
【００８６】
以上のように、この第２の実施形態の低雑音増幅器２０Ａは、第１の実施形態と同様に、回路面積と消費電力を同程度の性能の単相増幅器に比べて殆ど増加させずに差動増幅信号を出力させることが可能であり、低い雑音指数と、高いＩＩＰ３値，ＩＩＰ２値、即ち高いダイナミックレンジを確保しつつ、安定に動作させることが可能であるという利点に加えて、負帰還回路としてペア型のトランス２５Ｘを用いることにより、６ｄＢ以上の電圧利得を持たせることが可能となっているという利点を備えている。
【００８７】
［第３の実施形態］
図１１に示すように、本発明の第３の実施形態に係る低雑音増幅器２０Ｂは、図６の低雑音増幅器２０Ａの正極差動出力端子ＰＤＯの出力インピーダンスを下げるために、出力バッファを追加したものである。即ち、トランス２５ｂの二次巻線のホット側は、カップリングキャパシタ４３を介してトランジスタ４４のベースに接続されている。トランジスタ４４のコレクタは、直流電圧源２１から直流電源電圧ＶＤＣが与えられ、エミッタは定電流源４５に接続されている。
【００８８】
また、トランジスタ４４のベースには、チョークコイル４６を介して直流バイアス用の直流電圧源４７が接続されている。このトランジスタ４４と定電流源４５によって、エミッタフォロワが構成され、出力バッファ回路として動作するようになっている。これにより、トランジスタ４４のエミッタに対応する正極差動出力端子ＰＤＯの出力インピーダンスの値を低下させ、同時に逆方向電圧利得Ｓ１２の値も低下させることができる。しかし、追加した出力バッファ回路のトランジスタ４４から発生する雑音により、雑音指数が悪化するおそれがあるので、できるだけ雑音の少ないトランジスタを用いる必要がある。
【００８９】
［第４の実施形態］
図１２に示すように、本発明の第４の実施形態に係る低雑音増幅器２０Ｃは、基本的には図６の低雑音増幅器２０Ａと同様の回路形式となっているが、負帰還回路であるトランス２５Ｙの部分に変更が加えられている。
【００９０】
即ち、トランス２５Ｙは、２つのトランス２５ａ，２５ｂを組み合わせて、センタータップを設けた構成となっている。トランス２５ａ，２５ｂは、いずれも１：１の巻線比を持つもので、一般的には、めがねコア等を用いて一体化したトランスとして製造される所謂ペア型トランスで、互いに等しい特性を有するものである。
【００９１】
トランス２５ｂの二次巻線のコールド側は入力端子ＩＮに接続され、ホット側が正極差動出力端子ＰＤＯに接続されている。一方、トランス２５ａの一次巻線のホット側は負極差動出力端子ＮＤＯに接続され、コールド側がカスコード増幅部の入力ノードＮＩに接続されている。更に、トランス２５ａの二次巻線とトランス２５ｂの一次巻線のホット側同士が接続され、センタータップとなっている。センタータップは、キャパシタ４８を介して、トランジスタ３７のエミッタ、即ちエミッタフォロワの出力端子ＯＵＴに接続されている。
【００９２】
トランス２５ａの二次巻線のコールド側はトランス２５ｂの二次巻線のコールド側に、トランス２５ｂの一次巻線のコールド側はトランス２５ａの一次巻線のコールド側に、それぞれ接続されている。そして、正極差動出力端子ＰＤＯと負極差動出力端子ＮＤＯには、それぞれキャパシタ３９，４０を介して出力トランス４１の一次巻線が接続されている。その他の構成は、図１と同様である。
【００９３】
この低雑音増幅器２０Ｃにおいても、図１の低雑音増幅器２０と同様に、低雑音指数が保たれる周波数帯域の上限を高くするために、高周波数帯域において雑音指数ＮＦが局所的に低下する領域を生じさせるような、適切な特性を持つトランス２５Ｙを選択して使用する必要がある。
【００９４】
以下、簡単なモデル回路を用いて、トランス２５Ｙに必要な特性を説明する。
図１３に示すように、トランス２５ａは、結合係数ｋで磁気的に結合したインダクタンスＬ０の２つのコイルから構成される。また、トランス２５ｂは、実際には対称性からトランス２５ａと同じ特性を持つトランスとなるが、ここでは計算を簡素化するため、理想トランスと仮定する。
【００９５】
図中の抵抗ＲＮは、トランス巻線の寄生抵抗を表し、キャパシタＣは、トランス巻線間の寄生容量を表す。また、図中の端子Ｐ１，Ｐ２，Ｐ３，Ｐ４，Ｐ５は、それぞれ図１２における入力ノードＮＩ、入力端子ＩＮ、負極差動出力端子ＮＤＯ、正極差動出力端子ＰＤＯ、及び出力端子ＯＵＴに接続されるようになっている。
【００９６】
このモデル回路を用いて、図１２の低雑音増幅器２０Ｃの入力インピーダンスを解析的に求めると、次の式２が得られる。但し、この式２は、入力段のトランジスタ２７が、十分に高いトランスコンダクタンスを持つ周波数範囲において成り立つものである。
【００９７】
【数２】
2010056860.tif 000004
ここで、
Lは、トランス２５ａの漏れインダクタンスで、その値は、L=（１−ｋ２)L0である。
RNは、トランス巻線の寄生抵抗の抵抗値、
RFBは、帰還抵抗２４の抵抗値、
RLは、負荷４２の抵抗値である。
Ｃは、トランス巻線間寄生容量の容量値である。
【００９８】
式２に、代表的な値のRN，RFB，RL，Ｌ，Ｃを代入した場合には、Ｑｐ１はあまり高い値とはならず、通常、ωｐ１＞ωｚ１が成立する。Ｑｚ１が高くなるような特性のトランスを用いることで、ωｚ１付近の周波数で、入力インピーダンスにノッチを生じさせることができる。これにより、入力インピーダンスをωｚ１付近の周波数で低下させて、入力インピーダンスの整合を改善することができる。Ｑｚ１の式から分かるように、このＱｚ１を高い値とするためには、適切な漏れインダクタンスＬと寄生容量Ｃを持つトランスを使用し、抵抗値ＲＬをある程度以上に大きな値とする必要がある。
【００９９】
このようなトランス２５Ｙを負帰還回路として使用した低雑音増幅器２０Ｃでは、理論的には、入力端子ＩＮに印加された単相入力電圧信号の２倍の大きさの振幅を持つ差動出力信号が、正負の差動出力端子ＰＤＯ，ＮＤＯ間に現れる。また、これにより、差動出力信号を、トランス２５Ｙを通して単相入力信号に対して直列に帰還させることが可能になる。
低雑音増幅器２０Ｃでは、位相補償用の抵抗３０とキャパシタ３１が入力段のトランジスタ２７に接続され、抵抗３４とキャパシタ３５が上段のトランジスタ３２に接続されているので、十分な位相補償が実現される。
【０１００】
また、エミッタフォロワの出力端子ＯＵＴと入力端子ＩＮの間に接続された帰還抵抗２４により、単相増幅出力信号が、単相入力信号に対してシャント帰還される。なお、この回路構成では、入力信号源２２の出力インピーダンスの値がＲの時に、帰還抵抗２４の値を２Ｒに設定すると、最適な入力インピーダンス整合が得られる。但し、通常、入力インピーダンス整合状態を表す入力側反射係数Ｓ１１の値が−１０ｄＢ以下であれば、増幅器の使用が満足されるため、多くの場合、帰還抵抗２４の値を２Ｒ以上に設定しても、十分な入力インピーダンス整合を実現することが可能である。帰還抵抗２４の値が大きいほど、雑音指数が低下するため、入力インピーダンス整合の仕様を満たす範囲で、抵抗値を大きく設定しておくことが望ましい。
【０１０１】
特に低雑音増幅器２０Ｃでは、前述の式２で説明されるようにωｚ１付近の周波数帯において入力インピーダンスを低下させて、入力インピーダンス整合状態の改善を図ることができるため、低雑音増幅器２０Ａと比較してより大きな抵抗値の帰還抵抗２４を用いた場合でも、ωｚ１付近の周波数帯において満足な入力インピーダンス整合を実現できる。言い換えれば、低雑音増幅器２０Ｃにより、ωｚ１付近の周波数帯において使用可能な、低雑音増幅器２０Ａよりも雑音指数の低い増幅器を実現することができる。
【０１０２】
更に、この低雑音増幅器２０Ｃでは、差動出力信号が得られるが、正負の差動出力端子ＰＤＯ，ＮＤＯの出力インピーダンスが異なっている。また、これらの差動出力端子ＰＤＯ，ＮＤＯの出力インピーダンスは、エミッタフォロワの出力に当たる図６の低雑音増幅器２０Ａの負極差動出力端子の出力インピーダンスよりも高い値となっている。また、式２で説明されるように、適切なトランス２５Ｙを使用してωｚ１付近の周波数帯において入力インピーダンスを低下させるためには、負荷４２のインピーダンスをある程度高い値とする必要がある。
【０１０３】
この低雑音増幅器２０Ｃは、理論的には電圧利得が６ｄＢのバッファアンプとして動作するものであるが、入力インピーダンスを完全に整合させてはいないため、シミュレーションによって測定された電圧利得は約８ｄＢとなっている。
【０１０４】
次に本実施形態の低雑音増幅器２０Ｃの効果を、シミュレーション結果に基づいて説明する。
図１４は、図１２の低雑音増幅器２０Ｃの雑音指数ＮＦ、入力側反射係数Ｓ１１及び電圧利得Ｓ２１のシミュレーション結果を示す図である。
【０１０５】
まず電圧利得Ｓ２１について見ると、６００ＭＨｚ以下の帯域で８．０〜９．０ｄＢの安定した利得が得られており、６００ＭＨｚまでの広帯域で安定な利得を持つ増幅器となっていることが分かる。この低雑音増幅器２０Ｃでは、ペア型トランスを用いることで、低雑音増幅器２０と比較して、電圧利得を９ｄＢ程度まで増加させることができる。
【０１０６】
入力側反射係数Ｓ１１の値も、１３０〜５４０ＭＨｚの帯域で−１０ｄＢ以下に収まっており、満足な入力インピーダンス整合が実現されている。１３０ＭＨｚ以下の帯域では、Ｓ１１が−１０ｄＢ以上に上昇しているが、これは抵抗値の高い帰還抵抗２４を用いているために、低周波数帯において十分な入力インピーダンス整合が取れていないことを示している。低周波数帯でインピーダンス整合が取れていないにも拘わらず、１３０〜５４０ＭＨｚの帯域でＳ１１が−１０ｄＢ以下に低下している理由は、前述したような適切な特性のペア型のトランス２５Ｙを用いたことによるものである。
【０１０７】
雑音指数ＮＦの周波数特性について見ると、４２０ＭＨｚ付近で１．８ｄＢと最小の値となり、１３０〜５４０ＭＨｚの範囲で２．８ｄＢ以下に収まっている。これを第１の実施形態の低雑音増幅器２０の雑音指数の周波数特性と比較すると、低雑音増幅器２０と同様に、高周波数帯において雑音指数が局所的に低下する領域が現れることが分かる。これは、適切な特性を持つトランス２５Ｙを使用したことによるものである。また、これにより、良好な雑音指数が保たれる周波数帯域の上限を高くすることが可能になる。
【０１０８】
図１５は、比較のために、低雑音増幅器２０Ｃ，２０Ａの雑音指数ＮＦを１０〜１０００ＭＨｚの範囲で示したものである。前述したように、低雑音増幅器２０Ｃでは、帰還抵抗２４の抵抗値を高く設定しても、高周波数帯で入力インピーダンス整合の仕様を満たすことができるので、この図に示すように、１００ＭＨｚ以上の帯域で雑音指数を低下させることができる。
【０１０９】
一方、１００ＭＨｚ以下の帯域では、低雑音増幅器２０Ｃの雑音指数は低雑音増幅器２０Ａの雑音指数よりも高くなっている。同時に、この帯域では、前述のように入力側反射係数Ｓ１１も悪化している。即ち、この低雑音増幅器２０Ｃは、ある高周波数帯域（この場合は、１３０〜５４０ＭＨｚ）で使用する目的に特化した特性となっている。
【０１１０】
図１６及び図１７は、それそれ図１２の低雑音増幅器２０ＣのＩＩＰ３特性とＩＩＰ２特性のシミュレーション結果を示す図であり、シミュレーション条件は、図4の場合と同じである。
【０１１１】
図１６に示すように、約１３０ＭＨｚまでは＋５０ｄＢｍ以上のＩＩＰ３が保たれ、５００ＭＨｚにおいても＋２０ｄＢｍ以上のＩＩＰ３が得られていることが分かる。この低雑音増幅器２０Ｃでは、位相補償用の抵抗３４とキャパシタ３５の値を、より小さな値に設定することによって、帰還ループ利得のカットオフ周波数を高く設定した場合でも、安定した負帰還動作が可能となっている。これにより、従来よりも高い周波数まで帰還ループ利得を高い値に保ち、高いＩＩＰ３の値を実現することが出来る。また、この低雑音増幅器２０Ｃが入力インピーダンス整合の仕様を満足する周波数帯域（１３０〜５４０ＭＨｚ）では、低雑音増幅器２０Ａとほぼ同等のＩＩＰ３値を持っていることが分かる。
【０１１２】
また、図１７に示すように、約２６０ＭＨｚで、ＩＩＰ２の周波数特性にピークが現れているが、約２８０ＭＨｚまで＋７０ｄＢｍ以上のＩＩＰ２が保たれ、５００ＭＨｚにおいても＋３０ｄＢｍ以上のＩＩＰ２が得られており、広帯域で良好なＩＩＰ２特性が実現されていることが分かる。
【０１１３】
図１８は、図１２の低雑音増幅器２０ＣのＳＦＤＲ特性の計算結果を示す図であり、この算出条件は、図１０の場合と同じである。
この図１８に示すように、１３０〜５４０ＭＨｚの周波数帯域において、ほぼ１００ｄＢ以上のＳＦＤＲ値が得られていることが分かる。
【０１１４】
以上のように、この第４の実施形態の低雑音増幅器２０Ｃでは、適切な特性を持つペア型のトランス２５Ｙの寄生容量Ｃと漏れインダクタンスＬを利用することで、入力インピーダンス整合を図ることが可能になる。また低雑音増幅器２０Ｃは、第２の実施形態と同様に、回路面積と消費電力を同程度の性能の単相増幅器に比べて殆ど増加させずに差動増幅信号を出力させることが可能であり、低い雑音指数と、高いＩＩＰ３値，ＩＩＰ２値、即ち高いダイナミックレンジを確保しつつ、安定に動作させることが可能であり、６ｄＢ以上の電圧利得を持たせることが可能であるという利点を備えている。ただし、この低雑音増幅器２０Ｃでは、入力インピーダンス整合が仕様を満足する値となる周波数帯域がある程度限定されるという側面がある。
【０１１５】
なお、この低雑音増幅器２０Ｃの電圧利得の設計値を６ｄＢ以上にするためには、トランス２５ａの巻線比をｎ：１、トランス２５ｂの巻線比を１：ｎとすれば、電圧利得をある程度まで増加させることができる。
【０１１６】
［第５の実施形態］
第４の実施形態の低雑音増幅器２０Ｃでは、差動出力端子ＰＤＯ，ＮＤＯの出力インピーダンスがエミッタフォロワの出力インピーダンスよりも高い値となっている。このため、出力側に接続する回路の入力インピーダンスが低い場合には、出力バッファを低雑音増幅器２０Ｃに付加することが望ましい。また、トランス２５ｂの二次巻線により、入力端子ＩＮと正極差動出力端子ＰＤＯが直接接続されているため、低雑音増幅器２０Ｃの逆方向の電圧利得Ｓ１２は、あまり低い値とはならない。従って、低いＳ１２値が要求されるような場合にも、出力バッファを付加することが望ましい。
【０１１７】
図１９に示すように、本発明の第５の実施形態に係る低雑音増幅器２０Ｄは、図１２の低雑音増幅器２０Ｃにおけるトランス２５Ｙと出力トランス４１の間に、エミッタフォロワによる出力バッファ回路を付加したものである。
【０１１８】
即ち、トランス２５ｂの二次巻線のホット側は、カップリングキャパシタ４３を介してトランジスタ４４のベースに接続されている。トランジスタ４４のコレクタには、直流電圧源２１から直流電源電圧ＶＤＣが与えられ、エミッタには定電流源４５が接続されている。また、トランジスタ４４のベースには、チョークコイル４６を介して直流バイアス用の直流電圧源４７が接続されている。この定電流源４５とトランジスタ４４によって、エミッタフォロワが構成され、出力バッファ回路として動作するようになっている。これにより、トランジスタ４４のエミッタに対応する正極差動出力端子ＰＤＯの出力インピーダンスの値が低下する。
【０１１９】
また、トランス２５ａの一次巻線のホット側は、カップリングキャパシタ２６を介してトランジスタ４９のベースに接続されている。トランジスタ４９のコレクタには、直流電圧源２１から直流電源電圧ＶＤＣが与えられ、エミッタには定電流源５０が接続されている。また、トランジスタ４９のベースには、チョークコイル５１を介して直流バイアス用の直流電圧源５２が接続されている。このトランジスタ４９と定電流源５０によって、エミッタフォロワが構成され、出力バッファ回路として動作するようになっている。これにより、トランジスタ４９のエミッタに対応する負極差動出力端子ＮＤＯの出力インピーダンスの値が低下する。
【０１２０】
以上のように、この低雑音増幅器２０Ｄでは、トランス２５Ｙの出力側に、2組のエミッタフォロワによる出力バッファ回路を接続している。これにより、正極差動出力端子ＰＤＯと負極差動出力端子ＮＤＯのそれぞれの出力インピーダンスを低下させ、また逆方向電圧利得Ｓ１２の値を低下させることができる。しかし、追加した出力バッファ回路のトランジスタ４４，４９から発生する雑音により、低雑音増幅器２０Ｄの雑音指数ＮＦが悪化するおそれがあるので、できるだけ雑音の少ないトランジスタを用いる必要がある。
【０１２１】
なお、本発明は、上記第１〜第５の実施形態に限定されるものではなく、種々の変形が可能である。
（１）  高周波帯での入力インピーダンス整合改善のために、入力端子ＩＮに直列にインダクタを付加することができる。
（２）  各トランジスタをバイポーラトランジスタで構成したが、ＭＯＳトランジスタ、或いはバイポーラトランジスタとＭＯＳトランジスタの両方を用いて構成してもよい。
（３）  図1中の帰還抵抗２４に直列に、図６等と同様に、カップリングキャパシタを接続しても良い。
【０１２２】
（４）  正極差動出力端子ＰＤＯと負極差動出力端子ＮＤＯには、それぞれカップリングキャパシタ３９，４０を介して出力トランス４１の一次巻線が接続されているが、いずれか一方のキャパシタはなくても良い。
（５）  トランスのホット側とコールド側の表現は一例であり、コイルの巻き方向が同じ場合における、巻き始めまたは巻き終わりの端子を表すものである。従って、ホット側とコールド側を入れ替えて接続しても同じである。
（６）  出力バッファ回路であるエミッタフォロワの回路構成は一例であり、出力インピーダンスを低下させるものであれば良い。例えば、定電流源に代えて、適切な値の抵抗を用いることもできる。
【図面の簡単な説明】
【０１２３】
【図１】本発明の第１の実施形態に係る低雑音増幅器を示す回路図である。
【図２】図１中のトランスのモデル回路である。
【図３】図１の低雑音増幅器の雑音指数ＮＦ、入力側反射係数Ｓ１１及び電圧利得Ｓ２１のシミュレーション結果を示す図である。
【図４】図１の低雑音増幅器のＩＩＰ３特性のシミュレーション結果を示す図である。
【図５】図１の低雑音増幅器のＩＩＰ２特性のシミュレーション結果を示す図である。
【図６】本発明の第２の実施形態に係る低雑音増幅器を示す回路図である。
【図７】図６の低雑音増幅器の雑音指数ＮＦ、入力側反射係数Ｓ１１及び電圧利得Ｓ２１のシミュレーション結果を示す図である。
【図８】図６の低雑音増幅器のＩＩＰ３特性のシミュレーション結果を示す図である。
【図９】図６の低雑音増幅器のＩＩＰ２特性のシミュレーション結果を示す図である。
【図１０】図６の低雑音増幅器のＳＦＤＲ特性の計算結果を示す図である。
【図１１】本発明の第３の実施形態に係る低雑音増幅器を示す回路図である。
【図１２】本発明の第４の実施形態に係る低雑音増幅器を示す回路図である。
【図１３】図１２中のトランスのモデル回路である。
【図１４】図１２の低雑音増幅器の雑音指数ＮＦ、入力側反射係数Ｓ１１及び電圧利得Ｓ２１のシミュレーション結果を示す図である。
【図１５】図１２の低雑音増幅器と図６の低雑音増幅器の雑音指数ＮＦの比較を示す図である。
【図１６】図１２の低雑音増幅器のＩＩＰ３特性のシミュレーション結果を示す図である。
【図１７】図１２の低雑音増幅器のＩＩＰ２特性のシミュレーション結果を示す図である。
【図１８】図１２の低雑音増幅器のＳＦＤＲ特性の計算結果を示す図である。
【図１９】本発明の第５の実施形態に係る低雑音増幅器を示す回路図である。
【図２０】従来の低雑音増幅器の一例を示す回路図である。
【図２１】図２０の低雑音増幅器の帰還ループ利得のＢｏｄｅ  Ｐｌｏｔを示す図である。
【図２２】図２０の低雑音増幅器のＩＩＰ３特性のシミュレーション結果を示す図である。
【符号の説明】
【０１２４】
２０，２０Ａ，２０Ｂ，２０Ｃ，２０Ｄ  低雑音増幅器
２１，２８，３３，４７，５２  直流電圧源
２２  信号源
２３，２４ｃ，２６，３１，３５，３９，４０，４３，４８  キャパシタ
２４  帰還抵抗
２５，２５Ｘ，２５Ｙ  トランス
２７，３２，３７，４４，４９  トランジスタ
２９，４６，５１  チョークコイル
３０，３４，３６  抵抗
３８，４５，５０  定電流源
４１  出力トランス
４２  負荷
【図１】
2010056860.tif 000005
【図２】
2010056860.tif 000006
【図３】
2010056860.tif 000007
【図４】
2010056860.tif 000008
【図５】
2010056860.tif 000009
【図６】
2010056860.tif 000010
【図７】
2010056860.tif 000011
【図８】
2010056860.tif 000012
【図９】
2010056860.tif 000013
【図１０】
2010056860.tif 000014
【図１１】
2010056860.tif 000015
【図１２】
2010056860.tif 000016
【図１３】
2010056860.tif 000017
【図１４】
2010056860.tif 000018
【図１５】
2010056860.tif 000019
【図１６】
2010056860.tif 000020
【図１７】
2010056860.tif 000021
【図１８】
2010056860.tif 000022
【図１９】
2010056860.tif 000023
【図２０】
2010056860.tif 000024
【図２１】
2010056860.tif 000025
【図２２】
2010056860.tif 000026