(57)【要約】【課題】高速処理に対応可能なアナログデジタル変換器を提供する。【解決手段】先のタイミングでアナログデジタル変換がなされた複数のアナログ信号のうち、最大の電圧値を示す電圧値Ｖ（Ｎ−１）よりも所定電圧ｄ（ｄ１、ｄ２）だけ大きな電圧値を初期電圧値（ＤＰ、ＤＤ）としたダウンカウントのランプ波ＬＮを生成する。こうして生成されたランプ波ＬＮを利用して後のタイミングでアナログデジタル変換を行なう。【選択図】図２
2010056707.tif 000002
【特許請求の範囲】
【請求項１】
先のタイミングでデジタル信号に変換された複数のアナログ信号のうち、最大の電圧値を示すアナログ信号の電圧値よりも所定電圧だけ大きな電圧値を初期電圧値としたダウンカウントの参照信号を生成し、若しくは、先のタイミングでデジタル信号に変換された複数のアナログ信号のうち、最小の電圧値を示すアナログ信号の電圧値よりも所定電圧だけ小さな電圧値を初期電圧値としたアップカウントの参照信号を生成する参照信号生成部と、
デジタル信号に変換されるそれぞれのアナログ信号に対応して設けられ、後のタイミングでデジタル信号に変換されるアナログ信号の電圧値と、前記参照信号生成部で生成された参照信号の電圧値とを比較する比較部と、
該比較部による比較処理が完了した時点のカウント値を計数するカウンタとを備える
アナログデジタル変換器。
【請求項２】
前記参照信号生成部は、前記ダウンカウントの参照信号が最小電圧値に達しても前記比較部による比較処理が完了しない場合には同参照信号生成部の最大電圧値からダウンカウントの参照信号を生成し、若しくは、前記アップカウントの参照信号が最大電圧値に達しても前記比較部による比較処理が完了しない場合には同参照信号生成部の最小電圧値からアップカウントの参照信号を生成する
請求項１に記載のアナログデジタル変換器。
【請求項３】
先のタイミングでデジタル信号に変換された複数のアナログ信号のうち、最大の電圧値を示すアナログ信号の電圧値を最大電圧値として記憶し、若しくは、先のタイミングでデジタル信号に変換された複数のアナログ信号のうち、最小の電圧値を示すアナログ信号の電圧値を最小電圧値として記憶する電圧値記憶手段と、
該電圧値記憶手段に記憶された前記最大電圧値よりも所定電圧だけ大きな電圧値を初期電圧値としたダウンカウントの参照信号を生成し、若しくは、前記電圧値記憶手段に記憶された前記最小電圧値よりも所定電圧だけ小さな電圧値を初期電圧値としたアップカウントの参照信号を生成する参照信号生成部と、
デジタル信号に変換されるそれぞれのアナログ信号に対応して設けられ、後のタイミングでデジタル信号に変換されるアナログ信号の電圧値と、前記参照信号生成部で生成された参照信号の電圧値とを比較する比較部と、
該比較部による比較処理が完了した時点のカウント値を計数するカウンタとを備える
アナログデジタル変換器。
【請求項４】
先のタイミングでデジタル信号に変換された複数のアナログ信号のうち、最大の電圧値を示すアナログ信号の電圧値よりも所定電圧だけ大きな電圧値を最大電圧値として記憶し、若しくは、先のタイミングでデジタル信号に変換された複数のアナログ信号のうち、最小の電圧値を示すアナログ信号の電圧値よりも所定電圧だけ小さな電圧値を最小電圧値として記憶する電圧値記憶手段と、
該電圧値記憶手段に記憶された前記最大電圧値を初期電圧値としたダウンカウントの参照信号を生成し、若しくは、前記電圧値記憶手段に記憶された前記最小電圧値を初期電圧値としたアップカウントの参照信号を生成する参照信号生成部と、
デジタル信号に変換されるそれぞれのアナログ信号に対応して設けられ、後のタイミングでデジタル信号に変換されるアナログ信号の電圧値と、前記参照信号生成部で生成された参照信号の電圧値とを比較する比較部と、
該比較部による比較処理が完了した時点のカウント値を計数するカウンタとを備える
アナログデジタル変換器。
【請求項５】
先のタイミングでデジタル信号に変換された複数のアナログ信号のうち、最大の電圧値を示すアナログ信号の電圧値よりも所定電圧だけ大きな電圧値を初期電圧値としたダウンカウントの参照信号を生成し、若しくは、先のタイミングでデジタル信号に変換された複数のアナログ信号のうち、最小の電圧値を示すアナログ信号の電圧値よりも所定電圧だけ小さな電圧値を初期電圧値としたアップカウントの参照信号を生成する参照信号生成工程と、
後のタイミングでデジタル信号に変換されるアナログ信号の電圧値と、前記参照信号生成工程で生成される参照信号とを比較する比較工程と、
該比較工程が完了した時点のカウント値を計数するカウント計数工程とを備える
アナログデジタル変換方法。
【請求項６】
入射光に応じたアナログ信号を蓄積する画素がマトリクス状に配列された画素アレイ部と、
先のタイミングで読み出しが行なわれた複数の画素で生成されたアナログ信号のうち、最大の電圧値を示すアナログ信号の電圧値よりも所定電圧だけ大きな電圧値を初期電圧値としたダウンカウントの参照信号を生成し、若しくは、先のタイミングで読み出しが行なわれた複数の画素で生成されたアナログ信号のうち、最小の電圧値を示すアナログ信号の電圧値よりも所定電圧だけ小さな電圧値を初期電圧値としたアップカウントの参照信号を生成する参照信号生成部と、
読み出しが行なわれるそれぞれの画素に対応して設けられ、後のタイミングで読み出しが行なわれた画素で生成されたアナログ信号の電圧値と、前記参照信号生成部で生成された参照信号の電圧値とを比較する比較部と、
該比較部による比較処理が完了した時点のカウント値を計数するカウンタとを備える
撮像装置。
【請求項７】
入射光に応じたアナログ信号を蓄積する画素がマトリクス状に配列された画素アレイ部と、
先のタイミングで読み出しが行なわれた複数の画素で生成されたアナログ信号のうち、最大の電圧値を示すアナログ信号の電圧値を最大電圧値として記憶し、若しくは、先のタイミングで読み出しが行なわれた複数の画素で生成されたアナログ信号のうち、最小の電圧値を示すアナログ信号の電圧値を最小電圧値として記憶する電圧値記憶手段と、
該電圧値記憶手段に記憶された前記最大電圧値よりも所定電圧だけ大きな電圧値を初期電圧値としたダウンカウントの参照信号を生成し、若しくは、前記電圧値記憶手段に記憶された前記最小電圧値よりも所定電圧だけ小さな電圧値を初期電圧値としたアップカウントの参照信号を生成する参照信号生成部と、
読み出しが行なわれるそれぞれの画素に対応して設けられ、後のタイミングで読み出しが行なわれた画素で生成されたアナログ信号の電圧値と、前記参照信号生成部で生成された参照信号の電圧値とを比較する比較部と、
該比較部による比較処理が完了した時点のカウント値を計数するカウンタとを備える
撮像装置。
【請求項８】
入射光に応じたアナログ信号を蓄積する画素がマトリクス状に配列された画素アレイ部と、
先のタイミングで読み出しが行なわれた複数の画素で生成されたアナログ信号のうち、最大の電圧値を示すアナログ信号の電圧値よりも所定電圧だけ大きな電圧値を最大電圧値として記憶し、若しくは、先のタイミングで読み出しが行なわれた複数の画素で生成されたアナログ信号のうち、最小の電圧値を示すアナログ信号の電圧値よりも所定電圧だけ小さな電圧値を最小電圧値として記憶する電圧値記憶手段と、
該電圧値記憶手段に記憶された前記最大電圧値を初期電圧値としたダウンカウントの参照信号を生成し、若しくは、前記電圧値記憶手段に記憶された前記最小電圧値を初期電圧値としたアップカウントの参照信号を生成する参照信号生成部と、
読み出しが行なわれるそれぞれの画素に対応して設けられ、後のタイミングで読み出しが行なわれた画素で生成されたアナログ信号の電圧値と、前記参照信号生成部で生成された参照信号の電圧値とを比較する比較部と、
該比較部による比較処理が完了した時点のカウント値を計数するカウンタとを備える
撮像装置。
【請求項９】
後のタイミングで読み出しが行なわれた画素は、先のタイミングで読み出しが行なわれた画素と隣接している
請求項６、請求項７または請求項８に記載の撮像装置。
【請求項１０】
先のタイミングで読み出しが行なわれた画素と、後のタイミングで読み出しが行なわれた画素は同一画素である
請求項６、請求項７または請求項８に記載の撮像装置。
【請求項１１】
マトリクス状に配列された画素で入射光に応じたアナログ信号を蓄積する蓄積工程と、
先のタイミングで読み出しが行なわれた複数の画素で生成されたアナログ信号のうち、最大の電圧値を示すアナログ信号の電圧値よりも所定電圧だけ大きな電圧値を初期電圧値としたダウンカウントの参照信号を生成し、若しくは、先のタイミングで読み出しが行なわれた複数の画素で生成されたアナログ信号のうち、最小の電圧値を示すアナログ信号の電圧値よりも所定電圧だけ小さな電圧値を初期電圧値としたアップカウントの参照信号を生成する参照信号生成工程と、
後のタイミングで読み出しが行なわれた画素で生成されたアナログ信号の電圧値と、前記参照信号生成工程で生成された参照信号とを比較する比較工程と、
該比較工程が完了した時点のカウント値を計数するカウント計数工程とを備える
撮像装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はアナログデジタル変換器（ＡＤＣ：Ａｎａｌｏｇ  ｔｏ  Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ）及びアナログデジタル変換方法、並びに撮像装置及びその駆動方法に関する。詳しくは、アナログ信号を時間に変換することによって、アナログ値をデジタル値に変換するＡＤＣ及びその変換方法、並びにこうしたＡＤＣを備える撮像装置及びその駆動方法に係るものである。
【背景技術】
【０００２】
ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型イメージセンサ等の固体撮像素子は、近年、広く用いられている。具体的には、例えば、携帯電話等の各種携帯端末機器に搭載される撮像装置や、デジタルスチールカメラあるいはデジタルビデオカメラ等の撮像装置の画像入力装置（撮像デバイス）として広く用いられている（例えば、特許文献１参照。）。
【０００３】
図６はＣＭＯＳ型イメージセンサを説明するための模式図である。ここで示すＣＭＯＳ型イメージセンサは、画素アレイ部２０２と、垂直走査回路２０３と、カラム信号処理部２０４と、水平走査回路２０６とを有する。
【０００４】
ここで、画素アレイ部２０２は、光電変換素子を有する多数の画素２０１がマトリクス状に配列されて構成されており、垂直走査回路２０３は、画素アレイ部２０２の各画素を１行ずつ選択して各画素のシャッタ動作や読み出し動作を制御する。
【０００５】
また、カラム信号処理部２０４は、画素アレイ部２０２からの信号を１行ずつ読み出して、列毎に所定の信号処理を行なう。なお、信号処理としては、例えば、ＣＤＳ処理（画素トランジスタの閾値のバラツキに起因する固定パターンノイズを除去する処理）、ＡＧＣ（オートゲインコントロール）処理、アナログデジタル変換処理等がある。
【０００６】
更に、水平走査回路２０６は、カラム信号処理部の信号を１つずつ選択して水平信号線２０５に導く様に構成されており、データ信号処理部（図示せず）によって、水平信号線２０５からの信号を意図した出力形態にデータ変換を行なう。
【０００７】
また、画素アレイ部の各画素２０１は、図７で示す様に、光電変換素子１０１に加えて、転送トランジスタ１０２、リセットトランジスタ１０３、増幅トランジスタ１０４及び選択トランジスタ１０５の４つのトランジスタを有する回路構成となっている。ここでは、これらトランジスタ１０２〜１０５として、ｎチャネル型のＭＯＳトランジスタを用いた回路例を示している。なお、光電変換素子としては、例えばフォトダイオードが考えられる。
【０００８】
ここで、転送トランジスタ１０２は、フォトダイオード１０１のカソード電極とＦＤ（フローティングディフュージョン）部１０６との間で接続され、転送ゲートパルスＴＧが与えられる転送制御線１１１にゲート電極が接続されている。また、リセットトランジスタ１０３は、電源Ｖｄｄにドレイン電極が、ＦＤ部１０６にソース電極が、リセットパルスＲＳが与えられるリセット制御線１１２にゲート電極がそれぞれ接続されている。
【０００９】
更に、増幅トランジスタ１０４は、ＦＤ部１０６にゲート電極が、電源Ｖｄｄにドレイン電極が、選択トランジスタ１０５のドレイン電極にソース電極がそれぞれ接続されている。また、選択トランジスタ１０５は、選択パルスＳＥＬが与えられる選択制御線１１３にゲート電極が接続され、垂直信号線２１６にソース電極がそれぞれ接続されている。なお、垂直信号線は同垂直信号線に定電流を供給する定電流源２１７と接続されると共に、カラム信号処理部とも接続されている。
【００１０】
図８は、増幅トランジスタ１０４及び選択トランジスタ１０５を除く画素部分の断面構造を示す模式図である。
【００１１】
ｐ型基板１３１の表層部にｎ型拡散領域１３２，１３３，１３４が形成されている。また、ｐ型基板１３１の上には、ｎ型拡散領域１３２とｎ型拡散領域１３３との間の上方にゲート電極１３５が、ｎ型拡散領域１３３とｎ型拡散領域１３４との間の上方にゲート電極１３６が、それぞれ図示しないゲート酸化膜（ＳｉＯ２）を介して形成されている。
【００１２】
図７との対応関係において、フォトダイオード１０１は、ｐ型基板１３１とｎ型拡散領域１３２とのｐｎ接合によって形成されている。転送トランジスタ１０２は、ｎ型拡散領域１３２及びｎ型拡散領域１３３とその間のゲート電極１３５とによって形成されている。リセットトランジスタ１０３は、ｎ型拡散領域１３３及びｎ型拡散領域１３４とその間のゲート電極１３６とによって形成されている。
【００１３】
ｎ型拡散領域１３３はＦＤ部１０６となり、増幅トランジスタ１０４のゲート電極と電気的に接続される。リセットトランジスタ１０３のドレイン領域となるｎ型拡散領域１３４には電源電位Ｖｄｄが与えられる。そして、フォトダイオード１０１を除くｐ型基板１３１の上面は、遮光層１３７によって覆われている。
【００１４】
次に、図８の断面図を基にして、図９の波形図を用いて画素２０１の回路動作について説明する。
【００１５】
図８に示す様に、フォトダイオード１０１に光が照射されると、光の強さに応じて電子（−）と正孔（＋）の対が誘起される（光電変換）。また、図９において、時刻Ｔ１で選択トランジスタ１０５のゲート電極に選択パルスＳＥＬが印加され、同時にリセットトランジスタ１０３のゲート電極にリセットパルスＲＳが印加される。その結果、リセットトランジスタ１０３が導通状態になり、時刻Ｔ２でＦＤ部１０６が電源電位Ｖｄｄにリセットされる。
【００１６】
ＦＤ部１０６がリセットされると、このリセット時のＦＤ部１０６の電位がリセットレベルＶｎとして増幅トランジスタ１０４を介して信号線２１６に出力される。このリセットレベルは、画素２０１固有のノイズ成分に対応したものとなる。リセットパルスＲＳは、所定の期間（時刻Ｔ１〜Ｔ３）のみアクティブ（"Ｈ"レベル）状態となる。ＦＤ部１０６は、リセットパルスＲＳがアクティブ状態から非アクティブ（"Ｌ"レベル）状態に遷移した後もリセットされた状態を保っている。このリセット状態にある期間がリセット期間となる。
【００１７】
次に、選択信号ＳＥＬがアクティブ状態のままで、時刻Ｔ４で転送トランジスタ１０２のゲート電極に転送ゲートパルスＴＧが印加される。すると、転送トランジスタ１０２が導通状態となり、フォトダイオード１０１で光電変換され、蓄積された信号電荷がＦＤ部１０６に転送される。その結果、ＦＤ部１０６の電位が信号電荷の電荷量に応じて変化する（時刻Ｔ４〜Ｔ５）。このときのＦＤ部１０６の電位が信号レベルＶｓとして増幅トランジスタ１０４を介して信号線２１６に出力される（信号読み出し期間）。そして、信号レベルＶｓとリセットレベルＶｎとの差分ＲＳＩ１が、ノイズ成分を除去した純粋な画素信号レベルとなる。
【００１８】
通常、明るい物体を撮像した方が、暗い物体を撮像するよりもフォトダイオード１０１に蓄積される電荷が多いので、垂直信号線２１６上におけるレベル差ＲＳＩ１は大きくなる。
【００１９】
ところで、画素アレイ部２０２の各画素２０１からは、信号電荷に応じた電気信号が順に読み出されることとなるが、各画素２０１から読み出されたアナログの電気信号を、ＡＤＣにてデジタル信号に変換して外部に出力する方式が一般に採用されている。なお、ＡＤＣにてデジタル信号に変換して外部に出力する点については、例えば、特許文献２や特許文献３に記載がなされている。
【００２０】
以下、図面を用いて従来のＡＤＣの一例について説明を行なう。なお、図１０は従来のＡＤＣの構成を説明するための模式図であり、図１１は従来のＡＤＣの原理を説明するための模式図である。
【００２１】
図１０で示す従来のＡＤＣ３０１は、カウンタクロック供給線３０２と、コンパレータ３０４と、カウンタ３０５から構成されている。
【００２２】
ここで、カウンタクロック供給線３０２にはカウンタクロックが供給され、デジタルアナログ変換器（ＤＡＣ：Ｄｉｇｉｔａｌ  ｔｏ  Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ）３０３はカウンタクロック供給線３０２と接続されている。また、コンパレータ３０４はＤＡＣ３０３と接続されており、カウンタ３０５はコンパレータ３０４及びカウンタクロック供給線３０２と接続されている。
【００２３】
上記したＤＡＣ３０３には、カウンタクロック供給線３０２を介してカウンタクロック（図１１中の"カウンタクロック"参照。）が入力される。そして、カウンタクロックの立ち上がりタイミング及び立ち下がりタイミングでその出力値が一定割合で減少するランプ波（アナログ信号）を出力する様に構成されている（図１１中の"ＤＡＣ出力（ランプ波）"参照。）。なお、ＤＡＣ３０３から出力されるランプ波は全てのコンパレータ３０４に共通して供給される。
【００２４】
また、上記したコンパレータ３０４では、画素アレイ部２０２（画素２０１）から読み出されたアナログ信号である画素出力（図１１中の"画素出力値"参照。）とランプ波が入力される。そして、画素出力とランプ波の関係が「（ランプ波）＞（画素出力）」の場合にはハイレベル（Ｈレベル）信号を出力し、「（ランプ波）＜（画素出力）」の場合にはローレベル（Ｌレベル）信号を出力する様に構成されている（図１１中の"コンパレータ出力"参照。）。
【００２５】
更に、上記したカウンタ３０５はＤＤＲ（Ｄｏｕｂｌｅ  Ｄａｔｅ  Ｒａｔｅ）カウンタであり、入力されるカウンタクロックの立ち上がりタイミング及び立ち下がりタイミングの両方でカウントを行なう様に構成されている（図１１中の"カウンタ出力"参照。）。また、上記したカウンタ３０５は、コンパレータ３０４からの出力信号がＬレベルとなったタイミングでカウントが停止する様に構成されている。
【００２６】
上記の様に構成されたＡＤＣでは、コンパレータの出力がＨレベル信号からＬレベル信号に反転したタイミング、即ち、ランプ波が画素出力よりも小さくなったタイミングでカウントを停止する。そして、その時のカウント値を画素出力のデジタル値として出力し、画素出力（電気信号）を時間に変換することでアナログ値（画素出力）をデジタル値（カウント値）に変換しているのである。
【００２７】
以下、図１２を参照して具体的に説明を行なう。ここで、図中符合Ｖ（Ｎ−１）は第（Ｎ−１）行目の画素出力（アナログ値）を示し、図中符合ＶＮは第Ｎ行目の画素出力（アナログ値）を示している。また、図中符合Ｌはランプ波の波形を示している。なお、図１２では説明の便宜上、Ｖ（Ｎ−１）とＶＮの双方を示しているが、実際にはＶ（Ｎ−１）が出力された後にＶＮが出力されるものである。
【００２８】
上記の様に構成されたＡＤＣでは、第（Ｎ−１）行目の画素のリセットレベルＶｎをデジタル変換するために、ＤＡＣから出力されるランプ波とリセットレベルＶｎの交点（出力値が同一となったタイミング）のカウント値を決定する。即ち、ランプ波の減少と共にカウントを開始し、第（Ｎ−１）行目の画素のリセットレベルＶｎとランプ波との交点でのカウント値を第（Ｎ−１）行目の画素のリセットレベルＶｎのカウント値（デジタル値）として決定する。
【００２９】
具体的には、図１２中符合ｔ１で示すタイミングでランプ波の減少と共にカウントを開始する。そして、第（Ｎ−１）行目の画素のリセットレベルＶｎとランプ波との交点（符合Ｐ（Ｎ−１）で示す点）でカウントを停止し、その時のカウント値を第（Ｎ−１）行目の画素のリセットレベルＶｎのカウント値（デジタル値）として決定するのである。
【００３０】
また、第（Ｎ−１）行目の画素の信号レベルＶｓをデジタル変換するために、ＤＡＣから出力されるランプ波と信号レベルＶｓの交点（出力値が同一となったタイミング）のカウント値を決定する。即ち、ランプ波の減少と共にカウントを開始し、第（Ｎ−１）行目の画素の信号レベルＶｓとランプ波との交点でのカウント値を第（Ｎ−１）行目の画素の信号レベルＶｓのカウント値（デジタル値）として決定する。
【００３１】
具体的には、図１２中符合ｔ２で示すタイミングでランプ波の減少と共にカウントを開始する。そして、第（Ｎ−１）行目の画素の信号レベルＶｓとランプ波との交点（符合Ｄ（Ｎ−１）で示す点）でカウントを停止し、その時のカウント値を第（Ｎ−１）行目の画素の信号レベルＶｓのカウント値（デジタル値）として決定するのである。
【００３２】
同様に、第Ｎ行目の画素のリセットレベルＶｎをデジタル変換するために、ＤＡＣから出力されるランプ波とリセットレベルＶｎの交点（出力値が同一となったタイミング）のカウント値を決定する。即ち、ランプ波の減少と共にカウントを開始し、第Ｎ行目の画素のリセットレベルＶｎとランプ波との交点でのカウント値を第Ｎ行目の画素のリセットレベルＶｎのカウント値（デジタル値）として決定する。
【００３３】
具体的には、図１２中符合ｔ３で示すタイミングでランプ波の減少と共にカウントを開始する。そして、第Ｎ行目の画素のリセットレベルＶｎとランプ波との交点（符合ＰＮで示す点）でカウントを停止し、その時のカウント値を第Ｎ行目の画素のリセットレベルＶｎのカウント値（デジタル値）として決定するのである。
【００３４】
また、第Ｎ行目の画素の信号レベルＶｓをデジタル変換するために、ＤＡＣから出力されるランプ波と信号レベルＶｓの交点（出力値が同一となったタイミング）のカウント値を決定する。即ち、ランプ波の減少と共にカウントを開始し、第Ｎ行目の画素の信号レベルＶｓとランプ波との交点でのカウント値を第Ｎ行目の画素の信号レベルＶｓのカウント値（デジタル値）として決定する。
【００３５】
具体的には、図１２中符合ｔ４で示すタイミングでランプ波の減少と共にカウントを開始する。そして、第Ｎ行目の画素の信号レベルＶｓとランプ波との交点（符合ＤＮで示す点）でカウントを停止し、その時のカウント値を第Ｎ行目の画素の信号レベルＶｓのカウント値（デジタル値）として決定するのである。
【００３６】
以上の様にして、画素出力（電気信号）を時間に変換し、アナログ値（画素出力）をデジタル値（カウント値）に変換しているのである。
【００３７】
ここで、上記ではランプ波の値が一定割合で減少する場合（ダウンカウントのランプ波の場合）を例に挙げて説明を行なっているが、出力値が一定割合で増加するアップカウントのランプ波を用いても良い。
【００３８】
なお、従来のＡＤＣでは、ＤＡＣからの出力波形（ランプ波）は画素出力によらず常に同一である。即ち、第（Ｎ−１）行目の画素出力をアナログデジタル変換する場合であっても、第Ｎ行目の画素出力をアナログデジタル変換する場合であっても、図中符合Ｌで示すランプ波を使用している。
【００３９】
従って、どの様な画素出力であったとしても、リセットレベルＶｎをデジタル変換するために要する期間（Ｐ相読み出し期間）及び信号レベルＶｓをデジタル変換するために要する期間（Ｄ相読み出し期間）は一定である。
【００４０】
【特許文献１】特開平１０−１２６６９７号公報
【特許文献２】特開２０００−１５２０８２号公報
【特許文献３】特開２００２−２３２２９１号公報
【発明の開示】
【発明が解決しようとする課題】
【００４１】
ところで、近年では、撮像装置の処理速度の向上が強く求められており、それに伴って、ＡＤＣにおける処理速度の向上が求められている。
【００４２】
本発明は以上の点に鑑みて創案されたものであって、高速処理に対応可能なＡＤＣ及びアナログデジタル変換方法、並びに高速処理に対応可能な撮像装置及びその駆動方法を提供することを目的とするものである。
【課題を解決するための手段】
【００４３】
上記の目的を達成するために、本発明に係るアナログデジタル変換器では、先のタイミングでデジタル信号に変換された複数のアナログ信号のうち、最大の電圧値を示すアナログ信号の電圧値よりも所定電圧だけ大きな電圧値を初期電圧値としたダウンカウントの参照信号を生成し、若しくは、先のタイミングでデジタル信号に変換された複数のアナログ信号のうち、最小の電圧値を示すアナログ信号の電圧値よりも所定電圧だけ小さな電圧値を初期電圧値としたアップカウントの参照信号を生成する参照信号生成部と、デジタル信号に変換されるそれぞれのアナログ信号に対応して設けられ、後のタイミングでデジタル信号に変換されるアナログ信号の電圧値と、前記参照信号生成部で生成された参照信号の電圧値とを比較する比較部と、該比較部による比較処理が完了した時点のカウント値を計数するカウンタとを備える。
【００４４】
また、本発明に係るアナログデジタル変換器では、先のタイミングでデジタル信号に変換された複数のアナログ信号のうち、最大の電圧値を示すアナログ信号の電圧値を最大電圧値として記憶し、若しくは、先のタイミングでデジタル信号に変換された複数のアナログ信号のうち、最小の電圧値を示すアナログ信号の電圧値を最小電圧値として記憶する電圧値記憶手段と、該電圧値記憶手段に記憶された前記最大電圧値よりも所定電圧だけ大きな電圧値を初期電圧値としたダウンカウントの参照信号を生成し、若しくは、前記電圧値記憶手段に記憶された前記最小電圧値よりも所定電圧だけ小さな電圧値を初期電圧値としたアップカウントの参照信号を生成する参照信号生成部と、デジタル信号に変換されるそれぞれのアナログ信号に対応して設けられ、後のタイミングでデジタル信号に変換されるアナログ信号の電圧値と、前記参照信号生成部で生成された参照信号の電圧値とを比較する比較部と、該比較部による比較処理が完了した時点のカウント値を計数するカウンタとを備える。
【００４５】
また、本発明に係るアナログデジタル変換器では、先のタイミングでデジタル信号に変換された複数のアナログ信号のうち、最大の電圧値を示すアナログ信号の電圧値よりも所定電圧だけ大きな電圧値を最大電圧値として記憶し、若しくは、先のタイミングでデジタル信号に変換された複数のアナログ信号のうち、最小の電圧値を示すアナログ信号の電圧値よりも所定電圧だけ小さな電圧値を最小電圧値として記憶する電圧値記憶手段と、該電圧値記憶手段に記憶された前記最大電圧値を初期電圧値としたダウンカウントの参照信号を生成し、若しくは、前記電圧値記憶手段に記憶された前記最小電圧値を初期電圧値としたアップカウントの参照信号を生成する参照信号生成部と、デジタル信号に変換されるそれぞれのアナログ信号に対応して設けられ、後のタイミングでデジタル信号に変換されるアナログ信号の電圧値と、前記参照信号生成部で生成された参照信号の電圧値とを比較する比較部と、該比較部による比較処理が完了した時点のカウント値を計数するカウンタとを備える。
【００４６】
ここで、参照信号生成部が、先のタイミングでデジタル信号に変換されたアナログ信号のうち、最大の電圧値を示すアナログ信号若しくは最小の電圧値を示すアナログ信号に基づいて参照信号を生成することによって、カウント動作期間の短縮化が実現する。即ち、先のタイミングでデジタル信号に変換されたアナログ信号から後のタイミングでデジタル信号に変換されるアナログ信号の範囲を予測し、予測範囲を走査する参照信号を生成することによって、カウント動作期間の短縮化が実現する。
【００４７】
また、参照信号生成部で生成された参照信号を複数の比較部が共通して使用するために、ダウンカウントの参照信号の場合には、先のタイミングでデジタル信号に変換された複数のアナログ信号のうち、最大の電圧値を示すアナログ信号の電圧値を基準としている。同様に、参照信号生成部で生成された参照信号を複数の比較部が共通して使用するために、アップカウントの参照信号の場合には、先のタイミングでデジタル信号に変換された複数のアナログ信号のうち、最小の電圧値を示すアナログ信号の電圧値を基準としている。
【００４８】
なお、上述の基準となる電圧値と初期電圧値との差分（所定電圧）は、先のタイミングでデジタル信号に変換されたアナログ信号に基づいて予測される後のタイミングでデジタル信号に変換されるアナログ信号の範囲から決定される。
【００４９】
また、上記の目的を達成するために、本発明に係るアナログデジタル変換方法では、先のタイミングでデジタル信号に変換された複数のアナログ信号のうち、最大の電圧値を示すアナログ信号の電圧値よりも所定電圧だけ大きな電圧値を初期電圧値としたダウンカウントの参照信号を生成し、若しくは、先のタイミングでデジタル信号に変換された複数のアナログ信号のうち、最小の電圧値を示すアナログ信号の電圧値よりも所定電圧だけ小さな電圧値を初期電圧値としたアップカウントの参照信号を生成する参照信号生成工程と、後のタイミングでデジタル信号に変換されるアナログ信号の電圧値と、前記参照信号生成工程で生成される参照信号とを比較する比較工程と、該比較工程が完了した時点のカウント値を計数するカウント計数工程とを備える。
【００５０】
ここで、参照信号生成工程により、先のタイミングでデジタル信号に変換されたアナログ信号のうち、最大の電圧値を示すアナログ信号若しくは最小の電圧値を示すアナログ信号に基づいて参照信号を生成するによって、カウント動作期間の短縮化が実現する。即ち、先のタイミングでデジタル信号に変換されたアナログ信号から後のタイミングでデジタル信号に変換されるアナログ信号の範囲を予測し、予測範囲を走査する参照信号を生成することによって、カウント係数工程の短縮化が実現する。
【００５１】
また、上記の目的を達成するために、本発明に係る撮像装置では、入射光に応じたアナログ信号を蓄積する画素がマトリクス状に配列された画素アレイ部と、先のタイミングで読み出しが行なわれた複数の画素で生成されたアナログ信号のうち、最大の電圧値を示すアナログ信号の電圧値よりも所定電圧だけ大きな電圧値を初期電圧値としたダウンカウントの参照信号を生成し、若しくは、先のタイミングで読み出しが行なわれた複数の画素で生成されたアナログ信号のうち、最小の電圧値を示すアナログ信号の電圧値よりも所定電圧だけ小さな電圧値を初期電圧値としたアップカウントの参照信号を生成する参照信号生成部と、読み出しが行なわれるそれぞれの画素に対応して設けられ、後のタイミングで読み出しが行なわれた画素で生成されたアナログ信号の電圧値と、前記参照信号生成部で生成された参照信号の電圧値とを比較する比較部と、該比較部による比較処理が完了した時点のカウント値を計数するカウンタとを備える。
【００５２】
また、本発明に係る撮像装置では、入射光に応じたアナログ信号を蓄積する画素がマトリクス状に配列された画素アレイ部と、先のタイミングで読み出しが行なわれた複数の画素で生成されたアナログ信号のうち、最大の電圧値を示すアナログ信号の電圧値を最大電圧値として記憶し、若しくは、先のタイミングで読み出しが行なわれた複数の画素で生成されたアナログ信号のうち、最小の電圧値を示すアナログ信号の電圧値を最小電圧値として記憶する電圧値記憶手段と、該電圧値記憶手段に記憶された前記最大電圧値よりも所定電圧だけ大きな電圧値を初期電圧値としたダウンカウントの参照信号を生成し、若しくは、前記電圧値記憶手段に記憶された前記最小電圧値よりも所定電圧だけ小さな電圧値を初期電圧値としたアップカウントの参照信号を生成する参照信号生成部と、読み出しが行なわれるそれぞれの画素に対応して設けられ、後のタイミングで読み出しが行なわれた画素で生成されたアナログ信号の電圧値と、前記参照信号生成部で生成された参照信号の電圧値とを比較する比較部と、該比較部による比較処理が完了した時点のカウント値を計数するカウンタとを備える。
【００５３】
また、本発明に係る撮像装置では、入射光に応じたアナログ信号を蓄積する画素がマトリクス状に配列された画素アレイ部と、先のタイミングで読み出しが行なわれた複数の画素で生成されたアナログ信号のうち、最大の電圧値を示すアナログ信号の電圧値よりも所定電圧だけ大きな電圧値を最大電圧値として記憶し、若しくは、先のタイミングで読み出しが行なわれた複数の画素で生成されたアナログ信号のうち、最小の電圧値を示すアナログ信号の電圧値よりも所定電圧だけ小さな電圧値を最小電圧値として記憶する電圧値記憶手段と、該電圧値記憶手段に記憶された前記最大電圧値を初期電圧値としたダウンカウントの参照信号を生成し、若しくは、前記電圧値記憶手段に記憶された前記最小電圧値を初期電圧値としたアップカウントの参照信号を生成する参照信号生成部と、読み出しが行なわれるそれぞれの画素に対応して設けられ、後のタイミングで読み出しが行なわれた画素で生成されたアナログ信号の電圧値と、前記参照信号生成部で生成された参照信号の電圧値とを比較する比較部と、該比較部による比較処理が完了した時点のカウント値を計数するカウンタとを備える。
【００５４】
ここで、参照信号生成部が、先のタイミングで読み出しが行なわれた画素で生成されたアナログ信号のうち、最大の電圧値を示すアナログ信号に基づいて参照信号を生成することによって、カウント動作期間の短縮化が実現する。同様に、参照信号生成部が、先のタイミングで読み出しが行なわれた画素で生成されたアナログ信号のうち、最小の電圧値を示すアナログ信号に基づいて参照信号を生成することによって、カウント動作期間の短縮化が実現する。
即ち、先のタイミングで読み出しが行なわれた画素で生成されたアナログ信号から後のタイミングで読み出しが行なわれた画素で生成されたアナログ信号の範囲を予測し、予測範囲を走査する参照信号を生成することによって、カウント動作期間の短縮化が実現する。
【００５５】
また、上記の目的を達成するために、本発明に係る撮像装置の駆動方法では、マトリクス状に配列された画素で入射光に応じたアナログ信号を蓄積する蓄積工程と、先のタイミングで読み出しが行なわれた複数の画素で生成されたアナログ信号のうち、最大の電圧値を示すアナログ信号の電圧値よりも所定電圧だけ大きな電圧値を初期電圧値としたダウンカウントの参照信号を生成し、若しくは、先のタイミングで読み出しが行なわれた複数の画素で生成されたアナログ信号のうち、最小の電圧値を示すアナログ信号の電圧値よりも所定電圧だけ小さな電圧値を初期電圧値としたアップカウントの参照信号を生成する参照信号生成工程と、後のタイミングで読み出しが行なわれた画素で生成されたアナログ信号の電圧値と、前記参照信号生成工程で生成された参照信号とを比較する比較工程と、該比較工程が完了した時点のカウント値を計数するカウント計数工程とを備える。
【００５６】
ここで、参照信号生成工程により、先のタイミングで読み出しが行なわれた画素で生成されたアナログ信号のうち、最大の電圧値を示すアナログ信号に基づいて参照信号を生成するによって、カウント計数工程の短縮化が実現する。同様に、参照信号生成工程により、先のタイミングで読み出しが行なわれた画素で生成されたアナログ信号のうち、最小の電圧値を示すアナログ信号に基づいて参照信号を生成するによって、カウント計数工程の短縮化が実現する。
即ち、先のタイミングで読み出しが行なわれた画素で生成されたアナログ信号から後のタイミングで読み出しが行なわれた画素で生成されたアナログ信号の範囲を予測し、予測範囲を走査する参照信号を生成することによって、カウント計数工程の短縮化が実現する。
【発明の効果】
【００５７】
本発明を適用したＡＤＣ及びアナログデジタル変換方法、並びに撮像装置及びその駆動方法では、カウント動作期間（カウント計数工程）の短縮化が実現し、高速処理への対応が可能となる。
【発明を実施するための最良の形態】
【００５８】
以下、本発明の実施の形態について図面を参照しながら説明し、本発明の理解に供する。
図１は本発明を適用した撮像装置の一例であるＣＭＯＳ型イメージセンサを説明するための模式図である。ここで示すＣＭＯＳ型イメージセンサは、画素アレイ部２２と、垂直走査回路２３と、カラム信号処理部２４と、水平走査回路２６と、ＤＡＣ３と、メモリ８を有する。
【００５９】
ここで、画素アレイ部２２は、光電変換素子を有する多数の画素２１がマトリクス状に配列されて構成されており、垂直走査回路２３は、画素アレイ部２２の各画素を１行ずつ選択して各画素のシャッタ動作や読み出し動作を制御する。
【００６０】
また、カラム信号処理部２４は、画素アレイ部２２からの信号を１行ずつ読み出して、列毎に所定の信号処理を行なう。なお、信号処理としては、従来のＣＭＯＳ型イメージセンサと同様に、ＣＤＳ処理、ＡＧＣ処理、アナログデジタル変換処理等がある。
【００６１】
更に、水平走査回路２６は、カラム信号処理部の信号の１つずつを選択して水平信号線２５に導く様に構成されており、データ信号処理部（図示せず）によって、水平信号線２５からの信号を意図した出力形態にデータ変換を行なう。
【００６２】
また、画素アレイ部の各画素２１は、従来と同様に、光電変換素子１１に加えて、転送トランジスタ１２、リセットトランジスタ１３、増幅トランジスタ１４及び選択トランジスタ１５の４つのトランジスタを有する回路構成となっている（図７参照）。ここでは、これらトランジスタ１２〜１５として、ｎチャネル型のＭＯＳトランジスタを用いた回路例を示している。なお、光電変換素子としては、例えばフォトダイオードが考えられる。
【００６３】
ここで、転送トランジスタ１２は、フォトダイオード１１のカソード電極とＦＤ部１６との間で接続され、転送ゲートパルスＴＧが与えられる転送制御線１７にゲート電極が接続されている。また、リセットトランジスタ１３は、電源Ｖｄｄにドレイン電極が、ＦＤ部１６にソース電極が、リセットパルスＲＳが与えられるリセット制御線１８にゲート電極がそれぞれ接続されている。
【００６４】
更に、増幅トランジスタ１４は、ＦＤ部１６にゲート電極が、電源Ｖｄｄにドレイン電極が、選択トランジスタ１５のドレイン電極にソース電極がそれぞれ接続されている。また、選択トランジスタ１５は、選択パルスＳＥＬが与えられる選択制御線１９にゲート電極が接続され、垂直信号線３０にソース電極がそれぞれ接続されている。なお、垂直信号線は同垂直信号線に定電流を供給する定電流源３１と接続されると共に、カラム信号処理部とも接続されている。
【００６５】
なお、画素部分の断面構造については、上記した従来の構造と全く同一であるために、ここでの記載は省略する（図８参照）。
【００６６】
また、カラム信号処理部２４に垂直信号線３０毎に設けられているＡＤＣ１は、従来のＡＤＣと同様に、コンパレータ４と、カウンタ５から構成されている。
【００６７】
ここで、カウンタクロック供給線（図示せず）にはカウンタクロックが供給され、ＤＡＣ３はカウンタクロック供給線と接続されている。また、コンパレータ４はＤＡＣ３と接続されており、カウンタ５はコンパレータ４及びカウンタクロック供給線と接続されている。
【００６８】
上記したＤＡＣ３には、カウンタクロック供給線を介してカウンタクロックが入力される。そして、カウンタクロックの立ち上がりタイミング及び立ち下がりタイミングでその出力値が一定割合で減少するダウンカウントのランプ波（アナログ信号）を出力する様に構成されている。具体的には、メモリ８に記憶された電圧値よりも所定電圧だけ高い電圧値を初期電圧値（ランプ波スタート電圧）とし、この初期電圧値から一定割合で減少するダウンカウントのランプ波を出力する様に構成されている。
なお、ＤＡＣ３から出力されるランプ波は全てのコンパレータ４に共通して供給される。
【００６９】
また、メモリ８には、先のタイミングで各ＡＤＣによってデジタル変換を行なったアナログ信号のうち、最大の電圧値を示すアナログ信号の電圧値を記憶することが可能に構成されている。
【００７０】
以下、図面を参照して本発明を適用したＣＭＯＳ型撮像装置のＤＡＣで出力されるランプ波について具体的に説明を行なう。ここで、図中符合Ｖ（Ｎ−１）は第（Ｎ−１）行目の画素出力値（アナログ値）のうち、最大の電圧値を示す画素出力値を示している。また、図中符合Ｌ（Ｎ−１）は第（Ｎ−１）行目の画素出力時のランプ波の波形を示し、図中符合ＬＮは第Ｎ行目の画素出力時のランプ波の波形を示している。
【００７１】
更に、第（Ｎ−１）行目の画素出力値Ｖ（Ｎ−１）のリセットレベルの出力値をＰ（Ｎ−１）で示し、第（Ｎ−１）行目の画素出力値Ｖ（Ｎ−１）の信号レベルの出力値をＤ（Ｎ−１）で示している。
【００７２】
また、以下では、第（Ｎ−１）行目の画素で生成された信号電荷のアナログデジタル変換を行い、その後に、第Ｎ行目の画素で生成された信号電荷のアナログデジタル変換を行なう場合を例に挙げて説明を行なう。即ち、先のタイミングで第（Ｎ−１）行目の画素で生成された信号電荷のアナログデジタル変換がなされ、後のタイミングで第Ｎ行目の画素で生成された信号電荷のアナログデジタル変換がなされる場合を例に挙げて説明を行なう。
【００７３】
上記の様に構成されたＤＡＣでは、リセットレベルの出力値Ｐ（Ｎ−１）及び信号レベルの出力値Ｄ（Ｎ−１）がメモリ８に記憶され、メモリ８に記憶されたＰ（Ｎ−１）及びＤ（Ｎ−１）に基づいて第Ｎ行目の画素出力時のランプ波ＬＮが生成されることとなる。
【００７４】
具体的には、図２で示す様に、Ｐ（Ｎ−１）よりも所定電圧（ｄ１）だけ大きな電圧値を初期電圧値Ｄｐとし、この初期電圧値Ｄｐからダウンクロックを開始するランプ波を生成する。この様にして、第Ｎ行目の画素出力値のリセットレベルの出力値ＰＮのデジタル変換期間（Ｐ相読み出し期間）のランプ波を生成する。また、Ｄ（Ｎ−１）よりも所定電圧（ｄ２）だけ大きな電圧値を初期電圧値とし、この初期電圧値ＤＤからダウンクロックを開始するランプ波を生成する。この様にして、第Ｎ行目の画素出力値の信号レベルの出力値ＤＮのデジタル変換期間（Ｄ相読み出し期間）のランプ波を生成する。
【００７５】
ここで、「所定電圧ｄ１」は、先のタイミングでデジタル変換を行なったアナログ信号と後のタイミングでデジタル変換を行なったアナログ信号との差分として一般に考えられる電圧値である。そして、この様な所定電圧ｄ１をＰ（Ｎ−１）と加算して初期電圧値ＤＰが決定されている。従って、後のタイミングでデジタル変換を行なったアナログ信号は初期電圧値ＤＰ以下となると考えられる。
【００７６】
同様に、「所定電圧ｄ２」は、先のタイミングでデジタル変換を行なったアナログ信号と後のタイミングでデジタル変換を行なったアナログ信号との差分として一般に考えられる電圧値である。そして、この様な所定電圧値ｄ２をＤ（Ｎ−１）と加算して初期電圧値ＤＤが決定されている。従って、後のタイミングでデジタル変換を行なったアナログ信号は初期電圧値ＤＤ以下となると考えられる。
【００７７】
以下、図３を参照して上記の様にして生成されたランプ波ＬＮを用いた第Ｎ行目の画素出力値のアナログデジタル変換方法について説明を行なう。
先ず、第Ｎ行目の画素出力値のリセットレベルＰＮをデジタル変換するために、ＤＡＣから出力されるランプ波ＬＮとリセットレベルＰＮの交点（出力値が同一となったタイミング）のカウント値を決定する。即ち、ランプ波の減少と共にカウントを開始し、第Ｎ行目の画素出力値のリセットレベルＰＮとランプ波との交点のカウント値を第Ｎ行目の画素出力値のリセットレベルＰＮのカウント値（デジタル値）として決定する。
【００７８】
具体的には、図３中符合ｔ１で示すタイミングでランプ波の減少と共にカウントを開始する。そして、第Ｎ行目の画素出力値のリセットレベルＰＮとランプ波ＬＮとの交点（符合Ｐで示す点）でカウントを停止し、その時のカウント値を第Ｎ行目の画素出力値のリセットレベルＰＮのカウント値（デジタル値）として決定する。
【００７９】
また、第Ｎ行目の画素出力値の信号レベルＤＮをデジタル変換するために、ＤＡＣから出力されるランプ波ＬＮと信号レベルＤＮの交点（出力値が同一となったタイミング）のカウント値を決定する。即ち、ランプ波の減少と共にカウントを開始し、第Ｎ行目の画素出力値の信号レベルＤＮとランプ波との交点のカウント値を第Ｎ行目の画素出力値の信号レベルＤＮのカウント値（デジタル値）として決定する。
【００８０】
具体的には、図３中符合ｔ２で示すタイミングでランプ波の減少と共にカウントを開始する。そして、第Ｎ行目の画素出力値の信号レベルＤＮとランプ波ＬＮとの交点（符合Ｄで示す点）でカウントを停止し、その時のカウント値を第Ｎ行目の画素出力値の信号レベルＤＮのカウント値（デジタル値）として決定する。
【００８１】
ここで、本実施例のＣＭＯＳ型イメージセンサでは、メモリ８に先のタイミングで各ＡＤＣによってデジタル変換を行なったアナログ信号のうち、最大の電圧値を示すアナログ信号の電圧値を記憶する場合を例に挙げて説明を行なっている。しかしながら、先のタイミングでデジタル変換を行なったアナログ信号を基準として後のタイミング時のランプ波が生成できれば充分であり、メモリ８には初期電圧値を記憶可能に構成しても良い。即ち、最大の電圧値を示すアナログ信号の電圧値に所定電圧ｄ１やｄ２を加算した初期電圧値ＤＰやＤＤを記憶可能に構成しても良い。
【００８２】
また、本実施例のＣＭＯＳ型イメージセンサでは、先のタイミングで第（Ｎ−１）行目の画素で生成された信号電荷が読み出され、後のタイミングで第Ｎ行目の画素で生成された信号電荷が読み出された場合を例に挙げて説明を行なっている。しかしながら、必ずしも第（Ｎ−１）行目の画素で生成された信号電荷が先のタイミングで読み出される必要はない。従って、先のタイミングで第Ｎ行目の画素で生成された信号電荷が読み出され、後のタイミングで第（Ｎ−１）行目の画素で生成された信号電荷が読み出されても良い。
【００８３】
更に、本実施例のＣＭＯＳ型イメージセンサでは、第（Ｎ−１）行目に属する画素と第Ｎ行目に属する画素といった具合に、隣接する画素を対象として後のタイミングでデジタル変換されるアナログ信号の範囲を予測する場合を例に挙げて説明を行なっている。しかしながら、必ずしも隣接する画素に基づいてアナログ信号の範囲を予測する必要はなく、第（Ｎ−３）行目に属する画素と第Ｎ行目に属する画素といった具合に、隣接しない画素に基づいてアナログ信号の範囲を予測しても良い。但し、隣接する２画素の場合には、一般に差分が小さいと考えられるが故に、隣接する画素に基づいてアナログ信号の範囲を予測した方がカウント動作期間のより一層の短縮化が期待できるものである。
【００８４】
また、本実施例のＣＭＯＳ型イメージセンサでは、上述の様に、第（Ｎ−１）行目に属する画素と第Ｎ行目に属する画素といった具合に、同一フレーム内の画素を対象としてアナログ信号の予測を行なう場合を例に挙げて説明を行なっている。しかしながら、必ずしも同一フレーム内の画素を対象とする必要はなく、例えば、同一画素における先のフレームのアナログ信号に基づいて、同一画素における後のフレームのアナログ信号を予測しても良い。
【００８５】
また、本実施例のＣＭＯＳ型イメージセンサでは、ダウンカウントのランプを使用する場合を例に挙げて説明を行なっているが、必ずしもダウンカウントである必要はなく、アップカウントのランプ波であっても良い。なお、アップカウントのランプ波を用いる場合には、先のタイミングでデジタル変換されたアナログ信号のうち、最小の電圧値を示すアナログ信号の電圧値よりも所定電圧だけ小さな電圧値を初期電圧とする。
【００８６】
本発明を適用したＣＭＯＳ型イメージセンサでは、第Ｎ行目の画素出力値のデジタル変換時に利用するランプ波ＬＮを生成するにあたって、第（Ｎ−１）行目の画素出力値から初期電圧値を決定しているために、カウント動作期間の低減が実現する。
即ち、従来のＡＤＣでは、ＤＡＣからの出力波形は画素出力によらず常に一定であり、ＰＮをデジタル変換するためにカウンタを動作させる期間は図１２中符合ＬＰＮで示す期間となっている。また、ＤＮをデジタル変換するためにカウンタを動作させる期間は図１２中符合ＤＰＮで示す期間となっている。これに対して、本発明を適用したＣＭＯＳ型イメージセンサでは、第（Ｎ−１）行目の画素出力値から初期電圧値を決定しており、ＰＮをデジタル変換するためにカウンタを動作させる期間は図３中符合ＭＰＮで示す期間である。また、ＤＮをデジタル変換するためにカウンタを動作させる期間は図３中符合ＭＤＮで示す期間である。
【００８７】
具体的には、ランプ波Ｌ（Ｎ−１）を第Ｎ行目の画素出力値のデジタル変換にも利用した場合には、第Ｎ行目の画素出力値のリセットレベルＰＮのカウント値を決定するために、図４中符合ＴＰで示す期間が必要となる。また、第Ｎ行目の画素出力値の信号レベルＤＮのカウント値を決定するために、図４中符合ＴＤで示す期間が必要となる。
これに対して、ランプ波ＬＮを第Ｎ行目の画素出力値のデジタル変換に利用する場合には、第Ｎ行目の画素出力値のリセットレベルＰＮのカウント値を決定するために、図３中符合ＭＰＮで示す期間である。また、第Ｎ行目の画素出力値の信号レベルＤＮのカウント値を決定するために、図３中符合ＭＤＮで示す期間である。
【００８８】
上記の様に、カウンタの動作期間の短縮化が実現することによって、各画素のアナログデジタル変換時間の短縮化が実現し、そのことで、ＣＭＯＳ型撮像装置の動作の高速化が実現することとなる。
【００８９】
また、ＡＤＣの消費電力の大部分をカウンタが占めていることに鑑みると、カウンタの動作期間の短縮化が実現することによって、ＡＤＣの消費電力の低減が実現し、そのことで、ＣＭＯＳ型撮像装置の消費電力の低減が実現することとなる。
【００９０】
ここで、第Ｎ行目の画素出力値のリセットレベルＰＮが予測範囲（ｄ１）以上に高電圧であり、初期電圧値ＤＰよりも高い電圧値であった場合には、ランプ波ＬＮとの交点が存在しないこととなり、リセットレベルＰＮのカウント値が決定できないこととなる。
かかる場合には、ＤＡＣの最大電圧値（＞初期電圧値）からダウンカウントのランプ波を出力することでリセットレベルＰＮとの交点を検出すべく対応すれば充分である。
【００９１】
同様に、第Ｎ行目の画素出力値の信号レベルＤＮが予測範囲（ｄ２）以上に高電圧であり、初期電圧値ＤＤよりも高い電圧値であった場合には、ランプ波ＬＮとの交点が存在しないこととなり、信号レベルＤＮのカウント値が決定できないこととなる。
かかる場合には、ＤＡＣの最大電圧値（＞初期電圧値）からダウンカウントのランプ波を出力することで信号レベルＤＮとの交点を検出すべく対応すれば充分である。
【００９２】
具体的には、図５で示す様に、第Ｎ行目の画素出力値の信号レベルＤＮをデジタル変換するために、図５中符号ｔ５で示すタイミングでランプ波の減少を開始し、ランプ波と信号レベルＤＮとの交点が見つからないままＤＡＣの最小電圧値に達したとする。かかる場合には、ＤＡＣの最小電圧値に達しタイミング（図５中符合ｔ６で示すタイミング）で、ＤＡＣの最大電圧値からダウンカウントのランプ波を出力する。こうすることによって、ランプ波と信号レベルＤＮとの交点Ｄが見つかり、第Ｎ行目の画素出力値のデジタル値が決定されることとなる。
【００９３】
なお、ＤＡＣの最大電圧値からダウンカウントのランプ波を出力する場合であったとしても、従来のＡＤＣよりもカウント動作期間が増大することはない。即ち、従来のＡＤＣでは、ＤＡＣの最大電圧値を初期電圧値としてダウンカウントのランプ波を生成しており、例え、最小電圧値に達した後に最大電圧値からダウンカウントのランプ波を出力したとしても、従来のＡＤＣと同期間のカウント動作期間となるのみである。
【図面の簡単な説明】
【００９４】
【図１】本発明を適用した撮像装置の一例であるＣＭＯＳ型イメージセンサを説明するための模式図である。
【図２】ランプ波ＬＮの生成を説明するための模式図である。
【図３】第Ｎ行目の画素出力値のアナログデジタル変換を説明するための模式図である。
【図４】ランプ波Ｌ（Ｎ−１）を利用した場合のアナログデジタル変換を説明するための模式図である。
【図５】ＤＡＣの最大電圧値からダウンカウントのランプ波を生成する場合を説明するための模式図である。
【図６】従来のＣＭＯＳ型イメージセンサを説明するための模式図である。
【図７】画素アレイ部を説明するための模式図である。
【図８】画素部分の断面構造を説明するための模式図である。
【図９】画素の回路動作を説明するための模式図である。
【図１０】従来のＡＤＣを説明するための模式図である。
【図１１】従来のＡＤＣの原理を説明するための模式図である。
【図１２】従来のアナログデジタル変換を説明するための模式図である。
【符号の説明】
【００９５】
１    ＡＤＣ
３    ＤＡＣ
４    コンパレータ
５    カウンタ
８    メモリ
１１    光電変換素子
１２    転送トランジスタ
１３    リセットトランジスタ
１４    増幅トランジスタ
１５    選択トランジスタ
１６    ＦＤ部
１７    転送制御線
１８    リセット制御線
１９    選択制御線
２１    画素
２２    画素アレイ部
２３    垂直走査回路
２４    カラム信号処理部
２５    水平信号線
２６    水平走査回路
３０    垂直信号線
３１    定電流源
【図１】
2010056707.tif 000003
【図２】
2010056707.tif 000004
【図３】
2010056707.tif 000005
【図４】
2010056707.tif 000006
【図５】
2010056707.tif 000007
【図６】
2010056707.tif 000008
【図７】
2010056707.tif 000009
【図８】
2010056707.tif 000010
【図９】
2010056707.tif 000011
【図１０】
2010056707.tif 000012
【図１１】
2010056707.tif 000013
【図１２】
2010056707.tif 000014