(57)【要約】【課題】コストアップを可及的に抑制しながら、信号経路における信号伝送状態を検査することのできる検査システムを提供する。【解決手段】複数のビットにより生成され得る複数パターンの信号列を所定のルールに基づいて複数のグループに区分した場合に当該グループ内の各信号を予め定められた同一の出力信号に変換し且つグループごとに異なる出力信号を算出する関数に基づく演算を、前記複数のビットをもつテストデータが信号経路上で伝送されたときに該信号経路から受信した信号に対して行う演算部３５３と、該演算部３５３から出力され得る出力信号のうち１の出力信号を信号経路における信号伝送状態が正常である場合に得られる正常信号として記憶するハッシュ値記憶部３５２と、演算部３５３の出力信号と正常信号とが一致するか否かに応じて前記信号伝送状態が正常であるか否かを判断する判断部３５４とを備えた。【選択図】図１
2010117994.tif 000002
【特許請求の範囲】
【請求項１】
信号経路における信号伝送状態の検査を行う検査システムであって、
前記信号経路に複数のビット列からなる検査用信号を伝送させる信号出力部と、
前記複数のビット列により生成され得る複数パターンの信号を予め定められたルールに基づいて複数のグループに区分した場合に、当該グループに属する複数の信号をそれぞれ予め定められた同一の出力信号に変換し、且つ、前記グループごとに異なる出力信号を算出する関数に基づく演算を、前記信号出力部により前記検査用信号が前記信号経路上で伝送されたときに該信号経路から受信した信号に対して実行する演算部と、
前記演算部により出力され得る出力信号のうち１の出力信号を、前記信号経路における信号伝送状態が正常である場合に得られる正常信号として記憶する記憶部と、
前記演算部により算出された出力信号と前記記憶部に記憶された正常信号とが一致するか否かに応じて、前記信号経路における信号伝送状態が正常であるか否かを判断する判断部と
を備える検査システム。
【請求項２】
前記関数は、ハッシュ関数である請求項１に記載の検査システム。
【請求項３】
前記ハッシュ関数は、前記検査用信号の信号列を予め定められたビット数の小ビット列に区分し、各小ビット列において同じ桁の数値の排他的論理和を桁ごとに演算した場合に、この演算により算出される各桁の数値を並べてなる数列を前記出力信号として算出するものである請求項２に記載の検査システム。
【請求項４】
前記関数として、互いに異なる複数のハッシュ関数が設定されており、
前記演算部は、前記各ハッシュ関数に基づく演算をそれぞれ行い、
前記記憶部は、前記各ハッシュ関数に対応する正常信号をそれぞれ記憶し、
前記判断部は、ハッシュ関数ごとに、前記演算部により算出された出力信号と当該ハッシュ関数に対応する正常信号とが一致するか否かをそれぞれ判断し、全ての場合に一致するときに、前記信号経路における信号伝送状態が正常であると判断する請求項２又は３に記載の検査システム。
【請求項５】
前記信号出力部は、前記演算部により前記演算が施された場合に前記正常信号が得られるグループに属する信号を前記検査用信号として前記信号経路へ出力する請求項１乃至４のいずれか一項に記載の検査システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号経路における信号伝送状態の検査を行う検査システムの技術分野に属するものである。
【背景技術】
【０００２】
マイクロプロセッサ、メモリ或いはチップセットなどの半導体集積回路を搭載した回路基板は、例えば出荷時に信号経路の信号伝送状態が検査される。この検査に関する技術文献として例えば下記特許文献１がある。
【０００３】
下記特許文献１には、「パタンメモリに転送されたパタンデータのパリティ演算を行い、パリティ演算結果と転送されたパリティパタンデータとの不一致を検出し、その検出結果に基づいてパタンデータが正常に転送されたか否かを判定する（［請求項１］）」，「パタンデータは、ＤＵＴ２２のテスト時に実行されるデバイスプログラム内でプログラムされたデータであり、各テスタチャンネルに与えられている。このデータにより、各テスタチャンネルのＤＵＴ２２へ入力されるＨｉ／Ｌｏのドライバ波形の出力、ＤＵＴ２２から出力される波形の取り込み、Ｈｉ／Ｌｏ判定が制御される（［０００６］）」，「パリティパタンデータは、幾つかのテスタチャンネルをまとめ、テスタチャンネルのグループとし、前記テスタチャンネルのグループに含まれるパタンデータに対し、パリティ演算を行った結果が与えられている。図４で示す例では、テスタチャンネル１から８を１つのグループとして、「Ｈｉ／Ｌｏ」、「Ｉ／Ｏ」、「ストロボマスク」のアドレス０に対するパリティパタンデータは、それぞれ”０”、”０”、”０”として与えられる（［０００８］）」と記載されている。
【特許文献１】特開２００３−０９８２３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
前記特許文献１の技術にあっては、前記パリティ演算を行うべくパリティビットを別途設けるため、そのパリティビットの分だけバス幅が大きくなり、コストアップを招来することとなる。
【０００５】
本発明は、上述した問題点を解決するためになされたものであり、コストアップを可及的に抑制しながら、信号経路における信号伝送状態を検査することのできる検査システムを提供することを目的とする。
【課題を解決するための手段】
【０００６】
請求項１に記載の発明は、信号経路における信号伝送状態の検査を行う検査システムであって、前記信号経路に複数のビット列からなる検査用信号を伝送させる信号出力部と、前記複数のビット列により生成され得る複数パターンの信号を予め定められたルールに基づいて複数のグループに区分した場合に、当該グループに属する複数の信号をそれぞれ予め定められた同一の出力信号に変換し、且つ、前記グループごとに異なる出力信号を算出する関数に基づく演算を、前記信号出力部により前記検査用信号が前記信号経路上で伝送されたときに該信号経路から受信した信号に対して実行する演算部と、前記演算部により出力され得る出力信号のうち１の出力信号を、前記信号経路における信号伝送状態が正常である場合に得られる正常信号として記憶する記憶部と、前記演算部により算出された出力信号と前記記憶部に記憶された正常信号とが一致するか否かに応じて、前記信号経路における信号伝送状態が正常であるか否かを判断する判断部とを備えるものである。
【０００７】
この発明によれば、前記複数のビット列により生成され得る複数パターンの信号を予め定められたルールに基づいて複数のグループに区分した場合に、当該グループに属する複数の信号をそれぞれ予め定められた同一の出力信号に変換し、且つ、前記グループごとに異なる出力信号を算出する関数が定義され、この関数に基づいて出力され得る出力信号のうち１の出力信号を、前記信号経路における信号伝送状態が正常である場合に得られる正常信号として前記記憶部に予め記憶される。
【０００８】
また、前記信号出力部により前記検査用信号が前記信号経路上で伝送されると、前記演算部により、該信号経路から信号が受信され、この受信した信号に対して前記関数に基づく演算が実行され、判断部により、前記演算部で算出された出力信号と前記記憶部に記憶された正常信号とが一致するか否かに応じて、前記信号経路における信号伝送状態が正常であるか否かが判断される。
【０００９】
このように、本発明によれば、従来のように信号経路に別途パリティビットを設けることなく前記検査を行うので、コストアップを抑制しつつ、信号経路における信号の伝送状態を検査することができる。
【００１０】
前記検査用信号としては、請求項５に記載の発明のように、前記演算部により前記演算が施された場合に前記正常信号が得られるグループに属する信号とするとよい。
【００１１】
前記関数としては、例えば請求項２に記載の発明のようにハッシュ関数とするとよい。
【００１２】
また、前記ハッシュ関数としては、前記検査用信号の信号列を予め定められたビット数の小ビット列に区分し、各小ビット列において同じ桁の数値の排他的論理和を桁ごとに演算した場合に、この演算により算出される各桁の数値を並べてなる数列を前記出力信号として算出するものが一例として想定される。
【００１３】
請求項４に記載の発明は、請求項２又は３に記載の検査システムにおいて、前記関数として、互いに異なる複数のハッシュ関数が設定されており、前記演算部は、前記各ハッシュ関数に基づく演算をそれぞれ行い、前記記憶部は、前記各ハッシュ関数に対応する正常信号をそれぞれ記憶し、前記判断部は、ハッシュ関数ごとに、前記演算部により算出された出力信号と当該ハッシュ関数に対応する正常信号とが一致するか否かをそれぞれ判断し、全ての場合に一致するときに、前記信号経路における信号伝送状態が正常であると判断するものである。
【００１４】
前記関数は、当該グループに属する複数の信号をそれぞれ予め定められた同一の出力信号に変換するものであるため、前記複数の信号の中に、信号経路における信号伝送状態が正常でない時の信号が含まれている可能性がある。
【００１５】
本発明のように、互いに異なる複数のハッシュ関数を設定し、前記演算部が、前記各ハッシュ関数に基づく演算をそれぞれ行い、前記記憶部が、前記各ハッシュ関数に対応する正常信号をそれぞれ記憶し、前記判断部が、ハッシュ関数ごとに、前記演算部により算出された出力信号と当該ハッシュ関数に対応する正常信号とが一致するか否かをそれぞれ判断し、全ての場合に一致するときに、前記信号経路における信号伝送状態が正常であると判断するように構成すると、１のハッシュ関数に係る演算においては、前記複数の信号の中に、信号経路における信号伝送状態が正常でない時の信号が含まれていたとしても、その信号に対する他のハッシュ関数に係る演算では、前記信号経路における信号伝送状態が正常であるとは判断されない出力信号が出力される場合が生じ得る。
【００１６】
これにより、最終的に前記信号伝送状態が正常であると判断される条件が厳格化されるため、前記検査精度を向上することができる。
【発明の効果】
【００１７】
本発明によれば、コストアップを可及的に抑制しながら、信号経路における信号伝送状態を検査することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明に係る検査システムの実施形態を図面を用いて説明する。図１は、本発明に係る検査システムを適用するデータ通信システムの一実施形態の構成例を示すブロック図である。
【００１９】
図１に示すように、データ通信システム１は、マイクロプロセッサ２と、チップセット３と、チップセット４と、メモリ５とを有する。このデータ通信システム１においては、通常、マイクロプロセッサ２がメモリ５やチップセット４からデータを読み出したり、変数データをメモリ５に一時的に保管するために、マイクロプロセッサ２がバス制御部２１及びチップセット３を介してメモリ４にデータを書き込んだりする処理が実施される。
【００２０】
チップセット３は、本データ通信システム１の制御を行うＡＳＩＣ（Application Specific Integrated Circuit）であり、高速でデータの読み書きが可能なバッファキャッシュ装置３１と、メモリ５に対するデータの読み書きを制御するメモリコントローラ３２と、マイクロプロセッサ２及びチップセット４との間でデータバスの制御を行うバス制御部３３，３４とを有して構成されている。
【００２１】
このようなデータ通信システム１において、本実施形態では、チップセット３内に、データの伝送状態が正常であるか否かをチェック（検査）するチェッカ３５，３６，３７が配置されている。チェッカ３５は、マイクロプロセッサ２とチップセット３内のバッファキャッシュ装置３１との間におけるデータの伝送状態をチェックし、チェッカ３６は、バッファキャッシュ装置３１とメモリコントローラ３２との間におけるデータの伝送状態をチェックし、チェッカ３７は、バッファキャッシュ装置３１とチップセット４との間におけるデータの伝送状態をチェックする。該チェックを行うモードをテストモードといい、以下、このテストモードに関する説明を行う。
【００２２】
本実施形態では、前述のチェックを行うべく、マイクロプロセッサ２は、後述するテストデータを生成し、例えばメモリ５に該テストデータを書き込むテストデータ生成部２２を備える。テストデータ生成部２２は、例えばメモリ５のアドレスを示すアドレスデータと、情報の内容を示す内容データとを並べてなる信号列を前記テストデータとして生成し、該テストデータ（検査用信号）をメモリ５に書き込む。
【００２３】
チェッカ３５，３６，３７は、前記テストデータ生成部２２によりメモリ５にテストデータが書き込まれる過程において前記テストデータが伝送される信号経路のうち、それぞれ予め定められた信号経路上の点で前記テストデータを受信し、受信したデータに基づいて、チェック対象の信号経路における伝送状態が正常であるか否かを判断し、その判断結果をマイクロプロセッサ２に報知するものである。
【００２４】
なお、チェッカ３５，３６，３７は、チェック対象の信号経路が異なるのみで構成については同様であるから、以下、チェッカ３５について説明する。また、本実施形態では、テストデータが伝送される信号経路として、マイクロプロセッサ２とバッファキャッシュ装置３１との間の信号経路、バッファキャッシュ装置３１とメモリコントローラ３２との間の信号経路及びバッファキャッシュ装置３１とチップセット４との間の信号経路を想定し、前記各チェッカ３５，３６，３７は、前記各信号経路をチェック対象とする。
【００２５】
ところで、前記信号経路の異常の有無をチェックする機能を実現しようとする場合に、受信したデータが期待値と一致するか否かを判断して前記チェックを行うように構成すると、チェッカ３５は、前記テストデータ生成部２２で生成され得る全ての期待値を予め保持しておく必要があり、それらの期待値を記憶しておくための大きな記憶容量を持つ記憶部が必要となる。これは大幅なコストアップを招来することとなる。
【００２６】
そこで、本実施形態では、前記テストデータを信号経路上で伝送させた場合に、該信号経路から受信され得る複数パターンのデータを予め定められたルールに基づいて複数のグループに区分した場合に、当該グループに属する複数のデータをそれぞれ予め定められた同一の出力データに変換し、且つ、前記グループごとに異なる出力データを導出する関数に基づく演算を行い、この算出値が期待値と一致するか否かに応じて、信号経路における信号伝送状態が正常であるか否かを判断するようにしている。前記関数は例えばハッシュ関数であり、前記算出値は、前記ハッシュ関数により算出される値（以下、この値をハッシュ値という）である。以下、前記関数がハッシュ関数であるものとして説明を行う。
【００２７】
本実施形態では、前記ハッシュ関数として、信号経路から受信したデータの信号列を所定ビット数の小ビット列に区分し、各小ビット列において同じ桁の数値の排他的論理和を桁ごとに演算した場合に、この演算により算出される各桁の数値を並べてなる数列をハッシュ値として導出する関数を想定している。
【００２８】
例えば、図２（ａ）に示すような１６ビットのアドレスデータ及び１６ビットの内容データからなる計３２ビットの信号列がテストデータとして採用された場合に、例えば、このテストデータの信号列を８ビットの小ビット列に区分し、この区分により生成される４つの小ビット列Ａ〜Ｄにおいて、図２（ｂ）において点線で囲む同じ桁の数値の排他的論理和を桁ごとに演算したときに、この演算により算出される各桁の数値を並べてなる数列をハッシュ値として生成する関数である。
【００２９】
チェッカ３５は、前記のような処理を行うべく、図３に示すように、前記アドレスデータが示すアドレスについてのアドレス範囲を記憶するアドレス記憶部３５１と、前記ハッシュ関数から算出され得るハッシュ値を記憶するとともに、前記ハッシュ値のうち前記信号経路における信号伝送状態が正常である場合に得られるハッシュ値（以下、期待値という）を予め記憶するハッシュ値記憶部３５２と、前記ハッシュ関数に基づいてハッシュ値を算出するハッシュ値演算部３５３と、前記ハッシュ値演算部３５３により算出されたハッシュ値に基づいて、チェック対象の信号経路における信号伝送状態が正常であるか否かを判断する判断部３５４と、判断結果をマイクロプロセッサ２に報知する報知部３５５とを有する。
【００３０】
ハッシュ値演算部３５１は、受信データのうちアドレスデータが示すアドレスが前記アドレス記憶部３５１に記憶されているアドレス範囲内のものであるか否かを判断し、そうでない場合には、受信データを無視する。
【００３１】
例えば、マイクロプロセッサ２のプログラムの記憶領域及び作業領域が、アドレス0x010000以降の範囲に設定されているものとする。すなわち、前記テストモードではなく通常の動作、例えば、マイクロプロセッサ２がメモリ５に格納されているプログラムを実行するときや、メモリ５を用いて何らかの処理を実行するときには、マイクロプロセッサ２は、アドレス0x010000以降のアドレス範囲が利用されるものとする。「0x010000」とは、１６進数で「010000」と表される数値を示す。
【００３２】
この場合、テストデータを構成するアドレスデータが示すアドレスは、そのアドレス範囲外の範囲「0x000000〜0x010000」の中で設定され、マイクロプロセッサ２は、テストデータを生成するときには、該アドレス範囲に含まれるアドレスを示すアドレスデータを含むテストデータを生成する。また、チェッカ３５のアドレス記憶部３５１は、このアドレス範囲を記憶する。
【００３３】
このような場合において、マイクロプロセッサ２が前記テストモードではなく前述の通常の動作を実行するときには、マイクロプロセッサ２は、アドレス0x010000以降のアドレス範囲を利用して、バス制御部２１及びチップセット３を介してメモリ４に対するデータの読み書きを実施するが、チェッカ３５１は、このデータに含まれるアドレスデータが示すアドレスが、前記アドレス記憶部３５１に記憶されているアドレス範囲外のものであるため、受信データを無視し、反応はしない（何も処理を開始しない）。
【００３４】
一方、ハッシュ値演算部３５１は、前記アドレスデータが示すアドレスが、前記アドレス記憶部３５１に記憶されているアドレス範囲内のものであると判断した場合には、受信データのハッシュ値を前記ハッシュ関数に基づいて演算する。
【００３５】
判断部３５４は、前記ハッシュ値演算部３５１により算出されたハッシュ値が、前記ハッシュ値記憶部３５２に記憶された期待値と一致するか否かを判断するものである。判断部３５４は、前記ハッシュ値演算部３５１により算出されたハッシュ値が、前記ハッシュ値記憶部３５２に記憶された期待値と一致すると判断した場合には、前記受信データの信号経路における信号伝送状態は正常であると判断する一方、そうでないと判断した場合には、前記受信データの信号経路における信号伝送状態は異常であるものと判断する。
【００３６】
例えば、今、信号経路における信号伝送状態が正常であるときのテストデータ（期待値）が、前記ハッシュ値が「0x55」となるデータであるものとし、ハッシュ値記憶部３５２に記憶されている期待値が「0x55」に設定されているものとする。なお、信号経路における信号伝送状態に異常が無い場合に算出されるハッシュ値が「0x55」となるアドレスデータＡと内容データＤとの組み合わせ（Ａ，Ｄ）の例としては、（Ａ，Ｄ）＝（0x000055，0x00000000），（0x005500，0x00000000），（0x000000，0x00005500），（0x000000，0x00550000），（0x001100，0x44000000）がある。
【００３７】
まず、マイクロプロセッサ２は、例えばテストデータ0x00110044000000（Ａ＝0x001100,Ｄ＝0x44000000）をメモリ５に送信する。このテストデータは、前記信号経路における異常が無い場合に算出されるハッシュ値が「0x55」となるテストデータとして前記に挙げたものの中の一例である。
【００３８】
このとき、ハッシュ値演算部３５３は、信号経路からデータを受信し、この受信データから前記ハッシュ関数に基づいてハッシュ値を算出する。その結果、前記ハッシュ値として「0x55」が算出された場合には、判断部３５４は、このハッシュ値が前記ハッシュ値記憶部３５２に記憶された期待値「0x55」と一致するから、該テストデータの信号経路における信号伝送状態に異常が無いと判断する。
【００３９】
一方、ハッシュ値演算部３５３によりハッシュ値として「0x55」と異なる値が算出された場合には、判断部３５４は、このハッシュ値が前記ハッシュ値記憶部３５２に記憶された期待値「0x55」と一致しないから、該テストデータの信号経路における信号伝送状態に異常が発生しているものと判断する。
【００４０】
次に、マイクロプロセッサ２は、メモリ５の前記アドレスＡ＝0x001100からデータの読み出しを行う。メモリ５は、マイクロプロセッサ２から指令を受けて、アドレスＡ＝0x001100からデータＤ＝0x44000000をマイクロプロセッサ２に向けて送信する。このとき、メモリ５は、前記アドレスデータＡ＝0x001100とデータＤ＝0x44000000とからなる信号列をテストデータとして送信する。このとき、ハッシュ値演算部３５１は、信号経路からデータを取得し、該前記ハッシュ値演算部３５３によりハッシュ値として「0x55」が算出された場合には、判断部３５４は、このハッシュ値が前記ハッシュ値記憶部３５２に記憶された期待値と一致するから、該テストデータの信号経路において異常が無いと判断する。
【００４１】
一方、ハッシュ値演算部３５３によりハッシュ値として「0x55」と異なる値が算出された場合には、判断部３５４は、このハッシュ値が前記ハッシュ値記憶部３５２に記憶された期待値と一致しないから、該テストデータの信号経路における信号伝送状態に異常が発生しているものと判断する。また、ハッシュ値演算部３５３は、異常が検出されたときのアドレスデータＡと内容データＤとを記憶しておく。
【００４２】
報知部３５５は、前記判断部３５４による判断結果をマイクロプロセッサ２に報知するものである。マイクロプロセッサ２は、各チェッカ３５，３６，３７の各報知部３５５からの報知を受けて、各信号経路における異常の有無を認識する。このとき、例えば、チェッカ３５が、異常なテストデータ、例えばアドレスＡ＝0x001100，データＤ＝0x44010000からなるテストデータを受信したことをマイクロプロセッサ２がハッシュ値演算部３５３から読み出して確認した場合、マイクロプロセッサ２は、例えばチェッカ３５とチェッカ３６の間、すなわちバッファキャッシュ装置３１でデータの異常が発生し、且つ、データの異常が、前記データＤを２進数表示に変換した場合に、最下位のビットから数えて１６ビット目で発生したことを検出する。
【００４３】
以上のように、本実施形態では、検査対象の信号経路上で伝送されるテストデータを入力値とするハッシュ関数を用意し、受信した検査用信号を前記ハッシュ関数に適用して得られる出力値が期待値と一致するか否かに応じて、信号経路における信号伝送状態が正常か否かを判断するようにしたので、従来技術のようにパリティビットを用いて検査を行う構成や、受信したデータと期待値とを１対１で比較し、両者が一致するか否かを判断して前記検査を行う構成に比して、コストアップを可及的に抑制しながら、信号経路における信号伝送状態を検査することができる。
【００４４】
なお、本件は、前記実施形態に代えて、又は前記実施形態に加えて次のような変形形態も採用可能である。
【００４５】
［１］前記実施形態では、１つのハッシュ関数を用意し、受信データからこのハッシュ関数に基づいて算出される出力値が期待値と一致するか否かに応じて、信号経路における信号伝送状態が正常か否かを判断するようにしたが、この形態に限らず、２つ以上のハッシュ関数を用意し、受信データから各ハッシュ関数に基づいて算出される各出力値が、当該ハッシュ関数に対応する期待値とそれぞれ一致するか否かを見て、全ての場合に一致するときにのみ、前記信号経路における信号伝送状態が正常であると判断するようにすると、検査精度を向上することができる。
【００４６】
すなわち、採用するハッシュ関数の数が１つのときには、チェッカ３５，３６，３７が受信した受信データの中に、信号経路における信号伝送状態が正常でない時の受信データが含まれていた場合でも、そのハッシュ関数から算出されたハッシュ値が期待値と一致する場合がある。
【００４７】
しかし、前記受信データから他のハッシュ関数に係る演算に行うと、期待値と異なるハッシュ値が得られる、換言すると、信号経路における信号伝送状態が正常でないと判断されるハッシュ値が出力される場合が生じ得る。このように、前記信号経路における信号伝送状態が正常であると判断されるための条件を増やし、前記信号伝送状態が正常であると判断される条件を厳格化することで、前記検査精度を向上することができる。
【００４８】
さらに、用意する複数のハッシュ関数としては、期待値と一致するハッシュ値が生成されるグループの受信データをハッシュ関数同士で比較した場合に、複数のグループに属する受信データの数ができるだけ少なくなるようなハッシュ関数が好ましい。例えば２つのハッシュ関数（第１ハッシュ関数及び第２ハッシュ関数）を想定する。このとき、第１ハッシュ関数によって期待値と一致するハッシュ値が生成される第１グループと、第２ハッシュ関数によって期待値と一致するハッシュ値が生成される第２グループとがあるが、前記第１グループにも前記第２グループにも属する受信データができるだけ少なくなるようなハッシュ関数が好ましい。このようなハッシュ関数を採用することにより、前記信号伝送状態が正常であると判断される条件がより厳格化されるため、更に前記検査精度を向上することができる。
【００４９】
なお、前述のように複数のハッシュ関数を採用する場合、前記ハッシュ値演算部３５３は、前記各ハッシュ関数に基づく演算を行う機能を有し、前記ハッシュ値記憶部３５２は、前記各ハッシュ値をそれぞれ記憶し、前記判断部３５４は、ハッシュ関数ごとに、前記ハッシュ値演算部３５３により算出されたハッシュ値と当該ハッシュ関数に対応する期待値とが一致するか否かをそれぞれ判断し、全ての場合に一致するときに、前記信号経路における信号伝送状態が正常であると判断する。
【００５０】
［２］前記実施形態では、チェッカ３５，３６，３７が、得られたハッシュ値に基づく信号経路における信号伝送状態が正常か否かを判断するようにしたが、この形態に限らず、チェッカ３５、３６，３７はハッシュ値の算出までを行い、マイクロプロセッサ２が前記チェッカ３５、３６，３７からハッシュ値を受け取って、該ハッシュ値に基づき、信号経路における信号伝送状態が正常か否かを判断するようにしてもよい。
【図面の簡単な説明】
【００５１】
【図１】本発明に係る検査システムを適用するデータ通信システムの一実施形態の構成例を示すブロック図である。
【図２】（ａ）は、テストデータの一例を示す図、（ｂ）は、ハッシュ値の演算方法の一例を示す図である。
【図３】チェッカの構成を示すブロック図である。
【符号の説明】
【００５２】
１    データ通信システム
２    マイクロプロセッサ
２２  テストデータ生成部
３，４    チップセット
３１  バッファキャッシュ装置
３２  メモリコントローラ
３３，３４  バス制御部
３５，３６，３７  チェッカ
３５１  アドレス記憶部
３５２  ハッシュ値記憶部
３５３  ハッシュ値演算部
３５４  判断部
３５５  報知部
【図１】
2010117994.tif 000003
【図２】
2010117994.tif 000004
【図３】
2010117994.tif 000005