(57)【要約】【課題】クラックの発生及び、内部電極とスルーホール導体の接続不良を抑制することができる積層型チップバリスタを提供する。【解決手段】内部電極２１を、スルーホール導体２７との接続部２８において、スルーホール１０の貫通方向に湾曲するように構成する。これにより、接続部２８の湾曲面２８ａとスルーホール導体２７との間に挟まれる領域Ｔを接続部２８付近のバリスタ層９に形成する。この領域Ｔでは、バリスタ層９に対して内部電極２１とスルーホール導体２７の金属が拡散することによって金属濃度が高くなるため、焼成終了時において、内部電極４１及びスルーホール導体４７の収縮率と、バリスタ層９の他の領域の収縮率の中間の収縮率を有することとなる。これにより、内部電極４１とスルーホール導体４７とバリスタ層９が密集してクラックが発生し易い接続部２８付近で、領域Ｔにより応力緩和する。【選択図】図３
2010056413.tif 000002
【特許請求の範囲】
【請求項１】
電圧非直線特性を発現するバリスタ層と、
前記バリスタ層を挟むように対向配置される複数の内部電極と、
前記バリスタ層及び前記複数の内部電極を貫通するスルーホール内に形成され、前記複数の内部電極同士を電気的に接続するスルーホール導体と、を備え、
前記複数の内部電極のうち少なくとも一つは、前記スルーホール導体との接続部において、前記スルーホールの貫通方向に湾曲していることを特徴とする積層型チップバリスタ。
【請求項２】
前記接続部において湾曲している内部電極では、前記スルーホール導体との接触部分における厚みが、前記接続部以外の部分における厚みよりも大きくされていることを特徴とする請求項１記載の積層型チップバリスタ。
【請求項３】
電圧非直線特性を発現するバリスタ層と、
前記バリスタ層を挟むように対向配置される複数の内部電極と、
前記バリスタ層及び前記複数の内部電極を貫通するスルーホール内に形成され、前記複数の内部電極同士を電気的に接続するスルーホール導体と、を備え、
前記複数の内部電極のうち少なくとも一つは、前記スルーホール導体との接続部において、前記スルーホール導体との間で前記バリスタ層を前記スルーホールの貫通方向と垂直な方向に挟み込んでいることを特徴とする積層型チップバリスタ。
【請求項４】
前記内部電極のうち少なくとも一つは、前記接続部において、先細りとなるように前記スルーホールの貫通方向に窪むことによって、前記スルーホール導体との間で前記バリスタ層を前記スルーホールの貫通方向と垂直な方向に挟み込んでいることを特徴とする請求項３記載の積層型チップバリスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層型チップバリスタに関する。
【背景技術】
【０００２】
積層型チップバリスタとして、セラミック絶縁基板上に焼成一体化して設けられたバリスタ層と、バリスタ層の一部を挟んで対向するように設けられた複数の内部電極と、バリスタ層の外表面に設けられた外部電極と、外部電極と複数の内部電極同士を電気的に接続するスルーホール導体と、を備えたものが知られている（例えば、特許文献１参照）。
【特許文献１】特開２００６−２６９８７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上述の積層型チップバリスタにおいては、ＺｎＯを主成分とするセラミック粉末を含有するセラミックグリーンシートにスルーホールが形成され、スルーホールが形成されたセラミックグリーンシートに内部電極を形成するための導体パターンが金属（例えば、Ａｇ等）を主成分とする導体ペーストを用いて形成されると共に、スルーホールに導体ペーストが充填され、それぞれのセラミックグリーンシートが積層されて焼成されることによって一体化される。このとき、バリスタ層はセラミックを主成分として形成されているのに対し、内部電極及びスルーホール導体は金属から形成されているため、焼成時における収縮率は、内部電極及びスルーホール導体に比してバリスタ層の方が大きくなる。更に、内部電極はバリスタ層内において平面状に広がるように形成されているため、焼成時においては平面方向に収縮するのに対し、スルーホール導体は、スルーホールの貫通方向、すなわち内部電極の収縮方向に対して垂直な方向に収縮する。
【０００４】
従って、上述の積層型チップバリスタにあっては、内部電極とスルーホール導体との接続部付近において、収縮方向の異なる内部電極とスルーホール導体が接続されると共に、そのような内部電極とスルーホール導体が収縮率の異なる成分からなるバリスタ層に囲まれるような構成となっていたため、焼成時に応力が発生し易い構成となっていた。これによって、接続部を起点とするクラックが発生するおそれがあり、更に、このクラックによって内部電極とスルーホール導体の接続不良が発生するおそれがあった。
【０００５】
本発明は、クラックの発生及び、内部電極とスルーホール導体の接続不良を抑制することができる積層型チップバリスタを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る積層型チップバリスタは、電圧非直線特性を発現するバリスタ層と、バリスタ層を挟むように対向配置される複数の内部電極と、バリスタ層及び複数の内部電極を貫通するスルーホール内に形成され、複数の内部電極同士を電気的に接続するスルーホール導体と、を備え、複数の内部電極のうち少なくとも一つは、スルーホール導体との接続部において、スルーホールの貫通方向に湾曲していることを特徴とする。
【０００７】
本発明に係る積層型チップバリスタでは、複数の内部電極のうち少なくとも一つが、スルーホール導体との接続部において、スルーホールの貫通方向に湾曲するように構成されている。接続部がスルーホールの貫通方向に湾曲していることによって、内部電極の一方側の面においては、接続部の湾曲面とスルーホール導体との間に挟まれる領域が接続部付近のバリスタ層に形成される。この領域では、内部電極の湾曲面とスルーホール導体とに挟まれているため、バリスタ層に対する金属の拡散によって金属濃度が高くなり、焼成時における収縮率が内部電極及びスルーホール導体よりも大きく、バリスタ層よりも小さくなる。これによって、バリスタ層の金属濃度の高い領域が、焼成時における応力を緩和するように作用することにより、接続部を起点とするクラックの発生を抑制することができ、更に、クラックの発生を抑制することにより内部電極とスルーホール導体の接続不良も抑制することができる。
【０００８】
また、本発明に係る積層型チップバリスタにおいて、接続部において湾曲している内部電極では、スルーホール導体との接触部分における厚みが、接続部以外の部分における厚みよりも大きくされていることが好ましい。これによって、スルーホール導体に対する内部電極の接触部分の面積を大きくできるため、内部電極とスルーホール導体の接続不良を一層抑制することができる。
【０００９】
本発明に係る積層型チップバリスタは、電圧非直線特性を発現するバリスタ層と、バリスタ層を挟むように対向配置される複数の内部電極と、バリスタ層及び複数の内部電極を貫通するスルーホール内に形成され、複数の内部電極同士を電気的に接続するスルーホール導体と、を備え、複数の内部電極のうち少なくとも一つは、スルーホール導体との接続部において、スルーホール導体との間でバリスタ層を挟み込んでいることを特徴とする。
【００１０】
本発明に係る積層型チップバリスタでは、複数の内部電極のうち少なくとも一つが、スルーホール導体との接続部において、スルーホール導体との間でバリスタ層をスルーホールの貫通方向と垂直な方向に挟み込んでいる。内部電極の接続部とスルーホール導体とに挟まれているバリスタ層の領域では、バリスタ層に対する金属の拡散によって金属濃度が高くなり、焼成時における収縮率が内部電極及びスルーホール導体よりも大きく、バリスタ層よりも小さくなる。これによって、バリスタ層の金属濃度の高い領域が、焼成時における応力を緩和するように作用することにより、接続部を起点とするクラックの発生を抑制することができ、更に、クラックの発生を抑制することにより内部電極とスルーホール導体の接続不良も抑制することができる。
【００１１】
また、本発明に係る積層型チップバリスタにおいて、内部電極のうち少なくとも一つは、接続部において先細りとなるようにスルーホールの貫通方向に窪むことによって、スルーホール導体との間でバリスタ層をスルーホールの貫通方向と垂直な方向に挟み込んでいることが好ましい。内部電極を接続部で先細りとなるように窪ませるだけの簡単な構成で、内部電極とスルーホール導体との間でスルーホールの貫通方向と垂直な方向にバリスタ層を挟み込むことができる。
【発明の効果】
【００１２】
本発明によれば、クラックの発生及び、内部電極とスルーホール導体の接続不良を抑制することができる。
【発明を実施するための最良の形態】
【００１３】
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
【００１４】
図１〜図４を参照して、本実施形態に係る積層型チップバリスタＶ１の構成を説明する。図１は、本実施形態に係る積層型チップバリスタＶ１を示す斜視図である。図２は、本実施形態に係る積層型チップバリスタＶ１を示す下面図である。図３は、本実施形態に係る積層型チップバリスタＶ１の図１に示すIII−III線に沿った断面図である。図４は、バリスタ素体１をバリスタ層９ごとに展開した展開図である。なお、図３では、各部品の構成を明確にするため、ハッチングを省略している。また、図４においては、スルーホール導体１７，２７が省略されており、バリスタ層９に形成されたスルーホール１０が示されている。
【００１５】
図１及び図２に示すように、積層型チップバリスタＶ１は、複数の板状のバリスタ層を積層して一体化することによって略直方体形状に構成されたバリスタ素体１と、複数（本実施形態においては、一対）の外部電極５，６と、複数（本実施形態においては、一対）の外部電極７，８と、を備えている。一対の外部電極５，６は、バリスタ素体１の一方の主面２にそれぞれ形成されている。一対の外部電極７，８は、バリスタ素体１の他方の主面３にそれぞれ形成されている。バリスタ素体１は、例えば、縦が１．０〜２．０ｍｍ程度に設定され、横が０．８〜１．５ｍｍ程度に設定され、厚みが０．２〜０．８ｍｍ程度に設定されている。一方の外部電極５は、積層型チップバリスタＶ１の入力端子電極として機能し、他方の外部電極６は、積層型チップバリスタＶ１の出力端子電極として機能する。外部電極７，８は、半導体発光素子等の電子部品に電気的に接続されるパッド電極として機能する。
【００１６】
外部電極５と外部電極６とは、バリスタ素体１の長方形状の主面２上において、主面２の長手方向の両端側に互いに所定の間隔を有して配されている。外部電極５，６は、主面２の幅方向に沿って延びるような長方形状をなしている。外部電極５，６は、例えば、各長辺の長さが６００μｍ程度に設定され、各短辺の長さが３００μｍ程度に設定され、厚みが２μｍ程度に設定されている。
【００１７】
外部電極７と外部電極８とは、バリスタ素体１の長方形状の主面３上において、主面３の長手方向の両端側に互いに所定の間隔を有して配されている。外部電極７，８は、主面３の幅方向に沿って延びるような長方形状をなしている。外部電極７，８は、例えば、各長辺の長さが６００μｍ程度に設定され、各短辺の長さが３００μｍ程度に設定され、厚みが２μｍ程度に設定されている。
【００１８】
外部電極５，６及び外部電極７，８は、バリスタ素体１の外面にＡｇ等を主成分とする電極ペーストを転写した後に所定温度（例えば、７００℃程度）にて焼き付け、更に電気めっきを施すことにより、形成される。電気めっきには、Ｎｉ／Ａｕ等を用いることができる。
【００１９】
バリスタ素体１は、図４に示すように、電圧非直線特性（以下、「バリスタ特性」と称する）を発現する複数の長方形板状のバリスタ層９と、それぞれ複数の内部電極１１及び内部電極２１とが積層された積層体として構成されている。内部電極１１と内部電極２１とは、バリスタ素体１内においてバリスタ層９の積層方向（以下、単に「積層方向」と称する。）に沿ってそれぞれ一層ずつ配置されている。内部電極１１と内部電極２１とは、少なくとも一層のバリスタ層９を挟むように対向配置されている。図３及び図４に示すように、バリスタ素体１の一対の主面２，３は、互いに対向しており、バリスタ層９の積層方向、すなわち内部電極１１と内部電極２１とが対向する方向に対して垂直をなしている。実際の積層型チップバリスタＶ１では、複数のバリスタ層９は、互いの間の境界が視認できない程度に一体化されている。
【００２０】
バリスタ層９は、ＺｎＯ（酸化亜鉛）を主成分として含むと共に、副成分として希土類金属元素、Ｃｏ、IIIｂ族元素（Ｂ、Ａｌ、Ｇａ、Ｉｎ）、Ｓｉ、Ｃｒ、Ｍｏ、アルカリ金属元素（Ｋ、Ｒｂ、Ｃｓ）及びアルカリ土類金属元素（Ｍｇ、Ｃａ、Ｓｒ、Ｂａ）等の金属単体やこれらの酸化物を含む素体からなる。本実施形態において、バリスタ層９は、副成分としてＰｒ、Ｃｏ、Ｃｒ、Ｃａ、Ｓｉ、Ｋ、Ａｌ等を含んでもよい。Ｃｏ及びＰｒは、バリスタ特性を発現させるための材料となる。バリスタ層９におけるＺｎＯの含有量は、特に限定されないが、好ましくは、バリスタ層９を構成する全体の材料を１００質量％とした場合に、６９．０〜９９．８質量％である。本実施形態においては、ＺｎＯを９５質量％以上含んでいることが特に好ましい。バリスタ層９の厚みは、例えば２０〜３０μｍ程度である。
【００２１】
内部電極１１は、図４に示すように、電極部分１３と、電極部分１５とを含んでいる。電極部分１３は、バリスタ層９の略中央位置において、バリスタ層９の長手方向に沿って延びるような長方形状をなして形成されている。この電極部分１３は、積層方向から見て、後述の内部電極２１の電極部分２３と互いに重なり合うように構成されている。電極部分１５は、電極部分１３から引き出されており、引き出し導体として機能する。電極部分１５は、電極部分１３と一体に形成されている。この電極部分１５は、バリスタ層９の長手方向の一端側において、積層方向から見て、外部電極５及び外部電極７と互いに重なり合うように長方形状に形成されている。
【００２２】
それぞれの電極部分１５は、図３に示すように、スルーホール導体１７により互いに物理的及び電気的に接続されている。スルーホール導体１７は、バリスタ素体１内を積層方向に伸びて形成されている。スルーホール導体１７の一端は、外部電極５に物理的及び電気的に接続されている。また、スルーホール導体１７の他端は、外部電極７に物理的及び電気的に接続されている。これにより、各内部電極１１の電極部分１３は、電極部分１５及びスルーホール導体１７を通して、外部電極５及び外部電極７に電気的に接続されることとなる。内部電極１１の電極部分１５は、スルーホール導体１７との接続部において、スルーホール１０の貫通方向（すなわち積層方向）に湾曲している。この接続部の構成についての詳細な説明は後述する。
【００２３】
内部電極２１は、図４に示すように、電極部分２３と、電極部分２５とを含んでいる。電極部分２３は、バリスタ層９の略中央位置において、バリスタ層９の長手方向に沿って延びるような長方形状をなして形成されている。この電極部分２３は、積層方向から見て、内部電極１１の電極部分１３と互いに重なり合うように構成されている。電極部分２５は、電極部分２３から引き出されており、引き出し導体として機能する。電極部分２５は、電極部分２３と一体に形成されている。この電極部分２５は、バリスタ層９の長手方向の他端側において、積層方向から見て、外部電極６及び外部電極８と互いに重なり合うように長方形状に形成されている。
【００２４】
それぞれの電極部分２５は、図３に示すように、スルーホール導体２７により互いに物理的及び電気的に接続されている。スルーホール導体２７は、バリスタ素体１内を積層方向に伸びて形成されている。スルーホール導体２７の一端は、外部電極６に物理的及び電気的に接続されている。スルーホール導体２７の他端は、外部電極８に物理的及び電気的に接続されている。これにより、各内部電極２１の電極部分２３は、電極部分２５及びスルーホール導体２７を通して、外部電極６及び外部電極８に電気的に接続されることとなる。内部電極２１の電極部分２５は、スルーホール導体２７との接続部において、スルーホール１０の貫通方向（すなわち積層方向）に湾曲している。この接続部の構成についての詳細な説明は後述する。
【００２５】
内部電極１１，２１は導電材を含んでいる。内部電極１１，２１に含まれる導電材としては、特に限定されないが、ＡｇまたはＡｇ−Ｐｄ合金からなることが好ましい。内部電極１１，２１にＡｇが含まれることによって、それらのＡｇがバリスタ層９に含有されるＺｎＯに容易に拡散することができる。内部電極１１，２１の厚みは、例えば１〜５μｍ程度であり、本実施形態では、２μｍ以上の厚みを有することが特に好ましい。これによって、スルーホール導体１７，２７と良好に接続することが可能となると共に、スルーホール導体１７，２７との接続部を湾曲させても（詳細については後述）肉厚が薄くならず、切れることを防止することができる。内部電極１１，２１は、上記導電性材料を含む導電性ペーストの焼結体として構成される。
【００２６】
スルーホール導体１７，２７は導電材を含んでいる。スルーホール導体１７，２７に含まれる導電材としては、Ｐｄ、Ａｇ、Ｃｕ、Ｗ、Ｍｏ、Ｓｎ及びＮｉからなる群より選ばれる１種以上の金属、又は上記金属を１種以上含む合金からなることが好ましい。本実施形態においては、導電材にはＡｇが含まれる。スルーホール導体１７，２７にＡｇが含まれることによって、それらのＡｇがバリスタ層９に含有されるＺｎＯに容易に拡散することができる。スルーホール導体１７，２７の直径は、例えば１０〜５００μｍ程度である。
【００２７】
このスルーホール導体１７，２７は、パンチングあるいはドリルによって、図４に示すような、それぞれのバリスタ層９を積層方向に貫通するスルーホール１０を形成し、このスルーホール１０に導電性ペーストを充填して、バリスタ層９及び内部電極１１，２１と同時に焼成することによって、形成される。スルーホール１０は、バリスタ層９を複数積層させて積層体を得た後に、積層体をパンチングやドリルで貫通させることによって形成される。
【００２８】
内部電極１１の電極部分１３と内部電極２１の電極部分２３とは、上述したように、互いに重なり合う。したがって、バリスタ層９における電極部分１３と電極部分２３とに重なる領域がバリスタ特性を発現する領域として機能する。上述した構成を有する積層型チップバリスタＶ１においては、電極部分１３と、電極部分２３と、バリスタ層９における電極部分１３及び電極部分２３に重なる領域とにより、一つのバリスタ部が構成されることとなる。
【００２９】
次に、図５及び図６を参照して、内部電極のスルーホール導体との接続部付近の構成を詳細に説明する。図５は、図３に示すＷで囲った領域の拡大断面図である。図６は、内部電極２１のスルーホール導体との接続部付近の斜視図である。なお、図５及び図６においては、一つの内部電極２１のみの構成が示されているが、他の内部電極２１も同様な構成を有する。また、複数の内部電極１１も同様な構成を有する。また、図６においては、バリスタ層９とスルーホール導体２７は示されておらず、内部電極２１とスルーホール１０のみが示されている。
【００３０】
図５及び図６に示すように、内部電極２１は、スルーホール導体２７との接続部２８において、スルーホール１０の貫通方向に湾曲している。接続部２８は、具体的には、スルーホール１０を支点として主面３から主面２へ向かう貫通方向へ押し出されることによって、断面アーチ状に湾曲している。接続部２８が湾曲していることによって、内部電極２１の主面３側の面２１ａと、反対側の面２１ｂには、それぞれ接続部２８において湾曲面２８ａ及び湾曲面２８ｂが形成される。湾曲面２８ａは、スルーホール１０に近づくに従って、徐々に面２１ａから面２１ｂ側へ入り込むような形状を有している。また、湾曲面２８ｂは、湾曲面２８ａの形状に対応して、スルーホール１０に近づくに従って、徐々に面２１ｂから遠ざかるような形状を有している。この湾曲面２８ａ，２８ｂは、スルーホール１０の全周にわたって形成されており、これによって、内部電極２１は、接続部２８において、略円錐台状に先細りとなるようにスルーホール１０の貫通方向に窪むように構成される。
【００３１】
湾曲する接続部２８が形成されることによって、バリスタ層９の接続部２８付近の一部に、内部電極２１とスルーホール導体２７との間で、スルーホール１０の貫通方向と垂直な方向に挟まれる領域Ｔが形成される（図５において梨地で示される領域）。この領域Ｔは、スルーホール導体２７の外周面２７ａと内部電極２１の接続部２８における湾曲面２８ａとの間に挟まれる領域であり、スルーホール導体２７の全周にわたって形成されている。この領域Ｔは、Ａｇを主成分とする金属からなる内部電極２１とスルーホール導体２７に挟まれるため、ＺｎＯを主成分とするバリスタ層９に対する金属の拡散によって、金属濃度が高くなっている。スルーホール導体２７の外周面２７ａと湾曲面２８ａの接触部に近づくに従って、内部電極２１とスルーホール導体２７同士の間の距離が狭まるため、金属濃度も高くなる。
【００３２】
内部電極２１では、スルーホール導体２７との接触部分２８ｃにおける厚みが、接続部２８以外の部分における厚みよりも大きくされている。内部電極２１の接触部分２８ｃとは、内部電極２１におけるスルーホール１０の内周面であり、スルーホール導体２７の外周面２７ａと全周にわたって面接触する部分である。図５においては、接触部分２８ｃの厚みはＢで示されており、Ａで示される内部電極２１の厚みよりも大きくされている。
【００３３】
このように湾曲した接続部２８は、焼成前のバリスタ層９にパンチングやドリルでスルーホール１０を形成する際に、バリスタ層９のスルーホール１０周りの縁部を貫通方向に湾曲させておき、バリスタ層９に内部電極２１を形成するためのＡｇペーストを塗布する際に、このスルーホール１０周りの縁部の湾曲に沿ってＡｇペーストを塗布し、バリスタ層９やスルーホール導体１７，２７と同時に焼成することによって、形成される。
【００３４】
次に、本実施形態に係る積層型チップバリスタＶ１の作用・効果について図５〜図７を参照して説明する。図７は、従来の積層型チップバリスタの接続部の構成を示す拡大断面図であり、図５に対応する図である。
【００３５】
まず、比較のため、従来の積層型チップバリスタについて説明する。従来の積層型チップバリスタは、本実施形態に係る積層型チップバリスタＶ１と同様に内部電極が形成されたバリスタ層９を複数積層すると共に、内部電極同士をスルーホール導体で物理的及び電気的に接続することによって構成されているが、内部電極のスルーホール導体との接続部が湾曲していない点で本実施形態に係る積層型チップバリスタＶ１と相違している。具体的には、図７に示すように、バリスタ層９と内部電極４１を積層方向に貫通するスルーホール内にスルーホール導体４７が形成されており、内部電極４１は、スルーホール導体４７との接続部４８において、湾曲することなく、スルーホール導体４７に対して垂直に接続されている。また、接続部４８の厚みも変化がなく、接続部４８の接触部分における厚みと内部電極４１の厚みはいずれも図７でＡと示されるように、等しくなる。
【００３６】
このような従来の積層型チップバリスタでは、内部電極４１のスルーホール導体４７との接続部４８の付近で、内部電極４１とスルーホール導体４７とバリスタ層９が密集するような構成となっている。ここで、バリスタ層９はＺｎＯを主成分として形成されているのに対し、内部電極４１及びスルーホール導体４７はＡｇを主成分とする金属から形成されているため、焼成時における収縮率が互いに異なるものとなっている。
【００３７】
内部電極４１及びスルーホール導体４７は、バリスタ層９よりも低い温度で収縮を開始するが、焼成終了時における温度での収縮量はバリスタ層９よりも小さくなる。つまり、焼成時における収縮率は、内部電極４１及びスルーホール導体４７に比してバリスタ層９の方が大きくなる。
【００３８】
更に、従来の積層型チップバリスタでは、内部電極４１は一枚のバリスタ層９の上面に形成されており、バリスタ素体の内部で積層方向と垂直な方向に平面状に広がるように形成されている。従って、焼成時において、内部電極４１は、積層方向と直交する平面方向に収縮する。一方、スルーホール導体４７は、スルーホールの貫通方向、すなわち積層方向と一致する方向に延びて形成されている。従って、焼成時において、スルーホール導体４７は、スルーホールの貫通方向（積層方向）に収縮する。このように、焼成時において、内部電極４１とスルーホール導体４７は、互いに直交する方向に収縮するような構成とされている。
【００３９】
以上によって、従来の積層型チップバリスタにあっては、内部電極４１のスルーホール導体４７との接続部４８付近において、収縮方向の異なる内部電極４１とスルーホール導体４７が接続されると共に、この内部電極４１とスルーホール導体４７が収縮率の異なる成分からなるバリスタ層９に囲まれているため、焼成時に応力が発生し易い構成となっていた。これによって、接続部４８を起点とするクラックが発生するおそれがあり、更に、このクラックによって内部電極４１とスルーホール導体４７の接続不良が発生するおそれがあった。
【００４０】
これに対して、本実施形態に係る積層型チップバリスタＶ１では、図５に示すように、内部電極２１が、スルーホール導体２７との接続部２８において、スルーホール１０の貫通方向に湾曲するように構成されている。そして、内部電極２１の面２１ａ側には、接続部２８の湾曲面２８ａとスルーホール導体２７の外周面２７ａとの間に挟まれる領域Ｔが接続部２８付近のバリスタ層９に形成されている。この領域Ｔでは、上述のように、バリスタ層９に対して内部電極２１とスルーホール導体２７の金属が拡散することによって金属濃度が高くなるため、バリスタ層９の他の領域とは異なった収縮特性を有することとなる。
【００４１】
バリスタ層９の領域Ｔでは、内部電極４１及びスルーホール導体４７よりも高い温度、且つ、バリスタ層９の他の領域よりも低い温度で収縮が開始される。また、バリスタ層９の領域Ｔでは、焼成終了時における温度での収縮量が、内部電極４１及びスルーホール導体４７よりも大きく、且つ、バリスタ層９の他の領域よりも小さくなる。つまり、バリスタ層９の領域Ｔは、焼成時において、内部電極４１及びスルーホール導体４７の収縮特性と、バリスタ層９の他の領域の収縮特性の中間の収縮特性を有することとなる。
【００４２】
以上により、積層型チップバリスタＶ１では、内部電極４１とスルーホール導体４７とバリスタ層９が密集してクラックが発生し易い接続部２８付近に、導体の金属とバリスタ層９の中間の収縮率を有する領域Ｔが配置されるような構成となる。これによって、領域Ｔが、焼成時において接続部２８付近に発生する応力を緩和するように作用することができるため、接続部２８を起点とするクラックの発生を抑制することができる。更に、クラックの発生を抑制することによって、内部電極２１とスルーホール導体２７の接続不良も抑制することができる。
【００４３】
また、本実施形態に係る積層型チップバリスタＶ１では、内部電極２１のスルーホール導体２７との接触部分２８ｃにおける厚みが、接続部２８以外の部分における厚みよりも大きくされている。従って、スルーホール導体２７に対する内部電極２１の接触部分２８ｃの面積を大きくできるため、内部電極２１とスルーホール導体２７の接続不良を一層抑制することができる。
【００４４】
また、本実施形態に係る積層型チップバリスタＶ１では、内部電極２１を接続部２８において、先細りとなるようにスルーホール１０の貫通方向に窪ませることによって、スルーホール導体２７との間でバリスタ層９を挟み込んでいる。これによって、内部電極２１を接続部２８で先細りとなるように窪ませるだけの簡単な構成で、内部電極２１とスルーホール導体２７との間でバリスタ層９を挟み込むことができる。
【００４５】
なお、内部電極２１のスルーホール導体２７との接続部２８のみについて説明したが、内部電極１１のスルーホール導体１７との接続部についても同様の作用・効果を得ることができる。
【００４６】
以上、本発明の好適な実施形態について説明してきたが、本発明は、必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。
【００４７】
例えば、本実施形態では、接続部２８が主面３から主面２へ向かう貫通方向へ湾曲しているが、反対側へ湾曲していてもよい。すなわち、接続部２８が主面２から主面３へ向かう貫通方向へ湾曲していてもよい。
【００４８】
また、本実施形態では、全ての内部電極が、スルーホール導体との接続部において湾曲している構成とされているが、少なくとも一つの内部電極が接続部において湾曲していればよく、例えば、バリスタ素体の中でも特にクラックの発生しやすい位置における内部電極のみを湾曲させる構成としてもよい。
【００４９】
また、本実施形態では、接続部を湾曲させることによって、バリスタ層の領域Ｔを挟みこむ構成とされているが、これに代えて、内部電極を接続部でスルーホールの貫通方向に屈曲させることによって、バリスタ層を挟み込んでもよい。すなわち、接続部の形状は限定されず、バリスタ層の一部をスルーホール導体との間で挟み込むことができれば、どのような形状であってもよい。
【００５０】
また、本実施形態では、内部電極１１は電極部分１３，１５を備え、内部電極２１は電極部分２３，２５を備える構成とされているが、内部電極の形状は特に限定されず、例えば、図８〜図１０に示すように、直方体状の内部電極であってもよい。
【００５１】
図８は、変形例に係る積層型チップバリスタＶ５０を示す下面図であり、図２に対応する図である。図９は、変形例に係る積層型チップバリスタＶ５０の断面図であり、図３に対応する図である。図１０は、変形例に係るチップバリスタＶ５０を示す展開図であり、図４に対応する図である。変形例に係る積層型チップバリスタＶ５０は、図８に示すように、外部電極５，７に接続されるスルーホール導体１７を一対有しており、外部電極６，８に接続されるスルーホール導体２７を一対有している。また、図９及び図１０に示すように、内部電極５１は、バリスタ層９上の一端側において、外部電極５，７に対応する幅を有して他端側へ延びるような長方形状をなしている。内部電極６１は、バリスタ層９上の他端側において、外部電極６，８に対応する幅を有して一端側へ延びるような長方形状をなしている。これによって、バリスタ層９における内部電極５１と内部電極６１とに重なる領域がバリスタ特性を発現する領域として機能する。
【図面の簡単な説明】
【００５２】
【図１】本実施形態に係る積層型チップバリスタを示す斜視図である。
【図２】本実施形態に係る積層型チップバリスタを示す下面図である。
【図３】本実施形態に係る積層型チップバリスタの図１に示すIII−III線に沿った断面図である。
【図４】バリスタ素体をバリスタ層ごとに展開した展開図である。
【図５】図３に示すＷで囲った領域の拡大断面図である。
【図６】内部電極のスルーホール導体との接続部付近の斜視図である。
【図７】従来の積層型チップバリスタの接続部の構成を示す拡大断面図であり、図５に対応する図である。
【図８】変形例に係る積層型チップバリスタを示す下面図であり、図２に対応する図である。
【図９】図９は、変形例に係る積層型チップバリスタの断面図であり、図３に対応する図である。
【図１０】変形例に係るチップバリスタを示す展開図であり、図４に対応する図である。
【符号の説明】
【００５３】
Ｖ１…積層型チップバリスタ、９…バリスタ層、１０…スルーホール、１１，２１，５１，６１…内部電極、１７，２７…スルーホール導体、２８…接続部、２８ｃ…接触部分。
【図１】
2010056413.tif 000003
【図２】
2010056413.tif 000004
【図３】
2010056413.tif 000005
【図４】
2010056413.tif 000006
【図５】
2010056413.tif 000007
【図６】
2010056413.tif 000008
【図７】
2010056413.tif 000009
【図８】
2010056413.tif 000010
【図９】
2010056413.tif 000011
【図１０】
2010056413.tif 000012