(57)【要約】【課題】製造時に高い温度を印加することにより、性能を十分に発揮できる薄膜トランジスタ回路を搭載した電子装置及び電子デバイスを提供する。【解決手段】可撓性を有する基板１１と、基板１１の平面上に形成され、所定の比誘電率以上の比誘電率を有する誘電体層１２と、誘電体層１２の平面上に形成され、所定の機能を発揮する電子素子１３が形成される電子素子形成層１４とを備える。基板１１は、ＳＵＳ基板等の金属基板により構成されていることが好ましい。【選択図】図１
2010206328.tif 000002
【特許請求の範囲】
【請求項１】
可撓性を有する基板と、
前記基板の平面上に形成され、所定の比誘電率以上の比誘電率を有する誘電体層と、
前記誘電体層の平面上に形成され、所定の機能を発揮する電子素子が形成される電子素子形成層とを備えることを特徴とする電子装置。
【請求項２】
請求項１に記載の電子装置において、
前記基板は、ＳＵＳ基板等の金属基板により構成されていることを特徴とする電子装置。
【請求項３】
請求項１又は請求項２に記載の電子装置において、
前記誘電体層は、強誘電体層により構成されていることを特徴とする電子装置。
【請求項４】
請求項１又は請求項２に記載の電子装置において、
前記電子素子形成層は、薄膜トランジスタ回路により構成されており、非接触式のデータキャリア用回路としての機能を発揮することを特徴とする電子装置。
【請求項５】
請求項４に記載の電子装置において、
前記基板の平面上であって、前記誘電体層が形成されていない側の平面上には、前記非接触式のデータキャリア用回路のアンテナ素子が形成されていることを特徴とする電子装置。
【請求項６】
請求項４に記載の電子装置において、
前記電子素子形成層には、前記非接触式のデータキャリア用回路のアンテナ素子が形成されていることを特徴とする電子装置。
【請求項７】
請求項１から請求項６までのいずれか１項に記載の電子装置を用いたことを特徴とする電子デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、可撓性を有する電子装置及び電子デバイスに関する。
【背景技術】
【０００２】
従来において、フレキシブル基板上に薄膜トランジスタ回路を形成することにより、フレキシブルディスプレイやイメージセンサーやＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）タグ等の電子デバイスが開発されている。
ここで、特許文献１には、薄膜トランジスタ回路を用いた集積回路及びＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）の作製について、ＳＯＩ基板を用いて剥離するという方法が記載されている。また、特許文献２には、対象物に貼り合わされた後で剥離することにより、リーダ／ライタとの間における信号又は電源電圧の送受を制限することができる半導体装置が記載されている。
【０００３】
また、特許文献３には、薄膜トランジスタ（ＴＦＴ）回路等の薄膜能動素子を含んでいる薄膜集積回路装置について記載されている。また、特許文献４には、ＩＣチップからの放熱性を向上させ、半導体装置の誤動作を防止し、半導体装置の動作信頼性を向上させる半導体装置の実装構造が記載されている。また、特許文献５には、基材をエッチング薄く加工した後、貼り合わせによりフレキシブル化を達成するフレキシブル電子デバイスについて記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−２０３７５１号公報
【特許文献２】特開２００５−２２８３０４号公報
【特許文献３】特開２００５−２３５１９１号公報
【特許文献４】特許第３４４６８１８号公報
【特許文献５】特許第４０６３０８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ここで、フレキシブル基板としては、プラスチック系のフィルムや基板が使われているが、基材の性質上、製造時に高温（２５０℃程度）を加えることができず薄膜トランジスタ回路の性能を十分に発揮させることが困難であった。これは、薄膜トランジスタ回路は、活性層であるポリシリコン層やゲート絶縁膜の成膜時に印加される温度によって変化する性質を有しており、ポリシリコン層では、印加される温度によって、シリコン膜中の水素濃度によりレーザ結晶化時の結晶化エネルギーの最適値が変化する。また、ゲート絶縁膜では、成膜時に印加される温度によって、絶縁性及びＴＦＴ特性を決定する界面準位密度（ＭｉｄＤｉｔ）が変化する。
したがって、印加される温度が低いと、ポリシリコン層の結晶化エネルギーが最適値が変化してしまい、また、ゲート絶縁膜の界面準位密度も変化してしまうため、薄膜トランジスタ回路の性能を十分に発揮させることが困難となる。
【０００６】
ところで、特許文献１〜特許文献５においては、樹脂基板が用いられており、製造時に高い温度を印加できないため、薄膜トランジスタ回路の性能を十分に発揮することが困難である。
さらに、単に、フレキシブル基板上に非接触式のデータキャリア用回路のアンテナ素子とチップとを同時に形成しようとすれば、チップの面積に対してアンテナ素子の面積が大きくなってしまう問題がある。
また、フレキシブルな金属基板上に非接触式のデータキャリア用回路をそのまま形成すると、当該回路が一定の動作特性を担保できなくなる。
【０００７】
本発明では、金属基板のコストメリットを活かしつつ、製造時に高い温度を印加することにより、性能を十分に発揮できる薄膜トランジスタ回路を搭載し、フレキシブル基板上に非接触式のデータキャリア用回路のアンテナ素子とチップとを同時に形成しても小型化を実現でき、また、非接触式のデータキャリア用回路の動作特性を担保する電子装置及び電子デバイスを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、以下のような解決手段により、前記課題を解決する。なお、理解を容易にするために、本発明の実施形態に対応する符号を付して説明するが、これに限定されるものではない。
【０００９】
請求項１の発明は、可撓性を有する基板（１１）と、前記基板（１１）の平面上に形成され、所定の比誘電率以上の比誘電率を有する誘電体層（１２）と、前記誘電体層（１２）の平面上に形成され、所定の機能を発揮する電子素子（１３）が形成される電子素子形成層（１４）とを備えることを特徴とする電子装置（１）である。
【００１０】
請求項２の発明は、請求項１に記載の電子装置（１）において、前記基板（１１）は、ＳＵＳ基板等の金属基板により構成されていることを特徴とする電子装置（１）である。
【００１１】
請求項３の発明は、請求項１又は請求項２に記載の電子装置（１）において、前記誘電体層（１２）は、強誘電体層により構成されていることを特徴とする電子装置（１）である。
【００１２】
請求項４の発明は、請求項１又は請求項２に記載の電子装置（１）において、前記電子素子形成層（１４）は、薄膜トランジスタ回路（１４ａ）により構成されており、非接触式のデータキャリア用回路としての機能を発揮することを特徴とする電子装置（１）である。
【００１３】
請求項５の発明は、請求項４に記載の電子装置（１）において、前記基板（１１）の平面上であって、前記誘電体層（１２）が形成されていない側の平面上には、前記非接触式のデータキャリア用回路のアンテナ素子（１５）が形成されていることを特徴とする電子装置（１）である。
【００１４】
請求項６の発明は、請求項４に記載の電子装置（１）において、前記電子素子形成層（１４）には、前記非接触式のデータキャリア用回路のアンテナ素子（１５）が形成されていることを特徴とする電子装置（１）である。
【００１５】
請求項７の発明は、請求項１から請求項６までのいずれか１項に記載の電子装置（１）を用いたことを特徴とする電子デバイスである。
【発明の効果】
【００１６】
本発明によれば、以下の効果を奏することができる。
（１）本発明は、所定の比誘電率以上の比誘電率を有する誘電体層を有するので、波長短縮効果によって、電子素子（例えば、外部装置と通信を行うために形成されるアンテナ素子）のサイズを小型化することができる。
（２）本発明では、金属基板を用いるので、製造時において高温を印加することができ、電子素子として構成される薄膜トランジスタ回路の性能を十分に発揮させることができる。
（３）本発明では、誘電体層が強誘電体層により構成されているため、波長短縮効果によって、電子素子（例えば、外部装置と通信を行うために形成されるアンテナ素子）のサイズを小型化することができる。
（４）電子素子形成層は、非接触式のデータキャリア用回路（例えば、ＲＦＩＤ用回路）として機能する。したがって、本発明では、フレキシブル基板上に形成した薄膜トランジスタ回路で非接触式データキャリアチップを構成することにより、シリコンベースの非接触式データキャリアチップに比べ、曲げ等の応力に対するチップ割れ、クラック等の発生を軽減することが可能となる。
（５）本発明では、基板を加工することによりアンテナ素子を形成するので、強誘電体層上にアンテナ素子を形成することと同等であり、波長短縮効果によって、アンテナ素子とデータキャリア用回路の小型化とコストダウンを図ることができる。
（６）本発明では、電子素子形成層にアンテナ素子を形成し、強誘電体層上にアンテナ素子を形成することになるので、波長短縮効果によって、アンテナ素子とデータキャリア用回路の小型化とコストダウンを図ることができる。
また、薄膜トランジスタ回路は、外部装置と通信を行うためのアンテナ素子と組み合わせることにより、ＲＦＩＤ用薄膜トランジスタ回路として機能する。一般的なＲＦＩＤ用薄膜トランジスタ回路を搭載したＲＦＩＤカードでは、金属（外部装置）に近接すると共振周波数やその特性が変化してしまう。そこで、本発明では、金属基板により構成される基板をアンテナ素子と予め組み合わせ、製造段階において金属に近接することにより共振周波数やその特性が変化してしまう現象を回避するように調整しておく。このように構成することにより、本発明では、外部装置（リーダ／ライタ装置）に近接しても、共振周波数やその特性が変化しないように抑制することができる。また、基板は、特性変化抑制用の金属基板として用いている。
（７）本発明では、所定の比誘電率以上の比誘電率を有する誘電体層を有し、波長短縮効果によって、電子素子（例えば、外部装置と通信を行うために形成されるアンテナ素子）のサイズの小型化が図られた電子装置を有する電子デバイスを構成することができる。
【図面の簡単な説明】
【００１７】
【図１】電子装置の構成を模式的に示す断面図である。
【図２】誘電体層の比誘電率を変化させた場合におけるそれぞれのλ／４の値の違いについての説明に供する図である。
【図３】電磁波周波数９００ＭＨｚ帯のダイポールアンテナの場合において、高い比誘電率を有する誘電体層を用いたときのアンテナ素子の長さについての説明に供する図である。
【図４】共振周波数が１３．５６ＭＨｚのループアンテナの場合において、高い比誘電率を有する誘電体層を用いたときの波長の変化と、変化した波長に対応する周波数についての説明に供する図である。
【図５】共振周波数が３０３ＭＨｚの場合において、コンデンサの容量を変化させたときのコイルの容量の変化についての説明に供する図である。
【図６】電子装置の製造方法についての説明に供する図である。
【図７】製造された電子装置の平面と断面を模式的に示す図である。
【図８】電子装置の製造方法についての説明に供する図である。
【図９】製造された電子装置の平面と断面を模式的に示す図である。
【発明を実施するための形態】
【００１８】
以下、図面等を参照しながら、本発明の実施の形態について、さらに詳しく説明する。図１は、フレキシブル金属基板上に形成された薄膜トランジスタ回路を用いた非接触式データキャリア装置としての電子装置１の断面図を示す。本実施の形態にかかる電子装置１によれば、電子素子（例えば、外部装置と通信を行うために形成されるアンテナ素子）のサイズの小型化を図ることができ、コストダウンを図ることができる。
【００１９】
当該効果を発揮するために、電子装置１は、図１に示すように、可撓性を有する基板１１と、誘電体層１２と、電子素子形成層１４とを備える。誘電体層１２は、基板１１の平面上に形成され、所定の比誘電率以上の比誘電率を有する。電子素子形成層１４は、誘電体層１２の平面上に形成され、所定の機能を発揮する電子素子１３が形成される。また、詳細は後述するように、電子素子形成層１４の一例として、誘電体層１２の上面に薄膜トランジスタ回路１４ａが形成される。
【００２０】
このように構成される電子装置１は、所定の比誘電率以上の比誘電率を有する誘電体層を有するので、波長短縮効果によって、電子素子（例えば、外部装置と通信を行うために形成されるアンテナ素子）のサイズを小型化することができる。
【００２１】
また、電子装置１では、基板１１は、ＳＵＳ基板等の金属基板により構成されていることが好ましい。
本実施形態においては、基板１１にＳＵＳ基板等の金属基板を用いるので、製造時において高い温度（２５０度以上）を印加することができ、電子素子形成層１４としての薄膜トランジスタ回路の性能を十分に発揮させることができる。
【００２２】
また、本実施例においては、薄膜トランジスタ回路は、外部装置と通信を行うためのアンテナ素子と組み合わせることにより、ＲＦＩＤ用薄膜トランジスタ回路として機能する。一般的なＲＦＩＤ用薄膜トランジスタ回路を搭載したＲＦＩＤカードでは、金属（外部装置）に近接すると共振周波数やその特性が変化してしまう。そこで、本実施例に係る電子装置１では、金属基板により構成される基板１１をアンテナ素子と予め組み合わせ、製造段階において金属に近接することによりＲＦＩＤを金属物へ設置した場合の共振周波数やその特性が変化してしまう現象を回避するように調整しておく。このように構成することにより、本実施形態に係る電子装置１は、外部装置（リーダ／ライタ装置）に近接しても、共振周波数やその特性が変化しないように抑制することができる。したがって、本実施例では、基板１１は、特性変化抑制用の金属基板として用いている。
【００２３】
このように構成される電子装置１は、金属基板を用いるので、製造時において高温を印加することができ、電子素子として構成される薄膜トランジスタ回路の性能を十分に発揮させることができる。
【００２４】
また、電子装置１では、誘電体層１２は、強誘電体層により構成されていることが好ましい。なお、強誘電体とは、電圧を加えることによって物質内の自発分極（物質内に電気的な正負が生じる状態）の方向を自由に変化させ、電圧をかけなくてもその分極方向を持続させることのできる誘電体（分極により電荷を蓄え、直流電流を通さない物質）のことである。また、本明細書においては、比誘電率（εｒ）は１００以上であることが好ましい。
ここで、電子装置１に入射した電波が金属製の基板１１により反射した電波によって打ち消されてしまい、ＲＦＩＤへの電波供給（電源供給）が不可能となり、ＲＦＩＤが動作しないという問題がある。理論的には、基板１１と電子素子形成層１４との間に所定のクリアランス（例えば、λ／４（波長の４分の１））を誘電体層１２で形成することにより、金属製の基板１１による反射位相１８０°の電波がさらに１８０°ずれることにより、入射した電波と反射した電波による打消しがなくなり、ＲＦＩＤへの電波供給の変化を低減することができる。
【００２５】
一定の周波数帯向けアンテナにおいて、誘電体層１２の比誘電率（εｒ）を変化させた場合におけるそれぞれのλ／４の値の違いについて説明する。
電磁波周波数２．４５ＧＨｚ帯のダイポールアンテナにおいて、誘電体層１２の比誘電率（εｒ）が１の場合には、波長（λ０）は約０．１２２ｍであり、λ０／４は約０．０３ｍ（３ｍｍ）になる。
つぎに、例えば、比誘電率（εｒ）が２００００の誘電体層１２を基板１１と電子素子形成層１４の間に形成したときには、（１）式より、
λｄ＝λ０／√εｒ・・・（１）
波長（λｄ）は約０．８７ｍｍであり、λｄ／４は約０．２２ｍｍになる（図２を参照）。また、例えば、比誘電率（εｒ）が５００の誘電体層１２を基板１１と電子素子形成層１４の間に形成したときには、（１）式より、波長（λｄ）は約５．４７ｍｍであり、λｄ／４は約１．３７ｍｍになる（図２を参照）。
【００２６】
また、電磁波周波数９００ＭＨｚ帯のダイポールアンテナにおいて、誘電体層１２の比誘電率（εｒ）が１の場合には、波長（λ０）は約０．３３ｍであり、λ０／４は約０．０８ｍｍになる。
つぎに、例えば、比誘電率（εｒ）が２００００の誘電体層１２を基板１１と電子素子形成層１４の間に形成したときには、（１）式より、波長（λｄ）は約２．３６ｍｍであり、λｄ／４は約０．５９ｍｍになる（図２を参照）。また、例えば、比誘電率（εｒ）が５００の誘電体層１２を基板１１と電子素子形成層１４の間に形成したときには、（１）式より、波長（λｄ）は約１４．９ｍｍであり、λｄ／４は約３．７２ｍｍになる（図２を参照）。
【００２７】
また、共振周波数が１３．５６ＭＨｚのループアンテナにおいて、比誘電率（εｒ）が１の場合には、波長（λ０）は約２２．１１ｍｍであり、λ０／４は約５．５３ｍｍである。
つぎに、例えば、比誘電率（εｒ）が２００００の誘電体層１２を基板１１と電子素子形成層１４の間に形成したときには、（１）式より、波長（λｄ）は約１５６ｍｍであり、λｄ／４は約３９．１ｍｍになる（図２を参照）。また、例えば、比誘電率（εｒ）が５００の誘電体層１２を基板１１と電子素子形成層１４の間に形成したときには、（１）式より、波長（λｄ）は約９８９ｍｍであり、λｄ／４は約２４７ｍｍになる（図２を参照）。
【００２８】
このようにして、比誘電率（εｒ）が高い誘電体層１２ほどλ／４は短縮する。したがって、電子装置１は、比誘電率（εｒ）が高い誘電体層１２を用いるので、全体の大きさを小型化することができ、コストダウンを図ることができる。
【００２９】
つぎに、比誘電率（εｒ）の高い誘電体層１２を設けることによる波長短縮効果について説明する。
例えば、電磁波周波数９００ＭＨｚ帯のダイポールアンテナの場合には、波長（λ０）は、上述したように約０．３３ｍであり、アンテナ素子の長さ（例えば、λ／２）は、約０．１７ｍ（１７０ｍｍ）である。つぎに、比誘電率が２００００の誘電体層１２を用いた場合には、波長短縮効果によりアンテナ素子の長さ（λ／２）は、（１）式より、約１．１８ｍｍとなる。また、比誘電率が５００の誘電体層１２を基板１１の表面に形成した場合には、波長短縮効果によりアンテナ素子の長さ（λ／２）は、（１）式より、約７．４５ｍｍとなる（図３を参照）。
このようにして、電子装置１は、基板１１上に誘電体層１２を形成することにより、アンテナ素子を短縮化することができ、全体の大きさを小型化することができ、コストダウンを図ることができる。
【００３０】
また、共振周波数が１３．５６ＭＨｚのループアンテナの場合には、波長（λ０）は、上述したように約２２．１ｍである。比誘電率（εｒ）が２００００の誘電体層１２を基板１１の表面に形成したときには、（１）式より、波長（λｄ）は、約０．１６ｍとなる。なお、約０．１６ｍの波長は、実質的に約１９２８ＭＨｚ（１．９２８ＧＨｚ）の周波数の波長に相当する（図４を参照）。
また、比誘電率（εｒ）が５００の誘電体層１２を基板１１の表面に形成したときには、（１）式により、波長（λｄ）は、約０・９９ｍとなる。なお、約０．９９ｍの波長は、実質的に約３０３ＭＨｚの周波数の波長に相当する（図４を参照）。
【００３１】
また、周波数が３０３ＭＨｚであって、コンデンサ（ｃ）の容量が３０ｐＦの場合には、（２）式より、
ｆ＝１／２π√ＬＣ・・・（２）
コイル（Ｌ）の容量は約０．００９２μＨになり、また、周波数が３０３ＭＨｚであって、コンデンサ（ｃ）の容量が５ｐＦの場合には、（２）式より、コイル（Ｌ）の容量は、約０．０５５２μＨになり、また、周波数が３０３ＭＨｚであって、コンデンサ（ｃ）の容量が１ｐＦの場合には、（２）式より、コイル（Ｌ）の容量は、約０．２７５９μＨになる。
なお、共振周波数が１３．５６ＭＨｚであって、コンデンサ（ｃ）の容量が３０ｐＦの場合には、（２）式より、コイル（Ｌ）の容量は、約５．６μＨになる（図５を参照）。
【００３２】
したがって、高い比誘電率（εｒ）を有する誘電体層１２を用いることにより、波長短縮効果を発揮することができ、コイル（Ｌ）のインダクタンスを低く（コイル（Ｌ）の長さを短く）することができるので、アンテナ素子自体を短く形成することができる。
【００３３】
また、電子装置１では、電子素子形成層１４は、薄膜トランジスタ回路１４ａにより構成されており、非接触式のデータキャリア用回路としての機能を発揮することが好ましい。
このように構成される電子装置１では、例えば、基板１１に相当するフレキシブル基板上に形成した薄膜トランジスタ回路１４ａで非接触式データキャリアチップを構成することにより、シリコンベースの非接触式データキャリアチップに比べ、曲げ等の応力に対するチップ割れ、クラック等の発生を軽減することが可能となる。
【００３４】
また、電子装置１では、基板１１の平面上であって、誘電体層１２が形成されていない側の平面上には、非接触式のデータキャリア用回路のアンテナ素子１５が形成されていることが好ましい。
このように構成される電子装置１では、基板１１を加工することによりアンテナ素子１５を形成するので、別の部材としてアンテナ素子を設ける必要がなく、また、誘電体層１２上にアンテナ素子１５を形成することと同等であり、波長短縮効果が生じるので、アンテナ素子１５とデータキャリア用回路の小型化とコストダウンを図ることができる。
また、金属製の基板１１であるフレキシブル基板自体をアンテナ素子１５として用いると共にバッファー層として、強誘電体層を用いることにより、金属製の基板１１上で非接触式データキャリア用回路を動作させることが可能となる。
【００３５】
また、電子装置１では、電子素子形成層１４には、非接触式のデータキャリア用回路のアンテナ素子１５が形成されていることが好ましい。
このように構成される電子装置１では、強誘電体層上にアンテナ素子を形成することと同等であり、波長短縮効果が生じるので、アンテナ素子とデータキャリア用回路の小型化とコストダウンを図ることができる。
【００３６】
つぎに、共振周波数が１３．５６ＭＨｚの電子装置１の製造方法について説明する。なお、以下では、図６（ａ）〜（ｅ）は、電子装置１を作成する過程における断面図を示す。
電子装置１では、図６（ａ）、（ｂ）に示すように、フレキシブルな金属製の基板１１の平面上に所定の比誘電率以上の比誘電率を有する誘電体層１２を形成する。ここで、基板１１の平面上は粗く平坦ではないが、その表面上に誘電体層１２を形成することにより平坦化が図られる。
電子装置１は、図６（ｃ）に示すように、誘電体層１２の平面上に電子素子形成層１４としての薄膜トランジスタ回路１４ａを作成する。本実施例では、基板１１が金属製であるため、薄膜トランジスタ回路１４ａの作成において高温を印加することが可能であり、性能を十分に発揮する薄膜トランジスタ回路１４ａを作成することができる。
また、電子装置１は、図６（ｄ）、（ｅ）に示すように、電子素子形成層１４としての薄膜トランジスタ回路１４ａ上に、層間絶縁膜１４ｂを形成し、ビアホール１４ｃ（スルーホール）を形成し、金属層を作成後、パターンニング、エッチング等を行うことによりアンテナ素子１４ｄの形成を行う。
また、図７には、電子装置１の平面図と、Ａ−Ａで切断したときの断面図を示す。
【００３７】
つぎに、ＵＨＦ帯用のＲＦＩＤとして機能する電子装置１の製造方法について説明する。なお、以下では、図８（ａ）〜（ｅ）は、電子装置１を作成する過程における断面図を示す。
電子装置１は、図８（ａ）、（ｂ）に示すように、フレキシブルな金属製の基板１１の平面上に所定の比誘電率以上の比誘電率を有する誘電体層１２を形成する。ここで、基板１１の平面上は粗く平坦ではないが、その表面上に誘電体層１２を形成することにより平坦化が図られる。
電子装置１は、図８（ｃ）に示すように、誘電体層１２の平面上に電子素子形成層１４としての薄膜トランジスタ回路１４ａを作成する。本実施例では、基板１１が金属製であるため、薄膜トランジスタ回路１４ａの作成において高温を印加することが可能であり、性能を十分に発揮する薄膜トランジスタ回路１４ａを作成することができる。
また、電子装置１は、図８（ｄ）、（ｅ）に示すように、電子素子形成層１４としての薄膜トランジスタ回路１４ａ上に、層間絶縁膜１４ｂを形成し、ビアホール１４ｃ（スルーホール）を形成し、金属層を作成後、パターンニング、エッチング等を行うことによりアンテナ素子１４ｄの形成を行う。
また、図９には、電子装置１の平面図と、Ａ−Ａで切断したときの断面図を示す。
【００３８】
ここで、本実施例に係る電子装置１のポイントをまとめる。
１．電子装置１は、所定の比誘電率以上の比誘電率を有する誘電体層１２を有するので、波長短縮効果によって、電子素子１３のサイズを小型化することができる。
２．電子装置１は、基板１１として金属製のもの（例えば、ＳＵＳ基板）を用いるので、製造時において高温を印加することができ、電子素子１３として構成される薄膜トランジスタ回路１４ａの性能を十分に発揮させることができる。
３．電子装置１は、誘電体層１２が強誘電体層（例えば、比誘電率εが１００以上）により構成されているため、波長短縮効果によって、電子素子１３のサイズを小型化することができる。
４．電子素子形成層１４は、非接触式のデータキャリア用回路（例えば、ＲＦＩＤ用回路）として機能する。したがって、電子装置１は、フレキシブルな基板１１上に形成した薄膜トランジスタ回路１４ａで非接触式データキャリアチップを構成することにより、シリコンベースの非接触式データキャリアチップに比べ、曲げ等の応力に対するチップ割れ、クラック等の発生を軽減することが可能となる。
５．電子装置１は、基板１１を加工することによりアンテナ素子を形成するので、誘電体層１２上にアンテナ素子１５を形成することと同等であり、波長短縮効果によって、アンテナ素子１５とデータキャリア用回路の小型化とコストダウンを図ることができる。
６．電子装置１は、電子素子形成層１４上にアンテナ素子１５を形成するので、結果として、アンテナ素子１５を誘電体層１２上に形成することと同等であるので、波長短縮効果によって、アンテナ素子１５とデータキャリア用回路の小型化とコストダウンを図ることができる。
【００３９】
また、発展的な形態として、電子デバイスに本実施例に係る電子装置１を備えさせても良い。このような電子デバイスは、所定の比誘電率以上の比誘電率を有する誘電体層を有し、波長短縮効果によって、電子素子（例えば、外部装置と通信を行うために形成されるアンテナ素子）のサイズの小型化が図られた電子装置１を備えることができる。
【符号の説明】
【００４０】
１      電子装置
１１    基板
１２    誘電体層
１３    電子素子
１４    電子素子形成層
１４ａ  薄膜トランジスタ回路
１５    アンテナ素子
【図１】
2010206328.tif 000003
【図２】
2010206328.tif 000004
【図３】
2010206328.tif 000005
【図４】
2010206328.tif 000006
【図５】
2010206328.tif 000007
【図６】
2010206328.tif 000008
【図７】
2010206328.tif 000009
【図８】
2010206328.tif 000010
【図９】
2010206328.tif 000011