(57)【要約】【課題】感度を向上でき、かつ、素子分離領域が狭小となった場合でも隣接するフォトダイオード間の電荷漏れ込みを十分に抑制することができる固体撮像素子を提供する。【解決手段】固体撮像素子は、受光部が複数個配置された画素領域と、画素領域に隣接する周辺回路領域とが設けられており、第１導電型または第２導電型の半導体基板１０２と、半導体基板１０２に設けられ、半導体基板１０２より不純物濃度が低い第１導電型の第１の半導体層１０３と、画素領域内の第１の半導体層１０３の上部に設けられた第２導電型の第１の不純物領域１０４と、画素領域内の隣接する複数の第１の不純物領域１０４の間、および周辺回路領域内に設けられた第１導電型の第２の不純物領域１０５と、画素領域において、第２の不純物領域１０５直下から半導体基板１０２に向かって延伸した第１導電型の第３の不純物領域１０６とを備えている。【選択図】図３
2010056402.tif 000002
【特許請求の範囲】
【請求項１】
受光部が複数個配置された画素領域と、前記画素領域に隣接する周辺回路領域とが設けられた固体撮像素子であって、
第１導電型または第２導電型の半導体基板と、
前記半導体基板上に設けられ、前記半導体基板よりも不純物濃度が低い第１導電型の第１の半導体層と、
前記画素領域内の前記第１の半導体層の上部に設けられた第２導電型の第１の不純物領域と、
前記画素領域内の隣接する複数の前記第１の不純物領域の間、および前記周辺回路領域内に設けられた第１導電型の第２の不純物領域と、
前記画素領域において、前記第２の不純物領域直下から前記半導体基板に向かって延伸した第１導電型の第３の不純物領域とを備えていることを特徴とする固体撮像素子。
【請求項２】
前記画素領域内の前記第３の不純物領域が、平面視における前記画素領域内の前記第２の不純物領域の内側に形成されていることを特徴とする請求項１に記載の固体撮像素子。
【請求項３】
前記画素領域内の前記第３の不純物領域が、前記半導体基板と接していることを特徴とする請求項１または２に記載の固体撮像素子。
【請求項４】
前記第１の半導体層の不純物濃度は、１×１０14ａｔｏｍｓ／ｃｍ3以上１×１０15ａｔｏｍｓ／ｃｍ3以下であることを特徴とする請求項１〜３のうちいずれか１つに記載の固体撮像素子。
【請求項５】
前記第１の半導体層はエピタキシャル成長層であることを特徴とする請求項１〜４のうちいずれか１つに記載の固体撮像素子。
【請求項６】
前記第１の半導体層内の不純物濃度は均一であることを特徴とする請求項１〜５に記載の固体撮像素子。
【請求項７】
前記画素領域内の前記第２の不純物領域にフローティングディフュージョン、または、受光部の電荷をリセットするトランジスタが設けられていることを特徴とする請求項１〜６のうちいずれか１つに記載の固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板上に受光部（ｐｎフォトダイオード）が複数個配置された画素領域と受光部からの信号を外部出力する周辺回路部を備えた固体撮像素子、特にＭＯＳ型イメージセンサに関する。
【背景技術】
【０００２】
近年、ＭＯＳ（Metal-Oxide-Semiconductor）型イメージセンサやＣＣＤ（Charge Coupled Devices）型イメージセンサの微細化が盛んに行われている。微細化時には、光電変換するフォトダイオードの面積は画素サイズに合わせて縮小される。フォトダイオードの縮小による感度低下はイメージセンサにとって大きな課題である。また、夜間の運転支援用車載カメラや暗視用セキュリティカメラ用途のイメージセンサは人の目に見えず、夜間の照射光に適している近赤外光（波長：６５０ｎｍ〜）の高感度化が求められている。
【０００３】
図１に各波長の光について、シリコン基板の深さと、当該深さ位置での光強度比との関係を示す。ここで、光強度比は、（シリコン基板の各深さ位置での光強度Ｉ）／（シリコン基板の上面での光強度Ｉ０）で求められた値である。波長の短い光はシリコン基板の浅い領域で光強度比が０に近づく。これは波長の短い光は吸収係数が高く、基板の浅い領域でほぼ吸収されるためである。一方、波長の長い光は吸収係数が低く、シリコン基板の深い領域まで、光が吸収されずに到達する。フォトダイオードを基板深部に拡大すれば、波長の長い光により光電変換された電荷をフォトダイオードに集めることが出来、感度を高めることが出来る。フォトダイオードを基板深部に拡大する方法としては以下の２つが考えられる。
【０００４】
第１はフォトダイオードのｎ型不純物領域を基板深さ方向に拡げる方法で、第２はフォトダイオードの空乏層を基板深部に伸張する方法である。
【０００５】
第１の方法ではフォトダイオードのポテンシャルが高くなり、フォトダイオードに蓄積された電荷を全て転送することが出来ず残像が発生しやすいという課題が生じるため、一般的に第２の方法を用いて感度向上が図られている。
【０００６】
以下、本発明の従来技術について図面を用いて説明する。
【０００７】
−第１の従来技術−
特許文献１に記載のフォトダイオード構成を図８に示す。この構成では、半導体基板１１にｐ型ウェル層１２が形成され、ｐ型ウェル層１２にｎ型の受光領域１７が形成されるとともに、そ受光領域１７の下方にｐ型深ウェル層１６が形成され、受光領域１７と深ウェル層１６との間にｐ型の不純物層２０が形成されている。ｐ型の不純物層２０の不純物濃度は深ウェル層１６より低く、深ウェル層１６の不純物濃度はウェル層１２より低い。この構成であれば、フォトダイオードの空乏層が伸張し、感度が向上するとしている。しかし、この構成ではフォトダイオードの空乏層は不純物層２０の領域までは伸張するが、不純物層２０の下部に備えられている不純物層より不純物濃度の高い深ウェル層１６領域では伸長せず、十分な空乏層伸張効果（感度向上効果）を得ることは出来ない。
【０００８】
−第２の従来技術−
一方、フォトダイオードの空乏層を基板深さ方向に十分伸張することで、隣接するフォトダイオード間が電気的に接続し、電荷が漏れこむクロストークが発生する課題も生じる。クロストークの抑制技術として、特許文献２に記載された構造を図９に示す。光電変換部２２と信号走査回路を含む単位セル複数を半導体基板あるいはウェル２１上に行列２次元状に配列してなる撮像領域と各セルからの信号を読み出す信号線を備えた固体撮像素子で、光電変換部２２を分離する素子分離領域２４の下に、基板あるいはセルを配置したウェルと同一導電型のｐ型の不純物層２４−１を形成すると共にｐ型の不純物層の下に第２の不純物分離層２４−２を形成することにより３段構成の素子分離領域を有する。この構成であれば、基板深部まで分離領域を有しているため、クロストークを抑制できるとしている。しかし、光電変換部を分離する素子分離領域の下にのみ不純物層を形成している特許文献２に記載の構造では、素子分離領域が狭小となる微細化時では、深部分離領域（２４−１、２４−２）も素子分離領域２４に合わせて狭小となり、基板深部における十分なフォトダイオード間分離は行えない。
【特許文献１】特許第３８８６２９７号
【特許文献２】特許第３４０３０６２号
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、上記の課題に鑑みてなされたもので、空乏層を基板深部へ十分伸張（感度向上）でき、かつ、たとえ素子分離領域が狭小となった場合でも隣接するフォトダイオード間の電荷漏れ込みを十分に抑制することができる固体撮像素子を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の固体撮像素子は、受光部が複数個配置された画素領域と、画素領域に隣接する周辺回路領域とが設けられた固体撮像素子であって、第１導電型または第２導電型の半導体基板と、半導体基板上に設けられ、半導体基板よりも不純物濃度が低い第１導電型の第１の半導体層と、画素領域内の第１の半導体層の上部に設けられた第２導電型の第１の不純物領域と、画素領域内の隣接する複数の第１の不純物領域の間、および周辺回路領域内に設けられた第１導電型の第２の不純物領域と、画素領域において、第２の不純物領域直下から半導体基板に向かって延伸した第１導電型の第３の不純物領域とを備えている。
【００１１】
この構成であれば、フォトダイオードの空乏層は不純物層に隔てられることはなく、基板深部に十分に伸張することが可能である。また、第１の半導体層よりも不純物濃度の高い第１導電型または第２導電型の半導体基板を用いているため、空乏層が伸張した領域より下方で光電変換された電荷は半導体基板で再結合して消滅するか、または、オーバーフロードレイン構造で基板側へ排除することができ、フォトダイオード間の電荷の漏れ込みを抑制することが可能である。また、画素領域において隣接した第１の不純物領域間に第２の不純物領域と第２の不純物領域直下から半導体基板に向かって延伸した第３の不純物領域とを有しているため、フォトダイオード間の電荷の漏れ込みを基板深部まで十分に抑制することが出来る。さらに、素子分離領域が狭くなっても、基板深部の分離を行う第３の不純物領域は第２の不純物領域の直下に形成されているため、微細化時でも隣接フォトダイオードへの電荷の漏れ込みを十分に抑制することが出来る。
【００１２】
本発明の固体撮像素子では、画素領域内の第３の不純物領域が画素領域内の第２の不純物領域の内側に形成されていてもよい。この構成であれば、基板深部でのフォトダイオード間の電荷漏れ込みを抑制でき、かつ、フォトダイオードを構成する第２の不純物領域を横方向へ拡大することが可能であり、感度を向上することが出来る。
【００１３】
本発明の固体撮像素子では、画素領域内の第３の不純物領域が半導体基板に接していてもよい。この構成であれば、基板深部におけるフォトダイオード間の電荷漏れ込みを完全に防止することが可能となる。
【００１４】
本発明の固体撮像素子では、第１の半導体層の不純物濃度は１×１０14ａｔｏｍｓ／ｃｍ3以上１×１０15ａｔｏｍｓ／ｃｍ3以下であることが好ましい。この構成であれば、フォトダイオード間のばらつきを抑制しつつ、空乏層を十分に基板深部に伸張させることが出来る。
【００１５】
本発明の固体撮像素子では、第１の半導体層がエピタキシャル成長層であってもよい。この構成であれば、第１の半導体層の厚みを簡易に制御することが出来、空乏層を基板深部に十分伸張させることが出来る。
【００１６】
本発明の固体撮像素子では、第１の半導体層の不純物濃度は均一であってもよい。この構成であれば、各フォトダイオードの空乏層の深さが一定となるため、ばらつきを低減することが出来る。
【００１７】
本発明の固体撮像素子では、画素領域内の第２の不純物領域内にフローティングディフュージョン、または、受光部の電荷をリセットするトランジスタが設けられている。この構成であれば、フォトダイオードからフローティングディフュージョン部への電荷の漏れ込みをより抑制でき、また、トランジスタのより良い動作特性を得ることが出来る。
【発明の効果】
【００１８】
本発明の固体撮像素子の構成であれば、フォトダイオードの空乏層を基板深部に十分に伸張させることが可能で、近赤外光に対する高感度化を実現できる。また、微細化時に空乏層が基板深部に伸張しても、基板深部におけるフォトダイオード間の電荷漏れ込みを抑制することができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施形態について図面を用いて説明する。
【００２０】
（第１の実施形態）
図２は、本発明の第１の実施形態に係る固体撮像素子の全体的な構成を説明するための平面概略図である。同図は、基板の上面（半導体素子が形成されている面）側から見た図である。図２に示すように、本実施形態の固体撮像素子には、光電変換を行うための複数の受光部（及び受光部を含む画素）がマトリクス状に配列された画素領域１００と、画素領域１００に隣接する周辺回路領域１０１とが設けられている。ここでは、周辺回路領域１０１は画素領域１００の辺に沿った領域に配置されている。この周辺回路領域１０１は、信号を読み出す画素を選択するための垂直シフトレジスタ１０１ｂや、画素から読み出された信号を固体撮像素子の外部へ出力するための水平シフトレジスタ１０１ａなど、信号の読み出しに関わる回路を含んでいる。
【００２１】
各画素から出力された信号は垂直シフトレジスタ１０１ｂ、水平シフトレジスタ１０１ａを用いて読み出され、固体撮像素子の外部に出力される。なお、図２では、各領域に設けられたＭＯＳトランジスタの構造や配線の詳細の図示を省略している。
【００２２】
図３は、図２に示すIII−III線における、第１の実施形態に係る固体撮像素子の構成例を示す断面図である。
【００２３】
同図に示すように、本実施形態の固体撮像素子は画素領域１００と周辺回路領域１０１が設けられ、画素領域１００の各画素は分離酸化膜１０７により、分離されている。分離酸化膜１０７はＬＯＣＯＳまたはＳＴＩによって形成されている。同図ではＬＯＣＯＳを用いた場合の構造例を示している。半導体基板１０２と、半導体基板１０２上に半導体基板１０２よりも低濃度の不純物を含むｐ型半導体層（第１の半導体層）１０３と、画素領域１００内のｐ型半導体層１０３の上部に設けられたｎ型不純物領域（第１の不純物領域）１０４と、ｎ型不純物領域１０４間、および周辺回路領域１０１内に設けられたｐ型ウェル領域（第２の不純物領域）１０５と、画素領域１００においてｐ型ウェル領域１０５直下から半導体基板１０２に向かって延伸したｐ型深部分離領域（第３の不純物領域）１０６とを備えている。なお、ｐ型深部分離領域１０６は画素領域１００内だけでなく、周辺回路領域１０１内のｐ型ウェル領域１０５直下に形成されていても、本発明の効果は損なわれない。
【００２４】
半導体基板１０２の表面（上面）から平面的に見て、画素領域１００のｐ型ウェル領域１０５は、ｎ型不純物領域１０４を囲むように形成されている。また、ｐ型ウェル領域１０５直下から半導体基板１０２に向かって延伸したｐ型深部分離領域１０６もｎ型不純物領域１０４を囲むように形成されている。それぞれの不純物領域の不純物濃度の一例を示す。ｐ型半導体層１０３の不純物濃度は約１×１０15ａｔｏｍｓ／ｃｍ3、ｎ型不純物領域１０４の不純物濃度は約１×１０16ａｔｏｍｓ／ｃｍ3、ｐ型ウェル領域１０５の不純物濃度は約１×１０16ａｔｏｍｓ／ｃｍ3、ｐ型深部分離領域の不純物濃度は約１×１０16ａｔｏｍｓ／ｃｍ3である。次にそれぞれの不純物領域の半導体基板表面からの深さの一例を示す。ｐ型半導体層１０３の厚みは約４〜５μｍでｐ型ウェル領域１０５とｎ型不純物領域１０４は基板表面から約１μｍの深さに形成されている。ｐ型深部分離領域１０６は基板表面から約３〜４μｍの深さに形成されている。
【００２５】
以上で説明した構成のうち、本実施形態の固体撮像素子の特徴は、不純物濃度の高いｐ型基板またはｎ型基板に設けられた不純物濃度の低いｐ型半導体層１０３にｎ型不純物領域１０４が形成され、フォトダイオードが構成される。また、画素領域１００内でｎ型不純物領域１０４間にｐ型ウェル領域１０５が形成され、ｐ型ウェル領域１０５直下から半導体基板に向かって延伸したｐ型分離領域を有していることにある。この構成であれば、半導体基板の深さ方向に、空乏層の伸びを遮る不純物領域はなく、空乏層を基板深部に十分に延伸することが出来、基板深部まで吸収されずに到達する波長の長い光の感度を高めることが出来る。また、不純物濃度の高いｐ型基板またはｎ型基板を用いているので、空乏層が形成された領域の下方で光電変換された電荷は再結合で消滅、あるいはオーバーフロードレイン構造で基板側に電荷を除去でき、フォトダイオード間の電荷の漏れ込みを抑制することが出来る。さらに、濃度の高いｐ型深部分離領域がｐ型ウェル領域直下から半導体基板に向かって延伸しているので、たとえ、微細化時に分離酸化膜１０７が狭小となっても、基板深部のフォトダイオード間の電荷の漏れ込みを抑制することが出来る。
【００２６】
ここで、半導体基板１０２が不純物濃度の高いｐ型を用いた場合、好ましくは不純物濃度が１×１０18ａｔｏｍｓ／ｃｍ3以上、１×１０20ａｔｏｍｓ／ｃｍ3以下である。この構成であれば、半導体基板１０２はゲッタリング効果を有し、ノイズを低減することも出来る。また、ｎ型基板より低コストという利点もある。また、半導体基板１０２がｎ型を用いた場合、オーバーフロードレイン構造で空乏層が形成された領域の下方で光電変換された電荷を排除するので、再結合で消滅させるｐ型基板より、過飽和時の電荷の漏れ込みを抑制することができる。
【００２７】
（第２の実施形態）
本発明の第２の実施形態に係る固体撮像素子の全体的な構成は第１の実施形態に係る固体撮像素子と同様なため、特徴部分以外の構成の説明は簡略化あるいは省略する。以下の説明は図４を参照しながら行う。
【００２８】
本実施形態の固体撮像素子の特徴は、平面視において、画素領域１００内のｐ型ウェル領域１０５の内側にｐ型深部分離領域１０６が形成されていることにある。このことにより、画素領域１００内の基板深部の隣接フォトダイオードへの電荷の漏れ込みを抑制できるだけでなく、フォトダイオードを構成するｎ型不純物領域１０４を横方向（基板面に水平な方向）に拡大することが出来る。基板深部のフォトダイオード面積が拡がるため、感度を向上させることが出来る。
【００２９】
（第３の実施形態）
本発明の第３の実施形態に係る固体撮像素子の全体的な構成は第１の実施形態に係る固体撮像素子と同様なため、特徴部分以外の構成の説明は簡略化あるいは省略する。以下の説明は図５を参照しながら行う。
【００３０】
本実施形態の固体撮像素子の特徴は、画素領域１００内のｐ型深部分離領域１０６が半導体基板１０２と接していることにある。このことにより、画素領域内の基板深部の隣接フォトダイオードへの電荷の漏れ込みをほぼ完全に抑制することが出来る。
【００３１】
（第４の実施形態）
本発明の第４の実施形態に係る固体撮像素子の全体的な構成は第１の実施形態に係る固体撮像素子と同様なため、特徴部分以外の構成の説明は簡略化あるいは省略する。
【００３２】
本実施形態の固体撮像素子の特徴は、ｐ型半導体層１０３の不純物濃度は１×１０14ａｔｏｍｓ／ｃｍ3以上１×１０15ａｔｏｍｓ／ｃｍ3以下であることである。空乏層幅Ｗ[ｃｍ]は以下の関係式（式１）で示される。ここでεｓは半導体の誘電率[Ｆ/ｃｍ]、ｑは素電荷量[Ｃ]、Ｖｂｉは内蔵電位[Ｖ]、ＮＤはドナー不純物濃度[ｃｍ-3]である。
【００３３】
【数１】
2010056402.tif 000003
【００３４】
ドナーの不純物濃度が低い場合、空乏層幅は大きくなる。よって、ｐ型半導体層１０３の不純物濃度が低いとフォトダイオードの空乏層は基板深部に伸張する。ただし、ｐ型半導体層１０３の不純物濃度を低くした場合、均一性を制御するのが困難となる。不純物濃度が１×１０14ａｔｏｍｓ／ｃｍ3以上１×１０15ａｔｏｍｓ／ｃｍ3以下であれば、フォトダイオードの空乏層を十分に基板深部に伸張でき、かつ、濃度を均一に制御できるため、フォトダイオード間の空乏層の深さの差による信号出力のばらつきを抑制することが出来る。
【００３５】
(第５の実施形態)
本発明の第５の実施形態に係る固体撮像素子の全体的な構成は第１の実施形態に係る固体撮像素子と同様なため、特徴部分以外の構成の説明は簡略化あるいは省略する。
【００３６】
本実施形態の固体撮像素子の特徴は、ｐ型半導体層１０３がエピタキシャル成長方法により形成されていることである。多段階のイオン注入により、ｐ型の半導体層を形成する場合は、装置スペックに制限され、半導体層が形成される深さは限られる。
【００３７】
一方、ｐ型半導体層１０３をエピタキシャル成長により形成した場合、膜厚を自由に制御することが出来る。図６にエピタキシャル成長により、ｐ型半導体層１０３の膜厚を３．３μｍ、５．０μｍ、７．５μｍと厚くした場合において、波長８００ｎｍの光に対する感度（厚み３．３μｍの時の感度を１としたときの相対感度）を示す。ｐ型半導体層１０３の膜厚が厚くなるほど感度は向上している。ｐ型半導体層１０３とｎ型不純物領域１０４から形成されるフォトダイオードの空乏層はｐ型半導体層１０３の膜厚が厚くなればなるほど、基板深部に伸張することができ、長波長の光に対する感度を向上することが出来る。
【００３８】
（第６の実施形態）
本発明の第６の実施形態に係る固体撮像素子の全体的な構成は第１の実施形態に係る固体撮像素子と同様なため、特徴以外の構成の説明は簡略化あるいは省略する。
【００３９】
本実施形態の固体撮像素子の特徴は、ｐ型半導体層１０３の不純物濃度が均一であることにある。フォトダイオードの感度は基板深部に伸張した空乏層の深さで決定されるため、画素領域１００内で不純物濃度にばらつきがある場合、画素領域１００の複数のフォトダイオード間に感度差が生じ、信号出力にばらつきが生じる。例えば、ｐ型半導体層１０３をエピタキシャル成長方法によって形成すれば、イオン注入によって形成する場合とは異なり、画素領域１００内のｐ型半導体層１０３の不純物濃度を均一にすることが出来るため、信号出力のばらつきを抑制できる。
【００４０】
（第７の実施形態）
本発明の第７の実施形態に係る固体撮像素子の全体的な構成は第１の実施形態に係る固体撮像素子と同様なため、特徴以外の構成の説明は簡略化あるいは省略する。以下の説明は図７を参照しながら行う。
【００４１】
本実施形態の固体撮像素子の特徴は、画素領域１００内のｐ型ウェル領域１０５内にフローティングディフュージョン１０８、または、受光部の電荷をリセットするトランジスタ（不図示）が設けられていることにある。図７に示す固体撮像素子には一例として、フローティングディフュージョン１０８が設けられている。フローティングディフュージョン１０８、トランジスタが直下から半導体基板１０２に向かって延伸したｐ型深部分離領域を有するｐ型ウェル領域１０５内に形成されれば、フローティングディフュージョン１０８ではフォトダイオードからの不必要な電荷を抑制し、トランジスタではフォトダイオードからドレインへの不必要な電荷を抑制し、十分な特性を得ることが出来る。
【産業上の利用可能性】
【００４２】
以上説明したように、本発明の固体撮像素子は、微細化時でもクロストークを抑制したまま感度を高めることが出来るので、夜間の運転支援用車載カメラや暗視用セキュリティカメラなど、種々の撮像装置に有用である。
【図面の簡単な説明】
【００４３】
【図１】各波長の光について、シリコン基板の深さと、当該深さ位置での光強度比との関係を示す図である。
【図２】本発明の第１の実施形態に係る固体撮像素子の全体的な構成を説明するための平面概略図である。
【図３】図２に示すIII−III線における、第１の実施形態に係る固体撮像素子の構成例を示す断面図である。
【図４】第２の実施形態に係る固体撮像素子において、図２に示すIII−III線に相当する線での断面図である。
【図５】第３の実施形態に係る固体撮像素子において、図２に示すIII−III線に相当する線での断面図である。
【図６】８００ｎｍの光に対する感度のｐ型半導体層の膜厚依存性を示す図である。
【図７】第７の実施形態に係る固体撮像素子において、図２に示すIII−III線に相当する線での断面図である。
【図８】空乏層伸張を図った第１の従来技術の固体撮像素子を示す模式断面図である。
【図９】クロストーク抑制を図った第２の従来技術の固体撮像素子を示す模式断面図である。
【符号の説明】
【００４４】
１００      画素領域
１０１      周辺回路領域
１０１ａ    水平シフトレジスタ
１０１ｂ    垂直シフトレジスタ
１０２      半導体基板
１０３      ｐ型半導体層
１０４      ｎ型不純物領域
１０５      ｐ型ウェル領域
１０６      ｐ型深部分離領域
１０７      分離酸化膜
１０８      フローティングディフュージョン
【図１】
2010056402.tif 000004
【図２】
2010056402.tif 000005
【図３】
2010056402.tif 000006
【図４】
2010056402.tif 000007
【図５】
2010056402.tif 000008
【図６】
2010056402.tif 000009
【図７】
2010056402.tif 000010
【図８】
2010056402.tif 000011
【図９】
2010056402.tif 000012