(57)【要約】      （修正有）【課題】３次元実装が可能な半導体モジュールおよび製造方法を提供する。【解決手段】基板１０の半導体素子１１は、第１の絶縁樹脂１４で覆われ、パッケージの導電パターン１５は、第１の絶縁樹脂１４のコンタクト孔２４に設けられた埋め込み電極２５を介して第２の導電パターン２１Ｂと接続される。さらにパッケージの導電パターン１５は第２の絶縁樹脂２７によって覆われ、その開口部に第１の外部電極２８を有する。すなわち、表面に外部電極を形成することにより、３次元実装が可能な半導体モジュールを実現できる。【選択図】図１
2010238994.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも表面が絶縁処理され、少なくとも一層の導電パターンが設けられた実装基板と、
前記導電パターンの第１のパターンと電気的に接続されて設けられた半導体素子と、
前記導電パターンおよび半導体素子を覆って前記実装基板に設けられた第１の絶縁樹脂と、
前記第１の絶縁樹脂の表面に開口部を有し、前記導電パターンの内の第２のパターンを露出するコンタクト孔と、
前記コンタクト孔の少なくとも表面に設けられ且つ前記第２のパターンとコンタクトする埋め込み電極と、
前記埋め込み電極と同一または異なる材料で、前記第１の絶縁樹脂の表面に延在して設けられたパッケージの導電パターンとを有する事を特徴とした半導体モジュール。
【請求項２】
前記パッケージの導電パターンは、少なくとも一層の配線を有する請求項１に記載の半導体モジュール。
【請求項３】
前記パッケージの導電パターンは圧延金属からなることを特徴とする請求項２に記載の半導体モジュール
【請求項４】
前記配線は、埋め込み電極と接続される突起部を有し、前記突起部は前記配線と同一材料からなることを特徴とする請求項３に記載の半導体モジュール。
【請求項５】
前記埋め込み電極は、導電ペーストまたはメッキからなることを特徴とする請求項１から４に記載の半導体モジュール。
【請求項６】
前記第１の絶縁樹脂の上に設けられた前記パッケージの導電パターンは、レジストに覆われ、前記レジストの開口部から前記パッケージの導電パターンが露出されている請求項３または請求項４に記載の半導体モジュール。
【請求項７】
前記実装基板と前記第１の絶縁樹脂から成るパッケージは、表面、裏面および４つの側面から成る６面体で成り、前記側面は、ダイシングよりなる面でなる請求項１に記載の半導体モジュール。
【請求項８】
前記第２の導電パターンは、前記側面に露出する請求項７に記載の半導体モジュール。
【請求項９】
前記第２の導電パターンの電極に相当する部分は、前記側面から内側に後退してなる請求項８に記載の半導体モジュール。
【請求項１０】
少なくとも表面が絶縁処理され、導電パターンが設けられたモジュールの形成領域がマトリックス状に配置された実装基板を用意し、
前記形成領域に位置する前記導電パターンの第１の導電パターンの夫々に半導体素子または／および受動素子を電気的に接続して設け、
前記実装基板、前記導電パターン、前記半導体素子または／および受動素子を被覆する第１の絶縁樹脂を設け、
前記第１の絶縁樹脂の表面に、前記実装基板に設けられた導電パターンの内の、第２の導電パターンと電気的に接続されるパッケージの導電パターンを形成し、
前記モジュールの形成領域毎にダイシングする事を特徴とする半導体モジュールの製造方法。
【請求項１１】
前記パッケージの導電パターンは、第１のモジュールの形成領域と前記第１のモジュールの形成領域と隣接する第２のモジュールの形成領域に形成され、ダイシングの際に分離される請求項１０に記載の半導体モジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体モジュールおよびその製造方法に関するものである。
【背景技術】
【０００２】
近年、電子機器の小型化、高機能化に伴い、電子機器に使用される半導体モジュールの更なる小型化が求められている。半導体モジュールの小型は、これまで半導体プロセスの微細化により支えられてきた。
【０００３】
しかしながら半導体プロセスの微細化は、そろそろ限界に近づき、更に微細化を実現しようとすれば膨大な設備投資が必要とされる。しかも１つの半導体チップの中にいろいろな機能を実現しようとすると、膨大な数の素子で回路網を構築しなければならず、より多くの人と時間が必要とされる。
【０００４】
これを回避する手段として２０００年頃よりＳＩＰ（Ｓｙｓｔｅｍ  ｉｎ  Ｐａｃｋａｇｅ）の概念が生まれてきた。これは、半導体の後工程、つまり実装技術をうまく利用して、複数の半導体チップを１パッケージにし、その際、受動素子、センサ等を１つのパッケージまたはモジュールとして実現するものである。
【０００５】
主に実装基板の上に、検証された多数の半導体素子や受動素子が、平面的に、または３次元的に配置され、そのまま封止されずにモジュールとして構成されたり、信頼性向上のために絶縁樹脂で封止されたりする。
【０００６】
さらにモジュールの上方から入射するノイズもしくはモジュールから外部へ放射するノイズを遮断する必要のあるモジュールにおいては、シールドケースで遮蔽する必要がある。
【０００７】
以下に、従来のシールドケースでシールドされたモジュールの製造方法を示す。
【０００８】
まず、図８に示すように、親基板１０２１を用意する。この親基板の中には縦横に子基板１０２２が連結して配列されている。この親基板にクリームはんだ（図示せず）を印刷した後、電子部品１０５２を実装し、リフローすることにより電子部品をすべての子基板に固着する。次に子基板の横側面をダイシングしてスリットを形成して隣接する子基板同士の信号端子を分離した後に子基板の検査を行い、さらにシールドケース１１５０を被せる。図９は親基板にシールドケースを被せた斜視図であり、図１０は親基板にシールドケースを被せた要部断面図である。最終的に子基板は親基板から個片に分割される。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００１−３１３２２４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながらこのような従来のモジュールではシールドケース内に回路機能を収める必要があり、高集積化が難しかった。また、シールドケースを各子基板ことに被せる必要があり、生産効率が低かった。さらには、電子部品の上にシールドケースを被せるためにはクリアランス（隙間）が必要であり、低背化が難しかった。
【課題を解決するための手段】
【００１１】
本発明は、前述の課題に鑑みてなされ、少なくとも表面が絶縁処理され、少なくとも一層の導電パターンが設けられた実装基板と、前記導電パターンの第１のパターンと電気的に接続されて設けられた半導体素子と、前記導電パターンおよび半導体素子を覆って前記実装基板に設けられた第１の絶縁樹脂と、前記第１の絶縁樹脂の表面に開口部を有し、前記導電パターンの内の第２のパターンを露出するコンタクト孔と、前記コンタクト孔の少なくとも表面に設けられ且つ前記第２のパターンとコンタクトする埋め込み電極と、前記埋め込み電極と同一または異なる材料で、前記第１の絶縁樹脂の表面に延在して設けられたパッケージの導電パターンとを有する事で解決するものである。
【発明の効果】
【００１２】
本発明によれば、パッケージのＺ軸方向にコンタクトを設け、パッケージの表面にシールド層を兼ねる導電パターンを設けたため、モジュールのシールドと高集積化を両立することが可能となった。
【図面の簡単な説明】
【００１３】
【図１】本発明の半導体モジュールを説明する図である。
【図２】本発明の半導体モジュールを説明する図である。
【図３】本発明の半導体モジュールを説明する図である。
【図４】本発明の半導体モジュールを説明する図である。
【図５】本発明の半導体モジュールを説明する図である。
【図６】本発明の半導体モジュールの製造方法を説明する図である。
【図７】本発明の半導体モジュールの製造方法を説明する図である。
【図８】従来の半導体モジュールを説明する図である。
【図９】従来の半導体モジュールを説明する図である。
【図１０】従来の半導体モジュールを説明する図である。
【発明を実施するための形態】
【００１４】
本発明は、プリント基板等の基板１０上に半導体素子１１が設けられ、絶縁樹脂で封止された半導体モジュール１３に関するものである。
【００１５】
更に第１の絶縁樹脂１４から成る樹脂パッケージの表面に、半導体素子１１と電気的に接続されるパッケージの導電パターン１５を形成するものである。導電パターン１５は、少なくとも配線を有するものである。
【００１６】
パッケージの表面に設けられた配線により、色々な機能を更に持たせる事が可能である。  例えば、パッケージの表面の配線に電極を設ければ、パッケージの上に更にパッケージを実装できるＰＯＰ（Ｐａｃｋａｇｅ  Ｏｎ  Ｐａｃｋａｇｅ）とする事が可能である。
【００１７】
更にパッケージの表面の配線に電極を設ければ、モジュールと関係する回路機能をディスクリート部品で構成することも可能である。例えば、ノイズ等の低減でチップコンデンサ、チップ抵抗またはソレノイド等を配置することができる。
【００１８】
ＰＯＰを実現するためには本半導体モジュール１３を２つ用意して積層しても良いし、上層にＢＧＡ型のパッケージを実装しても良い。
【実施例】
【００１９】
図１は本発明の実施形態に係る半導体モジュールの概略断面図である。図１に基づいて実施形態の半導体モジュールについて説明する。
【００２０】
基板１０はコア層が樹脂からなる実装基板である。樹脂からなるコア層の両側には導電パターン２１、２２が形成されている。この基板１０は、金属から成るコア層と、コア層の両側の絶縁樹脂と、絶縁樹脂の上に形成された導電パターンからなる構造を有していても良い。また、この基板１０はセラミック基板であっても良い。
【００２１】
さらには、基板１０はこれに限定されるものではなく、エンベデッド基板と呼ばれる基板の中に半導体素子が内蔵されているものであってもよい。更に、基板１０は、２層基板に限定されるものではなく、４層基板、６層基板・・・と多層基板で構成されるものであってもよい。
【００２２】
基板１０には、少なくとも一つの半導体素子１１が固着される。ここで、半導体素子１１は、金属細線２３で第1の導電パターン２１Ａと電気的に接続されているが、フェイスダウンで実装されても良い。さらには、あわせて受動素子１２が固着されても良い。受動素子１２は半導体素子以外の素子として図示したもので、例えばチップコンデンサ、チップ抵抗、コイル、センサ等が考えられる。また、ＭＥＭＳで製造された地磁気センサ、加速度センサ、圧力センサ等でもよい。固着は、それぞれの素子構造により方法が異なるが、一般にははんだ等のロウ材やＡｇペースト等の導電ペーストが採用される。また絶縁ペーストで固着しても良い。
【００２３】
基板１０の上には第１の絶縁樹脂１４が設けられ、半導体素子１１および受動素子１２を覆って封止している。この絶縁樹脂１４は、例えばトランスファーモールド法により形成される。また他の方法として、インジェクションモールド法、ポッティング法等でも良い。ただし、ポッティング法の場合、パッケージの表面は、研磨してある程度の平坦性を出す必要があるが、金型を用いたトランスファーモールド法やインジェクション法は、金型でパッケージの表面の平滑度が出せるため、配線の形成に於いて断線等の不具合が発生する可能性がない。
【００２４】
第１の絶縁樹脂１４にはコンタクト孔２４が設けられ、例えばＡｇペーストからなる埋め込み電極２５によって第２の配線パターン２１Ｂとパッケージの導電パターン１５とが電気的に接続されている。導電パターン１５は銅箔または銅めっきが用いられるが、銅箔を用いることにより後述するように簡便にパッケージの配線パターン１５を形成することが可能であるので銅箔を用いることが望ましい。導電パターン１５として銅箔を用いる場合には、第１の絶縁樹脂１４との接着のために絶縁性の接着層２６が設けられる。
【００２５】
導電パターン１５は、少なくとも配線パターンが形成されている。配線パターン以外にも、外部電極やアイランドなどが設けられても良い。導電パターン１５は、金属でなることから絶縁樹脂で封止された回路への影響を軽減するシールドとしての機能も果たす。
【００２６】
導電パターン１５は第２の絶縁樹脂２７でカバーされている。第２の絶縁層２７はソルダーレジストであってもよい。導電パターン１５に外部電極が形成される場合には、第２の絶縁層２７の開口部から導電パターン１５の一部である第１の外部電極２８が露出している。
【００２７】
第３の配線パターン２２は、基板１０のうち、第１の配線パターン２１Ａおよび第２の配線パターン２２Ｂが形成される面とは反対の面に形成される。第３の配線パターン２２は前述したソルダーレジストＲでカバーされており、ソルダーレジストＲの開口部から導電パターン２２からなる第２の外部電極２９が露出している。
【００２８】
図２は本発明の実施形態に係る半導体モジュールの概略平面図である。第１の絶縁樹脂１４（図示せず）の上には、一端は埋め込み電極２５と接続しており、他端はこのモジュールの上に素子を実装するための第１の外部電極２８と一体となっているパッケージの導電パターン１５が形成されている。埋め込み電極２５と接続している部分は第２の導電パターン２１Ｂを露出したコンタクト孔２４（×で図示）と電気的に接続している。第１の外部電極２８は第２の絶縁樹脂２７の開口部から一部が露出している。
【００２９】
図３は本発明のモジュールの他の実施形態の概略平面図である。実装基板１０の第１の領域にはコンタクト孔２４Ａが形成されており、第２の領域にはコンタクト孔２４Ｂが形成されている。導電パターン１５はコンタクト孔２４Ａおよびコンタクト孔２４Ｂと接続されており、配線として機能している。導電パターン１５は多層構造を有していてもよく、図３に示すとおり配線が交差する構造であっても良い。
【００３０】
図４は本発明の実施形態に係る半導体モジュールをＰＯＰに適用した場合の概略断面図である。本発明の実施形態の場合、多端子に対応するため、半導体モジュール１３の第１の外部電極２８および／または第２の外部電極２９は、ＢＧＡの如くマトリックス状に配置されていることが望ましい。
【００３１】
図４では、下層のモジュールとして本発明の半導体モジュール１３を用い、上層のモジュールとしてＭＡＰ（Mold Array Package）法を採用したＢＧＡ型のパッケージを示しているが、上層のモジュールはこれに限定されるものではなく、リードフレーム型の半導体パッケージ、受動素子、センサ等が実装されても良い。
【００３２】
図５は本発明の他の実施形態に係る半導体モジュールの概略断面図である。図１とは導電パターン１５が側面から露出している点が異なる。これは後述する製造方法で、半導体モジュール１３の個片化と導電パターン１５の分離とを同時に行うものである。
【００３３】
続いて本半導体モジュールの製造方法を図６乃至図７を参照して説明する。
【００３４】
先ず図６（Ａ）に示すように大判基板１００を用意する。この大判基板１０は、図１に示した基板１０が複数取れるように成っている、いわゆるＭＡＰ基板である。
【００３５】
以下、図１に示した半導体モジュール一つ分に相当する部分の基板をモジュール形成領域３０として定義する。図６（Ｂ）は図６（Ａ）の概略平面図である。大判基板１００は、図６（Ｂ）のように、モジュール形成領域３０がマトリックス状に配置されてブロック３１が形成され、このブロック３１が少なくとも１つ設けられている。このブロックの数は、内蔵素子のサイズで決定され、大きいものは大判基板に対してブロックが一つ、サイズが小さければ複数形成される。更に、ブロックの周囲を金型で押さえてトランスファーモールドするため、周辺部に縁３２の部分がある。また、大判基板１００には導電パターン２１、２２が形成されている。第３の導電パターン２２の表面のうち第２の外部電極２９を除いた部分にはソルダーレジストＲが成膜されている。
【００３６】
大判基板１００に半導体素子１１および受動素子１２が実装される。半導体素子１１はベアチップがフェイスアップで実装され、金属細線２３で第１の導電パターン２１Ａと接続される。半導体素子１１はフェイスダウンで実装されてもよい。この場合ははんだバンプなどにより接続される。受動素子１２は、具体的には、チップコンデンサ、チップ抵抗、ソレノイド等である。更には、センサ、ソーフィルタ、ＭＥＭＳ加工のデバイス等であってもよい。
【００３７】
次に、図６（Ｃ）に示すようにトランスファーモールド法により樹脂封止する。トランスファーモールド法とは、上と下の金型で構成するキャビティ（図示せず）に第１の絶縁樹脂１４を注入することにより樹脂封止するものである。第１の絶縁樹脂１４の上には配線パターンを配置するので、第１の絶縁樹脂１４の表面はフラットであることが望ましい。更には接着性を向上させるために梨地加工されることが望ましい。図６（Ｄ）は図６（Ｃ）の概略平面図である。大判基板１００は図６（Ｄ）に示されるように縁３２を残して樹脂封止される。
【００３８】
続いてコンタクト孔２４を開口する。ここではレーザ加工で行われ、基板１０上の第２の導電パターン２１Ｂが露出される。さらに図６（Ｅ）に示すように、コンタクト孔２４に導電ペーストを塗布して埋め込み電極２５を形成する。ここでは、Ａｇペーストが採用され、例えばスクリーン印刷で埋め込まれた後、温度を上昇させることにより硬化される。ここまでの工程で、第１の絶縁樹脂１４の表面にペーストが残存したり、ペーストが収縮硬化してコンタクト孔２４が凹んで形成されたりすることがある。この場合には必要に応じてパッケージ全体が表面研磨される。
【００３９】
一方、この埋め込み電極２５の形成はメッキ処理によっても可能である。このメッキ処理では、第１の絶縁樹脂１４の表面およびコンタクト孔２４の内壁に、無電解銅メッキ膜を形成し、その後、導電パターンに相当する部分が開口されたレジストマスクを介して、電解銅メッキを行う。この方法を用いた場合、後述するモジュールの導電パターン１５を埋め込み電極と同時に形成することが可能である。電解銅めっきの後、パターン以外の無電解銅膜はエッチングにより取り除かれる。
【００４０】
埋め込み電極２５を形成する工程に続いて、図７（Ａ）に示すように、接着ペーストで接着層２６を形成したのち、銅箔３４を貼りあわせる。銅箔３４は圧延銅箔であることが望ましい。銅箔３４にはコンタクト孔２４との接触のための凸部３５が形成されている。
【００４１】
銅箔３４はパッケージの導電パターン１５が予めエッチングもしくはパンチングで形成され、さらにタイバーのような連結辺で個片がリンクされたリードフレーム状の形状であることが望ましい。パッケージの導電パターンがパンチングで形成された場合、端面のバリは下向き（基板側）になるように配置することが望ましい。バリにより接着層２６との密着性が向上する。
【００４２】
銅箔３４は予めパッケージの導電パターンが形成されたものでなくてもよい。この場合には、凸部３５が形成されるように銅箔３４をハーフエッチングし、この凸部３５が埋め込み電極２５と接合するように貼り合せる。その後パッケージの導電パターン１５に相当する部分をマスキングし、不要な部分をエッチングすることによりパッケージの導電パターン１５を形成する。
【００４３】
パッケージの導電パターン１５の表面のうち第１の外部電極２７を除いた部分に第２の絶縁樹脂２７を形成したのち、図７（Ｂ）に示すように個片に切り分ける。個片化は研削式のダイシング装置、もしくはレーザによるダイシング装置をもちいる。
【００４４】
本製造方法によって製造された半導体モジュール１３は、第１の外部電極２７と第２の外部電極２９が設けられ、ＰＯＰ構造を可能とするものである。
【符号の説明】
【００４５】
１０：基板  １１：半導体素子  １２：受動素子  １３：半導体モジュール
１４：第１の絶縁樹脂  １５：パッケージの導電パターン  
２１Ａ：第１の導電パターン  ２１Ｂ：第２の導電パターン  
２２：第３の導電パターン
２４：コンタクト孔  ２５：埋め込み電極  ２６：接着層
【図１】
2010238994.tif 000003
【図２】
2010238994.tif 000004
【図３】
2010238994.tif 000005
【図４】
2010238994.tif 000006
【図５】
2010238994.tif 000007
【図６】
2010238994.tif 000008
【図７】
2010238994.tif 000009
【図８】
2010238994.tif 000010
【図９】
2010238994.tif 000011
【図１０】
2010238994.tif 000012