(57)【要約】      （修正有）【課題】内部から外部への電磁波の放射を抑制し、かつ、外部からの電磁波を遮断することが可能なウェーハレベルでパッケージングされた半導体装置を提供すること。【解決手段】ＧａＡｓ基板１１と、このＧａＡｓ基板１１上に形成されたゲート電極１３、ドレイン電極１４およびソース電極１５を有する複数の電界効果トランジスタと、これらの電界効果トランジスタ間及び、電界効果トランジスタとＧａＡｓ基板１１に形成された入力パッド、出力パッドとをそれぞれ接続するマイクロストリップ線路と、ＧａＡｓ基板１１上に形成され、マイクロストリップ線路及び複数の電界効果トランジスタを覆う中空金属膜２１と、を具備する。【選択図】図２
2010056289.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
この基板上に形成されたゲート電極、ドレイン電極およびソース電極を有する複数の電界効果トランジスタと、
これらの電界効果トランジスタ間及び、前記電界効果トランジスタと前記半導体基板に形成された入力パッド、出力パッドとをそれぞれ接続するマイクロストリップ線路と、
前記半導体基板上に形成され、前記マイクロストリップ線路及び、複数の前記電界効果トランジスタを覆う中空金属膜と、
を具備することを特徴とする半導体装置。
【請求項２】
前記金属膜は、前記電界効果トランジスタ上及び、前記マイクロストリップ線路のインピーダンスが不連続な箇所の上に形成されたことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記金属膜は、この内面に中空保護層を有することを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記金属膜は、接地していることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記金属膜は、Ａｕで形成されることを特徴とする請求項４に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波半導体装置のパッケージに関し、特に、ウェーハレベルのパッケージを備えた半導体装置に関する。
【背景技術】
【０００２】
従来、この種の電界効果トランジスタでは、気密性を持たせるために、金属やセラミックなどからなる筺体に半導体装置および整合回路等を配してパッケージングがなされていた。
【０００３】
ところが、このパッケージの筺体にかかるコストが大きく、このことが半導体装置のコスト面で、低価格化の障害になっており、また、樹脂などによるポッティングでは、ゲート電極の容量増加によって利得低下が起こるという問題などが発生していた。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
この問題を解決するための技術として、中空保護膜により半導体装置自体に気密性を持たせ、なおかつ、ゲート電極の容量を低減できるウェーハレベルパッケージングが本出願人会社で開発され特許出願されている（特願２００８−０１３７２１）。
【０００５】
しかし、この技術を用いた電界効果トランジスタにおいては、例えば電界効果トランジスタや、配線における分岐箇所、合流箇所等のインピーダンスが不連続な箇所で発生する電磁波の反射により、電磁波が外部に放射されるという問題がある。さらに、外部の電磁波を遮断することもできないという問題もある。
【０００６】
そこで、本発明の目的は、内部から外部への電磁波の放射を抑制し、かつ、外部からの電磁波を遮断することが可能なウェーハレベルでパッケージングされた半導体装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明による半導体装置は、半導体基板と、この基板上に形成されたゲート電極、ドレイン電極およびソース電極を有する複数の電界効果トランジスタと、これらの電界効果トランジスタ間及び、電界効果トランジスタと半導体基板に形成された入力パッド、出力パッドとをそれぞれ接続するマイクロストリップ線路と、半導体基板上に形成され、マイクロストリップ線路及び、複数の電界効果トランジスタを覆う中空金属膜と、を具備することを特徴とするものである。
【発明の効果】
【０００８】
本発明によれば、少なくとも電界効果トランジスタ上及び、マイクロストリップ線路におけるインピーダンスが不連続な箇所上は、金属膜で覆われているため、内部から外部への電磁波の放射を抑制し、かつ、外部からの電磁波を遮断することが可能なウェーハレベルでパッケージングされた半導体装置を提供することができる。
【発明を実施するための最良の形態】
【０００９】
以下に、本発明の実施形態について図１〜図３を参照して説明する。
【００１０】
図１は、本実施形態に係る半導体装置を示す上面図である。また、図２は、図１の破線Ａ−Ａ´に沿った構造断面図であり、図３は、図１の破線Ｂ−Ｂ´に沿った構造断面図である。なお、図１においては、後述する金属膜は省略している。
【００１１】
図１に示すように、本実施形態に示す半導体装置は、図２または図３に示すＧａＡｓ基板１１上に、複数の電界効果トランジスタ１２（以下、ＦＥＴと称す）が形成されている。これらのＦＥＴ１２は、例えば増幅器として機能する複数のＦＥＴ１２１（以下、増幅段ＦＥＴと称す）と、この増幅段ＦＥＴを駆動するためのドライバとして機能する複数のＦＥＴ１２２（以下、ドライバ段ＦＥＴと称す）とで構成されている。これらのＦＥＴ１２は、それぞれゲート電極１３、ドレイン電極１４およびソース電極１５を有しており、これらの電極１３、１４，１５が、それぞれＧａＡｓ基板１１上に形成されている。なお、ゲート電極１３とドレイン電極１５とが交差する箇所及び、ゲート電極１３と後述するマイクロストリップ線路１６との接続箇所とドレイン電極１５とが重なる箇所は、ドレイン電極１５をエアブリッジ構造とすることで、互いに離間して形成されている。このようなＧａＡｓ基板１１上のそれぞれのＦＥＴ１２は、マイクロストリップ線路１６によって相互に接続されている。具体的には、以下の通りである。
【００１２】
まず、ＧａＡｓ基板１１上に形成された入力パッド１７に接続されるマイクロストリップ線路１６は、分岐され、ドライバ段ＦＥＴ１２２のゲート電極１３に接続される。ドライバ段ＦＥＴ１２２が有するそれぞれのドレイン電極１４に接続されるマイクロストリップ線路１６は、一旦合流され、再び分岐された後、増幅段ＦＥＴ１２２がそれぞれ有するゲート電極１３に接続される。増幅段ＦＥＴ１２２が有するそれぞれのドレイン電極１４に接続されるマイクロストリップ線路１６は、合流され、ＧａＡｓ基板１１上に形成された出力パッド１８に接続される。
【００１３】
このようなマイクロストリップ線路１６、入出力パッド１７、１８及び、それぞれのＦＥＴ１２は、それぞれ中空保護膜１９で覆われている。中空保護膜１９は、例えばシリコン酸化膜により形成される。この中空保護膜１９は、図２に示すように、その内面がＦＥＴ１２が有するそれぞれの電極１３、１４、１５と離間して形成されている。同様に、中空保護層１９は、図３に示すように、その内面がマイクロストリップ線路１６と離間して形成されている。また、中空保護層１９は、ＧａＡｓ基板１１上において、ＦＥＴ１２及びマイクロストリップ線路１６が形成された領域以外に形成された接地電極２０に接している。なお、この接地電極２０とＦＥＴ１２のソース電極１５とは一体形成されたものである。
【００１４】
ここで、本実施形態による半導体装置は、図２、図３に示すように、中空保護膜１９上に、接地電極２０に接続された金属膜２１が形成されている。この金属膜２１は、中空保護膜１９及び接地電極２０が形成されたＧａＡｓ基板１１上に、例えば金を全面蒸着することで形成される。ただし、入出力パッド１７、１８上には形成されない。
【００１５】
以上に示す本実施形態の半導体装置は、ＦＥＴ１２及び、マイクロストリップ線路１６が金属膜２０で覆われている。従って、ＦＥＴ１２及び、マイクロストリップ線路の分岐箇所、合流箇所における電磁波の反射による外部への放射を抑制することができると同時に、この金属膜２１によって、外部から入射される電磁波を遮断することもできる。
【００１６】
以上の本発明の実施形態による半導体装置を説明した。しかし、実施の形態は、これに限るものではなく、中空保護膜１９を有するウェーハレベルでパッケージングされた半導体装置において適用可能である。
【００１７】
また、上述の半導体装置は、ＧａＡｓ基板１１上に金が全面蒸着されたものであったが、金属膜２１は、ＦＥＴ１２上及び、マイクロストリップ線路１６の分岐、合流等のインピーダンスが不連続な箇所上のみに形成してもよい。これにより、金属膜２１にかかるコストをさらに低減することもできる。
【００１８】
また、上述の半導体装置において、金属膜２１は、中空保護膜１９上に形成されているが、この中空保護膜１９がなく、ＦＥＴ１２及びマイクロストリップ線路１６の少なくとも一部を、直接金属膜２１で覆った構造であっても、上述と同様の効果を得ることができる。
【００１９】
なお、上述の半導体装置における基板は、ＧａＡｓ基板に限らず、ＧａＮ基板であってもよいし、また、金属膜２１は、金に限らず、電磁波を遮断する効果を有するものであれば、適用可能である。
【図面の簡単な説明】
【００２０】
【図１】本実施形態の半導体装置を示す上面図である。
【図２】図１の破線Ａ−Ａ´に沿った構造断面図である。
【図３】図１の破線Ｂ−Ｂ´に沿った構造断面図である。
【符号の説明】
【００２１】
１１・・・ＧａＡｓ基板、１２・・・電界効果トランジスタ（ＦＥＴ）、１２１・・・増幅段ＦＥＴ、１２２・・・ドライバ段ＦＥＴ、１３・・・ゲート電極、１４・・・ドレイン電極、１５・・・ソース電極、１６・・・マイクロストリップ線路、１７・・・入力パッド、１８・・・出力パッド、１９・・・中空保護膜、２０・・・接地電極、２１・・・金属膜。
【図１】
2010056289.tif 000003
【図２】
2010056289.tif 000004
【図３】
2010056289.tif 000005