(57)【要約】【課題】半導体装置の半導体基板に機械的なダメージを与えることを回避しつつ、その半導体基板の裏面処理をすることができる裏面処理方法を提供する。【解決手段】裏面処理方法は、半導体基板の表面に複数の電極を有する集積回路が設けられた半導体装置を準備し、複数の電極と陽極とを電気的に接続して、半導体基板の裏面に電解液を接触させた状態で陽極酸化を実施することにより裏面を電解研磨するものである。【選択図】図４
2010206188.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面に複数の電極を有する集積回路が設けられた半導体装置を準備し、
前記複数の電極と陽極とを電気的に接続して、前記半導体基板の裏面に電解液を接触させた状態で陽極酸化を実施することにより前記裏面を電解研磨する、裏面処理方法。
【請求項２】
前記集積回路の最上層を構成する前記複数の電極の全面に前記陽極を押しつける、請求項１に記載の裏面処理方法。
【請求項３】
電解研磨後さらに、前記裏面に前記電解液を接触させた状態で電解研磨時の前記陽極の電位より低い電位による陽極酸化を実施することにより裏面部分を多孔質化させる、請求項１または２に記載の裏面処理方法。
【請求項４】
陽極酸化する際、前記半導体基板の前記裏面に光を照射する、請求項１から３のいずれかに記載の裏面処理方法。
【請求項５】
前記電極と前記陽極との間に導電性シートを介して、前記電極を前記陽極に押しつける、請求項１から４のいずれかに記載の裏面処理方法。
【請求項６】
請求項１に記載の裏面処理方法により電解研磨された半導体基板の裏面に、光を照射して前記半導体基板の前記裏面から前記集積回路を解析する、解析方法。
【請求項７】
電解研磨後さらに、前記裏面に前記電解液を接触させた状態で電解研磨時の前記陽極の電位より低い電位による陽極酸化を実施することにより裏面部分を多孔質化させた前記裏面に、前記光を照射して前記半導体基板の前記裏面を解析する、請求項６に記載の解析方法。
【請求項８】
半導体基板の表面に複数の電極を有する集積回路が設けられた半導体装置の当該半導体基板の裏面処理装置であって、
前記半導体基板の裏面に電解液を接触させる接触手段と、
前記電解液に浸漬された陰極と、
前記複数の電極と電気的に接続する陽極と、
前記陰極と前記陽極との間に電流を流す導通手段と、を備える、裏面処理装置。
【請求項９】
前記接触手段は、底部に開口部が設けられた電解槽と、
前記半導体基板の前記裏面で前記開口部を塞ぐように前記半導体装置を押しつけて固定する固定部と、を備え、
前記開口部に前記電解液を溜めることにより、前記半導体基板の前記裏面に前記電解液を接触させることを特徴とする、請求項８に記載の裏面処理装置。
【請求項１０】
前記陽極は、前記複数の電極の全面を覆うように設けられる平板面を有する、請求項８または９に記載の裏面処理装置。
【請求項１１】
前記固定部は、前記電極と前記陽極との間に導電性シートを介して、前記電極を前記陽極に押しつけて固定する、請求項９または１０に記載の裏面処理装置。
【請求項１２】
電解研磨時の前記陽極の電位より低く前記陽極の電位が保持されるように、電流の値を制御する制御部をさらに備える、
請求項８から１１のいずれかに記載の裏面処理装置。
【請求項１３】
前記半導体基板の前記裏面に光を照射する光源をさらに備え、
前記光源から照射された前記光は、前記電解槽の上面開口から前記開口部を通過して、前記裏面に達することを特徴とする、請求項９から１２のいずれかに記載の裏面処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、裏面処理方法、裏面解析方法及び裏面処理装置に関する。
【背景技術】
【０００２】
特許文献１には、半導体装置の不良箇所解析方法が記載されている。この不良箇所解析方法は、ＬＳＩチップの裏面に開口部を形成し、その後、当該開口部に露出したアイランドを除去し、ＬＳＩチップの裏面を主に動物の毛などで形成した、研磨剤を染み込ませた綿棒状のバフを用いて、開口部に露出したＬＳＩチップの裏面を研磨することで鏡面化を実現し、半導体パッケージのリードフレームを介して半導体チップを所定の動作状態に設定し、半導体チップの裏面側から半導体チップの不良箇所からの発光を検出することにより、前記半導体チップの解析を行うものである。同文献によれば、振動を与えることなくＬＳＩチップの裏面側から開口部を形成し、不良箇所での発光を認識する。加えて、乱反射を防止するため、ＬＳＩチップの裏面側を鏡面化するとされている。
【０００３】
又、特許文献２には、半導体素子の故障解析方法が記載されている。この故障解析方法は、裏面研磨による半導体素子の薄膜化により、半導体素子の裏面側からの回路形成面の観察を行いやすくし、その後、半導体素子の回路形成面の観察および発光解析を行うことにより、故障箇所を推定し、推定した故障部分における微小な電位差、電流値を測定することにより、故障部分をトランジスタレベルまで絞り込むものである。同文献によれば、半導体素子の回路形成面の裏面を研磨工具により研削および研磨して、半導体素子を薄膜化するとされている。
【０００４】
非特許文献１には、陽極酸化により形成した多孔質シリコン層を、太陽電池の反射防止膜として利用することが記載されている。この太陽電池の反射防止膜は、ｎ型シリコン基板の片面に燐とホウ素を同時拡散させてｐ型層を形成した太陽電池のｎ型面に白金箔を貼り付けて、弗酸中に浸した後、ｐ型面からタングステンランプによる光照射を行うことで太陽電池を発電させ、自らの発電によりｐ型面を陽極酸化することで、多孔質シリコン層を形成している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−２０５４４０号公報
【特許文献２】特開２００５−２６５８２９号公報
【非特許文献】
【０００６】
【非特許文献１】Ｊｏｕｒｎａｌ  ｏｆ  ｔｈｅ  Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ  Ｓｏｃｉｅｔｙ，Ｖｏｌ．１２９，ｐｐ５９６‐５９９
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１、特許文献２に記載されている研磨法は、何れも、機械的な研磨であり、ＬＳＩチップ裏面に局所的なストレスを掛けて、研磨する。そのため、半導体基板が薄くなると、ＬＳＩチップを破損する危険性が高い。又、完全に半導体基板が割れないまでも、機械的なダメージにより半導体基板内に結晶欠陥が発生すると、故障箇所が増加したり、故障の状態が変化するなど、本来の故障を再現させることが出来なくなり、本来の故障箇所を特定することが困難になる恐れもある。
【課題を解決するための手段】
【０００８】
本発明によれば、
半導体基板の表面に複数の電極を有する集積回路が設けられた半導体装置を準備し、
前記複数の電極と陽極とを電気的に接続して、前記半導体基板の裏面に電解液を接触させた状態で陽極酸化を実施することにより前記裏面を電解研磨する、裏面処理方法が提供される。
【０００９】
又、本発明によれば、
上記裏面処理方法により電解研磨された半導体基板の裏面に、光を照射して前記半導体基板の前記裏面から前記集積回路を解析する、解析方法が提供される。
【００１０】
又、本発明によれば、
半導体基板の表面に複数の電極を有する集積回路が設けられた半導体装置の当該半導体基板の裏面処理装置であって、
前記半導体基板の裏面に電解液を接触させる接触手段と、
前記電解液に浸漬された陰極と、
前記複数の電極と電気的に接続する陽極と、
前記陰極と前記陽極との間に電流を流す導通手段と、を備える、裏面処理装置が提供される。
【００１１】
集積回路を構成する電極の中には、必ず半導体基板に対しオーミック接触で接続されている電極が含まれていることを利用し、無作為に複数の電極を電気的に短絡して電気的接続を図るようにしているので、表面に集積回路が設けられた半導体基板の裏面を電解液に接触させた状態でも、基板との導通が可能になる。このため、基板を外部電源の陽極に接続して、基板の裏面を電解液に接触させた状態で基板裏面を陽極酸化すると、電解液を接触させた裏面部分で電気反応により半導体が除去され、基板裏面が電解研磨される。
【発明の効果】
【００１２】
本発明によれば、半導体装置の半導体基板に機械的なダメージを与えることを回避しつつ、その半導体基板の裏面処理をすることができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態の裏面処理装置の俯瞰図である。
【図２】本発明の第一の適用例の裏面処理装置の断面模式図である。
【図３】本発明の第二の適用例の裏面処理装置の断面模式図である。
【図４】本発明の実施の形態の裏面処理方法を表すフローチャート図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。なお、本実施の形態では図示するように前後左右上下の方向を規定して説明する。しかし、これは構成要素の相対関係を簡単に説明するために便宜的に規定するものである。従って、本発明を実施する製品の製造時や使用時の方向を限定するものではない。
【００１５】
（第一の実施形態）
図１および図２を用いて、本実施の形態の裏面処理装置を説明する。図１は、本実施の形態の裏面処理装置の構成を示す俯瞰図である。図２は、本実施の形態の裏面処理装置の構成を示す断面模式図である。
裏面処理装置は、半導体基板（シリコン基板）の表面に複数の電極を有する集積回路が設けられた半導体装置の当該半導体基板の裏面を処理するものである。ここで、半導体装置は、メモリ、ロジック、混載その他いずれの態様も含む。
裏面処理装置は、半導体基板の裏面に電解液を接触させる接触手段と、電解液に浸漬された陰極１と、複数の電極と電気的に接続する陽極３と、陰極１と陽極３との間に電流を流す導通手段と、を備えるものである。
さらに、本実施の形態の裏面処理装置は、図１に示すように、シャーレ２（電解槽）およびキャップ４（固定部）を備えるものである。
【００１６】
陰極１は、ステンレス製のＬ字形金具のＬ字底辺を丸く曲げ加工したもので、Ｌ字底辺の長さはシャーレ２の内周長よりやや短く、丸の直径はシャーレ２の内径よりやや長くしておく。このような寸法形状の陰極１は、丸く曲げ加工した部分を、そのバネを利用して、シャーレ２の内側に固定することができる。陰極１は、弗酸(電解液)に触れる為、表面を白金メッキで被服しておくことが好ましいが、腐食による消耗を許容して、適宜交換するようにすれば、必ずしも白金メッキを施す必要は無い。 
【００１７】
シャーレ２は、テフロン(登録商標)製で、底部に陽極酸化用の開口部８(図２)となる穴が開いている。又、外側には、陽極３を挿入するガイド溝５が形成され、外側底部には、キャップ４を装着する為の雄ネジ６が形成されている。陽極酸化用の開口部８をシリコンチップ９の裏面で塞いだ状態で、開口部８に電解液を溜めると、シリコンチップ９のシリコン基板の裏面の一部(陽極酸化する予定の部分)に電解液を接触させることができる(図２)。
【００１８】
更に、シャーレ２の内側に固定される陰極１は、上方から、光学的手段による陽極酸化状況の観察、又は、不図示の光源による陽極酸化部への光照射が可能になるよう、陽極酸化用の開口部に陰を作らないように配置する。そのため、シャーレ２の上面開口からかかる開口部を光が通過して、シリコンチップ９のシリコン基板の裏面に光が達する。
【００１９】
陽極３は、ステンレス製のφ字形金具で、直線部分は円形部分に対して直角に折り曲げられた構造になっている。円形部分の直径は、シャーレ２のガイド溝５の間隔に等しく、シャーレ２の下側から、直線部分をガイド溝５に挿入することで、円形部分がシャーレ２底部の陽極酸化用の開口部８(図２)を覆うように装着される。
【００２０】
図１に示すように、キャップ４は、テフロン(登録商標)製で、内側にシャーレ２へ装着する為の雌ネジ７が形成されている。このような構成で、キャップ４をシャーレ２に装着し、回転させて締め付けると、陽極３は、回転することなく、ガイド溝５に沿って、シャーレ２の底面に押し付けられることになる。このように、キャップ４は、陽極３の平板面と接触する底面と、シャーレ２と係合するねじ機構を有してもよい。また、キャップ４は、シャーレ２と取り外し可能に設けられ、シリコン基板の裏面で開口部８(図２)を塞ぐようにシリコンチップ９を押しつけて固定する(接触手段)ものである。
【００２１】
続いて、本実施の形態の裏面処理方法について説明する。
図４は、本発明の実施の形態の裏面処理方法を表すフローチャート図である。
本実施の形態の裏面処理方法は、半導体基板の表面に複数の電極を有する集積回路が設けられた半導体装置を準備し(Ｓ１００)、複数の電極と陽極とを電気的に接続して(Ｓ１０２)、半導体基板の裏面に電解液を接触させた状態で陽極酸化を実施することにより裏面を電解研磨するものある(Ｓ１０４)。
【００２２】
図１に示す裏面処理装置を用いた、本実施の形態の裏面処理方法を実施する第一の適用例を図２に示す。
第一の適用例では、上記電極２１として、シリコン基板の表面に設けられた集積回路の最上層の電極を用いるものである(Ｓ１００)。又、本実施の形態では、電解液として、弗酸１１を用いるものである。
【００２３】
シャーレ２の底部に開口された開口部８をシリコンチップ９（半導体基板の表面に複数の電極を有する集積回路が設けられた半導体装置）の半導体基板(シリコン基板)の裏面で塞ぐように、シャーレ２の下方から陽極３でシリコンチップ９を押さえつけて固定する。このとき、まず、シャーレ２の底面の開口部８周辺部分に耐酸グリース１０を塗り、耐酸グリース１０にシリコンチップ９の裏面を軽く押し付けて仮止めする。シャーレ２に陽極３を装着後、キャップ４で下方から締め付けることで、シリコンチップ９の裏面をシャーレ２の底面に密着させる。さらに、陰極１と陽極３とを電流源２０(導通手段)に電気的に接続する(Ｓ１０２)。
【００２４】
これにより、シリコンチップ９の表面に形成された集積回路の電極のほぼ全てが、陽極３に対し電気的に接続される。さらに、キャップ４による押し付け作用を利用して、シリコンチップ９と陽極３の間に、アルミホイル１６等の導電性シートを挿入しておくことで、シリコンチップ９の全面の電極に対し、より確実な接触が可能になる。但し、この方法は、フリップチップのように、電極がＬＳＩチップの最上層に突出している場合に有効であり、電極より最上層を覆う絶縁膜の方が突出しているＬＳＩチップの場合は、アルミホイル１６の代わりに導電性ペーストを用いることができる。この導電性ペーストは、裏面処理完了後、ＬＳＩチップを洗浄して除去する。
【００２５】
次に、開口部８をシリコンチップ９の裏面で塞いだ状態で、シャーレ２に濃度５０％程度の弗酸１１を入れ、開口部８に電解液を溜めると、シリコン基板裏面の陽極酸化を実施する予定の部分に弗酸１１を接触させた状態で、陽極に＋、陰極に−を印加して、シリコンチップ９の裏面を強電界条件で陽極酸化すると、シリコン基板の裏面が電解研磨されて(Ｓ１０４)、薄板化すると同時に、鏡面に仕上がる。
【００２６】
このとき、装置全体に超音波振動を与えて、陽極酸化の実施により発生する気泡がシリコン基板の裏面に止まらないようにすることが、均一性上、好ましい。シャーレ２の上方から干渉色を光学的手段によりモニターし、シリコン基板が赤色化することを確認すれば、１μｍ程度の範囲で基板厚も制御できる。これにより、光が透過し難い高濃度シリコン基板に対しても、確実に裏面解析可能な基板厚まで薄板化することができる。
【００２７】
又、必要に応じて、シリコンチップ９の裏面の鏡面化した領域を、低電界条件で陽極酸化すると、多孔質シリコン層が形成される(シリコンチップ９の裏面部分の多孔質化)。この多孔質層は、空気とシリコンの混合物の為、空気とシリコンとの中間的な屈折率を有し、シャーレ２の上方から干渉色を光学的手段によりモニターして、多孔質層を所望の膜厚に制御することにより、反射防止膜として利用できる。多孔質シリコン層の密度は、低電界条件により制御することができる。
【００２８】
本実施の形態においては、シリコンと弗酸の界面は、ショットキー接合と見なすことができるので、モデル上、接合に掛かる電界を、強電界、弱電界と称する。強電界および弱電界の条件は、電解研磨または多孔質化処理に応じて、以下のようにして決定することができる。
電界条件は、陽極電位に依存し、弗酸濃度に応じた電流密度で決定することができる。
陽極電位を所定の範囲に調整することにより、電解研磨と多孔質化処理を大まかに区別して、実施することができる。例えば、電解研磨の陽極電位を約６Ｖ以上、多孔質化処理の陽極電位を約３Ｖ以下に設定する。各陽極電位の範囲内で、電流値を制御して電流密度を調整するにより、所望の電界条件を実現することができる。
ここで、陽極電位は、陽極３と陰極１との電位差を測定することにより得られる。
【００２９】
強電界条件においては、陽極電位が約６Ｖ以上の範囲になる条件で、寄生抵抗（電解液の抵抗、接触抵抗、導線抵抗など）による電圧降下を考慮した十分高い印加電圧に対し、適当な電流密度に保持することで、安定した電解研磨を行うことができる。
【００３０】
また、電解研磨の研磨速度は電流密度に依存する。そのため、強電界条件で電流密度を最適化する場合は、弗酸濃度を調整すると、制御可能な研磨速度の幅が広くなる。但し、弗酸濃度が低過ぎると、電解研磨が進行しない為、例えば弗酸濃度は２．５％以上とする。
【００３１】
例えば、電解研磨で、残厚（研磨量）制御の為、研磨速度を落としたい場合は、弗酸の濃度を下げることが考えられるが、研磨速度が速いことが、この手法の利点の一つの為、最終段階で濃度の低い弗酸（濃度を下げ過ぎると、電解研磨にならないので、５％前後のもの）に入れ替えるといった方法も考えられる。
【００３２】
弱電界条件においては、陽極電位が約３Ｖ以下になる条件で、十分低い印加電圧に対し、適当な電流密度に保持することで、安定した多孔質化処理を行うことができる。例えば、多孔質化処理を行うことによりシリコン層に反射防止膜を形成する場合、電流密度を下げ、処理時間を増加させる方が、反射防止膜の層厚の制御が容易になる。これにより、再現性の高い反射防止膜形成が可能となり、安定した反射防止が可能となる。
【００３３】
なお、強電界／弱電界の境界条件に近い、陽極電位が３Ｖ〜６Ｖの範囲の場合、シリコンチップ９の裏面部分には、反射防止膜として最適な屈折率からは外れた、シリコンより空気に近い屈折率を示す、低密度な層が形成されることになる。そのため、多孔質化処理時の陽極電位は約３Ｖ以下が好ましく、電解研磨時の陽極電位は約６Ｖ以上が好ましい。
【００３４】
ここで、本実施形態の裏面処理装置は、さらに不図示の電流制御部(制御部)を備えてもよい。
この電流制御部(制御部)は、実際に電流源２０を制御して、電解研磨時の電界条件に対応した電流が電流源２０から印加されるようにする。つまり電流制御部は、電流源２０を制御して、電流源２０から流す電流値を所望の新たな電流値に変更して、この電流値の電流を流す。本実施の形態では、直流電流を用いるものとする。
【００３５】
裏面処理装置は、以下の工程（ａ）、および（ｂ）からなる処理シーケンスを実行する。
（ａ）シリコンチップ９の裏面に弗酸１１(電解液)を接触させた状態で陽極酸化を実施することにより裏面を電解研磨する工程、
（ｂ）電解研磨後さらに、シリコンチップ９の裏面に弗酸１１を接触させた状態で電解研磨時の陽極３の電位(約６Ｖ以上)より低い電位(約３Ｖ以下)による陽極酸化を実施することにより裏面部分を多孔質化させる工程。
この処理シーケンスは、裏面処理装置内部の電流制御部（不図示）により実行される。電流制御部は、上記（ａ）、および（ｂ）の全工程を制御し、すべての処理が自動に行われるようにしてもよいし、一部の工程を制御するものとしてもよい。また、処理シーケンスは連続して実行されてもよい。
【００３６】
例えば、本実施形態の裏面処理装置は、陽極３と陰極１との電位差を検出する電圧計（不図示）を備えることができる。これにより、裏面処理装置においては、電圧計が陽極３と陰極１との電位差を検出し、この電圧値を電流制御部にフィードバックすることにより、かかる電流制御部は、制御中の電流源２０の電圧変動・寄生抵抗変動に対して、電位差が保持されるように出力電流の値を自動的に補正する。
電流制御部により、電解研磨工程において、陽極３の電位を約６Ｖ以上に保持させ、その後の多孔質化させる工程において、陽極３の電位をより低い約３Ｖ以下に保持させることができる。さらに、この陽極電位の範囲で、電流制御部は、電流密度が一定になるように電流値を制御する。
【００３７】
例えば、裏面処理装置において、電流源２０として定電流源を用い、定電流源による電流制御を実行させてもよい。定電流制御であれば、陽極酸化面積が一定である限り、一定の電流密度に保持することが出来る。そのため、陽極酸化速度、即ち、実際に陽極酸化される部分に掛かる電界を一定に保つことができる。裏面処理装置では、陽極酸化面積が開口部８により装置側で規定されるようになっているので、開口部８の大きさに応じて、電流値を最適化することにより、安定した陽極酸化が実行される。
【００３８】
シリコンチップ９の裏面の鏡面化と多孔質層の形成とを連続して行うために、電解液としては、弗酸１１を含む溶液を用いることが好ましい。また、弗酸１１を含む溶液は、実用上問題ない範囲内でエタノール、弗化アンモニウム等の添加物を含んでいてもよい。又、弗酸１１の濃度は、Ｈ２Ｏ等で調製することができる。
【００３９】
尚、シリコン基板の電解研磨や多孔質化には、正孔が関与している為、前述の陽極酸化方法は、ｐ型シリコン基板に利用できる。ｎ型シリコン基板の場合には、シャーレ２の上方からシリコンチップ９の裏面に光を照射して、光増感電解酸化を行うことで、ｎ型シリコン基板についてもｐ型シリコン基板と同様に陽極酸化により裏面処理ができる。
【００４０】
なお、本実施の形態の裏面処理装置は、不図示の光源を備えることができる。光源としては、タングステンランプ、単色光の光源（例えば、レーザ）等を用いることができる。
この光源は、シャーレ２の上方からシリコンチップ９の裏面に光を照射するものである。この光源から照射された光は、シャーレ２の上面開口から開口部８を通過して、上記裏面に達する。
【００４１】
本発明の実施の形態の作用効果について説明する。
集積回路の最上層を構成する電極２１の中には、必ずシリコン基板に対しオーミック接触で接続されている電極が含まれていることを利用し、無作為にほぼ全電極を電気的に短絡して電気的接続を図るようにしたので、表面に集積回路が形成されたＬＳＩチップの裏面を電解液に浸した状態でも、基板との導通が可能になり、ＬＳＩチップの基板を外部電源の陽極３に接続することが可能になる。通常、シリコン基板はグランド電位に接続されるが、集積回路の動作を安定させる為、このようなシリコン基板へのオーミック接触部は、ＬＳＩチップ全面に配置されているので、グランド電極を介して陽極に電流を供給すれば、基板裏面の均一な陽極酸化が可能になる。又、陽極酸化中に、ＬＳＩチップのほぼ全電極を電気的に短絡しておくことで、集積回路に電気的なダメージが入ることを避ける効果も得られる。従って、裏面処理中に、ＬＳＩチップに新たな故障箇所が発生したり、故障状態が変化する危険性を低減できる。
【００４２】
陽極３となる平板面を有する電極をＬＳＩチップに押し付けることで、ＬＳＩチップのほぼ全電極を電気的に短絡すると同時に、陽極３への電気的接続を行い、更に、この平板面を有する電極を押し付ける力を利用して、裏面処理装置の陽極酸化用の開口部８にＬＳＩチップ裏面を押し付けて固定するようにしたので、短時間で容易に陽極酸化用セルを構成することが可能になる。
【００４３】
以上、説明したように、本実施の形態の裏面処理方法は、薄板化、鏡面仕上げ等の裏面解析を行うための基板裏面処理に、陽極酸化法を適用できるようにしたので、ＬＳＩチップに機械的なダメージが入らず、薄板化に伴うリスクを回避して、裏面解析用サンプルを安全に作成することが可能になる。
【００４４】
更に、シリコンを弱電界で陽極酸化すると、シリコン表面に多孔質層が形成されるので、このシリコン多孔質層を反射防止膜として利用することで、同一設備内で、薄片加工、鏡面仕上げ、反射防止といった一連の基板裏面処理を行うことが可能となり、解析コストの低減と解析時間の短縮を同時に達成することができる。
【００４５】
ここで、屈折率３．５のシリコンと屈折率１の大気の界面における反射防止膜としては、屈折率がこれらの屈折率の相乗平均の１．８７になる膜が好ましい。本実施形態のシリコンの多孔質膜は、シリコンと空気の混合物であることから、シリコンと空気の中間的な屈折率を有し、反射防止膜として利用できる。
【００４６】
又、本実施の形態の裏面処理方法によれば、薄板化、鏡面仕上げ、反射防止といった一連の基板裏面処理を、同一装置内で、陽極酸化条件(電界条件)の変更で実現できるようになる。そのため、同一設備内で、一連の基板裏面処理を簡便に行うことが可能になるので、故障解析のコスト低減と解析時間の短縮が可能になる。更に、各工程毎に、個別の設備、工具、消耗品などを揃える必要が無くなり、解析コストも低減できる。このように、効率よく基板裏面処理を実施することができる。
【００４７】
次に、従来技術と対比しつつ本実施の形態の効果についてさらに説明する。
【００４８】
非特許文献１に記載されている、多孔質シリコン層の形成方法は、自らの発電を利用した、太陽電池固有の方法である。そのため、片面に集積回路が形成されたＬＳＩチップのシリコン基板には適用することが出来ない。
【００４９】
これに対して、上述のとおり、本実施の形態においては、一表面に集積回路が設けられたＬＳＩチップのシリコン基板の裏面に弗酸１１を接触させた状態で、複数の電極と陽極３とを電気的に接続して、裏面のシリコンを弱電界で陽極酸化を実施すると、かかるシリコン表面部分に多孔質層を形成することができる。
【００５０】
また、ＬＳＩチップの裏面解析のための反射防止膜は、電子ビーム蒸着法や、スパッタ法などにより成膜されていた。鏡面加工と薄板化加工の研磨は、同じ研磨法であっても、鏡面加工は仕上げ研磨の為、粒度の細かい砥粒を使用し、基板を薄く加工する研磨では、粒度の粗い砥粒を使用した方が、効率が良い。従って、基板を薄く加工した上で、基板裏面を鏡面に仕上げるには、各々で異なる研磨剤と研磨工具を用意しなければならない。又、基板裏面に粗い砥粒が付着した状態で、鏡面研磨を行っても、傷が残ってしまう為、鏡面研磨に入る前に、超音波洗浄などで、粗い砥粒を除去する工程が必要になる。更に、鏡面研磨後に反射防止を行うには、電子ビーム蒸着装置や、スパッタ装置など、研磨装置とは別の設備で作業する必要がある。途中で装置が替われば、各々の装置の立ち下げ、立ち上げ、試料の固定、取り外しなどに伴い、同一設備で作業する場合に比べ、追加の作業が必要になる。即ち、薄板化、鏡面仕上げ、反射防止といった一連の基板裏面処理を行うと、各々の工程で、設備、工具、消耗品などを揃える必要がある為、解析コストが高額になる上、個別の設備で作業することで、作業が煩雑になり、故障解析の時間が長くなるという問題が発生する要因となっていた。
【００５１】
これに対して、本実施の形態の裏面処理方法は、薄板化、鏡面仕上げ、反射防止といった一連の基板裏面処理を、同一装置内で、陽極酸化条件の変更で実現できるようになる。そのため、同一設備内で、一連の基板裏面処理を簡便に行うことが可能になるので、故障解析のコスト低減と解析時間の短縮が可能になる。更に、各工程毎に、個別の設備、工具、消耗品などを揃える必要が無くなり、解析コストも低減できる。
【００５２】
また、半導体装置ではなく、シリコン基板を陽極酸化するには、シリコン基板の片面にダミー金属膜を形成し、この金属膜と陽極とを接続しつつ、一方の片面に電解液を接触させて陽極酸化することが必要であると考えられる。このため、金属膜を形成する分、陽極酸化する前に作業工程が増加してしまう問題があった。
【００５３】
これに対して、本実施の形態では、半導体装置のシリコン基板を用い、このシリコン基板の表面に形成されている集積回路の最上層を構成する電極の中には、必ずシリコン基板に対しオーミック接触で接続されている電極が含まれていることを利用し、無作為にほぼ全電極を電気的に短絡して電気的接続を図るようにしたので、表面に集積回路が形成されたＬＳＩチップの裏面を電解液に浸した状態でも、基板との導通が可能になり、ＬＳＩチップの基板を外部電源の陽極３に接続することが可能になり、簡便に半導体装置のシリコン基板の裏面処理を実施することができる。
【００５４】
本実施の形態の裏面処理装置は、第一の適用例のようなベアチップのみでなく、パッケージに実装されたＬＳＩチップにも適用できる。フリップチップＢＧＡ（ボールグリッドアレイ）のような、ボール端子がＬＳＩチップ表面側に配置されたパッケージの場合は、ＬＳＩチップの裏面を露出させれば、ボール端子をＬＳＩチップの電極と見なすことで、ベアチップと同じ構成になる。そのため、第一の適用例と同様にして、ＬＳＩチップの裏面を陽極酸化することができる。
【００５５】
（第二の実施の形態）
本実施の形態の裏面処理方法を実施する第二の適用例について説明する。
第二の適用例では、パッケージに実装したままでは、ベアチップと同じ構成にならない、ＱＦＰ（クワッドフラットパッケージ）に実装されたＬＳＩチップに本実施の形態の裏面処理装置を適用する。 
図１の裏面処理装置を用いた、陽極酸化法の第二の適用例を図３に示す。
【００５６】
ＱＦＰ１２は、予めシリコンチップ９の裏面が露出するように裏面を部分的に開封しておく。このＱＦＰ１２を裏面解析用のソケット１３に装着する。
【００５７】
裏面解析用ソケット１３は、通常のテスト用ソケットの上蓋の中央が開口されているもので、ＱＦＰ１２の表裏を逆に装着することで、上蓋の開口部から、部分開封により露出したシリコンチップ９の裏面を観察することができる。この裏面解析用ソケット１３は、販売されているものを利用することができる。
【００５８】
ソケット１３の底面には、テストボードへ装着する為のピン１４が装備されており、各々が、ＱＦＰ１２のリードに電気的に接続されるので、ソケット１３にＱＦＰ１２の裏面を上に向けて装着することにより、シリコンチップ９の裏面が上面、シリコンチップ９の電極に電気的に接続されたピン１４がソケット１３の底面に保持された状態、即ち、ベアチップと同様の構成が実現できる。
【００５９】
但し、シリコンチップ９の裏面は、ＱＦＰ１２の底部とソケット１３の上蓋で囲まれている為、このままでは、シャーレ２の底に開口された開口部８をシリコンチップ９の裏面で塞ぐことはできない。そこで、開口部８と同じ断面形状のテフロン(登録商標)製の筒状スペーサ１５を介して、開口部８をシリコンチップ９の裏面で塞ぐようにする。
【００６０】
シャーレ２とスペーサ１５、及びスペーサ１５とＱＦＰ１２は、耐酸グリース１０を介して密着させ、更に、開口部８の内側に露出するシリコンチップ９周辺のＱＦＰ１２の底部にも、耐酸グリース１０を塗って、ＱＦＰ１２が直接弗酸１１に晒されないようにしておく。 
【００６１】
このような構成にした上で、シャーレ２に陽極３を装着後、キャップ４で下方から締め付けることで、スペーサ１５を介して、シリコンチップ９の裏面をシャーレ２の底面に密着させる。これにより、シリコンチップ９の表面に形成された集積回路の電極のほぼ全てが、ＱＦＰ１２内のボンディングワイヤ、リード２２、ソケット１３内の接触端子、ピン１４を経て、陽極３に対し電気的に接続されることになる。ピン１４と陽極３との間に、アルミホイル１６を挿入しておくことで、全てのピン１４に対し、より確実に陽極が接触することが可能になる。このように、集積回路の電極は、ボンディングワイヤ、リード２２、ソケット１３内の接触端子、ピン１４を介して陽極３と電気的に接続する。さらに、陰極１と陽極３とを電流源２０に電気的に接続する。以下、第一の適用例と同様の手順により、薄板化、鏡面仕上げ、反射防止といった一連のシリコン基板裏面処理ができる。第二の適用例も前述した第一の適用例の本実施の形態の効果と同様の効果が得られる。
【００６２】
本発明は、上記実施形態に限定されるものではなく、様々な変形が可能である。
【００６３】
本実施の形態の裏面処理方法は、ＬＳＩの故障解析の為の手法であり、故障解析の対象となるＬＳＩの形態は、ウェハ状態からパッケージ実装状態など、様々である。第一の適用例は、ウェハから解析対象となるチップを含む部分を切り出したり、パッケージを全開封してベアチップにするなどすることで、ほぼ全ての形態に対応できる。
【００６４】
しかしながら、パッケージが故障原因に影響していた場合、パッケージ実装状態からベアチップ状態にすることで故障を再現しなくなることがあり、故障原因が明確でない状況で、ＬＳＩの形態を変えることは、リスクを伴う。又、裏面処理後の集積回路の解析において、ベアチップ状態で故障を再現させる為には、専用のプローバが必要になるなど、故障解析の環境によっては、ベアチップ状態での故障解析が困難な場合もある。
【００６５】
第二の適用例は、ソケットとスペーサを用意する必要があるが、パッケージ実装状態のまま故障解析を行う場合にも、本実施の形態の裏面処理方法が適用可能であることを示すものである。
【００６６】
本実施の形態の集積回路の故障解析方法は、上記裏面処理方法により電解研磨された半導体基板の裏面に、光を照射して半導体基板の裏面から集積回路を解析するものである。
【００６７】
又、故障解析方法は、電解研磨後さらに、半導体基板の裏面に電解液を接触させた状態で電解研磨時の陽極の電位より低い電位による陽極酸化を実施することにより裏面部分を多孔質化させた当該裏面に、光を照射して半導体基板の裏面から集積回路を解析するものである。
本解析方法において、半導体基板の裏面側の不良箇所からの発光を検出することにより、半導体基板の解析を行うことができる。
【００６８】
例えば、本実施の形態の裏面処理を施したシリコンチップ９、ＱＦＰ１２の等を準備して、集積回路の故障解析手法として、半導体に対する透過率の高い赤外光を利用した、ＥＭＳ（Ｅｍｉｓｓｉｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）法、ＯＢＩＲＣＨ（Ｏｐｔｉｃａｌ  Ｂｅａｍ  Ｉｎｄｕｃｅｄ  Ｒｅｓｉｓｔａｎｃｅ  Ｃｈａｎｇｅ）法等を用いて、チップ裏面から不良個所を検出する手法（裏面解析手法）を実施することができる。
【００６９】
半導体基板裏面が荒れていると、光の散乱により、故障箇所の検出効率が低下し、酷い場合には、基板裏面から基板表面の観察ができなくなるなどの問題が発生することを抑制する為、本実施の形態の裏面処理方法を用いてシリコン基板裏面を平坦に加工する、鏡面加工を実施する。又、基板内での光吸収や、基板裏面での反射により光強度が減衰して、故障箇所の検出感度が低下を抑制する為、鏡面研磨の前に、基板を薄く加工しておく。特に、基板に不純物濃度の高い半導体を使用している場合に、基板を薄くすることが有効である。不純物濃度の低い半導体の場合でも、基板を薄くすることで、基板収差による分解能の低下を抑える効果が得られる。最近では、収差補正機能を持たせた裏面解析用レンズを装備した解析装置も市販されているが、検出感度の点からは、基板を薄くした上で収差補正を行う方が有利である。更に、基板裏面での反射を抑えて、故障箇所の検出感度を上げる為に、本実施の形態の裏面処理方法を用いてシリコン基板裏面に反射防止を施すことが有効である。
【００７０】
ここで、上記ＥＭＳ法について説明する。電流リーク不良は、ホットエレクトロンの発生や少数キャリアの再結合により、極微弱な発光を伴うものである。ＥＭＳ法では、可視光から近赤外光までの有効感度を持つ超高感度冷却ＣＣＤカメラでこれらの微弱発光を検出し、サブミクロンの位置精度で不良箇所を特定することができる。このＣＣＤカメラはシリコン基板を透過する近赤外光を検出できるため、不良に伴う発光をチップ裏面から検出することが可能となる。
【００７１】
更に、上記ＯＢＩＲＣＨ法について説明する。被試験デバイスにレーザービームを照射すると、エネルギーの一部が熱に変換され、その箇所の抵抗値が変化する。抵抗値の変化により、電流が変化する。このような電流変化を輝度変化として表示することで、ＯＢＩＲＣＨ像を得ることができる。電流変化量は、被照射箇所の抵抗の温度係数（ＴＣＲ：Temperature Coefficient Resistance）に依存し、電流変化が正の場合は輝度が明るく、負の場合は暗く表示される。配線やビアにボイドが存在する場合、加熱時に熱伝導が阻害されるため、電流が減少する割合が増加するので暗く表示される。また、ビア底部等に高抵抗層が生じている場合、ＴＣＲが負となり、通常よりも明るく表示される。これにより、ボイドや低抵抗層の発生箇所を検出することができる。
【符号の説明】
【００７２】
１    陰極
２    シャーレ
３    陽極
４    キャップ
５    ガイド溝
６    雄ネジ
７    雌ネジ
８    開口部
９    シリコンチップ
１０  耐酸グリース
１１  弗酸
１２  ＱＦＰ
１３  ソケット
１４  ピン
１５  スペーサ
１６  アルミホイル
２０  電流源
２１  電極
２２  リード
【図１】
2010206188.tif 000003
【図２】
2010206188.tif 000004
【図３】
2010206188.tif 000005
【図４】
2010206188.tif 000006