(57)【要約】【課題】実装状態の良否を容易に確認でき、生産効率を向上することができる半導体装置の製造方法を提供する。【解決手段】半導体装置の製造方法において、複数の半導体装置形成領域２００の隣り合うアウターリード２３同士が連結部を介して連結されたリードフレーム２０において、複数の半導体装置形成領域２００のダイパッド２１にそれぞれ素子３を搭載する工程と、複数の半導体装置形成領域２００のアウターリード２３、連結部及び素子３を一括して被覆する封止体５を形成する工程と、複数の半導体装置形成領域２００間において封止体５の除去を行い、封止体５を複数の半導体装置形成領域２００毎に細分化するとともに、複数の半導体装置形成領域２００のアウターリード２３及びアウターリード２３に連接された連結部を露出する工程と、連結部を切断し、細分化されアウターリード２３が突出する封止体５をリードフレーム２０から分断する工程とを備える。【選択図】図１２
2010056339.tif 000002
【特許請求の範囲】
【請求項１】
複数の半導体装置形成領域の隣り合うリード同士が連結部を介して連結されたリードフレームにおいて、前記複数の半導体装置形成領域のリードにそれぞれ素子を搭載する工程と、
前記複数の半導体装置形成領域の前記リード、前記連結部及び前記素子を一括して被覆する封止体を形成する工程と、
前記複数の半導体装置形成領域間において前記封止体の除去を行い、前記封止体を前記複数の半導体装置形成領域毎に細分化するとともに、前記複数の半導体装置形成領域の前記リードのアウターリード及びこのアウターリードに連接された前記連結部を露出する工程と、
前記連結部を切断し、細分化され前記アウターリードが突出する前記封止体を前記リードフレームから分断する工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
前記封止体を形成する工程は、成形金型の１つのキャビティ内に前記複数の半導体装置形成領域の前記リード、前記連結部及び前記素子を配置する工程と、前記キャビティ内に樹脂を充填し、この樹脂を硬化して前記封止体を形成する工程と、を備えることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記封止体を細分化する工程は、前記リードの前記アウターリードの長さに前記連結部の長さを加算した第１の切断幅寸法において前記封止体の除去を行い、前記封止体を細分化する工程であり、前記連結部を切断する工程は、前記第１の切断幅寸法よりも狭く、前記連結部の長さに相当する第２の切断幅寸法において前記連結部を切断する工程であることを特徴とする請求項１又は請求項２に記載の半導体装置の製造方法。
【請求項４】
前記封止体を細分化する工程は、前記封止体の外表面から前記アウターリード及び前記連結部に向かい、前記アウターリード及び前記連結部に到達前の厚さ方向の一部を残して前記封止体に第１回目の除去を行い、この後に前記封止体の残りの一部を第２回目の除去により取り除き、前記封止体を細分化する工程であることを特徴とする請求項１乃至請求項３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記第２回目の除去における前記封止体の除去量は前記第１回目の除去における除去量に比べて少ないことを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記第１回目の除去はダイシングカッタを用いて前記封止体を除去する工程であり、前記第２回目の除去は、レーザ加工法、ウォータジェット加工法、ケミカル処理法、ブラスト処理法、水素ガスバーニング処理法、炭酸ガス噴射処理法のいずれか１つ又は２つ以上を組み合わせた方法を用いて前記封止体を除去する工程であることを特徴とする請求項４又は請求項５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特にリードに搭載された素子を封止体により被覆する半導体装置の製造方法に関する。
【背景技術】
【０００２】
下記特許文献１に開示されているように、ＱＦＮ（quad flat non lead）構造やＳＯＮ（small out line non lead）構造を採用する半導体装置が知られている。この種の半導体装置は、リードの表面上に搭載された半導体チップを樹脂パッケージによって被覆し、リードの裏面を樹脂パッケージの裏面（実装面）から露出させて電極として使用し、樹脂パッケージの側面からリードを突出させない構造を有する。従って、ＱＦＮ構造やＳＯＮ構造を採用する半導体装置においては、樹脂パッケージの側面からリードが突出しないので小型化を実現することができ、リードの裏面側には樹脂パッケージを形成しないので薄型化を実現することができ、結果的に実装密度を向上することができる。
【０００３】
このＱＦＮ構造やＳＯＮ構造を採用する半導体装置の製造方法は以下の通りである。まず、リードフレームの表面上に半導体チップが搭載される。次に、トランスファーモールド法を使用し、リードフレームのリードの表面上及び半導体チップが樹脂により封止される。このとき、リードフレームは複数の半導体装置の形成領域を有し、隣り合う形成領域間を含み、複数のリード及び複数の半導体チップが一括して樹脂パッケージにより封止される。
【０００４】
次に、リードフレームの半導体装置の形成領域間において、ダイシング装置を使用し、ダイシングブレードを用いてリードの裏面側からリードが切断され、更に樹脂パッケージの厚さ方向の一部がそのまま切断される（ハーフカット）。引き続き、このリードを切断した際に発生するリードの切断面のバリが除去される（デフラッシュ）。
【０００５】
次に、リードフレームの半導体装置の形成領域間において、ダイシング装置を使用し、ダイシングブレードを用いてリードの裏面側から樹脂パッケージの厚さ方向のハーフカットされた残りの一部が切断される（フルカット）。この工程によって、一括して形成された樹脂パッケージは複数の半導体装置の形成領域毎に分断され、かつリードフレームから切り離され、個別化された複数の半導体装置を製造することができる。
【特許文献１】特開２００７−１２３３２７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記特許文献１に開示された発明においては、以下の点について配慮がなされていなかった。ＱＦＮ構造やＳＯＮ構造を採用する半導体装置は、製造上、リードの裏面側からリード及び樹脂パッケージの一部を切断しているので、樹脂パッケージの側面からリードを突出させない構造である。この半導体装置をプリント配線基板に実装するときには、半導体装置のリードの裏面とプリント配線基板の端子との間に半田を介して電気的かつ機械的な接続が行われる。ところが、半田の接合部分は半導体装置の樹脂パッケージの裏面とプリント配線基板との間に存在し、樹脂パッケージの側面側から半田の接合状態を確認することができないので、実装状態の良否を判定することができない。このため、実装状態の良否の確認に時間を要し、半導体装置の生産効率が低下する。
【０００７】
本発明は上記課題を解決するためになされたものである。従って、本発明は、実装状態の良否を容易に確認することができ、生産効率を向上することができる半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明の実施の形態に係る特徴は、半導体装置の製造方法において、複数の半導体装置形成領域の隣り合うリード同士が連結部を介して連結されたリードフレームにおいて、複数の半導体装置形成領域のリードにそれぞれ素子を搭載する工程と、複数の半導体装置形成領域のリード、連結部及び素子を一括して被覆する封止体を形成する工程と、複数の半導体装置形成領域間において封止体の除去を行い、封止体を複数の半導体装置形成領域毎に細分化するとともに、複数の半導体装置形成領域のリードのアウターリード及びこのアウターリードに連接された連結部を露出する工程と、連結部を切断し、細分化されアウターリードが突出する封止体をリードフレームから分断する工程とを備える。
【０００９】
また、実施の形態の特徴に係る半導体装置の製造方法において、封止体を形成する工程は、成形金型の１つのキャビティ内に複数の半導体装置形成領域のリード、連結部及び素子を配置する工程と、キャビティ内に樹脂を充填し、この樹脂を硬化して封止体を形成する工程とを備えることが好ましい。
【００１０】
また、実施の形態の特徴に係る半導体装置の製造方法において、封止体を細分化する工程は、リードのアウターリードの長さに連結部の長さを加算した第１の切断幅寸法において封止体の除去を行い、封止体を細分化する工程であり、連結部を切断する工程は、第１の切断幅寸法よりも狭く、連結部の長さに相当する第２の切断幅寸法において連結部を切断する工程であることが好ましい。
【００１１】
また、実施の形態の特徴に係る半導体装置の製造方法において、封止体を細分化する工程は、封止体の外表面からアウターリード及び連結部に向かい、アウターリード及び連結部に到達前の厚さ方向の一部を残して封止体に第１回目の除去を行い、この後に封止体の残りの一部を第２回目の除去により取り除き、封止体を細分化する工程であることが好ましい。
【００１２】
また、実施の形態の特徴に係る半導体装置の製造方法において、第２回目の除去における封止体の除去量は第１回目の除去における除去量に比べて少ないことが好ましい。
【００１３】
更に、実施の形態の特徴に係る半導体装置の製造方法において、第１回目の除去はダイシングカッタを用いて封止体を除去する工程であり、第２回目の除去は、レーザ加工法、ウォータジェット加工法、ケミカル処理法、ブラスト処理法、水素ガスバーニング処理法、炭酸ガス噴射処理法のいずれか１つ又は２つ以上を組み合わせた方法を用いて封止体を除去する工程であることが好ましい。
【発明の効果】
【００１４】
本発明によれば、実装状態の良否を容易に確認することができ、生産効率を向上することができる半導体装置の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１５】
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、現実のものとは異なる。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている場合がある。
【００１６】
また、以下に示す実施の形態はこの発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は各構成部品の配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
【００１７】
（第１の実施の形態）
本発明の第１の実施の形態は、ＳＯＮ構造を採用する半導体装置及びその製造方法に本発明を適用した例を説明するものである。
【００１８】
［半導体装置の構造］
図１及び図２に示すように、第１の実施の形態に係る半導体装置１は、ＳＯＮ構造を採用し、リード２と、このリード２の表面２Ａ上（図１中、上側表面）に搭載された素子３と、リード２と素子３との間を電気的に接続するワイヤ４と、リード２一部（２１及び２２）の裏面２Ｂを底面に露出させ、リード２の他の一部（２３）を側面から突出させ、リード２の一部の側面及び上面並びに素子３及びワイヤ４を被覆する封止体５とを備えている。
【００１９】
第１の実施の形態において、リード２は、素子３を搭載するダイパッド２１と、このダイパッド２１を支持し必要に応じて機能ピンとして使用される吊りリード２４と、側面及び上面２Ａが封止体５に封止され裏面２Ｂが封止体５の底面から露出し電極として使用されるインナーリード２２と、このインナーリード２２に一体に連結され封止体５の側面から突出するアウターリード２３とを備えている。これらのダイパッド２１、吊りリード２４、インナーリード２２及びアウターリード２３は、半導体装置１の製造過程においてリードフレームから分断されたものである。
【００２０】
第１の実施の形態において、リード２には、表面にニッケル（Ｎｉ）めっきが施された銅（Ｃｕ）フレームが使用されている。リード２の厚さは、０．０５ｍｍ−０．５０ｍｍの範囲内に設定され、ここでは０．１５ｍｍに設定されている。なお、リード２の材料はこれに限定されるものではなく、リード２には、Ｃｕ合金フレーム、鉄（Ｆｅ）−Ｎｉ合金フレーム、又はこれらのフレームの表面に半田やパラジウム（Ｐｄ）がめっきされたフレームを使用することができる。また、リード２の厚さはこの例示に限定されない。
【００２１】
第１の実施の形態に係る半導体装置１においては、平面長手方向の寸法Ｌが２１．５ｍｍに、平面短手方向寸法Ｗが１４．０ｍｍに、厚さ寸法Ｔが３．０ｍｍに設定されている。このようなサイズを有する半導体装置１において、リード２のアウターリード２３は封止体５の側面５Ｓからその面法線方向に突出し、その突出寸法Ｌ１は例えば１．０ｍｍ−２．０ｍｍ、ここでは１．５ｍｍに設定されている。アウターリード２３は、プリント配線基板等の実装基板に半導体装置１を実装した際に封止体５の側面５Ｓから突出し、半田等の接合材の接合状態、つまりアウターリード２３に這い上がる半田の濡れ性を確認するための機能を有する。従って、アウターリード２３は接合状態を確認することができる突出寸法Ｌ１を備えていればよく、突出寸法Ｌ１は、リード２の厚さよりも大きく、封止体５の厚さによりも小さい範囲内に設定すれば足りる。
【００２２】
素子３は、集積回路（ＩＣ又はＬＳＩ）やトランジスタである。なお、素子３は、これらに限定されるものではなく、コンデンサ、抵抗、インダクタ等の素子であってもよい。また、素子３は、単体に限るものではなく、集積回路、トランジスタ、コンデンサ、抵抗、インダクタ等の少なくとも２以上を搭載してもよい。
【００２３】
素子３はここでは集積回路を有する半導体チップであり、この半導体チップの図示しないボンディングパッドとリード２のインナーリード２２との間がワイヤ４を通して電気的に接続されている。ワイヤ４には、例えば金（Ａｕ）ワイヤ、Ｃｕワイヤ、アルミニウム（Ａｌ）ワイヤ等を実用的に使用することができる。
【００２４】
封止体５にはエポキシ系樹脂が使用される。この封止体５は例えばトランスファーモールド法により形成される。
【００２５】
［半導体装置の製造方法］
前述の第１の実施の形態に係る半導体装置１の製造方法は以下の通りである。
【００２６】
まず最初に、図３及び図４に示すリードフレーム２０が製作される。リードフレーム２０は、第１の方向Ｘ及び第１の方向Ｘと交差する（ここでは直交する）第２の方向Ｙにそれぞれ複数の半導体装置形成領域２００を備えている。この配列数に限定されるものではないが、第１の実施の形態において、リードフレーム２００は、第１の方向Ｘに９個、第２の方向Ｙに５個の半導体領域形成領域２００を有し、合計４５個の半導体装置形成領域を有する多連リードフレームである。１つの半導体装置形成領域２００は１つの半導体装置１を製造するためのリード２が連結されている。すなわち、１つの半導体装置形成領域２００には、ダイパット２１、吊りリード２４、インナーリード２２及びアウターリード２３がリードフレーム２０の枠体に連結されている。第１の実施の形態に係る半導体装置１は、ＳＯＮ構造を採用しているので、第２の方向Ｙに配列され隣り合う半導体装置形成領域２００のリード２のアウターリード２３同士が連結部２５を介して連結されている。
【００２７】
図５及び図６に示すように、リードフレーム２０のそれぞれの半導体装置形成領域２００において、ダイパッド２１上に素子３が搭載され、この素子３とインナーリード２２との間がワイヤ４により電気的に接続される。ワイヤ４の接続には例えば超音波ボンディングが使用される。ここでは、素子３は例えば半導体チップであり、この半導体チップは、その裏面をリード２の表面２Ａに向かい合わせ、その表面（ボンディングパッドが配設された面）を上向きにしたフェイスアップ方式により搭載されている。第１の実施の形態においては、このようなフェイスアップ方式に限定されるものではなく、リード２のダイパッド２１の形状やインナーリード２２の形状を変更する必要はあるが、半導体チップの表面をリード２の表面２Ａに向かい合わせてバンブ電極により電気的かつ機械的に接続するフェイスダウン方式を採用し、リード２上に半導体チップを搭載することができる。
【００２８】
図７及び図８に示すように、トランスファーモールド法が使用され、半導体装置形成領域２００のリード２のダイパッド２１、吊りリード２４、インナーリード２２、アウターリード２３、連結部２５、素子３及びワイヤ４を、他の半導体装置形成領域２００のものと一緒に一括して封止する封止体５が形成される。封止体５はトランスファーモールド法を使用して形成され、封止体５には例えばエポキシ系樹脂が使用される。
【００２９】
ここで、図７において輪郭を破線で示すように、トランスファーモールド法において、封止体５の形成には成形金型５０が使用される。すなわち、成形金型５０の１つのキャビティ内に、ここではすべての半導体装置形成領域２００のダイパッド２１、吊りリード２４、インナーリード２２及びアウターリード２３と、すべての半導体装置形成領域２００間の連結部２５、素子３及びワイヤ４とが一緒に配設され、この状態においてキャビティ内にエポキシ系樹脂が充填され、この充填されたエポキシ系樹脂を硬化させることにより、封止体５が形成される。従って、封止体５は、複数の半導体装置形成領域２００及びそれらの間に一括して形成される。封止体５のリードフレーム２０の表面２Ａからの厚さはここでは２．８５ｍｍに設定されている。
【００３０】
図９及び図１０に示すように、複数の半導体装置形成領域２００間を分断するに際し、まず最初に複数の半導体装置形成領域２００において一括して形成された封止体５の細分化が行われる。封止体５の細分化は、封止体５の上面（外表面）からアウターリード２３及び連結部２５に向かい、アウターリード２３及び連結部２５に到達前の厚さ方向の一部を残して封止体５に第１回目の除去（ハーフカット）が行われる。この第１回目の除去は、アウターリード２３の長さに連結部２５の長さを加算した第１の切断幅寸法Ｗ１において、複数の半導体装置形成領域２００間の封止体５が除去される。封止体５の除去には図示しないダイシング装置が使用され、このダイシング装置のダイシングブレードによってカッティングが行われる。第１の切断幅寸法Ｗ１は、後の連結部２５の切断工程が実施された後にアウターリード２３が封止体５の側面５Ｓから突出する寸法、例えば３．０ｍｍ−３．５ｍｍ、ここでは３．２ｍｍに設定される。
【００３１】
更に、第１回目の除去において、封止体５の一部は少なくともアウターリード２３の上面２Ａ上に残される。第１回目の除去はダイシング装置を使用した機械的な切断であって、物理的な応力がリードフレーム２０や封止体５に加わるので、リード２特にアウターリード２３に損傷を与えないように、又インナーリード２２と封止体５との界面に剥離を生じないように、封止体５の一部が残される。この封止体５の一部の厚さは例えば０．０５ｍｍ−０．２０ｍｍの範囲内に設定される。
【００３２】
引き続き、図１１に示すように、封止体５に第２回目の除去が行われ、複数の半導体装置形成領域２００間の封止体５の残りの一部が除去され、この複数の半導体装置形成領域２００間のアウターリード２３及び連結部２５の表面２Ａが露出される。第２回目の除去には、アウターリード２３に損傷を与えることなく、又インナーリード２２と封止体５との界面に剥離を生じないことなく、封止体５の一部が取り除ける加工方法、第１の実施の形態においてはレーザ加工法が使用される。レーザ加工法においては、封止体５の残り一部に選択的にレーザ光を照射し、瞬時にその一部だけを焼失させることができる。第２回目の除去は、第１回目の除去と同様に第１の切断幅寸法Ｗ１において行われる。この第２回目の除去が行われると、複数の半導体装置形成領域毎に封止体５が細分化される。
【００３３】
なお、第２回目の除去においては、別途、ウォータジェット加工法、ケミカル処理法、ブラスト処理法、水素ガスバーニング処理法、炭酸ガス噴射処理法のいずれかを使用することができる。また、レーザ加工法を含むこれらの加工法を２以上組み合わせて使用することができる。
【００３４】
図１２及び図１３に示すように、複数の半導体装置形成領域２００間において露出する連結部２５が第２の切断幅寸法Ｗ２において切断され、細分化されアウターリード２３が突出する封止体２５がリードフレーム２０から分断される（切断され切り離される）。連結部２５の切断には図示しないダイシング装置が使用され、このダイシング装置のダイシングブレードによってカッティングが行われる。第２の切断幅寸法Ｗ２は、第１の切断幅寸法Ｗ１よりも狭く、連結部２５の長さ（幅）に相当する寸法に設定され、例えば１．５ｍｍ−２．５ｍｍ、ここでは２．０ｍｍに設定される。
【００３５】
封止体５がリードフレーム２０から分断されることにより、リードフレーム２０の複数の半導体装置形成領域２００からそれぞれ個別された複数の半導体装置１が製造される。
【００３６】
図１４に示すように、このように製造された半導体装置１のインナーリード２２の裏面（及びダイパッド２１の裏面）及びアウターリード２３の裏面は実装基板１０の表面上に配設された端子１０１に接合材７を介して電気的かつ機械的に接続され、実装基板１０に半導体装置１が実装される。接合材７には例えば半田が使用される。
【００３７】
このとき、半導体装置１の封止体５の側面５Ｓからはアウターリード２３が適度に突出しているので、インナーリード２２の裏面及びアウターリード２３の裏面と端子１０１との間の接合材７がアウターリード２３の少なくとも側面に這い上がる（半田が濡れる）。従って、封止体５の側面５Ｓ側から、目視、又はカメラで撮影しモニターに映し出した画像によって実装基板１０への半導体装置１の接合状態を確認することができる。例えば、アウターリード２３の側面まで接合材が這い上がっていれば、接合状態が良好であると判断され、這い上がりが見られないときには接合状態が不良であると判断される。つまり、一目瞭然において、接合状態の外観検査を実施することができる。
【００３８】
［第１の実施の形態の特徴］
以上説明したように、第１の実施の形態に係る半導体装置１の製造方法においては、半導体装置形成領域２００間の封止体５を除去し、アウターリード２３及び連結部２５を露出した後に、連結部２５を切断したので、封止体５の側面５Ｓからアウターリード２３を突出させることができる。アウターリード２３は半導体装置１の実装基板１０への実装の際に接続状態を確認するために使用することができるので、実装状態の良否を容易に確認することができ、生産効率を向上することができる。
【００３９】
更に、第１の実施の形態に係る半導体装置１の製造方法においては、半導体装置形成領域２００間の封止体５の除去を少なくとも２回に分けて行っているので、リード２の損傷やリード２からの封止体５の剥離を防止することができる。
【００４０】
更に、第１の実施の形態に係る半導体装置１の製造方法においては、複数の半導体装置形成領域２００の封止体５を１つの成形金型５０を用いて一括して形成することができる。これは、製品自体に変更があり、半導体装置１の封止体５のサイズが変更されても、切断箇所を変更するだけで、共通の成形金型５０を使用することができるので、成形金型５０の製作コストを削減し、半導体装置１の製造コスト自体を減少することができる。
【００４１】
更に加えて、第１の実施の形態に係る半導体装置１の製造方法においては、半導体装置形成領域２００毎に個別に成形金型を使用して封止体を形成する方法に対して、１枚のリードフレーム２０から多くの半導体装置形成領域２００を確保し、多くの半導体装置１を製造することができる。従って、半導体装置１の生産効率を高めることができる。
【００４２】
（第２の実施の形態）
本発明の第２の実施の形態は、ＱＦＮ構造を採用する半導体装置及びその製造方法に本発明を適用した例を説明するものである。前述の第１の実施の形態に係る半導体装置１は封止体５の対向する２つの側面５Ｓからアウターリード２３が突出するものであるのに対して、第２の実施の形態に係る半導体装置１は、特に図面を用いて説明しないが、封止体５の４つの側面５Ｓからそれぞれアウターリード２３が突出するものである。基本的な製造方法は第１の実施の形態に係る半導体装置１の製造方法と同一であるので、ここでの説明は重複するので省略する。
【００４３】
（その他の実施の形態）
上記のように、本発明を第１の実施の形態及び第２の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものでない。本発明は様々な代替実施の形態、実施例及び運用技術に適用することができる。
【図面の簡単な説明】
【００４４】
【図１】本発明の第１の実施の形態に係る半導体装置の断面図である。
【図２】図１に示す半導体装置の封止体の一部を取り除いた平面図である。
【図３】第１の実施の形態に係る半導体装置の製造方法を説明するための第１の工程断面図である。
【図４】第１の工程平面図である。
【図５】第２の工程断面図である。
【図６】第２の工程平面図である。
【図７】第３の工程断面図である。
【図８】第３の工程平面図である。
【図９】第４の工程断面図である。
【図１０】第４の工程平面図である。
【図１１】第５の工程断面図である。
【図１２】第６の工程断面図である。
【図１３】第６の工程平面図である。
【図１４】第７の工程断面図である。
【符号の説明】
【００４５】
１…半導体装置
１０…実装基板
２…リード
２０…リードフレーム
２１…ダイパッド
２２…インナーリード
２３…アウターリード
２５…連結部
２００…半導体装置形成領域
３…素子
４…ワイヤ
５…封止体
５０…成形金型
７…接合材
【図１】
2010056339.tif 000003
【図２】
2010056339.tif 000004
【図３】
2010056339.tif 000005
【図４】
2010056339.tif 000006
【図５】
2010056339.tif 000007
【図６】
2010056339.tif 000008
【図７】
2010056339.tif 000009
【図８】
2010056339.tif 000010
【図９】
2010056339.tif 000011
【図１０】
2010056339.tif 000012
【図１１】
2010056339.tif 000013
【図１２】
2010056339.tif 000014
【図１３】
2010056339.tif 000015
【図１４】
2010056339.tif 000016