(57)【要約】      （修正有）【課題】孔の内径の大小にかかわらず、該孔の奥まで均一な無電解銅めっき層を形成しうる無電解銅めっき液、無電解銅めっき方法、およびそのような無電解銅めっき層を形成することにより孔の内部に信頼性の高い埋め込み配線を形成することのできる埋め込み配線の形成方法を提供する。【解決手段】塩素イオンを１〜１５ｐｐｍ含む無電解銅めっき液を用いてめっきを行う。また、さらに例えばビス−（３−スルホプロピル）ジスルファイドのような、分子量５０以上２０００以下の硫黄系有機化合物を含有するめっき液を用いる。【選択図】図１
2010185113.tif 000002
【特許請求の範囲】
【請求項１】
銅イオン及び塩素イオンを含有することを特徴とする無電解銅めっき液。
【請求項２】
前記塩素イオンの濃度が、１〜１５質量ｐｐｍであることを特徴とする請求項１記載の無電解銅めっき液。
【請求項３】
分子量５０以上２０００以下の硫黄系有機化合物を含有することを特徴とする請求項１又は２に記載の無電解銅めっき液。
【請求項４】
前記硫黄系有機化合物の濃度が、０．０２質量ｐｐｍ以上、２．０質量ｐｐｍ以下であることを特徴とする請求項３記載の無電解銅めっき液。
【請求項５】
前記硫黄系有機化合物が、下記一般式（１）又は一般式（２）で表されるもの
Ｘ1−Ｌ1−（Ｓ）n−Ｌ2−Ｘ2          （１）
Ｘ1−Ｌ1−（Ｓ）n−Ｈ                （２）
[式（１）及び式（２）中、ｎは整数で１又は２、Ｘ1及びＸ2はそれぞれ独立に水素原子、ＳＯ3Ｍ基、又はＰＯ3Ｍ基（Ｍは水素原子、アルカリ金属原子、又はアミノ基を示す）、Ｌ1及びＬ2はそれぞれ独立に低級アルキル基又は低級アルコキシ基を示す。]
であることを特徴とする請求項３又は４に記載の無電解銅めっき液。
【請求項６】
前記硫黄系有機化合物が、ビス−（３−スルホプロピル）ジスルファイドであることを特徴とする請求項３〜５の何れかに記載の無電解銅めっき液。
【請求項７】
上記請求項１〜６の何れかに記載の無電解銅めっき液に、孔の形成された基板を浸漬し、該孔の内部に無電解銅めっき層を形成することを特徴とする無電解銅めっき方法。
【請求項８】
上記請求項１〜６の何れかに記載の無電解銅めっき液に、孔の形成された基板を浸漬し、該孔の内部に無電解銅めっき層からなる埋め込み配線を形成することを特徴とする埋め込み配線の形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無電解銅めっき液、無電解銅めっき方法、及び埋め込み配線の形成方法に関する。
【背景技術】
【０００２】
電子機器に実装される半導体チップは、実装面積の省スペース化や処理速度の改善といった課題に対応するべく、より一層高密度化することが求められている。
高密度化の図られた半導体チップの一例として、三次元半導体チップが知られている（例えば、特許文献１）。
すなわち、三次元半導体チップとは、複数の半導体チップを積層し、積層された各半導体チップ同士を配線接続することで集積回路の高密度化を図った技術である。このような三次元半導体チップに用いられる各半導体チップは、チップ基板両面の導通が図られたものである必要があるため、従来、例えば半導体チップに孔を設け、該貫通孔内に導電性部材を埋め込むことによって形成された埋め込み配線が採用されている。
【０００３】
このような埋め込み配線を形成する具体的な方法としては、例えば、孔の形成された基板全体に窒化タンタル等のバリア膜を形成し、次いでパラジウムからなるめっき触媒を前記バリア膜上に堆積させ、その後、無電解銅めっき浴に浸すことによって前記孔の内部に無電解銅めっき層を形成する方法が開示されている（特許文献２）。
【０００４】
しかしながら、上述の如き従来技術によれば、孔の奥まで均一な無電解銅めっき層が形成されるためには、該孔の内径が少なくとも１０μｍ以上であることが必要であり、内径が１０μｍに満たない孔に対して無電解銅めっきを行った場合には、無電解銅めっき層が孔の奥まで均一に形成され難いという問題があった。
【０００５】
また、ＣＶＤ法により孔の内部にタングステンを埋め込む方法も検討されている（非特許文献１参照）。
しかしながら、タングステンの電気抵抗率が２０μΩｃｍ程度という高い値であることや、ＣＶＤ法によりタングステンを埋め込む際には約４００℃という高温の工程が必要であるために量産する際の製造工程及び製造装置が大掛かりになるという問題があった。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００３−２０３９１４号公報
【特許文献２】ＷＯ２００５／０３８０８８号公報
【非特許文献】
【０００７】
【非特許文献１】Through Silicon Via Technologies for Extreme miniatulized 3D Integrated Wireless Sensor SYSTEMS (e-CUBES), Peter Ramm, and Arminn Klumpp,  IEEE IITC 2008 , pp.7-9.
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、上記のような従来技術の問題点に鑑み、孔の内径の大小にかかわらず、該孔の奥まで均一な無電解銅めっき層を形成しうる無電解銅めっき液および無電解銅めっき方法を提供することを一の目的とする。
また、本発明は、孔の内径の大小にかかわらず、該孔の奥まで均一な無電解銅めっき層を形成し、該孔の内部に信頼性の高い埋め込み配線を形成することのできる埋め込み配線の形成方法を提供することを他の目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するべく、本発明は、銅イオン及び塩素イオンを含有することを特徴とする無電解銅めっき液を提供する。
【００１０】
本発明に係る無電解銅めっき液によれば、塩素イオンを含有することによって孔の内径の大小にかかわらず無電解銅めっき層の形成速度が孔の内部と外部とで均一となる作用が発揮され、このような作用により、該孔の奥まで比較的均一な厚みの無電解銅めっき層が形成されるという効果がある。
【００１１】
また、本発明は、前記塩素イオンの濃度が、１〜１５質量ｐｐｍであることを特徴とする前記無電解銅めっき液を提供する。
【００１２】
塩素イオン濃度が１〜１５質量ｐｐｍである場合には、無電解銅めっき層の形成速度が孔の内部と外部とで均一となる作用がより一層顕著となり、このような作用により、該孔の奥までより一層均一な厚みの無電解銅めっき層が形成されるという効果がある
【００１３】
また、本発明は、分子量５０以上２０００以下の硫黄系有機化合物を含有することを特徴とする前記無電解銅めっき液を提供する。
前記硫黄系有機化合物の濃度は、好ましくは、０．０２質量ｐｐｍ以上、２．０質量ｐｐｍ以下である。また、前記硫黄系有機化合物は、好ましくは、下記一般式（１）又は一般式（２）で表されるもの
Ｘ1−Ｌ1−（Ｓ）n−Ｌ2−Ｘ2          （１）
Ｘ1−Ｌ1−（Ｓ）n−Ｈ                （２）
[式（１）及び式（２）中、ｎは整数で１又は２、Ｘ1及びＸ2はそれぞれ独立に水素原子、ＳＯ３Ｍ基、又はＰＯ３Ｍ基（Ｍは水素原子、アルカリ金属原子、又はアミノ基を示す）、Ｌ1及びＬ2はそれぞれ独立に低級アルキル基又は低級アルコキシ基を示す。]
である。さらに、前記硫黄系有機化合物は、好ましくは、ビス−（３−スルホプロピル）ジスルファイドである。
【００１４】
このような硫黄系有機化合物を含有する場合には、無電解銅めっき層の形成速度が孔の内部と外部とで均一となる作用がより一層顕著となり、このような作用により、該孔の奥までより一層均一な厚みの無電解銅めっき層が形成されるという効果がある。
【００１５】
また、本発明は、上記何れかに記載の無電解銅めっき液に、孔の形成された基板を浸漬し、該孔の内部に無電解銅めっき層を形成することを特徴とする無電解銅めっき方法を提供する。
【００１６】
本発明に係る無電解銅めっき方法によれば、塩素イオンを含有した無電解銅めっき液を用いることにより、基板に形成された孔の内径の大小にかかわらず無電解銅めっき層の形成速度が孔の内部と外部とで均一となる作用が発揮され、このような作用により、該孔の奥まで比較的均一な厚みの無電解銅めっき層が形成されるという効果がある。
【００１７】
また、本発明は、上記何れかに記載の無電解銅めっき液に、孔の形成された基板を浸漬し、該孔の内部に無電解銅めっき層からなる埋め込み配線を形成することを特徴とする埋め込み配線の形成方法を提供する。
【００１８】
本発明に係る埋め込み配線の形成方法によれば、塩素イオンを含有した無電解銅めっき液を用いることにより、基板に形成された孔の内径の大小にかかわらず無電解銅めっき層の形成速度が孔の内部と外部とで均一となる作用が発揮され、このような作用により、該孔の奥まで比較的均一な厚みの無電解銅めっき層、すなわち、埋め込み配線が形成されるという効果がある。
【発明の効果】
【００１９】
このように、本発明に係る無電解銅めっき液および無電解銅めっき方法によれば、孔の内径の大小にかかわらず、該孔の奥まで均一な無電解銅めっき層を形成することが可能となる。
また、本発明に係る埋め込み配線の形成方法によれば、孔の内径の大小にかかわらず、該孔の奥まで均一な無電解銅めっき層が形成されるため、該孔の内部に信頼性の高い埋め込み配線を形成することが可能となる。
【００２０】
さらに、本発明によれば、ＣＶＤ法のような高温のプロセスを必要とせず、高々１００℃という比較的低温の無電解プロセスにより、導電性に優れた銅のめっき層、及び埋め込み配線を形成することが可能となる。
【図面の簡単な説明】
【００２１】
【図１】本発明に係る無電解銅めっき方法の一実施形態を示した製造工程図。
【図２】本発明に係る無電解銅めっき方法の他の実施形態を示した製造工程図。
【図３】実施例１で得られた無電解銅めっき層の孔付近の断面画像。
【図４】図３の部分拡大画像。
【図５】実施例２で得られた無電解銅めっき層の孔付近の断面画像。
【図６】実施例３で得られた無電解銅めっき層の孔付近の断面画像。
【図７】比較例１で得られた無電解銅めっき層の孔付近の断面画像。
【図８】図７の部分拡大画像。
【図９】比較例２で得られた無電解銅めっき層の孔付近の断面画像。
【発明を実施するための形態】
【００２２】
本発明の無電解銅めっき液は、銅イオン及び塩素イオンを含有するものである。塩素イオンの源については特に限定されず、無電解銅めっき液に添加した際に塩素イオンを生じうる塩素化合物であればよい。塩素イオン源としては、例えば、ＨＣｌ、ＮａＣｌ、ＫＣｌ、又はこれらの混合物などを挙げることができる。中でも、ｐＨの調整が容易であるという観点から、ＫＣｌ又はＮａＣｌが好ましい。
【００２３】
塩素イオンの濃度は、１〜１５質量ｐｐｍが好ましく、２．５〜１０質量ｐｐｍがより好ましい。塩素イオン濃度がこのような範囲であれば、より一層均一な厚みの無電解銅めっき層が形成されやすいという効果がある。
【００２４】
また、該無電解銅めっき液の塩素イオン以外の成分については、従来、銅の無電解めっきに使用されている公知のものを使用することができる。つまり、該無電解銅めっき液は、一般に、銅イオン源である可溶性の銅塩、銅イオンの錯化（キレート）剤、及び還元剤を含有し、さらに、必要な添加剤を含有し、ｐＨが１２〜１３程度に調整された水溶液である。
【００２５】
銅イオン源である銅塩としては、水に溶解した際に銅イオンを生成しうるものであればよく、例えば、硫酸銅、硝酸銅、塩化銅、臭化銅、酸化銅、水酸化銅、ピロリン酸銅が挙げられる。
【００２６】
銅イオンの錯化剤としては、銅イオンと錯体を形成しうるものであればよく、例えば、乳酸、リンゴ酸、酒石酸、クエン酸、グルコン酸などのオキシカルボン酸又はこれらの塩、ニトリロ三酢酸、エチレンジアミン四酢酸（ＥＤＴＡ）、ヒドロキシエチルエチレンジアミン三酢酸、ジエチレントリアミン五酢酸、トリエチレンテトラミン六酢酸、１，３−プロパンジアミン四酢酸、ヒドロキシエチルイミノ二酢酸、ジヒドロキシエチルグリシン、グリコールエーテルジアミン四酢酸、アスパラギン酸二酢酸、メチルグリシン二酢酸、グルタミン酸二酢酸、エチレンジアミンジコハク酸などのアミノカルボン酸又はこれらの塩、トリエタノールアミン、グリセリンが挙げられる。
【００２７】
また、還元剤としては、ホルムアルデヒド、パラホルムアルデヒド、ジメチルアミンボラン、水素化ホウ素塩、グリオキシル酸、還元糖など、銅イオンを還元可能なものが挙げられる。
【００２８】
添加剤は、無電解銅めっき層の性状の向上、無電解銅めっき液の連続使用に伴う液の安定性の向上、めっき析出速度の向上、あるいは、めっき析出速度の変動を抑えるなどの目的に応じて添加されるものであり、抑止剤、界面活性剤、安定剤、ｐＨ調整剤等が適宜添加される。
【００２９】
抑止剤としては、分子量５０以上２０００以下、好ましくは分子量１５０以上５００以下の硫黄系有機化合物が適しており、本発明においては、下記一般式（１）又は一般式（２）で表されるものが好ましい。
Ｘ1−Ｌ1−（Ｓ）n−Ｌ2−Ｘ2          （１）
Ｘ1−Ｌ1−（Ｓ）n−Ｈ                （２）
[式（１）及び式（２）中、ｎは整数で１又は２、Ｘ1及びＸ2はそれぞれ独立に水素原子、ＳＯ3Ｍ基、又はＰＯ3Ｍ基（Ｍは水素原子、アルカリ金属原子、又はアミノ基を示す）、Ｌ1及びＬ2はそれぞれ独立に低級アルキル基又は低級アルコキシ基を示す。]
【００３０】
斯かる硫黄系有機化合物としては、具体的には、ビス−（３−スルホプロピル）ジスルファイド（ＳＰＳ、(S(CH2)3SO3H)2）、チオ尿酸、メルカプトベンゾチアゾール、メルカプタン、チオシアン酸カリウム、チオアセトアミド等が挙げられ、特に、ＳＰＳが好ましい。
【００３１】
該硫黄系有機化合物の濃度としては、０．０２質量ｐｐｍ以上、２．０質量ｐｐｍ以下であることが好ましく、０．０５質量ｐｐｍ以上、０．２質量ｐｐｍ以下であることがより好ましい。
【００３２】
界面活性剤としては、具体的には、ポリエチレングリコール（ＰＥＧ）、ポリプロピレングリコール、ポリエチレングリコールモノメチルエーテル、ポリエチレングリコールジメチルエーテル、ポリアクリル酸等が挙げられ、特に、ポリエチレングリコール（ＰＥＧ）が好ましい。
【００３３】
安定剤としては、ビピリジル（ピリジル誘導体）、シアン化合物、有機ニトリルフェナントロリン、ピキノリン等が挙げられる。
【００３４】
ｐＨ調整剤としては、水酸化ナトリウム、テトラメチルアンモニウムヒドロキシド（ＴＭＡＨ）、水酸化カリウム、アンモニア等が挙げられる。
【００３５】
中でも、本発明において、Ｃｕめっき層形成に特に優れた効果を発揮するという観点から、ポリエチレングリコール（ＰＥＧ）やビス−（３−スルホプロピル）ジスルファイド（ＳＰＳ）を添加することが好ましい。ポリエチレングリコール（ＰＥＧ）は、分子量１０００〜８０００のものを使用することができ、分子量３０００〜５０００のものがより好ましい。また、該ＰＥＧの濃度は、２００〜８００ｍｇ／Ｌとすることが好ましい。
【００３６】
一方、前記ＳＰＳの濃度は、０．０２〜０．３ｍｇ／Ｌとすることが好ましく、０．０５〜０．２ｍｇ／Ｌとすることがより好ましい。
【００３７】
また、無電解銅めっきを行う際には、めっき対象物の物性等に応じてｐＨや温度等の条件を適宜選定することができるが、好ましい条件の一具体例として、ｐＨ１２〜１２．８、温度６０〜８０℃、浸漬時間３０〜９０分を挙げることができる。
【００３８】
本発明に係る無電解銅めっき方法は、孔の形成された基板を、上記構成及び条件の無電解銅めっき液に浸漬することにより、実施しうるものである。
【００３９】
図１は、本発明に係る無電解銅めっき方法の一実施形態を適用してシリコン基板中に埋め込み配線を形成する場合の第一実施形態を示した製造工程図である。
図１に示すように、本実施形態の埋め込み配線の形成方法は、主として、シリコン基板１に、反応性イオンエッチング等により貫通ビア等の孔部２を形成する第１工程（図１（ａ））と、孔部２の形成されたシリコン基板１に下地処理層５を形成する第２工程（図１（ｃ））と、下地処理層５の構成されたシリコン基板１を無電解銅めっき液に浸漬して無電解銅めっき層６を形成する第３工程（図１（ｄ））と、シリコン基板１の裏面を研磨して薄膜化する第４工程（図１（ｅ））と、裏面側に貫通した孔部２上にバンプ７を形成する第５工程（図１（ｆ））と、表側に金属膜をスパッタする第６工程（図１（ｇ））と、表面をパターニングする第７工程（図１（ｈ））と、貫通孔の表側にバンプ７を形成する第８工程（図１（ｉ））とを備えている。
【００４０】
孔部２（ビア）を形成する第１工程（図１（ａ））としては、従来公知の方法から適宜採用することができる。具体的には、例えば、ドライエッチング技術として、弗素系又は塩素系ガス等を用いた汎用的技術を適用できるが、特にアスペクト比（孔の深さ／孔の径）の大きな孔を形成するには、高速な深掘エッチングが可能なＩＣＰ−ＲＩＥ（Inductively Coupled Plasma Reactive Ion Etching：誘導結合プラズマ−反応性イオンエッチング）の技術の採用した方法をより好適に採用でき、特に、六フッ化硫黄（ＳＦ6）を用いたエッチングステップとＣ4Ｆ8などのテフロン系ガスを用いた保護ステップとを繰り返しながら行うボッシュプロセスと称される方法を好適に採用できる。
【００４１】
本発明によれば、小径で高アスペクト比の孔であっても奥まで均一な銅めっき層を形成しうるため、例えば、径が１〜１０μｍであってアスペクト比が５〜１０であるような孔が好適であり、特に、径が２〜６μｍであってアスペクト比が１０〜３０であるような孔がより好適である。
【００４２】
下地処理層５を形成する前処理として、ＳｉＯ2層３の表面にシランカップリング剤等のカップリング剤４を吸着処理しておくことが好ましく（図１（ｂ））、これにより、下地処理層５の形成が容易となる。
【００４３】
下地処理層５を形成する第２工程（図１（ｃ））としては、置換めっき可能な金属膜を堆積させる処理、又は触媒吸着処理を採用することができる。
置換めっき可能な金属膜を堆積させる処理としては、ＣＶＤ法により、Ｗ、ＷＮ、Ｔａ又はＴａＮなどからなる下地処理層を形成する方法、或いは、無電解めっき法により、Ｎｉ、Ｃｏ、ＷＮｉ、ＷＣｏ、又はこれらいずれかにＰ（リン）やＢ（ホウ素）などの他の金属が含まれてなる合金（例えば、Ｎｉ−Ｗ−Ｐ合金、Ｎｉ−Ｗ−Ｂ合金、Ｃｏ−Ｗ−Ｐ合金、Ｃｏ−Ｗ−Ｂ合金など）からなる下地処理層を形成する方法が挙げられる。
【００４４】
一方、触媒吸着処理としては、例えば、塩化パラジウム水溶液に試料を浸漬して触媒となるＰｄイオンを表面に吸着させる処理を採用することができる。具体的には、塩化スズ溶液に浸漬してスズイオンを表面に吸着し、次に、塩化パラジウム水溶液に浸漬してスズイオンをＰｄイオンと置換してＰｄイオンを吸着させ、さらに、水酸化ナトリウムに浸漬して余分なスズイオンを取り除く、という一連の工程により触媒吸着処理が施される。
【００４５】
無電解銅めっき層６を形成する第３工程（図１（ｄ））は、上述の如きｐＨ及び温度条件の下、上述の如き構成の無電解銅めっき液に浸漬させることにより行われ、該工程により、孔部２の内側略全域に、無電解銅めっき層６が形成される。
【００４６】
シリコン基板１の裏面を研磨して薄膜化する第４工程（図１（ｅ））は、孔部２が裏面側に露出し、貫通した状態となるまで薄膜化する処理であり、物理的な研磨方法の他、各種エッチング方法を採用することができる。
【００４７】
第５工程（図１（ｆ））では、裏面側に貫通した孔部２上にバンプ７が形成される。バンプ７は、シリコン基板１の裏面において突出した状態に形成され、その表面は略球状に形成される。また、該バンプの形成は、印刷法などによって行われる。
【００４８】
一方、表側には、第６工程（図１（ｇ））により金属膜８がスパッタされた後、第７工程（図１（ｈ））によって所定のパターンを残してエッチングされることにより、表面パターンが形成される。
【００４９】
さらに、第８工程（図１（ｉ））により、貫通した孔部２の表側上部に、バンプ７が形成される。
【００５０】
このような第一実施形態に係る埋め込み配線の形成方法は、孔部２の直径が概ね２μｍ以下であるような場合に好適である。孔部２の直径が約５μｍを超えるような場合には、下記に示すような第二実施形態の埋め込み配線の形成方法が好適である。
【００５１】
図２は、第二実施形態に係る埋め込み配線の形成方法を示した製造工程図である。図２に示したように、第二実施形態では、シリコン基板１に、反応性イオンエッチング等により貫通ビア等の孔部２を形成する第１工程（図２（ａ））と、孔部２の形成されたシリコン基板１に下地処理層５を形成する第２工程（図２（ｃ））と、下地処理層５の構成されたシリコン基板１を無電解銅めっき液に浸漬して無電解銅めっき層６を形成する第３工程（図２（ｄ））と、電解銅めっきにより孔部２内にＣｕを埋め込む第４工程（図２（ｅ））と、シリコン基板１の裏面を研磨して薄膜化する第５工程（図２（ｆ））と、裏面側に貫通した孔部２上にバンプ７を形成する第６工程（図１（ｇ））と、表面をパターニングする第７工程（図２（ｈ））と、貫通孔の表側にバンプ７を形成する第８工程（図２（ｉ））とを備えている。
【００５２】
ここで、第二実施形態において、孔部２を形成する第１工程（図２（ａ））、下地処理層５を形成する第２工程（図２（ｃ））、無電解銅めっき層６を形成する第３工程（図２（ｄ））、シリコン基板１の裏面を研磨して薄膜化する第５工程（図２（ｆ））、裏面側に貫通した孔部２上にバンプ７を形成する第６工程（図１（ｇ））、表面をパターニングする第７工程（図２（ｈ））、及び、貫通孔の表側にバンプ７を形成する第８工程（図２（ｉ））については、前記第一実施形態と同様であるため、説明を省略する。
【００５３】
第４工程（図２（ｅ））は、電解銅めっきにより孔部２内にＣｕを埋め込む工程であるが、その前段の第３工程（図２（ｄ））によって無電解銅めっき層６が形成されているため、その無電解銅めっき層６がシード層となって電解銅めっき層９が形成されることとなる。従って、上記構成の無電解銅めっき液を用いて無電解銅めっきが行われると、孔部２の奥まで無電解銅めっき層６が均一に形成されているため、電解銅めっき層９は、孔部２の奥まで略完全に埋設するように形成される。
【００５４】
このように、第一実施形態及び第二実施形態のどちらの場合にも、高アスペクト比の貫通ビア内に、確実に埋め込み配線が形成されることとなる。
【００５５】
尚、上記実施形態では、シリコン基板に埋め込み配線を備えた貫通ビアホールを形成する場合について説明したが、本発明はこれに限定されるものではなく、例えば、他の絶縁材料からなる絶縁層にホールやトレンチ等を形成し、その内側に埋め込み配線を形成する場合や、マイクロメートルスケールでの激しい凹凸を有する種々の材料表面に均一な膜厚の導電性被膜を形成する場合などに適用することもできる。
【００５６】
また、シリコンからなる半導体基板には、図示しないトランジスタやメモリ素子、その他の電子素子からなる集積回路などを公知の方法によって形成することができる。
【００５７】
本発明に係る埋め込み配線の形成方法によれば、導電性に優れた銅の埋め込み配線を、直径が数μｍで高アスペクト比の貫通ビアホール内の奥まで均一な厚みで形成することができる。従って、本発明は、例えば半導体集積回路が積層されてなる三次元半導体集積回路装置の製造分野において特に好適に採用することができ、半導体集積回路の更なる高密度化に寄与しうるとともに、実装信頼性の高い半導体集積回路装置を製造することができる。
【実施例】
【００５８】
（実施例１）
サムコインターナショナル社製のエッチング装置を用いて、ボッシュプロセスによりシリコン基板に直径約２μｍ、深さ約４０μｍ（即ち、アスペクト比：約２０）の孔を形成した後、ＣＶＤ法によってタングステンの下地処理膜を形成し、その後、下記の構成及び条件の無電解銅めっき液に浸漬して無電解銅めっき層を形成した。
【００５９】
・無電解銅めっき液の組成
硫酸銅                    ：６．４ｇ／Ｌ
グリオキシル酸            ：１８ｇ／Ｌ
ＥＤＴＡ                  ：７０ｇ／Ｌ
ＰＥＧ（分子量4000）      ：５００質量ｐｐｍ
ＳＰＳ                    ：０．１質量ｐｐｍ
Ｃｌ（Ｃｌ源はＫＣｌ）    ：５質量ｐｐｍ
・浸漬条件
温度      ：７０℃
浸漬時間  ：９０分
ｐＨ      ：１２．５
【００６０】
（実施例２）
無電解銅めっき液として、下記の組成のものを使用することを除き、他は実施例１と同様にして無電解銅めっきを行った。
・無電解銅めっき液の組成
硫酸銅                    ：６．４ｇ／Ｌ
グリオキシル酸            ：１８ｇ／Ｌ
ＥＤＴＡ                  ：７０ｇ／Ｌ
ＰＥＧ（分子量4000）      ：５００質量ｐｐｍ
ＳＰＳ                    ：０．１質量ｐｐｍ
Ｃｌ（Ｃｌ源はＫＣｌ）    ：２５質量ｐｐｍ
【００６１】
（実施例３）
無電解銅めっき液として、下記の組成のものを使用することを除き、他は実施例１と同様にして無電解銅めっきを行った。
・無電解銅めっき液の組成
硫酸銅                    ：６．４ｇ／Ｌ
グリオキシル酸            ：１８ｇ／Ｌ
ＥＤＴＡ                  ：７０ｇ／Ｌ
ＰＥＧ（分子量4000）      ：５００質量ｐｐｍ
ＳＰＳ                    ：なし
Ｃｌ（Ｃｌ源はＫＣｌ）    ：５質量ｐｐｍ
【００６２】
（比較例１）
無電解銅めっき液として、下記の組成のものを使用することを除き、他は実施例１と同様にして無電解銅めっきを行った。
・無電解銅めっき液の組成
硫酸銅                    ：６．４ｇ／Ｌ
グリオキシル酸            ：１８ｇ／Ｌ
ＥＤＴＡ                  ：７０ｇ／Ｌ
ＰＥＧ（分子量4000）      ：５００質量ｐｐｍ
ＳＰＳ                    ：０．１質量ｐｐｍ
Ｃｌ                      ：なし
【００６３】
（比較例２）
無電解銅めっき液として、下記の組成のものを使用することを除き、他は実施例１と同様にして無電解銅めっきを行った。
・無電解銅めっき液の組成
硫酸銅                    ：６．４ｇ／Ｌ
グリオキシル酸            ：１８ｇ／Ｌ
ＥＤＴＡ                  ：７０ｇ／Ｌ
ＰＥＧ（分子量4000）      ：５００質量ｐｐｍ
ＳＰＳ                    ：なし
Ｃｌ                      ：なし
【００６４】
実施例および比較例の無電解銅めっき液組成を下記表１に示す。
【表１】
2010185113.tif 000003
【００６５】
実施例および比較例で得られた無電解銅めっき層の孔付近の断面を、ＦＩＢ（Focused Ion Beam ）装置で撮影した画像を、図３〜図９に示す。
図３〜図６に示したように、実施例１〜３では、孔の入口が閉塞することなく、孔の入口から底部に至るまで、略均一な膜厚で銅が堆積したものであった。特に、図３及び図４に示した実施例１では、膜厚が比較的大きく且つ均一な厚みであり、しかも表面が極めて平坦な状態の銅堆積層が形成されたものであった。
【００６６】
一方、図７〜図９に示した比較例１、２の場合には、孔の入口付近で銅が閉塞し、孔の内部に大きな大きな空洞が残った状態となり、孔の途中で銅の堆積層が途絶えたものであった。
【符号の説明】
【００６７】
１      シリコン基板
２      孔部
３      酸化膜
４      カップリング剤層
５      バリア層
６      無電解銅めっき層
７      バンプ
８      金属スパッタ膜
９      電解銅めっき層
【図１】
2010185113.tif 000004
【図２】
2010185113.tif 000005
【図３】
2010185113.tif 000006
【図４】
2010185113.tif 000007
【図５】
2010185113.tif 000008
【図６】
2010185113.tif 000009
【図７】
2010185113.tif 000010
【図８】
2010185113.tif 000011
【図９】
2010185113.tif 000012