(57)【要約】【課題】データ記憶装置（１００）を提供する。【解決手段】本データ記憶装置（１００）は、少なくとも一つのメモリ層（１０６）であって、該メモリ層の複数の部分を流れる電流の影響の下で、該メモリ層の複数の部分の物質の物理化学的な性質を少なくとも一つ変更することによって、該メモリ層の複数の部分にデータを記憶することのできる、少なくとも一つのメモリ層を備えた積層体と、該積層体内に配置され、該積層体内の各層を貫通する複数の光導電性コラム（１１０）とを備え、該メモリ層の複数の部分のそれぞれが、該光導電性コラムの一つを取り囲んでいる。【選択図】図１
2010056556.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも一つのメモリ層（１０６）であって、該メモリ層（１０６）の複数の部分を流れる電流の影響下で、該メモリ層（１０６）の複数の部分の物質の物理化学的な性質を少なくとも一つ変更することによって、該メモリ層（１０６）の複数の部分にデータを記憶することのできる、少なくとも一つのメモリ層（１０６）を備えた積層体と、
前記積層体内に配置され、該積層体内の各層を貫通する複数の光導電性コラム（１１０）とを備え、
前記メモリ層（１０６）の複数の部分のそれぞれが前記光導電性コラム（１１０）の一つを取り囲んでいる、データ記憶装置（１００、２００）。
【請求項２】
前記メモリ層の複数の部分が環状である、請求項１に記載のデータ記憶装置（１００、２００）。
【請求項３】
前記メモリ層（１０６）が少なくとも一種の相変化物質に基づいていて、及び／又は、前記光導電性コラム（１１０）がドーピングされていないシリコン、酸化亜鉛、アンチモン化インジウム、ゲルマニウム・アンチモン、テルル合金ＧｅｘＳｂｙＴｅｚ、有機光導電性物質等の少なくとも一つの光導電性物質に基づいていて、及び／又は、コラムが相補的な導電型の少なくとも二つの半導体層を備えるか又はドーピングされた半導体層及び金属層を備える、請求項１又は２に記載のデータ記憶装置（１００、２００）。
【請求項４】
前記積層体が、絶縁層（１０８）及びメモリ層（１０６．１〜１０６．３）を交互したものによって形成されている、請求項１から３のいずれか一項に記載のデータ記憶装置（１００、２００）。
【請求項５】
前記積層体内に形成され該積層体内の全ての層を貫通し前記積層体及び前記光導電性コラム（１１０）の互いに電気的に絶縁された複数の部分を形成する複数のトレンチを更に備えた請求項１から４のいずれか一項に記載のデータ記憶装置（１００、２００）。
【請求項６】
前記積層体に対向して、また、前記光導電性コラム（１１０）の上部又は底部に対向して配置された少なくとも一つの導電層（１２０）を更に備えた請求項１から５のいずれか一項に記載のデータ記憶装置（１００、２００）。
【請求項７】
前記メモリ層（１０６）の端部に電圧を印加する手段、及び／又は、一つ又は複数の前記光導電性コラム（１１０）を選択する手段、及び／又は、一つ又は複数の前記メモリ層（１０６）を選択する手段（１１５）、及び／又は、一つ又は複数の前記メモリ層（１０６）を流れる電流を測定する手段（１１８）を更に備えた請求項１から６のいずれか一項に記載のデータ記憶装置（１００、２００）。
【請求項８】
前記積層体に対向して形成された少なくとも一つの光反射層（２０２）及び／又は少なくとも一つの保護層（２０６）を備えた請求項１から７のいずれか一項に記載のデータ記憶装置（１００、２００）。
【請求項９】
前記複数の光導電性コラム（１１０）を照射可能な複数の光源（１１２）を更に備えた請求項１から８のいずれか一項に記載のデータ記憶装置（１００、２００）。
【請求項１０】
前記複数の光源がＶＣＳＥＬ型の光源のアレイを含む、請求項９に記載のデータ記憶装置（１００、２００）。
【請求項１１】
少なくとも前記積層体及び前記光導電性コラム（１１０）が、前記複数の光源（１１２）に対して移動可能な記憶媒体（１２２）を形成し、該データ記憶装置が前記複数の光源（１１２）に対して前記記憶媒体（１２２）を相対的に移動させるための手段（１２４）を備えている、請求項９又は１０に記載のデータ記憶装置（１００、２００）。
【請求項１２】
前記複数の光源（１１２）が、前記記憶媒体（１２２）に対して前記光源（１１２）を並進移動させることが可能なＭＯＥＭＳ型システム内に配置されていて、及び／又は、前記複数の光源（１１２）に対して前記記憶媒体（１２２）を相対的に移動させるための手段（１２４）が少なくとも一つのＭＥＭＳ型モータを備える、請求項１１に記載のデータ記憶装置（１００、２００）。
【請求項１３】
データ記憶装置（１００、２００）の製造方法であって、
少なくとも一つのメモリ層（１０６）であって、該メモリ層（１０６）の複数の部分を流れる電流の影響下で、該メモリ層（１０６）の複数の部分の物質の物理化学的な性質を少なくとも一つ変更することによって、該メモリ層（１０６）の複数の部分にデータを記憶することのできる、少なくとも一つのメモリ層（１０６）を備えた積層体を形成する段階と、
前記積層体の各層を貫通する複数のホールを前記積層体にエッチングする段階と、
前記ホール内に複数の光導電性コラム（１００）を形成する段階とを備え、前記メモリ層の複数の部分のそれぞれが前記光導電性コラム（１１０）の一つを取り囲む、方法。
【請求項１４】
前記複数の光導電性コラム（１１０）を照射可能な複数の光源（１１２）を形成する段階を更に備えた請求項１３に記載の方法。
【請求項１５】
前記積層体を形成する段階が、絶縁層（１０８）及び前記メモリ層（１０６）を交互に堆積させる段階によって達成される、請求項１３又は１４に記載の方法。
【請求項１６】
前記光導電性コラム（１１０）を形成する段階が、少なくとも一種の光導電性物質でホールを充填する段階を備えるか、又は、第一の導電型にドーピングされた半導体に基づいた第一の層（１０３）を前記ホールの壁にコンフォーマルに堆積させる第一の段階、及び、前記第一の導電型とは逆の第二の導電型にドーピングされた半導体（１０５）若しくは導電性物質を前記第一の層上に堆積させる第二の段階を備える、請求項１３から１５のいずれか一項に記載の方法。
【請求項１７】
前記光導電性コラム（１１０）を形成する段階の後に、前記積層体の上及び前記光導電性コラム（１１０）の上に導電層（１２０）及び／又は機械的保護層（２０６）を堆積させる段階を更に備えた請求項１３から１６のいずれか一項に記載の方法。
【請求項１８】
前記積層体を形成する段階の前に、基板（１０２）に対向して導電層（１２０）及び／又は少なくとも一つの光反射層（２０２）を形成する段階を更に備え、前記積層体が前記導電層（１２０）の上及び／又は前記光反射層（２０２）の上に形成される、請求項１３から１７のいずれか一項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光学アドレッシングによるデータ記録用装置に関し、光電効果によってデータの書込み、読み出し及び消去を行う、本発明は、そのような装置の製造方法にも関する。
【背景技術】
【０００２】
計算やマルチメディア応用は、データ交換用に対してもハードディスクの置換市場に対しても、益々大きなメモリ容量を要求している。データ記録用のメモリ装置にはいくつかの種類があり、例えば、大容量メモリ（ハードディスク、ＳＳＤ、つまり“ソリッドステートドライブ”（Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｄｒｉｖｅ）、光学ディスク）や、静的メモリ（フラッシュメモリやＰＣＲＡＭ、ＦｅＲＡＭ等）が挙げられる。静的メモリは、機械的な素子が用いられないので固体メモリとも称される。
【０００３】
非特許文献１には、相変化物質に基づいたメモリ（ＰＣＲＡＭとも称される）が開示されている。その機能は、二つの電極間に設けられた或る体積の相変化物質（カルコゲニド）の結晶性の状態変化に基づいている。カルコゲニドの一つの相から他の相への変化、つまり、結晶状態からアモルファス状態への変化又はその逆は、ある程度の電流パルスによるジュール熱によって得られる。メモリの状態は、或る体積の相変化物質の抵抗を読み取ることによって検出可能となるが、その抵抗は、物質がアモルファス状態にあるか結晶状態にあるかに応じて異なる。
【０００４】
しかしながら、このタイプのメモリに対して、記憶容量の増大は、単純に、記憶素子の表面集積密度の増大に関係し、その密度の増大は記憶素子のサイズの減少に関係する。更に、アクセス時間を短くするためのより高い動作周波数を許容して、データに効果的にアクセスするため、アクセスバスをアドレッシング中の電磁結合を最小化するように設計しなければならないが、これは、このようなメモリの集積の今後の発展において問題を生じさせる可能性がある。
【０００５】
また、可動マイクロスパイクのアレイによってアドレスされる記憶媒体を備えた所謂“マイクロスパイクメモリ”というものも存在している。そのマイクロスパイクは、情報を書き込むために記憶媒体の表面の物理化学的性質（例えば、機械的、熱的、電気的）を局所的に変化させる。この情報は、媒体の表面上に生じた物理化学的性質の変化を検出することによって、読み出される。このタイプのメモリにおいて、マイクロスパイクの端部は、記憶素子の表面密度の限界を定める。得られる表面密度（例えば０．１Ｔビット／ｃｍ２から０．５Ｔビット／ｃｍ２の間）は、そのメモリが小体積大容量応用（例えば、浮遊装置用）に向いているとの考えを抱かせる。更に、その製造技術が高度なリソグラフィ手段を必要としないので、その製造コストはかなり低い。
【０００６】
非特許文献２には、ポリマー物質に基づいた記憶層の表面上に原子間力顕微鏡法（ＡＦＭ，ａｔｏｍｉｃ  ｆｏｒｃｅ  ｍｉｃｒｏｓｃｏｐｙ）の技術を用いるマイクロスパイクメモリが開示されている。このメモリに記憶される情報は、記憶層に生じたホールの形状である。
【０００７】
しかしながら、その機能に関して、マイクロスパイクメモリは、そのマイクロスパイクが記憶媒体の表面との電気的及び機械的に接触することを必要とする。このような接触は、スパイク及び記憶媒体の磨耗をもたらし、経時的な装置の信頼性に関する問題の原因となる。更に、マイクロスパイクの端部のサイズが、メモリ素子の集積密度を制限し得る。何故ならば、マイクロスパイクの端部の最小サイズは、データ記憶位置のサイズよりも大きいからである。
【０００８】
メモリ層が積層された３次元的集積法も知られている。しかしながら、このような方法は、メモリ層を互いに電気的に絶縁するためにダイオード又はトランジスタ構造を利用する。このような構造は、メモリ装置の集積密度の最適化を損なうおそれのある技術的な複雑性を生じさせる。
【先行技術文献】
【非特許文献】
【０００９】
【非特許文献１】Ｆ．Ｂｅｄｅｓｃｈｉ外、“４‐Ｍｂ  ＭＯＳＦＥＴ  Ｓｅｌｅｃｔｅｄ  μＴｒｅｎｃｈ  Ｐｈａｓｅ‐Ｃｈａｎｇｅ  Ｍｅｍｏｒｙ  Ｅｘｐｅｒｉｍｅｎｔａｌ  Ｃｈｉｐ”、ＩＥＥＥ  Ｊ．Ｓｏｌｉｄ‐Ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ、２００５年７月、第４０巻、第７号
【非特許文献２】Ｐ．Ｖｅｔｔｉｇｅｒ外、“Ｔｈｅ“Ｍｉｌｌｉｐｅｄｅ”‐Ｍｏｒｅ  ｔｈａｎ  ｏｎｅ  ｔｈｏｕｓａｎｄ  ｔｉｐｓ  ｆｏｒ  ｔｈｅ  ｆｕｔｕｒｅ  ＡＦＭ  ｄａｔａ  ｓｔｏｒａｇｅ”、ＩＢＭ  Ｊ．Ｒｅｓ．Ｄｅｖｅｌｏｐ．、２０００年５月、第４４巻、第３号、ｐ．３２３−３４０
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明の一目的は、従来技術の装置よりも優れた信頼性を有する積層されたメモリ層を備えたデータ記憶装置を提案することであり、その装置の構造には、装置の集積密度の最適化を損なうおそれのあるようなメモリ層間の絶縁素子が含まれない。
【課題を解決するための手段】
【００１１】
この目的に対して、本発明は、
少なくとも一つのメモリ層であって、該メモリ層の複数の部分を流れる電流の影響の下で、該メモリ層の複数の部分の物質の物理化学的な性質を少なくとも一つ変更することによって、該メモリ層の複数の部分にデータを記憶することのできる、少なくとも一つのメモリ層を備えた積層体と、
前記積層体内に配置され、該積層体内の各層を貫通する複数の光導電性コラムとを備え、
前記メモリ層の複数の部分のそれぞれが、前記光導電性コラムの一つを取り囲んでいる、データ記憶装置を提案する。
【００１２】
このようにして、少なくとも一つのメモリ層（例えば二つの絶縁層間に配置される）によって形成された少なくとも一つの積層体を備えた媒体メモリ装置又は記憶媒体が提案される。従って、本メモリ媒体への記憶は、その少なくとも一つが照射された際に光導電性コラムを用いて光学的に制御される。
【００１３】
“光導電性コラム”とは、一種以上の物質から形成され、光照射の影響の下で導電性を帯びるコラム（柱）を意味する。従って、これは、コラムの物質（一種又は多種）における多数キャリアの生成又はそれに付随する少数キャリアの補償をもたらす電子・正孔対の生成による全ての影響（コラムの光照射からの影響）をカバーする。
【００１４】
コラムが光導電性であるので、このような装置は、可動マイクロスパイクのアレイに頼らずに、アドレッシング用の光源のアレイに頼り、マイクロスパイクに関連する制限が回避される。
【００１５】
更に、積層体内の構造が、メモリポイントの積層を形成することによって、記憶回路の３次元的集積からの恩恵を最大限受けることを可能にして、記憶容量の増大を簡単に行える。従って、このような装置によって、低コストで体積を減少させつつ、各メモリ層の表面を拡張せずに、超大記憶容量を得ることが可能になる。
【００１６】
更に、積層体が複数のメモリ層を備える場合、本装置は、一つ以上のメモリ層が故障しても積層体中の他のメモリ層のおかげで機能し続けることができるという利点を有する。
【００１７】
また、このような装置は、メモリ層の積層体を備えた従来技術のメモリ装置において一般的に生じるメモリ層間の浮遊容量に関連した過渡電流を減少させることも可能にする。
【００１８】
最後に、照射されたコラムのみが導電性になるので、このような装置はメモリ層間に電気的絶縁構造を必要としない。何故ならば、非照射コラムは電気的に絶縁されたままであり、使用者に選択されたもの以外のメモリポイントにおいては、データの書き込み、消去又は読み出し動作を行うことができないからである。
【００１９】
メモリ層の前記部分は環状であり得る。
【００２０】
光導電性コラムは、少なくとも一種の光導電性物質に基づき得る。その光導電性物質は、ドーピングされていないシリコン、及び／又は、酸化亜鉛、及び／又は、アンチモン化インジウム、及び／又は、ゲルマニウム・アンチモン・テルル合金（ＧｅｘＳｂｙＴｅｚ）、及び／又は、有機光導電性物質である。
【００２１】
一変形例において、導電性コラムは相補的な導電型（つまり一方がｐ型で他方がｎ型）の少なくとも二つの半導体層を備える。よって、光導電性コラムは、ｐ‐ｎ又はＰＩＮフォトダイオードを形成する。また、光導電性コラムは、ドーピングされた半導体の層及び金属層を備えて、ショットキーフォトダイオードを形成することもできる。
【００２２】
また、本装置は、前記複数の光導電性コラムを照射可能な複数の光源を備え得る。
【００２３】
前記メモリ層は、少なくとも一種の相変化物質に基づき得る。よって、データの書き込み、消去及び読み出しは、メモリ層のメモリポイントの結晶状態を用いることによって達成され、そのメモリポイントは、光導電性コラム周辺に配置されたメモリ層の環状部分であり得る。
【００２４】
積層体は、絶縁層及びメモリ層を交互にしたものによって形成され得る。
【００２５】
データ記憶装置は、積層体内に設けられ積層体の全ての層を貫通して積層体及び光導電性コラムの互いに電気的に絶縁された複数の部分を形成する複数のトレンチも備え得る。
【００２６】
本装置は、積層体に対向又は直接接触して配置され、且つ、光導電性コラムの上部又は底部に対向して又は直接接触して配置された少なくとも一つの導電層も備え得る。この導電層の箇所において、本装置は、メモリ層の記憶部分を介する電流の循環に関与するソース電極又は収集電荷電極を形成するための他の手段を備え得て、例えば、各コラムの底部に対向して形成され、その全てが同じ電位に接続されている導電ピンや、導電性光学マイクロスパイクが挙げられる。
【００２７】
本装置は、メモリ層の端部に電圧を印加する手段、及び／又は、一つ又は複数の光導電性コラムを選択する手段、及び／又は、一つ又は複数のメモリ層を選択する手段、及び／又は、一つ又は複数のメモリ層を流れる電流を測定する手段も備え得る。よって、多様な選択手段が、動作（読み出し、書き込み又は消去）が行われるメモリ層の部分（一つ又は複数）を選択可能な制御電子機器を形成し得る。電流測定手段は、メモリ層に記憶された情報を読み出す手段を形成し得る。
【００２８】
複数の光源は、ＶＣＳＥＬ型の光源のアレイを含み得る。
【００２９】
本装置は少なくとも一つの光反射層を備え得て、例えば、積層体が、光反射層と複数の光源の間に配置されるようになるか、及び／又は、少なくとも一つの保護層が積層体の上に形成されるようになる。また、本装置は、積層体に対向して又は直接接触して形成された少なくとも一つの光反射層及び／又は少なくとも一つの保護層を備え得る。
【００３０】
少なくとも積層体及び光導電性コラムは、複数の光源に対して移動可能な記憶媒体を形成し得る。更に、本装置は、複数の光源に対して記憶媒体を相対的に移動させるための手段を備え得る。
【００３１】
複数の光源は、記憶媒体に対して光源を並進移動させることが可能なＭＯＥＭＳ（ｍｉｃｒｏ  ｏｐｔｏ  ｅｌｅｃｔｒｏ  ｍｅｃｈａｎｉｃａｌ  ｓｙｓｔｅｍ，微小光電気機械システム）型のシステム内に配置され得て、及び／又は、複数の光源に対して記憶媒体を相対的に移動させるための手段は、ＭＥＭＳ（ｍｉｃｒｏｅｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ  ｓｙｓｔｅｍ，微小電気機械システム）型の少なくとも一つのモータを備える。
【００３２】
また、本発明は、データ記憶装置の製造方法にも関する。本方法は少なくとも、
‐  少なくとも一つのメモリ層であって、該メモリ層の複数の部分を流れる電流の影響の下で、該メモリ層の複数の部分の物質の物理化学的な性質を少なくとも一つ変更することによって、該メモリ層の複数の部分にデータを記憶することのできる、少なくとも一つのメモリ層を備えた積層体を形成する段階と、
‐  積層体の各層を貫通する複数のホールを該積層体にエッチングする段階と、
‐  ホール内に複数の光導電性コラムを形成する段階とを備え、そのメモリ層の複数の部分のそれぞれが、光導電性コラムの一つを取り囲む。
【００３３】
本方法は、複数の光導電性コラムを照射可能な複数の光源を形成する段階も備え得る。
【００３４】
積層体を形成する段階は、絶縁層及びメモリ層を交互に堆積させる段階によって達成され得る。
【００３５】
本方法は、積層体を形成する段階の後に、積層体に複数のトレンチを設ける段階も備え得る。このトレンチは、積層体の全ての層を貫通し、積層体の互いに絶縁された複数の部分を形成する。
【００３６】
光導電性コラムを形成する段階は、メモリ層との界面にフォトダイオードを形成することを備え得る。
【００３７】
光導電性コラムを形成する段階は、少なくとも一種の光導電性物質でホールを充填する段階を備えるか、又は、第一の導電型にドーピングされた半導体に基づいた第一の層をホールの壁にコンフォーマルに堆積させる第一の段階、及び、その第一の層の上に、第一の導電型と相補的な第二の導電型にドーピングされた半導体又は導電性物質を堆積させる第二の段階を備える。
【００３８】
コラムを形成する段階は、少なくとも以下の第一の段階及び第二の段階を実施することによって達成され得る。即ち、ホール内に光導電性物質の層をコンフォーマルに堆積させる第一の段階、及び、その光導電性物質の層に対向してホール内に導電性物質を堆積させる第二の段階である。
【００３９】
また、本方法は、コラムを形成する段階の後に、積層体の上及び光導電性コラムの上に導電層及び／又は機械的保護層を堆積させる段階も備え得る。
【００４０】
また、本方法は、積層体を形成する段階の前に、基板に対向して導電層及び／又は少なくとも一つの光反射層を堆積させる段階も備え得て、積層体が、導電層の上及び／又は光反射層の上に形成される。
【図面の簡単な説明】
【００４１】
【図１】第一実施形態による本発明の対象であるデータ記憶装置の部分断面図である。
【図２】第二実施形態による本発明の対象であるデータ記憶装置の部分断面図である。
【図３Ａ】第一実施形態による本発明の対象であるデータ記憶装置の製造方法（これも本発明の対象である）の段階を示す。
【図３Ｂ】第一実施形態による本発明の対象であるデータ記憶装置の製造方法（これも本発明の対象である）の段階を示す。
【図３Ｃ】第一実施形態による本発明の対象であるデータ記憶装置の製造方法（これも本発明の対象である）の段階を示す。
【図３Ｄ】第一実施形態による本発明の対象であるデータ記憶装置の製造方法（これも本発明の対象である）の段階を示す。
【図３Ｅ】第一実施形態による本発明の対象であるデータ記憶装置の製造方法（これも本発明の対象である）の段階を示す。
【図４】本発明の対象であるデータ記憶装置の全体的な概略図である。
【発明を実施するための形態】
【００４２】
本発明は、添付図面を参照して純粋に例示的で非限定的な実施形態の説明を読むことによって、より良く理解されるものである。
【００４３】
以下で説明される多様な図面の同一、同様又は等価な部分には、同じ参照符号を付し、一つの図面から他の図面への移行を容易にする。
【００４４】
図面に示される多様な部分は、図面をより見やすくするために、必ずしも同一スケールで示されているものではない。
【００４５】
多様な可能性（変形及び実施形態）が、互いに排他的なものではないとして理解され、また、互いに組み合わせ得るものである。
【００４６】
まず、図１を参照すると、第一実施形態によるデータ記憶装置１００の部分断面図が示されている。
【００４７】
装置１００は、例えば、シリコン等の半導体、及び／又はガラス、及び／又はＰＭＭＡ（ポリメタクリル酸メチル，ｐｏｌｙｍｅｔｈｙｌ  ｍｅｔｈａｃｒｙｌａｔｅ）等のプラスチックに基づいた基板１０２を備える。
【００４８】
装置１００は、データが記憶される複数のメモリ層１０６も備える。この第一実施形態において、メモリ層１０６は、相変化物質（つまり、導電性が変更可能である物質）に基づいていて、基板１０２上に積層される。メモリ層１０６は、例えば、カルコゲニド族の少なくとも一種の物質に基づいていて、例えばＧｅＳｅであり、有利には、ＧｅｘＳｂｙＴｅｚ（例えばＧｅ２Ｓｂ２Ｔｅ５）等の三元カルコゲニド及び／又はＡｇｘＩｎｙＳｂｚＴｅｔである。
【００４９】
図１には、三つの層１０６．１から１０６．３のみが示されている。しかしながら、装置１００は、異なる数のメモリ層１０６を備え得て、例えば、八つのメモリ層であり、又は、二から十のメモリ層、更にはそれ以上となり得る。
【００５０】
層１０６は“メモリ層”と称され、絶縁層１０８又は誘電体層によって互いに、また基板から、機械的、電気的及び熱的に絶縁されている。この絶縁層１０８は、シリカ及び／又は窒化シリコン及び／又は硫化亜鉛及び／又は酸化シリコン等の物質に基づいていて、略１０ｎｍから１００ｎｍの間の厚さを有する。絶縁層１０８の物質の低い熱伝導性に起因して（例えば、ＺｎＳ及びＳｉＯ２の化合物に対して略０．６Ｗ・ｍ−１・Ｋ−１）、メモリ層１０６間に優れた熱絶縁体が形成され、メモリ層１０６のうちの一つで発生した熱が、他のメモリ層１０６内に伝播できないようにされる。
【００５１】
装置１００が製造される際、メモリ層１０６の物質は結晶相であり得る。メモリ層１０６は、例えば、略１ｎｍから３０ｎｍの間の厚さを有し、有利には２ｎｍから１０ｎｍの間の厚さを有し、特に略３ｎｍから５ｎｍの間の厚さを有する。特に、メモリ層１０６の物質がカルコゲニド族の場合、メモリ層１０６の厚さは、層内の電流線の閉じ込めを増大させることを可能にする減少した厚さと、物質が状態を変化させることを可能にするのに十分な厚さとの間でバランスをとることによって選択される。
【００５２】
この第一実施形態において、各メモリ層１０６は二つの絶縁層１０８の間に配置されている。一般的に、装置１００は、二つの絶縁層の間に配置されたメモリ層を少なくとも一つ備え得る。装置１００が複数のメモリ層を備える場合、各メモリ層は二つの絶縁層の間に配置される。
【００５３】
また、装置１００は、複数の光導電性コラム１１０も備える。この第一実施形態において、光導電性コラム１１０は、ドーピングされていないシリコン及び／又は酸化亜鉛及び／又は有機光導電性物質（ＯＰＣ，ｏｒｇａｎｉｃ  ｐｈｏｔｏｃｏｎｄｕｃｔｉｖｅ  ｍａｔｅｒｉａｌ）等の光導電性物質に基づいている。コラム１１０は、例えば垂直に、メモリ層１０６及び絶縁層１０８を貫通する。図１において、三つの光導電性コラム１１０のみが示されている。コラム１１０は、例えば実質的にシリンダー形状を有し、互いに実質的に同様の寸法を有し得る。図１の例において、コラム１１０は、互いに規則的に間隔が空けられていて、例えばその間隔は少なくとも略２００ｎｍであり、その間隔は、コラム１１０を照射する光学的選択手段の解像度に対応するものであるように選択される。コラム１１０は、例えば、略１００ｎｍの直径の円形の断面を有し、より一般的には、コラム間の間隔に略等しい直径の円形の断面を有する。しかしながら、コラムの断面が、異なる形状、例えば、矩形、三角形や他の幾何学的形状及び／又は異なる寸法を有することも可能である。
【００５４】
メモリ層１０６及び絶縁層１０８は、複数の“区画”又は部内に構造化され得て、基板１０２上に配置されて、真空及び／又は絶縁体によって互いに分離されている。図１の例には、メモリ層１０６．１〜１０６．３及び絶縁層１０８を備えた一つの区画１１６が示されている。各区画１１６は、例えば、略１０００から１００００００００個の光導電性コラムを備え得る。
【００５５】
光導電性コラム１１０を取り囲むメモリ層１０６の各部分（例えば環状）は、装置１００の記憶素子又はメモリポイントを形成し、そこで情報が書き込み、読み出し及び消去される。
【００５６】
図１の装置１００は導電層１２０も備え、この導電層１２０は、電極、電荷のソースや電荷の収集体を形成し、メモリ層１０６と絶縁層１０８との積層体に対向して配置されて、コラム１１０の上面に対向して配置される。この導電層１２０は、例えば、ＩＴＯ（インジウム錫酸化物，ｉｎｄｉｕｍ‐ｔｉｎ  ｏｘｉｄｅ）、及び／又は、金属（例えば、金及び／又はチタン及び／又はプラチナ）、及び／又は、窒化チタン、及び／又は、シリサイド（例えばＰｔＳｉ）等の導電性金属化合物や、炭素（この炭素が導電性になるようなｓｐ３／ｓｐ２の割合を備える）に基づいている。この層１２０は、略１ｎｍから１０ｎｍの間の厚さを有し、その導電性によって、この電極層１２０と、データ記憶動作が行われるコラム１１０のうち一つとの間に電流が流れるようにされる。更に、この導電層１２０は任意で透明である。その透明性は、導電層１２０の厚さが略１ｎｍから１０ｎｍの間、好ましくは３ｎｍから１０ｎｍの間となるように製造することによって、得ることができる。導電層１２０が示す電気抵抗は略１００ｋΩ以下である。層１２０が炭素に基づく場合、その導電率は０．１（Ω・ｃｍ）−１から１（Ω・ｃｍ）−１の間である。
【００５７】
この第一実施形態の変形例において、導電層１２０は、基板１０２と第一絶縁層１０８との間、つまり、層１０６及び１０８の積層体の下に対向してコラム１１０の底部に対向して、配置され得る。
【００５８】
従って、メモリ層１０６の積層体、絶縁層１０８、基板１０２、導電層１２０及び光導電性コラム１１０は、装置１００の記憶媒体１２２を形成する。
【００５９】
装置１００は、メモリ層１０６を選択する手段１１５も備え、この手段１１５は、メモリ層１０６の端部に電圧を印加する手段に付随していて（アドレッシング回路等）、例えば、情報の読み出し及び／又は書き込みが行われるメモリ層１０６のうち一つの電位を固定する。この電位は、例えば、読み出し動作が行われる際は低く、書き込み動作中は高く、消去動作中は更に高くなり得る。この印加電位は、例えば、略０．５Ｖから８Ｖの間である。この値の範囲において、読み出し動作は、略０．５Ｖから１Ｖの間の電圧で実施され得て、書き込み動作に対しては略２Ｖから４Ｖの間の電圧で、消去動作に対しては、略５Ｖから８Ｖの間の電圧で実施され得る。
【００６０】
装置１００は、光源のアレイ１１２も備え、例えば、ＶＣＳＥＬ（垂直キャビティ面発光レーザ）技術で製造される。この光源のアレイ１１２は、非常に局在化したニアフィールド発光を生じさせることを可能にし、また、マイクロレンズのアレイを介在させることによって、ファーフィールドにもなり、データ記憶動作（データの読み出し、書き込み、消去）が行われる一つ又は複数のコラム１１０を個々に照射することを可能にし、従って、照射された際にコラムを導電性にすることを可能にする。
【００６１】
一変形例において、基板１０２が光源のアレイ１１２によって放出される波長に対して透明である場合、この光源のアレイ１１２は、基板１０２の下に配置され得て、光ビームは、コラム１１０に到達する前に、基板１０２を通り抜ける。また、光源のアレイ１１２を基板１０２に集積することも可能であり、発光が、コラムの底部から作用するようになる。
【００６２】
装置１００は、基板１０２に配置された電流測定手段１１８も備える。図１の例において、電流測定手段１１８は、メモリ層選択手段１１５に接続されている。電流測定手段１１８は、マルチプレクサ等の論理アドレス選択手段を備え得て、メモリ層１０６及び絶縁層１０８の区画構造が考慮される。電流測定手段１１８は、測定された電流に対して論理レベルを判別するために、少なくとも一つの積分アンプ、電流・電圧変換器、閾値比較器、電荷・電圧変換器を備え得る。
【００６３】
図１の装置１００の記憶素子に１ビットを書き込む動作について、これから説明する。
【００６４】
コラム１１０（情報ビットが記憶される）が、光源のアレイ１１２を用いてそのコラムを照射することによって、選択される。図１の例には、光ビーム１１３が示されており、コラム１１０のうち一つを照射している。その後、メモリ層１０６．１から１０６．３のうち一つ（１ビットを書き込むことが望まれている）が、選択手段１１５によって選択される。所望のメモリ層１０６が、導電層１２０に対してバイアスされ（他のメモリ層に印加される電位は例えば導電層１２０の電位（例えばゼロ）と同様のものである）、光パルスがコラム内に放出されると、光パルスを通してコラムが導電性となり、電流が、メモリ層１０６から、コラム１１０を介して、導電層１２０に流れる。一変形例では、印加される多様な電位に応じて、電流は、導電層１２０から選択されたメモリ層１０６にも流れ得る。従って、メモリ層１０６は、装置の記憶素子の読み出し又は書き込み動作中において、電極としても機能する。更に、メモリ層１０６及び誘電体層１０８の積層体の上に導電層１２０を配置することによって、この層１２０が、コラム１１０の最も照射される領域の可能な限り近くに位置して、電流が流れる際のより良い導電性を確実にする。
【００６５】
この電流は、ジュール効果による加熱をもたらし、メモリ層１０６のコラム１１０近傍において集中する。何故ならば、この場所において電流密度が最大だからである。この界面のリングに対して、電流が十分なものである場合、メモリ層の相変化物質は、その融点（例えば、ＧｅＳｂＴｅに基づいたメモリ層に対して６５０℃）を超える温度に加熱され、急速冷却（コラム１１０の照射の停止による通電の停止や、電圧のキャンセル）中に、最初結晶状態であった相変化物質が、局所的に、低導電性のアモルファス状態となる。アモルファス物質のリング又は環状部分がコラム１１０の周辺に形成され、情報ビットの書き込まれた物理的形状を構成する。アモルファス状態の物質は導電性が低く、導電層１２０と、アモルファス状態の物質の環状部分を備えたメモリ層１０６との間の通電を制限する。
【００６６】
光導電性物質は、コラム１１０に、光学的に制御されたトランジスタとしての挙動を与える。このトランジスタのチャネルは、電子・正孔対を生成する過程の下で、導電層１２０とメモリ層との間の電位差（これらの素子を介して通電する点において選択される）の存在によって補助されて、照射されたコラム１１０によって形成され、導電性となり始める。
【００６７】
選択されたメモリ層の物質の状態変化を可能にする熱的出力は、メモリ層選択手段によって展開される電気的出力（ジュール効果）に関連付けられている。この出力は、コラム１１０の導電性を要するために、コラム１１０内に光学的に注入されるものよりも大きい。従って、この装置を機能させるために必要な光学的出力は、光学的照射手段がデータ書き込み用に機能する書き換え可能光学ディスクにおいて用いられるものよりもはるかに小さい。
【００６８】
その後、情報は、導電層１２０と選択されたメモリ層１０６との間を流れる電流を測定するための手段１１８によって、再読み出しされ得る。この目的のため、対象となるメモリ層１０６は、物質を再結晶化させる点にその物質を再加熱する危険性のない十分に低い電圧において、導電層１２０に対してバイアスされる。そして、測定された電流（その状態を知ることが望まれている環状部分が示す抵抗に比例する）から、アモルファス物質の環状部分が、選択されたメモリ層においてコラム１１０周辺に存在しているか否かを導き出すことが可能になる。
【００６９】
メモリ層の導電状態は、環状アモルファス領域のサイズに依存する。従って、単一のメモリ層中に及び単一のコラム１１０周辺に、バイナリ形式又は複数レベルからなるビット形式（離散化ビット）で、情報をプログラムすることが可能になり、そのアモルファス領域のサイズとして可能なものは、書き込み（アクティブパラメータ）中のジュール効果の出力及びコラムの物質の熱導電性に依存する。環状アモルファス領域のサイズを変更することによって、注入電極とメモリ層との間の電圧レベルに作用することによって、セルによる“マルチレベル”形式で情報をプログラムすることが可能になり、メモリ容量が増大する。この場合、各メモリポイントは、複数の情報ビットを記憶することができ、ビット数は、相変化物質の単一の環状部分において生成可能な離散的状態の数に依存する。
【００７０】
コラム１１０とメモリ層１０６．１から１０６．３のうち一つの交差部における情報の消去は、情報の読み出し及び書き込みに用いられるものよりも高い電流で行われ、いわゆる“結晶化”温度へ加熱して、アモルファス物質の環状部分を結晶状態に戻すのに十分長い時間（例えば、略５０ｎｓから５００ｎｓの間）行われ、例えば、ＧｅＳｂＴｅに対しては略１７０℃を超える（例えば略４００℃）“結晶化”温度に温度を上昇させることによって行われる。
【００７１】
例えば８、１６、３２ビットのワードに情報をまとめることによって、記憶装置１００への読み出し又は書き込みにおけるアクセル時間を最適化することが可能であり、各ワードは、単一のコラム１１０において、全て又は複数のメモリ層１０６に書き込まれる。従って、コラムの記憶レベルの数、つまり、メモリ装置１００が有することのできるメモリ層１０６の数は、書き込み又は読み出しされる情報ワードの所望のサイズに応じて、適合され得る。
【００７２】
光パルスの時間的形式も、実施される動作に応じて光源のアレイ１１２を制御する電子機器によって最適化され得て、例えば、相変化物質の焼き戻しに影響を与える書き込み動作に対して、読み出し動作又は相変化物質の再結晶化に影響を与える動作（例えば略１００ｎｓ以上の消滅エッジ）よりも急な消滅エッジを有する（例えば、略５０ｎｓ以下の消滅エッジ）。
【００７３】
第二実施形態によるデータ記憶装置２００について、これから、図２を参照して説明する。
【００７４】
装置２００は導電層１２０を備え、その導電層１２０は、メモリ層１０６．１から１０６．３と絶縁層１０８との積層体の上又は下に配置され得る。第一実施形態と比較すると、装置２００は、メモリ層１０６．１から１０６．３との界面に配置され光導電性コラム１１０自体によって形成されたフォトダイオード構造も有する。この第二実施形態において、各光導電性コラム１１０は、積層体の層１０６及び１０８と接触する壁１０３（第一の導電型の半導体に基づいた第一の層によって形成されている）と、この第一の層１０３のものとは相補的な導電型の半導体に基づいた中央部分１０５とを備える。従って、本実施形態においてコラム１１０によって形成されるフォトダイオードは、ドーピングにおいて相補的な二つの半導体を備えたタイプのものである。一変形例において、コラムの中央部分１０５が金属物質に基づいている場合、フォトダイオードコラム１１０によって形成されるフォトダイオードは、ショットキー型のものとなる。従って、光が選択されたコラム１１０を通り抜ける際、このコラムと正確にバイアスされたメモリ層１０６との界面に形成されるフォトダイオードは、バイアスされたメモリ層を通り抜ける電荷キャリアを光生成して、照射されたコラム１１０の周辺に位置する選択メモリ層の環状部分において、データの読み出し、書き込み又は消去動作を実施する。
【００７５】
更に、第一実施形態による装置１００と比較すると、装置２００は、例えばλ／４型の“ミラー”構造を形成する層２０２の積層体を備える。従って、光源のアレイ１１２からの光は、コラム１１０において少なくとも一部が反射され、コラム１１０中の光場を増強する。一般的に、この光反射は、コラム１１０及びそのコラムを照射する光源に対向して配置された少なくとも一つの光学反射層によって達成可能である。
【００７６】
最後に、装置２００は、層１０６と絶縁層１０８との積層体の上且つコラム１１０の上部に形成された保護層２０６も備える。この保護層は例えば、ダイヤモンドカーボン及び／又はプラスチックに基づいている。
【００７７】
本記憶装置の製造方法を、これから、図３Ａから図３Ｅを参照して説明する。
【００７８】
図３Ａに示されるように、まず、基板１０２上に、絶縁層１０８及びメモリ層１０６．１から１０６．３から成る積層体が形成される。絶縁層１０８及びメモリ層１０６．１から１０６．３は、例えばＰＶＤ（物理気相堆積，ｐｈｙｓｉｃａｌ  ｖａｐｏｕｒ  ｄｅｐｏｓｉｔｉｏｎ）等の同種の連続的堆積によって形成され得る。基板１０２は、積層体の形成に先立って、例えば図１に示される電流測定手段１１８を備えた技術的な層も備え得る。
【００７９】
更に、記憶装置が、“ミラー”構造を形成する層２０２の積層体を備える場合、第一の絶縁層１０８の最初の堆積に先立って、この積層体を基板１０２上に堆積させ得る。
【００８０】
積層体の層（絶縁層又はメモリ層）を堆積させる一つ又は複数の段階の間に、堆積させた層の機械的／化学的平坦化の段階を行うことが可能である。
【００８１】
こうして形成された積層体の上に機械的保護層を形成することもでき、例えば、ダイヤモンドやプラスチックに基づいていて、ダイヤモンドに基づいている場合その厚さは略３ｎｍから１０ｎｍの間であり、プラスチックに基づいている場合その厚さは略１０μｍから２００μｍの間である。
【００８２】
好ましくは、基板１０２上に堆積させる積層体の最初の層及び最後の層は絶縁層１０８である。
【００８３】
次に、積層体上にリソグラフィマスク４０２を堆積させ、絶縁層１０８及びメモリ層１０６．１から１０６．３の積層体のエッチング、例えば、エッチングに高い選択性を供与するＩＢＥイオンエッチング、ＲＩＥ（反応性イオンエッチング，ｒｅａｃｔｉｖｅ  ｉｏｎ  ｅｔｃｈｉｎｇ）、ＩＣＰ（“誘導結合プラズマ，Ｉｎｄｕｃｅｄ  ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ”）エッチングを行うことによって、積層体を構造化する（図３Ｂ）。この構造化段階によって、ホール（記憶装置のコラム１１０用の位置となる）を設けることが可能になる。マスク４０２は、例えば、マスク全体にわたって光に晒される感光性樹脂の層や、プラスチック物質に基づいていてモールディングプロセスによって変形された層であり得る。マスク４０２は、エッチングプロセス（イオンエッチングや反応性イオンエッチング等）によって、積層体中のコラムの位置及び積層体中の区画の分布を画定するパターンを転写することを可能にする。樹脂層又はモールドを光に晒す作用を果たすマスクは、有利には、ナノ粒子の堆積又は非混和性成分の混合物の堆積によって形成され得る。このエッチング段階は、データ記憶装置を区画１１６に区切ることも可能にする。
【００８４】
その後、光導電性コラム１１０を形成するために、既にエッチングされているホール内に、気体又は液体の前駆体、光導電性物質（例えばアモルファスシリコンや酸化亜鉛に基づいている）を例えばＣＶＤ法によってコンフォーマルに堆積させる。光導電性物質は有機物でもあり得て、この場合には、スピンコーティング又は焼結によって堆積される。こうして、図１に示されるものと同様の光導電性コラム１１０が形成される。
【００８５】
一方、図３Ｃから３Ｅの例においては、図２に示されるものと同様の、つまり、ホールの壁にコンフォーマルな第一の層１０３及び中央部分１０５を備えたコラム１１０が形成される。図３Ｃに示されるように、例えば、ｎ型又はｐ型の半導体の層１０３の気体又は液体の前駆体のＣＶＤ法による堆積によって、ホール内への第一のコンフォーマルな堆積が行われる。その後、コラム１１０を形成するために、金属化合物１０５又はｐ型又はｎ型の他の半導体が、既に設けられたホール内において層１０３の上に堆積される（図３Ｄを参照）。層１０３及び１０５は、ｎ及びｐドーピングされた層の連続的な成長によっても得ることができる。このようなフォトダイオード構造は、使用されるシランに加えて、ＣＶＤ又はＶＬＳ（気体‐液体‐固体，Ｖａｐｏｕｒ‐Ｌｉｑｕｉｄ‐Ｓｏｌｉｄ）成長中に相互作用する気体、例えば、アルシン及びホスフィン（それぞれｐ及びｎドーピングを可能にする）を交互に流すことによっても得ることができる。
【００８６】
図３Ｅに示されるように、例えば、装置の機械／化学研磨によって、マスク４０２及びそのマスク上に位置しているコラム１１０の物質の除去が行われる。これらの物質の除去は、異方性エッチング（例えば、ＲＩＥ型のもの）によっても行うことができる。
【００８７】
その後、導電層１２０が層１０６、１０８の積層体と基板１０２との間に既に存在していない限り、導電層１２０を、層の積層体の上及びコラム１１０の上部に堆積させ得る。
【００８８】
その後、保護層（例えば、図２に示される層２０６と同様のもので、例えばダイヤモンドカーボン又はプラスチックに基づいている）を堆積させることによって、データ記憶装置が完成する。
【００８９】
その後、図１及び図２に示されるように、形成された構造体が光源のアレイ１１２に結合される。
【００９０】
図４は、記憶装置１１０の全体的な概略図を示す。この装置は、記憶媒体１１２（ここでは矩形）の幅（ｘ軸に沿った寸法）全体をカバーすることのできるＭＯＥＭＳ型のシステムに集積された光源のアレイ１１２を備える。このＭＯＥＭＳシステムは、記憶媒体１２２に対して、光源間のステップ以上の距離（典型的には図４に示されるｘ軸に沿って略１００μｍ）にわたって光源を並進移動させることを可能にする。装置１００は、記憶媒体１２２をｙ軸に沿って、数センチメートルの距離（例えば、略１ｃｍから１０ｃｍの間）にわたって移動させるためのモータ１２４も備える。従って、記憶媒体１２２の表面全体を、光源のアレイの下に晒すことができる。モータ１２４は、たとえば、“スティックスリップ”型、“ピエゾウォーク”型、“マイクロウォーカー”型、つまり、ナノステップ慣性モータであって、記憶媒体１２２の正確な移動を可能にする。更に、装置１００は二つのモータ１２４を備えて、そのそれぞれが、記憶媒体１２２の一側を移動させる。よって、これら二つのモータ１２４は、光源１１２の移動方向（ｙ軸に沿う）に対して記憶媒体１２２の移動を垂直に調整することを可能にする。
【００９１】
一般的に、記憶装置１００又は２００は、固定媒体の形式においても使用可能であり、つまり、光源のアレイに対して記憶媒体を移動させる手段を備えていない（例えばディスク状の場合）。
【符号の説明】
【００９２】
１００  データ記憶装置
１０２  基板
１０３  壁
１０５  中央部分
１０６  メモリ層
１０８  絶縁層
１１０  光導電性コラム
１１２  光源
１１３  光ビーム
１１５  メモリ層選択手段
１１６  区画
１１８  電流測定手段
１２０  導電層
１２２  記憶媒体
１２４  モータ
２００  データ記憶装置
２０６  保護層
【図１】
2010056556.tif 000003
【図２】
2010056556.tif 000004
【図３Ａ】
2010056556.tif 000005
【図３Ｂ】
2010056556.tif 000006
【図３Ｃ】
2010056556.tif 000007
【図３Ｄ】
2010056556.tif 000008
【図３Ｅ】
2010056556.tif 000009
【図４】
2010056556.tif 000010
【外国語明細書】
2010056556.tif 000011
2010056556.tif 000012
2010056556.tif 000013
2010056556.tif 000014
2010056556.tif 000015
2010056556.tif 000016
2010056556.tif 000017
2010056556.tif 000018
2010056556.tif 000019
2010056556.tif 000020
2010056556.tif 000021
2010056556.tif 000022
2010056556.tif 000023
2010056556.tif 000024
2010056556.tif 000025
2010056556.tif 000026
2010056556.tif 000027
2010056556.tif 000028
2010056556.tif 000029
2010056556.tif 000030
2010056556.tif 000031
2010056556.tif 000032
2010056556.tif 000033
2010056556.tif 000034
2010056556.tif 000035
2010056556.tif 000036
2010056556.tif 000037
2010056556.tif 000038
2010056556.tif 000039
2010056556.tif 000040
2010056556.tif 000041
2010056556.tif 000042
2010056556.tif 000043
2010056556.tif 000044
2010056556.tif 000045
2010056556.tif 000046
2010056556.tif 000047
2010056556.tif 000048
2010056556.tif 000049
2010056556.tif 000050
2010056556.tif 000051