(57)【要約】【課題】半導体チップが実装基板に搭載されて構成された半導体装置において、半導体チップに発生した熱の周側面側の空気中への放熱を可能な限り抑制し、熱をより確実に実装基板に逃がし、かつ製造を低コストかつ簡易な製造プロセスにする。【解決手段】実装基板１３と、チップ基板１７及びチップ基板の表面１７ａに作り込まれている回路パターン１９を含む半導体チップ１５と、チップ基板の表面と対向する裏面１７ｂ、及び周側面１７ｃの裏面側一部を一体的に被覆する金属膜２１と、この金属膜を全体的に被覆し、半導体チップをチップ基板の裏面側から実装基板の表面に接着する半田層２３とを具える。【選択図】図１
2010238889.tif 000002
【特許請求の範囲】
【請求項１】
実装基板と、
チップ基板及び該チップ基板の表面に作り込まれている回路パターンを含む半導体チップと、
前記チップ基板の表面と対向する裏面、及び周側面の前記裏面側一部を一体的に被覆する金属膜と、
該金属膜を全体的に被覆し、前記半導体チップを前記チップ基板の裏面側から前記実装基板の表面に接着する半田層と
を具えることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記チップ基板の表面の端縁から前記回路パターンの最近端までの長さと、前記端縁から前記チップ基板の厚み方向に沿った、該チップ基板の周側面の、前記金属膜の非被覆部分の長さとが等しい
ことを特徴とする半導体装置。
【請求項３】
実装基板と、
チップ基板及び該チップ基板の表面に作り込まれている回路パターンを含む半導体チップと、
前記チップ基板の表面と対向する裏面、及び周側面の全面を一体的に被覆する金属膜と、
該金属膜を全体的に被覆し、前記半導体チップを前記チップ基板の裏面側から前記実装基板の表面に接着する半田層と
を具えることを特徴とする半導体装置。
【請求項４】
請求項３に記載の半導体装置であって、
前記金属膜によって、前記実装基板と、前記回路パターンに含まれる接地電極の少なくとも１つとが電気的に接続されている
ことを特徴とする半導体装置。
【請求項５】
表面に複数の回路パターンが作り込まれた半導体基板を用意する第１工程と、
前記半導体基板の各前記回路パターン間の離間領域に対応する各領域に、前記半導体基板の表面と対向する裏面側から複数の溝部を形成する第２工程と、
前記半導体基板の裏面、各前記溝部の内側壁面、及び各前記溝部の内側底面を一体的かつ均一な膜厚で被覆する前駆金属膜を形成する第３工程と、
前記半導体基板を、各前記溝部に沿って該半導体基板の厚み方向に切断することによって、裏面及び周側面の該裏面側一部が一体的な金属膜に被覆された複数のチップ基板を切り出し、該チップ基板及び前記回路パターンを各々含む複数の半導体チップを形成する第４工程と、
１つの該半導体チップを前記チップ基板の裏面側から前記金属膜及び半田層を介して実装基板の表面に接着するとともに、前記金属膜を前記半田層で全体的に被覆するする第５工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項６】
請求項５に記載の半導体装置の製造方法であって、
前記第２工程において、前記溝部を、該溝部の内側底面及び前記半導体基板の表面間の長さが、前記第４工程において形成される各前記半導体チップの表面の端縁から前記回路パターンの最近端までの長さと等しくなるように形成する
ことを特徴とする半導体装置の製造方法。
【請求項７】
表面に複数の回路パターンが作り込まれた半導体基板を、該半導体基板の表面側からダイシングテープに接着する第１工程と、
前記半導体基板を、各前記回路パターン間で該半導体基板の厚み方向に、該半導体基板の表面と対向する裏面側から切断することによって複数のチップ基板を切り出し、該チップ基板及び該チップ基板の表面に作り込まれた前記回路パターンを各々含む複数の半導体チップを形成する第２工程と、
各前記チップ基板の表面に対向する裏面、及び各該チップ基板の周側面の全面を、各々一体的に被覆する金属膜を形成する第３工程と、
各前記半導体チップを前記ダイシングテープから剥がした後に、１つの前記半導体チップを前記チップ基板の裏面側から前記金属膜及び半田層を介して実装基板の表面に接着するとともに、前記金属膜を前記半田層で全体的に被覆するする第４工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項８】
請求項７に記載の半導体装置の製造方法であって、
前記第２工程において、各前記回路パターンに含まれる接地電極の少なくとも１つの端部が、切り出された各前記チップ基板の周側面の１つの面と一致するように前記半導体基板を切断し、
前記第３工程において、前記金属膜を前記端部に接触させて形成する
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置の構造及びその製造方法に関し、特に、実装基板に実装した半導体チップの熱を実装基板へ逃がす構造及びその製造方法に関する。
【背景技術】
【０００２】
周知の通り、半導体チップを例えば回路基板やパッケージ等の実装基板に搭載させた半導体装置の実装構造では、半導体チップからの発熱によりジャンクション温度、すなわち半導体チップの、半導体チップ及び実装基板間を電気的に導通させるワイヤの接合部の温度が上昇する。従来から、このジャンクション温度の上昇に起因する、例えば装置の故障率の増大や短寿命化等の、デバイスの信頼性低下が問題視されている。特に、高周波高出力増幅に用いるデバイスでは、動作時における発熱が大きいためこれらの問題が顕著である。
【０００３】
そこで、このような問題を防止するために、半導体チップで発生した熱を空気中に、または実装基板に効率良く逃がすことによって、ジャンクション温度の上昇を抑制する技術が知られている（例えば特許文献１、特許文献２、または非特許文献１参照）。
【０００４】
図１３は、例えば特許文献１に開示されている、従来技術による半導体装置を概略的に示した端面図である。
【０００５】
図１３の構成例によれば、この従来技術による半導体装置１０１は、半導体で構成されたチップ基板１０３及びこのチップ基板１０３の表面１０３ａに作り込まれた回路パターン１０５を含む半導体チップ１０７が、実装基板１０９の表面１０９ａに搭載された実装構造として構成されている。
【０００６】
また、従来技術による半導体装置１０１は、チップ基板１０３の裏面１０３ｂ、すなわち実装基板１０９の表面１０９ａとの対向面であって、回路パターン１０５の形成面１０３ａと反対側の面に、金属膜１１１が形成されている。そして、この金属膜１１１付きの半導体チップ１０７は、例えば半田層１１３によって実装基板１０９に接着され、ダイスボンディングされている。従って、従来技術による半導体装置１０１では、半導体チップ１０７は、金属膜１１１及び半田層１１３の積層体を介して実装基板１０９上に実装されている。
【０００７】
このような構成とすることによって、この従来技術による半導体装置１０１では、装置の動作時において、半導体チップ１０７に発生した熱が、裏面１０３ｂ側から金属膜１１１及び半田層１１３を伝播し、実装基板１０９へ放熱される。
【０００８】
ここで、装置の動作時において半導体チップ１０７に生じる熱は、主に回路パターン１０５からの発熱に起因する。
【０００９】
そこで、図１３に示すような構成例の半導体装置１０１において、より効率良く熱を実装基板１０９へ逃がすために、半導体チップ１０７のチップ基板１０３を薄層化する技術が知られている（例えば、非特許文献１参照）。
【００１０】
例えば非特許文献１によれば、チップ基板１０３を薄層化することで、発熱部である回路パターン１０５と金属膜１１１、半田層１１３、及び実装基板１０９との間の離間距離が短縮されるため、回路パターン１０５からの発熱を効率良く実装基板１０９へと逃がすことができる。
【００１１】
また、例えばこの非特許文献１によれば、回路パターン１０５に発生した熱は、半導体チップ１０７の厚み方向に対して下側４５°の方向へ広がりつつ伝播することが示唆されている。すなわち、図１３に示すような構成例の半導体装置１０１では、回路パターン１０５に発生した熱は、チップ基板１０３の裏面１０３ｂ側方向へ伝播するだけでなく、チップ基板１０３の周側面１０３ｃ側方向へも伝播する。半導体装置１０１では、このような周側面１０３ｃ側へ伝播した熱は、空気中に放熱される。
【００１２】
そこで、このような半導体チップ１０７の周側面１０３ｃ側から空気中への放熱を、より効率良く行うために、チップ基板１０３の周側面１０３ｃから実装基板１０９の表面１０９ａに渡って隆状の半田層（図示せず）を形成する技術が知られている（例えば特許文献２参照）。
【００１３】
特許文献２によれば、上述した半導体チップ１０７及び実装基板１０９の接着用の半田層１１３とは別に、チップ基板１０３の周側面１０３ｃと、チップ基板１０３周辺の実装基板１０９の表面１０９ａとを一体的に被覆する半田層を設ける。これによって、半導体チップ１０７の、周側面１０３ｃ側の外気との接触面積を拡大する。その結果、特許文献２に開示された技術では、例えば従来技術による半導体装置１０１において、半導体チップ１０７の周側面１０３ｃ側から空気中への放熱を、より効率良く行うことができる。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開平１０−７０１５９号公報
【特許文献２】特開平８−３３０４６８号公報
【非特許文献】
【００１５】
【非特許文献１】ＧａＡｓトランジスタの基礎  ５．５  ＦＥＴの熱抵抗（ｐ．２０７〜２１３）
【発明の概要】
【発明が解決しようとする課題】
【００１６】
しかしながら、半導体チップ１０７に発生した熱が、上述したように周側面１０３ｃ側から空気中へ放熱された場合には、この周側面１０３ｃ周辺に高温の空気層が発生する。そして、この空気層の発生によって、熱が半導体チップ１０７の周側面１０３ｃ周辺に停滞し拡散し難くなる。その結果、上述した例えば特許文献１または特許文献２に係る構造では、この半導体チップ１０７の周側面１０３ｃ側からの放熱に起因して、ジャンクション温度が十分に低減されない。
【００１７】
この問題を回避するために、上述した例えば非特許文献１に開示された、チップ基板１０３の薄層化の技術を用いて、回路パターン１０５から周側面１０３ｃ側方向へ伝播する熱の割合を低減し、裏面１０３ｂ側方向へ伝播する熱の割合を増大させることも考えられる。
【００１８】
しかしながら、チップ基板１０３を過剰に薄層化することは、半導体チップ１０７を実装基板１０９へ実装する工程の難易度を上げ、例えば製造コストの増大及びスループットの悪化等の問題に繋がる。
【００１９】
そこで、この発明の目的は、半導体チップが実装基板に搭載されて構成された半導体装置において、半導体チップに発生した熱が周側面側の空気中へ放熱するのを可能な限り抑制し、この熱をより確実に裏面側へ、すなわち実装基板に逃がすことができる構造及びその製造方法を、低コストかつ簡易な製造プロセスで提供することにある。
【課題を解決するための手段】
【００２０】
上述の目的の達成を図るため、この発明の第１の要旨による半導体装置は、以下の特徴を有している。
【００２１】
すなわち、この発明の第１の要旨による半導体装置は、実装基板と、チップ基板及びこのチップ基板の表面に作り込まれている回路パターンを含む半導体チップとを具えている。チップ基板は、このチップ基板の表面と対向する裏面、及び周側面の裏面側一部が、一体的に金属膜によって被覆されている。また、第１の要旨による半導体装置は、金属膜を全体的に被覆し、半導体チップをチップ基板の裏面側から実装基板の表面に接着する半田層を具えている。
【００２２】
また、この発明の第２の要旨による半導体装置は、以下の特徴を有している。
【００２３】
すなわち、この発明の第２の要旨による半導体装置は、実装基板と、チップ基板及びこのチップ基板の表面に作り込まれている回路パターンを含む半導体チップとを具えている。チップ基板は、このチップ基板の表面と対向する裏面、及び周側面の全面が、一体的に金属膜によって被覆されている。また、第２の要旨による半導体装置は、金属膜を全体的に被覆し、半導体チップをチップ基板の裏面側から実装基板の表面に接着する半田層を具えている。
【００２４】
また、この発明の第３の要旨による半導体装置の製造方法は、上述した第１の要旨による半導体装置の製造方法であって、以下の第１工程から第５工程までの各工程を含んでいる。
【００２５】
すなわち、まず、第１工程では、表面に複数の回路パターンが作り込まれた半導体基板を用意する。
【００２６】
次に、第２工程では、半導体基板の各回路パターン間の離間領域に対応する各領域に、半導体基板の表面と対向する裏面側から複数の溝部を形成する。
【００２７】
次に、第３工程では、半導体基板の裏面、各溝部の内側壁面、及び各溝部の内側底面を一体的かつ均一な膜厚で被覆する前駆金属膜を形成する。
【００２８】
次に、第４工程では、半導体基板を、各溝部に沿って該半導体基板の厚み方向に切断することによって、裏面及び周側面の裏面側一部が一体的な金属膜に被覆された複数のチップ基板を切り出し、チップ基板及び回路パターンを各々含む複数の半導体チップを形成する。
【００２９】
次に、第５工程では、１つの半導体チップをチップ基板の裏面側から金属膜及び半田層を介して実装基板の表面に接着するとともに、金属膜を半田層で全体的に被覆する。
【００３０】
また、この発明の第４の要旨による半導体装置の製造方法は、上述した第２の要旨による半導体装置の製造方法であって、以下の第１工程から第４工程までの各工程を含んでいる。
【００３１】
すなわち、まず、第１工程では、表面に複数の回路パターンが作り込まれた半導体基板を、この半導体基板の表面側からダイシングテープに接着する。
【００３２】
次に、第２工程では、半導体基板を各回路パターン間で半導体基板の厚み方向に、半導体基板の表面と対向する裏面側から切断することによって複数のチップ基板を切り出し、チップ基板及びチップ基板の表面に作り込まれた回路パターンを各々含む複数の半導体チップを形成する。
【００３３】
次に、第３工程では、各チップ基板の表面に対向する裏面、及び各チップ基板の周側面の全面を、各々一体的に被覆する金属膜を形成する。
【００３４】
次に、第４工程では、各半導体チップを前記ダイシングテープから剥がした後に、１つの半導体チップをチップ基板の裏面側から金属膜及び半田層を介して実装基板の表面に接着するとともに、金属膜を前記半田層で全体的に被覆する。
【発明の効果】
【００３５】
第１の要旨による半導体装置では、上述しように、チップ基板の裏面及び周側面の裏面側一部が、金属膜によって一体的に被覆されている。さらに、この金属膜は、半田層によって全体的に被覆されている。従って、チップ基板は、裏面及び周側面の裏面側一部が、金属膜及び半田層の積層体によって被覆されている。そして、半導体チップは、この半田層によって、チップ基板の裏面側から実装基板の表面に接着されている。
【００３６】
その結果、装置の動作時において、チップ基板の裏面側方向へ伝播する熱は、チップ基板の裏面を被覆する金属膜を経て半田層の部分へ、また、チップ基板の側面側方向へ伝播する熱は、チップ基板の周側面を被覆する金属膜を経て半田層へ、それぞれ熱伝導する。そして、金属膜及び半田層を伝播させることによって、熱を実装基板へ逃がすことができる。従って、第１の要旨による半導体装置では、チップ基板の裏面側方向へ伝播する熱及びチップ基板の側面側方向へ伝播する熱の双方を、従来と比してより効率的に実装基板へ逃がすことができる。
【００３７】
また、第１の要旨による半導体装置では、半導体チップを実装基板に接着するために用いる半田層を、チップ基板の裏面のみでなく周側面まで被覆する形状とすることによって、上述した実装基板への放熱の効果を達成している。従って、第１の要旨による半導体装置では、従来とは異なり、独立した新たな構成を別途設けることなく、すなわち製造コストを増大させることなく、従来と比してより効率的に半導体チップからの発熱を実装基板へ放熱することができる。
【００３８】
また、第２の要旨による半導体装置では、チップ基板の裏面及び周側面の全面が、金属膜及びこの金属膜を全体的に被覆する半田層によって被覆されている。
【００３９】
従って、第２の要旨による半導体装置では、金属膜及び半田層がチップ基板の周側面の裏面側一部を被覆する第１の要旨による半導体装置と比して、より確実に側面側方向へ伝播する熱を、金属膜及び半田層へ伝播させることができる。その結果、第２の要旨による半導体装置では、より確実に半導体チップからの発熱を実装基板へ放熱することができる。
【００４０】
また、第３の要旨による半導体装置の製造方法では、上述したように、第２工程において、半導体基板の表面と対向する裏面側から複数の溝部を形成し、続く、第３工程において、半導体基板の裏面、各溝部の内側壁面、及び各溝部の内側底面を一体的かつ均一な膜厚で被覆する前駆金属膜を形成する。その結果、半導体基板から溝部に沿って切り出されたチップ基板は、裏面及び周側面の下部が一体的な金属膜に被覆された構造となる。
【００４１】
このようにチップ基板を金属膜によって被覆することによって、半導体チップを実装基板の表面に接着する際に、これら半導体チップ及び実装基板を接着する半田層が、その濡れ性により金属膜を全体的に被覆する。その結果、上述した第１の要旨による半導体装置の構造、すなわちチップ基板の裏面及び周側面の裏面側一部が、金属膜及び半田層によって被覆されている構造を得ることができる。
【００４２】
また、第３の要旨による半導体装置の製造方法では、チップ基板の裏面及び周側面の裏面側一部を被覆する金属膜及び半田層によって実装基板への放熱を達成することができるため、チップ基板を過剰に薄層化する必要がない。従って、半導体チップを簡易に実装基板へ実装することができるため、従来よりも低コストかつ簡易な製造プロセスで上述した第１の要旨による半導体装置を製造することができる。
【００４３】
また、第４の要旨による半導体装置の製造方法では、上述したように、第２工程において、半導体基板を裏面側から切断することによって複数のチップ基板を切り出し、続く第３工程において、各チップ基板の表面に対向する裏面、及び各チップ基板の周側面の全面を、各々一体的に被覆する金属膜を形成する。その結果、チップ基板は、裏面及び周側面の全面が一体的な金属膜に被覆された構造となる。
【００４４】
このようにチップ基板を金属膜によって被覆することによって、半導体チップを実装基板の表面に接着する際に、これら半導体チップ及び実装基板を接着する半田層が、その濡れ性により金属膜を全体的に被覆する。その結果、上述した第２の要旨による半導体装置の構造、すなわちチップ基板の裏面及び周側面の全面が、金属膜及び半田層によって被覆されている構造を得ることができる。
【００４５】
また、第４の要旨による半導体装置の製造方法では、上述した第３の要旨による半導体装置の製造方法とは異なり、溝を形成することなく半導体基板の切断を行うため、第３の要旨による半導体装置の製造方法と比して、より良好なスループットで、かつ上述したようにより確実に半導体チップからの発熱を実装基板へ放熱することができる、第２の要旨による半導体装置を製造することができる。
【図面の簡単な説明】
【００４６】
【図１】第１の実施の形態による半導体装置を厚み方向に沿って切り取った切り口を示す端面図である。
【図２】第１の実施の形態による半導体装置の温度分布を示す図である。
【図３】従来技術による半導体装置の温度分布を示す図である。
【図４】（Ａ）〜（Ｃ）は、第１の実施の形態による半導体装置の製造方法を説明する工程図である。
【図５】（Ａ）及び（Ｂ）は、第１の実施の形態による半導体装置の製造方法を説明する工程図であり、図４（Ｃ）に続く工程図である。
【図６】第２の実施の形態による半導体装置を厚み方向に沿って切り取った切り口を示す端面図である。
【図７】第２の実施の形態による半導体装置の温度分布を示す図である。
【図８】（Ａ）及び（Ｂ）は、第２の実施の形態による半導体装置の製造方法を説明する工程図である。
【図９】（Ａ）及び（Ｂ）は、第２の実施の形態による半導体装置の製造方法を説明する工程図であり、図８（Ｂ）に続く工程図である。
【図１０】第１の変形例による半導体装置を厚み方向に沿って切り取った切り口を示す端面図である。
【図１１】第１の変形例による半導体装置を、実装基板の表面側から見た平面図である。
【図１２】（Ａ）及び（Ｂ）は、第１の変形例による半導体装置の製造方法を説明する工程図である。
【図１３】従来技術による半導体装置を厚み方向に沿って切り取った切り口を示す端面図である。
【発明を実施するための形態】
【００４７】
以下、図面を参照して、この発明の実施の形態に係る半導体装置及びその製造方法について説明する。なお、各図は、この発明が理解できる程度に、各構成要素の形状、大きさ、及び配置関係を概略的に示してあるに過ぎない。従って、この発明の構成は、何ら図示の構成例にのみ限定されるものではない。
【００４８】
〈第１の実施の形態〉
第１の実施の形態では、実装基板及び実装基板上に実装された半導体チップを具える半導体装置であって、装置の動作時において、半導体チップに発生する熱を実装基板へ逃がすことが可能な半導体装置及びその製造方法について説明する。
【００４９】
図１は、この発明の第１の実施の形態を説明する概略図であり、第１の実施の形態による半導体装置を厚み方向に沿って切り取った切り口を示す端面図である。
【００５０】
第１の実施の形態に係る半導体装置１１は、実装基板１３と、この実装基板１３に実装された半導体チップ１５とを具えている。
【００５１】
実装基板１３は、例えば、周知の回路基板やパッケージ等である。
【００５２】
また、半導体チップ１５は、チップ状の例えばトランジスタ、半導体レーザ等のいわゆる周知の半導体素子であり、半導体材料で構成されたチップ基板１７、及びこのチップ基板１７の表面１７ａに作り込まれている回路パターン１９を含んで構成されている。
【００５３】
チップ基板１７は、上述したように半導体材料で構成された基板であり、例えばＧａＮ（窒化ガリウム）基板、ＺｎＯ（酸化亜鉛）基板、ＧａＡｓ（ガリウム砒素）基板、単結晶Ｓｉ（シリコン）基板、または、これら各基板が積層されて構成された基板等である。
【００５４】
また、チップ基板１７は、回路パターン１９に発生した熱を、後述する金属膜２１及び半田層２３を経て実装基板１３へ逃すに当たり、例えば厚みが１００〜１５０μｍ程度の薄層とするのが好ましい。チップ基板１７をこのような薄層とすることによって、回路パターン１９と実装基板１３との間の離間距離が短縮されるため、回路パターン１９から実装基板１３への放熱効率を向上させることができる。
【００５５】
このようなチップ基板１７の表面１７ａに、回路パターン１９として種々の電極、すなわち、例えば半導体チップ１５がトランジスタである場合には、例えばゲート電極、ソース電極、及びドレイン電極の各電極が形成されている。
【００５６】
そして、半導体チップ１５は、回路パターン１９に含まれる電極と、例えば導電性のワイヤを介して、実装基板１３、または実装基板１３上に設けられたパッドと電気的に接続されている（図示せず）。
【００５７】
また、チップ基板１７には、半導体チップ１５に発生した熱を、後述する半田層２３とともに実装基板１３へ伝播させる目的で金属膜２１が形成されている。
【００５８】
金属膜２１は、チップ基板１７の表面１７ａと対向する裏面１７ｂ、及び周側面１７ｃの裏面１７ｂ側一部を一体的に被覆している。すなわち、金属膜２１は、チップ基板１７の裏面１７ｂを被覆する第１金属膜部分２１ａ、及び周側面１７ｃを被覆する第２金属膜部分２１ｂを一体的かつ連続的に含んで形成されている。
【００５９】
そして、半導体チップ１５は、チップ基板１７の裏面１７ｂ側から、金属膜２１を介して、半田層２３によって実装基板１３の表面１３ａに実装されている。
【００６０】
半田層２３は、その濡れ性により金属膜２１を全体的に被覆して設けられている。すなわち、半田層２３は、第１金属膜部分２１ａの、実装基板１３の表面１３ａとの対向面２１ａａのみでなく、第２金属膜部分２１ｂの周側面２１ｂａまで迫り上がって被覆している。
【００６１】
このように半田層２３を設けることによって、この第１の実施の形態に係る半導体装置１１では、チップ基板１７の裏面１７ｂ、及び周側面１７ｃの裏面１７ｂ側一部が、金属膜２１及び半田層２３によって被覆される。そして、この半田層２３と実装基板１３の表面１３ａとが接着されることによって、半導体チップ１５は、金属膜２１及び半田層２３の積層体２５を介して、実装基板１３に実装されている。
【００６２】
これら金属膜２１及び半田層２３の積層体２５は、装置の動作時において半導体チップ１５に発生し、チップ基板１７の裏面１７ｂ側へ向かう方向及び周側面１７ｃ側へ向かう方向へ伝播する熱を、実装基板１３へ伝播させる目的で形成されている。そのために、金属膜２１及び半田層２３を構成する材料は、熱伝導率と、チップ基板１７、金属膜２１、及び半田層２３の各間の密着性とを考慮して決定される。より具体的には、金属膜２１は、チップ基板１７の表面保護膜として機能するＰｔ（白金）膜またはＮｉ（ニッケル）膜、及び半田層２３と共晶を形成して密着性を向上させるＡｕ（金）膜を順次積層させた積層膜によって構成されているのが好ましい。より好ましくは、チップ基板１７との密着性を向上させるために、金属膜２１を、チップ基板１７と上述したＰｔ膜またはＮｉ膜との間にＴｉ（チタン）膜を含む構成とするのがよい。そして、例えば、金属膜２１をＴｉ膜、Ｐｔ膜、及びＡｕ膜の積層膜とした場合には、上述した各膜の目的を達成するために、例えばＴｉ膜は１００ｎｍ、Ｐｔ膜は５０ｎｍ、及びＡｕ膜は７０００ｎｍの膜厚でそれぞれ形成されているのが好ましい。
【００６３】
また、半田層２３は、例えば金錫半田で形成されているのが好ましい。半田層２３を金錫半田とすることによって、半田層２３と上述した金属膜２１のＡｕ膜とが共晶を形成し、密着性に優れた金属膜２１及び半田層２３の積層体２５が形成される。
【００６４】
ここで、既に説明したように、装置の動作時において半導体チップ１５に生じる熱は、主に回路パターン１９からの発熱に起因する。そして、回路パターン１９に発生した熱は、チップ基板１７の厚み方向に対して下側４５°の方向へ広がりつつ伝播し、その結果、チップ基板１７の裏面１７ｂ側方向のみでなく、周側面１７ｃ側方向へも伝播する。第１の実施の形態に係る半導体装置１１では、この周側面１７ｃ側方向へ伝播する熱を、周側面１７ｃに被覆形成された第２金属膜部分２１ｂ、及びこの第２金属膜部分２１ｂを被覆する半田層２３に熱伝導させることによって、この熱を実装基板１３へ効率良く逃がす。
【００６５】
そこで、この周側面１７ｃ側方向へ伝播する熱が、確実に第２金属膜部分２１ｂ及び半田層２３へ熱伝導するように、チップ基板１７の周側面１７ｃの、金属膜２１すなわち第２金属膜部分２１ｂの非被覆部分の長さを以下のように設定する。
【００６６】
すなわち、第１の実施の形態に係る半導体装置１１では、チップ基板１７の表面１７ａの端縁１７ｄからチップ基板１７の厚み方向に沿った、チップ基板１７の周側面１７ｃの、第２金属膜部分２１ｂの非被覆部分の長さと、端縁１７ｄから回路パターン１９の最近端までの長さとを等しく設定する。
【００６７】
例えば、図１に示す構成例では、紙面に向かって左側の端縁１７ｄすなわち端縁１７ｄａ、及び回路パターン１９の、端縁１７ｄａからの最近端２０ａ間の距離Ｌ１と、チップ基板１７の、紙面に向かって左側の周側面１７ｃすなわち周側面１７ｃａにおける、厚み方向に沿った、第２金属膜部分２１ｂの非被覆部分の長さＬ２とを等しく設定する。
【００６８】
また、紙面に向かって右側の端縁１７ｄすなわち端縁１７ｄｂ、及び回路パターン１９の、端縁１７ｄｂからの最近端２０ｂ間の距離Ｌ３と、チップ基板１７の、紙面に向かって右側の周側面１７ｃすなわち周側面１７ｃｂにおける、厚み方向に沿った、第２金属膜部分２１ｂの非被覆部分の長さＬ４とを等しく設定する。
【００６９】
このように、チップ基板１７の周側面１７ｃの、第２金属膜部分２１ｂの非被覆部分の長さを設定することによって、チップ基板１７の周側面１７ｃにおける、回路パターン１９からの熱の伝播範囲が、第２金属膜部分２１ｂによって被覆される。従って、この第１の実施の形態による半導体装置１１では、周側面１７ｃ側方向へ伝播する熱を、確実に第２金属膜部分２１ｂ、及びこの第２金属膜部分２１ｂを被覆する半田層２３に効率良く熱伝導させることができる。
【００７０】
また、第１の実施の形態による半導体装置１１では、金属膜２１及び半田層２３を伝播した熱を、さらに上述した実装基板１３へ熱伝導させて放熱するために、実装基板１３として、熱伝導率の高い金属板を用いるのが好ましい。具体的には、実装基板１３は、例えば、銅、銅タングステン、銅モリブテン、銅と他の金属を貼り合わせた金属板、炭化ケイ素、窒化アルミニウム、ダイヤモンド等で構成されているのが好ましい。
【００７１】
以上説明したように、第１の実施の形態による半導体装置１１では、上述しように、チップ基板１７の裏面１７ｂ及び周側面１７ｃの裏面１７ｂ側一部が、金属膜２１によって一体的に被覆されている。さらに、この金属膜２１は、半田層２３によって全体的に被覆されている。従って、チップ基板１７は、裏面１７ｂ及び周側面１７ｃの裏面１７ｂ側一部が、金属膜２１及び半田層２３の積層体２５によって被覆されている。そして、半導体チップ１５は、この半田層２３によって、チップ基板１７の裏面１７ｂ側から実装基板１３の表面１３ａに接着されている。
【００７２】
その結果、装置の動作時において、チップ基板１７の裏面１７ｂ側方向へ伝播する熱は、チップ基板１７の裏面を被覆する第１金属膜部分２１ａを経て半田層２３へ、また、チップ基板１７の周側面１７ｃ側方向へ伝播する熱は、チップ基板１７の周側面１７ｃを被覆する第２金属膜部分２１ｂを経て半田層２３へ、それぞれ熱伝導する。そして、熱を金属膜２１及び半田層２３を伝播させることによって、実装基板１３へ効率良く逃がすことができる。従って、第１の実施の形態による半導体装置１１では、チップ基板１７の裏面１７ｂ側方向へ伝播する熱、及び従来は空気中へ放熱せざるを得なかった、チップ基板１７の周側面１７ｂ側方向へ伝播する熱の双方を実装基板１３へ逃がすことができる。
【００７３】
また、第１の実施の形態による半導体装置１１では、半導体チップ１５を実装基板１３に接着するために用いる半田層２３を、チップ基板１７の裏面１７ｂのみでなく周側面１７ｃまでに渡って被覆する形状とすることによって、上述した実装基板１３へ熱を逃がす効果を達成している。従って、第１の実施の形態による半導体装置１１では、従来は必要とされたような独立した新たな構成を別途設けることなく、すなわち製造コストを増大させることなく、半導体チップ１５からの発熱を実装基板１３へ放熱することができる。
【００７４】
ここで、上述した第１の実施の形態による構造を採用することによって、半導体チップに発生した熱を効率良く放熱できることを確認するために、半導体装置の動作時における装置の温度分布を確認した。
【００７５】
図２及び図３は、第１の実施の形態による半導体装置と、従来技術による半導体装置との温度分布を比較するための図である。
【００７６】
図２は、図１に示した第１の実施の形態による半導体装置１１の温度分布を示す図であり、半導体装置１１を、実装基板１３の表面１３ａ側から見た平面の温度分布を示す図である。
【００７７】
また、図３は、図１３に示した従来技術による半導体装置１０１の温度分布を示す図であり、半導体装置１０１を、実装基板１０９の表面１０９ａ側から見た平面の温度分布を示す図である。
【００７８】
そして、これらの温度測定に用いた半導体装置１１及び１０１は、ともに熱伝導率が２３０Ｗ／℃ｍ、及び厚みが０．５ｍｍの実装基板１３及び１０９上に、熱伝導率が２２０Ｗ／℃ｍ、実装基板１３及び１０９の表面１３ａ及び１０９ａに沿った平面面積が２．８３×０．６７ｍｍ２、及び厚みが０．１５ｍｍのチップ基板１７及び１０３で構成された半導体チップ１５及び１０７を実装した構成とした。そして、これらの温度測定に用いた半導体装置１１及び１０１の半導体チップ１５及び１０７には、トランジスタが作り込まれている。なお、図２に係る温度測定に用いた第１の実施の形態による半導体装置１１では、熱伝導率が２５１Ｗ／℃ｍの半田を用いて半田層２３が形成されている。
【００７９】
また、図２及び図３は、半導体装置１１及び１０１の動作時、すなわちゲート電圧を印加した状態における温度分布をサーモグラフィ(サイバネット社製汎用FEM連成解析ツール"ANSYS")によって確認した図である。これら図２及び図３は、実際にサーモグラフィによって取得したカラー画像をグレースケールに変換した複製図である。そして、図３において、８１の符号を付して示した領域は、１１０〜１２０℃の範囲の温度を示しており、元のカラー画像では赤色で表示されている。
【００８０】
また、図２及び図３において、７３及び８３の符号を付して示した領域は、１００〜１１０℃の範囲の温度を示しており、元のカラー画像ではオレンジ色で表示されている。また、図２及び図３において、領域７３及び８３の周囲を囲む７５及び８５の符号を付して示した領域は、９０〜１００℃の範囲の温度を示しており、元のカラー画像では山吹色で表示されている。すなわち、元のカラー画像における温度分“布は、赤色、オレンジ色、山吹色の順に温度傾斜があることを示している。従って、当然のことながら、上述した各符号を付して示した色の部分は、８１を付した部分が最も温度が高い高温部であり、７３及び８３を付した部分が次いで温度が高い中温部、また、７５及び８５を付した部分が最も温度が低い低温部であることを示している。また、図２及び図３において、符号７７及び８７で示した領域は、半導体チップ１５及び１０７を示している。また、図２において、符号７９で示した領域は、第２金属膜部分２１ｂを示している。
【００８１】
これらの結果から、図２に示す第１の実施の形態による半導体装置１１では、図３に示す従来技術による半導体装置１０１の温度分布図に存在する高温部、すなわち１１０〜１２０℃の範囲の領域（図３に示す符号８１の領域）が存在しないことがわかる。さらに、第１の実施の形態による半導体装置１１では、中温部７３の面積が、従来技術による半導体装置１０１における中温部８５と比して小さいことが確認できる。従って、第１の実施の形態による半導体装置１１は、従来技術による半導体装置１０１と比して、半導体チップに発生した熱をより効率良く逃がすことができることが明白である。
【００８２】
次に、この第１の実施の形態による半導体装置１１の製造方法について説明する。この製造方法は、第１工程から第５工程までの各工程を含んでいる。以下、第１工程から順に各工程につき説明する。
【００８３】
図４（Ａ）〜（Ｃ）は、この発明の第１の実施の形態による半導体装置の製造方法を説明する工程図である。また、図５（Ａ）及び（Ｂ）は、図４（Ｃ）に続く工程図である。これらの各図は、それぞれ、各製造段階で得られた構造体を、厚み方向に沿って切り取った断面の切り口で示してある。
【００８４】
まず、第１工程では、表面２７ａに複数の回路パターン１９が作り込まれた半導体基板２７を用意する（図４（Ａ）参照）。
【００８５】
半導体基板２７は、上述した半導体チップ１５（図１参照）の前駆体であり、後の工程において複数のチップ状体に切り出されることによって、それぞれ回路パターン１９を１つずつ有する半導体チップ１５となる。
【００８６】
半導体基板２７は、半導体材料で構成された基板であり、例えばＧａＮ基板、ＺｎＯ基板、ＧａＡｓ基板、単結晶Ｓｉ基板、または、これら各基板が積層されて構成された基板等である。
【００８７】
そして、この半導体基板２７の表面２７ａには、複数の回路パターン１９が作り込まれており、これよって、各回路パターン１９単位で、例えばトランジスタ、半導体レーザ等のいわゆる周知の半導体素子が構成されている。
【００８８】
各回路パターン１９は、上述したように種々の電極、すなわち、例えば半導体基板２７に作り込まれた素子がトランジスタである場合には、例えばゲート電極、ソース電極、及びドレイン電極の各電極である。
【００８９】
ここで、既に説明したように、半導体基板２７を切り出して形成した半導体チップ１５では、回路パターン１９から実装基板１３への放熱効率を向上させるために、チップ基板１７（図１参照）を薄層とするのが好ましい。
【００９０】
そのために、この第１の実施の形態では、この第１工程において半導体基板２７を薄層化しておくのが好ましい。なお、上述したように、半導体基板２７を過剰に薄層化した場合には、後の工程において半導体チップを実装基板に実装する際のプロセスが困難化する。そこで、この第１の実施の形態では、半導体基板２７を、放熱効率を向上させ、かつ後の実装工程が困難化しない程度の厚みに薄層化する。具体的には、半導体基板２７を、例えば１００〜１５０μｍ程度の厚みに薄層化するのが好ましい。
【００９１】
また、この第１の実施の形態では、半導体基板２７の厚みを、好ましくは例えば周知の機械研磨技術を用いて、表面２７ａと対向する裏面２７ｂ側から研磨して薄層化する。そして、この薄層化を行う際に、半導体基板２７を表面２７ａ側から周知のダイシングテープ２９に接着して固定しておくのが好ましい。なお、図４（Ａ）では、半導体基板２７の表面２７ａに作り込まれた各回路パターン１９を、ダイシングテープ２９の接着面２９ａに接着した構成例を示している。
【００９２】
ここで、半導体基板２７の薄層化に用いるダイシングテープ２９は、続く第２工程における溝部の形成工程においても連続して使用することが可能であるため、この第１工程を終えた時点において、半導体基板２７から剥離する必要はない。
【００９３】
次に、第２工程では、半導体基板２７の各回路パターン１９間の離間領域３１に対応する各領域に、半導体基板２７の表面２７ａと対向する裏面２７ｂ側から複数の溝部３３を形成して図４（Ｂ）に示すような構造体を得る。
【００９４】
溝部３３は、例えば好ましくは周知のダイシング技術により、ダイシングソーを用いて、半導体基板２７の裏面２７ｂ側から切り込みを入れることによって形成するのが好ましい。
【００９５】
そのために、半導体基板２７を表面２７ａ側から周知のダイシングテープに接着して固定しておくのが好ましい。なお、この第１の実施の形態では、上述した第１工程において半導体基板２７は、表面２７ａ側から回路パターン１９を介してダイシングテープ２９に接着されている。そのため、この第２工程では、第１工程において使用したダイシングテープ２９を連続して使用することができるため、製造のスループットを向上させることができる。
【００９６】
ここで、各溝部３３には、続く第３工程において、内側壁面３３ａ及び内側底面３３ｂが前駆金属膜３７によって被覆される。さらに、後の第４工程において、半導体基板２７を各溝部３３に沿って切断することによって、上述した半導体チップ１５（図１参照）を形成する。
【００９７】
この切断によって、前駆金属膜の内側壁面３３ａを被覆している部分が、上述した第２金属膜部分２１ｂ（図１参照）となる。このとき、チップ基板１７の周側面１７ｃの、第２金属膜部分２１ｂの非被覆部分の長さは、この第２工程における半導体基板２７の、表面２７ａ及び溝部３３の内側底面３３ｂ間の厚みと等しくなる。
【００９８】
そして、この第１の実施の形態による半導体装置では、上述したように、チップ基板１７の表面１７ａの端縁１７ｄからチップ基板１７の厚み方向に沿った、チップ基板１７の周側面１７ｃの、第２金属膜部分２１ｂの非被覆部分の長さと、端縁１７ｄから回路パターン１９の最近端までの長さとを等しく設定する（図１参照）。
【００９９】
そのために、各溝部３３を、各回路パターン１９間の離間領域３１において、隣り合う２つの回路パターン１９間の中間点に対応する位置に形成する。例えば、図４（Ｂ）の構成例における溝部３３ｃを、隣り合う回路パターン１９ａ及び回路パターン１９ｂ間の中間点３５に対応する位置に形成する。そして、これら回路パターン１９ａ及び回路パターン１９ｂ間の離間距離Ｌ５が、溝部３３ｃの内側底面３３ｂａ及び半導体基板２７の表面２７ａ間の長さＬ６の２倍の長さとなるように、溝部３３ｃの厚み方向に沿った深さを設定して形成する。
【０１００】
このように各溝部３３を形成することによって、この第１の実施の形態では、溝部３３ｃの内側底面３３ｂａ及び半導体基板２７の表面２７ａ間の長さを、形成される各半導体チップ１７（図１参照）の表面１７ａの端縁１７ｄから回路パターン１９の最近端までの長さと等しく設定することができる。
【０１０１】
また、溝部３３を形成するに当たり、半導体基板２７が、例えばＧａＮ基板やＺｎＯ基板等の、可視光に対して透明な材料である場合には、例えば赤外線装置等の特段の手段を用いることなく、裏面２７ｂ側から各回路パターン１９間の離間領域３１を認識し、溝部３３を形成すべき箇所を特定することができる。また、半導体基板２７が、例えばＧａＡｓ基板や単結晶Ｓｉ基板等の、赤外光に対して透明な材料、または、可視光に対して透明な材料及び赤外光に対して透明な材料によって構成された積層基板である場合には、例えば赤外線装置等を用いることによって、裏面２７ｂ側から各回路パターン１９間の離間領域３１を認識し、溝部３３を形成すべき箇所を特定する。
【０１０２】
次に、第３工程では、半導体基板２７の裏面２７ｂ、各溝部３３の内側壁面３３ａ、及び各溝部３３の内側底面３３ｂを一体的かつ均一な膜厚で被覆する前駆金属膜３７を形成して図４（Ｃ）に示すような構造体を得る。
【０１０３】
前駆金属膜３７は、続く第４工程において、半導体基板２７が切断されることによって、上述した金属膜２１（図１参照）となる。そして、この金属膜２１は、上述したように、後の工程において形成される半田層とともに、装置の動作時において半導体チップに発生する熱を、実装基板へ伝播させる目的で形成されている。
【０１０４】
そのために、この第３工程では、前駆金属膜３７を、熱伝導率、半導体基板２７との間の密着性、及び後の工程において金属膜を被覆して形成される半田層との間の密着性に優れた材料で形成する。より具体的には、前駆金属膜３７を、半導体基板２７、すなわち後に形成されるチップ基板の表面保護膜として機能するＰｔ膜またはＮｉ膜、及び半田層と共晶を形成して密着性を向上させるＡｕ膜を順次積層させた積層膜によって形成するのが好ましい。より好ましくは、チップ基板との密着性を向上させるために、前駆金属膜３７を、半導体基板２７と上述したＰｔ膜またはＮｉ膜との間にＴｉ膜を含む構成とするのがよい。そして、例えば、前駆金属膜３７をＴｉ膜、Ｐｔ膜、及びＡｕ膜の積層膜を材料として形成する場合には、上述した各膜の目的を達成するために、例えばＴｉ膜を１００ｎｍ、Ｐｔ膜を５０ｎｍ、及びＡｕ膜を７０００ｎｍの膜厚でそれぞれ形成するのが好ましい。
【０１０５】
また、この第３工程では、前駆金属膜３７を、好ましくは例えば周知のスパッタ、蒸着、メッキ等の技術を用いて、半導体基板２７の裏面２７ｂ側から形成する。
【０１０６】
次に、第４工程では、半導体基板２７（図４（Ｃ）参照）を、各溝部３３に沿って半導体基板２７の厚み方向に切断して図５（Ａ）に示すような構造体を得る。
【０１０７】
そして、このように半導体基板２７を切断することよって、半導体基板２７から、複数のチップ基板１７を切り出し、このチップ基板１７及び回路パターン１９を各々含む複数の半導体チップ１５を得る。
【０１０８】
このとき、半導体基板２７とともに、前駆金属膜３７についても各溝部３３に沿って厚み方向に切断される。この切断によって、半導体基板２７の裏面２７ｂを被覆していた前駆金属膜の部分が第１金属膜部分２１ａとして、また、溝部３３の内側壁面３３ａを被覆していた前駆金属膜の部分が第２金属膜部分２１ｂとして残存し、これら第１及び第２金属膜部分２１ａ及び２１ｂを含む金属膜２１となる。そのため、得られた各半導体チップ１５は、チップ基板１７の裏面１７ｂ及び周側面１７ｃの裏面１７ｂ側一部が一体的な金属膜２１に被覆されている。
【０１０９】
ここで、既に説明したように、上述した第２工程において、各溝部３３は、各回路パターン１９間の離間領域３１において、隣り合う２つの回路パターン１９間の中間点３５に対応する位置に形成されている（図４（Ｂ）参照）。また、隣り合う２つの回路パターン１９間の離間距離が、各溝部３３の内側底面３３ｂ及び半導体基板２７の表面２７ａ間の長さの２倍の長さとなっている。
【０１１０】
従って、この第４工程において、半導体基板２７を、各溝部３３に沿って半導体基板２７の厚み方向に切断することによって、切り出された各チップ基板１７は、周側面１７ｃにおける金属膜２１すなわち第２金属膜部分２１ｂの厚み方向に沿った非被覆部分の長さと、各チップ基板１７の表面１７ａの端縁１７ｄからそれぞれが有する回路パターン１９の最近端までの長さとが等しくなっている。
【０１１１】
すなわち、例えば図５（Ａ）に示す構成例における半導体チップ１５ａでは、チップ基板１７ｅの、周側面１７ｃｃにおける第２金属膜部分２１ｃの厚み方向に沿った非被覆部分の長さＬ７と、チップ基板１７ｅの端縁１７ｄｃから回路パターン１９ｂの最近端２０ｃまでの長さＬ８とが等しくなっている。
【０１１２】
また、この第４工程では、各溝部３３において半導体基板２７を劈開することによって、または、ダイシングテープ２９（図４（Ｃ）参照）を半導体基板２７から剥離し、その後、半導体基板２７の表面２７ａ側から、例えば周知のダイシング技術を用いて半導体基板２７を切断することによって、チップ基板１７を切り出すのが好ましい。
【０１１３】
次に、第５工程では、上述した第４工程で得た各半導体チップ１５を実装基板に実装する。
【０１１４】
すなわち、第５工程では、１つの半導体チップ１５をチップ基板１７の裏面１７ｂ側から金属膜２１及び半田層２３を介して実装基板１３の表面１３ａに接着するとともに、金属膜２１を半田層２３で全体的に被覆する（図５（Ｂ）及び図１参照）。
【０１１５】
実装基板１３は、例えば周知の回路基板やパッケージ等である。そして、この実装基板１３は、上述したように、製造された半導体装置１１（図１参照）の動作時において、半導体チップ１５に発生し、金属膜２１及び半田層２３を伝播した熱を、さらにこの実装基板１３へ熱伝導させて放熱するために、熱伝導率の高い金属板で構成されているのが好ましい。具体的には、この第５工程では、実装基板１３として、例えば、銅、銅タングステン、銅モリブテン、銅と他の金属を貼り合わせた金属板、炭化ケイ素、窒化アルミニウム、ダイヤモンド等の金属基板を用いるのが好ましい。
【０１１６】
そして、この第５工程では、このような実装基板１３に半導体チップ１５を実装するために、まず、実装基板１３の表面１３ａに半田層２３を塗布する（図５（Ｂ）参照）。
【０１１７】
半田層２３は、例えば金錫半田で形成されているのが好ましい。半田層２３を金錫半田とすることによって、半導体チップ１５をこの半田層２３上に接着する際に、半田層２３と上述した金属膜２１の最外層であるＡｕ膜とが共晶を形成し、密着性に優れた金属膜２１及び半田層２３の積層体が形成される。
【０１１８】
また、半田層２３を実装基板１３上に塗布するに当たり、この実装基板１３の表面１３ａに、例えばメッキやスパッタ等の周知の技術を用いて、Ａｕ膜を形成しておくのが好ましい（図示せず）。このように、実装基板１３の表面１３ａに、Ａｕ膜を形成しておくことによって、このＡｕ膜と半田層２３とが共晶を形成し、半田層２３と実装基板１３との密着性が向上する。
【０１１９】
そして、実装基板１３の表面１３ａに半田層２３を塗布した後に、この半田層１３上に、半導体チップ１５をチップ基板１７の裏面１７ｂ側から載置し（図５（Ｂ）参照）、脱酸素雰囲気中において、好ましくは２８０℃の温度で加熱する。その結果、金属膜２１と半田層２３との間、及び半田層２３及び実装基板１３上のＡｕ膜との間において上述した共晶が形成され、半導体チップ１５が実装基板１３上に接着される（図１参照）。
【０１２０】
ここで、半田層２３は、上述した加熱を行うことによって、この半田層２３の濡れ性により金属膜２１を全体的に被覆して半導体チップ１５と接着する。すなわち、半田層２３は、金属膜２１を、第１金属膜部分２１ａの、実装基板１３の表面１３ａとの対向面２１ａａ、及び第２金属膜部分２１ｂの周側面２１ｂａまで迫り上がって被覆する形状となる（図１参照）。
【０１２１】
このように半田層２３が形成されることによって、この第１の実施の形態によって製造された半導体装置１１では、チップ基板１７の裏面１７ｂ、及び周側面１７ｃの裏面１７ｂ側一部が、金属膜２１及び半田層２３によって被覆される。
【０１２２】
以上説明したように、第１の実施の形態による半導体装置の製造方法では、チップ基板１７の裏面１７ｂ及び周側面１７ｃの裏面１７ｂ側一部を被覆する金属膜２１及び半田層２３によって実装基板１３への放熱を達成することができるため、上述した第１工程において、チップ基板１７を過剰に薄層化する必要がない。従って、半導体チップ１５を簡易に実装基板１３へ実装することができるため、低コストかつ簡易な製造プロセスで半導体装置１１を製造することができる。
【０１２３】
〈第２の実施の形態〉
第２の実施の形態では、第１の実施の形態と同様に、実装基板及び実装基板上に実装された半導体チップを具える半導体装置であって、装置の動作時において、半導体チップに発生する熱を実装基板へ逃がすことが可能な半導体装置及びその製造方法について説明する。
【０１２４】
なお、この第２の実施の形態による半導体装置が、上述した第１の実施の形態による半導体装置と相違するのは、金属膜及び半田層がチップ基板の表面と対向する裏面、及び周側面の全面を一体的に被覆している点である。その他の構成要素及び作用効果は、第１の実施の形態と同様であるので、共通する構成要素については、同一の符号を付し、それらの重複する説明を省略する。
【０１２５】
図６は、この発明の第２の実施の形態を説明する概略図であり、第２の実施の形態による半導体装置を厚み方向に沿って切り取った切り口を示す端面図である。
【０１２６】
第２の実施の形態による半導体装置５１では、金属膜５３及び半田層５５の積層体５７形状を、上述した第１の実施の形態による半導体装置１１における金属膜２１及び半田漕２３の積層体２５（図１参照）から変更する。なお、チップ基板１７、回路パターン１９、これらチップ基板１７と回路パターン１９を含む半導体チップ１５、及び実装基板１３については、上述した第１の実施の形態と同様であるため、これらの説明を省略する。
【０１２７】
第２の実施の形態による半導体装置５１では、金属膜５３は、チップ基板１７の裏面１７ｂ、及び周側面１７ｃの全面を一体的に被覆して設けられている。すなわち、金属膜５３は、チップ基板１７の裏面１７ｂを被覆する第１金属膜部分５３ａ、及び周側面１７ｃの全面を被覆する第２金属膜部分５３ｂを一体的かつ連続的に含んで形成されている。
【０１２８】
そして、半導体チップ１５は、チップ基板１７の裏面１７ｂ側から、金属膜５３を介して、半田層５５によって実装基板１３の表面１３ａに実装されている。
【０１２９】
半田層５５は、上述した第１の実施の形態と同様に、その濡れ性により金属膜５３を全体的に被覆して設けられている。すなわち、半田層５５は、第１金属膜部分５３ａの、実装基板１３の表面１３ａとの対向面５３ａａのみでなく、第２金属膜部分５３ｂの周側面５３ｂａまで迫り上がって被覆している。
【０１３０】
ここで、この第２の実施の形態では、第２金属膜部分５３ｂが、上述した第１の実施の形態における第２金属膜部分２１ｂとは異なり、周側面１７ｃの全面を被覆している。そのため、半田層５５が第２金属膜部分５３ｂの周側面５３ｂａまで迫り上がる、すなわち周側面５３ｂａを全面的に被覆することによって、この第２の実施の形態に係る半導体装置５１では、チップ基板１７の裏面１７ｂ、及び周側面１７ｃの全面が、金属膜５３及び半田層５５の積層体５７によって被覆される。
【０１３１】
これら金属膜５３及び半田層５５の積層体５７は、第１の実施の形態と同様に、装置の動作時において半導体チップ１５に発生し、チップ基板１７の裏面１７ｂ側方向及び周側面１７ｃ側方向へ伝播する熱を、実装基板１３へ伝播させる目的で形成されている。そのために、金属膜５３及び半田層５５を構成する材料は、熱伝導率と、チップ基板１７、金属膜５３、及び半田層５５の各間の密着性とを考慮して決定される。より具体的には、金属膜５３は、チップ基板１７の表面保護膜として機能するＰｔ膜またはＮｉ膜、及び半田層５５と共晶を形成して密着性を向上させるＡｕ膜を順次積層させた積層膜によって構成されているのが好ましい。より好ましくは、チップ基板１７との密着性を向上させるために、金属膜５５を、チップ基板１７と上述したＰｔ膜またはＮｉ膜との間にＴｉ膜を含む構成とするのがよい。そして、例えば、金属膜５５をＴｉ膜、Ｐｔ膜、及びＡｕ膜の積層膜とした場合には、上述した各膜の目的を達成するために、例えばＴｉ膜は１００ｎｍ、Ｐｔ膜は５０ｎｍ、及びＡｕ膜は７０００ｎｍの膜厚でそれぞれ形成されているのが好ましい。
【０１３２】
また、半田層５５は、例えば金錫半田で形成されているのが好ましい。半田層５５を金錫半田とすることによって、半田層５５と上述した金属膜５３のＡｕ膜とが共晶を形成し、密着性に優れた金属膜５３及び半田層５５の積層体５７が形成される。
【０１３３】
以上説明したように、第２の実施の形態による半導体装置５１では、チップ基板１７の裏面１７ｂ及び周側面１７ｃの全面が、金属膜５３及びこの金属膜５３を全体的に被覆する半田層５５によって被覆されている。
【０１３４】
従って、第２の実施の形態による半導体装置５１では、金属膜２１及び半田層２３がチップ基板１７の周側面１７ｃの裏面１７ｂ側一部を被覆する第１の実施の形態による半導体装置１１（図１参照）と比して、より確実に周側面１７ｃ側方向へ伝播する熱を、金属膜５３及び半田層５５へ伝播させることができる。その結果、第２の実施の形態による半導体装置５１では、より確実に半導体チップ１５からの発熱を実装基板１３へ放熱することができる。
【０１３５】
ここで、上述した第２の実施の形態による構造を採用することによって、半導体チップに発生した熱を効率良く放熱できることを確認するために、この第２の実施の形態による半導体装置５１の動作時における装置の温度分布を確認した。
【０１３６】
図７は、図６に示した第２の実施の形態による半導体装置５１の温度分布を示す図であり、半導体装置５１を、実装基板１３の表面１３ａ側から見た平面の温度分布を示す図である。
【０１３７】
そして、この図７に係る温度測定では、上述した図２及び図３に係る温度測定と同様の条件において、第２の実施の形態による半導体装置５１の温度分布を測定した。
【０１３８】
すなわち、この温度測定に用いた半導体装置５１は、熱伝導率が２３０Ｗ／℃ｍ、及び厚みが０．５ｍｍの実装基板１３上に、熱伝導率が２２０Ｗ／℃ｍ、実装基板１３の表面１３ａに沿った平面面積が２．８３×０．６７ｍｍ２、及び厚みが０．１５ｍｍのチップ基板１７で構成された半導体チップ１５を実装した構成とした。そして、この温度測定に用いた半導体装置５１の半導体チップ１５には、トランジスタが作り込まれている。さらに、この温度測定に用いた第２の実施の形態による半導体装置５１では、熱伝導率が２５１Ｗ／℃ｍの半田を用いて半田層５５が形成されている。
【０１３９】
また、図７は、図２及び３と同様に、半導体装置５１の動作時、すなわちゲート電圧を印加した状態における温度分布をサーモグラフィ(サイバネット社製汎用FEM連成解析ツール"ANSYS")によって確認した図である。この図７は、実際にサーモグラフィによって取得したカラー画像をグレースケールに変換した複製図である。
【０１４０】
そして、図７において、９３の符号を付して示した領域は、図２及び図３における７３及び８３の領域と同様に、１００〜１１０℃の範囲の温度を示しており、元のカラー画像ではオレンジ色で表示されている。また、図７において、９５の符号を付して示した領域は、図２及び図３における７５及び８５の領域と同様に、９０〜１００℃の範囲の温度を示しており、元のカラー画像では山吹色で表示されている。すなわち、既に説明したように、元のカラー画像における温度分布は、オレンジ色、山吹色の順に温度傾斜があることを示している。そして、上述した各符号を付して示した色の部分は、９３を付した部分が、図２及び図３における７３及び８３の領域に対応した中温部、また、９５を付した部分が、図２及び図３における７５及び８５の領域に対応した低温部であることを示している。また、図７において、符号９７で示した領域は、半導体チップ１５を、また、符号９９で示した領域は、第２金属膜部分５３ｂ及び半田層５５の積層体５７を示している。
【０１４１】
この図７の結果と、上述した第１の実施の形態に係る図２の結果とを比較して、第２の実施の形態による半導体装置５１では、中温部９３の面積が、上述した第１の実施の形態による半導体装置１１における中温部７３と比して、より縮小されていることが確認できる。従って、第２の実施の形態による半導体装置５１では、金属膜５３がチップ基板１７の周側面１７ｃの全面を被覆する構成とすることによって、第１の実施の形態による半導体装置１１と比して、半導体チップに発生した熱をさらに確実に逃がすことができることが明白である。
【０１４２】
次に、この第２の実施の形態による半導体装置５１の製造方法について説明する。この製造方法は、第１工程から第４工程までの各工程を含んでいる。以下、第１工程から順に各工程につき説明する。
【０１４３】
図８（Ａ）及び（Ｂ）は、この発明の第２の実施の形態による半導体装置の製造方法を説明する工程図である。また、図９（Ａ）及び（Ｂ）は、図８（Ｂ）に続く工程図である。これらの各図は、それぞれ、各製造段階で得られた構造体を、厚み方向に沿って切り取った断面の切り口で示してある。
【０１４４】
まず、第１工程では、表面２７ａに複数の回路パターン１９が作り込まれた半導体基板２７を、半導体基板２７の表面２７ａ側から回路パターン１９を介してダイシングテープ２９の接着面２９ａに接着して図８（Ａ）に示すような構造体を得る。
【０１４５】
半導体基板２７は、第１の実施の形態における第１工程において用意する半導体基板２７と同様である。
【０１４６】
すなわち、半導体基板２７は、上述した半導体チップ１５（図６参照）の前駆体であり、後の工程において複数のチップ状体に切り出されることによって、それぞれ回路パターン１９を１つずつ有する半導体チップ１５となる。
【０１４７】
また、半導体基板２７は、半導体材料で構成された基板であり、例えばＧａＮ基板、ＺｎＯ基板、ＧａＡｓ基板、単結晶Ｓｉ基板、または、これら各基板が積層されて構成された基板等である。
【０１４８】
そして、この半導体基板２７の表面２７ａには、複数の回路パターン１９が作り込まれており、これよって、各回路パターン１９単位で、例えばトランジスタ、半導体レーザ等のいわゆる周知の半導体素子が構成されている。
【０１４９】
各回路パターン１９は、上述したように種々の電極、すなわち、例えば半導体基板２７に作り込まれた素子がトランジスタである場合には、例えばゲート電極、ソース電極、及びドレイン電極の各電極である。
【０１５０】
そして、この第２の実施の形態では、続く第２工程において、周知のダイシング技術を用いて半導体基板２７を切断する。そのために、既に説明したように、この第１工程において、半導体基板２７を表面２７ａ側から回路パターン１９を介して周知のダイシングテープ２９に接着する。
【０１５１】
ところで、既に説明したように、半導体基板２７を切り出して形成した半導体チップ１５では、回路パターン１９から実装基板１３への放熱効率を向上させるために、チップ基板１７（図６参照）を薄層とするのが好ましい。
【０１５２】
そのために、この第２の実施の形態では、第１の実施の形態と同様に、この第１工程において半導体基板２７を薄層化しておくのが好ましい。なお、上述したように、半導体基板２７を過剰に薄層化した場合には、後の工程において半導体チップを実装基板に実装する際のプロセスが困難化する。そこで、この第２の実施の形態では、半導体基板２７を、放熱効率を向上させ、かつ後の実装工程が困難化しない程度の厚みに薄層化する。具体的には、半導体基板２７を、例えば１００〜１５０μｍ程度の厚みに薄層化するのが好ましい。
【０１５３】
また、この第２の実施の形態では、第１の実施の形態と同様に、半導体基板２７の厚みを、好ましくは例えば周知の機械研磨技術を用いて、表面２７ａと対向する裏面２７ｂ側から研磨して薄層化する。そして、この薄層化を行う際には、既に説明したように半導体基板２７を表面２７ａ側からダイシングテープに接着して固定しておくのが好ましい。
【０１５４】
そこで、半導体基板２７の薄層化に用いたダイシングテープを、この薄層化の終了後において半導体基板２７から剥離せずに、ダイシングテープ２９として連続的に用いるのが好ましい。このように、ダイシングテープ２９を、上述した半導体基板２７の薄層化、及び続く第２工程における半導体基板２７の切断工程に、連続して使用することによって、製造のスループットを向上することができる。
【０１５５】
次に、第２工程では、半導体基板２７（図８（Ａ）参照）を、各回路パターン１９間で半導体基板２７の厚み方向に、半導体基板２７の表面２７ａと対向する裏面２７ｂ側から切断して図８（Ｂ）に示すような構造体を得る。
【０１５６】
そして、このように半導体基板２７を切断することよって、半導体基板２７から、複数のチップ基板１７を切り出し、このチップ基板１７の表面１７ａに回路パターン１９を各々含む複数の半導体チップ１５を得る。
【０１５７】
この第２工程では、周知のダイシング技術により、ダイシングソーを用いて、半導体基板２７の裏面２７ｂ側から表面２７ａ切り込みを入れることによっての半導体基板２７を切断するのが好ましい。
【０１５８】
また、半導体基板２７を切断するに当たり、半導体基板２７が、例えばＧａＮ基板やＺｎＯ基板等の、可視光に対して透明な材料である場合には、例えば赤外線装置等の特段の手段を用いることなく、裏面２７ｂ側から各回路パターン１９間の離間領域３１（図８（Ａ）参照）を認識し、切断すべき箇所を特定することができる。また、半導体基板２７が、例えばＧａＡｓ基板や単結晶Ｓｉ基板等の、赤外光に対して透明な材料、または、可視光に対して透明な材料及び赤外光に対して透明な材料によって構成された積層基板である場合には、例えば赤外線装置等を用いることによって、裏面２７ｂ側から各回路パターン１９間の離間領域３１を認識し、切断すべき箇所を特定する。
【０１５９】
次に、第３工程では、各チップ基板１７の表面１７ａに対向する裏面１７ｂ、及び各チップ基板１７の周側面１７ｃの全面を、各々一体的に被覆する金属膜５３を形成して図９（Ａ）に示すような構造体を得る。
【０１６０】
金属膜５３は、上述したように、後の工程において形成される半田層とともに、製造された半導体装置５１（図６参照）の動作時において半導体チップ１５に発生する熱を、実装基板１３へ伝播させる目的で形成される。
【０１６１】
そのために、この第３工程では、金属膜５３を、熱伝導率、チップ基板１７との間の密着性、及び後の工程においてこの金属膜５３を被覆して形成される半田層との間の密着性に優れた材料で形成する。より具体的には、金属膜５３を、半導体基板２７、チップ基板１７の表面保護膜として機能するＰｔ膜またはＮｉ膜、及び半田層と共晶を形成して密着性を向上させるＡｕ膜を順次積層させた積層膜によって形成するのが好ましい。より好ましくは、チップ基板１７との密着性を向上させるために、金属膜５３を、半導体基板２７と上述したＰｔ膜またはＮｉ膜との間にＴｉ膜を含む構成とするのがよい。そして、例えば、金属膜５３をＴｉ膜、Ｐｔ膜、及びＡｕ膜の積層膜を材料として形成する場合には、上述した各膜の目的を達成するために、例えばＴｉ膜を１００ｎｍ、Ｐｔ膜を５０ｎｍ、及びＡｕ膜を７０００ｎｍの膜厚でそれぞれ形成するのが好ましい。
【０１６２】
また、この第３工程では、金属膜５３を、好ましくは例えば周知のスパッタ、蒸着、メッキ等の技術を用いて、チップ基板１７の裏面１７ｂ側から形成する。その結果、チップ基板１７の裏面１７ｂを被覆する第１金属膜部分５３ａ、及びチップ基板１７の周側面１７ｃの全面を被覆する第２金属膜部分５３ｂを含む一体的な金属膜５３が形成される。
【０１６３】
なお、この第２の実施の形態では、各半導体チップ１５がダイシングテープ２９に接着された状態で、この第３工程、すなわち金属膜５３の形成工程を行う。これによって、複数の半導体チップ１５に対して、同時に金属膜５３を形成することができる。
【０１６４】
次に、第４工程では、各半導体チップ１５をダイシングテープ２９から剥がした後に、各々実装基板に実装する。
【０１６５】
すなわち、第４工程では、１つの半導体チップ１５をチップ基板１７の裏面１７ｂ側から金属膜５３及び半田層５５を介して実装基板１３の表面１３ａに接着するとともに、金属膜５３を半田層５５で全体的に被覆するする（図９（Ｂ）及び図６参照）。
【０１６６】
実装基板１３は、上述した第１の実施の形態と同様に、例えば周知の回路基板やパッケージ等である。そして、この実装基板１３は、上述したように、製造された半導体装置５１（図６参照）の動作時において、半導体チップ１５に発生し、金属膜５３及び半田層５５を伝播した熱を、さらにこの実装基板１３へ熱伝導させて放熱するために、熱伝導率の高い金属板で構成されているのが好ましい。より具体的には、この第４工程では、実装基板１３として、例えば、銅、銅タングステン、銅モリブテン、銅と他の金属を貼り合わせた金属板、炭化ケイ素、窒化アルミニウム、ダイヤモンド等の金属基板を用いるのが好ましい。
【０１６７】
そして、この第４工程では、このような実装基板１３に半導体チップ１５を実装するために、まず、実装基板１３の表面１３ａに半田層５５を塗布する（図９（Ｂ）参照）。
【０１６８】
半田層５５は、例えば金錫半田で形成されているのが好ましい。半田層５５を金錫半田とすることによって、半導体チップ１５をこの半田層５５上に接着する際に、半田層５５と上述した金属膜５３の最外層であるＡｕ膜とが共晶を形成し、密着性に優れた金属膜５３及び半田層５５の積層体が形成される。
【０１６９】
また、半田層５５を実装基板１３上に塗布するに当たり、この実装基板１３の表面１３ａに、例えばメッキやスパッタ等の周知の技術を用いて、Ａｕ膜を形成しておくのが好ましい（図示せず）。このように、実装基板１３の表面１３ａに、Ａｕ膜を形成しておくことによって、このＡｕ膜と半田層５５とが共晶を形成し、半田層５５と実装基板１３との密着性が向上する。
【０１７０】
そして、実装基板１３の表面１３ａに半田層５５を塗布した後に、この半田層５５上に、半導体チップ１５をチップ基板１７の裏面１７ｂ側から載置し（図９（Ｂ）参照）、脱酸素雰囲気中において、好ましくは２８０℃の温度で加熱する。その結果、金属膜５３と半田層５５との間、及び半田層５５及び実装基板１３上のＡｕ膜との間において上述した共晶が形成され、半導体チップ１５が実装基板１３上に接着される（図６参照）。
【０１７１】
ここで、半田層５５は、上述した加熱を行うことによって、この半田層５５の濡れ性により金属膜５３を全体的に被覆して半導体チップ１５と接着する。すなわち、半田層５５は、金属膜５３を、第１金属膜部分５３ａの、実装基板１３の表面１３ａとの対向面５３ａａ、及び第２金属膜部分５３ｂの周側面５３ｂａまで迫り上がって被覆する形状となる。
【０１７２】
ここで、この第２の実施の形態では、第２金属膜部分５３ｂが、上述した第１の実施の形態における第２金属膜部分２１ｂとは異なり、周側面１７ｃの全面を被覆している。そのため、この第４工程において、半田層５５が第２金属膜部分５３ｂの周側面５３ｂａまで迫り上がる、すなわち周側面５３ｂａを全面的に被覆することによって、この第２の実施の形態に係る半導体装置５１では、チップ基板１７の裏面１７ｂ、及び周側面１７ｃの全面が、金属膜５３及び半田層５５の積層体５７によって被覆される。
【０１７３】
以上説明したように、第２の実施の形態による半導体装置の製造方法では、チップ基板１７の裏面１７ｂ、及び周側面１７ｃの全面を一体的に被覆する金属膜５３を形成することによって、半導体チップ１５を実装基板１３の表面１３ａに接着する際に、これら半導体チップ１５及び実装基板１３を接着する半田層５５が、その濡れ性により金属膜５３を全体的に被覆する。その結果、製造された半導体装置５１では、チップ基板１７の裏面１７ｂ、及び周側面１７ｃの全面が、金属膜５３及び半田層５５によって被覆された構造を得ることができる。
【０１７４】
また、この第２の実施の形態では、第１の実施形態による半導体装置の製造方法とは異なり、溝部を形成することなく半導体基板２７の切断を行う。そのため、第１の実施の形態による半導体装置の製造方法と比して、より良好なスループットで半導体装置５１を製造することができる。
【０１７５】
〈第１の変形例〉
第１の変形例では、上述した第２の実施の形態の変形例として、金属膜によって、実装基板と回路パターンとが電気的に接続されている半導体装置について説明する。
【０１７６】
この第１の変形例による半導体装置が、上述した第２の実施の形態による半導体装置と相違するのは、金属膜が回路パターンに含まれる接地電極の少なくとも１つと接触して設けられている点である。その他の構成要素及び作用効果は、第２の実施の形態と同様であるので、共通する構成要素については、同一の符号を付し、それらの重複する説明を省略する。
【０１７７】
図１０は、第１の変形例を説明する概略図であり、この変形例による半導体装置を厚み方向に沿って切り取った切り口を示す端面図である。また、図１１は、第１の変形例による半導体装置を、実装基板の表面側から見た平面図である。なお、上述した図１０に係る端面図は、図１１に示すＩ−Ｉ線に沿って厚み方向に切り取った切り口に相当する。
【０１７８】
この第１の変形例による半導体装置６１では、金属膜６３によって、実装基板１３と、回路パターン１９に含まれる接地電極の少なくとも１つとが電気的に接続されている。
【０１７９】
すなわち、既に説明したように、回路パターン１９は、種々の電極を含んで構成されている。そして、これらの電極は、実装基板１３と電気的に接続される接地電極を含んでいる。この変形例による半導体装置６１では、この接地電極が、金属膜６３によって実装基板１３と電気的に接続されている。なお、この第１の変形例では、一例として、半導体チップ１５がトランジスタである場合、すなわち、回路パターン１９が、ゲート電極６５、ソース電極６７、及びドレイン電極６９の各電極から構成されている場合について説明する。
【０１８０】
金属膜６３は、チップ基板１７の裏面１７ｂ、及び周側面１７ｃの全面を一体的に被覆して設けられている。すなわち、金属膜６３は、チップ基板１７の裏面１７ｂを被覆する第１金属膜部分６３ａ、及び周側面１７ｃの全面を被覆する第２金属膜部分６３ｂを一体的かつ連続的に含んで形成されている。さらに、この変形例では、第２金属膜部分６３ｂは、部分的にチップ基板１７の表面１７ａ側に延在して形成されており、回路パターン１９において接地電極として使用されるソース電極６７の端部に接触している。なお、図１０に示す構成例では、紙面に向かって左側に位置する周側面１７ｃを被覆する第２金属膜部分６３ｂ、すなわち第２金属膜部分６３ｂａがソース電極６７と接触している。
【０１８１】
そして、半導体チップ１７は、第２の実施の形態と同様に、チップ基板１７の裏面１７ｂ側から、金属膜６３を介して、半田層５５によって実装基板１３の表面１３ａに実装されている。
【０１８２】
その結果、回路パターン１９における接地電極、すなわち図１０及び図１１の構成例におけるソース電極６７は、金属膜６３及び半田層５５を介して、実装基板１３と電気的に接続される。
【０１８３】
なお、金属膜６３は、上述した第２の実施の形態と同様に、好ましくは、Ｐｔ膜またはＮｉ膜、及びＡｕ膜を順次積層させた積層膜によって、より好ましくは、この積層膜に、チップ基板１７と上述したＰｔ膜またはＮｉ膜との間にＴｉ膜を追加して構成された積層膜によって構成されている。そして、例えば、金属膜６３をＴｉ膜、Ｐｔ膜、及びＡｕ膜の積層膜とした場合には、上述した各膜の目的を達成するために、例えばＴｉ膜は１００ｎｍ、Ｐｔ膜は５０ｎｍ、及びＡｕ膜は７０００ｎｍの膜厚でそれぞれ形成されているのが好ましい。
【０１８４】
第１の変形例では、上述した構成で金属膜６３を設けることによって、接地電極と実装基板１３とを電気的に接続するためのワイヤの設置を省くことができる。そのため、上述した第２の実施の形態による効果に加え、さらに、回路パターン１９と実装基板１３を電気的に接続する際のプロセスを簡略化することができ、その結果、製造スループットの向上及び製造コストの低減を図ることができる。
【０１８５】
また、第１の変形例では、接地電極と実装基板１３とを電気的に接続するためのワイヤが不要となるため、このワイヤに起因するインダクタンスを低減することができる。そのため、第１の変形例では、高周波特性を向上させることができる。
【０１８６】
次に、この第１の変形例による半導体装置６１の製造方法について説明する。図１２（Ａ）及び（Ｂ）は、この発明の第１の変形例による半導体装置の製造方法を説明する工程図である。これらの各図は、それぞれ、各製造段階で得られた構造体を、厚み方向に沿って切り取った断面の切り口で示してある。
【０１８７】
この第１の変形例に係る半導体装置６１は、上述した第２の実施の形態による半導体装置の製造方法の第２工程において、半導体基板を切断する位置を調整することによって製造することができる。
【０１８８】
すなわち、上述した第２の実施の形態における第２工程において、各回路パターン１９に含まれる接地電極の少なくとも１つの端部が、切り出された各チップ基板１７の周側面１７ｃの１つの面と一致するように半導体基板を切断する（図１２（Ａ）参照）。
【０１８９】
なお、図１２（Ａ）に示す構成例において、回路パターン１９は、製造された半導体装置６１（図１０及び図１１参照）におけるソース電極６７に相当する。そして、この切断により、各回路パターン１９、すなわち各ソース電極６７の端部６７ａが、各チップ基板１７の周側面１７ｃの１つの面、すなわち周側面１７ｃｄと一致して、これら各チップ基板１７が切り出されている。
【０１９０】
そして、続く第３工程において、上述した第２の実施の形態と同様に、チップ基板１７の裏面１７ｂ側から金属膜６３を形成することによって、金属膜６３を上述した回路パターン１９の端部、すなわち、チップ基板１７の周側面１７ｃの１つの面１７ｃｄと一致しているソース電極６７の端部６７ａに接触させて形成することができる。
【符号の説明】
【０１９１】
１１、５１、６１、１０１：半導体装置
１３、１０９：実装基板
１５、１０７：半導体チップ
１７、１０３：チップ基板
１９、１０５：回路パターン
２１、５３、６３、１１１：金属膜
２１ａ、５３ａ、６３ａ：第１金属膜部分
２１ｂ、５３ｂ、６３ｂ：第２金属膜部分
２３、５５、１１３：半田層
２７：半導体基板
２９：ダイシングテープ
３３：溝部
３７：前駆金属膜
６５：ゲート電極
６７：ソース電極
６９：ドレイン電極
【図１】
2010238889.tif 000003
【図４】
2010238889.tif 000004
【図５】
2010238889.tif 000005
【図６】
2010238889.tif 000006
【図８】
2010238889.tif 000007
【図９】
2010238889.tif 000008
【図１０】
2010238889.tif 000009
【図１１】
2010238889.tif 000010
【図１２】
2010238889.tif 000011
【図１３】
2010238889.tif 000012
【図２】
2010238889.tif 000013
【図３】
2010238889.tif 000014
【図７】
2010238889.tif 000015