(57)【要約】【課題】最適化されたトンネル絶縁膜を有する半導体装置を提供する。【解決手段】半導体領域１０１と、半導体領域の表面に形成されたトンネル絶縁膜１０３と、トンネル絶縁膜の表面に形成され、シリコン及び窒素を含有する電荷蓄積絶縁膜１０４と、電荷蓄積絶縁膜の表面に形成されたブロック絶縁膜１０５と、ブロック絶縁膜の表面に形成された制御ゲート電極１０６と、を備え、トンネル絶縁膜は、半導体領域の表面に形成され、シリコン及び酸素を含有する第１の絶縁膜１０３ａと、第１の絶縁膜の表面に形成された第２の絶縁膜１０３ｂと、第２の絶縁膜の表面に形成され、シリコン及び酸素を含有する第３の絶縁膜１０３ｃと、を有し、第２の絶縁膜中の電荷トラップ準位密度は、電荷蓄積絶縁膜中の電荷トラップ準位密度よりも低い。【選択図】      図１
2010056533.tif 000002
【特許請求の範囲】
【請求項１】
半導体領域と、
前記半導体領域の表面に形成されたトンネル絶縁膜と、
前記トンネル絶縁膜の表面に形成され、シリコン及び窒素を含有する電荷蓄積絶縁膜と、
前記電荷蓄積絶縁膜の表面に形成されたブロック絶縁膜と、
前記ブロック絶縁膜の表面に形成された制御ゲート電極と、
を備え、
前記トンネル絶縁膜は、前記半導体領域の表面に形成され、シリコン及び酸素を含有する第１の絶縁膜と、前記第１の絶縁膜の表面に形成された第２の絶縁膜と、前記第２の絶縁膜の表面に形成され、シリコン及び酸素を含有する第３の絶縁膜と、を有し、
前記第２の絶縁膜中の電荷トラップ準位密度は、前記電荷蓄積絶縁膜中の電荷トラップ準位密度よりも低いことを特徴とする半導体装置。
【請求項２】
前記第２の絶縁膜は、シリコン、窒素及び酸素を含有し、且つ前記電荷蓄積絶縁膜よりも高い酸素濃度を有することを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第２の絶縁膜は、シリコン、窒素、並びに、水素、重水素及びハロゲン元素の中から選択された所定元素を含有し、且つ前記電荷蓄積絶縁膜よりも高い前記所定元素の濃度を有することを特徴とする請求項１記載の半導体装置。
【請求項４】
前記第２の絶縁膜は、シリコン及び窒素を含有し、且つ前記電荷蓄積絶縁膜よりも低いシリコン組成比を有することを特徴とする請求項１記載の半導体装置。
【請求項５】
半導体領域の表面に形成されたトンネル絶縁膜と、前記トンネル絶縁膜の表面に形成され、シリコン及び窒素を含有する電荷蓄積絶縁膜と、前記電荷蓄積絶縁膜の表面に形成されたブロック絶縁膜と、前記ブロック絶縁膜の表面に形成された制御ゲート電極と、を備えた半導体装置の製造方法であって、
前記トンネル絶縁膜を形成する工程は、
前記半導体領域の表面にシリコン及び酸素を含有する第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の上部分に窒素を導入して、シリコン、窒素及び酸素を含有する第２の絶縁膜を形成する工程と、
前記第２の絶縁膜の表面にシリコン及び酸素を含有する第３の絶縁膜を形成する工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項６】
半導体領域の表面に形成されたトンネル絶縁膜と、前記トンネル絶縁膜の表面に形成され、シリコン及び窒素を含有する電荷蓄積絶縁膜と、前記電荷蓄積絶縁膜の表面に形成されたブロック絶縁膜と、前記ブロック絶縁膜の表面に形成された制御ゲート電極と、を備え、
前記トンネル絶縁膜が、前記半導体領域の表面に形成され、シリコン及び酸素を含有する第１の絶縁膜と、前記第１の絶縁膜の表面に形成され、シリコン及び窒素を含有する第２の絶縁膜と、前記第２の絶縁膜表面に形成され、シリコン及び酸素を含有する第３の絶縁膜とを含む半導体装置の製造方法であって、
前記第２の絶縁膜を形成する工程は、前記電荷蓄積絶縁膜の形成温度より低い温度で形成することを特徴とする半導体装置の製造方法。
【請求項７】
半導体領域の表面に形成されたトンネル絶縁膜と、前記トンネル絶縁膜の表面に形成され、シリコン及び窒素を含有する電荷蓄積絶縁膜と、前記電荷蓄積絶縁膜の表面に形成されたブロック絶縁膜と、前記ブロック絶縁膜の表面に形成された制御ゲート電極と、を備えた半導体装置の製造方法であって、
前記トンネル絶縁膜を形成する工程は、前記電荷蓄積絶縁膜の露出面に、シリコン及び酸素を含有する第３の絶縁膜を形成する工程と、前記第３の絶縁膜の露出面側領域に窒素を導入して、シリコン、窒素及び酸素を含有する第２の絶縁膜を形成する工程と、前記第２の絶縁膜の露出面にシリコン及び酸素を含有する第１の絶縁膜を形成する工程と、
を備えることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
電荷蓄積層に、電荷トラップ可能な電荷蓄積絶縁膜を用いた不揮発性半導体記憶装置が提案されている（例えば特許文献１参照）。この電荷トラップ型の不揮発性半導体記憶装置では、トンネル絶縁膜を通して電荷蓄積絶縁膜に注入された電荷を、電荷蓄積絶縁膜中のトラップ準位にトラップさせることで、電荷蓄積絶縁膜に電荷が蓄積される。代表的な電荷トラップ型の不揮発性半導体記憶装置としては、ＭＯＮＯＳ型或いはＳＯＮＯＳ型の不揮発性半導体記憶装置が知られている。
【０００３】
電荷トラップ型の不揮発性半導体記憶装置では、電荷消去の際にホールを効果的に電荷蓄積絶縁膜に注入して消去特性を改善する観点から、シリコン酸化膜、シリコン窒化膜、及びシリコン酸化膜の積層膜をトンネル絶縁膜として用いた構造が提案されている（例えば特許文献２参照）。しかしながら、必ずしも最適化されたトンネル絶縁膜が得られているとは言えない。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−１５８８１０号公報
【特許文献２】特開２００６−２１６２１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、最適化されたトンネル絶縁膜を有する半導体装置を提供することを目的としている。
【課題を解決するための手段】
【０００６】
本発明の第一の視点に係る半導体装置は、半導体領域と、前記半導体領域の表面に形成されたトンネル絶縁膜と、前記トンネル絶縁膜の表面に形成され、シリコン及び窒素を含有する電荷蓄積絶縁膜と、前記電荷蓄積絶縁膜の表面に形成されたブロック絶縁膜と、前記ブロック絶縁膜の表面に形成された制御ゲート電極と、を備え、前記トンネル絶縁膜は、前記半導体領域の表面に形成され、シリコン及び酸素を含有する第１の絶縁膜と、前記第１の絶縁膜の表面に形成された第２の絶縁膜と、前記第２の絶縁膜の表面に形成され、シリコン及び酸素を含有する第３の絶縁膜と、を有し、前記第２の絶縁膜中の電荷トラップ準位密度は、前記電荷蓄積絶縁膜中の電荷トラップ準位密度よりも低い
本発明の第二の視点に係る半導体装置の製造方法は、半導体領域の表面に形成されたトンネル絶縁膜と、前記トンネル絶縁膜の表面に形成され、シリコン及び窒素を含有する電荷蓄積絶縁膜と、前記電荷蓄積絶縁膜の表面に形成されたブロック絶縁膜と、前記ブロック絶縁膜の表面に形成された制御ゲート電極と、を備えた半導体装置の製造方法であって、前記トンネル絶縁膜を形成する工程は、前記半導体領域の表面にシリコン及び酸素を含有する第１の絶縁膜を形成する工程と、前記第１の絶縁膜の上部分に窒素を導入して、シリコン、窒素及び酸素を含有する第２の絶縁膜を形成する工程と、前記第２の絶縁膜の表面にシリコン及び酸素を含有する第３の絶縁膜を形成する工程と、を備える。
【０００７】
本発明の第三の視点に係る半導体装置の製造方法は、半導体領域の表面に形成されたトンネル絶縁膜と、前記トンネル絶縁膜の表面に形成され、シリコン及び窒素を含有する電荷蓄積絶縁膜と、前記電荷蓄積絶縁膜の表面に形成されたブロック絶縁膜と、前記ブロック絶縁膜の表面に形成された制御ゲート電極と、を備え、前記トンネル絶縁膜が、前記半導体領域の表面に形成され、シリコン及び酸素を含有する第１の絶縁膜と、前記第１の絶縁膜の表面に形成され、シリコン及び窒素を含有する第２の絶縁膜と、前記第２の絶縁膜表面に形成され、シリコン及び酸素を含有する第３の絶縁膜とを含む半導体装置の製造方法であって、前記第２の絶縁膜を形成する工程は、前記電荷蓄積絶縁膜の形成温度より低い温度で形成する。
【０００８】
本発明の第四の視点に係る半導体装置の製造方法は、半導体領域の表面に形成されたトンネル絶縁膜と、前記トンネル絶縁膜の表面に形成され、シリコン及び窒素を含有する電荷蓄積絶縁膜と、前記電荷蓄積絶縁膜の表面に形成されたブロック絶縁膜と、前記ブロック絶縁膜の表面に形成された制御ゲート電極と、を備えた半導体装置の製造方法であって、前記トンネル絶縁膜を形成する工程は、前記電荷蓄積絶縁膜の露出面に、シリコン及び酸素を含有する第３の絶縁膜を形成する工程と、前記第３の絶縁膜の露出面側領域に窒素を導入して、シリコン、窒素及び酸素を含有する第２の絶縁膜を形成する工程と、前記第２の絶縁膜の露出面にシリコン及び酸素を含有する第１の絶縁膜を形成する工程とを備える。
【発明の効果】
【０００９】
本発明によれば、最適化されたトンネル絶縁膜を有する半導体装置を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１の実施形態に係る半導体装置の構成を模式的に示した断面図である。
【図２】本発明の第１の実施形態に係る半導体装置のトンネル絶縁膜及び電荷蓄積絶縁膜中における、酸素濃度の分布を示した図である。
【図３】本発明の第１の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図４】本発明の第１の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図５】本発明の第１の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図６】本発明の第１の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図７】本発明の第１の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図８】本発明の第１の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図９】本発明の第１の実施形態の変形例に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図１０】本発明の第１の実施形態の変形例に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図１１】本発明の第１の実施形態の変形例に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図１２】本発明の第１の実施形態の変形例に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図１３】本発明の第１の実施形態の変形例に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図１４】本発明の第１の実施形態の変形例に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図１５】本発明の第１の実施形態の変形例に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図１６】本発明の第２の実施形態に係る半導体装置の構成を模式的に示した断面図である。
【図１７】本発明の第２の実施形態に係る半導体装置のトンネル絶縁膜及び電荷蓄積絶縁膜中における、所定元素の濃度の分布を示した図である。
【図１８】本発明の第２の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図１９】本発明の第２の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図２０】本発明の第２の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図２１】本発明の第２の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図２２】本発明の第２の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図２３】本発明の第２の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図２４】本発明の第２の実施形態の変形例に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図２５】本発明の第２の実施形態の変形例に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図２６】本発明の第２の実施形態の変形例に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図２７】本発明の第２の実施形態の変形例に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図２８】本発明の第２の実施形態の変形例に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図２９】本発明の第２の実施形態の変形例に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図３０】本発明の第２の実施形態の変形例に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図３１】本発明の第３の実施形態に係る半導体装置の構成を模式的に示した断面図である。
【図３２】本発明の第３の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図３３】本発明の第３の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図３４】本発明の第３の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図３５】本発明の第３の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図３６】本発明の第３の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図３７】本発明の第４の実施形態に係る半導体装置の構成を模式的に示した図である。
【図３８】本発明の第４の実施形態に係る半導体装置の製造工程の一部を模式的に示した図である。
【図３９】本発明の第４の実施形態に係る半導体装置の製造工程の一部を模式的に示した図である。
【図４０】本発明の第４の実施形態に係る半導体装置の製造工程の一部を模式的に示した図である。
【図４１】本発明の第４の実施形態に係る半導体装置の製造工程の一部を模式的に示した図である。
【図４２】本発明の第４の実施形態に係る半導体装置のトンネル絶縁膜及び電荷蓄積絶縁膜における酸素濃度の分布を示した図である。
【図４３】本発明の第４の実施形態に係る半導体装置のトンネル絶縁膜の製造工程の一部を模式的に示した図である。
【図４４】本発明の第４の実施形態に係る半導体装置のトンネル絶縁膜の製造工程の一部を模式的に示した図である。
【図４５】本発明の第４の実施形態に係る半導体装置のトンネル絶縁膜の製造工程の一部を模式的に示した図である。
【図４６】本発明の第４の実施形態に係る半導体装置のトンネル絶縁膜の製造工程の一部を模式的に示した図である。
【図４７】本発明の第４の実施形態に係る半導体装置のトンネル絶縁膜の製造工程の一部を模式的に示した図である。
【図４８】本発明の第４の実施形態に係るトンネル絶縁膜及び電荷蓄積絶縁膜中における所定元素（重水素、水素、フッ素、または塩素）の濃度の分布を示した図である。
【図４９】本発明の第４の実施形態に係る半導体装置のトンネル絶縁膜の製造工程の一部を模式的に示した図である。
【図５０】本発明の第４の実施形態に係る半導体装置のトンネル絶縁膜の製造工程の一部を模式的に示した図である。
【図５１】本発明の第４の実施形態に係る半導体装置のトンネル絶縁膜の製造工程の一部を模式的に示した図である。
【図５２】本発明の第４の実施形態に係る半導体装置のトンネル絶縁膜の製造工程の一部を模式的に示した図である。
【図５３】本発明の第４の実施形態に係る半導体装置のトンネル絶縁膜の製造工程の一部を模式的に示した図である。
【図５４】本発明の第４の実施形態に係る半導体装置のトンネル絶縁膜の製造工程の一部を模式的に示した図である。
【図５５】本発明の第４の実施形態に係る半導体装置のトンネル絶縁膜の製造工程の一部を模式的に示した図である。
【図５６】本発明の第４の実施形態に係る半導体装置のトンネル絶縁膜の製造工程の一部を模式的に示した図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施形態について、図面を参照して説明する。
【００１２】
（第１の実施形態）
図１は、本実施形態に係る半導体装置の基本的な構造を模式的に示した、ビット線方向（チャネル長方向）に沿った断面図である。
【００１３】
まず、図１を用いて本実施形態の構成を説明する。
【００１４】
図１に示すように、半導体基板（シリコン基板）１０１にはソース／ドレイン領域１０２を有する素子領域が形成されている。素子領域上にはトンネル絶縁膜１０３が形成され、トンネル絶縁膜１０３上には電荷蓄積絶縁膜１０４が形成されている。電荷蓄積絶縁膜１０４上にはブロック絶縁膜１０５が形成され、ブロック絶縁膜１０５上にはコントロールゲート電極１０６が形成されている。
【００１５】
トンネル絶縁膜１０３は、シリコン及び酸素を含有する下層絶縁膜１０３ａと、下層絶縁膜１０３ａ上に形成され、シリコン、窒素及び酸素を含有する中間絶縁膜１０３ｂと、中間絶縁膜１０３ｂ上に形成され、シリコン及び酸素を含有する上層絶縁膜１０３ｃと、を有している。具体的には、トンネル絶縁膜１０３は、シリコン酸化膜で形成された厚さ１〜２ｎｍ程度の下層絶縁膜１０３ａと、酸素を含有したシリコン窒化膜（例えばシリコン酸窒化膜）で形成された厚さ１〜３ｎｍ程度の中間絶縁膜１０３ｂと、シリコン酸化膜で形成された厚さ１〜４ｎｍ程度の上層絶縁膜１０３ｃと、を有している。
【００１６】
電荷蓄積絶縁膜１０４は厚さ２〜５ｎｍ程度のシリコン窒化膜で形成され、ブロック絶縁膜１０５は厚さ１０〜２５ｎｍ程度のシリコン酸化膜または高誘電率絶縁膜で形成されている。高誘電率絶縁膜としては、例えばバンドギャップの大きいアルミナ（Ａｌ２Ｏ３）等がある。コントロールゲート電極１０６はポリシリコンまたは金属材料で形成されている。金属材料としては、高仕事関数を有する金属が望ましい。
【００１７】
本実施形態では、トンネル絶縁膜１０３の一部である中間絶縁膜１０３ｂの酸素濃度と、電荷蓄積絶縁膜１０４の酸素濃度とを比較した場合、中間絶縁膜１０３ｂの酸素濃度の方が高い。
【００１８】
図２（ａ）〜（ｅ）は、トンネル絶縁膜１０３及び電荷蓄積絶縁膜１０４中における酸素濃度の分布図である。図２（ａ）〜（ｅ）に示すように、酸素濃度の分布は、どのような形でも、中間絶縁膜１０３ｂ中の平均酸素濃度が電荷蓄積絶縁膜１０４中の平均酸素濃度よりも高ければ、本実施形態の効果が得られる。
【００１９】
上記実施形態によれば、電荷蓄積絶縁膜１０４よりもトンネル絶縁膜１０３の一部である中間絶縁膜１０３ｂの方が、酸素を多く含有している。このように、トンネル絶縁膜１０３中のシリコン窒化膜に、多量の酸素が含有されることによって、シリコン窒化膜中の電荷トラップ準位は減少する。また、電荷蓄積絶縁膜１０４には、殆ど酸素が含有されていないため、十分な電荷トラップ準位を有している。このため、確実に電荷を蓄積することができる。このため、本実施形態では書き込み／消去特性、電荷保持特性及び信頼性に優れた不揮発性半導体記憶装置を得る事が可能である。
【００２０】
図３〜図８は、本実施形態に係る半導体装置の基本的な製造方法を模式的に示した、ビット線方向に沿った断面図である。
【００２１】
まず、図３に示すように、半導体基板１０１を洗浄処理する。
【００２２】
次に図４に示すように、８００〜１０００℃の熱酸化法で半導体基板１０１表面を酸化することにより、下層絶縁膜１０３ａとなる厚さ１．０〜２．５ｎｍ程度のシリコン酸化膜を形成する。下層絶縁膜１０３ａを高温で形成することにより、後の工程でシリコン窒化膜を形成する際に、半導体基板１０１と窒素との反応を抑制することができる。また、下層絶縁膜１０３ａの形成後に８００〜９００℃のＮＯ雰囲気下で熱処理を行うことにより、半導体基板１０１と下層絶縁膜１０３ａとの界面に窒素を導入し、トンネル絶縁膜１０３のストレス耐性を向上させることができる。上記の熱処理を行う事により、半導体基板１０１と、窒化剤及び酸化剤との反応を抑制でき、トンネル絶縁膜１０３の薄膜化に有効である。
【００２３】
また、堆積により、半導体基板１０１上に下層絶縁膜１０３ａを形成する場合は、ＬＰＣＶＤ（low pressure chemical vapor deposition）法を用い、７００〜８００℃でシリコン酸化膜を堆積する。この時、緻密なシリコン酸化膜が形成されるため、半導体基板１０１と窒化剤との反応を抑制することができる。前駆体は例えば、ＳｉＨ2Ｃｌ2（dichlorosilane：ＤＣＳ）及びＮ２Ｏまたは、Ｓｉ２Ｈ６（disilane:ＤＳ）及びＮ２Ｏ等を用いる。前駆体としてＮ２Ｏを用いると、半導体基板１０１と下層絶縁膜１０３ａとの界面に窒素が導入される。このため、ストレス耐性の向上をはかることができ、また、半導体基板１０１と窒化剤及び酸化剤との反応を抑制することができる。低温で下層絶縁膜１０３ａを形成する場合は、９００〜１０００℃での熱処理によってシリコン酸化膜を緻密化することで、半導体基板１０１の反応を抑制することができる。
【００２４】
その後、４５０℃以下の低温で下層絶縁膜１０３ａ上に中間絶縁膜１０３ｂとなる、厚さ１．０〜３．０ｎｍ程度のシリコン窒化膜を形成する。４５０℃以下の低温でシリコン窒化膜を形成することにより、下層絶縁膜１０３ａ上に、平坦性良くシリコン窒化膜を堆積することができる。
【００２５】
４５０℃以下の低温でのシリコン窒化膜の形成方法としては、ＡＬＤ（atomic layer deposition）法を用いるのがよい。前駆体は、例えばＤＣＳとアンモニアを用いればよい。また、窒化剤は窒素ラジカルでも良い。
【００２６】
また、更に、シリコン窒化膜を４５０℃以下の低温で形成することで、酸素導入が容易なシリコン窒化膜を形成することができる。このため、シリコン窒化膜に高濃度に酸素を導入することができる。
【００２７】
次に、図５に示すように、低温で形成したシリコン窒化膜に対して、４００〜９００℃の酸化性雰囲気に曝すことでシリコン窒化膜中に酸素を導入する。シリコン窒化膜に酸素を導入することにより、シリコン窒化膜中の電荷トラップ準位を大幅に低減することができる。特に、４００〜７００℃の水蒸気を含有する雰囲気で熱処理を行うと、より大幅に電荷トラップ準位を低減させることが可能である。このようにして、中間絶縁膜１０３ｂが形成される。
【００２８】
次に、図６に示すように、中間絶縁膜１０３ｂの形成後に、上層絶縁膜１０３ｃとなる厚さ１．０〜３．０ｎｍ程度のシリコン酸化膜を、ＡＬＤ法を用いて４５０〜６００℃で堆積する。低温でＡＬＤ法を用いることで、元素が再配置せず、中間絶縁膜１０３ｂ上に、平坦性良く薄いシリコン酸化膜を形成することができる。また、リーク電流が低減された良質なシリコン酸化膜を得ることができる。前駆体は、例えばＤＣＳとＯ３等がよい。なお、上層絶縁膜１０３ｃ形成後に酸素を導入することで、中間絶縁膜１０３ｂ中の電荷トラップ準位をより低減できるとともに、中間絶縁膜１０３ｂ及び上層絶縁膜１０３ｃの界面の電荷トラップ準位を低減することができる。上層絶縁膜１０３ｃ形成後、酸素導入を行う場合、元素の再配置が起きない程度の６００〜９００℃の希釈酸化性雰囲気下で行うのが好ましい。
【００２９】
次に、図７に示すように、電荷蓄積絶縁膜１０４として、ＬＰＣＶＤ法を用いて６００℃以上で上層絶縁膜１０３ｃ上にシリコン窒化膜を成膜する。高温で電荷蓄積絶縁膜１０４を形成すると、耐酸化性を向上させることができる。
【００３０】
なお、電荷蓄積絶縁膜１０４を、５５０℃以上の高温でＡＬＤ法を用いて形成した場合にも、耐酸化性に優れた電荷蓄積絶縁膜１０４を形成することができる。また、５５０℃以下の低温で電荷蓄積絶縁膜１０４を形成する場合、７００〜１０００℃の不活性ガス雰囲気で熱処理を行うことにより、シリコン窒化膜が緻密化し耐酸化性が向上する。そのため、ＬＰＣＶＤ法でシリコン窒化膜を形成した場合と同様の効果が得られる。
【００３１】
電荷蓄積絶縁膜１０４上に、さらにＡＬＤ法またはＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法を用いて、ブロック絶縁膜１０５として厚さ１０〜２０ｎｍ程度のアルミナ膜を形成する。ＡＬＤ法、ＭＯＣＶＤ法を用いる場合の前駆体には、例えばＴＭＡ（trimethyl aluminum）とＨ２ＯまたはＯ３とを用いる。さらに、コントロールゲート電極膜１０６としてＬＰＣＶＤ法により厚さ１５０〜２００ｎｍ程度のポリシリコンを成膜する。コントロールゲート電極膜１０６に関しては、スパッタ法やＡＬＤ法により、高仕事関数を有する金属材料を成膜しても良い。
【００３２】
なお、電荷蓄積絶縁膜１０４を高温で形成することで、ブロック絶縁膜１０５形成時の酸化剤、層間絶縁膜形成時の酸化剤等による電荷蓄積絶縁膜１０４中の電荷トラップ準位の減少を抑制することができる。
【００３３】
次に、図８に示すようにリソグラフィプロセスにより、上述した各膜を加工し、コントロールゲート電極１０６を形成する。
【００３４】
この後、例えば、半導体基板１０１の表面領域にヒ素等の不純物元素をイオン注入し、熱処理を行うことで、図１に示すように、ソース／ドレイン領域１０２が形成される。
【００３５】
その後、周知の工程、つまり層間絶縁膜（図示せず）を形成する工程、さらに配線（図示せず）等を形成する工程を経て、不揮発性半導体記憶装置が得られる。
【００３６】
上記実施形態によれば、下層絶縁膜１０３ａ上に設けられたシリコン窒化膜に酸素を導入することで、中間絶縁膜１０３ｂが形成される。このようにシリコン窒化膜に酸素を導入することで、シリコン窒化膜中の電荷トラップ準位を大幅に低減することが可能であり、良質のトンネル絶縁膜を得ることができる。
【００３７】
また、上記実施形態によれば、低温でシリコン窒化膜を下層絶縁膜１０３ａ上に形成している。これにより、容易に酸素をシリコン窒化膜中へ高濃度に導入することができる。さらには、平坦性良く下層絶縁膜１０３ａ上にシリコン窒化膜を形成することができる。その結果、局所的なリークパスによる低電界リーク電流の抑制が可能となり、電荷保持特性を向上させることが可能である。さらに、半導体基板１０１及び下層絶縁膜１０３ａの界面への窒化剤の突き抜けによる電荷トラップ準位の発生を抑制することができる。このため、トラップアシストトンネル電流を抑制でき、トンネル絶縁膜１０３のリーク電流が低減できる。その結果、メモリセルトランジスタのＲｅａｄＤｉｓｔｕｒｂ特性を大幅に改善することができる。
【００３８】
また、上記実施形態によれば、上層絶縁膜１０３ｃ上に高温でシリコン窒化膜を堆積することで電荷蓄積絶縁膜１０４が形成される。高温で形成されることにより、耐酸化性に優れたシリコン窒化膜を形成することができ、十分な電荷トラップ準位を確保することができる。
【００３９】
尚、上記実施形態では、下層絶縁膜１０３ａ上にシリコン窒化膜を堆積し、シリコン窒化膜を酸化することで中間絶縁膜１０３ｂを形成した。しかし、中間絶縁膜１０３ｂにはＡＬＤ法によって、低温で直接形成したシリコン酸窒化膜を用いてもよい。この場合、後から酸化剤供給を行う必要がなく、工程数を減らすことができる。ＡＬＤ法によりシリコン酸窒化膜を形成するには、例えば、ＤＣＳ、ラジカル化した窒化剤、ラジカル化した酸化剤を順番に供給すればよい。酸化剤と窒化剤の供給比を制御すると、シリコン酸窒化膜中の窒素及び酸素の比を制御できる。
【００４０】
（変形例）
図９〜１５は、第１の実施形態の変形例に係る半導体装置の基本的な製造方法を模式的に示した、ビット線方向に沿った断面図である。なお、基本的な構造及び、基本的な製造方法は、上述した実施形態と同様である。したがって、上述した実施形態で説明した事項及び上述した実施形態から容易に類推可能な事項についての説明は省略する。
【００４１】
まず、図９に示すように、半導体基板１０１を洗浄処理する。
【００４２】
次に図１０に示すように、８００〜１０００℃の熱酸化法で半導体基板１０１表面を酸化することにより、下層絶縁膜１０３ａとなる厚さ２．０〜４．０ｎｍ程度のシリコン酸化膜を形成する。下層絶縁膜１０３ａを高温で形成することにより、後の工程でシリコン窒化膜を形成する際に半導体基板１０１と窒素との反応を抑制することができる。また、下層絶縁膜１０３ａの形成後に８００〜９００℃のＮＯ雰囲気下で熱処理を行うことにより、半導体基板１０１と下層絶縁膜１０３ａとの界面に窒素を導入し、トンネル絶縁膜１０３のストレス耐性を向上させることができる。
【００４３】
次に図１１に示すように、シリコン酸化膜１０３ａの上部分にプラズマまたはラジカル窒化法により窒素を導入し、中間絶縁膜１０３ｂとなる厚さ１．０〜３．０ｎｍ程度のシリコン酸窒化膜を形成する。その結果、シリコン酸化膜１０３ａの上部分は、酸素を多く含有した電荷トラップの少ないシリコン酸窒化膜に改質される。この時、シリコン酸化膜１０３ａは厚さ１．０〜２．０ｎｍ程度まで薄膜化される。なお、プラズマまたはラジカル窒化法では、室温〜５００℃において、窒化剤となるイオンまたはラジカルを含有する雰囲気にシリコン酸化膜１０３ａの表面を曝せば良い。また、シリコン酸化膜１０３ａの表面を改質する際に発生するダメージを低減させるためには、ＩＣＰ（Inductive Coupled Plasma）プラズマ、またはマイクロ波励起プラズマが好ましい。改質した後に、９００〜１０５０℃で熱処理を行う。これにより、窒素を導入した際に発生したダメージが回復するため、トンネル絶縁膜１０３の寿命が延び、好ましい。上記熱処理の雰囲気については、半導体基板１０１の酸化による増膜が発生しない程度に、微量に酸素を含有する方が、改質効果が高くより好ましい。
【００４４】
なお、図１２に示すように、中間絶縁膜１０３ｂに対して、４００〜７００℃の水蒸気を含有する雰囲気で熱処理を行い、中間絶縁膜１０３ｂ中に酸素を導入してもよい。
【００４５】
次に、図１３に示すように、中間絶縁膜１０３ｂの改質熱処理後に、上層絶縁膜１０３ｃとなる厚さ１．０〜３．０ｎｍ程度のシリコン酸化膜を、ＡＬＤ法を用いて４５０〜６００℃で成膜する。また、上層絶縁膜１０３ｃ形成後に、元素の再配置が起きない程度の６００〜９００℃の希釈酸化性雰囲気下で、上層絶縁膜１０３ｃを介して中間絶縁膜１０３ｂに酸素を導入しても良い。
【００４６】
次に、図１４に示すように、第１の実施形態と同様にして、電荷蓄積絶縁膜１０４として、ＬＰＣＶＤ法を用いて６００℃以上で上層絶縁膜１０３ｃ上にシリコン窒化膜を成膜する。なお、本実施形態では、図２Ｅのような酸素濃度分布が得られる。
【００４７】
次に、第１の実施形態と同様にして、電荷蓄積絶縁膜１０４上に、ＡＬＤ法またはＭＯＣＶＤ法を用いて、ブロック絶縁膜１０５として厚さ１０〜２０ｎｍ程度のアルミナ膜を形成する。さらに、コントロールゲート電極膜１０６としてＬＰＣＶＤ法により、厚さ１５０〜２００ｎｍ程度のポリシリコンを成膜する。
【００４８】
次に、図１５に示すようにリソグラフィプロセスにより、第１の実施形態と同様にしてコントロールゲート電極１０６を形成する。
【００４９】
この後、例えば、半導体基板１０１の表面領域にヒ素等の不純物元素をイオン注入し、熱処理を行うことで、図１に示すように、ソース／ドレイン領域１０２が形成される。
【００５０】
その後、周知の工程、つまり層間絶縁膜（図示せず）を形成する工程、さらに配線（図示せず）等を形成する工程を経て、不揮発性半導体記憶装置が得られる。
【００５１】
上記変形例においても、第１の実施形態と同様の効果が得られる。また、上記変形例によれば、プラズマまたはラジカル窒化によって下層絶縁膜１０３ａの上部分を窒化することで中間絶縁膜１０３ｂを形成する。そのため、中間絶縁膜１０３ｂ中の窒素濃度を表面から内部にかけて段階的に変化させることができる。その結果、下層絶縁膜１０３ａ及び中間絶縁膜１０３ｂの明確な界面が形成されなくなり、下層絶縁膜１０３ａ及び中間絶縁膜１０３ｂの界面に形成される電荷トラップ準位を低減することができ、電荷保持特性を向上させることが可能である。
【００５２】
（第２の実施形態）
図１６は、本実施形態に係る半導体装置の基本的な構造を模式的に示した、ビット線方向に沿った断面図である。
【００５３】
まず、図１６を用いて本実施形態の構成を説明する。なお、基本的な構造及び、基本的な製造方法は、第１の実施形態と同様である。したがって、第１の実施形態で説明した事項及び第１の実施形態から容易に類推可能な事項についての説明は省略する。
【００５４】
図１６に示すように、半導体基板２０１にはソース／ドレイン領域２０２を有する素子領域が形成されている。素子領域上にはトンネル絶縁膜２０３が形成され、トンネル絶縁膜２０３上には電荷蓄積絶縁膜２０４が形成されている。電荷蓄積絶縁膜２０４上にはブロック絶縁膜２０５が形成され、ブロック絶縁膜２０５上には、コントロールゲート電極２０６が形成されている。
【００５５】
また、トンネル絶縁膜２０３は、シリコン及び酸素を含有する下層絶縁膜２０３ａと、下層絶縁膜２０３ａ上に形成され、シリコン、窒素、並びに、水素、重水素及びハロゲン元素の中から選択された所定元素を含有する中間絶縁膜２０３ｂと、中間絶縁膜２０３ｂ上に形成され、シリコン及び酸素を含有する上層絶縁膜２０３ｃと、を有している。具体的には、トンネル絶縁膜２０３は、シリコン酸化膜で形成された厚さ１〜２ｎｍ程度の下層絶縁膜２０３ａと、重水素、水素、フッ素及び塩素のうち少なくとも１つの元素を含有したシリコン窒化膜で形成された厚さ１〜３ｎｍ程度の中間絶縁膜２０３ｂと、シリコン酸化膜で形成された厚さ１〜４ｎｍ程度の上層絶縁膜２０３ｃと、を有している。
【００５６】
電荷蓄積絶縁膜２０４は厚さ２〜５ｎｍ程度のシリコン窒化膜で形成され、ブロック絶縁膜２０５は厚さ１０〜２５ｎｍ程度のシリコン酸化膜または高誘電率絶縁膜で形成されている。高誘電率絶縁膜としては、例えばバンドギャップの大きいアルミナ等がある。コントロールゲート電極２０６はポリシリコンまたは金属材料で形成されている。金属材料としては、高仕事関数を有する金属が望ましい。
【００５７】
本実施形態では、トンネル絶縁膜２０３の一部である中間絶縁膜２０３ｂの所定元素（重水素、水素、フッ素、または塩素）の濃度と、電荷蓄積絶縁膜２０４の前記所定元素の濃度とを比較した場合、中間絶縁膜２０３ｂの前記所定元素の濃度の方が高い。
【００５８】
図１７（ａ）〜（ｄ）は、トンネル絶縁膜２０３及び電荷蓄積絶縁膜２０４中における所定元素（重水素、水素、フッ素、または塩素）の濃度の分布図である。図１７（ａ）〜（ｄ）に示すように、前記所定元素濃度の分布は、どのような形でも、中間絶縁膜２０３ｂ中の所定元素の平均濃度が電荷蓄積絶縁膜２０４中の所定元素の平均濃度よりも高ければ、本実施形態の効果が得られる。
【００５９】
上記実施形態によれば、電荷蓄積絶縁膜２０４よりもトンネル絶縁膜２０３の一部である中間絶縁膜２０３ｂの方が、所定元素（重水素、水素、フッ素、または塩素）を多く含有している。このように、トンネル絶縁膜２０３中のシリコン窒化膜に、多量の前記所定元素が含有されることによって、シリコン窒化膜中に存在するダングリングボンドを終端させることが可能なので、電荷トラップ準位は減少する。さらに、下層絶縁膜２０３ａ及び中間絶縁膜２０３ｂの界面と、中間絶縁膜２０３ｂ及び上層絶縁膜２０３ｃの界面と、に存在するダングリングボンドを終端させることが可能である。また、電荷蓄積絶縁膜２０４には、殆ど前記所定元素が含有されていないため、十分な電荷トラップ準位を有している。このため、確実に電荷を蓄積することができる。その結果、本実施形態では書き込み／消去特性、電荷保持特性及び信頼性に優れた不揮発性半導体記憶装置を得る事が可能である。
【００６０】
なお、中間絶縁膜２０３ｂが重水素や水素を含有する場合は、これらの元素が半導体基板２０１及び下層絶縁膜２０３ａの界面まで拡散し、ダングリングボンドを終端するため、書き込み消去ストレスに対して劣化が小さくなる。特に重水素を含有する時にこの改善効果が大きくなる。
【００６１】
図１８〜図２３は、本実施形態に係る半導体装置の基本的な製造方法を模式的に示した、ビット線方向に沿った断面図である。
【００６２】
まず、図１８に示すように、半導体基板２０１を洗浄処理する。
【００６３】
次に図１９に示すように、第１の実施形態と同様にして、８００〜１０００℃の熱酸化法で半導体基板２０１表面を酸化することにより、下層絶縁膜２０３ａとなる厚さ１．０〜２．５ｎｍ程度のシリコン酸化膜を形成する。また、下層絶縁膜２０３ａの形成後に８００〜９００℃のＮＯ雰囲気下で熱処理を行うことにより、半導体基板２０１と下層絶縁膜２０３ａとの界面に窒素を導入し、トンネル絶縁膜２０３のストレス耐性を向上させることができる。
【００６４】
また、堆積により、半導体基板２０１上に下層絶縁膜２０３ａを形成する場合は、ＬＰＣＶＤ法を用い、７００〜８００℃でシリコン酸化膜を堆積する。
【００６５】
その後、４５０℃以下の低温で下層絶縁膜２０３ａ上に、中間絶縁膜２０３ｂとなる、厚さ１．０〜３．０ｎｍ程度のシリコン窒化膜を形成する。４５０℃以下の低温でシリコン窒化膜を形成することにより、下層絶縁膜２０３ａ上に、平坦性良くシリコン窒化膜を堆積することができる。また、低温で中間絶縁膜２０３ｂを形成することで、シリコン窒化膜中に水素や塩素(Ｓｉ前駆体の残り)が残存しやすくなる。
【００６６】
４５０℃以下の低温でのシリコン窒化膜の形成方法としては、ＡＬＤ法を用いるのがよい。前駆体は、例えばＤＣＳとアンモニアを用いればよい。
【００６７】
次に、中間絶縁膜２０３ｂを形成した後に、上述した所定元素の導入を行う。具体的には以下の通りである。
【００６８】
フッ素を導入する場合、フッ素を含有した雰囲気中にて４００〜７００℃の熱処理を行うことで、中間絶縁膜２０３ｂ中と、下層絶縁膜２０３ａ及び中間絶縁膜２０３ｂの界面と、にフッ素を導入することができる。
【００６９】
また、重水素、または水素を導入する場合は、重水素または水素を含有した雰囲気にて４００〜６００℃で熱処理を行うことで、中間絶縁膜２０３ｂ中と、半導体基板２０１及び下層絶縁膜２０３ａの界面と、下層絶縁膜２０３ａ及び中間絶縁膜２０３ｂの界面とに、重水素または水素を導入することができる。
【００７０】
次に、図２１に示すように、中間絶縁膜２０３ｂの改質熱処理後に、上層絶縁膜２０３ｃとなる厚さ１．０〜３．０ｎｍ程度のシリコン酸化膜を、ＡＬＤ法を用いて４５０〜６００℃で成膜する。上層絶縁膜２０３ｃは、中間絶縁膜２０３ｂ上に低温でシリコン酸化膜を堆積することで形成される。上層絶縁膜２０３ｃの形成後に、酸素を導入すると、中間絶縁膜２０３ｂと上層絶縁膜２０３ｃとの界面にある電荷トラップ準位を低減することができる。
【００７１】
次に、図２２に示すように、第１の実施形態と同様にして、電荷蓄積絶縁膜２０４として、ＬＰＣＶＤ法を用いて６００℃以上で上層絶縁膜２０３ｃ上にシリコン窒化膜を成膜する。高温で電荷蓄積絶縁膜２０４を形成すると、電荷蓄積絶縁膜２０４中の水素、塩素濃度を低減させることができる。
【００７２】
なお、電荷蓄積絶縁膜２０４を５５０℃以上の高温でＡＬＤ法を用いて形成した場合にも、電荷蓄積絶縁膜２０４中の不純物（水素や塩素）を低減できる。また、５５０℃以下の低温で電荷蓄積絶縁膜２０４を形成する場合、７００〜１０００℃の不活性ガス雰囲気で熱処理を行うことにより、シリコン窒化膜中の不純物をアニ―ルアウトして低減できる。このため、ＬＰＣＶＤ法でシリコン窒化膜を形成した場合と、同様の効果が得られる。
【００７３】
次に、第１の実施形態と同様にして、電荷蓄積絶縁膜２０４上に、さらにＡＬＤ法またはＭＯＣＶＤ法を用いて、ブロック絶縁膜２０５として厚さ１０〜２０ｎｍ程度のアルミナ膜を形成する。さらに、コントロールゲート電極膜２０６としてＬＰＣＶＤ法により厚さ１５０〜２００ｎｍ程度のポリシリコンを成膜する。
【００７４】
次に、図２３に示すようにリソグラフィプロセスにより、第１の実施形態と同様にしてコントロールゲート電極２０６を形成する。
【００７５】
この後、例えば、半導体基板２０１の表面領域にヒ素等の不純物元素をイオン注入し、熱処理を行うことで、図１６に示すように、ソース／ドレイン領域２０２が形成される。
【００７６】
その後、周知の工程、つまり層間絶縁膜（図示せず）を形成する工程、さらに配線（図示せず）等を形成する工程を経て、不揮発性半導体記憶装置が得られる。
【００７７】
上記実施形態によれば、下層絶縁膜２０３ａ上に設けられたシリコン窒化膜に所定元素（重水素、水素、フッ素、または塩素）を導入することで、中間絶縁膜２０３ｂが形成される。このようにシリコン窒化膜に前記所定元素を導入することにより、シリコン窒化膜中のダングリングボンドが終端され、電荷トラップ準位を大幅に低減することが可能である。
【００７８】
さらに、上記実施形態によれば、第１の実施形態と同様に、低温でシリコン窒化膜を下層絶縁膜２０３ａ上に形成している。これにより、容易に前記所定元素をシリコン窒化膜中へ高濃度に導入することができる。また、平坦性良く下層絶縁膜２０３ａ上にシリコン窒化膜を形成することができる。これにより、局所的なリークパスによる低電界リーク電流抑制が可能となり、電荷保持特性を向上させることが可能である。さらに、半導体基板２０１及び下層絶縁膜２０３ａの界面への窒化剤の突き抜けによる電荷トラップ準位の発生を抑制することができる。このため、トラップアシストトンネル電流を抑制でき、トンネル絶縁膜２０３の電界リーク電流が低減できる。その結果、ＲｅａｄＤｉｓｔｕｒｂ特性を大幅に改善することができる。
【００７９】
また、上記実施形態によれば、第１の実施形態と同様に上層絶縁膜２０３ｃ上に高温でシリコン窒化膜を堆積することで電荷蓄積絶縁膜２０４が形成される。高温で形成されることにより、前記所定元素が導入されにくいシリコン窒化膜を形成することができ、十分な電荷トラップ準位を確保することができる。
【００８０】
（変形例）
図２４〜３０は、本実施形態の変形例に係る半導体装置の基本的な製造方法を模式的に示した、ビット線方向に沿った断面図である。なお、基本的な構造及び、基本的な製造方法は、上述した第１の実施形態や第２の実施形態と同様である。したがって、上述した第１及び第２の実施形態で説明した事項及び上述した第１及び第２の実施形態から容易に類推可能な事項についての説明は省略する。
【００８１】
まず、図２４に示すように、半導体基板２０１を洗浄処理する。
【００８２】
次に図２５に示すように、８００〜１０００℃の熱酸化法で半導体基板２０１表面を酸化することにより、下層絶縁膜２０３ａとなる厚さ２．０〜４．０ｎｍ程度のシリコン酸化膜を形成する。下層絶縁膜２０３ａを高温で形成することにより、後の工程でシリコン窒化膜を形成する際に半導体基板２０１と窒素との反応を抑制することができる。また、下層絶縁膜２０３ａの形成後に８００〜９００℃のＮＯ雰囲気下で熱処理を行うことにより、半導体基板２０１と下層絶縁膜２０３ａとの界面に窒素を導入し、トンネル絶縁膜２０３のストレス耐性を向上させることができる。
【００８３】
次に図２６に示すように、シリコン酸化膜２０３ａの上部分にプラズマまたはラジカル窒化法により窒素を導入し、中間絶縁膜２０３ｂとなる厚さ１．０〜３．０ｎｍ程度のシリコン酸窒化膜を形成する。その結果、シリコン酸化膜２０３ａの上部分は、酸素を多く含有した電荷トラップの少ないシリコン酸窒化膜に改質される。この時、シリコン酸化膜２０３ａは厚さ１．０〜２．０ｎｍ程度まで薄膜化される。なお、プラズマまたはラジカル窒化法では、室温〜５００℃において、窒化剤となるイオンまたはラジカルを含有する雰囲気にシリコン酸化膜２０３ａの表面を曝せば良い。また、シリコン酸化膜２０３ａの表面を改質する際に発生するダメージを低減させるためには、ＩＣＰプラズマ、またはマイクロ波励起プラズマが好ましい。改質した後に、９００〜１０５０℃で熱処理を行う。これにより、窒素を導入した際に発生したダメージが回復する。
【００８４】
次に、図２７に示すように、追加で中間絶縁膜２０３ｂに対して、４００〜７００℃の水蒸気を含有する雰囲気で熱処理を行い、中間絶縁膜２０３ｂ中に酸素を導入してもよい。
【００８５】
次に、中間絶縁膜２０３ｂを形成した後に、上述した所定元素の導入を行う。具体的には以下の通りである。
【００８６】
フッ素を導入する場合、フッ素を含有した雰囲気中にて４００〜７００℃の熱処理を行うことで、中間絶縁膜２０３ｂ中と、下層絶縁膜２０３ａ及び中間絶縁膜２０３ｂの界面と、にフッ素を導入することができる。
【００８７】
また、重水素、または水素を導入する場合は、重水素または水素を含有した雰囲気にて４００〜６００℃で熱処理を行うことで、中間絶縁膜２０３ｂ中と、半導体基板２０１及び下層絶縁膜２０３ａの界面と、下層絶縁膜２０３ａ及び中間絶縁膜２０３ｂの界面とに、重水素または水素を導入することができる。
【００８８】
次に、図２８に示すように、中間絶縁膜２０３ｂの改質熱処理後に、上層絶縁膜２０３ｃとなる厚さ１．０〜３．０ｎｍ程度のシリコン酸化膜を、ＡＬＤ法を用いて４５０〜６００℃で成膜する。また、上層絶縁膜２０３ｃ形成後に、元素の再配置が起きない程度の６００〜９００℃の希釈酸化性雰囲気下で、上層絶縁膜２０３ｃを介して中間絶縁膜２０３ｂに酸素を導入しても良い。
【００８９】
次に、図２９に示すように、第１及び第２の実施形態と同様にして電荷蓄積絶縁膜２０４として、ＬＰＣＶＤ法を用いて６００℃以上で上層絶縁膜２０３ｃ上にシリコン窒化膜を成膜する。高温で電荷蓄積絶縁膜２０４を形成すると、電荷蓄積絶縁膜２０４中の水素、塩素濃度を低減させることができる。
【００９０】
次に、第１及び第２の実施形態と同様にして、電荷蓄積絶縁膜２０４上に、ＡＬＤ法またはＭＯＣＶＤ法を用いて、ブロック絶縁膜２０５として厚さ１０〜２０ｎｍ程度のアルミナ膜を形成する。さらに、コントロールゲート電極膜２０６としてＬＰＣＶＤ法により厚さ１５０〜２００ｎｍ程度のポリシリコンを成膜する。
【００９１】
次に、図３０に示すようにリソグラフィプロセスにより、第１及び第２の実施形態と同様にしてコントロールゲート電極２０６を形成する。
【００９２】
この後、例えば、半導体基板２０１の表面領域にヒ素等の不純物元素をイオン注入し、熱処理を行うことで、図１６に示すように、ソース／ドレイン領域２０２が形成される。
【００９３】
その後、周知の工程、つまり層間絶縁膜（図示せず）を形成する工程、さらに配線（図示せず）等を形成する工程を経て、不揮発性半導体記憶装置が得られる。
【００９４】
上記変形例においても、第２の実施形態と同様の効果が得られる。また、上記変形例によれば、プラズマまたはラジカル窒化によって下層絶縁膜２０３ａの上部分を窒化することで、中間絶縁膜２０３ｂを形成する。このため、中間絶縁膜２０３ｂ中の窒素濃度を表面から内部にかけて段階的に変化させることができる。その結果、下層絶縁膜２０３ａ及び中間絶縁膜２０３ｂの明確な界面が形成されなくなり、下層絶縁膜２０３ａ及び中間絶縁膜２０３ｂの界面に形成される電荷トラップ準位を低減することができ、電荷保持特性を向上させることが可能である。
【００９５】
なお、第１の実施形態と同様に中間絶縁膜２０３ｂに多くの酸素を導入し、その後、中間絶縁膜２０３ｂに所定元素（重水素、水素、フッ素、または塩素）を導入することで、電荷トラップ準位をさらに低減することができる。
【００９６】
（第３の実施形態）
図３１は、本実施形態に係る半導体装置の基本的な構造を模式的に示した、ビット線方向に沿った断面図である。
【００９７】
まず、図３１を用いて本実施形態の構成を説明する。なお、基本的な構造及び、基本的な製造方法は、第１の実施形態と同様である。したがって、第１の実施形態で説明した事項及び第１の実施形態から容易に類推可能な事項についての説明は省略する。
【００９８】
図３１に示すように、半導体基板３０１にはソース／ドレイン領域３０２を有する素子領域が形成されている。素子領域上にはトンネル絶縁膜３０３が形成され、トンネル絶縁膜３０３上には電荷蓄積絶縁膜３０４が形成されている。電荷蓄積絶縁膜３０４上にはブロック絶縁膜３０５形成され、ブロック絶縁膜３０５上には、コントロールゲート電極３０６が形成されている。
【００９９】
トンネル絶縁膜３０３は、シリコン及び酸素を含有する下層絶縁膜３０３ａと、下層絶縁膜３０３ａ上に形成され、シリコン及び窒素を含有する中間絶縁膜３０３ｂと、中間絶縁膜３０３ｂ上に形成され、シリコン及び酸素を含有する上層絶縁膜３０３ｃと、を有している。具体的にはトンネル絶縁膜３０３は、シリコン酸化膜で形成された厚さ１〜２ｎｍ程度の下層絶縁膜３０３ａと、トラップ準位密度が低いシリコン窒化物で形成された厚さ１〜３ｎｍ程度の中間絶縁膜３０３ｂと、シリコン酸化膜で形成された厚さ１〜４ｎｍ程度の上層絶縁膜３０３ｃと、を有している。
【０１００】
電荷蓄積絶縁膜３０４は厚さ２〜５ｎｍ程度のトラップ準位密度が高いシリコン窒化膜で形成され、ブロック絶縁膜３０５は厚さ１０〜２５ｎｍ程度のシリコン酸化膜または高誘電率絶縁膜で形成されている。高誘電率絶縁膜としては、例えばバンドギャップの大きいアルミナ等がある。コントロールゲート電極３０６はポリシリコンまたは金属材料で形成されている。金属材料としては、高仕事関数を有する金属が望ましい。
【０１０１】
本実施形態では、トンネル絶縁膜３０３の一部である中間絶縁膜３０３ｂのＳｉ濃度の方が、電荷蓄積絶縁膜３０４のＳｉ濃度よりも低い。すなわち、中間絶縁膜３０３ｂの方が電荷蓄積絶縁膜３０４よりもＳｉ組成比が少なくなっており、中間絶縁膜３０３ｂの方が電荷蓄積絶縁膜３０４よりもＮ組成比が高くなっている。その結果、中間絶縁膜３０３ｂの方が電荷蓄積絶縁膜３０４よりもトラップ準位密度が低くなっている。
【０１０２】
上記実施形態によれば、トンネル絶縁膜３０３を、シリコン酸化膜、シリコン窒化膜及び、シリコン酸化膜の積層構造とすることにより、電荷蓄積絶縁膜３０４にホールを導入しやすくなり、消去特性を向上させることが可能である。
【０１０３】
また、上記実施形態によれば、電荷蓄積絶縁膜３０４よりも中間絶縁膜３０３ｂの方が、Ｓｉ濃度が低い。つまり、中間絶縁膜３０３ｂはＳｉ組成比が低いシリコン窒化膜で形成されている。このため、中間絶縁膜３０３ｂの電荷トラップ準位密度を十分に低くすることができる。また、電荷蓄積絶縁膜３０４はＳｉ組成比が高いシリコン窒化膜で形成されている。このため、電荷蓄積絶縁膜３０４の電荷トラップ準位密度は高く、確実に電荷を蓄積することができる。
【０１０４】
上述したように、本実施形態では、トンネル絶縁膜３０３に設けられたシリコン窒化膜は電荷トラップ準位密度が低く、電荷蓄積絶縁膜３０４となるシリコン窒化膜は、電荷トラップ準位密度が高い。その結果、本実施形態では書き込み／消去特性、電荷保持特性及び信頼性に優れた不揮発性半導体記憶装置を得る事が可能である。
【０１０５】
図３２〜図３６は、本実施形態に係る半導体装置の基本的な製造方法を模式的に示した、ビット線方向に沿った断面図である。
【０１０６】
まず、図３２に示すように、半導体基板３０１を洗浄処理する。
【０１０７】
次に図３３に示すように、第１の実施形態と同様にして、８００〜１０００℃の熱酸化法で半導体基板３０１表面を酸化することにより、下層絶縁膜３０３ａとなる厚さ１．０〜２．５ｎｍ程度のシリコン酸化膜を形成する。また、下層絶縁膜３０３ａの形成後に８００〜９００℃のＮＯ雰囲気下で熱処理を行うことにより、半導体基板３０１と下層絶縁膜３０３ａとの界面に窒素を導入し、トンネル絶縁膜３０３のストレス耐性を向上させることができる。
【０１０８】
また、堆積により、半導体基板３０１上に下層絶縁膜３０３ａを形成する場合は、ＬＰＣＶＤ法を用い、７００〜８００℃でシリコン酸化膜を堆積する。
【０１０９】
その後、電荷トラップ準位密度が非常に低いシリコン窒化膜を、３００℃〜４００℃の低温でＡＬＤ法を用い、ＤＣＳ及びＮ2＊（Ｎ2ラジカル）を交互に供給することによって堆積する。なお、Ｎ2＊の代わりにＮ＊（Ｎラジカル）あるいはＮＨ＊（ＮＨラジカル）を使用しても良い。このようにして、下層絶縁膜３０３ａ上に、トラップ密度の非常に低いシリコン窒化膜３０３ｂが形成される。このようにして形成されたシリコン窒化膜３０３ｂは、一般的なシリコン窒化膜に比べて窒素の比率が高く、シリコンの比率が低くなっている。
【０１１０】
次に、図３４に示すように、中間絶縁膜３０３ｂの形成後に、上層絶縁膜３０３ｃとなる厚さ１．０〜３．０ｎｍ程度のシリコン酸化膜を、ＡＬＤ法を用いて４５０〜６００℃で成膜する。
【０１１１】
次に、図３５に示すように、電荷蓄積絶縁膜３０４として、ＬＰＣＶＤ法を用いて６００℃以上で上層絶縁膜３０３ｃ上にシリコン窒化膜を成膜する。この時、Ｓｉの前駆体を多く供給することにより、通常のストイキオメトリーな組成よりもシリコンを多く含有するシリコン窒化膜を形成することが可能となる。
【０１１２】
電荷蓄積絶縁膜３０４を５５０℃以上の高温でＡＬＤ法を用いて形成する場合においても、Ｓｉの前駆体を多く供給することにより、同様の効果が得られる。
【０１１３】
次に、第１の実施形態と同様にして、電荷蓄積絶縁膜３０４上に、さらにＡＬＤ法またはＭＯＣＶＤ法を用いて、ブロック絶縁膜３０５として厚さ１０〜２０ｎｍ程度のアルミナ膜を形成する。さらに、コントロールゲート電極３０６としてＬＰＣＶＤ法により厚さ１５０〜２００ｎｍ程度のポリシリコンを成膜する。
【０１１４】
次に、図３６に示すようにリソグラフィプロセスにより、第１の実施形態と同様にしてコントロールゲート電極３０６を形成する。
【０１１５】
この後、例えば、半導体基板３０１の表面領域にヒ素等の不純物元素をイオン注入し、熱処理を行うことで、図３１に示すように、ソース／ドレイン領域３０２が形成される。
【０１１６】
その後、周知の工程、つまり層間絶縁膜（図示せず）を形成する工程、さらに配線（図示せず）等を形成する工程を経て、不揮発性半導体記憶装置が得られる。
【０１１７】
上記実施形態によれば、下層絶縁膜３０３ａ上に、Ｓｉ組成比の低いシリコン窒化膜を形成することで、中間絶縁膜３０３ｂが形成される。このため、中間絶縁膜３０３ｂ中の電荷トラップ準位を低減することが可能である。
【０１１８】
また、上記実施形態によれば、第１の実施形態と同様に、低温でシリコン窒化膜を下層絶縁膜３０３ａ上に形成している。これにより、平坦性良く下層絶縁膜３０３ａ上にシリコン窒化膜を形成することができる。その結果、局所的なリークパスによる低電界リーク電流の抑制が可能となり、電荷保持特性を向上させることが可能である。さらに、半導体基板３０１及び下層絶縁膜３０３ａの界面への窒化剤の突き抜けによる電荷トラップ準位の発生を抑制することができる。このため、トラップアシストトンネル電流を抑制でき、トンネル絶縁膜３０３の電界リーク電流が低減できる。その結果、ＲｅａｄＤｉｓｔｕｒｂ特性を大幅に改善することができる。
【０１１９】
また、上記実施形態によれば、トンネル絶縁膜３０３上に、Ｓｉ組成比の高いシリコン窒化膜を形成することで、十分な電荷トラップ準位を有する電荷蓄積絶縁膜３０４を得る事ができる。また、電荷蓄積絶縁膜３０４は高温で形成されるため、耐酸化性等に優れたシリコン窒化膜を形成することができ、十分な電荷トラップ準位を確保することができる。
【０１２０】
なお、上述した第１〜第３の実施形態では、ソース／ドレイン用の拡散層を持つメモリセルについて示したが、ソース／ドレイン用の拡散層を持たない、いわゆるデプレッション型のメモリセルでも同様の効果が得られる。
【０１２１】
（第４の実施形態）
次に、図３７〜図５６を用いて第４の実施形態について説明する。本実施形態は、ＢｉＣＳ（Bit Cost Scalable）と呼ばれる３次元構造を有する不揮発性半導体記憶装置に対して、上述した第１〜第３の実施形態で述べたトンネル絶縁膜の構成や製造方法を適用するものである。
【０１２２】
図３７（ａ）は、本実施形態に係る半導体装置の基本的な構成を模式的に示した断面図であり、図３７（ｂ）は、本実施形態に係る半導体装置の基本的な構成を模式的に示した平面図である。
【０１２３】
図３７に示すように、基板４００上に活性領域となる柱状の半導体領域（シリコン領域）４０１が形成されている。そして、半導体領域４０１の周囲には、トンネル絶縁膜４０２、電荷蓄積絶縁膜４０３及びブロック絶縁膜４０４が形成されている。すなわち、半導体領域４０１の表面にトンネル絶縁膜４０２が形成され、トンネル絶縁膜４０２の表面に電荷蓄積絶縁膜４０３が形成され、電荷蓄積絶縁膜４０３の表面にブロック絶縁膜４０４が形成されている。
【０１２４】
トンネル絶縁膜４０２は、第１の絶縁膜４０２ａ、第２の絶縁膜４０２ｂ及び第３の絶縁膜４０２ｃを有している。第１の絶縁膜４０２ａ、第２の絶縁膜４０２ｂ及び第３の絶縁膜４０２ｃはそれぞれ、第１〜第３の実施形態に示した下層絶縁膜１０３ａ、２０３ａ、３０３ａ、中間絶縁膜絶縁膜１０３ｂ、２０３ｂ、３０３ｂ及び上層絶縁膜１０３ｃ、２０３ｃ、３０３ｃに対応する。このトンネル絶縁膜４０２に対して、第１〜第３の実施形態で述べた各種構成や各種形成方法を適用することができる。
【０１２５】
ブロック絶縁膜４０４の周囲、すなわちブロック絶縁膜４０４の表面には、複数の制御ゲート電極４０５及び複数の層間絶縁膜４０６の積層構造が形成されている。制御ゲート電極４０５及び層間絶縁膜４０６の積層数は適宜決定される。
【０１２６】
以上のことからわかるように、上述した半導体装置は、縦方向に複数のメモリセルが積層された構成となっている。したがって、単位面積あたりのメモリセル数を増大させることが可能である。
【０１２７】
次に、図３７〜図４１を参照して、本実施形態の半導体装置の基本的な製造方法について説明する。
【０１２８】
図３８〜図４１は、本実施形態の半導体装置の基本的な製造方法の一部を模式的に示した断面図であり、図３８〜図４１は、本実施形態の半導体装置の基本的な製造方法の一部を模式的に示した平面図である。
【０１２９】
まず、図３８に示すように、基板４００上に、ＣＶＤ法を用いて層間絶縁膜４０６となる厚さ５０ｎｍ程度のシリコン酸化膜と、制御ゲート電極４０５となる厚さ５０ｎｍ程度の不純物をドーピングしたシリコン膜とを所望の回数、交互に堆積する。
【０１３０】
次に、図３９に示すように、レジストマスク（図示せず）を用いたＲＩＥ法により、層間絶縁膜４０６と、制御ゲート電極４０５とを選択的にエッチング除去して、半導体基板４００を露出させる。これにより、層間絶縁膜４０６及び制御ゲート電極４０５の積層構造に、直径６０ｎｍ程度の円筒状の穴４０７が形成される。その後、穴４０７の内壁にＡＬＤ法を用いて、ブロック絶縁膜４０４となる厚さ１０ｎｍ程度のアルミニウムと酸素を主成分として含有する例えばアルミナ膜を堆積する。また、このブロック絶縁膜４０４は、シリコン及び酸素を主成分として含有する例えばシリコン酸化膜でも良い。
【０１３１】
次に、図４０に示すように、ＡＬＤ法を用いて電荷蓄積絶縁膜４０３となる厚さ５ｎｍ程度のシリコン窒化膜を堆積する。続いて、後述する方法で、第１の絶縁膜４０２ａ、第２の絶縁膜４０２ｂ及び第３の絶縁膜４０２ｃからなる積層構造のトンネル絶縁膜４０２が形成される。
【０１３２】
次に、図４１に示すように、レジストマスク（図示せず）を用いたＲＩＥ法により、穴４０７の底面部に形成されたブロック絶縁膜４０４、電荷蓄積絶縁膜４０３、トンネル絶縁膜４０２及び半導体基板４００の表面を選択的にエッチング除去する。
【０１３３】
次に、図３７に示すように、ＣＶＤ法を用いて、チャネル領域となる不純物をドーピングしたシリコン膜を堆積し、６００℃程度の窒素雰囲気で熱処理を行うことで半導体領域４０１を形成する。その後、周知の技術を用いて配線層等（図示せず）を形成して、不揮発性半導体記憶装置を完成させる。
【０１３４】
以下、本実施形態と、第１〜第３の実施形態との対応関係について説明する。
【０１３５】
まず、図３７、図４０、図４２〜図４５を用いて、第１の実施形態で述べたようなトンネル絶縁膜を本実施形態のトンネル絶縁膜に応用する場合について説明する。
【０１３６】
図４３〜図４５は、本実施形態の半導体装置のトンネル絶縁膜の基本的な製造方法を模式的に示した断面図であり、図４３〜図４５は、本実施形態の半導体装置のトンネル絶縁膜の基本的な製造方法を模式的に示した平面図である。
【０１３７】
図３７に示すように、本実施形態のトンネル絶縁膜４０２は、第１の実施形態の図１の場合と同様に、シリコン及び酸素を含有する第１の絶縁膜４０２ａと、第１の絶縁膜４０２ａの表面に形成され、シリコン、窒素及び酸素を含有する第２の絶縁膜４０２ｂと、第２の絶縁膜４０２ｂの表面に形成され、シリコン及び酸素を含有する第３の絶縁膜４０２ｃと、を有している。具体的には、トンネル絶縁膜４０２は、シリコン酸化膜で形成された厚さ１〜２ｎｍ程度の第１の絶縁膜４０２ａと、酸素を含有したシリコン窒化膜（例えばシリコン酸窒化膜）で形成された厚さ１〜３ｎｍ程度の第２の絶縁膜４０２ｂと、シリコン酸化膜で形成された厚さ１〜４ｎｍ程度の第３の絶縁膜４０２ｃと、を有している。
【０１３８】
そして、トンネル絶縁膜４０２の一部である第２の絶縁膜４０２ｂの酸素濃度と、電荷蓄積絶縁膜４０３の酸素濃度とを比較した場合、第２の絶縁膜４０２ｂの酸素濃度の方が高い。
【０１３９】
図４２（ａ）〜（ｅ）は、トンネル絶縁膜４０２及び電荷蓄積絶縁膜４０３における酸素濃度の分布図である。図４２（ａ）〜（ｅ）に示すように、酸素濃度の分布は、どのような形でも、第２の絶縁膜４０２ｂ中の平均酸素濃度が電荷蓄積絶縁膜４０３中の平均酸素濃度よりも高ければ、本実施形態の効果が得られる。
【０１４０】
トンネル絶縁膜４０２をこのような構成とすることで、第１の実施形態で述べた効果と同様の効果を得ることが可能である。
【０１４１】
なお、トンネル絶縁膜４０２には、第１の実施形態で述べた構成材料と同様の構成材料を用いることが可能である。
【０１４２】
次に、第１の実施形態に対応するトンネル絶縁膜４０２の製造方法を説明する。
【０１４３】
まず、図４３に示すように、電荷蓄積絶縁膜４０３の露出面に第３の絶縁膜４０２ｃとなる厚さ１．０〜３．０ｎｍ程度のシリコン酸化膜を、ＡＬＤ法を用いて４５０〜６００℃で堆積する。
【０１４４】
次に、図４４に示すように、４５０℃以下の低温で第３の絶縁膜４０２ｃの露出面に第２の絶縁膜４０２ｂとなる、厚さ１．０〜３．０ｎｍ程度のシリコン窒化膜を、ＡＬＤ法を用いて形成する。
【０１４５】
次に、図４５に示すように、低温で形成したシリコン窒化膜に対して、４００〜９００℃の酸化性雰囲気に曝すことでシリコン窒化膜の露出面側領域に酸素を導入する。このようにして、第２の絶縁膜４０２ｂが形成される。
【０１４６】
次に、図４０に示すように、第１の絶縁膜４０２ａとなる厚さ１．０〜２．５ｎｍ程度のシリコン酸化膜をＡＬＤ法を用いて形成する。
【０１４７】
これにより、第１の実施形態のトンネル絶縁膜１０３と同様のトンネル絶縁膜４０２が形成される。
【０１４８】
トンネル絶縁膜４０２をこのような方法で形成することで、第１の実施形態で述べた効果と同様の効果を得ることが可能である。
【０１４９】
次に、図４０、図４６及び図４７を用いて、第１の実施形態の変形例で述べたようなトンネル絶縁膜の変形例を本実施形態のトンネル絶縁膜に応用する場合について説明する。
【０１５０】
図４６（ａ）及び図４７（ａ）は、本実施形態の半導体装置のトンネル絶縁膜の基本的な製造方法を模式的に示した断面図であり、図４６（ｂ）及び図４７（ｂ）は、本実施形態の半導体装置のトンネル絶縁膜の基本的な製造方法を模式的に示した平面図である。
【０１５１】
まず、図４６に示すように、電荷蓄積絶縁膜４０３の露出面に第３の絶縁膜４０２ｃとなる厚さ２．０〜６．０ｎｍ程度のシリコン酸化膜を、ＡＬＤ法を用いて４５０〜６００℃で堆積する。続いて、シリコン酸化膜４０２ｃの露出面部分にプラズマまたはラジカル窒化法により窒素を導入する。
【０１５２】
これにより、図４７に示すように、第２の絶縁膜４０２ｂとなる厚さ１．０〜３．０ｎｍ程度のシリコン酸窒化膜が形成される。その結果、シリコン酸化膜４０２ｃの露出面部分は、酸素を多く含有した電荷トラップの少ないシリコン酸窒化膜に改質される。
【０１５３】
次に、図４０に示すように、第１の絶縁膜４０２ａとなる厚さ１．０〜２．５ｎｍ程度のシリコン酸化膜をＡＬＤ法を用いて形成する。
【０１５４】
これにより、第１の実施形態のトンネル絶縁膜１０３と同様のトンネル絶縁膜４０２が形成される。
【０１５５】
トンネル絶縁膜４０２をこのような方法で形成することで、第１の実施形態の変形例で述べた効果と同様の効果を得ることが可能である。
【０１５６】
続いて、図３７、図４０、図４８〜図５１を用いて、第２の実施形態で述べたようなトンネル絶縁膜を本実施形態のトンネル絶縁膜に応用する場合について説明する。
【０１５７】
図４９（ａ）〜図５１（ａ）は、本実施形態の半導体装置のトンネル絶縁膜の基本的な製造方法を模式的に示した断面図であり、図４９（ｂ）〜図５１（ｂ）は、本実施形態の半導体装置のトンネル絶縁膜の基本的な製造方法を模式的に示した平面図である。
【０１５８】
図３７に示すように、本実施形態のトンネル絶縁膜４０２は、第２の実施形態の図１６の場合と同様に、シリコン及び酸素を含有する第１の絶縁膜４０２ａと、第１の絶縁膜４０２ａの表面に形成され、シリコン、窒素、並びに、水素、重水素及びハロゲン元素の中から選択された所定元素を含有する第２の絶縁膜４０２ｂと、第２の絶縁膜４０２ｂ上に形成され、シリコン及び酸素を含有する第３の絶縁膜４０２ｃと、を有している。具体的には、トンネル絶縁膜４０２は、シリコン酸化膜で形成された厚さ１〜２ｎｍ程度の第１の絶縁膜４０２ａと、重水素、水素、フッ素及び塩素のうち少なくとも１つの元素を含有したシリコン窒化膜で形成された厚さ１〜３ｎｍ程度の第２の絶縁膜４０２ｂと、シリコン酸化膜で形成された厚さ１〜４ｎｍ程度の第３の絶縁膜４０２ｃと、を有している。
【０１５９】
そして、トンネル絶縁膜４０２の一部である第２の絶縁膜４０２ｂの所定元素（重水素、水素、フッ素、または塩素）の濃度と、電荷蓄積絶縁膜４０３の前記所定元素の濃度とを比較した場合、第２の絶縁膜４０２ｂの前記所定元素の濃度の方が高い。
【０１６０】
図４８（ａ）〜図４８（ｄ）は、トンネル絶縁膜４０２及び電荷蓄積絶縁膜４０３中における所定元素（重水素、水素、フッ素、または塩素）の濃度の分布図である。図４８（ａ）〜図４８（ｄ）に示すように、酸素濃度の分布は、どのような形でも、第２の絶縁膜４０２ｂ中の平均酸素濃度が電荷蓄積絶縁膜４０３中の平均酸素濃度よりも高ければ、本実施形態の効果が得られる。
【０１６１】
トンネル絶縁膜４０２をこのような構成とすることで、第２の実施形態で述べた効果と同様の効果を得ることが可能である。
【０１６２】
なお、トンネル絶縁膜４０２には、第２の実施形態で述べた構成材料と同様の構成材料を用いることが可能である。
【０１６３】
次に、第２の実施形態に対応するトンネル絶縁膜４０２の製造方法を説明する。
【０１６４】
まず、図４９に示すように、電荷蓄積絶縁膜４０３の露出面に第３の絶縁膜４０２ｃとなる厚さ１．０〜３．０ｎｍ程度のシリコン酸化膜を、ＡＬＤ法を用いて４５０〜６００℃で堆積する。
【０１６５】
次に、図５０に示すように、４５０℃以下の低温で第３の絶縁膜４０２ｃの露出面に第２の絶縁膜４０２ｂとなる、厚さ１．０〜３．０ｎｍ程度のシリコン窒化膜を、ＡＬＤ法を用いて形成する。
【０１６６】
次に、図５１に示すように、第２の絶縁膜４０２ｂを形成した後に、上述した所定元素の導入を行う。具体的には以下の通りである。
【０１６７】
フッ素を導入する場合、フッ素を含有した雰囲気中にて４００〜７００℃の熱処理を行うことで、第２の絶縁膜４０２ｂ中と、第３の絶縁膜４０２ｃ及び第２の絶縁膜４０２ｂの界面と、にフッ素を導入することができる。
【０１６８】
また、重水素、または水素を導入する場合は、重水素または水素を含有した雰囲気にて４００〜６００℃で熱処理を行うことで、第２の絶縁膜４０２ｂ中と、第３の絶縁膜４０２ｃ及び第２の絶縁膜４０２ｂの界面とに、重水素または水素を導入することができる。
【０１６９】
次に、図４０に示すように、第１の絶縁膜４０２ａとなる厚さ１．０〜２．５ｎｍ程度のシリコン酸化膜をＡＬＤ法を用いて形成する。
【０１７０】
これにより、第２の実施形態のトンネル絶縁膜２０３と同様のトンネル絶縁膜４０２が形成される。
【０１７１】
トンネル絶縁膜４０２をこのような方法で形成することで、第２の実施形態で述べた効果と同様の効果を得ることが可能である。
【０１７２】
次に、図４０、図５２〜図５４を用いて、第２の実施形態の変形例で述べたようなトンネル絶縁膜の変形例を本実施形態のトンネル絶縁膜に応用する場合について説明する。
【０１７３】
図５２（ａ）〜図５４（ａ）は、本実施形態の半導体装置のトンネル絶縁膜の基本的な製造方法を模式的に示した断面図であり、図５２（ｂ）〜図５４（ｂ）は、本実施形態の半導体装置のトンネル絶縁膜の基本的な製造方法を模式的に示した平面図である。
【０１７４】
まず、図５２に示すように、第３の絶縁膜４０２ｃとなる厚さ２．０〜６．０ｎｍ程度のシリコン酸化膜を、ＡＬＤ法を用いて４５０〜６００℃で堆積する。続いて、シリコン酸化膜４０２ｃの露出面部分にプラズマまたはラジカル窒化法により窒素を導入する。
【０１７５】
これにより、図５３に示すように、第２の絶縁膜４０２ｂとなる厚さ１．０〜３．０ｎｍ程度のシリコン酸窒化膜を形成する。その結果、シリコン酸化膜４０２ｃの露出面部分は、酸素を多く含有した電荷トラップの少ないシリコン酸窒化膜に改質される。追加で第２の絶縁膜４０２ｂに対して、４００〜７００℃の水蒸気を含有する雰囲気で熱処理を行い、第２の絶縁膜４０２ｂ中に酸素を導入してもよい。
【０１７６】
次に、図５４に示すように、第２の絶縁膜４０２ｂを形成した後に、上述した所定元素の導入を行う。具体的には以下の通りである。
【０１７７】
フッ素を導入する場合、フッ素を含有した雰囲気中にて４００〜７００℃の熱処理を行うことで、第２の絶縁膜４０２ｂ中と、第３の絶縁膜４０２ｃ及び第２の絶縁膜４０２ｂの界面と、にフッ素を導入することができる。
【０１７８】
また、重水素、または水素を導入する場合は、重水素または水素を含有した雰囲気にて４００〜６００℃で熱処理を行うことで、第２の絶縁膜４０２ｂ中と、第３の絶縁膜４０２ｃ及び第２の絶縁膜４０２ｂの界面とに、重水素または水素を導入することができる。
【０１７９】
次に、図４０に示すように、第１の絶縁膜４０２ａとなる厚さ１．０〜２．５ｎｍ程度のシリコン酸化膜をＡＬＤ法を用いて形成する。
【０１８０】
これにより、第２の実施形態のトンネル絶縁膜２０３と同様のトンネル絶縁膜４０２が形成される。
【０１８１】
トンネル絶縁膜４０２をこのような方法で形成することで、第２の実施形態の変形例で述べた効果と同様の効果を得ることが可能である。
【０１８２】
次に、図３７、図４０、図５５及び図５６を用いて、第３の実施形態で述べたようなトンネル絶縁膜を本実施形態のトンネル絶縁膜に応用する場合について説明する。
【０１８３】
図５５（ａ）及び図５６（ａ）は、本実施形態の半導体装置のトンネル絶縁膜の基本的な製造方法を模式的に示した断面図であり、図５５（ｂ）及び図５６（ｂ）は、本実施形態の半導体装置のトンネル絶縁膜の基本的な製造方法を模式的に示した平面図である。
【０１８４】
図３７に示すように、本実施形態のトンネル絶縁膜４０２は、第３の実施形態の図３１の場合と同様に、シリコン及び酸素を含有する第１の絶縁膜４０２ａと、第１の絶縁膜４０２ａの表面に形成され、シリコン及び窒素を含有する第２の絶縁膜４０２ｂと、第２の絶縁膜４０２ｂの表面に形成され、シリコン及び酸素を含有する第３の絶縁膜４０２ｃと、を有している。具体的には、トンネル絶縁膜４０２は、シリコン酸化膜で形成された厚さ１〜２ｎｍ程度の第１の絶縁膜４０２ａと、シリコン窒化膜で形成された厚さ１〜３ｎｍ程度の第２の絶縁膜４０２ｂと、シリコン酸化膜で形成された厚さ１〜４ｎｍ程度の第３の絶縁膜４０２ｃと、を有している。
【０１８５】
そして、このトンネル絶縁膜４０２において、電荷蓄積絶縁膜４０３よりも第２の絶縁膜４０２ｂの方が、Ｓｉ濃度が低い。つまり、第２の絶縁膜４０２ｂはＳｉ組成比が低いシリコン窒化膜で形成されている。このため、第２の絶縁膜４０２ｂの電荷トラップ準位密度を十分に低くすることができる。また、電荷蓄積絶縁膜４０３はＳｉ組成比が高いシリコン窒化膜で形成されている。このため、電荷蓄積絶縁膜４０３の電荷トラップ準位密度は高く、確実に電荷を蓄積することができる。
【０１８６】
トンネル絶縁膜４０２をこのような構成とすることで、第３の実施形態で述べた効果と同様の効果を得ることが可能である。
【０１８７】
なお、トンネル絶縁膜４０２には、第３の実施形態で述べた構成材料と同様の構成材料を用いることが可能である。
【０１８８】
次に、第３の実施形態に対応するトンネル絶縁膜４０２の製造方法を説明する。
【０１８９】
まず、図５５に示すように、第３の絶縁膜４０２ｃとなる厚さ１．０〜３．０ｎｍ程度のシリコン酸化膜を、ＡＬＤ法を用いて４５０〜６００℃で堆積する。
【０１９０】
次に、図５６に示すように、電荷トラップ準位密度が非常に低いシリコン窒化膜を、３００℃〜４００℃の低温でＡＬＤ法を用い、ＤＣＳ及びＮ2＊（Ｎ2ラジカル）を交互に供給することによって堆積する。なお、Ｎ2＊の代わりにＮ＊（Ｎラジカル）あるいはＮＨ＊（ＮＨラジカル）を使用しても良い。このようにして、第３の絶縁膜４０２ｃの表面に、トラップ密度の非常に低いシリコン窒化膜（第２の絶縁膜）４０２ｂが形成される。このようにして形成されたシリコン窒化膜４０２ｂは、一般的なシリコン窒化膜に比べて窒素の比率が高く、シリコンの比率が低くなっている。
【０１９１】
次に、図４０に示すように、第１の絶縁膜４０２ａとなる厚さ１．０〜２．５ｎｍ程度のシリコン酸化膜をＡＬＤ法を用いて形成する。
【０１９２】
これにより、第３の実施形態のトンネル絶縁膜３０３と同様のトンネル絶縁膜４０２が形成される。
【０１９３】
トンネル絶縁膜４０２をこのような方法で形成することで、第３の実施形態で述べた効果と同様の効果を得ることが可能である。
【０１９４】
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出される。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば、発明として抽出され得る。
【符号の説明】
【０１９５】
１０１、２０１、３０１…半導体基板
１０２、２０２、３０２…ソース／ドレイン領域
１０３、２０３、３０３、４０２…トンネル絶縁膜
１０３ａ、２０３ａ、３０３ａ…下層絶縁膜
１０３ｂ、２０３ｂ、３０３ｂ…中間絶縁膜
１０３ｃ、２０３ｃ、３０３ｃ…上層絶縁膜
１０４、２０４、３０４、４０３…電荷蓄積絶縁膜
１０５、２０５、３０５、４０４…ブロック絶縁膜
１０６、２０６、３０６、４０５…コントロールゲート電極
４０１…半導体領域
４０２ａ…第１の絶縁膜
４０２ｂ…第２の絶縁膜
４０２ｃ…第３の絶縁膜
【図１】
2010056533.tif 000003
【図２】
2010056533.tif 000004
【図３】
2010056533.tif 000005
【図４】
2010056533.tif 000006
【図５】
2010056533.tif 000007
【図６】
2010056533.tif 000008
【図７】
2010056533.tif 000009
【図８】
2010056533.tif 000010
【図９】
2010056533.tif 000011
【図１０】
2010056533.tif 000012
【図１１】
2010056533.tif 000013
【図１２】
2010056533.tif 000014
【図１３】
2010056533.tif 000015
【図１４】
2010056533.tif 000016
【図１５】
2010056533.tif 000017
【図１６】
2010056533.tif 000018
【図１７】
2010056533.tif 000019
【図１８】
2010056533.tif 000020
【図１９】
2010056533.tif 000021
【図２０】
2010056533.tif 000022
【図２１】
2010056533.tif 000023
【図２２】
2010056533.tif 000024
【図２３】
2010056533.tif 000025
【図２４】
2010056533.tif 000026
【図２５】
2010056533.tif 000027
【図２６】
2010056533.tif 000028
【図２７】
2010056533.tif 000029
【図２８】
2010056533.tif 000030
【図２９】
2010056533.tif 000031
【図３０】
2010056533.tif 000032
【図３１】
2010056533.tif 000033
【図３２】
2010056533.tif 000034
【図３３】
2010056533.tif 000035
【図３４】
2010056533.tif 000036
【図３５】
2010056533.tif 000037
【図３６】
2010056533.tif 000038
【図３７】
2010056533.tif 000039
【図３８】
2010056533.tif 000040
【図３９】
2010056533.tif 000041
【図４０】
2010056533.tif 000042
【図４１】
2010056533.tif 000043
【図４２】
2010056533.tif 000044
【図４３】
2010056533.tif 000045
【図４４】
2010056533.tif 000046
【図４５】
2010056533.tif 000047
【図４６】
2010056533.tif 000048
【図４７】
2010056533.tif 000049
【図４８】
2010056533.tif 000050
【図４９】
2010056533.tif 000051
【図５０】
2010056533.tif 000052
【図５１】
2010056533.tif 000053
【図５２】
2010056533.tif 000054
【図５３】
2010056533.tif 000055
【図５４】
2010056533.tif 000056
【図５５】
2010056533.tif 000057
【図５６】
2010056533.tif 000058