(57)【要約】【課題】光電変換部で発生した信号電荷であるホールを電荷蓄積領域に効率良く収集する。【解決手段】光電変換装置は、半導体基板に配された複数の光電変換部を有し、前記光電変換部は、第１の不純物を含むＰ型の電荷蓄積領域と、前記Ｐ型の電荷蓄積領域とフォトダイオードを構成するＮ型のウエル部とを備える。前記ウエル部は、砒素を第１の濃度で含むＮ型の第１の半導体領域と、前記第１の半導体領域の下に配され、砒素を前記第１の濃度より低い第２の濃度で含むＮ型の第２の半導体領域と、前記第２の半導体領域の下に配され、第２の不純物を前記第１の濃度よりも高い第３の濃度で含むＮ型の第３の半導体領域とを含む。【選択図】図３
2010206181.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に配された複数の光電変換部を有し、
前記光電変換部は、
第１の不純物を含むＰ型の電荷蓄積領域と、
前記Ｐ型の電荷蓄積領域とともにフォトダイオードを構成するＮ型のウエル部と、
を備え、
前記ウエル部は、
砒素を第１の濃度で含むＮ型の第１の半導体領域と、
前記第１の半導体領域の下に配され、砒素を前記第１の濃度より低い第２の濃度で含むＮ型の第２の半導体領域と、
前記第２の半導体領域の下に配され、第２の不純物を前記第１の濃度よりも高い第３の濃度で含むＮ型の第３の半導体領域と、
を含むことを特徴とする光電変換装置。
【請求項２】
前記第２の不純物は、リンを主成分としていることを特徴とする請求項１に記載の光電変換装置。
【請求項３】
前記複数の光電変換部のＰ型の電荷蓄積領域どうしを分離するように、前記半導体基板の表面に垂直な方向における素子分離部と前記ウエル部との間にそれぞれ配された複数のポテンシャル障壁をさらに備えたことを特徴とする請求項１に記載の光電変換装置。
【請求項４】
前記ポテンシャル障壁は、
前記素子分離部の下に配されたＮ型の第４の半導体領域と、
前記第４の半導体領域の下に配されたＮ型の第５の半導体領域と、
を含むことを特徴とする請求項３に記載の光電変換装置。
【請求項５】
前記第４の半導体領域は、前記第２の不純物を前記第２の濃度より高い第４の濃度で含み、
前記第５の半導体領域は、前記第２の不純物を前記第２の濃度より高い第５の濃度で含むことを特徴とする請求項４に記載の光電変換装置。
【請求項６】
前記光電変換部は、
前記Ｐ型の電荷蓄積領域の上に配され、前記第２の不純物を前記第４の濃度より高い第６の濃度で含むＮ型の表面領域と、
前記Ｐ型の電荷蓄積領域の下に配され、前記第１の不純物を前記電荷蓄積領域より低い濃度で含むＰ型の電荷収集領域と、をさらに含み、
前記第４の半導体領域は、前記素子分離部の少なくとも底面を覆い且つ、前記表面領域まで延びていることを特徴とする請求項５に記載の光電変換装置。
【請求項７】
入射される光の方向が前記第１半導体領域から前記第２半導体領域へ向かう方向にとなるように、前記半導体基板の表面側から光が入射される
ことを特徴とする請求項１に記載の光電変換装置。
【請求項８】
入射される光の方向が前記第２半導体領域から前記第１半導体領域へ向かう方向となるように、前記半導体基板の裏面側から光が入射される
ことを特徴とする請求項１に記載の光電変換装置。
【請求項９】
請求項１に記載の光電変換装置と、
前記光電変換装置の撮像面へ像を形成する光学系と、
前記光電変換装置から出力された信号を処理して画像データを生成する信号処理部と、を備えたことを特徴とする撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は光電変換装置及び撮像システムに関する。
【背景技術】
【０００２】
特開２００５−１９７６７４号公報に記載された光電変換装置では、その図１に示すように、Ｎ型電荷蓄積領域の下に配されるべきＰ型ウエルを深さの異なる複数の不純物領域４Ａ〜４Ｄで構成することが記載されている。複数の不純物領域４Ａ〜４Ｄにおける最も深い不純物領域４Ａの濃度が他の不純物領域の濃度より大きい。これにより、特開２００５−１９７６７４号によれば、電子に対する基板深さ方向のポテンシャルバリアを形成でき、キャリアを基板深さ方向に損失することなく効率よくフォトダイオードに導くことができるので、感度の向上が可能となるとされている。
ところで、光電変換装置には、画素の微細化と画素の感度向上とが要求されている。仮に、特開２００５−１９７６７４号公報に記載された光電変換装置において、画素の大きさを微細化すると、それに伴って、隣接するフォトダイオードの距離も近くなると考えられる。
特開２００５-１９７６７４号公報には、ボロンを深い領域より順次に注入することにより、複数の不純物領域４Ａ〜４Ｄを形成し、その後、９５０℃以下の熱処理が行われることが記載されている。この複数の不純物領域４Ａ〜４Ｄを形成した後に熱処理を行った場合、９５０℃以下の熱処理であってもボロンが拡散する傾向にあるので、複数の不純物領域４Ａ〜４Ｄのそれぞれにおける不純物濃度のピークが容易に低減する。これにより、基板深さ方向に沿ったポテンシャルの勾配がなだらかになってしまい、電子が発生した画素のフォトダイオードに導かれずに、拡散のメカニズムに基づき隣接画素に到達してしまう可能性がある。この現象は、画素ごとに異なる分光透過特性を有するカラーセンサでは、ある色の光が異なる色に反応する画素に混入する、混色、という問題となって現れる。また、モノクロセンサにおいてはMTFの低下となって現れる。そのような問題は、とくに隣接するフォトダイオード（光電変換部）間の距離が近くなった場合に目立つようになる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−１９７６７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、光電変換部で発生した信号電荷であるホールを電荷蓄積領域に効率良く収集することにある。
【課題を解決するための手段】
【０００５】
本発明の第１側面に係る光電変換装置は、半導体基板に配された複数の光電変換部を有し、前記光電変換部は、第１の不純物を含むＰ型の電荷蓄積領域と、前記Ｐ型の電荷蓄積領域とフォトダイオードを構成するＮ型のウエル部とを備え、前記ウエル部は、砒素を第１の濃度で含むＮ型の第１の半導体領域と、前記第１の半導体領域の下に配され、砒素を前記第１の濃度より低い第２の濃度で含むＮ型の第２の半導体領域と、前記第２の半導体領域の下に配され、第２の不純物を前記第１の濃度よりも高い第３の濃度で含むＮ型の第３の半導体領域とを含むことを特徴とする。
【０００６】
本発明の第２側面に係る撮像システムは、本発明の第１側面に係る光電変換装置と、前記光電変換装置の撮像面へ像を形成する光学系と、前記光電変換装置から出力された信号を処理して画像データを生成する信号処理部とを備えたことを特徴とする。
【発明の効果】
【０００７】
本発明によれば、光電変換部で発生した信号電荷であるホールを電荷蓄積領域に効率良く収集することが可能となる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施形態に係る光電変換装置１の概略構成を示す図。
【図２】本発明の実施形態における画素Ｐの構成を示す図。
【図３】本発明の実施形態に係る光電変換装置１の断面構成を示す図。
【図４】本発明の実施形態に係る光電変換装置の製造方法を示す工程断面図。
【図５】本発明の実施形態に係る光電変換装置の製造方法を示す工程断面図。
【図６】本発明の実施形態に係る光電変換装置の製造方法を示す工程断面図。
【図７】熱拡散の影響についてのシミュレーション結果を示す図。
【図８】熱拡散の影響についてのシミュレーション結果を示す図（変形例）。
【図９】本発明の第２の実施形態に係る光電変換装置の断面構成を示す図。
【図１０】第２の実施形態における熱拡散の影響についてのシミュレーション結果を示す図。
【図１１】本発明の第３の実施形態に係る光電変換装置の断面構成を示す図。
【図１２】実施形態に係る光電変換装置を適用した撮像システムの構成図。
【発明を実施するための形態】
【０００９】
本明細書において、第１の領域の「上に」第２の領域を配するとは、第１の領域のすぐ上に第２の領域が配される場合のほか、第１の領域の上に他の領域を介して第２の領域が配される場合も含むものとする。同様に、第１の領域の「下に」第２の領域を配するとは、第１の領域のすぐ下に第２の領域が配される場合のほか、第１の領域の下に他の領域を介して第２の領域が配される場合も含むものとする。
【００１０】
本発明の実施形態に係る光電変換装置１の概略構成を、図１を用いて説明する。図１は、本発明の実施形態に係る光電変換装置１の概略構成を示す図である。
【００１１】
光電変換装置１は、画素配列ＰＡ、垂直走査回路１０、保持回路２０、水平走査回路３０、及び出力アンプ４０を備える。
【００１２】
画素配列ＰＡでは、複数の画素Ｐ（図２参照）が１次元状又は２次元状に配列されている。各画素Ｐは、図２に示すように、光電変換部５１、転送部５２、電荷電圧変換部５３、リセット部５４、及び出力部５５を含む。なお、図２は、本発明の実施形態における画素Ｐの構成を示す図である。
【００１３】
光電変換部５１は、光に応じた電荷を発生させて蓄積する。ここで、信号電荷は、ホール（正孔）である。光電変換部５１は、例えば、カソードが電源電位に接続されアノードが転送部５２に接続されたフォトダイオードである。
【００１４】
転送部５２は、光電変換部５１で発生した信号電荷を電荷電圧変換部５３へ転送する。転送部５２は、例えば、ＰＭＯＳ型の転送トランジスタであり、垂直走査回路１０からアクティブレベルの転送制御信号が供給された際にオンすることにより、光電変換部５１で発生した信号電荷を電荷電圧変換部５３へ転送する。
【００１５】
電荷電圧変換部５３は、転送された電荷を電圧に変換する。電荷電圧変換部５３は、例えば、Ｐ型のフローティングディフュージョンを有する。
【００１６】
リセット部５４は、電荷電圧変換部５３をリセットするとともに、供給されたリセット電位に応じて画素Ｐを選択状態／非選択状態にする。リセット部５４は、例えば、ＰＭＯＳ型のリセットトランジスタであり、垂直走査回路１０からアクティブレベルのリセット制御信号が供給された際にオンすることにより、電荷電圧変換部５３をリセットする。リセット部５４は、供給された第１のリセット電位（例えば、Ｌレベル）に応じて電荷電圧変換部５３の電位を第１のリセット電位にリセットすることにより、画素を選択状態にする。リセット部５４は、供給された第２のリセット電位（例えば、Ｈレベル）に応じて電荷電圧変換部５３のリセット電位を第２のリセット電位にリセットすることにより、画素を非選択状態にする。
【００１７】
出力部５５は、電荷電圧変換部５３の電圧に応じた信号を信号線ＳＬへ出力する。出力部５５は、例えば、ＰＭＯＳ型の増幅トランジスタであり、信号線ＳＬに接続された定電流源ＣＳとともにソースフォロワ動作を行うことにより、電荷電圧変換部５３の電圧に応じた信号を信号線ＳＬへ出力する。すなわち、出力部５５は、リセット部５４により電荷電圧変換部５３がリセットされた状態で電荷電圧変換部５３の電圧に応じたノイズ信号を信号線ＳＬへ出力する。出力部５５は、転送部５２により光電変換部５１の信号電荷が電荷電圧変換部５３へ転送された状態で電荷電圧変換部５３の電圧に応じた光信号を信号線ＳＬへ出力する。
【００１８】
なお、各画素Ｐは、選択部（図示せず）を含む構成でもよい。この場合、選択部は、画素Ｐを選択状態／非選択状態にする。選択部は、例えば、ＰＭＯＳ型の選択トランジスタであり、垂直走査回路１０からアクティブレベルの選択制御信号が供給された際にオンすることにより、画素Ｐを選択状態にする。選択部は、垂直走査回路１０からノンアクティブレベルの選択制御信号が供給された際にオフすることにより、画素Ｐを非選択状態にする。
【００１９】
垂直走査回路１０は、画素配列ＰＡを垂直方向に走査することにより、画素配列ＰＡにおける信号を読み出すべき読み出し行を選択し、読み出し行から複数の信号線ＳＬへ信号が出力されるようにする。
【００２０】
保持回路２０は、複数の信号線ＳＬを介して読み出し行から出力された複数列の信号（ノイズ信号、光信号）を一時的に保持する。
【００２１】
水平走査回路３０は、保持回路２０を水平方向に走査することにより、保持回路２０に保持された複数列の信号（ノイズ信号、光信号）が順次に出力アンプ４０へ転送されるようにする。
【００２２】
出力アンプ４０は、転送された信号（ノイズ信号、光信号）に応じて画像信号を生成する。例えば、出力アンプは、ノイズ信号と光信号との差分をとることにより画像信号を生成する。出力アンプ４０は、生成した画像信号を後段（後述の撮像信号処理回路９５）へ出力する。
【００２３】
次に、本発明の実施形態に係る光電変換装置１の断面構成を、図３を用いて説明する。図３は、本発明の実施形態に係る光電変換装置１の断面構成を示す図である。図３には、１画素に対応した画素領域ＰＲが示されている。
【００２４】
光電変換装置１は、複数の光電変換部５１、複数の素子分離部１０３、ウエル部１０２、及び複数のチャネルストップ部ＣＳを備える。
【００２５】
複数の光電変換部５１は、半導体基板ＳＢに配されている。半導体基板ＳＢは、例えば、主としてシリコンで形成されている。複数の光電変換部５１は、図示しないが、上面視において１次元的に又は２次元的に配列されている。半導体基板ＳＢには、全ての画素領域ＰＲに渡って延びた下地領域１０１が表面ＳＢａから深い位置に配されている。下地領域１０１は、半導体基板ＳＢにおける不純物が注入されなかった領域である。下地領域１０１は、Ｐ型の不純物を含む。
【００２６】
各光電変換部５１は、光に応じた電荷対を発生させて、信号電荷であるホールを蓄積する。各光電変換部５１は、例えば、フォトダイオードである。各光電変換部５１は、電荷蓄積領域１０７、表面領域１０８、及び有効感度領域（電荷収集領域）１０９を含む。有効感度領域（電荷収集領域）は必要に応じて設けられるものである。
【００２７】
電荷蓄積領域１０７は、表面領域１０８の下に配されている。電荷蓄積領域１０７は、Ｐ型の第１の不純物を下地領域１０１より高い濃度で含む。第１の不純物は、例えば、ボロンである。電荷蓄積領域１０７は、例えば、ボロンのイオン注入を行うことにより形成されている。電荷蓄積領域１０７は、ホールを蓄積する。
【００２８】
表面領域１０８は、Ｎ型の不純物を電荷蓄積領域１０７における第１の不純物の濃度より高い濃度で含む。表面領域１０８は、Ｎ型の不純物を第６の濃度で含む。第６の濃度は、後述の第４の濃度（半導体領域１０４におけるＮ型の不純物の濃度）より高い濃度である。表面領域１０８は、例えば砒素のイオン注入を行うことにより形成されている。表面領域１０８によりフォトダイオードが埋め込み型となるので、半導体基板ＳＢの表面ＳＢａのダングリングボンドに起因する暗電流の発生を抑制することができる。
【００２９】
有効感度領域１０９は、電荷蓄積領域１０７の下に配されている。有効感度領域１０９は、Ｐ型の不純物を電荷蓄積領域１０７より低い濃度で含む。有効感度領域１０９は、ボロンのイオン注入を行うことによって形成することも可能であるが、半導体基板ＳＢにおける不純物が注入されなかった領域とすることも可能である。有効感度領域１０９は、光電変換により発生した電荷（例えば、ホールによる正電荷）を収集して電荷蓄積領域１０７へ導く。
【００３０】
複数の素子分離部１０３は、複数の光電変換部５１を分離するように半導体基板ＳＢにおける複数の光電変換部ＰＤの間に配されている。ここで分離とは、少なくとも電荷蓄積領域１０７どうしを電気的に分離することを意味する。より好ましくは、有効感度領域１０９どうしをも電気的に分離しても良い。これに対して、表面領域１０８、埋め込み領域１０２は分離する必要は無い。複数の素子分離部１０３は、図示しないが、複数の光電変換部５１を互いに分離するように、複数の光電変換部５１の間を短冊状に又は格子状に延びている。
【００３１】
各素子分離部１０３は、チャネルストップ部ＣＳの上に配されている。チャネルストップ部ＣＳは、絶縁体により構成される素子分離領域界面に配されるチャネルストップ領域１０４と、ポテンシャル障壁として機能する半導体領域１０５、１０６とを含んで構成されている。各素子分離部１０３は、光電変換部５１における表面領域１０８の側方に配されている。各素子分離部１０３は、シリコン酸化物などの絶縁物で形成されている。各素子分離部１０３は、例えば、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）型の構造を有していても良いし、ＬＯＣＯＳ（ＬＯＣａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）型の構造を有していても良い。もしくは拡散分離でも良い。
【００３２】
ウエル部１０２は、電荷蓄積領域１０７とともにフォトダイオードを構成する。図では有効感度領域を介して基板深部に配されているが、有効感度領域を設けず、電荷蓄積領域１０７に近接して設けても良い。ウエル部１０２は、下地領域１０１の上に配されている。ウエル部１０２は、図示しないが、複数の光電変換部５１及び複数の素子分離部１０３の下方における全ての画素領域ＰＲに渡ってすなわち画素配列ＰＡ（図１参照）の全域に渡って延びて配することができる。
【００３３】
ウエル部１０２は、半導体基板ＳＢの表面ＳＢａからの深さが異なる複数の半導体領域を含む。すなわち、ウエル部１０２は、半導体領域（第１半導体領域）１０２ａ、半導体領域（第２半導体領域）１０２ｂ、半導体領域（第２の半導体領域）１０２ｃ、及び半導体領域（第３の半導体領域）１０２ｄを含む。
【００３４】
第１の半導体領域１０２ａは、ウエル部１０２における最も浅い位置に配されている。半導体領域１０２ａは、電荷蓄積領域１０７の下方に、有効感度領域１０９を介して配されている。この有効感度領域１０９は設けなくても良い。半導体領域１０２ａは、Ｎ型の第２の不純物を第１の濃度で含む（図７（c）に示す濃度プロファイルＰＦ２ａ参照）。第２の不純物は、例えば、砒素を主成分としている。第１の濃度は、下地領域１０１におけるＰ型の不純物の濃度より高い濃度である。
【００３５】
半導体領域１０２ｂは、半導体基板ＳＢの表面に垂直な方向における半導体領域１０２ａと半導体領域１０２ｄとの間に配されている。半導体領域１０２ｂは、半導体領域１０２ａの下に配されている。半導体領域１０２ｂは、Ｎ型の第２の不純物を第２の濃度で含む。第２の濃度は、第１の濃度より低い濃度である（図７（c）に示す濃度プロファイルＰＦ２ｂ参照）。なお、半導体領域１０２ａと半導体領域１０２ｂとの間には、ビルトインポテンシャルにより完全に空乏化しており動作上問題とならない程度の厚さを有するＰ型の領域が残っていても良い。
【００３６】
半導体領域１０２ｃは、半導体基板ＳＢの表面に垂直な方向における半導体領域１０２ａと半導体領域１０２ｄとの間に配されている。半導体領域１０２ｃは、半導体領域１０２ｂの下に配されている。半導体領域１０２ｃは、Ｎ型の第２の不純物を第２の濃度で含む。第２の濃度は、第１の濃度より低い濃度である（図７（c）に示す濃度プロファイルＰＦ２ｃ参照）。なお、半導体領域１０２ｂと半導体領域１０２ｃとの間には、ビルトインポテンシャルにより完全に空乏化しており動作上問題とならない程度の厚さを有するＰ型の領域が残っていても良い。
【００３７】
半導体領域１０２ｄは、ウエル部１０２における最も深い位置に配されている。半導体領域１０２ｄは、半導体領域１０２ｃの下に配されている。半導体領域１０２ｄは、Ｎ型の第２の不純物を第３の濃度で含む。第３の濃度は、第１の濃度より高い濃度である（図７（c）に示す濃度プロファイルＰＦ２ｄ参照）。なお、半導体領域１０２ｃと半導体領域１０２ｄとの間には、ビルトインポテンシャルにより完全に空乏化しており動作上問題とならない程度の厚さを有するＰ型の領域が残っていても良い。
【００３８】
複数のチャネルストップ部ＣＳは、絶縁体による素子分離領域界面におけるチャネル形成を抑制する。更に、複数の光電変換部５１を分離するように、半導体基板ＳＢの表面に垂直な方向における素子分離部１０３下方にそれぞれ配されている。複数のチャネルストップ部ＣＳは、図示しないが、複数の光電変換部５１を互いに分離するように、複数の光電変換部５１の間を短冊状に又は格子状に延びている。
【００３９】
各チャネルストップ部ＣＳは、半導体領域（第４の半導体領域）１０４、更に、光電変換部間に配され、ホールに対するポテンシャル障壁として機能する半導体領域（第５の半導体領域）１０５、及び半導体領域（第５の半導体領域）１０６を含む。
【００４０】
半導体領域１０４は、素子分離部１０３の少なくとも底面を覆い、更に、表面領域１０８まで延びている。半導体領域１０４は、素子分離部１０３の底部を覆うように、素子分離部１０３の下に配されている。半導体領域１０４は、半導体基板ＳＢの表面ＳＢａより深い位置であって電荷蓄積領域１０７の側方に配されている。半導体領域１０４は、Ｎ型の第２の不純物を第４の濃度で含む。第２の不純物は、例えば、Ｎ型の不純物である砒素を主成分としている。第４の濃度は、第２の濃度（図７（c）に示す濃度プロファイルＰＦ２ｂ参照）より高い濃度である。第４の濃度は、第１の濃度（図７（c）に示す濃度プロファイルＰＦ２ａ参照）と等しくても良い。半導体領域１０４は、例えば、砒素のイオン注入を行うことにより形成されている。
【００４１】
半導体領域１０５は、半導体領域１０４の下に配されている。半導体領域１０５は、有効感度領域１０９の側方に配されている。半導体領域１０５は、第２の不純物を第５の濃度で含む。第５の濃度は、第２の濃度（図７（c）に示す濃度プロファイルＰＦ２ｂ参照）より高い濃度である。第５の濃度は、第１の濃度（図７（c）に示す濃度プロファイルＰＦ２ａ参照）と等しくても良い。第２の不純物は、例えば、Ｎ型の不純物である砒素を主成分としている。半導体領域１０５は、例えば、砒素のイオン注入を行うことにより形成されている。
【００４２】
半導体領域１０６は、半導体領域１０５の下に配されている。半導体領域１０６は、有効感度領域１０９の側方に配されている。半導体領域１０５は、第２の不純物を第５の濃度で含む。第５の濃度は、第２の濃度（図７（c)に示す濃度プロファイルＰＦ２ｂ参照）より高い濃度である。第５の濃度は、第１の濃度（図７（c）に示す濃度プロファイルＰＦ２ａ参照）と等しくても良い。第２の不純物は、例えば、Ｎ型の不純物である砒素を主成分としている。半導体領域１０５は、例えば、砒素のイオン注入を行うことにより形成されている。
【００４３】
ここで、ウエル部１０２における各半導体領域１０２ａ〜１０２ｄに含まれる第２の不純物（例えば、砒素）の質量は、Ｐ型の不純物（例えば、ボロン）の質量より大きい。これに応じて、第２の不純物の拡散係数は、Ｐ型の不純物の拡散係数より小さい。これにより、不純物が注入された後に熱処理が行われることによりウエル部が形成された場合であっても、各半導体領域１０２ａ〜１０２ｄにおける不純物濃度のピークが低減しにくい。これにより、Ｐ型の不純物を含み深さの異なる複数の半導体領域でウエル部が形成された場合に比べて、信号電荷であるホールに対するポテンシャルバリア（図７（c）に示すポ
テンシャル高さＰＨ２ａ，ＰＨ２ｄ参照）が高く維持される。最も深い位置に配された半導体領域１０２ｄの不純物濃度が最も高く、最も表面側の半導体領域１０２ａの不純物濃度が次に高く、半導体領域１０２ｂ、１０２ｃの不純物濃度は最も低い。また半導体領域１０２ｂ、１０２ｃはひとつの領域で構成することもできる。このような、不純物濃度関係とすることにより、縦方向の電界を維持し、光電変換部で発生した信号電荷であるホールを電荷蓄積領域に効率良く導くことが可能となる。更に、電荷蓄積領域１０７からの空乏層の広がりを抑えることが可能となり、信号読み出し時の駆動電圧の振幅を小さくすることが可能となる。
【００４４】
後述するように、さらに、半導体領域１０２ａ、ｂを砒素で形成することにより、画素全体に広がるＮウエルの分布変化を抑制すること可能となり、上述の効果を更に高めることが可能となる。更に、ホールが複数の半導体領域１０２ａ〜１０２ｄを通過して隣接する光電変換部に到達しにくい。したがって、隣接する光電変換部間の距離が近くなった場合における混色を抑制することができる。
【００４５】
次に、本発明の実施形態に係る光電変換装置の製造方法を、図４（a）〜図６（b）を用いて説明する。図４（a）〜図６（b）は、本発明の実施形態に係る光電変換装置の製造方法を示す工程断面図である。
【００４６】
図４（a）に示す工程では、レジストを半導体基板ＳＢに塗布後、露光工程にてパターニングすることにより、画素配列ＰＡ（図１参照）を露出する第１のレジストパターン（図示せず）を形成する。第１のレジストパターンをマスクとしてＮ型の第２の不純物を半導体基板ＳＢに注入することにより、半導体領域１０２ｄを形成する。第２の不純物は、例えば、砒素を主成分としている。このとき、第２の不純物のドーズ量は、例えば、５X1013/cm2であり、注入の加速エネルギーは、４０００ＫｅＶである。
【００４７】
第１のレジストパターンをマスクとしてＮ型の第２の不純物を半導体基板ＳＢに注入することにより、半導体領域１０２ｃを形成する。第２の不純物は、例えば、砒素を主成分としている。このとき、第２の不純物のドーズ量は、例えば、５X1011/cm2であり、注入の加速エネルギーは、２５００ＫｅＶである。
【００４８】
第１のレジストパターンをマスクとしてＮ型の第２の不純物を半導体基板ＳＢに注入することにより、半導体領域１０２ｂを形成する。第２の不純物は、例えば、砒素を主成分としている。このとき、第２の不純物のドーズ量は、例えば、５X1011/cm2であり、注入の加速エネルギーは、１２００ＫｅＶである。
【００４９】
第１のレジストパターンをマスクとしてＮ型の第２の不純物を半導体基板ＳＢに注入することにより、半導体領域１０２ａを形成する。第２の不純物は、例えば、砒素を主成分としている。このとき、第２の不純物のドーズ量は、例えば、1012/cm2であり、注入の加速エネルギーは、例えば、６００ＫｅＶであることが好ましい。  図４（b）に示す工程では、半導体基板ＳＢにおける複数の光電変換部を互いに分離すべき領域に溝を形成しその溝に絶縁物を埋め込むことにより、ＳＴＩ型の素子分離部１０３を形成する。
【００５０】
図４（c）に示す工程では、レジストを半導体基板ＳＢに塗布後、露光工程にてパターニングすることにより、素子分離部が露出されるように第２のレジストパターン１１０を形成する。第２のレジストパターン１１０をマスクとしてＮ型の第２の不純物を半導体基板ＳＢに注入することにより、半導体基板ＳＢにおける素子分離部１０３の下に半導体領域１０４’を形成する。この工程におけるＮ型の第２の不純物は、例えば、Ｎ型の不純物である砒素である。この工程における注入の加速エネルギーは、３００ｋｅＶ〜２ＭｅＶ程度であることが好ましく、５００ｋｅＶ〜９００ｋｅＶ程度であることがさらに好ましい。
【００５１】
図５（a）に示す工程では、第２のレジストパターン１１０をマスクとしてＮ型の第２の不純物を半導体基板ＳＢに注入することにより、半導体基板ＳＢにおける半導体領域１０４’の下方に半導体領域１０５’を形成する。また、第２のレジストパターン１１０をマスクとしてＮ型の第２の不純物を半導体基板ＳＢに注入することにより、半導体基板ＳＢにおける半導体領域１０５’の下方に半導体領域１０６’を形成する。この工程におけるＮ型の第２の不純物は、例えば、Ｎ型の不純物である砒素である。この工程における注入の加速エネルギーは、３００ｋｅＶ〜２ＭｅＶ程度であることが好ましく、５００ｋｅＶ〜９００ｋｅＶ程度であることがさらに好ましい。
【００５２】
ここで、各注入条件は上述の条件で行うことができる。また、本実施形態では、半導体領域１０４’、半導体領域１０５’及び半導体領域１０６’を同一のレジストパターンにて形成することが可能である。そのため、工程数が増えることなく、安価に製造することが可能である。加えて、アライメントのずれによる特性の製造ばらつきの発生を抑制することができる。
【００５３】
図５（b）に示す工程では、第２のレジストパターン１１０を除去する。
【００５４】
図５（c）に示す工程では、レジストを半導体基板ＳＢに塗布後、露光工程にてパターニングすることにより、複数の光電変換部を配すべき領域が露出されるように、第３のレジストパターン（図示せず）を形成する。第３のレジストパターンをマスクとしてＰ型の第１の不純物を半導体基板ＳＢに注入することにより、半導体基板ＳＢにおける複数の素子分離部１０３の間に光電変換部５１における電荷蓄積領域１０７を形成する。この工程におけるＰ型の第１の不純物は、例えば、Ｐ型の不純物であるボロンである。この工程における注入の加速エネルギーは、５０〜２００ｋｅＶ程度であることが好ましい。
【００５５】
図６（a）に示す工程では、第３のレジストパターンをマスクとしてＰ型の不純物を半導体基板ＳＢに注入することにより、半導体基板ＳＢにおける複数の素子分離部１０３の間に光電変換部５１における表面領域１０８を形成する。この工程におけるＰ型の不純物は、例えば、Ｐ型の不純物である砒素である。この工程における注入の加速エネルギーは、３０〜１２０ｋｅＶ程度であることが好ましい。
【００５６】
図６（b）に示す工程では、熱拡散（熱処理）を行うことにより、半導体領域１０４〜１０６を安定化させる。この熱拡散を行った際、半導体領域１０２ａ〜１０２ｄ及び半導体領域１０４’〜１０６’に含まれた砒素は、その拡散係数が小さく注入直後のプロファイルに対してさほど拡散しない。
【００５７】
次に、本実施形態による効果を、図７（a）-7（c）を用いて説明する。図７（a）-7（c）は、熱拡散の影響についてのシミュレーション結果を示す図である。
【００５８】
図７（a）では、第２の不純物を砒素として本実施形態の図４（a）に示す工程が完了した後の半導体領域１０２ａ〜１０２ｄにおける砒素のそれぞれの濃度プロファイルＰＦａ〜ＰＦｄを実線で示している。この条件を「実施例」と呼ぶことにする。
【００５９】
ここで、比較のために、仮に、本実施形態における構成の導電型を全て反転させて、ボロンのイオン注入を行うことにより半導体領域１０２ａ〜１０２ｄを形成した場合を考える。この場合も、半導体領域１０２ａ〜１０２ｄにおけるボロンのそれぞれの濃度プロファイルが、図７（a）に示す濃度プロファイルＰＦａ〜ＰＦｄと同様であると仮定する。この条件を「比較例」と呼ぶことにする。
【００６０】
条件「比較例」について、ボロンのイオン注入を行った後に、９００℃で１時間程度の熱拡散の影響についてのシミュレーション結果が、図７（b）の破線で示す濃度プロファイルＰＦ１ａ〜ＰＦ１ｄである。図７（b）には、図７（a）に示す濃度プロファイルＰＦａ〜ＰＦｄも比較のために示してある。図７（b）に示されるように、イオン種がボロンである場合、熱拡散により、半導体領域１０２ａ，１０２ｄの濃度プロファイルＰＦ１ａ，ＰＦ１ｄがそれぞれブロードになっている。これにより、条件「比較例」における信号電荷のキャリアである電子に対する半導体領域１０２ａ，１０２ｄによるポテンシャル高さＰＨ１ａ，ＰＨ１ｄが低くなっている。
【００６１】
一方、条件「実施例」について、砒素のイオン注入を行った後に、９００℃で１時間程度の熱拡散の影響についてのシミュレーション結果が、図７（c）の一点鎖線で示す濃度プロファイルＰＦ２ａ〜ＰＦ２ｄである。図７（c）には、図７（a）に示す濃度プロファイルＰＦａ〜ＰＦｄも比較のために示してある。図７（c）に示されるように、イオン種が砒素である場合、熱拡散により、半導体領域１０２ａ，１０２ｄの濃度プロファイルＰＦ２ａ，ＰＦ２ｄがそれぞれシャープに維持されている。これにより、条件「実施例」における信号電荷のキャリアであるホールに対する半導体領域１０２ａ，１０２ｄによるポテンシャル高さＰＨ２ａ，ＰＨ２ｄが高く維持されている。すなわち、      
ＰＨ２ａ＞ＰＨ１ａ，ＰＨ２ｄ＞ＰＨ１ｄ・・・数式１
である。
【００６２】
これにより、条件「実施例」によれば、条件「比較例」に比べて、信号電荷のキャリアが複数の半導体領域１０２ａ〜１０２ｄを通過して隣接する光電変換部に到達しにくい。したがって、条件「実施例」によれば、条件「比較例」に比べて、隣接する光電変換部間の距離が近くなった場合における混色を抑制することができる。
【００６３】
また、条件「実施例」によれば、条件「比較例」に比べて、半導体領域１０２ａから有効感度領域１０９へ拡散する深さ方向の距離が短くなっているので、有効感度領域１０９の体積の低減も抑制することができる。
【００６４】
なお、ウエル部１０２における半導体領域１０２ｄは、第３の不純物を第３の濃度で含んでもよい。第２の不純物は、例えば、砒素を主成分としている。第３の不純物は、例えば、リンを主成分としている。第３の不純物の質量は、第２の不純物の質量より小さい。これにより、半導体領域１０２ｄを半導体基板における深い位置に形成することが容易になり、ウエル部１０２の設計の自由度を向上させることができる。
【００６５】
また、この場合でも、図８（a）−図８（c）に示すように、熱拡散を行った後の半導体領域１０２ｄにおけるリンの濃度プロファイルＰＦ３ｄは、条件「比較例」に比べて、シャープに維持されている。これにより、条件「実施例」における信号電荷のキャリアであるホールに対する半導体領域１０２ｄによるポテンシャル高さＰＨ３ｄが高く維持されている。すなわち、
ＰＨ３ｄ＞ＰＨ１ｄ・・・数式２
である。この条件「実施例」によっても、条件「比較例」に比べて、信号電荷のキャリアが複数の半導体領域１０２ａ〜１０２ｄを通過して隣接する光電変換部に到達しにくい。したがって、条件「実施例」によれば、条件「比較例」に比べて、隣接する光電変換部間の距離が近くなった場合における混色を抑制することができる。
図９に本発明の別の実施形態に係る光電変換装置の断面構成を示す。図３に示された構成と同一の機能を有する部分には、同一の符号を付し、詳細な説明は省略する。
【００６６】
図９の断面には、半導体基板表面ＳＢａ上に不図示の酸化膜を介して配された転送ゲート電極２０１が示されている。転送ゲート電極２０１に印加されるバイアスによって、転送ゲート電極２０１の下に転送チャネルが形成される。２０２はＰ型の半導体領域で構成されるフローティングディフュージョンである。本実施形態においては、電荷蓄積領域１０７、転送ゲート電極２０１、フローティングディフュージョン２０２が、Ｐ型の転送トランジスタを構成している。
【００６７】
本実施形態が図３に示された構成と大きく異なる点は、図３ではウエル部１０２が有効感度領域１０９を介して基板深部に配されている。これに対し、本実施形態では有効感度領域１０９が設けられず、ウエル部１０２が電荷蓄積領域１０７に近接して設けられていることである。
【００６８】
図１０は、図９のＡＢに沿った深さ方向の不純物濃度プロファイルを示している。ウエル部１０２は半導体基板の表面ＳＢａからの深さが異なる複数のＮ型の半導体領域を含む。最も深い位置に配された半導体領域１０２ｄの不純物濃度が最も高く、最も表面側の半導体領域１０２ａの不純物濃度が次に高く、半導体領域１０２ｂ、１０２ｃの不純物濃度は最も低い。
【００６９】
各半導体領域１０２ａ〜１０２ｄに含まれる不純物（例えば、砒素）の質量は、Ｐ型の不純物（例えば、ボロン）の質量より大きい。そのため、不純物が注入された後に熱処理が行われてウエル部が形成された場合でも、各半導体領域１０２ａ〜１０２ｄにおける不純物濃度のピーク値が低減しにくい。このような構成によれば、基板深部から表面へ向けての縦方向の電界を維持し、光電変換部５１で発生したホールを電荷蓄積領域に効率良く導くことが可能となり、画素間の混色を低減することができる。
【００７０】
最も表面側の半導体領域１０２ａは、電荷蓄積領域１０７の直下に配されている。電荷蓄積領域１０７と半導体領域１０２ａとがＰＮ接合を構成している。このような構成によれば、電荷蓄積領域１０７と半導体領域１０２ａが近接して配置されるため、電荷蓄積領域１０７の空乏層の広がりを抑制することができる。特に、飽和電荷量を向上させるために電荷蓄積領域１０７の不純物濃度を高くしたときでも、最も表面に近い半導体領域１０２ａの不純物濃度を高くすることで、容易に空乏層の広がりを抑制することができる。これによって、信号読出し時の駆動電圧の振幅をさらに低く抑えることができる。
図１１に本発明のまた別の実施形態に係る光電変換装置の断面構成を示す。図９に示された構成と同一の機能を有する部分には、同一の符号を付し、詳細な説明は省略する。
【００７１】
本実施形態が図９に示された構成と大きく異なる点は、チャネルストップ領域１０４の下部にＮ型半導体領域３０５、３０６が配されたことである。Ｎ型半導体領域３０５、３０６は、光電変換部５１を囲むように配されていて、ウエル１０２よりも不純物濃度が高い。Ｎ型半導体領域３０５、３０６は信号電荷であるホールに対してのポテンシャル障壁として機能する。このような構成とすることで、画素間の混色をさらに低減することができる。
【００７２】
上記の各実施例では、光が入射する方向は限定されない。半導体基板表面ＳＢａから光が入射される、表面入射型とすることができる。また、半導体基板表面ＳＢａとは反対の面、裏面側から光が入射される、裏面照射型とすることができる。裏面照射型の構成では、表面側に電荷を収集する必要がある。ホールは電子に比べて移動度が低いため、拡散しにくい。ホールを信号電荷として扱う裏面照射型の構成に本発明を適用することで、基板深部から表面へ向けての縦方向の電界を維持し、ホールを表面側の電荷蓄積領域に効率良く導くことが可能となる。したがって、表面型の場合に比べて、画素間の混色を低減するという効果がより顕著になる。
【００７３】
次に、本発明の光電変換装置を適用した撮像システムの一例を図１２に示す。
【００７４】
撮像システム９０は、図１２に示すように、主として、光学系、撮像装置８６及び信号処理部を備える。光学系は、主として、シャッター９１、レンズ９２及び絞り９３を備える。撮像装置８６は、光電変換装置１を含む。信号処理部は、主として、撮像信号処理回路９５、Ａ／Ｄ変換器９６、画像信号処理部９７、メモリ部８７、外部Ｉ／Ｆ部８９、タイミング発生部９８、全体制御・演算部９９、記録媒体８８及び記録媒体制御Ｉ／Ｆ部９４を備える。なお、信号処理部は、記録媒体８８を備えなくても良い。
【００７５】
シャッター９１は、光路上においてレンズ９２の手前に設けられ、露出を制御する。
【００７６】
レンズ９２は、入射した光を屈折させて、撮像装置８６の光電変換装置１の撮像面に被写体の像を形成する。
【００７７】
絞り９３は、光路上においてレンズ９２と光電変換装置１との間に設けられ、レンズ９２を通過後に光電変換装置１へ導かれる光の量を調節する。
【００７８】
撮像装置８６の光電変換装置１は、光電変換装置１の撮像面に形成された被写体の像を画像信号に変換する。撮像装置８６は、その画像信号を光電変換装置１から読み出して出力する。
【００７９】
撮像信号処理回路９５は、撮像装置８６に接続されており、撮像装置８６から出力された画像信号を処理する。
【００８０】
Ａ／Ｄ変換器９６は、撮像信号処理回路９５に接続されており、撮像信号処理回路９５から出力された処理後の画像信号（アナログ信号）を画像信号（デジタル信号）へ変換する。
【００８１】
画像信号処理部９７は、Ａ／Ｄ変換器９６に接続されており、Ａ／Ｄ変換器９６から出力された画像信号（デジタル信号）に各種の補正等の演算処理を行い、画像データを生成する。この画像データは、メモリ部８７、外部Ｉ／Ｆ部８９、全体制御・演算部９９及び記録媒体制御Ｉ／Ｆ部９４などへ供給される。
【００８２】
メモリ部８７は、画像信号処理部９７に接続されており、画像信号処理部９７から出力された画像データを記憶する。
【００８３】
外部Ｉ／Ｆ部８９は、画像信号処理部９７に接続されている。これにより、画像信号処理部９７から出力された画像データを、外部Ｉ／Ｆ部８９を介して外部の機器（パソコン等）へ転送する。
【００８４】
タイミング発生部９８は、撮像装置８６、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７に接続されている。これにより、撮像装置８６、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７へタイミング信号を供給する。そして、撮像装置８６、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７がタイミング信号に同期して動作する。
【００８５】
全体制御・演算部９９は、タイミング発生部９８、画像信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４に接続されており、タイミング発生部９８、画像信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４を全体的に制御する。
【００８６】
記録媒体８８は、記録媒体制御Ｉ／Ｆ部９４に取り外し可能に接続されている。これにより、画像信号処理部９７から出力された画像データを、記録媒体制御Ｉ／Ｆ部９４を介して記録媒体８８へ記録する。
【００８７】
以上の構成により、光電変換装置１において良好な画像信号が得られれば、良好な画像（画像データ）を得ることができる。
【図１】
2010206181.tif 000003
【図２】
2010206181.tif 000004
【図３】
2010206181.tif 000005
【図４】
2010206181.tif 000006
【図５】
2010206181.tif 000007
【図６】
2010206181.tif 000008
【図７】
2010206181.tif 000009
【図８】
2010206181.tif 000010
【図９】
2010206181.tif 000011
【図１０】
2010206181.tif 000012
【図１１】
2010206181.tif 000013
【図１２】
2010206181.tif 000014