(57)【要約】【課題】双方向スイッチを採用した単相を三相に直接変換するマトリックスコンバータは、誘導負荷からの還流電流を通流するためのクランプ回路などが必要となり、また、ゲート駆動のためには高機能なマイクロプロセッサが必要となり、装置の大型化や制御の複雑化、かつ高コストになるという課題があった。【解決手段】第一ゲート端子２、第二ゲート端子３、ドレイン端子４、ソース端子５を備え、第一ゲート端子２、第二ゲート端子３を各オンオフすることで４つの動作モードを有する双方向スイッチ１を適用して、単相−三相マトリックスコンバータを構成し、第一ゲート端子２、第二ゲート端子３を最適に駆動することで、双方向スイッチ１に還流電流を流す経路を確保しつつ、部分的なゲート駆動を行なうことでゲート信号数を減らし、簡易な回路構成、かつ低コストに実現することができる。【選択図】図１
2010068606.tif 000002
【特許請求の範囲】
【請求項１】
基板の上に形成されたチャネルを有する半導体層積層体と、前記半導体層積層体の上に互いに間隔をおいて形成された第１のオーミック電極及び第２のオーミック電極と、前記第１のオーミック電極と前記第２のオーミック電極との間に、前記第１のオーミック電極側から順に形成された、第１のゲート電極及び第２のゲート電極と、前記半導体層積層体と第１のゲート電極との間に形成された第１のｐ型半導体層と、前記半導体層積層体と第２のゲート電極との間に形成された第２のｐ型半導体とを有し、前記第１のオーミック電極と前記第１のゲート電極との間にゲート駆動信号を入力する第一ゲート端子と、前記第２のオーミック電極と前記第２のゲート電極との間にゲート駆動信号を入力する第二ゲート端子と、前記第１のオーミック電極に接続されたドレイン端子と、前記第２のオーミック電極に接続されたソース端子を備え、前記第一ゲート端子のみをオンすると、前記ドレイン端子から前記ソース端子間に向けてオン状態の双方向デバイスと逆方向ダイオードが直列接続された半導体として動作する第一モード、前記第二ゲート端子のみをオンすると、前記ドレイン端子から前記ソース端子間に向けて順方向ダイオードとオン状態の双方向デバイスが直列接続された半導体として動作する第二モード、前記第一ゲート端子および前記第二ゲート端子をオンすると、前記ドレイン端子から前記ソース端子間にダイオードを介さない双方向に導通するように動作する第三モード、前記第一ゲート端子および前記第二ゲート端子をオフすると順逆双方向に電流を遮断する第四モードを有した双方向スイッチを直列に接続してハーフブリッジ回路を構成し、このハーフブリッジ回路を並列に配してなる単相−三相マトリックスコンバータであって、出力に接続した負荷からの還流電流を前記双方向スイッチに通流させるように制御することを特徴とする単相−三相マトリックスコンバータ。
【請求項２】
第１双方向スイッチと第２双方向スイッチを直列に接続してハーフブリッジ回路を接続して、それぞれゲート端子の配置は、双方向スイッチを単相交流電源の電圧位相の正の極性の場合に、この正の極側から第一ゲート端子、第二ゲート端子の順になるようにした請求項１記載の単相―三相マトリックスコンバータ。
【請求項３】
単相交流電源の電圧位相が正の極性の場合、各双方向スイッチの第一ゲート端子は常時オン状態とすることを特徴とする請求項１または２記載の単相−三相マトリックスコンバータ。
【請求項４】
単相交流電源の電圧位相が負の極性の場合、各双方向スイッチの第二ゲート端子は常時オン状態とすることを特徴とする請求項１〜３の何れかにに記載の単相−三相マトリックスコンバータ。
【請求項５】
各双方向スイッチのＰＷＭ制御は、単相交流電源の電圧位相の正負極性に応じて、前記各双方向スイッチの第一ゲート端子あるいは第二ゲート端子の何れか一方にのみ出力することを特徴とする請求項１〜４何れかに記載のマトリックスコンバータ。
【請求項６】
単相交流電源が正の極性の電圧位相である場合、電圧がゼロとなる位相直前の所定時間の間は、各双方向スイッチの第一ゲート端子の常時オン状態を解除し、オフ状態とすることを特徴とする請求項３に記載の単相−三相マトリックスコンバータ。
【請求項７】
単相交流電源が負の極性の電圧位相である場合、電圧がゼロとなる位相直前の所定時間の間は、各双方向スイッチの第二ゲート端子の常時オン状態を解除し、オフ状態とすることを特徴とする請求項４に記載の単相−三相マトリックスコンバータ。
【請求項８】
単相交流電源の電圧が正の極性の電圧位相であり、かつ前記単相交流電源の電圧の絶対値が所定の値以下である場合、各双方向スイッチの第一ゲート端子の常時オン状態を解除し、オフ状態とすることを特徴とする請求項３に記載の単相−三相マトリックスコンバータ。
【請求項９】
単相交流電源の電圧が負の極性の電圧位相であり、かつ前記単相交流電源の電圧の絶対値が所定の値以下である場合、各双方向スイッチの第二ゲート端子の常時オン状態を解除し、オフ状態とすることを特徴とする請求項４に記載の単相−三相マトリックスコンバータ。
【請求項１０】
第一ゲート端子の常時オン状態を解除する双方向スイッチは、各ハーフブリッジ回路の直列接続した双方向スイッチのうち、何れか一方であることを特徴とする請求項６〜８の何れかに記載の単相−三相マトリックスコンバータ。
【請求項１１】
第二ゲート端子の常時オン状態を解除する双方向スイッチは、各ハーフブリッジ回路の直列接続した双方向スイッチのうち、何れか一方であることを特徴とする請求項７〜９の何れかに記載の単相−三相マトリックスコンバータ。
【請求項１２】
第一ゲート端子の常時オン状態を解除する双方向スイッチは、直列接続した双方向スイッチを交互に行なうことを特徴とする請求項１０に記載の単相−三相マトリックスコンバータ。
【請求項１３】
第二ゲート端子の常時オン状態を解除する双方向スイッチは、直列接続した双方向スイッチを交互に行なうことを特徴とする請求項１１に記載の単相−三相マトリックスコンバータ。
【請求項１４】
負荷側からの還流電流の経路に相当する各ハーフブリッジ回路の直列接続した双方向スイッチのうち何れか一方は常時オン状態を継続し、何れか他方の常時オン状態を解除することを特徴とする請求項１０または１１に記載の単相−三相マトリックスコンバータ。
【請求項１５】
ＰＷＭ制御の信号は、マイクロプロセッサから個別の信号により生成することを特徴とする請求項５〜１４の何れかに記載の単相−三相マトリックスコンバータ。
【請求項１６】
ＰＷＭ制御の信号は、マイクロプロセッサからの変調率出力と、外部回路からのキャリア信号出力との比較により生成することを特徴とする請求項５〜１４の何れかに記載の単相−三相マトリックスコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ゲート信号の制御により４つの状態を有する双方向スイッチを採用した単相−三相マトリックスコンバータに関する。
【背景技術】
【０００２】
近年、電子機器の普及がさらに拡大傾向にあるが、同時に電子機器の消費電力増加、引いては地球温暖化などが発生しており、社会的な問題と認識されている。このような社会的背景から、電子機器の低消費電力化の要求も高くなっており、根幹となる電源回路、あるいは電子機器の主たる機能を実現するためのアクチュエータなど待機電力、運転のための電力の何れの電力消費についても技術革新による消費削減が期待されている。
【０００３】
従来、この種の低消費電力化を図るための電力変換方式として、マトリックスコンバータが提案されている。
【０００４】
以下、そのマトリックスコンバータについて、特許文献１を一例として説明する。
【０００５】
図１２に示すのは、三相交流電源１０１を異なる周波数あるいは電圧振幅の三相電力に変換する三相−三相マトリックスコンバータ１０２である。三相−三相マトリックスコンバータ１０２では、各相の入力電位が異なるため、各相電圧の大小関係に応じて、転流パターンを発生させるゲート駆動パルスを生成し、負荷側をオープン状態とせず、誘導性負荷が接続された場合であっても、過大なサージ電圧をスイッチに印加する事象は発生しないこととなる。
【０００６】
また、単相−三相マトリックスコンバータの還流電流を流す経路を確保するためにも適用できるスナバ回路を採用した三相−三相マトリックスコンバータについて、特許文献２を一例として説明する。
【０００７】
図１３に示すのは、三相−三相マトリックスコンバータ１０３であり、マトリックスコンバータ１０３にはスナバコンデンサ１０４、放電手段１０５、全波整流回路１０６が付加されている。三相−三相マトリックスコンバータ１０３の負荷側に誘導性負荷が接続された場合、全波整流回路１０５を介してスナバコンデンサ１０４に充電されるように構成されている。本構成では、三相−三相マトリックスコンバータ１０３の双方向スイッチ１０７〜１１５が電源短絡を防止するために設けたデッドタイムの期間の間、還流電流が全波整流回路１０６を介してスナバコンデンサ１０４に充電される。また、スナバコンデンサに充電された電荷は放電手段１０５によって放電することになる。
【特許文献１】特開２００４−３１２９１２号公報
【特許文献２】特開２００４−２７４９０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
このような従来のマトリックスコンバータの還流電流の処理方法では、単相電源を入力とする場合、出力の各相には一相分の入力しかないため、大小関係を比較して転流パターンを発生させるゲート駆動パルスを生成することはできないため、特許文献１のような方法は、単相−三相マトリックスコンバータには適用できず、ハーフブリッジ回路の相互のスイッチの同時オンによる電源ショートを回避するためのデッドタイムの期間の間、負荷側の各相がオープン状態となり、還流電流を流す経路が確保できないという課題があった。
【０００９】
また、還流電流を流すための経路を生成するためにスナバ回路を用いた特許文献２のような方法では、ダイオードを各相に接続し、コンデンサや放電手段に接続して消費する回路を設ける必要があり、構成部品が多くなり、コストが高くなるという課題があった。
【００１０】
さらに、単方向スイッチを直列に接続した双方向スイッチを用いた単相−三相マトリックスコンバータでは、負荷側に供給する際の順方向の電流が、ＩＧＢＴあるいはＭＯＳＦＥＴと対になるダイオードを経由するため、損失が増加することになり、装置が大きくなるという課題があった。
【００１１】
また、単相−三相マトリックスコンバータの各双方向スイッチの駆動において、三相負荷に対して双方向スイッチは６素子必要となることから、単方向スイッチを組み合わせて実現した場合、１２個のゲート信号を出力する必要があり、マイクロコンピュータ内部の処理が大容量、複雑、かつ高速に行なうため、高機能なマイクロプロセッサを選択、あるいはゲート駆動のために外付けのＩＣを設けるなどが必要となり、コストが高くなるという課題があった。
【００１２】
本発明は、このような従来の課題を解決するものであり、電源ショートを回避しつつ、還流電流の流す経路を確保し、また、負荷側に供給する際の順方向電流を低損失にすることができ、また、駆動のためのゲート信号数を減らし、高機能なマイクロコンピュータの選択を必要としない単相−三相マトリックスコンバータを提供することを目的としている。
【課題を解決するための手段】
【００１３】
本発明の単相−三相マトリックスコンバータは、基板の上に形成されたチャネルを有する半導体層積層体と、前記半導体層積層体の上に互いに間隔をおいて形成された第１のオーミック電極及び第２のオーミック電極と、前記第１のオーミック電極と前記第２のオーミック電極との間に、前記第１のオーミック電極側から順に形成された、第１のゲート電極及び第２のゲート電極と、前記半導体層積層体と第１のゲート電極との間に形成された第１のｐ型半導体層と、前記半導体層積層体と第２のゲート電極との間に形成された第２のｐ型半導体とを有し、前記第１のオーミック電極と前記第１のゲート電極との間にゲート駆動信号を入力する第一ゲート端子と、前記第２のオーミック電極と前記第２のゲート電極との間にゲート駆動信号を入力する第二ゲート端子と、前記第１のオーミック電極に接続されたドレイン端子と、前記第２のオーミック電極に接続されたソース端子を備え、前記第一ゲート端子のみをオンすると、前記ドレイン端子から前記ソース端子間に向けてオン状態の双方向デバイスと逆方向ダイオードが直列接続された半導体として動作する第一モード、前記第二ゲート端子のみをオンすると、前記ドレイン端子から前記ソース端子間に向けて順方向ダイオードとオン状態の双方向デバイスが直列接続された半導体として動作する第二モード、前記第一ゲート端子および前記第二ゲート端子をオンすると、前記ドレイン端子から前記ソース端子間にダイオードを介さない双方向に導通するように動作する第三モード、前記第一ゲート端子および前記第二ゲート端子をオフすると順逆双方向に電流を遮断する第四モードを有した双方向スイッチを直列に接続してハーフブリッジ回路を構成し、このハーフブリッジ回路を並列に配してなる単相−三相マトリックスコンバータであって、出力に接続した負荷からの還流電流を前記双方向スイッチに通流させるように制御するような構成としたものである。
【００１４】
この手段により、出力に接続した負荷からの還流電流を流す経路を確保し、ダイオードを各相に接続して、コンデンサやダイオードにて消費するような回路を設ける必要がなく、構成部品を削減することができ、低コストかつ小型化を図ることができることとなる。
【００１５】
また、２つの双方向スイッチを直列に接続してハーフブリッジ回路を接続して、それぞれゲート端子の配置は、単相交流電源の電圧位相の正の極性の場合に、この正の極側から第一ゲート端子、第二ゲート端子の順になるようにしたものである。
【００１６】
この手段により、出力に接続した負荷からの還流電流を流す経路を確保し、ダイオードを各相に接続して、コンデンサやダイオードにて消費するような回路を設ける必要がなく、構成部品を削減することができ、低コストかつ小型化を図ることができることとなる。
【００１７】
また、単相交流電源の電圧位相が正の極性の場合、各双方向スイッチの第一ゲート端子は常時オン状態とするような構成としたものである。
【００１８】
この手段により、出力に接続した負荷からの還流電流を流す経路を確保しつつ、電源ショートを回避することができることとなる。
【００１９】
さらに、単相交流電源の電圧位相が負の極性の場合、各双方向スイッチの第二ゲート端子は常時オン状態とする構成としたものである。
【００２０】
この手段により、出力に接続した負荷からの還流電流を流す経路を確保しつつ、電源ショートを回避することができることとなる。
【００２１】
また、各双方向スイッチのＰＷＭ制御は、単相交流電源の電圧位相の正負極性に応じて、前記各双方向スイッチの第一ゲート端子あるいは第二ゲート端子の何れか一方にのみ出力するような構成としたものである。
【００２２】
この手段により、１２個のゲート信号を生成する必要がなく、マイクロプロセッサ内部の処理量の低減を図ることができ、大容量、複雑、かつ高速に処理を行なう必要がなくなることで安価なマイクロプロセッサで駆動が可能となり、低コスト化を図ることができることとなる。
【００２３】
さらに、単相交流電源が正の極性の電圧位相である場合、電圧がゼロとなる位相直前の所定時間の間は、各双方向スイッチの第一ゲート端子の常時オン状態を解除し、オフ状態とする構成としたものである。
【００２４】
この手段により、単相交流電源の電圧検出に誤差が生じた場合や、ゼロクロスにおける微小な振動が生じた場合であっても、極性に応じて意図的に第一ゲート端子を常時オンすることによる電源ショートを回避することができることとなる。
【００２５】
また、単相交流電源が負の極性の電圧位相である場合、電圧がゼロとなる位相直前の所定時間の間は、各双方向スイッチの第二ゲート端子の常時オン状態を解除し、オフ状態とする構成としたものである。
【００２６】
この手段により、単相交流電源の電圧検出に誤差が生じた場合や、ゼロクロスにおける微小な振動が生じた場合であっても、極性に応じて意図的に第二ゲート端子を常時オンすることによる電源ショートを回避することができることとなる。
【００２７】
さらに、単相交流電源の電圧が正の極性の電圧位相であり、かつ前記単相交流電源の電圧の絶対値が所定の値以下である場合、各双方向スイッチの第一ゲート端子の常時オン状態を解除し、オフ状態とする構成としたものである。
【００２８】
この手段により、単相交流電源の電圧検出に誤差が生じた場合や、ゼロクロスにおける微小な振動が生じた場合であっても、極性に応じて意図的に第一ゲート端子を常時オンすることによる電源ショートを回避することができることとなる。
【００２９】
また、単相交流電源の電圧が負の極性の電圧位相であり、かつ前記単相交流電源の電圧の絶対値が所定の値以下である場合、各双方向スイッチの第二ゲート端子の常時オン状態を解除し、オフ状態とする構成としたものである。
【００３０】
この手段により、単相交流電源の電圧検出に誤差が生じた場合や、ゼロクロスにおける微小な振動が生じた場合であっても、極性に応じて意図的に第一ゲート端子を常時オンすることによる電源ショートを回避することができることとなる。
【００３１】
さらに、第一ゲート端子の常時オン状態を解除する双方向スイッチは、各ハーフブリッジ回路の直列接続した双方向スイッチのうち、何れか一方とする構成としたものである。
【００３２】
この手段により、単相交流電源の電圧検出に誤差が生じた場合や、ゼロクロスにおける微小な振動が生じた場合であっても、極性に応じて意図的に第一ゲート端子を常時オンすることによる電源ショートを回避しつつ、損失を低減することができることとなる。
【００３３】
また、第二ゲート端子の常時オン状態を解除する双方向スイッチは、各ハーフブリッジ回路の直列接続した双方向スイッチのうち、何れか一方とする構成としたものである。
【００３４】
この手段により、単相交流電源の電圧検出に誤差が生じた場合や、ゼロクロスにおける微小な振動が生じた場合であっても、極性に応じて意図的に第二ゲート端子を常時オンすることによる電源ショートを回避しつつ、損失を低減することができることとなる。
【００３５】
さらに、第一ゲート端子の常時オン状態を解除する双方向スイッチは、直列接続した双方向スイッチを交互に行なうような構成としたものである。
【００３６】
この手段により、単相交流電源の電圧検出に誤差が生じた場合や、ゼロクロスにおける微小な振動が生じた場合であっても、極性に応じて意図的に第一ゲート端子を常時オンすることによる電源ショートを回避しつつ、損失を低減し、また損失を特定の双方向スイッチに集中することなく、分散することができ、放熱器をより小型化することができることとなる。
【００３７】
また、第二ゲート端子の常時オン状態を解除する双方向スイッチは、直列接続した双方向スイッチを交互に行なうような構成としたものである。
【００３８】
この手段により、単相交流電源の電圧検出に誤差が生じた場合や、ゼロクロスにおける微小な振動が生じた場合であっても、極性に応じて意図的に第二ゲート端子を常時オンすることによる電源ショートを回避しつつ、損失を低減し、また損失を特定の双方向スイッチに集中することなく、分散することができ、放熱器をより小型化することができることとなる。
【００３９】
さらに、負荷側からの還流電流の経路に相当する各ハーフブリッジ回路の直列接続した双方向スイッチのうち何れか一方は常時オン状態を継続し、何れか他方の常時オン状態を解除するような構成としたものである。
【００４０】
この手段により、還流電流の経路に相当する部分の損失を低減しつつ、経路に相当しない双方向スイッチ側で電源ショートを回避することができることとなる。
【００４１】
また、ＰＷＭ信号は、マイクロプロセッサから個別の信号により生成するような構成としたものである。
【００４２】
この手段により、ＰＷＭ信号の生成に必要な回路部品を低減することができ、低コストに実現することができることとなる。
【００４３】
さらに、ＰＷＭ信号は、マイクロプロセッサからの変調率出力と、外部回路からのキャリア信号出力との比較により生成する構成としたものである。
【００４４】
この手段により、各双方向スイッチの制御以外の他の制御を平行して１つのマイクロプロセッサで実現することができ、マイクロプロセッサへの処理の負担の軽減できると同時に、各処理における同時性を確保できるため、各検出器の信号を複数のマイクロプロセッサに入力する必要がなく、低コスト化を図ることができることとなる。
【発明の効果】
【００４５】
本発明によれば、基板の上に形成されたチャネルを有する半導体層積層体と、前記半導体層積層体の上に互いに間隔をおいて形成された第１のオーミック電極及び第２のオーミック電極と、前記第１のオーミック電極と前記第２のオーミック電極との間に、前記第１のオーミック電極側から順に形成された、第１のゲート電極及び第２のゲート電極と、前記半導体層積層体と第１のゲート電極との間に形成された第１のｐ型半導体層と、前記半導体層積層体と第２のゲート電極との間に形成された第２のｐ型半導体とを有し、前記第１のオーミック電極と前記第１のゲート電極との間にゲート駆動信号を入力する第一ゲート端子と、前記第２のオーミック電極と前記第２のゲート電極との間にゲート駆動信号を入力する第二ゲート端子と、前記第１のオーミック電極に接続されたドレイン端子と、前記第２のオーミック電極に接続されたソース端子を備え、前記第一ゲート端子のみをオンすると、前記ドレイン端子から前記ソース端子間に向けてオン状態の双方向デバイスと逆方向ダイオードが直列接続された半導体として動作する第一モード、前記第二ゲート端子のみをオンすると、前記ドレイン端子から前記ソース端子間に向けて順方向ダイオードとオン状態の双方向デバイスが直列接続された半導体として動作する第二モード、前記第一ゲート端子および前記第二ゲート端子をオンすると、前記ドレイン端子から前記ソース端子間にダイオードを介さない双方向に導通するように動作する第三モード、前記第一ゲート端子および前記第二ゲート端子をオフすると順逆双方向に電流を遮断する第四モードを有した双方向スイッチを直列に接続してハーフブリッジ回路を構成し、このハーフブリッジ回路を並列に配してなる単相−三相マトリックスコンバータであって、出力に接続した負荷からの還流電流を前記双方向スイッチに通流させるように制御するような構成とすることで、出力に接続した負荷からの還流電流を流す経路を確保し、ダイオードを各相に接続して、コンデンサやダイオードにて消費するような回路を設ける必要がなく、構成部品を削減することができ、低コストかつ小型化を図ることができる単相−三相マトリックスコンバータを提供できる。
【００４６】
また、２つの双方向スイッチを直列に接続してハーフブリッジ回路を接続して、それぞれゲート端子の配置は、単相交流電源の電圧位相の正の極性の場合に、この正の極側から第一ゲート端子、第二ゲート端子の順になるようにした単相―三相マトリックスコンバータであって、出力に接続した負荷からの還流電流を前記双方向スイッチに通流させるように制御するような構成とすることで、出力に接続した負荷からの還流電流を流す経路を確保し、ダイオードを各相に接続して、コンデンサやダイオードにて消費するような回路を設ける必要がなく、構成部品を削減することができ、低コストかつ小型化を図ることができる単相−三相マトリックスコンバータを提供できる。
【００４７】
また、単相交流電源の電圧位相が正の極性の場合、各双方向スイッチの第一ゲート端子は常時オン状態とするような構成とすることで、出力に接続した負荷からの還流電流を流す経路を確保しつつ、電源ショートを回避することができる単相−三相マトリックスコンバータを提供できる。
【００４８】
さらに、単相交流電源の電圧位相が負の極性の場合、各双方向スイッチの第二ゲート端子は常時オン状態とする構成とすることで、出力に接続した負荷からの還流電流を流す経路を確保しつつ、電源ショートを回避することができる単相−三相マトリックスコンバータを提供できる。
【００４９】
また、各双方向スイッチのＰＷＭ制御は、単相交流電源の電圧位相の正負極性に応じて、前記各双方向スイッチの第一ゲート端子あるいは第二ゲート端子の何れか一方にのみ出力するような構成とすることで、１２個のゲート信号を生成する必要がなく、マイクロプロセッサ内部の処理量の低減を図ることができ、大容量、複雑、かつ高速に処理を行なう必要がなくなることで安価なマイクロプロセッサで駆動が可能となり、低コスト化を図ることができる単相−三相マトリックスコンバータを提供できる。
【００５０】
さらに、単相交流電源が正の極性の電圧位相である場合、電圧がゼロとなる位相直前の所定時間の間は、各双方向スイッチの第一ゲート端子の常時オン状態を解除し、オフ状態とする構成とすることで、単相交流電源の電圧検出に誤差が生じた場合や、ゼロクロスにおける微小な振動が生じた場合であっても、極性に応じて意図的に第一ゲート端子を常時オンすることによる電源ショートを回避することができる単相−三相マトリックスコンバータを提供できる。
【００５１】
また、単相交流電源が負の極性の電圧位相である場合、電圧がゼロとなる位相直前の所定時間の間は、各双方向スイッチの第二ゲート端子の常時オン状態を解除し、オフ状態とする構成とすることで、単相交流電源の電圧検出に誤差が生じた場合や、ゼロクロスにおける微小な振動が生じた場合であっても、極性に応じて意図的に第二ゲート端子を常時オンすることによる電源ショートを回避することができる単相−三相マトリックスコンバータを提供できる。
【００５２】
さらに、単相交流電源の電圧が正の極性の電圧位相であり、かつ前記単相交流電源の電圧の絶対値が所定の値以下である場合、各双方向スイッチの第一ゲート端子の常時オン状態を解除し、オフ状態とする構成とすることで、単相交流電源の電圧検出に誤差が生じた場合や、ゼロクロスにおける微小な振動が生じた場合であっても、極性に応じて意図的に第一ゲート端子を常時オンすることによる電源ショートを回避することができる単相−三相マトリックスコンバータを提供できる。
【００５３】
また、単相交流電源の電圧が負の極性の電圧位相であり、かつ前記単相交流電源の電圧の絶対値が所定の値以下である場合、各双方向スイッチの第二ゲート端子の常時オン状態を解除し、オフ状態とする構成とすることで、単相交流電源の電圧検出に誤差が生じた場合や、ゼロクロスにおける微小な振動が生じた場合であっても、極性に応じて意図的に第一ゲート端子を常時オンすることによる電源ショートを回避することができる単相−三相マトリックスコンバータを提供できる。
【００５４】
さらに、第一ゲート端子の常時オン状態を解除する双方向スイッチは、各ハーフブリッジ回路の直列接続した双方向スイッチのうち、何れか一方とする構成とすることで、単相交流電源の電圧検出に誤差が生じた場合や、ゼロクロスにおける微小な振動が生じた場合であっても、極性に応じて意図的に第一ゲート端子を常時オンすることによる電源ショートを回避しつつ、損失を低減することができる単相−三相マトリックスコンバータを提供できる。
【００５５】
また、第二ゲート端子の常時オン状態を解除する双方向スイッチは、各ハーフブリッジ回路の直列接続した双方向スイッチのうち、何れか一方とする構成とすることで、単相交流電源の電圧検出に誤差が生じた場合や、ゼロクロスにおける微小な振動が生じた場合であっても、極性に応じて意図的に第二ゲート端子を常時オンすることによる電源ショートを回避しつつ、損失を低減することができる単相−三相マトリックスコンバータを提供できる。
【００５６】
さらに、第一ゲート端子の常時オン状態を解除する双方向スイッチは、直列接続した双方向スイッチを交互に行なうような構成とすることで、単相交流電源の電圧検出に誤差が生じた場合や、ゼロクロスにおける微小な振動が生じた場合であっても、極性に応じて意図的に第一ゲート端子を常時オンすることによる電源ショートを回避しつつ、損失を低減し、また損失を特定の双方向スイッチに集中することなく、分散することができ、放熱器をより小型化することができる単相−三相マトリックスコンバータを提供できる。
【００５７】
また、第二ゲート端子の常時オン状態を解除する双方向スイッチは、直列接続した双方向スイッチを交互に行なうような構成とすることで、単相交流電源の電圧検出に誤差が生じた場合や、ゼロクロスにおける微小な振動が生じた場合であっても、極性に応じて意図的に第二ゲート端子を常時オンすることによる電源ショートを回避しつつ、損失を低減し、また損失を特定の双方向スイッチに集中することなく、分散することができ、放熱器をより小型化することができる単相−三相マトリックスコンバータを提供できる。
【００５８】
さらに、負荷側からの還流電流の経路に相当する各ハーフブリッジ回路の直列接続した双方向スイッチのうち何れか一方は常時オン状態を継続し、何れか他方の常時オン状態を解除するような構成とすることで、還流電流の経路に相当する部分の損失を低減しつつ、経路に相当しない双方向スイッチ側で電源ショートを回避することができる単相−三相マトリックスコンバータを提供できる。
【００５９】
また、ＰＷＭ信号は、マイクロプロセッサから個別の信号により生成するような構成とすることで、ＰＷＭ信号の生成に必要な回路部品を低減することができ、低コストに実現することができる単相−三相マトリックスコンバータを提供できる。
【００６０】
さらに、ＰＷＭ信号は、マイクロプロセッサからの変調率出力と、外部回路からのキャリア信号出力との比較により生成する構成とすることで、各双方向スイッチの制御以外の他の制御を平行して１つのマイクロプロセッサで実現することができ、マイクロプロセッサへの処理の負担の軽減できると同時に、各処理における同時性を確保できるため、各検出器の信号を複数のマイクロプロセッサに入力する必要がなく、低コスト化を図ることができる単相−三相マトリックスコンバータを提供できる。
【発明を実施するための最良の形態】
【００６１】
本発明の請求項１記載の発明は、基板の上に形成されたチャネルを有する半導体層積層体と、前記半導体層積層体の上に互いに間隔をおいて形成された第１のオーミック電極及び第２のオーミック電極と、前記第１のオーミック電極と前記第２のオーミック電極との間に、前記第１のオーミック電極側から順に形成された、第１のゲート電極及び第２のゲート電極と、前記半導体層積層体と第１のゲート電極との間に形成された第１のｐ型半導体層と、前記半導体層積層体と第２のゲート電極との間に形成された第２のｐ型半導体とを有し、前記第１のオーミック電極と前記第１のゲート電極との間にゲート駆動信号を入力する第一ゲート端子と、前記第２のオーミック電極と前記第２のゲート電極との間にゲート駆動信号を入力する第二ゲート端子と、前記第１のオーミック電極に接続されたドレイン端子と、前記第２のオーミック電極に接続されたソース端子を備え、前記第一ゲート端子のみをオンすると、前記ドレイン端子から前記ソース端子間に向けてオン状態の双方向デバイスと逆方向ダイオードが直列接続された半導体として動作する第一モード、前記第二ゲート端子のみをオンすると、前記ドレイン端子から前記ソース端子間に向けて順方向ダイオードとオン状態の双方向デバイスが直列接続された半導体として動作する第二モード、前記第一ゲート端子および前記第二ゲート端子をオンすると、前記ドレイン端子から前記ソース端子間にダイオードを介さない双方向に導通するように動作する第三モード、前記第一ゲート端子および前記第二ゲート端子をオフすると順逆双方向に電流を遮断する第四モードを有した双方向スイッチを直列に接続してハーフブリッジ回路を構成し、このハーフブリッジ回路を並列に配してなる単相−三相マトリックスコンバータであって、出力に接続した負荷からの還流電流を前記双方向スイッチに通流させるように制御するような構成としたものであり、出力に接続した負荷からの還流電流を流す経路を確保し、ダイオードを各相に接続して、コンデンサやダイオードにて消費するような回路を設ける必要がなく、構成部品を削減することができ、低コストかつ小型化を図ることができるという作用を有する。
【００６２】
また、２つの双方向スイッチを直列に接続してハーフブリッジ回路を接続して、それぞれゲート端子の配置は、単相交流電源の電圧位相の正の極性の場合に、この正の極側から第一ゲート端子、第二ゲート端子の順になるようにした請求項１記載の単相―三相マトリックスコンバータであって、出力に接続した負荷からの還流電流を前記双方向スイッチに通流させるように制御するような構成としたものであり、出力に接続した負荷からの還流電流を流す経路を確保し、ダイオードを各相に接続して、コンデンサやダイオードにて消費するような回路を設ける必要がなく、構成部品を削減することができ、低コストかつ小型化を図ることができるという作用を有する。
【００６３】
また、単相交流電源の電圧位相が正の極性の場合、各双方向スイッチの第一ゲート端子は常時オン状態とするような構成としたものであり、出力に接続した負荷からの還流電流を流す経路を確保しつつ、電源ショートを回避することができるという作用を有する。
【００６４】
さらに、単相交流電源の電圧位相が負の極性の場合、各双方向スイッチの第二ゲート端子は常時オン状態とする構成としたものであり、出力に接続した負荷からの還流電流を流す経路を確保しつつ、電源ショートを回避することができるという作用を有する。
【００６５】
また、各双方向スイッチのＰＷＭ制御は、単相交流電源の電圧位相の正負極性に応じて、前記各双方向スイッチの第一ゲート端子あるいは第二ゲート端子の何れか一方にのみ出力するような構成としたものであり、１２個のゲート信号を生成する必要がなく、マイクロプロセッサ内部の処理量の低減を図ることができ、大容量、複雑、かつ高速に処理を行なう必要がなくなることで安価なマイクロプロセッサで駆動が可能となり、低コスト化を図ることができるという作用を有する。
【００６６】
さらに、単相交流電源が正の極性の電圧位相である場合、電圧がゼロとなる位相直前の所定時間の間は、各双方向スイッチの第一ゲート端子の常時オン状態を解除し、オフ状態とする構成としたものであり、単相交流電源の電圧検出に誤差が生じた場合や、ゼロクロスにおける微小な振動が生じた場合であっても、極性に応じて意図的に第一ゲート端子を常時オンすることによる電源ショートを回避することができるという作用を有する。
【００６７】
また、単相交流電源が負の極性の電圧位相である場合、電圧がゼロとなる位相直前の所定時間の間は、各双方向スイッチの第二ゲート端子の常時オン状態を解除し、オフ状態とする構成としたものであり、単相交流電源の電圧検出に誤差が生じた場合や、ゼロクロスにおける微小な振動が生じた場合であっても、極性に応じて意図的に第二ゲート端子を常時オンすることによる電源ショートを回避することができるという作用を有する。
【００６８】
さらに、単相交流電源の電圧が正の極性の電圧位相であり、かつ前記単相交流電源の電圧の絶対値が所定の値以下である場合、各双方向スイッチの第一ゲート端子の常時オン状態を解除し、オフ状態とする構成としたものであり、単相交流電源の電圧検出に誤差が生じた場合や、ゼロクロスにおける微小な振動が生じた場合であっても、極性に応じて意図的に第一ゲート端子を常時オンすることによる電源ショートを回避することができるという作用を有する。
【００６９】
また、単相交流電源の電圧が負の極性の電圧位相であり、かつ前記単相交流電源の電圧の絶対値が所定の値以下である場合、各双方向スイッチの第二ゲート端子の常時オン状態を解除し、オフ状態とする構成としたものであり、単相交流電源の電圧検出に誤差が生じた場合や、ゼロクロスにおける微小な振動が生じた場合であっても、極性に応じて意図的に第一ゲート端子を常時オンすることによる電源ショートを回避することができるという作用を有する。
【００７０】
さらに、第一ゲート端子の常時オン状態を解除する双方向スイッチは、各ハーフブリッジ回路の直列接続した双方向スイッチのうち、何れか一方とする構成としたものであり、単相交流電源の電圧検出に誤差が生じた場合や、ゼロクロスにおける微小な振動が生じた場合であっても、極性に応じて意図的に第一ゲート端子を常時オンすることによる電源ショートを回避しつつ、損失を低減することができるという作用を有する。
【００７１】
また、第二ゲート端子の常時オン状態を解除する双方向スイッチは、各ハーフブリッジ回路の直列接続した双方向スイッチのうち、何れか一方とする構成としたものであり、単相交流電源の電圧検出に誤差が生じた場合や、ゼロクロスにおける微小な振動が生じた場合であっても、極性に応じて意図的に第二ゲート端子を常時オンすることによる電源ショートを回避しつつ、損失を低減することができるという作用を有する。
【００７２】
さらに、第一ゲート端子の常時オン状態を解除する双方向スイッチは、直列接続した双方向スイッチを交互に行なうような構成としたものであり、単相交流電源の電圧検出に誤差が生じた場合や、ゼロクロスにおける微小な振動が生じた場合であっても、極性に応じて意図的に第一ゲート端子を常時オンすることによる電源ショートを回避しつつ、損失を低減し、また損失を特定の双方向スイッチに集中することなく、分散することができ、放熱器をより小型化することができるという作用を有する。
【００７３】
また、第二ゲート端子の常時オン状態を解除する双方向スイッチは、直列接続した双方向スイッチを交互に行なうような構成としたものであり、単相交流電源の電圧検出に誤差が生じた場合や、ゼロクロスにおける微小な振動が生じた場合であっても、極性に応じて意図的に第二ゲート端子を常時オンすることによる電源ショートを回避しつつ、損失を低減し、また損失を特定の双方向スイッチに集中することなく、分散することができ、放熱器をより小型化することができるという作用を有する。
【００７４】
さらに、負荷側からの還流電流の経路に相当する各ハーフブリッジ回路の直列接続した双方向スイッチのうち何れか一方は常時オン状態を継続し、何れか他方の常時オン状態を解除するような構成としたものであり、還流電流の経路に相当する部分の損失を低減しつつ、経路に相当しない双方向スイッチ側で電源ショートを回避することができるという作用を有する。
【００７５】
また、ＰＷＭ信号は、マイクロプロセッサから個別の信号により生成するような構成としたものであり、ＰＷＭ信号の生成に必要な回路部品を低減することができ、低コストに実現することができるという作用を有する。
【００７６】
さらに、ＰＷＭ信号は、マイクロプロセッサからの変調率出力と、外部回路からのキャリア信号出力との比較により生成する構成としたものであり、各双方向スイッチの制御以外の他の制御を平行して１つのマイクロプロセッサで実現することができ、マイクロプロセッサへの処理の負担の軽減できると同時に、各処理における同時性を確保できるため、各検出器の信号を複数のマイクロプロセッサに入力する必要がなく、低コスト化を図ることができるという作用を有する。
【００７７】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００７８】
（実施の形態１）
まずは、双方向スイッチ１について、図１を参照しながら構成について説明する。図１に示すように、双方向スイッチ１は、第一ゲート端子２と第二ゲート端子３とドレイン端子４とソース端子５により構成されている。双方向スイッチ１は、シリコン（Ｓｉ）からなる基板６の上に厚さが１０ｎｍ窒化アルミニウム（ＡｌＮ）と厚さが１０ｎｍの窒化ガリウム（ＧａＮ）とが交互に積層されてなる厚さが１μｍのバッファ層７が形成され、その上に半導体層積層体８が形成されている。半導体層積層体８は、第１の半導体層とこの第１の半導体層と比べてバンドギャップが大きい第２の半導体層とが基板側から順次積層されている。第１の半導体層は、厚さが２μｍのＧａＮ（アンドープの窒化ガリウム）層９であり、第２の半導体層は、厚さが２０ｎｍのｎ型のＡｌＧａＮ（窒化アルミニウムガリウム）層１０である。ＧａＮ層９のＡｌＧａＮ層１０とのヘテロ界面近傍には、自発分極及びピエゾ分極による電荷が生じる。これにより、シートキャリア濃度が１×１０１３ｃｍ―2以上で且つ移動度が１０００ｃｍ2Ｖ／ｓｅｃ以上の２次元電子ガス（２ＤＥＧ）層であるチャネル領域が生成されている。半導体層積層体８の上には、互いに間隔をおいて第１のオーミック電極１１Ａと第２のオーミック電極１１Ｂとが形成されている。第１のオーミック電極１１Ａ及び第２のオーミック電極１１Ｂは、チタン（Ｔｉ）とアルミニウム（Ａｌ）とが積層されており、チャネル領域とオーミック接合を形成している。また、コンタクト抵抗を低減するために、ＡｌＧａＮ層１０の一部を除去すると共にＧａＮ層９を４０ｎｍ程度掘り下げて、第１のオーミック電極１１Ａ及び第２のオーミック電極１１ＢがＡｌＧａＮ層１０とＧａＮ層９との界面に接するように形成した例を示している。なお、第１のオーミック電極１１Ａ及び第２のオーミック電極１１Ｂは、ＡｌＧａＮ層１０の上に形成してもよい。ｎ型のＡｌＧａＮ層１０の上における第１のオーミック電極１１Ａと第２のオーミック電極１１Ｂとの間の領域には、第１のｐ型半導体層１２Ａ及び第２のｐ型半導体層１２Ｂが互いに間隔をおいて選択的に形成されている。第１のｐ型半導体層１２Ａの上には第１のゲート電極１３Ａが形成され、第２のｐ型半導体層１２Ｂの上には第２のゲート電極１３Ｂが形成されている。第１のゲート電極１３Ａ及び第２のゲート電極１３Ｂは、それぞれパラジウム（Ｐｄ）と金（Ａｕ）とが積層されており、第１のｐ型半導体層１２Ａ及び第２のｐ型半導体層１２Ｂとオーミック接触している。ＡｌＧａＮ層１０及び第１のｐ型半導体層１２Ａ及び第２のｐ型半導体層１２Ｂを覆うように窒化シリコン（ＳｉＮ）からなる保護膜１４が形成されている。保護膜１４を形成することで、いわゆる電流コラプスの原因となる欠陥を保障し、電流コラプスを改善することが可能となる。第１のｐ型半導体層１２Ａ及び第２のｐ型半導体層１２Ｂは、それぞれ厚さが３００ｎｍで、マグネシウム（Ｍｇ）がドープされたｐ型のＧａＮからなる。第１のｐ型半導体層１２Ａ及び第２のｐ型半導体層１２Ｂと、ＡｌＧａＮ層１０とによりＰＮ接合がそれぞれ形成される。これにより、第１のオーミック電極１１Ａと第１のゲート電極１３Ａとの間の電圧が���えば０Ｖでは、第１のｐ型ＧａＮ層からチャネル領域中に空乏層が広がるため、チャネルに流れる電流を遮断することができ、同様に、第２のオーミック電極１１Ｂと第２のゲート電極１３Ｂとの間の電圧が例えば０Ｖ以下のときには、第２のｐ型ＧａＮ層からチャネル領域中に空乏層が広がるため、チャネルに流れる電流を遮断することができ、いわゆるノーマリーオフ動作をする半導体素子を実現している。第１のオーミック電極１１Ａの電位をＶ１、第１のゲート電極１３Ａの電位をＶ２、第２のゲート電極１３Ｂの電位をＶ３、第２のオーミック電極１１Ｂの電位をＶ４とする。この場合において、Ｖ２がＶ１より１．５Ｖ以上高ければ、第１のｐ型半導体層１２Ａからチャネル領域中に広がる空乏層が縮小するため、チャネル領域に電流を流すことができる。同様にＶ３がＶ４より１．５Ｖ以上高ければ、第２のｐ型半導体層１２Ｂからチャネル領域中に広がる空乏層が縮小し、チャネル領域に電流を流すことができる。つまり、第１のゲート電極１３Ａのいわゆる閾値電圧及び第２のゲート電極１３Ｂのいわゆる閾値電圧は共に１．５Ｖである。以下においては、第１のゲート電極１３Ａの下側においてチャネル領域中に広がる空乏層が縮小し、チャネル領域に電流を流すことができるようになる第１のゲート電極１３Ａの閾値電圧を第１の閾値電圧とし、第２のゲート電極１３Ｂの下側においてチャネル領域中に広がる空乏層が縮小し、チャネル領域に電流を流すことができるようになる第２のゲート電極１３Ｂの閾値電圧を第２の閾値電圧とする。また、第１のｐ型半導体層１２Ａと第２のｐ型半導体層１２Ｂとの間の距離は、第１のオーミック電極１１Ａ及び第２のオーミック電極１１Ｂに印加される最大電圧に耐えられるように構成する。第１のオーミック電極１１Ａと第１のゲート電極１３Ａとの間にゲート駆動信号（すなわち、第一ゲート端子２への制御信号）を入力するようになっている。第２のオーミック電極１１Ｂと第２のゲート電極１３Ｂとの間も同様にゲート駆動信号（すなわち、第二ゲート端子３への制御信号）を入力するようになっている。なお、ソース端子５は第１のオーミック電極１１Ａに接続され、ドレイン端子４は第２のオーミック電極１１Ｂに接続され、第一ゲート端子２は第１のゲート電極１３Ａに接続され、第二ゲート端子３は第２のゲート電極１３Ｂに接続されている。
【００７９】
次に、双方向スイッチ１の動作について説明する。説明のため、第１のオーミック電極１１Ａの電位を０Ｖとし、第一ゲート端子２に印加する電圧をＶｇ１、第二ゲート端子３に印加する電圧をＶｇ２、第２のオーミック電極１１Ｂと第１のオーミック電極１１Ａとの間の電圧をＶｓ２ｓ１、第２のオーミック電極１１Ｂと第１のオーミック電極１１Ａとの間に流れる電流をＩｓ２ｓ１とする。
【００８０】
Ｖ４がＶ１よりも高い場合、例えば、Ｖ４が＋１００Ｖで、Ｖ１が０Ｖの場合において、第一ゲート端子２と第二ゲート端子３の入力電圧であるＶｇ１及びＶｇ２をそれぞれ第１の閾値電圧及び第２の閾値電圧以下の電圧、例えば０Ｖとする。これにより、第１のｐ型半導体層１２Ａから広がる空乏層が、チャネル領域中を第２のｐ型ＧａＮ層の方向へ向けて広がるため、チャネルに流れる電流を遮断することができる。従って、Ｖ４が正の高電圧であっても、第２のオーミック電極１１Ｂから第１のオーミック電極１１Ａへ流れる電流を遮断する遮断状態を実現できる。一方、Ｖ４がＶ１よりも低い場合、例えばＶ４が−１００Ｖで、Ｖ１が０Ｖの場合においても、第２のｐ型半導体層１２Ｂから広がる空乏層が、チャネル領域中を第１のｐ型半導体層１２Ａの方向へ向けて広がり、チャネルに流れる電流を遮断することができる。このため、第２のオーミック電極１１Ｂに負の高電圧が印加されている場合においても、第１のオーミック電極１１Ａから第２のオーミック電極１１Ｂへ流れる電流を遮断することができる。すなわち、双方向スイッチ１の双方向の電流を遮断することが可能となる。
【００８１】
以上のような構造及び動作において、耐圧を確保するためのチャネル領域を第１のゲート電極１３Ａと第２のゲート電極１３Ｂとが共有する。この素子は、１素子分のチャネル領域の面積で双方向スイッチ１が実現可能であり、双方向スイッチ１全体を考えると、２つのダイオードと２つのノーマリーオフ型のＡｌＧａＮ／ＧａＮ−ＨＦＥＴとを用いた場合と比べてチップ面積をより少なくすることができ、双方向スイッチ１の低コスト化及び小型化が可能となる。
【００８２】
次に、第一ゲート端子２、第二ゲート端子３の入力電圧であるＶｇ１及びＶｇ２が、それぞれ第１の閾値電圧及び第２の閾値電圧よりも高い電圧、例えば５Ｖの場合には、第１のゲート電極１３Ａ及び第２のゲート電極１３Ｂに印加される電圧は、共に閾値電圧よりも高くなる。従って、第１のｐ型半導体層１２Ａ及び第２のｐ型半導体層１２Ｂからチャネル領域に空乏層が広がらないため、チャネル領域は第１のゲート電極１３Ａの下側においても、第２のゲート電極１３Ｂの下側においてもピンチオフされない。その結果、第１のオーミック電極１１Ａと第２のオーミック電極１１Ｂとの間に双方向に電流が流れる導通状態を実現できる。
【００８３】
次に、Ｖｇ１を第１の閾値電圧よりも高い電圧とし、Ｖｇ２を第２の閾値電圧以下とした場合の動作について説明する。第一ゲート端子２、第二ゲート端子３を備えた双方向スイッチ１を等価回路で表すと図２（ａ）に示すように第１のトランジスタ１５と第２のトランジスタ１６とが直列に接続された回路とみなすことができる。この場合、第１のトランジスタ１５のソース（Ｓ）が第１のオーミック電極１１Ａ、第１のトランジスタ１５のゲート（Ｇ）が第１のゲート電極１３Ａに対応し、第２のトランジスタ１６のソース（Ｓ）が第２のオーミック電極１１Ｂ、第２のトランジスタ１６のゲート（Ｇ）が第２のゲート電極１３Ｂに対応する。このような回路において、例えば、Ｖｇ１を５Ｖ、Ｖｇ２を０Ｖとした場合、Ｖｇ２が０Ｖであるということは第２のトランジスタ１６のゲートとソースが短絡されている状態と等しいため、双方向スイッチ１は図２（ｂ）に示すような回路とみなすことができる。
【００８４】
さらに、図２（ｂ）に示す第２のトランジスタ１６のソース（Ｓ）をＡ端子、ドレイン（Ｄ）をＢ端子、ゲート（Ｇ）をＣ端子として説明を行う。図に示すＢ端子の電位がＡ端子の電位よりも高い場合には、Ａ端子がソースでＢ端子がドレインであるトランジスタとみなすことができ、このような場合、Ｃ端子（ゲート）とＡ端子（ソース）との間の電圧は０Ｖであり、閾値電圧以下のため、Ｂ端子（ドレイン）からＡ端子（ソース）に電流は流れない。一方、Ａ端子の電位がＢ端子の電位よりも高い場合には、Ｂ端子がソースでＡ端子がドレインのトランジスタとみなすことができる。このような場合、Ｃ端子（ゲート）とＡ端子（ドレイン）との電位が同じであるため、Ａ端子の電位がＢ端子を基準として閾値電圧以下の場合にはＡ端子（ドレイン）からＢ端子（ソース）へ電流を通電しない。Ａ端子の電位がＢ端子を基準として閾値電圧以上となると、ゲートにＢ端子（ソース）を基準として閾値電圧以上の電圧が印加され、Ａ端子（ドレイン）からＢ端子（ソース）へ電流を流すことができる。つまり、トランジスタのゲートとソースとを短絡させた場合、ドレインがカソードでソースがアノードのダイオードとして機能し、その順方向立上り電圧はトランジスタの閾値電圧となる。そのため、図２（ａ）に示す第２のトランジスタ１６の部分は、ダイオードとみなすことができ、図２（ｃ）に示すような等価回路となる。図２（ｃ）に示す等価回路において、双方向スイッチ１のドレイン端子４の電位がソース端子５の電位よりも高い場合、第１のトランジスタ１５の第一ゲート端子２に５Ｖが印加されている場合には、第１のトランジスタ１５はオン状態であり、Ｓ２からＳ１へ電流を流すことが可能となる。ただし、ダイオードの順方向立上り電圧によるオン電圧が発生する。また、双方向スイッチ１のＳ１の電位がＳ２の電位よりも高い場合、その電圧は第２のトランジスタ１６からなるダイオードが担い、双方向スイッチ１のＳ１からＳ２へ流れる電流を阻止する。つまり、第一ゲート端子２に閾値電圧以上の電圧を与え、第二ゲート端子３に閾値電圧以下の電圧を与えることにより、いわゆる双方向素子をオンした状態とドレイン側にダイオードのカソード側を直列接続した動作が可能なスイッチが実現できる。
【００８５】
図３は、双方向スイッチ１のＶｓ２ｓ１とＩｓ２ｓ１との関係であり、（ａ）は、Ｖｇ１とＶｇ２とを同時に変化させた場合を示し、（ｂ）はＶｇ２を第２の閾値電圧以下の０Ｖとし、Ｖｇ１を変化させた場合を示し、（ｃ）はＶｇ１を第１の閾値電圧以下の０ＶとしてＶｇ２を変化させた場合を示している。なお、図３において横軸であるＳ２−Ｓ１間電圧（Ｖｓ２ｓ１）は、第１のオーミック電極１１Ａを基準とした電圧であり、縦軸であるＳ２−Ｓ１間電流（Ｉｓ２ｓ１）は第２のオーミック電極１１Ｂから第１のオーミック電極１１Ａへ流れる電流を正としている。図３（ａ）に示すように、Ｖｇ１及びＶｇ２が０Ｖの場合及び１Ｖの場合には、Ｖｓ２ｓ１が正の場合にも負の場合にもＩｓ２ｓ１は流れず、双方向スイッチ１は遮断状態となる。また、Ｖｇ１とＶｇ２とが共に閾値電圧よりも高くなると、Ｖｓ２ｓ１に応じてＩｓ２ｓ１が双方向に流れる導通状態となる。一方、図３（ｂ）に示すように、Ｖｇ２を第２の閾値電圧以下の０Ｖとし、Ｖｇ１を第１の閾値電圧以下の０Ｖとした場合には、Ｉｓ２ｓ１は双方向に遮断される。しかし、Ｖｇ１を第１の閾値電圧以上の２Ｖ〜５Ｖとした場合には、Ｖｓ２ｓ１が１．５Ｖ未満の場合にはＩｓ２ｓ１が流れないが、Ｖｓ２ｓ１が１．５Ｖ以上になるとＩｓ２ｓ１が流れる。つまり、第２のオーミック電極１１Ｂから第１のオーミック電極１１Ａにのみに電流が流れ、第１のオーミック電極１１Ａから第２のオーミック電極１１Ｂには電流が流れない逆阻止状態となる。また、Ｖｇ１を０Ｖとし、Ｖｇ２を変化させた場合には図３（ｃ）に示すように、第１のオーミック電極１１Ａから第２のオーミック電極１１Ｂにのみに電流が流れ、第２のオーミック電極１１Ｂから第１のオーミック電極１１Ａには電流が流れない逆阻止状態となる。
【００８６】
以上より、双方向スイッチ１は、そのゲートバイアス条件により、双方向の電流を遮断・通電する機能を有すると共に、ダイオード動作も可能であり、そのダイオードの電流が通電する方向も切り換えることができる。以上、説明したように双方向スイッチ１の第一ゲート端子２と第二ゲート端子３のオンあるいはオフ条件に応じて、図４に示す４つの動作モードで動作することができる。すなわち、前記第一ゲート端子２のみをオンすると、前記ドレイン端子４から前記ソース端子５間に向けてオン状態の双方向デバイスと逆方向ダイオードが直列接続された半導体として動作する第一モード、前記第二ゲート端子３のみをオンすると、前記ドレイン端子４から前記ソース端子５間に向けて順方向ダイオードとオン状態の双方向デバイスが直列接続された半導体として動作する第二モード、前記第一ゲート端子２および前記第二ゲート端子３をオンすると、前記ドレイン端子４から前記ソース端子５間にダイオードを介さない双方向に導通するように動作する第三モード、前記第一ゲート端子２および前記第二ゲート端子３をオフすると順逆双方向に電流を遮断する第四モードを有するものである。本構造はＪＦＥＴに類似しているが、キャリア注入を意図的に行うという点で、ゲート電界によりチャネル領域内のキャリア変調を行うＪＦＥＴとは全く異なった動作原理により動作する。具体的には、ゲート電圧が３ＶまではＪＦＥＴとして動作するが、ｐｎ接合のビルトインポテンシャルを超える３Ｖ以上のゲート電圧が印加された場合には、ゲートに正孔が注入され、前述したメカニズムにより電流が増加し、大電流且つ低オン抵抗の動作が可能となる。
【００８７】
また、双方向スイッチ１は、第１のゲート電極１３Ａがｐ型の導電性を有する第１のｐ型半導体層１２Ａの上に形成され、第２のゲート電極１３Ｂがｐ型の導電性を有する第２のｐ型半導体層１２Ｂの上に形成されている。このため、第１の半導体層と第２の半導体層との界面領域に生成されるチャネル領域に対して、第１のゲート電極１３Ａ及び第２のゲート電極１３Ｂから順方向のバイアスを印加することにより、チャネル領域内に正孔を注入することができる。窒化物半導体においては正孔の移動度は、電子の移動度よりもはるかに低いため、チャネル領域に注入された正孔は電流を流す担体としてほとんど寄与しない。このため、第１のゲート電極１３Ａ及び第２のゲート電極１３Ｂから注入された正孔は同量の電子をチャネル領域内に発生させるので、チャネル領域内に電子を発生させる効果が高くなり、ドナーイオンのような機能を発揮する。つまり、チャネル領域内においてキャリア濃度の変調を行うことが可能となるため、動作電流が大きいノーマリオフ型の窒化物半導体層双方向スイッチを実現することが可能となる。
【００８８】
次に双方向スイッチ１を使用した単相−三相マトリックスコンバータ１７について、図５を参照しながら説明する。図に示すように、単相−三相マトリックスコンバータ１７は、図１および図２に示す双方向スイッチ１を双方向スイッチ１ａ、１ｂ、及び１ｃ、１ｄ、及び１ｅ、１ｆとして各直列に接続して、それぞれゲート端子の配置は、単相交流電源の一方の側から第一ゲート端子、第二ゲート端子の順になるようにしたハーフブリッジ回路１８ａ、１８ｂ、１８ｃと、双方向スイッチ１ａ〜１ｆの各第一ゲート端子２ａ〜２ｆと各第二ゲート端子３ａ〜３ｆのオンオフ制御を行なう駆動制御部１９と、駆動制御部１９にＰＷＭ信号を６系統分のみ出力するマイクロプロセッサ２０を備えている。また、マイクロプロセッサ２０は、ＰＷＭ信号を第一ゲート端子２ａ〜２ｆ、あるいは第二ゲート端子３ａ〜３ｆのどちらに出力するか選択するための交流電源電圧の極性フラグを出力している。
【００８９】
次に、双方向スイッチ１ａ〜１ｆの第一ゲート端子２ａ〜２ｆと第二ゲート端子３ａ〜３ｆのオンオフ制御を行なう駆動制御部１９について図６を参照しながら説明する。図に示すように、出力側の各相Ｕ相、Ｖ相、Ｗ相それぞれの瞬時目標電圧をＶｕ＊、Ｖｖ＊、Ｖｗ＊として、単相交流電源の入力電圧をＶａｃとする。また、キャリア信号をｃａｒｒｙとし、デッドタイムの設定をｔｄｅａｄとしている。双方向スイッチ１ａ〜１ｆの制御は、各相の瞬時目標電圧が異なるのみであり、論理回路は同等のため、一相分のみ詳細な説明を行い、その他の相について詳細な説明は省略する。まず、双方向スイッチ１ａ〜１ｆを用いた単相−三相マトリックスコンバータ１７は、単相交流電源の入力電圧の極性に応じて、前記単相交流電源の一方の側の極性が正であれば、第一ゲート端子２ａ〜２ｆを常時オン状態として、かつ第二ゲート端子３ａ〜３ｆをＰＷＭ制御する。また、極性が負であれば、第二ゲート端子３ａ〜３ｆを常時オン状態として、かつ第一ゲート端子２ａ〜２ｆをＰＷＭ制御する。駆動制御部１９からの出力はアンプ回路を経由して、第一ゲート端子２ａ〜２ｆ、および第二ゲート端子３ａ〜３ｆに供給する。この動作に対して、図６の左の入力側から順に説明すると、Ｕ相の瞬時目標電圧Ｖｕ＊に対して、変調率を演算するために、単相交流電源の瞬時電圧値Ｖａｃを入力し、瞬時的な直流電源として考えて、Ｖｕ＊を単相交流電源の瞬時電圧値の絶対値ＡＢＳで除算している（図６に図示したＡＢＳは絶対値演算ロジック）。さらに除算した値は、制限器に入力し、上下限値でリミットする。ここで、単相交流電源の瞬時電圧値の絶対値はゼロとなる瞬間があるため、ＡＢＳでは微小な電圧を加算する構成とする。演算した変調率はキャリア信号ｃａｒｒｙと比較し、その後に単相交流電源の電圧Ｖａｃが正の極性の電圧の時のみに限定して、第二ゲート端子３ａの正の極性の時のオン信号を生成する。第二ゲート端子３ａの正の極性の時のオン信号は、第二ゲート端子３ｂの正の極性の時のオン信号と同時オンできないため、第二ゲート端子３ｂのターンオフからデッドタイムｔｄｅａｄの時間が経過した後にターンオンするようにＡＮＤ回路２０ａを通している。また、負の極性の電圧の際には常時オンとするように、後段でＯＲ回路２０ｂにて加算している。さらに、第二ゲート端子３ａとハーフブリッジ回路で対をなす第二ゲート端子３ｂは、第二ゲート端子３ａのオン時と第二ゲート端子３ａのターンオフ時のデッドタイムｔｄｅａｄの時間をオフ時間とし、それ以外をオン時間としてセットする。
【００９０】
以上により、双方向スイッチ１ａ〜１ｆのＰＷＭ制御は、単相交流電源の電圧位相の正負極性に応じて、第一ゲート端子２ａ〜２ｆ、あるいは第二ゲート端子３ａ〜３ｆの何れか一方にのみ出力することになり、ＰＷＭ制御しない場合は、常時オン状態となっている。
【００９１】
次に、第一ゲート端子２ａ〜２ｆ、および第二ゲート端子３ａ〜３ｆに供給した駆動信号による動作の一例について、単相交流電源の入力電圧が正の極性の場合を図７にて説明する。図に示すように、単相交流電源の入力電圧が正の場合、双方向スイッチ１ａ〜１ｆは、第一ゲート端子２ａ〜２ｆは常時オン状態とするため、各双方向スイッチ１ａ〜１ｆは、図４に示した状態（１）あるいは状態（３）の何れかとなる。状態（１）は順方向電流を遮断し、逆方向電流は通流させることができ、状態（３）では、順逆双方向に電流を通流させることができるため、双方向スイッチ１ａを状態（３）へと遷移した際には、Ｕ相の相電圧は、単相交流電源の入力電圧とほぼ等しい電圧となる。
【００９２】
図７のようにモータへ電流を流している状態で、双方向スイッチ１ａの第二ゲート端子３ａをターンオフさせた場合、状態（３）から状態（１）へと遷移し、順方向電流が遮断されるが、その時に、双方向スイッチ１ｂが状態（１）となっていることから、還流電流の経路は双方向スイッチ１ｂから負荷としてのモータを経由して、双方向スイッチ１ｄへ循環する経路が形成される。そして、双方向スイッチ１ａの第一ゲート端子２ａがターンオフした後、双方向スイッチ１ｂを状態（１）から状態（３）へ遷移することで、還流電流の経路を保持しながらダイオードの順方向電圧のないオン状態へと遷移することになるため、双方向スイッチ１ｂの損失を低減することとなる。更に、その時の還流電流を通流させる例えば他方の双方向スイッチ１ｄを状態（３）とすることで、還流電流の経路として双方向スイッチ１ａ〜１ｆを経由させる経路を形成することとなる。図では、第二ゲート端子３ａ、３ｄ、３ｆがオンした時の等価回路を示している。また、単相交流電源の入力電圧の極性が反転した場合は、すなわち単相交流電源の入力電圧が負の極性の場合は、双方向スイッチ１ａ〜１ｆは第二ゲート端子３ａ〜３ｂは常時オン状態となり、各双方向スイッチ１ａ〜１ｆは、図４に示した状態（１）あるいは状態（３）の何れかとなる。そして、上述したように双方向スイッチ１ａ、１ｃ、１ｅと双方向スイッチ１ｂ、１ｄ、１ｆを第一ゲート端子２ａ〜２ｆと第二ゲート端子３ａ〜３ｂの制御について逆の制御を行うことで同様の制御が可能となる。
【００９３】
以上のように、双方向スイッチ１ａ〜１ｆを採用した単相−三相マトリックスコンバータ１７では、出力に接続した負荷からの還流電流を流す経路を確保し、ダイオードを各相に接続して、コンデンサやダイオードにて消費するような回路を設ける必要がなく、構成部品を削減することができ、電源ショートを回避することができる。また、１２個のゲート信号を生成する必要がなく、マイクロプロセッサ内部の処理量の低減を図ることができ、大容量、複雑、かつ高速に処理を行なう必要性を無くすことができる。さらに、ＰＷＭ信号は、マイクロプロセッサから個別の信号により生成するような構成としていることから、ＰＷＭ信号の生成に必要な回路部品を低減することができ、低コストに実現することができる。
【００９４】
（実施の形態２）
以下、実施の形態２における駆動制御部１９について、図８を参照しながら説明する。
【００９５】
なお、実施の形態１と同一機能を有するものは、同一符号を付して詳細な説明は省略する。
【００９６】
図８では、単相交流電源が正の極性の電圧位相である場合、電圧がゼロとなる位相直前の所定時間（例えば、２００μｓ）の間は、すべての第一ゲート端子２ａ〜２ｆではなく、第一ゲート端子２ａ、２ｃ、２ｅのみ常時オン状態を解除してオフ状態とし、単相交流電源が負の極性の電圧位相である場合、電圧がゼロとなる位相直前の所定時間（例えば、２００μｓ）の間は、すべての第二ゲート端子３ａ〜３ｆではなく、第二ゲート端子３ｂ、３ｄ、３ｆのみ常時オン状態を解除してオフ状態とするように構成している。
【００９７】
具体的には、オフタイミング生成部２０ｃにＰＬＬ回路２０ｄよりゼロクロスの同期信号を入力し、オフタイミング生成部２０ｃは、ゼロクロス間のカウンタ値から単相交流電源の周期に基づく所定時間（例えば、２００μｓ）に相当するカウンタ値を差し引く。そして、オフタイミング生成部２０ｃは、差し引いたカウンタ値から各ゼロクロスタイミングよりディクリメントし、カウンタ値がゼロとなった時に、単相交流電源電圧の検出値が正であれば、常時オン状態として制御している第一ゲート端子２ａ、２ｃ、２ｅの常時オンを解除（すなわち、論理出力を１から０へと移行）し、単相交流電源電圧の検出値が負であれば、常時オン状態として制御している第二ゲート端子３ｂ、３ｄ、３ｆの常時オン状態を解除する。
【００９８】
以上のように、単相交流電源の電圧検出に誤差が生じた場合や、ゼロクロスにおける微小な振動が生じた場合であっても、極性に応じて意図的に第一ゲート端子２を常時オンすることによる電源ショートを回避することができ、また、第一ゲート端子２ａ、２ｃ、２ｅ、あるいは第二ゲート端子３ｂ、３ｄ、３ｆの何れか一方のみ常時オン状態を解除するため、損失の低減を図ることができる。
【００９９】
なお、所定時間は２００μｓとしたが、単相交流電源の供給電源環境や機器側の電圧検出精度に応じて、時間を変更しても作用効果に差異はない。
【０１００】
（実施の形態３）
以下、実施の形態３における駆動制御部１９について、図９を参照しながら説明する。
【０１０１】
なお、実施の形態１あるいは２と同一機能を有するものは、同一符号を付して詳細な説明は省略する。
【０１０２】
図９では、単相交流電源が正の極性の電圧位相である場合、オフタイミング生成部２０ｅは、電圧の絶対値が所定の値（例えば、３Ｖ）以下である場合、第一ゲート端子２ａ、２ｃ、２ｅの常時オン状態を解除してオフ状態とし、単相交流電源が負の極性の電圧位相である場合、絶対値が所定の値（例えば、−３Ｖ）以上である場合、第二ゲート端子３ｂ、３ｄ、３ｆの常時オン状態を解除してオフ状態とする。さらに、前回常時オン状態を解除した双方向スイッチ１ａ、１ｃ、１ｅあるいは双方向スイッチ１ｂ、１ｄ、１ｆを記憶し、次回の第一ゲート端子２、第二ゲート端子３の各常時オン状態を解除する双方向スイッチ１は、前回と一致しない双方向スイッチ１の第一ゲート端子２、第二ゲート端子３を解除するように構成している。
【０１０３】
以上のように、単相交流電源の電圧検出に誤差が生じた場合や、ゼロクロスにおける微小な振動が生じた場合であっても、極性に応じて意図的に第二ゲート端子を常時オンすることによる電源ショートを回避することができ、また、第一ゲート端子２ａ、２ｃ、２ｅ、あるいは第二ゲート端子３ｂ、３ｄ、３ｆの何れか一方のみ常時オン状態を解除するため、損失の低減を図ることができる。
【０１０４】
（実施の形態４）
以下、実施の形態４における単相−三相マトリックスコンバータ１７のゲート駆動制御の一例について、図１０を参照しながら説明する。
【０１０５】
なお、実施の形態１〜３と同一機能を有するものは、同一符号を付して詳細な説明は省略する。
【０１０６】
図１０では、負荷側からの還流電流の経路に相当するハーフブリッジ回路１８ａの直列接続した双方向スイッチ１ａがターンオフした後に、双方向スイッチ１ｄの第二ゲート端子３ｄは常時オン状態を継続する。
【０１０７】
以上のように、負荷側からの還流電流の経路に相当する双方向スイッチ１ａ〜１ｆのうち何れかの常時オン状態を継続し、何れか他方の常時オン状態を解除することができ、還流電流の経路に相当する部分の損失を低減しつつ、経路に相当しない双方向スイッチ側で電源ショートを回避することができる。
【０１０８】
（実施の形態５）
以下、実施の形態５における駆動制御部１９について、図１１を参照しながら説明する。
【０１０９】
なお、実施の形態１〜４と同一機能を有するものは、同一符号を付して詳細な説明は省略する。
【０１１０】
図１１に示す駆動制御部１９では、マイクロプロセッサ２０で変調率を演算して出力し、外部回路でキャリア信号ｃａｒｒｙを生成し、外部回路でキャリア信号ｃａｒｒｙと比較、ロジック回路にて単相交流電源の電圧Ｖａｃが正の極性の電圧の時のみに限定して、第二ゲート端子３ａの正の極性の時のオン信号を生成する。第二ゲート端子３ａの正の極性の時のオン信号は、第二ゲート端子３ｂの正の極性の時のオン信号と同時オンできないため、第二ゲート端子３ｂのターンオフからデッドタイムｔｄｅａｄの時間が経過した後にターンオンするように外部回路にてＡＮＤ回路２０ａを通している。また、負の極性の電圧の際には常時オンとするように、後段で外部回路のＯＲ回路２０ｂにて加算している。さらに、第二ゲート端子３ａとハーフブリッジ回路で対をなす第二ゲート端子３ｂは、第二ゲート端子３ａのオン時と第二ゲート端子３ａのターンオフ時のデッドタイムｔｄｅａｄの時間をオフ時間とし、それ以外をオン時間としてセットする。
【０１１１】
以上のように、双方向スイッチ１ａ〜１ｆのゲート駆動制御以外の他の制御を平行して１つのマイクロプロセッサ２０で実現することができ、マイクロプロセッサ２０への処理の負担の軽減できると同時に、各処理における同時性を確保できる。
【産業上の利用可能性】
【０１１２】
本発明は、ゲート信号に制御により４つの状態を有する双方向スイッチを利用した単相−三相マトリックスコンバータ回路として、高効率かつ低コストなモータ用インバータを主とした交流−交流直接変換回路に適用できる。
【図面の簡単な説明】
【０１１３】
【図１】本発明の実施の形態１の双方向スイッチの構成図
【図２】同双方向スイッチの等価回路図
【図３】同双方向スイッチの電圧・電流の相関図
【図４】同双方向スイッチの動作モードを示す図
【図５】同単相−三相マトリックスコンバータ１７の構成図
【図６】同駆動制御部１９の説明図
【図７】同駆動信号の動作例を示す図
【図８】本発明の実施の形態２における駆動制御部１９の説明図
【図９】本発明の実施の形態３における駆動制御部１９の説明図
【図１０】本発明の実施の形態４における単相−三相マトリックスコンバータの動作説明図
【図１１】本発明の実施の形態５における駆動制御部１９の説明図
【図１２】従来の特許文献１におけるマトリックスコンバータの構成図
【図１３】従来の特許文献２におけるマトリックスコンバータの構成図
【符号の説明】
【０１１４】
１      双方向スイッチ
１ａ〜１ｆ  双方向スイッチ
２      第一ゲート端子
２ａ〜２ｆ  第一ゲート端子
３      第二ゲート端子
３ａ〜３ｆ  第二ゲート端子
４      ドレイン端子
５      ソース端子
６      基板
７      バッファ層
８      半導体層積層体
９      ＧａＮ層
１０    ＡｌＧａＮ層
１１Ａ  第１のオーミック電極
１１Ｂ  第２のオーミック電極
１２Ａ  第１のｐ型半導体層
１２Ｂ  第２のｐ型半導体層
１３Ａ  第１のゲート電極
１３Ｂ  第２のゲート電極
１４    保護膜
１５    第１のトランジスタ
１６    第２のトランジスタ
１７    単相−三相マトリックスコンバータ
１８ａ〜１８ｃ  ハーフブリッジ回路
１９    駆動制御部
２０    マイクロプロセッサ
【図１】
2010068606.tif 000003
【図２】
2010068606.tif 000004
【図３】
2010068606.tif 000005
【図４】
2010068606.tif 000006
【図５】
2010068606.tif 000007
【図６】
2010068606.tif 000008
【図７】
2010068606.tif 000009
【図８】
2010068606.tif 000010
【図９】
2010068606.tif 000011
【図１０】
2010068606.tif 000012
【図１１】
2010068606.tif 000013
【図１２】
2010068606.tif 000014
【図１３】
2010068606.tif 000015