(57)【要約】【課題】複数のブロック電池におけるセル電圧のバラツキを簡単且つ安価な構成で解消することができる組電池の充電状態制御装置を提供する。【解決手段】隣接する監視ＩＣ４１等同士は、信号線４９を介して互いに接続され、各監視ＩＣ４１等は、単位セルＣ２１等毎に設けられたセル電圧検出回路Ａと、当該ブロック電池における最低セル電圧を検出する最低セル電圧検出回路Ｄと、単位セルＣ２１等毎に設けられ且つ当該単位セルＣ２１等のセル電圧が最低セル電圧検出回路Ｄにより検出された最低セル電圧よりも高い場合に当該単位セルＣ２１等を放電させるとの判定結果を出力し、それ以外の場合に当該単位セルＣ２１等を放電させないとの判定結果を出力する判定回路Ｂと、単位セルＣ２１等毎に設けられ且つ判定回路Ｂによる判定結果に基づいて当該単位セルＣ２１等を放電させる放電回路Ｃとを備えている。【選択図】図１
2010063334.tif 000002
【特許請求の範囲】
【請求項１】
二次電池からなる単位セルを直列に複数個接続してなるブロック電池を直列に複数個接続して構成される組電池の充電状態を制御する装置であって、前記各ブロック電池の充電状態を監視するために前記ブロック電池毎に監視回路が設けられた組電池の充電状態制御装置において、
隣接する前記監視回路同士は、信号線を介して互いに接続され、
前記各監視回路は、
前記単位セル毎に設けられ且つ当該単位セルのセル電圧を検出するセル電圧検出回路と、
前記各セル電圧検出回路により検出された当該ブロック電池における各単位セルの各セル電圧及び隣接する他の前記監視回路から前記信号線を介して入力される他のブロック電池の最低セル電圧を示す最低セル電圧信号に基づいて当該ブロック電池における最低セル電圧を検出すると共に、隣接する他の前記監視回路へ前記信号線を介して当該ブロック電池における前記最低セル電圧を最低セル電圧信号として出力する最低セル電圧検出回路と、
前記単位セル毎に設けられ且つ前記セル電圧検出回路により検出された当該単位セルのセル電圧が前記最低セル電圧検出回路により検出された最低セル電圧よりも高い場合に当該単位セルを放電させるとの判定結果を出力し、それ以外の場合に当該単位セルを放電させないとの判定結果を出力する判定回路と、
前記単位セル毎に設けられ且つ前記判定回路による判定結果に基づいて当該単位セルを放電させる放電回路と
を備えたことを特徴とする組電池の充電状態制御装置。
【請求項２】
隣接する前記監視回路同士は、複数の信号線を介して互いに接続され、
前記セル電圧検出回路は、当該単位セルのセル電圧を複数の電圧レベルで検出可能に構成され、
前記最低セル電圧検出回路は、前記各セル電圧検出回路により検出された当該ブロック電池における各単位セルの各セル電圧及び隣接する他の前記監視回路から前記複数の信号線を介して入力される前記最低セル電圧信号に基づいて当該ブロック電池における最低セル電圧を前記複数の電圧レベルで検出すると共に、隣接する他の前記監視回路へ前記複数の信号線を介して当該ブロック電池における最低セル電圧を最低セル電圧信号として出力するように構成されたことを特徴とする請求項１に記載の組電池の充電状態制御装置。
【請求項３】
前記セル電圧検出回路は、
当該単位セルのセル電圧を分圧する互いに分圧比の異なる複数の分圧回路を並列接続して構成される分圧回路部と、
前記分圧回路部の前記各分圧回路から出力される各分圧を基準電圧とそれぞれ比較して比較結果を出力する複数の比較器からなる比較回路部と
を備えたことを特徴とする請求項２に記載の組電池の充電状態制御装置。
【請求項４】
前記複数の電圧レベルは、前記単位セルの起電圧と電池残存容量との関係に基づいて設定されたことを特徴とする請求項２又は３に記載の組電池の充電状態制御装置。
【請求項５】
前記各監視回路の前記最低セル電圧検出回路により検出された前記最低セル電圧に基づいて当該ブロック電池の電池残存容量を算出する残存容量算出手段
をさらに備えたことを特徴とする請求項４に記載の組電池の充電状態制御装置。
【請求項６】
前記各監視回路は、前記各セル電圧検出回路により検出された当該ブロック電池における各単位セルの各セル電圧に基づいて当該ブロック電池における最高セル電圧を検出する最高セル電圧検出回路と、
前記各監視回路の前記最低セル電圧検出回路により検出された前記最低セル電圧及び前記最高セル電圧検出回路により検出された最高セル電圧に基づいて当該ブロック電池の電池残存容量の範囲を算出する残存容量算出手段
をさらに備えたことを特徴とする請求項１乃至４のいずれか１つに記載の組電池の充電状態制御装置。
【請求項７】
前記各監視回路は、当該ブロック電池におけるセル電圧が所定以下の場合は前記放電回路による当該単位セルの放電を禁止する放電禁止回路
をさらに備えたことを特徴とする請求項１乃至６のいずれか１つに記載の組電池の充電状態制御装置。
【請求項８】
前記各監視回路から前記最低セル電圧検出回路により検出された最低セル電圧を組電池制御用マイクロコンピュータ又は他の電子制御装置へ出力するように構成されたことを特徴とする請求項１乃至７のいずれか１つに記載の組電池の充電状態制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、組電池の充電状態制御装置に関し、より詳細には、充放電可能な複数の単位セルからなるブロック電池を複数個直列に接続してなる組電池において各セル電圧を均等化する制御を行う充電状態制御装置に関する。
【背景技術】
【０００２】
近年、電気自動車または電気自動車とガソリンエンジンとを組み合わせたハイブリッド電気自動車のモータを駆動するためのバッテリとして、二次電池の単位セルを複数個直列に接続した組電池を用いるものが知られている。このような組電池では、各単位セル間において容量、内部抵抗、自己放電特性などにばらつきを生じることがあり、各単位セル間の端子電圧もばらつくことになる。そして、各単位セルの端子電圧にばらつきがあると、組電池全体としての使用電圧範囲が狭められてしまい、電池本来の性能を十分に発揮することができなくなるという問題が生じる。
【０００３】
従って、組電池を使用する場合には、過充電状態や過放電状態になることを防止するため、各単位セルの端子電圧を一定の使用範囲内に維持するように制御することが必要であり、従来、組電池の充電状態制御装置に関して種々の提案がなされている。
【０００４】
例えば、特許文献１には、マイクロコンピュータを用いてセルを放電することで、複数のセルからなるセルグループ（ブロック電池）の放電時におけるセルの不必要な放電を抑えるようにした技術が提案されている。また、特許文献２には、クロック信号をブロック電池毎に設置された監視ユニットに出力し、マイクロコンピュータによって、過充電状態及び過放電状態を監視する技術が提案されている。また、特許文献３、４には、単位セルを監視する集積回路によって、単位セルの電圧のバラツキを調整する技術が提案されている。
【特許文献１】特開２００６−５０７１６号公報
【特許文献２】特開２００７−２７８９１３号公報
【特許文献３】特開２００１−９５１６９号公報
【特許文献４】特開２００６−２９８９５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、上述した各特許文献に記載された技術では、マイクロコンピュータ等の電子部品を多数使用することでコストが増え、さらに消費電力が増大するという問題や、また組電池の中で最も低い電圧のブロック電池に対して必要以上に放電させてしまう、という問題があった。
【０００６】
本発明は、上記課題に鑑みてなされたものであり、複数のブロック電池におけるセル電圧のバラツキを簡単且つ安価な構成で解消することができる組電池の充電状態制御装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
以下、上記課題を解決するのに適した各手段につき、必要に応じて作用効果等を付記しつつ説明する。
【０００８】
１．二次電池からなる単位セルを直列に複数個接続してなるブロック電池を直列に複数個接続して構成される組電池の充電状態を制御する装置であって、前記各ブロック電池の充電状態を監視するために前記ブロック電池毎に監視回路が設けられた組電池の充電状態制御装置において、
隣接する前記監視回路同士は、信号線を介して互いに接続され、
前記各監視回路は、
前記単位セル毎に設けられ且つ当該単位セルのセル電圧を検出するセル電圧検出回路と、
前記各セル電圧検出回路により検出された当該ブロック電池における各単位セルの各セル電圧及び隣接する他の前記監視回路から前記信号線を介して入力される他のブロック電池の最低セル電圧を示す最低セル電圧信号に基づいて当該ブロック電池における最低セル電圧を検出すると共に、隣接する他の前記監視回路へ前記信号線を介して当該ブロック電池における前記最低セル電圧を最低セル電圧信号として出力する最低セル電圧検出回路と、
前記単位セル毎に設けられ且つ前記セル電圧検出回路により検出された当該単位セルのセル電圧が前記最低セル電圧検出回路により検出された最低セル電圧よりも高い場合に当該単位セルを放電させるとの判定結果を出力し、それ以外の場合に当該単位セルを放電させないとの判定結果を出力する判定回路と、
前記単位セル毎に設けられ且つ前記判定回路による判定結果に基づいて当該単位セルを放電させる放電回路と
を備えたことを特徴とする組電池の充電状態制御装置。
【０００９】
手段１によれば、二次電池からなる単位セルを直列に複数個接続してなるブロック電池の充電状態を監視するためにブロック電池毎に監視回路が設けられると共に、隣接する監視回路同士が信号線を介して互いに接続されている。各監視回路において、単位セル毎に設けられたセル電圧検出回路は、当該単位セルのセル電圧を検出する。また、最低セル電圧検出回路は、各セル電圧検出回路により検出された当該ブロック電池における各単位セルの各セル電圧及び隣接する他の前記監視回路から信号線を介して入力される他のブロック電池の最低セル電圧を示す最低セル電圧信号に基づいて当該ブロック電池における最低セル電圧を検出すると共に、隣接する他の監視回路へ信号線を介して当該ブロック電池における最低セル電圧を最低セル電圧信号として出力する。また、単位セル毎に設けられた判定回路は、セル電圧検出回路により検出された当該単位セルのセル電圧が最低セル電圧検出回路により検出された最低セル電圧よりも高い場合に当該単位セルを放電させるとの判定結果を出力し、それ以外の場合に当該単位セルを放電させないとの判定結果を出力する。そして、単位セル毎に設けられた放電回路は、判定回路による判定結果に基づいて当該単位セルを放電させる。
【００１０】
従って、ブロック電池を構成する各単位セルは、当該ブロック電池内の他の単位セルのセル電圧又は信号線を介して入力された最低セル電圧信号によって示される他のブロック電池の最低セル電圧よりも高い場合に放電が行われるので、当該ブロック電池を構成する複数の単位セル間及び組電池を構成する複数のブロック電池間においてセル電圧の均等化を図ることにより充電状態のバラツキを確実に低減することができる。
【００１１】
また、マイクロコンピュータを用いることなく、ハードウェア（監視回路）のみによって複数のブロック電池間で均等化を実現することができる。よって、イグニッションキーがオフの時にも監視回路が常時動作して均等化が実行されるので、マイクロコンピュータの起動が不要であり、マイクロコンピュータ起動用のタイマ回路を設ける必要がなく、コスト低減を図ることができる。
【００１２】
２．隣接する前記監視回路同士は、複数の信号線を介して互いに接続され、
前記セル電圧検出回路は、当該単位セルのセル電圧を複数の電圧レベルで検出可能に構成され、
前記最低セル電圧検出回路は、前記各セル電圧検出回路により検出された当該ブロック電池における各単位セルの各セル電圧及び隣接する他の前記監視回路から前記複数の信号線を介して入力される前記最低セル電圧信号に基づいて当該ブロック電池における最低セル電圧を前記複数の電圧レベルで検出すると共に、隣接する他の前記監視回路へ前記複数の信号線を介して当該ブロック電池における最低セル電圧を最低セル電圧信号として出力するように構成されたことを特徴とする手段１に記載の組電池の充電状態制御装置。
【００１３】
手段２によれば、隣接する監視回路同士が複数の信号線を介して互いに接続されている。各監視回路において、単位セル毎に設けられたセル電圧検出回路は、当該単位セルのセル電圧を複数の電圧レベルで検出する。また、最低セル電圧検出回路は、各セル電圧検出回路により検出された当該ブロック電池における各単位セルの各セル電圧及び隣接する他の前記監視回路から信号線を介して入力される最低セル電圧信号に基づいて当該ブロック電池における最低セル電圧を複数の電圧レベルで検出すると共に、隣接する他の監視回路へ複数の信号線を介して当該ブロック電池における最低セル電圧を最低セル電圧信号として出力する。
【００１４】
従って、ブロック電池を構成する各単位セルは、当該ブロック電池内の他の単位セルのセル電圧の電圧レベル又は信号線を介して入力された最低セル電圧信号によって示される他のブロック電池の最低セル電圧の電圧レベルよりも高い場合に放電が行われるので、当該ブロック電池を構成する複数の単位セル間及び組電池を構成する複数のブロック電池間において複数の電圧レベルでセル電圧の均等化を図ることにより充電状態のバラツキを確実に低減することができる。
【００１５】
３．前記セル電圧検出回路は、
当該単位セルのセル電圧を分圧する互いに分圧比の異なる複数の分圧回路を並列接続して構成される分圧回路部と、
前記分圧回路部の前記各分圧回路から出力される各分圧を基準電圧とそれぞれ比較して比較結果を出力する複数の比較器からなる比較回路部と
を備えたことを特徴とする請求項２に記載の組電池の充電状態制御装置。
【００１６】
手段３によれば、セル電圧検出回路において、複数の分圧回路を並列接続して構成される分圧回路部は、当該単位セルのセル電圧をそれぞれ異なる分圧比で分圧して出力し、複数の比較器からなる比較回路部は、分圧回路部の各分圧回路から出力される各分圧を基準電圧とそれぞれ比較して比較結果を出力するので、簡単な構成で当該単位セルのセル電圧を複数の電圧レベルで確実に検出することができる。
【００１７】
４．前記複数の電圧レベルは、前記単位セルの起電圧と電池残存容量との関係に基づいて設定されたことを特徴とする手段２又は３に記載の組電池の充電状態制御装置。
【００１８】
手段４によれば、複数の電圧レベルは、単位セルの起電圧と電池残存容量との関係に基づいて設定されているので、当該ブロック電池を構成する複数の単位セル間及び組電池を構成する複数のブロック電池間において電池残存容量に対応した複数の電圧レベルでセル電圧の均等化を図ることができる。
【００１９】
５．前記各監視回路の前記最低セル電圧検出回路により検出された前記最低セル電圧に基づいて当該ブロック電池の電池残存容量を算出する残存容量算出手段
をさらに備えたことを特徴とする手段４に記載の組電池の充電状態制御装置。
【００２０】
手段５によれば、複数の電圧レベルが単位セルの起電圧と電池残存容量との関係に基づいて設定されているので、残存容量算出手段は、各監視回路の最低セル電圧検出回路により検出された最低セル電圧に基づいて当該ブロック電池の電池残存容量を確実に算出することができる。
【００２１】
６．前記各監視回路は、前記各セル電圧検出回路により検出された当該ブロック電池における各単位セルの各セル電圧に基づいて当該ブロック電池における最高セル電圧を検出する最高セル電圧検出回路と、
前記各監視回路の前記最低セル電圧検出回路により検出された前記最低セル電圧及び前記最高セル電圧検出回路により検出された最高セル電圧に基づいて当該ブロック電池の電池残存容量の範囲を算出する残存容量算出手段と
をさらに備えたことを特徴とする手段１乃至４のいずれか１つに記載の組電池の充電状態制御装置。
【００２２】
手段６によれば、各監視回路において最高セル電圧検出回路は、各セル電圧検出回路により検出された当該ブロック電池における各単位セルの各セル電圧に基づいて当該ブロック電池における最高セル電圧を検出し、残存容量算出手段は、各監視回路の最低セル電圧検出回路により検出された最低セル電圧及び最高セル電圧検出回路により検出された最高セル電圧に基づいて当該ブロック電池の電池残存容量の範囲（最小値と最大値）を確実に算出することができる。
【００２３】
７．前記各監視回路は、当該ブロック電池におけるセル電圧が所定以下の場合は前記放電回路による当該単位セルの放電を禁止する放電禁止回路
をさらに備えたことを特徴とする手段１乃至６のいずれか１つに記載の組電池の充電状態制御装置。
【００２４】
手段７によれば、各監視回路において、放電禁止回路が当該ブロック電池におけるセル電圧が所定以下の場合は放電回路による当該単位セルの放電を禁止するので、セル電圧の均等化に伴って当該ブロック電池の端子電圧が過度に低下することを防止することができる。
【００２５】
８．前記各監視回路から前記最低セル電圧検出回路により検出された最低セル電圧を組電池制御用マイクロコンピュータ又は他の電子制御装置へ出力するように構成されたことを特徴とする手段１乃至７のいずれか１つに記載の組電池の充電状態制御装置。
【００２６】
手段８によれば、各監視回路から最低セル電圧検出回路により検出された最低セル電圧を組電池制御用マイクロコンピュータ又は他の電子制御装置へ出力するので、組電池制御用マイクロコンピュータ又は他の電子制御装置において複数のブロック電池における過放電や過充電の発生を確実に認識することができる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の組電池の充電状態制御装置を具体化した一実施形態について図面を参照しつつ説明する。図１は、本発明の一実施形態である組電池の充電状態制御装置１を示す全体構成図である。
【００２８】
組電池の充電状態制御装置１は、図１に示すように、複数のブロック電池ＣＧ１〜ＣＧ８を直列に接続してなる組電池３と、監視ＩＣ４１〜４８と、サービスプラグ５と、ブロック電圧・漏電検出部６と、電池ＥＣＵマイコン７とから構成されている。また、電池ＥＣＵマイコン７には、上位ＥＣＵ８が接続されると共に、組電池３に流れる電流を検出するための電流センサ１１が接続されている。尚、監視ＩＣ４１〜４８が、本発明の監視回路を、電池ＥＣＵマイコン７が、マイクロコンピュータをそれぞれ構成するものである。
【００２９】
ブロック電池ＣＧ１〜ＣＧ８は、リチウム二次電池等の充放電可能な単位セルを複数個直列に接続することによって構成される。
【００３０】
監視ＩＣ４１〜４８は、ブロック電池ＣＧ１〜ＣＧ８毎に設けられ、各ブロック電池ＣＧ１等を構成する複数の単位セルの端子電圧を均等化するための集積回路である。監視ＩＣ４１〜４８間には、隣接する他の監視ＩＣとの間で最低電圧レベルを表す信号をやり取りするために、複数の信号線がそれぞれ設けられている。
【００３１】
サービスプラグ５は、点検、修理の時に、高電圧の二次電池と他の回路とを遮断するために設けられる。ブロック電圧検出漏電検出部６は、ブロック電圧を検出すると共に、漏電を検出するための回路である。
【００３２】
電池ＥＣＵマイコン７は、ＣＰＵ（中央演算処理装置）やＲＯＭ及びＲＡＭを備え（図示せず）、ブロック電池ＣＧ１の電圧状態を把握し、データの記憶処理などを行う。
【００３３】
上位ＥＣＵ８は、電池ＥＣＵマイコン７から入力されるシリアル信号に基づいて、組電池３の充電状況を認識し、データの記憶処理などを行う。
【００３４】
補機バッテリ９は、車両の点灯装置や車内の電気機器、電子機器、電池ＥＣＵマイコン７などへ電力を供給する。サーミスタ１０は、ブロック電池ＣＧ１〜ＣＧ８の温度を検出するセンサであり、電池ＥＣＵマイコン７へ温度検出信号を出力する。電流センサ１１は、組電池３に流れる電流を検出するセンサであり、組電池３の正極端子側とＳＭＲ―Ｂ１２ａ（システムメインリレー）との間に設けられ、電池ＥＣＵマイコン７に電流検出信号を出力する。ＳＭＲ―Ｂ１２ａ（システムメインリレー正極側）、ＳＭＲ―Ｐ１２ｂ（プリシステムメインリレー）、ＳＭＲ―Ｇ１２ｃ（システムメインリレー負極側）は、充放電制御用リレーである。ＰＣＵ（パワーコントロールユニット）１３は、電圧を昇圧する昇圧コンバータやインバータなどから構成され、必要な電力を制御する。
【００３５】
次に、ブロック電池ＣＧ１〜ＣＧ８を構成する単位セルＣ２１〜Ｃ２８と監視ＩＣ４１〜４８との接続、監視ＩＣ４１〜４８間、及び監視ＩＣ４１等とマイコン７との接続について、図２乃至図４を参照しつつ説明する。図２、図３は、各単位セルＣ２１等と監視ＩＣ４１等、及び監視ＩＣ４１〜４８間の接続状態を示すブロック図である。図４は、監視ＩＣ４８とマイコン７との接続状態を示すブロック図である。
【００３６】
単位セルＣ２１〜Ｃ２８は、図２に示すように、直列に接続されており単位セルＣ２８の負極側は、ＧＮＤに接続されている。直列に接続された単位セルＣ２１〜Ｃ２８は、監視ＩＣ４１と接続されている。監視ＩＣ４１〜４８間は、隣接する他の監視ＩＣと信号線４９によって互いに接続されている。信号線４９は、各監視ＩＣ４１等に対応するブロック電池ＣＧ１等における最低セル電圧を示す最低セル電圧信号を、隣接する監視ＩＣ間で相互に伝達するため信号伝送路である。具体的には、監視ＩＣ４１−監視ＩＣ４２間、監視ＩＣ４２−監視ＩＣ４３間、監視ＩＣ４３−監視ＩＣ４４間、監視ＩＣ４４−監視ＩＣ４５間、監視ＩＣ４５−監視ＩＣ４６間、監視ＩＣ４６−監視ＩＣ４７間、監視ＩＣ４７−監視ＩＣ４８間が、それぞれ信号線４９を介して接続されている。
【００３７】
信号線４９は、図３に示すように、５組の信号線４９ａ〜４９ｅによって構成され、各組の信号線４９ａ等は、それぞれ入力用及び出力用の２本の信号線から構成される。そして、監視ＩＣ４１に接続されるブロック電池ＣＧ１を構成する複数の単位セルＣ２１〜Ｃ２ｎのセル電圧の最低値（最低セル電圧）の電圧レベルが３．２Ｖ未満の場合、信号線４９ａ〜４９ｅにおける監視ＩＣ４１から監視ＩＣ４２への出力線がすべてオフ（ローレベル）となる。最低セル電圧の電圧レベルが３．２Ｖ以上３．４Ｖ未満の場合、最も左側の信号線４９ｅのみがオン（ハイレベル）、他の信号線４９ａ〜４９ｄがオフとなる。最低セル電圧の電圧レベルが３．４Ｖ以上３．６Ｖ未満の場合、信号線４９ｄ、４９ｅがオン、信号線４９ａ〜４９ｃがオフとなる。最低セル電圧の電圧レベルが３．６Ｖ以上３．８Ｖ未満の場合、信号線４９ｃ〜４９ｅがオン、信号線４９ａ、４９ｂがオフとなる。最低セル電圧の電圧レベルが３．８Ｖ以上４．０Ｖ未満の場合、信号線４９ｂ〜４９ｅがオン、信号線４９ａのみがオフとなる。また、最低セル電圧の電圧レベルが４．０Ｖ以上の場合、信号線４９ａ〜４９ｅがすべてオンとなる。
【００３８】
一方、信号線４９ａ〜４９ｅにおける監視ＩＣ４２から監視ＩＣ４１への入力線についても、監視ＩＣ４２に接続されるブロック電池ＣＧ２を構成する複数の単位セルＣ２１〜Ｃ２ｎの最低セル電圧に応じて、上述した出力線と同様の信号状態となる。
【００３９】
このように、隣接する監視ＩＣ間に接続された５組の信号線４９ａ〜４９ｅからなる信号線４９を介して、監視ＩＣ４１〜４８間で相互に各ブロック電池ＣＧ１等における単位セルＣ２１等の最低セル電圧の電圧レベルを情報伝達することが可能となっている。
【００４０】
また、図４に示すように、ブロック電池ＣＧ８に設けられた監視ＩＣ４８と電池ＥＣＵマイコン７との間にも、隣接する監視ＩＣ間と同様に、信号線５０が設けられ、監視ＩＣ４８から電池ＥＣＵマイコン７へ最低セル電圧の電圧レベル情報が出力される。電池ＥＣＵマイコン７に接続されている監視ＩＣ４８の左端の信号線５０ｅがオフとなる場合は、ブロック電池ＣＧ８は過放電状態であり、右端の信号線５０ａがオンとなる場合は、ブロック電池ＣＧ８は、過充電状態である。このように監視ＩＣ４８から電池ＥＣＵマイコン７へ最低セル電圧レベル情報が出力されるため、ブロック電池ＣＧ１〜ＣＧ８におけるセル電圧の状態を電池ＥＣＵマイコン７が認識することができる。
【００４１】
次に、監視ＩＣ４１〜４８の回路構成について図５を参照しつつ説明する。図５は、監視ＩＣ４１等を示す回路図である。なお、監視ＩＣ４２〜４８も同一構成であるので説明を省略する。監視ＩＣ４１〜４８は、イグニッションキーがオフの時でも、常時通電されてブロック電池ＣＧ１〜ＣＧ８の監視を行う。
【００４２】
監視ＩＣ４１は、ブロック電池ＣＧ１を構成する単位セルＣ２１〜Ｃ２ｎ毎に設けられた複数（ｎ個）の均等化回路Ｋと、ブロック電池ＣＧ１における単位セルＣ２１〜Ｃ２ｎの最低セル電圧の電圧レベルを検出する最低セル電圧検出回路Ｄとから構成される。
【００４３】
均等化回路Ｋは、単位セルＣ２１の端子電圧（以下、セル電圧と称する）に応じて放電制御を行うための回路であり、セル電圧検出回路Ａと、判定回路Ｂと、放電回路Ｃとから構成される。
【００４４】
セル電圧検出回路Ａは、単位セルＣ２１等のセル電圧を検出するための回路であり、セル電圧が複数の電圧レベル（３．２Ｖ、３．４Ｖ、３．６Ｖ、３．８Ｖ、４．０Ｖ）を超えているか否かをそれぞれ検出できるように構成されている。
【００４５】
セル電圧検出回路Ａは、単位セルＣ２１等の両端に並列接続された分圧比の異なる複数の分圧回路からなる分圧回路部Ａ１と、定電流回路Ｉ１及び基準電圧源を含み基準電圧Ｖｒｅｆを供給する基準電圧供給部Ａ２と、分圧回路部Ａ１における各分圧回路の接続点ａ〜ｅにおける分圧Ｖａ〜Ｖｅと基準電圧Ｖｒｅｆとをそれぞれ比較する複数のコンパレータ（比較器）ＣＰ１ａ〜ＣＰ１ｅとから構成される。尚、基準電圧Ｖｒｅｆは、例えば、１．２Ｖ程度に設定されている。
【００４６】
分圧回路部Ａ１は、具体的には、抵抗Ｒ１と抵抗Ｒ６とが接続点ａを介して直列接続された第１分圧回路、抵抗Ｒ２と抵抗Ｒ７とが接続点ｂを介して直列接続された第２分圧回路、抵抗Ｒ３と抵抗Ｒ８とが接続点ｃを介して直列接続された第３分圧回路、抵抗Ｒ４と抵抗Ｒ９とが接続点ｄを介して直列接続された第４分圧回路、及び抵抗Ｒ５と抵抗Ｒ１０とが接続点ｅを介して直列接続された第５分圧回路を、単位セルＣ２１に対して並列接続することにより構成される。
【００４７】
分圧回路部Ａ１を構成する各分圧回路は、互いに異なる分圧比に設定されている。例えば、抵抗Ｒ１〜Ｒ５を同一の抵抗値とした場合、抵抗Ｒ６〜Ｒ１０の抵抗値の大小関係は、Ｒ６＜Ｒ７＜Ｒ８＜Ｒ９＜Ｒ１０に設定される。そして、単位セルＣ２１のセル電圧が４．０Ｖの時に接続点ａの電位Ｖａが基準電圧Ｖｒｅｆ以上となり、セル電圧３．８Ｖの時に接続点ｂの電位Ｖｂが基準電圧Ｖｒｅｆ以上となり、セル電圧３．６Ｖの時に接続点ｃの電位Ｖｃが基準電圧Ｖｒｅｆ以上となり、セル電圧３．４Ｖの時に接続点ｄの電位Ｖｄが基準電圧Ｖｒｅｆ以上となり、セル電圧３．２Ｖの時に接続点ｅの電位Ｖｅが基準電圧Ｖｒｅｆ以上となるように、抵抗Ｒ１とＲ６、Ｒ２とＲ７、Ｒ３とＲ８、Ｒ４とＲ９、Ｒ５とＲ１０との抵抗比（換言すれば、各分圧回路の分圧比）が設定される。
【００４８】
各コンパレータＣＰ１ａ〜ＣＰ１ｅの反転入力端子には、定電流回路Ｉ１と基準電圧源との接続点ＩＶ１より基準電圧Ｖｒｅｆが印加される。
【００４９】
コンパレータＣＰ１ａの非反転入力端子には、接続点ａから単位セルＣ２１のセル電圧の抵抗Ｒ１、Ｒ６による分圧Ｖａが印加される。例えば、接続点ａの電位Ｖａは、単位セルＣ２１の電圧をＶとすると、Ｖａ＝Ｖ×Ｒ６／（Ｒ１＋Ｒ６）である。コンパレータＣＰ１ｂの非反転入力端子には、接続点ｂからセル電圧の抵抗Ｒ２、Ｒ７による分圧Ｖｂが印加される。コンパレータＣＰ１ｃの非反転入力端子には、接続点ｃからセル電圧の抵抗Ｒ３、Ｒ８による分圧Ｖｃが印加される。コンパレータＣＰ１ｄの非反転入力端子には、接続点ｄからセル電圧の抵抗Ｒ４、Ｒ９による分圧Ｖｄが印加される。コンパレータＣＰ１ｅの非反転入力端子には、接続点ｅからセル電圧の抵抗Ｒ５、Ｒ１０による分圧Ｖｅが印加される。
【００５０】
そして、上記構成を有するセル電圧検出回路Ａによれば、セル電圧が４．０Ｖ以上のとき、すべてのコンパレータＣＰ１ａ〜ＣＰ１ｅからハイレベル信号が出力される。セル電圧が３．８Ｖ以上４．０Ｖ未満であるとき、コンパレータＣＰ１ａからローレベル信号が出力され、コンパレータＣＰ１ｂ〜ＣＰ１ｅからハイレベル信号が出力される。セル電圧が３．６Ｖ以上３．８Ｖ未満であるとき、コンパレータＣＰ１ａ、ＣＰ１ｂからローレベル信号が出力され、コンパレータＣＰ１ｃ〜ＣＰ１ｅからハイレベル信号が出力される。セル電圧が３．４Ｖ以上３．６Ｖ未満であるとき、コンパレータＣＰ１ａ〜ＣＰ１ｃからローレベル信号が出力され、コンパレータＣＰ１ｄ、ＣＰ１ｅからハイレベル信号が出力される。セル電圧が３．２Ｖ以上３．４Ｖ未満であるとき、コンパレータＣＰ１ａ〜ＣＰ１ｄからローレベル信号が出力され、コンパレータＣＰ１ｅからハイレベル信号が出力される。セル電圧が３．２Ｖ未満であるとき、すべてのコンパレータＣＰ１ａ〜ＣＰ１ｅからローレベル信号が出力される。
【００５１】
判定回路Ｂは、セル電圧検出回路Ａによるセル電圧の検出結果と出力線Ｏａ〜Ｏｅの信号とに基づいて、単位セルＣ２１の放電を行うか否かを判定するための回路であって、複数のＡＮＤゲート３１ａ〜３１ｅと、１つのＯＲゲート３１ｆとから構成される。
【００５２】
ＡＮＤゲート３１ａは、入力側にはコンパレータＣＰ１ａの出力端子が接続されると共に、出力線ＯａがＮＯＴゲートを介して接続され（入力側の小さなマル（○）は、ＮＯＴゲートの省略記号。以下同様。）、出力側にはＯＲゲート３１ｆが接続される。そして、コンパレータＣＰ１ａの出力がハイレベル（単位セルＣ２１のセル電圧が４．０Ｖ以上）であり且つ出力線Ｏａがローレベル（最低セル電圧が４．０Ｖ未満）であるとき、ＡＮＤゲート３１ａから放電実行を示すハイレベル信号が出力され、それ以外では放電停止を示すローレベル信号が出力される。
【００５３】
ＡＮＤゲート３１ｂは、入力側にはコンパレータＣＰ１ｂの出力端子が接続されると共に、出力線ＯｂがＮＯＴゲートを介して接続され、出力側にはＯＲゲート３１ｆが接続される。そして、コンパレータＣＰ１ｂの出力がハイレベル（単位セルＣ２１のセル電圧が３．８Ｖ以上）であり且つ出力線Ｏｂがローレベル（最低セル電圧が３．８Ｖ未満）であるとき、ＡＮＤゲート３１ｂから放電実行を示すハイレベル信号が出力され、それ以外では放電停止を示すローレベル信号が出力される。
【００５４】
ＡＮＤゲート３１ｃは、入力側にはコンパレータＣＰ１ｃの出力端子が接続されると共に、出力線ＯｃがＮＯＴゲートを介して接続され、出力側にはＯＲゲート３１ｆが接続される。従って、コンパレータＣＰ１ｃの出力がハイレベル（単位セルＣ２１のセル電圧が３．６Ｖ以上）であり且つ出力線Ｏｃがローレベル（最低セル電圧が３．６Ｖ未満）であるとき、ＡＮＤゲート３１ｃから放電実行を示すハイレベル信号が出力され、それ以外では放電停止を示すローレベル信号が出力される。
【００５５】
ＡＮＤゲート３１ｄは、入力側にはコンパレータＣＰ１ｄの出力端子が接続されると共に、出力線ＯｄがＮＯＴゲートを介して接続され、出力側にはＯＲゲート３１ｆが接続される。従って、コンパレータＣＰ１ｄの出力がハイレベル（単位セルＣ２１のセル電圧が３．４Ｖ以上）であり且つ出力線Ｏｄがローレベル（最低セル電圧が３．４Ｖ未満）であるとき、ＡＮＤゲート３１ｄから放電実行を示すハイレベル信号が出力され、それ以外では放電停止を示すローレベル信号が出力される。
【００５６】
ＡＮＤゲート３１ｅは、入力側にはコンパレータＣＰ１ｅの出力端子が接続されると共に、出力線ＯｅがＮＯＴゲートを介して接続され、出力側にはＯＲゲート３１ｆが接続される。従って、コンパレータＣＰ１ｅの出力がハイレベル（単位セルＣ２１のセル電圧が３．２Ｖ以上）であり且つ出力線Ｏｅがローレベル（最低セル電圧が３．２Ｖ未満）であるとき、ＡＮＤゲート３１ｅから放電実行を示すハイレベル信号が出力され、それ以外では放電停止を示すローレベル信号が出力される。
【００５７】
ＯＲゲート３１ｆは、入力側にＡＮＤゲート３１ａ〜３１ｅの出力が接続され、これらの論理和を出力する。また、ＯＲゲート３１ｆの出力側には、放電回路Ｃが接続されている。従って、ＯＲゲート３１ｆは、ＡＮＤゲート３１ａ〜３１ｅの出力のいずれかがハイレベルであるとき、放電実行を示すハイレベル信号を出力し、ＡＮＤゲート３１ａ〜３１ｅの出力のすべてがローレベルであるとき、放電停止を示すローレベル信号を出力する。
【００５８】
放電回路Ｃは、判定回路Ｂによる判定結果である出力信号に基づいて単位セルＣ２１等を個別に放電実行又は放電停止するための回路であって、トランジスタＴＲ１と、放電抵抗Ｒとから構成される。トランジスタＴＲ１は、ベースにＯＲゲート３１ｆの出力側が、コレクタに単位セルＣ２１の正極側が、エミッタに放電抵抗Ｒの一端がそれぞれ接続され、放電抵抗Ｒの他端は単位セルＣ２１の負極側に接続されている。ＯＲゲート３１ｆからハイレベル信号が出力されてトランジスタＴＲ１がオンされ、コレクタ−エミッタ間が導通状態となって放電抵抗Ｒに電流が流れることにより、単位セルＣ２１の放電が行われる（放電実行）。一方、ＯＲゲート３１ｆからローレベル信号が出力されるとき、トランジスタＴＲ１はオフとなるので、コレクタ−エミッタ間が遮断状態となって放電抵抗Ｒに電流が流れず、単位セルＣ２１の放電は行われない（放電停止）。
【００５９】
最低セル電圧検出回路Ｄは、複数のＡＮＤゲート３５ａ〜３５ｅによって構成される。ＡＮＤゲート３５ａの入力側には、コンパレータＣＰ１ａ〜ＣＰｎａの出力と、隣接する上位の監視ＩＣとのインタフェースＩＦ１ａの入力側と、隣接する下位の監視ＩＣとのインタフェースＩＦ２ａの入力側とが入力される。従って、ＡＮＤゲート３５ａへの入力のうち、１つでもローレベルがある場合、換言すれば、単位セルＣ２１〜Ｃ２ｎのいずれかのセル電圧検出結果が４．０Ｖ未満、又は隣接する上位の監視ＩＣから信号線４９ａを介して入力される最低セル電圧レベルが４．０Ｖ未満、又は隣接する下位の監視ＩＣから信号線４９ａを介して入力される最低セル電圧が４．０Ｖ未満である場合、ＡＮＤゲート３５ａから出力線Ｏａへローレベル信号が出力され、それ以外ではハイレベル信号が出力される。
【００６０】
ＡＮＤゲート３５ｂの入力側には、コンパレータＣＰ１ｂ〜ＣＰｎｂの出力と、隣接する上位の監視ＩＣとのインタフェースＩＦ１ｂの入力側と、隣接する下位の監視ＩＣとのインタフェースＩＦ２ｂの入力側とが入力される。従って、ＡＮＤゲート３５ｂへの入力のうち、１つでもローレベルがある場合、換言すれば、単位セルＣ２１〜Ｃ２ｎのいずれかのセル電圧検出結果が３．８Ｖ未満、又は隣接する上位の監視ＩＣから信号線４９ｂを介して入力される最低セル電圧が３．８Ｖ未満、又は隣接する下位の監視ＩＣから信号線４９ｂを介して入力される最低電圧レベルが３．８Ｖ未満である場合、ＡＮＤゲート３５ｂから出力線Ｏｂへローレベル信号が出力され、それ以外ではハイレベル信号が出力される。
【００６１】
ＡＮＤゲート３５ｃの入力側には、コンパレータＣＰ１ｃ〜ＣＰｎｃの出力と、隣接する上位の監視ＩＣとのインタフェースＩＦ１ｃの入力側と、隣接する下位の監視ＩＣとのインタフェースＩＦ２ｃの入力側とが入力される。従って、ＡＮＤゲート３５ｃへの入力のうち、１つでもローレベルがある場合、換言すれば、単位セルＣ２１〜Ｃ２ｎのいずれかのセル電圧検出結果が３．６Ｖ未満、又は隣接する上位の監視ＩＣから信号線４９ｃを介して入力される最低セル電圧が３．６Ｖ未満、又は隣接する下位の監視ＩＣから信号線４９ｃを介して入力される最低電圧レベルが３．６Ｖ未満である場合、ＡＮＤゲート３５ｃから出力線Ｏｃへローレベル信号が出力され、それ以外ではハイレベル信号が出力される。
【００６２】
ＡＮＤゲート３５ｄの入力側には、コンパレータＣＰ１ｄ〜ＣＰｎｄの出力と、隣接する上位の監視ＩＣとのインタフェースＩＦ１ｄの入力側と、隣接する下位の監視ＩＣとのインタフェースＩＦ２ｄの入力側とが入力される。従って、ＡＮＤゲート３５ｄへの入力のうち、１つでもローレベルがある場合、換言すれば、単位セルＣ２１〜Ｃ２ｎのいずれかのセル電圧検出結果が３．４Ｖ未満、又は隣接する上位の監視ＩＣから信号線４９を介して入力される最低セル電圧が３．４Ｖ未満、又は隣接する下位の監視ＩＣから信号線４９を介して入力される最低電圧レベルが３．４Ｖ未満である場合、ＡＮＤゲート３５ｄから出力線Ｏｄへローレベル信号が出力され、それ以外ではハイレベル信号が出力される。
【００６３】
ＡＮＤゲート３５ｅの入力側には、コンパレータＣＰ１ｅ〜ＣＰｎｅの出力と、隣接する上位の監視ＩＣとのインタフェースＩＦ１ｅの入力側と、隣接する下位の監視ＩＣとのインタフェースＩＦ２ｅの入力側とが入力される。従って、ＡＮＤゲート３５ｅへの入力のうち、１つでもローレベルがある場合、換言すれば、単位セルＣ２１〜Ｃ２ｎのいずれかのセル電圧検出結果が３．２Ｖ未満、又は隣接する上位の監視ＩＣから信号線４９を介して入力される最低セル電圧が３．２Ｖ未満、又は隣接する下位の監視ＩＣから信号線４９を介して入力される最低電圧レベルが３．２Ｖ未満である場合、ＡＮＤゲート３５ｅから出力線Ｏｅへローレベル信号が出力され、それ以外ではハイレベル信号が出力される。
【００６４】
次に、組電池の充電状態制御装置１においてセル電圧の均等化を実施する際の各部の作用について説明する。尚、以下の説明では、監視ＩＣ４１等の初期状態が、上位の監視ＩＣから信号線４９を介して入力される最低電圧信号が３．６Ｖ以上３．８Ｖ未満、下位の監視ＩＣから信号線４９を介して入力される最低低電圧信号が３．２Ｖ以上３．４Ｖ未満、単位セルＣ２１の端子電圧は３．５Ｖ、単位セルＣ２２〜Ｃ２ｎの端子電圧はすべて３．９Ｖであると仮定する。
【００６５】
上記条件より、上位の監視ＩＣから信号線４９を介して入力される最低セル電圧を表す信号は、３．６Ｖ以上３．８Ｖ未満を示している。つまり、上位とのインタフェースＩＦ１ａ〜ＩＦ１ｅからの入力信号は、順に、Ｌ，Ｌ，Ｈ，Ｈ，Ｈとなっている（「Ｌ」はローレベルを、「Ｈ」はハイレベルをそれぞれ表す。以下同様。）。また、下位の監視ＩＣから信号線４９を介して入力される最低セル電圧を表す信号は、３．２Ｖ以上３．４Ｖ未満を示している。つまり、下位とのインタフェースＩＦ２ａ〜ＩＦ２ｅからの入力信号は、順に、Ｌ，Ｌ，Ｌ，Ｌ，Ｈとなる。
【００６６】
セル電圧検出回路Ａにおいて、分圧回路部Ａ１の接続点ａ〜ｅから分圧Ｖａ〜ＶｅがコンパレータＣＰ１ａ〜ＣＰ１ｅの非反転入力端子にそれぞれ入力され、基準電圧ＶｒｅｆがコンパレータＣＰ１ａ〜ＣＰ１ｅの反転入力端子にそれぞれ入力される。単位セルＣ２１の端子電圧は３．５Ｖであるので、コンパレータＣＰ１ａ〜ＣＰ１ｅからの出力は、順に、Ｌ，Ｌ，Ｌ，Ｈ，Ｈとなる。
【００６７】
一方、最低セル電圧検出回路Ｄにおいて、ＡＮＤゲート３５ａは、上位とのインタフェースＩＦ１ａ、単位セルＣ２１、単位セルＣ２２〜Ｃ２ｎ、及び下位とのインタフェースＩＦ２ａからそれぞれローレベルが入力されるため、これらの論理積であるローレベル信号が出力線Ｏａへ出力される。ＡＮＤゲート３５ｂは、単位セルＣ２２〜Ｃ２ｎからハイレベル信号が入力されるが（端子電圧≧３．８Ｖ）、上位とのインタフェースＩＦ１ｂ、単位セルＣ２１、及び下位とのインタフェースＩＦ２ｂからそれぞれローレベル信号が入力されるため、これらの論理積であるローレベル信号が出力線Ｏｂへ出力される。ＡＮＤゲート３５ｃは、上位とのインタフェースＩＦ１ｃ及び単位セルＣ２２〜Ｃ２ｎからハイレベル信号が入力されるが、単位セルＣ２１及び下位とのインタフェースＩＦ２ｃからローレベル信号が入力されるため、これらの論理積であるローレベル信号が出力線Ｏｃへ出力される。ＡＮＤゲート３５ｄは、上位とのインタフェースＩＦ１ｄ、単位セルＣ２１、Ｃ２２〜Ｃ２ｎからハイレベル信号が入力されるが、下位とのインタフェースＩＦ２ｄからローレベル信号が入力されるため、これらの論理積であるローレベル信号が出力線Ｏｄへ出力される。ＡＮＤゲート３５ｅは、上位とのインタフェースＩＦ１ｅ、単位セルＣ２１、Ｃ２２〜Ｃ２ｎ、下位とのインタフェースＩＦ２ｅからすべてハイレベル信号が入力されるため、これらの論理積であるハイレベル信号が出力線Ｏｅへ出力される。つまり、最低セル電圧検出回路Ｄから出力線Ｏａ〜Ｏｅへ、順に、Ｌ，Ｌ，Ｌ，Ｌ，Ｈの各信号が出力される。尚、出力線Ｏｅのみがハイレベルであることは、最低セル電圧の電圧レベルが３．２Ｖ以上３．４Ｖ未満であると検出されたことを示している。
【００６８】
次に、判定回路Ｂにおいて、ＡＮＤゲート３１ａは、非反転入力端子にコンパレータＣＰ１ａの出力であるローレベルが入力され、反転入力端子に出力線Ｏａの出力であるローレベルがＮＯＴゲートにより反転された結果であるハイレベルが入力され、これらの論理積であるローレベルを出力する。ＡＮＤゲート３１ｂは、非反転入力端子にコンパレータＣＰ１ｂの出力であるローレベルが入力され、反転入力端子に出力線Ｏｂの出力であるローレベルがＮＯＴゲートにより反転された結果であるハイレベルが入力され、これらの論理積であるローレベルを出力する。ＡＮＤゲート３１ｃは、非反転入力端子にコンパレータＣＰ１ｃの出力であるローレベルが入力され、反転入力端子に出力線Ｏｃの出力であるローレベルがＮＯＴゲートにより反転された結果であるハイレベルが入力され、これらの論理積であるローレベルを出力する。ＡＮＤゲート３１ｄは、非反転入力端子にコンパレータＣＰ１ｄの出力であるハイレベルが入力され、反転入力端子に出力線Ｏｄの出力であるローレベルがＮＯＴゲートにより反転された結果であるハイレベルが入力され、これらの論理積であるハイレベルを出力する。ＡＮＤゲート３１ｅは、非反転入力端子にコンパレータＣＰ１ｅの出力であるハイレベルが入力され、反転入力端子に出力線Ｏｅの出力であるハイレベルがＮＯＴゲートにより反転された結果であるローレベルが入力され、これらの論理積であるローレベルを出力する。そして、ＯＲゲート３１ｆは、ＡＮＤゲート３１ａ〜３１ｅの出力であるＬ，Ｌ，Ｌ，Ｈ，Ｌが入力されることにより、これらの論理和としてハイレベル信号を出力する。
【００６９】
放電回路Ｃでは、ＯＲゲート３１ｆからのハイレベル信号の入力によってトランジスタＴＲ１がオンし、コレクタ−エミッタ間が導通状態となって放電抵抗Ｒに電流が流れることによって単位セルＣ２１の放電が行われる。
【００７０】
このようにして単位セルＣ２１の放電が継続すると、セル電圧が３．５Ｖから徐々に低下していき、やがて３．４Ｖを下回る。すると、セル電圧検出回路ＡにおけるコンパレータＣｐ１ｄからの出力は、ハイレベルからローレベルへ変化する。従って、判定回路ＢにおけるＡＮＤゲート３１ｄは、非反転入力端子にローレベルが入力され、反転入力端子に出力線Ｏｄの出力であるローレベルがＮＯＴゲートにより反転された結果であるハイレベルが入力され、これらの論理積であるローレベルを出力する。ＯＲゲート３１ｆは、ＡＮＤゲート３１ａ〜３１ｅの出力であるＬ，Ｌ，Ｌ，Ｌ，Ｌが入力されることにより、これらの論理和としてローレベルを出力する。
【００７１】
放電回路Ｃでは、ＯＲゲート３１ｆからのローレベル信号の入力によってトランジスタＴＲ１がオフし、コレクタ−エミッタ間が遮断状態となって放電抵抗Ｒに電流が流れなくなり、単位セルＣ２１の放電は停止される。
【００７２】
そして、ブロック電池ＣＧ１を構成する単位セルＣ２１〜Ｃ２ｎについて、監視ＩＣ４１等が上述した動作をすることによって各単位セルＣ２１等の電圧レベルが最低セル電圧の電圧レベルに一致するように放電が行われ、これによってセル電圧の均等化が図られる。さらに、信号線４９を介して互いに接続された他の監視ＩＣ４２等も同様に動作することによって、組電池３を構成する複数のブロック電池ＣＧ１〜ＣＧ８全体においてセル電圧が均等化されることになる。
【００７３】
以上詳述したことから明らかなように、本実施形態の組電池の充電状態制御装置１は、二次電池からなる単位セルＣ２１等を直列に複数個接続してなるブロック電池ＣＧ１等を直列に複数個接続して構成される組電池３の充電状態を制御する装置であって、各ブロック電池ＣＧ１等の充電状態を監視するためにブロック電池毎に監視ＩＣ４１等が設けられ、
隣接する監視ＩＣ４１等同士は、信号線４９を介して互いに接続され、各監視ＩＣ４１等は、単位セルＣ２１等毎に設けられ且つ当該単位セルＣ２１等のセル電圧を検出するセル電圧検出回路Ａと、各セル電圧検出回路Ａにより検出された当該ブロック電池ＣＧ１等における各単位セルＣ２１等の各セル電圧及び隣接する他の監視ＩＣから信号線４９を介して入力される他のブロック電池ＣＧ２等の最低セル電圧を示す最低セル電圧信号に基づいて当該ブロック電池ＣＧ１等における最低セル電圧を検出すると共に、隣接する他の監視ＩＣ４２等へ信号線４９を介して当該ブロック電池ＣＧ１等における最低セル電圧を最低セル電圧信号として出力する最低セル電圧検出回路Ｄと、単位セルＣ２１等毎に設けられ且つセル電圧検出回路Ａにより検出された当該単位セルＣ２１等のセル電圧が最低セル電圧検出回路Ｄにより検出された最低セル電圧よりも高い場合に当該単位セルＣ２１等を放電させるとの判定結果を出力し、それ以外の場合に当該単位セルＣ２１等を放電させないとの判定結果を出力する判定回路Ｂと、単位セルＣ２１等毎に設けられ且つ判定回路Ｂによる判定結果に基づいて当該単位セルＣ２１等を放電させる放電回路Ｃとを備えている。
【００７４】
そして、組電池の充電状態制御装置１によれば、各監視ＩＣ４１等において、単位セルＣ２１等毎に設けられたセル電圧検出回路Ａは、当該単位セルＣ２１等のセル電圧を検出する。また、最低セル電圧検出回路Ｄは、各セル電圧検出回路Ａ等により検出された当該ブロック電池ＣＧ１における各単位セルＣ２１等の各セル電圧及び隣接する他の監視ＩＣ４２等から信号線４９を介して入力される他のブロック電池ＣＧ２等の最低セル電圧を示す最低セル電圧信号に基づいて当該ブロック電池ＣＧ１等における最低セル電圧を検出すると共に、隣接する他の監視ＩＣ４２等へ信号線４９を介して当該ブロック電池ＣＧ１における最低セル電圧を最低セル電圧信号として出力する。また、単位セルＣ２１等毎に設けられた判定回路Ｂは、セル電圧検出回路Ａにより検出された当該単位セルＣ２１等のセル電圧が最低セル電圧検出回路Ｄにより検出された最低セル電圧よりも高い場合に当該単位セルを放電させるとの判定結果を出力し、それ以外の場合に当該単位セルＣ２１等を放電させないとの判定結果を出力する。そして、単位セルＣ２１等毎に設けられた放電回路Ｃは、判定回路Ｂによる判定結果に基づいて当該単位セルＣ２１等を放電させる。
【００７５】
従って、ブロック電池ＣＧ１等を構成する各単位セルＣ２１等は、当該ブロック電池ＣＧ１等内の他の単位セルＣ２２等のセル電圧又は信号線４９を介して入力された最低セル電圧信号によって示される他のブロック電池ＣＧ２等の最低セル電圧よりも高い場合に放電が行われるので、当該ブロック電池ＣＧ１等を構成する複数の単位セルＣ２１〜Ｃ２ｎ間及び組電池３を構成する複数のブロック電池ＣＧ１〜ＣＧ８間においてセル電圧の均等化を図ることにより充電状態のバラツキを確実に低減することができる。
【００７６】
また、マイクロコンピュータを用いることなく、ハードウェア（複数の監視ＩＣ４１等）のみによって複数のブロック電池ＣＧ１〜ＣＧ８間で均等化を実現することができる。よって、イグニッションキーがオフの時にも監視ＩＣ４１等が常時動作して均等化が実行されるので、マイコン７の起動が不要であり、マイコン起動用のタイマ回路を設ける必要がなく、コスト低減を図ることができる。
【００７７】
特に、隣接する監視ＩＣ４１等同士が複数の信号線４９ａ〜４９ｅを介して互いに接続されている。各監視ＩＣ４１等において、セル電圧検出回路Ａは、当該単位セルＣ２１等のセル電圧を複数の電圧レベル（４．０Ｖ、３．８Ｖ、３．６Ｖ、３．４Ｖ、３．２Ｖ）で検出する。また、最低セル電圧検出回路Ｄは、各セル電圧検出回路Ａにより検出された当該ブロック電池ＣＧ１等における各単位セルＣ２１等の各セル電圧及び隣接する他の監視ＩＣ４２等から複数の信号線４９ａ〜４９ｅを介して入力される最低セル電圧信号に基づいて当該ブロック電池ＣＧ１における最低セル電圧を複数の電圧レベルで検出すると共に、隣接する他の監視ＩＣ４２等へ複数の信号線４９ａ〜４９ｅを介して当該ブロック電池ＣＧ１等における最低セル電圧を最低セル電圧信号として出力する。また、判定回路Ｂは、セル電圧検出回路Ａにより検出された当該単位セルＣ２１等のセル電圧の電圧レベルが最低セル電圧検出回路Ｄにより検出された最低セル電圧の電圧レベルよりも高い場合に当該単位セルＣ２１を放電させるとの判定結果を出力し、それ以外の場合に当該単位セルを放電させないとの判定結果を出力し、放電回路Ｃが判定回路Ｂによる判定結果に基づいて当該単位セルＣ２１等を放電させる。
【００７８】
従って、ブロック電池ＣＧ１等を構成する各単位セルＣ２１等は、当該ブロック電池ＣＧ１等内の他の単位セルＣ２１等のセル電圧の電圧レベル又は信号線４９ａ〜４９ｅを介して入力された最低セル電圧信号によって示される他のブロック電池ＣＧ２等の最低セル電圧の電圧レベルよりも高い場合に放電が行われるので、当該ブロック電池ＣＧ１等を構成する複数の単位セルＣ２１〜Ｃ２ｎ間及び組電池３を構成する複数のブロック電池ＣＧ１〜ＣＧ８間において複数の電圧レベルでセル電圧の均等化を図ることにより充電状態のバラツキを確実に低減することができる。
【００７９】
また、セル電圧検出回路Ａは、当該単位セルＣ２１等のセル電圧を分圧する互いに分圧比の異なる複数の分圧回路を並列接続して構成される分圧回路部Ａ１と、分圧回路部Ａ１の各分圧回路から出力される各分圧を基準電圧Ｖｒｅｆとそれぞれ比較して比較結果を出力する複数の比較器としてのコンパレータＣＰ１ａ〜ＣＰ１ｅからなる比較回路部Ａ２とを備えている。よって、簡単な構成で当該単位セルＣ２１等のセル電圧を複数の電圧レベルで確実に検出することができる。
【００８０】
また、各監視ＩＣ４１等から最低セル電圧検出回路Ｄにより検出された最低セル電圧を、複数の信号線５０ａ〜５０ｅを介してマイコン７や上位ＥＣＵ８へ出力するように構成されているので、マイコン７又は上位ＥＣＵ８において複数のブロック電池ＣＧ１〜ＣＧ８における過放電や過充電の発生を確実に認識することができる。尚、信号線５０ａがオン（Ｈレベル）の場合、マイコン７等はブロック電池ＣＧ１等が過充電であると認識し、信号線５０ｅがオフ（ローレベル）の場合、ブロック電池ＣＧ１等が過放電であると認識することができる。
【００８１】
さらに、マイコン７は、各監視ＩＣ４１等の最低セル電圧検出回路Ｄにより検出された最低セル電圧に基づいて当該ブロック電池ＣＧ１等のＳＯＣ（Ｓｔａｔｅ  ｏｆ  Ｃｈａｒｇｅ，電池残存容量）を算出する。具体的には、マイコン７において、ＣＰＵがＲＯＭからＳＯＣ算出プログラムを読み出し、複数の信号線５０ａ〜５０ｅを介して取得した最低セル電圧に単位セル数を乗じてブロック電池ＣＧ１の起電圧（下限値）を算出するステップと、実験等によって予め求められている起電圧とＳＯＣとの関係（起電圧が何ボルトの時にＳＯＣが何％になるかの関係）を表すテーブルや関数に基づいて起電圧に対応するＳＯＣを算出するステップとを実行する。尚、マイコン７が、本発明の残存容量算出手段を構成するものである。
【００８２】
尚、本発明は上述した実施の形態に限定されるものではなく、本発明の主旨を逸脱しない範囲で種々の変更を施すことが可能であることは云うまでもない。
【００８３】
例えば、上記実施形態では、セル電圧検出回路Ａ、最低セル電圧検出回路Ｄ、信号線４９における複数の電圧レベルを等間隔（０．２Ｖ間隔で５段階）に設定した例を示したが、複数の電圧レベルを、単位セルＣ２１等の起電圧とＳＯＣとの関係に基づいて設定してもよい。ここで、図６は、第１変形例を説明するための説明図であり、単位セルの起電圧とＳＯＣとの関係を示すグラフである。すなわち、本変形例では、電圧レベルを、ＳＯＣ１００％に対応するＶ１００、ＳＯＣ８０％に対応するＶ８０、ＳＯＣ６０％に対応するＶ６０、ＳＯＣ４０％に対応するＶ４０、ＳＯＣ２０％に対応するＶ２０の５段階に設定している。本変形例によれば、当該ブロック電池ＣＧ１を構成する複数の単位セルＣ２１〜Ｃ２ｎ間及び組電池３を構成する複数のブロック電池ＣＧ１〜ＣＧ８間において、ＳＯＣ１００％、８０％、６０％、４０％にそれぞれ対応した複数の電圧レベルでセル電圧の均等化を図ることができる。また、本変形例において、マイコン７は、各監視ＩＣ４１等の最低セル電圧検出回路Ａにより検出された最低セル電圧に基づいて当該ブロック電池ＣＧ１等のＳＯＣをより簡単に算出することができる。すなわち、電圧レベルが単位セルＣ２１等の起電圧とＳＯＣとの関係に基づいて設定されているので、最低セル電圧に単位セル数を乗じてブロック電池ＣＧ１の起電圧を算出し、実験等によって予め求められている起電圧とＳＯＣとの関係を表す関数、テーブル等に基づいて簡単にＳＯＣを算出することができる。
【００８４】
また、上記実施形態において、各監視ＩＣ４１等において当該ブロック電池ＣＧ１等における最低セル電圧検出回路Ｄに加えて、最高セル電圧を検出するための最高セル電圧検出回路Ｅを設ける構成としてもよい。ここで、図７は、第２変形例における最高セル電圧検出回路Ｅの回路構成を示す回路図である。すなわち、本変形例では、各監視ＩＣ４１等は、各セル電圧検出回路Ａにより検出された当該ブロック電池ＣＧ１における各単位セルＣ２１等の各セル電圧に基づいて当該ブロック電池ＣＧ１等における最高セル電圧を検出する最高セル電圧検出回路Ｅを備えている。
【００８５】
最高セル電圧検出回路Ｅは、複数のＯＲゲート３６ａ〜３６ｅによって構成され、ＯＲゲート３６ａの入力には、コンパレータＣＰ１ａ〜ＣＰｎａの出力と上位とのインタフェースＩＦ１ａの入力側と下位とのインタフェースＩＦ２ａの入力側から入力される。ＯＲゲート３６ａ〜３６ｅは、入力のうちの１つでもハイレベルがある場合は、ハイレベル信号を出力する。従って、例えば、ブロック電池ＣＧ１における最高セル電圧が３．９Ｖである場合、ＯＲゲート３６ａの出力のみがローレベルとなり、ＯＲゲート３６ｂ〜３６ｅの出力がハイレベルとなる。
【００８６】
そして、マイコン７は、各監視ＩＣ７の最低セル電圧検出回路Ｄにより検出された最低セル電圧及び最高セル電圧検出回路Ｅにより検出された最高セル電圧に基づいて当該ブロック電池ＣＧ１のＳＯＣの範囲（最小値と最大値）を確実に算出することができる。
【００８７】
また、上記実施形態では、各単位セルＣ２１等のセル電圧の電圧レベルが最低セル電圧の電圧レベルよりも高い場合は常に単位セルＣ２１の放電が許可される構成であったが、セル電圧が所定の電圧レベル以下の場合は、最低セル電圧よりも高い場合であっても、放電回路Ｃによる当該単位セルＣ２１等の放電を禁止するように構成してもよい。すなわち、組電池３を構成する二次電池の種類や特性、用途によっては、セル電圧が所定以下になったとき、セル電圧の均等化よりも組電池３全体で必要な電圧を維持することを優先すべきで、例えば、ハイブリッド自動車のエンジン始動最低容量を残すような場合があるからである。
【００８８】
ここで、図８は、放電禁止回路Ｆを設けた第３変形例の監視ＩＣ４１の回路構成を示す回路図である。図８に示すように、本変形例では、図５に示す上記実施形態の監視ＩＣ４１の回路構成に対して放電禁止回路Ｆが追加されている。放電禁止回路Ｆは、当該ブロック電池ＣＧ１等におけるセル電圧が、予めスイッチによって設定された所定の電圧レベル以下の場合は放電回路Ｃによる当該単位セルＣ２１等の放電を禁止する回路である。
【００８９】
以下、放電禁止回路Ｆの回路構成について説明する。放電禁止回路Ｆは、定電流回路Ｉ２に複数の分圧回路を並列接続してなり、各分圧回路の接地側にスイッチが設けられている。より具体的には、抵抗ＲＳ１とＲＳ１０とを直列接続した分圧回路は、抵抗ＲＳ１の一端が定電流回路Ｉ２に、抵抗ＲＳ１とＲＳ１０との接続点がＡＮＤゲート３１ｅ〜３ｎｅの入力側に、抵抗ＲＳ１０の他端がスイッチＳＷ１に、スイッチＳＷ１の他端がＧＮＤ（グランド）にそれぞれ接続されている。抵抗ＲＳ２とＲＳ９とを直列接続した分圧回路は、抵抗ＲＳ２の一端が定電流回路Ｉ２に、抵抗ＲＳ２とＲＳ９との接続点がＡＮＤゲート３１ｄ〜３ｎｄの入力側に、抵抗ＲＳ９の他端がスイッチＳＷ２に、スイッチＳＷ２の他端がＧＮＤにそれぞれ接続されている。抵抗ＲＳ３とＲＳ８とを直列接続した分圧回路は、抵抗ＲＳ３の一端が定電流回路Ｉ２に、抵抗ＲＳ３とＲＳ８との接続点がＡＮＤゲート３１ｃ〜３ｎｃの入力側に、抵抗ＲＳ８の他端がスイッチＳＷ３に、スイッチＳＷ３の他端がＧＮＤにそれぞれ接続されている。抵抗ＲＳ４とＲＳ７とを直列接続した分圧回路は、抵抗ＲＳ４の一端が定電流回路Ｉ２に、抵抗ＲＳ４とＲＳ７との接続点がＡＮＤゲート３１ｂ〜３ｎｂの入力側に、抵抗ＲＳ７の他端がスイッチＳＷ４に、スイッチＳＷ４の他端がＧＮＤにそれぞれ接続されている。抵抗ＲＳ５とＲＳ６とを直列接続した分圧回路は、抵抗ＲＳ５の一端が定電流回路Ｉ２に、抵抗ＲＳ５とＲＳ６との接続点がＡＮＤゲート３１ａ〜３ｎａの入力側に、抵抗ＲＳ６の他端がスイッチＳＷ５に、スイッチＳＷ５の他端がＧＮＤにそれぞれ接続されている。
【００９０】
次に、放電禁止回路Ｆの作用について説明する。ここで、スイッチＳＷ１〜ＳＷ３はオンに設定され、スイッチＳＷ４、ＳＷ５はオフに設定されているものとする。このため、抵抗ＲＳ１、ＲＳ１０の接続点からＡＮＤゲート３１ｅへ、抵抗ＲＳ２、ＲＳ９の接続点からＡＮＤゲート３１ｄへ、抵抗ＲＳ３、ＲＳ８の接続点からＡＮＤゲート３１ｃへそれぞれＬレベルの電位が入力され、抵抗ＲＳ４、ＲＳ７の接続点からＡＮＤゲート３１ｂへ、抵抗ＲＳ５、ＲＳ６の接続点からＡＮＤゲート３１ａへそれぞれＨレベルの電位が入力される。
【００９１】
従って、ＡＮＤゲート３１ａの出力は、上記実施形態と同様に、コンパレータＣＰ１ａ及び出力線Ｏａからの入力によって決定され、ＡＮＤゲート３１ｂの出力は、コンパレータＣＰ１ｂ及び出力線Ｏｂからの入力によって決定される。換言すれば、単位セルＣ２１等のセル電圧が３．８Ｖ以上においては、セル電圧が最低セル電圧よりも高い場合、放電回路Ｃによる放電が許可される。一方、ローレベルの電位が入力されるＡＮＤゲート３１ｃ、３１ｄ、３１ｅでは、出力が常にローレベルとなる。換言すれば、単位セルＣ２１等のセル電圧が３．８Ｖ未満においては、セル電圧が最低セル電圧よりも高い場合であっても、放電回路Ｃによる放電が禁止される。これにより、スイッチによって予め設定された所定電圧以下ではセル電圧の均等化が行われないことになるが、組電池３全体として必要とされる電圧を維持することが可能となる。
【００９２】
次に、マイコン７においてブロック電池ＣＧ１等におけるセル電圧を検出するための具体的構成例である第４変形例について、図９を参照しつつ説明する。図９は、第４変形例を示す回路図であって、上位の監視ＩＣとのインタフェースＩＦ１ａと、下位の監視ＩＣとのインタフェースＩＦ２ａと、電池ＥＣＵマイコン７と、マイコン７と監視ＩＣ間インタフェースＩＦ１ａとのインタフェースＭ１とを示す回路図である。
【００９３】
上位の監視ＩＣとのインタフェースＩＦ１ａと下位の監視ＩＣとのインタフェースＩＦ２ａとは、監視ＩＣ４１等の上位側と下位側とにそれぞれ設置されて二つ１組で機能するものである。すなわち、上位側監視ＩＣの出力線Ｏａ等における最低セル電圧信号が、下位とのインタフェースＩＦ２ａから信号線４９を介して下位側監視ＩＣの上位とのインタフェースＩＦ１ａへ伝達され、下位側監視ＩＣの入力線Ｉａ等へ伝達される。一方、下位側監視ＩＣの出力線Ｏａ等における最低セル電圧信号が、上位とのインタフェースＩＦ１ａから信号線４９を介して上位側監視ＩＣの下位とのインタフェースＩＦ２ａへ伝達され、上位側監視ＩＣの入力線Ｉａ等へ伝達される。以下、これらの回路構成について、図９を参照しつつ説明する。
【００９４】
下位とのインタフェースＩＦ２ａは、抵抗Ｒ２０がＰＮＰ形トランジスタＴＲ２１のベースと抵抗Ｒ２１とに接続されている。ＰＮＰ形トランジスタＴＲ２１のコレクタは、抵抗Ｒ２２と接続され、抵抗Ｒ２２はＮＰＮ形トランジスタＴＲ２２のベースと抵抗Ｒ２３とに接続され、抵抗Ｒ２３は、接続点ｅに接続されている。ＮＰＮ形トランジスタＴＲ２２のエミッタは、抵抗Ｒ２３と抵抗Ｒ２５とに接続され、ＮＰＮ形トランジスタＴＲ２２のコレクタは、抵抗Ｒ２４の一端とＮＯＴゲート（ＮＯＴ１）とに接続されている。抵抗Ｒ２４の他端は、ＮＰＮ形トランジスタＴＲ２３のコレクタに接続されており、ＮＰＮ形トランジスタＴＲ２３のベースには、抵抗Ｒ２５と抵抗Ｒ２６とが接続されている。抵抗Ｒ２６は、バッファゲートＢ１の出力端子に接続されている。ＮＰＮ形トランジスタＴＲ２３のエミッタは、抵抗Ｒ２７が接続され、上位とのインタフェースＩＦ１ａの抵抗Ｒ３１に接続されている。なお、下位とのインタフェースＩＦ２ａと下位とのインタフェースＩＦ３ａとは、同一構成である。
【００９５】
上位とのインタフェースＩＦ１ａは、下位とのインタフェースＩＦ２ａの抵抗Ｒ２１に接続されている抵抗Ｒ２８が、ＮＰＮ形トランジスタＴＲ２４のコレクタに接続され、ＮＰＮ形トランジスタＴＲ２４のエミッタは、抵抗Ｒ２９の一端に接続され、抵抗Ｒ２９の他端はＮＰＮ形トランジスタＴＲ２４のベースと抵抗Ｒ３０が接続されている。抵抗Ｒ３０は、バッファゲートＢ２の出力端子に接続され、バッファゲートＢ２の入力端子は、下位とのインタフェースＩＦ３ａのＮＯＴゲート（ＮＯＴ３）の出力端子に接続されている。なお下位とのインタフェースＩＦ２ａと下位とのインタフェースＩＦ３ａとは、同一構成である。抵抗Ｒ２９は、抵抗Ｒ３２とＮＰＮ形トランジスタＴＲ２５のエミッタとに接続されている。抵抗Ｒ３２は、ＮＰＮ形トランジスタＴＲ２５のベースと抵抗Ｒ３１とに接続されている。また、抵抗Ｒ３１は、下位とのインタフェースＩＦ２ａの抵抗Ｒ２７に接続されている。ＮＰＮ形トランジスタＴＲ２５のコレクタはＮＯＴゲート（ＮＯＴ２）の入力端子と抵抗Ｒ３３に接続され、ＮＯＴゲート（ＮＯＴ２）の出力端子は、下位とのインタフェースＩＦ３ａのバッファゲートＢ３の入力端子に接続されている。抵抗Ｒ３３は、接続点ｆに接続されている。
【００９６】
電池ＥＣＵマイコン７とのインタフェースＭ１には、下位とのインタフェースＩＦ３ａの出力側から抵抗Ｒ４２とＮＰＮ形トランジスタＴＲ２９のベースに接続されている。ＮＰＮ形トランジスタＴＲ２９のコレクタには、フォトカプラ１００のダイオードの出力端子に接続され、フォトカプラ１００のダイオードの入力端子には抵抗Ｒ４３が接続され、抵抗Ｒ４３は、組電池３のプラス端子へ接続されている。フォトカプラ１００のトランジスタ側のエミッタには、抵抗Ｒ４４とマイコンと接続され、抵抗Ｒ４４は、ＧＮＤに接続されている。
【００９７】
上位とのインタフェースＩＦ１ａと下位とのインタフェースＩＦ３ａの動作を説明する。上位とのインタフェースＩＦ１ａの入力側の抵抗Ｒ３１を経てＮＰＮ形トランジスタＴＲ２５のベースに電流が流れるとＮＯＴゲート（ＮＯＴ２）から監視ＩＣ内を経て下位とのインタフェースＩＦ３ａのバッファゲートＢ３、そしてＮＰＮ形トランジスタＴＲ２８から出力側の抵抗Ｒ４１を経てマイコン７とのインタフェースＭ１へ出力される。下位とのインタフェースＩＦ３ａからの出力により、電池ＥＣＵマイコン７とのインタフェースＭ１のトランジスタＴＲ２９に電流が流れるとフォトカプラ１００のダイオードに電流が流れる。するとフォトカプラ１００の受光素子から電池ＥＣＵマイコン７へ出力される。電池ＥＣＵマイコン７は、どのラインがオンしているかに基づいて当該ブロック電池ＣＧ１等の最低セル電圧を認識することができ、これにより、組電池３の充電状態を認識することができる。
【００９８】
また、上記実施形態では、監視ＩＣ４１、４２・・・４８間を接続する信号線４９を５組の信号線４９ａ〜４９ｅによって構成したが、信号線４９の数を増やしてもよい。信号線４９の数を増加させることで、より細かく電圧レベルを伝達可能となり、各ブロック電池ＣＧ１等の充電状態をより高精度に監視することが可能となる。
【図面の簡単な説明】
【００９９】
【図１】本発明の実施形態における組電池の充電状態制御装置を示す全体構成図である。
【図２】各単位セルと監視ＩＣ、及び監視ＩＣ間の接続状態を示すブロック図である。
【図３】監視ＩＣ間の接続状態を示すブロック図である。
【図４】監視ＩＣとマイコンとの接続状態を示すブロック図である。
【図５】監視ＩＣを示す回路図である。
【図６】第１変形例における起電圧とＳＯＣとの関係を示す図である。
【図７】第２変形例における最高セル電圧検出回路を示す回路図である。
【図８】放電禁止回路を備えた第３変形例の監視ＩＣを示す回路図である。
【図９】第４変形例における監視ＩＣの各インタフェースを示す図である。
【符号の説明】
【０１００】
１：組電池の充電状態制御装置
３：組電池
４、４１〜４８：監視ＩＣ
７：電池ＥＣＵマイコン
８：上位ＥＣＵ
１０：サーミスタ
４９、４９ａ〜４９ｅ：信号線
Ｋ：均等化回路
Ａ：セル電圧検出回路
Ｂ：判定回路
Ｃ：放電回路
Ｄ：最低セル電圧検出回路
Ｅ：最高セル電圧検出回路
Ｆ：放電禁止回路
ＣＧ１〜ＣＧ８：ブロック電池
Ｃ２１〜Ｃ２ｎ：単位セル
ＣＰ１ａ〜ＣＰ１ｅ、ＣＰ２ａ〜ＣＰ２ｅ、ＣＰｎａ〜ＣＰｎｅ：コンパレータ
ＩＦ１ａ〜ＩＦ１ｅ：上位とのインタフェース
ＩＦ２ａ〜ＩＦ２ｅ、ＩＦ３ａ〜ＩＦ３ｅ：下位とのインタフェース
３１ａ〜３１ｅ、３２ａ〜３２ｅ、３５ａ〜３５ｅ、３７１ａ〜３７１ｅ、３７２ａ〜３７２ｅ、３７ｎａ〜３７ｎｅ、３ｎａ〜３ｎｅ：ＡＮＤゲート
３１ｆ、３２ｆ、３ｎｆ、３６ａ〜３６ｅ、３７１ｆ、３７２ｆ、３７ｎｆ：ＯＲゲート
Ｒ：放電抵抗
ＲＳ１〜ＲＳ１０、Ｒ２０〜Ｒ４４：抵抗
ＴＲ１〜ＴＲ２、ＴＲｎ、ＴＲ２１〜ＴＲ２９：トランジスタ
Ｍ１：マイコンとのＩ／Ｆ
ＮＯＴ１〜ＮＯＴ３：ＮＯＴゲート
Ｂ１、Ｂ２：バッファゲート
ＳＷ１〜ＳＷ５：放電用スイッチ
【図１】
2010063334.tif 000003
【図２】
2010063334.tif 000004
【図３】
2010063334.tif 000005
【図４】
2010063334.tif 000006
【図５】
2010063334.tif 000007
【図６】
2010063334.tif 000008
【図７】
2010063334.tif 000009
【図８】
2010063334.tif 000010
【図９】
2010063334.tif 000011