(57)【要約】      （修正有）【課題】めっき層を構成する材料にかかわらず、複数のめっき層を積層する際に、特殊な処置を行わなくてもめっき層同士の密着性を確保することができる配線基板及び半導体パッケージ並びにそれらの製造方法を提供する。【解決手段】絶縁層と、前記絶縁層から一部が露出している配線層と、を有し、前記配線層は、複数のめっき層１５ａ、１５ｂ、１５ｃが積層された構造を含み、前記めっき層１５ａ、１５ｂ、１５ｃ同士が直接又は不導体膜を介して接触している面のうちの少なくとも一つの面は、凹凸が形成されている粗化面であることを特徴とする配線基板である。【選択図】図４
2010056110.tif 000002
【特許請求の範囲】
【請求項１】
絶縁層と、前記絶縁層から一部が露出している配線層と、を有し、
前記配線層は、複数のめっき層が積層された構造を含み、
前記めっき層同士が直接又は不導体膜を介して接触している面のうちの少なくとも一つの面は、凹凸が形成されている粗化面であることを特徴とする配線基板。
【請求項２】
前記粗化面の表面粗さＲａは１００ｎｍよりも大きいことを特徴とする請求項１記載の配線基板。
【請求項３】
前記不導体膜は、酸化膜であることを特徴とする請求項１又は２記載の配線基板。
【請求項４】
前記粗化面を有する前記めっき層は、Ｎｉ、Ｃｒ、Ｆｅ、又はその合金のうちの何れか一つ、又はこれらのうち二つ以上からなる積層体から構成されていることを特徴とする請求項１乃至３の何れか一項記載の配線基板。
【請求項５】
前記粗化面を有する前記めっき層と直接又は不導体膜を介して接触している前記めっき層は、Ａｕ、Ａｇ、Ｃｕ、Ｐｄ、Ｓｎ、又はその合金のうちの何れか一つ、又はこれらのうち二つ以上からなる積層体から構成されていることを特徴とする請求項１乃至４の何れか一項記載の配線基板。
【請求項６】
請求項１乃至５の何れか一項記載の配線基板上に半導体チップが実装されている半導体パッケージ。
【請求項７】
支持体上に、複数のめっき層が積層された構造を含む配線層を形成する配線層形成工程と、
前記配線層上に絶縁層を形成する絶縁層形成工程と、
前記絶縁層上に更に配線層と絶縁層を積層する積層工程と、
前記支持体を除去する支持体除去工程と、を有する配線基板の製造方法であって、
前記配線層形成工程は、前記複数のめっき層のうちの少なくとも一つのめっき層の表面に凹凸を形成する粗化工程を有することを特徴とする配線基板の製造方法。
【請求項８】
前記粗化工程において、表面粗さＲａが１００ｎｍよりも大きくなるように前記凹凸を形成することを特徴とする請求項７記載の配線基板の製造方法。
【請求項９】
前記支持体は導電体から構成されており、
前記配線層形成工程において、前記複数のめっき層は、前記支持体を給電層とする電解めっき法により形成されることを特徴とする請求項７又は８記載の配線基板の製造方法。
【請求項１０】
請求項７乃至９の何れか一項記載の製造方法で製造された配線基板上に、半導体チップを実装する半導体チップ実装工程を有する半導体パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、めっき層を有する配線基板及び配線基板上に半導体チップが実装された半導体パッケージ並びにそれらの製造方法に関する。
【背景技術】
【０００２】
図１は、従来の配線基板を部分的に例示する断面図である。図１を参照するに、配線基板１００は、第１絶縁層１３０ａと、第２絶縁層１３０ｂと、第１配線層１４０ａと、第２配線層１４０ｂとを有するビルドアップ配線層を備えた配線基板である。
【０００３】
配線基板１００において、最下層には、第１配線層１４０ａが形成されている。第１配線層１４０ａを覆うように第１絶縁層１３０ａが形成され、第１絶縁層１３０ａ上には第２配線層１４０ｂが形成されている。更に、第２配線層１４０ｂを覆うように第２絶縁層１３０ｂが形成され、第２絶縁層１３０ｂ上には、更に配線層（図示せず）及び絶縁層（図示せず）が交互に積層されている。第１配線層１４０ａの一部は第１絶縁層１３０ａから露出しており、半導体チップと接続される電極パッドとして機能する。
【０００４】
第１配線層１４０ａと第２配線層１４０ｂとは、第１絶縁層１３０ａに形成された第１ビアホール１３０ｘを介して電気的に接続されている。又、第２配線層１４０ｂとその上層の配線層（図示せず）とは、第２絶縁層１３０ｂに形成された第２ビアホール１３０ｙを介して電気的に接続されている。
【０００５】
第１配線層１４０ａは、めっき層１５０ａ、めっき層１５０ｂ及びめっき層１５０ｃが順次積層された構造を有する。めっき層１５０ａは例えばＡｕ等、めっき層１５０ｂは例えばＮｉ等、めっき層１５０ｃは例えばＣｕ等から構成することができる。
【０００６】
第１配線層１４０ａは例えば以下のようにして形成することができる。例えばＣｕ等の導電体からなる支持体を用意し、支持体上に、第１配線層１４０ａの形成位置に開口部を有するレジスト膜を形成する。そして、支持体をめっき給電層に利用する電解めっき法により、めっき層１５０ａを構成する例えばＡｕ等、めっき層１５０ｂを構成する例えばＮｉ等、めっき層１５０ｃを構成する例えばＣｕ等をこの順番で順次積層する。その後レジスト膜を除去し、第１絶縁層１３０ａ等を形成した後、支持体を除去する（例えば、特許文献１参照）。
【特許文献１】特開２０００−３２３６１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、Ｎｉは酸化し易いため、Ｎｉの表面の一部分に不導体膜である酸化膜が形成される場合がある。図２は、図１に示す第１配線層を拡大して例示する断面図である。図２において、図１と同一構成部分には同一符号を付し、その説明を省略する場合がある。図２（ａ）は、めっき層１５０ｂの表面に酸化膜１７０が形成されていない場合を、図２（ｂ）は、めっき層１５０ｂの表面の一部に酸化膜１７０が形成されている場合を示している。
【０００８】
図２（ｂ）に示すように、めっき層１５０ｂの表面の一部に酸化膜１７０が形成されている場合には、めっき層１５０ｂ上に酸化膜１７０を介してめっき層１５０ｃが積層される。その結果、めっき層１５０ｂとめっき層１５０ｃとの密着性を確保することが困難となり、めっき層１５０ｃが剥離する虞が生じる。このような問題は、めっき層１５０ｂの材料としてＮｉ、Ｃｒ、Ｆｅ又はこれらの積層体を用いた場合に発生する。
【０００９】
このような問題の発生を回避する為には、めっき層１５０ｂの表面の一部に酸化膜１７０が形成されている場合には、めっき層１５０ｃを積層する前にストライクめっきや電解洗浄等の特殊前処理を行い、酸化膜１７０を除去すればよい。その結果、図２（ａ）に示すように、めっき層１５０ｂ上には酸化膜１７０を介さずにめっき層１５０ｃが積層されるため、めっき層１５０ｂとめっき層１５０ｃとの密着性を確保することができる。しかしながら、特殊前処理は配線基板及び半導体パッケージの製造工程を複雑化させるため、行わないことが好ましい。
【００１０】
このように、めっき層を構成する材料（Ｎｉ、Ｃｒ、Ｆｅ又はこれらの積層体）によっては、複数のめっき層を積層する際に、特殊前処理を行わないとめっき層同士の密着性を確保することができないという問題があった。
【００１１】
本発明は、上記に鑑みてなされたもので、めっき層を構成する材料にかかわらず、複数のめっき層を積層する際に、特殊な処置を行わなくてもめっき層同士の密着性を確保することができる配線基板及び半導体パッケージ並びにそれらの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するため、第１の発明は、絶縁層と、前記絶縁層から一部が露出している配線層と、を有し、前記配線層は、複数のめっき層が積層された構造を含み、前記めっき層同士が直接又は不導体膜を介して接触している面のうちの少なくとも一つの面は、凹凸が形成されている粗化面であることを特徴とする配線基板である。
【００１３】
第２の発明は、本発明に係る配線基板上に半導体チップが実装されている半導体パッケージである。
【００１４】
第３の発明は、支持体上に、複数のめっき層が積層された構造を含む配線層を形成する配線層形成工程と、前記配線層上に絶縁層を形成する絶縁層形成工程と、前記絶縁層上に更に配線層と絶縁層を積層する積層工程と、前記支持体を除去する支持体除去工程と、を有する配線基板の製造方法であって、前記配線層形成工程は、前記複数のめっき層のうちの少なくとも一つのめっき層の表面に凹凸を形成する粗化工程を有することを特徴とする。
【００１５】
第４の発明は、本発明に係る製造方法で製造された配線基板上に、半導体チップを実装する半導体チップ実装工程を有する半導体パッケージの製造方法である。
【発明の効果】
【００１６】
本発明によれば、めっき層を構成する材料にかかわらず、複数のめっき層を積層する際に、特殊な処置を行わなくてもめっき層同士の密着性を確保することができる配線基板及び半導体パッケージ並びにそれらの製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１７】
以下、図面を参照して、本発明を実施するための最良の形態の説明を行う。
【００１８】
〈第１の実施の形態〉
［本発明の第１の実施の形態に係る配線基板の構造］
始めに、本発明の第１の実施の形態に係る配線基板の構造について説明する。図３は、本発明の第１の実施の形態に係るビルドアップ配線層を有する配線基板を例示する断面図である。図３を参照するに、本発明の第１の実施の形態に係る配線基板１０は、第１絶縁層１３ａと、第２絶縁層１３ｂと、第３絶縁層１３ｃと、第１配線層１４ａと、第２配線層１４ｂと、第３配線層１４ｃと、第４配線層１４ｄと、ソルダーレジスト層１６とを有するビルドアップ配線層を備えた配線基板である。
【００１９】
配線基板１０において、最下層には第１配線層１４ａが形成されている。第１配線層１４ａを覆うように第１絶縁層１３ａが形成され、第１絶縁層１３ａ上には第２配線層１４ｂが形成されている。更に、第２配線層１４ｂを覆うように第２絶縁層１３ｂが形成され、第２絶縁層１３ｂ上には第３配線層１４ｃが形成されている。更に、第３配線層１４ｃを覆うように第３絶縁層１３ｃが形成され、第３絶縁層１３ｃ上には第４配線層１４ｄ形成されている。第１配線層１４ａの一部は第１絶縁層１３ａから露出しており、半導体チップ等と接続される電極パッドとして機能する。
【００２０】
第１配線層１４ａと第２配線層１４ｂとは、第１絶縁層１３ａに形成された第１ビアホール１３ｘを介して電気的に接続されている。又、第２配線層１４ｂと第３配線層１４ｃとは、第２絶縁層１３ｂに形成された第２ビアホール１３ｙを介して電気的に接続されている。又、第３配線層１４ｃと第４配線層１４ｄとは、第３絶縁層１３ｃに形成された第３ビアホール１３ｚを介して電気的に接続されている。
【００２１】
第４配線層１４ｄを覆うように、開口部１６ｘを有するソルダーレジスト層１６が形成されている。ソルダーレジスト層１６の開口部１６ｘ内に露出した第４配線層１４ｄは、マザーボード等と接続される電極パッドとして機能する。
【００２２】
図４は、図３に示す第１配線層を拡大して例示する断面図である。図４において、図３と同一構成部分には同一符号を付し、その説明を省略する場合がある。図４を参照するに、第１配線層１４ａは、めっき層１５ａ、めっき層１５ｂ及びめっき層１５ｃが順次積層された構造を有する。ただし、めっき層１５ｂの上面１５ｂ１の一部には不導体膜である酸化膜１７が形成されており、めっき層１５ｂとめっき層１５ｃとは酸化膜１７を介して積層されている。酸化膜１７は、めっき層１５ｂを形成してからめっき層１５ｃを形成するまでの間に、例えば加熱処理等を行うことによって形成される。
【００２３】
めっき層１５ａは、例えばＡｕ、Ａｇ、Ｃｕ、Ｐｄ、Ｓｎ、又はその合金のうちの何れか一つ、又はこれらのうち二つ以上からなる積層体から構成することができる。めっき層１５ｂは、例えばＮｉ、Ｃｒ、Ｆｅ、又はその合金のうちの何れか一つ、又はこれらのうち二つ以上からなる積層体から構成することができる。めっき層１５ｃは、例えばＣｕ等から構成することができる。
【００２４】
めっき層１５ｂの上面１５ｂ１は粗面化されており、微細な凹凸形状が形成されている。めっき層１５ｂの上面１５ｂ１の表面粗さＲａは、めっき層１５ｂを電解めっき法にて形成する際に使用するめっき液の組成や電流密度を適切に調整することにより、Ｒａ＞１００ｎｍとされている。なお、酸化膜１７は、例えば数ｎｍ〜数百ｎｍ程度の極めて薄い膜であるため、めっき層１５ｂの上面１５ｂ１の微細な凹凸形状に影響を及ぼすことはない。
【００２５】
このように、Ｎｉ等の酸化しやすく、表面に不導体膜（酸化膜１７等）を形成しやすい材料から構成されているめっき層１５ｂの上面１５ｂ１を粗面化し、微細な凹凸形状を形成することにより、めっき層１５ｂと、酸化膜１７を介して積層されるめっき層１５ｃとの間には、所謂アンカー効果が発生する。その結果、めっき層１５ｂが酸化膜１７を形成しやすい材料から構成されている場合にも、特殊な処置により酸化膜１７を除去することなく、めっき層１５ｂとめっき層１５ｃとの密着性を確保することが可能となり、めっき層１５ｃの剥離を防止することができる。従って、めっき層１５ｂを形成してからめっき層１５ｃを形成するまでの間に、例えば加熱処理等を行うことによって、めっき層１５ｂの上面１５ｂ１に酸化膜１７が形成されたとしても、めっき層１５ｃの剥離は発生しない。
【００２６】
［本発明の第１の実施の形態に係る配線基板の製造方法］
続いて、本発明の第１の実施の形態に係る配線基板の製造方法について説明する。図５〜図１７は、本発明の第１の実施の形態に係る配線基板の製造工程を例示する図である。図５〜図１７において、図３に示す配線基板１０と同一構成部分には同一符号を付し、その説明を省略する場合がある。図５〜図１７を参照しながら、本発明の第１の実施の形態に係る配線基板１０の製造方法について説明する。
【００２７】
始めに、図５に示す工程では、支持体１１を用意する。本実施形態では支持体１１として銅箔を用いる。銅箔の厚さは、例えば、３５〜１００μｍとすることができる。なお、図５において、１１ａは支持体１１の上面を示している。次いで、図６に示す工程では、支持体１１の上面１１ａに、レジスト膜１２を形成する。レジスト膜１２としては、例えばドライフィルム等を用いることができる。
【００２８】
次いで、図７に示す工程では、レジスト膜１２に対してパターニング処理を行い、第１配線層１４ａの形成位置に対応する部分に開口部１２ｘを形成する。なお、ドライフィルム状のレジスト膜１２に対して予め開口部１２ｘを形成しておき、開口部１２ｘが形成されたレジスト膜１２を支持体１１の上面１１ａに配設してもよい。
【００２９】
次いで、図８に示す工程では、支持体１１をめっき給電層に利用する電解めっき法により、支持体１１の上面１１ａの開口部１２ｘ内に、めっき層１５ａ、めっき層１５ｂ及びめっき層１５ｃから構成される第１配線層１４ａを形成する。
【００３０】
第１配線層１４ａを形成するには、始めに、図８（ａ）に示すように、支持体１１の上面１１ａの開口部１２ｘ内にめっき層１５ａを形成する。めっき層１５ａは、例えばＡｕ、Ａｇ、Ｃｕ、Ｐｄ、Ｓｎ、又はその合金のうちの何れか一つ、又はこれらのうち二つ以上からなる積層体から構成することができる。めっき層１５ａを、例えばＡｕとＰｄをこの順番で積層した積層体から構成した場合には、Ａｕの厚さは、例えば０．００５〜０．５μｍ、Ｐｄの厚さは、例えば０．００５〜０．１μｍとすることができる。
【００３１】
続いて、図８（ｂ）に示すように、めっき層１５ａ上にめっき層１５ｂを形成する。めっき層１５ｂは、例えばＮｉ、Ｃｒ、Ｆｅ、又はその合金のうちの何れか一つ、又はこれらのうち二つ以上からなる積層体から構成することができる。めっき層１５ｂの厚さは、例えば１〜１０μｍとすることができる。めっき層１５ｂを形成する際には、めっき層１５ｂの上面１５ｂ１の表面粗さＲａが、Ｒａ＞１００ｎｍになるように、予め使用するめっき液の組成や電流密度を適切に調整する必要がある。ただし、めっき層１５ｂの上面１５ｂ１の表面粗さの上限は、Ｒａ≦１μｍとする。上限を設けたのは、めっき層１５ｂの厚さを、例えば１〜１０μｍとした場合に、形成できる粗化面の表面粗さの上限がこの程度の値であること、及び、これ以上の表面粗さの粗化面を形成しても、密着性向上に対する更なる効果は期待できないことによる。
【００３２】
例えばめっき層１５ｂをＮｉから構成する場合には、めっき液の組成は、例えば硫酸ニッケル２６４ｇ／ｌ、ホウ酸３０ｇ／ｌ、塩化ニッケル５０ｇ／ｌとすることができる。又、電流密度は、例えば０．３〜０．４Ａ／ｄｍ２とすることができる。このように、予め使用するめっき液の組成や電流密度を適切に調整することにより、めっき層１５ｂの上面１５ｂ１は粗面化され、微細な凹凸形状が形成される。
【００３３】
めっき層１５ｂは、酸化しやすく、表面に不導体膜を形成しやすい材料から構成されているため、めっき層１５ｂが形成された後、めっき層１５ｂは酸化され、図８（ｃ）に示すように、めっき層１５ｂの上面１５ｂ１の一部に不導体膜である酸化膜１７が形成される場合がある。酸化膜１７は、例えば数ｎｍ〜数百ｎｍ程度の極めて薄い膜であるため、めっき層１５ｂの上面１５ｂ１の微細な凹凸形状に影響を及ぼすことはない。
【００３４】
続いて、図８（ｄ）に示すように、めっき層１５ｂ上に酸化膜１７を介してめっき層１５ｃを形成する。めっき層１５ｃは、例えばＣｕ等から構成することができる。めっき層１５ｃの厚さは、例えば５〜２０μｍとすることができる。
【００３５】
このように、Ｎｉ等の酸化しやすく、表面に不導体膜（酸化膜１７等）を形成しやすい材料から構成されているめっき層１５ｂの上面１５ｂ１を粗面化し、微細な凹凸形状を形成することにより、めっき層１５ｂと、酸化膜１７を介して積層されるめっき層１５ｃとの間には、所謂アンカー効果が発生する。その結果、めっき層１５ｂが酸化膜１７を形成しやすい材料から構成されている場合にも、特殊な処置により酸化膜１７を除去することなく、めっき層１５ｂとめっき層１５ｃとの密着性を確保することが可能となり、めっき層１５ｃの剥離を防止することができる。従って、めっき層１５ｂを形成してからめっき層１５ｃを形成するまでの間に、例えば加熱処理等を行うことによって、めっき層１５ｂの上面１５ｂ１に酸化膜１７が形成されたとしても、めっき層１５ｃの剥離は発生しない。
【００３６】
次いで、図９に示す工程では、図８に示すレジスト膜１２を除去する。次いで、図１０に示す工程では、支持体１１の上面１１ａに第１配線層１４ａを被覆する第１絶縁層１３ａを形成する。第１絶縁層１３ａの材料としては、エポキシ系樹脂、ポリイミド系樹脂などの樹脂材を用いることができる。第１絶縁層１３ａは、例えば支持体１１に樹脂フィルムをラミネートした後に、樹脂フィルムをプレス（押圧）し、その後、１９０℃程度の温度で熱処理して硬化させることにより形成することができる。
【００３７】
次いで、図１１に示す工程では、支持体１１に形成された第１絶縁層１３ａに、第１配線層１４ａが露出するようにレーザ加工法等を用いて第１ビアホール１３ｘを形成する。次いで、図１２に示す工程では、第１絶縁層１３ａ上に無電解めっき法等によりシード層（不図示）を形成後、レジストを塗布し、レジストを露光、現像することで、第２配線層１４ｂに対応する開口部１８ｘを有するレジスト膜１８を形成する。レジスト膜１８としては、例えば感光性のアクリル系樹脂等を用いることができる。
【００３８】
次いで、図１３に示す工程では、シード層（不図示）からの給電による電解めっき法により、開口部１８ｘに第１配線層１４ａに第１ビアホール１３ｘを介して接続される第２配線層１４ｂを形成する。第２配線層１４ｂとしては、例えば、Ｃｕ等を用いることができる。次いで図１４に示す工程では、図１３に示すレジスト膜１８及びシード層（不図示）を除去することで、第２配線層１４ｂが形成される。
【００３９】
次いで、図１５に示す工程では、上記と同様な工程を繰り返すことにより、第１配線層１４ａ〜第４配線層１４ｄ、及び、第１絶縁層１３ａ〜第３絶縁層１３ｃを積層する。すなわち、第２配線層１４ｂを被覆する第２絶縁層１３ｂを形成した後に、第２配線層１４ｂ上の第２絶縁層１３ｂの部分に第２ビアホール１３ｙを形成する。
【００４０】
更に、第２絶縁層１３ｂ上に、第２ビアホール１３ｙを介して第２配線層１４ｂに接続される第３配線層１４ｃを形成する。第３配線層１４ｃとしては、例えば、Ｃｕ等を用いることができる。
【００４１】
更に、第３配線層１４ｃを被覆する第３絶縁層１３ｃを形成した後に、第３配線層１４ｃ上の第３絶縁層１３ｃの部分に第３ビアホール１３ｚを形成する。更に、第３絶縁層１３ｃ上に、第３ビアホール１３ｚを介して第３配線層１４ｃに接続される第４配線層１４ｄを形成する。第４配線層１４ｄとしては、例えば、Ｃｕ等を用いることができる。
【００４２】
このようにして、支持体１１の上面１１ａに所定のビルドアップ配線層が形成される。本実施の形態では、４層のビルドアップ配線層（第１配線層１４ａ〜第４配線層１４ｄ）を形成したが、ｎ層（ｎは１以上の整数）のビルドアップ配線層を形成してもよい。
【００４３】
次いで、図１６に示す工程では、第４配線層１４ｄを被覆するように第３絶縁層１３ｃ上に、ソルダーレジスト層１６を形成する。ソルダーレジスト層１６としては、例えば、エポキシ系樹脂やイミド系樹脂等を含む感光性樹脂組成物を用いることができる。次いで、図１７に示す工程では、ソルダーレジスト層１６を露光、現像することで開口部１６ｘを形成する。これにより、第４配線層１４ｄは、ソルダーレジスト層１６の開口部１６ｘ内に露出する。ソルダーレジスト層１６の開口部１６ｘ内に露出した第４配線層１４ｄ上に、例えばＮｉめっき層とＡｕめっき層をこの順に積層したＮｉ／Ａｕめっき層等を設けても構わない。ソルダーレジスト層１６の開口部１６ｘ内に露出した第４配線層１４ｄは、マザーボード等と接続される電極パッドとして機能する。
【００４４】
次いで、図１７に示す支持体１１を除去することで、図３に示す本発明の第１の実施の形態に係る配線基板１０が製造される。支持体１１の除去は、塩化第二鉄水溶液、塩化第二銅水溶液又は過硫酸アンモニウム水溶液などを用いたウエットエッチングにより行うことができる。この際、第１配線層１４ａは、最表面にめっき層１５ａが形成されているため、第１配線層１４ａに対し、支持体１１を選択的にエッチングして除去することができる。これにより、第１配線層１４ａの一部は第１絶縁層１３ａから露出され、半導体チップ等と接続される電極パッドとして機能する。
【００４５】
［めっき層の密着性評価］
続いて、本発明の第１の実施の形態に係る製造方法により製造されためっき層の密着性について評価を行った結果について説明する。始めに評価用のサンプルを作製した。サンプルは、Ｃｕ板上にＡｕめっき層、Ｐｄめっき層、Ｎｉめっき層、Ｃｕめっき層を、この順に積層形成することにより作製した。サンプル作製に際し、加熱（１８０℃×１時間）により、Ｎｉめっき層の表面に酸化膜を形成してから、この酸化膜上に、硫酸銅めっき法によりＣｕめっき層を形成した。すなわち、各サンプルにおいて、Ｃｕめっき層は酸化膜を介してＮｉめっき層上に積層されている。
【００４６】
サンプルは１〜４の４種類作製し、サンプル１及び２は従来の製造方法により作製し、サンプル３及び４は本発明の第１の実施の形態に係る配線基板の製造方法により作製した。又、サンプル１〜４の各サンプルは３個ずつ作製した（Ａ、Ｂ、Ｃとする）。
【００４７】
サンプル１及び２を構成するＣｕ板は、前述の「背景技術」におけるＣｕ等の導電体からなる支持体に対応する。サンプル１及び２を構成するＡｕめっき層及びＰｄめっき層（ＡｕとＰｄの積層体）は、めっき層１５０ａに対応する。サンプル１及び２を構成するＮｉめっき層は、めっき層１５０ｂに対応する。サンプル１及び２を構成するＣｕめっき層は、めっき層１５０ｃに対応する。
【００４８】
サンプル３及び４を構成するＣｕ板は、前述の「本発明の第１の実施の形態に係る配線基板の構造」における支持体１１に対応する。サンプル３及び４を構成するＡｕめっき層及びＰｄめっき層（ＡｕとＰｄの積層体）は、めっき層１５ａに対応する。サンプル３及び４を構成するＮｉめっき層は、めっき層１５ｂに対応する。サンプル３及び４を構成するＣｕめっき層は、めっき層１５ｃに対応する。
【００４９】
各サンプルにおける各めっき層の厚さは表１に示すとおりとした。又、各サンプルにおけるＮｉめっき液の組成及び電流密度は表２に示すとおりとした。
【００５０】
【表１】
2010056110.tif 000003
【００５１】
【表２】
2010056110.tif 000004
サンプル１〜４について、ＡＦＭ（原子間力顕微鏡）によるＮｉめっき層の表面粗さＲａの測定、及び、ＪＩＳ  Ｋ  ５６００−５−６（クロスカット法）に基づく密着性の試験を実施した。結果を表３、図１８及び図１９に示す。図１８は、Ｎｉめっき層の表面のＳＥＭ（電子顕微鏡）写真の例である。図１９は、Ｎｉめっき層の表面粗さＲａと密着性との関係を例示する図である。図１９において、長方形Ａは測定したデータの範囲を、菱形Ｂは測定データから予想されるばらつきの範囲を示している。
【００５２】
【表３】
2010056110.tif 000005
表２に示すようにＮｉめっき液の組成及び電流密度を調整することにより、表３及び図１８に示すようにＮｉめっき層の表面粗さＲａを大きくすることができる。又、表３（密着性）及び図１９に示すように、Ｎｉめっき層の表面粗さＲａを大きくすることにより密着性が向上することが確認できる。なお、表３において、○はクロスカット法による試験でＮｉめっき層とＣｕめっき層の間に剥離が生じなかったことを、×はクロスカット法による試験でＮｉめっき層とＣｕめっき層の間に剥離が生じたことを示している。
【００５３】
本実験結果では、Ｎｉめっき層の表面粗さＲａ＞１００［ｎｍ］とすることにより、Ｎｉめっき層とＮｉめっき層上に酸化膜を介して積層されているＣｕめっき層との間に良好な密着性が得られた。これは、Ｎｉめっき層の表面に形成された微細な凹凸形状がある程度大きくなると、Ｎｉめっき層上に酸化膜を介して積層されているＣｕめっき層との間に所謂アンカー効果が発生するためと考えられる。
【００５４】
本発明の第１の実施の形態に係る配線基板によれば、Ｎｉ等の酸化しやすく、表面に不導体膜（酸化膜１７等）を形成しやすい材料から構成されているめっき層１５ｂの上面１５ｂ１を粗面化し、微細な凹凸形状を形成することにより、酸化膜１７の表面も粗面化され微細な凹凸形状が形成される。これにより、めっき層１５ｂと、酸化膜１７を介して積層されるめっき層１５ｃとの間には、所謂アンカー効果が発生する。その結果、めっき層１５ｂが酸化膜１７を形成しやすい材料から構成されている場合にも、めっき層１５ｂと、酸化膜１７を介して積層されるめっき層１５ｃとの密着性を確保することが可能となり、めっき層１５ｃの剥離を防止することができる。
【００５５】
〈第２の実施の形態〉
［本発明の第２の実施の形態に係る半導体パッケージの構造］
第２の実施の形態では、本発明をビルドアップ配線層を有する配線基板を備えた半導体パッケージに適用する例を示す。図２０は、本発明の第２の実施の形態に係る半導体パッケージを例示する断面図である。図２０において、図３と同一部品については、同一符号を付し、その説明は省略する場合がある。図２０を参照するに、半導体パッケージ２０は、図３に示す配線基板１０と、半導体チップ２１と、アンダーフィル樹脂２２とを有する。配線基板１０の第１配線層１４ａを構成するめっき層１５ａ上には、はんだペースト塗布等によりプレソルダ２３が形成されている。めっき層１５ａとプレソルダ２３とは、電気的に接続されている。
【００５６】
半導体チップ２１は、シリコン等からなる薄板化された半導体基板（図示せず）上に半導体集積回路（図示せず）や電極パッド（図示せず）が形成され、電極パッド（図示せず）上に接続端子２１ａが形成されたものである。半導体チップ２１の接続端子２１ａは、プレソルダ２３と電気的に接続されている。接続端子２１ａとしては、はんだボール、Ａｕバンプ、導電性ペースト等を用いることができる。接続端子２１ａとして、はんだボールを用いた場合には、接続端子２１ａの材料として、例えば、Ｐｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
【００５７】
半導体チップ２１と第１絶縁層１３ａとの間にはアンダーフィル樹脂２２が充填されている。なお、半導体チップ２１の接続端子２１ａが、はんだから構成されている場合には、半導体チップ２１の実装時に、接続端子２１ａ及びプレソルダ２３は溶融し合金となり、一つのバンプが形成される。
【００５８】
［本発明の第２の実施の形態に係る半導体パッケージの製造方法］
続いて、本発明の第２の実施の形態に係る半導体パッケージの製造方法について説明する。図２１〜図２２は、本発明の第２の実施の形態に係る半導体パッケージの製造工程を例示する図である。図２１〜図２２において、図２０に示す半導体パッケージ２０と同一構成部分には同一符号を付し、その説明を省略する場合がある。図２１〜図２２を参照しながら、本発明の第２の実施の形態に係る半導体パッケージ２０の製造方法について説明する。
【００５９】
始めに、図２１に示す工程では、図３に示す配線基板１０を用意し、第１配線層１４ａを構成するめっき層１５ａ上に、プレソルダ２３を形成する。プレソルダ２３は、めっき層１５ａに、はんだペーストを塗布しリフロー処理することにより得られる。又、めっき層１５ａに、はんだボールを実装しても構わない。次いで、図２２に示す工程では、半導体チップ２１の接続端子２１ａと配線基板１０のめっき層１５ａ上に形成されたプレソルダ２３とを電気的に接続する。
【００６０】
半導体チップ２１の接続端子２１ａと配線基板１０のめっき層１５ａ上に形成されたプレソルダ２３との電気的な接続は、例えば、２３０℃に加熱し、はんだを融解させることにより行う。なお、半導体チップ２１の接続端子２１ａが、はんだから構成されている場合には、接続端子２１ａ及びプレソルダ２３は溶融し合金となり、一つのバンプが形成される。次いで、半導体チップ２１と第１絶縁層１３ａとの間にアンダーフィル樹脂２２を充填することにより、図２０に示す半導体パッケージ２０が完成する。
【００６１】
本発明の第２の実施の形態に係る半導体パッケージ２０によれば、本発明の第１の実施の形態に係る配線基板１０を用いて半導体パッケージを構成するため、本発明の第１の実施の形態と同様の効果を奏する。
【００６２】
以上、本発明の好ましい実施の形態について詳説したが、本発明は、上述した実施の形態に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。
【００６３】
例えば、第２の実施の形態では、半導体チップ２１を、めっき層１５ａが露出されている面に実装する例を示したが、半導体チップ２１は、ソルダーレジスト層１６が形成されている面の第４配線層１４ｄに実装しても構わない。その場合には、第１配線層１４ａを構成するめっき層１５ａは、マザーボード等と電気的に接続される。
【図面の簡単な説明】
【００６４】
【図１】従来の配線基板を部分的に例示する断面図である。
【図２】図１に示す第１配線層を拡大して例示する断面図である。
【図３】本発明の第１の実施の形態に係るビルドアップ配線層を有する配線基板を例示する断面図である。
【図４】図３に示す第１配線層を拡大して例示する断面図である。
【図５】本発明の第１の実施の形態に係る配線基板の製造工程を例示する図（その１）である。
【図６】本発明の第１の実施の形態に係る配線基板の製造工程を例示する図（その２）である。
【図７】本発明の第１の実施の形態に係る配線基板の製造工程を例示する図（その３）である。
【図８】本発明の第１の実施の形態に係る配線基板の製造工程を例示する図（その４）である。
【図９】本発明の第１の実施の形態に係る配線基板の製造工程を例示する図（その５）である。
【図１０】本発明の第１の実施の形態に係る配線基板の製造工程を例示する図（その６）である。
【図１１】本発明の第１の実施の形態に係る配線基板の製造工程を例示する図（その７）である。
【図１２】本発明の第１の実施の形態に係る配線基板の製造工程を例示する図（その８）である。
【図１３】本発明の第１の実施の形態に係る配線基板の製造工程を例示する図（その９）である。
【図１４】本発明の第１の実施の形態に係る配線基板の製造工程を例示する図（その１０）である。
【図１５】本発明の第１の実施の形態に係る配線基板の製造工程を例示する図（その１１）である。
【図１６】本発明の第１の実施の形態に係る配線基板の製造工程を例示する図（その１２）である。
【図１７】本発明の第１の実施の形態に係る配線基板の製造工程を例示する図（その１３）である。
【図１８】Ｎｉめっき層の表面のＳＥＭ（電子顕微鏡）写真の例である。
【図１９】Ｎｉめっき層の表面粗さＲａと密着性との関係を例示する図である。
【図２０】本発明の第２の実施の形態に係る半導体パッケージを例示する断面図である。
【図２１】本発明の第２の実施の形態に係る半導体パッケージの製造工程を例示する図（その１）である。
【図２２】本発明の第２の実施の形態に係る半導体パッケージの製造工程を例示する図（その２）である。
【符号の説明】
【００６５】
１０  配線基板
１１  支持体
１１ａ  支持体１１の上面
１２  レジスト膜
１２ｘ，１６ｘ  開口部
１３ａ  第１絶縁層
１３ｂ  第２絶縁層
１３ｃ  第３絶縁層
１３ｘ  第１ビアホール
１３ｙ  第２ビアホール
１３ｚ  第３ビアホール
１４ａ  第１配線層
１４ｂ  第２配線層
１４ｃ  第３配線層
１４ｄ  第４配線層
１５ａ，１５ｂ，１５ｃ  めっき層
１５ｂ１  めっき層１５ｂの上面
１６  ソルダーレジスト層
１７  酸化膜
２０  半導体パッケージ
２１  半導体チップ
２１ａ  接続端子
２２  アンダーフィル樹脂
２３  プレソルダ
【図１】
2010056110.tif 000006
【図２】
2010056110.tif 000007
【図３】
2010056110.tif 000008
【図４】
2010056110.tif 000009
【図５】
2010056110.tif 000010
【図６】
2010056110.tif 000011
【図７】
2010056110.tif 000012
【図８】
2010056110.tif 000013
【図９】
2010056110.tif 000014
【図１０】
2010056110.tif 000015
【図１１】
2010056110.tif 000016
【図１２】
2010056110.tif 000017
【図１３】
2010056110.tif 000018
【図１４】
2010056110.tif 000019
【図１５】
2010056110.tif 000020
【図１６】
2010056110.tif 000021
【図１７】
2010056110.tif 000022
【図１９】
2010056110.tif 000023
【図２０】
2010056110.tif 000024
【図２１】
2010056110.tif 000025
【図２２】
2010056110.tif 000026
【図１８】
2010056110.tif 000027