(57)【要約】【課題】タップ数が増えた場合であっても演算量が飛躍的に増大するのを防ぎながら、データ伝送効率を向上させる。【解決手段】受信装置１は、ＦＦＴ１３と、既知信号が入力されたときのＦＦＴ１３の出力とに基づき、サブキャリアごとに伝搬路情報を推定するとともに、当該伝搬路情報の逆数演算を行うことにより基準等化係数を算出する基準等化係数算出部１４と、ＦＦＴ１３の出力を等化する等化器１５と、等化器１５の出力を復調するデータ復調部１６と、ＦＦＴ１３の出力又はデータ復調部１６の出力、データ復調部１６において算出される誤差信号ｅｍｋ、及び基準等化係数Ｃｍ０に基づき、伝搬路の時間変動分を加味した複素係数値Ｃｍｋをサブキャリアごとに算出する重み制御回路１７と、を備え、等化器１５は、基準等化係数Ｃｍ０又は重み制御回路１７の出力のいずれかを用いて、ＦＦＴ１３の出力を等化する。【選択図】図１
2010068504.tif 000002
【特許請求の範囲】
【請求項１】
直交周波数分割多重方式により送信された無線信号を受信する受信装置において、
前記無線信号を時間領域から周波数領域へと変換するフーリエ変換部と、
既知信号が入力されたときの前記フーリエ変換部の出力に基づき、サブキャリアごとに伝搬路情報を推定するとともに、当該伝搬路情報の逆数演算を行うことにより基準等化係数を算出する基準等化係数算出部と、
前記フーリエ変換部の出力を等化する等化部と、
前記等化部の出力を復調する復調部と、
前記フーリエ変換部の出力又は前記復調部の出力、前記復調部において算出される誤差信号、及び前記基準等化係数に基づき、伝搬路の時間変動分を加味した複素係数値をサブキャリアごとに算出する重み制御部と、を備え、
前記等化部は、前記基準等化係数又は前記重み制御部の出力のいずれかを用いて、前記フーリエ変換部の出力を等化することを特徴とする受信装置。
【請求項２】
前記フーリエ変換部に前記既知信号が入力されたときは、前記基準等化係数を前記等化部に入力させるとともに、前記フーリエ変換部に前記既知信号以外の信号が入力されたときは、前記重み制御部の出力を前記等化部に入力させるスイッチを備えることを特徴とする請求項１記載の受信装置。
【請求項３】
前記無線信号は、前記受信装置において離散的に受信される複数のバースト信号であって、
前記既知信号は、前記バースト信号を構成する複数のシンボルのうち先頭に位置するシンボルのみであることを特徴とする請求項１又は２記載の受信装置。
【請求項４】
前記フーリエ変換部に第ｘ番目の前記バースト信号が入力されるとき、当該バースト信号を構成するシンボルの入力回数をカウントするカウンタを備え、
前記重み制御部は、前記カウンタが前記バースト信号の終了を示す回数に達したとき、前記フーリエ変換部に第ｘ＋１番目の前記バースト信号が入力されるまでの間、出力をホールドすることを特徴とする請求項３記載の受信装置。
【請求項５】
前記重み制御部は、前記フーリエ変換部の出力、前記復調部において算出される誤差信号、及び前記基準等化係数に基づき、伝搬路の時間変動分をサブキャリアごとに算出することを特徴とする請求項１から４のいずれか記載の受信装置。
【請求項６】
前記重み制御部は、ＲＬＳアルゴリズムを用いて前記複素係数値をサブキャリアごとに算出することを特徴とする請求項１から５のいずれか記載の受信装置。
【請求項７】
直交周波数分割多重方式により送信された無線信号を受信する受信方法において、
前記無線信号を時間領域から周波数領域へと変換するフーリエ変換ステップと、
既知信号が入力されたときの前記フーリエ変換ステップの出力に基づき、サブキャリアごとに伝搬路情報を推定するとともに、当該伝搬路情報の逆数演算を行うことにより基準等化係数を算出する基準等化係数算出ステップと、
前記基準等化係数を用いて前記フーリエ変換ステップの出力を等化する第１等化ステップと、
前記第１等化ステップの出力を復調する復調ステップと、
前記フーリエ変換ステップの出力又は前記復調ステップの出力、前記復調ステップにおいて算出される誤差信号、及び前記基準等化係数に基づき、伝搬路の時間変動分を加味した複素係数値をサブキャリアごとに算出する重み算出ステップと、
前記重み算出ステップの出力を用いて、前記フーリエ変換ステップの出力を等化する第２等化ステップと、を含むことを特徴とする受信方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直交周波数分割多重方式により送信された無線信号を受信する受信装置及び受信方法に関し、特に、データ伝送効率を向上させる技術に関するものである。
【背景技術】
【０００２】
近年、移動体通信（特に第４世代の次世代移動体通信）の分野では、高速移動時においても１００Ｍｂｐｓ超のデータレートが要求されつつある。そのため、周波数選択性フェージング環境への適応性や周波数利用効率を向上させる観点から、直交周波数分割多重方式（ＯＦＤＭ：Ｏｒｔｈｏｇｏｎａｌ  Ｆｒｅｑｕｅｎｃｙ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘｉｎｇ）等のマルチキャリア伝送方式に関する応用研究が進められている。
【０００３】
一般に、ＯＦＤＭ伝送方式により送信装置から受信装置に送られる無線信号には、伝搬路（チャネル）推定を行うための既知信号（パイロット信号ともいう）が含まれている。この既知信号は、フェージング変動に追随するために、受信装置に定期的に送られる。例えば、図１３に示すように、所定のシンボルにおいて全サブキャリアに既知信号（図中の灰色部分）を挿入する場合もあるし（図１３（ａ））、第１シンボルでは全サブキャリアに既知信号を挿入するが、その後、所定のシンボルにおいて一部のサブキャリアに既知信号を挿入する場合もある（図１３（ｂ））。
【０００４】
しかし、既知信号の送信回数を増やせば増やすほど、伝送容量を圧迫することになるため、この送信回数はできる限り少ない方が好ましい。このような課題を解決しようとするものとして、例えば特許文献１に開示された技術がある。特許文献１に開示されたＯＦＤＭ送受信機は、チャネル推定用シンボルにおいて全てのサブキャリアにパイロット信号を挿入せず、誤り訂正符号化されたデータ信号を挿入している。そして、チャネル推定、同期検波、誤り訂正復号の一連の受信処理を繰り返すことによって、少ないパイロット信号でも精度良くチャネル推定を行うことができる。
【０００５】
ここで、特許文献１においてチャネル推定を行うにあたっては、ソフト判定指向形チャネル推定と呼ばれる手法が採用されている。これは、時間領域の受信信号に対して、トランスバーサルフィルタを用いて受信信号レプリカを生成し、受信信号とそのレプリカとの差の絶対値２乗値が最小になるように最小２乗法によりチャネルのインパルス応答を推定する。初回チャネル推定とは異なり、送信信号レプリカを用いてチャネル推定を行うため、データ用シンボルにおいてもチャネル推定を行うことができる。
【特許文献１】特開２００７−７４６８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述した特許文献１では、タップ数（サブキャリア数）が増えるにつれて莫大な演算量が必要になり、ハードウェア又はソフトウェア上の問題が生じる。具体的に説明すると、特許文献１で用いられている最小２乗法は、逆行列計算のために時間軸タップ係数の２乗オーダーの演算量が必要になる。例えば、時間軸タップ係数が１６，２５６，５１２のときには、それぞれ１６×１６，２５６×２５６，５１２×５１２の逆行列計算が必要になる。したがって、タップ数が増えていくと、演算量が莫大となり、ハードウェア的に論理回路の規模が大きくなってしまう。また、演算量が莫大になることで、アルゴリズム的に動作が不安定になり、受信装置の信頼性が損なわれてしまう。
【０００７】
本発明は、このような点に鑑みてなされたものであり、その目的は、タップ数が増えた場合であっても演算量が飛躍的に増大するのを防ぎながら、データ伝送効率を向上させ、かつ、安定性に優れた受信装置及び受信方法を提供することにある。
【課題を解決するための手段】
【０００８】
以上のような課題を解決するために、本発明は、以下のものを提供する。
【０００９】
（１）  直交周波数分割多重方式により送信された無線信号を受信する受信装置において、前記無線信号を時間領域から周波数領域へと変換するフーリエ変換部と、既知信号が入力されたときの前記フーリエ変換部の出力に基づき、サブキャリアごとに伝搬路情報を推定するとともに、当該伝搬路情報の逆数演算を行うことにより基準等化係数を算出する基準等化係数算出部と、前記フーリエ変換部の出力を等化する等化部と、前記等化部の出力を復調する復調部と、前記フーリエ変換部の出力又は前記復調部の出力、前記復調部において算出される誤差信号、及び前記基準等化係数に基づき、伝搬路の時間変動分を加味した複素係数値をサブキャリアごとに算出する重み制御部と、を備え、前記等化部は、前記基準等化係数又は前記重み制御部の出力のいずれかを用いて、前記フーリエ変換部の出力を等化することを特徴とする受信装置。
【００１０】
本発明によれば、受信装置に、フーリエ変換部と、基準等化係数算出部と、等化部と、復調部と、を設けるとともに、フーリエ変換部の出力又は復調部の出力、復調部において算出される誤差信号、基準等化係数算出部で算出される基準等化係数に基づいて、伝搬路の時間変動分を加味した複素係数値をサブキャリアごとに算出する重み制御部を設けている。そして、等化部は、この重み制御部の出力か、或いは、基準等化係数のいずれかを用いて、フーリエ変換部の出力を等化することとしたので、タップ数が１の等化部と重み制御部がマルチキャリア数分だけ必要なだけであり、演算量が飛躍的に増大するのを防ぐことができる。
【００１１】
すなわち、等化部が、重み制御部の出力を用いて等化処理を行っている間は、伝搬路の時間変動分を加味した複素係数値をサブキャリアごとに算出する処理を繰り返すだけでよく、時間軸タップ係数の２乗オーダーの演算量を必要としない。例えば、時間領域において伝搬路推定を行う従来型ではタップ数が２５６のとき、上述した特許文献１では２５６×２５６の逆行列計算を必要とするが、本発明によれば１タップ分の複素係数値をマルチキャリア数分だけ算出するだけでよい（つまり、サブキャリアごとに独立演算が可能である）。したがって、マルチキャリア数が増えても、回路構成が簡易であり、演算量が莫大になることはなく、ハードウェア的に論理回路の規模が大きくなるのを防ぐことができる。また、演算量が莫大にならなければ、アルゴリズム的に動作が不安定になるのを防ぐことができ、ひいては受信装置の信頼性を高めることができる。
【００１２】
そして、本発明では、一旦フーリエ変換部に既知信号が入力され、サブキャリアごとの伝搬路情報を推定するとともに基準等化係数を算出すれば、重み制御部の出力を用いて等化処理を行っている間、その基準等化係数を（複素係数値の算出に）利用することができ、伝搬路情報を何度も推定する（推定しなおす）必要がないので、結果的に既知信号を送信する回数を減らすことができ、ひいてはデータ伝送効率を向上させることができる。
【００１３】
ここで、本発明における「無線信号」には、例えば無線ＬＡＮ等で使用される離散的なバースト信号の他、連続的な信号も含まれる。また、本発明では、「既知信号」は無線信号のどの位置に含まれていてもよい。また、伝搬路の時間変動分を加味した複素係数値をサブキャリアごとに算出するアルゴリズムについては、如何なるものを採用してもよく、例えば、フーリエ変換部の出力又は復調部の出力と、復調部において算出される誤差信号とを用いて相関値を求めた後、ディジタルフィルタにより平均化して雑音の影響を取り除いた信号を複素係数値とするＬＭＳ（Ｌｅａｓｔ  Ｍｅａｎ  Ｓｑｕａｒｅ）やＲＬＳ（Ｒｅｃｕｒｓｉｖｅ  Ｌｅａｓｔ  Ｓｑｕａｒｅ）を採用することができる。
【００１４】
（２）  前記フーリエ変換部に前記既知信号が入力されたときは、前記基準等化係数を前記等化部に入力させるとともに、前記フーリエ変換部に前記既知信号以外の信号が入力されたときは、前記重み制御部の出力を前記等化部に入力させるスイッチを備えることを特徴とする受信装置。
【００１５】
本発明によれば、受信装置に、フーリエ変換部に既知信号が入力されたときは、基準等化係数を等化部に入力させるとともに、フーリエ変換部に既知信号以外の信号が入力されたときは、重み制御部の出力を等化部に入力させるスイッチを設けることとしたので、既知信号が入力されたとき以外は重み制御部の出力を用いることができ、データ伝送効率をより向上させることができる。
【００１６】
（３）  前記無線信号は、前記受信装置において離散的に受信される複数のバースト信号であって、前記既知信号は、前記バースト信号を構成する複数のシンボルのうち先頭に位置するシンボルのみであることを特徴とする受信装置。
【００１７】
本発明によれば、上述した無線信号は、受信装置において離散的に受信される複数のバースト信号であって、既知信号は、バースト信号を構成する複数のシンボルのうち先頭に位置するシンボルのみであることとしたので、例えば本発明に係る受信装置が無線ＬＡＮ等に使われる際に、既知信号の送信回数を（各バースト信号で１シンボルのみ既知信号を送信すればよい、という意味において）最小限まで減らすことができ、ひいてはデータ伝送効率をより向上させることができる。
【００１８】
（４）  前記フーリエ変換部に第ｘ番目の前記バースト信号が入力されるとき、当該バースト信号を構成するシンボルの入力回数をカウントするカウンタを備え、前記重み制御部は、前記カウンタが前記バースト信号の終了を示す回数に達したとき、前記フーリエ変換部に第ｘ＋１番目の前記バースト信号が入力されるまでの間、出力をホールドすることを特徴とする受信装置。
【００１９】
本発明によれば、受信装置に、バースト信号を構成するシンボルの入力回数をカウントするカウンタを設け、上述した重み制御部は、カウンタがバースト信号の終了を示す回数に達したときは、フーリエ変換部に次のバースト信号が入力されるまでの間、出力をホールドすることとしたので、複素係数値が無駄に更新されたり、重み制御部において複素係数値の算出処理が無駄に行われたりするのを防ぐことができる。
【００２０】
（５）  前記重み制御部は、前記フーリエ変換部の出力、前記復調部において算出される誤差信号、及び前記基準等化係数に基づき、伝搬路の時間変動分をサブキャリアごとに算出することを特徴とする受信装置。
【００２１】
本発明によれば、上述した重み制御部において複素係数値を算出するにあたって、復調部の出力ではなく、フーリエ変換部の出力を用いることとしたので、重み制御部に入力される情報に関し、判定誤り等の影響を取り除くことができる。
【００２２】
（６）  前記重み制御部は、ＲＬＳアルゴリズムを用いて前記複素係数値をサブキャリアごとに算出することを特徴とする受信装置。
【００２３】
本発明によれば、上述した重み制御部は、ＬＭＳアルゴリズムよりも応答性の優れたＲＬＳアルゴリズムを用いて複素係数値を算出するので、受信装置の応答性能を高めることができる。
【００２４】
特に、ＲＬＳアルゴリズムは、逆行列計算が必要になるため、従来の受信装置では、上述した莫大な演算量（時間軸タップ係数の２乗オーダーの演算量）が必要になり、アルゴリズム的に動作の安定性を欠く場合がある。しかし、本発明に係る受信装置では、上述したように１タップ動作の回路がサブキャリアごとに独立演算が可能であることから、演算量の増大を防ぐことができ、動作の安定性を維持しつつ、データ伝送効率を向上させることができる。
【００２５】
（７）  直交周波数分割多重方式により送信された無線信号を受信する受信方法において、前記無線信号を時間領域から周波数領域へと変換するフーリエ変換ステップと、既知信号が入力されたときの前記フーリエ変換ステップの出力に基づき、サブキャリアごとに伝搬路情報を推定するとともに、当該伝搬路情報の逆数演算を行うことにより基準等化係数を算出する基準等化係数算出ステップと、前記基準等化係数を用いて前記フーリエ変換ステップの出力を等化する第１等化ステップと、前記第１等化ステップの出力を復調する復調ステップと、前記フーリエ変換ステップの出力又は前記復調ステップの出力、前記復調ステップにおいて算出される誤差信号、及び前記基準等化係数に基づき、伝搬路の時間変動分を加味した複素係数値をサブキャリアごとに算出する重み算出ステップと、前記重み算出ステップの出力を用いて、前記フーリエ変換ステップの出力を等化する第２等化ステップと、を含むことを特徴とする受信方法。
【００２６】
本発明によれば、上述した受信装置と同様に、演算量の増大を防ぐことによって、ハードウェア的に論理回路の規模を防ぎつつ、かつ、アルゴリズム的に動作の不安定化を防ぎつつ、データ伝送効率を向上させることができる。
【発明の効果】
【００２７】
以上説明したように、本発明に係る受信装置及び受信方法よれば、等化部は、基準等化係数を用いて等化するだけでなく、重み制御部の出力を用いて等化することができるようにしたので、伝搬路情報の逆行列を何度も（逐一）計算するような莫大な演算量が不要になり、論理回路の規模拡大を防ぐことができる。また、演算量の増大に伴う動作の不安定化も防ぐことができる。そして、これらの効果を奏しつつも、重み制御部の出力を用いて等化処理を行っている間、既知信号を送信する必要がないので、その送信回数を減らすことができ、ひいてはデータ伝送効率を向上させることができる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。
【００２９】
［受信装置の構成］
図１は、本発明の実施の形態に係る受信装置１の電気的構成を示すブロック図である。なお、図１では、受信アンテナ１１を１個しか図示していないが、受信ダイバーシチを考慮して、複数設けられていてもよい。また、図１では、説明の便宜上、受信装置１の受信機能のみを図示しているが、もちろん送信機能を有していてもよい。さらに、受信装置１は、図１に示す構成に限定されず、他の電気的要素（例えばバンドパスフィルタ、無線信号をダウンコンバートする周波数変換回路等）を含んでいてもよい。
【００３０】
図１に示す受信装置１は、受信アンテナ１１と、ＧＩ（Ｇｕａｒｄ  Ｉｎｔｅｒｖａｌ）除去部１２と、ＦＦＴ（Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ）１３と、初期伝搬路推定／初期等化係数出力部１４と、等化器１５と、データ復調部１６と、重み制御回路１７と、スイッチＳＷ１８と、バースト先頭位置検出回路１９と、シンボル数カウンタ２０と、を有している。なお、図中のｍはサブキャリア番号を示し、ｋはシンボル番号を示すものとする。また、等化器１５と、データ復調部１６と、重み制御回路１７と、スイッチＳＷ１８とは、説明の便宜上１サブキャリア分しか図示しておらず、本来は、各々がサブキャリア数分だけ複数存在する（例えば、サブキャリア数が６４であれば、各々が６４個ずつ存在する）。
【００３１】
受信アンテナ１１は、送信装置（図示せず）から、直交周波数分割多重方式により送信された無線信号を受信する。この無線信号について簡単に説明すると、送信装置側において、まず、ビット系列が所定の変調方式（ＢＰＳＫやＱＰＳＫ等）によって変調される（シンボルマッピングが行われる）。また、変調された複素信号には、ＩＦＦＴ（Ｉｎｖｅｒｓｅ  Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ）処理が施され、複数の直交するサブキャリアで多重化される。その結果、マルチキャリア信号が生成される。そして、遅延波によるシンボル間干渉（Ｉｎｔｅｒ  Ｓｙｍｂｏｌ  Ｉｎｔｅｒｆｅｒｅｎｃｅ）を低減するために、マルチキャリア信号の先頭にＧＩが付加され、ＯＦＤＭシンボルが生成される。最後に、複数のＯＦＤＭシンボルに対してアップコンバート等の処理を施して、無線信号が生成される。
【００３２】
ＧＩ除去部１２は、マルチキャリア信号の先頭に付加されたＧＩを除去する。なお、受信アンテナ１１とＧＩ除去部１２との間では、ダウンコンバート等の処理が施されるが、図１では図示を省略している。
【００３３】
ＦＦＴ１３は、ＧＩを除去した後の時間領域のデータに対してＦＦＴを施して、周波数領域におけるサブキャリアごとの複素信号を出力する。このように、ＦＦＴ１３は、受信装置１が受信した無線信号を時間領域から周波数領域へと変換する「フーリエ変換部」として機能する。
【００３４】
ＦＦＴ１３の出力は、初期伝搬路推定／初期等化係数出力部１４と等化器１５とに入力される。初期伝搬路推定／初期等化係数出力部１４は、既知信号が入力されたときのＦＦＴ１３の出力に基づき、サブキャリアごとに伝搬路情報を推定するものである。また、この初期伝搬路推定／初期等化係数出力部１４は、伝搬路情報を推定するとともに、伝搬路情報の逆数演算を行うことにより基準等化係数を算出する「基準等化係数算出部」として機能する。具体的な伝搬路推定方法及び基準等化係数の算出については、図２に一例を示す。
【００３５】
図２は、既知信号に基づく伝搬路推定の原理を説明するための説明図である。なお、ここでは第０シンボル（先頭のシンボル）における第ｍサブキャリアに関して説明する。
【００３６】
図２に示すように、送信既知信号ｔｍ０に対して、実際にＦＦＴ１３の出力のうち第ｍサブキャリアに相当する受信信号がｒｍ０だったとする（なお、送信既知信号ｔｍ０よりも受信信号ｒｍ０の方が絶対値が大きくなっているが、これはゲインコントロールによるものである）。このとき、第ｍサブキャリアについては（初期）伝搬路は、Ｈｍ０＝ｒｍ０／ｔｍ０と推定される。そして、初期等化係数（これは「基準等化係数」の一例である）Ｃｍ０は、Ｃｍ０＝１／Ｈｍ０＝１／（ｒｍ０／ｔｍ０）で算出される。この初期等化係数は、等化器１５において等化処理を行う際に用いられる。
【００３７】
次に、図１において、等化器１５は、初期伝搬路推定／初期等化係数出力部１４で算出された初期等化係数Ｃｍ０を用いて等化処理を行う。このとき、スイッチＳＷ１８は、バースト先頭位置検出回路１９の出力に基づいて、ｋ＝０の方へ設定されている。したがって、具体的には受信信号ｒｍ０にＣｍ０を乗ずる処理が行われる。これにより、チャネル変動を補償することができる。このように、等化器１５は、ＦＦＴ１３の出力を等化する「等化部」として機能する。
【００３８】
データ復調部１６は、上述した送信装置側での変調方式に対応させて、所定の復調方式でデータ復調を行う。これにより、第ｋシンボルの第ｍサブキャリアについてのデータ出力ｘｍｋが得られる。なお、特に図示しないが、データ出力ｘｍｋは、パラレルシリアル変換が施され、データストリーム出力（ビット列）が得られる。このように、データ復調部１６は、等化器１５の出力を復調する「復調部」として機能する。
【００３９】
ここで、本実施形態に係る受信装置１では、データ復調部１６で復調を行った際の誤差信号ｅｍｋを、重み制御回路１７へとフィードバックすることとしている。具体的には、図３を用いて説明する。
【００４０】
図３は、データ復調部１６におけるデータ復調の原理を説明するための説明図である。なお、図３では、変調方式はＱＰＳＫ（Ｑｕａｄｒａｔｕｒｅ  Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）を採用している。
【００４１】
図３に示すように、データ復調部１６に入力される信号ｙｍｋ（＝Ｃｍｋ×ｒｍｋ）は、黒丸の信号点とする。一方で、判定出力信号ｘｍｋは、白丸の信号点とする。各入力信号ｙｍｋは、最も近い判定出力信号ｘｍｋとして復調されることから、図中の矢印で示す誤差が発生する。これが、上述した誤差信号ｅｍｋである。
【００４２】
図１において、重み制御回路１７は、データ復調部１６において算出される誤差信号ｅｍｋと、フーリエ変換部の出力（受信信号ｒｍｋ）と、初期等化係数Ｃｍ０とが入力される。そして、これらに基づき、伝搬路の時間変動分を加味した複素係数値をサブキャリアごとに算出する。したがって、重み制御回路１７は、「重み制御部」として機能する。
【００４３】
重み制御回路１７における複素係数値の算出については、図４及び図５を用いて詳述する。図４は、重み制御回路１７の電気的構成の一例を示すブロック図であり、図５は、図４中の移動平均フィルタ１７３の具体的な回路構成の一例を示すブロック図である。
【００４４】
図４に示す重み制御回路１７は、複素共役器１７１と，乗算器１７２と，移動平均フィルタ１７３と，加算器１７４と，ホールド回路１７５と、を有している。このような構成からなる重み制御回路１７は、受信信号ｒｍｋと誤差信号ｅｍｋとの相関値を求め、移動平均フィルタ１７３によって平均化して雑音を取り除き、これによって得られた信号を等化器１５の複素係数値として更新していく機能を有する。具体的には、まず、複素共役器１７において誤差信号ｅｍｋの複素共役が計算される。そして、乗算器１７２において、受信信号ｒｍｋに複素共役誤差信号ｅｍｋ＊が乗じられ、相関値ｒｍｋｅｍｋ＊が算出される。
【００４５】
次に、移動平均フィルタ１７３に入力された相関値ｒｍｋｅｍｋ＊は、図５に示すように、直列に接続された遅延回路１７３１に順次入力されていく。本実施形態では、Ｎシンボル平均化の例を示しており、Ｗ０〜Ｗｎ−１は、Ｗｎ−１＝Ｗｎ−２＝・・・＝Ｗ０＝１／ｎを満たす重み量となっている。なお、勿論１／ｎ以外の重み量を採用してもよい。
【００４６】
乗算器１７３２によって重み量が乗算された信号は、加算器１７３３によって加算される。そして、加算器１７３３の出力は、乗算器１７３４を介して、ステップサイズμが乗じられ、信号出力ΔＣｍｋとなる。この信号出力ΔＣｍｋは、伝搬路の時間変動分を示すものである。なお、ステップサイズμは、０から１までの間の任意値であり、受信装置１の性能に応じて所望の値をとることができる。また、信号出力ΔＣｍｋの初期値は０とすることができる。
【００４７】
図４において、信号出力ΔＣｍｋと初期伝搬路推定／初期等化係数出力部１４の出力Ｃｍ０とは、加算器１７４によって加算され、複素係数値Ｃｍｋが生成される。この複素係数値Ｃｍｋは、ホールド回路１７５を介して重み制御回路１７の出力となるものであり、伝搬路の時間変動分ΔＣｍｋを加味した等化係数である。なお、初期等化係数Ｃｍ０は、上述したようにΔＣｍ０＝０であることから、Ｃｍ０＝１／Ｈｍ０＝Ｈｍ０＊／｜Ｈｍ０｜２で表される（＊は共役複素数を示す）。また、ホールド回路１７５の機能については、後述する。
【００４８】
このようにして、第０シンボル（ｋ＝０）の処理が終了すると、次に第１シンボル，第２シンボル，・・・第ｋシンボル（ｋ≠０）の処理が順次行われる。このとき、スイッチＳＷ１８は、ｋ≠０の方へ設定されるため、等化器１５においては初期等化係数Ｃｍ０ではなく、重み制御部の出力Ｃｍｋ（ｋ≠０）が用いられる。また、この重み制御部の出力Ｃｍｋは、上述したように初期等化係数Ｃｍ０を用いることで算出可能であり、ｋ≠０において何度も伝搬路情報を推定する必要はない。したがって、送信装置側では既知信号の送信回数を減らすことができ、ひいてはデータ伝送効率を向上させることができる。
【００４９】
図６は、既知信号の送信回数が減っている様子（信号配置）を示す説明図である。
【００５０】
図６に示すように、ｋ＝０のシンボル（ＯＦＤＭシンボル）で全サブキャリアにおいて既知信号を送信しているが（灰色で塗り潰している）、ｋ≠０では既知信号を全く送信していない。しかし、上述したように、ｋ＝０のシンボルを用いて算出された初期等化係数Ｃｍ０に基づいて、ｋ≠０のシンボルについて複素係数値Ｃｍｋを算出することで、等化器１５における等化処理が可能になる。
【００５１】
このように、本実施形態に係る受信装置１には、ＦＦＴ１３に既知信号が入力されたとき（本実施形態ではｋ＝０）は、初期等化係数Ｃｍ０を等化器１５に入力させるとともに、ＦＦＴ１３に既知信号以外の信号が入力されたとき（ｋ≠０）は、重み制御回路１７の出力を等化器１５に入力させるスイッチＳＷ１８が設けられている。これにより、データ伝送効率を向上させることができる。
【００５２】
次に、ホールド回路１７５（図４参照）の機能について説明する。図７は、ホールド回路１７５の機能を説明するための説明図である。特に、図７（ａ）は、各シンボル番号に対応するシンボル数カウンタ２０（図１参照）の動作例を示しており、図７（ｂ）は、各シンボル番号に対応する複素係数値Ｃｍｋの遷移を示している。また、図７では、無線信号は、受信装置１において離散的に受信される複数のバースト信号であるものとし、既知信号は、バースト信号を構成する複数のシンボルのうち先頭に位置するシンボルのみであるものとする（図中の灰色で示す）。このように、先頭に位置するシンボルのみを既知信号とすることで、既知信号の送信回数を最大限に減らすことができ、ひいてはデータ伝送効率をより向上させることができる。
【００５３】
図７（ａ）において、シンボル数カウンタ２０（図１参照）は、ＦＦＴ１３に第ｘ番目のバースト信号（第ｘバーストで示す）が入力されるとき、そのバースト信号（第ｘバースト）を構成するシンボルの入力回数をカウントする機能を有している。カウント開始のトリガとしては、バースト先頭位置検出回路１９（図１参照）の出力が用いられる。ｋ＝０からカウントがスタートし、所定数ずつインクリメントしていき、第ｘバーストの終了を示す回数（予め定められた回数Ｋ）に達したとき、カウント値はクリアされる。そして、次の第（ｘ＋１）バーストが入力されると、再びカウントがスタートする（このとき、バースト先頭位置検出回路１９によって、スイッチＳＷ１８はｋ＝０の方へ設定される）。
【００５４】
一方で、図７（ｂ）に示すように、等化器１５で等化処理に用いられる情報は、ｋ＝０のときは初期等化係数Ｃｍ０であるが、ｋ＝１，２，３・・・のときは複素係数値Ｃｍｋである。そして、上述同様、シンボル数カウンタ２０が第ｘバーストの終了を示す回数Ｋに達したとき、その情報が重み制御回路１７に入力され（図１及び図４参照）、ホールド回路１７５によって出力がホールドされることになる（図７（ｂ）参照）。このホールド処理は、ＦＦＴ１３に第（ｘ＋１）バーストが入力されるまでの間、継続される。このような構成にすることで、離散的なバースト信号を受信していない間、重み制御回路１７において複素係数値が無駄に更新されるのを防ぐことができる。また、例えば、シンボル数カウンタ２０の出力を移動平均フィルタ１７３等にも供給することで、バースト信号の終了位置を検出したときに複素係数値の算出処理を一時停止させることができ、ひいては移動平均フィルタ１７３における算出処理が無駄に行われるのを防ぐこともできる。
【００５５】
なお、本実施形態では、Ｃｍｋを次バーストの先頭位置を検出するまでホールドすることとしたが、例えば０にリセットすることとしてもよい。
【００５６】
［受信方法］
上述した受信装置１を用いて、本実施形態に係る受信方法について説明する。まず、ＦＦＴ１３において、無線信号を時間領域から周波数領域へと変換するフーリエ変換ステップが行われる。その結果、マルチキャリア信号は複数のサブキャリア信号に分波される。次に、初期伝搬路推定／初期等化係数出力部１４において、既知信号が入力されたときのフーリエ変換ステップの出力に基づき、サブキャリアごとに伝搬路情報を推定するとともに、その伝搬路情報の逆数演算を行うことにより基準等化係数（本実施形態では初期等化係数）を算出する基準等化係数算出ステップが行われる。これにより、初期等化係数Ｃｍ０が得られる。
【００５７】
次に、等化器１５において、この初期等化係数を用いてフーリエ変換ステップの出力ｒｍｋを等化する第１等化ステップが行われる。次に、この第１等化ステップの出力ｙｍｋを復調する復調ステップが行われる。次に、重み制御回路１７において、フーリエ変換ステップの出力ｒｍｋ（後述する図１０のように、復調ステップの出力であってもよい），復調ステップにおいて算出される誤差信号ｅｍｋ，及び初期等化係数（＝Ｃｍ０）が入力され、これらに基づき、伝搬路の時間変動分を加味した複素係数値Ｃｍｋをサブキャリアごとに算出する重み算出ステップが行われる。最後に、この重み算出ステップの出力Ｃｍｋを用いて、フーリエ変換ステップの出力を等化する第２等化ステップが行われる。なお、これ以降、スイッチＳＷ１８をｋ≠０の方へ設定しておくことにより、第２等化ステップが繰り返し行われることになり、既知信号を何度も送信しなくても、適切に等化することができる。なお、バースト先頭位置検出回路１９のハードウェア構成については、具体的な説明を省略するが、一般的にはフレーム同期回路等を用いて実現できる。
【００５８】
［実施形態の主な効果］
以上説明したように、本実施形態に係る受信装置１によれば、重み制御回路１７の出力を用いて等化処理を行っている間は、伝搬路の時間変動分（ΔＣｍｋ）を加味した等化係数（複素係数値Ｃｍｋ）をサブキャリアごとに算出する処理を繰り返すだけでよいので、ｋ＝０の時点で算出した初期等化係数Ｃｍ０をそのまま利用することができ（図４参照）、伝搬路情報を何度も推定する必要がない。その結果、既知信号を送信する回数を減らすことができ（図７参照）、ひいてはデータ伝送効率を向上させることができる。
【００５９】
加えて、伝搬路情報を何度も推定する必要がないため、サブキャリア数が増えても、１タップ処理のものがサブキャリアごとに独立演算が可能である。例えば、サブキャリア数が２５６であれば、図１に示す等化器１５，データ復調部１６，重み制御回路１７，及びスイッチＳＷ１８を２５６セット用意すれば足り、２５６×２５６の逆行列計算といった演算は不要である。したがって、サブキャリア数が増えても演算量の増大を防ぐことができ、ひいては論理回路の規模が大きくなるのを防ぐことができる。また、演算量の増大に伴う動作の不安定化を防ぐこともできる。
【００６０】
また、受信装置１にはスイッチＳＷ１８が設けられており、本実施形態ではｋ＝０のときのみ初期等化係数Ｃｍ０を等化に利用し、ｋ≠０のときは複素係数値Ｃｍｋを等化に利用することとしている。これにより、データ伝送効率をより向上させることができる。なお、本発明は、ｋ＝０のときのみ初期等化係数Ｃｍ０を等化に利用する、といった利用態様に限定されない。例えば無線信号が連続信号の場合等には、ｋ＝Ｔ（Ｔは、例えば０，５０，１００，１５０といったように、定期的な値をとってもよい）のときに基準等化係数ＣｍＴを等化に利用する、といった利用態様も考えられる。これにより、データ伝送効率の低下と引き換えに、受信装置１の復調精度を高めることができる。このように、スイッチＳＷ１８を上手く利用すれば、フェージング変動が激しい場合にはＴの間隔を短くするなど、復調精度の調整も可能になる。
【００６１】
また、無線信号がバースト信号の場合、そのバースト信号の先頭の位置にのみ既知信号を挿入することで、既知信号の送信回数を最大限に減らすことができ、ひいてはデータ伝送効率をより向上させることができる。また、図７（ｂ）を用いて上述したように、ホールド回路１７５（図４参照）を利用すれば、複素係数値Ｃｍｋの無駄な更新を防ぐことができる。以下、本発明の実施の形態についての変形例を説明する。
【００６２】
［変形例］
図８は、重み制御回路１７の電気的構成の他の一例を示すブロック図である。図９は、図８中のＲＬＳ主要部５１の具体的な回路構成の一例を示すブロック図である。
【００６３】
図８において、ＲＬＳ主要部５１には、受信信号ｒｍｋ（第ｍサブキャリア，第ｋシンボルの受信信号）と誤差信号ｅｍｋ（第ｍサブキャリア，第ｋシンボルの誤差信号）とが入力される（図１参照）。そして、ＲＬＳ主要部５１の出力Ｃｍｋ＋１は、遅延回路５２（Ｚ−１で示す）を介してフィードバックされる。また、この出力Ｃｍｋ＋１は、図４と同様に、ホールド回路５３を介して出力される。ホールド回路５３には、シンボル数カウンタ２０の出力が入力され、シンボル数カウンタ２０がバースト信号の終了を示す回数に達したとき、出力がホールドされる。
【００６４】
図９において、ＲＬＳ主要部５１では、まず、第ｍサブキャリア及び第ｋシンボルの受信信号ｒｍｋが入力され、各種演算器を通過した後、ｂｍｋ＝Ｐｍｋ−１ｒｍｋ／（ｒｍｋ＊Ｐｍｋ−１ｒｍｋ＋λ）が得られる。ここで、Ｐｍｋは相関逆行列であって、Ｐｍｋ＝（Ｐｍｋ−１−ｂｍｋｒｍｋ＊Ｐｍｋ−１）／λを満たし、１タップの場合、相関逆行列はスカラーとなり、Ｐｍｋ＝１／ｒｍｋを満たす。初期値は、正の数Ｐｍ０＝δ２である。λは、忘却係数であり、０から１の間の値をとる（０＜λ＜１）。
【００６５】
次に、このｂｍｋと誤差信号ｅｍｋの複素共役ｅｍｋ＊とを掛け合わせる。そして、これにＣｍｋを加算することによって、Ｃｍｋ＋１＝Ｃｍｋ＋ｂｍｋｅｍｋ＊，Ｃｍ０＝１／Ｈｍ０を得る。このようにして得られたＣｍｋ＋１は、上述したように遅延回路５２を介してフィードバックされるとともに、ホールド回路５３を介して出力される（図８参照）。
【００６６】
図８及び図９に示すようなＲＬＳアルゴリズムを用いて複素係数値をサブキャリアごとに算出すれば、ＬＭＳアルゴリズムを用いたときよりも応答性を向上させることができる。特に、本発明を適用すれば、サブキャリアごとに複素係数値を独立演算することが可能なので、逆行列計算を必要とせず、演算量の増大を防ぐことができ、ひいては動作の安定性を維持しながらデータ伝送効率を向上させることができる。
【００６７】
図１０は、重み制御回路１７にデータ復調部１６の出力が入力される実施態様を説明するためのブロック図である。図１に示すブロック図とは異なり、重み制御部１７には、ＦＦＴ１３の出力ではなくデータ復調部１６の出力ｘｍｋが入力されている。この場合、図１の実施例と比較して、判定誤りの影響は受けやすくなるものの、伝送路で発生する雑音の影響を取り除くことができる。このように、本発明は、データ復調部１６の出力ｘｍｋをフィードバックすることによっても効果（データ伝送効率の向上）を奏することができる。
【００６８】
［実施例］
上述した伝搬路の時間変動分（ΔＣｍｋ）を加味した等化係数（複素係数値Ｃｍｋ）をサブキャリアごとに算出する処理の有効性を示すために、シミュレーションを行った。本実施例では、図１に示す受信装置１における処理を模した計算機シミュレーションを行った。ただし、重み制御回路１７では、図８及び図９に示すように、ＲＬＳアルゴリズムを用いて複素係数値をサブキャリアごとに算出することとした。
また、比較例としては、図１１に示す受信装置２における処理を模した計算機シミュレーションを行った。なお、受信装置２において受信装置１と同様の処理を行うブロックについては、図１と同様の符号を付している。この受信装置２では、バースト信号の先頭の既知信号が入力されたときのＦＦＴ１３の出力に基づき、サブキャリアごとに伝搬路情報を推定し、初期等化係数Ｃｍ０を算出する。そして、等化器１５は、次のバースト信号が入力されるまでの間、この初期等化係数Ｃｍ０を用いて、受信信号ｒｍ０の等化処理を行う。
【００６９】
シミュレーション諸元は、次のとおりである。信号源として１次変調に１６ＱＡＭ、サブキャリア数５２、ＦＦＴ数６４のＯＦＤＭ変調信号を用い、１バースト信号は４×６５ＯＦＤＭシンボル（＝２６０μｓ）とし、最大ドップラ周波数は高速変動状態を想定して１００Ｈｚとし、平均受信信号電力対雑音電力比（平均Ｃ／Ｎ）は３０ｄＢとし、伝搬路モデルは１８波レーレーフェージングモデルとし、ＲＬＳアルゴリズムにおける忘却係数λは０．５とした。
【００７０】
シミュレーション結果を図１２に示す。図１２（ａ）は、図１１におけるデータ復調部１６への入力信号ｙｍｋを示し、図１２（ｂ）は、図１１における初期等化係数Ｃｍ０を示し、図１２（ｃ）は、図１におけるデータ復調部１６への入力信号ｙｍｋを示し、図１２（ｄ）は、図１における等化器１５に入力される初期等化係数Ｃｍ０（ｋ＝０のとき）又は複素係数値Ｃｍｋ（ｋ≠０のとき）を示す。
図１２から分かるように、バースト信号の先頭で算出した初期等化係数Ｃｍ０のみを用いる比較例では、バースト信号の後半でデータ復調部１６への入力信号ｙｍｋに大きな劣化が生じている（図１２（ａ），（ｂ））。一方、バースト信号の先頭で初期等化係数Ｃｍ０を算出するとともに、伝搬路の時間変動分（ΔＣｍｋ）を加味した等化係数（複素係数値Ｃｍｋ）をサブキャリアごとに算出する実施例では、バースト信号の後半になっても良好なデータ復調部１６への入力信号ｙｍｋが得られている。
【００７１】
このように、本実施例では、伝搬路の時間変動分（ΔＣｍｋ）を加味した等化係数（複素係数値Ｃｍｋ）をサブキャリアごとに算出するようにしているため、高速変動状態であっても適切な等化係数を用いて等化処理を行い、良好なデータ復調部１６への入力信号ｙｍｋを得ることができる。しかも、この複素係数値Ｃｍｋは初期等化係数Ｃｍ０を基にして算出することができるため、既知信号を用いて伝搬路情報を何度も推定する（推定しなおす）必要がない。したがって、結果的に既知信号を送信する回数を減らすことができ、ひいてはデータ伝送効率を向上させることができる。
【産業上の利用可能性】
【００７２】
本発明に係る受信装置及び受信方法は、データ伝送効率を向上させることが可能なものとして有用である。
【図面の簡単な説明】
【００７３】
【図１】本発明の実施の形態に係る受信装置の電気的構成を示すブロック図である。
【図２】既知信号に基づく伝搬路推定の原理を説明するための説明図である。
【図３】データ復調部におけるデータ復調の原理を説明するための説明図である。
【図４】重み制御回路の電気的構成の一例を示すブロック図である。
【図５】図４中の移動平均フィルタの具体的な回路構成の一例を示すブロック図である。
【図６】既知信号の送信回数が減っている様子（信号配置）を示す説明図である。
【図７】ホールド回路の機能を説明するための説明図である。
【図８】重み制御回路の電気的構成の他の一例を示すブロック図である。
【図９】図８中のＲＬＳ主要部の具体的な回路構成の一例を示すブロック図である。
【図１０】重み制御回路にデータ復調部の出力が入力される実施態様を説明するためのブロック図である。
【図１１】計算機シミュレーションを行うための比較例における受信装置の電気的構成を示すブロック図である。
【図１２】実施例及び比較例における計算機シミュレーション結果を示す図である。
【図１３】従来の既知信号の信号配置を説明するための説明図である。
【符号の説明】
【００７４】
１  受信装置
１１  受信アンテナ
１２  ＧＩ除去部
１３  ＦＦＴ
１４  初期伝搬路推定／初期等化係数出力部
１５  等化器
１６  データ復調部
１７  重み制御回路
１８  スイッチＳＷ
１９  バースト先頭位置検出回路
２０  シンボル数カウンタ
１７１  複素共役器
１７２  乗算器
１７３  移動平均フィルタ
１７４  加算器
１７５  ホールド回路
【図１】
2010068504.tif 000003
【図２】
2010068504.tif 000004
【図３】
2010068504.tif 000005
【図４】
2010068504.tif 000006
【図５】
2010068504.tif 000007
【図６】
2010068504.tif 000008
【図７】
2010068504.tif 000009
【図８】
2010068504.tif 000010
【図９】
2010068504.tif 000011
【図１０】
2010068504.tif 000012
【図１１】
2010068504.tif 000013
【図１２】
2010068504.tif 000014
【図１３】
2010068504.tif 000015