(57)【要約】【課題】負荷回路が軽負荷の時に消費電力を低減することができるフライバック方式のスイッチング電源装置を提供する。【解決手段】スイッチング電源装置１は、直流電圧をトランスＸＦＭの１次側でスイッチングして２次側に所定の出力電圧を出力するスイッチング回路２と、２次側の出力電圧を同期整流して負荷回路４に安定供給する同期整流用スイッチング素子Ｑ１と、該同期整流用スイッチング素子Ｑ１のオン／オフを制御する同期整流制御部３と、負荷回路４の負荷状態を検出する負荷状態検出手段５と、負荷状態検出手段５の出力に基づいて同期整流制御部３の動作を制御する同期整流回路制御手段６と備える。同期整流回路制御手段６は、負荷回路４の負荷状態が軽負荷と判断すると、同期整流制御部３への電源電圧の供給を停止して同期整流用スイッチング素子Ｑ１に寄生するダイオードで出力電圧を整流させる。【選択図】図１
2010166729.tif 000002
【特許請求の範囲】
【請求項１】
交流電源電圧を整流および平滑して得られた直流電圧をトランスの１次側でスイッチングして前記トランスの２次側に所定の出力電圧を出力するスイッチング回路と、前記トランスの２次側に接続され、前記トランスの２次側に出力された前記出力電圧を同期整流して負荷回路に安定供給する同期整流回路を備えたフライバック方式のスイッチング電源装置において、
前記負荷回路の負荷状態を検出する負荷状態検出手段と、前記負荷状態検出手段の出力に基づいて、前記同期整流回路の動作を制御する同期整流回路制御手段とをさらに備え、
前記同期整流回路は、前記出力電圧を同期整流する同期整流用スイッチング素子と、該同期整流用スイッチング素子のオン／オフを制御する同期整流制御部とを有し、
前記同期整流回路制御手段は、前記負荷状態検出手段により検出された前記負荷回路の負荷状態が軽負荷と判断すると、前記同期整流制御部への電源電圧の供給を停止して、前記同期整流用スイッチング素子に寄生するダイオードで前記出力電圧を整流させることを特徴とするスイッチング電源装置。
【請求項２】
前記同期整流回路制御手段は、前記同期整流用スイッチング素子に寄生するダイオードの整流動作に伴う電力損失よりも前記同期整流制御部の動作に伴う消費電力が大きい場合に前記負荷回路の負荷状態が軽負荷と判断することを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
前記負荷状態検出手段が、前記負荷回路に流れる出力電流を検出する電流検出回路からなり、
前記同期整流回路制御手段が、前記電流検出回路によって検出された出力電流に基づく検出信号レベルと予め設定された基準信号レベルとを比較する比較回路と、前記比較回路の比較結果に応じて、前記同期整流制御部への前記電源電圧の供給／供給停止を制御する同期整流回路制御回路とからなることを特徴とする請求項１または２に記載のスイッチング電源装置。
【請求項４】
前記電流検出回路が、前記負荷回路に直列接続された抵抗から構成され、
前記比較回路が、ツェナーダイオードを有し、前記抵抗に流れる電流により該抵抗に生じた電圧が入力される（＋）入力端子と、前記ツェナーダイオードを用いて設定された基準電圧が入力される（−）入力端子と、前記（＋）入力端子および前記（−）入力端子にそれぞれ入力された電圧を比較し、前記（＋）入力端子電圧が前記（−）入力端子電圧に比べて高いとＨレベルを出力する一方、前記（＋）入力端子電圧が前記（−）入力端子電圧に比べて低いとＬレベルを出力する出力端子と、を有するオペアンプから構成され、
前記同期整流回路制御回路が、前記出力端子と前記同期整流制御部との間に介装された１つ以上のトランジスタを有し、前記出力端子からの出力がＨレベルの場合に前記同期整流制御部への前記電源電圧の供給を行う一方、前記出力端子からの出力がＬレベルの場合に前記負荷回路の負荷状態が軽負荷と判断して前記同期整流制御部への前記電源電圧の供給を停止することを特徴とする請求項３に記載のスイッチング電源装置。
【請求項５】
前記負荷状態検出手段が、前記出力電圧を検出する電圧検出回路からなり、
前記同期整流回路制御手段が、前記電圧検出回路によって検出された出力電圧に基づく検出信号レベルと予め設定された基準信号レベルとを比較する比較回路と、前記比較回路の比較結果に応じて、前記同期整流制御部への前記電源電圧の供給／供給停止を制御する同期整流回路制御回路とからなることを特徴とする請求項１または２に記載のスイッチング電源装置。
【請求項６】
前記電圧検出回路が、前記トランスの２次側巻線の両側間に直列接続された、ダイオード、２つの抵抗と、該２つの抵抗の一方に並列接続されたコンデンサとから構成され、
前記比較回路が、ツェナーダイオードを有し、前記出力電圧が前記コンデンサに印加されることにより発生する前記コンデンサの端子間電圧が入力される（＋）入力端子と、前記ツェナーダイオードを用いて設定された基準電圧が入力される（−）入力端子と、前記（＋）入力端子および前記（−）入力端子にそれぞれ入力された電圧を比較し、前記（＋）入力端子電圧が前記（−）入力端子電圧に比べて高いとＨレベルを出力する一方、前記（＋）入力端子電圧が前記（−）入力端子電圧に比べて低いとＬレベルを出力する出力端子と、を有するオペアンプから構成され、
前記同期整流回路制御回路が、前記出力端子と前記同期整流制御部との間に介装された１つ以上のトランジスタを有し、前記出力端子からの出力がＨレベルの場合に前記同期整流制御部への前記電源電圧の供給を行う一方、前記出力端子からの出力がＬレベルの場合に前記負荷回路の負荷状態が軽負荷と判断して前記同期整流制御部への前記電源電圧の供給を停止することを特徴とする請求項５に記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源装置に関し、特に、トランスの２次側に出力された出力電圧を同期整流する同期整流用スイッチング素子と、同期整流用スイッチング素子のオン／オフを制御する同期整流制御部を備えたフライバック方式のスイッチング電源装置に関する。
【背景技術】
【０００２】
従来のスイッチング電源装置として、例えば、図３に示すように、交流電源電圧を整流および平滑して得られた直流電圧をトランスの１次側でスイッチングしてトランスの２次側に所定の出力電圧を出力するスイッチング回路と、トランスの２次側に出力された出力電圧を同期整流して負荷回路に安定供給する同期整流回路を備えたフライバック方式のスイッチング電源装置が知られている（例えば、非特許文献１参照）。ここで、該同期整流回路は、トランスの２次側に出力された出力電圧を同期整流するＭＯＳＦＥＴからなる同期整流用スイッチング素子と、この同期整流用スイッチング素子のオン／オフを制御する同期整流制御ＩＣ（同期整流制御部）から構成される。
【０００３】
図３を参照して、このスイッチング電源装置１３は、一対のライン１０，１１（（＋）側ライン１０および（−）側ライン１１）上に、スイッチング回路２と、トランスＸＦＭの２次側に接続された同期整流制御ＩＣ（インターナショナル・レクティファイアー株式会社製：ＩＲ１１６７Ｓ）３と、３つの抵抗Ｒｄｃ、抵抗ＲＭＯＴ、抵抗Ｒｇと、同期整流用スイッチング素子（ＭＯＳＦＥＴ）Ｑ１と、平滑コンデンサＣｏとを備え、スイッチング電源装置１３の出力側には負荷回路４が接続される。
スイッチング回路２は、交流電源（図示せず）の交流電圧を整流および平滑して得られた直流電圧を受電するＶｉｎ端子およびＲｔｎ端子と、トランスＸＦＭの１次側巻線Ｎ１の（−）側ライン１１側に接続されるスイッチング素子とから構成される。このスイッチング素子は、Ｖｉｎ端子およびＲｔｎ端子で受電した直流電圧をスイッチングして、トランスＸＦＭの２次側に所定の出力電圧を出力する。
同期整流制御ＩＣ３は、複数の端子を有しており、その中で、ＶＣＣ端子、ＯＶＴ端子およびＥＮ端子が、トランスＸＦＭの２次側巻線Ｎ２の（＋）側ライン１０に抵抗Ｒｄｃを介して接続されている。また、ＶＤ端子が同期整流用スイッチング素子Ｑ１のドレインに、ＧＮＤ端子およびＶＳ端子が同期整流用スイッチング素子Ｑ１のソースに、ＶＧＡＴＥ端子が抵抗Ｒｇを介して同期整流用スイッチング素子Ｑ１のゲートに接続されている。平滑コンデンサＣｏは、同期整流用スイッチング素子Ｑ１のソースと（＋）側ライン１０との間に介装されている。
【０００４】
次に、このスイッチング電源装置１３の動作について簡単に説明する。
トランスＸＦＭの１次側のスイッチング素子がスイッチングを開始すると、トランスＸＦＭの２次側巻線Ｎ２に電圧が誘起される。２次側巻線Ｎ２に誘起された電圧は、同期整流用スイッチング素子Ｑ１のドレイン−ソース間に寄生するダイオードによって整流され、平滑コンデンサＣｏによって平滑されて、直流の出力電圧に変換される。平滑コンデンサＣｏの両端電圧が同期整流制御ＩＣ３の起動電圧まで上昇すると、この出力電圧の供給を受けて同期整流制御ＩＣ３が動作する。
【０００５】
また、同期整流用スイッチング素子Ｑ１のドレイン−ソース間の電圧は、同期整流制御ＩＣ３のＶＤ端子およびＶＳ端子で検出される。同期整流制御ＩＣ３は、この電圧の検出結果に基づいて、同期整流用スイッチング素子Ｑ１へのオン／オフ信号を、ＶＧＡＴＥ端子から抵抗Ｒｇを介して同期整流用スイッチング素子Ｑ１のゲートに印加して、同期整流動作を行う。このような同期整流回路（同期整流用スイッチング素子と同期整流制御ＩＣ）を備えたスイッチング電源装置によれば、ディスクリート部品のダイオード（例えば、ショットキーバリアダイオード）を用いて整流する場合に比べて電力損失を大幅に削減することができる。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】製品カタログ“ＳｍａｒｔＲｅｃｔｉｆｉｅｒ  ＣＯＮＴＲＯＬ  ＩＣ  ＩＲ１１６７ＡＳＰｂＦ／ＩＲ１１６７ＢＳＰｂＦ  Ｄａｔａ  Ｓｈｅｅｔ”のＡｐｐｌｉｃａｔｉｏｎ  Ｄｉａｇｒａｍ（１ページ）、インターナショナル・レクティファイアー（Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｒｅｃｔｉｆｉｅｒ）株式会社、インターネット、＜http://www.irf.com/product-info/datasheets/data/ir1167aspbf.pdf＞
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、同期整流制御ＩＣ３は、スイッチング電源装置１３の負荷回路４の負荷状態に関係なく常に動作しているため、スイッチング電源装置１３の負荷回路４が軽負荷の場合であっても、同期整流制御ＩＣ３の動作に伴う電力が常に消費され続けることになる。つまり、同期整流回路の採用により、通常の負荷状態では、ディスクリート部品のダイオードを用いて整流する場合に比べて電力損失を大きく低減することができる一方で、軽負荷時にはディスクリート部品のダイオードを用いて整流する場合に比べて電力損失がかえって増大する結果を招いていた。
【０００８】
本発明は上記事情に鑑みてなされたものであり、同期整流用スイッチング素子と、該同期整流用スイッチング素子のオン／オフを制御する同期整流制御部を備えたフライバック方式のスイッチング電源装置において、負荷回路が軽負荷の時に、消費電力を低減することができるスイッチング電源装置を提供する。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、本発明は、交流電源電圧を整流および平滑して得られた直流電圧をトランスの１次側でスイッチングして前記トランスの２次側に所定の出力電圧を出力するスイッチング回路と、前記トランスの２次側に接続され、前記トランスの２次側に出力された前記出力電圧を同期整流して負荷回路に安定供給する同期整流回路を備えたフライバック方式のスイッチング電源装置において、前記負荷回路の負荷状態を検出する負荷状態検出手段と、前記負荷状態検出手段の出力に基づいて、前記同期整流回路の動作を制御する同期整流回路制御手段とをさらに備え、前記同期整流回路は、前記出力電圧を同期整流する同期整流用スイッチング素子と、該同期整流用スイッチング素子のオン／オフを制御する同期整流制御部とを有し、前記同期整流回路制御手段は、前記負荷状態検出手段により検出された前記負荷回路の負荷状態が軽負荷と判断すると、前記同期整流制御部への電源電圧の供給を停止して、前記同期整流用スイッチング素子に寄生するダイオードで前記出力電圧を整流させることを特徴とするスイッチング電源装置を提供する。
この構成によれば、負荷状態検出手段により検出された負荷回路の負荷状態が軽負荷と判断されると、同期整流制御部への電源電圧の供給が停止され、同期整流用スイッチング素子に寄生するダイオードで出力電圧が整流される。このため、負荷回路の負荷状態に関係なく同期整流制御部が常に動作するという状態を回避することができ、軽負荷時における消費電力を低減することができる。
なお、上記構成において、同期整流回路制御手段に、同期整流用スイッチング素子に寄生するダイオードの整流動作に伴う電力損失よりも同期整流制御部の動作に伴う消費電力が大きい場合に、負荷回路の負荷状態を軽負荷と判断させることが好ましい。
【００１０】
本発明の好ましい第１実施例によれば、前記負荷状態検出手段が、前記負荷回路に流れる出力電流を検出する電流検出回路からなり、前記同期整流回路制御手段が、前記電流検出回路によって検出された出力電流に基づく検出信号レベルと予め設定された基準信号レベルとを比較する比較回路と、前記比較回路の比較結果に応じて、前記同期整流制御部への前記電源電圧の供給／供給停止を制御する同期整流回路制御回路とからなる。
この構成によれば、負荷状態検出手段が電流検出回路からなり、同期整流回路制御手段が比較回路と同期整流回路制御回路とからなる。そして、電流検出回路が負荷回路を流れる出力電流によって負荷状態を検出して、比較回路がこの電流検出回路によって検出された出力電流に基づく検出信号レベルと予め設定された基準信号レベルとを比較し、この比較回路の比較結果に応じて、同期整流回路制御回路が同期整流制御部への電源電圧の供給／供給停止を制御する。このため、負荷回路の負荷状態に関係なく同期整流制御部が常に動作するという状態を回避することができ、軽負荷時における消費電力を低減することができる。
【００１１】
第１実施例においてより好ましくは、前記電流検出回路が、前記負荷回路に直列接続された抵抗から構成され、前記比較回路が、ツェナーダイオードを有し、前記抵抗に流れる電流により該抵抗に生じた電圧が入力される（＋）入力端子と、前記ツェナーダイオードを用いて設定された基準電圧が入力される（−）入力端子と、前記（＋）入力端子および前記（−）入力端子にそれぞれ入力された電圧を比較し、前記（＋）入力端子電圧が前記（−）入力端子電圧に比べて高いとＨレベルを出力する一方、前記（＋）入力端子電圧が前記（−）入力端子電圧に比べて低いとＬレベルを出力する出力端子と、を有するオペアンプから構成され、前記同期整流回路制御回路が、前記出力端子と前記同期整流制御部との間に介装された１つ以上のトランジスタを有し、前記出力端子からの出力がＨレベルの場合に前記同期整流制御部への前記電源電圧の供給を行う一方、前記出力端子からの出力がＬレベルの場合に前記負荷回路の負荷状態が軽負荷と判断して前記同期整流制御部への前記電源電圧の供給を停止する。
この構成によれば、電流検出回路が抵抗から構成され、比較回路がツェナーダイオードおよびオペアンプから構成され、同期整流回路制御回路が１つ以上のトランジスタから構成される。そして、電流検出回路の抵抗が負荷状態を検出して、比較回路のオペアンプが、（＋）入力端子に入力される電圧と（−）入力端子に入力される基準電圧とを比較し、この比較回路の出力端子からの出力に応じて、同期整流回路制御回路が、オペアンプの出力端子からの出力がＨレベルであると判断した場合に同期整流制御部への電源電圧供給を行う一方、出力端子からの出力がＬレベルと判断した場合に同期整流制御部への電源電圧の供給を停止する。このため、負荷回路の負荷状態に関係なく同期整流制御部が常に動作するという状態を回避することができ、軽負荷時における消費電力を低減することができる。
【００１２】
また、本発明の好ましい第２実施例によれば、前記負荷状態検出手段が、前記出力電圧を検出する電圧検出回路からなり、前記同期整流回路制御手段が、前記電圧検出回路によって検出された出力電圧に基づく検出信号レベルと予め設定された基準信号レベルとを比較する比較回路と、前記比較回路の比較結果に応じて、前記同期整流制御部への前記電源電圧の供給／供給停止を制御する同期整流回路制御回路とからなる。
この構成によれば、負荷状態検出手段が電圧検出回路からなり、同期整流回路制御手段が比較回路と同期整流回路制御回路とからなる。そして、電圧検出回路が負荷回路に供給される電圧によって負荷状態を検出して、比較回路がこの電圧検出回路によって検出された出力電圧に基づく検出信号レベルと予め設定された基準信号レベルとを比較し、この比較回路の比較結果に応じて、同期整流回路制御回路が同期整流制御部への電源電圧供給の供給／供給停止を制御する。このため、負荷回路の負荷状態に関係なく同期整流制御部が常に動作するという状態を回避することができ、軽負荷時における消費電力を低減することができる。
【００１３】
第２実施例においてより好ましくは、前記電圧検出回路が、前記トランスの２次側巻線の両側間に直列接続された、ダイオード、２つの抵抗と、該２つの抵抗の一方に並列接続されたコンデンサとから構成され、前記比較回路が、ツェナーダイオードを有し、前記出力電圧が前記コンデンサに印加されることにより発生する前記コンデンサの端子間電圧が入力される（＋）入力端子と、前記ツェナーダイオードを用いて設定された基準電圧が入力される（−）入力端子と、前記（＋）入力端子および前記（−）入力端子にそれぞれ入力された電圧を比較し、前記（＋）入力端子電圧が前記（−）入力端子電圧に比べて高いとＨレベルを出力する一方、前記（＋）入力端子電圧が前記（−）入力端子電圧に比べて低いとＬレベルを出力する出力端子と、を有するオペアンプから構成され、前記同期整流回路制御回路が、前記出力端子と前記同期整流制御部との間に介装された１つ以上のトランジスタを有し、前記出力端子からの出力がＨレベルの場合に前記同期整流制御部への前記電源電圧の供給を行う一方、前記出力端子からの出力がＬレベルの場合に前記負荷回路の負荷状態が軽負荷と判断して前記同期整流制御部への前記電源電圧の供給を停止する。
この構成によれば、電圧検出回路がダイオード、２つの抵抗、およびコンデンサから構成され、比較回路がツェナーダイオードおよびオペアンプから構成され、同期整流回路制御回路が１つ以上のトランジスタから構成される。そして、電圧検出回路のコンデンサが負荷状態を検出して、比較回路のオペアンプが、（＋）入力端子に入力される電圧と（−）入力端子に入力される基準電圧とを比較し、この比較回路の出力端子からの出力に応じて、同期整流回路制御回路が、オペアンプの出力端子からの出力がＨレベルであると判断した場合に同期整流制御部への電源電圧の供給を行う一方、出力端子からの出力がＬレベルであると判断した場合に同期整流制御部への電源電圧の供給を停止する。このため、負荷回路の負荷状態に関係なく同期整流制御部が常に動作するという状態を回避することができ、軽負荷時における消費電力を低減することができる。
【発明の効果】
【００１４】
本発明によれば、負荷回路が軽負荷の時に、消費電力を低減することができるスイッチング電源装置を提供できる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１実施例によるスイッチング電源装置の回路図である。
【図２】本発明の第２実施例によるスイッチング電源装置の回路図である。
【図３】従来のスイッチング電源装置の回路図である。
【発明を実施するための形態】
【００１６】
以下、本発明の好ましい実施例について図面を参照しながら説明する。
【００１７】
（第１実施例）
図１は、本発明の第１実施例によるスイッチング電源装置の回路図である。ここで、図３を参照して説明した従来のスイッチング電源装置との対応関係が明確となるように、図３に示す各構成要素と共通する構成要素については同一の符号を付し、その説明を省略する。
【００１８】
図１を参照して、このスイッチング電源装置１は、一対のライン１０、１１（（＋）側ライン１０および（−）側ライン１１）上に、スイッチング回路２と、同期整流制御ＩＣ（同期整流制御部）３と、３つの抵抗Ｒｄｃ、抵抗ＲＭＯＴ、抵抗Ｒｇと、同期整流用スイッチング素子（ＭＯＳＦＥＴ）Ｑ１と、平滑コンデンサＣｏと、負荷状態検出手段５と、同期整流回路制御手段６とを備え、スイッチング電源装置１の出力側には負荷回路４が接続されている。
負荷状態検出手段５は、スイッチング電源装置１の（−）側ライン１１上（負荷回路４と同期整流用スイッチング素子Ｑ１のソースとの間）に介挿された抵抗Ｒ１を有し、電流検出回路を構成する。
同期整流回路制御手段６は、比較回路７および同期整流回路制御回路８から構成される。
比較回路７は、ツェナーダイオードＺＤと、抵抗Ｒ２、Ｒ３と、オペアンプ９とを有する。ツェナーダイオードＺＤのアノードはトランスＸＦＭの２次側の(−)ライン１１に接続される一方、カソードが抵抗を介してトランスＸＦＭの２次側の(＋)ライン１０に接続されている。オペアンプ９の（＋）入力端子９ａは、抵抗Ｒ１の負荷回路４側と接続され、抵抗Ｒ１に流れる電流により該抵抗Ｒ１に生じた電圧が入力されるようになっている。オペアンプ９の（−）入力端子９ｂは、抵抗Ｒ３の抵抗Ｒ２側（抵抗Ｒ３と抵抗Ｒ２との接続点）と接続され、ツェナーダイオードＺＤの電圧を抵抗Ｒ２、Ｒ３で分圧することにより設定された基準電圧が入力されるようになっている。ここで、抵抗Ｒ２、Ｒ３は直列に接続され、これら抵抗Ｒ２、Ｒ３がツェナーダイオードＺＤの両端子間を結ぶように、ツェナーダイオードＺＤと並列に接続される。オペアンプ９の出力端子９ｃは、（＋）入力端子９ａおよび（−）入力端子９ｂにそれぞれ入力された電圧を比較し、（＋）入力端子９ａの電圧が（−）入力端子９ｂの電圧に比べて高いとＨレベルを出力する一方、（＋）入力端子９ａの電圧が（−）入力端子９ｂの電圧に比べて低いとＬレベルを出力する。
同期整流回路制御回路８は、ＮＰＮトランジスタＱ２、ＰＮＰトランジスタＱ３および抵抗Ｒ４、Ｒ５を有する。ＮＰＮトランジスタＱ２は、ベースが抵抗Ｒ４を介してオペアンプ９の出力端子９ｃと接続され、エミッタが（−）側ライン１１と接続されている。ＰＮＰトランジスタＱ３は、ベースが抵抗Ｒ５を介してＮＰＮトランジスタＱ２のコレクタと接続され、エミッタが（＋）側ライン１０と接続され、コレクタが抵抗Ｒｄｃを介して、同期整流制御ＩＣ３のＶＣＣ端子、ＯＶＴ端子およびＥＮ端子と接続されている。
【００１９】
次に、第１実施例のスイッチング電源装置１の動作について簡単に説明する。
トランスＸＦＭの１次側のスイッチング素子がスイッチングを開始すると、トランスＸＦＭの２次側巻線Ｎ２に出力電圧が誘起される。２次側巻線Ｎ２に誘起された出力電圧は、同期整流用スイッチング素子Ｑ１のドレイン−ソース間に寄生するダイオードによって整流され、平滑コンデンサＣｏによって平滑されて、直流の出力電圧に変換される。平滑コンデンサＣｏの両端電圧が同期整流制御ＩＣ３の起動電圧まで上昇すると、この出力電圧の供給を受けて同期整流制御ＩＣ３が動作する。
【００２０】
また、同期整流用スイッチング素子Ｑ１のドレイン−ソース間の電圧は、同期整流制御ＩＣ３のＶＤ端子およびＶＳ端子で検出される。同期整流制御ＩＣ３は、この電圧の検出結果に基づいて、同期整流用スイッチング素子Ｑ１へのオン／オフ信号を、ＶＧＡＴＥ端子から抵抗Ｒｇを介して同期整流用スイッチング素子Ｑ１のゲートに印加して、同期整流動作を行う。
【００２１】
スイッチング電源装置１において、負荷回路４の負荷状態が軽負荷（出力負荷が減少した状態または無負荷状態）になると、抵抗Ｒ１に流れる電流が減少し、抵抗Ｒ１に生じる電圧が減少し、オペアンプ９の（＋）入力端子９ａに入力される電圧が減少する。そして、オペアンプ９は、（＋）入力端子９ａに入力された電圧と、ツェナーダイオードＺＤによって予め設定された基準電圧とを比較し、基準電圧よりも（＋）入力端子９ａに入力された電圧が低くなると、出力端子９ｃからＬレベルの電圧を出力する。これによって、ＮＰＮトランジスタＱ２がオフする結果、ＰＮＰトランジスタＱ３がオフする。ＰＮＰトランジスタＱ３がオフすると、同期整流制御ＩＣ３のＶＣＣ端子、ＯＶＴ端子およびＥＮ端子への電源電圧の供給が停止され、同期整流制御ＩＣ３の動作が停止する。
【００２２】
スイッチング電源装置１は、同期整流制御ＩＣ３の動作が停止すると、同期整流制御ＩＣ３のオン／オフ制御による同期整流用スイッチング素子Ｑ１の整流動作が同期整流用スイッチング素子Ｑ１のドレイン−ソース間に寄生するダイオードによる整流動作に切り替わる。これにより、同期整流制御ＩＣ３の常時動作に伴う電力損失を減らすことができ、消費電力を削減できる。すなわち、軽負荷時には、同期整流制御ＩＣ３のオン／オフ制御による同期整流用スイッチング素子Ｑ１の同期整流動作よりも、同期整流用スイッチング素子Ｑ１のドレイン−ソース間に寄生するダイオードによる整流動作の方が電力損失を小さくすることができる。したがって、本第１実施例のように、軽負荷時に同期整流回路制御手段６が、同期整流制御ＩＣ３のオン／オフ制御による同期整流用スイッチング素子Ｑ１の同期整流動作から、同期整流用スイッチング素子Ｑ１のドレイン−ソース間に寄生するダイオードによる整流動作に切り換えることで、スイッチング電源装置において、軽負荷時における消費電力を低減することができる。
【００２３】
スイッチング電源装置１において、負荷回路４の負荷状態が通常負荷（出力負荷が増加した状態）になると、抵抗Ｒ１に流れる電流が増加し、抵抗Ｒ１に生じる電圧が増加し、オペアンプ９の（＋）入力端子９ａに入力される電圧が増加する。そして、オペアンプ９は、（＋）入力端子９ａに入力された電圧と、ツェナーダイオードＺＤによって予め設定された基準電圧とを比較し、基準電圧よりも（＋）入力端子９ａに入力された電圧が高くなると、出力端子９ｃからＨレベルの電圧を出力する。これによって、ＮＰＮトランジスタＱ２がオンする結果、ＰＮＰトランジスタＱ３がオンする。ＰＮＰトランジスタＱ３がオンすると、同期整流制御ＩＣのＶＣＣ端子、ＯＶＴ端子およびＥＮ端子への電源電圧の供給が行われ、同期整流制御ＩＣが動作する。これにより、同期整流制御ＩＣ３のオン／オフ制御による同期整流用スイッチング素子Ｑ１の同期整流動作が開始される。
【００２４】
（入力電力の比較）
スイッチング周波数７０ｋＨｚ、入力電圧ＡＣ１００Ｖ、出力条件１６Ｖ、０Ａ時のフライバック方式のスイッチング電源装置において、従来回路を用いた場合（図３に示す従来例に係るスイッチング電源装置１３）と、本願回路（図１に示す第１実施例に係るスイッチング電源装置１）を用いた場合とで、入力電力を比較測定した結果を表１に示す。
【表１】
2010166729.tif 000003
【００２５】
表１から明らかなように、第１実施例に係るスイッチング電源装置１は、従来例に係るスイッチング電源装置１３に比べ、入力電力を大幅に低減することができた。これは、従来例に係るスイッチング電源装置１３が、負荷回路の負荷状態に関係なく同期整流制御ＩＣが常に動作することに起因している。これに対し、第１実施例に係るスイッチング電源装置１は、軽負荷時（無負荷時を含む）には、同期整流制御ＩＣへの電源電圧の供給を停止させているので、同期整流制御ＩＣの動作に伴う消費電力を低減することが可能となっている。
【００２６】
（第２実施例）
図２は、本発明の第２実施例によるスイッチング電源装置の回路図である。ここで、図３を参照して説明した従来のスイッチング電源装置との対応関係が明確となるように、図３に示す各構成要素と共通する構成要素については同一の符号を付し、その説明を省略する。
【００２７】
図２を参照して、このスイッチング電源装置１’は、一対のライン１０、１１上に、スイッチング回路２と、同期整流制御ＩＣ（同期整流制御部）３と、３つの抵抗Ｒｄｃ、抵抗ＲＭＯＴ、抵抗Ｒｇと、同期整流用スイッチング素子（ＭＯＳＦＥＴ）Ｑ１と、平滑コンデンサＣｏと、負荷状態検出手段５’と、同期整流回路制御手段６’とを備え、スイッチング電源装置１’の出力側には負荷回路４が接続されている。
負荷状態検出手段５’は、トランスＸＦＭの２次側巻線の両側の（＋）側ライン１０および（−）側ライン１１間に直列接続された、ダイオードＤ、２つの抵抗Ｒ６、Ｒ７と、該２つの抵抗のうちの一方の抵抗Ｒ７に並列接続された積分用コンデンサＣとを有し、電圧検出回路を構成する。
同期整流回路制御手段６’は、比較回路７’および同期整流回路制御回路８’から構成される。
比較回路７’は、ツェナーダイオードＺＤ’とオペアンプ９’とを有する。ツェナーダイオードＺＤ’のアノードはトランスＸＦＭの２次側の(−)ライン１１に接続される一方、カソードが抵抗を介してトランスＸＦＭの２次側の(＋)ライン１０に接続されている。オペアンプ９’の（＋）入力端子９ａ’は、抵抗Ｒ６と抵抗Ｒ７の接続点に接続され、負荷回路４に供給される出力電圧が積分用コンデンサＣに印加されることにより積分用コンデンサＣの端子間に生じた電圧が（＋）入力端子９ａ’に入力されるようになっている。オペアンプ９’の（−）入力端子９ｂ’は、ツェナーダイオードＺＤ’のカソードと接続され、ツェナーダイオードＺＤ’の両端電圧により設定された基準電圧が（−）入力端子９ｂ’に入力されるようになっている。オペアンプ９’の出力端子９ｃ’は、（＋）入力端子９ａ’および（−）入力端子９ｂ’にそれぞれ入力された電圧を比較し、（＋）入力端子９ａ’の電圧が（−）入力端子９ｂ’の電圧に比べて高いとＨレベルを出力する一方、（＋）入力端子９ａ’の電圧が（−）入力端子９ｂ’の電圧に比べて低いとＬレベルを出力する。
同期整流回路制御回路８’は、ＮＰＮトランジスタＱ２’、ＰＮＰトランジスタＱ３’および抵抗Ｒ４’、Ｒ５’を有する。ＮＰＮトランジスタＱ４’は、ベースが抵抗Ｒ４’を介してオペアンプ９’の出力端子９ｃ’と接続され、エミッタが（−）側ライン１１と接続されている。ＰＮＰトランジスタＱ３’は、ベースが抵抗Ｒ５’を介してＮＰＮトランジスタＱ２’のコレクタと接続され、エミッタが（＋）側ライン１０と接続され、コレクタが抵抗Ｒｄｃを介して、同期整流制御ＩＣ３のＶＣＣ端子、ＯＶＴ端子およびＥＮ端子と接続されている。
【００２８】
次に、第２実施例のスイッチング電源装置１’の動作について簡単に説明する。
トランスＸＦＭの１次側のスイッチング素子がスイッチングを開始すると、トランスＸＦＭの２次側巻線Ｎ２に出力電圧が誘起される。２次側巻線Ｎ２に誘起された出力電圧は、同期整流用スイッチング素子Ｑ１のドレイン−ソース間に寄生するダイオードによって整流され、平滑コンデンサＣｏによって平滑されて、直流の出力電圧に変換される。平滑コンデンサＣｏの両端電圧が同期整流制御ＩＣ３の起動電圧まで上昇すると、この出力電圧の供給を受けて同期整流制御ＩＣが動作する。
【００２９】
また、同期整流用スイッチング素子Ｑ１のドレイン−ソース間の電圧は、同期整流制御ＩＣ３のＶＤ端子およびＶＳ端子で検出される。同期整流制御ＩＣ３は、この電圧の検出結果に基づいて、同期整流用スイッチング素子Ｑ１へのオン／オフ信号を、ＶＧＡＴＥ端子から抵抗Ｒｇを介して同期整流用スイッチング素子Ｑ１のゲートに印加して、同期整流動作を行う。
【００３０】
スイッチング電源装置１’において、負荷回路４の負荷状態が軽負荷（出力負荷が減少した状態または無負荷状態）になると、１次側のスイッチング素子のオフ時間デューティが大きくなるため、ダイオードＤで整流後、抵抗Ｒ６と積分用コンデンサＣとで積分して得られる積分用コンデンサＣの電圧が減少し、オペアンプ９’の（＋）入力端子９ａ’に入力される電圧が減少する。そして、オペアンプ９’は、（＋）入力端子９ａ’に入力された電圧と、ツェナーダイオードＺＤ’によって予め設定された基準電圧とを比較し、基準電圧よりも（＋）入力端子９ａ’に入力された電圧が低くなると、オペアンプ９’の出力端子９ｃ’からＬレベルの電圧を出力する。これによって、ＮＰＮトランジスタＱ２’がオフする結果、ＰＮＰトランジスタＱ３’がオフする。ＰＮＰトランジスタＱ３’がオフすると、同期整流制御ＩＣ３のＶＣＣ端子、ＯＶＴ端子およびＥＮ端子への電源電圧の供給が停止され、同期整流制御ＩＣ３の動作が停止する。
【００３１】
スイッチング電源装置１’は、同期整流制御ＩＣ３の動作が停止すると、同期整流制御ＩＣ３のオン／オフ制御による同期整流用スイッチング素子Ｑ１の整流動作が同期整流用スイッチング素子Ｑ１のドレイン−ソース間に寄生するダイオードによる整流動作に切り替わる。これにより、第１実施例と同様に同期整流制御ＩＣ３の常時動作に伴う電力損失を減らすことができ、消費電力を削減できる。
【００３２】
スイッチング電源装置１’において、負荷回路４の負荷状態が通常負荷（出力負荷が増加した状態）になると、１次側のスイッチング素子のオフ時間デューティが小さくなるため、ダイオードＤで整流後、抵抗Ｒ６と積分用コンデンサＣとで積分して得られる積分用コンデンサＣの電圧が増加し、オペアンプ９’の（＋）入力端子９ａ’に入力される電圧が増加する。そして、オペアンプ９’は、（＋）入力端子９ａ’に入力された電圧と、ツェナーダイオードＺＤ’によって予め設定された基準電圧とを比較し、基準電圧よりも（＋）入力端子９ａ’に入力された電圧が高くなると、出力端子９ｃ’からＨレベルの電圧を出力する。これによって、ＮＰＮトランジスタＱ２’がオンする結果、ＰＮＰトランジスタＱ３’がオンする。ＰＮＰトランジスタＱ３’がオンすると、同期整流制御ＩＣ３のＶＣＣ端子、ＯＶＴ端子およびＥＮ端子への電源出力電圧の供給が行われ、同期整流制御ＩＣ３が動作する。これにより、同期整流制御ＩＣ３のオン／オフ制御による同期整流用スイッチング素子Ｑ１の同期整流動作が開始される。
【００３３】
（入力電力の比較）
スイッチング周波数７０ｋＨｚ、入力電圧ＡＣ１００Ｖ、出力条件１６Ｖ、０Ａ時のフライバック方式のスイッチング電源装置において、従来回路を用いた場合（図３に示す従来例に係るスイッチング電源装置１３）と、本願回路（図２に示す第２実施例に係るスイッチング電源装置１’）を用いた場合とで、入力電力を比較において測定した結果を表２に示す。
【表２】
2010166729.tif 000004
【００３４】
表２から明らかなように、第２実施例に係るスイッチング電源装置１’は、従来例に係るスイッチング電源装置１３に比べ、入力電力を大幅に低減することができた。
上記第２実施例によれば、トランスＸＦＭに発生する電圧を利用しているため、第１実施例（図１）のような検出抵抗Ｒ１による電力損失が生じない。よって、出力電流が大電流となっても、検出抵抗による電力損失が増加することがない。
これに対し、第１実施例によれば、トランスＸＦＭの１次側の入力電圧の変化にかかわらず、安定して負荷状態を検出することができる。すなわち、トランスに発生する電圧を利用して負荷状態を検出した場合には、トランス１次側の入力電圧が変化すると、トランス２次側に発生する電圧も変化してしまう（トランス１次側の入力電圧が上昇すると、負荷検出ポイントも上昇してしまう）。上記第１実施例では、このような負荷検出ポイントの変動を回避することができる。
（その他）
なお、本発明は上記した実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて上述したもの以外に種々の変更を行うことが可能である。例えば、負荷回路４の負荷状態の検出方法は任意であり、同期整流回路制御手段は、負荷状態検出手段の出力に基づいて、同期整流用スイッチング素子Ｑ１に寄生するダイオードの整流動作に伴う電力損失よりも同期整流制御ＩＣ３の動作に伴う消費電力が大きい場合に負荷回路４の負荷状態を軽負荷と判断すれば、本願発明の効果を達成することができる。
また、上記実施形態では、同期整流制御ＩＣとして、インターナショナル・レクティファイアー株式会社製：ＩＲ１１６７Ｓを用いているが、これに限定されず、同期整流用スイッチング素子のオン／オフ制御を行う同種の同期整流制御回路を使用したスイッチング電源装置に適用することができる。
【符号の説明】
【００３５】
１  スイッチング電源装置
１’  スイッチング電源装置
２  スイッチング回路
３  同期整流制御ＩＣ（同期整流制御部）
４  負荷回路
５  負荷状態検出手段
５’  負荷状態検出手段
６  同期整流回路制御手段
６’  同期整流回路制御手段
７  比較回路
７’  比較回路
８  同期整流回路制御回路
８’  同期整流回路制御回路
９  オペアンプ
９’  オペアンプ
９ａ  （＋）入力端子
９ａ’  （＋）入力端子
９ｂ  （−）入力端子
９ｂ’  （−）入力端子
９ｃ  出力端子
９ｃ’  出力端子
１０  （＋）側ライン
１１  （−）側ライン
１３  スイッチング電源装置
Ｃ  積分用コンデンサ
Ｃｏ  平滑コンデンサ
Ｄ  ダイオード
Ｎ１  １次側巻線
Ｎ２  ２次側巻線
Ｑ１  同期整流用スイッチング素子（ＭＯＳＦＥＴ）
Ｑ２  ＮＰＮトランジスタ
Ｑ２’  ＮＰＮトランジスタ
Ｑ３  ＰＮＰトランジスタ
Ｑ３’  ＰＮＰトランジスタ
Ｒ１  抵抗（電流検出回路）
Ｒ２  抵抗
Ｒ３  抵抗
Ｒ４  抵抗
Ｒ４’  抵抗
Ｒ５  抵抗
Ｒ５’  抵抗
Ｒ６  抵抗
Ｒ７  抵抗
Ｒｄｃ  抵抗
Ｒｇ  抵抗
ＲＭＯＴ  抵抗
ＸＦＭ  トランス
ＺＤ  ツェナーダイオード
ＺＤ’  ツェナーダイオード
【図１】
2010166729.tif 000005
【図２】
2010166729.tif 000006
【図３】
2010166729.tif 000007