(57)【要約】【課題】実装スペースとコストの更なる低減のため、電子機器内の水晶部品を１つに集約するためには、消費電流や周波数精度の問題があった。【解決手段】本発明の水晶発振器は、音叉型水晶振動体と、この振動体の温度による発振周波数の変化を、時間領域で連続的に補正するための温度補償回路を含んだ発振回路とを備え、この発振回路の出力を源振として高周波クロック信号を出力する、複数のＰＬＬ（フェイズロックループ）回路を備える。このような構成にすることにより、電子機器内で必要とされる全てのクロック信号を、精度良く提供することができる。【選択図】図１
2010206432.tif 000002
【特許請求の範囲】
【請求項１】
音叉型水晶振動体と、発振回路と、少なくとも１つのフェイズロックループ回路を備え、
前記発振回路は、温度による発振周波数の変化を時間領域で連続的に補償する温度補償回路を備えており、
前記音叉型水晶振動体と前記発振回路とによって発振された第１のクロック信号と、該第１のクロック信号を源振として前記フェイズロックループ回路によって周波数変換された第２のクロック信号と、を出力することができることを特徴とする水晶発振器。
【請求項２】
前記フェイズロックループ回路は、外部からの制御信号によって、その動作を停止する機構を備えていることを特徴とする請求項１に記載の水晶発振器。
【請求項３】
前記フェイズロックループ回路は、外部からの調整により、発振周波数を変更できる機構を備えていることを特徴とする請求項１または２のいずれかに記載の水晶発振器。
【請求項４】
前記発振回路と前記フェイズロックループ回路との間に、前記第１のクロック信号を源振として予備クロック信号を出力する予備フェイズロックループ回路を備え、
前記フェイズロックループ回路は、前記予備クロック信号を源振として前記第２のクロック信号を出力し、
前記予備クロック信号の周波数は、前記第１のクロック信号と前記第２のクロック信号との間の値であることを特徴とする請求項１から３のいずれかに記載の水晶発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は音叉型水晶振動体を源振として、複数のクロック信号を出力する水晶発振器に関するものである。
【背景技術】
【０００２】
電子回路を駆動するためのクロック信号源として、共振のピークが先鋭で、温度安定度に優れる水晶振動体が広く用いられている。水晶振動体を工業製品化した形態として、水晶振動体のみをパッケージした水晶振動子と、水晶振動体および発振回路を単一のパッケージ内に納めた水晶発振器と、の２種類がある。
【０００３】
携帯電話やコンピュータ等の電子機器には、通常それぞれの用途に合わせて複数の周波数のクロック信号が要求される。このうちいずれのシステムでも必ず用いられているのが、３２．７６８ｋＨｚのクロック信号である。
【０００４】
この信号は１５回分周すると周期が１秒のクロック信号になることから、古くから計時用の基準信号として用いられている。また機器内で使用される他のクロック信号と比べ周波数が低いため、システムの電力を低減する目的でシステムを休止状態にした際に、電子機器を低速で、または間欠的に駆動して、通常状態復帰の合図を待つレジューム用の信号としても多く用いられている。
【０００５】
この３２．７６８ｋＨｚのクロック信号用の水晶振動体は、一般に水晶を音叉型に加工したものが用いられ、高周波数用に用いられるＡＴカット型水晶振動体と区別して、音叉型水晶振動体と呼ばれている。
【０００６】
電子機器には、３２．７６８ｋＨｚのクロック信号以外に、複数の高周波クロック信号が必要とされる場合が多い。高速で演算する処理回路や外部の電子機器の動作速度に同調して動作する必要があるインターフェイス回路などが搭載されているからである。
【０００７】
しかしながら、複数の高周波クロック信号ごとにＡＴカット型水晶振動体を用いた発振回路を用意するのは、実装スペースを圧迫するばかりか、コストアップにもなり好ましくない。そこで、所定の周波数を有する単一のクロック信号からフェイズロックループ回路（以下ＰＬＬ回路と記載）を用いて複数の周波数をもったクロック信号を生成する構成が近年多く使用されるようになっている。
【０００８】
ここで、ＰＬＬ回路の基本構成を図８のブロック図を用いて説明する。
【０００９】
源振８０１から出力された基準クロック信号ＣＫＳＴは、第１の分周回路８０２に入力している。第１の分周回路８０２によって分周した信号ＣＫＤＶ１は、位相比較回路８０３に入力している。
【００１０】
位相比較回路８０３の出力はローパスフィルタ８０４を介して電圧制御発振回路（ＶＣＯ）８０５に入力している。
【００１１】
電圧制御発振回路８０５の出力ＣＫＶＣは、出力バッファ８０６に入力すると共に、第２の分周回路８０７に入力され、分周した信号ＣＫＤＶ２が、位相比較回路８０３に入力している。
【００１２】
出力バッファ８０６の出力は、このＰＬＬ回路の出力信号ＣＫＯＵＴとして出力される。
【００１３】
位相比較回路８０３は、信号ＣＫＤＶ１と信号ＣＫＤＶ２とを比較し両者の周波数が一致するように負帰還がかけられる。出力信号ＣＫＯＵＴの周波数は、基準クロック信号ＣＫＳＴの周波数に対して、「第２の分周回路８０７の分周比／第１の分周回路８０２の分周比」になるので、両方の分周回路の分周比を適切に設定することにより、所定の周波数のクロック信号を得ることができる。
【００１４】
分周比の異なるＰＬＬ回路を複数設けることで、単一の源信から複数の周波数のクロック信号を得ることができる。
【００１５】
このようなＰＬＬ回路を用いることにより、電子機器中に使われる高周波クロック信号は、単一のＡＴカット型水晶振動体でまかなうことが可能になる。もちろん、計時用の基準信号またはレジューム用の信号として、３２．７６８ｋＨｚのクロック信号は依然として必要である。
【００１６】
したがって、電子機器中の水晶部品は、ＡＴカット型水晶振動体と音叉型水晶振動体の２つに集約される。これら２種類の水晶振動体を用いた発振回路は、多くの提案を見るものである（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】特開２００４−１２００７３号公報（第６頁、第５図）
【発明の概要】
【発明が解決しようとする課題】
【００１８】
特許文献１に示した従来技術は、ＡＴカット型水晶振動体と音叉型水晶振動体との２つの水晶振動体を搭載しており、所定の周波数のクロック信号を出力することができる。しかしながら、実装スペースとコストの更なる低減のためには、これら２つの水晶振動体を更に単一の部品に集約することが望ましい。
【００１９】
そのための手段としては、２つの方法が考えられる。
【００２０】
第１の方法は、ＡＴカット型水晶振動体を源振とするＰＬＬ回路で、３２．７６８ｋＨｚのクロック信号を作成する方法である。このようにすれば、時計用の低周波クロック信号として用いることができる。
【００２１】
しかしこの構成では、システムが休止状態となったときのレジューム用の信号として用いると、以下に示すような問題が生じる。
【００２２】
すなわち、この構成では、電子機器が低速または間欠的に駆動して、通常状態への復帰の合図を待っている（レジューム用の信号を待っている）状態であっても、高周波数のＡＴカット型水晶振動体を発振させ続け、またそれを源振としてＰＬＬ回路を動作させ続けなくてはならない。
【００２３】
このため、多大な電力を消費していまい、低電力化のためにシステムを休止状態にする意味がなくなってしまう。
【００２４】
第２の方法は、音叉型水晶振動体を源振とするＰＬＬ回路で、高周波数のクロック信号
を生成する方法である。しかしこの構成では、以下に示すような温度による周波数偏差が大きくなってしまうという問題がある。
【００２５】
ＡＴカット型水晶振動体の周波数温度係数は、温度に対して３次式で表され、その１次項成分は水晶の結晶軸に対するカット角によって調整が可能なことが広く知られている。この１次項成分を最適に調整することで、温度による周波数偏差を小さく抑えることが可能である。
【００２６】
ＡＴカット型水晶振動子や発振器の周波数精度は、例えば、マイナス３０℃からプラス８０℃といった広い温度範囲においても、規定周波数に対してプラスマイナス２０ｐｐｍから５０ｐｐｍ程度に抑えられているのが一般的であり、電子機器側の回路もこの周波数精度を前提に設計されているものが多い。
【００２７】
一方、音叉型水晶振動体の周波数温度係数は、温度に対して常温を頂点とした下向きの２次式で表されるが、２次項成分を小さく抑えることが難しいため、低温や高温における周波数偏差が、ＡＴカット型水晶振動体に比べて非常に大きくなってしまう。
【００２８】
したがって、音叉型水晶振動体を源振として、ＰＬＬ回路で高周波数のクロック信号を生成した場合、生成されたクロック信号の周波数精度が、電子機器側の要求を満たさなくなってしまう場合がある。
【００２９】
このような事情から、ＡＴカット型水晶振動体または音叉型水晶振動体のどちらか１つの水晶振動体だけを用いた発振回路は、実装スペースとコストの低減のため強く望まれるものであるが、いまだ実用に耐えるものがないのである。
【００３０】
本発明は上記課題を解決し、システム内で必要とされるすべてのクロック信号を、高精度で供給可能な水晶発振器を提供することを目的としている。
【課題を解決するための手段】
【００３１】
上記課題を解決するため、本発明の水晶発振器は、以下に示す構成を採用するものである。
【００３２】
音叉型水晶振動体と、発振回路と、少なくとも１つのフェイズロックループ回路を備え、  発振回路は、温度による発振周波数の変化を時間領域で連続的に補償する温度補償回路を備えており、音叉型水晶振動体と発振回路とによって発振された第１のクロック信号と、この第１のクロック信号を源振としてフェイズロックループ回路によって周波数変換された第２のクロック信号と、を出力することができることを特徴とする。
【００３３】
このようにすることで、温度による周波数偏差がない水晶発振器を構成することができる。
【００３４】
フェイズロックループ回路は、外部からの制御信号によって、その動作を停止する機構を備えるようにしてもよい。
【００３５】
このようにすることで、水晶発振器の余分な動作がなくなり、低消費電力化することができる。
【００３６】
フェイズロックループ回路は、外部からの調整により、発振周波数を変更できる機構を備えるようにしてもよい。
【００３７】
このようにすることで、発振周波数を容易に変更することができる。
【００３８】
発振回路とフェイズロックループ回路との間に、第１のクロック信号を源振として予備クロック信号を出力する予備フェイズロックループ回路を備え、フェイズロックループ回路は、予備クロック信号を源振として第２のクロック信号を出力し、予備クロック信号の周波数は、第１のクロック信号と第２のクロック信号との間の値であるようにしてもよい。
【００３９】
このようにすることで、第１のクロック信号が低い場合であっても、動作が不安定になったり、ジッタが発生しない第２のクロック信号を生成することができる。
【発明の効果】
【００４０】
本発明によれば、システム内で必要とされるすべてのクロック信号を、精度よく供給できる水晶発振器を提供することが可能になる。
【図面の簡単な説明】
【００４１】
【図１】本発明の水晶発振器の第１の実施形態を説明するためのブロック図である。
【図２】本発明の水晶発振器を構成する発振回路の回路例である。
【図３】本発明の水晶発振器を構成する発振回路の別の回路例である。
【図４】本発明の水晶発振器の第２の実施形態を説明するためのブロック図である。
【図５】本発明の水晶発振器の第２の実施形態におけるクロック信号の切り替えを説明するブロック図である。
【図６】本発明の水晶発振器の第３の実施形態を説明するためのブロック図である。
【図７】本発明の水晶発振器の第４の実施形態を説明するためのブロック図である。
【図８】ＰＬＬ回路の基本構成図を説明するブロック図である。
【発明を実施するための形態】
【００４２】
以下、この発明を実施するための最良の形態を図面に基づいて具体的に説明する。なお、説明に際しては、フェイズロックループ回路（ＰＬＬ回路）を３つ設ける場合を例にして説明する。
【実施例１】
【００４３】
［第１の実施形態の全体説明：図１］
図１は、第１の実施形態を説明するためのブロック図である。図１において、１００は水晶発振器、１０１は音叉型水晶振動体、１０２は発振回路、１０２ａは発振部、１０２ｂは温度補償回路部、１０３，１０４，１０５はＰＬＬ回路である。１０６は時計用クロック信号出力端子、１０７，１０８，１０９は高周波クロック信号出力端子である。
【００４４】
記号ＣＫＬＦは、発振回路１０２から出力される低周波クロック信号であり、第１のクロック信号である。記号ＣＫＰ１は、ＰＬＬ回路１０３から出力される高周波クロック信号である。同様に、ＣＫＰ２，ＣＫＰ３は、ＰＬＬ回路１０４、ＰＬＬ回路１０５からそれぞれ出力される高周波クロック信号である。第１の実施形態では、ＰＬＬ回路が３つあるから、ＣＫＰ１〜ＣＫＰ３が第２のクロック信号となる。記号ＶＴＣは、温度制御信号である。記号ＸＩＮ，ＸＯＵＴは、音叉型水晶振動体１０１を接続する端子の名称である。
【００４５】
低周波クロック信号ＣＫＬＦは、図示しない時計回路に用いる、いわゆる時計用の低周波クロック信号であり、通常３２．７６８ｋＨｚの周波数を有している。また、図示しないシステムが休止状態となったときに用いるレジューム用の信号として用いられることもある。
【００４６】
低周波クロック信号ＣＫＬＦは、時計用クロック信号出力端子１０６から出力されると共に、ＰＬＬ回路１０３，１０４，１０５の基準信号（源振）となる。ＰＬＬ回路１０３，１０４，１０５は、低周波クロック信号ＣＫＬＦを元にして、予め設定された分周比の周波数を持つ高周波クロック信号ＣＫＰ１，ＣＫＰ２，ＣＫＰ３を生成する。これらの高周波クロック信号は、高周波クロック信号出力端子１０７，１０８，１０９から出力される。
【００４７】
例えば、低周波クロック信号ＣＫＬＦは、３２．７６８ｋＨｚである。高周波クロック信号ＣＫＰ１，ＣＫＰ２，ＣＫＰ３は、例えば、それぞれ１３．０００ＭＨｚ、２７．４５６ＭＨｚ、３８．４０００ＭＨｚである。
【００４８】
図示はしないが、時計用クロック信号出力端子１０６に接続される外部負荷が大きい場合や、ＰＬＬ回路の個数が多い場合等には、発振回路１０２と時計用クロック信号出力端子１０６との間や、発振回路１０２とＰＬＬ回路１０３，１０４，１０５との間に出力バッファを設けてもよい。
【００４９】
本発明の水晶発振器の特徴的な部分は、このように低周波クロック信号ＣＫＬＦと、高周波クロック信号ＣＫＰ１，ＣＫＰ２，ＣＫＰ３と、を同時に出力することができ、システム内で必要とされるクロック信号を、精度よく供給できることにある。
【００５０】
発振回路１０２は、発振部１０２ａと、温度による発振周波数の変化を時間領域で連続的に補償する温度補償回路部１０２ｂとを備えている。発振部１０２ａは、音叉型水晶振動体１０１とＸＩＮ，ＸＯＵＴで接続されており、音叉型水晶振動体１０１を駆動して共振周波数で励起させ、その周波数のクロック信号ＣＫＬＦを出力する回路である。
【００５１】
温度補償回路部１０２ｂは、温度による音叉型水晶振動体１０１の共振周波数の偏差を補正するために、周囲温度を検知し、この温度における予め設定された温度制御信号ＶＴＣを発振部１０２ａに印加することで、発振部１０２ａの発振周波数を調整する回路である。
【００５２】
温度補償回路部１０２ｂの働きによって、出力される低周波クロック信号ＣＫＬＦの周波数偏差は、電子機器が要求する周波数精度内に保たれる。
【００５３】
温度補償が時間領域で連続的に行わなくてはならない理由は、発振回路１０２の出力の低周波クロック信号ＣＫＬＦが、ＰＬＬ回路１０３，１０４，１０５の基準信号となるからである。前述したようにＰＬＬ回路は、基準信号の分周信号と、電圧制御発振回路の分周信号の位相差に対して負帰還をかけることで、両者の周波数を同一に保つので、基準信号の周波数が不連続に変化した場合、負帰還が正常に働かず、正常なクロック信号を出力することが不可能になってしまう。
【００５４】
温度補償を時間領域で連続的に行うためには、温度補償のための制御信号が連続的なアナログ信号であり、かつこの制御信号による発振周波数の制御が連続的に行われる必要がある。このような場合は、例えば、電圧可変容量の容量値を変化させるような場合である。
【００５５】
逆に、時間領域で不連続な温度補償は、温度補償のための制御信号がデジタル的に変化する不連続な信号であるか、あるいは周波数の制御が不連続的に行われる場合である。このような場合は、例えば、アレイ状に並べた固定容量の接続と非接続をスイッチで切り替えるような場合である。
［発振回路の説明：図２］
次に、周波数補償が連続的に行われる温度補償回路を含んだ発振回路１０２の回路例を図２を用いて説明する。
【００５６】
発振部１０２ａは、ＸＩＮ，ＸＯＵＴで接続された音叉型水晶振動体１０１と並列に、発振用インバータ２０１と帰還抵抗２０２とを接続し、両端を負荷容量を介して接地した構成である。波形整形用インバータ２０３は、出力波形を整形する働きをすると共に、外部負荷の影響が発振部１０２ａに及ばないようにするために設けられている。
【００５７】
負荷容量は、固定容量２０４と電圧可変容量２０５とを組み合わせた構成にして、両者の接続点に温度制御信号ＶＴＣを印加することによって、電圧可変容量２０５の容量値を変化させ、周波数を制御することが可能である。
【００５８】
固定容量２０４は、温度制御信号ＶＴＣの直流成分が、発振用インバータ２０１のバイアス電圧に影響を与えることを防止するために直流電圧遮断用に設けられている。図２に示す発振部１０２ａでは、発振用インバータ２０１の入出力両側に可変容量２０５を設けているが、どちらか片側のみの構成でもよい。また、特に限定するものではないが、電圧可変容量２０５としては、バリキャップダイオードやＭＯＳ型容量等の素子を用いることができる。
【００５９】
温度補償回路部１０２ｂは、ダイオード２１０および２１１を温度センサとして用い、トランジスタ２１４および２１５の電圧−電流特性を用いて、周波数補償のための２次曲線の温度制御信号ＶＴＣを作成する。
【００６０】
ダイオード２１０，２１１は、温度によって閾値電圧が変化する（温度が上がるにつれ閾値電圧が低下する）ので、その低電位側または高電位側に抵抗２１２，２１３を直列に接続することによって、出力電圧が温度に対して右上がりまたは右下がりとなる温度検知信号ＶＨＴおよびＶＬＴが生成される。
【００６１】
なお、温度検知信号を生成するための素子としては、この他に、トランジスタと抵抗との組み合わせや、抵抗値の温度による変化の係数が大きく異なる抵抗同士の組み合わせ等がある。
【００６２】
トランジスタ２１４，２１５は、ゲート電圧が閾値電圧を超えるとゲート電圧の変化に対して２次で近似される量の電流がソース−ドレイン間に流れ、バイアス抵抗２１８を流れる電流との比によって、温度に対して近似２次カーブを持った温度制御信号ＶＴＣを生成する。なお、抵抗２１９は、温度制御信号ＶＴＣの出力インピーダンスを高くして、直流電圧である温度制御信号ＶＴＣが発振部１０２ａの交流信号へ影響を与えることを防止するために設けている。
【００６３】
温度検知信号ＶＬＴ，ＶＨＴの傾きの大きさや、トランジスタ２１４，２１５の大きさ、ソース抵抗２１６，２１７の値等を適切に選ぶことによって、温度制御信号ＶＴＣの２次曲線を音叉型水晶振動体１０１の周波数温度特性に合致させることが可能である。
【００６４】
以上説明した温度補償回路部１０２ｂの構成は、一例である。２次の補償信号である温度制御信号ＶＴＣを作る構成は、この他にもいろいろなものが考えられる。例えば、低温
、常温、高温のそれぞれの補償用に３つの１次の補償電圧をつくり、それらを組み合わせて近似的に２次の補償信号を作る構成である。
［周波数温度補正を行う発振回路の他の構成の説明：図３］
また、時間的に連続な周波数温度補正を行う発振回路として、図２に示した制御電圧によって周波数を制御する構成の他に、水晶発振回路ループ内に温度によって値が大きく変化するサーミスタ等の素子を入れることによって周波数を補正するような構成とすることもできる。
【００６５】
この構成を使った発振回路の例を図３に示す。図３に示す回路では、音叉型水晶振動体１０１と直列に、容量３０３とサーミスタ３０４および抵抗３０５を組み合わせた素子網を挿入している。それぞれの素子網の等価抵抗や等価容量が、温度によって変化することにより発振周波数が補正される。
【００６６】
図３に示すような構成では、外部から制御電圧信号（図１，図２でいえば温度制御信号ＶＴＣ）が印加されるわけではないので、電圧可変容量は不要で、負荷容量３０１および３０２は固定容量で良い。
【００６７】
図３に示す例では、素子網が２つ設けてある。その理由は、低温補正用および高温補正用の素子網が必要だからである。これらの素子網のそれぞれパラメータを適切に選ぶことにより、音叉型水晶振動体１０１の温度による周波数偏差を補正することが可能である。
【００６８】
以上説明した本発明の発振器を構成する発振部１０２ａ、温度補償回路部１０２ｂ、ＰＬＬ回路１０３、１０４、１０５等の電子回路は、単一の集積回路にまとめることで、小型化、低価格化を図ることが可能である。
【実施例２】
【００６９】
［第２の実施形態の全体説明：図４］
次に、第２の実施形態を図４のブロック図を用いて説明する。説明にあたっては、第１の実施形態と重複する部分は省略する。
【００７０】
図４に示す水晶発振器４００では、内蔵する３つのＰＬＬ回路は、それぞれ動作停止機構を備えている。動作停止機構を備えているＰＬＬ回路１１３，１１４，１１５は、制御信号ＶＳＴ１，ＶＳＴ２，ＶＳＴ３を入力することで、その動作停止機構を作動させることができる。この制御信号ＶＳＴ１，ＶＳＴ２，ＶＳＴ３は、制御信号入力端子４１０，４１１，４１２を介して外部から入力されている。
【００７１】
この動作停止機構により、電子機器の回路やシステムが高周波クロック信号ＣＫＰ１，ＣＫＰ２，ＣＫＰ３を必要としていない状態（高周波クロック信号が使われない状態）では、ＰＬＬ回路１１３，１１４，１１５の動作を停止させ、消費電力の低減を図ることができる。
【００７２】
各ＰＬＬ回路の動作を停止させる構成としては色々なものが考えられるが、電力の消費を最小化するためには、基準クロックである低周波クロック信号ＣＫＬＦの入力を半導体スイッチ等により遮断してしまう構成が効果的である。このとき、その半導体スイッチは、制御信号ＶＳＴ１，ＶＳＴ２，ＶＳＴ３をゲートに入力する構成が一般的である。
【００７３】
ＰＬＬ回路は負帰還によって周波数を合わせ込む原理なので、停止後動作を再開させる場合には、周波数が安定するまでにある程度の時間を要するが、電子機器の回路やシステムの中には、こうした待ち時間を許容できないものも存在する。こうした要求がある場合、ＰＬＬ回路１１３，１１４，１１５の動作を停止してしまうのではなく、高周波クロッ
ク信号ＣＫＰ１，ＣＫＰ２，ＣＫＰ３の出力だけを停止する出力停止機構を設けて、ＰＬＬ回路１１３，１１４，１１５自体は連続して動作させておくことで対応が可能である。このとき、高周波クロック信号ＣＫＰ１，ＣＫＰ２，ＣＫＰ３の出力を半導体スイッチ等により開閉制御する構成が効果的である。
【００７４】
もちろん、図示はしないが、動作停止機構と出力停止機構との両方の機構を設けてもよい。そのとき、電子機器の回路やシステムが高周波クロック信号ＣＫＰ１，ＣＫＰ２，ＣＫＰ３を必要としていない状態と判断したならば、すぐに出力停止機構を動作させてＰＬＬ回路の出力を停止させ、高周波クロック信号が用いられていない時間を計測して、その時間が所定の時間を越えたとき、動作停止機構を動作させるように制御を行うようにしてもよい。
［クロック切り替え制御についての説明：図５］
電子機器の中には、休止モードに移行した際、回路を駆動するクロック信号を高周波クロック信号から低周波クロック信号に切り替える制御を行うものもある。こうした電子機器に対応するための回路を備える例を図５を用いて説明する。図５は、水晶発振器４００の内部を説明するブロック図である。図５においては、説明に必要な部分のみを示している。
【００７５】
図５に示すように、制御信号ＶＳＷ（図４に示す例では、ＶＳＴ１に相当する制御信号）によって、ＰＬＬ回路１１３を停止した際に、高周波クロック信号ＣＫＰ１を発振回路１０２から出力される低周波クロック信号ＣＫＬＦに切り替える機構を水晶発振器４００内に付加している。
【００７６】
このクロック信号を切り替える機構は、図５に示す例では、４つのＡＮＤ回路と１つのＮＯＴ回路で構成している。
【００７７】
これらの機構は、従来は、水晶発振器４００ではなく、この発振回路が搭載される電子機器側に設ける場合が知られているが、水晶発振器４００内に作り込むことで、水晶発振器としてはスペース、コストともほとんどアップせずに、電子機器側の回路を簡便化することができる。特に、水晶発振器４００のうち、音叉型水晶振動体１０１を除く素子を半導体基板上に構成する場合は、効果的である。
【実施例３】
【００７８】
［第３の実施形態の全体説明：図６］
次に、第３の実施形態を図６のブロック図を用いて説明する。説明にあたっては、すでに説明した実施形態と重複する部分は省略する。
【００７９】
ところで、電子機器の回路やシステムで必要とされるクロック信号の周波数が、他の多くの電子機器で同じとき、本発明の水晶発振器を多くの電子機器で共通に使用することができる。一方、電子機器の種類や、その電子機器を製造する製造メーカーによっては、内部の回路やシステムに必要なクロック信号の周波数がそれぞれ異なる場合が多く、そのようなときには、本発明の水晶発振器は、それらすべてに対応するため、さまざまな周波数のクロック信号を出力するものを用意しなければならない。つまり、電子機器や製造メーカーごとに特化した水晶発振器を用意する必要がある。
【００８０】
このようなとき、製造した後の水晶発振器であっても、後から出力するクロック信号の周波数を変更できるようにすると便利である。第３の実施形態では、そのような構成を備えるものである。
【００８１】
第３の実施形態のＰＬＬ回路の構成を図６に示す。源振６０１、第１の分周回路６０２
、位相比較回路６０３、ローパスフィルタ６０４、電圧制御発振回路（ＶＣＯ）６０５、出力バッファ６０６、第２の分周回路６０７の各構成と接続とは、すでに図８を用いて説明したＰＬＬ回路の基本構成と同様であるため、適宜参照されたい。図８に示す構成と異なる点は、メモリ６１０を備えている点である。
【００８２】
第１の分周回路６０２および第２の分周回路６０７の分周比を、メモリ６１０の内容によって切り替えられる構成になっており、メモリ６１０は、メモリ読み書き端子６１１を介してメモリ６１０内の分周比情報を書き換えることができる。メモリ読み書き端子６１１は、メモリ６１０のアドレスを選択する端子、データを書き込む端子、データを読み出す端子などの知られている端子構成となっており、図示しない回路等を用いて、メモリ６１０の内の分周比情報を書き替える。メモリ６１０内の分周比情報によって、分周回路６０２および６０７に入力されたクロック信号ＣＫＳＴおよびＣＫＶＣが通過する回路素子が変更され、メモリ６１０内の分周比情報に合致するように分周比が切り替わる。
【００８３】
このような構成にすることにより、出力クロック信号ＣＫＯＵＴの周波数を変更することが可能である。第１の分周回路６０２および第２の分周回路６０７が選択できる分周比をなるべく多くすることで、周波数の精度をより高めることが可能である。
【実施例４】
【００８４】
［第４の実施形態の全体説明：図７］
次に、第４の実施形態を図７のブロック図を用いて説明する。説明にあたっては、すでに説明した実施形態と重複する部分は省略する。なお、第４の実施形態の各ＰＬＬ回路は、第１の実施形態の各ＰＬＬ回路と同様なものとする。
【００８５】
図７に示す水晶発振器５００は、第１の実施形態に予備のＰＬＬ回路を付加した点が異なる。図７に示すように、ＰＬＬ回路１０３，１０４，１０５に入力されるクロック信号は、発振回路１０２から出力される低周波クロック信号ＣＫＬＦではなく、予備ＰＬＬ回路７０１から出力されるクロック信号ＣＬＭＦが入力される。
【００８６】
予備ＰＬＬ回路７０１は、低周波数クロック信号ＣＫＬＦを入力して、この低周波クロック信号と、ＰＬＬ回路１０３，１０４，１０５から出力される高周波クロック信号ＣＫＰ１，ＣＫＰ２，ＣＫＰ３と、の中間周波数帯のクロック信号ＣＬＭＦを出力する。
【００８７】
各ＰＬＬ回路から外部に出力される高周波クロック信号ＣＫＰ１，ＣＫＰ２，ＣＫＰ３の周波数が非常に高く、源振の低周波クロック信号ＣＫＬＦとの周波数比が非常に大きい場合、各ＰＬＬ回路が正常に働かず、動作が不安定になったり、高周波クロック信号ＣＫＰ１，ＣＫＰ２，ＣＫＰ３のジッタが非常に大きくなる等の不具合が発生する恐れが多くなる。
【００８８】
このような場合においても、図７に示す第４の実施形態のように、予備ＰＬＬ回路７０１を設けて、ここで中間周波数のクロック信号ＣＫＭＦを作成し、この中間周波数クロック信号ＣＫＭＦをＰＬＬ回路１０３，１０４，１０５に供給する構成で解決することができる。
【００８９】
例えば、ＰＬＬ回路１０３からの高周波クロック信号ＣＫＰ１の出力周波数が１００ＭＨｚであった場合、原振である低周波クロック信号ＣＫＬＦが３２．７６８ｋＨｚであるとすると、その周波数の倍率は、３０００倍以上にもなる。このため、動作が安定した不具合のないＰＬＬ回路１０３を設計することが非常に困難になるが、予備ＰＬＬ回路７０１を設け、その出力クロック信号ＣＫＭＦの周波数を２ＭＨｚ近傍に設定することで予備ＰＬＬ回路７０１の入出力周波数比、およびＰＬＬ回路１０３の入出力周波数比はいずも
５０倍程度に収まり、安定したＰＬＬ動作を得ることができる。
【００９０】
なお、図７に示す例では、全てのＰＬＬ回路１０３，１０４，１０５に対して、予備ＰＬＬ回路７０１の出力クロック信号ＣＫＭＦを供給しているが、もちろんその構成に限定するものではない。ＰＬＬ回路１０３，１０４，１０５のうちどれかに出力クロック信号ＣＫＭＦを供給するようにしてもかまわない。これは、電子機器の回路やシステムが要求する高周波クロック信号ＣＫＰ１，ＣＫＰ２，ＣＫＰ３の仕様により適宜決めることができる。
【産業上の利用可能性】
【００９１】
本発明の水晶発振器は、これを搭載する電子機器内で必要とされるすべてのクロック信号を、精度よく供給することができる。したがって、精度が要求される電子機器に好適である。
【符号の説明】
【００９２】
１００，４００，５００  水晶発振器
１０１  音叉型水晶振動体
１０２  発振回路
１０２ａ  発振部
１０２ｂ  温度補償回路部
１０３，１０４，１０５，１１３，１１４，１１５  ＰＬＬ回路
１０６  低周波クロック信号出力端子
１０７，１０８，１０９  高周波クロック信号出力端子
２０１  発振用インバータ
２０２  帰還抵抗
２０３  波形整形用インバータ
２０４  直流遮断容量
２０５  電圧可変容量
２１０，２１１  ダイオード
２１２，２１３  抵抗
２１４，２１５  トランジスタ
２１６，２１７  ソース抵抗
２１８，２１９  抵抗
３０１，３０３  負荷容量
３０３  容量
３０４  サーミスタ
３０５  抵抗  
４１０，４１１，４１２  停止制御信号入力端子
６１０  メモリ
６１１  メモリ読み書き端子
７０１  予備ＰＬＬ回路
【図１】
2010206432.tif 000003
【図２】
2010206432.tif 000004
【図３】
2010206432.tif 000005
【図４】
2010206432.tif 000006
【図５】
2010206432.tif 000007
【図６】
2010206432.tif 000008
【図７】
2010206432.tif 000009
【図８】
2010206432.tif 000010