(57)【要約】【課題】入力電流、出力電流を抑制しつつ、出力電圧を安定化させる。【解決手段】ｇｍアンプ１０は、帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆ１との誤差を増幅し、誤差信号Ｖｅｒｒを生成する。ピーク電流検出部１６は、入力電流Ｉｉｎに応じたピーク電流検出信号Ｖｐｅａｋを生成する。入力電流検出部１７は、入力電流Ｉｉｎの時間平均値に応じた入力電流検出信号Ｖ１を生成する。出力電流検出部１８は、出力電流Ｉｏｕｔに応じた出力電流検出信号Ｖ２を生成する。ＰＷＭコンパレータ１４は、ピーク電流検出信号Ｖｐｅａｋを、誤差信号Ｖｅｒｒ、入力電流検出信号Ｖ１および出力電流検出信号Ｖ２のいずれかの信号と比較し、２つの信号の値が一致するとアサートされるオフ信号Ｓｏｆｆを生成する。ドライバ回路３０は、所定の周期ごとにスイッチングトランジスタＭ１をオンし、オフ信号Ｓｏｆｆがアサートされるごとに、オフする。【選択図】図１
2010088274.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子と、入力端子と固定電圧端子の間にスイッチングトランジスタと直列に接続されたコイルと、出力端子に接続された出力キャパシタと、前記コイルによって誘起される電流を整流し前記出力キャパシタへと供給する整流素子と、を有するスイッチングレギュレータの制御回路であって、
前記スイッチングレギュレータの出力端子に生ずる出力電圧に応じた帰還電圧と所定の基準電圧との誤差を増幅し、誤差信号を生成する誤差増幅器と、
前記スイッチングトランジスタに流れる入力電流に応じたピーク電流検出信号を生成するピーク電流検出部と、
前記スイッチングトランジスタに流れる入力電流の時間平均値に応じた入力電流検出信号を生成する入力電流検出部と、
前記整流素子を介して負荷に流れる出力電流に応じた出力電流検出信号を生成する出力電流検出部と、
前記ピーク電流検出信号を、前記誤差信号、前記入力電流検出信号、前記出力電流検出信号のいずれかの信号と比較し、２つの信号の値が一致するとアサートされるオフ信号を生成するコンパレータと、
所定の周期ごとに前記スイッチングトランジスタをオンし、前記オフ信号がアサートされるごとに、前記スイッチングトランジスタをオフする駆動部と、
を備えることを特徴とする制御回路。
【請求項２】
前記誤差信号、前記入力電流検出信号、前記出力電流検出信号を受け、いずれかを選択して前記コンパレータへと出力する選択回路をさらに備えることを特徴とする請求項１に記載の制御回路。
【請求項３】
前記選択回路は、前記誤差信号、前記入力電流検出信号、前記出力電流検出信号のうち、その値が最も小さな信号を選択する最小値回路を含むことを特徴とする請求項２に記載の制御回路。
【請求項４】
スイッチング素子と、入力端子と固定電圧端子の間にスイッチングトランジスタと直列に接続されたコイルと、出力端子に接続された出力キャパシタと、前記コイルによって誘起される電流を整流し前記出力キャパシタへと供給する整流素子と、を有するスイッチングレギュレータの制御回路であって、
前記スイッチングレギュレータの出力端子に生ずる出力電圧に応じた帰還電圧と所定の基準電圧との誤差を増幅し、誤差信号を生成する誤差増幅器と、
前記スイッチングトランジスタに流れる入力電流に応じたピーク電流検出信号を生成するピーク電流検出部と、
前記スイッチングトランジスタに流れる入力電流の時間平均値に応じた入力電流検出信号を生成する入力電流検出部と、
前記整流素子を介して負荷に流れる出力電流に応じた出力電流検出信号を生成する出力電流検出部と、
前記ピーク電流検出信号を、前記誤差信号と比較し、２つの信号の値が一致するとアサートされるオフ信号を生成するコンパレータと、
所定の周期ごとに前記スイッチングトランジスタをオンし、前記オフ信号がアサートされるごとに、前記スイッチングトランジスタをオフする駆動部と、
を備え、
前記駆動部は、前記スイッチングトランジスタのオフするタイミングの制御に、前記入力電流検出信号および前記出力電流検出信号を反映させることを特徴とする制御回路。
【請求項５】
スイッチングトランジスタと、
入力端子と固定電圧端子の間に、スイッチングトランジスタと直列に接続されたコイルと、出力端子に接続された出力キャパシタと、前記コイルによって誘起される電流を整流し前記出力キャパシタへと供給する整流素子と、を有する出力回路と、
前記スイッチングトランジスタを駆動する請求項１から４のいずれかに記載の制御回路と、
を備えることを特徴とするスイッチングレギュレータ。
【請求項６】
電子機器からＵＳＢ（Universal Serial Bus）バスパワーを受けるＵＳＢアダプタと、
前記ＵＳＢアダプタからの入力電圧を安定化する請求項５に記載のスイッチングレギュレータと、
前記スイッチングレギュレータの出力電圧を受け、電池を充電する充電回路と、
を備えることを特徴とする充電装置。
【請求項７】
スイッチング素子と、入力端子と固定電圧端子の間にスイッチングトランジスタと直列に接続されたコイルと、出力端子に接続された出力キャパシタと、前記コイルによって誘起される電流を整流し前記出力キャパシタへと供給する整流素子と、を有するスイッチングレギュレータの制御方法であって、
前記スイッチングレギュレータの出力端子に生ずる出力電圧に応じた帰還電圧と所定の基準電圧との誤差を増幅し、誤差信号を生成するステップと、
スイッチングトランジスタに流れる入力電流に応じたピーク電流検出信号を生成するステップと、
前記スイッチングトランジスタに流れる入力電流の時間平均値に応じた入力電流検出信号を生成するステップと、
前記整流素子を介して負荷に流れる出力電流に応じた出力電流検出信号を生成するステップと、
前記ピーク電流検出信号を、前記誤差信号、前記入力電流検出信号、前記出力電流検出信号のいずれかと比較し、２つの信号の値が一致すると前記スイッチングトランジスタをオフし、所定の周期ごとに前記スイッチングトランジスタをオンするステップと、
を備えることを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチングレギュレータに関し、特に出力電圧の制御技術に関する。
【背景技術】
【０００２】
近年の携帯電話端末、ＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｃｅ）などの情報端末は、供給される電源電圧よりも高い電圧、あるいは低い電圧を必要とするデバイスを備える。この場合、スイッチングレギュレータ（ＤＣ／ＤＣコンバータ）を利用して電源電圧を昇圧もしくは降圧し、各デバイスに供給すべき適切な電圧を生成している。
【０００３】
スイッチングレギュレータは、出力インダクタ、出力キャパシタ、スイッチングトランジスタおよびスイッチングトランジスタのオンオフを制御するための制御回路を備える。この制御回路がスイッチング素子を制御する方法として、出力のインダクタ（もしくはスイッチングトランジスタ）に流れるコイル電流（リアクトル電流）をモニタし、このコイル電流にもとづいてスイッチング素子のオン、オフを制御する方式が知られている。
【特許文献１】特開平９−２６６６６４号公報
【特許文献２】特開平６−００６９６９号公報
【特許文献３】特開平１０−１０８４５７号公報
【特許文献４】特開２００８−１７２９０９号公報
【特許文献５】特開２００５−２６１００９号公報
【特許文献６】特開平７−２２２４３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
スイッチングレギュレータの起動時には突入電流が発生するおそれがある。また、スイッチングレギュレータに接続される負荷に大電流が流れる場合もある。スイッチングレギュレータのコイル（インダクタ）に大電流が流れると損失が増加し、回路の信頼性を損なうおそれがある。
【０００５】
本発明はこうした課題に鑑みてなされたものであり、その包括的な目的は、保護機能を有するスイッチングレギュレータの提供にある。
【課題を解決するための手段】
【０００６】
本発明のある態様は、スイッチングレギュレータの制御回路に関する。スイッチングレギュレータは、スイッチング素子と、入力端子と固定電圧端子の間にスイッチングトランジスタと直列に接続されたコイルと、出力端子に接続された出力キャパシタと、コイルによって誘起される電流を整流し出力キャパシタへと供給する整流素子と、を有する。制御回路は、スイッチングレギュレータの出力端子に生ずる出力電圧に応じた帰還電圧と所定の基準電圧との誤差を増幅し、誤差信号を生成する誤差増幅器と、スイッチングトランジスタに流れる入力電流に応じたピーク電流検出信号を生成するピーク電流検出部と、スイッチングトランジスタに流れる入力電流の時間平均値に応じた入力電流検出信号を生成する入力電流検出部と、整流素子を介して負荷に流れる出力電流に応じた出力電流検出信号を生成する出力電流検出部と、ピーク電流検出信号を、誤差信号、入力電流検出信号、出力電流検出信号のいずれかの信号と比較し、２つの信号の値が一致するとアサートされるオフ信号を生成するコンパレータと、所定の周期ごとにスイッチングトランジスタをオンし、オフ信号がアサートされるごとに、スイッチングトランジスタをオフする駆動部と、を備える。
【０００７】
この態様によると、コイルに流れる電流のピーク値に加えて、入力電流および出力電流をスイッチングトランジスタの制御に反映するため、出力電圧を安定化しつつ、入力電流および出力電流を制限することができ、回路保護が実現される。
【０００８】
ある態様の制御回路は、誤差信号、入力電流検出信号、出力電流検出信号を受け、いずれかを選択してコンパレータへと出力する選択回路をさらに備えてもよい。
【０００９】
選択回路は、誤差信号、入力電流検出信号、出力電流検出信号のうち、その値が最も小さな信号を選択する最小値回路を含んでもよい。この場合、入力電流や出力電流が増加すると、スイッチングトランジスタがオフするタイミングが早まるため、好適に回路を保護できる。
【００１０】
本発明の別の態様もまた、スイッチングレギュレータの制御回路に関する。この制御回路は、スイッチングレギュレータの出力端子に生ずる出力電圧に応じた帰還電圧と所定の基準電圧との誤差を増幅し、誤差信号を生成する誤差増幅器と、スイッチングトランジスタに流れる入力電流に応じたピーク電流検出信号を生成するピーク電流検出部と、スイッチングトランジスタに流れる入力電流の時間平均値に応じた入力電流検出信号を生成する入力電流検出部と、整流素子を介して負荷に流れる出力電流に応じた出力電流検出信号を生成する出力電流検出部と、ピーク電流検出信号を、誤差信号と比較し、２つの信号の値が一致するとアサートされるオフ信号を生成するコンパレータと、所定の周期ごとにスイッチングトランジスタをオンし、オフ信号がアサートされるごとに、スイッチングトランジスタをオフする駆動部と、を備える。駆動部は、スイッチングトランジスタのオフするタイミングの制御に、入力電流検出信号および出力電流検出信号を反映させる。
【００１１】
この態様によると、入力電流および出力電流を抑制しつつ、出力電圧を安定化できる。
【００１２】
本発明のさらに別の態様は、スイッチングレギュレータである。このスイッチングレギュレータは、スイッチングトランジスタと、入力端子と固定電圧端子の間に、スイッチングトランジスタと直列に接続されたコイルと、出力端子に接続された出力キャパシタと、コイルによって誘起される電流を整流し出力キャパシタへと供給する整流素子と、を有する出力回路と、スイッチングトランジスタを駆動する制御回路と、を備える。
【００１３】
本発明のさらに別の態様は、スイッチングレギュレータの制御方法である。スイッチングレギュレータは、スイッチング素子と、入力端子と固定電圧端子の間にスイッチングトランジスタと直列に接続されたコイルと、出力端子に接続された出力キャパシタと、コイルによって誘起される電流を整流し出力キャパシタへと供給する整流素子と、を有する。この方法は、スイッチングレギュレータの出力端子に生ずる出力電圧に応じた帰還電圧と所定の基準電圧との誤差を増幅し、誤差信号を生成するステップと、スイッチングトランジスタに流れる入力電流に応じたピーク電流検出信号を生成するステップと、スイッチングトランジスタに流れる入力電流の時間平均値に応じた入力電流検出信号を生成するステップと、整流素子を介して負荷に流れる出力電流に応じた出力電流検出信号を生成するステップと、ピーク電流検出信号を、誤差信号、入力電流検出信号、出力電流検出信号のいずれかと比較し、２つの信号の値が一致するとスイッチングトランジスタをオフし、所定の周期ごとにスイッチングトランジスタをオンするステップと、を備える。
【００１４】
なお、以上の構成要素の任意の組合せや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１５】
本発明のある態様によれば、回路を好適に保護することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００１７】
本明細書において、「部材Ａが部材Ｂに接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。また、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００１８】
図１は、実施の形態に係るスイッチングレギュレータ２００の構成を示す回路図である。実施の形態に係るスイッチングレギュレータ２００は、制御回路１００と、スイッチングレギュレータ出力回路（以下、出力回路という）４０と、を含む昇降圧型ＤＣ／ＤＣコンバータである。このスイッチングレギュレータ２００は、入力端子２０２、出力端子２０４を備え、それぞれの端子に印加され、または現れる電圧を入力電圧Ｖｉｎ、出力電圧Ｖｏｕｔという。スイッチングレギュレータ２００は、出力電圧Ｖｏｕｔが目標値に一致するように入力電圧Ｖｉｎを昇圧または降圧する。
【００１９】
出力回路４０は、誘導素子であるトランスＴＲＮ、出力キャパシタＣ１、Ｃ２、整流ダイオードＤ１、平滑キャパシタＣ１１、結合キャパシタＣ１２を含む。平滑キャパシタＣ１１は入力端子２０２と接地端子間に設けられ、入力電圧Ｖｉｎを安定化する。出力キャパシタＣ１は、出力端子２０４と接地端子間に設けられる。トランスＴＲＮは、１次コイルＬ１と２次コイルＬ２を含み、１次コイルは、入力端子２０２と制御回路１００のスイッチング端子ＳＷの間に設けられる。２次コイルＬ２は、一端が接地される。結合キャパシタＣ１２は、スイッチング端子ＳＷと整流ダイオードＤ１のアノードの間に設けられる。整流ダイオードＤ１は、２次コイルＬ２の他端と出力端子２０４との間に、そのカソードが出力端子２０４側となる向きで設けられる。出力回路のトポロジーは、適宜変更可能である。たとえばトランスＴＲＮに代えて、コイルが設けられた非絶縁型のスイッチングレギュレータであってもよいし、整流ダイオードＤ１に代えて同期整流スイッチが設けられてもよい。
【００２０】
検出抵抗Ｒ４は、整流ダイオードＤ１のカソードと、出力端子２０４の間、すなわち整流ダイオードＤ１を介して負荷に流れる出力電流Ｉｏｕｔの経路上に設けられる。検出抵抗Ｒ４には、出力電流Ｉｏｕｔに比例した電圧降下が発生する。
【００２１】
制御回路１００は、スイッチング端子ＳＷ、帰還端子ＯＵＴ１、ＯＵＴ２を備える。帰還端子ＯＵＴ２には、スイッチングレギュレータ２００の出力電圧Ｖｏｕｔが帰還される。出力電圧Ｖｏｕｔは、抵抗Ｒ１０、Ｒ１１によって分圧され、帰還電圧Ｖｆｂが生成される。
【００２２】
制御回路１００は、１次コイルＬ１もしくはスイッチングトランジスタＭ１に流れる電流をモニタし、検出した電流のピーク値ＩｐｅａｋにもとづいてスイッチングトランジスタＭ１のオン、オフを制御する。この方式はピークカレントモードと呼ばれる。
【００２３】
スイッチングトランジスタＭ１は、ＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。スイッチングトランジスタＭ１をバイポーラトランジスタで構成してもよい。スイッチングトランジスタＭ１のドレインは、スイッチング端子ＳＷと接続され、ソースは検出抵抗Ｒ３を介して接地される。図１の制御回路１００は、スイッチングトランジスタＭ１を内蔵しているが、スイッチングトランジスタＭ１は制御回路１００に外付けされてもよい。
【００２４】
誤差増幅器（ｇｍアンプ）１０は、スイッチングレギュレータ２００の出力電圧Ｖｏｕｔと所定の基準電圧Ｖｒｅｆ１の誤差を増幅し、誤差信号（以下、誤差信号Ｖｅｒｒという）を生成する。ｇｍアンプ１０の反転入力端子には、帰還電圧Ｖｆｂが入力され、非反転入力端子には基準電圧Ｖｒｅｆ１が入力される。
【００２５】
ｇｍアンプ１０は、帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆ１の差に応じた電流を出力する。第２抵抗Ｒ２および第２キャパシタＣ２は、ｇｍアンプ１０の出力端子と、接地端子間に直列に接続される。ｇｍアンプ１０の出力電流は、第２抵抗Ｒ２および第２キャパシタＣ２によって電圧に変換される。変換された電圧は、誤差信号Ｖｅｒｒとして出力される。
【００２６】
ピーク電流検出部１６は、スイッチングトランジスタＭ１に流れる入力電流に応じた検出電圧Ｖｐｅａｋを生成する。ピーク電流検出部１６は、１次コイルＬ１およびスイッチングトランジスタＭ１を経て接地ＰＧＮＤに至る経路上に設けられた検出抵抗Ｒ３に生ずる電圧降下を増幅し、検出電圧Ｖｐｅａｋを出力する。なお、検出電圧Ｖｐｅａｋの生成方法は特に限定されるものではなく、その他の公知の技術を利用してもよい。
【００２７】
オシレータ２４は所定の周波数のクロック信号ＣＫを生成する。また、オシレータ２４は、クロック信号ＣＫと同期したのこぎり波形（ランプ波形）の周期信号Ｖｏｓｃを生成する。周期信号Ｖｏｓｃの振幅は、検出電圧Ｖｐｅａｋのレベルに対して小さく設定される。加算器２６は、検出電圧Ｖｐｅａｋに周期信号Ｖｏｓｃを重畳する。周期信号Ｖｏｓｃを重畳することによりサブハーモニック発振が抑制される。
【００２８】
抵抗Ｒ５、キャパシタＣ５は、ローパスフィルタを形成し、検出抵抗Ｒ３の電圧降下を平滑化する。平滑化された電圧は、スイッチングトランジスタＭ１に流れる入力電流Ｉｉｎの時間平均値を示す。入力電流検出部１７は、この入力電流Ｉｉｎに応じた電圧を増幅し、入力電流検出信号Ｖ１を生成する。入力電流検出信号Ｖ１の値は、入力電流Ｉｉｎが大きいほど、小さくなる。つまり入力電流検出部１７は反転増幅器を利用して構成されてもよい。
【００２９】
出力電流検出部１８は、出力回路４０に設けられた検出抵抗Ｒ４の電圧降下を増幅する。検出抵抗Ｒ４の電圧降下は、整流ダイオードＤ１を介して負荷に供給される出力電流Ｉｏｕｔに比例する。出力電流検出部１８の出力電圧は、キャパシタＣ６によって平滑化される。平滑化された電圧Ｖ２は、出力電流Ｉｏｕｔに応じた出力電流検出信号Ｖ２として出力される。出力電流検出信号Ｖ２の値は、入力電流Ｉｉｎが大きいほど、小さくなる。つまり出力電流検出部１８は反転増幅器を利用して構成されてもよい。
【００３０】
選択回路１９は、誤差信号Ｖｅｒｒ、入力電流検出信号Ｖ１、出力電流検出信号Ｖ２を受け、いずれかを選択して出力する。
具体的には、入力電流Ｉｉｎおよび出力電流Ｉｏｕｔが定格状態であるとき、選択回路１９は誤差信号Ｖｅｒｒを選択する。入力電流Ｉｉｎが過電流状態となると、選択回路１９は入力電流検出信号Ｖ１を選択する。また出力電流Ｉｏｕｔが過電流状態となると、選択回路１９は入力電流検出信号Ｖ２を選択する。
【００３１】
上述したように、入力電流検出信号Ｖ１、出力電流検出信号Ｖ２はそれぞれ、入力電流Ｉｉｎ、出力電流Ｉｏｕｔが増加するほど、値が小さくなる。したがって、選択回路１９は、３つの信号Ｖｅｒｒ、Ｖ１、Ｖ２のうち、最も値の小さな信号を選択し、選択された信号に応じた値を有する信号を出力する最小値回路が利用できる。
【００３２】
選択回路１９により選択された信号（選択信号Ｖ３）は、ＰＷＭコンパレータ１４の反転入力端子に入力される。ＰＷＭコンパレータ１４の非反転入力端子には、周期信号Ｖｏｓｃが重畳された検出電圧Ｖｐｅａｋ’が入力される。ＰＷＭコンパレータ１４は、検出電圧Ｖｐｅａｋ’が誤差信号Ｖｅｒｒに達する（Ｖｐｅａｋ’＞Ｖｅｒｒ）とアサートされる（ハイレベルとなる）オフ信号Ｓｏｆｆを出力する。
【００３３】
ＲＳフリップフロップ２２、ドライバ回路３０は、駆動部を構成する。駆動部は、コンパレータ１４からのオフ信号Ｓｏｆｆと、オシレータ２４からのクロック信号ＣＫを受ける。
【００３４】
駆動部は、オフ信号Ｓｏｆｆがアサートされる（ハイレベルとなる）と、スイッチングトランジスタＭ１をオフし、クロック信号ＣＫが所定レベル（ハイレベル）に遷移すると、スイッチングトランジスタＭ１をオンする。つまり、クロック信号ＣＫのポジティブエッジのタイミングから、コイル電流のピーク値に応じた検出電圧Ｖｐｅａｋ’が誤差信号Ｖｅｒｒに達するタイミングまでの期間が、スイッチングトランジスタＭ１のオン時間となる。
【００３５】
具体的には、クロック信号ＣＫは、ＲＳフリップフロップ２２のセット端子に入力され、オフ信号Ｓｏｆｆは、リセット端子に入力される。ＲＳフリップフロップ２２の出力信号Ｑは、クロック信号ＣＫがハイレベルとなるポジティブエッジのタイミングでハイレベルとなり、オフ信号Ｓｏｆｆがハイレベルとなるポジティブエッジのタイミングで、ローレベルとなる。
【００３６】
ドライバ回路３０は、ＲＳフリップフロップ２２の出力信号Ｑにもとづいて、スイッチングトランジスタＭ１のオン、オフを切り換える。具体的には、出力信号Ｑがハイレベルとなると、スイッチングトランジスタＭ１がオンとなり、出力信号Ｑがローレベルとなると、スイッチングトランジスタＭ１がオフする。
【００３７】
以上が制御回路１００の構成である。次に、制御回路１００の動作について説明する。図２は、図１の制御回路１００の動作を示すタイムチャートである。入力電流Ｉｉｎおよび出力電流Ｉｏｕｔが定格で動作する場合、Ｖ３＝Ｖｅｒｒとなるから、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆと一致するようにフィードバックがかかり、出力電圧Ｖｏｕｔが安定化される。
【００３８】
入力電流Ｉｉｎが定格を超えると、入力電流検出信号Ｖ１の値が誤差信号Ｖｅｒｒよりも低くなり、結果として選択信号Ｖ３の値が低下する。その結果、ＲＳフリップフロップ２２がリセットされるタイミング、つまりスイッチングトランジスタＭ１がオフするタイミングが早まるため、入力電流Ｉｉｎが抑制される。
入力電流Ｉｉｎは、スイッチングレギュレータ２００の起動直後において、出力キャパシタＣ１、Ｃ２の電荷が０に近い状況で大きくなるところ、図１の制御回路１００によれば、入力電流Ｉｉｎを好適に抑制できる。たとえばＵＳＢ（Universal Serial Bus）電源から入力電圧Ｖｉｎを受ける場合、入力電流Ｉｉｎは、ＵＳＢの定格電流５００ｍＡより低く設定する必要がある。実施の形態に係る制御回路１００は、こうした用途にマッチする。
【００３９】
同様に、入力電流Ｉｏｕｔが定格を超えると、出力電流検出信号Ｖ２の値が誤差信号Ｖｅｒｒよりも低くなり、結果として選択信号Ｖ３の値が低下する。その結果、ＲＳフリップフロップ２２がリセットされるタイミング、つまりスイッチングトランジスタＭ１がオフするタイミングが早まるため、出力電流Ｉｏｕｔが抑制される。
【００４０】
このように、実施の形態に係る制御回路１００によれば、入力電流Ｉｉｎおよび出力電流Ｉｏｕｔを抑制して回路保護を図りつつ、出力電圧Ｖｏｕｔを所望の値に安定化することができる。
従来では、過電流状態においてスイッチングトランジスタのスイッチングを一時的に停止し、その後復帰させていたため、出力電圧の変動が大きくなるという問題があった。これに対して図１の制御回路１００では、回路保護がスイッチングトランジスタＭ１のオン時間を短縮することによりなされるため、出力電圧Ｖｏｕｔの安定性を損なわずにすむ。
【００４１】
続いて、実施の形態に係る制御回路１００の好適なアプリケーションを説明する。図３は、図１のスイッチングレギュレータ２００を利用した充電装置３００の構成を示す図である。充電装置３００は、パーソナルコンピュータをはじめとするＵＳＢ端子を備えた電子機器から、定格５Ｖ、最大定格電流５００ｍＡのバス電圧ＶＢＵＳを受け、これを利用して２次電池３０６を充電する。充電装置３００は、ＵＳＢアダプタ３０２、スイッチングレギュレータ２００、充電回路３０４を含む。
【００４２】
スイッチングレギュレータ２００は、バス電圧ＶＢＵＳを入力電圧として受け、上述したように入力電圧Ｖｉｎを昇圧または降圧して安定化し、出力電圧Ｖｏｕｔを充電回路３０４に出力する。充電回路３０４は、スイッチングレギュレータ２００からの出力電圧Ｖｏｕｔを受け、２次電池３０６を充電する。
【００４３】
ＵＳＢバスは、最大定格電流が５００ｍＡと規定されているところ、制御回路１００は、入力電流Ｉｉｎを定格の５００ｍＡ以下に制限することができる。また充電回路３０４によっては、ＵＳＢアダプタ３０２から可能な限り大きな電流を引き出して急速充電するものがある。制御回路１００の出力電流Ｉｏｕｔの安定化機能によって、充電回路３０４に対する出力電流Ｉｏｕｔを制御すれば、充電回路３０４、ＵＳＢアダプタ３０２およびそれに接続される電子機器を保護することができる。
【００４４】
上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００４５】
実施の形態は昇降圧型のスイッチングレギュレータについて説明したが、本発明は昇圧型、降圧型のスイッチングレギュレータにも適用可能である。
【００４６】
本実施の形態において、信号のハイレベル、ローレベルの論理値、電圧信号の大小の関係は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。
【００４７】
実施の形態にもとづき、特定の語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が可能である。
【図面の簡単な説明】
【００４８】
【図１】実施の形態に係るスイッチングレギュレータの構成を示す回路図である。
【図２】図１の制御回路の動作を示すタイムチャートである。
【図３】図１のスイッチングレギュレータを利用した充電装置の構成を示す図である。
【符号の説明】
【００４９】
Ｃ１…出力キャパシタ、Ｄ１…整流ダイオード、Ｌ１…１次コイル、Ｌ２…２次コイル、１０…ｇｍアンプ、１４…ＰＷＭコンパレータ、１６…ピーク電流検出部、１７…入力電流検出部、１８…出力電流検出部、１９…選択回路、２２…ＲＳフリップフロップ、２４…オシレータ、２６…加算器、３０…ドライバ回路、４０…出力回路、１００…制御回路、ＳＷ…スイッチング端子、ＯＵＴ１…帰還端子、ＯＵＴ２…帰還端子、２００…スイッチングレギュレータ、２０２…入力端子、２０４…出力端子、Ｍ１…スイッチングトランジスタ、Ｒ３…検出抵抗。
【図１】
2010088274.tif 000003
【図２】
2010088274.tif 000004
【図３】
2010088274.tif 000005