(57)【要約】【課題】簡単な構成によって、一時的な過電流による接合型電界効果トランジスタの発熱を抑制するとともに、接合型電界効果トランジスタの過熱状態を検知することができる接合型電界効果トランジスタの駆動装置および駆動方法を提供する。【解決手段】電流検知部９０でモニタする電流が閾値電流を超えた場合、接合型電界効果トランジスタ（ＪＦＥＴ）３２をターンオンするときのゲート電圧をＰＮ接合のビルトイン電圧より大きくする。これにより、ＪＦＥＴ３２のオン抵抗を低減させてＪＦＥＴ３２の発熱を抑制する。さらに、オン状態のＪＦＥＴ３２に流れるゲート電流ＩＧの温度依存性を利用することによって、ＪＦＥＴ３２の温度の値を簡単に求めることができる。【選択図】図１
2010088036.tif 000002
【特許請求の範囲】
【請求項１】
接合型電界効果トランジスタの駆動装置であって、
前記接合型電界効果トランジスタのゲート電流を検知する第１の電流検知部と、
所定の条件が満たされた場合、前記接合型電界効果トランジスタをオン状態にするときに前記接合型電界効果トランジスタのゲート・ソース間に第１の電圧を印加するゲート駆動部とを備え、
前記第１の電圧の絶対値は、前記接合型電界効果トランジスタのゲート・ソース間のＰＮ接合のビルトイン電圧以上であり、
前記ゲート駆動部は、前記第１の電圧が印加されたゲート・ソース間に流れる前記ゲート電流の検出値に基づいて、前記接合型電界効果トランジスタのゲート・ソース間の接合温度を求める、接合型電界効果トランジスタの駆動装置。
【請求項２】
前記ゲート駆動部は、さらに、求めた前記接合温度が予め定める閾値温度を超えた場合に、前記接合型電界効果トランジスタの通電率を減少させる、請求項１に記載の接合型電界効果トランジスタの駆動装置。
【請求項３】
前記接合型電界効果トランジスタは、主電源によって駆動される電力回路に設けられ、
前記ゲート駆動部は、さらに、求めた前記接合温度が予め定める閾値温度を超えた場合に、前記主電源の出力が減少するように制御する、請求項１に記載の接合型電界効果トランジスタの駆動装置。
【請求項４】
前記接合型電界効果トランジスタの駆動装置は、前記接合型電界効果トランジスタが設けられた電力回路の予め定める箇所を流れるモニタ電流を検知する第２の電流検知部をさらに備え、
前記所定の条件は、前記モニタ電流の絶対値が予め定める第１の閾値電流を超えたときである、請求項１に記載の接合型電界効果トランジスタの駆動装置。
【請求項５】
前記モニタ電流は、前記接合型電界効果トランジスタのドレイン電流である、請求項４に記載の接合型電界効果トランジスタの駆動装置。
【請求項６】
前記モニタ電流は、前記電力回路から負荷に出力される電流である、請求項４に記載の接合型電界効果トランジスタの駆動装置。
【請求項７】
接合型電界効果トランジスタの駆動装置であって、
前記接合型電界効果トランジスタのゲート電流を検知する第１の電流検知部と、
所定の条件が満たされた場合、前記接合型電界効果トランジスタをオン状態にするときに前記接合型電界効果トランジスタのゲート・ソース間に第１の電圧を印加するゲート駆動部とを備え、
前記第１の電圧の絶対値は、前記接合型電界効果トランジスタのゲート・ソース間のＰＮ接合のビルトイン電圧以上であり、
前記ゲート駆動部は、前記第１の電圧が印加されたゲート・ソース間に流れる前記ゲート電流の絶対値が、予め定める第２の閾値電流を超えた場合に、前記接合型電界効果トランジスタの通電率を減少させる、接合型電界効果トランジスタの駆動装置。
【請求項８】
主電源によって駆動される電力回路に設けられた接合型電界効果トランジスタの駆動装置であって、
前記接合型電界効果トランジスタのゲート電流を検知する第１の電流検知部と、
所定の条件が満たされた場合、前記接合型電界効果トランジスタをオン状態にするときに前記接合型電界効果トランジスタのゲート・ソース間に第１の電圧を印加するゲート駆動部とを備え、
前記第１の電圧の絶対値は、前記接合型電界効果トランジスタのゲート・ソース間のＰＮ接合のビルトイン電圧以上であり、
前記ゲート駆動部は、前記第１の電圧が印加されたゲート・ソース間に流れる前記ゲート電流の絶対値が、予め定める第２の閾値電流を超えた場合に、前記主電源の出力が減少するように制御する、接合型電界効果トランジスタの駆動装置。
【請求項９】
前記第１の電流検知部は、前記接合型電界効果トランジスタのゲートに直列接続された抵抗素子である、請求項１〜８のいずれか１項に記載の接合型電界効果トランジスタの駆動装置。
【請求項１０】
接合型電界効果トランジスタの駆動方法であって、
所定の条件が満たされた場合、前記接合型電界効果トランジスタをオン状態にするときに前記接合型電界効果トランジスタのゲート・ソース間に第１の電圧を印加するステップを備え、
前記第１の電圧の絶対値は、前記接合型電界効果トランジスタのゲート・ソース間のＰＮ接合のビルトイン電圧以上であり、
さらに、前記第１の電圧が印加されたゲート・ソース間に流れるゲート電流を検知するステップと、
検知した前記ゲート電流に基づいて、前記接合型電界効果トランジスタのゲート・ソース間の接合温度を求めるステップとを備える、接合型電界効果トランジスタの駆動方法。
【請求項１１】
前記接合型電界効果トランジスタの駆動方法は、求めた前記接合温度が予め定める閾値温度を超えた場合に、前記接合型電界効果トランジスタの通電率を減少させるステップをさらに備える、請求項１０に記載の接合型電界効果トランジスタの駆動方法。
【請求項１２】
前記接合型電界効果トランジスタは、主電源によって駆動される電力回路に設けられ、
前記接合型電界効果トランジスタの駆動方法は、求めた前記接合温度が予め定める閾値温度を超えた場合に、前記主電源の出力が減少するように制御するステップをさらに備える、請求項１０に記載の接合型電界効果トランジスタの駆動方法。
【請求項１３】
前記接合型電界効果トランジスタの駆動方法は、前記接合型電界効果トランジスタが設けられた電力回路の予め定める箇所を流れるモニタ電流を検知するステップをさらに備え、
前記所定の条件は、前記モニタ電流の絶対値が予め定める第１の閾値電流を超えたときである、請求項１０に記載の接合型電界効果トランジスタの駆動方法。
【請求項１４】
接合型電界効果トランジスタの駆動方法であって、
所定の条件が満たされた場合、前記接合型電界効果トランジスタをオン状態にするときに前記接合型電界効果トランジスタのゲート・ソース間に第１の電圧を印加するステップを備え、
前記第１の電圧の絶対値は、前記接合型電界効果トランジスタのゲート・ソース間のＰＮ接合のビルトイン電圧以上であり、
さらに、前記第１の電圧が印加されたゲート・ソース間に流れるゲート電流を検知するステップと、
検知した前記ゲート電流の絶対値が予め定める第２の閾値電流を超えた場合に、前記接合型電界効果トランジスタの通電率を減少させるステップとを備える、接合型電界効果トランジスタの駆動方法。
【請求項１５】
主電源によって駆動される電力回路に設けられた接合型電界効果トランジスタの駆動方法であって、
所定の条件が満たされた場合、前記接合型電界効果トランジスタをオン状態にするときに前記接合型電界効果トランジスタのゲート・ソース間に第１の電圧を印加するステップを備え、
前記第１の電圧の絶対値は、前記接合型電界効果トランジスタのゲート・ソース間のＰＮ接合のビルトイン電圧以上であり、
さらに、前記第１の電圧が印加されたゲート・ソース間に流れるゲート電流を検知するステップと、
検知した前記ゲート電流の絶対値が予め定める第２の閾値電流を超えた場合に、前記主電源の出力が減少するように制御するステップとを備える、接合型電界効果トランジスタの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、接合型電界効果トランジスタのオン／オフを制御する駆動装置および駆動方法に関する。
【背景技術】
【０００２】
エレクトロニクス製品の電源部に搭載されている一般にインバータやコンバータと呼ばれる電力変換装置の技術動向は、近年のよりいっそうの省資源化・省電力化要求に応えるため、小型・高効率技術革新が進んでおり、これを支えている要素の一つとして、その電力変換装置に搭載される半導体パワーデバイス（以下、パワーデバイスと称する。）の高性能化が挙げられる。
【０００３】
その代表例としては、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor  Field-Effect  Transistor）やＢＪＴ（Bipolar  Junction  Transistor）、ＩＧＢＴ(Insulated  Gate  Bipolar  Transistor）、ＧＴＯ（Gate  Turn-Off  Thyristor）などがあり、適用されるアプリケーションの動作条件に応じて使い分けられているのが現状である。
【０００４】
これらパワーデバイスに要求される具体的な性能は主に、低オン抵抗、低飽和電圧、信号に対する高速追従性が挙げられる。しかし、絶縁ゲート構造を有するＭＯＳＦＥＴやＩＧＢＴでは、信号に対する高速追従性がゲート絶縁膜の固定容量により制限され、また、ＩＧＢＴやＢＪＴ、ＧＴＯといったバイポーラデバイスでは、電流の担い手キャリアであるホールの収束時間により信号に対する高速追従性が制限され、いずれも特性改善に限界がある。
【０００５】
一方、パワーデバイスの一つである接合型電界効果トランジスタ（ＪＦＥＴ：Junction  Field  Effect  Transistor）は、チャネル領域の側部に設けられたＰＮ接合に逆バイアス電圧が印加されることによって、チャネル領域への空乏層の拡がりが制御されてスイッチング動作を行なう。一般的にＪＦＥＴをオフさせる場合、制御端子であるゲート・ソース間にマイナス電圧を印加する必要はあるが、ＭＯＳＦＥＴやＩＧＢＴのようなゲート絶縁膜を持たないため固定容量がない構造が可能となるので、信号に対する高速追従性が優れる特長を持つ。
【０００６】
ＪＦＥＴの主なデバイス構造としては、デバイス表面にゲート・ソース・ドレインの全電極が配され、主電流がデバイス表面に沿う方向に流れることを特長とする横型構造と、主電極であるドレインがデバイス裏面に配され、主電流がデバイス表面に対し深さ方向に流れることを特長とする縦型構造がある。
【０００７】
縦型構造は高耐圧で大容量のデバイスが期待できる半面、主電流経路にある基板抵抗の影響による抵抗成分の増加や、構造の影響による製造難易度の高さが課題となっている。
【０００８】
一方、横型構造は基板抵抗の影響を受けず低抵抗化が期待できる半面、高耐圧化に伴うデバイス面積拡大の影響による抵抗成分の増加や大容量化が課題となっている。
【０００９】
以上の理由により特に横型構造を持つＪＦＥＴは、低耐圧で高速性能が要求されるアプリケーションに適用される例が多い。
【００１０】
一般的にＪＦＥＴも含めたパワーデバイスの主要な性能指標として耐圧性能とオン抵抗性能があり、これらはパワーデバイスに適用される半導体材料によって限界特性が制限される。現在一般的に市場で用いられているシリコンを材料としたものについては、技術革新が進んだことで材料の限界特性に近づきつつあり、大きな性能改善が望めない状況にある。
【００１１】
よって耐圧性能を維持した上で、オン抵抗性能の大幅な改善を達成するための手段として、近年では半導体材料にワイドバンドギャップの炭化ケイ素（ＳｉＣ：Silicon  Carbide）を用いることや、ＲＥＳＵＲＦ（REduced  Surface  Field：表面電界緩和）型の素子構造（たとえば、特許第３８１２４２１号公報（特許文献１）参照。）にすることが提案されている。これによって、従来のシリコンのパワーデバイスを超える高耐圧、低損失性能の実現が期待される。
【００１２】
特に、従来はＭＯＳＦＥＴやＩＧＢＴ、ＢＪＴといった大容量、高耐圧デバイスが適用されてきた、電力変換装置へのＲＥＳＵＲＦ型のＪＦＥＴの適用が期待される。
【００１３】
このような高性能パワーデバイスの実現に向けた試みとして、５０Ｗ級のスイッチング電源用に６００Ｖ／２ＡのＲＥＳＵＲＦ型ＳｉＣ−ＪＦＥＴが開発されている（「６００Ｖ／２Ａ  ４Ｈ−ＳｉＣ  ＲＥＳＵＲＦ型ＪＦＥＴ」、第１５回ＳｉＣ及び関連ワイドギャップ半導体研究会予稿集、２００６年１１月、ｐ．１３５−１３６（非特許文献１）参照）。
【特許文献１】特許第３８１２４２１号公報
【非特許文献１】藤川一洋、外７名、「６００Ｖ／２Ａ  ４Ｈ−ＳｉＣ  ＲＥＳＵＲＦ型ＪＦＥＴ」、第１５回ＳｉＣ及び関連ワイドギャップ半導体研究会予稿集、２００６年１１月、ｐ．１３５−１３６
【発明の開示】
【発明が解決しようとする課題】
【００１４】
一方で、パワーデバイスが搭載される電力変換回路では、一時的ではあるが通常動作時よりも大きな電流が流れる場合がある。
【００１５】
たとえば、モータを負荷とする電力変換回路では、運転開始時にはモータが停止状態から回転を始める時に一時的に大電力を必要とするため、電力変換装置には、効率を大幅に損ねること無く、一時的な大電力を負荷に供給する必要が生じる。
【００１６】
また、負荷に異常が発生し、出力インピーダンスが急激に低下することで、電力変換装置には一時的に大きな出力電流が発生する場合がある。
【００１７】
これらの状況下では、適用されるデバイスの出力端子間に定常状態での出力電流に対して大きな過電流が発生する。
【００１８】
たとえばＪＦＥＴをこのような電力変換回路に適用する場合、上述の動作条件下においてもデバイスが劣化または破壊しないように、このような一時的な過電流に対処する必要がある。
【００１９】
一方、半導体パワーデバイスの主要な破壊メカニズムの一つとして、熱破壊がある。これは、例えばＪＦＥＴにある期間持続的に過電流が流れてることで発生する電力損失により、ＪＦＥＴ内部の接合温度が規定値を超えて上昇し、デバイス構造が破壊に至るものであり、このような過熱状態では、デバイス破壊を回避するために、ＪＦＥＴをオフ状態にして過電流を遮断するかもしくは、過電流を減流するなどの保護動作を行なう必要がある。
【００２０】
この発明の目的は、簡単な構成によって、一時的な過電流による接合型電界効果トランジスタ（ＪＦＥＴ）の発熱を抑制するとともに、接合型電界効果トランジスタ（ＪＦＥＴ）の過熱状態を検知できる接合型電界効果トランジスタの駆動装置および駆動方法を提供することである。
【課題を解決するための手段】
【００２１】
この発明は要約すれば、接合型電界効果トランジスタの駆動装置であって、第１の電流検知部と、ゲート駆動部とを備える。第１の電流検知部は、接合型電界効果トランジスタのゲート電流を検知する。ゲート駆動部は、所定の条件が満たされた場合、接合型電界効果トランジスタをオン状態にするときに接合型電界効果トランジスタのゲート・ソース間に第１の電圧を印加する。ここで、第１の電圧の絶対値は、接合型電界効果トランジスタのゲート・ソース間のＰＮ接合のビルトイン電圧以上である。ゲート駆動部は、さらに、第１の電圧が印加されたゲート・ソース間に流れるゲート電流の検出値に基づいて、接合型電界効果トランジスタのゲート・ソース間の接合温度の値を求める。
【００２２】
所定の条件が満たされた場合、オン状態の接合型電界効果トランジスタのゲート・ソース間には、ビルトイン電圧以上の絶対値の電圧が印加される。この場合、接合型電界効果トランジスタのチャネル領域に少数キャリア（Ｎチャネルの場合にはホール、Ｐチャネルの場合には電子）が注入されることになる。以下、このときの接合型電界効果トランジスタの動作モードをバイポーラモードと称する。この結果、接合型電界効果トランジスタのオン抵抗が低下するので、接合型電界効果トランジスタの発熱を抑制することができる。
【００２３】
また、このときゲート・ソース間のＰＮ接合を流れるゲート電流の大きさは、ＰＮ接合の温度に依存する。したがって、検知したゲート電流の大きさに基づいて接合温度の値を求めれば、たとえば、負荷が短絡した場合などの過電流による接合型電界効果トランジスタの過熱状態を容易に検知することができる。
【００２４】
一方、所定の条件が満たされない場合には、オン状態のゲート・ソース間には絶対値がビルトイン電圧より小さな電圧が印加されるので、少数キャリアの注入は生じない。以下、この場合の接合型電界効果トランジスタの動作モードをユニポーラモードと称する。通常状態ではユニポーラモードで動作させることによって、接合型電界効果トランジスタを高速にスイッチングさせることができる。
【００２５】
好ましくは、ゲート駆動部は、さらに、求めた接合温度が予め定める閾値温度を超えた場合に、接合型電界効果トランジスタの通電率を減少させる。
【００２６】
閾値温度を超える接合温度の上昇を検知した場合に、通電率を減少させることによって、接合型電界効果トランジスタおよび電力回路全体を保護することができる。なお、通電率を０まで減少させて、接合型電界効果トランジスタを完全にオフ状態にしてもよい。
【００２７】
また、電力回路が主電源によって駆動される場合には、ゲート駆動部は、さらに、求めた接合温度が予め定める閾値温度を超えた場合に、主電源の出力が減少するように制御することもできる。
【００２８】
閾値温度を超える接合温度の上昇を検知した場合に、主電源の出力が減少するように制御することによって、接合型電界効果トランジスタおよび電力回路全体を保護することができる。なお、主電源の出力を０まで減少させて、主電源が完全にオフ状態になるように制御してもよい。
【００２９】
好ましくは、接合型電界効果トランジスタの駆動装置は、接合型電界効果トランジスタが設けられた電力回路の予め定める箇所を流れるモニタ電流を検知する第２の電流検知部をさらに備える。この場合、所定の条件は、モニタ電流の絶対値が予め定める第１の閾値電流を超えたときである。
【００３０】
第２の電流検知部で検知したモニタ電流に基づいて電力回路の過電流状態を検知することができる。そして、過電流状態の場合に、接合型電界効果トランジスタの動作モードをユニポーラモードからバイポーラモードに切替えることによって、一時的な接合型電界効果トランジスタの発熱を抑制することができる。
【００３１】
上記接合型電界効果トランジスタの駆動装置において、モニタ電流は、接合型電界効果トランジスタのドレイン電流であってもよいし、電力回路から負荷に出力される電流であってもよい。
【００３２】
ドレイン電流をモニタすることによって、接合型電界効果トランジスタの発熱の原因であるドレイン電流の上昇を直接検知できる。また、負荷電流をモニタすることによって、負荷電流の増減に応じて接合型電界効果トランジスタの動作モードをユニポーラモードまたはバイポーラモードに切替えることができる。
【００３３】
この発明は、他の局面において、接合型電界効果トランジスタの駆動装置であって、第１の電流検知部と、ゲート駆動部とを備える。第１の電流検知部は、接合型電界効果トランジスタのゲート電流を検知する。ゲート駆動部は、所定の条件が満たされた場合、接合型電界効果トランジスタをオン状態にするときに接合型電界効果トランジスタのゲート・ソース間に第１の電圧を印加する。ここで、第１の電圧の絶対値は、接合型電界効果トランジスタのゲート・ソース間のＰＮ接合のビルトイン電圧以上である。ゲート駆動部は、さらに、第１の電圧が印加されたゲート・ソース間に流れるゲート電流の絶対値が、予め定める第２の閾値電流を超えた場合に、接合型電界効果トランジスタの通電率を減少させる。
【００３４】
オン状態の接合型電界効果トランジスタをバイポーラモードで動作させた場合、ゲート・ソース間のＰＮ接合を流れるゲート電流の大きさは接合温度に依存する。このとき、前述のようにゲート電流の大きさから接合温度の値を求めるのに代えて、ゲート電流の絶対値が第２の閾値電流を超えるか否かを判定してもよい。ゲート電流の絶対値が第２の閾値電流を超えた場合には、通電率を減少させることによって接合型電界効果トランジスタおよび電力回路全体を保護することができる。
【００３５】
この発明は、さらに他の局面において、主電源によって駆動される電力回路に設けられた接合型電界効果トランジスタの駆動装置であって、第１の電流検知部と、ゲート駆動部とを備える。第１の電流検知部は、接合型電界効果トランジスタのゲート電流を検知する。ゲート駆動部は、所定の条件が満たされた場合、接合型電界効果トランジスタをオン状態にするときに接合型電界効果トランジスタのゲート・ソース間に第１の電圧を印加する。ここで、第１の電圧の絶対値は、接合型電界効果トランジスタのゲート・ソース間のＰＮ接合のビルトイン電圧以上である。ゲート駆動部は、さらに、第１の電圧が印加されたゲート・ソース間に流れるゲート電流の絶対値が、予め定める第２の閾値電流を超えた場合に、主電源の出力が減少するように制御する。
【００３６】
オン状態の接合型電界効果トランジスタをバイポーラモードで動作させた場合、ゲート・ソース間のＰＮ接合を流れるゲート電流の大きさは接合温度に依存する。このとき、前述のようにゲート電流の大きさから接合温度の値を求めるのに代えて、ゲート電流の絶対値が第２の閾値電流を超えるか否かを判定してもよい。ゲート電流の絶対値が第２の閾値電流を超えた場合には、主電源の出力が減少するように制御することによって、接合型電界効果トランジスタおよび電力回路全体を保護することができる。
【００３７】
好ましくは、第２の電流検知部は、接合型電界効果トランジスタのゲートに直列接続された抵抗素子である。
【００３８】
このようにゲートに直列接続されたゲート保護用の抵抗素子を利用することによって、簡便にゲート電流を検知することができる。
【００３９】
この発明は、さらに他の局面において、負荷に電力を出力する電力回路に用いられる接合型電界効果トランジスタの駆動方法である。この発明による駆動方法は、所定の条件が満たされた場合、接合型電界効果トランジスタをオン状態にするときに接合型電界効果トランジスタのゲート・ソース間に第１の電圧を印加するステップを備える。ここで、第１の電圧の絶対値は、接合型電界効果トランジスタのゲート・ソース間のＰＮ接合のビルトイン電圧以上である。この発明による駆動方法は、さらに、第１の電圧が印加されたゲート・ソース間に流れるゲート電流を検知するステップと、検知したゲート電流に基づいて、接合型電界効果トランジスタのゲート・ソース間の接合温度を求めるステップとを備える。
【００４０】
所定の条件が満たされない場合には、ユニポーラモードで動作させることによって、接合型電界効果トランジスタが本来有する高速スイッチング特性を活かすことができる。一方、所定の条件が満たされた場合には、オン状態の接合型電界効果トランジスタをバイポーラモードで動作させる。バイポーラモードでは、ゲート電極から注入された少数キャリアによって、ゲート・ソース間での電圧降下が小さくなるので、接合型電界効果トランジスタのオン抵抗を低下させることができる。この結果、接合型電界効果トランジスタの一時的な温度上昇を抑制することができる。さらに、バイポーラモードの接合型電界効果トランジスタのゲート・ソース間を流れるゲート電流の大きさに基づいて接合温度の値を求めることによって、負荷が短絡した場合などの持続的な異常状態を検知することができる。
【００４１】
好ましくは、この発明による接合型電界効果トランジスタの駆動方法は、求めた接合温度が予め定める閾値温度を超えた場合に、接合型電界効果トランジスタの通電率を減少させるステップをさらに備える。
【００４２】
閾値温度を超える接合温度の上昇を検知した場合に、通電率を減少させることによって、接合型電界効果トランジスタおよび電力回路全体を保護することができる。なお、通電率を０まで減少させて、接合型電界効果トランジスタを完全にオフ状態にしてもよい。
【００４３】
また、電力回路が主電源によって駆動されるとき、この発明による接合型電界効果トランジスタの駆動方法は、求めた接合温度が予め定める閾値温度を超えた場合に、主電源の出力が減少するように制御するステップをさらに備えてもよい。
【００４４】
閾値温度を超える接合温度の上昇を検知した場合に、主電源の出力を低下させるように制御することによって、接合型電界効果トランジスタおよび電力回路全体を保護することができる。なお、主電源の出力を０まで減少させて、主電源が完全にオフ状態になるように制御してもよい。
【００４５】
好ましくは、この発明による接合型電界効果トランジスタの駆動方法は、接合型電界効果トランジスタが設けられた電力回路の予め定める箇所を流れるモニタ電流を検知するステップをさらに備える。この場合、所定の条件は、モニタ電流の絶対値が予め定める第１の閾値電流を超えたときである。
【００４６】
電力回路を流れるモニタ電流によって電力回路の過電流状態を検知することができる。そして、過電流状態の場合に、接合型電界効果トランジスタの動作モードをユニポーラモードからバイポーラモードに切替えることによって、一時的な接合型電界効果トランジスタの発熱を抑制することができる。
【００４７】
また、さらに他の局面において、この発明による接合型電界効果トランジスタの駆動方法は、所定の条件が満たされた場合、接合型電界効果トランジスタをオン状態にするときに接合型電界効果トランジスタのゲート・ソース間に第１の電圧を印加するステップを備える。このとき、第１の電圧の絶対値は、接合型電界効果トランジスタのゲート・ソース間のＰＮ接合のビルトイン電圧以上である。この発明による駆動方法は、さらに、第１の電圧が印加されたゲート・ソース間に流れるゲート電流を検知するステップと、検知したゲート電流の絶対値が予め定める第２の閾値電流を超えた場合に、接合型電界効果トランジスタの通電率を減少させるステップとを備える。
【００４８】
オン状態の接合型電界効果トランジスタをバイポーラモードで動作させた場合、ゲート・ソース間のＰＮ接合を流れるゲート電流の大きさは接合温度に依存する。このとき、前述のようにゲート電流の大きさから接合温度の値を求めるのに代えて、ゲート電流の絶対値が第２の閾値電流を超えるか否かを判定してもよい。ゲート電流の絶対値が第２の閾値電流を超えた場合には、通電率を減少させることによって接合型電界効果トランジスタおよび電力回路全体を保護する。
【００４９】
また、この発明は、さらに他の局面において、主電源によって駆動される電力回路に用いられる接合型電界効果トランジスタの駆動方法である。この発明による駆動方法は、所定の条件が満たされた場合、接合型電界効果トランジスタをオン状態にするときに接合型電界効果トランジスタのゲート・ソース間に第１の電圧を印加するステップを備える。ここで、第１の電圧の絶対値は、接合型電界効果トランジスタのゲート・ソース間のＰＮ接合のビルトイン電圧以上である。この発明による駆動方法は、さらに、第１の電圧が印加されたゲート・ソース間に流れるゲート電流を検知するステップと、検知したゲート電流の絶対値が予め定める第２の閾値電流を超えた場合に、主電源の出力が減少するように制御するステップとを備える。
【００５０】
オン状態の接合型電界効果トランジスタをバイポーラモードで動作させた場合、ゲート・ソース間のＰＮ接合を流れるゲート電流の大きさは接合温度に依存する。このとき、前述のようにゲート電流の大きさから接合温度の値を求めるのに代えて、ゲート電流の絶対値が第２の閾値電流を超えるか否かを判定してもよい。ゲート電流の絶対値が第２の閾値電流を超えた場合には、主電源の出力が減少するように制御することによって、接合型電界効果トランジスタおよび電力回路全体を保護する。
【発明の効果】
【００５１】
以上のとおり、この発明の接合型電界効果トランジスタの駆動装置および駆動方法によれば、簡単な構成によって、一時的な過電流による接合型電界効果トランジスタの発熱を抑制するとともに、接合型電界効果トランジスタの過熱を検知することができる。
【発明を実施するための最良の形態】
【００５２】
以下、この発明の実施の形態について図面を参照して詳しく説明する。なお、同一または相当する部分には同一の参照符号を付して、その説明を繰り返さない。また、以下では、ＲＥＳＵＲＦ型の横型ＪＦＥＴを例にして説明するが、本発明は、ＲＥＳＵＲＦ型でないＪＦＥＴにも適用可能であるし、縦型ＪＦＥＴにも適用可能である。また、以下の説明では、ＪＦＥＴが用いられる電力回路の例として、非絶縁型１石式昇圧ＤＣ−ＤＣコンバータ(以下では昇圧チョッパと称する)を挙げているが、無論これに限るものでない。インバータ回路や、種々のＤＣ−ＤＣコンバータなどの電力変換回路にＪＦＥＴを用いることができる。
【００５３】
［実施の形態１］
図１は、本発明の実施の形態１によるＪＦＥＴの駆動装置１の構成を示す回路図である。また、図１は、電力回路としての昇圧チョッパ３０、昇圧チョッパ３０に接続される負荷４０、および昇圧チョッパ３０を駆動する主電源１０を併せて示す。主電源１０、昇圧チョッパ３０、および負荷４０によって主回路が構成される。駆動装置１の制御対象であるＲＥＳＵＲＦ型の横型ＪＦＥＴ３２は、昇圧チョッパ３０に含まれる。
【００５４】
図１を参照して、まず、主電源１０について説明する。主電源１０は、交流電源１１と、整流ブリッジ１２と、平滑用のコンデンサ１３と、フライバック型コンバータ１４とを含む。
【００５５】
整流ブリッジ１２は、交流電源１１の出力を直流に変換する回路である。整流ブリッジ１２は、ダイオード１２Ａ，１２Ｂ，１２Ｃ，１２Ｄを含む。ダイオード１２Ａ，１２Ｂは、高圧側のノードＮ５と低圧側のノードＮ６との間に逆方向に直列接続される。ダイオード１２Ｃ，１２Ｄも、高圧側のノードＮ５と低圧側のノードＮ６との間に逆方向に直列接続される。交流電源１１は、ダイオード１２Ａ，１２Ｂの接続ノードとダイオード１２Ｃ，１２Ｄの接続ノードとの間に設けられる。高圧側のノードＮ５と低圧側のノードＮ６との間には、さらに、平滑用のコンデンサ１３が接続される。整流ブリッジ１２によって変換された直流電力はフライバック型コンバータ１４に出力される。
【００５６】
フライバック型コンバータ１４は、トランス１５と、ＮチャネルのＭＯＳＦＥＴ１６と、ダイオード１７と、平滑用のコンデンサ１８とを含む。
【００５７】
トランス１５の１次巻線およびＭＯＳＦＥＴ１６は、１次側のノードＮ５，Ｎ６間に直列に接続される。トランス１５の２次巻線およびダイオード１７は、２次側のノードＮ７，Ｎ８間に直列に接続される。ノードＮ７，Ｎ８間には、コンデンサ１８も接続される。フライバック型の場合、ＭＯＳＦＥＴ１６がオン状態のとき、２次巻線に発生する電流はダイオード１７によって阻止される。ＭＯＳＦＥＴ１６がオフ状態のとき、トランス１５に蓄積されたエネルギーによって、２次巻線からダイオード１７を介して電流が流れる。
【００５８】
主電源１０は、さらに、ＭＯＳＦＥＴ１６のゲート保護用の抵抗素子１９と、抵抗素子１９を介してＭＯＳＦＥＴ１６のゲートに制御信号を出力する主電源制御部２０とを含む。主電源制御部２０は、ＭＯＳＦＥＴ１６の通電率を調節することによって、フライバック型コンバータ１４の出力電圧を制御する。ここで、スイッチング素子の通電率は、オン時間をＴｏｎ、オフ時間をＴｏｆｆとしたとき、Ｔｏｎ／（Ｔｏｎ＋Ｔｏｆｆ）と表わされる。
【００５９】
次に、電力回路としての昇圧チョッパ３０について説明する。昇圧チョッパ３０は、フライバック型コンバータ１４の２次側のノードＮ７，Ｎ８から出力された直流電圧を昇圧する回路である。昇圧チョッパ３０は、リアクトル３１と、ＲＥＳＵＲＦ型の横型ＪＦＥＴ３２と、逆流阻止用のダイオード３３と、コンデンサ３４とを含む。これらの接続について説明すると、昇圧チョッパ３０の入力側のノードＮ７とＪＦＥＴ３２のドレインＤとの間にリアクトル３１が接続され、入力側のノードＮ８にＪＦＥＴ３２のソースＳが接続される。また、昇圧チョッパ３０の出力側のノードＮ９にダイオード３３のカソードが接続され、ダイオード３３のアノードはＪＦＥＴ３２のドレインＤに接続される。昇圧チョッパ３０の出力側のノードＮ１０は、ＪＦＥＴ３２のソースＳに接続される。以下では、まず、ＪＦＥＴ３２の構造および動作について説明する。
【００６０】
図２は、図１のＲＥＳＵＲＦ型の横型ＪＦＥＴ３２の構成を模式的に示す断面図である。
【００６１】
図２を参照して、半導体基板として、導電型は問わずＳｉＣ単結晶基板１０１が用いられる。このＳｉＣ単結晶基板１０１の上には、ｐ-型エピタキシャル層１０２が設けられている。このｐ-型エピタキシャル層１０２の上には、ｐ-型エピタキシャル層１０２よりも不純物濃度が高いｎ型エピタキシャル層１０３が設けられている。このｎ型エピタキシャル層１０３の上には、ｐ型エピタキシャル層１０６が設けられている。ｐ-型エピタキシャル層１０２とｐ型エピタキシャル層１０６とで挟まれたｎ型エピタキシャル層１０３が電流の通路であるＮチャネルとなる。
【００６２】
このｐ型エピタキシャル層１０６の中には、所定の間隔を隔てて、ｎ型エピタキシャル層１０３の不純物濃度よりも高いｎ+型のソース領域層１０５、およびｎ+型のドレイン領域層１０９が設けられている。また、ソース領域層１０５、およびドレイン領域層１０９の間に、下面がｎ型エピタキシャル層１０３の中にまで延在するように、ｎ型エピタキシャル層１０３よりも不純物濃度の高いｐ+型ゲート領域層１０７が設けられている。
【００６３】
ｎ+型のソース領域層１０５、ｐ+型ゲート領域層１０７、およびｎ+型のドレイン領域層１０９の表面には、それぞれソース電極１１０、ゲート電極１１１、ドレイン電極１１２が設けられている。なお、ソース領域層１０５の横には、ｐ-型エピタキシャル層１０２に達するｐ+型の半導体層１０４が形成されている。また、上記の電極部分を除くＪＦＥＴの表面には熱酸化膜１１３が形成されている。
【００６４】
実施の形態１のＪＦＥＴでは、ドレイン電流を増加させるために、オン状態ではゲート・ソース間に正電圧を印加する。このとき、ゲート電極からのホールの注入によってＪＦＥＴのスイッチング速度を低下させないように、オン状態で印加される正電圧は、通常、ＰＮ接合のビルトイン電圧より小さく設定される。
【００６５】
ＪＦＥＴをオフ状態にするには、ゲート・ソース間に負電圧を印加して、ゲート・ドレイン間に空乏層を広げてＮチャネルを狭める。このとき、上記の構造では、トランジスタオフ時の電界分布が、通常のＰＮ接合で見られる電界分布ではなく、平行平板型のコンデンサに近い等電界の電界分布になる。したがって、従来構造の横型ＪＦＥＴに比べて、電界集中による絶縁破壊を抑制でき、デバイスの耐圧特性が向上する。これを別の視点からとらえれば、従来構造の横型ＪＦＥＴに比べて、同一耐圧では、ゲート・ドレイン間の距離を短くすることができるとともに、ｎ型エピタキシャル層１０３の不純物密度を増加させることができる。このため、ＲＥＳＵＲＦ型のＪＦＥＴでは、同一耐圧の従来構造に比べてオン抵抗を低減することができる。さらに、ｎ型エピタキシャル層１０３とｐ型エピタキシャル層１０６との不純物濃度を両者等しくすれば、より効果的に、耐圧を保持したまま、オン抵抗を最も下げることが可能になる。
【００６６】
上記の基板および各半導体層の材料には、ワイドバンドギャップのＳｉＣが用いられる。ワイドバンドギャップの半導体材料は、一般に、絶縁破壊電圧が大きい。このため、同一耐圧のシリコンパワーデバイスと比較すると、ゲート・ドレイン間の距離を短くすることができるとともに、ｎ型エピタキシャル層１０３の不純物密度を増加させることができる。このため、ＳｉＣを用いたＪＦＥＴでは、オン抵抗をシリコンデバイスよりも低減できる。
【００６７】
再び図１を参照して、このＪＦＥＴ３２を用いた昇圧チョッパ３０の動作について説明する。ＪＦＥＴ３２のゲート・ソース間に正電圧が印加されてＪＦＥＴ３２がオン状態の場合、リアクトル３１にエネルギーが蓄積される。逆に、ゲート・ソース間に負電圧が印加されてＪＦＥＴ３２がオフ状態の場合に、ノードＮ７、Ｎ８間に入力される電圧と直列にリアクトルに蓄積されたエネルギーがコンデンサ３４に放出される。昇圧チョッパ３０の入力電圧に対する出力電圧の比は、ＪＦＥＴ３２のオン時間Ｔｏｎおよびオフ時間Ｔｏｆｆを用いて、（Ｔｏｎ＋Ｔｏｆｆ）／Ｔｏｆｆと表わされる。出力電圧は、ノードＮ９，Ｎ１０を介して負荷４０に供給される。このとき、ＪＦＥＴ３２の通電率が駆動装置１によって制御されることによって、出力電圧の大きさが設定される。
【００６８】
次に、本発明が関係するＪＦＥＴの駆動装置１について説明する。ＪＦＥＴの駆動装置１は、第１の電流検知部９０と抵抗素子３５とゲート駆動部５０とを含む。
【００６９】
第１の電流検知部９０は、昇圧チョッパ３０から負荷４０に出力される直流の負荷電流を検知する。電流検知部９０として、たとえば、ホール素子を利用した電流センサを用いることができる。また、電力回路と負荷４０との間にシャント抵抗を挿入して、シャント抵抗に生じる電圧によって負荷電流を検知してもよい。
【００７０】
抵抗素子３５は、ＪＦＥＴ３２のゲート保護用の保護抵抗として用いられるとともに、ゲート電流ＩＧを検知する第２の電流検知部としても用いられる。抵抗素子３５に生じた電圧は、温度モニタ部８４に取込まれる。なお、第２の電流検知部としてホール素子を利用した電流センサを用いることもできる。
【００７１】
ゲート駆動部５０は、ＪＦＥＴ３２のゲート・ソース間に、ＪＦＥＴ３２のオン／オフを制御するための正電圧および負電圧を供給する。ゲート駆動部５０は、直流電源５１，６１と、昇圧チョッパ５７，６７と、ドライブ回路７３，７８と、制御信号源７１と、正電圧制御部５８と、負電圧制御部６８と、温度モニタ部８４とを含む。正電圧制御部５８、負電圧制御部６８、および温度モニタ部８４は、コンピュータ７０によって構成される。
【００７２】
昇圧チョッパ５７は、直流電源５１の電圧を昇圧して、昇圧した電圧をノードＮ１，Ｎ２間に出力する。昇圧チョッパ５７は、リアクトル５２と、ＮチャネルのＪＦＥＴ５３と、逆流阻止用のダイオード５４と、コンデンサ５５と、ＪＦＥＴ５３のゲート保護用の抵抗素子５６とを含む。
【００７３】
昇圧チョッパ５７の各構成要素の接続を示すと、直流電源５１の正側の出力ノードとＪＦＥＴ５３のドレインとの間にリアクトル５２が接続される。ＪＦＥＴ５３のソースは、直流電源５１の負側の出力ノードとノードＮ２とに接続される。また、ダイオード５４のアノードはＪＦＥＴ５３のドレインに接続され、カソードはノードＮ１に接続される。コンデンサ５５は、ノードＮ１，Ｎ２間に接続される。昇圧チョッパ５７の動作は昇圧チョッパ３０の場合と同様なので説明を繰返さない。
【００７４】
昇圧チョッパ６７は、直流電源６１の電圧を昇圧して、昇圧した電圧をノードＮ２，Ｎ３間に出力する。昇圧チョッパ６７は、リアクトル６２と、ＮチャネルのＪＦＥＴ６３と、逆流阻止用のダイオード６４と、コンデンサ６６と、ＪＦＥＴ６３のゲート保護用の抵抗素子６６とを含む。昇圧チョッパ６７の各構成要素の接続および動作は昇圧チョッパ６７と同様なので、説明を繰返さない。
【００７５】
図１に示すように、ノードＮ２は、昇圧チョッパ５７，６７で共通の出力用のノードとなっている。このノードＮ２の電位を０Ｖとしたとき、出力用のノードＮ１の電位が正の電位になり、出力用のノードＮ３の電位が負の電位になる。ノードＮ２は、ＪＦＥＴ３２のソースに接続される。ノードＮ２の電位が、ＪＦＥＴ３２の基準電位となる。
【００７６】
ドライブ回路７３，７８は、縦続接続されたＣＭＯＳ（Complementary  Metal  Oxide  Semiconductor）のＮＯＴ回路である。ドライブ回路７３，７８は、いずれもノードＮ１，Ｎ３間の出力電圧によって駆動される。前段のドライブ回路７３には、制御信号源７１からトランス７２を介して制御信号が入力される。この制御信号の論理レベルに応じて、後段のドライブ回路７８の出力ノードＮ４には、ノードＮ１の電位に等しい正の電位とノードＮ３の電位に等しい負の電位とが発生する。出力ノードＮ４は、ゲート保護用の抵抗素子３５を介してＪＦＥＴ３２のゲートに接続される。したがって、ＪＦＥＴ３２のゲート・ソース間電圧は、出力ノードＮ４の電位に応じて決まることになる。
【００７７】
具体的構成として、ドライブ回路７３は、ノードＮ１，Ｎ３間に直列に接続されるＰチャネルのＭＯＳＦＥＴ７４およびＮチャネルのＭＯＳＦＥＴ７６と、ゲート保護用の抵抗素子７５，７７とを含む。ＭＯＳＦＥＴ７４，７６のゲートには、抵抗素子７５，７７をそれぞれ介して制御信号が入力される。ドライブ回路７８は、ノードＮ１，Ｎ３間に直列に接続されるＰチャネルのＭＯＳＦＥＴ７９およびＮチャネルのＭＯＳＦＥＴ８１と、ゲート保護用の抵抗素子８０，８２を含む。ＭＯＳＦＥＴ７９，８１のゲートは、前段のドライブ回路７３のＭＯＳＦＥＴ７４，７６の接続ノードに抵抗素子８０，８２をそれぞれ介して接続される。ＭＯＳＦＥＴ７９，８１の接続ノードが、ドライブ回路７８の出力ノードＮ４になる。
【００７８】
負電圧制御部６８は、昇圧チョッパ６７に設けられたＪＦＥＴ６３のゲート・ソース間の電圧を制御する。負電圧制御部６８によってＪＦＥＴ６３の通電率が設定されることによって、ノードＮ３の負電位の大きさが決まる。これによって、ＪＦＥＴ３２をオフ状態にするときにゲート・ソース間に印加する負電圧の大きさが決まることになる。
【００７９】
正電圧制御部５８は、昇圧チョッバ５７に設けられたＪＦＥＴ５３のゲート・ソース間の電圧を制御する。正電圧制御部５８によってＪＦＥＴ５３の通電率が設定されることによって、ノードＮ１の正電位の大きさが決まる。これによって、ＪＦＥＴ３２をオン状態にするときにゲート・ソース間に印加する正電圧の大きさが決まることになる。
【００８０】
正電圧制御部５８は、さらに、電流検知部９０によって検出した電流値に応じてＪＦＥＴ５３の通電率を変更する。これによって、ノードＮ１の電位が変更される。具体的に、正電圧制御部５８は、検出した電流値の絶対値が予め定める閾値電流Ｉｔ１以下の場合、ノードＮ１，Ｎ２間に第１の電圧Ｖ１を出力するようにＪＦＥＴ５３を制御する。ここで、第１の電圧Ｖ１の絶対値は、ＪＦＥＴ３２のゲート・ソース間のＰＮ接合のビルトイン電圧より小さい。また、正電圧制御部５８は、検出した電流値の絶対値が閾値電流Ｉｔ１を超える場合、ノードＮ１，Ｎ２間に第２の電圧Ｖ２を出力するようにＪＦＥＴ５３を制御する。ここで、第２の電圧Ｖ２の絶対値は、ＪＦＥＴ３２のゲート・ソース間のＰＮ接合のビルトイン電圧より大きい。正電圧制御部５８がこのような制御を行なう理由について次に説明する。
【００８１】
図３は、ＪＦＥＴ３２のゲート・ソース間の電流電圧特性を示す図である。図３において、横軸はＪＦＥＴ３２のゲート・ソース間に印加されるゲート電圧ＶＧＳを示し、縦軸はＪＦＥＴ３２のゲート電流ＩＧを示す。
【００８２】
図３の電流電圧特性は、ゲート・ソース間のＰＮ接合ダイオードの電流電圧特性を表わしている。この特性の特徴は、ＰＮ接合のビルトイン電圧までは電流がほとんど流れず、ビルトイン電圧を超えると急に電流が流れるようになることである。ビルトイン電圧は、少なくともＳｉＣのバンドギャップの３．２５ボルトより大きな値となる。ゲート・ソース間の電圧がＰＮ接合のビルトイン電圧を超えると、ｐ型半導体のゲート領域層からｎ型半導体のソース領域層に向かってホールが注入される。
【００８３】
図４は、ＪＦＥＴ３２のドレイン・ソース間の電流電圧特性を示す図である。図４において、横軸はドレイン・ソース間に印加されるドレイン電圧ＶＤＳを示し、縦軸はドレイン電流ＩＤを示す。図４は、ゲート・ソース間に印加されるゲート電圧ＶＧＳを０から１０Ｖまで１Ｖずつ変化させたときの各電流電圧特性を示している。
【００８４】
図４に示すように、ゲート電圧ＶＧＳが一定の状態で、ドレイン電圧ＶＤＳを増加させると、ある電圧（ピンチオフ電圧）でドレイン電流が飽和する傾向を示す。この理由は、ドレイン電圧ＶＤＳが増加するにつれて、ゲート・ドレイン間にかかる逆方向電圧が増して空乏層が伸びる結果、ソースとドレイン間の電流経路が狭くなるからである。
【００８５】
ゲート電圧ＶＧＳがＰＮ接合のビルトイン電圧を超えると、ｐ型半導体のゲート領域層からｎ型半導体のソース領域層に向けてホールが注入される。これにより注入されたホールとほぼ同数の電子がゲート領域層に流れることで伝導度変調が起こり、ゲート・ソース間の抵抗が低下する。この電子の一部がゲート領域層を通過してゲート・ドレイン層へ到達することでｎｐｎトランジスタと同様の動作をするため、ホールと電子による大きな電流がドレインからソース電極に流れる。
【００８６】
よって、ゲート・ソース間のＮチャネル層の電圧降下が小さくなる。この結果、ＪＦＥＴ３２のオン抵抗が減少することになる。ここで、オン抵抗はドレイン電流ＩＤに対するドレイン電圧ＶＤＳの比ＶＤＳ／ＩＤによって定義される。
【００８７】
このオン抵抗の減少の効果を図４で具体的に確認する。たとえば、ドレイン電流ＩＤ＝０．６Ａのとき、ゲート電圧ＶＧＳが３Ｖから、４Ｖ、５Ｖ、６Ｖと増加するにつれて、ドレイン電圧ＶＤＳは、約４Ｖから、３．４Ｖ、２．９５Ｖ、２．６Ｖと減少する。したがって、オン抵抗は、ゲート電圧ＶＧＳが増加するにつれて、６．７Ω、５．７Ω、４．９Ω、４．３Ωと減少していることがわかる。また、ゲート電圧ＶＧＳが６Ｖを超えると、ゲートからのホールの注入量がさらに増えるために、オン抵抗の減少が顕著に表れる。
【００８８】
図５は、図１のＪＦＥＴの駆動装置１の正電圧制御部５８の制御手順を示すフローチャートである。正電圧制御部５８は、これまで説明したオン抵抗の低減の効果を積極的に利用してＪＦＥＴ３２を制御する。以下、図１、図５を参照して、正電圧制御部５８の制御手順について説明する。
【００８９】
図５のステップＳ１１で、正電圧制御部５８は、ＪＦＥＴ５３の通電率を制御することによって、ノードＮ１，Ｎ２間の電圧をビルトイン電圧より絶対値が小さい電圧Ｖ１に初期設定する。この結果、ＪＦＥＴ３２をオン状態にするときにゲート・ソース間に印加されるゲート電圧ＶＧＳが、電圧Ｖ１に初期設定されることになる。通常時には、電圧Ｖ１でＪＦＥＴ３２をオン状態にするので、ゲートからホールが注入されない。このため、ＪＦＥＴ本来の高速のスイッチングを行なうことができる。なお、この明細書では、ビルトイン電圧より絶対値が小さな電圧Ｖ１でＪＦＥＴをオン状態にする動作モードをユニポーラモードと称する。
【００９０】
次のステップＳ１２で、電流検知部９０によってモニタ電流が検知される。図１の場合、電流検知部９０によって、昇圧チョッパ３０から負荷４０に出力される電流をモニタ電流としてモニタしている。
【００９１】
次のステップＳ１３で、正電圧制御部５８は、モニタ電流が閾値電流Ｉｔ１を超えるか否かを判定する。モニタ電流が閾値電流Ｉｔ１を超えない場合には（ステップＳ１３でＮＯ）、ステップＳ１２に戻って電流検知部９０による監視を続ける。モニタ電流が閾値電流Ｉｔ１を超えた場合には（ステップＳ１３でＹＥＳ）、ステップＳ１４に進む。
【００９２】
ステップＳ１４で、正電圧制御部５８は、ＪＦＥＴ５３の通電率を増加させることによって、ノードＮ１，Ｎ２間の電圧を、ビルトイン電圧より絶対値が大きい電圧Ｖ２に変更する。この結果、ＪＦＥＴ３２をオン状態にするときにゲート・ソース間に印加されるゲート電圧ＶＧＳの設定値が、電圧Ｖ２に変更されることになる。電圧Ｖ２が印加された場合には、ＪＦＥＴ３２のオン抵抗が減少するので、過電流によるＪＦＥＴ３２の温度上昇を抑制することができる。なお、この明細書では、ビルトイン電圧より絶対値が大きな電圧Ｖ２でＪＦＥＴをオン状態する動作モードをバイポーラモードと称する。また、図５では、ステップＳ１４で制御手順が終了しているけれども、電流検知部９０による監視を続けて、モニタ電流が閾値電流Ｉｔ１以下となった場合に、ノードＮ１，Ｎ２間の電圧を、電圧Ｖ１に戻すように制御してもよい。
【００９３】
上記の制御方法は、ＪＦＥＴ３２に一時的に過電流が流れた場合に、ＪＦＥＴ３２の劣化または破壊を防止するのに特に効果的である。たとえば、電力変換回路の負荷に誘導性の負荷が接続された場合に、電力変換回路と負荷との接続が切替わるときなどに一時的な過電流が流れることがある。また、主電源１０の出力が変動する場合にも一時的に過電流がＪＦＥＴ３２に流れることがある。これらの場合に、ＪＦＥＴ３２をバイポーラモードで動作させてオン抵抗を減少させることによって、ＪＦＥＴ３２の過熱による劣化を防止する。
【００９４】
次に、図１の温度モニタ部８４について説明する。温度モニタ部８４は、抵抗素子３５に生じた電圧を検出することによって、ＪＦＥＴ３２のゲート電流ＩＧを検知する。前述のように、ＪＦＥＴ３２をバイポーラモードで動作させる場合、オン状態のＪＦＥＴ３２のゲート・ソース間にはＰＮ接合のビルトイン電圧以上の電圧Ｖ２が印加される。このとき、ゲート・ソース間のＰＮ接合ダイオードには順方向電流が流れ、この順方向電流がゲート電流ＩＧとして温度モニタ部８４によって検知されることになる。一般にＰＮ接合ダイオードの順方向電流は温度に依存するので、ゲート電流を検知することによってＰＮ接合の温度を知ることができる。以下、図６、図７を参照して具体的に説明する。
【００９５】
図６は、ＪＦＥＴ３２のゲート・ソース間の電流電圧特性の温度依存性を示す図である。図６において、横軸はＪＦＥＴ３２のゲート・ソース間に印加されるゲート電圧ＶＧＳを示し、縦軸はＪＦＥＴ３２のゲート電流ＩＧを示す。図６は、接合温度Ｔｊが２５℃および２００℃の場合の電流電圧特性の測定結果を示している。図６に示すように、一般的なＰＮ接合ダイオードの順方向特性と同様の温度依存性を示していることがわかる。
【００９６】
図７は、接合温度Ｔｊとゲート電流ＩＧとの関係を示す図である。図７において、横軸はゲート・ソース間のＰＮ接合の接合温度Ｔｊを示し、縦軸はゲート電流ＩＧを示す。図７は、ＪＦＥＴ３２のゲート・ソース間に印加されるゲート電圧ＶＧＳが６Ｖ、７Ｖ、８Ｖの場合における接合温度Ｔｊとゲート電流ＩＧとの関係を示す。これらのデータ測定法は図６の場合と同様である。
【００９７】
図７に示すように、ゲート電圧ＶＧＳが一定の場合、ゲート・ソース間のＰＮ接合に流れるゲート電流ＩＧは、接合温度Ｔｊにほぼ比例して増加することがわかる。
【００９８】
上述の関係を直線近似で表した場合、ターンオン時のゲート電圧ＶＧＳの設定値とゲート電流ＩＧの検出値とに基づいて接合温度Ｔｊを算定することができる。図１の温度モニタ部８４は、予め得られた直線近似式に基づいて、ゲート電流ＩＧの検出値に対応する接合温度Ｔｊを算出する。なお、直線近似式に代えて、ゲート電流ＩＧと接合温度Ｔｊとの対応関係を表わす表をコンピュータ７０の記憶装置に記憶し、記憶した対応関係の表に基づいて接合温度Ｔｊを決定することもできる。また、実験データから算出した近似式に代えて、ＰＮ接合の理論に基づいた式を用いてもよい。
【００９９】
図８は、温度モニタ部８４の制御手順を示すフローチャートである。以下、図１、図８を参照して、オン状態のＪＦＥＴ３２はバイポーラモードで動作しているとして、温度モニタ部８４の制御手順について説明する。
【０１００】
図８のステップＳ２１で、温度モニタ部８４は、抵抗素子３５に生じた電圧に基づいて、ゲート電流ＩＧを検知する。
【０１０１】
次のステップＳ２２で、温度モニタ部８４は、バイポーラモードでのゲート電圧ＶＧＳの設定値Ｖ２におけるゲート電流ＩＧと接合温度Ｔｊとの関係式に基づいて、検知したゲート電流ＩＧから接合温度Ｔｊを算出する。
【０１０２】
次のステップＳ２３で、温度モニタ部８４は、算出した接合温度Ｔｊが予め定める閾値温度を超えるか否かを判定する。算出した接合温度Ｔｊが閾値温度以下の場合には（ステップＳ２３でＮＯ）、温度モニタ部８４は、ステップＳ２１に戻ってゲート電流ＩＧの監視を続ける。算出した接合温度Ｔｊが閾値温度を超えた場合には（ステップＳ２３でＹＥＳ）、ステップＳ２４に進む。
【０１０３】
ステップＳ２４で、温度モニタ部８４は、制御信号源７１が出力する制御信号のパルス幅を減少させるように制御する。これによって、ＪＦＥＴ３２の通電率を減少させて、ＪＦＥＴ３２および昇圧チョッパ３０を保護する。
【０１０４】
次のステップＳ２５で、温度モニタ部８４は、ＭＯＳＦＥＴ１６の通電率が減少するように主電源制御部２０を制御する。これによって、主電源１０の出力を減少させて、ＪＦＥＴ３２および昇圧チョッパ３０を保護する。以上で温度モニタ部８４による制御手順が終了する。なお、ステップＳ２４およびステップＳ２５のいずれか一方のみを実行するようにしてもよい。また、ステップＳ２４，Ｓ２５で、ＪＦＥＴ３２の通電率や主電源１０の出力が完全に０になるように制御してもよい。
【０１０５】
上記の温度モニタ部８４の制御方法は、たとえば、負荷４０の短絡などによってＪＦＥＴ３２にある期間持続的に過電流が流れてＪＦＥＴ３２が過熱した場合に効果的に用いることができる。前述のように、一時的な過電流の場合は、ＪＦＥＴ３２をバイポーラモードで動作させることによって発熱を抑制できる。これに対して、ある程度持続的に過電流が流れてＪＦＥＴ３２が過熱した場合には、温度モニタ部８４によって過熱を検知することによってＪＦＥＴ３２の通電率の低減および主電源１０の出力の低減などの保護動作を行なうことが望ましい。
【０１０６】
また、ゲート電流ＩＧの温度特性によって温度を検知する方法は、横型のＪＦＥＴに特に好適である。横型のデバイスの場合には、デバイスの表面にソース、ゲート、およびドレインの全ての電極が設けられるので、スペース的に新たに温度センサなどを設置するための余裕がない。バイポーラモードで流れるゲート電流ＩＧを利用することによって、デバイス面積を増加させることなく簡単に温度を検知することができる。
【０１０７】
以上のとおり、実施の形態１のＪＦＥＴの駆動装置１によれば、電流検知部９０で検知するモニタ電流が閾値電流Ｉｔ１を超えた場合、オン状態のＪＦＥＴ３２をバイポーラモードで動作させる。バイポーラモードによってオン抵抗が減少するので、一時的に過電流が流れた場合などにＪＦＥＴ３２の発熱を抑制することができる。
【０１０８】
また、バイポーラモードでＪＦＥＴ３２に流れるゲート電流ＩＧを検知することによって、ＪＦＥＴ３２の温度の値を容易に求めることができる。これにより、たとえば、負荷４０が短絡するなどして持続的に過電流が流れることによってＪＦＥＴ３２が過熱した場合に、ＪＦＥＴ３２の通電率の減少や主電源１０の出力減少などの保護動作を行なうことができる。なお、ゲート保護用の抵抗素子を利用すれば、ゲート電流ＩＧを簡単に検出することができる。
【０１０９】
一方、モニタ電流が閾値電流Ｉｔ１以下の通常状態の場合には、オン状態のＪＦＥＴ３２をユニポーラモードで動作させることによって、ＪＦＥＴ３２を高速にスイッチングさせることができる。
【０１１０】
また、実施の形態１のＪＦＥＴの駆動装置１では、電力回路としての昇圧チョッパ３０から負荷４０に出力される負荷電流を電流検知部９０によってモニタする。これによって、負荷電流の増減に応じてＪＦＥＴ３２の動作モードをユニポーラモードまたはバイポーラモードに切替えることができる。
【０１１１】
なお、図１に示した構成は一例であって、種々に変更することができる。たとえば、主電源１０に用いられたフライバック型コンバータ１４は、フォワード型に置換えることができる。また、ゲート駆動部５０の昇圧チョッパ５７，６７に代えて、降圧型または昇降圧型のチョッパ回路を用いることができる。また、図１では、ＪＦＥＴ３２がＮチャネルであるとして説明したが、ＰチャネルのＪＦＥＴに対しても同様の制御を行なうことができる。
【０１１２】
［実施の形態１の変形例］
図９は、実施の形態１の変形例による温度モニタ部８４の制御手順を示すフローチャートである。図９のフローチャートは、図８のステップＳ２２およびＳ２３に代えて、ステップＳ２３Ａを含む点で、図８のフローチャートと異なる。図７で説明したように、ゲート電圧ＶＧＳが一定の場合、ゲート電流ＩＧと接合温度Ｔｊとはほぼ比例関係にある。そこで、図９の制御手順では、接合温度Ｔｊの計算を行なわずに、ゲート電流ＩＧが閾値電流Ｉｔ２を超えるか否かによって、ＪＦＥＴ３２が過熱状態にあるか否かを判定する。以下、図１、図９を参照して、オン状態のＪＦＥＴ３２はバイポーラモードで動作しているとして、温度モニタ部８４の制御手順について具体的に説明する。
【０１１３】
図９のステップＳ２１で、温度モニタ部８４は、抵抗素子３５に生じた電圧に基づいて、ゲート電流ＩＧを検知する。
【０１１４】
次のステップＳ２３Ａで、温度モニタ部８４は、検知したゲート電流ＩＧの絶対値が予め定める閾値電流Ｉｔ２を超えるか否かを判定する。検知したゲート電流ＩＧの絶対値が閾値電流Ｉｔ２以下の場合には（ステップＳ２３ＡでＮＯ）、温度モニタ部８４は、ステップＳ２１に戻ってゲート電流ＩＧの監視を続ける。検知したゲート電流ＩＧの絶対値が閾値電流Ｉｔ２を超えた場合には（ステップＳ２３ＡでＹＥＳ）、ステップＳ２４に進む。
【０１１５】
ステップＳ２４で、温度モニタ部８４は、制御信号源７１が出力する制御信号のパルス幅を減少させるように制御する。これによって、ＪＦＥＴ３２の通電率を減少させて、ＪＦＥＴ３２および昇圧チョッパ３０を保護する。
【０１１６】
次のステップＳ２５で、温度モニタ部８４は、主電源制御部２０によってＭＯＳＦＥＴ１６の通電率が減少するように制御する。これによって、主電源１０の出力を減少させて、ＪＦＥＴ３２および昇圧チョッパ３０を保護する。このように、図８の制御手順をより簡略化した手順で温度モニタ部８４による制御を行なうことができる。なお、ステップＳ２４およびステップＳ２５のいずれか一方のみを実行するようにしてもよい。
【０１１７】
［実施の形態２］
図１０は、本発明の実施の形態２によるＪＦＥＴの駆動装置１Ａの構成を示す回路図である。図１０のＪＦＥＴの駆動装置１Ａは、負荷電流を検知する電流検知部９０に代えて、ＪＦＥＴ３２のドレイン電流ＩＤを検知する電流検知部９０Ａを含む点で、図１のＪＦＥＴの駆動装置１と異なる。その他の点については、実施の形態１の場合と共通するので、同一または対応する部分には同一の参照符号を付して説明を繰返さない。
【０１１８】
図１０を参照して、正電圧制御部５８は、電流検知部９０Ａによって検知したＪＦＥＴ３２のドレイン電流ＩＤが閾値電流を超えるか否かを判定する。ドレイン電流ＩＤが閾値電流を超えない場合には、ノードＮ１，Ｎ２間の電圧は、ＰＮ接合のビルトイン電圧より絶対値が小さい電圧Ｖ１となるように制御される。ドレイン電流が閾値電流を超えた場合には、ＪＦＥＴ５３の通電率を増加させることによって、ノードＮ１，Ｎ２間の電圧をビルトイン電圧より大きな絶対値の電圧Ｖ２に変更する。この結果、ＪＦＥＴ３２をオン状態にするときにゲート・ソース間に印加されるゲート電圧の設定値が、電圧Ｖ２に変更されることになる。電圧Ｖ２が印加された場合にはＪＦＥＴ３２のオン抵抗が減少するので、過電流によるＪＦＥＴ３２の温度上昇を抑制することができる。このように、電流検知部９０Ａでドレイン電流をモニタすることによって、ＪＦＥＴ３２の発熱の原因であるドレイン電流の上昇を直接検知することができる。
【０１１９】
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。この発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【０１２０】
【図１】本発明の実施の形態１によるＪＦＥＴの駆動装置１の構成を示す回路図である。
【図２】図１のＲＥＳＵＲＦ型の横型ＪＦＥＴ３２の構成を模式的に示す断面図である。
【図３】ＪＦＥＴ３２のゲート・ソース間の電流電圧特性を示す図である。
【図４】ＪＦＥＴ３２のドレイン・ソース間の電流電圧特性を示す図である。
【図５】図１のＪＦＥＴの駆動装置１の正電圧制御部５８の制御手順を示すフローチャートである。
【図６】ＪＦＥＴ３２のゲート・ソース間の電流電圧特性の温度依存性を示す図である。
【図７】接合温度Ｔｊとゲート電流ＩＧとの関係を示す図である。
【図８】温度モニタ部８４の制御手順を示すフローチャートである。
【図９】実施の形態１の変形例による温度モニタ部８４の制御手順を示すフローチャートである。
【図１０】本発明の実施の形態２によるＪＦＥＴの駆動装置１Ａの構成を示す回路図である。
【符号の説明】
【０１２１】
１，１Ａ  ＪＦＥＴの駆動装置、１０  主電源、３０  昇圧チョッパ（電力回路）、３２  ＲＥＳＵＲＦ型の横型ＪＦＥＴ、３５  抵抗素子（第２の電流検知部）、４０  負荷、５０  ゲート駆動部、９０，９０Ａ  第１の電流検知部。
【図１】
2010088036.tif 000003
【図２】
2010088036.tif 000004
【図３】
2010088036.tif 000005
【図４】
2010088036.tif 000006
【図５】
2010088036.tif 000007
【図６】
2010088036.tif 000008
【図７】
2010088036.tif 000009
【図８】
2010088036.tif 000010
【図９】
2010088036.tif 000011
【図１０】
2010088036.tif 000012