(57)【要約】【課題】基板上の所望の位置に結晶を製造可能な結晶製造装置を提供する。【解決手段】バネ２は、一方端が架台１に固定され、他方端が磁性体３に連結される。磁性体３は、一方端がバネに連結され、他方端がピストン６に連結される。コイル４は、磁性体３の周囲に巻回されるとともに、電源回路５と、接地ノードＧＮＤとの間に電気的に接続される。ピストン６は、シリンダ７内に挿入された直線部材６１を有する。シリンダ７は、中空の円柱形状からなり、底面７Ｂに小孔７１を有する。そして、シリンダ７は、シリコン融液１３を保持する。基板１１は、シリンダ７の小孔７１に対向するようにＸＹステージ１２によって支持される。電源回路５は、パルス状の電流をコイル４に流し、ピストン６を上下方向ＤＲ１に移動させる。その結果、液滴１４は、１．０２ｍ／ｓの初速度で小孔７１から基板１１へ向けて噴出される。【選択図】図１
2010077010.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板に対向して配置された噴出口を有し、半導体の構成元素からなる融液を保持する融液保持部と、
前記半導体の構成元素からなる液滴を前記融液保持部の前記噴出口から所望の初速度で前記基板に向けて噴出させる噴出部とを備える結晶製造装置。
【請求項２】
前記液滴が前記基板に着弾したときの前記基板の温度を検出する温度検出部と、
前記温度検出部によって検出された温度が前記基板の融点よりも低くなる量および／または速度に前記液滴の量および／または前記初速度を制御する制御部とをさらに備える、請求項１に記載の結晶製造装置。
【請求項３】
前記温度検出部は、
前記基板にレーザ光を照射し、前記レーザ光の干渉の結果生じる反射光の光強度と時間との関係を示す第１の光強度特性を測定する光強度測定部と、
外部から受けた入力データに基づいて、前記基板と同じ熱負荷が加えられたときの仮想基板における前記光強度と時間との関係を示し、かつ、前記第１の光強度特性に最も近い第２の光強度特性を演算するとともに、前記演算した第２の光強度特性を有する前記仮想基板の温度の時間変化を内部に再現した再現基板を出力する演算部と、
前記演算部から出力された前記再現基板の各時間における温度を前記基板の温度として出力する温度出力部とを含む、請求項２に記載の結晶製造装置。
【請求項４】
前記噴出口は、四角形からなる前記基板の任意の辺に沿って配列され、前記液滴を噴出するための複数の微小孔からなる、請求項１に記載の結晶製造装置。
【請求項５】
前記複数の微小孔の配列方向に略直交する方向へ前記基板を移動させる移動部をさらに備える、請求項４に記載の結晶製造装置。
【請求項６】
前記融液および前記液滴の各々は、シリコン融液、シリコンゲルマニウム融液およびゲルマニウム融液のいずれかからなる、請求項１に記載の結晶製造装置。
【請求項７】
半導体と異なる材料からなる異種基板および半導体基板のいずれかからなる基板上に形成された半導体層、前記基板上に形成された絶縁層、および前記基板上に形成された半導体層／絶縁層のいずれかからなる下地層を作製する第１のステップと、
半導体の構成元素からなる液滴を所望の初速度で前記基板上の所望の位置へ噴出して結晶半導体層を作製する第２のステップと、
前記作製された結晶半導体層および／または前記下地層を用いて半導体デバイスを作製する第３のステップとを備える半導体デバイスの製造方法。
【請求項８】
前記第１のステップは、
前記基板上にゲート電極を作製する第１のサブステップと、
前記ゲート電極上に絶縁層を作製する第２のサブステップと、
前記絶縁層上にドーパントを含む第１および第２の半導体領域を作製する第３のサブステップとを含み、
前記第２のステップにおいて、前記結晶半導体層は、前記第１および第２の半導体領域に接し、かつ、前記ゲート電極上に位置するように前記液滴を噴出して作製される、請求項７に記載の半導体デバイスの製造方法。
【請求項９】
前記第１のステップは、
非晶質層を前記基板上に作製する第１のサブステップと、
前記非晶質層上に絶縁層を作製する第２のサブステップとを含み、
前記第２のステップにおいて、前記結晶半導体層は、前記液滴を前記絶縁層上に噴出して前記非晶質層が結晶化することによって作製される、請求項７に記載の半導体デバイスの製造方法。
【請求項１０】
前記第２のステップは、
保持基板と前記保持基板上に形成された剥離層とからなる前記下地層上に前記液滴を噴出して第１の結晶粒を作製する第１のサブステップと、
前記保持基板の面内方向において既に作製された結晶粒に接するように前記液滴を前記下地層上へ噴出して第２の結晶粒を作製する第２のサブステップと、
所望の面積を有する前記結晶半導体層が前記下地層上に作製されるまで前記第２のサブステップを繰り返し実行する第３のサブステップとを含む、請求項７に記載の半導体デバイスの製造方法。
【請求項１１】
半導体と異なる材料からなる異種基板と、
前記異種基板に接して形成され、結晶相からなる半導体層と、
前記半導体層に接して前記半導体層上に形成された酸化膜と、
前記酸化膜に接して前記酸化膜上に形成された電極とを備え、
前記半導体層は、
第１の導電型を有する第１の領域と、
前記異種基板の面内方向において前記第１の領域から離れた位置に形成され、前記第１の導電型を有する第２の領域と、
前記異種基板の面内方向において前記第１の領域と前記第２の領域との間に配置され、前記第１および第２の領域と前記酸化膜とに接して形成されたチャネル領域とを含む、半導体デバイス。
【請求項１２】
前記異種基板は、熱可塑性樹脂からなり、
前記半導体層は、前記異種基板に埋め込まれている、請求項１１に記載の半導体デバイス。
【請求項１３】
前記半導体層は、１つの方向に配向した単結晶相からなる、請求項１１に記載の半導体デバイス。
【請求項１４】
半導体と異なる材料からなる異種基板と、
前記異種基板上に配置され、結晶相からなる半導体層と、
前記半導体層の前記異種基板側の表面に接して形成された第１の電極と、
前記半導体層の前記異種基板側の表面と反対側の表面に接して形成され、前記異種基板の面内方向に任意の間隔で配置された複数の線状金属からなる第２の電極とを備え、
前記半導体層は、前記異種基板に垂直な方向にｐ−ｎ接合を有するとともに、前記第１の電極から前記第２の電極の方向へ突出したピラミッド構造を前記反対側の表面に有する、半導体デバイス。
【請求項１５】
前記半導体層は、多結晶シリコン、単結晶シリコン、多結晶シリコンゲルマニウム、単結晶シリコンゲルマニウム、多結晶ゲルマニウムおよび単結晶ゲルマニウムのいずれかからなる、請求項１４に記載の半導体デバイス。
【請求項１６】
単結晶からなる半導体基板の表面を水素で終端する第１のステップと、
半導体の構成元素からなる液滴を所望の初速度で前記半導体基板上の前記水素によって終端された表面の所望の位置へ噴出して結晶半導体層を作製する第２のステップと、
前記結晶半導体層を前記半導体基板から剥離する第３のステップと、
前記剥離された結晶半導体層を半導体と異なる異種基板に固定して半導体デバイスを作製する第４のステップとを備える半導体デバイスの製造方法。
【請求項１７】
前記第４のステップは、
前記剥離された結晶半導体層を前記異種基板に固定する第１のサブステップと、
前記異種基板の面内方向における前記結晶半導体層の一方端側の第１の領域と前記結晶半導体層の他方端側の第２の領域とに前記結晶半導体層の導電型と異なる導電型を有する第１および第２の半導体領域を形成する第２のサブステップと、
前記結晶半導体層の前記第１および第２の半導体領域以外の領域に接して酸化膜を形成する第３のサブステップと、
前記酸化膜に接して電極を形成する第４のサブステップとを含む、請求項１６に記載の半導体デバイスの製造方法。
【請求項１８】
前記第１のサブステップにおいて、前記結晶半導体層は、熱可塑性樹脂からなる前記異種基板に埋め込まれる、請求項１７に記載の半導体デバイスの製造方法。
【請求項１９】
前記第１のステップは、
前記半導体基板の一主面に前記半導体基板の厚み方向へ突出した略ピラミッド構造からなる複数の孔を形成する第１のサブステップと、
前記複数の孔が形成された前記半導体基板の前記一主面を水素で終端する第２のサブステップとを含み、
前記第４のステップは、
前記剥離された結晶半導体層の厚み方向にｐ−ｎ接合を形成するサブステップと、
前記結晶半導体層の面内方向に任意の間隔で配置された複数の線状金属からなる第１の電極を前記結晶半導体層のピラミッド構造を有する一方の表面に形成するサブステップと、
前記結晶半導体層の前記一方の表面と反対側の他方の表面に第２の電極を形成するサブステップと、
前記結晶半導体層を前記異種基板に固定するサブステップとを含む、請求項１６に記載の半導体デバイスの製造方法。
【請求項２０】
前記固定するサブステップにおいて、前記結晶半導体層は、前記異種基板に接着される、請求項１９に記載の半導体デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、結晶製造装置、それを用いて製造された半導体デバイスおよびそれを用いた半導体デバイスの製造方法に関し、特に、半導体の構成元素からなる融液を用いて結晶半導体を製造する結晶製造装置、それを用いて製造された半導体デバイスおよびそれを用いた半導体デバイスの製造方法に関するものである。
【背景技術】
【０００２】
従来、含金属材料の融液の一部を液滴として容器の底に設けられた小孔から自由落下（初速度ゼロの状態からの落下を意味する）させ、液滴を冷却用部材に衝突させて液滴を凝固させることによって結晶材料を製造する結晶材料の製造方法が知られている（特許文献１）。
【０００３】
この場合、含金属材料は、チタンおよび鉄等の金属、チタン−ニッケル、銅−アルミニウムおよび銅−インジウム等の合金、ゲルマニウム、シリコン、インジウム−アンチモン、鉄−シリコン、および銅−インジウム−セレン等の半導体、およびアルミナ−ガーネット複合材料等のセラミック等からなる。
【０００４】
また、冷却用部材は、銅および鉄等の金属、またはガラスおよび窒化アルミニウム等のセラミックからなる。
【０００５】
さらに、液滴の直径は、０．１ｍｍ〜５０ｍｍの範囲、好ましくは、２〜１０ｍｍの範囲である。
【０００６】
さらに、自由落下の距離は、液滴が冷却用部材に衝突するまでに凝固が生じない距離に設定され、液滴の垂直方向の長さ（直径）の１〜５００００倍程度の距離である。
【０００７】
そして、従来の結晶材料の製造方法においては、液滴を自由落下させるための小孔の垂直下６．５ｍの位置に石英ガラス板を設置し、液滴を小孔から自由落下させ、石英ガラス板上に結晶を製造する。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００１−８９２９２号公報
【非特許文献】
【０００９】
【非特許文献１】T. Okada, S. Higashi, H. Kaku, H. Murakami and S. Miyazaki: “Analysis of Transient Temperature Profile During Thermal Plasma Jet Annealing of Si Films on Quartz Substrate”,Jpn. J. Appl. Phys. 45 (2006) pp.4355-4357.
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかし、従来の結晶材料の製造方法においては、液滴は、初速度ゼロの状態から自由落下されるため、基板上の所望の位置に結晶を製造することが困難であるという問題がある。
【００１１】
また、従来の結晶材料の製造方法においては、液滴の量と、液滴が冷却用部材に衝突したときの冷却用部材の温度との関係を考慮していないため、自由落下される液滴の量によっては、冷却用部材が溶けるという問題がある。
【００１２】
そこで、この発明は、かかる問題を解決するためになされたものであり、その目的は、基板上の所望の位置に結晶を製造可能な結晶製造装置を提供することである。
【００１３】
また、この発明の別の目的は、基板の溶解を防止して基板上に結晶を製造する結晶製造装置を提供することである。
【００１４】
さらに、この発明の別の目的は、結晶を所望の位置に作製することによって工程数の少ない半導体デバイスの製造方法を提供することである。
【００１５】
さらに、この発明の別の目的は、基板の溶解を防止して基板上に結晶を製造する結晶製造装置を用いて製造された半導体デバイスを提供することである。
【課題を解決するための手段】
【００１６】
この発明によれば、結晶製造装置は、基板と、融液保持部と、噴出部とを備える。融液保持部は、基板に対向して配置された噴出口を有し、半導体の構成元素からなる融液を保持する。噴出部は、半導体の構成元素からなる液滴を融液保持部の噴出口から所望の初速度で基板に向けて噴出させる。
【００１７】
好ましくは、結晶製造装置は、温度検出部と、制御部とをさらに備える。温度検出部は、液滴が基板に着弾したときの基板の温度を検出する。制御部は、温度検出部によって検出された温度が基板の融点よりも低くなる量および／または速度に液滴の量および／または初速度を制御する。
【００１８】
好ましくは、温度検出部は、光強度測定部と、演算部と、温度出力部とを含む。光強度測定部は、基板にレーザ光を照射し、レーザ光の干渉の結果生じる反射光の光強度と時間との関係を示す第１の光強度特性を測定する。演算部は、外部から受けた入力データに基づいて、基板と同じ熱負荷が加えられたときの仮想基板における光強度と時間との関係を示し、かつ、第１の光強度特性に最も近い第２の光強度特性を演算するとともに、演算した第２の光強度特性を有する仮想基板の温度の時間変化を内部に再現した再現基板を出力する。温度出力部は、演算部から出力された再現基板の各時間における温度を基板の温度として出力する。
【００１９】
好ましくは、噴出口は、四角形からなる基板の任意の辺に沿って配列され、液滴を噴出するための複数の微小孔からなる。
【００２０】
好ましくは、結晶製造装置は、移動部をさらに備える。移動部は、複数の微小孔の配列方向に略直交する方向へ基板を移動させる。
【００２１】
好ましくは、融液および液滴の各々は、シリコン融液、シリコンゲルマニウム融液およびゲルマニウム融液のいずれかからなる。
【００２２】
また、この発明によれば、半導体デバイスの製造方法は、半導体と異なる材料からなる異種基板および半導体基板のいずれかからなる基板上に形成された半導体層、基板上に形成された絶縁層、および基板上に形成された半導体層／絶縁層のいずれかからなる下地層を作製する第１のステップと、半導体の構成元素からなる液滴を所望の初速度で基板上の所望の位置へ噴出して結晶半導体層を作製する第２のステップと、作製された結晶半導体層および／または下地層を用いて半導体デバイスを作製する第３のステップとを備える。
【００２３】
好ましくは、第１のステップは、基板上にゲート電極を作製する第１のサブステップと、ゲート電極上に絶縁層を作製する第２のサブステップと、絶縁層上にドーパントを含む第１および第２の半導体領域を作製する第３のサブステップとを含む。また、第２のステップにおいて、結晶半導体層は、第１および第２の半導体領域に接し、かつ、ゲート電極上に位置するように液滴を噴出して作製される。
【００２４】
好ましくは、第１のステップは、非晶質層を基板上に作製する第１のサブステップと、非晶質層上に絶縁層を作製する第２のサブステップとを含む。そして、第２のステップにおいて、結晶半導体層は、液滴を絶縁層上に噴出して非晶質層が結晶化することによって
作製される。
【００２５】
好ましくは、第２のステップは、保持基板と保持基板上に形成された剥離層とからなる下地層上に液滴を噴出して第１の結晶粒を作製する第１のサブステップと、保持基板の面内方向において既に作製された結晶粒に接するように液滴を下地層上へ噴出して第２の結晶粒を作製する第２のサブステップと、所望の面積を有する結晶半導体層が下地層上に作製されるまで第２のサブステップを繰り返し実行する第３のサブステップとを含む。
【００２６】
さらに、この発明によれば、半導体デバイスは、異種基板と、半導体層と、酸化膜と、電極とを備える。異種基板は、半導体と異なる材料からなる。半導体層は、異種基板に接して形成され、結晶相からなる。酸化膜は、半導体層に接して半導体層上に形成される。電極は、酸化膜に接して酸化膜上に形成される。そして、半導体層は、第１および第２の領域と、チャネル領域とを含む。第１の領域は、第１の導電型を有する。第２の領域は、異種基板の面内方向において第１の領域から離れた位置に形成され、第１の導電型を有する。チャネル領域は、異種基板の面内方向において第１の領域と第２の領域との間に配置され、第１および第２の領域と酸化膜とに接して形成される。
【００２７】
好ましくは、異種基板は、熱可塑性樹脂からなり、半導体層は、異種基板に埋め込まれている。
【００２８】
好ましくは、半導体層は、１つの方向に配向した単結晶相からなる。
【００２９】
さらに、この発明によれば、半導体デバイスは、異種基板と、半導体層と、第１および第２の電極とを備える。異種基板は、半導体と異なる材料からなる。半導体層は、異種基板上に配置され、結晶相からなる。第１の電極は、半導体層の異種基板側の表面に接して形成される。第２の電極は、半導体層の異種基板側の表面と反対側の表面に接して形成され、異種基板の面内方向に任意の間隔で配置された複数の線状金属からなる。そして、半導体層は、異種基板に垂直な方向にｐ−ｎ接合を有するとともに、第１の電極から第２の電極の方向へ突出したピラミッド構造を半導体層の異種基板側の表面と反対側の表面に有する。
【００３０】
好ましくは、半導体層は、多結晶シリコン、単結晶シリコン、多結晶シリコンゲルマニウム、単結晶シリコンゲルマニウム、多結晶ゲルマニウムおよび単結晶ゲルマニウムのいずれかからなる。
【００３１】
さらに、この発明によれば、半導体デバイスの製造方法は、単結晶からなる半導体基板の表面を水素で終端する第１のステップと、半導体の構成元素からなる液滴を所望の初速度で半導体基板上の水素によって終端された表面の所望の位置へ噴出して結晶半導体層を作製する第２のステップと、結晶半導体層を半導体基板から剥離する第３のステップと、剥離された結晶半導体層を半導体と異なる異種基板に固定して半導体デバイスを作製する第４のステップとを備える。
【００３２】
好ましくは、第４のステップは、剥離された結晶半導体層を異種基板に固定する第１のサブステップと、異種基板の面内方向における結晶半導体層の一方端側の第１の領域と結晶半導体層の他方端側の第２の領域とに結晶半導体層の導電型と異なる導電型を有する第１および第２の半導体領域を形成する第２のサブステップと、結晶半導体層の第１および第２の半導体領域以外の領域に接して酸化膜を形成する第３のサブステップと、酸化膜に接して電極を形成する第４のサブステップとを含む。
【００３３】
好ましくは、第１のサブステップにおいて、結晶半導体層は、熱可塑性樹脂からなる異種基板に埋め込まれる。
【００３４】
好ましくは、第１のステップは、半導体基板の一主面に半導体基板の厚み方向へ突出した略ピラミッド構造からなる複数の孔を形成する第１のサブステップと、複数の孔が形成された半導体基板の前記一主面を水素で終端する第２のサブステップとを含む。第４のステップは、剥離された結晶半導体層の厚み方向にｐ−ｎ接合を形成するサブステップと、結晶半導体層の面内方向に任意の間隔で配置された複数の線状金属からなる第１の電極を結晶半導体層のピラミッド構造を有する一方の表面に形成するサブステップと、結晶半導体層の一方の表面と反対側の他方の表面に第２の電極を形成するサブステップと、結晶半導体層を異種基板に固定するサブステップとを含む。
【００３５】
好ましくは、固定するサブステップにおいて、結晶半導体層は、異種基板に接着される。
【発明の効果】
【００３６】
この発明においては、半導体の構成元素からなる融液が液滴として所望の初速度で基板に向けて噴出され、液滴は、基板に着弾して固化を開始し、結晶半導体が基板上に作製される。その結果、液滴は、自由落下される場合に比べ、基板の方向へ飛び易くなる。また、液滴が小さくなるほど空気抵抗により所望の方向に飛ばすのが困難になるため、初速度を持たせて液滴の着弾位置の精度を高くできる。さらに、着弾し、凝固した後の膜厚を初速度で制御できる。この場合、初速度が速いほど、膜厚が薄くなり、これに伴って冷却速度を速くできる。
【００３７】
したがって、この発明によれば、結晶を基板上の所望の位置に作製できる。
【００３８】
また、この発明においては、液滴の量は、液滴が基板に着弾したときの温度が基板の融点よりも低くなる量に制御される。
【００３９】
したがって、この発明によれば、基板の溶解を防止して結晶を基板上に作製できる。
【００４０】
さらに、この発明においては、半導体と異なる材料からなる異種基板および半導体基板のいずれかからなる基板上に形成された半導体層、基板上に形成された絶縁層、および基板上に形成された半導体層／絶縁層のいずれかからなる下地層へ液滴を所望の初速度で噴出して結晶半導体層を作製し、その作製した結晶半導体層および／または下地層を用いて半導体デバイスが作製される。その結果、従来、パターンニング技術を用いて作製していた結晶半導体層を液滴の噴出によって作製でき、その液滴の噴出によって作製された結晶半導体層を用いて半導体デバイスが作製される。
【００４１】
したがって、この発明によれば、工程数を少なくして半導体デバイスを作製できる。
【図面の簡単な説明】
【００４２】
【図１】この発明の実施の形態による結晶製造装置の概略図である。
【図２】図１に示すコイルに流れる電流の波形図である。
【図３】図１に示す結晶製造装置における動作を説明するためのフローチャートである。
【図４】図１に示す結晶製造装置を用いて作製した結晶シリコンのラマンスペクトルを示す図である。
【図５】この発明の実施の形態による他の結晶製造装置の概略図である。
【図６】液滴を基板へ噴出したときの基板温度のタイミングチャートを示す図である。
【図７】Ｄｕｒａｔｉｏｎと体積との関係を示す図である。
【図８】液滴を基板へ噴出したときの基板の表面温度のタイミングチャートを示す図である。
【図９】図５に示す結晶製造装置における動作を説明するためのフローチャートである。
【図１０】この発明の実施の形態によるさらに他の結晶製造装置の概略図である。
【図１１】図１０に示す温度検出器の構成を示す概略ブロック図である。
【図１２】図１１に示す演算部の構成を示す概略ブロック図である。
【図１３】反射率の時間変化を示す図である。
【図１４】反射率の時間変化を示す図である。
【図１５】再現基板の概念図である。
【図１６】図１０に示す結晶製造装置における動作を説明するためのフローチャートである。
【図１７】この発明の実施の形態によるさらに他の結晶製造装置の概略図である。
【図１８】液滴を熱源として用いて結晶シリコンを作製する工程図である。
【図１９】この発明の実施の形態によるＴＦＴの製造方法を示す第１の工程図である。
【図２０】この発明の実施の形態によるＴＦＴの製造方法を示す第２の工程図である。
【図２１】この発明の実施の形態によるＴＦＴの製造方法を示す第３の工程図である。
【図２２】この発明の実施の形態によるＴＦＴの製造方法を示す第４の工程図である。
【図２３】この発明の実施の形態による太陽電池の製造方法を示す第１の工程図である。
【図２４】この発明の実施の形態による太陽電池の製造方法を示す第２の工程図である。
【図２５】Ｘ線回折のスペクトルを示す図である。
【図２６】他のＸ線回折のスペクトルを示す図である。
【図２７】この発明の実施の形態によるＴＦＴの断面図である。
【図２８】図２７に示すＴＦＴの製造方法を説明するための第１の工程図である。
【図２９】図２７に示すＴＦＴの製造方法を説明するための第２の工程図である。
【図３０】図２７に示すＴＦＴの製造方法を説明するための第３の工程図である。
【図３１】マトリックス状に配置されたＴＦＴを製造する方法を説明するための一部の工程図である。
【図３２】この発明の実施の形態による太陽電池の斜視図である。
【図３３】図３２に示す線ＸＸＸＩＩＩ−ＸＸＸＩＩＩ間における太陽電池の断面図である。
【図３４】図３２および図３３に示す太陽電池の製造方法を説明するための第１の工程図である。
【図３５】図３２および図３３に示す太陽電池の製造方法を説明するための第２の工程図である。
【図３６】図３２および図３３に示す太陽電池の製造方法を説明するための第３の工程図である。
【図３７】図３２および図３３に示す太陽電池の製造方法を説明するための第４の工程図である。
【図３８】この発明の実施の形態による他の太陽電池の斜視図である。
【図３９】図３８に示す線ＸＸＸＩＸ−ＸＸＸＩＸ間における太陽電池の断面図である。
【図４０】この発明の実施の形態によるさらに他の太陽電池の斜視図である。
【図４１】図４０に示す線ＸＸＸＸＩ−ＸＸＸＸＩ間における太陽電池の断面図である。
【発明を実施するための形態】
【００４３】
本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。
【００４４】
図１は、この発明の実施の形態による結晶製造装置の概略図である。図１を参照して、この発明の実施の形態による結晶製造方法１０は、架台１と、バネ２と、磁性体３と、コイル４と、電源回路５と、ピストン６と、シリンダ７と、ヒータ８と、リフレクタ９と、基板１１と、ＸＹステージ１２とを備える。
【００４５】
バネ２は、一方端が架台１に固定され、他方端が磁性体３の一方端に接続される。
【００４６】
磁性体３は、一方端がバネ２に接続され、他方端がピストン６の一方端に連結される。コイル４は、磁性体３の周囲に巻回されるとともに、電源回路５と、接地ノードＧＮＤとの間に電気的に接続される。
【００４７】
ピストン６は、ボロンナイトライド（ＢＮ）からなり、直線部材６１と、停止部材６２とを含む。直線部材６１は、円柱形状からなり、１．５ｍｍφの直径、および１４５ｍｍの長さを有する。停止部材６２は、磁性体３とピストン６との連結位置から４０ｍｍの位置に設けられる。そして、直線部材６１は、一方端が磁性体３に連結されるとともに、他方端側がシリンダ７内に挿入される。
【００４８】
シリンダ７は、ＢＮからなり、中空の円柱形状を有する。そして、シリンダ７は、支持部材（図示せず）によって架台１に固定されている。また、シリンダ７は、１．６ｍｍの内径および６．０ｍｍの外径を有する。さらに、シリンダ７は、その底面７Ｂに小孔７１を有する。この小孔７１の直径は、たとえば、１００μｍφである。
【００４９】
ヒータ８は、支持部材（図示せず）によって架台１に固定されている。そして、ヒータ８は、７ｍｍφの内径を有し、シリンダ７の側面７Ａおよび底面７Ｂに沿って配置される。また、ヒータ８は、底面８Ｂに隙間８１を有する。
【００５０】
リフレクタ９は、ヒータ８の側面８Ａおよび底面８Ｂに沿って配置される。そして、リフレクタ９は、ヒータ８の底面８Ｂに対向する部分に隙間９１を有する。
【００５１】
基板１１は、ＸＹステージ１２上に載置され、リフレクタ９に対向してリフレクタ９から３０ｍｍの位置に配置される。
【００５２】
ＸＹステージ１２は、支持部材（図示せず）によって架台１に固定されており、基板１１を支持する。
【００５３】
バネ２は、磁性体３が上下方向ＤＲ１へ移動することによって伸縮する。磁性体３は、電流がコイル４に流れることによって上下方向ＤＲ１へ移動する。コイル４は、電源回路５と接地ノードＧＮＤとの間で電流を流す。
【００５４】
電源回路５は、電流をコイル４に流す。ピストン６は、磁性体３の上下動に伴って上下動し、シリンダ７内の下部に保持されたシリコン融液１３に圧力を印加する。そして、ピストン６は、シリコン融液１３の一部を液滴１４として小孔７１から初速度ｖ０で噴出させる。この場合、初速度ｖ０は、たとえば、１．０２ｍ／ｓまたは１．０３ｍ／ｓであり、この発明の実施の形態においては、０．２ｍ／ｓ〜２ｍ／ｓの範囲に設定される。
【００５５】
シリンダ７は、シリコン融液１３を保持する。ヒータ８は、シリンダ７を１５８０℃に加熱し、シリコンの小さい塊を溶かしてシリコン融液１３を生成する。リフレクタ９は、ヒータ８からの熱をシリンダ７側へ反射する。
【００５６】
ＸＹステージ１２は、基板１１の平面内において基板１１を移動させる。
【００５７】
なお、リフレクタ９と基板１１との間の領域は、たとえば、アルゴン（Ａｒ）ガスのような不活性ガスによって満たされている。
【００５８】
図２は、図１に示すコイル４に流れる電流の波形図である。図２を参照して、コイル４に流れる電流ｉは、パルス波形ｗｖからなる。パルス波形ｗｖは、幅Ｗおよび高さＨを有する。幅Ｗは、ｍ秒のオーダーである。高さＨは、電流ｉ１の電流値に等しい。電流ｉ１の電流値は、たとえば、１．３７Ａである。
【００５９】
磁性体３は、コイル４よりも２ｍｍ上方へ突き出た位置でバネ２と釣り合うように設定されている。そして、タイミングｔ１において、パルス波形ｗｖ（２４Ｖ，１．３７Ａ）をコイル４に印加すると、電流ｉ１が、タイミングｔ１〜ｔ２までの間、電源回路５から接地ノードＧＮＤの方向へ向かって流れる。その結果、磁性体３は、下方向（＝バネ２からピストン６へ向かう方向）の力を受け、下方向へ引き込まれる。その結果、ピストン６は、磁性体３の移動に伴って下方向へ移動する。
【００６０】
そして、パルス波形ｗｖのコイル４への印加が終了すると、バネ２の復元力によって磁性体３は、上方向（＝ピストン６からバネ２へ向かう方向）へ移動し、平衡位置へ戻る。
【００６１】
この場合、ピストン６が最も上方向へ移動する位置と、ピストン６が最も下方向へ移動する位置との差は、数十μｍである。
【００６２】
このように、波形ｗｖからなる電流ｉがコイル４に流されることによって、ピストン６は、タイミングｔ１において下方向へ数十μｍ移動し、その後、タイミングｔ２において上方向へ数十μｍ移動する。
【００６３】
そうすると、ピストン６は、下方向へ移動するときにシリコン融液１３を所定の圧力で押すので、シリコン融液１３の一部は、小孔７１から液滴１４として初速度ｖ０で噴出する。
【００６４】
上述したように、リフレクタ９と基板１１との間隔は、３０ｍｍであるので、液滴１４が初速度ｖ０＝１．０２ｍ／ｓで噴出された場合、液滴１４は、約２６ｍ秒で基板１１へ着弾する。
【００６５】
一方、液滴１４を小孔７１から自由落下させた場合を想定すると、液滴１４は、約７８ｍ秒で基板１１へ着弾する。
【００６６】
このように、この発明においては、ピストン６によってシリコン融液１３に圧力を印加して液滴１４を初速度ｖ０で噴出するので、液滴を自由落下させる場合よりも基板１１へ到達するための時間を約３分の１に短縮できる。
【００６７】
図３は、図１に示す結晶製造装置１０における動作を説明するためのフローチャートである。図３を参照して、結晶シリコンを製造する動作が開始されると、シリコン粒をシリンダ７内にセットする（ステップＳ１）。
【００６８】
その後、ヒータ８によってシリンダ７を１５８０℃に加熱し、シリンダ７内にシリコン融液１３を生成する（ステップＳ２）。そして、電源回路５は、所定の幅Ｗおよび高さＨを有するパルス波形ｗｖからなる電流ｉをコイル４に流し、ピストン６を上下動させる（ステップＳ３）。
【００６９】
そうすると、ピストン６は、下方向への移動に伴ってシリコン融液１３に所定の圧力を印加し、所定の体積を有する液滴１４をシリンダ７の小孔７１から初速度ｖ０で基板１１上の所望の位置へ噴出する（ステップＳ４）。
【００７０】
そして、液滴１４は、基板１１に到達し、固化する。その結果、図１に示すように、基板１１上の所望の位置に結晶シリコン２０が作製される（ステップＳ５）。これによって、一連の動作が終了する。
【００７１】
このように、結晶製造装置１０においては、液滴１４を初速度ｖ０で基板１１上へ噴射し、液滴１４を基板１１上で固化して結晶シリコン２０を基板１１上に作製する。その結果、液滴１４は、自由落下される場合に比べ、基板１１の方向へ飛び易くなる。
【００７２】
したがって、結晶製造装置１０を用いれば、結晶シリコン２０を基板１１上の所望の位置に作製できる。
【００７３】
図４は、図１に示す結晶製造装置１０を用いて作製した結晶シリコンのラマンスペクトルを示す図である。図４において、縦軸は、ラマン散乱強度を表し、横軸は、ラマンシフトを表す。なお、図４においては、比較のために、単結晶シリコン（Ｓｉ）のラマンスペクトルを示す。
【００７４】
図４を参照して、結晶製造装置１０を用いて作製した結晶シリコン２０（＝図４に示す融液Ｓｉ結晶）のラマンスペクトルは、単結晶Ｓｉと同じピーク波数を有し、半値幅も単結晶Ｓｉとほぼ同じである。
【００７５】
したがって、結晶製造装置１０を用いて作製した結晶シリコン２０は、単結晶Ｓｉ並みの高い結晶性を有することが解った。
【００７６】
図５は、この発明の実施の形態による他の結晶製造装置の概略図である。この発明の実施の形態による結晶製造装置は、図５に示す結晶製造装置１０Ａであってもよい。図５を参照して、結晶製造装置１０Ａは、図１に示す結晶製造装置１０に制御部１５を追加したものであり、その他は、結晶製造装置１０と同じである。
【００７７】
制御部１５は、融点が相互に異なる複数の基板と、幅Ｗおよび高さＨの少なくとも一方が相互に異なる複数のパルス波形とを対応付けて保持している。複数のパルス波形の各々は、対応する基板へ液滴１４が噴出されたときに、その基板の温度がその基板の融点よりも低くなる体積（＝量）の液滴１４を噴出するためのパルス波形からなる。
【００７８】
そして、制御部１５は、外部から基板１１の種類を受けると、その受けた種類の基板に対応するパルス波形を選択し、その選択したパルス波形を電源回路５へ出力する。
【００７９】
なお、結晶製造装置１０Ａにおいては、電源回路５は、制御部１５から受けたパルス波形からなる電流ｉをコイル４に流す。
【００８０】
図６は、液滴を基板へ噴出したときの基板温度のタイミングチャートを示す図である。図６において、縦軸は、基板温度の絶対温度を表し、横軸は、時間を表す。また、曲線ｋ１〜ｋ５は、それぞれ、液滴１４の体積が０．９５ｍｍ３、０．４７ｍｍ３、０．３２ｍｍ３、０．１９ｍｍ３、および０．０９ｍｍ３であるときの基板温度のタイミングチャートを示す。
【００８１】
図６を参照して、液滴１４の体積が０．９５ｍｍ３である場合、液滴１４が基板１１に到達すると、基板温度は、一旦、約１６００Ｋまで上昇し、その後、徐々に冷却される。液滴１４の体積が０．９５ｍｍ３以外である場合も、基板温度は、同様に、液滴１４が基板１１に到達すると、一旦、上昇し、その後、徐々に冷却される。また、基板温度は、液滴１４の体積が大きくなるに従って高くなる。
【００８２】
図７は、Ｄｕｒａｔｉｏｎと体積との関係を示す図である。図７において、縦軸は、Ｄｕｒａｔｉｏｎ（ｍｓ）を表し、横軸は、液滴１４の体積を表す。なお、Ｄｕｒａｔｉｏｎとは、液滴１４が基板１１に到達したときに基板１１の温度が最高温度に達したタイミングから基板の温度が最高温度の９０％の温度に低下するタイミングまでの時間を言う。
【００８３】
図７を参照して、Ｄｕｒａｔｉｏｎは、液滴１４の体積に比例して長くなる。すなわち、基板１１の冷却速度は、液滴１４の体積が大きい方が遅くなり、液滴１４の体積が小さい方が速くなる。したがって、液滴１４が着弾した後の基板１１の温度は、液滴１４の体積が大きい方が、より高い温度に長時間保持され、液滴１４の体積が小さい方が、より速く低い温度になる。
【００８４】
その結果、液滴１４の体積が０．５ｍｍ３以下であれば、基板１１としてガラス基板を使用可能であり、液滴１４の体積が０．０２ｍｍ３以下であれば、基板１１としてプラスチック基板を使用可能である。
【００８５】
図８は、液滴を基板へ噴出したときの基板の表面温度のタイミングチャートを示す図である。図８において、縦軸は、基板の表面温度を絶対温度で表し、横軸は、時間を表す。また、曲線ｋ６〜ｋ８は、それぞれ、液滴１４の吐出圧力が順次高くなったときの基板の表面温度と時間との関係を示す。
【００８６】
図８を参照して、基板の表面温度は、液滴１４の吐出圧力が高いほど、低くなるとともに、低下し易い（曲線ｋ６から曲線ｋ８への変化による表面温度の変化参照）。
【００８７】
これは、液滴１４の吐出圧力が高いほど、基板への着弾後の液滴１４の広がりが大きくなり、膜厚が薄くなるためである。
【００８８】
液滴１４の初速度ｖ０は、液滴１４の吐出圧力が高いほど、速くなり、液滴１４の吐出圧力が低いほど、遅くなる。したがって、液滴１４の吐出圧力、すなわち、液滴１４の初速度ｖ０を制御することによっても、基板の温度が基板の融点よりも低くなるように制御できる。
【００８９】
上述したように、基板１１の温度は、液滴１４の体積および液滴１４の初速度ｖ０に大きく依存する。そして、液滴１４が基板１１に着弾したときに基板１１が溶けると、液滴１４が固化する過程において基板１１の構成元素が不純物として液滴１４中へ混入し、液滴１４を固化して作製された結晶シリコンの品質が低下する。また、当然に、基板１１は、溶けない方が良い。
【００９０】
したがって、この発明の実施の形態においては、シリンダ７の小孔７１から噴出される液滴１４の体積（＝量）を基板１１の温度が基板１１の融点よりも低くなる体積（＝量）になるように制御する。
【００９１】
また、この発明の実施の形態においては、シリンダ７の小孔７１から噴出される液滴１４の初速度ｖ０を基板１１の温度が基板１１の融点よりも低くなる速度に制御する。
【００９２】
さらに、この発明の実施の形態においては、シリンダ７の小孔７１から噴出される液滴１４の体積（＝量）および初速度ｖ０を基板１１の温度が基板１１の融点よりも低くなる体積（＝量）および速度に制御する。
【００９３】
つまり、この発明の実施の形態においては、基板１１の温度が基板１１の融点よりも低くなるように、シリンダ７の小孔７１から噴出される液滴１４の体積（＝量）および初速度ｖ０の少なくとも一方を制御する。
【００９４】
そこで、液滴１４の体積（＝量）および／または初速度ｖ０の制御方法について説明する。図２に示すパルス波形ｗｖの幅Ｗが広くなればなるほど、磁性体３は、より長い時間、力を受けるので、ピストン６は、より長い時間、シリコン融液１３に圧力を印加する。その結果、小孔７１から噴出する液滴１４の体積（＝量）が大きくなる。
【００９５】
また、パルス波形ｗｖの立上りまたは立下りが急峻になればなるほど、磁性体３の移動速度が速くなり、それに伴って、ピストン６の移動速度も速くなる。その結果、ピストン６は、より大きい圧力をシリコン融液１３に印加する。
【００９６】
さらに、パルス波形ｗｖの高さ（＝電流ｉの電流値）が高くなればなるほど、磁性体３の移動速度が速くなり、それに伴って、ピストン６の移動速度も速くなる。その結果、ピストン６は、より大きい圧力をシリコン融液１３に印加する。
【００９７】
したがって、この発明においては、液滴１４の体積（＝量）をパルス波形ｗｖの幅Ｗによって制御し、液滴１４の初速度ｖ０をパルス波形ｗｖの立上りまたは立下りの急峻性（＝パルス波形ｗｖの立上りまたは立下りの傾き）および電流値によって制御する。
【００９８】
その結果、液滴１４の体積（＝量）のみを制御するときは、パルス波形ｗｖの幅Ｗのみを変えればよく、液滴１４の初速度ｖ０のみを制御するときは、パルス波形ｗｖの立上りまたは立下りの急峻性および電流値を変えればよく、液滴１４の体積（＝量）および初速度ｖ０の両方を制御するときは、パルス波形ｗｖの幅Ｗ、パルス波形ｗｖの立上りまたは立下りの急峻性、および電流値を制御すればよい。
【００９９】
このように、パルス波形ｗｖの幅Ｗによって液滴１４の体積を制御可能であり、パルス波形ｗｖの高さＨおよび立上りまたは立下りの急峻性によって液滴１４の初速度ｖ０を制御可能である。
【０１００】
上述したように、液滴１４の体積（＝量）が０．５ｍｍ３以下であれば、ガラス基板を使用可能であり、液滴１４の体積（＝量）が０．０２ｍｍ３以下であれば、プラスチック基板を使用可能であるので、基板１１がガラス基板からなる場合、液滴１４の体積（＝量）が０．５ｍｍ３以下になるパルス波形ｗｖ１からなる電流ｉをコイル４に流す必要があり、基板１１がプラスチック基板からなる場合、液滴１４の体積（＝量）が０．０２ｍｍ３以下になるパルス波形ｗｖ２からなる電流ｉをコイル４に流す必要がある。
【０１０１】
結晶製造装置１０Ａにおいて使用される基板１１がガラス基板またはプラスチック基板である場合、制御部１５は、ガラス基板とパルス波形ｗｖ１との対応関係と、プラスチック基板とパルス波形ｗｖ２との対応関係とを保持している。そして、制御部１５は、基板１１がガラス基板からなる場合、ガラス基板を示す基板の種類を外部から受け、その受けた基板の種類によって特定されたガラス基板に対応するパルス波形ｗｖ１を選択して電源回路５へ出力する。また、制御部１５は、基板１１がプラスチック基板からなる場合、プラスチック基板を示す基板の種類を外部から受け、その受けた基板の種類によって特定されたプラスチック基板に対応するパルス波形ｗｖ２を選択して電源回路５へ出力する。
【０１０２】
そうすると、電源回路５は、パルス波形ｗｖ１を制御部１５から受けたとき、パルス波形ｗｖ１からなる電流ｉをコイル４に流す。これによって、ピストン６は、上下動し、０．５ｍｍ３以下の体積（＝量）を有する液滴１４がシリンダ７の小孔７１からガラス基板上へ向けて噴出される。そして、液滴１４は、ガラス基板上に着弾して固化する。この場合、ガラス基板は、その融点よりも低い温度に保持される。
【０１０３】
また、電源回路５は、パルス波形ｗｖ２を制御部１５から受けたとき、パルス波形ｗｖ２からなる電流ｉをコイル４に流す。これによって、ピストン６は、上下動し、０．０２ｍｍ３以下の体積（＝量）を有する液滴１４がシリンダ７の小孔７１からプラスチック基板上へ向けて噴出される。そして、液滴１４は、プラスチック基板上に着弾して固化する。この場合、プラスチック基板は、その融点よりも低い温度に保持される。
【０１０４】
図９は、図５に示す結晶製造装置１０Ａにおける動作を説明するためのフローチャートである。図９に示すフローチャートは、図３に示すフローチャートのステップＳ３，Ｓ４をそれぞれステップＳ３Ａ，Ｓ４Ａに代えたものであり、その他は、図３に示すフローチャートと同じである。
【０１０５】
図９を参照して、結晶製造装置１０Ａにおいて、結晶シリコン２０を製造する動作が開始されると、上述したステップＳ１，Ｓ２が順次実行される。
【０１０６】
その後、制御部１５は、外部から基板１１の種類を受け、その受けた基板１１の種類によって特定された基板に対応するパルス波形を選択して電源回路５へ出力する。そして、電源回路５は、制御部１５から受けたパルス波形からなる電流をコイル４に流す。そうすると、ピストン６は、上述した機構によって上下動する。すなわち、基板の温度が基板の融点よりも低くなる体積（＝量）および／または初速度の液滴１４を噴出するための幅Ｗおよび／または高さＨを有するパルス波形からなる電流をコイル４に流し、ピストン６を上下動する（ステップＳ３Ａ）。
【０１０７】
その結果、基板１１の温度が基板１１の融点よりも低くなる体積の液滴１４が初速度ｖ０で基板１１上の所望の位置へ噴出される（ステップＳ４Ａ）。
【０１０８】
その後、上述したステップＳ５が実行され、一連の動作が終了する。
【０１０９】
このように、結晶製造装置１０Ａにおいては、基板１１の温度が基板１１の融点よりも低くなる体積（＝量）および／または初速度の液滴１４を基板１１上へ噴出して結晶シリコン２０を作製するので、液滴１４が基板１１に着弾しても、基板１１の温度は、基板１１の融点よりも低い温度に維持される。
【０１１０】
したがって、基板１１の溶解を防止して結晶シリコン２０を作製できる。
【０１１１】
図１０は、この発明の実施の形態によるさらに他の結晶製造装置の概略図である。この発明の実施の形態による結晶製造装置は、図１０に示す結晶製造装置１０Ｂであってもよい。図１０を参照して、結晶製造装置１０Ｂは、図５に示す結晶製造装置１０Ａの制御部１５を制御部１５Ａに代え、温度検出器３０を追加したものであり、その他は、結晶製造装置１０Ａと同じである。
【０１１２】
制御部１５Ａは、液滴１４が基板１１に着弾したときの基板１１の温度Ｔｓｕｂを温度検出器３０から受け、その受けた温度Ｔｓｕｂが基板１１の融点よりも低くなる体積（＝量）および／または初速度の液滴１４を噴出するためのパルス波形を選択し、その選択したパルス波形を電源回路５へ出力する。
【０１１３】
温度検出器３０は、後述する方法によって、液滴１４が基板１１に着弾したときの基板１１の温度Ｔｓｕｂを検出し、その検出した温度Ｔｓｕｂを制御部１５Ａへ出力する。
【０１１４】
図１１は、図１０に示す温度検出器３０の構成を示す概略ブロック図である。図１１を参照して、温度検出器３０は、光強度測定部３１と、演算部３２と、温度出力部３３とを含む。この温度検出器３０は、温度と屈折率との間に一義的な相関関係を有する基板１１の温度を検出する検出器である。
【０１１５】
光強度測定部３１は、基板１１にレーザ光を照射し、基板１１において多重反射されるレーザ光の干渉の結果生じる反射光の光強度と時間との関係を示す光強度特性Ｘを基板１１の各部位について測定する。そして、光強度測定部３１は、その測定した各部位における複数の光強度特性Ｘを演算部３２へ出力する。
【０１１６】
演算部３２は、光強度測定部３１から複数の光強度特性Ｘを受け、外部から入力データを受ける。この入力データは、演算のための初期値およびそれらの補正値からなる。初期値は、基板１１の形状的条件、基板１１の熱的および光学的条件、シリコン融液１３からの熱伝達および仮想基板（＝基板１１と同等の形状、熱的および光学的条件を有する基板）がシリコン融液１３から熱伝達を受ける領域の大きさ等からなる。
【０１１７】
そして、基板１１の形状的条件は、基板の厚み、面積、および平行度等からなる。また、基板１１の熱的および光学的条件は、初期温度、初期反射率、熱伝導度、密度、比熱、および屈折率の温度依存性等からなる。
【０１１８】
演算部３２は、複数の光強度特性Ｘおよび入力データを受けると、その受けた入力データに基づいて、基板１１と同じ熱負荷が加えられたときの仮想基板の光強度特性Ｙを後述する方法によって仮想基板の各部位について演算する。そして、演算部３２は、複数の光強度特性Ｘおよび複数の光強度特性Ｙの中から、仮想基板および基板１１の同じ部位について、１つの光強度特性Ｘと１つの光強度特性Ｙとを選択し、その選択した光強度特性Ｙと、光強度特性Ｘとの違いを検出し、その検出した違いが最も小さくなるまで（すなわち、光強度特性Ｙが光強度特性Ｘに最も近くなるまで）、入力データを補正して光強度特性Ｙを演算する。そうすると、演算部３２は、その演算した複数の光強度特性Ｙのうち、光強度特性Ｘに最も近い光強度特性Ｙｏｐｔを光強度特性Ｚとして求める。
【０１１９】
演算部３２は、この処理を仮想基板および基板１１の各部位について実行する。その結果、演算部３２は、仮想基板の各部位について光強度特性Ｚを取得し、その取得した複数の光強度特性Ｚを有する仮想基板の温度分布および温度の時間変化を内部に実現した再現基板を生成して温度出力部３３へ出力する。
【０１２０】
温度出力部３３は、演算部３２から受けた再現基板に基づいて、基板１１の温度分布または基板１１の各部位における温度の時間変化を抽出し、その抽出した温度分布または温度の時間変化を制御部１５Ａへ出力する。
【０１２１】
図１２は、図１１に示す演算部３２の構成を示す概略ブロック図である。図１２を参照して、演算部３２は、データ入力部３２１と、熱伝導解析部３２２と、変換部３２３と、光学解析部３２４と、判定部３２５と、出力部３２６とを含む。
【０１２２】
データ入力部３２１は、上述した入力データを外部から受ける。そして、データ入力部３２１は、判定部３２５から再計算を指示する指示信号ＣＯＭを受けないとき、入力データの初期値を熱伝導解析部３２２へ出力し、指示信号ＣＯＭを判定部３２５から受けると、補正した初期値を熱伝導解析部３２２へ出力する。
【０１２３】
熱伝導解析部３２２は、入力データの初期値または補正された初期値をデータ入力部３２１から受け、その受けた初期値または補正された初期値に基づいて、公知の熱伝導解析手法を用いて仮想基板の温度分布特性を求める。この公知の熱伝導解析手法は、たとえば、非特許文献１に記載された熱伝導解析手法である。また、この仮想基板の温度分布特性は、仮想基板の各部位における温度の時間変化からなる。そして、熱伝導解析部３２２は、その求めた仮想基板の温度分布特性を変換部３２３および判定部３２５へ出力する。
【０１２４】
変換部３２３は、仮想基板の温度分布特性を熱伝導解析部３２２から受け、その受けた仮想基板の温度分布特性を屈折率分布特性に変換する。たとえば、６３３ｎｍの波長を有するレーザ光を石英基板に照射した場合、屈折率ｎと温度Ｔ（℃）との間には、ｎ＝１．
４５７＋１．２×１０−５Ｔの関係が成立する。また、６３３ｎｍの波長を有するレーザ光をＳｉ基板に照射した場合、屈折率ｎと温度Ｔ（℃）との間には、ｎ＝４．０４＋２．１０５×１０−４Ｔの関係が成立する。したがって、変換部３２３は、これらの屈折率ｎと温度Ｔとの関係式を用いて、仮想基板の温度分布特性を仮想基板の屈折率分布特性に変換する。上述したように、仮想基板の温度分布特性は、仮想基板の各部位における温度の時間変化からなるので、この屈折率分布特性は、仮想基板の各部位における屈折率の時間変化からなる。そして、変換部３２３は、その変換した仮想基板の屈折率分布特性を光学解析部３２４へ出力する。
【０１２５】
光学解析部３２４は、仮想基板の屈折率分布特性を変換部３２３から受け、その受けた仮想基板の屈折率分布特性に基づいて、公知の光学解析手法を用いて仮想基板の光強度特性Ｙを仮想基板の各部位について求める。そして、光学解析部３２４は、その求めた仮想基板の複数の光強度特性Ｙを判定部３２５へ出力する。
【０１２６】
判定部３２５は、光強度測定部３１から基板１１の複数の光強度特性Ｘを受け、光学解析部３２４から仮想基板の複数の光強度特性Ｙを受け、熱伝導解析部３２２から仮想基板の温度分布特性を受ける。そして、判定部３２５は、複数の光強度特性Ｘおよび複数の光強度特性Ｙの中から、仮想基板および基板１１の同じ部位について、１つの光強度特性Ｘと１つの光強度特性Ｙとを選択し、その選択した光強度特性Ｘと光強度特性Ｙとの振動数および位相の差異をパターンマッチング法を用いて抽出する。判定部３２５は、この振動数および位相の差異が最も小さくなるまで、この差異の抽出を繰返し行なう。したがって、判定部３２５は、少なくとも３個の差異を抽出するまでは、指示信号ＣＯＭを生成してデータ入力部３２１へ出力する。少なくとも３個の差異を抽出できれば、最も小さい差異を検出できるからである。すなわち、２回目に抽出した差異が１回目に抽出した差異よりも小さく、かつ、３回目に抽出した差異が２回目に抽出した差異よりも大きい場合、２回目に抽出した差異が最も小さいことが解るからである。
【０１２７】
判定部３２５は、この最小の差異を検出する処理を仮想基板の各部位について実行する。そして、判定部３２５は、仮想基板の各部位について、最も小さい差異を検出すると、その最も小さい差異が得られたときの複数の光強度特性Ｙを再現基板の光強度特性Ｚとする。また、判定部３２５は、光強度特性Ｚを検知したときに熱伝導解析部３２２から受けた温度分布特性（この温度分布特性は、再現基板の各部位における温度の時間変化からなる）を再現基板の温度分布特性とする。そうすると、判定部３２５は、再現基板の温度分布特性を出力部３２６へ出力する。
【０１２８】
出力部３２６は、再現基板の温度分布特性を判定部３２５から受け、その受けた再現基板の温度分布特性に基づいて、温度分布および各部位における温度の時間変化を再現した再現基板を生成し、その生成した再現基板を温度出力部３３へ出力する。
【０１２９】
図１３および図１４は、反射率の時間変化を示す図である。図１３および図１４において、縦軸は、反射率を表し、横軸は、時間を表す。
【０１３０】
図１３を参照して、判定部３２５は、基板１１の１つの部位について選択した光強度特性Ｘと、基板１１の部位と同じ仮想基板の１つの部位について選択した光強度特性Ｙとを比較し、光強度特性Ｘと光強度特性Ｙとの差異を抽出する。
【０１３１】
図１３に示すように、光強度特性Ｘ，Ｙは、振動しており、光強度特性Ｘ，Ｙの山および谷の位置が異なるので、判定部３２５は、パターンマッチング法を用いると、光強度特性Ｘ，Ｙ間における振動数および位相の差異を容易に抽出できる。
【０１３２】
そして、判定部３２５は、補正された初期値を用いて演算された光強度特性Ｙと、光強度特性Ｘとの差異の抽出を繰返し実行すると、最終的に、差異が最も小さい、すなわち、光強度特性Ｘに最も近い光強度特性Ｚを検出する（図１４参照）。
【０１３３】
判定部３２５は、仮想基板の各部位について、光強度特性Ｚを検出する処理を行ない、複数の光強度特性Ｚを検出する。そうすると、判定部３２５は、複数の光強度特性Ｚが検出されたときに熱伝導解析部３２２から受けた仮想基板の温度分布特性を再現基板の温度分布特性として出力部３２６へ出力する。
【０１３４】
図１５は、再現基板の概念図である。なお、図１５においては、図面を見易くするために、４個の部位における温度分布および４個の部位における温度の時間変化を示す。
【０１３５】
図１５を参照して、出力部３２６は、再現基板の温度分布特性を判定部３２５から受けると、その受けた温度分布特性を構成する各部位ＰＳ１〜ＰＳ４における温度の時間変化特性ＣＨ１〜ＣＨ４を再現基板ＳＵＢに再現する。そして、出力部３２６は、再現基板ＳＵＢを温度出力部３３へ出力する。
【０１３６】
温度出力部３３は、再現基板ＳＵＢを受けると、その受けた再現基板ＳＵＢを参照して、各部位ＰＳ１〜ＰＳ４における各時間の温度を検出して制御部１５Ａへ出力する。
【０１３７】
上述したように、温度検出器３０は、演算した複数の光強度特性Ｙの中から、実測した光強度特性Ｘに最も近い光強度特性Ｙを光強度特性Ｚとして基板の各部位について検出し、その各部位について検出した複数の光強度特性Ｚが得られたときの温度分布特性（基板の各部位における温度の時間変化からなる）を基板１１の温度分布および基板１１の各部位における温度の時間変化として求める。
【０１３８】
そして、温度検出器３０は、液滴１４が基板１１に着弾したときの基板１１の温度Ｔｓｕｂを上述した方法によって求め、その求めた温度Ｔｓｕｂを制御部１５Ａへ出力する。
【０１３９】
制御部１５Ａは、温度検出器３０から基板１１の温度Ｔｓｕｂを受けると、その受けた温度Ｔｓｕｂが基板１１の融点よりも低くなる体積（＝量）の液滴１４を噴出するためのパルス波形を生成して電源回路５へ出力する。
【０１４０】
この場合、制御部１５Ａは、幅Ｗおよび／または高さＨを変化させたパルス波形を順次生成して電源回路５へ出力し、温度検出器３０から受ける温度Ｔｓｕｂが基板１１の融点よりも低くなるときのパルス波形を最終的に決定する。
【０１４１】
したがって、結晶製造装置１０Ｂを用いて基板１１上に結晶シリコン２０を作製する場合、基板１１にテスト領域を設け、そのテスト領域において、温度Ｔｓｕｂが基板１１の融点よりも低くなるときのパルス波形を最終的に決定する。そして、その決定したパルス波形を用いて、結晶シリコン２０を基板１１上の所望の位置に作製する。
【０１４２】
図１６は、図１０に示す結晶製造装置１０Ｂにおける動作を説明するためのフローチャートである。図１６示すフローチャートは、図９に示すフローチャートのステップＳ３ＡをステップＳ３Ｂ，Ｓ３Ｃに代えたものであり、その他は、図９に示すフローチャートと同じである。
【０１４３】
図１６を参照して、結晶製造装置１０Ｂを用いて結晶シリコン２０を作製する動作が開始されると、上述したステップＳ１，Ｓ２が順次実行される。
【０１４４】
その後、基板１１のテスト領域がシリンダ７の小孔７１に対向するようにＸＹステージ１２によって基板１１を移動させ、そのテスト領域において、幅Ｗおよび／または高さＨを変えながら基板１１の温度が基板１１の融点よりも低くなる体積（＝量）および／または初速度の液滴１４を噴出するための幅Ｗおよび／または高さＨを有するパルス波形を決定する（ステップＳ３Ｂ）。
【０１４５】
この場合、制御部１５Ａは、幅Ｗ１および高さＨ１を有するパルス波形ｗｖ０１を生成して電源回路５へ出力し、電源回路５は、パルス波形ｗｖ０１からなる電流をコイル４に流してピストン６を上下動して液滴１４を基板１１のテスト領域へ噴出させる。そして、温度検出器３０は、液滴１４が基板１１のテスト領域に着弾したときの基板１１の温度Ｔｓｕｂ１を上述した方法によって検出し、その検出したＴｓｕｂ１を制御部１５Ａへ出力する。
【０１４６】
制御部１５Ａは、温度Ｔｓｕｂ１が基板１１の融点よりも低ければ、パルス波形ｗｖ０１を基板１１の温度が基板１１の融点よりも低くなる体積（＝量）および／または初速度の液滴１４を噴出するためのパルス波形として決定する。
【０１４７】
一方、制御部１５Ａは、温度Ｔｓｕｂ１が基板１１の融点以上である場合、幅Ｗ１および高さＨ１の少なくとも一方を変化させたパルス波形ｗｖ０２を生成して電源回路５へ出力し、電源回路５は、パルス波形ｗｖ０２からなる電流をコイル４に流してピストン６を上下動して液滴１４を基板１１のテスト領域へ噴出させる。そして、温度検出器３０は、液滴１４が基板１１のテスト領域に着弾したときの基板１１の温度Ｔｓｕｂ２を上述した方法によって検出し、その検出したＴｓｕｂ２を制御部１５Ａへ出力する。
【０１４８】
以後、基板１１の温度Ｔｓｕｂが基板１１の融点よりも低くなるまで、上述した動作を繰返し実行し、制御部１５Ａは、基板１１の温度が基板１１の融点よりも低くなる体積（＝量）および／または初速度の液滴１４を噴出するためのパルス波形を決定する。
【０１４９】
そして、ステップＳ３Ｂの後、ＸＹステージ１２は、結晶シリコン２０を作製する所望の位置がシリンダ７の小孔７１に対向するように基板１１を移動させ、制御部１５Ａは、決定したパルス波形を電源回路５へ出力し、電源回路５は、制御部１５Ａから受けたパルス波形からなる電流をコイル４に流してピストン６を上下動する（ステップＳ３Ｃ）。
【０１５０】
その後、上述したステップＳ４Ａ，Ｓ５が順次実行され、結晶シリコン２０が基板１１上の所望の位置に作製される。
【０１５１】
結晶製造装置１０Ｂを用いて結晶シリコン２０を作製する場合、実測された基板１１の温度Ｔｓｕｂが基板１１の融点よりも低くなる体積（＝量）および／または初速度の液滴１４が基板１１へ噴出されて結晶シリコン２０が作製される。
【０１５２】
したがって、基板１１の溶解を確実に防止して結晶シリコン２０を基板１１上の所望の位置に作製できる。また、融点の異なる基板１１に対しても、基板１１の溶解を確実に防止して各基板１１上の所望の位置に結晶シリコン２０を作製できる。
【０１５３】
また、結晶製造装置１０Ｂを用いて結晶シリコン２０を作製する場合、温度検出器３０によって基板１１上の各部位における温度Ｔｓｕｂを検出できるので、周辺部と中心部とで温度差が生じやすい基板１１に対しても、基板１１の溶解を確実に防止して結晶シリコン２０を基板１１上の所望の位置に作製できる。
【０１５４】
さらに、結晶製造装置１０Ｂを用いて結晶シリコン２０を作製する場合、温度検出器３０によって基板１１上の各部位における温度Ｔｓｕｂの時間変化を検出できる。したがって、制御部１５Ａは、基板１１の各部位における温度Ｔｓｕｂの時間変化を温度検出器３０から受け、その受けた温度の時間変化に基づいて、基板１１に着弾した液滴１４が固化し易い温度に基板１１の温度が到達したときに、パルス波形を生成して結晶シリコン２０を基板１１上の所望の位置に作製するようにしてもよい。
【０１５５】
これによって、品質の高い結晶シリコン２０を再現性良く作製できる。
【０１５６】
図１７は、この発明の実施の形態によるさらに他の結晶製造装置の概略図である。この発明の実施の形態による結晶製造装置は、図１７に示す結晶製造装置１０Ｃであってもよい。
【０１５７】
図１７を参照して、結晶製造装置１０Ｃは、図１に示す結晶製造装置１０のピストン６をピストン６０に代え、シリンダ７をシリンダ７０に代えたものであり、その他は、結晶製造装置１０と同じである。
【０１５８】
ピストン６０は、ＢＮからなり、直線部材６０１と、停止部材６０２とを含む。直線部材６０１は、断面が四角形である柱状形状からなり、底面の寸法が１．５ｍｍ×５０ｍｍであり、高さが１４５ｍｍである。停止部材６０２は、磁性体３とピストン６０との連結位置から４０ｍｍの位置に設けられる。そして、直線部材６０１は、一方端が磁性体３に連結されるとともに、他方端側がシリンダ７０内に挿入される。
【０１５９】
シリンダ７０は、ＢＮからなり、断面が四角形である中空の柱状形状を有する。そして、シリンダ７０は、支持部材（図示せず）によって架台１に固定されている。また、シリンダ７０は、内形が１．６ｍｍ×５１ｍｍであり、外形が６．０ｍｍ×６０ｍｍである。さらに、シリンダ７０は、その底面７０Ｂにｎ（ｎは２以上の整数）個の小孔７０１〜７０ｎを有する。この小孔７０１〜７０ｎは、基板１１の１つの辺に沿って直線状に配列されている。また、小孔７０１〜７０ｎの各々の直径は、たとえば、１００μｍφである。そして、隣接する２つの小孔間の間隔は、たとえば、作製する半導体デバイスの間隔に設定される。
【０１６０】
なお、結晶製造装置１０Ｃにおいては、ヒータ８は、シリンダ７０の側面７０Ａおよび底面７０Ｂの周囲に設けられ、ｎ個の小孔７０１〜７０ｎに対向する位置に隙間８１を有する。また、リフレクタ９は、ｎ個の小孔７０１〜７０ｎに対向する位置に隙間９１を有する。
【０１６１】
結晶製造装置１０Ｃにおいて、電源回路５がパルス波形ｗｖ（図２参照）からなる電流ｉをコイル４に流すと、ピストン６０は、上述した機構によって、上下動し、シリコン融液１３に所定の圧力を印加する。
【０１６２】
そうすると、ｎ個の液滴１４１がｎ個の小孔７０１〜７０ｎから同時に基板１１に向けて噴出され、ｎ個の結晶シリコン２０１が基板１１上の所望の位置に同時に作製される。
【０１６３】
このように、結晶製造装置１０Ｃは、ｎ個の結晶シリコン２０１を同時に基板１１上に作製する。したがって、結晶製造装置１０Ｃを用いれば、マトリックス状に配列された複数のＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）を基板１１上に容易に作製できる。この場合、ＸＹステージ１２は、ｎ個の小孔７０１〜７０ｎの配列方向に直交する方向へ基板１１を移動させる。
【０１６４】
なお、結晶製造装置１０Ｃにおいて、ｎ個の結晶シリコン２０１を作製する動作は、図３に示すフローチャートに従って実行される。したがって、結晶製造装置１０Ｃにおける動作は、ｎ個の小孔７０１〜７０ｎの配列方向に直交する方向における基板１１上の各位置について、図３に示すフローチャートを実行することによって行なわれる。
【０１６５】
また、結晶製造装置１０Ｃは、図５に示す制御部１５をさらに備えていてもよい。この場合、結晶製造装置１０Ｃにおいて、ｎ個の結晶シリコン２０１を作製する動作は、図９に示すフローチャートに従って実行される。
【０１６６】
さらに、結晶製造装置１０Ｃは、図１０に示す制御部１５Ａおよび温度検出器３０をさらに備えていてもよい。この場合、結晶製造装置１０Ｃにおいて、ｎ個の結晶シリコン２０１を作製する動作は、図１６に示すフローチャートに従って実行される。
【０１６７】
結晶製造装置１０Ｃが温度検出器３０を備える場合、制御部１５Ａは、基板１１の各部位における温度Ｔｓｕｂを温度検出器３０から受けるので、基板１１における温度分布を参照して、基板１１の温度Ｔｓｕｂが基板１１の融点よりも低くなる体積（＝量）のｎ個の液滴１４１を噴出するためのパルス波形を生成して電源回路５へ出力し、電源回路５は、制御部１５Ａから受けたパルス波形からなる電流をコイル４に流してピストン６０を上下動し、ｎ個の液滴１４１を基板１１に向けて噴出させる。
【０１６８】
したがって、基板１１の溶解を防止してマトリックス状に配列された複数のＴＦＴを容易に作製できる。
【０１６９】
さらに、結晶製造装置１０Ｃは、バネ２、磁性体３、コイル４、電源回路５、ピストン６０およびシリンダ７０に代えて、図１に示すバネ２、磁性体３、コイル４、電源回路５、ピストン６およびシリンダ７からなるセットをｎ個備えていてもよい。この場合、ｎ個のピストン６の上下動を各ピストン６ごとに制御できるので、ｎ個の液滴１４の量を各液滴１４ごとに制御できる。その結果、基板１１上のｎ個の部位に作製するｎ個の結晶シリコン２０を各結晶シリコン２０ごとに制御できる。
【０１７０】
そして、ｎ個のセット（各セットは、バネ２、磁性体３、コイル４、電源回路５、ピストン６およびシリンダ７からなる）を備えた結晶製造装置１０Ｃにおいて、制御部１５または制御部１５Ａおよび温度検出器３０をさらに備える構成を採用すれば、基板１１上に作製するｎ個の結晶シリコン２０を各結晶シリコン２０ごとにさらに制御できる。
【０１７１】
さらに、結晶製造装置１０Ｃにおいては、小孔７０１〜７０ｎは、一列に配列されていなくてもよく、放射状および同心円状等の任意の形状に配列されていてもよい。
【０１７２】
上記においては、液滴１４（または液滴１４１）を固化して結晶シリコン２０を作製する場合について説明したが、この発明の実施の形態においては、これに限らず、液滴１４（または液滴１４１）を熱源として用いて結晶シリコンを作製するようにしてもよい。
【０１７３】
図１８は、液滴を熱源として用いて結晶シリコンを作製する工程図である。図１８を参照して、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｕｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いてシラン（ＳｉＨ４）ガスを原料として基板１１上にアモルファスシリコン（ａ−Ｓｉ：Ｈ）膜２１を堆積し、引き続いて、プラズマＣＶＤ法を用いてＳｉＨ４ガスおよび酸素（Ｏ２）ガスを原料ガスとしてａ−Ｓｉ：Ｈ膜２１上にシリコン酸化膜２２を堆積する（工程（ａ）参照）。
【０１７４】
その後、シリコン酸化膜２２／ａ−Ｓｉ：Ｈ膜２１／基板１１を結晶製造装置１０のＸＹステージ１２上にセットし、上述した方法によって、液滴１４をシリコン酸化膜２２上の所望の位置に噴出する（工程（ｂ）参照）。
【０１７５】
そうすると、シリコン酸化膜２２上に着弾した液滴１４は、固化して結晶シリコン２０になり、結晶シリコン２０の下側のａ−Ｓｉ：Ｈ膜２１の領域は、液滴１４からの熱によって結晶化し、結晶シリコン２１０がａ−Ｓｉ：Ｈ膜２１中に作製される（工程（ｃ）参照）。
【０１７６】
この場合、結晶シリコン２０の横方向へ液滴１４を随時着弾させれば、ａ−Ｓｉ：Ｈ膜２１全体を結晶化できる。
【０１７７】
このように、この発明の実施の形態においては、結晶製造装置１０，１０Ａ，１０Ｂ，１０Ｃのいずれかを用いて、液滴１４（または液滴１４１）を熱源として用いることによって、結晶シリコンを作製することができる。
【０１７８】
なお、結晶製造装置１０，１０Ａ，１０Ｂ，１０Ｃにおいては、基板１１の面内方向と液滴１４（または液滴１４１）の噴出方向との成す角度が９０度よりも小さくなるように基板１１を保持してもよい。このようにすることによって、基板１１に着弾した液滴１４（または液滴１４１）は、基板１１の傾きによって基板１１の面内方向へ拡がるので、薄膜状の結晶シリコンを作製できる。
【０１７９】
図１９および図２０は、それぞれ、この発明の実施の形態によるＴＦＴの製造方法を示す第１および第２の工程図である。
【０１８０】
図１９を参照して、ガラス基板からなる基板１１上にプラズマＣＶＤ法を用いてＳｉＯ２またはＳｉＯ２／ＳｉＮｘからなるバッファ層４１を形成する。この場合、バッファ層４１の膜厚は、たとえば、２００ｎｍ程度である。そして、たとえば、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）およびタンタル（Ｔａ）のいずれかからなる金属をバッファ層４１上に蒸着し、その蒸着した金属をフォトリソグラフィを用いてパターンニングしてゲート電極４２，４３をバッファ層４１上に作製する（工程（ａ）参照）。
【０１８１】
その後、プラズマＣＶＤ法を用いてゲート電極４２，４３を覆うようにシリコン酸化膜からなるゲート絶縁膜４４を作製する（工程（ｂ）参照）。そして、プラズマＣＶＤ法を用いてポリシリコン膜を全面に形成し、その形成したポリシリコン膜をフォトリソグラフィを用いてパターンニングし、ポリシリコン膜４５〜４８を作製する（工程（ｃ）参照）。
【０１８２】
そうすると、試料の全面にフォトレジストを塗布し、その塗布したフォトレジストをフォトリソグラフィを用いてパターンニングし、フォトレジスト４９をゲート電極４２およびポリシリコン膜４４，４６を覆うように形成する。そして、ｎ型ドーパント(たとえば、リン（Ｐ）)をイオン注入によって注入する。これによって、ｎ型ポリシリコン膜５１，５２がそれぞれポリシリコン膜４７，４８から作製される（工程（ｄ）参照）。
【０１８３】
図２０を参照して、フォトレジスト４９を除去した後に、試料の全面にフォトレジストを塗布し、その塗布したフォトレジストをフォトリソグラフィを用いてパターンニングし、フォトレジスト５３をゲート電極４３およびｎ型ポリシリコン膜５１，５２を覆うように形成する。そして、ｐ型ドーパント(たとえば、ボロン（Ｂ）)をイオン注入によって注入する。これによって、ｐ型ポリシリコン膜５４，５５がそれぞれポリシリコン膜４５，４６から作製される（工程（ｅ）参照）。
【０１８４】
その後、試料を結晶製造装置１０のＸＹステージ１２上にセットし、上述した方法によって、液滴１４をゲート電極４２，４３上に順次噴出する。これによって、ゲート電極４２上に、ｐ型ポリシリコン膜５４，５５に接続された結晶シリコン５６が作製されるとともに、ゲート電極４３上に、ｎ型ポリシリコン膜５１，５２に接続された結晶シリコン５７が作製される（工程（ｆ）参照）。
【０１８５】
なお、この工程（ｆ）においては、ｐ型ポリシリコン膜５４，５５間のゲート絶縁膜４４上およびｎ型ポリシリコン膜５１，５２間のゲート絶縁膜４４上に、２〜１０ｎｍ程度の薄いアモルファスシリコン膜を形成し、その形成したアモルファスシリコン膜上に液滴１４を噴出して結晶シリコン５６，５７を作製するようにしてもよい。この場合、アモルファスシリコン膜は、液滴１４の着弾によって結晶化し、結晶シリコン５６，５７と一体化される。このように、２〜１０ｎｍ程度の薄いアモルファスシリコン膜をゲート絶縁膜４４上に形成しておくことによって、ゲート絶縁膜４４と結晶シリコン５６，５７との密着性を向上できるとともに、ゲート絶縁膜４４と結晶シリコン５６，５７との界面における界面準位密度を低減できる。
【０１８６】
そして、工程（ｆ）の後、プラズマＣＶＤ法を用いて試料の全面にシリコン酸化膜を作製し、その作製したシリコン酸化膜上にフォトレジストを塗布する。その後、その塗布したフォトレジストをフォトリソグラフィを用いてパターンニングし、そのパターンニングしたフォトレジストをマスクとしてシリコン酸化膜をエッチングして層間絶縁膜５８を作製する。引き続いて、ｎ型ポリシリコン膜５１およびｐ型ポリシリコン膜５５に接続されるようにドレイン電極５９を作製し、ｎ型ポリシリコン膜５２に接続されるようにソース電極６０を作製し、ｐ型ポリシリコン膜５４に接続されるようにソース電極６１を作製する。これによって、ｎ型ＴＦＴおよびｐ型ＴＦＴが完成する（工程（ｇ）参照）。
【０１８７】
完成したｐ型ＴＦＴにおいては、結晶製造装置１０を用いて液滴１４を固化して作製した結晶シリコン５６がチャネル層として用いられ、ｎ型ＴＦＴにおいては、結晶製造装置１０を用いて液滴１４を固化して作製した結晶シリコン５７がチャネル層として用いられる。
【０１８８】
従来のＴＦＴを製造するプロセスを用いてチャネル層を作製する場合、上述した工程（ｆ）の代わりに、ｎ型ポリシリコン膜５１，５２およびｐ型ポリシリコン膜５４，５５を覆うようにポリシリコン膜をプラズマＣＶＤ法を用いて作製する工程Ａと、その作製したポリシリコン膜上にフォトレジストを塗布する工程Ｂと、その塗布したフォトレジストをフォトリソグラフィを用いてパターンニングし、ゲート電極４２，４３上にフォトレジストを形成する工程Ｃと、その形成したフォトレジストをマスクとしてポリシリコン膜をエッチングし、ゲート電極４２，４３上にチャネル層を作製する工程Ｄとを用いる。
【０１８９】
したがって、この発明の実施の形態による結晶製造装置１０を用いることによって、４個の工程Ａ〜Ｄを１個の工程で実現することができ、工程数を大幅に減少できる。
【０１９０】
また、シリンダ７の小孔７１から噴出した１個の液滴１４によってチャネル層としての結晶シリコン５６（または結晶シリコン５７）を作製するので、余分なポリシリコン膜をエッチング除去してチャネル層を作製する従来のプロセスを用いた場合よりも材料を有効に使用できる。
【０１９１】
さらに、エッチングによるダメージを減少させることができ、特性の良いＴＦＴを作製できる。
【０１９２】
さらに、フォトレジストの使用回数を減少でき、材料費を削減できる。
【０１９３】
なお、図１９および図２０に示す工程（ａ）〜工程（ｇ）を用いてＴＦＴを製造する場合、工程（ｃ）において、結晶製造装置１０を用いて液滴１４を固化してポリシリコン膜４５〜４８を作製してもよい。これによって、ポリシリコン膜４５〜４８を作製する場合にも、上述した４個の工程Ａ〜Ｄを１個の工程によって実現できる。その結果、工程数をさらに大幅に減少できる。また、材料をさらに有効利用できる。さらに、エッチングによるダメージをさらに低減でき、ＴＦＴの特性をさらに向上できる。
【０１９４】
図２１および図２２は、それぞれ、この発明の実施の形態によるＴＦＴの製造方法を示す第３および第４の工程図である。
【０１９５】
図２１を参照して、上述した方法によってバッファ層４１を基板１１上に作製し、プラズマＣＶＤ法を用いてアモルファスシリコン膜６２をバッファ層４１上に作製する（工程（ａ）参照）。
【０１９６】
そして、フォトリソグラフィを用いてアモルファスシリコン膜６２をパターンニングし、アモルファスシリコン膜６３，６４を作製する。その後、プラズマＣＶＤ法を用いてシリコン酸化膜からなるゲート絶縁膜６５をアモルファスシリコン膜６３，６４を覆うように作製する（工程（ｂ）参照）。
【０１９７】
そうすると、試料を結晶製造装置１０のＸＹステージ１２上にセットし、複数の液滴１４をアモルファスシリコン膜６３上に噴出し、複数の液滴１４をアモルファスシリコン膜６４上に噴出する。その結果、複数の結晶シリコン６６がゲート絶縁膜６５上に作製されるとともに、複数の結晶シリコン６６の下側に結晶シリコン６８がアモルファスシリコン膜６３から作製される。また、複数の結晶シリコン６７がゲート絶縁膜６５上に作製されるとともに、複数の結晶シリコン６７の下側に結晶シリコン６９がアモルファスシリコン膜６４から作製される（工程（ｃ）参照）。
【０１９８】
その後、結晶シリコン６６，６７をフッ酸と硝酸との混合液によって除去し、ゲート絶縁膜６５の全面にＡｌを蒸着によって作製する。そして、その作製したＡｌをフォトリソグラフィを用いてパターンニングし、ゲート電極７２，７３を作製する。引き続いて、フォトレジストを全面に塗布し、その塗布したフォトレジストをフォトリソグラフィを用いてパターンニングし、フォトレジスト７４を結晶シリコン６９およびゲート電極７３を覆うように作製する。そして、ｐ型ドーパントをイオン注入によって注入する。これによって、結晶シリコン６８から結晶シリコン７５およびｐ型結晶シリコン７６，７７が作製される。この場合、結晶シリコン７５は、ゲート電極７２の下側に作製され、ｐ型結晶シリコン７６，７７は、結晶シリコン７５の両側に作製される（工程（ｄ）参照）。
【０１９９】
図２２を参照して、工程（ｄ）の後、フォトレジスト７４を除去し、試料の全面にフォトレジストを新たに塗布する。そして、その塗布したフォトレジストをフォトリソグラフィを用いてパターンニングし、フォトレジスト７８をゲート電極７２、結晶シリコン７５およびｐ型結晶シリコン７６，７７を覆うように作製する。その後、フォトレジスト７８をマスクとしてｎ型ドーパントをイオン注入によって注入する。これによって、結晶シリコン６９から結晶シリコン８２およびｎ型結晶シリコン８３，８４が作製される。この場合、結晶シリコン８２は、ゲート電極７３の下側に作製され、ｎ型結晶シリコン８３，８４は、結晶シリコン８２の両側に作製される。（工程（ｅ）参照）。
【０２００】
そして、工程（ｅ）の後、フォトレジスト７８を除去し、シリコン酸化膜を試料の全面に作製する。その後、シリコン酸化膜上にフォトレジストを塗布し、その塗布したフォトレジストをフォトリソグラフィを用いてパターンニングし、そのパターンニングしたフォトレジストをマスクとしてシリコン酸化膜およびゲート絶縁膜６５をエッチングして層間絶縁膜８５を作製する。そして、ｐ型結晶シリコン７６に接続されるようにソース電極８６を作製し、ｐ型結晶シリコン７７およびｎ型結晶シリコン８３に接続されるようにドレイン電極８７を作製し、ｎ型結晶シリコン８４に接続されるようにソース電極８８を作製する。これによって、ｎ型ＴＦＴおよびｐ型ＴＦＴが完成する（工程（ｆ）参照）。
【０２０１】
このように、図２１および図２２に示す工程（ａ）〜（ｆ）に従ってＴＦＴを作製した場合、液滴１４を噴出して間接的に作製した結晶シリコン７５，８２がチャネル層として用いられる。
【０２０２】
そして、図２１および図２２に示す工程（ａ）〜（ｆ）に従ってＴＦＴを作製した場合も、図１９および図２０に示す工程（ａ）〜（ｇ）に従ってＴＦＴを作製した場合と同様に、従来のＴＦＴを作製するプロセスに対して各種の利点を有する。
【０２０３】
図２３および図２４は、それぞれ、この発明の実施の形態による太陽電池の製造方法を示す第１および第２の工程図である。
【０２０４】
図２３を参照して、犠牲層１１１を基板１１上に作製し、犠牲層１１１／基板１１を結晶製造装置１０のＸＹステージ１２上にセットする。この場合、犠牲層１１１は、基板１１との分離が容易なシリコン酸化膜またはポーラスＳｉ層からなる。
【０２０５】
そして、結晶製造装置１０を用いて、液滴１４を犠牲層１１１へ噴出し、結晶シリコン１１２を作製する。その後、液滴１４を結晶シリコン１１２に隣接する位置へ噴出し、結晶シリコン１１２に接着するように新たな結晶シリコンを作製する（工程（ａ）参照）。
【０２０６】
この処理を繰返し行ない、犠牲層１１１の全面にポリシリコンからなる発電層１１３を作製する（工程（ｂ）参照）。
【０２０７】
その後、発電層１１３の上面１１３Ａ側にＰをイオン注入または不純物拡散させてｎ層１１４を作製する。そして、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）またはＳｎＯ２からなる透明導電膜１１５をｎ層１１４の全面に作製する。この透明導電膜１１５の表面は、テクスチャ化されている。引き続いて、透明導電膜１１５上にフォトレジストを塗布し、その塗布したフォトレジストをフォトリソグラフィを用いてパターンニングし、そのパターンニングしたフォトレジストをマスクとして透明導電膜１１５をエッチングし、その後、Ａｌを全面に蒸着する。そして、フォトレジストを除去すると、ｎ層１１４に接続されたｎ側電極１１６が作製される（工程（ｃ）参照）。なお、工程（ｃ）においては、プラズマＣＶＤ法によってｎ層１１４を堆積することによって接合を形成してもよい。
【０２０８】
図２４を参照して、犠牲層１１１（＝シリコン酸化膜）をフッ酸によって除去し、ｎ側電極１１６／透明導電膜１１５／ｎ層１１４／発電層１１３を基板１１から切り離す。そして、発電層１１３のｎ層１１４側と反対側の表面に、Ｂをイオン注入または不純物拡散してｐ層１１７を作製し、ｐ層１１７上にＡｌを蒸着してｐ側電極１１８を作製する（工程（ｄ）参照）。そして、試料を最終基板１１９に接着して太陽電池が完成する（工程（ｅ）参照）。
【０２０９】
なお、図２３，２４においては、犠牲層１１１／基板１１として絶縁膜／ガラスを用いたが、この発明の実施の形態においては、これに限らず、ポーラスＳｉ／Ｓｉウェハを用いてもよい。この場合、Ｓｉウェハは、再利用が可能であり、ポーラスＳｉ上へ液滴１４を噴出した場合、面方位を制御した単結晶シリコンを成長させることができる。
【０２１０】
図１９および図２０に示す工程（ａ）〜工程（ｇ）を用いてＴＦＴを製造する場合、工程（ａ）〜工程（ｅ）は、半導体と異なる材料からなる異種基板１１（ガラス基板またはプラスチック基板）上に形成された半導体層（ｎ型ポリシリコン膜５１，５２およびｐ型ポリシリコン膜５４，５５）からなる下地層を作製する第１のステップを構成する。
【０２１１】
そして、工程（ａ）は、異種基板１１上にゲート電極４２，４３を作製する第１のサブステップを構成し、工程（ｂ）は、ゲート電極４２，４３上に絶縁層（ゲート絶縁膜４４）を作製する第２のサブステップを構成し、工程（ｃ）〜工程（ｅ）は、絶縁層（ゲート絶縁膜４４）上にドーパントを含む第１および第２の半導体領域（ｎ型ポリシリコン膜５１，５２およびｐ型ポリシリコン膜５４，５５）を作製する第３のサブステップを構成する。
【０２１２】
また、工程（ｆ）は、半導体の構成元素からなる液滴を所望の初速度で異種基板１１上の所望の位置へ噴出して結晶半導体を作製する第２のステップを構成する。
【０２１３】
さらに、工程（ｇ）は、作製された結晶半導体および下地層（ｎ型ポリシリコン膜５１，５２およびｐ型ポリシリコン膜５４，５５）を用いて半導体デバイス（ＴＦＴ）を作製する第３のステップを構成する。
【０２１４】
図２１および図２２に示す工程（ａ）〜工程（ｆ）を用いてＴＦＴを製造する場合、工程（ａ），（ｂ）は、半導体と異なる材料からなる異種基板１１（ガラス基板またはプラスチック基板）上に形成された半導体層（アモルファスシリコン膜６３，６４）／絶縁層（ゲート絶縁膜６５）からなる下地層を作製する第１のステップを構成する。
【０２１５】
そして、工程（ａ）は、非晶質層（アモルファスシリコン膜６３，６４）を異種基板上に作製する第１のサブステップを構成し、工程（ｂ）は、非晶質層（アモルファスシリコン膜６３，６４）上に絶縁層（ゲート絶縁膜６５）を作製する第２のサブステップを構成する。
【０２１６】
また、工程（ｃ）は、半導体の構成元素からなる液滴を所望の初速度で異種基板１１上の所望の位置へ噴出して結晶半導体層（結晶シリコン６８，６９）を作製する第２のステップを構成する。
【０２１７】
さらに、工程（ｄ）〜（ｆ）は、作製された結晶半導体層（結晶シリコン６８，６９）を用いて半導体デバイスを作製する第３のステップを構成する。
【０２１８】
図２３および図２４に示す工程（ａ）〜（ｅ）を用いて太陽電池を製造する場合、工程（ａ）において、犠牲層１１１を基板１１上に作製する工程は、半導体と異なる材料からなる異種基板１１（ガラス基板またはプラスチック基板）上に形成された半導体層（犠牲層１１１）からなる下地層を作製する第１のステップを構成する。
【０２１９】
また、工程（ａ），（ｂ）は、半導体の構成元素からなる液滴を所望の初速度で異種基板１１上の所望の位置へ噴出して結晶半導体層（発電層１１３）を作製する第２のステップを構成する。
【０２２０】
そして、工程（ａ）において、液滴１４を基板１１／犠牲層１１１上に噴出して結晶シリコン１１２を作製する工程は、保持基板と保持基板上に形成された剥離層とからなる下地層上に液滴を噴出して第１の結晶粒を作製する第１のサブステップを構成し、結晶シリコン１１２に接するように液滴１４を噴出して結晶シリコンを作製する工程は、保持基板の面内方向において既に作製された結晶粒（結晶シリコン１１２）に接するように液滴を下地層上へ噴出して第２の結晶粒を作製する第２のサブステップを構成し、基板１１の全
面に結晶シリコン１１２が作製されるまで液滴１４を繰返し噴出して結晶シリコン１１２を作製する工程は、所望の面積を有する結晶半導体層が下地層上に作製されるまで第２のサブステップを繰り返し実行する第３のサブステップを構成する。
【０２２１】
さらに、工程（ｃ）〜（ｅ）は、作製された結晶半導体層（発電層１１３）を用いて半導体デバイスを作製する第３のステップを構成する。
【０２２２】
そして、図１９，２０に示すＴＦＴの製造工程、図２１，２２に示すＴＦＴの製造工程、および図２３，２４に示す太陽電池の製造工程において使用される基板は、半導体基板であってもよいので、上述した下地層は、異種基板または半導体基板からなる基板上に形成された半導体層、または基板上に形成された半導体層／絶縁層からなる。
【０２２３】
また、ソース、ドレイン、チャネル層、ゲート、およびチャネル層とゲートとの間に形成された記録層からなる不揮発性メモリの製造工程において、記録層を結晶半導体層によって作製する場合、下地層は、基板上に形成された絶縁膜からなる。
【０２２４】
したがって、下地層は、一般的には、基板上に形成された半導体層、基板上に形成された絶縁層、および基板上に形成された半導体層／絶縁層のいずれかからなる。
【０２２５】
基板１１として単結晶シリコン基板を用いた場合について説明する。単結晶シリコン基板を基板１１として用いる場合、単結晶シリコン基板をＲＣＡ洗浄によって洗浄した後、約０．１％の希フッ酸に浸漬し、さらに、その後、純水で１０分間、洗浄する。単結晶シリコン基板を希フッ酸によって処理することによって、単結晶シリコン基板の表面が水素によって終端される。
【０２２６】
なお、単結晶シリコン基板の表面を１０００℃で酸化し、その後、希フッ酸によって単結晶シリコン基板の表面をエッチングし、さらに、その後、純水リンスして単結晶シリコン基板の表面を水素によって終端してもよい。この方法を用いた場合、単結晶シリコン基板の表面の平坦性を確保できる。
【０２２７】
また、ｐＨが９〜１０であるバッファードフッ酸（ＢＨＦ）によって単結晶シリコン基板の表面をエッチングしたり、沸騰した超純水によって単結晶シリコン基板を洗浄する方法を用いて単結晶シリコン基板の表面を水素によって終端してもよい。この方法を用いた場合、単結晶シリコン基板の表面における水素結合状態（モノハイドライドまたはダイハイドライド）を制御できる。
【０２２８】
単結晶シリコン基板を洗浄した後、単結晶シリコン基板を結晶製造装置１０のＸＹステージ１２上に設置する。
【０２２９】
なお、単結晶シリコン基板は、（１００）のジャスト面、（１１０）のジャスト面、（１１１）のジャスト面、（１００）の４度オフ面、（１１０）の４度オフ面、および（１１１）の４度オフ面のいずれかの面方位を有する。
【０２３０】
図２５は、Ｘ線回折のスペクトルを示す図である。図２５において、横軸は、回折角（２θ）を表し、縦軸は、回折強度を表す。また、図２５は、（１００）面を有する単結晶シリコン基板上に形成した結晶シリコン、（１１０）面を有する単結晶シリコン基板上に形成した結晶シリコン、（１１１）面を有する単結晶シリコン基板上に形成した結晶シリコン、および石英（Ｑｕａｒｔｚ）基板上に形成した結晶シリコンのＸ線回折の測定結果を示す。そして、図２５においては、参考として、ランダム配向した材料のＸ線回折の測定結果も示されている。
【０２３１】
図２５を参照して、（１００）面を有する単結晶シリコン基板を基板１１として用いて結晶製造装置１０によって結晶シリコンを作製した場合、結晶シリコンは、（４００）の面方位を有し、単結晶シリコン基板の面方位（１００）と同じ面方位を有する。
【０２３２】
また、（１１０）面を有する単結晶シリコン基板を基板１１として用いて結晶製造装置１０によって結晶シリコンを作製した場合、結晶シリコンは、（２２０）の面方位を有し、単結晶シリコン基板の面方位（１１０）と同じ面方位を有する。
【０２３３】
さらに、（１１１）面を有する単結晶シリコン基板を基板１１として用いて結晶製造装置１０によって結晶シリコンを作製した場合、結晶シリコンは、（２２０）の面方位および（１１１）の面方位を有する。
【０２３４】
さらに、石英基板を基板１１として用いて結晶製造装置１０によって結晶シリコンを作製した場合、結晶シリコンは、（３３１）の面方位、（３１１）の面方位および（２２０）の面方位を有し、ランダム配向に近い面方位を有する。
【０２３５】
したがって、（１００）の面方位または（１１０）の面方位を有する単結晶シリコン基板を基板１１として用いた場合、単結晶シリコン基板の面方位と同じ面方位を有する結晶シリコンを作製できることが実証された。
【０２３６】
図２６は、他のＸ線回折のスペクトルを示す図である。なお、図２６は、単結晶シリコン基板の表面を水素で終端しないで結晶製造装置１０によって作製した結晶シリコンのＸ線回折のスペクトルを示す。
【０２３７】
図２６において、横軸は、回折角（２θ）を表し、縦軸は、回折強度を表す。また、図２６は、（１００）面を有する単結晶シリコン基板上に形成した結晶シリコン、（１１０）面を有する単結晶シリコン基板上に形成した結晶シリコン、および（１１１）面を有する単結晶シリコン基板上に形成した結晶シリコンのＸ線回折の測定結果を示す。そして、図２６においても、参考として、ランダム配向した材料のＸ線回折の測定結果が示されている。
【０２３８】
図２６を参照して、（１００）面を有する単結晶シリコン基板を基板１１として用いて結晶製造装置１０によって結晶シリコンを作製した場合、結晶シリコンは、（２２０）の面方位および（４２２）の面方位を有し、単結晶シリコン基板の面方位（１００）と異なる面方位を有する。
【０２３９】
また、（１１０）面を有する単結晶シリコン基板を基板１１として用いて結晶製造装置１０によって結晶シリコンを作製した場合、結晶シリコンは、（２２０）の面方位を有するが、その回折強度は、非常に小さい。
【０２４０】
さらに、（１１１）面を有する単結晶シリコン基板を基板１１として用いて結晶製造装置１０によって結晶シリコンを作製した場合、結晶シリコンは、（１１１）の面方位、（２２０）の面方位および（３１１）の面方位を有する。
【０２４１】
したがって、単結晶シリコン基板の表面を水素によって終端しない場合、単結晶シリコン基板の面方位を反映した結晶シリコンを作製するのは困難である。
【０２４２】
その結果、表面を水素によって終端した単結晶シリコン基板を用いることによって、単結晶シリコン基板の面方位と同じ面方位を有する結晶シリコンを作製できることが実証された。
【０２４３】
そして、表面を水素によって終端した単結晶シリコン基板を用いて作製した結晶シリコンは、単結晶シリコン基板から容易に剥離される。
【０２４４】
一方、表面を水素によって終端していない単結晶シリコン基板を用いて作製した結晶シリコンは、単結晶シリコン基板から剥離されない。そして、表面を水素によって終端していない単結晶シリコン基板を用いた場合について、結晶シリコンが単結晶シリコン基板から剥離されるかの実験を１０回行なったが、１０回とも、結晶シリコンを単結晶シリコン基板から剥離することができなかった。
【０２４５】
したがって、単結晶シリコン基板の表面を水素によって終端することは、結晶シリコンを単結晶シリコン基板から剥離することにも寄与していることが実証された。
【０２４６】
図２７は、この発明の実施の形態によるＴＦＴの断面図である。図２７を参照して、この発明の実施の形態によるＴＦＴ２００は、異種基板２１０と、結晶シリコン２２０と、酸化膜２３０と、ゲート電極２４０とを備える。
【０２４７】
異種基板２１０は、一般的には、半導体と異なる材料からなり、ポリカーボネート（ＰＣ：Ｐｏｌｙｃａｒｂｏｎａｔｅ）、ポリメチルメタアクリレート（ＰＭＭＡ：Ｐｏｌｙｍｅｔｈｙｌｍｅｔｈａｃｒｙｌａｔｅ）、ポリエーテルサルフォン（ＰＥＳ：Ｐｏｌｙｅｔｈｅｒｓｕｌｆｏｎｅ）および環状オレフィン系ポリマー（たとえば、三井化学のアペル）等の熱可塑性樹脂からなる。
【０２４８】
結晶シリコン２２０は、表面が水素によって終端された単結晶シリコン基板を用いて結晶製造装置１０によって作製される。そして、結晶シリコン２２０は、単結晶シリコン基板と同じ面方位を有し、異種基板２１０に埋め込まれている。この場合、結晶シリコン２２０の表面は、異種基板２１０の表面に略一致する。
【０２４９】
そして、結晶シリコン２２０は、ソース領域２２１と、ドレイン領域２２２と、チャネル領域２２３とを含む。ソース領域２２１およびドレイン領域２２２の各々は、ｎ型単結晶シリコンまたはｐ型単結晶シリコンからなる。また、結晶シリコン２２０のソース領域２２１およびドレイン領域２２２以外の領域は、ｉ型単結晶シリコンからなる。
【０２５０】
なお、結晶シリコン２２０のサイズが大きい場合、１つの結晶シリコン２２０中に複数のＴＦＴを形成できる。
【０２５１】
酸化膜２３０は、ＳｉＯ２からなり、結晶シリコン２２０のチャネル領域２２３に接してチャネル領域２２３上に形成される。ゲート電極２４０は、たとえば、Ａｌからなり、酸化膜２３０に接して酸化膜２３０上に形成される。
【０２５２】
図２８から図３０は、それぞれ、図２７に示すＴＦＴ２００の製造方法を説明するための第１から第３の工程図である。
【０２５３】
図２８を参照して、ＴＦＴ２００の製造が開始されると、（１００）の面方位または（１１０）の面方位を有する単結晶シリコン基板をＲＣＡ洗浄し、その後、単結晶シリコン基板を約０．１％の希フッ酸に浸漬し、さらに、単結晶シリコン基板を純水で１０分間洗浄する。これによって、表面が水素によって終端された単結晶シリコン基板３００が得られる（図２８の工程（ａ）参照）。
【０２５４】
そして、単結晶シリコン基板３００を結晶製造装置１０のＸＹステージ１２上に設置する。
【０２５５】
そうすると、上述した方法によって、液滴１４を初速度ｖ０で単結晶シリコン基板３００上の所望の位置へ噴出する（図２８の工程（ｂ）参照）。液滴１４は、単結晶シリコン基板３００に着弾すると、単結晶シリコン基板３００の面方位を反映して固化する。
【０２５６】
その結果、単結晶シリコン基板３００の面方位と同じ面方位を有する結晶シリコン２２０が単結晶シリコン基板３００上に形成される（図２８の工程（ｃ）参照）。
【０２５７】
その後、結晶シリコン２２０を単結晶シリコン基板３００から剥離し、その剥離した結晶シリコン２２０を異種基板２１０上に設置する（図２８の工程（ｄ）参照）。この場合、表面の面方位だけでなく、電流を流す方向の面方位も揃うように結晶シリコン２２０を異種基板２１０上に設置する。たとえば、チャネル領域２２３が＜１００＞方向に沿って形成されるようにソース領域２２１およびドレイン領域２２２が形成される方向に結晶シリコン２２０を配置する。これによって、３軸配向した結晶シリコンを異種基板上に形成できる。
【０２５８】
そして、異種基板２１０を加熱する。そうすると、熱可塑性樹脂からなる異種基板２１０は、軟化し、結晶シリコン２２０は、異種基板２１０へ徐々に埋め込まれる。そして、結晶シリコン２２０が異種基板２１０中へ殆ど埋め込まれると、異種基板２１０を冷却する。これによって、異種基板２１０は、結晶シリコン２２０が埋め込まれた状態で硬化する（図２８の工程（ｅ）参照）。
【０２５９】
図２９を参照して、工程（ｅ）の後、結晶シリコン２２０が埋め込まれた異種基板２１０の全面にレジストを塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン２５０を異種基板２１０および結晶シリコン２２０の表面に形成する。
【０２６０】
そして、レジストパターン２５０をマスクとして用い、ｐ型ドーパント（たとえば、Ｂ）またはｎ型ドーパント（たとえば、Ｐ）をイオン注入によって結晶シリコン２２０へ注入する（図２９の工程（ｆ）参照）。
【０２６１】
その後、レジストパターン２５０を除去すると、ソース領域２２１、ドレイン領域２２２およびチャネル領域２２３が結晶シリコン２２０に形成される（図２９の工程（ｇ）参照）。
【０２６２】
引き続いて、ＳｉＨ４ガスおよびＮ２Ｏガスを原料ガスとしてプラズマＣＶＤ法によってＳｉＯ２からなる酸化膜２６０を試料の全面に形成する（図２９の工程（ｈ）参照）。
【０２６３】
そして、レジストを酸化膜２６０の全面に塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン２７０を酸化膜２６０の表面に形成する。そして、レジストパターン２７０をマスクとして酸化膜２６０をエッチングし、その後、レジストパターン２７０を除去する（図２９の工程（ｉ）参照）。
【０２６４】
その結果、酸化膜２３０が結晶シリコン２２０のチャネル領域２２３に接して形成される（図３０の工程（ｊ）参照）。
【０２６５】
そして、ゲート電極２４０が酸化膜２３０上に形成される。これによって、ＴＦＴ２００が完成する（図３０の工程（ｋ）参照）。
【０２６６】
なお、ソース領域２２１およびドレイン領域２２２は、ゲート電極２４０を形成後に自己整合で形成されてもよい。
【０２６７】
このように、この発明の実施の形態によれば、単結晶シリコン基板３００の面方位と同じ面方位を有する結晶シリコン２２０を作製できるとともに、その作製した結晶シリコン２２０を単結晶シリコン基板３００から容易に剥離できるので、結晶シリコン２２０を用いたＴＦＴを異種基板２１０上に容易に作製できる。
【０２６８】
なお、上述した工程（ａ）〜工程（ｋ）においては、結晶シリコン２２０を異種基板２１０に埋め込んだ後に、イオン注入によってソース領域２２１、ドレイン領域２２２およびチャネル領域２２３を結晶シリコン２２０中に形成したが、この発明の実施の形態においては、これに限らず、結晶シリコン２２０を単結晶シリコン基板３００上に形成した後に、ソース領域２２１、ドレイン領域２２２およびチャネル領域２２３を結晶シリコン２２０中に形成し、その後、結晶シリコン２２０を単結晶シリコン基板３００から剥離して異種基板２１０に埋め込むようにしてもよい。
【０２６９】
図３１は、マトリックス状に配置されたＴＦＴを製造する方法を説明するための一部の工程図である。
【０２７０】
図３１を参照して、マトリックス状に配置されたＴＦＴ２００を作製する場合、表面が水素によって終端された単結晶シリコン基板３００を結晶製造装置１０のＸＹステージ１２に設置する。
【０２７１】
そして、ＸＹステージ１２をＸ軸方向およびＹ軸方向に移動させながら液滴１４を初速度ｖ０で単結晶シリコン基板３００の所望の位置へ噴出し、結晶シリコン２２０をマトリックス状に単結晶シリコン基板３００上に形成する（図３１の工程（ａ）参照）。
【０２７２】
その後、マトリックス状に配置された複数の結晶シリコン２２０を異種基板２１０に載せ、異種基板２１０を加熱して複数の結晶シリコン２２０を異種基板２１０に埋め込む（図３１の工程（ｂ）参照。
【０２７３】
そして、複数の結晶シリコン２２０の各々について、図２９および図３０に示す工程（ｆ）〜工程（ｋ）を実行して、マトリックス状に配置されたＴＦＴを異種基板２１０に作製する。
【０２７４】
この場合も、ソース領域２２１、ドレイン領域２２２およびチャネル領域２２３を複数の結晶シリコン２２０の各々に形成した後に、複数の結晶シリコン２２０を異種基板２１０に埋め込んでもよい。
【０２７５】
なお、上記においては、結晶シリコン２２０のうち、ソース領域２２１およびドレイン領域２２２以外の領域は、ｉ型単結晶シリコンからなると説明したが、この発明の実施の形態においては、これに限らず、結晶シリコン２２０のうち、ソース領域２２１およびドレイン領域２２２以外の領域は、ｎ型単結晶シリコンであってもよく、ｐ型単結晶シリコンであってもよい。
【０２７６】
ソース領域２２１およびドレイン領域２２２以外の領域がｎ型単結晶シリコンからなる場合、ソース領域２２１およびドレイン領域２２２の各々は、ｐ型単結晶シリコンからなり、ソース領域２２１およびドレイン領域２２２以外の領域がｐ型単結晶シリコンからなる場合、ソース領域２２１およびドレイン領域２２２の各々は、ｎ型単結晶シリコンからなる。
【０２７７】
また、マトリックス状に配置されたＴＦＴを作製する場合、好ましくは、結晶製造装置１０Ｃを使用する。これによって、単結晶シリコン基板３００をＸ軸方向およびＹ軸方向のうちの一方の方向のみへ移動させることによって、マトリックス状に配置された複数の結晶シリコン２２０を単結晶シリコン基板３００上に形成できる。
【０２７８】
図３２は、この発明の実施の形態による太陽電池の斜視図である。また、図３３は、図３２に示す線ＸＸＸＩＩＩ−ＸＸＸＩＩＩ間における太陽電池の断面図である。
【０２７９】
図３２および図３３を参照して、太陽電池４００は、異種基板４１０と、裏面電極４２０と、結晶シリコン４３０と、酸化膜４４０と、表面電極４５０とを備える。
【０２８０】
異種基板４１０は、一般的には、半導体と異なる材料からなり、ガラスおよびフレキシブル基板（樹脂等）等からなる。裏面電極４２０は、たとえば、銀（Ａｇ）からなり、異種基板４１０および結晶シリコン４３０に接して異種基板４１０と結晶シリコン４３０との間に形成される。この場合、裏面電極４２０は、結晶シリコン４３０の全面に接する。
【０２８１】
結晶シリコン４３０は、裏面電極４２０に接して裏面電極４２０上に形成される。酸化膜４４０は、ＳｉＯ２からなり、結晶シリコン４３０に接して結晶シリコン４３０上に形成される。そして、酸化膜４４０は、約０．２μｍの厚みを有する。
【０２８２】
表面電極４５０は、たとえば、Ａｌからなり、酸化膜４４０が形成されていない領域で結晶シリコン４３０に接して結晶シリコン４３０上に形成される。そして、表面電極４５０は、方向ＤＲ１において所定の間隔（たとえば、数ミリ）で配置された複数の線状金属４５１，４５２と、方向ＤＲ１に沿って配置された線状金属４５３とからなる。
【０２８３】
線状金属４５３は、複数の線状金属４５１，４５２を連結する。そして、複数の線状金属４５１，４５２の各々は、数百μｍの幅および１ｍｍ程度の厚みを有し、線状金属４５３は、２ｍｍ程度の幅および数百μｍの厚みを有する。
【０２８４】
結晶シリコン４３０は、多結晶シリコンまたは単結晶シリコンからなり、異種基板４１０と反対側の表面にピラミッド構造ＰＹＭを有する。そして、結晶シリコン４３０は、ｐ型結晶シリコン４３１と、ｎ＋型結晶シリコン４３２とを含む。
【０２８５】
ｐ型結晶シリコン４３１は、１００〜２００μｍの厚みを有する。そして、ｐ型結晶シリコン４３１のキャリア密度は、１０１６ｃｍ−３〜１０１７ｃｍ−３である。
【０２８６】
ｎ＋型結晶シリコン４３２は、ピラミッド構造ＰＹＭ側に形成され、０．１〜０．２μｍの厚みを有する。そして、ｎ＋型結晶シリコン４３２のキャリア密度は、１０１９ｃｍ−３以上である。
【０２８７】
ピラミッド構造ＰＹＭは、１μｍ程度の大きさを有し、略四角錐の形状からなる。
【０２８８】
このように、太陽電池４００は、異種基板４１０に垂直な方向にｐ−ｎ接合を有するとともに、表面にピラミッド構造ＰＹＭを有する。
【０２８９】
その結果、太陽電池４００は、表面における反射を低減して光を内部へ導入できるとともに、その導入した光を内部に閉じ込めることができる。そして、ｐ−ｎ接合中およびｐ−ｎ接合の近傍で発生した電子−正孔は、空乏層中の電界によって結晶シリコン４３０の厚み方向へ分離され、電子は、ｎ＋型結晶シリコン４３２側へ移動し、正孔は、裏面電極４２０側へ移動する。
【０２９０】
また、ｐ−ｎ接合から離れたｐ型結晶シリコン４３１中で発生した電子および正孔は、拡散によってそれぞれｎ＋型結晶シリコン４３２側および裏面電極４２０側へ移動する。
【０２９１】
そして、ｎ＋型結晶シリコン４３２側へ移動した電子は、ｎ＋型結晶シリコン４３２と酸化膜４４０との界面における再結合を抑制されてｎ＋型結晶シリコン４３２中を移動し、表面電極４５０に到達する。また、正孔は、裏面電極４２０へ到達する。これによって、電子および正孔は、発電に寄与する。
【０２９２】
図３４から図３７は、それぞれ、図３２および図３３に示す太陽電池４００の製造方法を説明するための第１〜第４の工程図である。
【０２９３】
図３４を参照して、太陽電池４００の製造が開始されると、（１００）の面方位または（１１０）の面方位を有する単結晶シリコン基板５００をＲＣＡ洗浄し、その後、単結晶シリコン基板５００の表面を異方性エッチングして、マトリックス状に配置された複数の凹部５０１を単結晶シリコン基板５００の表面に形成する。この場合、複数の凹部５０１の各々は、単結晶シリコン基板５００の厚み方向に突出したピラミッド構造ＰＹＭからなる。
【０２９４】
そして、単結晶シリコン基板５００を約０．１％の希フッ酸に浸漬し、その後、単結晶シリコン基板５００を純水で１０分間洗浄する。これによって、単結晶シリコン基板５００の表面が水素によって終端される（図３４の工程（ａ）参照）。
【０２９５】
その後、単結晶シリコン基板５００を結晶製造装置１０のＸＹステージ１２に設置し、ＸＹステージ１２をＸ軸方向およびＹ軸方向に移動させながら液滴１４を初速度ｖ０で単結晶シリコン基板５００の全面に噴出する（図３４の工程（ｂ）参照）。この場合、液滴１４は、ｐ型シリコンの融液からなる。
【０２９６】
その結果、ｐ型シリコンからなる結晶シリコン５０２が単結晶シリコン基板５００上に形成される（図３４の工程（ｃ）参照）。
【０２９７】
図３５を参照して、工程（ｃ）の後、結晶シリコン５０２を単結晶シリコン基板５００から剥離すると、ピラミッド構造ＰＹＭが表面に形成された結晶シリコン５０２が得られる（図３５の工程（ｄ）参照）。
【０２９８】
そして、イオン注入によってＰ原子をピラミッド構造ＰＹＭが形成された表面側から結晶シリコン５０２に注入する。これによって、ｐ型結晶シリコン４３１とｎ＋型結晶シリコン４３２とからなる結晶シリコン４３０が形成される（図３５の工程（ｅ）参照）。
【０２９９】
その後、結晶シリコン４３０のｎ＋型結晶シリコン４３２側の全面を酸素雰囲気中で酸化し、酸化膜５０３を形成する（図３５の工程（ｆ）参照）。
【０３００】
引き続いて、レジストを試料の全面に塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン５０４を形成する（図３５の工程（ｇ）参照）。
【０３０１】
図３６を参照して、工程（ｇ）の後、レジストパターン５０４をマスクとして酸化膜５０３をエッチングする。これによって、酸化膜４４０が形成される（図３６の工程（ｈ）参照）。
【０３０２】
その後、レジストパターン５０４をマスクとしてＡｌを蒸着し（図３６の工程（ｉ）参照）、レジストパターン５０４を除去する。その結果、表面電極４５０が形成される（図３６の工程（ｊ）参照）。
【０３０３】
図３７を参照して、工程（ｊ）の後、Ａｇを結晶シリコン４３０の裏面に蒸着し、裏面電極４２０を形成する（図３７の工程（ｋ）参照）。
【０３０４】
そして、試料を接着剤によって異種基板４１０に接着させる。これによって、太陽電池４００が完成する（図３７の工程（ｌ）参照）。この場合、加熱硬化型のシリコーン接着剤（たとえば、ダウ・コーニング）、および導電性ペースト（たとえば、銀ペーストおよび銅ペースト等）が接着剤として用いられる。
【０３０５】
シリコーン接着剤が接着剤として用いられる場合、シリコーン接着剤を異種基板４１０の全面に塗布し、その塗布したシリコーン接着剤の上に試料を置き、加熱する。これによって、シリコーン接着剤が硬化し、試料が異種基板４１０に接着する。
【０３０６】
また、導電性ペーストが接着剤として用いられる場合、導電性ペーストを異種基板４１０に印刷し、その印刷した導電性ペーストに試料を接着させ、導電性ペーストを乾燥する。これによって、試料が異種基板４１０に接着する。
【０３０７】
また、ボンディングフィルムによる転写（たとえば、日立化成ＨＩＡＴＴＡＣＨ）によって試料を異種基板４１０に接着してもよく、約１５０℃の加熱焼成を用いたフレキシブル基板への転写（たとえば、東洋インキＲＥＸＡＬＰＨＡ）によって試料を異種基板４１０に接着してもよい。
【０３０８】
このように、結晶製造装置１０を用いれば、表面にピラミッド構造ＰＹＭを有する結晶シリコン５０２を容易に作製できる。
【０３０９】
また、図３４から図３７に示す工程（ａ）〜工程（ｌ）に従って太陽電池４００を製造する場合、結晶シリコン５０２を作製するための単結晶シリコン基板５００を１回作製すれば、その作製した単結晶シリコン基板５００を何回も使用できるので、１個の太陽電池４００を製造するごとにピラミッド構造ＰＹＭを形成するための異方性エッチングが不要である。
【０３１０】
さらに、図３４から図３７に示す工程（ａ）〜工程（ｌ）に従って太陽電池４００を製造する場合、シリコンの塊をスライスする必要がないので、原料を節約できる。その結果、太陽電池のコストを低減できる。
【０３１１】
なお、上記においては、結晶シリコン５０２を単結晶シリコン基板５００から剥離した後に裏面電極４２０を形成すると説明したが、この発明の実施の形態においては、これに限らず、図３４に示す工程（ｃ）の後に裏面電極４２０を形成し、その後、結晶シリコン５０２を単結晶シリコン基板５００から剥離するようにしてもよい。つまり、図３７に示す工程（ｋ）を図３４に示す工程（ｃ）と図３５に示す工程（ｄ）との間に挿入してもよい。
【０３１２】
また、上記においては、結晶シリコン４３０は、ｐ型結晶シリコン４３１と、ｎ＋型結晶シリコン４３２とからなると説明したが、この発明の実施の形態においては、これに限らず、結晶シリコン４３０は、１００〜２００μｍの厚みを有するｎ型結晶シリコンと、０．１μｍ〜０．２μｍの厚みを有するｐ＋型結晶シリコンとからなっていてもよい。
【０３１３】
この場合、図３４に示す工程（ｂ）において、ｎ型シリコンからなる液滴１４が初速度ｖ０で単結晶シリコン基板５００上へ噴出され、図３５に示す工程（ｅ）において、Ｂがイオン注入によって結晶シリコン４３０へ注入される。
【０３１４】
図３８は、この発明の実施の形態による他の太陽電池の斜視図である。また、図３９は、図３８に示す線ＸＸＸＩＸ−ＸＸＸＩＸ間における太陽電池の断面図である。
【０３１５】
図３８および図３９を参照して、太陽電池４００Ａは、図３２および図３３に示す太陽電池４００の結晶シリコン４３０を結晶シリコン４３０Ａに代えたものであり、その他は、太陽電池４００と同じである。
【０３１６】
結晶シリコン４３０Ａは、図３３に示す結晶シリコン４３０にｐ＋型結晶シリコン４３３を追加したものであり、その他は、結晶シリコン４３０と同じである。
【０３１７】
ｐ＋型結晶シリコン４３０Ａは、多結晶シリコンまたは単結晶シリコンからなり、ｐ型結晶シリコン４３１および裏面電極４２０に接してｐ型結晶シリコン４３１と裏面電極４２０との間に形成される。そして、ｐ＋型結晶シリコン４３３は、１０１９ｃｍ−３以上のキャリア密度および０．１μｍ〜０．２μｍの厚みを有する。
【０３１８】
太陽電池４００Ａにおいては、結晶シリコン４３０Ａは、ｐ＋型結晶シリコン４３３を裏面電極４２０側に有するので、裏面電極４２０側へ拡散した電子が裏面電極４２０で再結合するのを抑制する。また、結晶シリコン４３０Ａは、ｎ＋型結晶シリコン４３２を表面電極４５０側に有するので、表面電極４５０側へ拡散した正孔が表面電極４５０で再結合するのを抑制する。その結果、発電に寄与する電子数および正孔数を増加させることができ、太陽電池４００Ａの変換効率を向上できる。
【０３１９】
太陽電池４００Ａは、図３４から図３７に示す工程（ａ）〜工程（ｌ）の工程（ｅ）と工程（ｆ）との間に、イオン注入によってＢを結晶シリコン４３０に注入する工程を追加した工程に従って製造される。
【０３２０】
また、太陽電池４００Ａを製造する場合、図３４に示す工程（ｃ）の後、イオン注入によってＢを結晶シリコン５０２中へ注入し、その後に、結晶シリコン５０２を単結晶シリコン基板５００から剥離するようにしてもよい。
【０３２１】
図４０は、この発明の実施の形態によるさらに他の太陽電池の斜視図である。また、図４１は、図４０に示す線ＸＸＸＸＩ−ＸＸＸＸＩ間における太陽電池の断面図である。
【０３２２】
図４０および図４１を参照して、太陽電池４００Ｂは、図３２および図３３に示す太陽電池４００の結晶シリコン４３０を結晶シリコン４３０Ｂに代えたものであり、その他は、太陽電池４００と同じである。
【０３２３】
結晶シリコン４３０Ｂは、多結晶シリコンまたは単結晶シリコンからなる。そして、結晶シリコン４３０Ｂは、裏面電極４２０と、酸化膜４４０および表面電極４５０とに接して裏面電極４２０と、酸化膜４４０および表面電極４５０との間に形成される。
【０３２４】
結晶シリコン４３０Ｂは、ｎ型結晶シリコン４３４と、ｐ＋型結晶シリコン４３５と、ｎ＋型結晶シリコン４３６とを含む。
【０３２５】
ｎ型結晶シリコン４３４は、１００μｍ〜２００μｍの厚みを有するとともに、１０１６ｃｍ−３〜１０１７ｃｍ−３のキャリア密度を有する。
【０３２６】
ｐ＋型結晶シリコン４３５は、０．１μｍ〜０．２μｍの厚みを有するとともに、１０１９ｃｍ−３以上のキャリア密度を有する。
【０３２７】
ｎ＋型結晶シリコン４３６は、０．１μｍ〜０．２μｍの厚みを有するとともに、１０１９ｃｍ−３以上のキャリア密度を有する。
【０３２８】
太陽電池４００Ｂは、太陽電池４００Ａと同様にして、ｐ＋型結晶シリコン４３５によって電子の再結合を抑制し、ｎ＋型結晶シリコン４３６によって電子の再結合を抑制する。
【０３２９】
したがって、太陽電池４００Ｂの変換効率を向上できる。
【０３３０】
太陽電池４００Ｂは、上述した太陽電池４００Ａの製造方法と同じ方法によって製造される。
【０３３１】
上記においては、ＴＦＴ２００は、単結晶シリコンからなる結晶シリコン２２０を備えると説明したが、この発明の実施の形態においては、これに限らず、ＴＦＴ２００は、単結晶ゲルマニウムからなる結晶ゲルマニウム、または単結晶シリコンゲルマニウムからなる結晶シリコンゲルマニウムを備えていてもよい。この場合、結晶ゲルマニウムは、所定の面方位を有する単結晶ゲルマニウム基板を基板１１として用いて結晶製造装置１０によって作製される。また、酸化膜２３０は、ＧｅＯ２からなる。
【０３３２】
また、太陽電池４００，４００Ａ，４００Ｂも、結晶シリコン４３０，４３０Ａ，４３０Ｂに代えて結晶ゲルマニウム、または結晶シリコンゲルマニウムを備えていてもよい。この場合、結晶ゲルマニウムは、多結晶ゲルマニウムまたは単結晶ゲルマニウムからなる。そして、結晶ゲルマニウムは、表面に複数の凹部５０１（図３４参照）が形成された単結晶ゲルマニウム基板を基板１１として用いて結晶製造装置１０によって作製される。また、酸化膜４４０は、ＧｅＯ２からなる。また、結晶シリコンゲルマニウムは、多結晶シリコンゲルマニウムまたは単結晶シリコンゲルマニウムからなる。そして、結晶シリコンゲルマニウムは、表面に複数の凹部５０１（図３４参照）が形成された単結晶シリコン基板または単結晶ゲルマニウム基板を基板１１として用いて結晶製造装置１０によって作製される。また、酸化膜４４０は、ＳｉＯ２またはＧｅＯ２からなる。
【０３３３】
さらに、この発明の実施の形態においては、結晶製造装置１０Ａ，１０Ｂ，１０Ｃのいずれかを用いてＴＦＴ２００および太陽電池４００，４００Ａ，４００Ｂを作製してもよい。
【０３３４】
結晶製造装置１０を用いて半導体デバイスを作製する場合、上述したように、フォトレジストおよびフォトリソグラフィを用いてパターンニングによって半導体層を作製する工程を液滴１４を噴出して半導体層を作製する工程に代えられるので、この発明による半導体デバイスの製造方法は、パターンニングを用いて作製可能な半導体層を液滴１４を基板に向けて噴出することによって作製する工程を備えるものであればよい。
【０３３５】
また、結晶製造装置１０を用いれば、上述したＴＦＴおよび太陽電池以外の半導体デバイスを容易に作製できる。たとえば、量子ドットを備えた記憶メモリを容易に作製できる。また、３次元ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）も容易に作製できる。
【０３３６】
なお、上記においては、結晶製造装置１０を用いたＴＦＴおよび太陽電池の作製について説明したが、この発明の実施の形態においては、これに限らず、結晶製造装置１０Ａ，１０Ｂ，１０Ｃを用いてＴＦＴおよび太陽電池等の半導体デバイスを作製してもよい。
【０３３７】
特に、結晶製造装置１０Ｃは、１回の液滴の噴出によって、一列に配列されたｎ個の結晶半導体層を作製できるので、基板１１をｎ個の結晶半導体層の配列方向と直交する方向へ移動させることによって、マトリックス状に配列されたＴＦＴを容易に作製できる。したがって、結晶製造装置１０Ｃは、マトリックス状に配列されたＴＦＴの作製に好適な結晶製造装置である。
【０３３８】
また、シリコン融液１３は、ｎ型ドーパントまたはｐ型ドーパントを含むシリコン融液からなっていてもよい。この場合、イオン注入を用いずに、ｎ型ポリシリコン膜５１，５２およびｐ型ポリシリコン膜５４，５５を液滴１４の１回の噴出によって作製でき、図１９および図２０に示す工程（ａ）〜（ｇ）の工程数をさらに減少してＴＦＴを作製できる。
【０３３９】
さらに、シリンダ７，７０は、シリコン融液１３に代えて、シリコンゲルマニウム融液またはゲルマニウム融液を保持していてもよい。
【０３４０】
さらに、結晶製造装置１０，１０Ａ，１０Ｂ，１０Ｃにおいては、上述した電磁誘導による方法に限らず、弾性波または電界を用いて液滴１４（または液滴１４１）を噴出するようにしてもよい。この弾性波を用いて液滴１４（または液滴１４１）を噴出する方法は、トランスジューサによって弾性波をシリコン融液１３に印加し、その印加された弾性波によってシリコン融液１３を振動させて液滴１４（または液滴１４１）を小孔７１；７０１〜７０ｎから噴出させる方法である。また、電界を用いて液滴１４（または液滴１４１）を噴出する方法は、電極とシリコン融液１３との間に電圧を印加し、静電誘導によって液滴１４（または液滴１４１）を噴出させる方法である。
【０３４１】
この発明の実施の形態においては、シリンダ７，７０は、「融液保持部」を構成する。
【０３４２】
また、小孔７１；７０１〜７０ｎは、「噴出口」を構成し、小孔７０１〜７０ｎは、「複数の微小孔」を構成する。
【０３４３】
さらに、バネ２、磁性体３、コイル４および電源回路５は、「噴出部」を構成する。
【０３４４】
さらに、ＸＹステージ１２は、「移動部」を構成する。
【０３４５】
さらに、ｎ型ポリシリコン膜５１，５２は、それぞれ、「第１の半導体領域」および「第２の半導体領域」を構成し、ｐ型ポリシリコン膜５４，５５は、それぞれ、「第１の半導体領域」および「第２の半導体領域」を構成する。
【０３４６】
さらに、結晶シリコン２２０，４３０，４３０Ａ，４３０Ｂの各々は、「半導体層」を構成し、ゲート電極２４０は、「電極」を構成する。
【０３４７】
さらに、ソース領域２２１は、「第１の領域」を構成し、ドレイン領域は、「第２の領域」を構成する。
【０３４８】
さらに、裏面電極４２０は、「第１の電極」を構成し、表面電極４５０は、「第２の電極」を構成する。
【０３４９】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【０３５０】
この発明は、半導体の構成元素からなる融液を用いて結晶を製造する結晶製造装置およびそれを用いた半導体デバイスの製造方法に適用される。
【符号の説明】
【０３５１】
１  架台、２  バネ、３  磁性体、４  コイル、５  電源回路、６  ピストン、７  シリンダ、７Ｂ  底面、１１  基板、１４  液滴、７１  小孔。
【図１】
2010077010.tif 000003
【図２】
2010077010.tif 000004
【図３】
2010077010.tif 000005
【図４】
2010077010.tif 000006
【図５】
2010077010.tif 000007
【図６】
2010077010.tif 000008
【図７】
2010077010.tif 000009
【図８】
2010077010.tif 000010
【図９】
2010077010.tif 000011
【図１０】
2010077010.tif 000012
【図１１】
2010077010.tif 000013
【図１２】
2010077010.tif 000014
【図１３】
2010077010.tif 000015
【図１４】
2010077010.tif 000016
【図１５】
2010077010.tif 000017
【図１６】
2010077010.tif 000018
【図１７】
2010077010.tif 000019
【図１８】
2010077010.tif 000020
【図１９】
2010077010.tif 000021
【図２０】
2010077010.tif 000022
【図２１】
2010077010.tif 000023
【図２２】
2010077010.tif 000024
【図２３】
2010077010.tif 000025
【図２４】
2010077010.tif 000026
【図２５】
2010077010.tif 000027
【図２６】
2010077010.tif 000028
【図２７】
2010077010.tif 000029
【図２８】
2010077010.tif 000030
【図２９】
2010077010.tif 000031
【図３０】
2010077010.tif 000032
【図３１】
2010077010.tif 000033
【図３２】
2010077010.tif 000034
【図３３】
2010077010.tif 000035
【図３４】
2010077010.tif 000036
【図３５】
2010077010.tif 000037
【図３６】
2010077010.tif 000038
【図３７】
2010077010.tif 000039
【図３８】
2010077010.tif 000040
【図３９】
2010077010.tif 000041
【図４０】
2010077010.tif 000042
【図４１】
2010077010.tif 000043