(57)【要約】【課題】データ記録時の書き込み時間およびデータ未記録領域が存在するディスクの読出し時間を短縮するウォブル信号生成回路及びウォブル信号生成方法を提供すること【解決手段】本発明にかかるウォブル信号生成回路は、光ディスクのデータ未記録領域から読み出される第１のウォブル信号に利得を与える可変ゲインアンプ５と、光ディスクのデータ未記録領域から読み出される第１のウォブル信号と異なる位相を有する第２のウォブル信号に利得を与える可変ゲインアンプ６と、可変ゲインアンプ５により利得を与えられた第１のウォブル信号と可変ゲインアンプ６により利得を与えられた第２のウォブル信号の振幅を実質的に同一とするように制御するゲイン制御回路１８とを備えるものである。【選択図】図１
2010238270.tif 000002
【特許請求の範囲】
【請求項１】
光ディスクのデータ未記録領域から読み出される第１のウォブル信号に利得を与える第１のゲインアンプと、
光ディスクのデータ未記録領域から読み出される前記第１のウォブル信号と異なる位相を有する第２のウォブル信号に利得を与える第２のゲインアンプと、
前記第１のゲインアンプにより利得を与えられた第１のウォブル信号と前記第２のゲインアンプにより利得を与えられた第２のウォブル信号の振幅を実質的に同一とするように制御する制御手段とを備えるウォブル信号生成回路。
【請求項２】
前記第２のゲインアンプにより利得を与えられた第２のウォブル信号を用いて、前記第１のゲインアンプにより利得を与えられた第１のウォブル信号成分を除去するウォブル信号除去手段をさらに備え、
前記制御手段は、前記ウォブル信号除去手段によって生成された残留ウォブル信号に基づいて、前記第１のゲインアンプにより利得を与えられた第１のウォブル信号と前記第２のゲインアンプにより利得を与えられた第２のウォブル信号の振幅を実質的に同一とするように制御することを特徴とする請求項１記載のウォブル信号生成回路。
【請求項３】
前記第２のウォブル信号は前記第１のウォブル信号と実質的に逆の位相を有し、
前記ウォブル信号除去手段は、前記第１のゲインアンプにより利得を与えられた第１のウォブル信号に前記第２のゲインアンプにより利得を与えられた第２のウォブル信号を加算することを特徴とする請求項２記載のウォブル信号生成回路。
【請求項４】
前記第１のゲインアンプは、光ディスクのデータ記録領域から読み出される第１の光ディスク信号に利得を与え、
前記第２のゲインアンプは、前記第１のＲＦ信号と実質的に同一の位相を有する第２の光ディスク信号に利得を与え、
前記第２のゲインアンプにより利得を与えられた第２の光ディスク信号を用いて前記第１のゲインアンプにより利得を与えられた第１の光ディスク信号を除去する光ディスク信号除去手段と、
前記ウォブル信号除去手段により生成された残留ウォブル信号と前記光ディスク信号除去手段により生成された残留光ディスク信号のどちらか一方を選択する選択手段とをさらに備える請求項１乃至３のいずれか１項に記載のウォブル信号生成回路。
【請求項５】
光ディスクのデータ記録領域とデータ未記録領域を判定する判定手段をさらに備え、
前記選択手段は、前記判定手段により、データ未記録領域と判定された場合は前記ウォブル信号除去手段により生成された残留ウォブル信号を選択し、データ記録領域と判定された場合は前記光ディスク信号除去手段により生成された残留光ディスク信号を選択することを特徴とする請求項４記載のウォブル信号生成回路。
【請求項６】
前記制御手段は、前記選択手段により選択された前記残留ウォブル信号と前記残留光ディスク信号のどちらか一方の信号に基づいて、前記第１のウォブル信号と前記第２のウォブル信号の振幅を実質的に同一とするか又は前記第１の光ディスク信号と前記第２の光ディスク信号の振幅を実質的に同一とするように制御することを特徴とする請求項４又は５記載のウォブル信号生成回路。
【請求項７】
前記判定手段によりデータ記録領域と判定された場合は、前記第１のゲインアンプ及び前記第２のゲインアンプにより利得を与えられた光ディスク信号から、ウォブル信号を除去する遮断周波数を設定するフィルタ手段をさらに備えることを特徴とする請求項５又は６記載のウォブル信号生成回路。
【請求項８】
前記選択手段により選択された前記ウォブル信号除去手段により生成された残留ウォブル信号又は前記光ディスク信号除去手段により生成された残留光ディスク信号からランドプリピット信号を除去するランドプリピット除去手段をさらに備えることを特徴とする請求項４乃至７のいずれか１項に記載のウォブル信号生成回路。
【請求項９】
光ディスクのデータ未記録領域から読み出される第１のウォブル信号に利得を与え、
前記第１のウォブル信号と逆の位相を有する第２のウォブル信号に利得を与え、
前記利得を与えられた第１のウォブル信号と前記利得を与えられた第２のウォブル信号の振幅を実質的に同一とするように制御するウォブル信号生成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はウォブル信号生成回路及びウォブル信号生成方法に関し、特に利得制御を用いたウォブル信号の生成に関する。
【背景技術】
【０００２】
近年、音楽や映像分野において大規模かつ高倍速化が要求されるＤＶＤ（Digital Versatile Disk）やブルーレイディスク等の記録再生可能な光ディスク装置の普及に伴い、記録時における書き込み時間を短縮する要求が高まっている。特にＤＶＤやブルーレイディスク等の光ディスクにおいて、データ未記録状態のディスクやデータ未記録領域が多いディスクにおいては、データ未記録領域からデータ記録領域に突入した際の無駄なアクセス時間（読み出し時間）を減らすことが記録及び読み込み時間の短縮に大きな効果があることが知られている。
【０００３】
光ディスクへのデータの記録方式としてウォブルグルーブ方式がある。光ディスクの表面にはグルーブと定義される溝部分と、ランドと定義される溝と溝の間の凸部分が存在する。ランドは一定の周期でうねるように設けられており、このうねりをウォブルと定義する。このウォブルから生成されるウォブル信号を読み取ることにより、正確なデータ記録位置を算出することができる。また、データはグルーブに記録される。その他の光ディスクへのデータの記録方式としてウォブルランドグルーブ方式等もあり、この方式は、グルーブの他に、ランドにもデータを記録する方式である。
【０００４】
このような方式において、正確にデータを読み取るために、ウォブル信号の生成が重要となる。以下に、特許文献１に記載されているウォブル信号の生成の原理について図５を用いて説明する。
【０００５】
データ記録済みの光ディスクの再生を行う場合、理想的には図５に示したように、ディスク面から光１３０が光検出器１３１の分割部分Ａ、Ｂ、Ｃ及びＤに対してそれぞれ均等に反射する。この時ディスク回転方向に沿って配置された分割部分Ａ及びＤが生成するＡ＋Ｄ信号（以下、「Ｓ１信号」とする）と分割部分Ｂ及びＣが生成するＢ＋Ｃ信号（以下「Ｓ２信号」とする）における、これら信号に含まれるＲＦ信号成分は同位相で同振幅となる。また、Ｓ１信号及びＳ２信号に含まれるウォブル信号は逆位相で同振幅となる。従って光ディスク信号であるＳ１信号からＳ２信号を減算することにより、これら信号に含まれるＲＦ信号成分が相殺され、ウォブル信号成分のみを含む（Ａ＋Ｄ）−（Ｂ＋Ｃ）信号を取り出すことができる。
【０００６】
次に、特許文献２に記載されているウォブル信号生成回路の構成について図６を用いて説明する。ウォブル信号生成回路には、光ディスク信号であるＳ１信号およびＳ２信号が入力される。Ｓ１信号およびＳ２信号について、それぞれ、２系統の独立した低域通過フィルタで構成された記録パルス除去フィルタ（以下、「ＬＰＦ（Low Pass Filter）」とする）５０および５１でフィルタリング処理を行う。さらに、高域通過フィルタで構成された偏芯成分除去フィルタ（以下、「ＨＰＦ（High Pass Filter）」とする）５２および５３でフィルタリング処理を行う。フィルタリング処理されたＳ１信号及びＳ２信号に対して、可変ゲインアンプ（以下、「ＶＧＡ（Variable Gain Amplifier）」とする）５４および５５で利得を与え、その後、減算器５６で光ディスク信号Ｓ１から光ディスク信号Ｓ２を減算する処理を行う。
【０００７】
光検出器の取り付け精度などが原因で、光ディスク信号Ｓ１およびＳ２の振幅は互いに異なる場合がある。この場合、ＶＧＡ５４および５５それぞれの出力信号ＷＧＡおよびＷＧＢの振幅もまた互いに異なることとなる。そのため、減算器５６の出力信号ＷＤＦにはＲＦ信号成分が残留することとなる。そこで、帯域通過フィルタ（以下、ＢＰＦ「（Band Pass Filter）」とする）５７で出力信号ＷＤＦに残留するＲＦ信号成分を除去してウォブル信号Ｓ３を抽出する。その後、ウォブル信号Ｓ３は、２値化回路５８によって二値化される。
【０００８】
次に、出力信号ＷＤＦに残留するＲＦ信号成分の除去について説明する。まず、出力信号ＷＤＦに含まれるＲＦ信号のみを取り出すために、高域通過フィルタで構成されたウォブル信号除去フィルタ（ＨＰＦ）６０でウォブル信号を除去した出力信号ＷＤＨ１を生成し、位相比較回路６３に出力する。同様に、出力信号ＷＧＡについても、高域通過フィルタで構成されたウォブル信号除去フィルタ（ＨＰＦ）６１でウォブル信号を除去した出力信号ＷＧＧを生成し、比較器６２に出力する。比較器６２は、基準電圧Ｖｒｅｆに対して出力信号ＷＧＧを二値化した出力信号ＷＤＨ２を生成し、位相比較回路６３に出力する。位相比較回路６３は、出力信号ＷＤＨ１と出力信号ＷＤＨ２とで位相比較を行い、かつ出力信号ＷＤＨ１の振幅を検出し、その結果である出力信号ＷＳＡを出力する。そして、低域通過フィルタ（ＬＰＦ）６４は、出力信号ＷＳＡを整流して、直流電圧の出力信号ＷＳＬを出力する。
【０００９】
図７は、位相比較回路６３による位相比較および振幅検出の概要を説明するためのグラフである。出力信号ＷＤＨ１と出力信号ＷＤＨ２との位相関係は、出力信号ＷＧＡと出力信号ＷＧＢとの信号振幅の大きさで決まる。すなわち、図７（ａ）に示したように、出力信号ＷＧＡ＞出力信号ＷＧＢのとき、出力信号ＷＤＨ１と出力信号ＷＤＨ２とは同位相となる。位相比較回路６３は、基準電圧Ｖｒｅｆに対して正側に整流された出力信号ＷＳＡを出力する。この結果、出力信号ＷＳＬは、基準電圧Ｖｒｅｆに対して正の電圧となる。
【００１０】
一方、図７（ｂ）に示したように、信号ＷＧＡ＜信号ＷＧＢのとき、信号ＷＤＨ１と信号ＷＤＨ２とは逆位相であり、位相比較回路６３は、基準電圧Ｖｒｅｆに対して負側に整流された出力信号ＷＳＡを出力する。この結果、出力信号ＷＳＬは、基準電圧Ｖｒｅｆに対して負の電圧となる。
【００１１】
図６に戻り、比較器６５は、基準電圧Ｖｒｅｆに対して出力信号ＷＳＬを二値化した出力信号ＷＣＰを出力する。チャージポンプ６６は、基準電圧Ｖｒｅｆに対する出力信号ＷＣＰの値の正負に応じて、容量素子６７に対して電流を流し込むまたは引き込む。これにより容量素子６７に生じるゲインコントロール電圧ＷＧＣを、ＶＧＡ５５にフィードバックし、ＶＧＡ５５が光ディスク信号Ｓ２に与える利得を制御する。
【００１２】
図８は、ＶＧＡ５５へのフィードバック制御の概要を示すグラフである。図８（ａ）に示したように、出力信号ＷＧＡ＞出力信号ＷＧＢのとき、信号ＷＳＬの電圧は基準電圧Ｖｒｅｆよりも高くなる。このとき、チャージポンプ６６は容量素子６７に電流を流し込む方向に動作する。この結果、容量素子６７のゲインコントロール電圧ＷＧＣは、時間経過に伴い上昇する。これに対応して、ＶＧＡ５５の利得が上がり、出力信号ＷＧＢの振幅が次第に大きくなる。出力信号ＷＧＢの振幅増幅は、出力信号ＷＳＬが基準電圧Ｖｒｅｆに到達するまで続く。
【００１３】
一方、図８（ｂ）に示したように、出力信号ＷＧＡ＜出力信号ＷＧＢのとき、出力信号ＷＳＬの電圧は基準電圧Ｖｒｅｆよりも低くなる。このとき、チャージポンプ６６は容量素子６７から電流を引き込む方向に動作する。この結果、容量素子６７のゲインコントロール電圧ＷＧＣは、時間経過に伴い降下する。これに対応して、ＶＧＡ６の利得が下がり、出力信号ＷＧＢの振幅が次第に小さくなる。出力信号ＷＧＢの振幅減衰は、出力信号ＷＳＬが基準電圧Ｖｒｅｆに到達するまで続く。上記のフィードバック制御により、出力信号ＷＳＬが基準電圧Ｖｒｅｆと等しくされる。すなわち、出力信号ＷＧＡおよび出力ＷＧＢに残留するＲＦ信号成分の振幅が等しくされる。これにより、出力信号ＷＤＦに残留するＲＦ信号成分をほぼゼロにまで除去することができる。
【００１４】
また、ウォブル検波回路５９を設け、抽出したウォブル信号Ｓ３の振幅を検出させ、その検出結果に応じてＶＧＡ５４をフィードバック制御する。これにより、ウォブル信号Ｓ３の振幅を一定に保つことができ、低ジッタのクロックを得ることができる。
【００１５】
また、追記型または書き換え可能な光ディスクにおいてデータが記録されていないデータ未記録領域を再生する場合、光ディスクから読み取られた光ディスク信号にはＲＦ信号が含まれない。この場合、ＲＦ信号と比較して振幅の小さいウォブル信号に基づいて、ＷＤＨ２信号を生成するため、図７に示した出力信号ＷＤＨ２が不安定となり、回路に不正な過渡応答が生じるおそれがある。そのため、データ未記録領域の再生時には、ＶＧＡ５４およびＶＧＡ５５の利得を所定値に設定する。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開平８−１９４９６９号公報
【特許文献２】特開２００５−１９６８４６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１７】
特許文献１及び特許文献２で説明した技術には、データ未記録領域からデータ記録領域に突入時、または、データ未記録ディスク挿入時にウォブル信号が安定せず、データを読むまでに時間がかかるという問題がある。
【００１８】
データ未記録領域でＶＧＡ５４およびＶＧＡ５５の振幅を検出する手段がないためＶＧＡ５４およびＶＧＡ５５のゲインを固定ゲインに設定することしかできない。そのため、ＶＧＡ５４およびＶＧＡ５５のデータ未記録領域とデータ記録領域でのゲイン差により過渡応答が発生するためである。
【００１９】
データ未記録領域ではＲＦ信号が存在しないため、図７の出力信号ＷＤＨ１、出力信号ＷＧＧが基準電圧Ｖｒｅｆ固定になり、図７に示すような出力信号ＷＤＨ１、出力信号ＷＤＨ２の信号が生成できず、位相比較回路６３が正常動作できない。
【００２０】
特許文献１及び２のウォブル信号生成回路では、データ未記録領域時はＶＧＡ５４およびＶＧＡ５５のゲインを所定値（固定ゲイン）に設定する必要がある。また、前記ゲイン設定値は、光検出器等の設置に伴うバラツキを考慮されていない理想的な信号が入ってくることを想定して決められており、ＶＧＡ５４およびＶＧＡ５５を同一ゲインに設定する。しかし、光検出器から入力される信号は、理想入力振幅を１００％とした場合に５０％〜２００％程度ばらつくことがある。そのため、ＶＧＡ５４およびＶＧＡ５５を同一ゲインに設定しても、出力信号ＷＧＡ、出力信号ＷＧＢはほとんど同じ振幅にならない。
【００２１】
また、光検出器から入力される信号の振幅がＳ１信号とＳ２信号でばらついている場合は、データ記録領域では出力信号ＷＧＡと出力信号ＷＧＢの振幅レベルをあわせるようなゲインになっている。そのため、ＶＧＡ５およびＶＧＡ６に設定されるゲインも異なる。さらに、データ未記録領域でのＶＧＡ５４およびＶＧＡ５５のゲインとデータ記録領域でのＶＧＡ５４およびＶＧＡ５５のゲインは異なる。このため、データ未記録領域からデータ記録領域に突入した場合は、出力信号ＷＧＡおよび出力信号ＷＧＢに過渡応答が発生し、データ未記録領域のＶＧＡゲインとデータ記録領域のＶＧＡゲイン差が大きい場合、過渡応答時間が長くなり、ウォブル信号が安定しない区間が発生し、データを読み込む時間が遅くなる。
【００２２】
図９は、従来のデータ未記録領域からデータ記録領域突入時のタイミング図である。条件として、光検出器からの入力信号がばらつきにより、理想入力振幅に対しＳ１信号の振幅が大きく、Ｓ２信号の振幅が小さい。さらに、データ未記録領域時のＶＧＡ５４およびＶＧＡ５５の設定ゲインをＧ１、データ記録領域時のＶＧＡ５４のゲインをＧ２、 データ記録領域時のＶＧＡ５５のゲインをＧ３とする。
【００２３】
データ未記録領域からデータ記録領域に突入した場合は、ＶＧＡ５４のゲインがＧ１＞Ｇ２のため、ＶＧＡ５４の出力振幅がクランプする区間が発生する。前記クランプ区間は、ウォブル信号が潰れているためにウォブル信号が存在しない。ＶＧＡ５５の出力振幅は、ＶＧＡ５５のゲインがＧ１＜Ｇ３のため、出力振幅が小さくなり、小さな振幅のウォブル信号しか得られない。そのため、ＶＧＡ５４およびＶＧＡ５５のゲインがそれぞれＧ２、Ｇ３に達するまでウォブル振幅が安定せずウォブル信号の不安定区間Ｔ２が存在する。
【００２４】
次に、光検出器からの入力信号がばらつき、Ｓ１、Ｓ２とも小さい場合について説明する。条件としては、図９においてＶＧＡ５４の出力振幅はＶＧＡ５５の出力振幅と同振幅で、ＶＧＡ５５の出力と位相が逆相であり、データ記録領域時のＶＧＡ５４のゲインはＶＧＡ５５のデータ記録領域時のゲインと同じゲインであるＧ３と想定する。
【００２５】
Ｔ１までのデータ未記録領域では、ＶＧＡ５およびＶＧＡ６の出力振幅がともに小さいため、ウォブル信号の目標振幅値Ｖｗに対しウォブル振幅が小さくなる。また、データ未記録領域からデータ記録領域に突入後もＶＧＡ５４およびＶＧＡ５５のゲインがＧ３に達するまでの区間は、ウォブル信号が小さいため、Ｔ１＋Ｔ２の区間ウォブル振幅が小さく、ウォブル信号が不安定な区間が存在し、前記区間では２値化回路９後のウォブル用ＰＬＬがロックするのに時間がかかり、最悪はロックできず読み込みエラーやディスク判別エラーになるためである。
【課題を解決するための手段】
【００２６】
本発明の第１の実施の態様にかかるウォブル信号生成回路は、光ディスクのデータ未記録領域から読み出される第１のウォブル信号に利得を与える第１のゲインアンプと、光ディスクのデータ未記録領域から読み出される前記第１のウォブル信号と異なる位相を有する第２のウォブル信号に利得を与える第２のゲインアンプと、前記第１のゲインアンプにより利得を与えられた第１のウォブル信号と前記第２のゲインアンプにより利得を与えられた第２のウォブル信号の振幅を実質的に同一とするように制御する制御手段とを備えるものである。
【００２７】
また、本発明の第２の実施の態様にかかるウォブル信号生成方法は、光ディスクのデータ未記録領域から読み出される第１のウォブル信号に利得を与え、前記第１のウォブル信号と逆の位相を有する第２のウォブル信号に利得を与え、前記利得を与えられた第１のウォブル信号と前記利得を与えられた第２のウォブル信号の振幅を実質的に同一とするように制御することである。
【００２８】
本発明では、ウォブル信号の振幅を実質的に同一とするように制御を行うため、データ未記録領域からデータ記録領域に突入する際にも同一のゲインを設定することが可能となることから、ゲイン差により生じる過渡応答時間を短くすることができる。
【発明の効果】
【００２９】
本発明により、データ記録時の書き込み時間およびデータ未記録領域が存在するディスクの読み出し時間を短縮するウォブル信号生成回路及びウォブル信号生成方法を提供することができる。
【図面の簡単な説明】
【００３０】
【図１】実施の形態１にかかるウォブル信号生成回路の構成図である。
【図２】実施の形態１にかかるＲＥＣＤ信号の概要図である。
【図３】実施の形態１にかかるＬＰＰ信号の概要図である。
【図４】実施の形態１にかかるデータ未記録領域からデータ記録領域突入時のタイミングを示す図である。
【図５】実施の形態１にかかるウォブル信号生成回路に入力される信号の概要図である。
【図６】従来のウォブル信号生成回路の構成図である。
【図７】従来の位相比較回路による位相比較方法の概要図である。
【図８】従来の可変ゲインアンプへのフィードバック制御の概要図である。
【図９】従来のデータ未記録領域からデータ記録領域突入時のタイミングを示す図である。
【発明を実施するための形態】
【００３１】
（実施の形態１）
以下、図面を参照して本発明の実施の形態について説明する。図１は本発明の実施の形態１にかかるウォブル信号生成回路の構成図である。ウォブル信号生成回路はＬＰＦ１、２と、ＨＰＦ３、４、１１、１２と、ＶＧＡ５、６と、減算器７、１３と、ＢＰＦ８と、２値化回路９と、振幅検出回路１０、１７と、加算器１４と、セレクト回路１５と、クリップ回路１６と、ゲイン制御回路１８と、ＲＥＣＤ出力回路１９を備えている。ＬＰＦ１、２に入力されるＳ１信号及びＳ２信号は図５で説明した信号と同様である。
【００３２】
ここで、第１のゲインアンプはＶＧＡ５に対応し、第２のゲインアンプはＶＧＡ６に対応し、制御手段はゲイン制御回路１８に対応し、ウォブル信号除去手段は加算器１４に対応し、光ディスク信号除去手段は減算器１３に対応し、選択手段はセレクト回路１５に対応し、判定手段はＲＥＣＤ出力回路１９に対応し、フィルタ手段はＨＰＦ１１、１２に対応し、ランドプリピット除去手段はクリップ回路１６に対応する。
【００３３】
ＬＰＦ１は、低域通過フィルタであり、特定の閾値よりも低い周波数信号のみを通過させるよう、Ｓ１信号のフィルタリングを行う。フィルタリングされた信号ＷＬＡはＨＰＦ３に出力される。ＬＰＦ２も同様に、入力されたＳ２信号をフィルタリングし、フィルタリングした信号ＷＬＢをＨＰＦ４に出力する。
【００３４】
ＨＰＦ３は、高域通過フィルタであり、特定の閾値よりも高い周波数信号のみを通過させるよう、ＷＬＡ信号のフィルタリングを行う。フィルタリングされたＷＨＡ信号は、ＶＧＡ５に出力される。ＨＰＦ４も同様に、入力されたＷＬＢ信号をフィルタリングし、フィルタリングしたＷＨＢ信号をＶＧＡ６に出力する。
【００３５】
ＶＧＡ５は、可変ゲインアンプであり、取得したＷＨＡ信号に利得を与える。利得とは、具体的には、ＷＨＡ信号の振幅を増大させることである。ＷＨＡ信号の振幅の増大幅は、ゲイン制御回路１８から通知されるゲインコントロール電圧に基づいて決定される。利得を与えられたＷＧＡ信号は、減算器７及びＨＰＦ１２に出力される。ＶＧＡ６も同様に、取得したＷＨＢ信号に利得を与え、利得を与えられたＷＧＢ信号は減算器７及びＨＰＦ１１に出力される。ＷＨＢ信号の増大幅は、ゲイン制御回路１８から通知されるゲインコントロール電圧に基づいて決定される。
【００３６】
減算器７は、ＶＧＡ５より取得したＷＧＡ信号から、ＶＧＡ６より取得したＷＧＢ信号を減算する。ここで、データ記録領域においては、Ｓ１信号、Ｓ２信号ともにＲＦ信号を含んでいる。Ｓ１信号とＳ２信号に含まれるＲＦ信号は同位相であるため、Ｓ１信号に基づいて生成されているＷＧＡ信号から、Ｓ２信号に基づいて生成されているＷＧＢ信号を減算することにより、ＲＦ信号が除去されることになる。但し、Ｓ１信号とＳ２信号の振幅が同一でない場合は、ＲＦ信号は完全には除去されない。つまり、残留ＲＦ信号が生じる。減算器７にて生成されたＷＤＦ信号（残留ＲＦ信号を含む）は、ＢＰＦ８に出力される。
【００３７】
ＢＰＦ８は、残留ＲＦ信号を除去すべく、フィルタ処理を行う。フィルタ処理されたＳ３信号は、２値化回路９及び振幅検出回路１０に出力される。
【００３８】
振幅検出回路１０は、取得したＳ３信号の出力振幅を検出する。Ｓ３信号はウォブル信号を示すものであり、ウォブル信号の振幅には、目標振幅値としてＶｗが設定されている。ここで、振幅検出回路１０は、検出した出力振幅に関する信号ＷＤＴＤをゲイン制御回路１８に対して出力することにより、ゲイン制御回路１８は、データ記録領域及びデータ未記録領域においてウォブル信号の振幅が目標振幅値Ｖｗの一定値となるように、ＶＧＡ５及びＶＧＡ６のゲインを制御する。
【００３９】
ＨＰＦ１１はＶＧＡ６から取得したＷＧＢ信号をフィルタリング処理する。ここで、ＨＰＦ１１は、ＲＥＣＤ信号（データ未記録領域検出信号）出力回路１９から取得したＲＥＣＤ信号に基づいて、データ記録領域かデータ未記録領域かを判断する。
【００４０】
ここで、図２を用いて、ＲＥＣＤ信号について説明する。データを記録可能な光ディスクにおいて、ＲＦ信号が存在するデータ記録領域Ｔ１及びＴ３と、ＲＦ信号が存在しないデータ未記録領域Ｔ２が存在する。ＲＥＣＤ信号は、ＲＦ信号が存在するデータ記録領域Ｔ１、Ｔ３ではハイレベルになり、ＲＦ信号が存在しないデータ未記録領域Ｔ２ではロウレベルになる信号である。ＲＥＣＤ信号出力部１９から出力されるＲＥＣＤ信号は、ＨＰＦ１１、１２とセレクト回路１５と、クリップ回路１６に入力される。
【００４１】
図１に戻り、ＨＰＦ１１は、ＲＥＣＤ信号に基づいてデータ記録領域と判断した場合には、ウォブル信号を除去できる遮断周波数を設定する。ここで、ウォブル信号の周波数は記録するメディアおよび倍速毎に予め定められているものとする。データ未記録領域と判断した場合には、ウォブル信号が通過できる遮断周波数を設定する。フィルタリング処理されたＷＨＧＢ信号は、減算器１３又は加算器１４に出力される。ＨＰＦ１１は、ウォブル信号が除去される遮断周波数を設定しフィルタリングしたＷＨＧＢ信号を減算器１３に出力し、ウォブル信号が通過される遮断周波数を設定しフィルタリングしたＷＨＧＢ信号を加算器１４に出力してもよい。ＨＰＦ１２も同様に、ＶＧＡ５から取得したＷＧＡ信号をフィルタリング処理し、ＷＨＧＡ信号を減算器１３又は加算器１４に出力する。
【００４２】
減算器１３は、ＨＰＦ１２の出力信号ＷＨＧＡからＨＰＦ１１の出力信号ＷＨＧＢを減算する。これにより、データ記録領域におけるＶＧＡ５の出力信号ＷＧＡとＶＧＡ６の出力信号ＷＧＢの振幅差分であるＲＦ信号（以下、「残留ＲＦ信号」とする）が出力される。残留ＲＦ信号を示すＷＤＩＦ信号は、セレクト回路１５に出力される。
【００４３】
加算器１４は、ＨＰＦ１２の出力信号ＷＨＧＡにＨＰＦ１１の出力信号ＷＨＧＢを加算する。Ｓ１信号とＳ２信号のウォブル信号は逆位相であることから、加算器１４でＳ１信号とＳ２信号を加算することにより、データ未記録領域ＶＧＡ５の出力信号ＷＧＡとＶＧＡ６の出力信号ＷＧＢの振幅差分のウォブル信号（以下、「残留ウォブル信号」とする）が出力される。残留ウォブル信号を示すＷＡＤＤ信号は、セレクト回路１５に出力される。
【００４４】
セレクト回路１５は、ＲＥＣＤ出力回路から取得したＲＥＣＤ信号に基づいて、データ記録領域かデータ未記録領域かを判断する。データ記録領域の場合、減算器１３から取得したＷＤＩＦ信号を選択し、データ未記録領域の場合、加算器１４から取得したＷＡＤＤ信号を選択する。セレクト回路１５は、選択した信号をＳＬＤ信号としてクリップ回路１６に出力する。
【００４５】
クリップ回路１６は、光ディスクであるＤＶＤ−Ｒ／ＲＷディスクに存在するＬＰＰ（Land Pre Pit）信号を除去する。ＬＰＰとは、光ディスク上に配置されているランド部分にアドレス情報を示すために設けられた途切れ部分を示す。
【００４６】
クリップ回路１６の動作について、図３を用いて説明する。セレクト回路１５から出力されるＳＬＯ信号はウォブル信号とＬＰＰ信号を含んでいる。ＬＰＰ信号はウォブル信号に対して約２〜３倍の振幅がある。そこで、クリップ回路は、ＬＰＰ信号を除去するために、上限クリップ電圧ＶＣ１、下限クリップ電圧ＶＣ２を設定する。クリップ回路１６に入力されたＳＬＤ信号は、クリップ電圧ＶＣ１及びＶＣ２でクリップされることで、ＬＰＰ信号を除去する。
【００４７】
図１に戻り、クリップ回路１６から出力される信号ＣＬＤは、振幅検出回路１７に出力される。
【００４８】
振幅検出回路１７は、残留ＲＦ信号もしくは残留ウォブル信号の振幅を検出し、ゲイン制御回路１８に検出結果を示すＲＤＴＤ信号を出力する。
【００４９】
ゲイン制御回路１８は、取得したＲＤＴＤ信号に示される残留ＲＦ信号もしくは残留ウォブル信号の振幅レベルに応じて、ＶＧＡ６のゲインコントロール電圧ＷＧＣを生成し、最終的に残留ＲＦ信号もしくは残留ウォブル信号がゼロになるようにＶＧＡ６のゲインを制御する。もしくは、ＶＧＡ５のゲインコントロール電圧ＷＧＤを生成し、ＷＧＣ及びＷＧＤによりＶＧＡ５及びＶＧＡ６を制御して、最終的に残留ＲＦ信号もしくは残留ウォブル信号がゼロになるようにしてもよい。さらに、振幅検出回路１０から取得したＷＤＴＤ信号に基づいて、Ｓ３信号の振幅を、データ記録領域及びデータ未記録領域において、目標振幅値であるＶｗにするようＶＧＡ５、ＶＧＡ６のゲインを制御する。
【００５０】
ここで、図４を用いて、データ未記録領域からデータ記録領域突入時のタイミングとゲインコントロールについて説明する。図４において、前提とする条件は、データ未記録領域時のＶＧＡ５及びＶＧＡ６の設定ゲインをＧ１、データ記録領域時のＶＧＡ５のゲインをＧ２、データ記録領域時のＶＧＡ６のゲインをＧ３とする。また、ウォブル信号の振幅は、ウォブル信号の目標振幅値Ｖｗより小さく、ＶＧＡ５のゲインがＧ１＞Ｇ２、ＶＧＡ６のゲインがＧ１＜Ｇ３の状態とする。
【００５１】
ウォブル振幅は、ウォブル信号の目標振幅値Ｖｗと不一致で、かつ、ＶＧＡ５の出力振幅とＶＧＡ６の出力振幅が不一致な期間Ｔ３では、ウォブル振幅が目標振幅値Ｖｗより小さいので、目標振幅値Ｖｗに達するまでＶＧＡ５のゲインが上がる。ＶＧＡ６のゲインは、ＶＧＡ５の出力振幅＞ＶＧＡ６の出力振幅なので、ＶＧＡ５の振幅とＶＧＡ６の振幅を同振幅にしようと動作するため、ＶＧＡ６のゲインが上がる。
【００５２】
期間Ｔ４では、ウォブル振幅は、ウォブル信号の目標振幅値Ｖｗと一致したが、ＶＧＡ５の出力振幅はＶＧＡ６の出力振幅よりも大きく、不一致となっている。そのため、ＶＧＡ５の振幅とＶＧＡ６の振幅を同振幅にしようと動作するため、ＶＧＡ６のゲインが上がる。また、ＶＧＡ６のゲインがあがるとウォブル振幅は、目標設定値Ｖｗより大きくなるため、ＶＧＡ５のゲインが下がる方向に動作する。
【００５３】
最終的に、ＶＧＡ５のゲイン及びＶＧＡ６のゲインはＶＧＡ５出力振幅とＶＧＡ６の出力振幅が同振幅、ウォブル振幅がウォブル信号の目標振幅値Ｖｗになるように動作し、ＶＧＡ５のゲインはＧ２、ＶＧＡ６のゲインはＧ３になる。
【００５４】
以上説明したように、本発明の実施の形態１にかかるウォブル信号生成回路を用いることにより、データ未記録領域におけるウォブル信号の振幅に基づいたゲインコントロールを行うことが出来る。これにより、データ未記録領域とデータ記録領域において、同一のゲインを設定することが可能となり、ウォブル信号の振幅が不安定になる区間を短くできる。これより、データを読み込むまでの処理時間を早くすることができる。さらに、データ未記録領域とデータ記録領域において、それぞれゲインコントロールをすることにより、それぞれの領域において最適なゲインを設定することができる。
【００５５】
また、本発明の実施の形態１にかかるウォブル信号生成回路を用いることにより、Ｓ１信号とＳ２信号のウォブル信号の振幅もしくはＲＦ信号の振幅を実質的に同一にすることで、ウォブル信号を高精度に抽出することができる。
【００５６】
また、本発明の実施の形態１にかかるウォブル信号生成回路を用いることにより、常にウォブル振幅を一定振幅にすることができる。これは、データ記録領域とデータ未記録領域ともにウォブル信号振幅が一定になるように、振幅検出回路１０にてウォブル信号の振幅を検出し、ゲイン制御回路１８によりウォブル信号が目標振幅になるようにＶＧＡ５およびＶＧＡ６のゲインを制御しているからである。
【００５７】
また、本発明の実施の形態１にかかるウォブル信号生成回路を用いることにより、データ未記録領域でもウォブル振幅を目標振幅に維持でき、ウォブル信号を検出しやすくなるため、データ未記録ディスク挿入時のメディア判別処理を早くすることができる。
【００５８】
（その他の実施の形態）
実施の形態１においては、データ未記録領域とデータ記録領域において、それぞれＶＧＡ５及びＶＧＡ６から出力されるＷＧＡ及びＷＧＢのゲインを制御している。ここで、データ記録領域においては、データ未記録領域において設定したゲインを引き継いでＶＧＡ５及びＶＧＡ６に与えるゲインを設定してもよい。この場合、図１のセレクト回路１５は不要となり、加算器１４から出力される残留ウォルブ信号の振幅に基づいてゲイン制御回路１８は、ＶＧＡ５及びＶＧＡ６に与えるゲインを設定する。
【００５９】
これにより、データ未記録領域からデータ記録領域へ突入する際に異なるゲインを設定することを回避することができ、データを読み込むまでの時間を短くすることができる。
【００６０】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
【符号の説明】
【００６１】
１、２  ＬＰＦ
３、４、１１、１２  ＨＰＦ
５、６  ＶＧＡ
７、１３  減算器
８  ＢＰＦ
９  ２値化回路
１０、１７  振幅検出回路
１４  加算器
１５  セレクト回路
１６  クリップ回路
１８  ゲイン制御回路
１９  ＲＥＣＤ出力回路
【図１】
2010238270.tif 000003
【図２】
2010238270.tif 000004
【図３】
2010238270.tif 000005
【図４】
2010238270.tif 000006
【図５】
2010238270.tif 000007
【図６】
2010238270.tif 000008
【図７】
2010238270.tif 000009
【図８】
2010238270.tif 000010
【図９】
2010238270.tif 000011