(57)【要約】【課題】部品点数の増大によるコストの増大を抑えることが可能なマルチフェーズの部分共振型昇圧コンバータ及び部分共振型双方向コンバータを提供することを目的とする。【解決手段】電圧ＶＲ１がゼロになった後、昇圧用スイッチング素子２７をオンし、電圧ＶＲ３がゼロになった後、昇圧用スイッチング素子２８をオンして、昇圧用スイッチング素子２７、２８をそれぞれＺＶＳ制御すると共に、電流ＩＲ３がゼロになった後、部分共振用スイッチング素子３３をオフして、部分共振用スイッチング素子３３をＺＣＳ制御する部分共振型昇圧コンバータ２２において、部分共振用スイッチング素子３３に接続される部分共振用インダクタ３１の一方端と部分共振用スイッチング素子３３に接続される部分共振用インダクタ３２の一方端とを互いに接続し、各フェーズの部分共振用スイッチング素子を共通化させる。【選択図】図１
2010088246.tif 000002
【特許請求の範囲】
【請求項１】
電源と負荷との間に並列接続される第１及び第２の昇圧用インダクタと、
前記負荷側において前記第１の昇圧用インダクタとグランドとの間に設けられる第１の昇圧用スイッチング素子と、
前記負荷側において前記第２の昇圧用インダクタと前記グランドとの間に設けられる第２の昇圧用スイッチング素子と、
前記第１の昇圧用インダクタと共にトランスを構成する第１の部分共振用インダクタと、
前記第１の部分共振用インダクタと接続され、前記第２の昇圧用インダクタと共にトランスを構成する第２の部分共振用インダクタと、
前記第１及び第２の部分共振用インダクタの接続点と前記グランドとの間に設けられる部分共振用スイッチング素子と、
カソードが前記第１の部分共振用インダクタに接続され、アノードが前記第１の昇圧用インダクタに接続される第１のダイオードと、
カソードが前記第２の部分共振用インダクタに接続され、アノードが前記第２の昇圧用インダクタに接続される第２のダイオードと、
前記電源の電圧と所望な電圧との差分と所定周波数の第１の三角波とに基づいて、第１のパルス信号を生成し、前記差分と前記第１の三角波を反転させた第２の三角波とに基づいて第２のパルス信号を生成し、前記第１の三角波の半分のデューティの第３のパルス信号を生成するＰＷＭデューティ設定回路と、
前記第１〜第３のパルス信号、前記第１の昇圧用スイッチング素子にかかる第１の電圧、前記第１の部分共振用インダクタを介して前記部分共振用スイッチング素子にかかる第２の電圧、前記第２の昇圧用スイッチング素子にかかる第３の電圧、及び前記第２の部分共振用インダクタを介して前記部分共振用スイッチング素子にかかる第４の電圧に基づいて、前記第１及び第２の昇圧用スイッチング素子並びに前記部分共振用スイッチング素子のそれぞれのオン、オフを制御することにより前記電源の電圧を前記所望な電圧にして前記負荷に印加させる部分共振型昇圧コンバータ制御回路と、
を備え、
前記部分共振型昇圧コンバータ制御回路は、前記第１のパルス信号がハイレベルになると、前記部分共振用スイッチング素子をオンさせ、前記第３のパルス信号がハイレベルで、かつ、前記第１の電圧が所定電圧以下になると、前記第１の昇圧用スイッチング素子をオンさせ、前記第２の電圧が前記第１の電圧以上になると、前記部分共振用スイッチング素子をオフさせ、前記第１のパルス信号がローレベルになると、前記第１の昇圧用スイッチング素子をオフさせ、
前記第２のパルス信号がハイレベルになると、前記部分共振用スイッチング素子をオンさせ、前記第３のパルス信号がローレベルで、かつ、前記第３の電圧が前記所定電圧以下になると、前記第２の昇圧用スイッチング素子をオンさせ、前記第４の電圧が前記第３の電圧以上になると、前記部分共振用スイッチング素子をオフさせ、前記第２のパルス信号がローレベルになると、前記第２の昇圧用スイッチング素子をオフさせる
ことを特徴とする部分共振型昇圧コンバータ。
【請求項２】
電源と負荷との間に並列接続される第１及び第２の昇圧用インダクタと、
前記負荷側において前記第１の昇圧用インダクタとグランドとの間に設けられる第１の昇圧用スイッチング素子と、
前記負荷側において前記第２の昇圧用インダクタと前記グランドとの間に設けられる第２の昇圧用スイッチング素子と、
一方端が前記第１の昇圧用インダクタに接続され、前記第１の昇圧用インダクタとトランスを構成する第１の部分共振用インダクタと、
一方端が前記第２の昇圧用インダクタに接続され、前記第２の昇圧用インダクタとトラ
ンスを構成する第２の部分共振用インダクタと、
アノードが前記第１の部分共振用インダクタの他方端に接続される第１のダイオードと、
アノードが前記第２の部分共振用インダクタの他方端に接続され、カソードが前記第１のダイオードのカソードに接続される第２のダイオードと、
前記第１及び第２のダイオードの接続点と前記グランドとの間に設けられる第１の部分共振用スイッチング素子と、
カソードが前記第１の部分共振用インダクタと前記第１のダイオードとの接続点に接続される第３のダイオードと、
カソードが前記第２の部分共振用インダクタと前記第２のダイオードとの接続点に接続され、アノードが前記第３のダイオードのアノードに接続される第４のダイオードと、
前記負荷と前記第３及び第４のダイオードの接続点との間に設けられる第２の部分共振用スイッチング素子と、
前記電源の電圧と所望な電圧との差分と所定周波数の第１の三角波とに基づいて、第１のパルス信号を生成し、前記差分と前記第１の三角波を反転させた第２の三角波とに基づいて第２のパルス信号を生成し、前記第１の三角波の半分のデューティの第３のパルス信号を生成するＰＷＭデューティ設定回路と、
前記第１〜第３のパルス信号、前記第１の昇圧用スイッチング素子にかかる第１の電圧、前記第１のダイオードを介して前記第１の部分共振用スイッチング素子にかかる第２の電圧、前記第２の昇圧用スイッチング素子にかかる第３の電圧、前記第２のダイオードを介して前記第１の部分共振用スイッチング素子にかかる第４の電圧、及び前記負荷にかかる電圧に基づいて、前記第１及び第２の昇圧用スイッチング素子並びに前記第１及び第２の部分共振用スイッチング素子のそれぞれのオン、オフを制御することにより前記電源の電圧を前記所望な電圧にして前記負荷に印加させる部分共振型双方向コンバータ制御回路と、
を備え、
前記部分共振型双方向コンバータ制御回路は、前記第１のパルス信号がハイレベルになると、前記第１の部分共振用スイッチング素子をオンさせ、前記第３のパルス信号がハイレベルで、かつ、前記第１の電圧が所定電圧以下になると、前記第１の昇圧用スイッチング素子をオンさせ、前記第２の電圧が前記第１の電圧以上になると、前記第１の部分共振用スイッチング素子をオフさせ、前記第２のパルス信号がローレベルになると、前記第２の部分共振用スイッチング素子をオンさせると共に前記第２の昇圧用スイッチング素子をオフさせ、前記第４の電圧が前記負荷にかかる電圧以上になると、前記第２の部分共振用スイッチング素子をオフさせ、
前記第２のパルス信号がハイレベルになると、前記第１の部分共振用スイッチング素子をオンさせ、前記第３のパルス信号がローレベルで、かつ、前記第３の電圧が前記所定電圧以下になると、前記第２の昇圧用スイッチング素子をオンさせ、前記第４の電圧が前記第３の電圧以上になると、前記第１の部分共振用スイッチング素子をオフさせ、前記第１のパルス信号がローレベルになると、前記第２の部分共振用スイッチング素子をオンさせると共に前記第１の昇圧用スイッチング素子をオフさせ、前記第２の電圧が前記負荷にかかる電圧以上になると、前記第２の部分共振用スイッチング素子をオフさせる
ことを特徴とする部分共振型双方向コンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マルチフェーズの部分共振型昇圧コンバータ及びマルチフェーズの部分共振型双方向コンバータに関する。
【背景技術】
【０００２】
図４は、従来の部分共振型昇圧コンバータを示す図である。
図４に示す部分共振型昇圧コンバータ１は、平滑用のコンデンサ２、３と、昇圧用インダクタ４、５と、昇圧用スイッチング素子６、７と、コンデンサ８、９と、部分共振用インダクタ１０、１１と、部分共振用スイッチング素子１２、１３と、ダイオード１４、１５と、降圧用スイッチング素子１６、１７と、ＰＷＭデューティ設定回路１８と、部分共振型昇圧コンバータ制御回路１９とを備えて構成されている。なお、昇圧用スイッチング素子６、７、部分共振用スイッチング素子１２、１３、及び降圧用スイッチング素子１６、１７は、それぞれ、ＭＯＳＦＥＴにより構成されているものとする。
【０００３】
図４に示すＰＷＭデューティ設定回路１８は、電源２０の電圧Ｖｉｎと部分共振型昇圧コンバータ１から出力され負荷２１に印加される電圧Ｖｏｕｔとに基づいて、制御信号ＰＷＭ１及び制御信号ＰＷＭ１と位相が異なる制御信号ＰＷＭ２を出力する。
【０００４】
図４に示す部分共振型昇圧コンバータ制御回路１９は、制御信号ＰＷＭ１、昇圧用スイッチング素子６にかかる電圧Ｖ１、及びダイオード１４を介して部分共振用スイッチング素子１２にかかる電圧Ｖ２に基づいて、降圧用スイッチング素子１６のオン、オフを制御するための制御信号Ｓ１、昇圧用スイッチング素子６のオン、オフを制御するための制御信号Ｓ２、及び部分共振用スイッチング素子１２のオン、オフを制御するための制御信号Ｓ３を出力すると共に、制御信号ＰＷＭ２、昇圧用スイッチング素子７にかかる電圧Ｖ３、及びダイオード１５を介して部分共振用スイッチング素子１３にかかる電圧Ｖ４に基づいて、降圧用スイッチング素子１７のオン、オフを制御するための制御信号Ｓ４、昇圧用スイッチング素子７のオン、オフを制御するための制御信号Ｓ５、及び部分共振用スイッチング素子１３のオン、オフを制御するための制御信号Ｓ６を出力する。
【０００５】
図５は、制御信号ＰＷＭ１、制御信号Ｓ１〜Ｓ３、電圧Ｖ１、Ｖ２（破線）、昇圧用インダクタ４に流れる電流Ｉ１、及び部分共振用インダクタ１０に流れる電流Ｉ２（破線）を示す図である。なお、制御信号ＰＷＭ２、制御信号Ｓ４〜Ｓ６、電圧Ｖ３、４、昇圧用インダクタ５に流れる電流Ｉ３、及び部分共振用インダクタ１１に流れる電流Ｉ４は、それぞれ、図４に示す制御信号、電圧、及び電流と位相が異なるだけであるため図示を省略する。
【０００６】
まず、部分共振型昇圧コンバータ制御回路１９は、制御信号ＰＷＭ１がハイレベルになると、部分共振用スイッチング素子１２をオンさせるために制御信号Ｓ３をハイレベルにすると共に、所定のデッドタイム経過後、降圧用スイッチング素子１６をオフさせるために制御信号Ｓ１をローレベルにする。
【０００７】
次に、部分共振用スイッチング素子１２がオンすると、電圧Ｖ２が電圧Ｖｉｎよりも下降し、電流Ｉ２が増加する。このとき、昇圧用インダクタ４と部分共振用インダクタ１０とのトランス結合により、電流Ｉ１は減少する。
【０００８】
次に、電流Ｉ２が電流Ｉ１よりも増加すると、電圧Ｖ１が下降する。
そして、電圧Ｖ１がゼロになると、部分共振型昇圧コンバータ制御回路１９は、昇圧用スイッチング素子６をオンさせるために制御信号Ｓ２をハイレベルにする。
【０００９】
また、電圧Ｖ１がゼロになると、昇圧用インダクタ４と部分共振用インダクタ１０とのトランス結合により、電流Ｉ２が減少する。
次に、電流Ｉ２がゼロになると、昇圧用インダクタ４と部分共振用インダクタ１０との巻線比により、電圧Ｖ２がさらに下降して負になる。
【００１０】
次に、電圧Ｖ２が負になると、部分共振型昇圧コンバータ制御回路１９は、部分共振用スイッチング素子１２をオフさせるために制御信号Ｓ３をローレベルにする。
そして、制御信号ＰＷＭ１がローレベルになると、部分共振型昇圧コンバータ制御回路１９は、昇圧用スイッチング素子６をオフさせるために制御信号Ｓ２をローレベルにすると共に、所定のデッドタイム経過後、降圧用スイッチング素子１６をオンさせるために制御信号Ｓ１をハイレベルにする。昇圧用スイッチング素子６がオフすると、電圧Ｖ１及び電圧Ｖ２がそれぞれ電圧Ｖｏｕｔまで上昇する。
【００１１】
すなわち、上記部分共振型昇圧コンバータ１では、昇圧用スイッチング素子６がオン、オフした後、降圧用スイッチング素子１６がオン、オフすると共に、昇圧用スイッチング素子７がオン、オフした後、降圧用スイッチング素子１７がオン、オフする。これにより、電圧Ｖｉｎが昇圧されて負荷２１に印加される。（例えば、特許文献１参照）
また、上記部分共振型昇圧コンバータ１では、制御信号ＰＷＭ１がハイレベルになると、昇圧用スイッチング素子６よりも先に部分共振用スイッチング素子１２をオンさせて電圧Ｖ１がゼロになった後、昇圧用スイッチング素子６をオンさせているので、昇圧用スイッチング素子６をＺＶＳ（ゼロボルトスイッチング）制御でオンさせることができる。また、昇圧用スイッチング素子６をオンさせて電流Ｉ２がゼロになった後、部分共振用スイッチング素子１２をオフさせているので、部分共振用スイッチング素子１２をＺＣＳ（ゼロカレントスイッチング）制御でオフさせることができる。なお、昇圧用スイッチング素子７のＺＶＳ制御や部分共振用スイッチング素子１３のＺＣＳ制御も同様である。
【００１２】
また、上記部分共振型昇圧コンバータ１では、部分共振用インダクタ１０、１１がそれぞれ昇圧用インダクタ４、５と共にトランスとして一体に構成されるため、部品点数の削減が図られている。
【００１３】
また、上記部分共振型昇圧コンバータ１では、昇圧用インダクタ４、昇圧用スイッチング素子６、コンデンサ８、部分共振用インダクタ１０、部分共振用スイッチング素子１２、ダイオード１４、及び降圧用スイッチング素子１６からなる第１フェーズと、昇圧用インダクタ５、昇圧用スイッチング素子７、コンデンサ９、部分共振用インダクタ１１、部分共振用スイッチング素子１３、ダイオード１５、及び降圧用スイッチング素子１７からなる第２フェーズとを備え、位相が互いに異なる制御信号ＰＷＭ１、２により第１フェーズ及び第２フェーズをそれぞれ駆動しているため、損失やノイズの低減が図られている。
【特許文献１】特開２００５−２６１０５９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、上記部分共振型昇圧コンバータ１は、上述したように、複数のフェーズからなる、いわゆる、マルチフェーズの部分共振型昇圧コンバータ１であるため、フェーズ数分、部品点数が増えコストが増大してしまうという問題がある。
【００１５】
そこで、本発明では、部品点数の増大によるコストの増大を抑えることが可能なマルチフェーズの部分共振型昇圧コンバータ及びマルチフェーズの部分共振型双方向コンバータを提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記の課題を解決するために本発明では、以下のような構成を採用した。
すなわち、本発明の部分共振型昇圧コンバータは、電源と負荷との間に並列接続される第１及び第２の昇圧用インダクタと、前記負荷側において前記第１の昇圧用インダクタとグランドとの間に設けられる第１の昇圧用スイッチング素子と、前記負荷側において前記第２の昇圧用インダクタと前記グランドとの間に設けられる第２の昇圧用スイッチング素子と、前記第１の昇圧用インダクタと共にトランスを構成する第１の部分共振用インダクタと、前記第１の部分共振用インダクタと接続され、前記第２の昇圧用インダクタと共にトランスを構成する第２の部分共振用インダクタと、前記第１及び第２の部分共振用インダクタの接続点と前記グランドとの間に設けられる部分共振用スイッチング素子と、カソードが前記第１の部分共振用インダクタに接続され、アノードが前記第１の昇圧用インダクタに接続される第１のダイオードと、カソードが前記第２の部分共振用インダクタに接続され、アノードが前記第２の昇圧用インダクタに接続される第２のダイオードと、前記電源の電圧と所望な電圧との差分と所定周波数の第１の三角波とに基づいて、第１のパルス信号を生成し、前記差分と前記第１の三角波を反転させた第２の三角波とに基づいて第２のパルス信号を生成し、前記第１の三角波の半分のデューティの第３のパルス信号を生成するＰＷＭデューティ設定回路と、前記第１〜第３のパルス信号、前記第１の昇圧用スイッチング素子にかかる第１の電圧、前記第１の部分共振用インダクタを介して前記部分共振用スイッチング素子にかかる第２の電圧、前記第２の昇圧用スイッチング素子にかかる第３の電圧、及び前記第２の部分共振用インダクタを介して前記部分共振用スイッチング素子にかかる第４の電圧に基づいて、前記第１及び第２の昇圧用スイッチング素子並びに前記部分共振用スイッチング素子のそれぞれのオン、オフを制御することにより前記電源の電圧を前記所望な電圧にして前記負荷に印加させる部分共振型昇圧コンバータ制御回路とを備え、前記部分共振型昇圧コンバータ制御回路は、前記第１のパルス信号がハイレベルになると、前記部分共振用スイッチング素子をオンさせ、前記第３のパルス信号がハイレベルで、かつ、前記第１の電圧が所定電圧以下になると、前記第１の昇圧用スイッチング素子をオンさせ、前記第２の電圧が前記第１の電圧以上になると、前記部分共振用スイッチング素子をオフさせ、前記第１のパルス信号がローレベルになると、前記第１の昇圧用スイッチング素子をオフさせ、前記第２のパルス信号がハイレベルになると、前記部分共振用スイッチング素子をオンさせ、前記第３のパルス信号がローレベルで、かつ、前記第３の電圧が前記所定電圧以下になると、前記第２の昇圧用スイッチング素子をオンさせ、前記第４の電圧が前記第３の電圧以上になると、前記部分共振用スイッチング素子をオフさせ、前記第２のパルス信号がローレベルになると、前記第２の昇圧用スイッチング素子をオフさせる。
【００１７】
また、本発明の部分共振型双方向コンバータは、電源と負荷との間に並列接続される第１及び第２の昇圧用インダクタと、前記負荷側において前記第１の昇圧用インダクタとグランドとの間に設けられる第１の昇圧用スイッチング素子と、前記負荷側において前記第２の昇圧用インダクタと前記グランドとの間に設けられる第２の昇圧用スイッチング素子と、一方端が前記第１の昇圧用インダクタに接続され、前記第１の昇圧用インダクタとトランスを構成する第１の部分共振用インダクタと、一方端が前記第２の昇圧用インダクタに接続され、前記第２の昇圧用インダクタとトランスを構成する第２の部分共振用インダクタと、アノードが前記第１の部分共振用インダクタの他方端に接続される第１のダイオードと、アノードが前記第２の部分共振用インダクタの他方端に接続され、カソードが前
記第１のダイオードのカソードに接続される第２のダイオードと、前記第１及び第２のダイオードの接続点と前記グランドとの間に設けられる第１の部分共振用スイッチング素子と、カソードが前記第１の部分共振用インダクタと前記第１のダイオードとの接続点に接続される第３のダイオードと、カソードが前記第２の部分共振用インダクタと前記第２のダイオードとの接続点に接続され、アノードが前記第３のダイオードのアノードに接続される第４のダイオードと、前記負荷と前記第３及び第４のダイオードの接続点との間に設けられる第２の部分共振用スイッチング素子と、前記電源の電圧と所望な電圧との差分と所定周波数の第１の三角波とに基づいて、第１のパルス信号を生成し、前記差分と前記第１の三角波を反転させた第２の三角波とに基づいて第２のパルス信号を生成し、前記第１の三角波の半分のデューティの第３のパルス信号を生成するＰＷＭデューティ設定回路と、前記第１〜第３のパルス信号、前記第１の昇圧用スイッチング素子にかかる第１の電圧、前記第１のダイオードを介して前記第１の部分共振用スイッチング素子にかかる第２の電圧、前記第２の昇圧用スイッチング素子にかかる第３の電圧、前記第２のダイオードを介して前記第１の部分共振用スイッチング素子にかかる第４の電圧、及び前記負荷にかかる電圧に基づいて、前記第１及び第２の昇圧用スイッチング素子並びに前記第１及び第２の部分共振用スイッチング素子のそれぞれのオン、オフを制御することにより前記電源の電圧を前記所望な電圧にして前記負荷に印加させる部分共振型双方向コンバータ制御回路とを備え、前記部分共振型双方向コンバータ制御回路は、前記第１のパルス信号がハイレベルになると、前記第１の部分共振用スイッチング素子をオンさせ、前記第３のパルス信号がハイレベルで、かつ、前記第１の電圧が所定電圧以下になると、前記第１の昇圧用スイッチング素子をオンさせ、前記第２の電圧が前記第１の電圧以上になると、前記第１の部分共振用スイッチング素子をオフさせ、前記第２のパルス信号がローレベルになると、前記第２の部分共振用スイッチング素子をオンさせると共に前記第２の昇圧用スイッチング素子をオフさせ、前記第４の電圧が前記負荷にかかる電圧以上になると、前記第２の部分共振用スイッチング素子をオフさせ、前記第２のパルス信号がハイレベルになると、前記第１の部分共振用スイッチング素子をオンさせ、前記第３のパルス信号がローレベルで、かつ、前記第３の電圧が前記所定電圧以下になると、前記第２の昇圧用スイッチング素子をオンさせ、前記第４の電圧が前記第３の電圧以上になると、前記第１の部分共振用スイッチング素子をオフさせ、前記第１のパルス信号がローレベルになると、前記第２の部分共振用スイッチング素子をオンさせると共に前記第１の昇圧用スイッチング素子をオフさせ、前記第２の電圧が前記負荷にかかる電圧以上になると、前記第２の部分共振用スイッチング素子をオフさせる。
【００１８】
これにより、部分共振用スイッチング素子を共通化しても、第１及び第２のダイオードにより、ある部分共振用インダクタから他の部分共振用インダクタへ電流を流さないようにすることができるので、あるフェーズの動作の影響が他のフェーズに出ない。そのため、部分共振用スイッチング素子を削減することができる分、部分共振型昇圧コンバータ又は部分共振型双方向コンバータの部品点数を抑えることができコストを抑えることができる。
【発明の効果】
【００１９】
本発明によれば、マルチフェーズの部分共振型昇圧コンバータ及びマルチフェーズの部分共振型双方向コンバータの部品点数を抑え、コストの増大を抑えることができる。
【発明を実施するための最良の形態】
【００２０】
以下、図面を用いて本発明の実施形態を説明する。
図１は、本発明の実施形態の部分共振型昇圧コンバータを示す図である。なお、図４と同じ構成には同じ符号を付している。
【００２１】
図１に示す部分共振型昇圧コンバータ２２は、平滑用のコンデンサ２３、２４と、昇圧用インダクタ２５（第１の昇圧用インダクタ）と、昇圧用インダクタ２６（第２の昇圧用インダクタ）と、昇圧用スイッチング素子２７（第１の昇圧用スイッチング素子）と、昇圧用スイッチング素子２８（第２の昇圧用スイッチング素子）と、コンデンサ２９、３０と、昇圧用インダクタ２５と共にトランスを構成する部分共振用インダクタ３１（第１の部分共振用インダクタ）と、昇圧用インダクタ２６と共にトランスを構成する部分共振用インダクタ３２（第２の部分共振用インダクタ）と、部分共振用スイッチング素子３３（部分共振用スイッチング素子）と、ダイオード３４（第１のダイオード）と、ダイオード３５（第２のダイオード）と、降圧用スイッチング素子３６、３７と、ＰＷＭデューティ設定回路３８と、部分共振型昇圧コンバータ制御回路３９とを備えて構成されている。なお、昇圧用スイッチング素子２７、２８、部分共振用スイッチング素子３３、及び降圧用スイッチング素子３６、３７は、それぞれ、ＭＯＳＦＥＴにより構成されているものとする。また、昇圧用インダクタ２５、昇圧用スイッチング素子２７、コンデンサ２９、部分共振用インダクタ３１、部分共振用スイッチング素子３３、ダイオード３４、及び降圧用スイッチング素子３６からなるフェーズを第１フェーズといい、昇圧用インダクタ２６、昇圧用スイッチング素子２８、コンデンサ３０、部分共振用インダクタ３２、部分共振用スイッチング素子３３、ダイオード３５、及び降圧用スイッチング素子３７からなるフェーズを第２フェーズという。
【００２２】
図１に示すＰＷＭデューティ設定回路３８は、レギュレータ１３６と、オシレータ１３７と、エラーアンプ１３８と、コンパレータ１３９、１４０とを備えて構成されている。
レギュレータ１３６は、電圧Ｖｉｎに基づいて、オシレータ１３７、エラーアンプ１３８、コンパレータ１３９、１４０のそれぞれの電源電圧（例えば、５Ｖ）を生成している。
【００２３】
オシレータ１３７は、所定周波数の三角波Ｓｔ１（第１の三角波）と、三角波Ｓｔ１を反転させた三角波Ｓｔ２（第２の三角波）と、三角波Ｓｔ１の半分のデューティのパルスからなるパルス信号Ｄ５０（第３のパルス信号）とを生成する。
【００２４】
エラーアンプ１３８は、電圧Ｖｏｕｔと所望な電圧Ｖｔｈ２との差分の電圧Ｖｄを出力する。
コンパレータ１３９は、三角波Ｓｔ１と電圧Ｖｄとを比較して制御信号ＰＷＭ１（第１のパルス信号）を生成する。
【００２５】
コンパレータ１４０は、三角波Ｓｔ２と電圧Ｖｄとを比較して制御信号ＰＷＭ２（第２のパルス信号）を生成する。
図１に示す部分共振型昇圧コンバータ制御回路３９は、１ショットパルス回路４０、４１と、コンパレータ４２〜４７と、電圧Ｖｔｈ１を出力する定電圧源４８、４９と、インバータ５０〜５４と、ＯＲ回路５５〜５９と、ＡＮＤ回路６０、６１と、ＮＡＮＤ回路６２〜６９と、ＮＯＲ回路７０〜７７とを備えて構成されている。
【００２６】
図１に示す本実施形態の部分共振型昇圧コンバータ２２において、図４に示す従来の部分共振型昇圧コンバータ１と異なる点は、部分共振用スイッチング素子３３に接続される部分共振用インダクタ３１の一方端と部分共振用スイッチング素子３３に接続される部分共振用インダクタ３２の一方端とを互いに接続していると共に、各フェーズの部分共振用スイッチング素子を共通化して部分共振用スイッチング素子３３を１つ備えている点である。
【００２７】
図２は、制御信号ＰＷＭ１、ＰＷＭ２、パルス信号Ｄ５０、降圧用スイッチング素子３６のオン、オフを制御するための制御信号ＳＲ１、昇圧用スイッチング素子２７をオン、オフするための制御信号ＳＲ２、部分共振用スイッチング素子３３のオン、オフを制御するための制御信号ＳＲ３、降圧用スイッチング素子３７をオン、オフするための制御信号ＳＲ４、昇圧用スイッチング素子２８のオンオフを制御するための制御信号ＳＲ５、昇圧用スイッチング素子２７にかかる電圧ＶＲ１（第１の電圧）、部分共振用インダクタ３１を介して部分共振用スイッチング素子３３にかかる電圧ＶＲ２（第２の電圧）、昇圧用スイッチング素子２８にかかる電圧ＶＲ３（第３の電圧）、部分共振用インダクタ３２を介して部分共振用スイッチング素子３３にかかる電圧ＶＲ４（第４の電圧）、昇圧用インダクタ２５に流れる電流ＩＲ１、昇圧用インダクタ２６に流れる電流ＩＲ２、及び部分共振用インダクタ３１、３２の接続点に流れる電流ＩＲ３を示す図である。
【００２８】
まず、制御信号ＰＷＭ１がハイレベルになると、１ショットパルス回路４０からパルスが１つ出力され、そのパルスの立上りタイミングでＯＲ回路５５から出力される信号がハイレベルになり、ＯＲ回路５７から部分共振用スイッチング素子３３のゲートに出力される制御信号ＳＲ３がハイレベルになり、部分共振用スイッチング素子３３がオンする。
【００２９】
次に、部分共振用スイッチング素子３３がオンすると、電圧ＶＲ２が下降して電流ＩＲ３が増加する。このとき、昇圧用インダクタ２５と部分共振用インダクタ３１とのトランス結合により、電流ＩＲ１は減少する。電流ＩＲ３が電流ＩＲ１よりも大きくなると、電圧ＶＲ１が下降する。
【００３０】
また、部分共振用スイッチング素子３３がオンするとき、電流ＩＲ３はゼロであるため、電圧ＶＲ２の下降につられて電圧ＶＲ４も下降するが、ダイオード３５のカソードが部分共振用インダクタ３２を介して第１フェーズ側に接続されているため、部分共振用インダクタ３２には電流が流れない。すなわち、部分共振用インダクタ３１、３２が互いに接続されているが、第２フェーズ側はオープン状態になっているため、第１フェーズ側の動作の影響が第２フェーズ側に出ない。
【００３１】
次に、電圧ＶＲ１が電圧Ｖｔｈ１（所定電圧）（ゼロよりも少し高い正の電圧）以下になると、コンパレータ４３から出力される信号がハイレベルになる。このとき、パルス信号Ｄ５０はハイレベルであるため、ＡＮＤ回路６０からハイレベルの信号が出力され、ＮＡＮＤ回路６２から出力される信号がローレベルになり、ＮＡＮＤ回路６３から昇圧用スイッチング素子２７のゲートに出力される制御信号ＳＲ２がハイレベルになり、昇圧用スイッチング素子２７がオンする。
【００３２】
また、電圧ＶＲ１がゼロになると、昇圧用インダクタ２５と部分共振用インダクタ３１とのトランス結合により、電流ＩＲ３が減少する。電流ＩＲ３がゼロになると、昇圧用インダクタ２５と部分共振用インダクタ３１との巻線比により、電圧ＶＲ２が上昇する。
【００３３】
そして、電圧ＶＲ２が電圧ＶＲ１以上になると、コンパレータ４２からＮＯＲ回路７１に出力される信号がハイレベルになり、ＮＯＲ回路７１からＯＲ回路５５に出力される信号がローレベルになる。このとき、１ショットパルス回路４０からＯＲ回路５５に出力される信号はローレベルであり、ＯＲ回路５５から出力される信号がローレベルになるため、ＯＲ回路５７から部分共振用スイッチング素子３３のゲートに出力される制御信号ＳＲ３がローレベルになり、部分共振用スイッチング素子３３がオフする。
【００３４】
次に、制御信号ＰＷＭ２がローレベルになると、インバータ５４から出力される信号がハイレベルになる。このとき、インバータ５３から出力される信号もハイレベルであるた
め、ＮＡＮＤ回路６８から出力される信号はローレベルになり、ＮＡＮＤ回路６９から出力される信号がハイレベルになり、ＮＡＮＤ回路６７から昇圧用スイッチング素子２８のゲートに出力される制御信号ＳＲ５がローレベルになり、昇圧用スイッチング素子２８がオフする。
【００３５】
次に、昇圧用スイッチング素子２８がオフすると、電圧ＶＲ３が上昇する。そして、電圧ＶＲ３が電圧Ｖｏｕｔ以上になると、コンパレータ４７からＮＯＲ回路７７に出力される信号がハイレベルになり、ＮＯＲ回路７７からＮＯＲ回路７６に出力される信号がローレベルになる。このとき、ＯＲ回路５９から出力される信号はローレベルであるため、ＮＯＲ回路７６から降圧用スイッチング素子３７のゲートに出力される制御信号ＳＲ４がハイレベルになり、降圧用スイッチング素子３７がオンする。
【００３６】
また、昇圧用スイッチング素子２８がオフすると、電圧ＶＲ３の上昇につられて電圧ＶＲ２も上昇するが、ダイオード３４のカソードが部分共振用インダクタ３１を介して第２フェーズ側に接続されているため、部分共振用インダクタ３１には電流が流れない。すなわち、部分共振用インダクタ３１、３２が互いに接続されているが、第１フェーズ側はオープン状態になっているため、第２フェーズ側の動作の影響が第１フェーズ側に出ない。
【００３７】
次に、制御信号ＰＷＭ２がハイレベルになると、１ショットパルス回路４１から正のパルスが１つ出力され、そのパルスの立上りタイミングでＯＲ回路５８から出力される信号がハイレベルになり、ＯＲ回路５７から部分共振用スイッチング素子３３のゲートに出力される制御信号ＳＲ３がハイレベルになり、部分共振用スイッチング素子３３がオンする。
【００３８】
また、制御信号ＰＷＭ２がハイレベルになると、１ショットパルス回路４１から正のパルスが１つ出力され、そのパルスの立上りタイミングでＯＲ回路５８を介してＯＲ回路５９から出力される信号がハイレベルになり、ＮＯＲ回路７６から出力される制御信号ＳＲ４がローレベルになり降圧用スイッチング素子３７がオフする。
【００３９】
次に、部分共振用スイッチング素子３３がオンすると、電圧ＶＲ４が下降して電流ＩＲ３が増加する。このとき、昇圧用インダクタ２６と部分共振用インダクタ３２とのトランス結合により、電流ＩＲ２は減少する。電流ＩＲ３が電流ＩＲ２よりも大きくなると、電圧ＶＲ３が下降する。
【００４０】
また、部分共振用スイッチング素子３３がオンするとき、電流ＩＲ３はゼロであるため、電圧ＶＲ４の下降につられて電圧ＶＲ２も下降するが、ダイオード３４のカソードが部分共振用インダクタ３１を介して第２フェーズ側に接続されているため、部分共振用インダクタ３１には電流が流れない。すなわち、部分共振用インダクタ３１、３２が互いに接続されているが、第１フェーズ側はオープン状態になっているため、第２フェーズ側の動作の影響が第１フェーズ側に出ない。
【００４１】
次に、電圧ＶＲ３が電圧Ｖｔｈ１（所定電圧）（ゼロよりも少し高い正の電圧）以下になると、コンパレータ４６から出力される信号がハイレベルになる。このとき、パルス信号Ｄ５０はローレベルでありインバータ５２からハイレベルの信号が出力されるため、ＡＮＤ回路６１からハイレベルの信号が出力され、ＮＡＮＤ回路６６から出力される信号がローレベルになり、ＮＡＮＤ回路６７から昇圧用スイッチング素子２８のゲートに出力される制御信号ＳＲ５がハイレベルになり、昇圧用スイッチング素子２８がオンする。
【００４２】
また、電圧ＶＲ３がゼロになると、昇圧用インダクタ２６と部分共振用インダクタ３２とのトランス結合により、電流ＩＲ３が減少する。電流ＩＲ３がゼロになると、昇圧用イ
ンダクタ２６と部分共振用インダクタ３２との巻線比により、電圧ＶＲ４が上昇する。
【００４３】
そして、電圧ＶＲ４が電圧ＶＲ３以上になると、コンパレータ４５からＮＯＲ回路７５に出力される信号がハイレベルになり、ＮＯＲ回路７５からＯＲ回路５８に出力される信号がローレベルになる。このとき、１ショットパルス回路４１からＯＲ回路５８に出力される信号はローレベルであり、ＯＲ回路５８から出力される信号がローレベルになるため、ＯＲ回路５７から部分共振用スイッチング素子３３のゲートに出力される制御信号ＳＲ３がローレベルになり、部分共振用スイッチング素子３３がオフする。
【００４４】
次に、制御信号ＰＷＭ１がローレベルになると、インバータ５１から出力される信号がハイレベルになる。このとき、インバータ５０から出力される信号もハイレベルであるため、ＮＡＮＤ回路６４から出力される信号はローレベルになり、ＮＡＮＤ回路６５から出力される信号がハイレベルになり、ＮＡＮＤ回路６３から昇圧用スイッチング素子２７のゲートに出力される制御信号ＳＲ２がローレベルになり、昇圧用スイッチング素子２７がオフする。
【００４５】
次に、昇圧用スイッチング素子２７がオフすると、電圧ＶＲ１が上昇する。そして、電圧ＶＲ１が電圧Ｖｏｕｔ以上になると、コンパレータ４４からＮＯＲ回路７３に出力される信号がハイレベルになり、ＮＯＲ回路７３からＮＯＲ回路７２に出力される信号がローレベルになる。このとき、ＯＲ回路５６から出力される信号はローレベルであるため、ＮＯＲ回路７２から降圧用スイッチング素子３６のゲートに出力される制御信号ＳＲ１がハイレベルになり、降圧用スイッチング素子３６がオンする。そして、制御信号ＰＷＭ１がハイレベルになると、１ショットパルス回路４０から正のパルスが１つ出力され、そのパルスの立上りタイミングでＯＲ回路５５を介してＯＲ回路５６から出力される信号がハイレベルになり、ＮＯＲ回路７２から出力される制御信号ＳＲ１がローレベルになり降圧用スイッチング素子３６がオフする。
【００４６】
また、昇圧用スイッチング素子２７がオフすると、電圧ＶＲ１の上昇につられて電圧ＶＲ４も上昇するが、ダイオード３５のカソードが部分共振用インダクタ３２を介して第１フェーズ側に接続されているため、部分共振用インダクタ３２には電流が流れない。すなわち、部分共振用インダクタ３１、３２が互いに接続されているが、第２フェーズ側はオープン状態になっているため、第１フェーズ側の動作の影響が第２フェーズ側に出ない。
【００４７】
以降、上述の動作が繰り返される。
このように、本実施形態の部分共振型昇圧コンバータ２２では、昇圧用スイッチング素子２７がオン、オフした後、降圧用スイッチング素子３６がオン、オフすると共に、昇圧用スイッチング素子２８からオン、オフした後、降圧用スイッチング素子３７がオン、オフすることにより、電圧Ｖｉｎを所望な電圧Ｖｔｈ２にすることができる。
【００４８】
また、本実施形態の部分共振型昇圧コンバータ２２では、部分共振用スイッチング素子の数を削減するために、部分共振用インダクタ３１、３２を互いに接続して部分共振用スイッチング素子を共通化しているが、ダイオード３４、３５により、一方のフェーズに流れる電流を他方のフェーズに流さないようにしている。そのため、一方のフェーズの動作の影響を他方のフェーズに出さないようにすることができる。従って、部分共振用スイッチング素子を削減することができる分、部分共振型昇圧コンバータ２２の部品点数を抑えることができコストを抑えることができる。
【００４９】
また、本実施形態の部分共振型昇圧コンバータ２２では、電圧ＶＲ１がゼロになった後、昇圧用スイッチング素子２７をオンし、電圧ＶＲ３がゼロになった後、昇圧用スイッチ
ング素子２８をオンしているので、昇圧用スイッチング素子２７、２８をそれぞれＺＶＳ制御することができる。
【００５０】
また、本実施形態の部分共振型昇圧コンバータ２２では、電流ＩＲ３がゼロになった後、部分共振用スイッチング素子３３をオフしているので、部分共振用スイッチング素子３３をＺＣＳ制御することができる。
【００５１】
なお、本実施形態の部分共振型昇圧コンバータ２２において、降圧用スイッチング素子３６、３７の代わりにアノードが昇圧用インダクタ２５、２６に接続され、カソードが負荷２１に接続されるダイオードを採用してもよい。このように構成する場合、降圧用スイッチング素子３６、３７への制御信号ＳＲ１、ＳＲ４が必要なくなるため、その分、部分共振型昇圧コンバータ制御回路３９の構成を簡易化することができコストをさらに抑えることができる。
【００５２】
以下、部分共振型昇圧コンバータ２２の各素子の接続関係を説明する。
昇圧用スイッチング素子２７のドレインは、昇圧用インダクタ２５の一方端、コンデンサ２９の一方端、ダイオード３４のアノード、及び降圧用スイッチング素子３６のソースに接続され、昇圧用スイッチング素子２７のソースは、グランドに接続されている。昇圧用インダクタ２５の他方端は、電源２０及びコンデンサ２３の一方端に接続されている。ダイオード３４のカソードは、部分共振用インダクタ３１の一方端に接続されている。部分共振用インダクタ３１の他方端は、部分共振用スイッチング素子３３のドレインに接続されている。降圧用スイッチング素子３６のドレインは、負荷２１及びコンデンサ２４の一方端に接続されている。昇圧用スイッチング素子２８のドレインは、昇圧用インダクタ２６の一方端、コンデンサ３０の一方端、ダイオード３５のアノード、及び降圧用スイッチング素子３７のソースに接続され、昇圧用スイッチング素子２８のソースは、グランドに接続されている。昇圧用インダクタ２６の他方端は、電源２０及びコンデンサ２３の一方端に接続されている。ダイオード３５のカソードは、部分共振用インダクタ３２の一方端に接続されている。部分共振用インダクタ３２の他方端は、部分共振用スイッチング素子３３のドレインに接続されている。降圧用スイッチング素子３７のドレインは、負荷２１及びコンデンサ２４の一方端に接続されている。部分共振用スイッチング素子３３のソースは、グランドに接続されている。コンデンサ２３、２４、２９、３０のそれぞれの他方端はグランドに接続されている。
【００５３】
また、図３に示すように、部分共振用スイッチング素子７８（第２の部分共振用スイッチング素子）と、ダイオード７９（第３のダイオード）と、ダイオード８０（第４のダイオード）とをさらに備え、部分共振型双方向コンバータ８１を構成してもよい。なお、図３において、図１に示す構成と同じ構成には同じ符号を付している。また、電圧ＶＲ２はダイオード３４を介して部分共振用スイッチング素子３３にかかる電圧とし、電圧ＶＲ４はダイオード３５を介して部分共振用スイッチング素子３３にかかる電圧とする。
【００５４】
図３に示す部分共振型双方向コンバータ制御回路８２は、１ショットパルス回路８３〜８６と、コンパレータ８７〜９４と、インバータ９５〜１０３と、ＯＲ回路１０４〜１０９と、ＡＮＤ回路１１０、１１１と、ＮＡＮＤ回路１１２〜１２７と、ＮＯＲ回路１２８〜１３５とを備えて構成されている。
【００５５】
図３に示す部分共振型双方向コンバータ８１では、部分共振用スイッチング素子７８のドレインが負荷２１に接続され、部分共振用スイッチング素子７８のソースがダイオード７９、８０のそれぞれのアノードに接続されている。ダイオード７９のカソードは部分共振用インダクタ３１とダイオード３４との接続点に接続され、ダイオード８０のカソード
は部分共振用インダクタ３２とダイオード３５との接続点に接続されている。
【００５６】
以下、部分共振型双方向コンバータ８１の動作について説明する。
まず、制御信号ＰＷＭ１がハイレベルになると、１ショットパルス回路８３からパルスが１つ出力され、そのパルスの立上りタイミングでＯＲ回路１０４から出力される信号がハイレベルになり、ＯＲ回路１０７から部分共振用スイッチング素子３３のゲートに出力される制御信号ＳＲ３がハイレベルになり、部分共振用スイッチング素子３３がオンする。
【００５７】
次に、部分共振用スイッチング素子３３がオンすると、電圧ＶＲ２が下降し、電流ＩＲ３が増加する。このとき、昇圧用インダクタ２５と部分共振用インダクタ３１とのトランス結合により、電流ＩＬ１は減少する。電流ＩＲ３が電流ＩＲ１よりも増加すると、電圧ＶＲ１が下降する。
【００５８】
また、部分共振用スイッチング素子３３がオンするとき、電流ＩＲ３はゼロであるため、電圧ＶＲ２の下降につられて電圧ＶＲ４も下降するが、ダイオード３５のカソードが第１フェーズ側に接続されているため、部分共振用インダクタ３２には電流が流れない。すなわち、第１フェーズ側はオープン状態になっているため、第２フェーズ側の動作の影響が第１フェーズ側に出ない。
【００５９】
次に、電圧ＶＲ１が電圧Ｖｔｈ１（所定電圧）（ゼロよりも少し高い正の電圧）以下になると、コンパレータ８８から出力される信号がハイレベルになる。このとき、パルス信号Ｄ５０はハイレベルであるため、ＡＮＤ回路１１０からハイレベルの信号が出力され、ＮＡＮＤ回路１１２から出力される信号がローレベルになり、ＮＡＮＤ回路１１３から昇圧用スイッチング素子２７のゲートに出力される制御信号ＳＲ１がハイレベルになり、昇圧用スイッチング素子２７がオンする。
【００６０】
また、電圧ＶＲ１がゼロになると、昇圧用インダクタ２５と部分共振用インダクタ３１とのトランス結合により、電流ＩＲ３が減少する。電流ＩＲ３がゼロになると、昇圧用インダクタ２５と部分共振用インダクタ３１との巻線比により、電圧ＶＲ２が上昇する。
【００６１】
そして、電圧ＶＲ２が電圧ＶＲ１以上になると、コンパレータ８７からＮＯＲ回路１２９に出力される信号がハイレベルになり、ＮＯＲ回路１２９からＯＲ回路１０４に出力される信号がローレベルになる。このとき、１ショットパルス回路８３からＯＲ回路１０４に出力される信号はローレベルであるため、ＯＲ回路１０４から出力される信号がローレベルになり、ＯＲ回路１０７から部分共振用スイッチング素子３３のゲートに出力される制御信号ＳＲ３がローレベルになり、部分共振用スイッチング素子３３がオフする。
【００６２】
次に、制御信号ＰＷＭ２がローレベルになると、インバータ１００から出力される信号がハイレベルになる。このとき、インバータ１０１から出力される信号もハイレベルであるため、ＮＡＮＤ回路１２２から出力される信号はローレベルになり、ＮＡＮＤ回路１２３から出力される信号がハイレベルになり、ＮＡＮＤ回路１２１から昇圧用スイッチング素子２８のゲートに出力される制御信号ＳＲ５がローレベルになり、昇圧用スイッチング素子２８がオフする。
【００６３】
次に、昇圧用スイッチング素子２８がオフすると、電圧ＶＲ３が上昇する。そして、電圧ＶＲ３が電圧Ｖｏｕｔ以上になると、コンパレータ９３からＮＡＮＤ回路１２４に出力される信号がハイレベルになり、ＮＡＮＤ回路１２４から出力される信号がローレベルになり、ＮＡＮＤ回路１２５から降圧用スイッチング素子３７のゲートに出力される制御信
号ＳＲ４がハイレベルになり、降圧用スイッチング素子３７がオンする。
【００６４】
また、昇圧用スイッチング素子２８がオフするとき、電流ＩＲ３はゼロであるため、電圧ＶＲ３の上昇につられて電圧ＶＲ２も上昇するが、ダイオード３４のカソードが第２フェーズ側に接続されているため、部分共振用インダクタ３１には電流が流れない。すなわち、第１フェーズ側がオープン状態であるため、第２フェーズ側の動作の影響が第１フェーズ側に出ない。
【００６５】
また、制御信号ＰＷＭ２がローレベルになると、インバータ１００から出力される信号がハイレベルになり、１ショットパルス回路８６から正のパルスが１つ出力され、そのパルスの立上りタイミングでＯＲ回路１０９からハイレベルの信号が出力され、ＯＲ回路１０５からハイレベルの制御信号ＳＲ６が出力され、部分共振用スイッチング素子７８がオンする。そして、電圧ＶＲ４が電圧Ｖｏｕｔ以上になると、コンパレータ９４から出力される信号がハイレベルになり、ＮＯＲ回路１３５から出力される信号がローレベルになり、ＯＲ回路１０９から出力される信号がローレベルになり、ＯＲ回路１０５から出力される制御信号ＳＲ６がローレベルになり、部分共振用スイッチング素子７８がオフする。このように、部分共振用スイッチング素子７８をオン、オフさせて電圧ＶＲ４を電圧Ｖｏｕｔまで上昇させることにより、負荷２１に流れる電流が負のときでも部分共振動作を行うことができる。
【００６６】
次に、制御信号ＰＷＭ２がハイレベルになると、インバータ１０２から出力される信号がハイレベルになり、ＮＡＮＤ回路１２６から出力される信号がローレベルになり、ＮＡＮＤ回路１２７から出力される信号がハイレベルになり、ＮＡＮＤ回路１２５から出力される制御信号ＳＲ４がローレベルになり降圧用スイッチング素子３７がオフする。
【００６７】
また、制御信号ＰＷＭ２がハイレベルになると、１ショットパルス回路８５からパルスが１つ出力され、そのパルスの立上りタイミングでＯＲ回路１０８から出力される信号がハイレベルになり、ＯＲ回路１０７から部分共振用スイッチング素子３３のゲートに出力される制御信号ＳＲ３がハイレベルになり、部分共振用スイッチング素子３３がオンする。
【００６８】
次に、部分共振用スイッチング素子３３がオンすると、電圧ＶＲ４が下降して電流ＩＲ３が増加する。このとき、昇圧用インダクタ２６と部分共振用インダクタ３２とのトランス結合により、電流ＩＬ２は減少する。電流ＩＲ３が電流ＩＲ２よりも増加すると、電圧ＶＲ３が下降する。
【００６９】
また、部分共振用スイッチング素子３３がオンするとき、電流ＩＲ３はゼロであるため、電圧ＶＲ４の下降につられて電圧ＶＲ２も下降するが、ダイオード３４のカソードが第２フェーズ側に接続されているため、部分共振用インダクタ３１には電流が流れない。すなわち、第１フェーズ側はオープン状態になるため、第２フェーズ側の動作の影響が第１フェーズ側に出ない。
【００７０】
次に、電圧ＶＲ３が電圧Ｖｔｈ１（所定電圧）（ゼロよりも少し高い正の電圧）以下になると、コンパレータ９２から出力される信号がハイレベルになる。このとき、パルス信号Ｄ５０はローレベルでありインバータ９８からハイレベルの信号が出力されるため、ＡＮＤ回路１１１からハイレベルの信号が出力され、ＮＡＮＤ回路１２０から出力される信号がローレベルになり、ＮＡＮＤ回路１２１から昇圧用スイッチング素子２８のゲートに出力される制御信号ＳＲ５がハイレベルになり、昇圧用スイッチング素子２８がオンする。
【００７１】
また、電圧ＶＲ３がゼロになると、昇圧用インダクタ２６と部分共振用インダクタ３２とのトランス結合により、電流ＩＲ３が減少する。電流ＩＲ３がゼロになると、昇圧用インダクタ２６と部分共振用インダクタ３２との巻線比により、電圧ＶＲ４が上昇する。
【００７２】
そして、電圧ＶＲ４が電圧ＶＲ３以上になると、コンパレータ９１からＮＯＲ回路１３３に出力される信号がハイレベルになり、ＮＯＲ回路１３３からＯＲ回路１０８に出力される信号がローレベルになる。このとき、１ショットパルス回路８５からＯＲ回路１０８に出力される信号はローレベルであるため、ＯＲ回路１０８から出力される信号がローレベルになり、ＯＲ回路１０７から部分共振用スイッチング素子３３のゲートに出力される制御信号ＳＲ３がローレベルになり、部分共振用スイッチング素子３３がオフする。
【００７３】
次に、制御信号ＰＷＭ１がローレベルになると、インバータ９５から出力される信号がハイレベルになる。このとき、インバータ９６から出力される信号もハイレベルであるため、ＮＡＮＤ回路１１４から出力される信号はローレベルになり、ＮＡＮＤ回路１１５から出力される信号がハイレベルになり、ＮＡＮＤ回路１１３から昇圧用スイッチング素子２７のゲートに出力される制御信号ＳＲ２がローレベルになり、昇圧用スイッチング素子２７がオフする。
【００７４】
次に、昇圧用スイッチング素子２７がオフすると、電圧ＶＲ１が上昇する。そして、電圧ＶＲ１が電圧Ｖｏｕｔ以上になると、コンパレータ８９からＮＡＮＤ回路１１６に出力される信号がハイレベルになり、ＮＡＮＤ回路１１６から出力される信号がローレベルになり、ＮＡＮＤ回路１１７から降圧用スイッチング素子３６のゲートに出力される制御信号ＳＲ１がハイレベルになり、降圧用スイッチング素子３６がオンする。
【００７５】
また、昇圧用スイッチング素子２７がオフするとき、電流ＩＲ３はゼロであるため、電圧ＶＲ１の上昇につられて電圧ＶＲ４も上昇するが、ダイオード３５のカソードが第１フェーズ側に接続されているため、部分共振用インダクタ３２には電流が流れない。すなわち、第２フェーズ側がオープン状態であるため、第１フェーズ側の動作の影響が第２フェーズ側に出ない。
【００７６】
また、制御信号ＰＷＭ１がローレベルになると、インバータ９５から出力される信号がハイレベルになり、１ショットパルス回路８４から正のパルスが１つ出力され、そのパルスの立上りタイミングでＯＲ回路１０６からハイレベルの信号が出力され、ＯＲ回路１０５からハイレベルの制御信号ＳＲ６が出力され、部分共振用スイッチング素子７８がオンする。そして、電圧ＶＲ２が電圧Ｖｏｕｔ以上になると、コンパレータ９０から出力される信号がハイレベルになり、ＮＯＲ回路１３１から出力される信号がローレベルになり、ＯＲ回路１０６から出力される信号がローレベルになり、ＯＲ回路１０５から出力される制御信号ＳＲ６がローレベルになり、部分共振用スイッチング素子７８がオフする。このように、部分共振用スイッチング素子７８をオン、オフさせて電圧ＶＲ２を電圧Ｖｏｕｔまで上昇させることにより、負荷２１に流れる電流が負のときでも部分共振動作を行うことができる。
【００７７】
次に、制御信号ＰＷＭ１がハイレベルになると、インバータ９７から出力される信号がハイレベルになり、ＮＡＮＤ回路１１８から出力される信号がローレベルになり、ＮＡＮＤ回路１１９から出力される信号がハイレベルになり、ＮＡＮＤ回路１１７から出力される制御信号ＳＲ１がローレベルになり降圧用スイッチング素子３６がオフする。
【００７８】
以降、上述の動作が繰り返される。
このように構成される部分共振型双方向コンバータ８１においても、部分共振用スイッ
チング素子を共通化することができるので、部分共振用スイッチング素子が削減することができる分、部分共振型昇圧コンバータの部品点数を抑えることができコストを抑えることができる。
【００７９】
また、本実施形態の部分共振型昇圧コンバータ２２や部分共振型双方向コンバータ８１は、第１フェーズ及び第２フェーズの２つのフェーズを備える構成であるが、フェーズを３つ以上備えて部分共振型昇圧コンバータ２２や部分共振型双方向コンバータ８１を構成してもよい。
【図面の簡単な説明】
【００８０】
【図１】本発明の実施形態の部分共振型昇圧コンバータを示す図である。
【図２】本発明の実施形態の部分共振型昇圧コンバータにおけるタイミングチャートを示す図である。
【図３】本発明の実施形態の部分共振型双方向コンバータを示す図である。
【図４】従来の部分共振型昇圧コンバータを示す図である。
【図５】従来の部分共振型昇圧コンバータにおけるタイミングチャートを示す図である。
【符号の説明】
【００８１】
２０  電源
２１  負荷
２２  部分共振型昇圧コンバータ
２３、２４  コンデンサ
２５、２６  昇圧用インダクタ
２７、２８  昇圧用スイッチング素子
２９、３０  コンデンサ
３１、３２  部分共振用インダクタ
３３  部分共振用スイッチング素子
３４、３５  ダイオード
３６、３７  降圧用スイッチング素子
３８  ＰＷＭデューティ設定回路
３９  部分共振型昇圧コンバータ制御回路
７８  部分共振用スイッチング素子
７９、８０  ダイオード
８１  部分共振型双方向コンバータ
８２  部分共振型双方向コンバータ制御回路
【図１】
2010088246.tif 000003
【図３】
2010088246.tif 000004
【図４】
2010088246.tif 000005
【図２】
2010088246.tif 000006
【図５】
2010088246.tif 000007