(57)【要約】【課題】広帯域に渡って信号を伝達することができる伝送線路基板を得る。【解決手段】誘電体基板１０の上面に、信号線路１２、第１の接地導体１４及び第２の接地導体１６が形成されている。第１，第２の接地導体１４，１６は、信号線路１２と電界結合している。第１の接地導体１４と第２の接地導体１６は互いに電位が異なる。重なった第１の接地導体１４の一部と第２の接地導体１６の一部との間に誘電体膜１８が形成されている。この重なった第１の接地導体１４の一部、誘電体膜１８、及び第２の接地導体１６の一部は、ＭＩＭキャパシタを構成している。第１の接地導体１４と第２の接地導体１６の間に、誘電体膜１８とは並列にチップコンデンサ２０が接続されている。第１の接地導体１４と第２の接地導体１６の間に、チップコンデンサ２０と直列に抵抗２２が接続されている。【選択図】図１
2010068112.tif 000002
【特許請求の範囲】
【請求項１】
誘電体基板と、
誘電体基板の上面に形成された信号線路と、
前記誘電体基板の上面に形成され、前記信号線路と電界結合し、互いに電位が異なる第１の接地導体及び第２の接地導体と、
重なった前記第１の接地導体の一部と前記第２の接地導体の一部との間に形成されてＭＩＭキャパシタを構成する誘電体膜と、
前記第１の接地導体と前記第２の接地導体の間に、前記誘電体膜とは並列に接続されたコンデンサと、
前記第１の接地導体と前記第２の接地導体の間に、前記コンデンサと直列に接続された抵抗とを備えることを特徴とする伝送線路基板。
【請求項２】
誘電体基板と、
誘電体基板の上面に形成された信号線路と、
前記誘電体基板の上面に形成され、前記信号線路と電界結合し、互いに電位が異なる第１の接地導体及び第２の接地導体と、
前記誘電体基板の下面に形成され、前記誘電体基板を貫通するヴィアにより前記第１の接地導体及び前記第２の接地導体にそれぞれ接続された第３の接地導体及び第４の接地導体と、
重なった前記第１の接地導体の一部と前記第２の接地導体の一部との間に形成されてＭＩＭキャパシタを構成する誘電体膜と、
前記第３の接地導体と前記第４の接地導体の間に直列に接続されたコンデンサ及び抵抗とを備えることを特徴とする伝送線路基板。
【請求項３】
前記ヴィアの端から前記コンデンサまでの距離は、伝送周波数に相当する波長の１／４以下であることを特徴とする請求項２に記載の伝送線路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コプレーナ線路を有する伝送線路基板に関し、特に広帯域に渡って信号を伝達することができる伝送線路基板に関するものである。
【背景技術】
【０００２】
コプレーナ線路を有する伝送線路基板が知られている（例えば、特許文献１参照）。また、コプレーナ線路の接地導体が２つの電位を持つ場合がある。この場合、従来の伝送線路基板では、電位が異なる２つの接地導体をチップコンデンサでＡＣ結合していた。
【０００３】
【特許文献１】特開２０００−２４４２０９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の伝送線路基板では、４０ＧＨｚ以上の高周波になるとコンデンサ周辺の電界が乱れて周波数応答特性が劣化するという問題があった。
【０００５】
本発明は、上述のような課題を解決するためになされたもので、その目的は広帯域に渡って信号を伝達することができる伝送線路基板を得るものである。
【課題を解決するための手段】
【０００６】
第１の発明は、誘電体基板と、誘電体基板の上面に形成された信号線路と、前記誘電体基板の上面に形成され、前記信号線路と電界結合し、互いに電位が異なる第１の接地導体及び第２の接地導体と、重なった前記第１の接地導体の一部と前記第２の接地導体の一部との間に形成されてＭＩＭキャパシタを構成する誘電体膜と、前記第１の接地導体と前記第２の接地導体の間に、前記誘電体膜とは並列に接続されたコンデンサと、前記第１の接地導体と前記第２の接地導体の間に、前記コンデンサと直列に接続された抵抗とを備えることを特徴とする伝送線路基板である。
【０００７】
第２の発明は、誘電体基板と、誘電体基板の上面に形成された信号線路と、前記誘電体基板の上面に形成され、前記信号線路と電界結合し、互いに電位が異なる第１の接地導体及び第２の接地導体と、前記誘電体基板の下面に形成され、前記誘電体基板を貫通するヴィアにより前記第１の接地導体及び前記第２の接地導体にそれぞれ接続された第３の接地導体及び第４の接地導体と、重なった前記第１の接地導体の一部と前記第２の接地導体の一部との間に形成されてＭＩＭキャパシタを構成する誘電体膜と、前記第３の接地導体と前記第４の接地導体の間に直列に接続されたコンデンサ及び抵抗とを備えることを特徴とする伝送線路基板である。
【発明の効果】
【０００８】
本発明により、広帯域に渡って信号を伝達することができる。
【発明を実施するための最良の形態】
【０００９】
実施の形態１．
図１は、本発明の実施の形態１に係る伝送線路基板を示す上面図である。図２は、図１のＡ−Ａ´における断面図である。
【００１０】
誘電体基板１０の上面に、信号線路１２、第１の接地導体１４及び第２の接地導体１６が形成されている。第１，第２の接地導体１４，１６は、信号線路１２と電界結合してコプレーナ線路を構成している。信号線路１２と第１，第２の接地導体１４，１６との距離や信号線路１２の厚みは一定であり、インピーダンスが一定になっている。また、第１の接地導体１４と第２の接地導体１６は互いに電位が異なる。
【００１１】
本実施の形態では、重なった第１の接地導体１４の一部と第２の接地導体１６の一部との間に誘電体膜１８が形成されている。この重なった第１の接地導体１４の一部、誘電体膜１８、及び第２の接地導体１６の一部は、ＭＩＭ（Metal-Insulator-Metal）キャパシタを構成している。
【００１２】
また、第１の接地導体１４と第２の接地導体１６の間に、誘電体膜１８とは並列にチップコンデンサ２０が接続されている。第１の接地導体１４と第２の接地導体１６の間に、チップコンデンサ２０と直列に抵抗２２が接続されている。なお、チップコンデンサ２０の一端は抵抗２２と接続されたパッド２４上に搭載され、他端は第２の接地導体１６上に搭載されている。
【００１３】
このように第１の接地導体１４と第２の接地導体１６のＡＣ結合にＭＩＭキャパシタを用いることで、電界が乱れる両者のギャップの幅ｗを５０μｍ以下にすることができる。従って、４０ＧＨｚ以上の高周波での電界の乱れを低減し、特性劣化を抑えることができる。
【００１４】
また、ＭＩＭキャパシタの容量Ｃｓは、誘電率をε、誘電体膜１８の比誘電率をεｒ、面積をＳ、厚みをｄとすると、以下のように表される。
Ｃｓ＝ε×εｒ×Ｓ／ｄ
また、誘電体膜１８のインピーダンスＺｃｓは、ｊを虚数単位、ωを交流の角振動数とすると、以下のように表される。
Ｚｃｓ＝１／ｊωＣｓ
ＭＩＭキャパシタの容量Ｃｓは大きくないため、周波数が低くなるに従って誘電体膜１８のインピーダンスＺｃｓが高くなり、損失が増加する。
【００１５】
この損失を補うために、本実施の形態では、大きい容量（０．１μＦ程度）のチップコンデンサ２０を誘電体膜１８と並列に接続している。従って、トータルのインピーダンスＺｔは、チップコンデンサ２０の容量をＣｌとすると、以下のように表される。
Ｚｔ＝１／｛ｊω（Ｃｓ＋Ｃｌ）｝
【００１６】
また、低周波では、チップコンデンサ２０のサイズと比べて電気波長が十分長いので、電界の乱れは無視できる。しかし、ＭＩＭキャパシタとチップコンデンサ２０の間で共振が起きる。そこで、本実施の形態では、チップコンデンサ２０に直列に抵抗２２を接続して、この共振を抑えている。
【００１７】
よって、本実施の形態に係る伝送線路基板は、数１０ｋＨｚ〜４０ＧＨｚ以上の広帯域に渡って第１の接地導体１４と第２の接地導体１６をＡＣ結合することができるため、広範囲に渡って信号を伝達することができる。
【００１８】
実施の形態２．
図３は、本発明の実施の形態２に係る伝送線路基板を示す上面図であり、図４は下面図である。
【００１９】
誘電体基板１０の上面に、信号線路１２、第１の接地導体１４及び第２の接地導体１６が形成されている。第１，第２の接地導体１４，１６は、信号線路１２と電界結合してコプレーナ線路を構成している。信号線路１２と第１，第２の接地導体１４，１６との距離や信号線路１２の厚みは一定であり、インピーダンスが一定になっている。また、第１の接地導体１４と第２の接地導体１６は互いに電位が異なる。
【００２０】
誘電体基板１０の下面に、第３の接地導体２６及び第４の接地導体２８が形成されている。第３，第４の接地導体２６，２８は、誘電体基板１０を貫通するヴィア３０，３２により第１，第２の接地導体１４，１６にそれぞれ接続されている。
【００２１】
本実施の形態では、重なった第１の接地導体１４の一部と第２の接地導体１６の一部との間に誘電体膜１８が形成されている。この重なった第１の接地導体１４の一部、誘電体膜１８、及び第２の接地導体１６の一部は、ＭＩＭキャパシタを構成している。また、第３の接地導体２６と第４の接地導体２８の間に、抵抗２２及びチップコンデンサ２０が直列に接続されている。なお、チップコンデンサ２０の一端は抵抗２２と接続されたパッド２４上に搭載され、他端は第４の接地導体２８上に搭載されている。
【００２２】
本実施の形態により、実施の形態１と同様の効果を得ることができるだけでなく、抵抗２２及びチップコンデンサ２０を誘電体基板１０の下面に設けたことで伝送線路基板を小型化することができる。
【００２３】
図５は、本発明の実施の形態２に係る伝送線路基板の通過特性を示す図であり、図６は反射特性を示す図である。ここで、誘電体膜１８の厚みが０．３μｍ、面積が０．１ｍｍ２、比誘電率が４、チップコンデンサ２０の容量が０．１μＦ、抵抗２２の抵抗値が４Ωとしてシミュレーションを行なった。この結果、５０ＧＨｚまで０．５ｄＢ以下の通過損失と、−２０ｄＢ以下の反射特性を得ることができた。
【００２４】
また、ヴィア３０，３２の端からチップコンデンサ２０までの距離ｄが、伝送周波数に相当する波長の１／４以下であることが好ましい。これにより、帯域内での共振を抑えることができる。なお、距離ｄは、チップコンデンサ２０が搭載されるパッド２４の幅、抵抗２２の幅、ヴィア３０，３２のランド径を考慮して求めた長さである。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施の形態１に係る伝送線路基板を示す上面図である。
【図２】図１のＡ−Ａ´における断面図である。
【図３】本発明の実施の形態２に係る伝送線路基板を示す上面図である。
【図４】本発明の実施の形態２に係る伝送線路基板を示す下面図である。
【図５】本発明の実施の形態２に係る伝送線路基板の通過特性を示す図である。
【図６】本発明の実施の形態２に係る伝送線路基板の反射特性を示す図である。
【符号の説明】
【００２６】
１０  誘電体基板
１２  信号線路
１４  第１の接地導体
１６  第２の接地導体
１８  誘電体膜
２０  チップコンデンサ
２２  抵抗
２６  第３の接地導体
２８  第４の接地導体 
３０，３２  ヴィア
【図１】
2010068112.tif 000003
【図２】
2010068112.tif 000004
【図３】
2010068112.tif 000005
【図４】
2010068112.tif 000006
【図５】
2010068112.tif 000007
【図６】
2010068112.tif 000008