(57)【要約】【課題】複数の増幅器からの出力電力の合成点の後段に配置されるインピーダンス変換器の通過電力を検出する電力検出器において、例えば、送信機からの出力信号やその信号に含まれる歪みなどの電力を効果的に検出することを可能とする。【解決手段】図示の例では、複数の増幅器（プッシュプル増幅器１）からの出力電力の合成点の後段に配置されるインピーダンス変換器（伝送線路５）の通過電力を検出する電力検出器であって、前記インピーダンス変換器に並行して配置されるライン（伝送線路２１）と、前記ラインに結合される電力を検出するための検出用回路素子（ダミーロード２２や電力モニタポートＰ３）を備えた。【選択図】  図１
2010206351.tif 000002
【特許請求の範囲】
【請求項１】
複数の増幅器からの出力電力の合成点の後段に配置されるインピーダンス変換器の通過電力を検出する電力検出器であって、
前記インピーダンス変換器に並行して配置されるラインと、
前記ラインに結合される電力を検出するための検出用回路素子と、
を備えたことを特徴とする電力検出器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力検出器に関し、例えば、送信機からの出力信号やその信号に含まれる歪みなどの電力を効果的に検出することを可能とする電力検出器に関する。
【背景技術】
【０００２】
図６（ａ）及び図６（ｂ）には、一般的な歪み補償付き送信機の構成例を示してある。
図６（ａ）に示される歪み補償付き送信機は、ベースバンド部（ＢＢ部）２０１、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）２０２、Ｄ／Ａ（Ｄｉｇｉｔａｌ  ｔｏ  Ａｎａｌｏｇ）コンバータ（ＤＡＣ）２０３、ＢＰＦ（Ｂａｎｄ  Ｐａｓｓ  Ｆｉｌｔｅｒ）２０４、乗算器２０５、ＢＰＦ２０６、増幅器２０７、増幅器２０８、増幅器２０９、増幅器２１０、アイソレータ２１１、ＢＰＦ２１２、アンテナ２１３、方向性結合器２１４、乗算器２１５、減衰器（ＡＴＴ）２１６、増幅器２１７、Ａ／Ｄ（Ａｎａｌｏｇ  ｔｏ  Ｄｉｇｉｔａｌ）コンバータ（ＡＤＣ）２１８、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）２１９を備えている。
【０００３】
ここで、各増幅器２０７〜２１０、２１７は、例えば、電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を用いて構成されている。
また、図６（ｂ）に示される歪み補償付き送信機は、図６（ａ）に示される歪み補償付き送信機と比べて、１個のアイソレータ２１１ではなく、２個のアイソレータ２１１ａ、２１１ｂを備えている点を除いては、構成や動作は同様である。
【０００４】
図６（ａ）に示される歪み補償付き送信機を例として、動作の概要を説明する。
ＢＢ部２０１から出力された信号がＦＰＧＡ２０２に入力され、ＦＰＧＡ２０２において当該信号に対してプリディストーションの処理が行われて、当該処理後の信号がＤＡＣ２０３に入力される。この信号は、ＤＡＣ２０３によりディジタル信号からアナログ信号へ変換され、そして、ＢＰＦ２０４を通過した後に、乗算器２０４により所定の周波数信号と乗算され、ＢＰＦ２０６を通過することで、周波数変換される。その後、この信号は、複数の増幅器２０７〜２１０を用いて増幅され、当該増幅信号がアイソレータ２１１及びＢＰＦ２１２を介してアンテナ２１３から出力（無線送信）される。
【０００５】
また、最終段の２個の増幅器２０９、２１０から出力されて合成された信号（前記した増幅信号）は、その一部が方向性結合器２１４により取得されて、乗算器２１５により所定の周波数信号と乗算されることで周波数変換され、その後、減衰器２１６及び増幅器２１７により振幅の大きさが調整され、ＡＤＣ２１８によりアナログ信号からディジタル信号へ変換されて、ＤＳＰ２１９に入力される。ＤＳＰ２１９では、前記のようにして入力された信号（フィードバック信号）に基づいて、例えば、送信機から送信される信号に含まれる歪み成分が最小となるように、歪み補償処理を行うＦＰＧＡ２０２を制御する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−１３４９７７号公報
【非特許文献】
【０００７】
【非特許文献１】山内、中山、井上、「ウイルキンソン分配器を用いて不要結合を抑圧した高方向性カップラ」、Ｃ−２−５１、２００８年電子情報通信学会エレクトロニクスソサイエティ大会
【発明の概要】
【発明が解決しようとする課題】
【０００８】
（課題１）
例えば、従来の無線送信機では、送信電力の検出及び歪みの検出の方法として、増幅器の電力合成後に、その出力に方向性結合器を接続して検出することが行われているが、この方法では、コスト的に高くなり、方向性結合器の挿入損失が増え、増幅器の効率を低下させていた。また、例えば、方向性結合器をマイクロストリップラインで構成した場合には、コストを抑えることができるが、特に周波数の低いシステムでは、線路長が長くなり、スペース的な制約や、挿入損失の増大が生じていた。
【０００９】
更に具体的に説明する。
例えば、携帯基地局で用いられる増幅器では、高効率でありながら高線形性であることが求められている。このため、例えば図６（ａ）、（ｂ）に示される構成のように、ＡＢ級動作させたＦＥＴに歪み補償をかけることで実現されてきた。
近年では、直交周波数分割多元接続（ＯＦＤＭＡ：Ｏｒｔｈｏｇｏｎａｌ  Ｆｒｅｑｕｅｎｃｙ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ）のような高帯域で、６４ＱＡＭ（６４  Ｑｕａｄｒａｔｕｒｅ  Ａｍｐｌｉｔｕｄｅ  Ｍｏｄｕｌａｔｉｏｎ）のような更なる高線形性を満たしつつ、高効率を得るために、例えば、ドハティ増幅器（Ｄｏｈｅｒｔｙ  ＡＭＰ）とディジタルプリディストータ（ＤＰＤ）を組み合わせたような基地局用増幅器が検討等されてきている。
いずれの場合においても、ＦＥＴの出力電力とその歪み電力をモニタして、その情報を元に、全ての環境条件で歪みが最下（最も小さい値）になるように制御しているため、出力電力に関する方向性結合器は、高効率、高線形性の増幅器には不可欠なものである。
【００１０】
このような方向性結合器を実現するにあたり、ＦＥＴの電力合成後に、マイクロストリップラインで構成するか、或いは、セラミックなどの高誘電率の素材で構成したＳＭＤ（Ｓｕｒｆａｃｅ−Ｍｏｕｎｔｅｄ  Ｄｅｖｉｃｅ）チップカプラ若しくは同軸などで構成したカプラを用いて出力電力を分配してきたが、当然のことながら、これらの構成部品を出力電力が通過するにあたり挿入損失があるため、増幅器の高効率化を阻害してきた。
【００１１】
（課題２）
また、マイクロストリップラインでカプラを構成した場合には、線路が非均質媒質線路であるため、偶・奇モードで波長短縮率が異なり、高い方向性を得ることが難しく、外部妨害波により歪み補償が誤動作することから、外部（アンテナ）からの妨害波を十分に減衰させなければならない。つまり、マイクロストリップラインでカプラを構成した場合には、線路が非均質媒質線路であるため、偶・奇モードで波長短縮率が異なり、高い方向性を得ることが難しく、この結果、アンテナより混入される外部妨害波がマイクロストリップラインカプラに結合して、歪み補償増幅器においてディジタルプリディストーション（ＤＰＤ）の誤動作により歪み特性が劣化することが生じていた。このため、例えば図６（ｂ）に示されるように、電力検出器の後に接続されるアイソレータ若しくはサーキュレータとして２連に直列接続したものを用いることから、大型化、消費電力の増大化、コストアップを招いていた。
【００１２】
本発明は、このような従来の事情に鑑み為されたもので、例えば、送信機からの出力信号に含まれる歪みなどの電力を効果的に検出することを可能とすることができる電力検出器を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するため、本発明では、複数の増幅器からの出力電力の合成点の後段に配置されるインピーダンス変換器の通過電力を検出する電力検出器において、次のような構成とした。
すなわち、前記インピーダンス変換器に並行して配置されるラインと、前記ラインに結合される電力を検出するための検出用回路素子を備えた。
従って、例えば、送信機からの出力信号に含まれる歪みなどの電力を効果的に検出することを可能とすることができる。
【００１４】
ここで、複数の増幅器としては、種々なものが用いられてもよく、例えば、プッシュプル増幅器や、ドハティ増幅器などを用いることができる。
また、インピーダンス変換器としては、種々なものが用いられてもよく、例えば、マイクロストリップラインからなる伝送線路などを用いることができる。
また、電力検出器のラインとしては、種々なものが用いられてもよく、例えば、マイクロストリップラインを用いることができる。
また、電力検出器の検出用回路素子としては、種々なものが用いられてもよく、電力検出のために設けられる任意の回路素子が含まれる。
【００１５】
また、インピーダンス変換器に対して電力検出器のラインを並行に配置する態様としては、種々なものが用いられてもよく、例えば、互いに平行となるように配置する態様を用いることができる。
また、インピーダンス変換器の通過電力を検出するに際して、例えば、当該通過電力自体を検出する態様ばかりでなく、当該通過電力のうちの所定の一部の電力（一例として、通過電力である送信電力のうちの歪み成分の電力）を検出するような態様が用いられてもよい。
【発明の効果】
【００１６】
以上説明したように、本発明に係る電力検出器によると、例えば、送信機からの出力信号に含まれる歪みなどの電力を効果的に検出することを可能とすることができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施例に係るプッシュプル増幅器の構成例を示す図である。
【図２】本発明の一実施例に係るドハティ増幅器の構成例を示す図である。
【図３】（ａ）、（ｂ）は本発明の実施例に係るチップ部品の内部等価図の例を示す図である。
【図４】本発明の一実施例に係るプッシュプル増幅器の構成例を示す図である。
【図５】本発明の一実施例に係るドハティ増幅器の構成例を示す図である。
【図６】（ａ）、（ｂ）は歪み補償付き送信機の構成例を示す図である。
【発明を実施するための形態】
【００１８】
本発明に係る実施例を図面を参照して説明する。
【実施例１】
【００１９】
本発明の第１実施例（上記した（課題１）に対する実施例）を説明する。
図１には、プッシュプル増幅器に応用した場合の構成例を示してある。
具体的には、入力ポートＰ１と出力ポートＰ２の間に、例えばＦＥＴを用いて構成された２個の増幅器１１、１２からなるプッシュプル増幅器１と、例えばマイクロストリップラインからなる４個の伝送線路２〜５が設けられている。また、例えばマイクロストリップラインからなる伝送線路２１と、伝送線路２１の一端と接地端との間に接続されたダミーロード２２と、伝送線路２１の他端に接続された電力モニタポートＰ３からなる電力検出器が設けられている。
【００２０】
入力ポートＰ１には３５．４Ω、λ／４の特性を持つ伝送線路２の一端が接続されており、この伝送線路２の他端には増幅器１１の入力端及び５０Ω、λ／２の特性を持つ伝送線路３の一端が接続されている。この伝送線路３の他端には増幅器１２の入力端が接続されており、増幅器１１の出力端には５０Ω、λ／２の特性を持つ伝送線路４の一端が接続されている。この伝送線路４の他端には増幅器１２の出力端及び３５．４Ω、λ／４の特性を持つ伝送線路５の一端が接続されており、この伝送線路５の他端には出力ポートＰ２が接続されている。
また、伝送線路５に対して並行して、電力検出器の伝送線路２１が配置されている。
【００２１】
本例の電力検出器では、プッシュプルＦＥＴ電力合成後に必ず用いられるインピーダンス変換器（本例では、伝送線路５）と並行して、５０Ωのライン（本例では、伝送線路２１）を配置して、そのインピーダンス変換器の通過電力をモニタ（検出）する。ここで、インピーダンス変換器は、例えば、５０Ωのデバイスでは特性インピーダンス約３５．４Ω（＝ｓｑｒｔ（５０×２５））、電気長λ／４の特性を有している。なお、ｓｑｒｔは平方根（ルート：√）を表している。
これにより、後置の方向性結合器が必要なくなり、小型で高効率な構成を実現することができる。
【００２２】
図２には、ドハティ増幅器に応用した場合の構成例を示してある。
具体的には、入力ポートＰ１１と出力ポートＰ１２との間に、キャリア増幅器３１、ピーク増幅器３２、抵抗３５、例えばマイクロストリップラインからなる３個の伝送線路３４〜３６が設けられている。また、例えばマイクロストリップラインからなる伝送線路４１と、伝送線路４１の一端と接地端との間に接続されたダミーロード４２と、伝送線路４１の他端に接続された電力モニタポートＰ１３からなる電力検出器が設けられている。
【００２３】
入力ポートＰ１１には２個の線路（分配するためのもの）が接続されており、その間に１００Ωの抵抗３３が接続されている。一方の分配線路はキャリア増幅器３１の入力端に接続されており、キャリア増幅器３１の出力端には５０Ω、λ／４の特性を持つ伝送線路３５の一端が接続されている。他方の分配線路には５０Ω、λ／４の特性を持つ伝送線路３４の一端が接続されており、この伝送線路３４の他端にはピーク増幅器３２の入力端が接続されている。伝送線路３５の他端とピーク増幅器３２の出力端は合成点を介して３５．４Ω、λ／４の特性を持つ伝送線路３６の一端に接続されており、この伝送線路３６の他端には出力ポートＰ１２が接続されている。
また、伝送線路３６に対して並行して、電力検出器の伝送線路４１が配置されている。
【００２４】
このように、ドハティ増幅器においても、電力合成後に必ず用いられるインピーダンス変換器（本例では、伝送線路３６）と並行して、５０Ωのライン（本例では、伝送線路４１）を配置して、そのインピーダンス変換器の通過電力をモニタ（検出）する。
これにより、後置の方向性結合器が必要なくなり、小型で高効率な構成を実現することができる。
【００２５】
図３（ａ）には、チップ部品に応用した場合の一例（Ｔｙｐｅ１）に係る内部等価図を示してある。具体的には、ピーク増幅器のポート５１、キャリア増幅器のポート５２、グラウンド（ＧＮＤ）５３、グラウンド（ＧＮＤ）５４、出力ポート５５、ＲＦモニタ（ＲＦ  ＭＯＮ）ポート５６、グラウンド（ＧＮＤ）５７、アイソレーションポート５８が設けられている。これは、セラミック上で構成した表面実装部品であり、高効率増幅器を小型で実現することができる。
【００２６】
図３（ｂ）には、チップ部品に応用した場合の他の一例（Ｔｙｐｅ２）に係る内部等価図を示してある。具体的には、キャリア増幅器及びピーク増幅器のポート６１、グラウンド（ＧＮＤ）６２、グラウンド（ＧＮＤ）６３、出力ポート６４、ＲＦモニタ（ＲＦ  ＭＯＮ）ポート６５、グラウンド（ＧＮＤ）６６、グラウンド（ＧＮＤ）６７、アイソレーションポート６８が設けられている。これは、セラミック上で構成した表面実装部品であり、高効率増幅器を小型で実現することができる。
【００２７】
ここで、周波数が高いシステムでは、例えば、図６（ａ）、（ｂ）に示されるような構成や図１に示されるような構成を用いると、高効率を実現することができる。また、周波数が低いシステムでは、図２に示されるような構成を用いると、高効率と共に大幅な小型化を実現することができる。
【００２８】
以上のように、本例の無線送信機における電力検出器では、増幅器と増幅器の出力電力の合成後に、インピーダンス変換を行うマイクロストリップラインに並行（例えば、平行）して配置されるマイクロストリップラインと、当該マイクロストリップラインに結合される電力を検出する検出器を備えた。
一構成例として、前記したインピーダンス変換器と、並行して配置されるマイクロストリップラインを、セラミックなどの高誘電率素材の上に構成して、１チップにした部品（例えば、方向性結合器と同様な機能を有するもの）を実施することも可能である。
【００２９】
また、他の構成例として、図６（ａ）、（ｂ）に示されるようなフィードバック処理を行う場合には、前記した電力検出器のマイクロストリップラインに結合される電力を周波数変換する周波数変換器と、その信号を所定の電力に増幅する増幅器若しくは減衰する減衰器（或いは、これらの両方でもよい）と、その信号をＡ／Ｄ変換するＡＤＣと、そのディジタル信号を処理するＤＳＰ及びＦＰＧＡを備える。
【００３０】
このように、本例では、増幅器の出力部分にインピーダンス変換器（例えば、マイクロストリップラインを含む）を備えて、その部分で結合して電力検出することが行われ、更に、本例では、これを、増幅器（複数の増幅器）の出力の合成後におけるインピーダンス変換部で実現する。
【００３１】
従って、本例では、例えば、無線機の安定動作に欠かせない、増幅器の送信電力の検出器や、送信歪み電力の検出器に関して、小スペース化、高効率化（例えば、増幅器の小型化、高効率化）を実現することができる。
【００３２】
なお、本例の図１では、複数の増幅器（本例では、プッシュプル増幅器１）からの出力電力の合成点の後段に配置されるインピーダンス変換器（本例では、伝送線路５）の通過電力を検出する電力検出器であって、前記インピーダンス変換器に並行して配置されるライン（本例では、伝送線路２１）と、前記ラインに結合される電力を検出するための検出用回路素子（本例では、ダミーロード２２や電力モニタポートＰ３）を備えた。
また、本例の図２では、複数の増幅器（本例では、キャリア増幅器３１及びピーク増幅器３２）からの出力電力の合成点の後段に配置されるインピーダンス変換器（本例では、伝送線路３６）の通過電力を検出する電力検出器であって、前記インピーダンス変換器に並行して配置されるライン（本例では、伝送線路４１）と、前記ラインに結合される電力を検出するための検出用回路素子（本例では、ダミーロード４２や電力モニタポートＰ１３）を備えた。
【実施例２】
【００３３】
本発明の第２実施例（上記した（課題１）、（課題２）に対する実施例）を説明する。
図４には、プッシュプル増幅器に応用した場合の構成例を示してある。
具体的には、入力ポートＰ２１と出力ポートＰ２２の間に、例えばＦＥＴを用いて構成された２個の増幅器１１１、１１２からなるプッシュプル増幅器（若しくは、増幅器）１０１と、例えばマイクロストリップラインからなる４個の伝送線路１０２〜１０５と、アイソレータ１０６が設けられている。また、例えばマイクロストリップラインからなる伝送線路１２３と、伝送線路１２３の両端の間に接続された抵抗１２１と、伝送線路１２３の両端に接続されたウイルキンソン電力合成器１２２と、ウイルキンソン電力合成器１２２の合成点に接続された電力モニタポートＰ２３からなる電力検出器が設けられている。
また、図４に示されるように、伝送線路１２３の出力ポート側からウイルキンソン電力合成器１２２への接続間には、ウイルキンソン電力合成器１２２の手前に、ウイルキンソン電力合成器１２２へのレベルを調整するための減衰器１２４が設けられている。
【００３４】
入力ポートＰ２１には３５．４Ω若しくは２５Ω、λ／４の特性を持つ伝送線路１０２の一端が接続されており、この伝送線路１０２の他端には増幅器１１１の入力端及び５０Ω若しくは２５Ω、λ／２の特性を持つ伝送線路１０３の一端が接続されている。この伝送線路１０３の他端には増幅器１１２の入力端が接続されており、増幅器１１１の出力端には５０Ω若しくは２５Ω、λ／２の特性を持つ伝送線路１０４の一端が接続されている。この伝送線路１０４の他端には増幅器１１２の出力端及び３５．４Ω若しくは２５Ω、λ／４の特性を持つ伝送線路１０５の一端が接続されており、この伝送線路１０５の他端には出力ポートＰ２２が接続されている。
また、伝送線路１０５に対して並行して、電力検出器の伝送線路１２３が配置されている。
【００３５】
本例の電力検出器では、プッシュプルＦＥＴ電力合成後に必ず用いられるインピーダンス変換器（本例では、伝送線路１０５）と並行して、５０Ωのライン（本例では、伝送線路１２３）を配置して、そのインピーダンス変換器の通過電力をモニタ（検出）する。ここで、インピーダンス変換器は、例えば、５０Ωのデバイスでは特性インピーダンス約３５．４Ω（＝ｓｑｒｔ（５０×２５））、電気長λ／４の特性を有している。なお、ｓｑｒｔは平方根（ルート：√）を表している。
これにより、後置の方向性結合器が必要なくなり、小型で高効率な構成を実現することができる。
【００３６】
また、出力ポートＰ２２から混入される妨害波（例えば、送信キャリア近傍の３、５次歪み帯域に、混入する他の送信波など）は、出力アイソレータ（本例では、アイソレータ１０６）１個でおよそ２０ｄＢ程度減衰されるが、インピーダンス変換器（１／４・λ）と、ウイルキンソンカプラとによって２０ｄＢ以上の方向性が得られるため（例えば、非特許文献１参照。）、アイソレータ２個と同等以上のアイソレーションが得られる。なお、ウイルキンソンカプラは、マイクロストリップラインで構成されてもよく、或いは、小型表面実装部品として構成されてもよい。
【００３７】
例えば、出力モニタのポートＰ２３から出力される電力を、周波数変換後に、Ａ／Ｄ変換して、その歪み成分が最小となるようにＤＰＤ処理を行うことにより、出力アイソレータが２個ある場合に相当する妨害波耐力を持った高性能のＤＰＤ歪み補償増幅器を実現することができる。
更に、本例のような方式を用いると、出力挿入損失がアイソレータ１個分だけとなるため、例えば従来に比べて、小型化、増幅器の高効率化に大きく貢献することができる。
【００３８】
図５には、ドハティ増幅器に応用した場合の構成例を示してある。
具体的には、入力ポートＰ３１と出力ポートＰ３２との間に、キャリア増幅器１３１、ピーク増幅器１３２、電力分配部１３３、例えばマイクロストリップラインからなる３個の伝送線路１３４〜１３６、アイソレータ１３７が設けられている。また、例えばマイクロストリップラインからなる伝送線路１４３と、伝送線路１４３の両端の間に接続された抵抗１４１と、伝送線路１４３の両端に接続されたウイルキンソン電力合成器１４２と、ウイルキンソン電力合成器１４２の合成点に接続された電力モニタポートＰ３３からなる電力検出器が設けられている。
また、図５に示されるように、伝送線路１４３の出力ポート側からウイルキンソン電力合成器１４２への接続間には、ウイルキンソン電力合成器１４２の手前に、ウイルキンソン電力合成器１４２へのレベルを調整するための減衰器１４４が設けられている。
【００３９】
入力ポートＰ３１には電力分配部１３３が接続されており、２個の線路に分配している。一方の分配線路はキャリア増幅器１３１の入力端に接続されており、キャリア増幅器１３１の出力端には５０Ω若しくは２５Ω、λ／４の特性を持つ伝送線路１３５の一端が接続されている。他方の分配線路には５０Ω若しくは２５Ω、λ／４の特性を持つ伝送線路１３４の一端が接続されており、この伝送線路１３４の他端にはピーク増幅器１３２の入力端が接続されている。伝送線路１３５の他端とピーク増幅器１３２の出力端は合成点を介して３５．４Ω若しくは２５Ω、λ／４の特性を持つ伝送線路１３６の一端に接続されており、この伝送線路１３６の他端には出力ポートＰ３２が接続されている。
また、伝送線路１３６に対して並行して、電力検出器の伝送線路１４３が配置されている。
【００４０】
このように、ドハティ増幅器においても、電力合成後に必ず用いられるインピーダンス変換器（本例では、伝送線路１３６）と並行して、５０Ωのライン（本例では、伝送線路１４３）を配置して、そのインピーダンス変換器の通過電力をモニタ（検出）する。
これにより、後置の方向性結合器が必要なくなり、小型で高効率な構成を実現することができる。例えば、上記以上の高効率増幅器を実現することができる。
【００４１】
以上のように、本例の無線送信機における電力検出器では、最終段増幅器と出力アイソレータ若しくはサーキュレータの間で、増幅器と増幅器の出力電力の合成後にインピーダンス変換を行うマイクロストリップラインに並行（例えば、平行）して配置されるマイクロストリップラインと、当該マイクロストリップラインと１／４波長で結合されるストリップラインと、その両端の電力を合成するウイルキンソンカプラによって構成した電力を検出する検出器を備えた。
【００４２】
また、他の構成例として、図６（ａ）、（ｂ）に示されるようなフィードバック処理を行う場合には、前記した電力検出器により検出される電力を周波数変換する周波数変換器と、その信号を所定の電力に増幅する増幅器若しくは減衰する減衰器（或いは、これらの両方でもよい）と、その信号をＡ／Ｄ変換するＡＤＣと、そのディジタル信号を処理するＤＳＰ及びＦＰＧＡを備える。これにより、外部妨害波によって誤動作しない歪み補償送信無線機を実現することができる。
【００４３】
このように、本例では、増幅器の出力部分にインピーダンス変換器（例えば、マイクロストリップラインを含む）を備えて、その部分で結合して電力検出することが行われ、更に、本例では、これを、増幅器（複数の増幅器）の出力の合成後におけるインピーダンス変換部で実現する。
【００４４】
従って、本例では、例えば、無線機の安定動作に欠かせない、増幅器の送信電力の検出器や、送信歪み電力の検出器に関して、小スペース化、高効率化（例えば、増幅器の小型化、高効率化）を実現しつつ、外部妨害波に影響されず高い歪み補償性能を確保することができる歪み補償増幅器を実現することができる。
【００４５】
なお、本例の図４では、複数の増幅器（本例では、プッシュプル増幅器１０１）からの出力電力の合成点の後段に配置されるインピーダンス変換器（本例では、伝送線路１０５）の通過電力を検出する電力検出器であって、前記インピーダンス変換器に並行して配置されるライン（本例では、伝送線路１２３）と、前記ラインに結合される電力を検出するための検出用回路素子（本例では、抵抗器１２１やウイルキンソン電力合成器１２２や電力モニタポートＰ２３や減衰器１２４）を備えた。
また、本例の図５では、複数の増幅器（本例では、キャリア増幅器１３１及びピーク増幅器１３２）からの出力電力の合成点の後段に配置されるインピーダンス変換器（本例では、伝送線路１３６）の通過電力を検出する電力検出器であって、前記インピーダンス変換器に並行して配置されるライン（本例では、伝送線路１４３）と、前記ラインに結合される電力を検出するための検出用回路素子（本例では、抵抗器１４１やウイルキンソン電力合成器１４２や電力モニタポートＰ３３や減衰器１４４）を備えた。
【００４６】
ここで、本発明に係るシステムや装置などの構成としては、必ずしも以上に示したものに限られず、種々な構成が用いられてもよい。また、本発明は、例えば、本発明に係る処理を実行する方法或いは方式や、このような方法や方式を実現するためのプログラムや当該プログラムを記録する記録媒体などとして提供することも可能であり、また、種々なシステムや装置として提供することも可能である。
また、本発明の適用分野としては、必ずしも以上に示したものに限られず、本発明は、種々な分野に適用することが可能なものである。
また、本発明に係るシステムや装置などにおいて行われる各種の処理としては、例えばプロセッサやメモリ等を備えたハードウエア資源においてプロセッサがＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）に格納された制御プログラムを実行することにより制御される構成が用いられてもよく、また、例えば当該処理を実行するための各機能手段が独立したハードウエア回路として構成されてもよい。
また、本発明は上記の制御プログラムを格納したフロッピー（登録商標）ディスクやＣＤ（Ｃｏｍｐａｃｔ  Ｄｉｓｃ）−ＲＯＭ等のコンピュータにより読み取り可能な記録媒体や当該プログラム（自体）として把握することもでき、当該制御プログラムを当該記録媒体からコンピュータに入力してプロセッサに実行させることにより、本発明に係る処理を遂行させることができる。
【符号の説明】
【００４７】
Ｐ１、Ｐ１１、Ｐ２１、Ｐ３１・・入力ポート、  Ｐ２、Ｐ１２、Ｐ２２、Ｐ３２・・出力ポート、  Ｐ３、Ｐ１３、Ｐ２３、Ｐ３３・・電力モニタポート、  １、１０１・・プッシュプル増幅器、  ２〜５、２１、３４〜３６、４１、１０２〜１０５、１２３、１３４〜１３６、１４３・・伝送線路、  １１、１２、１１１、１１２、２０７〜２１０、２１７・・増幅器、  ２２、４２・・ダミーロード、  ３１、１３１・・キャリア増幅器、  ３２、１３２・・ピーク増幅器、  ３３・・抵抗、  ５１・・ピーク増幅器ポート、  ５２・・キャリア増幅器ポート、  ５３、５４、５７、６２、６３、６６、６７・・グラウンド（ＧＮＤ）、  ５５、６４・・出力ポート、  ５６、６５・・ＲＦモニタポート、  ５８、６８・・アイソレーションポート、  ６１・・キャリア増幅器及びピーク増幅器ポート、  １０６、１３７、２１１、２１１ａ、２１１ｂ・・アイソレータ、  １２１、１４１・・抵抗器、  １２２、１４２・・ウイルキンソン電力合成器、  １２４、１４４、２１６・・減衰器、  １３３・・電力分配部、  ２０１・・ＢＢ部、  ２０２・・ＦＰＧＡ、  ２０３・・ＤＡＣ、  ２０４、２０６、２１２・・ＢＰＦ、  ２０５、２１５・・乗算器、  ２１３・・アンテナ、  ２１４・・方向性結合器、  ２１８・・ＡＤＣ、  ２１９・・ＤＳＰ、
【図１】
2010206351.tif 000003
【図２】
2010206351.tif 000004
【図３】
2010206351.tif 000005
【図４】
2010206351.tif 000006
【図５】
2010206351.tif 000007
【図６】
2010206351.tif 000008