(57)【要約】【課題】半導体ウェハの前面のグローバルフラットネスの明らかな改善も、ローカルフラットネスの明らかな改善も行えるＤＳＰポリシングを有する半導体ウェハを製造する方法を提供すること【解決手段】上定盤と下定盤との間で半導体ウェハをポリシングする半導体ウェハの製造方法において、前記半導体ウェハを、キャリアのカットアウト部中に置き、ポリシング剤を供給して、前記半導体ウェハの中央での前記半導体ウェハの厚さと前記キャリアの厚さとの間の差が負になりかつ全体で１０μｍ〜３０μｍの材料除去が達成されるまで両面ポリシングし、前記ポリシング剤はＳｉＯ2  ０．１〜０．４質量％及びアルカリ性成分０．１〜０．９質量％含有する、半導体ウェハの製造方法。【選択図】なし【特許請求の範囲】
【請求項１】
上定盤と下定盤との間で半導体ウェハをポリシングする半導体ウェハの製造方法において、前記半導体ウェハを、キャリアのカットアウト部中に置き、ポリシング剤を供給して、前記半導体ウェハの中央での前記半導体ウェハの厚さと前記キャリアの厚さとの間の差が負になりかつ全体で１０μｍ〜３０μｍの材料除去が達成されるまで両面ポリシングし、前記ポリシング剤はＳｉＯ2  ０．１〜０．４質量％及びアルカリ性成分０．１〜０．９質量％含有する、半導体ウェハの製造方法。
【請求項２】
前記半導体ウェハを、前記半導体ウェハの厚さと前記キャリアの厚さとの間の差が−２．５μｍ〜−３．５μｍとなるまで両面ポリシングする、請求項１記載の方法。
【請求項３】
前記ポリシング剤は、炭酸カリウム又は水酸化テトラメチルアンモニウム又は両方の化合物をアルカリ性成分として含有する、請求項１記載の方法。
【請求項４】
半導体ウェハの他のＤＳＰポリシングを実施しない、請求項１記載の方法。
【請求項５】
ＳｉＯ2及びアルカリ性成分を、前記ポリシング剤を使用する直前まで混合しない、請求項１記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特にエッジ領域においても改善されたフラットネスを有する半導体ウェハを得るという目標を追求する、半導体ウェハ、特にシリコンからなる半導体ウェハの製造方法に関する。本発明は、より正確には、上定盤と下定盤との間で半導体ウェハをポリシングすることを有し、その際、前記半導体ウェハはキャリア中のカットアウト部内に置かれて、研磨剤を供給しながら、前記半導体ウェハの中央の前記半導体ウェハの厚さと前記キャリアの厚さとの間の差が負になるまで両面ポリシングされる方法に関する。
【背景技術】
【０００２】
このような方法は、特に平坦な半導体ウェハの製造のために適している。半導体ウェハのフラットネスは、最近の世代の電子部材の製造のための基板として、前記半導体ウェハの根本的な適性の評価を行うための中心的な品質パラメータである。完全に平坦でかつ並行に対峙する端面を備えた理想的に平坦な半導体ウェハは、部材の製造の際のリソグラフィーの間にステッパの焦点あわせの困難性が生じない。従って、その理想形状にできる限り近づける試みがなされた。この目的のために、結晶からスライシングした半導体ウェハは、一連の加工工程を通過し、その際、特に前記プロセスの始めに行われる、端面のラッピング及び／又は研削による機械加工が形状付与に利用される。それに引き続く工程、例えば半導体ウェハのエッチング及び端面のポリシングは、第１に表面付近の前記機械加工の後に残った損傷を取り除くため及び端面の平滑化のために行われる。同時に、この引き続く工程は、前記半導体ウェハのフラットネスに重大に影響を及ぼし、前記機械加工工程により達成されたフラットネスをできる限り維持するようにあらゆる努力がなされる。
【０００３】
このフラットネスの定量的な特性決定のために、一連の規格化されたパラメータが提供される。これは、特に、半導体ウェハの前面のエッジ領域にも通用し、その際、前面とは、通常では電子部材の集積のための基礎として使用される半導体ウェハの面を意味する。
【０００４】
電子部材の製造元は、前記エッジの領域もできる限り広範囲に、利用可能な面ＦＱＡ、「Fixed Quality Area（平坦度適用領域）」に含めることに努力している。従って、特定の許容される周辺部除外領域ＥＥは常に小さくなる。現時点で要求の厳しい規格は、１ｍｍの周辺部除外領域を許容するだけである。
【０００５】
非平坦度は、ＳＦＱＲ値によって表すことができる。このＳＦＱＲ値は、所定の寸法の、例えば２０ｍｍ×２０ｍｍの面積の測定フィールドにおけるローカルフラットネスを表し、つまり同じ寸法を有する最小２乗誤差法（error square minimization）により得られた基準面に関する測定フィールドにおける前記半導体ウェハの前面の最大の高さの偏差の形で表される。パーシャルサイトはエッジ領域での測定される区域であり、前記区域はＦＱＡの完全な成分ではないが、その中央部はＦＱＡの中に存在する。このＰＳＦＱＲ値は、ＥＳＦＱＲ値と同様に、パーシャルサイトにおけるローカルフラットネスを表す。後者のものは、包括的測定法に基づく。
【０００６】
このローカルフラットネスの他に、前記半導体ウェハの前面のグローバルフラットネスも常に留意しなければならない。前記グローバルフラットネスを表すための規格化されたパラメータは、ＧＢＩＲ値、及び前記値と関連するＳＢＩＲ値である。両方のパラメータは、半導体ウェハの理想平面として仮定された背面に対する前面の最大の高さの偏差を表し、かつＧＢＩＲ値の場合にはＦＱＲを計算のために使用し、ＳＢＩＲ値の場合には測定区域に制限された面を計算のために使用することが異なる。
【０００７】
前記パラメータの定義及び前記パラメータを測定する方法の記載は、関連するＳＥＭＩスタンダードの、特にＭ１、Ｍ６７及びＭ１５３０スタンダードに含まれている。
【０００８】
半導体ウェハの両面を同時に行うポリシングは、以後ＤＳＰポリシングといい、前記のローカルフラットネスに良好な影響を及ぼすことは公知である。ＤＳＰポリシングにおける材料除去は、それぞれの面で５μｍ〜１５μｍで、ＣＭＰポリシング（chemical-mechanical polishing）を用いて目指される材料除去よりも明らかに高い。ＤＳＰポリシングのために適した装置は、例えばDE 100 07 390 A1に記載されている。このＤＳＰポリシングの間に、前記半導体ウェハは、ガイドケージとして作用するキャリアのカットアウト部中で、かつ上定盤と下定盤との間に置かれる。少なくとも一方の定盤及びキャリアは回転し、半導体ウェハは、研磨剤が供給されながら、輪転曲線により定められた軌道上を、研磨布で覆われた定盤に対して相対的に運動する。前記定盤を前記半導体ウェハに押し付ける研磨圧力及びポリシングの時間は、前記ポリシングによって生じる材料除去に決定的に関与するパラメータである。
【０００９】
このUS 2002/0055324 A1は、ポリシング剤がポリシングの完了時に停止試薬に置き換えられることにより完了するＤＳＰポリシングを記載している。ここに記載されたポリシング剤は、典型的な組成を有する。例えば二酸化ケイ素（ＳｉＯ2）を１〜１０質量％の量で、アルカリ性成分を０．０１〜１０質量％の量で含有する。
【００１０】
US2008/0070483 A1には、それぞれＤＳＰポリシングとして実施される２つの相互に連続するポリシング工程を有する方法が記載されている。第１のポリシング工程では、半導体ウェハの中央の半導体ウェハの厚さとキャリアの厚さとの間の差が負になるまで、半導体ウェハをポリシングする。こうして、理想形状とは相違する凹面の形を有する半導体ウェハが得られる。前記方法の利点は、前記半導体ウェハの前面のエッジ領域におけるローカルフラットネスは、３５ｎｍよりも低いＰＳＦＱＲ値を有し、従って既に第１のポリシング工程後に良好であると見なされる範囲内にあることである。この方法の欠点は、前記半導体ウェハの前面のグローバルフラットネスを１００ｎｍより低いＳＢＩＲ値にするために、第２のＤＳＰポリシングを必要とすることである。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】DE 100 07 390 A1
【特許文献２】US 2002/0055324 A1
【特許文献３】US 2008/0070483 A1
【発明の概要】
【発明が解決しようとする課題】
【００１２】
従って、本発明の課題は、前記半導体ウェハの前面のグローバルフラットネスの明らかな改善も、ローカルフラットネスの明らかな改善も行えるＤＳＰポリシングを有する半導体ウェハを製造する方法を提供することである。
【課題を解決するための手段】
【００１３】
本発明は、上定盤と下定盤との間で半導体ウェハをポリシングすることを有し、その際、前記半導体ウェハを、キャリアのカットアウト部中に置き、ポリシング剤を供給して、半導体ウェハの中央での半導体ウェハの厚さとキャリアの厚さとの間の差が負になりかつ全体で１０μｍ〜３０μｍの材料除去が達成されるまで両面ポリシングし、その際、前記ポリシング剤はＳｉＯ2  ０．１〜０．４質量％及びアルカリ性成分０．１〜０．９質量％含有する、半導体ウェハの製造方法に関する。
【００１４】
前記方法は、US2008/0070483 A1に記載された方法とは、主に、ＳｉＯ2及びアルカリ性成分を通常よりも明らかに低い濃度で含有するポリシング剤を使用することにより異なっている。この差異により、前記半導体ウェハの前面がポリシング後にエッジ領域において曲がりが弱く、中央領域とエッジ領域との間の厚さの差が小さくなる。従って、グローバルフラットネス、特にＳＢＩＲ値は改善される。さらに、ローカル形状、特にＰＳＦＱＲ値及びＥＳＦＱＲ値の改善も達成される。従って、前記方法は唯一のＤＳＰポリシングだけを有しかつ他のＤＳＰポリシングを有しないことが有利である。
【００１５】
ＳｉＯ2及びこのアルカリ性成分は、有利にポリシング剤の利用の直前（６０秒〜１秒）まで混合されないので、前記ポリシング剤は使用位置で始めて生じる。この措置はゲル形成を妨げる。
【００１６】
このＤＳＰポリシングは、半導体ウェハの中央での半導体ウェハの厚さとキャリアの厚さとの間の差（以後、アンダーハング（underhang）という）が負になるか又は有利に−２．５〜−５μｍの範囲内、特に有利に−２．５〜−３．５μｍの範囲内になるまで実施される。前記ポリシング剤は、ＳｉＯ2  ０．１〜０．４質量％、及び有利にアルカリ性成分０．２〜０．８質量％を含有する。特に、ＳｉＯ2  ０．２〜０．３質量％、及びアルカリ性成分０．５〜０．７質量％が有利である。アルカリ性成分とは、次の化合物の少なくとも１種であると考えられる：炭酸ナトリウム、炭酸カリウム、水酸化ナトリウム、水酸化カリウム、水酸化テトラメチルアンモニウム（ＴＭＡＨ）及び他の第４級アンモニウム化合物。アルカリ成分が１種以上の化合物を含む場合、その濃度の合計が上記の濃度範囲にあるべきである。
【００１７】
この方法の出発製品は、有利に、シリコンの単結晶からスライスされ、この半導体ウェハの端面、つまり前面と背面とをラッピング及び／又は研削することにより機械加工された半導体ウェハである。前面とは、電子部材の構造の作製のための面を形成することが定められている端面である。前記半導体ウェハの前記エッジは、衝突による損傷に対して敏感でなくすために既に丸められていてもよい。さらに、先行する機械加工の結果としての表面付近の損傷は、酸性エッチング剤及び／又はアルカリ性エッチング剤中でのエッチングにより十分に除去される。さらに、前記半導体ウェハは更なる加工工程、特に洗浄工程又はエッジのポリシングを行うことができる。請求項に記載された方法により、前記半導体ウェハは同時に両面ポリシングされ、その際、ＤＳＰポリシングは生産性の向上のために有利に複数ウェハポリシングとして実施され、その際、半導体ウェハ用にそれぞれ複数のカットアウト部を備えた複数のキャリアが使用される。本発明による方法は、有利に他のＤＳＰポリシングを含まない。しかしながら、有利に、前記前面はＤＳＰポリシングの後に、片面ポリシング（ＣＭＰポリシング）により平滑にされる。これに関連する材料除去は、一般に０．２μｍ〜０．５μｍである。
【図面の簡単な説明】
【００１８】
【図１】実施例による半導体ウェハの、前記半導体ウェハの直径Ｄに沿った距離Ａとして記録した前面の表面曲線を示す。
【図２】比較例による半導体ウェハの、前記半導体ウェハの直径Ｄに沿った距離Ａとして記録した前面の表面曲線を示す。
【実施例】
【００１９】
実施例（Ｅ）及び比較例（Ｃ）：
直径３００ｍｍのシリコンからなる半導体ウェハを単結晶からスライシングし、それぞれ同じ方法で機械加工及びエッチングにより前処理された。引き続き、前記半導体ウェハを両面ポリシング機（Peter Wolters AG社のタイプAC 2000）で、それぞれ−０．９μｍ（Ｃ）又は−３．５５μｍ（Ｅ）のアンダーハングが達成されるまでポリシングした。半導体ウェハ（Ｅ）の部分は、本発明により、ＳｉＯ2を０．３質量％の濃度で、及び炭酸カリウム０．２質量％及び水酸化カリウム０．０２質量％からなるアルカリ成分を含有するポリシング剤でポリシングした。
【００２０】
半導体ウェハ（Ｃ）の他の部分は、ほぼ同じ種類のポリシング剤でポリシングするが、ＳｉＯ2の濃度は１．５質量％であり、炭酸カリウムの濃度は２質量％及び水酸化カリウムの濃度は０．０７質量％であった。
【００２１】
ポリシングされた半導体ウェハのグローバルフラットネス及びローカルフラットネスは、KLA-Tencor社のタイプWaferSightの測定装置（ＦＱＡ＝２９８ｍｍ及びＥＥ＝１ｍｍ）で調査した。この結果は以下の表中にまとめられている。
【００２２】
【表１】
2010056530.tif 000002
【００２３】
前記値はそれぞれ複数の個々の値からの平均値である。前記結果は特に、前記アンダーハングが、実施例では−３．５５μｍであるように比較例よりも明らかに高い場合であっても、グローバルフラットネスが本発明による方法の適用により改善されることを示す。US2008/0070483 A1の教示によると、むしろＧＢＩＲ値及びＳＢＩＲ値の悪化が期待されていた。
【００２４】
図１及び図２は、それぞれの実施例（図１）及び比較例（図２）による半導体ウェハの、前記半導体ウェハの直径Ｄに沿った距離Ａとして記録した前面の表面曲線を示す。実施例による半導体ウェハは、グローバルフラットネスに関しても、エッジ領域のフラットネスに関しても極めて平坦であることが確認できる。特に、わずかなエッジロールオフが存在するだけである。それに対して、比較例による半導体ウェハは、著しく凹型に形成されたウェハ形状にもかかわらず、著しいエッジロールオフを示す。
【図１】
2010056530.tif 000003
【図２】
2010056530.tif 000004
【外国語明細書】
2010056530.tif 000005
2010056530.tif 000006
2010056530.tif 000007
2010056530.tif 000008
2010056530.tif 000009
2010056530.tif 000010
2010056530.tif 000011
2010056530.tif 000012
2010056530.tif 000013
2010056530.tif 000014
2010056530.tif 000015
2010056530.tif 000016