(57)【要約】      （修正有）【課題】単結晶Ｓｉ上に形成された集積回路を画素の駆動回路として用いたフラットパネルディスプレイを提供する。【解決手段】複数個の画素駆動用回路を有するマイクロチップＩＣをあらかじめ配線を施された基板に張り付け、必要に応じて平坦化処理や追加配線接続処理をしたあとＩＣへの接続処理を施し、さらに画素を形成する。【選択図】図１
2010085961.tif 000002
【特許請求の範囲】
【請求項１】
ガラス、プラスチック、高分子薄膜などの基板上にＳｉウエハーから数十μｍから数十ｃｍサイズの矩形に切りだされた画素駆動用マイクロチップＩＣを貼り付けてなるフラットパネルディスプレイ。
【請求項２】
一個の画素駆動用マイクロチップＩＣが複数個の画素を駆動することを特徴とする請求項１に記載のディスプレイ。
【請求項３】
駆動すべき画素の番地を記憶した論理回路とカウンターとカウンターリセット回路を内包し、クロックを入力することによりアドレッシングが可能となることを特徴とする画素駆動用マイクロチップＩＣ。
【請求項４】
駆動すべき両素の番地を記憶した論理回路がマスクＲＯＭで構成されてなることを特徴とする請求項３に記載の画素駆動用マイクロチップＩＣ。
【請求項５】
駆動すべき画素の番地を記憶した論理回路がプログラマブルＲＯＭで構成されてなることを特徴とする請求項３に記載の画素駆動用マイクロチップＩＣ。
【請求項６】
外部接続端子が電源電圧ＶＤＤ、接地電圧ＶＳＳ、クロックＣＬＫ、信号電圧ＶＳＩＧ、および画素出力であることを特徴とする請求項３に記載の画素駆動用マイクロチップＩＣ。
【請求項７】
ガラス、プラスチック、高分子薄膜などの基板上に金属薄膜で画素駆動用マイクロチップＩＣへの入力配線が形成されており、その配線に対して画素駆動用マイクロチップＩＣが配置、貼り付けられることを特徴とする請求項１に記載のフラットパネルディスプレイ。
【請求項８】
下部配線が施された基板上へ画素駆動用マイクロチップＩＣが搭載されたあと、基板全面を覆う絶縁膜の形成とそのエッチバックによる平坦化処理が施され、該絶縁膜上に上部配線と画素部が形成され、上下配線、上部配線とマイクロチップＩＣ、および画素部とマイクロチップがそれぞれスルーホールを通して電気的に接続されて構成されることを特徴とする請求項１に記載のフラットパネルディスプレイ。
【請求項９】
配線を構成する金属薄膜がペースト状あるいはインク状の金属材料を用いてインクジェット方法などの直接描画により形成されてなることを特徴とする請求項８に記載のフラットパネルディスプレイ。
【請求項１０】
配線を構成する金属薄膜がスパッタなどの蒸着法を用いて形成され、その後フォトリソグラフィーによる加工を経て配線が形成されることを特徴とする請求項８に記載のフラットパネルディスプレイ。
【請求項１１】
長辺が１ｍ以下であり厚みが７０μｍ以下であることを特徴とする画素駆動用マイクロチップＩＣを搭載した請求項１に記載のディスプレイを構成する。
【請求項１２】
画素駆動用マイクロチップＩＣの基板への貼り付けが接着材としてのフィルムを用いて行われることを特徴とする請求項１に記載のフラットパネルディスプレイ。
【請求項１３】
画素駆動用マイクロチップＩＣの基板への貼り付けが接着材としてのペーストを用いて行われることを特徴とする請求項１に記載のフラットパネルディスプレイ。
【請求項１４】
基板上および絶縁膜上の配線およびスルーホールの充填がペースト状あるいはインク状の導電性材料の塗布により形成されることを特徴とする請求項１に記載のフラットパネルディスプレイ。
【請求項１５】
上下配線を電気的に絶縁し、かつスルーホールが形成される絶縁膜が下地基板の凹凸に関係なく平坦に塗布して形成できる感光性ポリイミド等の有機ポリマー薄膜であることを特徴とする請求項１に記載のフラットパネルディスプレイ。
【請求項１６】
上下配線を電気的に絶縁し、スルーホールを形成する絶縁膜の一部が下地基板の凹凸に関係なく平坦に塗布して形成できるＳＯＧ（スピン  オン  グラス）であることを特徴とする請求項１に記載のフラットパネルディスプレイ。
【請求項１７】
画素駆動回路が信号電圧保持容量と電圧電流変換増幅回路で構成されていることを特徴とする画素駆動用マイクロチップを搭載した請求項１に記載のフラットパネルディスプレイ。
【請求項１８】
画素駆動回路の電圧電流変換増幅回路が差動入力と電流源を基本構成要素するマイクロチップを搭載した請求項１に記載のフラットパネルディスプレイ。
【請求項１９】
アドレッシングが外部からの無線通信によって行われることを特徴とする画素駆動用マイクロチップを搭載した請求項１に記載のフラットパネルディスプレイ。
【発明の詳細な説明】
【技術分野】
【０００１】  個々の画素に付随して専用の駆動用電子回路を必要とする全てのフラットパネルディスプレイ（ＦＰＤ）に関するものである。
【背景技術】
【０００２】  現在の代表的なＦＰＤとしては液晶（ＬＣＤ）、プラズマ（ＰＤＰ）、有機ＥＬ、ＬＥＤがあげられる。これらのうち個々の画素に付随して専用の駆動用電子回路を必要とするＦＰＤは液晶、ＥＬである。
従来それらの液晶およびＥＬ表示方式はアクティブ駆動方式と呼ばれ、画素の駆動回路を構成するためにアモルファスもしく多結晶Ｓｉの薄膜を用いた薄膜トランジスター（ＴＦＴ）が用いられてきた。
ＦＰＤは大画面表示の需要が大きく、その量産に当たっては画面サイズの数倍から数十倍の数メートルに及ぶ大きなマザー基板が用いられ、その上に数ミクロンサイズ（膜圧はμ以下）のＴＦＴを構成するためにフォトリソグラフィー、薄膜形成、エッチングの基幹技術を大基板に適用するために多大の努力と費用、期間を費やしてきた。
一方、電子回路素子としてのＴＦＴはＩＣ・ＬＳＩを構成するＭＯＳトランジスターと動作原理は同じであるがその性能は著しく劣り、その適用範囲は極めて限られたものとなっている。
現在ＦＰＤに対する要求はより大型に、かつより高性能に偏移してきており、画面サイズ１ｍを超えるＬＣＤやＰＤＰが生産されるに至り、他方有機ＥＬにおいては、画面サイズはまだ中小型ながら画質と薄型化において他を圧倒する製品が上市されるに至っている。
【発明の開示】
【発明が解決しようとする課題】
【０００３】  従来技術に立脚したアクティブマトリクス駆動型ＦＰＤにおいては次のような問題が克服されるべき課題として捉えられている。すなわちＬＣＤにおいては大型ガラス基板を用いた超微細加工の困難性の克服、また真空プロセスを基本とするが故の装置の大型化に対する巨額の設備投資額および維持費用の増大である。一方有機ＥＬにおいてはＴＦＴ特製の性能、均一性、信頼性の向上である。
【課題を解決するための手段】
【０００４】  これらの課題を克服するためにはフォトリソグラフィーおよび真空プロセスからの脱却とＳｉ単結晶を用いたトランジスターの作製が要件となる。そしてこれを実現するための手段としてＳｉ単結晶ウエハー上に形成された画素駆動用回路チップを大型基板上に貼り付ける方法が発明された。
【発明を実施するための最良の形態】
【０００５】  本発明による有機ＥＬディスプレイ画素部のレイアウトデザインを図１に示す。１個の画素駆動用マイクロチップ▲１▼に４個の画素▲２▼が配置されている。▲３▼は画素の番地指定を行うためのクロック入力配線である。▲４▼は映像信号入力配線であり▲５▼は電源入力配線である。これら３入力と画素への出力はパッド▲１▼−１を通して行われる。▲６▼はディスプレイ全面を覆う陰極である。陰極も各チップと中央部に設けられたパッドを通じて接続されている。図２にこれら部位の立体配置図を示す。また図３に図２におけるａ−ａ’部の断面を示す。
まず大型基板上に映像入力配線▲４▼と電源入力配線▲５▼がペースト状あるいはインク状の金属を用いて印刷もしくは直接描画などの方法で配置形成される。次に３０μｍに薄片化された画素駆動用マイクロチップ▲１▼を配置し固定する。次にポリイミド樹脂層▲９▼を３５μｍ塗布形成し、固化後平坦化処理を行い、最終膜厚３２μｍとした。次に配線▲４▼、▲５▼をポリイミド層上部に接続するためのスルーホール▲７▼を形成する。このときマイクロチップのパッド上にもスルーホール▲７▼−１が形成される。本実施例ではフォトリソグラフィーを用いたが固定マスクを用いた直接穿穴を行うこともできる。【０００６】  次にクロック配線▲３▼と映像入力引き込み線▲４▼−１および電源入力引き込み線▲５▼−１がペースト状あるいはインク状の金属を用いて印刷もしくは直接描画などの方法で配置形成される。このとき各スルーホールは金属で充填され、上下配線が実現される。
次に画素▲２▼の下地となる絶縁層▲１０▼を全面に形成し、平坦化後画素とマイクロチップを接続するためのスルーホール▲８▼が形成される。スルーホールの深さは５０００Ａとした。本実施例では絶縁層にポリイミドを用い、スルーホール形成にフォトリソグラフィーを使用したが、ＳＯＧを絶縁層と使用してもよく、また固定マスクを用いて直接穿穴を行ってもよい。
次に発光素子のアノードを形成すべくスパッタ−蒸着法によりＩＴＯ膜▲１１▼を１５００Ａの膜厚で全面に形成し、フォトリソグラフィーにより画素形状に成型した。さらにスパッタ−蒸着法によりＳｉＮ膜▲１２▼を４０００Ａ形成し、画素部をフォトリソグラフィーにより開口しバンクを形成した。
続いてインクジェット法により高分子材料で構成されたホール輸送層、発光層、電子輸送層を形成し、その後全面に半透明金属▲６▼を全面に蒸着しカソードとした。【０００７】  図４にマイクロチップ▲１▼内に構成される回路ブロックを示す。マイクロチップには電源電圧ＶＤＤ（２１）と接地電位（２２）が与えられ、映像信号（２３）とクロック（２４）が入力される。カウンター（２７）は入力クロックを計数し、比較器（２８）はあらかじめ各画素に与えられたアドレス（２９）と計数値とを比較し一致したとき映像信号を画素に出力（２５）する。制御回路（２６）はこの映像信号の出力と、カウンターのリセットを制御する。
【発明の効果】
【０００８】  本発明により、大型基板を扱うプロセスに真空やフォトリソグラフィーを用いないことでプロセス設備投資およびプロセス占有空間を大幅に低減することができる。また大型基板材料として高歪点ガラスに限らず、ソーダガラス、プラスチック、金属、セラミクスなど多岐の固形材料を対象とすることができる。さらにＬＳＩに搭載される回路を画素駆動に用いることができるため、従来のＴＦＴ駆動と比較して高品質で信頼性の高いディスプレイを実現することができる。以上の効果により廉価な設備投資でより高性能な大型フラットパネルディスプレイを製造することができるようになる。
【図面の簡単な説明】
【図１】画素部平面図
【図２】画素部立体図
【図３】画素部断面図
【図４】マイクロチップ回路構成
【符号の説明】
１…マイクロチップ
１−１…パッド
２…画素
３…クロック入力配線
４…映像信号配線
４−１…映像信号引込配線
５…電源配線
５−１…電源引込配線
６…陰極
７…配線間スルーホール
７−１…配線パッド間スルーホール
８…画素入力スルーホール
９…第一層間絶縁膜
１０…第二層間絶縁膜
１１…アノード電極
１２…バンク
２１…電源入力端子
２２…接地端子
２３…映像信号入力端子
２４…クロック入力端子
２５…画素駆動出力端子
２６…制御回路
２７…カウンター
２８…比較器
２９…アドレスメモリー
３０…駆動回路
【図１】
2010085961.tif 000003
【図２】
2010085961.tif 000004
【図３】
2010085961.tif 000005
【図４】
2010085961.tif 000006