(57)【要約】【課題】ＥＭＩの改善量を犠牲にすることなくＳＳＣＧによる画像への悪影響を低減する画像読取装置を提供する。【解決手段】ＣＣＤ４が原稿を読み取ることにより得られたアナログ電気信号を増幅し、さらにデジタル信号に変換するＡＦＥ５と、ＳＳＣＧを利用して所定周波数のクロック信号を周波数変調し、得られた内部基準クロック信号に基づいて、ＣＣＤ４およびＡＦＥ５を制御する信号であって、周波数変動を有する制御信号を生成するタイミングジェネレータ３と、デジタル信号に所定の画像処理を実行して得られる画像にＳＳＣＧの影響がスジとして現れるかどうかを判定する画像データ判定部７１と、を備え、画像データ判定部７１が「ＳＳＣＧの影響がスジとして現れる」と判定した場合、タイミングジェネレータ３は、生成する制御信号の周波数を変更する。【選択図】        図２
2010068131.tif 000002
【特許請求の範囲】
【請求項１】
ラインセンサを用いて原稿を読み取る画像読取装置であって、
前記ラインセンサが原稿を読み取ることにより得られたアナログ電気信号を増幅し、さらにデジタル信号に変換する信号処理手段と、
ＳＳＣＧを利用して所定周波数のクロック信号を周波数変調し、得られた基準クロック信号に基づいて、前記ラインセンサおよび前記信号処理手段を制御する信号であって、周波数変動を有する制御信号を生成する制御信号生成手段と、
前記デジタル信号に所定の画像処理を実行して得られる画像に、前記ＳＳＣＧの影響がスジとして現れるかどうかを判定する画像データ判定手段と、
を備え、
前記画像データ判定手段が「ＳＳＣＧの影響がスジとして現れる」と判定した場合、前記制御信号生成手段は、生成する制御信号の周波数を変更することを特徴とする画像読取装置。
【請求項２】
前記画像データ判定手段は、
前記ＳＳＣＧの影響がスジとして現れるかどうかの判定を、光源を点灯させない状態で原稿読み取り処理を実行して得られたアナログ電気信号に対して前記信号処理手段が増幅処理およびＡ／Ｄ変換処理を実行した後の信号に基づいて行うことを特徴とする請求項１に記載の画像読取装置。
【請求項３】
前記画像データ判定手段は、
前記ＳＳＣＧの影響がスジとして現れるかどうかを判定する場合、
複数ラインにわたって取得された各画素の信号読取レベルを、ライン方向で同一位置となる画素での信号読取レベル毎に平均化し、得られた各平均値のピーク値とボトム値の差分に基づいて、信号読取レベルの変動量が許容範囲内かどうかを判定し、
信号読取レベルの変動量が許容範囲内ではないと判断した場合、指定エリア内の各画素における信号読取レベルの平均値をライン毎に算出し、さらに、得られた各平均値のうち、極大値となっている平均値または極小値となっている平均値のいずれか一方を抽出し、抽出した各平均値に対応する各ライン同士の間隔に基づいて、前記ＳＳＣＧの影響がスジとして現れるかどうかを判定することを特徴とする請求項１または２に記載の画像読取装置。
【請求項４】
前記制御信号生成手段は、逓倍処理および分周処理を利用することにより、前記基準クロックに基づいて複数の中間信号を生成し、さらに当該複数の中間信号の中から選択した複数の信号を組み合わせて前記制御信号を生成することを特徴とする請求項１、２または３に記載の画像読取装置。
【請求項５】
前記制御信号生成手段は、前記画像データ判定手段により「ＳＳＣＧの影響がスジとして現れる」と判定された場合には、前記逓倍処理で使用する逓倍率および前記分周処理で使用する分周率の少なくともいずれか一方を変更することにより、生成する制御信号の周波数を変更することを特徴とする請求項４に記載の画像読取装置。
【請求項６】
前記制御信号生成手段は、１ライン中の画素数および前記基準クロックに基づいてラインシンンク信号を生成する機能をさらに有することを特徴とする請求項１〜５のいずれか１つに記載の画像読取装置。
【請求項７】
前記制御信号生成手段は、前記基準クロックに基づいて生成した画素クロックを利用し、前記１ライン中の画素数と同じ数だけ当該画素クロックをカウントする毎に前記ラインシンク信号をアサートさせることを特徴とする請求項６に記載の画像読取装置。
【請求項８】
前記制御信号生成手段は、
制御信号の周波数を変更する場合、当該周波数の変動比率と同じ変動比率で前記ラインシンク信号をアサートさせるタイミングを変更することを特徴とする請求項７に記載の画像読取装置。
【請求項９】
前記制御信号生成手段は、前記画像データ判定手段により「ＳＳＣＧの影響がスジとして現れる」と連続して判定された回数が規定回数未満の場合、「ＳＳＣＧの影響がスジとして現れる」と判定されるごとに制御信号の周波数を変更することを特徴とする請求項１〜８のいずれか１つに記載の画像読取装置。
【請求項１０】
前記制御信号生成手段は、前記画像データ判定手段により「ＳＳＣＧの影響がスジとして現れない」と判定され場合の内部設定値を電源供給の有無にかかわらず保持し続け、制御信号を生成する場合には、保持しておいた内部設定値を用いることを特徴とする請求項１〜９のいずれか１つに記載の画像読取装置。
【請求項１１】
複数の読取線速度が選択可能な場合、
前記制御信号生成手段は、各読取線速度について、前記画像データ判定手段により「ＳＳＣＧの影響がスジとして現れない」と判定され場合の内部設定値を電源供給の有無にかかわらず保持し続け、制御信号を生成する場合には、その時点で設定されている読取線速度に応じた内部設定値を用いて制御信号を生成することを特徴とする請求項１〜１０のいずれか１つに記載の画像読取装置。
【請求項１２】
前記制御信号生成手段は、周波数変動を有しない制御信号を生成するようにユーザから指示された場合には、ＳＳＣＧを利用した周波数変調が実行される前の所定周波数のクロック信号に基づいて、前記ラインセンサおよび前記信号処理手段を制御する信号を生成することを特徴とする請求項１〜１１のいずれか１つに記載の画像読取装置。
【請求項１３】
請求項１〜１２のいずれか１つに記載の画像読取装置を備えることを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像読取装置および画像形成装置に関する。
【背景技術】
【０００２】
近年、画像読取装置においては、画像読取速度の高速化に伴い、読取動作クロックの周波数が上がり、電磁波強度規制（ＦＣＣ、ＶＣＣＩ等）に対してのＥＭＩ（Electro  Magnetic  Interference）対策が必須となっている。このＥＭＩ対策としては、ＳＳＣＧ（Spectrum  Spread  Clock  Generator）を用いた手法が一般的である。この手法では、読取動作クロックなど、画像読み取り時の各部の動作制御に用いるクロック（制御信号）の周波数を、ＳＳＣＧを用いて周波数拡散（周波数変調）することにより微小な範囲で変動させ、ＥＭＩスペクトラムを積分的に平坦化している。
【０００３】
しかしながら、上記手法を画像読取装置に適用した場合、ＳＳＣＧにより制御信号の周波数を変動させた（周波数変調した）ことによる影響が画像上に現れる問題がある。具体的には、光電変換素子の駆動およびＡ／Ｄ（Analog／Digital）変換で使用する各制御信号の周波数を変動させることにより、僅かではあるが画像のオフセットレベルが変動し、このオフセットレベルの変動によって画像上に横スジや斜めスジ等のスジが現れる。
【０００４】
そのため、上記問題を考慮し、ＳＳＣＧを利用してＥＭＩ対策を行いつつ画像への悪影響も低減可能な技術がこれまでも提案されている。たとえば、下記特許文献１には、Ａ／Ｄ変換回路の制御信号を周波数変調すると画像が悪影響を受けることを考慮し、Ａ／Ｄ変換回路の制御信号は周波数変調せずに、前段のＣＤＳ（Correlated  Double  Sampling）回路の制御信号をＳＳＣＧにより周波数変調する技術が開示されている。また、下記特許文献２には、制御信号に対してＳＳＣＧによる周波数変調を常に実行するのではなく、画像を読み取る主走査方向のライン毎に、制御信号に対する周波数変調のＯＮ／ＯＦＦを制御する技術が開示されている。さらに、下記特許文献３には、読取画質に応じて、制御信号に対してＳＳＣＧによる周波数変調のＯＮ／ＯＦＦを制御する技術が開示されている。
【０００５】
【特許文献１】特開２００６−２２２６８８号公報
【特許文献２】特開２００７−３３６４８５号公報
【特許文献３】特開２００７−２０１７９５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来の技術では、ＳＳＣＧによる周波数変調を全ての制御信号に対して実行するのではなく一部の制御信号に対してのみ実行する、または、所定の条件が満たされた場合にのみ周波数変調を実行するようにしているため、画像上に表れるスジを低減する効果はあるがＥＭＩ対策としては十分ではない、という問題があった。
【０００７】
本発明は、上記に鑑みてなされたものであって、ＳＳＣＧを利用してＥＭＩ対策を実施する場合において、ＥＭＩの改善量を犠牲にすることなくＳＳＣＧによる画像への悪影響を低減する画像読取装置および画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決し、目的を達成するために、本発明にかかる画像読取装置は、ラインセンサを用いて原稿を読み取り、前記ラインセンサが原稿を読み取ることにより得られたアナログ電気信号を増幅し、さらにデジタル信号に変換する信号処理手段と、ＳＳＣＧを利用して所定周波数のクロック信号を周波数変調し、得られた内部基準クロック信号に基づいて、前記ラインセンサおよび前記信号処理手段を制御する信号であって、周波数変動を有する制御信号を生成する制御信号生成手段と、前記デジタル信号に所定の画像処理を実行して得られる画像に、前記ＳＳＣＧの影響がスジとして現れるかどうかを判定する画像データ判定手段と、を備え、前記画像データ判定手段が「ＳＳＣＧの影響がスジとして現れる」と判定した場合、前記制御信号生成手段は、生成する制御信号の周波数を変更することを特徴とする。
【発明の効果】
【０００９】
本発明によれば、原稿読み取り処理を実行し、得られた画像上にスジが発生しているかどうかを判定し、スジが発生している場合には、ラインセンサ等を制御する制御信号の周波数を変更するので、ＥＭＩの改善量を犠牲にすることなくＳＳＣＧの影響による画像上のスジの発生を低減することができる、という効果を奏する。
【発明を実施するための最良の形態】
【００１０】
以下に添付図面を参照して、この発明にかかる画像読取装置の最良な実施の形態を詳細に説明する。
【００１１】
（実施の形態）
最初に、画像読取装置にＳＳＣＧを適用し、各種制御信号を周波数変調した場合の画像への影響について簡単に説明する。図１は、ＣＣＤ（Charge  Coupled  Device）ラインセンサを光電変換素子として使用している画像読取装置において、ＳＳＣＧを適用して画像読取処理を実行した場合の読取レベル（オフセットレベル）の変動をラインごとに示した図である。図１は、一例として、ｎライン目〜ｎ＋３ライン目の読取レベルの変動の様子を示している。
【００１２】
たとえば、ＣＣＤ駆動やＡ／Ｄ変換を制御するための制御信号をＳＳＣＧによって変調すると、僅かではあるが画像のオフセットレベルが変動する。そして、ＳＳＣＧの影響により１ライン内において変動が見られる場合、ＳＳＣＧにより変調された制御信号の周波数変動周期とライン周期（１ラインを読み取るのに要する時間）とは非同期であるため、各ライン上のある一定範囲内のオフセットレベルの平均値に着目すると、各ラインの同一範囲における平均値は一定周期で変動する。なお、この平均値の変動周期は制御信号の周波数変動周期に依存する。
【００１３】
ここで、上記平均値の変動周期が短い場合、画像上のランダムノイズに上記平均値の変動が埋もれてしまうため、オフセットレベルの変動すなわちＳＳＣＧを使用したことによる影響（スジ）は確認できなくなる。図１の副走査方向における各ラインの上記平均値の分布を見ると、副走査方向において変動周期が長い場合は、上記平均値の高い領域や低い領域が連続するためスジとして見えやすい。これに対して、副走査方向において変動周期が短い場合は、上記平均値の高い領域や低い領域が連続しないため、スジとして見えにくくなる。そこで、本発明にかかる画像読取装置では、上記平均値の変動周期が短くなるように制御することにより、ＳＳＣＧを使用したことによる影響を確認できなくする（目立たなくする）。
【００１４】
図２は、本実施の形態にかかる画像読取装置の構成を示すブロック図である。この画像読取装置は、画像形成装置を構成し、ＳＢＵ（Sensor  Board  Unit）と、ＢＩＣＵ（Baseengine  IPU（Image  Processing  Unit）  Control  Unit）と、を備える。ＳＢＵは、原稿を光学的に読み取るユニットである。また、ＢＩＣＵは、ＳＢＵから受け取ったデータの画像処理、およびＳＳＣＧの影響により画像上にスジが発生するかどうかの判定を行うユニットである。
【００１５】
ＳＢＵは、水晶発振器１と、ＳＳＣＧ２と、タイミングジェネレータ３と、ＣＣＤ４と、ＡＦＥ（Analog  Front  End）５と、を備える。ＡＦＥ５は、可変ゲイン部５１と、Ａ／Ｄ変換器５２と、ＬＶＤＳ（Low  Voltage  Differential  Signaling）トランスミッタ５３と、を備える。また、ＢＩＣＵは、ＬＶＤＳレシーバ６と、ＩＰＵ７と、ＣＰＵ（Central  Processing  Unit）８と、を備える。ＩＰＵ７は、画像データ判定部７１を備える。
【００１６】
ＳＢＵにおいて、水晶発振器１は、所定周波数のクロックを出力する。ＳＳＣＧ２は、水晶発振器１からのクロックを周波数変調し、基準クロックとしてタイミングジェネレータ３へ出力する。タイミングジェネレータ３は、ＳＳＣＧ２から入力された基準クロックを用いてＣＣＤ４およびＡＦＥ５を制御する制御信号を出力する。なお、タイミングジェネレータ３の詳細な構成および動作については後述する。ＣＣＤ４は、光源（図示せず）から原稿に対して照射された光の反射光を受けて、その反射光をアナログ電気信号（以下、単にアナログ信号を記載する）に変換する。ＡＦＥ５は、ＣＣＤ４から入力されたアナログ信号を増幅し、さらにデジタル信号に変換後、ＢＩＣＵへ転送する。すなわち、ＡＦＥ５では、ＣＣＤ４から入力されたアナログ信号を可変ゲイン部５１が増幅し、つぎに、Ａ／Ｄ変換器５２が、増幅後のアナログ信号をデジタル信号に変換する。さらに、ＬＶＤＳトランスミッタ５３が、Ａ／Ｄ変換器５２から出力されたデジタル信号をＬＶＤＳ信号に変換し、ＢＩＣＵへ転送する。
【００１７】
ＢＩＣＵにおいて、ＬＶＤＳレシーバ６は、ＳＢＵから受信したＬＶＤＳ信号を元のデジタル信号に戻す。ＩＰＵ７は、ＬＶＤＳレシーバ６から出力されたデジタル信号を用いて画像形成を行った場合に、形成した画像上にスジが発生するかどうかを判定する。また、所定の画像処理を行う。ＩＰＵ７においては、画像データ判定部７１が、入力されたデジタル信号に基づいて、画像上にスジが発生するかどうかを判定する。また、画像処理は、図示を省略した画像処理部にて実施される。ＣＰＵ８は、画像データ判定部７１による判定結果に基づいて、タイミングジェネレータ３を制御する。
【００１８】
つづいて、タイミングジェネレータ３の構成および動作について詳細に説明する。タイミングジェネレータ３は、ＰＬＬ回路および制御信号生成部を備え、ＳＳＣＧ２からの基準クロックはＰＬＬ回路へ入力される。ＰＬＬ回路は、入力された基準クロックに基づいて、制御信号を生成するために必要な内部基準クロックを生成する。制御信号生成部は、ＰＬＬ回路から受け取った内部基準クロックから複数の信号（中間信号）を生成し、複数の中間信号を組み合わせることによってＣＣＤ４等を制御する制御信号を生成する。すなわち、制御信号生成部は、内部基準クロックに基づいて制御信号を生成している。内部基準クロックの周波数を変動させた場合、これに基づいて生成される制御信号の周波数も変動する。
【００１９】
上記ＰＬＬ回路の構成例を図３に示す。図示したように、このＰＬＬ回路は、分周率逓倍率設定部３１と、分周器３２と、位相比較器３３と、平滑化フィルタ３４と、ＶＣＯ（Voltage  Controlled  Oscillator）３５と、分周器３６と、を備える。
【００２０】
分周率逓倍率設定部３１は、ＣＰＵ８からの指示に従い、分周期３２に対する分周率および分周器３６に対する逓倍率を設定する。分周器３２は、ＳＳＣＧ２から入力された基準クロックを分周率逓倍率設定部３１により設定された分周率で分周する。位相比較器３３は、分周器３２からの入力信号と分周器３６からの入力信号を比較する。なお、ＰＬＬ回路がロックしている状態では、これらの入力信号は等しくなっている。平滑化フィルタ３４は、位相比較器３３の出力を平滑化する。ＶＣＯ３５は、内部基準クロックを出力する。分周器３６は、ＶＣＯ３５からの内部基準クロックを分周し、分周した内部基準クロックを位相比較器３３に出力する。このような構成をとるＰＬＬ回路は、タイミングジェネレータ３において、入力信号である基準クロックを逓倍する機能を提供する。
【００２１】
上記ＰＬＬ回路において、分周率および逓倍率を、それぞれ１２８±１０ステップで設定できるものとした場合、入力される基準クロックの周波数を５０ＭＨｚ、分周率の設定を１２８ステップ、逓倍率の設定を１２７ステップとすると、ＰＬＬ回路が出力する内部基準クロックの周波数は４９．６０９ＭＨｚとなる（「５０ＭＨｚ×（１２７／１２８）＝４９．６０９ＭＨｚ」）。すなわち、ＰＬＬ回路は、約±０．７８（１／１２８）％ステップでの周波数の設定が可能となる。
【００２２】
なお、ＳＳＣＧ２は、ＰＬＬ回路へ入力する基準クロックに周波数変調を行っている。そのため、ＰＬＬ回路が出力する内部基準クロックも、周波数変調がされている。また、制御信号生成部が内部基準クロックに基づいて生成する全ての制御信号も、周波数変調がされている。
【００２３】
タイミングジェネレータ３は、ＣＣＤ４およびＡＦＥ５を制御するために必要な全ての制御信号を生成する。なお、生成する制御信号には、１ラインの読み取り周期を決定するラインシンク信号も含まれる。タイミングジェネレータ３においては、設定した１ライン中の画素数でラインシンク信号がアサートするように、内部基準クロックに基づいて生成した画素クロックをカウントしてラインシンク信号を生成する。また、タイミングジェネレータ３は、１ライン中の画素数の設定を変更することにより、任意の周期のラインシンク信号を生成できるように構成されているものとする。
【００２４】
ラインシンク信号を画素クロックから生成する場合のこれらの信号とＣＣＤ４から出力される信号（画素データ）の関係を図４に示す。図４に示したように、ＣＣＤ４から出力される画素データは、ＯＰＢ（Optical  Black）領域と、有効画素領域と、ダミー画素領域と、からなり、１ラインあたりの画素データはこれらの各領域を１つずつ含んでいる。ＯＰＢ領域は、黒レベルの基準となる領域である。有効画素領域は、読み取った原稿の実データが格納される領域である。ダミー画素領域は、ＡＦＥ５での黒レベルフィードバック処理などで利用される。ＣＣＤ画素出力の１ラインの長さは、ラインシンク信号の１周期と同一である。
【００２５】
つづいて、ＳＳＣＧ２の影響により画像上にスジが発生するかどうかを判定し、スジが発生すると判断した場合に実行する制御動作（スジを低減させる動作）を図５に基づいて説明する。図５は、画像読取装置において、画像上のスジの発生を検出してスジを低減する処理を示すフローチャートである。上述したように、画像への影響（スジ）は読取レベルが変動している場合に現れる。したがって、本処理では、読取レベルが変動しているかどうかを確認するためのデータとして、光源を点灯させない状態の暗時の画像データを用いる。そのため、画像読取装置は、光源をＯＦＦにする（ステップＳ１）。また、ＳＳＣＧ２の影響による読取レベルの変動自体は僅かなため、ＡＦＥ５は、検出感度を上げるために可変ゲイン部５１のゲインを通常ゲインよりも上げた設定とする。ここでは一例としてゲインを１０倍に設定する（ステップＳ２）。また、この状態で読取動作を行い、暗時の画像データを取得する。
【００２６】
そして、画像読取装置は、上記取得した画像データを対象として、まず、主走査方向においてＳＳＣＧ２による影響（読取レベルの変動）があるかどうかの判定を行い（ステップＳ３）、影響があると判断した場合（ステップＳ３：Ｙｅｓ）、さらに、副走査方向において画像上にスジが発生するかどうかを判定する（ステップＳ４）。これらの判定処理は画像データ部７１にて行われる。また、これらの判定処理の詳細を以下に示す。
【００２７】
まず、主走査方向においてＳＳＣＧ２による影響があるかどうかの判定処理を図６のフローチャートに基づいて説明する。
【００２８】
この処理では、画像データ判定部７１は、最初に、平均処理期間において読み取った各ラインのデータを、画素毎に加算して保持する（ステップＳ３１）。平均処理期間とは、画素毎の平均値を算出するために必要なデータを読み取るための期間であり、画像データ判定部７１が任意に設定できる。平均処理の方法としてはいくつか考えられるが、ここでは単純平均を用いることとする。平均処理期間が終了した後、画像データ判定部７１は、保持しておいた画素毎の加算値を平均処理期間において読み取ったライン数で個別に割ることにより画素毎の平均値を得る（ステップＳ３２）。画像データ判定部７１は、得られた画素毎の平均値から、ピーク値とボトム値を検出し（ステップＳ３３）、さらにそれらの差分を算出する（ステップＳ３４）。
【００２９】
画像データ判定部７１は、つぎに、算出した差分と予め設定されていたスレッシュレベルを比較し、ＳＳＣＧ２の影響による読取レベルの変動の有無を判定する（ステップＳ３５）。スレッシュレベルは、ＳＳＣＧ２の影響による読取レベルの変動の有無を判定するためのしきい値である。ＳＳＣＧ２の影響による読取レベルの変動は、これまでの実機測定によりゲインを通常ゲインの１０倍程度とした場合は２〜４ｄｉｇｉｔ（８ｂｉｔデータ）であることから、スレッシュレベルは、たとえば４ｄｉｇｉｔに設定する。
【００３０】
以上が、図５のステップＳ３で実行する「主走査方向においてＳＳＣＧ２による影響があるかどうかの判定処理」の詳細である。なお、ステップＳ３においては、算出した差分の値が４ｄｉｇｉｔよりも大きいとして、ＳＳＣＧ２による影響があると判定（ステップＳ３：Ｙｅｓ）したものとする。
【００３１】
つぎに、副走査方向において画像上にスジが発生するかどうかの判定処理を図７のフローチャートに基づいて説明する。
【００３２】
この処理では、画像データ判定部７１は、最初に、極大値検出期間または極小値検出期間において読み取った各ラインのＯＰＢ領域における画素データの平均値（ＯＰＢレベル）を算出する（ステップＳ５１）。ここで、極大（極小）値検出期間は極大（極小）値を検出するために必要なＯＰＢ領域のデータを読み取るための期間である。極大値検出期間または極小値検出期間は、後述する判定処理を行うことが可能である必要な期間の範囲において、画像データ判定部７１が任意に設定できる。また、極大値または極小値を検出する方法としてはいくつか考えられるが、ここでは、ＯＰＢ領域における画素データの平均処理を行い、平均処理の方法として単純平均を用いることとする。なお、本実施の形態では、極大値検出または極小値検出はどちらの場合でも効果に差異は無いため、検出はどちらか一方のみでよい。本実施の形態では、極大値検出を行う場合の例について説明する。
【００３３】
ここで、ＯＰＢ領域における画素データの平均値（ＯＰＢレベル）について説明する。ｎライン目のＯＰＢ領域のｋ画素目の画素データをＤ＿ＯＰＢ［ｎ、ｋ］とすると、このラインのＯＰＢレベル：ＯＰＢ＿ｌｖｌ［ｎ］は、ＯＰＢ領域の画素数がＫの場合、「ＯＰＢ＿ｌｖｌ［ｎ］＝（Ｄ＿ＯＰＢ［ｎ、１］＋Ｄ＿ＯＰＢ［ｎ、２］＋…＋Ｄ＿ＯＰＢ［ｎ、Ｋ］）／Ｋ」と表される。画像データ判定部７１は、極大値検出期間における各ラインのＯＰＢレベルを保持しておく。
【００３４】
つぎに、画像データ判定部７１は、各ラインのＯＰＢレベルに対して極大値検出を行なう（ステップＳ５２）。この処理では、まず、全てのラインにおいて、隣接する前ラインのＯＰＢレベルとの差分（「Ｄｅｌｔａ［ｎ］＝ＯＰＢ＿ｌｖｌ［ｎ］−ＯＰＢ＿ｌｖｌ［ｎ−１］」）を算出する。そして差分の算出が終了後、算出した各差分に基づいて極大値を検出する。具体的には、算出した差分の符号が複数のラインに渡って連続して「＋」のとき、差分の符号が「＋」から「−」に切替わる最後の「＋」となるラインを、極大値をとるラインとして検出する。なお、極小値の場合は、前記検出方法において「＋」と「−」を入れ替えることにより検出することができる。
【００３５】
つぎに、画像データ判定部７１は、極大値として検出したラインから、次に極大値として検出したラインまでのライン数をカウントし、これを極大値間隔として保持する（ステップＳ５３）。
【００３６】
そして、画像データ判定部７１は、求めた極大値間隔と予め設定されていたスレッシュライン数を比較し、画像上にスジが発生するかどうかを判定する（ステップＳ５４）。スレッシュライン数は、画像上にスジが発生するかどうかを判定するためのしきい値である。
【００３７】
図１を用いて既に説明したように、副走査方向において読取レベル（オフセットレベル）の変動周期が短い場合は、ランダムノイズに埋もれてしまい、ＳＳＣＧ２による影響がスジとして見えにくい。そのため、ここでは、極大値間隔を変動周期とみなし、予め設定したスレッシュライン数と比較することで、画像上にスジが発生するかどうかを判定する（極大値間隔がスレッシュ値を超えた場合にスジが発生すると判定する）。
【００３８】
これまでの実機測定より、スジの長さがおおよそ０．５ｍｍ以下の場合は、画像上のランダムノイズに埋もれてしまいスジとして認識しにくくなる。一例として、画像読取装置の読取性能が６００ｄｐｉの場合、０．５ｍｍをライン数に換算すると約１１．８ライン（「（６００ｄｐｉ／２５．４ｍｍ）×０．５≒１１．８」）となる。したがって、読取性能が６００ｄｐｉの画像読取装置の場合には、スレッシュライン数を１０ラインとして設定する。
【００３９】
図５の説明に戻る。なお、ステップＳ４においてはスジが発生すると判定（ステップＳ４：Ｙｅｓ）したものとして説明を再開する。
【００４０】
ステップＳ４においてスジが発生すると判定した場合、判定結果は、画像データ判定部７１からＣＰＵ８に通知され、スジが発生する旨の通知を受けたＣＰＵ８は、まず、ＰＬＬ回路において、設定の変更回数が規定回数に達しているかどうかを確認する（ステップＳ５）。ここでは、１回目であり、規定回数に達していないとして（ステップＳ５：Ｎｏ）、ＣＰＵ８は、ＰＬＬ回路の設定を変更し、さらに、読取動作を行うことにより、設定変更後の条件で読み取った暗時の画像データを取得する（ステップＳ６）。
【００４１】
ＣＰＵ８が、ＰＬＬ回路（図３参照）の設定を変更してタイミングジェネレータ３が出力する制御信号の周波数を変更し、画像上に発生するスジを低減する処理について説明する。一例として、毎秒の読取画素数を示す画素レートが５０ＭＨｚ、ＰＬＬ回路での分周率の設定が１２８ステップ、逓倍率の設定が１２８ステップ、１ライン中の画素数の設定が９０００画素、ライン周期が１８０μｓｅｃ（「９０００画素÷５０ＭＨｚ＝１８０μｓｅｃ」）の場合について説明する。
【００４２】
ＣＰＵ８からＰＬＬ回路の設定を変更するように指示を受けた場合、分周率逓倍率設定部３１は、スジが低減されるように、すなわち、上述した極大値間隔が短くなるようにＰＬＬ回路の設定を変更する。たとえば、分周器３２の分周率の設定を１ステップ減らす。この時の画素レートは、５０ＭＨｚから４９．６０９ＭＨｚとなる（「５０ＭＨｚ×（１２７／１２８）＝４９．６０９ＭＨｚ」）。ここで、画素レート変更後も同一のライン周期を確保するため、ＣＰＵ８は、１ライン中の画素数の設定を画素レートと同じ比率で変更する。変更後の１ライン中の画素数の設定は、「変更後の１ライン中の画素数の設定＝変更前の１ライン中の画素数の設定×画素レートの変化率」である。したがって、ＣＰＵ８は、１ライン中の画素数の設定を８９３０画素（「９０００画素×（１２７／１２８）≒８９３０画素」）に変更する。このように１ライン中の画素数の設定も変更することによってライン周期に変更は生じないため、画像読取装置として一定の読取速度を確保することができる。
【００４３】
実際には、ＰＬＬ回路の設定の変更によって周波数が変更するのは内部基準クロックである。しかし、制御信号は、内部基準クロックに基づいて生成されている。そのため、内部基準クロックの周波数が変更することによって、制御信号の１つである画素レートの周波数も変更される。
【００４４】
その後、ステップＳ４に戻り、画像上にスジが発生しないと判定する（ステップＳ４：Ｎｏ）、またはＰＬＬ回路での変更回数が規定回数に達する（ステップＳ５：Ｙｅｓ）まで、上記処理を繰り返し行う（ステップＳ４〜Ｓ６）。このときＰＬＬ回路の分周率逓倍率設定部３１は、ＣＰＵ８から設定変更指示を受けるごとに、たとえば、分周率の設定を１ステップずつ変更し、最適な設定状態に調整する。この結果、画像上に発生するスジを低減することが可能となる。以上の処理を、画像読取装置は、電源ＯＮ時のタイミングで実施することで、ＳＳＣＧ２の影響による画像上のスジの発生を低減することが可能となる。
【００４５】
また、画像読取装置は、分周率の設定値、逓倍率の設定値、および１ライン中の画素数の設定を組み合わせとして、設定値の組み合わせを複数保持できるメモリを備える構成としてもよい。すなわち、画像読取装置は、工場出荷時などに上記処理を実施し、スジが低減される設定値の組み合わせを予め取得して自装置内のメモリ（図示せず）に保持しておき、電源ＯＮ時、予め決定し保持しておいた設定値（分周率、逓倍率およびライン周期の設定値の組み合わせ）を読み出し、この読み出した設定値を画像読み出し処理時に使用するようにしてもよい。このようにした場合にもＳＳＣＧ２の影響による画像上のスジの発生を低減することが可能となる。
【００４６】
なお、読取線速度が複数ある画像読取装置の場合、工場出荷時などに、各読取線速度を用いて上記処理（図５に示した一連の処理）を繰り返し実施して各読取線速度を使用する場合の設定値の組み合わせ（スジが低減可能な、分周率、逓倍率および１ライン中の画素数の組み合わせ）を決定し、それら読取線速度ごとに決定した設定値の組み合わせをメモリに保持しておく。そして、電源投入時や読取線速度の設定が変更された場合には、保持しておいた設定値の組み合わせの中から、そのときの読取線速度に対応する設定値（設定値の組み合わせ）を選択して使用する。
【００４７】
なお、上記処理（ステップＳ１〜Ｓ６）では、ＰＬＬ回路の設定値を変更する制御を行い、制御信号の周波数を変更することにより画像上に発生するスジを低減することができるが、ＳＳＣＧ２の影響を抑えてスジを完全に取り除くことは不可能である。そのため、ＳＳＣＧ２の影響を抑えてスジを完全に取り除くこともできるように、ＳＳＣＧ２は、周波数変調をＯＮ／ＯＦＦする機能を持つ。
【００４８】
このような機能を提供するため、画像読取装置は、上記ステップＳ４において、画像上にスジが発生すると判定したが、ＰＬＬ回路での変更回数が規定回数に達していた場合（ステップＳ４：Ｙｅｓ、ステップＳ５：Ｙｅｓ）、その旨をユーザに通知し、ＳＳＣＧ２（ＳＳＣＧ２が実施する周波数変調動作）をＯＦＦするかどうかを選択させる（ステップＳ７）。ＳＳＣＧ２をＯＦＦにすることが選択された場合（ステップＳ７：Ｙｅｓ）、上記ステップＳ２で変更したゲイン設定を元に戻して処理を終了する（ステップＳ８）。一方、ＳＳＣＧ２をＯＦＦにすることが選択されなかった場合（ステップＳ７：Ｎｏ）、ＰＬＬ回路の設定を処理のスタート時点の設定（図５に示した処理を開始する前の設定）に戻し（ステップＳ９）、その後、上記ステップＳ２で変更したゲイン設定を元に戻して処理を終了する（ステップＳ８）。なお、ステップＳ９では、ＰＬＬ回路は、設定を処理のスタート時点の設定に戻さず、規定回数変更したうち、スジが最も低減された状態の設定としてもよい。
【００４９】
また、ＳＳＣＧ２による影響がない場合（ステップＳ３：Ｎｏ）、および画像上にスジが発生しない場合（ステップＳ４：Ｎｏ）にも、上記ステップＳ２で変更したゲイン設定を元に戻して処理を終了する（ステップＳ８）。
【００５０】
画像読取装置は、水晶発振器１から出力されたクロックをＳＳＣＧ２にて変調する動作をＯＦＦにするモードを備えることで、ユーザの選択により、ＳＳＣＧ２の影響によるスジを完全に無くすことが可能となる。ただし、ＳＳＣＧ２の変調をＯＦＦにするのは、ユーザが必要に応じて行うものであり、日常的にＳＳＣＧ２の変調をＯＦＦの状態で使用することを許容するものではない。
【００５１】
このように、本実施の形態の画像読取装置は、たとえば起動時に、光源を点灯させない状態で原稿読み取り処理を実行し、さらに、その結果得られた画像上にスジが発生しているかどうかを判定し、スジが発生している場合には、ＣＣＤ４およびＡＦＥ５を制御する制御信号の周波数を変更し、その状態で読み取った原稿にスジが発生しているかどうかを判定する。そして、上記判定処理および周波数変更処理を、スジが発生しなくなるまで、または規定の回数に達するまで、繰り返し行うこととした。これにより、ＥＭＩの改善量を犠牲にすることなくＳＳＣＧの影響による画像上のスジの発生を低減することができる。
【図面の簡単な説明】
【００５２】
【図１】ＳＳＣＧを適用して画像読取処理を実行した場合の読取レベルの変動の様子を示す図である。
【図２】画像読取装置の構成を示すブロック図である。
【図３】画像読取装置が備えているＰＬＬ回路の構成を示すブロック図である。
【図４】画素クロック、ラインシンク信号およびＣＣＤから出力される信号（画素データ）の関係を示す図である。
【図５】画像上のスジの発生を検出してスジを低減する処理を示すフローチャートである。
【図６】ＳＳＣＧによる影響があるかどうかの判定処理を示すフローチャートである。
【図７】画像上にスジが発生するかどうかの判定処理を示すフローチャートである。
【符号の説明】
【００５３】
１  水晶発振器
２  ＳＳＣＧ
３  タイミングジェネレータ
４  ＣＣＤ
５  ＡＦＥ
５１  可変ゲイン部
５２  Ａ／Ｄ変換器
５３  ＬＶＤＳトランスミッタ
６  ＬＶＤＳレシーバ
７  ＩＰＵ
７１  画像データ判定部
８  ＣＰＵ
【図１】
2010068131.tif 000003
【図２】
2010068131.tif 000004
【図３】
2010068131.tif 000005
【図４】
2010068131.tif 000006
【図５】
2010068131.tif 000007
【図６】
2010068131.tif 000008
【図７】
2010068131.tif 000009