(57)【要約】【課題】  小型化に適した電気的および機械的に安定なピエゾ抵抗素子型加速度センサーを提供する。【解決手段】  枠部と、可撓部と、該可撓部を介して枠部に保持される錘部と、可撓部に設けられたピエゾ抵抗素子と枠部に設けられたチップ端子とを接続する金属配線および高濃度拡散層を構成要素に持ち、直交する３つの加速度検出軸毎に前記ピエゾ抵抗素子と金属配線と高濃度拡散層で構成されるブリッジ回路を有する加速度センサー素子を有するピエゾ抵抗素子型３軸加速度センサーあって、ピエゾ抵抗素子上に第２の絶縁膜を介してシールド配線が配置されており、該シールド配線は前記金属配線の一部としてブリッジ回路の一部を構成している。【選択図】      図１
2010185781.tif 000002
【特許請求の範囲】
【請求項１】
枠部と、可撓部と、前記可撓部を介して枠部に保持される錘部を有し、
可撓部に設けられたピエゾ抵抗素子と枠部に設けられたチップ端子の接続に用いる金属
配線および高濃度拡散層を有し、
直交する３つの加速度検出軸毎に、前記ピエゾ抵抗素子と金属配線と高濃度拡散層で構
成されるブリッジ回路を有する加速度センサーあって、
ピエゾ抵抗素子上に絶縁膜を介してシールド配線が配置されており、前記シールド配線
は前記金属配線の一部としてブリッジ回路の一部を構成していることを特徴とする加速度
センサー。
【請求項２】
前記ブリッジ回路内において、前記シールド配線の電位が、ブリッジ回路内の最高電位
、最低電位または両者の中間の電位のいずれか２つ以上の電位であることを特徴とする請
求項１に記載の加速度センサー。
【請求項３】
前記ブリッジ回路は４組のピエゾ抵抗素子で構成され、
高電位側の２組のピエゾ抵抗素子に対応するシールド配線の電位の組み合わせが、前記
高電位側ピエゾ抵抗素子同士で同じであり、
低電位側の２組のピエゾ抵抗素子に対応するシールド配線の電位の組み合わせが、前記
低電位側ピエゾ抵抗素子同士で同じであることを特徴とする請求項１または２に記載の加
速度センサー。
【請求項４】
前記梁部を通過する金属配線が、全ての梁部で同じ本数であることを特徴とする請求項
１乃至３のいずれかに記載の加速度センサー。
【請求項５】
前記梁部を通過する金属配線が、全ての梁部で３本であることを特徴とする請求項１乃
至３のいずれかに記載の加速度センサー。
【請求項６】
局所的な貫通孔を除いて、前記金属配線は絶縁膜で保護されており、前記絶縁膜が窒化
珪素膜であることを特徴とする請求項１乃至３のいずれかに記載の加速度センサー。
【請求項７】
前記ブリッジ回路は、高電位側のチップ端子及び低電位側チップ端子の少なくとも一方
を異なるブリッジ回路同士で共有していることを特徴とする請求項１乃至３のいずれかに
記載の加速度センサー。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ピエゾ抵抗素子型の加速度センサー、特に自動車、航空機、携帯端末機器、
玩具等に用いられる加速度センサーに関するものである。
【背景技術】
【０００２】
半導体ピエゾ抵抗素子を利用した半導体センサーとして、圧力センサー、加速度センサ
ー、歪みセンサー等が研究されている。近年特に、自動車、航空機、携帯端末機器、玩具
等に用いられる加速度センサーへの注目が集まっている。以下、半導体ピエゾ抵抗素子を
単にピエゾ抵抗素子と称する。ピエゾ抵抗素子型の半導体センサーは、シリコンに不純物
を打ち込んで形成したピエゾ抵抗素子を利用した電気回路で各種の物理量を測定するセン
サーである。測定したい物理量に反応してピエゾ抵抗素子に抵抗変化を生じさせることで
、それぞれの物理量を検出する。
【０００３】
例えば、ピエゾ抵抗素子型加速度センサーは、シリコン基板にフォトリソグラフィ技術
を用いて形成した可撓部等の物理的構造体と、半導体技術でシリコンに不純物を打ち込ん
で形成したピエゾ抵抗等の電気回路からなる加速度センサーである。加速度が物理構造体
に作用すると、ピエゾ抵抗素子に歪みが生じ、この歪みがピエゾ抵抗素子の抵抗値を変化
させる。この結果、電気回路の出力値が変化するので、加速度を検出できる。
【０００４】
従来、自動車のエアーバッグ作動用に、平面方向、即ち１軸もしくは２軸方向の衝突加
速度を測定する加速度センサーが多く用いられてきた。最近は、携帯端末機器やロボット
等にも使用されることが多くなり、空間の動き、即ちＸ，Ｙ，Ｚ軸の加速度を測定する３
軸加速度センサーが実用化されている。さらに、微小な加速度を検出するために安定性が
高いこと、様々な機器に搭載可能であるために小型であることが要求されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平０８−８６６７１号  公報
【特許文献２】特開２００３−９２４１３号  公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
図２０、２１にピエゾ抵抗素子型加速度センサー（以下、加速度センサー）を例示した
。加速度センサーは錘部１１が梁部３３で支持されている構造である。梁上にピエゾ抵抗
素子１３、１４、１５が形成され、ブリッジ回路を形成している。ピエゾ抵抗素子は歪み
によって抵抗値が変動する。従って、ブリッジ回路の出力安定化には、ブリッジ回路を形
成する配線の膜応力が影響する。
より詳細には以下の通りである。配線は母材となるシリコンと熱膨張係数が異なるので
製造時の昇温冷却過程で膜応力を生じる。さらにこの膜応力はクリープによって緩和する
こともある。このような膜応力の発生および緩和はピエゾ抵抗素子に作用するので梁に占
める配線の比率が高いとブリッジ回路の出力が変動し易くなる。特に加速度センサー２０
を小型化すると、梁が小型化するので、相対的に配線の影響が大きくなる。
【０００７】
表面イオンや水分の存在はピエゾ抵抗素子の抵抗値に影響を与え易いことが知られてい
る。これは加速度センサーの出力の不安定化を意味する。これを電気的な不安定化と称す
る。これに対し、特許文献１（特開平０８−８６６７１号公報）では、センサー回路の高
電位側または低電位側の電位に固定したシールド電極をピエゾ抵抗素子上に、絶縁膜を介
して、配置させることで変動を抑制する方法が開示されている。
【０００８】
しかしながら、特許文献１に開示された電位を固定したシールド電極を配置する方法を
加速度センサーに提供する場合、本来の検出回路用配線に加えて、シールド電極用配線を
新たに配置する必要がある。加速度センサーはピエゾ抵抗素子を梁上に配置しているので
、回路用配線とシールド電極およびシールド電極用配線を梁上に配置する必要が生じる。
【０００９】
この様に配線数が増加することは配線に起因する梁への膜応力の増大、即ち膜応力に起
因する加速度センサーの出力の不安定化を引き起こす。これを機械的な不安定化と称する
。機械的な不安定化は、特に小型化に際して影響が大きい。加えて小型化を進めると、シ
ールド電極やシールド電極用配線を付加する領域を梁上に幅広に確保すること自体が困難
になる。
【００１０】
特許文献２には、配線の一部をピエゾ抵抗素子の上に突出させてシールドとすることが
開示されている。しかし、ビエゾ抵抗素子の周辺で配線が５本となっており、梁の中央付
近でも配線が５本となっている。配線数が多く、配線に起因する梁への膜応力が増大する
という問題が存在する。
【００１１】
以上の課題に対し、小型化に適した電気的および機械的に安定なピエゾ抵抗素子型の加
速度センサーを実現することが、本発明の目的である。
【課題を解決するための手段】
【００１２】
本発明の加速度センサーは、枠部と、可撓部と、該可撓部を介して枠部に保持される錘
部を有し、
可撓部に設けられたピエゾ抵抗素子と枠部に設けられたチップ端子の接続に用いる金属
配線および高濃度拡散層を有し、
直交する３つの加速度検出軸毎に、前記ピエゾ抵抗素子と金属配線と高濃度拡散層で構
成されるブリッジ回路を有する加速度センサーあって、
ピエゾ抵抗素子上に絶縁膜を介してシールド配線が配置されており、該シールド配線は
前記金属配線の一部としてブリッジ回路の一部を構成していることを特徴とする。別途、
シールドを付加しないので、配線応力の増大抑制に有効であり、電気的な不安定化の抑制
にも寄与する。
【００１３】
ブリッジ回路内において、前記シールド配線の電位が、ブリッジ回路内の最高電位（＝
入力電圧）または最低電位（＝接地電圧）または両者の中間の電位のいずれか２つ以上の
電位であることを特徴とする。配線数増大を抑制し応力抑制に有効である。
【００１４】
前記ブリッジ回路は４組のピエゾ抵抗素子で構成され、
高電位側の２組のピエゾ抵抗素子に対応するシールド配線の電位の組み合わせが、前記
高電位側ピエゾ抵抗素子同士で同じであり、
低電位側の２組のピエゾ抵抗素子に対応するシールド配線の電位の組み合わせが、前記
低電位側ピエゾ抵抗素子同士で同じであることを特徴とする。ここで対応するとは、絶縁
膜と介してピエゾ抵抗素子と対向して積層するように形成されていることを指す。本構成
とすることでピエゾ抵抗素子へのシールド配線電位の影響をバランスさせることで電気的
に安定する。
【００１５】
前記梁部を通過する金属配線が、全ての梁部で同じ本数であることを特徴とする。応力
がバランスし安定する。前記本数は特に３本であることが好ましい。少ない本数で応力が
バランスし安定する。
【００１６】
局所的な貫通孔を除いて、前記金属配線は絶縁膜で保護されていて、前記絶縁膜が窒化
珪素膜であることを特徴とする。前記絶縁膜は加工時の腐食防止に寄与する。窒化珪素膜
は薬品耐性が高い。
【００１７】
前記ブリッジ回路は、高電位側のチップ端子および低電位側チップ端子の少なくとも一
方を異なるブリッジ回路同士で共有していることを特徴とする。。
【発明の効果】
【００１８】
本発明により、小型化に適した電気的および機械的に安定なピエゾ抵抗素子型加速度セ
ンサーを実現することできた。
【発明を実施するための形態】
【００１９】
以下、本発明を図面を参照しながら実施例に基づいて詳細に説明する。説明を判り易く
するため、同一の部品、部位には同じ符号を用いている。
【００２０】
（実施例１）
本願発明の実施例１の加速度センサーについて以下説明する。図１，２は、実施例の加
速度センサーの素子構造を示している。図１は平面図、図２は図１のｋ−ｋ’断面図であ
る。図１の加速度センサー素子９は、図１９，２０のように組み立てられる加速度センサ
ーや、図２１〜２５に示したキャップで気密封止された後、樹脂パッケージに組み立てら
れる加速度センサーなどに適用できる。本願発明は加速度センサー素子の構造、特にその
配線構造に特徴があるので、以下、加速度センサー素子を実施例に基づいて詳細に説明す
る。
【００２１】
実施例１の加速度センサー素子９は、支持枠部１０内に錘部１１が４本の梁状の可撓性
を有する梁部３３の第１梁部３３ａと第２梁部３３ｂ、第３梁部３３ｃ、第４梁部３３ｄ
によって支持されている。図１では、第１梁部３３ａと第２梁部３３ｂをＸ軸の加速度を
検知するものとし、第３梁部３３ｃと第４梁部３３ｄをＹ軸とＺ軸の加速度を検知するも
のとした。各梁部の長手方向端部には加速度検知用ピエゾ抵抗素子１３（１３−１ａから
１３−４ｂの８個）、１４（１４−１ａから１４−４ｂの８個）、１５（１５−１ａから
１５−４ｂの８個）を形成した。
【００２２】
第１梁部３３ａと第２梁部３３ｂには、Ｘ軸方向の加速度を検知するピエゾ抵抗素子１
３を形成した。第１梁部３３ａと第２梁部３３ｂに直角に配された第３梁部３３ｃと第４
梁部３３ｄには、Ｙ軸方向の加速度を検知するピエゾ抵抗素子１４とＺ軸方向の加速度検
知用のピエゾ抵抗素子１５を形成した。Ｚ軸加速度検出用のピエゾ抵抗素子１５は、Ｘ軸
とＹ軸のどちらの梁部上に配置しても良いが、本実施例ではＹ軸の梁部上に形成した。各
軸方向の加速度を検出するための８個のピエゾ抵抗素子は２個１組（計４組）とし、４組
を金属配線３１および高濃度拡散層配線３８で接続して各軸毎にブリッジ回路を構成した
。高濃度拡散層配線は例えば図１０に示すように金属配線以外の接続用配線として形成し
た。１つのブリッジ回路には２経路存在し、各経路に高電位側のピエゾ抵抗素子と低電位
側のピエゾ抵抗素子が存在する。一方の経路における高電位側のピエゾ抵抗素子と低電位
側のピエゾ抵抗素子の間の電位を中点Ａとし、他方の経路の高電位側のピエゾ抵抗素子と
低電位側のピエゾ抵抗素子の間の電位を中点Ｂとした。図１において、ピエゾ抵抗素子は
ハッチングした矩形のパターンで表わし、その矩形のパターンと配線が電気的に接続され
ている箇所は小さい丸点で表わし、配線の分岐には大きい丸点で表わしている。小さい丸
点なしでピエゾ抵抗素子の上を通過している配線は、絶縁膜を介してピエゾ抵抗素子とは
絶縁されており、シールド配線となっている。
【００２３】
外部から加速度が加わることで錘部１１が変位すると、可撓性を有する梁部３３が変形
するのでピエゾ抵抗素子の電気抵抗が変化する。加速度は、各軸でのブリッジ回路を構成
する４組のピエゾ抵抗素子の抵抗変化量差により生じる電位差を、ブリッジ回路で取り出
すことで検出できる。
【００２４】
加速度センサー素子９の製造方法を、図２を参照しながら簡単に説明する。加速度セン
サー素子９の製造には、約４００μｍ厚のシリコン層に約１μｍのシリコン酸化膜層と約
５μｍのシリコン層を有するＳＯＩウエハを使用した。シリコン酸化膜層はドライエッチ
ングのエッチングストップ層として用い、構造体は２層のシリコン層に形成した。以下、
薄い方のシリコン層を第１層４１、厚い方のシリコン層を第２層４２と称し、シリコン酸
化膜層と接合していない第１層の表面を第１面４３、第２層の表面を第２面４４、シリコ
ン酸化膜層を介した接続面を第３面４５と称す。
【００２５】
ピエゾ抵抗素子の形状をフォトレジストでパターニングし、第１面４３にボロンを打ち
込みピエゾ抵抗素子を形成した。第１面４３にシリコン酸化膜を形成しピエゾ抵抗素子を
保護した。
【００２６】
ピエゾ抵抗素子を金属配線３１および高濃度拡散層配線３８で接続し、加速度検出用の
ブリッジ回路を形成した。金属配線３１は、第１面４３に形成した第１の絶縁膜（シリコ
ン酸化膜）上にアルミニウム系金属をスパッタリングして形成した。高濃度拡散層配線３
８は第１面４３にボロンを高濃度で打ち込み形成した拡散層である。第１面４３に形成し
た第１の絶縁膜（シリコン酸化膜）３６が、第１層のシリコン４１と金属配線３１間の絶
縁膜としても働く。第１面４３に形成した第１の絶縁膜（シリコン酸化膜）３６は部分的
に貫通孔を形成し、ピエゾ抵抗素子および高濃度拡散層配線３８と金属配線３１間を接続
した。さらに金属配線３１を保護する第２の絶縁膜（保護層）３７を形成した。絶縁膜お
よび金属配線はフォトリソグラフィにより所望の形状に加工した。
【００２７】
ここで、ピエゾ抵抗素子１３、１４、１５の上に第１の絶縁膜（シリコン酸化膜）３６
を介して金属配線３１を配置した。この部分の金属配線をシールド配線３２と称する。ピ
エゾ抵抗素子上に配置したシールド配線３２はピエゾ抵抗素子に対してシールド効果を与
える。ここで金属配線は、ブリッジ回路内のどの位置にあるかで異なる電位（高電位、低
電位、両者の中間の電位）を取る。金属配線の電位はピエゾ抵抗素子の抵抗値に影響する
。つまり異なる電位はピエゾ抵抗素子に異なる影響を与える。その結果、ブリッジ回路に
おいて、抵抗バランスを崩す可能性、即ち電気的な不安定化を引き起こす可能性がある。
異なる電位のシールドで電気的な不安定化を引き起こさない構成の、詳細は後述する。
【００２８】
次に、第１面４３にフォトレジストパターンを形成した後、ドライエッチングにより梁
部３３と錘部１１、支持枠部１０の形状を加工した。さらに、第２面４４にフォトレジス
トパターンを形成した後、ドライエッチングにより錘部１１と支持枠部１０の形状を加工
した。第１層と第２層の間に残ったシリコン酸化膜層は、ウェットエッチングで除去した
。
【００２９】
１枚のウエハに多数個形成した加速度センサー素子９はドライエッチングあるいはダイ
シングにより個片化（チップ化）した。個片化（チップ化）した加速度センサー素子９は
、図１９，２０に示したような加速度センサー２０の組立てに用いることができる。ある
いは１枚のウエハに多数個形成した加速度センサー素子９をウエハ状態で上キャップチッ
プ２２、下キャップチップ２３と接合した後、ダイシング等により個片化（チップ化）し
ＭＥＭＳ組立体２１を得ることができ、図２３〜２５に示したような加速度センサー２０
の組立てに用いることができる。
【００３０】
前述の通り金属配線３１の一部はピエゾ抵抗素子１３〜１５に対するシールド配線３２
として機能させる。構成例を図３に示す。図３においては、中央の金属配線３１を分割分
岐し計４本の金属配線とし、ピエゾ抵抗素子上に配置した。
図３ｃ）は、図３ｂ）のＡからの視野による断面であり、第１層４１上にピエゾ抵抗素
子１３（あるいは１４、１５）と高濃度拡散層配線３８が形成され、ついで第１の絶縁膜
３６と金属配線３１が積層され、さらに第２の絶縁膜（保護層）３７が被覆されている。
【００３１】
図４、５、６に実施例１における３軸加速度センサー内のブリッジ回路を軸ごとに抽出
して示す。実際の加速度センサーにおいては、これら３つの回路が、短絡無きよう適宜立
体交差して、ほぼ同じ面内に配置されている。なお、図４、５、６における破線は、梁上
に位置するが、各図で示したそれぞれのブリッジ回路に直接関係しない金属配線を示す。
図１４、１６、１７、１８における破線も同じ意味で表示している。
【００３２】
図４はＸ軸検出に関わるブリッジ回路を示す。図５はＹ軸検出に関わるブリッジ回路を
示す。図６はＺ軸検出に関わるブリッジ回路を示す。
これらのブリッジ回路においては８つのピエゾ抵抗素子で１つのブリッジ回路を形成し
ている。８つのピエゾ抵抗素子は、同じ梁付け根付近に位置する２個が直列接続されてい
る。つまり４組のピエゾ抵抗素子で１つのブリッジ回路（ホイートストーンブリッジ）を
形成している。直列接続した２個のピエゾ抵抗素子は、梁の回転軸に対して対称に配置す
ることで、梁にねじり要素が発生した時のピエゾ抵抗素子の抵抗値変化を相殺させる。な
お、ピエゾ抵抗素子の抵抗値は他の抵抗、例えば金属配線の配線抵抗、に比べ支配的な抵
抗値を与えた。
ここで、Ｘ軸検出のブリッジ回路とはピエゾ抵抗素子（１３）とピエゾ抵抗素子間を接
続する金属配線と高濃度拡散層配線（３８）で形成させる主回路に加えて、電極パッド（
２４−Ｖ、２４−Ｇ、２４−ｘ）および主回路から電極パッドまでの金属配線を含んだ回
路を意味する。同様に、Ｙ軸検出のブリッジ回路とはピエゾ抵抗素子（１４）とピエゾ抵
抗素子間を接続する金属配線と高濃度拡散層配線（３８）で形成させる回路に加えて、
電極パッド（２４−Ｖ、２４−Ｇ、２４−ｙ）および主回路から電極パッドまでの金属配
線を含んだ回路を意味する。また、Ｚ軸検出のブリッジ回路とはピエゾ抵抗素子（１４）
とピエゾ抵抗素子間を接続する金属配線と高濃度拡散層配線（３８）で形成させる回路に
加えて、電極パッド（２４−Ｖ、２４−Ｇ、２４−ｚ）および主回路から電極パッドまで
の金属配線を含んだ回路を意味する。
【００３３】
前述の通り、８つのピエゾ抵抗素子上には第１の絶縁膜（シリコン酸化膜）３６を介し
て、ブリッジ回路を構成する金属配線３１の一部を配置して、ピエゾ抵抗素子１３、１４
、１５に対する電気的シールド効果を与えた。
金属配線３１の電位はブリッジ回路内の位置に応じて最高電位、最低電位、およびそれ
らの中間電位のいずれかをとる。ピエゾ抵抗素子上のシールド配線３２の電位はピエゾ抵
抗素子の抵抗値を変化させる性質をもつ。しかしながら、本発明の加速度センサーにおい
ては、ピエゾ抵抗素子近傍に位置しブリッジ回路の出力バランスを崩さない抵抗変化を与
える電位を持つ金属配線をシールド配線３２として利用する。該構成とすることで、シー
ルド効果による電気的な安定化と同時に、ピエゾ抵抗素子近傍に位置する金属配線を利用
すること、即ち、ブリッジ回路とは別にシールド配線の機能を有する電極を配置する必要
がないことで、機械的な安定化を実現できる。
【００３４】
図７から９の（ａ）に各軸の加速度を検出する４組（８個）のピエゾ抵抗素子で構成し
たブリッジ回路の回路図を示した。図７から９の（ｂ）には各軸の加速度を検出する錘１
１の動作および梁部３３の変形を示した。これら（図７〜９）および図１、４〜６を表１
に示した、実施例１、比較例１、比較例２に関し、ブリッジ回路を構成する８つのピエゾ
抵抗素子と、それぞれのピエゾ抵抗素子上に配置した金属配線の電位と、それによる出力
変化と出力変化の有無を示した。
【００３５】
まず、Ｘ軸加速度の検出についての理想状態について説明する。
Ｘ軸の加速度を検出するブリッジ回路において、加速度は高電位側ピエゾ抵抗素子１３
−１と低電位側ピエゾ抵抗素子１３−４の中間点の電位（中点Ａ）と高電位側ピエゾ抵抗
素子１３−２と低電位側ピエゾ抵抗素子１３−３の中間点の電位（中点Ｂ）との差で検出
する。各ピエゾ抵抗素子の抵抗値は共通としたので、理想的には、あるいは初期設計的に
は、ピエゾ抵抗素子１３−１とピエゾ抵抗素子１３−４の中間点の電位は電極パッド２４
−Ｖにおける入力電圧の半分の値となり、ピエゾ抵抗素子１３−２とピエゾ抵抗素子１３
−３の中間点の電位も、電極パッド２４−Ｖにおける入力電圧の半分の値となるので、両
者の差、即ち出力はゼロとなる。電極パッドはチップ端子に相当する。
【００３６】
次に実施例１におけるＸ軸加速度の検出について、シールド配線３２を配置したことに
よる電気的な影響を表１をふまえて説明する。
表１に示した通り、Ｘ軸の加速度を検出するブリッジ回路において、高電位側のピエゾ
抵抗素子１３−１とピエゾ抵抗素子１３−２に対応するシールド配線の電位は高電位であ
る。従って、ピエゾ抵抗素子１３−１とピエゾ抵抗素子１３−２の抵抗値は（シールド配
線の電位がゼロ電位であるときと比較して）大きく変化（増加）する。一方、低電位側の
ピエゾ抵抗素子１３−３とピエゾ抵抗素子１３−４に対応するシールド配線３２の電位は
低電位である。従って、ピエゾ抵抗素子１３−３とピエゾ抵抗素子１３−４の抵抗値は（
シールド電位が高電位であるときと比較して）変化（増加）は小さい。
【００３７】
前述の通り、Ｘ軸の加速度を検出するブリッジ回路において、加速度は高電位側ピエゾ
抵抗素子１３−１と低電位側ピエゾ抵抗素子１３−４の中間点の電位（中点Ａ）と高電位
側ピエゾ抵抗素子１３−２と低電位側ピエゾ抵抗素子１３−３の中間点の電位（中点Ｂ）
との差で検出する。ピエゾ抵抗素子１３−１とピエゾ抵抗素子１３−４の中間点の電位（
中点Ａ）は、ピエゾ抵抗素子１３−１の抵抗がピエゾ抵抗素子１３−４の抵抗に比べ増大
したため、電極パッド２４−Ｖにおける入力電圧の半分よりも低下する。同時に、ピエゾ
抵抗素子１３−２とピエゾ抵抗素子１３−３の中間点の電位（中点Ｂ）は、ピエゾ抵抗素
子１３−２の抵抗がピエゾ抵抗素子１３−３の抵抗に比べ増大したため、電極パッド２４
−Ｖ入力電圧の半分よりも低下する。しかしながら、これらの変化率は共通であるので、
ピエゾ抵抗素子１３−１とピエゾ抵抗素子１３−４の中間点の電位（中点Ａ）と、ピエゾ
抵抗素子１３−２とピエゾ抵抗素子１３−３の中間点の電位（中点Ｂ）の差、即ち出力は
ゼロを保つことが出来る（中点Ａ＝中点Ｂ）。表１において、Ｘの１，２，３，４は１３
−１，１３−２，１３−３，１３−４に相当し、Ｚの１，２，３，４は１５−１，１５−
２，１５−３，１５−４に相当する。
【００３８】
図８（ａ）、（ｂ）および表１に示した通り、Ｙ軸加速度の検出については、Ｘ軸加速
度検出と初期回路構成およびシールド配線３２の効果が同じである。よってＹ軸加速度の
検出における説明は、前述のＸ軸加速度検出における説明と同じであるので詳細説明は省
略する。
【００３９】
次に、Ｚ軸加速度の検出についての理想状態について説明する。
Ｚ軸の加速度を検出するブリッジ回路において、加速度は高電位側ピエゾ抵抗素子１５
−１と低電位側ピエゾ抵抗素子１５−３の中間点の電位（中点Ａ）と高電位側ピエゾ抵抗
素子１５−２と低電位側ピエゾ抵抗素子１５−４の中間点の電位（中点Ｂ）との差で検出
する。各ピエゾ抵抗素子の抵抗値は共通としたので、理想的には、あるいは初期設計的に
は、ピエゾ抵抗素子１５−１とピエゾ抵抗素子１５−３の中間点の電位（中点Ａ）は電極
パッド２４−Ｖにおける入力電圧の半分の値となり、ピエゾ抵抗素子１５−２とピエゾ抵
抗素子１５−４の中間点の電位（中点Ｂ）も電極パッド２４−Ｖにおける入力電圧の半分
の値となるので、両者の差、即ち出力はゼロとなる。
【００４０】
次に実施例１におけるＺ軸加速度の検出について、シールド配線３２を配置したことに
よる電気的な影響を表１をふまえて説明する。
表１に示した通り、Ｚ軸の加速度を検出するブリッジ回路において、高電位側ピエゾ抵
抗素子１５−１と低電位側ピエゾ抵抗素子１５−２を構成する各２個のピエゾ抵抗素子に
対応するシールド配線の電位はピエゾ抵抗素子１５−１ａ及び１５−２ａに対しては高電
位であり、ピエゾ抵抗素子１５−１ｂ及び１５−２ｂに対しては入力電圧の中間の電位で
ある。従って、ピエゾ抵抗素子１５−１とピエゾ抵抗素子１５−２の抵抗値は（シールド
電位がゼロ電位であるときと比較して）やや大きく変化（増加）する。
【００４１】
一方、ピエゾ抵抗素子１５−３と低電位側ピエゾ抵抗素子１５−４に対応するシールド
配線の電位はピエゾ抵抗素子１５−３ａ及び１５−４ａに対しては入力電圧の中間の電位
であり、ピエゾ抵抗素子１５−３ｂ及び１５−４ｂに対しては低電位である。
従って、ピエゾ抵抗素子１５−３とピエゾ抵抗素子１５−４の抵抗値は（シールド電位
が高電位であるときと比較して）変化（増加）はやや小さい。
【００４２】
前述の通り、Ｚ軸の加速度を検出するブリッジ回路において、加速度は高電位側ピエゾ
抵抗素子１５−１と低電位側ピエゾ抵抗素子１５−３の中間点の電位（中点Ａ）と高電位
側ピエゾ抵抗素子１５−２と低電位側ピエゾ抵抗素子１５−４の中間点の電位（中点Ｂ）
との差で検出する。ピエゾ抵抗素子１５−１とピエゾ抵抗素子１５−３の中間点の電位（
中点Ａ）は、ピエゾ抵抗素子１５−１の抵抗がピエゾ抵抗素子１５−３の抵抗に比べ増大
したため、入力電圧の半分よりも低下する。同時に、ピエゾ抵抗素子１５−２とピエゾ抵
抗素子１５−４の中間点の電位は、ピエゾ抵抗素子１５−２の抵抗がピエゾ抵抗素子１５
−４の抵抗に比べ増大したため、電極パッド２４−Ｖにおける入力電圧の半分よりも低下
する。しかしながら、これらの変化率は共通であるので、ピエゾ抵抗素子１５−１とピエ
ゾ抵抗素子１５−３の中間点の電位（中点Ａ）と、ピエゾ抵抗素子１５−２とピエゾ抵抗
素子１５−４の中間点の電位（中点Ｂ）の差、即ち出力はゼロを保つことが出来る（中点
Ａ＝中点Ｂ）。
【００４３】
以上のことから、配置が容易な位置からシールド配線を配置したことで、シールド配線
３２の電位がブリッジ回路内で異なることになっても（本発明の配線構成とすることで）
、出力の変動を回避できる。この結果、配線数を増大させることなく、電気的な不安定性
を回避できるので、機械的にも電気的にも安定で小型化に適した加速度センサーを実現で
きる。
【００４４】
なお表１に示したシールド配線の電位配置は一例であり、ブリッジ回路バランスを崩さ
ない範囲で（即ちブリッジ回路内の２経路において高電位側のピエゾ抵抗素子に対するシ
ールド配線の電位が同じ構成で、かつ低電位側のピエゾ抵抗素子に対するシールド配線の
電位が同じ構成である範囲で）、他の組み合わせ配置としても良い。また、本実施例にお
いては、ピエゾ抵抗素子と該ピエゾ抵抗素子上に配置するシールド配線は同じブリッジ回
路内のピエゾ抵抗素子と金属配線とした。これらは別のブリッジ回路にまたがる構成でも
良い。例えばＸ軸検出用のピエゾ抵抗素子をＹ軸検出用の金属配線をシールド配線として
も良い。ただし設計変更の自由度を確保するには、同一回路内で閉じた構成とすることが
望ましい。例えば、３軸加速度センサーから２軸加速度センサーにスケールダウンする場
合、ピエゾ抵抗素子と該ピエゾ抵抗素子に対するシールド配線が異なる回路内であれば、
不要なシールド配線を残す必要が生じ得る。このことは機械的不安定化を引き起こし得る
。
【００４５】
【表１】
2010185781.tif 000003
【００４６】
図１０から１２によって、本発明の実施例１と比較例１の違いを説明する。図１０から
１２に示した配線において実線は高電位（入力電圧電位）の配線、破線は非高電位（低電
位、中間電位）の配線を示す。
【００４７】
図１０は本発明の実施例１におけるピエゾ抵抗素子付近の配線図および断面図である。
実施例１においては、各ピエゾ抵抗素子位置において配線数は４本であり、梁の中央部に
おいては配線数は３本である。
【００４８】
（比較例１）
図１１、１２は比較例１におけるピエゾ抵抗素子付近の配線図および断面図である。比
較例１はシールド電位を高電位で固定した例である。全てのシールド電位が共通であるの
で、各ピエゾ抵抗素子の抵抗変化も共通であり、電気的な要因での出力変化は生じない。
このことを表１（ｂ）に示した。しかしながら、図１１、１２に示したとおり、該比較例
１においては、ピエゾ抵抗素子位置において配線数は５本（Ａ１−Ａ１’、Ａ２−Ａ２’
）または７本（Ａ３−Ａ３’、Ａ４−Ａ４’）となった。さらに梁の中央部においては、
３本（Ａ１−Ａ１’とＡ２−Ａ２’の間）または４本（Ａ３−Ａ３’とＡ４−Ａ４’の間
）となった。このようにシールド電位を固定した場合、特定のピエゾ抵抗素子付近におい
て、比較例１においては低電位の配線が配置されたピエゾ抵抗素子（Ａ３−Ａ３’やＡ４
−Ａ４’付近のピエゾ抵抗素子）付近において、配線数が増大することが避けられない。
このことは機械的不安定性の要因になるとともに、配線取り回しのスペース確保が困難に
なることで、小型化の障害になる。
【００４９】
なお、電極パッド２４−Ｖにおける入力電圧が一定であれば、中点Ａと中点Ｂの電位差
を初期オフセット値として補正することが可能である。つまり、シールド配線電位のバラ
ンスが取れていない。しかしながら、使用者の都合に合わせて電極パッド２４−Ｖにおけ
る入力電圧はある電圧範囲、例えば２．５から５Ｖの範囲、で任意に設定可能であること
が望まれる。この場合、中点Ａと中点Ｂの電位差は入力電圧に依存して変化するので、一
定の値で補正することができない。従って実施例で開示した様に、シールド配線電位のバ
ランスを取ることが必要となる。
【００５０】
図１において、Ｘ、Ｙ、Ｚ各軸の加速度を検出するブリッジ回路は、高電位側（入力電
圧側）の電極パッド２４−Ｖ、および低電位側の電極パッド２４−Ｇを共通化した。該共
通化は加速度センサー素子の小型化に寄与する。
【００５１】
また保護層３７として窒化珪素膜（Ｓｉ３Ｎ４）を用いた。これによりＳｉのウェット
エッチング加工に用いる水酸化カリウム（ＫＯＨ）などの薬品に対する耐性に優れた構造
とすることが出来た。一般には窒化珪素膜（Ｓｉ３Ｎ４）は帯電し易いと言われており、
ブリッジ回路への電気的ノイズ源となることが懸念されるが、本発明のシールド配線を用
いることで帯電の影響を回避できた。また、金属配線３１の抵抗を考慮したブリッジ回路
構成とすることが望ましい。
【００５２】
また実施例では梁は直梁としたが、例えば、非直線形状の梁形状（梁部に応力緩衝部４
０を持つ梁形状）の加速度センサー素子に対しても適用可能である。図２６に金属配線を
例示した。
【００５３】
（実施例２）
図１３に実施例２の加速度センサー素子９の平面図を示した。該加速度センサー素子９
は実施例１の加速度センサー素子と配線構造のみが異なる。従って、該加速度センサー素
子を用いた加速度センサーは図１９、２０あるいは図２１〜２５に示した形状とすること
ができる。
図１４〜１６に実施例２における３軸加速度センサー内ブリッジ回路を軸ごとに分割し
て示す。実際の加速度センサーにおいては、これら３つの回路が、短絡無きよう適宜立体
交差して、同一面内に配置されている。
本実施例の電気的な特性については実施例１と同様であるので表１への記載は省略し、
その説明も省略する。
実施例２においては、各ピエゾ抵抗素子位置において配線数は４本であり実施例１を同
様であるが、梁の中央部においては配線数は２本であり、機械的な特性の安定性は実施例
１よりも高い。
【００５４】
（比較例２）
図１７、１８に比較例２を示した。比較例２については実施例２の加速度センサー素子
９と一部の配線を除いて共通である。従って、機械的な安定性は実施例２と同等である。
ただし、ピエゾ抵抗素子１４−１ｂ、１４−２ａ、１４−４ａ、１４−４ｂの上には、金
属配線から突出させた部分がシールドとして延長されているが、実施例のシールド配線の
ように電流の流路となってブリッジ回路の一部を構成するものではない。
表１（ｃ）に比較例２の電気的特性について示した。表１（ｃ）に示すとおり、比較例
においては、Ｙ軸加速度検出のブリッジ回路内において、シールド電位のバランスが確保
されていないので、中点Ａと中点Ｂとの電位差が生じる。即ち、比較例２の配線構成にお
いては、電気的な安定性が確保できない。
【００５５】
なお、実施例や比較例の構成は、組成分析や赤外線透過等の観察手段によるピエゾ抵抗
素子位置の確認、ウェハ断面観察によるピエゾ抵抗素子と配線の位置関係の確認、回路パ
ターンの確認よるピエゾ抵抗素子上に位置するシールドのブリッジ回路内の位置付けの判
定、によって容易に確認できる。
【図面の簡単な説明】
【００５６】
【図１】実施例１の加速度センサー素子の構造を示す平面図である。
【図２】実施例１の図１のｈ−ｈ’断面を示す断面図（ａ）と、加速度センサー素子の平面図（ｂ）である。
【図３】本発明のピエゾ抵抗素子周辺を示す平面図、一部拡大した平面図、および断面斜視図である。
【図４】実施例１の加速度センサー素子のＸ軸加速度検出のブリッジ回路を抽出した図である。
【図５】実施例１の加速度センサー素子のＹ軸加速度検出のブリッジ回路を抽出した図である。
【図６】実施例１の加速度センサー素子のＺ軸加速度検出のブリッジ回路を抽出した図である。
【図７】本発明の加速度センサー素子のＸ軸加速度検出のブリッジ回路の回路図と動作モードを示す一部断面図である。
【図８】本発明の加速度センサー素子のＹ軸加速度検出のブリッジ回路の回路図と動作モードを示す一部断面図である。
【図９】本発明の加速度センサー素子のＺ軸加速度検出のブリッジ回路の回路図と動作モードを示す一部断面図である。
【図１０】実施例１の加速度センサー素子のピエゾ抵抗素子近辺を抽出した図（ａ）および断面図（ｂ）である。
【図１１】比較例１の加速度センサー素子のピエゾ抵抗素子近辺を抽出した図（ａ）および断面図（ｂ）である。
【図１２】比較例１の加速度センサー素子のピエゾ抵抗素子近辺を抽出した図（ａ）および断面図（ｂ）である。
【図１３】実施例２の加速度センサー素子の構造を示す平面図である。
【図１４】実施例２の加速度センサー素子のＸ軸加速度検出のブリッジ回路を抽出した図である。
【図１５】実施例２の加速度センサー素子のＹ軸加速度検出のブリッジ回路を抽出した図である。
【図１６】実施例２の加速度センサー素子のＺ軸加速度検出のブリッジ回路を抽出した図である。
【図１７】比較例２の加速度センサー素子の構造を示す平面図である。
【図１８】比較例２の加速度センサー素子のＹ軸加速度検出のブリッジ回路を抽出した図である。
【図１９】３軸加速度センサーの分解斜視図である。
【図２０】図１９のｈ−ｈ’断面図および加速度センサー素子の平面図である。
【図２１】３軸加速度センサーの加速度センサー素子の構造を示す斜視図である。
【図２２】３軸加速度センサーのＭＥＭＳ組立体の構造（ａ）を示す分解斜視図（ｂ）である。
【図２３】３軸加速度センサーの透過斜視図である。
【図２４】図２３のＡ−Ａ’の３軸加速度センサーの断面図である。
【図２５】図２３のＢ−Ｂ’の３軸加速度センサーの断面図である。断面図である。
【図２６】本発明の他のピエゾ抵抗素子の周辺を示す平面図である。
【符号の説明】
【００５７】
１  ケース、
３  規制板、
４  チップ端子、
５  ワイヤー、
６  ケース端子、
７  外部端子、
８  ケース蓋、
９  加速度センサー素子、
１０  支持枠部、
１１  錘部、
１３  （１３−１ａ〜１３−４ｂ）  Ｘ軸加速度検出用ピエゾ抵抗素子、
１４  （１４−１ａ〜１４−４ｂ）  Ｙ軸加速度検出用ピエゾ抵抗素子、
１５  （１５−１ａ〜１５−４ｂ）  Ｚ軸加速度検出用ピエゾ抵抗素子、
１６  接着材、
１７  接着材、
２０  加速度センサー、
２１  ＭＥＭＳ組立体、
２２  上キャップチップ、
２３  下キャップチップ、
２４，２４´（２４−Ｖ，２４−Ｇ，）  電極パッド、
２４−ｘ，２４−ｙ，２４−ｚ  電極パッド、
２５  検出用ＩＣ、
２６ａ，２６ｂ，２６ｃ，２６ｄ  リードフレーム、
２７  ワイヤー、
２９  モールド樹脂、
３１  金属配線、
３２  シールド配線、
３３，３３ａ，３３ｂ，３３ｃ，３３ｄ  梁部、
３５  接合部、
３６  第１の絶縁膜
３７  第２の絶縁膜（保護層）、
３８  高濃度拡散層配線、
４０  応力緩衝部、
４１  第１層、
４２  第２層、
４３  第１面、
４４  第２面、
４５  第３面、
５０  空間部、
６１ａ  上ダイアタッチフィルム、
６１ｂ  下ダイアタッチフィルム。
【図１】
2010185781.tif 000004
【図２】
2010185781.tif 000005
【図３】
2010185781.tif 000006
【図４】
2010185781.tif 000007
【図５】
2010185781.tif 000008
【図６】
2010185781.tif 000009
【図７】
2010185781.tif 000010
【図８】
2010185781.tif 000011
【図９】
2010185781.tif 000012
【図１０】
2010185781.tif 000013
【図１１】
2010185781.tif 000014
【図１２】
2010185781.tif 000015
【図１３】
2010185781.tif 000016
【図１４】
2010185781.tif 000017
【図１５】
2010185781.tif 000018
【図１６】
2010185781.tif 000019
【図１７】
2010185781.tif 000020
【図１８】
2010185781.tif 000021
【図１９】
2010185781.tif 000022
【図２０】
2010185781.tif 000023
【図２１】
2010185781.tif 000024
【図２２】
2010185781.tif 000025
【図２３】
2010185781.tif 000026
【図２４】
2010185781.tif 000027
【図２５】
2010185781.tif 000028
【図２６】
2010185781.tif 000029