(57)【要約】【課題】データの復号に用いる閾値の数が低減された情報処理装置を提供すること。【解決手段】互いに異なる第１及び第２のビット値を含む入力データに対し、前記第１のビット値を複数の第１の振幅値で表現し、前記第２のビット値を前記第１の振幅値とは異なる第２の振幅値で表現し、連続して同じ振幅値をとらず、かつ、一周期毎に振幅値の極性が反転するように符号化された信号を受信する信号受信部と、前記信号受信部により受信された信号の振幅値を絶対値化する絶対値化部と、前記絶対値化部により絶対値化された信号の振幅値に基づいて前記第１及び第２のビット値を判定して前記入力データを復号する入力データ復号部と、を備える、情報処理装置が提供される。【選択図】図１６
2010041095.tif 000002
【特許請求の範囲】
【請求項１】
互いに異なる第１及び第２のビット値を含む入力データに対し、前記第１のビット値を複数の第１の振幅値で表現し、前記第２のビット値を前記第１の振幅値とは異なる第２の振幅値で表現し、連続して同じ振幅値をとらず、かつ、一周期毎に振幅値の極性が反転するように符号化された信号を受信する信号受信部と、
前記信号受信部により受信された信号の振幅値を絶対値化する絶対値化部と、
前記絶対値化部により絶対値化された信号の振幅値に基づいて前記第１及び第２のビット値を判定して前記入力データを復号する入力データ復号部と、
を備える、情報処理装置。
【請求項２】
前記絶対値化部は、
前記信号受信部により受信された信号の振幅値を絶対値化する第１絶対値回路と、
前記第１絶対値回路から出力された信号の直流成分を抑制する直流抑制回路と、
前記直流抑制回路から出力された信号の高周波成分を抑制する低域通過フィルタと、
前記低域通過フィルタから出力された信号の振幅値を絶対値化する第２絶対値回路と、
を含む、請求項１に記載の情報処理装置。
【請求項３】
前記第２絶対値回路から出力された信号の２つの振幅値を平均して平均振幅値を算出する平均値算出部をさらに備え、
前記入力データ復号部は、前記第２絶対値回路から出力された信号の振幅値と、前記平均値算出部により算出された平均振幅値とを比較して前記第１及び第２のビット値を判定する、請求項２に記載の情報処理装置。
【請求項４】
前記信号受信部により受信された信号の極性反転を検出してクロック信号を抽出するクロック信号抽出部をさらに備え、
前記第１絶対値回路は、前記信号受信部により受信された信号と前記クロック信号抽出部により抽出されたクロック信号とを同期させて当該信号の振幅値と当該クロック信号の振幅値とを乗算することで当該信号の振幅値を絶対値化し、
前記第２絶対値回路は、前記低域通過フィルタから出力された信号と前記クロック信号抽出部により抽出されたクロック信号とを同期させて当該信号の振幅値と当該クロック信号の振幅値とを乗算することで当該信号の振幅値を絶対値化する、請求項３に記載の情報処理装置。
【請求項５】
前記第１及び第２の絶対値回路は、前記クロック信号抽出部により抽出されたクロック信号を用いて入力信号を絶対値化するダブルバランスドミキサである、請求項４に記載の情報処理装置。
【請求項６】
互いに異なる第１及び第２のビット値を含む入力データに対し、前記第１のビット値を複数の第１の振幅値で表現し、前記第２のビット値を前記第１の振幅値とは異なる第２の振幅値で表現し、連続して同じ振幅値をとらず、かつ、一周期毎に振幅値の極性が反転するように符号化された信号が受信される信号受信ステップと、
前記信号受信ステップにおいて受信された信号の振幅値が絶対値化される絶対値化ステップと、
前記絶対値化ステップにおいて絶対値化された信号の振幅値に基づいて前記第１及び第２のビット値が判定されて前記入力データが復号される入力データ復号ステップと、
を含む、信号処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理装置、及び信号処理方法に関する。
【背景技術】
【０００２】
携帯電話等に代表される携帯端末は、ユーザが操作する操作部分と、情報が表示される表示部分との接続部分に可動部材が用いられていることが多い。例えば、折り畳み式の携帯電話の開閉構造等が代表的なものである。さらに、最近の携帯電話は、通話機能やメール機能の他にも、映像の視聴機能や撮像機能等が搭載されており、ユーザの用途に応じて上記の接続部分が複雑に可動することが求められる。例えば、映像の視聴機能を利用する場合、ユーザは、表示部分を自身の側に向け、視聴に不要な操作部分を収納したいと考えるであろう。このように、携帯電話を通常の電話として利用する場合や、デジタルカメラとして利用する場合、或いは、テレビジョン受像機として利用する場合等において、その用途毎に表示部分の向きや位置を簡単に変更出来る構造が求められている。
【０００３】
ところが、操作部分と表示部分との間の接続部分には、多数の信号線や電力線が配線されている。例えば、表示部分には、数十本の配線がパラレルに接続されている（図１を参照）。そのため、上記のように複雑な動きができる可動部材を接続部分に用いると、こうした配線の信頼性等が著しく低下してしまう。こうした理由から、接続部分の信号線を減らすため、パラレル伝送方式からシリアル伝送方式（図２を参照）に技術がシフトしてきている。もちろん、同様の理由による技術的なシフトは、携帯電話の世界に限らず、複雑な配線が求められる様々な電子機器の世界において生じている。なお、シリアル化する理由としては、上記の他、放射電磁雑音（ＥＭＩ；Ｅｌｅｃｔｒｏ  Ｍａｇｎｅｔｉｃ  Ｉｎｔｅｒｆｅｒｅｎｃｅ）を低減したいというものである。
【０００４】
さて、上記のようなシリアル伝送方式においては、伝送データが所定の方式で符号化されてから伝送される。この符号化方式としては、例えば、ＮＲＺ（Ｎｏｎ  Ｒｅｔｕｒｎ  ｔｏ  Ｚｅｒｏ）符号方式やマンチェスター符号方式、或いは、ＡＭＩ（Ａｌｔｅｒｎａｔｅ  Ｍａｒｋ  Ｉｎｖｅｒｓｉｏｎ）符号方式等が利用される。例えば、下記の特許文献１には、バイポーラ符号の代表例であるＡＭＩ符号を利用してデータ伝送する技術が開示されている。また、同文献には、データクロックを信号レベルの中間値で表現して伝送し、受信側で信号レベルに基づいてデータクロックを再生する技術が開示されている。
【０００５】
【特許文献１】特開平３−１０９８４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記の符号化方式のうち、ＮＲＺ符号方式の信号は直流成分を含んでしまう。そのため、ＮＲＺ符号方式の信号は、電源等の直流成分と一緒に伝送することが難しい。一方、マンチェスター符号方式やＡＭＩ符号方式の信号は直流成分を含まない。そのため、電源等の直流成分と一緒に伝送することができる。しかしながら、マンチェスター符号方式やＡＭＩ符号方式は、受信側で信号のデータクロックを再生するためにＰＬＬ（Ｐｈａｓｅ−Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路が必要になる。そのため、ＰＬＬ回路が受信側に設けられることで、消費電流量が増大してしまう。また、マンチェスター符号方式は、振幅の立ち上がりと立ち下がりでデータが伝送されるため、データレートの２倍のクロックで伝送する必要がある。その結果、高クロック動作が消費電流の増加を招いてしまう。
【０００７】
こうした問題点に鑑み、直流成分を含まず、かつ、クロック再生時にＰＬＬ回路が不要な符号を生成して伝送する技術が開発された。この技術は、互いに異なる第１及び第２のビット値を含む入力データに対し、前記第１のビット値を複数の第１の振幅値で表現し、前記第２のビット値を前記第１の振幅値とは異なる第２の振幅値で表現し、連続して同じ振幅値をとらず、かつ、一周期毎に振幅値の極性が反転するように符号化して伝送するというものである。しかしながら、当該技術により符号化された伝送信号から第１及び第２のビット値を判定するには、何度も閾値判定処理を繰り返す必要がある。
【０００８】
そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、直流成分を含まず、かつ、クロック再生時にＰＬＬ回路が不要な符号からビット値を復号する際に行う閾値判定処理の回数を低減させることが可能な、新規かつ改良された情報処理装置、及び信号判定方法を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明のある観点によれば、互いに異なる第１及び第２のビット値を含む入力データに対し、前記第１のビット値を複数の第１の振幅値で表現し、前記第２のビット値を前記第１の振幅値とは異なる第２の振幅値で表現し、連続して同じ振幅値をとらず、かつ、一周期毎に振幅値の極性が反転するように符号化された信号を受信する信号受信部と、前記信号受信部により受信された信号の振幅値を絶対値化する絶対値化部と、前記絶対値化部により絶対値化された信号の振幅値に基づいて前記第１及び第２のビット値を判定して前記入力データを復号する入力データ復号部と、を備える、情報処理装置が提供される。
【００１０】
また、前記絶対値化部は、前記信号受信部により受信された信号の振幅値を絶対値化する第１絶対値回路と、前記第１絶対値回路から出力された信号の直流成分を抑制する直流抑制回路と、前記直流抑制回路から出力された信号の高周波成分を抑制する低域通過フィルタと、前記低域通過フィルタから出力された信号の振幅値を絶対値化する第２絶対値回路とを含んでいてもよい。
【００１１】
また、上記の情報処理装置は、前記第２絶対値回路から出力された信号の２つの振幅値を平均して平均振幅値を算出する平均値算出部をさらに備えていてもよい。その場合、前記入力データ復号部は、前記第２絶対値回路から出力された信号の振幅値と、前記平均値算出部により算出された平均振幅値とを比較して前記第１及び第２のビット値を判定する。
【００１２】
また、上記の情報処理装置は、前記信号受信部により受信された信号の極性反転を検出してクロック信号を抽出するクロック信号抽出部をさらに備えていてもよい。その場合、前記第１絶対値回路は、前記信号受信部により受信された信号と前記クロック信号抽出部により抽出されたクロック信号とを同期させて当該信号の振幅値と当該クロック信号の振幅値とを乗算することで当該信号の振幅値を絶対値化する。また、前記第２絶対値回路は、前記低域通過フィルタから出力された信号と前記クロック信号抽出部により抽出されたクロック信号とを同期させて当該信号の振幅値と当該クロック信号の振幅値とを乗算することで当該信号の振幅値を絶対値化する。
【００１３】
また、前記第１及び第２の絶対値回路は、前記クロック信号抽出部により抽出されたクロック信号を用いて入力信号を絶対値化するダブルバランスドミキサにより構成されうる。
【００１４】
また、上記課題を解決するために、本発明の別の観点によれば、互いに異なる第１及び第２のビット値を含む入力データに対し、前記第１のビット値を複数の第１の振幅値で表現し、前記第２のビット値を前記第１の振幅値とは異なる第２の振幅値で表現し、連続して同じ振幅値をとらず、かつ、一周期毎に振幅値の極性が反転するように符号化された信号が受信される信号受信ステップと、前記信号受信ステップにおいて受信された信号の振幅値が絶対値化される絶対値化ステップと、前記絶対値化ステップにおいて絶対値化された信号の振幅値に基づいて前記第１及び第２のビット値が判定されて前記入力データが復号される入力データ復号ステップと、を含む、信号処理方法が提供される。
【００１５】
また、上記課題を解決するために、本発明の別の観点によれば、上記の情報処理装置が有する機能をコンピュータに実現させるためのプログラムが提供されうる。さらに、このプログラムが記録されたコンピュータで読み取り可能な記録媒体が提供されうる。
【発明の効果】
【００１６】
以上説明したように本発明によれば、直流成分を含まず、かつ、クロック再生時にＰＬＬ回路が不要な符号からビット値を復号する際に行う閾値判定処理の回数を低減させることが可能になる。その結果、ビット値の符号処理に係る演算負荷を低減させることができる。また、閾値判定に用いられる回路規模を低減させることができる。
【発明を実施するための最良の形態】
【００１７】
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００１８】
［説明の流れについて］
ここで、以下に記載する本発明の実施形態に関する説明の流れについて簡単に述べる。まず、図１を参照しながら、パラレル伝送方式を採用した携帯端末等が抱える技術的課題について簡単に説明する。次いで、図２〜図８を参照しながら、シリアル伝送方式を採用した信号伝送技術が抱える課題について説明する。次いで、図９〜図１１を参照しながら、シリアル伝送方式を採用した信号伝送技術が抱える課題を解決するために考案された新規な信号伝送技術について説明する。
【００１９】
上記の新規な信号伝送技術は、直流成分を含まず、かつ、クロック再生時にＰＬＬ回路が不要な符号を用いて信号を伝送する方式に関するものである。本発明の実施形態は、このような符号を用いる場合に、信号からビット値を抽出する際の復号処理を効率化する技術に関するものである。そこで、このような改良技術について説明するに先立ち、図１２〜図１５を参照しながら、上記の新規な信号伝送技術における従前の復号処理について説明する。
【００２０】
上記の新規な信号伝送技術が有する技術的な特徴を踏まえ、図１６を参照しながら、本発明の一実施形態に係るデコーダの構成、及び信号処理方法について説明する。また、図１７を参照しながら、同実施形態のデコーダを構成する絶対値回路の構成例について説明する。さらに、図１８を参照しながら、同実施形態のデコーダを構成する平均値回路の構成例について説明する。そして、図１９を参照しながら、同実施形態のデコーダにおいて行われる信号処理の過程で得られるスペクトルの推移について説明する。次いで、同実施形態の技術的思想について纏め、当該技術的思想から得られる作用効果について簡単に説明する。最後に、図２０を参照しながら、同実施形態に係る技術が適用される端末装置（情報処理装置）のハードウェア構成の一例について説明する。
【００２１】
［課題の整理］
まず、本発明の一実施形態に係る技術について詳細な説明をするに先立ち、同実施形態が解決しようとする課題について簡単に纏める。
【００２２】
（パラレル伝送方式について）
まず、図１を参照しながら、パラレル伝送方式を採用した携帯端末１００の構成例について簡単に説明する。図１は、パラレル伝送方式を採用した携帯端末１００の構成例を示す説明図である。なお、図１には、携帯端末１００の一例として携帯電話が模式的に描画されている。しかし、以下の説明に係る技術の適用範囲は、携帯電話に限定されるものではない。
【００２３】
図１に示すように、携帯端末１００は、主に、表示部１０２と、液晶部１０４（ＬＣＤ；Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）と、接続部１０６と、操作部１０８と、ベースバンドプロセッサ１１０（ＢＢＰ）と、パラレル信号線路１１２とにより構成される。なお、表示部１０２を表示側（Ｄ）、操作部１０８を本体側（Ｍ）と呼ぶ場合がある。また、以下の説明の中で、映像信号が本体側から表示側へと伝送される場合を例に挙げて説明する。もちろん、以下の技術は、これに限定されるものではない。
【００２４】
図１に示すように、表示部１０２には、液晶部１０４が設けられている。そして、液晶部１０４には、パラレル信号線路１１２を介して伝送された映像信号が表示される。また、接続部１０６は、表示部１０２と操作部１０８とを接続する部材である。この接続部１０６を形成する接続部材は、例えば、表示部１０２をＺ−Ｙ平面内で１８０度回転できる構造を有する。また、この接続部材は、Ｘ−Ｚ平面内で表示部１０２が回転可能に形成され、携帯端末１００を折り畳みできる構造を有する。なお、この接続部材は、自由な方向に表示部１０２を可動にする構造を有していてもよい。
【００２５】
ベースバンドプロセッサ１１０は、携帯端末１００の通信制御、及びアプリケーションの実行機能を提供する演算処理部である。ベースバンドプロセッサ１１０から出力されるパラレル信号は、パラレル信号線路１１２を通じて表示部１０２の液晶部１０４に伝送される。パラレル信号線路１１２には、多数の信号線が配線されている。例えば、携帯電話の場合、この信号線数ｎは５０本程度である。また、映像信号の伝送速度は、液晶部１０４の解像度がＱＶＧＡの場合、１３０Ｍｂｐｓ程度となる。そして、パラレル信号線路１１２は、接続部１０６を通るように配線されている。
【００２６】
つまり、接続部１０６には、パラレル信号線路１１２を形成する多数の信号線が配線されている。上記のように、接続部１０６の可動範囲を広げると、その動きによりパラレル信号線路１１２に損傷が発生する危険性が高まる。その結果、パラレル信号線路１１２の信頼性が損なわれてしまう。一方で、パラレル信号線路１１２の信頼性を維持しようとすると、接続部１０６の可動範囲が制約されてしまう。こうした理由から、接続部１０６を形成する可動部材の自由度、及びパラレル信号線路１１２の信頼性を両立させる目的で、シリアル伝送方式が携帯電話等に採用されることが多くなってきている。また、放射電磁雑音（ＥＭＩ）の観点からも、伝送線路のシリアル化が進められている。
【００２７】
（シリアル伝送方式について）
そこで、図２を参照しながら、シリアル伝送方式を採用した携帯端末１３０の構成例について簡単に説明する。図２は、シリアル伝送方式を採用した携帯端末１３０の構成例を示す説明図である。なお、図２には、携帯端末１３０の一例として携帯電話が模式的に描画されている。しかし、以下の説明に係る技術の適用範囲は、携帯電話に限定されるものではない。また、図１に示したパラレル伝送方式の携帯端末１００と実質的に同一の機能を有する構成要素については、同一の符号を付することにより詳細な説明を省略する。
【００２８】
図２に示すように、携帯端末１３０は、主に、表示部１０２と、液晶部１０４（ＬＣＤ）と、接続部１０６と、操作部１０８と、ベースバンドプロセッサ１１０（ＢＢＰ）と、パラレル信号線路１３２、１４０と、シリアライザ１３４と、シリアル信号線路１３６と、デシリアライザ１３８とにより構成される。
【００２９】
携帯端末１３０は、上記の携帯端末１００とは異なり、接続部１０６に配線されたシリアル信号線路１３６を通じてシリアル伝送方式により映像信号を伝送している。そのため、操作部１０８には、ベースバンドプロセッサ１１０から出力されたパラレル信号をシリアル化するためのシリアライザ１３４が設けられている。一方、表示部１０２には、シリアル信号線路１３６を通じて伝送されるシリアル信号をパラレル化するためのデシリアライザ１３８が設けられている。
【００３０】
シリアライザ１３４は、ベースバンドプロセッサ１１０から出力され、かつ、パラレル信号線路１３２を介して入力されたパラレル信号をシリアル信号に変換する。シリアライザ１３４により変換されたシリアル信号は、シリアル信号線路１３６を通じてデシリアライザ１３８に入力される。そして、デシリアライザ１３８は、入力されたシリアル信号を元のパラレル信号に復元し、パラレル信号線路１４０を通じて液晶部１０４に入力する。
【００３１】
シリアル信号線路１３６には、例えば、ＮＲＺ符号方式で符号化されたデータ信号が単独で伝送されるか、或いは、データ信号とクロック信号とが一緒に伝送される。シリアル信号線路１３６の配線数ｋは、図１の携帯端末１００が有するパラレル信号線路１１２の配線数ｎよりも大幅に少ない（１≦ｋ≪ｎ）。例えば、配線数ｋは、数本程度まで削減することができる。そのため、シリアル信号線路１３６が配線される接続部１０６の可動範囲に関する自由度は、パラレル信号線路１１２が配線される接続部１０６に比べて非常に大きいと言える。同時に、シリアル信号線路１３６の信頼性も高いと言える。なお、シリアル信号線路１３６を流れるシリアル信号には、通常、ＬＶＤＳ（Ｌｏｗ  Ｖｏｌｔａｇｅ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｓｉｇｎａｌ）等の差動信号が用いられる。
【００３２】
（機能構成）
ここで、図３を参照しながら、シリアル伝送方式を採用した携帯端末１３０の機能構成について説明する。図３は、シリアル伝送方式を採用した携帯端末１３０の機能構成の一例を示す説明図である。但し、図３は、シリアライザ１３４、及びデシリアライザ１３８の機能構成を中心に描画した説明図であり、他の構成要素に関する記載を省略している。
【００３３】
（シリアライザ１３４）
図３に示すように、シリアライザ１３４は、Ｐ／Ｓ変換部１５２と、エンコーダ１５４と、ＬＶＤＳドライバ１５６と、ＰＬＬ部１５８と、タイミング制御部１６０とにより構成される。
【００３４】
図３に示すように、シリアライザ１３４には、ベースバンドプロセッサ１１０から、パラレル信号（Ｐ−ＤＡＴＡ）と、パラレル信号用クロック（Ｐ−ＣＬＫ）とが入力される。シリアライザ１３４に入力されたパラレル信号は、Ｐ／Ｓ変換部１５２によりシリアル信号に変換される。Ｐ／Ｓ変換部１５２により変換されたシリアル信号は、エンコーダ１５４に入力される。エンコーダ１５４は、シリアル信号にヘッダ等を付加してＬＶＤＳドライバ１５６に入力する。ＬＶＤＳドライバ１５６は、入力されたシリアル信号をＬＶＤＳによる差動伝送方式でデシリアライザ１３８に伝送する。
【００３５】
一方、シリアライザ１３４に入力されたパラレル信号用クロックは、ＰＬＬ部１５８に入力される。ＰＬＬ部１５８は、パラレル信号用クロックからシリアル信号用クロックを生成し、Ｐ／Ｓ変換部１５２、及びタイミング制御部１６０に入力する。タイミング制御部１６０は、入力されるシリアル信号用クロックに基づいてエンコーダ１５４によるシリアル信号の送信タイミングを制御する。
【００３６】
（デシリアライザ１３８）
図３に示すように、デシリアライザ１３８は、主に、ＬＶＤＳレシーバ１７２と、デコーダ１７４と、Ｓ／Ｐ変換部１７６と、クロック再生部１７８と、ＰＬＬ部１８０と、タイミング制御部１８２とにより構成される。
【００３７】
図３に示すように、デシリアライザ１３８には、ＬＶＤＳによる差動伝送方式でシリアライザ１３４からシリアル信号が伝送される。このシリアル信号は、ＬＶＤＳレシーバ１７２により受信される。ＬＶＤＳレシーバ１７２により受信されたシリアル信号は、デコーダ１７４、及びクロック再生部１７８に入力される。デコーダ１７４は、入力されたシリアル信号のヘッダを参照してデータの先頭部分を検出し、Ｓ／Ｐ変換部１７６に入力する。Ｓ／Ｐ変換部１７６は、入力されたシリアル信号をパラレル信号（Ｐ−ＤＡＴＡ）に変換する。Ｓ／Ｐ変換部１７６で変換されたパラレル信号は液晶部１０４に出力される。
【００３８】
一方、クロック再生部１７８は、外部から入力されるリファレンスクロックを参照し、内蔵するＰＬＬ部１８０を用いてシリアル信号用クロックからパラレル信号用クロックを再生する。クロック再生部１７８により再生されたパラレル信号用クロックは、デコーダ１７４、及びタイミング制御部１８２に入力される。タイミング制御部１８２は、クロック再生部１７８から入力されたパラレル信号用クロックに基づいて受信タイミングを制御する。また、タイミング制御部１８２に入力されたパラレル信号用クロック（Ｐ−ＣＬＫ）は、液晶部１０４に出力される。
【００３９】
このように、ベースバンドプロセッサ１１０からシリアライザ１３４に入力されたパラレル信号（Ｐ−ＤＡＴＡ）、及びパラレル信号用クロック（Ｐ−ＣＬＫ）は、シリアル信号に変換されてデシリアライザ１３８に伝送される。そして、入力されたシリアル信号は、デシリアライザ１３８により元のパラレル信号、及びパラレル信号用クロックに復元され、液晶部１０４に出力される。
【００４０】
以上説明した携帯端末１３０のように、パラレル信号をシリアル信号に変換して伝送することにより、その伝送線路がシリアル化される。その結果、シリアル信号線路が配置される部分の可動範囲が拡大し、表示部１０２の配置に関する自由度が向上する。そのため、例えば、携帯端末１３０を利用してテレビジョン放送等を視聴する場合において、表示部１０２の配置がユーザから見て横長になるように携帯端末１３０を変形させることができるようになる。こうした自由度の向上に伴い、携帯端末１３０の用途が広がり、通信端末としての各種機能に加えて、映像や音楽の視聴等、様々な利用形態が生まれている。
【００４１】
このような背景の中、携帯端末１３０の液晶部１０４は、より繊細な表示を可能にすべく高密度化しており、細かい文字や映像で多くの情報が表示されるようになってきている。ところが、こうした細かい文字や映像は、ユーザにとって見難いものである。そこで、携帯端末１３０の液晶部１０４に表示される文字や映像等を外部に設置されたテレビジョン受像機やディスプレイ装置等の大きな画面に出力したいというユーザの要望がある。こうした要望を受け、図４Ａに示す携帯端末１９０のような出力形態が提案されている。以下、この出力形態について簡単に説明する。
【００４２】
（応用例１：電磁結合を利用した外部出力方式）
まず、図４Ａを参照する。図４Ａは、電磁結合を利用して映像等のデータを外部出力機器に伝送することが可能な携帯端末１９０の構成例を示す説明図である。外部出力機器としては、例えば、カーナビゲーションシステム１０やテレビジョン受像機２０等がある。その他にも、パーソナルコンピュータのディスプレイ装置やスクリーンに映像を投影するプロジェクタ等も外部出力機器の例に含まれる。
【００４３】
これらの外部出力機器に映像等のデータを伝送するために、例えば、図４Ａに示すような信号読取装置２００が利用される。信号読取装置２００は、例えば、カーナビゲーションシステム１０やテレビジョン受像機２０等に接続されているか、或いは、これらの機器に内蔵される。携帯端末１９０と信号読取装置２００との間では、電磁結合を利用して信号が伝送される。そのため、携帯端末１９０には、コイル１９２が設けられている。また、信号読取装置２００にも、コイル２０２が設けられている。
【００４４】
例えば、映像信号が携帯端末１９０からテレビジョン受像機２０に伝送される場合の動作について考えてみる。まず、携帯端末１９０は、ベースバンドプロセッサ１１０により映像信号をパラレル伝送するためのパラレル信号を生成する。そして、このパラレル信号は、パラレル信号線路１３２を介してシリアライザ１３４に伝送される。シリアライザ１３４は、伝送されてきたパラレル信号をシリアル信号に変換してシリアル信号線路１３６に伝送する。このとき、シリアル信号に対応する電流信号がコイル１９２に印加され、コイル１９２から電磁場が発生する。そして、この電磁場に誘導されて信号読取装置２００のコイル２０２に電流が発生し、この電流に基づいてシリアル信号が復調されるのである。
【００４５】
このように、携帯端末１９０と信号読取装置２００との間の電磁結合を利用して映像信号に対応するシリアル信号が伝送される。もちろん、このシリアル信号は、所定の符号化方式で符号化され、ＡＳＫ（Ａｍｐｌｉｔｕｄｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）等の所定の変調方式で変調されてから伝送される。但し、ＮＲＺ符号方式で符号化された信号は、直流成分を含んでしまうため、電磁結合を利用して信号伝送するのに適さない。そのため、電磁結合による信号伝送には、符号化された信号に直流成分を含まないマンチェスター符号方式等が利用される。
【００４６】
図４Ａの例で言えば、シリアライザ１３４により、シリアル信号がマンチェスター符号方式で符号化され、電磁結合を利用して伝送される。この場合、信号読取装置２００の側においても、当然に、マンチェスター符号方式による復号に対応している。従って、信号読取装置２００は、符号化信号を受信してシリアル信号に復号した後、そのシリアル信号をパラレル信号に変換してテレビジョン受像機２０等に出力する。マンチェスター符号では、“１”が“１０”として、“０”が“０１”として伝送されるため、単純に“１”“０”で伝送する方式に比べて伝送速度が２倍かかってしまう。しかしながら、マンチェスター符号は直流成分を含まず、クロックの抽出が容易であるため、電磁結合を利用した信号伝送に適している。
【００４７】
ところで、携帯端末１９０と信号読取装置２００とは、図４Ｂに示すように近接されることで信号伝送が行われる。このような形態による通信のことを非接触通信と呼ぶ場合がある。図４Ｂの例では、携帯端末１９０の表示部１０２が開いた状態で載置されているが、表示部１０２が閉じた状態で載置されてもよい。通常、携帯端末１９０の表示部１０２が閉じられると、液晶部１０４への通電がオフになる場合が多いため、節電になる。このとき、閉じた状態でも外部出力へのデータ伝送が可能なモード設定がされる。
【００４８】
（機能構成：携帯端末１９０）
ここで、図５を参照しながら、携帯端末１９０の機能構成について簡単に説明する。図５は、携帯端末１９０の機能構成の一例を示す説明図である。但し、図５は、シリアライザ１３４、及びデシリアライザ１３８の機能構成を中心に描画した説明図であり、他の構成要素に関する記載を省略している。また、携帯端末１９０が有する各構成要素のうち、既に述べた携帯端末１３０と実質的に同一の機能構成を有する構成要素については同一の符号を付することにより詳細な説明を省略した。
【００４９】
（シリアライザ１３４）
図５に示すように、シリアライザ１３４は、Ｐ／Ｓ変換部１５２と、エンコーダ１５４と、ＬＶＤＳドライバ１５６と、ＰＬＬ部１５８と、タイミング制御部１６０と、ドライバ１９４とにより構成される。
【００５０】
図５に示すように、シリアライザ１３４には、ベースバンドプロセッサ１１０から、パラレル信号（Ｐ−ＤＡＴＡ）と、パラレル信号用クロック（Ｐ−ＣＬＫ）とが入力される。シリアライザ１３４に入力されたパラレル信号は、Ｐ／Ｓ変換部１５２によりシリアル信号に変換される。Ｐ／Ｓ変換部１５２により変換されたシリアル信号は、エンコーダ１５４に入力される。
【００５１】
エンコーダ１５４は、シリアル信号にヘッダ等を付加し、マンチェスター符号方式で符号化してＬＶＤＳドライバ１５６、及びドライバ１９４に入力する。ＬＶＤＳドライバ１５６は、入力されたシリアル信号をＬＶＤＳによる差動伝送方式でデシリアライザ１３８に伝送する。一方、ドライバ１９４は、コイル１９２による電磁結合を利用して、入力されたシリアル信号を信号読取装置２００に伝送する。
【００５２】
一方、シリアライザ１３４に入力されたパラレル信号用クロックは、ＰＬＬ部１５８に入力される。ＰＬＬ部１５８は、パラレル信号用クロックからシリアル信号用クロックを生成し、Ｐ／Ｓ変換部１５２、及びタイミング制御部１６０に入力する。タイミング制御部１６０は、入力されるシリアル信号用クロックに基づいてエンコーダ１５４によるシリアル信号の送信タイミングを制御する。
【００５３】
（デシリアライザ１３８）
図５に示すように、デシリアライザ１３８は、主に、ＬＶＤＳレシーバ１７２と、デコーダ１７４と、Ｓ／Ｐ変換部１７６と、クロック再生部１７８と、ＰＬＬ部１８０と、タイミング制御部１８２とにより構成される。
【００５４】
図５に示すように、デシリアライザ１３８には、ＬＶＤＳによる差動伝送方式でシリアライザ１３４からシリアル信号が伝送される。このシリアル信号は、ＬＶＤＳレシーバ１７２により受信される。ＬＶＤＳレシーバ１７２により受信されたシリアル信号は、デコーダ１７４、及びクロック再生部１７８に入力される。デコーダ１７４は、入力されたシリアル信号のヘッダを参照してデータの先頭部分を検出し、マンチェスター符号方式で符号化されたシリアル信号を復号してＳ／Ｐ変換部１７６に入力する。Ｓ／Ｐ変換部１７６は、入力されたシリアル信号をパラレル信号（Ｐ−ＤＡＴＡ）に変換する。Ｓ／Ｐ変換部１７６で変換されたパラレル信号は、液晶部１０４に出力される。
【００５５】
一方、クロック再生部１７８は、外部から入力されるリファレンスクロックを参照し、内蔵するＰＬＬ部１８０を用いてシリアル信号用クロックからパラレル信号用クロックを再生する。クロック再生部１７８により再生されたパラレル信号用クロックは、デコーダ１７４、及びタイミング制御部１８２に入力される。タイミング制御部１８２は、クロック再生部１７８から入力されたパラレル信号用クロックに基づいて受信タイミングを制御する。また、タイミング制御部１８２に入力されたパラレル信号用クロック（Ｐ−ＣＬＫ）は、液晶部１０４に出力される。
【００５６】
このように、ベースバンドプロセッサ１１０からシリアライザ１３４に入力されたパラレル信号（Ｐ−ＤＡＴＡ）、及びパラレル信号用クロック（Ｐ−ＣＬＫ）は、シリアル信号に変換されてデシリアライザ１３８に伝送される。そして、入力されたシリアル信号は、デシリアライザ１３８により元のパラレル信号、及びパラレル信号用クロックに復元され、液晶部１０４に出力される。
【００５７】
（機能構成：信号読取装置２００）
次に、図６を参照しながら、信号読取装置２００の機能構成について簡単に説明する。図６は、信号読取装置２００の機能構成の一例を示す説明図である。
【００５８】
図６に示すように、信号読取装置２００は、主に、コイル２０２と、差動レシーバ２１２と、増幅器２１４と、デコーダ２１６と、Ｓ／Ｐ変換部２１８と、インターフェース２２０と、クロック再生部２２２と、ＰＬＬ部２２４と、タイミング制御部２２６とにより構成される。
【００５９】
上記の通り、信号読取装置２００には、携帯端末１９０から電磁結合を利用してシリアル信号が伝送される。このシリアル信号は、コイル２０２を用いて差動レシーバ２１２により受信される。差動レシーバ２１２は、受信したシリアル信号を増幅器２１４に入力する。増幅器２１４は、電磁結合による信号伝送により低下したシリアル信号の信号レベルを増幅するために設けられたものである。増幅器２１４により増幅されたシリアル信号は、デコーダ２１６、及びクロック再生部２２２に入力される。
【００６０】
デコーダ２１６は、入力されたシリアル信号のヘッダを参照してデータの先頭部分を検出し、マンチェスター符号方式で符号化されたシリアル信号を復号してＳ／Ｐ変換部２１８に入力する。Ｓ／Ｐ変換部２１８は、入力されたシリアル信号をパラレル信号（Ｐ−ＤＡＴＡ）に変換する。Ｓ／Ｐ変換部２１８で変換されたパラレル信号は、インターフェース２２０に入力される。
【００６１】
一方、クロック再生部２２２は、外部から入力されるリファレンスクロックを参照し、内蔵するＰＬＬ部２２４を用いてシリアル信号用クロックからパラレル信号用クロックを再生する。クロック再生部２２２により再生されたパラレル信号用クロックは、デコーダ２１６、及びタイミング制御部２２６に入力される。タイミング制御部２２６は、クロック再生部２２２から入力されたパラレル信号用クロックに基づいて受信タイミングを制御する。また、タイミング制御部２２６に入力されたパラレル信号用クロック（Ｐ−ＣＬＫ）は、インターフェース２２０に入力される。
【００６２】
インターフェース２２０は、入力されたパラレル信号と、パラレル信号用クロックとを外部出力機器に適合する信号形態に変換して出力する。例えば、インターフェース２２０は、入力されたパラレル信号をアナログＲＧＢ信号やＤＶＩ信号（Ｄｉｇｉｔａｌ  Ｖｉｓｕａｌ  Ｉｎｔｅｒｆａｃｅ  ｓｉｇｎａｌ）に変換してカーナビゲーションシステム１０やテレビジョン受像機２０等に出力する。
【００６３】
以上、携帯端末１９０、及び信号読取装置２００の機能構成について説明した。このような機能があることで、ユーザは、携帯端末１９０を信号読取装置２００の上に載置するだけで簡単に映像等を外部表示装置に出力することが可能になる。そのため、携帯端末１９０の映像等を大きな画面に出力することが可能になる。その結果、携帯端末１９０を単なる個人用の通信装置等として利用する用途に加え、例えば、その携帯端末１９０を多人数で利用するテレビ電話として機能させることが可能になる。
【００６４】
（応用例２：電源線を利用したデータ伝送方式）
上記の携帯端末１９０は、符号化方式として直流成分を含まないマンチェスター符号方式を利用している。このように、直流成分を含まない符号化信号は、電源に重畳して伝送することが可能である。そこで、上記の携帯端末１９０に対し、この電源線伝送方式を応用する技術について説明する。携帯端末２３０は、この技術を用いた構成例である。
【００６５】
（機能構成）
まず、図７Ａを参照しながら、電源線を利用してデータ伝送することが可能な携帯端末２３０の機能構成について説明する。図７Ａは、電源線を利用してデータ伝送することが可能な携帯端末２３０の機能構成の一例を示す説明図である。但し、図７Ａは、シリアライザ１３４、及びデシリアライザ１３８の機能構成を中心に描画した説明図であり、他の構成要素に関する記載を省略している。また、携帯端末２３０が有する各構成要素のうち、既に述べた携帯端末１９０と実質的に同一の機能構成を有する構成要素については同一の符号を付することにより詳細な説明を省略した。
【００６６】
（シリアライザ１３４）
図７Ａに示すように、シリアライザ１３４は、Ｐ／Ｓ変換部１５２と、エンコーダ１５４と、ＬＶＤＳドライバ１５６と、ＰＬＬ部１５８と、タイミング制御部１６０と、ドライバ１９４と、重畳部２３２とにより構成される。
【００６７】
図７Ａに示すように、シリアライザ１３４には、ベースバンドプロセッサ１１０から、パラレル信号（Ｐ−ＤＡＴＡ）と、パラレル信号用クロック（Ｐ−ＣＬＫ）とが入力される。シリアライザ１３４に入力されたパラレル信号は、Ｐ／Ｓ変換部１５２によりシリアル信号に変換される。Ｐ／Ｓ変換部１５２により変換されたシリアル信号は、エンコーダ１５４に入力される。エンコーダ１５４は、シリアル信号にヘッダ等を付加し、マンチェスター符号方式等の直流成分の無い（又は少ない）方式で符号化してＬＶＤＳドライバ１５６、及びドライバ１９４に入力する。
【００６８】
ＬＶＤＳドライバ１５６は、入力されたシリアル信号をＬＶＤＳにして重畳部２３２に入力する。重畳部２３２は、ＬＶＤＳドライバ１５６から入力された信号を電源ラインに重畳させてデシリアライザ１３８に伝送する。例えば、重畳部２３２は、信号をコンデンサで、電源をチョークコイルで結合させる。なお、電源ラインには、例えば、伝送線路として同軸ケーブルが用いられる。また、この電源ラインは、操作部１０８から表示部１０２に電源を供給するために設けられた線路である。一方、ドライバ１９４は、コイル１９２による電磁結合を利用して、入力されたシリアル信号を信号読取装置２００に伝送する。
【００６９】
ところで、シリアライザ１３４に入力されたパラレル信号用クロックは、ＰＬＬ部１５８に入力される。ＰＬＬ部１５８は、パラレル信号用クロックからシリアル信号用クロックを生成し、Ｐ／Ｓ変換部１５２、及びタイミング制御部１６０に入力する。タイミング制御部１６０は、入力されるシリアル信号用クロックに基づいてエンコーダ１５４によるシリアル信号の送信タイミングを制御する。
【００７０】
（デシリアライザ１３８）
図７Ａに示すように、デシリアライザ１３８は、主に、ＬＶＤＳレシーバ１７２と、デコーダ１７４と、Ｓ／Ｐ変換部１７６と、クロック再生部１７８と、ＰＬＬ部１８０と、タイミング制御部１８２と、分離部２３４とにより構成される。
【００７１】
図７Ａに示すように、デシリアライザ１３８には、電源ライン（同軸ケーブル）を通じて電源とシリアル信号とが重畳された信号が伝送される。この重畳信号の周波数スペクトラムは、図７Ｂのようになる。図７Ｂに示すように、マンチェスター符号の周波数スペクトラムは、直流成分を持たないので、電源（ＤＣ）と一緒に伝送できることが分かる。
【００７２】
再び図７Ａを参照する。上記の重畳信号は、分離部２３４によりシリアル信号と電源とに分離される。例えば、分離部２３４は、コンデンサで直流成分をカットしてシリアル信号を取り出し、チョークコイルで高周波成分をカットして電源を取り出す。分離部２３４により分離されたシリアル信号は、ＬＶＤＳレシーバ１７２により受信される。
【００７３】
ＬＶＤＳレシーバ１７２により受信されたシリアル信号は、デコーダ１７４、及びクロック再生部１７８に入力される。デコーダ１７４は、入力されたシリアル信号のヘッダを参照してデータの先頭部分を検出し、マンチェスター符号方式等で符号化されたシリアル信号を復号してＳ／Ｐ変換部１７６に入力する。Ｓ／Ｐ変換部１７６は、入力されたシリアル信号をパラレル信号（Ｐ−ＤＡＴＡ）に変換する。Ｓ／Ｐ変換部１７６で変換されたパラレル信号は、液晶部１０４に出力される。
【００７４】
一方、クロック再生部１７８は、外部から入力されるリファレンスクロックを参照し、内蔵するＰＬＬ部１８０を用いてシリアル信号用クロックからパラレル信号用クロックを再生する。クロック再生部１７８により再生されたパラレル信号用クロックは、デコーダ１７４、及びタイミング制御部１８２に入力される。タイミング制御部１８２は、クロック再生部１７８から入力されたパラレル信号用クロックに基づいて受信タイミングを制御する。また、タイミング制御部１８２に入力されたパラレル信号用クロック（Ｐ−ＣＬＫ）は、液晶部１０４に出力される。
【００７５】
このように、上記の携帯端末２３０は、電源とシリアル信号（映像信号等）とを同軸ケーブル１本で伝送することができる。そのため、操作部１０８と表示部１０２との間を繋ぐ配線は１本だけとなり、表示部１０２の可動性が向上し、複雑な形状に携帯端末２３０を変形させることが可能になる。その結果、携帯端末２３０の用途が広がると共に、ユーザの利便性が向上する。
【００７６】
（課題の整理１）
上記の通り、操作部１０８と表示部１０２との相対的な位置関係を自由に変化させるには、上記の携帯端末１００のようにパラレル伝送方式には不都合があった。そこで、上記の携帯端末１３０のように、シリアライザ１３４、及びデシリアライザ１３８を設けることで、映像信号等のシリアル伝送を可能にし、表示部１０２の可動範囲を広げた。さらに、液晶部１０４に表示される文字や映像等の大きさが小さいことでユーザの利便性が低下してしまうという問題に対し、携帯端末１９０のように電磁結合を利用して外部の大画面出力を可能にして、この問題を解決した。さらに、携帯端末１９０で利用される符号化方式の特性を生かして、電源ラインに信号を重畳させて伝送する方式を用いて表示部１０２の可動性をさらに向上させた。
【００７７】
ところが、図３、図５、図６、図７Ａに示すように、携帯端末１３０、１９０、２３０、及び信号読取装置２００において、受信したシリアル信号のクロックを再生するためにＰＬＬ部１８０、２２２（以下、ＰＬＬ）が用いられていた。このＰＬＬは、マンチェスター符号方式等により符号化された信号からクロックを抽出するために必要なものである。しかしながら、ＰＬＬ自体の電力消費量が少なくないため、ＰＬＬを設けることにより、その分だけ携帯端末１３０、１９０、２３０、及び信号読取装置２００の消費電力が大きくなってしまう。こうした電力消費量の増大は、携帯電話等の小さな装置にとって非常に大きな問題となる。
【００７８】
こうした問題を背景に、デシリアライザ１３８、及び信号読取装置２００の側でＰＬＬを設けずに済むような技術が求められている。そこで、このような技術的課題に鑑み、直流成分を含まず、かつ、クロック再生時にＰＬＬ回路が不要な符号を用いて信号を伝送する新規な信号伝送方式が考案された。以下の説明において、この信号伝送方式のことを単に新方式と呼ぶ場合がある。
【００７９】
＜基盤技術：新方式について＞
以下、直流成分を含まず、かつ、ＰＬＬを利用せずにクロックを再生することが可能な符号により信号を伝送する新規な信号伝送方式（新方式）について説明する。まず、新方式の符号化方法を説明する上で基本となるＡＭＩ（Ａｌｔｅｒｎａｔｅ  Ｍａｒｋ  Ｉｎｖｅｒｓｉｏｎ）符号について簡単に説明する。その後、新方式に係る携帯端末３００の機能構成、及び符号化方法について説明する。
【００８０】
（ＡＭＩ符号の信号波形について）
まず、図８を参照しながら、ＡＭＩ符号の信号波形、及びその特徴について簡単に説明する。図８は、ＡＭＩ符号の信号波形の一例を示す説明図である。但し、以下の説明において、Ａは任意の正数であるとする。
【００８１】
ＡＭＩ符号は、データ０を電位０で表現し、データ１を電位Ａ又は−Ａで表現する符号である。但し、電位Ａと電位−Ａとは交互に繰り返される。つまり、電位Ａでデータ１が表現された後、次にデータ１が現れた場合、そのデータ１は電位−Ａで表現されるというものである。このように、極性反転を繰り返してデータが表現されるため、ＡＭＩ符号には直流成分が含まれない。なお、ＡＭＩ符号と同じ種類の特性を持つ符号としては、例えば、ＰＲ（１，−１）、ＰＲ（１，０，−１）、ＰＲ（１，０，…，−１）等で表現されるパーシャル・レスポンス方式がある。このように極性反転を利用した伝送符号はバイポーラ符号と呼ばれる。また、ダイコード方式等も利用可能である。ここでは、デューティ１００％のＡＭＩ符号を例に挙げて説明する。
【００８２】
図８には、ビット間隔Ｔ１、Ｔ２、…、Ｔ１４のＡＭＩ符号が模式的に記載されている。図中において、データ１は、ビット間隔Ｔ２、Ｔ４、Ｔ５、Ｔ１０、Ｔ１１、Ｔ１２、Ｔ１４に現れている。ビット間隔Ｔ２において電位Ａである場合、ビット間隔Ｔ４では電位−Ａとなる。また、ビット間隔Ｔ５では電位Ａとなる。このように、データ１に対応する振幅は、プラスとマイナスとが交互に反転する。これが上記の極性反転である。
【００８３】
一方、データ０に関しては全て電位０で表現される。こうした表現によりＡＭＩ符号は直流成分を含まないが、図８のビット間隔Ｔ６、…、Ｔ９に見られるように電位０が連続することがある。このように電位０が連続すると、ＰＬＬを用いずに、この信号波形からクロック成分を取り出すことが難しい。そこで、新方式においては、ＡＭＩ符号（及びこれと同等の特性を有する符号）にクロック成分を含ませて伝送する技術が用いられている。
【００８４】
（機能構成）
ここで、図９を参照しながら、新方式に係る携帯端末３００の機能構成について説明する。図９は、新方式に係る携帯端末３００の機能構成例を示す説明図である。但し、図９は、シリアライザ１３４、及びデシリアライザ１３８の機能構成を中心に描画した説明図であり、他の構成要素に関する記載を省略している。また、携帯端末３００が有する各構成要素のうち、既に述べた携帯端末１９０と実質的に同一の機能構成を有する構成要素については同一の符号を付することにより詳細な説明を省略した。
【００８５】
（シリアライザ１３４）
図９に示すように、シリアライザ１３４は、Ｐ／Ｓ変換部１５２と、ＬＶＤＳドライバ１５６と、ＰＬＬ部１５８と、タイミング制御部１６０と、ドライバ１９４と、エンコーダ３１２とにより構成される。上記の携帯端末１９０との主な相違点はエンコーダ３１２の機能にある。
【００８６】
図９に示すように、シリアライザ１３４には、ベースバンドプロセッサ１１０から、パラレル信号（Ｐ−ＤＡＴＡ）と、パラレル信号用クロック（Ｐ−ＣＬＫ）とが入力される。シリアライザ１３４に入力されたパラレル信号は、Ｐ／Ｓ変換部１５２によりシリアル信号に変換される。Ｐ／Ｓ変換部１５２により変換されたシリアル信号は、エンコーダ３１２に入力される。エンコーダ３１２は、シリアル信号にヘッダ等を付加し、所定の符号化方式で符号化する。
【００８７】
ここで、図１０を参照しながら、エンコーダ３１２における符号化信号の生成方法について説明する。図１０は、新方式に係る符号化方法の一例を示す説明図である。なお、図１０には、ＡＭＩ符号をベースとする符号の生成方法が記載されている。但し、新方式はこれに限定されず、ＡＭＩ符号と同様の特性を有する符号に対しても同様に適用される。例えば、バイポーラ符号やパーシャル・レスポンス方式の符号等にも適用できる。
【００８８】
図１０の（Ｃ）に示された信号が新方式の符号化方法で符号化された信号である。この信号は、データ１を複数の電位Ａ１（−１、−３、１、３）で表現し、データ０を電位Ａ１とは異なる複数の電位Ａ２（−２、２）で表現したものである。但し、この信号は、極性反転するように構成されており、さらに、連続して同じ電位とならないように構成されている。例えば、ビット間隔Ｔ６、…、Ｔ９においてデータ０が続く区間を参照すると、電位が−２、２、−２、２となっている。このような符号を利用することで、同じデータ値が連続して現れても、立ち上がり、立ち下がりの両エッジを検出してクロック成分を再生することが可能になる。
【００８９】
さて、エンコーダ３１２は、上記のような符号を生成するため、加算器ＡＤＤを備えている。図１０に示すように、エンコーダ３１２は、例えば、入力されたシリアル信号をＡＭＩ符号（Ａ）に符号化して加算器ＡＤＤに入力する。さらに、エンコーダ３１２は、ＡＭＩ符号の伝送速度Ｆｂの半分の周波数（２／Ｆｂ）を持つクロック（Ｂ）を生成して加算器ＡＤＤに入力する。但し、クロックの振幅は、ＡＭＩ符号のＮ倍（Ｎ＞１；図１０の例ではＮ＝２）とする。そして、エンコーダ３１２は、加算器ＡＤＤによりＡＭＩ符号とクロックとを加算して符号（Ｃ）を生成する。このとき、ＡＭＩ符号とクロックとは同期され、エッジを揃えて加算される。
【００９０】
再び図９を参照する。エンコーダ３１２により符号化されたシリアル信号は、ＬＶＤＳドライバ１５６、及びドライバ１９４に入力される。ＬＶＤＳドライバ１５６は、入力されたシリアル信号をＬＶＤＳによる差動伝送方式でデシリアライザ１３８に伝送する。一方、ドライバ１９４は、コイル１９２による電磁結合を利用して、入力されたシリアル信号を信号読取装置２００に伝送する。なお、信号読取装置２００に信号を伝送するための構成要素は、実施の態様に応じて適宜省略されてもよい。
【００９１】
一方、シリアライザ１３４に入力されたパラレル信号用クロックは、ＰＬＬ部１５８に入力される。ＰＬＬ部１５８は、パラレル信号用クロックからシリアル信号用クロックを生成し、Ｐ／Ｓ変換部１５２、及びタイミング制御部１６０に入力する。タイミング制御部１６０は、入力されるシリアル信号用クロックに基づいてエンコーダ３１２によるシリアル信号の送信タイミングを制御する。
【００９２】
（デシリアライザ１３８）
図９に示すように、デシリアライザ１３８は、主に、ＬＶＤＳレシーバ１７２と、Ｓ／Ｐ変換部１７６と、タイミング制御部１８２と、クロック検出部３３２と、デコーダ３３４とにより構成される。上記の携帯端末１９０との主な相違点は、ＰＬＬを持たないクロック検出部３３２にある。
【００９３】
図９に示すように、デシリアライザ１３８には、ＬＶＤＳによる差動伝送方式でシリアライザ１３４からシリアル信号が伝送される。このシリアル信号は、ＬＶＤＳレシーバ１７２により受信される。ＬＶＤＳレシーバ１７２により受信されたシリアル信号は、デコーダ３３４、及びクロック検出部３３２に入力される。デコーダ３３４は、入力されたシリアル信号のヘッダを参照してデータの先頭部分を検出し、エンコーダ３１２が用いた符号化方式に従って符号化されたシリアル信号を復号する。
【００９４】
ここで、図１０を参照しながら、デコーダ３３４による復号方法について説明する。上記の通り、シリアル信号は、エンコーダ３１２により、図１０の（Ｃ）に示す形式に符号化されている。そこで、デコーダ３３４は、この信号の振幅がＡ１であるか、Ａ２であるかを判定することで、元のシリアル信号を復号することができる。
【００９５】
データ１に対応する振幅Ａ１（−１、−３、１、３）と、データ０に対応する振幅Ａ２（−２、２）とを判定するためには、図１０の（Ｃ）に示す４つの閾値（Ｌ１、Ｌ２、Ｌ３、Ｌ４）が用いられる。そこで、デコーダ３３４は、入力された信号の振幅と上記の４つの閾値とを比較して振幅がＡ１であるか、或いは、Ａ２であるかを判定し、元のシリアル信号を復号する。この復号処理については後段（図１２〜図１５を参照）において詳述する。
【００９６】
再び図９を参照する。デコーダ３３４により復号されたシリアル信号はＳ／Ｐ変換部１７６に入力される。Ｓ／Ｐ変換部１７６は、入力されたシリアル信号をパラレル信号（Ｐ−ＤＡＴＡ）に変換する。Ｓ／Ｐ変換部１７６で変換されたパラレル信号は、液晶部１０４に出力される。
【００９７】
一方、クロック検出部３３２は、入力された信号からクロック成分を検出する。既に述べた通り、図１０の（Ｃ）に示された符号を用いることで、クロック成分は、振幅と閾値Ｌ０（電位０）とを比較して振幅の極性を判定し、極性反転の周期に基づいてクロック成分を検出することができる。従って、クロック検出部３３２は、信号のクロック成分を検出する際にＰＬＬを用いないで済む。その結果、デシリアライザ１３８の消費電力を低減させることが可能になる。
【００９８】
再び図９を参照する。クロック検出部３３２により検出されたクロックは、デコーダ３３４、及びタイミング制御部１８２に入力される。タイミング制御部１８２は、クロック検出部３３２から入力されたクロックに基づいて受信タイミングを制御する。また、タイミング制御部１８２に入力されたクロック（Ｐ−ＣＬＫ）は液晶部１０４に出力される。
【００９９】
このように、直流成分を含まず（図１１を参照）、極性反転周期からクロック成分を再生することが可能な符号を利用することで、クロックの検出にＰＬＬを用いずに済み、携帯端末の消費電力を大きく低減させることが可能になる。なお、新方式で用いる符号の周波数スペクトラムは、例えば、図１１に示すような形状になる。エンコーダ３１２の加算器ＡＤＤで加算されたクロックの周波数Ｆｂ／２に線スペクトルが現れ、それに加えてＡＭＩ符号のブロードな周波数スペクトラムが現れている。なお、この周波数スペクトラムには、周波数Ｆｂ、２Ｆｂ、３Ｆｂ、…にヌル点が存在する。
【０１００】
さて、この新方式に係る技術は、上記の携帯端末１３０、１９０、２３０、及び信号読取装置２００のような形態に対しても適用可能である。つまり、電力線伝送方式や電磁結合による信号伝送方式を採用した電子機器に対しても適用可能である。こうした電子機器に対して新方式を適用すると、各機器に搭載されたデシリアライザ１３８からＰＬＬを省略できるようになる。
【０１０１】
（復号処理の詳細について）
次に、図１２〜図１５を参照しながら、新方式における復号処理の詳細について説明する。図１２は、クロック検出部３３２の回路構成例を示す説明図である。図１３は、デコーダ３３４の回路構成例を示す説明図である。図１４は、データ判定用の判定テーブルの構成例を示す説明図である。図１５は、新方式を適用した場合の受信信号波形（図中には、アイパターンが示されている。）を示す説明図である。
【０１０２】
（クロック検出部３３２の回路構成例）
まず、図１２を参照する。図１２に示すように、クロック検出部３３２の機能は、コンパレータ３５２により実現される。
【０１０３】
コンパレータ３５２には、新方式で符号化された信号の振幅値が入力データとして入力される。入力データが入力されると、コンパレータ３５２は、入力された振幅値と所定の閾値とを比較する。例えば、コンパレータ３５２は、入力データが所定の閾値よりも大きい値であるか否かを判定する。このコンパレータ３５２は、新方式の符号（図１０の（Ｃ）を参照）からクロックを抽出するためのものである。そのため、所定の閾値としては閾値Ｌ０を用いる。
【０１０４】
例えば、入力データが所定の閾値よりも大きい値である場合、コンパレータ３５２は、入力データが所定の閾値よりも大きい値であることを示す判定値（例えば、１）を出力する。一方、入力データが所定の閾値よりも小さい値である場合、コンパレータ３５２は、入力データが所定の閾値よりも大きい値でなかったことを示す判定値（例えば、０）を出力する。コンパレータ３５２の出力結果は、クロックとしてデコーダ３３４及びタイミング制御部１８２に入力される。
【０１０５】
（デコーダ３３４の回路構成例）
次に、図１３を参照する。図１３に示すように、デコーダ３３４の機能は、複数のコンパレータ３５４、３５６、３５８、３６０、及びデータ判定部３６２により実現される。また、データ判定部３６２には、記憶部３６４が設けられている。記憶部３６４には、図１４に示すデータ判定用の判定テーブルが格納されている。
【０１０６】
複数のコンパレータ３５４、３５６、３５８、３６０には、互いに異なる閾値が設定されている。例えば、コンパレータ３５４には閾値Ｌ１が、コンパレータ３５６には閾値Ｌ２が、コンパレータ３５８には閾値Ｌ３が、コンパレータ３６０には閾値Ｌ４が設定されている。但し、図１０の（Ｃ）に示したように、閾値Ｌ１、Ｌ２、Ｌ３、Ｌ４は、Ｌ１＞Ｌ２＞Ｌ３＞Ｌ４の関係を満たすものである。
【０１０７】
まず、複数のコンパレータ３５４、３５６、３５８、３６０には、新方式で符号化された信号の振幅値が入力データとして入力される。このとき、複数のコンパレータ３５４、３５６、３５８、３６０には、同じ入力データが並行して入力される。
【０１０８】
入力データが入力されると、コンパレータ３５４は、入力データと閾値Ｌ１とを比較し、入力データが閾値Ｌ１よりも大きい値であるか否かを判定する。入力データが閾値Ｌ１よりも大きい値である場合、コンパレータ３５４は、入力データが閾値Ｌ１よりも大きい値であることを示す判定値（例えば、１）を出力する。一方、入力データが閾値Ｌ１よりも大きい値でない場合、コンパレータ３５４は、入力データが閾値Ｌ１よりも大きい値でないことを示す判定値（例えば、０）を出力する。
【０１０９】
同様に、コンパレータ３５６は、入力データと閾値Ｌ２とを比較し、入力データが閾値Ｌ２よりも大きい値であるか否かを判定する。また、コンパレータ３５８は、入力データと閾値Ｌ３とを比較し、入力データが閾値Ｌ３よりも大きい値であるか否かを判定する。さらに、コンパレータ３６０は、入力データと閾値Ｌ４とを比較し、入力データが閾値Ｌ４よりも大きい値であるか否かを判定する。複数のコンパレータ３５４、３５６、３５８、３６０から出力された判定値は、データ判定部３６２に入力される。
【０１１０】
データ判定部３６２は、複数のコンパレータ３５４、３５６、３５８、３６０から出力された判定値に基づいて入力データが示すビット値を判定する。このとき、データ判定部３６２は、記憶部３６４に格納されたデータ判定用の判定テーブル（図１４を参照）を参照し、この判定テーブルに基づいて入力データが示すビット値を判定する。
【０１１１】
データ判定用の判定テーブルとしては、例えば、図１４に示すようなものが用いられる。図１４に例示するように、この判定テーブルにおいては、複数のコンパレータ３５４、３５６、３５８、３６０から出力された値の各組み合わせに対してビット値（０又は１）が対応付けられている。
【０１１２】
例えば、コンパレータ３５４の出力値が１の場合について考えてみる。この場合、入力データが閾値Ｌ１よりも大きい値である。上記の通り、閾値には、Ｌ１＞Ｌ２＞Ｌ３＞Ｌ４の関係が規定されている。この関係から、コンパレータ３５６、３５８、３６０の出力値も１になるはずである。図１０の（Ｃ）を参照すると、閾値Ｌ１よりも大きい値をもつ振幅に対応するビット値は１である。そのため、判定テーブルには、コンパレータ３５４、３５６、３５８、３６０の出力値が全て１の組み合わせとビット値１とが対応付けて記載されている。
【０１１３】
他の条件についても考えてみる。ここでは、説明の都合上、コンパレータ３５４、３５６、３５８、３６０の出力値をそれぞれｄ１、ｄ２、ｄ３、ｄ４と表現し、その組み合わせを（ｄ１，ｄ２，ｄ３，ｄ４）と表記する。例えば、（ｄ１，ｄ２，ｄ３，ｄ４）＝（０，１，１，１）の組み合わせは、入力データｄがＬ１＞ｄ＞Ｌ２であることを意味している。図１０の（Ｃ）を参照すると、入力データｄがＬ１＞ｄ＞Ｌ２の場合、ビット値は０である。
【０１１４】
同様に、（ｄ１、ｄ２、ｄ３、ｄ４）＝（０，０，１，１）の組み合わせは、入力データｄがＬ２＞ｄ＞Ｌ３であることを意味している。図１０の（Ｃ）を参照すると、入力データｄがＬ２＞ｄ＞Ｌ３の場合、ビット値は１である。また、（ｄ１、ｄ２、ｄ３、ｄ４）＝（０，０，０，１）の組み合わせは、入力データｄがＬ３＞ｄ＞Ｌ４であることを意味している。図１０の（Ｃ）を参照すると、入力データｄがＬ３＞ｄ＞Ｌ４の場合、ビット値は０である。さらに、（ｄ１、ｄ２、ｄ３、ｄ４）＝（０，０，０，０）の組み合わせは、入力データｄがＬ４＞ｄであることを意味している。図１０の（Ｃ）を参照すると、入力データｄがＬ４＞ｄの場合、ビット値は１である。
【０１１５】
このように、コンパレータ３５４、３５６、３５８、３６０から各々出力された出力値の組み合わせとビット値とを対応付けることが可能であり、そのような組み合わせとビット値との対応関係をテーブル形式に纏めたものが図１４に例示した判定テーブルである。データ判定部３６２は、このような判定テーブルを参照し、複数のコンパレータ３５４、３５６、３５８、３６０から出力された出力値の組み合わせに基づいてビット値を判定する。データ判定部３６２により判定されたビット値は、Ｓ／Ｐ変換部１７６に入力される。
【０１１６】
（課題の整理２）
このように、図１０の（Ｃ）に例示した新方式の符号を復号するには、クロック検出部３３２を構成する１つのコンパレータ３５２と、デコーダ３３４を構成する４つのコンパレータ３５４、３５６、３５８、３６０とが必要になる。上記の通り、新方式の符号は、直流成分を含まず、ＰＬＬ回路を用いずにクロックを再生することが可能である点で非常に優れている。しかしながら、２つのビット値を判定するのに、合計で５つものコンパレータが必要になってしまう。その結果、回路規模が大きくなったり、消費電力が大きくなったりしてしまう。
【０１１７】
さらに、振幅方向に５つもの閾値を設けてデータの判定処理を行うことになるため、信号振幅の最大幅（振幅レンジ）が決まっているような場合において、図１５に示すように、個々の閾値の間隔が狭くなってしまう。その結果、閾値の設定精度、及びビット値の判定精度に高いレベルが要求されることになる。
【０１１８】
近年、半導体プロセスの微細化が進み、動作電圧が低くなってきている。それに伴い、信号の振幅レンジが小さくなってきている。また、振幅方向に複数のビット値を持たせた符号を利用するには、信号振幅の最大値及び最小値が上記のような動作電圧の範囲に収まっている必要がある。こうした状況下にあって、振幅方向に５つもの閾値を設けてデータの判定処理を行うには、非常に高い設定精度で閾値を設定する必要があり、あまり現実的ではない。
【０１１９】
こうした技術的課題に鑑み、後述する実施形態の目的は、新方式に係る符号を復号する際に用いるコンパレータの数（閾値の数）を低減させることで、回路規模を低減させると共に、閾値の設定精度の緩和を実現することにある。さらに、後述する実施形態においては、閾値設定の無調整化を図ることを更なる目的としている。また、以下で説明する実施形態は、当然に、上記の（課題の整理１）において述べた課題についても解決するものである。以下、このような目的を達成することが可能な実施形態について説明する。
【０１２０】
＜実施形態＞
本発明の一実施形態について説明する。本実施形態は、上記の携帯端末３００が有するデコーダ３３４の構成を改良し、判定すべき振幅値の数を低減させる技術に関する。特に、本実施形態においては、ビット値の判定に用いる閾値を事前に調整せずに済むように改良されたデコーダ３３４（以下、デコーダ３３４’）が提案される。
【０１２１】
［機能構成］
まず、図１６を参照しながら、本実施形態に係るデコーダ３３４’の機能構成について説明する。図１６は、本実施形態に係るデコーダ３３４’の機能構成例を示す説明図である。なお、図９に示すように、デコーダ３３４’には、ＬＶＤＳレシーバ１７２から図１０の（Ｃ）に示す新方式の符号（Ｃ）が入力され、クロック検出部３３２からクロック信号が入力される。
【０１２２】
図１６に示すように、デコーダ３３４’は、絶対値回路４０２、４０８と、コンデンサ４０４と、ローパスフィルタ４０６と、平均値回路４１０と、判定回路４１２とを有する。また、図１６には、絶対値回路４０２の前段における信号波形（Ｅ１）、コンデンサ４０４の前段における信号波形（Ｅ２）、絶対値回路４０８の前段における信号波形（Ｅ３）、判定回路４１２の前段における信号波形（Ｅ４）が描画されている。
【０１２３】
まず、ＬＶＤＳレシーバ１７２から入力された信号は、絶対値回路４０２に入力される。絶対値回路４０２の前段における信号波形は、（Ｅ１）に示すようなアイパターンになる。アイパターン（Ｅ１）は、６つの振幅（ｅ１１、ｅ１２、ｅ１３、ｅ１４、ｅ１５、ｅ１６）を有する。図１０に示した符号（Ｃ）の形成過程から分かるように、振幅ｅ１１、ｅ１３、ｅ１４、ｅ１６は、全てビット値「１」と判定されるべきものである。一方、振幅ｅ１２、ｅ１５は、ビット値「０」と判定されるべきものである。
【０１２４】
つまり、アイパターン（Ｅ１）の段階では、ビット値「１」を表現するのに、４つの振幅（ｅ１１、ｅ１３、ｅ１４、ｅ１６）が用いられている。また、ビット値「０」を表現するのに、２つの振幅（ｅ１２、ｅ１５）が用いられている。この状態で各ビット値を判定するには、図１５に示したように、４つの閾値（ビット判定用閾値）が必要になる。そのため、閾値の間隔が狭くなり、閾値を設定する際に高い設定精度が要求されてしまう。また、データ判定処理を行うためには、図１３に示すように、４つのコンパレータ３５４、３５６、３５８、３６０が必要になる。
【０１２５】
しかし、振幅（ｅ１１、ｅ１４）、振幅（ｅ１２、ｅ１５）、振幅（ｅ１３、ｅ１６）は、互いに極性が反転したものである。また、各振幅のペアは、同じビット値を表すものである。こうした特徴を考慮すると、判定すべき振幅の数を低減させることができる。本実施形態においては、まず、絶対値回路４０２により振幅に絶対値化が施される。絶対値回路４０２により絶対値化が施された信号のアイパターンは（Ｅ２）のようになる。絶対値回路４０２により絶対値化が施されたことで、負の極性を持っていた振幅ｅ１４、ｅ１５、ｅ１６がグランドｅ１０を挟んで正の領域に折り返されている。
【０１２６】
つまり、絶対値回路４０２により、振幅ｅ１４が振幅ｅ２１（＝ｅ１１）に、振幅ｅ１５が振幅ｅ２２（＝ｅ１２）に、振幅ｅ１６が振幅ｅ２３（＝ｅ１３）に変換され、全て正の極性に変換される。その結果、判定すべき振幅の数が６つから３つに半減されている。この段階でも、２つの閾値（Ｌ１、Ｌ２）を用いて各ビット値を判定することができる。しかし、アイパターン（Ｅ２）からも分かるように、閾値の間隔が依然として狭い。そのため、閾値の数は半減されているが、その設定に高い精度が求められる。
【０１２７】
そこで、アイパターン（Ｅ２）の信号は、コンデンサ４０４に通されて直流成分がカットされ、さらに、ローパスフィルタ４０６に通されて高周波成分がカットされる。但し、ローパスフィルタ４０６のカットオフ周波数Ｆｃは、Ｆｂ／４＜Ｆｃ＜Ｆｂ／２に設定される。ローパスフィルタ４０６を通過した信号のアイパターンは（Ｅ３）のようになる。アイパターン（Ｅ３）は３つのレベル（ｅ３０、ｅ３１、ｅ３２）を有する。３つのレベルｅ３１、ｅ３２、ｅ３３は、それぞれアイパターン（Ｅ２）の振幅ｅ２１、ｅ２２、ｅ２３に対応する。
【０１２８】
従って、レベルｅ３１、ｅ３３がビット値「１」を表し、レベルｅ３２がビット値「０」を表す。この段階でビット値を判定してもよい。例えば、図１６に示すように、閾値Ｌ１’、Ｌ２’を設定し、これらの閾値と３つのレベルとを比較することで、ビット値を判定することができる。しかしながら、依然として１つのビット値「１」を表現するのに２つのレベルが用いられている。また、２つの閾値Ｌ１’、Ｌ２’を設定する必要がある。しかし、アイパターン（Ｅ３）は、グランドレベルｅ３２を中心として対称的な形状を有している。そこで、もう一度絶対値化することを考える。
【０１２９】
アイパターン（Ｅ３）の信号は、絶対値回路４０８により絶対値化される。絶対値回路４０８により絶対値化された信号のアイパターンは（Ｅ４）のようになる。絶対値回路４０８を通すことにより、グランドレベルｅ３２より低いアイパターン（Ｅ３）の信号は、グランドレベルｅ３２を中心に正の方向に折り返されている。そのため、３つ存在したレベルが２つに低減されている。アイパターン（Ｅ４）のレベルｅ４１は、アイパターン（Ｅ３）のレベルｅ３１、ｅ３３に対応する。また、アイパターン（Ｅ４）のレベルｅ４２は、アイパターン（Ｅ３）のグランドレベルｅ３２に対応する。
【０１３０】
従って、レベルｅ４１がビット値「１」を表し、レベルｅ４２がビット値「０」を表す。アイパターン（Ｅ４）の信号は、平均値回路４１０、及び判定回路４１２に入力される。平均値回路４１０では、アイパターン（Ｅ４）が示す２つのレベルｅ４１、ｅ４２の値を平均し、平均レベルＬａｖを算出する。平均値回路４１０により算出された平均レベルＬａｖは、判定回路４１２に入力される。このように、信号レベルの平均処理により、閾値Ｌａｖが算出されるため、閾値の無調整化が実現される。
【０１３１】
判定回路４１２は、平均値回路４１０から入力された平均レベルＬａｖを用いてビット値を判定する。判定回路４１２は、入力信号のレベルが平均レベルＬａｖよりも大きい場合にビット値「１」を出力し、平均レベルＬａｖよりも小さい場合にビット値「０」を出力する。さらに、判定回路４１２は、上記の判定処理により得られたビット値をクロック検出部３３２から入力されたクロック信号に同期させて復号データとして出力する。
【０１３２】
［絶対値回路４０２、４０８の回路構成例］
ここで、図１７を参照しながら、上記の絶対値回路４０２の回路構成について具体例を挙げて説明する。図１７は、絶対値回路４０２の具体的な回路構成例（ダブルバランスドミキサを用いた場合）を示す説明図である。但し、本実施形態に係る絶対値回路４０２の回路構成はこれに限定されるものではない。また、絶対値回路４０８の機能も、図１７と同じ回路構成により実現することができる。
【０１３３】
図１７に示すように、絶対値回路４０２、４０８は、ＲＦポート４３２と、トランス４３４、４４６と、ＩＦポート４３６と、ダイオード４３８、４４０、４４２、４４４と、ＬＯポート４４８とにより構成される。
【０１３４】
ＲＦポート４３２には、アイパターン（Ｅ１）の信号が入力される。また、ＩＦポート４３６には、クロック検出部３３２により検出されたクロック信号がアイパターン（Ｅ１）の信号に同期して入力される。但し、ＩＦポート４３６に入力されるクロック信号は、ダイオード４３８、４４０、４４２、４４４をオンにするレベルで入力される。
【０１３５】
ＩＦポート４３６に入力されたクロック信号がプラス方向に振れ、ダイオード４３８、４４０、４４２、４４４をオンにする電圧に達した場合、ダイオード４３８、４４４がオンになり、ダイオード４４０、４４２がオフになる。そのため、ＲＦポート４３２に入力された信号は、トランス４３４、４４６、ダイオード４３８、４４０、４４２、４４４による減衰を受けつつも、同位相のままＬＯポート４４８に出力される。
【０１３６】
逆に、ＩＦポート４３６に入力されたクロック信号がマイナス方向に振れ、その絶対値がダイオード４３８、４４０、４４２、４４４をオンにする電圧に達した場合、ダイオード４４０、４４２がオンになり、ダイオード４３８、４４４がオフになる。そのため、ＲＦポート４３２に入力された信号は、トランス４３４、４４６、ダイオード４３８、４４０、４４２、４４４による減衰を受けつつも、逆位相でＬＯポート４４８に出力される。
【０１３７】
このように、ＲＦポート４３２に入力された信号の振幅がマイナスのとき、ＩＦポート４３６から入力されるクロック信号の電圧がマイナスであれば、位相が反転されるため、絶対値回路が成立する。但し、図１７の例ではＬＯポート４４８が接地されているため、ＬＯポート４４８から出力される信号は、直流成分がカットされた形状になる。従って、グランドレベルが平均レベルの位置になる。
【０１３８】
以上説明したように、絶対値回路４０２（及び絶対値回路４０８）は、ダブルバランスドミキサを用いて実現することができる。なお、ダブルバランスドミキサは乗算器であり、上記の回路は、入力信号とクロック信号とを同期して乗算していることと等価である。つまり、上記の絶対値回路４０２、４０８は、入力信号とクロック信号とを同期して乗算する回路構成により実現することができる。例えば、ギルバートセルを用いた乗算器を用いて入力信号とクロック信号とを乗算する回路構成により絶対値回路４０２、４０８の機能を実現することができる。ところで、上記の例では、３ポートの絶対値回路を用いたが、２ポートのオペアンプやダイオードを用いて絶対値回路４０２、４０８の機能を実現することも可能である。このような変形についても、本実施形態の技術的範囲に含まれる。
【０１３９】
［平均値回路４１０の回路構成例］
次に、図１８を参照しながら、上記の平均値回路４１０の回路構成例について簡単に説明する。図１８は、上記の平均値回路４１０の回路構成の一例を示す説明図である。図１８には、抵抗４５２（Ｒ）と、コンデンサ４５４（Ｃ）とにより構成される平均値回路が示されている。入力端子からアイパターン（Ｅ４）の信号が入力されると、抵抗４５２とコンデンサ４５４とにより、２つのレベルｅ４１、ｅ４２が平均化されて出力端子から電圧Ｖｍが出力される。つまり、平均値回路４１０は、電圧Ｖｍを平均レベルＬａｖとして出力する。上記の通り、この平均レベルＬａｖは、判定回路４１２により閾値として用いられる。このような平均値回路４１０を設けることにより閾値の無調整化が実現される。
【０１４０】
［周波数スペクトラムの推移について］
ここで、図１９を参照しながら、図１６に示したアイパターン（Ｅ１）〜（Ｅ４）に対応する周波数スペクトラムについて簡単に説明する。図１９は、図１６に示したアイパターン（Ｅ１）〜（Ｅ４）の周波数スペクトラムを示す説明図である。但し、図１９の周波数スペクトラムは、その特徴を模式的に描画したものである。
【０１４１】
まず、アイパターン（Ｅ１）に対応する周波数スペクトラムを参照すると、この周波数スペクトラムには、直流成分が含まれていないことが分かる。また、周波数Ｆｂ／２の位置にクロック信号の周波数スペクトラムに相当する線スペクトラムが存在する。これらの特徴については、図１１を参照しながら既に説明した通りである。
【０１４２】
次に、アイパターン（Ｅ２）に対応する周波数スペクトラムを参照する。アイパターン（Ｅ２）の信号は、アイパターン（Ｅ１）の信号に絶対値化を施したものである。そのため、アイパターン（Ｅ２）に対応する周波数スペクトラムには、直流成分が発生するものの、帯域が半分に圧縮される。また、絶対値化されたことにより、アイパターン（Ｅ２）には、２倍の周波数成分であるＦｂの位置に線スペクトラムが発生する。
【０１４３】
次に、アイパターン（Ｅ３）に対応する周波数スペクトラムを参照する。アイパターン（Ｅ３）の信号は、アイパターン（Ｅ２）の信号をコンデンサ４０４、ローパスフィルタ４０６に通して得られる信号である。つまり、アイパターン（Ｅ２）の信号から直流成分が除去され、さらに、高周波成分が除去されたものである。そのため、アイパターン（Ｅ３）に対応する周波数スペクトラムは、周波数Ｆｂ／２、Ｆｂの位置に線スペクトラムが存在せず、高域成分が減衰されたものとなる。
【０１４４】
次に、アイパターン（Ｅ４）に対応する周波数スペクトラムを参照する。アイパターン（Ｅ４）の信号は、アイパターン（Ｅ３）の信号に絶対値化を施したものである。絶対値化を施すことでアイパターン（Ｅ４）に対応する信号はＮＲＺになる。そのため、アイパターン（Ｅ４）に対応する周波数スペクトラムは、ＮＲＺの周波数スペクトラムになる。また、アイパターン（Ｅ４）に対応する周波数スペクトラムの帯域は２倍になる。
【０１４５】
以上、本実施形態に係るデコーダ３３４’の機能構成例、信号処理方法、デコーダ３３４’に含まれる絶対値回路４０２、４０８及び平均値回路４１０の回路構成例、周波数スペクトラムの推移について説明した。上記の通り、図１０の（Ｃ）に示した新方式の符号を用いて信号が伝送されるため、直流電源等に重畳して１本の同軸ケーブルにより信号を伝送することができる。また、デシリアライザ１３８の側においてＰＬＬを設けずに済む。さらに、新方式で符号化された信号を復号する際、閾値設定の無調整化を実現することができる。
【０１４６】
［まとめ］
最後に、本実施形態の携帯端末が有する機能構成と、当該機能構成により得られる作用効果について簡単に纏める。当該携帯端末は、操作部１０８に相当する第１の情報処理モジュールと、表示部１０２に相当する第２の情報処理モジュールとを有する。
【０１４７】
第１の情報処理モジュールは、互いに異なる第１及び第２のビット値を含む入力データに対し、前記第１のビット値を複数の第１の振幅値で表現し、前記第２のビット値を前記第１の振幅値とは異なる第２の振幅値で表現し、連続して同じ振幅値をとらず、かつ、一周期毎に振幅値の極性が反転するように符号化された信号を送信する機能を有する。
【０１４８】
第２の情報処理モジュールは、信号受信部と、絶対値化部と、入力データ復号部とを有する。信号受信部は、第１の情報処理モジュールから、互いに異なる第１及び第２のビット値を含む入力データに対し、前記第１のビット値を複数の第１の振幅値で表現し、前記第２のビット値を前記第１の振幅値とは異なる第２の振幅値で表現し、連続して同じ振幅値をとらず、かつ、一周期毎に振幅値の極性が反転するように符号化された信号を受信するものである。また、絶対値化部は、前記信号受信部により受信された信号の振幅値を絶対値化するものである。さらに、入力データ復号部は、前記絶対値化部により絶対値化された信号の振幅値に基づいて前記第１及び第２のビット値を判定して前記入力データを復号するものである。
【０１４９】
なお、上記のＬＶＤＳレシーバ１７２は、信号受信部の一例である。また、デコーダ３３４’は、絶対値化部、及び入力データ復号部の一例である。
【０１５０】
上記の通り、信号受信部により受信される信号は、各ビット値を複数の振幅値で表現するように符号化されたものである。そのため、各ビット値を判定するには、複数の閾値を用いて各振幅値を判定する必要がある。しかし、上記の第２の情報処理モジュールは、絶対値化部により、受信した信号の振幅を絶対値化することができる。元々、同じ振幅の大きさで正負が異なる振幅値に同じビット値が割り当てられているため、その振幅値を絶対値化して判定したとしても、判定結果が同じビット値になる。しかも、絶対値化により、正の振幅値のみになるため、各ビット値を表す振幅値の数が半減する。その結果、各ビット値の判定に用いる閾値の数を低減させることが可能になり、ビット値の判定処理に用いるコンパレータの数を低減させることができる。このような作用により、消費電力の低減、回路規模の縮小といった効果が得られる。
【０１５１】
また、前記絶対値化部は、第１及び第２の絶対値回路と、直流抑制回路と、低域通過フィルタとを含むように構成されていてもよい。但し、第１絶対値回路は、前記信号受信部により受信された信号の振幅値を絶対値化するものである。また、直流抑制回路は、前記第１絶対値回路から出力された信号の直流成分を抑制するものである。そして、低域通過フィルタは、前記直流抑制回路から出力された信号の高周波成分を抑制するものである。さらに、第２絶対値回路は、前記低域通過フィルタから出力された信号の振幅値を絶対値化するものである。このように構成することで、受信した信号が２値化され、１つの閾値を用いてビット値を判定することができるようになる。
【０１５２】
なお、上記の絶対値回路４０２は、第１絶対値回路の一例である。また、上記のコンデンサ４０４は、直流抑制回路の一例である。そして、上記のローパスフィルタ４０６は、低域通過フィルタの一例である。さらに、上記の絶対値回路４０８は、第２絶対値回路の一例である。
【０１５３】
また、第２の情報処理モジュールは、前記第２絶対値回路から出力された信号の２つの振幅値を平均して平均振幅値を算出する平均値算出部をさらに備えていてもよい。この場合、前記入力データ復号部は、前記第２絶対値回路から出力された信号の振幅値と、前記平均値算出部により算出された平均振幅値とを比較して前記第１及び第２のビット値を判定する。なお、上記の平均値回路４１０は、平均値算出部の一例である。
【０１５４】
上記のように、第２絶対値回路から出力される信号は、既に２値化されている。そのため、２つの振幅値の平均は、その信号振幅の中央値となる。そこで、この中央値を閾値に設定し、その閾値と振幅値とを比較することにより、ビット値を判定することができる。このような構成にすることで、閾値を予め設定せずとも平均値算出部により自動的に閾値が設定されるため、閾値の無調整化が実現される。
【０１５５】
また、第２の情報処理モジュールは、前記信号受信部により受信された信号の極性反転を検出してクロック信号を抽出するクロック信号抽出部をさらに備えていてもよい。この場合、前記第１絶対値回路は、前記信号受信部により受信された信号と前記クロック信号抽出部により抽出されたクロック信号とを同期させて当該信号の振幅値と当該クロック信号の振幅値とを乗算することで当該信号の振幅値を絶対値化する。また、前記第２絶対値回路は、前記低域通過フィルタから出力された信号と前記クロック信号抽出部により抽出されたクロック信号とを同期させて当該信号の振幅値と当該クロック信号の振幅値とを乗算することで当該信号の振幅値を絶対値化する。なお、上記のクロック検出部３３２は、クロック信号抽出部の一例である。
【０１５６】
既に説明した通り、入力信号の絶対値化は、入力信号とクロック信号との乗算により実現することができる。但し、入力信号とクロック信号とが同期している必要がある。両信号が同期していれば、入力信号が負の場合にクロック信号が負になるため、両信号を乗算することで極性が常に正になる。つまり、絶対値化が実現される。但し、本実施形態においては、受信した信号から抽出されたクロック信号を用いて、このような絶対値化が実現されている。従って、絶対値化の処理を付加した場合においても、第２の情報処理モジュールにＰＬＬを設けずに済む。
【０１５７】
また、前記第１及び第２の絶対値回路は、前記クロック信号抽出部により抽出されたクロック信号を用いて入力信号を絶対値化するダブルバランスドミキサにより構成されていてもよい。上記の通り、入力信号とクロック信号とを乗算することで入力信号の絶対値化を実現することができる。また、上記のように、クロック信号に同期して入力信号の位相が反転するように構成されたダブルバランスドミキサを用いても同様に、入力信号の絶対値化を実現することができる。
【０１５８】
［携帯端末のハードウェア構成例］
上記携帯端末が有する構成要素の一部機能は、例えば、図９９に示すハードウェア構成を有する情報処理装置により、上記の機能を実現するためのコンピュータプログラムを用いて実現することが可能である。図９９は、上記携帯端末の構成要素が有する一部機能を実現することが可能な情報処理装置のハードウェア構成を示す説明図である。
【０１５９】
なお、この情報処理装置の形態は任意であり、例えば、パーソナルコンピュータ、携帯電話、ＰＨＳ（Ｐｅｒｓｏｎａｌ  Ｈａｎｄｙ−ｐｈｏｎｅ  Ｓｙｓｔｅｍ）、ＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔ）等の携帯情報端末、ゲーム機、又は各種の情報家電等が含まれる。
【０１６０】
図９９に示すように、前記の情報処理装置は、主に、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）９０２と、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）９０４と、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）９０６と、ホストバス９０８と、ブリッジ９１０と、外部バス９１２と、インターフェース９１４と、入力部９１６と、出力部９１８と、記憶部９２０と、ドライブ９２２と、接続ポート９２４と、通信部９２６とにより構成される。
【０１６１】
ＣＰＵ９０２は、例えば、演算処理装置又は制御装置として機能し、ＲＯＭ９０４、ＲＡＭ９０６、記憶部９２０、又はリムーバブル記録媒体９２８に記録された各種プログラムに基づいて各構成要素の動作全般又はその一部を制御する。ＲＯＭ９０４は、例えば、ＣＰＵ９０２に読み込まれるプログラムや演算に用いるデータ等を格納する。ＲＡＭ９０６は、例えば、ＣＰＵ９０２に読み込まれるプログラムや、そのプログラムを実行する際に適宜変化する各種パラメータ等を一時的又は永続的に格納する。これらの構成要素は、例えば、高速なデータ伝送が可能なホストバス９０８によって相互に接続されている。また、ホストバス９０８は、例えば、ブリッジ９１０を介して比較的データ伝送速度が低速な外部バス９１２に接続されている。
【０１６２】
入力部９１６は、例えば、マウス、キーボード、タッチパネル、ボタン、スイッチ、及びレバー等の操作手段である。また、入力部９１６は、赤外線やその他の電波を利用して制御信号を送信することが可能なリモートコントロール手段（所謂、リモコン）であってもよい。なお、入力部９１６は、上記の操作手段を用いて入力された情報を入力信号としてＣＰＵ９０２に伝送するための入力制御回路等により構成されている。
【０１６３】
出力部９１８は、例えば、ＣＲＴ（Ｃａｔｈｏｄｅ  Ｒａｙ  Ｔｕｂｅ）、ＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）、ＰＤＰ（Ｐｌａｓｍａ  ＤｉｓｐｌａｙＰａｎｅｌ）、又はＥＬＤ（Ｅｌｅｃｔｒｏ−Ｌｕｍｉｎｅｓｃｅｎｃｅ  Ｄｉｓｐｌａｙ）等のディスプレイ装置、スピーカ、ヘッドホン等のオーディオ出力装置、プリンタ、携帯電話、又はファクシミリ等、取得した情報を利用者に対して視覚的又は聴覚的に通知することが可能な装置である。
【０１６４】
記憶部９２０は、各種のデータを格納するための装置であり、例えば、ハードディスクドライブ（ＨＤＤ；Ｈａｒｄ  Ｄｉｓｋ  Ｄｒｉｖｅ）等の磁気記憶デバイス、半導体記憶デバイス、光記憶デバイス、又は光磁気記憶デバイス等により構成される。
【０１６５】
ドライブ９２２は、例えば、磁気ディスク、光ディスク、光磁気ディスク、又は半導体メモリ等のリムーバブル記録媒体９２８に記録された情報を読み出し、又はリムーバブル記録媒体９２８に情報を書き込む装置である。リムーバブル記録媒体９２８は、例えば、ＤＶＤメディア、Ｂｌｕ−ｒａｙメディア、ＨＤ−ＤＶＤメディア、コンパクトフラッシュ（登録商標）（ＣＦ；ＣｏｍｐａｃｔＦｌａｓｈ）、メモリースティック、又はＳＤメモリカード（Ｓｅｃｕｒｅ  Ｄｉｇｉｔａｌ  ｍｅｍｏｒｙ  ｃａｒｄ）等である。もちろん、リムーバブル記録媒体９２８は、例えば、非接触型ＩＣチップを搭載したＩＣカード（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ  Ｃａｒｄ）又は電子機器であってもよい。
【０１６６】
接続ポート９２４は、例えば、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）ポート、ＩＥＥＥ１３９４ポート、ＳＣＳＩ（Ｓｍａｌｌ  Ｃｏｍｐｕｔｅｒ  Ｓｙｓｔｅｍ  Ｉｎｔｅｒｆａｃｅ）、ＲＳ−１５２Ｃポート、又は光オーディオ端子等のような外部接続機器９３０を接続するためのポートである。外部接続機器９３０は、例えば、プリンタ、携帯音楽プレーヤ、デジタルカメラ、デジタルビデオカメラ、又はＩＣレコーダ等である。
【０１６７】
通信部９２６は、ネットワーク９３２に接続するための通信デバイスであり、例えば、有線又は無線ＬＡＮ（Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）、Ｂｌｕｅｔｏｏｔｈ（登録商標）、又はＷＵＳＢ（Ｗｉｒｅｌｅｓｓ  ＵＳＢ）用の通信カード、光通信用のルータ、ＡＤＳＬ（Ａｓｙｍｍｅｔｒｉｃ  Ｄｉｇｉｔａｌ  Ｓｕｂｓｃｒｉｂｅｒ  Ｌｉｎｅ）用のルータ、又は各種通信用のモデム等である。また、通信部９２６に接続されるネットワーク９３２は、有線又は無線により接続されたネットワークにより構成され、例えば、インターネット、家庭内ＬＡＮ、赤外線通信、可視光通信、放送、又は衛星通信等である。なお、インターフェース９１４にはＡＤ変換器及びＤＡ変換器が接続され、ＡＤ変換器によりＡＤ変換されたデジタル信号が入力されたり、或いは、出力信号がＤＡ変換器によりアナログ信号に変換されたりする。
【０１６８】
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【０１６９】
例えば、上記の実施形態においては、加算器ＡＤＤに入力される符号として、ＡＭＩ符号を例に挙げて説明したが、本発明の技術はこれに限定されない。既に述べたように、各種のバイポーラ符号やパーシャル・レスポンス方式の符号ＰＲ（１，−１）、ＰＲ（１，０，−１）、ＰＲ（１，０，…，０，−１）等が利用される。このように、極性反転を利用した符号形式が好適に用いられる。こうした符号はビットシフト等により生成することもできる。このように、符号の生成方法に関しては、いくつかの変形例が想定されうる。
【図面の簡単な説明】
【０１７０】
【図１】携帯端末の一構成例を示す説明図である。
【図２】携帯端末の一構成例を示す説明図である。
【図３】シリアル伝送に係る携帯端末の機能構成例を示す説明図である。
【図４Ａ】携帯端末の一構成例を示す説明図である。
【図４Ｂ】携帯端末と信号読取装置との接触状態を示す説明図である。
【図５】シリアル伝送に係る携帯端末の機能構成例を示す説明図である。
【図６】シリアル伝送に係る信号読取装置の機能構成例を示す説明図である。
【図７Ａ】シリアル伝送に係る携帯端末の機能構成例を示す説明図である。
【図７Ｂ】マンチェスター符号の周波数スペクトラムの一例を示す説明図である。
【図８】ＡＭＩ符号の信号波形の一例を示す説明図である。
【図９】新方式に係る携帯端末の機能構成例を示す説明図である。
【図１０】新方式に係る信号生成方法を示す説明図である。
【図１１】新方式に係る信号の周波数スペクトラムの一例を示す説明図である。
【図１２】クロック検出部の回路構成例を示す説明図である。
【図１３】デコーダの回路構成例を示す説明図である。
【図１４】データ判定用判定テーブルの構成例を示す説明図である。
【図１５】受信信号波形とデータ判定用閾値との関係を示す説明図である。
【図１６】本発明の一実施形態に係るデコーダの機能構成例を示す説明図である。
【図１７】同実施形態に係る絶対値回路の構成例を示す説明図である。
【図１８】同実施形態に係る平均値回路の構成例を示す説明図である。
【図１９】同実施形態に係る復号処理の過程で得られるスペクトルの推移を示す説明図である。
【図２０】携帯端末等の情報処理装置のハードウェア構成例を示す説明図である。
【符号の説明】
【０１７１】
１００、１３０、１９０、２３０、３００    携帯端末
１０２    表示部
１０４    液晶部
１０６    接続部
１０８    操作部
１１０    ベースバンドプロセッサ
１１２、１３２、１４０    パラレル信号線路
１３４    シリアライザ
１３６    シリアル信号線路
１３８    デシリアライザ
１５２    Ｐ／Ｓ変換部
１５４、３１２    エンコーダ
１５６    ＬＶＤＳドライバ
１５８、１８０、２２２    ＰＬＬ部
１６０    タイミング制御部
１７２    ＬＶＤＳレシーバ
１７４、２１６、３３４    デコーダ
１７６、２１８    Ｓ／Ｐ変換部
１７８、２２２    クロック再生部
１８２、２２６    タイミング制御部
１９４    ドライバ
１９２、２０２    コイル
２００    信号読取装置
２１２    差動レシーバ
２１４    増幅器
２２０    インターフェース
２３２    重畳部
２３４    分離部
３３２    クロック検出部
３５２、３５４、３５６、３５８、３６０    コンパレータ
３６２    データ判定部
３６４    記憶部
４０２、４０８    絶対値回路
４０４    コンデンサ
４０６    ローパスフィルタ
４１０    平均値回路
４１２    判定回路
４３２    ＲＦポート
４３４、４４６    トランス
４３６    ＩＦポート
４３８、４４０、４４２、４４４    ダイオード
４４８    ＬＯポート
ＡＤＤ    加算器
【図１】
2010041095.tif 000003
【図２】
2010041095.tif 000004
【図３】
2010041095.tif 000005
【図４Ａ】
2010041095.tif 000006
【図４Ｂ】
2010041095.tif 000007
【図５】
2010041095.tif 000008
【図６】
2010041095.tif 000009
【図７Ａ】
2010041095.tif 000010
【図７Ｂ】
2010041095.tif 000011
【図８】
2010041095.tif 000012
【図９】
2010041095.tif 000013
【図１０】
2010041095.tif 000014
【図１１】
2010041095.tif 000015
【図１２】
2010041095.tif 000016
【図１３】
2010041095.tif 000017
【図１４】
2010041095.tif 000018
【図１５】
2010041095.tif 000019
【図１６】
2010041095.tif 000020
【図１７】
2010041095.tif 000021
【図１８】
2010041095.tif 000022
【図１９】
2010041095.tif 000023
【図２０】
2010041095.tif 000024