(57)【要約】【課題】簡単な回路構成で突入電流の発生を防止することができる昇圧型スイッチングレギュレータを得る。【解決手段】ゲートに入力された信号に応じてスイッチングを行うスイッチングトランジスタＭ１と、スイッチングトランジスタＭ１のスイッチングによって入力電圧Ｖｉｎによる充電が行われるインダクタＬ１と、インダクタＬ１の放電を行うダイオードＤ１と、ゲートに入力された信号に応じて、入力電圧ＶｉｎをインダクタＬ１に供給するＰＭＯＳトランジスタＭ２と、起動信号ＥＮＢに応じて、入力電圧ＶｉｎをインダクタＬ１に供給するＰＭＯＳトランジスタＭ３とを備え、帰還電圧Ｖｆｂが参照電圧ＶｒになるようにスイッチングトランジスタＭ１のスイッチング制御を行い、起動時にＰＭＯＳトランジスタＭ３がオンしてから所定の時間経過後にＰＭＯＳトランジスタＭ２をオンさせるようにした。【選択図】図１
2010207005.tif 000002
【特許請求の範囲】
【請求項１】
外部から入力された起動信号に応じて起動し、入力端子に入力された入力電圧を所定の電圧に昇圧して出力端子から出力電圧として出力する昇圧型スイッチングレギュレータにおいて、
制御電極に入力された制御信号に応じてスイッチングを行うスイッチングトランジスタと、
前記スイッチングトランジスタのスイッチングによって前記入力電圧による充電が行われるインダクタと、
該インダクタの放電を行う整流素子と、
制御電極に入力された信号に応じて、前記入力電圧を前記インダクタに供給する第１トランジスタと、
前記起動信号に応じて、前記入力電圧を前記インダクタに供給する第２トランジスタと、
前記出力電圧が前記所定の電圧になるように、前記スイッチングトランジスタに対するスイッチング制御を行う制御回路部と、
を備え、
前記制御回路部は、前記起動時の起動信号により前記第２トランジスタがオンして前記入力電圧を前記インダクタに供給を開始してから所定の時間経過後に前記第１トランジスタをオンさせて前記入力電圧を前記インダクタに供給させることを特徴とする昇圧型スイッチングレギュレータ。
【請求項２】
所定の基準電圧をなす参照電圧を生成して出力する参照電圧生成回路部を備え、前記制御回路部は、前記出力電圧に比例した帰還電圧を生成し、該生成した帰還電圧が前記参照電圧と同電圧になるように前記スイッチングトランジスタのスイッチング制御を行い、前記参照電圧生成回路部は、前記起動信号によって起動すると、前記参照電圧を接地電圧から所定の速度で前記基準電圧まで上昇させるソフトスタート動作を行うことを特徴とする請求項１記載の昇圧型スイッチングレギュレータ。
【請求項３】
前記所定の時間は、前記起動信号によって起動してから前記参照電圧が前記帰還電圧と等しくなるまでに要する時間であることを特徴とする請求項２記載の昇圧型スイッチングレギュレータ。
【請求項４】
前記制御回路部は、
前記帰還電圧と前記参照電圧との電圧差を増幅して誤差電圧として出力する誤差増幅回路部と、
該誤差増幅回路部からの誤差電圧を変調してパルス信号を生成し、前記スイッチングトランジスタの制御電極に出力するパルス信号生成回路部と、
該パルス信号生成回路部から前記パルス信号が出力されると、前記第１トランジスタをオンさせる第１トランジスタ制御回路部と、
を備えることを特徴とする請求項２又は３記載の昇圧型スイッチングレギュレータ。
【請求項５】
前記パルス信号生成回路部は、
所定の三角波電圧を生成して出力する発振回路と、
該三角波電圧と前記誤差電圧との電圧比較を行い、該比較結果を示す前記パルス信号を生成して出力する電圧比較回路と、
を備えることを特徴とする請求項４記載の昇圧型スイッチングレギュレータ。
【請求項６】
前記第２トランジスタは、前記第１トランジスタよりもオン抵抗が大きいことを特徴とする請求項１、２、３、４又は５記載の昇圧型スイッチングレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、昇圧型スイッチングレギュレータに関し、特に、起動時における突入電流を抑制することができる昇圧型スイッチングレギュレータに関する。
【背景技術】
【０００２】
図４は、従来の昇圧型スイッチングレギュレータの回路例を示した図である。
図４の昇圧型スイッチングレギュレータ１００では、外部から入力される起動信号ＥＮＢがローレベルになると、ＰＭＯＳトランジスタＭ１０２がオンして入力電圧Ｖｉｎが入力され、動作を開始し、ソフトスタート回路１２０は参照電圧Ｖｒを徐々に上昇させる。
ＰＭＯＳトランジスタＭ１０２がオンすると、ＰＭＯＳトランジスタＭ１０２、インダクタＬ１０１及びダイオードＤ１０１を介して、入力端子ＩＮから入力された入力電圧Ｖｉｎで出力コンデンサＣｏが充電される。
【０００３】
起動信号ＥＮＢがローレベルになる前の出力電圧Ｖｏｕｔは０Ｖであることから、ＰＭＯＳトランジスタＭ１０２がオンした直後には、出力コンデンサＣｏに大きな充電電流が流れる。このため、ＰＭＯＳトランジスタＭ１０２は、このような大きな充電電流に耐えるために大きなサイズのトランジスタにする必要があり、ＩＣ化した際にはチップ面積の増大を招いていた。また、前記のような大きな充電電流が発生することにより、配線幅を広くしたり、ノイズの影響を防止する等の対策が必要になったりしていた。
【０００４】
なお、前記のような大きな充電電流は、前記のようなソフトスタート回路１２０の有無に関わらず発生していたため、従来から、昇圧型スイッチングレギュレータの起動時に発生する突入電流に対する対策が採られていた。
このような対策の第１の方法では、スイッチングレギュレータの起動時に、ＰＭＯＳトランジスタＭ１０２のゲート電圧を徐々に低下させてＰＭＯＳトランジスタＭ１０２のオン抵抗を徐々に小さくすることにより大きな突入電流の発生を防止していた（例えば、特許文献１参照。）。
また、第２の方法では、ＰＭＯＳトランジスタＭ１０２に並列に突入電流防止用の抵抗を接続し、起動時にはＰＭＯＳトランジスタＭ１０２はオフさせておき、突入電流防止用の抵抗を介して出力コンデンサＣｏを充電し、昇圧動作を開始するとＰＭＯＳトランジスタＭ１０２をオンさせていた（例えば、特許文献２参照。）。
【０００５】
また、第３の方法では、ＰＭＯＳトランジスタＭ１０２に相当する第１スイッチに、抵抗と第２スイッチを直列に接続した直列回路を並列に接続していた（例えば、特許文献３参照。）。起動直後は第２スイッチだけをオンさせ、該抵抗を介して入力電圧を供給することで前記第２の方法と同様に突入電流を防止していた。出力電圧が上昇すると、第１スイッチがオンし、第２スイッチがオフして昇圧動作が行われるようにしていた。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、前記第１の方法では、ＰＭＯＳトランジスタＭ１０２のゲート電圧を徐々に低下させるための回路として、抵抗とコンデンサの時定数回路を使用していたため、該コンデンサが半導体チップ内で大きな面積を占有して、チップ面積が増大するという問題があった。
また、前記第２の方法では、ＰＭＯＳトランジスタＭ１０２に並列に突入電流防止用の抵抗を接続した構成にしたため、入力端子ＩＮに入力電圧Ｖｉｎが入力されている場合は、ＰＭＯＳトランジスタＭ１０２をオフさせても、前記突入電流防止用の抵抗を介して出力端子ＯＵＴに電圧が出力されてしまうという問題があった。
また、前記第３の方法では、第２スイッチと突入電流防止用の抵抗の２つの素子が必要になるという問題があった。
【０００７】
本発明は、このような問題を解決するためになされたものであり、簡単な回路構成で前記突入電流の発生を防止することができる昇圧型スイッチングレギュレータを得ることを目的とする。
【課題を解決するための手段】
【０００８】
この発明に係る昇圧型スイッチングレギュレータは、外部から入力された起動信号に応じて起動し、入力端子に入力された入力電圧を所定の電圧に昇圧して出力端子から出力電圧として出力する昇圧型スイッチングレギュレータにおいて、
制御電極に入力された制御信号に応じてスイッチングを行うスイッチングトランジスタと、
前記スイッチングトランジスタのスイッチングによって前記入力電圧による充電が行われるインダクタと、
該インダクタの放電を行う整流素子と、
制御電極に入力された信号に応じて、前記入力電圧を前記インダクタに供給する第１トランジスタと、
前記起動信号に応じて、前記入力電圧を前記インダクタに供給する第２トランジスタと、
前記出力電圧が前記所定の電圧になるように、前記スイッチングトランジスタに対するスイッチング制御を行う制御回路部と、
を備え、
前記制御回路部は、前記起動時の起動信号により前記第２トランジスタがオンして前記入力電圧を前記インダクタに供給を開始してから所定の時間経過後に前記第１トランジスタをオンさせて前記入力電圧を前記インダクタに供給させるものである。
【０００９】
具体的には、所定の基準電圧をなす参照電圧を生成して出力する参照電圧生成回路部を備え、前記制御回路部は、前記出力電圧に比例した帰還電圧を生成し、該生成した帰還電圧が前記参照電圧と同電圧になるように前記スイッチングトランジスタのスイッチング制御を行い、前記参照電圧生成回路部は、前記起動信号によって起動すると、前記参照電圧を接地電圧から所定の速度で前記基準電圧まで上昇させるソフトスタート動作を行うようにした。
【００１０】
この場合、前記所定の時間は、前記起動信号によって起動してから前記参照電圧が前記帰還電圧と等しくなるまでに要する時間である。
【００１１】
また、前記制御回路部は、
前記帰還電圧と前記参照電圧との電圧差を増幅して誤差電圧として出力する誤差増幅回路部と、
該誤差増幅回路部からの誤差電圧を変調してパルス信号を生成し、前記スイッチングトランジスタの制御電極に出力するパルス信号生成回路部と、
該パルス信号生成回路部から前記パルス信号が出力されると、前記第１トランジスタをオンさせる第１トランジスタ制御回路部と、
を備えるようにした。
【００１２】
この場合、前記パルス信号生成回路部は、
所定の三角波電圧を生成して出力する発振回路と、
該三角波電圧と前記誤差電圧との電圧比較を行い、該比較結果を示す前記パルス信号を生成して出力する電圧比較回路と、
を備えるようにした。
【００１３】
また、前記第２トランジスタは、前記第１トランジスタよりもオン抵抗が大きくなるようにした。
【発明の効果】
【００１４】
本発明の昇圧型スイッチングレギュレータによれば、起動時の起動信号により前記第２トランジスタがオンして前記入力電圧を前記インダクタに供給を開始してから所定の時間経過後に前記第１トランジスタをオンさせて前記入力電圧を前記インダクタに供給させるようにしたことから、突入電流防止用の抵抗を設けることなく、簡単な回路構成で突入電流の発生を防止することができる。
【００１５】
また、第２トランジスタに小電流用の小型のトランジスタを使用することができ、チップ面積の増加を抑えることができる。
また、第１トランジスタは、出力電圧が所定の電圧に近い電圧になってからオンするため、第１トランジスタがオンしても大きな突入電流が発生することはなく、第１トランジスタの電流容量も、昇圧型スイッチングレギュレータにおける定格出力電流の最大値まででよく、第１トランジスタの素子サイズを小さくすることができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の第１の実施の形態における昇圧型スイッチングレギュレータの回路例を示した図である。
【図２】図１のソフトスタート回路２の回路例を示した図である。
【図３】図１のスイッチングレギュレータ１の動作例を示したタイミングチャートである。
【図４】従来の昇圧型スイッチングレギュレータの回路例を示した図である。
【発明を実施するための形態】
【００１７】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における昇圧型スイッチングレギュレータの回路例を示した図である。
図１のスイッチングレギュレータ１は、入力端子ＩＮに入力された入力電圧Ｖｉｎを所定の電圧に昇圧させて出力電圧Ｖｏｕｔとして出力端子ＯＵＴから出力する非同期整流方式の昇圧型スイッチングレギュレータをなしている。
図１において、スイッチングレギュレータ１は、ＮＭＯＳトランジスタからなるスイッチングトランジスタＭ１と、ダイオードＤ１と、インダクタＬ１と、出力コンデンサＣｏとを備えている。
【００１８】
更に、スイッチングレギュレータ１は、参照電圧Ｖｒを生成して出力するソフトスタート回路２と、出力電圧検出用の抵抗Ｒ１，Ｒ２と、誤差増幅回路３と、所定の三角波電圧Ｖｔを生成して出力する発振回路４と、ＰＷＭコンパレータ５と、ＲＳフリップフロップ回路６と、ＰＭＯＳトランジスタＭ２，Ｍ３とで構成されている。ＰＭＯＳトランジスタＭ３は、ＰＭＯＳトランジスタＭ２よりも素子サイズが遥かに小さく、その分オン抵抗が大きくなっている。
【００１９】
なお、ダイオードＤ１は整流素子を、ＰＭＯＳトランジスタＭ２は第１トランジスタを、ＰＭＯＳトランジスタＭ３は第２トランジスタをそれぞれなし、ソフトスタート回路２、誤差増幅回路３、発振回路４、ＰＷＭコンパレータ５、ＲＳフリップフロップ回路６及び抵抗Ｒ１，Ｒ２は制御回路部をなす。また、ソフトスタート回路２は参照電圧生成回路部を、誤差増幅回路３及び抵抗Ｒ１，Ｒ２は誤差増幅回路部を、発振回路４及びＰＷＭコンパレータ５はパルス信号生成回路部を、ＲＳフリップフロップ回路６は第１トランジスタ制御回路部を、ＰＷＭコンパレータ５は電圧比較回路をそれぞれなす。また、スイッチングレギュレータ１において、インダクタＬ１及び出力コンデンサＣｏを除く各回路を１つのＩＣに集積するようにしてもよく、場合によっては、スイッチングトランジスタＭ１及び／又はダイオードＤ１、インダクタＬ１並びに出力コンデンサＣｏを除く各回路を１つのＩＣに集積するようにしてもよい。
【００２０】
入力電圧ＶｉｎとインダクタＬ１の一端との間にＰＭＯＳトランジスタＭ２が接続され、インダクタＬ１の他端と接地電圧ＧＮＤとの間にスイッチングトランジスタＭ１が接続されている。ＰＭＯＳトランジスタＭ２と並列にＰＭＯＳトランジスタＭ３が接続され、インダクタＬ１とスイッチングトランジスタＭ１との接続部にダイオードＤ１のアノードが接続され、ダイオードＤ１のカソードは出力端子ＯＵＴに接続されている。出力端子ＯＵＴと接地電圧ＧＮＤとの間には、抵抗Ｒ２及びＲ１の直列回路が接続されると共に、出力コンデンサＣｏが接続されている。
【００２１】
抵抗Ｒ２とＲ１との接続部から出力電圧Ｖｏｕｔを分圧した帰還電圧Ｖｆｂが出力され、誤差増幅回路３において、反転入力端には帰還電圧Ｖｆｂが、非反転入力端にはソフトスタート回路２からの参照電圧Ｖｒがそれぞれ入力され、誤差増幅回路３は、帰還電圧Ｖｆｂと参照電圧Ｖｒとの差電圧を増幅して誤差電圧Ｖｅを生成し、ＰＷＭコンパレータ５の非反転入力端に出力する。ＰＷＭコンパレータ５の反転入力端には、三角波電圧Ｖｔが入力されており、ＰＷＭコンパレータ５は、誤差電圧Ｖｅと三角波電圧Ｖｔとの電圧比較を行い、該比較結果を示す信号ＰＷＭｏを生成して、スイッチングトランジスタＭ１のゲートとＲＳフリップフロップ回路６のリセット入力端Ｒにそれぞれ出力する。
【００２２】
すなわち、ＰＷＭコンパレータ５は、三角波電圧Ｖｔを使用して誤差電圧ＶｅをＰＷＭ変調してＰＷＭパルス信号ＰＷＭｏを生成し、スイッチングトランジスタＭ１のゲートとＲＳフリップフロップ回路６のリセット入力端Ｒにそれぞれ出力する。
外部から入力された起動信号ＥＮＢは、ソフトスタート回路２、ＰＭＯＳトランジスタＭ３のゲート及びＲＳフリップフロップ回路６のセット入力端Ｓにそれぞれ入力されており、ＲＳフリップフロップ回路６の出力端ＱはＰＭＯＳトランジスタＭ２のゲートに接続されている。
【００２３】
ここで、図２は、図１のソフトスタート回路２の回路例を示した図である。
図２において、ソフトスタート回路２は、所定の基準電圧Ｖｒｅｆを生成して出力する基準電圧発生回路１１、ＮＭＯＳトランジスタＭ１１、抵抗Ｒ１１及びコンデンサＣ１１で構成されている。抵抗Ｒ１１の一端には基準電圧Ｖｒｅｆが入力されており、抵抗Ｒ１１の他端と接地電圧ＧＮＤとの間にはコンデンサＣ１１が接続されている。抵抗Ｒ１１とコンデンサＣ１１との接続部がソフトスタート回路２の出力端をなし、該出力端から参照電圧Ｖｒが出力される。該出力端と接地電圧ＧＮＤとの間にはＮＭＯＳトランジスタＭ１１が接続され、ＮＭＯＳトランジスタＭ１１のゲートには起動信号ＥＮＢが入力されている。
【００２４】
このような構成において、ソフトスタート回路２では、起動信号ＥＮＢがハイレベルである間、ＮＭＯＳトランジスタＭ１１はオンして導通状態になり、参照電圧Ｖｒは接地電圧ＧＮＤになっている。起動信号ＥＮＢがローレベルになると、ＮＭＯＳトランジスタＭ１１がオフして遮断状態になるため、コンデンサＣ１１は、抵抗Ｒ１１を介して基準電圧Ｖｒｅｆで充電され、参照電圧Ｖｒは、接地電圧ＧＮＤから基準電圧Ｖｒｅｆまで所定の速度で徐々に上昇した後、基準電圧Ｖｒｅｆと同電圧になって安定する。
【００２５】
ここで、図３は、図１のスイッチングレギュレータ１の動作例を示したタイミングチャートであり、図３を参照しながら図１のスイッチングレギュレータ１の動作について説明する。
時刻ｔ０で起動信号ＥＮＢがローレベルになると、ＰＭＯＳトランジスタＭ３がオンする。発振回路４からは、三角波電圧Ｖｔが出力されており、ソフトスタート回路２では、ＮＭＯＳトランジスタＭ１１がオフするため、コンデンサＣ１１が抵抗Ｒ１１を介して基準電圧Ｖｒｅｆで充電され、図３の破線で示しているように、参照電圧Ｖｒが０Ｖから上昇し始める。
【００２６】
ＰＭＯＳトランジスタＭ３がオンすると、出力コンデンサＣｏは、ＰＭＯＳトランジスタＭ３、インダクタＬ１及びダイオードＤ１を介して充電される。しかし、ＰＭＯＳトランジスタＭ３のオン抵抗が大きいため、充電電流は小さく、出力電圧Ｖｏｕｔに大きな突入電流は発生しない。ただし、起動信号ＥＮＢがローレベルになった直後の出力電圧Ｖｏｕｔの電圧上昇速度は、ソフトスタート回路２からの参照電圧Ｖｒの上昇速度よりも速くなるように設定されており、図３で示しているように、出力電圧Ｖｏｕｔを分圧した帰還電圧Ｖｆｂの上昇速度も参照電圧Ｖｒの上昇速度よりも速くなるように設定されている。この結果、誤差増幅回路３の出力である誤差電圧Ｖｅは接地電圧ＧＮＤになりローレベルになっている。
【００２７】
時間の経過と共に出力電圧Ｖｏｕｔが上昇し、これに伴って出力コンデンサＣｏへの充電電流が減少するため、出力電圧Ｖｏｕｔの上昇速度が遅くなる。特に、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎ近くになると、出力電圧Ｖｏｕｔはほとんど上昇しなくなる。すると、図３で示しているように、時刻ｔ１で参照電圧Ｖｒが帰還電圧Ｖｆｂを超え、誤差増幅回路３からの誤差電圧Ｖｅが上昇し始める。誤差電圧Ｖｅが上昇すると三角波電圧Ｖｔと交差するようになり、ＰＷＭコンパレータ５は、三角波電圧Ｖｔが誤差電圧Ｖｅよりも、小さい場合はハイレベルの信号を出力し、大きい場合はローレベルの信号を出力する。
【００２８】
誤差増幅回路３からの誤差電圧Ｖｅが接地電圧ＧＮＤである間は、ＰＷＭコンパレータ５の出力信号ＰＷＭｏもローレベルを維持していたが、誤差増幅回路３からの誤差電圧Ｖｅが上昇して三角波電圧Ｖｔの下限値を超えると、ＰＷＭコンパレータ５は、誤差電圧Ｖｅの電圧レベルに応じたパルス幅のハイレベルのパルス信号ＰＷＭｏを出力する。該ハイレベルのパルス信号ＰＷＭｏによって、ＲＳフリップフロップ回路６がリセットされ、出力端ＱがローレベルになってＰＭＯＳトランジスタＭ２がオンする。このとき、ＰＭＯＳトランジスタＭ２の両端の電圧はほぼ０Ｖになっているので、大きな突入電流が発生することはない。
【００２９】
ＰＭＯＳトランジスタＭ２がオンした後は、スイッチングトランジスタＭ１はＰＷＭパルス信号ＰＷＭｏに応じてスイッチング動作を行っており、ソフトスタート回路２からの参照電圧Ｖｒの電圧上昇に応じた速度で出力電圧Ｖｏｕｔが上昇する。
時刻ｔ２で参照電圧Ｖｒが基準電圧Ｖｒｅｆに達すると、出力電圧Ｖｏｕｔも所定の電圧に達し、以後、スイッチングレギュレータ１は、通常の定電圧電源として作動する。
【００３０】
次に、時刻ｔ３で起動信号ＥＮＢがハイレベルに戻ると、ソフトスタート回路２内のＮＭＯＳトランジスタＭ１１がオンするため、コンデンサＣ１１の電荷が放電され、参照電圧Ｖｒが０Ｖに低下する。また、ＲＳフリップフロップ回路６のセット入力端Ｓがハイレベルになるため、ＲＳフリップフロップ回路６がセットされて出力端Ｑはハイレベルになり、ＰＭＯＳトランジスタＭ２はオフする。更に、ＰＭＯＳトランジスタＭ３のゲートがハイレベルになるため、ＰＭＯＳトランジスタＭ３もオフし、この結果、入力電圧Ｖｉｎの供給が遮断され、スイッチングレギュレータ１は動作を停止する。
【００３１】
このように、本第１の実施の形態におけるスイッチングレギュレータは、オン抵抗の小さいＰＭＯＳトランジスタＭ２に並列にオン抵抗の大きいＰＭＯＳトランジスタＭ３を接続し、スイッチングレギュレータ１の起動直後はＰＭＯＳトランジスタＭ３だけがオンするようにしたことから、突入電流防止用の抵抗を設けることなく、大きな突入電流の発生を抑制することができる。更に、ＰＭＯＳトランジスタＭ３は小電流用の小型のトランジスタでよいことから、チップ面積の増加を抑えることができる。また、ＰＭＯＳトランジスタＭ２は、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎに近い電圧になってからオンするため、ＰＭＯＳトランジスタＭ２をオンしても大きな突入電流が発生することがないため、ＰＭＯＳトランジスタＭ２の電流容量も、スイッチングレギュレータ１の定格出力電流の最大値まででよく、ＰＭＯＳトランジスタＭ２の素子サイズの縮小を図ることができる。
【００３２】
なお、前記第１の実施の形態では、スイッチングレギュレータ１が非同期整流方式である場合を例にして説明したが、これは一例であり、本発明はこれに限定するものではなく、ダイオードＤ１の代わりにＭＯＳトランジスタを使用した同期整流方式のスイッチングレギュレータにも適用することができる。
また、前記第１の実施の形態の説明では、スイッチングトランジスタＭ１に対してＰＷＭ制御を行う場合を例にして説明したが、これは一例であり、本発明は、その他ＰＦＭ制御等のように、誤差電圧Ｖｅを変調して生成したパルス信号を使用してスイッチングトランジスタＭ１のスイッチング制御を行う場合に適用することができる。
【符号の説明】
【００３３】
１  スイッチングレギュレータ
２  ソフトスタート回路
３  誤差増幅回路
４  発振回路
５  ＰＷＭコンパレータ
６  ＲＳフリップフロップ回路
１１  基準電圧発生回路
Ｍ１  スイッチングトランジスタ
Ｍ２，Ｍ３  ＰＭＯＳトランジスタ
Ｍ１１  ＮＭＯＳトランジスタ
Ｄ１  ダイオード
Ｌ１  インダクタ
Ｒ１，Ｒ２，Ｒ１１  抵抗
Ｃｏ  出力コンデンサ
Ｃ１１  コンデンサ
【先行技術文献】
【特許文献】
【００３４】
【特許文献１】特開２００３−１１１３９１号公報
【特許文献２】特開２００６−３０４４１４号公報
【特許文献３】特開平２−２８７８０７号公報
【図１】
2010207005.tif 000003
【図２】
2010207005.tif 000004
【図３】
2010207005.tif 000005
【図４】
2010207005.tif 000006