(57)【要約】【課題】動作信頼性を向上させる固体撮像装置の駆動方法を提供すること。【解決手段】画素部４０がリセット信号を信号線に出力するステップと、クランプ電圧を発生するステップと、信号線に出力されたリセット信号と、クランプ電圧とを加算して第１結果を得るステップと、画素部４０が映像信号を信号線に出力するステップと、信号線に出力された映像信号とクランプ電圧とを加算して第２結果を得るステップと、第１結果と第２結果との差を算出するステップと、差をＡ／Ｄ変換するステップと、Ａ／Ｄ変換結果をラッチするステップと、Ａ／Ｄ変換結果を映像処理部１４へ転送するステップと、映像処理部１４が信号処理を実行するステップとを具備し、映像信号は信号処理を前記クランプ電圧が発生されていない期間に終了及び開始する。【選択図】図３
2010041655.tif 000002
【特許請求の範囲】
【請求項１】
画素部が、リセット電圧に応じて、映像信号の第１基準レベルとなるリセット信号を、信号線に出力するステップと、
前記映像信号の第２基準レベルとなる暗時出力クランプ電圧を発生するステップと、
前記信号線に出力された前記リセット信号と、前記暗時出力クランプ電圧とを加算して第１加算結果を得るステップと、
前記リセット信号が前記信号線に出力された後、前記画素部が、前記リセット電圧と、光電変換により得た電荷とに応じて、前記映像信号を、前記信号線に出力するステップと、
前記信号線に出力された前記映像信号と、前記暗時出力クランプ電圧とを加算して第２加算結果を得るステップと、
前記第１加算結果と第２加算結果との差を算出するステップと、
前記差をＡ／Ｄ変換し、このＡ／Ｄ変換結果を、映像処理部へ転送するステップと、
転送された前記Ａ／Ｄ変換結果を用いて、前記映像処理部が信号処理を実行するステップと
を具備し、前記映像信号は、複数の前記画素単位で一括して複数の前記信号線に出力され、
前記映像処理部は、前記画素単位での前記信号処理を、前記暗時出力クランプ電圧が発生されていない期間に終了及び開始する
ことを特徴とする固体撮像装置の駆動方法。
【請求項２】
前記映像処理部が前記信号処理を実行した結果を、データ出力部を介して外部へと出力するステップを更に備え、
前記データ出力部は、前記暗時出力クランプ電圧が発生されていない期間に前記結果の出力を終了及び開始する
ことを特徴とする請求項１記載の固体撮像装置の駆動方法。
【請求項３】
前記映像処理部は、前記画素単位での前記信号処理を、前記暗時出力クランプ電圧が発生されず、且つ前記Ａ／Ｄ変換が非実行の期間に終了及び開始する
ことを特徴とする請求項１記載の固体撮像装置の駆動方法。
【請求項４】
前記データ出力部は、前記暗時出力クランプ電圧が発生されず、且つ前記Ａ／Ｄ変換が非実行の期間に前記結果の出力を終了及び開始をする
ことを特徴とする請求項１記載の固体撮像装置の駆動方法。
【請求項５】
画素部が、リセット電圧に応じて、映像信号の第１基準レベルとなるリセット信号を、信号線に出力するステップと、
前記映像信号の第２基準レベルとなる暗時出力クランプ電圧を発生するステップと、
前記信号線に出力された前記リセット信号と、前記暗時出力クランプ電圧とを加算して第１加算結果を得るステップと、
前記リセット信号が前記信号線に出力された後、前記画素部が、前記リセット電圧と、光電変換により得た電荷とに応じて、前記映像信号を、前記信号線に出力するステップと、
前記信号線に出力された前記映像信号と、前記暗時出力クランプ電圧とを加算して第２加算結果を得るステップと、
前記第１加算結果と第２加算結果との差を算出するステップと、
前記差をＡ／Ｄ変換するステップと、
ラッチ回路が前記Ａ／Ｄ変換結果をラッチするステップと、
前記ラッチ回路が、前記Ａ／Ｄ変換結果を、映像処理部へ転送するステップと
を具備し、前記ラッチ回路は、前記暗時出力クランプ電圧が発生されていない期間に、前記Ａ／Ｄ変換結果の映像処理部への転送を終了及び開始する
ことを特徴とする固体撮像装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置の駆動方法に関する。例えば、センサコア部における動作タイミングに関するものである。
【背景技術】
【０００２】
ＣＭＯＳイメージセンサは、画素部、基準電圧発生回路、キャンセル回路、Ａ／Ｄ変換器、ラッチ回路、映像処理部、及び出力端子とを備えている。そして、画素部は受光した信号を光電変換した後、該光電変換により得られた電荷を蓄積する。基準電圧発生回路は、Ａ／Ｄ変換をするための基準電圧、並びに暗時において常に一定のデジタル信号を出力させるため、暗時出力クランプ電圧を発生させる。キャンセル回路は、映像信号に含まれるノイズを除去する。Ａ／Ｄ変換回路は、ノイズを除去した映像信号に応じたアナログ信号をＡ／Ｄ変換する。ラッチ回路は、Ａ／Ｄ変換器によりデジタル化された映像信号をラッチする。そして、最後に映像処理部は、所望の映像信号処理を行い、該映像処理部から出力された映像信号は出力端子を介して外部へと出力する。
【０００３】
そして、従来ではデジタル映像出力信号に水平ブランキング期間の同期信号や色同期信号などのノイズが混入しないよう、映像処理部が出力したデジタル信号を、一時的に保持するラインメモリを更に設けることで、ラインメモリからの出力タイミングをずらしていた。これにより、パターンノイズや、ランダムノイズを低減することができた（特許文献１参照）。
【０００４】
しかし、近年多画素化が進むに従い、従来に比べ、映像信号の一括出力量が増加してきている。そしてこの映像信号の強度が大きく変化すると、該映像信号を映像信号処理する映像処理部においてノイズが発生していた。更には、映像処理部から、該映像信号が出力される際にもノイズが発生していた。そしてこれは、暗時出力クランプ電圧、及びＡ／Ｄ変換する際用いられる基準電圧の低下を招く。
【０００５】
他方、映像信号の強度の変化が小さいと、暗時出力クランプ電圧、及び基準電圧は逆に上昇してしまう。つまり、映像信号に応じて暗時出力クランプ電圧、及び基準電圧が変動していた。そして、例えば画素部が受光した被写体に、映像信号の変化が大きい個所と小さい個所が存在する場合、暗時出力クランプ電圧及び基準電圧の変化に応じたストリーキングノイズが画像に生じるという問題があった。すなわち、暗時出力クランプ電圧及び基準電圧の変動によって固体撮像装置の動作信頼性が低下するという問題があった。
【特許文献１】特開２００６−４２０３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、動作信頼性を向上させる固体撮像装置の駆動方法を提供しようとするものである。
【課題を解決するための手段】
【０００７】
本発明の一態様に係る固体撮像装置の駆動方法は、画素部が、リセット電圧に応じて、映像信号の第１基準レベルとなるリセット信号を、信号線に出力するステップと、前記映像信号の第２基準レベルとなる暗時出力クランプ電圧を発生するステップと、前記信号線に出力された前記リセット信号と、前記暗時出力クランプ電圧とを加算して第１加算結果を得るステップと、前記リセット信号が前記信号線に出力された後、前記画素部が、前記リセット電圧と、光電変換により得た電荷とに応じて、前記映像信号を、前記信号線に出力するステップと、前記信号線に出力された前記映像信号と、前記暗時出力クランプ電圧とを加算して第２加算結果を得るステップと、前記第１加算結果と第２加算結果との差を算出するステップと、前記差をＡ／Ｄ変換するステップと、Ａ／Ｄ変換結果をラッチし、このＡ／Ｄ変換結果を、映像処理部へ転送するステップと、転送された前記Ａ／Ｄ変換結果を用いて、前記映像処理部が信号処理を実行するステップとを具備し、前記映像信号は、複数の前記画素単位で一括して複数の前記信号線に出力され、前記映像処理部は、前記画素単位での前記信号処理の終了または開始タイミングを、前記暗時出力クランプ電圧が発生されていない期間に設定する。
【発明の効果】
【０００８】
本発明によれば、動作信頼性を向上させる固体撮像装置の駆動方法を提供できる。
【発明を実施するための最良の形態】
【０００９】
以下、この発明の実施形態につき図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
【００１０】
[第１の実施形態]  
この発明の第１の実施形態に係る固体撮像装置、及びその駆動方法について図１を用いて説明する。図１は、本発明の第１の実施形態に係る固体撮像装置の構成例を示したものである。なお、ここでは、ＣＭＯＳ型イメージセンサを例に挙げて説明する。
【００１１】
図１に示すように、固体撮像装置１は、クロック制御回路１０（以下、ＶＣＯＰＬＬ１０と呼ぶ）、シリアルコマンド入出力部１２、シリアルインターフェース１３、映像信号処理回路１４（以下、ＩＳＰ１４と呼ぶ）、データ出力インターフェース１５（以下、ＤＯＵＴ１５と呼ぶ）、基準タイミング発生回路１６（以下、ＴＧ１６と呼ぶ）、センサ駆動タイミング発生回路１７（以下、ＳＴ１７と呼ぶ）、基準電圧発生回路１８、センサコア部１９、及びレンズ２０を備える。また、センサコア部１９は、画素部３０と、この画素部３０の下方部にそれぞれ設けられたノイズキャンセル回路３１（以下、ＣＤＳ３１と呼ぶ）、ＡＤ変換回路３２（以下、ＡＤＣ部３２と呼ぶ）、ラッチ部３３、及び水平シフトレジスタ３４を備える。以下、各部の詳細について説明する。
【００１２】
ＶＣＯＰＬＬ１０は、マスタークロックＭＣＫから与えられたクロック信号に基づいて、固体撮像装置１の内部クロックを生成する。マスタークロックＭＣＫは固体撮像装置１の外部に設けられた例えば、時計（以下、外部時計と呼ぶ）を基準として得られるクロック信号である。なお、内部クロックのカウントスピード周波数は、ＶＣＯＰＬＬ１０により制御される。
【００１３】
シリアルインターフェース１３は、ＩＳＰ１４を含む固体撮像装置１全体のシステムを動作させるための制御データを外部から受け取る。制御データは、例えば、コマンドや、全体を動作させるための動作タイミングなどである。そして、シリアルインターフェース１３は、外部から受け取った制御データをシリアルコマンド入出力部１２へと与える。
【００１４】
シリアルコマンド入出力部１２は、制御データに基づいて、ＶＣＯＰＬＬ１０、ＴＧ１６、ＩＳＰ１４、ＤＯＵＴ１５をそれぞれ制御することで、固体撮像装置１全体の動作を司る。
【００１５】
ＴＧ１６は、シリアルコマンド入出力部１２から供給された制御データに基づいて、ＳＴ１７、及びＩＳＰ１４に指示を与え、センサコア部１９、及びＩＳＰ１４の動作をそれぞれ制御する。つまり、ＴＧ１６は、映像信号処理を駆動させるＩＳＰ１４と、センサコア部１９の動作タイミングを制御するＳＴ１７とに対し、それぞれ動作タイミングを指示する。すなわち、ＴＧ１６は、ＳＴ１７に、センサコア部１９が受光した電荷を蓄積した後、該電荷を読み出すタイミング、読み出された映像信号をＡ／Ｄ変換するタイミング、そして該映像信号をＩＳＰ１４に転送するタイミングなどの指示を与える。そして、同時にＴＧ１６は、ＩＳＰ１４に、センサコア部１９から映像信号が転送されるタイミング、及び映像信号をＤＯＵＴ１５へ出力するタイミングなどを供給する。
【００１６】
ＳＴ１７は、ＴＧ１６から与えられた上記動作タイミングに応じて、センサコア部１９に垂直ライン選択パルス（以下、信号ＡＤＲＥＳと呼ぶ）、検出部リセットパルス（以下、信号ＲＥＳＥＴと呼ぶ）、信号読み出しパルス（以下、信号ＲＥＡＤと呼ぶ）、及びスイッチ信号Ｓ１乃至Ｓ４を供給する。そして信号ＡＤＲＥＳ、信号ＲＥＳＥＴ、信号ＲＥＡＤ、及びスイッチ信号Ｓ１乃至Ｓ４は例えば、‘Ｌ’レベルまたは‘Ｈ’レベルいずれかである。
【００１７】
またＳＴ１７は、基準電圧発生回路１８に対し、Ａ／Ｄ変換するために用いられる三角波の基準電圧ＶＲＥＦ、及び画素部３０から読み出された映像信号の基準となる暗時出力クランプ電圧を発生させる動作タイミングをそれぞれ指示する。
【００１８】
基準電圧発生回路１８は、ＳＴ１７から供給された動作タイミングに基づいて、三角波の基準電圧ＶＲＥＦ、及び暗時出力クランプ電圧を発生させ、ＡＤＣ部３２へと供給する。
【００１９】
センサコア部１９はマトリクス状に配置された複数の画素（以下、ピクセルと呼ぶ）を備えている。つまり、画素部３０では、ＳＴ１７から供給された信号ＡＤＲＥＳ、信号ＲＥＳＥＴ、及び信号ＲＥＡＤに基づいて、複数配置されたピクセルに対し、リセット動作、ピクセル選択動作、そして選択したピクセルに対する映像信号の読み出し動作が行われる。なお、リセット動作により、画素部３０からリセットレベルが、ＣＤＳ３１へと供給される。また、リセットレベルについては後述する。
【００２０】
ＣＤＳ３１は、基準電圧発生回路１８から供給された暗時出力クランプ電圧、及びリセットレベルの電圧を用いて、画素部３０から読み出された映像信号に含まれるノイズをキャンセルする。
【００２１】
ＡＤＣ部３２は、ノイズがキャンセルされた映像信号に対し、Ａ／Ｄ（Analog-to-Digital）変換を行い、１０ビットのデジタル信号を得る。
【００２２】
ラッチ部３３は、ＡＤＣ部３２で得られたデジタル信号をラッチする。
【００２３】
水平シフトレジスタ３４は、ラッチ部３３でラッチされたデジタル信号を読み出すよう指示をする。
【００２４】
ＩＳＰ１４は、センサコア部１９から与えられたデジタル信号に対し、ＴＧ１６から供給されたタイミングに基づいて、ホワイトバランス処理、広ダイナミックレンジ処理、ノイズ低減処理、及び不良画素補正処理などの映像信号処理を行う。そして、ＩＳＰ１４は、上記映像信号処理が実行されたデジタル信号を、信号ＯＵＴＢとして出力する。
【００２５】
ＤＯＵＴ１５は、ＩＳＰ１４において映像信号処理が実行されたデジタル信号を信号ＤＯＵＴとして固体撮像装置１の外部へと出力する。
【００２６】
なお、前述したように、ラッチ部３３からＩＳＰ１４へと１０ビットのデジタル信号が転送される。その後、ラッチ部３３から１０ビットのデジタル信号を受信したＩＳＰ１４は、前述した映像信号処理を行った後、１０ビットのデジタル信号を出力する。以下、ラッチ部３３からＩＳＰ１４へ転送されるデジタル信号を信号ＯＵＴＡ、ＩＳＰ１４からＤＯＵＴ１５へ転送されるデジタル信号を信号ＯＵＴＢ、そしてＤＯＵＴ１５から出力されるデジタル信号を信号ＤＯＵＴとする（図中、ＯＵＴＡ０乃至９、ＯＵＴＢ０乃至９、ＤＯＵＴ０乃至９）。なお、信号ＯＵＴＡ、信号ＯＵＴＢ、及び信号ＤＯＵＴはそれぞれパラレル出力される。
【００２７】
レンズ２０は外部からの光を受光し、該受光した光を、分解フィルターを通したのち画素部３０へと供給する。なお、フィルターはＲＧＢ毎に光を分解する。
【００２８】
次に、上記センサコア部１９の詳細について、図２を用いて説明する。図２は、センサコア部１９の回路図である。
【００２９】
＜画素部３０について＞  
図示するように、画素部３０には、複数の垂直信号線ＶＬＩＮの各々にそれぞれ接続され、且つ垂直方向に（ｍ＋１）個設けられたピクセル４０が配置されている。すなわち、画素部３０は、マトリクス状に配置された複数のピクセル４０を備える。そして、各垂直信号線ＶＬＩＮには、それぞれに対応したＭＯＳトランジスタＴＬと、ＭＯＳトランジスタＴＳ１と、ＣＤＳ３１と、ＡＤＣ部３２と、ラッチ部３３とが接続されている。なお、以下では、垂直信号線ＶＬＩＮ１に着目し、また垂直信号線ＶＬＩＮに直交する水平方向の第１ライン上に配置されたピクセル４０について説明をする。
【００３０】
ピクセル４０は、ＭＯＳトランジスタＴａ、Ｔｂ、Ｔｃ、Ｔｄ、及びフォトダイオードＰＤを備える。
【００３１】
ＭＯＳトランジスタＴａのゲートには図示せぬＳＴ１７から供給された信号ＡＤＲＥＳ１が与えられ、ドレイン端には電圧ＶＤＤ（例えば、２．８Ｖ）が供給されている。すなわち、ＭＯＳトランジスタＴａはセレクトトランジスタとして機能する。ＭＯＳトランジスタＴｃのゲートにはＳＴ１７から与えられた信号ＲＥＳＥＴ１が与えられ、ドレイン端には電圧ＶＤＤが供給され、ソース端は接続ノードＮ１に接続されている。すなわちＭＯＳトランジスタＴｃはリセットトランジスタとして機能する。ＭＯＳトランジスタＴｄのゲートにはＳＴ１７から供給された信号ＲＥＡＤ１が与えられ、ドレイン端は接続ノードＮ１に接続され、ソース端は、フォトダイオードＰＤのカソードが接続されている。すなわち、ＭＯＳトランジスタＴｄは、信号電荷読み出し用トランジスタとして機能する。またフォトダイオードＰＤのアノードは接地されている。
【００３２】
ＭＯＳトランジスタＴｂのゲートには接続ノードＮ１が接続され、ドレイン端はＭＯＳトランジスタＴａのソース端に接続され、ソース端は垂直信号線ＶＬＩＮ１に接続されている。すなわち、ＭＯＳトランジスタＴｂのゲートと、ＭＯＳトランジスタＴｃのソース端と、ＭＯＳトランジスタＴｄのドレイン端とが接続ノードＮ１で共通接続されている。そして、接続ノードＮ１を電位の検出を行うノードとし、このノードを検出部Ｎ１と呼ぶ。なお、ＭＯＳトランジスタＴｂは、増幅用トランジスタとして機能する。
【００３３】
なお、信号ＡＤＲＥＳ１、信号ＲＥＳＥＴ１、及び信号ＲＥＡＤ１をそれぞれ伝達する信号線は、垂直信号線ＶＬＩＮに直交する水平方向の第１ライン上に配置されたピクセル４０で共通接続されている。すなわち、信号線は、垂直信号線ＶＬＩＮに直交する水平方向の第１ラインであって、垂直信号線ＶＬＩＮ１〜垂直信号線ＶＬＩＮ（ｎ＋１）のそれぞれに接続されたピクセル４０に対しそれぞれ共通接続されている。なお、垂直信号線ＶＬＩＮに直交する水平方向の第２乃至第（ｍ＋１）ラインについても同様である。
【００３４】
また、同一列に配置された上記ピクセル４０は、ＭＯＳトランジスタＴｂのソース端を介して、垂直信号線ＶＬＩＮ１〜垂直信号線ＶＬＩＮ（ｎ＋１）のいずれかに共通接続される。以下、垂直信号線ＶＬＩＮ１〜垂直信号線ＶＬＩＮ（ｎ＋１）を区別しない場合には、単に垂直信号線ＶＬＩＮと呼ぶ。なお、ｎは自然数である。
【００３５】
また、同一行にあるピクセル４０には、信号ＡＤＲＥＳ１〜信号ＡＤＲＥＳ（ｍ＋１）、信号ＲＥＳＥＴ１〜信号ＲＥＳＥＴ（ｍ＋１）、信号ＲＥＡＤ１〜信号ＲＥＡＤ（ｍ＋１）のいずれかの信号が共通に与えられる。以下、信号ＡＤＲＥＳ１〜信号ＡＤＲＥＳ（ｍ＋１）、信号ＲＥＳＥＴ１〜信号ＲＥＳＥＴ（ｍ＋１）、信号ＲＥＡＤ１〜信号ＲＥＡＤ（ｍ＋１）に関しても、区別しない場合には、単に信号ＡＤＲＥＳ、信号ＲＥＳＥＴ、信号ＲＥＡＤと呼ぶ。なお、ｍは自然数である。
【００３６】
垂直信号線ＶＬＩＮの一端にはＭＯＳトランジスタＴＬのドレインが接続され、ゲートには電圧発生回路４１からの電圧ＶＬＬが与えられ、ソース端は接地されている。なお、電圧発生回路４１が出力する電圧ＶＬＬは、垂直信号線ＶＬＩＮ１〜垂直信号線ＶＬＩＮ（ｎ＋１）に対応する全てのＭＯＳトランジスタＴＬのゲートに与えられる。そして、ＭＯＳトランジスタＴＬとＭＯＳトランジスタＴｂとでソースフォロワ回路が形成される。また、ＭＯＳトランジスタＴＳ１のゲートには図示せぬＳＴ１７からのスイッチ信号Ｓ１が与えられ、ドレイン端は、上記ＭＯＳトランジスタＴＬのドレイン端に接続され、ソース端は、対応するＣＤＳ３１に接続されている。なお、垂直信号線ＶＬＩＮに対応するＭＯＳトランジスタＴＳ１のゲートには、スイッチ信号Ｓ１がそれぞれ与えられている。
【００３７】
＜ＣＤＳ３１の構成について＞  
次にＣＤＳ３１の詳細について説明する。ＣＤＳ３１は、垂直信号線ＶＬＩＮ毎にキャパシタ素子５０、５１、ＭＯＳトランジスタＴＳ２を備えている。キャパシタ素子５０の一方の電極にはＭＯＳトランジスタＴＳ１のソース端が接続されている。同様にキャパシタ素子５１の一方の電極にはＭＯＳトランジスタＴＳ１のソース端が接続されている。すなわち、キャパシタ素子５０、５１の一方の電極はそれぞれ共通接続されている。ＭＯＳトランジスタＴＳ２のソース端には、キャパシタ素子５１の他方の電極が接続され、ドレイン端には基準電圧発生回路１８が発生する三角波の基準電圧ＶＲＥＦ、または暗時出力クランプ電圧のいずれかが与えられ、ゲートにはＳＴ１７からのスイッチ信号Ｓ２が与えられる。なお、基準電圧発生回路１８からの出力電圧は垂直信号線ＶＬＩＮ毎に対応するＭＯＳトランジスタＴＳ２のドレイン端にそれぞれ供給されている。また、垂直信号線ＶＬＩＮ毎に対応するＭＯＳトランジスタＴＳ２のゲートには、スイッチ信号Ｓ２がそれぞれ与えられている。そして、スイッチ信号Ｓ２は常時‘Ｈ’レベルであるため、ＭＯＳトランジスタＴＳ２は常時オン状態を維持する。すなわち、ＳＴ１７により、ＭＯＳトランジスタＴＳ２を介して基準電圧発生回路１８が発生した三角波の基準電圧ＶＲＥＦ、及び暗時出力クランプ電圧が、キャパシタ素子５０、５１にそれぞれ与えられる。
【００３８】
＜ＡＤＣ部３２の構成について＞  
次に、ＡＤＣ部３２の構成の詳細について説明する。ＡＤＣ部３２は、垂直信号線ＶＬＩＮ毎にインバータＩＮＶ６０（以下、ＩＮＶ６０と呼ぶ）、インバータＩＮＶ６１（以下、ＩＮＶ６１と呼ぶ）、ＭＯＳトランジスタＴＳ３、ＭＯＳトランジスタＴＳ４、及びキャパシタ素子６５を備えている。
【００３９】
ＩＮＶ６０の入力端にはキャパシタ素子５０の他方の電極が接続されている。そしてＩＮＶ６０の出力端にはキャパシタ６５の一方の電極端が接続されている。そして、ＭＯＳトランジスタＴＳ３のゲートには、ＳＴ１７からのスイッチ信号Ｓ３が与えられ、ドレイン端には、キャパシタ素子５０の他方の電極が接続され、ソース端にはＩＮＶ６０の出力端が接続されている。すなわち、キャパシタ素子５０の他方の電極とＭＯＳトランジスタＴＳ３のドレイン端とが共通接続されている。また、キャパシタ素子６５の一方の電極とＭＯＳトランジスタＴＳ３のソース端とが共通接続されている。そして、ＩＮＶ６０とＭＯＳトランジスタＴＳ３とでコンパレータＣＯＭＰ６３（以下、ＣＯＭＰ６３と呼ぶ）として機能する。また、垂直信号線ＶＬＩＮ毎に対応するＭＯＳトランジスタＴＳ３のゲートにスイッチ信号Ｓ３がそれぞれ与えられている。よって、ＭＯＳトランジスタＴＳ３がオン状態であるとＣＯＭＰ６３には負帰還がかかる。
【００４０】
ＩＮＶ６１の入力端にはキャパシタ素子６５の他方の電極が接続されている。そして、ＭＯＳトランジスタＴＳ４のゲートには、ＳＴ１７からのスイッチ信号Ｓ４が与えられ、ドレイン端には、キャパシタ素子６５の他方の電極が接続され、ソース端にはＩＮＶ６１の出力端が接続されている。すなわち、キャパシタ素子６５の他方の電極とＭＯＳトランジスタＴＳ４のドレイン端とが共通接続されている。そして、ＩＮＶ６１の出力端とＭＯＳトランジスタＴＳ４のソース端とが共通接続されている。そして、ＩＮＶ６１とＭＯＳトランジスタＴＳ４とでコンパレータＣＯＭＰ６４（以下、ＣＯＭＰ６４と呼ぶ）として機能する。また、垂直信号線ＶＬＩＮ毎に対応するＭＯＳトランジスタＴＳ４のゲートにスイッチ信号Ｓ４がそれぞれ与えられている。よって、ＭＯＳトランジスタＴＳ４がオン状態であるとＣＯＭＰ６４には負帰還がかかる。
【００４１】
また、共通接続されたＣＯＭＰ６４の出力端とＭＯＳトランジスタＴＳ４のソース端とがラッチ回路７０に接続されている。
【００４２】
＜ラッチ部３３について＞  
ラッチ部３３は垂直信号線ＶＬＩＮにそれぞれ対応した（ｎ＋１）個のラッチ回路７０を備える。そして、ラッチ回路７０には、垂直信号線ＶＬＩＮ１に接続された（ｍ＋１）個のピクセルから読み出され、上記ＡＤＣ部３２でＡ／Ｄ変換されたデジタル信号がラッチされる。すなわち、垂直信号線ＶＬＩＮ１に対応したラッチ回路７０がＣＯＭＰ６１の先に配置されている。また、垂直信号線ＶＬＩＮ２乃至（ｎ＋１）においても同様である。そして、ラッチ回路７０のそれぞれは１０ビットのデータをラッチすることができる。ラッチ回路７０にラッチされた１０ビットのデジタル信号は、図示せぬシフトレジスタ３４の動作によって、ＩＳＰ１４を経て出力される。なお、ラッチ部３３からＩＳＰ１４に転送される１０ビットのデジタル信号は、垂直信号線ＶＬＩＮ１乃至（ｎ＋１）に直交する水平方向の１ライン上にそれぞれ配置されたピクセル４０により得られた映像信号である。すなわち、ラッチ部３３はＩＳＰ１４に、垂直信号線ＶＬＩＮに直交し、水平方向に（ｎ＋１）個設けられたピクセル４０から読み出された映像信号を一括して転送する。
【００４３】
＜センサコア部１９の読み出し動作＞  
次に、上記説明したセンサコア部１９の読み出し動作について説明する。以下では、垂直信号線ＶＬＩＮに直交する水平方向の第１ライン上に配置され、且つ垂直信号線ＶＬＩＮ１に接続されたピクセル４０に着目して読み出し動作を説明する。
【００４４】
まず、画素部３０に光が一切当たっていない状態において（以下、暗時と呼ぶ）、基準電圧発生回路１８により暗時出力クランプ電圧を増加させた後、該暗時出力クランプ電圧を一定の値に保つ。これは、暗時において基準電圧発生回路１８が発生させる電圧を暗時基準レベルとすることで、フォトダイオードＰＤが受光した映像に応じたＡ／Ｄ１０ビット出力を、常にある一定のオフセット値を持った出力とするためである。なお、暗時において発生される電圧は、色で言うと例えば、黒色である。また、Ａ／Ｄ１０ビット出力とは、ＡＤＣ部３２よりピクセル４０から読み出した映像信号につき１０ビットのＡ／Ｄ変換を実行することで、センサコア部１９から１０ビットのデジタル信号で出力することである。そして、スイッチ信号Ｓ２は‘Ｈ’レベルであるため、ＭＯＳトランジスタＴＳ２は常時オンである。このため、キャパシタ素子５１が暗時出力クランプ電圧に充電される。また、基準電圧発生回路１８により暗時出力クランプ電圧が立ち上がり始めてから、暗時出力クランプ電圧が出力されている期間を暗時出力クランプ期間、そして暗時出力クランプ電圧が立ち上がり、その後一定の該暗時出力クランプ電圧で保持している期間を暗時出力クランプ電圧保持期間と呼ぶ。
【００４５】
また、暗時出力クランプ電圧をリセットしてから三角波の基準電圧ＶＲＥＦ振幅が立ち上がり始めるまで、及び三角波の基準電圧ＶＲＥＦ振幅をリセットしてから暗時出力クランプ電圧が立上り始めるまでの基準電圧発生回路１８による出力電圧をＶＲＥＦリセット電圧と呼ぶ。また、暗時出力クランプ電圧のリセットとは、暗時出力クランプ保持期間における電圧が立ち下がり、基準電圧発生回路１８が最低のレベルの電圧を出力することである。換言すれば、暗時出力クランプ期間の終点での値である。そして、三角波の基準電圧ＶＲＥＦ振幅のリセットとは、ＡＤＣ部３２によるＡ／Ｄ変換を終了すべく、基準電圧発生回路１８により三角波の基準電圧ＶＲＥＦが立ち下がり、該基準電圧発生回路１８が最低のレベルの電圧を出力することである。なお、リセット時における暗時出力クランプ電圧については後述する。
【００４６】
次に、垂直信号線ＶＬＩＮに直交する水平方向の第１ライン上に配置され、且つ垂直信号ＶＬＩＮ１に接続されたピクセル４０の信号を読み出すため、信号ＡＤＲＥＳ１を‘Ｌ’レベルから‘Ｈ’レベルとすることで、ＭＯＳトランジスタＴｂとＭＯＳトランジスタＴＬからなるソースフォロワ回路を動作させる。
【００４７】
次に一定期間フォトダイオードＰＤで光電変換して得た電荷を読み出す前に、検出部Ｎ１の暗電流などのノイズ信号を除去するためにまず、検出部リセットパルスＲＥＳＥＴ１を‘Ｌ’レベルから‘Ｈ’レベルへと切り替える。これにより、ＭＯＳトランジスタＴｃがオン状態に切り替わるため、検出部Ｎ１の電位は電圧ＶＤＤにセットされる。そして、垂直信号線ＶＬＩＮ１には電圧ＶＤＤに応じたリセットレベルが出力される。なお、リセットレベルとは、電位の基準となる検出部Ｎ１に、電荷がない状態のときの電位に応じたレベルを呼ぶ。
【００４８】
この時、ＳＴ１７によりスイッチ信号Ｓ１乃至Ｓ４をそれぞれ‘Ｌ’レベルから‘Ｈ’レベルへと切り替えることで、ＡＤＣ部３２のＣＯＭＰ６３、６４のＡ／Ｄ変換レベルを設定すると共に、キャパシタ素子５０には暗時出力クランプ電圧に加え、垂直信号線ＶＬＩＮ１に読み出されたリセットレベルが充電される。リセットレベルはスイッチ信号Ｓ３を‘Ｈ’レベルから‘Ｌ’レベルに切り替えた瞬間にキャパシタ素子５０に蓄積される。なおＡ／Ｄ変換レベルの設定とは、ＭＯＳトランジスタＴＳ３、及びＴＳ４により、ＣＯＭＰ６３、６４の出力が‘Ｌ’レベルから‘Ｈ’レベル、または‘Ｈ’レベルから‘Ｌ’レベルに切り替わる入力閾値電圧を設定することである。
【００４９】
次に、ＳＴ１７はスイッチ信号Ｓ１を‘Ｈ’レベルから‘Ｌ’レベルへと切り替えた後、信号ＲＥＡＤ１を‘Ｌ’レベルから‘Ｈ’レベルへと切り替えることで、ＭＯＳトランジスタＴｄをオン状態とし、フォトダイオードＰＤで蓄積した電荷に応じた電圧を検出部Ｎ１へと読み出す。このとき、垂直信号線ＶＬＩＮ１には電圧（電荷に応じた電圧＋電圧ＶＤＤに応じたリセットレベル）とした映像信号が読み出される。そして、信号ＲＥＡＤｍを‘Ｈ’レベルから‘Ｌ’レベルへと切り替えて、スイッチ信号Ｓ３を‘Ｌ’レベルに保ちつつ、スイッチ信号Ｓ４を‘Ｈ’レベルから‘Ｌ’レベルへと切り替えた後、スイッチ信号Ｓ１を‘Ｌ’レベルから‘Ｈ’レベルに切り替える。なお、スイッチ信号Ｓ２は常に‘Ｈ’レベルを維持している。そして、スイッチ信号Ｓ１を‘Ｌ’レベルから‘Ｈ’レベルに切り替えることにより、暗時出力クランプ電圧に加え、垂直信号線ＶＬＩＮ１に読み出された電圧（電荷に応じた電圧＋電圧ＶＤＤに応じたリセットレベル）がキャパシタ素子５１へと充電される。そして、スイッチ信号Ｓ１を‘Ｈ’レベルから‘Ｌ’レベルへと切り替えることで、キャパシタ素子５１には電圧（暗時出力クランプ電圧＋電荷に応じた電圧＋電圧ＶＤＤに応じたリセットレベル）が保持される。なお、キャパシタ素子５０の入力インピーダンスがキャパシタ素子５１に比べ高い。このため、キャパシタ素子５０には（暗時出力クランプ電圧＋電圧ＶＤＤに応じたリセットレベル）のみの電位が保持されている。
【００５０】
次に、基準電圧発生回路１８は暗時出力クランプ電圧をリセットした後、三角波の基準電圧ＶＲＥＦの振幅を増加させる。また、ＡＤＣ部３２は、ＣＯＭＰ６３の閾値電圧を利用して映像信号をデジタル信号へと変換する。すなわち、三角波の基準電圧ＶＲＥＦの振幅を増加させることで、三角波形をローレベルからハイレベルへと増加させ、ＣＯＭＰ６３、６４でＡ／Ｄ変換を行っている。このとき、基準電圧ＶＲＥＦの三角波形を１０ビットの０〜１０２３レベルのＡ／Ｄ変換レベルでスライスし、各Ａ／Ｄ変換レベルを１０ビットカウンタで判定している。ここで１０２４のレベルでスライスした際の最小単位を１ＬＳＢ（１／１０２４）とする。そして、６４ＬＳＢが暗時出力クランプ電圧に相当し、またリセット時における該暗時出力クランプ電圧、すなわちＶＲＥＦリセット電圧が０ＬＳＢに相当する。また、キャパシタ素子５０に充電されている電圧（暗時出力クランプ電圧＋電圧ＶＤＤに応じたリセットレベル）は、キャパシタ素子５１に充電されている電圧（電荷に応じた電圧＋暗時出力クランプ電圧＋電圧ＶＤＤに応じたリセットレベル）と極性が逆である。すなわち、電荷は、（キャパシタ素子５１の電圧−キャパシタ素子５０の電圧）となる。このため、暗時出力クランプ電圧、及びリセットレベルは、キャンセルされ、実質的にキャパシタ素子５１の映像信号のみがＡ／Ｄ変換される。なお、暗時出力クランプ電圧、及びリセットレベルを除去する動作をノイズキャンセル動作（ＣＤＳ動作）と呼ぶ。そして、このＣＤＳ動作とは、相関二重サンプリング動作を意味する。
【００５１】
そして、ＡＤＣ部３２で得られたデジタル信号は、ラッチ回路７０に保持される。そして、垂直信号線ＶＬＩＮに直交する水平方向の第２乃至第（ｎ＋１）ラインについても同様の読み出し動作を行う。その後、垂直信号線ＶＬＩＮに直交する水平方向の第１ライン上に配置されたピクセル４０から読み出した映像信号が、前述したように水平シフトレジスタ３４の動作に応じて、センサコア部１９からＩＳＰ１４へと出力される。以下、同様の読み出し動作が垂直信号線ＶＬＩＮに直交する水平方向の第（ｍ＋１）ラインまで行われる。
【００５２】
以下、本実施形態に係る固体撮像装置１が受光した映像信号を外部へ出力するまでの動作につき、図３を用いて説明する。図３は、本実施形態に係る固体撮像装置１において、垂直信号線ＶＬＩＮに直交する水平方向の第ｍラインのピクセル４０から読み出された映像信号がＤＯＵＴ１５により外部へ出力されるまでの各構成の動作タイミングを示すタイムチャートである。なお、本実施形態に係る固体撮像装置１は、ＶＣＯＰＬＬ１０が生成する内部クロックに同期して動作する。そして、画素部３０の電荷を読み出すタイミングに相当する垂直方向の同期パルス（信号ＡＤＲＥＳ、信号ＲＥＳＥＴ、信号ＲＥＡＤ）、及び読み出した映像信号をラッチ部３３、ＩＳＰ１４、及びＤＯＵＴが信号ＯＵＴＡ、信号ＯＵＴＢ、信号ＤＯＵＴとして出力する動作タイミングに相当する水平方向の同期パルスとがある。そして、垂直方向の同期パルスには、垂直帰線期間と垂直走査期間とがある。また水平方向の同期パルスには、水平帰線期間と水平走査期間とがある。特に本実施形態では、水平走査期間にのみ着目して説明する。更に、水平走査期間は、ラッチ回路３３、ＩＳＰ１４、及びＤＯＵＴ１５が映像信号を出力しない無効期間と、該映像信号を出力する有効期間とに分けられる。そして、無効期間である場合、信号ＨＢＬＫを‘Ｌ’レベルとし、有効期間である場合‘Ｈ’レベルとする。なお、以下説明する実施例では信号ＯＵＴＢが出力される期間を有効期間とする。また以下では、一例としてＴＧ１６により水平走査期間を３３６０（クロック、以下「ＣＫ」と呼ぶ）、無効期間を７６８ＣＫ、有効期間を２５９２ＣＫと設定された場合について説明する。
【００５３】
まず、時刻ｔ０において信号ＨＢＬＫが‘Ｌ’レベルとされ、検出部Ｎ１のリーク電流を除去するため、ＳＴ１７は信号ＲＥＳＥＴｍを‘Ｌ’レベルから‘Ｈ’レベルへと切り替える。そして、時刻ｔ１において信号ＨＢＬＫが‘Ｌ’レベルから‘Ｈ’レベルへとされる。そして、時刻ｔ２で、ＳＴ１７は信号ＲＥＳＥＴｍを‘Ｈ’レベルから‘Ｌ’レベルへと切り替える。なお、前述したようにＴＧ１６がＳＴ１７に対し、各信号の制御を行っている。また時刻ｔ０から時刻ｔ７の間において、垂直信号線ＶＬＩＮに直交する水平方向の第（ｍ−２）ラインで読み出され、Ａ／Ｄ変換された映像信号が、信号ＯＵＴＡ、信号ＯＵＴＢ、そして信号ＤＯＵＴとしてラッチ部３３、ＩＳＰ１４、及びＤＯＵＴ１５から出力される。そして、時刻ｔ２において、垂直信号線ＶＬＩＮに直交する水平方向の第（ｍ−１）ライン上に配置され、（ｎ＋１）個設けられたピクセル４０からそれぞれ読み出された映像信号をＡ／Ｄ変換するため、基準電圧発生回路１８は三角波の基準電圧ＶＲＥＦを立ち上げる。その後、基準電圧発生回路１８により、時刻ｔ２まで三角波の基準電圧ＶＲＥＦの振幅が上昇される。そして、時刻ｔ３において、垂直信号線ＶＬＩＮに直交する水平方向の第（ｍ−１）ライン上に配置されたピクセル４０から読み出された映像信号のＡ／Ｄ変換を終了すべく、基準電圧発生回路１８は三角波の基準電圧ＶＲＥＦの出力を止める。そして、時刻ｔ４において、基準電圧ＶＲＥＦはＶＲＥＦリセット電圧となる。なお、前述したように時刻ｔ１から時刻ｔ６までＩＳＰ１４が信号ＯＵＴＢを出力する期間が有効期間とする。また、時刻ｔ２から時刻ｔ７まで、ＤＯＵＴ１５により映像信号が信号ＤＯＵＴとして外部へと出力される。
【００５４】
そして、時刻ｔ６において、ＩＳＰ１４により前述した映像信号処理が行われた映像信号の信号ＯＵＴＢとしての出力が終了すると、信号ＨＢＬＫは‘Ｈ’レベルから‘Ｌ’レベルへと切り替わる。
【００５５】
すなわち時刻ｔ６になると有効期間から無効期間に切り替わり、時刻ｔ８において、基準電圧発生回路１８は暗時出力クランプ電圧を立ち上げ、時刻ｔ９において該暗時出力クランプ電圧の値を一定に保つ。その後、時刻ｔ１０において、ＳＴ１７は垂直信号線ＶＬＩＮに直交する水平方向の第ｍラインを選択すべく、信号ＡＤＲＥＳｍを‘Ｌ’レベルから‘Ｈ’レベルへと切り替える。そして、時刻ｔ１１において、ＳＴ１７はスイッチ信号Ｓ１、Ｓ３、Ｓ４を‘Ｌ’レベルから‘Ｈ’レベルへと切り替える。なお、前述したが、スイッチ信号Ｓ２は常時‘Ｈ’レベルである。このため、ＭＯＳトランジスタＴＳ２は常時オンである。これにより、キャパシタ素子５０には、暗時出力クランプ電圧に加え電圧ＶＤＤに応じたリセットレベルが充電される。そして、ＳＴ１７は時刻ｔ１２でスイッチ信号Ｓ３を‘Ｈ’レベルから‘Ｌ’レベルへと切り替える。これによりＣＯＭＰ６３のＡ／Ｄ変換レベルが設定される。引き続き、ＳＴ１７は時刻ｔ１３においてスイッチ信号Ｓ１を‘Ｈ’レベルから‘Ｌ’レベルへと切り替えることで、キャパシタ素子５０の電位を電圧（電圧ＶＤＤに応じたリセットレベル＋暗時出力クランプ電圧）に保持する。
【００５６】
そして、垂直信号線ＶＬＩＮに直交する水平方向の第ｍライン上に配置され、ピクセル４０のフォトダイオードＰＤに蓄積された電荷を垂直信号線ＶＬＩＮに読み出すため、ＳＴ１７は時刻ｔ１４で信号ＲＥＡＤｍを‘Ｌ’レベルから‘Ｈ’レベルへと切り替える。これにより、ＭＯＳトランジスタＴｂを介して、垂直信号線ＶＬＩＮに、電圧（電荷に応じた電圧＋電圧ＶＤＤに応じたリセットレベル）が読み出される。その後、ＳＴ１７は時刻ｔ１５において、信号ＲＥＡＤｍを‘Ｈ’レベルから‘Ｌ’レベルへと切り替え、時刻ｔ１７においてスイッチ信号Ｓ１を‘Ｌ’レベルから‘Ｈ’レベルへと切り替える。これにより、垂直信号線ＶＬＩＮに読み出された電圧（電荷に応じた電圧＋電圧ＶＤＤに応じたリセットレベル）がＭＯＳトランジスタＴＬを通過し、暗時出力クランプ電圧に加え、キャパシタ素子５１に充電される。また時刻ｔ１６において、スイッチ信号Ｓ４を‘Ｈ’レベルから‘Ｌ’レベルへと切り替える。これにより、ＣＯＭＰ６４のＡ／Ｄ変換レベルが設定される。そしてＳＴ１７は、時刻ｔ１８において、信号ＡＤＲＥＳｍを‘Ｈ’レベルから‘Ｌ’レベルへと切り替え、またスイッチ信号Ｓ１を ‘Ｈ’レベルから‘Ｌ’レベルへと切り替える。これは、垂直信号線ＶＬＩＮに、新たに読み出された電荷に応じた電圧が、ＣＤＳ３１を含むＡＤＣ部３２、ラッチ部３３に転送されることを防ぐためである。また、時刻ｔ１２から時刻ｔ１８までの期間をＣＤＳ期間と呼ぶ。また、時刻ｔ１９で、基準電圧発生回路１８が出力する暗時出力クランプ電圧をリセットし、時刻ｔ２０において暗時出力クランプ電圧をＶＲＥＦリセット電圧とする。
【００５７】
また時刻ｔ２１において、垂直信号線ＶＬＩＮに直交する水平方向の第（ｍ＋１）ライン上に配置されたピクセル４０から電荷を読み出すべく、信号ＲＥＳＥＴ（ｍ＋１）を‘Ｌ’レベルから‘Ｈ’レベルへと切り替える。そして、時刻ｔ２３において信号ＲＥＳＥＴ（ｍ＋１）を‘Ｈ’レベルから‘Ｌ’レベルへと切り替える。
【００５８】
また、時刻ｔ２１から時刻ｔ２６までの間において、シフトレジスタ３４の動作に応じて、ラッチ部３３から出力された１０ビットのデジタル信号が、信号ＯＵＴＡとしてＩＳＰ１４へと入力される。なお、信号ＯＵＴＡとして出力される信号は、垂直信号線ＶＬＩＮに直交する水平方向の第（ｍ−１）ライン上に配置されたピクセル４０から読み出され、その後時刻ｔ２から時刻ｔ３までに三角波の基準電圧ＶＲＥＦによってＡ／Ｄ変換された映像信号である。そして、ＩＳＰ１４は、ラッチ部３３から供給されたデジタル信号につき、受信した順に前述した処理を行い、該処理をした１０ビットのデジタル信号を信号ＯＵＴＢとしてＤＯＵＴ１５へ出力する。つまり、ＩＳＰ１４は、ラッチ回路３３から信号ＯＵＴＡとして転送された映像信号につき、一括して映像信号処理を行う。そして、時刻ｔ２２から時刻ｔ２７までの間において、ＩＳＰ１４は、上記映像信号処理を実行した１０ビットのデジタル信号につき、信号ＯＵＴＢとしてＤＯＵＴ１５へ入力する。その後、時刻ｔ２３から時刻ｔ２８までの間において、ＤＯＵＴ１５から出力された１０ビットのデジタル信号が信号ＤＯＵＴとして固体撮像装置１から出力される。
【００５９】
そして、有効期間内における、時刻ｔ２３から時刻ｔ２４までの間において、三角波の基準電圧ＶＲＥＦにより、垂直信号線ＶＬＩＮに直交する水平方向の第ｍライン上に配置されたピクセル４０から読み出された映像信号をＡ／Ｄ変換する。そして、Ａ／Ｄ変換された映像信号は、ラッチ回路７０にラッチされ、次の有効期間内でシフトレジスタ３４の動作によりＩＳＰ１４へと出力される。
【００６０】
なお、時刻ｔ２７を過ぎると、有効期間から無効期間へと切り替わる。すなわち、時刻ｔ２７を越えた無効期間においても、上記動作が行われる。
【００６１】
＜本実施形態に係る効果＞  
上記本実施形態に係る構成であると、以下説明する（１）の効果を奏することができる。
【００６２】
（１）動作信頼性を向上することが出来る（その１）。
【００６３】
本実施形態に係る固体撮像装置１の効果につき、従来例と比較しつつ説明する。図４に、従来例に係る固体撮像装置１の各構成の動作タイミングをタイムチャートで示す。また、図３に示す動作タイミングと共通する部分については説明を省略する。また、本実施形態と従来例にそれぞれ係る固体撮像装置１の構成において同一の機能を有するブロックについては、同一の符号を用いて説明する。
【００６４】
図示するように、時刻ｔ５において基準電圧発生回路１８により暗時出力クランプ電圧が立ち上がる。そして時刻ｔ６から時刻ｔ１７の期間において、基準電圧発生回路１８により該暗時出力クランプ電圧の値を一定に保たれる。そして時刻ｔ１７になると、基準電圧発生回路１８により暗時出力クランプ電圧が下がり始め、時刻ｔ１８において、該暗時出力クランプ電圧がＶＲＥＦリセット電圧となる。つまり基準電圧発生回路１８は、ラッチ回路３３、ＩＳＰ１４、及びＤＯＵＴ１５からそれぞれ信号ＯＵＴＡ、信号ＯＵＴＢ、及び信号ＤＯＵＴが出力される時刻ｔ０から時刻ｔ９までの期間内に、暗時出力クランプ電圧の出力を開始する。なお、時刻ｔ０から時刻ｔ９の期間における信号ＯＵＴＡ、信号ＯＵＴＢ、及び信号ＤＯＵＴは垂直信号線ＶＬＩＮに直交する水平方向の第（ｍ−２）ライン上に配置されたピクセル４０から読み出された映像信号である。
【００６５】
つまり、従来の構成であると暗時出力クランプ期間が有効期間と重なっている。すなわち、上記説明した垂直信号線ＶＬＩＮに直交する水平方向の第ｍライン上に配置されたピクセル４０の読み出し動作が、有効期間のタイミングと重複する。また従来例に係る固体撮像装置１においても、以降、垂直信号線ＶＬＩＮに直交する水平方向の第（ｍ＋１）ラインのピクセル４０についても上記説明した読み出し動作が行われる。
【００６６】
このため、従来例に係る固体撮像装置１であると、以下の問題が起こる。ＩＳＰ１４はラッチ部３３から信号ＯＵＴＡとして供給された１０ビットのデジタル信号につき上記映像信号処理を実行する際、ノイズ（以下、ＩＳＰノイズと呼ぶ）を発生する。また、暗時出力クランプ電圧が出力される時刻ｔ５以降においても、ＩＳＰ１４はＩＳＰノイズを発生する。特に、信号ＯＵＴＡにつき、前述した映像信号処理を終了する際、ＩＳＰ１４は非常に大きいＩＳＰノイズを発生する。そして図示するように、従来例に係る固体撮像装置１の動作タイミングであると、暗時出力クランプ期間における、時刻ｔ７において、信号ＯＵＴＡが終了している。すなわち、ＩＳＰ１４による信号ＯＵＴＡの映像信号処理が終了している。
【００６７】
また、ＤＯＵＴ１５もＩＳＰ１４と同様に信号ＤＯＵＴを出力する際にノイズ（以下、ＤＯＵＴノイズと呼ぶ）発生し、特に該信号ＤＯＵＴの出力が終了する際、非常に大きいＤＯＵＴノイズが発生する。そして、従来例に係る固体撮像装置１の動作タイミングであると、暗時出力クランプ期間における、時刻ｔ１０において信号ＤＯＵＴの出力が終了している。
【００６８】
そして、前述したように電荷の電圧に応じた１０ビットのデジタル信号が、ＩＳＰ１４において処理され、その後ＤＯＵＴ１５から出力されることで上記ＩＳＰノイズ、及びＤＯＵＴノイズが生じる。そしてこれらノイズにより、暗時出力クランプ電圧にＩＳＰノイズ、及びＤＯＵＴノイズが混入する。
【００６９】
またＩＳＰノイズ、及びＤＯＵＴノイズの大小は、ピクセル４０が受光し、その後、フォトダイオードＰＤにて光電変換された電荷に応じて変化する。つまり、映像信号の強度の変化が大きいとＩＳＰノイズ、及びＤＯＵＴノイズが大きくなる。そして、ＩＳＰノイズ、及びＤＯＵＴノイズは、映像信号によって変化するためランダムノイズとなる。特にＩＳＰ１４は、出力のドライバサイズを大きくして、大きな外部負荷を駆動できるようにしているため、ＤＯＵＴノイズのノイズ量は、例えば４ｍＡのドライブ能力をもつ出力においてＩＳＰ１４が発生するＩＳＰノイズの約２倍である。従って、固体撮像装置１により低照度の被写体を撮影した場合該暗時出力クランプ電圧が低下する。
【００７０】
一方、高照度の被写体を撮影した場合、該被写体の映像信号の電圧が最大となる。すなわち、この場合、映像信号の強度の変化が小さい。これにより、ＡＤＣ部３２において変換された１０ビットのデジタル信号につき映像信号処理を実行するＩＳＰ１４内に存在する複数のＭＯＳトランジスタ、及びＤＯＵＴ１５が出力端の先に設けられたＭＯＳトランジスタの殆どがオン状態のまま状態が変化しない。つまり、ＤＯＵＴ１５が信号ＤＯＵＴを出力する出力端の先に設けられたＭＯＳトランジスタにおいてＤＯＵＴノイズが小さくなり、またＩＳＰ１４におけるＩＳＰノイズも小さくなる。このため、暗時出力クランプ電圧に対するＩＳＰノイズ、及びＤＯＵＴノイズの混入量が上記低照度の被写体を撮影した場合に比べ少なくなるため、該暗時出力クランプ電圧は該低照度の時の暗時出力クランプ電圧に比べ大きくなる。そして、特に暗時出力クランプ電圧の立ち上がり期間において、上記ＩＳＰノイズ、及びＤＯＵＴノイズが発生すると、これら暗時出力クランプ電圧の変動は大きくなる。図４において、時刻ｔ５から時刻ｔ６までの期間である。
【００７１】
なお、ＩＳＰノイズ及びＤＯＵＴノイズが終了する場合だけでなく、開始される場合も同様に大きなノイズが発生される。すなわち、暗時出力クランプ期間において、ＩＳＰノイズ及びＤＯＵＴノイズの開始がある場合も、該ＩＳＰノイズ及びＤＯＵＴノイズが暗時出力クランプ電圧に混入するため、該暗時出力クランプ電圧は変動する。
【００７２】
このように、暗時出力クランプ電圧に非常に大きなＩＳＰノイズや、ＤＯＵＴノイズの混入、または逆にＤＯＵＴノイズ、及びＩＳＰノイズが発生しないことにより、暗時出力クランプ電圧の変動が生じる。すなわち、例えば一枚の映像に対し、上記説明した暗時出力クランプ電圧のバラつきが生じることで、ストリーキングノイズが発生する。
【００７３】
この点につき、本実施形態に係る固体撮像装置１の動作タイミングであると、上記ストリーキングノイズの発生を抑制することができる。本実施形態に係る固体撮像装置１であると、ラッチ部３３、ＩＳＰ１４、及びＤＯＵＴ１５から信号ＯＵＴＡ、信号ＯＵＴＢ、及び信号ＤＯＵＴとした映像信号の出力が終了するタイミングと、暗時出力クランプ電圧の立ち上がりタイミングをずらしている。つまり図３に示すように、基準電圧発生回路１８が暗時出力クランプ電圧を発生させているタイミングにおいて、ラッチ回路３３、ＩＳＰ１４、ＤＯＵＴ１５から出力される信号ＯＵＴＡ、信号ＯＵＴＢ、及び信号ＤＯＵＴが終了することがない。また、ＩＳＰ１４が信号ＯＵＴＡにつき、映像信号処理の実行タイミングが開始、及び終了することがない。すなわち、従来例で発生するような、終了時に発生する大きなノイズが暗時出力クランプ電圧に混入することがない。このため、例え撮影時に低照度と高照度とが混在した被写体を撮影したとしても、暗時出力クランプ電圧の強度が大小バラつく事を抑制できるため、ストリーキングの発生を回避することができる。また、本実施形態に係る固体撮像装置１の動作タイミングであると、暗時出力クランプ期間において、信号ＯＵＴＡ、信号ＯＵＴＢ、及び信号ＤＯＵＴが開始、及び終了することがない。また、すなわち、暗時出力クランプ電圧にＩＳＰノイズ、及びＤＯＵＴノイズが混入する事がない。
【００７４】
またなお、暗時出力クランプ電圧が発生している期間において、信号ＯＵＴＡ、信号ＯＵＴＢ、及び信号ＤＯＵＴが継続的に出力されていれば、それぞれの動作タイミングをずらさなくてもよい。すなわち、暗時出力クランプ電圧の立ち上がる時刻から、該暗時出力クランプ電圧が立ち下がり、暗時出力クランプ電圧の電圧値がＶＲＥＦリセット電圧になる時刻までの期間において、信号ＯＵＴＡ、信号ＯＵＴＢ、及び信号ＤＯＵＴが途中終了することなく継続的に出力されていれば、それでもよい。なぜなら前述したように、ＩＳＰノイズ、及びＤＯＵＴノイズは、ＩＳＰ１４での映像信号処理の実行、及び固体撮像装置１から出力する際に発生するノイズに比べ、それぞれが終了、または開始する時点でのノイズが大きいからである。すなわち、ＩＳＰノイズやＤＯＵＴノイズと暗時出力クランプ電圧を発生させる動作タイミングとをずらすことが好ましいが、それぞれ無視できる程のノイズであるため、途中で終了、及び開始さえしなければ、ＩＳＰノイズ、及びＤＯＵＴノイズに、暗時出力クランプ電圧が発生される動作タイミングが重なっていてもよい。
【００７５】
なお、ＴＧ１６により設定される水平走査期間、有効期間、及び無効期間の長さは上記一例に限られない。つまり、本実施形態に係る固体撮像装置１が出力端から出力するデジタル信号の有効画素数を落とすことで、有効期間に出力されるデジタル信号を少なくすることが出来る。すなわち、水平走査期間の長さを維持しつつ、有効期間の長さを減らすことで無効期間を長くすることも可能である。例えば、ピクセル４０に対し、１／２間引き動作を行うと水平走査期間の３３６０ＣＫに対し、無効期間は２０６４ＣＫ、有効期間は１２９６ＣＫとなる。更に、ピクセル４０に対し、１／４間引き動作を行うと水平走査期間は３３６０ＣＫに対し、無効期間は２６６２ＣＫ、有効期間は６９８ＣＫとなる。
【００７６】
なお、間引き動作とは、例えば１／４とすると、出力するピクセル４０からの映像信号を４つ置きに選択することである。そしてこの間引き動作は、図１に示す水平方向、及び垂直方向共に行われる。これにより、固体撮像装置１の有する有効画素数にくらべ、出力画素数が減少するがフレーム単位での高速動作が可能となる。
【００７７】
＜変形例＞  
図５は、本実施形態に係る固体撮像装置１の変形例であって、垂直信号線ＶＬＩＮに直交する水平方向の第ｍラインのピクセル４０から読み出した映像信号をＤＯＵＴ１５が出力するまでの各構成の動作タイミングを示すタイムチャートである。図５は、図３において、有効期間内にＡＤＣ部３２により行われていた映像信号のＡ／Ｄ変換を、無効期間内に行うよう動作タイミングをずらしたものである。すなわち、基準電圧発生回路１８により、無効期間内に暗時出力クランプ電圧に加え、ＡＤＣ部３２によりＡ／Ｄ変換のため三角波の基準電圧ＶＲＥＦを発生させる。なお、ＡＤＣ部３２によるＡ／Ｄ変換の動作タイミングは、センサコア部１９の動作タイミングを制御するＳＴ１７、及び該ＳＴ１７に動作タイミングを指示するＴＧ１６により制御される。
【００７８】
また以下説明において、図３に示す動作タイミングと共通する部分については省略する。なお、本実施形態と該本実施形態の変形例にそれぞれ係る固体撮像装置１の構成は同一であるため、同一の符号を用いて説明する。
【００７９】
まず、基準電圧発生回路１８による暗時出力クランプ電圧、及びＡＤＣ部３２によるＡ／Ｄ変換のための三角波の基準電圧ＶＲＥＦを無効期間内にそれぞれ発生させるため、水平走査期間における無効期間を、有効期間に比べ大きくする。以下では、一例としてＴＧ１６により水平走査期間を５４５８ＣＫ、無効期間を２８６６ＣＫ、有効期間を２５９２ＣＫと設定された場合について説明する。すなわち、有効期間の長さは、上記第１の実施形態の有効期間と同一であり、無効期間を長くするため、水平走査期間を長くした場合である。なお、水平走査期間のうち、時刻ｔ０から時刻ｔ５、及び時刻ｔ７から時刻ｔ２４までを無効期間、そして時刻ｔ５から時刻ｔ７、及び時刻ｔ２４から時刻ｔ２６までを有効期間とする。なお、便宜上、垂直信号線ＶＬＩＮに直交する水平方向の第ｍライン上に配置されたピクセル４０に入力される信号ＲＥＳＥＴｍが‘Ｈ’レベルになるタイミングを、無効期間の始まりとし、時刻ｔ０とする。
【００８０】
図示するように、本実施形態の変形例に係る固体撮像装置１は、時刻ｔ０から時刻ｔ２０まで、図３における時刻ｔ０乃至時刻ｔ２３までの動作をおこなう。
【００８１】
そして、基準電圧発生回路１８は、三角波の基準電圧ＶＲＥＦを、時刻ｔ２０から時刻ｔ２１において発生させる。そして、時刻ｔ２２において、三角波の基準電圧ＶＲＥＦはＶＲＥＦリセット電圧となる。すなわち、垂直信号線ＶＬＩＮに直交する水平方向の第（ｍ−１）ライン上に配置されたピクセル４０から読み出された映像信号に対し、基準電圧発生回路１８が三角波の基準電圧ＶＲＥＦを発生させることで、ノイズがキャンセルされた映像信号をＡＤＣ部３２によりＡ／Ｄ変換させる。そして、その後、デジタル信号はラッチ部３３でラッチされる。
【００８２】
そして、時刻ｔ２３から時刻ｔ２７まで、図３における時刻ｔ２１乃至ｔ２８と同様に、垂直信号線ＶＬＩＮに直交する水平方向の第（ｍ−１）ライン上に配置されたピクセル４０から読み出された映像信号につきラッチ回路３３からＩＳＰ１４へと信号ＯＵＴＡ、ＩＳＰ１４が信号ＯＵＴＢ、そしてＤＯＵＴ１５が信号ＤＯＵＴとしてそれぞれ映像信号を出力する。
【００８３】
＜変形例に係る効果＞  
上記本実施形態の変形例に係る構成であると、上記（１）の効果に加え、以下（２）の効果を奏することが出来る。
【００８４】
（２）動作信頼性を向上できる（その２）
無効期間内に、暗時出力クランプ電圧に加え、Ａ／Ｄ変換のための三角波の基準電圧ＶＲＥＦを発生させることで、該暗時出力クランプ電圧の変動のみならず、該三角波の基準電圧ＶＲＥＦが変動することから防ぐ事ができる。本実施形態の変形例に係る固体撮像装置１であると、信号ＯＵＴＡ、信号ＯＵＴＢ、信号ＤＯＵＴが、ラッチ回路３３、ＩＳＰ１４、及びＤＯＵＴ１５からそれぞれ出力される動作タイミングと、ピクセル４０から読み出され、その後、ＡＤＣ部３２により映像信号がＡ／Ｄ変換される動作タイミングをずらしている。
【００８５】
これにより、ＩＳＰ１４における前述したような映像信号処理や、ＤＯＵＴ１５からの信号ＤＯＵＴを出力した際に発生されるＩＳＰノイズや、ＤＯＵＴノイズによる、三角波の基準電圧ＶＲＥＦの変動を招く事を回避することができる。すなわち、ストリーキングを抑制することができる。
【００８６】
なお、図３では信号ＯＵＴＡ、信号ＯＵＴＢ、及び信号ＤＯＵＴが暗時出力クランプ期間と重なっていない場合について説明したが、場合によっては少なくとも信号ＯＵＴＡ、または信号ＤＯＵＴのいずれか一方が暗時出力クランプ期間と重なっていなければ足りる。
【００８７】
[第２の実施形態]  
次に、この発明の第２の実施形態に係る固体撮像装置、及びその駆動方法について説明する。本実施形態においても、上記第１の実施形態と同様、ＣＭＯＳイメージセンサを例に挙げて説明する。本実施形態は、上記第１の実施形態において、ＤＯＵＴ１５が信号ＤＯＵＴを、シリアル差動方式（ＤＯＵＴ＋／ＤＯＵＴ−）により出力されるようにしたものである。すなわち、ＤＯＵＴ１５は、図示せぬパラレル／シリアル変換器、及び差動出力回路を備える。そして該差動出力回路はオペアンプによって構成される。シリアル／パラレル変換器は、ＩＳＰ１４からパラレル信号として与えられた映像信号を、シリアル信号としてオペアンプへと供給する。そしてオペアンプには振幅が同じで、位相が反転した信号がそれぞれ入力される。すなわち、シリアル／パラレル変換器は信号線ＤＯＵＴ＋と信号線ＤＯＵＴ−とで同振幅で逆位相の信号を送信し、その後オペアンプに入力される。ここで、上記説明した差動出力回路は電源変動が少なく、出力ノイズが殆ど発生しないという特徴がある。これは例え信号線ＤＯＵＴ＋、及びＤＯＵＴ−にそれぞれノイズが含まれていたとしても、互いの信号は逆位相であるため相殺されるためである。なお、その他構成については、上記第１の実施形態における固体撮像装置１と同一であるので説明を省略する。
【００８８】
以下、本実施形態に係る固体撮像装置１の読み出し動作について図６を用いて説明する。図６は、本実施形態に係る固体撮像装置１の変形例であって、垂直信号線ＶＬＩＮに直交する水平方向のｎラインのピクセル４０から読み出した映像信号をＤＯＵＴ１５が出力するまでの各構成の動作タイミングを示したタイムチャートである。なお、以下説明において、図３に示す動作タイミングと共通する部分については省略する。
【００８９】
図示するように、ＤＯＵＴ１５によりシリアル出力される信号ＤＯＵＴが、無効期間、有効期間問わず、常時固体撮像装置１から出力されている。すなわち、暗時出力クランプ期間、及びＡ／Ｄ変換期間においてもＤＯＵＴ１５から信号ＤＯＵＴが出力される。また、図示するようにＤＯＵＴ１５が信号ＤＯＵＴとして映像信号を出力することで、ＤＯＵＴノイズが発生する。しかし、パラレル出力と異なり、シリアル出力であると、ラッチ部３３から転送された１０ビットの映像信号全てが同時に出力されず、先頭のビットから出力される。このため、上記第１の実施形態におけるパラレル出力よりも、本実施形態に係る固体撮像装置１のシリアル出力によるＤＯＵＴノイズの方が小さい。
【００９０】
＜本実施形態に係る効果＞  
上記本実施形態に係る構成であると、上記第１の実施形態における（１）の効果に加え、以下の効果を奏することが出来る。
【００９１】
（３）動作信頼性を向上できる（その３）
本実施形態に係る固体撮像装置１によると、ＤＯＵＴ１５が信号ＤＯＵＴとして映像信号を出力する際に発生されるＤＯＵＴノイズが、パラレル出力よりも小さい。これは、固体撮像装置１からの出力時に、電流変動がパラレル出力時よりも小さいためである。このため、信号ＤＯＵＴを常時出力しても、暗時出力クランプ電圧、及び三角波の基準電圧ＶＲＥＦの変動が小さい。すなわち、これら電圧の変動によるストリーキングノイズを抑制することが可能となる。
【００９２】
＜変形例＞  
次に本実施形態の変形例に係る固体撮像装置１について説明する。本実施形態の変形例は、本実施形態において、上記第１の実施形態の変形例と同様に暗時出力クランプ期間に加え、Ａ／Ｄ変換を無効期間内で行うものである。すなわち、無効期間において基準電圧発生回路１８により、映像信号をＡ／Ｄ変換するために用いられる三角波の基準電圧ＶＲＥＦが発生される。なお、本実施形態の変形例に係る固体撮像装置１は、本実施形態に係る固体撮像装置１と構成が同一であるため、説明を省略する。
【００９３】
そして、図７は、本実施形態に係る固体撮像装置１の変形例であって、垂直信号線ＶＬＩＮに直交する水平方向の第ｍライン上に配置されたピクセル４０から読み出した映像信号を、ＤＯＵＴ１５が出力するまでの各構成の動作タイミングを示したタイムチャートである。
【００９４】
図７は本実施形態において、上記第１の実施形態における変形例と同様に、有効期間内にＡＤＣ部３２により行われていたＡ／Ｄ変換を、無効期間内に行うよう動作タイミングをずらしたものである。すなわち、無効期間内に基準電圧発生回路１８により暗時出力クランプ電圧の発生に加え、Ａ／Ｄ変換による動作タイミングが行われるものである。また、その他動作タイミングは、上記本実施形態で説明した図６に示す動作タイミングと共通であるため、説明は省略する。なお、ＡＤＣ部３２によるＡ／Ｄ変換の動作タイミングは、センサコア部１９の動作タイミングを制御するＳＴ１７、及び該ＳＴ１７に動作タイミングを指示するＴＧ１６により制御される。
【００９５】
＜本実施形態に係る効果＞  
上記本実施形態の変形例に係る構成であると、上記（１）、（２）、及び（３）の効果に加え、以下（４）の効果を奏する事が出来る。
【００９６】
（４）動作信頼性を向上できる（その４）
本実施形態において、上記第１の実施形態に係る変形例と同様に、無効期間内にＡＤＣ部３２によるＡ／Ｄ変換を行うことで、ＩＳＰノイズがＡ／Ｄ変換を行うために用いられる三角波の基準電圧ＶＲＥＦに混入されることを回避できる。このため、三角波の基準電圧ＶＲＥＦがＩＳＰノイズに応じて、変動することが少なくなる。また、前述したようにＤＯＵＴノイズが小さいため、上記第１の実施形態の変形例と同様に、たとえ暗時出力クランプ期間、及びＡＤＣ部３２によるＡ／Ｄ変換が実行される期間内に、信号ＤＯＵＴが出力されていてもよい。
【００９７】
なお、上記第１実施形態では、ＩＳＰ１４が信号ＯＵＴＢを出力する期間を有効期間としたが、ＤＯＵＴ１５が信号ＤＯＵＴを外部に出力する期間であってもよい。
【００９８】
なお、上記第１、２実施形態において、ラッチ部３３からＩＳＰ１４に転送される信号ＯＵＴＡ、及びＤＯＵＴ１５が出力する信号ＤＯＵＴが、それぞれ暗時出力クランプ期間に終了するだけでなく、開始しないようタイミングをずらす必要がある。なぜなら、上記信号の終了時と同様、開始時においてもＩＳＰノイズ、及びＤＯＵＴノイズが非常に大きくなり、暗時出力クランプ電圧、及び三角波の基準電圧ＶＲＥＦの値が変動してしまうからである。
【００９９】
なお、本願発明は上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出されうる。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出されうる。
【図面の簡単な説明】
【０１００】
【図１】この発明の第１の実施形態に係る固体撮像装置（ＣＭＯＳイメージセンサ）の構成例のブロック図。
【図２】この発明の第１の実施形態に係るセンサコア部の回路図。
【図３】この発明の第１の実施形態に係る固体撮像装置の動作を示したタイミングチャート。
【図４】固体撮像装置の動作を示したタイミングチャート。
【図５】この発明の第１の実施形態の変形例に係る固体撮像装置の動作を示したタイミングチャート。
【図６】この発明の第２の実施形態に係る固体撮像装置の動作を示したタイミングチャート。
【図７】この発明の第２の実施形態の変形例に係る固体撮像装置の動作を示したタイミングチャート。
【符号の説明】
【０１０１】
１…固体撮像装置、１０…クロック制御回路（ＶＣＯＰＬＬ）、１２…コマンド入出力部、１３…シリアルインターフェース、１４…映像処理装置回路（ＩＳＰ）、１５…データ出力インターフェース（ＤＯＵＴ）、１６…基準タイミング発生回路（ＴＧ）、１７…センサ駆動タイミング発生回路（ＳＴ）、１８…基準電圧発生回路、１９…センサコア部、２０…レンズ、３０…画素部、３１…キャンセル回路（ＣＤＳ）、３２…ＡＤ変換回路（ＡＤＣ部）、３３…ラッチ部、３４…水平シフトレジスタ、４０…画素（ピクセル）、４１…バイアス発生回路、５０、５１、６５…キャパシタ素子、６１、６２…ＩＮＶ、６３、６４…コンパレータ（ＣＯＭＰ）、７０…ラッチ回路
【図１】
2010041655.tif 000003
【図２】
2010041655.tif 000004
【図３】
2010041655.tif 000005
【図４】
2010041655.tif 000006
【図５】
2010041655.tif 000007
【図６】
2010041655.tif 000008
【図７】
2010041655.tif 000009