(57)【要約】【課題】ワイドギャップ半導体素子を動作させる半導体装置の動作方法であって、積層欠陥の発生による素子破壊を招くことなく簡単に実現できるものを提供すること。【解決手段】この発明の半導体装置の動作方法では、ワイドギャップ半導体素子の通電開始時に通電電流Ｉを或る電流上昇率でゼロから定格電流Ｉｎまで上昇させる。ワイドギャップ半導体素子内の積層欠陥の発生によるワイドギャップ半導体素子の破壊を防止するように、通電電流Ｉをゼロから定格電流Ｉｎまで上昇させるソフトスタート時間ｔｓを０．５秒から１０秒までの範囲内に設定する。【選択図】図１
2010238940.tif 000002
【特許請求の範囲】
【請求項１】
ワイドギャップ半導体素子の通電開始時に通電電流を或る電流上昇率でゼロから定格電流まで上昇させる半導体装置の動作方法であって、
上記ワイドギャップ半導体素子内の積層欠陥の発生による上記ワイドギャップ半導体素子の破壊を防止するように、上記通電電流をゼロから定格電流まで上昇させるソフトスタート時間を０．５秒から１０秒までの範囲内に設定することを特徴とする半導体装置の動作方法。
【請求項２】
請求項１に記載の半導体装置の動作方法において、
上記ゼロから定格電流まで範囲の或る電流の値をＩ１とし、上記電流上昇率をｄＩ／ｄｔとしたとき、
０．５秒＜（Ｉ１÷（ｄＩ／ｄｔ））
なる関係式を満たすことを特徴とする半導体装置の動作方法。
【請求項３】
請求項１または２に記載の半導体装置の動作方法において、
上記ゼロから定格電流まで範囲の或る電流の値をＩ１とし、上記電流上昇率をｄＩ／ｄｔとしたとき、
（Ｉ１÷（ｄＩ／ｄｔ））＜１０秒
なる関係式を満たすことを特徴とする半導体装置の動作方法。
【請求項４】
請求項１に記載の半導体装置の動作方法において、
上記通電電流が上記定格電流に達した時に上記ワイドギャップ半導体素子の温度が５０℃になるように、上記電流上昇率を設定することを特徴とする半導体装置の動作方法。
【請求項５】
請求項１に記載の半導体装置の動作方法において、
上記ワイドギャップ半導体素子を冷却するための冷却ファンを設け、
上記ワイドギャップ半導体素子に対する通電開始時点から上記ワイドギャップ半導体素子の温度が自己発熱により５０℃になるまで上記冷却ファンを停止し、上記ワイドギャップ半導体素子が自己発熱により５０℃に達した時に冷却ファンの運転を再開することを特徴とする半導体装置の動作方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は半導体装置の動作方法に関し、より詳しくは、ワイドギャップ半導体からなるスイッチング素子の動作方法に関する。
【背景技術】
【０００２】
一般的なＳｉインバータ（Ｓｉ材料からなるスイッチング素子を有するインバータ）では、素子の破壊を防ぐために、出力電流値を瞬時に定格電流値まで上げるのではなく、ゼロアンペア（０Ａ）から０．１秒程度かけて定格電流値まで増大させる制御が行われている。この制御は「ソフトスタート」と呼ばれている。
【０００３】
ＳｉＣインバータ（ＳｉＣ材料からなるスイッチング素子を有するインバータ）では、Ｓｉインバータにおけるのと同様のソフトスタートを行って定格電流に到達させようとすると、素子が破壊する事例があった。例えば、特許文献１（国際公開第２００５／０２０３２０号パンフレット）に記載されているように、ＳｉＣ半導体素子は、結晶面に依存したベイサルプレーン転位と呼ばれる結晶欠陥を有することがある。図１２（ａ）の断面図に示すように、このようなベイサルプレーン転位を有するＳｉＣ半導体素子に通電（アノードからカソードへ向かう向きＡ１に通電）すると、このベイサルプレーン転位が三角形または扇形状に広がって「積層欠陥」Ｘ１，Ｘ２，…を形成する（なお、図１２（ｂ）は素子の斜め上方から見たところを模式的に示している。）。積層欠陥Ｘ１，Ｘ２，…が生じた領域には電流が流れず、それ以外の領域にのみ電流が流れるため、素子のオン電圧が上昇して、素子破壊に至る場合がある。
【０００４】
同文献には、積層欠陥によるオン電圧上昇を防ぐために、次のことが記載されている。
【０００５】
ａ）  ＳｉＣ半導体素子では、素子の温度を上昇させると、積層欠陥に起因する少数キャリヤのトラップ作用が低減し、積層欠陥によるオン電圧の上昇を抑制できる。具体的には少数キャリヤのトラップ作用は、ｐｎダイオード素子の温度を５０℃以上にすると低減し始め、２５０℃以上でほぼ消滅して、オン電圧が高くなるという現象は非常に小さくなる。その結果、電力損失の増大を防ぐことができるとともに、高い信頼性を実現できる。
【０００６】
ｂ）  一旦形成された積層欠陥は素子温度を下げても消滅することがないので、素子温度が低い状態で定格電流を通電すると、積層欠陥の作用により大きな電力損失を発生し、素子を破壊してしまうおそれがある。そこで、定格電流通電前にあらかじめ素子の温度を１２５℃以上に上昇させておく。この温度で定格電流通電を開始すれば、自己発熱で急速に温度が上昇し、短時間で２５０℃以上になる。そのため積層欠陥が存在したとしても、その影響を避けることができ、オン電圧が高くなることなく、素子に通電することができる。
【０００７】
ｃ）  ワイドギャップバイポーラ半導体素子の構成要素の一部又は全部に通電した時の自己発熱を利用して温度を上昇させてもよい。加熱手段による加熱と自己発熱を併用してもよい。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】国際公開第２００５／０２０３２０号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、同文献には、それ以上の具体的な動作方法については、記載されていない。
【００１０】
実際上、５０℃以上で定格電流通電を開始すれば素子は壊れない。また、５０℃以下で電流を流しても素子が壊れないような電流Ｉ１（０＜Ｉ１＜定格電流）がある。そこで、まず一定の電流Ｉ１を流して自己発熱で素子温度を５０℃以上に上げ、続いて、定格電流まで電流を増やす方法が考えられる。しかしながら、このように階段状に電流を増やしてゆく方法では、階段状に電流を制御するための制御回路をわざわざ設ける必要があり、不利になる。
【００１１】
そこで、この発明の課題は、ワイドギャップ半導体素子を動作させる半導体装置の動作方法であって、積層欠陥の発生による素子破壊を招くことなく簡単に実現できるものを提供することにある。
【課題を解決するための手段】
【００１２】
本発明者らは、優れた動作方法を実現するために、通電開始時にソフトスタートを行うことを前提として、電流上昇率を変えて実験・考察を行った。
【００１３】
具体的には、ＳｉＣインバータにおいて、通電開始時にソフトスタートを行うとともに、０Ａから定格電流Ｉｎまでの電流上昇率を変えて実験した。その結果、素子が壊れない或る電流Ｉ１（０Ａ＜Ｉ１＜定格電流）に達した時に素子温度が５０℃以上になるような電流上昇率を選ぶことができることを確認した。
【００１４】
図４は、ＳｉＣバイポーラ半導体素子の通電開始時に、インバータ出力が２００ｋＶＡでソフトスタート時間をそれぞれ０．１秒、０．５秒、１．０秒に変えたときの素子温度上昇結果を示している。図中の×印、△印、○印がそれぞれソフトスタート時間０．１秒、０．５秒、１．０秒のときのデータ点を表している。それぞれのソフトスタート時間での４つのデータ点は、出力が上昇していく途中の５０ｋＶＡ、１００ｋＶＡ、１５０ｋＶＡ、２００ｋＶＡでの温度に相当する。図４の例では、ソフトスタート時間０．１秒、０．５秒、１．０秒で素子温度はそれぞれ５７℃、６５℃、７２℃に達している。この結果から、同じ出力において、ソフトスタート時間が長いほど、つまり電流上昇率が小さいほど、素子温度が上昇することが分かる。
【００１５】
図１（ａ），（ｂ）中の実線Ｍ２は、通電電流Ｉが或る電流上昇率で時間ｔ１に電流Ｉ１まで上昇し、電流Ｉ１まで達した時点ｔ１で素子温度Ｔが丁度５０℃になるような例を表している。一点鎖線Ｍ１は、実線Ｍ２より電流上昇率が大きい場合で、時刻ｔ１には温度Ｔが５０℃未満である例を表している。二点鎖線Ｍ２は、実線より電流上昇率が小さい場合で、時刻ｔ１には温度Ｔが５０℃を超える例を表している。従って、実線Ｍ２の例における電流上昇率よりも緩やかな範囲で電流上昇率を選べばよいことが分かる。この結果、電流上昇率をｄＩ／ｄｔと表したとき、ワイドギャップ半導体素子の通電開始時に、０．５秒＜（Ｉ１÷（ｄＩ／ｄｔ））となるような電流上昇率を選ぶのが望ましい。
【００１６】
一方、電流上昇率があまり緩やか過ぎると、次の問題がある。すなわち、
ｉ）  インバータが定格運転を開始するのに時間がかかる。
【００１７】
ii）  既述のように、ＳｉＣ半導体素子はベイサルプレーン転位が積層欠陥を生ずる可能性があるため、インバータを組み立てる際にスイッチング波形を確認する必要がある。ここで、一般に、インバータは、主回路のインダクタンスを小さくするため、ラミネート構造と呼ばれるプラス側とマイナス側の母線を密着させた構造となっている。このため、電流測定用の直流変流器（ＤＣＣＴ；DC Current Transformer）を入れるスペースがない。そのため、主回路電流を測定する際にはロゴスキーコイルを主回路の往路配線または復路配線に巻きつけて測定することになる。ロゴスキーコイルは、電流の変化率を測定するため、電流上昇の傾きが緩くなると測定精度が落ち、正しい値を測定し難くなる。
【００１８】
これらの観点ｉ），ii）から、ワイドギャップ半導体素子の通電開始時に、（Ｉ１÷（ｄＩ／ｄｔ））＜１０秒となるような電流上昇率を選ぶのが望ましい。
【００１９】
また、ワイドギャップ半導体素子のタイプによっては、通電電流Ｉが或る電流上昇率で定格電流Ｉｎまで達した時に温度Ｔが丁度５０℃以上になっていれば、積層欠陥の発生を免れる場合もある。そこで、別の局面では、ワイドギャップバイポーラ半導体素子の通電開始時に、或る電流上昇率でソフトスタートするとともに、通電電流Ｉが定格電流Ｉｎに到達した時に素子温度Ｔが丁度５０℃になるように、電流上昇率を決定しておく。
【００２０】
また、一般的なインバータでは、電源スイッチがオンされるとスイッチング素子の通電開始前又はそれと同時に、素子冷却用のファンが運転開始される。しかし、短時間で素子温度Ｔを５０℃以上にする観点からは、冷却ファンを停止するのが望ましい。そこで、別の局面では、ワイドギャップバイポーラ半導体素子の通電開始時に、或る電流上昇率でソフトスタートするとともに、通電開始時点から前記ワイドギャップバイポーラ半導体素子の温度が自己発熱により５０℃になるまで冷却ファンを停止し、前記ワイドギャップバイポーラ半導体素子が自己発熱により５０℃に達した時に冷却ファンの運転を再開する。
【００２１】
以上の考察に基づいて、この発明の半導体装置の動作方法は、
ワイドギャップ半導体素子の通電開始時に通電電流を或る電流上昇率でゼロから定格電流まで上昇させる半導体装置の動作方法であって、
上記ワイドギャップ半導体素子内の積層欠陥の発生による上記ワイドギャップ半導体素子の破壊を防止するように、上記通電電流をゼロから定格電流まで上昇させるソフトスタート時間を０．５秒から１０秒までの範囲内に設定することを特徴とする。
【００２２】
この発明の半導体装置の動作方法では、ソフトスタート時間を０．５秒以上に設定するので、積層欠陥の発生による素子破壊を招くことがない。また、ソフトスタート時間を１０秒以下に設定するので、通電電流が定格電流に到達するまでにあまり長時間かからないし、電流上昇率を正しく測定できるので通電の制御も容易に行われる。さらに、この動作方法は、一般的なソフトスタートを行う制御回路を用いて、電流上昇率を可変して設定するだけで実現できる。したがって、階段状に電流を制御する場合に比して、簡単に実現できる。
【００２３】
本明細書では、「素子破壊」については、通電開始時の素子の温度上昇（ΔＴとする。）が１０００℃を超えたとき、素子が破壊すると定義する。通電開始時の素子の温度上昇ΔＴが１０００℃以下であれば、素子は壊れないものとする。なお、通電開始時の電力損失をＰとすると、電力損失Ｐ＝（通電電流）×（積層欠陥の発生により増大したオン電圧）で表される。ワイドギャップ半導体結晶の比熱をＺとすると、温度上昇ΔＴ＝Ｐ／Ｚで表される。
【００２４】
一実施形態の半導体装置の動作方法では、上記ゼロから定格電流まで範囲の或る電流の値をＩ１とし、上記電流上昇率をｄＩ／ｄｔとしたとき、
０．５秒＜（Ｉ１÷（ｄＩ／ｄｔ））
なる関係式を満たすことを特徴とする。
【００２５】
この一実施形態の半導体装置の動作方法では、積層欠陥の発生による素子破壊を確実に防止できる。
【００２６】
一実施形態の半導体装置の動作方法では、上記ゼロから定格電流まで範囲の或る電流の値をＩ１とし、上記電流上昇率をｄＩ／ｄｔとしたとき、
（Ｉ１÷（ｄＩ／ｄｔ））＜１０秒
なる関係式を満たすことを特徴とする。
【００２７】
この一実施形態の半導体装置の動作方法では、電流上昇率を精度良く測定でき、したがって通電の制御をさらに容易に行うことができる。
【００２８】
一実施形態の半導体装置の動作方法では、上記通電電流が上記定格電流に達した時に上記ワイドギャップ半導体素子の温度が５０℃になるように、上記電流上昇率を設定することを特徴とする。
【００２９】
この一実施形態の半導体装置の動作方法では、積層欠陥の発生による素子破壊を確実に防止できる。
【００３０】
一実施形態の半導体装置の動作方法では、
上記ワイドギャップ半導体素子を冷却するための冷却ファンを設け、
上記ワイドギャップ半導体素子に対する通電開始時点から上記ワイドギャップ半導体素子の温度が自己発熱により５０℃になるまで上記冷却ファンを停止し、上記ワイドギャップ半導体素子が自己発熱により５０℃に達した時に冷却ファンの運転を再開することを特徴とする。
【００３１】
この一実施形態の半導体装置の動作方法では、上記ワイドギャップ半導体素子に対する通電開始時点から上記ワイドギャップ半導体素子の温度が自己発熱により５０℃になるまで上記冷却ファンを停止するので、素子の熱が上記冷却ファンによる送風によって奪われることがない。したがって、素子の温度が速やかに５０℃に達する。したがって、積層欠陥の発生による素子破壊を確実に防止できる。上記ワイドギャップ半導体素子が自己発熱により５０℃に達した後は、通電電流が立ち上がって大きくなるので、自己発熱で急速に温度が上昇し、短時間で２５０℃以上になる。このため、上記ワイドギャップ半導体素子が自己発熱により５０℃に達した時に冷却ファンの運転を再開することによって、過度の温度上昇を抑制できる。
【図面の簡単な説明】
【００３２】
【図１】（ａ），（ｂ）はそれぞれ、この発明の一実施形態の動作方法をＳｉＣバイポーラ半導体素子に適用したときの電流上昇、温度上昇の様子を示す図である。
【図２】（ａ），（ｂ）はそれぞれ、この発明の別の実施形態の動作方法をＳｉＣバイポーラ半導体素子に適用したときの電流上昇、温度上昇の様子を示す図である。
【図３】（ａ），（ｂ）はそれぞれ、この発明の別の実施形態の動作方法をＳｉＣバイポーラ半導体素子に適用したときの電流上昇、温度上昇の様子を示す図である。
【図４】実験的にソフトスタート時間を変えたときの素子温度上昇結果を示す図である。
【図５】ＳｉＣバイポーラトランジスタをスイッチング素子として有する三相インバータの回路構成を示す図である。
【図６】上記三相インバータにおけるＰＷＭ変調法による制御の仕方を説明する図である。
【図７】図１で説明した動作方法を適用すべきＳｉＣ−ｐｎダイオード素子を有するｐｎダイオード装置の構成を示す図である。
【図８】図２で説明した動作方法を適用すべきＳｉＣ−ＧＴＯサイリスタ素子を有するＧＴＯサイリスタ装置の構成を示す図である。
【図９】上記ＳｉＣ−ＧＴＯサイリスタ素子の断面構造を示す図である。
【図１０】図３で説明した動作方法を適用すべきワイドギャップ半導体素子を含むスイッチングモジュールの構成を示す図である。
【図１１】上記スイッチングモジュールを上下アームとして有する三相インバータの回路構成を示す図である。
【図１２】（ａ）はＳｉＣ半導体素子に通電したときに生ずる積層欠陥を示す断面図であり、（ｂ）は（ａ）のものを斜め上方から見たところを模式的に示す図である。
【発明を実施するための形態】
【００３３】
以下、図面を参照しながら、この発明の半導体装置の動作方法を実施の形態により詳細に説明する。
【００３４】
（第１実施形態）
図１（ａ），（ｂ）はそれぞれ、この発明の一実施形態の動作方法をワイドギャップ半導体素子としてのＳｉＣバイポーラ半導体素子に適用したときの電流上昇、温度上昇の様子を示している。
【００３５】
この動作方法では、図１（ａ）に示すように、通電開始時に通電電流Ｉを或る電流上昇率でゼロから定格電流Ｉｎまで上昇させる。そのとき、通電電流Ｉをゼロから定格電流Ｉｎまで上昇させるソフトスタート時間ｔｓを０．５秒から１０秒までの範囲内に設定する。しかも、図１（ａ）中の二点鎖線Ｍ３に示すように、ゼロから定格電流Ｉｎまで範囲の或る電流の値をＩ１とし、電流上昇率をｄＩ／ｄｔとしたとき、
０．５秒＜（Ｉ１÷（ｄＩ／ｄｔ））＜１０秒        …（１）
なる関係式を満たすように設定する。
【００３６】
図４の実験結果に基づいて既に説明したように、同じ出力において、ソフトスタート時間ｔｓが長いほど、つまり電流上昇率ｄＩ／ｄｔが小さいほど、素子温度Ｔが上昇する。図１（ｂ）中の二点鎖線Ｍ３で示す例では、時刻ｔ１になるまでに、素子温度Ｔが５０℃を超えている。なお、この例では、室温を２５℃としている。
【００３７】
この二点鎖線Ｍ３に示す動作方法では、ソフトスタート時間ｔｓを０．５秒以上に設定するので、積層欠陥の発生による素子破壊を招くことがない。また、関係式（１）に基づいて、０．５秒＜（Ｉ１÷（ｄＩ／ｄｔ））なる関係を満たすので、積層欠陥の発生による素子破壊を確実に防止できる。
【００３８】
また、この動作方法では、ソフトスタート時間ｔｓを１０秒以下に設定するので、通電電流Ｉが定格電流Ｉｎに到達するまでにあまり長時間かからないし、電流上昇率を正しく測定できるので通電の制御も容易に行われる。また、関係式（１）に基づいて、（Ｉ１÷（ｄＩ／ｄｔ））＜１０秒なる関係を満たすことから、電流上昇率を精度良く測定でき、したがって通電の制御をさらに容易に行うことができる。
【００３９】
さらに、この動作方法は、一般的なソフトスタートを行う制御回路を用いて、電流上昇率を可変して設定するだけで実現できる。したがって、階段状に電流を制御する場合に比して、簡単に実現できる。
【００４０】
例えば、図５に示すように、ＳｉＣバイポーラトランジスタＱ１，Ｑ２，…，Ｑ６をスイッチング素子として有する三相インバータを動作させるものとする。この三相インバータは、概略、トランジスタＱ１とＱ４とをＵ相のための上下アームとして直列接続し、トランジスタＱ３とＱ６とをＶ相のための上下アームとして直列接続し、トランジスタＱ５とＱ２とをＷ相のための上下アームとして直列接続し、そして、これらの３組の上下アームを並列に直流電源（ＶＳ１とＶＳ２との直列）に接続して構成されている。トランジスタＱ１，Ｑ２，…，Ｑ６には、それぞれフライホイールダイオードＤ１，Ｄ２，…，Ｄ６が逆並列接続されている。この三相インバータでは、各相の上下アームを交互にオンオフ（例えばＱ１とＱ４とを交互にオンオフし、Ｑ３とＱ６とを交互にオンオフするなど）して、直流電圧Ｅｄ（電圧Ｅｄ／２とＥｄ／２との直列）を任意の電圧に変換する。これにより、各相の上下アームの出力ノードＵ，Ｖ，ＷからＵ相、Ｖ相、Ｗ相の交流電圧ｖＵ，ｖＶ，ｖＷが負荷Ｚ１，Ｚ２，Ｚ３へ印加される。例えば、出力ノードＵから出力された電圧ｖＵによって負荷Ｚ１へ電流ｉＵが流れ、負荷Ｚ１に電圧ｖＵＮが降下する。
【００４１】
各相の上下アーム（Ｑ１，Ｑ４），（Ｑ３，Ｑ６），（Ｑ５，Ｑ２）は、図６に示すように、ＰＷＭ（パルス幅変調）法によって制御される。なお、図６中のａ相、ｂ相は、図５中のＵ相、Ｖ相、Ｗ相のいずれかに該当する。このＰＷＭ法の例では、三角波である搬送波（三角搬送波）と、例えば出力しようとする正弦波であるａ相変調波とを比較して、ａ相の上下アームをオンオフ（ｏｎ，ｏｆｆ）するためのパルス列波形であるａ相ノッチ波を作成する。このａ相ノッチ波は、ａ相の上下アームの制御端子（図５の例ではトランジスタのベース端子）に印加される。ここで、ａ相変調波の波高値（振幅）をゼロから次第に大きくすれば、ａ相の出力電流をゼロから定格電流まで上昇させることができる。ｂ相についても同様である。
【００４２】
具体的には、各相の変調波を次の（数１）のように設定する。
【数１】
2010238940.tif 000003
【００４３】
なお、（数１）中の「定格運転時の変調波の波高値」とは、出力電流が定格電流になるときの変調波の波高値を意味している。
【００４４】
また、運転時間（ｔ）が次の（数２）の関係を満たした時点で、ソフトスタート終了となる。
【数２】
2010238940.tif 000004
【００４５】
図７は、上述の動作方法を適用すべきＳｉＣ−ｐｎダイオード素子を有するｐｎダイオード装置の構成を示している。この例では、耐電圧７．０ｋＶ、定格電流２００ＡのＳｉＣｐｎダイオード装置１９ａを示している。
【００４６】
図７においてＳｉＣのｐｎダイオード素子１３は４層６方晶形の素子であり、厚さ３００μｍの高不純物濃度のｎ型ＳｉＣのカソード領域１の上に厚さ約８０μｍの低不純物濃度のｎ型ＳｉＣのドリフト層２が形成されている。カソード領域１の下面にはカソード金属電極７が形成されている。ドリフト層２の中央領域に、ドリフト層２との主接合を構成するｐ型ＳｉＣのアノード領域３が形成されている。アノード領域３の周辺にはｐ型ＳｉＣの電界緩和領域４が形成されている。アノード領域３にはアノード金属電極６が形成されている。アノード金属電極６を除く素子の表面には表面保護膜５が形成されている。
【００４７】
アノード金属電極６は金のリード線８により電気接続手段である金属のリードピン９の接続端９ａに接続されている。カソード金属電極７は金属の支持体１０の上面に電気的接続を保つように接着されている。支持体１０の下面中央部には、電気接続手段の金属のリードピン１１が接続されている。このＳｉＣ−ｐｎダイオード装置１９はリードピン９と１１により外部配線に接続される。リードピン９は支持体１０を貫通し、貫通部は高融点ガラス１２で密封・固着されている。ｐｎダイオード素子１３及びリードピン９の接続端９ａを含む支持体１０の上面は金属のキャップ１４で覆われ、その内部の空間４４には窒素ガスが封入されている。
【００４８】
ＳｉＣ−ｐｎダイオード素子１３のカソード金属電極７は金シリコンの高温半田を用いて支持体１０に半田付けされている。金のリード線８は、リードボンディング装置を用いてアノード電極６と金属のリードピン９の端部９ａとの間を接続する。図７ではリード線８は１本のみ図示されているが、実際の素子ではリード線８は流れる電流値に応じて複数のものを並列に接続している。上記のように構成された支持体１０に窒素ガス中で金属キャップ１４を取り付け、周囲を溶接して密閉しパッケージを形成する。これによりキャップ１４内の空間４４に窒素ガスが封入される。
【００４９】
このＳｉＣ−ｐｎダイオード装置１９ａは、支持体１０の下部外面にヒートシンク８８を有している。ヒートシンク８８の近傍には送風冷却用のファン９８が設けられている。キャップ１４の上部外面には温度センサ１８が設けられ、その検出出力は温度制御部１４０に入力される。温度制御部１４０は温度センサ１８の検出出力に基づいてファン９８の動作を制御する。
【００５０】
ｐｎダイオード素子１３に通電すると、その電流に応じてｐｎダイオード素子１３は発熱する。この発熱を「自己発熱」という。本実施例ではｐｎダイオード素子１３の温度を前記自己発熱により上昇させる。そのために比較的小型の、たとえばアルミニウム製のヒートシンク８８を設けている。ヒートシンク８８が大きくて放熱される熱量が多すぎると、ｐｎダイオード素子１３の温度が上昇しないので、ｐｎダイオード素子１３の発熱量とヒートシンクの放熱量のバランスを考慮してむしろ小型のヒートシンク８８を設けるのが望ましい。ｐｎダイオード素子１３の温度が所望値を超えるときは、温度センサ１８の検出出力に基づいてファン９８を動作させてヒートシンクを強制冷却する。強制冷却をする際のヒートシンク８８と空気との間の熱抵抗が約１℃／Ｗになるように、ヒートシンク８８の構造を設定すれば良い。
【００５１】
上記ＳｉＣ−ｐｎダイオード装置１９ａの動作例を次に説明する。
【００５２】
まず通電電流Ｉがゼロから定格電流Ｉｎ（この例では２００Ａ）まで上昇させるソフトスタート時間ｔｓを１．０秒間に設定する。また、電流上昇率をｄＩ／ｄｔ＝１００Ａ／秒に設定する。例えばゼロから定格電流Ｉｎまでの或る電流Ｉ１を１００Ａとすると、Ｉ１÷（ｄＩ／ｄｔ）＝１．０秒となる。したがって、この設定は上述の関係式（１）を満たしている。
【００５３】
この設定でソフトスタートを行い、ＳｉＣ−ｐｎダイオード装置１９ａに繰り返し周波数５ｋＨｚ、電流密度が３６０Ａ／ｃｍ２となる２００Ａの電流を流す。この時のオン電圧は２．３Ｖ、逆回復電荷は１０．４μＣであった。また定常損失は約２６０Ｗ、スイッチング損失は約３１Ｗであった。ファン９９を駆動してヒートシンク８８に、空気とヒートシンク８８間の熱抵抗が約１℃／Ｗになるように風を送った時、ｐｎダイオード素子１３の接合温度を約３５０℃にすることができた。
【００５４】
耐電圧７．０ｋＶを有する一般的なＳｉ−ｐｎダイオードの場合、接合温度１２５℃で１５０Ａの電流（電流密度は約５０Ａ／ｃｍ２）の通電時のオン電圧は３．４Ｖであり、逆回復電荷は約１１３μＣであった。一般的なＳｉ−ｐｎダイオードに比べて、上記ＳｉＣ−ｐｎダイオード装置１９ａの定常損失はほぼ９０％である。また、逆回復電荷は上記ＳｉＣ−ｐｎダイオード装置１９ａの方が約１桁小さいので、スイッチング損失も約１桁小さくなる。ＳｉＣ−ｐｎダイオード装置１９ａのトータル損失はＳｉ−ｐｎダイオードの４９％程度になり大幅に低減できる。ＳｉＣ−ｐｎダイオード装置１９ａでは、接合温度が３５０℃の時のオン抵抗は、接合温度が１２５℃の時のＳｉ−ｐｎダイオードのオン抵抗よりも小さく、この結果トータル損失が小さい。しかも半導体の性質を失ういわば金属状態になるまでには、約１．６４ｅＶのエネルギーギャップを残している。この１．６４ｅＶのＳｉＣのエネルギーギャップはＳｉのエネルギーギャップよりも大きいので、温度に対する高い信頼性を確保できる。
【００５５】
上記ＳｉＣ−ｐｎダイオード装置１９ａの可制御電流は２００Ａであった。ｎ型ＳｉＣのドリフト層２の厚さが８０μｍであるので、７ｋＶの逆電圧印加時の空乏層の厚さ７０μｍに対して約１０μｍのマージンを持っており、７ｋＶの耐電圧に対しては高い信頼性を有している。
【００５６】
上述の動作例では、ｐｎダイオード素子１３は室温（約２５℃）で動作を開始し、０Ａから０．５秒で１００Ａに達し、その時点で素子温度は５０℃を超えた。そして、１秒間で定格電流２００Ａに達した。これによりｐｎダイオード素子１３の温度が十分高くない状態で通電を開始する場合であっても、積層欠陥に起因するオン電圧の上昇とそれによる定常損失の大幅な増加を避けることができる。したがって、積層欠陥の発生による素子破壊を確実に防止できる。
【００５７】
また、上述の動作方法は、一般的なソフトスタートを行う制御回路を用いて、電流上昇率を可変して設定するだけで実現できる。したがって、階段状に電流を制御する場合に比して、簡単に実現できる。また、通電開始前にヒータなどの加熱手段によって素子を予め加熱しておく方法に比して、加熱手段を必要としないので構造が簡単になり、半導体装置を小型にすることができる。
【００５８】
（第２実施形態）
図２（ａ），（ｂ）はそれぞれ、この発明の別の実施形態の動作方法をワイドギャップ半導体素子としてのＳｉＣバイポーラ半導体素子に適用したときの電流上昇、温度上昇の様子を示している。
【００５９】
図２（ａ）中に実線Ｍ４で示すように、この動作方法では、第１実施形態と同様に、通電開始時に通電電流Ｉを或る電流上昇率でゼロから定格電流Ｉｎまで上昇させる。そのとき、通電電流Ｉをゼロから定格電流Ｉｎまで上昇させるソフトスタート時間ｔｓ（この例ではｔ２とする。）を０．５秒から１０秒までの範囲内に設定する。しかも、図２（ｂ）に示すように、通電電流Ｉが定格電流Ｉｎに達した時点ｔ２でワイドギャップ半導体素子の温度Ｔが５０℃になるように、電流上昇率を設定する。
【００６０】
この動作方法によれば、第１実施形態と同様に、積層欠陥の発生による素子破壊を確実に防止できる。
【００６１】
また、この動作方法では、ソフトスタート時間ｔｓ（＝ｔ２）を１０秒以下に設定するので、通電電流Ｉが定格電流Ｉｎに到達するまでにあまり長時間かからないし、電流上昇率を正しく測定できるので通電の制御も容易に行われる。
【００６２】
さらに、この動作方法は、一般的なソフトスタートを行う制御回路を用いて、電流上昇率を可変して設定するだけで実現できる。したがって、階段状に電流を制御する場合に比して、簡単に実現できる。
【００６３】
図８は、上述の動作方法を適用すべきＳｉＣ−ＧＴＯサイリスタ（Gate Turn-off Thyristor）素子を有するワイドギャップＧＴＯサイリスタ装置の構成を示している。この例では、耐電圧５ｋＶ、定格電流１５０ＡのＳｉＣ−ＧＴＯサイリスタ装置４９を示している。図９は、図８におけるＧＴＯサイリスタ素子２０を紙面に垂直な面で切断したセルの一つの断面構造を示している。実際の素子では、図９に示すセルが図の左右方向に複数個連結されている。また図８では図９に示すセルが図の紙面に垂直な方向に複数個連結されている。
【００６４】
図８及び図９において、厚さ約３２０μｍの高不純物濃度のｎ型ＳｉＣのカソード領域２１の上面に、厚さ約３μｍのｐ型ＳｉＣのバッファー層２２を設けている。カソード領域２１の下面にカソード電極３２が設けられている。バッファー層２２の上に厚さ約６０μｍの低不純物濃度のｐ型ＳｉＣのベース層２３を設けている。ベース層２３の中央部にそれぞれの厚さが約２μｍのｎ型ＳｉＣのベース領域２４とｐ型ＳｉＣのアノード領域２５が順次形成されている。ベース領域２４の周囲にはｎ型ＳｉＣの電界緩和領域２６が形成されている。以上のように構成したＧＴＯサイリスタ素子２０の表面には二酸化シリコン層、窒化シリコン層及び二酸化シリコン層の３層構造の表面保護膜２７が形成されている。アノード領域２５にはアノード電極２８が形成されている。このアノード電極２８の上の左側の領域には２層目のアノード電極２９が形成され、右側の領域には絶縁膜３０を介してゲート電極３１が形成されている。図９に示すように、ｎ型のベース領域２４には１層目のゲート電極３３が形成され、ゲート電極３３は図示していない接続部で図８に示すゲート電極３１に接続されている。
【００６５】
上記構成のＧＴＯサイリスタ素子２０に、照射エネルギーが約４ＭｅＶの電子線を約７×１０１２／ｃｍ２の電子密度で照射し、７００℃の温度で８時間アニールする。この処理を行ったＧＴＯサイリスタ素子２０を金シリコンの高温半田を用いて支持体３８の上面に半田付けする。リード線３４、３６は直径８０μｍの金線であり、リードボンディング装置を用いてそれぞれアノード電極２９とアノード端子３５の端部３５ａ間、及びゲート電極３１とゲート端子３７の端部３７ａ間を接続する。図８では、リード線３４、３６はそれぞれ１本ずつ図示されているが、実際にはリード線３４、３６は複数のものを並列に接続している。カソード電極３２はカソード端子３９を有する金属の支持体３８に取り付けられている。ゲート端子３７及びカソード端子３７は、それぞれの高融点絶縁ガラス４０及び４１で支持体３８との間の絶縁を保ちつつ支持体３８を貫通して固定されている。
【００６６】
ＧＴＯサイリスタ素子２０の全面、及びリード線３４及び３６のＧＴＯサイリスタ素子２０との接続部近傍を覆うように、高耐熱の合成高分子化合物の被覆体４２を塗布する。窒素雰囲気中で金属キャップ４３を支持体３８に取り付けて溶接することにより、キャップ４３内の空間４４に窒素ガスが封入される。
【００６７】
このＳｉＣ−ＧＴＯサイリスタ装置４９は、第１実施形態と同様に、支持体３８の下部外面にヒートシンク８８を有している。ヒートシンク８８の近傍には送風冷却用のファン９８が設けられている。キャップ４３の上部外面には温度センサ１８が設けられ、その検出出力は温度制御部１４０に入力される。温度制御部１４０は温度センサ１８の検出出力に基づいてファン９８の動作を制御する。
【００６８】
上記ＳｉＣ−ＧＴＯサイリスタ装置４９の動作例を次に説明する。
【００６９】
まず、アノード端子３５の電位がカソード端子３９よりも高電位になるように順方向に５ｋＶの電圧を印加する。ゲート端子３７の電位をアノード端子３５と同電位にすると、ＳｉＣ−ＧＴＯサイリスタ装置４９は電流が流れないオフ状態が維持され、５ｋＶの耐電圧が得られた。
【００７０】
次に、このオフ状態でゲート端子３７の電位をアノード端子３５よりも低電位にし、アノード端子３５からゲート端子３７に向けてゲート電流を流す。
【００７１】
この通電開始時に、通電電流Ｉがゼロから定格電流Ｉｎ（この例では１５０Ａ）まで上昇させるソフトスタート時間ｔｓを３．０秒間に設定する。また、電流上昇率をｄＩ／ｄｔ＝５０Ａ／秒に設定する。この設定でソフトスタートを行う。後述のように、この設定は、通電電流Ｉがゼロから定格電流１５０Ａに達した時にＳｉＣ−ＧＴＯサイリスタ装置４９の温度が５０℃になることを意図している。
【００７２】
ソフトスタートを行って通電を開始した後、ＳｉＣ−ＧＴＯサイリスタ装置４９はオン状態になり、アノード端子３５とカソード端子３９間に電流が流れる。オン状態でゲート端子３７の電位をアノード端子３５よりも高電位にすると、アノード端子３５とカソード端子３９間に流れている電流が、ゲート端子３７とカソード端子３９間に転流する。その結果アノード端子３５とカソード端子３９間を流れる電流は遮断されてＳｉＣ−ＧＴＯサイリスタ装置４９はオフ状態になる。この時のアノード端子３５とカソード端子３９間の電圧が逆電圧である。
【００７３】
具体的には、カソード端子３９に負の電圧を印加し、ゲート端子３７にアノード端子３５を基準にしてビルトイン電圧以上の電圧を印加するとＳｉＣ−ＧＴＯサイリスタ装置４９はオンとなる。このときドリフト層２３内にカソード領域２２から電子が注入されるため、伝導度変調が生じオン抵抗が大幅に低下する。ＳｉＣ−ＧＴＯサイリスタ装置４９がオンになった状態において、ゲート端子３７の電位をアノード端子３５の電位より高くすると、アノード端子３５とカソード端子３９間を流れる電流の一部または全部がゲート端子３７から引き抜かれることとなり、ＧＴＯサイリスタをオフ状態にすることができる。
【００７４】
このＳｉＣ−ＧＴＯサイリスタ装置４９では、逆電圧が５ｋＶでのリーク電流密度は２００℃の高温雰囲気中で５×１０−３Ａ／ｃｍ２以下であり、逆電圧特性は良好であった。
【００７５】
このＳｉＣ−ＧＴＯサイリスタ装置４９は、３ｋＶ以上の高耐電圧を有する一般的なＳｉ半導体装置では通電が困難である、３００Ａ／ｃｍ２の高い電流密度において可制御電流１５０Ａを達成できた。ＧＴＯサイリスタ素子２０の温度を１７０℃に保って、３００Ａ／ｃｍ２の高電流密度で、繰り返し周波数２ｋＨｚで１５０Ａの電流を通電した時のオン電圧は３．４Ｖであった。１５０Ａの電流をスイッチングさせた時のターンオン時間は０．４μｓ、ターンオフ時間は１．４μｓ、定常損失は２５５Ｗ、スイッチング損失は１０３Ｗであった。上記の動作をさせるとＧＴＯサイリスタ素子２０の接合温度は極短時間で３０８℃程度となった。
【００７６】
耐電圧５．０ｋＶの一般的なＳｉ−ＧＴＯサイリスタの場合には温度が１２５℃で１００Ａの電流の（電流密度は約６０Ａ／ｃｍ２）通電時のオン電圧は５．３Ｖであり、ターンオン時間は８μｓ、ターンオフ時間は２２μｓである。上記ＳｉＣ−ＧＴＯサイリスタ装置４９を一般的なＳｉ−ＧＴＯサイリスタ装置と比べると、ＳｉＣ−ＧＴＯサイリスタ装置４９の方がオン電圧が約１Ｖ低く、定常損失はＳｉ−ＧＴＯサイリスタの約９６％である。ＳｉＣ−ＧＴＯサイリスタ装置４９のターンオン時間とターンオフ時間は、それぞれＳｉ−ＧＴＯサイリスタの約１／２０及び約１／１６と短い。そのためＳｉＣ−ＧＴＯサイリスタ装置４９のスイッチング損失はＳｉ−ＧＴＯサイリスタの約１／１８以下になる。ＳｉＣ−ＧＴＯサイリスタ装置４９のトータル損失はＳｉ−ＧＴＯサイリスタ装置のトータル損失の約１７％程度になり著しく低減できた。
【００７７】
ＳｉＣ−ＧＴＯサイリスタ装置４９の接合温度３０８℃でのオン抵抗は、一般的なＳｉ−ＧＴＯサイリスタ装置の接合温度１２５℃でのオン抵抗よりも小さい。従ってトータル損失もＳｉＣ−ＧＴＯサイリスタ装置４９の方が一般的なＳｉ−ＧＴＯサイリスタ装置よりも小さくなる。またＳｉＣが半導体の性質を失ういわば金属状態になるまでには、Ｓｉのエネルギーギャップより大きい約１．７５ＭｅＶのエネルギーギャップを残している。その点からも温度に対する高い信頼性を確保できる。低不純物濃度のｐ型ＳｉＣのベース層２３の厚さは約６０μｍである。５ｋＶの逆電圧におけるベース層２３の空乏層の厚さは約５０μｍであるので約１０μｍ程度の十分なマージンを有している。このマージンにより前記の耐電圧に対しても高い信頼性を確保できる。このようにして、可制御電流が１５０Ａ程度と大きく、低損失かつ信頼性の高いＳｉＣ−ＧＴＯサイリスタ装置４９を実現できた。
【００７８】
上述の動作例では、ＳｉＣ−ＧＴＯサイリスタ装置４９は室温（約２５℃）で動作を開始し、０Ａから３．０秒で定格電流１５０Ａに達し、丁度その時、素子温度は５０℃に到達した。これによりＳｉＣ−ＧＴＯサイリスタ装置４９の温度が十分高くない状態で通電を開始する場合であっても、積層欠陥に起因するオン電圧の上昇とそれによる定常損失の大幅な増加を避けることができる。したがって、積層欠陥の発生による素子破壊を確実に防止できる。
【００７９】
また、上述の動作方法は、第１実施形態と同様に、一般的なソフトスタートを行う制御回路を用いて、電流上昇率を可変して設定するだけで実現できる。したがって、階段状に電流を制御する場合に比して、簡単に実現できる。また、通電開始前にヒータなどの加熱手段によって素子を予め加熱しておく方法に比して、加熱手段を必要としないので構造が簡単になり、半導体装置を小型にすることができる。
【００８０】
（第３実施形態）
図３（ａ），（ｂ）はそれぞれ、この発明のさらに別の実施形態の動作方法をワイドギャップ半導体素子としてのＳｉＣバイポーラ半導体素子に適用したときの電流上昇、温度上昇の様子を示している。
【００８１】
この動作方法では、ＳｉＣバイポーラ半導体素子を冷却するための冷却ファン（図１０中に符号９８で示す。）を設けておく。そして、図３（ａ）中に実線Ｍ５で示すように、第１実施形態と同様に、通電開始時に通電電流Ｉを或る電流上昇率でゼロから定格電流Ｉｎまで上昇させる。そのとき、この例では、通電電流Ｉをゼロから定格電流Ｉｎまで上昇させるソフトスタート時間ｔｓを０．５秒から１０秒までの範囲内に設定する。しかも、ＳｉＣバイポーラ半導体素子に対する通電開始時点（ｔ＝０）から上記素子の温度が自己発熱により５０℃になるまで冷却ファン９８を停止し、上記素子が自己発熱により５０℃に達した時に冷却ファン９８の運転を再開する。
【００８２】
これにより、通電開始時点（ｔ＝０）から上記素子の温度が自己発熱により５０℃になるまで、素子の熱が冷却ファン９８による送風によって奪われることがない。したがって、素子の温度が速やかに５０℃に達する。例えば、最初から冷却ファン９８を運転し続ける場合は、図３（ｂ）中に実線Ｍ６で示すように、素子温度が５０℃に達するのに時間ｔ１かかるものとする。これに対して、同じ通電電流で、この実施形態の動作方法のように冷却ファン９８を一時的に停止した場合は、図３（ｂ）中に１点鎖線Ｍ５で示すように、素子温度が５０℃に達するのに時間ｔ３（＜ｔ１）で済んでいる。したがって、積層欠陥の発生による素子破壊を確実に防止できる。また、上記素子が自己発熱により５０℃に達した後は、通電電流Ｉが立ち上がって大きくなるので、自己発熱で急速に温度が上昇し、短時間で２５０℃以上になる。このため、上記素子が自己発熱により５０℃に達した時に冷却ファン９８の運転を再開することによって、過度の温度上昇を抑制できる。
【００８３】
図１０は、上述の動作方法を適用すべきワイドギャップ半導体素子を含むスイッチングモジュールの構成を示している。図１１は、上記スイッチングモジュール（符号１００ａ，１００ｂで示す。）を上下アーム（スイッチング部）として有する三相インバータ装置９０の回路構成を示している。
【００８４】
図１１において、インバータ装置９０は直流電源９１の直流を三相の交流に変換して負荷９２に供給する電力変換装置である。インバータ装置９０はよく知られた回路であり、直流電源９１の正極と負極との間に、２つのスイッチングモジュール１００ａ、１００ｂの直列接続体が３つ並列に接続されている。スイッチングモジュール１００ａと１００ｂの、３つの直列接続体のそれぞれの接続点１０１、１０２、１０３は負荷９２に接続されている。各スイッチングモジュール１００ａ、１００ｂには、よく知られているので詳細な構成を省略した制御回路９３が設けられている。各制御回路９３は図示を省略した制御装置により制御される。
【００８５】
上記スイッチングモジュール１００ａと１００ｂは同一の構成を有するので、スイッチングモジュール１００ａについて、次に詳細に説明する。
【００８６】
図１０に示すように、このスイッチングモジュール１００ａでは、ワイドギャップ半導体素子として、図７中に示したＳｉＣ−ｐｎダイオード素子１３と、図８中に示したＳｉＣ−ＧＴＯサイリスタ素子２０との両方が、１つのパッケージ中に収容され、金属の支持体１２５の上に設けられている。
【００８７】
ｐｎダイオード素子１３は実質的に図７に示すものと同じ構成を有するが、図７のものでは９５μｍであるドリフト層２の厚さを５０μｍに減らして、耐電圧を５ｋＶとしている。ｐｎダイオード素子１３は、厚さが約５００μｍの窒化アルミニウムの絶縁板１２６を介して支持体１２５との間に絶縁を保ちつつ取り付けられている。絶縁板１２６の両面にはそれぞれ金属膜（斜線で示す。）が設けられている。ｐｎダイオード素子１３のアノード電極６は金のリード線８で支持体１２５に接続されている。ｐｎダイオード素子１３のカソード電極７は絶縁板１２６の上面の金属膜に半田付けされ、この金属膜はリード線７ａでアノード端子１１０に接続されている。
【００８８】
ＧＴＯサイリスタ素子２０のカソード電極３２は、下面にカソード端子１１１を有する支持体１２５に取り付けられている。ＧＴＯサイリスタ素子２０のアノード電極２９は、リード線３４によりアノード端子１１０に接続されており、ゲート電極３１はリード線３６によりゲート端子１１２に接続されている。上記の各接続によってｐｎダイオード素子１３は、ＧＴＯサイリスタ素子２０に逆並列に接続される。支持体１２５にはｐｎダイオード素子１３、ＧＴＯサイリスタ素子２０、及びアノード端子１１０とゲート端子１１２の各リード線との接続部を覆うようにキャップ１１９が設けられ、内部に窒素ガスを封入した状態で支持体１２５に溶接されている。
【００８９】
このスイッチングモジュール１００ａは、支持体１２５の下部外面にヒートシンク８８を有している。ヒートシンク８８の近傍には送風冷却用のファン９８が設けられている。キャップ１１９の上部外面には温度センサ１８が設けられ、その検出出力は温度制御部１４０に入力される。温度制御部１４０は温度センサ１８の検出出力に基づいてファン９８の動作を制御する。
【００９０】
上記インバータ装置９０の動作例を次に説明する。
【００９１】
例えば、図３（ａ）中に実線Ｍ６で示すように、冷却ファン９８を停止している状態でスイッチングモジュール１００ａ，１００ｂの通電電流Ｉを或る電流上昇率でゼロから定格電流Ｉｎまで上昇させたとき、図３（ｂ）中に実線Ｍ６で示すように、素子温度が５０℃に到達する時間ｔ３を予め実験等により求めておく。そして、その時間ｔ３を表すデータを温度制御部１４０に入力しておく。
【００９２】
スイッチングモジュール１００ａ，１００ｂの通電開始時に、既述のように通電電流Ｉを或る電流上昇率でゼロから定格電流Ｉｎまで上昇させる（ソフトスタート）。そのとき、この例では、通電電流Ｉをゼロから定格電流Ｉｎまで上昇させるソフトスタート時間ｔｓを１．０秒に設定する。しかも、スイッチングモジュール１００ａ，１００ｂに対する通電開始時点（ｔ＝０）から時間ｔ３だけ冷却ファン９８を停止し、時間ｔ３を経過した時に冷却ファン９８の運転を再開する。
【００９３】
ソフトスタートを行って通電を開始した後、直流電源９１の直流電圧を３ｋＶ、スイッチングモジュール１００ａ、１００ｂのスイッチング周波数を２ｋＨｚとしてインバータ９０を動作させる。この動作で１５０Ａの交流出力電流を負荷９２に供給しているとき各スイッチングモジュール１００ａ、１００ｂで発生する損失は４．２ｋＷであり、比較的低い値であった。インバータ装置９０の効率は約９８．６％であり、比較的高効率が実現できた。上記インバータ装置９０を構成する各スイッチングモジュール１００ａ、１００ｂの可制御電流は１５０Ａ、可制御電流密度は２５０Ａ／ｃｍ２であり大きな値が得られた。各スイッチングモジュール１００ａ、１００ｂを２００℃以上の高温で稼働させるので、積層欠陥の影響に起因するオン電圧の上昇はほとんど起こらず、オン電圧の上昇による損失の増大が避けられるとともに高い信頼性が得られることが確認できた。これにより、可制御電流が１５０Ａ程度と大きく、低損失かつ信頼性の高いスイッチングモジュール１００ａ、１００ｂを実現できた。
【００９４】
上述の動作例では、スイッチングモジュール１００ａ、１００ｂは室温で動作を開始し、０Ａから０．５秒で１００Ａに達し、素子温度は５０℃を超え、１秒間で定格電流２００Ａに達した。運転開始時点で冷却ファンを停止し、５０℃を超えたところで冷却ファンの運転を再開した。これによりスイッチングモジュール１００ａ、１００ｂの温度が十分高くない場合に、積層欠陥に起因するオン電圧の上昇とそれによる定常損失の大幅な増加を避けることができる。したがって、積層欠陥の発生による素子破壊を確実に防止できる。
【００９５】
また、上述の動作方法は、第１、第２実施形態と同様に、一般的なソフトスタートを行う制御回路を用いて、電流上昇率を可変して設定するだけで実現できる。したがって、階段状に電流を制御する場合に比して、簡単に実現できる。また、通電開始前にヒータなどの加熱手段によって素子を予め加熱しておく方法に比して、加熱手段を必要としないので構造が簡単になり、半導体装置を小型にすることができる。
【００９６】
以上、本発明の３つの実施形態について説明したが、本発明はさらに多くの適用範囲あるいは派生構造をカバーするものである。
【００９７】
例えば本発明の動作方法の適用対象となるワイドギャップ半導体素子としてのサイリスタは、ゲート信号によりオンオフの制御ができる自励式サイリスタであれば良く、ゲートターンオフサイリスタ（ＧＴＯサイリスタ）、静電誘導サイリスタ、ＭＯＳサイリスタ、双方向ＧＴＯサイリスタ、逆導通サイリスタ、ＭＯＳゲートＧＴＯサイリスタ等でもよい。本発明の動作方法の適用対象となるワイドギャップ半導体素子は、ｐｎ接合を有するｐｎダイオードやマージドダイオードなど複合ダイオードでも良い。
【００９８】
また、上述の各実施形態では、本発明の動作方法の適用対象となるワイドギャップ半導体素子はＳｉＣ材料からなるものとしたが、本発明はダイヤモンド、ガリウムリン、ボロンナイトライド、ＧａＮなどの他のワイドギャップ半導体材料からなる半導体素子にも有効に適用できる。
【００９９】
また、上述の各実施形態で述べたワイドギャップ半導体素子において、ｎ型領域をｐ型領域に、ｐ型領域をｎ型領域にそれぞれ置き換えた逆極性の半導体素子に対しても本発明の動作方法を適用できる。
【０１００】
また、上述の各実施形態では、本発明の動作方法の適用対象となるワイドギャップ半導体素子は、金属キャップを用いたＴＯ型のパッケージを備えているが、金属キャップの代わりに高耐熱樹脂のキャップを用いてもよい。また各半導体装置の構成はＴＯ型でなく、スタッド型や平型、高耐熱樹脂を用いたＳＩＰ（シングルインライン）型など、Ｓｉのパワーモジュールで一般に用いられるモールド型の構成でもよい。キャリヤ寿命の制御法としては電子線の照射以外にγ線の照射やプロトンヘリウムイオンなど荷電粒子を照射してもよい。各実施形態では、ワイドギャップ半導体素子を有する三相インバータ装置を示したが、マトリックスインバータやＤＣ−ＤＣコンバータなどの他の電力変換装置でもよい。またインバータやコンバータ以外にスイッチング電源や整流装置、レギュレータ、高周波発振装置などの他の電力変換装置にも本発明の動作方法を適用できる。
【符号の説明】
【０１０１】
１３  ＳｉＣ−ｐｎダイオード素子
２０  ＳｉＣ−ＧＴＯサイリスタ素子
９０  三相インバータ装置
１００ａ，１００ｂ  スイッチングモジュール
【図１】
2010238940.tif 000005
【図２】
2010238940.tif 000006
【図３】
2010238940.tif 000007
【図４】
2010238940.tif 000008
【図５】
2010238940.tif 000009
【図６】
2010238940.tif 000010
【図７】
2010238940.tif 000011
【図８】
2010238940.tif 000012
【図９】
2010238940.tif 000013
【図１０】
2010238940.tif 000014
【図１１】
2010238940.tif 000015
【図１２】
2010238940.tif 000016