(57)【要約】【課題】差動伝送方式における伝送路を平行かつ等長に保ちつつ、同一の端子配置のＩＣで送信部及び受信部を基板の異なる面へ実装可能にする。【解決手段】入力信号から一対の差動信号を生成して送信する送信部と、前記送信部から送信された前記差動信号を受信する受信部と、前記差動信号を前記送信部から前記受信部に伝送する伝送路と、を備える差動伝送回路において、前記送信部は、前記入力信号と前記入力信号の極性を反転させた信号のいずれかを選択する選択部を有し、前記選択部で選択された信号から前記差動信号を生成する。【選択図】図１
2010041623.tif 000002
【特許請求の範囲】
【請求項１】
入力信号から一対の差動信号を生成して送信する送信部と、前記送信部から送信された前記差動信号を受信する受信部と、前記差動信号を前記送信部から前記受信部に伝送する伝送路と、を備える差動伝送回路において、
前記送信部は、
前記入力信号と前記入力信号の極性を反転させた信号のいずれかを選択する選択部を有し、前記選択部で選択された信号から前記差動信号を生成することを特徴とする差動伝送回路。
【請求項２】
入力信号から一対の差動信号を生成して送信する送信部と、前記送信部から送信された前記差動信号を受信する受信部と、前記差動信号を前記送信部から前記受信部に伝送する伝送路と、を備える差動伝送回路において、
前記受信部は、
前記差動信号の差分をとった差分信号と前記差分信号の極性を反転させた信号のいずれかを選択する選択部を有し、前記選択部で選択された信号から出力信号を生成することを特徴とする差動伝送回路。
【請求項３】
前記伝送路が第１の差動信号を前記送信部から前記受信部に伝送する第１の伝送路と、第２の差動信号を前記送信部から前記受信部に伝送する第２の伝送路とを含み、
前記入力信号が第１の入力信号および第２の入力信号を含み、
前記選択部は、
前記第１の入力信号と前記第１の入力信号の極性を反転させた信号のいずれかを選択する第１の選択部と、
前記第２の入力信号と前記第２の入力信号の極性を反転させた信号のいずれかを選択する第２の選択部と、
前記第１の選択部で選択された信号と前記第２の選択部で選択された信号のいずれかを第３の信号として選択する第３の選択部と、
前記第１の選択部で選択された信号と前記第２の選択部で選択された信号のいずれかを第４の信号として選択する第４の選択部と、を有し、
前記送信部は、前記第３の信号および前記第４の信号のそれぞれから差動信号を生成することを特徴とする請求項１に記載の差動伝送回路。
【請求項４】
前記伝送路が第１の差動信号を前記送信部から前記受信部に伝送する第１の伝送路と、第２の差動信号を前記送信部から前記受信部に伝送する第２の伝送路とを含み、
前記入力信号が第１の入力信号および第２の入力信号を含み、
前記選択部は、
前記第１の入力信号から生成された第１の差動信号の差分をとった第１の差分信号と前記第１の差分信号の極性を反転させた信号のいずれかを選択する第１の選択部と、
前記第２の入力信号から生成された第２の差動信号の差分をとった第２の差分信号と前記第２の差分信号の極性を反転させた信号のいずれかを選択する第２の選択部と、
前記第１の選択部で選択された信号と前記第２の選択部で選択された信号のいずれかを選択する第３の選択部と、
前記第１の選択部で選択された信号と前記第２の選択部で選択された信号のいずれかを選択する第４の選択部と、を有し、
前記受信部は、前記第３の選択部で選択された信号および前記第４の選択部で選択された信号のそれぞれから出力信号を生成することを特徴とする請求項２に記載の差動伝送回路。
【請求項５】
前記伝送路がさらに第３の差動信号を前記送信部から前記受信部に伝送する第３の伝送路を含み、
前記入力信号がさらに第３の入力信号を含み、
前記第１の入力信号の端子と前記第２の入力信号の端子とを、前記第３の入力信号の端子に対して線対称に配置し、
前記受信部は、さらに前記第３の入力信号から生成された第３の差動信号の差分をとった第３の差分信号と前記第３の差分信号の極性を反転させた信号のいずれかを選択する第５の選択部を有し、
前記第３の選択部で選択された信号および前記第５の選択部で選択された信号から第１の出力信号を生成し、前記第４の選択部で選択された信号および前記第５の選択部で選択された信号から第２の出力信号を生成することを特徴とする請求項４に記載の差動伝送回路。
【請求項６】
前記第１の入力信号と前記第２の入力信号がデータ信号、前記第３の入力信号がクロック信号であることを特徴とする請求項５に記載の差動伝送回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、差動信号を伝送する回路構成に関する。
【背景技術】
【０００２】
電子機器のデジタル化および高速化に伴い、周波数の高いデジタル信号を伝送する必要が生じている。そのため、外部インターフェースや機器内の基板間の伝送ケーブルだけでなく、同一基板上のＩＣチップ間の配線から発生する放射ノイズが大きな問題となっている。
【０００３】
この放射ノイズ対策として差動伝送方式が広く用いられているが、差動伝送方式ではＩＣチップの端子配置によって伝送路の配線が交差することになり、その結果特性インピーダンスの乱れが発生してしまう。このため交差しない適切な配線を行うとすると、同一の機能を持つＩＣチップであって端子の配置が異なるものが必要になる。
【０００４】
特許文献１には、差動伝送を行う配線が交差した場合でも等長性を保ち且つ特性インピーダンスの乱れを軽減するプリント配線基板の構成が記載されている。
【０００５】
特許文献２には、コネクションボールの周りを電源とＧＮＤで囲むことによって伝送信号を電磁気障害から保護するシールド効果を備えた集積回路が記載されている。
【０００６】
特許文献３には、差動伝送回路の基板において一対のデータ伝送回路を線対称に配置することによって信号の品質低下やノイズの放射を防ぐ技術が記載されている。
【特許文献１】特開２００７−１４９８０５号公報
【特許文献２】特開２００３−２４９９０４号公報
【特許文献３】特開平１１-１８６６７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図１４は従来の差動伝送回路基板の構成を示している。
【０００８】
図１４において、１４００は一対の差動信号を送信する送信部である。１４１０は送信部１４００から送信された差動信号を受信する受信部である。送信部１４００と受信部１４１０のそれぞれは、例えばＢＧＡ（Ｂａｌｌ Ｇａｔｅ Ａｌｌａｙ）型のＰ（正論理）端子１４０１、１４１１とＮ（負論理）端子１４０２、１４１２を備える。１４２０は差動信号を転送するための伝送路である。送信部１４００と受信部１４１０が基板１４８０の同一面に実装される場合には伝送路１４２０は等長かつ平行である。
【０００９】
しかし、図１５のように送信部１５００と受信部１５１０が基板１５８０における表面と背面などの異なる面に実装される場合、受信部１５１０のＰ端子１５０１とＮ端子１５０２は送信部１５００のＰ端子１５１２とＮ端子１５１１に対して位置が反転する。このため、伝送路１５２０が交差して特性インピーダンスが一致しなくなり信号の品質が低下する。図１５の点線は、受信部１５１０が基板１５８０における送信部１５００とは反対側の面に実装されていることを示す。
【００１０】
複数の信号を伝送する差動伝送方式において送信部と受信部を基板上の同一面へ実装するときの様子を図１６に示す。
【００１１】
図１６において、１６００は差動信号を送信する送信部である。１６１０は送信部１６００から送信された差動信号を受信する受信部である。１６２０は差動信号を転送するための伝送路である。１６０１、１６０２は差動信号を生成するための入力信号である。１６０３、１６０４はそれぞれＤａｔａ１、Ｄａｔａ２の入力信号１６０１、１６０２を保持するためのフリップフロップ回路である。１６０５、１６０６はそれぞれ入力信号１６０１、１６０２から差動信号を生成するためのバッファである。１６１５、１６１６は伝送路１６２０を介して送信された差動信号を受信し差分を出力するバッファである。１６１１、１６１２はそれぞれバッファ１６１５、１６１６から生成された出力信号である。１６１３、１６１４はそれぞれ出力信号１６１１、１６１２を保持するためのフリップフロップ回路である。入力信号１６０１、１６０２からそれぞれバッファ１６０５、１６０６により差動信号が生成され、伝送路１６２０を介して受信部１６１０へ送信される。受信した差動信号からバッファ１６１５、１６１６が生成した出力信号１６１１、１６１２をフリップフロップ回路１６１３、１６１４が保持する。
【００１２】
送信部と受信部が基板上の異なる面に実装されるときの様子を図１７に示す。
【００１３】
図１７において、１７８０は回路基板、１７８１はビアホールである。この場合、伝送路１７２０を等長かつ平行に保つと図示のように送信部１７００と受信部１７１０で信号同士が入れ替わってしまう。信号同士が入れ替わらないようにすると図１８に示すように伝送路１８２０が交差し伝送路の特性インピーダンスをコントロールすることが困難となる。
【００１４】
ここで、上記特許文献１では、入力部及び出力部を基板上の異なる面へ実装する場合、差動信号の対が複数あると、各対の伝送路の配線が交差することになり上記課題に対応できない。
【００１５】
また、上記特許文献２では、コネクションボールを基板に垂直な面に対して対称に配置しているが、これでは差動伝送において送信部及び受信部を基板上の異なる面へ実装すると伝送路が交差し特性インピーダンスが一致しなくなる。このため、信号の品質が低下するという課題を解決することができない。
【００１６】
さらに、特許文献３のように差動信号の伝送路を線対称に配置するだけでは、配線交差時の特性インピーダンスの乱れによる信号の品質低下に対処できない。
【００１７】
本発明は、上記課題に鑑みてなされ、差動伝送方式における伝送路を平行かつ等長に保ちつつ、同一の端子配置のＩＣチップで送信部及び受信部を基板の異なる面へ実装可能にする回路構成を実現する。
【課題を解決するための手段】
【００１８】
上述した課題を解決するために、本発明の差動伝送回路は、入力信号から一対の差動信号を生成して送信する送信部と、前記送信部から送信された前記差動信号を受信する受信部と、前記差動信号を前記送信部から前記受信部に伝送する伝送路と、を備える差動伝送回路において、前記送信部は、前記入力信号と前記入力信号の極性を反転させた信号のいずれかを選択する選択部を有し、前記選択部で選択された信号から前記差動信号を生成する。
【００１９】
また、本発明の差動伝送回路は、入力信号から一対の差動信号を生成して送信する送信部と、前記送信部から送信された前記差動信号を受信する受信部と、前記差動信号を前記送信部から前記受信部に伝送する伝送路と、を備える差動伝送回路において、前記受信部は、前記差動信号の差分をとった差分信号と前記差分信号の極性を反転させた信号のいずれかを選択する選択部を有し、前記選択部で選択された信号から出力信号を生成する。
【発明の効果】
【００２０】
本発明によれば、差動伝送方式における伝送路を平行かつ等長に保ちつつ、同一の端子配置のＩＣチップで送信部及び受信部を基板の異なる面へ実装可能になる。
【発明を実施するための最良の形態】
【００２１】
以下に、添付図面を参照して本発明を実施するための最良の形態について詳細に説明する。
【００２２】
尚、以下に説明する実施の形態は、本発明の実現手段としての一例であり、本発明が適用される装置の構成や各種条件によって適宜修正又は変更されるべきものであり、本発明は以下の実施の形態に限定されるものではない。
【００２３】
［第１の実施形態］
図１は本発明に係る第１の実施形態の差動伝送回路基板の構成を示している。
【００２４】
図１において、１００は一対の差動信号を送信する送信部であり、１１０は送信部１００から送信された差動信号を受信する受信部である。１２０は差動信号を転送するための伝送路である。１０１は差動信号を生成するための入力信号であり、１０２は入力信号１０１を保持するためのフリップフロップ回路である。１０３は入力信号１０１の極性を反転させるためのインバータであり、１０４は入力信号１０１とインバータ１０３からの信号のいずれか一方を選択するセレクタ（選択部）である。１０５はセレクタ１０４が選択した信号から差動信号を生成するバッファであり、１１５はバッファ１０５が生成し伝送路１２０を介して送信された差動信号を受信し差分（差分信号）を出力するバッファである。１１２はバッファ１１５が生成した出力信号１１１を保持するためのフリップフロップ回路である。１８０は回路基板である。
【００２５】
出力信号１１１が得られるまでの信号の様子を図３に示す。図中ａ、ｂ、ｃ、ｄ、ｅは図１の各配線における信号を示している。図中Ｈ、Ｌはそれぞれ信号のハイレベル及びローレベルを示す。点線３００は差動信号に対するコモンモード電圧である。
【００２６】
送信部１００と受信部１１０が基板上の同一面に実装される場合には伝送路１２０は等長かつ平行である。この場合、セレクタ１０４はフリップフロップ１０２からの入力信号１０１を選択する。セレクタ１０４が選択した信号からバッファ１０５によって生成された差動信号が送信部１００から伝送路１２０を介して受信部１１０へ送信される。受信した差動信号からバッファ１１５によって生成された出力信号１１１はフリップフロップ１１２に保持される。入力信号１０１がａのような波形の信号であったとすると、セレクタ１０４により選択される信号ｂも同じ波形となる。バッファ１０５により生成された差動信号はそれぞれｃ、ｄのようになり、バッファ１１５において差分ｃ−ｄから生成した出力信号１１１はｅのような波形となる。
【００２７】
送信部と受信部が基板上の異なる面に実装されるときの様子を図２に示す。
【００２８】
図２において、２８０は回路基板、２８１はビアホールである。伝送路２２０を平行かつ等長に保つためにバッファ２１５の極性が入れ替わることになる。この場合、セレクタ２０４は、フリップフロップ２０２からの入力信号２０１をインバータ２０３において極性を反転した信号を選択する。セレクタ２０４が選択した信号からインバータ２０５によって生成された差動信号が送信部２００から伝送路２２０を介して受信部２１０へ送信される。受信した差動信号からバッファ２１５によって生成された出力信号２１１はフリップフロップ２１２に保持される。入力信号２０１がａのような波形の信号であったとすると、セレクタ２０４により選択される信号ｂはインバータ２０３によって反転された波形となる。バッファ２０５により生成された差動信号はそれぞれｃ、ｄのようになり、バッファ２１５において差分ｄ−ｃから生成した出力信号２１１はｅのような波形となり、同一面への実装時と同じ出力信号が得られることになる。
【００２９】
本実施形態によれば、差動伝送方式によって信号を伝送する際に同一の端子配置のＩＣチップで送信部と受信部を基板の同一面及び異なる面へのどちらに実装する場合においても対応可能な差動伝送回路を実現できる。また基板の面積縮小や装置の小型化にも対応可能となる。
【００３０】
［第２の実施形態］
図４は第２の実施形態の差動伝送回路基板の構成を示している。
【００３１】
図４において、４００は差動信号を送信する送信部であり、４１０は送信部４００から送信された差動信号を受信する受信部である。４２０は差動信号を転送するための伝送路である。４０１は差動信号を生成するための入力信号であり、４０２は入力信号４０１を保持するためのフリップフロップ回路である。４０５は入力信号４０１から差動信号を生成するためのバッファであり、４１５はバッファ４０５が生成し伝送路４２０を介して送信された差動信号を受信し差分（差分信号）を出力するバッファである。４１３はバッファ４１５が出力した信号の極性を反転させるためのインバータであり、４１４はバッファ４１５からの信号とインバータ４１３からの信号のいずれか一方を選択するセレクタである。４１２はセレクタ４１４が選択した出力信号４１１を保持するためのフリップフロップ回路である。４８０は回路基板である。
【００３２】
送信部４００と受信部４１０が基板上の同一面に実装される場合には、入力信号４０１から差動信号が生成されて送信部４００から伝送路４２０を介して受信部４１０へ送信される。セレクタ４１４では受信した差動信号からバッファ４１５により生成された信号を選択しフリップフロップ４１２に保持される。
【００３３】
送信部と受信部が基板上の異なる面に実装されるときの様子を図５に示す。
【００３４】
図５において、５８０は回路基板、５８１はビアホールである。伝送路５２０を平行かつ等長に保つためにバッファ５１５の極性が入れ替わることになる。この場合セレクタ５１４は、受信した差動信号からバッファ５１５によって生成されインバータ５１３において極性を反転した信号を選択することにより、同一面への実装時と同じ出力信号が得られフリップフロップ５１２に保持される。
【００３５】
本実施形態によれば、差動伝送方式によって信号を伝送する際に同一の端子配置のＩＣチップで送信部と受信部を基板の同一面及び異なる面へのどちらに実装する場合においても対応可能な差動伝送回路を実現できる。また基板の面積縮小や装置の小型化にも対応可能となる。
【００３６】
［第３の実施形態］
図６は第３の実施形態の差動伝送回路基板の構成を示している。
【００３７】
図６において、６００は差動信号を送信する送信部である。６２０は送信部６００から送信された差動信号を受信する受信部である。６４０ａ，ｂは差動信号を転送するための伝送路（第１の伝送路、第２の伝送路）である。６０１、６０２は差動信号（第１の差動信号、第２の差動信号）を生成するための入力信号（第１の入力信号、第２の入力信号）である。６１０、６１１はそれぞれＤａｔａ１、Ｄａｔａ２の入力信号６０１、６０２を保持するためのフリップフロップ回路である。６１２、６１３はそれぞれの入力信号６０１、６０２の極性を反転させるためのインバータである。６１４は入力信号６０１とインバータ６１２からの信号のいずれか一方を選択するセレクタ（第１の選択部）である。６１５は入力信号６０２とインバータ６１３からの信号のいずれか一方を選択するセレクタ（第２の選択部）である。６１６、６１７はセレクタ６１４からの信号とセレクタ６１５からの信号のいずれか一方を第３の信号または第４の信号として選択するセレクタ（第３の選択部、第４の選択部）である。６１８、６１９はそれぞれセレクタ６１６、６１７からの信号の差分（差分信号）を生成するためのバッファである。６３２、６３３はそれぞれインバータ６１８、６１９により生成され伝送路６４０ａ，ｂを介して送信された信号を受信し差分（差分信号）を出力するバッファである。６２１、６２２はそれぞれバッファ６３２、６３３から生成された出力信号（第１の出力信号、第２の出力信号）である。６３０、６３１はそれぞれ出力信号６２１、６２２を保持するためのフリップフロップ回路である。
【００３８】
送信部６００と受信部６２０が基板上の同一面に実装される場合には、セレクタ６１４、６１５はそれぞれ入力信号６０１、６０２を選択する。セレクタ６１６はセレクタ６１４からの信号を、セレクタ６１７はセレクタ６１５からの信号をそれぞれ選択する。選択した信号からバッファ６１８、６１９によって生成された差動信号が送信部６００からそれぞれ伝送路６４０ａ，ｂを介して受信部６２０へ送信される。受信した差動信号からバッファ６３２、６３３によって生成された出力信号はそれぞれフリップフロップ６３０、６３１に保持される。
【００３９】
図７は、送信部と受信部が基板上の異なる面に実装されるときの様子を示している。
【００４０】
図７において、７８０は回路基板、７８１はビアホールである。伝送路７４０ａ，ｂを共に平行かつ等長に保つためにバッファ７３２、７３３の極性が入れ替わることになる。この場合セレクタ７１４、７１５は、それぞれインバータ７１２、７１３において入力信号７０１、７０２の極性を反転した信号を選択する。そしてセレクタ７１６はセレクタ７１５からの信号を選択しセレクタ７１７はセレクタ７１４からの信号を選択することによりＤａｔａ１とＤａｔａ２の入力信号を入れ替える。セレクタ７１６、７１７が選択した信号からそれぞれバッファ７１８、７１９によって生成された差動信号が伝送路７４０ａ，ｂを介して受信部７２０へ送信される。受信した差動信号からバッファ７３２、７３３によって同一面実装時と同じ出力信号７２１、７２２が得られそれぞれフリップフロップ７３０、７３１に保持される。なお伝送する信号が２つの場合について説明したが、３つ以上の信号を伝送する場合においても本発明は適用可能である。
【００４１】
本実施形態によれば、差動伝送方式によって複数の信号を伝送する際に同一の端子配置のＩＣチップで送信部と受信部を基板の同一面及び異なる面へのどちらに実装する場合においても対応可能な差動伝送回路を実現できる。また基板の面積縮小や装置の小型化にも対応可能となる。
【００４２】
［第４の実施形態］
複数の信号を伝送する差動伝送において、複数の入力信号のいずれかがクロック信号である場合には出力タイミングを一致させるために送信部において、例えば図８に示すような前段のフリップフロップを叩くクロックを合わせる機構が必要となる。
【００４３】
図８において、８００は差動伝送回路の送信部の構成を示している。８０１はＤＤＲ（Ｄｏｕｂｌｅ Ｄａｔａ Ｒａｔｅ）型のクロックである。８０２はクロック８０１を反転させるインバータである。８０３、８０４は差動伝送の入力信号Ｄａｔａ及びＣｌｋを保持するためのフリップフロップである。８０５、８０６はそれぞれフリップフロップ８０３、８０４からの信号から差動信号を生成するためのバッファである。
【００４４】
図９は第４の実施形態の差動伝送回路基板の構成を示している。
【００４５】
図９において、９００は差動信号を送信する送信部である。９２０は送信部９００から送信された差動信号を受信する受信部である。９４０ａ，ｂは差動信号を転送するための伝送路（第１の伝送路、第２の伝送路）である。９０１、９０２は差動信号を生成するための入力信号（第１の入力信号、第２の入力信号）である。９１０、９１１はそれぞれＤａｔａ、Ｃｌｋの入力信号９０１、９０２を保持するためのフリップフロップ回路である。９１２、９１３はそれぞれ入力信号９０１、９０２から差動信号（第１の差動信号、第２の差動信号）を生成するためのバッファである。９３０、９３１はそれぞれ伝送路９４０ａ，ｂを介して送信された差動信号を受信し差分（第１の差分信号、第２の差分信号）を出力するバッファである。９３２、９３３はそれぞれバッファ９３０、９３１からの信号の極性を反転させるためのインバータである。９３４はバッファ９３０からの信号とインバータ９３２からの信号のいずれか一方を選択するセレクタ（第１の選択部）である。９３５はバッファ９３１からの信号とインバータ９３３からの信号のいずれか一方を選択するセレクタ（第２の選択部）である。９３６、９３７はセレクタ９３４からの信号とセレクタ９３５からの信号のいずれか一方を第３の信号または第４の信号として選択するセレクタ（第３の選択部、第４の選択部）である。９２１はセレクタ９３６から生成された出力信号である。９２２はセレクタ９３７からの信号の周波数を２倍にした出力信号である。９３８は出力信号９２１を保持するためのフリップフロップ回路である。９３９は信号の周波数を逓倍するためのＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路である。
【００４６】
ここで、送信部と受信部が基板上の同一面に実装される場合について説明する。
【００４７】
入力信号９０１、９０２からバッファ９１２、９１３によって差動信号が生成されて伝送路９４０ａ，ｂを介して受信部９２０へ送信される。セレクタ９３４、９３５は、受信した差動信号からバッファ９３０、９３１によって生成された信号を選択する。セレクタ９３６はセレクタ９３４からの信号を、セレクタ９３７はセレクタ９３５からの信号をそれぞれ選択する。セレクタ９３６からの出力信号９２１はフリップフロップ回路９３８に保持され、セレクタ９３７からの出力信号９２２はＰＬＬ回路９３９により周波数が２倍となる。これにより得られる波形を図１０に示す。１００１、１００２はそれぞれ送信するＤａｔａ信号、Ｃｌｋ信号である。１０２２は受信するＣｌｋ信号をＰＬＬ回路により周波数を２倍にしたＣｌｋ信号である。１０２１は受信するＤａｔａ信号である。
【００４８】
送信部と受信部が基板上の異なる面に実装されるときの様子を図１１に示す。
【００４９】
図１１において、１１８０は回路基板、１１８１はビアホールである。この場合、伝送路１１４０ａ，ｂを共に平行かつ等長に保つためにバッファ１１３０、１１３１の極性が入れ替わることになる。入力信号１１０１、１１０２からバッファ１１１２、１１１３によって差動信号が生成されて伝送路１１４０ａ，ｂを介して受信部１１２０へ送信される。セレクタ１１３４、１１３５は、受信した差動信号からバッファ１１３０、１１３１によって生成されそれぞれインバータ１１３２、１１３３において極性を反転した信号を選択する。そしてセレクタ１１３６はセレクタ１１３５からの信号を選択しセレクタ１１３７はセレクタ１１３４からの信号を選択することによりＤａｔａ信号とＣｌｋ信号を入れ替える。セレクタ１１３６、１１３７からの出力信号１１２１、１１２２は同一面実装時と同じ出力信号となり、出力信号１１２１はフリップフロップ回路１１３８に保持され、出力信号１１２２はＰＬＬ回路１１３９により周波数が２倍となる。なお伝送する信号が１つのＤａｔａ信号とＣｌｋ信号である場合について説明したが、２つ以上のＤａｔａ信号とＣｌｋ信号を伝送する場合においても本発明は適用可能である。
【００５０】
本実施形態によれば、差動伝送方式によってクロック信号を含む複数の信号を伝送する際に同一の端子配置のＩＣチップで送信部と受信部を基板の同一面及び異なる面へのどちらに実装する場合においても対応可能な差動伝送回路を実現できる。また基板の面積縮小や装置の小型化にも対応可能となる。
【００５１】
［第５の実施形態］
図８で述べたように、複数の入力信号のいずれかがクロック信号である場合には出力タイミングを一致させるために送信部において前段のフリップフロップを叩くクロックを合わせる機構が必要となる。
【００５２】
図１２は、第５の実施形態として、１本のクロック信号に対して偶数本のデータ信号を送信する場合に、クロック信号を基準としてデータ信号が線対称性を持つように入れ替える差動伝送回路回路基板の構成を示している。
【００５３】
図１２において、１２００は差動信号を送信する送信部であり、１２２０は送信部１２００から送信された差動信号を受信する受信部である。１２４０ａ，ｃ，ｂは全ての差動信号を転送するための伝送路（第１の伝送路、第３の伝送路、第２の伝送路）である。１２０１、１２０２、１２０３は差動信号を生成するための入力信号（第１の入力信号、第３の入力信号、第２の入力信号）である。１２１１、１２１２、１２１３はそれぞれＤａｔａ１、Ｃｌｋ、Ｄａｔａ２の入力信号１２０１、１２０２、１２０３を保持するためのフリップフロップ回路である。１２１４、１２１５、１２１６はそれぞれ入力信号１２０１、１２０２、１２０３から差動信号（第１の差動信号、第３の差動信号、第２の差動信号）を生成するためのバッファである。１２３０、１２３１、１２３２はそれぞれ伝送路１２４０ａ，ｃ，ｂを介して送信された差動信号を受信し差分（第１の差分信号、第３の差分信号、第２の差分信号）を出力するバッファである。１２３３、１２５０、１２３４はバッファ１２３０、１２３１、１２３２からの信号の極性を反転させるためのインバータである。１２３５、１２５１、１２３６はバッファ１２３０、１２３１、１２３２からの信号をインバータ１２３３、１２５０、１２３４に通すか選択するためのセレクタ（第１の選択部、第５の選択部、第２の選択部）である。１２３７、１２３８はセレクタ１２３５、１２３６が選択した信号を必要に応じて入れ替えるためのセレクタ（第３の選択部、第４の選択部）である。１２２１、１２２３はそれぞれセレクタ１２３７、１２３８から生成された出力信号であり、１２２２はセレクタ１２５１からの信号の周波数を２倍にした出力信号である。１２２４、１２２６はそれぞれ出力信号１２２１、１２２３を保持するためのフリップフロップ回路である。１２２５は信号の周波数を逓倍するためのＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路である。
【００５４】
次に、送信部と受信部が基板上の同一面に実装される場合について説明する。
【００５５】
入力信号１２０１、１２０２、１２０３からバッファ１２１４、１２１５、１２１６によって差動信号が生成されて伝送路１２４０ａ，ｃ，ｂを介して受信部１２２０へ送信される。セレクタ１２３５、１２３６は、受信した差動信号からバッファ１２３０、１２３２によって生成された信号を選択し、選択した信号は入れ替えられることなくセレクタ１２３７、１２３８により出力信号１２２１、１２２３として選択される。出力信号１２２１、１２２３はそれぞれフリップフロップ回路１２２４、１２２６に保持される。受信した差動信号からバッファ１２３１によって生成されセレクタ１２５１が選択した信号はＰＬＬ回路１２２５によって周波数が逓倍されＣｌｋの出力信号１２２２としてフリップフロップ回路１２２４、１２２６のクロックとなる。
【００５６】
送信部と受信部が基板上の異なる面に実装されるときの様子を図１３に示す。
【００５７】
図１３において、１３８０は回路基板、１３８１はビアホールである。この構成によれば、伝送路１３４０ａ．ｃ．ｂを平行かつ等長に保つためにバッファ１３３０、１３３１、１３３２の極性が入れ替わることになる。入力信号１３０１、１３０２、１３０３からバッファ１３１４、１３１５、１３１６によって差動信号が生成されて伝送路１３４０ａ，ｃ，ｂを介して受信部１３２０へ送信される。
【００５８】
セレクタ１３３５、１３５１、１３３６は、伝送路１３４０ａ，ｃ，ｂを介して受信した差動信号からバッファ１３３０、１３３１、１３３２において生成され、インバータ１３３３、１３５０、１３３４において極性が反転された信号をそれぞれ選択する。セレクタ１３３７はセレクタ１３３６からの信号を、セレクタ１３３８はセレクタ１３３５からの信号をそれぞれ選択し、出力信号１３２１、１３２３としてフリップフロップ回路１３２４、１３２６に保持させる。伝送路１３４０ａ，ｃ，ｂを介して受信した差動信号からバッファ１３３１において生成され、セレクタ１３５１が選択した信号はＰＬＬ回路１３２５によって周波数が逓倍される。そして、Ｃｌｋの出力信号１３２２としてフリップフロップ回路１３２４、１３２６のクロック信号となる。
【００５９】
ここでは、送信部から２つのＤａｔａ信号と１つのＣｌｋ信号を伝送し、受信部でＤａｔａ信号を入れ替える場合について説明したが、４つ以上のＤａｔａ信号を伝送する場合や、送信部でＤａｔａ信号を入れ替える場合でも本発明は適用可能である。
【００６０】
本実施形態によれば、差動伝送方式によって１本のクロック信号に対して偶数本のデータ信号を伝送する際に同一の端子配置のＩＣチップで送信部と受信部を基板の同一面及び異なる面へのどちらに実装する場合においても対応可能な差動伝送回路を実現できる。また基板の面積縮小や装置の小型化にも対応可能となる。
【図面の簡単な説明】
【００６１】
【図１】本発明に係る第１の実施形態の差動伝送回路を基板上の同一面に実装した場合の基板構成を示す図である。
【図２】本発明に係る第１の実施形態の差動伝送回路を基板上の異なる面に実装した場合の基板構成を示す図である。
【図３】第１の実施形態の差動伝送回路において出力信号が得られるまでの信号の様子を示す図である。
【図４】第２の実施形態の差動伝送回路を基板上の同一面に実装した場合の基板構成を示す図である。
【図５】第２の実施形態の差動伝送回路を基板上の異なる面に実装した場合の基板構成を示す図である。
【図６】第３の実施形態の差動伝送回路を基板上の同一面に実装した場合の基板構成を示す図である。
【図７】第３の実施形態の差動伝送回路を基板上の異なる面に実装した場合の基板構成を示す図である。
【図８】差動伝送回路の送信部の構成を示す図である。
【図９】第４の実施形態の差動伝送回路を基板上の同一面に実装した場合の基板構成を示す図である。
【図１０】第４の実施形態の差動伝送回路により得られる信号波形を示す図である。
【図１１】第４の実施形態の差動伝送回路を基板上の異なる面に実装した場合の基板構成を示す図である。
【図１２】第５の実施形態の差動伝送回路を基板上の同一面に実装した場合の基板構成を示す図である。
【図１３】第５の実施形態の差動伝送回路を基板上の異なる面に実装した場合の基板構成を示す図である。
【図１４】従来例の差動伝送回路を基板上の同一面に実装した場合の基板構成を示す図である。
【図１５】従来例の差動伝送回路を基板上の異なる面に実装した場合の基板構成を示す図である。
【図１６】従来例の差動伝送回路を基板上の同一面に実装した場合の基板構成を示す図である。
【図１７】従来例の差動伝送回路を基板上の異なる面に実装した場合の基板構成を示す図である。
【図１８】図１７の差動伝送回路において信号同士が入れ替わらないようにするための回路構成を示す図である。
【図１】
2010041623.tif 000003
【図２】
2010041623.tif 000004
【図３】
2010041623.tif 000005
【図４】
2010041623.tif 000006
【図５】
2010041623.tif 000007
【図６】
2010041623.tif 000008
【図７】
2010041623.tif 000009
【図８】
2010041623.tif 000010
【図９】
2010041623.tif 000011
【図１０】
2010041623.tif 000012
【図１１】
2010041623.tif 000013
【図１２】
2010041623.tif 000014
【図１３】
2010041623.tif 000015
【図１４】
2010041623.tif 000016
【図１５】
2010041623.tif 000017
【図１６】
2010041623.tif 000018
【図１７】
2010041623.tif 000019
【図１８】
2010041623.tif 000020