(57)【要約】【課題】低応答速度のアモルファスＳｉ−ＴＦＴを駆動ＴＦＴに用いた場合であっても閾値電圧の更新を逐次可能とすること。【解決手段】表示装置の一水平期間内に、以下の処理を行う。駆動ＴＦＴの閾値電圧よりも高いパルス電圧Ｖｐｒｅを印加する。蓄積コンデンサを放電させ、放電中に駆動ＴＦＴのゲート電圧Ｖｔｈ’を読み取る。読み取った電圧を、放電が終了した場合の駆動ＴＦＴの閾値電圧Ｖｔｈと放電中の駆動ＴＦＴのゲート電圧の間の所定の関係に従って補正することで、駆動ＴＦＴの閾値電圧Ｖｔｈを更新する。更新した閾値電圧Ｖｔｈを使用して画素へのデータＶｄａｔａ書き込みを行う。【選択図】図９
2010185953.tif 000002
【特許請求の範囲】
【請求項１】
有機ＥＬ素子と該有機ＥＬ素子を駆動するアモルファスＳｉ−ＴＦＴと該ＴＦＴのゲートに接続されるコンデンサとを有して構成される複数の画素がマトリックス状に配置されて構成される表示装置の駆動方法において、該表示装置の一水平期間内に、
前記ＴＦＴの閾値電圧よりも高いパルス電圧を前記ＴＦＴのゲートに印加するプリチャージステップ、
前記プリチャージステップにおいて充電された前記コンデンサを放電させ、該放電中に前記ＴＦＴのゲート電圧を読み取る読み取りステップ、
該読み取ったゲート電圧を、前記放電が終了した場合の前記ＴＦＴの閾値電圧と前記放電中の前記ＴＦＴのゲート電圧の間の所定の関係に従って補正することで、前記ＴＦＴの閾値電圧を更新する更新ステップ、及び、
該更新した閾値電圧を使用して前記画素へのデータ書き込みを行う書き込みステップ
を実行することを特徴とする駆動方法。
【請求項２】
請求項１に記載の駆動方法において、
前記読み取りステップにおいて、ＡＤ変換器が、前記放電中に前記ＴＦＴのゲート電圧を読み取ることを特徴とする駆動方法。
【請求項３】
請求項１に記載の駆動方法において、
前記更新ステップにおいて、
前記所定の関係を規定する係数を用いて前記補正を行い、該係数は、前記放電によって前記ＴＦＴのゲート電圧が低下するときのゲート電圧の減衰係数であることを特徴とする駆動方法。
【請求項４】
請求項３に記載の駆動方法において、
前記減衰係数は前記画素が有する時定数回路により決定され、該時定数回路は前記コンデンサを含むことを特徴とする駆動方法。
【請求項５】
有機ＥＬ素子と該有機ＥＬ素子を駆動するアモルファスＳｉ−ＴＦＴと該ＴＦＴのゲートに接続されるコンデンサとを有して構成される複数の画素がマトリックス状に配置されて構成される表示装置の駆動方法において、
ｎ以上の水平期間について一つの垂直同期期間を設定し及び前記複数の画素の全画素についての読み取り順番を決定するステップ、並びに、
該垂直同期期間内に、前記複数の画素のうち少なくとも１つについて閾値電圧を読み取り、及び、前記全画素について決定された読み取り順番に従って各画素の閾値電圧を読み取るステップ
を有することを特徴とする駆動方法。
【請求項６】
有機ＥＬ素子と該有機ＥＬ素子を駆動するアモルファスＳｉ−ＴＦＴと該ＴＦＴのゲートに接続されるコンデンサとを有して構成される複数の画素がマトリックス状に配置されて構成される表示装置の駆動回路において、
該表示装置の一水平期間内に前記ＴＦＴの閾値電圧を更新し及び該更新した閾値電圧を使用して前記画素へのデータ書き込みを行う手段を備え、
該データ書き込みを行う手段が、
前記ＴＦＴの閾値電圧よりも高いパルス電圧を前記ＴＦＴのゲートに印加するプリチャージ手段、
前記プリチャージ手段によって充電された前記コンデンサを放電させ、該放電中に前記ＴＦＴのゲート電圧を読み取る手段、
該読み取ったゲート電圧を、前記放電が終了した場合の前記ＴＦＴの閾値電圧と前記放電中の前記ＴＦＴのゲート電圧との所定の関係に従って補正することで、前記ＴＦＴの閾値電圧を更新する手段、及び、
該更新した閾値電圧を使用して前記画素へのデータ書き込みを行う手段
からなることを特徴とする駆動回路。
【請求項７】
有機ＥＬ素子と該有機ＥＬ素子を駆動するアモルファスＳｉ−ＴＦＴと該ＴＦＴのゲートに接続されるコンデンサとを有して構成される複数の画素がマトリックス状に配置されて構成される表示装置の駆動回路において、
ｎ以上の水平期間について一つの垂直同期期間を設定し及び前記複数の画素の全画素についての読み取り順番を決定する手段、並びに、
該垂直同期期間内に、前記複数の画素のうち少なくとも１つについて閾値電圧を読み取り、及び、前記全画素について決定された読み取り順番に従って各画素の閾値電圧を読み取る手段
を備えることを特徴とする駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置の駆動方法および駆動回路に関する。特に詳細には、本発明は、有機または無機エレクトロルミネッセンス（ＥＬ）素子などを用いたＥＬ表示パネル（表示装置）などの自発光表示パネル（表示装置）の駆動方法および駆動回路に関するものである。
【背景技術】
【０００２】
電気光学変換物質として有機エレクトロルミネッセンス（ＥＬ）材料あるいは無機ＥＬ材料を用いたアクティブマトリクス型の画像表示装置は、画素に書き込まれる電流に応じて発光輝度が変化する。ＥＬ表示パネルは各画素に発光素子を有する自発光型である。ＥＬ表示パネルは、液晶表示パネルに比べて画像の視認性が高い、発光効率が高い、バックライトが不要、応答速度が速い等の利点を有する。
【０００３】
既に周知のアクティブマトリクス方式の有機ＥＬ表示パネルについて、その１つの画素の等価回路を図１に示す。画素回路１０は、発光素子である有機エレクトロルミネッセンス（ＥＬ）素子１１、駆動用およびスイッチング用ＴＦＴ（Thin Film Transistor）１２および１３、並びに、蓄積容量Ｃ１４からなる。
【０００４】
画素回路１０を駆動するドライバ回路（図示せず）は、電圧の強弱で示された映像（階調）信号を出力し、その構成は液晶表示パネルを駆動するドライバ回路と類似する。ドライバ回路から、映像（階調）信号としての電圧信号がソース信号線１５に印加される。印加された電圧信号が画素回路１０に印加され蓄積容量Ｃ１４に保持される。
【０００５】
蓄積容量Ｃ１４に保持された電圧に応じた電流Ｉｄが駆動用ＴＦＴ１２に流れることで、映像（階調）信号に応じた所定の輝度で有機ＥＬ素子１１が発光する。
【０００６】
有機ＥＬ表示パネルは、低温ポリシリコンまたはアモルファスＴＦＴを用いてパネルが構成されている。しかし、有機ＥＬ素子は、これらのＴＦＴの特性にバラツキがあると、表示（輝度）ムラが発生する。特にアモルファスＴＦＴの場合、図２に示すように通電時間の増加に伴い閾値電圧Ｖｔｈが経時変化する。そのため、駆動用ＴＦＴ１２に一定のゲート電圧Ｖｇを与えていると除々に駆動電流Ｉｄが低下し、発光輝度が低下する問題が起きる。
【０００７】
この問題解決のために特許文献１には、上記経時変化する閾値電圧ＶｔｈをＡＤ変換などで読み取った後、一時記憶し、表示のための階調電圧Ｖｄａｔａと加算した表示電圧Ｖｄｉｓｐを画素回路１０に与える方法が開示されている。
【０００８】
上記方法について、図３のタイミング図および図４〜図７の動作構成図を基に説明する。
【０００９】
まず図４を参照すると、画素回路１０は、閾値電圧Ｖｔｈの読み取りができるように、最低２つのスイッチング用ＴＦＴ１３および１５と、１つの駆動用ＴＦＴ１２とを有する。
【００１０】
一方、ソースドライバ２０は、階調電圧Ｖｄａｔａを発生する電圧発生源２１、表示する電圧を与える電圧源２３、プリチャージ電圧源２４、閾値電圧Ｖｔｈを読み取ってデジタル値に変換するＡＤ変換器２５、デジタル値に変換された閾値電圧Ｖｔｈを記憶する記憶回路２６、閾値電圧Ｖｔｈと階調電圧Ｖｄａｔａをデシタル的に加算する加算器２２、およびこれらを時系列に制御する制御回路２７、ＳＷ１〜３を基本構成として有する。
【００１１】
上記構成による動作を、図３におけるステップＳＴ１、ＳＴ２、ＳＴ３、ＳＴ４毎に説明する。
【００１２】
まず、第１ステップＳＴ１では、図４に示すように、閾値電圧Ｖｔｈを読み取るためにスイッチング用ＴＦＴ１３をオンにして、閾値電圧Ｖｔｈよりも十分に高い電圧Ｖｐｒｅをパルス的に画素回路１０に印加し、蓄積容量Ｃ１４を充電する。このとき、寄生容量Ｃｓ１、Ｃｓ２にも充電される。
【００１３】
第２ステップＳＴ２では、図５に示すように、スイッチング用ＴＦＴ１３に加えスイッチング用ＴＦＴ１５もオンにして蓄積容量Ｃ１４および寄生容量Ｃｓ１、Ｃｓ２を除々に放電させると、ゲート電圧Ｖｇが除々に低下する。ゲート電圧Ｖｇが低下して駆動用ＴＦＴ１２の閾値電圧Ｖｔｈと等しくなると放電を停止する。つまり、蓄積容量Ｃ１４に自動的には駆動用ＴＦＴ１２の閾値電圧Ｖｔｈが記憶されることになる。なお、駆動用ＴＦＴ１２はゲート電圧Ｖｇが閾値電圧以下になるドレインとソース間の抵抗が高く（オフ状態に）なるため、上記のように閾値電圧Ｖｔｈを記憶できる。
【００１４】
第３ステップＳＴ３では、図６に示すように、ＳＷ３をオンにして上記閾値電圧ＶｔｈをＡＤ変換器２５で読み取る。
【００１５】
第４ステップＳＴ４では、図７に示すように、上述した通りに読み取った閾値電圧Ｖｔｈと階調電圧Ｖｄａｔａを加算器２２により加算し、加算した電圧Ｖｄｉｓｐを次のサイクルの第３ステップＳＴ３で画素回路１０に供給することで閾値電圧Ｖｔｈの変動が補償される。
【００１６】
以上のステップＳＴ１〜ＳＴ４をマトリックスの表示パネルの行単位で実行していくと、全ての画素回路中の駆動用ＴＦＴ１２の閾値電圧Ｖｔｈの経時変化が補償される。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】特開２００６−２８４７１６公報
【発明の概要】
【発明が解決しようとする課題】
【００１８】
しかしながら、上記の従来方法では、特に駆動用ＴＦＴがアモルファスＳｉ−ＴＦＴの場合は移動度が低いことから、駆動回路ＩＣの出力容量Ｃｓ１および配線容量Ｃｓ２の影響により、閾値電圧Ｖｔｈの読み取りに時間がかかる。さらに、表示パネルの解像度を向上させるとＴＦＴの寸法がより小さくなるために、この読み取り時間はさらに長くなる。図３には、上記した容量の影響を受けて、理想的な破線の放電電圧Ｖｔｈが実際には実線の放電電圧Ｖｔｈ‘のようになることが示されている。
【００１９】
閾値電圧Ｖｔｈの読取時間は、画素回路１０におけるスイッチング用ＴＦＴ１３，１５のオン抵抗、蓄積容量Ｃ１４、配線容量Ｃｓ２、及び、ソースドライバ２０の出力容量Ｃｓ１で決まる。各オン抵抗が数ＭΩ、各容量が５０ｐＦ前後と考えると時定数は約１００ｕｓほどであるから、ほぼ放電しきるまで、つまり正しい閾値電圧Ｖｔｈを記憶するまでにはその３倍の時間が必要となる。
【００２０】
したがって、表示パネルが例えばＱＶＧＡ（２４０×３２０）で６０Ｈｚのフレーム周波数とした場合、逐次更新のために１行の処理を行える時間は一水平期間の約５２ｕｓよりも短かくなくてはならない。このため、一水平期間内にこの表示パネルの駆動用ＴＦＴの閾値電圧Ｖｔｈを読み取って記憶することができず、閾値電圧Ｖｔｈの逐次更新ができない重要な問題があった。
【００２１】
本発明の目的は、低応答速度のアモルファスＳｉ−ＴＦＴを駆動ＴＦＴに用いた場合であっても閾値電圧Ｖｔｈの更新が逐次可能な、有機ＥＬ表示装置の駆動方法および駆動回路を提供することである。
【課題を解決するための手段】
【００２２】
上記目的を達成するために本発明が提供する有機ＥＬ表示装置の駆動方法は、有機ＥＬ素子と該有機ＥＬ素子を駆動するアモルファスＳｉ−ＴＦＴと該ＴＦＴのゲートに接続されるコンデンサとを有して構成される複数の画素がマトリックス状に配置されて構成される表示装置の駆動方法において、該表示装置の一水平期間内に、前記ＴＦＴの閾値電圧よりも高いパルス電圧を前記ＴＦＴのゲートに印加するプリチャージステップ、前記プリチャージステップにおいて充電された前記コンデンサを放電させ、該放電中に前記ＴＦＴのゲート電圧を読み取る読み取りステップ、該読み取ったゲート電圧を、前記放電が終了した場合の前記ＴＦＴの閾値電圧と前記放電中の前記ＴＦＴのゲート電圧の間の所定の関係に従って補正することで、前記ＴＦＴの閾値電圧を更新する更新ステップ、及び、該更新した閾値電圧を使用して前記画素へのデータ書き込みを行う書き込みステップを実行することを特徴とする。
【００２３】
上記目的を達成するために本発明が提供する有機ＥＬ表示装置の別の駆動方法は、有機ＥＬ素子と該有機ＥＬ素子を駆動するアモルファスＳｉ−ＴＦＴと該ＴＦＴのゲートに接続されるコンデンサとを有して構成される複数の画素がマトリックス状に配置されて構成される表示装置の駆動方法において、ｎ以上の水平期間について一つの垂直同期期間を設定し及び前記複数の画素の全画素についての読み取り順番を決定するステップ、並びに、
該垂直同期期間内に、前記複数の画素のうち少なくとも１つについて閾値電圧を読み取り、及び、前記全画素について決定された読み取り順番に従って各画素の閾値電圧を読み取るステップを有することを特徴とする。
【００２４】
上記目的を達成するために本発明が提供する有機ＥＬ表示装置の駆動回路は、有機ＥＬ素子と該有機ＥＬ素子を駆動するアモルファスＳｉ−ＴＦＴと該ＴＦＴのゲートに接続されるコンデンサとを有して構成される複数の画素がマトリックス状に配置されて構成される表示装置の駆動回路において、
該表示装置の一水平期間内に前記ＴＦＴの閾値電圧を更新し及び該更新した閾値電圧を使用して前記画素へのデータ書き込みを行う手段を備え、該データ書き込みを行う手段が、前記ＴＦＴの閾値電圧よりも高いパルス電圧を前記ＴＦＴのゲートに印加するプリチャージ手段、前記プリチャージ手段によって充電された前記コンデンサを放電させ、該放電中に前記ＴＦＴのゲート電圧を読み取る手段、該読み取ったゲート電圧を、前記放電が終了した場合の前記ＴＦＴの閾値電圧と前記放電中の前記ＴＦＴのゲート電圧との所定の関係に従って補正することで、前記ＴＦＴの閾値電圧を更新する手段、及び、該更新した閾値電圧を使用して前記画素へのデータ書き込みを行う手段からなることを特徴とする。
【００２５】
上記目的を達成するために本発明が提供する有機ＥＬ表示装置の別の駆動回路は、有機ＥＬ素子と該有機ＥＬ素子を駆動するアモルファスＳｉ−ＴＦＴと該ＴＦＴのゲートに接続されるコンデンサとを有して構成される複数の画素がマトリックス状に配置されて構成される表示装置の駆動回路において、ｎ以上の水平期間について一つの垂直同期期間を設定し及び前記複数の画素の全画素についての読み取り順番を決定する手段、並びに、該垂直同期期間内に、前記複数の画素のうち少なくとも１つについて閾値電圧を読み取り、及び、前記全画素について決定された読み取り順番に従って各画素の閾値電圧を読み取る手段を備えることを特徴とする。
【発明の効果】
【００２６】
上記の本発明によれば、閾値電圧へ終息途中の短い時間で、その閾値電圧を読み取り、理想的な最終の閾値電圧と相関をとって補正し、画素毎に閾値電圧を更新していくように構成したことで、一水平期間内に閾値電圧の更新を行うことが可能となった。
【００２７】
また本発明によれば、垂直同期期間をｎ個以上の水平期間について設定し、この垂直同期期間に少なくとも１つの画素の閾値電圧を読み取り、かつ、全ての画素については、順番に閾値電圧を読み取ることで、閾値電圧の逐次更新が可能となった。
【図面の簡単な説明】
【００２８】
【図１】一般的な画素回路の等価回路を示す回路図である。
【図２】閾値電圧Ｖthと駆動電流Ｉdとの関係を説明する特性図である。
【図３】従来のＶth読み取りタイミングを示すタイミング図である。
【図４】従来のＶth読み取りにおける一動作ステップを説明する動作説明図である。
【図５】従来のＶth読み取りにおける一動作ステップを説明する動作説明図である。
【図６】従来のＶth読み取りにおける一動作ステップを説明する動作説明図である。
【図７】従来のＶth読み取りにおける一動作ステップを説明する動作説明図である。
【図８】本発明に係る有機ＥＬ表示装置の駆動回路の第１実施形態の構成図である。
【図９】第１実施形態における動作タイミングを示すタイミング図である。
【図１０】本発明の第１実施形態における閾値読み取りを説明する図である。
【図１１】本発明の第１実施形態における閾値読み取りを説明する図である。
【図１２】本発明に係る有機ＥＬ表示装置の駆動回路の第２実施形態の構成図である。
【図１３】第２実施形態における動作タイミングを示すタイミング図である。
【図１４】第２実施形態における読み取り順番について説明する図である
【発明を実施するための形態】
【００２９】
〔第１実施形態〕
図８は本発明に係る有機ＥＬ表示装置の駆動回路の第１実施形態の構成図である。本実施形態の駆動回路は、図４に示した従来構成にＶｔｈ補正部３１を付加した構成を備え、Ｖｔｈ補正部３１は、後述の通りに理想的なＶｔｈと放電途中のＶｔｈ’との相関をとるために設けられる。
【００３０】
図９は図８に示した駆動回路の動作例を示すタイミング図であり、図１０は、本実施形態における閾値読み取りを説明する図である。
【００３１】
図９の例では、閾値電圧Ｖｔｈを読み取るＶｔｈ読取期間と、表示するための電圧Ｖｄｉｓｐを書込むＶｄｉｓｐ書込期間とが一水平期間Ｔｈ内に含まれる。そのために、図１０の実線で示すように、Ｖｔｈ読取期間内の時間ｔｆにおいて読み取った初期のＶｔｈ’は放電途中の電圧となり、Ｖｔｈ読取期間外の時間ｔｓにおける理想的な最終のＶｔｈよりも高くなる。Ｖｔｈが初期から経時変化した場合には、破線で示すように、時間ｔｆにおいて読み取った閾値電圧Ｖｔｈ’はさらに高くなる。
【００３２】
ここで、放電途中に読み取った閾値電圧Ｖｔｈ’から、各種容量等の影響を受けない、理想的な最終のＶｔｈを求める本実施形態の処理過程について説明する。
【００３３】
放電途中の電圧Ｖｔｈ’は、次式で表すことができる。
Ｖth‘= （Ｖpre − Ｖth）exp（−ｔ/ＲＣ）＋Ｖth
【００３４】
上式において、Ｖｐｒｅは予め設定されるプリチャージ電圧、Ｖｔｈは閾値電圧、ＲはＴＦＴ１２のオン抵抗、Ｃは画素回路１０の蓄積容量Ｃ１４および寄生容量Ｃｓ１およびＣｓ２の和である。ｔは読み取りを行う時間であり、ゲート信号２がハイレベルとなって放電が開始した時点からの経過時間で表される。
【００３５】
上式に基づき、放電途中に読み取られる閾値電圧Ｖｔｈ’は時定数ＲＣに応じて次第に減衰率が小さくなりつつ低下するので、図１１に示すよう時間経過に伴い次第に小さく変化する減衰係数Ｋ（上記Ｒ成分とＣ成分により決定される）を考えると、次式が成立すると考えることができる。  
Ｖth‘ = Ｋ（Ｖpre − Ｖth）＋Ｖth
上式を変形すると次式のように表せる。
【００３６】
【数１】
2010185953.tif 000003
【００３７】
つまり、既知のＲ成分とＣ成分により決定される減衰係数Ｋを持てば、放電途中にＡＤ変換器２５で読み取った電圧Ｖｔｈ’から、上式に従ってＶｔｈ’を補正した閾値電圧Ｖｔｈを算出することができる。
【００３８】
したがって、プリチャージ電圧印加後、規定時間ｔ経過した後にＡＤ変換器２５でＶｔｈ’を読み取って上記の通りに補正をすれば、最終の値に落着く時間まで待たずに早い時間で、一水平期間内に、影響を排除した理想的な閾値電圧Ｖｔｈを知ることができる。
【００３９】
上記の通りに補正した閾値電圧Ｖｔｈ’は加算器２２により階調電圧Ｖｄａｔａと加算され、階調電圧源２３へ与えられる。
【００４０】
以上説明したように本実施形態によれば、一水平期間内で処理できるように、早目に放電途中の閾値電圧を読み、影響を排除した最終値との相関をとって補正することで、パネル表示電圧を変化していく都度、逐次Ｖｔｈを更新することが可能となる。
【００４１】
〔第２の実施形態〕
図１２は本発明に係る有機ＥＬ表示装置の駆動回路の構成図である。本実施形態の駆動回路は、図４に示した従来構成に、垂直信号に同期してＳＷ回路の開閉を制御する垂直同期ＳＷ制御部３２および順番回路３３を付加した構成を備える。垂直同期ＳＷ制御部３２がＳＷ１〜２を制御する。
【００４２】
図１３は図１２に示した駆動回路の動作例を示すタイミング図であり、図１４は、本実施形態における閾値読み取りを説明する図である。
【００４３】
順番回路３３は、ソースドライバ２０とゲートドイバ４０内の垂直同期ＳＷ制御部３２を制御し、垂直同期期間毎に、例えば図１３に示すように１行目の１画素目、１行目の２画素目、・・・・、１行目の最終画素、２行目の１画素目、・・・・、最終行の最終画素の順番で閾値電圧Ｖｔｈを読み取る順番を決める（図１４）。
【００４４】
垂直同期ＳＷ制御３２は、順番回路３３に同期してＳＷ２及びＳＷ３を制御して、垂直同期期間内にプリチャージ電圧ＶｐｒｅをＴＦＴ１２のゲートに印加してＡＤ変換器２５が閾値電圧Ｖｔｈの読み取りを行うようにタイミングを制御する。
【００４５】
これら垂直同期ＳＷ制御部３２および順番回路３３の動作に従い、マクトリクス配置された複数の画素の各画素について順番に閾値電圧Ｖｔｈを読み取っていく。
【００４６】
図１３の例では、上記した垂直同期期間に１つの画素の閾値電圧Ｖｔｈの読み取りを行っている。
【００４７】
このとき、閾値電圧Ｖｔｈの読み取りを一水平期間内に行えない場合、垂直同期の期間をｎ個分の水平期間としている。ｎの値としては、フレーム周期（一般には６０Ｈｚ）での表示データの更新（つまり各画素の表示電圧Ｖｄｉｓｐの書き込み）に支障ない値を選定する。
【００４８】
例えば、表示装置がＱＶＧＡの解像度の場合、３２０行を６０Ｈｚ（１６．７ｍｓ）で表示を更新していくとすると、１行の更新時間は５２ｕｓとなる。そこで、もし、１行の更新時間を半分の２６ｕｓにできるならば、１フレームは３２０の２倍の６４０水平に区切ることができるから、ｎは最大３２０まで許容することができる。
【００４９】
以上説明したように、本実施形態によれば、ｎ個以上の水平期間に設定した垂直同期期間を利用することで、全ての画素の閾値電圧Ｖｔｈの更新を逐次行うことが可能となる。むろん、表示パネルの画素数が多くなるに従って全ての画素の閾値電圧Ｖｔｈの更新には時間を要するが、ＴＦＴの閾値電圧変動は直ぐに現われるものではないために、十分に間に合う時間である。
【符号の説明】
【００５０】
１０  画素回路
１２  駆動用ＴＦＴ
１３，１５  スイッチング用ＴＦＴ
２０  ソースドライバ
２２  加算器
２３  階調電圧源
２４  プリチャージ電圧源
２５  ＡＤ変換器
２６  記憶回路
２７  制御回路
３１  Ｖｔｈ補正部
３２  垂直同期ＳＷ制御部
３３  順番回路
４０  ゲートドライバ
【図１】
2010185953.tif 000004
【図２】
2010185953.tif 000005
【図３】
2010185953.tif 000006
【図４】
2010185953.tif 000007
【図５】
2010185953.tif 000008
【図６】
2010185953.tif 000009
【図７】
2010185953.tif 000010
【図８】
2010185953.tif 000011
【図９】
2010185953.tif 000012
【図１０】
2010185953.tif 000013
【図１１】
2010185953.tif 000014
【図１２】
2010185953.tif 000015
【図１３】
2010185953.tif 000016
【図１４】
2010185953.tif 000017