(57)【要約】【課題】  記録ヘッドの端子の増加を抑制し、放射ノイズを抑制する記録ヘッド、記録装置を提供する。【解決手段】  複数の記録素子を複数のブロックに分けて時分割で駆動を行ってインクを吐出する記録ヘッドであり、記録素子を駆動する駆動素子と、前記複数の記録素子の駆動を許可する期間を定める許可信号を入力する入力部と、前記入力部にて入力した許可信号で定められた期間で検出されるパルス信号に基づき、駆動素子の時分割駆動を制御する。【選択図】  図１
2010030294.tif 000002
【特許請求の範囲】
【請求項１】
複数の記録素子を複数のブロックに分けて時分割で駆動を行ってインクを吐出する記録ヘッドであって、
記録素子を駆動する駆動手段と、
１回のインクの吐出について、前記複数の記録素子の駆動を許可する期間を定める許可信号を入力する入力手段と、
前記入力手段にて入力した許可信号で定められた期間にて検出されるパルス信号に基づき、前記駆動手段の時分割駆動を制御する制御手段とを備えることを特徴とする記録ヘッド。
【請求項２】
前記制御手段は、グループ毎に記録素子の駆動タイミングを生成するタイミング生成手段を備えることを特徴とする請求項１に記載の記録ヘッド。
【請求項３】
前記制御手段は、駆動する記録素子の選択する信号を生成する信号生成手段を備えることを特徴とする請求項１に記載の記録ヘッド。
【請求項４】
前記制御手段は、前記許可信号にて定められた期間にてパルス信号を検出するための検出手段を備えることを特徴とする請求項１に記載の記録ヘッド。
【請求項５】
前記制御手段は、前記パルス信号の数をカウントするカウンタを備えることを特徴とする請求項１に記載の記録ヘッド。
【請求項６】
請求項１に記載の記録ヘッドを用いて記録を行う記録装置であって、
前記許可信号を生成する生成手段と、
時分割の駆動タイミングに同期して、前記生成手段にて生成した前記許可信号を前記記録ヘッドへ転送する転送手段とを備えることを特徴とする記録装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、記録ヘッド及びその記録ヘッドを用いた記録装置に関する。
【背景技術】
【０００２】
図９は、従来の記録ヘッド部の回路構成を示すブロック図である。スイッチング素子１０２は記録素子１０１を駆動する。シフトレジスタ１０３は、クロック信号（ＣＬＫ）に基づいてシリアル形式でデータ（ＤＡＴＡ）を入力する。このデータは、ブロックを指定する情報と、画像データで構成されている。ラッチ信号ＬＴに同期して、ラッチ回路１０６は、シフトレジスタ１０３のデータをラッチする。
【０００３】
デコーダ１１４は、ブロックを指定する情報をデコードする。デコーダ１３０４は、デコードした結果に基づいてＡＮＤ回路１０４へ信号が出力する。これにより同時に駆動する記録素子が選択される。
【０００４】
図１０は、従来の記録素子を駆動するための信号のタイミングチャートである。クロック信号（ＣＬＫ）に同期してデータ（ＤＡＴＡ）がシフトレジスタ１０３へ転送される。このデータは、ブロックを指定する４ビット（Ｂ０〜Ｂ３）の情報と、１６ビット（Ｄ０〜Ｄ１５）の画像データで構成されている。ここで、１ブロックあたり１６個の記録素子にそれぞれ割当てるために、１６ビットのデータを転送している。また、記録ヘッドは、１６個のブロックを備えており、ブロックを指定するために４ビット（Ｂ０〜Ｂ３）の情報を転送する。
【０００５】
ラッチ信号（ＬＴ）が入力されると、データがラッチ回路１０６に保持される。ヒートイネーブル信号（ＨＥ）が有効状態（ロウレベル）で、スイッチング素子１０２をオンできる状態となる。ＶＨは記録素子に印加する電圧である。ＧＮＤはグランドの信号である。
【０００６】
特許文献１には、ヒートイネーブル信号（ＨＥ）とラッチ信号（ＬＴ）を共用して、記録素子の駆動とラッチ回路の制御を行う記載がある。また、記録装置の記録動作の高速化、高画質化を実現するために制御として、特許文献２に、記録素子毎に異なるタイミングで、記録素子を駆動することが記載されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−１６１６８２号公報
【特許文献２】特開２０００−２６３７７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
記録装置は、上述した装置の高速化や記録画像の高画質化だけでなく、放射ノイズを低減する要求も高まっている。しかし、このための機能を付加しようとすると、記録ヘッドに新たな信号を入力するための端子を追加することになる。この端子の追加は、配線接続信頼性の低下や、チップ面積の増大などにつながるという課題があった。
【課題を解決するための手段】
【０００９】
上述の課題を解決し、目的を達成するために、本発明の記録ヘッドは、複数の記録素子を複数のブロックに分けて時分割で駆動を行ってインクを吐出する記録ヘッドであって、記録素子を駆動する駆動手段と、１回のインクの吐出について、前記複数の記録素子の駆動を許可する期間を定める許可信号を入力する入力手段と、前記入力手段にて入力した許可信号で定められた期間にて検出されるパルス信号に基づき、前記駆動手段の時分割駆動を制御する制御手段とを備える。
【発明の効果】
【００１０】
本発明によれば、記録ヘッドに新たな信号を入力するための端子を追加することなく、放射ノイズを低減することができる。
【図面の簡単な説明】
【００１１】
【図１】第１実施形態における記録ヘッドの駆動回路の説明図である。
【図２】第１実施形態における記録ヘッドの信号の説明図である。
【図３】第１実施形態におけるパルス検出回路の説明図である。
【図４】第１実施形態における記録ヘッドの信号の説明図である。
【図５】第２実施形態における記録ヘッドの制御回路の説明図である。
【図６】第２実施形態における記録ヘッドの信号の説明図である。
【図７】その他の実施形態における記録ヘッドの制御回路の説明図である。
【図８】実施例に適用するインクジェット記録装置のブロック図である。
【図９】従来の記録ヘッドの駆動回路の説明図である。
【図１０】従来の記録ヘッドの信号の説明図である。
【発明を実施するための形態】
【００１２】
（第１の実施例）
図１Ａは、本発明のインクジェット記録ヘッドにおける第１の実施形態の等価回路を示すブロック図であり、基板上の回路ブロックレイアウトを模式的に示しているものである。
【００１３】
図１Ａにおいて、記録ヘッドは、記録素子として、複数（２×ｎ個）の発熱抵抗素子（ヒータ）１０１を備えている。この発熱抵抗素子（ヒータ）１０１は熱エネルギーを発生する。駆動素子１０２は、記録素子１０１にそれぞれ駆動素子１０２が設けられている。駆動素子１０２として、スイッチング素子（ＭＯＳトランジスタ）１０２がヒータへの電流を供給のオン／オフの切替えを行う。この発熱抵抗素子（ヒータ）１０１は、グループ１（Ｇｒ．１）〜グループｎ（Ｇｒ．ｎ）までのｎ個のグループを構成している。この実施例では説明を簡単にするために、１つのグループは、２つのヒータで構成されている。全てのスイッチング素子１０２のうち、破線で囲まれた丸（Ａで示す）のｎ個のスイッチング素子１０２は、同時に駆動するように制御線ＢＬＫ１が接続されている。同様に、破線で囲まれていないｎ個のスイッチング素子１０２も、同時に駆動するように制御線ＢＬＫ２が接続されている。このように、この実施形態では、記録ヘッドの時分割（時分割駆動）の数は２である。このため、記録ヘッドは２つのブロックを構成する。また、ｎ個のグループに属する各記録素子は、ブロック１またはブロック２に割当てられる。つまり、１ブロックあたりｎ個の記録素子が割当てられる。
【００１４】
シフトレジスタ１０３は、ブロック情報Ｂ０と発熱抵抗素子１０１へ出力する画像データを一時的に格納する。ラッチ回路１０６は、シフトレジスタ１０３からパラレルに出力された画像データとブロック情報を保持する。ラッチ信号ＬＴが入力するとラッチ回路１０６は画像データとブロック情報とをラッチする。ヒートイネーブル信号（ＨＥ）はヒータ１０１に駆動させるために使用する信号である。デコーダ１０８は、ラッチ回路１０６からブロック情報Ｂ０を入力し、ＢＬＫ１、ＢＬＫ２の信号を生成する。駆動すべきブロックの選択は、ＢＬＫ１、ＢＬＫ２の信号に基づいている。
【００１５】
信号検出回路（信号生成回路）１０７は、ヒートイネーブル信号に重畳されているパルス信号を検出（抽出）する。信号検出回路１０７は、パルス信号の検出に同期して、所定幅のパルス信号ＮＰを生成し、タイミング回路１０５へ出力する。記録ヘッドは、電力、ヒートイネーブル信号（ＨＥ）、ラッチ信号ＬＴ、データ信号ＤＡＴＡ、クロック信号ＣＬＫを受けるために、複数のパッド１０９を備えている。
【００１６】
図１Ｂに示すように、タイミング回路１０５はカウンタ１０５ａとレジスタ１０５ｂ、１０５ｃを備えている。ここでは、説明を簡単にするために、グループの数が２である。カウンタ１０５ａは、パルス検出回路１０７から出力されるパルス信号ＮＰの数をカウントする。各レジスタは、グループそれぞれ対応している。レジスタ１０５ｂ、１０５ｃは、カウンタ１０５の値を参照し、それぞれ予め決められたカウント値になれば許可信号Ｅ１、Ｅ２を出力する。このようにタイミング回路１０５は、許可信号のタイミング生成を行う。このために、レジスタ１０５ｂ、１０５ｃは、それぞれ許可信号の出力開始、出力終了のカウント値（タイミング情報）を備えている。
【００１７】
従って、例えば、グループ数は８であれば、８つのレジスタを備え、許可信号はＥ１からＥ８を出力する構成とする。
【００１８】
図１Ａの説明に戻ると、例えば、グループＧｒ．１では、レジスタ１０５ｂから許可信号Ｅ１が出力する期間において、符号Ａのスイッチング素子１０２のオンが可能となる。ＡＮＤ回路１０４は、ＢＬＫ１、ＢＬＫ２の信号と、ラッチ回路１０６からの出力された画像データと論理演算する。画像データが記録をすべきデータであれば、符号Ａのスイッチング素子１０２はオン状態になる。グループＧｒ．２〜グループＧｒ．ｎにおいても、同様である。
【００１９】
なお、電源ライン１１２は、所定の電圧ＶＨをヒータ１０１に供給する。ＧＮＤライン１１３は、スイッチング素子１０２に接続されている。
【００２０】
図２は、インクジェット記録ヘッドに入力される信号と内部で生成される信号のタイミングチャートである。図２では、グループの数ｎは１６とする。記録装置から転送クロック（ＣＬＫ）に同期して、データ（ＤＡＴＡ）の転送がシリアルに行われる。このデータは、ブロックを指定する１ビット（Ｂ０）の情報と、１６ビット（Ｄ０〜Ｄ１５）の画像データで構成されている。ここで、１ブロックあたり１６個の記録素子にそれぞれ割当てるために、１６ビットのデータを転送している。図２のタイミングチャートは、記録ヘッドは、２個のブロックを備えている。駆動するブロックは、ブロック情報Ｂ０により指定される。
【００２１】
画像データは、シフトレジスタ１０３に転送され、ラッチ信号（ＬＴ）２０３に同期してラッチ回路１０６に保持される。
【００２２】
このラッチ信号（ＬＴ）によってシフトレジスタ１０４は、画像データをパラレル出力する。タイミングｔ１からｔ２の間のヒートイネーブル信号（ＨＥ）の論理レベルがロウレベル（有効）の状態において、スイッチング素子１０２の駆動が可能となる。これによりヒータ１０１に電流が流れ、ヒータの熱によりインクが発泡する。タイミングｔ１からｔ２の間に、スイッチング素子１０２の駆動することで、インクの発泡により各ノズルから１回のインクの吐出が行われる。
【００２３】
この図２では、説明を簡単にするために、１つのグループ（Ｇｒ．１）について説明する。ヒートイネーブル信号ＨＥに、パルス２０６ａとパルス２０６ｂが重畳されている。パルス検出回路１０７は、パルス２０７ａとパルス２０７ｂで示す信号ＮＰを出力する。パルス２０７ａは出力開始の信号、出力終了パルス２０７ｂは出力終了の信号である。この信号に基づき許可信号Ｅ１を出力する。
【００２４】
図３Ａは、パルス検出回路１０７の構成を示す図である。図３において、Ｔフリップフロップ（Ｔ−ＦＦ）３０２は、ヒートイネーブル信号ＨＥを入力する。Ｔフリップフロップ（Ｔ−ＦＦ）３０３は、インバータ回路３０１で論理反転したヒートイネーブル信号ＨＥを入力する。Ｔフリップフロップ３０２、Ｔフリップフロップ３０３の出力を論理回路３０４で論理積をとる。論理回路３０４で論理積により制御信号ＮＰを生成する。
【００２５】
なお、Ｔフリップフロップ３０２、３０３にはリセット信号としてラッチ信号ＬＴが入力される。ラッチ信号ＬＴが入力する毎に、Ｔフリップフロップはリセットされる。したがって、周期的にパルス信号の検出を行なうことができる。Ｔフリップフロップを用いた回路の構成を示したが、図３Ｂに示すように、ローパスフィルター３０５を用いてＨＥ信号から短パルスを除いた信号とＨＥ信号を論理回路３０６へ入力する。論理回路３０６によって排他的論理和をとることで制御信号ＮＰを生成する形態でも構わない。
【００２６】
図４は、スイッチング素子１０２に供給する信号のタイミングを説明する図である。この図４では、記録ヘッドのグループ数はＮである。タイミングｔ１からタイミングｔ２の期間は、記録ヘッドの記録素子の駆動を許可する期間である。ヒートイネーブル信号ＨＥに重畳されている複数のパルス信号に応じて、パルス検出回路１０７が制御信号ＮＰを複数出力する。パルス検出回路１０７は、ヒートイネーブル信号ＨＥに重畳されているパルス信号の数と等しい数の制御信号ＮＰを出力する。
【００２７】
許可信号Ｅ１は、第１のグループのヒートイネーブル信号である。許可信号Ｅ１は、１番目の制御信号ＮＰの出力タイミングでヒートイネーブル信号が開始され、Ｎ＋１番目の制御信号ＮＰの出力タイミングでヒートイネーブル信号が終了する。つまり、グループ１に属する記録素子１０１のパルス幅は、１番目のパルスからＮ＋１番目のパルスまでの期間に相当する。
【００２８】
許可信号Ｅ２は、グループ２のヒートイネーブル信号であり、２番目のパルスのタイミングでヒートイネーブル信号が開始され、Ｎ＋２番目のパルスのタイミングでヒートイネーブル信号が終了する。つまり、グループ２に属する記録素子１０１のパルス幅は、２番目のパルスからＮ＋２番目のパルスまでの期間に相当する。同様に、グループＮに属する記録素子１０１のパルス幅は、Ｎ番目のパルスから２Ｎ（Ｎ＋Ｎ）番目のパルスまでの期間に相当する。
【００２９】
以上のような構成により、グループ毎に、記録素子の駆動タイミングを設定できる。この設定により、グループ間の駆動タイミング異ならせることができ、ノイズのピークを低減させることができる。
【００３０】
（第２の実施例）
図５は、第２の実施形態の等価回路を示すブロック図である。図１と同様の内容は説明を省き、相違点について説明する。
【００３１】
パルス検出回路（パルス生成回路）１０７は、ヒートイネーブル信号に重畳されているパルス信号を検出し、所定幅のパルス信号ＮＰを出力する。デコーダ５０１は、パルス検出回路１０７から出力されるパルス信号ＮＰの数をカウントする。デコーダ５０１は、カウント値に応じて、ブロック選択信号を出力する。デコーダ５０１は、ラッチ信号ＬＴを入力する。デコーダ５０１は、ラッチ信号ＬＴに従ってブロック選択信号を出力する。図５では、説明を簡単にするために、時分割で駆動するタイミングの数を２とするために、記録ヘッドは２つのブロックを備える。従って、記録ヘッドは、各グループに２つのブロックを備えている。例えば、デコーダ５０１は、カウント値が１であればブロック１を選択する信号Ｂ１を出力する。また、デコーダ５０１は、カウント値が２であればブロック２を選択する信号Ｂ２を出力する。なお、時分割で駆動するタイミングの数を８とすれば、デコーダ５０１は、８つのブロックを選択できるように８つの信号Ｂ１〜Ｂ８を出力する構成とする。
【００３２】
図６Ａは、第２の実施形態におけるインクジェット記録ヘッドに入力される信号と内部で生成される信号のタイミングチャートである。図６Ａにおいて、ヒートイネーブル信号には１個のパルス信号が重畳されているのを、パルス検出回路１０７は検知して、パルス信号２０７を１つ出力する。デコーダ５０１は、上述したように、ブロック１を選択する信号Ｂ１を出力する。
【００３３】
同様に、図６Ｂにおいて、ヒートイネーブル信号には２個のパルス信号が重畳されているのを、パルス検出回路１０７は検知して、パルス信号２０７を２つ出力する。デコーダ５０１は、上述したように、ブロック２を選択する信号Ｂ２を出力する。
【００３４】
第２の実施形態の構成により、先のラッチ信号ＬＴと次に入力するラッチ信号ＬＴとの間隔を短くすることができた。図６Ａは、従来（図１０）よりも時間Ｔ分短くなったことを示す。理由は、ブロックを指定する情報（Ｂ０〜Ｂ３）を画像データ（Ｄ０〜Ｄ１５）とともに転送しない構成となったためである。
【００３５】
なお、１つの記録素子列を構成するブロックの数が多ければ多いほど、ブロックを指定する情報のビット数が多くなるため、データの転送量を効果的に減らすと共に、発生するノイズの量を減らすことができる。
【００３６】
（インクジェット記録装置）
次に、上述した実施形態に適用するインクジェット記録装置の制御構成を説明する。インクジェット記録装置は、記録媒体に対して記録ヘッドを走査させ、記録媒体を搬送することで記録媒体に対して記録を行う。図８は、インクジェット記録装置の制御ブロック図である。コントローラ１２００は、ＭＰＵ１２０１、ＲＯＭ１２０２、特殊用途集積回路（ＡＳＩＣ）１２０３、ＲＡＭ１２０４、システムバス１２０５、Ａ／Ｄ変換器１２０６などで構成される。ここで、ＲＯＭ１２０２は後述する制御シーケンスに対応したプログラム、テーブル、その他の固定データを格納する。
【００３７】
ＡＳＩＣ１２０３は、転送クロック（ＣＬＫ）やラッチ信号（ＬＴ）やヒートイネーブル信号（ＨＥ）を生成して、記録ヘッド１２４５へ転送する。ＡＳＩＣ１２０３は、ヒートイネーブル信号（ＨＥ）にパルス信号を重畳させる。また、ＡＳＩＣ１２０３は、ＲＡＭ１２０４から画像データの読み出し、記録ヘッドに対して画像データを転送する。
【００３８】
ＡＳＩＣ１２０３は、キャリッジモータ１２４３を駆動するために、キャリッジモータドライバ１２４０へ制御信号を出力する。ＡＳＩＣ１２０３は、搬送モータ１２４４を駆動するために、搬送モータドライバ１２４２へ制御信号を出力する。キャリッジモータ１２４３は、記録ヘッドを走査させるための駆動源であり、搬送モータ１２４４は、記録媒体を搬送させるための駆動源である。
【００３９】
ＲＡＭ１２０４は、画像データの保持やプログラム実行のためのデータの保持に用いられる。ＭＰＵ１２０１、ＡＳＩＣ１２０３、ＲＡＭ１２０４は、システムバス１２０５を介して互いに接続されている。Ａ／Ｄ変換器１２０６は以下に説明するセンサ群からのアナログ信号を入力してＡ／Ｄ変換し、デジタル信号をＭＰＵ１２０１に供給する。
【００４０】
また、図８においてホスト装置１２１０は、コンピュータ或いは画像読取装置やデジタルカメラなどである。ホスト装置１２１０と記録装置との間ではインタフェース（Ｉ／Ｆ）１２１１を介して画像データ、コマンド、ステータス信号等を送受信する。この画像データは、例えば、ラスタ形式で入力される。１２２０はスイッチ群であり、電源スイッチ、プリントスイッチ、回復スイッチなどから構成される。１２３０は装置の状態を検出するためのセンサ群であり、位置センサ、温度センサ等から構成される。
【００４１】
（その他の実施形態）
図７は、その他の実施形態の等価回路を示すブロック図である。図５と同様の内容は説明を省き、相違点について説明する。
【００４２】
この図７では、パルス検出回路（パルス生成回路）１０７は、ヒートイネーブル信号に重畳されているパルス信号を検出し、その信号を温度検知部（温度検出回路）７０１を制御する。温度検出部７０１からの電圧出力を信号ＳＮＳとして、記録装置へ出力する。このように、記録素子の駆動回路の他に温度検出回路の制御に使用しても構わない。
【００４３】
以上のように、記録ヘッド及び記録装置について説明したが、構成に関する数値は、上述した値に限定するものではない。例えば、１つのグループを構成する発熱抵抗素子（ヒータ）の数は２や１６に限定するものではなく、８や３２でも構わない。また、１つのブロックを構成する発熱抵抗素子（ヒータ）の数も、８や１６に限定するものではない。
【符号の説明】
【００４４】
１０１  発熱抵抗素子（ヒータ）
１０２  ＭＯＳトランジスタ（電界効果トランジスタ）
１０３  シフトレジスタ
１０６  ラッチ回路
１０５  タイミング回路
１０７  検出回路（生成回路）
１０８  デコーダ
【図１】
2010030294.tif 000003
【図２】
2010030294.tif 000004
【図３】
2010030294.tif 000005
【図４】
2010030294.tif 000006
【図５】
2010030294.tif 000007
【図６】
2010030294.tif 000008
【図７】
2010030294.tif 000009
【図８】
2010030294.tif 000010
【図９】
2010030294.tif 000011
【図１０】
2010030294.tif 000012