(57)【要約】【課題】高品位で且つ低コストな発光素子用エピタキシャルウェハを提供する。【解決手段】ｎ型基板２上に、少なくともｎ型クラッド層６、活性層８、ｐ型クラッド層を順次積層する化合物半導体発光素子用エピタキシャルウェハにおいて、ｎ型基板２として、ほぼ円形であるｎ型基板の直径を（ａ）、ｎ型基板の厚さを（ｂ）としたとき、（ｂ）／（ａ）が０．００４７以下であるｎ型基板を用いて作製したものである。【選択図】図１
2010126372.tif 000002
【特許請求の範囲】
【請求項１】
ｎ型基板上に、少なくともｎ型クラッド層、活性層、ｐ型クラッド層を順次積層する化合物半導体発光素子用エピタキシャルウェハにおいて、
前記ｎ型基板として、ほぼ円形であるｎ型基板の直径を（ａ）、ｎ型基板の厚さを（ｂ）としたとき、（ｂ）／（ａ）が０．００４７以下であるｎ型基板を用いて作製したことを特徴とする発光素子用エピタキシャルウェハ。
【請求項２】
ｎ型基板上に、少なくともｎ型クラッド層、活性層、ｐ型クラッド層を順次積層する化合物半導体発光素子用エピタキシャルウェハにおいて、
前記ｎ型基板として、ほぼ円形であるｎ型基板の直径を（ａ）、ｎ型基板の厚さを（ｂ）としたとき、（ｂ）／（ａ）が０．００４０以下であるｎ型基板を用いて作製したことを特徴とする発光素子用エピタキシャルウェハ。
【請求項３】
加熱した基板上に、III族およびＶ族原料ガス、ドーピング原料およびキャリアガスを供給して、基板上に化合物半導体結晶を成長するＭＯＶＰＥ法で製造する発光素子用エピタキシャルウェハの製造方法であって、
前記基板として、ほぼ円形である基板の直径を（ａ）、基板の厚さを（ｂ）としたとき、（ｂ）／（ａ）が０．００４７以下である基板を用い、基板上に化合物半導体結晶を成長する際のリアクタ圧力を６０〜７５Ｔｏｒｒ（７９９９〜９９９９Ｐａ）、基板上に供給するIII族原料ガスとＶ族原料ガスの実流量比（Ｖ／III比）を１４０〜１５０以上として基板上に化合物半導体結晶を成長することを特徴とする発光素子用エピタキシャルウェハの製造方法。
【請求項４】
加熱した基板上に、III族およびＶ族原料ガス、ドーピング原料およびキャリアガスを供給して、基板上に化合物半導体結晶を成長するＭＯＶＰＥ法で製造する発光素子用エピタキシャルウェハの製造方法であって、
前記基板として、ほぼ円形である基板の直径を（ａ）、基板の厚さを（ｂ）としたとき、（ｂ）／（ａ）が０．００４０以下である基板を用い、基板上に化合物半導体結晶を成長する際のリアクタ圧力を６０〜７５Ｔｏｒｒ（７９９９〜９９９９Ｐａ）、基板上に供給するIII族原料ガスとＶ族原料ガスの実流量比（Ｖ／III比）を１４０〜１５０以上として基板上に化合物半導体結晶を成長することを特徴とする発光素子用エピタキシャルウェハの製造方法。
【請求項５】
前記基板のキャリア濃度がｎ型で０．５×１０18〜１．５×１０18ｃｍ-3である基板を用いて作製することを特徴とする請求項３または４に記載の発光素子用エピタキシャルウェハの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、主に半導体レーザーダイオード（ＬＤ：Ｌａｓｅｒ  Ｄｉｏｄｅ）、発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）などの発光素子用エピタキシャルウェハおよびその製造方法に関するものである。
【背景技術】
【０００２】
化合物半導体結晶を用いたＬＤは、デジタルバーサタイルディスク（ＤＶＤ）やコンパクトディスク（ＣＤ）などの光ディスクシステムにおいて、読み取り用光源や書き込み用光源として広く用いられている。また、ＬＥＤはディスプレイ、リモコン、センサー、車載用ランプ等、様々な用途に用いられている。
【０００３】
化合物半導体結晶を成長する方法には有機金属気相成長（ＭＯＶＰＥ：Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｖａｐｏｒ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法などがある。
【０００４】
ＭＯＶＰＥ法は、III族有機金属原料ガスとＶ族原料ガスを、高純度水素キャリアガスとの混合ガスとして反応炉内に導入し、反応炉内で加熱された基板付近で原料が熱分解されることで、基板上に化合物半導体結晶（エピタキシャル層）をエピタキシャル成長させる方法である。
【０００５】
ＭＢＥ法は、超高真空下で原料となる金属などを加熱して分子線を発生させ、目標の基板の結晶に照射し薄膜を成長させる方法である。
【０００６】
化合物半導体エピタキシャルウェハとは、化合物半導体基板上に前述の方法でエピタキシャル層を形成したものである。基板はエピタキシャル成長のベースとなる。
【０００７】
ところで、発光素子用エピタキシャルウェハは次のような特徴がある。
【０００８】
（１）発光素子用エピタキシャルウェハでは、４元素からなる結晶（例えば、ＡｌＧａＩｎＰ）を用いることが多いため、複雑かつ精密な組成制御が要求される。
【０００９】
（２）発光素子用エピタキシャルウェハでは、基板結晶の格子定数と差異の大きい格子定数を有する（格子不整合度の大きい）結晶を積層することが多く、格子歪みが内在しやすい（したがって、良好な結晶成長は困難）。
【００１０】
（３）発光素子用エピタキシャルウェハでは、エピタキシャル層を厚く積む必要がある。一般的に、電子デバイス用エピタキシャルウェハに比して２〜５倍程度の厚さを有する。
【００１１】
上記の特徴から、発光素子用エピタキシャルウェハは、クラック等が発生する臨界膜厚に対する裕度が小さいことを意味し、チップ化工程を含む各種製造プロセスにおいて歩留まりの低下の要因となっている。
【００１２】
これに対し、例えば、特許文献１に記載の発光ダイオードの製造方法では、チップ化プロセスにおけるダイシング工程で導入される歪が残留する部分を、続くエッチング工程で除去することにより、高輝度で信頼性の向上した発光ダイオードが提供できるとしている。
【００１３】
臨界膜厚とは、異種類の半導体層が積層されているときに、主となる半導体層に対して、従となる半導体層にクラック・転位が生じる場合における、従側半導体層の臨界的な膜厚のことである。例えば、下地の半導体層の格子定数と、その上に積層する半導体層の格子定数との違いに起因して生じるクラック・転位が（この両者の半導体層間に）発生しない限界の膜厚のことを言う。
【００１４】
発光素子用エピタキシャルウェハでは、発光素子作製の際には、基板の裏面に電極を付ける際にバックラップにより基板の大部分を除去してしまう。理由としては、ＧａＡｓ基板は割れやすいので、エピタキシャル成長時の取り扱いのためにも、ある程度の厚さ以上を必要とするからである。このような場合、最終的には、バックラップにより、エピタキシャル成長後の基板の裏面をある厚さ研磨する。
【００１５】
前述の（１）〜（３）のような特徴のため、発光素子用エピタキシャルウェハには（格子不整合・残留歪みが原因であると考えられる）反りが発生する。
【００１６】
反りはチップ化プロセスにおける歩留まり低下の原因となる。この反りはベースとなる基板の厚さを薄くすると、いっそう大きくなると考えられる。
【００１７】
【特許文献１】特開２０００−１１４５９２号公報
【特許文献２】特開平１０−２７０７９７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
現在発光素子には、期待される用途の拡大から、更なる低コスト化が強く求められている。
【００１９】
エピタキシャルウェハのコストにおける基板コストの割合は数十％と大きな部分を占めている。基板はインゴットとよばれる単結晶をスライスして作製されるため、基板厚さを薄く（薄肉化）すれば一つのインゴットから作製できる基板枚数が増えるため、基板単価を下げることが可能となる。
【００２０】
しかし、基板の薄肉化は、従来のエピタキシャル成長ではエピタキシャルウェハの反りが大きくなり、チップ化プロセスでの歩留まり低下を招くために、ある程度の限界があった。
【００２１】
そこで、本発明の目的は、発光素子用エピタキシャルウェハにおいて、従来よりも薄肉化した基板を利用可能とすることによって、従来よりも発光素子の低コスト化が可能な発光素子用エピタキシャルウェハ及びその製造方法を提供することにある。
【課題を解決するための手段】
【００２２】
本発明は上記目的を達成するために創案されたものであり、請求項１の発明は、ｎ型基板上に、少なくともｎ型クラッド層、活性層、ｐ型クラッド層を順次積層する化合物半導体発光素子用エピタキシャルウェハにおいて、前記ｎ型基板として、ほぼ円形であるｎ型基板の直径を（ａ）、ｎ型基板の厚さを（ｂ）としたとき、（ｂ）／（ａ）が０．００４７以下であるｎ型基板を用いて作製した発光素子用エピタキシャルウェハである。
【００２３】
請求項２の発明は、ｎ型基板上に、少なくともｎ型クラッド層、活性層、ｐ型クラッド層を順次積層する化合物半導体発光素子用エピタキシャルウェハにおいて、前記ｎ型基板として、ほぼ円形であるｎ型基板の直径を（ａ）、ｎ型基板の厚さを（ｂ）としたとき、（ｂ）／（ａ）が０．００４０以下であるｎ型基板を用いて作製した発光素子用エピタキシャルウェハである。
【００２４】
請求項３の発明は、加熱した基板上に、III族およびＶ族原料ガス、ドーピング原料およびキャリアガスを供給して、基板上に化合物半導体結晶を成長するＭＯＶＰＥ法で製造する発光素子用エピタキシャルウェハの製造方法であって、前記基板として、ほぼ円形である基板の直径を（ａ）、基板の厚さを（ｂ）としたとき、（ｂ）／（ａ）が０．００４７以下である基板を用い、基板上に化合物半導体結晶を成長する際のリアクタ圧力を６０〜７５Ｔｏｒｒ（７９９９〜９９９９Ｐａ）、基板上に供給するIII族原料ガスとＶ族原料ガスの実流量比（Ｖ／III比）を１４０〜１５０以上として基板上に化合物半導体結晶を成長する発光素子用エピタキシャルウェハの製造方法である。
【００２５】
請求項４の発明は、加熱した基板上に、III族およびＶ族原料ガス、ドーピング原料およびキャリアガスを供給して、基板上に化合物半導体結晶を成長するＭＯＶＰＥ法で製造する発光素子用エピタキシャルウェハの製造方法であって、前記基板として、ほぼ円形である基板の直径を（ａ）、基板の厚さを（ｂ）としたとき、（ｂ）／（ａ）が０．００４０以下である基板を用い、基板上に化合物半導体結晶を成長する際のリアクタ圧力を６０〜７５Ｔｏｒｒ（７９９９〜９９９９Ｐａ）、基板上に供給するIII族原料ガスとＶ族原料ガスの実流量比（Ｖ／III比）を１４０〜１５０以上として基板上に化合物半導体結晶を成長する発光素子用エピタキシャルウェハの製造方法である。
【００２６】
請求項５の発明は、前記基板のキャリア濃度がｎ型で０．５×１０18〜１．５×１０18ｃｍ-3である基板を用いて作製することを特徴とする請求項３または４に記載の発光素子用エピタキシャルウェハの製造方法である。
【発明の効果】
【００２７】
本発明によれば、発光素子用エピタキシャルウェハにおいて、従来よりも薄肉化した基板を利用可能とすることによって、従来よりも発光素子の低コスト化が可能な発光素子用エピタキシャルウェハを提供することができる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明の好適な実施の形態を添付図面にしたがって説明する。
【００２９】
図１は、本発明の好適な実施の形態に係る発光素子用エピタキシャルウェハの構造図である。
【００３０】
図１に示すように、発光素子用エピタキシャルウェハ１は、反応炉（リアクタ）を用いて作製されたＬＤ用エピタキシャルウェハであり、ｎ型基板２上に、III族およびＶ族原料ガスを用いて、III−Ｖ族化合物半導体結晶を成長させてなるエピタキシャル層３を形成したものである。
【００３１】
エピタキシャル層３は、第一バッファ層４、第二バッファ層５、ｎ型クラッド層６、第一アンドープガイド層７、活性層８、第二アンドープガイド層９、ｐ型第一クラッド層１０、エッチングストップ層１１、ｐ型第二クラッド層１２、中間層１３、コンタクト層１４を順次積層してなる。
【００３２】
第一バッファ層４と第二バッファ層５は、ｎ型基板２とｎ型クラッド層６の格子不整を緩和するために形成される。ｎ型クラッド層６、ｐ型第一クラッド層１０、ｐ型第二クラッド層１２は、活性層８に隣接あるいは近接して形成される屈折率が低く、バンドギャップエネルギーが高い半導体層である。第一アンドープガイド層７は活性層８を成長させる際の、第二アンドープガイド層９は、ｐ型第一クラッド層１０を成長させる際のバッファ層として働く。中間層１３は、ｐ型第二クラッド層１２とコンタクト層１４の格子不整を緩和するために形成される。コンタクト層１４は、キャリア密度が高く、電極とオーミック接触を得るために形成される。
【００３３】
さて、本実施の形態に係る発光素子用エピタキシャルウェハ１は、ｎ型基板２として、ほぼ円形であるｎ型基板の直径を（ａ）、ｎ型基板の厚さを（ｂ）としたとき、（ｂ）／（ａ）が０．００４７以下であるｎ型基板を用いて作製したものである。
【００３４】
エピタキシャルウェハの用途によっても異なるが、（ｂ）／（ａ）は、従来ＬＤ用途の場合は概ね０．００６前後の基板を用いていた。
【００３５】
このように、本実施形態に係る発光素子用エピタキシャルウェハ１では、従来よりも薄肉化した（（ｂ）／（ａ）が０．００４７以下である）ｎ型基板２を用いて作製しているため、従来よりも発光素子の低コスト化が実現できる。
【００３６】
しかしながら、薄肉化した基板を用いて従来の製造方法により発光素子用エピタキシャルウェハを作製すると、通常の厚さの基板を用いた場合と比べて格子不整合や残留歪みが原因と考えられる反りが大きくなってしまう。
【００３７】
そこで、本発明者らは、エピタキシャル成長の圧力、原料ガスの流量をコントロールすることで、薄肉化した基板を用いて作製した発光素子用エピタキシャルウェハの反り量を従来と同レベルの反り量に抑えることのできる発光素子用エピタキシャルウェハ１の製造方法を提案する。
【００３８】
本発明者らが提案する発光素子用エピタキシャルウェハ１の製造方法は、ｎ型基板２上に化合物半導体結晶（エピタキシャル層）３を成長する際のリアクタ圧力を６０〜７５Ｔｏｒｒ（７９９９〜９９９９Ｐａ）、ｎ型基板２上に供給するIII族原料ガスとＶ族原料ガスの実流量比、すなわち、［Ｖ族原料ガスの実流量／III族原料ガスの実流量］であるＶ／III比を１４０〜１５０以上としてｎ型基板２上にエピタキシャル層３を成長する方法である。
【００３９】
以下、発光素子用エピタキシャルウェハ１の製造方法を具体的に説明する。
【００４０】
先ず、ＭＯＶＰＥ装置などの慣用の半導体製造装置の反応炉内（リアクタ内）に（ｂ）／（ａ）が０．００４７以下であるｎ型基板２をセットし加熱する。ｎ型基板２としては、キャリア濃度が０．５×１０18〜１．５×１０18ｃｍ-3である基板を用いるとよい。キャリア濃度が０．５×１０18〜１．５×１０18ｃｍ-3の範囲であれば、電極とのコンタクトを容易に取ることができ、また基板の結晶性を下げることなく、さらに透明性を損なうおそれもない。
【００４１】
その後、リアクタ圧力を６０〜７５Ｔｏｒｒ（７９９９〜９９９９Ｐａ）、ｎ型基板２上に供給するIII族原料ガスとＶ族原料ガスの実流量比（Ｖ／III比）を１４０〜１５０以上として、加熱したｎ型基板２上に、III族およびＶ族原料ガス、ドーピング原料およびキャリアガスを供給すると、反応炉内で加熱されたｎ型基板２付近で原料が熱分解されてｎ型基板２上にエピタキシャル層３が成長され、発光素子用エピタキシャルウェハ１が得られる。
【００４２】
（ｂ）／（ａ）を０．００４７以下、リアクタ圧力を６０〜７５Ｔｏｒｒ（７９９９〜９９９９Ｐａ）、Ｖ／III比を１４０〜１５０以上とするのは、これにより、薄肉化した基板を用いて作製した発光素子用エピタキシャルウェハ１の反り量を従来と同レベルの反り量に抑えることができるからである。
【００４３】
以上説明したように、本実施の形態に係る発光素子用エピタキシャルウェハ１の製造方法によれば、薄肉化した基板（（ｂ）／（ａ）が０．００４７以下であるｎ型基板２）を用いて作製した発光素子用エピタキシャルウェハ１の反り量を従来と同レベルの反り量に抑えることができる。
【００４４】
薄肉化した基板を用いて発光素子用エピタキシャルウェハ１を製造できるので、従来よりも発光素子の低コスト化が図れる。また、発光素子用エピタキシャルウェハ１の反り量を従来と同レベルの反り量に抑えることができるので、発光素子用エピタキシャルウェハ１をチップ化して発光素子を製造する際の歩留まりの低下を防げる。
【００４５】
上述の実施の形態では、発光素子用エピタキシャルウェハ１としてＬＤ用エピタキシャルウェハの例で説明したが、本実施形態に係る発光素子用エピタキシャルウェハ１およびその製造方法は、ＭＯＶＰＥ法やＭＢＥ法により製造するＬＥＤ用エピタキシャルウェハにも適用できる。
【００４６】
従来ＬＥＤ用途の場合は、（ｂ）／（ａ）が概ね０．００４５前後の基板を用いていたが、本発明をＬＥＤ用エピタキシャルウェハに適用する際には、ｎ型基板２として、（ｂ）／（ａ）が０．００４０以下であるｎ型基板を用いる。これにより、従来よりも発光素子の低コスト化が実現できる。
【００４７】
このＬＥＤ用エピタキシャルウェハを製造する方法は、ｎ型基板２のキャリア濃度、リアクタ圧力、Ｖ／III比の条件を含めＬＤ用エピタキシャルウェハの場合と基本的に同じであり、ｎ型基板２の厚さと積層する層の種類が異なる。
【００４８】
すなわち、（ｂ）／（ａ）が０．００４０以下であるｎ型基板２上にバッファ層、ｎ型クラッド層、活性層、スペーサ層、ｐ型クラッド層、中間層、注入電流を分散させる低抵抗層である電流分散層を順次積層するとＬＥＤ用エピタキシャルウェハが得られる。
【００４９】
この方法によれば、薄肉化した基板（（ｂ）／（ａ）が０．００４０以下であるｎ型基板２）を用いて作製したＬＥＤ用エピタキシャルウェハの反り量を従来と同レベルの反り量に抑えることができる。
【００５０】
薄肉化した基板を用いてＬＥＤ用エピタキシャルウェハを製造できるので、従来よりも発光素子の低コスト化が図れる。また、ＬＥＤ用エピタキシャルウェハの反り量を従来と同レベルの反り量に抑えることができるので、ＬＥＤ用エピタキシャルウェハをチップ化して発光素子を製造する際の歩留まりの低下を防げる。
【実施例】
【００５１】
（実施例１〜７、従来例１、２）
III族有機金属原料ガスとＶ族原料ガスを、高純度水素キャリアガスとの混合ガスとして反応炉内に導入し、反応炉内で加熱された基板付近で原料が熱分解されることで、基板上にエピタキシャル成長する有機金属気相成長法において、表１に示すＬＤ用エピタキシャルウェハ構造を成長した。
【００５２】
【表１】
2010126372.tif 000003
【００５３】
ここではｎ型、ｐ型をそれぞれｎ−、ｐ−で示す。また不純物を添加しないものはアンドープと呼び、ｕｎ−で示した。
【００５４】
Ｇａ原料としてＴＭＧ（トリメチルガリウム）、Ａｌ原料としてＴＭＡ（トリメチルアルミニウム）、Ｉｎ原料としてＴＭＩ（トリメチルインジウム）、Ａｓ原料としてＡｓＨ3（アルシン）、Ｐ原料としてＰＨ3（ホスフィン）、ｎ型不純物であるＳｉ原料としてＳｉ2Ｈ6（ジシラン）、ｐ型の不純物であるＭｇ原料としてＣｐ2Ｍｇ（ビスシクロペンタジエニルマグネシウム）、Ｚｎ原料としてＤＥＺ（ジエチル亜鉛）を用いた。
【００５５】
より詳細には、ｎ型基板（ｎ型導電性ＧａＡｓ基板）２上に、第一バッファ層４として２００ｎｍのｎ型ＧａＡｓ（キャリア濃度１×１０18ｃｍ-3）、さらに第二バッファ層５として２００ｎｍのｎ型Ｇａ0.51Ｉｎ0.49Ｐ（キャリア濃度１×１０18ｃｍ-3）を成長する。
【００５６】
その上にｎ型クラッド層６として２０００ｎｍのｎ型（Ａｌ0.68Ｇａ0.32）0.51Ｉｎ0.49Ｐ（キャリア濃度８．５×１０17ｃｍ-3）、第一アンドープガイド層７として１５ｎｍの不純物を添加しない（Ａｌ0.5Ｇａ0.5）0.51Ｉｎ0.49Ｐを成長する。
【００５７】
活性層８はＧａ0.51Ｉｎ0.49Ｐをウェル、（Ａｌ0.5Ｇａ0.5）0.51Ｉｎ0.49Ｐをバリアとしたカンタムウェル構造とし、不純物は添加しない。
【００５８】
第一アンドープガイド層７と同様の結晶７０ｎｍを活性層８上に第二アンドープガイド層９として成長する。
【００５９】
そしてｐ型第一クラッド層１０として３００ｎｍの（Ａｌ0.7Ｇａ0.3）0.51Ｉｎ0.49Ｐ（Ｍｇドープキャリア濃度１×１０18ｃｍ-3）、エッチングストップ層１１は不純物を添加しないＧａ0.55Ｉｎ0.45Ｐを９ｎｍ、エッチングストップ層１１の上に、ｐ型第一クラッド層１０と同一の結晶を１５００ｎｍ、ｐ型第二クラッド層１２として成長する。
【００６０】
ｐ型第二クラッド層１２の上に、ｐ型第二クラッド層１２とコンタクト層１４の格子不整を緩和する４０ｎｍの中間層１３を成長（Ｍｇドープｐ型Ｇａ0.51Ｉｎ0.49Ｐ（キャリア濃度１．５×１０18ｃｍ-3））する。
【００６１】
最上層のコンタクト層は４００ｎｍのＺｎ−ＧａＡｓ（キャリア濃度５．０×１０18ｃｍ-3）とした。
【００６２】
実施例１〜７、従来例１、２ではｎ型基板２の直径と厚さを様々に変えて図１の構造を成長した。その際、成長圧力とＶ／III比（Ｖ族原料とIII族原料の実流量比）を変えて成長を実施した。
【００６３】
成長したＬＤ用エピタキシャルウェハについて反り測定を実施した。反りの測定位置ｄを図２に示す。
【００６４】
また、成長に用いたｎ型基板２、成長圧力、Ｖ／III比とその反り結果（エピタキシャル成長後）を表２に示す。従来例１、２は、参考例として、従来の標準的な厚さのｎ型基板２を用いた例を示すものである。
【００６５】
【表２】
2010126372.tif 000004
【００６６】
このように、本発明の実施例１〜７では、（ｂ）／（ａ）が０．００４７以下の薄肉化したｎ型基板２を用い、リアクタ圧力を６０〜７５Ｔｏｒｒ（７９９９〜９９９９Ｐａ）、ｎ型基板２上に供給するIII族原料ガスとＶ族原料ガスの実流量比（Ｖ／III比）を１４０〜１５０以上としてｎ型基板２上にエピタキシャル層３を成長することで、従来の基板厚さのもの（従来例１、２）と同程度の反り量に抑えることができた。
【００６７】
また、実施例１〜７におけるＬＤ用エピタキシャルウェハを用いて作製した赤色半導体レーザーの素子特性はどれも良好であり、チップ化プロセスでの歩留まりにも問題はなかった。
【００６８】
（実施例８〜１２、従来例３〜５）
実施例８〜１２、従来例３〜５として表３に示すＬＥＤ用エピタキシャルウェハ構造を成長した。
【００６９】
【表３】
2010126372.tif 000005
【００７０】
成長に用いた原料はＬＤエピタキシャルウェハと同じである。ＬＤの実施例１〜７、従来例１、２と同様に、ｎ型基板２の直径と厚さを変えて成長を実施した。実施例１〜７、従来例１、２と同様に、その結果を表４に示す。
【００７１】
【表４】
2010126372.tif 000006
【００７２】
ＬＥＤ用エピタキシャルウェハでも、（ｂ）／（ａ）が０．００４０以下の薄肉化したｎ型基板２を用い、リアクタ圧力を６０〜７５Ｔｏｒｒ（７９９９〜９９９９Ｐａ）、ｎ型基板２上に供給するIII族原料ガスとＶ族原料ガスの実流量比（Ｖ／III比）を１４０〜１５０以上としてｎ型基板２上にエピタキシャル層を成長することで、従来の基板厚さのもの（従来例３〜５）と同程度の反り量に抑えることができ、従来と同等の結果を得ることができた。
【００７３】
また、実施例８〜１２におけるＬＥＤ用エピタキシャルウェハを用いて作製したＬＥＤ素子特性はどれも良好であり、チップ化プロセスでの歩留まりにも問題はなかった。
【図面の簡単な説明】
【００７４】
【図１】本発明のＬＤ用エピタキシャルウェハの構造図である。
【図２】実施例にて測定した反りの測定位置を説明する図である。
【符号の説明】
【００７５】
１  発光素子用エピタキシャルウェハ
２  ｎ型基板
３  エピタキシャル層
４  第一バッファ層
５  第二バッファ層
６  ｎ型クラッド層
７  第一アンドープガイド層
８  活性層
９  第二アンドープガイド層
１０  ｐ型第一クラッド層
１１  エッチングストップ層
１２  ｐ型第二クラッド層
１３  中間層
１４  コンタクト層
【図１】
2010126372.tif 000007
【図２】
2010126372.tif 000008