(57)【要約】      （修正有）【課題】２つの部材の接合の信頼性を向上し得る半導体装置の製造方法および半導体装置を提供する。【解決手段】半導体装置の製造方法は、以下の工程を含む。基板本体１ａに電極３ａおよび３ｂを形成し、その上にバンプ５ａおよび５ｂを配置する。半導体素子本体２ａに電極４ａおよび４ｂを形成する。バンプ５ａおよび５ｂを加熱し電極３ａおよび３ｂと電極４ａおよび４ｂとを接合する（加熱工程）。電極３ａおよび３ｂを形成する工程は以下の工程を含んでいる。下地電極１１ａおよび１１ｂを形成し、その上の一部に、バンプ５ａおよび５ｂとの反応を防止するためのバリア層１３ａおよび１３ｂを形成する。接合する加熱工程は、電極３ａおよび３ｂと電極４ａおよび４ｂとを接近させて、加熱によって溶融したバンプ５ａの一部をバリア層１３ａ上からバリア層１３ａが形成されていない下地電極１１ａ上にはみ出させることを含んでいる。【選択図】図１
2010056191.tif 000002
【特許請求の範囲】
【請求項１】
第１部材本体に第１部材側電極を形成する工程と、
前記第１部材側電極上に接合導電材料を配置する工程と、
第２部材本体に第２部材側電極を形成する工程と、
前記接合導電材料を加熱することにより前記第１部材側電極と前記第２部材側電極とを接合する加熱工程とを備え、
前記第１部材側電極を形成する工程は、第１部材側電極本体を形成する工程と、前記接合導電材料と前記第１部材側電極本体との反応を防止するバリア層を前記第１部材側電極本体の上の一部に形成する工程とを含み、
前記接合導電材料を配置する工程は、前記バリア層上に前記接合導電材料を配置する工程であり、
前記接合する加熱工程は、前記第１部材側電極と前記第２部材側電極とを接近させて、加熱によって溶融した前記接合導電材料の一部を前記バリア層上から前記バリア層が形成されていない前記第１部材側電極本体上にはみ出させることを含む、半導体装置の製造方法。
【請求項２】
前記第１部材側電極本体を形成する工程は、前記第１部材側電極の下地電極を形成する工程と、前記下地電極の表面に前記下地電極よりも前記接合導電材料との濡れ性がよい被覆層を形成する工程とを有する、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１部材本体に規制部材を形成する工程をさらに備え、
前記加熱工程において前記規制部材は前記第２部材本体と接触する、請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記第２部材側電極を形成する工程は、前記第２部材側電極本体を形成する工程と、前記第２部材側電極本体表面に突起部を形成する工程とを含み、
前記加熱工程において、前記第１部材側電極と前記突起部とを突き合わせて互いに接触させた状態で前記接合導電材料を加熱する、請求項１から３のいずれかに記載の半導体装置の製造方法。
【請求項５】
第１部材側電極を有する第１部材と、
第２部材側電極を有する第２部材と、
前記第１部材側電極と前記第２部材側電極とを電気的に接続する接合導電材料とを備え、
前記第１部材側電極は、第１部材側電極本体と、前記第１部材側電極本体と前記接合導電材料との間に形成され、前記第１部材側電極本体よりも小さなバリア層とを有する半導体装置。
【請求項６】
前記第１部材と前記第２部材との間に形成された規制部材をさらに備える、請求項５に記載の半導体装置。
【請求項７】
前記第１部材は基板であり、前記第２部材は半導体素子である、請求項５または６に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法および半導体装置に関し、より特定的には、半導体素子を基板にフェースダウンで搭載し、半導体素子の電極と基板の電極とをフリップチップ接続した半導体装置の製造方法および半導体装置に関する。
【背景技術】
【０００２】
フリップチップ実装法は、半導体素子の電極と基板の電極とをはんだ材などの導電性の接合部材で接続することにより、半導体素子を基板に実装する方法である。フリップチップ実装法は、対象部材の電極との接続に要する面積を最も小さくすることができるため、電子製品の小型化には欠かせない技術になっている。
【０００３】
ここで、高周波対応のＩＣを基板に実装する際には、ＩＣチップと基板との静電容量が半導体装置の特性に影響を及ぼすのを抑制するために、ＩＣチップと基板との間隔を高精度に制御する必要がある。また、光通信モジュールにおいて、光ファイバと、光ファイバに光を照射するため光素子または光ファイバからの光を受光するための光素子とを基板上に実装する際には、光伝送損失を少なくするために、光ファイバの端面の高さと、光素子の発光面または受光面の高さとを揃える必要がある。このような理由により、近年、半導体素子（ＩＣチップや光素子など）と基板との間隔を高精度に制御することが要求されている。
【０００４】
半導体素子と基板間の間隙を制御する従来の方法は、たとえば特開２００１−１５５５２号公報（特許文献１）、特開２００５−３５３８５７号公報（特許文献２）、または特開平９−２６０４２９号公報（特許文献３）に開示されている。
【０００５】
特許文献１には以下の方法が開示されている。ＩＣチップ表面に高さ規制部材を設け、ＩＣチップ表面の電極パッドに電気接続部材を設ける。そして、電気接続部材を基板表面の電極パッド上に位置きめ搭載し、電気規制部材でＩＣチップと基板間の間隙制御を行なう。次に、電気接続部材を加熱することによって、ＩＣチップの電極パッドと基板の電極パッドとを電気的に接続する。電気接続部材としてははんだ、規制部材としては銅を用いる。
【０００６】
また、特許文献２には以下の方法が開示されている。弾性体からなる復元調整部と剛体からなる規制調整部とを、一方を半導体チップ側に、他方を基板側に設ける。そして、半導体チップを押圧して、半導体チップのバンプを基板の電極パッド上に位置きめ搭載するとともに、復元調節部と規制調節部とを積層させる。次に、バンプを加熱して電極パッドと電気的に接続する。その後、押圧状態にあった復元調節部を除圧して弾性復元させる。
【０００７】
さらに、特許文献３には以下の方法が開示されている。半導体素子をマウントするための基板上に、接続に関与せず、半導体素子を支えるための半田金属部を形成する。半導体素子を位置合わせして基板に搭載後、半導体素子を加熱する。このとき、溶融した半田金属部はその表面張力によって半導体素子の表面からはじかれ、それによって半導体素子の傾きが補正される。
【特許文献１】特開２００１−１５５５２号公報
【特許文献２】特開２００５−３５３８５７号公報
【特許文献３】特開平９−２６０４２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、上記従来の方法においては、半導体素子と基板との間の接合の信頼性が低いという問題があった。
【０００９】
すなわち、半導体素子の電極または基板の電極は、その高さ（半導体素子本体または基板本体から電極先端部までの距離）が局所的に高かったり低かったりする場合がある。このため、高い電極の部分における接合される電極同士の距離は、低い電極の部分における接合される電極同士の距離よりも小さくなる。一方、製造工程の簡潔化の観点から各電極には同一量の接合導電材料（はんだなど）が配置されることが多い。その結果、半導体素子と基板とを接合する際には、高い電極に配置された接合導電材料に余剰が生じる。そして、この余剰の接合導電材料は、電極からはみ出して横に膨らみ、隣接する電極と接触（ショート）しやすくなる。
【００１０】
また、半導体素子と基板との間で電極同士の距離が互いに異なる場合以外にも、２つの部材の電極同士を接合導電材料を用いて接合する際には、電極からはみ出した接合導電材料が隣接する電極と接触しやすく、それが信頼性の低下をもたらしていた。
【００１１】
したがって、本発明の目的は、２つの部材の接合の信頼性を向上し得る半導体装置の製造方法および半導体装置を提供することである。
【課題を解決するための手段】
【００１２】
本発明の一の局面に従う半導体装置の製造方法は、以下の工程を含んでいる。第１部材本体に第１部材側電極を形成する。第１部材側電極上に接合導電材料を配置する。第２部材本体に第２部材側電極を形成する。接合導電材料を加熱することにより第１部材側電極と第２部材側電極とを接合する（加熱工程）。第１部材側電極を形成する工程は以下の工程を含んでいる。第１部材側電極本体を形成する。接合導電材料と第１部材側電極本体との反応を防止するためのバリア層を第１部材側電極本体の上の一部に形成する。接合導電材料を配置する工程は、バリア層上に接合導電材料を配置する工程である。接合する加熱工程は、第１部材側電極と第２部材側電極とを接近させて、加熱によって溶融した接合導電材料の一部をバリア層上からバリア層が形成されていない第１部材側電極本体上にはみ出させることを含んでいる。
【００１３】
本発明の他の局面に従う半導体装置は、第１部材側電極を有する第１部材と、第２部材側電極を有する第２部材と、第１部材側電極と第２部材側電極とを電気的に接続する接合導電材料とを備えている。第１部材側電極は、第１部材側電極本体と、第１部材側電極本体と接合導電材料との間に形成され、第１部材側電極本体よりも小さなバリア層とを有している。
【発明の効果】
【００１４】
本発明の半導体装置の製造方法および半導体装置によれば、２つの部材の接合の信頼性を向上することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態について、図面に基づいて説明する。
（実施の形態１）
図１は、本発明の実施の形態１における半導体装置の構成を示す断面図である。図１を参照して、本実施の形態における半導体装置は、配線を有する基板１（第１部材）と、半導体素子２（第２部材）と、バンプ５ａおよび５ｂ（接合導電材料）とを備えている。半導体素子２は基板１に対しフリップチップ接続されている。すなわち、基板１は、基板本体１ａの上面に電極３ａ（第１部材側第１電極）および電極３ｂ（第１部材側第２電極）を有している。半導体素子２は、基板１の上面と対向する半導体素子本体２ａの下面に電極４ａ（第２部材側第１電極）および電極４ｂ（第２部材側第２電極）を有している。電極３ａと電極４ａとはバンプ５ａを通じて互いに電気的に接続されており、電極３ｂと電極４ｂとはバンプ５ｂを通じて互いに電気的に接続されている。バンプ５ａは電極３ａと電極４ａとの間に配置されており、バンプ５ｂは電極３ｂと電極４ｂとの間に配置されている。
【００１６】
電極４ａの高さ（図中縦方向の長さ）は電極４ｂの高さよりも高い一方で、電極３ａの高さと電極３ｂの高さは同じである。その結果、電極３ａと電極４ａとの間の距離ｇ1は電極３ｂと電極４ｂとの間の距離ｇ2よりも小さくなっている。また、バンプ５ａの体積とバンプ５ｂの体積とはほぼ同じである。その結果、バンプ５ａは潰されて図中横方向に広がった形状を有しているのに対し、バンプ５ｂは縦方向に伸びて括れた形状を有している。バンプ５ａの最小幅ｗ1は、バンプ５ｂの最小幅ｗ2よりも大きくなっている。
【００１７】
電極３ａは第１部材側第１電極本体として、下地電極１１ａと、その下地電極１１ａの上面に形成された被覆層１２ａとを有する。さらに、電極３ａはその被覆層１２ａの上に形成されたバリア層１３ａを有している。同様に、電極３ｂは第１部材側第２電極本体として下地電極１１ｂと、下地電極１１ｂの上面に形成された被覆層１２ｂとを有する。さらに電極３ｂは、その被覆層１２ａの上の一部に形成されたバリア層１３ｂを有している。下地電極１１ａおよび１１ｂは基板本体１ａの上面に形成されている。被覆層１２ａおよび１２ｂの各々は下地電極１１ａおよび１１ｂの各々の表面全体に形成されている。被覆層１２ａおよび１２ｂの各々は、下地電極１１ａおよび１１ｂの各々の表面よりも（溶融した）バンプ５ａおよび５ｂの各々との濡れ性が良好である。バリア層１３ａおよび１３ｂは、被覆層１２ａおよび１２ｂの各々の表面の一部分に形成されており、被覆層１２ａとバンプ５ａとの間、および被覆層１２ｂとバンプ５ｂとの間の各々に形成されている。特に、バリア層１３ａ、１３ｂは被覆層１２ａ、１２ｂそれぞれの中央付近の一部の上に形成されるとよい。なお、このバリア層１３ａ、１３ｂは被覆層１２ａ、１２ｂに比べて溶融したバンプ５ａ、５ｂの材料と反応しにくい材料からなり、溶融したバンプ５ａ、５ｂと被覆層１２ａ、１２ｂとが反応することを防止する効果を有する。
【００１８】
なお、本実施の形態１では、下地電極１１ａ、１１ｂ上にはんだに濡れやすい被覆層１２ａ、１２ｂを形成した電極本体の表面の一部にバリア層１３ａ、１３ｂを設けたが、被覆層１２ａ、１２ｂはなくてもよい。バリア層１３ａ、１３ｂは下地電極１１ａ、１１ｂのみからなる電極本体に直接形成される。その場合、下地電極１１ａ、１１ｂは溶融したバンプ５ａ、５ｂとの濡れ性が良好な材料からなることが望ましい。
【００１９】
基板本体１ａはたとえばシリコンよりなっている。下地電極１１ａおよび１１ｂ、電極４ａおよび４ｂは、たとえばＮｉ、Ｃｕ、ＡｕまたはＰｔなどの金属よりなっている。被覆層１２ａおよび１２ｂは、たとえばＡｕ、Ｃｕなどの金属よりなっている。バンプ５ａおよび５ｂは、溶融することにより接着性を示す材料よりなっており、たとえばＡｕＳｎや、ＳｎＡｇなどのはんだよりなっている。バリア層１３ａおよび１３ｂは、たとえばＮｉやＰｔなどの金属よりなっている。
【００２０】
続いて、本実施の形態における半導体装置の製造方法について説明する。
始めに図２を参照して、基板本体１ａの上面に、下地電極１１ａおよび１１ｂとなる導電膜１１を形成し、被覆層１２ａおよび１２ｂとなる導電膜１２を導電膜１１上に形成する。導電膜１１および１２はたとえばスパッタ法、蒸着法、またはメッキ法などを用いて形成される。続いて、通常の写真製版技術およびエッチング技術により導電膜１１および１２をパターニングする。その結果、図３に示すように、下地電極１１ａおよび１１ｂが基板本体１ａ上に形成され、下地電極１１ａおよび１１ｂの各々の表面に被覆層１２ａおよび１２ｂの各々が形成される。下地電極１１ａおよび１１ｂは、たとえば一辺が１００μｍの正方形の形状にパターニングされる。
【００２１】
次に図４を参照して、通常の写真製版技術を用いて、孔３０ａおよび３０ｂを有するレジスト３０を基板本体１ａ上に形成する。レジスト３０はたとえば８μｍの高さで形成される。孔３０ａの底部には、平面的に見てバンプ５ａ（図１）が配置される部分の被覆層１２ａが露出しており、孔３０ｂの底部には、平面的に見てバンプ５ｂ（図１）が配置される部分の被覆層１２ｂが露出している。孔３０ａおよび３０ｂの各々は、たとえば一辺が５０μｍの正方形の形状を有している。
【００２２】
次に図５を参照して、孔３０ａの底部に露出した被覆層１２ａおよび１２ｂの各々の表面に、バリア層１３ａおよび１３ｂの各々を形成する。その結果、基板１が得られる。続いて、たとえば電解メッキ法を用いて、バリア層１３ａおよび１３ｂの各々の上にバンプ５ａおよび５ｂを配置する。その結果、被覆層１２ａおよび１２ｂの各々の表面におけるバンプ５ａおよび５ｂの各々と接触する部分にバリア層１３ａおよび１３ｂの各々が位置付けられる。基板１と半導体素子２とを１０μｍ程度の間隔で接合する場合、バンプ５ａおよび５ｂの高さは１０μｍ以上とされる。また、製造コストの観点から、バンプ５ａおよび５ｂは電解メッキ法を用いて配置されることが好ましい。その後、たとえばアセトンなどの剥離溶剤を用いて、レジスト３０を除去し、図６に示す構造が得られる。
【００２３】
次に図７を参照して、たとえば電解メッキ法などを用いて、半導体素子本体２ａの上面に電極４ａおよび４ｂを形成する。これにより、半導体素子２が得られる。
【００２４】
次に図８を参照して、フリップチップボンダを用いて半導体素子２を基板１にフリップチップ実装する。具体的には、フリップチップボンダのボンディングヘッド３１によって、反転させた状態で半導体素子２を保持し、基板１および半導体素子２の電極同士の位置合わせをした後で、バンプ５ａおよび５ｂを加熱して溶融させる。このとき、溶融したバンプ５ａおよび５ｂは、濡れやすい材料からなる被覆層１２ａ、１２ｂと接さないので、電極３ａ、３ｂの表面全体に濡れ広がらず、被覆層１２ａ、１２ｂに比べて濡れにくい材料からなるバリア層１３ａ、１３ｂの上に留まった状態となる。そして、バンプ５ａおよび５ｂが溶融した状態で半導体素子２を降下させ、図９に示すように、基板１と半導体素子２との間隔が所望の間隔となるように半導体素子２を保持（加圧）する。これにより、電極３ａと電極４ａとを接合し、電極３ｂ電極４ｂとを接合する。
【００２５】
ここで、電極同士の接合の際には、基板本体１ａと半導体素子本体２ａとが互いに平行になるように保持されるので、電極３ａと電極４ａとの距離が電極３ｂと電極４ｂとの距離よりも小さい状態となる。その結果、溶融されたバンプ５ａは、電極３ａと電極４ａとに潰される。その結果、バンプ５ａおよび５ｂはバリア層１３ａ、１３ｂが形成された領域から外にはみ出す。しかし、バンプ５ａの周囲には濡れ性の良い被覆層１２ａが形成されているため、バンプ５ａは図８中矢印で示すように被覆層１２ａ全面に広がり、電極３ａからのはみ出しが抑制される。
【００２６】
なお、基板１と半導体素子２との間隔の測定は、たとえばボンディングヘッド３１に設けられた高さ制御装置３２を用いて行なわれる。高さ制御装置３２は投光部３２ａと受光部３２ｂとを有している。投光部３２ａは基板本体１ａに対してレーザ光３３を投光し、その反射光を受光部３２ｂは受光する。そして受光光に基づいて基板１と半導体素子２との間隔を測定する。以上の工程により、図１に示す本実施の形態における半導体装置が完成する。
【００２７】
本実施の形態における半導体装置は、電極３ａを有する基板１と、電極４ａを有する半導体素子２と、電極３ａと電極４ａとを電気的に接続するバンプ５ａとを備えている。電極３ａは、下地電極１１ａと、下地電極１１ａ表面上に、下地電極１１ａよりもはんだバンプ５ａとの濡れ性が良好である被覆層１２ａと、その被覆層１２ａの上の一部に形成されたバリア層１３ａとを有している。
【００２８】
本実施の形態における半導体装置の製造方法は、以下の工程を備えている。基板本体１ａに電極３ａを形成する。電極３ａ上にバンプ５ａを配置する。半導体素子本体２ａに電極４ａを形成する。バンプ５ａを加熱することにより電極３ａと電極４ａとを接合する（加熱工程）。電極３ａを形成する工程は、以下の工程を含んでいる。下地電極１１ａを形成する。下地電極１１ａ表面よりもバンプ５ａとの濡れ性が良好である被覆層１２ａを形成し、被覆層１２ａ上に形成したバリア層１３ａ上にバンプ５ａを形成する。
【００２９】
本実施の形態における半導体装置およびその製造方法によれば、溶融されたバンプ５ａが電極３ａと電極４ａとに潰されると、被覆層１２ａに沿って広がる。このため、電極３ａからのバンプ５ａのはみ出しが抑制され、電極３ａと隣接する電極にバンプ５ａが接触しにくくなる。その結果、基板１と半導体素子２との接合の信頼性を向上することができる。
【００３０】
本実施の形態における半導体装置は、電極３ａおよび３ｂを有する基板１と、電極４ａおよび４ｂを有する半導体素子２と、電極３ａと電極４ａとを電気的に接続し、かつ電極３ｂと電極４ｂとを電気的に接続するバンプ５ａおよび５ｂとを備えている。電極３ａは、下地電極１１ａと、下地電極１１ａ表面に形成され、かつ下地電極１１ａ表面よりもバンプ５ａとの濡れ性が良好である被覆層１２ａとを有している。電極３ａと電極４ａとの距離ｇ1が電極３ｂと電極４ｂとの間の距離ｇ2よりも小さい。
【００３１】
本実施の形態における半導体装置の製造方法は、以下の工程を備えている。基板本体１ａに電極３ａおよび電極３ｂを形成する。電極３ａ上および電極３ｂ上の各々にバンプ５ａおよび５ｂの各々を配置する。半導体素子本体２ａに電極４ａおよび電極４ｂを形成する。電極３ａと電極４ａとの距離ｇ1が電極３ｂと電極４ｂとの距離ｇ2よりも小さい状態でバンプ５ａ、５ｂを加熱することにより、電極３ａと電極４ａとを接合し、かつ電極３ｂと電極４ｂとを接合する（加熱工程）。電極３ａおよび電極３ｂを形成する工程は、以下の工程を含んでいる。下地電極１１ａおよび下地電極１１ｂを形成する。下地電極１１ａ表面よりもバンプ５ａとの濡れ性が良好である被覆層１２ａを、下地電極１１ａ表面に形成する。さらに被覆層１２ａの上の一部のバンプ５ａが配置される部分にバリア層１３ａを形成する。バンプ５ａが配置される部分のバリア層１３ａの周囲には被覆層１２ａの表面が露出した状態とする。
【００３２】
本実施の形態における半導体装置およびその製造方法によれば、接合される電極同士の距離ｇ1、ｇ2が互いに異なるような電極の組を同時に接合する場合に、小さい距離ｇ1を有する電極３ａおよび電極４ａの組によって溶融されたバンプ５ａが潰されても、溶融されたバンプ５ａは被覆層１２ａに沿って広がる。このため、電極３ａからのバンプ５ａのはみ出しが抑制され、バンプ５ａが隣接する電極に接触しにくくなる。その結果、基板１と半導体素子２との接合の信頼性を向上することができる。
【００３３】
また、下地電極１１ａおよび１１ｂ表面の各々におけるバンプ５ａおよび５ｂの各々が配置される部分にも被覆層１２ａおよび１２ｂの各々を形成することにより、被覆層１２ａおよび１２ｂを容易に形成することができる。
【００３４】
また、被覆層１２ａおよび１２ｂ表面の各々におけるバンプ５ａおよび５ｂの各々と接触する部分（被覆層１２ａおよび１２ｂの各々とバンプ５ａおよび５ｂの各々との間）にバリア層１３ａおよび１３ｂの各々を形成することにより、基板１が加熱された際に被覆層１２ａおよび１２ｂを構成する材料がバンプ５ａおよび５ｂ中に拡散することが抑止され、それによってバンプ５ａおよび５ｂの融点が上がるのが抑止される。
【００３５】
また、接合時の基板本体１ａの加熱で、バンプ５ａ、５ｂが被覆層１２ａ、１２ｂに広がり、バンプ５ａ、５ｂ高さが低くなって接合できなくなるのを防止することができる。
【００３６】
さらに、バンプ５ａの最小幅ｗ1がバンプ５ｂの最小幅ｗ2よりも大きいので、電極３ｂと電極４ｂとの接合を確保しつつ、バンプ５ａの電極３ａからのはみ出しを抑制することができる。
【００３７】
（実施の形態２）
実施の形態１では、フリップチップボンダのボンディングヘッドに設けられた高さ制御装置を用いて、基板と半導体素子との間隔を制御する方法について示した。本実施の形態においては、この方法の代わりに、規制部材を用いて基板と半導体素子との間隔を制御する方法について説明する。
【００３８】
図１０を参照して、基板１と半導体素子２との間には規制部材３４が形成されている。規制部材３４は、たとえばシリコンよりなっており、基板本体１ａと半導体素子本体２ａとの所望の間隔に対応した長さを有している。規制部材３４は基板本体１ａの上面から上方へ延在している。規制部材３４は、半導体素子２を基板１に実装する前に基板本体１ａに形成される。半導体素子本体２ａの下面と規制部材３４とが接触することにより、図１１に示すように半導体素子２の降下が停止され、その結果、基板１と半導体素子２との間隔が所望の間隔となる。
【００３９】
この規制部材３４は、たとえば通常の写真製版技術およびエッチング技術により規制部材３４となる部分以外の基板本体１ａをエッチングすることにより形成される。また、通常の写真製版技術を用いて、規制部材３４を形成する部分以外の基板本体１ａ上にレジストを形成し、このレジストをマスクとしてメッキ法を用いて形成してもよい。
【００４０】
基板１と半導体素子２との間隔の制御に規制部材３４を用いることにより、簡易な構成で間隔の制御を行なうことができる。
【００４１】
（実施の形態３）
実施の形態１においては、図１に示すように、電極４ａの高さが電極４ｂの高さよりも高い一方で、電極３ａの高さと電極３ｂの高さは同じである場合について示した。しかし、本発明の半導体装置の構成は、たとえば以下に説明する構成であってもよい。
【００４２】
図１２は本発明の実施の形態３における半導体装置の構成を示す断面図であり、図１３は、本発明の実施の形態３における半導体装置の他の構成を示す断面図である。図１２を参照して、この半導体装置においては、電極４ａの高さと電極４ｂの高さとが同じである一方で、電極３ａの高さが電極３ｂの高さよりも高くなっている。その結果、電極３ａと電極４ａとの間の距離ｇ1は電極３ｂと電極４ｂとの間の距離ｇ2よりも小さくなっている。さらに図１３を参照して、この半導体装置においては、電極３ａと電極４ａとの間の距離ｇ1は電極３ｂと電極４ｂとの間の距離ｇ2と同じになっている。このような構成においても、バンプ５ａおよび５ｂの電極３ａおよび３ｂからのはみ出しを抑制することができる。
【００４３】
（実施の形態４）
図１４〜図１６は、本発明の実施の形態４における半導体装置の製造方法を工程順に示す断面図である。本実施の形態における半導体装置の製造方法は、始めに図２〜図７に示す実施の形態１における半導体装置の製造方法と同様の工程を経る。
【００４４】
次に図１４を参照して、たとえば電解メッキ法などを用いて、電極本体１４ａ（図７では電極４ａに対応）の表面に突起部１５ａを形成し、電極本体１４ｂ（図７では電極４ｂに対応）の表面に突起部１５ｂを形成する。その結果、電極本体１４ａと突起部１５ａとを有する電極４ａと、電極本体１４ｂと突起部１５ｂとを有する電極４ｂとが半導体素子本体２ａ上に形成される。なお、突起部は電極４ａ表面のみに形成されてもよい。
【００４５】
突起部１５ａおよび１５ｂの各々は、たとえば通常の写真製版技術により、突起部１５ａおよび１５ｂとなる部分以外の電極本体１４ａおよび１４ｂ上にレジストを形成し、このレジストをマスクとしてメッキ法を用いて形成される。また、たとえば通常の写真製版技術により、突起部１５ａおよび１５ｂとなる部分以外の電極本体１４ａおよび１４ｂ上にレジストを形成し、このレジストをマスクとして電極本体１４ａおよび１４ｂをエッチングすることによって形成されてもよい。
【００４６】
突起部１５ａおよび１５ｂは、電極本体１４ａおよび１４ｂと同じ材料よりなっており、かつバンプ５ａおよび５ｂとの濡れ性のよい材料（たとえばＡｕ）よりなることが好ましい。これにより、電極４ａおよび４ｂ表面にバンプ５ａおよび５ｂが広がりやすくなり、信頼性の高い接合を実現することができる。
【００４７】
次に図１５を参照して、フリップチップボンダのボンディングヘッド３１によって反転させた状態で半導体素子２を保持し、基板１および半導体素子２の電極同士の位置合わせをした後で、バンプ５ａおよび５ｂを加熱する。そして、図１６に示すように、バンプ５ａおよび５ｂが溶融した状態で半導体素子２を降下させ、電極３ａと突起部１５ａとを突き合わせて互いに接触させる。これにより、電極３ａと電極４ａとを接合し、電極３ｂ電極４ｂとを接合する。その結果、突起部１５ａの高さによって基板１と半導体素子２との間隔が規定される。以上の工程により、本実施の形態における半導体装置が完成する。
【００４８】
本実施の形態の半導体装置およびその製造方法によれば、突起部１５ａを設けることにより、簡易な構成で基板１と半導体素子２との間隔の制御を行なうことができる。
【００４９】
（実施の形態５）
実施の形態１〜４では、半導体素子を基板に対してフリップチップ実装する場合について説明した。本実施の形態においては、光通信モジュールにおいて光素子である半導体素子を基板に対して実装する場合について説明する。
【００５０】
図１７は、本発明の実施の形態５における半導体装置の構成を模式的に示す側面図である。図１７を参照して、本実施の形態における半導体装置（光通信モジュール）は、基板１と、半導体素子２（光素子）と、光ファイバ５０とを備えている。基板１の上面には半導体素子２および光ファイバ５０が配置されている。半導体素子２は、光ファイバ５０との間でレーザ光Ｌを送信または受信する。光ファイバ５０の発光面または受光面に対して半導体素子２の受光面または発光面の高さが揃うように、実施の形態１〜４のいずれかの製造方法を用いて、半導体素子２が所望の間隔で基板１上に配置される。その結果、光通信モジュールの光伝送損失を低減することができる。
【００５１】
なお、上記の実施の形態１〜５で説明した構成または製造方法は、適宜組み合わせることができる。また、本発明は、半導体素子と基板との接合にのみ適用されるものではなく、２つの筐体の電極同士の接合に適用可能である。また、第１の筐体および第２の筐体の電極の位置および数に制限はない。
【００５２】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００５３】
本発明は、半導体素子を基板に搭載する半導体装置の製造方法として適している。
【図面の簡単な説明】
【００５４】
【図１】本発明の実施の形態１における半導体装置の構成を示す断面図である。
【図２】本発明の実施の形態１における半導体装置の製造方法の第１工程を示す断面図である。
【図３】本発明の実施の形態１における半導体装置の製造方法の第２工程を示す断面図である。
【図４】本発明の実施の形態１における半導体装置の製造方法の第３工程を示す断面図である。
【図５】本発明の実施の形態１における半導体装置の製造方法の第４工程を示す断面図である。
【図６】本発明の実施の形態１における半導体装置の製造方法の第５工程を示す断面図である。
【図７】本発明の実施の形態１における半導体装置の製造方法の第６工程を示す断面図である。
【図８】本発明の実施の形態１における半導体装置の製造方法の第７工程を示す断面図である。
【図９】本発明の実施の形態１における半導体装置の製造方法の第８工程を示す断面図である。
【図１０】本発明の実施の形態２における半導体装置の製造方法の第１工程を示す断面図である。
【図１１】本発明の実施の形態２における半導体装置の製造方法の第２工程を示す断面図である。
【図１２】本発明の実施の形態３における半導体装置の構成を示す断面図である。
【図１３】本発明の実施の形態３における半導体装置の他の構成を示す断面図である。
【図１４】本発明の実施の形態４における半導体装置の製造方法の第１工程を示す断面図である。
【図１５】本発明の実施の形態４における半導体装置の製造方法の第２工程を示す断面図である。
【図１６】本発明の実施の形態４における半導体装置の製造方法の第３工程を示す断面図である。
【図１７】本発明の実施の形態５における半導体装置の構成を模式的に示す側面図である。
【符号の説明】
【００５５】
１  基板、１ａ  基板本体、２  半導体素子、２ａ  半導体素子本体、３ａ，３ｂ，４ａ，４ｂ  電極、５ａ，５ｂ  バンプ、１１，１２  導電膜、１１ａ，１１ｂ  下地電極、１２ａ，１２ｂ  被覆層、１３ａ，１３ｂ  バリア層、１４ａ，１４ｂ  電極本体、１５ａ，１５ｂ  突起部、３０  レジスト、３０ａ，３０ｂ  孔、３１  ボンディングヘッド、３２  制御装置、３２ａ  投光部、３２ｂ  受光部、３３  レーザ光、３４  規制部材、５０  光ファイバ。
【図１】
2010056191.tif 000003
【図２】
2010056191.tif 000004
【図３】
2010056191.tif 000005
【図４】
2010056191.tif 000006
【図５】
2010056191.tif 000007
【図６】
2010056191.tif 000008
【図７】
2010056191.tif 000009
【図８】
2010056191.tif 000010
【図９】
2010056191.tif 000011
【図１０】
2010056191.tif 000012
【図１１】
2010056191.tif 000013
【図１２】
2010056191.tif 000014
【図１３】
2010056191.tif 000015
【図１４】
2010056191.tif 000016
【図１５】
2010056191.tif 000017
【図１６】
2010056191.tif 000018
【図１７】
2010056191.tif 000019