(57)【要約】【課題】光検出装置において、入射する光の照度に対するダイナミックレンジを拡大させる。【解決手段】入射した光の照度に応じて生成される第１の電流を対数圧縮した電圧に変換することにより第１の電圧を生成する光電変換回路１０１と、第１の電圧の温度補償を行うことにより第２の電圧を生成し、第２の電圧を電流に変換することにより第２の電流を生成する温度補償回路１０２と、第２の電流に応じた発振周波数であるクロック信号を生成し、クロック信号のパルスを一定期間カウントし、一定期間におけるカウント値をデータとしたデジタル信号を生成するデジタル信号生成回路１０３と、を有する構成とする。【選択図】図１
2010085396.tif 000002
【特許請求の範囲】
【請求項１】
光が入射し、入射した光の照度に応じた値の第１の電流を生成し、前記第１の電流を対数圧縮した電圧に変換することにより第１の電圧を生成する光電変換回路と、
前記第１の電圧の温度補償を行うことにより第２の電圧を生成し、前記第２の電圧を電流に変換することにより第２の電流を生成する温度補償回路と、
前記第２の電流に応じた周波数で発振するクロック信号を生成し、前記クロック信号のパルスの数を一定期間カウントし、前記一定期間におけるカウント値をデータとしたデジタル信号を生成するデジタル信号生成回路と、を有する光検出装置。
【請求項２】
光電変換素子及び第１のダイオードを有し、前記光電変換素子に光が入射し、入射した光の照度に応じた値の第１の電流を生成し、前記第１の電流を前記第１のダイオードを用いて対数圧縮した電圧に変換することにより第１の電圧を生成する光電変換回路と、
前記第１の電圧の温度補償を行う温度補償回路と、
デジタル信号生成回路と、を有し、
前記温度補償回路は、
抵抗素子及び第２のダイオードを有し、前記第２のダイオードにより前記抵抗素子に流れる電流を対数圧縮した電圧に変換することにより、基準電圧を生成する基準電圧生成回路と、
前記第１の電圧と前記基準電圧との差分に応じた値の第２の電圧を生成する演算回路と、
前記第２の電圧を電流に変換することにより第２の電流を生成する出力回路と、を有し、
前記デジタル信号生成回路は、
前記第２の電流の値に応じた周波数で発振する第１のクロック信号を生成する第１のクロック信号生成回路と、
一定の周波数で発振する第２のクロック信号を生成する第２のクロック信号生成回路と、
前記第１のクロック信号のパルスの数をカウントする第１のカウンタ回路と、
前記第２のクロック信号のパルスの数を一定の値までカウントすることにより前記第１のクロック信号のカウント期間を設定する第２のカウンタ回路と、
前記第１のクロック信号のカウント値をデジタル信号のデータとして保持するラッチ回路と、を有する光検出装置。
【請求項３】
請求項２において、
前記第１のクロック信号生成回路は、
前記第２の電流に応じてランプ波形信号を生成するランプ波形信号生成回路と、
前記ランプ波形信号を整形することにより四角波信号を生成する波形整形回路と、
前記四角波信号から前記第１のクロック信号を生成するバッファ回路と、を有する光検出装置。
【請求項４】
請求項２または請求項３において、
前記第２のクロック信号生成回路は、
定電流を生成する電流源を有する定電流回路と、
前記定電流に応じてランプ波形信号を生成するランプ波形信号生成回路と、
前記ランプ波形信号を整形することにより四角波信号を生成する波形整形回路と、
前記四角波信号から前記第２のクロック信号を生成するバッファ回路と、を有する光検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光検出装置に関する。
【背景技術】
【０００２】
電磁波を検知するための用途に用いられる測光装置は数多く知られており、例えば紫外線から赤外線にかけて感度を有するものは総括して光センサと呼ばれている。その中でも波長４００ｎｍ〜７００ｎｍの可視光線領域に感度を持つものは特に可視光センサと呼ばれ、人間の生活環境に応じて照度調整や、オン状態またはオフ状態の制御などが必要な機器類に数多く用いられている。
【０００３】
例えば表示装置は、光センサを用いることにより周囲の明るさを検出し、その表示輝度を調整することができる。周囲の明るさを検出し、適度な表示輝度を得ることにより視認性を向上させ、また表示装置の余分な電力を低減することができる。表示輝度調整のための光センサを有する表示装置としては、例えば携帯電話、表示部を有するコンピュータなどが挙げられる。また、表示装置は、光センサを用いることにより表示装置のバックライトの輝度を検出し、表示画面の輝度を調整することもできる。バックライトを有する表示装置としては、例えば液晶表示装置などが挙げられる。
【０００４】
上記光センサを含む装置は、例えば光の検出部（センサ部ともいう）にフォトダイオードなどの光電変換素子を用い、光が光電変換素子に入射することにより光電変換素子に流れる電流の値に基づいて光の強度を検出することができる。特許文献１には電荷蓄積型の光センサについて、入射光量に応じてフォトダイオードから流れる電流によりコンデンサ（容量素子ともいう）に蓄積された電荷を定電流回路（定電流源ともいう）により放電させることで変化する電圧をアナログ信号としてコンパレータで検出し、コンパレータで検出した電圧の変化に要する時間からカウンタ回路及びラッチ回路を用いてデジタル信号を生成する構成について記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平６−３１３８４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来の光検出装置は、照度に対するダイナミックレンジが狭いといった問題がある。これは照度が高くなるに従って生成される光電流も線形に増加し、さらに光電流の値が高くなるに従って出力電圧の値も線形に増加するためである。照度のダイナミックレンジが狭いと一定以上の照度範囲を超える光が光電変換素子に入射した場合、表示輝度を調整することができなくなる。
【０００７】
例えばデジタル信号を生成する場合、デジタル信号はアナログ信号と比べてより多くのビット数が要求されるため、ダイナミックレンジが狭いという問題はより顕著になる。
【０００８】
上記問題を鑑み、本発明では、入射する光の照度に対するダイナミックレンジを拡大させることを課題の一つとする。
【課題を解決するための手段】
【０００９】
本発明の一は、光が入射し、入射した光の照度に応じて生成される第１の電流を対数圧縮した電圧に変換することにより、第１の電圧を生成する光電変換回路と、第１の電圧の温度補償を行うことにより第２の電圧を生成し、第２の電圧を電流に変換することにより第２の電流を生成する温度補償回路と、第２の電流に応じた周波数で発振するクロック信号を生成し、クロック信号のパルスの数を一定期間カウントし、一定期間におけるカウント値をデータとしたデジタル信号を生成するデジタル信号生成回路と、を有する光検出装置である。
【００１０】
本発明の一は、光電変換素子及び第１のダイオードを有し、光電変換素子に光が入射し、入射した光の照度に応じた値で生成される第１の電流を第１のダイオードを用いて対数圧縮した電圧に変換することにより第１の電圧を生成する光電変換回路と、第１の電圧の温度補償を行う温度補償回路と、デジタル信号生成回路と、を有し、温度補償回路は、抵抗素子及び第２のダイオードを有し、第２のダイオードにより抵抗素子に流れる電流を対数圧縮した電圧に変換することにより、基準電圧を生成する基準電圧生成回路と、第１の電圧と基準電圧との差分に応じた値の第２の電圧を生成する演算回路と、第２の電圧を電流に変換することにより第２の電流を生成する出力回路と、を有し、デジタル信号生成回路は、第２の電流の値に応じた周波数で発振する第１のクロック信号を生成する第１のクロック信号生成回路と、一定の周波数で発振する第２のクロック信号を生成する第２のクロック信号生成回路と、第１のクロック信号のパルスの数をカウントする第１のカウンタ回路と、第２のクロック信号のパルスの数を一定の値までカウントすることにより第１のクロック信号のカウント期間を設定する第２のカウンタ回路と、第１のクロック信号のカウント値をデジタル信号のデータとして保持するラッチ回路と、を有する光検出装置である。
【００１１】
なお、本発明の一において、第１のクロック信号生成回路は、第２の電流に応じてランプ波形信号を生成するランプ波形信号生成回路と、ランプ波形信号を整形することにより四角波信号を生成する波形整形回路と、四角波信号から第１のクロック信号を生成するバッファ回路と、を有する構成とすることもできる。
【００１２】
また、本発明の一において、第２のクロック信号生成回路は、定電流を生成する電流源を有する定電流回路と、定電流に応じてランプ波形信号を生成するランプ波形信号生成回路と、ランプ波形信号を整形することにより四角波信号を生成する波形整形回路と、四角波信号から第２のクロック信号を生成するバッファ回路と、を有する構成とすることもできる。
【００１３】
なお、本願の書類（明細書及び特許請求の範囲）において、トランジスタは、ゲート、ソース、及びドレインの少なくとも３つの端子を有する構造とする。例えば電界効果トランジスタを例にすると、ゲート電極の部分（ゲートとなる領域、導電層、及び配線などを含む）または、ゲート電極と電気的に接続されている部分の一部を含めてゲートという。また、ソース電極の部分（ソースとなる領域、導電層、及び配線などを含む）や、ソース電極と電気的に接続されている部分の一部を含めてソースという。また、ドレイン電極の部分（ドレインとなる領域、導電層、及び配線などを含む）や、ドレイン電極と電気的に接続されている部分の一部を含めてドレインという。
【００１４】
また、本願の書類（明細書及び特許請求の範囲）において、トランジスタのソースとドレインは、トランジスタの構造や動作条件などによって変わるため、どちらがソースまたはドレインであるかを限定することが困難である。そこでソース及びドレインから任意に選択した一方の端子をソース及びドレインの一方と表記し、他方の端子をソース及びドレインの他方と表記する。
【００１５】
なお、本願の書類（明細書及び特許請求の範囲）において、ダイオード（フォトダイオードを含む）はアノードとカソードの２つの電極を有する。そこでアノードを含む端子をダイオードの第１端子と表記し、カソードを含む端子をダイオードの第２端子と表記する。
【００１６】
なお、一般的に電圧とは、２点間における電位の差（電位差ともいう）のことをいい、電位とは、ある一点における静電場の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。しかし、電子回路では、一点のみであっても、例えば該一点の電位と基準となる電位（基準電位ともいう）との電位差を値として用いることがあり、また、電圧と電位の値は、いずれもボルト（Ｖ）で表されるため、本願の書類（明細書及び特許請求の範囲）では、特に指定する場合を除き、一点のみであっても電圧を値として用いる場合がある。
【発明の効果】
【００１７】
本発明の一態様によれば、光電変換回路により入射した光の照度に応じて生成された電流から対数圧縮した電圧を生成し、その電圧を温度補償回路により電流に変換し、変換した電流から対数圧縮した電圧に応じたデジタル信号を生成することで、入射する光の照度に対するダイナミックレンジを拡大させることができる。
【図面の簡単な説明】
【００１８】
【図１】実施の形態１における光検出装置の構成例を示すブロック図である。
【図２】図１に示す光電変換回路の構成例を示す回路図である。
【図３】図１に示す温度補償回路の構成例を示すブロック図である。
【図４】図３に示す温度補償回路の構成例を示す回路図である。
【図５】図１に示すデジタル信号生成回路の構成例を示すブロック図である。
【図６】図５に示す第１のクロック信号生成回路の構成例を示す回路図である。
【図７】図６に示す第１のクロック信号生成回路の動作例を示すタイミングチャート図である。
【図８】図５に示す第２のクロック信号生成回路の構成を示す回路図である。
【図９】図１に示すデジタル信号生成回路の動作を示すタイミングチャート図である。
【図１０】図３に示す第１のカウンタ回路における照度とカウンタ値の関係を示す図である。
【図１１】実施の形態２における光検出装置の構成例を示す断面図である。
【図１２】実施の形態２における光検出装置の作製方法例を示す断面図である。
【図１３】実施の形態２における光検出装置の作製方法例を示す断面図である。
【図１４】実施の形態２における光検出装置の作製方法例を示す断面図である。
【図１５】実施の形態２における光検出装置の作製方法例を示す断面図である。
【図１６】実施の形態２における光検出装置の作製方法例を示す断面図である。
【図１７】実施の形態３における本発明の光検出装置を適用した電子機器の構成を示す模式図である。
【図１８】実施の形態３における本発明の光検出装置を適用した電子機器の構成を示す模式図である。
【図１９】実施の形態３における本発明の光検出装置を適用した電子機器の構成を示す模式図である。
【図２０】実施の形態３における本発明の光検出装置を適用した電子機器の構成を示す模式図である。
【図２１】実施の形態３における本発明の光検出装置を適用した電子機器の構成を示す模式図である。
【図２２】実施の形態３における本発明の光検出装置を適用した電子機器の構成を示す模式図である。
【発明を実施するための形態】
【００１９】
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではないとする。
【００２０】
（実施の形態１）
本実施の形態では、本発明の一態様である光検出装置について説明する。
【００２１】
まず本実施の形態における光検出装置の構成について図１を用いて説明する。図１は、本実施の形態における光検出装置の構成を示すブロック図である。
【００２２】
図１に示す光検出装置は、光電変換回路１０１と、温度補償回路１０２と、デジタル信号生成回路１０３と、を有する。
【００２３】
光電変換回路１０１は、外部から入射した光の照度に応じて第１の電流Ｉ１０１を生成し、生成した第１の電流Ｉ１０１を対数圧縮した電圧に変換し、第１の電圧Ｖ１０１を生成する機能を有する。
【００２４】
温度補償回路１０２は、第１の電圧Ｖ１０１の温度補償を行い、温度補償により生成された電圧を電流に変換することにより第２の電流Ｉ１０２を生成する機能を有する。
【００２５】
デジタル信号生成回路１０３は、第２の電流Ｉ１０２に応じた周波数で発振するクロック信号を生成し、クロック信号のパルスを一定期間カウントし、カウント値をデータとしてデジタル信号を生成する機能を有する。
【００２６】
次に各回路の具体的な構成例について説明する。
【００２７】
光電変換回路１０１の構成例について図２に示す。図２は図１に示す光電変換回路の構成例を示す回路図である。
【００２８】
図２に示す光電変換回路１０１は、光電変換素子１１１と、カレントミラー回路１１２と、ダイオード１１３と、を有する。
【００２９】
光電変換素子１１１は、光が入射することにより、光電流ＩＬが流れる機能を有する。光電流ＩＬの値は入射した光の照度に比例する。
【００３０】
光電変換素子１１１としては、例えばＰＩＮ型のフォトダイオード、ＰＮ型のフォトダイオード、またはフォトトランジスタなどを用いることができる。本実施の形態では、一例として光電変換素子１１１にＰＩＮ型のフォトダイオードを用いる場合について説明する。光電変換素子１１１としてＰＩＮ型のフォトダイオードを用いることにより光の照射による空乏層の応答特性を高めることができる。具体的な構成について以下に説明する。
【００３１】
光電変換素子１１１は、アノード側である第１端子がカレントミラー回路１１２に電気的に接続される。また光電変換素子１１１は、カソード側である第２端子に高電源電圧（Ｖｄｄともいう）が与えられる。
【００３２】
カレントミラー回路１１２は、光電流ＩＬをもとに光電流ＩＬと同じ方向に流れる電流を生成する機能を有する。具体的な構成例について以下に説明する。
【００３３】
図２に示すカレントミラー回路１１２は、トランジスタ１１２１と、トランジスタ１１２２と、を有する。
【００３４】
トランジスタ１１２１は、ゲートがトランジスタ１１２１のソース及びドレインの一方、及び光電変換素子１１１の第１端子に電気的に接続される。また、トランジスタ１１２１は、ソース及びドレインの他方に低電源電圧（Ｖｓｓともいう）が与えられる。
【００３５】
トランジスタ１１２２は、ゲートがトランジスタ１１２１のゲートに電気的に接続され、ソース及びドレインの一方がダイオード１１３に電気的に接続される。また、トランジスタ１１２２は、ソース及びドレインの他方に低電源電圧が与えられる。
【００３６】
次にカレントミラー回路１１２における動作について説明する。
【００３７】
まず光電流ＩＬに応じてトランジスタ１１２１のドレインとソースの間に電流が流れる。さらにトランジスタ１１２１のゲートの電圧とトランジスタ１１２２のゲートの電圧が等しくなるため、トランジスタ１１２２のドレインとソースの間にも電流が流れる。
【００３８】
なお、カレントミラー回路１１２は、トランジスタ１１２１またはトランジスタ１１２２のサイズまたは数を変えることにより生成する電流を増幅または減衰させる、若しくは生成する電流の数を増やすことができる。例えばトランジスタ１１２２を複数設け、それぞれのトランジスタ１１２２のソース同士及びドレイン同士が電気的に接続されることで、複数のトランジスタ１１２２が並列接続で電気的に接続された構成にすることにより、光電流ＩＬより高い値の電流を生成することができる。
【００３９】
また図１に示す光電変換回路１０１は、互いに増幅率または減衰率の異なる複数のカレントミラー回路１１２を設けた構成とすることもできる。この構成により、例えば一定の値より低照度のときには、生成する電流が光電流ＩＬより高い値になるように増幅率または減衰率を設定したカレントミラー回路を用い、一定の値より高照度のときには、生成される電流が光電流ＩＬと同程度、または光電流ＩＬより低い値になるように増幅率または減衰率を設定したカレントミラー回路を用いるといったように、光電変換素子１１１に入射する光の照度に応じていずれかのカレントミラー回路を選択して用いることもできる。これにより光電変換素子１１１に入射した光が一定の値より低照度及び高照度のいずれの場合であっても高い分解能を得ることができる。
【００４０】
なお、カレントミラー回路１１２は必ずしも設ける必要はないが、カレントミラー回路１１２を設けることにより、入射した光の照度が光電変換処理を行えないほど低い場合であっても、光電変換処理を行うために十分な電流を生成することができる。
【００４１】
なお、本実施の形態における光電変換回路１０１において、カレントミラー回路１１２を設けた場合にはトランジスタ１１２２のドレインとソースの間に流れる電流が第１の電流Ｉ１０１となり、カレントミラー回路１１２を設けない場合には、光電変換素子１１１により生成される電流が第１の電流Ｉ１０１となる。
【００４２】
ダイオード１１３としては、例えばＰＮダイオード、ＰＩＮダイオードなどを用いることができる。また、ダイオード接続させたトランジスタなどを用いることもできる。図２に示す光電変換回路１０１では、一例としてダイオード１１３にＰＩＮダイオードを用いる場合について説明する。
【００４３】
ダイオード１１３は、アノード側である第１端子に高電源電圧が与えられる。また、ダイオード１１３は、カソード側である第２端子がカレントミラー回路１１２におけるトランジスタ１１２２のソース及びドレインの一方に電気的に接続される。ダイオード１１３を設けることにより、第１の電流Ｉ１０１は、対数圧縮した電圧に変換される。このとき変換された電圧が第１の電圧Ｖ１０１となる。
【００４４】
なお、カレントミラー回路１１２を設けない場合、ダイオード１１３の第２端子が光電変換素子１１１の第１端子に電気的に接続される構成とすることにより、図２に示す光電変換回路１０１と同様に本実施の形態の光電変換回路１０１として機能させることができる。
【００４５】
次に図１に示す温度補償回路１０２の構成例について図３を用いて説明する。図３は図１に示す温度補償回路の構成例を示すブロック図である。
【００４６】
図３に示す温度補償回路１０２は、基準電圧生成回路２０１と、増幅回路２０２と、増幅回路２０３と、演算回路２０４と、出力回路２０５と、を有する。
【００４７】
基準電圧生成回路２０１は、定電圧である基準電圧Ｖｒｅｆ２０１を生成する機能を有する。
【００４８】
増幅回路２０２は、基準電圧Ｖｒｅｆ２０１を増幅させる機能を有する。
【００４９】
増幅回路２０３は、第１の電圧Ｖ１０１を増幅させる機能を有する。
【００５０】
演算回路２０４は、第１の電圧Ｖ１０１と基準電圧Ｖｒｅｆ２０１の差分に応じた第２の電圧Ｖ１０２を生成する機能を有する。
【００５１】
出力回路２０５は、第２の電圧Ｖ１０２を電流に変換することにより第２の電流Ｉ１０２を生成する機能を有する。
【００５２】
次に各回路の具体的な構成例について説明する。
【００５３】
基準電圧生成回路２０１、増幅回路２０２、増幅回路２０３、演算回路２０４、及び出力回路２０５の具体的な構成例について図４に示す。図４は、図３に示す温度補償回路の構成例を示す回路図である。
【００５４】
図４に示す基準電圧生成回路２０１は、抵抗素子２１１と、カレントミラー回路２１２と、ダイオード２１３を有する。
【００５５】
抵抗素子２１１は、第１端子に高電源電圧が与えられ、抵抗素子２１１の端子間には、抵抗素子２１１の抵抗値に応じた値の電流が流れる。なお、このとき流れる電流は定電流であることが好ましい。
【００５６】
カレントミラー回路２１２は、抵抗素子２１１に流れる電流をもとに抵抗素子２１１に流れる電流と同じ方向に流れる電流を生成する機能を有する。
【００５７】
カレントミラー回路２１２の構成としては、例えば図２の光電変換回路１０１におけるカレントミラー回路１１２に適用可能な構成のいずれかを適用することができる。また、カレントミラー回路２１２は必ずしも設ける必要はないが、カレントミラー回路２１２を設けることにより、もととなる電流（例えば抵抗素子２１１に流れる電流）と同じ電流、若しくは増幅または減衰させた電流を複数生成することができる。図４に示すカレントミラー回路２１２の具体的な構成について以下に説明する。
【００５８】
図４に示すカレントミラー回路２１２は、トランジスタ２１２１と、トランジスタ２１２２を有する。
【００５９】
トランジスタ２１２１は、ゲートがトランジスタ２１２１のソース及びドレインの一方、及び抵抗素子２１１の第２端子に電気的に接続される。また、トランジスタ２１２１は、ソース及びドレインの他方に低電源電圧が与えられる。
【００６０】
トランジスタ２１２２は、ゲートがトランジスタ２１２１のゲートに電気的に接続され、ソース及びドレインの一方がダイオード２１３に電気的に接続される。また、トランジスタ２１２２は、ソース及びドレインの他方に低電源電圧が与えられる。
【００６１】
次にカレントミラー回路２１２の動作について説明する。
【００６２】
まず抵抗素子２１１に流れる電流に応じてトランジスタ２１２１のドレインとソースの間にも電流が流れる。さらにトランジスタ２１２１のゲートの電圧とトランジスタ２１２２のゲートの電圧が等しくなるため、トランジスタ２１２２のドレインとソースの間にも電流が流れる。
【００６３】
ダイオード２１３としては、例えば図２の光電変換回路１０１におけるダイオード１１３に適用可能なものいずれかを用いることができ、ダイオード１１３に適用したものと同じ種類のものを用いることが好ましい。ダイオード２１３をダイオード１１３と同じ種類の素子にすることによりダイオード２１３とダイオード１１３の特性の差を小さくすることができ、より効果的な温度補償を行うことができる。本実施の形態では、一例としてダイオード２１３にＰＩＮダイオードを用いる場合について説明する。
【００６４】
ダイオード２１３は、第１端子に高電源電圧が与えられる。また、ダイオード２１３は、第２端子がカレントミラー回路２１２におけるトランジスタ２１２２のソース及びドレインの一方に電気的に接続される。
【００６５】
図４に示す基準電圧生成回路２０１では、トランジスタ２１２２のドレインとソースの間に流れる電流をダイオード２１３を用いて対数圧縮した電圧に変換することにより、基準電圧Ｖｒｅｆ２０１を生成する。またカレントミラー回路２１２を設けない場合には、抵抗素子２１１に流れる電流をダイオード２１３を用いて対数圧縮した電圧に変換することにより基準電圧Ｖｒｅｆ２０１を生成する。
【００６６】
図４に示す増幅回路２０２は、トランジスタ２２１と、トランジスタ２２２と、を有する。
【００６７】
トランジスタ２２１は、ゲートが基準電圧生成回路２０１におけるダイオード２１３の第２端子に電気的に接続される。また、トランジスタ２２１は、ソース及びドレインの一方に高電源電圧が与えられる。
【００６８】
トランジスタ２２２は、ゲートが基準電圧生成回路２０１のカレントミラー回路２１２におけるトランジスタ２１２１のゲートに電気的に接続され、ソース及びドレインの一方がトランジスタ２２１のソース及びドレインの他方に電気的に接続される。また、トランジスタ２２２は、ソース及びドレインの他方に低電源電圧が与えられる。
【００６９】
図４に示す増幅回路２０３は、トランジスタ２３１と、トランジスタ２３２と、を有する。
【００７０】
トランジスタ２３１は、ゲートが光電変換回路１０１のカレントミラー回路１１２におけるトランジスタ１１２２のソース及びドレインの一方に電気的に接続される。また、トランジスタ２３１は、ソース及びドレインの一方に高電源電圧が与えられる。
【００７１】
トランジスタ２３２は、ゲートが基準電圧生成回路２０１のカレントミラー回路２１２におけるトランジスタ２１２１のゲートに電気的に接続され、ソース及びドレインの一方がトランジスタ２３１のソース及びドレインの他方に電気的に接続される。また、トランジスタ２３２は、ソース及びドレインの他方に低電源電圧が与えられる。
【００７２】
なお増幅回路２０２及び増幅回路２０３は必ずしも設ける必要はないが、増幅回路２０２及び増幅回路２０３を設けることにより安定した信号を生成することができる。
【００７３】
図４に示す演算回路２０４は、抵抗素子２４１と、カレントミラー回路２４２と、抵抗素子２４３と、トランジスタ２４４と、カレントミラー回路２４５と、トランジスタ２４６と、容量素子２４７と、トランジスタ２４８と、トランジスタ２４９と、を有する。
【００７４】
抵抗素子２４１は、第１端子に高電源電圧が与えられ、抵抗素子２４１の端子間には抵抗素子２４１の抵抗値に応じた電流が流れる。
【００７５】
カレントミラー回路２４２の構成としては、例えば図２の光電変換回路１０１におけるカレントミラー回路１１２に適用可能な構成のいずれかを適用することができる。また、カレントミラー回路２４２は必ずしも設ける必要はないが、カレントミラー回路２４２を設けることにより、もととなる電流（例えば抵抗素子２４１に流れる電流）と同じ電流、若しくは増幅または減衰させた電流を複数生成することができる。カレントミラー回路２４２の具体的な構成について以下に説明する。
【００７６】
カレントミラー回路２４２は、トランジスタ２４２１と、トランジスタ２４２２と、トランジスタ２４２３と、を有する。
【００７７】
トランジスタ２４２１は、ゲートがトランジスタ２４２１のソース及びドレインの一方、及び抵抗素子２４１の第２端子に電気的に接続される。またトランジスタ２４２１は、ソース及びドレインの他方に低電源電圧が与えられる。
【００７８】
トランジスタ２４２２は、ゲートがトランジスタ２４２１のゲートに電気的に接続され、ソース及びドレインの一方がトランジスタ２４６に電気的に接続される。またトランジスタ２４２２は、ソース及びドレインの他方に低電源電圧が与えられる。
【００７９】
トランジスタ２４２３は、ゲートがトランジスタ２４２１のゲートに電気的に接続され、ソース及びドレインの一方がトランジスタ２４９に電気的に接続される。またトランジスタ２４２３は、ソース及びドレインの他方に低電源電圧が与えられる。
【００８０】
次にカレントミラー回路２４２の動作について説明する。
【００８１】
まず抵抗素子２４１に流れる電流に応じてトランジスタ２４２１のドレインとソースの間にも電流が流れる。さらにトランジスタ２４２１のゲートの電圧とトランジスタ２４２２のゲートの電圧が等しくなるため、トランジスタ２４２２のドレインとソースの間にも電流が流れる。さらにトランジスタ２４２１とトランジスタ２４２３のゲートの電圧が等しくなるため、トランジスタ２４２３のドレインとソースの間にも電流が流れる。
【００８２】
抵抗素子２４３は、第１端子が増幅回路２０３におけるトランジスタ２３１のソース及びドレインの他方に電気的に接続される。なお、増幅回路２０３を設けない場合には、抵抗素子２４３は、第１端子が光電変換回路１０１のカレントミラー回路１１２におけるトランジスタ１１２２のソース及びドレインの一方に電気的に接続される。
【００８３】
トランジスタ２４４は、ゲートが抵抗素子２４３の第２端子に電気的に接続され、ソース及びドレインの一方がカレントミラー回路２４５に電気的に接続され、ソース及びドレインの他方がカレントミラー回路２４２におけるトランジスタ２４２２のソース及びドレインの一方に電気的に接続される。
【００８４】
カレントミラー回路２４５の構成としては、例えば図２の光電変換回路１０１におけるカレントミラー回路１１２に適用可能な構成のいずれかを適用することができる。具体的な構成について以下に説明する。
【００８５】
図４に示すカレントミラー回路２４５は、トランジスタ２４５１と、トランジスタ２４５２と、を有する。
【００８６】
トランジスタ２４５１はソース及びドレインの一方に高電源電圧が与えられる。また、トランジスタ２４５１は、ゲートがトランジスタ２４５１のソース及びドレインの他方、及びトランジスタ２４４のソース及びドレインの一方に電気的に接続される。なお、図４に示すトランジスタ２４５１はＰ型とする。
【００８７】
トランジスタ２４５２は、ゲートがトランジスタ２４５１のゲートに電気的に接続される。また、トランジスタ２４５２は、ソース及びドレインの一方に高電源電圧が与えられる。なお、図４に示すトランジスタ２４５２はＰ型とする。
【００８８】
次にカレントミラー回路２４５の動作について説明する。
【００８９】
まずトランジスタ２４４がオン状態であるとき、トランジスタ２４５１のドレインとソースの間に電流が流れる。さらにトランジスタ２４５１のゲートの電圧とトランジスタ２４５２のゲートの電圧が等しくなるため、トランジスタ２４５２のドレインとソースの間にも電流が流れる。
【００９０】
トランジスタ２４６は、ゲートが増幅回路２０２におけるトランジスタ２２１のソース及びドレインの他方に電気的に接続され、ソース及びドレインの一方がカレントミラー回路２４５におけるトランジスタ２４５２のソース及びドレインの他方に電気的に接続され、ソース及びドレインの他方がトランジスタ２４４のソース及びドレインの他方に電気的に接続される。
【００９１】
容量素子２４７は、第１端子及び第２端子を有し、第１端子がトランジスタ２４６のソース及びドレインの一方に電気的に接続される。
【００９２】
トランジスタ２４８は、ゲートがトランジスタ２４６のソース及びドレインの一方に電気的に接続され、ソース及びドレインの一方に高電源電圧が与えられ、ソース及びドレインの他方が容量素子２４７の第２端子に電気的に接続される。なお、図４に示す演算回路２０４においてトランジスタ２４８はＰ型とする。
【００９３】
トランジスタ２４９は、ゲートがトランジスタ２４９のソース及びドレインの一方、トランジスタ２４８のソース及びドレインの他方、及び容量素子２４７の第２端子に電気的に接続される。
【００９４】
図４に示す出力回路２０５は、トランジスタ２５１と、トランジスタ２５２と、カレントミラー回路２５３と、カレントミラー回路２５５と、を有する。
【００９５】
トランジスタ２５１は、ゲートが演算回路２０４における容量素子２４７の第２端子に電気的に接続され、ソース及びドレインの一方がカレントミラー回路２５３に電気的に接続され、ソース及びドレインの他方が演算回路２０４における抵抗素子２４３の第２端子に電気的に接続される。
【００９６】
トランジスタ２５２は、ゲートが演算回路２０４におけるトランジスタ２４９のソース及びドレインの他方に電気的に接続され、ソース及びドレインの一方がトランジスタ２５１のソース及びドレインの他方に電気的に接続される。また、トランジスタ２５２は、ソース及びドレインの他方に低電源電圧が与えられる。
【００９７】
カレントミラー回路２５３としては、例えば図２の光電変換回路１０１におけるカレントミラー回路１１２に適用可能な構成のいずれかを適用することができる。具体的な構成について以下に説明する。
【００９８】
図４に示すカレントミラー回路２５３は、トランジスタ２５３１と、トランジスタ２５３２と、を有する。
【００９９】
トランジスタ２５３１は、ゲートがトランジスタ２５１のソース及びドレインの一方に電気的に接続され、ソース及びドレインの一方に高電源電圧が与えられ、ソース及びドレインの他方がトランジスタ２５３１のゲートに電気的に接続される。
【０１００】
トランジスタ２５３２は、ゲートがトランジスタ２５３１のゲートに電気的に接続され、ソース及びドレインの一方に高電源電圧が与えられる。
【０１０１】
次にカレントミラー回路２５３の動作について説明する。
【０１０２】
トランジスタ２５１がオン状態であるとき、トランジスタ２５３１のドレインとソースの間に電流が流れる。さらにトランジスタ２５３１のゲートの電圧とトランジスタ２５３２のゲートの電圧が等しくなるため、トランジスタ２５３２のドレインとソースの間にも電流が流れる。
【０１０３】
カレントミラー回路２５５の構成としては、図２におけるカレントミラー回路１１２に適用可能な構成のいずれかを適用することができる。具体的な構成について以下に説明する。
【０１０４】
図４に示すカレントミラー回路２５５は、トランジスタ２５５１と、トランジスタ２５５２と、を有する。
【０１０５】
トランジスタ２５５１は、ゲートがトランジスタ２５５１のソース及びドレインの一方、及びトランジスタ２５３２のソース及びドレインの他方に電気的に接続される。また、トランジスタ２５５１は、ソース及びドレインの他方に低電源電圧が与えられる。
【０１０６】
トランジスタ２５５２は、ゲートがトランジスタ２５５１のゲートに電気的に接続され、ソース及びドレインの一方が図１に示すデジタル信号生成回路１０３に電気的に接続される。またトランジスタ２５５２は、ソース及びドレインの他方に低電源電圧が与えられる。
【０１０７】
次にカレントミラー回路２５５の動作について説明する。
【０１０８】
カレントミラー回路２５３におけるトランジスタ２５３２のソース及びドレインの他方の電圧に応じてトランジスタ２５５１のドレインとソースの間に電流が流れる。さらにトランジスタ２５５１のゲートの電圧とトランジスタ２５５２のゲートの電圧が等しくなるため、トランジスタ２５５２のドレインとソースの間にも電流が流れる。
【０１０９】
次にデジタル信号生成回路１０３の構成について図５を用いて説明する。図５は図１に示すデジタル信号生成回路の構成例を示すブロック図である。
【０１１０】
図５に示すデジタル信号生成回路１０３は、第１のクロック信号生成回路３０１と、第２のクロック信号生成回路３０２と、第１のカウンタ回路３０３と、第２のカウンタ回路３０４と、ラッチ回路３０５と、を有する。
【０１１１】
第１のクロック信号生成回路３０１は、第２の電流Ｉ１０２に応じた周波数で発振する第１のクロック信号ＣＬＫ１を生成する機能を有する。
【０１１２】
第２のクロック信号生成回路３０２は、一定の値の周波数で発振する第２のクロック信号ＣＬＫ２を生成する機能を有する。
【０１１３】
第１のカウンタ回路３０３は、第１のクロック信号生成回路３０１で生成された第１のクロック信号ＣＬＫ１のパルスの数をカウントする機能を有する。
【０１１４】
第２のカウンタ回路３０４は、第１のカウンタ回路３０３における第１のクロック信号ＣＬＫ１のパルスの数をカウントする期間を設定する機能を有する。具体的には、第２のカウンタ回路３０４は第２のクロック信号生成回路３０２で生成される第２のクロック信号ＣＬＫ２のパルスの数をカウントし、カウントした値（カウント値ＣＮＴ２ともいう）に応じて第１のクロック信号ＣＬＫ１のパルスの数をカウントする期間を設定する機能を有する。
【０１１５】
ラッチ回路３０５は、第１のカウンタ回路３０３のカウント値ＣＮＴ１をデータとして保持する機能を有する。保持されたデータはデジタル信号である。
【０１１６】
第１のクロック信号生成回路３０１及び第２のクロック信号生成回路３０２は、例えば機能回路を用いて構成することができる。第１のクロック信号生成回路３０１及び第２のクロック信号生成回路３０２の構成例として以下に説明する。
【０１１７】
第１のクロック信号生成回路３０１の構成例を図６に示す。図６は図５に示す光検出装置における第１のクロック信号生成回路の構成例を示す回路図である。
【０１１８】
図６に示す第１のクロック信号生成回路３０１は、ランプ波形信号生成回路４０１と、波形整形回路４０２と、バッファ回路４０３と、を有する。
【０１１９】
ランプ波形信号生成回路４０１は、第２の電流Ｉ１０２に応じてランプ波である信号（ランプ波形信号ともいう）を生成する機能を有する。ランプ波とは一定の期間において出力電圧が線形である波形である。具体的な構成について以下に示す。
【０１２０】
図６に示すランプ波形信号生成回路４０１は、トランジスタ４１１と、トランジスタ４１２と、カレントミラー回路４１３と、カレントミラー回路４１４と、カレントミラー回路４１５と、容量素子４１６と、を有する。
【０１２１】
トランジスタ４１１は、ゲートがバッファ回路４０３に電気的に接続され、ソース及びドレインの一方がカレントミラー回路４１３に電気的に接続される。
【０１２２】
トランジスタ４１２は、ゲートがバッファ回路４０３に電気的に接続され、ソース及びドレインの一方がカレントミラー回路４１４に電気的に接続され、ソース及びドレインの他方がトランジスタ４１１のソース及びドレインの他方に電気的に接続される。
【０１２３】
カレントミラー回路４１３の構成としては、図２に示す光電変換回路１０１におけるカレントミラー回路１１２に適用可能な構成のいずれかを適用することができる。具体的な構成について以下に説明する。
【０１２４】
カレントミラー回路４１３は、トランジスタ４１３１と、トランジスタ４１３２と、を有する。なお、図６に示すカレントミラー回路４１３において、トランジスタ４１３１はＰ型とする。
【０１２５】
トランジスタ４１３１は、ゲートがトランジスタ４１１のソース及びドレインの一方に電気的に接続され、ソース及びドレインの一方に高電源電圧が与えられ、ソース及びドレインの他方がトランジスタ４１３１のゲートに電気的に接続される。
【０１２６】
トランジスタ４１３２は、ゲートがトランジスタ４１３１のゲートに電気的に接続され、ソース及びドレインの一方に高電源電圧が与えられ、ソース及びドレインの他方がカレントミラー回路４１５に電気的に接続される。
【０１２７】
カレントミラー回路４１４の構成としては、図２に示す光電変換回路１０１におけるカレントミラー回路１１２に適用可能な構成のいずれかを適用することができる。具体的な構成について以下に説明する。
【０１２８】
図６に示すカレントミラー回路４１４は、トランジスタ４１４１と、トランジスタ４１４２と、を有する。
【０１２９】
トランジスタ４１４１は、ゲートがトランジスタ４１２のソース及びドレインの一方に電気的に接続され、ソース及びドレインの一方に高電源電圧が与えられ、ソース及びドレインの他方がトランジスタ４１４１のゲートに電気的に接続される。
【０１３０】
トランジスタ４１４２は、ゲートがトランジスタ４１４１のゲートに電気的に接続され、ソース及びドレインの一方に高電源電圧が与えられ、ソース及びドレインの他方が波形整形回路４０２に電気的に接続される。
【０１３１】
カレントミラー回路４１５の構成としては、図２に示す光電変換回路１０１におけるカレントミラー回路１１２に適用可能な構成のいずれかを適用することができる。具体的な構成について以下に説明する。
【０１３２】
図６に示すカレントミラー回路４１５は、トランジスタ４１５１と、トランジスタ４１５２と、を有する。
【０１３３】
トランジスタ４１５１は、ゲートがトランジスタ４１５１のソース及びドレインの一方、及びカレントミラー回路４１３におけるトランジスタ４１３１のソース及びドレインの他方に電気的に接続される。また、トランジスタ４１５１は、ソース及びドレインの他方に低電源電圧が与えられる。
【０１３４】
トランジスタ４１５２は、ゲートがトランジスタ４１５１のゲートに電気的に接続され、ソース及びドレイン一方がカレントミラー回路４１４におけるトランジスタ４１４２のソース及びドレインの他方に電気的に接続される。また、トランジスタ４１５２は、ソース及びドレインの他方に低電源電圧が与えられる。
【０１３５】
容量素子４１６は、第１端子及び第２端子を有し、第１端子がカレントミラー回路４１４におけるトランジスタ４１４２のソース及びドレインの他方に電気的に接続される。また、容量素子４１６は、第２端子に低電源電圧が与えられる。
【０１３６】
波形整形回路４０２は、コンパレータ４２１と、コンパレータ４２２と、インバータ４２３と、インバータ４２４と、ＮＯＲ回路４２５、ＮＯＲ回路４２６と、を有する。
【０１３７】
コンパレータ４２１は、反転入力端子がランプ波形信号生成回路４０１における容量素子４１６の第１端子に電気的に接続される。また、コンパレータ４２１は、非反転入力端子に第１の基準電圧ＶｒｅｆＨが与えられる。第１の基準電圧ＶｒｅｆＨは以下の式で表される。
【数１】
2010085396.tif 000003
【０１３８】
コンパレータ４２２は、非反転入力端子がコンパレータ４２１の反転入力端子に電気的に接続される。また、コンパレータ４２２は、反転入力端子に第２の基準電圧ＶｒｅｆＬが与えられる。第２の基準電圧ＶｒｅｆＬは以下の式で表される。
【数２】
2010085396.tif 000004
【０１３９】
インバータ４２３は、入力端子がコンパレータ４２１の出力端子に電気的に接続される。
【０１４０】
インバータ４２４は、入力端子がコンパレータ４２２の出力端子に電気的に接続される。
【０１４１】
ＮＯＲ回路４２５は、第１の入力端子がインバータ４２３の出力端子に電気的に接続される。
【０１４２】
ＮＯＲ回路４２６は、第１の入力端子がＮＯＲ回路４２５の出力端子に電気的に接続され、第２の入力端子がインバータ４２４の出力端子に電気的に接続され、出力端子がＮＯＲ回路４２５の第２の入力端子に電気的に接続される。
【０１４３】
バッファ回路４０３は、インバータ４３１と、インバータ４３２と、インバータ４３３と、インバータ４３４と、インバータ４３５と、を有する。
【０１４４】
インバータ４３１は、入力端子が波形整形回路４０２におけるＮＯＲ回路４２５の出力端子に電気的に接続される。
【０１４５】
インバータ４３２は、入力端子が波形整形回路４０２におけるＮＯＲ回路４２６の出力端子に電気的に接続される。
【０１４６】
インバータ４３３は、入力端子がインバータ４３１の出力端子に電気的に接続され、出力端子がランプ波形信号生成回路４０１におけるトランジスタ４１１のゲートに電気的に接続される。
【０１４７】
インバータ４３４は、入力端子がインバータ４３２の出力端子に電気的に接続され、出力端子がランプ波形信号生成回路４０１におけるトランジスタ４１２のゲートに電気的に接続される。
【０１４８】
インバータ４３５は、入力端子がインバータ４３４の出力端子に電気的に接続される。
【０１４９】
次に図６に示す第１のクロック信号生成回路３０１の動作について図７を用いて説明する。図７は図６に示す第１のクロック信号生成回路の動作例を示すタイミングチャート図である。
【０１５０】
まずランプ波形信号生成回路４０１において、温度補償回路１０２で生成される第２の電流Ｉ１０２に応じて容量素子４１６が充電及び放電を繰り返すことによりランプ波形信号ＲＭＰが生成される。このときランプ波形信号ＲＭＰの周波数ｆＲＭＰは、第２の電流Ｉ１０２、及び容量素子４１６の静電容量Ｃ、第１の基準電圧ＶｒｅｆＨ、第２の基準電圧ＶｒｅｆＬを用いて、下記式（３）で表される。生成されたランプ波形信号ＲＭＰは波形整形回路４０２に出力される。
【０１５１】
【数３】
2010085396.tif 000005
【０１５２】
また、第２の電流Ｉ１０２は光電変換素子１１１で生成された光電流ＩＬに比例するため、ランプ波形信号ＲＭＰの周波数ｆＲＭＰは、光電流ＩＬに比例することになる。よって、周波数ｆＲＭＰと光電流ＩＬの関係は、下記式（４）で表すことができる。式（４）において、Ｚは比例定数であり、増幅回路２０２の増幅率、およびランプ波形信号生成回路４０１を構成するトランジスタの電気的特性などにより決定される定数である。
【０１５３】
【数４】
2010085396.tif 000006
【０１５４】
さらに生成されたランプ波形信号ＲＭＰは、波形整形回路４０２におけるコンパレータ４２１及びコンパレータ４２２に出力される。コンパレータ４２１では、ランプ波形信号ＲＭＰと第１の基準電圧ＶｒｅｆＨとの比較結果に応じて出力信号ＣＭＰ１が生成される。さらに出力信号ＣＭＰ１をＮＯＲ回路４２５及びＮＯＲ回路４２６で一定期間保持することによりランプ波形信号ＲＭＰを四角波信号に整形される。
【０１５５】
さらに四角波信号をもとにバッファ回路４０３においてクロック信号が生成される。このとき生成されたクロック信号は、第１のクロック信号ＣＬＫ１として、第１のカウンタ回路３０３に出力される。第１のクロック信号ＣＬＫ１の周波数とランプ波形信号ＲＭＰの周波数は等しい。つまり、式（４）で示したように、光電変換回路１０１において生成される光電流ＩＬに比例する周波数で発振する第１のクロック信号ＣＬＫ１がバッファ回路４０３から出力される。以上が図７に示す第１のクロック信号生成回路３０１における動作である。
【０１５６】
次に第２のクロック信号生成回路３０２の構成例について説明する。
【０１５７】
第２のクロック信号生成回路３０２の構成例を図８に示す。図８は図５に示す第２のクロック信号生成回路３０２の構成例を示す回路図である。
【０１５８】
図８に示す第２のクロック信号生成回路３０２は、定電流回路５０１と、ランプ波形信号生成回路５０２と、波形整形回路５０３と、バッファ回路５０４と、を有する。
【０１５９】
定電流回路５０１は、一定の値の電流を生成する機能を有する。具体的な構成例について以下に説明する。
【０１６０】
図８に示す定電流回路５０１は、電流源５１１と、カレントミラー回路５１２と、を有する。
【０１６１】
電流源５１１は、第１端子及び第２端子を有し、一定の電流値である定電流を生成する機能を有する。また、電流源５１１は、第１端子に高電源電圧が与えられる。
【０１６２】
カレントミラー回路５１２の構成としては、図２におけるカレントミラー回路１１２に適用可能な構成のいずれかを適用することができる。具体的な構成について以下に説明する。
【０１６３】
カレントミラー回路５１２は、トランジスタ５１２１と、トランジスタ５１２２と、を有する。
【０１６４】
トランジスタ５１２１は、ゲートがトランジスタ５１２１のソース及びドレインの一方及び電流源５１１の第２端子に電気的に接続される。また、トランジスタ５１２１は、ソース及びドレインの他方に低電源電圧が与えられる。
【０１６５】
トランジスタ５１２２は、ゲートがトランジスタ５１２１のゲートに電気的に接続され、ソース及びドレインの一方がランプ波形信号生成回路５０２に電気的に接続される。また、トランジスタ５１２２は、ソース及びドレインの他方に低電源電圧が与えられる。
【０１６６】
なお、カレントミラー回路５１２は必ずしも設ける必要はないが、カレントミラー回路５１２を設けることにより、もととなる電流（例えば電流源５１１に流れる電流）と同じ電流、若しくは増幅または減衰させた電流を複数生成することができる。
【０１６７】
ランプ波形信号生成回路５０２は、図６におけるランプ波形信号生成回路４０１と同様の機能を有する。具体的な構成について以下に示す。
【０１６８】
図８に示すランプ波形信号生成回路５０２は、トランジスタ５２１と、トランジスタ５２２と、カレントミラー回路５２３と、カレントミラー回路５２４と、カレントミラー回路５２５と、容量素子５２６と、を有する。
【０１６９】
トランジスタ５２１は、ゲートがバッファ回路５０４に電気的に接続され、ソース及びドレインの一方がカレントミラー回路５２３に電気的に接続され、ソース及びドレインの他方が定電流回路５０１のカレントミラー回路５１２におけるトランジスタ５１２２のソース及びドレインの一方に電気的に接続される。
【０１７０】
トランジスタ５２２は、ゲートがバッファ回路５０４に電気的に接続され、ソース及びドレインの一方がカレントミラー回路５２４に電気的に接続され、ソース及びドレインの他方がトランジスタ５２１のソース及びドレインの他方に電気的に接続される。
【０１７１】
カレントミラー回路５２３の構成としては、図２に示す光電変換回路１０１におけるカレントミラー回路１１２に適用可能な構成のいずれかを適用することができる。具体的な構成について以下に説明する。
【０１７２】
カレントミラー回路５２３は、トランジスタ５２３１と、トランジスタ５２３２と、を有する。トランジスタ５２３１は図６に示すカレントミラー回路４１３におけるトランジスタ４１３１に相当し、トランジスタ５２３２は図６に示すカレントミラー回路４１３におけるトランジスタ４１３２に相当するため、具体的な構成については、トランジスタ４１３１及びトランジスタ４１３２の説明を適宜援用する。
【０１７３】
カレントミラー回路５２４の構成としては、図２に示す光電変換回路１０１におけるカレントミラー回路１１２に適用可能な構成のいずれかを適用することができる。具体的な構成について以下に説明する。
【０１７４】
図８に示すカレントミラー回路５２４は、トランジスタ５２４１と、トランジスタ５２４２と、を有する。
【０１７５】
トランジスタ５２４１は、図６に示すカレントミラー回路４１４におけるトランジスタ４１４１に相当し、トランジスタ５２４２は、図６に示すカレントミラー回路４１４におけるトランジスタ４１４２に相当するため、具体的な構成については、トランジスタ４１４１及びトランジスタ４１４２の説明を適宜援用する。
【０１７６】
カレントミラー回路５２５の構成としては、図２に示す光電変換回路１０１におけるカレントミラー回路１１２に適用可能な構成のいずれかを適用することができる。具体的な構成について以下に説明する。
【０１７７】
図８に示すカレントミラー回路５２５は、トランジスタ５２５１と、トランジスタ５２５２と、を有する。
【０１７８】
トランジスタ５２５１は、図６に示すカレントミラー回路４１５におけるトランジスタ４１５１に相当し、トランジスタ５２５２は、図６に示すカレントミラー回路４１５におけるトランジスタ４１５２に相当するため、具体的な構成については、トランジスタ４１５１及びトランジスタ４１５２の説明を適宜援用する。
【０１７９】
容量素子５２６は図６における容量素子４１６に相当するため、具体的な構成については容量素子４１６の説明を適宜援用する。
【０１８０】
波形整形回路５０３は、コンパレータ５３１と、コンパレータ５３２と、インバータ５３３と、インバータ５３４と、ＮＯＲ回路５３５と、ＮＯＲ回路５３６と、を有する。
【０１８１】
波形整形回路５０３は、図６に示す波形整形回路４０２に相当し、さらにコンパレータ５３１はコンパレータ４２１に相当し、コンパレータ５３２はコンパレータ４２２に相当し、インバータ５３３はインバータ４２３に相当し、インバータ５３４はインバータ４２４に相当し、ＮＯＲ回路５３５はＮＯＲ回路４２５に相当し、ＮＯＲ回路５３６はＮＯＲ回路４２６に相当するため、具体的な構成については、波形整形回路４０２の説明を適宜援用する。
【０１８２】
バッファ回路５０４は、インバータ５４１と、インバータ５４２と、インバータ５４３と、インバータ５４４と、インバータ５４５と、を有する。またバッファ回路５０４は、図６に示すバッファ回路４０３に相当し、さらにインバータ５４１はインバータ４３１に相当し、インバータ５４２はインバータ４３２に相当し、インバータ５４３はインバータ４３３に相当し、インバータ５４４はインバータ４３４に相当し、インバータ５４５はインバータ４３５に相当するため、具体的な構成については、バッファ回路４０３の説明を適宜援用する。
【０１８３】
次に図８に示す第２のクロック信号生成回路３０２の動作について説明する。
【０１８４】
まず定電流回路５０１において、電流源５１１により生成される電流をもとにカレントミラー回路５１２において増幅または減衰された電流が生成され、増幅または減衰された電流がランプ波形信号生成回路５０２に流れる。
【０１８５】
ランプ波形信号生成回路５０２では、定電流回路５０１により生成された電流に応じて容量素子５２６が充電及び放電を繰り返すことによりランプ波形信号ＲＭＰが生成される。具体的な動作については、図６に示すランプ波形信号生成回路４０１と同様であるため、図６に示すランプ波形信号生成回路４０１の説明を適宜援用する。
【０１８６】
さらにランプ波形信号ＲＭＰが波形整形回路５０３において整形されることにより四角波信号が生成される。波形整形回路５０３の具体的な動作については図６に示す波形整形回路４０２と同じであるため、波形整形回路４０２の説明を適宜援用する。
【０１８７】
さらに四角波信号はバッファ回路５０４に出力され、バッファ回路５０４においてクロック信号が生成される。このとき生成されたクロック信号は、第２のクロック信号ＣＬＫ２として図５における第２のカウンタ回路３０４に出力される。なお、バッファ回路５０４の具体的な動作についてはバッファ回路４０３と同じであるため、バッファ回路４０３の説明を適宜援用する。
【０１８８】
以上のように第２のクロック信号ＣＬＫ２を生成することができる。
【０１８９】
次に本実施の形態における光検出装置の動作例について説明する。
【０１９０】
まず図２に示す光電変換回路１０１における動作について説明する。
【０１９１】
図２に示す光電変換回路１０１では、光電変換素子１１１に光が入射すると、光電変換素子１１１において、入射した光の照度に応じて光電流ＩＬが生成され、光電流ＩＬに応じてカレントミラー回路１１２におけるトランジスタ１１２２のドレインとソースの間に電流が流れる。さらにトランジスタ１１２２のドレインとソースの間に流れる電流は、ダイオード１１３により対数圧縮した電圧に変換される。対数圧縮された電圧を第１の電圧Ｖ１０１とする。第１の電圧Ｖ１０１の値は以下のように求めることができる。
【０１９２】
まずダイオード１１３の電圧−電流特性は式（５）で表される。
【０１９３】
【数５】
2010085396.tif 000007
【０１９４】
Ｉ１１３は、ダイオード１１３に流れる電流であり、ダイオード１１３の両端の電圧Ｖ１１３は、ダイオード１１３に電流が流れることにより誘起される電圧である。
【０１９５】
なおここでは、便宜のためトランジスタ１１２１のドレインとソースの間に流れる電流と、トランジスタ１１２２のドレインとソースの間に流れる電流とが同じ値であるとして説明する。
【０１９６】
式（５）において、Ｉｓは逆方向飽和電流、ｑは電荷素量［Ｃ］、ｋはボルツマン定数［Ｊ・Ｋ−１］、Ｔは温度［Ｋ］である。なお、逆方向飽和電流Ｉｓは温度の項を含む関数であり、式（６）で表される。
【０１９７】
【数６】
2010085396.tif 000008
【０１９８】
式（６）において、Ａは定数、Ｅｇはバンドギャップエネルギー［Ｊ］である。
【０１９９】
式（５）において、ｑＶ１１３／ｋＴが１より十分大きいとし、式（５）をＶ１１３について解くと、式（７）が得られる。
【０２００】
【数７】
2010085396.tif 000009
【０２０１】
また、第１の電圧Ｖ１０１は、式（８）で表される。
【０２０２】
Ｖ１０１＝Ｖｄｄ−Ｖ１１３    式（８）
【０２０３】
また、カレントミラー回路１１２を有する場合Ｉ１１３は、式（９）で表すことができる。
【０２０４】
Ｉ１１３＝ＩＬ×ｎ    式（９）
【０２０５】
式（９）において、ＩＬは光電変換素子１１１の光電流、ｎはカレントミラー回路１１２の倍率を表している。
【０２０６】
以上のように、光電変換回路１０１で生成された第１の電圧Ｖ１０１は光電流ＩＬを対数圧縮した値に比例した値になる。以上が光電変換回路１０１における動作である。
【０２０７】
次に温度補償回路１０２における動作について説明する。
【０２０８】
基準電圧生成回路２０１では基準電圧Ｖｒｅｆ２０１が生成される。具体的には、抵抗素子２１１に流れる電流に応じてカレントミラー回路２１２におけるトランジスタ２１２２のドレインとソースの間に電流が流れる。さらにトランジスタ２１２２のドレインとソースの間に流れる電流はダイオード２１３によって対数圧縮した電圧に変換される。このとき対数圧縮された電圧が基準電圧Ｖｒｅｆ２０１となる。基準電圧Ｖｒｅｆ２０１は以下のように求めることができる。
【０２０９】
まずダイオード２１３の電圧−電流特性は式（１０）で表される。
【０２１０】
【数８】
2010085396.tif 000010
【０２１１】
なおここでは、便宜のためトランジスタ２１２１のドレインとソースの間に流れる電流と、トランジスタ２１２２のドレインとソースの間に流れる電流とが同じ値であるとして説明する。
【０２１２】
式（１０）において、Ｉｓは逆方向飽和電流、ｑは電荷素量［Ｃ］、ｋはボルツマン定数［Ｊ・Ｋ−１］、Ｔは温度［Ｋ］である。なお、逆方向飽和電流Ｉｓは温度の項を含む関数であり、式（６）で表される。
【０２１３】
式（１０）において、ｑＶ２１３／ｋＴが１より十分大きいとし、式（１０）をＶ２１３について解くと、式（１１）が得られる。
【０２１４】
【数９】
2010085396.tif 000011
【０２１５】
また、基準電圧Ｖｒｅｆ２０１は、式（１２）で表される。
【０２１６】
Ｖｒｅｆ２０１＝Ｖｄｄ−Ｖ２１３    式（１２）
【０２１７】
また、カレントミラー回路１１２を有する場合Ｉ１１３は、式（１３）で表すことができる。
【０２１８】
Ｉ２１３＝Ｉ２１１×ｍ    式（１３）
【０２１９】
式（１３）において、Ｉ２１１は抵抗素子２１１に流れる電流、ｍはカレントミラー回路２１２の倍率を表している。
【０２２０】
以上のように、基準電圧Ｖｒｅｆ２０１は抵抗素子２１１に流れる電流を対数圧縮した値に比例した値になる。
【０２２１】
基準電圧生成回路２０１で生成された基準電圧Ｖｒｅｆ２０１は増幅回路２０２において増幅される。具体的には、トランジスタ２２１のゲートの電圧が基準電圧Ｖｒｅｆ２０１と同等の値になり、トランジスタ２２１のゲートの電圧に応じてトランジスタ２２１のソース及びドレインの他方の電圧は、基準電圧Ｖｒｅｆ２０１からトランジスタ２２１のゲートとソースの間に印加される電圧を引いた値、すなわちＶｒｅｆ２０１−Ｖｇｓ２２１になる。このときトランジスタ２２１のソース及びドレインの他方の電圧を、増幅された基準電圧Ｖｒｅｆ２０１とする。
【０２２２】
また、光電変換回路１０１で生成された第１の電圧Ｖ１０１は増幅回路２０３において増幅される。具体的には、トランジスタ２３１のゲートの電圧が第１の電圧Ｖ１０１と同等の値になり、トランジスタ２３１のゲートの電圧に応じてトランジスタ２３１のソース及びドレインの他方の電圧は、第１の電圧Ｖ１０１からトランジスタ２３１のゲートとソースの間に印加される電圧を引いた値、すなわちＶ１０１−Ｖｇｓ２３１になる。このときトランジスタ２３１のソース及びドレインの他方の電圧を増幅された第１の電圧Ｖ１０１とする。
【０２２３】
さらに演算回路２０４において、第１の電圧Ｖ１０１と基準電圧Ｖｒｅｆ２０１の差分に応じて第２の電圧Ｖ１０２が生成される。具体的には、演算回路２０４において、トランジスタ２４６のゲートの電圧が増幅回路２０２で増幅された基準電圧Ｖｒｅｆ２０１と同等の値になる。一方、演算回路２０４により、トランジスタ２４４のゲートの電圧が、トランジスタ２４６のゲートの電圧と同等になる。ただし、演算回路２０４の性質上、トランジスタ２４４のゲートの電圧と、トランジスタ２４６のゲートの電圧が、厳密には同等とならないこともある。なお、以下では、理解を容易にするため、トランジスタ２４４のゲート電圧が、トランジスタ２４６のゲート電圧と同等となることを前提として説明する。
【０２２４】
上記により、抵抗素子２４３には、トランジスタ２４４のゲートの電圧と、増幅回路２０３で増幅された基準電圧Ｖｒｅｆ２０１の差分の電圧が印加されることとなる。従って、抵抗素子２４３に印加された電圧を、抵抗素子２４３の抵抗値で割った値が、抵抗素子２４３に流れる電流となる。
【０２２５】
ここで、トランジスタ２５１がオン状態になり、且つトランジスタ２５２がオフ状態の場合、抵抗素子２４３に流れる電流は、トランジスタ２５３１とトランジスタ２５１のドレインとソースの間に流れる電流と同等である。厳密には、抵抗素子２４３に流れる電流は、トランジスタ２５３１のドレインとソースの間に流れる電流に、トランジスタ２５２のドレインとソースの間のオフ電流を引いた電流になる。
【０２２６】
一方、トランジスタ２５１がオフ状態になり、且つトランジスタ２５２がオン状態の場合、抵抗素子２４３に流れる電流は、トランジスタ２５２のドレインとソースの間に流れる電流と同等である。厳密には、抵抗素子２４３に流れる電流は、トランジスタ２５２のドレインとソースの間に流れる電流に、トランジスタ２５１のドレインとソースの間のオフ電流を引いた電流になる。
【０２２７】
トランジスタ２５１がオン状態になり、且つトランジスタ２５２がオフ状態の場合、トランジスタ２５３１に流れる電流が、カレントミラー回路２５３により増幅され、トランジスタ２５３２のドレインとソースの間に電流が生成される。
【０２２８】
トランジスタ２５３２のドレインとソースの間に流れる電流が、トランジスタ２５５１のドレインとソースの間に流入し、その電流がカレントミラー回路２５５により増幅されることにより、トランジスタ２５５２のドレインとソースの間に電流が生成される。以下、この電流を、第２の電流Ｉ１０２と呼称する。
【０２２９】
トランジスタ２５１がオフ状態になり、且つトランジスタ２５２がオン状態の場合、トランジスタ２５３１に電流は流れず、トランジスタ２５３２のドレインとソースの間にも電流は生成されない。
【０２３０】
トランジスタ２４４は、ゲートの電圧に応じてオン状態になり、トランジスタ２４４がオン状態であるとき、トランジスタ２４４のドレインとソースの間に電流が流れ、カレントミラー回路２４５におけるトランジスタ２４５１のドレインとソースの間にも電流が流れる。さらにトランジスタ２４５１のゲートの電圧とトランジスタ２４５２のゲートの電圧が等しくなるため、トランジスタ２４５２のドレインとソースの間にも電流が流れる。
【０２３１】
また、トランジスタ２４６は、ゲートの電圧に応じてオン状態になり、トランジスタ２４６がオン状態であるとき、トランジスタ２４６のドレインとソースの間に電流が流れる。このときトランジスタ２４６のソース及びドレインの一方の電圧は、トランジスタ２４６のドレインとソースの間に流れる電流に応じた値となる。さらにトランジスタ２４６のソース及びドレインの一方の電圧に応じた値の電荷が容量素子２４７に蓄積される。
【０２３２】
さらにトランジスタ２４８は、ゲートの電圧がトランジスタ２４６のソース及びドレインの一方の電圧と同等の値になる。トランジスタ２４８は、ゲートの電圧に応じてオン状態になり、トランジスタ２４８がオン状態であるときトランジスタ２４８のソース及びドレインの他方の電圧を第２の電圧Ｖ１０２とする。また、トランジスタ２４９のソース及びドレインの他方の電圧は、トランジスタ２４８のソース及びドレインの他方の電圧からトランジスタ２４９のゲートとソースの間の電圧Ｖｇｓ２４９を引いた値、すなわちＶ１０２−Ｖｇｓ２４９となる。
【０２３３】
さらに温度補償回路１０２では、出力回路２０５において第２の電圧Ｖ１０２が電流に変換され、第２の電流Ｉ１０２が生成される。具体的な動作について以下に説明する。
【０２３４】
トランジスタ２５１においてゲートの電圧が第２の電圧Ｖ１０２と同等の値になり、トランジスタ２５２のゲートの電圧がＶ１０２−Ｖｇｓ２４９と同等の値になる。このときトランジスタ２５１及びトランジスタ２５２は、ゲートの電圧に応じて一方がオン状態になり、他方がオフ状態になる。それぞれの場合について以下に説明する。
【０２３５】
トランジスタ２５１がオン状態であり、トランジスタ２５２がオフ状態であるとき、トランジスタ２５１のゲートの電圧に応じてトランジスタ２５１のドレインとソースの間に電流が流れ、さらにトランジスタ２５１のドレインとソースの間に流れる電流に応じてカレントミラー回路２５３におけるトランジスタ２５３２のドレインとソースの間にも電流が流れる。このときトランジスタ２５３２のドレインとソースの間に流れる電流は第１の電流Ｉ１０１に応じた値、すなわち光電変換回路１０１に入射した光の照度に応じた値となる。
【０２３６】
さらにトランジスタ２５３２のソース及びドレインの他方の電圧に応じてトランジスタ２５５２のドレインとソースの間に電流が流れる。このときトランジスタ２５５２に流れる電流を第２の電流Ｉ１０２とする。
【０２３７】
さらにトランジスタ２５１のドレインとソースの間に電流が流れることにより、演算回路２０４において、抵抗素子２４３に応じた電流が流れ、トランジスタ２４４のゲートの電圧が変化する。これによりトランジスタ２４４のゲートの電圧を演算回路２０４のオフセット分だけ補正することができる。
【０２３８】
また、トランジスタ２５１がオフ状態であり、トランジスタ２５２がオン状態であるとき、トランジスタ２５２のゲートの電圧に応じてトランジスタ２５２のドレインとソースの間に電流が流れる。しかしカレントミラー回路２５３に電流が流れないため、カレントミラー回路２５５にも電流が流れない。
【０２３９】
次に図１に示すデジタル信号生成回路１０３における動作について図９を用いて説明する。図９は図１に示すデジタル信号生成回路の動作を示すタイミングチャート図である。
【０２４０】
第１のクロック信号生成回路３０１で生成される第１のクロック信号ＣＬＫ１は、温度補償回路１０２で生成された第２の電流Ｉ１０２に応じた周波数であり、第１のクロック信号ＣＬＫ１の周波数をｆ３０１とすると、ｆ３０１＝Ｚ１×Ｉ１０２（Ｚ１は比例定数）が成り立つ。
【０２４１】
また、第２のクロック信号生成回路３０２で生成される第２のクロック信号ＣＬＫ２は、基準クロック信号として機能し、定電流をＩｃとし、第２のクロック信号ＣＬＫ２の周波数をｆ３０２とすると、ｆ３０２＝Ｚ２×Ｉｃ（Ｚ２は比例定数）が成り立つ。
【０２４２】
期間ｔ０において、リセット信号ＲＳＴがハイ状態になり、第１のカウンタ回路３０３の第１のカウント値ＣＮＴ１及び第２のカウンタ回路３０４の第２のカウント値ＣＮＴ２がリセットされ、０になる。
【０２４３】
次に期間ｔ１になると、リセット信号ＲＳＴはロウ状態になり、第１のカウンタ回路３０３では第１のクロック信号ＣＬＫ１のパルスの数のカウントアップが開始され、また第２のカウンタ回路３０４では第２のクロック信号ＣＬＫ２のパルスの数のカウントアップが開始される。
【０２４４】
次に第２のカウント値ＣＮＴ２が所定の値になる期間ｔ２において、期間ｔ１から期間ｔ２までの第１のカウント値ＣＮＴ１のデータがデジタル信号ＤＴＬとしてラッチ回路３０５に保持される。図９に示すタイミングチャートでは一例として第２のカウント値ＣＮＴ２が８になったときの第１のカウント値ＣＮＴ１、すなわち１５のデータがデジタル信号ＤＴＬとしてラッチ回路３０５に保持されるように設定されているが、これに限定されず他のカウント値に設定することもできる。
【０２４５】
さらに期間ｔ３になると、リセット信号ＲＳＴがハイ状態になり、第１のカウント値ＣＮＴ１及び第２のカウント値ＣＮＴ２が再びリセットされ、０になる。以上がデジタル信号生成回路１０３における動作である。
【０２４６】
ここで照度と第１のカウンタ回路３０３のカウント値の関係について図１０を用いて説明する。図１０は、図３に示す第１のカウンタ回路における照度とカウント値との関係を示す図である。図１０に示すように、図３に示す第１のカウンタ回路３０３は、照度が高くなるにつれてカウント値も大きくなる、いわゆる右上がり型の照度−カウント値の関係であることがわかる。
【０２４７】
以上のように、本実施の形態の光検出装置は、入射した照度に応じて生成された電流から対数圧縮した電圧を生成することができ、また、対数圧縮した電圧に応じた値のデジタル信号を生成することができる。よって、照度に対するダイナミックレンジを拡大させることができる。
【０２４８】
（実施の形態２）
本実施の形態では、上記実施の形態１に示した光検出装置の構成及び作製方法について説明する。
【０２４９】
まず、本実施の形態における光検出装置の構成について図１１を用いて説明する。図１１は、本実施の形態における光検出装置の構成を示す断面模式図である。なお、図１１に示す光検出装置は、便宜のため、一部または全部において実際とは異なる寸法を用いて図示している。
【０２５０】
図１１に示す光検出装置は、基板９０１と、下地膜９０２と、半導体層９０３１、ゲート絶縁膜９０３２、及びゲート電極９０３３を有するトランジスタと、層間膜９０４と、電極９０５１と、電極９０５２と、電極９０５３と、樹脂層９０６と、層間膜９０７と、電極９０８と、Ｐ型半導体層９９１、高抵抗半導体層９９２、及びＮ型半導体層９９３を有する光電変換層と、層間膜９１０と、電極９１１１と、電極９１１２と、パッシベーション膜９１２と、樹脂層９１３と、電極９１４１と、電極９１４２と、を有する。
【０２５１】
基板９０１としては、例えばガラス基板、石英基板、または可撓性基板などを用いることもできる。可撓性基板とは、折り曲げることができる（フレキシブルであるともいう）基板のことであり、可撓性基板としては、例えばポリカーボネート、ポリアリレート、またポリエーテルスルフォンなどからなるプラスチック基板などが挙げられる。また、基板９０１としては、貼り合わせフィルム（ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなる）、繊維状な材料からなる紙、基材フィルム（ポリエステル、ポリアミド、無機蒸着フィルム、紙類等）などを用いることもできる。
【０２５２】
下地膜９０２は、基板９０１上に設けられる。例えば酸化シリコン膜、窒化シリコン膜、または窒素を含む酸化シリコン膜などを用いることができる。また下地膜９０２は、上記に挙げたシリコン膜を積層して設けることもできる。なお下地膜９０２は必ずしも設ける必要はないが、下地膜９０２を設けることにより、例えば基板９０１からアルカリ金属などの不純物が拡散するのを抑制することができる。また下地膜９０２を設ける場合には、基板９０１としてシリコン基板、金属基板、またはステンレス基板などを用いることもできる。
【０２５３】
半導体層９０３１は、下地膜９０２上に選択的に設けられる。なお下地膜９０２を設けない場合には、基板９０１上に選択的に設けられる。また、半導体層９０３１には一対の不純物領域９３１が設けられる。一対の不純物領域９３１は、ソースまたはドレインの一部として機能し、Ｎ型の導電型を有する不純物元素（Ｎ型不純物元素ともいう）、またはＰ型の導電型を有する不純物元素（Ｐ型不純物元素ともいう）を半導体層９０３１に添加することにより設けられる。また、不純物濃度の異なる複数の領域を設けて不純物領域とすることもできる。このとき相対的に不純物濃度の低い領域を低濃度不純物領域（ＬＤＤ：Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ領域ともいう）という。ＬＤＤ領域を設けることにより局所的な電界の集中を抑制することができる。半導体層９０３１としては、例えば非晶質シリコン、微結晶（マイクロクリスタルともいう）シリコン、単結晶シリコン、または多結晶シリコンなどの半導体層を用いることができる。
【０２５４】
ゲート絶縁膜９０３２は、半導体層９０３１上に設けられる。ゲート絶縁膜９０３２としては、例えば窒化シリコン膜、酸化シリコン膜、窒素を含む酸化シリコン膜などを用いることができる。
【０２５５】
ゲート電極９０３３は、半導体層９０３１上の部分のゲート絶縁膜９０３２上に設けられる。ゲート電極９０３３としては、例えばチタン、タングステン、タンタル、モリブデン、ネオジム、コバルト、ジルコニウム、亜鉛、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、白金、アルミニウム、金、銀、及び銅のいずれかから選ばれた元素、若しくは上記に挙げた元素を主成分とする合金材料若しくは化合物材料、または上記に挙げた元素の窒化物などを用いることができる。また、ゲート電極９０３３は、上記に挙げた材料を積層して設けることもでき、例えば１層目の電極の一部の上に２層目の電極を積層してゲート電極９０３３とすることもできる。この構成によりホットキャリアによる劣化を抑制することができる。また、ゲート電極９０３３は、不純物領域９３１上、例えばＬＤＤ領域を設けた場合にはＬＤＤ領域上の部分のゲート絶縁膜９０３２上まで延伸させて設けることができる。
【０２５６】
層間膜９０４は、ゲート電極９０３３及びゲート絶縁膜９０３２上に設けられる。層間膜９０４としては、例えば酸化シリコン膜、窒化シリコン膜、または窒素を含む酸化シリコン膜などを用いることができる。また上記に挙げたシリコン膜を積層して層間膜９０４とすることもできる。
【０２５７】
電極９０５１は、層間膜９０４に設けられた開口部を介してゲート電極９０３３に接する。電極９０５２は、ゲート絶縁膜９０３２及び層間膜９０４に設けられた開口部を介して半導体層９０３１における一対の不純物領域９３１のいずれか一方に接するように設けられ、電極９０５３は、ゲート絶縁膜９０３２及び層間膜９０４に設けられた開口部を介して半導体層９０３１における一対の不純物領域９３１のいずれか他方に接するように設けられる。電極９０５１乃至電極９０５３としては、例えばチタン、タングステン、タンタル、モリブデン、ネオジム、コバルト、ジルコニウム、亜鉛、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、白金、アルミニウム、金、銀、及び銅のいずれかから選ばれた元素、若しくは上記に挙げた元素を主成分とする合金材料若しくは化合物材料、または上記に挙げた元素の窒化物などを用いることができる。また、電極９０５１乃至電極９０５３は、上記に挙げた材料を積層して設けることもできる。
【０２５８】
樹脂層９０６は、平坦化膜として機能し、層間膜９０４、電極９０５１、電極９０５２、及び電極９０５３の上に選択的に設けられる。図１１に示す光検出装置では、トランジスタ上及び上部に電極９１４１及び電極９１４２が設けられる部分に設けられる。このとき樹脂層９０６は、断面において端部が曲線状であることが好ましい。曲線状にすることにより、樹脂層９０６上に設けられる膜のカバレッジを向上させることができる。樹脂層９０６としては、ポリイミド（ｐｏｌｙｉｍｉｄｅ）、芳香族ポリアミド、ポリベンゾイミダゾール（ｐｏｌｙｂｅｎｚｉｍｉｄａｚｏｌｅ）などの耐熱性高分子、又はシロキサン樹脂を用いることができる。また、樹脂層９０６としては、例えばポリビニルアルコール、ポリビニルブチラールなどのビニル樹脂、エポキシ樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、またはウレタン樹脂などの樹脂材料を用いることができる。
【０２５９】
層間膜９０７は、樹脂層９０６上、並びに層間膜９０４、電極９０５１、電極９０５２、または電極９０５３の樹脂層９０６が設けられていない部分の上に設けられる。層間膜９０７としては、例えば酸化シリコン膜、窒化シリコン膜、または窒素を含む酸化シリコン膜などを用いることができる。また上記に挙げたシリコン膜を積層して層間膜９０７とすることもできる。また上記に挙げたシリコン膜を設け、シリコン膜上にＴＥＯＳ（テトラエチルオルトシリケート）を用いて形成した酸化シリコン膜を積層して層間膜９０７とすることもできる。
【０２６０】
電極９０８は、層間膜９０７に設けられた開口部を介して電極９０５２に接する。電極９０８としては、例えばチタン、タングステン、タンタル、モリブデン、ネオジム、コバルト、ジルコニウム、亜鉛、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、白金、アルミニウム、金、銀、及び銅のいずれかから選ばれた元素、若しくは上記に挙げた元素を主成分とする合金材料若しくは化合物材料、または上記に挙げた元素の窒化物などを用いることができる。また、電極９０８は、上記に挙げた材料を積層して設けることもできる。
【０２６１】
Ｐ型半導体層９９１は、電極９０８の端部に接するように設けられ、高抵抗半導体層９９２は、Ｐ型半導体層９９１上に設けられ、Ｎ型半導体層９９３は、高抵抗半導体層９９２上に設けられる。高抵抗半導体層９９２は、Ｐ型半導体層９９１及びＮ型半導体層９９３より抵抗の高い半導体層である。このときＰ型半導体層９９１に接する電極９０８の端部は、テーパ状であることが好ましい。テーパ状にすることにより、Ｐ型半導体層９９１のカバレッジを向上させることができる。
【０２６２】
層間膜９１０は、層間膜９０７、電極９０８、及び光電変換層上に設けられる。層間膜９１０としては、例えば酸化シリコン膜、窒化シリコン膜、または窒素を含む酸化シリコン膜などを用いることができる。また上記に挙げたシリコン膜を積層して層間膜９１０とすることもできる。また上記に挙げたシリコン膜を設け、シリコン膜上にＴＥＯＳ（テトラエチルオルトシリケート）を用いて形成した酸化シリコン膜を積層して層間膜９１０とすることもできる。
【０２６３】
電極９１１１は、層間膜９１０に設けられた開口部を介して電極９０８に接し、電極９１１２は、層間膜９１０に設けられた開口部を介して光電変換層に接する。電極９１１１及び電極９１１２としては、例えばチタン、タングステン、タンタル、モリブデン、ネオジム、コバルト、ジルコニウム、亜鉛、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、白金、アルミニウム、金、銀、及び銅のいずれかから選ばれた元素、若しくは上記に挙げた元素を主成分とする合金材料若しくは化合物材料、または上記に挙げた元素の窒化物などを用いることができる。また、電極９１１１及び電極９１１２は、上記に挙げた材料を積層して設けることもできる。
【０２６４】
パッシベーション膜９１２は、層間膜９１０並びに電極９１１１及び電極９１１２上に設けられ、且つ下地膜９０２、ゲート絶縁膜９０３２、層間膜９０４、層間膜９０７、及び層間膜９１０の端部の一方または両方に接する。パッシベーション膜９１２としては、例えば酸化シリコン膜、窒化シリコン膜、または窒素を含む酸化シリコン膜などを用いることができる。
【０２６５】
樹脂層９１３は、パッシベーション膜９１２上に設けられる。
【０２６６】
電極９１４１は、パッシベーション膜９１２及び樹脂層９１３に設けられた開口部を介して電極９１１１に接するように設けられ、電極９１４２は、パッシベーション膜９１２及び樹脂層９１３に設けられた開口部を介して電極９１１２に接する。電極９１４１及び電極９１４１としては、例えばチタン、タングステン、タンタル、モリブデン、ネオジム、コバルト、ジルコニウム、亜鉛、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、白金、アルミニウム、金、銀、及び銅のいずれかから選ばれた元素、若しくは上記に挙げた元素を主成分とする合金材料若しくは化合物材料、または上記に挙げた元素の窒化物などを用いることができる。また、電極９１４１及び電極９１４２は、上記に挙げた材料を積層して設けることもできる。また電極９１１１または電極９１１２に接するように導電性樹脂膜を設け、導電性樹脂膜上に上記に挙げた材料を積層して電極９１４１または電極９１４２とすることもできる。
【０２６７】
以上の構成とすることにより、実施の形態１における光検出装置とすることができる。また、本実施の形態における光検出装置は、トランジスタと光電変換層を同一基板上に形成することができるため、作製が容易となり、量産しやすくなる。
【０２６８】
次に本実施の形態における光検出装置の作製方法について図１２乃至図１６を用いて説明する。図１２乃至図１６は、本実施の形態における光検出装置の作製方法を示す断面模式図である。
【０２６９】
まず図１２（Ａ）に示すように基板９０１上に下地膜９０２を形成する。下地膜９０２は、例えばプラズマＣＶＤ法などにより形成することができる。ここでは、一例として基板９０１として厚さが０．７ｍｍであるガラス基板（ＡＮ１００）を用い、さらに窒化酸化シリコン膜を１４０ｎｍの膜厚で形成し、窒化酸化シリコン膜上に酸化窒化シリコン膜を１００ｎｍの膜厚で形成することにより下地膜９０２を形成する。
【０２７０】
次に図１２（Ｂ）に示すように下地膜９０２上にトランジスタ９０３を形成する。トランジスタ９０３の具体的な作製方法については、以下に説明する。
【０２７１】
トランジスタ９０３は、下地膜９０２上に半導体層９０３１を選択的に形成し、半導体層９０３１上にゲート絶縁膜９０３２を形成し、半導体層９０３１上の部分のゲート絶縁膜９０３２上にゲート電極９０３３を形成することにより作製する。半導体層９０３１に多結晶半導体膜を用いる場合、例えば非晶質半導体膜を公知の技術（固相成長法、レーザ結晶化方法、触媒金属を用いた結晶化方法など）を用いて結晶化することにより形成することができる。
【０２７２】
また、半導体層９０３１に単結晶半導体層を用いる場合には、例えばＳＯＩ（シリコン・オン・インシュレータ）基板を用いることもできる。ＳＯＩ基板としては、公知のＳＯＩ基板を用いればよく、その作製方法や構造は特に限定されない。ＳＯＩ基板としては、代表的にはＳＩＭＯＸ基板や貼り合わせ基板が挙げられる。また、貼り合わせ基板の例として、ＥＬＴＲＡＮ（登録商標）、ＵＮＩＢＯＮＤ（登録商標）、スマートカット（登録商標）等が挙げられる。
【０２７３】
ＳＩＭＯＸ基板は、単結晶シリコン基板に酸素イオンを注入し、１３００℃以上で熱処理して埋め込み酸化膜層（ＢＯＸ；Ｂｕｒｉｅｄ  Ｏｘｉｄｅ）を形成することにより、表面に薄膜シリコン層を形成し、ＳＯＩ構造を得ることができる。薄膜シリコン層は、埋め込み酸化膜層により、単結晶シリコン基板と絶縁分離されている。また、埋め込み酸化膜層形成後に、さらに熱酸化するＩＴＯＸ（Ｉｎｔｅｒｎａｌ  Ｔｈｅｒｍａｌ  Ｏｘｉｄａｔｉｏｎ−ＳＩＭＯＸ）と呼ばれる技術を用いることもできる。
【０２７４】
貼り合わせ基板は、酸化膜層を介して２枚の単結晶シリコン基板（第１単結晶シリコン基板、第２単結晶シリコン基板）を貼り合わせ、一方の単結晶シリコン基板を貼り合わせた面ではない方の面から薄膜化することにより、表面に薄膜シリコン層を形成したＳＯＩ基板のことをいう。酸化膜層は、一方の基板（ここでは第１単結晶シリコン基板）を熱酸化して形成することができる。また、２枚の単結晶シリコン基板は、接着剤を用いずに直接貼り合わせることができる。
【０２７５】
なお、貼り合わせ基板としては、２枚の単結晶基板を貼り合わせることに限らず、ガラス基板等の絶縁表面を有する基板と、単結晶基板とを貼り合わせてＳＯＩ基板を作製してもよい。
【０２７６】
ここでは、一例として半導体層９０３１として多結晶半導体層を５０ｎｍの厚さで形成する。具体的な作製方法について以下に説明する。
【０２７７】
まず下地膜９０２上に水素を含む非晶質シリコン膜を大気に触れることなく形成し、重量換算で１０ｐｐｍのニッケルを含む酢酸ニッケル溶液をスピナーで添加する。なお、溶液を添加する方法に代えてスパッタ法でニッケル元素を全面に散布する方法を用いてもよい。次に熱処理（５００℃、１時間）の後、結晶化のための熱処理（５５０℃、４時間）を行って多結晶珪素膜を形成する。
【０２７８】
次に形成した多結晶珪素膜表面の酸化膜を希フッ酸等で除去する。その後、結晶化率を高め、結晶粒内に残される欠陥を補修するためのレーザ光（ＸｅＣｌ：波長３０８ｎｍ）の照射を大気中、または酸素雰囲気中で行う。
【０２７９】
レーザ光には波長４００ｎｍ以下のエキシマレーザ光や、ＹＡＧレーザの第２高調波又は第３高調波を用いる。ここでは、周波数１０〜１０００Ｈｚ程度のパルスレーザ光を用い、当該レーザ光を光学系にて１００〜５００ｍＪ／ｃｍ２に集光し、９０〜９５％のオーバーラップ率をもって照射し、シリコン膜表面を走査させればよい。本実施の形態では、周波数３０Ｈｚ、エネルギー密度４７０ｍＪ／ｃｍ２でレーザ光の照射を大気中で行う。
【０２８０】
なお、大気中、または酸素雰囲気中で行うため、レーザ光の照射により表面に酸化膜が形成される。なお、本実施の形態ではパルスレーザを用いた例を示したが、連続発振のレーザを用いてもよく、半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波を適用するのが好ましい。代表的には、Ｎｄ：ＹＶＯ４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を適用すればよい。
【０２８１】
連続発振のレーザを用いる場合には、出力１０Ｗの連続発振のＹＶＯ４レーザから射出されたレーザ光を非線形光学素子により高調波に変換する。また、共振器の中にＹＶＯ４結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、被処理体に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、１０〜２０００ｃｍ／ｓ程度の速度でレーザ光に対して相対的に半導体膜を移動させて照射すればよい。
【０２８２】
次に上記レーザ光の照射により形成された酸化膜に加え、オゾン水で表面を１２０秒処理して合計１〜５ｎｍの酸化膜からなるバリア層を形成する。このバリア層は、結晶化させるために添加した触媒元素、例えばニッケル（Ｎｉ）を膜中から除去するために形成する。ここではオゾン水を用いてバリア層を形成したが、酸素雰囲気下の紫外線の照射で結晶構造を有する半導体膜の表面を酸化する方法や酸素プラズマ処理により結晶構造を有する半導体膜の表面を酸化する方法やプラズマＣＶＤ法やスパッタ法や蒸着法などで１〜１０ｎｍ程度の酸化膜を堆積してバリア層を形成してもよい。また、バリア層を形成する前にレーザ光の照射により形成された酸化膜を除去してもよい。
【０２８３】
次にバリア層上にスパッタ法にてゲッタリングサイトとなるアルゴン元素を含む非晶質珪素膜を１０ｎｍ〜４００ｎｍ、ここでは膜厚１００ｎｍで成膜する。ここでは、アルゴン元素を含む非晶質珪素膜は、シリコンターゲットを用いてアルゴンを含む雰囲気下で形成する。プラズマＣＶＤ法を用いてアルゴン元素を含む非晶質珪素膜を形成する場合、成膜条件は、モノシランとアルゴンの流量比（ＳｉＨ４：Ａｒ）を１：９９とし、成膜圧力を６．６６５Ｐａとし、ＲＦパワー密度を０．０８７Ｗ／ｃｍ２とし、成膜温度を３５０℃とする。
【０２８４】
その後、６５０℃に加熱された炉に入れて３分の熱処理を行い触媒元素を除去（ゲッタリング）する。これにより結晶構造を有する半導体膜中の触媒元素濃度が低減される。炉に代えてランプアニール装置を用いてもよい。
【０２８５】
次にバリア層をエッチングストッパとして、ゲッタリングサイトであるアルゴン元素を含む非晶質珪素膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去する。なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。
【０２８６】
なお、触媒元素を用いて半導体膜の結晶化を行わない場合には、上述したバリア層の形成、ゲッタリングサイトの形成、ゲッタリングのための熱処理、ゲッタリングサイトの除去、バリア層の除去などの工程は不要である。
【０２８７】
さらに本実施の形態では、得られた結晶構造を有する半導体膜（例えば結晶性珪素膜）の表面にオゾン水で薄い酸化膜を形成した後、第１のフォトマスクを用いてレジストからなるマスクを形成し、所望の形状にエッチング処理して島状に分離された半導体層９０３１を形成した後、レジストからなるマスクを除去する。
【０２８８】
さらに本実施の形態では、半導体層９０３１に不純物元素（ホウ素またはリン）を添加することにより一対の不純物領域９３１を形成する。不純物元素の添加としては、例えばイオンドープ法を用いて行うことができる。
【０２８９】
なお、フッ酸を含むエッチャントで酸化膜を除去すると同時に半導体層９０３１の表面を洗浄することが好ましい。
【０２９０】
次に半導体層９０３１上にゲート絶縁膜９０３２を形成する。ゲート絶縁膜９０３２は、例えばプラズマＣＶＤ法により形成することができる。ここでは、ゲート絶縁膜９０３２として酸化窒化シリコン膜を３０ｎｍの膜厚で形成する。
【０２９１】
次に半導体層９０３１上のゲート絶縁膜９０３２の部分の上にゲート電極９０３３を形成する。ここでは一例として半導体層９０３１上のゲート絶縁膜９０３２の部分の上に窒化タンタル膜を３０ｎｍの膜厚で形成し、窒化タンタル膜上にタングステン膜を１７０ｎｍの膜厚で形成し、エッチングすることによりゲート電極９０３３を形成する。
【０２９２】
次に図１２（Ｃ）に示すように、トランジスタ９０３上に層間膜９０４を形成する。ここでは一例としてトランジスタ９０３上に酸化窒化シリコン膜を５０ｎｍの膜厚で形成し、酸化窒化シリコン膜上に窒化酸化シリコン膜を１６５ｎｍの膜厚で形成、窒化酸化シリコン膜上に酸化窒化シリコン膜を６００ｎｍの膜厚で形成することにより層間膜９０４を形成する。
【０２９３】
次に、図１３（Ｄ）に示すように、層間膜９０４上に電極９０５を形成する。具体的には層間膜９０４に選択的に開口部を形成し、さらに開口部を介してゲート電極９０３３に接するように電極９０５１を形成し、開口部を介して一対の不純物領域９３１のいずれか一方に接するように電極９０５２を形成し、開口部を介して一対の不純物領域９３１のいずれか他方に接するように電極９０５３を形成する。ここでは、一例として第１のチタン膜を１００ｎｍの膜厚で形成し、第１のチタン膜上にアルミニウム膜を１００ｎｍの膜厚で形成し、アルミニウム膜上に第２のチタン膜を５０ｎｍの膜厚で形成し、エッチングすることにより電極９０５１乃至電極９０５３を形成する。
【０２９４】
次に図１３（Ｅ）に示すように、層間膜９０４及び電極９０５上に樹脂膜９６１を形成する。ここでは、樹脂膜９６１として、ポリイミド膜を１．５μｍの膜厚で形成する。
【０２９５】
次に図１３（Ｆ）に示すように、樹脂膜９６１を加工し、断面において端部が曲面の樹脂層９０６を選択的に形成する。さらに樹脂層９０６上、及び樹脂層９０６が設けられていない部分の層間膜９０４及び電極９０５上に層間膜９０７を形成する。ここでは、一例として窒化シリコン膜を１００ｎｍの膜厚で形成し、窒化シリコン膜上にＴＥＯＳを用いて酸化シリコン膜を２００ｎｍの膜厚で形成することにより層間膜９０７を形成する。
【０２９６】
次に図１４（Ｇ）に示すように、層間膜９０７に開口部を形成し、開口部を介して電極９０５２に接するように電極９０８を形成する。ここでは、チタン膜を４００ｎｍの膜厚で形成し、エッチングすることにより電極９０８を形成する。なおこのとき電極９０８の端部をテーパ状に加工することが好ましい。端部がテーパ状である電極９０８は、例えばグレートーンマスクを用いたフォトリソグラフィー工程などを用いて形成することができる。
【０２９７】
次に図１４（Ｈ）に示すように、電極９０８の端部に接するように光電変換層９０９を形成する。ここでは、一例として電極９０８の端部に接するようにＰ型半導体層９９１を６０ｎｍの厚さで形成し、Ｐ型半導体層９９１上に高抵抗半導体層９９２を４００ｎｍの厚さで形成し、高抵抗半導体層９９２上にＮ型半導体層９９３を８０ｎｍの厚さで形成することにより光電変換層９０９を形成する。
【０２９８】
次に図１４（Ｉ）に示すように、層間膜９０７、電極９０８、及び光電変換層９０９上に層間膜９１０を形成する。ここでは、一例として窒化シリコン膜を１００ｎｍの膜厚で形成し、窒化シリコン膜上にＴＥＯＳを用いて酸化シリコン膜を４００ｎｍの膜厚で形成することにより層間膜９１０を形成する。
【０２９９】
次に図１５（Ｊ）に示すように、層間膜９１０に開口部を形成し、開口部を介して電極９０８に接するように電極９１１１を形成し、さらに開口部を介して光電変換層９０９におけるＮ型半導体層９９３に接するように電極９１１２を形成する。ここでは、第１のチタン膜を５０ｎｍの膜厚で形成し、第１のチタン膜上にアルミニウム膜１００ｎｍを形成し、アルミニウム膜上に第２のチタン膜を５０ｎｍの膜厚で形成し、エッチングすることにより電極９１１１及び電極９１１２を形成する。
【０３００】
次に図１５（Ｋ）に示すように、ゲート絶縁膜９０３２、層間膜９０４、層間膜９０７、及び層間膜９１０に開口部を形成する。さらに開口部を介して下地膜に接し、且つゲート絶縁膜９０３２、層間膜９０４、層間膜９０７、層間膜９１０、電極９１１１、及び電極９１１２を覆うようにパッシベーション膜９１２を形成する。ここでは、一例として、窒化シリコン膜を１００ｎｍの膜厚で形成することによりパッシベーション膜９１２を形成する。
【０３０１】
次に図１５（Ｌ）に示すように、層間膜９１０、並びに電極９１１１及び電極９１１２上の部分のパッシベーション膜９１２上に樹脂層９１３を形成する。ここでは、一例として絶縁樹脂を２５μｍの厚さで形成することにより樹脂層９１３を形成する。
【０３０２】
次に図１６（Ｍ）に示すように、樹脂層９１３に開口部を形成し、開口部を介して電極９１４を形成する。具体的には、開口部を介して電極９１１１に接するように電極９１４１を形成し、開口部を介して電極９１１２に接するように電極９１４２を形成する。ここでは、一例としてニッケル樹脂膜を１．５μｍの膜厚で形成し、ニッケル樹脂膜上にチタン膜を１５０ｎｍの膜厚で形成し、チタン膜上にニッケル膜を７５０ｎｍの膜厚で形成し、ニッケル膜上に金膜を５０ｎｍの膜厚で形成し、エッチングすることにより電極９１４を形成する。
【０３０３】
以上により本実施の形態における光検出装置を作製することができる。ただしこの構成に限定されず、他の構成においても作製することができる。
【０３０４】
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
【０３０５】
（実施の形態３）
本実施の形態では、本発明の一態様である光検出装置を適用した電子機器について説明する。
【０３０６】
本発明の一態様である光検出装置は、コンピュータ、ディスプレイ、携帯電話、テレビなど様々な電子機器の光検出部に適用することができる。これらの電子機器の具体的な構成例を図１７乃至図２１を用いて説明する。図１７乃至図２１は本実施の形態における本発明の光検出装置を搭載した電子機器の構成を示す模式図である。
【０３０７】
図１７は携帯電話であり、本体（Ａ）１０００、本体（Ｂ）１００１、筐体１００２ａ及び筐体１００２ｂ、操作キー１００３、音声入力部１００４、音声出力部１００５、回路基板１００６、表示パネル（Ａ）１００７、表示パネル（Ｂ）１００８、蝶番１００９、透光性材料部１０１０、光検出装置１０１１を有している。本発明の一態様である光検出装置は光検出装置１０１１に適用することができる。
【０３０８】
図１７に示す携帯電話では、光検出装置１０１１により透光性材料部１０１０を透過した光を検知し、検知した外部光の照度に合わせて表示パネル（Ａ）１００７及び表示パネル（Ｂ）１００８の輝度がコントロールされる、また光検出装置１０１１で得られる光の照度に合わせて操作キー１００３の照明制御を行う。これにより携帯電話の消費電流を抑えることができる。
【０３０９】
図１８（Ａ）及び図１８（Ｂ）に携帯電話の別の例を示す。図１８（Ａ）及び図１８（Ｂ）において、本体１１００、筐体１１０１、表示パネル１１０２、操作キー１１０３、音声出力部１１０４、音声入力部１１０５、光検出装置１１０６、光検出装置１１０７を示している。
【０３１０】
図１８（Ａ）に示す携帯電話では、本体１１００に設けられた光検出装置１１０６により外部の光を検知することにより表示パネル１１０２及び操作キー１１０３の輝度を制御することが可能である。
【０３１１】
また図１８（Ｂ）に示す携帯電話では、図１８（Ａ）の構成と異なり、本体１１００の内部に光検出装置１１０７を設けている。光検出装置１１０７により、表示パネル１１０２に設けられているバックライトの輝度を検出することも可能となる。
【０３１２】
図１９（Ａ）はコンピュータであり、本体１２００、筐体１２０１、表示部１２０２、キーボード１２０３、外部接続ポート１２０４、ポインティングデバイス１２０５などを含む。
【０３１３】
また図１９（Ｂ）は表示装置でありテレビ受像器などがこれに当たる。図１９（Ｂ）における表示装置は、筐体１２０６、支持台１２０７、表示部１２０８などによって構成されている。
【０３１４】
図１９（Ａ）のコンピュータに設けられる表示部１２０２、及び図１９（Ｂ）に示す表示装置の表示部１２０８として、液晶パネルを用いた場合の詳しい構成を図２０に示す。
【０３１５】
図２０に示す液晶パネル１３００は、筐体１３０１に内蔵されており、基板１３０２ａ及び基板１３０２ｂ、基板１３０２ａ及び基板１３０２ｂに挟まれた液晶層１３０３、偏光フィルタ１３０４ａ及び偏光フィルタ１３０４ｂ、及びバックライト１３０５等を有している。また筐体１３０１には光検出装置１３０６が形成されている。
【０３１６】
本発明の一態様である光検出装置が適用された光検出装置１３０６はバックライト１３０５からの光量を感知し、その情報がフィードバックされて液晶パネル１３００の輝度が調整される。
【０３１７】
図２１（Ａ）及び図２１（Ｂ）は、本発明の一態様である光検出装置をカメラ、例えばデジタルカメラに適用した例を示す図である。図２１（Ａ）は、前面方向から見たデジタルカメラの斜視図、図２１（Ｂ）は、後面方向から見たデジタルカメラの斜視図である。図２１（Ａ）において、デジタルカメラには、リリースボタン１４００、メインスイッチ１４０１、ファインダ窓１４０２、フラッシュ部１４０３、レンズ１４０４、鏡胴１４０５、筺体１４０６が備えられている。
【０３１８】
また、図２１（Ｂ）において、ファインダ接眼窓１４０７、モニタ１４０８、操作ボタン１４０９が備えられている。
【０３１９】
リリースボタン１４００は、半分の位置まで押下されると、焦点調整機構および露出調整機構が作動し、最下部まで押下されるとシャッターが開く。
【０３２０】
メインスイッチ１４０１は、押下又は回転によりデジタルカメラの電源のＯＮ／ＯＦＦを切り替える。
【０３２１】
ファインダ窓１４０２は、デジタルカメラの前面のレンズ１４０４の上部に配置されており、図２１（Ｂ）に示すファインダ接眼窓１４０７から撮影する範囲やピントの位置を確認するための装置である。
【０３２２】
フラッシュ部１４０３は、デジタルカメラの前面上部に配置され、被写体輝度が低いときに、リリースボタンが押下されてシャッターが開くと同時に補助光を照射する。
【０３２３】
レンズ１４０４は、デジタルカメラの正面に配置されている。レンズは、フォーカシングレンズ、ズームレンズ等により構成され、図示しないシャッター及び絞りと共に撮影光学系を構成する。また、レンズの後方には、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）等の撮像素子が設けられている。
【０３２４】
鏡胴１４０５は、フォーカシングレンズ、ズームレンズ等のピントを合わせるためにレンズの位置を移動するものであり、撮影時には、鏡胴を繰り出すことにより、レンズ１４０４を手前に移動させる。また、携帯時は、レンズ１４０４を沈銅させてコンパクトにする。なお、本実施の形態においては、鏡胴を繰り出すことにより被写体をズーム撮影することができる構造としているが、この構造に限定されるものではなく、筺体１４０６内での撮影光学系の構成により鏡胴を繰り出さずともズーム撮影が可能なデジタルカメラでもよい。
【０３２５】
ファインダ接眼窓１４０７は、デジタルカメラの後面上部に設けられており、撮影する範囲やピントの位置を確認する際に接眼するために設けられた窓である。
【０３２６】
操作ボタン１４０９は、デジタルカメラの後面に設けられた各種機能ボタンであり、セットアップボタン、メニューボタン、ディスプレイボタン、機能ボタン、選択ボタン等により構成されている。
【０３２７】
本発明の一態様である光検出装置を図２１（Ａ）及び図２１（Ｂ）に示すカメラに組み込むと、光検出装置が光の有無及び強さを感知することができ、これによりカメラの露出調整等を行うことができる。
【０３２８】
以上のように本発明の一態様である光検出装置は、光電変換において、光の照度に対するダイナミックレンジを拡大させることができるため、本発明の一態様である光検出装置を上記電子機器の光検出部に適用することにより精度の高い輝度調整を行うことができる。
【０３２９】
また本発明の一態様である光検出装置はその他の電子機器、例えばプロジェクションテレビ、ナビゲーションシステム等に応用することが可能である。すなわち光を検出する必要のあるものであればいかなるものにも用いることが可能である。
【０３３０】
さらに本発明の一態様である光検出装置をセンサ内蔵型画像入出力装置に適用した例について図２２を用いて説明する。図２２は、本実施の形態におけるセンサ内蔵型画像入出力装置の構成を示す図である。
【０３３１】
図２２に示すセンサ内蔵型画像入出力装置は、画素部２００１と、第１の走査線駆動回路２００２と、複数の第１の走査線２０２１と、第２の走査線駆動回路２００３と、複数の第２の走査線２０３１と、信号線駆動回路２００４と、複数の信号線２０４１と、制御部２００５と、を有する。なお、図２２に示すセンサ内蔵型画像入出力装置はアクティブマトリクス型とする。
【０３３２】
画素部２００１は、複数の画素２０１０を有し、画素２０１０は、画素回路２０１１と、センサ回路２０１２と、を有する。
【０３３３】
画素回路２０１１としては、スイッチング素子と、スイッチング素子を介して信号線２０４１に接続された表示素子により構成することができる。表示素子としては、例えば液晶素子のような通過する光の偏波状態が変わる素子、ＥＬ（エレクトロルミネッセンス）素子などの発光素子などがある。液晶素子を用いる場合、液晶分子の配向が制御され、通過する光の偏光状態が制御されることにより所望の輝度に透過光量が調節される。また、発光素子を用いる場合、発光素子に印加される電圧が制御されることにより、所望の輝度に発光素子が調節される。
【０３３４】
センサ回路２０１２は、入射した光の照度に応じた電流を生成する機能を有する。センサ回路２０１２は、例えばスイッチング素子と、スイッチング素子を介して信号線に接続された光検出回路によって構成することができる。本発明の一態様である光検出装置は、例えばセンサ回路２０１２における光検出回路に設けることができる。また、光電変換回路のみをセンサ回路２０１２における光検出回路に設け、信号線２０４１毎に温度補償回路及びデジタル信号生成回路を設ける構成とすることもできる。信号線２０４１毎に温度補償回路及びデジタル信号生成回路を設けることにより、回路面積を小さくすることができる。なお、図２２に示すセンサ内蔵型画像入出力装置において、画素２０１０毎にセンサ回路２０１２を設ける場合について説明したが、これに限定されず、複数の画素に対して一つのセンサ回路２０１２を設ける構成とすることもできる。また、センサ回路２０１２に光電変換回路、温度補償回路、及びデジタル信号生成回路を適用することもできる。
【０３３５】
第１の走査線駆動回路２００２は、第１の走査線２０２１を介して画素２０１０における画素回路２０１１に電気的に接続される。
【０３３６】
第２の走査線駆動回路２００３は、第２の走査線２０３１を介してセンサ回路２０１２に電気的に接続される。
【０３３７】
信号線駆動回路２００４は、信号線２０４１を介して画素回路２０１１及びセンサ回路２０１２に電気的に接続される。なお図２２に示すセンサ内蔵型画像入出力装置において、画素回路及びセンサ回路が共通の信号線駆動回路に電気的に接続される例について説明したが、これに限定されず、画素回路及びセンサ回路が別々の信号線駆動回路に電気的に接続される構成とすることもできる。
【０３３８】
制御部２００５は、画素回路２０１１を制御する第１の制御回路２０５１と、センサ回路２０１２を制御する第２の制御回路２０５２と、を有する。
【０３３９】
次に図２２に示すセンサ内蔵型画像入出力装置の動作について説明する。
【０３４０】
図２２に示すセンサ内蔵型画像入出力装置の動作は、表示期間と読み取り期間に分けられる。以下各期間における動作について説明する。
【０３４１】
まず表示期間では、第１の制御回路２０５１から入力される信号に従って第１の走査線２０２１を介して第１の走査線駆動回路２００２から画素回路２０１１に信号が入力されることにより、順次画素２０１０が選択され、選択された画素２０１０では、信号線２０４１を介して信号線駆動回路２００４から表示用の信号が入力され、それぞれの画素２０１０において表示が行われる。
【０３４２】
次に読み取り期間では、第２の制御回路２０５２から入力される信号に従って第２の走査線駆動回路２００３から第２の走査線２０３１を介してセンサ回路２０１２に信号が入力されることにより、順次画素２０１０が選択され、選択された画素２０１０では、センサ回路２０１２に入射された光の照度に応じて生成される信号が信号線２０４１を介して信号線駆動回路２００４に出力され、それぞれの画素２０１０において読み取りが行われる。
【０３４３】
この読み取り動作により、例えばいずれかの画素２０１０上にペンや指などの入力手段がある場合、センサ回路２０１２に入射する光の照度が変化する。その変化した照度に応じて生成される信号をデータとして画素の位置を特定することができるため、タッチパネルのように文字入力及び位置検出を行うこともできる。
【０３４４】
また、図２２に示すセンサ内蔵型画像入出力装置では、画素部上に原稿などの被読み取り物を置き、各画素において入射される照度に応じた信号を生成することにより、被読み取り物を読み取り、読み取った画像をデータとして次の表示期間で画素部２００１に表示することもできる。
【０３４５】
また、上記動作に限らず、本実施の形態のセンサ内蔵型画像入出力装置は、他の回路と組み合わせて様々な機能を付加することができる。例えば上記読み取り動作により指紋を読み取り、読み取った指紋を別途メモリなどに保持された複数の指紋のデータと照合することにより指紋認証を行うこともできる。
【０３４６】
上記のように本発明の一態様である光検出装置をセンサ内蔵型画像入出力装置に搭載することにより、タッチパネルのように文字入力や位置検出機能を持たせることができ、さらにスキャナーのように被読み取り物を読み取り、読み取った画像を画素部に表示させることができる。
【０３４７】
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
【符号の説明】
【０３４８】
１０１    光電変換回路
１０２    温度補償回路
１０３    デジタル信号生成回路
１０１    光電変換回路
１１１    光電変換素子
１１２    カレントミラー回路
１１３    ダイオード
２０１    基準電圧生成回路
２０２    増幅回路
２０３    増幅回路
２０４    演算回路
２０５    出力回路
２１１    抵抗素子
２１２    カレントミラー回路
２１３    ダイオード
２２１    トランジスタ
２２２    トランジスタ
２３１    トランジスタ
２３２    トランジスタ
２４１    抵抗素子
２４２    カレントミラー回路
２４３    抵抗素子
２４４    トランジスタ
２４５    カレントミラー回路
２４６    トランジスタ
２４７    容量素子
２４８    トランジスタ
２４９    トランジスタ
２５１    トランジスタ
２５２    トランジスタ
２５３    カレントミラー回路
２５５    カレントミラー回路
３０１    クロック信号生成回路
３０２    クロック信号生成回路
３０３    カウンタ回路
３０４    カウンタ回路
３０５    ラッチ回路
４０１    ランプ波形信号生成回路
４０２    波形整形回路
４０３    バッファ回路
４１１    トランジスタ
４１２    トランジスタ
４１３    カレントミラー回路
４１４    カレントミラー回路
４１５    カレントミラー回路
４１６    容量素子
４２１    コンパレータ
４２２    コンパレータ
４２３    インバータ
４２４    インバータ
４２５    ＮＯＲ回路
４２６    ＮＯＲ回路
４３１    インバータ
４３２    インバータ
４３３    インバータ
４３４    インバータ
４３５    インバータ
５０１    定電流回路
５０２    ランプ波形信号生成回路
５０３    波形整形回路
５０４    バッファ回路
５１１    電流源
５１２    カレントミラー回路
５２１    トランジスタ
５２２    トランジスタ
５２３    カレントミラー回路
５２４    カレントミラー回路
５２５    カレントミラー回路
５２６    容量素子
５３１    コンパレータ
５３２    コンパレータ
５３３    インバータ
５３４    インバータ
５３５    ＮＯＲ回路
５３６    ＮＯＲ回路
５４１    インバータ
５４２    インバータ
５４３    インバータ
５４４    インバータ
５４５    インバータ
９０１    基板
９０２    下地膜
９０３    トランジスタ
９０４    層間膜
９０５    電極
９０６    樹脂層
９０７    層間膜
９０８    電極
９０９    光電変換層
９１０    層間膜
９１２    パッシベーション膜
９１３    樹脂層
９１４    電極
９３１    不純物領域
９６１    樹脂膜
９９１    Ｐ型半導体層
９９２    高抵抗半導体層
９９３    Ｎ型半導体層
１０００    本体（Ａ）
１００１    本体（Ｂ）
１００２ａ    筐体
１００２ｂ    筐体
１００３    操作キー
１００４    音声入力部
１００５    音声出力部
１００６    回路基板
１００７    表示パネル（Ａ）
１００８    表示パネル（Ｂ）
１００９    蝶番
１０１０    透光性材料部
１０１１    光検出装置
１１００    本体
１１０１    筐体
１１０２    表示パネル
１１０３    操作キー
１１０４    音声出力部
１１０５    音声入力部
１１０６    光検出装置
１１０７    光検出装置
１１２１    トランジスタ
１１２２    トランジスタ
１２００    本体
１２０１    筐体
１２０２    表示部
１２０３    キーボード
１２０４    外部接続ポート
１２０５    ポインティングデバイス
１２０６    筐体
１２０７    支持台
１２０８    表示部
１３００    液晶パネル
１３０１    筐体
１３０２ａ    基板
１３０２ｂ    基板
１３０３    液晶層
１３０４ａ    偏光フィルタ
１３０４ｂ    偏光フィルタ
１３０５    バックライト
１３０６    光検出装置
１４００    リリースボタン
１４０１    メインスイッチ
１４０２    ファインダ窓
１４０３    フラッシュ部
１４０４    レンズ
１４０５    鏡胴
１４０６    筺体
１４０７    ファインダ接眼窓
１４０８    モニタ
１４０９    操作ボタン
２００１    画素部
２００２    走査線駆動回路
２００３    走査線駆動回路
２００４    信号線駆動回路
２００５    制御部
２０１０    画素
２０１１    画素回路
２０１２    センサ回路
２０２１    走査線
２０３１    走査線
２０４１    信号線
２０５１    制御回路
２０５２    制御回路
２１２１    トランジスタ
２１２２    トランジスタ
２４２１    トランジスタ
２４２２    トランジスタ
２４２３    トランジスタ
２４５１    トランジスタ
２４５２    トランジスタ
２５３１    トランジスタ
２５３２    トランジスタ
２５５１    トランジスタ
２５５２    トランジスタ
４１３１    トランジスタ
４１３２    トランジスタ
４１４１    トランジスタ
４１４２    トランジスタ
４１５１    トランジスタ
４１５２    トランジスタ
５１２１    トランジスタ
５１２２    トランジスタ
５２３１    トランジスタ
５２３２    トランジスタ
５２４１    トランジスタ
５２４２    トランジスタ
５２５１    トランジスタ
５２５２    トランジスタ
９０３１    半導体層
９０３２    ゲート絶縁膜
９０３３    ゲート電極
９０５１    電極
９０５２    電極
９０５３    電極
９１１１    電極
９１１２    電極
９１４１    電極
９１４２    電極
【図１】
2010085396.tif 000012
【図２】
2010085396.tif 000013
【図３】
2010085396.tif 000014
【図４】
2010085396.tif 000015
【図５】
2010085396.tif 000016
【図６】
2010085396.tif 000017
【図７】
2010085396.tif 000018
【図８】
2010085396.tif 000019
【図９】
2010085396.tif 000020
【図１０】
2010085396.tif 000021
【図１１】
2010085396.tif 000022
【図１２】
2010085396.tif 000023
【図１３】
2010085396.tif 000024
【図１４】
2010085396.tif 000025
【図１５】
2010085396.tif 000026
【図１６】
2010085396.tif 000027
【図１７】
2010085396.tif 000028
【図１８】
2010085396.tif 000029
【図１９】
2010085396.tif 000030
【図２０】
2010085396.tif 000031
【図２１】
2010085396.tif 000032
【図２２】
2010085396.tif 000033