(57)【要約】【課題】従来よりもゲート寸法が縮小され、高周波性能の高い電界効果トランジスタを、均一なゲート寸法でかつ低コストで提供すること。【解決手段】ゲート電極を形成するための開口部を設ける工程において、投影露光装置を用いて、レジストを露光して前記開口部を作成する際に、露光されるレジストにおいて、該露光により形成される半導体基板上での開口部の幅が、レチクルおよび露光装置の縮小比によって規定されるウエハー上での光束寸法よりも小さな幅として形成されるように、ソース電極およびドレイン電極の厚さを、それぞれ所定の値に設定する。【選択図】図３
2010238998.tif 000002
【特許請求の範囲】
【請求項１】
電界効果トランジスタであって、
半導体基板上に形成されたチャネル層と、
前記チャネル層の上に形成されたショットキ層と、
前記ショットキ層の上に設けられたコンタクト層と、
前記コンタクト層の一部に設けられたリセス部と、
前記リセス部内に形成されたゲート電極と、
前記ゲート電極を挟んで、前記コンタクト層の上部の一部に形成された金属からなるソース電極およびドレイン電極を具え、
前記ゲート電極を形成するためのレジスト開口部の幅が、所定の波長λnを有する光を用いたリソグラフィーにおいて、レチクルおよび露光装置の縮小比によって規定されるウエハー上での光束寸法よりも小さな幅として形成されるように、前記ソース電極および前記ドレイン電極の厚さを、それぞれ、λn／４の値に設定したことを特徴とする電界効果トランジスタ。
【請求項２】
前記ゲート電極の横方向の幅は、０．４μｍ以下であり、
前記ソース電極およびドレイン電極の厚さは、４２．９ｎｍ以上でかつ５５．７ｎｍ以下であり、
前記ソース電極の側面と、前記ゲート電極の該ソース電極に対面する側面との横方向の距離、並びに、前記ドレイン電極の側面と、前記ゲート電極の該ドレイン電極に対面する側の側面との横方向の距離が、それぞれ、０．０４μｍ以上でかつ０．４μｍ以下であることを特徴とする請求項１記載の電界効果トランジスタ。
【請求項３】
前記半導体基板はＧａＡｓであり、前記チャネル層はＩｎＧａＡｓであり、前記ショットキ層はＩｎＡｌＡｓであり、前記コンタクト層はｎ型ＩｎＧａＡｓであることを特徴とする請求項１又は２記載の電界効果トランジスタ。
【請求項４】
半導体基板上にチャネル層とショットキ層とコンタクト層とをこの順にエピタキシャルに形成する工程と、
前記コンタクト層の上部の一部に金属からなるソース電極およびドレイン電極を形成する工程と、
レジストを塗布したのち、所定の波長λnを有する光を用いて露光し、前記コンタクト層の一部にゲート電極を形成するためのレジスト開口部を設ける工程と、
前記開口部内に金属からなるゲート電極を設ける工程と
を具えた電界効果トランジスタの製造方法であって、
前記ゲート電極を形成するための前記開口部を設ける工程において、投影露光装置を用いて、レジストを露光して前記開口部を作成する際に、該レジスト内に光を通過させることによって形成される前記レジスト開口部の幅が、レチクルおよび投影露光装置によって規定されるウエハー上での光束寸法よりも小さな幅として形成されるように、前記ソース電極又は前記ドレイン電極の厚さを、前記ソース電極又は前記ドレイン電極の上面で反射する光の位相が前記レジスト表面において、入射する光の位相から１／２波長分だけシフトするように、前記ソース電極または前記ドレイン電極の厚さを、前記所定の波長λn値の１／４となる値に対応した厚さに設定し、これにより、レチクルおよび投影露光装置によって規定されるウエハー上での光束寸法よりも小さな幅のレジスト開口部内に前記ゲート電極を形成することを特徴とする電解効果トランジスタの製造方法。
【請求項５】
前記レジストの前記コンタクト層上での膜厚ｔ1と、前記光のレジスト中での波長λnとが、
２ｔ1＝（Ｎ＋０．５）λn  （Ｎは自然数）
の関係を満たすことを特徴とする請求項４記載の電解効果トランジスタの製造方法。
【請求項６】
前記ソース電極またはドレイン電極の厚さｄと、前記レジストの前記コンタクト層上での膜厚ｔ1と、前記ソース電極またはドレイン電極上での膜厚ｔ2と、前記光のレジスト中での波長λnとが、
２ｔ2＝２ｔ1−２ｄ＝（Ｎ＋０．５）λn −２ｄ  （Ｎは自然数）
の関係を満たすことを特徴とする請求項４ないし５のいずれかに記載の電解効果トランジスタの製造方法。
【請求項７】
前記ソース電極およびドレイン電極の厚みが、λn／４であることを特徴とする請求項４ないし６のいずれかに記載の電解効果トランジスタの製造方法。
【請求項８】
前記ソース電極の側面から該ソース電極に対面するドレイン電極の側面までの横方向距離と、
前記ゲート電極を形成するための開口部の、レチクルおよび露光装置の縮小比によって規定されるウエハー上での光束寸法との差が０．８μｍ以下であることを特徴とする請求項４ないし７のいずれかに記載の電界効果トランジスタの製造方法。
【請求項９】
前記開口部を設ける工程は、
前記レジストを塗布した後、波長３６５ｎｍの紫外線を用いて露光し、前記コンタクト層の一部に前記ゲート電極を形成するための前記開口部を設ける工程をさらに具え、
前記レジストの膜厚は、８０５ｎｍ以上でかつ８３５ｎｍ以下であり、
前記ソース電極および前記ドレイン電極の厚みは、４２．９ｎｍ以上でかつ５５．７ｎｍ以下であり、
前記ソース電極と、該ソース電極に対面するドレイン電極との横方向の距離と、前記ゲート電極を形成するための開口部の、レチクルおよび露光装置の縮小比によって規定されるウエハー上での光束寸法との差が０．８μｍ以下であることを特徴とする請求項４ないし８のいずれかに記載の電界効果トランジスタの製造方法。
【請求項１０】
前記ゲート電極を形成するための開口部を設ける工程は、５：１の縮小投影露光装置を用い、かつ寸法２．５μｍの開口部を設けたレチクルを使用することを特徴とする請求項４ないし９のいずれかに記載の電界効果トランジスタの製造方法。
【請求項１１】
前記半導体基板はＧａＡｓであり、前記チャネル層はＩｎＧａＡｓであり、前記ショットキ層はＩｎＡｌＡｓであり、前記コンタクト層はｎ型ＩｎＧａＡｓであることを特徴とする請求項４ないし１０のいずれかに記載の電界効果トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体電界効果トランジスタに関し、特に化合物半導体電界効果トランジスタに関する。
【背景技術】
【０００２】
ＧａＡｓなどの化合物半導体は、Ｓｉ等の単体元素半導体と比較してバンドギャップが狭く、その結果電子移動度が高いため高周波用トランジスタの材料として好適である。特にキャリア周波数３０ＧＨｚ以上のミリ波帯向け高速動作を目的としたトランジスタとしては、キャリアを供給する電子供給層とチャネル層が分離された構造である高電子移動度トランジスタ、すなわちＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）が使われている。これはチャネル層として、例えば不純物をドープしていないノンドープＧａＡｓ層などを用い、このチャネル層に密着してｎ型ＡｌＧａＡｓなど、前記チャネル層よりバンドギャップが広い半導体を電子供給層として設けた構造としている。キャリアが流動するチャネルはノンドープ側に形成されるため、電子供給層に存在する固定電荷により自由キャリアが散乱されないので高移動度が得られる。このため高速動作が可能になっている。
【０００３】
さらにより高速動作を目的としたトランジスタとしては、チャネル層としてバンドギャップの狭いＩｎＧａＡｓ、電子供給層やショットキ層としてバンドギャップの広いＡｌＧａＡｓを用いる構造のｐＨＥＭＴ（擬似格子整合ＨＥＭＴ）も利用されている。また、チャネル層としてＩｎＧａＡｓ、電子供給層やショットキ層としてＩｎＡｌＡｓを用いる構造のｍＨＥＭＴ（メタモルフィックＨＥＭＴ）も利用されている。
【０００４】
以上列挙したＨＥＭＴ、ｐＨＥＭＴ、ｍＨＥＭＴ等、化合物半導体ＦＥＴに共通する構造上の特徴は、ゲート形成のためにＡｕ、Ｐｔなどの貴金属と半導体間のショットキ接合を利用している点である。また一般にこれら化合物半導体ＦＥＴのソース・ドレイン電極を形成する部分には、化合物半導体によるｎ型のコンタクト層が備えられている。これは金属電極と化合物半導体とのコンタクト抵抗の小さい、良好なオーミック接合を実現するためである。具体的には、ＭＯＣＶＤまたは分子線エピタキシ（ＭＢＥ）技術を用い、ショットキ層を形成したのちに、このショットキ層の上に結晶格子をそろえてエピタキシャルにｎ型の化合物半導体層が形成される。ｎ型の半導体層は、ＨＥＭＴ、ｐＨＥＭＴの場合は例えばＧａＡｓであり、ｍＨＥＭＴの場合は例えばＩｎＧａＡｓである。
【０００５】
上述の通り、化合物半導体ＦＥＴにおいては、ゲート電極としてＡｕ、Ｐｔなどの金属を用いているが、これら貴金属元素はドライエッチングが困難である。このため、ゲート電極はレジストを用いたリフトオフ法により形成されている。リフトオフ法は、公知のレジスト塗布、露光、現像技術を用いて、ゲートを形成する領域のみにレジスト開口部を設け、前記レジスト開口部を設けたレジストの上部に真空蒸着法などを用いてＰｔ、Ａｕなど所定の金属膜を被着させ、その後不要な金属をレジストとともに除去する技術である。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第３４４３０３４号明細書
【特許文献２】特開平８−１３９００２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
化合物半導体ＦＥＴの性能をあらわす電気的特性値のうち、特に高周波用途に向けて重要な指標となる数値は遮断周波数（Ｆｔ）であるが、Ｆｔはゲート寸法にほぼ反比例することが知られている。従って、より高い周波数の用途に適したＦＥＴを製造するためにはゲート寸法を極力縮小することが肝要である。しかしながら、一般にゲート寸法を０．３５μｍ以下に縮小するためには波長２４８ｎｍのＫｒＦレーザーなど、短波長光源を用いたリソグラフィー技術、もしくは電子ビーム露光技術が必要となる。このためＫｒＦステッパーもしくはＫｒＦスキャナー、あるいは電子ビーム描画装置といった高額な製造装置が必要となり、製造コストを低減できないという問題があった。また、電子ビーム描画法の場合はスループットが低いため、製造工場の生産能力を上げにくいという問題もあった。
【０００８】
ところで、高圧水銀ランプで発生させる紫外線のうち、波長３６５ｎｍのｉ線を光源に用いたリソグラフィー技術では、充分な均一性を確保しつつ製造できるゲート寸法は一般に０．５μｍ程度であった。高精度の５：１の縮小投影露光装置を用いる場合でも、ゲート寸法０．３５μｍに対応するレチクル、すなわち開口幅１．７５μｍのスリットを用いて露光した場合のウエハー内での均一性は±０．１μｍ程度となっていた。これはパターンを得ようとしている寸法が、既に露光に用いる上記ｉ線の波長（３６５ｎｍ）に近いためであり、レジスト中での紫外線の散乱等が原因となっている。
【０００９】
つまり、レジスト中に入射した紫外線は、ウエハー平面に対して垂直に進行するのみならず、レジストによる散乱を受け、垂直方向以外の方向にも分散されて進行する。また、ウエハー表面に設けられた構造物によって反射する効果も加わる。このため、レジスト中での紫外線のエネルギー分布は入射した光束の幅以上に広く分布するものとなる。
【００１０】
本発明の目的は、従来よりもゲート寸法が縮小され、高周波性能の高い電界効果トランジスタを、均一なゲート寸法でかつ低コストで提供することにある。
【課題を解決するための手段】
【００１１】
本発明は、電界効果トランジスタであって、半導体基板上に形成されたチャネル層と、前記チャネル層の上に形成されたショットキ層と、前記ショットキ層の上に設けられたコンタクト層と、前記コンタクト層の一部に設けられたリセス部と、前記リセス部内に形成されたゲート電極と、前記ゲート電極を挟んで、前記コンタクト層の上部の一部に形成された金属からなるソース電極およびドレイン電極とを具え、前記ゲート電極を形成するためのレジスト開口部の幅が、所定の波長λnを有する光を用いたリソグラフィーにおいて、レチクルおよび投影露光装置によって規定される光束寸法よりも小さな幅として形成されるように、前記ソース電極および前記ドレイン電極の厚さを、それぞれ、λn／４の値に設定したことを特徴とする。
【００１２】
前記ゲート電極の長さは、０．４μｍ以下であり、前記ソース電極およびドレイン電極の厚さは、４２．９ｎｍ以上でかつ５５．７ｎｍ以下であり、前記ソース電極の側面と、前記ゲート電極の該ソース電極に対面する側面との横方向の距離、並びに、前記ドレイン電極の側面と、前記ゲート電極の該ドレイン電極に対面する側の側面との横方向の距離が、それぞれ、０．０４μｍ以上でかつ０．４μｍ以下であることを特徴とする。
【００１３】
前記半導体基板はＧａＡｓであり、前記チャネル層はＩｎＧａＡｓであり、前記ショットキ層はＩｎＡｌＡｓであり、前記コンタクト層はｎ型ＩｎＧａＡｓであることを特徴とする。
【００１４】
本発明は、半導体基板上にチャネル層とショットキ層とコンタクト層とをこの順にエピタキシャルに形成する工程と、前記コンタクト層の上部の一部に金属からなるソース電極およびドレイン電極を形成する工程と、レジストを塗布したのち、所定の波長λnを有する光を用いて露光し、前記コンタクト層の一部にゲート電極を形成するためのレジスト開口部を設ける工程と、前記レジスト開口部内に金属からなるゲート電極を形成する工程とを具えた電界効果トランジスタの製造方法であって、前記ゲート電極を形成するための前記レジスト開口部を設ける工程において、投影露光装置を用いて、レジストを露光してゲート電極を作成する際に、該レジスト内に光を通過させることによって形成される前記レジスト開口部の幅が、レチクルおよび投影露光装置によって規定される光束寸法よりも小さな幅として形成されるように、前記ソース電極又は前記ドレイン電極の上面で反射する光の位相が、前記レジスト表面において、入射する光の位相から１／２波長分だけシフトするように、前記ソース電極又は前記ドレイン電極の厚さを、前記所定の波長λnの１／４となる値に対応した厚さに設定し、これにより、レチクルおよび投影露光装置によって規定されるウエハー上での光束寸法よりも小さな幅Ｗのレジスト開口部内に前記ゲート電極を形成することを特徴とする。
【００１５】
前記レジストの膜厚ｔ1と、前記光のレジスト中での波長λnとが、
２ｔ1＝（Ｎ＋０．５）λn  （Ｎは自然数）
の関係を満たすことを特徴とする。
【００１６】
前記ソース電極またはドレイン電極の厚さｄと、前記レジストの前記コンタクト層上での膜厚ｔ1と、前記ソース電極またはドレイン電極上での膜厚ｔ2と、前記光のレジスト中での波長λnとが、
２ｔ2＝２ｔ1−２ｄ＝（Ｎ＋０．５）λn −２ｄ  （Ｎは自然数）
の関係を満たすことを特徴とする。
【００１７】
前記ソース電極およびドレイン電極の厚みが、λn／４であることを特徴とする。
【００１８】
前記ソース電極の側面から該ソース電極に対面するドレイン電極の側面までの横方向距離と、前記ゲート電極を形成するためのレチクル開口部のレチクルおよび投影露光装置によって規定される光束寸法との差が０．８μｍ以下であることを特徴とする。
【００１９】
前記レジスト開口部を設ける工程は、前記レジストを塗布した後、波長３６５ｎｍの紫外線を用いて露光し、前記コンタクト層の一部に前記ゲート電極を形成するための前記レジスト開口部を設ける工程をさらに具え、前記レジストの膜厚は、８０５ｎｍ以上でかつ８３５ｎｍ以下であり、前記ソース電極および前記ドレイン電極の厚みは、４２．９ｎｍ以上でかつ５５．７ｎｍ以下であり、前記ソース電極と、該ソース電極に対面するドレイン電極との横方向の距離と、前記ゲート電極を形成するための前記レジスト開口部のウエハー上での寸法との差が０．８μｍ以下であることを特徴とする。
【００２０】
前記ゲート電極を形成するための開口部を設ける工程は、５：１の縮小投影露光装置を用い、かつ寸法２．５μｍの開口部を設けたレチクルを使用することを特徴とする。
【００２１】
前記半導体基板はＧａＡｓであり、前記チャネル層はＩｎＧａＡｓであり、前記ショットキ層はＩｎＡｌＡｓであり、前記コンタクト層はｎ型ＩｎＧａＡｓであることを特徴とする。
【発明の効果】
【００２２】
本発明によれば、ゲート電極を形成するためのレジスト開口部の幅Ｗが、所定の波長λnを有する光を用いたリソグラフィーにおいて、レチクルおよび投影露光装置によって規定される光束寸法よりも小さな幅として形成されるように、ソース電極およびドレイン電極の厚さを、それぞれ、λn／４の値に設定したので、従来よりもゲート寸法が縮小され、高周波性能の高い電界効果トランジスタを、均一なゲート寸法でかつ低コストで作製することができる。
【００２３】
本発明によれば、ゲート電極を形成するためのレジスト開口部を設ける工程において、投影露光装置を用いて、レジストを露光してゲート電極を作成する際に、該レジスト内に光を通過させることによって形成される前記レジスト開口部の幅が、レチクルおよび投影露光装置によって規定される光束寸法よりも小さな幅として形成されるように、前記ソース電極又は前記ドレイン電極の上面で反射する光の位相が、前記レジスト表面において、入射する光から１／２波長分だけシフトするように、前記ソース電極又は前記ドレイン電極の厚さを、前記所定の波長λnの１／４となる値に対応した厚さに設定し、これにより、レチクルおよび投影露光装置によって規定されるウエハー上での光束寸法よりも小さな幅Ｗのレジスト開口部内にゲート電極を形成することが可能となり、これにより、高額なＫｒＦステッパーのような露光装置を必要とせず、遮断周波数（Ｆｔ）の高い、高周波特性に優れたゲート長０．４μｍ以下の化合物半導体からなる電界効果トランジスタ（ＦＥＴ）を作製することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の第１の実施の形態である、電界効果トランジスタの構成を示す断面図である。
【図２】本発明の第２の実施の形態である、電界効果トランジスタの製造方法を示すフローチャートである。
【図３】電界効果トランジスタの製造工程を示す説明図である。
【図４】図３に続く工程であって、電界効果トランジスタの製造工程を示す説明図である。
【図５】図４に続く工程であって、電界効果トランジスタの製造工程を示す説明図である。
【図６】図５に続く工程であって、電界効果トランジスタの製造工程を示す説明図である。
【図７】改良された幅を有する開口部を説明するための、露光時における電界効果トランジスタの断面図である。
【発明を実施するための形態】
【００２５】
以下、図面を参照して本発明の実施の形態を詳細に説明する。  
【００２６】
［第１の例］
本発明の第１の実施の形態を、図１に基づいて説明する。  
図１は、本発明による電界効果トランジスタの構成を説明するための断面図である。  
【００２７】
電界効果トランジスタ１００は、半導体基板１上に形成されたチャネル層２と、該チャネル層２の上に形成されたショットキ層３と、該ショットキ層３の上に設けられたコンタクト層４とを備えている。
【００２８】
コンタクト層４の一部には、リセス部９が設けられており、リセス部９内にはゲート電極６が形成されている。また、コンタクト層４の上部の一部には、ゲート電極６を挟んで、金属からなるソース電極７とドレイン電極８とが形成されている。
【００２９】
半導体基板１はＧａＡｓ、チャネル層２はＩｎＧａＡｓ、ショットキ層３はＩｎＡｌＡｓ、コンタクト層４はｎ型ＩｎＧａＡｓにより、それぞれ構成することができる。
【００３０】
このような電界効果トランジスタ１００において、ゲート電極６の長さＬｇが、所定の波長λnを有する光を用いたリソグラフィーにおいて、レチクルおよび投影露光装置によって規定される光束寸法よりも小さな幅として形成されるように、ソース電極７およびドレイン電極８の厚さは、それぞれ、λn／４の値に設定されている。
【００３１】
以下、具体的な構成について説明する。
【００３２】
ゲート電極６の横方向Ｙの幅Ｌｇは、Ｌｇ＝０．４μｍ以下の値に設定されている。
【００３３】
金属からなるソース電極７およびドレイン電極８の厚さｄは、それぞれ、ｄ＝４２．９ｎｍ以上でかつ５５．７ｎｍ以下の値に設定されている。
【００３４】
ソース電極７の側面と、ゲート電極６のソース電極７に対面する側面との間の横方向Ｙの距離Ｌ1、並びにドレイン電極８の側面と、ゲート電極６のドレイン電極８に対面する側の側面との間の横方向Ｙの距離Ｌ2は、それぞれ、Ｌ1＝Ｌ2＝０．０４μｍ以上でかつ０．４μｍ以下の値に設定されている。
【００３５】
電界効果トランジスタ１００の構成例について説明する。
【００３６】
電界効果トランジスタ１００では、半絶縁性ＧａＡｓの半導体基板１上に、分子線エピタキシ法（ＭＢＥ）を用いて、膜厚２０ｎｍのノンドープＩｎＧａＡｓのチャネル層２、膜厚２５ｎｍのＩｎＡｌＡｓのショットキ層３が設けられている。
【００３７】
ショットキ層３には、チャネルにキャリアを供給するためのＳｉデルタドープ層（図示せず）が設けられている。デルタドープ層のＳｉドーパント濃度は５×１０12ｃｍ-2である。
【００３８】
なお、半絶縁性ＧａＡｓの半導体基板１とチャネル層２との間には、膜厚１．５μｍ程度で、基板側からチャネル側にかけて組成がＡｌＡｓからＩｎＡｌＡｓとなるように原子比を徐々に変化させたバッファ層を設けてもよく、バッファ層とチャネル層との間にさらにＩｎＡｌＡｓバリア層を設けてもよい。
【００３９】
コンタクト層４は、ドーパントＳｉによって強いｎ型にドープした膜厚１０ｎｍのＩｎＧａＡｓであり、そのドーズ量は５×１０18ｃｍ-3である。
【００４０】
コンタクト層４上には、金属積層膜からなるソース電極７およびドレイン電極８が設けられている。金属積層膜はＡｕ／Ｇｅ／Ａｕであり、その合計の膜厚ｄは積層膜として、ｄ＝５５．０ｎｍとしている。この厚さは、屈折率ｎ＝１．６６のレジスト中でのｉ線の波長λn＝２２０ｎｍの１／４である。
【００４１】
コンタクト層４の一部に設けられたリセス部９内には、ショットキ層３の上面が露出している。リセス部９内に設けられたゲート電極６は、金属の積層構造であり、下から上にＰｔ／Ｔｉ／Ｐｔ／Ａｕとなっている。４層からなるゲート電極６の膜厚は、合計で２５０ｎｍである。
【００４２】
本例においては、ゲート電極６の幅ＬｇはＬｇ＝０．３５μｍであり、ソース電極７の側面と、ゲート電極６のソース電極に対面する側面との間の横方向Ｙの距離Ｌ1、並びにドレイン電極８の側面と、ゲート電極６のドレイン電極８に対面する側の側面との間の横方向Ｙの距離Ｌ2は、それぞれＬ1＝Ｌ2＝０．０６５μｍである。
【００４３】
以下に本実施例における電界効果トランジスタのゲート寸法に関連する各部の寸法をまとめる。
ソース・ドレイン間間隔                    ０．４８μｍ
５：１縮小投影露光用レチクル寸法          ２．５μｍ
露光における光束寸法                      ０．５μｍ
レジスト開口部５幅  Ｗ                    ０．４μｍ
リセス部９  幅Ｒ                          ０．４５μｍ
ゲート電極６  寸法Ｌｇ                    ０．３５μｍ
Ｌ1＝Ｌ2                                  ０．０６５μｍ
【００４４】
［第２の例］
本発明の第２の実施の形態を、図２〜図４に基づいて説明する。なお、前述した第１の例と同一部分については、その説明を省略し、同一符号を付す。
図２は、電界効果トランジスタ１００の製造方法を示すフローチャートである。  
【００４５】
ステップＳ１では、半導体基板１上に、チャネル層２とショットキ層３とコンタクト層４とを、この順に従ってエピタキシャルに形成する。
【００４６】
ステップＳ２では、コンタクト層４の上部の一部に、金属からなるソース電極７およびドレイン電極８を形成する。
【００４７】
ステップＳ３では、レジスト１０を塗布した後、光を用いて露光し、コンタクト層４の一部にゲート電極６を形成するためのレジスト開口部５を設ける。
【００４８】
このレジスト開口部５を設ける工程において、レジスト１０の膜厚ｔ1と、ソース電極７およびドレイン電極８の厚さｄとを、それぞれ所定の値に設定する。
【００４９】
すなわち、後述する図７に示すように、ゲート電極６を形成するための開口部５を設ける工程において、投影露光装置を用いて、レジスト１０に光を露光してゲート電極６を作成する際に、該レジスト１０内に光を通過させることによって形成されるレジスト開口部５の幅が、該投影露光装置のレチクルおよび縮小比によって規定される光束寸法よりも小さな幅として形成されるように、ソース電極７又は前記ドレイン電極８の上面で反射する光の位相が、レジスト表面において、入射する光から１／２波長分だけシフトするように、前記ソース電極又は前記ドレイン電極の厚さを、光の波長の１／４となる値に対応した厚さに設定する。
【００５０】
このように構成することにより、レチクルおよび投影露光装置によって規定される光束寸法よりも小さな幅Ｗのレジスト開口部を形成する。
【００５１】
最後に、ステップＳ４では、レジスト開口部５内に金属からなるゲート電極６を形成する。
【００５２】
以下、具体的な製造方法について説明する。
【００５３】
図３〜図６は、電界効果トランジスタ１００の製造方法を示す。
【００５４】
まず、図３（ａ）において、半絶縁性ＧａＡｓの半導体基板１上に、ＭＢＥ（分子線エピタキシャル）法を用いて、ＩｎＧａＡｓのチャネル層２を２０ｎｍ、ＩｎＡｌＡｓのショットキ層３を２５ｎｍ、ｎ型ＩｎＧａＡｓのコンタクト層４を、順次エピタキシャルに成長させる。
【００５５】
コンタクト層４は、ドーパントＳｉによって強いｎ型にドープしたＩｎＧａＡｓであり、膜厚は１０ｎｍであり、そのドーズ量は５×１０18ｃｍ-3である。
【００５６】
次に、図３（ｂ）において、周知のリソグラフィー、リフトオフプロセスによって、ソース電極７およびドレイン電極８を形成する。
【００５７】
ソース電極７およびドレイン電極８は、Ａｕ／Ｇｅ／Ａｕの３層膜からなっており、その合計の膜厚ｄはｄ＝５５．０ｎｍである。この厚さは、屈折率ｎ＝１．６６のレジスト１０中でのｉ線波長λn＝２２０ｎｍの１／４に相当している。
【００５８】
次に、図４（ａ）において、レジスト１０を塗布する。コンタクト層４上でのレジスト１０の膜厚ｔ1＝８２４．５ｎｍとなるように、塗布工程でのスピンコーターの回転数を調整する。このとき、ソース電極７、ドレイン電極８の上部においても、レジスト１０の表面の高さは、コンタクト層４上に塗布されたレジスト１０の表面の高さと一致している。
【００５９】
なお、本例では、ソース電極７とドレイン電極８との間の横方向Ｙの間隔、すなわちソース・ドレイン間間隔は約０．４８μｍの値である。
【００６０】
次に、図４（ｂ）において、周知の露光・現像技術を用いて、レジスト１０内にゲート電極６を形成するための、幅Ｗを有するレジスト開口部５を設ける。
【００６１】
５：１縮小投影露光装置のｉ線ステッパーを用いて、幅２．５μｍのスリットを設けたレチクルパターンをウエハーに投影する。前記レチクルパターンを透過させた光は、５：１に縮小された結果、幅０．５μｍの光束となっている。つまり、ウエハー上での光束寸法は０．５μｍとなる。従って、従来の技術によれば、ウエハー上でのレジスト開口部の寸法は約０．５μｍである。
【００６２】
本発明に係る電界効果トランジスタ１００の製造方法によれば、レジスト１０とコンタクト層４との界面で反射したｉ線は、レジスト１０の表面で入射光と強めあうが、ソース電極７およびドレイン電極８の表面でそれぞれ反射したｉ線は、入射光およびコンタクト層４から反射したｉ線と弱めあう干渉を引き起こす。
【００６３】
その結果、ゲート電極６を形成するためのレジスト開口部５の幅が、従来の技術ではウエハー上で約０．５μｍとなるスリットを設けたレチクルパターン、つまり幅２．５μｍのスリットを設けたレチクルパターンおよび露光条件であり、従ってウエハー上での光束寸法は０．５μｍであっても、本発明では、レジスト開口部５の幅Ｗは０．５μｍ未満の値、ここではＷ＝０．４μｍとして得られている。この原理については、後述する図４を用いて詳細に説明する。
【００６４】
次に、図５（ａ）において、レジスト開口部５が設けられたレジストパターンをマスクとしてウエットエッチを行い、ｎ型ＩｎＧａＡｓ層のみを選択的に除去することによって、リセス部９を形成する。下地のショットキ層３であるＩｎＡｌＡｓをエッチングせず、ＩｎＧａＡｓのみを選択エッチングするため、クエン酸：アンモニア水：過酸化水素水：水の混合液をエッチ液として使用する。リセス部９の幅Ｒは、前記レジスト開口部５の幅Ｗだけではなく、前記エッチ液によるエッチング時間や、エッチング液のｐＨ、温度等、つまりエッチング条件を調整して所定の値に決定される。本実施例ではリセス部の幅Ｒは０．４５μｍである。
【００６５】
次に、図５（ｂ）において、周知の真空蒸着法を用いて、ゲート電極６を構成する材料となるゲート金属材料Ｐｔ／Ｔｉ／Ｐｔ／Ａｕを、合計の膜厚が２５０ｎｍとなるように順次積層させる。このときレジスト開口部５の内部にはゲート金属材料の一部が堆積するので、ゲート電極６として形成されている。ゲート電極６の幅、すなわちゲート長Ｌgは、真空蒸着技術の特性から、前記レジスト開口部５の幅Ｗよりは小さな値として形成されている。具体的には、本実施例におけるゲート長Ｌgは０．３５μｍとして形成されている。次に、リフトオフ工程を実施し、レジスト開口部５の内部に堆積したゲート金属材料以外の不要なゲート金属材料を、レジストとともに除去する。
【００６６】
図６は、上記の製造方法によって作製された電界効果トランジスタ１００の断面図を示す。ゲート電極６の横方向Ｙの幅、すなわちゲート長はＬｇ＝０．３５μｍであり、ソース電極７の側面と、ゲート電極６のソース電極７に対面する側面との横方向の距離Ｌ1、並びにドレイン電極８の側面と、ゲート電極６のドレイン電極８に対面する側の側面との横方向距離Ｌ2は、それぞれ、Ｌ1＝Ｌ2＝０．０６５μｍである。
【００６７】
以下に本実施例における電界効果トランジスタのゲート寸法に関連する各部の寸法をまとめる。
ソース・ドレイン間間隔                    ０．４８μｍ
５：１縮小投影露光用レチクル寸法          ２．５μｍ
露光における光束寸法                      ０．５μｍ
レジスト開口部５幅  Ｗ                    ０．４μｍ
リセス部９  幅Ｒ                          ０．４５μｍ
ゲート電極６  寸法Ｌｇ                    ０．３５μｍ
Ｌ1＝Ｌ2                                  ０．０６５μｍ
【００６８】
（改良された幅を有する開口部）
図７は、本発明に係る改良された幅を有する開口部５を説明するための、露光時における電界効果トランジスタ１００の断面図である。
【００６９】
図７は、電界効果トランジスタ１００の作製工程のうち、図４（ａ）（ｂ）において、ゲート電極６を形成する領域での開口部を形成するためのｉ線による露光工程での構成を示す。
【００７０】
縮小投影露光装置の高圧水銀ランプから照射されたｉ線の光の一部は、レチクルを透過したのち、レジスト１０の表面に到達する。レチクルには、５：１縮小後ウエハー上で０．５μｍとなるように、２．５μｍのスリットが形成されている。このため、ウエハー上に塗布されたレジスト１０には約０．５μｍの幅をもった光束が到達する。つまり光束寸法は０．５μｍである。レジスト１０の表面に到達したｉ線は、レジスト１０中では波長λnとなる。真空中でのｉ線の波長をλ0、レジスト１０中でのｉ線の屈折率をｎとすれば、
λn＝λ0／ｎ      …（１）
の関係がある。真空中でのｉ線の波長λ0は３６５ｎｍである。レジスト１０中でのｉ線の屈折率ｎは１．６４から１．７０であるので、λnは２２２．６ｎｍから２１４．７ｎｍである。
【００７１】
塗布するレジスト１０の膜厚は、ゲート電極６を形成するコンタクト層４の上部でｔ1（ｎｍ）となるよう、スピンコーターの回転数にて設定する。このコンタクト層４の上部でのレジスト１０の膜厚ｔ1は、前述の通りレジスト１０中でのｉ線の波長をλnとすると、
２ｔ1＝（Ｎ＋０．５）λn    （Ｎは自然数）  …（２）
となるように設定することが好ましい。
【００７２】
このように設定することにより、ｉ線がレジスト１０の表面から垂直に入射し、コンタクト層４の界面で反射し、再びレジスト１０の表面に到達するまでに通過する往路復路合計の光路長は（Ｎ＋０．５）λnとなる。レジスト１０とコンタクト層４との界面まで到達した入射光Ｉ1の一部は反射しＲ1となるが、反射において光の位相は１８０度シフトしている。従って、光路長（Ｎ＋０．５）λnを通過した後、入射光Ｉ1と反射光Ｒ1は干渉により互いに強めあう。
【００７３】
このようにレジスト１０の表面で入射光と反射光とが互いに強めあうレジスト膜厚が好ましい理由は、レジスト１０の膜厚の誤差に対するゲート電極６の寸法のばらつきが小さくなり、均一なＦＥＴを製造できるためである。
【００７４】
具体的には、例えば上記自然数Ｎ＝７として、レジスト中でのｉ線の屈折率ｎ＝１．６６の場合、レジスト膜厚ｔ1＝８２４．５ｎｍに設定する。
【００７５】
さて、入射光のうちＩ1とは別の一部、Ｉ2はレジスト１０と金属からなるドレイン電極８との界面で反射し、Ｒ2となる。ドレイン電極８のような微小な突起物がウエハー表面に存在しても、スピンコートされたレジスト１０の表面の高さは、突起物がない表面に塗布されたレジスト１０の高さと一致することが知られている。
【００７６】
つまり、コンタクト４層上に形成されたレジスト膜厚をｔ1、ドレイン電極８上に形成されたレジスト膜厚をｔ2とするとき、
ｔ2＝ｔ1−ｄ      …（３）
となるようにレジスト１０が形成されている。
【００７７】
ここでは、ゲート電極６を形成するコンタクト層４上に塗布されたレジスト１０の表面と、ドレイン電極８上に塗布されたレジスト１０の表面の高さは一致している。従って、レジスト表面から入射し、金属からなるドレイン電極８とレジスト１０との界面で反射し、さらにレジスト表面まで到達するｉ線の、往路復路合計の光路長は、
２ｔ2＝２ｔ1−２ｄ＝（Ｎ＋０．５）λn −２ｄ  （Ｎは自然数）  …（４）
となっている。ここで、ｔ1はコンタクト層４の上部でのレジスト１０の膜厚、ｄはドレイン電極８の厚さ、λnはレジスト１０中でのｉ線の波長である。この場合も反射において位相が１８０度シフトしている。
【００７８】
本発明においては、ドレイン電極８の厚さｄは４２．９ｎｍ以上５５．７ｎｍ以下に設定される。ドレイン電極８の厚さは、ｉ線のレジスト１０中での波長λnの１／４に設定することが望ましい。具体的には、レジスト１０中でのｉ線の屈折率ｎ＝１．６６の場合、ドレイン電極８の厚さｄ＝５５．０ｎｍと設定される。
【００７９】
このように設定することにより、ドレイン電極８上で反射した反射光Ｒ2は、レジスト１０の表面において、入射光Ｉ1およびＩ2、コンタクト層４で反射した反射光Ｒ1の何れとも弱めあう干渉を起こすようになる。ここでは、互いに弱めあう干渉領域のうち、ドレイン電極８の側面端部からゲート電極６側の横方向へ現われる干渉領域をＴとする。このような干渉領域Ｔの作用により、反射率が高い金属表面から反射した反射光Ｒ2が減衰干渉の効果を発揮することによって、図４（ｂ）に示すように、その干渉領域Ｔに対応した幅Ｔの未露光部を有するレジスト１０が作成され、このようにして作成されたレジスト１０の開口部５の幅Ｗは、Ｗ＝０．５μｍ未満となる。
【００８０】
すなわち、ウエハー上での光束寸法が０．５μｍであって、従来の製造方法であればゲート電極６を形成するためのレジスト開口部の幅ＷがＷ＝０．５μｍとなるレチクルおよび露光条件を用いて露光したにもかかわらず、本発明では、Ｗ＝０．４μｍ以下という微細なゲート寸法が得られる。
【００８１】
しかも、本願発明では、従来の技術のように、例えば光束寸法０．３５μｍを得るレチクルを用いてｉ線でレジスト開口部５を形成した場合のように、ゲート寸法のばらつきを増加させるおそれもない。
【００８２】
従って、高額なＫｒＦステッパーのような露光装置を必要とせず、遮断周波数（Ｆｔ）の高い、高周波特性に優れたゲート長０．４μｍ以下の化合物半導体からなる電界効果トランジスタ１００（ＦＥＴ）を作製することができる。
【００８３】
なお、光の干渉効果を発揮させるためには、ソース電極７の側面から該ソース電極７に対面するドレイン電極８の側面までの横方向Ｙの距離と、ゲート電極６を形成するための開口部５の、レチクルおよび露光装置の縮小比によって規定されるウエハー上での光束寸法との差を、０．８μｍ以下に設定する。
【００８４】
このようにして製造された本発明に係る電界効果トランジスタ１００では、ソース電極７の側面と、ゲート電極６のソース電極７に対面する側面との横方向Ｙの距離、並びにドレイン電極８の側面と、ゲート電極６のドレイン電極８に対面する側の側面との横方向Ｙの距離は、それぞれ０．０４μｍ以上０．４μｍ以下である。
【００８５】
図７の例では、ドレイン電極８の近傍を図示して説明しているが、ソース電極７側でも全く同様の光の干渉効果が得られる。また、図７の例では、便宜的に入射光Ｉ1と入射光Ｉ2との距離が離れているように表現されているが、実際には反射光同士の干渉が起こる程度に近接している。
【００８６】
（変形例）
レジスト開口部５を設ける工程の変形例について説明する。
【００８７】
図２のステップＳ３の工程において、図４（ａ）に示すレジスト１０を塗布した後、波長３６５ｎｍの紫外線を用いて露光する。そして、コンタクト層４の一部にゲート電極６を形成するためのレジスト開口部５を設ける。
【００８８】
レジスト１０の膜厚は、８０５ｎｍ以上でかつ８３５ｎｍ以下の値に設定する。
【００８９】
金属からなるソース電極７およびドレイン電極８の厚みは、４２．９ｎｍ以上でかつ５５．７ｎｍ以下の値に設定する。
【００９０】
ソース電極７と、対面するドレイン電極８との横方向Ｙの距離と、ゲート電極６を形成するための開口部５の、レチクルおよび露光装置の縮小比によって規定されるウエハー上での光束寸法との差は、０．８μｍ以下の値に設定する。
【００９１】
これにより、遮断周波数（Ｆｔ）の高い、高周波特性に一段と優れたゲート長０．４μｍ以下の化合物半導体からなる電界効果トランジスタ１００を作製することができる。
【符号の説明】
【００９２】
１  半導体基板
２  チャネル層
３  ショットキ層
４  コンタクト層
５  開口部
６  ゲート電極
７  ソース電極
８  ドレイン電極
１０  レジスト
１００  電界効果トランジスタ
【図１】
2010238998.tif 000003
【図２】
2010238998.tif 000004
【図３】
2010238998.tif 000005
【図４】
2010238998.tif 000006
【図５】
2010238998.tif 000007
【図６】
2010238998.tif 000008
【図７】
2010238998.tif 000009